(57)【要約】【課題】容量性センサ素子につながる配線の断線や短絡を適切に検査できるセンサ装置の検査方法を提供する。【解決手段】第１段階のリセット期間において、スイッチ回路ＳＷ１がオンするとともに、駆動回路（ＤＲＶ１，ＤＲＶ２）からハイレベルの駆動電圧が出力され、このリセット期間に続く電荷転送期間において、スイッチ回路ＳＷ１がオフするとともに、駆動回路（ＤＲＶ１，ＤＲＶ２）から共にローレベルの駆動電圧が出力され、電荷転送期間におけるアンプ回路ＯＰ１の出力電圧Ｖｏが正常範囲に含まれるか否かが判定される。第１段階に続く第２段階の検査では、通常時の測定と同様に、リセット期間及び電荷転送期間において駆動回路（ＤＲＶ１，ＤＲＶ２）から逆相の電圧が出力され、電荷転送期間におけるアンプ回路ＯＰ１の出力電圧Ｖｏが正常範囲に含まれるか否かが判定される。【選択図】図１
2015169516.tif 000002
【特許請求の範囲】
【請求項１】
第１駆動端子と信号端子との間に接続された第１容量性センサ素子、及び、第２駆動端子と前記信号端子との間に接続された第２容量性センサ素子を含むセンサ部と、
前記第１駆動端子に第１駆動電圧又は第２駆動電圧を出力する第１駆動回路と、
前記第２駆動端子に前記第１駆動電圧又は前記第２駆動電圧を出力する第２駆動回路と、
一端が前記信号端子に接続されたキャパシタと、
前記信号端子の電圧が基準電圧に近づくように、前記信号端子の電圧と前記基準電圧との差を増幅した電圧を前記キャパシタの他端に出力するアンプ回路と、
前記キャパシタに蓄積される電荷を放電するスイッチ回路と
を備えたセンサ装置の検査方法であって、
前記スイッチ回路によって前記キャパシタを放電するとともに、前記第１駆動回路及び前記第２駆動回路から共に前記第１駆動電圧を出力する第１工程と、
前記スイッチ回路による前記キャパシタの放電を解除するとともに、前記第１駆動回路及び前記第２駆動回路から共に前記第２駆動電圧を出力する第２工程と、
前記第２工程において前記アンプ回路から出力される電圧が第１の正常範囲に含まれるか否かを判定する第３工程と
を含んだ第１検査段階を有する
ことを特徴とするセンサ装置の検査方法。
【請求項２】
前記第１検査段階において前記アンプ回路の出力電圧が前記第１の正常範囲に含まれていると判定した場合に行う第２検査段階であって、
前記スイッチ回路によって前記キャパシタを放電するとともに、前記第１駆動回路から前記第１駆動電圧を、前記第２駆動回路から前記第２駆動電圧をそれぞれ出力する第４工程と、
前記スイッチ回路による前記キャパシタの放電を解除するとともに、前記第１駆動回路から前記第２駆動電圧を、前記第２駆動回路から前記第１駆動電圧をそれぞれ出力する第５工程と、
前記第５工程において前記アンプ回路から出力される電圧が第２の正常範囲に含まれるか否かを判定する第６工程と
を含んだ第２検査段階を有する
ことを特徴とする請求項１に記載のセンサ装置の検査方法。
【請求項３】
前記センサ装置は、前記アンプ回路のオフセット電圧を調整するオフセット調整回路を備えており、
前記第１検査段階において、前記オフセット調整回路による前記オフセット電圧の調整機能を無効化し、
前記第２検査段階において、前記オフセット調整回路による前記オフセット電圧の調整機能を有効化する
ことを特徴とする請求項２に記載のセンサ装置の検査方法。
【請求項４】
第１駆動端子と信号端子との間に接続された第１容量性センサ素子、及び、第２駆動端子と前記信号端子との間に接続された第２容量性センサ素子を含むセンサ部と、
前記第１駆動端子に第１駆動電圧又は第２駆動電圧を出力する第１駆動回路と、
前記第２駆動端子に前記第１駆動電圧又は前記第２駆動電圧を出力する第２駆動回路と、
一端が前記信号端子に接続されたキャパシタと、
前記信号端子の電圧が基準電圧に近づくように、前記信号端子の電圧と前記基準電圧との差を増幅した電圧を前記キャパシタの他端に出力するアンプ回路と、
前記キャパシタに蓄積される電荷を放電するスイッチ回路と、
前記第１容量性センサ素子及び前記第２容量性センサ素子の静電容量の差に応じた電圧が前記アンプ回路から出力されるように前記第１駆動回路、前記第２駆動回路及び前記スイッチ回路を制御する制御回路と
を有し、
前記制御回路は、
前記スイッチ回路によって前記キャパシタを放電するとともに、前記第１駆動回路及び前記第２駆動回路から共に前記第１駆動電圧を出力する第１工程と、
前記スイッチ回路による前記キャパシタの放電を解除するとともに、前記第１駆動回路及び前記第２駆動回路から共に前記第２駆動電圧を出力する第２工程と、
前記第２工程において前記アンプ回路から出力される電圧が第１の正常範囲に含まれるか否かを判定する第３工程と
を含んだ第１検査段階を実行する
ことを特徴とするセンサ装置。
【請求項５】
前記制御回路は、前記第１検査段階において前記アンプ回路の出力電圧が前記第１の正常範囲に含まれていると判定した場合に実行する第２検査段階であって、
前記スイッチ回路によって前記キャパシタを放電するとともに、前記第１駆動回路から前記第１駆動電圧を、前記第２駆動回路から前記第２駆動電圧をそれぞれ出力する第４工程と、
前記スイッチ回路による前記キャパシタの放電を解除するとともに、前記第１駆動回路から前記第２駆動電圧を、前記第２駆動回路から前記第１駆動電圧をそれぞれ出力する第５工程と、
前記第５工程において前記アンプ回路から出力される電圧が第２の正常範囲に含まれるか否かを判定する第６工程と
を含んだ第２検査段階を実行する
ことを特徴とする請求項４に記載のセンサ装置。
【請求項６】
前記アンプ回路のオフセット電圧を調整するオフセット調整回路を有し、
前記制御回路は、
前記第１検査段階において前記オフセット調整回路による前記オフセット電圧の調整機能を無効化し、
前記第２検査段階において前記オフセット調整回路による前記オフセット電圧の調整機能を有効化する
ことを特徴とする請求項５に記載のセンサ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性センサ素子を用いたセンサ装置の検査方法に係り、特に、容量性センサ素子の静電容量を電圧に変換する回路を備えたセンサ装置の検査方法に関するものである。
【背景技術】
【０００２】
電気式の湿度センサとして、湿度に応じて電気抵抗が変化するセンサ素子を用いた抵抗型の湿度センサと、静電容量が変化するセンサ素子を用いた静電容量型の湿度センサが一般に知られている。
図１４は、抵抗型湿度センサの構成を示す図である。センサ部１００は、湿度に応じて抵抗が変化するセンサ素子を含んだ回路であり、直流電圧が印加される。センサ素子の抵抗が変化すると、これに応じて信号線の電圧が変化する。アンプ回路１０１は、その信号線の電圧を増幅し、湿度の検出信号として出力する。
【０００３】
他方、図１５は、静電容量型湿度センサの構成を示す図である。センサ部１１０は、湿度に応じて静電容量が変化するセンサ素子を含んだ回路であり、その両端には交流電圧が印加される。センサ素子の静電容量が変化すると、これに応じた電荷がキャパシタ１１４に蓄積される。オペアンプ１１３は、キャパシタ１１４に蓄積される電荷に応じた電圧を湿度の検出信号として出力する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電気抵抗が変化するセンサ素子を用いた抵抗型センサの場合、図１４に示すように、定電流源１０２を用いて信号線に一定の電流を流すことができる。信号線が断線している場合、定電流源１０２の電流によって信号線の電圧がグランドレベルに低下するため、アンプ回路１０１の出力電圧は異常な値となる。このように、抵抗型の湿度センサでは、定電流源を用いて比較的簡単に信号線の断線を検査できる。しかしながら、静電容量が変化するセンサ素子を用いた静電容量型センサの場合、図１５に示すように、静電容量に応じた電荷をチャージアンプ（１１３，１１４，１１５）に入力して電圧に変換する回路構成が一般的である。センサ部からチャージアンプへ電荷を転送する信号線に定電流源を接続してしまうと、チャージアンプが定電流源の電流を積分してしまうため、センサ素子の静電容量に応じた電荷を正常に検出できなくなる。すなわち、静電容量型センサでは、抵抗型センサのように定電流源を用いて信号線の断線を検出できないという問題がある。
【０００５】
また静電容量型センサの場合、図１５に示すようにセンサ部１１０には交流電圧が印加される。そのため、センサ部１１０と交流電圧の駆動回路とをワイヤーボンディング等で接続する必要があり、この配線にも断線を生じる可能性がある。また、ワイヤーボンディングを行う場合、ワイヤ間で短絡を生じる可能性もある。従って、静電容量型センサでは、信号線の断線だけでなく、駆動回路の配線に断線が生じたり、配線どうしが短絡したりする可能性があるため、それらの不良を適切に検査することが課題となっている。
【０００６】
本発明はかかる事情に鑑みてなされたものであり、その目的は、容量性センサ素子につながる配線の断線や短絡を適切に検査できるセンサ装置の検査方法と、そのような検査を行うセンサ装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第１の観点は、センサ装置の検査方法に関するものである。上記センサ装置は、第１駆動端子と信号端子との間に接続された第１容量性センサ素子、及び、第２駆動端子と前記信号端子との間に接続された第２容量性センサ素子を含むセンサ部と、前記第１駆動端子に第１駆動電圧又は第２駆動電圧を出力する第１駆動回路と、前記第２駆動端子に前記第１駆動電圧又は前記第２駆動電圧を出力する第２駆動回路と、一端が前記信号端子に接続されたキャパシタと、前記信号端子の電圧が基準電圧に近づくように、前記信号端子の電圧と前記基準電圧との差を増幅した電圧を前記キャパシタの他端に出力するアンプ回路と、前記キャパシタに蓄積される電荷を放電するスイッチ回路とを備える。上記第１の観点に係るセンサ装置の検査方法は、前記スイッチ回路によって前記キャパシタを放電するとともに、前記第１駆動回路及び前記第２駆動回路から共に前記第１駆動電圧を出力する第１工程と、前記スイッチ回路による前記キャパシタの放電を解除するとともに、前記第１駆動回路及び前記第２駆動回路から共に前記第２駆動電圧を出力する第２工程と、前記第２工程において前記アンプ回路から出力される電圧が第１の正常範囲に含まれるか否かを判定する第３工程とを含んだ第１検査段階を有する。
【０００８】
上記検査方法によれば、前記第１段階の前記第１工程において、前記キャパシタが前記スイッチ回路により放電されるとともに、前記第１駆動回路及び前記第２駆動回路から共に前記第１駆動電圧が出力される。前記第１工程に続く前記第２工程において、前記スイッチ回路による前記キャパシタの放電が解除されるとともに、前記第１駆動回路及び前記第２駆動回路から共に前記第２駆動電圧が出力される。そして、前記第２工程において前記アンプ回路の出力電圧が前記第１の正常範囲に含まれるか否かが判定され、前記第１の正常範囲に含まれない場合に異常状態にあるとの判定結果が得られる。
【０００９】
好適に、上記検査方法は、前記第１検査段階において前記アンプ回路の出力電圧が前記第１の正常範囲に含まれていると判定した場合に行う第２検査段階であって、前記スイッチ回路によって前記キャパシタを放電するとともに、前記第１駆動回路から前記第１駆動電圧を、前記第２駆動回路から前記第２駆動電圧をそれぞれ出力する第４工程と、前記スイッチ回路による前記キャパシタの放電を解除するとともに、前記第１駆動回路から前記第２駆動電圧を、前記第２駆動回路から前記第１駆動電圧をそれぞれ出力する第５工程と、前記第５工程において前記アンプ回路から出力される電圧が第２の正常範囲に含まれるか否かを判定する第６工程とを含んだ第２検査段階を有してよい。
【００１０】
上記検査方法によれば、前記第１段階において前記アンプ回路の出力電圧が前記第１の正常範囲に含まれていると判定された場合、前記第２段階の前記第４工程において、前記キャパシタが前記スイッチ回路により放電されるとともに、前記第１駆動回路から前記第１駆動電圧が出力され、前記第２駆動回路から前記第２駆動電圧が出力される。前記第４工程に続く前記第５工程において、前記スイッチ回路による前記キャパシタの放電が解除されるとともに、前記第１駆動回路から第２駆動電圧が出力され、前記第２駆動回路から前記第１駆動電圧が出力される。そして、前記第５工程において前記アンプ回路の出力電圧が前記第２の正常範囲に含まれるか否かが判定され、前記第２の正常範囲に含まれない場合に異常状態にあるとの判定結果が得られる。
【００１１】
また好適に、前記センサ装置は、前記アンプ回路のオフセット電圧を調整するオフセット調整回路を備えてよい。この場合、前記第１検査段階において、前記オフセット調整回路による前記オフセット電圧の調整機能を無効化してよく、前記第２検査段階において、前記オフセット調整回路による前記オフセット電圧の調整機能を有効化してよい。
これにより、前記第１検査段階において前記オフセット電圧の調整機能による誤判定が防止される。
【００１２】
本発明の第２の観点に係るセンサ装置は、前記センサ部と、前記第１駆動回路と、前記第２駆動回路と、前記キャパシタと、前記アンプ回路と、前記スイッチ回路と、制御回路とを有する。前記制御回路は、前記第１容量性センサ素子及び前記第２容量性センサ素子の静電容量の差に応じた電圧が前記アンプ回路から出力されるように前記第１駆動回路、前記第２駆動回路及び前記スイッチ回路を制御する。また前記制御回路は、前記第１工程と、前記第２工程と、前記第３工程とを含んだ前記第１検査段階を実行する。
【００１３】
好適に、前記制御回路は、前記第４工程と、前記第５工程と、前記第６工程とを含んだ前記第２検査段階を実行してよい。
また好適に、上記第２の観点に係るセンサ装置は、前記オフセット調整回路を有してよい。前記制御回路は、前記第１検査段階において前記オフセット調整回路による前記オフセット電圧の調整機能を無効化してよく、前記第２検査段階において前記オフセット調整回路による前記オフセット電圧の調整機能を有効化してよい。
【発明の効果】
【００１４】
本発明によれば、容量性のセンサ素子の静電容量を連続的な電圧に変換することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係るセンサ装置の構成の一例を示す図である。
【図２】図１に示すセンサ装置においてセンサ部１の静電容量を検出する通常の測定シーケンスにおけるスイッチ回路の状態と各部の電圧を説明するための図である。図２Ａはスイッチ回路のオン・オフ状態を示し、図２Ｂは第１駆動回路の駆動電圧を示し、図２Ｃは第２駆動回路の駆動電圧を示し、図２Ｄはアンプ回路の出力電圧を示す。
【図３】本実施形態に係る検査シーケンスを説明するためのフロー図である。
【図４】検査シーケンスの第１段階におけるセンサ装置の動作状態を示す図である。図４Ａは第１段階のリセット期間の動作状態を示し、図４Ｂは第１段階の電荷転送期間の動作状態を示す。
【図５】検査シーケンスの第１段階におけるスイッチ回路の状態と各部の電圧を説明するための図であり、信号線の断線がない場合を示す。図５Ａはスイッチ回路のオン・オフ状態を示し、図５Ｂは第１駆動回路の駆動電圧を示し、図５Ｃは第２駆動回路の駆動電圧を示し、図５Ｄはアンプ回路の出力電圧を示す。
【図６】センサ装置の信号線が断線している場合を示す図である。
【図７】検査シーケンスの第１段階におけるスイッチ回路の状態と各部の電圧を説明するための図であり、信号線が断線している場合を示す。図７Ａはスイッチ回路のオン・オフ状態を示し、図７Ｂは第１駆動回路の駆動電圧を示し、図７Ｃは第２駆動回路の駆動電圧を示し、図７Ｄはアンプ回路の出力電圧を示す。
【図８】検査シーケンスの第２段階におけるセンサ装置の動作状態を示す図である。図８Ａは第２段階のリセット期間の動作状態を示し、図８Ｂは第２段階の電荷転送期間の動作状態を示す。
【図９】検査シーケンスの第２段階におけるスイッチ回路の状態と各部の電圧を説明するための図であり、断線等がない正常な場合を示す。図９Ａはスイッチ回路のオン・オフ状態を示し、図９Ｂは第１駆動回路の駆動電圧を示し、図９Ｃは第２駆動回路の駆動電圧を示し、図９Ｄはアンプ回路の出力電圧を示す。
【図１０】センサ装置の駆動回路の配線が断線している場合を示す図である。
【図１１】検査シーケンスの第２段階におけるスイッチ回路の状態と各部の電圧を説明するための図であり、駆動回路の配線が断線している場合を示す。図１１Ａはスイッチ回路のオン・オフ状態を示し、図１１Ｂは第１駆動回路の駆動電圧を示し、図１１Ｃは第２駆動回路の駆動電圧を示し、図１１Ｄはアンプ回路の出力電圧を示す。
【図１２】検査シーケンスの第２段階において検査される他の異常状態を示す図である。図１２Ａは第１駆動回路と第２駆動回路の配線が短絡している場合を示し、図１２Ｂは第２駆動回路の配線と信号線が短絡している場合を示す。
【図１３】本実施形態に係るセンサ装置の他の例を示す図である。
【図１４】抵抗型湿度センサの構成を示す図である。図１４Ａは通常の状態を示し、図１４Ｂは信号線が断線した状態を示す。
【図１５】静電容量型湿度センサの構成を示す図である。
【発明を実施するための形態】
【００１６】
図１は、本発明の実施形態に係るセンサ装置の構成の一例を示す図である。図１に示すセンサ装置は、センサ部１と、第１駆動回路ＤＲＶ１と、第２駆動回路ＤＲＶ２と、キャパシタＣ１と、アンプ回路ＯＰ１と、スイッチ回路ＳＷ１と、制御回路２と、ＡＤ変換回路３と、レジスタ４を有する。
【００１７】
センサ部１は、湿度等の物理量に応じて静電容量が変化する容量性センサ素子（Ｃｓ１，Ｃｓ２）を含んで構成される。第１容量性センサ素子Ｃｓ１は第１駆動端子Ｔ１と信号端子Ｔ３との間に接続され、第２容量性センサ素子Ｃｓ２は第２駆動端子Ｔ２と信号端子Ｔ３との間に接続される。第１容量性センサ素子Ｃｓ１と第２容量性センサ素子Ｃｓ２は、信号端子Ｔ３において直列に接続されている。
【００１８】
第１駆動回路ＤＲＶ１は、制御回路２の制御に従って、センサ部１の第１駆動端子Ｔ１にハイレベルの駆動電圧又はローレベルの駆動電圧を出力する。また第２駆動回路ＤＲＶ２は、制御回路２の制御に従って、センサ部１の第２駆動端子Ｔ２にハイレベルの駆動電圧又はローレベルの駆動電圧を出力する。これらの駆動回路が出力するハイレベルの駆動電圧は、例えば電源電圧ＶＤＤとほぼ等しい電圧であり、ローレベルの駆動電圧は、例えばグランド電位ＶＳＳとほぼ等しい電圧である。
【００１９】
キャパシタＣ１の一端はセンサ部１の信号端子Ｔ３に接続され、その他端はアンプ回路ＯＰ１の出力に接続される。アンプ回路ＯＰ１は、例えばオペアンプであり、信号端子Ｔ３の電圧が基準電圧Ｖｒｅｆに近づくように、信号端子Ｔ３の電圧と基準電圧Ｖｒｅｆとの差を増幅した電圧をキャパシタＣ１の他端に出力する。アンプ回路ＯＰ１は、反転入力端子において信号端子Ｔ３の電圧を入力し、その非反転入力端子において基準電圧Ｖｒｅｆを入力する。基準電圧Ｖｒｅｆは、例えば、駆動回路（ＤＲＶ１，ＤＲＶ２）から出力されるハイレベルの駆動電圧とローレベルの駆動電圧の中間値に設定される。アンプ回路ＯＰ１の電圧ゲインは非常に大きいため、信号端子Ｔ３の電圧はほぼ基準電圧Ｖｒｅｆと等しくなる。また、信号端子Ｔ３に接続されたアンプ回路ＯＰ１の反転入力端子の入力インピーダンスは非常に高いため、反転入力端子にはほとんど電流が流れ込まない。
【００２０】
スイッチ回路ＳＷ１は、キャパシタＣ１に蓄積される電荷を放電する回路であり、キャパシタＣ１と並列に接続される。スイッチ回路ＳＷ１は、制御回路２の制御に従ってオン又はオフする。
【００２１】
ＡＤ変換回路３は、アンプ回路ＯＰ１の出力電圧Ｖｏをデジタル信号に変換する。ＡＤ変換回路３は、制御回路２の制御に従ってアナログ−デジタル変換動作を実行する。
【００２２】
制御回路２は、センサ装置の全体的な動作を制御する回路であり、例えば専用のロジック回路やＣＰＵを用いて構成される。すなわち制御回路２は、第１駆動回路ＤＲＶ１や第２駆動回路ＤＲＶ２における駆動電圧の発生、スイッチ回路ＳＷ１におけるキャパシタＣ１の放電、ＡＤ変換回路３におけるアナログ−デジタル変換動作を所定の測定シーケンスに基づいて実行し、センサ部１の静電容量に応じた検出データＤｓを生成する。また、制御回路２は、図示しない通信部において外部の上位装置から与えられるコマンドに応じて、配線の断線や短絡などを検査する所定の検査シーケンスを実行する。制御回路２は、検査シーケンスを実行することによって検査結果が得られると、その検査結果の判定値（正常又は異常を示す判定値）をレジスタ４に書き込む。
【００２３】
図２は、図１に示すセンサ装置においてセンサ部１の静電容量を検出する通常の測定シーケンスにおけるスイッチ回路ＳＷ１の状態と各部の電圧を説明するための図である。図２Ａはスイッチ回路ＳＷ１のオン・オフ状態を示し、図２Ｂは第１駆動回路ＤＲＶ１の駆動電圧を示し、図２Ｃは第２駆動回路ＤＲＶ２の駆動電圧を示し、図２Ｄはアンプ回路ＯＰ１の出力電圧Ｖｏを示す。
【００２４】
通常の測定シーケンスにおいて、制御回路２はリセット期間Ｔｒｓｔと電荷転送期間Ｔｃｈｇを交互に繰り返す。リセット期間Ｔｒｓｔにおいて、制御回路２はスイッチ回路ＳＷ１をオンしてキャパシタＣ１の電荷を放電するとともに、第１駆動回路ＤＲＶ１からハイレベルの駆動電圧（ＶＤＤ）を出力し、第２駆動回路ＤＲＶ２からローレベルの駆動電圧（ＶＳＳ）を出力する。電荷転送期間Ｔｃｈｇにおいて、制御回路２はスイッチ回路ＳＷ１をオフしてキャパシタＣ１を充電可能な状態にするとともに、第１駆動回路ＤＲＶ１からローレベルの駆動電圧（ＶＳＳ）を出力し、第２駆動回路ＤＲＶ２からハイレベルの駆動電圧（ＶＤＤ）を出力する。
【００２５】
ここで、第１容量性センサ素子Ｃｓ１の静電容量を「Ｃｓ１」，第２容量性センサ素子Ｃｓ２の静電容量を「Ｃｓ２」で表すものとする。リセット期間Ｔｒｓｔにおいて、信号端子Ｔ３につながる第１容量性センサ素子Ｃｓ１の電極には電荷「−（ＶＤＤ−Ｖｒｅｆ）×Ｃｓ１」が蓄積され、信号端子Ｔ３につながる第２容量性センサ素子Ｃｓ２の電極には電荷「Ｖｒｅｆ×Ｃｓ２」が蓄積される。これらの合計の電荷Ｑ１は、次の式で表される。
【００２６】
［数１］
Ｑ１＝−（ＶＤＤ−Ｖｒｅｆ）×Ｃｓ１＋Ｖｒｅｆ×Ｃｓ２  …  （１）
【００２７】
電荷転送期間Ｔｃｈｇにおいて、信号端子Ｔ３につながる第１容量性センサ素子Ｃｓ１の電極には電荷「Ｖｒｅｆ×Ｃｓ１」が蓄積され、信号端子Ｔ３につながる第２容量性センサ素子Ｃｓ２の電極には電荷「−（ＶＤＤ−Ｖｒｅｆ）×Ｃｓ２」が蓄積され、信号端子Ｔ３につながるキャパシタＣ１の電極には電荷「−Ｖｃ１×Ｃ１」が蓄積される。ただし、「Ｖｃ１」は信号端子Ｔ３の電位を基準とするキャパシタＣ１の電圧を示し、「Ｃ１」はキャパシタＣ１の静電容量を示す。これらの合計の電荷Ｑ２は、次の式で表される。
【００２８】
［数２］
Ｑ２＝−（ＶＤＤ−Ｖｒｅｆ）×Ｃｓ２＋Ｖｒｅｆ×Ｃｓ１−Ｖｃ１×Ｃ１  …  （２）
【００２９】
アンプ回路ＯＰ１の反転入力端子の入力インピーダンスは非常に高く、また、電荷転送期間Ｔｃｈｇにおいて外部から信号端子Ｔ３のノードに電荷は供給されないため、電荷Ｑ２は電荷Ｑ１と等しくなる。このことから、式（１），（２）より、キャパシタＣ１の電圧Ｖｃ１は次の式で表される。
【００３０】
［数３］
Ｖｃ１＝ＶＤＤ×（Ｃｓ１−Ｃｓ２）／Ｃ１  …  （３）
【００３１】
信号端子Ｔ３の電圧はほぼ基準電圧Ｖｒｅｆと等しいため、出力電圧Ｖｏは次の式で表される。
【００３２】
［数４］
Ｖｏ＝ＶＤＤ×（Ｃｓ１−Ｃｓ２）／Ｃ１＋Ｖｒｅｆ  …  （４）
【００３３】
式（４）が示すように、通常の測定シーケンスにおいてアンプ回路ＯＰ１から出力される電圧Ｖｏは、第１容量性センサ素子Ｃｓ１と第２容量性センサ素子Ｃｓ２の静電容量の差（Ｃｓ１−Ｃｓ２）に比例する。
【００３４】
次に、上述したセンサ装置における断線等の検査シーケンスについて説明する。図３は、本実施形態に係る検査シーケンスを説明するためのフロー図である。本実施形態においては、２段階で検査が行われる。第１段階では、第１駆動回路ＤＲＶ１と第１駆動回路ＤＲＶ１から同相の駆動電圧が出力され（ＳＴ１０，ＳＴ１５）、主に信号端子Ｔ３とキャパシタＣ１との間の信号線における断線の有無が検査される（ＳＴ２０）。第２段階では、第１駆動回路ＤＲＶ１と第２駆動回路ＤＲＶ２から逆相の駆動電圧が出力され（ＳＴ３０，ＳＴ３５）、主に駆動回路（ＤＲＶ１，ＤＲＶ２）につながる配線の断線や短絡の有無が検査される（ＳＴ４０）。
【００３５】
＜第１段階（ＳＴ１０，ＳＴ１５，ＳＴ２０）＞
第１段階のリセット期間Ｔｒｓｔにおいて、制御回路２は、スイッチ回路ＳＷ１をオンしてキャパシタＣ１の電荷を放電するとともに、第１駆動回路ＤＲＶ１及び第２駆動回路ＤＲＶ２から共にハイレベルの駆動電圧ＶＤＤを出力する（ＳＴ１０）。図４Ａは、第１段階のリセット期間Ｔｒｓｔにおけるセンサ装置の動作状態を示す。ハイレベルの駆動電圧ＶＤＤは基準電圧Ｖｒｅｆより高いため、信号端子Ｔ３につながる容量性センサ素子（Ｃｓ１，Ｃｓ２）の各電極には負の電荷が蓄積される。リセット期間Ｔｒｓｔにおいて２つの容量性センサ素子（Ｃｓ１，Ｃｓ２）に蓄積されるトータルの電荷Ｑ３は、次の式で表される。
【００３６】
［数５］
Ｑ３＝−（ＶＤＤ−Ｖｒｅｆ）×（Ｃｓ１＋Ｃｓ２）  …  （５）
【００３７】
次に、第１段階の電荷転送期間Ｔｃｈｇにおいて、制御回路２は、スイッチ回路ＳＷ１をオフしてキャパシタＣ１を充電可能な状態にする（キャパシタＣ１の放電を解除する）とともに、第１駆動回路ＤＲＶ１及び第２駆動回路ＤＲＶ２から共にローレベルの駆動電圧ＶＳＳを出力する（ＳＴ１５）。図４Ｂは、第１段階の電荷転送期間Ｔｃｈｇにおけるセンサ装置の動作状態を示す。ローレベルの駆動電圧ＶＳＳは基準電圧Ｖｒｅｆより低いため、信号端子Ｔ３につながる容量性センサ素子（Ｃｓ１，Ｃｓ２）の各電極には正の電荷が蓄積される。電荷転送期間Ｔｃｈｇにおいて２つの容量性センサ素子（Ｃｓ１，Ｃｓ２）とキャパシタＣ１に蓄積されるトータルの電荷Ｑ４は、次の式で表される。
【００３８】
［数６］
Ｑ４＝Ｖｒｅｆ×（Ｃｓ１＋Ｃｓ２）−Ｖｃ１×Ｃ１  …  （６）
【００３９】
電荷Ｑ３と電荷Ｑ４が等しいことから、キャパシタＣ１の電圧Ｖｃ１は次の式で表される。
【００４０】
［数７］
Ｖｃ１＝ＶＤＤ×（Ｃｓ１＋Ｃｓ２）／Ｃ１  …  （７）
【００４１】
アンプ回路ＯＰ１の出力電圧Ｖｏは、キャパシタＣ１の電圧Ｖｃ１に比べて基準電圧Ｖｒｅｆだけ高いことから、次の式で表される。
【００４２】
［数８］
Ｖｏ＝ＶＤＤ×（Ｃｓ１＋Ｃｓ２）／Ｃ１＋Ｖｒｅｆ  …  （８）
【００４３】
式（８）が示すように、検査シーケンスの第１段階においてアンプ回路ＯＰ１から出力される電圧Ｖｏは、基準電圧Ｖｒｅｆより高い電圧となる。静電容量（Ｃｓ１，Ｃｓ２，Ｃ１）が概ね定まった値を持つものとすると、式（８）に示す出力電圧Ｖｏも概ね定まった値を持つ。特に、式（８）で表される出力電圧Ｖｏが電源電圧ＶＤＤを超える場合、出力電圧Ｖｏは電源電圧ＶＤＤに近い値となる。
【００４４】
図５は、検査シーケンスの第１段階におけるスイッチ回路の状態と各部の電圧を説明するための図であり、信号線の断線がない場合を示す。信号線の断線がない場合の出力電圧Ｖｏは、図５（Ｄ）において示すように、所定のしきい電圧Ｖｔｈ１より高い値となる。
【００４５】
ところが、センサ部１の信号端子Ｔ３とキャパシタＣ１の一端とを接続する信号線が図６において示すように断線していると、電荷転送期間Ｔｃｈｇにスイッチ回路ＳＷ１がオフしても、キャパシタＣ１の一端にはセンサ部１からの電荷が転送されず、キャパシタＣ１に電荷は蓄積されない。
【００４６】
図７は、検査シーケンスの第１段階におけるスイッチ回路の状態と各部の電圧を説明するための図であり、信号線が断線している場合を示す。信号線が断線している場合、電荷転送期間Ｔｃｈｇにおける出力電圧Ｖｏはリセット期間Ｔｒｓｔとほとんど変わらず、基準電圧Ｖｒｅｆのままとなる。この場合の出力電圧Ｖｏは、しきい電圧Ｖｔｈ１より確実に低い異常な値となる。
【００４７】
従って、制御回路２は、第１段階の電荷転送期間Ｔｃｈｇにおいてアンプ回路ＯＰ１から出力される電圧Ｖｏとしきい電圧Ｖｔｈ１とを比較し、出力電圧Ｖｏがしきい電圧Ｖｔｈ１より高い正常範囲にあるか否かを判定する（ＳＴ２０）。制御回路２は、例えば、予めレジスタ等に設定されたしきい電圧Ｖｔｈ１のデータと、ＡＤ変換回路３において生成された検出データＤｓとを比較することにより当該判定を行う。出力電圧Ｖｏが正常範囲にある場合、制御回路２は、次の第２段階（ＳＴ３０，ＳＴ３５，ＳＴ４０）に移行する。出力電圧Ｖｏが正常範囲にない場合、制御回路２は、信号線に断線等の異常があることを示す所定の判定値をレジスタ４に書き込み（ＳＴ２５）、検査を終了する。
【００４８】
＜第２段階（ＳＴ３０，ＳＴ３５，ＳＴ４０）＞
第２段階のリセット期間Ｔｒｓｔにおいて、制御回路２は、スイッチ回路ＳＷ１をオンしてキャパシタＣ１の電荷を放電するとともに、第１駆動回路ＤＲＶ１からハイレベルの駆動電圧ＶＤＤを出力し、第２駆動回路ＤＲＶ２からローレベルの駆動電圧ＶＳＳを出力する（ＳＴ３０）。図８Ａは、第２段階のリセット期間Ｔｒｓｔにおけるセンサ装置の動作状態を示す。
【００４９】
次に、第２段階の電荷転送期間Ｔｃｈｇにおいて、制御回路２はスイッチ回路ＳＷ１をオフしてキャパシタＣ１を充電可能な状態にする（キャパシタＣ１の放電を解除する）とともに、第１駆動回路ＤＲＶ１からローレベルの駆動電圧（ＶＳＳ）を出力し、第２駆動回路ＤＲＶ２からハイレベルの駆動電圧（ＶＤＤ）を出力する。
【００５０】
第２段階におけるリセット期間Ｔｒｓｔと電荷転送期間Ｔｃｈｇの動作は、既に説明した通常の測定シーケンスと同じである。従って、第２段階の電荷転送期間Ｔｃｈｇにおいてアンプ回路ＯＰ１から出力される電圧Ｖｏは、式（４）において示すように、第１容量性センサ素子Ｃｓ１と第２容量性センサ素子Ｃｓ２の静電容量の差（Ｃｓ１−Ｃｓ２）に比例する。
【００５１】
図９は、検査シーケンスの第２段階におけるスイッチ回路の状態と各部の電圧を説明するための図であり、断線等がない正常な場合を示す。正常時の出力電圧Ｖｏは、図９（Ｄ）において示すように、基準電圧Ｖｒｅｆを含んだ所定の正常範囲（しきい電圧Ｖｔｈ２からしきい電圧Ｖｔｈ３までの範囲）に含まれる。
【００５２】
ところが、センサ部１と駆動回路（ＤＲＶ１，ＤＲＶ２）とを接続する配線の一方が図１０において示すように断線していると、断線している配線につながった容量性センサ素子において電荷の出入りが生じなくなるため、その容量性センサ素子の静電容量は等価的にゼロとみなすことができる。すなわち、式（４）における「Ｃｓ１」又は「Ｃｓ２」がゼロとなる。そのため、出力電圧Ｖｏは正常範囲（しきい電圧Ｖｔｈ２からしきい電圧Ｖｔｈ３までの範囲）に含まれない異常な値となる。
【００５３】
図１１は、検査シーケンスの第２段階におけるスイッチ回路の状態と各部の電圧を説明するための図であり、図１０において示すように第２駆動回路ＤＲＶ２の配線が断線している場合を示す。この場合の出力電圧Ｖｏは、図１１（Ｄ）において示すように、正常範囲の上限のしきい電圧Ｖｔｈ３より高い異常な値となる。
【００５４】
図１２は、検査シーケンスの第２段階において検査される他の異常状態を示す図である。図１２Ａは第１駆動回路ＤＲＶ１と第２駆動回路ＤＲＶ２の配線が短絡している場合を示し、図１２Ｂは第２駆動回路ＤＲＶ２の配線と信号線が短絡している場合を示す。図１２Ａのように２つの駆動回路の配線が短絡すると、先に説明した第１段階のようにセンサ部１を同相電圧で駆動する場合と実質的に同じであるため、アンプ回路ＯＰ１の出力電圧Ｖｏは電源電圧ＶＤＤ側又はグランド電位ＶＳＳ側に近づいた異常な値となる。また、図１２Ｂに示すように駆動回路の配線と信号線が短絡した場合も、出力電圧Ｖｏは正常範囲を逸脱した異常な値となる。
【００５５】
従って、制御回路２は、第２段階の電荷転送期間Ｔｃｈｇにおいてアンプ回路ＯＰ１から出力される電圧Ｖｏとしきい電圧Ｖｔｈ２，Ｖｔｈ３とをそれぞれ比較し、出力電圧Ｖｏがしきい電圧Ｖｔｈ２からしきい電圧Ｖｔｈ３までの正常範囲に含まれるか否かを判定する（ＳＴ４０）。制御回路２は、例えば、予めレジスタ等に設定されたしきい電圧Ｖｔｈ２，Ｖｔｈ３のデータと、ＡＤ変換回路３において生成された検出データＤｓとをそれぞれ比較することにより当該判定を行う。出力電圧Ｖｏが正常範囲に含まれる場合、制御回路２は、断線や短絡などの異常がないことを示す所定の判定値をレジスタ４に書き込む（ＳＴ５０）。他方、出力電圧Ｖｏが正常範囲にない場合、制御回路２は、駆動回路の配線に断線や短絡等の異常があることを示す所定の判定値をレジスタ４に書き込む（ＳＴ４５）。
【００５６】
以上説明したように、本実施形態に係るセンサ装置の検査方法によれば、第１段階のリセット期間Ｔｒｓｔにおいて、キャパシタＣ１がスイッチ回路ＳＷ１により放電されるとともに、第１駆動回路ＤＲＶ１及び第２駆動回路ＤＲＶ２から共にハイレベルの駆動電圧ＶＤＤが出力され、このリセット期間Ｔｒｓｔに続く電荷転送期間Ｔｃｈｇにおいて、スイッチ回路ＳＷ１によるキャパシタＣ１の放電が解除されるとともに、第１駆動回路ＤＲＶ１及び第２駆動回路ＤＲＶ２から共にローレベルの駆動電圧ＶＳＳが出力される。そして、電荷転送期間Ｔｃｈｇにおいてアンプ回路ＯＰ１の出力電圧Ｖｏが所定の正常範囲に含まれるか否かが判定され、正常範囲に含まれない場合に信号線の断線等の異常状態にあるとの判定結果が得られる。従って、容量性センサ素子を用いたセンサ装置でありながら、通常の静電容量の測定に影響を与えることなく、信号線の断線等の異常を的確に検査することができる。
【００５７】
また、本実施形態に係るセンサ装置の検査方法によれば、第１段階において出力電圧Ｖｏが正常範囲に含まれていると判定された場合、第２段階のリセット期間Ｔｒｓｔにおいて、キャパシタＣ１がスイッチ回路ＳＷ１により放電されるとともに、第１駆動回路ＤＲＶ１からハイレベルの駆動電圧ＶＤＤが出力され、第２駆動回路ＤＲＶ２からローレベルの駆動電圧ＶＳＳが出力され、このリセット期間Ｔｒｓｔに続く電荷転送期間Ｔｃｈｇにおいて、スイッチ回路ＳＷ１によるキャパシタＣ１の放電が解除されるとともに、第１駆動回路ＤＲＶ１からローレベルの駆動電圧ＶＳＳが出力され、第２駆動回路ＤＲＶ２からハイレベルの駆動電圧ＶＤＤが出力される。そして、電荷転送期間Ｔｃｈｇにおいてアンプ回路ＯＰ１の出力電圧Ｖｏが所定の正常範囲に含まれるか否かが判定され、正常範囲に含まれない場合に駆動回路の配線の断線や短絡等の異常状態にあるとの判定結果が得られる。従って、駆動回路の配線の断線や短絡等の異常状態も的確に検査することができる。
【００５８】
以上、本発明の一実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、種々のバリエーションを含んでいる。
【００５９】
図１３は、本実施形態に係るセンサ装置の他の例を示す図であり、センサ部１の電荷信号などに応じてアンプ回路ＯＰ１の出力に現れるオフセット電圧を調整するためのオフセット調整回路５が設けられている例を示す。オフセット調整回路５によってオフセット電圧の調整が有効な状態まま第１段階の検査が行われると、信号線の断線等の異常があるにも関わらず、オフセット電圧が加算されることによって出力電圧Ｖｏがしきい電圧Ｖｔｈ１を超えてしまい、異常がないと誤って判定される可能性がある。そこで、このようなオフセット調整回路５が設けられている場合、制御回路２は、第１段階の検査（図２のステップＳＴ１０，ＳＴ１５）においてオフセット調整回路５によるオフセット電圧の調整を無効化し、第２段階の検査（図２のステップＳＴ３０，ＳＴ３５）では当該オフセット電圧調整機能を有効化する。これにより、第１段階における誤判定を有効に防止することができるとともに、第２段階においても正常状態において出力電圧Ｖｏが正常範囲に含まれ易くなるため正確な判定を行うことができる。
【００６０】
上述した第１段階の説明では、リセット期間Ｔｒｓｔにおいて駆動電圧をハイレベルとし、電荷転送期間Ｔｃｈｇにおいて駆動電圧をローレベルとしているが、これは一例に過ぎず、本発明の他の実施形態では、リセット期間Ｔｒｓｔにおいて駆動電圧をローレベルとし、電荷転送期間Ｔｃｈｇにおいて駆動電圧をハイレベルとしてもよい。
【００６１】
上述した実施形態では、検査シーケンスの第１段階や第２段階においてリセット期間Ｔｒｓｔと電荷転送期間Ｔｃｈｇをそれぞれ一回ずつ設ける例を挙げているが、本発明はこれに限定されない。本発明の他の実施形態では、リセット期間Ｔｒｓｔと電荷転送期間Ｔｃｈｇを交互に複数回繰り返してもよい。その場合、電荷転送期間Ｔｃｈｇ毎に得られる検出データＤｓの積算値や平均値が所定の正常範囲に含まれるか否かを判定してもよい。
【符号の説明】
【００６２】
１…センサ部、２…制御回路、３…ＡＤ変換回路、４…レジスタ、５…オフセット調整回路、ＤＲＶ１…第１駆動回路、ＤＲＶ２…第２駆動回路、Ｃｓ１…第１容量性センサ素子、Ｃｓ２…第２容量性センサ素子、Ｔ１…第１駆動端子、Ｔ２…第２駆動端子、Ｔ３…信号端子、ＯＰ１…アンプ回路、Ｃ１…キャパシタ、ＳＷ１…スイッチ回路。
【図１】
2015169516.tif 000003
【図２】
2015169516.tif 000004
【図３】
2015169516.tif 000005
【図４】
2015169516.tif 000006
【図５】
2015169516.tif 000007
【図６】
2015169516.tif 000008
【図７】
2015169516.tif 000009
【図８】
2015169516.tif 000010
【図９】
2015169516.tif 000011
【図１０】
2015169516.tif 000012
【図１１】
2015169516.tif 000013
【図１２】
2015169516.tif 000014
【図１３】
2015169516.tif 000015
【図１４】
2015169516.tif 000016
【図１５】
2015169516.tif 000017