(57)【要約】【課題】ＡＤ変換を行う場合のアナログ要素を低減する。【解決手段】アナログ入力信号とアナログ参照信号との比較を行う比較器２１５と、アナログ参照信号に対応するデジタル参照信号を生成するとともに、比較器２１５によりアナログ入力信号とアナログ参照信号との一致が検出されたときのデジタル参照信号の値をアナログ入力信号のデジタル値として出力する生成器２１３と、生成器２１３により生成されたデジタル参照信号をΔΣ変調するΔΣ変調器２１４と、ΔΣ変調器２１４の出力信号のうち、出力信号に含まれるアナログ参照信号の成分を通過させるよう構成され、通過信号をアナログ参照信号として比較器２１５に与えるよう設けられた第１フィルタ２０８と、を備えている信号処理装置。【選択図】図１
2015216432.tif 000002
【特許請求の範囲】
【請求項１】
アナログ入力信号とアナログ参照信号との比較を行う比較器と、
前記アナログ参照信号に対応するデジタル参照信号を生成するとともに、前記比較器により前記アナログ入力信号と前記アナログ参照信号との一致が検出されたときの前記デジタル参照信号の値を前記アナログ入力信号のデジタル値として出力する生成器と、
前記生成器により生成された前記デジタル参照信号をΔΣ変調するΔΣ変調器と、
前記ΔΣ変調器の出力信号のうち、前記出力信号に含まれる前記アナログ参照信号の成分を通過させるよう構成され、通過信号を前記アナログ参照信号として前記比較器に与えるよう設けられた第１フィルタと、
を備えている信号処理装置。
【請求項２】
受信信号が入力されるサンプルアンドホールド回路と、
請求項１記載の信号処理装置と、
を備え、
前記サンプルアンドホール回路の出力信号が、前記アナログ入力信号として前記比較器に与えられる
通信装置。
【請求項３】
前記ΔΣ変調器は、
前記デジタル参照信号が入力される第１入力ポートと、
サンプリングクロックが入力される第２入力ポートと、
第１ループフィルタと、
第２ループフィルタと、
前記第１ループフィルタ及び前記第２ループフィルタの出力を加算する加算器と、
前記加算器の出力を量子化する量子化器と、
を備え、
前記第１ループフィルタは、前記第１入力ポートに入力された前記デジタル参照信号と、前記量子化器の出力のフィードバック信号と、が入力されるように設けられ、
前記第２ループフィルタは、前記第２入力ポートに入力された前記サンプリングクロックと、前記量子化器の出力の前記フィードバック信号と、が入力されるように設けられ、
前記第１ループフィルタは、前記デジタル参照信号の周波数付近の雑音を阻止する特性を有し、
前記第２ループフィルタは、前記サンプリングクロックの周波数付近の雑音を阻止する特性を有し、
前記ΔΣ変調器の出力信号のうち、前記出力信号に含まれる前記サンプリングクロックの成分を通過させるよう構成され、通過信号をサンプリングクロックとして前記サンプルアンドホールド回路に与えるよう設けられた第２フィルタを更に備えている
請求項２記載の通信装置。
【請求項４】
前記ΔΣ変調器は、
前記デジタル参照信号が入力される第１入力ポートと、
前記通信装置から送信されるアナログ送信信号に対応したデジタル送信信号が入力される第３ポートと、
第１ループフィルタと、
第３ループフィルタと、
前記第１ループフィルタ及び前記第３ループフィルタの出力を加算する加算器と、
前記加算器の出力を量子化する量子化器と、
を備え、
前記第１ループフィルタは、前記第１入力ポートに入力された前記デジタル参照信号と、前記量子化器の出力のフィードバック信号と、が入力されるよう設けられ、
前記第３ループフィルタは、前記第３ポートに入力された前記デジタル送信信号と、前記量子化器の出力のフィードバック信号と、が入力されるよう設けられ、
前記第１ループフィルタは、前記デジタル参照信号の周波数付近の雑音を阻止する特性を有し、
前記第３ループフィルタは、前記デジタル送信信号の周波数付近の雑音を阻止する特性を有し、
前記ΔΣ変調器の出力信号のうち、前記出力信号に含まれる前記アナログ送信信号の成分を通過させるよう構成された、通過信号が前記通信装置から送信される前記アナログ送信信号となるように設けられた第３フィルタを更に備えている
請求項２記載の通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ΔΣ変調器を有する信号処理装置及び通信装置に関するものである。
【背景技術】
【０００２】
非特許文献１には、ダイレクトＲＦアンダーサンプリング受信方法が記載されている。図６は、非特許文献１記載の受信機を示している。この受信機１００は、ローノイズアンプ１０１と、バンドパスフィルタ（アンチエイリアシングフィルタ）１０２と、サンプルアンドホールド回路１０３と、ＡＤコンバータ１０４と、を備えている。
図５の受信機１００は、受信したＲＦ信号を、アンダーサンプリングによって、ＩＦ信号へダウンコンバートする。
受信機１００のサンプルアンドホールド回路１０３は、バンドパスフィルタからの出力信号をサンプリング周波数ｆｓにてサンプリングし、サンプリング時の信号値を維持する。サンプルアンドホールド回路１０３からの出力信号が入力されるＡＤコンバータ１０４は、デジタルＩＦ信号を出力する。
【０００３】
非特許文献１の受信機では、アンダーサンプリングを行うため、サンプルアンドホールド回路のサンプリング周波数ｆｓは、ＲＦ信号のキャリア周波数ｆｃよりも小さくても良い。したがって、ＡＤコンバータ１０４などの処理速度を抑えて、省電力化を図ることができる。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Ｄａｌｉｓｏ  ＢＡＮＤＡ  ｅｔ  ａｌ．，”Ｄｉｒｅｃｔ  ＲＦ  Ｕｎｄｅｒ  Ｓａｍｐｌｉｎｇ  Ｒｅｃｅｐｔｉｏｎ  Ｍｅｔｈｏｄ  ｗｉｔｈ  Ｌｏｗｅｒ  Ｓａｍｐｌｉｎｇ  Ｆｒｅｑｕｅｎｃｙ”，２０１３  Ａｓｉａ−Ｐａｃｉｆｉｃ  Ｍｉｃｏｒｗａｖｅ  Ｃｏｎｆｅｒｅｎｃｅ  Ｐｒｏｃｅｅｄｉｎｇｓ，ＩＥＥＥ，  ２０１３
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図６に示す受信機１００では、サンプルアンドホールド回路１０３の次にＡＤコンバータ１０４が必要である。ＡＤコンバータ１０４から出力されたデジタルＩＦ信号を処理することになるデジタル信号処理部とは別にＡＤコンバータ１０４というアナログ要素を含む回路が必要となる。
一般的なＡＤコンバータは、アナログ要素を含むため、ＡＤコンバータ１０４が必要であると、回路のデジタル化が妨げられる。
【０００６】
そこで、本発明は、ＡＤ変換を行う場合のアナログ要素を低減することを目的とする。
【課題を解決するための手段】
【０００７】
一の観点からみた本発明は、アナログ入力信号とアナログ参照信号との比較を行う比較器と、前記アナログ参照信号に対応するデジタル参照信号を生成するとともに、前記比較器により前記アナログ入力信号と前記アナログ参照信号との一致が検出されたときの前記デジタル参照信号の値を前記アナログ入力信号のデジタル値として出力する生成器と、前記生成器により生成された前記デジタル参照信号をΔΣ変調するΔΣ変調器と、前記ΔΣ変調器の出力信号のうち、前記出力信号に含まれる前記アナログ参照信号の成分を通過させるよう構成され、通過信号を前記アナログ参照信号として前記比較器に与えるよう設けられた第１フィルタと、を備えている信号処理装置である。
【発明の効果】
【０００８】
本発明によれば、アナログ要素を低減することができる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態に係る通信装置の構成図である。
【図２】（ａ）ＡＤコンバータの構成図であり、（ｂ）はＡＤ変換の原理図である。
【図３】デジタル信号処理部による処理の説明図である。
【図４】第２実施形態に係る通信装置の構成図である。
【図５】３入力ΔΣ変調器の構成図である。
【図６】従来の受信機の構成図である。
【発明を実施するための形態】
【００１０】
以下、本発明の好ましい実施形態について図面を参照しながら説明する。
【００１１】
［１．実施形態の概要］
（１）実施形態に係る信号処理装置は、アナログ入力信号とアナログ参照信号との比較を行う比較器と、前記アナログ参照信号に対応するデジタル参照信号を生成するとともに、前記比較器により前記アナログ入力信号と前記アナログ参照信号との一致が検出されたときの前記デジタル参照信号の値を前記アナログ入力信号のデジタル値として出力する生成器と、前記生成器により生成された前記デジタル参照信号をΔΣ変調するΔΣ変調器と、前記ΔΣ変調器の出力信号のうち、前記出力信号に含まれる前記アナログ参照信号の成分を通過させるよう構成され、通過信号を前記アナログ参照信号として前記比較器に与えるよう設けられた第１フィルタと、を備えている。
上記構成によれば、ΔΣ変調器と第１フィルタとで、ＤＡコンバータと同様の動作を行うことができ、したがって、ＤＡコンバータを利用したＡＤコンバータと同様の動作を行うことができる。そして、ΔΣ変調器はデジタル回路で構成できるため、ＤＡコンバータを用いる場合に比べてアナログ要素を少なくできる。
【００１２】
（２）実施形態に係る通信装置は、受信信号が入力されるサンプルアンドホールド回路と、前記（１）の信号処理装置と、を備え、前記サンプルアンドホール回路の出力信号が、前記アナログ入力信号として前記比較器に与えられる。
上記構成によれば従来の受信機に比べてアナログ要素の少ない通信装置が得られる。
【００１３】
（３）前記ΔΣ変調器は、前記デジタル参照信号が入力される第１入力ポートと、サンプリングクロックが入力される第２入力ポートと、第１ループフィルタと、第２ループフィルタと、前記第１ループフィルタ及び前記第２ループフィルタの出力を加算する加算器と、前記加算器の出力を量子化する量子化器と、を備え、前記第１ループフィルタは、前記第１入力ポートに入力された前記デジタル参照信号と、前記量子化器の出力のフィードバック信号と、が入力されるように設けられ、前記第２ループフィルタは、前記第２入力ポートに入力された前記サンプリングクロックと、前記量子化器の出力の前記フィードバック信号と、が入力されるように設けられ、前記第１ループフィルタは、前記デジタル参照信号の周波数付近の雑音を阻止する特性を有し、前記第２ループフィルタは、前記サンプリングクロックの周波数付近の雑音を阻止する特性を有し、前記ΔΣ変調器の出力信号のうち、前記出力信号に含まれる前記サンプリングクロックの成分を通過させるよう構成され、通過信号をサンプリングクロックとして前記サンプルアンドホールド回路に与えるよう設けられた第２フィルタを更に備えているのが好ましい。
上記構成によれば、ΔΣ変調器から参照信号だけでなくサンプルアンドホールド回路のサンプリングクロックも出力することができる。
【００１４】
（４）前記ΔΣ変調器は、前記デジタル参照信号が入力される第１入力ポートと、前記通信装置から送信されるアナログ送信信号に対応したデジタル送信信号が入力される第３ポートと、第１ループフィルタと、第３ループフィルタと、前記第１ループフィルタ及び前記第３ループフィルタの出力を加算する加算器と、前記加算器の出力を量子化する量子化器と、を備え、前記第１ループフィルタは、前記第１入力ポートに入力された前記デジタル参照信号と、前記量子化器の出力のフィードバック信号と、が入力されるよう設けられ、前記第３ループフィルタは、前記第３ポートに入力された前記デジタル送信信号と、前記量子化器の出力のフィードバック信号と、が入力されるよう設けられ、前記第１ループフィルタは、前記デジタル参照信号の周波数付近の雑音を阻止する特性を有し、前記第３ループフィルタは、前記デジタル送信信号の周波数付近の雑音を阻止する特性を有し、前記ΔΣ変調器の出力信号のうち、前記出力信号に含まれる前記アナログ送信信号の成分を通過させるよう構成された、通過信号が前記通信装置から送信される前記アナログ送信信号となるように設けられた第３フィルタを更に備えているのが好ましい。
上記構成によれば、ΔΣ変調器から参照信号だけでなく送信信号も出力することができる。
【００１５】
［２．実施形態の詳細］
［２．１  第１実施形態］
図１は、第１実施形態に係る通信装置（受信機）１を示している。通信装置１は、例えば、無線信号（ＲＦ信号）の送受信を行う。図１に示す通信装置１は、アンテナ２００、ローノイズアンプ（ＬＮＡ）２０１、バンドパスフィルタ（アンチエイリアシングフィルタ）２０２、サンプルアンドホールド回路（Ｓ／Ｈ）２０３、クロック発生器２０４、及び信号処理装置２０６を備えている。
サンプルアンドホールド回路２０３のサンプリングクロック（周波数ｆｓ）は、クロック発生器２０４によって生成される。
【００１６】
図１に示す通信装置１は、図６に示す受信機１００のＡＤコンバータ１０４を、信号処理装置２０６に置換したものであり、図６に示す受信機１００と同様に、受信したＲＦ信号を、アンダーサンプリングによって、ＩＦ信号へダウンコンバートする。
【００１７】
サンプルアンドホールド回路２０３は、バンドパスフィルタ２０２からの出力信号（ＲＦ信号（受信信号））をサンプリング周波数ｆｓにてサンプルアンドホールドする処理を行う。サンプルアンドホールド回路２０３からの出力信号が入力される信号処理装置２０６は、サンプルアンドホールド回路２０３の出力信号から、デジタルＩＦ信号を生成し、デジタルＩＦ信号に対してデジタル信号処理を行う。
この通信装置１も、アンダーサンプリングを行うため、サンプルアンドホールド回路２０３のサンプリング周波数ｆｓは、ＲＦ信号のキャリア周波数ｆｃよりも小さくても良い。
【００１８】
信号処理装置２０６は、デジタル信号処理部２０７と、第１バンドパスフィルタ（アナログＢＰＦ）２０８と、を備えている。
デジタル信号処理部２０７は、デジタルＩＦ信号の生成のために、差分器２１１と、量子化器２１２と、デジタルのこぎり波（デジタル参照信号）生成部２１３と、バンドパスΔΣ変調器（ＤＳＭ）２１４と、を備えている。
図１に示す信号処理装置２０６（第１バンドパスフィルタ２０８、差分器２１１、量子化器２１２、デジタルのこぎり波生成部２１３、及びΔΣ変調器２１４）は、図２（ａ）に示すようなＡＤコンバータ３００におけるＤＡコンバータ３０４を、ΔΣ変調器２１４及び第１バンドパスフィルタ２０８に置換したものとして理解することができる。
【００１９】
図２（ａ）に示すＡＤコンバータ３００は、差分器３０２と、量子化器３０２と、デジタルのこぎり波生成部３０３と、ＤＡコンバータ３０４と、を備えている。
差分器３０１は、アナログ入力信号と、アナログのこぎり波（アナログ参照信号）と、が入力され、アナログ入力信号とアナログ参照信号との差分を出力する。量子化器３０２は、差分器３０１の出力をＬｏｗ又はＨｉｇｈの２レベルに量子化する。
デジタルのこぎり波生成部３０３が生成したデジタルのこぎり波は、ＤＡコンバータ２０４によって、アナログのこぎり波に変換され、差分器３０１の一方の入力に与えられる。
量子化器３０２は、例えば、差分化器３０１の出力がゼロよりも大きければＨｉｇｈレベルを出力し、差分化器３０１の出力がゼロよりも小さければＬｏｗレベルを出力する。
したがって、アナログ入力信号の大きさとアナログのこぎり波の大きさと、が一致したときに量子化器３０２の出力は、Ｈｉｇｈ−Ｌｏｗレベル間で切り替わることになる（図２（ｂ）参照）。
図２（ｂ）では、アナログ入力信号の大きさとアナログのこぎり波の大きさと、が一致したタイミングは、量子化器３０２の出力信号の立下りのタイミングｔ１，ｔ２，ｔ３となる。量子化器３０２の出力信号は、デジタルのこぎり波生成部２０４に与えられる。生成部３０３は、これらのタイミングｔ１，ｔ２，ｔ３におけるデジタルのこぎり波の大きさ（デジタル値）を、アナログ入力信号のデジタル値として出力する。
【００２０】
図２（ａ）に示すＡＤコンバータ３００は、ＤＡコンバータ３０４を利用したものであり、ＤＡコンバータ３０４は比較的多くのアナログ要素を含む。
これに対し、図１では、ＤＡコンバータ３０４に代えて、ΔΣ変調器２１４及び第１バンドパスフィルタ２０８が採用されている。ΔΣ変調器２１４は、デジタル処理を行うものであり、デジタル信号処理部２０７中に設けることができる。したがって、ＤＡコンバータ３０４に代えて、ΔΣ変調器２１４及び第１バンドパスフィルタ２０８を採用すると、アナログ要素は第１バンドパスフィルタ２０８があればよく、アナログ要素の削減が可能である。
【００２１】
図１の差分器２１１には、サンプルアンドホールド回路２０３の出力信号（Ｓ／Ｈ信号；アナログ入力信号）と、バンドパスフィルタ２０８の通過信号（アナログのこぎり波；アナログ参照信号）と、が入力され、両入力信号の差分を出力する。量子化器２１２は、差分器２１１の出力をＬｏｗ又はＨｉｇｈの２レベルに量子化する。
【００２２】
量子化器２１２は、例えば、差分化器２１１の出力がゼロよりも大きければＨｉｇｈレベルを出力し、差分化器２１１の出力がゼロよりも小さければＬｏｗレベルを出力する。
【００２３】
このように、差分器２１１及び量子化器２１２は、Ｓ／Ｈ信号と、バンドパスフィルタ２１の通過信号（アナログのこぎり波；アナログ参照信号）と、を比較し、両信号の一致を検出する比較器２１５となっている。
【００２４】
図３に示すように、Ｓ／Ｈ信号と、アナログのこぎり波と、が一致するタイミングは、量子化器２１２の出力信号におけるタイミングｔ１，ｔ２，ｔ３となる。量子化器２１２の出力信号は、デジタルのこぎり波生成部２１３に与えられる。生成部２１３は、これらのタイミングｔ１，ｔ２，ｔ３におけるデジタルのこぎり波の大きさ（デジタル値）を、アナログ入力信号のデジタル値として出力する。このデジタル値は、通信装置１が受信したＲＦ信号（受信信号）をダウンコンバートしたデジタルＩＦ信号となっている。なお、デジタルのこぎり波生成部２１３から出力される信号は、ＩＦ信号である必要はなく、ベースバンド信号であってもよい。
【００２５】
バンドパスΔΣ変調器２１４は、デジタルのこぎり波（デジタル参照信号）を入力として受け取って、アナログのこぎり波（アナログ参照信号）を信号成分として有するパルス信号を出力する。
第１バンドパスフィルタ２０８は、ΔΣ変調器２１４から出力されたパルス信号に含まれる量子化雑音成分の通過を阻止し、アナログのこぎり波の信号成分を通過させるよう構成されている。第１バンドパスフィルタ２０８は、差分器２１１の一方の入力と接続されており、第１バンドパスフィルタ２０８の通過信号（アナログのこぎり波）を、差分器２１１に与えることができる。
【００２６】
［２．２  第２実施形態］
図４は第２実施形態に係る通信機１を示している。図１に示す通信機１は、主に、通信機１における受信機としての機能だけを示したが、図４では、通信機１における受信機及び送信機としての機能を示している。なお、第２実施形態において特に説明しない点については第１実施形態と同様である。
【００２７】
図４のΔΣ変調器２１４は、複数（３つ）の入力ポート１０ａ，１０ｂ，１０ｃを有している。第２実施形態のΔΣ変調器２１４は、複数の入力ポート１０ａ，１０ｂ，１０ｃから入力されたデジタル信号それぞれに対応するアナログ信号成分全てを有するパルス信号を単一の出力ポート１０ｄから出力することができる。ΔΣ変調器２１４の詳細は後述する。
【００２８】
ΔΣ変調器２１４の第１入力ポート１０ａには、デジタルのこぎり波生成部２１３によって生成されたデジタルのこぎり波（第１入力信号）が入力される。
同じく第２入力ポート１０ｂには、クロック生成器２１７によって生成された周波数ｆｓのクロック（第２入力信号）が入力される。
同じく第３入力ポート１０ｃには、直交変調器２１６によって生成されたデジタル送信信号（デジタル変調信号；デジタルＲＦ信号）が入力される。
直交変調器２１６は、ベースバンド信号Ｉ，Ｑに対するデジタル直交変調を行って、デジタル送信信号（デジタル変調信号）を生成する。なお、直交変調器２１６は、他の方式による変調を行う変調器であってもよい。
【００２９】
したがって、ΔΣ変調器２１４の出力ポート１０ｄから出力されるパルス信号には、アナログのこぎり波の信号成分と、周波数ｆｓのクロックの信号成分と、アナログ送信信号（アナログ変調信号；アナログＲＦ信号）の信号成分と、が含まれる。
【００３０】
ΔΣ変調器２１４から出力されたパルス信号は、第１バンドパスフィルタ（第１フィルタ）２０８ａのほか、第２バンドパスフィルタ（第２フィルタ）２０８ｂ及び第３バンドパスフィルタ（第３フィルタ）２０８ｃに与えられる。
第１バンドパスフィルタ２０８ａは、図１の第１バンドパスフィルタ２０８と同様に、差分器２１１の一方の入力と接続されている。第１バンドパスフィルタ２０８ａは、ΔΣ変調器２１４から出力されたパルス信号に含まれる量子化雑音成分及び他の不必要な信号成分の通過を阻止し、アナログのこぎり波の信号成分を通過させるよう構成されている。
【００３１】
第２バンドパスフィルタ２０８ｂは、ΔΣ変調器２１４から出力されたパルス信号に含まれる量子化雑音成分及び他の不必要な信号成分の通過を阻止し、周波数ｆｓのクロック成分を通過させるよう構成されている。第２バンドパスフィルタ２０８ｂの通過信号（周波数ｆｓのクロック）は、サンプルアンドホールド回路２０３のサンプリングクロックとして与えられる。
【００３２】
第３バンドパスフィルタ２０８ｃは、ΔΣ変調器２１４から出力されたパルス信号に含まれる量子化雑音成分及び他の不必要な信号成分の通過を阻止し、アナログ送信信号成分を通過させるよう構成されている。第３バンドパスフィルタ２０８ｃの通過信号（アナログ送信信号）は、アンプ２０９などを介して、アンテナ２００から出力される。
このように、アンテナ２００から、デジタルのこぎり波生成部２１３に至る経路は、受信機としての機能を有しているのに対し、直交変調部２１６からアンテナ２００に至る経路は送信機としての機能を有している。そして、ΔΣ変調器２１４は、受信機及び送信機の双方に共用されているため、回路規模の増大を抑制することができる。
【００３３】
また、ΔΣ変調器２１４からは、サンプルアンドホールド回路２０３のサンプリングクロックも出力することができるため、図１におけるクロック生成器２０４を別途設ける必要がなくなる。
また、のこぎり波とサンプリングクロックとがいずれも信号処理部２０６によって生成されるため、図１のように信号処理部２０６とクロック生成器２０４とが分かれている場合に比べて、のこぎり波とサンプリングクロックを同期させるのが容易である。
【００３４】
［２．３  ３入力ΔΣ変調器］
図５は、図４に示すΔΣ変調器２１４として用いられる３入力ΔΣ変調器２１４を示している。
図５のΔΣ変調器２１４は、第１入力信号Ｕ１が入力される第１入力ポート１０ａ、第２入力信号Ｕ２が入力される第２入力ポート１０ｂ、第３入力信号Ｕ３が入力される第３入力ポート１０ｃ、及びパルス信号を出力する単一の出力ポート１０ｄを備えている。ΔΣ変調器２１４は、複数の入力ポート１０ａ，１０ｂ，１０ｃそれぞれに対応する複数のループフィルタ（第１ループフィルタ１１、第２ループフィルタ１２、第３ループフィルタ１３）と、加算器１５と、量子化器１６と、を備えている。
複数のループフィルタ１１，１２，１３は、それぞれ、対応する入力ポート１０ａ，１０ｂ，１０ｃに接続された第１入力部１１ａ，１２ａ，１３ａと、フィードバック経路１８ａ，１８ｂ，１８ｃを介して量子化器１６の出力側に接続された第２入力部１１ｂ，１２ｂ，１３ｂと、を備えている。
【００３５】
第１入力部１１ａ，１２ａ，１３ａには、対応する入力ポート１０ａ，１０ｂ，１０ｃに入力された入力信号Ｕ１，Ｕ２，Ｕ３が入力される。第２入力部１１ｂ，１２ｂ，１３ｂには、量子化器１６の出力Ｖのフィードバック信号Ｖが入力される。
【００３６】
複数のループフィルタ１１，１２，１３は、それぞれ、差分器１１０ａ，１２０ａ，１３０ａを備えている。差分器１１０ａ，１２０ａ，１３０ａには、それぞれ、第１入力部１１ａ，１２ａ，１３ａに接続された第１経路１１０ｄ，１２０ｄ，１３０ｄと、第２入力部１１ｂ，１２ｂ，１３ｂに接続された第２経路１１０ｅ，１２０ｅ，１３０ｅと、が接続されている。差分器１１０ａ，１２０ａ，１３０ａは、それぞれ、入力信号Ｕ１，Ｕ２，Ｕ３と、量子化器１６からのフィードバック信号Ｖとの差分Ｕ１−Ｖ，Ｕ２−Ｖ，Ｕ３−Ｖを求める。
【００３７】
差分器１１０ａ，１２０ａ，１３０ａによって求められた差分Ｕ１−Ｖ，Ｕ２−Ｖ，Ｕ３−Ｖは、各ループフィルタ１１，１２，１３に設けられた内部フィルタ１１０ｂ，１２０ｂ，１３０ｂに入力される。なお、第１ループフィルタ１１の内部フィルタ１１０ｂの伝達関数をＬ１（ｚ）と表現し、第２ループフィルタ１２の内部フィルタ１２０ｂの伝達関数をＬ２（ｚ）と表現し、第３ループフィルタ１３の内部フィルタ１３０ｂの伝達関数をＬ３（ｚ）と表現する。
【００３８】
各内部フィルタ１１０ｂ，１２０ｂ、１３０ｂの出力Ｌ１（ｚ）（Ｕ１（ｚ）−Ｖ（ｚ）），Ｌ２（ｚ）（Ｕ２（ｚ）−Ｖ（ｚ）），Ｌ３（ｚ）（Ｕ３（ｚ）−Ｖ（ｚ））は、各ループフィルタ１１，１２，１３に設けられた加算器１１０ｃ，１２０ｃ，１３０ｃに与えられる。
各加算器１１０ｃ，１２０ｃ，１３０ｃには、第１入力部１１ａ，１２ａ，１３ａに入力される入力信号Ｕ１，Ｕ２，Ｕ３を加算器１１０ｃ，１２０ｃ，１３０ｃに入力させるためのフィードフォワード経路１１０ｆ，１２０ｆ，１３０ｆが接続されている。したがって、各加算器１１０ｃ，１２０ｃ、１３０ｃは、入力信号Ｕ１，Ｕ２，Ｕ３と、内部フィルタ１１０ｂ，１２０ｂ，１３０ｂの出力Ｌ１（ｚ）（Ｕ１（ｚ）−Ｖ（ｚ）），Ｌ２（ｚ）（Ｕ２（ｚ）−Ｖ（ｚ）），Ｌ３（ｚ）（Ｕ３（ｚ）−Ｖ（ｚ））と、を加算する。
【００３９】
各加算器１１０ｃ，１２０ｃ，１３０ｃの出力（各ループフィルタ１１，１２，１３の出力）Ｙ１，Ｙ２，Ｙ３は、加算器１５によって加算される。
【００４０】
加算器１５の出力Ｙは、量子化器１６に与えられる。本実施形態の量子化器１６は、２レベル量子化器であり、１ｂｉｔのパルス列を量子化信号（ΔΣ変調信号）Ｖとして出力する。この量子化信号ＶがΔΣ変調器１の出力信号となる。なお、出力信号Ｖは、フィードバック経路１８ａ，１８ｂ，１８ｃを介して各ループフィルタ１１，１２，１３に与えられる。
【００４１】
図５のΔΣ変調器１の出力Ｖは、下記の式（１）のように表される（式（１）においてＮ＝３の場合）。式（１）において、ＳＴＦｉ（ｚ）は第ｉ入力信号Ｕｉ（ｚ）についての第ｉ信号伝達関数であり、ＮＴＦ（ｚ）は、ΔΣ変調器２１４全体での雑音伝達関数であり、Ｅ（ｚ）は雑音伝達関数である。
【数１】
2015216432.tif 000003
ここで、
【数２】
2015216432.tif 000004
【数３】
2015216432.tif 000005
【数４】
2015216432.tif 000006
【数５】
2015216432.tif 000007
【００４２】
第１ループフィルタ１１の内部フィルタ１１０ｂは、第１雑音伝達関数ＮＴＦ１（ｚ）を用いて示される伝達関数Ｌ１（ｚ）を持つ。第１雑音伝達関数ＮＴＦ１（ｚ）は、第１ループフィルタ１１に入力される第１入力信号（デジタルのこぎり波）Ｕ１（ｚ）の周波数（帯域）における量子化雑音を抑制する特性（バンドストップ特性）を有するものである。
第２ループフィルタ１２の内部フィルタ１２０ｂは、第２雑音伝達関数ＮＴＦ２（ｚ）を用いて示される伝達関数Ｌ２（ｚ）を持つ。第２雑音伝達関数ＮＴＦ２（ｚ）は、第２ループフィルタ１２に入力される第２入力信号（クロック）Ｕ２（ｚ）の周波数（帯域）における量子化雑音を抑制する特性（バンドストップ特性）を有するものである。
第３ループフィルタ１２の内部フィルタ１３０ｂは、第３雑音伝達関数ＮＴＦ３（ｚ）を用いて示される伝達関数Ｌ３（ｚ）を持つ。第３雑音伝達関数ＮＴＦ３（ｚ）は、第３ループフィルタ１３に入力される第３入力信号（デジタル送信信号）Ｕ３（ｚ）の周波数（帯域）における量子化雑音を抑制する特性（バンドストップ特性）を有するものである。
【００４３】
以上のように構成されたΔΣ変調器２１４は、複数の入力ポート１０ａ，１０ｂ，１０ｃに入力された信号を、同時に一つの単一の出力信号Ｖ（ｚ）に含めて出力することができる。
【００４４】
［３．付記］
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００４５】
１  通信装置
１０ａ  第１入力ポート
１０ｂ  第２入力ポート
１０ｃ  第３入力ポート
１０ｄ  出力ポート
２００  アンテナ
２０１  ローノイズアンプ
２０２  バンドパスフィルタ
２０３  サンプルアンドホールド回路
２０４  クロック発生器
２０６  信号処理装置
２０７  デジタル信号処理部
２０８  バンドパスフィルタ
２０８ａ  第１バンドパスフィルタ
２０８ｂ  第２バンドパスフィルタ
２０８ｂ  第３バンドパスフィルタ
２０９  アンプ
２１１  差分器
２１２  量子化器
２１３  デジタルのこぎり波生成部
２１４  ΔΣ変調器
２１５  比較器
２１７  直交変調部
【図１】
2015216432.tif 000008
【図２】
2015216432.tif 000009
【図３】
2015216432.tif 000010
【図４】
2015216432.tif 000011
【図５】
2015216432.tif 000012
【図６】
2015216432.tif 000013
【手続補正書】
【提出日】平成27年7月29日(2015.7.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アナログ入力信号とアナログ参照信号との比較を行う比較器と、
前記アナログ参照信号に対応するデジタル参照信号を生成するとともに、前記比較器により前記アナログ入力信号と前記アナログ参照信号との一致が検出されたときの前記デジタル参照信号の値を前記アナログ入力信号のデジタル値として出力する生成器と、
前記生成器により生成された前記デジタル参照信号をΔΣ変調して前記アナログ参照信号の成分を含むパルス信号を出力するΔΣ変調器と、
前記パルス信号に含まれる前記アナログ参照信号の成分を通過させるよう構成され、通過信号を前記アナログ参照信号として前記比較器に与えるよう設けられた第１フィルタと、
を備えている信号処理装置。
【請求項２】
受信信号が入力されるサンプルアンドホールド回路と、
請求項１記載の信号処理装置と、
を備え、
前記サンプルアンドホール回路の出力信号が、前記アナログ入力信号として前記比較器に与えられる
通信装置。
【請求項３】
前記ΔΣ変調器は、
前記デジタル参照信号が入力される第１入力ポートと、
サンプリングクロックが入力される第２入力ポートと、
第１ループフィルタと、
第２ループフィルタと、
前記第１ループフィルタ及び前記第２ループフィルタの出力を加算する加算器と、
前記加算器の出力を量子化する量子化器と、
を備え、
前記第１ループフィルタは、前記第１入力ポートに入力された前記デジタル参照信号と、前記量子化器の出力のフィードバック信号と、が入力されるように設けられ、
前記第２ループフィルタは、前記第２入力ポートに入力された前記サンプリングクロックと、前記量子化器の出力の前記フィードバック信号と、が入力されるように設けられ、
前記第１ループフィルタは、前記デジタル参照信号の周波数付近の雑音を阻止する特性を有し、
前記第２ループフィルタは、前記サンプリングクロックの周波数付近の雑音を阻止する特性を有し、
前記ΔΣ変調器の出力信号のうち、前記出力信号に含まれる前記サンプリングクロックの成分を通過させるよう構成され、通過信号をサンプリングクロックとして前記サンプルアンドホールド回路に与えるよう設けられた第２フィルタを更に備えている
請求項２記載の通信装置。
【請求項４】
前記ΔΣ変調器は、
前記デジタル参照信号が入力される第１入力ポートと、
前記通信装置から送信されるアナログ送信信号に対応したデジタル送信信号が入力される第３ポートと、
第１ループフィルタと、
第３ループフィルタと、
前記第１ループフィルタ及び前記第３ループフィルタの出力を加算する加算器と、
前記加算器の出力を量子化する量子化器と、
を備え、
前記第１ループフィルタは、前記第１入力ポートに入力された前記デジタル参照信号と、前記量子化器の出力のフィードバック信号と、が入力されるよう設けられ、
前記第３ループフィルタは、前記第３ポートに入力された前記デジタル送信信号と、前記量子化器の出力のフィードバック信号と、が入力されるよう設けられ、
前記第１ループフィルタは、前記デジタル参照信号の周波数付近の雑音を阻止する特性を有し、
前記第３ループフィルタは、前記デジタル送信信号の周波数付近の雑音を阻止する特性を有し、
前記ΔΣ変調器の出力信号のうち、前記出力信号に含まれる前記アナログ送信信号の成分を通過させるよう構成された、通過信号が前記通信装置から送信される前記アナログ送信信号となるように設けられた第３フィルタを更に備えている
請求項２記載の通信装置。