(57)【要約】【課題】低いオン抵抗を有する炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置１０１は炭化珪素層２０および電極層３１を有する。炭化珪素層２０は第１導電型のドリフト層２１を有する。炭化珪素層２０には、内側領域Ｒｉｎと、内側領域Ｒｉｎを囲む外側領域Ｒｐｒとを有する主面ＭＳが設けられている。電極層３１は内側領域Ｒｉｎおよび外側領域Ｒｐｒのうち内側領域Ｒｉｎにのみ接している。ドリフト層２１および電極層３１がショットキー接合をなすことによって、内側領域Ｒｉｎの少なくとも一部にショットキーバリア領域ＲＳが設けられている。ショットキーバリア領域ＲＳの少なくとも一部は、外側領域Ｒｐｒの表面粗さに比して、より大きい表面粗さを有する。【選択図】図１
2015216196.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のドリフト層を有し、内側領域と前記内側領域を囲む外側領域とを有する主面が設けられた炭化珪素層と、
前記内側領域および前記外側領域のうち前記内側領域にのみ接する電極層とを備え、前記ドリフト層および前記電極層がショットキー接合をなすことによって、前記内側領域の少なくとも一部にショットキーバリア領域が設けられており、前記ショットキーバリア領域の少なくとも一部は前記外側領域の表面粗さに比してより大きい表面粗さを有する、炭化珪素半導体装置。
【請求項２】
前記炭化珪素層は、前記外側領域から離れて配置され前記第１導電型と異なる第２導電型を有する少なくとも１つのウェル部を含み、前記内側領域は前記ウェル部によって構成されるウェル領域を含み、前記ウェル領域は前記外側領域の表面粗さに比してより大きい表面粗さを有する、請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記ショットキーバリア領域は、前記ウェル領域に接する隣接領域と、前記隣接領域によって前記ウェル領域から隔てられた遠隔領域とを有し、前記遠隔領域は前記隣接領域の表面粗さに比してより小さい表面粗さを有する、請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記少なくとも１つのウェル部は、互いに隣り合うウェル部を含み、
前記遠隔領域は、前記互いに隣り合うウェル部の各々から等しい距離離れた箇所を含む、請求項３に記載の炭化珪素半導体装置。
【請求項５】
前記炭化珪素層は、前記内側領域および前記外側領域の各々を部分的になし前記第１導電型と異なる第２導電型を有する終端不純物部を含み、前記内側領域は前記終端不純物部によって構成される終端構造コンタクト領域を含み、前記終端構造コンタクト領域は前記外側領域の表面粗さに比してより大きい表面粗さを有する、請求項１から４のいずれか１項に記載の炭化珪素半導体装置。
【請求項６】
前記ショットキーバリア領域は、前記終端構造コンタクト領域に接する縁領域と、前記縁領域によって前記終端構造コンタクト領域から隔てられた分離領域とを有し、前記分離領域は前記縁領域の表面粗さに比してより小さい表面粗さを有する、請求項５に記載の炭化珪素半導体装置。
【請求項７】
第１導電型のドリフト層を有し、内側領域と前記内側領域を囲む外側領域とを有する主面が設けられた炭化珪素層と、前記内側領域および前記外側領域のうち前記内側領域の上にのみ設けられた電極層とを含み、前記ドリフト層および前記電極層がショットキー接合をなすことによって、前記内側領域の少なくとも一部にショットキーバリア領域が設けられており、前記ショットキーバリア領域の少なくとも一部は前記外側領域の表面粗さに比してより大きい表面粗さを有する、炭化珪素半導体装置の製造方法であって、
前記炭化珪素層の前記主面の一部にイオン注入によって不純物を添加する工程と、
前記イオン注入を行なう工程の後に、前記炭化珪素層の前記内側領域の少なくとも一部を露出しかつ前記外側領域を覆うグラファイト膜を形成する工程と、
前記不純物を活性化するために、前記グラファイト膜が設けられた前記炭化珪素層をアニールする工程とを備え、前記炭化珪素層をアニールする工程において、前記炭化珪素層の前記主面のうち露出された部分の表面粗さが増大する、炭化珪素半導体装置の製造方法。
【請求項８】
前記グラファイト膜を形成する工程は、前記内側領域の少なくとも一部を露出する開口を有するフォトレジスト膜を形成する工程と、加熱によって前記フォトレジスト膜を前記グラファイト膜に変化させる工程とを含む、請求項７に記載の炭化珪素半導体装置の製造方法。
【請求項９】
前記フォトレジスト膜を形成する工程は、前記開口が前記外側領域から離れて配置されるように行なわれ、
前記フォトレジスト膜をマスクとして用いたイオン注入によって、前記外側領域から離れて配置され前記第１導電型と異なる第２導電型を有するウェル部を形成する工程と、前記ウェル部を形成する工程の後に、前記フォトレジスト膜の前記開口を拡張する工程とをさらに備える、請求項８に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置およびその製造方法に関し、特に、ショットキー接合を有する炭化珪素半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、炭化珪素（ＳｉＣ）を用いたショットキーバリアダイオード（省略してＳＢＤとも称する）が用いられ始めている。ＳＢＤのうちジャンクションバリアショットキー（省略してＪＢＳとも称する）構造を有するもの（ＪＢＳダイオードとも称する）は、ＳＢＤとして機能する部分に加えて、ｐｎダイオードとして機能する部分を含む。つまりＪＢＳダイオードは、アノード電極と炭化珪素層とのショットキー接合に加えて、炭化珪素層中のｐｎ接合を利用する。これによりサージ電流に起因した破壊に対しての高い耐性が期待される。ｐｎ接合を含む領域上への電極層の接合は、不純物濃度を高めることなどによってオーミック接合とされ得る。
【０００３】
特開２００６−１４８０４８号公報（特許文献１）によれば、表面粗さを大きくすることでコンタクト抵抗を抑える旨が開示されている。またオーミック接合部には低コンタクト抵抗が要求され、ショットキー接合部には平坦性が要求される旨の記載がある。つまり、オーミック接合部の表面粗さを大きくしつつ、ショットキー接合部は平坦とすることが望ましいことが示唆されていると考えられる。また特開２０１１−７１２８１号公報（特許文献２）によれば、アノード電極が平坦面でショットキー接合しているので、ＪＢＳダイオードのリーク電流が抑制される、との記載がある。以上のように、従来、ＳＢＤにおいてショットキー接合は、平坦面、すなわち表面粗さの小さい面、で構成されるべきであると考えられてきた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１４８０４８号公報
【特許文献２】特開２０１１−７１２８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ダイオードの基本的性能のひとつであるオン抵抗についてはさらなる低減が望まれており、この点はＳＢＤについても同様である。特にＪＢＳダイオードは、ｐｎ接合領域が設けられることによってＳＢＤとして機能する領域が小さくなるので、オン抵抗が高くなりやすい。よってＪＢＳダイオードについては、オン抵抗をより低くすることが特に望まれている。
【０００６】
ＳＢＤのオン抵抗を低くする最も単純な方法はＳＢＤの大きさを大きくすることである。しかしながら半導体装置の分野では、通常、その大きさをより小さくすることが求められる。また炭化珪素半導体装置の分野では、コスト上、その要請が特に強い。第１の理由として、炭化珪素半導体装置の製造に用いられるＳｉＣウェハがそれ自体高価な点がある。第２の理由として、ＳｉＣウェハには欠陥が点在することから半導体装置の大きさが大きいほど不良品が発生しやすく、その結果として製造コストが増大する点がある。
【０００７】
オン抵抗を低くする他の方法として、より高い不純物濃度を有するドリフト層を用いること、またはショットキー電極の材料として仕事関数のより低いものを用いることがある。しかしながらこれらの方法はリーク電流の増大に直接つながってしまう。
【０００８】
本発明は以上のような課題を解決するためになされたものであり、その目的は、低いオン抵抗を有する炭化珪素半導体装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の炭化珪素半導体装置は炭化珪素層および電極層を有する。炭化珪素層は第１導電型のドリフト層を有する。炭化珪素層には、内側領域と、内側領域を囲む外側領域とを有する主面が設けられている。電極層は内側領域および外側領域のうち内側領域にのみ接している。ドリフト層および電極層がショットキー接合をなすことによって、内側領域の少なくとも一部にショットキーバリア領域が設けられている。ショットキーバリア領域の少なくとも一部は、外側領域の表面粗さに比して、より大きい表面粗さを有する。
【発明の効果】
【００１０】
本発明によれば、ショットキーバリア領域の少なくとも一部は外側領域の表面粗さに比してより大きい表面粗さを有する。これにより、ショットキーバリア領域が外側領域の表面粗さと同じ表面粗さを有する場合に比して、ショットキー接合の面積が大きくなる。よって炭化珪素半導体装置のオン抵抗を低減させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１における炭化珪素半導体装置の構成を概略的に示す断面図である。
【図２】図１の炭化珪素半導体装置に対して逆バイアスが印加された際に、ショットキーバリア領域に印加される電界がＪＢＳ構造によって緩和される様子の一例を説明する図である。
【図３】図１の炭化珪素半導体装置の製造方法の第１工程を概略的に示す断面図である。
【図４】図１の炭化珪素半導体装置の製造方法の第２工程を概略的に示す断面図である。
【図５】図１の炭化珪素半導体装置の製造方法の第３工程を概略的に示す断面図である。
【図６】図１の炭化珪素半導体装置の製造方法の第４工程を概略的に示す断面図である。
【図７】図１の炭化珪素半導体装置の製造方法の第５工程を概略的に示す断面図である。
【図８】図１の炭化珪素半導体装置の製造方法の変形例の第１工程を概略的に示す断面図である。
【図９】図１の炭化珪素半導体装置の製造方法の変形例の第２工程を概略的に示す断面図である。
【図１０】本発明の実施の形態２における炭化珪素半導体装置の構成を概略的に示す断面図である。
【図１１】図１０の炭化珪素層において、互いに隣り合うウェル部の近傍を概略的に示す部分拡大図である。
【図１２】図１０の炭化珪素層において、互いに隣り合うウェル部および終端不純物部の近傍を概略的に示す部分拡大図である。
【図１３】図１０の炭化珪素半導体装置に対して逆バイアスが印加された際にショットキーバリア領域に印加される電界の分布の一例を示す図である。
【図１４】電界強度とリーク電流密度との関係の一例を示すグラフ図である。
【図１５】図１０の炭化珪素半導体装置の第１の製造方法の第１工程を概略的に示す断面図である。
【図１６】図１０の炭化珪素半導体装置の第１の製造方法の第２工程を概略的に示す断面図である。
【図１７】図１０の炭化珪素半導体装置の第２の製造方法の第１工程を概略的に示す断面図である。
【図１８】図１０の炭化珪素半導体装置の第２の製造方法の第２工程を概略的に示す断面図である。
【図１９】実施の形態２の変形例の炭化珪素半導体装置の製造方法の第１工程を概略的に示す断面図である。
【図２０】実施の形態２の変形例の炭化珪素半導体装置の製造方法の第２工程を概略的に示す断面図である。
【図２１】実施の形態２の変形例の炭化珪素半導体装置の製造方法の第３工程を概略的に示す断面図である。
【図２２】実施の形態２の変形例の炭化珪素半導体装置の製造方法の第４工程を概略的に示す断面図である。
【図２３】実施の形態２の変形例の炭化珪素半導体装置の製造方法の第５工程を概略的に示す断面図である。
【図２４】本発明の実施の形態３における炭化珪素半導体装置の構成を概略的に示す断面図である。
【図２５】図２４の炭化珪素半導体装置の製造方法の第１工程を概略的に示す断面図である。
【図２６】図２４の炭化珪素半導体装置の製造方法の第２工程を概略的に示す断面図である。
【図２７】図２４の炭化珪素半導体装置の製造方法の第３工程を概略的に示す断面図である。
【図２８】図２４の炭化珪素半導体装置の製造方法の第４工程を概略的に示す断面図である。
【図２９】図２４の炭化珪素半導体装置の製造方法の第５工程を概略的に示す断面図である。
【図３０】図２４の炭化珪素半導体装置の製造方法の変形例の第１工程を概略的に示す断面図である。
【図３１】図２４の炭化珪素半導体装置の製造方法の変形例の第２工程を概略的に示す断面図である。
【図３２】本発明の実施の形態４における炭化珪素半導体装置の構成を概略的に示す断面図である。
【発明を実施するための形態】
【００１２】
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また本明細書における表面粗さの値はＲＭＳ（「Ｒｑ」とも称される）による。ＲＭＳは、平均線から測定曲線までの偏差の２乗を平均した値の平方根、すなわち２乗平均平方根粗さ、を表す。
【００１３】
（実施の形態１）
図１を参照して、本実施の形態におけるＪＢＳダイオード１０１（炭化珪素半導体装置）はｎ+基板１０（単結晶基板）とＳｉＣ層２０（炭化珪素層）とアノード電極３０とカソード電極４０と終端保護膜５０とを有する。ｎ+基板１０は、ＳｉＣの単結晶から作られたｎ型（第１導電型）の単結晶基板である。ＳｉＣ層２０はｎ+基板１０上のエピタキシャル層である。言い換えれば、ｎ+基板１０およびＳｉＣ層２０によって、いわゆるエピタキシャル基板が構成されている。
【００１４】
ＳｉＣ層２０には、ｎ+基板１０に接する面と、その反対の主面ＭＳとが設けられている。主面ＭＳはＳｉＣ層２０のエピタキシャル成長面である。主面ＭＳは、内側領域Ｒｉｎと、内側領域Ｒｉｎを囲む外側領域Ｒｐｒとを有する。内側領域Ｒｉｎは、その上にアノード電極３０が配置される領域である。外側領域Ｒｐｒは、終端構造を用いて電界を緩和するための領域である。内側領域Ｒｉｎはショットキーバリア領域ＲＳとウェル領域ＲＷと終端構造コンタクト領域ＲＣとを有する。終端構造コンタクト領域ＲＣは、内側領域Ｒｉｎの外周に沿っており、ショットキーバリア領域ＲＳおよびウェル領域ＲＷからなる領域を囲んでいる。
【００１５】
アノード電極３０はショットキー電極３１（電極層）と保護電極３２とを有する。ショットキー電極３１は、内側領域Ｒｉｎおよび外側領域Ｒｐｒのうち内側領域Ｒｉｎにのみ接している。保護電極３２は、ショットキー電極３１上に設けられており、たとえばアルミニウム（Ａｌ）から作られている。
【００１６】
ＳｉＣ層２０はｎ型のドリフト層２１を有する。ドリフト層２１のドナー濃度はｎ+基板１０のドナー濃度に比して低い。ドリフト層２１およびショットキー電極３１がショットキー接合をなすことによって、内側領域Ｒｉｎの一部にショットキーバリア領域ＲＳが設けられている。ショットキーバリア領域ＲＳは、ＪＢＳダイオード１０１がＳＢＤとして動作するためのものである。
【００１７】
ＳｉＣ層２０は、ｐ型（第１導電型と異なる第２導電型）を有する少なくとも１つのウェル部２２を有する。ウェル部２２は外側領域Ｒｐｒから離れて配置されている。ウェル部２２はｐ-ウェル２２ａおよびｐ+コンタクト２２ｂを有する。ｐ+コンタクト２２ｂはショットキー電極３１と接しており、ｐ+コンタクト２２ｂのアクセプタ濃度はｐ-ウェル２２ａのアクセプタ濃度よりも高い。これによりウェル部２２とショットキー電極３１との良好な電気的接続が確保されている。ウェル領域ＲＷはウェル部２２によって構成されている。ＪＢＳダイオード１０１にはウェル部２２によってＪＢＳ構造が設けられる。ＪＢＳダイオード１０１の使用中にサージが発生した場合、ＪＢＳ構造のｐｎ動作によって発生熱量（消費電力）が抑えられることにより、装置の熱破壊が防止される。
【００１８】
ＳｉＣ層２０は、終端構造として、終端不純物部２４およびガードリング部２６を有する。終端不純物部２４およびガードリング部２６の各々はｐ型を有する。終端不純物部２４は主面ＭＳ上において内側領域Ｒｉｎを囲んでいる。ガードリング部２６は外側領域Ｒｐｒ上において終端不純物部２４を囲んでいる。
【００１９】
終端不純物部２４は内側領域Ｒｉｎおよび外側領域Ｒｐｒに跨っている。言いかえれば終端不純物部２４は内側領域Ｒｉｎおよび外側領域Ｒｐｒの各々を部分的になしている。終端不純物部２４は終端構造コンタクト領域ＲＣにおいてショットキー電極３１に接している。言いかえれば、終端構造コンタクト領域ＲＣは終端不純物部２４によって構成されている。終端不純物部２４は本体部２４ａおよびｐ+部２４ｂを有する。ｐ+部２４ｂは終端構造コンタクト領域ＲＣにおいてショットキー電極３１に接している。ｐ+部２４ｂはショットキー電極３１と接しており、ｐ+部２４ｂのアクセプタ濃度は本体部２４ａのアクセプタ濃度よりも高い。これにより終端不純物部２４とショットキー電極３１との良好な電気的接続が確保されている。ｐ+部２４ｂのアクセプタ濃度は本体部２４ａのアクセプタ濃度よりも高い。
【００２０】
カソード電極４０は、ｎ+基板１０上に設けられており、ｎ+基板１０およびＳｉＣ層２０を有するエピタキシャル基板をアノード電極３０と挟んでいる。カソード電極４０はオーミック電極であり、たとえばニッケルシリサイド（ＮｉＳｉ）から作られている。
【００２１】
終端保護膜５０は外側領域Ｒｐｒを覆っている。また終端保護膜５０は外側領域Ｒｐｒの近傍においてアノード電極３０の端部を覆っている。終端保護膜５０は、たとえばポリイミドから作られている。
【００２２】
ショットキーバリア領域ＲＳは、外側領域Ｒｐｒの表面粗さに比して、より大きい表面粗さを有する。本実施の形態においては、ショットキーバリア領域ＲＳの全てが、外側領域Ｒｐｒの表面粗さに比して、より大きい表面粗さを有する。
【００２３】
終端構造コンタクト領域ＲＣは、外側領域Ｒｐｒの表面粗さに比して、より大きい表面粗さを有する。よって終端構造コンタクト領域ＲＣのうちｐ+部２４ｂからなる部分は、外側領域Ｒｐｒの表面粗さに比して、より大きい表面粗さを有する。
【００２４】
ウェル領域ＲＷは、外側領域Ｒｐｒの表面粗さに比して、より大きい表面粗さを有する。よってウェル領域ＲＷのうちｐ+コンタクト２２ｂからなる部分は、外側領域Ｒｐｒの表面粗さに比して、より大きい表面粗さを有する。
【００２５】
図２は、ＪＢＳダイオード１０１に逆バイアスが印加された際に、ショットキーバリア領域ＲＳに印加される電界ＥがＪＢＳ構造によって緩和される様子の一例を示す。グラフ中の横軸は、その直下に示す部分断面図での位置に対応している。逆バイアスが印加されると、図中矢印ＰＮで示すように、ウェル部２２から空乏層が伸展することによって、ショットキーバリア領域ＲＳに印加される電界Ｅが緩和される。図の上段において、グラフＳＢＤはウェル部２２がないと仮定した場合の電界Ｅを示し、グラフＪＢＳは本実施の形態のようにウェル部２２がある場合の電界Ｅを示す。
【００２６】
次にＪＢＳダイオード１０１の製造方法について、以下に説明する。
【００２７】
図３を参照して、ｎ+基板１０上におけるエピタキシャル成長によって、そのままの状態でドリフト層２１となる部分を含むＳｉＣ層２０が堆積される。次にＳｉＣ層２０の主面ＭＳの一部にイオン注入によって不純物が添加される。具体的には、ＳｉＣ層２０の主面ＭＳ上への、注入マスクを用いた選択的なイオン注入によって、ウェル部２２、終端不純物部２４およびガードリング部２６が形成される。比較的低温下でのイオン注入においては、フォトリソグラフィによってパターニングされたフォトレジスト層を注入マスクとして用い得る。一方、ｐ+コンタクト２２ｂおよびｐ+部２４ｂの形成のように高いドーズ量を要する工程は、結晶性悪化に伴う電気活性化率の低下を防ぐため、基板を２００℃程度に保ちながらイオン注入が行なわれる。このような高温下で使用可能な注入マスクとしては、ＴＥＯＳ（オルトケイ酸テトラエチル）酸化膜に代表されるハードマスクを用い得る。
【００２８】
図４を参照して、活性化アニール保護膜としてのグラファイト膜６１および６２が形成される。グラファイト膜６１は主面ＭＳ上に、グラファイト膜６２はｎ+基板１０上（エピタキシャル基板の裏面上）に形成される。次にグラファイト膜６１上にフォトレジスト膜７１が塗布される。
【００２９】
図５を参照して、フォトレジスト膜７１に対して、フォトマスク（図示せず）を用いた露光と、現像とが行なわれる。これによりフォトレジスト膜７１のパターニングが行なわれる。
【００３０】
次にフォトレジスト膜７１をエッチングマスクとして用いたエッチングによってグラファイト膜６１がパターニングされる。言い換えればフォトレジスト膜７１のパターンがグラファイト膜６１に転写される。エッチングは、たとえば酸素プラズマを用いて行ない得る。パターニング後のグラファイト膜６１は外側領域Ｒｐｒを覆っている。またパターニング後のグラファイト膜６１は内側領域Ｒｉｎの少なくとも一部を露出しており、具体的には、ショットキーバリア領域ＲＳ、ウェル領域ＲＷおよび終端構造コンタクト領域ＲＣ（図１）の各々となる領域を露出している。グラファイト膜６１のパターンは、内側領域Ｒｉｎのパターンに対応するものであってもよい。次に、フォトレジスト膜７１が、たとえば有機溶媒を用いて除去される。
【００３１】
図６を参照して、次に、イオン注入によって添加された不純物を活性化するために、グラファイト膜６１が設けられたＳｉＣ層２０がアニールされる。アニール温度は、たとえば１５００℃〜１８００℃程度である。このアニールにおいて、ＳｉＣ層２０の主面ＭＳのうち、グラファイト膜６１によって覆われずに露出された部分の表面粗さが増大する。この表面粗さの増大は、主面ＭＳからのＳｉＣの昇華、またはステップバンチングの形成に起因する。次にグラファイト膜６１および６２が除去される。
【００３２】
図７を参照して、カソード電極４０、ショットキー電極３１および保護電極３２が形成される。再び図１を参照して、終端保護膜５０が形成される。以上によりＪＢＳダイオード１０１が得られる。
【００３３】
本実施の形態のＪＢＳダイオード１０１によれば、ショットキーバリア領域ＲＳは外側領域Ｒｐｒの表面粗さに比してより大きい表面粗さを有する。これにより、ショットキーバリア領域ＲＳが外側領域Ｒｐｒの表面粗さと同じ表面粗さを有する場合に比して、ショットキー接合の面積が大きくなる。よってＪＢＳダイオード１０１のオン抵抗を低減させることができる。
【００３４】
なお、ショットキーバリア領域ＲＳが大きい表面粗さを有するということは、ショットキーバリア領域ＲＳ上に比較的大きな凸部が存在することを意味する。逆バイアス時、この凸部には、ある程度の電界集中が生じる。しかしながらＪＢＳダイオード１０１のＪＢＳ構造により電界Ｅ（図２）が抑制されるので、上記電界集中に起因したリーク電流の増大は許容範囲内とされ得る。
【００３５】
ウェル領域ＲＷは外側領域Ｒｐｒの表面粗さに比してより大きい表面粗さを有する。これによりショットキー電極３１とウェル領域ＲＷとの接触面積が大きくなる。よってショットキー電極３１とウェル領域ＲＷとのコンタクト抵抗が小さくなる。よってＪＢＳダイオード１０１のサージ電流に対する耐性を向上させることができる。
【００３６】
終端構造コンタクト領域ＲＣは、外側領域Ｒｐｒの表面粗さに比して、より大きい表面粗さを有する。これによりショットキー電極３１と終端構造コンタクト領域ＲＣとの接触面積が大きくなる。よってショットキー電極３１と終端構造コンタクト領域ＲＣとのコンタクト抵抗が小さくなる。よってサージ電圧が印加された時に、空乏層がより短い時間で伸展する。よってサージ電圧印加直後の電界が緩和される。よってサージ電圧耐性が向上する。
【００３７】
外側領域Ｒｐｒは、ショットキーバリア領域ＲＳの表面粗さに比して、より小さい表面粗さを有する。これにより、電界緩和領域としての外側領域Ｒｐｒにおける表面の凸部への電界集中に起因して耐圧が低下することが抑制される。
【００３８】
以上のように、ＪＢＳダイオード１０１によれば、オン抵抗の低減、サージ電流耐性の向上、およびサージ電圧耐性の向上という、従来両立させ難かった要求を満たすことができる。
【００３９】
また本実施の形態の製造方法によれば、一のアニール処理によって、不純物を活性化させるだけでなく、ＳｉＣ層２０の主面ＭＳの表面粗さを選択的に調整することができる。これにより、表面粗さを調整するためだけのアニール処理を別途行なう必要がない。よって製造方法を簡素化することができる。
【００４０】
アニール後の主面ＭＳの表面粗さの測定結果を例示すると、活性化アニール保護膜としてのグラファイト膜６１によって保護されていた外側領域Ｒｐｒ上では１ｎｍ程度であり、保護されていなかった領域においては、不純物の高ドーズ注入を受けたｐ+コンタクト２２ｂ上で２０ｎｍ程度、それ以外の領域で１５ｎｍ程度であった。
【００４１】
表面粗さを主面ＭＳ上において選択的に大きくすることで得られる上記効果を確実に得るためには、１０ｎｍ以上の表面粗さを用いることが好ましい。また表面粗さをより大きくするにはより高いアニール温度が必要となることから、負担の大きな条件でのアニールを避けるために、表面粗さは２００ｎｍ程度未満が好ましい。２００ｎｍ以上の表面粗さをアニールによって得るには、１７００℃程度の高温での長時間の処理が必要である。
【００４２】
一方で外側領域Ｒｐｒ上では、前述のとおり、表面の凸部への電界集中に起因した耐圧の低下を防ぐことが求められる。このため外側領域Ｒｐｒ上での表面粗さは２ｎｍ以下であることが好ましい。
【００４３】
次に、上述した製造方法の変形例について説明する。まず図３の工程までが、上記のように行なわれる。
【００４４】
図８を参照して、次に、パターンを有するフォトレジスト膜７１が主面ＭＳ上に直接形成される。フォトレジスト膜７１は、内側領域Ｒｉｎの少なくとも一部を露出する開口ＯＰを有しており、具体的には実施の形態１のものと同様のパターンを有する。次にフォトレジスト膜７１に対して加熱処理が行なわれる。さらに図９を参照して、この加熱処理によりフォトレジスト膜７１がグラファイト膜６１に変化させられる。この加熱処理は、たとえば７５０℃程度で行ない得る。その後、実施の形態１と同様の工程（図６および図７参照）が行なわれる。
【００４５】
上記のように本変形例においてはグラファイト膜６１を形成するために、まずフォトレジスト膜７１が形成され、次にそれば加熱によってグラファイト膜６１へと変化させられる。これにより、グラファイト膜６１に対するパターニングを行なうことなく、開口ＯＰを有するグラファイト膜６１を形成することができる。よって開口ＯＰを有するグラファイト膜６１を容易に形成することができる。
【００４６】
（実施の形態２）
図１０を参照して、実施の形態１におけるＪＢＳダイオード１０１（図１）と、本実施の形態におけるＪＢＳダイオード１０２（炭化珪素半導体装置）とでは、ショットキーバリア領域ＲＳにおける表面粗さの構成が異なっている。
【００４７】
図１１を参照して、ショットキーバリア領域ＲＳは、ウェル領域ＲＷに接する隣接領域ＲＳａと、隣接領域ＲＳａによってウェル領域ＲＷから隔てられた遠隔領域ＲＳｒとを有する。ショットキーバリア領域ＲＳの一部である隣接領域ＲＳａは、外側領域Ｒｐｒ（図１０）の表面粗さに比して、より大きい表面粗さを有する。遠隔領域ＲＳｒは、隣接領域ＲＳａの表面粗さに比して、より小さい表面粗さを有する。また遠隔領域ＲＳｒは、ウェル領域ＲＷの表面粗さに比して、より小さい表面粗さを有する。また遠隔領域ＲＳｒは、終端構造コンタクト領域ＲＣ（図１０）の表面粗さに比して、より小さい表面粗さを有する。遠隔領域ＲＳｒの表面粗さは外側領域Ｒｐｒの表面粗さと同程度であってよい。
【００４８】
本実施の形態においては、ＳｉＣ層２０は、互いに隣り合うウェル部２２を有する。遠隔領域ＲＳｒは、互いに隣り合うウェル部２２の各々から等しい距離Ｌ離れた箇所ＣＰを含む。箇所ＣＰは、ショットキーバリア領域ＲＳにおいてウェル部２２までの最短距離が最大となる箇所である。好ましくは、遠隔領域ＲＳｒは、箇所ＣＰを中心として広がっている。
【００４９】
図１２を参照して、ショットキーバリア領域ＲＳは、終端構造コンタクト領域ＲＣに接する縁領域ＲＳｅと、縁領域ＲＳｅによって終端構造コンタクト領域から隔てられた分離領域ＲＳｓとを有する。ショットキーバリア領域ＲＳの一部である縁領域ＲＳｅは、外側領域Ｒｐｒ（図１０）の表面粗さに比して、より大きい表面粗さを有する。分離領域ＲＳｓは、縁領域ＲＳｅの表面粗さに比して、より小さい表面粗さを有する。また分離領域ＲＳｓは、ウェル領域ＲＷの表面粗さに比して、より小さい表面粗さを有する。また分離領域ＲＳｓは、終端構造コンタクト領域ＲＣの表面粗さに比して、より小さい表面粗さを有する。
【００５０】
またショットキーバリア領域ＲＳは、分離領域ＲＳｓおよびウェル領域ＲＷをつなぐ中間領域ＲＳｗを有する。中間領域ＲＳｗの表面粗さは隣接領域ＲＳａ（図１１）の表面粗さと同様であってよい。
【００５１】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００５２】
図１３は、ＪＢＳダイオード１０２に逆バイアスが印加された際に、ショットキーバリア領域ＲＳに印加される電界Ｅの分布の一例を示す。グラフ中の横軸は、その直下に示す部分断面図での位置に対応している。前述したＪＢＳ構造による効果（図２参照）によって電界は緩和されるが、その効果は箇所ＣＰにおいて最も弱くなる。よって電界Ｅは、箇所ＣＰで最大であり、箇所ＣＰから離れるほど小さくなる。図１４に示すように、電界が大きいほどリーク電流密度は指数関数的に大きくなる。本実施の形態においては、他の領域に比して大きい電界が印加される、箇所ＣＰおよびその近傍の部分に、上述したように相対的に小さい表面粗さを有する遠隔領域ＲＳｒが設けられている。
【００５３】
図１３においては、電界Ｅの最大値約１．７ＭＶ／ｃｍから約１．５ＭＶまでの範囲に対応して遠隔領域ＲＳｒが設けられている。図１４を参照して、これにより遠隔領域ＲＳｒは、リーク電流密度の最大値からそれより１桁程度小さい値までの範囲に対応して配置されていることがわかる。つまり遠隔領域ＲＳｒはリーク電流の実質的な発生箇所に対応して配置されている。これによりリーク電流の大きさに影響する表面粗さは、実質上、遠隔領域ＲＳｒの表面粗さであり、隣接領域ＲＳａの表面粗さによるリーク電流への影響は小さい。
【００５４】
本実施の形態のＪＢＳダイオード１０２によれば、遠隔領域ＲＳｒ（図１１）が隣接領域ＲＳａの表面粗さに比してより小さい表面粗さを有する。これにより、逆バイアス時に高い電界が印加されやすい遠隔領域ＲＳｒにおいてその表面の凸部に電界が集中することを抑制することができる。よってリーク電流を抑えることができる。
【００５５】
遠隔領域ＲＳｒは、互いに隣り合うウェル部２２の各々から等しい距離Ｌ離れた箇所を含む。これにより、逆バイアス印加時に高い電界が最も印加されやすい箇所が、隣接領域ＲＳａの表面粗さに比してより小さい表面粗さを有する。よってこの箇所で特に大きくなりやすいリーク電流を抑えることができる。
【００５６】
分離領域ＲＳｓ（図１２）は縁領域ＲＳｅの表面粗さに比してより小さい表面粗さを有する。逆バイアス印加時に縁領域ＲＳｅに比して分離領域ＲＳｓにはより高い電界が印加されやすい。よって分離領域ＲＳｓではリーク電流が大きくなりやすい。分離領域ＲＳｓが縁領域ＲＳｅの表面粗さに比してより小さい表面粗さを有することにより、分離領域ＲＳｓでのリーク電流を抑えることができる。
【００５７】
また遠隔領域ＲＳｒおよび分離領域ＲＳｓ以外についてはＪＢＳダイオード１０２は実施の形態１のＪＢＳダイオード１０１とほぼ同様の構成を有する。これにより実施の形態１と同様の効果が本実施の形態によっても得られる。
【００５８】
なおＪＢＳダイオード１０２は、実施の形態１と類似の方法によって製造し得る。図１５および図１６を参照して、第１の製造方法においては、実施の形態１における図５および図６の工程と類似した工程が行なわれる。図１７および図１８を参照して、第２の製造方法においては、実施の形態１の変形例における図８および図９の工程と類似した工程が行なわれる。
【００５９】
次に実施の形態２の変形例について、以下に説明する。
【００６０】
図１９を参照して、ＳｉＣ層２０の主面ＭＳ上への、注入マスクを用いた選択的なイオン注入によって、ｐ+コンタクト２２ｂ、終端不純物部２４およびガードリング部２６が形成される。実施の形態１と異なり、ｐ-ウェル２２ａ（図３）はこの時点では形成されていない。
【００６１】
図２０を参照して、次に主面ＭＳ上に、開口ＯＰを有するフォトレジスト膜７１が形成される。開口ＯＰは外側領域Ｒｐｒ（図１０参照）から離れて配置される。次にフォトレジスト膜７１を注入マスクとして用いた選択的なイオン注入によって、ｐ-ウェル２２ａが形成される。
【００６２】
図２１を参照して、フォトレジスト膜７１を一部エッチングすることによって、ｐ-ウェル２２ａよりも広い範囲に渡るように開口ＯＰが拡張される。開口ＯＰの拡張は、隣接領域ＲＳａ（図１１）および中間領域ＲＳｗ（図１２）の範囲に対応して行なわれる。この工程は、たとえば酸素プラズマなどを用いたアッシングによって行ない得る。次にフォトレジスト膜７１に対して加熱処理が行なわれる。
【００６３】
さらに図２２を参照して、上記加熱処理によりフォトレジスト膜７１がグラファイト膜６１に変化させられる。この目的での加熱処理は、たとえば７５０℃程度で行ない得る。
【００６４】
図２３を参照して、グラファイト膜６１を活性化アニール保護膜として用いて、イオン注入によって添加された不純物が活性化するよう、ＳｉＣ層２０がアニールされる。このアニールにおいて、ＳｉＣ層２０の主面ＭＳのうち、グラファイト膜６１によって覆われずに露出された部分の表面粗さが増大する。その後は、実施の形態１と同様の工程（図７参照）が行なわれる。
【００６５】
本実施の形態の製造方法によれば、ｐ-ウェル２２ａを形成するためのイオン注入のマスクとして用いたフォトレジスト膜７１（図２０）から、アニール時に用いられる、開口ＯＰを有するグラファイト膜６１（図２３）を形成することができる。言いかえればフォトレジスト膜７１が、グラファイト膜６１に変化するための部材として用いられるだけでなく、ｐ-ウェル２２ａを形成するためのイオン注入のマスクとしても用いられる。これにより製造方法を簡素化し得る。
【００６６】
（実施の形態３）
図２４を参照して、本実施の形態におけるＳＢＤ２０３（炭化珪素半導体装置）は、実施の形態１と異なりＪＢＳダイオードではない。具体的には、本実施の形態においてはＳｉＣ層２０はウェル部２２を有しておらず、よって主面ＭＳは、ウェル領域ＲＷを有していない。また本実施の形態においては、終端不純物部２４においてｐ+部２４ｂ（図１）が省略されている。これにより、高いドーズ量でのイオン注入工程が不要となるので、製造方法が簡素化される。なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００６７】
ＳＢＤ２０３は、実施の形態１と類似の方法によって製造し得る。図２５〜図２９を参照して、第１の製造方法においては、実施の形態１における図３〜図７のそれぞれの工程と類似した工程が行なわれる。図３０および図３１を参照して、第２の製造方法においては、実施の形態１の変形例における図８および図９の工程と類似した工程が行なわれる。
【００６８】
本実施の形態のＳＢＤ２０３によれば、ショットキーバリア領域ＲＳは、外側領域Ｒｐｒの表面粗さに比して、より大きい表面粗さを有する。これにより、ショットキーバリア領域ＲＳが外側領域Ｒｐｒの表面粗さと同じ表面粗さを有する場合に比して、ショットキー接合の面積が大きくなる。よってＳＢＤ２０３のオン抵抗を低減させることができる。またＪＢＳダイオード１０１と異なりウェル領域ＲＷ（図１）が設けられないので、ショットキーバリア領域ＲＳをより大きくし得る。これによりオン抵抗をより低減させることができる。
【００６９】
終端構造コンタクト領域ＲＣは、外側領域Ｒｐｒの表面粗さに比して、より大きい表面粗さを有する。これにより、ショットキー電極３１と終端構造コンタクト領域ＲＣとの接触面積が大きくなる。よってショットキー電極３１と終端構造コンタクト領域ＲＣとのコンタクト抵抗が小さくなる。よってサージ電圧が印加された時に、空乏層がより短い時間で伸展する。よってサージ電圧印加直後の電界が緩和される。よってサージ電圧耐性が向上する。
【００７０】
外側領域Ｒｐｒは、ショットキーバリア領域ＲＳの表面粗さに比して、より小さい表面粗さを有する。これにより、電界緩和領域としての外側領域Ｒｐｒにおける表面の凸部への電界集中に起因して耐圧が低下することが抑制される。
【００７１】
以上のように、ＳＢＤ２０３によれば、オン抵抗の低減およびサージ電圧耐性の向上という、従来両立させ難かった要求を満たすことができる。
【００７２】
また実施の形態１と同様、一のアニール処理によって、不純物を活性化させるだけでなく、ＳｉＣ層２０の主面ＭＳの表面粗さを選択的に調整することができる。これにより表面粗さを調整するためだけのアニール処理を別途行なう必要がない。よって製造方法を簡素化することができる。
【００７３】
なお、高いドーズ量でのイオン注入工程を避ける必要がない場合は、ショットキー電極３１と終端不純物部２４との間のコンタクト抵抗を低減させるために、実施の形態１と同様にｐ+部２４ｂ（図１）が設けられてもよい。
【００７４】
（実施の形態４）
図３２を参照して、実施の形態３におけるＳＢＤ２０３（図２４）と、本実施の形態におけるＳＢＤ２０４（炭化珪素半導体装置）とでは、ショットキーバリア領域ＲＳにおける表面粗さの構成が異なっている。ＳＢＤ２０４のショットキーバリア領域ＲＳは縁領域ＲＳｅおよび分離領域ＲＳｓを有する。縁領域ＲＳｅは終端構造コンタクト領域ＲＣに接している。分離領域ＲＳｓは縁領域ＲＳｅによって終端構造コンタクト領域ＲＣから隔てられている。
【００７５】
ショットキーバリア領域ＲＳの一部である縁領域ＲＳｅは、外側領域Ｒｐｒの表面粗さに比して、より大きい表面粗さを有する。分離領域ＲＳｓは、縁領域ＲＳｅの表面粗さに比して、より小さい表面粗さを有する。また分離領域ＲＳｓは、終端構造コンタクト領域ＲＣの表面粗さに比して、より小さい表面粗さを有する。分離領域ＲＳｓの表面粗さは外側領域Ｒｐｒの表面粗さと同程度であってよい。
【００７６】
なお、上記以外の構成については、上述した実施の形態３の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００７７】
本実施の形態によっても、実施の形態３とほぼ同様の効果が得られる。さらに、以下において説明する効果が得られる。
【００７８】
逆バイアス印加時には、縁領域ＲＳｅに比して分離領域ＲＳｓにはより高い電界が印加されやすい。よって分離領域ＲＳｓではリーク電流が大きくなりやすい。分離領域ＲＳｓが縁領域ＲＳｅの表面粗さに比してより小さい表面粗さを有することにより、分離領域ＲＳｓでのリーク電流を抑えることができる。
【００７９】
なお大きい表面粗さを有する縁領域ＲＳｅは終端構造コンタクト領域ＲＣに接している。言いかえれば、縁領域ＲＳｅは終端不純物部２４に接している。よって逆バイアス印加時には、縁領域ＲＳｅに印加される電界は、終端不純物部２４から伸展する空乏層によって緩和される。よって縁領域ＲＳｅが大きな表面粗さを有していることによるリーク電流への悪影響は小さい。
【００８０】
なお上記各実施の形態において、第１および第２導電型は互いに入れ替えられてもよく、この場合、ドナーおよびアクセプタの関係も入れ替えられる。また活性化アニール保護膜はグラファイト膜に限定されるものではない。
【００８１】
本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００８２】
ＲＣ  終端構造コンタクト領域、ＯＰ  開口、ＭＳ  主面、ＲＳ  ショットキーバリア領域、ＲＷ  ウェル領域、ＲＳａ  隣接領域、ＲＳｅ  縁領域、ＲＳｒ  遠隔領域、ＲＳｓ  分離領域、ＲＳｗ  中間領域、Ｒｉｎ  内側領域、Ｒｐｒ  外側領域、１０  ｎ+基板、２０  ＳｉＣ層（炭化珪素層）、２１  ドリフト層、２２  ウェル部、２２ａ  ｐ-ウェル、２２ｂ  ｐ+コンタクト、２４  終端不純物部、２４ａ  本体部、２４ｂ  ｐ+部、２６  ガードリング部、３０  アノード電極、３１  ショットキー電極（電極層）、３２  保護電極、４０  カソード電極、５０  終端保護膜、６１  グラファイト膜、７１  フォトレジスト膜、１０１，１０２  ＪＢＳダイオード（炭化珪素半導体装置）、２０３，２０４  ＳＢＤ（炭化珪素半導体装置）。
【図１】
2015216196.tif 000003
【図２】
2015216196.tif 000004
【図３】
2015216196.tif 000005
【図４】
2015216196.tif 000006
【図５】
2015216196.tif 000007
【図６】
2015216196.tif 000008
【図７】
2015216196.tif 000009
【図８】
2015216196.tif 000010
【図９】
2015216196.tif 000011
【図１０】
2015216196.tif 000012
【図１１】
2015216196.tif 000013
【図１２】
2015216196.tif 000014
【図１３】
2015216196.tif 000015
【図１４】
2015216196.tif 000016
【図１５】
2015216196.tif 000017
【図１６】
2015216196.tif 000018
【図１７】
2015216196.tif 000019
【図１８】
2015216196.tif 000020
【図１９】
2015216196.tif 000021
【図２０】
2015216196.tif 000022
【図２１】
2015216196.tif 000023
【図２２】
2015216196.tif 000024
【図２３】
2015216196.tif 000025
【図２４】
2015216196.tif 000026
【図２５】
2015216196.tif 000027
【図２６】
2015216196.tif 000028
【図２７】
2015216196.tif 000029
【図２８】
2015216196.tif 000030
【図２９】
2015216196.tif 000031
【図３０】
2015216196.tif 000032
【図３１】
2015216196.tif 000033
【図３２】
2015216196.tif 000034