(57)【要約】【課題】アプリケーションプログラムを要することなく不正出力の検出を可能とするデジタル出力装置を得る。【解決手段】内部演算回路３のデジタル回路３ａは入力された信号に基づきデジタル信号Ｄ１をフォトカプラ５を介して外部インターフェース部１３へデジタル信号Ｄ２として出力する。同時にデジタル信号Ｄ１は検出回路６に入力され、ＡＮＤ回路６ａとＮＯＲ回路６ｂとＯＲ回路６ｃとによりデジタル信号Ｄ１の論理値が全て１又は０のときデジタル回路３ａの出力が不正であるとして不正出力判定信号Ｓ１の論理値を１とし、電磁リレー７を励磁してその常時閉接点７ｂを開路し、デジタル信号Ｄ２が外部へ出力されないようにする。【選択図】図１
2015099412.tif 000002
【特許請求の範囲】
【請求項１】
演算装置と検出装置とを有するデジタル出力装置であって、
前記演算装置は、デジタル信号を外部へ出力する複数のデジタル回路を有するものであり、
前記検出装置は、前記デジタル信号のうちの検出の対象とされる対象信号の論理値が予め決められた条件に合致するか否かを論理回路にて判定し、前記条件に合致したとき前記対象信号が不正であると判定するものである
デジタル出力装置。
【請求項２】
基準となる基準論理値を設定する設定装置が設けられたものであって、
前記検出装置は、前記対象信号の論理値が前記基準論理値と合致するか否かを判定するものである
請求項１に記載のデジタル出力装置。
【請求項３】
前記デジタル信号の中から前記対象信号を指定する指定装置が設けられたものである
請求項１または請求項２に記載のデジタル出力装置。
【請求項４】
前記演算装置は電源から動作用電力の供給を受けるものであって、
前記電源の投入から一定時間前記デジタル信号が外部へ出力されることを禁止する一時禁止装置が設けられたものである
請求項１から請求項３のいずれか１項に記載のデジタル出力装置。
【請求項５】
前記対象信号が不正であると判定されたとき前記対象信号が外部へ出力されることを禁止する出力禁止装置が設けられたものである
請求項１から請求項４のいずれか１項に記載のデジタル出力装置。
【請求項６】
前記対象信号が不正であると判定されたときその旨を報知する報知装置が設けられたものである
請求項１から請求項５のいずれか１項に記載のデジタル出力装置。
【請求項７】
絶縁装置が設けられたものであって、
前記デジタル回路から前記絶縁装置を介して前記デジタル信号が外部へ出力されるものである
請求項１から請求項６のいずれか１項に記載のデジタル出力装置。
【請求項８】
前記検出装置は、前記対象信号の論理値が全て０または全て１であるとき不正であると判定するものである
請求項１から請求項７のいずれか１項に記載のデジタル出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル出力装置、例えばプラント監視制御システムのプログラマブルコントローラ等に用いられるデジタル出力装置に関する。
【背景技術】
【０００２】
例えばプラント監視制御システムにおいて、デジタル出力装置におけるデジタル信号の不正出力は、プラント設備の誤動作の原因となり設備停止や機器の破損などプラント全体に多大な影響を及ぼす。このため不正出力防止は、プラント監視制御システム上非常に重要であり必須の機能である。従来のデジタル出力装置としての制御装置として、出力基準パターンの遷移に関する異常判定用基準データと，この異常判定用基準データにおける各出力基準パターンに対応する制御装置の入力期待パターンを含む異常箇所検知用基準データとをあらかじめ作成して記憶しておき、制御装置の動作中において，制御装置の出力パターンの遷移を異常判定用基準データと照合することにより，制御装置によって制御されるシステムの異常の有無を判定するものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−１３４７４０号公報（段落番号００１３、００１８、００３９〜００４４、図１及び図８）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のデジタル出力装置としての制御装置は以上のように構成され、制御装置の出力パターンの遷移を異常判定用基準データと照合することにより，制御装置によって制御されるシステムの異常の有無を判定するものであるため、制御装置の出力パターンの遷移を異常判定用基準データと照合するプログラムを制御装置の仕様にあわせて製作する必要があった。また、制御装置のプログラムを変更するたびに異常の有無を判定するためのアプリケーションプログラムも変更する必要があり、異常の有無を判定を行うために多大な時間と労力を必要とするという問題点があった。
【０００５】
この発明は前記のような問題点を解決するためになされたものであり、アプリケーションプログラムを用いることなく不正出力の検出を可能とするデジタル出力装置を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係るデジタル出力装置においては、演算装置と検出装置とを有するデジタル出力装置であって、
前記演算装置は、デジタル信号を外部へ出力する複数のデジタル回路を有するものであり、
前記検出装置は、前記デジタル信号のうちの検出の対象とされる対象信号の論理値が予め決められた条件に合致するか否かを論理回路にて判定し、前記条件に合致したとき前記対象信号が不正であると判定するものである。
【発明の効果】
【０００７】
この発明に係るデジタル出力装置は、以上のように構成されているので、アプリケーションプログラムを用いることなく不正出力の検出を可能とするデジタル出力装置を得ることができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１である出力カードの構成を示す構成図である。
【図２】この発明の実施の形態２である出力カードの構成を示す構成図である。
【図３】この発明の実施の形態３である出力カードの構成を示す構成図である。
【図４】この発明の実施の形態４である出力カードの構成を示す構成図である。
【図５】この発明の実施の形態５である出力カードの構成を示す構成図である。
【図６】図５の検出回路の動作を説明するための説明図である。
【図７】この発明の実施の形態６である出力カードの構成を示す構成図である。
【図８】図６の検出回路の動作を説明するための説明図である。
【図９】この発明の実施の形態７である出力カードの構成を示す構成図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
図１は、この発明を実施するための実施の形態である出力カードの構成を示す構成図である。図１において、デジタル出力装置としての出力カード１００は、コネクタ２、演算装置としての内部演算回路３、インバータ４、絶縁装置としてのフォトカプラ５、検出回路６、出力禁止装置としての電磁リレー７、外部インターフェース部１３を有する。コネクタ２に図示しない上位ＣＰＵや出力カード１００の動作用電力を供給する電源等が接続される。内部演算回路３は、デジタル回路３ａ及びデジタル信号Ｄ１を出力する出力端子Ｌ１，Ｌ２，・・  Ｌｎを有する。検出回路６は、論理回路としてのＡＮＤ回路６ａとＮＯＲ回路６ｂとＯＲ回路６ｃとを有し、不正出力検出機能を有する。電磁リレー７は、励磁コイル７ａ及びフォトカプラ５（デジタル信号Ｄ２）のコモン線路中に設けられた常時閉接点７ｂを有する。外部インターフェース部１３は端子Ｔ１，Ｔ２，・・  ，Ｔｎ、コモン端子ＣＯＭを有する。
【００１０】
次に動作について説明する。出力カードは、図示しない上位ＣＰＵからの信号がコネクタ２を介して内部演算回路３のデジタル回路３ａへ入力され、デジタル回路３ａからデジタル信号Ｄ１が出力される。デジタル回路３ａより出力されたデジタル信号Ｄ１は、インバータ４を介して出力絶縁回路としてのフォトカプラ５に出力されるとともに検出回路６へ出力される。フォトカプラ５に入力されたデジタル信号Ｄ１はフォトカプラ５により絶縁され、外部インターフェース部１３（端子Ｔ１，Ｔ２，・・  ，Ｔｎ，ＣＯＭ）よりデジタル信号Ｄ２として出力される。また、デジタル信号Ｄ１は、検出の対象とされる対象信号として検出回路６のＡＮＤ回路６ａ及びＮＯＲ回路６ｂに各々入力される。この実施の形態においては、全てのデジタル信号Ｄ１が不正検出の対象信号とされている。
【００１１】
ＡＮＤ回路６ａは入力されたデジタル信号Ｄ１の論理値が全て１のときに論理値１を出力する。また、ＮＯＲ回路６ｂは入力されたデジタル信号Ｄ１の論理値が全て０のときに論理値１を出力する。ＡＮＤ回路６ａとＮＯＲ回路６ｂの出力結果をＯＲ回路６ｃに入力するとＯＲ回路６ｃはＡＮＤ回路６ａとＮＯＲ回路６ｂのいずれか、もしくは両方が１となったときに１を出力する。すなわち、検出回路６は入力されたデジタル信号Ｄ１の論理値が全て０もしくは全て１のときにデジタル回路３ａから出力されたデジタル信号Ｄ１すなわち対象信号が不正であると判断して不正出力判定信号Ｓ１の論理値として１を出力する。なお、この実施の形態においては、論理値１のレベルは直流２４［Ｖ］、論理値０のレベルは直流０［Ｖ］にされている。
【００１２】
検出回路６より出力された不正出力判定信号Ｓ１は電磁リレー７に入力される。電磁リレー７は不正出力判定信号Ｓ１が１のときに直流２４［Ｖ］にて励磁コイル７ａが励磁され、その常時閉接点７ｂを開路しフォトカプラ５のコモン線路を開路する。よって、デジタル信号Ｄ１の論理値が全て０もしくは全て１のとき検出回路６が内部演算回路３からの出力が不正であると判定して外部インターフェース部１３からデジタル信号Ｄ２が出力されるのを禁止する。
【００１３】
なお、使用部品や回路構成によっては、電磁リレー７によるフォトカプラ５のコモン線路の開路動作より先にデジタル信号Ｄ２が出力される場合が考えられる。この場合は図示しないがフォトカプラ５の前段又は後段に信号遅延回路を設置する。
【００１４】
このように、デジタル信号Ｄ１について検出回路６の論理回路により不正出力を検出するようにしたので、不正出力を検出するためのアプリケーションプログラムの作製を要しない。また、論理回路により不正出力を検出するのでアプリケーションプログラムによる逐次比較に比し高速動作が可能である。
【００１５】
実施の形態２．
図２は、実施の形態２である出力カードの構成を示す構成図である。図２において、デジタル出力装置としての出力カード２００は、実施の形態１における出力カード１００に、報知装置としての報知回路８を加えたものである。報知回路８は、表示部としてのＬＥＤ８ａ及び警報出力端子８ｂを有する。ＬＥＤ８ａは、検出回路６の不正出力判定信号Ｓ１の論理値が１であるとき点灯し、０のときは点灯しない。警報出力端子８ｂから不正出力判定信号Ｓ１が外部に警報信号ＡＬＭとして出力される。その他の構成については、図１に示した実施の形態１と同様のものであるので、相当するものに同じ符号を付して説明を省略する。
【００１６】
次に動作について説明する。図１の実施の形態１においては、出力カード１００の検出回路６が正常に動作している場合であっても、外部からは検出回路６の正常な動作により外部インターフェース部１３からのデジタル信号Ｄ２が遮断されているのか、出力カード１００の故障等によりデジタル信号Ｄ２が遮断されているのか判別できない。そこで、この実施の形態の出力カード２００においては検出回路６から出力される不正出力判定信号Ｓ１を電磁リレー７に入力するとともにＬＥＤ８ａに入力し、不正出力判定信号Ｓ１の論理値が１のときＬＥＤ８ａを点灯させる。これにより、検出回路６により内部演算回路３からの出力が不正であると判定されたのか否かを外部から目視により確認することができる。さらに、警報出力端子８ｂより警報信号ＡＬＭとして不正出力判定信号Ｓ１の論理値１を出力することにより図示しない外部回路に電気信号を送信する。
【００１７】
実施の形態３．
図３は、実施の形態３である出力カードの構成を示す構成図である。図３において、デジタル出力装置としての出力カード３００は、実施の形態１における出力カード１００に、一時禁止回路１１を設けたものである。一時禁止回路１１は、リセット回路１１ａとＯＲ回路１１ｂとを有する。ＯＲ回路１１ｂには、検出回路６より出力された不正出力判定信号Ｓ１とリセット回路１１ａの出力が入力される。なお、電磁リレー７、一時禁止回路１１がこの発明における一時禁止装置である。その他の構成については、図１に示した実施の形態１と同様のものであるので、相当するものに同じ符号を付して説明を省略する。
【００１８】
次に動作について説明する。実施の形態１においては出力カード１００の電源投入直後の電圧が不安定な場合には検出回路６が誤動作するおそれがある。そこで、この実施の形態における出力カード３００には一時禁止回路１１を設置し、電源投入後一定時間は、電磁リレー７の常時閉接点７ｂを強制的に開にするようにした。リセット回路１１ａは、電源投入直後は論理値１を出力し、一定時間経過後に０を出力するように設定されており、この出力と検出回路６より出力された不正出力判定信号Ｓ１とをＯＲ回路１１ｂに入力し、ＯＲ回路１１ｂの出力を電磁リレー７に入力する。
【００１９】
これにより、電源投入後の一定時間は、リセット回路１１ａからの出力が１となり、検出回路６の出力状態にかかわらず、電磁リレー７には論理値１が入力され、常時閉接点７ｂが開路され強制的にフォトカプラ５のコモン線路を開路するため、デジタル信号Ｄ２が外部インターフェース部１３から出力されるのが禁止される。電源投入後の一定時間が経過すると、リセット回路１１ａからの出力が０となり、検出回路６より出力された不正出力判定信号Ｓ１の論理値が０であればＯＲ回路１１ｂから電磁リレー７に論理値０が出力されフォトカプラ５のコモン線路を閉路する。また、検出回路６より出力された不正出力判定信号Ｓ１の論理値が１であればＯＲ回路１１ｂから電磁リレー７に論理値１が出力されフォトカプラ５のコモン線路は開路された状態が継続する。よって、出力カード３００は電源投入後一定時間経過してから定常動作状態となり検出回路６が誤動作するリスクを回避することが可能となる。また、この出力カード３００に実施の形態２の報知回路８を組み合わせて搭載してもよいことは言うまでもない。
【００２０】
実施の形態４．
図４は、実施の形態４である出力カードの構成を示す構成図である。図４において、デジタル出力装置としての出力カード４００は、検出回路６の前段に、指定装置としての指定回路１２を設けたものである。指定回路１２は、指定スイッチ１２ａ及び開閉接点１２ｂを有する。指定スイッチ１２ａにより開閉接点１２ｂを閉路することによりデジタル信号Ｄ１のうち検出の対象とするデジタル信号Ｄ１を指定する。指定スイッチ１２ａにより開閉接点１２ｂが閉路されている場合に当該開閉接点１２ｂが閉路されているデジタル回路３ａのデジタル信号Ｄ１が検出回路６へ検出の対象とされる対象信号Ｄ５として入力される。その他の構成については、図１に示した実施の形態１と同様のものであるので、相当するものに同じ符号を付して説明を省略する。
【００２１】
次に動作について説明する。実施の形態１の出力カード１００では、内部演算回路３から出力されたデジタル信号Ｄ１の全てを対象信号として検出回路６に入力し、入力されたデジタル信号Ｄ１の論理値が全て０もしくは全て１のときに内部演算回路３から出力されるデジタル信号Ｄ１が不正であると判断していた。しかし、プラント監視制御システムの運用状態によってはデジタル信号Ｄ１の論理値が全て０もしくは全て１であっても不正出力と決定できない状態が存在しうる。そこで、この実施の形態における出力カード４００においては、指定回路１２によりデジタル信号Ｄ１の中から検出対象とする対象信号Ｄ５を指定し、当該対象信号Ｄ５について不正出力を検出するようにした。
【００２２】
例えば、内部演算回路３のデジタル回路３ａが８回路ある場合を考える。デジタル信号Ｄ１のうち、１回路目及び２回路目の指定スイッチ１２ａを閉路する。この場合、内部演算回路３から出力されるデジタル信号Ｄ１のうち１回路目及び２回路目のデジタル信号Ｄ１が検出回路６に入力され、入力された１回路目及び２回路目のデジタル信号Ｄ１の論理値が共に０又は１となった場合のみ、検出回路６より出力される不正出力判定信号Ｓ１の論理値が１となり、電磁リレー７によりフォトカプラ５のコモン線路を開路させ外部インターフェース部１３からデジタル信号Ｄ２が出力されるのを禁止する。指定スイッチ１２ａは任意のデジタル回路３ａの指定が可能であり、複数の開閉接点１２ｂを同時に開又は閉にすることができる。また、指定スイッチ１２ａにて検出対象として指定されたデジタル信号Ｄ１以外のデジタル信号Ｄ１を検出回路６による検出対象から除外できる。
【００２３】
このように、デジタル信号Ｄ１のうち不正を検出する対象とするデジタル信号Ｄ１すなわち対象信号を任意に指定し、検出回路６の論理回路により不正出力を検出するようにしたので、不正出力を検出するためのアプリケーションプログラムの作製を要しない。また、論理回路により不正出力を検出するのでアプリケーションプログラムによる逐次比較に比し高速動作が可能である。
【００２４】
実施の形態５．
図５、図６は、実施の形態５を示すものであり、図５は出力カードの構成を示す構成図、図６は動作を説明するための説明図である。図５において、デジタル出力装置としての出力カード５００は、実施の形態１における出力カード１００の検出回路６の代わりに検出回路１７を設けたものである。検出回路１７は、設定装置としての基準値設定スイッチ１７ａと論理回路１７ｂとを有する。基準値設定スイッチ１７ａは、内部演算回路３から出力されるデジタル信号Ｄ１の論理値に対し、比較の基準とすべき基準論理値Ｄ６を指定する。論理回路１７ｂは、対象信号としてのデジタル信号Ｄ１の論理値と基準値設定スイッチ１７ａにて指定された基準論理値Ｄ６とを比較する。その他の構成については、図１に示した実施の形態１と同様のものであるので、相当するものに同じ符号を付して説明を省略する。
【００２５】
実施の形態１の出力カード１００においては、内部演算回路３より出力されたデジタル信号Ｄ１の全てを検出の対象信号として検出回路６へ入力し、入力されたデジタル信号Ｄ１の論理値が全て０もしくは全て１のときに内部演算回路３から信号（出力）が不正であると判断して不正出力判定信号Ｓ１の論理値として１を出力していた。しかし、プラント監視制御システムの運用状態によってはデジタル信号Ｄ１の論理値が全て０もしくは全て１のときは出力が不正であるとすることができない場合がありうる。そこで、この実施の形態の出力カード５００においては、図１の検出回路６の代わりに検出回路１７を設けたものである。
【００２６】
次に動作について説明する。検出回路１７部分以外の動作は、実施の形態１と同様であるので、検出回路１７の動作についてのみ説明を行う。基準値設定スイッチ１７ａにて不正出力パターンの基準とされる基準論理値Ｄ６を設定し、内部演算回路３からのデジタル信号Ｄ１と、基準値設定スイッチ１７ａにて設定された基準論理値Ｄ６を論理回路１７ｂに入力し、デジタル信号Ｄ１の論理値と基準論理値Ｄ６とを比較する。この比較処理は常時実行され、内部演算回路３から出力されるデジタル信号Ｄ１の論理値が基準論理値Ｄ６に一致したときデジタル信号Ｄ１が不正であるとして不正出力判定信号Ｓ１の論理値として１を出力する。
【００２７】
例えば、内部演算回路３のデジタル回路３ａが８回路あるとする。図６（ａ）に示すように不正出力であると判定するための基準論理値のパターン（基準パターン）Ｐ０１を、１回路目〜８回路目を［１，０，１，０，０，０，０，１］と設定する。これに対して内部演算回路３から出力されるデジタル信号Ｄ１の論理値が図６（ｂ）に示すようなパターンＰ１すなわち１回路目〜８回路目が［１，０，１，０，０，０，０，１］になったとする。すると、論理回路１７ｂは、詳細は図示していないが内部の論理回路により、パターンＰ１が基準パターンＰ０１に一致していると判定し、出力が不正であるとして不正出力判定信号Ｓ１の論理値として１を出力する。
【００２８】
なお、検出回路１７は、基準パターンを任意に設定することが可能である。また、複数の検出回路１７を設けて複数のパターンを設定することもできる。例えば、検出回路１７を２回路設け、一方の基準パターンを［１，１，１，１，１，１，１，１］に設定し、他方の基準パターンを［０，０，０，０，０，０，０，０］に設定し、二つの検出回路１７の出力の論理和を求めれば実施の形態１の検出回路６と同様の動作をすることになる。
【００２９】
このように、出力の不正を検出するための基準パターンＰ０１と内部演算回路３からのデジタル信号Ｄ１の論理値のパターンＰ１とを論理回路を用いて常時比較して不正出力を検出するようにしたので、不正出力を検出するためのアプリケーションプログラムの作製を要しない。また、論理回路により不正出力を検出するのでアプリケーションプログラムによる逐次比較に比し高速動作が可能である。
【００３０】
実施の形態６．
図７、図８は、実施の形態６を示すものであり、図７は出力カードの構成を示す構成図、図８は動作を説明するための説明図である。図７において、デジタル出力装置としての出力カード６００は、実施の形態１における出力カード１００の検出回路６の代わりに検出回路１９を設けたものである。検出回路１９は、基準値設定スイッチ１９ａと開閉接点１９ｂと論理回路１９ｃとを有する。基準値設定スイッチ１９ａは、内部演算回路３から出力されるデジタル信号Ｄ１の論理値に対し、比較の基準とすべき基準論理値Ｄ７を設定するとともに開閉接点１９ｂに対していずれのデジタル回路３ａから出力されるデジタル信号Ｄ１を検出の対象とすべきかを指定する指令を発する。
【００３１】
開閉接点１９ｂは、設定装置（後述）としての基準値設定スイッチ１９ａから指令を受けて検出の対象とするデジタル信号Ｄ１の回路を閉路し指定を受けたデジタル信号Ｄ１を対象信号Ｄ５として論理回路１９ｃへ出力する。論理回路１９ｃは、開閉接点１９ｂから入力された対象信号Ｄ５の論理値と基準値設定スイッチ１９ａにて指定された基準論理値Ｄ７とを比較する。なお、基準値設定スイッチ１９ａ及び開閉接点１９ｂがこの発明における指定装置である。その他の構成については、図１に示した実施の形態１と同様のものであるので、相当するものに同じ符号を付して説明を省略する。
【００３２】
次に動作について説明する。検出回路１９部分以外の動作は、実施の形態１と同様であるので、検出回路１９の動作についてのみ説明を行う。信号の不正を検出するための基準とされる基準論理値Ｄ７を、基準値設定スイッチ１９ａにて設定し、内部演算回路３からのデジタル信号Ｄ１と、基準値設定スイッチ１９ａにて設定された基準論理値Ｄ７とを論理回路１９ｃに入力し、デジタル信号Ｄ１の論理値と基準論理値Ｄ７とを比較する。この比較処理は常時実行され、内部演算回路３から出力されるデジタル信号Ｄ１の論理値が基準論理値Ｄ７に一致したときデジタル信号Ｄ１が不正であるとして不正出力判定信号Ｓ１の論理値として１を出力する。
【００３３】
例えば、内部演算回路３のデジタル回路３ａが８回路あるとする。図８（ａ）に示すように不正出力であると判定するための基準論理値のパターン（基準パターン）Ｐ０２を、１回路目〜８回路目を［１，×，１，０，×，０，×，１］と設定する。但し、［］内の「×」は当該番目のデジタル回路３ａから出力されるデジタル信号Ｄ１は検出の対象としないことを意味する。これに対してデジタル回路３ａから出力されるデジタル信号Ｄ１の論理値が図８（ｂ）に示すようなパターンＰ２すなわち１回路目〜８回路目が［１，×，１，０，×，０，×，１］になったとする。すると、論理回路１９ｃは、詳細は図示していないが内部の論理回路により、パターンＰ２が基準パターンＰ０２に一致していると判定し、出力が不正であるとして不正出力判定信号Ｓ１の論理値として１を出力する。
【００３４】
なお、検出回路１９は、基準パターンを任意に設定することが可能である。また、複数の検出回路１９を設けて複数のパターンを設定することもできる。例えば、検出回路１９を２回路設け、一方の基準パターンを［１，×，１，１，×，１，×，１］に設定し、他方の基準パターンを［０，×，０，０，×，０，×，０］に設定し、二つの検出回路１７の出力の論理和を求めれば、指定されたデジタル信号Ｄ１すなわち対象信号に関して実施の形態１の検出回路６と同様の動作をすることになる。
【００３５】
このように、出力の不正を検出するための基準パターンＰ０２と内部演算回路３からのデジタル信号Ｄ１の論理値のパターンＰ２とを論理回路を用いて常時比較して不正出力を検出するようにしたので、不正出力を検出するためのアプリケーションプログラムの作製を要しない。また、論理回路により不正出力を検出するのでアプリケーションプログラムによる逐次比較に比し高速動作が可能である。
【００３６】
実施の形態７．
図９は、実施の形態７である出力カードの構成を示す構成図である。図９において、デジタル出力装置としての出力カード７００は、検出回路６に入力されるデジタル信号Ｄ１の取出し位置を、フォトカプラ５の２次側（出力側）にしている。
【００３７】
次に動作について説明する。実施の形態１の出力カード１００と同様の動作であるが、この実施の形態の出力カード７００においては、検出回路６に入力されるデジタル信号Ｄ１の取出し位置をフォトカプラ５の２次側（出力側）とすることで、内部演算回路３から出力されるデジタル信号Ｄ１が不正であるか否かの検出の他、フォトカプラ５の異常による不正出力の検出も可能となる。その他の構成については、図１に示した実施の形態１と同様のものであるので、相当するものに同じ符号を付して説明を省略する。
【００３８】
なお、本発明は、その発明の範囲内において、上述した各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変更、省略したりすることが可能である。
【符号の説明】
【００３９】
３  内部演算回路、３ａ  デジタル回路、５  フォトカプラ、６  検出回路、
６ａ  ＡＮＤ回路、６ｂ  ＮＯＲ回路、６ｃ  ＯＲ回路、７  電磁リレー、
８  報知回路、１１  一時禁止回路、１２  指定回路、１７  検出回路、
１７ａ  基準値設定スイッチ、１７ｂ  論理回路、１９  検出回路、
１９ａ  基準値設定スイッチ、１９ｂ  開閉接点、１９ｃ  論理回路、
１００，２００，３００，４００，５００，６００，７００  出力カード。
【図１】
2015099412.tif 000003
【図２】
2015099412.tif 000004
【図３】
2015099412.tif 000005
【図４】
2015099412.tif 000006
【図５】
2015099412.tif 000007
【図６】
2015099412.tif 000008
【図７】
2015099412.tif 000009
【図８】
2015099412.tif 000010
【図９】
2015099412.tif 000011