(57)【要約】【課題】素子分離溝を設計通りに形成する。【解決手段】半導体基板上にシリコン窒化膜からなる第１マスク膜１１を形成する工程と、第１マスク膜１１上にカーボン膜からなる第２マスク膜１２を形成する工程と、第１マスク膜１１と第２マスク膜１２を貫通する開口部１６を形成することにより、開口部１６の底面において半導体基板１を露出させる工程と、開口部１６の底面に露出している半導体基板１をドライエッチングすることによって、半導体基板に素子分離溝４を形成する工程とを備える。本発明によれば、カーボン膜のドライエッチング耐性がシリコン窒化膜よりも高いので、第２マスク膜の肩落ちが生じる前にトレンチの形成を終えることができる。これにより、トレンチ幅の拡大を抑制しつつトレンチの寸法精度を維持することができる。【選択図】図７
2015216235.tif 000002
【特許請求の範囲】
【請求項１】
少なくともシリコンを含有する被エッチング層上にシリコン窒化膜からなる第１マスク膜を形成する工程と、
第１マスク膜上にカーボン膜からなる第２マスク膜を形成する工程と、
前記第１マスク膜と前記第２マスク膜を貫通する開口部を形成することにより、前記開口部の底面において前記被エッチング層を露出させる工程と、
前記開口部の底面に露出している前記被エッチング層をドライエッチングすることによって、前記被エッチング層に溝を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記溝を形成する工程は、前記ドライエッチングが終了するまで、前記第２マスク膜が前記第１マスク膜上に残存する条件で行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記溝を形成する工程は、
前記第２マスク膜を用いるドライエッチングによって、前記被エッチング層に前記溝の一部を形成する第１エッチング工程と、
前記第２マスク膜を除去することによって前記第１マスク膜を露出させる工程と、
前記第１マスク膜を用いるドライエッチングによって、前記溝の残りの部分を形成する第２エッチング工程と、を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１エッチング工程と前記第２エッチング工程は、同一のエッチング装置を用いて連続的に行うことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記溝に絶縁膜を埋め込む工程をさらに備えることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記絶縁体を埋め込む工程は、
流動性ＣＶＤ法によって第１絶縁膜を前記溝に埋め込む工程と、
ＨＤＰ−ＣＶＤ法によって第２絶縁膜を前記溝に埋め込む工程と、を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記被エッチング層は半導体基板であることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置の製造方法。
【請求項８】
前記溝は前記半導体基板に設けられる素子分離溝であることを特徴とする請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、半導体基板に素子分離用のトレンチを形成する方法に関する。
【背景技術】
【０００２】
半導体装置の高集積化に伴って、半導体素子間を分離する素子分離領域は、素子分離領域の寸法を精度良く制御することができるＳＴＩ（Shallow Trench Isolation）構造とするのが一般的となっている。ＳＴＩ構造は、半導体基板にほぼ垂直な側面をもつ浅いトレンチ（素子分離溝）を形成し、そのトレンチ内部に絶縁層を埋設することによって形成される。このようなトレンチを半導体基板に形成するには、下記の特許文献１に記載されているように、シリコン窒化膜をマスクとしたドライエッチング法を用いることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−９９７７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、シリコン窒化膜をマスクとして半導体基板をエッチングすると、マスク開口部における角部がエッチングされる現象（肩落ち）が生じるため、トレンチ幅が所望の寸法よりも拡大する。
【０００５】
また、半導体装置の高集積化がさらに進むと、半導体素子並びにＳＴＩの占有面積を縮小する必要が生じるので、トレンチのアスペクト比（深さ／幅寸法）は増加する。このように、高アスペクト比となったトレンチをドライエッチング法で形成するには、肩落ちによるトレンチ拡大を避けるために、マスクを厚く形成する必要がある。しかし、マスクを厚くしてトレンチを形成すると、トレンチの寸法精度が低下してしまう問題があった。
【課題を解決するための手段】
【０００６】
本発明の一側面による半導体装置の製造方法は、少なくともシリコンを含有する被エッチング層上にシリコン窒化膜からなる第１マスク膜を形成する工程と、第１マスク膜上にカーボン膜からなる第２マスク膜を形成する工程と、前記第１マスク膜と前記第２マスク膜を貫通する開口部を形成することにより、前記開口部の底面において前記被エッチング層を露出させる工程と、前記開口部の底面に露出している前記被エッチング層をドライエッチングすることによって、前記被エッチング層に溝を形成する工程と、を備えることを特徴とする。
【０００７】
本発明の一実施形態においては、前記溝を形成する工程は、前記第２マスク膜を用いるドライエッチングによって、前記被エッチング層に前記溝の一部を形成する第１エッチング工程と、前記第２マスク膜を除去することによって前記第１マスク膜を露出させる工程と、前記第１マスク膜を用いるドライエッチングによって、前記溝の残りの部分を形成する第２エッチング工程とを含む。
【発明の効果】
【０００８】
本発明の製法によれば、カーボン膜からなる第２マスク膜を用いて溝を形成している。このような製法によると、カーボン膜のドライエッチング耐性がシリコン窒化膜よりも高いので、第２マスク膜の肩落ちが生じる前にトレンチの形成を終えることができる。これにより、トレンチ幅の拡大を抑制しつつトレンチの寸法精度を維持することができる。
【０００９】
また、本発明の一実施形態によれば、溝の一部を形成してからシリコン窒化膜からなる第１マスク膜を用いて溝の残りの部分を形成している。シリコン窒化膜をマスクにしたドライエッチングでは、エッチング生成物がトレンチ側面の保護膜となるので、トレンチの下部を狭小化することができる。トレンチの狭小化は、特に高アスペクト比となったトレンチの埋込処理に対して、ボイドの発生を抑制する効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係る半導体装置１００の構造を示す模式図（平面図）であって、構成要素の配置状況を明確にするため、活性領域上に位置しているゲート電極を透過状態として、その輪郭だけを破線で記載している。
【図２】図１のＡ−Ａ'断面図である。
【図３】図１のＢ−Ｂ'断面図である。
【図４】第１の実施形態に係る半導体装置１００の製造方法を説明するための模式図（平面図）である。
【図５】図４のＡ−Ａ'断面図である。
【図６】第１の実施形態に係る半導体装置１００の製造方法を説明するための模式図であり、図４のＡ−Ａ'断面図に相当している。
【図７】第１の実施形態に係る半導体装置１００の製造方法を説明するための模式図であり、図４のＡ−Ａ'断面図に相当している。
【図８】第１の実施形態に係る半導体装置１００の製造方法を説明するための模式図（平面図）である。
【図９】図８のＡ−Ａ'断面図である。
【図１０】第１の実施形態に係る半導体装置１００の製造方法を説明するための模式図（平面図）である。
【図１１】図１０のＡ−Ａ'断面図である。
【図１２】第２の実施形態に係る半導体装置２００の製造方法を説明するための模式図であり、図４のＡ−Ａ'断面図に相当している。
【図１３】第２の実施形態に係る半導体装置２００の製造方法を説明するための模式図であり、図４のＡ−Ａ'断面図に相当している。
【図１４】第２の実施形態に係る半導体装置２００の製造方法を説明するための模式図であり、図４のＡ−Ａ'断面図に相当している。
【図１５】第２の実施形態に係る半導体装置２００の製造方法を説明するための模式図であり、図４のＡ−Ａ'断面図に相当している。
【発明を実施するための形態】
【００１１】
以下図面を参照しながら、本発明の実施形態について詳細に説明する。
【００１２】
図１乃至図３は、本発明の好ましい実施形態による半導体装置１００の素子分離構造を示す模式図である。
【００１３】
図１を参照する。本実施形態による半導体装置１００は、半導体基板１に素子分離領域２が設けられ、素子分離領域２に取り囲まれるようにトランジスタの活性領域３が設けられた構造を有している。平面形状が楕円形である活性領域３は、長手方向がＹ'方向に延在しており、複数の活性領域３がＸ方向に隣接するよう配置されている。実際の半導体基板１では、多数の活性領域を形成するが、図１ではその一部となる３つの活性領域を図示している。なおＹ'方向とは、Ｘ方向と線対称となっているＸ'方向と、Ｘ方向に対して垂直となっているＹ方向との中間方向であるが、説明の便宜上から今後はＹ方向と称する。これ以降、Ｘ方向を第１方向、Ｙ方向を第２方向と称する場合がある。
【００１４】
３つの活性領域３において、夫々のＹ方向における中央部と重なるように、ゲート電極３０がＸ方向に延在して配置される。ゲート電極３０によって分割された活性領域３のＹ方向における一方の端部には、ソース・ドレイン領域の一方となる不純物拡散層３１Ａが設けられている。同様に、活性領域３のＹ方向における他方の端部には、ソース・ドレイン領域の他方となる不純物拡散層３１Ｂが設けられている。
【００１５】
図２と図３を参照する。素子分離領域２には、ＳＴＩ構造のトレンチ４が設けられており、トレンチ４の下部には、第１絶縁膜６が配置されている。同様にトレンチ４の上部には、第２絶縁膜８が配置されている。第２絶縁膜８は、第１絶縁膜６の上面を覆うように設けられている。第１絶縁膜６の上面は、活性領域３の上面よりも下方に位置しており、第２絶縁膜８の上面は、活性領域３の上面と同一平面を構成している。活性領域３のＹ方向における中間領域の上面には、ゲート絶縁膜３２が設けられており、ゲート絶縁膜３２を覆うようにゲート電極３０が設けられている。このように半導体装置１００に設けられたトランジスタは、ゲート絶縁膜３２と、ゲート電極３０と、ソース・ドレイン領域となる不純物拡散層３１（３１Ａ、３１Ｂ）で構成されている。
【００１６】
次に、本実施形態による半導体装置の製造方法について、詳細に説明する。なお図４から図１１は、第１の実施形態による半導体装置１００の製造方法を説明するための工程図面である。第１実施形態における半導体装置１００の製造方法は、最終的に目的とする被エッチング層としてシリコンからなる半導体基板を例に説明するが、本発明がこれに限るものではなく、半導体基板上に形成された非晶質シリコン膜、多結晶シリコン膜あるいはシリコン含有膜であっても良い。また、半導体基板としてはシリコンゲルマニウム、シリコンカーバイドなどのシリコン含有基板であっても良い。後述の第２実施形態も同様である。
【００１７】
図４と図５を参照する。半導体装置１００の製造では、まず熱酸化法によって、シリコンからなる半導体基板１の上面にシリコン酸化膜からなる保護膜（パッド酸化膜）１０を形成する。さらに保護膜１０の全面を覆うように、ＣＶＤ（Chemical Vapor Deposition）法によって、シリコン窒化膜からなる第１マスク膜１１を形成する。この時、保護膜１０の厚さは５ｎｍとすることが好ましく、第１マスク膜１１の厚さは３５ｎｍとすることが好ましい。
【００１８】
次に、第１マスク膜１１の上面に、ＣＶＤ法によってアモルファスカーボン膜からなる第２マスク膜１２を形成し、最後にフォトレジスト１４を塗布する。この時、第２マスク膜１２の厚さは２５０ｎｍとすることが好ましく、フォトレジスト１４の厚さは４００ｎｍとすることが好ましい。なお、フォトレジスト１４と第２マスク膜１２の間には、ＣＶＤ法によってシリコン酸化膜からなるハードマスク層を形成してもよい。
【００１９】
次に、フォトリソグラフィ法によって、フォトレジスト１４にＸ方向の幅Ｘ１を２２ｎｍとした第１開口部１５を形成する。この時、フォトレジスト１４は、活性領域となる半導体基板１の上方に残留させており、第１開口部１５の底部には、第２マスク膜１２の一部が露出している。
【００２０】
図６を参照する。第１開口部１５が形成されたフォトレジスト１４をエッチングマスクとして、ドライエッチング法により第１開口部１５の底部に露出させた第２マスク膜１２を除去して、第１マスク膜１１の一部を露出させる。この時のドライエッチング条件は、塩素（Ｃｌ２）と酸素（Ｏ２）を原料ガスとし、流量を５０ｓｃｃｍ[Standard cubic centimeter per minute]（Ｃｌ２）と７５ｓｃｃｍ（Ｏ２）、ソースパワーを７５０Ｗ、バイアスパワーを２００Ｗ、ステージ温度を２０℃、圧力を４ｍＴｏｒｒとすることが好ましい。
【００２１】
次に、ドライエッチング法によって、露出させた第１マスク膜１１とその下地となっている保護膜１０を除去して、半導体基板１の一部を露出させる。この時のドライエッチング条件は、トリフルオロメタン（ＣＨＦ３）とテトラフルオロメタン（ＣＦ４）と酸素（Ｏ２）を原料ガスとし、流量を１００ｓｃｃｍ（ＣＨＦ３）と９０ｓｃｃｍ（ＣＦ４）と２ｓｃｃｍ（Ｏ２）、ソースパワーを５００Ｗ、バイアスパワーを２００Ｗ、ステージ温度を２０℃、圧力を５ｍＴｏｒｒとすることが好ましい。以上のドライエッチング処理によって、第１開口部１５は新たな第２開口部１６となる。ここで、第２開口部１６の位置は、素子分離領域２を形成する位置に一致させており、残留している第２マスク膜１２の位置は、活性領域を形成する位置に一致させている。
【００２２】
次に、酸素プラズマを用いたドライエッチング法によって、第２マスク膜１２の上面に残留しているフォトレジスト１４を除去して、第２マスク膜１２の上面を露出させる。このとき、第２開口部１６の側面は、第２マスク膜１２と第１マスク膜１１と保護膜１０で構成されている。
【００２３】
図７を参照する。第２マスク膜１２をエッチングマスクとしたドライエッチング法によって、露出している半導体基板１をその主面に対して垂直な方向（Ｚ方向）に除去して、活性領域３となる半導体基板１が残留するように、トレンチ４を形成する。この時のドライエッチング条件は、臭化水素（ＨＢｒ）と酸素（Ｏ２）と六フッ化硫黄（ＳＦ６）とテトラフルオロメタン（ＣＦ４）とトリフルオロメタン（ＣＨＦ３）を原料ガスとし、流量を３０ｓｃｃｍ（ＨＢｒ）と１８ｓｃｃｍ（Ｏ２）と４ｓｃｃｍ（ＳＦ６）と４５ｓｃｃｍ（ＣＦ４）と８０ｓｃｃｍ（ＣＨＦ３）、ソースパワーを１４００Ｗ、バイアスパワーを１００Ｗ、ステージ温度を２０℃、圧力を１０ｍＴｏｒｒとすることが好ましい。
【００２４】
トレンチ４の深さＺ１は、半導体基板１の上面Ｓを基準にして２７０ｎｍとしており、第２マスク膜１２は膜厚が１６０ｎｍとなって残留している。このドライエッチング条件では、アモルファスカーボンに対するシリコンの選択比が約３となっており、シリコン窒化膜に対するシリコンの選択比（約２．５）よりも大きくなっている。つまり、本実施形態におけるシリコンの選択比は、従来技術よりも大きくなっている。トレンチ４のＸ方向における幅Ｘ２は、第１開口部１５の幅Ｘ１と同じく２２ｎｍとなっている。
【００２５】
図８と図９を参照する。アッシング法によって、残留している第２マスク膜１２を除去して、第１マスク膜１１を露出させる。次に、トレンチ４の下部を埋め込むように、流動性ＣＶＤ（以降、ＦＣＶＤ[Flowable CVD]と称する）法によって、流動性シリコン化合物を形成する。このシリコン化合物の成膜量は、トレンチ４の下部だけが埋まるように、適宜調整する。次に、このシリコン化合物に熱処理を施して、シリコン酸化膜からなる第１絶縁膜６へ改質させる。このとき、トレンチ４の上部に溝２０が形成される。
【００２６】
次に、溝２０を埋め込むように、ＨＤＰ−ＣＶＤ（High Density Plasma−ＣＶＤ）法によって、シリコン酸化膜からなる第２絶縁膜８を成膜する。次に、第１マスク膜１１をストッパーとしたＣＭＰ（Chemical Mechanical Polishing）法によって、第１マスク膜１１の上面における第２絶縁膜８を除去し、第１マスク膜１１の上面を基準面として第２絶縁膜８を平坦化する。この処理により、素子分離領域２におけるトレンチ４が第１絶縁膜６と第２絶縁膜８で完全に埋め込まれる。なお、本実施形態では、素子分離領域２を埋設する素子分離絶縁膜を第１絶縁膜６と第２絶縁膜８とからなるハイブリッド構造で構成しているが、第１絶縁膜６もしくは第２絶縁膜８からなる単一絶縁膜で埋設しても良い。
【００２７】
図１０と図１１を参照する。燐酸（Ｈ３ＰＯ４）を薬液に用いたウェットエッチングによって、第１マスク膜１１を除去する。この処理によって、半導体基板１の表面は、活性領域３においては保護膜１０で覆われ、素子分離領域２においては第２絶縁膜８で覆われた状態となっている。ここで、保護膜１０と第２絶縁膜８は、いずれもシリコン酸化膜で構成されている。次に、フッ酸（ＨＦ）を薬液に用いたウェットエッチングによって、保護膜１０を完全に除去するとともに、第２絶縁膜８の一部を除去して素子分離領域２を完成させる。
【００２８】
素子分離領域２は、素子分離領域２におけるトレンチ４が第１絶縁膜６と第２絶縁膜８で埋め込まれたＳＴＩ構造となっている。第２絶縁膜８の一部を除去するには、ウェットエッチングの処理時間を制御すればよい。最後に、公知の製法によって、ゲート絶縁膜３２とゲート電極３０と不純物拡散層３１を形成すれば、図１乃至図３に示した半導体装置１００が完成する。
【００２９】
以上説明したように、本実施形態の半導体装置１００の製造方法によれば、シリコン窒化膜からなる第１マスク膜の上面にアモルファスカーボンからなる第２マスク膜を形成している。さらに、第２マスク膜をエッチングマスクとしたドライエッチング法によって、半導体基板に素子分離領域となるトレンチを形成している。このような製法によれば、トレンチに隣接した活性領域は、ドライエッチング耐性がシリコンコン窒化膜よりも高いアモルファスカーボンからなるマスク膜で覆われているので、トレンチエッチ時のマスク肩落ちによるトレンチ幅の拡大を抑制することができる。
【００３０】
半導体装置１００におけるトレンチは、Ｘ方向における下部（底面）の幅と上部（開口部）の幅が同等となるように形成している。このようなトレンチ形状（以降、標準トレンチ形状と称する）の埋め込みに際して、トレンチ内にボイドが生じて埋め込み不良となる場合がある。このような場合、底部の幅を上部の幅よりも狭くしたトレンチ形状（以降、テーパートレンチ形状と称する）にすると、埋め込み不良を軽減することができる。
【００３１】
次に、第２の実施形態に係る半導体装置２００の製法について、図１２乃至図１５を参照しながら説明する。
【００３２】
第２の実施形態は、第１の実施形態における標準トレンチをテーパートレンチに置き換えたものである。ここでは、第１の実施形態と同様の機能を果たす構成要素については説明を割愛しており、第１の実施形態と異なる部分について説明する。また半導体装置２００の製法は、半導体装置１００の製法における第２開口部１６の形成までは同じであるので、第２開口部１６の形成後から説明を始めるものとする。但し、第１マスク膜１１の成膜厚さは１００ｎｍとしている。
【００３３】
図１２を参照する。第２マスク膜１２をエッチングマスクとしたドライエッチングによって、露出している半導体基板１をその主面に対して垂直な方向（Ｚ方向）に除去して、活性領域３となる半導体基板１が残留するように、第１トレンチ４Ａを形成する。この時のドライエッチング条件は、半導体装置１００における第１トレンチ４の形成と同じ条件とすることができる。
【００３４】
なお、半導体基板１の上面を基準面とした第１トレンチ４Ａの深さＺ２は１２０ｎｍとしており、第１トレンチ４ＡのＸ方向における幅Ｘ２は２２ｎｍとしている。第２マスク膜１２は、第１トレンチ４Ａの形成途中で消失することなく、第１トレンチ４Ａの形成後にも残留させる必要がある。ここでの第２マスク膜１２は、膜厚が２１０ｎｍとなった状態で残留している。第１トレンチ４Ａの深さＺ２を１２０ｎｍよりも深く形成すると、条件によっては、第１トレンチ４Ａがボーイング形状となってしまい、隣接した第１トレンチ同士が接触してしまう問題が発生する。このような問題を回避するために、第１トレンチ４Ａの深さＺ２は、第１トレンチ４Ａのアスペクト比が６以下となるように形成している。ここでの第１トレンチ４Ａのアスペクト比は、５．５としている。
【００３５】
図１３を参照する。次に、アッシング法によって、残留している第２マスク膜１２を除去して、第１マスク膜１１の上面を露出させる。第２マスク膜１２を除去することにより、第１トレンチ４Ａは新たな第２トレンチ４Ｂになっている。この時のアッシング条件は、酸素（Ｏ２）を原料ガスとし、流量を９０ｓｃｃｍ、ソースパワーを１５００Ｗ、バイアスパワーを５０Ｗ、ステージ温度を２０℃、圧力を１０ｍＴｏｒｒとすることが好ましい。このアッシングでは、第２マスク膜１２だけを除去するように条件設定しているので、第１トレンチ４Ａと同様に、深さＺ２が１２０ｎｍ、幅Ｘ２が２２ｎｍとなっている新たな第２トレンチ４Ｂの底面には、半導体基板１の一部が露出している。
【００３６】
図１４を参照する。第１マスク膜１１をエッチングマスクとしたドライエッチング法によって、露出している半導体基板１をその主面に対して垂直な方向（Ｚ方向）に除去して、活性領域３となる半導体基板１が残留するように、第３トレンチ４Ｃを形成する。この時のドライエッチング条件は、塩素（Ｃｌ２）と酸素（Ｏ２）を原料ガスとし、流量を１８０ｓｃｃｍ（Ｃｌ２）と４ｓｃｃｍ（Ｏ２）、ソースパワーを７５０Ｗ、バイアスパワーを２００Ｗ、ステージ温度を２０℃、圧力を１０ｍＴｏｒｒとすることが好ましい。
【００３７】
第３トレンチ４Ｃの深さＺ３は２７０ｎｍとしており、残留している第１マスク膜１１の厚さは４０ｎｍとなっている。なお第３トレンチ４Ｃの上部の幅は、第１トレンチ４Ａの幅Ｘ２と同じく２２ｎｍとなっているが、底部の幅は上部よりも狭小化しているので、第３トレンチ４Ｃはテーパートレンチ形状となっている。
【００３８】
ここで、図１２乃至図１４に示した工程は、同一のエッチング装置を用いて連続的に行うことができる。
【００３９】
図１５を参照する。なお図１５は、図１３における第２トレンチ４Ｂと図１４における第３トレンチ４Ｃの中間状態を示した拡大断面図である。このドライエッチングでは、第１マスク膜１１を構成しているシリコン（Ｓｉ）と窒素（Ｎ）が原料ガスと反応して反応生成物１７を生じる。ＳｉとＮを含んでいる反応生成物１７は、ドライエッチング途中の中間トレンチ４Ｄの側面に付着して残留する。つまり、残留した反応生成物１７の底部Ｂは半導体基板１と接触しており、エッチング対象となる半導体基板１の上面を覆って保護膜として機能する。中間トレンチ４Ｄ内のＸ方向で対峙している反応生成物１７は、ドライエッチングの進行とともに中間トレンチ４Ｄの中心線Ｌへ接近していくので、反応生成物１７で覆われた半導体基板で構成されている第３トレンチ４Ｃは、底部が狭小化したテーパートレンチ形状となる。
【００４０】
なお、図１５における反応生成物１７は、説明上の都合から中間トレンチ４Ｄの側面に３層重ねて示しているが、実際は連続的に積層されるので一体化している。このように形成された反応生成物は、ドライエッチング終了後にウェットエッチング法によって除去される。このように第３トレンチ４Ｃの形成では、第２マスク膜１２を事前に除去しており、第１マスク膜１１をエッチングマスクとすることで、テーパートレンチ形状としている。しかし、第２マスク膜１２を除去せずに第３トレンチ４Ｃを形成すると、第２マスク膜１２を構成しているカーボンを含んだ反応生成物は、エッチング途中のトレンチ側面に付着しないので、第３トレンチ４Ｃをテーパートレンチ形状にすることはできない。
【００４１】
本実施形態の半導体装置２００の製法によれば、２ステップに分けたドライエッチング法によって第３トレンチを形成している。すなわち、第１ステップにおいて、第２マスク膜をエッチングマスクに用いて、所望の第３トレンチの一部となる第１トレンチを形成している。次に、残留している第２マスク膜を除去した第２トレンチを形成してから、第２ステップにおいて、第１マスク膜をエッチングマスクに用いて、第３トレンチを形成している。このような製法では、第２ステップだけにシリコン窒化膜からなる第１マスク膜を用いているので、従来技術よりも第３トレンチ寸法の精度低下を抑制できる。さらに、第１マスク膜を用いたドライエッチングの反応生成物が半導体基板の保護膜として機能するので、第３トレンチをテーパートレンチ形状とすることができる。
【００４２】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００４３】
例えば、半導体基板上に形成された絶縁膜にホールを含む溝を形成する場合がある。この場合、溝を形成するドライエッチングのハードマスクとして非晶質シリコン膜などのシリコン膜が用いられる。すなわち、絶縁膜上に、シリコン膜、シリコン窒化膜からなる第１マスク膜、アモルファスカーボンからなる第２マスク膜が順次形成される。絶縁膜に溝パターンを形成するためにはハードマスクとなるシリコン膜に予め溝パターンを形成する必要がある。シリコン膜を被エッチング層とする、この場合にも、第１マスク膜および第２マスク膜を用いる上記の実施形態の方法を用いることができる。
【符号の説明】
【００４４】
１        半導体基板
２        素子分離領域
３        活性領域
４，４Ａ〜４Ｃ    トレンチ
４Ｄ      中間トレンチ
６        第１絶縁膜
８        第２絶縁膜
１０      保護膜
１１      第１マスク膜
１２      第２マスク膜
１４      フォトレジスト
１５      開口部
１６      開口部
１７      反応生成物
２０      溝
３０      ゲート電極
３１Ａ，３１Ｂ    不純物拡散層
３２      ゲート絶縁膜
１００，２００    半導体装置
【図１】
2015216235.tif 000003
【図２】
2015216235.tif 000004
【図３】
2015216235.tif 000005
【図４】
2015216235.tif 000006
【図５】
2015216235.tif 000007
【図６】
2015216235.tif 000008
【図７】
2015216235.tif 000009
【図８】
2015216235.tif 000010
【図９】
2015216235.tif 000011
【図１０】
2015216235.tif 000012
【図１１】
2015216235.tif 000013
【図１２】
2015216235.tif 000014
【図１３】
2015216235.tif 000015
【図１４】
2015216235.tif 000016
【図１５】
2015216235.tif 000017