(57)【要約】【課題】横ストライプＲＧＢＷ方式では、従来の縦ストライプＲＧＢ方式に比べて、ソース線の数は１／３に減少するが、ゲート線の数が４倍に増加する。額縁領域に配置されるゲート線等の配線を削減し額縁領域の寸法の増加を抑制するため、ゲート線側の駆動回路をアレイ基板上の額縁領域に形成している。【解決手段】表示装置は、ＲＧＢピクセルとＲＧＷピクセルとドライバＩＣを有する。ＲＧＢピクセルおよびＲＧＷピクセルのそれぞれは、１本のソース線と３本のゲート線に接続される。ＢサブピクセルとＷサブピクセルは同じゲート線に接続される。ドライバＩＣは、ゲート線側に配置され、ソース線およびゲート線を駆動するようにされる。【選択図】図１Ａ
2015099200.tif 000002
【特許請求の範囲】
【請求項１】
表示装置は、表示パネルを備え、
前記表示パネルは、
表示領域と、
前記表示領域の外周の周辺領域と、
を備え、
前記表示領域に、
第１の方向に延在する第１、第２および第３のゲート線と、
前記第１の方向と異なる第２の方向に延在する第１および第２のソース線と、
第１の画素と、
前記第１の画素と前記第１の方向に隣接して配置される第２の画素と、
を有し、
前記周辺領域に、ドライバＩＣを有し、
前記第１の画素は、赤色の副画素と緑色の副画素と青色の副画素とを有し、
前記第２の画素は、赤色の副画素と緑色の副画素と白色の副画素とを有し、
前記第１の画素は、前記第１のソース線と、前記第１、第２および第３のゲート線と、に接続され、
前記第２の画素は、前記第２のソース線と、前記第１、第２および第３のゲート線と、に接続され、
前記第１の画素の青色の副画素と前記第２の画素の白色の副画素とは、前記第３のゲート線に接続され、
前記ドライバＩＣは、前記表示領域に対し前記第１の方向に位置し、前記第１、第２および第３のゲート線を駆動するゲート線駆動回路と、前記第１および第２のソース線を駆動するソース線駆動回路と、を有する。
【請求項２】
請求項１の表示装置において、
前記表示領域に、
前記第１の方向に延在する第４、第５および第６のゲート線と、
前記第１の画素と前記第２の方向に隣接して配置される第３の画素と、
前記第３の画素と前記第１の方向に隣接して配置される第４の画素と、
を有し、
前記第３の画素は、赤色の副画素、緑色の副画素および白色の副画素を有し、
前記第４の画素は、赤色の副画素、緑色の副画素および青色の副画素を有し、
前記第３の画素は、前記第１のソース線と、前記第４、第５および第６のゲート線と、に接続され、
前記第４の画素は、前記第２のソース線と、前記第４、第５および第６のゲート線と、に接続され、
前記第３の画素の白色の副画素と前記第４の画素の青色の副画素とは、前記第６のゲート線に接続され、
前記ゲート駆動回路は、前記第４、第５および第６のゲート線を駆動する。
【請求項３】
請求項２の表示装置において、
前記表示領域に、
前記第２の方向に延在する第３および第４のソース線と、
前記第２の画素に前記第１の方向に隣接して配置される第５の画素と、
前記第５の画素に前記第１の方向に隣接して配置される第６の画素と、
前記第４の画素と前記第１の方向に隣接して配置される第７の画素と、
前記第６の画素と前記第１の方向に隣接して配置される第８の画素と、
を備え、
前記第５の画素は、赤色の副画素、緑色の副画素および青色の副画素を有し、
前記第６の画素は、赤色の副画素、緑色の副画素および白色の副画素を有し、
前記第７の画素は、赤色の副画素、緑色の副画素および白色の副画素を有し、
前記第８の画素は、赤色の副画素、緑色の副画素および青色の副画素を有し、
前記第５の画素は、前記第３のソース線と、前記第１、第２および第３のゲート線と、に接続され、
前記第６の画素は、前記第４のソース線と、前記第１、第２および第３のゲート線と、に接続され、
前記第７の画素は、前記第３のソース線と、前記第４、第５および第６のゲート線と、に接続され、
前記第８の画素は、前記第４のソース線と、前記第４、第５および第６のゲート線と、に接続され、
前記第５の画素の青色の副画素と前記第６の画素の白色の副画素とは、前記第３のゲート線に接続され
前記第７の画素の白色の副画素と前記第８の画素の青色の副画素とは、前記第６のゲート線に接続され、
前記ソース線駆動回路は、前記第３および第４のソース線を駆動する。
【請求項４】
請求項３の表示装置において、
前記表示パネルは、平面視で、前記第１の方向に延在する第１の辺と、前記第２の方向に延在する第２の辺と、前記第１と対向する第３の辺と、第２の辺と対向する第４の辺と、を有し、
前記第１および第２のソース線は、前記周辺領域において前記ドライバＩＣ側から前記第３辺に沿って延在し、前記表示領域において前記第３辺側から前記第２の方向に延在し、
前記第３および第４のソース線は、前記周辺領域において前記ドライバＩＣ側から前記第１辺に沿って延在し、前記表示領域において前記第１辺側から前記第２の方向と反対の方向に延在する。
【請求項５】
請求項４の表示装置において、
前記ドライバＩＣから延在する前記第１から第６のゲート線は、前記ドライバＩＣから延在する前記第１および第２のソース線と、前記ドライバＩＣから延在する前記第３および第４のソース線との間に、位置する。
【請求項６】
請求項４の表示装置において、
前記ドライバＩＣは、平面視で、前記第２の方向に延在する第１の辺と、前記第１の方向に延在する第２の辺と、前記第１の辺と対向する第３の辺と、第２の辺と対向する第４の辺と、を有し、
前記ドライバＩＣの第２の辺は、前記表示パネルの第１の辺と対向し、
前記ドライバＩＣの第３の辺は、前記表示パネルの第２の辺と対向し、
前記ドライバＩＣの第４の辺は、前記表示パネルの第３の辺と対向し、
前記第１から第６のゲート線および前記第１から第４のソース線のそれぞれは、前記ドライバＩＣの第１の辺を横切る部分を有する。
【請求項７】
請求項１から６のいずれか１項の表示装置において、
前記赤色、緑色、青色および白色の副画素は、平面視で、前記第１方向の長さが第２方向の長さよりも長いストライプ形状である。
【請求項８】
請求項１から６のいずれか１項の表示装置において、
前記表示パネルは、平面視で、前記第１方向の長さが第２方向の長さよりも長い矩形形状である。
【請求項９】
請求項１から６のいずれか１項の表示装置において、
前記ドライバＩＣは、前記表示パネルにＣＯＧ実装される。
【請求項１０】
表示装置は、
平面視で、第１の方向に延在する第１の辺と、前記第１の方向と交わる第２の方向に延在する第２の辺と、前記第１と対向する第３の辺と、第２の辺と対向する第４の辺と、を有する表示パネルを備え、
前記表示パネルは、
第１、第２、第３、第４、第５および第６のゲート線と、
第１、第２、第３および第４のソース線と、
赤、緑および青のサブピクセルを有する第１のピクセルと、
赤、緑および白のサブピクセルを有する第２のピクセルと、
赤、緑および白のサブピクセルを有する第３のピクセルと、
赤、緑および青のサブピクセルを有する第４のピクセルと、
赤、緑および青のサブピクセルを有する第５のピクセルと、
赤、緑および白のサブピクセルを有する第６のピクセルと、
赤、緑および白のサブピクセルを有する第７のピクセルと、
赤、緑および青のサブピクセルを有する第８のピクセルと、
前記第２の辺の近傍に配置され、前記第１から第６のゲート線および前記第１から第４のソース線に接続されるドライバＩＣと、
を備え、
前記第１および第３のピクセルのそれぞれは、前記第１のソース線に接続され、
前記第２および第４のピクセルのそれぞれは、前記第２のソース線に接続され、
前記第５および第７のピクセルのそれぞれは、前記第３のソース線に接続され、
前記第６および第８のピクセルのそれぞれは、前記第４のソース線に接続され、
前記第１、第２、第５および第６のピクセルのそれぞれの赤のサブピクセルは、前記第１のゲート線に接続され、
前記第１、第２、第５および第６のピクセルのそれぞれの緑のサブピクセルは、前記第２のゲート線に接続され、
前記第１および第５のピクセルのそれぞれの青のサブピクセルと、前記第２および第６のピクセルのそれぞれの白のサブピクセルとは、前記第３のゲート線に接続され、
前記第３、第４、第７および第８のピクセルのそれぞれの赤のサブピクセルは、前記第４のゲート線に接続され、
前記第３、第４、第７および第８のピクセルのそれぞれの緑のサブピクセルは、前記第５のゲート線に接続され、
前記第３および第７のピクセルの白のサブピクセルと、前記第４および第８のピクセルの青のサブピクセルとは、前記第６のゲート線に接続され、
前記第１、第２、第３、第４、第５および第６のゲート線は、前記ドライバＩＣ側から前記第１の方向とは反対方向に延在する部分を有し、
前記第１および第２のソース線は、前記ドライバＩＣ側から前記第３辺に沿って延在する部分と、前記第３辺側から前記第２の方向に延在する部分を有し、
前記第３および第４のソース線は、前記ドライバＩＣ側から前記第１辺に沿って延在する部分と、前記第１辺側から前記第２の方向と反対の方向に延在する部分を有する。
【請求項１１】
表示装置は、
３ｍライン×ｎ列に配置される複数の副画素と、
３ｍ本のゲート線と、
ｎ本のソース線と、
前記ｎ本のソース線を駆動する駆動回路と、
を備え、
３ラインと１列に位置する３つの副画素で１つの画素を構成し、
前記駆動回路は、カラム反転駆動とＮラインドット反転駆動とを２ｋ列毎に切り替えるようにされ、ｍ、ｎ、ｋ、Ｎは自然数である。
【請求項１２】
請求項１１の表示装置において、
Ｎは６で、ｋは１である。
【請求項１３】
請求項１２の表示装置において、
前記駆動回路は、６ラインドット反転駆動の正極負極の極性の切替スタート位置を２ラインずらすようにされる。
【請求項１４】
請求項１３の表示装置において、
前記駆動回路は、４列毎に極性を反転するようにされる。
【請求項１５】
請求項１４の表示装置において、
前記駆動回路は、１フレーム毎に極性を反転するようにされる。
【請求項１６】
請求項１５の表示装置において、
前記駆動回路は、２フレーム毎にカラム反転駆動と６ラインドット反転駆動を切り替えるようにされる。
【請求項１７】
請求項１０から１６のいずれか１項の表示装置において、
前記複数の副画素のうちの第１の副画素は第１の色であり、
前記複数の副画素のうちの第２の副画素は第２の色であり、
前記複数の副画素のうちの第３の副画素は第３の色であり、
前記複数の副画素のうちの第４の副画素は第４の色であり、
前記第１、第２および第３の副画素は、第１の画素を構成し、
前記第１、第２および第４の副画素は、第２の画素を構成する。
【請求項１８】
請求項１７の表示装置において、
前記第１、第２、第３および第４の色は、それぞれ赤、緑、青および白である。
【請求項１９】
請求項１７の表示装置において、
前記第１の画素の第３の副画素および前記第２の画素の第４の副画素は、同じゲート線に接続される。
【請求項２０】
請求項１９の表示装置において、
前記ゲート線を駆動するゲート線駆動回路を有し、
前記駆動回路と前記ゲート線駆動回路は、１つのドライバＩＣに内蔵される。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置に関し、例えばトリプルゲート画素配列のＲＧＢＷ方式の表示装置に適用可能である。
【背景技術】
【０００２】
液晶表示パネルにおいては、用途等によっては高輝度製品の要求が強くなってきている。バックライト側で輝度を上げる方法も考えられるが、液晶表示装置の消費電流はバックライトに流れる電流の占める割合が大きい。そこで、従来の赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３原色を用いたカラーフィルタに対して新たに白色（Ｗ）を追加配置することで高輝度化を可能としたＲＧＢＷ方式の液晶表示装置が提案されている（例えば、特開２００９−３００２号公報（特許文献１））。
【０００３】
特許文献１には、ＲＧＢＷ縦ストライプ方式とＲＧＢＷ横ストライプ方式の液晶表示装置が開示されている。縦ストライプ方式は、長方形の表示領域の長辺（横方向の辺、ゲート線）に沿って、赤色の色要素Ｒ、緑色の色要素Ｇ、青色の色要素Ｂ、白色の色要素Ｗがこの順に繰り返し配列され、Ｒ、Ｇ、Ｂ、Ｗの４つの色要素を１組として１つの画素を構成している。各色要素Ｒ，Ｇ，Ｂ，Ｗは、いずれも縦長の長方形とされており、表示領域の長辺方向と各色要素Ｒ，Ｇ，Ｂ，Ｗの短辺方向とが略一致し、表示領域の長辺方向と各色要素Ｒ，Ｇ，Ｂ，Ｗの長辺方向とが略一致するように配列されている。表示領域の短辺（縦方向の辺、信号線）に沿っては、同じ色の色要素が配列され、ストライプ状とされている。
【０００４】
一方、横ストライプ方式は、長方形の表示領域の短辺（縦方向の辺、信号線）に沿って、Ｒ、Ｇ、Ｂ、Ｗがこの順に繰り返し配列され、Ｒ、Ｇ、Ｂ、Ｗの４つの色要素を１組として１つの画素を構成している。各色要素Ｒ，Ｇ，Ｂ，Ｗは、いずれも横長の長方形とされており、表示領域の短辺方向と各色要素Ｒ，Ｇ，Ｂ，Ｗの短辺方向とが略一致し、表示領域の長辺方向と各色要素Ｒ，Ｇ，Ｂ，Ｗの長辺方向とが略一致するように配列されている。表示領域の長辺（横方向の辺、ゲート線）に沿っては、同じ色の色要素が配列され、ストライプ状とされている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−３００２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に示されるようなＲＧＢＷ方式の表示装置では、１画素（ピクセル）にＲ、Ｇ、Ｂ、Ｗの４つの色要素（サブピクセル）を用いるため、従来のＲＧＢ方式に比べてサブピクセル数が４／３倍に増加する。したがって、特許文献１の縦ストライプＲＧＢＷ方式では、従来の縦ストライプＲＧＢ方式に比べて信号線（ソース線）の数が４／３倍に増加する。一方、特許文献１の横ストライプＲＧＢＷ方式では、従来の縦ストライプＲＧＢ方式に比べて、ソース線の数は１／３に減少するが、ゲート線の数が４倍に増加する。額縁領域に配置されるゲート線等の配線を削減し額縁領域の寸法の増加を抑制するため、ゲート線側の駆動回路をアレイ基板上の額縁領域に形成している。
本開示の課題は、額縁領域の増大を抑制する表示装置を提供することである。
その他の課題と新規な特徴は、本開示の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本開示のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、表示装置は、表示パネルを備える。前記表示パネルは、表示領域と、前記表示領域の外周の周辺領域と、を備える。前記表示領域に、第１の方向に延在する第１、第２および第３のゲート線と、前記第１の方向と異なる第２の方向に延在する第１および第２のソース線と、第１の画素と、前記第１の画素と前記第１の方向に隣接して配置される第２の画素と、を有する。前記周辺領域に、ドライバＩＣを有する。前記第１の画素は、赤色の副画素と緑色の副画素と青色の副画素とを有する。前記第２の画素は、赤色の副画素と緑色の副画素と白色の副画素とを有する。前記第１の画素は、前記第１のソース線と、前記第１、第２および第３のゲート線と、に接続される。前記第２の画素は、前記第２のソース線と、前記第１、第２および第３のゲート線と、に接続される。前記第１の画素の青色の副画素と前記第２の画素の白色の副画素とは、前記第３のゲート線に接続される。前記ドライバＩＣは、前記表示領域に対し前記第１の方向に位置し、前記第１、第２および第３のゲート線を駆動するゲート線駆動回路と、前記第１および第２のソース線を駆動するソース線駆動回路と、を有する。
【図面の簡単な説明】
【０００８】
【図１Ａ】実施例に係る表示装置の構成を示す図である。
【図１Ｂ】実施例に係る表示装置の画素の配置を示す図である。
【図２Ａ】３ラインドット反転駆動に係るサブピクセルの配置および極性を示す図である。
【図２Ｂ】３ラインドット反転駆動に係る奇数フレームの赤表示および緑表示におけるサブピクセルの極性を説明する図である。
【図２Ｃ】３ラインドット反転駆動に係る偶数フレームの赤表示および緑表示におけるサブピクセルの極性を説明する図である。
【図２Ｄ】３ラインドット反転駆動に係る奇数フレームの青表示におけるサブピクセルの極性を説明する図である。
【図２Ｅ】３ラインドット反転駆動に係る偶数フレームの青表示におけるサブピクセルの極性を説明する図である。
【図３Ａ】６ラインドット反転駆動に係るサブピクセルの配置および極性を示す図である。
【図３Ｂ】６ラインドット反転駆動に係る奇数フレームの赤表示および緑表示におけるサブピクセルの極性を説明する図である。
【図３Ｃ】６ラインドット反転駆動に係る偶数フレームの赤表示および緑表示におけるサブピクセルの極性を説明する図である。
【図３Ｄ】６ラインドット反転駆動に係る奇数フレームの青表示におけるサブピクセルの極性を説明する図である。
【図３Ｅ】６ラインドット反転駆動に係る偶数フレームの青表示におけるサブピクセルの極性を説明する図である。
【図４Ａ】カラム反転駆動に係るサブピクセルの配置および極性を示す図である。
【図４Ｂ】カラム反転駆動に係る奇数フレームの赤表示および緑表示におけるサブピクセルの極性を説明する図である。
【図４Ｃ】カラム反転駆動に係る偶数フレームの赤表示および緑表示におけるサブピクセルの極性を説明する図である。
【図４Ｄ】カラム反転駆動に係る奇数フレームの青表示におけるサブピクセルの極性を説明する図である。
【図４Ｅ】カラム反転駆動に係る偶数フレームの青表示におけるサブピクセルの極性を説明する図である。
【図５Ａ】青ＢＯＸ表示においてクロストークによる画質劣化がない場合を示す図である。
【図５Ｂ】図５Ａの領域５９を拡大した図である。
【図５Ｃ】青ＢＯＸ表示においてクロストークによる画質劣化がある場合を示す図である。
【図５Ｄ】タイミングチャートである。
【図６Ａ】ランダムドット反転駆動に係るサブピクセルの配置および極性を示す図である。
【図６Ｂ】ランダムドット反転駆動に係る奇数フレームの赤表示および緑表示におけるサブピクセルの極性示す図である。
【図６Ｃ】ランダムドット反転駆動に係る偶数フレームの赤表示および緑表示におけるサブピクセルの極性示す図である。
【図６Ｄ】ランダムドット反転駆動に係る奇数フレームの青表示におけるサブピクセルの極性を示す図である。
【図６Ｅ】ランダムドット反転駆動に係る偶数フレームの青表示におけるサブピクセルの極性を示す図である。
【図７Ａ】実施例に係るドライバＩＣの構成を示すブロック図である。
【図７Ｂ】実施例に係るドライバＩＣの左側の出力回路部の回路図である。
【図７Ｃ】実施例に係るドライバＩＣの右側の出力回路部の回路図である。
【図８】実施例に係るドライバＩＣの出力アンプの回路図である。
【図９】実施例に係るドライバＩＣの極性制御信号のタイミングチャートである。
【図１０Ａ】変形例１に係るドライバＩＣの構成を示すブロック図である。
【図１０Ｂ】変形例１に係るドライバＩＣの左側の出力回路部の回路図である。
【図１０Ｃ】変形例１に係るドライバＩＣの右側の出力回路部の回路図である。
【図１１Ａ】変形例２に係るドライバＩＣの構成を示すブロック図である。
【図１１Ｂ】変形例２に係るドライバＩＣの左側の出力回路部の回路図である。
【図１１Ｃ】変形例２に係るドライバＩＣの右側の出力回路部の回路図である。
【図１２Ａ】変形例３に係るドライバＩＣの構成を示すブロック図である。
【図１２Ｂ】変形例３に係るドライバＩＣの左側の出力回路部の回路図である。
【図１２Ｃ】変形例３に係るドライバＩＣの右側の出力回路部の回路図である。
【発明を実施するための形態】
【０００９】
以下に、実施例および変形例について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【実施例】
【００１０】
＜構成＞
本実施例に係るトリプルゲート画素配列のＲＧＢＷ方式の表示装置の構成について、図１Ａおよび図１Ｂを用いて説明する。
図１Ａは実施例に係る表示装置の構成を示す図である。図１Ｂは実施例に係る表示装置の画素の配置を示す図である。
表示パネル１１は、平面視は矩形形状で、横方向（Ｘ方向）が縦方向（Ｙ方向）よりも長い、横長である。表示パネル１１には、複数の画素（ピクセル）で構成される表示領域（アクティブ領域）ＡＡと、駆動回路や配線等を有する周辺領域（額縁領域）ＦＡがある。また、表示パネル１１は、薄膜トランジスタ（ＴＦＴ）等が形成されるＴＦＴ基板（アレイ基板）とカラーフィルタ（ＣＦ）等が形成されるＣＦ基板（対向基板）を有する。液晶を用いる場合は、ＴＦＴ基板とＣＦ基板の間に液晶層が挟持される。
【００１１】
赤色の副画素（サブピクセル）をＲ、緑色の副画素をＧ、青色の副画素をＢ、白色の副画素をＷとすると、表示パネル１１の表示領域は、Ｒ、Ｇ、Ｂから構成される画素（ピクセル）１３ＢとＲ、Ｇ、Ｗから構成される画素（ピクセル）１３Ｗを有する。ピクセル１３Ｂとピクセル１３Ｗが１ピクセルおきに配置される。サブピクセルは、例えばＲ、Ｇ、ＢまたはＲ、Ｇ、Ｗの順で、縦方向（−Ｙ方向）に配置されている。ＲおよびＧは、横方向（Ｘ方向）にそれぞれ同じ色のサブピクセルが配置されている。ＢおよびＷは、横方向（Ｘ方向）に交互に配置されている。１サブピクセルは、横方向（Ｘ方向）が縦方向（Ｙ方向）よりも長い、横長のストライプ状である。表示パネル１１の表示領域ＡＡは、サブピクセルを横にｎ個、縦にｍ個で、合計ｎ×ｍ個有する。表示パネル１１の表示領域ＡＡは、ピクセルを横にｎ個、縦にｍ／３個で、合計ｎ×ｍ／３個有する。ここで、ｎ、ｍは自然数であり、ｍは３の倍数（ｍ＝３ｍ’、ｍ’は自然数）である。
【００１２】
表示パネル１１の右側の周辺領域ＦＡにドライバＩＣ１２を１つ配置する。ドライバＩＣは、ゲート線（走査線）駆動回路とソース線（映像信号線）駆動回路の両方を有する。表示領域ＡＡでは、ソース線Ｓ１，Ｓ２，Ｓ３，Ｓ４，・・・，Ｓｎ−４，Ｓｎ−３，Ｓｎ−２，Ｓｎ−１は、縦方向（Ｙ方向）に配置されるピクセルに共通に、縦方向（Ｙ方向）に延在する。ソース線Ｓ１、Ｓ２、・・・、Ｓｎ−３、Ｓｎ−２は、表示パネル１１の下側の周辺領域の配線を経由してドライバＩＣ１２の下側（左側）の出力回路部１２Ｌによって駆動される。ソース線Ｓ３、Ｓ４、・・・、Ｓｎ−１、Ｓｎは、表示パネル１１の上側の周辺領域の配線を経由してドライバＩＣ１２の上側（右側）の出力回路部１２Ｒによって駆動される。すなわち、ソース線２本ごとに上側駆動と下側駆動が切り替わる。表示領域では、ゲート線Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５，・・・，Ｇｍ−５，Ｇｍ−４，Ｇｍ−３，Ｇｍ−２，Ｇｍ−１，Ｇｍは、横方向（Ｘ方向）に配置されるピクセルに共通に、横方向（Ｘ方向）に延在する。ゲート線Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、・・・は、表示パネル１１の右側からドライバＩＣ１２の上側（右側）の出力回路部１２Ｒによって駆動される。ゲート線Ｇｍ、Ｇｍ−１、Ｇｍ−２、Ｇｍ−３、Ｇｍ−４、Ｇｍ−５、・・・は、表示パネル１１の右側からドライバＩＣ１２の下側（左側）の出力回路部１２Ｌによって駆動される。ゲート線Ｇ１はＲを、ゲート線Ｇ２はＧを、ゲート線Ｇ３はＢおよびＷを、駆動する。ゲート線は１ピクセル当たり３本のトリプルゲートとなっている。ドライバＩＣ１２は、ソース信号（Ｓｏｕｒｃｅ＿１、・・・、Ｓｏｕｒｃｅ＿ｎ）およびゲート信号（Ｇａｔｅ＿１、・・・、Ｇａｔｅ＿ｍ）を生成する。ドライバＩＣ１２は、一つの半導体基板上にＣＭＯＳプロセス等で製造される半導体集積回路装置で、ＣＯＧ等によりＴＦＴ基板に実装される。ドライバＩＣ１２は矩形形状の半導体チップ上に端子を有し、その端子にソース線およびゲート線が接続される。したがって、ソース線およびゲート線のそれぞれは、半導体チップの１辺を横切る。なお、ドライバＩＣ１２は、表示パネルの左側の周辺領域ＦＡに１つ配置されてもよい。
【００１３】
これによりドライバＩＣ１２のソース出力数を１／３とすることができるため、上下額縁に配線するソース線本数が１／３となる。トリプルゲートであるため、ゲート線の本数は３倍となるが、ドライバＩＣ１２が横置きであるため配線による額縁幅への影響はない。したがって、額縁領域の増加を抑えることができる。また、ゲート線の駆動回路をＴＦＴ基板上にＴＦＴ回路で形成する必要がない。
【００１４】
なお、ＴＦＴにアモルファスシリコン(α−Ｓｉ)を用いたときは、額縁領域のＴＦＴ基板上にＴＦＴ回路を形成することができないので、本実施例は好適である。
【００１５】
＜駆動方式＞
次に駆動方式について、図２Ａ、図２Ｂ、図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図５Ａ、図５Ｂ、図６Ａ、図６Ｂを用いて説明する。
【００１６】
本実施例の表示装置は、３ラインドット駆動、６ラインドット駆動、カラム反転駆動等の従来の駆動方式を適用することができる。ただし、ＴＦＴが正極電圧を保持している時の輝度と負極電圧を保持している時の輝度は同等であることが望ましいが、ＴＦＴのＶｔｈ経時シフトや電圧保持中のリーク電流などの影響で輝度変化が起こり正極電圧保持時と負極電圧保持時で明暗輝度差が生じる。同一色の表示面積が大きい表示画像やラスター表示画像の場合、面内における同一色の正極電圧印加のサブピクセルと負極電圧印加のサブピクセルの並びが連続的だとこの明暗の輝度差が視認されやすくなる。すなわち、トリプルゲート画素配列のＲＧＢＷ方式の表示装置に、３ラインドット駆動、６ラインドット駆動、カラム反転駆動を適用すると、表示頻度の高い色においてスメアやフリッカなどの画質劣化が視認される可能性がある。
【００１７】
したがって、本実施例では、同一色の正極電圧印加のサブピクセルと負極電圧印加のサブピクセルの面内の並びを分散し不連続となるような交流タイミングとする駆動方式（ランダムドット反転駆動）を適用することが好ましい。
【００１８】
（ａ）３ラインドット反転駆動
図２Ａから図２Ｅは、３ラインドット反転駆動を説明する図である。図２Ａはサブピクセルの配置および極性を示す図である。図２Ｂは奇数フレームの赤表示および緑表示におけるサブピクセルの極性、図２Ｃは偶数フレームの赤表示および緑表示におけるサブピクセルの極性、図２Ｄは奇数フレームの青表示におけるサブピクセルの極性、図２Ｅは偶数フレームの青表示におけるサブピクセルの極性を示す図である。
【００１９】
以下、Ｒ＋はＲに正極電圧を印加することを意味し、Ｒ−はＲに負極電圧を印加することを意味する。Ｇ＋はＧに正極電圧を印加することを意味し、Ｇ−はＧに負極電圧を印加することを意味する。Ｂ＋はＢに正極電圧を印加することを意味し、Ｂ−はＢに負極電圧を印加することを意味する。Ｗ＋はＷに正極電圧を印加することを意味し、Ｗ−はＷに負極電圧を印加することを意味する。
【００２０】
３ラインドット反転駆動では、図２Ａに示すように３ライン（line）／１カラム（column）ごとに極性が反転する。ここで、ラインとはサブピクセルのＸ方向の並びで、カラムとはサブピクセルのＹ方向の並びであり、図２Ａでは１２ライン、１６カラムのサブピクセルが示されている。ピクセル２１の各サブピクセルには正極電圧、ピクセル２２の各サブピクセルには負極電圧、ピクセル２３の各サブピクセルには負極電圧、ピクセル２４の各サブピクセルには正極電圧が印加されている。図２Ｂから図２Ｅに示すように奇数フレームと偶数フレームは極性が入れ替わる。
【００２１】
単色表示した場合、例えば赤色単色表示ではＧ、Ｂ、Ｗの輝度はほぼ０である。したがって、赤色単色表示での画質認識で影響が出る要素はＲの正極電圧印加個所（＋）と負極電圧印加個所（−）の並びとなる。
【００２２】
３ラインドット反転駆動では、図２Ｂおよび図２Ｃに示すように赤色および緑色の単色表示においては面内で（＋）と（−）の並びがライン方向、列（カラム）方向ともに不連続であり面内で平均化される。さらに毎フレーム、（＋）と（−）が入れ替わるため、時間的にも平均化され輝度差による明暗筋やフリッカは視認されない。
【００２３】
しかし、青色単色表示の場合、図２Ｄおよび図２Ｅに示すように面内すべての画素が、（＋）または（−）に偏るため、1フレーム毎の明暗輝度差が全面ちらつき（フリッカ）として視認される可能性がある。また、ライン方向で連続的に（＋）または（−）の同一極性が並ぶため、後述する青ＢＯＸ表示において背景の明暗（クロストーク）が視認されるといった画質劣化問題が生じる可能性がある。
【００２４】
（ｂ）６ラインドット反転駆動
図３Ａから図３Ｅは、６ラインドット反転駆動を説明する図である。図３Ａはサブピクセルの配置および極性を示す図である。図３Ｂは奇数フレームの赤表示および緑表示におけるサブピクセルの極性、図３Ｃは偶数フレームの赤表示および緑表示におけるサブピクセルの極性、図３Ｄは奇数フレームの青表示におけるサブピクセルの極性、図３Ｅは偶数フレームの青表示におけるサブピクセルの極性を示す図である。
【００２５】
６ラインドット反転駆動では、図３Ａに示すように６ライン／１カラムごとに極性が反転する。図３Ａでは１２ライン、１６カラムのサブピクセルが示されている。２つのピクセル３１の各サブピクセルには正極電圧、２つのピクセル３２の各サブピクセルには負極電圧、２つのピクセル３３の各サブピクセルには負極電圧、２つのピクセル３４の各サブピクセルには正極電圧が印加されている。
【００２６】
赤色および緑単色表示では、図３Ｂおよび図３Ｃに示すように面内で（＋）と（−）がライン方向、列方向ともに交互に配置されており正極と負極の明暗輝度差は平均化される。しかし、青色単色表示では、図３Ｄおよび図３Ｅの破線３５、３６に示すように２ライン毎に（＋）または（−）の同一極性が並ぶため、２ライン毎の明暗フリッカ筋が目視される可能性がある。また、ライン方向で連続的に（＋）または（−）の同一極性が並ぶため、青ＢＯＸ表示においてクロストークが視認される可能性がある。
【００２７】
（ｃ）カラム反転駆動
図４Ａから図４Ｅは、カラム反転駆動を説明する図である。図４Ａはサブピクセルの配置および極性を示す図である。図４Ｂは奇数フレームの赤表示および緑表示におけるサブピクセルの極性、図４Ｃは偶数フレームの赤表示および緑表示におけるサブピクセルの極性、図４Ｄは奇数フレームの青表示におけるサブピクセルの極性、図４Ｅは偶数フレームの青表示におけるサブピクセルの極性を示す図である。
【００２８】
カラム反転駆動では、図４Ａに示すように１カラムごとに極性が反転する。図４Ａでは１２ライン、１６カラムのサブピクセルが示されている。４つのピクセル３１の各サブピクセルには正極電圧、４つのピクセル３２の各サブピクセルには負極電圧が印加されている。
【００２９】
赤、緑、青いずれの単色表示においても、図４Ｂから図４Ｅに示すように列方向に（＋）または（−）の同一極性が並ぶ。正極と負極の明暗フリッカ筋はパネル解像度の高解像度化、微細化により1列毎間隔が狭いため、最近は視認されにくいが、正極電圧保持での輝度と負極電圧保持での輝度が同じとなる最適なコモン電圧が、ＴＦＴのＶｔｈ経時シフトにより大きくずれた場合は輝度差が大きくなり、視認される可能性がある。したがって、ＲＧＢＷ方式に限らず、ＲＧＢ方式でも同様なことが発生する。
【００３０】
赤色および緑色単色表示では、図４Ｂおよび図４Ｃに示すようにライン方向に（＋）または（−）が交互に配置されており正極と負極の明暗輝度差は平均化される。しかし、青色単色表示では、図４Ｄおよび図４Ｅの破線４５、４６、４７，４８に示すようにライン方向で連続的に（＋）または（−）の同一極性が並ぶため、青ＢＯＸ表示においてクロストークが視認される可能性がある。
【００３１】
次に青ＢＯＸ表示におけるクロストークのメカニズムについて図５Ａおよび図５Ｂを用いて説明する。
図５Ａから図５Ｄは青ＢＯＸ表示におけるクロストークのメカニズムを示す図である。図５Ａは青ＢＯＸ表示においてクロストークによる画質劣化がない場合を示す図で、図５Ｂは図５Ａの領域５９を拡大した図である。図５Ｃは青ＢＯＸ表示においてクロストークによる画質劣化がある場合を示す図で、図５Ｄはタイミングチャートである。
【００３２】
青ＢＯＸ表示とは、図５Ａに示すようにグレー（中間調）のべた画像５１に青のＢＯＸ５２を表示している状態をいう。ここでは、図５Ｂに示すようにカラム反転駆動の場合を説明している。図５Ｃに示すようにクロストークによる画質劣化は青ＢＯＸラインの左右のグレー表示部５３の輝度が高くなり明るく見える状態を示す。各サブピクセルの輝度はソース線の出力電圧とコモン電圧の差により決まる。
【００３３】
図５Ｄのタイミングチャートに示すように、ｉ＋２ラインのタイミングでの青ＢＯＸ部５２におけるソース線の出力電圧はソース線Ｓｊ＋２のＢ＋とソース線Ｓｊ＋３のＷ−となる。このときＷは消灯しており、ソース線Ｓｊ＋３はこのタイミングで電圧振幅変化しない。Ｂは点灯しており、ソース線Ｓｊ＋２はこのタイミングで電圧振幅変化する。Ｂに印加される極性はライン方向ですべて正極となるため、コモン電圧（ＶＣＯＭ）はソース線とのカップリングにより電圧振幅変化のタイミングで符号５４のようにプラス方向に引っ張られる。この影響で、青ＢＯＸ表示ラインの左右のグレー表示部５３におけるＢはコモン電圧とソース線Ｓｊの電圧との差５５が本来の電圧差５７よりも小さくなり輝度が下がる。また、Ｗはコモン電圧とソース線Ｓｊ＋１の電圧との差５６が本来の電圧差５８よりも大きくなり輝度が上がる。また、ｉ＋５ラインのタイミングでの青ＢＯＸ部５２におけるソース線の出力電圧はソース線Ｓｊ＋３のＢ−とソース線Ｓｊ＋２のＷ＋となる。このときＷは消灯しており、ソース線Ｓｊ＋２はこのタイミングで電圧振幅変化しない。Ｂは点灯しており、ソース線Ｓｊ＋３はこのタイミングで電圧振幅変化する。Ｂに印加の極性はライン方向ですべて負極となるため、コモン電圧はソース線とのカップリングにより電圧振幅変化のタイミングでマイナス方向に引っ張られる。この影響で、青ＢＯＸ表示ラインの左右のグレー表示部５３におけるＢはコモン電圧とソース線Ｓｊ＋１の電圧との差が本来の電圧差５８よりも小さくなり輝度が下がる。また、Ｗはコモン電圧とソース線Ｓｊの電圧との差が本来の電圧差５７よりも大きくなり輝度が上がる。これにより青ＢＯＸ表示ラインの左右のグレー表示部５３が明るく見えて画質劣化する可能性がある。
【００３４】
（ｄ）ランダムドット反転駆動
図６Ａから図６Ｅは、ランダムドット反転駆動を説明する図である。図６Ａはサブピクセルの配置および極性を示す図である。図６Ｂは奇数フレームの赤表示および緑表示におけるサブピクセルの極性、図６Ｃは偶数フレームの赤表示および緑表示におけるサブピクセルの極性、図６Ｄは奇数フレームの青表示におけるサブピクセルの極性、図６Ｅは偶数フレームの青表示におけるサブピクセルの極性を示す図である。
【００３５】
ランダムドット反転駆動は、各サブピクセルに印加する極性をライン方向および列方向に揃えないようにする駆動方式である。ソースの極性交流タイミングをソース出力の２ｋ出力単位で、異なった種類の駆動方式を組み合わせる。ここで、ｋは自然数である。例えば、カラム反転駆動とＮラインドット反転駆動を組み合わせる駆動方式である。ここで、Ｎは自然数である。なお、カラム反転駆動およびＮラインドット反転駆動は１フレームごとに正極と負極が反転する。
【００３６】
具体例としては、２ｋ列毎にカラム反転駆動の交流タイミングと６ラインドット反転駆動の交流タイミングを組み合わせる。例えば、ｋ＝１とすると、図６Ａに示すように、１，２，５，６，９，１０・・・列をカラム反転駆動とし、３，４，７，８，１１，１２・・・列を６ラインドット反転駆動にする。好ましくは、図６Ａに示すように６つのサブピクセル６１の極性と６つのサブピクセル６２の極性を反対にし、矢印６３に示すように６ラインドット反転駆動の正極と負極の切替スタート位置を２ラインずらす。図６Ｂに示すように赤色、緑色、青色単色表示のいずれの場合も、（＋）および（−）をランダムに配置すること、明暗のフリッカが目視されにくくすることができる。また、赤色、緑色、青色単色表示のいずれの場合も、ライン方向の（＋）および（−）が揃わないので青ＢＯＸ表示におけるクロストークを軽減することができる。
【００３７】
さらに好ましくは、４ｋ列毎に極性反転する。例えば、図６Ａの矢印６４に示すように、破線６４ａで囲った４列と破線６４ｂで囲った４列は極性が反転している。すなわち、４列毎に極性反転する。これにより（＋）と（−）の並びを更に分散することができる。
【００３８】
カラム反転駆動と６ラインドット反転駆動を組み合わせることで面内での（＋）と（−）の並びの連続性をなくすことができる。
【００３９】
また、さらにカラム反転駆動列と６ラインドット反転列を２フレーム毎に交互に入れ替える。これにより２列毎の駆動偏りを時間的に平均化し、（＋）と（−）の並びを更に分散することができる。
【００４０】
トリプルゲート画素配列のＲＧＢＷ方式の表示装置において、１ピクセル毎に配置されたＢおよびＷに印加する階調電圧極性（正極性＋または負極性―）がライン方向に揃わないため、青ＢＯＸ表示時のクロストークによる画質劣化を低減することができる。
【００４１】
Ｒ、Ｇ、Ｂ、Ｗに印加する階調電圧極性が面内で連続的に並ばないため、規則的な明暗フリッカ筋が視認されにくくすることができる。Ｒ、Ｇに印加する階調電圧極性が面内で連続的に並ばないため、ＲＧＢ方式の表示装置にも適用することができる。
【００４２】
＜ドライバＩＣ＞
次に実施例に係るドライバＩＣについて図７Ａ〜図９を用いて説明する。
図７Ａは実施例に係るドライバＩＣの構成を示すブロック図である。図７Ｂは実施例に係るドライバＩＣの左側の出力回路部の回路図である。図７Ｃは実施例に係るドライバＩＣの右側の出力回路部の回路図である。図８は実施例に係る出力アンプの回路図である。図９は実施例に係るドライバＩＣの極性制御信号のタイミングチャートである。
【００４３】
図７Ａに示すように、ドライバＩＣ１２は右側の出力回路部（ＯＣＲ）１２Ｒと左側の出力回路部（ＯＣＲＬ）１２Ｌとタイミング生成回路（ＴＳＧＣ）１２Ｔと正極階調電圧の生成回路（ＧＶＧＰ）１２Ｐと負極階調電圧の生成回路（ＧＶＧＮ）１２Ｎと、を有する。なお、図７Ａにおいては、ゲート線の駆動回路については省略されている。
【００４４】
タイミング生成回路１２Ｔでは、垂直同期信号（ＶＳＹＮＣ）および水平同期信号（ＨＳＹＮＣ）等に基づいて、カラム反転駆動、３ラインドット反転駆動や６ラインドット反転駆動等のｎラインドット反転駆動のタイミングを生成する。カラム反転駆動と、３ラインドット反転駆動や６ラインドット反転駆動等のｎラインドット反転駆動と、を組み合わせた駆動をランダムドット反転駆動という。カラム反転駆動、３ラインドット反転駆動や６ラインドット反転駆動等のｎラインドット反転駆動、およびランダムドット反転駆動等の反転駆動の階調電圧の極性を制御する信号を極性制御信号という。タイミング生成回路１２Ｔは、ランダムドット反転駆動の極性制御信号を生成する。タイミング生成回路１２Ｔ内のレジスタの設定値等によって、カラム反転駆動と、３ラインドット反転駆動、６ラインドット反転駆動等のＮラインドット反転駆動のうちのどの駆動方式を組み合わせるかが決定される。なお、カラム反転駆動およびｎラインドット反転駆動は、１フレーム中に奇数列と偶数列の極性の切り替えをＮライン単位（カラム反転駆動は切り替えなし）で行い、フレーム毎に極性を反転する制御である。出力回路部１２Ｒ用の極性制御信号（ＧＰＣＲ）は信号線１２ＳＲを介して出力回路部１２Ｒに送られ、出力回路部１２Ｌ用の極性制御信号（ＧＰＣＬ）は信号線１２ＳＬを介して出力回路部１２Ｌに送られる。
【００４５】
例えば、図１に示すように２列毎に上下のソース線で駆動する構成では、最初の２フレームは、出力回路部１２Ｌでカラム反転駆動し、出力回路部１２Ｒで６ラインドット反転駆動することができる。次の２フレームは、出力回路部１２Ｒでカラム反転駆動し、出力回路部１２Ｌで６ラインドット反転駆動することができる。したがって、ドライバＩＣ１２は、ランダムドット反転駆動に適したドライバＩＣである。
【００４６】
ソース出力のパネル配線は図１に示した配線となるため、１，２，５，６，・・・ｎ−７、ｎ−６、ｎ−３、ｎ−２列と、３，４，７，８，・・・ｎ−５、ｎ−４、ｎ−１、ｎ列と、の制御はドライバの左右で分かれる。図７Ｂに示すように、出力回路部１２Ｌは、２つのソース線に対して１つの出力アンプ７１が接続される。出力アンプ７１はソース線正極出力アンプ７１Ｐと負極出力アンプ７１Ｎを有し、ＧＰＣＬに基づいてスイッチ回路７１ＳＷによって、例えば２つのソース線Ｓ１、Ｓ２のいずれかに正極性階調電圧（ＶＰ１）または負極性階調電圧（ＶＮ２）を出力する。すなわち、ＧＰＣＬで奇数列、偶数列の出力を切り替える。また、４列毎に極性反転するため、ＧＰＣＬを伝達する信号線に２列ごとにインバータ７２を挿入する。
【００４７】
図７に示すように、出力回路部１２Ｒは、２つのソース線に対して１つの出力アンプ７１が接続される。ＧＰＣＲに基づいてスイッチ回路７１ＳＷによって、例えば２つのソース線Ｓ３、Ｓ４のいずれかに正極性階調電圧（ＶＰ３）または負極性階調電圧（ＶＮ４）を出力する。すなわち、ＧＰＣＲで奇数列、偶数列の出力を切り替える。また、４列毎に極性反転するため、ＧＰＣＲを伝達する信号線に２列ごとにインバータ７２を挿入する。
【００４８】
図８に示すように、正極出力アンプ７１Ｐ、７１Ｎは、それぞれボルテージフォロアで構成される。スイッチ回路７１ＳＷは、ＣＭＯＳトランスファーゲート８１、８２、８３、８４、インバータ８５、８６、８７、８８、８９で構成される。正極性階調電圧（ＶＰ）は正極出力アンプ７１Ｐで増幅され、負極性階調電圧（ＶＮ）は負極出力アンプ７１Ｎで増幅される。ＧＰＣがハイ（Ｈｉｇｈ）の場合、正極出力アンプ７１Ｐの出力ノードＮ１は、トランスファーゲート８１によりノードＮ３に接続され、負極出力アンプ７１Ｎの出力ノードＮ２は、トランスファーゲート８３によりノードＮ４に接続される。その結果、奇数列の階調電圧（Ｖｏｄｄ）は正極性となり、偶数列の階調電圧（Ｖｅｖｅｎ）は負極性となる。ＧＰＣがロー（Ｌｏｗ）の場合、正極出力アンプ７１Ｐの出力ノードＮ１は、トランスファーゲート８４によりノードＮ４に接続され、負極出力アンプ７１Ｎの出力ノードＮ２は、トランスファーゲート８２によりノードＮ３に接続される。その結果、奇数列の階調電圧（Ｖｏｄｄ）は負極性となり、偶数列の階調電圧（Ｖｅｖｅｎ）は正極性となる。
【００４９】
ＧＰＣにより、奇数列と偶数列に出力する極性をトランスファーゲートによりスイッチングして入れ替えている。
【００５０】
図９の（ａ）は垂直同期信号（ＶＳＹＮＣ）、（ｂ）は水平同期信号（ＨＳＹＮＣ）、（ｃ）は３ラインドット反転駆動の極性制御信号（ＧＰＣ）、（ｄ）は６ラインドット反転駆動の極性制御信号（ＧＰＣ）、（ｅ）はランダムドット反転駆動に係る左側の出力回路部用の極性制御信号（ＧＰＣＬ）、（ｆ）はランダムドット反転駆動に係る右側の出力回路部用の極性制御信号（ＧＰＣＲ）の波形を示している。
【００５１】
図９の（ａ）に示すように、各フレームの始めにＶＳＹＮＣが一旦Ｌｏｗになり、その後Ｈｉｇｈに変化して表示が始まる。図９の（ｃ）および（ｄ）に示すように、ＶＳＹＮＣの立ち上がりに同期してＧＰＣがＨｉｇｈからＬｏｗまたはＬｏｗからＨｉｇｈに変化する。図９の（ｂ）に示すように、３ライン毎の始めにＨＳＹＮＣが一旦Ｌｏｗになり、その後Ｈｉｇｈに変化して信号線の駆動が始まる。
【００５２】
図９の（ｃ）に示すように、３ラインドット反転駆動は３ライン毎にＧＰＣがＨｉｇｈ−Ｌｏｗ変化するタイミングとなり、1フレーム毎にＧＰＣのＨｉｇｈ−Ｌｏｗのタイミングを入れ替える制御としている。１フレーム目と３フレーム目すなわち奇数フレーム目はＧＰＣが同じである。また、２フレーム目と４フレーム目すなわち偶数フレーム目はＧＰＣが同じである。
【００５３】
例えば、１フレーム目の１ライン目はＲ、２ライン目はＧ、３ライン目はＢまたはＷを表示する。これらの３ラインにおいては、ＧＰＣがＨｉｇｈであるので、奇数列のソース線は正極性で駆動され、偶数列のソース線は負極性で駆動される。２フレーム目の１ライン目から３ライン目の３ラインにおいては、ＧＰＣがＬｏｗであるので、奇数列のソース線は負極性で駆動され、偶数列のソース線は正極性で駆動される。
【００５４】
図９の（ｄ）に示すように、６ラインドット反転駆動は６ライン毎にＧＰＣがＨｉｇｈ−Ｌｏｗ変化するタイミングとなり、1フレーム毎にＧＰＣのＨｉｇｈ−Ｌｏｗのタイミングを入れ替える制御としている。１フレーム目と３フレーム目すなわち奇数フレーム目はＧＰＣが同じである。また、２フレーム目と４フレーム目すなわち偶数フレーム目はＧＰＣが同じである。
【００５５】
例えば、１フレーム目の１ライン目はＲ、２ライン目はＧ、３ライン目はＢ、４ライン目はＲ、５ライン目はＧ、６ライン目はＷを表示する。これらの６ラインにおいては、ＧＰＣがＨｉｇｈであるので、奇数列のソース線は正極性で駆動され、偶数列のソース線は負極性で駆動される。２フレーム目の１ライン目から６ライン目の６ラインにおいては、ＧＰＣがＬｏｗであるので、奇数列のソース線は負極性で駆動され、偶数列のソース線は正極性で駆動される。
【００５６】
左側の出力回路部１２Ｌによるランダムドット反転駆動では、図９の（ｅ）に示すように、１フレーム目および２フレーム目はカラム反転駆動、３フレーム目および４フレーム目は６ラインドット反転駆動される。ＶＳＹＮＣがＨｉｇｈの期間において、１フレーム目のＧＰＣＬはＨｉｇｈであり、２フレーム目のＧＰＣＬはＬｏｗである。ＶＳＹＮＣの立ち上がりに同期してＧＰＣＬがＨｉｇｈからＬｏｗまたはＬｏｗからＨｉｇｈに変化する。３フレーム目は６ライン毎にＧＰＣＬがＨｉｇｈ−Ｌｏｗ変化するタイミングであるが、Ｈｉｇｈ−Ｌｏｗ変化するタイミングはＶＳＹＮＣの立ち上がりから２ラインずれている。４フレーム目は３フレーム目と極性が反転している。
【００５７】
１フレーム目はＧＰＣＬがＨｉｇｈであるので、奇数列のソース線は正極性で駆動され、偶数列のソース線は負極性で駆動される。２フレーム目はＧＰＣＬがＬｏｗであるので、奇数列のソース線は負極性で駆動され、偶数列のソース線は正極性で駆動される。３フレーム目の１ライン目から２ライン目の２ラインにおいては、ＧＰＣＬがＨｉｇｈであるので、奇数列のソース線は正極性で駆動され、偶数列のソース線は負極性で駆動される。３フレーム目の３ライン目から８ライン目の６ラインにおいては、ＧＰＣＬがＬｏｗであるので、奇数列のソース線は負極性で駆動され、偶数列のソース線は正極性で駆動される。４フレーム目の１ライン目から２ライン目の２ラインにおいては、ＧＰＣＬがＬｏｗであるので、奇数列のソース線は負極性で駆動され、偶数列のソース線は正極性で駆動される。４フレーム目の３ライン目から８ライン目の６ラインにおいては、ＧＰＣＬがＨｉｇｈであるので、奇数列のソース線は正極性で駆動され、偶数列のソース線は負極性で駆動される。
【００５８】
右側の出力回路部１２Ｒによるランダムドット反転駆動では、図９の（ｆ）に示すように、１フレーム目および２フレーム目は６ラインドット反転駆動、３レーム目および４フレーム目はカラム反転駆動される。１フレーム目は６ライン毎にＧＰＣＲがＨｉｇｈ−Ｌｏｗ変化するタイミングであるが、Ｈｉｇｈ−Ｌｏｗ変化するタイミングは２ラインずれている。２フレーム目は１フレーム目と極性が反転している。ＶＳＹＮＣがＨｉｇｈの期間において、３フレーム目のＧＰＣＲはＬｏｗであり、４フレーム目のＧＰＣＲはＨｉｇｈである。ＶＳＹＮＣの立ち上がりに同期してＧＰＣＲがＨｉｇｈからＬｏｗまたはＬｏｗからＨｉｇｈに変化する。
【００５９】
１フレーム目の１ライン目から２ライン目の２ラインにおいては、ＧＰＣＲがＨｉｇｈであるので、奇数列のソース線は正極性で駆動され、偶数列のソース線は負極性で駆動される。１フレーム目の３ライン目から８ライン目の６ラインにおいては、ＧＰＣＲがＬｏｗであるので、奇数列のソース線は負極性で駆動され、偶数列のソース線は正極性で駆動される。２フレーム目の１ライン目から２ライン目の２ラインにおいては、ＧＰＣＲがＬｏｗであるので、奇数列のソース線は負極性で駆動され、偶数列のソース線は正極性で駆動される。３フレーム目の３ライン目から８ライン目の６ラインにおいては、ＧＰＣＲがＨｉｇｈであるので、奇数列のソース線は正極性で駆動され、偶数列のソース線は負極性で駆動される。３フレーム目はＧＰＣＲがＨｉｇｈであるので、奇数列のソース線は正極性で駆動され、偶数列のソース線は負極性で駆動される。４フレーム目はＧＰＣＲがＬｏｗであるので、奇数列のソース線は負極性で駆動され、偶数列のソース線は正極性で駆動される。
【００６０】
１フレーム目および２フレーム目の右側の出力回路部１２Ｒによる駆動は、３フレーム目および４フレーム目の左側の出力回路部１２Ｌによる駆動と同じである。３フレーム目および４フレーム目の右側の出力回路部１２Ｒによる駆動は、１フレーム目および２フレーム目の左側の出力回路部１２Ｌによる駆動と同じである。
【００６１】
本実施例では、図９に示すように出力回路部の左右で別々のタイミング制御することにより、カラム反転制御と６ラインドット反転制御を組み合わせることができる。
【００６２】
＜変形例１＞
図１０Ａは変形例１に係るドライバＩＣの構成を示すブロック図である。図１０Ｂは変形例１に係るドライバＩＣの左側の出力回路部の回路図である。図１０Ｃは変形例１に係るドライバＩＣの右側の出力回路部の回路図である。
図１０Ａに示すように、ドライバＩＣ１２ａは出力回路部１２ａＲと出力回路部１２ａＬとタイミング生成回路１２ａＴと正極階調電圧回路部１２Ｐと負極階調電圧回路部１２Ｎと、を有する。タイミング生成回路１２ａＴは、反転／非反転信号を生成する回路を有することを除いて、タイミング生成回路１２Ｔと同じ構成である。ＧＰＣＲは信号線１２ＳＲを介して出力回路部１２ａＲに送られ、ＧＰＣＬは信号線１２ＳＬを介して出力回路部１２ａＬに送られる。反転／非反転信号（ＩＮＩ）は信号線１２ＲＮを介して出力回路部１２ａＲ、１２ａＬに送られる。
実施例の出力回路部１２Ｒと出力回路部１２Ｌでは、信号線１２ＳＲ、ＳＬにインバータ７２挿入されているが、変形例１の出力回路部１２ａＲと出力回路部１２ａＬでは、図１０Ｂおよび図１０Ｃに示すように、ＥＯＲ回路７２Ｅが挿入されている。反転／非反転信号（ＩＮＩ）がＨｉｇｈのとき、ＥＯＲ回路７２Ｅはインバータ７２と同じように機能し、極性制御信号は反転する。反転／非反転信号（ＩＮＩ）がＬｏｗのとき、ＥＯＲ回路７２Ｅは極性制御信号をそのまま出力する。
本変形例では、反転／非反転信号（ＩＮＩ）によって従来の駆動方式とランダムドット反転駆動方式を切り替えることができる。
【００６３】
＜変形例２＞
図１１Ａは変形例２に係るドライバＩＣの構成を示すブロック図である。図１１Ｂは変形例２に係るドライバＩＣの左側の出力回路部の回路図である。図１１Ｃは変形例２に係るドライバＩＣの右側の出力回路部の回路図である。
図１１Ａに示すように、ドライバＩＣ１２ｂは出力回路部１２ｂＲと出力回路部１２ｂＬとタイミング生成回路１２ｂＴと正極階調電圧回路部１２Ｐと負極階調電圧回路部１２Ｎと、を有する。タイミング生成回路１２ｂＴは、右側の第２の極性制御信号（ＧＰＣＲ２）および左側の第２の極性制御信号（ＧＰＣＬ２）を生成する回路を有することを除いて、タイミング生成回路１２Ｔと同じ構成である。ＧＰＣＲは信号線１２ＳＲを介して出力回路部１２ｂＲに送られ、ＧＰＣＬは信号線１２ＳＬを介して出力回路部１２ｂＬに送られる。ＧＰＣＲ２は信号線１２Ｓ２Ｒを介して出力回路部１２ｂＲに送られ、ＧＰＣＬ２は信号線１２Ｓ２Ｌを介して出力回路部１２ｂＬに送られる。図１１Ｂおよび図１１Ｃに示すように１つおきに２つの極性制御信号で制御する。
本変形例では、極性制御信号を左右それぞれ２系統配線とすることで、従来の駆動方式とランダムドット反転駆動方式を切り替えることができる。
【００６４】
＜変形例３＞
図１２Ａは変形例３に係るドライバＩＣの構成を示すブロック図である。図１２Ｂは変形例３に係るドライバＩＣの左側の出力回路部の回路図である。図１２Ｃは変形例３に係るドライバＩＣの右側の出力回路部の回路図である。
図１２Ａに示すように、ドライバＩＣ１２ｃは出力回路部１２ｃＲと出力回路部１２ｃＬとタイミング生成回路１２ｃＴと正極階調電圧回路部１２Ｐと負極階調電圧回路部１２Ｎと、を有する。タイミング生成回路１２ｂＴでは、垂直同期信号（ＶＳＹＮＣ）および水平同期信号（ＨＳＹＮＣ）等に基づいて、カラム反転駆動、３ラインドット反転駆動、６ラインドット反転駆動等の極性制御信号（ＧＰＣ）を生成する。タイミング生成回路１２ｂＴ内のレジスタの設定値等によって、カラム反転駆動、３ラインドット反転駆動、６ラインドット反転駆動等のうちどの駆動方式を行うかが決定される。ＧＰＣは、信号線１２Ｓを介して出力回路部１２ｃＲと出力回路部１２ｃＬとに送られる。これにより、タイミング生成回路１２ｃＴは、ＧＰＣの出力部を除いて、タイミング生成回路１２Ｔと同じ回路で構成することができる。したがって、ドライバＩＣ１２ｃは、カラム反転駆動、３ラインドット反転駆動、６ラインドット反転駆動等に適したドライバＩＣである。
図１２Ｂおよび図１２Ｃに示すように、出力回路部１２ｃＲ，１２ｃＬは、２つのソース線に対して１つの出力アンプ７１が接続される。出力アンプ７１はソース線正極出力アンプ７１Ｐと負極出力アンプ７１Ｎを有し、ＧＰＣに基づいて、２つのソース線のいずれかに出力する。すなわち、ＧＰＣで奇数列、偶数列の出力を切り替える。
本変形例では、ＧＰＣを左右の出力回路部に共通とすることができる。
【符号の説明】
【００６５】
１０・・・表示装置
１１・・・表示パネル
１２・・・ドライバＩＣ
１２Ｌ・・・左側の出力回路部
１２Ｒ・・・右側の出力回路部
１３Ｂ・・・画素（ＲＧＢピクセル）
１３Ｗ・・・画素（ＲＧＷピクセル）
ＡＡ・・・表示領域
ＦＡ・・・周辺領域
Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、Ｇｍ−５、Ｇｍ−４、Ｇｍ−３、Ｇｍ−２、Ｇｍ−１、Ｇｍ・・・ゲート線
Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓｎ−３、Ｓｎ−２、Ｓｎ−１、Ｓｎ・・・ソース線
【図１Ａ】
2015099200.tif 000003
【図１Ｂ】
2015099200.tif 000004
【図２Ａ】
2015099200.tif 000005
【図２Ｂ】
2015099200.tif 000006
【図２Ｃ】
2015099200.tif 000007
【図２Ｄ】
2015099200.tif 000008
【図２Ｅ】
2015099200.tif 000009
【図３Ａ】
2015099200.tif 000010
【図３Ｂ】
2015099200.tif 000011
【図３Ｃ】
2015099200.tif 000012
【図３Ｄ】
2015099200.tif 000013
【図３Ｅ】
2015099200.tif 000014
【図４Ａ】
2015099200.tif 000015
【図４Ｂ】
2015099200.tif 000016
【図４Ｃ】
2015099200.tif 000017
【図４Ｄ】
2015099200.tif 000018
【図４Ｅ】
2015099200.tif 000019
【図５Ａ】
2015099200.tif 000020
【図５Ｂ】
2015099200.tif 000021
【図５Ｃ】
2015099200.tif 000022
【図５Ｄ】
2015099200.tif 000023
【図６Ａ】
2015099200.tif 000024
【図６Ｂ】
2015099200.tif 000025
【図６Ｃ】
2015099200.tif 000026
【図６Ｄ】
2015099200.tif 000027
【図６Ｅ】
2015099200.tif 000028
【図７Ａ】
2015099200.tif 000029
【図７Ｂ】
2015099200.tif 000030
【図７Ｃ】
2015099200.tif 000031
【図８】
2015099200.tif 000032
【図９】
2015099200.tif 000033
【図１０Ａ】
2015099200.tif 000034
【図１０Ｂ】
2015099200.tif 000035
【図１０Ｃ】
2015099200.tif 000036
【図１１Ａ】
2015099200.tif 000037
【図１１Ｂ】
2015099200.tif 000038
【図１１Ｃ】
2015099200.tif 000039
【図１２Ａ】
2015099200.tif 000040
【図１２Ｂ】
2015099200.tif 000041
【図１２Ｃ】
2015099200.tif 000042