(57)【要約】【課題】無線送信装置の回路規模を減少すること。【解決手段】無線送信装置１０は、ＰＡ１５と、ＬＵＴ１２ｃと、制御部２１とを有する。ＰＡ１５は、無線送信される信号の電力を増幅する。ＬＵＴ１２ｃは、ＰＡ１５の非線形歪の補償に用いられる複数の歪補償係数を記憶する。制御部２１は、ＬＵＴ１２ｃに記憶された複数の歪補償係数のうちの何れかの歪補償係数の更新時に、ＬＵＴ１２ｃが有する何れか１つのポートを用いて、ＬＵＴ１２ｃに対し、１つの歪補償係数の更新時読出と、フィードバック信号に基づいて調節された後の１つの歪補償係数の更新時書込とを交互に行う。【選択図】図３
2015192422.tif 000002
【特許請求の範囲】
【請求項１】
無線送信される信号の電力を増幅する増幅器と、
前記増幅器の非線形歪の補償に用いられる複数の歪補償係数を記憶するテーブルと、
前記テーブルに記憶された前記複数の歪補償係数のうちの何れかの歪補償係数の更新時に、前記テーブルが有する何れか１つのポートを用いて、前記テーブルに対し、１つの歪補償係数の読出と、前記増幅器からのフィードバック信号に基づいて調節された後の１つの歪補償係数の書込とを交互に行う制御部と、
を具備する無線送信装置。
【請求項２】
前記制御部は、前記読出をランダムなタイミングで行う、
請求項１に記載の無線送信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線送信装置に関する。
【背景技術】
【０００２】
無線通信システムにおける無線送信装置には、送信信号の電力を増幅する増幅器が備えられている。無線送信装置では、一般的に、増幅器の電力効率を高めるために、増幅器の飽和領域付近で増幅器を動作させる。しかし、増幅器を飽和領域付近で動作させると非線形歪が増大する。そこで、この非線形歪を抑えて隣接チャネル漏洩電力（ACLR：Adjacent  Channel  Leakage  Ratio)を低減するために、無線送信装置には、非線形歪を補償する歪補償装置が備えられる。
【０００３】
歪補償装置で用いられる歪補償方式の一つに「プリディストーション（以下では「ＰＤ」と呼ぶことがある）方式」がある。ＰＤ方式の歪補償装置は、増幅器の非線形歪の逆特性を有する歪補償係数を増幅器への入力前の送信ベースバンド信号に予め乗算することで、増幅器の出力の線形性を高めて増幅器の出力の歪を抑圧する。送信ベースバンド信号に歪補償係数を乗算した後の信号は「プリディストーション信号（ＰＤ信号）」と呼ばれることがある。よって、ＰＤ信号は、増幅器への入力前に、増幅器の非線形歪の逆特性に従って予め歪んだ信号となる。
【０００４】
例えば、ＰＤ方式の歪補償装置として、複数の歪補償係数が格納されたルックアップテーブル（以下では「ＬＵＴ」と呼ぶことがある）を有し、送信ベースバンド信号の電力に応じたアドレスをＬＵＴに指定してＬＵＴから歪補償係数を読み出すものがある。ＬＵＴに格納された歪補償係数は、参照信号としての送信ベースバンド信号と、増幅器から出力されてフィードバックされた信号（以下では「フィードバック信号」と呼ぶことがある）との誤差が最小になるように逐次更新される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１９９４２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＬＵＴを用いたＰＤ方式の歪補償装置において、ＬＵＴへのアクセスが発生する処理は、以下の３つの処理に大別される。すなわち、第１の処理は、ＬＵＴを参照して、送信ベースバンド信号に乗算する歪補償係数をＬＵＴから読み出す処理（以下では「参照時読出」と呼ぶことがある）である。第２の処理は、ＬＵＴの歪補償係数を更新するために、更新対象の歪補償係数をＬＵＴから読み出す処理（以下では「更新時読出」と呼ぶことがある）である。第３の処理は、調節後の歪補償係数をＬＵＴに書き込む処理（以下では「更新時書込」と呼ぶことがある）である。
【０００７】
ここで、歪補償装置のＬＵＴはデュアルポートＲＡＭ（Random  Access  Memory）等のデュアルポートメモリを用いて実現されることが多い。ＬＵＴへのアクセスは上記の第１〜第３の３つの処理によって為されるのに対し、デュアルポートメモリのポート数は２つである。よって、これら３つの処理によって発生するＬＵＴへのアクセスを２つのポートの何れかに適宜振り分けて、ＬＵＴへのアクセスを効率的に行うことが重要となる。
【０００８】
ここで、歪補償係数はすべての送信ベースバンド信号に乗算されるため、参照時読出はリアルタイムに行われる。つまり、参照時読出を間欠的に行うことは好ましくない。一方で、歪補償係数の更新は、所望の歪補償精度を維持できる程度に行われれば足りるため、更新時読出と、更新時書込とはリアルタイムに行われなくてもよい。つまり、更新時読出及び更新時書込は間欠的に行うことが許容される。
【０００９】
そこで、図１に示すような技術が提案されている。図１は、課題の説明に供する図である。図１において、「Ｒ」は参照時読出を表し、「ＷＲ」は更新時読出を表し、「ＷＷ」は更新時書込を表す。以下の各図においても同様である。すなわち、ＬＵＴのポート１とポート２の２つのポートのうち、ポート１では、常時、参照時読出を行う。これに対し、ＬＵＴのポート２では、更新時読出と更新時書込とを行う。すなわち、ポート２から複数回まとめて更新時読出を行ってＬＵＴから読み出した複数の歪補償係数を一旦メモリに格納し、メモリに格納した複数の歪補償係数を調節し、調節後の複数の歪補償係数をまとめてＬＵＴに書き込む。例えば、１０００サンプルの送信ベースバンド信号に対する歪補償係数を更新する際には、ポート２では、１０００サンプルまとめて更新時読出が行われた後、１０００サンプルまとめて更新時書込が行われる。このように、複数回の連続した更新時読出と、複数回の連続した更新時書込とをそれぞれまとめて時分割で行うことにより、１つのポートに対する更新時読出と更新時書込との競合を回避して、更新時読出と更新時書込とを１つのポートを用いて行うことが可能になる。
【００１０】
しかしながら、複数回の連続した更新時読出と、複数回の連続した更新時書込とをそれぞれまとめて時分割で行う技術では、ＬＵＴから読み出した複数の歪補償係数を格納するメモリを歪補償装置に備える必要があるため、歪補償装置の回路規模が大きくなる。歪補償装置の回路規模が大きくなると、歪補償装置を備える無線送信装置の回路規模も大きくなる。
【００１１】
開示の技術は、上記に鑑みてなされたものであって、無線送信装置の回路規模を減少することを目的とする。
【課題を解決するための手段】
【００１２】
開示の態様では、無線送信装置は、増幅器と、テーブルと、制御部とを有する。前記増幅器は、無線送信される信号の電力を増幅する。前記テーブルは、前記増幅器の非線形歪の補償に用いられる複数の歪補償係数を記憶する。前記制御部は、前記テーブルに記憶された前記複数の歪補償係数のうちの何れかの歪補償係数の更新時に、前記テーブルが有する何れか１つのポートを用いて、前記テーブルに対し、１つの歪補償係数の読出と、前記増幅器からのフィードバック信号に基づいて調節された後の１つの歪補償係数の書込とを交互に行う。
【００１３】
開示の態様によれば、無線送信装置の回路規模を減少できる。
【図面の簡単な説明】
【００１４】
【図１】図１は、課題の説明に供する図である。
【図２】図２は、実施例１の無線送信装置の構成例を示すブロック図である。
【図３】図３は、実施例１の歪補償装置の構成例を示すブロック図である。
【図４】図４は、実施例１の歪補償装置の動作例の説明に供する図である。
【図５】図５は、実施例１の歪補償装置の処理の一例の説明に供するフローチャートである。
【図６】図６は、実施例２の無線送信装置の構成例を示すブロック図である。
【図７】図７は、実施例２の歪補償装置の構成例を示すブロック図である。
【図８】図８は、実施例２の歪補償装置の動作例の説明に供する図である。
【図９】図９は、実施例２の歪補償装置の処理の一例の説明に供するフローチャートである。
【発明を実施するための形態】
【００１５】
以下に、本願の開示する無線送信装置の実施例を図面に基づいて説明する。なお、この実施例により本願の開示する無線送信装置が限定されるものではない。また、各実施例において同一の機能を有する構成部、及び、同一の処理を行うステップには同一の符号を付し、重複する説明を省略する。
【００１６】
［実施例１］
＜無線送信装置の構成＞
図２は、実施例１の無線送信装置の構成例を示すブロック図である。図２において、無線送信装置１０は、ベースバンドユニット１１と、歪補償装置１２と、ＤＡＣ（Digital  to  Analog  Converter；デジタル−アナログ変換器）１３と、アップコンバータ１４と、ＰＡ（Power  Amplifier；電力増幅器）１５と、カプラ１６とを有する。また、無線送信装置１０は、アンテナ１７と、ダウンコンバータ１８と、ＡＤＣ（Analog  to  Digital  Converter；アナログ−デジタル変換器）１９と、制御部２１とを有する。
【００１７】
無線送信装置１０は、例えば、無線通信システムで使用される無線通信端末装置または無線通信基地局装置等に搭載される。
【００１８】
ベースバンドユニット１１は、入力される送信データに対して符号化処理及び変調処理等のベースバンド処理を行って送信ベースバンド信号を生成し、生成した送信ベースバンド信号Ｉｎ（ｔ）を歪補償装置１２へ出力する。
【００１９】
歪補償装置１２は、ＰＤ方式の歪補償装置であり、複数の電力範囲のそれぞれに対応するアドレスに歪補償係数が記憶されたＬＵＴを有する。歪補償装置１２は、送信ベースバンド信号の電力に応じて生成したアドレスに従ってＬＵＴを参照してＬＵＴから読み出した歪補償係数を送信ベースバンド信号に乗算してＰＤ信号Ｏｕｔ（ｔ）を生成し、生成したＰＤ信号Ｏｕｔ（ｔ）をＤＡＣ１３へ出力する。また、歪補償装置１２は、ＬＵＴに記憶されている歪補償係数を、参照信号としての送信ベースバンド信号Ｉｎ（ｔ）と、フィードバック信号ＦＢ（ｔ）との誤差に基づいて更新する。
【００２０】
ＤＡＣ１４は、ＰＤ信号をデジタル信号からアナログ信号に変換してアップコンバータ１４へ出力する。
【００２１】
アップコンバータ１４は、アナログのＰＤ信号をアップコンバートし、アップコンバート後のＰＤ信号をＰＡ１５へ出力する。
【００２２】
ＰＡ１５は、アップコンバート後のＰＤ信号の電力を増幅し、電力増幅後の信号をカプラ１６へ出力する。
【００２３】
カプラ１６は、電力増幅後の信号を、アンテナ１７と、ダウンコンバータ１８とに分配する。これにより、ＰＡ１５から出力された信号がダウンコンバータ１８及びＡＤＣ１９を介して歪補償装置１２へフィードバックされる。
【００２４】
アンテナ１７は、電力増幅後の信号を無線送信する。
【００２５】
ダウンコンバータ１８は、カプラ１６から入力される信号をダウンコンバートし、ダウンコンバート後の信号をＡＤＣ１９へ出力する。
【００２６】
ＡＤＣ１９は、ダウンコンバート後の信号をアナログ信号からデジタル信号に変換し、変換後のアナログの信号をフィードバック信号ＦＢ（ｔ）として歪補償装置１２へ出力する。
【００２７】
制御部２１は、歪補償装置１２を制御する。特に、制御部２１は、歪補償装置１２が有するＬＵＴのアクセス制御を行う。制御部２１が行う制御の詳細は後述する。
【００２８】
＜歪補償装置の構成＞
図３は、実施例１の歪補償装置の構成例を示すブロック図である。図３において、歪補償装置１２は、アドレス生成回路１２ａと、遅延器１２ｂ，１２ｅ，１２ｆと、ＬＵＴ１２ｃと、乗算器１２ｄ，１２ｈと、減算器１２ｇと、加算器１２ｉとを有する。
【００２９】
遅延器１２ｂ，１２ｅ，１２ｆは、例えば、フリップ・フロップ回路によって実現される。
【００３０】
アドレス生成回路１２ａ及び乗算器１２ｄには、送信ベースバンド信号Ｉｎ（ｔ）が入力される。また、遅延器１２ｆには、送信ベースバンド信号Ｉｎ（ｔ）が参照信号として入力される。
【００３１】
アドレス生成回路１２ａは、送信ベースバンド信号Ｉｎ（ｔ）の電力値に応じたアドレスＡｄｒ（ｔ）を生成し、生成したアドレスＡｄｒ（ｔ）を読出アドレスＡＲとしてＬＵＴ１２ｃに出力する。また、アドレス生成回路１２ａは、生成したアドレスＡｄｒ（ｔ）を遅延器１２ｂに出力する。
【００３２】
遅延器１２ｂは、アドレスＡｄｒ（ｔ）を遅延量ｄ１だけ遅延させ、遅延後のアドレスＡｄｒ（ｔ）を書込アドレスＡＷとしてＬＵＴ１２ｃに出力する。遅延量ｄ１は、乗算器１２ｄ，ＤＡＣ１３，アップコンバータ１４，ＰＡ１５，カプラ１６，ダウンコンバータ１８，ＡＤＣ１９，減算器１２ｇ，乗算器１２ｈ及び加算器１２ｉでのトータルの処理遅延量に相当する。
【００３３】
ＬＵＴ１２ｃは、例えば、デュアルポートＲＡＭ（Random  Access  Memory）等のデュアルポートメモリを用いて実現され、２つのポートを有する。
【００３４】
ＬＵＴ１２ｃは、複数のアドレスに一対一で対応する複数の歪補償係数を記憶し、入力された読出アドレスＡＲに対応する歪補償係数ＬＵＴ（ＡＲ）を乗算器１２ｄに出力する。ＬＵＴ１２ｃは、２つのポートのうちの一方のポート、例えば、ポート１を用いて、歪補償係数ＬＵＴ（ＡＲ）を乗算器１２ｄに出力する。
【００３５】
また、ＬＵＴ１２ｃは、入力された読出アドレスＡＲに対応する歪補償係数ＬＵＴ（ＡＷ）を遅延器１２ｅに出力する。また、ＬＵＴ１２ｃは、加算器１２ｉから入力される歪補償係数を、遅延器１２ｂから入力される書込アドレスＡＷに書き込む。ＬＵＴ１２ｃは、２つのポートのうちの他方のポート、例えば、ポート２を用いて、歪補償係数ＬＵＴ（ＡＷ）の出力、及び、歪補償係数の書込を行う。
【００３６】
乗算器１２ｄは、送信ベースバンド信号Ｉｎ（ｔ）と、歪補償係数ＬＵＴ（ＡＲ）とを乗算してＰＤ信号Ｏｕｔ（ｔ）を生成し、生成したＰＤ信号Ｏｕｔ（ｔ）をＤＡＣ１３へ出力する。
【００３７】
遅延器１２ｆは、参照信号としての送信ベースバンド信号Ｉｎ（ｔ）を遅延量ｄ２だけ遅延させ、遅延後の参照信号を減算器１２ｇへ出力する。遅延量ｄ２は、乗算器１２ｄ，ＤＡＣ１３，アップコンバータ１４，ＰＡ１５，カプラ１６，ダウンコンバータ１８及びＡＤＣ１９でのトータルの処理遅延量に相当する。
【００３８】
減算器１２ｇは、遅延器１２ｆから入力される参照信号と、フィードバック信号ＦＢ（ｔ）との誤差信号ｅ（ｔ）を算出し、算出した誤差信号ｅ（ｔ）を乗算器１２ｈへ出力する。
【００３９】
乗算器１２ｈは、誤差信号ｅ（ｔ）にステップサイズパラメータμを乗算し、「μ×ｅ（ｔ）」なる乗算信号を加算器１２ｉへ出力する。
【００４０】
遅延器１２ｅは、歪補償係数ＬＵＴ（ＡＷ）を遅延量ｄ３だけ遅延させ、遅延後の歪補償係数ＬＵＴ（ＡＷ）を加算器１２ｉに出力する。遅延量ｄ３は、乗算器１２ｄ，ＤＡＣ１３，アップコンバータ１４，ＰＡ１５，カプラ１６，ダウンコンバータ１８，ＡＤＣ１９，減算器１２ｇ及び乗算器１２ｈでのトータルの処理遅延量に相当する。
【００４１】
加算器１２ｉは、遅延器１２ｅから入力される歪補償係数ＬＵＴ（ＡＷ）を調節する。すなわち、加算器１２ｉは、調節前の歪補償係数ＬＵＴ（ＡＷ）に乗算信号μ×ｅ（ｔ）を加算し、加算結果である「ＬＵＴ（ＡＷ）＋μ×ｅ（ｔ）」を調節後の歪補償係数としてＬＵＴ１２ｃへ出力する。
【００４２】
制御部２１は、ＬＵＴ１２ｃにおける参照時読出、更新時読出及び更新時書込の各タイミングを制御する。すなわち、制御部２１は、アドレス生成回路１２ａからのアドレスＡｄｒ（ｔ）の読出タイミングを制御することにより、歪補償係数ＬＵＴ（ＡＲ）がＬＵＴ１２ｃから読み出されて乗算器１２ｄへ出力されるタイミングである「参照時読出タイミング」を制御する。また、制御部２１は、遅延器１２ｂからの書込アドレスＡＷの読出タイミングを制御することにより、歪補償係数ＬＵＴ（ＡＷ）がＬＵＴ１２ｃから読み出されて遅延器１２ｅへ出力されるタイミングである「更新時読出タイミング」を制御する。また、制御部２１は、遅延器１２ｆからの参照信号の読出タイミング及び遅延器１２ｅからの歪補償係数ＬＵＴ（ＡＷ）の読出タイミングを制御することにより、加算器１２ｉでの加算結果である調節後の歪補償係数がＬＵＴ１２ｃに書き込まれるタイミングである「更新時書込タイミング」を制御する。これらのタイミング制御の一例を、以下説明する。
【００４３】
＜歪補償装置の動作＞
図４は、実施例１の歪補償装置の動作例の説明に供する図である。歪補償装置１２は、ＬＵＴ１２ｃのアクセスタイミングを制御部２１によって例えば以下のように制御されて動作する。
【００４４】
図４に示すように、例えば、制御部２１は、ｃ１〜ｃ１０の毎サイクル、アドレス生成回路１２ａからアドレスＡｄｒ（ｔ）を読み出す。つまり、制御部２１は、アドレス生成回路１２ａからアドレスＡｄｒ（ｔ１）〜Ａｄｒ（ｔ１０）を順に読み出す。これにより、ｃ１〜ｃ１０の毎サイクル、読出アドレスＡＲがＬＵＴ１２ｃに入力され、ＬＵＴ１２ｃが有するポート１とポート２の２つのポートのうち、ポート１から歪補償係数ＬＵＴ（ＡＲ）が出力される。つまり、制御部２１は、ポート１を用いて、ｃ１〜ｃ１０の毎サイクル、参照時読出を行う。よって、ｃ１〜ｃ１０のすべてのサイクルが、参照時読出タイミングとなる。
【００４５】
一方で、制御部２１は、ＬＵＴ１２ｃが有するポート１とポート２の２つのポートのうち、ポート２では、１つの歪補償係数の更新時読出と、１つの歪補償係数の更新時書込とを交互に行う。
【００４６】
すなわち、制御部２１は、ポート２を用いて、サイクルｃ１で１つの歪補償係数のｎ回目の更新時読出を行い、サイクルｃ２で１つの歪補償係数のｎ回目の更新時書込を行い、サイクルｃ３で１つの歪補償係数のｎ＋１回目の更新時読出を行い、サイクルｃ４で１つの歪補償係数のｎ＋１回目の更新時書込を行う。サイクルｃ５〜ｃ１０についても同様である。但し、ｎは自然数である。よって、サイクルｃ１〜ｃ１０のうちサイクルｃ１，ｃ３，ｃ５，ｃ７，ｃ９が、更新時読出タイミングとなる。また、サイクルｃ１〜ｃ１０のうちサイクルｃ２，ｃ４，ｃ６，ｃ８，ｃ１０が、更新時書込タイミングとなる。
【００４７】
ポート２の１つのポートを用いて、１つの歪補償係数の更新時読出と、１つの歪補償係数の更新時書込とを交互に行うために、制御部２１は、サイクルｃ１，ｃ３，ｃ５，ｃ７，ｃ９で、アドレスＡｄｒ（ｔ１）〜Ａｄｒ（ｔ５）の各読出アドレスＡＲに対応する歪補償係数ＬＵＴ（ＡＷ）をＬＵＴ１２ｃから読み出す。また、制御部２１は、サイクルｃ２，ｃ４，ｃ６，ｃ８，ｃ１０で、遅延器１２ｂからアドレスＡｄｒ（ｔ１）〜Ａｄｒ（ｔ５）の各書込アドレスＡＷを読み出し、遅延器１２ｅから各書込アドレスＡＷに対応する各歪補償係数ＬＵＴ（ＡＷ）を読み出し、遅延器１２ｆから各参照信号としての送信ベースバンド信号Ｉｎ（ｔ１）〜Ｉｎ（ｔ５）を読み出す。これにより、サイクルｃ２，ｃ４，ｃ６，ｃ８，ｃ１０で、書込アドレスＡＷがＬＵＴ１２ｃに入力され、歪補償係数ＬＵＴ（ＡＷ）がＬＵＴ１２ｃから出力される。また、サイクルｃ２，ｃ４，ｃ６，ｃ８，ｃ１０で、調節後の歪補償係数である「ＬＵＴ（ＡＷ）＋μ×ｅ（ｔ）」がＬＵＴ１２ｃに入力され、書込アドレスＡＷに調節後の歪補償係数が書き込まれる。
【００４８】
＜歪補償装置の処理＞
図５は、実施例１の歪補償装置の処理の一例の説明に供するフローチャートである。図５に示すフローチャートは、毎サイクル繰り返し行われる。また、図５に示すフローチャートは、ＬＵＴ１２ｃが有する２つのポートのうち一方のポート（例えば、ポート２）における処理を示す。一方のポートでは、各サイクルにおいて、更新時読出または更新時書込の何れかが行われる。なお、ＬＵＴ１２ｃが有する２つのポートのうち他方のポート（例えば、ポート１）では、毎サイクル、参照時読出が行われる。
【００４９】
ステップＳ０１において、制御部２１は、ＬＵＴ１２ｃへの前回のアクセスが更新時書込か否かを判断する。
【００５０】
ＬＵＴ１２ｃへの前回のアクセスが更新時書込であった場合（ステップＳ０１：Ｙｅｓ）、制御部２１は、今回のＬＵＴ２１ｃへのアクセスで更新時読出を行う（ステップＳ０２）。
【００５１】
一方、ＬＵＴ１２ｃへの前回のアクセスが更新時書込でなかった場合（ステップＳ０１：Ｎｏ）、つまり、ＬＵＴ１２ｃへの前回のアクセスが更新時読出であった場合、制御部２１は、今回のＬＵＴ１２ｃへのアクセスで更新時書込を行う（ステップＳ０３）。
【００５２】
以上のように、実施例１では、無線送信装置１０は、ＰＡ１５と、ＬＵＴ１２ｃと、制御部２１とを有する。ＰＡ１５は、無線送信される信号の電力を増幅する。ＬＵＴ１２ｃは、ＰＡ１５の非線形歪の補償に用いられる複数の歪補償係数を記憶する。制御部２１は、ＬＵＴ１２ｃに記憶された複数の歪補償係数のうちの何れかの歪補償係数の更新時に、ＬＵＴ１２ｃが有する何れか１つのポートを用いて、ＬＵＴ１２ｃに対し、１つの歪補償係数の更新時読出と、フィードバック信号に基づいて調節された後の１つの歪補償係数の更新時書込とを交互に行う。
【００５３】
このように、１つのポートにおいて、１つの歪補償係数の更新時読出と、１つの歪補償係数の更新時書込とを交互に行うことにより、更新対象の複数の歪補償係数を格納するメモリが不要になる。また、メモリを用いずに、１つのポートに対する更新時読出と更新時書込との競合を回避することができる。よって、実施例１によれば、無線送信装置の回路規模を減少できる。
【００５４】
［実施例２］
実施例１では、図４に示すように、ＬＵＴ１２ｃが有する２つのポートのうち何れか１つのポート（例えば、ポート２）を用いて、１つの歪補償係数の更新時読出と、１つの歪補償係数の更新時書込とを交互に行った。
【００５５】
しかし、図４に示すように１つの歪補償係数の更新時読出と、１つの歪補償係数の更新時書込とを交互に行うと、更新時読出タイミングが２分の１の周期性を持つことになるため、フィードバック信号の帯域が半減する。フィードバック信号の帯域が半減すると、歪補償の帯域として測定可能な帯域幅が半減するため、歪補償特性が劣化する。
【００５６】
そこで、実施例２では、以下のようにして、更新時読出をランダムなタイミングで行うようにした。
【００５７】
＜無線送信装置の構成＞
図６は、実施例２の無線送信装置の構成例を示すブロック図である。図６において、無線送信装置３０は、ベースバンドユニット１１と、歪補償装置１２と、ＤＡＣ１３と、アップコンバータ１４と、ＰＡ１５と、カプラ１６とを有する。また、無線送信装置３０は、アンテナ１７と、ダウンコンバータ１８と、ＡＤＣ１９と、乱数生成部３１と、制御部３２とを有する。
【００５８】
乱数生成部３１は、毎サイクル、乱数を生成し、生成した乱数を制御部３２へ出力する。
【００５９】
制御部３２は、乱数生成部３１から入力される乱数に基づいて、歪補償装置１２を制御する。特に、制御部３２は、歪補償装置１２が有するＬＵＴ１２ｃのアクセス制御を、乱数生成部３１から入力される乱数に基づいて行う。制御部３２が行う制御の詳細は後述する。
【００６０】
＜歪補償装置の構成＞
図７は、実施例２の歪補償装置の構成例を示すブロック図である。図７において、歪補償装置１２は、アドレス生成回路１２ａと、遅延器１２ｂ，１２ｅ，１２ｆと、ＬＵＴ１２ｃと、乗算器１２ｄ，１２ｈと、減算器１２ｇと、加算器１２ｉとを有する。つまり、実施例２の歪補償装置は、実施例１の歪補償装置と同様の構成を採る。
【００６１】
＜歪補償装置の動作＞
図８は、実施例２の歪補償装置の動作例の説明に供する図である。歪補償装置１２は、ＬＵＴ１２ｃのアクセスタイミングを制御部３２によって例えば以下のように制御されて動作する。
【００６２】
制御部３２が、ｃ１〜ｃ１０の毎サイクル、ポート１を用いて、参照時読出を行う点は、実施例１の制御部２１と同様である。また、制御部３２は、実施例１の制御部２１と同様に、ポート２を用いて、１つの歪補償係数の更新時読出と、１つの歪補償係数の更新時書込とを交互に行う。
【００６３】
一方で、実施例２では、制御部３２は、乱数生成部３１から入力される乱数が所定の条件を満たすタイミングでのみポート２を用いて更新時読出を行う。例えば、乱数生成部３１が毎サイクル、「０」または「１」の何れかの数値をランダムに生成する場合に、制御部３２は、乱数生成部３１から入力される数値が「１」のときに更新時読出を行う。また例えば、乱数生成部３１が毎サイクル、０〜１の範囲にある数値をランダムに生成する場合に、制御部３２は、乱数生成部３１から入力される数値が０.５以上のときに更新時読出を行う。このように、制御部３２は、乱数生成部３１で生成された乱数が所定の条件を満たすときに更新時読出を行う。これにより、制御部３２は、更新時読出をランダムなタイミングで行うことができる。よって、更新時読出タイミングが２分の１の周期性を持つことを防止できる。
【００６４】
また、典型的には、制御部３２は、ポート２を用いて、乱数が所定の条件を満したサイクルｃ１で１つの歪補償係数のｎ回目の更新時読出を行い、サイクルｃ１の次のサイクルｃ２で１つの歪補償係数のｎ回目の更新時書込を行う。また、制御部２１は、ポート２を用いて、乱数が所定の条件を満したサイクルｃ４で１つの歪補償係数のｎ＋１回目の更新時読出を行い、サイクルｃ４の次のサイクルｃ５で１つの歪補償係数のｎ＋１回目の更新時書込を行う。サイクルｃ６とｃ７，サイクルｃ１０とｃ１１についても同様である。つまり、制御部３２は、典型的には、ポート２を用いて、乱数が所定の条件を満したサイクルで更新時読出を行うとともに、更新時読出を行ったサイクルの次のサイクルで更新時書込を行う。そして、制御部３２は、ポート２において更新時読出も更新時書込も行わないサイクルでは、ＬＵＴ１２ｃへアクセスしない。図８において、ポート２における「ＮＡ（No  Action）」なる表記は、更新時読出も更新時書込も行われずＬＵＴ１２ｃへのアクセスが行われないことを示す。
【００６５】
なお、図８では、ポート２において、ＷＲとＷＷとの間にＮＡを入れない動作例を示したが、制御部３２は、ＷＲとＷＷとの間にＮＡを設けてもよい。
【００６６】
＜歪補償装置の処理＞
図９は、実施例２の歪補償装置の処理の一例の説明に供するフローチャートである。図９に示すフローチャートは、毎サイクル繰り返し行われる。また、図９に示すフローチャートは、ＬＵＴ１２ｃが有する２つのポートのうち一方のポート（例えば、ポート２）における処理を示す。一方のポートでは、各サイクルにおいて、更新時読出または更新時書込の何れかが行われる。なお、ＬＵＴ１２ｃが有する２つのポートのうち他方のポート（例えば、ポート１）では、毎サイクル、参照時読出が行われる。
【００６７】
ステップＳ１１において、乱数生成部３１は乱数を生成し、生成した乱数を制御部３２へ出力する。
【００６８】
次いで、制御部３２は、乱数が所定の条件を満たすか否かを判断する（ステップＳ１２）。乱数が所定の条件を満たさないときは（ステップＳ１２：Ｎｏ）、処理は終了する。
【００６９】
一方、乱数が所定の条件を満たすときは（ステップＳ１２：Ｙｅｓ）、処理はステップＳ０１へ進む。ステップＳ０１以降の処理は、実施例１（図５）と同様であるため、説明を省略する。
【００７０】
以上のように、実施例２によれば、実施例１同様、制御部３２は、ＬＵＴ１２ｃが有する何れか１つのポートを用いて、ＬＵＴ１２ｃに対し、１つの歪補償係数の更新時読出と、フィードバック信号に基づいて調節された後の１つの歪補償係数の更新時書込とを交互に行う。さらに、実施例２では、制御部３２は、更新時読出をランダムなタイミングで行う。
【００７１】
こうすることで、実施例１で得られる効果に加えて、さらに、更新時読出タイミングが周期性を持つことを防止できる。よって、実施例２によれば、無線送信装置の回路規模を減少できる上に、更新時読出タイミングが周期性を持つことよる歪補償特性の劣化を防止できる。
【００７２】
以上、実施例１，２について説明した。
【００７３】
[他の実施例]
歪補償装置１２は、ハードウェアとして、例えば、ＦＰＧＡ（Field  Programmable  Gate  Array）等により実現される。制御部２１，３２及び乱数生成部３１は、ハードウェアとして、例えば、ＭＰＵ（Micro  Processing  Unit）等により実現される。
【符号の説明】
【００７４】
１０，３０  無線送信装置
１２  歪補償装置
１２ａ  アドレス生成回路
１２ｂ，１２ｅ，１２ｆ  遅延器
１２ｃ  ＬＵＴ
１２ｄ，１２ｈ  乗算器
１２ｇ  減算器
１２ｉ  加算器
【図１】
2015192422.tif 000003
【図２】
2015192422.tif 000004
【図３】
2015192422.tif 000005
【図４】
2015192422.tif 000006
【図５】
2015192422.tif 000007
【図６】
2015192422.tif 000008
【図７】
2015192422.tif 000009
【図８】
2015192422.tif 000010
【図９】
2015192422.tif 000011