(57)【要約】【課題】電気的特性に優れた半導体装置を提供する。【解決手段】ＭＯＳＦＥＴ１は、一方の主面を含み、複数のコンタクト領域１５が形成されるＳｉＣ層１１と、コンタクト領域１５に接触して形成される複数のソース電極とを備えている。ＭＯＳＦＥＴ１には、一方の主面の平面視において、コンタクト領域１５およびソース電極を含み、外周形状が長軸を含む六角形状である複数のセルＣＬが互いに隣接して形成されている。ＭＯＳＦＥＴ１によれば、コンタクト領域１５とソース電極との接触抵抗をより低減することができるため、電気的特性をより向上させることができる。【選択図】図２
2015099845.tif 000002
【特許請求の範囲】
【請求項１】
一方の主面を含み、複数のコンタクト領域が形成される半導体層と、
前記コンタクト領域に接触して形成される複数の前記電極層とを備え、
前記一方の主面の平面視において、前記コンタクト領域および前記電極層を含み、外周形状が長軸を含む六角形状である複数のセルが互いに隣接して形成されている、半導体装置。
【請求項２】
前記外周形状は、前記長軸方向において互いに沿うように延びる一組の長辺と、前記一組の長辺を接続する短辺とから構成される前記六角形状である、請求項１に記載の半導体装置。
【請求項３】
前記短辺の長さに対する前記長辺の長さの比は１．２以上２０以下である、請求項２に記載の半導体装置。
【請求項４】
前記半導体層はワイドバンドギャップ半導体から構成されている、請求項１〜請求項３のいずれか１項に記載の半導体装置。
【請求項５】
前記半導体層は、炭化珪素から構成されており、
前記半導体層には、前記一方の主面の平面視において前記コンタクト領域を取り囲み、外周形状が前記六角形状と相似形であるソース領域と、前記一方の主面の平面視において前記ソース領域を取り囲み、外周形状が前記六角形状と相似形であるボディ領域とがさらに形成されており、
前記セルは、前記ソース領域および前記ボディ領域をさらに含み、
前記ボディ領域の前記外周形状を成す六角形状を構成する辺および前記ソース領域の前記外周形状を成す六角形状を構成する辺は、前記炭化珪素の＜１−１００＞方向に沿った方向に延びている、請求項１〜請求項４のいずれか１項に記載の半導体装置。
【請求項６】
前記電極層は、
前記コンタクト領域および前記ソース領域に接触するように形成されており、
ニッケルシリコンおよびチタンアルミシリコンからなる群より選択される少なくとも一の材料により構成されている、請求項５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、より特定的には、電気的特性に優れた半導体装置に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）は、所定の閾値電圧を境として電流の導通および遮断を制御する半導体装置である。たとえば特開２００１−１４４２８８号公報（以下、特許文献１という）には、炭化珪素を材料として用いたＭＯＳＦＥＴが提案されている。このＭＯＳＦＥＴでは、炭化珪素基板上に形成されたｎ型エピタキシャル成長層内に平面形状が六角形であるｐ型ベース領域（ボディ領域）が形成され、ｐ型ボディ領域よりも内側に平面形状が六角形であるｎ型ソース領域が形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１４４２８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献１において提案されるＭＯＳＦＥＴでは、ｎ型ソース領域よりも内側においてｐ型ボディ領域の電位を固定するためのｐ型コンタクト領域が形成される場合がある。このｐ型コンタクト領域は、ｐ型ボディ領域に接触するとともに電極に接続されるように形成され、ｐ型ボディ領域の電位を電極の電位に固定する。
【０００５】
しかし、ｐ型コンタクト領域はｎ型ソース領域よりも内側に形成されるため面積を広く確保することが困難であり、ｐ型コンタクト領域と電極との接触面積を広く確保することが困難である。そのため、ｐ型コンタクト領域と電極との間の接触抵抗が大きくなり、結果としてＭＯＳＦＥＴの電気的特性が劣化するという問題がある。
【０００６】
本発明は、上記課題に鑑みてなされたものであり、その目的は、電気的特性に優れた半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明に従った半導体装置は、一方の主面を含み、複数のコンタクト領域が形成される半導体層と、コンタクト領域に接触して形成される複数の電極層とを備えている。上記半導体装置には、上記一方の主面の平面視において、コンタクト領域および電極層を含み、外周形状が長軸を含む六角形状である複数のセルが互いに隣接して形成されている。
【発明の効果】
【０００８】
本発明に従った半導体装置によれば、電気的特性に優れた半導体装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】実施形態１に係る半導体装置の構造を概略的に示す断面図である。
【図２】実施形態１に係る半導体装置の構造を概略的に示す平面図である。
【図３】実施形態１に係る半導体装置の製造方法を概略的に示すフローチャートである。
【図４】実施形態１に係る半導体装置の製造方法における工程（Ｓ１０）および（Ｓ２０）を説明するための概略図である。
【図５】実施形態１に係る半導体装置の製造方法における工程（Ｓ３０）および（Ｓ４０）を説明するための概略図である。
【図６】実施形態１に係る半導体装置の製造方法における工程（Ｓ５０）および（Ｓ６０）を説明するための概略図である。
【図７】実施形態１に係る半導体装置の製造方法における工程（Ｓ７０）を説明するための概略図である。
【図８】実施形態１に係る半導体装置の製造方法における工程（Ｓ８０）を説明するための概略図である。
【図９】比較例に係る半導体装置の構造を概略的に示す平面図である。
【図１０】実施形態２に係る半導体装置の構造を概略的に示す平面図である。
【発明を実施するための形態】
【００１０】
[本願発明の実施形態の説明]
まず、本発明の実施形態の内容を列記して説明する。
【００１１】
（１）本実施形態に係る半導体装置（ＭＯＳＦＥＴ１）は、一方の主面（１１Ａ）を含み、複数のコンタクト領域（１５）が形成される半導体層（炭化珪素層１１）と、コンタクト領域（１５）に接触して形成される複数の電極層（ソース電極４０）とを備えている。上記半導体装置（ＭＯＳＦＥＴ１）では、一方の主面（１１Ａ）の平面視において、コンタクト領域（１５）および電極層（ソース電極４０）を含み、外周形状が長軸を含む六角形状である複数のセル（ＣＬ）が互いに隣接して形成されている。
【００１２】
上記ＭＯＳＦＥＴ１では、外周形状が長軸を含む六角形状である複数のセル（ＣＬ）が形成されており、セル（ＣＬ）はソース電極４０に接触するコンタクト領域（１５）を含んでいる。そのため、従来の半導体装置に比べてコンタクト領域（１５）の面積をより広く確保することが可能になり、コンタクト領域（１５）とソース電極４０との間の接触抵抗を低減することができる。したがって、上記ＭＯＳＦＥＴ１によれば、上記接触抵抗が増大することに起因する問題を抑制することにより、電気的特性をより向上させることができる。ここで、「長軸を含む六角形状」とは、六角形を任意の軸方向（長軸方向）に引き伸ばした形状であり、その軸方向は特に限定されない。
【００１３】
（２）上記半導体装置（ＭＯＳＦＥＴ１）において好ましくは、セル（ＣＬ）の外周形状は、上記長軸方向において互いに沿うように延びる一組の長辺（Ｌ）と、上記一組の長辺を接続する短辺（Ｓ）とから構成される六角形状である。
【００１４】
これにより、複数のセルＣＬを長軸方向が揃うように隣接して形成することができる。
（３）上記半導体装置（ＭＯＳＦＥＴ１）において好ましくは、セル（ＣＬ）の外周形状を成す六角形状において、短辺（Ｓ）の長さに対する長辺（Ｌ）の長さの比が１．２以上２０以下である。
【００１５】
上記辺の長さの比を１．２以上にすることによりセルＣＬに含まれるコンタクト領域１５の面積が十分に確保され、コンタクト領域１５とソース電極４０との接触抵抗を十分に低減することができる。一方、上記辺の長さの比が２０を超える場合にはコンタクト領域１５を形成する際にレジストパターンの密着性が悪化する場合があり、上記ＭＯＳＦＥＴ１を安定に製造することが困難である。そのため、上記辺の長さの比は１．２以上２０以下であることが好ましく、１．５以上１０以下であることがより好ましい。
【００１６】
（４）上記半導体装置（ＭＯＳＦＥＴ１）において好ましくは、半導体層はワイドバンドギャップ半導体から構成されている。
【００１７】
ワイドバンドギャップ半導体を材料として用いた半導体装置は、たとえば大電流を制御するパワー半導体装置などに適用されるため、電気的特性に優れた上記ＭＯＳＦＥＴ１が好適である。
【００１８】
ここで「ワイドバンドギャップ半導体」とはシリコン（Ｓｉ）よりもバンドギャップが大きい半導体であって、たとえば炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）またはダイヤモンドなどを含む。
【００１９】
（５）上記半導体装置（ＭＯＳＦＥＴ１）において好ましくは、半導体層は炭化珪素から構成されている。また半導体層には、一方の主面（１１Ａ）の平面視においてコンタクト領域（１５）を取り囲み、外周形状がセル（ＣＬ）の六角形状と相似形であるソース領域（１４）と、一方の主面（１１Ａ）の平面視においてソース領域（１４）を取り囲み、外周形状がセル（ＣＬ）の六角形状と相似形であるボディ領域（１３）とがさらに形成されている。セル（ＣＬ）は、ソース領域（１４）およびボディ領域（１３）をさらに含む。ボディ領域（１３）の外周形状を成す六角形状を構成する辺およびソース領域（１４）の外周形状を成す六角形状を構成する辺は、炭化珪素の＜１−１００＞方向に沿った方向に延びている。
【００２０】
これにより、ＭＯＳＦＥＴ１の動作時においてボディ領域１３内のチャネル領域におけるキャリアの移動方向を移動度が高くなる方向（炭化珪素の＜１１−２０＞方向）に沿った方向にすることができる。その結果、ＭＯＳＦＥＴ１のオン抵抗を低減することができる。
【００２１】
（６）上記半導体装置（ＭＯＳＦＥＴ１）において好ましくは、電極層（ソース電極４０）は、コンタクト領域（１５）およびソース領域（１４）に接触するように形成されている。電極層（ソース電極４０）は、ニッケルシリコンおよびチタンアルミシリコンからなる群より選択される少なくとも一の材料により構成されている。
【００２２】
ソース電極４０をコンタクト領域１５およびソース領域１４の両方に接触させ、かつ上記材料から構成することにより、接触抵抗の増大を抑制しつつセルを微細化することができる。しかしこの場合には、ソース領域１４とソース電極４０との接触抵抗に比べてコンタクト領域１５とソース電極４０との接触抵抗が比較的増大し易い。そのためこの場合には、コンタクト領域１５の面積を広く確保してソース電極４０との接触抵抗を低減することが可能な上記ＭＯＳＦＥＴ１が好適である。なお、ソース電極４０では上記金属原子（ニッケル、チタン、アルミニウム）の少なくとも一部がシリサイド化してニッケルシリサイドおよびチタンアルミシリサイドを形成しており、上記金属原子と反応していないシリコン原子が存在していてもよい。
【００２３】
[本願発明の実施形態の詳細]
次に、本発明の実施形態の具体例を図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中においては、個別方位を[]、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
【００２４】
（実施形態１）
まず、本発明の一実施形態である実施形態１に係る半導体装置の構造について説明する。図１は、本実施形態に係る半導体装置（ＭＯＳＦＥＴ１）の構造を概略的に示す断面図である。図２は、ＭＯＳＦＥＴ１の構造を概略的に示す平面図である。図１は、図２中の線分Ｉ−Ｉに沿う断面図である。まず、図１を参照しつつＭＯＳＦＥＴ１の断面構造を説明する。
【００２５】
図１を参照して、ＭＯＳＦＥＴ１はプレーナ型のＭＯＳＦＥＴであって、炭化珪素（ＳｉＣ）基板１０と、炭化珪素（ＳｉＣ）層１１（半導体層）と、ゲート酸化膜２０と、ゲート電極３０と、ソース電極４０（電極層）と、ドレイン電極５０と、ソース配線４１と、裏面パッド電極５１と、層間絶縁膜６０とを主に備えている。ＳｉＣ層１１には、ドリフト領域１２と、ボディ領域１３と、ソース領域１４と、コンタクト領域１５とが形成されている。
【００２６】
ＳｉＣ基板１０は、主面１０Ａと当該主面１０Ａとは反対側の主面１０Ｂとを含んでいる。ＳｉＣ基板１０は、たとえば窒素（Ｎ）などのｎ型不純物を含むことにより導電型がｎ型になっている。
【００２７】
ドリフト領域１２は、主面１０Ａ上においてエピタキシャル成長により形成されている。ドリフト領域１２は、たとえば窒素（Ｎ）などのｎ型不純物を含むことにより導電型がｎ型になっている。ドリフト領域１２におけるｎ型不純物濃度は、ＳｉＣ基板１０におけるｎ型不純物濃度よりも小さくなっている。
【００２８】
ボディ領域１３は、ＳｉＣ層１１の主面１１Ａの一部を含むようにＳｉＣ層１１内に複数形成されている。ボディ領域１３は、たとえばアルミニウム（Ａｌ）やホウ素（Ｂ）などのｐ型不純物を含むことにより導電型がｐ型になっている。
【００２９】
ソース領域１４は、主面１１Ａの一部を含むようにボディ領域１３内にそれぞれ形成されている。ソース領域１４は、たとえばリン（Ｐ）などのｎ型不純物を含むことにより導電型がｎ型となっている。ソース領域１４におけるｎ型不純物濃度は、ドリフト領域１２におけるｎ型不純物濃度よりも大きくなっている。
【００３０】
コンタクト領域１５は、主面１１Ａの一部を含み、ソース領域１４に隣接するようにボディ領域１３内にそれぞれ形成されている。コンタクト領域１５はＳｉＣ層１１内において複数形成されており、ソース電極４０に対して接触している。コンタクト領域１５は、たとえばアルミニウム（Ａｌ）やホウ素（Ｂ）などのｐ型不純物を含むことにより導電型がｐ型となっている。コンタクト領域１５におけるｐ型不純物濃度は、ボディ領域１３におけるｐ型不純物濃度よりも大きくなっている。
【００３１】
ゲート酸化膜２０は、主面１１Ａの一部に接触するように形成されている。ゲート酸化膜２０は、たとえば二酸化珪素（ＳｉＯ２）などからなり、一方のソース領域１４の上から他方のソース領域１４の上にまで延在するように形成されている。
【００３２】
ゲート電極３０は、ゲート酸化膜２０に接触するように形成されている。ゲート電極３０は、たとえば不純物が添加されたポリシリコンやアルミニウム（Ａｌ）などの導電体からなり、一方のソース領域１４上から他方のソース領域１４上にまで延在するように形成されている。
【００３３】
ソース電極４０は、主面１１Ａ上（ソース領域１４およびコンタクト領域１５上）に接触するように複数形成されている。ソース電極４０は、ソース領域１４およびコンタクト領域１５に対して良好な電気的接触（オーミック接触）を達成することが可能な材料、たとえばＮｉｘＳｉｙ（ニッケルシリコン）、ＴｉｘＳｉｙ（チタンシリコン）、ＡｌｘＳｉｙ（アルミシリコン）およびＴｉｘＡｌｙＳｉｚ（チタンアルミシリコン）からなる群より選択される少なくとも一の材料により構成されている（ｘ，ｙ，ｚ＞０）。ソース電極４０では、上記金属原子（ニッケル、チタン、アルミニウム）の少なくとも一部がシリサイド化することによりニッケルシリサイド、チタンシリサイド、アルミシリサイド、チタンアルミシリサイドなどの化合物が形成されていてもよい。
【００３４】
ドレイン電極５０は、ＳｉＣ基板１０の主面１０Ｂ上に形成されている。ドレイン電極５０はたとえばソース電極４０と同様の材料から構成されており、ＳｉＣ基板１０に対してオーミック接触している。
【００３５】
次に、図２を参照しつつＭＯＳＦＥＴ１の平面構造を説明する。図２は、ＳｉＣ層１１の主面１１Ａの平面視におけるＭＯＳＦＥＴ１の構造を示している。なお、図２ではＳｉＣ層１１の主面１１Ａ上に形成されるゲート酸化膜２０、ゲート電極３０、ソース電極４０、ソース配線４１および層間絶縁膜６０は記載されていない。
【００３６】
図２を参照して、ＭＯＳＦＥＴ１には主面１１Ａの平面視において外周形状が長軸を含む六角形状であるセルＣＬが互いに隣接して接触するように複数形成されている。セルＣＬは、ＳｉＣ層１１に形成されたドリフト領域１２、ボディ領域１３、ソース領域１４およびコンタクト領域１５を含み、さらにコンタクト領域１５に接触して形成されるソース電極４０（図１）を含んでいる。このようにセルＣＬは、ＭＯＳＦＥＴ１を主面１１Ａの平面視における外周形状が長軸を含む六角形状となるように複数に分割したものである。
【００３７】
セルＣＬの外周形状は、一組の長辺Ｌと当該一組の長辺Ｌを接続する短辺Ｓとから構成される六角形状となっている。長辺Ｌは、当該外周形状を成す六角形状の長軸方向（図２中の両矢印に示す方向）において互いに沿うように延びており、具体的にはＳｉＣの＜１−１００＞方向に沿って延びている。複数のセルＣＬは、長辺Ｌおよび短辺Ｓにおいて互いに接触し、長辺Ｌが延びる方向が互いに沿うように形成されている。短辺Ｓの長さに対する長辺Ｌの長さの比は１．２以上２０以下となっており、好ましくは１．５以上１０以下となっている。たとえば長辺Ｌの長さは２００μｍであり、短辺Ｓの長さは１０μｍとなっている。なお上記六角形状の長軸方向は上記＜１−１００＞方向に限定されず、たとえば＜１１−２０＞方向などの任意の方向にすることができる。
【００３８】
コンタクト領域１５の外周形状は、主面１１Ａ（図１）の平面視においてセルＣＬの外周形状と相似形であって長軸を含む六角形状となっている。ソース領域１４は、主面１１Ａの平面視においてコンタクト領域１５を取り囲むように形成されており、外周形状がセルＣＬの外周形状と相似形であって長軸を含む六角形状となっている。ボディ領域１３は、主面１１Ａの平面視においてコンタクト領域１５およびソース領域１４を取り囲むように形成されており、外周形状がセルＣＬの外周形状と相似形であって長軸を含む六角形状となっている。
【００３９】
セルＣＬの外周形状を成す六角形状を構成する長辺Ｌおよび短辺Ｓは、ＳｉＣの＜１−１００＞方向に沿って延びている。セルＣＬに含まれるボディ領域１３、ソース領域１４およびコンタクト領域１５の外周形状を成す六角形状を構成する各辺は、セルＣＬと同様にＳｉＣの＜１−１００＞方向に延びている。そのため、ボディ領域１３内のチャネル領域（ゲート電極３０下のボディ領域１３）においてキャリアが移動する方向（図２中の片矢印に示す方向）は、＜１−１００＞方向に対して垂直な＜１１−２０＞方向に沿った方向となっている。
【００４０】
次に、本実施形態に係るＭＯＳＦＥＴ１の動作について説明する。図１を参照して、ゲート電極３０に印加された電圧が閾値電圧未満の状態、すなわちオフ状態では、ソース電極４０とドレイン電極５０との間に電圧が印加されても、ボディ領域１３とドリフト領域１２との間に形成されるｐｎ接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極３０に閾値電圧以上の電圧が印加されると、ボディ領域１３のチャネル領域（ゲート電極３０下のボディ領域１３）に反転層が形成される。その結果、ソース領域１４とドリフト領域１２とが電気的に接続され、ソース電極４０とドレイン電極５０との間に電流が流れる。以上のようにして、ＭＯＳＦＥＴ１は動作する。
【００４１】
次に、本実施形態に係るＭＯＳＦＥＴ１の作用効果について比較例を参照しつつ説明する。図９は、比較例に係るＭＯＳＦＥＴ１００の構造を概略的に示す平面図である。ＭＯＳＦＥＴ１００では、一方の主面の平面視において外周形状が正六角形状（長軸を含まない六角形状）である複数のセルＣＬ２が互いに隣接するように形成されている。セルＣＬ２は、ＳｉＣ層１１０に形成されたドリフト領域１２０、ボディ領域１３０、ソース領域１４０およびコンタクト領域１５０を含んでいる。
【００４２】
本実施形態に係るＭＯＳＦＥＴ１では、外周形状が長軸を含む六角形状である複数のセルＣＬが形成されており（図２）、当該セルＣＬはソース電極４０に接触するコンタクト領域１５を含んでいる（図１および図２）。そのため、比較例に係るＭＯＳＦＥＴ１００に比べてコンタクト領域の面積をより広く確保することが可能になり、コンタクト領域１５とソース電極４０との接触抵抗をより低減することができる。したがって、本実施形態に係るＭＯＳＦＥＴ１によれば、上記接触抵抗の増大に起因する問題の発生を抑制することができるため、電気的特性をより向上させることができる。
【００４３】
図２および図９を参照して、本実施形態に係るＭＯＳＦＥＴ１では、比較例に係るＭＯＳＦＥＴ１００に比べてデバイス動作に実質的に寄与しない領域Ａが主面内に占める面積がより小さくなっている。これにより、本実施形態に係るＭＯＳＦＥＴ１では、比較例に係るＭＯＳＦＥＴ１００に比べてドレイン−ゲート容量をより低減することが可能になっている。
【００４４】
上記ＭＯＳＦＥＴ１では、セルＣＬの外周形状は、長軸方向において互いに沿うように延びる一組の長辺Ｌと、当該一組の長辺Ｌを接続する短辺Ｓとから構成される六角形状である。これにより、図２に示すように複数のセルＣＬを長軸方向が揃うように隣接して形成することができる。
【００４５】
上記ＭＯＳＦＥＴ１では、セルＣＬの外周形状を成す六角形状において短辺Ｓの長さに対する長辺Ｌの長さの比は１．２以上２０以下である。上記辺の長さの比を１．２以上にすることによりセルＣＬに含まれるコンタクト領域１５の面積が十分に確保され、コンタクト領域１５とソース電極４０との接触抵抗を十分に低減することができる。一方、上記辺の長さの比が２０を超える場合にはコンタクト領域１５を形成する際にレジストパターンの密着性が悪化する場合があり、ＭＯＳＦＥＴ１を安定に製造することが困難になる。そのため、上記辺の長さの比は１．２以上２０以下であることが好ましい。
【００４６】
上記ＭＯＳＦＥＴ１では半導体層が炭化珪素から構成される（半導体層がＳｉＣ層１１である）場合について説明したが、これに限定されない。半導体層はワイドバンドギャップ半導体から構成されていればよく、たとえば窒化ガリウムやダイヤモンドから構成されていてもよい。このようにワイドバンドギャップ半導体を材料として用いたＭＯＳＦＥＴでは大電流が制御されるため、電気的特性に優れた上記ＭＯＳＦＥＴ１が好適である。
【００４７】
上記ＭＯＳＦＥＴ１において、ＳｉＣ層１１には、主面１１Ａの平面視においてコンタクト領域１５を取り囲み、外周形状がセルＣＬの六角形状と相似形であるソース領域１４と、主面１１Ａの平面視においてソース領域１４を取り囲み、外周形状がセルＣＬの六角形状と相似形であるボディ領域１３とが形成されている。セルＣＬは、ソース領域１４およびボディ領域１３を含んでいる。ボディ領域１３の外周形状を成す六角形状を構成する辺およびソース領域１４の外周形状を成す六角形状を構成する辺は、炭化珪素の＜１−１００＞方向に沿った方向に延びている。
【００４８】
これにより、ＭＯＳＦＥＴ１の動作時にチャネル領域を移動するキャリアの移動方向を移動度が高い方向（ＳｉＣの＜１１−２０＞方向）に沿った方向にすることができる。その結果、ＭＯＳＦＥＴ１のオン抵抗を低減することができる。
【００４９】
上記ＭＯＳＦＥＴ１において、ソース電極４０は、コンタクト領域１５およびソース領域１４に接触するように形成されている。ソース電極４０は、ニッケルシリコン、チタンシリコン、アルミシリコンおよびチタンアルミシリコンからなる群より選択される一の材料により構成されている。
【００５０】
ソース電極４０をコンタクト領域１５およびソース領域１４の両方に接触させ、かつ上記材料から構成することにより、接触抵抗の増大を抑制しつつセルを微細化することができる。しかしこの場合には、ソース領域１４とソース電極４０との接触抵抗に比べてコンタクト領域１５とソース電極４０との接触抵抗が比較的増大し易い。そのためこの場合には、コンタクト領域１５の面積を広く確保してソース電極４０との接触抵抗を低減することが可能な上記ＭＯＳＦＥＴ１が好適である。
【００５１】
次に、本実施形態に係る半導体装置（ＭＯＳＦＥＴ１）の製造方法について説明する。図３を参照して、本実施形態に係る半導体装置の製造方法では、まず工程（Ｓ１０）として炭化珪素基板準備工程が実施される。この工程（Ｓ１０）では、図４を参照して、たとえば４Ｈ−ＳｉＣからなるインゴット（図示しない）を切断することにより、主面１０Ａ，１０Ｂを有するＳｉＣ基板１０が準備される。
【００５２】
次に、工程（Ｓ２０）としてエピタキシャル成長層形成工程が実施される。この工程（Ｓ２０）では、図４を参照して、ＳｉＣ基板１０の主面１０Ａ上にエピタキシャル成長によりＳｉＣ層１１が形成される。
【００５３】
次に、工程（Ｓ３０）としてイオン注入工程が実施される。この工程（Ｓ３０）では、図５を参照して、まず、たとえばアルミニウム（Ａｌ）イオンが主面１１Ａ側からＳｉＣ層１１内に注入されることにより、当該ＳｉＣ層１１内にボディ領域１３が形成される。次に、たとえばリン（Ｐ）イオンがボディ領域１３内に注入されることにより、当該ボディ領域１３内にソース領域１４が形成される。次に、たとえばアルミニウム（Ａｌ）イオンがボディ領域１３内に注入されることにより、当該ボディ領域１３内においてソース領域１４に隣接するようにコンタクト領域１５が形成される。そして、ＳｉＣ層１１においてボディ領域１３、ソース領域１４およびコンタクト領域１５のいずれも形成されない領域がドリフト領域１２となる。これにより、図２に示すようにＳｉＣ層１１において長軸を含む六角形状からなる外周形状を有するコンタクト領域１５と、当該コンタクト領域１５を取り囲み、長軸を含む六角形状からなる外周形状を有するソース領域１４と、当該ソース領域１４およびコンタクト領域１５を取り囲み、長軸を含む六角形状からなる外周形状を有するボディ領域１３とが形成される。
【００５４】
次に、工程（Ｓ４０）として活性化アニール工程が実施される。この工程（Ｓ４０）では、図５を参照して、ＳｉＣ層１１が形成されたＳｉＣ基板１０が加熱されることにより、当該ＳｉＣ層１１内に導入された不純物が活性化する。これにより、ＳｉＣ層１１内の不純物領域において所望のキャリアが発生する。
【００５５】
次に、工程（Ｓ５０）としてゲート酸化膜形成工程が実施される。この工程（Ｓ５０）では、図６を参照して、たとえば酸素（Ｏ２）を含む雰囲気中においてＳｉＣ層１１が形成されたＳｉＣ基板１０を加熱することにより、主面１１Ａ上に二酸化珪素（ＳｉＯ２）からなるゲート酸化膜２０が形成される。
【００５６】
次に、工程（Ｓ６０）としてゲート電極形成工程が実施される。この工程（Ｓ６０）では、図６を参照して、たとえばＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、ゲート酸化膜２０上に接触し、ポリシリコンからなるゲート電極３０が形成される。
【００５７】
次に、工程（Ｓ７０）として層間絶縁膜形成工程が実施される。この工程（Ｓ７０）では、図７を参照して、たとえばＣＶＤ法によりゲート酸化膜２０とともにゲート電極３０を取り囲むようにＳｉＯ２からなる層間絶縁膜６０が形成される。
【００５８】
次に、工程（Ｓ８０）としてオーミック電極形成工程が実施される。この工程（Ｓ８０）では、図８を参照して、まず、ソース電極４０を形成すべき領域においてゲート酸化膜２０および層間絶縁膜６０がエッチングにより除去される。これにより、ソース領域１４およびコンタクト領域１５が露出した領域が形成される。そして、当該領域にたとえばニッケル（Ｎｉ）からなる膜が形成される。一方、ＳｉＣ基板１０の主面１０Ｂ上において、たとえばＮｉからなる膜が形成される。その後、ＳｉＣ基板１０が加熱されることにより上記Ｎｉからなる膜の少なくとも一部がシリサイド化する。これにより、ＳｉＣ層１１の主面１１ＡおよびＳｉＣ基板１０の主面１０Ｂ上においてソース電極４０およびドレイン電極５０がそれぞれ形成される。
【００５９】
次に、工程（Ｓ９０）として配線形成工程が実施される。この工程（Ｓ９０）では、図１を参照して、たとえば蒸着法によりアルミニウム（Ａｌ）や金（Ａｕ）などの導電体からなるソース配線４１が、ソース電極４０および層間絶縁膜６０を覆うように形成される。また、上記ソース配線４１と同様にアルミニウム（Ａｌ）や金（Ａｕ）などからなる裏面パッド電極５１がドレイン電極５０を覆うように形成される。上記工程（Ｓ１０）〜（Ｓ９０）が実施されることによりＭＯＳＦＥＴ１が製造され、本実施形態に係る半導体装置の製造方法が完了する。
【００６０】
（実施形態２）
次に、本発明の他の実施形態である実施形態２について説明する。本実施形態に係る半導体装置（ＭＯＳＦＥＴ２）は、基本的には上記実施形態１に係るＭＯＳＦＥＴ１と同様の構成を有し、かつ同様の効果を奏する。しかし、本実施形態に係るＭＯＳＦＥＴ２は、ＳｉＣ層内に形成された不純物領域の構成において上記ＭＯＳＦＥＴ１とは異なっている。
【００６１】
以下、図１０を参照しつつＭＯＳＦＥＴ２の平面構造を説明する。図１０は、図２と同様にＳｉＣ層２１の主面の平面視におけるＭＯＳＦＥＴ２の構造を示している。図１０を参照して、ＭＯＳＦＥＴ２には、上記ＭＯＳＦＥＴ１と同様に、ＳｉＣ層２１の主面の平面視において外周形状が長軸を含む六角形状であるセルＣＬが互いに隣接して接触するように複数形成されている。セルＣＬは、ＳｉＣ層２１に形成されたドリフト領域２２、ボディ領域２３、ソース領域２４およびコンタクト領域２５を含み、さらにコンタクト領域２５に接触して形成されるソース電極（図示しない）を含んでいる。
【００６２】
ソース領域２４は、セルＣＬの外周形状と相似形である長軸を含む六角形状からなる外周形状を成しており、平面視においてボディ領域２３に取り囲まれるように形成されている。コンタクト領域２５は、たとえば四角形状の外周形状を成しており、平面視においてソース領域２４に取り囲まれるように複数形成されている。複数のコンタクト領域２５は、セルＣＬの外周形状を成す六角形状の長軸方向に沿って間隔をおいて（等間隔に）形成されている。コンタクト領域２５の形成数は、図１０に示すように各々のセルＣＬにおいて三つずつであってもよいが特に限定されない。また、コンタクト領域２５の外周形状は図１０に示すような四角形状であってもよいが特に限定されず、その他の形状であってもよい。
【００６３】
このように本実施形態に係るＭＯＳＦＥＴ２では、ソース領域２４内において複数のコンタクト領域２５が互いに間隔をおいて並んで形成されている。これにより、上記実施形態１に係るＭＯＳＦＥＴ１に比べて、ソース領域２４およびコンタクト領域２５に対してソース電極をより容易に接触させることができる。たとえばソース電極の横幅(上記六角形状の短軸方向における幅）にばらつきが生じた場合でも、ソース領域２４およびコンタクト領域２５に対する接触を容易に確保することができる。そのため、ＭＯＳＦＥＴ２においてはソース電極の上記横幅をより狭めた設計も可能となり、その結果セルピッチを縮小した設計も容易になる。
【００６４】
なお、本実施形態では縦型のプレーナ型ＭＯＳＦＥＴを一例として説明したが、これに限定されるものではない。本実施形態に係る半導体装置では、たとえばトレンチ型ＭＯＳＦＥＴやＩＧＢＴなどの変形例も採用することが可能である。
【００６５】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００６６】
本発明の半導体装置は、電気的特性の向上が要求される半導体装置において、特に有利に適用され得る。
【符号の説明】
【００６７】
１，２，１００  ＭＯＳＦＥＴ
１０  炭化珪素（ＳｉＣ）基板
１０Ａ，１０Ｂ，１１Ａ  主面
１１，２１  炭化珪素（ＳｉＣ）層
１２，２２，１２０  ドリフト領域
１３，２３，１３０  ボディ領域
１４，２４，１４０  ソース領域
１５，２５，１５０  コンタクト領域
２０  ゲート酸化膜
３０  ゲート電極
４０  ソース電極
４１  ソース配線
５０  ドレイン電極
５１  裏面パッド電極
６０  層間絶縁膜
Ａ  領域
ＣＬ，ＣＬ２  セル
Ｌ，Ｌ１，Ｌ２  長辺
Ｓ，Ｓ１，Ｓ２，Ｓ３，Ｓ４  短辺
【図１】
2015099845.tif 000003
【図２】
2015099845.tif 000004
【図３】
2015099845.tif 000005
【図４】
2015099845.tif 000006
【図５】
2015099845.tif 000007
【図６】
2015099845.tif 000008
【図７】
2015099845.tif 000009
【図８】
2015099845.tif 000010
【図９】
2015099845.tif 000011
【図１０】
2015099845.tif 000012