(57)【要約】【課題】酸化物半導体を用いた半導体装置において、電気特性を向上させる。または、酸化物半導体を用いた半導体装置において、信頼性を向上させる。【解決手段】素子層を有する半導体装置であって、素子層は、第１の膜と、トランジスタと、第２の膜と、を有する。また、第１の膜および第２の膜が、互いに接する領域を有する。また、第１の膜および第２の膜が互いに接する領域が、上面形状において、閉ループ状を有する。また、トランジスタが、第１の膜と第２の膜との間に設けられ、素子層の側面と、トランジスタとの間に、第１の膜および第２の膜が互いに接する領域を有する。【選択図】図１
2015213164.tif 000002
【特許請求の範囲】
【請求項１】
素子層を有する半導体装置であって、
前記素子層は、第１の膜と、第１のトランジスタと、第２の膜と、を有し、
前記第１の膜及び第２の膜は、水素及び水の一以上の拡散を抑制する機能を有し、
前記第１の膜および前記第２の膜が、互いに接する領域を有し、
前記第１の膜および前記第２の膜が互いに接する第１の領域を有し、
前記第１の領域が、上面形状において、閉ループ状を有し、
前記第１のトランジスタが、前記第１の膜と前記第２の膜との間に設けられ、
前記素子層の側面と、前記トランジスタとの間に、前記第１の領域が設けられることを特徴とする半導体装置。
【請求項２】
請求項１において、
第２のトランジスタを有し、
前記第１のトランジスタは、第１のゲート電極と、酸化物半導体膜と、前記第１のゲート電極および前記酸化物半導体膜の間の第１のゲート絶縁膜とを有し、
前記第２のトランジスタは、第２のゲート電極と、半導体基板に形成された半導体領域と、前記第２のゲート電極および前記半導体領域の間の第２のゲート絶縁膜とを有することを特徴とする半導体装置。
【請求項３】
請求項１において、
第２のトランジスタを有し、
前記第１のトランジスタは、第１のゲート電極と、酸化物半導体膜と、前記第１のゲート電極および前記酸化物半導体膜の間の第１のゲート絶縁膜とを有し、
前記第２のトランジスタは、基板上に設けられ、前記第２のトランジスタは、第２のゲート電極と、半導体膜と、前記第２のゲート電極および前記半導体膜の間の第２のゲート絶縁膜とを有することを特徴とする半導体装置。
【請求項４】
請求項２または請求項３において、
前記第１の膜または前記第２の膜の一方が、前記第１のトランジスタに接し、
前記第１の膜または前記第２の膜の他方が、前記第１のトランジスタおよび前記第２のトランジスタの間に設けられることを特徴とする半導体装置。
【請求項５】
請求項２または請求項３において、
前記第１の膜または前記第２の膜の一方が、前記第１のトランジスタに接し、
前記第１の膜または前記第２の膜の他方が、前記第２のトランジスタの第２のゲート絶縁膜としての機能を有することを特徴とする半導体装置。
【請求項６】
請求項３において、
前記第１の膜または前記第２の膜の一方が、前記第１のトランジスタに接し、
前記第１の膜または前記第２の膜の他方が、前記基板と前記第２のトランジスタの間に設けられることを特徴とする半導体装置。
【請求項７】
請求項３において、
前記第１の膜と接する第３の膜を有し、
前記第１の膜または前記第２の膜の一方が、前記第１のトランジスタに接し、
前記第１の膜または前記第２の膜の他方が、前記基板と前記第２のトランジスタの間に設けられ、
前記第３の膜が、前記第１のトランジスタおよび前記第２のトランジスタの間に設けられることを特徴とする半導体装置。
【請求項８】
請求項３において、
前記第１の膜または前記第２の膜と接する第３の膜を有し、
前記第１の膜または前記第２の膜の一方が、前記第１のトランジスタに接し、
前記第１の膜または前記第２の膜の他方が、前記基板と前記第２のトランジスタの間に設けられ、
前記第３の膜が、前記第１のトランジスタおよび前記第２のトランジスタの間に設けられることを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか一項において、
前記第１の膜乃至前記第３の膜の一以上は、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、または酸化窒化ハフニウム膜を有することを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか一項において、
前記素子層に含まれるトランジスタと電気的に接続される端子を有することを特徴とする半導体装置。
【請求項１１】
請求項１乃至請求項１０のいずれか一項に記載の半導体装置と、
表示装置、スピーカ、マイクロフォン、操作キー、または、バッテリと、を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物、プロセス（方法および製造方法を含む）、機械（マシーン）、製品（マニュファクチャ）、または組成物（コンポジション・オブ・マター）に関する。特に本発明の一態様は、半導体装置、表示装置、発光装置、それらの駆動方法、またはそれらの製造方法等に関する。特に本発明の一態様は、酸化物半導体を有する半導体装置、表示装置、記憶装置または発光装置等に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体の電子工学的な特性を利用することで機能しうる装置の全てをその範疇とする。例えば、半導体回路は、半導体装置に含まれる。また、電気光学装置や表示装置、電気機器等は、半導体装置を有している場合がある。
【背景技術】
【０００３】
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコンまたは多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
【０００４】
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体とよぶことにする。
【０００５】
例えば、酸化物半導体として、酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１および特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
【０００８】
そこで、本発明の一態様は、酸化物半導体を用いたトランジスタを有する半導体装置において、電気特性を向上させることを課題の一とする。または、本発明の一態様は、酸化物半導体を用いたトランジスタを有する半導体装置において、信頼性を向上させることを課題の一とする。または、本発明の一態様は、外部からの水素、水等の侵入による酸化物半導体中の水素濃度の増加を抑制することを課題の一とする。または、本発明の一態様は、酸化物半導体中の酸素欠損を低減することを課題の一とする。または、本発明の一態様は、トランジスタのノーマリーオン化を制御することを課題の一とする。または、本発明の一態様は、トランジスタのしきい値電圧の変動、ばらつき、または、低下を制御することを課題の一とする。または、本発明の一態様は、オフ電流の小さいトランジスタを提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置などを提供することを課題の一とする。
【０００９】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１０】
本発明の一態様は、素子層を有する半導体装置であって、素子層は、第１の膜と、トランジスタと、第２の膜と、を有する。また、第１の膜および第２の膜が、互いに接する領域を有する。また、第１の膜および第２の膜が互いに接する領域が、上面形状において、閉ループ状を有する。また、トランジスタが、第１の膜と第２の膜との間に設けられる。また、素子層の側面と、トランジスタとの間に、第１の膜および第２の膜が互いに接する領域が設けられる。
【００１１】
なお、第１の膜及び第２の膜は、水素、水等の一以上の拡散を抑制する機能を有する。このため、第１の膜及び第２の膜は、水素バリア膜としての機能を有する。また、第１の膜及び第２の膜は、水バリア膜としての機能を有する。半導体装置において、第１のトランジスタおよび第２のトランジスタを有してもよい。
【００１２】
第１のトランジスタは、第１のゲート電極と、酸化物半導体膜と、第１のゲート電極および酸化物半導体膜の間の第１のゲート絶縁膜とを有する。また、第２のトランジスタは、第２のゲート電極と、半導体基板に形成された半導体領域と、第２のゲート電極および半導体領域の間の第２のゲート絶縁膜とを有する。
【００１３】
また、第１の膜および第２の膜の一方が、第１のトランジスタに接し、第１の膜および第２の膜の他方が、第１のトランジスタおよび第２のトランジスタの間に設けられてもよい。
【００１４】
または、第１の膜および第２の膜の一方が、第１のトランジスタに接し、第１の膜および第２の膜の他方が、第２のトランジスタの第２のゲート絶縁膜としての機能を有してもよい。
【００１５】
または、第１のトランジスタは、第１のゲート電極と、酸化物半導体膜と、第１のゲート電極および酸化物半導体膜の間の第１のゲート絶縁膜とを有する。また、第２のトランジスタは、基板上に設けられ、且つ第２のゲート電極と、半導体膜と、第２のゲート電極および半導体膜の間の第２のゲート絶縁膜とを有する。
【００１６】
また、第１の膜および第２の膜の一方が、第１のトランジスタに接し、第１の膜および第２の膜の他方が、第１のトランジスタおよび第２のトランジスタの間に設けられてもよい。
【００１７】
または、第１の膜および第２の膜の一方が、第１のトランジスタに接し、第１の膜および第２の膜の他方が、基板と第２のトランジスタの間に設けられてもよい。
【００１８】
または、第１の膜と接する第２の膜、及び第１の膜と接する第３の膜を有し、第１の膜および第２の膜の一方が、第１のトランジスタに接し、第１の膜および第２の膜の他方が、基板と第２のトランジスタの間に設けられ、第３の膜が、第１のトランジスタおよび第２のトランジスタの間に設けられてもよい。
【００１９】
または、第１の膜および第２の膜と接する第３の膜を有し、第１の膜および第２の膜の一方が、第１のトランジスタに接し、第１の膜および第２の膜の他方が、基板と第２のトランジスタの間に設けられ、第３の膜が、第１のトランジスタおよび第２のトランジスタの間に設けられてもよい。
【００２０】
なお、第３の膜は、第１の膜及び第２の膜と同様に、水素、水等の拡散を抑制する機能を有する。このため、第３の膜は、水素バリア膜としての機能を有する。また、第３の膜は、水バリア膜としての機能を有する。
【００２１】
第１の膜乃至第３の膜の一以上は、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、または酸化窒化ハフニウム膜を有する。
【００２２】
また、半導体装置は、素子層に含まれるトランジスタと電気的に接続される端子を有してもよい。
【発明の効果】
【００２３】
本発明の一態様により、酸化物半導体を用いたトランジスタを有する半導体装置において、電気特性を向上させることができる。本発明の一態様により、酸化物半導体を用いたトランジスタを有する半導体装置において、信頼性を向上させることができる。または、本発明の一態様により、外部からの水素、水等の侵入による酸化物半導体中の水素濃度の増加を抑制することができる。または、本発明の一態様により、酸化物半導体中の酸素欠損を低減することができる。または、本発明の一態様により、ノーマリーオフ特性を有するトランジスタを作製することができる。または、本発明の一態様により、トランジスタのしきい値電圧の変動、ばらつき、または、低下を制御することができる。または、本発明の一態様により、オフ電流の小さいトランジスタを有する半導体装置を作製することができる。または、本発明の一態様により、新規な半導体装置などを提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２４】
【図１】半導体装置の一形態を説明する図。
【図２】半導体装置の一形態を説明する図。
【図３】半導体装置の一形態を説明する図。
【図４】半導体装置の一形態を説明する図。
【図５】半導体装置の作製方法の一形態を説明する図。
【図６】半導体装置の一形態を説明する図。
【図７】半導体装置の一形態を説明する図。
【図８】半導体装置の一形態を説明する回路図。
【図９】メモリセルのデータの書き込み動作および読み出し動作を説明する図。
【図１０】半導体装置の一形態を説明する図。
【図１１】半導体装置の一形態を説明する図。
【図１２】半導体装置の一形態を説明する図。
【図１３】半導体装置の一形態を説明する図。
【図１４】半導体装置の一形態を説明する図。
【図１５】半導体装置の一形態を説明する図。
【図１６】半導体装置の一形態を説明する図。
【図１７】半導体装置の一形態を説明する図。
【図１８】半導体装置の作製方法の一形態を説明する図。
【図１９】半導体装置の作製方法の一形態を説明する図。
【図２０】半導体装置の作製方法の一形態を説明する図。
【図２１】半導体装置の一形態を説明する回路図および断面模式図。
【図２２】トランジスタの一形態を説明する図。
【図２３】トランジスタのバンド構造を説明する図。
【図２４】トランジスタの一形態を説明する図。
【図２５】トランジスタの一形態を説明する図。
【図２６】トランジスタの一形態を説明する図。
【図２７】トランジスタの一形態を説明する図。
【図２８】トランジスタの作製方法の一形態を説明する図。
【図２９】トランジスタの一形態を説明する図。
【図３０】トランジスタの一形態を説明する図。
【図３１】表示装置を説明する図。
【図３２】表示モジュールを説明する図。
【図３３】本発明の一形態に係る電子機器を説明する図。
【発明を実施するための形態】
【００２５】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２６】
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００２７】
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
【００２８】
「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００２９】
また、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
【００３０】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【００３１】
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
【００３２】
また、酸化物半導体膜を有するトランジスタはｎチャネル型のトランジスタであるため、本明細書において、ゲート電圧が０Ｖの場合、ドレイン電流が流れていないとみなすことができるトランジスタを、ノーマリーオフ特性を有するトランジスタと定義する。また、ゲート電圧が０Ｖの場合、ドレイン電流が流れているとみなすことができるトランジスタを、ノーマリーオン特性を有するトランジスタと定義する。
【００３３】
なお、チャネル長とは、例えば、トランジスタの上面模式図において、酸化物半導体膜（またはトランジスタがオン状態のときに酸化物半導体膜の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００３４】
チャネル幅とは、例えば、酸化物半導体膜（またはトランジスタがオン状態のときに酸化物半導体膜の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００３５】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅とよぶ。）と、トランジスタの上面模式図において示されるチャネル幅（以下、見かけ上のチャネル幅とよぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面模式図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、酸化物半導体膜の上面に形成されるチャネル領域の割合に対して、酸化物半導体膜の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面模式図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【００３６】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、酸化物半導体膜の形状が既知という仮定が必要である。したがって、酸化物半導体膜の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【００３７】
そこで、本明細書では、トランジスタの上面模式図において、酸化物半導体膜とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」とよぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
【００３８】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【００３９】
（実施の形態１）
本実施の形態では、半導体装置の構成について、図１乃至図４を用いて説明する。
【００４０】
＜半導体装置の構造＞
図１（Ａ）は、半導体装置１０の断面模式図である。図１（Ａ）に示す半導体装置１０は、素子層１１と、素子層１１に電気的に接続する端子１２とを有する。また、素子層１１は、電極パッドとしての機能を有する導電膜１５を有する。また、半導体装置１０は、素子層１１の導電膜１５および端子１２を電気的に接続する導電部材１６を有する。また、半導体装置１０は、素子層１１、導電部材１６を覆う有機樹脂層１７を有してもよい。また、素子層１１は、ダイパット１３上に導電性ペースト１４を用いて固定されてもよい。なお、図１（Ａ）に示す半導体装置は、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）型の半導体装置を示すが、挿入実装型であるＤＩＰ（Ｄｕａｌ  Ｉｎ−ｌｉｎｅ  Ｐａｃｋａｇｅ）、ＰＧＡ（Ｐｉｎ  Ｇｒｉｄ  Ａｒｒａｙ）、表面実装型であるＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）、ＳＳＯＰ（Ｓｈｒｉｎｋ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）、ＴＳＯＰ（Ｔｈｉｎ−Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）、ＬＣＣ（Ｌｅａｄｅｄ  Ｃｈｉｐ  Ｃａｒｒｉｅｒ）、ＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ−ｌｅａｄｅｄ  ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）、ＦＢＧＡ（Ｆｉｎｅ  ｐｉｔｃｈ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）、接触実装型であるＤＴＰ（Ｄｕａｌ  Ｔａｐｅ  ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）、ＱＴＰ（Ｑｕａｄ  Ｔａｐｅ−ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）等の構造を適宜用いることができる。
【００４１】
端子１２およびダイパット１３は、鉄−ニッケル合金、銅、銅合金等を用いて形成することができる。端子１２は、半導体装置の実装方法に合わせて、適宜、直線型、Ｌ字型、Ｊ字型とすることができる。
【００４２】
導電性ペースト１４は、有機樹脂と、粒径が数ｎｍから数十μｍの導電体粒子とを有する。有機樹脂としては、エポキシ樹脂、シリコーン樹脂等を用いることができる。導電体粒子としては、銀、金、銅、ニッケル、白金、パラジウム、タンタル、モリブデン、チタン等のいずれか一つ以上の金属粒子、ハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。
【００４３】
導電膜１５は、アルミニウム、アルミニウムを含む合金、金、または金を含む合金、銅、または銅を含む合金等を用いて形成することができる。
【００４４】
導電部材１６として、アルミニウム、アルミニウムを含む合金、金、または金を含む合金、銅、または銅を含む合金等で形成された金属の細線（以下、ワイヤーという。）を用いることができる。
【００４５】
有機樹脂層１７は、エポキシ樹脂等を用いて形成することができる。
【００４６】
図１（Ｂ）および図３（Ａ）は、素子層１１の上面模式図である。なお、図１（Ｂ）において、導電膜１５を省略している。また、図１（Ｄ）、図１（Ｅ）、図２（Ａ）、図２（Ｂ）、図３（Ｂ）、図３（Ｃ）、図４（Ａ）、および図４（Ｂ）は、図１（Ａ）に示す素子層１１において、破線３１で囲まれた領域の拡大模式図である。
【００４７】
図１（Ｂ）、図１（Ｃ）、および図１（Ｄ）に示すように、素子層１１は、トランジスタ３２、３３を有する領域２１と、素子層１１の側面および領域２１の間に設けられた封止領域２２とを有する。また、素子層１１は、トランジスタ３２と接続する導電膜３７を有する。導電膜３７はプラグとしての機能を有する。また、導電膜３７は、図１（Ａ）に示す導電膜１５と電気的に接続される。
【００４８】
図１（Ｂ）に示すように、上面形状において、封止領域２２は領域２１を囲む。即ち、領域２１は、封止領域２２の内側に位置する。また、封止領域２２の上面形状は、閉ループ状を有する。封止領域２２の上面形状は、多角形状、円状、楕円状等の閉ループ状を有する。または、図１（Ｃ）に示すように、素子層１１の上面形状において、少なくとも端部周辺において閉ループ状である封止領域２２を有する。さらに、閉ループ状である封止領域２２の内部であって、封止領域２２とつながる封止領域２２ｃを有してもよい。なお、閉ループ状である封止領域２２の内部に設けられる封止領域２２ｃは、直線状、曲線状等とすることができる。また、複数の封止領域２２ｃを封止領域２２内に設けることができる。さらには、格子状の封止領域を封止領域２２内に設けることができる。
【００４９】
封止領域２２、２２ｃは、保護膜３４および保護膜３５が接する領域である。
【００５０】
保護膜３４、３５は、水素、水等の拡散を抑制する機能を有する。このため、保護膜３４、３５は、水素バリア膜としての機能を有する。また、保護膜３４、３５は、水バリア膜としての機能を有する。保護膜３４，３５として、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜等を用いて形成することができる。保護膜３４、３５の厚さは、水素の拡散を防ぐことが可能な厚さであることが好ましく、代表的には２０ｎｍ以上２５０ｎｍ以下であることが好ましい。
【００５１】
なお、本明細書において、保護膜は、水素、水等の拡散を抑制する機能以外の機能を有してもよい。この場合、保護膜を単に膜ということができる。
【００５２】
また、図１（Ｄ）に示す素子層１１において、保護膜３４および保護膜３５の間にトランジスタ３２を有する。
【００５３】
なお、図１（Ｄ）において、保護膜３４と接するトランジスタを代表して、トランジスタ３２と示す。また、保護膜３５を介して、トランジスタ３２と反対側に設けられるトランジスタを代表して、トランジスタ３３と示す。
【００５４】
トランジスタ３２は、酸化物半導体膜を有し、該酸化物半導体膜にチャネル領域が形成されるトランジスタである。酸化物半導体膜として、Ｉｎ若しくはＧａを含む酸化物半導体膜を用いることが可能であり、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍｇ酸化物膜、Ｚｎ−Ｍｇ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、またはＮｄ）等を用いることができる。
【００５５】
トランジスタ３３は、半導体基板を用いて形成されるトランジスタであり、半導体基板にチャネル領域が形成される。または、トランジスタ３３は、半導体膜を有し、該半導体膜にチャネル領域が形成されるトランジスタである。半導体基板として、シリコン、ゲルマニウムなどで形成される単結晶半導体基板、シリコン、ゲルマニウムなどで形成される多結晶半導体基板、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムなどで形成される化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。半導体膜としては、シリコン膜、酸化物半導体膜等を用いることができる。半導体膜は、非晶質構造、多結晶構造、単結晶構造、その他の結晶構造を適宜用いることができる。
【００５６】
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。
【００５７】
このため、本実施の形態に示す半導体装置のように、酸化物半導体膜を有するトランジスタ３２が、保護膜３４および保護膜３５で囲まれていることで、外部からトランジスタ３２への水素の拡散量を低減することができる。よって、トランジスタの電気特性の変動を低減することが可能であり、半導体装置の信頼性を高めることができる。
【００５８】
また、導電膜３７は、保護膜３４に設けられた開口部に形成される。このため、導電膜３７を、水素、水等の拡散を抑制する材料を用いて形成することで、保護膜３４に形成される開口部から、トランジスタ３２への水素、水の拡散量を低減することができるため好ましい。水素、水等の拡散を抑制する導電膜３７は、水素バリア膜としての機能を有する。また、水素、水等の拡散を抑制する導電膜３７は、水バリア膜としての機能を有する。
【００５９】
水素、水等の拡散を抑制する導電膜としては、チタン膜、タンタル膜、窒化チタン膜、窒化タンタル膜、ＩｒｘＴａ１−ｘ（０＜ｘ＜１）膜等がある。なお、ＩｒｘＴａ１−ｘ（０＜ｘ＜１）膜は、非晶質構造の場合、結晶質構造と比較して、水素、水等のバリア性がさらに高まるため好ましい。なお、０＜ｘ＜０．５であるＩｒｘＴａ１−ｘは、６５０℃以下では非晶質構造である。このため、半導体装置の作製工程における加熱温度を６５０℃以下とすることで、保護膜３４に設けられた開口部と導電膜３７との間から、トランジスタ３２への水素の拡散量を低減することが可能である。
【００６０】
または、図１（Ｅ）に示すように、半導体装置に含まれる素子層１１は、トランジスタ３２、３３と、トランジスタ３２に接する保護膜３４と、保護膜３６とを有し、保護膜３４および保護膜３６の間にトランジスタ３２、３３が設けられてもよい。また、保護膜３４および保護膜３６が接する封止領域２２が、素子層１１の側面および領域２１の間に設けられている。保護膜３６は、水素、水等の拡散を抑制する機能を有する。このため、保護膜３６は、水素バリア膜としての機能を有する。また、保護膜３６は、水バリア膜としての機能を有する。
【００６１】
トランジスタ３２、３３は、保護膜３４および保護膜３６で囲まれる。このため、外部からトランジスタ３２、３３への水素の拡散量を低減することができる。よって、トランジスタ３２、３３が、酸化物半導体膜を有するトランジスタである場合、トランジスタの電気特性の変動を低減することが可能であり、半導体装置の信頼性を高めることができる。
【００６２】
または、図２（Ａ）に示すように、半導体装置に含まれる素子層１１は、トランジスタ３２、３３と、トランジスタ３２に接する保護膜３４と、保護膜３５と、保護膜３６と、を有し、保護膜３４および保護膜３５の間にトランジスタ３２が設けられ、保護膜３５および保護膜３６の間にトランジスタ３３が設けられてもよい。また、保護膜３４、保護膜３５、および保護膜３６が接する封止領域２２が、素子層１１の側面および領域２１の間に設けられている。封止領域２２は、保護膜３４および保護膜３６が接する領域２２ａと、保護膜３４および保護膜３５が接する領域２２ｂを有する。
【００６３】
または、図２（Ｂ）に示すように、半導体装置に含まれる素子層１１は、保護膜３６、保護膜３５、および保護膜３４が、順に積層された封止領域２２を有してもよい。また、保護膜３４、保護膜３５、および保護膜３６が接する封止領域２２が、素子層１１の側面および領域２１の間に設けられている。
【００６４】
図２に示す素子層１１において、トランジスタ３２は、保護膜３４および保護膜３５に囲まれる。また、トランジスタ３３は、保護膜３５および保護膜３６に囲まれる。このため、外部からトランジスタ３２、３３への水素の拡散量を低減することができる。よって、トランジスタの電気特性の変動を低減することが可能であり、半導体装置の信頼性を高めることができる。
【００６５】
または、図３（Ａ）に示すように、半導体装置に含まれる素子層１１において、封止領域２２は、トランジスタ３２、３３を有する領域２１を囲み、且つ封止領域２２の一部が素子層１１の側面に延在してもよい。即ち、図３（Ｂ）に示すように、封止領域２２の一部が、素子層１１の側面の一部であってもよい。
【００６６】
図３（Ｂ）に示す素子層１１は、保護膜３４および保護膜３５が接する封止領域２２が、領域２１の外側に設けられている。また、封止領域２２の一部が、素子層１１の側面の一部である。
【００６７】
トランジスタ３２は、酸化物半導体膜を有するトランジスタである。トランジスタ３２は、保護膜３４および保護膜３５に囲まれる。このため、外部からトランジスタ３２への水素の拡散量を低減することができる。よって、トランジスタの電気特性の変動を低減することが可能であり、半導体装置の信頼性を高めることができる。
【００６８】
または、図３（Ｃ）に示すように、半導体装置に含まれる素子層１１は、保護膜３４および保護膜３６が接する封止領域２２が、領域２１の外側に設けられている。また、封止領域２２の一部が、素子層１１の側面の一部である。
【００６９】
トランジスタ３２、３３は、保護膜３４および保護膜３６に囲まれる。このため、外部からトランジスタ３２、３３への水素の拡散量を低減することができる。よって、トランジスタ３２、３３が、酸化物半導体膜を有するトランジスタである場合、トランジスタの電気特性の変動を低減することが可能であり、半導体装置の信頼性を高めることができる。
【００７０】
または、図４（Ａ）に示すように、半導体装置に含まれる素子層１１は、保護膜３４および保護膜３６が接する封止領域２２が、領域２１の外側に設けられている。また、封止領域２２の一部が、素子層１１の側面の一部である。封止領域２２は、保護膜３４および保護膜３６が接する領域２２ａと、保護膜３４および保護膜３５が接する領域２２ｂを有する。
【００７１】
または、図４（Ｂ）に示すように、半導体装置に含まれる素子層１１は、保護膜３６、保護膜３５、および保護膜３４が、順に積層された封止領域２２を有してもよい。また、保護膜３４、保護膜３５、および保護膜３６が接する封止領域２２が、領域２１の外側に設けられている。また、封止領域２２の一部が、素子層１１の側面の一部である。
【００７２】
図４に示す素子層１１において、トランジスタ３２は、保護膜３４および保護膜３５に囲まれる。また、トランジスタ３３は、保護膜３５および保護膜３６に囲まれる。このため、外部からトランジスタ３２、３３への水素の拡散量を低減することができる。よって、トランジスタの電気特性の変動を低減することが可能であり、半導体装置の信頼性を高めることができる。
【００７３】
＜半導体装置の作製方法＞
本実施の形態に示す半導体装置の作製方法について、図５を用いて説明する。
【００７４】
はじめに、素子基板５１を作製する。なお、素子基板５１の作製方法は、のちの実施の形態で説明する。なお、素子基板５１の裏面を研削し、素子基板５１を薄くしてもよい。素子基板５１の裏面を研削することで、半導体装置の小型化を図ることが可能である。
【００７５】
次に、図５（Ａ）に示すように、ダイシング装置のステージ５０に素子基板５１を搭載する。ここでは、素子基板５１の表面に露出する導電膜１５が、ステージ５０側となるように、ステージ５０に素子基板５１を搭載する。
【００７６】
なお、ステージ５０上に素子基板５１および枠体５３を搭載する際に摩擦が生じると、静電気が発生してしまう。静電気の発生により、素子基板５１に形成された半導体素子、代表的にはトランジスタに高い電圧が印加されてしまい、トランジスタが絶縁破壊してしまう。このため、ステージ５０は、導電性を有する材料を用いることが好ましい。また、ステージ５０は、アースに接続されていることが好ましい。
【００７７】
次に、ステージ５０上に枠体５３を搭載する。また、枠体５３上に粘着シート５４を搭載する。粘着シート５４は、シートと、該シート上の粘着性を有する樹脂膜とを有する。このため、粘着シート５４は、一方の面において粘着性を有する。粘着性を有する面を枠体５３に向けて、枠体５３に粘着シート５４を搭載する。
【００７８】
枠体５３は、素子基板５１より大きい開口部を有する枠状の部材であることが好ましい。また、静電気の発生を防ぐため、枠体５３および粘着シート５４は、導電性を有することが好ましい。
【００７９】
次に、図５（Ｂ）に示すように、ステージ５０内に設けられた真空チャック装置を用いて、素子基板５１および枠体５３をステージ５０に固定する。次に、素子基板５１および枠体５３に粘着シート５４を接着する。
【００８０】
素子基板５１および枠体５３に粘着シート５４を接着する工程において、静電気除去器、例えばイオナイザーを用いることが好ましい。静電気除去器で発生されたプラスイオンおよびマイナスイオンを、素子基板５１、枠体５３、および粘着シート５４に吹き付けることで、素子基板５１、枠体５３、および粘着シート５４に帯電した静電気を中和させ、電気的に中性にする（除電）ことができる。
【００８１】
次に、図５（Ｃ）に示すように、粘着シートの不要な部分を取り除く。
【００８２】
なお、粘着シートの除去工程における摩擦により、粘着シートに生じる静電気を中和させるために、静電気除去器を用いて、粘着シート５４にプラスイオンおよびマイナスイオンを吹き付けることが好ましい。
【００８３】
次に、ステージ５０から素子基板５１および枠体５３を外す。この工程において静電気による半導体素子の絶縁破壊を防ぐため、静電気除去器で発生されたプラスイオンおよびマイナスイオンを、素子基板５１、枠体５３、および粘着シート５４に吹き付ける。この結果、素子基板５１、枠体５３、および粘着シート５４に帯電した静電気を中和させ、電気的に中性にする（除電）ことができる。さらに、真空チャック装置を大気圧に戻すことで、摩擦の発生を抑制しつつ、ステージ５０から素子基板５１および枠体５３を容易に外すことができる。
【００８４】
次に、図５（Ｄ）に示すように、素子基板５１を切断し、複数の素子層１１を形成する。当該工程をダイシング工程ともいう。ダイシングホイール５６を用い、素子基板５１を切削することで、素子基板５１を切断する。なお、当該工程において、素子基板５１とダイシングホイール５６の摩擦により、発熱すると共に、静電気が発生する。このため、抵抗率の低い液体、代表的には純水に二酸化炭素を溶解させた切削水５５を切削部に塗布しながら、素子基板５１を切断することが好ましい。なお、切削水の抵抗率が３ＭΩ・ｃｍ以下の場合、静電気が発生しにくいため好ましい。
【００８５】
なお、ここでは、ダイシングホイールを用いて素子基板５１を切断するが、この代わりに、レーザ光を素子基板５１に照射して、素子基板５１を切断してもよい。
【００８６】
素子基板５１を切断する際、封止領域と異なる領域を切断することで、図１および図２に示すように、封止領域２２が、素子層１１の側面において露出しない素子層１１を作製することができる。一方、封止領域を切断することで、図３および図４に示すように、封止領域２２が、素子層１１の側面において露出する素子層１１を作製することができる。
【００８７】
次に、素子層１１を乾燥させる。ここでは、図５（Ｅ）に示すように、枠体５３を回転させて、素子層１１に付着した切削水と、素子基板５１の切断の際に発生した屑を除去する。なお、枠体５３を回転させると共に、窒素または乾燥空気等を素子層１１に吹き付けることで、効率よく切削水と屑を除去することができる。
【００８８】
なお、当該工程における摩擦により素子層１１、枠体５３、粘着シート５４に生じる静電気を中和させるため、静電気除去器を用いて、素子層１１、枠体５３、粘着シート５４にプラスイオンおよびマイナスイオンを吹き付けることが好ましい。
【００８９】
次に、粘着シートの粘着力を低下させる。ここでは、図５（Ｆ）に示すように、粘着シート５４にＵＶ光５８を照射して、粘着シートの粘着力を低下させる。なお、図５（Ａ）乃至図５（Ｆ）に示す工程をダイシング工程という。
【００９０】
次に、ダイパット５９ａおよび外部電極５９ｂを有するリードフレーム５９を準備する。次に、リードフレーム５９のダイパット５９ａの上に、導電性ペースト６０を塗布する。次に、粘着シート５４上の素子層１１を真空吸着して取り出した後、導電性ペースト６０上に素子層１１を接着させる。こののち、１５０℃以上３００℃以下で加熱処理することで、導電性ペーストを焼成させ、素子層１１をダイパット５９ａ上に固着させる（図５（Ｇ）参照。）。当該工程をダイボンディング工程という。
【００９１】
次に、素子層１１の表面に設けられた導電膜１５と、リードフレーム５９の外部電極５９ｂを、導電部材１６で接続させる。ここでは、導電部材１６として、ワイヤーを用いる。導電部材１６としてワイヤーを用いて素子層１１とリードフレーム５９の外部電極５９ｂを接続する工程をワイヤボディング工程という。
【００９２】
なお、導電部材１６としてワイヤーの代わりに球状のはんだを用い、素子層１１に導電部材１６を設けてもよい。この場合、半導体装置において端子１２は不要であり、導電部材１６が端子としての機能を有する。
【００９３】
こののち、素子層１１および導電部材１６と、リードフレーム５９の一部とを有機樹脂層等で封止する。当該工程により、素子層１１および導電部材１６が湿気や汚染物質等によって汚染されることを防ぐことができる。当該工程をモールド封止工程という。
【００９４】
次に、リードフレーム５９の外部電極５９ｂをメッキ処理することで、外部電極５９ｂが酸化されることを防ぐと共に、のちにプリント基板に実装する際の半田づけを、より確実に行うことができる。
【００９５】
図５（Ｈ）に示すように、リードフレーム５９より半導体装置を個片に切断する。当該工程をリード加工工程という。次に、外部電極５９ｂを実装しやすい形状に加工して、端子１２を形成する。例えば、外部電極５９ｂを曲げて、Ｌ字型またはＪ字型の端子としてもよい。当該工程をフォーミング工程という。
【００９６】
以上の工程により、半導体装置１０を作製することができる。
【００９７】
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定されない。例えば、本発明の一態様として、保護膜３４、３５、３６、または、封止領域２２などが設けられている場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様は、保護膜３４、３５、３６、または、封止領域２２などが設けられていなくてもよい。
【００９８】
または、封止領域２２は、平面形状において閉ループ状でなく、一部分断されていてもよい。
【００９９】
または、本発明の一態様として、トランジスタ３２、３３などのチャネルなどにおいて、酸化物半導体膜を用いた場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、本発明の一態様では、トランジスタのチャネルなどにおいて、酸化物半導体が設けられていなくてもよい。例えば、チャネルやその近傍、ソース領域、ドレイン領域などにおいて、場合によっては、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、などを有する材料で形成してもよい。
【０１００】
本実施の形態に示す構成および方法などは、他の実施の形態に示す構成および方法などと適宜組み合わせて用いることができる。また、本実施の形態に示す構成は、実施の形態内に示す他の構成と適宜組み合わせて用いることができる。
【０１０１】
（実施の形態２）
本実施の形態では、半導体装置に含まれる素子層の構造について、図６乃至図２０を用いて説明する。本実施の形態では、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を、図面を用いて説明する。
【０１０２】
＜半導体装置の構成１＞
図６は、半導体装置に含まれる素子層の側面近傍の断面模式図である。
【０１０３】
図６（Ａ）に示すように、素子層１１は、上部にトランジスタ３２および容量素子３９を有し、下部にトランジスタ３３ａおよびトランジスタ３３ｂを有する。トランジスタ３２および容量素子３９は、プラグとしての機能を有する導電膜１６１ｂ、１６５および配線としての機能を有する導電膜１６３ｂを介して、トランジスタ３３ａと電気的に接続される。
【０１０４】
また、素子層１１は、トランジスタ３２に接する保護膜３４と、トランジスタ３２およびトランジスタ３３ａ、３３ｂの間の保護膜３５とを有する。保護膜３４は、トランジスタ３２に接すると共に、保護膜３４および保護膜３５の間に設けられる絶縁膜の開口部に形成される。なお、保護膜３４および保護膜３５の間に設けられる絶縁膜としては、ここでは、絶縁膜１０３があるが、これに限定されない。
【０１０５】
また、素子層１１の側面とトランジスタ３２の間に封止領域２２を有する。封止領域２２は、保護膜３４および保護膜３５が、絶縁膜１０３の開口部において接する領域である。また、素子層１１に含まれるトランジスタ３２は、保護膜３４および保護膜３５で囲まれる。
【０１０６】
はじめに、素子層１１に含まれるトランジスタ３２について説明する。
【０１０７】
トランジスタ３２は、ゲート電極としての機能を有する導電膜１０１と、ゲート絶縁膜としての機能を有する絶縁膜１０３と、酸化物半導体膜１０５と、ソース電極およびドレイン電極としての機能を有する導電膜１０７、１０８と、ゲート絶縁膜としての機能を有する絶縁膜１０９と、ゲート電極としての機能を有する導電膜１１１とを有する。
【０１０８】
導電膜１０１は、保護膜３５上に設けられる。絶縁膜１０３は、保護膜３５および導電膜１０１上に設けられる。酸化物半導体膜１０５は、絶縁膜１０３上に設けられる。導電膜１０７、１０８は、酸化物半導体膜１０５の上面および側面または酸化物半導体膜１０５の側面に少なくとも接する。絶縁膜１０９は、酸化物半導体膜１０５および導電膜１０７、１０８上に設けられる。導電膜１１１は、絶縁膜１０９を介して、酸化物半導体膜１０５と重なる。
【０１０９】
トランジスタ３２は２つのゲート電極を有する。一方の電極は、トランジスタ３２のオン状態およびオフ状態を制御する機能を有する。他方の電極は、トランジスタ３２のしきい値電圧を制御する機能を有する。トランジスタ３２のゲート電極の一方にしきい値電圧が正となる電圧を印加することで、トランジスタの電気特性をノーマリーオフ特性とすることができる。
【０１１０】
導電膜１０１は、トランジスタ３２のしきい値電圧を制御する機能を有する。導電膜１０１は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、マンガン、タングステンから選ばれた金属元素、上述した金属元素を成分とする合金、または上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、導電膜１０１は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、銅−マグネシウム合金膜上に銅膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、銅−マグネシウム合金膜と、その銅−マグネシウム合金膜に重ねて銅膜を積層し、さらにその上に銅−マグネシウム合金膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一、または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【０１１１】
また、導電膜１０１は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【０１１２】
なお、導電膜１０１に含まれる元素が絶縁膜１０３に拡散しないことが好ましい。例えば、導電膜１０１として、タングステン、タンタル、モリブデン、銅、チタン、アルミから選ばれた元素の一、または複数を組み合わせた合金膜、または微量元素を添加した合金膜等を用いることで、導電膜１０１に含まれる元素が絶縁膜１０３に拡散しにくい。
【０１１３】
また、導電膜１０１として、Ｉｎ−Ｇａ−Ｚｎ酸化窒化物膜、Ｉｎ−Ｓｎ酸化窒化物膜、Ｉｎ−Ｇａ酸化窒化物膜、Ｉｎ−Ｚｎ酸化窒化物膜、金属酸化窒化物膜（ＳｎＯＮ，ＩｎＯＮ）の金属酸化窒化膜等、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化窒化物膜を用いる場合、少なくとも酸化物半導体膜１０５より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ酸化窒化物膜を用いる。なお、上記金属酸化窒化膜、または金属窒化膜を用いて導電膜１０１を形成する場合、導電膜１０１上に金属、酸素、または窒素の拡散を防ぐ保護膜を形成することが好ましい。保護膜の一例としては、タングステン、タンタル、モリブデン、銅、チタン、アルミから選ばれた元素の一、または複数を組み合わせた合金膜、または微量元素を添加した合金膜がある。
【０１１４】
絶縁膜１０３としては、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ金属酸化物などを用いればよく、積層または単層で設ける。
【０１１５】
なお、絶縁膜１０３としては、欠陥の少ない膜または不純物の少ない膜を用いることで、トランジスタの電気特性の変動、またはしきい値電圧のシフト等を低減することが可能であるため、好ましい。
【０１１６】
また、絶縁膜１０３として、加熱により酸素を放出する酸化絶縁膜を用いることで、加熱処理により絶縁膜１０３に含まれる酸素を、酸化物半導体膜１０５に移動させることが可能であるため好ましい。この結果、酸化物半導体膜１０５に含まれる酸素欠損量を低減することが可能であり、トランジスタ３２の信頼性を高めることができる。
【０１１７】
絶縁膜１０３として保護膜を用いることで、外部から酸化物半導体膜１０５への水素の侵入を防ぐことができる。
【０１１８】
また、絶縁膜１０３として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウム、酸化アルミニウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
【０１１９】
絶縁膜１０３の厚さは、５ｎｍ以上４００ｎｍ以下、または５ｎｍ以上３００ｎｍ以下、または１０ｎｍ以上５０ｎｍ以下とするとよい。なお、絶縁膜１０３の厚さを小さくすることで、導電膜１０１に印加する電圧を低くすることが可能であり、半導体装置の消費電力を低減することができる。
【０１２０】
酸化物半導体膜１０５は、Ｉｎ若しくはＧａを含む酸化物半導体膜であり、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍｇ酸化物膜、Ｚｎ−Ｍｇ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、またはＮｄ）等を用いて形成することができる。
【０１２１】
なお、酸化物半導体膜１０５がＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、ＺｎおよびＯを除いてのＩｎとＭの原子の比率は、好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくは、Ｉｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
【０１２２】
酸化物半導体膜１０５中のインジウムやガリウムなどの含有量は、飛行時間型二次イオン質量分析法（ＴＯＦ−ＳＩＭＳ）や、Ｘ線電子分光法（ＸＰＳ）、ＩＣＰ質量分析（ＩＣＰ−ＭＳ）で比較できる。
【０１２３】
酸化物半導体膜１０５は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上であるため、トランジスタ３２のオフ電流を低減することができる。
【０１２４】
酸化物半導体膜１０５の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
【０１２５】
酸化物半導体膜１０５に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
【０１２６】
このため、酸化物半導体膜１０５は、酸素欠損と共に、水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１０５において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、または５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。この結果、トランジスタ３２は、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
【０１２７】
なお、酸化物半導体膜１０５中の不純物濃度は二次イオン分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定することができる。
【０１２８】
また、酸化物半導体膜１０５において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１０５において酸素欠損が増加し、ｎ型領域が形成されてしまう。このため、酸化物半導体膜１０５におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。この結果、トランジスタ３２は、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
【０１２９】
また、酸化物半導体膜１０５において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜１０５のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。この結果、トランジスタ３２は、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
【０１３０】
また、酸化物半導体膜１０５に窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型領域が形成されてしまう。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
【０１３１】
酸化物半導体膜１０５の不純物を低減することで、酸化物半導体膜のキャリア密度を低減することができる。このため、酸化物半導体膜１０５は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下であることが好ましい。
【０１３２】
酸化物半導体膜１０５として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができる。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）になりやすい。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。
【０１３３】
以下では、酸化物半導体膜の構造について説明する。
【０１３４】
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
【０１３５】
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
【０１３６】
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
【０１３７】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０１３８】
試料面と概略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【０１３９】
一方、試料面と概略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０１４０】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
【０１４１】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０１４２】
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
【０１４３】
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
【０１４４】
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
【０１４５】
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
【０１４６】
次に、微結晶酸化物半導体膜について説明する。
【０１４７】
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。
【０１４８】
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
【０１４９】
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
【０１５０】
次に、非晶質酸化物半導体膜について説明する。
【０１５１】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
【０１５２】
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
【０１５３】
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
【０１５４】
なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体（ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
【０１５５】
ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。
【０１５６】
なお、ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０１５７】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ＯＳ膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０１５８】
導電膜１０７、１０８は、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、マンガン、またはタングステンなどの金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム合金膜上に銅膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造、銅−マグネシウム合金膜と、その銅−マグネシウム合金膜に重ねて銅膜を積層し、さらにその上に銅−マグネシウム合金膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【０１５９】
なお、酸化物半導体膜１０５において、導電膜１０１、１１１と重なり、且つ導電膜１０７、１０８の間に挟まれる領域をチャネル形成領域という。また、チャネル形成領域において、キャリアが主に流れる領域をチャネル領域という。ここでは、導電膜１０７、１０８の間に設けられる酸化物半導体膜１０５がチャネル領域である。また、導電膜１０７、１０８の間の距離をチャネル長という。
【０１６０】
また、導電膜１０７、１０８として、タングステン、チタン、アルミニウム、銅、モリブデン、クロム、またはタンタル単体若しくは合金等の、酸素と結合しやすい導電材料を用いることが好ましい。後のプロセス温度が比較的高くできることなどから、融点の比較的高いタングステンやチタンを用いることが好ましい。なお、酸素と結合しやすい導電材料には、酸素が拡散しやすい材料も含まれる。この結果、酸化物半導体膜１０５に含まれる酸素と導電膜１０７、１０８に含まれる導電材料とが結合し、酸化物半導体膜１０５において、酸素欠損領域が形成される。また、酸化物半導体膜１０５に導電膜１０７、１０８を形成する導電材料の構成元素の一部が混入する場合もある。この結果、少なくとも酸化物半導体膜１０５において、導電膜１０７、１０８と接する領域にｎ型領域（低抵抗領域）が形成される。ｎ型領域（低抵抗領域）は、ソース領域およびドレイン領域としての機能を有する。
【０１６１】
なお、低抵抗領域に接する導電膜１０７、１０８では、一部酸素の濃度が高い領域が形成されうる。また、低抵抗領域に接する導電膜１０７、１０８では、酸化物半導体膜１０５の構成元素が混入することがある。すなわち、酸化物半導体膜１０５の導電膜１０７、１０８に接触する界面近傍には、当該接触した２層の混合領域または混合層とも呼ぶことのできる箇所が形成されていることもある。
【０１６２】
ｎ型領域（低抵抗領域）は導電性が高いため、酸化物半導体膜１０５と導電膜１０７、１０８との接触抵抗を低減することが可能であり、トランジスタのオン電流を増大させることが可能である。
【０１６３】
絶縁膜１０９は、絶縁膜１０３の材料を適宜用いることができる。
【０１６４】
導電膜１１１は、導電膜１０１の材料を適宜用いることができる。
【０１６５】
次に、容量素子３９について説明する。
【０１６６】
容量素子３９は、導電膜１０７と、絶縁膜１１９と、導電膜１２１とを有する。
【０１６７】
導電膜１０７は、トランジスタ３２のソース電極またはドレイン電極としての機能を有する導電膜である。このため、容量素子３９は、トランジスタ３２のソース電極またはドレイン電極と電気的に接続される。
【０１６８】
絶縁膜１１９は、トランジスタ３２のゲート絶縁膜としての機能を有する絶縁膜１０９と同時に形成される。
【０１６９】
導電膜１２１は、トランジスタ３２のゲート電極としての機能を有する導電膜１１１と同時に形成される。
【０１７０】
容量素子３９は、トランジスタ３２と同時に形成されるため、工程数を削減することが可能である。
【０１７１】
次に、トランジスタ３３ａ、３３ｂについて説明する。ここでは、トランジスタ３３ａ、３３ｂは同じ構造であるため、トランジスタ３３ａを用いて説明する。
【０１７２】
トランジスタ３３ａは、基板１３０にチャネル領域が形成されるトランジスタである。また、トランジスタ３３ａは、チャネル領域１３１、ｐ型の不純物領域１３３、ゲート絶縁膜としての機能を有する絶縁膜１３５、ゲート電極としての機能を有する導電膜１３７を有している。導電膜１３７の側面には側壁絶縁膜１３９が設けられている。ｐ型の不純物領域１３３は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域、エクステンション領域、およびソース領域またはドレイン領域としての機能を有する。ｐ型の不純物領域１３３において、側壁絶縁膜１３９と重ならない領域は、側壁絶縁膜１３９と重なる領域と比較して不純物濃度が高い。
【０１７３】
基板１３０としては、実施の形態１で示したトランジスタ３３を形成するために用いる半導体基板を適宜用いることができる。ここでは、基板１３０としてｐ型の単結晶シリコン基板を用いる。
【０１７４】
なお、トランジスタ３３ａに含まれるｐ型の不純物領域１３３、絶縁膜１３５、導電膜１３７、および側壁絶縁膜１３９はそれぞれ、公知のＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）に含まれる絶縁膜および導電膜の材料を適宜用いて形成することができる。
【０１７５】
次に、トランジスタ３２、トランジスタ３３ａ、トランジスタ３３ｂ、容量素子３９それぞれの間に形成される絶縁膜および導電膜について説明する。
【０１７６】
基板１３０に、素子分離領域としての機能を有する絶縁膜１４１が形成される。絶縁膜１４１は、基板１３０に形成される他のトランジスタと、トランジスタ３３ａ、３３ｂを分離している。また、ｐ型の不純物領域１３３、導電膜１３７、側壁絶縁膜１３９、絶縁膜１４１上に、絶縁膜１４３が形成され、絶縁膜１４３上に絶縁膜１４５が形成される。
【０１７７】
絶縁膜１４３および絶縁膜１４５の開口部に、プラグとしての機能を有する導電膜１６１ａ、１６１ｂ、１６１ｃが形成される。導電膜１６１ａは、トランジスタ３３ａのｐ型の不純物領域１３３に接続される。導電膜１６１ｂは、トランジスタ３３ａの導電膜１３７に接続される。導電膜１６１ｃは、トランジスタ３３ｂのｐ型の不純物領域に接続される。
【０１７８】
絶縁膜１４５および導電膜１６１ａ、１６１ｂ、１６１ｃ上に、配線としての機能を有する導電膜１６３ａ、１６３ｂ、１６３ｃが形成される。導電膜１６３ａは、導電膜１６１ａと接続される。導電膜１６３ｂは、導電膜１６１ｂと接続される。導電膜１６３ｃは、導電膜１６１ｃと接続される。
【０１７９】
絶縁膜１４５および導電膜１６３ａ、１６３ｂ、１６３ｃ上に、絶縁膜１４７が形成される。また、絶縁膜１４７上に保護膜３５が形成される。また、保護膜３５上にトランジスタ３２が形成される。具体的には、保護膜３５上に、トランジスタ３２に含まれる導電膜１０１および絶縁膜１０３が形成される。
【０１８０】
絶縁膜１０３、１４７および保護膜３５の開口部に、プラグとしての機能を有する導電膜１６５が形成される。導電膜１６５は、導電膜１６３ｂおよびトランジスタ３２の導電膜１０７に接続される。
【０１８１】
トランジスタ３２および容量素子３９上に形成される保護膜３４上に、絶縁膜１４９が形成される。絶縁膜１４９上に絶縁膜１５１が形成される。
【０１８２】
絶縁膜１４９、絶縁膜１５１及び保護膜３４の開口部に、プラグとしての機能を有する導電膜１６７が形成される。導電膜１６７は、トランジスタ３２の導電膜１０８に接続される。
【０１８３】
絶縁膜１５１および導電膜１６７上に、配線としての機能を有する導電膜１６９が形成される。導電膜１６９は、導電膜１６７と接続される。
【０１８４】
絶縁膜１５１および導電膜１６９上に絶縁膜１５３が形成される。
【０１８５】
絶縁膜１５３の開口部に、プラグとしての機能を有する導電膜１７１が形成される。導電膜１７１は、導電膜１６９に接続される。
【０１８６】
絶縁膜１５３および導電膜１７１上に、電極パッドとしての機能を有する導電膜１７３が形成される。導電膜１７３は、導電膜１７１と接続される。
【０１８７】
絶縁膜１４３は、水素を含み、加熱により水素を放出する絶縁膜を用いて形成することが好ましい。具体的には、膜の表面温度が１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲で行われる昇温脱離ガス分光法（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ、以下、ＴＤＳ法と記す。）において測定される水素分子の放出量が、５．０×１０２３分子／ｃｍ３以上である絶縁膜を用いて形成することが好ましい。また、ラザフォード後方散乱分析によって測定される水素濃度が２０原子％以上２５原子％以下である絶縁膜を用いて形成することが好ましい。当該絶縁膜としては、例えば、窒化シリコン膜、窒化酸化シリコン膜などがある。
【０１８８】
ここでは、トランジスタ３３ａ、３３ｂは、ｐ型の単結晶シリコン基板を用いて形成される。トランジスタ３３ａ、３３ｂの優れた電気特性を実現するために、トランジスタ３３ａ、３３ｂの作製工程において水素化処理を行い、少なくとも、チャネル領域が形成される単結晶シリコン基板に含まれる欠陥（ダングリングボンド）を修復させる（水素終端させる）ことが好ましい。そこで、絶縁膜１４３として、加熱により水素を放出する絶縁膜を形成することで、絶縁膜１４３から放出される水素により、単結晶シリコン基板の水素化処理を行うことができる。
【０１８９】
一方、酸化物半導体膜を有するトランジスタ３２において、水素は、トランジスタの信頼性を低下させる要因となる。したがって、トランジスタ３２と、トランジスタ３３ａ、３３ｂの間に、保護膜３５を設けることが好ましい。この結果、加熱処理において、絶縁膜１４３に含まれる水素が、トランジスタ３２に拡散することを防ぐことが可能であり、トランジスタ３２の信頼性の低下を抑制すると共に、トランジスタ３３ａ、３３ｂの電気特性を向上させることができる。さらに、素子層１１の端部近傍において、保護膜３４および保護膜３５が接する封止領域２２を有する。また、トランジスタ３２は、保護膜３４および保護膜３５に囲まれる。この結果、絶縁膜１４３及び外部からトランジスタ３２への水素の拡散量を低減することが可能であるため、トランジスタ３２の信頼性の低下を防ぐことができる。
【０１９０】
絶縁膜１４５、１４７、１４９、１５１、１５３は、ポリイミド、アクリル、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また、上記有機材料の他に、炭素を添加した酸化シリコン（ＳｉＯＣ）、フッ素を添加した酸化シリコン（ＳｉＯＦ）、Ｓｉ（ＯＣ２Ｈ５）４を原料とした酸化シリコンであるＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ  ｏｒｔｈｏｓｉｌｉｃａｔｅ）、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜１４５、１４７、１４９、１５１、１５３を形成してもよい。
【０１９１】
なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【０１９２】
また、絶縁膜１４５、１４７、１４９、１５１、１５３は、絶縁膜１０３と同様の材料を適宜用いることができる。
【０１９３】
プラグとしての機能を有する導電膜１６１ａ、１６１ｂ、１６１ｃ、１６５、１６７、１７１は、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。
【０１９４】
また、導電膜１６１ａ、１６１ｂ、１６１ｃ、１６５、１６７、１７１は、水素、水等の拡散を抑制する導電膜を有することが好ましい。例えば、導電膜１６１ａ、１６１ｂ、１６１ｃ、１６５、１６７、１７１は、水素、水等の拡散を抑制する導電膜および導電膜の積層構造とすることが好ましい。水素、水等の拡散を抑制する導電膜として、チタン膜、タンタル膜、窒化チタン膜、窒化タンタル膜、ＩｒｘＴａ１−ｘ（０＜ｘ＜１）膜等がある。
【０１９５】
保護膜３４、３５の開口部において、水等の拡散を抑制する導電膜が保護膜３４、３５と接することで、保護膜３４、３５の開口部から、トランジスタ３２に水素が拡散しにくくなり、トランジスタ３２の信頼性の低減を防ぐことが可能である。
【０１９６】
配線としての機能を有する導電膜１６３ａ、１６３ｂ、１６３ｃ、１６９は、例えば、銅、アルミニウム等の低抵抗な導電性材料を用いることが好ましい。低抵抗な導電性材料を用いることで、導電膜１６３ａ、１６３ｂ、１６３ｃ、１６９を伝播する信号の配線遅延を低減することができる。導電膜１６３ａ、１６３ｂ、１６３ｃ、１６９に銅を用いる場合には、トランジスタ３２、３３ａ、３３ｂのチャネル領域への銅の拡散を防止するため、導電膜１６３ａ、１６３ｂ、１６３ｃ、１６９は、水等の拡散を抑制する導電膜を有することが好ましい。水等の拡散を抑制する導電膜として、例えば窒化タンタル、窒化タンタルとタンタルとの積層、窒化チタン、窒化チタンとチタンとの積層等による膜を用いることができるが、これらの材料からなる膜に限られない。
【０１９７】
電極としての機能を有する導電膜１７３は、アルミニウム、アルミニウムを含む合金、金、または金を含む合金、銅、または銅を含む合金等を用いることができる。
【０１９８】
ここで、トランジスタ３２のチャネル領域が形成される領域の半導体材料と、トランジスタ３３ａ、３３ｂのチャネル領域が形成される領域の半導体材料は、異なる禁制帯幅を持つ材料とすることが望ましい。例えば、トランジスタ３２のチャネル領域が形成される領域の半導体材料に酸化物半導体を用いる場合、トランジスタ３３ａ、３３ｂのチャネル領域が形成される領域の半導体材料に酸化物半導体以外の半導体材料を用いることが好ましい。例えば、結晶性シリコンなどの、酸化物半導体以外の半導体材料を用いたトランジスタは、酸化物半導体を用いたトランジスタよりも高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、オフ電流が低い電気特性により長時間の電荷保持を可能とする。
【０１９９】
例えば、トランジスタ３３ａ、３３ｂのチャネル領域が形成される領域を半導体基板または結晶性シリコン膜を用いて形成した場合、チャネル領域が形成される領域の半導体材料に酸化物半導体を用いたトランジスタ３２よりも高速動作が可能となる。このため、当該トランジスタ３３ａ、３３ｂを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。
【０２００】
なお、上記トランジスタ３２は、ｎチャネル型のトランジスタであるものとして説明するが、ｐチャネル型のトランジスタを用いることができるのはいうまでもない。また、トランジスタ３３ａ、３３ｂは、ｐチャネル型のトランジスタであるとして説明するが、ｎチャネル型のトランジスタを用いることができる。また、特段の説明がない限り、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。例えば、トランジスタ３２とトランジスタ３３ａ、３３ｂとの間に設けられる、絶縁膜、配線として機能する導電膜、プラグとして機能する導電膜の構造は、適宜変更することができる。また、トランジスタ３３と、電極パッドとして機能する導電膜との間に設けられる、絶縁膜、配線として機能する導電膜、プラグとして機能する導電膜の構造は、適宜変更することができる。
【０２０１】
トランジスタ３２は、チャネル領域が形成される領域の半導体材料に酸化物半導体を用いたトランジスタである。トランジスタ３２は、オフ電流が小さいため、この特性を用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない記憶装置を実現することが可能となるため、消費電力を十分に低減することができる。
【０２０２】
また、図６（Ａ）に示すように、トランジスタ３３ａ、３３ｂを形成する基板１３０上に、トランジスタ３２および容量素子３９を形成することができる。即ち、半導体素子を３次元的に積層させることが可能であるため、半導体装置の集積度を高めることができる。
【０２０３】
なお、図６（Ｂ）に示すように、保護膜３５および導電膜１０１を覆う保護膜４０を設けてもよい。絶縁膜１０３の開口部において、保護膜３４および保護膜４０が接する。また、保護膜３５および保護膜４０が接する。
【０２０４】
保護膜４０は、水素、水等の拡散を抑制する機能を有する。このため、保護膜４０は、水素バリア膜としての機能を有する。また、保護膜４０は、水バリア膜としての機能を有する。保護膜４０として、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜等を用いて形成することで、絶縁膜１０３に含まれる酸素が導電膜１０１と反応することを防ぐことが可能である。このため、絶縁膜１０３として、過剰酸素を有する酸化物絶縁膜を用いて形成する場合、絶縁膜１０３に含まれる酸素を酸化物半導体膜１０５に移動させることが可能であり、酸化物半導体膜１０５の酸素欠損を低減することが可能である。
【０２０５】
また、図７に示すように、保護膜３４および保護膜３５が接する封止領域２２が素子層１１の側面の一部であってもよい。
【０２０６】
図６および図７に示す半導体装置の素子層において、トランジスタ３２は、保護膜３４および保護膜３５に囲まれる。このため、外部からトランジスタ３２への水素の拡散量を低減することができる。よって、トランジスタ３２が、酸化物半導体膜を有するトランジスタである場合、トランジスタの電気特性の変動を低減することが可能であり、半導体装置の信頼性を高めることができる。
【０２０７】
＜メモリセルの回路図＞
次に、図８（Ａ）に、本実施の形態に示す半導体装置が有するメモリセル２０１の回路図を示す。メモリセル２０１は、トランジスタＴｒ１、トランジスタＴｒ２、容量素子Ｃｓ、トランジスタＴｒ３を有する。
【０２０８】
トランジスタＴｒ１は酸化物半導体膜を有しており、酸化物半導体膜にチャネル領域が形成される。したがって、トランジスタＴｒ１はオフ電流が極めて低い（オフ抵抗が極めて高い）という特性を有する。トランジスタＴｒ１はデータの書き込みの際にオンとなることから書き込みトランジスタとも呼ばれる。トランジスタＴｒ１はｎ型またはｐ型のトランジスタであるが、以下ではｎ型であるとして説明する。
【０２０９】
トランジスタＴｒ１は、デュアルゲート構造であり、一方のゲートは配線ＷＷＬに電気的に接続される。配線ＷＷＬは書き込みワード線としての機能を有することができる。また、他方のゲートは配線ＢＧＬに電気的に接続される。なお、他方ゲートは、常に一定の電位に保持される構造であってもよい。
【０２１０】
トランジスタＴｒ１のソースおよびドレインの一方は配線ＢＬに電気的に接続される。配線ＢＬはビット線としての機能を有することができる。
【０２１１】
トランジスタＴｒ１のソースおよびドレインの他方は容量素子Ｃｓの一方の電極に電気的に接続される。容量素子Ｃｓの他方の電極は配線ＣＬに電気的に接続される。また、トランジスタＴｒ１のソースおよびドレインの他方はトランジスタＴｒ２のゲートに電気的に接続される。
【０２１２】
なお、配線ＣＬの電位を変動させることにより、トランジスタＴｒ２のゲート（ノードＦＮ）の電位が変動する。配線ＣＬは容量線とも呼ばれる。
【０２１３】
トランジスタＴｒ２はｐ型のトランジスタである。トランジスタＴｒ２のチャネル領域が形成される領域は酸化物半導体、シリコンなど、様々な材料を用いることができる。トランジスタＴｒ２のソースおよびドレインの一方は、トランジスタＴｒ３のソースまたはドレインの一方に接続される。トランジスタＴｒ２のソースおよびドレインの他方は配線ＳＬに電気的に接続される。
【０２１４】
トランジスタＴｒ３はｐ型のトランジスタである。トランジスタＴｒ３のチャネル領域が形成される領域は酸化物半導体、シリコンなど、様々な材料を用いることができる。トランジスタＴｒ３のソースおよびドレインの他方は配線ＢＬに電気的に接続される。トランジスタＴｒ３のゲートは配線ＲＷＬに電気的に接続される。トランジスタＴｒ３は、データの読み出しの際に、トランジスタＴｒ２と配線ＢＬとを導通させるためのもので、選択トランジスタとも呼ばれる。
【０２１５】
配線ＳＬはソース線または電源線としての機能を有することができる。配線ＳＬは一定の電位に保持されることが好ましい。ただし、電源の遮断投入の際に電位の変動があっても構わない。
【０２１６】
図８（Ａ）のメモリセル２０１において、データはノードＦＮの電位として保持される。トランジスタＴｒ１のオフ抵抗が十分に高ければ、かなりの長期にわたってデータを保持することができる。理論的には、データの保持期間は、ノードＦＮとその他のノードとの間のすべての容量（容量素子Ｃｓを含む）と、ノードＦＮとその他のノードとのすべての抵抗（トランジスタＴｒ１のオフ抵抗を含む）とによって決定される。
【０２１７】
例えば、容量が３０ｆＦ、抵抗が１×１０２２Ωであれば、時定数は９．５年であるので、１０年後には、ノードＦＮの電位（と基準となる電位との差）は当初の３５％程度まで低下している。このように電位が低下した場合でも、データの読み出しを誤らない読み出し方法が求められる。
【０２１８】
なお、酸化物半導体膜を有するトランジスタは、半導体基板にチャネル領域を有するｎチャネル型のトランジスタと同等の周波数特性を示す。このため、酸化物半導体膜を有するトランジスタＴｒ１と、半導体基板にチャネル領域を有するｐチャネル型のトランジスタＴｒ２、Ｔｒ３とで作製したメモリセル２０１は、高速動作が可能である。また、酸化物半導体膜を有するトランジスタＴｒ１は、トランジスタＴｒ２、Ｔｒ３と積層することが可能である。このため、３次元的にトランジスタを配置することが可能であるため、集積度の高い半導体装置を作製することができる。または、半導体装置の小型化が可能である。
【０２１９】
以下、図９を用いて、メモリセル２０１へのデータの書き込み動作およびメモリセル２０１からのデータの読み出し動作を説明する。なお、トランジスタＴｒ２、トランジスタＴｒ３のしきい値は０未満かつ、−ＶＤＤより大きいものとする。
【０２２０】
＜書き込み動作＞
データの書き込みはトランジスタＴｒ１をオンとした際に、ビット線である配線ＢＬの電位をデータに応じたものにすることでおこなわれる。基本的にはＤＲＡＭへのデータの書き込み方法と同様である。トランジスタＴｒ１は、トランジスタＴｒ２やトランジスタＴｒ３とはしきい値等が異なるので、ここでは、トランジスタＴｒ１をオンとするときには、そのゲートの電位（配線ＷＷＬの電位）をＶＯＳ＿Ｈ、トランジスタＴｒ１をオフとするときには、そのゲートの電位をＶＯＳ＿Ｌ、とする、なお、ＶＯＳ＿Ｌ＝ＧＮＤ（＜ＶＤＤ）でもよい。
【０２２１】
ここでは、データ”０”を書き込むときには配線ＢＬの電位をＧＮＤ、データ”１”を書き込むときには配線ＢＬの電位をＶＤＤとする。図９の時間Ｔ１で配線ＷＷＬの電位が上昇をはじめ、トランジスタＴｒ１がオンとなる。その結果、ノードＦＮの電位は、データに応じたものとなる。例えば、データ”０”を書き込む場合は、ＧＮＤに、データ”１”を書き込む場合は、ＶＤＤになる。時間Ｔ２に配線ＷＷＬの電位が低下しはじめ、トランジスタＴｒ１がオフとなり、書き込みは終了する。なお、トランジスタＴｒ１がオフとなる際に、トランジスタＴｒ１のゲート（および配線ＷＷＬ）とノードＦＮとの間の容量によって、ノードＦＮの電位が降下する。
【０２２２】
なお、書き込みの際、配線ＢＬと配線ＳＬの間に電流が流れないようにすることが好ましい。例えば、配線ＢＬと配線ＳＬの間の電位差をなくしてもよい。すなわち、配線ＳＬの電位を配線ＢＬと同様、データに応じて変動させるとよい。
【０２２３】
より効果的な方法は、配線ＲＷＬの電位をトランジスタＴｒ３がオフとなるような電位とすることである。ここでは、配線ＢＬ、配線ＳＬの電位はＧＮＤ以上ＶＤＤ以下とする。したがって、配線ＲＷＬの電位をＶＤＤとすれば、トランジスタＴｒ３がオフとなる。なお、本実施の形態では配線ＳＬの電位は、スタンバイ期間以外は、ＶＤＤに維持されるとするが、その他の電位でもよい。
【０２２４】
＜保持動作＞
データの保持の際には、トランジスタＴｒ１をオフとする。図９の時間Ｔ３から時間Ｔ４が、電源が遮断された状態でのデータを保持している期間（スタンバイ期間）を示す。なお、スタンバイ期間では、すべての配線の電位が同一（ここでは、ＧＮＤ）となる。ここで、ノードＦＮの電位がＧＮＤより高かった場合には、ノードＦＮの電位は徐々に低下する。
【０２２５】
データ”０”が書き込まれていた場合には、ノードＦＮの電位はＧＮＤに近い値であるので、変動は問題とならない。しかし、データ”１”が書き込まれていた場合には、当初は、ＶＤＤに近い値であるが、時間の経過とともに低下する。電位の低下分をΔＶとする。上記の条件では、保持の期間が１年程度であれば、電位の低下は１０％程度であるが、１０年後だと、上記のように当初の３５％まで低下してしまう。すなわち、ΔＶ＝０．６５×ＶＤＤ、である。ここでは、データ保持を保証する期間で、ノードＦＮの電位がもっとも低下する場合には、（ＶＤＤ−ΔＶＭＡＸ）になるとする。
【０２２６】
＜読み出し動作＞
データを読み出す動作は、配線ＢＬと配線ＳＬの電位を異なるものとし、その後、トランジスタＴｒ３をオンとすることで、トランジスタＴｒ２のソースとドレイン間に電流が流れるか否かで判断する。ノードＦＮの電位により、トランジスタＴｒ２の導通状態が異なることで、書き込まれていたデータを判断できる。
【０２２７】
具体的には、配線ＲＷＬの電位を適切な値（ここではＶＤＤ）としてトランジスタＴｒ３をオフとし、また、配線ＳＬの電位はＶＤＤとする。配線ＢＬを適切な電位（ここではＧＮＤ）にプリチャージしたのち、浮遊状態にする。そして、配線ＣＬの電位を適切な値（ここではα、ただし、ＧＮＤ＜α＜ＶＤＤ）とした後、時間Ｔ５に、配線ＲＷＬの電位を適切な値（ここではＧＮＤ）としてトランジスタＴｒ３をオンとする。
【０２２８】
この直前まで、データ”０”が書き込まれていた場合には、ノードＦＮの電位はＧＮＤに近い値であるが、配線ＣＬの電位がＧＮＤからαに上昇したことにより、容量素子Ｃｓを介した容量結合により、電位はほぼαとなる。また、データ”１”が書き込まれていた場合には、ノードＦＮの電位はほぼ（ＶＤＤ−ΔＶ＋α−ＧＮＤ）となる。
【０２２９】
ここで、データが正しく読み出されるためには、データ”０”が書き込まれていた場合には、トランジスタＴｒ２はオンであり、配線ＢＬの電位がＧＮＤからＶＤＤまで上昇することが求められ、データ”１”が書き込まれていた場合には、オフであり、配線ＢＬの電位がＧＮＤのままであることが求められる。
【０２３０】
このためには、トランジスタＴｒ２のしきい値をＶｔｈとすると、α＜ＶＤＤ＋Ｖｔｈ、ＶＤＤ−ΔＶ＋α−ＧＮＤ≧ＶＤＤ＋Ｖｔｈ、という２つの不等式を満たすことが求められる。すなわち、ＧＮＤ＋ΔＶ＋Ｖｔｈ≦ＧＮＤ＋ΔＶＭＡＸ＋Ｖｔｈ≦α＜ＶＤＤ＋Ｖｔｈである。
【０２３１】
例えば、ＶＤＤ＝＋１．８［Ｖ］、ＧＮＤ＝０［Ｖ］、Ｖｔｈ＝−０．５［Ｖ］、ΔＶＭＡＸ＝１．２［Ｖ］とするとき、０．７［Ｖ］≦α＜１．３［Ｖ］とすればよい。あるいは、ＶＤＤ＝＋０．９［Ｖ］、ＧＮＤ＝０［Ｖ］、Ｖｔｈ＝−０．４［Ｖ］、ΔＶＭＡＸ＝０．６［Ｖ］とするとき、０．２［Ｖ］≦α＜０．５［Ｖ］とすればよい。
【０２３２】
なお、αは要求される範囲内の任意の値とできるが、ＶＤＤとＧＮＤの平均値（ＶＤＤ／２、ともいう）、あるいは、ＶＤＤとＧＮＤの差をＮ等分したものとＧＮＤとの和（ＶＤＤ／Ｎ、ともいう、ただし、Ｎ＝３、４、５、・・）を用いてもよい。前者の例では、ＶＤＤ／２は０．９［Ｖ］であり、後者の例では、ＶＤＤ／３は、０．３［Ｖ］である。いずれも要求される数値範囲内にある。
【０２３３】
このようにスタンバイ期間において、ノードＦＮの電位が、当初より６０％以上低下する場合（当初の電位の４０％以下である場合）には、読み出し時に配線ＣＬの電位を適度に上昇させることにより、ノードＦＮの電位を上昇させることが好ましい。
【０２３４】
なお、データ”１”のときに当初書き込んだ電位がＶＤＤであるのに、配線ＣＬに出力される電位はＧＮＤである。このようにデータが反転されて出力されることに注意する必要がある。
【０２３５】
また、本実施の形態に示す半導体装置において、図８（Ａ）に示す回路図の代わりに、図８（Ｂ）に示す回路図を用いて、半導体装置を作製することができる。図８（Ｂ）に示す回路図は、トランジスタＴｒ２、Ｔｒ３を有していない点で、図８（Ａ）と相違している。また、容量素子Ｃｓの一方の電極は、配線ＲＷＬに電気的に接続される点で、図８（Ａ）と相違している。
【０２３６】
本実施の形態に示す半導体装置では、チャネル領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【０２３７】
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
【０２３８】
以上のように、微細化および高集積化を実現し、かつ高い電気的特性を付与された半導体装置を提供することができる。
【０２３９】
＜半導体装置の構成２＞
図６および図７と異なる構造の半導体装置の構造について、図１０および図１１を用いて説明する。図１０および図１１は、半導体装置に含まれる素子層１１の断面模式図である。図１０および図１１に示す素子層１１は、基板１８０上にトランジスタ３３ａ、３３ｂが形成されていることを特徴とする。また、図１０および図１１に示す素子層１１は、基板１８０およびトランジスタ３３ａ、３３ｂの間の保護膜３６とトランジスタ３２上の保護膜３４とが、素子層１１の端部近傍で接していることを特徴とする。
【０２４０】
図１０に示す素子層１１は、基板１８０上の保護膜３６と、保護膜３６上の絶縁膜１８３と、絶縁膜１８３上のトランジスタ３３ａ、３３ｂとを有する。また、素子層１１は、トランジスタ３３ａ、３３ｂ上にトランジスタ３２および容量素子３９を有する。また、素子層１１は、トランジスタ３２に接すると共に、保護膜３４および保護膜３６の間に設けられる絶縁膜の開口部に形成される保護膜３４を有する。なお、保護膜３４および保護膜３６の間に設けられる絶縁膜は、ここでは、絶縁膜１８３、１４３、１４５、１４７、１０３であるが、これに限定されない。
【０２４１】
また、素子層１１の側面と、トランジスタ３２およびトランジスタ３３ａ、３３ｂと間に、封止領域２２を有する。封止領域２２は、保護膜３４および保護膜３６が、絶縁膜１８３、１４３、１４５、１４７、１０３の開口部において接する領域である。また、素子層１１に含まれるトランジスタ３２、３３ａ、３３ｂは、保護膜３４および保護膜３６で囲まれる。
【０２４２】
基板１８０としては、様々な基板を用いることができ、特定のものに限定されることはない。基板１８０の一例としては、半導体基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、またはポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、または紙類などがある。特に、単結晶半導体基板、多結晶半導体基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
【０２４３】
また、基板１８０として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板１８０とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置の一部あるいは全部を完成させた後、基板１８０より分離し、他の基板に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
【０２４４】
トランジスタが転載される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
【０２４５】
保護膜３６は、保護膜３４、３５と同様の材料を適宜用いて形成することができる。
【０２４６】
絶縁膜１８３は、トランジスタ３３ａ、３３ｂに含まれる半導体膜の下地膜としての機能を有する。このため、絶縁膜１８３は、半導体膜との界面特性が良好な材料を用いて形成することが好ましい。絶縁膜１８３は、酸化物絶縁膜、窒化物絶縁膜等を適宜用いることができる。酸化物絶縁膜としては、酸化シリコン膜、酸化窒化シリコン膜等を用いることが可能である。窒化物絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等を用いることができる。なお、保護膜３６と、トランジスタ３３ａ、３３ｂに含まれる半導体膜との界面特性が良好な場合、絶縁膜１８３を設けなくともよい。
【０２４７】
次に、トランジスタ３３ａ、３３ｂについて説明する。ここでは、トランジスタ３３ａ、３３ｂは同じ構造であるため、トランジスタ３３ａを用いて説明する。
【０２４８】
トランジスタ３３ａは、半導体膜１８１と、半導体膜１８１上のゲート絶縁膜としての機能を有する絶縁膜１３５と、絶縁膜１３５上のゲート電極としての機能を有する導電膜１３７とを有する。なお、トランジスタ３３ａは、導電膜１３７の側面に接する側壁絶縁膜１３９を有してもよい。
【０２４９】
半導体膜１８１は、非晶質シリコン膜、微結晶シリコン膜、多結晶シリコン膜、単結晶シリコン膜などのシリコン膜を用いて形成することができる。なお、半導体膜１８１は、ゲート電極としての機能を有する導電膜１３７をマスクとして、リン、ボロン等の不純物元素を添加することで、ソース領域およびドレイン領域を形成することができる。
【０２５０】
または、半導体膜１８１は、トランジスタ３２に含まれる酸化物半導体膜を用いて形成することができる。半導体膜１８１として酸化物半導体膜を用いる場合、絶縁膜１４３として、水素を含み、加熱により水素を放出する絶縁膜を用いることで、絶縁膜１４３に含まれる水素が半導体膜１８１に移動する。この結果、絶縁膜１４３に接する半導体膜１８１の抵抗率が低減するため好ましい。
【０２５１】
また、図１１に示すように、保護膜３４および保護膜３６が接する封止領域２２が素子層１１の側面の一部であってもよい。
【０２５２】
図１０および図１１に示す半導体装置の素子層において、トランジスタ３２、３３は、保護膜３４および保護膜３６に囲まれる。このため、外部からトランジスタ３２、３３への水素の拡散量を低減することができる。よって、トランジスタ３２、３３が、酸化物半導体膜を有するトランジスタである場合、トランジスタの電気特性の変動を低減することが可能であり、半導体装置の信頼性を高めることができる。
【０２５３】
＜半導体装置の構成３＞
図６乃至図１１と異なる構造の半導体装置の構造について、図１２および図１３を用いて説明する。図１２および図１３は、半導体装置に含まれる素子層１１の断面模式図である。図１２および図１３に示す素子層１１は、保護膜３４、保護膜３５、および保護膜３６を有し、保護膜３４、保護膜３５、および保護膜３６の少なくとも２つ以上が素子層１１の端部近傍で接することを特徴とする。
【０２５４】
図１２（Ａ）に示す素子層１１は、基板１８０上の保護膜３６と、保護膜３６上の絶縁膜１８３と、絶縁膜１８３上のトランジスタ３３ａ、３３ｂとを有する。また、素子層１１は、トランジスタ３３ａ、３３ｂ上にトランジスタ３２および容量素子３９を有する。また、素子層１１は、トランジスタ３３ａ、３３ｂとトランジスタ３２との間に保護膜３５を有する。また、素子層１１は、トランジスタ３２に接すると共に、保護膜３４および保護膜３６の間に設けられる絶縁膜の開口部に形成される保護膜３４を有する。なお、保護膜３４および保護膜３６の間に設けられる絶縁膜としては、ここでは、絶縁膜１８３、１４３、１４５、１４７、１０３、および保護膜３５があるが、これに限定されない。
【０２５５】
また、素子層１１の側面と、トランジスタ３２およびトランジスタ３３ａ、３３ｂとの間に、封止領域２２を有する。封止領域２２は、保護膜３４および保護膜３６が接する領域２２ａと、保護膜３４および保護膜３５が接する領域２２ｂを有する。領域２２ａは、絶縁膜１８３、１４３、１４５、１４７、１０３、および保護膜３５の開口部において接する領域である。また、領域２２ｂは、保護膜３４および保護膜３５が、保護膜３５の開口部において接する領域である。素子層１１に含まれるトランジスタ３２は、保護膜３４および保護膜３５で囲まれる。また、トランジスタ３３ａ、３３ｂは、保護膜３５および保護膜３６で囲まれる。
【０２５６】
図１２（Ｂ）に示す素子層１１は、基板１８０上の保護膜３６と、保護膜３６上の絶縁膜１８３と、絶縁膜１８３上のトランジスタ３３ａ、３３ｂとを有する。また、素子層１１は、トランジスタ３３ａ、３３ｂ上にトランジスタ３２および容量素子３９を有する。また、素子層１１は、トランジスタ３３ａ、３３ｂとトランジスタ３２との間に保護膜３５を有する。また、素子層１１は、トランジスタ３２に接すると共に、保護膜３４および保護膜３６の間に設けられる絶縁膜の開口部に形成される保護膜３４を有する。
【０２５７】
図１２（Ｂ）に示す素子層１１において、保護膜３５は、保護膜３５および保護膜３６の間に設けられる絶縁膜の開口部に形成される。ここでは、保護膜３５および保護膜３６の間に設けられる絶縁膜として、絶縁膜１８３、１４３、１４５、１４７があるが、これに限定されない。
【０２５８】
また、保護膜３４は、保護膜３５および保護膜３６の間に設けられる絶縁膜の開口部において、保護膜３５と接すると共に、保護膜３４および保護膜３５の間の絶縁膜、ここでは、絶縁膜１０３の開口部に形成される。
【０２５９】
また、素子層１１の側面と、トランジスタ３２およびトランジスタ３３ａ、３３ｂと間に、封止領域２２を有する。封止領域２２は、保護膜３４、保護膜３５、および保護膜３６が、絶縁膜１８３、１４３、１４５、１４７、１０３の開口部において接する領域である。
【０２６０】
また、図１３（Ａ）に示すように、領域２２ａ、２２ｂを有する封止領域２２が、素子層１１の側面の一部に形成されてもよい。領域２２ａは、保護膜３４および保護膜３６が接する領域である。また、領域２２ｂは、保護膜３４および保護膜３５が接する領域である。
【０２６１】
また、図１３（Ｂ）に示すように、保護膜３４、保護膜３５、および保護膜３６が接する封止領域２２が、素子層１１の側面の一部に形成されてもよい。
【０２６２】
図１２および図１３に示す半導体装置の素子層において、トランジスタ３２は、保護膜３４および保護膜３５に囲まれ、トランジスタ３３ａ、３３ｂは、保護膜３５および保護膜３６に囲まれる。このため、外部からトランジスタ３２、３３ａ、３３ｂへの水素の拡散量を低減することができる。よって、トランジスタ３２、３３ａ、３３ｂが、酸化物半導体膜を有するトランジスタである場合、トランジスタの電気特性の変動を低減することが可能であり、半導体装置の信頼性を高めることができる。
【０２６３】
＜半導体装置の構成４＞
図６乃至図１３と異なる構造の半導体装置の構造について、図１４および図１５を用いて説明する。図１４および図１５は、半導体装置に含まれる素子層１１の断面模式図である。図１４および図１５に示す素子層１１は、基板１８０上にトランジスタ３３ａ、３３ｂが形成されていることを特徴とする。また、図１４および図１５に示す素子層１１は、保護膜３４および保護膜３８が、素子層１１の端部近傍で接していることを特徴とする。なお、保護膜３８は、トランジスタ３３ａ、３３ｂのゲート絶縁膜としての機能を有する絶縁膜である。なお、保護膜３８は、水素、水等の拡散を抑制する機能を有する。このため、保護膜３８は、水素バリア膜としての機能を有する。また、保護膜３８は、水バリア膜としての機能を有する。
【０２６４】
図１４に示す素子層１１は、基板１８０上の絶縁膜１８３と、絶縁膜１８３上のトランジスタ３３ａ、３３ｂとを有する。トランジスタ３３ａ、３３ｂは、半導体膜１８１と、ゲート絶縁膜としての機能を有する保護膜３８と、ゲート電極としての機能を有する導電膜１３７とを有する。なお、トランジスタ３３ａ、３３ｂは、導電膜１３７の側面に接する側壁絶縁膜１３９を有してもよい。また、素子層１１は、トランジスタ３３ａ、３３ｂ上にトランジスタ３２および容量素子３９を有する。また、素子層１１は、トランジスタ３２に接すると共に、保護膜３４および保護膜３８の間に設けられる絶縁膜の開口部に形成される保護膜３４を有する。なお、保護膜３４および保護膜３８の間に設けられる絶縁膜としては、ここでは、絶縁膜１４３、１４５、１４７、１０３があるが、これに限定されない。
【０２６５】
また、素子層１１の側面と、トランジスタ３２およびトランジスタ３３ａ、３３ｂと間に、封止領域２２を有する。封止領域２２は、保護膜３４および保護膜３８が、絶縁膜１４３、１４５、１４７、１０３の開口部において接する領域である。
【０２６６】
また、図１５に示すように、保護膜３４および保護膜３８が接する封止領域２２が、素子層１１の側面の一部に形成されてもよい。
【０２６７】
図１４および図１５に示す半導体装置の素子層において、トランジスタ３２は、保護膜３４および保護膜３８に囲まれる。このため、外部からトランジスタ３２への水素の拡散量を低減することができる。よって、トランジスタ３２が、酸化物半導体膜を有するトランジスタである場合、トランジスタの電気特性の変動を低減することが可能であり、半導体装置の信頼性を高めることができる。
【０２６８】
＜半導体装置の構成５＞
図６乃至図１５と異なる構造の半導体装置の構造について、図１６および図１７を用いて説明する。図１６および図１７は、半導体装置に含まれる素子層１１の断面模式図である。図１６および図１７に示す素子層１１は、保護膜３４、保護膜３５、および保護膜３８を有し、保護膜３４、保護膜３５、および保護膜３８の少なくとも２つ以上が素子層１１の端部近傍で接していることを特徴とする。
【０２６９】
図１６（Ａ）に示す素子層１１は、基板１８０上の絶縁膜１８３と、絶縁膜１８３上のトランジスタ３３ａ、３３ｂとを有する。トランジスタ３３ａ、３３ｂは、図１４に示すトランジスタ３３ａ、３３ｂと同様の構造であり、ゲート絶縁膜としての機能を有する保護膜３８を有する。また、素子層１１は、トランジスタ３３ａ、３３ｂ上にトランジスタ３２および容量素子３９を有する。また、素子層１１は、トランジスタ３３ａ、３３ｂとトランジスタ３２との間に保護膜３５を有する。また、素子層１１は、トランジスタ３２に接すると共に、保護膜３４および保護膜３８の間に設けられる絶縁膜の開口部に形成される保護膜３４を有する。なお、保護膜３４および保護膜３８の間に設けられる絶縁膜としては、ここでは、絶縁膜１４３、１４５、１４７、１０３、および保護膜３５があるが、これに限定されない。
【０２７０】
また、素子層１１の側面と、トランジスタ３２およびトランジスタ３３ａ、３３ｂとの間に、封止領域２２を有する。封止領域２２は、保護膜３４および保護膜３８が接する領域２２ａと、保護膜３４および保護膜３５が接する領域２２ｂを有する。領域２２ａは、保護膜３４および保護膜３８が、絶縁膜１４３、１４５、１４７、１０３、および保護膜３５の開口部において接する領域である。また、領域２２ｂは、保護膜３４および保護膜３５が、保護膜３５の開口部において接する領域である。
【０２７１】
図１６（Ｂ）に示す素子層１１は、基板１８０上の絶縁膜１８３と、絶縁膜１８３上のトランジスタ３３ａ、３３ｂとを有する。また、素子層１１は、トランジスタ３３ａ、３３ｂ上に、トランジスタ３２および容量素子３９を有する。トランジスタ３３ａ、３３ｂは、図１４に示すトランジスタ３３ａ、３３ｂと同様の構造であり、ゲート絶縁膜としての機能を有する保護膜３８を有する。また、素子層１１は、トランジスタ３３ａ、３３ｂとトランジスタ３２との間に保護膜３５を有する。また、素子層１１は、トランジスタ３２に接すると共に、保護膜３４および保護膜３８の間に設けられる絶縁膜の開口部に形成される保護膜３４を有する。
【０２７２】
図１６（Ｂ）に示す素子層１１において、保護膜３５は、保護膜３５および保護膜３８の間に設けられる絶縁膜の開口部に形成される。ここでは、保護膜３５および保護膜３８の間に設けられる絶縁膜として、絶縁膜１４３、１４５、１４７があるが、これに限定されない。
【０２７３】
また、保護膜３４は、保護膜３５および保護膜３８の間に設けられる絶縁膜の開口部において、保護膜３５と接すると共に、保護膜３４および保護膜３５の間の絶縁膜、ここでは、絶縁膜１０３の開口部に形成される。
【０２７４】
また、素子層１１の側面と、トランジスタ３２およびトランジスタ３３ａ、３３ｂと間に、封止領域２２を有する。封止領域２２は、保護膜３４、保護膜３５、および保護膜３８が、絶縁膜１４３、１４５、１４７、１０３の開口部において接する領域である。
【０２７５】
また、図１７（Ａ）に示すように、領域２２ａ、２２ｂを有する封止領域２２が、素子層１１の側面の一部に形成されてもよい。領域２２ａは、保護膜３４および保護膜３８が接する領域である。また、領域２２ｂは、保護膜３４および保護膜３５が接する領域である。
【０２７６】
また、図１７（Ｂ）に示すように、保護膜３４、保護膜３５、および保護膜３８が接する封止領域２２が、素子層１１の側面の一部に形成されてもよい。
【０２７７】
図１６および図１７に示す半導体装置の素子層において、トランジスタ３２は、保護膜３４および保護膜３５に囲まれる。このため、外部からトランジスタ３２への水素の拡散量を低減することができる。よって、トランジスタ３２が、酸化物半導体膜を有するトランジスタである場合、トランジスタの電気特性の変動を低減することが可能であり、半導体装置の信頼性を高めることができる。
【０２７８】
＜半導体装置の作製方法＞
次に、図６（Ａ）に示す素子層１１の作製方法について、図１８乃至図２０を用いて説明する。トランジスタ３２、３３ａ、３３ｂの各構成、トランジスタ３２、３３ａ、３３ｂ上の絶縁膜、トランジスタ３２、３３ａ、３３ｂと接続される導電膜の作製方法に関して、特に説明のないものは、公知の作製方法を適宜用いることができる。
【０２７９】
はじめに、基板１３０の一部を用いて形成されるトランジスタ３３ａ、３３ｂの作製方法の一例について説明する。
【０２８０】
図１８（Ａ）に示すように、基板１３０として、単結晶シリコン基板を用い、表面に絶縁膜１４１（フィールド酸化膜とも言う。）で分離した素子形成領域を形成する。素子分離領域としての機能を有する絶縁膜１４１の形成は、ＬＯＣＯＳ法（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ））やＳＴＩ法（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）等を用いることができる。
【０２８１】
次に、基板１３０に絶縁膜を形成する。例えば、熱処理を行って基板１３０の表面を酸化させることにより、絶縁膜として酸化シリコン膜を形成する。また、酸化シリコン膜を形成した後に窒化処理を行うことによって、酸化シリコン膜の表面を窒化させてもよい。
【０２８２】
次に、絶縁膜を覆うように導電膜を形成する。
【０２８３】
次に、導電膜を選択的にエッチングすることによって、絶縁膜上にゲート電極としての機能を有する導電膜１３７を形成する。
【０２８４】
次に、導電膜１３７を覆うように、酸化シリコン膜または窒化シリコン膜等の絶縁膜を形成し、エッチバックを行って、導電膜１３７の側面に側壁絶縁膜１３９を形成する。次に、導電膜１３７および側壁絶縁膜１３９をマスクとして、基板１３０上の絶縁膜をエッチングして、ゲート絶縁膜としての機能を有する絶縁膜１３５を形成する。
【０２８５】
次に、基板１３０に不純物元素を導入することによってｐ型の不純物領域１３３を形成する。ここでは、ｐチャネル型のトランジスタを形成するため、不純物元素としては、ｐ型を付与する不純物元素であるホウ素（Ｂ）やガリウム（Ｇａ）等を用いることができる。
【０２８６】
以上で、基板１３０に、チャネル領域１３１を有するｐチャネル型のトランジスタ３３ａ、３３ｂを作製することができる。なお、トランジスタ３３ａ、３３ｂ上に絶縁膜１４３を形成した後、３５０℃以上６５０℃以下の加熱処理を行って、チャネル領域１３１の水素化処理を行うことが好ましい。
【０２８７】
次に、図１８（Ｂ）に示すように、絶縁膜１４１、ｐ型の不純物領域１３３、絶縁膜１３５、導電膜１３７、側壁絶縁膜１３９、絶縁膜１４３上に絶縁膜１４５を形成する。
【０２８８】
次に、絶縁膜１４３、１４５に開口部を形成すると共に、トランジスタ３３ａ、３３ｂの不純物領域１３３および導電膜１３７のそれぞれ一部を露出させる。次に、絶縁膜１４３、１４５の開口部に、導電膜１６１ａ、１６１ｂ、１６１ｃを形成する。
【０２８９】
次に、図１８（Ｃ）に示すように、絶縁膜１４５および導電膜１６１ａ、１６１ｂ、１６１ｃ上に、配線としての機能を有する導電膜１６３ａ、１６３ｂ、１６３ｃを形成する。なお、導電膜１６３ａは導電膜１６１ａと接続され、導電膜１６３ｂは導電膜１６１ｂと接続され、導電膜１６３ｃは導電膜１６１ｃと接続される。
【０２９０】
次に、絶縁膜１４５および導電膜１６３ａ、１６３ｂ、１６３ｃ上に絶縁膜１４７を形成し、絶縁膜１４７上に保護膜３５を形成する。
【０２９１】
保護膜３５は、スパッタリング法を用いて形成することができる。または、導電膜を形成した後、該導電膜に、酸素ラジカル、酸素原子、酸素原子イオン、および酸素分子イオンの一以上を添加して、酸化物膜を形成することができる。なお、導電膜の厚さは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上２０ｎｍ以下とすることができる。導電膜の厚さを５ｎｍ以上、さらには１０ｎｍ以上とすることで、大面積基板において、ばらつきを低減することができる。一方で、導電膜の厚さを５０ｎｍ以下、さらには２０ｎｍ以下とすることで、生産性を高めることができる。また、酸素ラジカル、酸素原子、酸素原子イオン、および酸素分子イオンの一以上の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。さらには、酸素ラジカル、酸素原子、酸素原子イオン、および酸素分子イオンを導電膜に添加する際に、基板側にバイアスを印加することで、酸素の添加量を増大させることが可能である。
【０２９２】
次に、トランジスタ３２および容量素子３９の作製方法について説明する。
【０２９３】
図１９（Ａ）に示すように、保護膜３５上に、ゲート電極としての機能を有する導電膜１０１を形成する。次に、保護膜３５および導電膜１０１上に絶縁膜１０３を形成する。次に、絶縁膜１０３上に酸化物半導体膜１０５を形成する。
【０２９４】
導電膜１０１の形成方法を以下に示す。はじめに、スパッタリング法、化学気相堆積（ＣＶＤ）法（有機金属化学堆積（ＭＯＣＶＤ）法、メタル化学堆積法、原子層成膜（ＡＬＤ）法あるいはプラズマ化学気相堆積（ＰＥＣＶＤ）法を含む。）、蒸着法、パルスレーザー堆積（ＰＬＤ）法等により導電膜を形成する。次に、該導電膜上にリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜をエッチングして、導電膜１０１を形成する。この後、マスクを除去する。
【０２９５】
また、ＡＬＤ法を利用する成膜装置により導電膜としてタングステン膜を成膜することができる。この場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
【０２９６】
絶縁膜１０３は、スパッタリング法、化学気相堆積（ＣＶＤ）法（有機金属化学堆積（ＭＯＣＶＤ）法、原子層成膜（ＡＬＤ）法あるいはプラズマ化学気相堆積（ＰＥＣＶＤ）法を含む。）、パルスレーザー堆積（ＰＬＤ）法、塗布法、印刷法等を用いて形成することができる。
【０２９７】
絶縁膜１０３として酸化シリコン膜または酸化窒化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体および酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
【０２９８】
また、絶縁膜１０３として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法を用いて、酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
【０２９９】
また、絶縁膜１０３として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法を用いて、酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
【０３００】
また、絶縁膜１０３として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法を用いて、酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
【０３０１】
なお、絶縁膜１０３に、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等のいずれか一以上を添加して、過剰酸素を有する絶縁膜を形成してもよい。絶縁膜１０３に酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等のいずれか一以上を添加する方法としては、イオンドーピング法、イオン注入法等がある。
【０３０２】
酸化物半導体膜１０５の形成方法を以下に示す。はじめに、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、有機金属化学堆積（ＭＯＣＶＤ）法、原子層成膜（ＡＬＤ）法等を用いて、酸化物半導体膜を形成する。次に、リソグラフィ工程によりマスクを形成する。次に、該マスクを用いて酸化物半導体膜をエッチングして、酸化物半導体膜１０５を形成する。この後、マスクを除去する。なお、酸化物半導体膜をエッチングする際に、絶縁膜１０３の一部も同時にエッチングされる場合もある。この場合、絶縁膜１０３において、酸化物半導体膜１０５と重なる領域に、凸部が形成される。
【０３０３】
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
【０３０４】
なお、スパッタリングターゲットの裏面にマグネットを有するマグネトロンスパッタリング装置を用いて酸化物半導体膜を形成する場合、スパッタリングターゲット、マグネット、および基板の一以上を揺動させながら酸化物半導体膜を成膜することで、膜厚分布が均一である酸化物半導体膜を形成することが可能である。
【０３０５】
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガスおよび酸素の混合ガスを適宜用いる。
【０３０６】
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。なお、Ｉｎ−Ｇａ−Ｚｎ酸化物を含むターゲット、好ましくはＩｎ−Ｇａ−Ｚｎ酸化物を含む多結晶ターゲットを用いることで、ＣＡＡＣ−ＯＳ膜および微結晶酸化物半導体膜を形成することが可能である。
【０３０７】
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、好ましくは１５０℃以上４５０℃以下、さらに好ましくは２００℃以上３５０℃以下として、酸化物半導体膜を成膜することで、ＣＡＡＣ−ＯＳ膜を形成することができる。
【０３０８】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【０３０９】
成膜時の不純物混入を抑制することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下、好ましくは−１２５℃以下である成膜ガスを用いる。
【０３１０】
ＡＬＤ法を利用する成膜装置により酸化物半導体膜、例えばＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎＧａＯ２層やＩｎＺｎＯ２層、ＧａＺｎＯ層などの混合化合物層を形成してもよい。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングしたＨ２Ｏガスを用いてもよいが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｚｎ（ＣＨ３）２ガスを用いてもよい。
【０３１１】
なお、酸化物半導体膜を形成した後、該酸化物半導体膜に、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等のいずれか一以上を添加して、酸素欠損が低減された酸化物半導体膜を形成してもよい。酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等のいずれか一以上を添加する方法としては、イオンドーピング法、イオン注入法等がある。
【０３１２】
なお、酸化物半導体膜１０５となる酸化物半導体膜を成膜後、加熱処理を行うことが好ましい。該加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。加熱処理は、酸化物半導体膜を成膜した直後に行ってもよいし、酸化物半導体膜を加工して酸化物半導体膜１０５を形成した後に行ってもよい。加熱処理により、酸化物半導体膜に酸素が供給され、酸化物半導体膜中の酸素欠損を低減することができる。
【０３１３】
次に、絶縁膜１４７、保護膜３５、絶縁膜１０３に開口部を形成すると共に、導電膜１６３ｂの一部を露出させる。次に、図１９（Ｂ）に示すように、絶縁膜１４７、保護膜３５、および絶縁膜１０３の開口部に導電膜１６５を形成する。
【０３１４】
次に、絶縁膜１０３、酸化物半導体膜１０５、および導電膜１６５上に導電膜１０７、１０８を形成する。導電膜１０７、１０８は、導電膜１０１の作製方法を適宜用いることができる。
【０３１５】
次に、酸化物半導体膜１０５および導電膜１０７、１０８上の絶縁膜１０９と、絶縁膜１０９上の導電膜１１１と、導電膜１０７上の絶縁膜１１９と、絶縁膜１１９上の導電膜１２１とを形成する。
【０３１６】
絶縁膜１０９、１１９、および導電膜１１１、１２１の形成方法を以下に示す。はじめに、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、有機金属化学堆積（ＭＯＣＶＤ）法、原子層成膜（ＡＬＤ）法等を用いて、絶縁膜を形成する。次に、該絶縁膜上に、導電膜を形成する。次に、導電膜上に、リソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜をエッチングして、導電膜１１１、１２１を形成する。この後、マスクを除去する。
【０３１７】
なお、当該エッチング工程において、導電膜１０７、１０８が、絶縁膜で覆われているため、導電膜１０７、１０８の表面に電荷が帯電しない。このため、導電膜１０７、１０８と、導電膜１１１、１２１との間において静電破壊が生じにくく、歩留まりを高めることが可能である。
【０３１８】
次に、導電膜１１１、１２１および絶縁膜上に、リソグラフィ工程によりマスクを形成した後、該マスクを用いて、絶縁膜をエッチングして、絶縁膜１０９、１１９を形成する。
【０３１９】
なお、当該エッチング工程において、導電膜１１１、１２１がマスクで覆われているため、導電膜１１１、１２１の表面に電荷が帯電しない。このため、絶縁膜１０９、１１９の形成と共に、導電膜１０７、１０８が露出されても、導電膜１０７、１０８と、導電膜１１１、１２１との間において静電破壊が生じにくく、歩留まりを高めることが可能である。
【０３２０】
以上の工程により、トランジスタ３２のゲート絶縁膜としての機能を有する絶縁膜１０９およびゲート電極としての機能を有する導電膜１１１、並びに容量素子３９の誘電体膜としての機能を有する絶縁膜１１９および電極としての機能を有する導電膜１２１を形成することができる。
【０３２１】
次に、図２０に示すように、絶縁膜１０３の一部をエッチングして、保護膜３５の一部を露出させる。
【０３２２】
次に、保護膜３５、絶縁膜１０３、導電膜１０７、１０８、絶縁膜１０９、絶縁膜１１９、導電膜１１１、導電膜１２１上に、保護膜３４を形成する。この結果、保護膜３４および保護膜３５が接する封止領域２２を形成することができる。
【０３２３】
なお、保護膜３４は、保護膜３５の形成方法を適宜用いることができる。
【０３２４】
封止領域２２は、上面形状において閉ループ状である。この結果、素子層１１において、外部からトランジスタ３２への水素の拡散量を低減することができる。
【０３２５】
次に、保護膜３４上に、絶縁膜１４９、絶縁膜１５１を形成する。次に、絶縁膜１４９、１５１に開口部を形成する。次に、絶縁膜１４９、１５１の開口部に導電膜１０８に接する導電膜１６７を形成する。
【０３２６】
次に、絶縁膜１５１および導電膜１６７上に、導電膜１６９を形成する。
【０３２７】
次に、絶縁膜１５１および導電膜１６９上に絶縁膜１５３を形成した後、絶縁膜１５３に開口部を形成する。次に、絶縁膜１５３の開口部に導電膜１７１を形成する。
【０３２８】
次に、絶縁膜１５３および導電膜１７１上に、導電膜１７３を形成する。
【０３２９】
以上の工程により、半導体装置に含まれる素子層１１を作製することができる。
【０３３０】
ここでは、図６（Ａ）に示す素子層１１の作製方法を説明したが、図１８乃至図２０の作製方法を適宜変形することで、図６（Ｂ）乃至図１７の素子層１１を作製することができる。
【０３３１】
本実施の形態に示す構成および方法などは、他の実施の形態に示す構成および方法などと適宜組み合わせて用いることができる。また、本実施の形態に示す構成は、実施の形態内に示す他の構成と適宜組み合わせて用いることができる。
【０３３２】
（実施の形態３）
本実施の形態では、半導体装置に含まれる素子層の構造について、図２１を用いて説明する。
【０３３３】
本実施の形態では、ＣＭＯＳ回路を有する半導体装置の一例を、図２１を用いて説明する。
【０３３４】
図２１（Ａ）は、半導体装置に含まれるＣＭＯＳ回路２０２の回路図である。図２１（Ａ）に示すＣＭＯＳ回路２０２は、トランジスタＴｒ１およびトランジスタＴｒ２を有する。トランジスタＴｒ１のゲートは、第１の端子Ｐ１に電気的に接続され、トランジスタＴｒ１のソースおよびドレインの一方は、第２の端子Ｐ２に電気的に接続され、トランジスタＴｒ１のソースおよびドレインの他方は、第３の端子Ｐ３に電気的に接続される。
【０３３５】
トランジスタＴｒ２のゲートは、第１の端子Ｐ１に電気的に接続され、トランジスタＴｒ２のソースおよびドレインの一方は、第３の端子Ｐ３に電気的に接続され、トランジスタＴｒ２のソースおよびドレインの他方は、第４の端子Ｐ４に電気的に接続される。
【０３３６】
トランジスタＴｒ１は、デュアルゲート構造であり、一方のゲートは第１の端子Ｐ１に電気的に接続され、他方は第５の端子Ｐ５に電気的に接続される。なお、Ｔｒ１は、必要に応じて、シングルゲート構造とすることができる。
【０３３７】
トランジスタＴｒ１のチャネル領域が形成される領域は酸化物半導体膜を有している。したがって、トランジスタＴｒ１は、オフ電流が極めて低い（オフ抵抗が極めて高い）という特性を有する。トランジスタＴｒ１はｎ型またはｐ型のトランジスタであるが、ここではｎ型であるとして説明する。
【０３３８】
トランジスタＴｒ２はｐ型のトランジスタである。トランジスタＴｒ２のチャネル領域が形成される領域は、酸化物半導体、シリコンなど、様々な材料を用いることができる。
【０３３９】
なお、酸化物半導体膜を有するトランジスタは、半導体基板にチャネル領域を有するｎチャネル型のトランジスタと同等の周波数特性を示す。このため、酸化物半導体膜を有するトランジスタＴｒ１と、半導体基板にチャネル領域を有するｐチャネル型のトランジスタＴｒ２で作製したＣＭＯＳ回路は、高速動作が可能である。また、酸化物半導体膜を有するトランジスタＴｒ１は、トランジスタＴｒ２と積層することが可能である。このため、３次元的にトランジスタを配置することが可能であるため、集積度の高い半導体装置を作製することができる。または、半導体装置の小型化が可能である。
【０３４０】
図２１（Ｂ）は、半導体装置に含まれる素子層１１の側面近傍の拡大断面模式図である。なお、本実施の形態では、素子層１１に含まれる封止領域として、実施の形態２の図６（Ａ）に示す封止領域２２と同じ構造の封止領域を用いて説明するが、適宜、実施の形態２に示す他の封止領域２２の構造を、図２１（Ｂ）に示す封止領域２２に用いることができる。また、素子層１１に含まれるトランジスタ３３ａとして、実施の形態２の図６（Ａ）に示すトランジスタ３３ａを用いて説明するが、適宜、実施の形態２に示す他のトランジスタ３３ａの構造を、トランジスタ３３ａに用いることができる。
【０３４１】
図２１（Ｂ）に示すように、素子層１１は、上部にトランジスタ３２を有し、下部にトランジスタ３３ａを有する。図２１（Ｂ）に示すトランジスタ３２は、図２１（Ａ）に示すトランジスタＴｒ１に相当し、図２１（Ｂ）に示すトランジスタ３３ａは、図２１（Ａ）に示すトランジスタＴｒ２に相当する。また、図２１（Ｂ）に示す導電膜１７３ａは、図２１（Ａ）に示す端子Ｐ３と電気的に接続され、図２１（Ｂ）に示す導電膜１７３ｂは、図２１（Ａ）に示す端子Ｐ２と電気的に接続され、図２１（Ｂ）に示す導電膜１７３ｃは、図２１（Ａ）に示す端子Ｐ４と電気的に接続される。なお、図２１（Ａ）に示す端子Ｐ１、端子Ｐ５は、図２１（Ｂ）において省略する。
【０３４２】
図２１（Ｂ）において、トランジスタ３２に含まれる導電膜１０７と、トランジスタ３３ａに含まれるｐ型不純物領域の一方と、導電膜１７３ａとは、プラグとしての機能を有する導電膜１６１ａ、配線としての機能を有する導電膜１６３ａ、プラグとしての機能を有する導電膜１７５ａ、プラグとしての機能を有する導電膜１６７ａ、配線としての機能を有する導電膜１６９ａ、およびプラグとしての機能を有する導電膜１７１ａにより電気的に接続される。
【０３４３】
また、トランジスタ３２に含まれる導電膜１０８と、導電膜１７３ｂとは、プラグとしての機能を有する導電膜１６７ｂ、配線としての機能を有する導電膜１６９ｂ、およびプラグとしての機能を有する導電膜１７１ｂにより電気的に接続される。
【０３４４】
トランジスタ３３ａに含まれるｐ型不純物領域の他方と、導電膜１７３ｃとは、プラグとしての機能を有する導電膜１６１ｃ、配線としての機能を有する導電膜１６３ｃ、プラグとしての機能を有する導電膜１７５ｃ、プラグとしての機能を有する導電膜１６７ｃ、配線としての機能を有する導電膜１６９ｃ、およびプラグとしての機能を有する導電膜１７１ｃにより電気的に接続される。
【０３４５】
なお、図示しないが、トランジスタ３２に含まれるゲート電極としての機能を有する導電膜１１１は、トランジスタ３３ａに含まれるゲート電極としての機能を有する導電膜１３７と、電気的に接続される。
【０３４６】
また、絶縁膜１４３、１４５の開口部に、プラグとしての機能を有する導電膜１６１ａ、１６１ｂ、１６１ｃが形成される。
【０３４７】
絶縁膜１４５および導電膜１６１ａ、１６１ｂ、１６１ｃ上に、配線としての機能を有する導電膜１６３ａ、１６３ｂ、１６３ｃが形成される。
【０３４８】
絶縁膜１４５および導電膜１６３ａ、１６３ｂ、１６３ｃ上に、絶縁膜１４７が形成される。また、絶縁膜１４７上に保護膜３５が形成される。また、保護膜３５上にトランジスタ３２が形成される。具体的には、保護膜３５上に、トランジスタ３２に含まれる導電膜１０１および絶縁膜１０３が形成される。
【０３４９】
絶縁膜１４７、保護膜３５、酸化物半導体膜１０５、および導電膜１０７の開口部に、プラグとしての機能を有する導電膜１７５ａが形成される。また、絶縁膜１４７、保護膜３５、酸化物半導体膜１０５ａ、および導電膜１０８ａの開口部に、プラグとしての機能を有する導電膜１７５ｃが形成される。なお、酸化物半導体膜１０５ａは、酸化物半導体膜１０５と同時に形成される。また、導電膜１０８ａは、導電膜１０７、１０８と同時に形成される。酸化物半導体膜１０５ａおよび導電膜１０８ａを設けることで、保護膜３４、絶縁膜１４９および絶縁膜１５１の開口部の高さを等しくすることが可能であり、作製工程のばらつきを低減することができる。なお、酸化物半導体膜１０５ａおよび導電膜１０８ａは、形成しなくともよい。
【０３５０】
酸化物半導体膜を有するトランジスタ３２は、トランジスタ３３ａと積層することが可能である。このため、３次元的にトランジスタを配置することが可能であるため、集積度の高い半導体装置を作製することができる。または、半導体装置の小型化が可能である。
【０３５１】
トランジスタ３２上に保護膜３４が形成される。トランジスタ３２上に形成される保護膜３４上に絶縁膜１４９が形成される。絶縁膜１４９上に絶縁膜１５１が形成される。
【０３５２】
保護膜３４、および絶縁膜１４９、１５１の開口部に、プラグとしての機能を有する導電膜１６７ａ、１６７ｂ、１６７ｃが形成される。
【０３５３】
絶縁膜１５１および導電膜１６７ａ、１６７ｂ、１６７ｃ上に、配線としての機能を有する導電膜１６９ａ、１６９ｂ、１６９ｃが形成される。
【０３５４】
絶縁膜１５１および導電膜１６９ａ、１６９ｂ、１６９ｃ上に、絶縁膜１５３が形成される。
【０３５５】
絶縁膜１５３の開口部に、プラグとしての機能を有する導電膜１７１ａ、１７１ｂ、１７１ｃが形成される。
【０３５６】
絶縁膜１５３および導電膜１７１ａ、１７１ｂ、１７１ｃ上に、電極としての機能を有する導電膜１７３ａ、１７３ｂ、１７３ｃが形成される。
【０３５７】
また、素子層１１は、トランジスタ３２に接する保護膜３４と、トランジスタ３２およびトランジスタ３３ａの間の保護膜３５とを有する。保護膜３４は、トランジスタ３２に接すると共に、保護膜３４および保護膜３５の間に設けられる絶縁膜の開口部に形成される。なお、保護膜３４および保護膜３５の間に設けられる絶縁膜としては、ここでは、絶縁膜１０３があるが、これに限定されない。
【０３５８】
また、素子層１１の側面とトランジスタ３２の間に封止領域２２を有する。封止領域２２は、保護膜３４および保護膜３５が、絶縁膜１０３の開口部において接する領域である。また、素子層１１に含まれるトランジスタ３２は、保護膜３４および保護膜３５で囲まれる。
【０３５９】
なお、本実施の形態では、ＣＭＯＳ回路を用いて説明したが、アナログスイッチ回路、ＮＯＲ回路、ＯＲ回路、ＮＡＮＤ回路、ＡＮＤ回路、その他の回路を、トランジスタ３２、３３ａを用いて作製することができる。
【０３６０】
また、特段の説明がない限り、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。例えば、トランジスタ３２とトランジスタ３３ａとの間に設けられる、絶縁膜、配線として機能する導電膜、プラグとして機能する導電膜の構造は、適宜変更することができる。また、トランジスタ３３と、電極パッドとして機能する導電膜との間に設けられる、絶縁膜、配線として機能する導電膜、プラグとして機能する導電膜の構造は、適宜変更することができる。
【０３６１】
本実施の形態に示す構成および方法などは、他の実施の形態に示す構成および方法などと適宜組み合わせて用いることができる。また、本実施の形態に示す構成は、実施の形態内に示す他の構成と適宜組み合わせて用いることができる。
【０３６２】
（実施の形態４）
本実施の形態では、実施の形態１乃至実施の形態３に適用可能なトランジスタの構造について説明する。
【０３６３】
＜トランジスタの構成１＞
図２２（Ａ）乃至図２２（Ｃ）は、半導体装置が有するトランジスタ３２の上面模式図および断面模式図である。図２２（Ａ）はトランジスタ３２の上面模式図であり、図２２（Ｂ）は、図２２（Ａ）の一点鎖線Ａ−Ｂ間の断面模式図であり、図２２（Ｃ）は、図２２（Ａ）の一点鎖線Ｃ−Ｄ間の断面模式図である。なお、図２２（Ａ）では、明瞭化のため、例えば、保護膜３５、絶縁膜１０３、酸化物半導体膜１１３、酸化物半導体膜１１５、絶縁膜１０９などを省略している。
【０３６４】
また、図２２（Ｂ）は、トランジスタ３２のチャネル長方向の断面模式図であり、図２２（Ｃ）は、トランジスタ３２のチャネル幅方向の断面模式図である。図２２に示すトランジスタは、絶縁膜１０３および絶縁膜１０９の間に、複数の酸化物半導体膜が積層されていることを特徴とする。
【０３６５】
図２２に示すトランジスタ３２は、保護膜３５上の導電膜１０１と、保護膜３５および導電膜１０１上の絶縁膜１０３と、絶縁膜１０３に接する酸化物半導体膜１１３と、酸化物半導体膜１１３に接する酸化物半導体膜１１４と、酸化物半導体膜１１４の上面および側面並びに酸化物半導体膜１１３の側面に少なくとも接する導電膜１０７、１０８と、酸化物半導体膜１１４および導電膜１０７、１０８と接する酸化物半導体膜１１５と、酸化物半導体膜１１５を介して酸化物半導体膜１１４と重なる絶縁膜１０９と、絶縁膜１０９と接し、且つ酸化物半導体膜１１５および絶縁膜１０９を介して酸化物半導体膜１１４と重なる導電膜１１１とを有する。
【０３６６】
トランジスタ３２に含まれる絶縁膜１０３は、凸部を有する。また、該凸部上に酸化物半導体膜１１３、１１４が形成される。このため、図２２（Ｃ）に示すように、チャネル幅方向において、導電膜１１１は絶縁膜１０９を介して酸化物半導体膜１１３、１１４の側面と対向する。即ち、導電膜１１１に電圧が印加されると、酸化物半導体膜１１３、１１４は、チャネル幅方向において導電膜１１１の電界で囲まれる。導電膜１１１の電界で酸化物半導体膜が囲まれるトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。ｓ−ｃｈａｎｎｅｌ構造のトランジスタにおいて、オン状態では酸化物半導体膜１１４の全体（バルク）において、キャリアが流れるため、オン電流が増大する。一方、オフ状態の場合、酸化物半導体膜１１４に形成されるチャネル領域の全領域を空乏化するため、オフ電流をさらに小さくすることができる。さらに、トランジスタ３２では、チャネル長を短くしても、トランジスタ３２のオフ電流を小さく抑えることができる。よって、トランジスタ３２は、チャネル長を短くすることで、オンのときには大きいオン電流を得ることができ、オフのときにはオフ電流を小さく抑えることができる。
【０３６７】
また、ｓ−ｃｈａｎｎｅｌ構造を有することで、トランジスタ３２の微細化が可能である。このため、該トランジスタを有する半導体装置の集積度を高めることが可能である。また、半導体装置を高密度化することが可能である。例えば、チャネル長が１ｎｍ以上１００ｎｍ未満、好ましくは５ｎｍ以上６０ｎｍ以下であるトランジスタを有することで半導体装置の集積度を高めることができる。
【０３６８】
以下に、実施の形態２または実施の形態３に示すトランジスタ３２と異なる構成について説明する。
【０３６９】
酸化物半導体膜１１４は、実施の形態２に示すトランジスタ３２の酸化物半導体膜１０５の材料を適宜用いて形成することができる。
【０３７０】
酸化物半導体膜１１３および酸化物半導体膜１１５は、酸化物半導体膜１１４を構成する元素の一種以上から構成される酸化物半導体膜である。このため、酸化物半導体膜１１４と酸化物半導体膜１１３および酸化物半導体膜１１５との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタ３２の電界効果移動度が高くなる。
【０３７１】
酸化物半導体膜１１３および酸化物半導体膜１１５は、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍｇ酸化物膜、Ｚｎ−Ｍｇ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、またはＮｄ）であり、且つ酸化物半導体膜１１４よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜１１３および酸化物半導体膜１１５の伝導帯下端のエネルギーと、酸化物半導体膜１１４の伝導帯下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．２ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。即ち、酸化物半導体膜１１３および酸化物半導体膜１１５の電子親和力と、酸化物半導体膜１１４との電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．２ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【０３７２】
酸化物半導体膜１１３および酸化物半導体膜１１５として、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、またはＮｄを、Ｉｎより高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物半導体膜１１３および酸化物半導体膜１１５のエネルギーギャップを大きくする。（２）酸化物半導体膜１１３および酸化物半導体膜１１５の電子親和力を小さくする。（３）外部からの不純物を遮蔽する。（４）酸化物半導体膜１１４と比較して、酸化物半導体膜１１３および酸化物半導体膜１１５の絶縁性が高くなる。（５）Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、またはＮｄは、酸素との結合力が強い金属元素であるため、酸素欠損が生じにくくなる。
【０３７３】
なお、酸化物半導体膜１１３および酸化物半導体膜１１５は、酸化物半導体膜１１４と比較して絶縁性が高いため、ゲート絶縁膜と同様の機能を有する。
【０３７４】
酸化物半導体膜１１３および酸化物半導体膜１１５がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
【０３７５】
また、酸化物半導体膜１１３、酸化物半導体膜１１４、および酸化物半導体膜１１５がＩｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、またはＮｄ）の場合、酸化物半導体膜１１４と比較して、酸化物半導体膜１１３および酸化物半導体膜１１５に含まれるＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、またはＮｄ）の原子数比が高く、代表的には、酸化物半導体膜１１４に含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。前述のＭで表した元素はインジウムよりも酸素と強く結合するため、酸素欠損が酸化物半導体膜１１３および酸化物半導体膜１１５に生じることを抑制する機能を有する。即ち、酸化物半導体膜１１３および酸化物半導体膜１１５は酸化物半導体膜１１４よりも酸素欠損が生じにくい酸化物半導体膜である。
【０３７６】
酸化物半導体膜１１４がＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、またはＮｄ）の場合、酸化物半導体膜１１４を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜１１４としてＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：１：４．１等がある。
【０３７７】
酸化物半導体膜１１３および酸化物半導体膜１１５がＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｍｇ、またはＮｄ）の場合、酸化物半導体膜１１３および酸化物半導体膜１１５を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体膜１１３および酸化物半導体膜１１５としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：７、Ｉｎ：Ｍ：Ｚｎ＝１：４：８、Ｉｎ：Ｍ：Ｚｎ＝１：５：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：６、Ｉｎ：Ｍ：Ｚｎ＝１：５：７、Ｉｎ：Ｍ：Ｚｎ＝１：５：８、Ｉｎ：Ｍ：Ｚｎ＝１：６：８等がある。
【０３７８】
なお、酸化物半導体膜１１３、酸化物半導体膜１１４および酸化物半導体膜１１５の原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
【０３７９】
なお、原子数比はこれらに限られず、必要とする半導体特性に応じて適切な原子数比のものを用いればよい。
【０３８０】
また、酸化物半導体膜１１３および酸化物半導体膜１１５は同じ組成でもよい。例えば、酸化物半導体膜１１３および酸化物半導体膜１１５としてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、または１：４：５の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いてもよい。
【０３８１】
または、酸化物半導体膜１１３および酸化物半導体膜１１５は異なった組成でもよい。例えば、酸化物半導体膜１１３としてＩｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物半導体膜１１５としてＩｎ：Ｇａ：Ｚｎ＝１：３：４または１：４：５の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いてもよい。
【０３８２】
酸化物半導体膜１１３および酸化物半導体膜１１５の厚さは、３ｎｍ以上１００ｎｍ以下、または３ｎｍ以上５０ｎｍ以下とする。
【０３８３】
ここで、酸化物半導体膜１１４の厚さは、少なくとも酸化物半導体膜１１３よりも厚く形成することが好ましい。酸化物半導体膜１１４が厚いほど、トランジスタのオン電流を高めることができる。また、酸化物半導体膜１１３は、酸化物半導体膜１１４の界面準位の生成を抑制する効果が失われない程度の厚さであればよい。例えば、酸化物半導体膜１１４の厚さは、酸化物半導体膜１１３の厚さに対して、１倍よりも大きく、または２倍以上、または４倍以上、または６倍以上とすればよい。なお、トランジスタのオン電流を高める必要のない場合にはその限りではなく、酸化物半導体膜１１３の厚さを酸化物半導体膜１１４の厚さ以上としてもよい。
【０３８４】
また、酸化物半導体膜１１５も酸化物半導体膜１１３と同様に、酸化物半導体膜１１４の界面準位の生成を抑制する効果が失われない程度の厚さであればよい。例えば、酸化物半導体膜１１３と同等またはそれ以下の厚さとすればよい。酸化物半導体膜１１５が厚いと、導電膜１０１による電界が酸化物半導体膜１１４に届きにくくなる恐れがあるため、酸化物半導体膜１１５は薄く形成することが好ましい。また、酸化物半導体膜１１５に含まれる酸素が導電膜１０７、１０８に拡散し、導電膜１０７、１０８が酸化するのを防ぐため、酸化物半導体膜１１５の膜厚は薄い方が好ましい。例えば、酸化物半導体膜１１５は酸化物半導体膜１１４の厚さよりも薄くすればよい。なおこれに限られず、酸化物半導体膜１１５の厚さは絶縁膜１０９の耐圧を考慮して、トランジスタを駆動させる電圧に応じて適宜設定すればよい。
【０３８５】
酸化物半導体膜１１３、酸化物半導体膜１１４、および酸化物半導体膜１１５に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
【０３８６】
このため、酸化物半導体膜１１３、酸化物半導体膜１１４、および酸化物半導体膜１１５は、酸化物半導体膜１０５と同様に、酸素欠損と共に、水素ができる限り低減されていることが好ましい。
【０３８７】
また、酸化物半導体膜１１３、酸化物半導体膜１１４、および酸化物半導体膜１１５は、酸化物半導体膜１０５と同様に、シリコンや炭素が低減されていることが好ましい。
【０３８８】
また、酸化物半導体膜１１３、酸化物半導体膜１１４、および酸化物半導体膜１１５は、酸化物半導体膜１０５と同様に、アルカリ金属またはアルカリ土類金属の濃度が低減されていることが好ましい。
【０３８９】
また、酸化物半導体膜１１３、酸化物半導体膜１１４、および酸化物半導体膜１１５は、酸化物半導体膜１０５と同様に、窒素の濃度が低減されていることが好ましい。
【０３９０】
酸化物半導体膜１１３、酸化物半導体膜１１４、および酸化物半導体膜１１５の不純物を低減することで、酸化物半導体膜１０５と同様に、キャリア密度を低減することができる。
【０３９１】
酸化物半導体膜１１３、酸化物半導体膜１１４、および酸化物半導体膜１１５として、酸化物半導体膜１０５と同様に、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができる。
【０３９２】
酸化物半導体膜１１３、酸化物半導体膜１１４、および酸化物半導体膜１１５の結晶構造は、酸化物半導体膜１０５に示す結晶構造を適宜用いることができる。
【０３９３】
酸化物半導体膜１１４と比較して酸素欠損の生じにくい酸化物半導体膜を酸化物半導体膜１１４の上下に接して設けることで、酸化物半導体膜１１４における酸素欠損を低減することができる。また、酸化物半導体膜１１４は、酸化物半導体膜１１４を構成する金属元素の一以上を有する酸化物半導体膜１１３、１１５と接するため、酸化物半導体膜１１３と酸化物半導体膜１１４との界面、酸化物半導体膜１１４と酸化物半導体膜１１５との界面における界面準位密度が極めて低い。このため、酸化物半導体膜１１３または酸化物半導体膜１１５に酸素を添加した後、加熱処理を行うことで該酸素が酸化物半導体膜１１３、１１５から酸化物半導体膜１１４へ酸素が移動するが、このときに界面準位において酸素が捕獲されにくく、効率よく酸化物半導体膜１１３または酸化物半導体膜１１５に含まれる酸素を酸化物半導体膜１１４へ移動させることが可能である。この結果、酸化物半導体膜１１４に含まれる酸素欠損を低減することが可能である。また、酸化物半導体膜１１３または酸化物半導体膜１１５に酸素が添加されるため、酸化物半導体膜１１３、１１５の酸素欠損を低減することが可能である。即ち、少なくとも酸化物半導体膜１１４の局在準位密度を低減することができる。
【０３９４】
また、酸化物半導体膜１１４が、構成元素の異なる絶縁膜（例えば、酸化シリコン膜）と接する場合、界面準位が形成され、該界面準位はチャネルを形成することがある。このような場合、しきい値電圧の異なる第２のトランジスタが出現し、トランジスタの見かけ上のしきい値電圧が変動することがある。しかしながら、酸化物半導体膜１１４を構成する金属元素を一種以上含む酸化物半導体膜１１３および酸化物半導体膜１１５が酸化物半導体膜１１４と接するため、酸化物半導体膜１１３と酸化物半導体膜１１４の界面、および酸化物半導体膜１１５と酸化物半導体膜１１４の界面に界面準位を形成しにくくなる。
【０３９５】
また、酸化物半導体膜１１３、酸化物半導体膜１１５は、絶縁膜１０３、１０９の構成元素が酸化物半導体膜１１４へ混入して、不純物による準位が形成されることを抑制するためのバリア膜としても機能する。
【０３９６】
例えば、絶縁膜１０３、１０９として、シリコンを含む絶縁膜を用いる場合、該絶縁膜１０３、１０９中のシリコン、または絶縁膜１０３、１０９中に混入されうる炭素が、酸化物半導体膜１１３または酸化物半導体膜１１５の中へ界面から数ｎｍ程度まで混入することがある。シリコン、炭素等の不純物が酸化物半導体膜１１４中に入ると不純物準位を形成し、不純物準位がドナーとなり電子を生成することでｎ型化することがある。
【０３９７】
しかしながら、酸化物半導体膜１１３、酸化物半導体膜１１５の膜厚が、数ｎｍよりも厚ければ、混入したシリコン、炭素等の不純物が酸化物半導体膜１１４にまで到達しないため、不純物準位の影響は低減される。
【０３９８】
よって酸化物半導体膜１１３、１１５を設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
【０３９９】
また、絶縁膜１０３、１０９と酸化物半導体膜１１４との界面にチャネルが形成される場合、該界面で界面散乱が起こり、トランジスタの電界効果移動度が低くなる。しかしながら、酸化物半導体膜１１４を構成する金属元素を一種以上含む酸化物半導体膜１１３、１１５が酸化物半導体膜１１４に接して設けられるため、酸化物半導体膜１１４と酸化物半導体膜１１３、１１５との界面ではキャリアの散乱が起こりにくく、トランジスタの電界効果移動度を高くすることができる。
【０４００】
本実施の形態においては、酸化物半導体膜１１４の酸素欠損量、さらには酸化物半導体膜１１４に接する酸化物半導体膜１１３、酸化物半導体膜１１５の酸素欠損量を低減することが可能であり、酸化物半導体膜１１４の局在準位密度を低減することができる。この結果、本実施の形態に示すトランジスタ３２は、しきい値電圧の変動が少なく、信頼性が高い。また、本実施の形態に示すトランジスタ３２は優れた電気特性を有する。
【０４０１】
なお、酸化物半導体膜１１４において、導電膜１１１と重なり、且つ導電膜１０７、１０８の間に挟まれる領域をチャネル形成領域という。また、チャネル形成領域において、キャリアが主に流れる領域をチャネル領域という。ここでは、導電膜１０７、１０８の間に設けられる酸化物半導体膜１１４がチャネル領域である。また、導電膜１０７、１０８の間の距離をチャネル長という。
【０４０２】
絶縁膜１０９の側面は、図２２（Ｂ）に示すように、導電膜１１１および酸化物半導体膜１１５の側面と、略一致してもよい。または、実施の形態２に示すように、絶縁膜１０９の側面は、導電膜１１１の側面の外側に位置してもよい。
【０４０３】
図２２に示すトランジスタは、実施の形態２に示すトランジスタの作製方法において、図１９（Ａ）に示す酸化物半導体膜１０５の代わりに、酸化物半導体膜１１３および酸化物半導体膜１１４を積層形成することで、作製できる。
【０４０４】
次に、導電膜１０７、１０８を形成した後、酸化物半導体膜１１５となる酸化物半導体膜、絶縁膜１０９となる絶縁膜、および導電膜１１１となる導電膜を形成した後、導電膜上にリソグラフィ工程を用いてマスクを形成する。次に、該マスクを用いて、酸化物半導体膜、絶縁膜、および導電膜をそれぞれエッチングすることで、酸化物半導体膜１１５、絶縁膜１０９、および導電膜１１１を形成することができる。以上の工程により、トランジスタ３２を作製することができる。
【０４０５】
＜バンド構造＞
ここで、バンド構造について説明する。バンド構造は、理解を容易にするため絶縁膜１０３、酸化物半導体膜１１３、酸化物半導体膜１１４、酸化物半導体膜１１５および絶縁膜１０９の伝導帯下端のエネルギー（Ｅｃ）を示す。
【０４０６】
図２３（Ａ）および図２３（Ｂ）に示すように、酸化物半導体膜１１３、酸化物半導体膜１１４、酸化物半導体膜１１５において、伝導帯下端のエネルギー（Ｅｃ）が連続的に変化する。これは、酸化物半導体膜１１３、酸化物半導体膜１１４、酸化物半導体膜１１５を構成する元素が共通することにより、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体膜１１３、酸化物半導体膜１１４、酸化物半導体膜１１５は組成が異なる膜の積層体ではあるが、物性的に連続であるということもできる。
【０４０７】
主成分を共通として積層された酸化物半導体膜は、各層を単に積層するのではなく連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸（Ｕ  Ｓｈａｐｅ  Ｗｅｌｌ）構造）が形成されるように作製する。すなわち、各層の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないように積層構造を形成する。仮に、積層された多層膜の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまう。
【０４０８】
なお、図２３（Ａ）では、酸化物半導体膜１１３と酸化物半導体膜１１５の伝導帯下端のエネルギー（Ｅｃ）が同様である場合について示したが、それぞれが異なっていてもよい。例えば、酸化物半導体膜１１３よりも酸化物半導体膜１１５の伝導帯下端のエネルギー（Ｅｃ）が真空準位側である場合、バンド構造の一部は、図２３（Ｂ）のように示される。
【０４０９】
図２３（Ａ）、図２３（Ｂ）より、酸化物半導体膜１１４がウェル（井戸）となり、トランジスタ３２において、チャネルが酸化物半導体膜１１４に形成されることがわかる。なお、酸化物半導体膜１１３、酸化物半導体膜１１４、酸化物半導体膜１１５は伝導帯下端のエネルギー（Ｅｃ）が連続的に変化するＵ字型の井戸構造のチャネルを埋め込みチャネルということもできる。
【０４１０】
なお、酸化物半導体膜１１３および酸化物半導体膜１１５と、酸化シリコン膜などの絶縁膜との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物半導体膜１１３および酸化物半導体膜１１５があることにより、酸化物半導体膜１１４と当該トラップ準位とを遠ざけることができる。ただし、酸化物半導体膜１１３または酸化物半導体膜１１５のＥｃと、酸化物半導体膜１１４のＥｃとのエネルギー差が小さい場合、酸化物半導体膜１１４の電子がエネルギー差を越えてトラップ準位に達することがある。電子がトラップ準位に捕獲されることで、絶縁膜界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
【０４１１】
したがって、トランジスタのしきい値電圧の変動を低減するには、酸化物半導体膜１１３および酸化物半導体膜１１５のＥｃと、酸化物半導体膜１１４のＥｃとの間にエネルギー差を設けることが必要となる。それぞれの当該エネルギー差は、０．１ｅＶ以上が好ましく、０．２ｅＶ以上がより好ましい。
【０４１２】
なお、酸化物半導体膜１１３、酸化物半導体膜１１４、酸化物半導体膜１１５には、結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタに安定した電気特性を付与することができる。
【０４１３】
また、図２３（Ｂ）に示すようなバンド構造において、酸化物半導体膜１１５を設けず、酸化物半導体膜１１４と絶縁膜１０９の間にＩｎ−Ｇａ酸化物（たとえば、原子数比がＩｎ：Ｇａ＝７：９３のＩｎ−Ｇａ酸化物）を設けてもよい。
【０４１４】
酸化物半導体膜１１４は、酸化物半導体膜１１３および酸化物半導体膜１１５よりも電子親和力の大きい酸化物半導体膜を用いる。例えば、酸化物半導体膜１１４として、酸化物半導体膜１１３および酸化物半導体膜１１５よりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．２ｅＶ以上０．４ｅＶ以下大きい酸化物半導体膜を用いる。
【０４１５】
本実施の形態に示すトランジスタは、酸化物半導体膜１１４を構成する金属元素を一種以上含んでいる酸化物半導体膜１１３、１１５を有しているため、酸化物半導体膜１１３と酸化物半導体膜１１４との界面、および酸化物半導体膜１１５と酸化物半導体膜１１４との界面に界面準位を形成しにくくなる。よって酸化物半導体膜１１３、１１５を設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきや変動を低減することができる。
【０４１６】
また、絶縁膜１０９と酸化物半導体膜１１４との界面にチャネルが形成される場合、該界面で界面散乱がおこり、トランジスタの電界効果移動度が低下する場合がある。しかしながら、本構成のトランジスタにおいては、酸化物半導体膜１１４を構成する金属元素を一種以上含んで酸化物半導体膜１１５を有しているため、酸化物半導体膜１１４と酸化物半導体膜１１５との界面ではキャリアの散乱が起こりにくく、トランジスタの電界効果移動度を高くすることができる。
【０４１７】
＜トランジスタの構成２＞
図２２に示すトランジスタ３２に含まれる酸化物半導体膜１１４の形状の異なるトランジスタについて、図２４を用いて説明する。
【０４１８】
図２４（Ａ）乃至図２４（Ｃ）は、半導体装置が有するトランジスタ３２の上面模式図および断面模式図である。図２４（Ａ）はトランジスタ３２の上面模式図であり、図２４（Ｂ）は、図２４（Ａ）の一点鎖線Ａ−Ｂ間の断面模式図であり、図２４（Ｃ）は、図２４（Ａ）の一点鎖線Ｃ−Ｄ間の断面模式図である。
【０４１９】
また、図２４（Ｂ）は、トランジスタ３２のチャネル長方向の断面模式図であり、図２４（Ｃ）は、トランジスタ３２のチャネル幅方向の断面模式図である。
【０４２０】
なお、図２４（Ａ）では、明瞭化のため、例えば、保護膜３５、絶縁膜１０３、酸化物半導体膜１１３、絶縁膜１０９などを省略している。
【０４２１】
図２４（Ｃ）に示すように、トランジスタ３２は、チャネル幅方向において、断面形状が略三角形または略台形である酸化物半導体膜１１４を有する。なお、ここでの略三角形または略台形とは、酸化物半導体膜１１４において、酸化物半導体膜１１３と接する底面と、酸化物半導体膜１１５と接する側面のなす角度が０°より大きく８５°以下、または３０°以上８０°以下である形状のことをいう。また、底面と反対側の面において、角を有してもよく、または角丸状でもよい。または、底面と反対側において頂点を有してもよい。
【０４２２】
チャネル幅方向における断面形状が略矩形の酸化物半導体膜と比較すると、断面形状が略三角形または略台形の酸化物半導体膜１１４の方が、絶縁膜１０９側の領域における断面積が小さい。このため、絶縁膜１０９側において、高い電流密度の領域が低減する。この結果、Ｓ値が優れると共に、オン電流が増加する。
【０４２３】
断面形状が略三角形または略台形の酸化物半導体膜１１４の作製方法を説明する。図１９（Ａ）に示す酸化物半導体膜１０５の代わりに、酸化物半導体膜１１３、１１４を形成し、酸化物半導体膜１１４上にリソグラフィ工程を用いてマスクを形成した後、マスクを後退させながら酸化物半導体膜１１４をエッチングすることで、図２４（Ｃ）に示すように、チャネル幅方向において断面形状が略三角形または略台形である酸化物半導体膜を形成することができる。
【０４２４】
＜トランジスタの構成３＞
図２２に示すトランジスタ３２に含まれる酸化物半導体膜１１５および絶縁膜１０９の形状の異なるトランジスタについて、図２５を用いて説明する。
【０４２５】
また、図２５（Ａ）に示すトランジスタ３２は、酸化物半導体膜１１４および導電膜１０７、１０８に接する酸化物半導体膜１１５と、該酸化物半導体膜１１５に接する絶縁膜１０９とを有する。また、絶縁膜１０９は、導電膜１１１と接する。
【０４２６】
トランジスタ３２に含まれる酸化物半導体膜１１５および絶縁膜１０９は素子分離されず、導電膜１０７、１０８および絶縁膜１０３を覆う。
【０４２７】
図２５（Ａ）に示すトランジスタ３２は、実施の形態２に示すトランジスタの作製方法において、図１９（Ａ）に示す酸化物半導体膜１０５の代わりに、酸化物半導体膜１１３および酸化物半導体膜１１４を積層形成することで、作製できる。
【０４２８】
次に、導電膜１０７、１０８を形成した後、酸化物半導体膜１１５、絶縁膜１０９、および導電膜１１１となる導電膜を形成した後、該導電膜上にリソグラフィ工程を用いてマスクを形成する。次に、該マスクを用いて、導電膜をエッチングすることで、導電膜１１１を形成することができる。以上の工程により、トランジスタ３２を作製することができる。
【０４２９】
また、図２５（Ｂ）に示すトランジスタ３２は、酸化物半導体膜１１４および導電膜１０７、１０８に接する酸化物半導体膜１１５と、該酸化物半導体膜１１５に接する絶縁膜１０９とを有する。また、絶縁膜１０９は、導電膜１１１と接する。
【０４３０】
トランジスタ３２に含まれる酸化物半導体膜１１５の端部は導電膜１１１より外側に位置する。また、絶縁膜１０９は素子分離されず、導電膜１０７、１０８および絶縁膜１０３を覆う。
【０４３１】
図２５（Ｂ）に示すトランジスタ３２は、実施の形態２に示すトランジスタの作製方法において、図６（Ａ）に示す酸化物半導体膜１０５の代わりに、酸化物半導体膜１１３および酸化物半導体膜１１４を積層形成することで、作製できる。
【０４３２】
次に、酸化物半導体膜１１５となる酸化物半導体膜を形成した後、酸化物半導体膜上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜をエッチングして、酸化物半導体膜１１５を形成する。こののち、マスクを除去する。
【０４３３】
次に、酸化物半導体膜１１５上に絶縁膜１０９を形成する。次に、絶縁膜１０９上に、導電膜１１１を形成する。以上の工程により、トランジスタ３２を作製することができる。
【０４３４】
＜トランジスタの構成４＞
次に、図２２乃至図２５に示すトランジスタと比較して、酸化物半導体膜の積層構造の異なるトランジスタについて、図２６を用いて説明する。
【０４３５】
図２６（Ａ）に示すトランジスタ３２は、図２２（Ｂ）に示すトランジスタ３２と比較して、酸化物半導体膜１１５を有さない点が異なる。すなわち、トランジスタ３２は、酸化物半導体膜１１４および導電膜１０７、１０８、並びに導電膜１１１と接する絶縁膜１０９を有することを特徴とする。
【０４３６】
図２６（Ｂ）に示すトランジスタ３２は、図２２（Ｂ）に示すトランジスタ３２と比較して、酸化物半導体膜１１３を有さない点が異なる。すなわち、図２６（Ｂ）に示すトランジスタ３２は、導電膜１０１および酸化物半導体膜１１４と接する絶縁膜１０３を有することを特徴とする。
【０４３７】
図２６（Ｃ）に示すトランジスタ３２は、図２２（Ｂ）に示すトランジスタ３２と比較して、酸化物半導体膜１１５を、酸化物半導体膜１１４および導電膜１０７、１０８の間に有する点が異なる。すなわち、トランジスタ３２は、酸化物半導体膜１１４、導電膜１０７、１０８、および絶縁膜１０９と接する酸化物半導体膜１１５を有し、該酸化物半導体膜１１５は酸化物半導体膜１１４および導電膜１０７、１０８の間に設けられることを特徴とする。
【０４３８】
＜トランジスタの構成５＞
図２２に示すトランジスタ３２に含まれる導電膜１０７、１０８の形状の異なるトランジスタについて、図２７を用いて説明する。
【０４３９】
図２７（Ａ）乃至図２７（Ｄ）は、半導体装置が有するトランジスタ３２の上面模式図および断面模式図である。図２７（Ａ）はトランジスタ３２の上面模式図であり、図２７（Ｂ）は、図２７（Ａ）の一点鎖線Ａ−Ｂ間の断面模式図であり、図２７（Ｃ）は、図２７（Ａ）の一点鎖線Ｃ−Ｄ間の断面模式図であり、図２７（Ｄ）は、図２７（Ａ）の一点鎖線Ｅ−Ｆ間の断面模式図である。
【０４４０】
また、図２７（Ｂ）は、トランジスタ３２のチャネル長方向の断面模式図であり、図２７（Ｃ）は、トランジスタ３２のチャネル幅方向の断面模式図であり、図２７（Ｄ）は、トランジスタ３２のチャネル幅方向であって、且つソース領域およびドレイン領域および酸化物半導体膜が積層する領域の断面模式図である。
【０４４１】
なお、図２７（Ａ）では、明瞭化のため、例えば、保護膜３５、絶縁膜１０３、酸化物半導体膜１１３、絶縁膜１０９、保護膜３４、絶縁膜１４９、１５１などを省略している。
【０４４２】
図２７に示すトランジスタ３２は、酸化物半導体膜１１３および酸化物半導体膜１１４の側面と接せず、酸化物半導体膜１１４の上面と接する導電膜１０７、１０８を有する。また、トランジスタ３２上に、保護膜３４、絶縁膜１４９、１５１が設けられてもよい。また、保護膜３４、絶縁膜１４９、１５１の開口部１２５ａ、１２５ｂにおいて、導電膜１０７、１０８と接する導電膜１６７ａ、１６７ｂを有してもよい。
【０４４３】
図２７（Ｄ）に示すように、チャネル幅方向において、酸化物半導体膜１１３、１１４の側面は導電膜１０７、１０８と接していないため、導電膜１１１の電界が導電膜１０７、１０８に遮蔽されない。この結果、酸化物半導体膜１１３、１１４の側面における導電膜１１１の電界の影響を高めることが可能である。この結果、サブスレッショルド係数（以下、Ｓ値という。）が優れ、且つ電界効果移動度の高いトランジスタとなる。なお、Ｓ値は、オン電流を一桁変化させるのに必要なゲート電圧であり、Ｓ値が小さいほど、トランジスタ特性は優れている。
【０４４４】
次に、図２８を用いてトランジスタ３２の作製方法について説明する。ここでは、図２７（Ａ）の一点破線Ａ−ＢおよびＣ−Ｄの断面模式図を用いて、トランジスタ３２の作製方法を説明する。
【０４４５】
図２８（Ａ）に示すように、保護膜３５上に、導電膜１０１、絶縁膜１０２、酸化物半導体膜１１３ａ、および酸化物半導体膜１１４ａを形成する。次に、酸化物半導体膜１１４ａ上に導電膜１０６を形成する。
【０４４６】
次に、導電膜１０６上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて、酸化物半導体膜１１３ａ、酸化物半導体膜１１４ａ、および導電膜１０６をエッチングして、酸化物半導体膜１１３、酸化物半導体膜１１４ｂ、および導電膜１０６ａを形成する。この後、マスクを除去する。なお、当該工程において、絶縁膜１０２の一部もエッチングされ、絶縁膜１０３が形成される（図２８（Ｂ）参照。）。
【０４４７】
エッチング工程において、レジストマスクは形状が変形するため、ハードマスクを設けず、レジストマスクのみでエッチングを行うと、酸化物半導体膜１１３および酸化物半導体膜１１４ｂの形状が変化してしまい、所望の形状と異なってしまう。電子ビーム露光、液浸露光、ＥＵＶ露光などの細線加工において、このような問題が顕著に現れる。しかしながら、ここでは、酸化物半導体膜１１４ｂ上に設けられた導電膜１０６ａが、ハードマスクとしての機能を有するため、所望の形状の酸化物半導体膜１１３および酸化物半導体膜１１４ｂを得ることができる。
【０４４８】
次に、導電膜１０６ａ上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて導電膜１０６ａをエッチングして、導電膜１０７、１０８を形成する。なお、マスクとして、ポジ型のフォトレジストを用いることで、露光時間を短くすることが可能である。また、当該工程において、酸化物半導体膜１１４ｂの一部がエッチングされ、凹部を有してもよい。ここでは、凹部を有する酸化物半導体膜を酸化物半導体膜１１４と示す（図２８（Ｃ）参照。）。
【０４４９】
こののち、図２８（Ｄ）に示すように、酸化物半導体膜１１５、絶縁膜１０９、および導電膜１１１を形成することで、図２７に示すトランジスタ３２を作製することができる。
【０４５０】
＜トランジスタの構成６＞
図２２乃至図２８に示すトランジスタ３２と構造の異なるトランジスタについて、図２９を用いて説明する。図２９は、トランジスタ３２のチャネル長方向における断面模式図である。
【０４５１】
図２９に示すように、トランジスタ３２は、保護膜３５上の導電膜１０１と、保護膜３５および導電膜１０１上の絶縁膜１０３と、絶縁膜１０３に接する酸化物半導体膜１１３と、酸化物半導体膜１１３に接する酸化物半導体膜１１４と、酸化物半導体膜１１４の上面および側面並びに酸化物半導体膜１１３の側面に少なくとも接する導電膜１０７、１０８と、導電膜１０７上の絶縁膜１１６と、導電膜１０８上の絶縁膜１１７とを有する。また、酸化物半導体膜１１４、導電膜１０７、１０８、絶縁膜１１６、１１７上の酸化物半導体膜１１５と、酸化物半導体膜１１５上の絶縁膜１０９と、絶縁膜１０９上の導電膜１１１とを有する。
【０４５２】
絶縁膜１１６、１１７は、絶縁膜１０９の材料を適宜用いて形成することができる。また、絶縁膜１１６、１１７は、導電膜１０７、１０８と、導電膜１１１との間に生じる寄生容量を低減する厚さとすればよく、代表的には、５０ｎｍ以上５００ｎｍ以下であることが好ましい。
【０４５３】
図２９に示すトランジスタ３２は、ソース電極およびドレイン電極としての機能を有する導電膜１０７、１０８と、ゲート電極としての機能を有する導電膜１１１との間に、酸化物半導体膜１１５および絶縁膜１０９の他に、絶縁膜１１６、１１７を有する。このため、導電膜１０７、１０８と、導電膜１１１との間に生じる寄生容量を低減することが可能であり、トランジスタのオン電流の増大および電界効果移動度を増加が可能である。
【０４５４】
＜トランジスタの構造７＞
図２２乃至図２９に示すトランジスタ３２と構造の異なるトランジスタについて、図３０を用いて説明する。図３０は、トランジスタ３２のチャネル長方向における断面模式図である。
【０４５５】
図３０に示すように、トランジスタ３２は、保護膜３５上の導電膜１０１と、保護膜３５および導電膜１０１上の絶縁膜１０３と、絶縁膜１０３に接する酸化物半導体膜１０５と、を有する。また、酸化物半導体膜１０５上の絶縁膜１５１と、絶縁膜１５１上の保護膜３４と、絶縁膜１５１および保護膜３４の開口部において酸化物半導体膜１０５に接する導電膜１６７ａ、１６７ｂと、保護膜３４、導電膜１６７ａ、１６７ｂ上の導電膜１６９ａ、１６９ｂとを有する。
【０４５６】
本実施の形態に示す構成および方法などは、他の実施の形態に示す構成および方法などと適宜組み合わせて用いることができる。また、本実施の形態に示す構成は、実施の形態内に示す他の構成と適宜組み合わせて用いることができる。
【０４５７】
（実施の形態５）
本実施の形態では、本発明の一態様の表示装置の構成例について説明する。
【０４５８】
＜構成例＞
図３１（Ａ）は、本発明の一態様の表示装置の上面模式図であり、図３１（Ｂ）は、本発明の一態様の表示装置の画素に液晶素子を適用する場合に用いることができる画素回路を説明するための回路図である。また、図３１（Ｃ）は、本発明の一態様の表示装置の画素に有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図である。
【０４５９】
画素部に配置するトランジスタは、上記実施の形態に従って形成することができる。また、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネル型のトランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。このように、画素部や駆動回路に上記実施の形態に示すトランジスタを用いることにより、信頼性の高い表示装置を提供することができる。
【０４６０】
アクティブマトリクス型表示装置の上面模式図の一例を図３１（Ａ）に示す。表示装置の基板１３０上には、画素部７０１、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号線駆動回路７０４を有する。画素部７０１には、複数の信号線が信号線駆動回路７０４から延伸して配置され、複数の走査線が第１の走査線駆動回路７０２、および第２の走査線駆動回路７０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置の基板１３０はＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている。
【０４６１】
図３１（Ａ）では、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号線駆動回路７０４は、画素部７０１と同じ基板１３０上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板１３０外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板１３０上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、または歩留まりの向上を図ることができる。
【０４６２】
＜液晶表示装置＞
また、画素の回路構成の一例を図３１（Ｂ）に示す。ここでは、ＶＡ型液晶表示装置の画素に適用することができる画素回路を示す。
【０４６３】
この画素回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極に印加する信号を、独立して制御できる。
【０４６４】
トランジスタ７１６のゲート配線７１２と、トランジスタ７１７のゲート配線７１３には、異なるゲート信号を与えることができるように分離されている。一方、データ線としての機能を有するソース電極またはドレイン電極７１４は、トランジスタ７１６とトランジスタ７１７で共通に用いられている。トランジスタ７１６とトランジスタ７１７は上記実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶表示装置を提供することができる。
【０４６５】
また、トランジスタ７１６には、第１の画素電極が電気的に接続され、トランジスタ７１７には、第２の画素電極が電気的に接続される。第１の画素電極と第２の画素電極とは、それぞれ分離されている。なお、第１の画素電極及び第２の画素電極の形状としては、特に限定は無い。例えば、第１の画素電極は、Ｖ字状とすればよい。
【０４６６】
トランジスタ７１６のゲート電極はゲート配線７１２と接続され、トランジスタ７１７のゲート電極はゲート配線７１３と接続されている。ゲート配線７１２とゲート配線７１３に異なるゲート信号を与えてトランジスタ７１６とトランジスタ７１７の動作タイミングを異ならせ、液晶の配向を制御できる。
【０４６７】
また、容量配線７１０と、誘電体としての機能を有するゲート絶縁膜と、第１の画素電極または第２の画素電極と電気的に接続する容量電極とで保持容量を形成してもよい。
【０４６８】
マルチドメイン構造は、一画素に第１の液晶素子７１８と第２の液晶素子７１９を備える。第１の液晶素子７１８は第１の画素電極と対向電極とその間の液晶層とで構成され、第２の液晶素子７１９は第２の画素電極と対向電極とその間の液晶層とで構成される。
【０４６９】
なお、図３１（Ｂ）に示す画素回路は、これに限定されない。例えば、図３１（Ｂ）に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論理回路などを追加してもよい。
【０４７０】
＜有機ＥＬ表示装置＞
画素の回路構成の他の一例を図３１（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示装置の画素構造を示す。
【０４７１】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０４７２】
図３１（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の酸化物半導体膜は、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該画素回路は、デジタル時間階調駆動を適用することができる。
【０４７３】
画素７２０は、スイッチング用トランジスタ７２１、駆動用トランジスタ７２２、発光素子７２４および容量素子７２３を有している。スイッチング用トランジスタ７２１は、ゲート電極が走査線７２６に接続され、第１の電極（ソース電極およびドレイン電極の一方）が信号線７２５に接続され、第２の電極（ソース電極およびドレイン電極の他方）が駆動用トランジスタ７２２のゲート電極に接続されている。駆動用トランジスタ７２２は、ゲート電極が容量素子７２３を介して電源線７２７に接続され、第１の電極が電源線７２７に接続され、第２の電極が発光素子７２４の第１の電極（画素電極）に接続されている。発光素子７２４の第２の電極は共通電極７２８に相当する。共通電極７２８は、同一基板上に形成される共通電位線と電気的に接続される。
【０４７４】
スイッチング用トランジスタ７２１および駆動用トランジスタ７２２は上記実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表示装置を提供することができる。
【０４７５】
なお、画素回路の構成は、図３１（Ｃ）に示す画素構成に限定されない。例えば、図３１（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは論理回路などを追加してもよい。
【０４７６】
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することが出来る。表示素子、表示装置、発光素子または発光装置は、例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
【０４７７】
本実施の形態に示す構成および方法などは、他の実施の形態に示す構成および方法などと適宜組み合わせて用いることができる。また、本実施の形態に示す構成は、実施の形態内に示す他の構成と適宜組み合わせて用いることができる。
【０４７８】
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置を適用した表示モジュールについて、図３２を用いて説明を行う。
【０４７９】
図３２に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。なお、バックライトユニット８００７、バッテリ８０１１、タッチパネル８００４などは、設けられない場合もある。
【０４８０】
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
【０４８１】
上部カバー８００１および下部カバー８００２は、タッチパネル８００４および表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０４８２】
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能である。
【０４８３】
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
【０４８４】
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
【０４８５】
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
【０４８６】
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０４８７】
本実施の形態に示す構成および方法などは、他の実施の形態に示す構成および方法などと適宜組み合わせて用いることができる。また、本実施の形態に示す構成は、実施の形態内に示す他の構成と適宜組み合わせて用いることができる。
【０４８８】
（実施の形態７）
本実施の形態では、本発明の一態様に係る半導体装置を用いた電子機器の一例について説明する。
【０４８９】
本発明の一態様に係る半導体装置を用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）などの記録媒体に記憶された静止画または動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブレット型端末、パチンコ機などの大型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、燃料を用いたエンジンや、非水系二次電池からの電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型または大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。
【０４９０】
図３３（Ａ）は携帯型ゲーム機の一例であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイクロフォン９０５、スピーカ９０６、操作キー９０７、スタイラス９０８等を有する。なお、図３３（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。図示されないＣＰＵ、記憶装置等として、実施の形態１乃至実施の形態４に示す半導体装置を用いることができる。
【０４９１】
図３３（Ｂ）は携帯データ端末の一例であり、第１筐体９１１、第２筐体９１２、第１表示部９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられている。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部９１３および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。または、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。図示されないＣＰＵ、記憶装置等として、実施の形態１乃至実施の形態４に示す半導体装置を用いることができる。
【０４９２】
図３３（Ｃ）はノート型パーソナルコンピュータの一例であり、筐体９２１、表示部９２２、キーボード９２３、ポインティングデバイス９２４等を有する。図示されないＣＰＵ、記憶装置等として、実施の形態１乃至実施の形態４に示す半導体装置を用いることができる。
【０４９３】
図３３（Ｄ）は電気冷凍冷蔵庫の一例であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３３等を有する。図示されないＣＰＵ、記憶装置等として、実施の形態１乃至実施の形態４に示す半導体装置を用いることができる。
【０４９４】
図３３（Ｅ）はビデオカメラの一例であり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４２との間の角度にしたがって切り替える構成としてもよい。図示されないＣＰＵ、記憶装置等として、実施の形態１乃至実施の形態４に示す半導体装置を用いることができる。
【０４９５】
図３３（Ｆ）は自動車の一例であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト９５４等を有する。図示されないＣＰＵ、記憶装置等として、実施の形態１乃至実施の形態４に示す半導体装置を用いることができる。
【０４９６】
本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【符号の説明】
【０４９７】
１０    半導体装置
１１    素子層
１２    端子
１３    ダイパット
１４    導電性ペースト
１５    導電膜
１６    導電部材
１７    有機樹脂層
２１    領域
２２    封止領域
２２ａ    領域
２２ｂ    領域
２２ｃ    封止領域
３１    破線
３２    トランジスタ
３３    トランジスタ
３３ａ    トランジスタ
３３ｂ    トランジスタ
３４    保護膜
３５    保護膜
３６    保護膜
３７    導電膜
３８    保護膜
３９    容量素子
４０    保護膜
５０    ステージ
５１    素子基板
５３    枠体
５４    粘着シート
５５    切削水
５６    ダイシングホイール
５８    ＵＶ光
５９    リードフレーム
５９ａ    ダイパット
５９ｂ    外部電極
６０    導電性ペースト
１０１    導電膜
１０２    絶縁膜
１０３    絶縁膜
１０５    酸化物半導体膜
１０５ａ    酸化物半導体膜
１０６    導電膜
１０６ａ    導電膜
１０７    導電膜
１０８    導電膜
１０８ａ    導電膜
１０９    絶縁膜
１１１    導電膜
１１３    酸化物半導体膜
１１３ａ    酸化物半導体膜
１１４    酸化物半導体膜
１１４ａ    酸化物半導体膜
１１４ｂ    酸化物半導体膜
１１５    酸化物半導体膜
１１６    絶縁膜
１１７    絶縁膜
１１９    絶縁膜
１２１    導電膜
１２５ａ    開口部
１２５ｂ    開口部
１３０    基板
１３１    チャネル領域
１３３    不純物領域
１３５    絶縁膜
１３７    導電膜
１３９    側壁絶縁膜
１４１    絶縁膜
１４３    絶縁膜
１４５    絶縁膜
１４７    絶縁膜
１４９    絶縁膜
１５１    絶縁膜
１５３    絶縁膜
１６１ａ    導電膜
１６１ｂ    導電膜
１６１ｃ    導電膜
１６３ａ    導電膜
１６３ｂ    導電膜
１６３ｃ    導電膜
１６５    導電膜
１６７    導電膜
１６７ａ    導電膜
１６７ｂ    導電膜
１６７ｃ    導電膜
１６９    導電膜
１６９ａ    導電膜
１６９ｂ    導電膜
１６９ｃ    導電膜
１７１    導電膜
１７１ａ    導電膜
１７１ｂ    導電膜
１７１ｃ    導電膜
１７３    導電膜
１７３ａ    導電膜
１７３ｂ    導電膜
１７３ｃ    導電膜
１７５ａ    導電膜
１７５ｃ    導電膜
１８０    基板
１８１    半導体膜
１８３    絶縁膜
２０１    メモリセル
２０２    ＣＭＯＳ回路
７０１    画素部
７０２    走査線駆動回路
７０３    走査線駆動回路
７０４    信号線駆動回路
７１０    容量配線
７１２    ゲート配線
７１３    ゲート配線
７１４    ドレイン電極
７１６    トランジスタ
７１７    トランジスタ
７１８    液晶素子
７１９    液晶素子
７２０    画素
７２１    スイッチング用トランジスタ
７２２    駆動用トランジスタ
７２３    容量素子
７２４    発光素子
７２５    信号線
７２６    走査線
７２７    電源線
７２８    共通電極
９０１    筐体
９０２    筐体
９０３    表示部
９０４    表示部
９０５    マイクロフォン
９０６    スピーカ
９０７    操作キー
９０８    スタイラス
９１１    筐体
９１２    筐体
９１３    表示部
９１４    表示部
９１５    接続部
９１６    操作キー
９２１    筐体
９２２    表示部
９２３    キーボード
９２４    ポインティングデバイス
９３１    筐体
９３２    冷蔵室用扉
９３３    冷凍室用扉
９４１    筐体
９４２    筐体
９４３    表示部
９４４    操作キー
９４５    レンズ
９４６    接続部
９５１    車体
９５２    車輪
９５３    ダッシュボード
９５４    ライト
８０００    表示モジュール
８００１    上部カバー
８００２    下部カバー
８００３    ＦＰＣ
８００４    タッチパネル
８００５    ＦＰＣ
８００６    表示パネル
８００７    バックライトユニット
８００８    光源
８００９    フレーム
８０１０    プリント基板
８０１１    バッテリ
【図１】
2015213164.tif 000003
【図２】
2015213164.tif 000004
【図３】
2015213164.tif 000005
【図４】
2015213164.tif 000006
【図５】
2015213164.tif 000007
【図６】
2015213164.tif 000008
【図７】
2015213164.tif 000009
【図８】
2015213164.tif 000010
【図９】
2015213164.tif 000011
【図１０】
2015213164.tif 000012
【図１１】
2015213164.tif 000013
【図１２】
2015213164.tif 000014
【図１３】
2015213164.tif 000015
【図１４】
2015213164.tif 000016
【図１５】
2015213164.tif 000017
【図１６】
2015213164.tif 000018
【図１７】
2015213164.tif 000019
【図１８】
2015213164.tif 000020
【図１９】
2015213164.tif 000021
【図２０】
2015213164.tif 000022
【図２１】
2015213164.tif 000023
【図２２】
2015213164.tif 000024
【図２３】
2015213164.tif 000025
【図２４】
2015213164.tif 000026
【図２５】
2015213164.tif 000027
【図２６】
2015213164.tif 000028
【図２７】
2015213164.tif 000029
【図２８】
2015213164.tif 000030
【図２９】
2015213164.tif 000031
【図３０】
2015213164.tif 000032
【図３１】
2015213164.tif 000033
【図３２】
2015213164.tif 000034
【図３３】
2015213164.tif 000035