(57)【要約】【課題】発光効率が改善された半導体発光素子を提供する。【解決手段】実施形態によれば、積層体と、第１電極と、第２電極と、電流ブロック層と、を備える半導体発光素子が提供される。前記積層体は、第１半導体層と、第２半導体層と、発光層と、を有する。前記第１半導体層は、第１導電形を有する。前記第２半導体層は、第２導電形を有する。前記発光層は、前記第１半導体層と前記第２半導体層との間に設けられる。前記第１電極は、前記第１半導体層に接続される。前記第１電極は、線状部分を有する。前記線状部分は、屈曲した部分を有する。前記第２電極は、前記第２半導体層に接続される。前記電流ブロック層は、前記第１半導体層の一部と前記第１電極の前記屈曲した部分との間に設けられる。【選択図】図１
2015216279.tif 000002
【特許請求の範囲】
【請求項１】
第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、を有する積層体と、
前記第１半導体層に接続され、線状部分を有し、前記線状部分が屈曲した部分を有する第１電極と、
前記第２半導体層に接続された第２電極と、
前記第１半導体層の一部と前記第１電極の前記屈曲した部分との間に設けられた電流ブロック層と、
を備えた半導体発光素子。
【請求項２】
前記第１電極は、縦格子の形状を有し、
前記屈曲した部分は、前記縦格子形状の角部の一部である請求項１記載の半導体発光素子。
【請求項３】
前記第１電極は縦格子の形状を有し、
前記屈曲した部分は、前記線状部分が交差した部分である請求項１記載の半導体発光素子。
【請求項４】
前記第１電極に接続された電極パッドをさらに備え、
前記電流ブロック層は、前記第１半導体層の一部と前記電極パッドとの間に設けられた請求項１〜３のいずれか１つに記載の半導体発光素子。
【請求項５】
前記第１電極と、前記第２電極と、は、前記積層体の互いに反対側の面上に設けられた請求項１〜４のいずれか１つに記載の半導体発光素子。
【請求項６】
前記電流ブロック層は、前記第２半導体層と前記第２電極との間に設けられた請求項５記載の半導体発光素子。
【請求項７】
前記第１電極と、前記第２電極と、は、前記積層体の同一面上に設けられた請求項１〜４のいずれか１つに記載の半導体発光素子。
【請求項８】
前記電流ブロック層は、前記第１方向に対して垂直な平面に投影したときに、矩形状を有する請求項１〜７のいずれか１つに記載の半導体発光素子。
【請求項９】
前記電流ブロック層は、絶縁層である請求項１〜８のいずれか１つに記載の半導体発光素子。
【請求項１０】
前記電流ブロック層は、誘電体を含む材料を含む請求項１〜８のいずれか１つに記載の半導体発光素子。
【請求項１１】
前記誘電体は、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯＮ、ＬｉＦ、Ａｌ２Ｏ３、ＡｌＮ、ＧａＮ、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、または、これらを含む混合物からなる請求項１０記載の半導体発光素子。
【請求項１２】
前記電流ブロック層は、プラズマ処理、ラジカル処理、またはイオン処理によって前記第１半導体層の表面を加工して形成される請求項１〜８のいずれか１つに記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体発光素子に関する。
【背景技術】
【０００２】
ＬＥＤ（Light Emitting Diode）などの半導体発光素子は、発光層を有する半導体層、ｐ電極及びｎ電極を備える。半導体発光素子において、ｐ電極が半導体層の一方の面に形成されてｎ電極が半導体層の他方の面に形成され、若しくは、ｐ電極及びｎ電極が半導体層の一方の面に形成される。このような半導体発光素子において、発光効率の改善が望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−２７２３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、発光効率が改善された半導体発光素子を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、積層体と、第１電極と、第２電極と、電流ブロック層と、を備える半導体発光素子が提供される。前記積層体は、第１半導体層と、第２半導体層と、発光層と、を有する。前記第１半導体層は、第１導電形を有する。前記第２半導体層は、第２導電形を有する。前記発光層は、前記第１半導体層と前記第２半導体層との間に設けられる。前記第１電極は、前記第１半導体層に接続される。前記第１電極は、線状部分を有する。前記線状部分は、屈曲した部分を有する。前記第２電極は、前記第２半導体層に接続される。前記電流ブロック層は、前記第１半導体層の一部と前記第１電極の前記屈曲した部分との間に設けられる。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）〜図１（ｃ）は、第１の実施形態に係る半導体発光素子を示す模式図である。
【図２】第１の実施形態に係る変形例を示す模式的断面図である。
【図３】図３（ａ）〜図３（ｃ）は、比較例の半導体発光素子及びその特性を示す模式図である。
【図４】図４（ａ）〜図４（ｃ）は、第１の実施形態の変形例に係る半導体発光素子及びその特性を示す模式平面図である。
【図５】図３及び図４の半導体発光素子の特性をシミュレーションした結果を示す図である。
【図６】図６（ａ）及び図６（ｂ）は、第２の実施形態に係る半導体発光素子を示す模式図である。
【図７】第２の実施形態に係る別の半導体発光素子を示す模式図である。
【図８】図８（ａ）及び図８（ｂ）は、半導体発光素子及びその特性を示す参考図である。
【図９】図９（ａ）及び図９（ｂ）は、第２の実施形態に係る半導体発光素子及びその特性を示す図である。
【図１０】図８及び図９の半導体発光素子の特性をシミュレーションした結果を示す図である。
【図１１】図１１（ａ）〜図１１（ｃ）は、電流ブロック層の配置を示す図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）  
図１（ａ）〜図１（ｃ）は、第１の実施形態の半導体発光素子を例示する模式図である。
図１（ａ）は、半導体発光素子１００の模式的平面図である。図１（ｂ）は、図１（ａ）のＡ１−Ａ２線の模式的断面図である。図１（ｃ）は、図１（ａ）のＢ１−Ｂ２線の模式的断面図である。
【０００９】
図１（ａ）〜図１（ｃ）に表すように、第１の実施形態に係る半導体発光素子１００は、ｎ形半導体層（第１導電形の第１半導体層）１０と、ｐ形半導体層（第２導電形の第２半導体層）２０と、ｎ形半導体層１０とｐ形半導体層２０との間に設けられた発光層３０と、ｐ形半導体層２０の発光層３０の形成面とは反対側の面に設けられたｐ電極（第２電極）４０と、ｎ形半導体層１０の発光層３０の形成面とは反対側の面に設けられた電流ブロック層５０と、ｎ形半導体層１０及び電流ブロック層５０上に設けられたｎ電極（第１電極）６０と、ｎ電極パッド（電極パッド）７０と、を備える。半導体層８０は、ｎ形半導体層１０と、ｐ形半導体層２０と、発光層３０と、を備える。半導体層８０は、第１面８０ａと、第２面８０ｂと、を有する。第１面８０ａは、第２面８０ｂと反対側の面である。ｎ形半導体層１０と、ｐ形半導体層２０と、発光層３０と、電流ブロック層５０と、を有する積層体が、半導体発光素子１００に設けられている。
【００１０】
ｐ電極４０からｎ電極６０に向かう方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｘ軸方向に対して垂直でＺ軸方向に対して垂直な方向をＹ軸方向とする。ｎ形半導体層１０からｐ形半導体層２０に向かう方向は−Ｚ軸方向（第１方向）となる。
【００１１】
半導体発光素子１００は、ＧａＮ系窒化物半導体を材料とする発光ダイオード（Light Emitting Diode:ＬＥＤ）である。半導体発光素子１００は、Ｔｈｉｎ−Ｆｉｌｍ構造を有する。Ｔｈｉｎ−Ｆｉｌｍ構造の半導体発光素子は、成長基板上に成長した半導体層を、成長基板とは異なる支持基板等に転写した構造を有する。また、半導体発光素子１００は、ｐ電極４０が第２面８０ｂ側に設けられ、ｎ電極６０が第１面８０ａ側に設けられた上下通電型構造を有する。以下、半導体発光素子において、上下通電型のＴｈｉｎ−Ｆｉｌｍ構造をＶＴＦ（Vertical Thin-Film）構造と呼ぶ場合がある。
【００１２】
半導体発光素子１００に設けられたｎ電極６０は、線状部分を有する細線電極構造である。あるいは、ｐ電極４０の形状を線状にしても良い。つまり、ｐ電極４０及びｎ電極６０のいずれかは線状部分を有するものとする。電極の形状は、枠状、櫛状、格子状、ジグザグ状、又は、これらのいくつかを組み合わせても良い。
【００１３】
ｎ形半導体層１０は、ｎ形ＧａＮ層である。ｐ形半導体層２０は、ｐ形ＧａＮ層である。発光層３０は、窒化物半導体等の半導体層である。発光層３０は、多重量子井戸構造を有している。半導体層８０のＺ軸方向の厚さは、１〜４μｍ程度である。
【００１４】
ｐ電極４０は、例えば、銀（Ａｇ）が用いられる。発光層３０から放出された光の一部はｐ電極４０で反射され、Ｚ軸方向から光が取り出される。
【００１５】
ｎ電極６０は、例えば、アルミニウム（Ａｌ）が用いられる。ｎ電極６０のＺ軸方向の厚さは、２００ｎｍ以上４００ｎｍ以下である。ｎ電極６０は第１面８０ａにおいて、一方向に連続してつながった複数の枠の形状を有する。例えば縦格子の形状である。ｎ電極６０の前記形状は、角部６１と、交差部６２と、を有する。角部６１は、ｎ電極６０の線状部分の一部が第１面８０ａにおいて屈曲した部分を有する。本実施例においては、図１に示すように、ある一定の角度を持つ部分であり、例えば略垂直に設けられている部分である（屈曲した形状の他の一例は、例えば、図４に示される）。交差部６２は、ｎ電極６０の線状部分が第１面８０ａの周辺付近で交差する部分であり、Ｔ字形状をなしている部分である。
【００１６】
ｎ電極パッド７０は、略四角形状で第１面８０ａの角付近に設けられている。ｎ電極パッド７０は、ｎ電極６０と電気的に接続されている。
【００１７】
電流ブロック層５０は、絶縁層または高抵抗層であり、例えば、誘電体を含む材料、非接触性（非コンタクト性、仕事関数の関係から半導体層８０と低抵抗で接触しない金属の組み合わせ、若しくは界面障壁による高抵抗化を含む）の金属を含む材料、または、ｎ電極６０の材料より２桁以上高い抵抗値を持つ材料を含む。
【００１８】
誘電体を含む材料は、酸化シリコン（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、酸化窒化シリコン（ＳｉＯＮ）、フッ化リチウム（ＬｉＦ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、酸化ハフニウム（ＨｆＯ２）、二酸化ジルコニウム（ＺｒＯ２）、酸化チタン（ＴｉＯ２）、その他の酸化物、窒化物、フッ化物、または、これらを含む混合物を含む。光取出し効率を考慮すると、誘電体は光学的に透明度が高く、半導体層８０と同等若しくはより低い屈折率を有する。屈折率は低いほど望ましく、泡状若しくはスポンジ状とすることで平均屈折率を低下させても良い。電流ブロック層５０は、全反射ミラー（Total Internal Reflection:ＴＩＲ）としての機能を有するので、ｎ電極６０による光の損失が抑制される。電流ブロック層５０のＺ軸方向の厚さは、λ／２ｎ以上であることが望ましいが、誘電体の光吸収の無視できない場合、または、ＴＩＲの効果を期待しない場合は、1ｎｍ以上かつλ／８ｎ以下が望ましい。1ｎｍ以下ではいくつかの誘電体でトンネル電流が有意となる場合がある。また、λ／８ｎ〜λ／２ｎの範囲は、ｎ電極６０による光吸収が増大するため望ましくない。ただし、λは光の波長、ｎは誘電体のλにおける屈折率とする。
【００１９】
非接触性の金属を含む材料は、光学反射率が高いことが望ましい。ただし、材料の組み合わせによっては０．５ｎｍ程度の厚さでも機能する。５ｎｍ以下の厚さにおいては、ｎ電極材料の光学特性が支配的となるため、電流ブロック層５０を形成する金属自体の光学特性は重要ではない。ＶＴＦ構造では、結晶成長の初期段階で形成されるＧａＮ層を電流ブロック層５０として用いても良い。また、ｎ電極６０と接触する第１面８０ａを予めプラズマ処理、ラジカル処理、またはイオン処理等で加工して不活性化し、接触を妨げても良い。これらの場合は電流ブロック層の厚さは定義されない。
【００２０】
図１（ａ）及び図１（ｂ）に表すように、電流ブロック層５０は、ｎ電極６０の角部６１とｎ形半導体層１０との間、及び、交差部６２とｎ形半導体層１０との間に設けられている。また、電流ブロック層５０は、ｎ電極パッド７０とｎ形半導体層１０との間に設けられている。
電流ブロック層５０は、矩形状等の任意の形状で設けられる。
【００２１】
図２は、第１の実施形態に係る変形例を示す模式的断面図である。
変形例は、ｐ電極４０とｐ形半導体層２０との間に電流ブロック層５１を設けている。電流ブロック層５１は、ｎ電極６０の交差部６２に対向するように半導体層８０の第２面８０ｂに設けられている。なお、Ｚ軸方向からの平面視において、電流ブロック層５１は交差部６２より広い面積を有する。変形例は、図１の半導体発光素子１００の構成に加え、電流ブロック層５１を有している。図２の断面図は、図１（ｂ）の断面図に対応する。
【００２２】
なお、光取り出し効率が低いｎ電極パッド７０に対応するように、その直下の第２面８０ｂ上に電流ブロック層５１を設けても良い。
【００２３】
本実施形態のように、半導体発光素子１００において、ｎ電極６０の角部６１あるいは交差部６２とｎ形半導体層１０との間、あるいはｎ電極パッド７０とｎ形半導体層１０との間に電流ブロック層５０を設けると、配線抵抗の上昇を抑制して電流集中を抑制することができる。これにより、均一性の高い電流広がりを実現することで均一性の高い発光を実現した半導体発光素子が提供される。
【００２４】
以下、上記のような条件を見出す基となった検討結果について説明する。
【００２５】
図３（ａ）〜図３（ｃ）は、比較例の半導体発光素子及びその特性を例示する模式図である。
図４（ａ）〜図４（ｃ）は、第１の実施形態の変形例に係る半導体発光素子及びその特性を例示する模式平面図である。
なお、図３（ａ）、図４（ａ）はｎ電極側からみた模式平面図を示しており、ｎ電極６０に接続していない２つの電極を図面左側に示している。これら２つの電極は、第１の実施形態において説明や図示をしていないが、第１の実施形態にかかる半導体発光素子１００に設けてもよい。また、比較検討を行った半導体発光素子１，１００においては、角部６１の一部は緩やかな曲率で屈曲した形状を有している。
図５は、図３及び図４の半導体発光素子の特性をシミュレーションした結果を例示する図である。
【００２６】
図３に示す比較例の半導体発光素子１は、電流ブロック層５１を有していない点において、変形例の半導体発光素子１００と異なり、その他の積層構造は同じである。図３（ｂ）は、ｐ電極４０側から見た模式的平面図である。図３（ｃ）は、半導体発光素子１の電流密度分布を示す図である。
【００２７】
図４は、変形例の半導体発光素子１００の模式平面図であり、図４（ｂ）はｐ電極４０側から見た模式的平面図である。図４（ｃ）は、半導体発光素子１００の電流密度分布を示す図である。図４（ｂ）に表すように、電流ブロック層５０の形状は、Ｔ字状である。また、電流ブロック層５０は、ｎ電極パッド７０に対向するように、ｎ電極パッド７０とｎ形半導体層１０との間に設けられている。電流ブロック層５０の形状は、電極パッド７０の形状に対応する。
【００２８】
図５は、半導体発光素子１の電流特性に関する数値と、半導体発光素子１００の電流特性に関する数値と、を表している。電流特性は、（１）有効活性層面積（ｍｍ2）、（２）ダイに対する有効活性層面積比（％）、（３）最大電流密度に対するダイ使用効率（％）、（４）最大電流密度Ｊmax（Ａ／ｃｍ2）、（５）平均電流密度Ｊave（Ａ／ｃｍ2）、（６）電流分散値（Ａ／ｃｍ2）、（７）駆動電圧Ｖｆ（Ｖ）、及び、（８）最大電流密度Ｊmaxと平均電流密度Ｊaveとの比率Ｊmax／Ｊaveである。
尚、ダイはＬＥＤチップをウェハから切り出すときの形状、サイズであり、電極パッドや外周の非発光領域も含む。(１)は、実際に電流が注入され発光に寄与する活性層の面積であり、(３)は電流密度分布とダイの形状との相関係数を計算したもので、ダイ全体に電流が均一に分布するとき100％と定義される。（５）は注入電流を有効活性層面積で割った値、(６)は電流密度の度数分布の標準偏差（σ）を計算したものである。
【００２９】
図３（ｃ）及び図４（ｃ）に表された電流密度の分布図、及び、図５に表された電流特性に関する図は、半導体発光素子１及び半導体発光素子１００のサイズ０．８ｍｍ角であり、このチップに５５０ｍＡの電流を印加した場合を想定したシミュレーション結果である。
【００３０】
図３（ｃ）及び図４（ｃ）において、最大電流密度を１００％とした場合の電流密度は、領域ａが７５％、領域ｂが６５％及び領域ｃが５０％（図４（ｃ）においては６０％）以上である。また、色の淡い部分ほど電流密度が高いことを示している。電流密度の分布は、モノトーン色の濃淡で表し、電流密度が高い程淡く、低いほど濃くなるように表示した。図３（ｃ）及び図４（ｃ）の領域分布を比較すると、図３（ｃ）において、ｎ電極パッド７０の周囲に電流が集中している。また、図５において、半導体発光素子１００の最大電流密度Ｊmzaが大幅に低下している。これは、図３（ｃ）の半導体発光素子１の構造ではｎ電極パッド７０の近傍が集中的に発光するのに対して、図４（ｃ）の半導体発光素子１００の構造では全体的に均一に発光していることを意味する。したがって、半導体発光素子１００における電流広がりの均一性が高いと考えられる。
【００３１】
一方、半導体発光素子１の駆動電圧に対して、半導体発光素子１００の駆動電圧は、０．０４３（Ｖ）程上昇している。発光効率を考慮する場合、発光層３０の電流密度効率を電流特性として考慮しても良い。
【００３２】
半導体発光素子において、ｎ電極及びｐ電極の材料に光透過率の低い金属を用いるので、光を効率良く取り出すためには、ｎ電極及びｐ電極の少なくとも一方は、できるだけ光の取り出しを妨げないような線状に形成される。そして、線状部分を引き回した電極としたり、線状を有する複数の電極を配置する方法が、設計及び製作の観点から広く用いられている。
【００３３】
例えば、白色ＬＥＤ照明等に用いられる窒化ガリウム系半導体発光素子の場合、ｐ形半導体層の抵抗値及びｐ電極の接触抵抗をｎ形半導体層の抵抗値及びｎ電極の接触抵抗より小さくすることは困難である。したがって、抵抗増大による発光効率の低下を防ぐために、ｐ電極の面積を大きくしてｎ電極の面積を小さくする。この場合、線状部分を有する電極は、ｎ電極となる。
【００３４】
ＬＥＤは、電極から近いところは電流が良く流れ、電極から離れた場所ほど電流が流れ難い。この電流の広がり具合は、電流広がり長（Ｌｓ）という値で定義される。電流広がり長は、直線状の電極周辺の電流広がりを実験的または解析的に計算することで得られる。電流広がり長は、半導体層の特性、厚さ、注入電流密度、温度等によって変化するが、実用的なＬＥＤチップにおいて５０μｍ〜３００μｍ程度である。
【００３５】
電流広がり長は電流密度の影響を受けるので、複数の電極の起点となるような部分、及び、電流注入源に近い部分に電流集中が発生する。細線極構造を有する半導体発光素子において、線状部分を有するｎ電極の配置が複雑になると、ｎ電極の角部の近傍、ｎ電極の交差部の近傍、及び、ｎ電極パッドの近傍等で電流集中が発生し易い。ｎ電極パッドの近傍は電気抵抗が小さいので高密度の電流が流れ易い。ｎ電極の角部及び交差部の内角は１８０度より小さく、例えば、９０度程度であるので、平面視において内角側の半導体層の表面の一部をを囲むように配置されている。このような配置において、流れ込む電流は増大する。Ｌｓ程度以下の寸法の比較的狭い領域で電流集中が発生する。
【００３６】
近年、半導体発光素子は高輝度化及び小型化しており、このような半導体発光素子が局所的に高い電流密度を有する場合、電流集中によって半導体発光素子が破損する可能性がある。また、このような半導体発光素子が局所的に高い電流密度を有する場合、発光層の発光にムラが生じ、発光効率が低下する。
【００３７】
線状部分を有する電極の配置のみによって、電流注入を均一化して電流集中を解消するのは困難である。電極間隔を電流広がり長程度に等距離に配置することによって電流集中を解消することも可能であるが、電極を等距離に配置することは設計上困難であり、電極の配置に制約が加わり、設計の自由度が減少する。
【００３８】
金属以外の電極を併用し電流集中を解消する方法がある。この方法では、ＩＴＯ（Indium Tin Oxide）等の透明電極が光取出し面の全体または一部に配置され、線状部分を有する電極が補助的に用いられている。この方法は電流集中を改善するものの、透明電極が光を吸収または反射する機能を有する場合、光取出し効率は低下する。光取出し効率を増加させるために透明電極の透明度を上げるとキャリア密度が下がってしまう。キャリア密度の低下は駆動電圧を上昇させてしまう。電力変換効率（Wall- Plug Efficiency：ＷＰＥ）が低下する。
【００３９】
また、面状電極及び貫通ｖｉａ電極を用いて電流集中を解消する方法がある。しかし、面状電極の厚さが十分確保できないこと、及び、面状電極と貫通ｖｉａ電極との間に配置される絶縁領域の面積が大きいので貫通ｖｉａ電極の面積を確保できないことによって、駆動電圧が上昇することになる。電力変換効率が低下する。貫通ｖｉａ電極を形成するプロセスは複雑である。さらに、半導体発光素子の構造上、ＶＴＦ構造の半導体発光素子にこれらの電極構造を適用することは難しい。
【００４０】
本実施形態によれば、ｎ電極６０の角部６１及び交差部６２とｎ形半導体層１０との間、並びに、ｎ電極パッド７０とｎ形半導体層１０との間に電流ブロック層５０が設けられている。これにより、線状部分を有するｎ電極６０における配線抵抗の上昇を抑制して電流集中を抑制することができる。半導体発光素子１００において、均一性の高い電流広がりを実現することで均一性の高い発光が実現される。
【００４１】
また、半導体発光素子の電極を設計する際に電極パターンの変更を考慮しなくても良い。駆動電圧の上昇を抑制して電流の広がりを改善することができる。発光層全体を効率良く用いた発光効率の高い半導体発光素子が提供される。
【００４２】
本実施形態によれば、発光効率が改善された半導体発光素子が提供される。
【００４３】
（第２の実施形態）  
図６（ａ）及び図６（ｂ）は、第２の実施形態の半導体発光素子を例示する模式図である。
図６（ａ）は、半導体発光素子１１０の模式的平面図である。図６（ｂ）は、図６（ａ）のＡ１−Ａ２線の模式的断面図である。
【００４４】
図６（ａ）及び図６（ｂ）に表すように、第２の実施形態に係る半導体発光素子１１０は、ｎ形半導体層１０と、ｐ形半導体層２０と、ｎ形半導体層とｐ形半導体層との間に設けられた発光層３０と、ｐ形半導体層２０の発光層３０の形成面とは反対側の面に設けられたｐ電極４０と、ｎ形半導体層１０の発光層３０の形成面とは同一側の面に設けられた電流ブロック層５０と、ｎ形半導体層１０及び電流ブロック層５０上に設けられたｎ電極６０と、ｎ電極パッド７０と、支持層９０と、絶縁層９１と、を備える。半導体層８０は、ｎ形半導体層１０と、ｐ形半導体層２０と、発光層３０と、を備える。半導体層８０は、第１面８０ａと、第２面８０ｂと、を有する。第１面８０ａは、第２面８０ｂと反対側の面である。ｎ形半導体層１０と、ｐ形半導体層２０と、発光層３０と、電流ブロック層５０と、を有する積層体が、半導体発光素子１１０に設けられている。
【００４５】
半導体発光素子１１０は、Ｔｈｉｎ−Ｆｉｌｍ構造を有する。また、半導体発光素子１１０は、半導体層８０の同じ面側にｐ電極４０とｎ電極６０とを設けた横通電型構造を有する半導体発光素子である。ｐ電極４０及びｎ電極６０が第２面８０ｂ側に設けられる。以下、半導体発光素子において、横通電型のＴｈｉｎ−Ｆｉｌｍ構造をＬＴＦ（Lateral  Thin-Film）構造と呼ぶ場合がある。
【００４６】
半導体発光素子１１０に設けられたｎ電極６０は、線状部分を有する（細線極構造）。ｐ電極４０は、ｐ形半導体層２０と電気的に接続されている。発光層３０から放出された光はｐ電極４０で反射され、Ｚ軸方向から光が取り出される。
【００４７】
ｎ電極６０は、ｎ形半導体層１０と電気的に接続されている。前述したように、ｎ電極６０の形状は、線状部分を有する。ｎ電極６０によって複数の枠体が第２面８０ｂに連続的に形成されている。ｎ電極６０は、角部６１と、交差部６２と、を有する。角部６１は、ｎ電極６０の線状部分が第２面８０ｂの角付近において略垂直に設けられている部分である。ｎ電極６０の線状部分は、屈曲するように第２面８０ｂの角付近に設けられていても良い。交差部６２は、ｎ電極６０の線状部分同士が第２面８０ｂの周辺付近で交差する部分である。
【００４８】
ｎ電極パッド７０は、略四角形状で半導体層８０の端部の近傍に設けられている。ｎ電極パッド７０は、ｎ電極６０と電気的に接続されている。ｎ電極パッド７０がｎ電極６０と接触することで、ｎ電極パッド７０は、ｎ電極６０と電気的に接続される。
【００４９】
支持層９０は、バックメタル、半田埋め込み層、接合層等である。支持層９０は、ｐ電極４０及び絶縁層９１上に設けられている。絶縁層９１は、支持層９０と、ｎ形半導体層１０及びｐ形半導体層２０と、の間に設けられている。また、絶縁層９１は、Ｘ軸方向においてｐ電極４０とｎ電極６０との間に設けられ、２つの電極を絶縁する。絶縁層９１には、電流ブロック層５０に用いることのできる誘電体からなり、例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）が含まれる。
【００５０】
電流ブロック層５０は、ｎ電極６０の角部６１及び交差部６２とｎ形半導体層１０との間に設けられている。
【００５１】
図７は、第２の実施形態に係る別の半導体発光素子を例示する模式的断面図である。
図７の半導体発光素子１１０と、図６の半導体発光素子１１０と、は、半導体層８０上に基板９２を設ける点、及び、支持層９０と絶縁層９１とを設けない点で異なる。つまり、図７の半導体発光素子１１０は、ＦＣ（Flip Chip）構造またはＦＵ（Face Up）構造の半導体発光素子である。図７の断面図は、図６（ｂ）の断面図に対応し、半導体層８０上に基板９２を設けること、及び、支持層９０と絶縁層９１とを設けないこと以外、図７の半導体発光素子１１０と、図６の半導体発光素子１１０と、は略同じである。
【００５２】
図７のように、半導体発光素子１１０において、電流ブロック層５０は、ｎ電極６０の角部６１及び交差部６２の近傍において、ｎ電極６０とｎ形半導体層１０との間に設けられている。また、電流ブロック層５０は、積層方向と垂直な方向においてｐ電極４０とｎ電極６０との間に設けられている。
【００５３】
本実施形態のように、半導体発光素子１００において、ｎ電極６０とｎ形半導体層１０との間に電流ブロック層５０を設けると、線状部分を有するｎ電極６０における配線抵抗の上昇を抑制して電流集中を抑制することができる。これにより、均一性の高い電流広がりを実現することで均一性の高い発光を実現した半導体発光素子が提供される。
【００５４】
以下、上記のような条件を見出す基となった検討結果について説明する。  
以下においては、支持層９０と、絶縁層９１と、ｐ電極４０と、ｎ電極６０と、電流ブロック層５０と、半導体層８０と、が、Ｚ軸方向に積層されている。半導体層８０は、ｎ形半導体層１０と、ｐ形半導体層２０と、発光層３０と、を備える。ｎ電極６０は、ｎ電極パッド７０に電気的に接続されている。このような積層構造を有するＬＴＦ構造の半導体発光素子１１０の特性がシミュレーションにより評価される。
【００５５】
図８（ａ）及び図８（ｂ）は、半導体発光素子及びその特性を例示する参考図である。
図９（ａ）及び図９（ｂ）は、第２の実施形態に係る半導体発光素子及びその特性を例示する図である。
図１０は、図８及び図９の半導体発光素子の特性をシミュレーションした結果を例示する図である。
【００５６】
図８の半導体発光素子５において、支持層９０と、絶縁層９１と、ｐ電極４０と、ｎ電極６０と、電流ブロック層５０と、半導体層８０と、が、Ｚ軸方向に積層されている。半導体層８０は、ｎ形半導体層１０と、ｐ形半導体層２０と、発光層３０と、を備える。ｎ電極６０は、ｎ電極パッド７０に電気的に接続されている。図８（ａ）は、このような積層体を有するＬＴＦ構造の半導体発光素子５の模式的平面図である。電流ブロック層５０は、ｎ電極６０の角部の近傍（ｎ電極パッド７０の近傍）において、ｎ電極６０とｎ形半導体層１０との間に設けられている。図８（ｂ）は、半導体発光素子５の電流密度分布を示す図である。
【００５７】
図９（ａ）は、半導体発光素子１１０の模式的平面図である。図９（ｂ）は、半導体発光素子１１０の電流密度分布を示す図である。図９（ａ）に表すように、電流ブロック層５０は、ｎ電極６０の角部６１の近傍（ｎ電極パッド７０の近傍）において、ｎ電極６０とｎ形半導体層１０との間に設けられている。また、電流ブロック層５０は、ｎ電極６０の交差部の近傍において、ｎ電極パッド７０とｎ形半導体層１０との間に設けられている。つまり、図９の半導体発光素子１１０は、図８の半導体発光素子５において、ｎ電極６０の交差部の近傍に電流ブロック層５０を設けている。
【００５８】
図１０は、図５と同様に、半導体発光素子５の電流特性に関する数値と、半導体発光素子１１０の電流特性に関する数値と、を表している。電流特性は、（１）有効活性層面積（ｍｍ2）、（２）ダイに対する有効活性層面積比（％）、（３）最大電流密度に対するダイ使用効率（％）、（４）最大電流密度Ｊmax（Ａ／ｃｍ2）、（５）平均電流密度Ｊave（Ａ／ｃｍ2）、（６）電流分散値（Ａ／ｃｍ2）、（７）駆動電圧Ｖｆ（Ｖ）、及び、（８）最大電流密度Ｊmaxと平均電流密度Ｊaveとの比率Ｊmax／Ｊaveである。
【００５９】
図８（ｂ）及び図９（ｂ）に表された電流密度の分布図、及び、図１０に表された電流特性に関する図は、半導体発光素子５及び半導体発光素子１１０がサイズ１．１ｍｍのＬＴＦ構造のチップであり、このチップに３５０ｍＡの電流を印加した場合を想定したシミュレーション結果である。
【００６０】
図８（ｂ）及び図９（ｂ）に、領域ａ、領域ｂ及び領域ｃが示されている。領域ａ、領域ｂ及び領域ｃは、最大電流密度を１００％とした場合に電流密度が８０％、６５％及び５０％以上であることをそれぞれ表す領域である。また、色の淡い部分ほど電流密度が高いことを示している。電流密度の分布は、モノトーン色の濃淡で表し、電流密度が高い程淡く、低いほど濃くなるように表示した。図８（ｂ）及び図９（ｂ）の領域分布を比較すると、図８（ｂ）において、ｎ電極６０の交差部の周囲に電流が集中している。また、図１０において、半導体発光素子１１０の最大電流密度Ｊmzaが大幅に低下している。これは、図８（ｂ）の半導体発光素子５の構造ではｎ電極６０の交差部が集中的に発光するのに対して、図９（ｂ）の半導体発光素子１１０の構造では全体的に均一に発光していることを意味する。したがって、半導体発光素子１１０における電流広がりの均一性が高いと考えられる。
【００６１】
本実施形態によれば、ｎ電極６０の角部６１及び交差部６２の近傍においてｎ電極６０とｎ形半導体層１０との間に電流ブロック層５０が設けられている。これにより、線状部分を有するｎ電極６０における配線抵抗の上昇を抑制して電流集中を抑制することができる。半導体発光素子１１０において、均一性の高い電流広がりを実現することで均一性の高い発光が実現される。また、半導体発光素子の電極を設計する際に電極パターンの変更を考慮しなくても良い。駆動電圧の上昇を抑制して電流の広がりを改善することができる。発光層全体を効率良く用いた発光効率の高い半導体発光素子が提供される。
【００６２】
本実施形態によれば、発光効率が改善された半導体発光素子を提供する。
【００６３】
図１１（ａ）〜図１１（ｃ）は、電流ブロック層の配置を示す図である。
以下において、半導体発光素子１２０における電流ブロック層５０が配置される範囲を述べる。
図１１（ａ）は、ｎ電極６０の角部６１が屈曲している場合、角部６１の近傍を拡大した半導体発光素子１２０の模式的平面図である。図１１（ｂ）は、ｎ電極６０の交差部６２の近傍を拡大した半導体発光素子１２０の模式的平面図である。図１１（ｃ）は、ｎ電極パッド７０の近傍を拡大した半導体発光素子１２０の模式的平面図である。半導体発光素子１２０は、ＶＴＦ構造、ＬＴＦ構造、ＦＣ構造またはＦＵ構造等の半導体発光素子である。
【００６４】
図１１（ａ）において、破線部分で囲まれた領域５０Ｒ１は、電流ブロック層５０が配置される領域である。電流ブロック層５０は、ｎ電極６０の直上または直下に形成することが望ましい。ｎ電極６０の幅をｗ１、領域５０Ｒ１の一辺の長さをａ１、角部６１（屈曲部）の内周の曲率半径をｒ１、電流広がり長をＬｓとする場合、ｒ１＞Ｌｓのときには電流ブロック層５０は配置しなくても良い。また、ｒ１≦Ｌｓ／２のときには、以下の条件式（１）を満たすように電流ブロック層５０を配置することが望ましい。
【００６５】
ｗ１＋ｒ１＜ａ１＜Ｌｓ／２・・・（１）
【００６６】
Ｌｓ／２＜ａ１の条件では、駆動電圧が上昇する。よって、駆動電圧が十分に低くなければ、ａ１＜Ｌｓ／２とすることが望ましい。
【００６７】
図１１（ｂ）において、破線部分で囲まれた領域５０Ｒ２が電流ブロック層５０が配置される領域である。ｎ電極６０の幅をｗ２、領域５０Ｒ２の一辺の長さをａ２、領域５０Ｒ２の他辺の長さをｂ２、交差部６２の内周の曲率半径をｒ２、電流広がり長をＬｓとする場合、以下の条件式（２）及び（３）を満たすように電流ブロック層５０を配置することが望ましい。
【００６８】
ｗ２＋２×ｒ２＜ａ２＜Ｌｓ・・・（２）
ｗ２＋ｒ２＜ｂ２＜Ｌｓ／２・・・（３）
【００６９】
又は、以下の条件式（４）及び（５）を満たすように電流ブロック層５０を配置することが望ましい。
【００７０】
ｗ２＋２×ｒ２＜ａ２＜Ｌｓ／２・・・（４）
ｗ２＋ｒ２＜ｂ２＜Ｌｓ・・・（５）
【００７１】
半導体発光素子１２０の設計上、交差部６２の内周の曲率半径ｒ２は、ｒ２＜Ｌｓ／２の条件式を満たす場合が多い。なお、交差部６２の形状がＴ字状ではなく十字状である場合、領域５０Ｒ２の一辺及び他辺の長さを共にａ２として、以下の条件式（６）を満たすように電流ブロック層５０を配置することが望ましい。
【００７２】
ｗ２＋２×ｒ２＜ａ２＜Ｌｓ・・・（６）
【００７３】
図１１（ｃ）において、破線部分で囲まれた領域５０Ｒ３が電流ブロック層５０が配置される領域である。ｎ電極パッド７０の面積は大きく、全体の電流広がりのバランスがくずれ易い。半導体発光素子１２０がＶＴＦ構造の半導体発光素子である場合、ｎ電極パッド７０の近傍で発生した光はｎ電極パッド７０に遮られて発光効率が低い。したがって、ｎ電極パッド７０全体に加えた広範囲に電流ブロック層５０を配置することが望ましい。
【００７４】
半導体層内に光が拡散した場合、ｎ電極パッド７０の下に入り込んだ光の取り出し率は低い。領域５０Ｒ３の一辺からｎ電極パッド７０の一辺を引いた長さをｄ、電流広がり長をＬｓ、光の拡散距離を半導体層の厚さｔの２０倍程度とした場合、以下の条件式（７）を満たすように電流ブロック層５０を配置することが望ましい。
【００７５】
Ｍａｘ（Ｌｓ／２，２０×ｔ）＜ｄ＜Ｍａｘ（Ｌｓ，２０×ｔ）・・・（７）
【００７６】
なお、半導体発光素子１２０がＬＴＦ構造の半導体発光素子である場合、ｎ電極パッド７０は半導体層８０に接触していないので、光の拡散長は考慮しなくても良い。したがって、以下の条件式（８）を満たすように電流ブロック層５０を配置することが望ましい。
【００７７】
Ｌｓ／２＜ｄ＜Ｌｓ・・・（８）
【００７８】
上述したような条件で電流ブロック層５０を配置すると、電流集中が抑制される。ｎ電極６０の角部６１の近傍、ｎ電極６０の交差部６２の近傍、及び、ｎ電極パッド７０の近傍は、電流集中が生じ易い箇所である。また、ｎ電極パッド７０に近くに位置するｎ電極６０の交差部６２は、ｎ電極パッド７０に遠くに位置する交差部６２より電流集中が生じ易い。したがって、駆動電圧の上昇を考慮して、電流集中が生じ易い箇所に電流ブロック層５０を配置することが望ましい。
【００７９】
次に、半導体発光素子の製造方法の一例について説明する。以下に説明する半導体発光素子の製造方法は、ＬＴＦ構造の半導体発光素子の製造方法である。
【００８０】
成長用基板の上に、窒化物半導体を含むｎ形半導体層１０、発光層３０及びｐ形半導体層２０を順に結晶成長させて半導体層８０を形成する。成長用基板には、Ｓｉが用いられる。そして、真空蒸着法またはスパッタ法を用いて、金属膜を成膜する。レジストマスク等を用いて金属膜を所定の形状にパターニングし、ｐ電極４０を形成する。
【００８１】
半導体層８０に開口部を設ける。例えば、レジストをｐ形半導体層２０の上に塗布し、フォトリソグラフィなどを用いて、パターニングする。その後、反応性イオンエッチング（Reactive Ion Etching；ＲＩＥ）によって、ｐ形半導体層２０、発光層３０及びｎ形半導体層１０の一部をエッチングする。これにより、ｎ形半導体層１０の一部が露出する。
【００８２】
プラズマＣＶＤ（Chemical Vapor Deposition）法やスパッタ法を用いて、開口部に絶縁膜を成膜する。レジストマスク等を用いて絶縁膜を所定の形状にパターニングし、電流ブロック層５０、及び、絶縁層９１の一部を形成する。絶縁膜の成膜は、例えば３００度以下の温度において行われることが望ましい。これにより、例えば、ｐ電極４０の反射率の劣化や、コンタクト抵抗の劣化を抑制することができる。
【００８３】
リフトオフ法を用いて、露出したｎ形半導体層１０、電流ブロック層５０及び絶縁層９１を覆うようにｎ電極６０を形成する。ｎ電極６０を覆うように絶縁層９１の一部を形成する。この絶縁層９１は、ｐ電極４０とｎ電極６０との間に設けられている。その後、ｐ電極４０及び絶縁層９１の上に、支持層９０等が積層される。
【００８４】
成長用基板を除去する。成長用基板を研削し、スピンエッチングを行うことで成長用基板を除去する。その後、半導体層８０の端部の近傍に、ｎ電極６０と電気的に接続するｎ電極パッド７０を形成する。
【００８５】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に備えられたｐ電極、ｎ電極、ｐ形半導体層、ｎ形半導体層、発光層、電流ブロック層、ｎ電極パッド、絶縁層、支持層、及び、基板などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【００８６】
その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
【００８７】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００８８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８９】
１０…ｎ形半導体層、  ２０…ｐ形半導体層、  ３０…発光層、  ４０…ｐ電極、  ５０、５１…電流ブロック層、  ６０…ｎ電極、  ６１…角部、  ６２…交差部、  ７０…ｎ電極パッド、  ８０…半導体層、  ８０ａ…第１面、  ８０ｂ…第２面、  ９０…支持層、  ９１…絶縁層、  ９２…基板、  ａ〜ｃ、５０Ｒ１〜５０Ｒ３…領域、  １、５、１００、１１０、１２０…半導体発光素子
【図１】
2015216279.tif 000003
【図２】
2015216279.tif 000004
【図５】
2015216279.tif 000005
【図６】
2015216279.tif 000006
【図７】
2015216279.tif 000007
【図１０】
2015216279.tif 000008
【図１１】
2015216279.tif 000009
【図３】
2015216279.tif 000010
【図４】
2015216279.tif 000011
【図８】
2015216279.tif 000012
【図９】
2015216279.tif 000013