(57)【要約】【課題】ＳｉＣ半導体層にＰ原子を均一にドーピングでき、ＳｉＣ半導体層中のＣ空孔およびＳｉ空孔の濃度を低減できるＳｉＣ半導体装置およびその製造方法を提供すること。【解決手段】ＳｉＣ半導体層に中性子を照射してＳｉＣ半導体層中のＳｉ原子をＰ原子に変換することによって、ＳｉＣ半導体層にｎ型領域を形成するＮＴＤ工程（Ｓ４）と、ＳｉＣ半導体層へシリコン（Ｓｉ）イオンおよび／または炭素（Ｃ）イオンを注入して中性子の照射後に熱処理するか、または中性子の照射後にＳｉＣ半導体層に熱酸化膜を形成する空孔改善工程（Ｓ５，Ｓ６）と、ＳｉＣ半導体層に、ｎ型領域を含むｎｐｎ接合またはｐｎｐ接合からなるバイポーラトランジスタ構造を形成するデバイス形成工程（Ｓ７，Ｓ１０）とを含む製法を実行することによって、ＩＧＢＴ１を形成する。【選択図】図２
2015192121.tif 000002
【特許請求の範囲】
【請求項１】
ＳｉＣ半導体層と、
前記ＳｉＣ半導体層に形成され、３１Ｐが１×１０１４ｃｍ−３〜１×１０１６ｃｍ−３含有されたｎ型領域を含むｎｐｎ接合またはｐｎｐ接合からなるバイポーラトランジスタ構造とを含む、半導体装置。
【請求項２】
前記半導体装置は、前記バイポーラトランジスタ構造を一部に有するＩＧＢＴを含む、請求項１に記載の半導体装置。
【請求項３】
前記ＩＧＢＴは、
前記ｎ型領域からなるｎ型ドリフト領域に対して前記ＳｉＣ半導体層の表面側に形成されたｐ型ベース領域と、
前記ｎ型ドリフト領域に対して前記ＳｉＣ半導体層の裏面側に形成されたｐ型コレクタ領域とを含む、請求項２に記載の半導体装置。
【請求項４】
ＳｉＣ半導体層に中性子を照射して前記ＳｉＣ半導体層中のシリコン（Ｓｉ）原子をリン（Ｐ）原子に変換することによって、前記ＳｉＣ半導体層にｎ型領域を形成するＮＴＤ工程と、
前記ＳｉＣ半導体層へシリコン（Ｓｉ）イオンおよび／または炭素（Ｃ）イオンを注入して前記中性子の照射後に熱処理するか、または前記中性子の照射後に前記ＳｉＣ半導体層に熱酸化膜を形成する空孔改善工程と、
前記ＳｉＣ半導体層に、前記ｎ型領域を含むｎｐｎ接合またはｐｎｐ接合からなるバイポーラトランジスタ構造を形成するデバイス形成工程とを含む、半導体装置の製造方法。
【請求項５】
ＳｉＣインゴットからＳｉＣ基板を切り出す工程と、
前記ＳｉＣ基板上に、化学気相成長（ＣＶＤ）法でＳｉＣをエピタキシャル成長させることによってＳｉＣエピタキシャル層を形成する工程と、
前記ＳｉＣエピタキシャル層の形成後、前記ＳｉＣ基板を選択的に除去することによって、前記ＮＴＤ工程の対象物として、前記ＳｉＣエピタキシャル層からなる前記ＳｉＣ半導体層を形成する工程とを含む、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記デバイス形成工程は、
前記ＳｉＣエピタキシャル層の表面へｐ型不純物を注入することによって、前記ｎ型領域からなるｎ型ドリフト領域に対して表面側にｐ型ベース領域を形成する工程と、
前記ＳｉＣエピタキシャル層の裏面へｐ型不純物を注入することによって、前記ｎ型ドリフト領域に対して裏面側にｐ型コレクタ領域を形成する工程とを含む、請求項４または５に記載の半導体装置の製造方法。
【請求項７】
ＳｉＣインゴットに中性子を照射して、前記ＳｉＣインゴット中のシリコン（Ｓｉ）原子をリン（Ｐ）原子に変換することによって、前記ＳｉＣインゴットにｎ型領域を形成するＮＴＤ工程と、
前記ＮＴＤ工程後、前記ＳｉＣインゴットからＳｉＣ基板を切り出す工程と、
前記ＳｉＣ基板へシリコン（Ｓｉ）イオンおよび／または炭素（Ｃ）イオンを注入して熱処理するか、または前記ＳｉＣ基板に熱酸化膜を形成する空孔改善工程と、
前記ＳｉＣ基板に、前記ｎ型領域を含むｎｐｎ接合またはｐｎｐ接合からなるバイポーラトランジスタ構造を形成するデバイス形成工程とを含む、半導体装置の製造方法。
【請求項８】
前記デバイス形成工程は、
前記ＳｉＣ基板の表面へｐ型不純物を注入することによって、前記ｎ型領域からなるｎ型ドリフト領域に対して表面側にｐ型ベース領域を形成する工程と、
前記ＳｉＣ基板の裏面へｐ型不純物を注入することによって、前記ｎ型ドリフト領域に対して裏面側にｐ型コレクタ領域を形成する工程とを含む、請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳｉＣを使用する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、モータ制御システム、電力変換システムなど、各種パワーエレクトロニクス分野におけるシステムに主として使用されるＳｉＣ半導体装置が注目されている。
たとえば、特許文献１は、ｐ型ＳｉＣ基板（コレクタ層）と、ＳｉＣ基板上に形成されたｎ型のドリフト層と、ドリフト層の上部に形成されたｐ型のベース領域と、ベース領域の上部に形成されたｎ型のエミッタ領域とを含む、縦型のＩＧＢＴを開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−４９２６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
リン（Ｐ）やアルミニウム（Ａｌ）等の不純物イオンは、ＳｉＣに対する熱拡散係数が非常に小さく、熱拡散法でこれらのイオンをＳｉＣに均一に添加することは困難である。そこで、ＳｉＣにドナー不純物を均一にドーピングする方法として、中性子核変換ドーピング（ＮＴＤ：Neutron Transmutation Doping）法が知られている。ＮＴＤ法によれば、中性子の照射によってＳｉＣ中のシリコン（Ｓｉ）原子がリン（Ｐ）原子に変換され、これにより、ＳｉＣにドナー不純物がドーピングされる。
【０００５】
しかしながら、中性子の照射によってＳｉＣの結晶構造が乱れ、ＳｉＣ中に炭素（Ｃ）空孔やシリコン（Ｓｉ）空孔が発生し、少数キャリアのライフタイムが短くなる。そのため、バイポーラトランジスタ構造を有するデバイスにおいて、伝導度変調を効率的に発生させることが難しいという課題がある。
本発明の目的は、ＳｉＣ半導体層にリン（Ｐ）原子を均一にドーピングでき、かつ、ＳｉＣ半導体層中のＣ空孔およびＳｉ空孔の濃度を低減することができるＳｉＣ半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
上記目的を達成するための請求項１に記載の発明は、ＳｉＣ半導体層と、前記ＳｉＣ半導体層に形成され、３１Ｐが１×１０１４ｃｍ−３〜１×１０１６ｃｍ−３含有されたｎ型領域を含むｎｐｎ接合またはｐｎｐ接合からなるバイポーラトランジスタ構造とを含む、半導体装置である。
この半導体装置は、たとえば、請求項４および７に記載の発明によって製造することができる。
【０００７】
請求項４に記載の発明は、ＳｉＣ半導体層に中性子を照射して前記ＳｉＣ半導体層中のシリコン（Ｓｉ）原子をリン（Ｐ）原子に変換することによって、前記ＳｉＣ半導体層にｎ型領域を形成するＮＴＤ工程と、前記ＳｉＣ半導体層へシリコン（Ｓｉ）イオンおよび／または炭素（Ｃ）イオンを注入して前記中性子の照射後に熱処理するか、または前記中性子の照射後に前記ＳｉＣ半導体層に熱酸化膜を形成する空孔改善工程と、前記ＳｉＣ半導体層に、前記ｎ型領域を含むｎｐｎ接合またはｐｎｐ接合からなるバイポーラトランジスタ構造を形成するデバイス形成工程とを含む、半導体装置の製造方法である。
【０００８】
一方、請求項７に記載の発明は、ＳｉＣインゴットに中性子を照射して、前記ＳｉＣインゴット中のシリコン（Ｓｉ）原子をリン（Ｐ）原子に変換することによって、前記ＳｉＣインゴットにｎ型領域を形成するＮＴＤ工程と、前記ＮＴＤ工程後、前記ＳｉＣインゴットからＳｉＣ基板を切り出す工程と、前記ＳｉＣ基板へシリコン（Ｓｉ）イオンおよび／または炭素（Ｃ）イオンを注入して熱処理するか、または前記ＳｉＣ基板に熱酸化膜を形成する空孔改善工程と、前記ＳｉＣ基板に、前記ｎ型領域を含むｎｐｎ接合またはｐｎｐ接合からなるバイポーラトランジスタ構造を形成するデバイス形成工程とを含む、半導体装置の製造方法である。
【０００９】
これらの方法によれば、ｎ型不純物のドーピングに際してＮＴＤ工程が採用されるので、ＳｉＣ半導体層（ＳｉＣ基板）にｎ型不純物としてのＰ原子（３１Ｐ）を均一にドーピングすることができる。これにより、バイポーラトランジスタ構造のｎ型領域において、３１Ｐを１×１０１４ｃｍ−３〜１×１０１６ｃｍ−３の含有量で均一にドーピングすることができる。つまり、中性子の照射によって３１Ｐに変換される３０Ｓｉは、Ｓｉ原子の同位体化合物群における存在比が３％程度である。したがって、この割合で含まれる３０Ｓｉを３１Ｐに変換することによって、均一かつ低濃度でｎ型ドーパント（３１Ｐ）をドーピングすることができる。これにより、ＳｉＣ半導体層に比較的高い耐圧を付与することができる。
【００１０】
また、ＳｉＣ半導体層（ＳｉＣ基板）に対して、Ｓｉイオンおよび／またはＣイオンの注入かつ熱処理、または熱酸化処理が行われる。これにより、ＮＴＤ工程で照射された中性子によってＳｉＣの結晶構造が乱れても、ＳｉＣ半導体層（ＳｉＣ基板）のＣ空孔およびＳｉ空孔を埋めて改善することができる。その結果、Ｃ空孔およびＳｉ空孔の濃度を低減でき、キャリアライフタイムが向上するので、バイポーラトランジスタ構造において伝導度変調を効率的に発生させることができる。
【００１１】
さらに、請求項７に記載の発明では、ＳｉＣ基板が切り出される前のインゴットにＮＴＤ工程が行われるので、半導体装置の製造に使用するために切り出される複数のＳｉＣ基板に対して一括して３１Ｐをドーピングすることができる。
また、請求項２に記載の発明のように、前記半導体装置は、前記バイポーラトランジスタ構造を一部に有するＩＧＢＴを含んでいてもよい。この場合、前記ＩＧＢＴは、請求項３に記載の発明のように、前記ｎ型領域からなるｎ型ドリフト領域に対して前記ＳｉＣ半導体層の表面側に形成されたｐ型ベース領域と、前記ｎ型ドリフト領域に対して前記ＳｉＣ半導体層の裏面側に形成されたｐ型コレクタ領域とを含んでいてもよい。
【００１２】
請求項５に記載の発明は、ＳｉＣインゴットからＳｉＣ基板を切り出す工程と、前記ＳｉＣ基板上に、化学気相成長（ＣＶＤ）法でＳｉＣをエピタキシャル成長させることによってＳｉＣエピタキシャル層を形成する工程と、前記ＳｉＣエピタキシャル層の形成後、前記ＳｉＣ基板を選択的に除去することによって、前記ＮＴＤ工程の対象物として、前記ＳｉＣエピタキシャル層からなる前記ＳｉＣ半導体層を形成する工程とを含む、請求項４に記載の半導体装置の製造方法である。
【００１３】
この方法によれば、ＣＶＤ法で成長した高品質高純度な（つまり、不要な不純物の含有量が少ない）ＳｉＣエピタキシャル層に対してＮＴＤ工程が行われるので、ＮＴＤ工程による均一ドーピングという成果を、より効果的に得ることができる。さらに、バイポーラトランジスタ構造が、当該高品質高純度なＳｉＣエピタキシャル層に形成されるので、トランジスタ特性を向上させることもできる。
【００１４】
この場合、請求項６に記載の発明のように、前記デバイス形成工程は、前記ＳｉＣエピタキシャル層の表面へｐ型不純物を注入することによって、前記ｎ型領域からなるｎ型ドリフト領域に対して表面側にｐ型ベース領域を形成する工程と、前記ＳｉＣエピタキシャル層の裏面へｐ型不純物を注入することによって、前記ｎ型ドリフト領域に対して裏面側にｐ型コレクタ領域を形成する工程とを含んでいてもよい。
【００１５】
また、請求項８に記載の発明のように、請求項７に記載の前記デバイス形成工程は、前記ＳｉＣ基板の表面へｐ型不純物を注入することによって、前記ｎ型領域からなるｎ型ドリフト領域に対して表面側にｐ型ベース領域を形成する工程と、前記ＳｉＣ基板の裏面へｐ型不純物を注入することによって、前記ｎ型ドリフト領域に対して裏面側にｐ型コレクタ領域を形成する工程とを含んでいてもよい。
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明の一実施形態を示すＩＧＢＴの模式的な断面図である。
【図２】図２は、図１のＩＧＢＴの製造方法（第１実施例）のフロー図である。
【図３Ａ】図３Ａは、図２のフローの各工程を詳細に説明するための図である。
【図３Ｂ】図３Ｂは、図３Ａの次の工程を示す図である。
【図３Ｃ】図３Ｃは、図３Ｂの次の工程を示す図である。
【図３Ｄ】図３Ｄは、図３Ｃの次の工程を示す図である。
【図３Ｅ】図３Ｅは、図３Ｄの次の工程を示す図である。
【図３Ｆ】図３Ｆは、図３Ｅの次の工程を示す図である。
【図３Ｇ】図３Ｇは、図３Ｆの次の工程を示す図である。
【図３Ｈ】図３Ｈは、図３Ｇの次の工程を示す図である。
【図４】図４は、図１のＩＧＢＴの製造方法（第２実施例）のフロー図である。
【図５Ａ】図５Ａは、図４のフローの各工程を詳細に説明するための図である。
【図５Ｂ】図５Ｂは、図５Ａの次の工程を示す図である。
【図５Ｃ】図５Ｃは、図５Ｂの次の工程を示す図である。
【図５Ｄ】図５Ｄは、図５Ｃの次の工程を示す図である。
【図５Ｅ】図５Ｅは、図５Ｄの次の工程を示す図である。
【図５Ｆ】図５Ｆは、図５Ｅの次の工程を示す図である。
【発明を実施するための形態】
【００１７】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態を示すＩＧＢＴ１の模式的な断面図である。
ＩＧＢＴ１は、ＳｉＣ半導体層２を備えている。ＳｉＣ半導体層２は、裏面３から表面４へ向かって順にｐ＋型コレクタ領域５およびｎ型領域６を含む。ｐ＋型コレクタ領域５がＳｉＣ半導体層２の裏面３全体に露出し、ｎ型領域６がＳｉＣ半導体層２の表面４に選択的に露出している。
【００１８】
ｐ＋型コレクタ領域５には、ＳｉＣ半導体層２の裏面３に接合されたコレクタ電極８が電気的に接続されている。コレクタ電極８は、たとえば、裏面３に接する部分にメタルシリサイド（たとえば、ニッケル（Ｎｉ）シリサイド、チタン（Ｔｉ）シリサイド等）が形成されたＡｇ（銀）電極からなる。
一方、表面４においてｎ型領域６が露出していない部分には、複数のｐ型ベース領域７が形成されている。各ｐ型ベース領域７の内方には、表面４に露出するように、ｎ＋型エミッタ領域９がｐ型ベース領域７の外周縁から間隔を空けて形成されている。ｐ型ベース領域７において、その外周縁とｎ＋型エミッタ領域９との間の領域がチャネル領域１０となっている。また、ｎ＋型エミッタ領域９の内方において、表面４からｎ＋型エミッタ領域９を貫通してｐ型ベース領域７に達するように、ｐ＋型ベースコンタクト領域１１が形成されている。
【００１９】
また、ｎ型領域６は、この実施形態では、ｎ−型ドリフト領域１２と、ｎ−型ドリフト領域１２の裏面３側に配置されたｎ型領域１４とを含む。具体的には、ｎ型領域１４およびｎ−型ドリフト領域１２が裏面３側から表面４へ向かって順に層状に形成されている。ｎ型領域１４は、ｐ＋型コレクタ領域５に接している。なお、ｎ型領域６は、その全体がｎ−型ドリフト領域１２であってもよい。
【００２０】
ＳｉＣ半導体層２の表面４には、たとえばＳｉＯ２からなるゲート絶縁膜１５が形成されている。ゲート絶縁膜１５は、隣り合うｐ型ベース領域７に跨るように配置されている。これにより、チャネル領域１０およびｎ＋型エミッタ領域９の外周縁部は、ゲート絶縁膜１５によって覆われている。ゲート絶縁膜１５上には、ゲート絶縁膜１５を介してチャネル領域１０に対向するゲート電極１６が形成されている。ゲート電極１６は、たとえばポリシリコンからなる。
【００２１】
また、ＳｉＣ半導体層２の表面４には、ゲート電極１６を覆うように層間絶縁膜（図示せず）が形成されており、この層間絶縁膜を貫通するようにエミッタ電極１７が形成されている。エミッタ電極１７は、ｎ＋型エミッタ領域９およびｐ＋型ベースコンタクト領域１１に一括して接続されている。エミッタ電極１７は、たとえば、表面４に接する部分にメタルシリサイド（たとえば、ニッケル（Ｎｉ）シリサイド、チタン（Ｔｉ）シリサイド等）が形成されたＡｌ（アルミニウム）電極からなる。
【００２２】
ＩＧＢＴ１の各部の詳細について、以下に説明を加える。
半導体装置１の各部で用いられるｎ型ドーパントとしては、たとえば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）等を使用できる（以下、同じ）。一方、ｐ型ドーパントとしては、たとえば、Ｂ（ホウ素）、Ａｌ（アルミニウム）等を使用できる。ただし、この実施形態では、ｎ−型ドリフト領域１２には、３１Ｐが１×１０１４ｃｍ−３〜１×１０１６ｃｍ−３の割合で含有されている。
【００２３】
ｐ＋型コレクタ領域５のドーパント濃度は、１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３であり、ｎ型領域１４のドーパント濃度は、１×１０１６ｃｍ−３〜１×１０１９ｃｍ−３であってもよい。また、ｎ−型ドリフト領域１２のドーパント濃度は、１×１０１４ｃｍ−３〜１×１０１６ｃｍ−３であるまた、ｐ型ベース領域７のドーパント濃度は、１×１０１５ｃｍ−３〜１×１０１８ｃｍ−３であり、ｎ＋型エミッタ領域９のドーパント濃度は、１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３であり、ｐ＋型ベースコンタクト領域１１ドーパント濃度は、１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３であってもよい。
【００２４】
次に、ＩＧＢＴ１の製造方法を、２つの実施例を例に挙げて説明する。
＜第１実施例＞
図２は、図１のＩＧＢＴ１の製造方法（第１実施例）のフロー図である。図３Ａ〜図３Ｈは、図２のフローの各工程を詳細に説明するための図である。
第１実施例では、まず、図３Ａに示すように、ＳｉＣインゴット１８が用意される。ＳｉＣインゴット１８は、六方晶（４Ｈ，６Ｈ）ＳｉＣ単結晶、立方晶（３Ｃ）ＳｉＣ単結晶のいずれであってもよいが、この実施形態では、六方晶のうち４Ｈ−ＳｉＣが使用される。４Ｈ−ＳｉＣ単結晶からなるＳｉＣインゴット１８は、たとえば、窒素（Ｎ２）ガス等の不活性ガスで満たしたグラファイトるつぼ内で原料のＳｉＣ粉末を昇華させ、原料粉末よりも低温に制御されたＳｉＣ種結晶に再結晶させることによって得られる（改良レーリー法（種付き昇華再結晶法））。このとき、ＳｉＣの導電型を決定する不純物は添加されていても、いなくてもよい。次に、ＳｉＣインゴット１８から、ＳｉＣ基板（ウエハ）１９が切り出される（Ｓ１）。たとえば、ＳｉＣ基板１９は、ＳｉＣインゴット１８を（０００１）面に対して［１１−２０］軸方向または［１−１００］に対して所定のオフ角θを付けて切り出されてもよい。また、ＳｉＣ基板１９は、５０μｍ〜５００μｍの厚さとされる。切り出し後、ＳｉＣ基板１９の切り出し面（（０００１）面）が、ラップ加工などの機械加工により研磨される。
【００２５】
次に、図３Ｂに示すように、ＳｉＣ基板１９上に、ＳｉＣエピタキシャル層２０が結晶成長させられる（Ｓ２）。この第１実施例では、結晶成長は、化学気相成長（ＣＶＤ）法によって行われる。その際、ｉ型のＳｉＣエピタキシャル層２０を成長させるために、導電型を決定する不純物となり得る原料ガス（たとえば、Ｎ２ガス、Ａｌ（ＣＨ３）３ガス等）を供給せず、かつ、成長系に存在するＮ原子がＳｉＣエピタキシャル層２０にドナーとして混入しないようにＣ／Ｓｉが高く制御される。
【００２６】
次に、図３Ｃに示すように、ＳｉＣ基板１９およびＳｉＣエピタキシャル層２０の積層構造からＳｉＣ基板１９のみが選択的に除去される（Ｓ３）。この処理は、たとえば、たとえば、研削加工によってＳｉＣ基板１９を除去し、研削加工によってＳｉＣエピタキシャル層２０に発生したダメージ層を、ＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）で除去することによって行われる。ＳｉＣ基板１９の除去によって、ＳｉＣエピタキシャル層２０からなるＳｉＣ半導体層２が得られる。
【００２７】
次の工程は、図３Ｄに示すＮＴＤ工程である（Ｓ４）。ＮＴＤ工程では、ＳｉＣエピタキシャル層２０全体に対して、表面４側から中性子が照射される。これにより、ＳｉＣエピタキシャル層２０に均一性の高い分布でリン（Ｐ）原子がドーピングされることとなり、ｎ型領域６（ｎ−型ドリフト領域１２）が形成される。  次に、図３Ｅに示すように、ＳｉＣエピタキシャル層２０に対して、表面４側からシリコン（Ｓｉ）イオンおよび炭素（Ｃ）がこの順に注入される（Ｓ５）。注入後、ＳｉＣエピタキシャル層２０が熱処理される（Ｓ６）。なお、この第１実施例では、図３Ｅに示したＳｉ，Ｃイオン注入かつ熱処理の工程（Ｓ５，Ｓ６）に代えて、ＳｉＣエピタキシャル層２０に対して熱酸化処理を行ってもよい。具体的には、ＳｉＣエピタキシャル層２０の表面４を１０００℃〜１４００℃（好ましくは、１３００℃程度）で熱酸化することによって、表面４に熱酸化膜を形成すればよい。ただし、熱酸化処理の場合には、ＳｉＣエピタキシャル層２０にピットが形成されるおそれがあるので、Ｓｉ，Ｃイオン注入かつ熱処理によってＳｉＣエピタキシャル層２０のＳｉ空孔およびＣ空孔を改善することが好ましい。
【００２８】
次に、図３Ｆに示すように、ＳｉＣエピタキシャル層２０の表面４（デバイス面）側にｎ型ドーパントおよびｐ型ドーパントがそれぞれ選択的に注入される（Ｓ７）。これにより、ｐ型ベース領域７、ｎ＋型エミッタ領域９およびｐ＋型ベースコンタクト領域１１が形成される。
次に、図３Ｇに示すように、ＳｉＣエピタキシャル層２０上に、ゲート絶縁膜１５およびゲート電極１６が順に形成される（Ｓ８）。この後、ゲート電極１６を覆う層間絶縁膜（図示せず）が形成され、さらにエミッタ電極１７（表面電極）が形成される（Ｓ９）。
【００２９】
次に、図３Ｈに示すように、ＳｉＣエピタキシャル層２０の裏面３側にｎ型ドーパントおよびｐ型ドーパントが順に注入される（Ｓ１０）。これにより、ｎ型領域１４およびｐ＋型コレクタ領域５が形成される。
この後、ＳｉＣエピタキシャル層２０の裏面３に、コレクタ電極８（裏面電極）が接合される（Ｓ１１）。以上の工程を経て、図１に示すＩＧＢＴ１が得られる。
＜第２実施例＞
図４は、図１のＩＧＢＴ１の製造方法（第２実施例）のフロー図である。図５Ａ〜図５Ｆは、図４のフローの各工程を詳細に説明するための図である。図５Ａ〜図５Ｆにおいて、前述の図３Ａ〜図３Ｈの相互間で互いに対応する要素には同一の参照符号を付して示す。
【００３０】
第２実施例では、まず、図５Ａに示すように、ＳｉＣインゴット１８が用意され、ＮＴＤ工程が行われる（Ｓ１）。ＮＴＤ工程では、ＳｉＣインゴット１８全体に対して中性子が照射される。これにより、ＳｉＣインゴット１８に均一性の高い分布でリン（Ｐ）原子がドーピングされることとなり、ｉ型であったＳｉＣインゴット１８がｎ−型となる。
次に、図５Ｂに示すように、ＳｉＣインゴット１８から、ｎ−型のＳｉＣ基板（ウエハ）２３が切り出される（Ｓ１）。たとえば、ＳｉＣ基板２３は、ＳｉＣインゴット１８を（０００１）面に対して［１１−２０］軸方向または［１−１００］に対して所定のオフ角θを付けて切り出されてもよい。また、ＳｉＣ基板２３は、５０μｍ〜５００μｍの厚さとされる。切り出し後、ＳｉＣ基板２３の切り出し面（（０００１）面）が、ラップ加工などの機械加工により研磨される。これにより、ＳｉＣ基板２３からなるＳｉＣ半導体層２が得られる。切り出された状態においてＳｉＣ半導体層２は、ｎ型領域６（ｎ−型ドリフト領域１２）を有していることになる。
【００３１】
次に、図５Ｃに示すように、ＳｉＣ基板２３に対して、表面４側からシリコン（Ｓｉ）イオンおよび炭素（Ｃ）がこの順に注入される（Ｓ３）。注入後、ＳｉＣ基板２３が熱処理される（Ｓ４）。なお、この第３実施例においても第１実施例と同様に、図５Ｃに示したＳｉ，Ｃイオン注入かつ熱処理の工程（Ｓ５，Ｓ６）に代えて、ＳｉＣ基板２３に対して熱酸化処理を行ってもよい。
【００３２】
次に、図５Ｄに示すように、ＳｉＣ基板２３の表面４（デバイス面）側にｎ型ドーパントおよびｐ型ドーパントがそれぞれ選択的に注入される（Ｓ５）。これにより、ｐ型ベース領域７、ｎ＋型エミッタ領域９およびｐ＋型ベースコンタクト領域１１が形成される。
次に、図５Ｅに示すように、ＳｉＣ基板２３上に、ゲート絶縁膜１５およびゲート電極１６が順に形成される（Ｓ６）。この後、ゲート電極１６を覆う層間絶縁膜（図示せず）が形成され、さらにエミッタ電極１７（表面電極）が形成される（Ｓ７）。
【００３３】
次に、図５Ｆに示すように、ＳｉＣ基板２３の裏面３側にｎ型ドーパントおよびｐ型ドーパントが順に注入される（Ｓ８）。これにより、ｎ型領域１４およびｐ＋型コレクタ領域５が形成される。
この後、ＳｉＣ基板２３の裏面３に、コレクタ電極８（裏面電極）が接合される（Ｓ９）。以上の工程を経て、図１に示すＩＧＢＴ１が得られる。
【００３４】
第１および第２の実施例によれば、ｎ−型ドリフト領域１２の形成に際して、ＮＴＤ工程が採用されるので（図３Ｄおよび図５Ａ参照）、ＳｉＣ半導体層２にｎ型不純物としてのＰ原子を均一にドーピングしてｎ−型ドリフト領域１２を形成することができる。これにより、ｐ型ベース領域７、ｎ−型ドリフト領域１２およびｐ＋型コレクタ領域５からなるｐｎｐトランジスタのｎ−型ドリフト領域１２において、３１Ｐを１×１０１４ｃｍ−３〜１×１０１６ｃｍ−３の含有量で均一にドーピングすることができる。つまり、中性子の照射によって３１Ｐに変換される３０Ｓｉは、Ｓｉ原子の同位体化合物群における存在比が３％程度である。したがって、この割合で含まれる３０Ｓｉを３１Ｐに変換することによって、均一かつ低濃度でｎ型ドーパント（３１Ｐ）をドーピングすることができる。これにより、ＳｉＣ半導体層２に比較的高い耐圧を付与することができる。
【００３５】
また、ＳｉＣ半導体層２に対して、Ｓｉイオンおよび／またはＣイオンの注入かつ熱処理、または熱酸化処理が行われる（図３Ｅおよび図５Ｃ参照）。これにより、ＮＴＤ工程で照射された中性子によってＳｉＣの結晶構造が乱れても、ＳｉＣ半導体層２のＣ空孔およびＳｉ空孔を埋めて改善することができる。その結果、キャリアライフタイムを向上させることができる。
【００３６】
また、第１実施例では、ＣＶＤ法で成長した高品質高純度な（つまり、不要な不純物の含有量が少ない）ＳｉＣエピタキシャル層２０，２２に対してＮＴＤ工程が行われるので、ＮＴＤ工程による均一ドーピングという成果を、より効果的に得ることができる。さらに、ｐｎｐトランジスタが、当該高品質高純度なＳｉＣエピタキシャル層に形成されるので、トランジスタ特性を向上させることもできる。
【００３７】
特に、第１実施例では、ＳｉＣ半導体層２の全体がＳｉＣエピタキシャル層２０で構成されているため、均一ドーピングおよびトランジスタ特性の向上といった効果の面で非常に優れる。さらに、ＮＴＤ工程時、ＳｉＣ半導体層２がｉ型であって如何なる不純物領域（たとえばｐ＋型コレクタ領域５等）も形成されていないので、ＩＧＢＴ１を構成する不純物領域へ中性子照射の影響を与えなくて済む。
【００３８】
また、第２実施例では、ＳｉＣ基板２３が切り出される前のＳｉＣインゴット１８にＮＴＤ工程が行われるので（図５Ａ参照）、ＩＧＢＴ１の製造に使用するために切り出される複数のＳｉＣ基板２３に対して一括して３１Ｐをドーピングすることができる。また、ｐｎｐトランジスタを構成する他の各部に対して中性子の影響を与えなくて済む。
そして、作製された図１のＩＧＢＴ１では、ゲート電極１６とｎ＋型エミッタ領域９との間の電圧（ゲート−エミッタ間電圧ＶＧＥ）がゲート電極１６の閾値電圧ＶＴより高くなってオン状態になると、チャネル領域１０の表面４にｎ型のチャネルが形成されて、ｎ＋型エミッタ領域９とｎ−型ドリフト領域１２との間が導通する。これにより、ｎ−型ドリフト領域１２に電子が流れ込む。この電子が、ｐ型ベース領域７、ｎ−型ドリフト領域１２およびｐ＋型コレクタ領域５からなるｐｎｐトランジスタのベース電流として作用し、ｐｎｐトランジスタが導通する。ｎ＋型エミッタ領域９から電子が供給され、ｐ＋型コレクタ領域５から正孔が注入されるので、ｎ−型ドリフト領域１２には過剰な電子と正孔が蓄積される。これにより、ｎ−型ドリフト領域１２で伝導度変調が発生し、ｎ−型ドリフト領域１２が高伝導度状態に移行する。前述のように、ＳｉＣ半導体層２のキャリアライフタイムが向上しているので、ｐｎｐトランジスタにおいて伝導度変調を効率的に発生させることができる。
【００３９】
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、ＳｉＣインゴット１８は、改良レーリー法以外の成長法（たとえば、ＨＴＣＶＤ法等）で形成されていてもよい。
また、第１実施例の製造方法において、ＳｉイオンおよびＣイオンの注入は、ＮＴＤ工程の前に行われてもよい。当該イオン注入とＮＴＤ工程との順序を入れ替えても、熱処理がＮＴＤ工程の後に行われるのであれば、当該熱処理によってＣ空孔およびＳｉ空孔を改善することはできる。また、第２実施例も含めて、ＳｉイオンおよびＣイオンの注入は、どちらか一方だけ選択的に注入されてもよい。一方だけの注入であっても、当該注入イオンに対応する空孔を改善でき、キャリアライフタイムの向上を図ることが可能である。
【００４０】
また、ＳｉＣ半導体層２には、ＩＧＢＴ１以外の素子（たとえば、バイポーラトランジスタ、ＭＯＳＦＥＴ、ｐｎダイオード、ショットキーバリアダイオード、抵抗素子等）が混載されていてもよい。
本発明の半導体装置（半導体パワーデバイス）は、たとえば、電気自動車（ハイブリッド車を含む）、電車、産業用ロボット等の動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、太陽電池、風力発電機その他の発電装置（とくに自家発電装置）が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。
【００４１】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【００４２】
１  ＩＧＢＴ
２  ＳｉＣ半導体層
３  裏面
４  表面
５  ｐ＋型コレクタ領域
６  ｎ型領域
７  ｐ型ベース領域
１２  ｎ−型ドリフト領域
１８  ＳｉＣインゴット
１９  ＳｉＣ基板
２０  ＳｉＣエピタキシャル層
２３  ＳｉＣ基板
【図１】
2015192121.tif 000003
【図２】
2015192121.tif 000004
【図３Ａ】
2015192121.tif 000005
【図３Ｂ】
2015192121.tif 000006
【図３Ｃ】
2015192121.tif 000007
【図３Ｄ】
2015192121.tif 000008
【図３Ｅ】
2015192121.tif 000009
【図３Ｆ】
2015192121.tif 000010
【図３Ｇ】
2015192121.tif 000011
【図３Ｈ】
2015192121.tif 000012
【図４】
2015192121.tif 000013
【図５Ａ】
2015192121.tif 000014
【図５Ｂ】
2015192121.tif 000015
【図５Ｃ】
2015192121.tif 000016
【図５Ｄ】
2015192121.tif 000017
【図５Ｅ】
2015192121.tif 000018
【図５Ｆ】
2015192121.tif 000019