(57)【要約】【課題】ヒューズの側部の絶縁膜のオーバーエッチングをなくし、レジスト膜の残留を防止する。【解決手段】基板の上方の層間絶縁膜６１上に形成した電極パッド８１とヒューズ８２を覆い、電極パッド８１上方における膜厚が層間絶縁膜６１上方における膜厚より薄くなるように第１の絶縁膜８５を形成した後、第１の絶縁膜８５の上方にレジスト膜８８を形成し、レジスト膜８８をマスクにして電極パッド８１を露出させる第１の開口部９０Ａと、ヒューズ８２上方の第１の絶縁膜８５の少なくとも一部を除去した第２の開口部９０Ｂを同時に形成する。【選択図】図１Ｈ
2015192011.tif 000002
【特許請求の範囲】
【請求項１】
基板の上方に形成した多層の配線構造における最上層の層間絶縁膜上に電極パッド及びヒューズを形成し、
前記層間絶縁膜及び前記電極パッド並びに前記ヒューズの上方に、前記ヒューズの側部の前記層間絶縁膜上方における膜厚が前記電極パッド上方における膜厚より厚い絶縁膜を形成し、
前記絶縁膜をエッチングして、前記電極パッドを露出させる第１の開口部と、前記ヒューズ上方の前記絶縁膜の少なくとも一部を除去した第２の開口部とを同時に形成する開口工程を含む半導体装置の製造方法。
【請求項２】
前記開口工程は、前記第２の開口部において前記層間絶縁膜が露出させないことを特徴とする付記１に記載の半導体装置の製造方法。
【請求項３】
前記絶縁膜を形成する工程は、
前記ヒューズの側部の前記層間絶縁膜上方における膜厚が前記電極パッドの膜厚より厚い前記絶縁膜を形成する工程と、
前記絶縁膜の表面をエッチング又は研磨により平坦化する工程と、
を含み、
前記開口工程は、第２の開口部に前記ヒューズを露出させることを特徴とする付記１又は付記２に記載の半導体装置の製造方法。
【請求項４】
前記絶縁膜は、第１の絶縁膜、第１のパッシベーション膜、第２の絶縁膜、及び第２のパッシベーション膜を含み、
前記絶縁膜を形成する工程は、
前記層間絶縁膜及び前記電極パッド並びに前記ヒューズを覆う前記第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に前記第１のパッシベーション膜を形成する工程と、
前記第１のパッシベーション膜及び前記第１の絶縁膜をエッチングし、前記電極パッドを露出させる工程と、
露出させた前記電極パッド及び前記第１のパッシベーション膜を覆うように前記第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に前記第２のパッシベーション膜を形成する工程と、
を含み、
前記開口工程は、前記第２のパッシベーション膜及び前記第２の絶縁膜をエッチングして、前記電極パッドを露出させる前記第１の開口部と、前記ヒューズ上方の前記第１のパッシベーション膜を露出させる前記第２の開口部とを同時に形成することを特徴とする付記１又は付記２に記載の半導体装置の製造方法。
【請求項５】
基板と、
前記基板の上方に形成された多層の配線構造における最上層の層間絶縁膜上に配置された電極パッド及びヒューズと、
前記層間絶縁膜の上方に形成された絶縁膜と、
前記絶縁膜に形成され、前記電極パッドを露出させる第１の開口部と、
前記絶縁膜に形成され、底部の高さが前記ヒューズの底面より高い第２の開口部と、
を含むことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
シリコンなどの基板上に半導体回路を形成した半導体装置は、電気信号を入出力する電極パッドや、抵抗値の調整などに使用されるヒューズを含んで構成されている。例えば、電極パッドは、導体膜や絶縁膜を積層した多層構造の最上層に形成され、導体膜上に形成したパッシベーション膜に開口部を形成して導体膜を露出させることにより形成される。また、ヒューズは、電極パッドが形成される最上層より下層に形成され、最上層からエッチングすることによってヒューズを露出させ開口部を形成している。さらに、ヒューズの腐食を防止するために、開口部を形成した後、開口部にレジスト膜を埋め込んでヒューズの表面をレジスト膜で覆う。ヒューズをトリミングするときは、開口部を通してレーザを照射し、ヒューズの上方のレジスト膜を除去しつつ、ヒューズを溶断させる。
【０００３】
ところが、ヒューズを下層に形成すると、ヒューズ用の開口部のエッチングに時間がかかる。そこで、近年の半導体装置には、ヒューズを電極パッドと同じ最上層に形成し、ユーズの開口部と電極パッドの開口部を同時に形成することが検討されている。この際、ヒューズ及び電極パッドを覆う絶縁膜を形成し、絶縁膜をエッチングするマスクの開口部の幅を電極パッドの上方の幅に比べてヒューズの上方の幅を小さくする。ヒューズの上方の開口部の幅は、ヒューズ上方の絶縁膜のエッチング速度が電極パッド上方の絶縁膜のエッチング速度より十分に減少するようなサイズにする。これによって、電極パッドの開口部の深さに比べて、ヒューズの上方の開口部が浅くなり、電極パッドを露出させる一方で、ヒューズの上方に絶縁膜を残ってヒューズの腐食を防止できるようになる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２３６１５公報
【特許文献２】特開平８−２１３４６９公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、ヒューズ上の開口部を小さくするとヒューズのサイズや形状の設計自由度が小さくなる。そこで、ヒューズを覆う絶縁膜を除去してヒューズを露出させる工程の開発が望まれていた。ここで、ヒューズを露出させる場合のプロセスの一例について以下に説明する。
【０００６】
例えば、図３Ａに示すように、絶縁膜２０１上に電極パッド２０２とヒューズ２０３をパターニングした後、電極パッド２０２及びヒューズ２０３を覆うように絶縁膜２０４とパッシベーション膜２０５を順番に積層する。その後、図３Ｂに示すように、レジスト膜２０６をマスクにしてパッシベーション膜２０５と絶縁膜２０４をパターニングし、電極パッド２０２及びヒューズ２０３を露出させる。このとき、電極パッド２０２を露出させるエッチングプロセスは、電極パッド２０２を覆う絶縁膜２０４をオーバーエッチングする条件で実行される。このために、ヒューズ２０３の周囲の絶縁膜２０１がオーバーエッチングされ、ヒューズ２０３の周囲の絶縁膜２０１に溝２０７が形成される。続いて、図３Ｃに示すように、絶縁膜２０８及びパッシベーション膜２０９を積層してヒューズ２０３を保護する。このとき、電極パッド２０２が絶縁膜２０８及びパッシベーション膜２０９で覆われるので、ヒューズ２０３を覆うレジストパターン２１０を形成し、エッチングによって電極パッド２０２上の絶縁膜２０８及びパッシベーション膜２０９を除去し、電極パッド２０２を露出させる開口部２１１を形成する。このようなプロセスを採用することで、ヒューズの開口部を小さくする必要がなくなり、ヒューズの設計自由度が向上する。
【０００７】
しかしながら、ヒューズ２０３を覆うレジストパターン２１０で電極パッド２０２に開口部２１１を形成した後、レジストパターン２１０を剥離するときに、図３Ｅに示すように、ヒューズ２０３の周囲の絶縁膜２０１の溝２０７に入り込んだレジスト材料２１０Ａが一部残ることがあった。溝２０７内にレジスト材料２１０Ａが残っていると、レーザでヒューズ２０３をトリミングしたときに、レジスト材料２１０Ａがレーザによって飛散し、半導体装置の表面を汚染し易くなる。
この発明は、このような事情に鑑みてなされたものであり、ヒューズの側部の絶縁膜のオーバーエッチングをなくし、レジスト膜の残留を防止することを目的とする。
【課題を解決するための手段】
【０００８】
実施形態の一観点によれば、基板の上方に形成した多層の配線構造における最上層の層間絶縁膜上に電極パッド及びヒューズを形成し、前記層間絶縁膜及び前記電極パッド並びに前記ヒューズの上方に、前記ヒューズの側部の前記層間絶縁膜上方における膜厚が前記電極パッド上方における膜厚より厚い絶縁膜を形成し、前記絶縁膜をエッチングして、前記電極パッドを露出させる第１の開口部と、前記ヒューズ上方の前記絶縁膜の少なくとも一部を除去した第２の開口部とを同時に形成する開口工程を含む半導体装置の製造方法が提供される。
【０００９】
また、実施形態の別の観点によれば、基板と、前記基板の上方に形成された多層の配線構造における最上層の層間絶縁膜上に配置された電極パッド及びヒューズと、前記層間絶縁膜の上方に形成された絶縁膜と、前記絶縁膜に形成され、前記電極パッドを露出させる第１の開口部と、前記絶縁膜に形成され、底部の高さが前記ヒューズの底面より高い第２の開口部と、を含むことを特徴とする半導体装置が提供される。
【発明の効果】
【００１０】
電極パッドを露出する第１の開口部を形成するときに第２の開口部が深くなり過ぎてヒューズの側部に深い溝が形成されることが防止される。レジスト膜の残留による半導体装置の表面汚染を防止できる。
【図面の簡単な説明】
【００１１】
【図１Ａ】図１Ａは、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図（その１）である。
【図１Ｂ】図１Ｂは、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図（その２）である。
【図１Ｃ】図１Ｃは、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図（その３）である。
【図１Ｄ】図１Ｄは、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図（その４）である。
【図１Ｅ】図１Ｅは、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図（その５）である。
【図１Ｆ】図１Ｆは、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図（その６）である。
【図１Ｇ】図１Ｇは、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図（その７）である。
【図１Ｈ】図１Ｈは、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図（その８）である。
【図１Ｉ】図１Ｉは、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図（その９）である。
【図２Ａ】図２Ａは、本発明の第２の実施の形態に係る半導体装置の製造工程の一例を示す断面図（その１）である。
【図２Ｂ】図２Ｂは、本発明の第２の実施の形態に係る半導体装置の製造工程の一例を示す断面図（その２）である。
【図２Ｃ】図２Ｃは、本発明の第２の実施の形態に係る半導体装置の製造工程の一例を示す断面図（その３）である。
【図２Ｄ】図２Ｄは、本発明の第２の実施の形態に係る半導体装置の製造工程の一例を示す断面図（その４）である。
【図２Ｅ】図２Ｅは、本発明の第２の実施の形態に係る半導体装置の製造工程の一例を示す断面図（その５）である。
【図３Ａ】図３Ａは、従来例に係る半導体装置の製造工程の一例を示す断面図（その１）である。
【図３Ｂ】図３Ｂは、従来例に係る半導体装置の製造工程の一例を示す断面図（その２）である。
【図３Ｃ】図３Ｃは、従来例に係る半導体装置の製造工程の一例を示す断面図（その３）である。
【図３Ｄ】図３Ｄは、本従来例に係る半導体装置の製造工程の一例を示す断面図（その４）である。
【図３Ｅ】図３Ｅは、従来例に係る半導体装置の製造工程の一例を示す断面図（その５）である。
【発明を実施するための形態】
【００１２】
発明の目的及び利点は、請求の範囲に具体的に記載された構成要素及び組み合わせによって実現され達成される。
前述の一般的な説明及び以下の詳細な説明は、典型例及び説明のためのものであって、本発明を限定するためのものではない。
【００１３】
（第１の実施の形態）
第１の実施の形態について図面を参照して詳細に説明する。
まず、図１Ａに示す断面構造を得るまでの工程について説明する。
図１Ａに示すように、シリコンなどのウェハ（半導体基板）１に、素子分離領域２を複数形成する。素子分離領域２には、例えば、シャロートレンチアイソレーション（ＳＴＩ）を使用する。ＳＴＩは、基板１の素子分離領域に溝を形成し、その中にシリコン酸化等の絶縁膜を埋め込むことにより形成される。なお、素子分離領域２は、ＳＴＩに限られず、ＬＯＣＯＳ（Local Oxidation of Silicon）法で形成した絶縁膜を使用しても良い。
【００１４】
次いで、基板１の表面に不純物をイオン注入し、ウェル１１，１２を形成する。例えば、素子領域にドーパント不純物としてｎ型不純物、例えばリンを導入すると、ｎウェル１１が形成される。また、ｐ型不純物、例えばボロンを導入すると、pウェル１２が形成される。
【００１５】
この後、基板１上のトランジスタ活性領域の表面を熱酸化させてゲート絶縁膜１３を形成する。ゲート絶縁膜１３は、熱酸化によるシリコン酸化膜であり、その厚さは例えば１〜１０ｎｍである。また、ゲート絶縁膜１３は、誘電率の高い材料で形成しても良い。
【００１６】
この後、基板１の全面に、非晶質又は多結晶のシリコン膜を形成する。シリコン膜の膜厚は、例えば約１００ｎｍとする。シリコン膜をパターニングすることにより、ゲート電極１４が形成される。ここで、ゲート電極１４は、金属材料から形成しても良い。
【００１７】
続いて、ゲート電極１４をマスクにしたイオン注入により、ゲート電極１４の両側にｐ型不純物、例えばボロンを導入して、エクステンションソース／ドレイン領域の浅い領域を構成するソース／ドレインエクステンション１５を形成する。この後に、ゲート電極１４を含む基板１の上側全面に絶縁膜を形成する。絶縁膜としては、例えばＣＶＤ法により形成された酸化シリコン膜が用いられる。そして、絶縁膜をエッチバックしてゲート電極１４の両側部分のみを残し、絶縁性サイドウォール１７を形成する。
【００１８】
続いて、絶縁性サイドウォール１７とゲート電極１４をマスクにしてゲート電極１４の両側に、不純物を再びイオン注入する。これにより、各ゲート電極１４の側方の基板１にエクステンションソース／ドレイン領域の深い領域を構成するソース／ドレイン拡散層１８が形成される。
【００１９】
さらに、ゲート電極１４を含む基板１の上側全面に、金属膜をスパッタ法により形成する。金属膜は、例えば、コバルト膜やニッケル膜の高融点金属が好ましいが、比較的に融点が低い金属であっても良い。この後、金属膜を加熱してシリコンと反応させる。これにより、ゲート電極１４の上面と、ソース／ドレイン拡散層１８上のそれぞれに、コバルトシリサイド層やニッケルシリサイド層といった金属シリサイド層１９Ａが形成される。この熱処理によって、各ソソース／ドレイン拡散層１８が活性化されて低抵抗化する。また、ゲート電極１４の上部に、金属シリサイド層１９Ｂが形成される。
【００２０】
その後に、素子分離領域２上などで未反応となっている金属膜をウエットエッチングによって除去する。ここまでの工程で、基板１の活性領域ごとに、ゲート絶縁膜１３，ゲート電極１４、ソース／ドレイン拡散層１８等によって構成されるトランジスタＴ１（半導体素子）が形成される。
【００２１】
次に、トランジスタＴ１を含む基板１の全面にシリコン窒化膜２１を例えば８０ｎｍの厚さに形成する。シリコン窒化膜２１は、それぞれがプラズマＣＶＤ法によって形成する。続いて、シリコン窒化膜２１の上に、第１層間絶縁膜２２として、例えば、シリコン酸化（ＳｉＯ２）膜をＴＥＯＳ（tetra ethoxy silane）ガスを用いたプラズマＣＶＤ法によって１３００ｎｍの厚さに形成する。第１層間絶縁膜２２の表面は、化学的機械研磨(ＣＭＰ：Chemical Mechanical Polishing)法を用いて研磨し、基板１の表面から第１層間絶縁膜２２の表面までの膜厚を所定値、例えば約９５０ｎｍに調整する。
【００２２】
さらに、第１層間絶縁膜２２の上にレジスト膜２３を塗布した後、レジスト膜２３にフォトリソグラフィ技術によって開口部２３Ａを形成する。開口部２３Ａは、トランジスタＴ１のソース／ドレイン拡散層１８の上方に複数形成される。
【００２３】
続いて、図１Ｂに示す断面構造を得るまでの工程について説明する。
レジスト膜２３をマスクにしたドライエッチングにより、第１層間絶縁膜２２、シリコン窒化膜２１を順番に加工する。エッチング深さは、ソース／ドレイン拡散層１８の高融点金属シリサイド層１９に到達するまでとする。これにより、ソース／ドレイン拡散層１８の上にコンタクトホール２５が形成される。この後、レジスト膜２３をアッシング等により除去する。
【００２４】
続いて、コンタクトホール２５内に、ソース／ドレイン領域１７に電気的に接続される導電性プラグ２６を形成する。具体的には、最初に、コンタクトホール２５の内面に、密着層２７をスパッタ法によって形成する。密着層は、３０ｎｍのチタン膜と、２０ｎｍの窒化チタン膜とを積層して形成する。さらに、密着膜２７の上に、タングステン膜２８をＣＶＤ法により成長させる。タングステン膜２８は、各ホール２５に埋め込まれると共に、第１層間絶縁膜２２の上方に、例えば３００ｎｍの厚さに成長させる。この後、第１層間絶縁膜２２上に成長した余分なタングステン膜２８及び密着膜２７をＣＭＰ（Chemical Mechanical Polishing）法による研磨で除去する。この結果、コンタクトホール２５に導電性プラグ２６が埋め込まれる。
【００２５】
次に、図１Ｃに示す断面構造を得るまでの工程について説明する。
最初に、第１層間絶縁膜２２上に、シリコン酸化膜等の第２層間絶縁膜３１を形成する。続いて、第２層間絶縁膜３１を不図示のレジスト膜をマスクにしてドライエッチングして配線溝３２を形成する。さらに、配線溝３２を含む第２層間絶縁膜３１の全面にＴａＮ膜３３を例えばスパッタ法にて約８ｎｍの厚さに形成する。さらに、ＴａＮ膜３３上に、導電材としてＣｕ膜３４をメッキ法によって形成する。Ｃｕ膜３４の厚さは、例えば８００ｎｍとする。表面のＣｕ膜３４と、ＴａＮ膜３３をＣＭＰ法による研磨で順番に除去する。この研磨によって、１層目の配線３５が形成される。配線３５は、導電性プラグ２６と電気的に接続される。以降は、同様の工程で必要な総数だけ配線構造を形成する。また、多層の配線構造内には、必要に応じて他の素子も形成される。
【００２６】
次に、図１Ｄに示す断面構造を得るまでの工程について説明する。なお、図１Ｄは、４層の配線構造を有する半導体装置の最上層の配線等を形成する工程を例にして説明するが、配線の総数はこれに限定されない。
第３層間絶縁膜の全面に、第４層間絶縁膜６１として、例えばシリコン酸化膜をプラズマＴＥＯＳＣＶＤ法により８００ｎｍ〜１μｍの膜厚に形成する。この後、例えばＣＭＰ法により、第４層間絶縁膜６１の表面を平坦化する。次に、フォトリソグラフィ技術を用い、第４層間絶縁膜６１をエッチングする。これにより、下層の配線に達するコンタクトホール６２が形成される。さらに、コンタクトホール６２に導電性プラグ６３を形成する。導電性プラグ６３の形成方法は、導電性プラグ２６の形成方法と同様である。
【００２７】
続いて、第４層間絶縁膜６１及び導電性プラグ６３の上に、例えばＴｉ膜７１と、ＴｉＮ膜７２と、ＡｌＣｕ合金膜７３と、ＴｉＮ膜７４とを例えばスパッタリング法により順番に積層する。これらの膜７１〜７４の合計の膜厚は、例えば、１．１４μｍとする。この後、これらの膜７１〜７４の上に、不図示のレジスト膜を形成し、レジスト膜をマスクにして膜７１〜７４をパターニングし、電極パッド８１及びヒューズ８２を形成する。
【００２８】
次に、図１Ｅに示す断面構造を得るまでの工程について説明する。図１Ｅは、図１Ｄの電極パッド８１及びヒューズ８２並びにその近傍の領域を拡大して示す断面図である。
第４層間絶縁膜６１、電極パッド８１及びヒューズ８２の全面を覆うように第１の絶縁膜８５を形成する。第１の絶縁膜８５としては、酸化膜、例えば、ＳｉＯ２膜をプラズマＣＶＤ法等により形成する。第１の絶縁膜８５は、電極パッド８１及びヒューズ８２の膜厚より厚く、例えば、１．５μｍ形成する。第１の絶縁膜８５は、電極パッド８１及びヒューズ８２の上にも形成されるので、電極パッド８１及びヒューズ８２が存在する領域の第１の絶縁膜８５の高さが他の領域に比べて高くなっている。そこで、図１Ｆに示すように、第１の絶縁膜８５を例えばプラズマを使用してエッチバックするか、ＣＭＰ法によって研磨して表面を平坦化する。これによって、第１の絶縁膜８５は、電極パッド８１及びヒューズ８２の膜厚より少し厚い膜厚で、かつ表面が平坦になる。
【００２９】
次に、図１Ｇに示す断面構造を得るまでの工程について説明する。
第１の絶縁膜８５上には、第２の絶縁膜８６として、例えば、酸化膜であるＳｉＯ２膜をプラズマＣＶＤ法等によって６００ｎｍ形成する。さらに、第２の絶縁膜８６上に、パッシベーション膜として窒化膜８７を例えばプラズマＣＶＤ法によって３００ｎｍの厚さに形成する。さらに、窒化膜８７の全面にレジスト膜８８を形成する。レジスト膜８８は、平坦な窒化膜８７上にレジストを塗布することにより形成されるので、従来に比べて膜高さは低くなる。即ち、電極パッド８１上に配置された膜８５〜８７の厚さは、他の領域、例えばヒューズ８２の周囲の第４層間絶縁膜６１上の膜８５〜８７の厚さより薄くなる。さらに、図３Ｂに示す従来例のように、電極パッド２０２とヒューズ２０３の間に深い溝２０７がないことから、レジストが溜まる領域は形成されない。
【００３０】
続いて、レジスト膜８８をパターニングして、開口部８９Ａ，８９Ｂを形成する。開口部８９Ａは、電極パッド８１の上方に形成される。開口部８９Ｂは、ヒューズ８２の上方に形成される。
【００３１】
次に、図１Ｈに示す断面構造を得るまでの工程について説明する。
パターニングしたレジスト膜８８をマスクにして窒化膜８７と、第２の絶縁膜８６と、第１の絶縁膜８５を順番にエッチングして第１の開口部９０Ａと、第２の開口部９０Ｂを同時に形成する。第１の開口部９０Ａは、レジスト膜８８の開口部８９Ａの下方に形成され、電極パッド８１を露出させる。第２の開口部９０Ｂは、レジスト膜８８の開口部８９Ｂの下方に形成され、ヒューズ８２を露出させる。ここでのエッチングは、電極パッド８１を完全に露出させるために、絶縁膜８５，８６をオーバーエッチングするような条件で実施される。このために、ヒューズ８２の周囲は、第１の絶縁膜８５がヒューズ８２の上面より深くエッチングされ、溝９２が形成される。しかしながら、第１の絶縁膜８５の溝９２の深さは、第１の絶縁膜８５の膜厚より浅い。即ち、第２の開口部９０Ｂの底部を形成するヒューズ８２の側方の第１の絶縁膜８５の上面８５Ａの高さは、ヒューズ８２の底面８２Ａより高い位置になっている。
【００３２】
この後、窒化膜８７上に残留するレジスト膜８８をアッシング等によって剥離させる。従来のように電極パッド８１とヒューズ８２の間に深い溝がないことから、ヒューズ８２の周囲にレジスト膜８８が残留することはない。これによって、図１Ｉに示すように、最上層に電極パッド８１とヒューズ８２を有し、他の領域が酸化膜と窒化膜で覆われた半導体装置１００が形成される。ここで、電極パッド８１は、第１の開口部９０Ａを通して外部に露出している。ヒューズ８２は、第２の開口部９０Ｂを通して外部に露出している。
【００３３】
以上、説明したように、この半導体装置１００の製造方法では、最上層に形成した電極パッド８１とヒューズ８２の開口部９０Ａ，９０Ｂを同時に形成するプロセスにおいて、絶縁膜８６，８６の表面を平坦化することにより、ヒューズ８２の側部の層間絶縁膜６１上方における絶縁膜の膜厚が電極パッド８１上方における絶縁膜の膜厚より厚くした。即ち、電極パッド８１上の絶縁膜８５，８６及び窒化膜８７の膜厚が、回路が形成されていない領域の絶縁膜８５，８６及び窒化膜８７の膜厚より薄くなるので、電極パッド８１上でエッチングにより除去すべき絶縁膜８５，８６及び窒化膜８７の深さが他の領域に比べて浅くなる。この結果、電極パッド８１を完全に露出させるように絶縁膜８５，８６及び窒化膜８７をエッチングしても、ヒューズ８２の周囲の絶縁膜８５，８６が掘られ過ぎないようになる。より具体的には、この製造方法によれば、第１の絶縁膜８５の上面８５Ａが、ヒューズ８２の底面８２Ａ以上の高さになる半導体装置１００が製造される。このために、第２の開口部９０Ｂの底部である第１の絶縁膜８５の上面８５Ａにレジスト膜が残留し難くなる。また、この半導体装置１００の製造方法では、図３Ｄに例示するように、ヒューズ２０３の側方に溝２０７が形成された後にレジスト膜２１０が塗布されることがなくなる。このことも、ヒューズ８２の周囲にレジスト膜の残留することを防止することに貢献する。これらのことから、レジスト膜の残留による半導体装置１００の表面汚染を防止できる。
【００３４】
（第２の実施の形態）
第２の実施の形態について図面を参照して詳細に説明する。第１の実施の形態と同じ構成要素には同一の符号を付してある。また、第１の実施の形態と重複する説明は省略する。
最初に、図２Ａに示す断面構造を得るまでの工程について説明する。なお、電極パッド８１及びヒューズ８２を形成するまでの工程は、図１Ａから図１Ｄを参照して説明する第１の実施の形態と同様である。まず、電極パッド８１及びヒューズ８２の全面を覆うように第１の絶縁膜１０１を形成する。第１の絶縁膜１０１は、酸化膜、プラズマＣＶＤ法等を使用してＳｉＯ２膜を例えば７００μｍの厚さに形成する。第１の絶縁膜１０１上には、第１のパッシベーション膜として第１の窒化膜１０２を例えばプラズマＣＶＤ法を使用して５００ｎｍの厚さに形成する。続いて、第１の窒化膜１０２の全面にレジスト膜１０３を形成し、レジスト膜１０３をパターニングする。これによって、電極パッド８１の上方のみに開口部１０３Ａを有するレジストパターンが形成される。
【００３５】
続いて、図２Ｂに示す断面構造を得るまでの工程について説明する。
パターニングしたレジスト膜１０３をマスクにして第１の窒化膜１０２と、第１の絶縁膜１０１を順番にエッチングし、電極パッド８１上に開口部１０５を形成する。開口部１０５は、電極パッド８１を露出させる。
【００３６】
次に、図２Ｃに示す断面構造を得るまでの工程について説明する。
開口部１０５を有する第１の窒化膜１０２の上に、第２の絶縁膜１０６として、酸化膜、例えば、ＳｉＯ２膜を形成する。第２の絶縁膜１０６は、プラズマＣＶＤ法などによって、例えば、６００ｎｍの厚さに形成する。第２の絶縁膜１０６は、開口部１０５から露出している電極パッド８１上にも形成される。続いて、第２の絶縁膜１０６の上に、第２のパッシベーション膜として第２の窒化膜１０７をプラズマＣＶＤ法等に使用して形成する。第２の窒化膜１０７は、例えば、第１の窒化膜１０２の膜厚より薄く、例えば、３００ｎｍの厚さに形成する。このとき、電極パッド８１上に配置された膜１０６，１０７の厚さは、他の領域、例えばヒューズ８２の周囲の第１の絶縁膜１０１又は第４層間絶縁膜６１の上方に配置された膜１０２，１０６，１０７の厚さより薄くなる。
【００３７】
さらに、図２Ｄに示す断面構造を得るまでの工程について説明する。
第２の窒化膜１０７の全面にレジスト膜１１０を形成し、レジスト膜１１０をパターニングする。これによって、電極パッド８１及びヒューズ８２の上方のそれぞれに開口部１１０Ａ，１１０Ｂを有するレジストパターンが形成される。そして、パターニングしたレジスト膜１１０をマスクにして第２の窒化膜１０７と、第２の絶縁膜１０６を順番にエッチングして第１の開口部１１１Ａと第２の開口部１１１Ｂを同時に形成する。エッチングは、第２の窒化膜１０７と第２の絶縁膜１０６とでステップを分けて、下地との選択比を保ちながら行う。このとき、第１の窒化膜１０２がエッチングのストッパとして働くことで、面内の膜厚の均一性を確保することができる。また、第１の窒化膜１０２がエッチングのストッパとして働くことで、下層の第１の絶縁膜１０１がエッチングされることはない。従って、第２の開口部１１１Ｂ内の第１の絶縁膜１０１の上面１０１Ａは、ヒューズ８２の底面８２Ａより上方に配置される。同様に、第２の開口部１１１Ｂの底部に相当する第１の窒化膜１０２の上面１０２Ａは、ヒューズ８２の底面８２Ａより上方に配置される。
【００３８】
これによって、図２Ｅに示すように、最上層に電極パッド８１とヒューズ８２を有し、他の領域が絶縁膜１０１，１０６と窒化膜１０２，１０７の積層構造で覆われた半導体装置１２０が形成される。ここで、電極パッド８１は、開口部１１１Ａを通して外部に露出している。ヒューズ８２は、第１の絶縁膜１０１及び第１の窒化膜１０２に覆われた状態で開口部１１１Ｂを通して外部に露出している。ヒューズ８２の周囲はオーバーエッチングされていないので、従来のように、ヒューズの側部に深い溝が形成されることはない。また、絶縁膜１０１，１０６と窒化膜１０２，１０７を積層させることにより、半導体装置１０の下方の回路構造の防水性及び防湿性が向上する。
【００３９】
以上、説明したように、この半導体装置１２０の製造方法では、最上層に形成した電極パッド８１とヒューズ８２の開口部９０Ａ，９０Ｂを同時に形成するプロセスにおいて、電極パッド８１上の第１の絶縁膜１０１及び第１の窒化膜１０２を除去するようにした。これによって、ヒューズ８２の側部の層間絶縁膜６１上方における絶縁膜の膜厚が電極パッド８１上方における絶縁膜の膜厚より厚くなり、電極パッド８１上でエッチングにより除去すべき第２の絶縁膜１０６及び第２の窒化膜１０７の深さが他の領域に比べて少なくなる。この結果、電極パッド８１を完全に露出させるように第２の絶縁膜１０６及び第２の窒化膜１０７をエッチングしても、ヒューズ８２の周囲の第１の絶縁膜１０１及び第１の窒化膜１０２が掘られ過ぎないようになる。このことは、エッチングされる第２の窒化膜１０７の膜厚より第１の窒化膜１０２を厚く形成し、第１の窒化膜１０２がストッパとして機能するようにしたことにより、より顕著になる。この結果、第１の絶縁膜１０１の上面１０１Ａ及び第１の窒化膜１０２の上面１０２Ａがヒューズ８２の底面８２Ａ以上の高さになる半導体装置１２０が製造される。このために、第２の開口部１１１Ｂの底部（上面１０１Ａ又は上面１０２Ａ）にレジスト膜が残留し難くなる。また、この半導体装置１２０の製造方法では、図３Ｄに例示するように、ヒューズ２０３の側方に溝２０７が形成された後にレジスト膜２１０が塗布されることがなくなる。このことも、ヒューズ８２の周囲にレジスト膜の残留することを防止することに貢献する。これらのことから、レジスト膜の残留による半導体装置１２０の表面汚染を防止できる。
【００４０】
ここで挙げた全ての例及び条件的表現は、発明者が技術促進に貢献した発明及び概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例及び条件に限定することなく解釈するものであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神及び範囲から逸脱することなく、それに対して種々の変更、置換及び変形を施すことができる。
【００４１】
以下に、前記の実施の形態の特徴を付記する。
（付記１）  基板の上方に形成した多層の配線構造における最上層の層間絶縁膜上に電極パッド及びヒューズを形成し、前記層間絶縁膜及び前記電極パッド並びに前記ヒューズの上方に、前記ヒューズの側部の前記層間絶縁膜上方における膜厚が前記電極パッド上方における膜厚より厚い絶縁膜を形成し、前記絶縁膜をエッチングして、前記電極パッドを露出させる第１の開口部と、前記ヒューズ上方の前記絶縁膜の少なくとも一部を除去した第２の開口部とを同時に形成する開口工程を含む半導体装置の製造方法。
（付記２）  前記開口工程は、前記第２の開口部において前記層間絶縁膜が露出させないことを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記絶縁膜を形成する工程は、前記ヒューズの側部の前記層間絶縁膜上方における膜厚が前記電極パッドの膜厚より厚い前記絶縁膜を形成する工程と、前記絶縁膜の表面をエッチング又は研磨により平坦化する工程と、を含み、前記開口工程は、第２の開口部に前記ヒューズを露出させることを特徴とする付記１又は付記２に記載の半導体装置の製造方法。
（付記４）  前記絶縁膜は、第１の絶縁膜、第１のパッシベーション膜、第２の絶縁膜、及び第２のパッシベーション膜を含み、前記絶縁膜を形成する工程は、前記層間絶縁膜及び前記電極パッド並びに前記ヒューズを覆う前記第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に前記第１のパッシベーション膜を形成する工程と、前記第１のパッシベーション膜及び前記第１の絶縁膜をエッチングし、前記電極パッドを露出させる工程と、露出させた前記電極パッド及び前記第１のパッシベーション膜を覆うように前記第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に前記第２のパッシベーション膜を形成する工程と、を含み、前記開口工程は、前記第２のパッシベーション膜及び前記第２の絶縁膜をエッチングして、前記電極パッドを露出させる前記第１の開口部と、前記ヒューズ上方の前記第１のパッシベーション膜を露出させる前記第２の開口部とを同時に形成することを特徴とする付記１又は付記２に記載の半導体装置の製造方法。
（付記５）  前記第２のパッシベーション膜は、前記第１のパッシベーション膜より膜厚を薄く形成することを特徴とする付記４に記載の半導体装置の製造方法。
（付記６）  基板の上方に形成した多層の配線構造における最上層の層間絶縁膜上に電極パッド及びヒューズを形成し、前記層間絶縁膜及び前記電極パッド並びに前記ヒューズを覆う絶縁膜を前記電極パッド及び前記ヒューズの膜厚より厚く形成し、前記絶縁膜の表面をエッチング又は研磨により平坦化し、平坦化した前記絶縁膜の上方にパッシベーション膜を形成し、前記パッシベーション膜及び前記絶縁膜をエッチングして、前記電極パッドを露出させる第１の開口部と前記ヒューズを露出させる第２の開口部を同時に形成することを含む半導体装置の製造方法。
（付記７）  基板の上方に形成した多層の配線構造における最上層の層間絶縁膜上に電極パッド及びヒューズを形成し、前記層間絶縁膜及び前記電極パッド並びに前記ヒューズを覆う第１の絶縁膜を形成し、前記第１の絶縁膜上に第１のパッシベーション膜を形成し、前記第１のパッシベーション膜及び前記第１の絶縁膜をエッチングして、前記電極パッドを露出させ、露出させた前記電極パッド及び前記第１のパッシベーション膜を覆うように第２の絶縁膜を形成し、前記第２の絶縁膜上に第２のパッシベーション膜を形成し、前記第２のパッシベーション膜及び前記第２の絶縁膜をエッチングして、前記電極パッドを露出させる第１の開口部と、前記ヒューズ上方の前記第１のパッシベーション膜を露出させる第２の開口部を同時に形成することを含む半導体装置の製造方法。
（付記８）  基板と、前記基板の上方に形成された多層の配線構造における最上層の層間絶縁膜上に配置された電極パッド及びヒューズと、前記層間絶縁膜の上方に形成された絶縁膜と、前記絶縁膜に形成され、前記電極パッドを露出させる第１の開口部と、前記絶縁膜に形成され、底部の高さが前記ヒューズの底面より高い第２の開口部と、を含むことを特徴とする半導体装置。
（付記９）  前記絶縁膜は、前記層間絶縁膜上に配置された第１の絶縁膜と、前記第１の絶縁膜上に形成された第１のパッシベーション膜と、前記第１のパッシベーション膜上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された第２のパッシベーション膜と、を含み、前記第１の開口部及び前記第２の開口部は、前記第２の絶縁膜及び前記第２のパッシベーション膜を除去することにより形成されていることを特徴とする付記８に記載の半導体装置。
【符号の説明】
【００４２】
１  基板
６１  層間絶縁膜
８１  電極パッド
８２  ヒューズ
８２Ａ  底面
８５，１０１  第１の絶縁膜
８５Ａ，１０１Ａ，１０２Ａ  上面（底面）
８７  窒化膜（パッシベーション膜）
８８，１１０  レジスト膜（マスク）
９０Ａ，１１１Ａ  第１の開口部
９０Ｂ，１１１Ｂ  第２の開口部
１００，１２０  半導体装置
１０２  第１の窒化膜（第１のパッシベーション膜）
１０３  マスク
１０６  第２の絶縁膜
１０７  第２の窒化膜（第２のパッシベーション膜）
【図１Ａ】
2015192011.tif 000003
【図１Ｂ】
2015192011.tif 000004
【図１Ｃ】
2015192011.tif 000005
【図１Ｄ】
2015192011.tif 000006
【図１Ｅ】
2015192011.tif 000007
【図１Ｆ】
2015192011.tif 000008
【図１Ｇ】
2015192011.tif 000009
【図１Ｈ】
2015192011.tif 000010
【図１Ｉ】
2015192011.tif 000011
【図２Ａ】
2015192011.tif 000012
【図２Ｂ】
2015192011.tif 000013
【図２Ｃ】
2015192011.tif 000014
【図２Ｄ】
2015192011.tif 000015
【図２Ｅ】
2015192011.tif 000016
【図３Ａ】
2015192011.tif 000017
【図３Ｂ】
2015192011.tif 000018
【図３Ｃ】
2015192011.tif 000019
【図３Ｄ】
2015192011.tif 000020
【図３Ｅ】
2015192011.tif 000021