(57)【要約】【課題】オン時間一定の制御方式で、負荷過渡応答性が速く、出力リップル電圧が小さく、しかも、入出力電圧差が大きい場合にも動作可能とする。【解決手段】リップル電圧検出回路１０４により検出された出力電圧ＶOUTのリップルと、逆電流検出回路１０５により検出された第２のパワーＭＯＳトランジスタ２の電流変化に基づいて、第１のパワーＭＯＳトランジスタ１のオフ時間が、最小オフ時間設定回路５５を用いて制御されることで、出力電圧リップが小さくとも回路動作の制御が可能となり、等価直列抵抗の低い出力コンデンサ２１を用いることができ、しかも、負荷過渡応答時には、最小オフ時間設定回路５５により、デューティと周波数を同時に最大とすることができるようにしたので、回路動作を速く定常状態に安定させることが可能となっている。【選択図】図１
2015216791.tif 000002
【特許請求の範囲】
【請求項１】
電源とグランドとの間に、前記電源側からメインパワートランジスタと転流用パワートランジスタが直列接続されて設けられ、前記メインパワートランジスタと前記転流用パワートランジスタの相互の接続点とグランドとの間に、インダクタと出力コンデンサが直列接続されて設けられ、前記メインパワートランジスタと前記転流用パワートランジスタを交互にオン、オフすることにより、前記インダクタと前記出力コンデンサの相互の接続点に出力電圧が得られるよう構成されてなる同期整流方式の降圧型スイッチング電源装置において、
電源電圧に応じたバイアス電流を出力する電流発生回路と、
前記電流発生回路によるバイアス電流の供給によって前記メインパワートランジスタをオンとする時間を設定するオン時間設定回路と、
前記出力電圧に応じたフィードバック電圧を基に前記出力電圧のリップル電圧を検出するリップル電圧検出回路と、
前記転流用パワートランジスタとグランドの間に直列接続されて設けられたセンス抵抗器を有し、前記センス抵抗器に流れる電流方向が前記メインパワートランジスタがオンの際に流れる電流方向に対して逆方向の電流の発生を検出する逆電流検出回路と、
前記センス抵抗器の電圧をレベルシフトして出力するレベルシフト回路と、
前記リップル電圧検出回路の出力と前記レベルシフト回路の出力とを比較する比較器と、
前記転流用パワートランジスタがオンした時から一定時間のカウントを開始し、カウントアップ時に所定レベルの信号を出力する一方、前記メインパワートランジスタがオンした際に、出力をリセットする最小オフ時間設定回路と、
前記比較器の出力と前記最小オフ時間設定回路の出力の論理和を出力する論理和回路と、
前記オン時間設定回路の出力がＲ入力に、前記論理和回路の出力がＳ入力に、それぞれ入力され、前記オン時間設定回路のリセットにＱ出力が、前記最小オフ時間設定回路のリセットにＱ出力の反転出力が、それぞれ供されるＲＳフリップフロップ回路と、
前記ＲＳフリップフロップ回路のＱ出力と前記逆電流検出回路の検出結果に基づいて、前記メインパワートランジスタと前記転流用パワートランジスタの駆動制御信号を生成するロジック回路と、
前記ロジック回路の出力に基づいて、前記メインパワートランジスタと前記転流用パワートランジスタの通電駆動を行う駆動回路と、を具備し、
メインパワートランジスタが一定時間オンした後に前記メインパワートランジスタのオフ時間が制御されるよう構成されてなることを特徴とするスイッチング電源装置。
【請求項２】
電源とグランドとの間に、前記電源側からメインパワートランジスタと転流用パワートランジスタが直列接続されて設けられ、前記メインパワートランジスタと前記転流用パワートランジスタの相互の接続点とグランドとの間に、インダクタと出力コンデンサが直列接続されて設けられ、前記メインパワートランジスタと前記転流用パワートランジスタを交互にオン、オフすることにより、前記インダクタと前記出力コンデンサの相互の接続点に出力電圧が得られるよう構成されてなる同期整流方式の降圧型スイッチング電源装置において、
電源電圧に応じたバイアス電流を出力する電流発生回路と、
前記電流発生回路によるバイアス電流の供給によって前記メインパワートランジスタをオンとする時間を設定するオン時間設定回路と、
前記出力電圧に応じたフィードバック電圧を基に前記出力電圧のリップル電圧を検出するリップル電圧検出回路と、
前記転流用トランジスタのドレイン・ソース間電圧に基づいて電流変化を検出する逆電流検出回路と、
前記転流用トランジスタのドレイン・ソース間電圧をレベルシフトして出力するレベルシフト回路と、
前記転流用トランジスタがオンの際、前記転流用トランジスタのドレイン・ソース間電圧を、前記逆電流検出回路及び前記レベルシフト回路の各々の入力段へ入力するスイッチ回路と、
前記リップル電圧検出回路の出力と前記レベルシフト回路の出力とを比較する比較器と、
前記転流用パワートランジスタがオンした時から一定時間のカウントを開始し、カウントアップ時に所定レベルの信号を出力する一方、前記メインパワートランジスタがオンした際に、出力をリセットする最小オフ時間設定回路と、
前記比較器の出力と前記最小オフ時間設定回路の出力の論理和を出力する論理和回路と、
前記オン時間設定回路の出力がＲ入力に、前記論理和回路の出力がＳ入力に、それぞれ入力され、前記オン時間設定回路のリセットにＱ出力が、前記最小オフ時間設定回路のリセットにＱ出力の反転出力が、それぞれ供されるＲＳフリップフロップ回路と、
前記ＲＳフリップフロップ回路のＱ出力と前記逆電流検出回路の検出結果に基づいて、前記メインパワートランジスタと前記転流用パワートランジスタの駆動制御信号を生成するロジック回路と、
前記ロジック回路の出力に基づいて、前記メインパワートランジスタと前記転流用パワートランジスタの通電駆動を行う駆動回路と、を具備し、
メインパワートランジスタが一定時間オンした後に前記メインパワートランジスタのオフ時間が制御されるよう構成されてなることを特徴とするスイッチング電源装置。
【請求項３】
前記電源と前記電流発生回路との間に、オン時間設定用抵抗器を接続し、前記オン時間設定用抵抗器の抵抗値の選定によって、前記メインパワートランジスタのオン時間を調整可能としたことを特徴とする請求項１又は請求項２記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に係り、特に、ＤＣ−ＤＣコンバータにおける負荷過渡応答性の向上等を図ったものに関する。
【背景技術】
【０００２】
従来、ＤＣ−ＤＣコンバータにおいては、電圧モード制御や電流モード制御等の線形制御方式によるものが良く知られている（例えば、非特許文献１等参照）。
また、かかるＤＣ−ＤＣコンバータにおいては、負荷過渡応答性を如何に良好に維持するかが大きな関心事であり、そのため、非線形制御方式のヒステリシス制御や、オン時間一定とした他の制御方式等について、特許文献１や特許文献２等において種々提案されている。
【先行技術文献】
【特許文献】
【０００３】
【非特許文献１】日経エレクトロニクス、２００９年６月１５日、ｐ．７８−ｐ．８６
【特許文献１】米国特許第６１４７４７８号明細書
【特許文献２】特開２０１２−５０１９１号公報（第７−２４頁、図１−図２０）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の電圧モード制御や電流モード制御を用いたＤＣ−ＤＣコンバータにおいては負荷過渡応答が遅く、また、ヒステリシス制御方式では、過渡応答性は改善できるが、出力リップル電圧が大きくなるという欠点がある。
さらに、オン時間一定の制御方式の場合、出力リップル電圧が小さいと制御自体が困難になるなどの問題を内包しており、いずれの制御方式も十分に満足できるものではない。
【０００５】
本発明は、上記実状に鑑みてなされたもので、オン時間一定の制御方式で、負荷過渡応答性が速く、出力リップル電圧が小さく、しかも、入出力電圧差が大きい場合にも動作可能で比較的簡易な構成のスイッチング電源装置を提供するものである。
【課題を解決するための手段】
【０００６】
上記本発明の目的を達成するため、本発明の第１の形態におけるスイッチング電源装置は、
電源とグランドとの間に、前記電源側からメインパワートランジスタと転流用パワートランジスタが直列接続されて設けられ、前記メインパワートランジスタと前記転流用パワートランジスタの相互の接続点とグランドとの間に、インダクタと出力コンデンサが直列接続されて設けられ、前記メインパワートランジスタと前記転流用パワートランジスタを交互にオン、オフすることにより、前記インダクタと前記出力コンデンサの相互の接続点に出力電圧が得られるよう構成されてなる同期整流方式の降圧型スイッチング電源装置において、
電源電圧に応じたバイアス電流を出力する電流発生回路と、
前記電流発生回路によるバイアス電流の供給によって前記メインパワートランジスタをオンとする時間を設定するオン時間設定回路と、
前記出力電圧に応じたフィードバック電圧を基に前記出力電圧のリップル電圧を検出するリップル電圧検出回路と、
前記転流用パワートランジスタとグランドの間に直列接続されて設けられたセンス抵抗器を有し、前記センス抵抗器に流れる電流方向が前記メインパワートランジスタがオンの際に流れる電流方向に対して逆方向の電流の発生を検出する逆電流検出回路と、
前記センス抵抗器の電圧をレベルシフトして出力するレベルシフト回路と、
前記リップル電圧検出回路の出力と前記レベルシフト回路の出力とを比較する比較器と、
前記転流用パワートランジスタがオンした時から一定時間のカウントを開始し、カウントアップ時に所定レベルの信号を出力する一方、前記メインパワートランジスタがオンした際に、出力をリセットする最小オフ時間設定回路と、
前記比較器の出力と前記最小オフ時間設定回路の出力の論理和を出力する論理和回路と、
前記オン時間設定回路の出力がＲ入力に、前記論理和回路の出力がＳ入力に、それぞれ入力され、前記オン時間設定回路のリセットにＱ出力が、前記最小オフ時間設定回路のリセットにＱ出力の反転出力が、それぞれ供されるＲＳフリップフロップ回路と、
前記ＲＳフリップフロップ回路のＱ出力と前記逆電流検出回路の検出結果に基づいて、前記メインパワートランジスタと前記転流用パワートランジスタの駆動制御信号を生成するロジック回路と、
前記ロジック回路の出力に基づいて、前記メインパワートランジスタと前記転流用パワートランジスタの通電駆動を行う駆動回路と、を具備し、
メインパワートランジスタが一定時間オンした後に前記メインパワートランジスタのオフ時間が制御されるよう構成されてなるものである。
また、上記本発明の目的を達成するため、本発明の第２の形態におけるスイッチング電源装置は、
電源とグランドとの間に、前記電源側からメインパワートランジスタと転流用パワートランジスタが直列接続されて設けられ、前記メインパワートランジスタと前記転流用パワートランジスタの相互の接続点とグランドとの間に、インダクタと出力コンデンサが直列接続されて設けられ、前記メインパワートランジスタと前記転流用パワートランジスタを交互にオン、オフすることにより、前記インダクタと前記出力コンデンサの相互の接続点に出力電圧が得られるよう構成されてなる同期整流方式の降圧型スイッチング電源装置において、
電源電圧に応じたバイアス電流を出力する電流発生回路と、
前記電流発生回路によるバイアス電流の供給によって前記メインパワートランジスタをオンとする時間を設定するオン時間設定回路と、
前記出力電圧に応じたフィードバック電圧を基に前記出力電圧のリップル電圧を検出するリップル電圧検出回路と、
前記転流用トランジスタのドレイン・ソース間電圧に基づいて電流変化を検出する逆電流検出回路と、
前記転流用トランジスタのドレイン・ソース間電圧をレベルシフトして出力するレベルシフト回路と、
前記転流用トランジスタがオンの際、前記転流用トランジスタのドレイン・ソース間電圧を、前記逆電流検出回路及び前記レベルシフト回路の各々の入力段へ入力するスイッチ回路と、
前記リップル電圧検出回路の出力と前記レベルシフト回路の出力とを比較する比較器と、
前記転流用パワートランジスタがオンした時から一定時間のカウントを開始し、カウントアップ時に所定レベルの信号を出力する一方、前記メインパワートランジスタがオンした際に、出力をリセットする最小オフ時間設定回路と、
前記比較器の出力と前記最小オフ時間設定回路の出力の論理和を出力する論理和回路と、
前記オン時間設定回路の出力がＲ入力に、前記論理和回路の出力がＳ入力に、それぞれ入力され、前記オン時間設定回路のリセットにＱ出力が、前記最小オフ時間設定回路のリセットにＱ出力の反転出力が、それぞれ供されるＲＳフリップフロップ回路と、
前記ＲＳフリップフロップ回路のＱ出力と前記逆電流検出回路の検出結果に基づいて、前記メインパワートランジスタと前記転流用パワートランジスタの駆動制御信号を生成するロジック回路と、
前記ロジック回路の出力に基づいて、前記メインパワートランジスタと前記転流用パワートランジスタの通電駆動を行う駆動回路と、を具備し、
メインパワートランジスタが一定時間オンした後に前記メインパワートランジスタのオフ時間が制御されるよう構成されてなるものである。
【発明の効果】
【０００７】
本発明の第１の形態によれば、出力電圧のリップルと、転流用パワートランジスタの電流変化に基づいてオフ時間を制御するようにしたので、従来と異なり、出力電圧リップルが小さくとも回路動作の制御が可能となり、等価直列抵抗の低いコンデンサを用いることができる。
また、負荷過渡応答時には、最小オフ時間設定回路により、デューティと周波数を同時に最大とすることができるようにしたので、回路動作を速く定常状態に安定させることができ、回路動作の安定性、信頼性の向上を図ることができる。
さらに、転流用パワートランジスタの電流方向を監視し、電流方向の変化が生じた際に転流用パワートランジスタをオフさせるようにしたので、軽負荷時における動作効率の向上を図ることができる。
本発明の第２の形態によれば、転流用パワートランジスタがオンしている期間のドレイン・ソース間電圧に基づいて、電流の変化を検出するようにしたので、本発明の第１の形態と異なり、センス抵抗器が不要となり、特に、大電流出力電源となった場合には、電流を監視する機能による動作効率の低下を招くことがなく、動作効率の向上が図られる。
さらに、本発明の第１の形態、第２の形態において、電源と電流発生回路の間にオン時間設定用抵抗器を設ける構成とすることによって、入出力電圧の差が大きくデューティ比が小さい場合に、オン時間設定用抵抗器の抵抗値を適宜選定することにより、メインパワートランジスタのオン時間を調整することができ、適切な周波数動作を得ることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態におけるスイッチング電源装置の第１の実施例の回路図である。
【図２】本発明の実施の形態におけるスイッチング電源装置の第２の実施例の回路図である。
【図３】本発明の実施の形態におけるスイッチング電源装置の第３の実施例の回路図である。
【図４】本発明の実施の形態におけるスイッチング電源装置の連続モード動作時の主要部におけるタイミングチャートである。
【図５】本発明の実施の形態におけるスイッチング電源装置の不連続モード動作時の主要部におけるタイミングチャートである。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について、図１乃至図５を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態におけるスイッチング電源装置の第１の実施例について、図１を参照しつつ説明する。
第１の実施例におけるスイッチング電源装置は、同期整流方式の降圧型ＤＣ−ＤＣコンバータの構成例であり、かかるスイッチング電源装置は、出力回路１０１と、駆動回路１０２と、駆動制御回路１０３と、リップル電圧検出回路１０４と、逆電流検出回路（図１においては「ＤＥＴ」と表記）１０５とに大別されて構成されたものとなっている。
【００１０】
出力回路１０１は、メインパワートランジスタとしての第１のパワーＭＯＳトランジスタ（図１においては「ＭＰ」と表記）１と、転流用パワートランジスタとしての第２のパワーＭＯＳトランジスタ（図１においては「ＭＮ」と表記）２と、インダクタ（図１においては「Ｌ１」と表記）１１と、出力コンデンサ（図１においては「ＣOUT」と表記）２１とを主たる構成要素として構成されたものとなっている。
第１のパワーＭＯＳトランジスタ１には、Ｐ型ＭＯＳトランジスタが、第２のパワーＭＯＳトランジスタ２には、Ｎ型ＭＯＳトランジスタが、それぞれ用いられている。
【００１１】
第１のパワーＭＯＳトランジスタ１と第２のパワーＭＯＳトランジスタ２は、ドレインが相互に接続され、その接続点とグランドとの間に、接続点側から、インダクタ１１と、等価直列抵抗（図１においては「ＲESR」と表記）１７と、出力コンデンサ２１が、順に直列接続されて設けられている。
なお、等価直列抵抗１７は、出力コンデンサ２１が有する抵抗であり、図１においては、便宜上、出力コンデンサ２１と別個に直列に接続されたものとして表している。
そして、インダクタ１１と出力コンデンサ２１との接続点に、このスイッチング電源装置の出力電圧ＶOUTが出力されるようになっており、グランドとの間に負荷１８が接続されるものとなっている。
【００１２】
一方、第１のパワーＭＯＳトランジスタ１のソースには、電源６１が接続されて電源電圧ＶINが印加されるようになっている。また、第２のパワーＭＯＳトランジスタ２のソースは、センス抵抗器（図１においては「ＲS」と表記）１４を介してグランドに接続されている。
なお、電源６１と第１のパワーＭＯＳトランジスタ１のソースとの相互の接続点とグランドとの間には、入力用コンデンサ（図１においては「ＣIN」と表記）２３接続されている。
【００１３】
駆動回路１０２は、Ｐチャンネルドライバ（図１においてはＰ−ＤＲＶと表記）５１と、Ｎチャンネルドライバ（図１においてはＮ−ＤＲＶと表記）５２とを有して構成されたものとなっている。
Ｐチャンネルドライバ５１の入力段とＮチャンネルドライバ５２の入力段には、後述する駆動制御回路１０３から、それぞれに対応した出力信号が入力されるようになっている。一方、Ｐチャンネルドライバ５１の出力段は、第１のパワーＭＯＳトランジスタ１のゲートに、Ｎチャンネルドライバ５２の出力段は、第２のパワーＭＯＳトランジスタ２のゲートに、それぞれ接続されており、駆動制御回路１０３の出力信号に応じて、第１のパワーＭＯＳトランジスタ１と第２のパワーＭＯＳトランジスタ２が、交互に導通、非導通とされるようになっている。
【００１４】
駆動制御回路１０３は、電流発生回路（図１においては「Ｉ−ＧＥＮ」と表記）５３と、比較器（図１においては「ＣＯＭＰ」と表記）５と、オン時間設定回路（図１においては「Ｔon」と表記）５４と、最小オフ時間設定回路（図１においては「Ｔoff」と表記）５５と、論理和回路としての二入力ＡＮＤ回路６と、ＲＳフリップフロップ７と、ロジック回路（図１においては「ＬＯＧ」と表記）５６と、レベルシフト回路（図１においては「ＬＥＶ」と表記）５７と、を主たる構成要素として構成されたものとなっている。
【００１５】
電流発生回路５３は、電源電圧ＶINに応じた電流を発生し、バイアス電流としてオン時間設定回路５４へ供給するようになっている。
比較器５は、後述するリップル電圧検出回路１０４の出力信号が、反転入力端子に入力されるようになっている一方、非反転入力端子にはレベルシフト回路５７の出力信号が印加されるようになっている。また、比較器５の出力端子は、二入力ＡＮＤ回路６の一方の入力端子に接続されている。
なお、レベルシフト回路５７は、後述する逆電流検出回路１０５を構成するセンス抵抗器１４で生じた電圧に対して一定電圧のレベルシフトを施して出力するよう構成されたもので、入力段は、第２のパワーＭＯＳトランジスタ２のソースとセンス抵抗器１４との接続点に接続されている。
【００１６】
オン時間設定回路５４は、第１のパワーＭＯＳトランジスタ１がオン（導通）する時間を生成するもので、先の電流発生回路５３から供給されるバイアス電流の大きさに応じたオン時間が生成されるよう構成されたものとなっており、出力段は、ＲＳフリップフロップ７のＲ入力端子に接続されている。
最小オフ時間設定回路５５は、第１のパワーＭＯＳトランジスタ１のオフ時間、換言すれば、第２のパワーＭＯＳトランジスタ２のオン時間を定めるよう機能するもので、入力段には、ＲＳフリップフロップ７のＱ出力の反転信号が印加されるようになっている一方、出力段は、二入力ＡＮＤ回路６の他方の入力端子に接続されている。そして、二入力ＡＮＤ回路６の出力端子は、ＲＳフリップフロップ７のＳ入力端子に接続されている。
【００１７】
ＲＳフリップフロップ７のＱ出力端子は、ロジック回路５６の入力段とオン時間設定回路５４の入力段に接続されている。
ロジック回路５６は、ＲＳフリップフロップ７のＱ出力信号と、後述する逆電流検出回路１０５からの検出信号に基づいて、第１のパワーＭＯＳトランジスタ１と第２のパワーＭＯＳトランジスタ２の駆動信号を生成するもので（詳細は後述）、２つの出力段の一方は、Ｐチャンネルドライバ５１の入力段に、他方の出力段は、Ｎチャンネルドライバ５２の入力段に、それぞれ接続されている。
【００１８】
逆電流検出回路１０５は、外部に設けられたセンス抵抗器１４を有しており、後述するようにセンス抵抗器１４において、第１のパワーＭＯＳトランジスタ１がオン状態にある場合の電流の流れと逆方向の電流が発生したことを検出し、検出された際に所定の信号をロジック回路５６へ出力するよう構成されたものとなっている。
【００１９】
リップル電圧検出回路１０４は、トランスコンダクタンスアンプ（図１においては「Ｇm-ＡＭＰ」と表記）８と、第１及び第２の分圧抵抗器（図１においては、それぞれ「ＲB1」、「ＲB2」と表記）１２，１３と、フィルタ用抵抗器（図１においては「Ｒ１」と表記）１５と、フィルタ用コンデンサ（図１においては「Ｃ１」と表記）２２とを有して構成されたものとなっている。
トランスコンダクタンスアンプ８の非反転入力端子は、第１及び第２の分圧抵抗器１２，１３の相互の接続点に接続される一方、反転入力端子には、基準電圧ＶREF1が印加されるようになっている。
そして、トランスコンダクタンスアンプ８の出力端子は、比較器５の反転入力端子に接続されると共に、グランドとの間には、フィルタ用抵抗器１５とフィルタ用コンデンサ２２が並列接続状態で設けられている。
【００２０】
次に、上記構成における動作について、図４及び図５に示されたタイミングチャートを参照しつつ説明する。
最初に、連続モードでの動作について図４を参照しつつ説明する。
まず、第１及び第２のパワーＭＯＳトランジスタ１，２は、ＲＳフリップフロップ７がＱ出力が論理値Ｈｉｇｈに相当するレベルにある場合、第１のパワーＭＯＳトランジスタ１がオンとなる一方、Ｑ出力が論理値Ｌｏｗに相当するレベルにある場合、第２のパワーＭＯＳトランジスタ２がオンとなるよう動作するものとなっている。
【００２１】
かかる前提の下、第１のパワーＭＯＳトランジスタ１がオンからオフに、第２のパワーＭＯＳトランジスタ２がオフからオンに切り替わるタイミングは、オン時間設定回路５４において、電流発生回路５３で発生されたバイアス電流により定まる一定時間のカウントが開始され、カウントアップするとオン時間設定回路５４の出力が論理値Ｈｉｇｈに相当するレベルとなり、同時に、ＲＳフリップフロップ７のＲ入力が論理値Ｈｉｇｈに相当するレベルとなり、Ｑ出力が論理値Ｈｉｇｈから論理値Ｌｏｗに相当するレベルに切り替わるときである（図４（Ｇ）及び図４（Ｈ）参照）。
【００２２】
ＲＳフリップフロップ７のＱ出力が論理値Ｌｏｗに相当するレベルに変化すると、オン時間設定回路５４はリセットされて、オン時間設定回路５４の出力、及び、ＲＳフリップフロップ７のＲ入力は、論理値Ｌｏｗに相当するレベルに戻る（図４（Ｇ）参照）。
【００２３】
次に、第２のパワーＭＯＳトランジスタ２がオンとなってからオフするまでの動作について説明する。
第２のパワーＭＯＳトランジスタ２がオンとなると、センス抵抗器１４において、グランド側から第２のパワーＭＯＳトランジスタ２のソース方向へ電流が流れ、ソースは負電圧となるので、レベルシフト回路５７において、正方向に一定電圧のバイアスが施されて、グランド電圧以上の正電圧に変換されて出力されることとなる。
【００２４】
第２のパワーＭＯＳトランジスタ２がオンとなった後、センス抵抗器１４に流れる電流は、インダクタ１１の作用により徐々に減少するので、レベルシフト回路５７の電圧出力は、図４（Ｃ）において破線で示されたように一度電圧が下降した後に徐々に上昇してゆくものとなる。
一方、トランスコンダクタンスアンプ８においては、基準電圧ＶREF1と、第１及び第２の分圧抵抗器１２，１３の相互の接続点から得られた出力電圧のフィードバック電圧とが比較され、その比較結果に応じた電流が出力されるが、フィルタ用抵抗器１５において電圧変換されて出力電圧ＶOUTのリップル分が増幅された電圧波形となる（図４（Ｃ）参照）。なお、出力電圧ＶOUTのリップルの大きさは、出力コンデンサ２１の等価直列抵抗１７の値で変化する。
なお、第１のパワーＭＯＳトランジスタ１がオンしている期間は、インダクタ１１への電流が増加するので、リップル電圧はそれに伴い上昇する（図４（Ｃ）参照）。
【００２５】
これに対して、第２のパワーＭＯＳトランジスタ２がオンしている期間は、インダクタ１１への電流が減少してゆき、出力コンデンサ２１への充電が減少して、負荷１８への電流供給が増えるので、リップル電圧は下降してゆく。
第２のパワーＭＯＳトランジスタ２がオンした直後では、レベルシフト回路５７の出力電圧が、トランスコンダクタンスアンプ８の出力電圧を下回り、比較器５の出力は論理値Ｈｉｇｈから論理値Ｌｏｗに相当するレベルに変化する（図４（Ｃ）、図４（Ｄ）及び図４（Ｈ）参照）。その後、レベルシフト回路５７出力電圧が上昇してトランスコンダクタンスアンプ８の出力電圧が下降して、双方の電圧レベルが逆転すると、比較器５の出力は、論理値Ｌｏｗから論理値Ｈｉｇｈに相当するレベルに変化する（図４（Ｃ）、図４（Ｄ）及び図４（Ｈ）参照）。
【００２６】
最小オフ時間設定回路５５では、ＲＳフリップフロップ７が第２のパワーＭＯＳトランジスタ２がオンとなる信号を出力してから一定時間のカウントが行われ、カウントアップすると出力が、論理値Ｌｏｗから論理値Ｈｉｇｈへ変化する（図４（Ｅ）及び図４（Ｈ）参照）。比較器５の出力変化までの時間が最小オフ時間より長い場合には、比較器５の出力と最小オフ時間設定回路５５の出力は、論理積ＡＮＤをとっているので、比較器５の出力が論理値Ｌｏｗから論理値Ｈｉｇｈに変化したときにＲＳフリップフロップ７のＳ入力は、論理値Ｌｏｗから論理値Ｈｉｇｈに相当するレベルに変化する（図４（Ｄ）、図４（Ｅ）及び図４（Ｆ）参照）。
【００２７】
そして、ＲＳフリップフロップ７のＳ入力が論理値Ｌｏｗから論理値Ｈｉｇｈ変化すると共にＱ出力は、論理値Ｌｏｗから論理値Ｈｉｇｈに相当するレベルに変化し、第２のパワーＭＯＳトランジスタ２はオフとされる一方、第１のパワーＭＯＳトランジスタ１がオンとされることで、センス抵抗器１４の電流は零となり、レベルシフト回路５７の出力電圧は、バイアスを施したもとの電圧に戻り、比較器５の出力は、論理値Ｈｉｇｈに保持されることとなる（図４（Ｄ）、図４（Ｆ）及び図４（Ｈ）参照）。
【００２８】
ＲＳフリップフロップ７の出力が論理値Ｈｉｇｈに相当するレベルになった時点で、最小オフ時間設定回路５５はリセットされて、その出力は論理値Ｌｏｗに相当するレベルに戻る（図４（Ｅ）及び図４（Ｈ）参照）。
このように、第２のパワーＭＯＳトランジスタ２がオンの期間の動作で第１のパワーＭＯＳトランジスタ１のオフ時間が決定され、オン時間設定回路５４で定まるオン時間との比で第１のパワーＭＯＳトランジスタ１の駆動信号のデューティＤが定まるようになっており、連続モードで定常負荷時におけるデューティＤは、下記する式１で定まる値となる。
なお、式１において、ＶOUTは出力電圧であり、ＶINは電源電圧である。
【００２９】
Ｄ＝ＶOUT／ＶIN・・・式１
【００３０】
次に、負荷電流が急に増加した場合の過渡応答動作について説明する。
負荷電流が急に増加した時点で、出力電圧ＶOUTは低下する（図４（Ａ）及び図４（Ｂ）参照）。
そのため、トランスコンダクタンスアンプ８の出力電圧は低下する。一方、第１のパワーＭＯＳトランジスタ１は一定時間オンとなっているため、インダクタ１１の電流は急に増加せず、その後、第２のパワーＭＯＳトランジスタ２がオンとなってもレベルシフト回路５７の出力電圧が低下せずにトランスコンダクタンスアンプ８の出力電圧よりも高くなる状態となる（図４（Ｃ）及び図４（Ｈ）参照）。
【００３１】
このとき、第２のパワーＭＯＳトランジスタ２がオンした直後であっても比較器５の出力は、論理値Ｈｉｇｈに相当するレベルのままとなり、最小オフ時間設定回路５５の出力が論理値Ｌｏｗから論理値Ｈｉｇｈに相当するレベルに変化した時点で、ＲＳフリップフロップ７の入力は論理値Ｌｏｗから論理値Ｈｉｇｈに相当するレベルに変化し、Ｑ出力が論理値Ｈｉｇｈに相当するレベルとなる。
【００３２】
その結果、第２のパワーＭＯＳトランジスタ２がオフとなる一方、第１のパワーＭＯＳトランジスタ１がオンとなる（図４（Ｄ）、図４（Ｅ）図４（Ｆ）及び図４（Ｈ）参照）。
この状態の動作では、最もオフ時間が短くなることから最大デューティかつ最大周波数で動作していることになる。
したがって、周波数が変化していることから周波数一定のＰＷＭ制御に比して過渡応答性は向上することとなる。
しかして、最大デューティかつ最大周波数の動作が複数回継続されてインダクタ１１の電流が負荷電流の供給レベルまで増えると、負荷電流の増加前の同じオフ時間の制御状態に戻ることとなる。
【００３３】
なお、負荷電流が増加しているので、インダクタ１１の直流重畳電流も増えており、そのため、レベルシフト回路５７の出力電圧は全体的に下がる（図４（Ａ）及び図４（Ｃ）参照）。
また、トランスコンダクタンスアンプ８は、フィルタ用抵抗器１５の値でゲインが定まるものとなっており、所望のゲイン設定が可能となっている。トランスコンダクタンスアンプ８のゲインが大きい場合、その出力電圧は大幅に低下し、最大デューティかつ最大周波数となる時間が長くなって定常状態に落ち着くまで時間がかかるため、負荷過渡応答時の応答性の早さは望めなくなる。
【００３４】
最後に、不連続モードにおける動作について、図５を参照しつつ説明する。
負荷電流が少ない場合に、第１のパワーＭＯＳトランジスタ１のオン期間に、負荷電流に対して出力コンデンサ２１の充電電流が上回り、出力電圧ＶOUTが上昇する現象が発生する。
トランスコンダクタンスアンプ８とレベルシフト回路５７のそれぞれの出力においては、第１のパワーＭＯＳトランジスタ１がオンしている時に、トランスコンダクタンスアンプ８の出力電圧が、レベルシフト回路５７の出力電圧より高くなる。
【００３５】
オン時間設定回路５４による一定時間のカウント終了後、第１のパワーＭＯＳトランジスタ１がオフとなり、代わって第２のパワーＭＯＳトランジスタ２がオンとなると、出力電圧は徐々に低下するので、トランスコンダクタンスアンプ８の出力電圧も低下してゆく。
第２のパワーＭＯＳトランジスタ２の電流は、オンした後にインダクタ１１の方向へ流れるが、途中で電流の流れる方向が反転するので、この瞬間、逆電流検出回路１０５により電流の反転が検出されて、第２のパワーＭＯＳトランジスタ２はオフとなる。
【００３６】
そして、レベルシフト回路５７の出力は、バイアスされた電圧で一定となり、トランスコンダクタンスアンプ８の出力電圧が低下してレベルシフト回路５７の出力電圧を下回ると比較器５の出力は、論理値Ｌｏｗから論理値Ｈｉｇｈに相当するレベルに変化し、ＲＳフリップフロップ７のＳ入力も論理値Ｌｏｗから論理値Ｈｉｇｈに相当するレベルに変化する（図５（Ａ）、図５（Ｂ）及び図５（Ｄ）参照）。その結果、ＲＳフリップフロップ７のＱ出力が論理値Ｌｏｗから論理値Ｈｉｇｈに相当するレベルとなり、オン時間設定回路５４における一定時間のカウントが開始され、同時に、第１のパワーＭＯＳトランジスタ１がオンとなる（図５（Ｄ）及び図５（Ｆ）参照）。
【００３７】
なお、最小オフ時間設定回路５５の出力は、第２のパワーＭＯＳトランジスタ２がオンした後に、一定時間のカウントを開始し、カウントアップ後にＲＳフリップフロップ７のＱ出力が論理値Ｌｏｗから論理値Ｈｉｇｈに相当するレベルに変化するまで論理値Ｈｉｇｈに相当するレベルを維持し、ＲＳフリップフロップ７のＱ出力が論理値Ｈｉｇｈに相当するレベルとなった際にリセットされて論理値Ｌｏｗに相当する出力レベルとなる（図５（Ｃ）、図５（Ｄ）及び図５（Ｆ）参照）。
【００３８】
次に、第２の実施例について、図２を参照しつつ説明する。
なお、図１に示された構成要素と同一の構成要素については、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第２の実施例は、逆電流検出回路１０５Ａが、図１における逆電流検出回路１０５に代えて設けられると共に、新たに、スイッチ回路５８が設けられた点が、図１に示された第１の実施例と異なるもので、他の回路構成部分は、基本的に図１に示された第１の実施例と同様である。
【００３９】
逆電流検出回路１０５Ａは、図１に示されたセンス抵抗器１４を構成要素に含まない構成となっており、その点を除けば、図１における逆電流検出回路１０５と基本的に同一の構成を有してなるものである。
スイッチ回路５８は、第２のパワーＭＯＳトランジスタ２がオンの際に、第２のパワーＭＯＳトランジスタ２のドレイン・ソース間電圧を、逆電流検出回路１０５と、レベルシフト回路５７へ入力するよう構成されたものである。
かかるスイッチ回路５８は、半導体素子などで構成されるもので、第２のパワーＭＯＳトランジスタ２がオン状態にある間、レベルシフト回路５７の入力段と逆電流検出回路１０５の入力段とを第１のパワーＭＯＳトランジスタ１と第２のパワーＭＯＳトランジスタ２の相互の接続点に接続する一方、第２のパワーＭＯＳトランジスタ２がオフ状態にある間、レベルシフト回路５７の入力段と逆電流検出回路１０５の入力段とをグランドに接続するようになっているものである。
【００４０】
また、この第２の実施例においては、図１におけるセンス抵抗器１４を用いないため、第２のパワーＭＯＳトランジスタ２のソースは、グランドに接続されると共に、ドレインとソースとの間には、ダイオード（図２においては「ＤＩ」と表記）９が、グランド側にアノードが位置するように設けられたものとなっている。
上記構成における動作は、基本的には、図１に示された第１の実施例の回路動作と同様であるので、ここでの再度の詳細な説明は省略する。
【００４１】
次に、第３の実施例について、図３を参照しつつ説明する。
なお、図１に示された構成要素と同一の構成要素については、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第３の実施例は、オン時間設定用抵抗器（図３においては「ＲON」と表記）１６を電源６１と電流発生回路５３との間に設け、その抵抗値の選定によって第１のパワーＭＯＳトランジスタ１のオン時間を任意に調整可能としたものである。
なお、他の回路構成部分は、基本的に図１に示された第１の実施例と同様である。
また、上記構成における動作は、オン時間設定用抵抗器１６の抵抗値の選定によって第１のパワーＭＯＳトランジスタ１のオン時間を任意に調整可能とた点を除けば、基本的には、図１に示された第１の実施例の回路動作と同様であるので、ここでの再度の詳細な説明は省略する。
【産業上の利用可能性】
【００４２】
負荷過渡応答性の向上と出力リップル電圧の低減が所望されるスイッチング電源装置に適用できる。
【符号の説明】
【００４３】
１…第１のパワーＭＯＳトランジスタ
２…第２のパワーＭＯＳトランジスタ
１１…インダクタ
２１…出力コンデンサ
１０１…出力回路
１０２…駆動回路
１０３…駆動制御回路
１０４…リップル電圧検出回路
１０５…逆電流検出回路
【図１】
2015216791.tif 000003
【図２】
2015216791.tif 000004
【図３】
2015216791.tif 000005
【図４】
2015216791.tif 000006
【図５】
2015216791.tif 000007