(57)【要約】【課題】電圧制御による発振周波数の調整を可能とする水晶発振器において、発振停止制御端子により２つの基準クロック周波数を切り替えるテレビジョン方式を主映像出力として持つ電子装置用の水晶発振器の入出力端子数を減らし、回路構成規模及びサイズの縮小を実現する。【解決手段】１つの水晶発振器のパッケージに、発振周波数を出力する２つの水晶発振子とヒステリシス特性を持つコンパレータを搭載し、発振周波数の切替えと発振周波数の調整を共通の発振制御調整端子で行う。当該発振制御調整端子は、周波数の調整と発振切替制御とを同一入力端子で行う。【選択図】図４
2015192284.tif 000002
【特許請求の範囲】
【請求項１】
上記課題を解決するため、本発明の水晶発振器は、少なくとも第１のＶＣＸＯ、及び第２のＶＣＸＯとインバータのいずれかを有し、さらに、コンパレータ、発振制御調整端子、発振周波数出力端子、電源端子、及び接地端子を有し、
前記発振制御調整端子は、周波数の調整と発振切替制御とを同一入力端子で行うことを特徴とする水晶発振器。
【請求項２】
請求項１記載の水晶発振器において、前記第１のＶＣＸＯの発振周波数と前記第２のＶＣＸＯの発振周波数の比が１０００：１００１以内であることを特徴とする水晶発振器。
【請求項３】
請求項１乃至請求項２のいずれかに記載の水晶発振器を備え、利用規格に対応して、前記水晶発振器から出力される電圧振幅信号の周波数を切替えることを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振器（Voltage-Controlled Oscillator：ＶＣＯ）に関わり、特に、発振周波数の切り替えを可能とする電子装置（特に、映像分野）における電圧制御水晶発振器（Voltage-Controlled Crystal Oscillator：ＶＣＸＯ）に関する。
【背景技術】
【０００２】
図１と図２によって従来の電圧制御水晶発振器（以下、ＶＣＸＯと称する）について説明する。図１は、従来のＶＣＸＯの入出力端子の一例について説明するための図である。また、図２は、従来のＶＣＸＯにおける基準クロック周波数に対する発振周波数の調整可能な電圧範囲の一例を説明するための模式図である。
【０００３】
図１において、ＶＣＸＯ６０はパッケージ化されており、発振周波数の停止と調整を可能とするため５つの端子を必要としており、電源端子１３、接地端子１４、発振周波数出力端子１２、発振周波数調整端子５１、及び発振停止制御端子６５を備える。
発振周波数調整端子５１には、発振制御用のアナログ電圧がＶＣＣ電源電位からＧＮＤ接地電位の範囲で入力され、電圧を可変入力する電圧制御によりＶＣＸＯ６０の発振周波数を調整する。
発振周波数出力端子１２は、発振生成された周波数を出力する。発振停止制御端子６５には、ＨｉｇｈかＬｏｗに２値化された信号が入力され、Ｈｉｇｈの時にＥｎａｂｌｅとしてＶＣＸＯ６０が動作状態になり、Ｌｏｗの時にＤｉｓａｂｌｅとしてＶＣＸＯ６０が停止状態になる。
ＶＣＸＯ６０が停止状態となる時には、発振周波数調整端子５１の電圧に関わらずＶＣＸＯ６０は停止状態であり、発振周波数出力端子１２は高インピーダンス状態になる。
【０００４】
図２は、縦方向を電圧とイメージして説明した模式図である。
電圧（Ｖｃｏｎｔ）調整範囲５１ａは、発振周波数調整の利用可能電圧範囲を示し、ＧＮＤ接地電位からＶｃｃ電源電位までを調整電圧としており、ＶＣＸＯ６０の周波数安定度を調整可能な電圧範囲６０ａと絶対周波数範囲として調整可能な電圧範囲６０ｂ、６０ｃを含む。
電圧範囲６０ａは、周波数安定度の利用電圧範囲である。ＶＣＸＯ６０に個体差（部品毎のバラツキ）があっても、この電圧範囲６０ａの範囲内にＶＣＸＯ６０の発振周波数の中心値があれば、ＧＮＤ接地電位からＶｃｃ電源電位までの入力電圧の範囲内で周波数を調整できる。標準的な設計では、周波数安定度（Frequency Stability）の周波数範囲は、±５０［ｐｐｍ］とされることが多い。
電圧範囲６０ｂは、周波数安定度上限での絶対周波数範囲での利用電圧範囲である。ＶＣＸＯ６０の個体差によって、ＶＣＸＯ６０の発振周波数の中心値が、上限値６０ｕに来たときの、絶対周波数範囲が利用できる電圧の範囲である。標準的な設計では、絶対周波数範囲として調整できる周波数範囲は、±５０［ｐｐｍ］とされることが多い。
電圧範囲６０ｃは、周波数安定度下限での絶対周波数範囲での利用電圧範囲である。ＶＣＸＯ６０の個体差によって、ＶＣＸＯ６０の発振周波数の中心値が、下限値６０ｄに来たときの、絶対周波数範囲が利用できる電圧の範囲である。電圧範囲６０ｂの周波数安定度上限での絶対周波数範囲での利用電圧範囲と同様に、絶対周波数範囲として調整できる周波数は、±５０［ｐｐｍ］としている。
電圧範囲６０ａの周波数安定度の利用電圧範囲では、電圧（Ｖｃｏｎｔ）調整範囲５１ａの中心電圧５１ｏ（＝１／２Ｖｃｃ）をその発振周波数調整の利用可能電圧範囲の中心電圧として設定している。また、電圧範囲６０ｂの周波数安定度上限での絶対周波数範囲での利用電圧範囲、及び、電圧範囲６０ｃの周波数安定度下限での絶対周波数範囲での利用電圧範囲でも、絶対周波数範囲として調整できる周波数は、±５０［ｐｐｍ］を確保できるように設定している。
【０００５】
図３の２つの基準クロック周波数のどちらか一方のクロック周波数に切り替え可能なＶＣＸＯの構成例によって、従来例を説明する。
図３において、ＶＣＸＯ５０はパッケージ化されており、ＶＣＸＯＰａｃｋとも称する。ＶＣＸＯ５０は、発振周波数調整端子５１、発振周波数選択端子５５、発振周波数出力端子１２、電源端子１３、及び接地端子１４の５つの端子を備える。またさらに、ＶＣＸＯ５０は、第１のＶＣＸＯ（ＶＣＸＯ（Ａ））２０、第２のＶＣＸＯ（ＶＣＸＯ（Ｂ））４０、及びインバータ３４５をパッケージ内部に備える。
【０００６】
発振周波数調整端子（Vcont）５１は、発振周波数調整のための電圧入力に用いられる。
発振周波数選択端子（F_sel）５５は、第１のＶＣＸＯ２０を発振させる場合には第２のＶＣＸＯ４０の発振を停止させる制御を行い、第２のＶＣＸＯ４０を発振させた場合には第１のＶＣＸＯ２０の発振を停止させる制御を行う。即ち、発振周波数選択端子５５は、第１のＶＣＸＯ２０と第２のＶＣＸＯ４０の２つのＶＣＸＯの、一方を発振させる動作と他方を停止させる動作の切替制御を行うための電圧を入力するための端子である。
発振周波数出力端子１２は、発振周波数の電圧振幅信号の出力に用いられる。
電源端子１３にはＶｃｃ電源電位が印加され、接地端子１４にはＧＮＤ接地電位が印加される。この結果、ＶＣＸＯ５０のパッケージ内の第１のＶＣＸＯ２０、第２のＶＣＸＯ４０、及びインバータ３４５に電圧Ｖｃｃの電源電位が供給される。
【０００７】
第１のＶＣＸＯ２０は、第１の発振周波数調整入力部２１、第１の発振周波数出力部２２、及び第１の発振停止制御入力部２５を備える。
第１の発振周波数調整入力部２１には、発振周波数調整端子５１から発振制御用のアナログ電圧がＶｃｃ電源電位からＧＮＤ接地電位の範囲で入力され、電圧制御により第１のＶＣＸＯ２０の発振周波数を調整する。
第１の発振周波数出力部２２は、第１のＶＣＸＯ２０により発振生成された周波数の電圧振幅信号を発振周波数出力端子１２に出力する。
第１の発振停止制御入力部２５には、Ｈｉｇｈ（Ｖｃｃ電源電位）またはＬｏｗ（ＧＮＤ設置電位）のいずれかの２値化された信号が入力される。例えば、第１のＶＣＸＯ２０は、第１の発振停止制御入力部２５にＨｉｇｈの信号が入力されたときには、Ｅｎａｂｌｅとして動作状態になる。また、第１のＶＣＸＯ２０は、第１の発振停止制御入力部２５にＬｏｗの信号が入力されたときには、Ｄｉｓａｂｌｅとして停止状態になる。
第１のＶＣＸＯ２０が停止状態となるときには、第１の発振周波数調整入力部２１に入力される電圧の値に関わらず、第１のＶＣＸＯ２０の発振は停止状態である。しかし、第１の発振周波数出力部２２は高インピーダンス状態であるので、発振周波数出力端子１２と切り分けられる。
【０００８】
第２のＶＣＸＯ４０は、第２の発振周波数調整入力部４１、第２の発振周波数出力部４２、及び第２の発振停止制御入力部４５を備える。
第２の発振周波数調整入力部４１には、発振周波数調整端子５１から発振制御用のアナログ電圧がＶｃｃ電源電位からＧＮＤ接地電位の範囲で入力され、電圧制御により第２のＶＣＸＯ４０の発振周波数が調整される。
第２の発振周波数出力部４２は、第２のＶＣＸＯ４０により発振生成された周波数の電圧振幅信号を発振周波数出力端子１２に出力する。
第２の発振停止制御入力部４５には、ＨｉｇｈまたはＬｏｗのいずれかの２値化された信号が入力される。例えば、第２のＶＣＸＯ４０は、第２の発振停止制御入力部４５にＨｉｇｈの信号が入力されたときには、Ｅｎａｂｌｅとして動作状態になる。また、第２のＶＣＸＯ４０は、第２の発振停止制御入力部４５にＬｏｗの信号が入力されたときには、Ｄｉｓａｂｌｅとして停止状態になる。
第２のＶＣＸＯ４０が停止状態となるときには、第２の発振周波数調整入力部４１に入力される電圧の値に関わらず、第２のＶＣＸＯ４０の発振は停止状態である。しかし、第２の発振周波数出力部４２は高インピーダンス状態であるので、発振周波数出力端子１２と切り分けられる。
【０００９】
なお、第２の発振停止制御入力部４５に入力される信号は、インバータ３４５を通ることによって、第１の発振停止制御入力部２５と明示的に反転したものとなっている。これによって、第１のＶＣＸＯ２０が動作状態のときには、第２のＶＣＸＯ４０が停止状態となり、第１のＶＣＸＯ２０が停止状態のときには、第２のＶＣＸＯ４０が動作状態となる。この結果、ＶＣＸＯ５０では、第１と第２のＶＣＸＯのいずれか一方のＶＣＸＯのみが発振して発振周波数出力端子１２から選択された周波数の電圧振幅信号が出力される。
【００１０】
テレビジョン方式を主映像出力とする映像装置等の電子装置は、従来、利用規格における映像方式に対応した電圧制御水晶発振器（以下、ＶＣＸＯと称する）を用いていた。
近年には、テレビジョン方式は高精細化の時代となり、フレームレート２５［Ｈｚ］の映像方式の利用規格では、７４．２５００００［ＭＨｚ］の基準クロック周波数またはその倍の基準クロック周波数を用いることが一般的となった。また、フレームレート２９．９７［Ｈｚ」の映像方式の利用規格では、７４．１７５８２４［ＭＨｚ］の基準クロック周波数またはその倍の基準クロック周波数を用いることが一般的となった。
【００１１】
全世界での利用を想定したテレビジョン方式を主とした映像装置等の電子装置に使用するＶＣＸＯは、それぞれ異なる発振周波数の電圧振幅信号を出力する２つのＶＣＸＯを搭載し、発振停止制御端子を用いて、それぞれの利用規格で用いられる映像方式に対応した発振周波数の電圧振幅信号を出力するＶＣＸＯのみを動作させていた。
従って、従来の２つのＶＣＸＯを搭載したＶＣＸＯは、電源印加端子、接地端子、発振周波数出力端子、発振周波数調整端子、及び発振停止制御端子と、５つ以上の端子を持つ構成であった（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２０１０−２８３６６３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
２つのＶＣＸＯを搭載したＶＣＸＯのパッケージを小型化しようとする場合には、５端子を４端子にする等、端子数を減らすことが効果的である。また、端子数を減らすことは、ＶＣＯまたはＶＣＸＯを実装する基板等のモジュールの小型化にも寄与する。
しかし、上述したように、従来は、ＶＣＸＯのパッケージを小型化しようとして、４端子の構成のパッケージにした場合には、発振停止制御端子を設けることができなかった。
即ち、従来の２つのＶＣＸＯを搭載したＶＣＸＯは、２つのＶＣＸＯを搭載する必要性と、切り替えのための発振停止制御端子の必要性があるため、映像装置等の電子装置の小型化に際して、４端子の小型パッケージを選択できないという問題点があった。
２つの周波数用のＶＣＸＯを１つのパッケージに搭載する手法も提案されているが、従来の単板水晶を削り出す形成では必要とする面積に小型化の限度があり、パッケージの小型化が困難であるという問題があった。
本発明の目的は、上記のような問題点に鑑み、４端子の小型パッケージにて２つのＶＣＸＯを切り替え調整できる手段を提供することにある。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、本発明の水晶発振器は、少なくとも第１のＶＣＸＯ、及び第２のＶＣＸＯとインバータのいずれかを有し、さらに、コンパレータ、発振制御調整端子、発振周波数出力端子、電源端子、及び接地端子を有し、
前記発振制御調整端子は、周波数の調整と発振切り替え制御とを同一入力端子で行うことを第１の特徴とする。
【００１５】
また、上記本発明の第１の特徴の水晶発振器において、前記第１のＶＣＸＯの発振周波数と前記第２のＶＣＸＯの発振周波数の比が１０００：１００１以内であることを本発明の第２の特徴とする。
【００１６】
また、上記第１の特徴または第２の特徴の水晶発振器において、前記コンパレータのヒステリシス電圧は、電源電圧の１／６〜１／４であることを本発明の第３の特徴とする。
【００１７】
上記第１の特徴乃至第３の特徴の水晶発振器を備え、利用規格に対応して、前記水晶発振器から出力される電圧振幅信号の周波数を切替えることを本発明の第４の特徴とする電子装置。
【発明の効果】
【００１８】
本発明によれば、発振停止制御端子により２つの基準クロック周波数を切り替えるＶＣＸＯにおいて、端子数を減らして小型化を実現することが可能なＶＣＸＯを実現することができる。
その結果、ＶＣＸＯの端子数を減らし小型化ができ、かつ、搭載する部品点数が低減でき、少ない回路構成規模で小型サイズの電子装置を実現することができる。
【図面の簡単な説明】
【００１９】
【図１】従来のＶＣＸＯの入出力端子の一例について説明するための図である。
【図２】従来のＶＣＸＯにおける基準クロック周波数に対する発振周波数の調整可能な電圧範囲の一例を説明するための模式図である。
【図３】２つの基準クロック周波数のいずれかに切り替え可能なＶＣＸＯの従来例の構成を示すブロック図である。
【図４】本発明のＶＣＸＯの入出力端子の一実施例について説明するための図である。
【図５】本発明のＶＣＸＯにおける基準クロック周波数に対する発振周波数の調整可能な電圧範囲の一実施例を説明するための模式図である。
【図６】本発明の図４におけるヒステリシス特性比較回路の動作による電圧範囲と基準クロック周波数の選択を表すブロック図である。
【図７】本発明の一実施例のＶＣＸＯの構成を示すブロック図である。
【図８】本発明の一実施例のＶＣＸＯの構成を示すブロック図である。
【図９】本発明のＶＣＸＯの一実施例を使用したＯＦＤＭ伝送信号の受信装置の構成を示すブロック図である。
【図１０】本発明の一実施例のＶＣＸＯの構成を示すブロック図である。
【発明を実施するための形態】
【００２０】
以下に本発明の一実施形態について、図面等を用いて説明する。
また、以下の説明は、本発明の一実施形態を説明するためのものであり、本願発明の範囲を制限するものではない。従って、当業者であればこれらの各要素若しくは全要素をこれと均等なものに置換した実施形態を採用することが可能であり、これらの実施形態も本願発明の範囲に含まれる。
なお、各図の説明において、共通な機能を有する構成要素には同一の参照番号を付し、できるだけ説明の重複を避ける。
【実施例１】
【００２１】
図４と図５によって本発明のＶＣＸＯの一実施形態について説明する。図４は、本発明のＶＣＸＯの入出力端子の一実施例について説明するための図である。また、図５は、本発明のＶＣＸＯにおける基準クロック周波数に対する発振周波数の調整可能な電圧範囲の一実施例を説明するための模式図である。
【００２２】
図４において、ＶＣＸＯ１０はパッケージ化されており、ＶＣＸＯＰａｃｋとも称する。ＶＣＸＯ１０は、発振制御調整端子１１、発振周波数出力端子１２、電源端子１３、及び接地端子１４の４つの端子を備える。また、ＶＣＸＯ１０は、第１のＶＣＸＯ（ＶＣＸＯ（Ａ））２０、第２のＶＣＸＯ（ＶＣＸＯ（Ｂ））４０、ヒステリシス特性比較回路３０、インバータ３４５、抵抗器３１、抵抗器３２、及び抵抗器３３をパッケージ内部に備える。即ち、図４のＶＣＸＯ１０は、２つの異なる発振周波数の電圧振幅信号を出力する第１のＶＣＸＯ２０と第２のＶＣＸＯ４０を備える。そして、ＶＣＸＯ１０は、発振制御調整端子１１から入力される電圧の電位に応じて、第１のＶＣＸＯ２０が動作する時は第２のＶＣＸＯ４０の動作を停止し、第２のＶＣＸＯ４０が動作する時は第１のＶＣＸＯ２０の動作を停止する。かつ、動作中の第１のＶＣＸＯ２０または第２のＶＣＸＯを同じ発振制御調整端子１１に電圧を印加して周波数の調整を行うものである。なお、ヒステリシス特性比較回路３０は、例えば、コンパレータである。
なお、ＶＣＸＯ１０は、薄膜ハイブリッド回路、水晶素材をベースとしたＭＥＭＳ（Micro Electro Mechanical System）等で構成しても良い。同様に、ヒステリシス特性比較回路３０やインバータ３４５も、薄膜ハイブリッド回路、ＭＭＩＣ等で構成しても良い。また、ＶＣＸＯ１０は、抵抗器３１〜３３は、チップ抵抗器、若しくは、薄膜または厚膜抵抗器でも良い。
さらに、上述の部品の一部またはすべてを組み込んだ薄膜ハイブリッド回路、ＭＭＩＣ等であっても良い。
【００２３】
発振制御調整端子１１は、切り替え制御及び発振周波数調整のための電圧入力に用いられる。
発振周波数出力端子１２、電源端子１３、接地端子１４、第１のＶＣＸＯ２０、第２のＶＣＸＯ４０、及びインバータ３４５は、図３と同じ機能を有する。ただし、図４の実施例では電源端子１３及び接地端子１４は、第１のＶＣＸＯ２０、第２のＶＣＸＯ４０、及びインバータ３４５の他に、ヒステリシス特性比較回路３０及び抵抗器３１にも電源を供給している。
【００２４】
第１のＶＣＸＯ２０には、発振制御調整端子部１１から、発振制御用のアナログ電圧がＶｃｃ電源電位からＧＮＤ接地電位の範囲で入力され、電圧制御により第１のＶＣＸＯ２０が出力する電圧振幅信号の発振周波数が調整される。
第１の発振周波数出力部２２は、第１のＶＣＸＯ２０により発振生成された周波数の電圧振幅信号を発振周波数出力端子１２に出力する。
第１の発振停止制御入力部２５には、ＨｉｇｈまたはＬｏｗに２値化された信号が入力される。そして、例えば、Ｈｉｇｈの信号が入力されたときに、Ｅｎａｂｌｅとして第１のＶＣＸＯ２０が動作状態になり、Ｌｏｗの信号が入力されたときに、Ｄｉｓａｂｌｅとして第１のＶＣＸ２０が停止状態になる。また、第１のＶＣＸＯ２０が停止状態となるときには、第１の発振周波数調整入力部２１に入力される電圧の値に関わらず、第１のＶＣＸＯ２０の発振は停止状態であり、第１の発振周波数出力部２２は高インピーダンス状態であるので、発振周波数出力端子１２と切り分けられる。
【００２５】
ヒステリシス特性比較回路３０は、基準電圧等分抵抗器３１、比較出力帰還抵抗器３２、制御入力抵抗器３３、比較基準電圧入力部３４、及び比較入力電圧入力部３５を備え、第１の発振停止制御入力部２５にＬｏｗ／Ｈｉｇｈに２値化された信号を出力する。
基準電圧等分抵抗器（Ｒｒｅｆ）３１は、電源端子１３によるＶｃｃ電源電位と、接地端子１４によるＧＮＤ接地電位とを抵抗分割し、接地電位からみてＶｃｃ／２に等分された電位（Ｖｒｅｆ）を作り出し、比較基準電圧入力（−（マイナス）入力）部３４に出力する。
ヒステリシス特性比較回路３０からの２値化出力された電位の信号は、第１の発振停止制御入力部２５に出力されると共に、比較出力帰還抵抗器（Ｒｆｂ）３２を介して、比較入力電圧入力（＋（プラス）入力）部３５に帰還される。
発振制御調整端子１１から入力された発振制御用のアナログ電圧は、制御入力抵抗器（Ｒｉｎ）３３を介して、比較入力電圧入力部３５に入力する。
比較基準電圧入力部３４には、基準電圧等分抵抗器３１により生成されるＶｃｃ／２となる等分された電位が、ヒステリシス特性比較回路３０の比較基準電位として入力される。
比較入力電圧入力部３５には、第１の発振停止制御入力部２５における電位と発振制御調整端子１１から入力された電位から、比較出力帰還抵抗器３２と制御入力抵抗器３３の抵抗比率によって合成された電位が、ヒステリシス特性比較回路３０の比較入力電位として入力される。
【００２６】
ヒステリシス特性比較回路３０は、比較入力電圧入力部３５の電位が、比較基準電圧入力部３４のＶｃｃ／２となる等分された電位に比較して、Ｖｃｃ／２未満のときにはＬｏｗを出力し、Ｖｃｃ／２以上のときにはＨｉｇｈを出力する。このヒステリシス特性比較回路３０の出力信号は、第１の発振停止制御入力部２５にＬｏｗまたはＨｉｇｈの２値化された信号として出力される。
第２の水晶発振器４０は、第２の発振周波数調整入力部４１及び第２の発振停止制御入力部４５を備える。第２の発振周波数調整入力部４１には、発振制御調整端子１１から、発振制御用のアナログ電圧がＶｃｃ電源電位からＧＮＤ接地電位の範囲で入力され、電圧制御により第２のＶＣＸＯ４０の発振周波数が調整される。
【００２７】
第２のＶＣＸＯ４０には、発振制御調整端子部１１から、発振制御用のアナログ電圧がＶｃｃ電源電位からＧＮＤ接地電位の範囲で入力され、電圧制御により第２のＶＣＸＯ４０が出力する電圧振幅信号の発振周波数が調整される。
第２の発振周波数出力部４２は、第２のＶＣＸＯ４０により発振生成された周波数の電圧振幅信号を発振周波数出力端子１２に出力する。
第２の発振停止制御入力部４５には、第１の発振停止制御入力部２５におけるＨｉｇｈまたはＬｏｗの２値化された信号に対して明示的に反転したＬｏｗまたはＨｉｇｈの２値化された信号が入力される。そして、第２の発振停止制御入力部４５にＬｏｗの信号が入力されたとき、即ち、第１の発振停止制御入力部２５にＨｉｇｈの信号が入力されたときに、Ｄｉｓａｂｌｅとして第２のＶＣＸＯ４０が停止状態になる。また、第２の発振停止制御入力部４５にＨｉｇｈの信号が入力されたとき、即ち、第１の発振停止制御入力部２５にＬｏｗの信号が入力されたときに、Ｅｎａｂｌｅとして第２のＶＣＸＯ４０が動作状態になる。
第２のＶＣＸＯ４０が停止状態となるときには、第２の発振周波数調整入力部４１の電圧に関わらず、第２のＶＣＸＯ４０は停止状態であり、第２の発振周波数出力部４２は、高インピーダンス状態で発振周波数出力端子１２と切り分けられる。
【００２８】
第２の発振停止制御入力部４５を、第１の発振停止制御入力部２５と明示的に反転したものとすることで、第１のＶＣＸＯ２０が動作状態のときは、第２のＶＣＸＯ４０が停止状態となり、第１のＶＣＸＯ２０が停止状態のときは第２のＶＣＸＯ４０が動作状態となる。この結果、ＶＣＸＯ１０のパッケージ内部では、第１のＶＣＸＯ２０と第２のＶＣＸＯ４０のうちの何れか一方のＶＣＸＯのみが発振して、発振周波数出力端子１２から選択された周波数の電圧振幅信号が出力される。
【００２９】
図４の実施例において、発振制御調整端子１１からＶｃｃ電位〜５／６Ｖｃｃ電位を入力することによって、第１の発振停止制御入力部２５にＨｉｇｈの信号が入力され、第１のＶＣＸＯ２０は、動作状態になる。同時に、第２の発振停止制御入力部４５にＬｏｗの信号が入力され、第２のＶＣＸＯ４０は、停止状態になる。
また、発振制御調整端子１１から１／６Ｖｃｃ電位〜ＧＮＤ電位を入力することによって、第２の発振停止制御入力部４５にＨｉｇｈの信号が入力され、第２のＶＣＸＯ４０は、動作状態になる。同時に、第２１の発振停止制御入力部２５にＬｏｗの信号が入力され、第１のＶＣＸＯ２０は、動作の停止状態になる。
この結果、一方のＶＣＸＯが動作し、他方のＶＣＸＯは動作を停止している。
その後は、ヒステリシス特性比較回路３０は、入力電位に対してヒステリシス特性を有する。従って、第１のＶＣＸＯ２０が動作状態のときには、発振制御調整端子１１からヒステリシス特性比較回路３０に入力される電位が１／６Ｖｃｃ以下になったときに第１のＶＣＸＯ２０は停止状態になり、第２のＶＣＸＯ４０が動作状態になる。同様に、第２のＶＣＸＯ４０が動作状態のときには、発振制御調整端子１１からヒステリシス特性比較回路３０に入力される電位が５／６Ｖｃｃ以上になったときに第２のＶＣＸＯ４０は停止状態になり、第１のＶＣＸＯ２０が動作状態になる。
【００３０】
図５の模式図によって、図４の実施例における２つの基準クロック周波数に対する整発振周波数の調可能な電圧範囲と比較動作による電圧範囲を縦方向が電圧とイメージして説明する。
電圧範囲１１ａは、発振周波数調整の利用可能電圧範囲を示し、ＧＮＤ接地電位からＶｃｃ電源電位までを調整電圧範囲としている。電圧範囲１１ａは、ＶＣＸＯ１０の周波数安定度を確保可能な調整範囲と絶対周波数範囲としての調整範囲に加えて、閾値比較による動作切替領域を含む。
【００３１】
電圧範囲２１ａは、第１の発振周波数調整入力部２１の利用可能電圧範囲である。
閾値２７ａは、ヒステリシス特性比較回路３０のヒステリシス特性によるＨｉｇｈからＬｏｗへの閾値である。ＧＮＤ接地電位側の１／６Ｖｃｃ以下の電圧にて第１のＶＣＸＯ（ＶＣＸＯ（Ａ））２０の動作を停止し、第２のＶＣＸＯ（ＶＣＸＯ（Ｂ））４０を動作状態に切り替える。
電圧範囲２１ａの第１の発振周波数調整入力部２１の利用可能電圧範囲は、電圧範囲１１ａの発振周波数調整の利用可能電圧範囲よりも１／６Ｖｃｃ以下の電圧の部分だけ範囲が少なくなっている。
【００３２】
電圧範囲４１ａは、第２の発振周波数調整入力部４１の利用可能電圧範囲である。
閾値４７ａはヒステリシス特性比較回路３０のヒステリシス特性によるＬｏｗからＨｉｇｈへの閾値を示し、Ｖｃｃ電源電位側の５／６Ｖｃｃ以上の電圧にて第２のＶＣＸＯ４０を停止し、第１のＶＣＸＯ２０の動作に切り替える。
電圧範囲４１ａの第２の発振周波数調整入力部４１の利用可能電圧範囲は、電圧範囲１１ａの発振周波数調整の利用可能電圧範囲よりも５／６Ｖｃｃ以上の電圧の部分だけ範囲が少なくなっている。
【００３３】
電圧範囲２０ａは、第１のＶＣＸＯ２０に対する周波数安定度の利用電圧範囲を示し、ＶＣＸＯが発振する中心値となる周波数は、部品個体差（部品バラツキ）があってもこの電圧範囲内で調整できる範囲である。標準的な設計によるＶＣＸＯを用いるため、周波数安定度の周波数範囲を±５０［ｐｐｍ］として設計する。
電圧範囲２０ｂは、第１のＶＣＸＯ２０に対する周波数安定度上限での絶対周波数範囲での利用電圧範囲である。即ち、電圧範囲２０ｂは、第１のＶＣＸＯ２０に対する周波数安定度の利用電圧範囲（電圧範囲２０ａ）において、部品個体差でＶＣＸＯが発振する中心値となる周波数が上限に来たときの、絶対周波数範囲が利用できる電圧の範囲である。標準的な設計によるＶＣＸＯを用いた絶対周波数範囲として調整できる周波数は、±５０［ｐｐｍ］である。しかし、電圧範囲２１ａの第１の発振周波数調整入力部２１での利用可能電圧範囲は、電圧範囲１１ａの発振周波数調整の利用可能電圧範囲よりも１／６Ｖｃｃ以下の電圧の部分だけ範囲が少なくなるため、調整できる周波数は±３３［ｐｐｍ］と少なくなる。
電圧範囲２０ｃは、第１のＶＣＸＯ２０に対する周波数安定度下限での絶対周波数範囲での利用電圧範囲である。即ち、電圧範囲２０ｃは、第１のＶＣＸＯ２０に対する周波数安定度の利用電圧範囲（電圧範囲２０ａ）において、部品個体差でＶＣＸＯが発振する中心値となる周波数が下限に来たときの、絶対周波数範囲が利用できる電圧の範囲である。標準的な設計によるＶＣＸＯを用いた絶対周波数範囲として調整できる周波数は±５０［ｐｐｍ］である。しかし、電圧範囲２１ａの第１の発振周波数調整入力部２１での利用可能電圧範囲は、電圧範囲１１ａの発振周波数調整の利用可能電圧範囲よりも１／６Ｖｃｃ以下の電圧の部分だけ範囲が少なくなるため、調整できる周波数は±３３［ｐｐｍ］と少なくなる。
【００３４】
電圧範囲４０ａは、第２のＶＣＸ４０に対する周波数安定度の利用電圧範囲を示し、ＶＣＸＯが発振する中心値となる周波数は、部品個体差があってもこの電圧範囲内で調整できる範囲である。標準的な設計によるＶＣＸＯを用いるため、周波数安定度の周波数範囲は±５０［ｐｐｍ］として設計する。
電圧範囲４０ｂは、第２のＶＣＸＯ４０に対する周波数安定度上限での絶対周波数範囲での利用電圧範囲である。即ち、電圧範囲４０ｂは、第２のＶＣＸＯ４０に対する周波数安定度の利用電圧範囲（電圧範囲４０ａ）において、部品個体差でＶＣＸＯが発振する中心値となる周波数が上限に来たときの、絶対周波数範囲が利用できる電圧の範囲である。標準的な設計による水晶を用いた絶対周波数範囲として調整できる周波数は±５０［ｐｐｍ］である。しかし、電圧範囲４１ａの第２の発振周波数調整入力部４１での利用可能電圧範囲は、電圧範囲１１ａの発振周波数調整の利用可能電圧範囲よりも５／６Ｖｃｃ以上の電圧の部分だけ範囲が少なくなるため、調整できる周波数は±３３［ｐｐｍ］と少なくなる。
電圧範囲４０ｃは、第２のＶＣＸＯ４０に対する周波数安定度下限での絶対周波数範囲での利用電圧範囲である。即ち、電圧範囲４０ｃは、第２のＶＣＸＯ４０に対する周波数安定度の利用電圧範囲（電圧範囲４０ａ）において、部品個体差でＶＣＸＯが発振する中心値となる周波数が下限に来たときの、絶対周波数範囲が利用できる電圧の範囲である。標準的な設計によるＶＣＸＯを用いた絶対周波数範囲として調整できる周波数は±５０［ｐｐｍ］である。しかし、電圧範囲４１ａの第２の発振周波数調整入力部４１での利用可能電圧範囲は、電圧範囲１１ａの発振周波数調整の利用可能電圧範囲よりも５／６Ｖｃｃ以上の電圧の部分だけ範囲が少なくなるため、調整できる周波数は±３３［ｐｐｍ］と少なくなる。
【００３５】
電圧範囲２６ａは、第１のＶＣＸＯ２０に対する標準的な設計に対する周波数安定度の利用電圧範囲である。電圧範囲２６ａの中心電圧は、発振制御調整端子１１の入力電圧範囲の中心電圧となるように設定される。
電圧範囲２６ｂは、第１のＶＣＸＯ２０に対する周波数安定度上限での標準的な設計に対する絶対周波数範囲での利用電圧範囲である。即ち、電圧範囲２６ｂは、電圧範囲２６ａにおいて、部品の個体差でＶＣＸＯが発振する中心値となる周波数が上限に来たときの、絶対周波数範囲が利用できる電圧の範囲である。本発明では、標準的な設計によるＶＣＸＯを用いた絶対周波数範囲として調整できる周波数を、±５０［ｐｐｍ］確保できるように設定している。
電圧範囲２６ｃは、第１のＶＣＸＯ２０に対する周波数安定度下限での標準的な設計に対する絶対周波数範囲での利用電圧範囲である。即ち、電圧範囲２６ｃは、電圧範囲２６ａにおいて、部品の個体バラツキでＶＣＸＯが発振する中心値となる周波数が下限に来たときの、絶対周波数範囲が利用できる電圧の範囲である。本発明では、標準的な設計によるＶＣＸＯを用いた絶対周波数範囲として調整できる周波数を、第１の発振周波数調整入力部２１ａの利用可能電圧範囲において、１／６ＶｃｃＣ以下の電圧の部分だけ範囲が少なくなるため、＋５０［ｐｐｍ］〜−１６［ｐｐｍ］確保するように設定している。
【００３６】
電圧範囲４６ａは、第２のＶＣＸＯ４０に対する標準的な設計に対する周波数安定度の利用電圧範囲である。電圧範囲４６ａの中心電圧は、発振制御調整端子１１の入力電圧範囲の中心電圧となるように設定される。
電圧範囲４６ｂは、第２のＶＣＸＯ４０に対する周波数安定度上限での標準的な設計に対する絶対周波数範囲での利用電圧範囲である。電圧範囲４６ｂは、電圧範囲４６ａにおいて、部品の個体バラツキでＶＣＸＯが発振する中心値となる周波数が上限に来たときの、絶対周波数範囲が利用できる電圧の範囲である。本発明では、標準的な設計によるＶＣＸＯを用いた絶対周波数範囲として調整できる周波数を、第２の発振周波数調整入力部４１ａの利用可能電圧範囲において、５／６ＶｃｃＣ以上の電圧の部分だけ範囲が少なくなるため、＋１６［ｐｐｍ］〜−５０［ｐｐｍ］確保するように設定している。
電圧範囲４６ｃは、第２のＶＣＸＯ４０に対する周波数安定度下限での標準的な設計に対する絶対周波数範囲での利用電圧範囲である。電圧範囲において、部品の個体バラツキでＶＣＸＯが発振する中心値となる周波数が下限に来たときの、絶対周波数範囲が利用できる電圧の範囲である。±５０［ｐｐｍ］確保出来るように設計されている。
【００３７】
矢印２８ａは、第１のＶＣＸＯ２０の設計中心周波数のシフト方向とシフト量を示す。標準的なＶＣＸＯを用いたいところであるが、周波数安定度の上限でも下限でも等しく絶対周波数範囲が確保できるように、第１のＶＣＸＯ２０に対する周波数安定度の利用電圧範囲である電圧範囲２０ａは、第１の発振周波数調整入力部２１の利用可能電圧範囲である電圧範囲２１ａの中心電圧になるようにする。そのためには、電圧範囲１１ａの発振制御調整端子１１の入力電圧範囲と、第１の発振周波数調整入力部２１の利用可能電圧範囲２１ａの中心の相違だけ設計周波数をシフトする。
【００３８】
矢印４８ａは、第２のＶＣＸＯ４０の設計中心周波数のシフト方向とシフト量を示す。標準的なＶＣＸＯを用いたいところであるが、周波数安定度の上限でも下限でも等しく絶対周波数範囲が確保できるように、第２のＶＣＸＯ４０に対する周波数安定度の利用電圧範囲である電圧範囲４０ａは、第２の発振周波数調整入力部４１の利用可能電圧範囲４１ａの中心電圧になるようにする必要がある。そのためには、発振制御調整端子１１の入力電圧範囲１１ａと、第２の発振周波数調整入力部４１の利用可能電圧範囲４１ａの中心の相違分だけ設計周波数をシフトする。
【００３９】
例えば、２つの利用したい周波数が７４．２５００［ＭＨｚ］と７４．１７５８［ＭＨｚ］であったとする。この場合には、周波数の高い側７４．２５００［ＭＨｚ］を第１の周波数とし、周波数の低い側７４．１７５８［ＭＨｚ］を第２の周波数とする。
【００４０】
先ず、第１の周波数７４．２５００［ＭＨｚ］を第１の発振周波数調整入力部２１の利用可能電圧範囲２１ａの中心電圧に設定すると、１／６Ｖｃｃ以下の電圧の部分だけ利用可能電圧範囲が少なくなる。そこで、絶対周波数範囲で使えない１／６Ｖｃｃ以下の電圧の部分、即ち、−３４［ｐｐｍ］の半分に相当する−１７［ｐｐｍ］シフトした周波数７４．２４８８［ＭＨｚ］を第１のＶＣＸＯ２０の中心電圧とする。
７４．２４８８［ＭＨｚ］＝７４．２５００［ＭＨｚ］−１７［ｐｐｍ］
これにより、等価的に、第１の発振周波数調整入力部２１の利用可能電圧範囲２１ａの中心電圧に、第１の周波数７４．２５００［ＭＨｚ］を設定することができる。
【００４１】
次に、第２の周波数７４．１７５８［ＭＨｚ］を第２の発振周波数調整入力部４１の利用可能電圧範囲４１ａの中心電圧に設定すると、５／６Ｖｃｃ以上の電圧の部分だけ利用可能電圧範囲が少なくなる。そこで、絶対周波数範囲で使えない５／６Ｖｃｃ以上の電圧の部分、即ち、＋３４［ｐｐｍ］の半分に相当する＋１７［ｐｐｍ］シフトした周波数７４．１７７１［ＭＨｚ］を第２の水晶の設計中心とする。
７４．１７７１［ＭＨｚ］＝７４．１７５８［ＭＨｚ］＋１７［ｐｐｍ］
これにより、等価的に第２の発振周波数調整入力部４１の利用可能電圧範囲４１ａの中心電圧に、第２の周波数７４．１７５８［ＭＨｚ］を設定することができる。
【００４２】
図５の模式図は、図４における２つの基準クロック周波数に対する発振周波数の調整可能な電圧範囲と比較動作による電圧範囲を縦方向が電圧とイメージして説明した。この図５の模式図は、閾値が１／６Ｖｃｃと５／６Ｖｃｃとなる場合を示している。同様の考え方で、閾値が１／５Ｖｃｃと４／５Ｖｃｃとなる場合にも目的とする周波数とＶＣＸＯの設計中心の周波数を第１のＶＣＸＯを−２０［ｐｐｍ］、第２の水晶を＋２０［ｐｐｍ］シフトすることで、周波数安定度の上限と下限にて絶対周波数範囲を±３０［ｐｐｍ］確保することができる。
【００４３】
ＳＭＰＴＥ２７４Ｍなどの規格において、サンプリング周波数の許容範囲は、０．００１［％］＝±１０［ｐｐｍ］と規定されており、他の電子装置と同期を取る場合にも倍マージンの±２０［ｐｐｍ］の絶対周波数範囲があれば有用と考えられる。このため、絶対周波数範囲が±５０［ｐｐｍ］から±３３〜３０［ｐｐｍ］と減少しても、映像分野での利用に関して許容できる範囲内である。
【００４４】
映像分野で使われる周波数は、フィールドレートが５０［Ｈｚ］の地域向けに７４．２５００［ＭＨｚ］の源振周波数を用い、フィールドレートが５９．９４［Ｈｚ］の地域向けには、７４．１７５８［ＭＨｚ］の源振周波数を用いる。
これら２つの周波数のＶＣＸＯを使用することによって、本発明のＶＣＸＯは容易に実現可能である。
【００４５】
図６は、図４の本発明の一実施例のＶＣＸＯのヒステリシス特性比較回路の動作による電圧範囲と基準クロック周波数の選択を表すブロック図である。即ち、図６は、図４におけるヒステリシス特性比較回路３０のコンパレータ動作による電圧範囲と基準クロック周波数の選択を表すブロック図の一実施例である。
図６では、ヒステリシス特性比較回路３０の周辺に抵抗定数を追加して１／６Ｖｃｃと５／６Ｖｃｃを閾値として動作する具体例を示す。
【００４６】
図６において、基準電圧等分抵抗器（Ｒｒｅｆ）３１を１０００［Ω］とする（Ｒｒｅｆ＝１０００［Ω］）ことによって、電源端子１３に印加されるＶｃｃ電源電圧と接地端子１４のＧＮＤ接地電圧を等分した中点の電圧（１／２Ｖｃｃ）が、比較基準電圧部３４に入力される。
比較出力帰還抵抗器（Ｒｆｂ）３２を１８００［Ω］として（Ｒｆｂ＝１８００［Ω］）、制御入力抵抗器（Ｒｉｎ）３３を１２００［Ω］となる関係（Ｒｉｎ＝２／３＊Ｒｆｂ≒１２００［Ω］）に抵抗定数を設定する。
この場合、比較入力電圧入力部３５の電位を比較基準電圧部３４の電位に合わせる方向にヒステリシス特性比較回路３０が動作する。
【００４７】
第１の発振停止制御入力部２５がＨｉｇｈで、第１のＶＣＸＯ２０が動作中のとき（第１の周波数ＵｐｐｅｒＦｒｅｑｕｅｎｃｙが動作中のとき）、発振制御調整端子１１に１／６Ｖｃｃ以下の電圧が入力されると、第１の発振停止制御入力部２５がＬｏｗになり、第１のＶＣＸＯ２０の動作が停止し、第２のＶＣＸＯ４０が動作を始める（第２の周波数ＬｏｗｅｒＦｒｅｑｕｅｎｃｙが動作を始める。）。
その後、発振制御調整端子１１に５／６Ｖｃｃ未満の電圧が入力されている限りは、第２のＶＣＸＯ４０が動作して、発振制御調整端子１１から入力される電圧により周波数調整がなされる。
【００４８】
しかし、発振制御調整端子１１に５／６Ｖｃｃ以上の電圧が入力されると、第１の発振停止制御入力部２５の電位がＨｉｇｈになり、第２のＶＣＸＯ４０の動作が停止し、第１のＶＣＸＯ２０が動作する。
その後、発振制御調整端子１１に１／６以上の電圧が入力されている限りは、第１のＶＣＸＯ２０が動作して、発振制御調整端子１１から入力される電圧により周波数調整される。
【００４９】
尚、閾値を１／５Ｖｃｃと４／５Ｖｃｃに設定したい場合には、比較出力帰還抵抗器（Ｒｆｂ）３２を７５０［Ω］とし、制御入力抵抗器（Ｒｉｎ）３３を４７０［Ω］とする（Ｒｆｂ＝７５０［Ω］、Ｒｉｎ＝３／５＊Ｒｆｂ≒４７０Ω）など、上下の閾値の比率を全体の分割数で割った値で設定する。
ヒシテリシス電圧を決定する目安は、例えば、電源電圧（Ｖｃｃ）が３．３［Ｖ］である場合に、１／６Ｖｃｃ〜１／５Ｖｃｃ（約０．５［Ｖ］）であり、電源電圧（Ｖｃｃ）が２．５［Ｖ］である場合に、１／５Ｖｃｃ〜１／４Ｖｃｃ（約０．３５［Ｖ］）である。
【００５０】
図９によって、本発明のＶＣＸＯの一実施例を使用した映像装置等の電子装置について説明する。図９は、本発明のＶＣＸＯの一実施例を使用したＯＦＤＭ（Orthogonal Frequency Division Multiplex）伝送信号の受信装置の構成を示すブロック図である。図９は、周波数ずれの補正を行う受信装置である。
図９において、受信装置の受信高周波部（図示せず）で受信した受信信号は、受信高周波部でＩＦ（Intermediate Frequency）信号に周波数変換される。受信高周波部からのＩＦ信号は、周波数変換部１にてベースバンド信号に周波数変換される。ベースバンド信号に周波数変換された信号は、ＡＤ（Analog-to-Digital）コンバータ３にてアナログ／デジタル変換（以降、Ａ／Ｄ変換と略す）される。Ａ／Ｄ変換されたデジタル信号は、直交復調部４にてＩ軸、Ｑ軸信号に直交復調される。直交復調されたＱ軸信号は誤差検出部８に入力され、Ｑ軸信号の値が０になるように周波数制御用のＶＣＸＯ１０のコントロール電圧を制御する。上記制御により、伝送路で受けた周波数ずれは除去される。
ＶＣＸＯ１０は、図４に示したように、２つの異なる発振周波数の電圧振幅信号を出力する第１と第２のＶＣＸＯを備え、第１と第２のＶＣＸＯのうち、利用規格で用いられる映像方式に対応した発振周波数の電圧振幅信号を出力する方のＶＣＸＯ２０またはＶＣＸＯ４０を動作させる。
図９に示すように、クロック信号として使用される電圧振幅信号の発振周波数を切替える電子装置であれば、本発明の２つの異なる発振周波数の電圧振幅信号を出力する第１と第２のＶＣＸＯを備えたＶＣＸＯを適用可能であることは自明である。
【００５１】
実施例１によれば、発振停止制御端子により２つの基準クロック周波数の一方に切り替え可能なＶＣＸＯにおいて、端子数を減らして小型化を実現することが可能なＶＣＸＯを実現することができる。
その結果、ＶＣＸＯの端子数を減らして小型化ができ、かつ、搭載する部品点数を減らすことができ、少ない回路構成規模で小型サイズの電子装置を実現することができる。
また、図４及び図６において、第２のＶＣＸＯ４０をインバータ内蔵の反転端子付ＶＣＸＯとし、インバータ３４５が第２のＶＣＸＯ４０内に組み込まれていても良い。
なお、上述した第１及び第２のＶＣＸＯに使用する水晶振動子は、機械加工またはフォトリソグラフィ（photolithography、以下、フォトリソと略称する）加工のいずれによって製作しても良いことは勿論のことである。
【実施例２】
【００５２】
本発明の第２の実施形態を図７と図８によって説明する。図７と図８は、本発明の一実施例のＶＣＸＯであり、発振制御調整端子により４端子パッケージにて基準クロック周波数の動作停止と電圧制御による発振周波数の調整を可能としたＶＣＸＯの構成を示すブロック図である。
【００５３】
図７は、ＨｉｇｈＡｃｔｉｖｅ型の発振制御調整端子付き４端子ＶＣＸＯ７０のパッケージのブロック図である。ＶＣＸＯパック７０は、パッケージ化されており、ＶＣＸＯＰａｃｋとも称する。ＶＣＸＯパック７０は、発振制御調整端子１１、発振周波数出力端子１２、電源端子１３、及び接地端子１４の４つの端子を持ち、ＶＣＸＯ２０、ヒステリシス特性比較回路３０、及び抵抗器３１〜３３をパッケージ内部に備える。
図７のＶＣＸＯパック７０は、図４のＶＣＸＯ１０と比較して、ＶＣＸＯ４０及びインバータ３４５が無い構成である。
図７において、発振停止制御入力部２５’には、ＨｉｇｈまたはＬｏｗに２値化された信号が入力される。そして、例えば、Ｈｉｇｈの信号が入力されたときに、ＥｎａｂｌｅとしてＶＣＸＯ２０が動作状態になり、Ｌｏｗの信号が入力されたときにＤｉｓａｂｌｅとしてＶＣＸＯ２０が動作停止状態になる。ＶＣＸＯ２０が停止状態となる時には、発振周波数調整入力部２１’に入力される電圧の電位に関わらずＶＣＸＯ２０は動作停止状態であり、発振周波数出力１２は高インピーダンス状態となる。
このように、発振制御調整端子１１は、発振周波数調整用と発振停止制御用の２つの端子の機能を１つの端子で共用し、その結果、ＨｉｇｈＡｃｔｉｖｅ型の発振制御調整端子付き４端子ＶＣＸＯを実現する。
【００５４】
次に、図８は、ＬｏｗＡｃｔｉｖｅ型の発振制御調整端子付き４端子ＶＣＸＯ８０のパッケージのブロック図である。ＶＣＸＯ８０は、パッケージ化されており、ＶＣＸＯＰａｃｋとも称する。ＶＣＸＯ８０は、発振制御調整端子１１、発振周波数出力端子１２、電源端子１３、及び接地端子１４の４つの端子を持ち、ＶＣＸＯ２０、ヒステリシス特性比較回路３０、インバータ３４５、及び抵抗器３１〜３３をパッケージ内部に備える。
図８は、図４のＶＣＸＯ１０と比較して、ＶＣＸＯ２０が無い構成である。
図８において、発振停止制御入力部４５’には、ＨｉｇｈまたはＬｏｗに２値化された信号が入力される。そして、例えば、Ｈｉｇｈの信号が入力されたときに、ＥｎａｂｌｅとしてＶＣＸＯ４０が動作状態になり、Ｌｏｗの信号が入力されたときにＤｉｓａｂｌｅとしてＶＣＸＯ４０が動作停止状態になる。ＶＣＸＯ４０が停止状態となる時には、発振周波数調整入力部４１’に入力される電圧の電位に関わらずＶＣＸＯ４０は動作停止状態であり、発振周波数出力１２は高インピーダンス状態となる。
このように、発振制御調整端子１１は、発振周波数調整用と発振停止制御用の２つの端子の機能を１つの端子で共用し、その結果、ＬｏｗＡｃｔｉｖｅ型の発振制御調整端子付き４端子ＶＣＸＯを実現する。
【００５５】
実施例２によれば、発振停止制御端子により２つの基準クロック周波数の一方に切り替え可能なＶＣＸＯにおいて、端子数を減らして小型化を実現することが可能なＶＣＸＯを実現することができる。また、実施例２においても図９に示したＶＣＸＯ１０として適用可能であることは言うまでもない。
その結果、ＶＣＸＯの端子数を減らして小型化ができ、かつ、搭載する部品点数を減らすことができ、少ない回路構成規模で小型サイズの電子装置を実現することができる。
なお、上述したＶＣＸＯに使用する水晶振動子は、機械加工またはフォトリソ加工のいずれによって製作しても良いことは勿論のことである。
【実施例３】
【００５６】
本発明の第３の実施形態を図１０によって説明する。図１０は、本発明の一実施例のＶＣＸＯであり、発振制御調整端子により４端子パッケージにて基準クロック周波数の切り替えと電圧制御による発振周波数の調整を可能としたＶＣＸＯの構成を示すブロック図である。
図１０は、本発明の一実施例のＶＣＸＯの構成を示すブロック図であり、図７と図８の２つのＶＣＸＯを持いて、発振制御調整端子１１により基準クロック周波数の切り替えと電圧制御による発振周波数の調整を可能としたＶＣＸＯの構成を示すブロック図である。
【００５７】
図１０のＶＣＸＯでは、パッケージ化されたＨｉｇｈＡｃｔｉｖｅ型の発振制御調整端子付き４端子ＶＣＸＯ７０と、パッケージ化されたＬｏｗＡｃｔｉｖｅ型の発振制御調整端子付き４端子ＶＣＸＯ８０を組合せて利用する。これによって、発振制御調整端子１１に、切り替え制御及び発振周波数調整のための電圧を共通入力し、発振周波数出力端子１２を共通結線して、ＨｉｇｈＡｃｔｉｖｅ型のＶＣＸＯ２０か、ＬｏｗＡｃｔｉｖｅ型ＶＣＸＯ４０のどちらか一方のみの発振周波数の電圧振幅出力を可能とする。
【００５８】
実施例３によれば、従来のパッケージ化された４端子のＶＣＸＯでは困難であった周波数の切り替えと、周波数の微調整を、単純な回路結線で実現することが可能となった。即ち、発振停止制御端子により２つの基準クロック周波数の一方に切り替え可能なＶＣＸＯにおいて、端子数を減らして小型化を実現することが可能なＶＣＸＯを実現することができる。また、実施例３においても図９に示したＶＣＸＯ１０として適用可能であることは言うまでもない。
その結果、ＶＣＸＯの端子数を減らして小型化ができ、かつ、搭載する部品点数を減らすことができ、少ない回路構成規模で小型サイズの電子装置を実現することができる。
なお、上述したＶＣＸＯに使用する水晶振動子は、機械加工またはフォトリソ加工のいずれによって製作しても良いことは勿論のことである。
【実施例４】
【００５９】
以下、本発明の第４の実施形態について説明する。
上述の実施例１乃至実施例３において、第１のＶＣＸＯ２０と第２のＶＣＸＯ４０に、単板水晶や逆メサ水晶を用いると、水晶部材が占める物理的な面積が大きく７０５０サイズのパッケージでは２つの水晶発振子を搭載する事が不可能であった。本実施例４では、第１のＶＣＸＯ２０と第２のＶＣＸＯ４０に、フォトリソ加工技術を用いることで小型パッケージでの２つの周波数搭載を可能とする。
従来の単板水晶を削り出す機械加工では、ＶＣＸＯの小型化に限界があり、７０５０サイズや、５０３２サイズの６端子パッケージに２つの水晶振動子を搭載することが不可能であった。本実施例４では、実施例１乃至実施例３のいずれかにおいて、３２２５サイズや２５２０サイズ等、従来のパッケージと比較して、小型のパッケージを利用可能とする。
そのために、フォトリソ加工技術によって、ＶＣＸＯに使用するＡＴカットの水晶振動子を作成する。即ち、フォトリソ技術によって、小型の水晶振動子の加工が可能となることを利用したものである。
【００６０】
既に述べたように、テレビジョン方式を主映像出力とする映像装置等の電子装置は、利用規格によって、異なる２つの周波数のいずれかを基準クロック周波数として使用する。
さらに、上記電子装置用の２種類の基準クロック周波数は、７４．２５００［ＭＨｚ］：７４．１７５８［ＭＨｚ］≒１０００：１００１と、かなり接近した値である。フォトリソ加工技術によって、これら２つの周波数用の水晶発振子を１枚のウェーハ上で形成することが可能である。このため、機械加工等、個々の単板水晶を削り出す工法では不可能であった、迅速な生産性と小ロットへの柔軟さを加えて実現することができる。
【００６１】
フォトリソ加工技術を用いて２つのＶＣＸＯをウェーハ上に同時形成するためには、エッチングを行う関係で、近似した周波数ほど実現の可能性が高くなる。
実施例１で、第１のＶＣＸＯ２０と第２のＶＣＸＯ４０において、周波数の高低を指定したのは、２つの周波数の差が目的とする周波数の差より小さくなるように高い周波数を低い方向へ、低い周波数を高い方向へシフトするためである。２つの周波数の差を小さくすることは、フォトリソ加工技術を用いて２つの水晶振動子をウェーハ上に同時形成する時に有力である。
【００６２】
上述したように、実施例４によれば、フォトリソ加工法を用い、ＡＴカットの小型の水晶振動子を製作し、７０５０サイズや、５０３２サイズの小型６端子パッケージに２つの水晶振動子を搭載することを可能としたものである。
実施例４によれば、６端子を有するＶＣＸＯのパッケージの場合においても、発振周波数調整端子と発振周波数選択端子を独立に備えることができる。
また、上記実施例によれば、発振停止制御端子により２つの基準クロック周波数の一方に切り替え可能なＶＣＸＯにおいて、端子数を減らして小型化を実現することが可能なＶＣＸＯを実現することができる。
その結果、ＶＣＸＯの端子数を減らして小型化ができ、かつ、搭載する部品点数を減らすことができ、少ない回路構成規模で小型サイズの電子装置を実現することができる。
【００６３】
上述の実施例１〜実施例４で述べた如く、本発明の水晶発振器（ＶＣＸＯ）は、異なる発振周波数を有する２つのＶＣＸＯを１つのパッケージに搭載することでＶＣＸＯを搭載する配線基板の部品数を減少させ、発振停止制御端子を切り替えることで一方のＶＣＸＯを動作状態とし、他方のＶＣＸＯの動作を停止状態に切り替え、いずれかの発振周波数を出力するようにしたものである。
異なる発振周波数を有する２つのＶＣＸＯを１つのパッケージに搭載したＶＣＸＯの端子数を減少するために、ヒステリシス特性を持つコンパレータ回路をパッケージ内に搭載し、発振停止制御端子と発振周波数調整端子を共通とする。
また、部品の内部構成上でヒステリシス特性を持つコンパレータ回路（ヒステリシス特性比較回路）により、２つの異なる周波数用のＶＣＸＯがそれぞれ利用できない電圧範囲に対して、調整中心の周波数をずらしたＶＣＸＯとすることで、利用周波数からの調整範囲を確保する。
更に、それぞれのＶＣＸＯの調整中心の周波数をずらすときには、（１）周波数の高い側の調整中心の周波数を低くずらし、コンパレータ回路がＨｉｇｈ方向で安定して周波数の高い側を調整するときに有効となる構成とする。また、（２）周波数の低い側の調整中心の周波数を高くずらし、コンパレータ回路がＬｏｗ方向で安定して周波数の低い側を調整するときに有効となる構成とする。これによって、２つの周波数の差が減る方向の組合せとし、フォトリソ加工技術を用いて、２つのＡＴカットのＶＣＸＯの同時生成を可能にする。
小型パッケージへの搭載を実現するためにフォトリソ加工技術によって、内部に搭載する２つの異なる周波数の電圧振幅信号を主力するＶＣＸＯを形成する。更に、７４［ＭＨｚ］帯域またはその倍となる近似して異なる周波数である２つの映像用の基準クロック周波数を、ペアで１つのウェーハ上に形成して生成することで生産性と小ロットへの柔軟さを加えて実現する。
以上、フォトリソ加工技術を用いて、２つのＡＴカットのＶＣＸＯと、ヒステリシス特性を持つコンパレータ回路を搭載することによって、電圧制御による発振周波数の調整を可能とする水晶発振器であることを特徴とする。
【符号の説明】
【００６４】
１：周波数変換部、  ３：Ａ／Ｄコンバータ、  ４：直交復調部、  ８：誤差検出部、  １０：ＶＣＸＯ、  １１：発振制御調整端子、  １１ａ：発振制御調整端子の入力電圧範囲、  １２：発振周波数出力端子、  １３：電源端子、  １４：接地端子、  ２０：第１のＶＣＸＯ、  ２１、２１’：第１の発振周波数調整入力部、  ２０ａ、２０ｂ、２０ｃ、２１ａ：電圧範囲、  ２２：第１の発振周波数出力部、  ２５、２５’：第１の発振停止制御入力部、  ２６ａ、２６ｂ、２６ｃ：電圧範囲、  ２７ａ：閾値、  ３０：ヒステリシス特性比較回路、  ３１、３２、３３：抵抗器、  ３４：比較基準電圧入力部、  ３５：比較入力電圧入力部、  ４０：第２のＶＣＸＯ、  ４１：第２の発振周波数調整入力部、  ４０ａ、４０ｂ、４０ｃ、４１ａ：電圧範囲、  ４２：第２の発振周波数出力部、  ４５：第２の発振停止制御入力部、  ４６ａ、４６ｂ、４６ｃ：電圧範囲、  ４７ａ：閾値、  ５０：ＶＣＸＯ、  ５１：発振周波数調整端子、  ５１ａ：電圧（Ｖｃｏｎｔ）調整範囲、  ５１ｏ：中心電圧、  ５５：発振周波数選択端子、  ６０：ＶＣＸＯ、  ６０ａ、６０ｂ、６０ｃ：電圧範囲、６０ｄ：下限値、  ６０ｕ：上限値、  ６５：発振停止制御端子、  ７０、８０：ＶＣＸＯ、  ３４５：インバータ。
【図１】
2015192284.tif 000003
【図２】
2015192284.tif 000004
【図３】
2015192284.tif 000005
【図４】
2015192284.tif 000006
【図５】
2015192284.tif 000007
【図６】
2015192284.tif 000008
【図７】
2015192284.tif 000009
【図８】
2015192284.tif 000010
【図９】
2015192284.tif 000011
【図１０】
2015192284.tif 000012