(57)【要約】【課題】本発明は、逆方向リーク電流を抑制することが可能な半導体装置およびその製造方法を提供することを目的とする。【解決手段】本発明による半導体装置は、ＡｌＧａＮバリア層４と、ＡｌＧａＮバリア層４上に形成されたＳｉＮからなる表面保護膜８とを備え、表面保護膜８は、ストイキオメトリなＳｉ３Ｎ４よりもＳｉ／Ｎ比において窒素の比率が高く、かつ、表面保護膜８中の水素の含有量が１０％未満であることを特徴とする。【選択図】図１
2015213100.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体層と、
前記窒化物半導体層上に形成されたＳｉＮからなる保護膜と、
を備え、
前記保護膜は、ストイキオメトリなＳｉ３Ｎ４よりもＳｉ／Ｎ比において窒素の比率が高く、かつ前記保護膜中の水素の含有量が１０％未満であることを特徴とする、半導体装置。
【請求項２】
前記保護膜は、複数層を積層することにより形成され、
前記複数層のうちの最も前記窒化物半導体層側に形成される最下層は、ストイキオメトリなＳｉ３Ｎ４よりもＳｉ／Ｎ比において窒素の比率が高く、かつ前記最下層中の水素の含有量が１０％未満であり、
前記複数層のうちの前記最下層以外の層は、前記最下層よりもバンドギャップが大きいことを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記窒化物半導体層上に形成されたゲート電極をさらに備え、
前記ゲート電極および前記保護膜によりフィールドプレート構造を形成することを特徴とする、請求項１または２に記載の半導体装置。
【請求項４】
前記保護膜上に形成されたゲート電極をさらに備え、
前記ゲート電極、前記保護膜、および前記窒化物半導体層によりＭＩＳ（Metal-Insulator-Semiconductor）構造を形成することを特徴とする、請求項１または２に記載の半導体装置。
【請求項５】
前記ゲート電極および前記保護膜によりフィールドプレート構造を形成することを特徴とする、請求項４に記載の半導体装置。
【請求項６】
（ａ）窒化物半導体層を形成する工程と、
（ｂ）前記窒化物半導体層上にＳｉＮからなる保護膜を形成する工程と、
を備え、
前記工程（ｂ）において、前記保護膜は、ストイキオメトリなＳｉ３Ｎ４よりもＳｉ／Ｎ比において窒素の比率が高く、かつ前記保護膜中の水素の含有量が１０％未満となるように形成されることを特徴とする、半導体装置の製造方法。
【請求項７】
前記工程（ｂ）において、
前記保護膜は、複数層を積層することにより形成され、
前記複数層のうちの最も前記窒化物半導体層側に形成される最下層は、ストイキオメトリなＳｉ３Ｎ４よりもＳｉ／Ｎ比において窒素の比率が高く、かつ前記最下層中の水素の含有量が１０％未満であり、
前記複数層のうちの前記最下層以外の層は、前記最下層よりもバンドギャップが大きいことを特徴とする、請求項６に記載の半導体装置の製造方法。
【請求項８】
（ｃ）前記窒化物半導体層上にゲート電極を形成する工程をさらに備え、
前記工程（ｂ）で形成された前記保護膜、および前記工程（ｃ）で形成された前記ゲート電極によりフィールドプレート構造を形成することを特徴とする、請求項６または７に記載の半導体装置の製造方法。
【請求項９】
（ｄ）前記保護膜上にゲート電極を形成する工程をさらに備え、
前記工程（ｄ）で形成された前記ゲート電極、前記工程（ｂ）で形成された前記保護膜、および前記工程（ａ）で形成された前記窒化物半導体層によりＭＩＳ（Metal-Insulator-Semiconductor）構造を形成することを特徴とする、請求項６または７に記載の半導体装置の製造方法。
【請求項１０】
前記ゲート電極および前記保護膜によりフィールドプレート構造を形成することを特徴とする、請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳｉＮ表面保護膜を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＡｌＧａＮ／ＧａＮヘテロ接合構造が代表的に知られている窒化物半導体装置（ＧａＮ系トランジスタ）は、ＧａＮがＳｉあるいはＧａＡｓよりも高い絶縁破壊耐圧を有することから、高電圧・高出力動作が期待されるデバイスである。従って、信頼性確保の観点から、窒化物半導体装置は、高バイアス印加時におけるゲートへの逆方向リーク電流ができるだけ低いことが望ましい。
【０００３】
逆方向リーク電流は、半導体表面における不純物準位および界面準位、あるいはこれらの準位密度に関係していると考えられている。また、逆方向リーク電流を抑制するために、半導体表面に対して直接接するゲート電極材料や保護膜の膜種の検討、あるいはゲート電極端における電界集中を緩和させるフィールドプレート構造の適用などがなされている。
【０００４】
従来、半導体表面保護膜としては、絶縁性が高く比較的容易に形成可能なＳｉＮが実用的な保護膜（ＳｉＮ膜）として一般的に用いられている（例えば、特許文献１，２、非特許文献１参照）。
【０００５】
しかし、手放しにＳｉＮ膜を表面保護膜として用いるだけでは、逆方向リーク電流を十分に抑制することができない場合があるため、ＳｉＮ膜中の水素（Ｈ）の含有量を規定することによって所望の特性を得ようとする技術（例えば、特許文献３参照）、あるいはフッ素（Ｆ）やカーボン（Ｃ）を特定の割合で含有させることによって逆方向リーク電流を抑制させる技術（例えば、特許文献４参照）が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２３４９８６号公報（第８〜９頁）
【特許文献２】特開２０１２−１７５０８９号公報（第６、９頁）
【特許文献３】特開２００５−２８６１３５号公報（第５頁）
【特許文献４】特許５３４７２２８号公報（第３〜４頁）
【特許文献５】特開２０１３−１１５３２３号公報（第３頁）
【非特許文献】
【０００７】
【非特許文献１】長谷川文夫、吉川明彦編著、「ワイドギャップ半導体光・電子デバイス」、森北出版株式会社、２００６年、ｐ．２２４−２４５
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記の通り、ＳｉＮ膜を表面保護膜として特性上好ましく実用的とされているものの、手放しにＳｉＮ膜を表面保護膜に適用するだけでは逆方向リーク電流を十分に抑制することができない場合がある。
【０００９】
特許文献３では、ＳｉＮ膜中の水素含有量を規定することによって逆方向リーク電流を抑制しようとしているが、水素を含有しないガスを用いてＳｉＮ膜を形成した場合において、必ずしも逆方向リーク電流が抑制されるわけではないことが知られている。
【００１０】
特許文献４では、ＳｉＮ膜中にフッ素やカーボンを特定の割合で含有させることによって逆方向リーク電流を抑制しているが、高温環境下に曝された場合におけるＳｉＮ膜中のフッ素含有量の変動や、成膜条件に関わらず意図しないカーボンの含有が生じ得ることを考慮すると、制御性および再現性が十分な技術であるとは言い難い。
【００１１】
また、より簡易的にＳｉＮ膜の条件を規定した技術が開示されているが（例えば、特許文献５）、特許文献５は逆方向リーク電流を抑制するための技術ではなく、高周波用途には構造上適していない。
【００１２】
一方、半導体表面側に着目すると、半導体表面における窒素空孔の発生が、逆方向ゲートリーク電流を増大させる原因の一つになっているという考えがある。従って、逆方向リーク電流の抑制に有効なＳｉＮ膜を安定的に得るためには、ＳｉＮ膜に付加的な技術を適用することよりも、半導体表面への影響を考慮しつつ、ＳｉＮ膜そのものの基本的な仕様を規定することの方が重要である。
【００１３】
本発明は、このような問題を解決するためになされたものであり、逆方向リーク電流を抑制することが可能な半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の課題を解決するために、本発明による半導体装置は、窒化物半導体層と、窒化物半導体層上に形成されたＳｉＮからなる保護膜とを備え、保護膜は、ストイキオメトリなＳｉ３Ｎ４よりもＳｉ／Ｎ比において窒素の比率が高く、かつ保護膜中の水素の含有量が１０％未満であることを特徴とする。
【００１５】
また、本発明による半導体装置の製造方法は、（ａ）窒化物半導体層を形成する工程と、（ｂ）窒化物半導体層上にＳｉＮからなる保護膜を形成する工程とを備え、工程（ｂ）において、保護膜は、ストイキオメトリなＳｉ３Ｎ４よりもＳｉ／Ｎ比において窒素の比率が高く、かつ保護膜中の水素の含有量が１０％未満となるように形成されることを特徴とする。
【発明の効果】
【００１６】
本発明によると、半導体装置は、窒化物半導体層と、窒化物半導体層上に形成されたＳｉＮからなる保護膜とを備え、保護膜は、ストイキオメトリなＳｉ３Ｎ４よりもＳｉ／Ｎ比において窒素の比率が高く、かつ保護膜中の水素の含有量が１０％未満であるため、逆方向リーク電流を抑制することが可能となる。
【００１７】
また、半導体装置の製造方法は、（ａ）窒化物半導体層を形成する工程と、（ｂ）窒化物半導体層上にＳｉＮからなる保護膜を形成する工程とを備え、工程（ｂ）において、保護膜は、ストイキオメトリなＳｉ３Ｎ４よりもＳｉ／Ｎ比において窒素の比率が高く、かつ保護膜中の水素の含有量が１０％未満となるように形成されるため、逆方向リーク電流を抑制することが可能となる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態１による半導体装置の構成の一例を示す断面図である。
【図２】本発明の実施の形態１による半導体装置の製造工程の一例を示す図である。
【図３】本発明の実施の形態１による効果を説明するための図である。
【図４】本発明の実施の形態２による半導体装置の構成の一例を示す図である。
【図５】本発明の実施の形態３による半導体装置の構成の一例を示す図である。
【図６】本発明の実施の形態３による半導体装置の製造工程の一例を示す図である。
【図７】本発明の実施の形態３による半導体装置の製造工程の一例を示す図である。
【図８】本発明の実施の形態３による半導体装置の製造工程の一例を示す図である。
【図９】本発明の実施の形態４による半導体装置の構成の一例を示す図である。
【図１０】本発明の実施の形態４による半導体装置の製造工程の一例を示す図である。
【図１１】本発明の実施の形態４による半導体装置の製造工程の一例を示す図である。
【図１２】本発明の実施の形態５による半導体装置の構成の一例を示す図である。
【図１３】本発明の実施の形態５による半導体装置の製造工程の一例を示す図である。
【図１４】本発明の実施の形態５による半導体装置の製造工程の一例を示す図である。
【図１５】本発明の実施の形態６による半導体装置の構成の一例を示す図である。
【図１６】本発明の実施の形態６による半導体装置の製造工程の一例を示す図である。
【図１７】本発明の実施の形態６による半導体装置の製造工程の一例を示す図である。
【図１８】本発明の実施の形態６による半導体装置の製造工程の一例を示す図である。
【発明を実施するための形態】
【００１９】
本発明の実施の形態について、図面を用いて以下に説明する。
【００２０】
＜実施の形態１＞
まず、本発明の実施の形態１による半導体装置の構成について説明する。
【００２１】
図１は、本実施の形態１による半導体装置の構成の一例を示す断面図である。
【００２２】
図１に示すように、基板１上に、バッファ層２、ＧａＮチャネル層３、ＡｌＧａＮバリア層４（窒化物半導体層）が順に積層して形成されている。ＡｌＧａＮバリア層４上には、ゲート電極７を挟んで、ソース電極５およびドレイン電極６が離間して形成されている。ＡｌＧａＮバリア層４、ソース電極５、ドレイン電極６、およびゲート電極７を覆うように、ＳｉＮ膜からなる表面保護膜８が形成されている。なお、ソース電極５およびドレイン電極６は、互いの形成位置が逆であってもよい。
【００２３】
基板１は、ＳｉＣ基板、サファイア基板、シリコン基板等、後にＧａＮチャネル層３を形成することができれば、いかなるものであってもよい。
【００２４】
バッファ層２は、ＧａＮあるいはＡｌＮ等を用いて形成され、後にＧａＮチャネル層３を形成することができれば、いかなるものであってもよい。
【００２５】
ソース電極５およびドレイン電極６は、ＡｌＧａＮバリア層４の表面に対してオーミック接触するように形成され、代表的にはＴｉ／Ａｌ系が用いられる。例えば、Ｔｉ（２０ｎｍ）／Ａｌ（１００ｎｍ）／Ｔｉ（４０ｎｍ）／Ａｕ（３０ｎｍ）を形成し、６００℃以上のアニーリング処理を行うことによってオーミック接触が得られる。その他必要に応じて、任意の電極構造およびオーミック形成プロセスを適用することが可能である。
【００２６】
ゲート電極７は、ＡｌＧａＮバリア層４の表面に対してショットキー接触するように形成され、代表的にはＮｉ／Ａｕ構造が用いられる。例えば、Ｎｉ（５０ｎｍ）／Ａｕ（３００ｎｍ）を蒸着あるいはスパッタリフトオフプロセスを用いて形成する。その他必要に応じて、ショットキー障壁が高いＰｔあるいはＰｄ系電極材料等も適用することが可能である。
【００２７】
表面保護膜８は、ＡｌＧａＮバリア層４、ソース電極５、ドレイン電極６、およびゲート電極７の表面を覆うように、ストイキオメトリなＳｉ３Ｎ４膜を基準としたときに、Ｓｉ／Ｎ比において窒素過剰であって、かつ表面保護膜８中に含まれる水素の含有量が１０％未満であるＳｉＮ膜によって形成される。すなわち、表面保護膜８は、ストイキオメトリなＳｉ３Ｎ４よりもＳｉ／Ｎ比において窒素の比率が高く、かつ表面保護膜８中の水素の含有量が１０％未満である。
【００２８】
次に、半導体装置の製造方法について、図２を用いて説明する。図２は、半導体装置の製造工程の一例を示す図である。
【００２９】
まず、図２に示すように、半絶縁性ＳｉＣの基板１上に、ＧａＮあるいはＡｌＮからなるバッファ層２を形成する。次いで、バッファ層２上に、ＧａＮチャネル層３およびＡｌＧａＮバリア層４を順に積層して形成する（ＡｌＧａＮ／ＧａＮ構造）。次いで、ＡｌＧａＮバリア層４上に、Ｔｉ（２０ｎｍ）／Ａｌ（１００ｎｍ）／Ｔｉ（４０ｎｍ）／Ａｕ（３０ｎｍ）からなるソース電極５およびドレイン電極６と、Ｎｉ（５０ｎｍ）／Ａｕ（３００ｎｍ）からなるゲート電極７を形成する。
【００３０】
次に、ＡｌＧａＮバリア層４、ソース電極５、ドレイン電極６、およびゲート電極７の表面を覆うように、ＳｉＮ膜を表面保護膜８として形成する。表面保護膜８の膜厚は、例えば８０ｎｍとする。その結果、図１に示すような半導体装置が得られる。
【００３１】
表面保護膜８の成膜方法としては、例えば意図的に水素を含まないガス（ＡｒガスおよびＮ２ガス）のみで成膜処理することが可能であり、かつ成膜時のガス流量の調整自由度が高いＥＣＲ（Electron Cyclotron Resonance）スパッタ法を用いるものとする。ガス流量は、例えばストイキオメトリなＳｉ３Ｎ４膜を成膜するためのガス流量を基準としたときに、Ｎ２ガス流量のみを１５０％とする。これにより、ストイキオメトリなＳｉ３Ｎ４膜を基準としたときに、Ｓｉ／Ｎ比において窒素過剰であって、かつ表面保護膜８中に含まれる水素の含有量が１０％未満であるＳｉＮ膜を表面保護膜８として形成することができる。
【００３２】
以上のことから、本実施の形態１によれば、Ｓｉ／Ｎ比において窒素過剰なＳｉＮ膜を表面保護膜８とすることによって、窒化物半導体層（本実施の形態１の例ではＡｌＧａＮバリア層４）の表面に生じている窒素空乏を補う役割を果たし、窒素空乏に起因した逆方向リーク電流を抑制することができる。また、表面保護膜８中の水素の含有量を規定することによって、表面保護膜８に含有する水素に起因した不純物準位の低減を図ることができ、当該不純物準位の低減により逆方向リーク電流あるいは電子の捕獲を抑制することができる。例えば、図３に示すように、本実施の形態１による表面保護膜８を用いた半導体装置の方が、窒素欠乏のＳｉＮ膜やストイキメトリなＳｉＮ膜を用いた半導体装置よりも、逆方向リーク電流を抑制していることが分かる。従って、表面保護膜８であるＳｉＮ膜の成膜に起因した意図しない逆方向リーク電流を抑制し、半導体装置の信頼性を向上させることができる。
【００３３】
なお、本実施の形態１では、表面保護膜８としてＳｉＮ膜を形成した場合における意図しない逆方向リーク電流の増加を抑え、逆方向リーク電流を抑制する効果を確実に得ることを目的としているため、別段膜厚を詳細に規定していない。しかし、本実施の形態１による表面保護膜８を適用することによって、各設計上の膜厚に対応した効果を得ることができる。
【００３４】
＜実施の形態２＞
まず、本発明の実施の形態２による半導体装置の構成について説明する。
【００３５】
図４は、本発明の実施の形態２による半導体装置の構成の一例を示す図である。
【００３６】
図４に示すように、本実施の形態２では、表面保護膜が複数層（図４の例では、下層表面保護膜９および上層表面保護膜１０）を積層することにより形成されることを特徴としている。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。
【００３７】
下層表面保護膜９は、表面保護膜を形成する複数層のうちの最もＡｌＧａＮバリア層４（窒化物半導体層）側に形成される最下層であり、ストイキオメトリなＳｉ３Ｎ４よりもＳｉ／Ｎ比において窒素の比率が高く、かつ下層表面保護膜９中の水素の含有量が１０％未満であるＳｉＮ膜である。なお、下層表面保護膜９の膜厚は、例えば１０ｎｍであるものとする。
【００３８】
上層表面保護膜１０は、ＳｉＮ膜である下層表面保護膜９よりもバンドギャップが大きいＡｌ２Ｏ３膜である。なお、上層表面保護膜１０の膜厚は、例えば７０ｎｍである。
【００３９】
次に、半導体装置の製造方法について説明する。
【００４０】
まず、基板１上にバッファ層２、ＧａＮチャネル層３、およびＡｌＧａＮバリア層４を積層して形成し、ＡｌＧａＮバリア層４上にソース電極５、ドレイン電極６、およびゲート電極７を形成する。これらの製造方法については、実施の形態１（図２参照）と同様であるため、ここでは説明を省略する。
【００４１】
次に、ＡｌＧａＮバリア層４、ソース電極５、ドレイン電極６、およびゲート電極７の表面を覆うように、ＳｉＮ膜を下層表面保護膜９（例えば１０ｎｍ）として形成する。次いで、下層表面保護膜９上に、上層表面保護膜１０（例えば７０ｎｍ）を形成する。その結果、図４に示すような半導体装置が得られる。
【００４２】
下層表面保護膜９および上層表面保護膜１０の成膜方法としては、例えばＥＣＲ−スパッタ法や、膜厚制御性に優れたＡＬＤ（Atomic Layer Deposition）法を用いるものとする。これにより、ストイキオメトリなＳｉ３Ｎ４よりもＳｉ／Ｎ比において窒素の比率が高く、かつ下層表面保護膜９中の水素の含有量が１０％未満であるＳｉＮ膜を下層表面保護膜９として形成し、下層表面保護膜９よりもバンドギャップが大きい膜を上層表面保護膜１０として形成することができる。
【００４３】
以上のことから、本実施の形態２によれば、表面保護膜を複数層（下層表面保護膜９、上層表面保護膜１０）で形成することによって、ＳｉＮ膜の成膜に起因した意図しない逆方向リーク電流を抑制しつつ、ＳｉＮ膜よりも高い絶縁破壊耐圧を有する表面保護膜を構成することができる。従って、実施の形態１よりも半導体装置の信頼性を向上させることができる。
【００４４】
なお、本実施の形態２では、表面保護膜が２層（下層表面保護膜９、上層表面保護膜１０）を積層して形成される場合について説明したが、これに限るものではなく、３層以上であってもよい。この場合、最下層がストイキオメトリなＳｉ３Ｎ４よりもＳｉ／Ｎ比において窒素の比率が高く、かつ当該最下層中の水素の含有量が１０％未満であるＳｉＮ膜であればよく、最下層以外の層が最下層よりもバンドギャップが大きければよい。
【００４５】
＜実施の形態３＞
まず、本発明の実施の形態３による半導体装置の構成について説明する。
【００４６】
図５は、本発明の実施の形態３による半導体装置の構成の一例を示す図である。
【００４７】
図５に示すように、本実施の形態３では、ゲート電極１２および表面保護膜１１によりフィールドプレート構造を形成することを特徴としている。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。
【００４８】
表面保護膜１１は、ＡｌＧａＮバリア層４、ソース電極５、およびドレイン電極６の表面を覆うように形成され、かつゲート電極１２を形成すべき個所に開口部を有している。なお、表面保護膜１１は、実施の形態１の表面保護膜８と同様、ストイキオメトリなＳｉ３Ｎ４膜を基準としたときに、Ｓｉ／Ｎ比において窒素過剰であって、かつ表面保護膜１１中に含まれる水素の含有量が１０％未満であるＳｉＮ膜によって形成される。
【００４９】
ゲート電極１２は、表面保護膜１１の開口部を充填し、かつ一部が表面保護膜１１を覆うように形成されている。なお、ゲート電極１２の構成（層構造）は、実施の形態１のゲート電極７と同様、Ｎｉ（５０ｎｍ）／Ａｕ（３００ｎｍ）からなるものとする。
【００５０】
次に、半導体装置の製造方法について、図６〜８を用いて説明する。図６〜８は、半導体装置の製造工程の一例を示す図である。
【００５１】
まず、図６に示すように、基板１上にバッファ層２、ＧａＮチャネル層３、およびＡｌＧａＮバリア層４を積層して形成し、ＡｌＧａＮバリア層４上にソース電極５およびドレイン電極６を形成する。これらの製造方法については、実施の形態１（図２参照）と同様であるため、ここでは説明を省略する。なお、この時点では、ゲート電極１２を形成しない。
【００５２】
次に、図７に示すように、ＡｌＧａＮバリア層４、ソース電極５、およびドレイン電極６の表面を覆うように表面保護膜１１（例えば８０ｎｍ）を形成し、ゲート電極１２を形成すべき個所にリソグラフィおよびドライエッチングを用いて開口部（ゲート開口パターン）を形成する。
【００５３】
次に、図８に示すように、ゲート電極１２を形成するためのパターン１３を表面保護膜１１の開口部に合わせてリソグラフィ法によって形成する。
【００５４】
次に、実施の形態１のゲート電極７と同様のＮｉ（５０ｎｍ）／Ａｕ（３００ｎｍ）を用いて蒸着リフトオフ法を適用することによってゲート電極１２を形成する。その結果、図５に示すようなフィールドプレート構造を有する半導体装置が得られる。
【００５５】
以上のことから、本実施の形態３によれば、ＳｉＮ膜の成膜に起因した意図しない逆方向リーク電流を抑制しつつ、フィールドプレート構造によって電界集中が緩和されるため、有限に存在する界面準位および不純物準位を介した逆方向リーク電流をさらに抑制することが可能となる。すなわち、本実施の形態３の構成を採用することによって、フィールドプレート構造の効果をさらに高め、かつ逆方向リーク電流を抑制することができるため、手放しにＳｉＮ膜を用いたフィールドプレート構造を採用した半導体装置よりも信頼性を向上させることができる。
【００５６】
なお、本実施の形態３では、表面保護膜１１が１層の場合について説明したが、これに限るものではない。例えば、実施の形態２のように、表面保護膜１１は複数層を積層して形成されてもよい。この場合、最下層（図５の例ではＡｌＧａＮバリア層４に接する層）がストイキオメトリなＳｉ３Ｎ４よりもＳｉ／Ｎ比において窒素の比率が高く、かつ当該最下層中の水素の含有量が１０％未満であるＳｉＮ膜であればよく、最下層以外の層が最下層よりもバンドギャップが大きければよい。
【００５７】
＜実施の形態４＞
まず、本発明の実施の形態４による半導体装置の構成について説明する。
【００５８】
図９は、本発明の実施の形態４による半導体装置の構成の一例を示す図である。
【００５９】
図９に示すように、本実施の形態４では、ゲート電極１５、表面保護膜１４、およびＡｌＧａＮバリア層４（窒化物半導体層）によりＭＩＳ（Metal-Insulator-Semiconductor）構造を形成することを特徴としている。すなわち、表面保護膜１４は、半導体装置の表面を保護する機能と、ＭＩＳ構造における絶縁膜としての機能とを兼ね備えている。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。
【００６０】
表面保護膜１４は、ＡｌＧａＮバリア層４、ソース電極５、およびドレイン電極６の表面を覆うように形成され、かつＡｌＧａＮバリア層４とゲート電極１５との間に形成されている。なお、表面保護膜１４は、実施の形態１の表面保護膜８と同様、ストイキオメトリなＳｉ３Ｎ４膜を基準としたときに、Ｓｉ／Ｎ比において窒素過剰であって、かつ表面保護膜１４中に含まれる水素の含有量が１０％未満であるＳｉＮ膜によって形成される。また、表面保護膜１４の膜厚は、例えば５ｎｍであるものとする。
【００６１】
ゲート電極１５は、表面保護膜１４上に形成されている。なお、ゲート電極１５の構成（層構造）は、実施の形態１のゲート電極７と同様、Ｎｉ（５０ｎｍ）／Ａｕ（３００ｎｍ）からなるものとする。
【００６２】
次に、半導体装置の製造方法について、図１０，１１を用いて説明する。図１０，１１は、半導体装置の製造工程の一例を示す図である。
【００６３】
まず、実施の形態３の図６と同様、基板１上にバッファ層２、ＧａＮチャネル層３、およびＡｌＧａＮバリア層４を積層して形成し、ＡｌＧａＮバリア層４上にソース電極５およびドレイン電極６を形成する。これらの製造方法については、実施の形態３と同様であるため、ここでは説明を省略する。なお、この時点では、ゲート電極１５を形成しない。
【００６４】
次に、図１０に示すように、ＡｌＧａＮバリア層４、ソース電極５、およびドレイン電極６の表面を覆うように表面保護膜１４（例えば５ｎｍ）を形成する。
【００６５】
次に、図１１に示すように、表面保護膜１４上に、ゲート電極１５を形成するためのパターン１６をリソグラフィ法によって形成する。
【００６６】
次に、パターン１６に対して、実施の形態１のゲート電極７と同様のＮｉ（５０ｎｍ）／Ａｕ（３００ｎｍ）を用いて蒸着リフトオフ法を適用することによってゲート電極１５を形成する。その結果、図９に示すようなＭＩＳ構造を有する半導体装置が得られる。
【００６７】
ＭＩＳ構造を有する半導体装置では、絶縁膜と半導体層との間における界面準位および不純物準位が逆方向リーク電流のリークパスの一因となり得る。従って、本実施の形態４による表面保護膜１４をＭＩＳ構造の半導体装置に採用することによって、ＭＩＳ構造の効果をさらに高め、かつ逆方向リーク電流を抑制することができるため、手放しにＳｉＮ膜を用いたＭＩＳ構造を採用した半導体装置よりも信頼性を向上させることができる。
【００６８】
＜実施の形態５＞
まず、本発明の実施の形態５による半導体装置の構成について説明する。
【００６９】
図１２は、本発明の実施の形態５による半導体装置の構成の一例を示す図である。
【００７０】
図１２に示すように、本実施の形態５では、表面保護膜が複数層（図１２の例では、下層表面保護膜１７および上層表面保護膜１８）を積層することにより形成されることを特徴としている。その他の構成は、実施の形態４と同様であるため、ここでは説明を省略する。
【００７１】
下層表面保護膜１７は、表面保護膜を形成する複数層のうちの最もＡｌＧａＮバリア層４（窒化物半導体層）側に形成される最下層であり、ストイキオメトリなＳｉ３Ｎ４よりもＳｉ／Ｎ比において窒素の比率が高く、かつ下層表面保護膜１７中の水素の含有量が１０％未満であるＳｉＮ膜である。なお、下層表面保護膜１７の膜厚は、例えば５ｎｍであるものとする。
【００７２】
上層表面保護膜１８は、ＳｉＮ膜である下層表面保護膜１７よりもバンドギャップが大きいＡｌ２Ｏ３膜である。なお、上層表面保護膜１８の膜厚は、例えば５ｎｍであるものとする。
【００７３】
ゲート電極１９は、上層表面保護膜１８上に形成されている。なお、ゲート電極１９の構成（層構造）は、実施の形態４のゲート電極１５と同様、Ｎｉ（５０ｎｍ）／Ａｕ（３００ｎｍ）からなるものとする。
【００７４】
次に、半導体装置の製造方法について、図１３，１４を用いて説明する。図１３，１４は、半導体装置の製造工程の一例を示す図である。
【００７５】
まず、実施の形態４と同様、基板１上にバッファ層２、ＧａＮチャネル層３、およびＡｌＧａＮバリア層４を積層して形成し、ＡｌＧａＮバリア層４上にソース電極５およびドレイン電極６を形成する。これらの製造方法については、実施の形態４と同様であるため、ここでは説明を省略する。なお、この時点では、ゲート電極１９を形成しない。
【００７６】
次に、図１３に示すように、ＡｌＧａＮバリア層４、ソース電極５、およびドレイン電極６の表面を覆うように、ＳｉＮ膜を下層表面保護膜１７（例えば５ｎｍ）として形成する。次いで、下層表面保護膜１７上に、上層表面保護膜１８（例えば５ｎｍ）を形成する。下層表面保護膜１７および上層表面保護膜１８の成膜方法としては、例えばＥＣＲ−スパッタ法や、膜厚制御性に優れたＡＬＤ法を用いるものとする。
【００７７】
次に、図１４に示すように、上層表面保護膜１８上に、ゲート電極１９を形成するためのパターン２０をリソグラフィ法によって形成する。
【００７８】
次に、パターン２０に対して、実施の形態４のゲート電極１５と同様のＮｉ（５０ｎｍ）／Ａｕ（３００ｎｍ）を用いて蒸着リフトオフ法を適用することによってゲート電極１９を形成する。その結果、図１２に示すようなＭＩＳ構造を有する半導体装置が得られる。
【００７９】
以上のことから、本実施の形態５によれば、表面保護膜を複数層（下層表面保護膜１７、上層表面保護膜１８）で形成することによって、ＳｉＮ膜の成膜に起因した意図しない逆方向リーク電流を抑制しつつ、ＳｉＮ膜よりも高い絶縁破壊耐圧を有する表面保護膜を構成することができる。従って、実施の形態４よりも半導体装置の信頼性を向上させることができる。
【００８０】
なお、本実施の形態５では、表面保護膜が２層（下層表面保護膜１７、上層表面保護膜１８）を積層して形成される場合について説明したが、これに限るものではなく、３層以上であってもよい。この場合、最下層がストイキオメトリなＳｉ３Ｎ４よりもＳｉ／Ｎ比において窒素の比率が高く、かつ当該最下層中の水素の含有量が１０％未満であるＳｉＮ膜であればよく、また、最下層以外の層が最下層よりもバンドギャップが大きければよい。
【００８１】
＜実施の形態６＞
まず、本発明の実施の形態６による半導体装置の構成について説明する。
【００８２】
図１５は、本発明の実施の形態６による半導体装置の構成の一例を示す図である。
【００８３】
図１５に示すように、本実施の形態６では、ゲート電極２３、下層表面保護膜２１、およびＡｌＧａＮバリア層４（窒化物半導体層）によりＭＩＳ構造を形成するとともに、ゲート電極２３および上層表面保護膜２２によりフィールドプレート構造を形成することを特徴としている。その他の構成は、実施の形態５と同様であるため、ここでは説明を省略する。
【００８４】
下層表面保護膜２１は、ＡｌＧａＮバリア層４、ソース電極５、およびドレイン電極６の表面を覆うように形成される。また、下層表面保護膜２１は、表面保護膜を形成する複数層のうちの最もＡｌＧａＮバリア層４（窒化物半導体層）側に形成される最下層であり、ストイキオメトリなＳｉ３Ｎ４よりもＳｉ／Ｎ比において窒素の比率が高く、かつ下層表面保護膜２１中の水素の含有量が１０％未満であるＳｉＮ膜である。なお、下層表面保護膜２１の膜厚は、例えば５ｎｍであるものとする。
【００８５】
上層表面保護膜２２は、下層表面保護膜２１の表面を覆うように形成され、かつゲート電極２３を形成すべき個所に開口部を有している。また、上層表面保護膜２２は、ＳｉＮ膜である下層表面保護膜２１よりもバンドギャップが大きいＡｌ２Ｏ３膜である。なお、上層表面保護膜２２の膜厚は、例えば５ｎｍである。
【００８６】
ゲート電極２３は、上層表面保護膜２２の開口部を充填し、かつ一部が上層表面保護膜２２を覆うように形成されている。なお、ゲート電極２３の構成（層構造）は、実施の形態５のゲート電極１９と同様、Ｎｉ（５０ｎｍ）／Ａｕ（３００ｎｍ）からなるものとする。
【００８７】
次に、半導体装置の製造方法について、図１６〜１８を用いて説明する。図１６〜１８は、半導体装置の製造工程の一例を示す図である。
【００８８】
まず、実施の形態５と同様、基板１上にバッファ層２、ＧａＮチャネル層３、およびＡｌＧａＮバリア層４を積層して形成し、ＡｌＧａＮバリア層４上にソース電極５およびドレイン電極６を形成する。これらの製造方法については、実施の形態５と同様であるため、ここでは説明を省略する。なお、この時点では、ゲート電極２３を形成しない。
【００８９】
次に、図１６に示すように、ＡｌＧａＮバリア層４、ソース電極５、およびドレイン電極６の表面を覆うように、ＳｉＮ膜を下層表面保護膜２１（例えば５ｎｍ）として形成する。次いで、下層表面保護膜２１上に、上層表面保護膜２２（例えば５ｎｍ）を形成する。下層表面保護膜２１および上層表面保護膜２２の成膜方法としては、例えばＥＣＲ−スパッタ法や、膜厚制御性に優れたＡＬＤ法を用いるものとする。
【００９０】
次に、図１７に示すように、上層表面保護膜２２に対して、ゲート電極２３を形成すべき個所にリソグラフィ（図示せず）およびドライエッチングを用いて開口部（ゲート開口パターン）を形成する。上層表面保護膜２２に開口部を形成する方法としては、塩素ガス、メタンガス、およびアルゴンガスを用いたドライエッチング、あるいは強アルカリ性の現像液を用いたウェットエッチング等による方法がある。
【００９１】
次に、図１８に示すように、ゲート電極２３を形成するためのパターン２４を上層表面保護膜２２の開口部に合わせてリソグラフィ法によって形成する。
【００９２】
次に、実施の形態５のゲート電極１９と同様のＮｉ（５０ｎｍ）／Ａｕ（３００ｎｍ）を用いて蒸着リフトオフ法を適用することによってゲート電極２３を形成する。その結果、図１５に示すようなＭＩＳ構造およびフィールドプレート構造を有する半導体装置（フィールドプレート構造を有するＭＩＳ型の半導体装置）が得られる。
【００９３】
以上のことから、本実施の形態６によれば、実施の形態５による効果に加えて、フィールドプレート構造による電界緩和の効果を得ることができる。従って、実施の形態５よりも半導体装置の信頼性を向上させることができる。
【００９４】
なお、本実施の形態６では、表面保護膜が２層（下層表面保護膜２１、上層表面保護膜２２）を積層して形成される場合について説明したが、これに限るものではなく、３層以上であってもよい。この場合、最下層がストイキオメトリなＳｉ３Ｎ４よりもＳｉ／Ｎ比において窒素の比率が高く、かつ当該最下層中の水素の含有量が１０％未満であるＳｉＮ膜であればよく、また、最下層以外の層が最下層よりもバンドギャップが大きければよい。そして、ゲート電極は、一部が最下層と接するように形成されればよい。
【００９５】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００９６】
１  基板、２  バッファ層、３  ＧａＮチャネル層、４  ＡｌＧａＮバリア層、５  ソース電極、６  ドレイン電極、７  ゲート電極、８  表面保護膜、９  下層表面保護膜、１０  上層表面保護膜、１１  表面保護膜、１２  ゲート電極、１３  パターン、１４  表面保護膜、１５  ゲート電極、１６  パターン、１７  下層表面保護膜、１８  上層表面保護膜、１９  ゲート電極、２０  パターン、２１  下層表面保護膜、２２  上層表面保護膜、２３  ゲート電極、２４  パターン。
【図１】
2015213100.tif 000003
【図２】
2015213100.tif 000004
【図３】
2015213100.tif 000005
【図４】
2015213100.tif 000006
【図５】
2015213100.tif 000007
【図６】
2015213100.tif 000008
【図７】
2015213100.tif 000009
【図８】
2015213100.tif 000010
【図９】
2015213100.tif 000011
【図１０】
2015213100.tif 000012
【図１１】
2015213100.tif 000013
【図１２】
2015213100.tif 000014
【図１３】
2015213100.tif 000015
【図１４】
2015213100.tif 000016
【図１５】
2015213100.tif 000017
【図１６】
2015213100.tif 000018
【図１７】
2015213100.tif 000019
【図１８】
2015213100.tif 000020