(57)【要約】【課題】比較的に安価な構成で基準電圧のバラツキの影響を低減して、精度よく高圧の出力電圧を生成すること。【解決手段】高圧生成回路１０９はＤＡコンバータ１３０によって設定された設定値と直流電源１０４から供給された第一の基準電圧とに基づく高電圧を生成する。レギュレータ１１０は第一の基準電圧を供給され、第二の基準電圧を発生する。ＡＤコンバータ１１３は第一の基準電圧と第二の基準電圧を比較する。メモリ１１６は画像形成装置の製造工程において取得された、ＡＤコンバータ１１３における第一の基準電圧と第二の基準電圧との比較結果を記憶する。ＣＰＵ１０５は画像形成装置２０１の使用時に取得されたＡＤコンバータ１１３の比較結果とメモリ１１６に記憶されている製造工程において取得された比較結果とに基づき高電圧の設定値を補正する。【選択図】図１
2015216734.tif 000002
【特許請求の範囲】
【請求項１】
画像形成装置であって、
高電圧の設定値を設定する設定手段と、
前記設定手段によって設定された前記設定値と供給手段から供給された第一の基準電圧とに基づく高電圧を生成する生成手段と、
前記供給手段から第一の基準電圧を供給され、第二の基準電圧を発生する発生手段と、
前記第一の基準電圧と前記第二の基準電圧を比較する比較手段と、
予め取得された、前記比較手段における前記第一の基準電圧と前記第二の基準電圧との比較結果を記憶する記憶手段と、
前記画像形成装置の使用時に取得された前記比較手段の比較結果と前記記憶手段に記憶されている前記予め取得された比較結果とに基づき前記高電圧の設定値を補正する補正手段と
を有することを特徴とする画像形成装置。
【請求項２】
前記補正手段は、前記画像形成装置の使用時に取得された前記比較手段の比較結果と前記記憶手段に記憶されている前記予め取得された比較結果とに基づき前記設定値の補正係数を決定することを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記画像形成装置の製造工程において前記供給手段として前記画像形成装置の外部にある外部電源が使用され、
前記記憶手段は前記高電圧の設定値を補正するための補正式を特定する複数のパラメータをさらに記憶しており、
前記補正手段は、前記記憶手段から読み出した前記パラメータと前記補正係数とによって特定される補正式を使用して前記高電圧の設定値を補正することを特徴とする請求項２に記載の画像形成装置。
【請求項４】
前記画像形成装置の製造工程において前記供給手段として前記画像形成装置の外部にある外部電源が使用され、
前記補正手段は、第１設定値と、前記画像形成装置の製造工程において前記設定手段が前記第１設定値を設定したときに測定された前記高電圧の第１測定値と、第２設定値と、前記画像形成装置の製造工程において前記設定手段が前記第２設定値を設定したときに測定された前記高電圧の第２測定値と、前記補正係数とによって特定される補正式を使用して前記高電圧の設定値を補正することを特徴とする請求項２に記載の画像形成装置。
【請求項５】
前記画像形成装置の製造工程において前記供給手段として前記画像形成装置の外部にある外部電源が使用され、
前記補正手段は、前記高電圧の第１目標値と、前記第１目標値が得られるように前記画像形成装置の製造工程において求められた第１設定値と、前記高電圧の第２目標値と、前記第２目標値が得られるように前記画像形成装置の製造工程において求められた第２設定値と、前記補正係数とによって特定される補正式を使用して前記高電圧の設定値を補正することを特徴とする請求項２に記載の画像形成装置。
【請求項６】
前記画像形成装置の使用時において前記供給手段として前記画像形成装置の内部に配置される内部電源が使用され、
前記比較手段は、前記内部電源から供給された前記第一の基準電圧と、前記発生手段が前記内部電源から前記第一の基準電圧を供給されて生成した前記第二の基準電圧とを比較して比較結果を出力することを特徴とする請求項３ないし５のいずれか１項に記載の画像形成装置。
【請求項７】
前記比較手段はＡＤコンバータであることを特徴とする請求項１ないし６のいずれか１項に記載の画像形成装置。
【請求項８】
前記比較手段は前記補正手段を含むＩＣに内蔵されていることを特徴とする請求項１ないし７のいずれか１項に記載の画像形成装置。
【請求項９】
前記比較手段は前記補正手段を含むＩＣの外部に配置されていることを特徴とする請求項１ないし７のいずれか１項に記載の画像形成装置。
【請求項１０】
前記発生手段はレギュレータであることを特徴とする請求項１ないし７のいずれか１項に記載の画像形成装置。
【請求項１１】
前記発生手段は前記補正手段を含むＩＣに内蔵されていることを特徴とする請求項１ないし１０のいずれか１項に記載の画像形成装置。
【請求項１２】
前記発生手段は前記補正手段を含むＩＣの外部に配置されていることを特徴とする請求項１ないし１０のいずれか１項に記載の画像形成装置。
【請求項１３】
前記設定手段は、前記補正手段により供給された前記設定値をアナログ信号に変換して前記生成手段に出力するＤＡコンバータであることを特徴とする請求項１ないし１２のいずれか１項に記載の画像形成装置。
【請求項１４】
前記供給手段は前記第一の基準電圧を露光装置にも供給することを特徴とする請求項１ないし１３のいずれか１項に記載の画像形成装置。
【請求項１５】
前記補正手段はさらに前記露光装置の稼働に伴う前記第一の基準電圧の変動分に基づき前記設定値を補正することを特徴とする請求項１４に記載の画像形成装置。
【請求項１６】
前記補正手段は前記露光装置を稼働させているときに前記比較手段に前記比較結果を取得させることで、前記露光装置の稼働に伴う前記第一の基準電圧の変動分に基づき前記設定値を補正することを特徴とする請求項１５に記載の画像形成装置。
【請求項１７】
前記補正手段は、画像形成の前に実行される準備期間において、前記露光装置を稼働させて前記比較手段に前記比較結果を取得させることを特徴とする請求項１６に記載の画像形成装置。
【請求項１８】
前記補正手段は、複数色による画像形成を行う区間と単色による画像形成を行う区間との間にある区間において、前記露光装置を稼働させて前記比較手段に前記比較結果を取得させることを特徴とする請求項１６に記載の画像形成装置。
【請求項１９】
感光体と現像手段とをそれぞれ含む複数の画像形成手段と、
前記単色による画像形成を行うために前記複数の画像形成手段のうち１つの画像形成手段における感光体と現像手段とを当接させる単色モードと、前記複数の画像形成手段における各感光体と各現像手段とのいずれも離間する離間モードと、前記複数色による画像形成を行うために前記複数の画像形成手段における各感光体と各現像手段とを当接させる複数色モードとを順番に切り替える切替手段とをさらに有し、
前記補正手段は、前記単色モードから前記離間モードを経て前記複数色モードに切り替えるときは当該離間モードにおいて前記露光装置を稼働させて前記比較手段に前記比較結果を取得させ、
前記補正手段は、前記複数色モードから前記単色モードに切り替えるときは、前記複数色モードから前記単色モードに切り替え、さらに、前記単色モードから前記離間モードを経て前記複数色モードに切り替え、さらに、前記複数色モードから前記単色モードに切り替えることで、当該離間モードにおいて前記露光装置を稼働させて前記比較手段に前記比較結果を取得させることを特徴とする請求項１８に記載の画像形成装置。
【請求項２０】
電源装置であって、
高電圧の設定値を設定する設定手段と、
前記設定手段によって設定された前記設定値と供給手段から供給された第一の基準電圧とに基づく高電圧を生成する生成手段と、
前記供給手段から第一の基準電圧を供給され、第二の基準電圧を発生する発生手段と、
前記供給手段から供給された第一の基準電圧と前記発生手段が発生した前記第二の基準電圧を比較する比較手段と、
予め取得された、前記比較手段における前記第一の基準電圧と前記第二の基準電圧との比較結果を記憶する記憶手段と、
前記電源装置の使用時に取得された前記比較手段の比較結果と前記記憶手段に記憶されている前記予め取得された比較結果とに基づき前記高電圧の設定値を補正して前記設定手段に供給する補正手段と
を有することを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主に電源装置に関し、とりわけ画像形成装置に用いられる電源装置に関する。
【背景技術】
【０００２】
電子写真プロセスを用いて画像形成を行う画像形成装置では、帯電電圧や転写電圧、現像電圧として高圧が使用される。これらの高圧がばらつくと画像の濃度などがばらついてしまう。高圧原電の製造時に可変抵抗により出力電圧を調整することで、抵抗素子や基準電圧のばらつきを補正することが必要であった。
【０００３】
ところで特許文献１には工場出荷時にトランスを備えた電源装置においてトランスの２次側出力を検出し、検出した出力値とパルス幅信号のデューティ値とを対応付けて記憶することが記載されている。工場出荷後は電源装置が目標となる出力値に対応したデューティ値を記憶装置から読み出して使用する。これにより可変抵抗による調整が不要になるという。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１５３０６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１によれば高圧の出力電圧を補正できるものの、基準電圧のバラツキを考慮していない。高圧電源に供給される基準電圧のバラツキの影響を低減するには、精度の高い基準電圧を生成する専用ＩＣが必要になるが、製造コストの上昇を招く。そこで、本発明は比較的に安価な構成で基準電圧のバラツキの影響を低減して、精度よく高電圧を生成することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、たとえば、画像形成装置であって、
高電圧の設定値を設定する設定手段と、
前記設定手段によって設定された前記設定値と供給手段から供給された第一の基準電圧とに基づく高電圧を生成する生成手段と、
前記供給手段から第一の基準電圧を供給され、第二の基準電圧を発生する発生手段と、
前記第一の基準電圧と前記第二の基準電圧を比較する比較手段と、
予め取得された、前記比較手段における前記第一の基準電圧と前記第二の基準電圧との比較結果を記憶する記憶手段と、
前記画像形成装置の使用時に取得された前記比較手段の比較結果と前記記憶手段に記憶されている前記予め取得された比較結果とに基づき前記高電圧の設定値を補正する補正手段と
を有することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、比較的に安価な構成で基準電圧のバラツキの影響を低減して、精度よく高電圧を生成することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】制御システムを示す図
【図２】画像形成装置の断面概略図
【図３】高圧電源回路を示す回路図
【図４】高電圧の設定値の補正処理を示すフローチャート
【図５】メモリに記録されるデータの一例であって設定値と出力電圧との関係の一例を示す図
【図６】制御システムを示す図
【図７】制御システムを示す図
【図８】単色モードと複数色モードとにおける電圧変化の一例を示す図
【図９】高電圧の設定値の補正処理を示すフローチャート
【図１０】比較結果の取得タイミングを説明するためのタイミングチャート
【図１１】感光体と現像装置との当接状態を示す図
【図１２】プリントモードの切替処理を示すタイミングチャート
【図１３】比較結果の取得タイミングを説明するためのタイミングチャート
【図１４】比較結果の取得処理を示すフローチャート
【図１５】製造工程における電源情報の取得処理を示すフローチャート
【発明を実施するための形態】
【０００９】
＜実施例１＞
実施例１ではＣＰＵ内部のレギュレータおよびＡＤコンバータを用いることによって出力電圧を補正する方法について説明する。図２は画像形成装置の構成を示す断面概略図である。画像形成装置２０１は、４色（Ｙ：イエロー，  Ｍ：マゼンタ，  Ｃ：シアン，  Ｂｋ：ブラック）の画像を重ね合わせてカラー画像を形成するために４色の画像形成部を備えている。コントローラ２０４はホストコンピュータ２０２から画像データ２０３を受け取るとビデオ信号２０５を生成する。エンジン制御部２０６はＣＰＵ１０５等の演算処理手段を有しており、ビデオ信号にしたがって画像形成部のスキャナユニット２１０内にある４つのレーザダイオード２１１を駆動する。レーザダイオード２１１はビデオ信号２０５に応じてレーザビーム２１２を出力する。レーザビーム２１２は回転多面鏡２０７によって走査され、帯電器２１６によって一様に帯電した感光体２１５を露光する。帯電器２１６は電源装置から供給された帯電電圧を用いて帯電処理を実行する。これにより静電潜像が形成される。静電潜像は現像器２１７によって現像され、トナー画像となる。なお現像器２１７は現像を促進するために電源装置から供給された現像電圧を使用する。トナー画像は一次転写部材２１８によって無端状の中間転写ベルト２１９上に一次転写される。一次転写では最初にイエローの画像が中間転写ベルト２１９に転写され、その上にマゼンタ、シアン、ブラックと順次トナー画像が転写され、カラー画像が形成される。一次転写部材２１８は一次転写を促進するために電源装置から供給された転写電圧を使用する。エンジン制御部２０６は給紙ローラ２２２を駆動し、カセット２２０内に収容されているシート２２１を搬送路に給紙する。二次転写ローラ２２３は中間転写ベルト２１９上に一次転写されたトナー画像をシート２２１に二次転写する。このとき、二次転写ローラ２２３には二次転写を促進するための転写電圧が電源装置から供給されている。二次転写されたシート２２１は定着器２２４にて熱と圧力により熱定着が施される。なおエンジン制御部２０６はビデオ信号を受信していない状況下でも、強制的にレーザダイオード２１１を各色ごとに駆動可能である。以下、ビデオ信号なしで強制的に発光させることを強制発光と言う。ソレノイド１９０は複数のモードを順番に切り替える切替手段である。複数のモードはＹＭＣＫのすべてにおいて感光体２１５と現像器２１７とが当接するモードやＫ色についてのみ感光体２１５と現像器２１７とが当接するモード、ＹＭＣＫのすべてにおいて感光体２１５と現像器２１７とが離間するモードを含む。ソレノイド１９０はＹＭＣＫの各画像形成ステーションごとに設けられてもよいが、ＹＭＣＫの各画像形成ステーションに対して共通に１つだけ設けられてもよい。後者の場合、複数のモードは特定の順番で循環するように切り替えられることになる。
【００１０】
図３に示す圧電トランス方式の高圧電源回路１０３は帯電器２１６、現像器２１７、一次転写部材２１８、二次転写ローラ２２３に印加するバイアス電圧を生成するための回路である。圧電トランス３０１は巻線式の電磁トランスに代えて採用されている。圧電トランス３０１の出力は整流平滑回路によって正電圧に整流平滑される。整流平滑回路はダイオードＤ１、Ｄ２およびコンデンサＣ２によって構成されている。圧電トランス３０１の出力電圧Ｖｏｕｔ＿ＨＶＴは、圧電トランス３０１から延伸した経路に接続された出力端子１０８から出力され、負荷（例：一次転写部材２１８など）に供給される。出力電圧Ｖｏｕｔ＿ＨＶＴは抵抗器Ｒ１、Ｒ２などによって分圧され、オペアンプ３０９の非反転入力端子（＋端子）に入力される。他方、オペアンプ３０９の反転入力端子（−端子）には、入力端子３１８から入力されたアナログ信号（ＣＰＵ１０５から出力される制御信号Ｖｃｏｎｔ）が、抵抗器Ｒ３を介して入力される。オペアンプ３０９、抵抗器Ｒ３およびコンデンサＣ０は積分回路として機能する。すなわち、抵抗器Ｒ３とコンデンサＣ０の部品定数によって決まる積分時定数に応じて平滑化された制御信号Ｖｃｏｎｔが、オペアンプ３０９に入力される。オペアンプ３０９の出力端は電圧制御発振器（ＶＣＯ）３１０に接続されている。電圧制御発振器３１０は入力された制御信号に応じて出力信号の周波数を可変設定する発振器の一例である。電圧制御発振器３１０の出力端は電界効果トランジスタ３１１のゲートに接続されている。電界効果トランジスタ３１１は電圧制御発振器３１０の出力信号により駆動されるスイッチング素子の一例である。電界効果トランジスタ３１１のドレインはインダクタＬ１を介して電源（＋２４Ｖ：Ｖｃｃ）に接続されるとともに、コンデンサＣ１を介して接地されている。インダクタＬ１は電界効果トランジスタ３１１と電源Ｖｃｃとの間に接続された素子であって、電界効果トランジスタ３１１の駆動により断続的に電圧が印加されるインダクタンス成分を有する素子の一例である。電界効果トランジスタ３１１のドレインは圧電トランス３０１の一次側電極の一方に接続される。圧電トランス３０１の一次側電極の他方は接地される。電界効果トランジスタ３１１のソースも接地される。
【００１１】
電圧制御発振器３１０はオペアンプ３０９の出力電圧に応じた周波数で電界効果トランジスタ３１１をスイッチングする。インダクタＬ１およびコンデンサＣ１は共振回路を形成している。この共振回路により増幅された電圧が圧電トランス３０１の一次側に供給される。このように圧電トランス３０１はスイッチング素子とインダクタンス成分を有する素子との接続点に接続され、所定の共振周波数で振動する信号が加えられると最大の電圧を出力する。電圧制御発振器３１０は入力電圧が上がると出力周波数を上げ、入力電圧が下がると出力周波数を下げるような動作を行う。出力電圧Ｖｏｕｔ＿ＨＶＴが上がると、抵抗器Ｒ１を介してオペアンプ３０９の非反転入力端子（＋端子）の入力電圧Ｖｓｎｓ＿ＨＶＴも上がり、オペアンプ３０９の出力端子の電圧も上がる。つまり電圧制御発振器３１０の入力電圧が上がるので、圧電トランス３０１の駆動周波数も上がる。共振周波数よりも高い周波数領域において圧電トランス３０１は駆動周波数が上がると出力電圧を下げる。すなわち、図３に示された回路は負帰還制御回路を構成している。この負帰還制御回路は圧電トランス３０１から出力される電圧を一定に維持するためのフィードバック制御機構の一例である。出力電圧Ｖｏｕｔ＿ＨＶＴが下がると、オペアンプ３０９の入力電圧Ｖｓｎｓ＿ＨＶＴも下がり、オペアンプ３０９の出力端子電圧も下がる。よって、電圧制御発振器３１０の出力周波数も下がり、圧電トランス３０１の出力電圧を上げる方向に負帰還制御が実行される。このように、オペアンプ３０９の反転入力端子（−端子）に入力されるＣＰＵ１０５からの制御信号Ｖｃｏｎｔで決定される目標電圧に等しくなるよう、出力電圧Ｖｏｕｔ＿ＨＶＴが制御される。
【００１２】
図１は実施例１のシステム構成を説明する図である。エンジン制御基板１０１はエンジン制御回路１０２と高圧電源回路１０３を有している。エンジン制御回路１０２は上述したエンジン制御部２０６の一部を構成している。直流電源１０４はエンジン制御基板１０１に直流電圧（３．３Ｖ）を供給する。エンジン制御回路１０２はＣＰＵ１０５や不揮発性のメモリ１１６を有している。高圧電源回路１０３はＣＰＵ１０５からの設定値Ｘに対応した制御信号Ｖｃｏｎｔをおよび高圧基準電圧Ｖｒｅｆ＿ＨＶＴをもとに出力電圧Ｖｏｕｔ＿ＨＶＴを出力する。ＣＰＵ１０５は制御信号Ｖｃｏｎｔを高圧生成回路１０９に出力する。
【００１３】
レギュレータ１１０は直流電源１０４から第一の基準電圧としてレギュレータ駆動電圧Ｖｃｃ＿ｒｅｇを供給され、第二の基準電圧である出力電圧Ｖｒｅｆ＿ｒｅｇを発生する発生手段として機能する。つまり、レギュレータ１１０はレギュレータ駆動電圧Ｖｃｃ＿ｒｅｇに依らず一定の出力電圧Ｖｒｅｆ＿ｒｅｇを発生する定電圧源である。ここでのレギュレータ駆動電圧Ｖｃｃ＿ｒｅｇは直流電源１０４から供給される電圧Ｖｒｅｆ＿ＨＶＴである。レギュレータ出力電圧Ｖｒｅｆ＿ｒｅｇはＣＰＵ１０５内部の回路であるＤＡコンバータ１３０を駆動するとともに、ＣＰＵ１０５の外部に出力されている。レギュレータ出力電圧Ｖｒｅｆ＿ｒｅｇの出力端子にはレギュレータ出力電圧Ｖｒｅｆ＿ｒｅｇの安定化するためにコンデンサＣ３が接続されている。一方でレギュレータ出力電圧Ｖｒｅｆ＿ｒｅｇは入力電圧Ｖｉｎ＿ａｄとしてＡＤコンバータ１１３に入力される。レギュレータ出力電圧Ｖｒｅｆ＿ｒｅｇの電圧精度は±１％程度と高いものとする。
【００１４】
ＡＤコンバータ１１３は駆動電圧Ｖｃｃ＿ａｄおよび入力電圧Ｖｉｎ＿ａｄを比較演算することで入力電圧Ｖｉｎ＿ａｄをデジタル値Ｖｒｅｇ＿ａｄに変換する。たとえば、ＡＤコンバータ１１３は１０ビットのＡＤコンバータとすると、デジタル値Ｖｒｅｇ＿ａｄは以下のように演算される。
【００１５】
Ｖｒｅｇ＿ａｄ＝（Ｖｉｎ＿ａｄ／Ｖｃｃ＿ａｄ）＊１０２３・・・・（１）
駆動電圧Ｖｃｃ＿ａｄとしては直流電源１０４の電圧Ｖｒｅｆ＿ＨＶＴが用いられる。駆動電圧Ｖｃｃ＿ａｄはＡＤコンバータ１１３のｈｉｇｈ側の基準電圧として用いられている。ＡＤコンバータ１１３はＣＰＵ１０５の内部にある。
【００１６】
メモリ１１６は製造時の高圧電源情報を格納する不揮発性の記憶装置である。メモリ１１６はＣＰＵ１０５と接続されており、ＣＰＵ１０５によって高圧電源情報が読み出される。高圧生成回路１０９はＣＰＵ１０５からの制御信号Ｖｃｏｎｔと高圧基準電圧Ｖｒｅｆ＿ＨＶＴをもとに出力電圧Ｖｏｕｔ＿ＨＶＴを出力する。さらに高圧生成回路１０９は出力電圧Ｖｏｕｔ＿ＨＶＴに比例した検出電圧Ｖｓｎｓ＿ＨＶＴをフィードバックし、出力電圧Ｖｏｕｔ＿ＨＶＴを一定に制御する。高圧基準電圧Ｖｒｅｆ＿ＨＶＴは出力電圧Ｖｏｕｔ＿ＨＶＴの基準となる電圧である。検出電圧Ｖｓｎｓ＿ＨＶＴは出力電圧Ｖｏｕｔ＿ＨＶＴを抵抗器Ｒ１、Ｒ２を用いて分圧されて得られた電圧である。高圧基準電圧Ｖｒｅｆ＿ＨＶＴと出力電圧Ｖｏｕｔ＿ＨＶＴの関係は以下のようになる。
【００１７】
Ｖｏｕｔ＿ＨＶＴ＝（Ｒ１＋Ｒ２）／Ｒ２＊（Ｖｓｎｓ＿ＨＶＴ−Ｖｒｅｆ＿ＨＶＴ）＋Ｖｒｅｆ＿ＨＶＴ・・・（２）
高圧基準電圧Ｖｒｅｆ＿ＨＶＴは直流電源１０４から供給された電圧である。直流電源１０４はエンジン制御基板１０１に３．３Ｖの直流電圧を供給するための回路である。直流電源１０４の出力電圧は±５％程度の出力公差を持つものと仮定する。
【００１８】
図１が示すようにレギュレータ１１０の駆動電圧Ｖｒｅｆ＿ｒｅｇ、ＡＤコンバータ１１３の駆動電圧Ｖｃｃ＿ａｄおよび高圧基準電圧Ｖｒｅｆ＿ＨＶＴとしては、直流電源１０４から供給された電圧が共通に使用される。これらの共通電圧を高圧基準電圧Ｖｒｅｆ＿ＨＶＴで統一する。
【００１９】
＜エンジン制御基板の製造時＞
画像形成装置の工場出荷時（製造時）に高圧電源情報は測定器によって取得される。測定器から取得したＣＰＵ１０５がメモリ１１６に高圧電源情報を書き込む。工場出荷時には直流電源１０４として測定用の外部電源がエンジン制御基板１０１に接続される。具体的には第１設定値Ｘ１ａ、第２設定値Ｘ２ａ、第１測定値Ｖ１ｄ、第２測定値Ｖ２ｄ、高圧基準電圧Ｖｒｅｆ＿ＨＶＴとレギュレータ出力電圧Ｖｒｅｆ＿ｒｅｇの比較結果Ｖｒｅｇ＿ａｄ＿ｒｅｆが格納される。設定値Ｘは特定の出力電圧Ｖｏｕｔ＿ＨＶＴを出力するための設定値であり、ＤＡコンバータ１３０はこの設定値に応じた電圧の制御信号Ｖｃｏｎｔを生成して出力する。つまり、ＤＡコンバータ１３０は高電圧の設定値を高圧生成回路１０９に設定する設定手段として機能する。また、高圧生成回路１０９はＤＡコンバータ１３０によって設定された設定値と直流電源１０４から供給された第一の基準電圧とに基づく高電圧を生成する生成手段として機能する。第１測定値Ｖ１ｄは第１設定値Ｘ１ａをＤＡコンバータ１３０に設定することで得られた実際の測定電圧である。たとえば、出力電圧Ｖｏｕｔ＿ＨＶＴは治具によって１６ビットのデータである第１測定値Ｖ１ｄに変換される。出力電圧Ｖｏｕｔ＿ＨＶＴが１０００［Ｖ］であれば、第１測定値Ｖ１ｄは０４１６ｈとなる。第２測定値Ｖ２ｄは第１設定値Ｘ２ａをＤＡコンバータ１３０に設定することで得られた実際の測定電圧である。高圧基準電圧Ｖｒｅｆ＿ＨＶＴとレギュレータ出力電圧Ｖｒｅｆ＿ｒｅｇの比較結果Ｖｒｅｇ＿ａｄ＿ｒｅｆはレギュレータ出力電圧Ｖｒｅｆ＿ｒｅｇをＡＤコンバータ１１３に入力することで出力されるデジタル値である。
【００２０】
Ｖｒｅｇ＿ａｄ＿ｒｅｆ＝（Ｖｒｅｆ＿ｒｅｇ／Ｖｒｅｆ＿ＨＶＴ）＊１０２３・・・（３）
＜エンジン制御基板の組み込み時＞
画像形成装置２０１にエンジン制御基板１０１を組み込んだ際の出力電圧の補正について説明する。エンジン制御基板１０１には画像形成装置２０１に搭載されている直流電源１０４が接続される。ＡＤコンバータ１１３は、画像形成装置２０１の直流電源１０４から供給された高圧基準電圧Ｖｒｅｆ＿ＨＶＴとレギュレータ出力電圧Ｖｒｅｆ＿ｒｅｇを比較し、比較結果Ｖｒｅｇ＿ａｄ＿ｒｅａｌを出力する。比較結果Ｖｒｅｇ＿ａｄ＿ｒｅａｌはレギュレータ出力電圧Ｖｒｅｆ＿ｒｅｇをＡＤコンバータ１１３に入力した際のデジタル値である。
【００２１】
Ｖｒｅｇ＿ａｄ＿ｒｅａｌ＝（Ｖｒｅｆ＿ｒｅｇ／Ｖｒｅｆ＿ＨＶＴ）＊１０２３・・・（４）
エンジン制御基板１０１に接続される直流電源１０４は、工場出荷時には測定用の外部電源であり、エンジン制御基板１０１が画像形成装置２０１に組み込まれた後は画像形成装置２０１に搭載されている直流電源である。よって、エンジン制御基板１０１の製造時と画像形成装置２０１に組み込まれた後とでは高圧基準電圧Ｖｒｅｆ＿ＨＶＴの値が異なる。ＣＰＵ１０５はメモリ１１６に格納されている高圧電源情報とエンジン制御基板１０１に組み込んだ後に得られた比較結果Ｖｒｅｇ＿ａｄ＿ｒｅａｌをもとに設定値を補正する。詳細な演算方法については後述する。
【００２２】
図４は画像形成時に実行される設定値の補正処理を示すフローチャートである。Ｓ４０１でエンジン制御部２０６のＣＰＵ１０５はコントローラ２０４から印刷開始コマンドを受信すると、準備動作を開始する。準備動作とは、スキャナユニット２１０の回転多面鏡２０７の回転を開始させたり、定着器２２４の温度調整を開始したりすることである。Ｓ４０２でＣＰＵ１０５は高圧基準電圧Ｖｒｅｆ＿ＨＶＴとレギュレータ出力電圧Ｖｒｅｆ＿ｒｅｇとの比較結果Ｖｒｅｇ＿ａｄ＿ｒｅａｌをＡＤコンバータ１１３から取得する。Ｓ４０３でＣＰＵ１０５はメモリ１１６から高圧電源情報を読み出す。Ｓ４０４でＣＰＵ１０５は、比較結果Ｖｒｅｇ＿ａｄ＿ｒｅａｌ、高圧電源情報および現在設定しようとしている設定値Ｘに基づき補正後の設定値を決定する。高圧電源情報には、工場出荷時における比較結果Ｖｒｅｇ＿ａｄ＿ｒｅｆが含まれている。Ｓ４０５でＣＰＵ１０５は補正した設定値ＸをＤＡコンバータ１３０に設定する。これにより所望の出力電圧が得られる。Ｓ４０６でＣＰＵ１０５は／ＴＯＰ信号をコントローラ２０４に出力してビデオ信号の出力を開始させすることで、画像形成を開始する。
【００２３】
＜設定値の補正方法＞
Ｓ４０４における設定値の補正方法について詳細に説明する。なお、以下に説明する演算はＣＰＵ１０５などの演算処理手段によって行われる。図５は設定値と出力電圧との関係の一例を示す図である。縦軸は出力電圧を示している。横軸は設定値を示している。この例では設定値と出力電圧とが線形関係にある。上述したように第１設定値Ｘ１ａをＤＡコンバータ１３０に設定して実際に測定された出力電圧が第１測定値Ｖ１ｄである。第２設定値Ｘ２ａをＤＡコンバータ１３０に設定して実際に測定された出力電圧が第２測定値Ｖ２ｄである。出力電圧と設定値との関係を示す特性式は以下の通りである。
【００２４】
Ｙ＝ＳＸ＋Ｉ・・・（５）
傾きＳ＝（Ｖ２ｄ−Ｖ１ｄ）／（Ｘ２ａ−Ｘ１ａ）・・・（６）
切片Ｉ＝Ｖ２ｄ−Ｘ２ａ×Ｓ
＝Ｖ２ｄ−Ｘ２ａ×｛（Ｖ２ｄ−Ｖ１ｄ）／（Ｘ２ａ−Ｘ１ａ）｝・・・（７）
Ｙは出力電圧Ｖｏｕｔ＿ＨＶＴである。Ｘは設定値である。
【００２５】
上述したＳ４０２で（４）式にしたがって高圧基準電圧Ｖｒｅｆ＿ＨＶＴとレギュレータ出力電圧Ｖｒｅｆ＿ｒｅｇとの比較Ｖｒｅｇ＿ａｄ＿ｒｅａｌが得られる。基準電圧の比率を補正係数Ｆとする。
【００２６】
Ｆ＝Ｖｒｅｇ＿ａｄ＿ｒｅｆ／Ｖｒｅｇ＿ａｄ＿ｒｅａｌ・・・（８）
所望の出力電圧Ｅは特性式（５）に補正係数Ｆをかけることで得られる。
【００２７】
Ｅ＝Ｆ×（ＳＸ＋Ｉ）・・・（９）
（９）式を変形して補正後の設定値Ｘを算出する。
【００２８】
Ｘ＝（Ｅ／Ｓ）×（１／Ｆ）−（Ｉ／Ｓ）・・・（１０）
このように高圧電源情報として比較結果Ｖｒｅｇ＿ａｄ＿ｒｅｆ、測定値Ｖ１ｄ、Ｖ２ｄ、設定値Ｘ１ａ、Ｘ２ａをメモリ１１６に保存しておくことで設定値Ｘを補正することができる。なお、比較結果Ｖｒｅｇ＿ａｄ＿ｒｅｆと、傾きＳ、切片Ｉをメモリ１１６に保持しておいてもよい。この場合は保持しておく変数の数を削減できる。なお、Ｘ１ａ、Ｘ２ａに対応した設計上の目標値Ｖ１ｔ、Ｖ２ｔも同様にメモリ１１６に保存される。Ｖ１ｔ、Ｖ２ｔは（１０）式において所望の出力電圧Ｅとして代入される。なお、Ｘ１ａは所望の出力電圧Ｖ１ｔを得るために必要となる設計上の標準値である。Ｘ２ａは所望の出力電圧Ｖ２ｔを得るために必要となる設計上の標準値である。
【００２９】
本実施例によれば高圧電源情報を工場出荷時に求めておき、高圧電源情報を用いて設定値Ｘを補正する。これにより、高圧基準電圧Ｖｒｅｆ＿ＨＶＴの精度に依らず、レギュレータ１１０の電圧精度と同等の精度で高圧の出力電圧Ｖｏｕｔ＿ＨＶＴが得られるようになる。従来技術では高圧基準電圧Ｖｒｅｆ＿ＨＶＴのバラツキを考慮しておらず、高い精度の高圧基準電圧Ｖｒｅｆ＿ＨＶＴが必要となっていた。つまり、高い精度の電源ＩＣが必要になっていた。一方で本実施例では比較的に安価な構成で精度の高い出力電圧Ｖｏｕｔ＿ＨＶＴが得られるようになる。また、ＡＤコンバータ１１３の入力部にはほとんど電流は流れないため、レギュレータ１１０の駆動能力は高い必要はない。また、レギュレータ１１０はＣＰＵ１０５の駆動電源を兼ねているため、安価に本実施例を構成することができる。
【００３０】
＜実施例２＞
実施例１ではＣＰＵ１０５に内部に設けられているレギュレータ１１０およびＡＤコンバータ１１３を用いることによって出力電圧の設定値を補正するものとして説明した。しかし、レギュレータ１１０およびＡＤコンバータ１１３は必ずしもＣＰＵ１０５に内蔵されている必要はない。図６が示すように、レギュレータ１１０およびＡＤコンバータ１１３の両方がＣＰＵ１０５の外部に設けられていてもよい。また、レギュレータ１１０およびＡＤコンバータ１１３のいずれか一方がＣＰＵ１０５に設けられており、他方がＣＰＵ１０５の外部に設けられていてもよい。このようにレギュレータ１１０およびＡＤコンバータ１１３の配置位置が変更されても実施例１で説明した設定値Ｘの補正方法は適用可能であり、実施例２でも実施例１と同様の作用効果が奏される。
【００３１】
このように駆動能力は高いものの精度の低い直流電源１０４を高圧生成回路１０９の電源と、駆動能力が低く電圧精度が高いレギュレータ１１０と、設定値Ｘの補正方法とを組み合わせることができる。その結果、比較的に安価な構成で高い精度の高圧電圧が得られるようになる。レギュレータ１１０の出力する精度の高い電圧を別の用途の基準電圧として用いることも可能であり、システム全体として見れば製造コストを下げることが可能となろう。
【００３２】
＜実施例３＞
図７は実施例３のシステムを示すブロック図である。実施例３はスキャナユニット２１０に搭載される複数の発光素子の稼働状況に応じて設定値を決定する方法に関する。すでに説明した個所については同一の参照符号を付与することで説明を簡潔化する。
【００３３】
図１と比較して図７では直流電源１０４が出力する基準電圧Ｖｒｅｆ＿ＨＶＴがレーザ駆動回路１２０に供給される点が異なっている。このようにレーザ駆動電圧も、高圧基準電圧Ｖｒｅｆ＿ＨＶＴ、レギュレータ駆動電圧Ｖｃｃ＿ｒｅｇ、ＡＤコンバータ駆動電圧Ｖｃｃ＿ａｄと共通化される。よって実施例３は実施例１、２と比べてさらに安価な構成を実現できる。しかし、複数の電源を共通化したことに伴い、高圧基準電圧Ｖｒｅｆ＿ＨＶＴがレーザ出力に応じて降下（ドロップ）してしまうという問題がある。高圧基準電圧Ｖｒｅｆ＿ＨＶＴがドロップすると、実施例１で述べたように高圧の出力電圧Ｖｏｕｔ＿ＨＶＴが変動してしまう。そこで実施例３ではレーザ出力に起因したドロップを考慮して設定値Ｘを補正する方法について説明する。本実施例では、説明の都合上、高圧基準電圧Ｖｒｅｆ＿ＨＶＴを電源電圧として使用するのは帯電器２１６および現像器２１７と仮定する。高圧電源回路１０３は帯電器２１６および現像器２１７に対してそれぞれ１つずつ存在する。
【００３４】
図８はモノモード時の電圧変化とフルモード時の電圧変化を模式的に表した図である。縦軸は電圧を表し、横軸はプリントモードを表している。スキャナユニットがレーザ発光を開始すると高圧基準電圧Ｖｒｅｆ＿ＨＶＴが低下する。このドロップ量は稼働しているレーザの本数に応じて増加する。ここでモノモードとはブラックのトナーだけを使用して画像を形成するモードであり、ブラック用のレーザ素子のみ発光するモードである。フルモードとは４色すべてのトナーを用いて画像を形成するモードであり、４つあるレーザのすべてが発光する可能性があるモードである。したがって、モノモードでの電圧ドロップ分Ｖｄｒｏｐとフルモードでの電圧ドロップ分Ｖｄｒｏｐ’は以下の関係となる。
【００３５】
Ｖｄｒｏｐ＿ｍｏｎｏ  ＜  Ｖｄｒｏｐ＿ｆｕｌｌ  ・・・（１１ａ）
図８が示すように直流電源１０４が高圧基準電圧Ｖｒｅｆ＿ＨＶＴとして各回路に供給する電圧は以下の関係となる。つまり、モノモードでの高圧基準電圧Ｖｒｅｆ＿ｍｏｎｏとフルモードでの高圧基準電圧Ｖｒｅｆ＿ｆｕｌｌは以下の関係となる。
【００３６】
Ｖｒｅｆ＿ｍｏｎｏ  ＞  Ｖｒｅｆ＿ｆｕｌｌ  ・・・（１１ｂ）
すなわちプリントモードに依存して高圧基準電圧Ｖｒｅｆ＿ＨＶＴが異なるため、実施例１で述べた設定値の補正結果も変わる。
【００３７】
図９はプリントモードに応じた設定値の補正方法を示すフローチャートである。ＣＰＵ１０５はコントローラ２０４から印刷開始コマンドを受信すると、本フローチャートが示す処理を開始する。Ｓ９０１でＣＰＵ１０５はプリントの前準備としてスキャナユニット２１０の駆動モータを含む各種モータを駆動する。Ｓ９０２でＣＰＵ１０５はコントローラ２０４により指定されたプリントモードがフルモードかどうかを判定する。フルモードであればＳ９０３に進む。Ｓ９０３でＣＰＵ１０５はレーザ駆動回路１２０に指示し、スキャナユニット２１０の４つのレーザ素子を強制発光させ、Ｓ９０５に進む。一方でプリントモードがモノモードであればＳ９０４に進む。Ｓ９０４でＣＰＵ１０５はレーザ駆動回路１２０に指示し、スキャナユニット２１０の４つのレーザ素子のうちブラック用の１つのレーザ素子を強制発光させ、Ｓ９０５に進む。ＣＰＵ１０５は強制発光を開始するとタイマーをスタートさせる。
【００３８】
Ｓ９０５でＣＰＵ１０５はタイマーのカウント値が所定の待機時間を超えたかどうかを判定する。この待機時間は、ＡＤコンバータ１１３のＡＤ変換処理に必要となる処理時間であり、たとえば２０ｍｓｅｃである。待機時間が経過するとＳ９０６に進む。Ｓ９０６でＣＰＵ１０５はＡＤコンバータ１１３から比較結果Ｖｒｅｇ＿ａｄ＿ｒｅａｌを取得する。
【００３９】
Ｓ９０７でＣＰＵ１０５は比較結果Ｖｒｅｇ＿ａｄ＿ｒｅａｌに基づき設定値Ｘを補正する。すなわち、あらかじめ定められた帯電電圧や現像電圧に応じた設定値Ｘに対して、比較結果Ｖｒｅｇ＿ａｄ＿ｒｅａｌを用い、実施例１と同様に設定値Ｘを補正する。つまり、比較結果Ｖｒｅｇ＿ａｄ＿ｒｅａｌとメモリ１１６に記憶されているＶｒｅｇ＿ａｄ＿ｒｅｆとから補正係数Ｆが算出される。また、傾きＳや切片Ｉも実施例１と同様の演算により算出される。ＣＰＵ１０５は（１０）式を用いて補正された設定値Ｘを算出する。設定値Ｘは帯電電圧および現像電圧のそれぞれについて求められる。また、Ｓ９０８でＣＰＵ１０５は設定値ＸをＤＡコンバータ１３０に設定し、帯電電圧および現像電圧の出力を開始する。ＤＡコンバータ１３０も帯電電圧および現像電圧にそれぞれ１つずつ存在する。ただし、レギュレータ１１０とＡＤコンバータ１１３は共通に使用される。Ｓ９０９でＣＰＵ１０５は画像形成部を制御して画像形成を実行させる。
【００４０】
このように実施例３によればＣＰＵ１０５はプリントモードに応じてレーザ素子を強制発光させ、高圧基準電圧のドロップ量をモニタし、モニタ結果に応じて設定値Ｘを補正する。直流電源１０４が高圧電源回路１０３の基準電源として利用されるだけでなく、さらに他の回路（例：レーザ駆動回路１２０）の基準電源としても利用されたとしても、適切な設定値Ｘが得られるようになる。つまり、レーザ素子の使用数が変化しても高圧電源回路１０３の出力電圧を安定化させることが可能となる。実施例３によれば基準電源の共通化により基準電源の数を削減しつつ、基準電源が供給する基準電圧がばらついても高圧の出力電圧を安定化させることができる。
【００４１】
＜実施例４＞
実施例３では画像形成の開始時に設定値Ｘを補正するものであった。つまり、画像形成の準備期間において補正が実行されていた。ところで複数のプリントジョブを連続して処理するときに、フルモードからモノモードにプリントモードが切り替えられえたり、モノモードからフルモードに切り替えられたりすることがある。この場合、準備期間は１つだけであるため、どこで補正処理を実行するかが問題となる。
【００４２】
図１０（Ａ）は典型的なプリントモードの切り替え処理を説明する図である。図１０（Ｂ）は実施例４における補正処理を実行するための比較結果の取得時期を示す図である。図１０（Ａ）が示すように時刻ｔ１でコントローラ２０４はホストコンピュータ２０２から印刷命令および画像情報を受信する。時刻ｔ２にコントローラ２０４は印刷予約コマンドをエンジン制御部２０６に送信する。時刻ｔ３にコントローラ２０４はエンジン制御部２０６に印刷開始コマンドを送信する。時刻ｔ３でエンジン制御部２０６は印刷開始コマンドを受信すると、印刷を行うための前処理（準備動作）を開始する。前処理には、たとえば、スキャナユニット２１０や各種ローラを駆動するためのアクチュエータの起動が含まれる。印刷予約コマンドは各ページの印刷がモノクロ画像であるかカラー画像であるかの情報を含んでいる。ここでは最初のページはカラー画像と仮定している。よって、エンジン制御部２０６は画像形成部をフルモードに設定して印刷処理を行う。ここで、フルモードとは複数の色のトナー像を形成できるように画像形成装置２０１の各部材を駆動させている状態を言う。時刻ｔ４で前処理が完了するとエンジン制御部２０６は／ＴＯＰ信号をコントローラ２０４に出力し、ビデオ信号を受け取り、印刷処理を実行する。
【００４３】
フルモードで印刷中の時刻ｔ５でコントローラ２０４は次の画像（モノクロ画像）の印刷予約コマンドをエンジン制御部２０６に送信する。エンジン制御部２０６は印刷予約コマンドを受信すると、指定されたプリントモードが現在のプリントモードと異なるかどうかを判定する。これらが異なっていれば、エンジン制御部２０６はプリントモードの切替処理を実行する。切替処理とは画像形成部のプリントモードをフルモードからモノモードへまたはモノモードからフルモードへ変更する処理のことを言う。切替処理が完了すると、時刻ｔ６でエンジン制御部２０６は切り替えた後のプリントモードで画像形成を継続する。
【００４４】
上述したように、切替処理を行うときは前処理を行うことなくプリントモードが切り替わることになる。そのため、前処理において補正処理を実行することを前提としてしまうと、切り替わった後のプリントモードにおいては設定値Ｘが補正されないまま帯電電圧や現像電圧が出力されてしまう。そこで実施例４では図１０（Ｂ）が示すように切替処理中にレーザ素子を駆動して比較結果Ｖｒｅｇ＿ａｄ＿ｒｅａｌを取得する。これにより切替後のプリントモードにおいても出力電圧Ｖｏｕｔ＿ＨＶＴが精度よく制御される。
【００４５】
図１１（Ａ）はフルモードにおける現像器２１７と感光体２１５との位置関係を示している。フルモードではＹＭＣＫの４つのステーションにおいていずれも現像器２１７と感光体２１５とが当接している。図１１（Ｂ）はモノモードにおける現像器２１７と感光体２１５との位置関係を示している。モノモードではブラックの現像器２１７だけが感光体２１５と当接している。図１１（Ｃ）は待機モードにおける現像器２１７と感光体２１５との位置関係を示している。待機モードではＹＭＣＫの４つのステーションにおいていずれも現像器２１７と感光体２１５とが離間している。上述した準備期間は待機モードに相当する。待機モードではレーザ素子を発光させてもトナー像が中間転写ベルト２１９に形成されることはない。これは静電潜像が形成されたとしてもトナー画像による現像が実行されないからである。
【００４６】
図１１（Ａ）ないし図１１（Ｃ）に示した３つの当接状態はある順番でのみ切り替わる。すなわち、（ｉ）待機モード→  （ｉｉ）フルモード→  （ｉｉｉ）モノモード→  （ｉ）待機モード→・・・といった順番でのみ当接状態が切り替わる。待機モードからモノモードへ直接的に遷移するこことはできないし、モノモードからフルモードへ直接的に遷移することもできない。これは切替機構の機械的な制限が原因である。なお各状態間の遷移には一定の遷移時間が必要となる。遷移時間は、たとえば５００ｍｓｅｃである。
【００４７】
図１２（Ａ）はフルモードからモノモードへ切り替えを行うときの現像器２１７の当接状態とレーザ発光状況を表している。フルモードに遷移しているときは４つの現像器２１７はそれぞれ感光体２１５に当接しており、４つのレーザ素子はそれぞれビデオ信号に基づき発光している。その後、エンジン制御部２０６は切替処理を開始する。エンジン制御部２０６のＣＰＵ１０５はソレノイド１９０を駆動して現像器２１７の当接状態をフルモードからモノモードへ移行させる。当接状態がモノモードになったら、エンジン制御部２０６はモノモードの画像形成を行う。このように、フルモードからモノモードへの切替処理では待機モードを経由しない。よって、このままでは比較結果を取得するための強制発光を実行できない。
【００４８】
図１２（Ｂ）はモノモードからフルモードへ切り替えを行うときの現像器２１７の当接状態とレーザ発光状況を表している。エンジン制御部２０６はモノモードの画像形成が終わると、レーザ素子の発光を停止させるとともに、ソレノイド１９０を駆動して現像器２１７の当接状態をモノモードから待機モードへ遷移させる。４つの現像器２１７がそれぞれ離間状態（待機モード）に遷移すると、エンジン制御部２０６は再びソレノイド１９０を駆動する。これにより待機モードからフルモードへ当接状態が遷移する。その後、エンジン制御部２０６はフルモードで画像形成を開始する。このように、モノモードからフルモードへの切替処理では待機モードを経由する。よって、待機モードにおいて比較結果を取得するための強制発光を実行できる。
【００４９】
図１３（Ａ）はフルモードからモノモードへ切り替えを行うときのレーザ発光状況、現像器２１７の当接状態、比較結果Ｖｒｅｇ＿ａｄ＿ｒｅａｌの取得タイミングを表したタイミングチャートである。図１２（Ａ）を用いて説明したようにフルモードからモノモードへ切り替えを行うときは待機モードを経由しない。そこで、フルモードからモノモードへ切り替え、さらにモノモードからフルモードに切り替えて待機モードを経由し、さらにフルモードからモノモードに切り替える。切替工程は複雑になるが、フルモードからモノモードへ切り替える場合にも待機モードを経由することができるため、比較結果を取得するための強制発光を実行できる。図１３（Ｂ）はモノモードからフルモードへ切り替えを行うときタイミングチャートである。図１２（Ｂ）を用いて説明したようにモノモードからフルモードへ移行するときは待機モードを経由する。よって、待機モードにおいてＣＰＵ１０５はレーザ素子を強制発光させ、比較結果Ｖｒｅｇ＿ａｄ＿ｒｅａｌ取得し、設定値Ｘを補正する。
【００５０】
図１４は切替処理中に設定値を補正する処理を示すフローチャートである。Ｓ１４０１でＣＰＵ１０５はソレノイド１９０を駆動するとともに、タイマーをスタートさせる。Ｓ１４０２でＣＰＵ１０５はタイマーの計時時間を取得し、ソレノイド１９０を駆動してから所定の待機時間が経過したかどうかを判定する。待機時間は、たとえば、５００ｍｓｅｃである。待機時間が経過するとＳ１４０３に進む。Ｓ１４０３でＣＰＵ１０５は切替後のモードがモノモードかどうかを判定する。切替後のモードがモノモードではなくフルモードであれば、モノモードからフルモードへの切り替えが実行されている。この場合は待機モードを経由するため、待機モードにおいて比較結果Ｖｒｅｇ＿ａｄ＿ｒｅａｌを取得できる、よって、Ｓ１４０８に進む。Ｓ１４０８でＣＰＵ１０５は全色のレーザ素子をそれぞれ強制的に発光させる。上述したようにＡＤコンバータ１１３は比較結果Ｖｒｅｇ＿ａｄ＿ｒｅａｌを生成する。その後、Ｓ１４０９に進む。
【００５１】
Ｓ１４０３で切替後のモードがモノモードであると判定されたときは、フルモードからモノモードへの切り替えが実行されている。よって、通常であれば待機モードを経由しない。そこで、Ｓ１４０５に進む。Ｓ１４０５でＣＰＵ１０５はモノモードからフルモードへの切り替えを実行するためにソレノイド１９０を駆動するとともに、タイマーをスタートさせる。これにより待機モードを経由することになる。Ｓ１４０６でＣＰＵ１０５はタイマーの計時時間を取得し、ソレノイド１９０を駆動してから所定の待機時間が経過したかどうかを判定する。待機時間が経過するとＳ１４０７に進む。待機時間が経過すると、現像器２１７は離間状態に遷移している。Ｓ１４０７でＣＰＵ１０５はブラック用のレーザ素子を強制的に発光させる。上述したようにＡＤコンバータ１１３は比較結果Ｖｒｅｇ＿ａｄ＿ｒｅａｌを生成する。その後、Ｓ１４０９に進む。
【００５２】
Ｓ１４０９でＣＰＵ１０５はタイマーを用いて計時を行い、ＡＤコンバータ１１３のＡＤ変換処理にかかる待機時間（例：２０ｍｓｅｃ）が経過したかどうかを判定する。ＡＤ変換処理が完了すると、Ｓ１４１０に進む。Ｓ１４１０でＣＰＵ１０５はＡＤコンバータ１１３から比較結果Ｖｒｅｇ＿ａｄ＿ｒｅａｌを取得する。
【００５３】
Ｓ１４１１でＣＰＵ１０５は実施例１ないし３で説明した設定値Ｘの補正処理を実行する。Ｓ１４１２でＣＰＵ１０５は現像器２１７を待機モードからフルモードへ移行させるためにソレノイド１９０を駆動するするとともに、タイマーをスタートさせる。Ｓ１４１３でＣＰＵ１０５はタイマーの計時時間を取得し、ソレノイド１９０を駆動してから所定の待機時間が経過したかどうかを判定する。待機時間が経過するとＳ１４１４に進む。Ｓ１４１４でＣＰＵ１０５はコントローラ２０４により指定された最終的なモードがモノモードかどうかを判定する。コントローラ２０４により指定された最終的なモードがフルモードであれば、これ以上のモードの切り替えは不要であるため、ＣＰＵ１０５は本処理を終了する。一方で、最終的なモードがモノモードであればさらなる切り替え処理が必要となるため、Ｓ１４１５に進む。Ｓ１４１５でＣＰＵ１０５は現像器２１７をフルモードからモノモードへ移行させるためにソレノイド１９０を駆動するするとともに、タイマーをスタートさせる。Ｓ１４１６でＣＰＵ１０５はタイマーの計時時間を取得し、ソレノイド１９０を駆動してから所定の待機時間が経過したかどうかを判定する。待機時間が経過すると切り替え処理を終了する。
【００５４】
このように実施例４によれば前処理中だけでなくプリントモードの切り替え処理中にもＣＰＵ１０５が設定値Ｘを補正する。よって、プリントモードの切り替え処理が介在しても高圧電源回路１０３の出力電圧を精度よく維持できるようになる。
【００５５】
＜実施例５＞
実施例１では所望の出力電圧Ｖ１ｔを得るための標準値である第１設定値Ｘ１ａと所望の出力電圧Ｖ２ｔを得るための標準値である第２設定値Ｘ１ａをメモリ１１６に記憶しておくものとして説明した。しかし、出力電圧Ｖ１ｔを得るために実際に必要になる第１設定値Ｘ１ｂと出力電圧Ｖ２ｔを得るために実際に必要になる第２設定値Ｘ２ｂとを工場出荷時に試験を行い求め、メモリ１１６に記憶しておいてもよい。
【００５６】
図１５は実施例５での工場出荷時に実行される調整工程を示すフローチャートである。ここでは直流電源１０４として測定用の外部電源がエンジン制御基板１０１に接続されているものとする。直流電源１０４から供給された基準電圧をＶｒｅｇ１とする。
【００５７】
Ｓ１５０１でＣＰＵ１０５は出力電圧Ｖ１ｔを出力するための設計上の標準値である第１設定値Ｘ１ａをＤＡコンバータ１３０に設定する。Ｓ１５０２でＣＰＵ１０５は出力電圧Ｖｏｕｔ＿ＨＶＴが安定するまで待った後で測定器を用いて出力電圧Ｖｏｕｔ＿ＨＶＴの測定値Ｖ１ａを測定する。Ｓ１５０３でＣＰＵ１０５は測定値Ｖ１ａを１６ｂｉｔの整数値であるデジタル値Ｖ１ｄに変換する。
【００５８】
Ｓ１５０４でＣＰＵ１０５は出力電圧Ｖ２ｔを出力するための設計上の標準値である第２設定値Ｘ２ａをＤＡコンバータ１３０に設定する。Ｓ１５０５でＣＰＵ１０５は出力電圧Ｖｏｕｔ＿ＨＶＴが安定するまで待った後で測定器を用いて出力電圧Ｖｏｕｔ＿ＨＶＴの測定値Ｖ２ａを測定する。Ｓ１５０６でＣＰＵ１０５は測定値Ｖ２ａを１６ｂｉｔの整数値であるデジタル値Ｖ２ｄに変換する。
【００５９】
Ｓ１５０７でＣＰＵ１０５はデジタル値Ｖ１ｄ、Ｖ２ｄに基づき、直流電源１０４から供給された基準電圧がＶｒｅｇ１であるときに、所望の出力電圧Ｖ１ｔを得るための設定値Ｘ１ｂを決定する。同様にＣＰＵ１０５はデジタル値Ｖ１ｄ、Ｖ２ｄに基づき、直流電源１０４から供給された基準電圧がＶｒｅｇ１であるときに、所望の出力電圧Ｖ２ｔを得るための設定値Ｘ２ｂを決定する。Ｓ１５０８でＣＰＵ１０５は設定値Ｘ１ｂ、Ｘ２ｂをメモリ１１６に格納する。Ｓ１５０９でＣＰＵ１０５は比較結果Ｖｒｅｇ＿ａｄ＿ｒｅｆをＡＤコンバータ１１３から取得してメモリ１１６に格納する。
【００６０】
ここで設定値Ｘ１ｂ、Ｘ２ｂの決定方法について詳細に説明する。図１等に示したように高圧電源回路１０３は高圧生成回路１０９および抵抗器Ｒ１、Ｒ２から構成されている。工場出荷時において高圧生成回路１０９は外部電源である直流電源１０４からの電圧Ｖｒｅｇ１を高圧基準電圧Ｖｒｅｆ＿ＨＶＴとして使用する。高圧生成回路１０９はＤＡコンバータ１３０の出力ポートから出力される電圧制御信号Ｖｃｏｎｔに基づき出力電圧Ｖｏｕｔ＿ＨＶＴを生成して出力する。電圧制御信号Ｖｃｏｎｔ、ＣＰＵ１０５がＤＡコンバータ１３０に設定する設定値Ｘ、ＣＰＵ１０５の動作電圧Ｖｃｃ＿ＣＰＵの関係は以下の通りである。
【００６１】
Ｖｃｏｎｔ  ＝  Ｘ  ／  ２５５  ＊  Ｖｃｃ＿ＣＰＵ・・・（１２）
出力電圧Ｖｏｕｔ＿ＨＶＴを抵抗器Ｒ１、Ｒ２を用いて分圧して得られる検出電圧Ｖｓｎｓ＿ＨＶＴを高圧生成回路１０９にフィードバックすることで、出力電圧Ｖｏｕｔ＿ＨＶＴが一定となる。出力電圧Ｖｏｕｔ＿ＨＶＴ、抵抗器Ｒ１、Ｒ２、検出電圧Ｖｓｎｓ＿ＨＶＴ、高圧基準電圧Ｖｒｅｆ＿ＨＶＴの関係は以下のようになる。
【００６２】
Ｖｏｕｔ＿ＨＶＴ  ＝  （Ｒ１  ＋  Ｒ２）  ／  Ｒ２  ＊  （Ｖｓｎｓ＿ＨＶＴ  −  Ｖｒｅｆ＿ＨＶＴ）  ＋  Ｖｒｅｆ＿ＨＶＴ・・・（１３）
出力電圧Ｖｏｕｔ＿ＨＶＴが安定した状態では、設定値Ｘ、高圧基準電圧Ｖｒｅｆ＿ＨＶＴ、検出電圧Ｖｓｎｓ＿ＨＶＴには以下の関係が成り立つ。
【００６３】
Ｖｓｎｓ＿ＨＶＴ  ＝  （Ｘ  ／  ２５５）  ＊  Ｖｒｅｆ＿ＨＶＴ・・・（１４）
したがって、以下の関係が成り立つ。
【００６４】
Ｖｏｕｔ＿ＨＶＴ  ＝  （Ｒ１  ＋  Ｒ２）  ／  Ｒ２  ＊  （Ｖｓｎｓ＿ＨＶＴ  −  Ｖｒｅｆ＿ＨＶＴ）  ＋  Ｖｒｅｆ＿ＨＶＴ
＝  （Ｒ１  ＋  Ｒ２）  ／  Ｒ２  ＊  （（Ｘ  ／  ２５５）  ＊  Ｖｒｅｆ＿ＨＶＴ  −  Ｖｒｅｆ＿ＨＶＴ）  ＋  Ｖｒｅｆ＿ＨＶＴ
＝｛（Ｒ１  ＋  Ｒ２）  ／  Ｒ２  ＊  （Ｘ  ／  ２５５）  −  （Ｒ１  ＋  Ｒ２）  ／  Ｒ２  ＋１｝＊Ｖｒｅｆ＿ＨＶＴ
＝｛（Ｒ１  ＋  Ｒ２）  ／  Ｒ２  ＊  （Ｘ  ／  ２５５）  −  Ｒ１  ／  Ｒ２｝＊Ｖｒｅｆ＿ＨＶＴ・・・（１５）
ここで、以下の係数Ａ、Ｂを採用する。
【００６５】
Ａ＝（Ｒ１  ＋  Ｒ２）  ／（２５５＊Ｒ２）
Ｂ＝Ｒ１／  Ｒ２
係数Ａ、Ｂを用いて（１５）式を整理すると、（１６）式が得られる。
【００６６】
Ｖｏｕｔ＿ＨＶＴ  ＝（Ａ＊Ｘ−Ｂ）＊Ｖｒｅｆ＿ＨＶＴ・・・（１６）
（１６）式に工場出荷時に使用したパラメータを代入すると（１７）式と（１８）式が得られる。
【００６７】
Ｖ１ｄ  ＝（Ａ＊Ｘ１ａ−Ｂ）＊Ｖｒｅｇ１・・・（１７）
Ｖ２ｄ  ＝（Ａ＊Ｘ２ａ−Ｂ）＊Ｖｒｅｇ１・・・（１８）
（１７）式と（１８）式から係数Ａ、Ｂを算出する。
【００６８】
Ａ＝（Ｖ１ｄ−Ｖ２ｄ）／｛（Ｘ１ａ−Ｘ２ａ）＊Ｖｒｅｇ１｝・・・（１９）
Ｂ＝（Ｖ１ｄ＊Ｘ２ａ−Ｖ２ｄ＊Ｘ１ａ）／｛（Ｘ１ａ−Ｘ２ａ）＊Ｖｒｅｇ１｝・・・（２０）
Ｖｒｅｆ＿ＨＶＴがＶｒｅｇ１であるときに所望の出力電圧Ｖ１ｔを出力するための設定値Ｘ１ｂについても次式が成り立つ。
【００６９】
Ｖ１ｔ  ＝（Ａ＊Ｘ１ｂ−Ｂ）＊Ｖｒｅｇ１・・・（２１）
（１９）式、（２０）式を（２１）式に代入して整理するＸ１を求める式が得られる。
【００７０】
Ｘ１ｂ  ＝  （Ｖ１ｔ／Ｖｒｅｇ１＋Ｂ）／Ａ
＝｛Ｖ１ｔ＊（Ｘ１ａ−Ｘ２ａ）＋（Ｖ１ｄ＊Ｘ２ａ−Ｖ２ｄ＊Ｘ１ａ）｝／（Ｖ１ｄ−Ｖ２ｄ）・・・（２２）
同様にＶｒｅｆ＿ＨＶＴがＶｒｅｇ１であるときに所望の出力電圧Ｖ２ｔを出力するための設定値Ｘ２ｂは以下のようになる。
【００７１】
Ｘ２ｂ  ＝  （Ｖ２ｔ／Ｖｒｅｇ１＋Ｂ）／Ａ
＝｛Ｖ２ｔ＊（Ｘ１ａ−Ｘ２ａ）＋（Ｖ１ｄ＊Ｘ２ａ−Ｖ２ｄ＊Ｘ１ａ）｝／（Ｖ１ｄ−Ｖ２ｄ）  ・・・（２３）
ＣＰＵ１０５は設定値Ｘ１ｂ、Ｘ２ｂを８ｂｉｔの整数値に変換してメモリ１１６に格納する。
【００７２】
画像形成時においてＣＰＵ１０５は設定値Ｘ１ｂ、Ｘ２ｂと補正係数Ｆを用いて補正された設定値Ｘ１ｃ、Ｘ２ｃを算出する。上述したように補正係数Ｆはメモリ１１６に格納されている比較結果Ｖｒｅｇ＿ａｄ＿ｒｅｆと測定した比較結果Ｖｒｅｇ＿ａｄ＿ｒｅａｌから算出される。工場出荷時にＶ１ｔ、Ｖ２ｔ，Ｖ１ｄ、Ｖ２ｄもＸ１ｂ、Ｘ２ｂともにメモリ１１６に格納されている。
【００７３】
Ｘ１ｃ＝（１／Ｆ）＊｛Ｖ１ｔ＊（Ｘ１ｂ−Ｘ２ｂ）／（Ｖ１ｄ−Ｖ２ｄ）｝＋  （Ｖ１ｄ＊Ｘ２ｂ−Ｖ２ｄ＊Ｘ１ｂ）／（Ｖ１ｄ−Ｖ２ｄ）・・・（２３）
Ｘ２ｃ＝（１／Ｆ）＊｛Ｖ２ｔ＊（Ｘ１ｂ−Ｘ２ｂ）／（Ｖ１ｄ−Ｖ２ｄ）｝＋  （Ｖ１ｄ＊Ｘ２ｂ−Ｖ２ｄ＊Ｘ１ｂ）／（Ｖ１ｄ−Ｖ２ｄ）・・・（２４）
設定値Ｘ１ｃをＤＡコンバータ１３０に設定することにより、基準電圧Ｖｒｅｆ＿ＨＶＴやＶｓｎｓ＿ＨＶＴを得るための分圧抵抗Ｒ１、Ｒ２のバラツキによる誤差を補正することができ、所望の出力電圧Ｖ１ｔを精度よく出力することができる。同様に、所望の出力電圧Ｖ２ｔを得る場合、ＣＰＵ１０５は設定値Ｘ２ｃをＤＡコンバータ１３０に設定する。
【００７４】
＜まとめ＞
このように本実施例では予め（たとえば画像形成装置の製造工程において）取得された、ＡＤコンバータ１１３における第一の基準電圧と第二の基準電圧との比較結果をメモリ１１６に記憶しておく。そして、ＣＰＵ１０５は画像形成装置の使用時に取得されたＡＤコンバータ１１３の比較結果とメモリ１１６に記憶されている製造工程において取得された比較結果とに基づき高電圧の設定値Ｘを補正してＤＡコンバータ１３０に供給する。なお、比較結果はＡＤコンバータ１１３において直流電源１０４から供給された第一の基準電圧とレギュレータ１１０が発生した第二の基準電圧を比較することで得られる。レギュレータ１１０は第一の基準電圧に依存することなく一定の電圧を生成できるため、直流電源１０４から供給された第一の基準電圧のバラツキを把握しやすくなる。このように電源装置ごとの固有の特性を示す電源情報である基準電圧の比較結果を予め取得しておいて設定値を補正することで高圧生成回路１０９に供給される基準電圧のバラツキの影響が低減されるため、精度よく高圧の出力電圧を生成することが可能となる。また、直流電源１０４が生成する基準電圧の精度にある程度のバラツキが許容されるようになるため、高精度に電圧を生成する高価な専用ＩＣは不要となる。よって、本実施例では比較的に安価な構成を採用できる。
【００７５】
実施例１ないし５を用いて説明したようにＣＰＵ１０５は画像形成装置の使用時に取得されたＡＤコンバータ１１３の比較結果とメモリ１１６に記憶されている製造工程で取得された比較結果に基づき設定値の補正係数Ｆを決定してもよい。さらにＣＰＵ１０５は補正係数Ｆを用いて設定値Ｘを補正してもよい。このようにメモリ１１６は高電圧の設定値Ｘを補正するための補正式を特定する複数のパラメータを記憶しておき、ＣＰＵ１０５はメモリ１１６から読み出したパラメータと算出した補正係数Ｆによって特定される補正式を使用して高電圧の設定値を補正してもよい。実施例１で説明したように、画像形成装置や電源装置の製造工程において直流電源１０４として画像形成装置の外部にある測定用の外部電源が使用されてもよい。一方、画像形成装置の使用時において直流電源１０４として画像形成装置の内部に配置される内部電源が使用される。ＡＤコンバータ１１３は、内部電源から供給された第一の基準電圧と、レギュレータ１１０が内部電源から第一の基準電圧を供給されて生成した第二の基準電圧とを比較して比較結果を出力してもよい。ＣＰＵ１０５は、第１設定値Ｘ１ａ、第１測定値Ｖ１ｄ、第２設定値Ｘ２ａ、第２測定値Ｖ２ｄおよび補正係数Ｆなどによって特定される補正式である（１０）式を使用して高電圧の設定値Ｘを補正してもよい。これによれば比較的に少ない数のパラメータをメモリ１６に記憶しておくだけで補正式を特定できるため、不揮発性の記憶装置のコストを低減できる。なお、第１測定値Ｖ１ｄは画像形成装置の製造工程においてＤＡコンバータ１３０が第１設定値Ｘ１ａを設定したときに測定された電圧である。第２測定値Ｖ２ｄは画像形成装置の製造工程においてＤＡコンバータ１３０が第２設定値Ｘ２ａを設定したときに測定された電圧である。ＣＰＵ１０５は高電圧の第１目標値Ｖ１ｔ、高電圧の第２目標値Ｖ２ｔ、第１設定値Ｘ１ｂ、第２設定値Ｘ２ｂおよび補正係数Ｆなどによって特定される補正式である（２３）式や（２４）式を使用して高電圧の設定値を補正してもよい。これによれば比較的に少ない数のパラメータをメモリ１６に記憶しておくだけで補正式を特定できるため、不揮発性の記憶装置のコストを低減できる。なお、第１設定値Ｘ１ｂは第１目標値Ｖ１ｔが得られるように画像形成装置の製造工程において求められた設定値である。第２設定値Ｘ２ｂは第２目標値Ｖ２ｔが得られるように画像形成装置の製造工程において求められた設定値である。
【００７６】
第一の基準電圧と第２の基準電圧との比較手段の一例としてＡＤコンバータ１１３を挙げたが、その他の比較回路が採用されてもよい。ＡＤコンバータ１１３はたとえばＣＰＵ１０５に内蔵されているものを使用できる。このようにＣＰＵ１０５を含むＩＣに内蔵されているＡＤコンバータを使用できる場合は、別途ＡＤコンバータを追加する必要がなく、製造コストの面で有利であろう。また、ＡＤコンバータ１１３はＣＰＵ１０５を含むＩＣの外部に配置されていてもよい。レギュレータ１１０はＣＰＵ１０５を含むＩＣに内蔵されていてもよいし、ＩＣの外部に配置されていてもよい。ＩＣに内蔵されているレギュレータ１１０を使用すれば、別途のレギュレータ１１０を追加する必要がなく、製造コストの面で有利であろう。設定手段としては、ＣＰＵ１０５により供給された設定値をアナログ信号に変換して高圧生成回路１０９に出力するＤＡコンバータ１３０を採用してもよい。ＤＡコンバータ１３０もＣＰＵ１０５を含むＩＣに内蔵されていてもよいし、ＩＣの外部に配置されていてもよい。ＩＣに内蔵されているＤＡコンバータ１３０を使用すれば、別途のＤＡコンバータ１３０を追加する必要がなく、製造コストの面で有利であろう。
【００７７】
高圧生成回路１０９が生成した高電圧は帯電器２１６の帯電電圧として使用されてもよい。また高圧生成回路１０９が生成した高電圧は現像器２１７の現像電圧として利用されてもよい。さらに、高圧生成回路１０９が生成した高電圧は一次転写部材２１８に印加される一次転写電圧や二次転写ローラ２２３に印加される二次転写電圧として利用されてもよい。なおこれらの高電圧ごとにそれぞれ高圧生成回路１０９が用意されてもよい。これらの高電圧が安定することで、トナー画像のムラなどが削減される利点がある。
【００７８】
直流電源１０４は第一の基準電圧を露光装置であるスキャナユニット２１０にも供給されてもよい。スキャナユニット２１０が可動することで第一の基準電圧が降下するが、これも第一の基準電圧のバラツキにすぎないため、本実施例により第一の基準電圧のバラツキの影響を緩和できる。とりわけ、単色モードと複数色モードとの違いによる第一の基準電圧のバラツキの影響も緩和できる。たとえば、ＣＰＵ１０５は露光装置を稼働させているときにＡＤコンバータ１１３に比較結果を取得させることで、スキャナユニット２１０の稼働に伴う第一の基準電圧の変動分に基づき設定値を補正してもよい。このように比較結果を取得するためには、スキャナユニット２１０を稼働させる必要がある。しかし、スキャナユニット２１０を稼働させるとレーザ光が感光体２１５に照射され、現像器２１７によって潜像がトナー画像へ現像されてしまい、トナーが消費されてしまう。これを防ぐには現像器２１７と感光体２１５とを離間させておけばよい。たとえば、ＣＰＵ１０５は、画像形成の前に実行される準備期間において、露光装置を稼働させてＡＤコンバータ１１３に比較結果を取得させてもよい。また、ＣＰＵ１０５は、複数色による画像形成を行う区間と単色による画像形成を行う区間との間にある区間において、露光装置を稼働させてＡＤコンバータ１１３に比較結果を取得させてもよい。これらの期間や区間では現像器２１７と感光体２１５とが離間しているからである。
【００７９】
図１１を用いて説明したように画像形成装置２０１は感光体と現像手段とをそれぞれ含む複数の画像形成手段としてＹＭＣＫそれぞれの画像形成ステーションを備えている。画像形成装置２０１は複数のモードと、ＣＰＵ１０５によって制御されて複数のモードを順番に切り替える切替手段であるソレノイド１９０とをさらに有していてもよい。モードとしては、単色モード、離間モードおよび複数色モードなどがある。単色モードはたとえば単色による画像形成を行うために複数の画像形成手段のうち１つの画像形成手段における感光体と現像手段とを当接させるモードである。離間モードはたとえば複数の画像形成手段における各感光体と各現像手段とのいずれも離間するモードである。複数色モードはたとえば複数色による画像形成を行うために複数の画像形成手段における各感光体と各現像手段とを当接させるモードである。図１１ないし図１３を用いて説明したようにこれらのモードは循環しながら切り替わる。よって、ＣＰＵ１０５は単色モードから離間モードを経て複数色モードに切り替えるときは当該離間モードにおいて露光装置を稼働させてＡＤコンバータ１１３に比較結果を取得させる。また、ＣＰＵ１０５は複数色モードから単色モードに切り替えるときにも、離間モードにおいて露光装置を稼働させてＡＤコンバータ１１３に比較結果を取得させる。つまり、ＣＰＵ１０５は複数色モードから単色モードに切り替えるときにも離間モードを経由するようにモード切替を実行する。たとえば、ＣＰＵ１０５は、まず複数色モードから単色モードに切り替え、さらに、単色モードから離間モードを経て複数色モードに切り替え、さらに、複数色モードから単色モードに切り替える。このように複数のモードが特定の順番で循環する場合にも、本実施例ではトナーを消費することなく比較結果を測定できるようになる。
【符号の説明】
【００８０】
２０１‥‥画像形成装置、１３０‥‥ＤＡコンバータ、１０９‥‥高圧生成回路、１１０‥‥レギュレータ、１１３‥‥ＡＤコンバータ、１１６‥‥メモリ、１０５‥‥ＣＰＵ
【図１】
2015216734.tif 000003
【図２】
2015216734.tif 000004
【図３】
2015216734.tif 000005
【図４】
2015216734.tif 000006
【図５】
2015216734.tif 000007
【図６】
2015216734.tif 000008
【図７】
2015216734.tif 000009
【図８】
2015216734.tif 000010
【図９】
2015216734.tif 000011
【図１０】
2015216734.tif 000012
【図１１】
2015216734.tif 000013
【図１２】
2015216734.tif 000014
【図１３】
2015216734.tif 000015
【図１４】
2015216734.tif 000016
【図１５】
2015216734.tif 000017