(57)【要約】【課題】抵抗値が未知の負荷が接続される場合でも、負荷の動作に必要な電圧の出力を保障しながら、低消費電力化と低発熱化を実現することができるアナログ電圧電流出力装置を得ることを目的とする。【解決手段】外部の負荷４に印加されている電圧Ｖｏｕｔに相当するバッファ回路３の出力電圧Ａｏｕｔを観測するＡ／Ｄ変換器５ａを設け、制御器５ｂが、バッファ回路３の出力電圧Ａｏｕｔに基づいて電源回路１により生成される駆動電圧ＶＡＶｄｄを制御するように構成する。【選択図】図１
2015213385.tif 000002
【特許請求の範囲】
【請求項１】
駆動電圧を生成する電源回路と、
前記電源回路により生成された駆動電圧が印加されると、外部負荷に対して、定電圧又は定電流を出力するバッファ回路と、
前記外部負荷に印加されている電圧を観測する電圧観測手段と、
前記電圧観測手段により観測された電圧に基づいて前記電源回路により生成される駆動電圧を制御する電圧制御手段と
を備えたアナログ電圧電流出力装置。
【請求項２】
前記電圧制御手段は、前記電源回路がＤＣＤＣコンバータから構成されている場合、前記ＤＣＤＣコンバータのフィードバック端子に接続されている抵抗の抵抗値を制御することで、前記ＤＣＤＣコンバータにより生成される駆動電圧を制御することを特徴とする請求項１記載のアナログ電圧電流出力装置。
【請求項３】
前記電圧制御手段は、前記電源回路がＤＣＤＣコンバータから構成されている場合、前記ＤＣＤＣコンバータのフィードバック端子に流れる電流を制御することで、前記ＤＣＤＣコンバータにより生成される駆動電圧を制御することを特徴とする請求項１記載のアナログ電圧電流出力装置。
【請求項４】
前記電圧制御手段は、前記ＤＣＤＣコンバータのフィードバック端子に流れる電流を制御することで、前記ＤＣＤＣコンバータにより生成される駆動電圧を制御する制御器と、前記バッファ回路が定電圧又は定電流を出力することが可能な状態に設定する設定器とを備えていることを特徴とする請求項３記載のアナログ電圧電流出力装置。
【請求項５】
前記外部負荷の一端が前記バッファ回路と接続され、前記外部負荷の他端が前記電圧制御手段と接続されている構成であって、
一端が前記外部負荷の他端と接続され、他端が接地されている監視用抵抗が設けられている場合、
前記電圧制御手段は、前記監視用抵抗に印加されている電圧を観測し、前記電圧の観測値から前記外部負荷に印加されている電圧を特定することを特徴とする請求項１から請求項４のうちのいずれか１項記載のアナログ電圧電流出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、適正なアナログ電圧やアナログ電流を未知の負荷に出力するアナログ電圧電流出力装置に関するものである。
【背景技術】
【０００２】
図７は以下の特許文献１に開示されているアナログ電圧電流出力装置を示す構成図である。
このアナログ電圧電流出力装置は、下記の要素から構成されている。
（１）バッファ回路１０３の駆動電圧ＶＡＶｄｄを生成する電源回路１０１
（２）所定の電圧信号（Ａｎａｌｏｇ  ｏｕｔ）をバッファ回路１０３に出力することで、バッファ回路１０３が定電圧又は定電流を出力することが可能な状態に設定するデジタル−アナログ変換回路（以下、「ＤＡＣ」と称する）１０２
（３）電源回路１０１により生成された駆動電圧ＶＡＶｄｄで駆動され、定電圧又は定電流を外部の負荷１０４に出力するバッファ回路１０３
（４）バッファ回路１０３から出力される電圧・電流が一定になるように、電源回路１０１をＰＷＭ制御するマイクロコンピュータ（以下、「ＭＣＵ」と称する）１０５
【０００３】
図７のアナログ電圧電流出力装置は、負荷１０４の抵抗値が既知であることを前提とする装置であり、ＭＣＵ１０５が、バッファ回路１０３から出力される電圧Ａｏｕｔが常に一定になるように、駆動電圧ＶＡＶｄｄを生成する電源回路１０１をＰＷＭ制御する。このため、抵抗値が未知の負荷１０４が接続された場合、電源回路１０１が必要以上に高いバッファ回路１０３の駆動電圧ＶＡＶｄｄを生成してしまうことがある。
例えば、バッファ回路１０３のオーバーヘッドの電圧が３（Ｖ）、負荷１０４の動作に必要な電圧が２（Ｖ）である場合、駆動電圧ＶＡＶｄｄが３＋２＝５（Ｖ）以上であれば、バッファ回路１０３が負荷１０４の動作に必要な電圧Ｖｏｕｔ（＝２（Ｖ））を負荷１０４に出力することができる。
しかし、負荷１０４の抵抗値が未知であるために、例えば、ＭＣＵ１０５が、常に７（Ｖ）の駆動電圧ＶＡＶｄｄを生成するように電源回路１０１をＰＷＭ制御すると、７−５＝２（Ｖ）の電圧がオーバースペックとなり、オーバースペックである２（Ｖ）分の電圧が熱としてバッファ回路１０３で消費される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−０４４７４９号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来のアナログ電圧電流出力装置は以上のように構成されているので、バッファ回路１０３のオーバーヘッドの電圧と負荷１０４の動作に必要な電圧とを加えた電圧より、電源回路１０１により生成される駆動電圧ＶＡＶｄｄが高ければ、負荷１０４の動作に必要な電圧Ｖｏｕｔを負荷１０４に出力することができる。しかし、抵抗値が未知の負荷１０４が接続された場合、負荷１０４の抵抗値が小さいために、電源回路１０１により生成される駆動電圧ＶＡＶｄｄが必要以上に高いことがある。必要以上に高い駆動電圧ＶＡＶｄｄがバッファ回路１０３に印加されると、バッファ回路１０３でオーバースペックの電圧が熱として消費されてしまう課題があった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、抵抗値が未知の負荷が接続される場合でも、負荷の動作に必要な電圧の出力を保障しながら、低消費電力化と低発熱化を実現することができるアナログ電圧電流出力装置を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係るアナログ電圧電流出力装置は、駆動電圧を生成する電源回路と、電源回路により生成された駆動電圧が印加されると、外部負荷に対して、定電圧又は定電流を出力するバッファ回路と、外部負荷に印加されている電圧を観測する電圧観測手段とを設け、電圧制御手段が、電圧観測手段により観測された電圧に基づいて電源回路により生成される駆動電圧を制御するようにしたものである。
【発明の効果】
【０００８】
この発明によれば、外部負荷に印加されている電圧を観測する電圧観測手段を設け、電圧制御手段が、電圧観測手段により観測された電圧に基づいて電源回路により生成される駆動電圧を制御するように構成したので、抵抗値が未知の負荷が接続される場合でも、負荷の動作に必要な電圧の出力を保障しながら、低消費電力化と低発熱化を実現することができる効果がある。
【図面の簡単な説明】
【０００９】
【図１】この発明の実施の形態１によるアナログ電圧電流出力装置を示す構成図である。
【図２】この発明の実施の形態１によるアナログ電圧電流出力装置での消費電力の一例を示す説明図である。
【図３】特許文献１に開示されているアナログ電圧電流出力装置での消費電力の一例を示す説明図である。
【図４】この発明の実施の形態２によるアナログ電圧電流出力装置を示す構成図である。
【図５】この発明の実施の形態３によるアナログ電圧電流出力装置を示す構成図である。
【図６】この発明の実施の形態４によるアナログ電圧電流出力装置を示す構成図である。
【図７】特許文献１に開示されているアナログ電圧電流出力装置を示す構成図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１はこの発明の実施の形態１によるアナログ電圧電流出力装置を示す構成図である。
図１において、電源回路１はバッファ回路３の駆動電圧ＶＡＶｄｄを生成する回路である。
電源回路１はＤＣＤＣコンバータ１ａから構成されており、ＤＣＤＣコンバータ１ａのＦＢ端子（フィードバック端子）に接続されている電圧制御用の可変抵抗１ｂの抵抗値を制御することで、ＤＣＤＣコンバータ１ａにより生成される駆動電圧ＶＡＶｄｄが調整される。
なお、１ｃは抵抗値Ｖｆｂの抵抗、１ｄはインダクタである。
【００１１】
デジタル−アナログ変換回路であるＤＡＣ２は所定の電圧信号（Ａｎａｌｏｇ  ｏｕｔ）をバッファ回路３に出力することで、バッファ回路３が定電圧又は定電流を出力することが可能な状態に設定する回路である。
バッファ回路３は電源回路１により生成された駆動電圧ＶＡＶｄｄが印加されると、抵抗値が未知である外部の負荷４に対して、定電圧又は定電流を出力する回路である。
マイクロコンピュータであるＭＣＵ５は下記のＡ／Ｄ変換器５ａと制御器５ｂの機能を備えている。
Ａ／Ｄ変換器５ａは外部の負荷４に印加されている電圧Ｖｏｕｔとして、バッファ回路３の出力電圧Ａｏｕｔ（アナログ信号の出力振幅）を取り込む処理を実施する。なお、Ａ／Ｄ変換器５ａは電圧観測手段を構成している。
【００１２】
制御器５ｂはバッファ回路３の駆動電圧ＶＡＶｄｄが、Ａ／Ｄ変換器５ａにより取り込まれた出力電圧Ａｏｕｔ（≒Ｖｏｕｔ）とバッファ回路３のオーバーヘッドの電圧Ｖｏｈを加えた電圧である駆動下限電圧Ｖｍｉｎ（＝Ａｏｕｔ＋Ｖｏｈ）より大きく、かつ、その駆動下限電圧Ｖｍｉｎに対して許容範囲電圧ΔＶを加えた電圧である駆動上限電圧Ｖｍａｘ（＝Ａｏｕｔ＋Ｖｏｈ＋ΔＶ）より小さくなるように、ＤＣＤＣコンバータ１ａのＦＢ端子に接続されている電圧制御用の可変抵抗１ｂの抵抗値を制御する処理を実施する。なお、制御器５ｂは電圧制御手段を構成している。
【００１３】
次に動作について説明する。
電源回路１は、バッファ回路３の駆動電圧ＶＡＶｄｄを生成し、その駆動電圧ＶＡＶｄｄをバッファ回路３に印加する。
ＤＡＣ２は、所定の電圧信号（Ａｎａｌｏｇ  ｏｕｔ）をバッファ回路３に出力することで、バッファ回路３が定電圧又は定電流を出力することが可能な状態に設定する。
【００１４】
バッファ回路３は、電源回路１により生成された駆動電圧ＶＡＶｄｄが印加されると、抵抗値が未知である外部の負荷４に対して、定電圧又は定電流を出力する。
ここで、負荷４の抵抗値がＲＬであるとき、バッファ回路３から出力される定電流がＩｏｕｔであれば、負荷４に印加される電圧Ｖｏｕｔは、下記の式（１）のように表される。
Ｖｏｕｔ＝Ｉｏｕｔ×ＲＬ                        （１）
【００１５】
式（１）より、負荷４の抵抗値ＲＬが非常に小さい場合には、負荷４に印加される電圧Ｖｏｕｔも非常に小さな値になる。
バッファ回路３は、電源回路１から電圧Ｖｏｕｔよりオーバーヘッドの電圧Ｖｏｈだけ高い駆動電圧ＶＡＶｄｄが印加されていれば、電圧Ｖｏｕｔを負荷４に出力することができるため、負荷４に出力する電圧Ｖｏｕｔが低ければ、駆動電圧ＶＡＶｄｄも下げることができる。
従来のアナログ電圧電流出力装置のように、負荷４に出力する電圧Ｖｏｕｔが低いにもかかわらず、高い駆動電圧ＶＡＶｄｄを維持すると、バッファ回路３でオーバースペックとなり、必要以上に高いオーバースペックの電圧がバッファ回路３で熱として消費される。
【００１６】
そこで、この実施の形態１では、下記に示すように、負荷４に出力する電圧Ｖｏｕｔが低ければ、駆動電圧ＶＡＶｄｄを下げるように制御して、オーバースペックの電圧がバッファ回路３で熱として消費される状況の発生を防止する。
Ａ／Ｄ変換器５ａは、外部の負荷４に印加されている電圧Ｖｏｕｔとして、バッファ回路３の出力電圧Ａｏｕｔ（アナログ信号の出力振幅）を取り込み、バッファ回路３の出力電圧Ａｏｕｔを制御器５ｂに通知する。
【００１７】
制御器５ｂは、Ａ／Ｄ変換器５ａからバッファ回路３の出力電圧Ａｏｕｔ（≒Ｖｏｕｔ）の通知を受けると、バッファ回路３の出力電圧Ａｏｕｔに対して、バッファ回路３のオーバーヘッドの電圧Ｖｏｈを加えた電圧である駆動下限電圧Ｖｍｉｎを算出するとともに、その駆動下限電圧Ｖｍｉｎに対して許容範囲電圧ΔＶを加えた電圧である駆動上限電圧Ｖｍａｘを算出する。
Ｖｍｉｎ＝Ａｏｕｔ＋Ｖｏｈ                      （２）
Ｖｍａｘ＝Ｖｍｉｎ＋ΔＶ                        （３）
ただし、許容範囲電圧ΔＶは予め設定された電圧であり、駆動下限電圧Ｖｍｉｎの数％程度の小さな電圧である。
【００１８】
制御器５ｂは、駆動下限電圧Ｖｍｉｎと駆動上限電圧Ｖｍａｘを算出すると、バッファ回路３の駆動電圧ＶＡＶｄｄが駆動下限電圧Ｖｍｉｎより大きく、かつ、駆動上限電圧Ｖｍａｘより小さくなるように、ＤＣＤＣコンバータ１ａのＦＢ端子に接続されている電圧制御用の可変抵抗１ｂの抵抗値を制御する。
ＤＣＤＣコンバータ１ａは、ＦＢ端子の電圧が一定になるように動作するため、制御器５ｂがＭＣＵ５のＩ／Ｏ出力をハイインピーダンス（Ｈｉ−Ｚ）とすることで、ＤＣＤＣコンバータ１ａのＦＢ端子に接続されている可変抵抗１ｂの一部をオープンにすると（可変抵抗１ｂに流れている一部の電流を遮断）、インダクタ１ｄに流れる電流が減少して、抵抗１ｃに印加される電圧Ｖｂｆが上昇する。その結果、駆動電圧ＶＡＶｄｄが下がるように電源回路１が動作する。
【００１９】
ここで、電源回路１の消費電力Ｐは、下記の式（４）のように表され、駆動電圧ＶＡＶｄｄが下げられることから、消費電力が低減される。
Ｐ＝ＶＡＶｄｄ×ＩＡＶｄｄ−ＩＡＶｄｄ２×ＲＬ  （４）
式（４）において、ＩＡＶｄｄは電源回路１の出力電流である。
【００２０】
例えば、オーバーヘッドの電圧Ｖｏｈが３（Ｖ）であるとき、ＤＡＣ２によりバッファ回路３の出力電圧ＶｏｕｔがＶａに設定され、（Ｖａ＋３）の駆動電圧ＶＡＶｄｄが生成される場合には、Ｖａ＝ＩＡＶｄｄ×ＲＬとなるため、電源回路１の消費電力Ｐは、下記の式（５）のようになる。
Ｐ＝（Ｖａ＋３）×ＩＡＶｄｄ−ＩＡＶｄｄ２×ＲＬ
＝ＩＡＶｄｄ（Ｖａ＋３−ＩＡＶｄｄ×ＲＬ）
＝ＩＡＶｄｄ（Ｖａ＋３−Ｖａ）
＝３ＩＡＶｄｄ                              （５）
電源回路１の消費電力Ｐは、式（５）より、負荷４の抵抗値やアナログ出力の電圧Ｖｏｕｔに関係なく、アナログ出力電流ＩＡＶｄｄのみで決定される。
【００２１】
ここで、図２はこの発明の実施の形態１によるアナログ電圧電流出力装置での消費電力の一例を示す説明図であり、図３は特許文献１に開示されている従来のアナログ電圧電流出力装置での消費電力の一例を示す説明図である。
従来のアナログ電圧電流出力装置では、負荷抵抗の抵抗値ＲＬ（Ω）によって消費電力が大きく変化しているが、この実施の形態１のアナログ電圧電流出力装置では、負荷抵抗の抵抗値ＲＬ（Ω）が変化しても、ほぼ全域にわたる出力電流ＩＡＶｄｄの条件で、消費電力が低減されていることが分かる。
【００２２】
以上で明らかなように、この実施の形態１によれば、外部の負荷４に印加されている電圧Ｖｏｕｔに相当するバッファ回路３の出力電圧Ａｏｕｔを観測するＡ／Ｄ変換器５ａを設け、制御器５ｂが、バッファ回路３の出力電圧Ａｏｕｔに基づいて電源回路１により生成される駆動電圧ＶＡＶｄｄを制御するように構成したので、抵抗値ＲＬが未知の負荷４が接続される場合でも、負荷４の動作に必要な電圧の出力を保障しながら、低消費電力化と低発熱化を実現することができる効果を奏する。
【００２３】
実施の形態２．
図４はこの発明の実施の形態２によるアナログ電圧電流出力装置を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
図１のアナログ電圧電流出力装置では、一端がバッファ回路３と接続されている負荷４の他端が接地されているが、図４のアナログ電圧電流出力装置では、負荷４の他端が接地されず、ＭＣＵ５のＡＤＣ入力ポートと接続されている。
監視用抵抗６は一端が負荷４の他端と接続され、他端が接地されている。
【００２４】
マイクロコンピュータであるＭＣＵ５はＡ／Ｄ変換器５ｃと制御器５ｂの機能を備えている。
Ａ／Ｄ変換器５ｃは監視用抵抗６に印加されている電圧Ｖｗｃを観測し、既知であるバッファ回路３の出力電圧Ａｏｕｔ（アナログ信号の出力振幅）と監視用抵抗６に印加されている電圧Ｖｗｃの差分から、負荷４に印加されている電圧Ｖｏｕｔを特定する。なお、Ａ／Ｄ変換器５ｃは電圧観測手段を構成している。
【００２５】
上記実施の形態１では、Ａ／Ｄ変換器５ａが、外部の負荷４に印加されている電圧Ｖｏｕｔとして、バッファ回路３の出力電圧Ａｏｕｔ（≒Ｖｏｕｔ）を取り込むものを示したが、外部の負荷４に印加されている電圧Ｖｏｕｔとバッファ回路３の出力電圧Ａｏｕｔは完全には一致していない。
そこで、この実施の形態２では、外部の負荷４に印加されている電圧Ｖｏｕｔを特定して、制御器５ｂの制御精度を高めるようにしている。
【００２６】
即ち、ＤＡＣ２は、バッファ回路３が既知の電圧Ａｏｕｔを出力するように、所定の電圧信号（Ａｎａｌｏｇ  ｏｕｔ）をバッファ回路３に出力する。このとき、既知の電圧Ａｏｕｔについては、事前にＡ／Ｄ変換器５ｃに通知される。
Ａ／Ｄ変換器５ｃは、監視用抵抗６に印加されている電圧Ｖｗｃを観測し、既知の電圧Ａｏｕｔと監視用抵抗６に印加されている電圧Ｖｗｃの差分から、負荷４に印加されている電圧Ｖｏｕｔを特定する。
Ｖｏｕｔ＝Ａｏｕｔ−Ｖｗｃ                      （６）
【００２７】
制御器５ｂは、Ａ／Ｄ変換器５ｃが負荷４に印加されている電圧Ｖｏｕｔを特定すると、負荷４に印加されている電圧Ｖｏｕｔに対して、バッファ回路３のオーバーヘッドの電圧Ｖｏｈを加えた電圧である駆動下限電圧Ｖｍｉｎを算出するとともに、その駆動下限電圧Ｖｍｉｎに対して許容範囲電圧ΔＶを加えた電圧である駆動上限電圧Ｖｍａｘを算出する。
Ｖｍｉｎ＝Ｖｏｕｔ＋Ｖｏｈ                      （７）
Ｖｍａｘ＝Ｖｍｉｎ＋ΔＶ                        （８）
【００２８】
制御器５ｂは、駆動下限電圧Ｖｍｉｎと駆動上限電圧Ｖｍａｘを算出すると、上記実施の形態１と同様に、バッファ回路３の駆動電圧ＶＡＶｄｄが駆動下限電圧Ｖｍｉｎより大きく、かつ、駆動上限電圧Ｖｍａｘより小さくなるように、ＤＣＤＣコンバータ１ａのＦＢ端子に接続されている電圧制御用の可変抵抗１ｂの抵抗値を制御する。
【００２９】
以上で明らかなように、この実施の形態２によれば、Ａ／Ｄ変換器５ｃが監視用抵抗６に印加されている電圧Ｖｗｃを観測し、既知であるバッファ回路３の出力電圧Ａｏｕｔと監視用抵抗６に印加されている電圧Ｖｗｃの差分から、負荷４に印加されている電圧Ｖｏｕｔを特定するように構成したので、上記実施の形態１と同様に、抵抗値ＲＬが未知の負荷４が接続される場合でも、負荷４の動作に必要な電圧の出力を保障しながら、低消費電力化と低発熱化を実現することができるとともに、制御器５ｂの制御精度を高めることができる効果を奏する。
【００３０】
実施の形態３．
図５はこの発明の実施の形態３によるアナログ電圧電流出力装置を示す構成図であり、図において、図４と同一符号は同一または相当部分を示すので説明を省略する。
電源回路７はバッファ回路３の駆動電圧ＶＡＶｄｄを生成する回路であり、上記実施の形態１，２における電源回路１と同様に、ＤＣＤＣコンバータ１ａを備えているが、電圧制御用の可変抵抗１ｂを備えていない。
【００３１】
マイクロコンピュータであるＭＣＵ５はＡ／Ｄ変換器５ｃと制御器５ｄの機能を備えている。
制御器５ｄはバッファ回路３の駆動電圧ＶＡＶｄｄが駆動下限電圧Ｖｍｉｎより大きく、かつ、駆動上限電圧Ｖｍａｘより小さくなるように、ＤＣＤＣコンバータ１ａのＦＢ端子に流れる電流を制御することで、ＤＣＤＣコンバータ１ａにより生成される駆動電圧ＶＡＶｄｄを制御する処理を実施する。なお、制御器５ｄは電圧制御手段を構成している。
【００３２】
上記実施の形態１，２では、制御器５ｂが、バッファ回路３の駆動電圧ＶＡＶｄｄが駆動下限電圧Ｖｍｉｎより大きく、かつ、駆動上限電圧Ｖｍａｘより小さくなるように、ＤＣＤＣコンバータ１ａのＦＢ端子に接続されている電圧制御用の可変抵抗１ｂの抵抗値を制御するものを示しているが、制御器５ｄが、ＭＣＵ５のＤＡＣ出力を利用して、ＤＡＣの電圧を制御することで、ＤＣＤＣコンバータ１ａのＦＢ端子に流れる電流を制御するようにしてもよい。
ＤＣＤＣコンバータ１ａのＦＢ端子に流れる電流を制御することは、インダクタ１ｄに流れる電流を制御することと等価であるため、上記実施の形態１，２と同様に、バッファ回路３の駆動電圧ＶＡＶｄｄを制御することができる。
【００３３】
実施の形態４．
図６はこの発明の実施の形態４によるアナログ電圧電流出力装置を示す構成図であり、図において、図５と同一符号は同一または相当部分を示すので説明を省略する。
マイクロコンピュータであるＭＣＵ５はＡ／Ｄ変換器５ｃと制御器５ｄと設定器５ｅの機能を備えている。
設定器５ｅは上記実施の形態１〜３におけるＤＡＣ２の機能を有するものであり、所定の電圧信号（ＭＣＵ  ＤＡＣ出力）をバッファ回路３に出力することで、バッファ回路３が定電圧又は定電流を出力することが可能な状態に設定する処理を実施する。
【００３４】
上記実施の形態３では、制御器５ｄが、ＭＣＵ５のＤＡＣ出力を利用するものを示したが、ＭＣＵ５がＤＡＣを２ポート有する場合、制御器５ｄが、ＭＣＵ５の第１のＤＡＣ出力を利用し、設定器５ｅが、ＭＣＵ５の第２のＤＡＣ出力を利用するようにしてもよい。
設定器５ｅが、ＭＣＵ５の第２のＤＡＣ出力を利用して、ＤＡＣ２の機能を備えるようにすることで、ＤＡＣ２が不要になり、アナログ電圧電流出力装置のトータルコストを下げることが可能になる。
【００３５】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００３６】
１  電源回路、１ａ  ＤＣＤＣコンバータ、１ｂ  電圧制御用の可変抵抗、１ｃ  抵抗、１ｄ  インダクタ、２  ＤＡＣ、３  バッファ回路、４  負荷（外部負荷）、５  ＭＣＵ、５ａ，５ｃ  Ａ／Ｄ変換器（電圧観測手段）、５ｂ，５ｄ  制御器（電圧制御手段）、５ｅ  設定器（電圧制御手段）、６  監視用抵抗、７  電源回路、１０１  電源回路、１０２  ＤＡＣ、１０３  バッファ回路、１０４  負荷、１０５  ＭＣＵ。
【図１】
2015213385.tif 000003
【図２】
2015213385.tif 000004
【図３】
2015213385.tif 000005
【図４】
2015213385.tif 000006
【図５】
2015213385.tif 000007
【図６】
2015213385.tif 000008
【図７】
2015213385.tif 000009