(57)【要約】【課題】積層コンデンサ全体の歪みを小さくすることにより、騒音を小さくすることができる電圧平滑化回路を提供する。【解決手段】電圧平滑化回路１１は、第１容量部Ｃ１と第２容量部Ｃ２とを有する積層コンデンサ１と、入力端子１３ａが第２容量部Ｃ２に電気的に接続されており、出力端子１３ｂが第１容量部Ｃ１に電気的に接続されているレギュレータ１３とを備える。第２容量部Ｃ２に印加される電位差が増加または減少したときに、第１容量部Ｃ１に印加される電位差を減少または増加させるように、レギュレータ１３は、入力端子１３ａから第２容量部Ｃ２に印加される第２電圧に基づき、第１容量部Ｃ１に印加される第１電圧を求め、第１電圧を出力端子１３ｂから出力する。【選択図】図１
2015216741.tif 000002
【特許請求の範囲】
【請求項１】
電圧を平滑にする回路であって、
第１容量部と第２容量部とを有する積層コンデンサと、
入力端子と出力端子とを有し、前記入力端子が前記第２容量部に電気的に接続されており、前記出力端子が前記第１容量部に電気的に接続されているレギュレータとを備え、
前記第２容量部に印加される電位差が増加したときに、前記第１容量部に印加される電位差を減少させるように、前記第２容量部に印加される電位差が減少したときに、前記第１容量部に印加される電位差を増加させるように、前記レギュレータは、前記入力端子に印加される第２電圧に基づき、前記第１容量部に印加される第１電圧を求め、第１電圧を前記出力端子から出力する、電圧平滑化回路。
【請求項２】
前記第１容量部及び前記第２容量部が、それぞれ、高電圧側の端部と、低電圧側の端部とを有し、前記第２容量部の前記高電圧側の端部と、前記第１容量部とが電気的に接続されており、前記第１電圧が前記第２電圧よりも高い、請求項１に記載の電圧平滑化回路。
【請求項３】
前記レギュレータが、所定の時間期間に入力される電圧の平均値を前記第２電圧として、前記第１電圧を算出する、請求項１または２に記載の電圧平滑化回路。
【請求項４】
前記レギュレータは、現に入力された電圧を前記第２電圧として、前記第１電圧を算出する、請求項１〜３のいずれか１項に記載の電圧平滑化回路。
【請求項５】
前記第１容量部及び前記第２容量部が、それぞれ、高電圧側の端部及び低電圧側の端部を有し、前記第１容量部の低電圧側の端部と、前記第２容量部の低電圧側の端部とが電気的に接続されている、請求項１に記載の電圧平滑化回路。
【請求項６】
前記レギュレータが反転増幅回路を有し、該反転増幅回路は入力電圧に対して位相が反転された出力電圧を出力する、請求項５に記載の電圧平滑化回路。
【請求項７】
前記第２電圧である前記反転増幅回路の前記入力電圧と、増幅率またはオフセット抵抗値との対応関係を含む第１の対応テーブルが記憶されている第１のメモリをさらに備え、前記レギュレータが、該第１の対応テーブルに基づいて、前記第１電圧の大きさを制御する、請求項６に記載の電圧平滑化回路。
【請求項８】
前記第２電圧と、該第２電圧に対応する第１電圧との対応関係を含む第２の対応テーブルが記憶されている第２のメモリをさらに備え、前記レギュレータが該第２の対応テーブルに基づいて前記第２の電圧の値に応じた前記第１電圧を出力する、請求項１〜６のいずれか１項に記載の電圧平滑化回路。
【請求項９】
前記積層コンデンサが、複数の誘電体層を積層してなる積層体と、
前記積層体内に配置された第１内部電極、第２内部電極及び第３内部電極と、
前記積層体の外表面に設けられた第１外部電極、第２外部電極及び第３外部電極とを備え、前記第１外部電極、前記第２外部電極及び前記第３外部電極は、ぞれぞれ、前記第１内部電極、前記第２内部電極及び前記第３内部電極に電気的に接続されており、前記第１容量部が、前記第１内部電極と前記第３内部電極とが前記誘電体層を挟んで対向されている部分により構成されており、
前記第２容量部は、前記第２内部電極と前記第３内部電極とが前記誘電体層を挟んで対向している部分により構成されている、請求項１〜８のいずれか１項に記載の電圧平滑化回路。
【請求項１０】
前記積層コンデンサにおいて、前記第１容量部と前記第２容量部とが前記積層方向に並んで設けられている、請求項９に記載の電圧平滑化回路。
【請求項１１】
前記積層コンデンサにおいて、前記第１容量部及び前記第２容量部が、前記積層方向と直交する方向に並んで配置されている、請求項９に記載の電圧平滑化回路。
【請求項１２】
電源と、電源に接続された電圧変換回路ユニットと、前記電圧変換回路ユニットの入力側及び出力側の少なくとも一方に接続された積層コンデンサとを備え、該積層コンデンサを用いて、請求項１〜１１のいずれか１項に記載の電圧平滑化回路が構成されている、電圧変換回路。
【請求項１３】
積層コンデンサを有する電圧平滑化回路において、前記積層コンデンサに印加される電圧を制御する方法であって、第１容量部と第２容量部とを有する積層コンデンサの第２容量部に印加される第２電圧を検出する工程と、
前記第２容量部に印加されている電位差が増加した場合に、前記第１容量部に印加される電位差を減少させるように、前記第２容量部に印加されている電位差が減少した場合に、前記第１容量部に印加される電位差を増大させるように、前記求められた第２電圧から第１電圧を求める工程と、
求められた前記第１電圧を前記第１容量部に印加する工程とを備える、積層コンデンサに印加される電圧制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧平滑化回路及び該回路に用いられている積層コンデンサに印加される電圧制御方法、並びに電圧変換回路に関する。
【背景技術】
【０００２】
積層セラミックコンデンサの大容量化が進展したことで、電子機器の電源電圧の平滑化用コンデンサとしての使用が可能となっている。さらに、近年の電子機器の小型化の進展に伴い、小型で大容量の積層セラミックコンデンサの使用がますます増えている。積層セラミックコンデンサに用いられているセラミックスは、圧電性や電歪性を有している。従って、電圧が印加された際に歪みが生じる。特に、大容量の積層セラミックコンデンサでは、交流電圧や交流成分が重畳された直流電圧が印加されると、上記歪みにより振動が生じることがあった。そのため、積層セラミックコンデンサが実装されている回路基板が振動し、「鳴き（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）」と呼ばれる騒音が生じることがあった。
【０００３】
下記の特許文献１には、第１容量部と第２容量部とが積層されている積層セラミックコンデンサの駆動方法が開示されている。第１容量部と第２容量部とを逆相で駆動することにより、上記鳴きが抑制されると記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−２５８２７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の駆動方法を用いたとしても、第１容量部における歪みと第２容量部における歪みを完全に打ち消し合うことはできなかった。従って、上記積層コンデンサを用いて回路を構成した場合、出力される電圧に歪みが生じがちであった。
【０００６】
本発明の目的は、積層コンデンサを有し、積層コンデンサ全体の歪みを小さくすることにより騒音を小さくすることができる電圧平滑化回路及び該電圧平滑化回路を有する電圧変換回路を提供することにある。本発明の他の目的は、積層コンデンサを含む電圧平滑化回路において、積層コンデンサに印加される電圧制御方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、電圧を平滑にする回路であって、第１容量部と第２容量部とを有する積層コンデンサと、入力端子と出力端子とを有し、上記入力端子が上記第２容量部に電気的に接続されており、上記出力端子が上記第１容量部に電気的に接続されているレギュレータとを備える。上記第２容量部に印加される電位差が増加したときに、上記第１容量部に印加される電位差を減少させるように、上記第２容量部に印加される電位差が減少したときに、上記第１容量部に印加される電位差を増加させるように、上記レギュレータは、上記入力端子に印加される第２電圧に基づき、上記第１容量部に印加される第１電圧を求め、第１電圧を上記出力端子から出力する。
【０００８】
本発明に係る電圧平滑化回路のある特定の局面では、上記第１容量部及び第２容量部が、それぞれ、高電圧側の端部と、低電圧側の端部とを有し、上記第２容量部の上記高電圧側の端部と、上記第１容量部とが電気的に接続されており、上記第１電圧が上記第２電圧よりも高い。
【０００９】
本発明に係る電圧平滑化回路のさらに他の特定の局面では、上記レギュレータが、所定の時間期間に入力される電圧の平均値を上記第２電圧として、上記第１電圧を算出する。
【００１０】
本発明に係る電圧平滑化回路の別の特定の局面では、上記レギュレータは、現に入力された電圧を上記第２電圧として、上記第１電圧を算出する。
【００１１】
本発明に係る電圧平滑化回路の他の特定の局面では、上記第１容量部及び上記第２容量部が、それぞれ、高電圧側の端部及び低電圧側の端部を有し、上記第１容量部の低電圧側の端部と、上記第２容量部の低電圧側の端部とが電気的に接続されている。
【００１２】
本発明に係る電圧平滑化回路の別の特定の局面では、上記レギュレータが反転増幅回路を有し、該反転増幅回路は入力電圧に対して位相が反転された出力電圧を出力する。
【００１３】
本発明に係る電圧平滑化回路の他の特定の局面では、上記第２電圧である上記反転増幅回路の上記入力電圧と、増幅率またはオフセット抵抗値との対応関係を含む第１の対応テーブルが記憶されている第１のメモリがさらに備えられており、上記レギュレータは、上記第１の対応テーブルに基づいて、上記第１電圧の大きさを制御する。
【００１４】
本発明に係る電圧平滑化回路の他の特定の局面では、上記第２電圧と該第２電圧に対応する第１電圧との対応関係を含む第２の対応テーブルが記憶されている第２のメモリがさらに備えられており、上記レギュレータは、該第２の対応テーブルに基づいて第２電圧の値に応じた第１電圧を出力する。
【００１５】
本発明に係る電圧平滑化回路のさらに別の特定の局面では、上記積層コンデンサが、複数の誘電体層を積層してなる積層体と、上記積層体内に配置された第１内部電極、第２内部電極及び第３内部電極と、上記積層体の外表面に設けられた第１外部電極、第２外部電極及び第３外部電極とを備える。上記第１外部電極、上記第２外部電極及び上記第３外部電極は、ぞれぞれ、上記第１内部電極、上記第２内部電極及び上記第３内部電極に電気的に接続されている。また、上記第１容量部が、上記第１内部電極と上記第３内部電極とが上記誘電体層を挟んで対向されている部分により構成されている。上記第２容量部は、上記第２内部電極と上記第３内部電極とが上記誘電体層を挟んで対向している部分により構成されている。
【００１６】
本発明に係る電圧平滑化回路のさらに他の特定の局面では、上記積層コンデンサにおいて、上記第１容量部と上記第２容量部とが上記積層方向に並んで設けられている。
【００１７】
本発明に係る電圧平滑化回路のさらに他の特定の局面では、上記積層コンデンサにおいて、上記第１容量部及び上記第２容量部が、上記積層方向と直交する方向に並んで配置されている。
【００１８】
本発明に係る電圧変換回路は、電源と、電源に接続された電圧変換回路ユニットと、上記電圧変換回路ユニットの入力側及び出力側の少なくとも一方に接続された積層コンデンサとを備え、上記積層コンデンサを用いて、本発明の電圧平滑化回路が構成されている。
【００１９】
本発明の積層コンデンサに印加される電圧制御方法は、以下の各工程を備える。
【００２０】
積層コンデンサを有する電圧平滑化回路において、上記積層コンデンサに印加される電圧を制御する方法であって、第１容量部と第２容量部とを有する積層コンデンサの第２容量部に印加される第２電圧を検出する工程。
【００２１】
上記第２容量部に印加されている電位差が増加した場合に、上記第１容量部に印加される電位差を減少させるように、上記第２容量部に印加されている電位差が減少した場合に、上記第１容量部に印加される電位差を増大させるように、上記求められた第２電圧から第１電圧を求める工程。
【００２２】
求められた上記第１電圧を上記第１容量部に印加する工程。
【発明の効果】
【００２３】
本発明に係る電圧平滑化回路、電圧変換回路及び積層コンデンサに印加される電圧制御方法によれば、積層コンデンサ全体の歪みを効果的に抑制することができ、騒音を小さくすることができる。また、電圧平滑化回路から出力される電圧を平滑にすることが可能となる。
【図面の簡単な説明】
【００２４】
【図１】図１(ａ)は、本発明の第１の実施形態に係る電圧平滑化回路の回路図であり、(ｂ)は第２の対応テーブルを示す図である。
【図２】本発明の第１の実施形態の電圧平滑化回路で用いられている積層コンデンサの正面断面図である。
【図３】(ａ)〜（ｃ）は、第１の実施形態で用いられている積層コンデンサの各平面断面図である。
【図４】本発明の第１の実施形態の電圧平滑化回路における第１容量部及び第２容量部に印加される電位差と歪みとの関係を説明するための図である。
【図５】本発明の第２の実施形態に係る電圧平滑化回路における第１容量部及び第２容量部に印加される電位差と歪みとの関係を説明するための図である。
【図６】図６（ａ）は、本発明の第３の実施形態に係る電圧平滑化回路を示す回路図であり、（ｂ）は第１の対応テーブルを示す図である。
【図７】本発明の第３の実施形態で用いられるレギュレータを説明するための回路図である。
【図８】本発明の電圧平滑化回路で用いられる積層コンデンサの変形例を説明するための正面断面図である。
【図９】（ａ）〜（ｃ）は、本発明の電圧平滑化回路で用いられる積層コンデンサの変形例を説明するための各平面断面図である。
【図１０】本発明の電圧平滑化回路が適用されるＤＣ−ＤＣ変換回路を説明するための回路図である。
【図１１】本発明に係る電圧平滑化回路が適用されるチャージポンプの一例を示す回路図である。
【図１２】本発明に係る電圧平滑化回路が適用されるＡＣ−ＤＣコンバータの一例を示す回路図である。
【発明を実施するための形態】
【００２５】
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
【００２６】
図２は、本発明の第１の実施形態で用いられる積層コンデンサの正面断面図であり、図３（ａ）〜（ｃ）は、その各平面断面図である。
【００２７】
積層コンデンサ１は、積層体２を有する。積層体２は直方体状の形状を有する。積層体２は回路基板等に実装される実装面となる第１主面２ａと、第１主面２ａと対向している第２主面２ｂとを有する。また、対向し合う第１端面２ｃと、第２端面２ｄとを有する。さらに、積層体２は、対向し合う第１側面２ｅと第２側面２ｆとを有する。
【００２８】
上記積層体２は、誘電体層２Ｘと、後述する第１内部電極３、第２内部電極４及び第３内部電極５とを積層した構造を有する。誘電体層２Ｘは、適宜の誘電体セラミックスからなる。このような誘電体セラミックスとしては、大容量化を図るために、比誘電率が高いセラミックスが好ましい。好ましいセラミックスとして、チタン酸バリウム系セラミックスを挙げることができる。後述するように、比誘電率が高いセラミックスを用いた場合、前述した「鳴き」が生じ易いため、本発明がより効果的である。
【００２９】
第１内部電極３〜第３内部電極５は、第１主面２ａ及び第２主面２ｂに平行に配置されている。第１内部電極３〜第３内部電極５は、適宜の金属もしくは合金を用いて形成され得る。
【００３０】
第１内部電極３と第３内部電極５とが誘電体層を介して対向している部分により、第１容量部が構成されている、第２内部電極４と第３内部電極５とが誘電体層を介して対向している部分により、第２容量部が構成されている、第１内部電極３は、第１端面２ｃに引き出されている。
【００３１】
第１端面２ｃを覆うように第１外部電極６が設けられている。第１外部電極６に、第１内部電極３が電気的に接続されている。他方、第２内部電極４は、第２端面２ｄに引き出されている。第２端面２ｄに、第２外部電極７が設けられている。第２内部電極４は、第２外部電極７に電気的に接続されている。第３内部電極５は、積層体２の第１側面２ｅ及び第２側面２ｆに引き出されている。第１側面２ｅ及び第２側面２ｆ上に、第３外部電極８が設けられている。
【００３２】
第１〜第３外部電極６〜８は、適宜の金属もしくは合金を用いて形成され得る。
【００３３】
特許文献１に記載のように、この種の積層コンデンサ１において、第１容量部と第２容量部とを逆相で駆動することにより、第１容量部において生じる歪みと第２容量部において生じる歪みとを打ち消し合わせて、全体の歪みを小さくすることが一応可能である。しかしながら、本願発明者は、このような方法では、積層コンデンサ１全体の歪みがなお残留し、積層コンデンサ１が実装された回路基板から発生する騒音を十分に抑制することができないことを見出した。
【００３４】
以下、本発明の第１の実施形態の電圧平滑化回路を図１を参照してより具体的に説明する。
【００３５】
本実施形態の電圧平滑化回路１１は、直流電源１２に接続されている。より具体的には、図１の破線で囲まれた部分が本実施形態の電圧平滑化回路１１である。電圧平滑化回路１１は、直流電源１２に接続されている。電圧平滑化回路１１は、上記積層コンデンサ１と、レギュレータ１３とを備える。上記レギュレータ１３は、入力端子１３ａと出力端子１３ｂとを有する。
【００３６】
上記積層コンデンサ１の第１容量部Ｃ１と、第２容量部Ｃ２とが直列に接続されている。そして積層コンデンサ１の第１外部電極６と、直流電源１２との間に上記レギュレータ１３が接続されている。レギュレータ１３の入力端子１３ａに、直流電源１２から入力電圧が与えられる。なお、後述するように、この入力電圧の所定の時間期間の平均値を、本実施形態では、第２電圧Ｖｍｏｎとしている。レギュレータ１３は、電圧変換回路であり、第２電圧Ｖｍｏｎを変換し、出力端子１３ｂから第１電圧Ｖｒｅｇを出力する。第１電圧Ｖｒｅｇは、第１外部電極６を通じて第１容量部Ｃ１に印加される。
【００３７】
上記第１容量部Ｃ１と第２容量部Ｃ２とは、直列に接続されている。第１容量部Ｃ１と第２容量部Ｃ２との間の接続点１５には、上記第２電圧Ｖｍｏｎが与えられる。本実施形態では、Ｖｍｏｎ＜Ｖｒｅｇである。従って、第１容量部Ｃ１では、接続点１５側の端部が低電圧側の端部となり、第１外部電極６側が高電圧側の端部となる。第２容量部Ｃ２では、接続点１５側の端部が高電圧側の端部となり、第２外部電極７側の端部が低電圧側の端部となる。
【００３８】
よって、本実施形態では、第１容量部Ｃ１の低電圧側の端部と、第２容量部Ｃ２の高電圧側の端部とが接続されている。接続点１５と第２外部電極７との間に負荷１４が接続される。すなわち、負荷１４に上記電圧平滑化回路１１の出力が与えられる。本実施形態では、この出力電圧の平滑化が果たされる。
【００３９】
なお、本実施形態では、Ｖｍｏｎ＜Ｖｒｅｇとされていたが、Ｖｍｏｎ＞Ｖｒｅｇとされていてもよい。また、第２容量部Ｃ２の高電圧側の端部は、第１容量部Ｃ１の高電圧側の端部に接続されていてもよい。
【００４０】
さらに、第１容量部Ｃ１と第２容量部Ｃ２との電気的接続は、積層コンデンサ１内で、すなわち、第３内部電極５と第３外部電極８を介して行われているが、積層コンデンサ１が搭載される回路基板上の電気配線を用いて行ってもよい。
【００４１】
特許文献１に記載のように、第１容量部と第２容量部を逆相で駆動したとしても、第１容量部と第２容量部における伸縮を完全に打ち消し合うことはできなかった。これは、第１容量部及び第２容量部のそれぞれにおいて、印加される電位差と歪みとの関係を示す電圧歪み曲線が非線形であることによる。
【００４２】
これに対して、本実施形態では、電圧歪み曲線が非線形であっても、以下に述べるように、積層コンデンサ１全体の歪みを効果的に小さくすることができる。
【００４３】
前述したように、本実施形態では、所定の時間期間に入力される電圧の平均値を求めて上記第２電圧Ｖｍｏｎとする。
【００４４】
第２容量部Ｃ２に加わる電位差ΔＶ２は、第２電圧Ｖｍｏｎである。他方、第１容量部Ｃ１に加わる電位差ΔＶ１は、第１電圧Ｖｒｅｇ−第２電圧Ｖｍｏｎとなる。
【００４５】
レギュレータ１３は、電位差ΔＶ２が増加した場合に、ΔＶ１を減少させ、逆に、ΔＶ２が減少した場合に、ΔＶ１を増大させるように、与えられた第２電圧Ｖｍｏｎから出力する第１電圧Ｖｒｅｇを求め、出力する。
【００４６】
図１（ｂ）は、第２の対応テーブル１８を示す。第２の対応テーブル１８には、第２電圧Ｖｍｏｎと、該第２電圧Ｖｍｏｎに対して第１電圧Ｖｒｅｇとの対応関係が含まれている。この第２の対応テーブル１８がメモリ１６に予め記憶されている。すなわち、前述したΔＶ２が増加した場合に、ΔＶ１を減少させ、ΔＶ２が減少した場合に、ΔＶ１を増大させるような関係にある第２電圧と第１電圧との対応関係が予め記憶されている。レギュレータ１３は、第２の対応テーブル１８を用い、第２電圧Ｖｍｏｎに応じた第１電圧Ｖｒｅｇを算出し、出力する。
【００４７】
積層コンデンサ１全体の歪みを小さくし得ることを、図４を参照してより詳細に説明する。図４の曲線Ｓ２は、第２容量部Ｃ２において印加される電圧と歪みとの関係を示す電圧歪み曲線である。曲線Ｓ１は、第１容量部Ｃ１に印加される電圧と、歪みとの関係を示す電圧歪み曲線である。曲線Ｓ１と曲線Ｓ２は類似の曲線であるが、積層コンデンサＣ１に印加される電圧は第１電圧Ｖｒｅｇ(一定)と第２電圧Ｖｍｏｎ(変動)との電位差であるため、説明の都合上、曲線Ｓ２とは左右反転して、第１電圧Ｖｒｅｇを基準として曲線Ｓ１を示している。電圧歪み曲線Ｓ１及び電圧歪み曲線Ｓ２はいずれも非線形である。従って、第１容量部Ｃ１と第２容量部Ｃ２とを単純に逆相で駆動したとしても、積層コンデンサ１全体の歪みが残る。よって、積層コンデンサ１全体の歪みをより一層小さくすることは困難である。
【００４８】
図４において電圧歪み曲線Ｓ１，Ｓ２の左側のグラフは、第１容量部Ｃ１及び第２容量部Ｃ２における歪みの時間変化を示す。曲線Ｔ１及び曲線Ｔ２が、それぞれ第１容量部Ｃ１及び第２容量部Ｃ２における歪みの時間変化である。第２電圧Ｖｍｏｎは、負荷１４の変動によってその電圧が変化する。従って、第１容量部Ｃ１には上記第２電圧Ｖｍｏｎの変化に伴って正の歪みΔＳｕ１と負の歪みΔＳｄ１が生じる。第２容量部Ｃ２では、正の歪みΔＳｕ２と負の歪みΔＳｄ２とが発生する。
【００４９】
なお、正の歪みとは例えば歪みが増える方向をいい、負の歪みとは逆に歪みが減る方向をいうものとする。
【００５０】
第１容量部Ｃ１と第２容量部Ｃ２とは、逆相で駆動されているが、前述したように、電圧歪み曲線Ｓ１，Ｓ２が非線形である。そのため、第１容量部Ｃ１における正の歪みΔＳｕ１の大きさと、負の歪みΔＳｄ１の大きさが異なっている。同様に、第２容量部Ｃ２においても、正の歪みΔＳｕ２の大きさと、負の歪みΔＳｄ２との大きさとが異なっている。従って、第１容量部Ｃ１における歪みと、第２容量部Ｃ２における歪みは完全には打ち消し合わない。
【００５１】
しかしながら、本実施形態では、電位差ΔＶ２が増大もしくは減少したときに、第1電圧Ｖｒｅｇをオフセットさせながら、電位差ΔＶ１を減少もしくは増大させているため、両者の差の残留成分Ｚを著しく小さくすることができる。それによって、積層コンデンサ１全体の歪みをより一層小さくすることとなり、騒音を抑制することができる。
【００５２】
図５は、本発明の第２の実施形態の電圧平滑化回路におけるレギュレータによる積層コンデンサの電圧制御方法を説明するための図である。第２の実施形態においても、第１の実施形態と同じ積層コンデンサ１を用いている。第２の実施形態が第１の実施形態と異なるところは、第２電圧Ｖｍｏｎの求め方である。従って、第２の実施形態における電圧平滑化回路は第１の実施形態について示した電圧平滑化回路１１と同様である。
【００５３】
第２の実施形態では、レギュレータ１３において、現に与えられている入力電圧を第２電圧Ｖｍｏｎとする。すなわち、所定の時間期間の平均値を採用せず、現に入力端子１３ａに与えられている電圧を第２電圧Ｖｍｏｎとする。
【００５４】
第２の実施形態においても、レギュレータ１３は第２の対応テーブル１８が記憶されているメモリ１６と接続されている。そして、与えられた第２電圧Ｖｍｏｎに応じた第１電圧Ｖｒｅｇを出力端子１３ｂから出力する。
【００５５】
図５に示すように、本実施形態においても、電圧歪み曲線Ｓ１１，Ｓ１２は非線形である。なお、電圧歪み曲線Ｓ１１，Ｓ１２は、それぞれ、第１容量部Ｃ１及び第２容量部Ｃ２の電圧歪み曲線である。
【００５６】
図５において、電圧歪み曲線Ｓ１１，Ｓ１２の左側に、第１容量部Ｃ１及び第２容量部Ｃ２における歪みの時間変化を示す曲線Ｔ１１、Ｔ１２が記載されている。電圧歪み曲線Ｓ１１，Ｓ１２が非線形であるため、やはり、積層コンデンサ全体の歪みを打ち消し合いにより無くすことはできない。すなわち残留成分Ｚが生じる。
【００５７】
本実施形態では、上記レギュレータ１３において、入力端子１３ａに与えられた第２電圧Ｖｍｏｎに応じて、第２の対応テーブル１８に記憶されていた第２電圧Ｖｍｏｎに応じた第１電圧Ｖｒｅｇを出力端子１３ｂから出力する。第２の対応テーブル１８に記憶されている対応関係は、前述したように、第２容量部Ｃ２に印加される電位差ΔＶ２が増加した場合に、第１容量部Ｃ１に印加される電位差ΔＶ１を減少させ、電位差ΔＶ２が減少した場合に、電位差ΔＶ１を増大させるように定められている。
【００５８】
従って、図５において、電圧歪み曲線Ｓ１１，Ｓ１２の下方に示すように、時間ｔの変化に伴って、電位差ΔＶ２と電位差ΔＶ１とが変化することになる。なお、電位差ΔＶ１の時間変化を図５の最下方に示すこととする。
【００５９】
第２の実施形態のように、現に入力されている第２電圧Ｖｍｏｎに応じてリアルタイムで制御し、制御電圧としての第１電圧Ｖｒｅｇを出力してもよい。それによって、第１の実施形態に比べてより細かに積層コンデンサ１に印加する電圧を制御し、積層コンデンサ１全体の歪みをより一層小さくすることとなり、騒音を抑制することができる。
【００６０】
図６（ａ）は本発明の第３の実施形態に係る電圧平滑化回路の回路図であり、図７は、第３の実施形態で用いられているレギュレータの回路図である。
【００６１】
図６（ａ）に示す電圧平滑化回路２１は、第１容量部Ｃ１及び第２容量部Ｃ２を有する積層コンデンサ１を用いている。また、電圧平滑化回路２１は、レギュレータ２３を備える。電圧平滑化回路２１は直流電源２２に接続されており、負荷２４に所定の電圧の電流を出力する。直流電源２２は、第２電圧Ｖｍｏｎを出力する。この第２電圧Ｖｍｏｎが、レギュレータ２３の入力端子２３ａに与えられる。レギュレータ２３は、第２電圧Ｖｍｏｎに応じた第１電圧Ｖｒｅｇを出力端子２３ｂから出力する。
【００６２】
本実施形態では、直流電源２２に第２外部電極７が接続されている。他方、第１容量部Ｃ１に接続されている第１外部電極６は、レギュレータ２３の出力端子２３ｂに接続されている。従って、第３外部電極８はアース電位に接続されることとなる。よって、本実施形態では、第１容量部Ｃ１においては、第１外部電極６側の端部が高電圧側の端部であり、接続点２６側の端部が低電圧側の端部となる。第２容量部Ｃ２においても、第２外部電極７側の端部が高電圧側の端部となり、接続点２６側の端部が低電圧側の端部となる。すなわち、第１容量部Ｃ１の低電圧側の端部と、第２容量部Ｃ２の低電圧側の端部とが電気的に接続されている。
【００６３】
第１容量部Ｃ１と第２容量部Ｃ２との上記電気的接続は、積層コンデンサ１内で、すなわち、第３内部電極５と第３外部電極８を介して行われているが、積層コンデンサ１外の例えば回路基板上の配線によって行われてもよい。
【００６４】
本実施形態では、第１容量部Ｃ１と第２容量部Ｃ２とが上記のように接続されており、負荷２４が、第３外部電極８と電源電圧Ｖｍｏｎとの間に接続されている。
【００６５】
レギュレータ２３は、図７に示す回路構成を有する。すなわち、レギュレータ２３は、入力端子２３ａと出力端子２３ｂとを有する。入力端子２３ａと出力端子２３ｂとの間に演算増幅器３１が接続されている。演算増幅器３１は、第１入力端３１ａと第２入力端３１ｂとを有する。第１入力端３１ａと入力端子２３ａとの間に、コンデンサＣ３及び抵抗Ｒｓが直列に接続されている。第１入力端３１ａと出力端との間に抵抗Ｒｆが接続されている。
【００６６】
上記演算増幅器３１、抵抗Ｒｓ及び抵抗Ｒｆにより反転増幅器が構成されている。
【００６７】
第２入力端３１ｂは可変抵抗Ｒｏに接続されている。可変抵抗Ｒｏは、一方端がアース電位に接続されており、他方端が電源電圧に接続されている。
【００６８】
本実施形態では、上記反転増幅回路が備えられているため、第２電圧Ｖｍｏｎに対して、位相が反転された第１電圧Ｖｒｅｇが第１容量部Ｃ１に印加される。従って、第１容量部Ｃ１における歪みと、第２容量部Ｃ２における歪みが打ち消し合うこととなる。本実施形態では、さらに、上記可変抵抗Ｒｏの値を調整することにより、入力された第２電圧Ｖｍｏｎを、第１電圧Ｖｒｅｇに変換し、出力端子２３ｂから出力する。
【００６９】
なお、第１電圧Ｖｒｅｇの値は、第１及び第２の実施形態と同様にして求めることができる。すなわち、予め第２電圧Ｖｍｏｎに応じて定められた第１電圧Ｖｒｅｇとの対応関係を含む第２の対応テーブルを用いて第１電圧Ｖｒｅｇを算出してもよい。それによって、本実施形態においても、第２容量部の印加されている電位差ΔＶ２が増加した場合に、第１容量部Ｃ１に印加される電位差ΔＶ１が減少するようにして、電位差ΔＶ２が減少した場合に、電位差ΔＶ１が増加するようにして、歪みの残留成分を減少させることができる。
【００７０】
なお、本実施形態では、上記可変抵抗Ｒｏの抵抗値を変化させることにより、第１電圧Ｖｒｅｇを制御したが、演算増幅器の増幅率、すなわち抵抗Ｒｆと抵抗Ｒｓとの比を調整することによっても、第１電圧Ｖｒｅｇの大きさを調整することができる。
【００７１】
従って、図６（ｂ）に示す第１の対応テーブル１８Ａを第１のメモリ１６Ａに記憶させておいてもよい。
【００７２】
第１の対応テーブル１８Ａには、オフセット抵抗である可変抵抗Ｒｏの値または増幅率と、第２電圧Ｖｍｏｎとの対応が記載されている。
【００７３】
なお、上記可変抵抗Ｒｏの調整と、上記演算増幅率の双方を採用してもよい。
【００７４】
第１〜第３の実施形態に用いられる積層コンデンサを図２及び図３に示したが、本発明において用いられる第１，第２容量部を有する積層コンデンサはこれに限定されるものではない。
【００７５】
図８及び図９（ａ）〜（ｃ）は、本発明の電圧平滑化回路で用いられる積層コンデンサの変形例を示す。図８は正面断面図であり、図９（ａ）〜（ｃ）は各平面断面図である。
【００７６】
積層コンデンサ４１は、積層体４２を有する。積層体４２内においては、誘電体層４２Ｘと、第１内部電極４３、第２内部電極４４と、第３内部電極４５とが積層されている。積層体４２内に、第１内部電極４３、第２内部電極４４及び第３内部電極４５が配置されている。本実施形態では、図９（ａ）に示すように、ある高さ位置においては、第１内部電極４３と第２内部電極４４とが積層方向と直交する方向に並設されている。他の高さ位置においても、第２内部電極４４と第１内部電極４３が、積層方向と直交する方向に並んでいる。そして、第１内部電極４３と第３内部電極４５とが誘電体層を介して重なり合っている部分において第１容量部が構成されている。第２内部電極４４と第３内部電極４５とが誘電体層４２Ｘを介して重なり合っている部分において第２容量部が構成されている。その他の点については、積層コンデンサ１と同様である。
【００７７】
積層コンデンサ４１のように、第１容量部と第２容量部とが積層する方向に直交する方向に並んでいてもよい。上述してきた各実施形態の電圧平滑化回路において、上記積層コンデンサ１に印加する電圧を上記のように制御することにより、電圧平滑化回路から歪みの少ない電圧を出力することができる。
【００７８】
本発明によれば、積層コンデンサ全体の歪みを抑制することできるので、騒音が生じ易い積層コンデンサを用いた場合、本発明は特に効果的である。このような積層コンデンサとしては、前述した比誘電率が高い誘電体を用いた積層セラミックコンデンサの他、高容量の積層セラミックコンデンサ、内部電極積層数が多い積層セラミックコンデンサ、内部電極間に挟まれた誘電体層の厚みが薄い積層セラミックコンデンサなどが挙げられる。
【００７９】
より具体的には、静電容量が１μＦ以上、特に１０μＦ以上の積層セラミックコンデンサでは、騒音が生じ易いため、本発明がより効果的である。
【００８０】
また、比誘電率が３０００以上の誘電体を用いた積層セラミックコンデンサにおいても本発明は特に効果的である。さらに、内部電極間に挟まれた誘電体層の厚みが１μｍ以下の積層セラミックコンデンサを用いた場合においても、本発明は特に効果的である。
【００８１】
また、本発明に係る電圧平滑化回路は、様々な電源部分に用い得るが、特に、以下のＤＣ−ＤＣ変換回路、チャージポンプあるいはＡＣ−ＤＣコンバータなどの電圧変換回路において好適に用いられる。
【００８２】
図１０に示すＤＣ−ＤＣ変換回路５１は、ＤＣ−ＤＣ変換回路ユニット５２を有する。ＤＣ−ＤＣ変換回路ユニット５２は、電源５３に接続されている。この電源５３とＤＣ−ＤＣ変換回路ユニット５２との間に、コンデンサＣ４が接続されている。ＤＣ−ＤＣ変換回路ユニット５２と負荷回路５４との間にコンデンサＣ５が接続されている。このコンデンサＣ４及び／またはコンデンサＣ５を用いて、上記電圧平滑化回路を構成してもよい。より具体的には、コンデンサＣ４を上記第１容量部として、コンデンサＣ５を上記第２容量部として用いてもよい。あるいは、コンデンサＣ４を２つの容量部に分割し、２つの容量部を第１容量部及び第２容量部として用いてもよい。さらに、コンデンサＣ５を２つの容量部に分割し、２つの容量部を第１容量部及び第２容量部として用いてもよい。いずれの場合においても、ＤＣ−ＤＣ変換回路５１から発生する騒音を効果的に抑制し得る。
【００８３】
図１１に示すチャージポンプ回路６１では、電源６２にスイッチ６３，６４を介して負荷６５が接続されている。そして、負荷６５と並列にコンデンサＣ７が接続されている。コンデンサＣ６の一端がスイッチ６３とスイッチ６４との間の接続点に接続されている。コンデンサＣ６の他端は、スイッチ６６に接続されている。スイッチ６６のコンデンサＣ６が接続されている側と反対側の第１，第２の端部のうち一方が電源６７に接続されている。このようなチャージポンプ回路６１のコンデンサＣ６やコンデンサＣ７を用いて上記本発明の電圧平滑化回路を構成してもよい。より具体的には、コンデンサＣ６を上記第１容量部として、コンデンサＣ７を上記第２容量部として用いてもよい。あるいは、コンデンサＣ６を２つの容量部に分割し、２つの容量部を第１容量部及び第２容量部として用いてもよい。さらに、コンデンサＣ７を２つの容量部に分割し、２つの容量部を第１容量部及び第２容量部として用いてもよい。いずれの場合においても、リップルにより生じ得る騒音を効果的に抑制することができる。
【００８４】
図１２に示すＡＣ−ＤＣコンバータ７１は、ＡＣ−ＤＣ変換回路ユニット７２を有する。ＡＣ−ＤＣ変換回路ユニット７２に負荷７４が接続されている。この負荷７４に並列にコンデンサＣ８が接続されている。このコンデンサＣ８についても、本発明の電圧平滑化回路を構成するように用いてもよい。その場合において、ＡＣ−ＤＣ変換回路ユニット７２と負荷７４との間に電圧平滑化回路が構成されることになるため、騒音を効果的に抑制することができる。
【符号の説明】
【００８５】
１…積層コンデンサ
２…積層体
２Ｘ…誘電体層
２ａ…第１主面
２ｂ…第２主面
２ｃ…第１端面
２ｄ…第２端面
２ｅ…第１側面
２ｆ…第２側面
３…第１内部電極
４…第２内部電極
５…第３内部電極
６…第１外部電極
７…第２外部電極
８…第３外部電極
１１…電圧平滑化回路
１２…直流電源
１３…レギュレータ
１３ａ…入力端子
１３ｂ…出力端子
１４…負荷
１５…接続点
１６…メモリ
１６Ａ…第１のメモリ
１８…第２の対応テーブル
１８Ａ…第１の対応テーブル
２１…電圧平滑化回路
２２…直流電源
２３…レギュレータ
２４…負荷
２６…接続点
３１…演算増幅器
３１ａ…第１入力端
３１ｂ…第２入力端
４１…積層コンデンサ
４２…積層体
４２Ｘ…誘電体層
４３…第１内部電極
４４…第２内部電極
４５…第３内部電極
５１…ＤＣ−ＤＣ変換回路
５２…ＤＣ−ＤＣ変換回路ユニット
５３…電源
５４…負荷回路
６１…チャージポンプ回路
６２，６７…電源
６３，６４，６６…スイッチ
６５…負荷
７１…ＡＣ−ＤＣコンバータ
７２…ＡＣ−ＤＣ変換回路ユニット
７４…負荷
【図１】
2015216741.tif 000003
【図２】
2015216741.tif 000004
【図３】
2015216741.tif 000005
【図４】
2015216741.tif 000006
【図５】
2015216741.tif 000007
【図６】
2015216741.tif 000008
【図７】
2015216741.tif 000009
【図８】
2015216741.tif 000010
【図９】
2015216741.tif 000011
【図１０】
2015216741.tif 000012
【図１１】
2015216741.tif 000013
【図１２】
2015216741.tif 000014