(57)【要約】【課題】トランジスタのオフを簡素な構成で保持できること。【解決手段】トランジスタと、前記トランジスタに逆並列に接続されるダイオードと、  前記ダイオードに並列に接続される電流経路と、前記電流経路に直列に挿入されるキャパシタと、前記ダイオードに流れる順方向電流と同方向の電流が前記電流経路を流れることで前記キャパシタに発生する負電圧を用いて、前記トランジスタの制御電極に前記トランジスタの閾値未満の電圧を印加する印加手段と、前記順方向電流とは逆方向の電流が前記キャパシタに流れることを阻止する阻止手段とを備える、半導体装置。【選択図】図１
2015216710.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタと、
前記トランジスタに逆並列に接続されるダイオードと、
前記ダイオードに並列に接続される電流経路と、
前記電流経路に直列に挿入されるキャパシタと、
前記ダイオードに流れる順方向電流と同方向の電流が前記電流経路を流れることで前記キャパシタに発生する負電圧を用いて、前記トランジスタの制御電極に前記トランジスタの閾値未満の電圧を印加する印加手段と、
前記順方向電流とは逆方向の電流が前記キャパシタに流れることを阻止する阻止手段とを備える、半導体装置。
【請求項２】
前記印加手段を前記制御電極と前記キャパシタとの間に備える、請求項１に記載の半導体装置。
【請求項３】
前記印加手段は、前記トランジスタがオフのときオンし、前記トランジスタがオンのときオフするスイッチを有する、請求項２に記載の半導体装置。
【請求項４】
前記スイッチに直列に接続され、前記キャパシタから前記制御電極に流れる電流を阻止するダイオード部を備える、請求項３に記載の半導体装置。
【請求項５】
前記阻止手段を前記電流経路に備える、請求項１から４のいずれか一項に記載の半導体装置。
【請求項６】
前記阻止手段は、
前記トランジスタがオフのときオンし、前記トランジスタがオンのときオフするスイッチング素子と、
前記スイッチング素子に逆並列に接続されるダイオード部とを有する、請求項５に記載の半導体装置。
【請求項７】
前記阻止手段は、
前記トランジスタがオフのときオフし、前記トランジスタがオンのときオンするスイッチング素子と、
前記スイッチング素子に逆並列に接続される第１のダイオード部と、
前記第１のダイオード部の順方向電流が流れるように前記スイッチング素子に直列に接続される第２のダイオード部とを有する、請求項５に記載の半導体装置。
【請求項８】
前記阻止手段は、前記スイッチング素子と前記キャパシタとの接続をオンオフする第２のスイッチング素子を備え、
前記第２のスイッチング素子は、前記キャパシタと前記第２のスイッチング素子との間の第１のノードの電圧が前記スイッチング素子と前記第２のスイッチング素子との間の第２のノードの電圧よりも高いことが検知されるとオンし、前記第１のノードの電圧が前記第２のノードの電圧よりも低いことが検知されるとオフする、請求項６又は７に記載の半導体装置。
【請求項９】
前記阻止手段は、前記ダイオードに流れる順方向電流が減少する期間及び前記トランジスタに電流が流れている期間、前記逆方向の電流が前記キャパシタに流れることを阻止する、請求項５から８のいずれか一項に記載の半導体装置。
【請求項１０】
前記キャパシタに並列に接続され、前記キャパシタに生ずる電圧を負値にクランプするクランプ手段を備える、請求項１から９のいずれか一項に記載の半導体装置。
【請求項１１】
請求項１から１０のいずれか一項に記載の半導体装置を備え、
前記トランジスタのオンオフによって電力を入出力間で変換する電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタのオフを保持する技術に関する。
【背景技術】
【０００２】
トランジスタのオフを保持するため、トランジスタがオフ状態でトランジスタのゲート−エミッタ間に負電圧を供給する直流電源を備えた駆動回路が知られている（例えば、特許文献１を参照）。特許文献１の駆動回路では、直流電源の電源電圧によってトランジスタのゲート−エミッタ間に負電圧を印加することによって、トランジスタのオフ期間中にトランジスタが誤ってオンすることを防止している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１７９８２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の従来技術では、負電圧を供給する直流電源を用意しなければ、トランジスタのオフを保持できない。そのような直流電源を構成するには、複数の素子や大きなスペースが必要なため、コストが高くなりやすい。
【０００５】
そこで、トランジスタのオフを簡素な構成で保持できる、半導体装置及び電力変換装置の提供を目的とする。
【課題を解決するための手段】
【０００６】
一つの案では、
トランジスタと、
前記トランジスタに逆並列に接続されるダイオードと、
前記ダイオードに並列に接続される電流経路と、
前記電流経路に直列に挿入されるキャパシタと、
前記ダイオードに流れる順方向電流と同方向の電流が前記電流経路を流れることで前記キャパシタに発生する負電圧を用いて、前記トランジスタの制御電極に前記トランジスタの閾値未満の電圧を印加する印加手段と、
前記順方向電流とは逆方向の電流が前記キャパシタに流れることを阻止する阻止手段とを備える、半導体装置が提供される。
【発明の効果】
【０００７】
一態様によれば、トランジスタのオフを簡素な構成で保持できる。
【図面の簡単な説明】
【０００８】
【図１】半導体装置の一例を示す図
【図２】交流電流波形の一例を示す図
【図３】電力変換装置の一例を示す図
【図４】半導体装置の一例を示す図
【図５】半導体装置の一例を示す図
【図６】半導体装置の一例を示す図
【図７】負電圧発生時の波形の一例を示す図
【図８】半導体装置の一例を示す図
【図９】負電圧の波形の一例を示す図
【図１０】負電圧の波形の一例を示す図
【図１１】半導体装置の一例を示す図
【図１２】半導体装置の一例を示す図
【図１３】半導体装置の一例を示す図
【図１４】半導体装置の動作波形の一例を示す図
【発明を実施するための形態】
【０００９】
＜駆動装置１について＞
図１は、半導体装置の一実施形態である駆動装置１の一例を示す構成図である。駆動装置１は、集積回路により形成された構成を有する半導体デバイスでもよいし、ディスクリート部品により形成された構成を有する半導体デバイスでもよい。
【００１０】
駆動装置１は、例えば、トランジスタＳ１をオンオフ駆動することによって、第１の導電部６１又は第２の導電部６２に接続される誘導性の負荷（例えば、インダクタ、モータなど）を駆動する手段を備えた半導体回路である。
【００１１】
導電部６１は、電源の正極等の高電源電位部に導電的に接続される電流経路であり、高電源電位部に他のスイッチング素子又は負荷を介して間接的に接続されてもよい。導電部６２は、電源の負極等の低電源電位部（例えば、グランド電位部）に導電的に接続される電流経路であり、低電源電位部に他のスイッチング素子又は負荷を介して間接的に接続されてもよい。
【００１２】
駆動装置１は、半導体素子１０と、経路３１と、キャパシタＣ１と、印加部３５と、阻止部３０とを備えている。半導体素子１０は、トランジスタＳ１と、ダイオードＤ１とを備えている。
【００１３】
トランジスタＳ１は、ゲート電極Ｇに印加されるゲート電圧Ｖｇにより制御される絶縁ゲート型のトランジスタの一例であり、ゲート電圧Ｖｇの電圧値に従ってオンオフするスイッチング素子である。
【００１４】
トランジスタＳ１は、例えば、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor），ＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）などのパワートランジスタ素子である。図１には、トランジスタＳ１がＩＧＢＴである場合が例示されている。以下、説明の便宜上、トランジスタＳ１がＩＧＢＴであるとして、説明する。ＭＯＳＦＥＴの場合であれば、「コレクタ」を「ドレイン」に、「エミッタ」を「ソース」に置き換えて読むとよい。
【００１５】
トランジスタＳ１は、ゲート電極Ｇと、コレクタ電極Ｃと、エミッタ電極Ｅとを有している。ゲート電極Ｇは、トランジスタＳ１をオン又はオフさせる電圧値にゲート電圧Ｖｇを制御するゲート駆動回路に接続される制御電極である。コレクタ電極Ｃは、ノードｃに接続され、ノードｃを介して導電部６１に接続される第１の主電極である。エミッタ電極Ｅは、ノードｄに接続され、ノードｄを介して導電部６２に接続される第２の主電極である。
【００１６】
ダイオードＤ１は、トランジスタＳ１に逆並列に接続されるダイオードの一例であり、トランジスタＳ１のエミッタ電極Ｅに接続されるアノードと、トランジスタＳ１のコレクタ電極Ｃに接続されるカソードとを有する還流ダイオードである。
【００１７】
半導体素子１０は、例えば、トランジスタＳ１がＩＧＢＴである場合、トランジスタＳ１とダイオードＤ１とが共通の半導体基板に設けられたダイオード内蔵ＩＧＢＴであってもよい。ダイオード内蔵ＩＧＢＴは、ダイオードのアノード電極とＩＧＢＴのエミッタ電極とを共通電極とし、ダイオードのカソード電極とＩＧＢＴのコレクタ電極とを共通電極とした構造を有している。ダイオード内蔵ＩＧＢＴは、逆導通ＩＧＢＴ（Reverse  Conducting（ＲＣ）‐ＩＧＢＴ）とも称される。
【００１８】
経路３１は、ダイオードＤ１に並列に接続される電流経路の一例である。経路３１は、例えば、トランジスタＳ１のコレクタ電極Ｃ及びダイオードＤ１のカソードにノードｃで接続される一端と、トランジスタＳ１のエミッタ電極Ｅ及びダイオードＤ１のアノードにノードｄで接続される他端とを有している。
【００１９】
キャパシタＣ１は、経路３１に直列に挿入されるキャパシタの一例である。例えば、キャパシタＣ１は、ノードｃに阻止部３０を介して接続される一方の端部３３と、ノードｄに接続される他方の端部３４とを有している。端部３３は、例えば、阻止部３０を介してトランジスタＳ２のコレクタ電極Ｃ及びダイオードＤ１のカソードにノードｃで接続される。端部３４は、例えば、トランジスタＳ１のエミッタ電極Ｅ及びダイオードＤ１のアノードにノードｄで接続される。
【００２０】
印加部３５は、ダイオードＤ１に流れる順方向電流Ｉｄと同方向の電流Ｉｃが経路３１を流れることでキャパシタＣ１に発生する負電圧を用いて、トランジスタＳ１のゲート電極ＧにトランジスタＳ１の閾値電圧Ｖｔｈ１未満の電圧を印加する印加手段の一例である。順方向電流Ｉｄが流れる方向（つまり、ダイオードＤ１の順方向）とは、ダイオードＤ１のアノードからカソードへの方向である。
【００２１】
例えば、駆動装置１は、印加部３５をゲート電極ＧとキャパシタＣ１との間に備えている。ゲート電極Ｇは、印加部３５を介してキャパシタＣ１の端部３３に接続され、印加部３５の一端は、ノードａでゲート電極Ｇに接続され、印加部３５の他端は、ノードｂでキャパシタＣ１の端部３３に接続される。
【００２２】
阻止部３０は、順方向電流Ｉｄとは逆方向の電流（すなわち、図示の電流Ｉｃとは逆向きの電流）がキャパシタＣ１に流れることを阻止する阻止手段の一例である。
【００２３】
例えば、駆動装置１は、電流Ｉｃが阻止部３０に流れるように阻止部３０を経路３１に備え、阻止部３０は、キャパシタＣ１に直列に接続されるように経路３１に直列に挿入される。例えば、阻止部３０の一端は、ノードｃでトランジスタＳ１のコレクタ電極Ｃ及びダイオードＤ１のカソードに接続され、阻止部３０の他端は、ノードｂでキャパシタＣ１の端部３３に接続される。
【００２４】
図２は、導電部６２を流れる電流Ｉｓｗの交流波形の一例を示す図である。導電部６２は、キャパシタＣ１の端部３４とトランジスタＳ１のエミッタ電極ＥとダイオードＤ１のアノードとにノードｄで接続される電流経路である。
【００２５】
正の電流Ｉｓｗは、トランジスタＳ１に流れる主電流ＩｅがトランジスタＳ１のオン期間にコレクタ電極Ｃからエミッタ電極Ｅへの方向に流れている状態、つまりトランジスタＳ１の通電状態を表す。一方、負の電流Ｉｓｗは、順方向電流Ｉｄ及び電流ＩｃがトランジスタＳ１のオフ期間に流れている状態、つまりダイオードＤ１の通電状態を表す。
【００２６】
ダイオードＤ１の通電状態では、電流Ｉｃが経路３１に流れるため、トランジスタＳ１のエミッタ電極Ｅを基準電位（ゼロ）とすると、キャパシタＣ１の電圧Ｖｎは負電圧となる。電圧Ｖｎは、ノードｂの電圧であり、言い換えれば、キャパシタＣ１の端部３３と端部３４との間の電位差である。
【００２７】
印加部３５は、キャパシタＣ１に充電された負電圧を用いて、トランジスタＳ１のゲート電極ＧにトランジスタＳ１の閾値電圧Ｖｔｈ１未満の電圧をトランジスタＳ１のオフ期間中に印加することによって、トランジスタＳ１のオフを保持する。
【００２８】
電流Ｉｓｗが負から正に反転した状態では（すなわち、ダイオードＤ１の通電状態からトランジスタＳ１の通電状態に切り替わった状態では）、電流Ｉｃに対して反対向きの逆流電流は、阻止部３０により阻止される。よって、キャパシタＣ１に充電された負電荷の放電を防止でき、正電圧がキャパシタＣ１に充電されることを防止できる。
【００２９】
したがって、本実施形態によれば、負電圧をキャパシタを用いて生成できるため、負電圧の生成に直流電源を用いる場合に比べて簡素な構成で負電圧を生成できる。よって、キャパシタに発生する負電圧を用いて、オフ期間中のトランジスタＳ１を簡素な構成でオフ状態で保持でき、コストを低減できる。また、トランジスタＳ１のゲート電圧Ｖｇを負電圧を用いて閾値電圧Ｖｔｈ１未満に下げるため、オフ期間中のトランジスタＳ１が誤ってオンしにくくなる。
【００３０】
例えば、ノイズなどによりゲート電極Ｇに瞬間的に発生する電流Ｉｇと、印加部３５の抵抗成分Ｒｓｗ１との積が、閾値電圧Ｖｔｈ１を超えるとトランジスタＳ１は誤ってオンする。よって、
Ｖｎ＋Ｉｇ×Ｒｓｗ１＜Ｖｔｈ１
を満たすことが必要である。本実施形態の場合、電圧Ｖｎを負の値にできる。そのため、ノイズなどによりゲート電極Ｇに発生する電圧を下げることができ、オフ期間中のトランジスタＳ１が誤ってオンしにくくなる。
【００３１】
また、負電圧の使用により、印加部３５に含まれるオフ保持用経路のインピーダンスが比較的高くても、トランジスタＳ１のオフを保持可能な電圧マージンを確保できるため、オフ保持用経路の簡素化とコストダウンができる。
【００３２】
また、電流Ｉｓｗが負から正に反転しても、阻止部３０により、キャパシタＣ１に正電圧が発生することを防止できる。例えば、図２に示されるように、阻止部３０は、少なくとも、順方向電流Ｉｄが減少する期間（ｔ１−ｔ２）及びトランジスタＳ１に主電流Ｉｅが流れている期間（ｔ２−ｔ３）、電流Ｉｃとは逆向きの電流がキャパシタＣ１に流れることを阻止するとよい。これにより、キャパシタＣ１に正電圧が発生することを防止できる。
【００３３】
＜電力変換装置１０１について＞
上述又は後述の本実施形態の駆動装置が単数又は複数使用される装置として、例えば、トランジスタＳ１のオンオフ駆動によって電力を入出力間で変換する電力変換装置が挙げられる。電力変換装置の具体例として、直流電力を昇圧又は降圧するコンバータ、直流電力と交流電力との間で電力変換するインバータなどが挙げられる。
【００３４】
図３は、複数の駆動装置１を備える電力変換装置１０１の一例を示す図である。電力変換装置１０１は、誘導性の負荷７０が接続される中間ノード５１に対してハイサイドとローサイドのそれぞれに設けられたトランジスタＳ１が直列に接続されたアーム回路５０を備えている。
【００３５】
ハイサイドのトランジスタＳ１Ｈに接続される導電部６１Ｈは、高電源電位部６３に導電的に接続され、トランジスタＳ１Ｈに接続される導電部６２Ｈは、ローサイドのトランジスタＳ１Ｌ又は負荷７０を介して低電源電位部６４に間接的に接続される。一方、ローサイドのトランジスタＳ１Ｌに接続される導電部６２Ｌは、低電源電位部６４に導電的に接続され、トランジスタＳ１Ｌに接続される導電部６１Ｌは、トランジスタＳ１Ｈ又は負荷７０を介して高電源電位部６３に間接的に接続される。
【００３６】
電力変換装置１０１は、３相式のモータを駆動するインバータとして使用される場合、３相式のモータの相数と同数の３個のアーム回路５０を並列に備えている。
【００３７】
＜駆動装置２について＞
図４は、半導体装置の一実施形態である駆動装置２の一例を示す構成図である。上述の実施形態と同様の構成及び効果についての説明は省略する。図４は、印加部３５と阻止部３０のそれぞれの具体例を示す。
【００３８】
駆動装置２の印加部３５は、スイッチＳＷ１を有している。スイッチＳＷ１は、例えば、トランジスタ等のスイッチング素子である。スイッチＳＷ１は、例えば、トランジスタＳ１がオフのときオンし、トランジスタＳ１がオンのときオフするスイッチの一例である。スイッチＳＷ１はトランジスタＳ１がオフのときオンするので、順方向電流Ｉｄ及び電流Ｉｃが流れているときにキャパシタＣ１に充電される負電圧を、オフ期間中のトランジスタＳ１のゲート電極Ｇに印加できる。一方、スイッチＳＷ１はトランジスタＳ１がオンのときオフすることにより、閾値電圧Ｖｔｈ１以上のゲート電圧ＶｇがトランジスタＳ１のオン期間中にキャパシタＣ１に印加されないため、キャパシタＣ１の負電荷がトランジスタＳ１のオン期間中に放電することを防止できる。
【００３９】
駆動装置２の印加部３５は、経路３２を有している。経路３２は、例えば、トランジスタＳ１のゲート電極Ｇにノードａで接続される一端と、キャパシタＣ１の端部３３にノードｂで接続される他端とを有する電流経路である。スイッチＳＷ１は、経路３２に直列に挿入されるとよい。
【００４０】
駆動装置２の阻止部３０は、トランジスタＳ２とダイオードＤ２とを有している。トランジスタＳ２は、トランジスタＳ１がオフのときオンし、トランジスタＳ１がオンのときオフするスイッチング素子の一例である。トランジスタＳ２は、キャパシタＣ１に直列に接続されるように経路３１に直列に挿入されている。トランジスタＳ２は、例えば、トランジスタＳ１と同一の構成を有し、サイズ比は同一でも相違してもよい。ダイオードＤ２は、トランジスタＳ２に逆並列に接続されるダイオード部の一例である。ダイオードＤ２は、トランジスタＳ２のエミッタ電極に接続されるアノードと、トランジスタＳ２のコレクタ電極に接続されるカソードとを有する還流ダイオードである。
【００４１】
トランジスタＳ１とトランジスタＳ２は、別々のゲート電圧によって駆動され、トランジスタＳ１はゲート電圧Ｖｇｍに従ってオンオフされ、トランジスタＳ２はゲート電圧Ｖｇｓに従ってオンオフする。つまり、トランジスタＳ１とトランジスタＳ２を独立に制御でき、両者のオンタイミング又はオフタイミングを一致させたりずらしたりすることができる。
【００４２】
トランジスタＳ１がオフのときトランジスタＳ２がオンすることで、順方向電流Ｉｄ及び電流Ｉｃが流れているときにダイオードＤ２の順方向電圧による損失を低減できる。また、トランジスタＳ１がオフのときトランジスタＳ２がオンすることで、順方向電流Ｉｄ及び電流Ｉｃが流れているときにキャパシタＣ１に充電される負電圧を電圧Ｖｍまで下げることができる（キャパシタＣ１に充電される負電圧の絶対値を上げることができる）。電圧Ｖｍは、トランジスタＳ１のコレクタ電極Ｃの電圧である。負電圧の絶対値が上がることで、オフ期間中のトランジスタＳ１のゲート電圧Ｖｇを一層下げることができるため、誤オンの強化を図ることができる。
【００４３】
一方、トランジスタＳ１がオンのときトランジスタＳ２がオフすることで、負電圧に充電されたキャパシタＣ１がトランジスタＳ１のオン期間中に放電することをダイオードＤ２によって阻止できる。
【００４４】
＜駆動装置３について＞
図５は、半導体装置の一実施形態である駆動装置３の一例を示す構成図である。上述の実施形態と同様の構成及び効果についての説明は省略する。図５は、印加部３５と阻止部３０のそれぞれの具体例を示す。
【００４５】
駆動装置３の阻止部３０は、トランジスタＳ２とダイオードＤ２とダイオードＤ３とを有している。トランジスタＳ２は、トランジスタＳ１がオフのときオフし、トランジスタＳ１がオンのときオンするスイッチング素子の一例である。ダイオードＤ２は、トランジスタＳ２に逆並列に接続された第１のダイオード部の一例である。ダイオードＤ３は、ダイオードＤ２の順方向電流が流れるようにトランジスタＳ２に直列に接続される第２のダイオードの一例である。ダイオードＤ３は、キャパシタＣ１に直列に接続されるように経路３１に挿入される。
【００４６】
トランジスタＳ１とトランジスタＳ２は、共通のゲート電圧Ｖｇによってオンオフ駆動される。トランジスタＳ１のオンのときトランジスタＳ２もオンするため、ダイオードＤ３は、電流Ｉｃに対して逆向きの電流がキャパシタＣ１に流れることを防止する。すなわち、負電圧に充電されたキャパシタＣ１がトランジスタＳ１のオン期間中に放電することをダイオードＤ３によって阻止できる。
【００４７】
トランジスタＳ２は、トランジスタＳ１に流れる電流を所定のセンス比で検出するためのセンス素子であってもよい。
【００４８】
＜駆動装置４について＞
図６は、半導体装置の一実施形態である駆動装置４の一例を示す構成図である。上述の実施形態と同様の構成及び効果についての説明は省略する。図６は、ダイオードＤ４，ダイオードＤ５及び抵抗Ｒ１が図５の回路に追加された回路を示す。駆動装置４は、ダイオードＤ４と、ダイオードＤ５と、抵抗Ｒ１と備えている。
【００４９】
ダイオードＤ４は、スイッチＳＷ１に直列に接続され、キャパシタＣ１からゲート電極Ｇに流れる電流を阻止するダイオード部の一例である。ダイオードＤ４の挿入によって、例えば、キャパシタＣ１とゲート電極Ｇの寄生容量と経路３２のインダクタンスなどによるＬＣ共振を抑制できる。
【００５０】
ダイオードＤ５は、キャパシタＣ１に並列に接続され、キャパシタＣ１に生ずる電圧を負値にクランプするクランプ手段の一例である。ダイオードＤ５は、キャパシタＣ１の端部３３に接続されるアノードと、キャパシタＣ１の端部３４に接続されるカソードとを有している。キャパシタＣ１に充電された負電圧がノイズ等によって持ち上がっても、キャパシタＣ１に充電された負電圧をダイオードＤ５の順方向電圧を上限に負値でクランプできる。
【００５１】
抵抗Ｒ１は、例えば、トランジスタＳ２に直列に接続されるシャント抵抗であってもよい。抵抗Ｒ１は、例えば、ダイオードＤ３とキャパシタＣ２との直列回路に並列に接続される。抵抗Ｒ１は、トランジスタＳ２のエミッタ電極とダイオードＤ３のカソードとが接続されるノードｅに接続される一端と、ノードｄに接続される他端とを有する。
【００５２】
センス電圧Ｖｓは、ノードｅの電圧であり、言い換えれば、抵抗Ｒ１の両端電圧である。正のセンス電圧Ｖｓの検出値の大きさに応じて、トランジスタＳ１に流れる主電流Ｉｅの大きさを測定でき、負のセンス電圧Ｖｓの検出値の大きさに応じて、ダイオードＤ１に流れる順方向電流Ｉｄの大きさを測定できる（図７参照）。
【００５３】
また、図７に示されるように、交流の電流Ｉｓｗが通電中にダイオードＤ１，Ｄ２に電流が流れると、センス電圧Ｖｓが負電圧になる。したがって、負のセンス電圧ＶｓよりもダイオードＤ３の順方向電圧分高い負電圧がキャパシタＣ１に充電される。
【００５４】
＜駆動装置５について＞
図８は、半導体装置の一実施形態である駆動装置５の一例を示す構成図である。上述の実施形態と同様の構成及び効果についての説明は省略する。図８は、印加部３５及び阻止部３０のそれぞれの具体例を示す。図８は、図５の阻止部３０に対して、ダイオードＤ３をスイッチＳＷ２に置換し、コンパレータＣＭＰ１を追加した回路を示す。駆動装置５の阻止部３０は、スイッチＳＷ２とコンパレータＣＭＰ１とを備えている。
【００５５】
スイッチＳＷ２は、トランジスタＳ２とキャパシタＣ１との接続をオンオフするスイッチング素子の一例である。スイッチＳＷ２は、例えば、トランジスタＳ２とキャパシタＣ１との間に位置し、トランジスタＳ２とキャパシタＣ１に直列に接続されるように経路３１に直列に挿入されている。スイッチＳＷ２は、ノードｂとノードｅとをショート又はオープン可能に配置されている。
【００５６】
コンパレータＣＭＰ１は、ノードｂの電圧Ｖｎとノードｅの電圧Ｖｓとを比較し、その比較結果に従って、スイッチＳＷ２をオンオフさせる。ノードｂは、スイッチＳＷ２のキャパシタＣ１側の端部とキャパシタＣ１の端部３３との間の第１のノードの一例であり、ノードｅは、スイッチＳＷ２のトランジスタＳ２側の端部とトランジスタＳ２のコレクタ電極との間の第２のノードの一例である。
【００５７】
コンパレータＣＭＰ１は、電圧Ｖｎが電圧Ｖｓよりも高いことを検知したタイミングで、スイッチＳＷ２をターンオンさせるハイレベルの信号Ｓｇを出力することにより、ノードｂとノードｅとをショートさせる。一方、コンパレータＣＭＰ１は、電圧Ｖｎが電圧Ｖｓよりも低いことを検知したタイミングで、スイッチＳＷ２をターンオフさせるローレベルの信号Ｓｇを出力することにより、ノードｂとノードｅとをオープンさせる。
【００５８】
スイッチＳＷ２がオンすることにより、ノードｂとノードｅとが同電位になるため、順方向電流Ｉｄ及び電流Ｉｃが流れているときにキャパシタＣ１に充電される負電圧を電圧Ｖｓまで下げることができる（キャパシタＣ１に充電される負電圧の絶対値を上げることができる）。負電圧の絶対値が上がることで、オフ期間中のトランジスタＳ１のゲート電圧Ｖｇを一層下げることができるため、誤オンの強化を図ることができる。
【００５９】
仮に、ダイオードＤ２に電流が流れているときにスイッチＳＷ２がオンする制御が行われる場合、図９に示されるように、キャパシタＣ１に充電された負電荷が順方向電流Ｉｄ及び電流Ｉｃが減少する期間に放電される。そのため、キャパシタＣ１に充電された負電圧を保つことができない。
【００６０】
しかしながら、電圧Ｖｎが電圧Ｖｓよりも高いと検知されたときにスイッチＳＷ２がオンする制御が行われる場合、図１０に示されるように、キャパシタＣ１に充電された負電荷が順方向電流Ｉｄ及び電流Ｉｃが減少する期間に放電されることを防止できる。そのため、キャパシタＣ１に充電された負電圧を保つことができる。
【００６１】
＜駆動装置６について＞
図１１は、半導体装置の一実施形態である駆動装置６の一例を示す構成図である。上述の実施形態と同様の構成及び効果についての説明は省略する。図１１は、ダイオードＤ４，ダイオードＤ５及び抵抗Ｒ１が図５の回路に追加された回路を示すとともに、スイッチＳＷ２にＮチャネル型のＭＯＳＦＥＴを使用した場合を示す。
【００６２】
＜駆動装置７について＞
図１２は、半導体装置の一実施形態である駆動装置７の一例を示す構成図である。上述の実施形態と同様の構成及び効果についての説明は省略する。図１２は、図１１の回路に対して、スイッチＳＷ２を、Ｎチャネル型のＭＯＳＦＥＴからＰチャネル型のＭＯＳＦＥＴに置換した場合を示す。Ｐチャネル型のＭＯＳＦＥＴの使用に伴い、コンパレータＣＭＰ１において、反転入力端子と非反転入力端子とが置換されている。
【００６３】
＜駆動装置８について＞
図１３は、半導体装置の一実施形態である駆動装置８の一例を示す構成図である。上述の実施形態と同様の構成及び効果についての説明は省略する。駆動装置８は、コンパレータＣＭＰ２と、ゲート駆動回路４０を備えている。また、トランジスタＳ１，Ｓ２にＭＯＳＦＥＴが使用されている。
【００６４】
トランジスタＳ１とトランジスタＳ２は、ゲート駆動回路４０によって制御される別々のゲート電圧によって駆動され、トランジスタＳ１はゲート電圧Ｖｇｍに従ってオンオフされ、トランジスタＳ２はゲート電圧Ｖｇｓに従ってオンオフする。つまり、トランジスタＳ１とトランジスタＳ２を独立に制御でき、両者のオンタイミング又はオフタイミングを一致させたりずらしたりすることができる。
【００６５】
コンパレータＣＭＰ２は、センス電圧Ｖｓが負であることを検出することによって、順方向電流Ｉｄ及び電流Ｉｃが流れていることを検出できる。コンパレータＣＭＰ２は、センス電圧Ｖｓが負であるとき、ハイレベルの信号Ｓｇ２を出力する。
【００６６】
ゲート駆動回路４０は、トランジスタＳ１をオン又はオフさせる駆動信号Ｓ０にかかわらず、センス電圧Ｖｓが負であるとき（信号Ｓｇ２がハイレベルであるとき）、トランジスタＳ２及びスイッチＳＷ１をオンさせる論理回路を有している。駆動信号Ｓ０は、例えば、駆動装置８よりも上位の制御回路（例えば、マイクロコンピュータ等）からの指令信号である。
【００６７】
ゲート駆動回路４０は、順方向電流Ｉｄ及び電流Ｉｃが流れているときに、駆動信号Ｓ０の指令内容にかかわらずトランジスタＳ２をオンすることができるため、順方向電流Ｉｄ及び電流Ｉｃが流れているときにキャパシタＣ１に充電される負電圧を電圧Ｖｍまで下げることができる（図１４参照）。つまり、キャパシタＣ１に充電される負電圧の絶対値を上げることができる。負電圧の絶対値が上がることで、オフ期間中のトランジスタＳ１のゲート電圧Ｖｇを一層下げることができるため、誤オンの強化を図ることができる。
【００６８】
以上、半導体装置及び電力変換装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【符号の説明】
【００６９】
１，２，３，４，５，６  駆動装置
１０  半導体素子
３０  阻止部
３１，３２  経路
３３，３４  端部
３５  印加部
４０  ゲート駆動回路
５０  アーム回路
５１  中間ノード
６１，６２  導電部
６３  高電源電位部
６４  低電源電位部
７０  負荷
１０１  電力変換装置
Ｄ１  ダイオード
Ｄ２  ダイオード（ダイオード部又は第１のダイオード部の一例）
Ｄ３  ダイオード（第２のダイオード部の一例）
Ｄ４  ダイオード（ダイオード部の一例）
Ｄ５  ダイオード（クランプ手段の一例）
Ｓ１  トランジスタ
Ｓ２  トランジスタ（スイッチング素子の一例）
ＳＷ１  スイッチ
ＳＷ２  スイッチ（第２のスイッチング素子の一例）
【図１】
2015216710.tif 000003
【図２】
2015216710.tif 000004
【図３】
2015216710.tif 000005
【図４】
2015216710.tif 000006
【図５】
2015216710.tif 000007
【図６】
2015216710.tif 000008
【図７】
2015216710.tif 000009
【図８】
2015216710.tif 000010
【図９】
2015216710.tif 000011
【図１０】
2015216710.tif 000012
【図１１】
2015216710.tif 000013
【図１２】
2015216710.tif 000014
【図１３】
2015216710.tif 000015
【図１４】
2015216710.tif 000016