(57)【要約】【課題】温度変化による割れの発生が低減されるアレイ型受光素子を提供する。【解決手段】結晶構造を有するアレイ型受光素子３ａであって、受光面Ｓｆａと複数の画素ＧＲａとを備え、複数の画素ＧＲａは受光面Ｓｆａにおいて、互いに直交する配列方向Ｄ１１，Ｄ１２に沿って正方格子状に配列され、配列方向Ｄ１１，Ｄ１２はアレイ型受光素子３ａの劈開方向Ｄ２１，Ｄ２２に対し傾斜し、配列方向Ｄ１１，Ｄ１２と劈開方向Ｄ２１，Ｄ２２とは受光面Ｓｆａに沿って延びている。【選択図】図１
2015216172.tif 000002
【特許請求の範囲】
【請求項１】
アレイ型受光素子であって、
受光面と複数の画素とを備え、
前記複数の画素は、前記受光面において、互いに直交する第１及び第２の配列方向に沿って正方格子状に配列され、
前記第１及び第２の配列方向は、前記受光面の上から見て、当該アレイ型受光素子の結晶構造の劈開方向に対して傾斜し、
前記第１及び第２の配列方向と、前記劈開方向とは、前記受光面に沿って延びている、
アレイ型受光素子。
【請求項２】
前記第１又は第２の配列方向の何れか一方の基準方向における前記複数の画素それぞれの一辺の長さをＬ１と表し、前記複数の画素のうち前記基準方向における隣接画素の間隔をＬ２と表し、前記受光面の上から見た前記基準方向と前記劈開方向との成す鋭角をαと表し、αの正接をｔａｎ（α）と表すと、Ｌ１，Ｌ２，αは、Ｌ２／Ｌ１≦ｔａｎ（α）≦Ｌ１／Ｌ２の式を満たす、
請求項１に記載のアレイ型受光素子。
【請求項３】
支持基体と積層体とを更に備え、
前記積層体は、前記受光面と、前記複数の画素と、複数のメサ部とを備え、
前記複数のメサ部は、前記支持基体の上に設けられ、
前記複数の画素のそれぞれは、前記複数のメサ部のそれぞれによって画定される、
請求項１又は２に記載のアレイ型受光素子。
【請求項４】
支持基体と積層体とを更に備え、
前記積層体は、前記受光面と、前記複数の画素と、複数の選択拡散領域とを備え、
前記複数の画素のそれぞれは、前記複数の選択拡散領域のそれぞれによって画定される、
請求項１又は２に記載のアレイ型受光素子。
【請求項５】
前記支持基体の材料は、ＩｎＰであり、
前記積層体は、受光層を備え、
前記受光層は、ＩｎＧａＡｓ／ＧａＡｓＳｂ多重量子井戸構造、ＧａＩｎＮＡｓ／ＧａＡｓＳｂ多重量子井戸構造の何れかを備える、
請求項３又は４に記載のアレイ型受光素子。
【請求項６】
前記支持基体の材料は、ＧａＳｂであり、
前記積層体は、受光層を備え、
前記受光層は、ＩｎＡｓ／ＧａＳｂ多重量子井戸構造、ＩｎＡｓＳｂ／ＩｎＧａＳｂ多重量子井戸構造の何れかを備える、
請求項３又は４に記載のアレイ型受光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アレイ型受光素子に関する。
【背景技術】
【０００２】
特許文献１は、近赤外域に受光感度を有する受光素子等に関する技術を開示する。受光素子は、ＩＩＩ−Ｖ族化合物半導体積層構造とＩＩＩ−Ｖ族化合物半導体の拡散濃度分布調整層とを備え、ＩＩＩ−Ｖ族化合物半導体基板上に形成される。ＩＩＩ−Ｖ族化合物半導体積層構造の受光層は、ｐｎ接合を含む。受光層は、ＩＩＩ−Ｖ族化合物半導体の多重量子井戸構造を含む。拡散濃度分布調整層は、ＩＩＩ−Ｖ族化合物半導体基板と反対側の受光層の面に接する。拡散濃度分布調整層のバンドギャップエネルギは、ＩＩＩ−Ｖ族化合物半導体基板のバンドギャップエネルギより小さい。ｐｎ接合は、不純物元素を受光層内に届くように選択拡散して形成されており、拡散濃度分布調整層内で選択拡散された不純物元素の濃度は、受光層側に向かって５×１０１６／ｃｍ３以下である。受光素子では、ＩｎＰ基板が用いられている。
【０００３】
非特許文献１には、２インチのＳドープＩｎＰ基板（基板面方位は（１００））上にＭＯＶＰＥ法でエピタキシャル成長させることによってアレイ検出器を加工したウェハの写真が掲載されている。このウェハの左下にオリエンテーションフラット（ＯＦ）と称される直線部分が認められる。オリエンテーションフラットは、通常、へき開方向と平行に形成される。また、非特許文献２には、３インチＧａＳｂ基板上にＭＢＥ法でエピタキシャル成長させることによってアレイ検出器を加工したウェハの写真が掲載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４７７１１８５号公報
【非特許文献】
【０００５】
【非特許文献１】Joseph  Boisvert，Takahiro  Isshiki，Rengarajan  Sudharsanan，Ping  Yuan，Paul  McDonald、“Performance  of  Very  Low  Dark  Current  SWIR  PIN  Arrays”、Proceeding  of  SPIE  Vol.6940,69400L-1  (2008)
【非特許文献２】Robert  Rehm，Martin  Walthera，Johannes  Schmitza，Frank  Rutza，Andreas  Worla，Ralf  Scheibnerb，Johann  Zieglerb、“Type-II  Superlattices  −  The  Fraunhofer  Perspective”、Proceeding  of  SPIE  Vol.7660,76601G-1  (2010)
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来、ハイブリッド型検出器は、アレイ型受光素子と信号読み出し回路とがバンプ接続されている。アレイ型受光素子は、ＩｎＰ，ＧａＡｓ，ＧａＳｂなどの化合物半導体基板上に光吸収層を含む単結晶層をエピタキシャル成長して作製される。信号読み出し回路は、シリコンを用いて作製される。ハイブリッド型検出器の暗電流を低減するために、ハイブリッド型検出器は、ペルチェ素子やスターリングクーラ等の電子冷却器で冷却される場合がある。この場合、アレイ型受光素子を構成する半導体材料と信号読み出し回路を構成する材料（シリコン）との熱膨張係数の差が比較的に大きい場合には、熱膨張率の差に起因してアレイ型受光素子に割れが生じる場合がある。そこで、本発明の目的は、上記の事項を鑑みてなされたものであり、温度変化による割れの発生が低減されるアレイ型受光素子を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一態様に係るアレイ型受光素子は、受光面と複数の画素とを備え、前記複数の画素は、前記受光面において、互いに直交する第１及び第２の配列方向に沿って正方格子状に配列され、前記第１及び第２の配列方向は、前記受光面の上から見て、当該アレイ型受光素子の結晶構造の劈開方向に対して傾斜し、前記第１及び第２の配列方向と、前記劈開方向とは、前記受光面に沿って延びている。
【発明の効果】
【０００８】
本発明の一態様に係るアレイ型受光素子によれば、温度変化による割れの発生が低減されるアレイ型受光素子を提供できる。
【図面の簡単な説明】
【０００９】
【図１】実施形態に係るアレイ型受光素子の二例の構成を説明するための図である。
【図２】実施形態に係るアレイ型受光素子の受光面の構成を説明するための図である。
【図３】実施形態に係るアレイ型受光素子の画素幅と画素間隔とを示す図である。
【図４】実施形態に係るメサ型のアレイ型受光素子の製造方法を説明するための図である。
【図５】実施形態に係るメサ型のアレイ型受光素子の製造方法を説明するための図である。
【図６】実施形態に係る拡散型のアレイ型受光素子の製造方法を説明するための図である。
【図７】実施形態に係る拡散型のアレイ型受光素子の製造方法を説明するための図である。
【図８】実施形態に係るアレイ型受光素子が形成されるウェハにおいて画素の配列方向とウェハの劈開方向との関係を説明するための図である。
【発明を実施するための形態】
【００１０】
［本発明の実施形態の説明］
最初に本発明の実施形態を列記して説明する。本発明の一態様に係るアレイ型受光素子は、受光面と複数の画素とを備え、前記複数の画素は、前記受光面において、互いに直交する第１及び第２の配列方向に沿って正方格子状に配列され、前記第１及び第２の配列方向は、前記受光面の上から見て、当該アレイ型受光素子の結晶構造の劈開方向に対して傾斜し、前記第１及び第２の配列方向と、前記劈開方向とは、前記受光面に沿って延びている。このように、本発明の一態様に係るアレイ型受光素子では、複数の画素の配列方向が、受光面の上から見て、アレイ型受光素子の劈開方向に沿っておらず劈開方向に対し傾斜して延びているので、各画素が例えばバンプを介して信号読み出し回路基板に接合され固定されている状態においてアレイ型受光素子を構成する半導体材料と信号読み出し回路を構成する材料との熱膨張係数の差が比較的に大きい場合であっても、アレイ型受光素子の剛性は向上され、熱膨張率の差による割れの発生が低減される。
【００１１】
本発明の一態様に係るアレイ型受光素子において、前記第１又は第２の配列方向の何れか一方の基準方向における前記複数の画素それぞれの一辺の長さをＬ１と表し、前記複数の画素のうち前記基準方向における隣接画素の間隔をＬ２と表し、前記受光面の上から見た前記基準方向と前記劈開方向との成す鋭角をαと表し、αの正接をｔａｎ（α）と表すと、Ｌ１，Ｌ２，αは、Ｌ２／Ｌ１≦ｔａｎ（α）≦Ｌ１／Ｌ２の式を満たすことができる。このように、受光面の上から見て、複数の画素の配列方向がアレイ型受光素子の劈開方向に対し十分に傾斜して延びているので、アレイ型受光素子の剛性もより向上される。
【００１２】
本発明の一態様に係るアレイ型受光素子において、支持基体と積層体とを更に備え、前記積層体は、前記受光面と、前記複数の画素と、複数のメサ部とを備え、前記複数のメサ部は、前記支持基体の上に設けられ、前記複数の画素のそれぞれは、前記複数のメサ部のそれぞれによって画定されることができる。このように、本発明の一態様に係るアレイ型受光素子は、メサ部によって画定される画素を備えるアレイ型受光素子に適用できる。
【００１３】
本発明の一態様に係るアレイ型受光素子において、支持基体と積層体とを更に備え、前記積層体は、前記受光面と、前記複数の画素と、複数の選択拡散領域とを備え、前記複数の画素のそれぞれは、前記複数の選択拡散領域のそれぞれによって画定されることができる。このように、本発明の一態様に係るアレイ型受光素子は、不純物の選択拡散領域によって画定される画素を備えるアレイ型受光素子に適用できる。
【００１４】
本発明の一態様に係るアレイ型受光素子において、前記支持基体の材料は、ＩｎＰであり、前記積層体は、受光層を備え、前記受光層は、ＩｎＧａＡｓ／ＧａＡｓＳｂ多重量子井戸構造、ＧａＩｎＮＡｓ／ＧａＡｓＳｂ多重量子井戸構造の何れかを備えることができる。このように、本発明の一態様に係るアレイ型受光素子は、ＩｎＰの支持基体と、ＩｎＧａＡｓ／ＧａＡｓＳｂ多重量子井戸構造、ＧａＩｎＮＡｓ／ＧａＡｓＳｂ多重量子井戸構造の何れかを備える受光層とを備えるアレイ型受光素子に適用できる。
【００１５】
本発明の一態様に係るアレイ型受光素子において、前記支持基体の材料は、ＧａＳｂであり、前記積層体は、受光層を備え、前記受光層は、ＩｎＡｓ／ＧａＳｂ多重量子井戸構造、ＩｎＡｓＳｂ／ＩｎＧａＳｂ多重量子井戸構造の何れかを備えることができる。このように、本発明の一態様に係るアレイ型受光素子は、ＧａＳｂの支持基体と、ＩｎＡｓ／ＧａＳｂ多重量子井戸構造、ＩｎＡｓＳｂ／ＩｎＧａＳｂ多重量子井戸構造の何れかを備える受光層とを備えるアレイ型受光素子に適用できる。
【００１６】
［本発明の実施形態の詳細］
本発明の実施形態にかかるアレイ型受光素子の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。
【００１７】
図１の（Ａ）部に示す光検出器１ａは、アレイ型受光素子３ａと信号読み出し回路基板５とアンダーフィル７と複数のバンプＰとを備え、アレイ型受光素子３ａは、受光面Ｓｆａと複数の画素ＧＲａとを備え、信号読み出し回路基板５とアレイ型受光素子３ａとは、複数のバンプＰを介してに互いに固定される。アレイ型受光素子３ａと信号読み出し回路基板５との間には、複数のバンプＰが設けられ、アレイ型受光素子３ａと信号読み出し回路基板５と複数のバンプＰとの間にはアンダーフィル７が充填されている。アレイ型受光素子３ａの複数の画素ＧＲａのそれぞれは、メサ部Ｍによって画定される。図１の（Ａ）部は、光検出器１ａの内部を、複数の画素ＧＲａの配列方向Ｄ１１，Ｄ１２によって画定される平面（受光面Ｓｆａに平行な平面）に垂直な平面に沿って見た図である。受光面Ｓｆａは、配列方向Ｄ１１と配列方向Ｄ１２とによって画定される平面に沿って延びる。複数の画素ＧＲａは、図２に示すように、受光面Ｓｆａにおいて、互いに直交する配列方向Ｄ１１と配列方向Ｄ１２とに沿って正方格子状に配列される。配列方向Ｄ１１と配列方向Ｄ１２のそれぞれは、受光面Ｓｆａの上から見て、アレイ型受光素子３ａの劈開方向Ｄ２１と劈開方向Ｄ２２のそれぞれに対し傾斜している。配列方向Ｄ１１、配列方向Ｄ１２、劈開方向Ｄ２１、劈開方向Ｄ２２は、何れも、受光面Ｓｆａに沿って延びている。
【００１８】
アレイ型受光素子３ａは、支持基体３０と積層体３１ａとを備える。積層体３１ａは、受光層３３ａを備える。積層体３１ａは、更に、受光面Ｓｆａと、複数の画素ＧＲａと、複数のメサ部Ｍとを備える。複数のメサ部Ｍは、支持基体３０の上に設けられる。複数の画素ＧＲａのそれぞれは、複数のメサ部Ｍのそれぞれによって画定される。複数のメサ部Ｍのそれぞれの端面Ｍ１は、受光面Ｓｆａに含まれる。
【００１９】
アレイ型受光素子３ａは、反射防止膜８とパッシベーション膜３６ａとｐ側電極３７とｎ側電極３８と配線電極３９とを更に備える。反射防止膜８は、支持基体３０の裏面（積層体３１ａの反対側の表面）に設けられている。積層体３１ａは、バッファ層３２を更に備える。メサ部Ｍは、受光層３３ａと半導体層３４ａとキャップ層３５ａとｐ型領域Ｒａとを備える。支持基体３０の上にバッファ層３２が設けられ、バッファ層３２の上にメサ部Ｍが設けられる。バッファ層３２の上には、受光層３３ａが設けられ、受光層３３ａの上には半導体層３４ａが設けられ、半導体層３４ａの上にはキャップ層３５ａが設けられ、キャップ層３５ａの上にはｐ側電極３７が設けられている。ｐ型領域Ｒａは、キャップ層３５ａの表面から半導体層３４ａの内部に亘って延びている。ｐ側電極３７は、キャップ層３５ａにおけるｐ型領域Ｒａに接している。パッシベーション膜３６ａは、複数のメサ部Ｍを覆うように設けられている。アレイ型受光素子３ａの外縁にｎ側電極３８が設けられており、ｎ側電極３８はバッファ層３２に接している。ｎ側電極３８は、配線電極３９でｐ側電極３７と同じ高さまで引き上げられる。複数のメサ部Ｍのそれぞれのｐ側電極３７は、バンプＰを介して、信号読み出し回路基板５の電極５２に接続される。信号読み出し回路基板５は、基板本体５１と複数の電極５２とを備え、複数の電極５２のそれぞれは、バンプＰを介して、複数のメサ部Ｍのそれぞれのｐ側電極３７に接続される。
【００２０】
また、図１の（Ｂ）部に示す光検出器１ｂは、アレイ型受光素子３ｂと信号読み出し回路基板５とアンダーフィル７と複数のバンプＰとを備え、アレイ型受光素子３ｂは、受光面Ｓｆｂと複数の画素ＧＲｂと、複数のｐ型選択拡散領域Ｒｂとを備え、信号読み出し回路基板５とアレイ型受光素子３ｂとは、複数のバンプＰを介してに互いに固定される。アレイ型受光素子３ｂと信号読み出し回路基板５との間には、複数のバンプＰが設けられ、アレイ型受光素子３ｂと信号読み出し回路基板５と複数のバンプＰとの間にはアンダーフィル７が充填されている。アレイ型受光素子３ｂの複数の画素ＧＲｂのそれぞれは、複数のｐ型選択拡散領域Ｒｂのそれぞれによって画定される。図１の（Ｂ）部は、光検出器１ｂの内部を、複数の画素ＧＲｂの配列方向Ｄ１１，Ｄ１２によって画定される平面（受光面Ｓｆｂに平行な平面）に垂直な平面に沿って見た図である。受光面Ｓｆｂは、配列方向Ｄ１１と配列方向Ｄ１２とによって画定される平面に沿って延びる。複数の画素ＧＲｂは、図２に示すように、受光面Ｓｆｂにおいて、互いに直交する配列方向Ｄ１１と配列方向Ｄ１２とに沿って正方格子状に配列される。配列方向Ｄ１１と配列方向Ｄ１２のそれぞれは、受光面Ｓｆｂの上から見て、アレイ型受光素子３ｂの劈開方向Ｄ２１と劈開方向Ｄ２２のそれぞれに対し傾斜している。配列方向Ｄ１１、配列方向Ｄ１２、劈開方向Ｄ２１、劈開方向Ｄ２２は、何れも、受光面Ｓｆｂに沿って延びている。
【００２１】
アレイ型受光素子３ｂは、支持基体３０と積層体３１ｂとを備える。積層体３１ｂは、受光層３３ｂを備える。積層体３１ｂは、更に、受光面Ｓｆｂと、複数の画素ＧＲｂと、ｐ型の不純物によるｐ型選択拡散領域Ｒｂとを備える。複数の画素ＧＲｂのそれぞれは、ｐ型選択拡散領域Ｒｂによって画定される。
【００２２】
アレイ型受光素子３ｂは、反射防止膜８とパッシベーション膜３６ｂとｐ側電極３７とｎ側電極３８と配線電極３９とマスクＫｂとを更に備える。反射防止膜８は、支持基体３０の裏面（積層体３１ｂの反対側の表面）に設けられている。積層体３１ｂは、バッファ層３２と受光層３３ｂと半導体層３４ｂとキャップ層３５ｂとを更に備える。支持基体３０の上にバッファ層３２が設けられ、バッファ層３２の上に受光層３３ｂが設けられ、受光層３３ｂの上に半導体層３４ｂが設けられ、半導体層３４ｂの上にキャップ層３５ｂが設けられ、キャップ層３５ｂの上にｐ側電極３７が設けられている。ｐ型選択拡散領域Ｒｂは、キャップ層３５ｂの表面から半導体層３４ｂの内部に亘って延びている。ｐ側電極３７は、キャップ層３５ｂにおけるｐ型選択拡散領域Ｒｂに接している。パッシベーション膜３６ｂは、キャップ層３５ｂの表面を覆うように設けられている。アレイ型受光素子３ｂの外縁に沿ってｎ側電極３８が設けられており、ｎ側電極３８はバッファ層３２に接している。ｎ側電極３８は、配線電極３９でｐ側電極３７と同じ高さまで引き上げられる。複数のｐ型選択拡散領域Ｒｂのそれぞれのｐ側電極３７は、バンプＰを介して、信号読み出し回路基板５の電極５２に接続される。信号読み出し回路基板５は、基板本体５１と複数の電極５２とを備え、複数の電極５２のそれぞれは、バンプＰを介して、複数のｐ型選択拡散領域Ｒｂのそれぞれのｐ側電極３７に接続される。
【００２３】
支持基体３０の主面の面方位は（１００）である。支持基体３０の厚みは、例えば、５０μｍの程度である。支持基体３０の主面は、アレイ型受光素子３ａの積層体３１ａ又はアレイ型受光素子３ｂの積層体３１ｂが設けられている面である。
【００２４】
支持基体３０の材料は、半絶縁性又はｎ型のＩｎＰであることができる。支持基体３０の不純物は、例えば、Ｆｅ，Ｓ等である。この場合、バッファ層３２は、ｎ型のＩｎＰであり、アレイ型受光素子３ａの受光層３３ａと、アレイ型受光素子３ｂの受光層３３ｂとは、何れも、ノンドープであり、タイプＩＩのＩｎＧａＡｓ／ＧａＡｓＳｂ多重量子井戸構造（５ｎｍ／５ｎｍの２５０ペア）、タイプＩＩのＧａＩｎＮＡｓ／ＧａＡｓＳｂ多重量子井戸構造（５ｎｍ／５ｎｍの２５０ペア）の何れかを備える。
【００２５】
また、支持基体３０の材料は、ｎ型のＧａＳｂであることもできる。支持基体３０のｎ型不純物は、例えば、Ｔｅ等である。この場合、バッファ層３２は、ｎ型のＧａＳｂであり、アレイ型受光素子３ａの受光層３３ａと、アレイ型受光素子３ｂの受光層３３ｂとは、何れも、ノンドープであり、タイプＩＩのＩｎＡｓ／ＧａＳｂ多重量子井戸構造（２．８ｎｍ／２．１ｎｍの３００ペア）、タイプＩＩのＩｎＡｓＳｂ／ＩｎＧａＳｂ多重量子井戸構造（２．８ｎｍ／２．１ｎｍの３００ペア）の何れかを備える。
【００２６】
バッファ層３２は、０．２μｍの程度の厚みと、１×１０１８ｃｍ−３〜３×１０１８ｃｍ−３のキャリア濃度とを備える。
【００２７】
アレイ型受光素子３ａの半導体層３４ａとアレイ型受光素子３ｂの半導体層３４ｂとは、何れも、例えば、ＩｎＧａＡｓ層であり、１μｍの程度の厚みを備える。アレイ型受光素子３ａのキャップ層３５ａとアレイ型受光素子３ｂのキャップ層３５ｂとは、何れも、例えば、ＩｎＰ層であり、０．８μｍの程度の厚みを備える。アレイ型受光素子３ａのｐ型領域Ｒａは、例えばＺｎの不純物を含み、キャップ層３５ａの表面から半導体層３４ａの内部に亘って延びている。アレイ型受光素子３ｂのｐ型選択拡散領域Ｒｂは、例えばＺｎの不純物を含み、キャップ層３５ｂの表面から半導体層３４ｂの内部に亘って延びている。
【００２８】
また、図３に示すように、配列方向Ｄ１１又は配列方向Ｄ１２の何れか一方の基準方向における複数の画素ＧＲａ（又は画素ＧＲｂ）それぞれの一辺の長さをＬ１と表し、複数の画素ＧＲａ（又は画素ＧＲｂ）のうちこの基準方向における隣接画素の間隔をＬ２と表し、受光面Ｓｆａ（又は受光面Ｓｆｂ）の上から見て、この基準方向と劈開方向Ｄ２１又は劈開方向Ｄ２２との成す鋭角をαと表し、αの正接をｔａｎ（α）と表すと、Ｌ１，Ｌ２，αは、Ｌ２／Ｌ１≦ｔａｎ（α）≦Ｌ１／Ｌ２の式を満たす。図３は、配列方向Ｄ１１と配列方向Ｄ１２とによって画定される平面に垂直な平面であって配列方向Ｄ１１に沿って延びる平面におけるアレイ型受光素子３ａ，３ｂの内部の様子を模式的に示す図である。
【００２９】
アレイ型受光素子３ａは、例えば、３２０×２５６の画素ＧＲａを備え、アレイ型受光素子３ｂも、例えば、３２０×２５６の画素ＧＲｂを備える。画素ＧＲａは、受光面Ｓｆａの上から見て、略正方形を備え、画素ＧＲｂも、受光面Ｓｆｂの上から見て、略正方形を備える。Ｌ１は、例えば、２０μｍの程度であり、Ｌ２は、例えば、５μｍの程度である。また、αは、例えば、４５度であることができる。
【００３０】
なお、図２に示すように、配列方向Ｄ１１と配列方向Ｄ１２とは、互いに直交しており、劈開方向Ｄ２１と劈開方向Ｄ２２とは、互いに直交している。配列方向Ｄ１１と劈開方向Ｄ２１とは、鋭角の角度αを成して互いに傾斜している。配列方向Ｄ１２と劈開方向Ｄ２２とは、鋭角の角度αを成して互いに傾斜している。複数の画素ＧＲａの配列方向と、複数の画素ＧＲｂの配列方向とは、共に、配列方向Ｄ１１及び配列方向Ｄ１２で表され、アレイ型受光素子３ａの劈開方向と、アレイ型受光素子３ｂの劈開方向とは、共に、劈開方向Ｄ２１及び劈開方向Ｄ２２で表される。
【００３１】
以上説明した構成のアレイ型受光素子３ａ（アレイ型受光素子３ｂ）では、複数の画素ＧＲａ（画素ＧＲｂ）の配列方向Ｄ１１及び配列方向Ｄ１２が、受光面Ｓｆａ（受光面Ｓｆｂ）の上から見て、アレイ型受光素子３ａ（アレイ型受光素子３ｂ）の劈開方向Ｄ２１及び劈開方向Ｄ２２に沿っておらず劈開方向Ｄ２１及び劈開方向Ｄ２２に対し角度αだけ傾斜して延びているので、各画素ＧＲａ（画素ＧＲｂ）がバンプＰを介して信号読み出し回路基板５に接合され固定されている状態においてアレイ型受光素子３ａ（アレイ型受光素子３ｂ）を構成する半導体材料と信号読み出し回路基板５を構成する材料との熱膨張係数の差が比較的に大きい場合であっても、アレイ型受光素子３ａ（アレイ型受光素子３ｂ）の剛性は向上され、熱膨張率の差による割れの発生が低減される。
【００３２】
図４及び図５を参照して、光検出器１ａの製造方法の主要な工程を説明する。まず、図４の（Ａ）部に示すように、ウェハ３ａ１を用意し、ウェハ３ａ１の表面ＦａにマスクＳａを設ける。ウェハ３ａ１は、基板３０１とバッファ層３２１と受光層３３１と半導体層３４１とキャップ層３５１とｐ型領域Ｒａ１とを備える。バッファ層３２１と受光層３３１と半導体層３４１とキャップ層３５１とは、ＭＯＶＰＥ法を用いたエピタキシャル成長によって基板３０１の主面上で順次形成されており、基板３０１と格子整合している。ｐ型領域Ｒａ１は、基板３０１の主面にバッファ層３２１と受光層３３１と半導体層３４１とキャップ層３５１とが設けられたウェハをＺｎの拡散原料であるＺｎ３Ｐ２と共に石英アンプルに収容し、摂氏５００度の電気炉で４５分程度で熱処理することによって形成する、又は、エピタキシャル成長中にＺｎをドーピングして形成する。
【００３３】
基板３０１のこの主面は、（１００）の面方位を備える。基板３０１は、例えば２インチの基板であり、３５０μｍ程度の厚みを備える。アレイ型受光素子３ａの支持基体３０は、後の工程によって基板３０１から形成される。支持基体３０と基板３０１とは、外形の形状以外の他の点で同様の構成を備える。
【００３４】
アレイ型受光素子３ａのバッファ層３２は、後の工程によってバッファ層３２１から形成される。バッファ層３２とバッファ層３２１とは、外形の形状以外の他の点で同様の構成を備える。アレイ型受光素子３ａの受光層３３ａは、後の工程によって受光層３３１から形成される。受光層３３ａと受光層３３１とは、外形の形状以外の点で同様の構成を備える。アレイ型受光素子３ａの半導体層３４ａは、後の工程によって半導体層３４１から形成される。半導体層３４ａと半導体層３４１とは、外形の形状以外の点で同様の構成を備える。アレイ型受光素子３ａのキャップ層３５ａは、後の工程によってキャップ層３５１から形成される。キャップ層３５ａとキャップ層３５１とは、外形の形状以外の点で同様の構成を備える。アレイ型受光素子３ａのｐ型領域Ｒａは、後の工程によってｐ型領域Ｒａ１から形成される。ｐ型領域Ｒａとｐ型領域Ｒａ１とは、外形の形状以外の点で同様の構成を備える。
【００３５】
マスクＳａは、０．３μｍの程度の厚みを備える。アレイ型受光素子３ａのメサ部Ｍは、マスクＳａを用いて形成される。マスクＳａの材料は、ＳｉＮである。マスクＳａは、図８に示すように、矩形状の複数のマスク領域Ｍｕａを備えるマスクパターンを備える。このマスクパターンは、まずプラズマＣＶＤ法によってウェハ３ａ１の表面ＦａにＳｉＮ膜を形成した後に、フォトリソグラフィによって形成する。マスクＳａの複数のマスク領域Ｍｕａは、互いに同様の構成の例えば９程度のユニットＵａに分けられている。各ユニットＵａも複数のマスク領域Ｍｕａを備える。表面Ｆａにおいて、各ユニットＵａにおける複数のマスク領域Ｍｕａは、アレイ型受光素子３ａの複数のメサ部Ｍの配置に対応するように、配列方向Ｄ１１及び配列方向Ｄ１２に沿って３２０×２５５のアレイ状に配置されている。配列方向Ｄ１１又は配列方向Ｄ１２の何れか一方の基準方向におけるマスク領域Ｍｕａの一辺の長さは、Ｌ１の程度であり、この基準方向における隣接のマスク領域Ｍｕａの間隔は、Ｌ２の程度である。マスク領域Ｍｕａの平面形状は、メサ部Ｍの端面Ｍ１の形状と同様である。
【００３６】
配列方向Ｄ１１と劈開方向Ｄ２１とは、鋭角の角度αを成して互いに傾斜している。配列方向Ｄ１２と劈開方向Ｄ２２とは、鋭角の角度αを成して互いに傾斜している。劈開方向Ｄ２１及び劈開方向Ｄ２２は、ウェハ３ａ１の劈開方向であり、アレイ型受光素子３ａの劈開方向と同じである。劈開方向Ｄ２１は、ウェハ３ａ１のＯＦの面（０−１−１）に平行であり、劈開方向Ｄ２１は、ウェハ３ａ１のＩＦの面（０−１１）に平行である。
【００３７】
次に、図４の（Ｂ）部に示すように、マスクＳａを用いてウェハ３ａ１をエッチングすることによって複数のメサ部Ｍを備えるウェハ３ａ２を形成する。このエッチングによって、受光層３３ａが受光層３３１から形成され、半導体層３４ａが半導体層３４１から形成され、キャップ層３５ａがキャップ層３５１から形成される。メサ部Ｍが、画素ＧＲａに対応する。各ユニットＵａは、３２０×２５６のアレイ状に配置されたメサ部Ｍを含む。
【００３８】
次に、ウェハ３ａ２からマスクＳａを除去した後に、図４の（Ｃ）部に示すように、メサ部Ｍの側面及び端面Ｍ１とエッチングによって露出されたバッファ層３２１の表面とを覆うように、パッシベーション膜３６ａ１を形成し、パッシベーション膜３６ａ１を備えるウェハ３ａ３を形成する。
【００３９】
次に、図４の（Ｄ）部に示すように、ウェハ３ａ３のパッシベーション膜３６ａ１に複数の開口を設けることによってパッシベーション膜３６ａ１からパッシベーション膜３６ａ２を形成し、パッシベーション膜３６ａ２の複数の開口のそれぞれを介してｎ側電極３８と複数のｐ側電極３７とを設け、複数のｐ側電極３７とｎ側電極３８と配線電極３９とを備えるウェハ３ａ４を形成する。複数のｐ側電極３７のそれぞれは、複数のメサ部Ｍのそれぞれの端面Ｍ１の上に配置され、複数のメサ部Ｍのそれぞれに接触する。ｎ側電極３８は、バッファ層３２１に接触する。ｎ側電極３８は、配線電極３９によりｐ側電極３７と同じ高さまで引き上げられる。
【００４０】
次に、図５の（Ａ）部に示すように、ウェハ３ａ４に複数のバンプＰを設け、ダイシングによって複数のユニットＵａのそれぞれを切り出す。この切り出したユニットＵａが、図５の（Ａ）部に示すチップ３ａ５である。複数のバンプＰのそれぞれは、チップ３ａ５の複数のｐ側電極３７のそれぞれとｎ側電極３８とに設けられる。このダイシングによって、ウェハ３ａ４のパッシベーション膜３６ａ２がパッシベーション膜３６ａに形成され、バッファ層３２１がバッファ層３２に形成され、基板３０１が支持基体３０２に形成される。
【００４１】
次に、図５の（Ｂ）部に示すように、チップ３ａ５を信号読み出し回路基板５に接合する。信号読み出し回路基板５の複数の電極５２のそれぞれは、複数のバンプＰのそれぞれに接合される。この接合によって、チップ３ａ５は、チップ３ａ５の複数のｐ側電極３７のそれぞれに接合されたバンプＰ（画素ＧＲａ毎のバンプＰ）を介して信号読み出し回路基板５に固定される。
【００４２】
次に、図５の（Ｃ）部に示すように、信号読み出し回路基板５とチップ３ａ５と複数のバンプＰとの間にアンダーフィル７を充填し、この後、図５の（Ｄ）部に示すように、支持基体３０２の裏面を研磨し、支持基体３０２から領域３０３を除去することによって支持基体３０２を薄化し、この薄化によって支持基体３０２が支持基体３０に形成される。支持基体３０２が支持基体３０に形成されることによってチップ３ａ５がアレイ型受光素子３ａに形成される。以上の図４及び図５に示す工程によって、アレイ型受光素子３ａと信号読み出し回路基板５とアンダーフィル７と複数のバンプＰとを備える光検出器１ａが形成される。
【００４３】
次に、図６及び図７を参照して、光検出器１ｂの製造方法の主要な工程を説明する。まず、図６の（Ａ）部に示すように、ウェハ３ｂ１を用意し、ウェハ３ｂ１の表面ＦｂにマスクＫｂ１を設ける。ウェハ３ｂ１は、基板３０１とバッファ層３２１と受光層３３１と半導体層３４１とキャップ層３５１とマスクＫｂ１とを備える。バッファ層３２１と受光層３３１と半導体層３４１とキャップ層３５１は、ＭＯＶＰＥ法を用いたエピタキシャル成長によって基板３０１の主面上で順次形成されており、基板３０１と格子整合している。
【００４４】
アレイ型受光素子３ｂの支持基体３０は、後の工程によって基板３０１から形成される。支持基体３０と基板３０１とは、外形の形状以外の他の点で同様の構成を備える。アレイ型受光素子３ｂのバッファ層３２は、後の工程によってバッファ層３２１から形成される。バッファ層３２とバッファ層３２１とは、外形の形状以外の他の点で同様の構成を備える。アレイ型受光素子３ｂの受光層３３ｂは、後の工程によって受光層３３１から形成される。受光層３３ｂと受光層３３１とは、外形の形状以外の点で同様の構成を備える。アレイ型受光素子３ｂの半導体層３４ｂは、後の工程によって半導体層３４１から形成される。半導体層３４ｂと半導体層３４１とは、外形の形状以外の点で同様の構成を備える。アレイ型受光素子３ｂのキャップ層３５ｂは、後の工程によってキャップ層３５１から形成される。キャップ層３５ｂとキャップ層３５１とは、外形の形状以外の点で同様の構成を備える。
【００４５】
マスクＫｂ１は、０．１μｍの程度の厚みを備える。アレイ型受光素子３ｂのｐ型選択拡散領域Ｒｂは、マスクＫｂ１を用いて形成される。マスクＫｂ１の材料は、ＳｉＮである。マスクＫｂ１は、図８に示すように、矩形状の複数のマスク領域Ｍｕｂを備えるマスクパターンを備える。このマスクパターンは、まずプラズマＣＶＤ法によってウェハ３ｂ１の表面ＦｂにＳｉＮ膜を形成した後に、フォトリソグラフィによって形成する。マスクＫｂ１の複数のマスク領域Ｍｕｂは、互いに同様の構成の例えば９程度のユニットＵｂに分けられている。各ユニットＵｂも複数のマスク領域Ｍｕｂを備える。表面Ｆｂにおいて、各ユニットＵｂにおける複数のマスク領域Ｍｕｂによって画定される複数の開口は、アレイ型受光素子３ｂの複数のｐ型選択拡散領域Ｒｂの配置に対応するように、配列方向Ｄ１１及び配列方向Ｄ１２に沿って３２０×２５５のアレイ状に配置されている。
【００４６】
配列方向Ｄ１１又は配列方向Ｄ１２の何れか一方の基準方向におけるマスク領域Ｍｕｂの一辺の長さは、Ｌ１の程度であり、この基準方向における隣接のマスク領域Ｍｕｂの間隔は、Ｌ２の程度である。マスク領域Ｍｕｂによって画定される開口の平面形状は、ｐ型選択拡散領域Ｒｂの形状と同様である。配列方向Ｄ１１と劈開方向Ｄ２１とは、鋭角の角度αを成して互いに傾斜している。配列方向Ｄ１２と劈開方向Ｄ２２とは、鋭角の角度αを成して互いに傾斜している。劈開方向Ｄ２１及び劈開方向Ｄ２２は、ウェハ３ｂ１の劈開方向であり、アレイ型受光素子３ｂの劈開方向と同じである。劈開方向Ｄ２１は、ウェハ３ｂ１のＯＦの面（０−１−１）に平行であり、劈開方向Ｄ２１は、ウェハ３ｂ１のＩＦの面（０−１１）に平行である。
【００４７】
次に、図６の（Ｂ）部に示すように、マスクＫｂ１を用いて表面Ｆｂに複数のｐ型選択拡散領域Ｒｂを形成し、複数のｐ型選択拡散領域Ｒｂを備えるウェハ３ｂ２を形成する。ウェハ３ｂ１をＺｎの拡散原料であるＺｎ３Ｐ２と共に石英アンプルに収容し、摂氏５００度の電気炉で４５分程度で熱処理することによって、複数のｐ型選択拡散領域Ｒｂを形成する。
【００４８】
次に、図６の（Ｃ）部に示すように、ユニットＵｂを画定する溝Ｂｂを形成するために、溝Ｂｂの形成箇所を除き表面Ｆｂを覆うようにマスク３６ｂ１を設け、エッチングによって溝Ｂｂを形成し、ウェハ３ａ２において溝Ｂｂが設けられたウェハ３ｂ３を形成する。
このエッチングによって、受光層３３１が受光層３３ｂに形成され、半導体層３４１が半導体層３４ｂに形成され、キャップ層３５１がキャップ層３５ｂに形成され、マスクＫｂ１がマスクＫｂに形成される。
【００４９】
次に、ウェハ３ａ３からマスク３６ｂ１を除去した後に、図６の（Ｄ）部に示すように、エッチング後の表面Ｆｂと溝Ｂｂの表面とを覆うように、複数の開口を備えるパッシベーション膜３６ｂ２を形成し、パッシベーション膜３６ｂ２の複数の開口のそれぞれを介してｎ側電極３８と複数のｐ側電極３７とを設け、複数のｐ側電極３７とｎ側電極３８と配線電極３９とを備えるウェハ３ｂ４を形成する。複数のｐ側電極３７のそれぞれは、複数のｐ型選択拡散領域Ｒｂのそれぞれの上に配置され、複数のｐ型選択拡散領域Ｒｂのそれぞれに接触する。ｎ側電極３８は、バッファ層３２１に接触する。ｎ側電極３８は、配線電極３９によりｐ側電極３７と同じ高さまで引き上げられる。
【００５０】
次に、図７の（Ａ）部に示すよに、ウェハ３ｂ４に複数のバンプＰを設け、ダイシングによって複数のユニットＵｂのそれぞれを切り出す。この切り出したユニットＵｂが、図７の（Ａ）部に示すチップ３ｂ５である。複数のバンプＰのそれぞれは、チップ３ｂ５の複数のｐ側電極３７のそれぞれとｎ側電極３８とに設けられる。このダイシングによって、ウェハ３ｂ４のパッシベーション膜３６ｂ２がパッシベーション膜３６ｂに形成され、バッファ層３２１がバッファ層３２に形成され、基板３０１が支持基体３０２に形成される。チップ３ｂ５において、バッファ層３２と受光層３３ｂと半導体層３４ｂとキャップ層３５ｂとｐ型選択拡散領域Ｒｂとを含む領域が、積層体３１ｂである。
【００５１】
次に、図７の（Ｂ）部に示すように、チップ３ｂ５を信号読み出し回路基板５に接合する。信号読み出し回路基板５の複数の電極５２のそれぞれは、複数のバンプＰのそれぞれに接合される。この接合によって、チップ３ｂ５は、チップ３ｂ５の複数のｐ側電極３７のそれぞれに接合されたバンプＰ（画素ＧＲｂ毎のバンプＰ）を介して信号読み出し回路基板５に固定される。
【００５２】
次に、図７の（Ｃ）部に示すように、信号読み出し回路基板５とチップ３ｂ５と複数のバンプＰとの間にアンダーフィル７を充填し、この後、図７の（Ｄ）部に示すように、支持基体３０２の裏面を研磨し、支持基体３０２から領域３０３を除去することによって支持基体３０２を薄化し、この薄化によって支持基体３０２が支持基体３０に形成される。支持基体３０２が支持基体３０に形成されることによってチップ３ｂ５がアレイ型受光素子３ｂに形成される。以上の図６及び図７に示す工程によって、アレイ型受光素子３ｂと信号読み出し回路基板５とアンダーフィル７と複数のバンプＰとを備える光検出器１ｂが形成される。
【符号の説明】
【００５３】
１ａ，１ｂ…光検出器、３０，３０２…支持基体、３０１…基板、３１ａ，３１ｂ…積層体、３２，３２１…バッファ層、３３１，３３ａ，３３ｂ…受光層、３４１，３４ａ，３４ｂ…半導体層、３５１，３５ａ，３５ｂ…キャップ層、３６ａ，３６ａ１，３６ａ２，３６ｂ，３６ｂ２…パッシベーション膜、３６ｂ１，Ｋｂ，Ｋｂ１，Ｓａ…マスク、３７…ｐ側電極、３８…ｎ側電極、３９…配線電極、３ａ，３ｂ…アレイ型受光素子、３ａ１，３ａ２，３ａ３，３ａ４，３ｂ１，３ｂ２，３ｂ３，３ｂ４…ウェハ、３ａ５，３ｂ５…チップ、５…信号読み出し回路基板、５１…基板本体、５２…電極、７…アンダーフィル、８…反射防止膜、Ｂｂ…溝、Ｄ１１，Ｄ１２…配列方向、Ｄ２１，Ｄ２２…劈開方向、３０３…領域、Ｆａ，Ｆｂ…表面、ＧＲａ，ＧＲｂ…画素、Ｍ…メサ部、Ｍ１…端面、Ｍｕａ…マスク領域、Ｍｕｂ…マスク領域、Ｐ…バンプ、Ｒａ，Ｒａ１…ｐ型領域、Ｒｂ…ｐ型選択拡散領域、Ｓｆａ，Ｓｆｂ…受光面、Ｕａ，Ｕｂ…ユニット。
【図１】
2015216172.tif 000003
【図２】
2015216172.tif 000004
【図３】
2015216172.tif 000005
【図４】
2015216172.tif 000006
【図５】
2015216172.tif 000007
【図６】
2015216172.tif 000008
【図７】
2015216172.tif 000009
【図８】
2015216172.tif 000010