(57)【要約】【課題】異常電流による機器の故障や不具合を防止する保護回路を、Ｎチャネル型ＭＯＳＦＥＴで構成する。【解決手段】保護回路２は、主回路３の電源側に接続されて、モータのコイルＬｕ，Ｌｖ，Ｌｗを駆動する主回路３の各トランジスタＱ１〜Ｑ６に流す電流を抑制する抑制素子Ｑ１１と、各トランジスタＱ１〜Ｑ６の制御に用いるチャージポンプ１３の電圧が印加されると、抑制素子Ｑ１１のゲートの電圧を徐々に上昇させる時定数回路とを有する。【選択図】図１
2015192317.tif 000002
【特許請求の範囲】
【請求項１】
主回路の電源側に接続されて、負荷を駆動する前記主回路に流す電流を抑制する抑制素子と、
前記主回路の制御に用いる昇圧回路の電圧が印加されると、前記抑制素子の制御端子の電圧を徐々に上昇させる緩起動回路と、
を有することを特徴とする保護回路。
【請求項２】
前記抑制素子は、Ｎチャネル型ＭＯＳＦＥＴである、
ことを特徴とする請求項１に記載の保護回路。
【請求項３】
前記緩起動回路は、抵抗とコンデンサとで構成される時定数回路を含む、
ことを特徴とする請求項１に記載の保護回路。
【請求項４】
前記主回路を活線挿抜可能とするか、または、前記主回路が動作中であっても電源を挿抜可能とする、
ことを特徴とする請求項１記載の保護回路。
【請求項５】
前記主回路の電源側に接続されて前記主回路に電源が逆接続された場合の逆電流を防止する逆接続保護素子を更に含み、
前記逆接続保護素子の制御端子は、前記昇圧回路に接続される、
ことを特徴とする請求項１に記載の保護回路。
【請求項６】
前記逆接続保護素子は、Ｎチャネル型ＭＯＳＦＥＴである、
ことを特徴とする請求項５に記載の保護回路。
【請求項７】
複数のＮチャネル型ＭＯＳＦＥＴを単一のパッケージ内にアッセンブルした集積回路に前記抑制素子と前記逆接続保護素子の少なくともどちらか一つを含む、
ことを特徴とする請求項６に記載の保護回路。
【請求項８】
前記抑制素子と前記逆接続保護素子とを単一の集積回路のパッケージ内にアッセンブルした、
ことを特徴とする請求項６に記載の保護回路。
【請求項９】
電源電圧が供給される電源ノードと、
昇圧電圧を有する制御信号に応答して負荷を駆動する主回路と、
前記主回路と前記電源ノードとの間に設けられた電源供給経路と、
前記電源電圧よりも高い昇圧電圧を発生する昇圧回路と、
第１端子、第２端子および第１制御端子を有し、前記電源供給経路に設けられて、前記第１制御端子の印加電圧に応答して前記第１端子と前記第２端子との間の導通状態を制御する抑制素子と、
前記昇圧回路から出力された昇圧電圧が印加されると、前記抑制素子の前記第１制御端子の電圧を徐々に上昇させる緩起動回路と、
を有することを特徴とする駆動回路。
【請求項１０】
前記抑制素子は、Ｎチャネル型ＭＯＳＦＥＴであり、
前記主回路は、前記制御信号を受信する制御端子を有するＮチャネル型ＭＯＳＦＥＴを含む、
ことを特徴とする請求項９に記載の駆動回路。
【請求項１１】
第３端子、第４端子、第２制御端子および寄生ダイオードを有し、前記電源供給経路において前記抑制素子に対して直列に接続され、前記第２制御端子の印加電圧に応答して前記第３端子と前記第４端子との間の導通状態を制御する逆接続保護素子を更に含み、
前記寄生ダイオードのアノードは前記電源ノード側に接続され、
前記寄生ダイオードのカソードは前記主回路側に接続される、
ことを特徴とする請求項９または請求項１０に記載の駆動回路。
【請求項１２】
前記逆接続保護素子は、Ｎチャネル型ＭＯＳＦＥＴであり、
前記第３端子は前記電源ノードに接続され、
前記第４端子は前記抑制素子の前記第１端子または前記第２端子に接続され、
前記第２制御端子は前記昇圧回路に接続される、
ことを特徴とする請求項１１に記載の駆動回路。
【請求項１３】
前記抑制素子と前記逆接続保護素子とを単一のパッケージ内にアッセンブルした、
ことを特徴とする請求項１２に記載の駆動回路。
【請求項１４】
前記逆接続保護素子の前記寄生ダイオードのカソードと前記抑制素子とが前記パッケージ内で共通するノードに接続されている、
ことを特徴とする請求項１３に記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異常電流による機器の故障や不具合を防止する保護回路および駆動回路に関する。
【背景技術】
【０００２】
異常電流による機器の故障や不具合を防止するために、電源オン時の突入電流を抑制し、電源の逆接続から電子回路を保護する保護回路が設けられる。ここで電源の逆接続とは、電源を誤って逆の極性で電子回路に接続することをいう。この保護回路には、Ｐチャネル型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）が使用されることが多かった。
【０００３】
近年、異常電流による機器の故障や不具合を防止する保護機能は、通信機器やサーバに限られず、汎用的なファンモータなどの機器の駆動回路にも要求されるようになった。そのため、標準的にモータドライバＩＣに内蔵し、外付け部品を削減してコンパクトに纏めると共にコストを削減することが必要とされている。
【０００４】
特許文献１の課題には、「システムの製造コストを低減し、このシステムに大きな電流と電圧の状況下で操作できるようにさせ、且つ、システムの安定性を高めるファンモジュールのホットスワップ回路システムを提供する。」と記載されている。解決手段には、「ファンモジュールのホットスワップ回路システムは、ファンモジュールがアプリケーションシステムにホットプラグされた時にファンモジュールの電源を駆動するソフトスタート回路モジュールを含む。このソフトスタート回路モジュールは、コンデンサと電界効果トランジスタを有し、コンデンサは、ソフトスタート回路モジュールの入力電圧が非ゼロ値からゼロ値に切換えられた時、電荷を放電し、電界効果トランジスタは、ソフトスタート回路モジュールの入力電圧が非ゼロ値からゼロ値に切換えられた時、ＯＦＦになる。」と記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３３８３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載のホットスワップ回路は、Ｐチャネル型ＭＯＳＦＥＴを使用している。しかし、Ｐチャネル型ＭＯＳＦＥＴは、Ｎチャネル型ＭＯＳＦＥＴと比較して、チップ面積が大きくて割高であり、かつ、プロセス工程として作りにくい。これらの理由により、近年、Ｐチャネル型ＭＯＳＦＥＴの供給メーカが減少し、製品のラインアップが少なくなり、将来の入手性が不安視されている。これにより、Ｎチャネル型ＭＯＳＦＥＴを使用できる保護回路が必要とされている。
また、特許文献１に記載のホットスワップ回路は、電源の逆接続から電子回路を保護する機能を有していない。
【０００７】
そこで、本発明は、異常電流による機器の故障や不具合を防止する保護回路および駆動回路を、Ｎチャネル型ＭＯＳＦＥＴで構成することを課題とする。
【課題を解決するための手段】
【０００８】
前記した課題を解決するため、本発明の保護回路は、主回路の電源側に接続されて、負荷を駆動する前記主回路に流す電流を抑制する抑制素子と、主回路の制御に用いる昇圧回路の電圧が印加されると、抑制素子の制御端子の電圧を徐々に上昇させる緩起動回路とを有する。
これにより、保護回路は、電源オン時の突入電流を抑制して、異常電流による機器の故障や不具合を防止する。
【０００９】
本発明の駆動回路は、電源電圧が供給される電源ノードと、昇圧電圧を有する制御信号に応答して負荷を駆動する主回路と、この主回路と前記電源ノードとの間に設けられた電源供給経路と、この電源電圧よりも高い昇圧電圧を発生する昇圧回路と、抑制素子と、緩起動回路とを有する。抑制素子は、第１端子、第２端子および第１制御端子を有し、電源供給経路に設けられて、第１制御端子の印加電圧に応答して第１端子と第２端子との間の導通状態を制御する。緩起動回路は、この昇圧回路から出力された昇圧電圧が印加されると、この抑制素子の第１制御端子の電圧を徐々に上昇させる。
これにより、駆動回路は、電源オン時の突入電流を抑制して、異常電流による機器の故障や不具合を防止する。
その他の手段については、発明を実施するための形態のなかで説明する。
【発明の効果】
【００１０】
本発明によれば、異常電流による機器の故障や不具合を防止する保護回路および駆動回路を、Ｎチャネル型ＭＯＳＦＥＴで構成することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態の保護回路とモータドライバと周辺の回路図である。
【図２】第１実施形態における電源オン時のタイムチャートである。
【図３】第２実施形態の集積回路例を示す回路図である。
【図４】比較例の保護回路とモータドライバと周辺の回路図である。
【発明を実施するための形態】
【００１２】
以降、比較例と本発明を実施するための形態とを、各図を参照して詳細に説明する。
（比較例）
図４は、比較例の保護回路２Ｂとモータドライバ１と、その周辺の回路図である。
図４に示すように、モータドライバ１は、レギュレータ１１と、制御部１２と、チャージポンプ１３と、プリドライバ１４とを有する。モータドライバ１は、主回路３を制御してモータを駆動する。モータドライバ１は、電源によって印加される電圧Ｖｃｃにより、主回路３に制御信号を出力する。
【００１３】
保護回路２Ｂは、Ｐチャネル型ＭＯＳＦＥＴで構成される逆接続保護素子Ｑ２２および抑制素子Ｑ２１を有する。保護回路２Ｂは、異常電流による機器の故障や不具合を防止する。保護回路２Ｂは、主回路３を活線挿抜可能とするか、または、主回路３が動作中であっても電源を挿抜可能とする。なお、ここで活線挿抜とは、機器の電源を入れたまま、モータの駆動回路やケーブルを交換することであり、「ホットスワップ」と呼ばれることもある。
抑制素子Ｑ２１は、主回路３の電源側に接続されて、電源オン時の突入電流を抑制する。逆接続保護素子Ｑ２２は、電源の逆接続から電子回路を保護する。
【００１４】
主回路３は、Ｎチャネル型ＭＯＳＦＥＴで構成されるトランジスタＱ１〜Ｑ６と、抵抗Ｒ１〜Ｒ６とを有する。主回路３は、モータドライバ１の制御信号により、負荷である各コイルＬｕ，Ｌｖ，Ｌｗに通電してモータを駆動する。主回路３は、トランジスタＱ１，Ｑ２でＵ相スイッチングレッグを構成し、トランジスタＱ３，Ｑ４でＶ相スイッチングレッグを構成し、トランジスタＱ５，Ｑ６でＷ相スイッチングレッグを構成している。各コイルＬｕ，Ｌｖ，Ｌｗは、Ｙ結線されてモータの三相巻線を構成する。
【００１５】
電源は、ダイオードＤ１を介してモータドライバ１のＶＣＣ端子に接続され、レギュレータ１１とチャージポンプ１３に電圧Ｖｃｃを印加する。レギュレータ１１は、電圧Ｖｃｃを降圧した所定の電圧を、チャージポンプ１３と制御部１２とに印加する。
チャージポンプ１３は、印加される電圧Ｖｃｃを昇圧して、これよりも高い昇圧電圧を発生し、この昇圧電圧を制御部１２とプリドライバ１４とに印加する。チャージポンプ１３は、モータのコイルＬｕ，Ｌｖ，Ｌｗの駆動用の昇圧回路である。チャージポンプ１３には、ＣＰ１端子とＣＰ２端子との間にコンデンサＣ１が接続され、ＶＧ端子を介して電源との間にコンデンサＣ４が接続される。チャージポンプ１３には更に、ＶＭ端子を介して電圧Ｖｄｃが印加される。
【００１６】
更に電源は、Ｐチャネル型ＭＯＳＦＥＴで構成される逆接続保護素子Ｑ２２のドレインに接続される。逆接続保護素子Ｑ２２のゲートは、抵抗Ｒ２３を介してグランドに接続され、抵抗Ｒ２２とツェナーダイオードＤ２１とコンデンサＣ２１の並列接続を介して、自身のソースに接続される。逆接続保護素子Ｑ２２のゲートは更に、抑制素子Ｑ２１のゲートに接続される。逆接続保護素子Ｑ２２は、電源が逆接続されたときに電流を流さず、主回路３を保護する。
抑制素子Ｑ２１のソースは、逆接続保護素子Ｑ２２のソースに接続される。抑制素子Ｑ２１のドレインは、セラミックコンデンサＣ２と電解コンデンサＣ３との並列回路の一端に接続されて平滑化され、かつ主回路３に接続される。これにより抑制素子Ｑ２１は、主回路３に平滑化した電圧Ｖｄｃを印加することができる。
【００１７】
制御部１２は、モータの制御信号をプリドライバ１４に出力する。プリドライバ１４は、この制御信号を適宜昇圧して、主回路３の各トランジスタＱ１〜Ｑ６をオン／オフさせる。モータドライバ１のＣＯＭ端子は、グランドに接続される。
プリドライバ１４は、ＵＨ端子と抵抗Ｒ１とを介してトランジスタＱ１のゲートに接続され、ＵＬ端子と抵抗Ｒ２とを介してトランジスタＱ２のゲートに接続される。トランジスタＱ１のドレインは、抑制素子Ｑ２１のドレインに接続されて、電圧Ｖｄｃが印加される。トランジスタＱ１のソースは、トランジスタＱ２のドレインと、コイルＬｕの一端と、ｕ端子とに接続される。トランジスタＱ２のソースは、グランドに接続される。
【００１８】
プリドライバ１４は、ＶＨ端子と抵抗Ｒ３とを介してトランジスタＱ３のゲートに接続され、ＶＬ端子と抵抗Ｒ４とを介してトランジスタＱ４のゲートに接続される。トランジスタＱ３のドレインは、抑制素子Ｑ２１のドレインに接続されて、電圧Ｖｄｃが印加される。トランジスタＱ３のソースは、トランジスタＱ４のドレインと、コイルＬｖの一端と、ｖ端子とに接続される。トランジスタＱ４のソースは、グランドに接続される。
プリドライバ１４は、ＷＨ端子と抵抗Ｒ５とを介してトランジスタＱ５のゲートに接続され、ＷＬ端子と抵抗Ｒ６とを介してトランジスタＱ６のゲートに接続される。トランジスタＱ５のドレインは、抑制素子Ｑ２１のドレインに接続されて、電圧Ｖｄｃが印加される。トランジスタＱ５のソースは、トランジスタＱ６のドレインと、コイルＬｗの一端と、ｗ端子とに接続される。トランジスタＱ６のソースは、グランドに接続される。
【００１９】
比較例の保護回路２Ｂの動作を、以下に記載する。
（電源が正極性で接続された場合）
保護回路２Ｂに電源が正極性で接続されると、逆接続保護素子Ｑ２２のドレインに電圧Ｖｃｃが印加される。電圧Ｖｃｃの印加により、逆接続保護素子Ｑ２２の寄生ダイオードを介して、ソース・ドレイン間に電流が流れる。コンデンサＣ２１により、逆接続保護素子Ｑ２２のゲートと、抑制素子Ｑ２１のゲートには、過渡的にソース電圧と同様な電圧が印加されるので、逆接続保護素子Ｑ２２と抑制素子Ｑ２１は、当初はオフしている。
次に、コンデンサＣ２１の充放電により、逆接続保護素子Ｑ２２のゲート電圧と、抑制素子Ｑ２１のゲート電圧とは緩やかに低下し、抵抗Ｒ２２，Ｒ２３で分圧された値に収束する。これに伴い、抑制素子Ｑ２１と逆接続保護素子Ｑ２２とは、オンする。抑制素子Ｑ２１のゲート電圧は緩やかに低下するので、抑制素子Ｑ２１を流れる電流も、緩やかに増加する。
【００２０】
（電源が誤って逆の極性で接続された場合）
保護回路２Ｂに電源が誤って逆に接続されると、逆接続保護素子Ｑ２２のドレインに逆極性の電圧が印加される。逆接続保護素子Ｑ２２に印加される電圧は、寄生ダイオードとは逆方向なので電流は流れない。これにより、抑制素子Ｑ２１と主回路３とは、逆接続から保護される。
【００２１】
（第１実施形態）
第１実施形態では、主回路３の電源側にＮチャネル型ＭＯＳＦＥＴで保護回路２を構成する。この保護回路２は、チャージポンプ１３の電圧を利用する。これにより、モータ駆動用ＩＣと保護回路２とを一体で構成可能であり、部品点数を削減して低コスト化することができる。
図１は、第１の実施形態の保護回路２とモータドライバ１と、その周辺の回路図である。
図１に示すように、モータドライバ１（駆動回路の一部）は、レギュレータ１１と、制御部１２と、チャージポンプ１３と、プリドライバ１４とを有する。モータドライバ１は、主回路３を制御してモータを駆動する。モータドライバ１は、電源によって印加される電圧Ｖｃｃにより、主回路３（駆動回路の一部）に制御信号を出力する。
モータの駆動回路は、電圧Ｖｃｃが供給される電源ノードと、モータを駆動する主回路３と、主回路３と電源ノードとの間に設けられた電源供給経路と、チャージポンプ１３と、抑制素子Ｑ１１と、抵抗Ｒ１１とコンデンサＣ５とを含む緩起動回路とを有している。
【００２２】
第１の実施形態の保護回路２（駆動回路の一部）は、Ｎチャネル型ＭＯＳＦＥＴで構成される逆接続保護素子Ｑ１２および抑制素子Ｑ１１を有する。保護回路２は、異常電流による機器の故障や不具合を防止する。保護回路２Ｂは、主回路３を活線挿抜可能とするか、または、主回路３が動作中であっても電源を挿抜可能とする。抑制素子Ｑ１１は、主回路３の電源側に接続されて、電源オン時の突入電流を抑制する。この保護回路２は、プリドライバ１４と共に、チャージポンプ１３が昇圧した電圧を利用する。
抑制素子Ｑ１１は、ソース（第１端子）、ドレイン（第２端子）およびゲート（第１制御端子）とを有し、電源供給経路に設けられる。抑制素子Ｑ１１は、ゲートの印加電圧に応答して、ソースとドレインとの間の導通状態を制御する。
【００２３】
逆接続保護素子Ｑ１２は、電源の逆接続から電子回路を保護する。逆接続保護素子Ｑ１２は、ドレイン（第３端子）、ソース（第４端子）、ゲート（第２制御端子）および寄生ダイオードを有している。逆接続保護素子Ｑ１２は、電源供給経路において抑制素子Ｑ１１に対して直列に接続され、ゲートの印加電圧に応答してドレインとソースとの間の導通状態を制御する。逆接続保護素子Ｑ１２の寄生ダイオードのアノードは電源ノード側に接続され、寄生ダイオードのカソードは主回路３側に接続される。
逆接続保護素子Ｑ１２のドレインは、電源ノードに接続される。逆接続保護素子Ｑ１２のソースは、抑制素子Ｑ１１のドレインに接続される。逆接続保護素子Ｑ１２のゲートは、抵抗Ｒ１２を介してチャージポンプ１３に接続される、なお、逆接続保護素子Ｑ１２は、抑制素子Ｑ１１のソースに接続されてもよい。
【００２４】
主回路３は、Ｎチャネル型ＭＯＳＦＥＴで構成されるトランジスタＱ１〜Ｑ６と、抵抗Ｒ１〜Ｒ６とを有する。主回路３は、モータドライバ１の制御信号により、負荷である各コイルＬｕ，Ｌｖ，Ｌｗに通電してモータを駆動する。主回路３は、トランジスタＱ１，Ｑ２でＵ相スイッチングレッグを構成し、トランジスタＱ３，Ｑ４でＶ相スイッチングレッグを構成し、トランジスタＱ５，Ｑ６でＷ相スイッチングレッグを構成している。各コイルＬｕ，Ｌｖ，Ｌｗは、Ｙ結線されてモータの三相巻線を構成する。
【００２５】
電源は、ダイオードＤ１を介してモータドライバ１のＶＣＣ端子に接続され、レギュレータ１１とチャージポンプ１３に電圧Ｖｃｃを印加する。レギュレータ１１は、電圧Ｖｃｃを降圧した所定の電圧を、チャージポンプ１３と制御部１２とに印加する。
チャージポンプ１３は、印加される電圧Ｖｃｃを昇圧して、これよりも高い昇圧電圧を発生し、この昇圧電圧を制御部１２とプリドライバ１４とに印加する。チャージポンプ１３は、モータのコイルＬｕ，Ｌｖ，Ｌｗの駆動用かつ保護回路２用の昇圧回路である。チャージポンプ１３には、ＣＰ１端子とＣＰ２端子との間にコンデンサＣ１が接続され、ＶＧ端子を介して電源との間にコンデンサＣ４が接続される。チャージポンプ１３には、ＶＭ端子を介して電圧Ｖｄｃが印加される。チャージポンプ１３は、ＤＧ端子とＣＧ端子とに昇圧した電圧を印加し、保護回路２に昇圧した電圧を印加する。
【００２６】
更に電源は、Ｎチャネル型ＭＯＳＦＥＴで構成される逆接続保護素子Ｑ１２のソースとツェナーダイオードＤ２とに接続される。逆接続保護素子Ｑ１２のゲートは、抵抗Ｒ１２を介してＤＧ端子に接続され、ツェナーダイオードＤ２を介して電源に接続される。このツェナーダイオードＤ２は、逆接続保護素子Ｑ１２のソース・ゲート電圧を制限して、逆接続保護素子Ｑ１２を保護している。逆接続保護素子Ｑ１２は、電源が逆接続されたときに電流を流さず、主回路３を保護する。
【００２７】
抑制素子Ｑ１１のドレインは、逆接続保護素子Ｑ１２のドレインに接続される。抑制素子Ｑ１１のゲートは、抵抗Ｒ１１を介してＣＧ端子に接続され、ツェナーダイオードＤ３と抵抗Ｒ１３とコンデンサＣ５の並列接続を介して自身のソースに接続される。ツェナーダイオードＤ３は、抑制素子Ｑ１１のソース・ゲート間電圧を制限して、抑制素子Ｑ１１を保護している。抵抗Ｒ１１，Ｒ１３とコンデンサＣ５の時定数回路からなる緩起動回路は、抑制素子Ｑ１１のゲート電圧を徐々に上昇させている。これにより、抑制素子Ｑ１１は、主回路３への突入電流を抑制している。
抑制素子Ｑ１１のソースは、セラミックコンデンサＣ２と電解コンデンサＣ３との並列回路の一端に接続されて平滑化され、かつ主回路３に接続される。これにより抑制素子Ｑ１１は、主回路３に電圧Ｖｄｃを印加することができる。
【００２８】
制御部１２は、モータの制御信号をプリドライバ１４に出力する。プリドライバ１４は、この制御信号を適宜昇圧して、主回路３の各トランジスタＱ１〜Ｑ６をオン／オフさせる。モータドライバ１のＣＯＭ端子は、グランドに接続される。
第１実施形態の主回路３の構成と動作とは、比較例と同様である。
【００２９】
第１実施形態では、主回路３の電源側に、Ｎチャネル型ＭＯＳＦＥＴを利用した保護回路２を形成している。第１実施形態の保護回路２は、モータドライバ１のチャージポンプ１３を流用して、Ｎチャネル型ＭＯＳＦＥＴをオンしている。
【００３０】
図２は、第１実施形態における電源オン時のタイムチャートである。ここでは、電源が正極性で接続された場合の各部波形を示している。
第１のグラフの縦軸は、電源の電圧Ｖｃｃを示している。第２のグラフの縦軸は、逆接続保護素子Ｑ１２のゲート電圧ＶＧ１２を示している。第３のグラフの縦軸は、抑制素子Ｑ１１のゲート電圧ＶＧ１１を示している。第４のグラフの縦軸は、電圧Ｖｄｃを示している。各グラフの横軸は、共通する時刻ｔを示している。
時刻０において、電源が正極性で接続され、逆接続保護素子Ｑ１２のソースに電圧Ｖｃｃが印加される。電圧Ｖｃｃが印加されると、Ｎチャネル型ＭＯＳＦＥＴの寄生ダイオードを介してソース・ドレイン間に電流が流れる。
【００３１】
時刻ｔ０以降、チャージポンプ１３により、逆接続保護素子Ｑ１２のゲート電圧ＶＧ１２は昇圧する。ゲート電圧ＶＧ１２が閾値を超えると、逆接続保護素子Ｑ１２はオンする。抑制素子Ｑ１１のゲート電圧ＶＧ１１は、チャージポンプ１３と抵抗Ｒ１１，Ｒ１３とコンデンサＣ５の時定数回路とにより、緩やかに昇圧する。
時刻ｔ１において、ゲート電圧ＶＧ１１が閾値Ｖｔｈを超えると、抑制素子Ｑ１１はオンする。抑制素子Ｑ１１のゲート電圧ＶＧ１１は緩やかに上昇するので、抑制素子Ｑ１１を流れる電流も、緩やかに増加する。
【００３２】
（電源が誤って逆の極性で接続された場合）
保護回路２に電源が誤って逆に接続されると、逆接続保護素子Ｑ１２のソースに逆極性の電圧が印加される。逆接続保護素子Ｑ１２に印加される電圧は、寄生ダイオードとは逆方向なので、逆接続保護素子Ｑ１２に電流は流れない。これにより、抑制素子Ｑ１１と主回路３とは、電源の逆接続から保護される。
【００３３】
（第１実施形態の効果）
以上説明した第１実施形態では、次の（Ａ）〜（Ｄ）のような効果がある。
（Ａ）  逆接続保護素子Ｑ１２および突入電流の抑制素子Ｑ１１に、低コストでかつ安定して入手可能なＮチャネル型ＭＯＳＦＥＴを利用することができる。
（Ｂ）  保護回路２は、モータドライバ１に内蔵された昇圧回路であるチャージポンプ１３を流用している。これにより、専用の昇圧回路が不要となり、部品点数を削減し、低コスト化と小型化とが可能となる。
（Ｃ）  逆接続保護素子Ｑ１２のソースは、電源に接続される。逆接続保護素子Ｑ１２のゲートは、ツェナーダイオードＤ２を介して電源に接続される。このツェナーダイオードＤ２によりソース・ゲート間電圧を制限して、逆接続保護素子Ｑ１２を保護することができる。
（Ｄ）  抑制素子Ｑ１１のゲートは、ツェナーダイオードＤ３を介して自身のソースに接続される。ツェナーダイオードＤ３によりソース・ゲート電圧を制限して、抑制素子Ｑ１１を保護することができる。
【００３４】
（第２実施形態）
図３（ａ），（ｂ）は、第２実施形態の集積回路の例を示す回路図である。
図３（ａ）は、集積回路４ａを示している。
集積回路４ａは、第１実施形態の逆接続保護素子Ｑ１２と抑制素子Ｑ１１に相当する２個のＮチャネル型ＭＯＳＦＥＴを単一のパッケージ内にアッセンブルし、ワンパッケージング化している。これにより、実装面積を省スペース化し、部品点数を削減して実装工数を減らすことができる、ワンパッケージング化された集積回路４ａは、同一チップ上に形成された２つのトランジスタが１つのパッケージ内にアッセンブルされている構成である。しかし、集積回路４ａは、異なるチップ上に形成された２つのトランジスタが１つのパッケージ内にアッセンブルされている構成であってもよい。
【００３５】
図３（ｂ）は、集積回路４ｂを示している。
集積回路４ｂは、第１実施形態の逆接続保護素子Ｑ１２と抑制素子Ｑ１１に相当する２個のＮチャネル型ＭＯＳＦＥＴをワンパッケージング化し、かつ、両素子のドレイン同士を内部で接続している。よって、逆接続保護素子Ｑ１２の寄生ダイオードのカソードと抑制素子Ｑ１１とは、パッケージ内で共通するノードに接続可能である。これにより、更に実装面積を省スペース化することができる。
【００３６】
（変形例）
本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、変更実施が可能であり、例えば、次の（ａ）〜（ｇ）のようなものがある。
（ａ）  保護回路は、逆接続保護素子Ｑ１２と抑制素子Ｑ１１とに加えて、モータ駆動用の各トランジスタＱ１〜Ｑ６を含めて集積回路の１つのパッケージ内にアッセンブルしてもよい。
（ｂ）  保護回路を付加するモータドライバは、三相駆動に限定されない。例えば、保護回路を付加するモータドライバＩＣは、単相駆動でもよい。
【００３７】
（ｃ）  保護回路が利用する昇圧回路は、モータドライバに内蔵されるチャージポンプ１３に限定されない。保護回路は例えば、昇圧回路を有する他の用途の回路を利用してもよい。
（ｄ）  突入電流は、ＣＲからなる時定数回路で調整してもよく、ＣＲ回路以外の任意の電圧を徐々に上昇させる緩起動回路で調整してもよい。
（ｅ）  突入電流は、チャージポンプ１３の昇圧設定によって調整してもよい。
（ｆ）  保護回路は、抑制素子Ｑ１１と時定数回路のみを備えて、突入電流の抑制機能のみを有していてもよい。
（ｇ）  保護回路は、複数のＮチャネル型ＭＯＳＦＥＴを単一のパッケージ内にアッセンブルした集積回路に、抑制素子Ｑ１１と逆接続保護素子Ｑ１２の少なくともどちらか一つを含ませるように構成してもよい。
【符号の説明】
【００３８】
１  モータドライバ  （駆動回路の一部）
１１  レギュレータ
１２  制御部
１３  チャージポンプ
１４  プリドライバ
２，２Ｂ  保護回路  （駆動回路の一部）
３  主回路  （駆動回路の一部）
４ａ，４ｂ  集積回路
Ｃ１，Ｃ４，Ｃ５，Ｃ２１  コンデンサ
Ｃ２  セラミックコンデンサ
Ｃ３  電解コンデンサ
Ｄ１  ダイオード
Ｄ２１，Ｄ２，Ｄ３  ツェナーダイオード
Ｌｕ，Ｌｖ，Ｌｗ  コイル
Ｑ１〜Ｑ６  トランジスタ
Ｑ１１  抑制素子  （Ｎチャネル型ＭＯＳＦＥＴ）
Ｑ１２  逆接続保護素子  （Ｎチャネル型ＭＯＳＦＥＴ）
Ｑ２１  抑制素子  （Ｐチャネル型ＭＯＳＦＥＴ）
Ｑ２２  逆接続保護素子  （Ｐチャネル型ＭＯＳＦＥＴ）
Ｒ１〜Ｒ６，Ｒ１１，Ｒ１２，Ｒ１３，Ｒ２２，Ｒ２３  抵抗
Ｖｃｃ  電圧
Ｖｄｃ  電圧
【図１】
2015192317.tif 000003
【図２】
2015192317.tif 000004
【図３】
2015192317.tif 000005
【図４】
2015192317.tif 000006