(57)【要約】【課題】受光感度を向上させることができる固体撮像装置および固体撮像装置の製造方法を提供すること。【解決手段】本発明の一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、撮像領域と、遮光性を有する素子分離部とを備える。撮像領域は、半導体層に、複数の光電変換素子が行列状に２次元配列される。素子分離部は、各前記光電変換素子の受光領域を囲むように埋設され、当該受光領域を囲む開口領域の中心位置が、対応する前記受光領域の中心位置よりも、前記撮像領域の中心側に位置する。【選択図】図３Ｂ
2015099862.tif 000002
【特許請求の範囲】
【請求項１】
半導体層に、複数の光電変換素子が行列状に２次元配列される撮像領域と、
各前記光電変換素子の受光領域を囲むように埋設され、当該受光領域を囲む開口領域の中心位置が、対応する前記受光領域の中心位置よりも、前記撮像領域の中心側に位置する遮光性を有する素子分離部と
を備えることを特徴とする固体撮像装置。
【請求項２】
前記半導体層における前記素子分離部の下端から深さ方向へ延在し、前記半導体層に含まれる不純物と同じ導電型の不純物を含む素子分離領域
を備えることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記開口領域は、
配設位置が前記撮像領域の中心位置に近いほど、当該開口領域の中心位置と前記受光領域の中心位置とのずれ量が小さい
ことを特徴とする請求項１または請求項２に記載の固体撮像装置。
【請求項４】
隣り合う前記開口領域の間隔は、一定であることを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
半導体層に、複数の光電変換素子が行列状に２次元配列される撮像領域を形成する工程と、
各前記光電変換素子の受光領域を囲むように埋設され、当該受光領域を囲む開口領域の中心位置が、対応する前記受光領域の中心位置よりも、前記撮像領域の中心側に位置する遮光性を有する素子分離部を形成する工程と
を含むことを特徴とする固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置および固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
従来、デジタルカメラやカメラ機能付き携帯端末などの電子機器は、固体撮像装置を有するカメラモジュールを備える。固体撮像装置は、半導体層に複数の光電変換素子が行列状に２次元配列される撮像領域を備え、撮像光学系によって結像される被写体像を撮像する。各光電変換素子は、各画素に対応しており、入射する光を受光量に応じた量の電荷へ光電変換し、各画素の輝度を示す信号電荷として蓄積する。
【０００３】
また、固体撮像装置では、例えば、各光電変換素子の受光領域を囲むようにして半導体層上に遮光膜が積層して設けられることがある。遮光膜は、例えば、各光電変換素子の受光領域を規定するために設けられる。
【０００４】
かかる固体撮像装置では、撮像光学系を介して撮像領域の中央部へ入射する光は遮光膜の開口に対して垂直に入射する。一方、撮像光学系を介して撮像領域の周縁部へ入射する光は遮光膜の開口に対して斜めに入射する。
【０００５】
したがって、撮像領域の周縁部では、光の一部が遮光膜に遮られて光電変換素子の受光領域にまで届かない。その結果、固体撮像装置では、撮像領域の周縁部に設けられた光電変換素子の受光量が撮像領域の中央部に設けられた光電変換素子の受光量に比べて減少するので、受光感度が低下する(感度シェーディング)といった問題が生じる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−１５０８４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一つの実施形態は、受光感度を向上させることができる固体撮像装置および固体撮像装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、撮像領域と、遮光性を有する素子分離部とを備える。撮像領域は、半導体層に、複数の光電変換素子が行列状に２次元配列される。素子分離部は、各前記光電変換素子の受光領域を囲むように埋設され、当該受光領域を囲む開口領域の中心位置が、対応する前記受光領域の中心位置よりも、前記撮像領域の中心側に位置する。
【図面の簡単な説明】
【０００９】
【図１】実施形態に係るデジタルカメラの概略構成を示すブロック図。
【図２】実施形態に係る固体撮像装置の概略構成を示すブロック図。
【図３Ａ】実施形態に係る画素アレイの中央部の模式的な構成を示す説明図。
【図３Ｂ】実施形態に係る画素アレイの周縁部の模式的な構成を示す説明図。
【図４】実施形態に係る画素アレイの素子分離部の開口領域と光電変換素子の受光領域との位置関係を示す説明図。
【図５】実施形態に係る素子分離部の開口領域と光電変換素子の受光領域との位置関係の様子の一部を示す説明図。
【図６】実施形態に係る固体撮像装置の製造工程を示す断面模式図。
【図７】実施形態に係る固体撮像装置の製造工程を示す断面模式図。
【図８】実施形態に係る固体撮像装置の製造工程を示す断面模式図。
【図９】実施形態に係る固体撮像装置の製造工程を示す断面模式図。
【図１０】他の実施形態に係るイメージセンサの一部を示す断面視による説明図。
【発明を実施するための形態】
【００１０】
以下に添付図面を参照して、実施形態に係る固体撮像装置および固体撮像装置の製造方法について詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【００１１】
図１は、実施形態に係る固体撮像装置１４を備えるデジタルカメラ１の概略構成図を示すブロック図である。図１に示すように、デジタルカメラ１は、カメラモジュール１１と後段処理部１２とを備える。
【００１２】
カメラモジュール１１は、撮像光学系１３と固体撮像装置１４とを備える。撮像光学系１３は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置１４は、撮像光学系１３によって結像される被写体像を撮像し、撮像によって得られた画像信号を後段処理部１２へ出力する。かかるカメラモジュール１１は、デジタルカメラ１以外に、例えば、カメラ付き携帯端末などの電子機器に適用される。
【００１３】
後段処理部１２は、ＩＳＰ（Image  Signal  Processor）１５、記憶部１６および表示部１７を備える。ＩＳＰ１５は、固体撮像装置１４から入力される画像信号の信号処理を行う。かかるＩＳＰ１５は、例えば、ノイズ除去処理、欠陥画素補正処理、解像度変換処理などの高画質化処理を行う。
【００１４】
そして、ＩＳＰ１５は、信号処理後の画像信号を記憶部１６、表示部１７およびカメラモジュール１１内の固体撮像装置１４が備える後述の信号処理回路２１（図２参照）へ出力する。ＩＳＰ１５からカメラモジュール１１へフィードバックされる画像信号は、固体撮像装置１４の調整や制御に用いられる。
【００１５】
記憶部１６は、ＩＳＰ１５から入力される画像信号を画像として記憶する。また、記憶部１６は、記憶した画像の画像信号をユーザの操作などに応じて表示部１７へ出力する。表示部１７は、ＩＳＰ１５あるいは記憶部１６から入力される画像信号に応じて画像を表示する。かかる表示部１７は、例えば、液晶ディスプレイなどである。
【００１６】
次に、図２を参照しながらカメラモジュール１が備える固体撮像装置１４について説明する。図２は、実施形態に係る固体撮像装置１４の概略構成を示すブロック図である。図２に示すように、固体撮像装置１４は、イメージセンサ２０と、信号処理回路２１とを備える。
【００１７】
ここでは、イメージセンサ２０が、入射光を光電変換する光電変換素子の入射光が入射する面とは逆の面側に配線層が形成される所謂裏面照射型ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサである場合について説明する。
【００１８】
なお、本実施形態に係るイメージセンサ２０は、裏面照射型ＣＭＯＳイメージセンサに限定するものではなく、表面照射型ＣＭＯＳイメージセンサや、ＣＣＤ（Charge  Coupled  Device）イメージセンサ等といった任意のイメージセンサであってもよい。
【００１９】
イメージセンサ２０は、周辺回路２２と、画素アレイ２３とを備える。また、周辺回路２２は、垂直シフトレジスタ２４、タイミング制御部２５、ＣＤＳ（相関二重サンプリング）２６、ＡＤＣ（アナログデジタル変換部）２７、およびラインメモリ２８を備える。
【００２０】
画素アレイ２３は、イメージセンサ２０の撮像光学系１３からの光が入射する領域に設けられる。かかる画素アレイ２３には、撮像画像の各画素に対応する複数の光電変換素子が、水平方向（行方向）および垂直方向（列方向）へ２次元アレイ状（マトリックス状）に配置されている。固体撮像装置１４では、画素アレイ２３が撮像領域となる。そして、画素アレイ２３は、各画素に対応する各光電変換素子が入射光量に応じた信号電荷（例えば、電子）を発生させて蓄積する。
【００２１】
タイミング制御部２５は、垂直シフトレジスタ２４に対して動作タイミングの基準となるパルス信号を出力する処理部である。垂直シフトレジスタ２４は、アレイ（行列）状に２次元配列された複数の光電変換素子の中から信号電荷を読み出す光電変換素子を行単位で順次選択するための選択信号を画素アレイ２３へ出力する処理部である。
【００２２】
画素アレイ２３は、垂直シフトレジスタ２４から入力される選択信号によって行単位で選択される各光電変換素子に蓄積された信号電荷を、各画素の輝度を示す画素信号として光電変換素子からＣＤＳ２６へ出力する。
【００２３】
ＣＤＳ２６は、画素アレイ２３から入力される画素信号から、相関二重サンプリングによってノイズを除去してＡＤＣ２７へ出力する処理部である。ＡＤＣ２７は、ＣＤＳ２６から入力されるアナログの画素信号をデジタルの画素信号へ変換してラインメモリ２８へ出力する処理部である。ラインメモリ２８は、ＡＤＣ２７から入力される画素信号を一時的に保持し、画素アレイ２３における光電変換素子の行毎に信号処理回路２１へ出力する処理部である。
【００２４】
信号処理回路２１は、ラインメモリ２８から入力される画素信号に対して所定の信号処理を行って後段処理部１２へ出力する処理部である。信号処理回路２１は、画素信号に対して、例えば、レンズシェーディング補正、傷補正、ノイズ低減処理などの信号処理を行う。
【００２５】
このように、イメージセンサ２０では、画素アレイ２３に配置される複数の光電変換素子が入射光を受光量に応じた量の信号電荷へ光電変換して蓄積し、周辺回路２２が各光電変換素子に蓄積された信号電荷を画素信号として読み出すことによって撮像を行う。
【００２６】
また、イメージセンサ２０では、画素アレイ２３において各光電変換素子の受光領域を取り囲むように、光電変換素子同士を電気的および光学的に素子分離するための素子分離部が埋設される。
【００２７】
かかるイメージセンサ２０では、撮像光学系１３からの光が画素アレイ２３の中心上方から画素アレイ２３の受光面の全面に向かって放射状に入射する。したがって、画素アレイ２３の中央部の光電変換素子では、光電変換素子の受光面に対して鉛直下向きの光が取り込まれる。一方、画素アレイ２３の周縁部の光電変換素子では、光電変換素子の受光面に対して斜めから光が取り込まれる。
【００２８】
このため、画素アレイ２３の周縁部の光電変換素子では、斜めから入射する光の一部が光電変換素子の受光領域を取り囲む素子分離部に遮られて受光領域にまで届かない。
【００２９】
その結果、固体撮像装置１４では、画素アレイ２３の周縁部の光電変換素子の受光量が画素アレイ２３の中央部の光電変換素子の受光量に比べて減少するので、受光感度が低下する。
【００３０】
そこで、本実施形態に係る固体撮像装置１４では、素子分離部の配設位置を工夫することによって、画素アレイ２３の周縁部に位置する光電変換素子へ斜めから入射する光を効率的に受光させることで受光感度を向上させる。次に、図３を参照して、本実施形態に係る画素アレイ２３について説明する。
【００３１】
図３Ａは、本実施形態に係る画素アレイ２３の中央部（Ｍ）の断面を模式的に示す説明図である。図３Ｂは、本実施形態に係る画素アレイ２３の周縁部（Ｒ）の断面を模式的に示す説明図である。なお、図３Ａおよび図３Ｂでは、本実施形態の画素アレイ２３の説明に必要な構成要素のみを示しており、画素アレイ２３の詳細な構造については、後述する画素アレイ２３の形成方法を含む固体撮像装置１４の製造方法で説明する。
【００３２】
図３Ａおよび図３Ｂに示すように、画素アレイ２３は、第１導電型（Ｐ型）の半導体（ここでは、Ｓｉ：シリコンとする）層３４を備える。Ｐ型のＳｉ層３４の内部における光電変換素子４０の形成位置には、第２導電型（Ｎ型）のＳｉ領域３９が設けられる。画素アレイ２３では、Ｐ型のＳｉ層３４とＮ型のＳｉ領域３９とのＰＮ接合によって形成されるフォトダイオードが、光電変換素子４０となる。
【００３３】
また、隣接する各光電変換素子４０の間には、遮光性を有する素子分離部４３が設けられる。素子分離部４３は、各光電変換素子４０を囲むようにＰ型のＳｉ層３４の表面から深さ方向に向けて埋設される。
【００３４】
本実施形態では、各光電変換素子４０を素子分離部４３によって平面視矩形状に囲むことで、各光電変換素子４０の上端面の受光領域４１に対向する位置に矩形状の開口領域５０が形成される。ここで、光電変換素子４０の上端面とは、光電変換素子４０において画素アレイ２３に光が入射する側の端面を指す。
【００３５】
なお、図３Ａおよび図３Ｂに示すように、各素子分離部４３の開口領域５０には、開口領域５０を覆うようにしてカラーフィルタ３２が設けられる。各カラーフィルタ３２の光が入射する側の上面には、マイクロレンズ３１が設けられる。
【００３６】
また、図３Ａに示すように、本実施形態の画素アレイ２３の中央部（Ｍ）では、素子分離部４３の開口領域５０の中心位置Ｐと光電変換素子４０の受光領域４１の中心位置Ｑとが略一致している。具体的には、素子分離部４３の開口領域５０の中心位置Ｐは、光電変換素子４０の上端面の受光領域４１の中心位置Ｑの真上に位置する。このため、画素アレイ２３の中央部（Ｍ）では、光電変換素子４０の上端面の受光領域４１に対して鉛直下向きの光８０が取り込まれる。
【００３７】
一方、図３Ｂに示すように、本実施形態の画素アレイ２３の周縁部（Ｒ）では、素子分離部４３の配設位置が画素アレイ２３の中央部（Ｍ）側にずれている。具体的には、素子分離部４３の開口領域５０の中心位置Ｐが光電変換素子４０の上端面の受光領域４１の中心位置Ｑに対して、画素アレイ２３の中心側にずれている。
【００３８】
図３Ｂに示すように、素子分離部４３の配設位置をずらす前では、素子分離部４３はＰ型のＳｉ層３４内において一点鎖線で示す位置にある。この位置では、光電変換素子４０の受光領域４１に対して斜めから入射する光９０（以下、「斜め光」という）は、遮られてしまう。
【００３９】
そこで、図３Ｂに示すように、一点鎖線で示す素子分離部４３の配設位置が実線で示す素子分離部４３の配設位置にずれることで、一点鎖線で示す素子分離部４３によって遮られていた斜め光９０が光電変換素子４０へ届くようになる。
【００４０】
このことから、本実施形態の画素アレイ２３の周縁部（Ｒ）では、素子分離部４３の開口領域５０を画素アレイ２３の中心側にずらしている。この結果、一点鎖線で示す素子分離部４３によって遮られていた斜め光９０が光電変換素子４０へ届き、光電変換素子４０の受光量が増加する。
【００４１】
また、本実施形態の画素アレイ２３では、素子分離部４３の開口領域５０が画素アレイ２３の周縁部（Ｒ）から中央部（Ｍ）へ向かうにつれて、開口領域５０の中心位置Ｐと受光領域４１の中心位置Ｑとのずれ量ｄが、段階的に小さくなっている。このことについて図４および図５を参照しながら説明する。
【００４２】
図４は、本実施形態の画素アレイ２３における素子分離部４３の開口領域５０の中心位置Ｐと対応する光電変換素子４０の受光領域４１の中心位置Ｑとの位置関係を示す説明図である。また、図５は、図４に示す画素アレイ２３において、ずれ量ｄが画素アレイ２３の周縁部から中央部へ向うにつれて段階的に小さくなる様子の一部を示す説明図である。
【００４３】
図４に示すように、画素アレイ２３の周縁部では、素子分離部４３の開口領域５０の中心位置Ｐが光電変換素子４０の受光領域４１の中心位置Ｑに対して、画素アレイ２３の中心側に各々ずれている。つまり、光電変換素子４０の受光領域４１は、素子分離部４３の開口領域５０内において見かけ上素子分離部４３の開口領域５０がずれた方向とは反対の方向へ各々ずれている。
【００４４】
また、かかる画素アレイ２３では、撮像光学系１３からの光は画素アレイ２３の中心上方から画素アレイ２３の受光面の全面に向かって放射状に入射する。このため、光電変換素子４０の上端面の受光領域４１に対する光の入射角度は、画素アレイ２３における光の受光位置が夫々異なる。具体的には、光電変換素子４０の上端面の受光領域４１と受光領域４１に入射する光とのなす角（以下、「入射角度」という）は、画素アレイ２３の周縁部（Ｒ）から中央部（Ｍ）へ向かうにつれて小さくなる。
【００４５】
そこで、図５に示すように、ずれ量ｄは、各光電変換素子４０の受光領域４１に対する光の入射角度に合わせて、画素アレイ２３の周縁部（Ｒ）から中央部（Ｍ）へ向かうにつれて小さくなっている。
【００４６】
このように、ずれ量ｄを各光電変換素子４０の受光領域４１に対する光の入射角度に合わせて、画素アレイ２３の周縁部（Ｒ）から中央部（Ｍ）へ向かうにつれて小さくすることで、画素アレイ２３に配設された各光電変換素子４０の受光量が増加する。
【００４７】
本実施形態の画素アレイ２３では、周縁部の開口領域５０の配設位置を光電変換素子４０の受光領域４１に対する光の入射角度を考慮して画素アレイ２３の中心側にずらしている。これにより、素子分離部４３のずれがない場合に遮られる斜め光９０が光電変換素子４０へ届き、周縁部の光電変換素子４０の受光量が増加する。
【００４８】
したがって、固体撮像装置１４は、画素アレイ２３の周縁部の光電変換素子４０では受光量が増加して中央部と周縁部との光電変換素子４０の受光量が略均等になるので、受光感度が向上する。
【００４９】
次に、かかる画像アレイ２３の形成方法を含む固体撮像装置１４の製造方法について、図６〜図９を参照して説明する。なお、固体撮像装置１４における画素アレイ２３以外の部分の製造方法は、一般的なＣＭＯＳイメージセンサと同様である。このため、以下では、固体撮像装置１４における画素アレイ２３部分の製造方法について説明する。また、図６〜図９では、本実施形態の説明の理解を容易にするため、画素アレイ２３を中央部と、左右周縁部とに分けている。
【００５０】
図６〜図９は、実施形態に係る固体撮像装置１４の製造工程を示す断面模式図である。なお、図６〜図９には、画素アレイ２３の製造工程を選択的に示すとともに、図３Ａおよび図３Ｂで省略した構成要素についても示している。
【００５１】
図６の（ａ）に示すように、画素アレイ２３を製造する場合には、Ｓｉウェハ等の半導体基板４上にＰ型のＳｉ層３４を形成する。このとき、例えば、半導体基板４上にボロン等のＰ型の不純物がドープされたＳｉ層をエピタキシャル成長させることにより、Ｐ型のＳｉ層３４を形成する。なお、かかるＰ型のＳｉ層３４は、Ｓｉウェハの内部へＰ型の不純物をイオン注入してアニール処理を行うことにより形成されてもよい。
【００５２】
続いて、Ｐ型のＳｉ層３４における光電変換素子４０の形成位置へ、例えば、リン等のＮ型の不純物をイオン注入してアニール処理を行うことによって、Ｐ型のＳｉ層３４にＮ型のＳｉ領域３９を行列状に２次元配列する。これにより、画素アレイ２３には、Ｐ型のＳｉ層３４とＮ型のＳｉ領域３９とのＰＮ接合によって、フォトダイオードである光電変換素子４０が形成される。
【００５３】
その後、図６の（ｂ）に示すように、Ｐ型のＳｉ層３４上に読み出しゲート４４や多層配線４５等とともに、絶縁層３５を形成する。かかる工程では、Ｐ型のＳｉ層３４の上面に読み出しゲート４４等を形成した後、酸化Ｓｉ層を形成する工程と、酸化Ｓｉ層に所定の配線パターンを形成する工程と、配線パターン内にＣｕ等を埋め込んで多層配線４５を形成する工程とを繰り返す。これにより、内部に読み出しゲート４４や多層配線４５等が設けられた絶縁層３５が形成される。
【００５４】
続いて、図６の（ｃ）に示すように、絶縁層３５の上面に接着剤を塗布して接着層３６を設け、接着層３６の上面に、例えば、Ｓｉウェハ等の支持基板３７を貼着する。その後、図６の（ｃ）に示す構造体の天地を反転させた後、例えば、グラインダ等の研磨装置によって半導体基板４を裏面側（ここでは、上面側）から研磨し、半導体基板４を所定の厚さになるまで薄化する。
【００５５】
そして、例えば、ＣＭＰ（Chemical  Mechanical  Polishing）によって半導体基板４の裏面側をさらに研磨し、図７の（ａ）に示すように、Ｐ型のＳｉ層３４の受光面となる裏面（ここでは、上面）を露出させる。
【００５６】
しかる後、図７の（ｂ）に示すように、Ｐ型のＳｉ層３４の上面からＰ型のＳｉ層３４内へ向けて、各光電変換素子４０の間に、例えば、ボロンやフッ化ボロン等のＰ型の不純物Ｄのイオン注入を所定の深さ位置まで複数回繰り返す。
【００５７】
このとき、イオン注入エネルギーを段階的に弱めながら順次Ｐ型の不純物Ｄのイオン注入を繰り返す。これにより、Ｐ型のＳｉ層３４内において所定の深さ位置に多段、この例では４段からなるＰ型ドープ領域が形成される。
【００５８】
その後、アニール処理を行うことによりＰ型ドープ領域内部のＰ型の不純物Ｄイオンが活性化される。これにより、Ｐ型の不純物Ｄがドープされた素子分離領域４６が形成される。かかる素子分離領域４６は、Ｐ型のＳｉ層３４の比較的深い位置で隣接する光電変換素子４０間を電気的に分離する。
【００５９】
続いて、図８の（ａ）に示すように、Ｐ型のＳｉ層３４の上面に、例えば、レジスト６０を塗布し、フォトリソグラフィーによって素子分離部４３の開口領域５０の形成位置に対応する部分（図４参照）のレジスト６０を残し、それ以外のレジスト６０を除去する。
【００６０】
具体的に説明すると、レジスト６０の周縁部において素子分離部４３の開口領域５０に対応する位置に形成されたレジスト６０の中心位置は、光電変換素子４０の上端面の受光領域４１の中心位置Ｑに対して画素アレイ２３の中心側にずれている。
【００６１】
そして、かかるレジスト６０をマスクとして使用してＲＩＥ（Reactive Ion Etching）を行い、図８の（ｂ）に示すように、各光電変換素子４０を素子分離する素子分離部４３の形成位置（図３Ａ、図３Ｂ参照）におけるＰ型のＳｉ層３４を素子分離領域４６の上端まで除去し、トレンチ７０を形成する。このとき、画素アレイ２３の周縁部のＰ型のＳｉ層３４内に形成されたトレンチ７０は、画素アレイ２３の中心側にずれる。
【００６２】
続いて、トレンチ７０の内周面にＣＶＤ（Chemical  Vapor  Deposition）やスパッタ等を用いてシリコン酸化物等の絶縁膜を形成する。その後、図９の（ａ）に示すように、絶縁膜によって内周面が被覆されたトレンチ７０の内部に、例えばＣＶＤを用いてアルミ等の遮光部材４２を埋め込み、素子分離部４３を形成する。これにより光電変換素子４０同士が電気的および光学的に素子分離される。
【００６３】
こうして、画素アレイ２３の周縁部では、素子分離部４３の開口領域５０の中心位置Ｐが対応する光電変換素子４０の受光領域４１の中心位置Ｑに対して画素アレイ２３の中心側にずれた素子分離部４３がＰ型のＳｉ層３４に形成される。
【００６４】
そして、図９の（ｂ）に示すように、Ｐ型のＳｉ層３４の上面の開口領域５０に対応する位置に赤、緑、青、もしくは白のいずれか色光を選択的に透過させるカラーフィルタ３２を形成する。この後、各カラーフィルタ３２の上面に撮像光学系１３を介して入射する光を集光するマイクロレンズ３１を形成することによって、画素アレイ２３が形成される。
【００６５】
上述した工程を経て製造された固体撮像装置１４では、画素アレイ２３における周縁部の開口領域５０の配設位置が光電変換素子４０の受光領域４１に対する光の入射角度を考慮して画素アレイ２３の中心側にずれている。これにより、素子分離部４３のずれがない場合に遮られる斜め光９０が光電変換素子４０へ届き、周縁部の光電変換素子４０の受光量が増加する。
【００６６】
したがって、固体撮像装置１４は、画素アレイ２３の周縁部の光電変換素子４０では受光量が増加して中央部と周縁部との光電変換素子４０の受光量が略均等になるので、受光感度が向上する。
【００６７】
また、本実施形態では、Ｐ型のＳｉ層３４に設けられたＤＴＩ（Deep Trench Isolation）である素子分離部４３の配設位置をずらすことで各光電変換素子４０の受光領域４１を規定する、いわゆるスケーリングを行っている。
【００６８】
つまり、本実施形態では、各光電変換素子４０を囲むようにＰ型のＳｉ層３４の表面から深さ方向に向けて埋設された位置で遮光性の素子分離部４３をずらしている。したがって、例えば、Ｐ型のＳｉ層３４上に設けられた遮光膜を用いてスケーリングを行う場合に比べて、開口領域５０の中心位置Ｐと対応する受光領域４１の中心位置Ｑとのずれ量ｄを少なく抑えることができる。
【００６９】
また、上述した工程を経て製造された画素アレイ２３では、Ｐ型のＳｉ層３４内において素子分離部４３の下端側に素子分離領域４６が形成される。本実施形態では、素子分離部４３と素子分離領域４６とによって、隣接する光電変換素子４０からの電子の流れ込を防止している。ここで、素子分離部４３の下端とは、素子分離部４３において画素アレイ２３に光が入射する側とは反対側の端部を指す。
【００７０】
本実施形態では、Ｐ型のＳｉ層３４内に素子分離領域４６を形成した後、素子分離部４３を形成している。したがって、素子分離部４３は、Ｐ型のＳｉ層３４の上面から素子分離領域４６の上端までの形成となる。つまり、Ｐ型のＳｉ層３４の深部には、電気的に素子分離する素子分離領域４６が形成され、Ｐ型のＳｉ層３４の表面部には、電気的および光学的に素子分離する素子分離部４３が形成される。
【００７１】
Ｐ型のＳｉ層３４の表面部に形成される素子分離部４３は、各光電変換素子４０を規定するために光学的な特性を必要とする。一方、Ｐ型のＳｉ層３４の深部に形成される素子分離領域４６は、光学的な特性を必要としない。すなわち、本実施形態の素子分離領域４６は、隣接する光電変換素子４０からの流れ込を防ぐために形成される。
【００７２】
このように、Ｐ型のＳｉ層３４の所定の深さ位置に素子分離領域４６を形成することによってＰ型のＳｉ層３４に形成するトレンチ７０の深さを抑えることができるので、ＲＩＥによるＰ型のＳｉ層３４に対する悪影響を抑えることができる。
【００７３】
なお、上述した実施形態では、Ｐ型のＳｉ層３４内に素子分離領域４６を形成した後、素子分離部４３を形成しているが、Ｐ型のＳｉ層３４にトレンチ７０を形成した後、トレンチ７０が位置する下側のＰ型のＳｉ層３４内に素子分離領域４６を形成するようにしてもよい。
【００７４】
この場合、トレンチ７０の底面からＰ型のＳｉ層３４の深さ方向へＰ型の不純物Ｄのイオン注入が行われるため、上述した実施形態よりも弱いイオン注入エネルギーでＰ型ドープ領域を形成することができる。
【００７５】
また、これまで、実施形態に係るイメージセンサ２０が裏面照射型のイメージセンサである場合について説明したが、上記した素子分離部４３および素子分離領域４６の構成は、表面照射型のイメージセンサに採用することができる。
【００７６】
図１０は、実施形態に係る素子分離部４３および素子分離領域４６の構成を表面照射型のイメージセンサに採用した場合の説明図である。図１０には、表面照射型のイメージセンサにおける画素アレイ２３ａの模式的な断面の一部を示している。なお、図１０に示す構成要素のうち、図９（ｂ）に示す構成要素と同様の機能を有する構成要素については、図９（ｂ）に示す符号と同一の符号を付することにより、その説明を省略する。
【００７７】
図１０に示すように、画素アレイ２３ａは、Ｐ型のＳｉ層３４が半導体基板４上に設けられる点、および、読み出しゲート４４や多層配線４５が設けられる絶縁層３５がＰ型のＳｉ層３４の受光面（上面）側に配置される点を除き、図９（ｂ）に示す画素アレイ２３と同様の構成である。
【００７８】
したがって、図１０に示す画素アレイ２３ａにおいても、画素アレイ２３ａの周縁部では、素子分離部４３の配設位置が画素アレイ２３ａの中心側にずれた構成にある。
【００７９】
このような構成にあることから、画素アレイ２３ａの周縁部の光電変換素子４０では受光量が増加して中央部と周縁部との光電変換素子４０の受光量が略均等となるので、受光感度が向上する。
【００８０】
なお、上述した実施形態では、Ｓｉ層３４および素子分離領域４６をＰ型、Ｓｉ領域３９をＮ型としているが、Ｓｉ層３４および素子分離領域４６をＮ型、Ｓｉ領域３９をＰ型として、画素アレイ２３を構成するようにしてもよい。
【００８１】
また、上述した実施形態では、ずれ量ｄが画素アレイ２３の周縁部（Ｒ）から中央部（Ｍ）へ向かうにつれて段階的に小さくなっているが、素子分離部４３の開口領域５０の配設位置は、この構成に限られない。
【００８２】
例えば、画素アレイ２３を複数の開口領域５０を含むブロックに分け、ブロック毎にずれ量ｄが画素アレイ２３の周縁部（Ｒ）から中央部（Ｍ）へ向かうにつれて段階的に小さくしてもよい。
【００８３】
このような構成によっても、上述した構成と同様に光電変換素子４０の受光領域４１に対して効率的に斜め光９０が届き、中央部と周縁部との光電変換素子４０の受光量が略均等になり、固体撮像装置１４の受光感度が向上する。
【００８４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８５】
１  デジタルカメラ、  １１  カメラモジュール、  １２  後段処理部、  １３  撮像光学系、  １４  固体撮像装置、  １５  ＩＳＰ、  １６  記憶部、  １７  表示部、  ２０  イメージセンサ、  ２１  信号処理回路、  ２２  周辺回路、  ２３  画素アレイ、  ２４  垂直シフトレジスタ、  ２５  タイミング制御部、  ２６  ＣＤＳ、  ２７  ＡＤＣ、  ２８  ラインメモリ、  ３１  マイクロレンズ、  ３２  カラーフィルタ、  ３４  Ｐ型のＳｉ層、  ３５  絶縁層、  ３６  接着層、  ３７  支持基板、  ３９  Ｎ型のＳｉ領域、  ４  半導体基板、  ４０  光電変換素子、  ４１  受光領域、  ４２  遮光部材、  ４３  素子分離部、  ４４  読み出しゲート、  ４５  多層配線、  ４６  素子分離領域、  ５０  開口領域、  ６０  レジスト、  ７０  トレンチ、  ８０  光、  ９０  斜め光、  Ｍ  中央部、  Ｒ  周縁部、  Ｄ  Ｐ型の不純物
【図１】
2015099862.tif 000003
【図２】
2015099862.tif 000004
【図３Ａ】
2015099862.tif 000005
【図３Ｂ】
2015099862.tif 000006
【図４】
2015099862.tif 000007
【図５】
2015099862.tif 000008
【図６】
2015099862.tif 000009
【図７】
2015099862.tif 000010
【図８】
2015099862.tif 000011
【図９】
2015099862.tif 000012
【図１０】
2015099862.tif 000013