(57)【要約】【課題】  差動ビアを含む回路及びその形成方法を提供する。【解決手段】  回路は、第１のビア長さを有する第１のビアと、第１のビア長さより長い第２のビア長さを有する第２のビアとを含む差動ビアを含み得る。回路はまた、差動ビアに結合された差動ストリップラインを含み得る。差動ストリップラインは、当該差動ストリップラインのブロードサイド結合部分を形成するように当該差動ストリップラインの少なくとも一部にわたって互いにブロードサイド結合された第１の配線と第２の配線とを含み得る。第１の配線は、第１のビアに結合され且つ第１の配線長さを有し得る。第２の配線は、第２のビアに結合され且つ第２の配線長さを有し得る。差動ストリップラインのブロードサイド結合部分が、第２の配線長さが第１の配線長さより短くなるように、第１のビアと第２のビアとの間の実質的に中間で交差する平面からオフセットされ得る。【選択図】  図１Ａ
2015216362.tif 000002
【特許請求の範囲】
【請求項１】
差動信号を搬送するように構成され且つ第１のビアと第２のビアとを含む差動ビアであり、前記第１のビアは第１のビア長さを有し、前記第２のビアは、前記第１のビア長さより長い第２のビア長さを有し、第１の平面が、前記第１のビアと前記第２のビアとの間の実質的に中間で当該差動ビアと交差し、前記第１の平面は、前記第１のビアの中心である第１の中心及び前記第２のビアの中心である第２の中心と交差する第２の平面に対して実質的に垂直である、差動ビアと、
前記差動信号を搬送するように構成され且つ前記差動ビアに結合された差動ストリップラインであり、当該差動ストリップラインは、当該差動ストリップラインのブロードサイド結合部分を形成するように当該差動ストリップラインの少なくとも一部にわたって互いにブロードサイド結合された第１の配線と第２の配線とを含み、前記第１の配線は、前記第１のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第１のビアとの間に第１の配線長さを有し、前記第２の配線は、前記第２のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第２のビアとの間に第２の配線長さを有し、当該差動ストリップラインの前記ブロードサイド結合部分は、前記第２の配線長さが前記第１の配線長さより短くなるように前記第１の平面からオフセットされている、差動ストリップラインと、
を有する回路。
【請求項２】
前記第２の配線長さと前記第１の配線長さとの間の配線長さ差が、前記第２のビア長さと前記第１のビア長さとの間のビア長さ差と略等しい、請求項１に記載の回路。
【請求項３】
前記第２の配線長さと前記第１の配線長さとの間の配線長さ差が、前記差動信号のモード変換が抑圧されるように、前記第２のビア長さと前記第１のビア長さとの間のビア長さ差を少なくとも部分的に補償している、請求項１に記載の回路。
【請求項４】
前記第２の配線長さと前記第１の配線長さとの間の配線長さ差が、前記差動信号のスキューが抑制されるように、前記第２のビア長さと前記第１のビア長さとの間のビア長さ差を少なくとも部分的に補償している、請求項１に記載の回路。
【請求項５】
前記差動ストリップラインの前記ブロードサイド結合部分は、前記第２の平面まで続いている、請求項１に記載の回路。
【請求項６】
前記第１の配線は、９０°又は９０°近い角度で前記差動ストリップラインの前記ブロードサイド結合部分から逸れるように構成されている、請求項１に記載の回路。
【請求項７】
前記第１の配線は、前記差動ストリップラインの前記ブロードサイド結合部分に対して第１の角度で、前記第１のビアに向かって逸れるように構成され、
前記第２の配線は、前記差動ストリップラインの前記ブロードサイド結合部分に対して第２の角度で、前記第２のビアに向かって逸れるように構成され、前記第２の角度は前記第１の角度に略等しい、
請求項１に記載の回路。
【請求項８】
前記第１の配線は、前記差動ストリップラインの前記ブロードサイド結合部分に対して第１の角度で、前記第１のビアに向かって逸れるように構成され、
前記第２の配線は、前記差動ストリップラインの前記ブロードサイド結合部分に対して第２の角度で、前記第２のビアに向かって逸れるように構成され、前記第２の角度は前記第１の角度より大きい、
請求項１に記載の回路。
【請求項９】
回路を形成する方法であって、
差動信号を搬送するように構成され且つ第１のビアと第２のビアとを含む差動ビアを形成するステップであり、前記第１のビアは第１のビア長さを有し、前記第２のビアは、前記第１のビア長さより長い第２のビア長さを有し、第１の平面が、前記第１のビアと前記第２のビアとの間の実質的に中間で当該差動ビアと交差し、前記第１の平面は、前記第１のビアの中心である第１の中心及び前記第２のビアの中心である第２の中心と交差する第２の平面に対して実質的に垂直である、ステップと、
前記差動信号を搬送するように構成され且つ前記差動ビアに結合される差動ストリップラインを形成するステップであり、当該差動ストリップラインは、当該差動ストリップラインのブロードサイド結合部分を形成するように当該差動ストリップラインの少なくとも一部にわたって互いにブロードサイド結合される第１の配線と第２の配線とを含み、前記第１の配線は、前記第１のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第１のビアとの間に第１の配線長さを有し、前記第２の配線は、前記第２のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第２のビアとの間に第２の配線長さを有する、ステップと、
前記第２の配線長さが前記第１の配線長さより短くなるように、前記差動ストリップラインの前記ブロードサイド結合部分を前記第１の平面からオフセットするステップと、
を有する方法。
【請求項１０】
回路を設計する方法であって、
差動信号を搬送するように構成され且つ第１のビアと第２のビアとを含む差動ビアをモデル化するステップであり、前記第１のビアは第１のビア長さを有し、前記第２のビアは、前記第１のビア長さより長い第２のビア長さを有し、第１の平面が、前記第１のビアと前記第２のビアとの間の実質的に中間で当該差動ビアと交差し、前記第１の平面は、前記第１のビアの中心である第１の中心及び前記第２のビアの中心である第２の中心と交差する第２の平面に対して実質的に垂直である、ステップと、
前記差動信号を搬送するように構成され且つ前記差動ビアに結合される差動ストリップラインをモデル化するステップであり、当該差動ストリップラインは、当該差動ストリップラインのブロードサイド結合部分を形成するように当該差動ストリップラインの少なくとも一部にわたって互いにブロードサイド結合される第１の配線と第２の配線とを含み、前記第１の配線は、前記第１のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第１のビアとの間に第１の配線長さを有し、前記第２の配線は、前記第２のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第２のビアとの間に第２の配線長さを有する、ステップと、
前記第２の配線長さが前記第１の配線長さより短くなるように、前記差動ストリップラインの前記ブロードサイド結合部分を前記第１の平面からオフセットするステップと、
を有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
ここに説明される実施形態は、差動シグナリングに関連付けられるビアの長さ差の補償に関する。
【背景技術】
【０００２】
差動信号は典型的に、２つの異なる信号経路に沿って送られる２つの別々の信号を含む。これら２つの別信号間の比較に基づいて、情報が差動信号から読み出され、また、情報が差動信号に書き込まれる。差動信号の２つの信号によって行き来される２つの異なる信号経路は、回路基板の上又は中の別々の配線であり得る。これらの経路が異なる長さであるとき、差動信号に関連付けられた２つの信号間にスキューが発生することがあり、それが信号劣化を引き起こし得る。異なる経路長によって生じるスキューの量は、差動信号の周波数が高くされるときに増大され得る。
【０００３】
本願にて特許請求される事項は、上述のような欠点を解決したり上述のような環境においてのみ動作したりする実施形態に限定されるものではない。むしろ、この背景技術は、ここに記載される一部の実施形態が実施され得る一例に係る技術分野を例示するために提示されるに過ぎない。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
差動ビアを含む回路及びその形成方法を提供する。
【課題を解決するための手段】
【０００５】
一実施形態の一態様によれば、回路は、差動信号を搬送するように構成された差動ビアを含み得る。差動ビアは、第１のビアと第２のビアとを含み得る。第１のビアは第１のビア長さを有することができ、第２のビアは、第１のビア長さより長い第２のビア長さを有し得る。第１の平面が、第１のビアと第２のビアとの間の実質的に中間で差動ビアと交差し得る。第１の平面は、第１のビアの中心である第１の中心及び第２のビアの中心である第２の中心と交差する第２の平面に対して実質的に垂直とし得る。この回路はまた、差動ビアに結合されて差動信号を搬送するように構成された差動ストリップラインを含み得る。差動ストリップラインは、当該差動ストリップラインのブロードサイド結合部分を形成するように当該差動ストリップラインの少なくとも一部にわたって互いにブロードサイド結合された第１の配線と第２の配線とを含み得る。第１の配線は、第１のビアに結合され、且つ差動ストリップラインのブロードサイド結合部分と第１のビアとの間に第１の配線長さを有し得る。第２の配線は、第２のビアに結合され、且つ差動ストリップラインのブロードサイド結合部分と第２のビアとの間に第２の配線長さを有し得る。差動ストリップラインのブロードサイド結合部分が、第２の配線長さが第１の配線長さより短くなるように第１の平面からオフセットされ得る。
【０００６】
実施形態の目的及び利点は、少なくとも請求項にて特定的に列挙される要素、機構及び組み合わせによって、実現され達成されることになる。理解されるように、以上の概要説明及び以下の詳細説明はどちらも、例示的且つ説明的なものであり、特許請求に係る発明を限定するものではない。
【図面の簡単な説明】
【０００７】
以下の図を含む添付図面を使用して、更なる具体性及び詳細性をもって、実施形態例の記述及び説明を行う。
【図１Ａ】差動信号におけるスキューを抑制するように構成された回路の構成例を示す上面図である。
【図１Ｂ】図１Ａの回路の断面図である。
【図１Ｃ】図１Ａ及び１Ｂの回路の別の断面図である。
【図２Ａ】差動信号におけるスキューを抑制するように構成された他の回路の構成例を示す上面図である。
【図２Ｂ】図２Ａの回路の断面図である。
【図２Ｃ】図２Ａ及び２Ｂの回路の別の断面図である。
【図３Ａ】差動信号におけるスキューを抑制するように構成された他の回路の構成例を示す上面図である。
【図３Ｂ】図３Ａの回路の断面図である。
【図３Ｃ】図３Ａ及び３Ｂの回路の別の断面図である。
【図４Ａ】ここに教示されるスキュー補償を有しない回路内での差動信号のステップ応答の一グラフ例を示す図である。
【図４Ｂ】ここに教示されるスキュー補償を有する回路内での差動信号のステップ応答の一グラフ例を示す図である。
【図５】差動信号のディファレンシャル・ツー・コモンモード成分を指し示すグラフを例示する図である。
【図６】差動信号のディファレンシャル・ツー・ディファレンシャル伝送を指し示すグラフを例示する図である。
【図７】電気信号劣化を抑制するように構成された回路をモデル化する一方法例を示すフローチャートである。
【図８】差動信号の劣化を抑制するように構成された回路を形成する一方法例を示すフローチャートである。
【発明を実施するための形態】
【０００８】
回路基板において、差動信号に関連付けられた２つの信号は、回路基板の別々の経路に沿って伝送され得る。それらの経路が異なる長さであるとき、差動信号に関連付けられた２つの信号間にスキューが発生することがあり、それが信号劣化を引き起こし得る。異なる経路長によって生じるスキューは、差動信号の周波数が高くされるとき、差動信号の挿入損失を増大させ得る。
【０００９】
本開示に係る少なくとも１つの実施形態によれば、差動信号を搬送するように回路が構成され得る。この回路は、第１の配線と第２の配線とを含み得る差動ストリップラインを含むことができる。第１の配線は、差動信号の第１の信号（例えば、正信号）を搬送するように構成され、第２の配線は、差動信号の第２の信号（例えば、負信号）を搬送するように構成され得る。第１及び第２の配線の少なくとも一部が、差動ストリップラインが少なくとも一部でブロードサイド結合され得るように、ブロードサイド結合され得る。用語“ブロードサイド結合する”又は“ブロードサイド結合される”は、回路基板の隣接する異なる層で互いに平行に走る配線において、下側の層の配線の少なくとも一部が上側の層の配線の真下にあるようにすることを意味し得る。また、用語“差動ストリップライン”は、差動信号を搬送するように構成され得る一組の配線（例えば、上記の第１の配線及び第２の配線）を意味し得る。
【００１０】
この回路はまた、第１のビアと第２のビアとを含み得る差動ビアを含むことができる。第１のビアは第１の配線に結合され、第２のビアは第２の配線に結合され得る。ビアは、回路基板及び集積回路の相異なる層の導電体を電気接続するために使用され得る。従って、第１のビアは、第１の配線から回路基板の他の層へ、あるいは、他の層から第１の配線へ、差動信号の第１の信号を搬送するように構成され得る。第２のビアは同様に、第２の配線から回路基板の他の層へ、あるいは、他の層から第２の配線へ、差動信号の第２の信号を搬送するように構成され得る。用語“差動ビア”は、差動信号を搬送するように構成され得る一組のビア（例えば、上記の第１のビア及び第２のビア）を意味し得る。ビアの長さは、そのビアによって電気接続される２つの導電体層の間の距離を意味し得る。ビアは、スタブ、すなわち、該ビアによって電気接続される２つの導電体層の外側にある該ビアの部分を有することがある。本開示において、ビアの長さは、ビアのスタブを含まないとし得る。
【００１１】
一部の実施形態において、差動ビアの第１のビア及び第２のビアは、異なる長さとし得る。上述のように、差動信号に関連付けられた２つの信号を搬送する経路の相異なる長さは、スキュー及び／又は差動信号の劣化を引き起こし得る。本開示に係る少なくとも１つの実施形態において、差動ストリップラインのブロードサイド結合部分が、差動ビアの第１のビアと第２のビアとの間の略中間で差動ビアと交差する平面からオフセットされ得る。一部の実施形態において、このオフセットは、第１の配線の長さと第２の配線の長さとが、第１及び第２のビアの長さにおける差と略同じ程度だけ異なるようにされ得る。故に、差動信号の第１及び第２の信号によって辿られる経路は、長さがほぼ等しくなることができ、それによりスキュー及び／又は差動信号の劣化が抑制され得る。例えば、一部の実施形態において、スキューの抑制は、差動信号のモード変換（例えば、ディファレンシャルモードからコモンモードへの変換、又はこの逆の変換）を抑圧し得る。さらに、スキューの抑制は、差動信号のディファレンシャルモード成分の挿入損失を低減させ得る。
【００１２】
本開示に係る実施形態を、添付図面を参照して説明する。
【００１３】
図１Ａは、ここに開示される少なくとも１つの実施形態に従った、差動信号におけるスキューを抑制するように構成された回路１００の構成例の上面図を示している。図１Ｂは、ここに開示される少なくとも１つの実施形態に従った、回路１００の断面図を例示している。図１Ｃは、ここに開示される少なくとも１つの実施形態に従った、回路１００の別の断面図を例示している。図１Ａ−１Ｃに示される眺めの全体像を理解する助けとなるよう、デカルト座標系を用いているが、これは限定を意図するものではない。例えば、図１Ａの上面図は、デカルト座標系のＸＹ平面に関して回路１００を示し、図１Ｂの断面図は、同じデカルト座標系のＹＺ平面に関して回路１００を示し、そして、図１Ｃは同じデカルト座標系のＸＺ平面に関して回路１００を示している。
【００１４】
回路１００は、２つ以上の層（レイヤ）を含み得る例えば印刷回路基板（ＰＣＢ）又は集積回路（ＩＣ）又はＩＣパッケージなどの積層回路とし得る。回路１００のレイヤ群は、互いに上下に積み重ねられ得る。回路１００の図示した層の数は単なる一例であり、本開示に従って構成される回路は如何なる数の適用可能な層を有していてもよい。なお、図１Ａの上面図は、回路１００の複数の異なる層に含められ得る回路１００の要素を描いており、単一の層の上面図や、レイヤ群のうちの１つ以上に含まれる全ての要素を示すことを意図したものではない。
【００１５】
回路１００は、第１の配線１０４ａと第２の配線１０４ｂとを含み得る差動ストリップライン１０２を含むことができる。第１の配線１０４ａは、差動信号の第１の信号（例えば、正信号）を搬送するように構成され、第２の配線１０４ｂは、差動信号の第２の信号（例えば、負信号）を搬送するように構成され得る。回路１００はまた、第１のビア１０８ａと第２のビア１０８ｂとを含み得る差動ビア１０６を含むことができる。第１のビア１０８ａが差動信号の第１の信号に付随され、第２のビア１０８ｂが差動信号の第２の信号に付随され得るように、第１のビア１０８ａは第１の配線１０４ａに結合され、第２のビア１０８ｂは第２の配線１０４ｂに結合され得る。図１Ｂ及び１Ｃに例示するように、一部の実施形態において、第１のビア１０８ａ及び第２のビア１０８ｂは相異なる長さを有し得る。例えば、図示した実施形態において、第１のビア１０８ａは第２のビア１０８ｂより短いとし得る。
【００１６】
図１Ａ−１Ｃに例示するように、第１の配線１０４ａ及び第２の配線１０４ｂは、差動ストリップライン１０２の少なくとも一部にわたって互いにブロードサイド結合され得る。例えば、第１の配線１０４ａ及び第２の配線１０４ｂは、第１のグランドプレーン１２０ａと第２のグランドプレーン１２０ｂとの間に配置され得る。また、第２の配線１０４ｂの少なくとも一部が、第１の配線１０４ａの真下にあり且つ第１の配線１０４ａに対して実質的に平行に走るようにして、第１の配線１０４ａは回路１００の或る層に配置され、第２の配線１０４ｂは回路１００の別の層に配置され得る。差動ストリップライン１０２のうち、第１の配線１０４ａと第２の配線１０４ｂとがブロードサイド結合される部分は、差動ストリップライン１０２の“ブロードサイド結合部分”と称され得る。差動ストリップライン１０２のうち、第１の配線１０４ａ及び第２の配線１０４ｂがブロードサイド結合されなくなり始めるようにそれぞれのビア１０８に向かって分岐する部分は、差動ストリップライン１０２の“分岐点１１６”と称され得る。
【００１７】
図１Ａ及び１Ｂに例示するように、ブロードサイド結合部分は、オフセット１０９だけ平面１１０からオフセットされ（ずらされ）得る。ブロードサイド結合部分は、これら又は他の実施形態において、平面１１０に実質的に平行に走り得る。平面１１０は、第１のビア１０８ａと第２のビア１０８ｂとの間の中間で差動ビア１０６と交差し得る。さらに、図１Ａ及び１Ｂに例示するように、平面１１０は、第１のビア１０８ａの中心である第１の中心と第２のビア１０８ｂの中心である第２の中心とを通過し得る平面１１１に対して実質的に垂直とし得る。平面１１０及び１１１は、回路１００に関連する基準平面を指し示すために使用されているに過ぎず、回路１００の実際の構成要素ではないとし得る。
【００１８】
図１Ａ及び１Ｂに例示するように、オフセット１０９は、差動ストリップライン１０２が、第１のビア１０８ａに対してより、第２のビア１０８ｂに対して近くにあるようにされ得る。故に、分岐点１１６から第１のビア１０８ａまでの距離は、分岐点１１６から第２のビア１０８ｂまでの距離より大きいとし得る。
【００１９】
従って、第１の配線１０４ａは第２の配線１０４ｂより長いとすることができ、また、先述のように、第１のビア１０８ａは第２のビア１０８ｂより短いとし得る。故に、差動ストリップライン１０２のオフセット１０９は、差動信号のスキュー又は劣化が抑制され得るように構成され得る。これら及び他の実施形態において、オフセット１０９の大きさ、分岐点１１６の位置及び構成、分岐点１１６から第１のビア１０８ａまでの第１の配線１０４ａの形状、及び／又は分岐点１１６から第２のビア１０８ｂまでの第２の配線１０４ｂの形状は、スキュー又は信号劣化を抑制するように構成され得る。
【００２０】
例えば、一部の実施形態において、オフセット１０９の大きさ、及び分岐点１１６の位置が、第２のビア１０８ｂが第１のビア１０８ａより長いのと略同じ量だけ第１の配線１０４ａが第２の配線１０４ｂより長いように設定され得る。故に、第１及び第２の配線１０４ａ及び１０４ｂ並びに第１及び第２のビア１０８ａ及び１０８ｂに沿って差動信号の第１及び第２の信号によって辿られる経路の全体長さが、互いに略等しくなり得る。経路の全体長さが略等しいことは、モード変換及び／又は挿入損失によって引き起こされるスキュー及び差動信号の劣化を抑制し得る。
【００２１】
他の一例として、図１Ａに例示するように、分岐点１１６の位置、及び第１の配線１０４ａの形状が、第１の配線１０４ａが、分岐点１１６から、第１のビア１０８ａに向かって実質的に直線状に第１の角度１１２で逸れるように構成され得る。加えて、分岐点１１６の位置、及び第２の配線１０４ｂの形状が、第２の配線１０４ｂが、分岐点１１６から、第２のビア１０８ｂに向かって実質的に直線状に第２の角度１１４（第２の角度１１４は第１の角度１１２より大きいとし得る）で逸れるように構成され得る。第２の角度１１４が大きくなることは、第２の角度１１４に付随するインピーダンス不連続を低減し得る。
【００２２】
また、一部の実施形態において、分岐点１１６の位置、オフセット１０９の大きさ、及び／又は第１の配線１０４ａと第２の配線１０４ｂの形状は、ブロードサイド結合されていない差動ストリップライン１０２の部分が短縮あるいは最小化されるように構成され得る。ブロードサイド結合は、差動信号の第１及び第２の信号の横電磁モード（“ＴＥＭモード”）を維持する助けとなることができ、それにより、第１及び第２の信号に対して同じ速度及びインピーダンスを維持する助けとなり得る。従って、ブロードサイド結合されていない差動ストリップライン１０２の部分を短縮あるいは最小化することも、スキュー及び差動信号の信号劣化を抑制し得る。
【００２３】
従って、上述の分岐点１１６の位置並びに第１の配線１０４ａ及び第２の配線１０４ｂの形状の構成は、差動ストリップライン１０２のインピーダンス不連続点の数を削減し得る。例えば、分岐点１１６からの第１の配線１０４ａ及び第２の配線１０４ｂの形状は、直線であるようにし得る。故に、図示のような第１の配線１０４ａ及び第２の配線１０４ｂのインピーダンス不連続は、分岐点１１６と、これら配線がそれぞれのビア１０８とインタフェースをとる箇所とに制限され得る。
【００２４】
故に、オフセット１０９、分岐点１１６、第１の配線１０４ａ及び第２の配線１０４ｂのこれらの構成は、ビア１０８の長さが相異なるときに、インピーダンス不連続を低減あるいは最小化しながら、差動信号の第１及び第２の信号に対して実質的に同じ経路長を維持し得る。対照的に、伝統的な実装でのブロードサイド結合された差動ストリップライン及び／又は差動信号の２つの信号に対して同じ経路長を維持する方法（例えば、ミアンダ配線）は、インピーダンス不連続及び／又は相異なる経路長を導入してしまい得る。
【００２５】
図１Ａ−１Ｃには、本開示の範囲を逸脱することなく変更が為され得る。例えば、回路１００は、如何なる数の、層、差動ビア、及び／又は差動ストリップライン、並びにその他の好適な要素を含んでいてもよい。また、回路１００内のビア１０８は、図１Ａ−１Ｃでは省略され得るビアスタブを有していてもよい。さらに、図１Ａ−１Ｃにおける回路１００の描写は、ここに記載される概念を例示するために使用されているに過ぎず、必ずしも図式的に正確なものではない。加えて、差動ストリップライン１０２及び差動ビア１０６の経路及び／又は構成は様々とし得る。例えば、以下の図２Ａ−２Ｃ、３Ａ−３Ｃは、オフセット、分岐点、及び配線形状の他の構成例を示すものである。
【００２６】
図２Ａは、ここに開示される少なくとも１つの実施形態に従った、差動信号におけるスキューを抑制するように構成された回路２００の構成例の上面図を示している。図２Ｂは、ここに開示される少なくとも１つの実施形態に従った、回路２００の断面図を例示している。図２Ｃは、ここに開示される少なくとも１つの実施形態に従った、回路２００の別の断面図を例示している。図１Ａ−１Ｃにおいてと同様に、図２Ａ−２Ｃに示される眺めの全体像を理解する助けとなるよう、デカルト座標系を用いているが、これは限定を意図するものではない。例えば、図２Ａの上面図は、デカルト座標系のＸＹ平面に関して回路２００を示し、図２Ｂの断面図は、同じデカルト座標系のＹＺ平面に関して回路２００を示し、そして、図２Ｃは同じデカルト座標系のＸＺ平面に関して回路２００を示している。
【００２７】
回路２００は、２つ以上の層（レイヤ）を含み得る例えば印刷回路基板（ＰＣＢ）又は集積回路（ＩＣ）又はＩＣパッケージなどの積層回路とし得る。回路２００のレイヤ群は、互いに上下に積み重ねられ得る。回路２００の図示した層の数は単なる一例であり、本開示に従って構成される回路は如何なる数の適用可能な層を有していてもよい。また、図１Ａの上面図と同様に、図２Ａの上面図は、回路２００の複数の異なる層に含められ得る回路２００の要素を描いており、単一の層の上面図や、レイヤ群のうちの１つ以上に含まれる全ての要素を示すことを意図したものではない。
【００２８】
回路２００は、第１の配線２０４ａと第２の配線２０４ｂとを含み得る差動ストリップライン２０２を含むことができる。第１の配線２０４ａは、差動信号の第１の信号（例えば、正信号）を搬送するように構成され、第２の配線２０４ｂは、差動信号の第２の信号（例えば、負信号）を搬送するように構成され得る。回路２００はまた、第１のビア２０８ａと第２のビア２０８ｂとを含み得る差動ビア２０６を含むことができる。第１のビア２０８ａが差動信号の第１の信号に付随され、第２のビア２０８ｂが差動信号の第２の信号に付随され得るように、第１のビア２０８ａは第１の配線２０４ａに結合され、第２のビア２０８ｂは第２の配線２０４ｂに結合され得る。図２Ｂ及び２Ｃに例示するように、一部の実施形態において、第１のビア２０８ａ及び第２のビア２０８ｂは相異なる長さを有し得る。例えば、図示した実施形態において、第１のビア２０８ａは第２のビア２０８ｂより短いとし得る。
【００２９】
第１の配線２０４ａ及び第２の配線２０４ｂは、第１のグランドプレーン２２０ａと第２のグランドプレーン２２０ｂとの間に配置され得る。図１Ａ−１Ｃの第１の配線１０４ａ及び第２の配線１０４ｂと同様に、第１の配線２０４ａ及び第２の配線２０４ｂは、差動ストリップライン２０２の少なくとも一部（差動ストリップライン２０２の“ブロードサイド結合部分”と称され得る）にわたって互いにブロードサイド結合され得る。また、図１Ａ−１Ｃの差動ストリップライン１０２と同様に、差動ストリップライン２０２のうち、第１の配線２０４ａ及び第２の配線２０４ｂがそれらそれぞれのビア２０８に向かって分岐する部分は、差動ストリップライン２０２の“分岐点２１６”と称され得る。
【００３０】
図１Ａ−１Ｃの差動ストリップライン２０２と同様に、差動ストリップライン２０２のブロードサイド結合部分は、図２Ａに例示するように、平面２１１に実質的に垂直な平面２１０からオフセット２０９だけオフセットされ得る。また、図１Ａのオフセット１０９と同様に、オフセット２０９は、差動ストリップライン２０２が、第１のビア２０８ａに対してより、第２のビア２０８ｂに対して近くにあるようにされ得る。故に、分岐点２１６から第１のビア２０８ａまでの第１の配線２０４ａの長さは、分岐点２１６から第２のビア２０８ｂまでの第２の配線２０４ｂの長さより長いとし得る。
【００３１】
オフセット２０９の大きさ、分岐点２１６の位置、分岐点２１６から第１のビア２０８ａまでの第１の配線２０４ａの形状、及び／又は分岐点２１６から第２のビア２０８ｂまでの第２の配線２０４ｂの形状は、スキュー又は信号劣化を抑制するように構成され得る。例えば、図２Ａの例示実施形態において、差動ストリップライン２０２のブロードサイド結合部分は、第１のビア２０８ａの中心である第１の中心と第２のビア２０８ｂの中心である第２の中心とを通って延在し得る平面２１１まで続き得る。故に、分岐点２１６の位置は平面２１１上にあってもよく、それにより、ブロードサイド結合されない差動ストリップライン２０２の部分が短縮あるいは最小化され得る。
【００３２】
また、これら又は他の実施形態において、オフセット２０９の大きさは、分岐点２１６から第１のビア２０８ａまでの第１の配線２０４ａの長さが、分岐点２１６から第２のビア２０８ｂまでの第２の配線２０４ｂの長さより、第１のビア２０８ａと第２のビア２０８ｂとの間の長さの差と略同じ量だけ長くなり得るように設定され得る。一部の実施形態において、分岐点２１６から第２のビア２０８ｂまでの第２の配線２０４ｂの長さは、分岐点２１６から第２のビア２０８ｂまでの第２の配線２０４ｂが第２のビア２０８ｂと一体化され得るほどに短くなり得る。故に、差動信号の第１の信号によって進行される経路が、差動信号の第２の信号によって進行される経路とほぼ等しくなって、モード変換及び／又は挿入損失に由来するスキュー及び／又は劣化が抑制され得る。
【００３３】
また、図２Ａに例示するように、第１の配線２０４ａの形状は、分岐点２１６から直線として構成されることができ、それにより、第１の配線２０４ａにおけるインピーダンス不連続が低減あるいは最小化され得る。故に、図２Ａに例示した構成は、図２Ａに描いた第１の配線２０４ａのインピーダンス不連続を、分岐点２１６と、第１の配線２０４ａの第１のビア２０８ａとの境界部とに制限し得る。また、分岐点２１６から第２のビア２０８ｂまでの第２の配線２０４ｂを、直線として、あるいは第２のビア２０８ｂと一体化されるように構成することはまた、第２の配線２０４ｂにおけるインピーダンス不連続を低減あるいは最小化し得る。例えば、図２Ａに例示した構成は、第２の配線２０４ｂのインピーダンス不連続を、第２の配線２０４ｂの第２のビア２０８ｂとの境界部に制限し得る。
【００３４】
故に、上述の、オフセット２０９の設定、分岐点２１６の位置、並びに第１の配線２０４ａ及び第２の配線２０４ｂの形状は、差動信号のスキュー又は劣化を抑制し得る。図２Ａ−２Ｃには、本開示の範囲を逸脱することなく変更が為され得る。例えば、回路２００は、如何なる数の、層、差動ビア、及び／又は差動ストリップラインを含んでいてもよい。また、回路２００内のビア２０８は、図２Ａ−２Ｃでは省略され得るビアスタブを有していてもよい。加えて、差動ストリップライン２０２及び差動ビア２０６の経路及び／又は構成は様々とし得る。さらに、図２Ａ−２Ｃにおける回路２００の描写は、ここに記載される概念を例示するために使用されているに過ぎず、必ずしも図式的に正確なものではない。
【００３５】
図３Ａは、ここに開示される少なくとも１つの実施形態に従った、差動信号におけるスキューを抑制するように構成された回路３００の構成例の上面図を示している。図３Ｂは、ここに開示される少なくとも１つの実施形態に従った、回路３００の断面図を例示している。図３Ｃは、ここに開示される少なくとも１つの実施形態に従った、回路３００の別の断面図を例示している。図１Ａ−１Ｃ及び２Ａ−２Ｃにおいてと同様に、図３Ａ−３Ｃに示される眺めの全体像を理解する助けとなるよう、デカルト座標系を用いているが、これは限定を意図するものではない。例えば、図３Ａの上面図は、デカルト座標系のＸＹ平面に関して回路３００を示し、図３Ｂの断面図は、同じデカルト座標系のＹＺ平面に関して回路３００を示し、そして、図３Ｃは同じデカルト座標系のＸＺ平面に関して回路３００を示している。
【００３６】
回路３００は、２つ以上の層（レイヤ）を含み得る例えば印刷回路基板（ＰＣＢ）又は集積回路（ＩＣ）又はＩＣパッケージなどの積層回路とし得る。回路３００のレイヤ群は、互いに上下に積み重ねられ得る。回路３００の図示した層の数は単なる一例であり、本開示に従って構成される回路は如何なる数の適用可能な層を有していてもよい。また、図１Ａ及び２Ａの上面図と同様に、図３Ａの上面図は、回路３００の複数の異なる層に含められ得る回路３００の要素を描いており、単一の層の上面図や、レイヤ群のうちの１つ以上に含まれる全ての要素を示すことを意図したものではない。
【００３７】
回路３００は、第１の配線３０４ａと第２の配線３０４ｂとを含み得る差動ストリップライン３０２を含むことができる。第１の配線３０４ａは、差動信号の第１の信号（例えば、正信号）を搬送するように構成され、第２の配線３０４ｂは、差動信号の第２の信号（例えば、負信号）を搬送するように構成され得る。回路３００はまた、第１のビア３０８ａと第２のビア３０８ｂとを含み得る差動ビア３０６を含むことができる。第１のビア３０８ａが差動信号の第１の信号に付随され、第２のビア３０８ｂが差動信号の第２の信号に付随され得るように、第１のビア３０８ａは第１の配線３０４ａに結合され、第２のビア３０８ｂは第２の配線３０４ｂに結合され得る。図３Ｂ及び３Ｃに例示するように、一部の実施形態において、第１のビア３０８ａ及び第２のビア３０８ｂは相異なる長さを有し得る。例えば、図示した実施形態において、第１のビア３０８ａは第２のビア３０８ｂより短いとし得る。
【００３８】
第１の配線３０４ａ及び第２の配線３０４ｂは、第１のグランドプレーン３２０ａと第２のグランドプレーン３２０ｂとの間に配置され得る。図１Ａ−１Ｃの第１の配線１０４ａ及び第２の配線１０４ｂ並びに図２Ａ−２Ｃの第１の配線２０４ａ及び第２の配線２０４ｂと同様に、第１の配線３０４ａ及び第２の配線３０４ｂは、差動ストリップライン３０２の少なくとも一部（差動ストリップライン３０２の“ブロードサイド結合部分”と称され得る）にわたって互いにブロードサイド結合され得る。また、図１Ａ−１Ｃの差動ストリップライン１０２及び図２Ａ−２Ｃの差動ストリップライン２０２と同様に、差動ストリップライン３０２のうち、第１の配線３０４ａ及び第２の配線３０４ｂがそれらそれぞれのビア３０８に向かって分岐する部分は、差動ストリップライン３０２の“分岐点３１６”と称され得る。
【００３９】
差動ストリップライン３０２のブロードサイド結合部分は、図３Ａに例示するように、平面３１１に実質的に垂直な平面３１０からオフセット３０９だけオフセットされ得る。また、図１Ａのオフセット１０９及び図２Ａのオフセット２０９と同様に、オフセット３０９は、差動ストリップライン３０２が、第１のビア３０８ａに対してより、第２のビア３０８ｂに対して近くにあるようにされ得る。故に、分岐点３１６から第１のビア３０８ａまでの第１の配線３０４ａの長さは、分岐点３１６から第２のビア３０８ｂまでの第２の配線３０４ｂの長さより長いとし得る。
【００４０】
図１Ａ−１Ｃ及び２Ａ−２Ｃと同様に、オフセット３０９の大きさ、分岐点３１６の位置、分岐点３１６から第１のビア３０８ａまでの第１の配線３０４ａの形状、及び／又は分岐点３１６から第２のビア３０８ｂまでの第２の配線３０４ｂの形状は、スキュー又は信号劣化を抑制するように構成され得る。例えば、図３Ａの例示実施形態において、分岐点３１６の位置、及び第１の配線３０４ａの形状が、第１の配線３０４ａが、分岐点３１６から、第１のビア３０８ａに向かって実質的に直線状に第１の角度３１２で逸れるように構成され得る。上述のように、第１の配線３０４ａを第１のビア３０８ａに向けて実質的に直線状に逸れさせることは、第１の配線３０４ａにおけるインピーダンス不連続を低減あるいは最小化し得る。例えば、分岐点３１６から第１のビア３０８ａまでの第１の配線３０４ａの直線構成は、図示した実施形態における第１の配線３０４ａのインピーダンス不連続を、分岐点３１６と、第１の配線３０４ａの第１のビア３０８ａとの境界部とに制限し得る。
【００４１】
また、分岐点３１６の位置、及び第２の配線３０４ｂの形状は、第２の配線３０４ａが、分岐点３１６後にも分岐点３１６前と同じ経路で続き、その後、第２のビア３０８ｂとインタフェースをとる少し前に第２のビア３０８ｂに向かって角度３１４で逸れる、ように構成され得る。故に、第２の配線３０４ｂの図示した部分のインピーダンス不連続が、第２の配線３０４ｂの第２のビア３０８ｂとの境界部を取り囲み且つ角度３１４を含んだ比較的小さい領域に制限され得る。
【００４２】
さらに、分岐点３１６、第１の配線３０４ａ及び第２の配線３０４ｂのこの構成は、角度３１４が第１の角度３１２とほぼ等しいようにされ得る。図示のように角度３１２及び３１４を互いに略等しくすることは、分岐点３１６で比較的小さい角度の逸れを有することを回避する助けとなり、これもまた、インピーダンス不連続を低減し得る。
【００４３】
また、これら又は他の実施形態において、オフセット３０９の大きさ、第１の配線３０４ａの形状、及び／又は第２の配線３０４ｂの形状は、分岐点３１６から第１のビア３０８ａまでの第１の配線３０４ａの長さが、分岐点３１６から第２のビア３０８ｂまでの第２の配線３０４ｂの長さより、第１のビア３０８ａと第２のビア３０８ｂとの間の長さの差と略同じ量だけ長くなり得るように構成され得る。故に、差動信号の第１の信号によって進行される経路が、差動信号の第２の信号によって進行される経路とほぼ等しくなって、モード変換及び／又は挿入損失に由来するスキュー及び／又は信号劣化が抑制され得る。
【００４４】
故に、上述の、オフセット３０９の設定、分岐点３１６の位置、並びに第１の配線３０４ａ及び第２の配線３０４ｂの形状は、差動信号のスキュー又は劣化を抑制し得る。図３Ａ−３Ｃには、本開示の範囲を逸脱することなく変更が為され得る。例えば、回路３００は、如何なる数の、層、差動ビア、及び／又は差動ストリップラインを含んでいてもよい。回路３００内のビア３０８は、図３Ａ−３Ｃでは省略され得るビアスタブを有していてもよい。加えて、差動ストリップライン３０２及び差動ビア３０６の経路及び／又は構成は様々とし得る。さらに、図３Ａ−３Ｃにおける回路３００の描写は、ここに記載される概念を例示するために使用されているに過ぎず、必ずしも図式的に正確なものではない。
【００４５】
上述のように、図１Ａ−１Ｃ、２Ａ−２Ｃ及び／又は３Ａ−３Ｃに関して上述したようにして回路を構成することは、差動信号のスキューを抑制する助けとなり得る。図４Ａは、ここに教示されるスキュー補償を有しない第１の回路内での第１の差動信号のステップ応答の一グラフ例４００を示している。図４Ｂは、ここに記載される少なくとも１つの実施形態に従った、スキュー補償を有する第２の回路内での第２の差動信号のステップ応答の一グラフ例４０６を示している。グラフ４００は実線４０２と破線４０４とを含んでおり、グラフ４０６は実線４０８と破線４１０とを含んでいる。実線４０２及び４０８は、それらそれぞれの差動信号の正信号のステップ応答を例示している。破線４０４及び４１０は、それらそれぞれの差動信号の負信号のステップ応答を例示している。グラフ４００に例示されるように、線４０２及び４０４は、グラフ４００全体で揃っておらず、故に、グラフ４００に関連付けられた第１の差動信号の正信号と負信号との間のスキューを指し示している。対照的に、線４０８及び４１０は、グラフ４０６全体で実質的に揃っており、故に、グラフ４０６に関連付けられた第２の差動信号の正信号と負信号との間の小さいスキュー又はスキューがないことを指し示している。故に、グラフ４００とグラフ４０６との比較が指し示すことは、ここに記載の教示に従って回路を構成することで、差動信号によって経験されるスキューを抑制し得るということである。
【００４６】
また、やはり上述したように、図１Ａ−１Ｃ、２Ａ−２Ｃ及び／又は３Ａ−３Ｃに関して上述したようにして回路を構成することは、差動信号のモード変換を抑圧する助けとなり得る。図５は、差動信号のディファレンシャル・ツー・コモン（differential-to-common）モード成分を指し示すグラフ５００を例示している。実線５０２は、ここに記載のスキュー補償を用いて構成されていない第１の回路に関連付けられる第１の差動信号の第１のディファレンシャル・ツー・コモンモード成分を示している。破線５０４は、ここに記載のスキュー補償を用いて構成された第２の回路に関連付けられる第２の差動信号の第２のディファレンシャル・ツー・コモンモード成分を示している。差動信号のディファレンシャル・ツー・コモンモード成分は、ディファレンシャル信号がディファレンシャルモードからコモンモードへのモード変換を被り得るかどうかに関係する。故に、ディファレンシャル・ツー・コモンモード成分の利得が高いほど、より高い可能性で、ディファレンシャル信号がディファレンシャルモードからコモンモードへのモード変換を被ることになる。
【００４７】
線５０２と５０４との比較が指し示すことは、ここに記載のスキュー補償を伴わない第１の差動信号の第１のディファレンシャル・ツー・コモンモード成分の方が、ここに記載のスキュー補償を伴う第２の差動信号の第２のディファレンシャル・ツー・コモンモード成分よりも高い利得を有するということである。従って、グラフ５００が指し示すことは、ここに記載のスキュー補償は、スキュー補償が使用されないときと比較して、ディファレンシャル信号のモード変換を抑圧する助けとなり得るということである。
【００４８】
また、差動信号のディファレンシャル・ツー・ディファレンシャル（differential-to-differential）伝送も、ディファレンシャル信号がディファレンシャルモードからコモンモードへのモード変換を被り得るかどうかに関係する。例えば、ディファレンシャル・ツー・ディファレンシャル伝送が強いほど、より高い可能性で、ディファレンシャル信号がディファレンシャルモードに留まることになる。図６は、差動信号のディファレンシャル・ツー・ディファレンシャル伝送を指し示すグラフ６００を例示している。実線６０２は、ここに記載のスキュー補償を用いて構成されていない第１の回路に関連付けられる第１の差動信号の第１のディファレンシャル・ツー・ディファレンシャル伝送を示している。破線６０４は、ここに記載のスキュー補償を用いて構成された第２の回路に関連付けられる第２の差動信号の第２のディファレンシャル・ツー・ディファレンシャル伝送を示している。
【００４９】
線６０２と６０４との比較が指し示すことは、第１の差動信号の第１のディファレンシャル・ツー・ディファレンシャル伝送の方が、広周波数域（例えば、７０ギガヘルツ（ＧＨｚ））で、第２の差動信号の第２のディファレンシャル・ツー・ディファレンシャル伝送よりも低い利得を有するということである。従って、グラフ６００が指し示すことは、ここに記載のスキュー補償は、スキュー補償が使用されないときと比較して、ディファレンシャル信号のモード変換を抑圧する助けとなり得るということである。
【００５０】
差動信号のディファレンシャル・ツー・ディファレンシャル伝送はまた、ディファレンシャル信号の挿入損失を指し示し得る。線６０２と６０４との比較により指し示されるように、第１のディファレンシャル・ツー・ディファレンシャル伝送と比較して高い第２のディファレンシャル・ツー・ディファレンシャル伝送の利得はまた、第１のディファレンシャル信号と比較して低い第２のディファレンシャル信号の挿入損失を指し示す。より低い挿入損失もまた、差動信号の信号劣化を抑制し得る。従って、グラフ６００はまた、ここに記載のスキュー補償は、スキュー補償が使用されないときと比較して、ディファレンシャル信号の挿入損失を低減する助けとなり、それによっても信号劣化を抑制し得る、ということを指し示している。
【００５１】
図７は、ここに記載される少なくとも１つの実施形態に従って構成された、電気信号劣化を抑制するように構成された回路をモデル化する一方法例７００のフローチャートである。方法７００は、一部の実施形態において、図１Ａ−１Ｃ、２Ａ−２Ｃ、及び３Ａ−３Ｃそれぞれの回路１００、２００、及び３００に関して上述した原理に従って、コンピュータ読み取り可能記憶媒体に格納された適用可能な設計ソフトウェアを用いて実装され得る。個別のブロックとして図示しているが、様々なブロックが、所望の実装に応じて、更なるブロックへと分割され、より少ないブロックへと結合され、あるいは排除されてもよい。
【００５２】
方法７００はブロック７０２で開始することができ、該ブロックにて、差動信号を搬送するように構成される差動ビアがモデル化され得る。差動ビアは、第１のビアと第２のビアとを含み得る。第１のビアは第１のビア長さを有することができ、第２のビアは、第１のビア長さより長い第２のビア長さを有し得る。また、第１の平面が、第１のビアと第２のビアとの間の中間で差動ビアと交差し得る。第１の平面は、第１のビアの中心である第１の中心及び第２のビアの中心である第２の中心と交差する第２の平面に対して実質的に垂直とし得る。第１の平面及び第２の平面は、基準のフレームを表すために使用されるに過ぎず、差動ビアの実際の構成要素ではないとし得る。
【００５３】
ブロック７０４にて、差動信号を搬送するように構成される差動ストリップラインがモデル化され得る。差動ストリップラインは、差動ビアに結合され得るとともに、第１の配線と第２の配線とを含み得る。第１の配線及び第２の配線は、差動ストリップラインの少なくとも一部にわたって互いにブロードサイド結合され得る。また、第１の配線は、第１のビアに結合され得るとともに、第１の配線長さを有し得る。第２の配線は、第２のビアに結合され得るとともに、第２の配線長さを有し得る。
【００５４】
ブロック７０６にて、第１の平面に対する差動ストリップラインのオフセットが調整され得る。これら又は他の実施形態において、第１の配線及び第２の配線がそれぞれ第１のビア及び第２のビアに向かって差動ストリップラインのブロードサイド結合部分から逸れる箇所である分岐点位置が調整され得る。また、これら又は他の実施形態において、第１の配線の形状及び／又は第２の配線の形状が、ブロック７０６で調整され得る。
【００５５】
一部の実施形態において、オフセット、分岐点設定、及び／又は第１の配線と第２の配線の形状は、差動信号のスキューを抑制するように調整され得る。例えば、一部の実施形態において、オフセット、分岐点設定、及び／又は第１の配線と第２の配線の形状は、第２の配線長さと第１の配線長さとの間の配線長さ差が、第２のビア長さと第１のビア長さとの間のビア長さ差と略等しいように調整され得る。これら又は他の実施形態において、オフセット、分岐点設定、及び／又は第１の配線と第２の配線の形状は、差動信号のモード変換が抑圧されるように、第２の配線長さと第１の配線長さとの間の配線長さ差が、第２のビア長さと第１のビア長さとの間のビア長さ差を少なくとも部分的に補償するように調整され得る。
【００５６】
さらに、一部の実施形態において、オフセット、分岐点設定、及び／又は第１の配線と第２の配線の形状は、差動信号の挿入損失が低減されるように、第２の配線長さと第１の配線長さとの間の配線長さ差が、第２のビア長さと第１のビア長さとの間のビア長さ差を少なくとも部分的に補償するように調整され得る。
【００５７】
一部の実施形態において、オフセット、分岐点設定、及び／又は第１の配線と第２の配線の形状は、図１Ａ−１Ｃ、２Ａ−２Ｃ、及び３Ａ−３Ｃに関して上述した構成のうちの何れか１つに従って調整され得る。故に、一部の実施形態において、オフセット、分岐点設定、及び／又は第１の配線と第２の配線の形状は、ブロック７０６で、信号劣化が抑制あるいは最小化され得るように調整され得る。
【００５８】
ブロック７０８にて、モデル化された差動ストリップライン及びモデル化された差動ビアに沿って伝播し得る差動信号の１つ以上の特性が決定され得る。例えば、差動信号の、長さ差、スキュー、モード変換、挿入損失、及び／又はリターンロスの特性が決定され得る。特性の決定は、例えば電磁シミュレーションなどのコンピュータシミュレーション、又は測定されたデータベースから得られる経験式に基づき得る。ブロック７１０にて、特性が満足いくものかどうか、方法７００でモデル化されている回路に関連付けられる設計パラメータに従って決定され得る。特性が満足いくものであるとき、方法７００は終了し得る。特性が満足いくものでないとき、方法７００はブロック７０６に戻り得る。
【００５９】
故に、方法７００に従って回路をモデル化することは、回路の差動信号のスキューが抑制される回路を作製するために使用され得る。方法７００には、本開示の範囲を逸脱することなく変更が為され得る。例えば、これらのブロックに関連付けられたステップは、提示した順序とは異なる順序で実行されてもよい。また、他のブロック又はステップが方法７００に追加されてもよい。
【００６０】
ここに記載の方法７００は、コンピュータ読み取り可能命令を担持あるいは有するコンピュータ読み取り可能媒体又はそれに格納されたデータ構造を用いて実装され得る。例えば、上述の無線装置及び／又はアクセスポイントが、上述の機能及び処理を実行するためのコンピュータ読み取り可能命令を有するコンピュータ読み取り可能媒体又はそれに格納されたデータ構造を含み得る。このようなコンピュータ読み取り可能媒体は、汎用又は専用のコンピュータ（例えば、プロセッサ）によってアクセスされることが可能な如何なる利用可能な媒体であってもよい。非限定的な例として、そのようなコンピュータ読み取り可能媒体は、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、電気的消去プログラム可能読み出し専用メモリ（ＥＥＰＲＯＭ）、コンパクトディスク読み出し専用メモリ（ＣＤ−ＲＯＭ）若しくはその他の光ディスクストレージ、磁気ディスクストレージ若しくはその他の磁気記憶装置、又は、コンピュータ実行可能命令の形態の所望のプログラムコード若しくはデータ構造を担持あるいは格納するために使用されることができ且つ汎用あるいは専用のコンピュータによってアクセスされることが可能なその他の記憶媒体を含む、非一時的あるいは有形のコンピュータ読み取り可能記憶媒体を含み得る。以上のものの組合せもコンピュータ読み取り可能媒体の範囲に含まれ得る。
【００６１】
コンピュータ実行可能命令は、例えば、汎用コンピュータ、専用コンピュータ又は専用処理装置に特定の機能又は機能群を実行させる命令及びデータを含む。ここでは構造上の機構及び／又は方法のステップに特有の言葉にて説明してきたが、理解されるように、請求項に規定される事項は必ずしも、ここで説明された具体的な機構又はステップに限定されるものではない。むしろ、ここで説明された具体的な機構及びステップは、請求項に規定される事項を実現する形態の例として開示されたものである。
【００６２】
図８は、ここに記載される少なくとも１つの実施形態に従って構成された、差動信号の劣化を抑制するように構成された回路を形成する一方法例８００のフローチャートである。
方法８００は、一部の実施形態において、図１Ａ−１Ｃ、２Ａ−２Ｃ、及び３Ａ−３Ｃそれぞれの回路１００、２００、及び３００に関して上述した原理に従って回路を形成することによって実行され得る。個別のブロックとして図示しているが、様々なブロックが、所望の実装に応じて、更なるブロックへと分割され、より少ないブロックへと結合され、あるいは排除されてもよい。
【００６３】
方法８００はブロック８０２で開始することができ、該ブロックにて、差動信号を搬送するように構成される差動ビアが形成され得る。差動ビアは、第１のビアと第２のビアとを含むように形成され得る。第１のビアは第１のビア長さを有することができ、第２のビアは、第１のビア長さより長い第２のビア長さを有し得る。また、第１の平面が、第１のビアと第２のビアとの間の中間で差動ビアと交差し得る。第１の平面は、第１のビアの中心である第１の中心及び第２のビアの中心である第２の中心と交差する第２の平面に対して実質的に垂直とし得る。第１の平面及び第２の平面は、基準のフレームを表すために使用されるに過ぎず、差動ビア又は回路の実際の構成要素ではないとし得る。
【００６４】
ブロック８０４にて、差動信号を搬送するように構成される差動ストリップラインが形成され得る。差動ストリップラインは、差動ビアに結合されるように形成され得るとともに、第１の配線と第２の配線とを含み得る。第１の配線及び第２の配線は、差動ストリップラインの少なくとも一部にわたって互いにブロードサイド結合され得る。また、第１の配線は、第１のビアに結合され得るとともに、第１の配線長さを有し得る。第２の配線は、第２のビアに結合され得るとともに、第２の配線長さを有し得る。
【００６５】
ブロック８０６にて、差動ストリップラインが形成されるとき、それが第１の平面に対してオフセットされ得る。これら又は他の実施形態において、第１の配線及び第２の配線がそれぞれ第１のビア及び第２のビアに向かって差動ストリップラインのブロードサイド結合部分から逸れる箇所である分岐点位置が調整され得る。また、第１の配線の形状及び／又は第２の配線の形状が、ブロック８０６で設定され得る。
【００６６】
一部の実施形態において、オフセット、分岐点設定、及び／又は第１の配線と第２の配線の形状は、差動信号のスキューを抑制するように形成され得る。例えば、一部の実施形態において、オフセット、分岐点設定、及び／又は第１の配線と第２の配線の形状は、第２の配線長さと第１の配線長さとの間の配線長さ差が、第２のビア長さと第１のビア長さとの間のビア長さ差と略等しいように形成され得る。これら又は他の実施形態において、オフセット、分岐点設定、及び／又は第１の配線と第２の配線の形状は、差動信号のモード変換が抑圧されるように、第２の配線長さと第１の配線長さとの間の配線長さ差が、第２のビア長さと第１のビア長さとの間のビア長さ差を少なくとも部分的に補償するように形成され得る。
【００６７】
さらに、一部の実施形態において、オフセット、分岐点設定、及び／又は第１の配線と第２の配線の形状は、差動信号の挿入損失が低減されるように、第２の配線長さと第１の配線長さとの間の配線長さ差が、第２のビア長さと第１のビア長さとの間のビア長さ差を少なくとも部分的に補償するように形成され得る。
【００６８】
一部の実施形態において、オフセット、分岐点設定、及び／又は第１の配線と第２の配線の形状は、図１Ａ−１Ｃ、２Ａ−２Ｃ、及び３Ａ−３Ｃに関して上述した構成のうちの何れか１つに従って形成され得る。故に、一部の実施形態において、この回路は、方法８００に従って、差動信号の劣化が抑制あるいは最小化され得るように形成され得る。
【００６９】
方法８００には、本開示の範囲を逸脱することなく変更が為され得る。例えば、これらのブロックに関連付けられたステップは、提示した順序とは異なる順序で実行されてもよい。また、他のブロック又はステップが方法７００に追加されてもよい。
【００７０】
ここに記載された全ての例及び条件付きの言葉は、技術を前進させるために本願の発明者によって与えられる概念と本発明とを読者が理解することを支援するための教育的な目的を意図したものであり、そのように具体的に記載した例及び条件への限定ではないと解釈されるべきである。本開示に係る実施形態を詳細に説明したが、理解されるべきことには、これらの実施形態には、本発明の精神及び範囲を逸脱することなく、様々な変形、代用及び改変が為され得る。
【００７１】
以上の説明に関し、更に以下の付記を開示する。
（付記１）  差動信号を搬送するように構成され且つ第１のビアと第２のビアとを含む差動ビアであり、前記第１のビアは第１のビア長さを有し、前記第２のビアは、前記第１のビア長さより長い第２のビア長さを有し、第１の平面が、前記第１のビアと前記第２のビアとの間の実質的に中間で当該差動ビアと交差し、前記第１の平面は、前記第１のビアの中心である第１の中心及び前記第２のビアの中心である第２の中心と交差する第２の平面に対して実質的に垂直である、差動ビアと、
前記差動信号を搬送するように構成され且つ前記差動ビアに結合された差動ストリップラインであり、当該差動ストリップラインは、当該差動ストリップラインのブロードサイド結合部分を形成するように当該差動ストリップラインの少なくとも一部にわたって互いにブロードサイド結合された第１の配線と第２の配線とを含み、前記第１の配線は、前記第１のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第１のビアとの間に第１の配線長さを有し、前記第２の配線は、前記第２のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第２のビアとの間に第２の配線長さを有し、当該差動ストリップラインの前記ブロードサイド結合部分は、前記第２の配線長さが前記第１の配線長さより短くなるように前記第１の平面からオフセットされている、差動ストリップラインと、
を有する回路。
（付記２）  前記第２の配線長さと前記第１の配線長さとの間の配線長さ差が、前記第２のビア長さと前記第１のビア長さとの間のビア長さ差と略等しい、付記１に記載の回路。
（付記３）  前記第２の配線長さと前記第１の配線長さとの間の配線長さ差が、前記差動信号のモード変換が抑圧されるように、前記第２のビア長さと前記第１のビア長さとの間のビア長さ差を少なくとも部分的に補償している、付記１に記載の回路。
（付記４）  前記第２の配線長さと前記第１の配線長さとの間の配線長さ差が、前記差動信号のスキューが抑制されるように、前記第２のビア長さと前記第１のビア長さとの間のビア長さ差を少なくとも部分的に補償している、付記１に記載の回路。
（付記５）  前記差動ストリップラインの前記ブロードサイド結合部分は、前記第２の平面まで続いている、付記１に記載の回路。
（付記６）  前記第１の配線は、９０°又は９０°近い角度で前記差動ストリップラインの前記ブロードサイド結合部分から逸れるように構成されている、付記１に記載の回路。
（付記７）  前記第１の配線は、前記差動ストリップラインの前記ブロードサイド結合部分に対して第１の角度で、前記第１のビアに向かって逸れるように構成され、
前記第２の配線は、前記差動ストリップラインの前記ブロードサイド結合部分に対して第２の角度で、前記第２のビアに向かって逸れるように構成され、前記第２の角度は前記第１の角度に略等しい、
付記１に記載の回路。
（付記８）  前記第１の配線は、前記差動ストリップラインの前記ブロードサイド結合部分に対して第１の角度で、前記第１のビアに向かって逸れるように構成され、
前記第２の配線は、前記差動ストリップラインの前記ブロードサイド結合部分に対して第２の角度で、前記第２のビアに向かって逸れるように構成され、前記第２の角度は前記第１の角度より大きい、
付記１に記載の回路。
（付記９）  回路を形成する方法であって、
差動信号を搬送するように構成され且つ第１のビアと第２のビアとを含む差動ビアを形成するステップであり、前記第１のビアは第１のビア長さを有し、前記第２のビアは、前記第１のビア長さより長い第２のビア長さを有し、第１の平面が、前記第１のビアと前記第２のビアとの間の実質的に中間で当該差動ビアと交差し、前記第１の平面は、前記第１のビアの中心である第１の中心及び前記第２のビアの中心である第２の中心と交差する第２の平面に対して実質的に垂直である、ステップと、
前記差動信号を搬送するように構成され且つ前記差動ビアに結合される差動ストリップラインを形成するステップであり、当該差動ストリップラインは、当該差動ストリップラインのブロードサイド結合部分を形成するように当該差動ストリップラインの少なくとも一部にわたって互いにブロードサイド結合される第１の配線と第２の配線とを含み、前記第１の配線は、前記第１のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第１のビアとの間に第１の配線長さを有し、前記第２の配線は、前記第２のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第２のビアとの間に第２の配線長さを有する、ステップと、
前記第２の配線長さが前記第１の配線長さより短くなるように、前記差動ストリップラインの前記ブロードサイド結合部分を前記第１の平面からオフセットするステップと、
を有する方法。
（付記１０）  前記第２の配線長さと前記第１の配線長さとの間の配線長さ差が、前記第２のビア長さと前記第１のビア長さとの間のビア長さ差と略等しくなるように、前記差動ストリップラインの前記ブロードサイド結合部分を前記第１の平面に対してオフセットすること、を更に有する付記９に記載の方法。
（付記１１）  前記第２の配線長さと前記第１の配線長さとの間の配線長さ差が、前記差動信号のモード変換が抑圧されるように、前記第２のビア長さと前記第１のビア長さとの間のビア長さ差を少なくとも部分的に補償するよう、前記差動ストリップラインの前記ブロードサイド結合部分を前記第１の平面に対してオフセットすること、を更に有する付記９に記載の方法。
（付記１２）  前記第２の配線長さと前記第１の配線長さとの間の配線長さ差が、前記差動信号のスキューが抑制されるように、前記第２のビア長さと前記第１のビア長さとの間のビア長さ差を少なくとも部分的に補償するよう、前記差動ストリップラインの前記ブロードサイド結合部分を前記第１の平面に対してオフセットすること、を更に有する付記９に記載の方法。
（付記１３）  前記差動ストリップラインの前記ブロードサイド結合部分を、前記第２の平面まで続くように構成すること、を更に有する付記９に記載の方法。
（付記１４）  前記第１の配線を、９０°又は９０°近い角度で前記差動ストリップラインの前記ブロードサイド結合部分から逸れるように構成すること、を更に有する付記９に記載の方法。
（付記１５）  前記第１の配線を、前記差動ストリップラインの前記ブロードサイド結合部分に対して第１の角度で、前記第１のビアに向かって逸れるように構成すること、及び
前記第２の配線を、前記差動ストリップラインの前記ブロードサイド結合部分に対して、前記第１の角度に略等しい第２の角度で、前記第２のビアに向かって逸れるように構成すること、
を更に有する付記９に記載の方法。
（付記１６）  前記第１の配線を、前記差動ストリップラインの前記ブロードサイド結合部分に対して第１の角度で、前記第１のビアに向かって逸れるように構成すること、及び
前記第２の配線を、前記差動ストリップラインの前記ブロードサイド結合部分に対して、前記第１の角度より大きい第２の角度で、前記第２のビアに向かって逸れるように構成すること、
を更に有する付記９に記載の方法。
（付記１７）  回路を設計する方法であって、
差動信号を搬送するように構成され且つ第１のビアと第２のビアとを含む差動ビアをモデル化するステップであり、前記第１のビアは第１のビア長さを有し、前記第２のビアは、前記第１のビア長さより長い第２のビア長さを有し、第１の平面が、前記第１のビアと前記第２のビアとの間の実質的に中間で当該差動ビアと交差し、前記第１の平面は、前記第１のビアの中心である第１の中心及び前記第２のビアの中心である第２の中心と交差する第２の平面に対して実質的に垂直である、ステップと、
前記差動信号を搬送するように構成され且つ前記差動ビアに結合される差動ストリップラインをモデル化するステップであり、当該差動ストリップラインは、当該差動ストリップラインのブロードサイド結合部分を形成するように当該差動ストリップラインの少なくとも一部にわたって互いにブロードサイド結合される第１の配線と第２の配線とを含み、前記第１の配線は、前記第１のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第１のビアとの間に第１の配線長さを有し、前記第２の配線は、前記第２のビアに結合され、且つ当該差動ストリップラインの前記ブロードサイド結合部分と前記第２のビアとの間に第２の配線長さを有する、ステップと、
前記第２の配線長さが前記第１の配線長さより短くなるように、前記差動ストリップラインの前記ブロードサイド結合部分を前記第１の平面からオフセットするステップと、
を有する方法。
（付記１８）  前記第１の配線及び前記第２の配線が前記差動ストリップラインの前記ブロードサイド結合部分から前記差動ビアへと逸れる箇所である分岐点の位置を調整すること、を更に有する付記１７に記載の方法。
（付記１９）  前記分岐点と前記第１のビアとの間の前記第１の配線の形状である第１の形状を調整すること、及び前記分岐点と前記第２のビアとの間の前記第２の配線の形状である第２の形状を調整すること、のうちの１つ以上を更に有する付記１７に記載の方法。
（付記２０）  前記差動ストリップラインの前記ブロードサイド結合部分をオフセットすることは、前記差動信号の、モード変換特性、スキュー特性、及び挿入損失特性のうちの１つ以上に基づく、付記１７に記載の方法。
【符号の説明】
【００７２】
１００、２００、３００  回路
１０２、２０２、３０２  差動ストリップライン
１０４ａ、２０４ａ、３０４ａ  第１の配線
１０４ｂ、２０４ｂ、３０４ｂ  第２の配線
１０６、２０６、３０６  差動ビア
１０８ａ、２０８ａ、３０８ａ  第１のビア
１０８ｂ、２０８ｂ、３０８ｂ  第２のビア
１０９、２０９、３０９  オフセット
１１０、１１１、２１０、２１１、３１０、３１１  平面
１１２、１１４、２１２、３１２、３１４  角度
１１６、２１６、３１６  分岐点
１２０、２２０、３２０  グランドプレーン
【図１Ａ】
2015216362.tif 000003
【図１Ｂ】
2015216362.tif 000004
【図１Ｃ】
2015216362.tif 000005
【図２Ａ】
2015216362.tif 000006
【図２Ｂ】
2015216362.tif 000007
【図２Ｃ】
2015216362.tif 000008
【図３Ａ】
2015216362.tif 000009
【図３Ｂ】
2015216362.tif 000010
【図３Ｃ】
2015216362.tif 000011
【図４Ａ】
2015216362.tif 000012
【図４Ｂ】
2015216362.tif 000013
【図５】
2015216362.tif 000014
【図６】
2015216362.tif 000015
【図７】
2015216362.tif 000016
【図８】
2015216362.tif 000017