(57)【要約】【課題】回路構成を複雑化せず、受信波形の有効範囲を制限せずにスプリアスの発生を抑制することができる送信回路および通信装置を得ること。【解決手段】複数のシンボルで構成されるブロック信号を生成する送信回路であって、シンボルに周波数シフト処理を施す周波数シフト処理回路３、を備え、周波数シフト処理回路３は、前のブロック信号のシンボルに印加した位相に基づいて前記周波数シフト処理において印加する初期位相を設定する。【選択図】図１
2015192346.tif 000002
【特許請求の範囲】
【請求項１】
複数のシンボルで構成されるブロック信号を生成する送信回路であって、
前記シンボルに周波数シフト処理を施す周波数シフト処理部、
を備え、
前記周波数シフト処理部は、前のブロック信号のシンボルに印加した位相に基づいて前記周波数シフト処理において印加する初期位相を設定することを特徴とする送信回路。
【請求項２】
前記周波数シフト処理においてシンボルに印加した位相のうち最後に出力されるシンボルに印加する位相に基づいて前記初期位相を設定するための位相情報を算出する初期位相演算部、
を備え、
前記周波数シフト処理部は、前記位相情報に基づいて前記初期位相を求め、前記初期位相に基づいて前記周波数シフト処理を実施することを特徴とする請求項１に記載の送信回路。
【請求項３】
前記初期位相演算部は、前記ブロック信号間の位相が時間的に滑らかにつながるように、前記位相情報を算出することを特徴とする請求項２に記載の送信回路。
【請求項４】
前記周波数シフト処理後の信号に対してサイクリックプレフィックスを印加するＣＰ印加部、
を備え、
前記初期位相演算部は、前記位相情報として、サイクリックプレフィックスの長さに基づいて前記位相情報を算出することを特徴とする請求項１、２または３に記載の送信回路。
【請求項５】
請求項１から４のいずれか１つに記載の送信回路を備えることを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信回路および通信装置に関する。
【背景技術】
【０００２】
周波数サブキャリア多重アクセス方式であるＩＦＤＭＡ（Interleaved  Frequency  Division  Multiple  Access）方式を適用したＰＯＮ（Passive  Optical  Network）システムが提案されている。ＩＦＤＭＡ方式は、ＯＦＤＭＡ（Orthogonal  Frequency  Division  Multiple  Access）といったサブキャリア多重アクセス方式の一種であり、各ユーザに異なる周波数サブキャリアを割り当てることで、複数のユーザを同一時間で同時に収容する。
【０００３】
ＩＦＤＭＡ方式では、信号の繰り返しによる周波数サブキャリア化と周波数シフト処理とにより生成されるデータ部と、データ部の一部をコピーして作られるガードインターバル（ＣＰ）とで構成されブロック（ＩＦＤＭＡブロック）を用いて伝送が行われる。ＩＦＤＭＡブロックでは、ブロック内ではシンボル間で連続性は保たれる。一方で、時間的に連続するブロック間の境界では、ＣＰ（Cyclic  Prefix；サイクリックプレフィックス）の挿入により時間波形に不連続な部分が生じることとなる。時間波形に不連続な部分があると、各サブキャリアにおいてスプリアス（不要な周波数成分）が発生する。
【０００４】
このスプリアスの発生を抑制する方式として、時間軸上で窓関数と呼ばれる連続関数を送信信号に乗算することによりブロック間の境界を滑らかに接合する帯域制限方式がよく知られている。この帯域制限方式では、窓関数を適用する範囲を大きくするほど、信号が滑らかになりスプリアスの発生を抑制することができる。一方でこのように窓関数を適用する範囲を大きくして波形整形の強度を高くすることは、時間波形が元の波形から変形する領域が多くなることにつながる。このため、受信器が各ブロックにおいて復調に用いることのできる範囲である有効範囲（受信波形の有効範囲）が制限されることになる。従って、波形整形の強度を高く設定した場合には、受信器において、高精度なタイミング検出器が必要となる。または高精度なタイミング検出器を備えない受信器では適切にデータを取得できずに復調できなくなるといった問題が生じる。
【０００５】
これらの問題に対し、ＯＦＤＭ信号を伝送する通信装置において、送信側の装置が波形整形の強度を設定可能な送信回路を複数備え、受信環境ごとに送信回路を切り替える手法が提案されている（例えば、特許文献１参照）。この手法はＯＦＤＭ信号を伝送する通信装置に関するものであるが、ブロック構成がＯＦＤＭと同様であるＩＦＤＭＡにおいても同様の手法を用いることが想定できる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−４９８７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の複数の送信回路を送信側の装置が有する構成は、送信側の装置の回路構成が複雑になり回路規模が増大し、消費電力が増加するという問題があった。また、この構成では、波形整形の強度を高くした場合に受信器において精度の高いタイミング検出回路が必要となるという問題は解決されていない。
【０００８】
本発明は、上記に鑑みてなされたものであって、回路構成を複雑化せず、受信波形の有効範囲を制限せずにスプリアスの発生を抑制することができる送信回路および通信装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するために、本発明は、複数のシンボルで構成されるブロック信号を生成する送信回路であって、前記シンボルに周波数シフト処理を施す周波数シフト処理部、を備え、前記周波数シフト処理部は、前のブロック信号のシンボルに印加した位相に基づいて前記周波数シフト処理において印加する初期位相を設定する。
【発明の効果】
【００１０】
本発明によれば、回路構成を複雑化せず、受信波形の有効範囲を制限せずにスプリアスの発生を抑制することができるという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】図１は、実施の形態１の送信回路の構成例を示す図である。
【図２】図２は、比較例におけるＩＦＤＭＡブロックを構成するＩＦＤＭＡシンボルと位相の一例を示す図である。
【図３】図３は、スプリアスの発生例を示す図である。
【図４】図４は、実施の形態１を適用した際の効果を示した図である。
【図５】図５は、実施の形態２の送信回路の構成例を示す図である。
【発明を実施するための形態】
【００１２】
以下に、本発明にかかる送信回路および通信装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１３】
実施の形態１．
図１は、本発明にかかる送信回路１０の実施の形態１の構成例を示す図である。本実施の形態の送信回路１０は、例えば、ＩＦＤＭＡ伝送を行う通信システムにおける通信装置に搭載される。図１に示すように、本実施の形態の送信回路１０は、Ｍａｐｐｅｒ（マッパ）１と、インターリーブ回路（インタリーブ部）２と、周波数シフト処理回路（周波数シフト処理部）３と、ＣＰ印加回路（ＣＰ印加部）４と、Ｓ／Ｐ（Serial  to  Parallel）変換回路（シリアルパラレル変換部）５と、初期位相演算回路（初期位相演算部）６とを備える。
【００１４】
本実施の形態の送信回路１０は、上位層の処理を実施する上位層処理装置７から入力されるデータビット列に基づいてＩＦＤＭＡ信号を生成し、送信器（Ｔｘ）８へ出力する。送信器８は、送信回路１０により生成されたＩＦＤＭＡ信号を送信する。送信回路１０が通信装置（送信器）に搭載される場合、該通信装置に送信器８も搭載される。上位層処理装置７については、該通信装置内にあってもよいし、該通信装置外にあってもよい。ここでは、送信回路１０および送信器８が通信装置に搭載される構成を例に説明する。
【００１５】
Ｍａｐｐｅｒ１は、入力されるデータビット列に対して、一次変調を施して変調信号（変調シンボル）を生成する。一次変調としてはどのような変調を用いてもよいが、例えばＱＰＳＫ（Quadrature  Phase  Shift  Keying）変調等の多値変調を用いることができる。インターリーブ回路２は、Ｍａｐｐｅｒ１から出力される変調信号を繰り返し並べ替える。周波数シフト処理回路３は、他の通信装置との間でのサブキャリア干渉を回避するため、インターリーブ回路２から出力される信号に対して周波数シフトを行う。なお、周波数シフトは位相シフトと同等であるため、以下では、適宜周波数シフトも含めて位相シフトと称する。周波数シフト処理における周波数のシフト量は、後述するようにサブキャリアごとに異なる値である。また本実施の形態では、この周波数シフト処理の際に初期位相を設定する。この初期位相は初期位相演算回路６により決定される。
【００１６】
ＣＰ印加回路４は、周波数シフト後の信号に対してガードインターバルであるＣＰを印加する。Ｓ／Ｐ変換回路５は、並列化されたＣＰ付加後の信号を連続したシリアル信号へと変換する。初期位相演算回路６は、周波数シフト処理回路３における周波数シフト処理の初期位相を決定する。
【００１７】
次に、本実施の形態の動作を説明する。送信回路１０に入力されたデータビット列は、Ｍａｐｐｅｒ１によって、例えばＱＰＳＫ信号といった変調信号へと変換される。変調信号は、インターリーブ回路２によって、繰り返し配置される。この繰り返し配置により信号は規則的な、くし型に並べられたサブキャリア信号となる。繰り返し配置の具体的方法について制約はなく、ＩＦＤＭＡ信号の生成時の繰り返し配置であればどのような方法を用いてもよい。
【００１８】
インターリーブ回路２から出力された信号は、ＤＣ（Direct  Current）サブキャリアを含む複数のサブキャリアに対応する信号が、くし型に配置された信号である。したがって、このままでは他のユーザがＤＣサブキャリアを含む同様のサブキャリアセットを利用していた場合に干渉を起こしてしまう。このため、周波数シフト処理回路３は、他の通信装置が使用していない周波数帯域へ変調信号の周波数をシフトさせる周波数シフト処理を行う。また、周波数シフト処理回路３は、後述するようにＩＦＤＭＡブロック間の不連続部分を平滑化するために周波数シフト処理において、初期位相演算回路６により設定された初期位相を用いる。ＣＰ印加回路４は、周波数シフト処理回路３から出力される信号のうち、後ろの複数個のシンボルをコピーして前の部分に印加する。Ｓ／Ｐ変換回路５は、ＣＰが印加された信号をシリアル信号に変換してＩＦＤＭＡブロックとして出力する。初期位相演算回路６は、Ｓ／Ｐ変換回路５から出力されるＩＦＤＭＡブロック間が時間的に連続となるように初期位相を決定する。
【００１９】
図２は、比較例におけるＩＦＤＭＡブロックを構成するＩＦＤＭＡシンボルと位相の一例を示す図である。ＩＦＤＭＡブロックは、データ部のＩＦＤＭＡシンボルとデータ部の一部がコピーされたＣＰとなるシンボルとで構成される。図２は、本実施の形態の初期位相演算回路６による初期位相の調整を実施しない例であり、この場合には、ＩＦＤＭＡブロック間に不連続部が生じている。このような不連続部があると図３に示すように、スプリアスが生じ、通信品質が劣化する。図３は、スプリアスの発生例を示す図である。
【００２０】
これに対し、本実施の形態では、以下に示すように初期位相演算回路６がＩＦＤＭＡブロック間に不連続部が生じないように周波数シフト処理における初期位相を決定し、周波数シフト処理回路３が初期位相演算回路６により決定された初期位相を用いて周波数シフト処理を実施する。具体的には、以下のように初期位相を設定する。
【００２１】
ＩＦＤＭＡ信号として使用するインターリーブ回路２から出力されるデータ部のシンボルの総数をＮとし、送信回路１０が搭載される通信装置のＩＦＤＭＡ信号に設定された周波数シフト量をｆとし、ＣＰ長をｎ＋１とし、ｘは、周波数シフト処理において初期位相に比例する値で、２πｆｘが初期位相となる。以下では、説明の簡略化のため、ｘを初期位相とよぶ。周波数シフト処理回路３は、ＩＦＤＭＡブロックのｋ番目のシンボルに、ｅｘｐ（ｊ２πｆ（ｋ＋ｘ）／Ｎ）を乗算することにより周波数シフト処理を実現する。
【００２２】
なお、各ブロック内では、ＣＰとして付加された部分も含め、位相が連続するように位相が与えられている。また、Ｎ個のデータ部のシンボルで１周期（０〜２πの位相）となるように位相が与えられる。このように、データ部のシンボルで１周期となっていれば、ＣＰとしてコピーされた最後の部分は、２πの位相に連続することになるため、ブロック内ではＣＰとして付加された部分も含め、位相が連続することになる。本実施の形態では、ブロック内で位相を連続させるだけでなく、さらにブロック間でも位相が連続するように次のように、各ブロックの周波数シフト処理における初期位相を設定する。
【００２３】
あるＩＦＤＭＡブロック（ｉ番目のＩＦＤＭＡブロックとする）について初期位相を０としたとき、そのＩＦＤＭＡブロックの最後の位相は２πｆ（Ｎ−１）／Ｎとなる。このときに、次のＩＦＤＭＡブロックと不連続のない信号を生成するためには、次のＩＦＤＭＡブロック（ｉ＝１番目のＩＦＤＭＡブロック）の先頭のシンボルの位相を２πｆ（０）／Ｎにする必要がある。一方、Ｎ個のシンボルで１周期分変化するのに対し、ＣＰの部分を考慮した全ブロックではＣＰ長のｎ＋１分だけ位相が進むことになる。従って、ｉ＋１番目のＩＦＤＭＡブロックには、ｉ番目のＩＦＤＭＡブロックの最初のシンボル（ＣＰの最初）を基準としてｉ番目のＩＦＤＭＡブロック内で１周期より余分に進んだ位相２πｆ（ｎ＋１）／Ｎを印加すればよい。すなわち、次のＩＦＤＭＡブロックでは、現在のＩＦＤＭＡブロックで設定した初期位相にＣＰ長だけ進んだ位相を加えたものと初期位相として印加する。このＣＰ長進んだ位相は、現在のＩＦＤＭＡブロックのデータ部のｎ＋１番目のシンボル（ｋ＝ｎのシンボル）の位相に相当する。本実施の形態では、現在の（処理中の）ＩＦＤＭＡブロックのＣＰ部分の最後のシンボルの位相を示す引数ｎ＋ｘ（ｘは現在の初期位相値）を位相情報として初期位相演算回路６の記憶部に格納し、格納した値（位相情報）に１を加えた値を次のＩＦＤＭＡブロックの初期位相として用いる。本実施の形態では、位相を演算するための引数を初期位相として格納しているが、位相自体を格納するようにしてもよい。
【００２４】
図４は、本実施の形態を適用した際の効果を示した図である。本実施の形態の構成および動作を適用することにより、図４に示すように、ＩＦＤＭＡブロック間の不連続点をなくすことができる。加えて、平滑化に他のシンボルを使用しないため、受信した信号において使用可能な有効範囲を狭めることもない。また、図１に示すとおり、初期位相の演算のみで実現可能であり、通信装置に大きな処理を追加することなく実現可能となる。
【００２５】
なお、図４から明らかなように、復調後の信号にはＣＰ長だけの位相シフトがかけられることになるが、このシフト量は既知であるために、受信特性に影響なく復調が可能となる。
【００２６】
なお、本実施の形態では、ＩＦＤＭＡ信号を生成する送信回路を前提に説明したが、ＩＦＤＭＡ信号に限らず、周波数シフトを実施してブロック伝送を行う通信方式に適用可能である。
【００２７】
実施の形態２．
図５は、本発明にかかる送信回路１０ｂの実施の形態２の構成例を示す図である。図５に示すように、本実施の形態の送信回路１０ｂは、周波数シフト処理回路３、ＣＰ印加回路４の替わりに、周波数シフト処理回路３ｂ、ＣＰ印加回路４ｂを備える以外は、実施の形態１の送信回路１０と同様である。実施の形態１と同様の機能を有する構成要素は、実施の形態１と同一の符号を付して重複する説明を省略する。以下、実施の形態１と異なる部分について説明する。
【００２８】
本実施の形態では、インターリーブ回路２の直後にＣＰ印加回路４ｂを配置する。そして、ＣＰ印加回路４ｂは、インターリーブ回路２から出力される信号に対してＣＰを印加する。そして、周波数シフト処理回路３ｂは、ＣＰ印加後の信号に対して周波数シフト処理を実施する。このように、ＣＰ印加回路と周波数シフト処理回路の順番を入れ替えることで、現在のＩＦＤＭＡブロックの最終シンボルの位相は２πｆ（Ｎ−１＋ｘ）／Ｎであらわすことができる。したがって、次のＩＦＤＭＡブロックの初期位相は２πｆ（ｘ）／Ｎで計算される。従って、初期位相演算回路６は、実施の形態１のｎ＋ｘの替わりに、記憶部にＮ−１＋ｘを格納する。そして、次のＩＦＤＭＡブロックの処理では、初期位相演算回路６の記憶部から読み出された値に１を加算した値に基づいて周波数シフト処理を実施する。
【００２９】
このように、周波数シフト処理の前にＣＰ印加を実施する場合にも、ＩＦＤＭＡブロック間の不連続部がなくなるように初期位相として設定する値を設定することで、実施の形態１と同様の効果を得ることができる。
【産業上の利用可能性】
【００３０】
以上のように、本発明にかかる送信回路および通信装置は、ＩＦＤＭＡ伝送システムに有用である。
【符号の説明】
【００３１】
１  Ｍａｐｐｅｒ、２  インターリーブ回路、３，３ｂ  周波数シフト処理回路、４，４ｂ  ＣＰ印加回路、５  Ｓ／Ｐ変換回路、６  初期位相演算回路、７  上位層処理装置、８  送信器（Ｔｘ）、１０，１０ｂ  送信回路。
【図１】
2015192346.tif 000003
【図２】
2015192346.tif 000004
【図３】
2015192346.tif 000005
【図４】
2015192346.tif 000006
【図５】
2015192346.tif 000007