(57)【要約】【課題】本発明は、積層セラミックキャパシター、アレイ型積層セラミックキャパシター、その製造方法、及びその実装基板に関する。【解決手段】本発明によると、複数の誘電体層が厚さ方向に積層されたセラミック本体と、上記セラミック本体内で、上記誘電体層を挟んで上記セラミック本体の両端面を介して交互に露出されるように配置された複数の第１及び第２内部電極と、上記セラミック本体の両端部を覆うように形成された第１及び第２外部電極と、上記セラミック本体の実装面に上記第１及び第２外部電極の一部を覆うように形成された第１及び第２バンプ（Ｂｕｍp）電極と、を含む積層セラミックキャパシターが提供される。【選択図】図１
2015216337.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が厚さ方向に積層されたセラミック本体と、
前記セラミック本体内で、前記複数の誘電体層の各々を挟んで前記セラミック本体の両端面を介して交互に露出されるように配置された複数の第１及び第２内部電極と、
前記セラミック本体の両端部を覆うように形成された第１及び第２外部電極と、
前記セラミック本体の実装面に前記第１及び第２外部電極の一部を覆うように形成された第１及び第２バンプ（Ｂｕｍp）電極と、を含む積層セラミックキャパシター。
【請求項２】
前記第１及び第２バンプ電極は、
前記セラミック本体の実装面に形成された第１及び第２導電性樹脂層と、前記第１及び第２導電性樹脂層上に形成された第１及び第２めっき層と、を含むことを特徴とする、請求項１に記載の積層セラミックキャパシター。
【請求項３】
前記第１及び第２めっき層は、第１及び第２ニッケル（Ｎｉ）めっき層と、前記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２スズ（Ｓｎ）めっき層と、を含むことを特徴とする、請求項２に記載の積層セラミックキャパシター。
【請求項４】
前記第１及び第２めっき層は、第１及び第２銅（Ｃｕ）めっき層と、前記第１及び第２銅めっき層上にそれぞれ形成された第１及び第２ニッケル（Ｎｉ）めっき層と、前記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２スズ（Ｓｎ）めっき層と、を含むことを特徴とする、請求項２に記載の積層セラミックキャパシター。
【請求項５】
前記第１及び第２バンプ電極は、５０μｍ以上の厚さを有することを特徴とする、請求項１から４の何れか１項に記載の積層セラミックキャパシター。
【請求項６】
前記第１及び第２バンプ電極の長さが前記セラミック本体の幅より短く形成されることを特徴とする、請求項１から５の何れか１項に記載の積層セラミックキャパシター。
【請求項７】
前記第１及び第２外部電極は、前記セラミック本体の両端面に形成され、前記第１及び第２内部電極とそれぞれ接続された第１及び第２接続部と、前記第１及び第２接続部から前記セラミック本体の実装面の一部までそれぞれ延びて形成された第１及び第２端子部と、を含み、
前記第１及び第２バンプ電極が前記第１及び第２端子部の一部を覆うように形成されることを特徴とする、請求項１から６の何れか１項に記載の積層セラミックキャパシター。
【請求項８】
前記第１及び第２外部電極上に形成された第３及び第４めっき層をさらに含むことを特徴とする、請求項１から７の何れか１項に記載の積層セラミックキャパシター。
【請求項９】
前記第３及び第４めっき層は、第３及び第４ニッケル（Ｎｉ）めっき層と、前記第３及び第４ニッケルめっき層上にそれぞれ形成された第３及び第４スズ（Ｓｎ）めっき層と、を含むことを特徴とする、請求項８に記載の積層セラミックキャパシター。
【請求項１０】
前記第３及び第４めっき層は、第３及び第４銅（Ｃｕ）めっき層と、前記第３及び第４銅めっき層上にそれぞれ形成された第３及び第４ニッケル（Ｎｉ）めっき層と、前記第３及び第４ニッケルめっき層上にそれぞれ形成された第３及び第４スズ（Ｓｎ）めっき層と、を含むことを特徴とする、請求項８に記載の積層セラミックキャパシター。
【請求項１１】
前記セラミック本体の両端部に前記第１及び第２外部電極の一部を覆うように形成された第１及び第２絶縁層をさらに含むことを特徴とする、請求項１から１０の何れか１項に記載の積層セラミックキャパシター。
【請求項１２】
複数の誘電体層が厚さ方向に積層されたセラミック本体と、
前記セラミック本体の両側面に互いに対向するように形成され、前記セラミック本体の実装面の一部までそれぞれ延びて形成された一対の第１外部電極と、
前記一対の第１外部電極と離隔した位置で前記セラミック本体の両側面に互いに対向するように形成され、前記セラミック本体の実装面の一部までそれぞれ延びて形成された一対の第２外部電極と、
前記セラミック本体内で、前記複数の誘電体層の各々を挟んで互いに対向するように配置され、前記セラミック本体の両側面を介して露出されて前記一対の第１外部電極と接続された一対の第１リード部を有する複数の第１内部電極、及び前記セラミック本体の両側面を介して露出されて前記一対の第２外部電極と接続された一対の第２リード部を有する複数の第２内部電極と、
前記セラミック本体の実装面に前記一対の第１外部電極の一部をともに覆うように形成された第１バンプ電極と、
前記セラミック本体の実装面に前記一対の第２外部電極の一部をともに覆うように形成された第２バンプ電極と、を含む積層セラミックキャパシター。
【請求項１３】
前記第１及び第２バンプ電極は、
前記セラミック本体の実装面に形成された第１及び第２導電性樹脂層と、前記第１及び第２導電性樹脂層上に形成された第１及び第２めっき層と、を含むことを特徴とする、請求項１２に記載の積層セラミックキャパシター。
【請求項１４】
前記第１及び第２めっき層は、第１及び第２ニッケル（Ｎｉ）めっき層と、前記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２スズ（Ｓｎ）めっき層と、を含むことを特徴とする、請求項１３に記載の積層セラミックキャパシター。
【請求項１５】
前記第１及び第２めっき層は、第１及び第２銅（Ｃｕ）めっき層と、前記第１及び第２銅めっき層上にそれぞれ形成された第１及び第２ニッケル（Ｎｉ）めっき層と、前記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２スズ（Ｓｎ）めっき層と、を含むことを特徴とする、請求項１３に記載の積層セラミックキャパシター。
【請求項１６】
前記第１及び第２バンプ電極は、５０μｍ以上の厚さを有することを特徴とする、請求項１２から１５の何れか１項に記載の積層セラミックキャパシター。
【請求項１７】
前記第１及び第２バンプ電極の長さが前記セラミック本体の幅より短く形成されることを特徴とする、請求項１２から１６の何れか１項に記載の積層セラミックキャパシター。
【請求項１８】
前記第１及び第２外部電極は、前記セラミック本体の両端面に形成され、前記第１及び第２内部電極とそれぞれ接続された第１及び第２接続部と、前記第１及び第２接続部から前記セラミック本体の実装面の一部までそれぞれ延びて形成された第１及び第２端子部と、を含み、
前記第１及び第２バンプ電極が前記第１及び第２端子部の一部を覆うように形成されることを特徴とする、請求項１２から１７の何れか１項に記載の積層セラミックキャパシター。
【請求項１９】
前記第１及び第２外部電極上に形成された第３及び第４めっき層をさらに含むことを特徴とする、請求項１２から１８の何れか１項に記載の積層セラミックキャパシター。
【請求項２０】
前記第３及び第４めっき層は、第３及び第４ニッケル（Ｎｉ）めっき層と、前記第３及び第４ニッケルめっき層上にそれぞれ形成された第３及び第４スズ（Ｓｎ）めっき層と、を含むことを特徴とする、請求項１９に記載の積層セラミックキャパシター。
【請求項２１】
前記第３及び第４めっき層は、第３及び第４銅（Ｃｕ）めっき層と、前記第３及び第４銅めっき層上にそれぞれ形成された第３及び第４ニッケル（Ｎｉ）めっき層と、前記第３及び第４ニッケルめっき層上にそれぞれ形成された第３及び第４スズ（Ｓｎ）めっき層と、を含むことを特徴とする、請求項１９に記載の積層セラミックキャパシター。
【請求項２２】
複数の誘電体層が積層されたセラミック本体と、
前記セラミック本体の両側面に互いに対向するように形成され、前記セラミック本体の実装面の一部までそれぞれ延びて形成され、前記セラミック本体の長さ方向に複数の対が離隔して形成された第１及び第２外部電極と、
前記セラミック本体内で前記複数の誘電体層の各々を挟んで互いに対向するように配置され、前記セラミック本体の両側面を介して交互に露出されて前記第１及び第２外部電極とそれぞれ接続された複数の第１及び第２内部電極と、
前記セラミック本体の実装面に互いに対向するように形成された第１及び第２外部電極の一部をともに覆うように形成され、前記セラミック本体の長さ方向に複数の対が離隔して形成されたバンプ電極と、を含むアレイ型積層セラミックキャパシター。
【請求項２３】
第１及び第２内部電極がそれぞれ形成された複数のセラミックシートを、前記複数のセラミックシートの各々を挟んで前記第１及び第２内部電極が互いに対向して配置されるように交互に積層し加圧して積層体を製造する段階と、
前記積層体を１個のキャパシターに対応する領域毎に切断し焼成して、前記第１及び第２内部電極がセラミック本体の両端面を介して交互に露出されたセラミック本体を製造する段階と、
前記セラミック本体の両端部に、前記第１及び第２内部電極と電気的に連結されるように第１及び第２外部電極を形成する段階と、
前記セラミック本体の実装面に前記第１及び第２外部電極の露出された一部を覆うように導電性樹脂ペーストを塗布した後、電気めっきを施して、第１及び第２バンプ電極を形成する段階と、を含む積層セラミックキャパシターの製造方法。
【請求項２４】
前記第１及び第２バンプ電極を形成する段階で、
前記電気めっきは、ニッケルめっき及びスズめっきが順に行われることを特徴とする、請求項２３に記載の積層セラミックキャパシターの製造方法。
【請求項２５】
前記第１及び第２バンプ電極を形成する段階で、
前記電気めっきは、銅めっき、ニッケルめっき、及びスズめっきが順に行われることを特徴とする、請求項２３に記載の積層セラミックキャパシターの製造方法。
【請求項２６】
前記第１及び第２バンプ電極は、５０μｍ以上の厚さに形成することを特徴とする、請求項２３から２５の何れか１項に記載の積層セラミックキャパシターの製造方法。
【請求項２７】
前記第１及び第２外部電極を電気めっきする段階がさらに行われることを特徴とする、請求項２３から２６の何れか１項に記載の積層セラミックキャパシターの製造方法。
【請求項２８】
セラミックシートの両側面を介して露出された一対の第１リード部を有する第１内部電極と、セラミックシートの両側面を介して露出され、且つ前記一対の第１リード部と重ならない一対の第２リード部を有する第２内部電極と、がそれぞれ形成された複数のセラミックシートを、前記セラミックシートを挟んで前記第１及び第２内部電極が互いに交互に配置されるように積層し加圧して積層体を製造する段階と、
前記積層体を１個のキャパシターに対応する領域毎に切断し焼成して、前記一対の第１リード部及び前記一対の第２リード部がセラミック本体の両側面を介して露出されたセラミック本体を製造する段階と、
前記セラミック本体の両側面から前記セラミック本体の実装面の一部まで延びて形成し、且つ前記第１及び第２リード部とそれぞれ電気的に連結されるように各一対の第１及び第２外部電極を形成する段階と、
前記一対の第１及び第２外部電極の露出された実装面の一部をそれぞれともに覆うように導電性樹脂ペーストを塗布した後、電気めっきを施して、第１及び第２バンプ電極を形成する段階と、を含む積層セラミックキャパシターの製造方法。
【請求項２９】
前記第１及び第２バンプ電極を形成する段階で、
前記電気めっきは、ニッケルめっき及びスズめっきが順に行われることを特徴とする、請求項２８に記載の積層セラミックキャパシターの製造方法。
【請求項３０】
前記第１及び第２バンプ電極を形成する段階で、
前記電気めっきは、銅めっき、ニッケルめっき、及びスズめっきが順に行われることを特徴とする、請求項２８に記載の積層セラミックキャパシターの製造方法。
【請求項３１】
前記第１及び第２バンプ電極は、５０μｍ以上の厚さに形成することを特徴とする、請求項２８から３０の何れか１項に記載の積層セラミックキャパシターの製造方法。
【請求項３２】
前記第１及び第２外部電極を電気めっきする段階がさらに行われることを特徴とする、請求項２８から３１の何れか１項に記載の積層セラミックキャパシターの製造方法。
【請求項３３】
上部に第１及び第２電極パッドを有する基板と、
前記基板上に設けられた少なくとも一つの積層セラミックキャパシターと、を含み、
前記積層セラミックキャパシターは、複数の誘電体層が厚さ方向に積層されたセラミック本体と、前記セラミック本体内で、前記複数の誘電体層の各々を挟んで前記セラミック本体の両端面を介して交互に露出されるように配置された複数の第１及び第２内部電極と、前記セラミック本体の両端部を覆うように形成された第１及び第２外部電極と、前記セラミック本体の実装面に前記第１及び第２外部電極の一部を覆うように形成された第１及び第２バンプ電極と、を含む、積層セラミックキャパシターの実装基板。
【請求項３４】
前記第１及び第２バンプ電極は、
前記セラミック本体の実装面に形成された第１及び第２導電性樹脂層と、前記第１及び第２導電性樹脂層上に形成された第１及び第２めっき層と、を含むことを特徴とする、請求項３３に記載の積層セラミックキャパシターの実装基板。
【請求項３５】
前記第１及び第２めっき層は、第１及び第２ニッケル（Ｎｉ）めっき層と、前記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２スズ（Ｓｎ）めっき層と、を含むことを特徴とする、請求項３４に記載の積層セラミックキャパシターの実装基板。
【請求項３６】
前記第１及び第２めっき層は、第１及び第２銅（Ｃｕ）めっき層と、前記第１及び第２銅めっき層上にそれぞれ形成された第１及び第２ニッケル（Ｎｉ）めっき層と、前記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２スズ（Ｓｎ）めっき層と、を含むことを特徴とする、請求項３４に記載の積層セラミックキャパシターの実装基板。
【請求項３７】
前記第１及び第２バンプ電極は、５０μｍ以上の厚さを有することを特徴とする、請求項３３から３６の何れか１項に記載の積層セラミックキャパシターの実装基板。
【請求項３８】
前記第１及び第２バンプ電極の長さが前記セラミック本体の幅より短く形成されることを特徴とする、請求項３３から３７の何れか１項に記載の積層セラミックキャパシターの実装基板。
【請求項３９】
前記第１及び第２外部電極は、前記セラミック本体の両端面に形成され、前記第１及び第２内部電極とそれぞれ接続された第１及び第２接続部と、前記第１及び第２接続部から前記セラミック本体の実装面の一部までそれぞれ延びて形成された第１及び第２端子部と、を含み、
前記第１及び第２バンプ電極が前記第１及び第２端子部の一部を覆うように形成されることを特徴とする、請求項３３から３８の何れか１項に記載の積層セラミックキャパシターの実装基板。
【請求項４０】
前記第１及び第２外部電極上に形成された第３及び第４めっき層をさらに含むことを特徴とする、請求項３３から３９の何れか１項に記載の積層セラミックキャパシターの実装基板。
【請求項４１】
前記第３及び第４めっき層は、第３及び第４ニッケル（Ｎｉ）めっき層と、前記第３及び第４ニッケルめっき層上にそれぞれ形成された第３及び第４スズ（Ｓｎ）めっき層と、を含むことを特徴とする、請求項４０に記載の積層セラミックキャパシターの実装基板。
【請求項４２】
前記第３及び第４めっき層は、第３及び第４銅（Ｃｕ）めっき層と、前記第３及び第４銅めっき層上にそれぞれ形成された第３及び第４ニッケル（Ｎｉ）めっき層と、前記第３及び第４ニッケルめっき層上にそれぞれ形成された第３及び第４スズ（Ｓｎ）めっき層と、を含むことを特徴とする、請求項４０に記載の積層セラミックキャパシターの実装基板。
【請求項４３】
前記セラミック本体の両端部に前記第１及び第２外部電極の一部を覆うように形成された第１及び第２絶縁層をさらに含むことを特徴とする、請求項３３から４２の何れか１項に記載の積層セラミックキャパシターの実装基板。
【請求項４４】
上部に第１及び第２電極パッドを有する基板と、
前記基板上に設けられた少なくとも一つの積層セラミックキャパシターと、を含み、
前記積層セラミックキャパシターは、複数の誘電体層が厚さ方向に積層されたセラミック本体と、前記セラミック本体の両側面に互いに対向するように形成され、前記セラミック本体の実装面の一部までそれぞれ延びて形成された一対の第１外部電極と、前記第１外部電極と離隔した位置で前記セラミック本体の両側面に互いに対向するように形成され、前記セラミック本体の実装面の一部までそれぞれ延びて形成された一対の第２外部電極と、前記セラミック本体内で、前記複数の誘電体層の各々を挟んで互いに対向するように配置され、前記セラミック本体の両側面を介して露出されて前記一対の第１外部電極と接続された一対の第１リード部を有する複数の第１内部電極、及び前記セラミック本体の両側面を介して露出されて前記一対の第２外部電極と接続された一対の第２リード部を有する複数の第２内部電極と、前記セラミック本体の実装面に前記一対の第１外部電極の一部をともに覆うように形成された第１バンプ電極と、前記セラミック本体の実装面に前記一対の第２外部電極の一部をともに覆うように形成された第２バンプ電極と、を含む、積層セラミックキャパシターの実装基板。
【請求項４５】
前記第１及び第２バンプ電極は、
前記セラミック本体の実装面に形成された第１及び第２導電性樹脂層と、前記第１及び第２導電性樹脂層上に形成された第１及び第２めっき層と、を含むことを特徴とする、請求項４４に記載の積層セラミックキャパシターの実装基板。
【請求項４６】
前記第１及び第２めっき層は、第１及び第２ニッケル（Ｎｉ）めっき層と、前記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２スズ（Ｓｎ）めっき層と、を含むことを特徴とする、請求項４５に記載の積層セラミックキャパシターの実装基板。
【請求項４７】
前記第１及び第２めっき層は、第１及び第２銅（Ｃｕ）めっき層と、前記第１及び第２銅めっき層上にそれぞれ形成された第１及び第２ニッケル（Ｎｉ）めっき層と、前記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２スズ（Ｓｎ）めっき層と、を含むことを特徴とする、請求項４５に記載の積層セラミックキャパシターの実装基板。
【請求項４８】
前記第１及び第２バンプ電極は、５０μｍ以上の厚さを有することを特徴とする、請求項４４から４７の何れか１項に記載の積層セラミックキャパシターの実装基板。
【請求項４９】
前記第１及び第２バンプ電極の長さが前記セラミック本体の幅より短く形成されることを特徴とする、請求項４４から４８の何れか１項に記載の積層セラミックキャパシターの実装基板。
【請求項５０】
前記第１及び第２外部電極は、前記セラミック本体の両端面に形成され、前記第１及び第２内部電極とそれぞれ接続された第１及び第２接続部と、前記第１及び第２接続部から前記セラミック本体の実装面の一部までそれぞれ延びて形成された第１及び第２端子部と、を含み、
前記第１及び第２バンプ電極が前記第１及び第２端子部の一部を覆うように形成されることを特徴とする、請求項４４から４９の何れか１項に記載の積層セラミックキャパシターの実装基板。
【請求項５１】
前記第１及び第２外部電極上に形成された第３及び第４めっき層をさらに含むことを特徴とする、請求項４４から５０の何れか１項に記載の積層セラミックキャパシターの実装基板。
【請求項５２】
前記第３及び第４めっき層は、第３及び第４ニッケル（Ｎｉ）めっき層と、前記第３及び第４ニッケルめっき層上にそれぞれ形成された第３及び第４スズ（Ｓｎ）めっき層と、を含むことを特徴とする、請求項５１に記載の積層セラミックキャパシターの実装基板。
【請求項５３】
前記第３及び第４めっき層は、第３及び第４銅（Ｃｕ）めっき層と、前記第３及び第４銅めっき層上にそれぞれ形成された第３及び第４ニッケル（Ｎｉ）めっき層と、前記第３及び第４ニッケルめっき層上にそれぞれ形成された第３及び第４スズ（Ｓｎ）めっき層と、を含むことを特徴とする、請求項５１に記載の積層セラミックキャパシターの実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシター、アレイ型積層セラミックキャパシター、その製造方法、及びその実装基板に関する。
【背景技術】
【０００２】
積層チップ電子部品の一つである積層セラミックキャパシター（ＭＬＣＣ：ｍｕｌｔｉ―ｌａｙｅｒｅｄ  ｃｅｒａｍｉｃ  ｃａｐａｃｉｔｏｒ）は、小型でありながらも高容量が保障され、実装が容易であるという長所により、様々な電子装置に用いられることができる。
【０００３】
例えば、上記積層セラミックキャパシターは、液晶ディスプレイ（ＬＣＤ：ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ）及びプラズマディスプレイパネル（ＰＤＰ：ｐｌａｓｍａ  ｄｉｓｐｌａｙ  ｐａｎｅｌ）などの映像機器、コンピューター、個人携帯情報端末（ＰＤＡ：ｐｅｒｓｏｎａｌ  ｄｉｇｉｔａｌ  ａｓｓｉｓｔａｎｔｓ）及び携帯電話などの様々な電子製品の基板に装着され、電気を充電または放電させる役割をするチップ形態のコンデンサーに用いられることができる。
【０００４】
このような積層セラミックキャパシターは、複数の誘電体層と、上記誘電体層の間に互いに異なる極性の内部電極が交互に配置された構造を有することができる。
【０００５】
この際、上記誘電体層は圧電性を有するため、上記積層セラミックキャパシターに直流または交流電圧が印加されると、内部電極の間で圧電現象が発生して、周波数に応じてセラミック本体の体積を膨張及び収縮させながら周期的な振動を発生させる。
【０００６】
このような振動は、上記積層セラミックキャパシターの外部電極及び上記外部電極と基板とを連結する半田を介して基板に伝達され、上記基板全体が音響反射面となり、雑音となる振動音を発生させる。
【０００７】
この振動音は、人に不快感を与える２０〜２０，０００Ｈｚ領域の可聴周波数に該当し、このように人に不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）という。
【０００８】
上記外部電極と基板とを連結する半田は、セラミック本体の両側面または両端面から上記外部電極の表面に沿って所定の高さに傾斜して形成される。
【０００９】
この際、上記半田の体積及び高さが大きくなるほど、上記積層セラミックキャパシターの振動が上記基板に伝達されやすいため、アコースティックノイズがさらに大きく発生するという問題点があった。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】韓国登録特許第１０５８６９７号
【発明の概要】
【発明が解決しようとする課題】
【００１１】
最近の電子機器は、部品の低騷音化により、上記のような積層セラミックキャパシターで発生するアコースティックノイズがさらに激しくなり得る。
【００１２】
よって、本発明は、積層セラミックキャパシターのアコースティックノイズを効果的に低減させることを目的とする。
【課題を解決するための手段】
【００１３】
本発明の一側面によると、複数の誘電体層が厚さ方向に積層されたセラミック本体と、上記セラミック本体内で、上記誘電体層を挟んで上記セラミック本体の両端面を介して交互に露出されるように配置された複数の第１及び第２内部電極と、上記セラミック本体の両端部を覆うように形成された第１及び第２外部電極と、上記セラミック本体の実装面に上記第１及び第２外部電極の一部を覆うように形成された第１及び第２バンプ（Ｂｕｍp）電極と、を含む積層セラミックキャパシターが提供される。
【００１４】
本発明の他の側面によると、複数の誘電体層が厚さ方向に積層されたセラミック本体と、上記セラミック本体の両側面に互いに対向するように形成され、上記セラミック本体の実装面の一部までそれぞれ延びて形成された一対の第１外部電極と、上記第１外部電極と離隔した位置で上記セラミック本体の両側面に互いに対向するように形成され、上記セラミック本体の実装面の一部までそれぞれ延びて形成された一対の第２外部電極と、上記セラミック本体内で、上記誘電体層を挟んで互いに対向するように配置され、上記セラミック本体の両側面を介して露出されて上記一対の第１外部電極と接続された一対の第１リード部を有する複数の第１内部電極、及び上記セラミック本体の両側面を介して露出されて上記一対の第２外部電極と接続された一対の第２リード部を有する複数の第２内部電極と、上記セラミック本体の実装面に上記一対の第１外部電極の一部をともに覆うように形成された第１バンプ電極と、上記セラミック本体の実装面に上記一対の第２外部電極の一部をともに覆うように形成された第２バンプ電極と、を含む積層セラミックキャパシターが提供される。
【００１５】
本発明の一実施例において、上記第１及び第２バンプ電極は、上記セラミック本体の実装面に形成された第１及び第２導電性樹脂層と、上記第１及び第２導電性樹脂層上に形成された第１及び第２めっき層と、を含むことができる。
【００１６】
本発明の一実施例において、上記第１及び第２めっき層は、第１及び第２ニッケル（Ｎｉ）めっき層と、上記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２スズ（Ｓｎ）めっき層と、を含むことができる。
【００１７】
本発明の一実施例において、上記第１及び第２めっき層は、第１及び第２銅（Ｃｕ）めっき層と、上記第１及び第２銅めっき層上にそれぞれ形成された第１及び第２ニッケル（Ｎｉ）めっき層と、上記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２スズ（Ｓｎ）めっき層と、を含むことができる。
【００１８】
本発明の一実施例において、上記第１及び第２バンプ電極は、５０μｍ以上の厚さを有することができる。
【００１９】
本発明の一実施例において、上記第１及び第２外部電極は、上記セラミック本体の両端面に形成され、上記第１及び第２内部電極とそれぞれ接続された第１及び第２接続部と、上記第１及び第２接続部から上記セラミック本体の実装面の一部までそれぞれ延びて形成された第１及び第２端子部と、を含み、上記第１及び第２バンプ電極が上記第１及び第２端子部の一部を覆うように形成されることができる。
【００２０】
本発明の一実施例において、上記第１及び第２外部電極上に第３及び第４めっき層が形成されることができる。
【００２１】
本発明の一実施例において、上記第３及び第４めっき層は、第３及び第４ニッケル（Ｎｉ）めっき層と、上記第３及び第４ニッケルめっき層上にそれぞれ形成された第３及び第４スズ（Ｓｎ）めっき層と、を含むことができる。
【００２２】
本発明の一実施例において、上記第３及び第４めっき層は、第３及び第４銅（Ｃｕ）めっき層と、上記第３及び第４銅めっき層上にそれぞれ形成された第３及び第４ニッケル（Ｎｉ）めっき層と、上記第３及び第４ニッケルめっき層上にそれぞれ形成された第３及び第４スズ（Ｓｎ）めっき層と、を含むことができる。
【００２３】
本発明の一実施例において、上記セラミック本体の両端部に上記第１及び第２外部電極の一部を覆うように第１及び第２絶縁層が形成されることができる。
【００２４】
本発明のさらに他の側面によると、複数の誘電体層が積層されたセラミック本体と、上記セラミック本体の両側面に互いに対向するように形成され、上記セラミック本体の実装面の一部までそれぞれ延びて形成され、上記セラミック本体の長さ方向に複数の対が離隔して形成された第１及び第２外部電極と、上記セラミック本体内で上記誘電体層を挟んで互いに対向するように配置され、上記セラミック本体の両側面を介して交互に露出されて上記第１及び第２外部電極とそれぞれ接続された複数の第１及び第２内部電極と、上記セラミック本体の実装面に互いに対向するように形成された第１及び第２外部電極の一部をともに覆うように形成され、上記セラミック本体の長さ方向に複数の対が離隔して形成されたバンプ電極と、を含むアレイ型積層セラミックキャパシターが提供される。
【００２５】
本発明のさらに他の側面によると、第１及び第２内部電極がそれぞれ形成された複数のセラミックシートを、上記セラミックシートを挟んで上記第１及び第２内部電極が互いに対向して配置されるように交互に積層し加圧して積層体を製造する段階と、上記積層体を１個のキャパシターに対応する領域毎に切断し焼成して、上記第１及び第２内部電極がセラミック本体の両端面を介して交互に露出されたセラミック本体を製造する段階と、上記セラミック本体の両端部に、上記第１及び第２内部電極と電気的に連結されるように第１及び第２外部電極を形成する段階と、上記セラミック本体の実装面に上記第１及び第２外部電極の露出された一部を覆うように導電性樹脂ペーストを塗布した後、電気めっきを施して、第１及び第２バンプ電極を形成する段階と、を含む積層セラミックキャパシターの製造方法が提供される。
【００２６】
本発明のさらに他の側面によると、セラミックシートの両側面を介して露出された一対の第１リード部を有する第１内部電極と、セラミックシートの両側面を介して露出され、且つ上記第１リード部と重ならない一対の第２リード部を有する第２内部電極と、がそれぞれ形成された複数のセラミックシートを、上記セラミックシートを挟んで上記第１及び第２内部電極が互いに交互に配置されるように積層し加圧して積層体を製造する段階と、上記積層体を１個のキャパシターに対応する領域毎に切断し焼成して、上記一対の第１及び第２リード部がセラミック本体の両側面を介して露出されたセラミック本体を製造する段階と、上記セラミック本体の両側面から上記セラミック本体の実装面の一部まで延びて形成し、且つ上記第１及び第２リード部とそれぞれ電気的に連結されるように各一対の第１及び第２外部電極を形成する段階と、上記一対の第１及び第２外部電極の露出された実装面の一部をそれぞれともに覆うように導電性樹脂ペーストを塗布した後、電気めっきを施して、第１及び第２バンプ電極を形成する段階と、を含む積層セラミックキャパシターの製造方法が提供される。
【００２７】
本発明の一実施例において、上記第１及び第２バンプ電極を形成する段階で、上記電気めっきは、ニッケルめっき及びスズめっきが順に行われることができる。
【００２８】
本発明の一実施例において、上記第１及び第２バンプ電極を形成する段階で、上記電気めっきは、銅めっき、ニッケルめっき、及びスズめっきが順に行われることができる。
【００２９】
本発明の一実施例において、上記第１及び第２外部電極を電気めっきする段階がさらに行われることができる。
【００３０】
本発明のさらに他の側面によると、上部に第１及び第２電極パッドを有する基板と、上記基板上に設けられた少なくとも一つの積層セラミックキャパシターと、を含む積層セラミックキャパシターの実装基板が提供される。
【発明の効果】
【００３１】
本発明の一実施形態によると、外部電極の実装面にバンプ電極を形成し、積層セラミックキャパシターを基板に実装する時に上記外部電極から上記基板に伝達される振動を上記バンプ電極が吸収するようにすることで、アコースティックノイズを低減することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１実施形態による積層セラミックキャパシターを実装面が上側を向くようにして概略的に示した斜視図である。
【図２】図１のＡ‐Ａ´線の断面図である。
【図３ａ】本発明の第１実施形態による積層セラミックキャパシターの製造方法を順に示した斜視図である。
【図３ｂ】本発明の第１実施形態による積層セラミックキャパシターの製造方法を順に示した斜視図である。
【図３ｃ】本発明の第１実施形態による積層セラミックキャパシターの製造方法を順に示した斜視図である。
【図４】本発明の第１実施形態による積層セラミックキャパシターの実装基板を概略的に示した側断面図である。
【図５】本発明の第１実施形態による積層セラミックキャパシターのバンプ電極の長さをセラミック本体の幅より短くして概略的に示した斜視図である。
【図６】本発明の第２実施形態による積層セラミックキャパシターを実装面が上側を向くようにして概略的に示した斜視図である。
【図７】本発明の第３実施形態による積層セラミックキャパシターを実装面が上側を向くようにして概略的に示した斜視図である。
【図８】図７の積層セラミックキャパシターの内部電極の構造を示した分解斜視図である。
【図９】本発明の第２実施形態による積層セラミックキャパシターのバンプ電極の長さをセラミック本体の幅より短くして概略的に示した斜視図である。
【図１０ａ】本発明の第３実施形態による積層セラミックキャパシターの製造方法を順に示した斜視図である。
【図１０ｂ】本発明の第３実施形態による積層セラミックキャパシターの製造方法を順に示した斜視図である。
【図１０ｃ】本発明の第３実施形態による積層セラミックキャパシターの製造方法を順に示した斜視図である。
【図１１】本発明の第３実施形態による積層セラミックキャパシターの実装基板を概略的に示した側断面図である。
【図１２】本発明の一実施形態によるアレイ型積層セラミックキャパシターをバンプ電極を省略して概略的に示した斜視図である。
【図１３】本発明の一実施形態によるアレイ型積層セラミックキャパシターを概略的に示した斜視図である。
【発明を実施するための形態】
【００３３】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００３４】
図１は本発明の第１実施形態による積層セラミックキャパシターを実装面が上側を向くようにして概略的に示した斜視図であり、図２は図１のＡ‐Ａ´線の断面図である。
【００３５】
図１及び図２を参照すると、本発明の第１実施形態による積層セラミックキャパシター１００は、セラミック本体１１０と、複数の第１及び第２内部電極１２１、１２２と、第１及び第２外部電極１３１、１３２と、第１及び第２バンプ（ｂｕｍｐ）電極と、を含む。
【００３６】
セラミック本体１１０は、複数の誘電体層１１１を厚さ方向に積層した後、焼成したものである。
【００３７】
セラミック本体１１０の互いに隣接するそれぞれの誘電体層１１１同士は、境界が確認できないほどに一体化されていることができる。
【００３８】
また、セラミック本体１１０は六面体形状であることができるが、本発明がこれに限定されるものではない。
【００３９】
本実施形態では、説明の便宜のために、セラミック本体１１０の誘電体層１１１が積層される上下方向の互いに対向する厚さ方向の面を上下面、そのうち第１及び第２バンプ電極１５１、１５２が形成された面を実装面、上記上下面を連結し、互いに対向する長さ方向の面を両端面、上記両端面と垂直に交差し、互いに対向する幅方向の面を両側面と定義する。
【００４０】
また、セラミック本体１１０は、その寸法が特に制限されるものではないが、例えば、１．０ｍｍ×０．５ｍｍなどのサイズで構成して、高容量の積層セラミックキャパシター１００を構成することができる。
【００４１】
また、セラミック本体１１０の最外側面に該当する上下面には、必要に応じて、所定厚さのカバー層１１２、１１３が形成されることができる。
【００４２】
誘電体層１１１は、一層の厚さを積層セラミックキャパシター１００の容量設計に応じて任意に変更することができる。好ましくは、誘電体層１１１の一層の厚さが焼成後に１．０μｍ程度となるように構成することができるが、本発明がこれに限定されるものではない。
【００４３】
また、誘電体層１１１は、高誘電率のセラミック材料を含有することができ、例えば、ＢａＴｉＯ３系セラミック粉末などを含有することができるが、本発明がこれに限定されるものではない。
【００４４】
上記ＢａＴｉＯ３系セラミック粉末は、例えば、ＢａＴｉＯ３にＣａ、Ｚｒなどが一部固溶された（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙＺｒｙ）Ｏ３、またはＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３などが挙げられるが、本発明がこれに限定されるものではない。
【００４５】
一方、誘電体層１１１には、上記セラミック粉末とともに、セラミック添加剤、有機溶剤、可塑剤、結合剤、及び分散剤などがさらに添加されることができる。
【００４６】
上記セラミック添加剤としては、例えば、遷移金属酸化物または炭化物、希土類元素、マグネシウム（Ｍｇ）、またはアルミニウム（Ａｌ）などを用いることができる。
【００４７】
第１及び第２内部電極１２１、１２２は、誘電体層１１１を構成するセラミックシート上に形成されて積層された後、焼成されることで、一つの誘電体層１１１を挟んでセラミック本体１１０の内部に交互に配置される。
【００４８】
この第１及び第２内部電極１２１、１２２は、互いに異なる極性を有する一対の電極であって、誘電体層１１１の積層方向に沿って互いに対向するように配置され、中間に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。
【００４９】
第１及び第２内部電極１２１、１２２の一端は、セラミック本体１１０の両端面を介してそれぞれ露出される。
【００５０】
上記のようにセラミック本体１１０の両端面を介して交互に露出された第１及び第２内部電極１２１、１２２の端部は、セラミック本体１１０の両端面で第１及び第２外部電極１３１、１３２とそれぞれ接続して電気的に連結されることができる。
【００５１】
この際、第１及び第２内部電極１２１、１２２は導電性金属で形成され、例えば、ニッケル（Ｎｉ）またはニッケル（Ｎｉ）合金などの材料で形成されることができるが、本発明がこれに限定されるものではない。
【００５２】
上記の構成により、第１及び第２外部電極１３１、１３２に所定の電圧を印加すると、互いに対向する第１及び第２内部電極１２１、１２２の間に電荷が蓄積される。
【００５３】
この際、積層セラミックキャパシター１００の静電容量は、誘電体層１１１の積層方向に沿って互いに重なる第１及び第２内部電極１２１、１２２の重なった面積に比例する。
【００５４】
第１及び第２外部電極１３１、１３２は、良好な電気特性を有し、且つ優れた耐ヒートサイクル性及び耐湿性などの高信頼性を提供するために、銅（Ｃｕ）を含有する外部電極用導電性ペーストを焼成することで形成されることができるが、本発明がこれに限定されるものではない。
【００５５】
この第１及び第２外部電極１３１、１３２は、第１及び第２接続部と、第１及び第２端子部と、を含むことができる。
【００５６】
上記第１及び第２接続部は、セラミック本体１１０の両端面にそれぞれ形成され、第１及び第２内部電極１２１、１２２の露出された端部とそれぞれ接続して電気的に連結される部分である。
【００５７】
上記第１及び第２端子部は、上記第１及び第２接続部からセラミック本体１１０の実装面の一部までそれぞれ延びて形成された部分である。
【００５８】
また、必要に応じて、第１及び第２外部電極１３１、１３２に、セラミック本体１１０の上面に上記第１及び第２端子部と対向して形成された端子部をさらに含ませることにより、上下対称構造のチップを構成することができる。
【００５９】
上記のように端子部をセラミック本体１１０の上下面に上下対称構造で構成すると、積層セラミックキャパシター１００を基板などに実装する時に上下方向の区分を考慮しなくてもよいという利点がある。
【００６０】
一方、第１及び第２外部電極１３１、１３２上には第３及び第４めっき層１４１、１４２が形成されることができる。
【００６１】
第３及び第４めっき層１４１、１４２は、一例として、第１及び第２外部電極１３１、１３２上にそれぞれ形成された第１及び第２ニッケル（Ｎｉ）めっき層と、上記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２スズ（Ｓｎ）めっき層と、を含むことができる。
【００６２】
また、第３及び第４めっき層１４１、１４２は、他の例として、第１及び第２外部電極１３１、１３２上にそれぞれ形成された第１及び第２銅（Ｃｕ）めっき層と、上記第１及び第２銅めっき層上にそれぞれ形成された第１及び第２ニッケル（Ｎｉ）めっき層と、上記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２スズ（Ｓｎ）めっき層と、を含むことができる。
【００６３】
セラミック本体１１０の実装面には、第１及び第２外部電極１３１、１３２の一部を覆うように第１及び第２バンプ電極が形成される。
【００６４】
上記第１及び第２バンプ電極は、第１及び第２外部電極１３１、１３２の一部を覆うだけで、電気的連結要素として機能することができる。
【００６５】
この際、上記第１及び第２バンプ電極は、セラミック本体１１０の下面に形成された第１及び第２導電性樹脂層１５１、１５２と、第１及び第２導電性樹脂層１５１、１５２上に形成された第１及び第２めっき層１６１、１６２と、を含むことができる。
【００６６】
第１及び第２導電性樹脂層１５１、１５２は、銅や銀などの金属物質、エポキシまたはフェノール樹脂などの熱硬化性樹脂、及び溶剤を混合した導電性樹脂ペーストで形成されることができるが、本発明がこれに限定されるものではない。
【００６７】
第１及び第２めっき層１６１、１６２は、上記第１及び第２バンプ電極と第１及び第２外部電極１３１、１３２との間の接合を電気的に安定させるためのものであって、例えば、ＣｕやＮｉ膜などを用いて形成されることができる。
【００６８】
例えば、第１及び第２めっき層１６１、１６２は、第１及び第２導電性樹脂層１５１、１５２上にそれぞれ形成された第１及び第２ニッケル（Ｎｉ）めっき層と、上記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２スズ（Ｓｎ）めっき層と、を含むことができる。
【００６９】
この際、上記第１及び第２バンプ電極は、好ましくは５０μｍ以上の厚さを有することができる。
【００７０】
下記表１は第１及び第２バンプ電極の厚さによるアコースティックノイズを示したものである。
【００７１】
ここで、用いられた積層セラミックキャパシターのサイズは１．０ｍｍ×０．５ｍｍ×０．５ｍｍ（長さ×幅×厚さ）であり、それぞれの試料のアコースティックノイズは、ＤＣ  ４Ｖ、ＡＣ１  Ｖｒｍｓ＠４Ｋｈｚで測定した。
【００７２】
【表１】
2015216337.tif 000003
【００７３】
上記表１を参照すると、バンプ電極のない試料１の積層セラミックキャパシターの場合、アコースティックノイズが３４ｄＢと高かった。
【００７４】
これに反し、本実施形態によるバンプ電極を含む試料２〜５の積層セラミックキャパシターの場合、アコースティックノイズが３０ｄＢ未満で、試料１に比べ減少した。
【００７５】
特に、バンプ電極の厚さが５０μｍ以上である試料３〜５の場合、積層セラミックキャパシターのアコースティックノイズが２０ｄＢ未満と著しく減少した。
【００７６】
例えば、バンプ電極の高さが５０μｍである試料３の場合、試料１に比べアコースティックノイズを約１５ｄＢ低減させることができた。上記のようにバンプ電極の高さが５０μｍ以上である場合に著しい効果が得られたことから、バンプ電極の厚さを５０μｍ以上とすることが好ましい。
【００７７】
一方、上記第１及び第２バンプ電極の第１及び第２めっき層１６１、１６２は、一例として、第１及び第２導電性樹脂層１５１、１５２上にそれぞれ形成された第１及び第２ニッケル（Ｎｉ）めっき層と、上記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２スズ（Ｓｎ）めっき層と、を含むことができる。
【００７８】
また、上記第１及び第２バンプ電極の第１及び第２めっき層１６１、１６２は、他の例として、第１及び第２導電性樹脂層１５１、１５２上にそれぞれ形成された第１及び第２銅（Ｃｕ）めっき層と、上記第１及び第２銅めっき層上にそれぞれ形成された第１及び第２ニッケル（Ｎｉ）めっき層と、上記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２スズ（Ｓｎ）めっき層と、を含むことができる。
【００７９】
図３ａ〜図３ｃは、本発明の第１実施形態による積層セラミックキャパシターの製造方法を順に示した斜視図である。
【００８０】
以下、図３ａ〜図３ｃを参照して、本発明の第１実施形態による積層セラミックキャパシターの製造方法を説明する。
【００８１】
先ず、複数のセラミックシートを製造する。
【００８２】
上記セラミックシートは、セラミック素体１１０の誘電体層１１１を形成するためのものである。
【００８３】
上記セラミックシートは、セラミック粉末、ポリマー、及び溶剤を混合してスラリーを製造した後、上記スラリーをドクターブレードなどの工法により数μｍの厚さのシート（ｓｈｅｅｔ）状にすることにより製作することができる。
【００８４】
次に、上記それぞれのセラミックシートの少なくとも一面に導電性ペーストを所定の厚さに印刷して第１及び第２内部電極１２１、１２２を形成する。
【００８５】
この際、第１及び第２内部電極１２１、１２２は、その端部が上記セラミックシートの対向する両端面を介してそれぞれ露出されるように形成する。
【００８６】
上記導電性ペーストの印刷方法としては、スクリーン印刷法またはグラビア印刷法などを用いることができるが、本発明がこれに限定されるものではない。
【００８７】
次に、第１及び第２内部電極１２１、１２２が形成された複数のセラミックシートを、第１及び第２内部電極１２１、１２２の端部が積層体の両端面を介してそれぞれ露出されるように交互に積層する。
【００８８】
その後、積層された複数のセラミックシートを積層方向から加圧することで、複数のセラミックシート及びそのセラミックシートに形成された第１及び第２内部電極１２１、１２２を圧着させて積層体を形成する。
【００８９】
次に、上記積層体を１個のキャパシターに対応する領域毎に切断してチップ化する。
【００９０】
次に、上記チップ化した積層体を高温で焼成することで、複数の第１及び第２内部電極１２１、１２２がセラミック本体１１０の両端面を介して交互に露出されるように配置されたセラミック本体１１０を完成する。
【００９１】
次に、セラミック本体１１０の両端部に、第１及び第２内部電極１２１、１２２の露出された部分とそれぞれ電気的に連結されるように銅（Ｃｕ）などを含有する導電性ペーストを塗布し焼成することで、図３ａに図示されたようにセラミック本体１１０の両端面から実装面の一部まで延びた第１及び第２外部電極１３１、１３２を形成する。
【００９２】
次に、図３ｂに図示されたように、セラミック本体１１０の実装面に第１及び第２外部電極１３１、１３２の露出された一部を覆うように導電性樹脂ペーストを塗布して、第１及び第２導電性樹脂層１５１、１５２を形成する。
【００９３】
上記導電性樹脂ペーストとしては銅‐エポキシを用いることができるが、本発明がこれに限定されるものではない。
【００９４】
次に、図３ｃに図示されたように、第１及び第２導電性樹脂層１５１、１５２に電気めっきを施して第１及び第２めっき層１６１、１６２を形成することで、第１及び第２バンプ電極を形成する。
【００９５】
上記第１及び第２バンプ電極は、好ましくは５０μｍ以上の厚さに形成することができるが、本発明がこれに限定されるものではない。
【００９６】
また、第１及び第２めっき層１６１、１６２は、一例として、第１及び第２導電性樹脂層１５１、１５２上にニッケルを電気めっきした後、スズを電気めっきすることで形成することができる。
【００９７】
また、第１及び第２めっき層１６１、１６２は、他の例として、第１及び第２導電性樹脂層１５１、１５２上に銅を電気めっきした後、ニッケルを電気めっきし、次いでスズを電気めっきすることで形成することができる。
【００９８】
図４は本発明の第１実施形態による積層セラミックキャパシターの実装基板を概略的に示した側断面図である。
【００９９】
図４を参照すると、本実施形態による積層セラミックキャパシター１００の実装基板２００は、積層セラミックキャパシター１００が実装される基板２１０と、基板２１０の上面に互いに離隔して形成された第１及び第２電極パッド２２１、２２２と、を含む。
【０１００】
積層セラミックキャパシター１００は、セラミック本体１１０の実装面である下面に形成された第１及び第２バンプ電極がそれぞれ基板２１０の第１及び第２電極パッド２２１、２２２上に接触するように配置された状態で、半田２３１、２３２により基板２１０と接合されて電気的に連結されることができる。
【０１０１】
この際、上記第１及び第２バンプ電極の表面がスズめっきされている場合には、積層セラミックキャパシター１００を基板２１０に実装する時に上記第１及び第２バンプ電極の表面に形成されたスズ成分が溶けて、上記第１及び第２バンプ電極と第１及び第２電極パッド２２１、２２２とが接合されることができる。
【０１０２】
上記のように積層セラミックキャパシター１００が基板２１０に実装された状態で、積層セラミックキャパシター１００の両端部に形成された第１及び第２外部電極１３１、１３２に異なる極性の電圧が印加されると、誘電体層１１１の逆圧電効果（Ｉｎｖｅｒｓｅ  ｐｉｅｚｏｅｌｅｃｔｒｉｃ  ｅｆｆｅｃｔ）によってセラミック本体１１０が厚さ方向に膨張及び収縮し、第１及び第２外部電極１３１、１３２の両端部はポアソン効果（Ｐｏｉｓｓｏｎ  ｅｆｆｅｃｔ）によってセラミック本体１１０の厚さ方向の膨張及び収縮とは反対方向に収縮及び膨張する。
【０１０３】
このような収縮及び膨張は振動を発生させる。また、上記振動が第１及び第２外部電極１３１、１３２から基板２１０に伝達されて、基板２１０から音響が放射されてアコースティックノイズとなる。
【０１０４】
本実施形態によると、積層セラミックキャパシター１００の第１及び第２外部電極１３１、１３２を介して基板に伝達される圧電振動を、上記第１及び第２バンプ電極の弾性を利用して吸収することで、アコースティックノイズを低減させることができる。
【０１０５】
また、本実施形態による積層セラミックキャパシターの実装基板２００は、上記第１及び第２バンプ電極により、セラミック本体１１０が基板２１０の第１及び第２電極パッド２２１、２２２から所定距離だけ離隔して形成される。
【０１０６】
本実施形態によると、半田２３１、２３２を用いる場合にも、従来の積層セラミックキャパシターとは異なり、半田２３１、２３２が上記第１及び第２バンプ電極の実装面及びその周面など、最小限の高さに限定されて形成されることができる。
【０１０７】
したがって、本実施形態の積層セラミックキャパシター１００は、半田２３１、２３２の高さが最小化されるとともに、上記第１及び第２バンプ電極の弾性力が効率的に作用する。これにより、積層セラミックキャパシター１００から発生した振動が基板２１０に伝達されることを減少させることで、アコースティックノイズを低減させることができる。
【０１０８】
一方、近年、電子製品の小型化及び薄型化に伴って基板の縮小化が進んでおり、電子部品の高密度実装が要求されている。
【０１０９】
特に、汎用受動部品は、搭載数量が多いと実装面積が多く必要であるという点で、高密度実装への要求がさらに増加している。
【０１１０】
本実施形態によると、外部電極の実装面を、セラミック本体の変位が少なく且つ振動が伝達されにくい厚さ方向の一面に形成することで、実装部の面積を減少させることができる。
【０１１１】
また、バンプ電極により、外部電極の周面に半田を用いなくてもよく、半田を用いるとしても、その体積を最小限に減らすことにより、基板に形成されたランドパターン（ｌａｎｄ  ｐａｔｔｅｒｎ）の面積を減らすことができるため、外部電極の固着強度などの機械的強度を低下させることなく高密度実装が可能となる。
【０１１２】
また、基板上に狭いピッチ（ｐｉｔｃｈ）で複数の積層セラミックキャパシターを実装しても、それぞれの積層セラミックキャパシターを連結する半田ブリッジ（ｓｏｌｄｅｒ  ｂｒｉｄｇｅ）が生じないため、部品の信頼性が向上することができる。
【０１１３】
一方、バンプ電極の長さがセラミック本体の幅と同一である場合は、基板に実装する時に半田がバンプ電極の後方へ流れることにより、半田が外部電極全体に均一に広がることを妨害する恐れがある。
【０１１４】
そのため、本実施形態では図５に図示されたように、必要に応じて、上記第１及び第２バンプ電極の長さをセラミック本体１１０の幅より短く形成することができる。
【０１１５】
この場合、上記バンプ電極の段差部分に半田が流動することができる空間が設けられるため、半田が外部電極全体に均一に広がる効果を奏することができる。
【０１１６】
このように半田が外部電極全体に均一に広がると、従来のセラミック本体１１０の厚さ方向に形成される半田の高さを減少させることができる。このように半田の高さを減少させることで、アコースティックノイズの低減効果を奏することができる。
【０１１７】
図６は本発明の第２実施形態による積層セラミックキャパシターを実装面が上側を向くようにして概略的に示した斜視図である。
【０１１８】
ここで、セラミック本体１１０、第１及び第２内部電極１２１、１２２及び第１及び第２外部電極１３１、１３２が形成された構造は上述の一実施形態と類似するため、重複を避けるためにこれについての具体的な説明を省略し、上述の実施形態と異なる構造を有する第１及び第２絶縁層１７１、１７２を図示し、これに基づいて具体的に説明する。
【０１１９】
図６を参照すると、本実施形態による積層セラミックキャパシター１００´は、セラミック本体１１０の両端部に、第１及び第２外部電極１３１、１３２の一部を覆うように第１及び第２絶縁層１７１、１７２が形成されることができる。
【０１２０】
第１及び第２絶縁層１７１、１７２は非伝導性の絶縁樹脂などの材料からなることができ、好ましくはエポキシレジスト（ｅｐｏｘｙ  ｒｅｓｉｓｔ）などからなることができるが、本発明がこれに限定されるものではない。
【０１２１】
また、第１及び第２絶縁層１７１、１７２は非伝導性の絶縁樹脂などの材料からなることができ、好ましくは、エポキシ、フェノール系熱硬化性樹脂、ポリプロピレン、アクリル系熱可塑性樹脂などからなることができるが、本発明がこれに限定されるものではない。
【０１２２】
上記のような第１及び第２絶縁層１７１、１７２は、積層セラミックキャパシター１００´を基板に実装する時に、セラミック本体１１０の周面及び第１及び第２外部電極１３１、１３２の周面に半田が形成されることを抑える役割をすることができる。
【０１２３】
また、狭い基板上に複数のチップを実装する場合、実装されたチップが互いに接触してもショートが発生することを防止して、製品全体の回路安定性を高める役割をすることができる。
【０１２４】
図７は本発明の第３実施形態による積層セラミックキャパシターを実装面が上側を向くようにして概略的に示した斜視図であり、図８は図７の積層セラミックキャパシターの内部電極構造を示した分解斜視図である。
【０１２５】
ここで、セラミック本体３１０の構造のように、上述の一実施形態と類似の部分についての具体的な説明は重複を避けるために省略し、上述の実施形態と異なる構造を有する部分について具体的に説明する。
【０１２６】
図７及び図８を参照すると、本実施形態による積層セラミックキャパシター３００は、セラミック本体３１０と、各一対の第１及び第２外部電極３３１〜３３４と、複数の第１及び第２内部電極３２１、３２２と、第１及び第２バンプ電極と、を含む。
【０１２７】
セラミック本体３１０は、複数の誘電体層３１１が厚さ方向に積層されて形成される。
【０１２８】
一対の第１外部電極３３１、３３２は、セラミック本体３１０の両側面に互いに対向するように形成され、セラミック本体３１０の実装面の一部までそれぞれ延びて形成される。
【０１２９】
一対の第２外部電極３３３、３３４は、セラミック本体３１０の長さ方向に沿って第１外部電極３３１、３３２から離隔した位置でセラミック本体３１０の両側面に互いに対向するように形成され、セラミック本体３１０の実装面の一部までそれぞれ延びて形成される。
【０１３０】
この第１及び第２外部電極３３１〜３３４上には、必要に応じて、第３及び第４めっき層３４１〜３４４が形成されることができる。
【０１３１】
第３及び第４めっき層３４１〜３４４は、一例として、第１及び第２外部電極３３１〜３３４上にそれぞれ形成された第１及び第２ニッケル（Ｎｉ）めっき層と、上記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２スズ（Ｓｎ）めっき層と、を含むことができる。
【０１３２】
また、第３及び第４めっき層３４１〜３４４は、他の例として、第１及び第２外部電極３３１〜３３４上にそれぞれ形成された第１及び第２銅（Ｃｕ）めっき層と、上記第１及び第２銅めっき層上にそれぞれ形成された第１及び第２ニッケル（Ｎｉ）めっき層と、上記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２スズ（Ｓｎ）めっき層と、を含むことができる。
【０１３３】
第１及び第２内部電極３２１、３２２は、セラミック本体３１０内で誘電体層３１１を挟んで互いに対向するように配置される。
【０１３４】
第１内部電極３２１は、セラミック本体３１０の両側面を介して露出され、一対の第１外部電極３３１、３３２と接続された一対の第１リード部３２１ａ、３２１ｂを有することができる。
【０１３５】
第２内部電極３２２は、セラミック本体３１０の両側面を介して露出され、一対の第２外部電極３３３、３３４と接続された一対の第２リード部３２２ａ、３２２ｂを有することができる。
【０１３６】
上記第１バンプ電極は、セラミック本体３１０の実装面に、一対の第１外部電極３３１、３３２の少なくとも一部をともに覆うように形成されることができる。
【０１３７】
上記第２バンプ電極は、セラミック本体３１０の実装面に、一対の第２外部電極３３３、３３４の少なくとも一部をともに覆うように形成されることができる。
【０１３８】
また、上記第１及び第２バンプ電極は、セラミック本体３１０の実装面に形成された第１及び第２導電性樹脂層３５１、３５２と、第１及び第２導電性樹脂層３５１、３５２上に形成された第１及び第２めっき層３６１、３６２と、を含むことができる。
【０１３９】
この際、上記第１及び第２バンプ電極は５０μｍ以上の厚さを有することができる。
【０１４０】
一方、上記第１及び第２バンプ電極の第１及び第２めっき層３６１、３６２と第１及び第２外部電極３３１〜３３４の第３及び第４めっき層３４１〜３４４は、必要に応じて、単一電気めっきにより形成されることができる。
【０１４１】
一方、本実施形態では図９に図示されたように、必要に応じて、上記第１及び第２バンプ電極の長さがセラミック本体１１０の幅より短く形成されることができる。
【０１４２】
図１０ａ〜図１０ｃは、本発明の第３実施形態による積層セラミックキャパシターの製造方法を順に示した斜視図である。
【０１４３】
ここで、上述の一実施形態と類似の部分についての具体的な説明は重複を避けるために省略し、上述の実施形態と異なる構造を有する部分について具体的に説明する。
【０１４４】
先ず、複数のセラミックシートを製造する。
【０１４５】
次に、上記それぞれのセラミックシートの少なくとも一面に導電性ペーストを所定の厚さに印刷して、第１及び第２内部電極３２１、３２２を形成する。
【０１４６】
この際、第１内部電極３２１は、上記セラミックシートの両側面を介して露出された一対の第１リード部３２１ａ、３２１ｂを有するようにし、第２内部電極３２２は、上記セラミックシートの両側面を介して露出され、且つ第１リード部３２１ａ、３２１ｂと重ならない一対の第２リード部３２２ａ、３２２ｂを有するようにする。
【０１４７】
次に、第１及び第２内部電極３２１、３２２が形成された複数のセラミックシートを、第１及び第２内部電極３２１、３２２が上記セラミックシートを挟んで互いに交互に配置されるように積層した後、加圧して積層体を形成する。
【０１４８】
次に、上記積層体を１個のキャパシターに対応する領域毎に切断し、高温で焼成することで、一対の第１リード部３２１ａ、３２１ｂ及び第２リード部３２２ａ、３２２ｂがセラミック本体３１０の両側面を介して交互に露出されたセラミック本体３１０を完成する。
【０１４９】
次に、セラミック本体３１０の両側面に各一対の第１及び第２外部電極３３１〜３３４を形成する。
【０１５０】
この際、第１及び第２外部電極３３１〜３３４は、セラミック本体３１０の実装面の一部まで延びるように形成し、且つ第１リード部３２１ａ、３２１ｂ及び第２リード部３２２ａ、３２２ｂとそれぞれ電気的に連結されるように形成する。
【０１５１】
次に、一対の第１及び第２外部電極３３１〜３３４の露出された実装面の一部をそれぞれともに覆うように導電性樹脂ペーストを塗布した後、電気めっきを施して第１及び第２バンプ電極を形成する。
【０１５２】
図１１は本発明の第３実施形態による積層セラミックキャパシターの実装基板を概略的に示した側断面図である。
【０１５３】
ここで、上述の一実施形態と類似の部分についての具体的な説明は重複を避けるために省略し、上述の実施形態と異なる構造を有する部分について具体的に説明する。
【０１５４】
積層セラミックキャパシター３００は、セラミック本体３１０の実装面である下面に形成された第１及び第２バンプ電極がそれぞれ基板２１０の第１及び第２電極パッド２２１、２２２上に接触するように配置された状態で、半田２３１、２３２により基板２１０と接合されて電気的に連結されることができる。
【０１５５】
この際、上記第１及び第２バンプ電極の表面がスズめっきされている場合には、積層セラミックキャパシター３００を基板２１０に実装する時に上記第１及び第２バンプ電極の表面に形成されたスズ成分が溶けて、上記第１及び第２バンプ電極と第１及び第２電極パッド２２１、２２２とが接合されることができる。
【０１５６】
図１２は本発明の一実施形態によるアレイ型積層セラミックキャパシターをバンプ電極を省略して概略的に示した斜視図であり、図１３は本発明の一実施形態によるアレイ型積層セラミックキャパシターを概略的に示した斜視図である。
【０１５７】
ここで、上述の一実施形態と類似の部分についての具体的な説明は重複を避けるために省略し、上述の実施形態と異なる構造を有する部分について具体的に説明する。
【０１５８】
本実施形態によるアレイ型積層セラミックキャパシター１０００は、セラミック本体１１００と、セラミック本体１１００の長さ方向に複数の対が離隔して形成された第１及び第２外部電極１３３１〜１３３８と、第１及び第２外部電極１３３１〜１３３８とそれぞれ接続された第１及び第２内部電極（不図示）と、バンプ電極１３５１〜１３５４と、を含む。
【０１５９】
セラミック本体１１００は複数の誘電体層（不図示）が積層されて形成されることができる。
【０１６０】
第１及び第２外部電極１３３１〜１３３８は、セラミック本体１１００の両側面に互いに対向するように形成され、セラミック本体１１００の実装面の一部までそれぞれ延びて形成されることができる。
【０１６１】
上記第１及び第２内部電極は、セラミック本体１１００内で上記誘電体層を挟んで互いに対向するように配置され、セラミック本体１１００の両側面を介して交互に露出されて第１及び第２外部電極１３３１〜１３３８とそれぞれ接続することができる。
【０１６２】
バンプ電極１３５１〜１３５４は、セラミック本体１１００の長さ方向に複数の対が離隔して形成され、セラミック本体１１００の実装面に互いに対向するように形成された第１及び第２外部電極の一部をともに覆うように形成されることができる。
【０１６３】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【０１６４】
１００、１００´、３００、１０００  積層セラミックキャパシター
１１０、３１０、１１００  セラミック本体
１１１、３１１  誘電体層
１１２、１１３  カバー層
１２１、３２１  第１内部電極
１２２、３２２  第２内部電極
１３１、３３１、３３２、１３３１、１３３２、１３３３、１３３４  第１外部電極
１３２、３３３、３３４、１３３５、１３３６、１３３７、１３３８  第２外部電極
１４１、１４２、３４１、３４２、３４３、３４４  第３及び第４めっき層
１５１、１５２、３５１、３５２  第１及び第２導電性樹脂層
１６１、１６２、３６１、３６２  第１及び第２めっき層
１７１、１７２  第１及び第２絶縁層
２１０  基板
２２１、２２２  第１及び第２電極パッド
２３１、２３２  半田
３２１ａ、３２１ｂ  第１リード部
３２２ａ、３２２ｂ  第２リード部
１３５１、１３５２、１３５３、１３５４  バンプ電極
【図１】
2015216337.tif 000004
【図２】
2015216337.tif 000005
【図３ａ】
2015216337.tif 000006
【図３ｂ】
2015216337.tif 000007
【図３ｃ】
2015216337.tif 000008
【図４】
2015216337.tif 000009
【図５】
2015216337.tif 000010
【図６】
2015216337.tif 000011
【図７】
2015216337.tif 000012
【図８】
2015216337.tif 000013
【図９】
2015216337.tif 000014
【図１０ａ】
2015216337.tif 000015
【図１０ｂ】
2015216337.tif 000016
【図１０ｃ】
2015216337.tif 000017
【図１１】
2015216337.tif 000018
【図１２】
2015216337.tif 000019
【図１３】
2015216337.tif 000020