(57)【要約】【課題】複数のＣＰＵに対するリセットを精度よく行うことが可能な技術を提供する。【解決手段】電子システムは、第１電子装置と第２電子装置とを含む。第１電子装置は、リセットＩＣと第１のＣＰＵとを備え、第２電子装置は第２のＣＰＵを備える。リセットＩＣは、第１のＣＰＵに第１リセット信号を送信し、第１のＣＰＵは、第１リセット信号の受信後に第２のＣＰＵをリセットするための第２リセット信号を生成し、生成された第２リセット信号を第２のＣＰＵに送信して第２のＣＰＵをリセットする。【選択図】図２
2015143915.tif 000002
【特許請求の範囲】
【請求項１】
第１電子装置と第２電子装置とを備える電子システムであって、
前記第１電子装置は、
リセットＩＣと、
第１のＣＰＵと、を備え、
前記第２電子装置は、
第２のＣＰＵ、を備え、
前記リセットＩＣは、前記第１のＣＰＵに第１リセット信号を送信し、
前記第１のＣＰＵは、前記第１リセット信号の受信後に前記第２のＣＰＵをリセットするための第２リセット信号を生成し、生成された前記第２リセット信号を前記第２のＣＰＵに送信して前記第２のＣＰＵをリセットする、
電子システム。
【請求項２】
請求項１に記載の電子システムであって、
前記第２のＣＰＵがリセットされた後、前記第１のＣＰＵと前記第２のＣＰＵとが通信を行う、電子システム。
【請求項３】
第１電子装置と第２電子装置とによって実行されるリセット方法であって、
前記第１電子装置は、
リセットＩＣと、
第１のＣＰＵと、を備え、
前記第２電子装置は、
第２のＣＰＵ、を備え、
（Ａ）前記リセットＩＣが、前記第１のＣＰＵに第１リセット信号を送信する工程と、
（Ｂ）前記第１のＣＰＵが、前記第１リセット信号の受信後に前記第２のＣＰＵをリセットするための第２リセット信号を生成し、生成された前記第２リセット信号を前記第２のＣＰＵに送信して前記第２のＣＰＵをリセットする工程と、
を含むリセット方法。
【請求項４】
拡張装置が接続可能な記録装置であって、
リセットＩＣと、
第１のＣＰＵと、を備え、
前記リセットＩＣは、前記第１のＣＰＵに第１リセット信号を送信し、
前記第１のＣＰＵは、前記第１リセット信号の受信後に、前記拡張装置に備えられた第２のＣＰＵをリセットするための第２リセット信号を生成し、生成された前記第２リセット信号を前記第２のＣＰＵに送信して前記第２のＣＰＵをリセットする、
記録装置。
【請求項５】
リセットＩＣと第１のＣＰＵとを備える記録装置に接続される拡張装置であって、
第２のＣＰＵを備え、
前記第２のＣＰＵは、前記第１のＣＰＵが前記リセットＩＣによってリセットされた後に前記第１のＣＰＵによって生成されたリセット信号を受信してリセットされる
拡張装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子システム、リセット方法、記録装置、および、拡張装置に関する。
【背景技術】
【０００２】
プリンターには、例えば、ページ記述言語を解釈するため装置や、スキャナーなど、様々な拡張装置を接続できるものがある。プリンターと拡張装置とは、それぞれ、個別にＣＰＵを備えている場合がある。それぞれのＣＰＵは、電源投入時等に、それぞれ、リセットされる（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１３５１８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
プリンターのＣＰＵと拡張装置のＣＰＵとをそれぞれリセットするためには、それぞれのＣＰＵに対して個別にリセットＩＣを設けて、それぞれのリセットＩＣから、対応するＣＰＵに対してリセット信号を出力させる構成を採用することが可能である。しかし、そのような構成では、リセットＩＣの個体差によってそれぞれのリセットＩＣから出力されるリセット信号の印加時間にばらつきが生じ、結果として、システム全体のリセットが終了するまでの時間が長くなってしまう場合がある。そのため、複数のＣＰＵに対するリセットを精度よく行うことが可能な技術が求められている。このような課題は、プリンターに限らず、複数のＣＰＵに対してリセットを行う必要のある各種電子システムに共通した課題である。また、従来の電子システムにおいては、小型化や、低コスト化、省資源化、製造の容易化、使い勝手の向上、等が望まれている。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
【０００６】
（１）本発明の一形態によれば、第１電子装置と第２電子装置とを備える電子システムが提供される。この電子システムにおいて、前記第１電子装置は、リセットＩＣと、第１のＣＰＵと、を備える。前記第２電子装置は、第２のＣＰＵを備える。そして、前記リセットＩＣは、前記第１のＣＰＵに第１リセット信号を送信し、前記第１のＣＰＵは、前記第１リセット信号の受信後に前記第２のＣＰＵをリセットするための第２リセット信号を生成し、生成された前記第２リセット信号を前記第２のＣＰＵに送信して前記第２のＣＰＵをリセットする。このような構成の電子システムであれば、第２のＣＰＵに送信する第２リセット信号を、リセットＩＣではなくＣＰＵ（第１のＣＰＵ）によって生成する。そのため、第２のＣＰＵに印加するリセット信号を精度よく生成することができる。この結果、第２のＣＰＵのリセット要求時間に応じた正確な長さのリセット信号を第２のＣＰＵに印加させることができるので、システム全体のリセットを短時間に終了させることが可能になる。また、２つのＣＰＵに対してリセットＩＣを個別に設ける必要がないため、製造コストを低減させることができる。
【０００７】
（２）上記形態の電子システムにおいて、前記第２のＣＰＵがリセットされた後、前記第１のＣＰＵと前記第２のＣＰＵとが通信を行ってもよい。このような構成であれば、第２のＣＰＵのリセットが精度よく行われるので、その後の第１のＣＰＵと第２のＣＰＵとの通信を、それぞれのＣＰＵのリセット時間のばらつきを考慮することなくスムーズに開始させることができる。
【０００８】
本発明は、上述した電子システム以外にも、リセット方法や記録装置、拡張装置、コンピュータープログラム、そのコンピュータープログラムが記録されたコンピューター読み取り可能な一時的でない記録媒体等の種々の形態で実現することも可能である。
【図面の簡単な説明】
【０００９】
【図１】印刷システムの概略構成を示す説明図。
【図２】印刷システムをリセットさせるための回路構成を図１から抜粋した図。
【図３】比較例としてのリセット回路を示す説明図。
【図４】実施形態と比較例とにおけるリセット信号の印加時間を対比させた図。
【発明を実施するための形態】
【００１０】
Ａ．実施形態：
図１は、本発明の一実施形態としての印刷システム１０の概略構成を示す説明図である。印刷システム１０は、プリンター１００と拡張装置３００とを含む。印刷システム１０は、特許請求の範囲における電子システムに相当する。プリンター１００は、特許請求の範囲における第１電子装置および記録装置に相当する。拡張装置３００は、特許請求の範囲における第２電子装置に相当する。
【００１１】
プリンター１００は、印刷機構１１０と、第１制御ユニット１２０と、外部バス用コネクター１３０と、外部バス１４０と、ネットワークポート１５０と、リセットＩＣ１６０と、を備えている。外部バス１４０は、外部バス用コネクター１３０に接続される拡張装置３００を第１制御ユニット１２０に対して接続するためのバスである。外部バスとしては、例えば、ＰＣＩ（Peripheral Component Interconnect）バスを採用することができる。ネットワークポート１５０には、コンピューターなどのホスト装置が接続され、印刷データが入力される。
【００１２】
印刷機構１１０は、第１制御ユニット１２０からの指令に応じて印刷媒体に印刷を行うための機構である。印刷機構１１０は、印刷用紙を副走査方向に搬送する紙送り機構や、印刷ヘッドを主走査方向に往復動させる主走査機構、印刷ヘッドにインクを供給するためのインクカートリッジなどを備える。なお、印刷機構１１０は、インクジェット方式に限らず、レーザー方式などであってもよい。
【００１３】
リセットＩＣ１６０は、第１制御ユニット１２０の第１ＣＰＵ１２１に対して第１リセット信号を送信するための集積回路である。リセットＩＣ１６０は、プリンター１００の電源がオンにされた場合や、ユーザーが所定のリセット操作を行った場合に、第１リセット信号を第１制御ユニット１２０に送信する。
【００１４】
第１制御ユニット１２０は、第１ＣＰＵ１２１と、ＲＯＭ１２２と、ＲＡＭ１２３とを備えている。第１ＣＰＵ１２１は、ＲＯＭ１２２に記憶された制御プログラムをＲＡＭ１２３にロードして実行することで、プリンター１００の動作全般を制御する。
【００１５】
第１制御ユニット１２０は、リセットＩＣ１６０から第１リセット信号を受信すると、自身に備えられた第１ＣＰＵ１２１をリセットする。第１ＣＰＵ１２１は、自身のリセットが完了した後に、拡張装置３００に備えられた第２ＣＰＵ３２１をリセットするための第２リセット信号を所定のプログラムに基づき生成する。生成された第２リセット信号は、外部バス用コネクター１３０を通じて拡張装置３００の第２制御ユニット３２０に送信される。
【００１６】
拡張装置３００は、所定のページ記述言語で記述された印刷データに基づいて印刷画像データを生成する機能を有する装置である。ページ記述言語としては、例えば、ＰｏｓｔＳｃｒｉｐｔや、ＥＳＣ／Ｐａｇｅなどが用いられる。
【００１７】
拡張装置３００は、記憶装置３１０と、第２制御ユニット３２０と、プリンター１００の外部バス用コネクター１３０に接続される接続部３３０とを備えている。記憶装置３１０は、例えば、ハードディスクやフラッシュメモリーによって構成される。
【００１８】
第２制御ユニット３２０は、第２ＣＰＵ３２１と、ＲＯＭ３２２と、ＲＡＭ３２３とを備えている。第２ＣＰＵ３２１は、ＲＯＭ３２２に記憶された制御プログラムをＲＡＭ３２３にロードして実行することで拡張装置の動作全般を制御する。
【００１９】
第２制御ユニット３２０は、プリンター１００の第１制御ユニット１２０から第２リセット信号を受信すると、自身に備えられた第２ＣＰＵ３２１をリセットする。
【００２０】
第２ＣＰＵ３２１は、自身のリセットが完了すると、第１制御ユニット１２０の第１ＣＰＵ１２１と通信を行い、ページ記述言語で記述された印刷データを受信する。第２ＣＰＵ３２１は、第１ＣＰＵ１２１からその印刷データを受信すると、その印刷データを解釈して印刷画像データを生成し、記憶装置３１０にスプールする。記憶装置３１０にスプールされた印刷画像データは外部バス１４０を介して第１制御ユニット１２０に転送され、第１制御ユニット１２０による印刷処理に供される。
【００２１】
図２は、印刷システム１０をリセットさせるための回路構成を図１から抜粋した図である。図１にも示したように、印刷システム１０は、プリンター１００および拡張装置３００のリセットを行う為に、リセットＩＣ１６０と第１制御ユニット１２０と第２制御ユニット３２０とを備えている。
【００２２】
リセットＩＣ１６０は、ＶｉポートとＣＤポートとＶｏポートとを備えている。リセットＩＣ１６０は、Ｖｉポートでプリンター１００の電源電圧（ＶＤＤ）を監視し、電源電圧が所定の電圧以下の場合に、リセット信号（第１リセット信号）をＶｏポートから出力する。リセット信号を出力する時間（リセット印加時間）は、ＣＤポートに接続されたＲＣ回路の時定数に応じて設定される。
【００２３】
第１制御ユニット１２０は、ＲＥＳＥＴ＿ＩＮポートと、ＲＥＳＥＴ＿ＯＵＴポートとを備える。第１制御ユニット１２０は、ＲＥＳＥＴ＿ＩＮポートを介してリセットＩＣ１６０から第１リセット信号を受信すると、内部の第１ＣＰＵ１２１をリセットする。第１ＣＰＵ１２１は、自身がリセットされた後に、第２リセット信号を生成し、生成した第２リセット信号をＲＥＳＥＴ＿ＯＵＴポートから第２制御ユニット３２０に送信する。第２リセット信号は、第１ＣＰＵ１２１によってソフトウェア的に生成される。また、第２リセット信号を出力する時間（リセット印加時間）は、プログラムによって設定される。そのため、第２リセット信号は、第１ＣＰＵ１２１の動作周波数に応じて正確な長さの信号となる。
【００２４】
第２制御ユニット３２０は、ＲＥＳＥＴ＿ＩＮポートを備える。第２制御ユニット３２０は、ＲＥＳＥＴ＿ＩＮポートを介して第１制御ユニット１２０から第２リセット信号を受信すると、内部の第２ＣＰＵ３２１をリセットする。
【００２５】
以上で説明したように、本実施形態の印刷システム１０では、拡張装置３００の第２ＣＰＵ３２１をリセットするための第２リセット信号が、プリンター１００側の第１ＣＰＵ１２１によってソフトウェア的に生成されるので、第２ＣＰＵ３２１のリセット要求時間に対して大きなマージンを加えることなく正確な長さのリセット信号を生成することができる。そのため、印刷システム１０全体のリセットを短時間に終了させることが可能になる。また、その結果、リセット完了後の印刷システム１０と拡張装置３００との通信を、各ＣＰＵのリセット時間のばらつきを考慮することなくスムーズに開始させることができる。
【００２６】
Ｂ．比較例との対比：
図３は、比較例としてのリセット回路を示す説明図である。図３に示すように、この比較例では、第１制御ユニット１２０と第２制御ユニット３２０とにそれぞれリセットＩＣ１６０，１６０ｂが接続されている。つまり、この比較例では、プリンター１００と拡張装置３００とは、それぞれ個別にリセットＩＣを備えている。リセットＩＣ１６０，１６０ｂの構成は、図２に示したリセットＩＣ１６０の構成と同じである。
【００２７】
図４は、実施形態と比較例とにおけるリセット信号の印加時間を対比させた図である。例えば、実施形態と比較例とで同時に電源がオンにされたとすると、比較例では、第２制御ユニット３２０に対して、リセットＩＣ１６０ｂからすぐにリセット信号が出力される。しかし、リセットＩＣ１６０ｂは、リセットＩＣ１６０ｂが監視する電源電圧のスルーレートばらつきや、リセットＩＣ１６０ｂ自身がもつ内部基準電圧のスレッショルドレベルの固体ばらつき、リセットＩＣ１６０ｂに接続されるＲＣ回路の時定数のばらつき（コンデンサーや抵抗のばらつき）、など様々なばらつき要素を有している。そのため、リセットＩＣ１６０ｂから送信される第２リセット信号の印加時間は、第２制御ユニット３２０のリセット要求時間ＴＲよりも余裕を持った値に設定されている。そのため、リセットＩＣ１６０ｂから出力される第２リセット信号のリセット時間は、図４（Ａ）に示すばらつき幅ＴＡだけばらつくことになる。
【００２８】
これに対して、上記実施形態では、第１制御ユニット１２０の第１ＣＰＵ１２１がリセットされた後に、第２リセット信号が生成・送信されるため、第１制御ユニット１２０がリセット信号の出力を開始するまでの時間ＴＢだけ、比較例よりも第２リセット信号が第２制御ユニット３２０に印加される時間が遅くなる。しかし、第２リセット信号は、第１ＣＰＵ１２１によってソフトウェア的に生成されるため、リセット印加時間を正確に制御することができる。よって、第２制御ユニット３２０のリセット要求時間に対して、大きなマージンを加える必要がなく、その分、リセット印加時間のばらつき幅ＴＣを小さく抑えることができる。つまり、比較例よりも実施形態のほうが、リセット印加時間のばらつきを考慮すると、印刷システム１０全体のリセットが短期間に終了できる場合がある。具体的には、第１制御ユニット１２０がリセット信号を出力するまでの時間ＴＢと、リセット時間のばらつき幅ＴＣとを加算した時間を、比較例におけるリセット時間のばらつき幅ＴＡよりも小さくすることにより（ＴＢ＋ＴＣ＜ＴＡ）、図３に示した比較例よりも図２に示した実施形態の方が、印刷システム１０全体のリセット時間を短縮させることができる。
【００２９】
Ｃ．変形例：
上記実施形態では、本発明の第１電子装置としてプリンター１００を適用し、第２電子装置として拡張装置を適用した例を挙げたが、本発明は、これらの装置を有するシステムに限らず、複数の装置がそれぞれ個別にＣＰＵを備える種々のシステムに適宜適用することが可能である。例えば、第２電子装置（拡張装置）としては、スキャナーを適用することができる。
【００３０】
上記実施形態では、２つのＣＰＵ（第１ＣＰＵ１２１および第２ＣＰＵ３２１）の間でリセット信号が送信される例を示したが、３つ以上のＣＰＵ間に次々にリセット信号が送信される構成でもよい。また、例えば、１つのＣＰＵから２つ以上のＣＰＵにリセット信号が送信される構成でもよい。
【００３１】
本発明は、上述の実施形態や変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態や変形例中の技術的特徴は、上述の課題の一部又は全部を解決するために、あるいは、上述の効果の一部又は全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
【符号の説明】
【００３２】
１０…印刷システム
１００…プリンター
１１０…印刷機構
１２０…第１制御ユニット
１２１…第１ＣＰＵ
１２２…ＲＯＭ
１２３…ＲＡＭ
１３０…外部バス用コネクター
１４０…外部バス
１５０…ネットワークポート
１６０，１６０ｂ…リセットＩＣ
３００…拡張装置
３１０…記憶装置
３２０…第２制御ユニット
３２１…第２ＣＰＵ
３２２…ＲＯＭ
３２３…ＲＡＭ
３３０…接続部
【図１】
2015143915.tif 000003
【図２】
2015143915.tif 000004
【図３】
2015143915.tif 000005
【図４】
2015143915.tif 000006