(57)【要約】【課題】  検体液中の微粒子を高感度に検出でき、小型且つ大量生産可能で低コスト化を容易にする。【解決手段】  検体液中の微粒子を検出する半導体マイクロ分析チップであって、半導体基板１０と、半導体基板１０の表面部に検体液を流入可能に設けられ、且つ少なくとも上部がキャップ層１５で塞がれた流路２０と、流路２０の一部に設けられ、検体液中の微粒子を通過させるための微細孔３０と、キャップ層１５に設けられた複数の穴１６と、を具備した。【選択図】      図２
2015099031.tif 000002
【特許請求の範囲】
【請求項１】
検体液中の微粒子を検出するための半導体マイクロ分析チップであって、
半導体基板と、
前記半導体基板の表面部に前記検体液を流入可能に設けられ、且つ少なくとも上部がキャップ層で塞がれた流路と、
前記流路の一部に設けられ、前記検体液中の前記微粒子を通過させるための微細孔と、
前記キャップ層に設けられた複数の穴と、
を具備したことを特徴とする半導体マイクロ分析チップ。
【請求項２】
前記流路は、前記半導体基板を掘り込んで上蓋を設けた溝型トンネル状流路であることを特徴とする、請求項１に記載の半導体マイクロ分析チップ。
【請求項３】
前記流路の側部の複数箇所に、該流路と連通するチャネル部が設けられ、該チャネル部上の前記キャップ層に前記穴が形成されていることを特徴とする、請求項１又は２に記載の半導体マイクロ分析チップ。
【請求項４】
検体液中の微粒子を検出するための半導体マイクロ分析チップであって、
半導体基板と、
前記半導体基板の表面部に前記検体液を流入可能に設けられ、且つ少なくとも上部がキャップ層で塞がれ、該キャップ層に複数の穴が形成された、第１の流路と、
前記半導体基板の表面部に前記第１の流路とは異なった配置で前記検体液又は電解液を流入可能に設けられ、且つ少なくとも上部がキャップ層で塞がれ、該キャップ層に複数の穴が形成された、第２の流路と、
前記第１の流路の一部と前記第２の流路の一部とが隔壁を挟んで隣接又は交差する接触部と、
前記隔壁に設けられ、前記微粒子が通過可能な微細孔と、
を具備したことを特徴とする半導体マイクロ分析チップ。
【請求項５】
前記キャップ層の穴は、灰化処理するためのアッシング用ホールであることを特徴とする、請求項１又は４に記載の半導体マイクロ分析チップ。
【請求項６】
前記第１の流路内に少なくとも一部が露出してなる第１の電極と、前記第２の流路内に少なくとも一部が露出してなる第２の電極とを更に有していることを特徴とする、請求項４に記載の半導体マイクロ分析チップ。
【請求項７】
前記第１の電極と前記第２の電極が前記微細孔を挟んで対向していることを特徴とする、請求項６に記載の半導体マイクロ分析チップ。
【請求項８】
前記第１の流路が前記半導体基板を掘り込んで上蓋を設けた溝型トンネル状流路であり、前記第２の流路が前記半導体基板上に中空構造の流路壁を作り付けた積層型トンネル状流路であり、前記接触部における前記隔壁の少なくとも一部が前記第１の流路の上面で且つ前記第２の流路の底面となっていることを特徴とする、請求項４乃至７の何れかに記載の半導体マイクロ分析チップ。
【請求項９】
前記第１の流路の底面と前記第２の流路の底面の高さの差が前記第１の流路を覆うキャップ層の厚さ以上となるように形成され、前記第１の流路の上面と前記第２の流路の上面が異なる高さに形成され、前記接触部における前記隔壁の少なくとも一部が前記第１の流路の上面で且つ前記第２の流路の底面となっていることを特徴とする、請求項４乃至７の何れかに記載の半導体マイクロ分析チップ。
【請求項１０】
前記第１及び第２の流路の一方の前記微細孔の下流側に前記検体液が通過可能で且つ前記微粒子を収集可能な微粒子サイズフィルタを設け、該微粒子サイズフィルタを設けた側の流路から他方の流路に向かって前記微粒子が前記微細孔を通過する状況を構成してなることを特徴とする、請求項４乃至９の何れかに記載の半導体マイクロ分析チップ。
【請求項１１】
前記第１の流路の一端側に検体液排出領域を有し、前記第２の流路の一端側に検体液又は電解液の排出領域を有し、且つ前記第１の流路の排出領域上に前記検体液を吸収する第１の吸収材が設けられ、前記第２の流路の排出領域上に前記検体液又は電解液を吸収する第２の吸収材が設けられていることを特徴とする、請求項４乃至１０の何れかに記載の半導体マイクロ分析チップ。
【請求項１２】
前記第１及び第２の流路の各側部の複数箇所に、該流路と連通するチャネル部が設けられ、該チャネル部上の前記キャップ層に前記穴が形成されていることを特徴とする、請求項４乃至１１の何れかに記載の半導体マイクロ分析チップ。
【請求項１３】
前記第１及び第２の流路の少なくとも一方の内部に、該流路の底面から上面に延在する複数の柱状体が形成されていることを特徴とする、請求項４に記載の半導体マイクロ分析チップ。
【請求項１４】
請求項４〜１０の何れかに記載の半導体マイクロ分析チップと、
前記チップを収容するパッケージと、
を具備し、
前記第１の流路の一端側に第１の検体液導入領域を有し、前記第２の流路の一端側に第２の検体液導入領域を有し、
前記第１の検体液導入領域上に前記検体液を吸収する第１の吸収材が設けられ、前記第２の検体液導入領域上に前記検体液を吸収する第２の吸収材が設けられ、
前記パッケージの前記第１及び第２の吸収材上に検体液導入口を有し、前記検体液導入口には、導入される検体液を前記第１及び第２の吸収材に分離して供給するための仕切り板が設けられていることを特徴とする半導体マイクロ分析チップ装置。
【請求項１５】
半導体基板の表面部に検体液を流入可能な流路を有し、且つ該流路の途中に検体液中の微粒子を検出するための微細孔を有する半導体マイクロ分析チップの製造方法であって、
前記流路を形成する際に、前記流路のパターンに犠牲層を形成し、前記犠牲層を覆うようにキャップ層を形成し、前記キャップ層の上面にアッシング用ホールを形成し、前記アッシング用ホールを通して前記犠牲層にアッシングガスを供給することにより、前記犠牲層を除去することを特徴とする半導体マイクロ分析チップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、微粒子検体を検出可能な半導体マイクロ分析チップ及びその製造方法に関する。
【背景技術】
【０００２】
近年、バイオ技術やヘルスケアなどの分野において、微小流路と検出機構などの要素を集積したマイクロ分析チップが利用されている。これらの分析チップは、ガラス基板や樹脂基板に形成された微小溝にカバーを設けてトンネル流路を形成している。また、検出機構として、レーザ光散乱や蛍光検出以外に微小孔による微粒子検出を利用したものが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２３３３５６号公報
【特許文献２】特表２００８−５４５５１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
発明が解決しようとする課題は、検体液中の微粒子を高感度に検出でき、小型且つ大量生産可能で低コスト化が容易な半導体マイクロ分析チップ及びその製造方法を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の半導体マイクロ分析チップは、半導体基板と、前記半導体基板の表面部に前記検体液を流入可能に設けられ、且つ少なくとも上部がキャップ層で塞がれた流路と、前記流路の一部に設けられ、前記検体液中の前記微粒子を通過させるための微細孔と、前記キャップ層に設けられた複数の穴と、を具備している。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係わる半導体マイクロ分析チップの概略構成を示す平面図。
【図２】第１の実施形態に係わる半導体マイクロ分析チップの概略構成を示す断面図。
【図３】第１の半導体マイクロ分析チップの流路の一部を拡大して示す図。
【図４】第１の実施形態に係わる半導体マイクロ分析チップの製造工程を示す断面図。
【図５】第２の実施形態に係わる半導体マイクロ分析チップの概略構成を示す平面図。
【図６】図５の半導体マイクロ分析チップの流路の一部を拡大して示す図。
【図７】第３の実施形態に係わる半導体マイクロ分析チップの概略構成を示す平面図。
【図８】第３の実施形態に係わる半導体マイクロ分析チップの概略構成を示す斜視図。
【図９】第３の実施形態に係わる半導体マイクロ分析チップの製造工程を示す断面図。
【図１０】第３の実施形態に係わる半導体マイクロ分析チップの製造工程を示す断面図。
【図１１】第４の実施形態に係わる半導体マイクロ分析チップの概略構成を示す平面図。
【図１２】第４の実施形態に係わる半導体マイクロ分析チップの概略構成を示す斜視図。
【図１３】第４の実施形態に係わる半導体マイクロ分析チップの概略構成を示す断面図。
【図１４】犠牲層をオーバエッチングした場合の流路構成を示す断面図。
【図１５】第４の実施形態に係わる半導体マイクロ分析チップの機能動作を示す断面図。
【図１６】第４の実施形態におけるピラーアレイの配置例を示す図。
【図１７】第５の実施形態に係わる半導体マイクロ分析チップの概略構成を示す斜視図。
【図１８】第５の実施形態に係わる半導体マイクロ分析チップの製造工程を示す断面図。
【図１９】第６の実施形態に係わる半導体マイクロ分析チップの概略構成を示す平面図。
【図２０】第６の実施形態に係わる半導体マイクロ分析チップの概略構成を示す斜視図。
【図２１】第６の実施形態に係わる半導体マイクロ分析チップの概略構成を示す断面図。
【図２２】第６の実施形態の変形例を示す平面図。
【図２３】第６の実施形態の変形例を示す斜視図。
【図２４】第６の実施形態におけるピラーアレイの配置例を示す図。
【図２５】第６の実施形態における微粒子検出機構を説明するための断面図。
【図２６】第７の実施形態に係わる半導体マイクロ分析チップの概略構成を示す斜視図。
【図２７】第８の実施形態に係わる半導体マイクロ分析チップの概略構成を示す斜視図。
【図２８】第８の実施形態に係わる半導体マイクロ分析チップの概略構成を示す断面図。
【図２９】第８の実施形態を説明するためのもので、１段目と２段目でのアッシングレートの違いを示す図。
【図３０】第９の実施形態に係わる半導体マイクロ分析チップの概略構成を示す平面図。
【図３１】第１０の実施形態に係わる半導体マイクロ分析チップの概略構成を示す平面図。
【図３２】第１１の実施形態に係わる半導体マイクロ分析チップの概略構成を示す平面図。
【図３３】第１１の実施形態に係わる半導体マイクロ分析チップの概略構成を示す斜視図。
【発明を実施するための形態】
【０００７】
以下、図面を参照しながら本発明の実施形態について説明していく。ここでは、幾つかの具体的な材料や構成を例として示すが、同様な機能を持つ材料や構成であれば同様に実施可能であり、以下の実施形態に限定されるものではない。
【０００８】
（第１の実施形態）
図１及び図２は、第１の実施形態に係わる半導体マイクロ分析チップの概略構成を説明するためのもので、図１は平面図、図２は図１の矢視Ａ−Ａ’断面図である。
【０００９】
図中の１０は半導体基板であり、この基板１０としては、Ｓｉ，Ｇｅ，ＳｉＣ，ＧａＡｓ，ＩｎＰ，ＧａＮなど各種の半導体を用いることができる。以下、半導体基板１０としてＳｉを例として説明を行っていく。
【００１０】
Ｓｉ基板１０の表面部に直線状の溝からなる流路２０が形成されている。流路２０は検出する微粒子を含む検体液を流動させるためのものであり、Ｓｉ基板１０の表面に例えば幅５０μｍで深さ２μｍのエッチングを施して形成する。流路２０の両端には検体液の導入、排出のための開口部４１，４２を設けており、それぞれ電極の挿入が可能となっている。流路２０の両端を除く領域には、流路２０の底面からＳｉ基板１０の表面高さまで延在する柱状体（ピラー）５０ａを一定の間隔でアレイ形成したピラーアレイ５０を設けている。ピラー５０ａの径は例えば１μｍとし、隣接ピラーとの間隙を例えば０．５μｍとする。
【００１１】
ここで、流路２０の底部はＳｉＯ2 膜１１で覆い、ピラーアレイ５０もＳｉＯ2 で形成しておく。さらに、流路２０の上部はＳｉＯ2 からなるキャップ層１５により覆われており、キャップ層１５の複数箇所にはアッシング用ホール１６が形成されている。
【００１２】
開口部４２において、流路２０の裏面側に裏面開口１７が設けられており、流路２０の底部に微細孔３０が設けられている。流路２０とＳｉ基板１０の裏面開口１７は、微細孔３０を介して空間的に接続されている。
【００１３】
本実施形態の半導体マイクロ分析チップでは、導入開口４１に検体液を注入すると、検体液が毛細管現象により流路２０を通って排出開口４２まで流入していく。裏面開口１７には、検体微粒子を含まない通電可能な液体を満たしておく。そして、排出開口４２及び裏面開口１７にそれぞれ微細孔３０の通過電流観測用の電極（金属ワイヤなど）を挿入して電圧印加し、電極間に流れるイオン電流を観測する。微粒子が微細孔３０を通過する際、微粒子が微細孔３０の一部を占めることにより、微細孔部分の電気抵抗が変化し、それに伴いイオン電流が変化する。このように、微粒子が微細孔３０を通過する際のイオン電流の変化を観測することで、微細孔３０を通過した微粒子を検出することができる。
【００１４】
ここで、アッシング用ホール１６の径が大きすぎると検体液がホール１６から流出する恐れがあるため、ホール径Ｒは検体液が流出しない程度に小さくする必要がある。図３（ａ）は流路２０の一部の上面図、（ｂ）は流路２０の流路方向の断面図である。図３（ａ）（ｂ）に示すように、流路２０中に検体液２６が流動している場合、アッシング用ホール１６中に液体が侵入していく。アッシング用ホール１６の径が大きいとアッシング用ホール１６の内壁やキャップ層１５上面の濡れ性によって検体液は流路２０外に流出する。一方、アッシング用ホール１６の径が小さい場合、例えばアッシング用ホール１６の直径Ｒがキャップ層１５の厚みＤより小さい場合、アッシング用ホール１６とキャップ層１５上面の境界で表面張力が働くため、アッシング用ホール１６の直径Ｒをキャップ層１５の厚みＤよりも小さくすれば、キャップ表面の表面張力により検体液２６が流路２０外に流出することはない。
【００１５】
次に、本実施形態の半導体マイクロ分析チップの製造方法について、図４を参照して説明する。
【００１６】
まず、図４（ａ）に示すように、Ｓｉ基板１０上に、開口４１，４２、流路２０、及びピラーアレイ５０を形成する。ここで、Ｓｉ基板１０の表面及びピラーアレイ５０はＳｉの酸化膜である。これらの形成は、Ｓｉ基板１０上に開口４１，４２、流路２０、及びピラーアレイ５０に相当するマスクを形成した後に、ＲＩＥ等でエッチングし、更に酸化処理を施すようにすればよい。
【００１７】
次いで、図４（ｂ）に示すように、流路キャップを形成するための犠牲層１２を流路部分に埋め込み形成する。犠牲層１２としては、ポリイミド樹脂などの有機材料を用いる。例えば、ポリイミド樹脂の前駆体をスピンコートして加熱硬化させ、ＣＭＰ（Chemical Mechanical Polishing）やポリイミド樹脂の全面エッチングなどにより平坦化する。犠牲層１２の材料は、最後に選択除去が可能で、ＳｉＯ2 ，ＳｉＮｘ，Ａｌ2Ｏ3 などの絶縁膜の積層形成が可能な材料であれば良く、有機材料に限らず他の材料であっても構わない。
【００１８】
次いで、図４（ｃ）に示すように、犠牲層１２上にＳｉＯ2 等のキャップ層１５を形成する。続いて、キャップ層１５に開口４１，４２のための開口部とアッシング用ホール１６を形成する。アッシング用ホール１６の形成位置は特に限定されるものではないが、均一なアッシングを行うためには、ある程度均等に配置した方が良い。アッシング用ホール１６の径Ｒがピラー５０ａの間隔よりも大きい場合は、アッシング用ホールの一部がピラー５０ａと重なっていても良い。
【００１９】
次いで、図４（ｄ）に示すように、酸素プラズマアッシングなどにより犠牲層１２の選択除去を行う。このとき、開口４１，４２のみならず、アッシング用ホール１６を通して流路２０内にアッシングガスが侵入することになり、犠牲層１２の除去が速やかに行われる。即ち、アッシング用ホール１６の存在により、犠牲層除去を速やかに行うことができ、アッシング工程の時間抑制・均一化が可能となる。
【００２０】
従って本実施形態によれば、検体液の導入と電気的な観測だけで微粒子検出ができ、更に半導体加工技術による超小型化と大量生産が可能で微粒子検出回路や識別判定回路などの集積も可能である。このため、超小型で高感度のマイクロ分析チップを低コストに大量生産することが可能である。
【００２１】
また、流路２０を覆うキャップ層１５にアッシング用ホール１６を形成しているので、流路形成のための犠牲層除去を速やかに行うことができ、アッシング工程の時間抑制・均一化が可能となる。さらに、アッシング用ホール１６は、検体液２６を流す際に空気孔として機能させることができ、流路２０中に気泡が溜まることを防止し、検体液２６の流れをよりスムーズにすることができる。
【００２２】
このように本実施形態の半導体マイクロ分析チップは、半導体基板上に小型流路２０と微粒子の検出機構を集積形成しており、検体液２６を流路２０に充填させ、微細孔３０を微粒子が通過する際に微細孔３０を通過するイオン電流が変化する様子を観測して電気的に微粒子検出を行うものである。
【００２３】
このような半導体マイクロ分析チップは、Ｓｉなどの半導体ウェハを基板としており、量産技術の進んだ半導体加工技術により従来技術で多く採用されている石英基板又は樹脂基板を用いたマイクロ分析チップに比して大幅な小型化と大量生産が可能となり、マイクロ分析チップを大量且つ低コストに製造可能となる。また、流路のシール構造（蓋）形成に別基板やカバーガラスの貼り合わせを不要にすることができ、貼り合わせ工程のコストを削減できる。さらに、微粒子検出が電気的に行えることで電子回路技術による雑音分離や、リアルタイムのデジタル処理（統計処理など）による高感度化が可能であるほか、光学的検出方式に比して光学系などの空間を大きく占有する要素がないため、検出装置の劇的な小型化が可能となる。
【００２４】
また、本実施形態における半導体マイクロ分析チップでは、小型流路に複数の穴を設けており、これらの穴を流路形成時に形成した犠牲層を除去するためのアッシングホールとして用いている。これにより、犠牲層除去に要する時間を大幅に短縮し、製造コストを抑えることができる。
【００２５】
（第２の実施形態）
図５は、第２の実施形態に係わる半導体マイクロ分析チップの概略構成を示す平面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００２６】
本実施形態が先に説明した第１の実施形態と異なる点は、流路２０の側部に該流路２０と連通するチャネル部２５を設け、このチャネル部２５上のキャップ層１５にアッシング用ホール１６を形成したことにある。例えば、流路２０の両側面に、形成すべきアッシング用ホールよりも僅かに大きいチャネル部２５を一定間隔で設け、各々のチャネル部２５に１つのアッシング用ホール１６を形成している。
【００２７】
このような構成であっても、先の第１の実施形態と同様に、アッシング用ホール１６の存在により、流路２０を形成する際の犠牲層１２の除去を速やかに行うことができる。さらに、アッシング用ホール１６を検体液を流す際の空気孔として用いることができる。また本実施形態では、流路２０自体に直接ホールを形成するのではなく、流路の側壁に設けたチャネル部２５にホール１６を形成しているため、流路天井の強度を落とすことなくホール１６を形成することができる利点もある。従って、第１の実施形態と同様の効果が得られる。
【００２８】
なお、流路２０に検体液２６を流す際は、図６に示すように、チャネル部２５の幅Ｗをピラー間隔Ｐよりも大きくしておけば、ピラーアレイ５０とチャネル部２５の境界で表面張力が働くため、チャネル部２５の方向への毛細管力よりもピラー５０ａ間の毛細管力の方が強く働き、検体液２６は流路方向（図中の矢印方向）に進行しやすくなる。このため、チャネル部２５に検体液２６が侵入することはない。従って、チャネル部２５がない場合と同様の検体液流動特性が得られる。
【００２９】
（第３〜第１１の実施形態）
次に、本実施形態をより具体的な製品に適用した例について説明する。
【００３０】
以下の実施形態の半導体マイクロ分析チップは、半導体基板上に小型流路と微粒子の検出機構を集積形成しており、検体液の導入・排出のためのリザーバーに導入された検体液（検出する微粒子を電解液中に懸濁した懸濁液）を２つの流路の少なくとも一方に充填させ、２つの流路間に設けた微細孔を微粒子が通過する際に微細孔を通過するイオン電流が変化する様子を観測して電気的に微粒子検出を行うものである。
【００３１】
（第３の実施形態）
図７及び図８は、第３の実施形態に係わる半導体マイクロ分析チップの概略構成を説明するためのもので、図７は平面図、図８は斜視図である。
【００３２】
図中の１０は半導体基板であり、この基板１０としては、Ｓｉ，Ｇｅ，ＳｉＣ，ＧａＡｓ，ＩｎＰ，ＧａＮなど各種の半導体を用いることができる。以下、半導体基板１０としてＳｉを例として説明を行っていく。
【００３３】
４１ａ，４１ｂ，４２ａ，４２ｂは検体液の注入、排出を行うためのリザーバーであり、４１ａは検体液導入領域、４１ｂは電解液導入領域、４２ａは検体液排出領域、４２ｂは電解液排出領域となる。これらのリザーバーは、Ｓｉ基板１０の表面部を例えば選択エッチングにより、例えば１ｍｍ角の正方形のパターンに２μｍ掘り込むことで形成されている。
【００３４】
２１は検体液を通流させるための第１の流路、２２は電解液を通流させるための第２の流路である。これらの流路２１，２２は、異なるレイアウトで一部が近接するように配置され、Ｓｉ基板１０を例えば５０μｍ幅で２μｍ深さに掘り込んで形成されている。さらに、流路２１，２２は、上部がシリコン酸化膜（ＳｉＯ2 ）やシリコン窒化膜（ＳｉＮｘ）、アルミナ膜（Ａｌ2Ｏ3 ）などの絶縁薄膜（例えば厚さ２００ｎｍ）で覆われている。即ち、図８に示すように、流路２１，２２の上部に流路キャップ層１５（流路をシールする蓋）が形成され、これにより第１及び第２の流路は共に溝型トンネル流路となっている。また、キャップ層１５には、後述する犠牲層の除去の際に利用するアッシング用ホール１６が形成されている。
【００３５】
このとき、キャップ層１５の形成は、リザーバー４１ａ，４１ｂ，４２ａ，４２ｂに接続する部分までとし、リザーバー上部と流路の接続部には検体液や電解液が通過可能となるように、少なくとも一部はキャップ層１５を形成しないようにする。これにより、流路２１及び２２はリザーバー部分で開口したトンネル状流路となる。
【００３６】
３０は第１の流路２１と第２の流路２２との接触部に設けた微細孔であり、流路２１と流路２２の隔壁３１（例えば０．２μｍ厚のＳｉＯ2 ）の一部をスリット状にエッチング除去することにより形成されている。微細孔３０の大きさ（幅）は検出する粒子のサイズより僅かに大きいサイズとし、検出する微粒子サイズが１μｍφの場合、図７の微細孔３０の幅を例えば１．５μｍとする。
【００３７】
１３ａ，１３ｂは微粒子を検出するための電極であり、それぞれ流路２１，２２の内部に一部露出するように形成されている。これらの電極材料としては、検体液接触面がＡｇＣｌ，Ｐｔ，Ａｕなどとなるように構成すれば良い。また、電極は必ずしも図８のように集積化されていなくとも良く、それぞれの流路のリザーバーに外部電極を差し込むことでも微粒子の検出は可能である。
【００３８】
微細孔３０を通るイオン電流、即ち２つの流路２１，２２に電解液（電解質を溶融させてイオン電流が流れ得る溶液）を充填し、電極１３ａと１３ｂに電圧印加して流れる電流（微粒子非通過時の定常電流）は、基本的に微細孔３０の開口サイズで決定する。また、検出する微粒子が微細孔３０を通過する際には、微粒子が微細孔３０の一部を塞いでイオンの通過を阻害するため、その度合いに応じた電流の減少が生じる。但し、微粒子が導電性又は表面準位伝導可能な場合、微粒子がイオン電荷の授受を行って微粒子自体の電気伝導で電流が増加する場合もある。このイオン電流変化は、微細孔３０と微粒子の形状、大きさ、長さなどの相対関係で決定するため、イオン電流の変化量や継時変化などを観測することで、微細孔を通過した微粒子内容を割出すことが可能になる。
【００３９】
微細孔３０の開口サイズは、検出する微粒子の通過し易さとイオン電流の変化度合い（感度）を考慮して決めれば良く、例えば検出微粒子外径の１．５倍から５倍以内とする。また、検出する微粒子を分散させる電解液として、例えばＫＣｌ水溶液などの電解液、ＴＥ（Tris Ethylene diamine tetra acetic acid）緩衝溶液やＰＢＳ（Phosphate Buffered Saline）緩衝溶液などの各種緩衝溶液を用いることができる。
【００４０】
図７及び図８に示した本実施形態の半導体マイクロ分析チップにおいて、例えば第１の流路２１を検体液導入流路として、リザーバー４１ａ又は４２ａに検体液（電解液に検出する微粒子を分散させた懸濁液）を滴下する。このとき、前述したように流路２１がトンネル状流路であることから、検体液が流路２１の入り口に達した瞬間、毛細管現象により検体液が流路２１に吸い込まれて流路２１の内部が検体液で満たされる。このとき、アッシング用ホール１６が空気孔として機能し、検体液の充填をスムーズに行うことができる。流路２２は検出する微粒子の受容流路として用い、リザーバー４１ｂ又は４２ｂに微粒子を含まない電解液を滴下し、同様に内部を電解液で満たしておく。この状態で、電極１３ａ，１３ｂ間に電圧印加することにより、微細孔３０を通過する微粒子を検出可能になる。
【００４１】
２つの電極１３ａ，１３ｂ間に印加する電圧の極性は、検出する微粒子（細菌、ウィルス、標識粒子など）の帯電状況によって異なる。例えば、負帯電した微粒子の検出を行う場合には、電極１３ａを負極、電極１３ｂを正極として電圧印加してイオン電流観測を行い、その時の液体内電界により微粒子が移動して微細孔を通過するようにすれば良い。
【００４２】
なお、第１の流路２１と第２の流路２２の両方に検体液を満たして上記検出を行うことでも良く、これは特に、検出する微粒子の帯電状況が不明な場合や、正帯電粒子と負帯電粒子が混在する場合などに用いることができる。また、微粒子の帯電状況が明らかな場合でも、２つの流路に検体液を満たして検出を行うことでも構わない。この場合、検体液と電解液を２種類用意する必要がなくなり、微粒子の検出作業が簡略化できる。但し、２つの流路のリザーバー間（４１ａと４１ｂ、４２ａと４２ｂ）は電気的に分離、即ち検体液が各リザーバー間で分離している必要がある。
【００４３】
このように、本実施形態の半導体マイクロ分析チップにおいては、検体液の導入と電気的な観測だけで微粒子検出ができ、更に半導体加工技術による超小型化と大量生産が可能で微粒子検出回路や識別判定回路などの集積も可能である。このため、超小型で高感度のマイクロ分析チップを低コストに大量生産することが可能である。
【００４４】
従って、細菌やウィルスなどの高感度検出を手軽に実施できるようになり、伝染性病原体や食中毒原因菌の簡易検出などに応用することで、流行性疾病の拡大防止や食の安全確保といった分野に貢献することが可能となる。例えば、新型インフルエンザなど緊急隔離対策が必要な疾病に対する高速一次検査キットや一般家庭での簡易食中毒検査など、莫大数量を非常に低コストに提供する必要がある用途などに適している。
【００４５】
図９及び図１０を用いて、図７及び図８で示した半導体マイクロ分析チップの製造方法を説明する。ここでは、代表的な部分についての製造工程の断面図を用いて説明していく。
【００４６】
図９及び図１０は、本実施形態に係わる半導体マイクロ分析チップの製造工程を示す断面図であり、左図は第１の流路２１の断面図、右図は第１の流路２１と第２の流路２２の接触部の断面図であり、電極１３ａ，１３ｂを横切る部分の断面を示している。
【００４７】
図９（ａ）において、１０はシリコン基板、１９はシリコン酸化膜（ＳｉＯ2 ）をパターンニングしたエッチングマスクである。１９のＳｉＯ2 膜は、例えばＣＶＤ（Chemical Vapor Deposition）法により１００ｎｍ厚に形成し、フォトリゾグラフィーによるパターンレジスト（図示せず）を用いてウェットエッチング又はドライエッチングを行ってパターン加工を施す。このとき、パターン開口は流路部分とリザーバー部分、及び微細孔のスリット部分（図９（ａ）右図中央の孤立パターンの紙面方向の一部、図７の３０部分）とする。また、２つの流路２１，２２の接触部で流路を分離する隔壁３１（図９（ａ）右図中央の孤立パターン）の幅は、例えば１００ｎｍとする。
【００４８】
次いで、図９（ｂ）に示すように、エッチングマスク１９をマスクとしてシリコン基板１０の表面を例えば２μｍエッチングする。このＳｉ基板１０のエッチングは、ボッシュプロセスなどの深掘りＲＩＥ（Reactive Ion Etching）技術により行い、なるべくエッチング側面が垂直になるようにする。
【００４９】
次いで、図９（ｃ）に示すように、シリコン基板の１０表面に熱酸化ＳｉＯ2 膜１１を形成する。このとき、エッチングマスク１９は熱酸化前に除去することでも、図９（ｂ）の状態のまま残すことでも構わない。熱酸化処理は、例えばウェット酸化技術を用いてＳｉＯ2 の膜厚２００ｎｍとなるように形成する。このとき、流路の隔壁３１（図９（ｃ）右図中央の孤立パターン）は、１００ｎｍ幅のシリコンが両側面から全て酸化されて幅約２３０ｎｍのＳｉＯ2 フェンスとなる。
【００５０】
次いで、図９（ｄ）に示すように、電極１３ａ，１３ｂを形成する。電極１３ａ，１３ｂは、反転レジストパターン（図示せず）への金属蒸着（抵抗加熱蒸着、電子ビーム加熱蒸着、スパッタなど）とリフトオフにより形成するか、全面金属蒸着後にレジストパターンを形成してエッチングにより形成する。電極材料としては、Ｔｉ／Ｐｔ，Ｔｉ／Ｐｔ／Ａｕ，Ｔｉ／Ｐｔ／ＡｇＣｌなどを用いれば良く、液接触する表面がＡｇＣｌ，Ｐｔ，Ａｕなどとなることが望ましい。
【００５１】
次いで、図１０（ｅ）に示すように、流路キャップを形成するための犠牲層１２を流路部分に埋め込み形成する。犠牲層１２としてはポリイミド樹脂などの有機材料を用い、例えばポリイミド樹脂の前駆体をスピンコートして加熱硬化させ、ＣＭＰ（Chemical Mechanical Polishing）やポリイミド樹脂の全面エッチングなどによりＳｉＯ2 膜１１及び電極１３ａ，１３ｂの表面を露出させる。犠牲層１２の材料は、最後に選択除去が可能で、ＳｉＯ2 ，ＳｉＮｘ，Ａｌ2Ｏ3 などの絶縁膜の積層形成が可能な材料であれば良く、有機材料に限らず他の材料であっても構わない。
【００５２】
次いで、図１０（ｆ）に示すように、キャップ層１５となる絶縁膜（ＳｉＯ2 ，ＳｉＮｘ，Ａｌ2Ｏ3 など）をＣＶＤ又はスパッタなどにより形成する。そして、リザーバーと電極パッド（外部接続端子）部分及びアッシング用ホール部分に開口を有するレジストパターン（図示せず）を形成し、絶縁膜１５を選択エッチングする。ここで、キャップ層１５に設けるアッシング用ホール１６は、流路２１，２２の接触部を除く領域で、流路２１上及び流路２２上に形成する。
【００５３】
最後に、図１０（ｇ）に示すように、酸素プラズマアッシングなどにより犠牲層１２の選択除去を行う。流路内の犠牲層１２は、酸素プラズマにより流路２１，２２の端部開口及びアッシング用ホール１６からアッシング（灰化）除去される。この犠牲層除去後は、上下左右を絶縁膜に囲まれた流路２１，２２が形成される。このとき、アッシング用ホール１６の存在により、犠牲層除去を速やかに行うことができ、アッシング工程の時間抑制・均一化が可能となる。
【００５４】
このように、本実施形態の半導体マイクロ分析チップは、Ｓｉ基板を用いた一般的な半導体デバイス製造工程で製造可能であり、微粒子検出を高感度で行えるのは勿論のこと、半導体技術の微細加工と量産技術を適用可能である。このため、非常に小型且つ低コストに製造可能となる。
【００５５】
また、流路のシール構造（蓋）形成に別基板やカバーガラスの貼り合わせを不要にすることができ、貼り合わせ工程のコストを削減できると共に、従来技術で困難であった立体流路などの新規構造導入により超小型化や高感度化を達成することも可能になる。さらに、微粒子検出が電気的に行えることで電子回路技術による雑音分離や、リアルタイムのデジタル処理（統計処理など）による高感度化が可能であるほか、光学的検出方式に比して光学系などの空間を大きく占有する要素がないため、検出装置の劇的な小型化が可能となる。
【００５６】
また、小型流路に複数の穴を設けており、これらの穴を流路形成時に形成した犠牲層を除去するためのアッシングホールとして用いている。これにより、犠牲層除去に要する時間を大幅に短縮し、製造コストを抑えることができる。さらに、アッシング用ホール１６を設けたことにより、流路２０に検体液を充填させる際に、流路中の空気をアッシング用ホール１６から抜くことができるため、流路２０に気泡が溜まるリスクを回避することができる利点もある。
【００５７】
（第４の実施形態）
図１１及び図１２は、第４の実施形態に係わる半導体マイクロ分析チップの概略構成を説明するためのもので、図１１は平面図、図１２は斜視図である。この実施形態は、検体液導入流路２１に微粒子サイズフィルタを設けた例である。
【００５８】
図中の５１，５２は微小サイズのピラーアレイであり、微小な柱状構造体（ピラー）を等間隔に配列し、その配置間隔により検体液中微粒子をサイズでフィルタリングするものである。ピラーアレイ５１，５２には、壁状構造体（スリット）アレイなどを用いることも可能である。以下では、検体液をリザーバー４１ａに滴下して流路２１に導入する例で、構成及び機能を示していく。
【００５９】
ピラーアレイ（又はスリットアレイ）は、前記図９（ａ）の工程段階でエッチングマスク１９に組み込むことが可能であり、図９（ａ）の右図中央の孤立パターンと同様に流路２１の途中にマスク１９を設けることで形成できる。図１３に示すように、ピラーアレイ（又はスリットアレイ）５０は、流入する検体液中の微粒子を捕捉するため流路側面又は流路キャップとの間に隙間が無いようにする必要がある。特に、マスクパターンで制御できないピラーアレイ上部と流路キャップとの間の隙間をなくすため、前記図１０（ｅ）の工程で犠牲層１２の表面を僅かに（例えば０．２μｍ）オーバーエッチングしておくことが有効である。
【００６０】
図１４（ａ）に、前記図１０（ｅ）の工程で犠牲層１２をオーバエッチングした後に絶縁膜１５を形成した状態の断面を示す。犠牲層１２をオーバエッチングしているため、隔壁３１の部分が犠牲層１２よりも突出することになり、これにより隔壁３１の部分で絶縁膜（流路キャップ層）１５の上面に凹凸が生じている。図１４（ｂ）は、図１３のピラーアレイを形成する場合であり、犠牲層１２をオーバエッチングすることにより、ピラーアレイを有する流路２１上で絶縁膜１５の上面が平坦ではなく凹凸形状を有するようになっている。
【００６１】
このようにすると、犠牲層１２の上面よりも隔壁３１又はピラーアレイ５０が突出しているため、隔壁３１又はピラーアレイ５０に対してより確実に隙間無く流路キャップを形成することができ、更に流路キャップを密着性良く形成することも可能となる。従って、Ｓｉ溝を流路にする場合、隔壁又はピラーを上記構造とすることは極めて有効である。
【００６２】
図１５に、ピラーアレイ５１，５２の機能を概念的に示す。最初のピラーアレイ５１は、微細孔３０の上流側に設けられ、微細孔３０を詰まらせるような巨大粒子６１の除去フィルタである。このピラーアレイ５１は、検出する微粒子６２は通過させて、微細孔３０の開口より大きな粒子６１は通さない間隔で形成されている。例えば、検出粒子サイズが１μｍφ、微細孔幅が１．５μｍの場合、ピラーアレイ５１として２μｍφの円柱構造体又は１辺２μｍの四角柱構造体を、最大間隔が例えば１．３μｍとなるよう流路を横切る如く並べて形成する。ピラーアレイ５１を設ける段数（列数）は巨大粒子６１のトラップ効率を考慮して決めれば良く、流路を横切るピラーアレイ５１の列を例えば１０段（１０列）設けておくことで、１．３μｍ以上の外径を持つ微粒子をほぼトラップ可能である。
【００６３】
また、ピラーアレイ５１の前に更に大きなピラー間隔のピラーアレイ（図示せず）を設けておき、例えば５μｍφ以上の粒子をピラーアレイ５１より前に予めフィルタリングしておく多段フィルタ構成としても構わない。この場合、粒子フィルタ（ピラーアレイ５１）自体が巨大粒子６１で目詰まりすることを防止し易くなり、検体液の遠心分離や予備濾過などの前処理を省略して微粒子の検出作業を簡易化、短縮化することが可能である。
【００６４】
図１５において、ピラーアレイ５２は、検出する微粒子６２を収集、濃縮するコレクタである。このピラーアレイ５２は、微細孔３０の下流側に設けられ、検出する微粒子６２は通さず、電解液及び微小粒子６３は通過させる間隔で形成されている。例えば、検出粒子サイズが１μｍφ場合、ピラーアレイ５２として１μｍφの円柱構造体又は１辺１μｍの四角柱構造体を、最大間隔が例えば０．９μｍとなるように流路を横切る如く並べて形成する。ピラーアレイ５２を設ける段数（列数）は検出微粒子６２のトラップ効率を考慮して決めれば良く、流路２１を横切るピラーアレイ５２の列を例えば１０段（１０列）設けておくことで、１．０μｍ以上の外径を持つ微粒子をほぼトラップ可能である。
【００６５】
また、図１６（ａ）（ｂ）に示すように、ピラーアレイ５２の各ピラーを流路２１に対して斜めに横断する如く配列し、各ピラーの上流側端のうち最も下流側に位置する部分の近くに微細孔３０が位置するように配置すると、トラップされた微粒子が効率良く微細孔３０の部分に誘導されて検出効率を高めることができる。
【００６６】
また、これらのピラーアレイ５１，５２は、両方搭載するだけでなく、何れか一方のみを搭載することでも構わない。これらは適用する検体液の形態や検査工程の組み合わせなどにより決定することが可能である。また、微粒子サイズフィルタとなるピラーアレイ５１，５２の他にピラーアレイ５１，５２の間隔より大きな間隔のピラーアレイが流路全体に形成されていても構わない。この場合、各ピラーが流路の支柱として機能し、流路キャップが外圧や検体液の表面張力で潰れることを防止できるようになる。さらに、ピラー間にも表面張力が作用して電解液の引き込みを行う駆動力となり、流路への検体液や電解液の充填を更に容易にすることが可能になる。
【００６７】
ここで、上述のようにピラーアレイが流路全体に敷き詰められている場合、図９の犠牲層アッシング工程でピラー間の犠牲層を除去する必要がある。従来のようなアッシングホール１６がない構造だと、流路とリザーバーの接続部（流路開口）のみから犠牲層を除去する必要があるが、ピラーアレイによって実効的に狭くなった流路に対しては、アッシングの効率が低下するため工程にかかる時間が長くなり製造コストが増大する。一方、本実施形態のようにアッシング用ホール１６を設ければ、このアッシング用ホール１６を介して効率的に犠牲層を除去できるので、工程時間の短縮や犠牲層残渣の抑制が可能である。
【００６８】
また、リザーバー４１ａ，４１ｂ，４２ａ，４２ｂの領域に、流路キャップの無い状態で、且つ微粒子サイズフィルタとなるピラー間隔より大きな間隔でピラーアレイが形成されていても構わない。これにより、リザーバーに滴下された検体液や電解液がピラーアレイの表面張力によって広げられ、流路入口までスムーズに液体を流れ込ませることが可能になる。
【００６９】
このように本実施形態では、検体液導入流路中にピラーアレイ（又はスリットアレイ）を配置することで、微粒子のサイズフィルタ機能を付加することができる。さらに、不要粒子の除去や検出粒子の濃縮などの機能を付加することで、検査工程の簡略化や微粒子の検出精度向上を可能にする。従って、第３の実施形態と同様の効果が得られるのは勿論のこと、検査時間の短縮や検査ミスの低減及び防止が可能となる。また、アッシング用ホール１６を設けているので、ピラー間の犠牲層を効率的に除去することが可能であり、製造コストを大幅に低減することや犠牲層残渣の抑制が可能である。
【００７０】
（第５の実施形態）
図１７は、第５の実施形態に係わる半導体マイクロ分析チップの概略構成を示す斜視図であり、流路２１，２２をＳｉ基板１０の溝で構成するのではなく、トンネル状の絶縁膜で覆って構成する例である。
【００７１】
図８及び図１２の実施形態においては、流路２１，２２の溝を形成した後、犠牲層１２を溝に選択的に埋め込む工程（図１０（ｅ））が必要である。しかしながら、犠牲層１２を全面形成した後、全面エッチバックする方法においては、犠牲層が全面に残存する状態と溝部のみ残存する状態での犠牲層エッチングレートが大幅に変わる。このため、図１０（ｅ）の状態でエッチングを停止することが難しい。また、ウェハ面内のエッチングバラツキにより溝部外の犠牲層残留、溝部犠牲層の過剰エッチングといったエッチング不良が生じやすい可能性がある。一方、ＣＭＰで犠牲層埋め込みを行う場合、電極１３ａ，１３ｂの段差分の犠牲層残渣が部分的に生じ易く、その後の工程での膜剥がれなどのプロセス不良が生じるだけでなく、絶縁膜の隙間を通じたイオン電流のリーク不良が生じる可能性があった。
【００７２】
そこで、本実施形態においては、Ｓｉ基板１０の掘り込み溝を流路とするのではなく、犠牲層１２を流路パターンに形成した後、犠牲層１２の上面及び側面を絶縁膜で覆うことにより絶縁膜トンネル型流路としている。図１８に、その製造工程を示す。
【００７３】
図１８（ａ）〜（ｆ）は、本実施形態に係わる半導体マイクロ分析チップの製造工程を示す断面図であり、左側は第１の流路２１のピラーアレイ形成部分の断面を示し、右側は第２の流路２２の断面を示している。流路２１及び２２の接触部における隔壁３１は、図９の右図と同様に形成するものとして省略する。また、電極１３ａ，１３ｂも同様であるため省略する。
【００７４】
図１８（ａ）において、１０はシリコン基板、１９はＳｉＯ2 膜をＣＶＤで１００ｎｍ厚に形成し、フォトリゾグラフィーによりパターンニングしたエッチングマスクである。
【００７５】
図１８（ｂ）に示すように、エッチングマスク１９をマスクとしてシリコン基板１０の表面をＲＩＥにより例えば２μｍエッチングすることにより、基板掘り込み領域１０ａを形成する。このとき、パターン開口は流路部分とリザーバー部分、及び微細孔とするが、流路部分は最終的な流路幅より十分広いＬの幅とする。基板掘り込み領域１０ａは２つの流路を含み、流路の側部にも十分広くとるようにする。また、この工程でピラーアレイ５１，５２も形成するが、ピラーアレイ５１，５２を流路幅より広い領域に形成しておくことで、ピラーアレイと流路のパターンずれによる隙間の発生を防止できる。
【００７６】
次いで、図１８（ｃ）に示すように、シリコン基板１０の表面に熱酸化ＳｉＯ2 膜１１を形成する。このとき、エッチングマスク１９は熱酸化前に除去することでもそのまま残すことでも構わない。熱酸化処理は、例えばウェット酸化技術を用いてＳｉＯ2 膜厚２００ｎｍとなるように形成する。また、この熱酸化によりピラーアレイ５１，５２の全体はＳｉＯ2 膜となる。
【００７７】
次いで、図１８（ｄ）に示すように、電極１３ａ，１３ｂを形成（図示せず）し、流路壁を形成するための犠牲層１２をパターン形成する。犠牲層１２として感光性ポリイミド樹脂を用いると、樹脂の塗布と露光、現像により直接犠牲層パターンを形成することが可能になる。
【００７８】
次いで、図１８（ｅ）に示すように、流路壁及びキャップ層となる絶縁膜１５（ＳｉＯ2 ，ＳｉＮｘ，Ａｌ2Ｏ3 など）をＣＶＤ又はスパッタなどにより形成（例えば厚さ５００ｎｍ）し、リザーバー及び電極パッド部分の絶縁膜１５に開口を形成する。さらに、流路２１，２２の上面に位置する部分で、絶縁膜１５に複数のアッシング用ホール１６を形成する。
【００７９】
最後に、図１８（ｆ）に示すように、酸素プラズマアッシングなどにより、犠牲層１２の選択除去を行う。犠牲層１２は、流路２１，２２の端部開口及びアッシング用ホール１６から侵入する酸素プラズマによりアッシング（灰化）除去され、犠牲層除去後は上下左右を絶縁膜に囲まれた流路２１，２２が形成される。
【００８０】
この実施形態においては、犠牲層１２のエッチバック処理やＣＭＰ処理が無いため、犠牲層１２の残渣や膜減りといった面内ムラが生じ難く、犠牲層工程によるプロセス不良が激減する。従って、第３の実施形態と同様に効果が得られるのは勿論のこと、製造歩留まりの向上をはかることができる。さらに、アッシング用ホール１６の存在により、アッシング工程の時間抑制・均一化が可能となる。また、犠牲層残渣による熱酸化膜１１とキャップ層１５の隙間が本質的に生じ難いため、イオン電流のリーク不良も殆ど解消する。
【００８１】
なお、本実施形態におけるリザーバー（４１ａ，４１ｂ，４２ａ，４２ｂ）は、基本的に図８、図１２と同様に形成可能であるが、絶縁膜トンネル型流路とリザーバーとの接続部において、リザーバーの液体ダムを形成する必要がある。このためには、図１７に示すように流路２１，２２の端部開口の横にＳｉテラスを残す構成や、流路端部開口の横にダミー流路をＳｉテラス部分まで形成して液体ダムとする構成とすれば良い。
【００８２】
（第６の実施形態）
図１９は、第６の実施形態に係わる半導体マイクロ分析チップの概略構成を示す平面図であり、流路２１と流路２２を別々の工程によって形成し、２つの流路の交差する積層部（接触部）を設ける例である。ここでは、検体導入流路となる２１を下側に形成し、検体受容流路となる２２を上側に形成した、２段型流路とする。このとき、微細孔３０は２つの流路の積層部（接触部）に設け、第１の流路２１の上面及び第２の流路の下面となる隔壁（第１の流路２１のキャップ層１５）にフォトリゾグラフィーにより形成する。
【００８３】
図７〜図１８の実施形態においては２つの流路が隔壁を挟んで横方向に隣接しており、微細孔３０をＳｉ基板１０に対して垂直な隔壁に形成する必要があり、隔壁側部からパターンニングしてスリット状の微細孔３０を形成していた。このときの微細孔形状は、流路深さが微細孔幅と同じ場合で正方形に近い四角形であるが、流路深さが微細孔幅より深い場合は縦長のスリットとなっていた。このため、微細孔を微粒子が通過する際、微粒子で微細孔の開口を十分に遮蔽することができず、イオン電流の変化が円形微細孔に比し小さいという問題があった。
【００８４】
これに対し、図１９の実施形態においては、微細孔３０を直接パターンニング可能であり、微細孔の開口形状を任意に形成可能であるため、微粒子によるイオン電導を最も効果的に遮蔽可能な円形開口とすることができる。これにより、検出する微粒子が微細孔３０を通過する際のイオン電流変化を最大化することができ、図７〜図１８の実施形態よりも更に高感度の微粒子検出が可能となる。
【００８５】
図２０は、２段型流路の具体例であり、第１の流路２１を図８と同様なＳｉ基板掘り込み型のトンネル流路、第２の流路２２を図１７と同様な絶縁膜トンネル型流路とした例である。それぞれの流路は第１の流路２１を図９及び図１０の工程と同様に形成し、第２の流路２２をＳｉ基板１０の掘り込み工程を省略した図１８の工程と同様に形成を行う。但し、第１の流路２１の形成は図１０（ｆ）の段階までとし、その段階で微細孔３０を絶縁膜１５の流路接触部に形成する。
【００８６】
続いて、図１８（ｄ）〜（ｆ）の工程により第２の流路２２を形成し、図１８（ｆ）の工程で第１の流路２１の犠牲層も一斉に除去するようにする。また、電極１３ａは図９（ｄ）の工程を用いて形成するが、電極１３ｂは図１８（ｄ）の工程の直後に形成することで、第２の流路２２の上面に位置させることができる。
【００８７】
この結果、第１の流路２１は、図２１（ａ）に示すように掘り込み型のトンネル流路となり、第２の流路は、図２１（ｂ）に示すように絶縁膜（キャップ層）１８からなる絶縁膜トンネル型の流路となる。
【００８８】
また、２つの流路２１，２２の交差する接触部において、図２１（ｃ）に示すように、絶縁膜１５に微細孔３０を形成しており、その開口形状は任意に形成可能である。イオン電流を観測する電極は、第１の流路２１の下面と第２の流路２２の上面に形成されている。これにより、前述した実施形態の利点を引き継ぎながら、微細孔形状の最適化による高感度化が実現できる。また、この実施形態では、Ｓｉ掘り込み型のトンネル流路２１を有するが、第２の流路２２が絶縁膜１５の上に形成されるため、犠牲層残渣による絶縁膜１１と１５の間の隙間が生じても２つの流路間にリーク電流が発生しないという利点もある。
【００８９】
なお、ここでは２つの流路が交差するように配置しているため、リザーバー４１ａに滴下した検体液は４２ｂのリザーバーに排出されるようになる。これは勿論、図２２に平面図を、図２３に斜視図を示すように、２つの流路が積層接触する部分の後、元の流路側に戻すように配置（４１ａへの滴下検体液を４２ａに排出）することでも構わないものである。
【００９０】
ここで、図２４（ａ）（ｂ）は、ピラーアレイ５２の各ピラーを流路２１に対して斜めに横断する如く配列し、各ピラーの上流側端のうち最も下流側に位置する部分の近くに微細孔３０が位置するように配置した図であり、（ａ）は平面図、（ｂ）は斜視図である。このようにすることで、ピラーアレイ５２によってトラップされた微粒子が効率良く微細孔３０の部分に誘導されて検出効率を高めることができる。
【００９１】
さらに、図２４（ｃ）（ｄ）はピラーアレイ５２を流路方向に対して「＞型」に配置したもので、（ｃ）は平面図、（ｄ）は斜視図である。このような配置とすることでも、図２４（ａ）（ｂ）と同様の効果が得られる。微細孔３０を所定の大きさに形成することを考えた場合、「＞型」配置では微細孔３０を流路２１の中央部に形成することになるため、図２４（ｃ）（ｄ）に示す「＞型」配置の方が図１９（ａ）（ｂ）に示す「斜め」配置よりも、作りやすいと云うメリットがある。
【００９２】
図２５に、本実施形態による微粒子検出機構を概念的に示す。ピラーアレイ５１，５２の機能は図１５と同様である。図２５において、電極１３ａ，１３ｂ間に電圧を印加すると、ピラーアレイ５２で収集された微粒子６２は、電極１３ａ，１３ｂ間を電気泳動し、微細孔３０を通過して流路２２側に移動する。この時に電極１３ａ，１３ｂ間を流れるイオン電流が変化するため、微粒子６２を検出することができる。
【００９３】
このように本実施形態によれば、２つの流路２１，２２を交差させることにより微細孔３０を円形開口とすることができるため、第３の実施形態と同様の効果が得られるのは勿論のこと、より高感度の微粒子検出が可能となる。
【００９４】
（第７の実施形態）
図２６は、第７の実施形態に係わる半導体マイクロ分析チップの概略構成を示す斜視図であり、流路２１と流路２２を別々の工程によって形成し、２つの流路の積層部（接触部）を設ける例の変形例である。
【００９５】
ここでは、検体導入流路となる第１の流路２１と、検体受容流路となる第２の流路２２をいずれも絶縁膜トンネル型の流路としている。但し、２つの流路は別々の工程で形成しており、微細孔３０は２つの流路の積層部にフォトリゾグラフィーにより形成している。
【００９６】
この実施形態の特徴は、図２５の実施形態で第２の流路２２とリザーバー接合部（開口部）の高さが異なることで、検体液又は電解液の充填が上手くいかないことがある不具合を解消するものである。即ち、基板に掘り込み形成した領域１０ａに第１の流路２１を絶縁膜トンネル型流路で形成し、第２の流路２２を第１の流路２１の形成後に同様工程で絶縁膜トンネル型流路に形成することにより、２つの流路のリザーバー部での高さをほぼ同一とすることができるものである。
【００９７】
２つの流路の積層部分（図２６の接触部）は、第２の流路２２を形成する際に第１の流路２１上で犠牲層が盛り上がることで、前記図２５のように第２の流路２２の空間が確保できる。これにより、２つの流路２１，２２に対して検体液（又は電解液）の充填を行う際、一方の流路が充填不良となる問題を解消できる。
【００９８】
従って本実施形態によれば、第６の実施形態の効果に加え、流路における検体液又は電解液の充填不良を未然に解決できる利点がある。
【００９９】
（第８の実施形態）
図２７は、第８の実施形態に係わる半導体マイクロ分析チップの概略構成を示す斜視図であり、流路２１と流路２２を別々の工程によって形成し、２つの流路の積層部（接触部）を設ける例の変形例である。また、図２８（ａ）は流路の断面図であり、図２８（ｂ）は流路の接触部の断面図である。
【０１００】
ここでは、図２６の実施形態と同様、検体導入流路となる第１の流路２１と、検体受容流路となる第２の流路２２を何れも絶縁膜トンネル型の流路としている。但し、２つの流路は別々の工程で形成しており、微細孔３０は２つの流路の積層部にフォトリゾグラフィーにより形成しているほか、図２８（ａ）（ｂ）に示すように、第２の流路２２の高さを第１の流路２１よりも高くしている。
【０１０１】
これにより、２つの流路２１，２２の積層部分（図２７の接触部）において、第２の流路２２の積層空間が確実に確保可能となり、図２６の実施形態でしばしば生じる可能性があった第２の流路２２が２つの流路の積層部で潰れてしまう問題を解消可能となる。図２６の実施形態においては、第２の流路２２を形成する際、２層目の犠牲層が自然に第１の流路上で盛り上がることを期待して作製しているが、犠牲層材料の生産バラツキや加工環境の温度や湿度で変動するため、同じ形状の流路を形成することが難しく、確実な再現性が得にくかった。図２７の実施形態においては、流路の上面の一部を盛り上がらせる必要がないため、犠牲層の塗布条件（スピン回転数など）を異ならせることや粘度の異なる犠牲層材料を用いることで、確実に高さの異なる流路が形成できる。
【０１０２】
このとき、第１の流路２１と第２の流路２２の検体液（又は電解液）充填量を揃え、毛細管現象もほぼ同等とするため、２つの流路の断面積を揃えておくことが望ましい。例えば、第１の流路２１の幅を５０μｍ、高さを２μｍとした場合、第２の流路２２の幅を２０μｍ、高さを５μｍとすると、２つの流路の断面積を揃えることができ、積層部の高さを３μｍ確保することができる。
【０１０３】
従って本実施形態によれば、第７の実施形態の効果に加え、２つの流路２１，２２の積層部の潰れの問題を解決でき、より信頼性の高いマイクロ分析チップを実現できる利点がある。
【０１０４】
また、本実施形態のように、積層２段トンネル流路型の場合、アッシング用ホール１６が無いと、図２９に示すように、１段目と２段目でアッシング速度に大きな違いが生じる。このため、犠牲層除去のためのアッシングに時間が掛かりすぎることになり、場所によっては無用なオーバーアッシングによるダメージ発生を招くことになる。本実施形態では、アッシング用ホール１６を設けることにより、１段目と２段目の速度差を小さくすることができるため、犠牲層除去による流路形成工程の時間抑制・均一化が可能となる。
【０１０５】
なお、図２７には示していないが、図２６と同様に電極１３ａ，１３ｂが形成されている。また、流路２１，２２の交差する積層部２７では、電極１３ｂにダメージを与える恐れがあるためアッシング用ホール１６は形成しない。但し、電極１３ｂを避けてアッシング用ホール１６を形成しても良い。
【０１０６】
（第９の実施形態）
図３０は、第９の実施形態に係わる半導体マイクロ分析チップの概略構成を示す斜視図である。
【０１０７】
基本的な構成は先の第８の実施形態と同様であり、本実施形態が先の第８の実施形態と異なる点は、流路上にアッシング用ホールを設ける代わりに、流路側壁にアッシング用ホール形成用のチャネル部を設け、このチャネル部上にアッシング用ホールを設けたことにある。
【０１０８】
即ち、流路２１，２２の複数箇所で、側壁に流路と同じ高さのチャネル部２５が設けられ、これらのチャネル部２５の上面にアッシング用ホール１６が形成されている。また、流路２１には図示しないピラーアレイが形成されている。
【０１０９】
このような構成であれば、流路形成のための犠牲層の除去プロセスで、流路２１，２２の端部及びチャネル部２５上のアッシング用ホール１６から酸素プラズマを流路２１，２２内に導くことができ、犠牲層除去を速やかに行うことができる。
【０１１０】
従って本実施形態によれば、先の第８の実施形態と同様の効果が得られる。また本実施形態では、流路２１，２２に直接ホールを形成するのではなく、流路２１，２２の側壁に設けたチャネル部２５にホール１６を形成しているため、先に説明した第２の実施形態と同様の効果も得られる。
【０１１１】
（第１０の実施形態）
図３１は、第１０の実施形態に係わる半導体マイクロ分析チップの概略構成を示す平面図である。なお、以下では、流路２１，２２の両方に検体液を流すことを例にしているが、一方に電解液を流すようにしても良い。
【０１１２】
リザーバー４１ａ上に検体液を吸収可能な吸収材７１ａを設置し、リザーバー４１ｂ上に検体液又は電解液を吸収可能な吸収材７１ｂを設置している。さらに、リザーバー４２ａ上に検体液を吸収可能な吸収材７２ａを設置し、リザーバー４２ｂ上に検体液又は電解液を吸収可能な吸収材７２ｂを設置している。吸収材としては、例えば濾紙や不織布などの繊維集合体を用いることができる。この吸収材は、対応するリザーバーの全体を覆うように設置しても良いし、一部を覆うように設置しても良い。但し、隣接するリザーバー間で分離されている必要がある。
【０１１３】
なお、先の第３の実施形態で説明したように、リザーバー４１ａには検体液を供給し、リザーバー４１ｂには検体液及び電解液の何れを供給しても良いが、以下では、リザーバー４１ｂにも検体液を供給する例で説明する。
【０１１４】
このような構成において、検出する微粒子を含む検体液を吸収材７１ａ，７１ｂに滴下すると、吸収材７１ａ，７１ｂから検体液がしみ出し、リザーバー４１ａ，４１ｂ内へ導入される。リザーバー４１ａ，４１ｂ内に導入された検体液は、流路２１，２２を通ってリザーバー４２ａ，４２ｂに至る。流路２１，２２を流動してきた検体液は、リザーバー４２ａ，４２ｂ上に設けられた吸収材７２ａ，７２ｂに吸い取られる。リザーバー４２ａ，４２ｂ内の検体液がひとたび吸収材７２ａ，７２ｂに吸収され始めると、続いて流動してくる検体液が次々と吸収材７２ａ，７２ｂに吸収されていくため、流路２１，２２中の検体液流動が連続的に行われる。
【０１１５】
即ち、吸収材７２ａ，７２ｂで検体液を吸い取ることで流路２１，２２中の検体液を電気泳動や外部ポンプを用いずに流動させることができ、検体液に含まれる微粒子も検体液の流動で移動させることが可能となる。このような理由から、リザーバー４１ａ，４１ｂ側の吸収材７１ａ，７１ｂは省略することも可能である。
【０１１６】
また、検体液導入側に吸収材７１ａ，７１ｂを設置することで、半導体マイクロ分析チップのサイズを増大することなく十分な量の検体液を流路２１，２２に供給することが可能となる。一般に、マイクロ分析チップへの検体液注入はマイクロピペッターなどを使用して行うが、その滴下量は１０〜１００００マイクロリットル程度であり、この量の検体液を受容するには、例えば深さ１００μｍで１００ｍｍ2 程の面積が必要になる。この受容領域を半導体マイクロ分析チップに集積すると、分析チップとしての機能部分を集積するサイズより遙かに大きなチップサイズが必要となり、莫大なコスト増加を生じてしまう。また、検体液中の微粒子の濃度は一般に低く、数多くの微粒子を検出する場合、多量の検体液を注入する必要があり、これを可能にする検体液の受容領域は巨大なものとなる。
【０１１７】
本実施形態の半導体マイクロ分析チップでは、非常に大きな検体液受容部を集積する代わりに分析チップの外部に十分大きな吸収材７１ａ，７１ｂを設け、検体液を吸収材７１ａ，７１ｂに滴下して流路２１，２２に注入する。また、検体排出側から排出された検体液は吸収材７２ａ，７２ｂで吸収することができ、これにより分析チップに収容される検体液量よりも多くの検体液を注入、排出することが可能になる。
【０１１８】
なお、リザーバー４１ａ，４１ｂ，４２ａ，４２ｂの領域に、前述した微粒子サイズフィルタとなるピラー間隔より大きな間隔のピラーアレイを形成しておき、前述した吸収材とピラーアレイが接するようにしておくことが望ましい。これにより、吸収材７１ａ，７１ｂ，７２ａ，７２ｂとこれらに対応するリザーバーとの間で検体液や電解液の授受がピラーアレイの表面張力によってスムーズに行われ、また、吸収材から流路入口（出口）までスムーズに液体を流出入させることが容易となる。
【０１１９】
このように本実施形態によれば、リザーバー４１ａ，４１ｂ，４２ａ，４２ｂ上に吸収材７１ａ，７１ｂ，７２ａ，７２ｂを設置することにより、第１の実施形態と同様の効果が得られるのは勿論のこと、次のような効果も得られる。
【０１２０】
即ち、検体液排出領域４２，４２ｂ側に吸収材７２ａ，７２ｂを設けることにより、流路２１，２２中の検体液を電気泳動や外部ポンプを用いずに流動させることができる。さらに、検体液導入領域４１ａ，４１ｂ側に吸収材７１ａ，７１ｂを設けることにより、半導体マイクロ分析チップのサイズを増大することなく十分な量の検体液を流路２１，２２に供給することが可能となる。従って、非常に小さな分析チップでも多量の検体液を扱うことが可能となり、半導体マイクロ分析チップとしての機能部分を最小限の面積に集積することで大幅な低コスト化が図れる。
【０１２１】
（第１１の実施形態）
図３２及び図３３は、第１１の実施形態に係わる半導体マイクロ分析チップ９０の概略構成を説明するためのもので、図３２は平面図、図３３は斜視図である。
【０１２２】
本実施形態は、前記図３０に示す半導体マイクロ分析チップを収容するパッケージ８０に検体液導入口８１を設けたものである。検体液導入口８１は、パッケージ８０の吸収材７１ａ，７１ｂ上に位置する天板面に開口を設け、７１ａ，７１ｂに検体液を導く漏斗状の液体ガイドを設けることにより形成されている。検体液導入口８１は、吸収材７１ａ，７１ｂの両方に跨る大きさであり、検体液導入口８１には、検体液を吸収材７１ａと７１ｂとに分離するための仕切り板８２が設けられている。
【０１２３】
なお、図３３には検体液排出側の吸収材７２ａ，７２ｂは図示していないが、これらを設けても良いのは勿論のことである。また、半導体マイクロ分析チップ９０の構造は前記図３２の例に限らず、先に説明した各実施形態のように適宜変更可能である。
【０１２４】
このような構成であれば、検体液導入口８１の中心部に検体液を垂らすだけで、検体液を吸収材７１ａ，７１ｂに吸収させることができると共に、吸収材７１ａと７１ｂとで検体液を確実に分離することができる。そして、吸収材７１ａ，７１ｂに対応するリザーバー４１ａ，４１ｂに検体液を導入し、更に流路２１，２２に流し込むことができる。従って、リザーバー４１ａ，４１ｂに個別に検体液を導入する必要がなくなり、簡易な操作で検体液の導入が可能となると共に、マイクロ分析チップの大きさ、特にリザーバー部分の大きさを吸収材との重ね合せに必要な最小サイズとすることができ、マイクロ分析チップのサイズ極小化が可能となってマイクロ分析チップの低コスト化が可能になる。
【０１２５】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
【０１２６】
実施形態では、主にＳｉ基板を用いた例を示しているが、基板は必ずしもＳｉに限らず、通常の半導体製造プロセスで加工可能であれば、他の半導体基板材料を用いることも可能である。また、絶縁膜として主に誘電体（ＳｉＯ2 ，ＳｉＮｘ，Ａｌ2Ｏ3）を表記しているが、その種類、組成等は任意であり、この他に例えば有機絶縁膜を用いることも可能であるなど、上記実施形態に限定されるものではない。また、キャップ層の材料、キャップ層に設けるアッシング用ホールの大きさや個数、更にはアッシング用ホールの配置位置等も、仕様に応じて適宜変更可能である。
【０１２７】
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【０１２８】
１０…半導体基板
１０ａ…基板掘り込み領域
１１…絶縁膜
１２…犠牲層
１３ａ，１３ｂ…電極
１５，１８…キャップ層
１６…アッシング用ホール
１７…裏面開口
１９…エッチングマスク
２０…流路
２１…第１の流路
２２…第２の流路
２５…チャネル部
２６…検体液
２７…積層部
３０…微細孔
３１…隔壁
４１ａ，４１ｂ…リザーバー（検体液導入領域）
４２ａ，４２ｂ…リザーバー（検体液排出領域）
５０，５１，５２…ピラーアレイ
５０ａ…柱状構造体（ピラー）
６１…巨大粒子
６２…検出粒子
６３…微小粒子
７１ａ，７１ｂ，７２ａ，７２ｂ…吸収材
８０…パッケージ
８１…検体液導入口
８２…仕切り板
【図１】
2015099031.tif 000003
【図２】
2015099031.tif 000004
【図３】
2015099031.tif 000005
【図４】
2015099031.tif 000006
【図５】
2015099031.tif 000007
【図６】
2015099031.tif 000008
【図７】
2015099031.tif 000009
【図８】
2015099031.tif 000010
【図９】
2015099031.tif 000011
【図１０】
2015099031.tif 000012
【図１１】
2015099031.tif 000013
【図１２】
2015099031.tif 000014
【図１３】
2015099031.tif 000015
【図１４】
2015099031.tif 000016
【図１５】
2015099031.tif 000017
【図１６】
2015099031.tif 000018
【図１７】
2015099031.tif 000019
【図１８】
2015099031.tif 000020
【図１９】
2015099031.tif 000021
【図２０】
2015099031.tif 000022
【図２１】
2015099031.tif 000023
【図２２】
2015099031.tif 000024
【図２３】
2015099031.tif 000025
【図２４】
2015099031.tif 000026
【図２５】
2015099031.tif 000027
【図２６】
2015099031.tif 000028
【図２７】
2015099031.tif 000029
【図２８】
2015099031.tif 000030
【図２９】
2015099031.tif 000031
【図３０】
2015099031.tif 000032
【図３１】
2015099031.tif 000033
【図３２】
2015099031.tif 000034
【図３３】
2015099031.tif 000035