(57)【要約】【課題】  電源の電圧がバッテリーの電圧を下回り、電源を切り替える場合に、切り替え時間を短くして切り替えの際の過渡的現象の影響を少なくする。【解決手段】  負荷に電力を供給する第１の電源と、第１の電源の出力を制御する第１の半導体素子と、第１の半導体素子を制御する第１の制御部と、第１の電源をバックアップする第２の電源と、第２の電源の出力を制御する第２の半導体素子と、第２の半導体素子を制御する第２の制御部とを備える電源供給装置において、第１の電源の電圧低下を検出し、検出結果を基に第２の電源を制御する電圧検出部と、第２の制御部が、第２の半導体素子を制御する電流検出制御部とを有する。【選択図】      図１
2015192301.tif 000002
【特許請求の範囲】
【請求項１】
負荷に電力を供給する第１の電源と、
前記第１の電源の出力を制御する第１の半導体素子と、
前記第１の半導体素子を制御する第１の制御部と、
前記第１の電源をバックアップする第２の電源と、
前記第２の電源の出力を制御する第２の半導体素子と、
前記第２の半導体素子を制御する第２の制御部とを備える電源供給装置において、
前記第１の電源の電圧低下を検出し、検出結果を基に前記第２の電源を制御する電圧検出部と、
前記第２の制御部が、前記第２の半導体素子を制御する電流検出制御部と、
を有することを特徴とする電源供給装置。
【請求項２】
前記第２の制御部は、前記第１の電源の出力電圧が前記第２の電源の出力電圧より低下した場合に前記第２の半導体素子を導通させるよう制御することを特徴とする請求項１に記載の電源供給装置。
【請求項３】
前記電圧検出部は、第１の電源の電圧の低下を検出して、第２の電源の出力を開始する信号を送出することを特徴とする請求項１または３に記載の電源供給装置。
【請求項４】
通常動作時は前記電流検出制御部は、前記第２の半導体素子の制御端子に前記第２の半導体素子がオンするよりわずかに低い電圧を印加しておき、前記第２の制御部へ出力する電流を制御することを特徴とする請求項１から３のうちの１に記載の電源供給装置。
【請求項５】
前記第２の電源は、前記電圧検出部からの信号で出力を制御されるバッテリーであることを特徴とする請求項１から４のうちの１に記載の電源供給装置。
【請求項６】
前記第１及び第２の半導体素子は、電界効果トランジスタであることを特徴とする請求項１から５のうちの１に記載の電源供給装置。
【請求項７】
負荷に電力を供給する第１の電源と、
前記第１の電源の出力を制御する第１の半導体素子と、
前記第１の半導体素子を制御する第１の制御部と、
前記第１の電源をバックアップする第２の電源と、
前記第２の電源の出力を制御する第２の半導体素子と、
前記第２の電源の出力を制御する第３の半導体素子と、
前記第２の半導体素子と前記第３の半導体素子とを制御する第２の制御部とを備える電源供給装置において、
前記第２の制御部が、前記第２の半導体素子と前記第３半導体素子とを制御する電流検出制御部を有することを特徴とする電源供給装置。
【請求項８】
前記第２の半導体素子と前記第３の半導体素子とは、制御端子同士を接続し、片方の電流端子同士を接続した電界効果トランジスタであることを特徴とする請求項７に記載の電源供給装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オアリングＦＥＴを用いた電源供給装置に関し、特に電源供給装置の性向上に関する。
【背景技術】
【０００２】
近年機器の省エネ化が進む一方、ハイエンドの分野では高性能化に伴って消費電力が増大する傾向もある。弱電といわれる電子機器の分野で、キロワットクラスの電力を扱うことも稀ではなくなってきている。そういった負荷を扱う電源供給装置に冗長性を持たせる場合、オアリングダイオードでは発熱が大きくなりすぎるため、オアリングＦＥＴの必要性が高まっている。
【０００３】
例えば、電源を並列接続する場合、図４のようにオアリングダイオード１２、１４を介して複数の電源１１、１３を負荷１５に接続するのが簡便である。しかしダイオードはその特性上、負荷１５側の消費電流が大きくなるとダイオードそのものでの消費電力も大きくなるため、ダイオードの代わりにＦＥＴとその制御回路を置くことがある。例えば、電源電圧１２ｖ・消費電力３６０ｗの機器であった場合３０Ａの電流となるので、ダイオードにショットキーバリアダイオード（順方向電圧：０．４ｖの場合）を使っても０．４ｖ＊３０Ａ＝１２ｗの電力がダイオード自身で消費される。一方これをＦＥＴ（飽和時オン抵抗：１ｍΩの場合）に置き換えると、１ｍΩ＊（３０Ａ）＊（３０Ａ）＝０．９ｗの電力がＦＥＴ自身で消費されるだけになり、大きな削減効果を得ることができる。
【０００４】
図５に図４のオアリングダイオードの回路と対比させたオアリングＦＥＴの回路構成を示す。ＦＥＴ２２およびＦＥＴ制御部２６の組み合わせでオアリングＦＥＴとして機能する。ＦＥＴ２２は、ソース（Ｓ）端子２２１とドレイン（Ｄ）端子２２２とゲート（Ｇ）端子２２３を持つ。図４と対比させながら制御動作の説明をする。図４のダイオード動作は、アノード端子よりもカソード端子の方が電圧が高いと導通し、その逆だと導通しない（正確にはアノード端子がカソード端子よりも順方向電圧［Ｖｆ］以上印加された場合に導通する）。
【０００５】
図５でも同様の動きをとるよう、ＦＥＴ制御部２６は次のように制御をする。すなわち、仮想的にＳ端子２２１をダイオードのアノード、Ｄ端子２２２をダイオードのカソードとして機能させるため、Ｓ端子２２１とＤ端子２２２の電圧をコンパレーター２６１で、モニターしておく。ＦＥＴ２２とＦＥＴ２４のＤ端子同士が接続されているので、Ｄ端子２２２にはＦＥＴ２４のＤ端子の電圧、つまり電源２３の出力電圧からＦＥＴ２４のＳＤ端子間に加わる電圧を差し引いた電圧が印加される。故障等何らかの理由で電源２３の出力電圧が低下し、Ｄ端子２２２の電圧がＳ端子２２１の電圧を下回ったら、ゲート駆動部２６２がＧ端子２２３を駆動し、ＦＥＴ２２をオンし導通させる。逆にＤ端子２２２の電圧がＳ端子２２１の電圧を上回ったら、ゲート駆動部２６２がＧ端子２２３を駆動し、ＦＥＴ２２３をオフし導通を止める。
【０００６】
図６に、図５の電源の一つをバッテリー３１に置き換えた回路を示す（ストレージ装置では、停電などにより突然電源供給が遮断された場合でも、キャッシュに保存されたデータを消失させないようにバッテリーを搭載することが通例である）。通常はＡＣ電源で動作するため、バッテリー３１の出力電圧は、電源３３の出力電圧よりも低く設定される。この回路の期待動作は、電源３３電圧（例えば１２ｖ）が停電などにより急激に低下し、バッテリー３２電圧（例えば１０ｖ）よりも下回ったら自動的にバッテリー給電に切り替わる、というものである。
【０００７】
停電時などに電源３３電圧が、急激に低下しバッテリー３１の電圧を下回ると、ＦＥＴ制御部３６のコンパレーター３６１がＦＥＴ３２のＳ端子３２１（仮想アノード端子）よりもＤ端子３２２（仮想カソード端子）が下回ったことを検出しゲート駆動部３６２に伝達し、ゲート駆動部３６２は、Ｇ端子３２３を駆動する。Ｇ端子３２３の駆動は、通常Ｓ端子３２１よりも５ｖ程度高い電圧を与えるため、前述の１０ｖのバッテリー出力の場合０ｖから１５ｖまで駆動しなければならない。従って、実際に電源３３の電圧がバッテリー３１の電圧を下回ってから、検出し駆動するまでの時間差が発生してしまう。
【０００８】
例えば、オアリングＦＥＴ制御のＩＣがＴＩ製ＴＰＳ２４１０、オアリングＦＥＴがＩＲＦＨ５２５０の場合、概ね検出時間が２５ｕｓ、駆動時間が５００ｕｓとなる。つまり電源３３の電圧が、バッテリー３１の電圧より下回っても、５００ｕｓの間バッテリー３１からの給電が行われない。機器の負荷電流の値にもよるが、その間に電源３３の電圧が急激に低下することもある。場合によっては、この低下により動作電圧を下回ってしまい、バッテリー３１が接続されているにもかかわらずバッテリー動作に切り替わらずにシステムがダウンしてしまうことも考えられる。なお、図４のようなオアリングダイオードの場合、ダイオードのターンオン時間がこの時間差に相当するが、一般的にダイオードのターンオン時間が数ｎｓであることを考えると、このような時間差は無視することができる。
【０００９】
一方、停電などによる電源遮断時には、バッテリーの給電に切り替わるまでの間、その大きな負荷を内部のコンデンサなどに貯まった電荷だけで動かすことになるため、オアリングＦＥＴの反応速度の遅さは大きな課題となる。回路内に用意する電荷容量が足りないと、バッテリーがまったく機能しないことも起こりうる。
【００１０】
上記の関連技術として、特許文献１は、通常のオペレーションではリチウム・ポリマー電池から本体に電源を供給し、ある一定以上の電流を必要とするときにはリチウム・イオン電池などのメイン電池から足りない電力を供給するようにしている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００１−２６８８１４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献１は、切り替え時間を短くすることは考慮されていない。
【００１３】
本発明の目的は、この点を鑑みたものであり、電源の電圧がバッテリーの電圧を下回り、電源を切り替える場合に、切り替え時間を短くすることにある。
【課題を解決するための手段】
【００１４】
本発明では、上記課題を解決するために、負荷に電力を供給する第１の電源と、第１の電源の出力を制御する第１の半導体素子と、第１の半導体素子を制御する第１の制御部と、第１の電源をバックアップする第２の電源と、第２の電源の出力を制御する第２の半導体素子と、第２の半導体素子を制御する第２の制御部とを備える電源供給装置において、
第１の電源の電圧低下を検出し、検出結果を基に第２の電源を制御する電圧検出部と、第２の制御部が、第２の半導体素子を制御する電流検出制御部とを有することを特徴としている。
【００１５】
また、本発明では、上記課題を解決するために、負荷に電力を供給する第１の電源と、第１の電源の出力を制御する第１の半導体素子と、第１の半導体素子を制御する第１の制御部と、第１の電源をバックアップする第２の電源と、第２の電源の出力を制御する第２の半導体素子と、第２の電源の出力を制御する第３の半導体素子と、第２の半導体素子と第３の半導体素子とを制御する第２の制御部とを備える電源供給装置において、第２の制御部が、第２の半導体素子と前記第３半導体素子とを制御する電流検出制御部を有することを特徴としている。
【発明の効果】
【００１６】
本発明によれば、電源の電圧がバッテリーの電圧を下回り、電源を切り替える場合に、切り替え時間を短くすることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施の形態における電源供給装置の構成を示すブロック図である。
【図２】本発明の第１の実施の形態における電源供給装置の動作を説明するタイミングチャートである。
【図３】本発明の第２の実施の形態における電源供給装置の構成を示すブロック図である。
【図４】本発明の関連技術の電源供給装置の構成を示すブロック図である。
【図５】本発明の関連技術の電源供給装置の構成を示すブロック図である。
【図６】本発明の関連技術の電源供給装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態について図面を参照して詳細に説明する。
（第１の実施の形態）
図１を用いて、本実施形態の電源供給装置の構成について説明する。図１は、本発明の第１の実施の形態における電源供給装置の構成例を示すブロック図である。図１において、図５との違いは、ＦＥＴ制御部４６が電流検出制御部４６３を有する点と、バッテリー４１に接続された、電源４３の電圧の低下を検出する電圧低下検出部４７を備えている点である。電流検出制御部４６３はバッテリー４１とオアリングＦＥＴ４２のソース端子４２１を接続する線及びゲート駆動部４６２に接続されている。また電圧低下検出部４７は電源４３とバッテリー４１のそれぞれの出力端子に接続されている。
【００１９】
停電、故障等により電源４３の電圧が低下すると、電圧低下検出部４７は、バッテリー４１に放電信号４８を出力し、バッテリー４１は、電流出力を開始する。バッテリー４１は、放電信号４８が入力されると、電源供給を開始する。
【００２０】
ＦＥＴ制御部４６の電流検出制御部４６３は、バッテリー４１またはＦＥＴ４２から電流が流れた場合にその電流を検出するものである。
【００２１】
図１、図２、図６を用いて本実施形態の動作について説明する。
【００２２】
図２は、図１及び図６の対象となるブロックの電圧の時間変化を示すタイミングチャートである。図２において、Ｖ（４２３）は、ＦＥＴ４２のゲート４２３の電圧の時間変化を示し、Ｖ（４２２）は、ＦＥＴ４２のドレイン４２２の電圧の時間変化を示し、Ｖ（３２２）は、図６のＦＥＴ３２のドレイン３２２の電圧の時間変化を示している。
【００２３】
通常時は、電源４３から正常に供給されている。この時、バッテリー４１側のオアリングＦＥＴ４２の端子電圧はＳ端子４２１よりもＤ端子４２２の方が高いため、ＦＥＴ４２をオフさせなければならない。ＦＥＴ４２をオフさせるために背景技術ではＧ端子４２３を０ｖとしていた。しかし本実施形態では、図１において、電流検出制御部４６３で制御して、Ｇ端子４２３の電圧を上昇させていき、ＦＥＴ４２を完全にオフしている状態からオンする直前の状態まで上昇させる。ここでは、ＦＥＴ４２のＧ端子４２３を１２ｖ程度まで上昇させておく。これは、Ｇ端子４２３がゲート駆動部４６２から電圧を供給された場合に、すぐにＦＥＴ４２がオン状態にできるようにするためである。
【００２４】
通常運用時にはこの状態を保つが、ここから何らかの異常が発生し、電源４３の電圧が急速に落ち込みバッテリー４２電圧に切り替わる場合について説明する。
【００２５】
停電、故障等により電源４３の電圧が落ち込むと（ｔ１）、ＦＥＴ４２のＧ端子はＤ端子とゲート絶縁膜で容量カップリングしているのでＤ端子電圧が下がるとＧ端子もそれにつられて低下するため、Ｇ端子４２３の電圧Ｖ４２３も落ち込む。
【００２６】
電源４３の電圧が落ち込み出すとすぐに電圧検出手段４７からバッテリー４３に対して放電信号４８が出力されバッテリー出力が開始する。ここで、電流検出制御部４６３は、バッテリー４１の電圧＋２ｖ程度を保つようにゲート駆動部４６２の出力電圧を制御する。その後も電源４３の電圧は下降を続け、やがてＳ端子４２１よりもＤ端子４２２の方が低い電圧となる。すると電流検出制御部４６３の結果にかかわらず、ゲート駆動部４６２はＧ端子４２３を駆動し、通常のオアリングＦＥＴとしての動作を始める（ｔ３）。つまりバッテリー４１の電圧がＦＥＴ４２を介して負荷４５に印加される。切り替わりの直前（ｔ２）、バッテリー４１の電圧が、約１０ｖとするとＧ端子４２３電圧は、１２ｖ程度なので、ゲート駆動部４６２は、ＦＥＴ４２をオンさせるために約１２ｖから約１５ｖまでの３ｖ程度駆動すればよいことになる（Ｖ２−Ｖ１）。図６の説明で、ゲート駆動部３６２が、０ｖから１５ｖまで駆動するのに、ｔ５−ｔ３（例えば５００ｕｓ）かかっていた場合では、これをｔ４−ｔ３（例えば１００ｕｓ程度）に短縮することができる。
（第２の実施の形態）
図３を用いて、本発明の第２の実施の形態について説明する。図３は、第２の実施の形態の構成を示すブロック図である。
【００２７】
図３のようにＦＥＴ５７を追加し、既存のＦＥＴ５２と背中合わせに配置する。具体的には、ＦＥＴ５２と５７はＳ端子同士を接続する。また２つのＦＥＴのＧ端子はいずれもＦＥＴ制御部５６のゲート駆動部に接続する。さらにＦＥＴ５２のＤ端子はＦＥＴ５４のＤ端子と接続し、ＦＥＴ５７のＤ端子は電流検出部と接続する。ＦＥＴ５７を追加する以外は、図１と同じである。
【００２８】
この図３の回路では、ＦＥＴ５２とＦＥＴ５７の両側の電圧を阻止することができる。すなわち、常時出力型のバッテリーを使用する場合でも、本実施形態が適用可能となり、図４の電圧低下検出部４７を不要とすることができる。
【００２９】
以上、述べてきたように、本発明の実施形態によれば、電源の電圧がバッテリーの電圧を下回り、電源を切り替える場合に、切り替え時間を短くして切り替えの際の過渡的現象の影響を少なくすることができる。
【００３０】
尚、本願発明は、上述の実施の形態に限定されるものではなく、本願発明の要旨を逸脱しない範囲で種々変更、変形して実施することが出来る。
【産業上の利用可能性】
【００３１】
本発明は、負荷に電源を供給する電源供給装置に冗長性を持たせるためにオアリングＦＥＴを使用する、電源供給装置に利用できる。
【符号の説明】
【００３２】
１１、１３、２１、２３、３３、４３、５３    電源
１２、１４    ダイオード
１５、２５、３５、４５、５５    負荷
２２、２４、３２、３４、４２、４４、５２、５４、５７    ＦＥＴ
２６、２９、３６、３９、４６、４９、５６、５９    ＦＥＴ制御部
３１、４１、５１    バッテリー
４７    電圧低下検出部
４８    電圧低下検出部
２２１    Ｓ端子
２２２    Ｄ端子
２２３    Ｇ端子
２６１    コンパレーター
２６２    ゲート駆動部
３２１    Ｓ端子
３２２    Ｄ端子
３２３    Ｇ端子
３６１    コンパレーター
３６２    ゲート駆動部
４２１    Ｓ端子
４２２    Ｄ端子
４２３    Ｇ端子
４６１    コンパレーター
４６２    ゲート駆動部
４６３    電流検出制御部
【図１】
2015192301.tif 000003
【図２】
2015192301.tif 000004
【図３】
2015192301.tif 000005
【図４】
2015192301.tif 000006
【図５】
2015192301.tif 000007
【図６】
2015192301.tif 000008