(57)【要約】【課題】  専用の試験回路を使用せずに短時間で差動出力回路の試験を行う。【解決手段】  本発明は、一対の差動信号を出力する差動出力回路を試験するための試験方法であり、該回路が正常動作する差動電圧及び同相電圧の其々の許容範囲に基づき該信号の電位の正常動作範囲を設定する事と、二対の規格信号の其々の電位に基づき電位判定範囲を設定する事と、該電位判定範囲が該正常動作範囲内にあるか否かを判断する事と、該差動信号の其々の電位が該電位判定範囲内にあるか否かを判断する事とを含み、該電位判定範囲を設定することは該二対の規格信号の少くとも何れかの電位の変更により該電位判定範囲を変更する事を含み、該電位判定範囲を設定する事と、該電位判定範囲が該正常動作範囲内にあるか否かを判断する事と、該差動信号の其々の電位が該電位判定範囲内にあるか否かを判断する事とを繰り返し行う試験方法である。【選択図】  図１
2015158377.tif 000002
【特許請求の範囲】
【請求項１】
相補の関係にある一対の差動出力信号を出力する差動出力回路を半導体試験装置の制御の下で試験するための試験方法であって、
前記差動出力回路が正常に動作する差動電圧及び同相電圧のそれぞれの許容範囲に基づいて、前記差動出力信号の電位の正常動作範囲を設定することと、
第１の上限規格信号、第２の上限規格信号、第１の下限規格信号及び第２の下限規格信号のそれぞれの電位に基づいて、電位判定範囲を設定することと、
前記電位判定範囲が前記正常動作範囲内にあるか否かを判断することと、
前記一対の差動出力信号のそれぞれの電位が前記電位判定範囲内にあるか否かを判断することと、を含み、
前記電位判定範囲を設定することは、前記第１の上限規格信号、前記第２の上限規格信号、前記第１の下限規格信号及び前記第２の下限規格信号の少なくともいずれかの電位を変更することによって、前記電位判定範囲を変更すること、を含み、
前記電位判定範囲を設定することと、前記電位判定範囲が前記正常動作範囲内にあるか否かを判断することと、前記一対の差動出力信号のそれぞれの電位が該電位判定範囲内にあるか否かを判断することとを繰り返し行う、
試験方法。
【請求項２】
前記一対の差動出力信号の電位が前記電位判定範囲内にあると判断する場合、又は、前記電位判定範囲が正常動作範囲内にないと判断する場合、前記差動出力回路に対する試験を終了する、請求項１記載の試験方法。
【請求項３】
前記電位判定範囲を変更することは、前記第１の上限規格信号、前記第２の上限規格信号、前記第１の下限規格信号及び前記第２の下限規格信号の電位の少なくとも一つを所定のスイープ値ずつ変更することを含む、請求項２記載の試験方法。
【請求項４】
前記電位判定範囲を設定することは、前記電位判定範囲の境界部が前記正常動作範囲の境界部に接する位置を前記電位判定範囲の初期位置として設定することを含む、請求項３記載の試験方法。
【請求項５】
前記電位判定範囲を変更することは、電位上昇方向に、前記第１の上限規格信号、前記第２の上限規格信号、前記第１の下限規格信号及び前記第２の下限規格信号の電位の少なくとも一つを所定のスイープ値ずつ変更することを含む、請求項３又は４記載の試験方法。
【請求項６】
前記電位判定範囲を変更することは、電位下降方向に、前記第１の上限規格信号、前記第２の上限規格信号、前記第１の下限規格信号及び前記第２の下限規格信号の電位の少なくとも一つを所定のスイープ値ずつ変更することを含む、請求項３乃至５のいずれかに記載の試験方法。
【請求項７】
前記電位判定範囲を設定することは、前記電位判定範囲の中心が前記正常動作範囲の略中央となる位置を前記電位判定範囲の初期位置として設定することを含む、請求項２記載の試験方法。
【請求項８】
前記電位判定範囲を変更することは、前記第１の上限規格信号、前記第２の上限規格信号、前記第１の下限規格信号及び前記第２の下限規格信号のそれぞれの電位を、電位上昇方向及び電位下降方向に交互に繰り返しながら変化させることを含む、請求項７記載の試験方法。
【請求項９】
前記電位判定範囲を変更することは、
電位上昇方向に、前記第１の上限規格信号及び前記第１の下限規格信号の電位を変更し、電位下降方向に、前記第２の上限規格信号及び前記第２の下限規格信号の電位を変更することと、
電位下降方向に、前記第１の上限規格信号及び前記第１の下限規格信号の電位を変更し、電位上昇方向に、前記第２の上限規格信号及び前記第２の下限規格信号の電位を変更することと、
を交互に行うことを含む、請求項７記載の試験方法。
【請求項１０】
前記電位判定範囲を変更することは、
前記変更された電位判定範囲が前記正常動作範囲を超えるか否かを判断することと、
前記変更された電位判定範囲が前記正常動作範囲を超えると判断する場合に、前記第１の上限規格信号、前記第２の上限規格信号、前記第１の下限規格信号及び前記第２の下限規格信号の電位の少なくとも一つを変更することによって、前記変更された電位判定範囲をさらに変更することと、
を含む、請求項２記載の試験方法。
【請求項１１】
前記変更された電位判定範囲をさらに変更することは、
電位上昇方向に、前記第１の上限規格信号の電位を所定のスイープ値分変更し、電位下降方向に、前記第２の上限規格信号の電位を前記所定のスイープ値分変更することと、
電位下降方向に、前記第１の上限規格信号の電位を前記所定のスイープ値分変更し、電位上昇方向に、前記第２の上限規格信号の電位を前記所定のスイープ値分変更することと、
を含む、請求項１０記載の試験方法。
【請求項１２】
前記変更された電位判定範囲をさらに変更することは、
電位下降方向に、前記第１の下限規格信号の電位を所定のスイープ値分変更し、電位上昇方向に、前記第２の下限規格信号の電位を前記所定のスイープ値分変更することと、
電位上昇方向に、前記第１の下限規格信号の電位を前記所定のスイープ値分変更し、電位下降方向に、前記第２の下限規格信号の電位を前記所定のスイープ値分変更することと、
を含む、請求項１０記載の試験方法。
【請求項１３】
前記変更された電位判定範囲をさらに変更することは、
電位上昇方向に、前記第１の上限規格信号及び前記第２の下限規格信号の電位を所定のスイープ値分変更することと、
電位下降方向に、前記第１の上限規格信号及び前記第２の下限規格信号の電位を前記所定のスイープ値分変更することと、
を含む、請求項１０記載の試験方法。
【請求項１４】
前記変更された電位判定範囲をさらに変更することは、
電位上昇方向に、前記第２の上限規格信号及び前記第１の下限規格信号の電位を所定のスイープ値分変更することと、
電位下降方向に、前記第２の上限規格信号及び前記第１の下限規格信号の電位を前記所定のスイープ値分変更することと、
を含む、請求項１０記載の試験方法。
【請求項１５】
前記一対の差動出力信号の電位が、前記第１の上限規格信号、前記第２の上限規格信号、前記第１の下限規格信号及び前記第２の下限規格信号によって定義される複数の領域のいずれにあるかを判断することと、
前記領域の一部が、前記正常動作範囲に含まれるか否かを判断することと、をさらに含み、
前記電位判定範囲を変更することは、
前記一対の差動出力信号の電位がある前記領域の一部が、前記正常動作範囲に含まれると判断する場合、前記電位判定範囲が、前記電位判定範囲の初期位置から前記領域へ向かう方向に沿って変更されるように、前記第１の上限規格信号、前記第２の上限規格信号、前記第１の下限規格信号及び前記第２の下限規格信号の何れかを所定のスイープ値ずつ変更すること、を含む、
請求項３乃至１４のいずれかに記載の試験方法。
【請求項１６】
前記領域が、前記正常動作範囲に含まれるか否かを判断することと、
前記一対の差動出力信号の電位がある前記領域が、前記正常動作範囲に含まれると判断する場合、前記差動出力回路に対する試験を終了することと、
をさらに含む、請求項１５に記載の試験方法。
【請求項１７】
前記一対の差動出力信号の電位がある前記領域の一部が前記正常動作範囲に含まれないと判断し、かつ、前記領域が前記正常動作範囲に含まれないと判断する場合、前記差動出力回路に対する試験を終了すること、
をさらに含む、請求項１５又は１６に記載の試験方法。
【請求項１８】
相補の関係にある一対の差動出力信号を出力する差動出力回路を試験するための試験装置であって、
前記一対の差動出力信号のうちの一方の電位が、第１の上限規格信号の電位以下であり、かつ、第１の下限規格信号の電位以下であるか否かを判断する第１のコンパレータと、
前記一対の差動出力信号のうちの他方の電位が、第２の上限規格信号の電位以下であり、かつ、第２の下限規格信号の電位以下であるか否かを判断する第２のコンパレータと、
前記第１の上限規格信号及び前記第１の下限規格信号を第１のコンパレータに出力するとともに、前記第２の上限規格信号及び前記第２の下限規格信号を第２のコンパレータに出力する制御装置と、を備え、
前記制御装置は、
前記差動出力回路が正常に動作する差動電圧及び同相電圧のそれぞれの許容範囲に基づいて、前記一対の差動出力信号の電位の正常動作範囲を設定し、前記第１の上限規格信号、前記第２の上限規格信号、前記第１の下限規格信号及び前記第２の下限規格信号のそれぞれの電位に基づいて、前記電位判定範囲を設定し、前記電位判定範囲が前記正常動作範囲内にあるか否かを判断し、前記一対の差動出力信号のそれぞれの電位が前記電位判定範囲内にあるか否かを判断するように構成され、
前記制御装置は、
前記第１の上限規格信号、前記第２の上限規格信号、前記第１の下限規格信号及び前記第２の下限規格信号の少なくともいずれかの電位を変更することによって、前記電位判定範囲を変更し、前記電位判定範囲の設定と、前記電位判定範囲が前記正常動作範囲内にあるか否かの判断と、前記一対の差動出力信号のそれぞれの電位が該電位判定範囲内にあるか否かの判断とを繰り返し行うように構成される、
試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の試験装置及び試験方法に関し、特に、半導体集積回路における差動出力回路の出力電圧の試験装置及び試験方法に関する。
【背景技術】
【０００２】
半導体集積回路の製造工程において、その性能等を試験して、良品と不良品との選別を行う試験工程が欠かせない。例えば、差動出力回路に対する試験工程の１つにＤＣ特性に対する試験があり、そこでは電圧測定試験が用いられている。かかる電圧測定試験では、半導体試験装置により、該差動出力回路から出力される差動出力信号の電圧が測定され、該測定された電圧に基づいて評価が行われる。具体的には、差動出力端子での正側出力信号及び負側出力信号の電圧が測定され、その結果を演算することによって差動電圧及び同相電圧が求められ、該求められた差動電圧及び同相電圧が許容範囲内に収まっているか否かがチェックされる。このような電圧測定試験では、従前の半導体試験装置の構成上、同時に測定できる差動出力端子の数に制限があり、測定対象となる差動出力端子の数に比例して試験に要する時間がかかることになることから、試験時間を比較的短縮することができるファンクション試験が提案されている。かかるファンクション試験は、テストパターンに従って駆動された差動出力回路から得られる電圧を、コンパレータにより規定値と直接的に比較することにより、良品・不良品の判定を行う試験である。
【０００３】
例えば、下記特許文献１は、差動信号出力回路から出力される差動信号に対するＤＣ特性テストを０又は１の２値によるファンクションテストにより判定し、該ＤＣ特性テストを容易化するＤＣ特性テスト回路を開示する。具体的には、特許文献１は、差動信号出力回路を搭載する半導体装置に搭載され、正側信号と負側信号の電圧値の差分値である差動電圧を発生する差動電圧発生回路と、差動電圧と仕様で規定されたリファレンス電圧とを比較し、その比較結果を２値のテスト結果として出力する比較回路を備えるＤＣ特性テスト回路を開示する。
【０００４】
また、下記特許文献２は、差動出力回路の差動出力端子間に同値の２つの抵抗を直列接続し、その共通接続ノードを同値の他の抵抗を介して終端電圧端子に接続した構成を用いた差動出力回路の試験方法を開示する。かかる試験方法は、同相電圧の試験では、電圧源トランジスタと電流源を動作させてブリッジ構成の４つのトランジスタを制御して、差動出力端子間の論理を“Ｈ”又は“Ｌ”の状態に制御し、共通接続ノードに発生する電圧が上限同相規格電圧及び下限同相規格電圧の範囲内に入るか否かを判定し、また、差動電圧の試験では、該同相電圧の試験状態から電圧源トランジスタを不動作にした状態に制御し、終端電圧端子に既知の電圧を印加し、該共通接続ノードに発生する電圧が定められた上限値及び下限値の電圧範囲内に入るか否かの判定を行うというものである。
【０００５】
さらに、下記特許文献３は、差動バッファのテスト方法およびテスト回路を開示する。具体的には、特許文献３は、テスト回路が、差動バッファから出力される差動信号の各々とテスタの第１及び第２のテストチャネルとの間にそれぞれ接続された第１及び第２の抵抗素子と、第１の抵抗素子と第１のテストチャネルとの間の第１のノードと、第２の抵抗素子と第２のテストチャネルとの間の第２のノードとの間に接続された容量素子とを備え、テスタは、テストパターンに基づいて、差動バッファのオフセット電圧と差動電圧の評価を行うというものである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−３３３５３６号公報
【特許文献２】特開２００９−２２２６０２号公報
【特許文献３】特開２０１０−１５１７２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述したような従来のファンクション試験による試験方法では、ファンクション試験のための専用の回路を必要とする。かかる専用試験回路を差動出力回路とともに半導体集積回路上に設けた場合、差動出力回路の設計に制約が生じ、さらには、半導体集積回路のチップ面積が増大するという問題があった。一方、かかる専用試験回路を、半導体試験装置又は該半導体試験装置と半導体集積回路とを接続するパフォーマンスボード上に設けた場合もまた、設計上の難易度が上がり、回路部品数が増大することによるコストの増大を来すという問題があった。
【０００８】
また、上述したような従来の半導体試験装置では、同時に測定する差動出力端子の数に応じて該半導体試験装置のチャネルを接続する必要があり、チャネルリソースの消費が顕著であった。従って、測定対象である差動出力回路に対して多くの数のチャネルが必要となるため、半導体試験装置において使用できるチャネル数によっては、同時に測定できる差動出力回路の数が極めて少なくなってしまう場合があり、この場合、却って試験時間がかかり、コストが増大してしまうという問題があった。
【０００９】
そこで、本発明は、専用の試験回路を必要としない、短時間で実施可能な、差動出力回路の差動電圧及び同相電圧の試験方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するための本発明は、以下の技術的特徴乃至は発明特定事項を含んで構成される。
【００１１】
即ち、ある観点に従う本発明は、相補の関係にある一対の差動出力信号を出力する差動出力回路を半導体試験装置の制御の下で試験するための試験方法であって、前記差動出力回路が正常に動作する差動電圧及び同相電圧のそれぞれの許容範囲に基づいて、前記差動出力信号の電位の正常動作範囲を設定することと、第１の上限規格信号、第２の上限規格信号、第１の下限規格信号及び第２の下限規格信号のそれぞれの電位に基づいて、電位判定範囲を設定することと、前記電位判定範囲が前記正常動作範囲内にあるか否かを判断することと、前記一対の差動出力信号のそれぞれの電位が前記電位判定範囲内にあるか否かを判断することと、を含み、前記電位判定範囲を設定することは、前記第１の上限規格信号、前記第２の上限規格信号、前記第１の下限規格信号及び前記第２の下限規格信号の少なくともいずれかの電位を変更することによって、前記電位判定範囲を変更すること、を含み、前記電位判定範囲を設定することと、前記電位判定範囲が前記正常動作範囲内にあるか否かを判断することと、前記一対の差動出力信号のそれぞれの電位が該電位判定範囲内にあるか否かを判断することと、を繰り返し行う、試験方法である。
【００１２】
ここで、前記試験方法は、前記一対の差動出力信号の電位が前記電位判定範囲内にあると判断する場合、又は、前記電位判定範囲が正常動作範囲内にないと判断する場合、前記差動出力回路に対する試験を終了しても良い。
【００１３】
さらに、前記電位判定範囲を変更することは、前記第１の上限規格信号、前記第２の上限規格信号、前記第１の下限規格信号及び前記第２の下限規格信号の電位の少なくとも一つを所定のスイープ値ずつ変更することを含んでも良い。
【００１４】
さらに、また、前記電位判定範囲を設定することは、前記電位判定範囲の境界部が前記正常動作範囲の境界部に接する位置を前記電位判定範囲の初期位置として設定することを含んでも良い。
【００１５】
さらに、前記電位判定範囲を変更することは、電位上昇方向に、前記第１の上限規格信号、前記第２の上限規格信号、前記第１の下限規格信号及び前記第２の下限規格信号の電位の少なくとも一つを所定のスイープ値ずつ変更することを含んでも良い。
【００１６】
さらに、また、前記電位判定範囲を変更することは、電位下降方向に、前記第１の上限規格信号、前記第２の上限規格信号、前記第１の下限規格信号及び前記第２の下限規格信号の電位の少なくとも一つを所定のスイープ値ずつ変更することを含んでも良い。
【００１７】
また、前記電位判定範囲を設定することは、前記電位判定範囲の中心が前記正常動作範囲の略中央となる位置を前記電位判定範囲の初期位置として設定することを含んでも良い。
【００１８】
さらに、前記電位判定範囲を変更することは、前記第１の上限規格信号、前記第２の上限規格信号、前記第１の下限規格信号及び前記第２の下限規格信号のそれぞれの電位を、電位上昇方向及び電位下降方向に交互に繰り返しながら変化させることを含んでも良い。
【００１９】
また、前記電位判定範囲を変更することは、電位上昇方向に、前記第１の上限規格信号及び前記第１の下限規格信号の電位を変更し、電位下降方向に、前記第２の上限規格信号及び前記第２の下限規格信号の電位を変更することと、電位下降方向に、前記第１の上限規格信号及び前記第１の下限規格信号の電位を変更し、電位上昇方向に、前記第２の上限規格信号及び前記第２の下限規格信号の電位を変更することと、を交互に行うことを含んでも良い。
【００２０】
また、前記電位判定範囲を変更することは、前記変更された電位判定範囲が前記正常動作範囲を超えるか否かを判断することと、前記変更された電位判定範囲が前記正常動作範囲を超えると判断する場合に、前記第１の上限規格信号、前記第２の上限規格信号、前記第１の下限規格信号及び前記第２の下限規格信号の電位の少なくとも一つを変更することによって、前記変更された電位判定範囲をさらに変更することと、を含んでも良い。
【００２１】
さらに、前記変更された電位判定範囲をさらに変更することは、電位上昇方向に、前記第１の上限規格信号の電位を所定のスイープ値分変更し、電位下降方向に、前記第２の上限規格信号の電位を前記所定のスイープ値分変更することと、電位下降方向に、前記第１の上限規格信号の電位を前記所定のスイープ値分変更し、電位上昇方向に、前記第２の上限規格信号の電位を前記所定のスイープ値分変更することと、を含んでも良い。
【００２２】
また、前記変更された電位判定範囲をさらに変更することは、電位下降方向に、前記第１の下限規格信号の電位を所定のスイープ値分変更し、電位上昇方向に、前記第２の下限規格信号の電位を前記所定のスイープ値分変更することと、電位上昇方向に、前記第１の下限規格信号の電位を前記所定のスイープ値分変更し、電位下降方向に、前記第２の下限規格信号の電位を前記所定のスイープ値分変更することと、を含んでも良い。
【００２３】
また、前記変更された電位判定範囲をさらに変更することは、電位上昇方向に、前記第１の上限規格信号及び前記第２の下限規格信号の電位を所定のスイープ値分変更することと、電位下降方向に、前記第１の上限規格信号及び前記第２の下限規格信号の電位を前記所定のスイープ値分変更することと、を含んでも良い。
【００２４】
また、前記変更された電位判定範囲をさらに変更することは、電位上昇方向に、前記第２の上限規格信号及び前記第１の下限規格信号の電位を所定のスイープ値分変更することと、電位下降方向に、前記第２の上限規格信号及び前記第１の下限規格信号の電位を前記所定のスイープ値分変更することと、を含んでも良い。
【００２５】
また、前記試験方法は、前記一対の差動出力信号の電位が、前記第１の上限規格信号、前記第２の上限規格信号、前記第１の下限規格信号及び前記第２の下限規格信号によって定義される複数の領域のいずれにあるかを判断することと、前記領域の一部が、前記正常動作範囲に含まれるか否かを判断することとをさらに含み、前記電位判定範囲を変更することは、前記一対の差動出力信号の電位がある前記領域の一部が、前記正常動作範囲に含まれると判断する場合、前記電位判定範囲が、前記電位判定範囲の初期位置から前記領域へ向かう方向に沿って変更されるように、前記第１の上限規格信号、前記第２の上限規格信号、前記第１の下限規格信号及び前記第２の下限規格信号の何れかを所定のスイープ値ずつ変更することと、を含んでも良い。
【００２６】
さらに、前記試験方法は、前記領域が、前記正常動作範囲に含まれるか否かを判断することと、前記一対の差動出力信号の電位がある前記領域が、前記正常動作範囲に含まれると判断する場合、前記差動出力回路に対する試験を終了することと、をさらに含んでも良い。
【００２７】
さらに、また、前記試験方法は、前記一対の差動出力信号の電位がある前記領域の一部が前記正常動作範囲に含まれないと判断し、かつ、前記領域が前記正常動作範囲に含まれないと判断する場合、前記差動出力回路に対する試験を終了すること、をさらに含んでも良い。
【００２８】
さらに、別の観点に従う本発明は、相補の関係にある一対の差動出力信号を出力する差動出力回路を試験するための試験装置であって、前記一対の差動出力信号のうちの一方の電位が、第１の上限規格信号の電位以下であり、かつ、第１の下限規格信号の電位以下であるか否かを判断する第１のコンパレータと、前記一対の差動出力信号のうちの他方の電位が、第２の上限規格信号の電位以下であり、かつ、第２の下限規格信号の電位以下であるか否かを判断する第２のコンパレータと、前記第１の上限規格信号及び前記第１の下限規格信号を第１のコンパレータに出力するとともに、前記第２の上限規格信号及び前記第２の下限規格信号を第２のコンパレータに出力する制御装置と、を備え、前記制御装置は、前記差動出力回路が正常に動作する差動電圧及び同相電圧のそれぞれの許容範囲に基づいて、前記一対の差動出力信号の電位の正常動作範囲を設定し、前記第１の上限規格信号、前記第２の上限規格信号、前記第１の下限規格信号及び前記第２の下限規格信号のそれぞれの電位に基づいて、電位判定範囲を設定し、前記電位判定範囲が前記正常動作範囲内にあるか否かを判断し、前記一対の差動出力信号のそれぞれの電位が前記電位判定範囲内にあるか否かを判断するように構成され、前記制御装置は、前記第１の上限規格信号、前記第２の上限規格信号、前記第１の下限規格信号及び前記第２の下限規格信号の少なくともいずれかの電位を変更することによって、前記電位判定範囲を変更し、前記電位判定範囲の設定と、前記電位判定範囲が前記正常動作範囲内にあるか否かの判断と、前記一対の差動出力信号のそれぞれの電位が該電位判定範囲内にあるか否かの判断と、を繰り返し行うように構成される、試験装置である。
【発明の効果】
【００２９】
本発明によれば、半導体試験装置は、専用の試験回路を使用せずに、短時間で差動出力回路の差動電圧及び同相電圧の試験を行うことができるようになる。
【００３０】
本発明の他の技術的特徴、目的、及び作用効果乃至は利点は、添付した図面を参照して説明される以下の実施形態により明らかにされる。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施形態に係る半導体試験方法を実現するための装置構成を示す図である。
【図２】本発明の一実施形態における半導体試験方法における各種信号と時間経過との関係を示す図である。
【図３】本発明の一実施形態に係る半導体試験方法における差動出力信号の電位の関係を示す図である。
【図４】本発明の一実施形態に係る半導体試験方法における差動出力信号の電位の判定方法を説明するための図である。
【図５】本発明の一実施形態に係る半導体試験方法における、半導体試験装置の動作を概略的に説明するためのフローチャートである。
【図６】本発明の一実施形態に係る半導体試験方法における、半導体試験装置の動作を概略的に説明するためのフローチャートである。
【図７】本発明の一実施形態に係る半導体試験方法を示す図である。
【図８】本発明の一実施形態に係る半導体試験方法における半導体試験装置の動作を概略的に説明するためのフローチャートである。
【図９】本発明の一実施形態に係る半導体試験方法の変形例を説明するための図である。
【図１０】本発明の一変形例に係る半導体試験方法における半導体試験装置の動作を概略的に説明するためのフローチャートである。
【図１１】本発明の一実施形態に係る半導体試験方法において、差動出力信号の電位の判定方法を説明するための図である。
【図１２】本発明の一実施形態に係る半導体試験方法における半導体試験装置の動作を概略的に説明するためのフローチャートである。
【図１３】本発明の一実施形態に係る半導体試験方法において、差動出力信号の電位の判定方法を説明するための図である。
【図１４】本発明の一実施形態に係る半導体試験方法の動作を概略的に説明するためのフローチャートである。
【図１５】本発明の一実施形態に係る半導体試験方法の動作を概略的に説明するためのフローチャートである。
【発明を実施するための形態】
【００３２】
次に、本発明の実施の形態について、図面を参照しつつ説明する。
【００３３】
［第１の実施形態］
図１は、本発明の一実施形態に係る半導体試験方法を実現するための装置構成を示す図である。同図に示すように、本実施形態の半導体試験方法は、例えば、試験対象である半導体集積回路１と、パフォーマンスボード２と、半導体試験装置３とを含む構成により実現される。
【００３４】
半導体集積回路１は、例えばメモリや、メモリコントローラ、オペアンプ、ドライバであり、典型的には差動出力回路１０を含んで構成される。半導体試験に際して、試験対象である半導体集積回路１は、例えばパフォーマンスボード２を介して半導体試験装置３に接続され、半導体試験装置３の制御の下、その試験が行われる。半導体集積回路１は、その一機能として、典型的には、相補の関係にある一対の差動出力信号ＯＵＴＰ及びＯＵＴＮを生成し、パフォーマンスボード２を介して該信号を半導体試験装置３に出力する。図中、１つの差動出力回路１０のみが示されているが、典型的には、複数の差動出力回路１０が設けられる。
【００３５】
差動出力回路１０は、例えば入力信号ＩＮ１、ＩＮ２、ＩＮ３及びＩＮ４に基づいて、一対の差動出力信号ＯＵＴＰ及びＯＵＴＮを生成し、該差動出力信号ＯＵＴＰ及びＯＵＴＮを、パフォーマンスボード２を介して、半導体試験装置３に出力する。入力信号ＩＮ１、ＩＮ２、ＩＮ３及びＩＮ４は、例えば、半導体試験装置３から与えられるテストパターンに基づく信号である。差動出力回路１０は、例えば、トランジスタＴＲ１、ＴＲ２、ＴＲ３及びＴＲ４と、電流源Ｉ１とを含んで構成される。
【００３６】
トランジスタＴＲ１は、電源スイッチとして機能し、自身のゲートに入力される入力信号ＩＮ１に基づいて、電源線ＶＲＥＦから出力線Ｗ＿ＯＵＴＮへの電流の供給のオン／オフを切り替える。トランジスタＴＲ１は、例えばＰＭＯＳトランジスタを含んで構成される。この場合、トランジスタＴＲ１のソースは電源線ＶＲＥＦに接続される一方、ゲートは入力線Ｗ＿ＩＮ１に接続され、また、ドレインはトランジスタＴＲ３のドレインと、出力線Ｗ＿ＯＵＴＮを介してパフォーマンスボード２及び半導体試験装置３に接続される。
【００３７】
トランジスタＴＲ２は、電源スイッチとして機能し、自身のゲートに入力される入力信号ＩＮ２に基づいて、電源線ＶＲＥＦから出力線Ｗ＿ＯＵＴＰへの電流の供給のオン／オフを切り替える。トランジスタＴＲ２は、例えばＰＭＯＳトランジスタを含んで構成される。この場合、トランジスタＴＲ２のソースは電源線ＶＲＥＦに接続される一方、ゲートは入力線Ｗ＿ＩＮ２に接続され、また、ドレインはトランジスタＴＲ４のドレインと、出力線Ｗ＿ＯＵＴＰを介してパフォーマンスボード２及び半導体試験装置３に接続される。
【００３８】
トランジスタＴＲ３は、電源スイッチとして機能し、自身のゲートに入力される入力信号ＩＮ３に基づいて、出力線Ｗ＿ＯＵＴＮから接地線ＧＮＤへの電流の引き抜きのオン／オフを切り替える。トランジスタＴＲ３は、例えばＮＭＯＳトランジスタを含んで構成される。この場合、トランジスタＴＲ３のソースは電流源Ｉ１の一端及びトランジスタＴＲ４のソースに接続される一方、ゲートは入力線Ｗ＿ＩＮ３に接続され、また、ドレインは上述したようにトランジスタＴＲ１のドレインと、出力線Ｗ＿ＯＵＴＮを介してパフォーマンスボード２及び半導体試験装置３に接続される。
【００３９】
トランジスタＴＲ４は、電源スイッチとして機能し、自身のゲートに入力される入力信号ＩＮ４に基づいて、出力線Ｗ＿ＯＵＴＰから接地線ＧＮＤへの電流の引き抜きのオン／オフを切り替える。トランジスタＴＲ４は、例えばＮＭＯＳトランジスタを含んで構成される。この場合、トランジスタＴＲ４のソースは上述したように電流源Ｉ１の一端及びトランジスタＴＲ３のソースに接続される一方、ゲートは入力線Ｗ＿ＩＮ４に接続され、また、ドレインは上述したようにトランジスタＴＲ２のドレインと、出力線Ｗ＿ＯＵＴＰを介してパフォーマンスボード２及び半導体試験装置３に接続される。
【００４０】
電流源Ｉ１は、例えばＭＯＳトランジスタであり、差動出力回路１０における各コンポーネントに供給する電流を生成し、該電流をトランジスタＴＲ１、ＴＲ２、ＴＲ３及びＴＲ４に供給する。また、電流源Ｉ１は、上述したように、その一端はトランジスタＴＲ３及びＴＲ４のソースに接続され、他端は接地線ＧＮＤに接続される。
【００４１】
このように構成された差動出力回路１０は、トランジスタＴＲ１、ＴＲ２、ＴＲ３及びＴＲ４のスイッチング動作により、その電流経路を切り替えることによって、差動出力信号ＯＵＴＰ及びＯＵＴＮを、互いの電位が相補となるように制御する。即ち、差動出力回路１０において、トランジスタＴＲ２及びＴＲ３がオンとなり、トランジスタＴＲ１及びＴＲ４がオフとなる場合、差動出力回路１０に流れる電流は、電源線ＶＲＥＦから順に、トランジスタＴＲ２、出力線Ｗ＿ＯＵＴＰ、後述するパフォーマンスボード２における抵抗Ｒ１、出力線Ｗ＿ＯＵＴＮ、トランジスタＴＲ３及び電流源Ｉ１を介して接地線ＧＮＤへと流れる。斯かる場合、出力線Ｗ＿ＯＵＴＰから出力線Ｗ＿ＯＵＴＮに向かって電流が流れるため、差動出力信号ＯＵＴＰの電位は電源線ＶＲＥＦの電位からトランジスタＴＲ２のドレイン抵抗における電圧降下分低い電位（即ち“ＰＶＯＨ”）となり、差動出力信号ＯＵＴＮの電位は、電源線ＶＲＥＦの電位からトランジスタＴＲ２のドレイン抵抗及び抵抗Ｒ１の電圧降下分低い電位（即ち“ＮＶＯＬ”）となる。
【００４２】
また、差動出力回路１０において、トランジスタＴＲ２及びＴＲ３がオフとなり、トランジスタＴＲ１及びＴＲ４がオンとなる場合、差動出力回路１０に流れる電流は、電源線ＶＲＥＦから順に、トランジスタＴＲ１、出力線Ｗ＿ＯＵＴＮ、後述するパフォーマンスボード２における抵抗Ｒ１、出力線Ｗ＿ＯＵＴＰ、トランジスタＴＲ４及び電流源Ｉ１を介して接地線ＧＮＤへと流れる。斯かる場合、出力線Ｗ＿ＯＵＴＮから出力線Ｗ＿ＯＵＴＰに向かって電流が流れるため、差動出力信号ＯＵＴＮの電位は電源線ＶＲＥＦの電位からトランジスタＴＲ１のドレイン抵抗における電圧降下分低い電位（即ち“ＮＶＯＨ”）となり、差動出力信号ＯＵＴＰの電位は、電源線ＶＲＥＦの電位からトランジスタＴＲ１のドレイン抵抗及び抵抗Ｒ１の電圧降下分低い電位（即ち“ＰＶＯＬ”）となる。
【００４３】
差動出力回路１０の一特性である差動電圧ＶＯＤ及び同相電圧ＶＯＣは、それぞれ下記の式で示される。
ＶＯＤ＝ＶＯＨ−ＶＯＬ    …＜式１＞
ＶＯＣ＝（ＶＯＨ＋ＶＯＬ）／２    …＜式２＞
なお、“ＶＯＨ”は上述した“ＰＶＯＨ”又は“ＮＶＯＨ”が当て嵌まり、“ＶＯＬ”は上述した“ＰＶＯＬ”又は“ＮＶＯＬ”が当て嵌まる。
【００４４】
差動出力回路１０が正常に動作しているか否かは、後述する半導体試験装置３により、差動電圧ＶＯＤ及び同相電圧ＶＯＣがそれぞれ許容範囲内にあるか否かによって判断される。
【００４５】
パフォーマンスボード２は、半導体集積回路１と半導体試験装置３とを電気的に接続し、半導体集積回路から読み出される各種の信号を半導体試験装置３に伝送するためのインターフェース回路である。本例のパフォーマンスボード２は、差動出力回路１０からの一対の出力線Ｗ＿ＯＵＴＰ及びＷ＿ＯＵＴＮを半導体試験装置３における対応するコンパレータ３１及び３２に接続するとともに、半導体試験装置３の制御装置３０からの制御信号線Ｗ＿ＣＮＴを半導体集積回路１に接続する。
【００４６】
パフォーマンスボード２は、例えば、一対の出力線Ｗ＿ＯＵＴＰ及びＷ＿ＯＵＴＮの間に設けられた抵抗Ｒ１を含んで構成され、抵抗Ｒ１により、半導体集積回路１における電流経路が確保される。
【００４７】
半導体試験装置３は、制御装置３０と、コンパレータ３１及び３２とを含んで構成される。半導体試験装置３は、パフォーマンスボード２を介して半導体集積回路１を制御する。半導体試験装置３は、制御装置３０の制御の下、半導体集積回路１からパフォーマンスボード２を介して差動出力信号ＯＵＴＰ及びＯＵＴＮを受け、該差動出力信号ＯＵＴＰ及びＯＵＴＮの電位に基づいて、半導体集積回路１における差動出力回路１０が正常に動作しているか否かを判断する。なお、図中、各１個のコンパレータ３１及び３２のみが示されているが、差動増幅回路１０の一対の出力線Ｗ＿ＯＵＴＰ及びＷ＿ＯＵＴＮの数に応じて、適宜、複数のコンパレータ３１及び３２が設けられても良い。
【００４８】
制御装置３０は制御信号ＣＮＴを生成し、該制御信号ＣＮＴを半導体集積回路１に出力することによって、半導体集積回路１を制御する。また、制御装置３０は、上限規格信号ＣＰＨ１及びＣＰＨ２と、下限規格信号ＣＰＬ１及びＣＰＬ２とを生成し、上限規格信号ＣＰＨ１及び下限規格信号ＣＰＬ１をコンパレータ３１に出力するとともに、上限規格信号ＣＰＨ２及び下限規格信号ＣＰＬ２をコンパレータ３２に出力する。つまり、制御装置３０は、コンパレータ３１及び３２における端子ＣＰＨ及びＣＰＬの電位を設定する。また、制御装置３０は、コンパレータ３１及び３２からテスト信号ＴＥＳＴＰ及びＴＥＳＴＮを受け、該信号に基づいて半導体集積回路１における差動出力回路１０が正常に動作しているか否かを判断する。なお、制御装置３０は、記憶装置（図示せず）に記憶されたプログラムに従って、上述した半導体試験方法を実行するように構成されても良い。
【００４９】
コンパレータ３１は、端子ＣＰＨで上限規格信号ＣＰＨ１を、端子ＣＰＬで下限規格信号ＣＰＬ１を、端子ＩＮで差動出力信号ＯＵＴＰをそれぞれ受け、差動出力信号ＯＵＴＰの電位と上限規格信号ＣＰＨ１の電位との比較、及び差動出力信号ＯＵＴＰの電位と下限規格信号ＣＰＬ１の電位との比較を行う。コンパレータ３１は、該比較結果に基づいてテスト信号ＴＥＳＴＰを生成し、該テスト信号ＴＥＳＴＰを制御装置３０に出力する。上限規格信号ＣＰＨ１の電位は、制御装置３０によって、下限規格信号ＣＰＬ１の電位よりも高く設定される。コンパレータ３１は、差動出力信号ＯＵＴＰの電位が上限規格信号ＣＰＨ１の電位より高い場合、差動出力信号ＯＵＴＰの電位が所望の電位よりも高い（即ち“ＨＦＡＩＬ”）と判断する。また、コンパレータ３１は、差動出力信号ＯＵＴＰの電位が下限規格信号ＣＰＬ１の電位より低い場合、差動出力信号ＯＵＴＰの電位が所望の電位よりも低い（即ち“ＬＦＡＩＬ”）と判断する。さらに、コンパレータ３１は、差動出力信号ＯＵＴＰの電位が、上限規格信号ＣＰＨ１の電位と、下限規格信号ＣＰＬ１の電位の間にある場合、差動出力信号ＯＵＴＰの電位は所望の電位にある（即ち“ＰＡＳＳ”）と判断する。コンパレータ３１は、上述した判断を行った後に、該判断結果に基づいてテスト信号ＴＥＳＴＰを生成し、該信号を制御装置３０に出力する。
【００５０】
コンパレータ３２は、端子ＣＰＨで上限規格信号ＣＰＨ２を、端子ＣＰＬで下限規格信号ＣＰＬ２を、端子ＩＮで差動出力信号ＯＵＴＮをそれぞれ受け、差動出力信号ＯＵＴＮの電位と上限規格信号ＣＰＨ２の電位との比較、及び差動出力信号ＯＵＴＮの電位と下限規格信号ＣＰＬ２の電位との比較を行う。コンパレータ３２は、該比較結果に基づいてテスト信号ＴＥＳＴＮを生成し、該信号を制御装置３０に出力する。なお、コンパレータ３２の動作については、コンパレータ３１と同様であるため、説明を省略する。
【００５１】
なお、半導体試験装置３が、差動出力信号ＯＵＴＰ及びＯＵＴＮの電位を測定することによって、差動電圧ＶＯＤ及び同相電圧ＶＯＣが許容範囲内にあるか否かを判断するための手順乃至は処理については後述する。
【００５２】
図２は、本発明の一実施形態における半導体試験方法における各種信号と時間経過との関係を示す図である。具体的には、同図は、本発明の一実施形態における半導体試験方法における、差動出力信号ＯＵＴＰ及びＯＵＴＮの電位、差動電圧ＶＯＤ、同相電圧ＶＯＣ、上限規格信号ＣＰＨ１及びＣＰＨ２に設定される電位及び下限規格信号ＣＰＬ１及びＣＰＬ２に設定される電位と、時間経過との関係を示している。
【００５３】
図中、“ＶＯＨＨ”及び“ＶＯＨＬ”は、差動出力信号ＯＵＴＰ又はＯＵＴＮの電位が“ＶＯＨ”である場合に、当該“ＶＯＨ”が許容される上限規格信号ＣＰＨ１の電位及び下限規格信号ＣＰＬ１の電位である。また、“ＶＯＬＨ”及び“ＶＯＬＬ”は、差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が“ＶＯＬ”である場合に、当該“ＶＯＬ”が許容される上限規格信号ＣＰＨ２の電位及び下限規格信号ＣＰＬ２の電位である。
【００５４】
同図に示すように、半導体試験装置３による試験中、制御装置３０の制御の下、差動出力信号ＯＵＴＰ及びＯＵＴＮの電位は、相補の関係となるように遷移する。即ち、差動出力信号ＯＵＴＰの電位が“ＶＯＨ”から“ＶＯＬ”に遷移する場合、差動出力信号ＯＵＴＮの電位は“ＶＯＬ”から“ＶＯＨ”に遷移し、差動出力信号ＯＵＴＰの電位が“ＶＯＬ”から“ＶＯＨ”に遷移する場合、差動出力信号ＯＵＴＮの電位は“ＶＯＨ”から“ＶＯＬ”に遷移する。また、同図に示すように、“ＶＯＨＨ”及び“ＶＯＨＬ”は、その間に“ＶＯＨ”が収まるように設定され、また、“ＶＯＬＨ”及び“ＶＯＬＬ”は、その間に“ＶＯＬ”が収まるように設定される。また、同相電圧ＶＯＣは、差動差動出力信号ＯＵＴＰ及びＯＵＴＮの電位の遷移に応じて、該信号の間の中間電位となるように遷移し、差動電圧ＶＯＤは該信号の間の電位差となるように遷移する。
【００５５】
図３は、本発明の一実施形態に係る半導体試験方法における差動出力信号の電位の関係を示す図である。具体的には、同図は、本実施形態に係る半導体試験方法において差動出力回路１０が正常に動作する差動電圧ＶＯＤ及び同相電圧ＶＯＣの許容範囲と、該回路の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位との関係を示す図である。
【００５６】
同図に示すように、横軸を“ＶＯＨ”、縦軸を“ＶＯＬ”とする仮想平面内において、差動出力回路１０が正常に動作するとされる差動電圧ＶＯＤ及び同相電圧ＶＯＣの許容範囲は、典型的には、下記に示す式３及び式５の交点Ａと、式４及び式５の交点Ｂと、式３及び式６の交点Ｃと、式４と式６の交点Ｄとで形成される正常動作範囲αとして示される。
ＶＯＬ＜＝ＶＯＨ−ＶＯＤｍｉｎ    …＜式３＞
ＶＯＬ＞＝ＶＯＨ−ＶＯＤＭＡＸ    …＜式４＞
ＶＯＬ＞＝２×ＶＯＣｍｉｎ−ＶＯＨ    …＜式５＞
ＶＯＬ＜＝２×ＶＯＣＭＡＸ−ＶＯＨ    …＜式６＞
ただし、ＶＯＤｍｉｎは差動電圧ＶＯＤの許容範囲における下限値、ＶＯＤＭＡＸは、差動電圧ＶＯＤの許容範囲における上限値、ＶＯＣｍｉｎは同相電圧ＶＯＣの許容範囲における下限値、ＶＯＣＭＡＸは同相電圧ＶＯＣの許容範囲における上限値である。
【００５７】
なお、本例では、差動電圧ＶＯＤ及び同相電圧ＶＯＣの許容範囲における中央値は、正常動作範囲αの中心である。
【００５８】
今、差動出力回路１０が、電位がそれぞれ“ＶＯＨ”及び“ＶＯＬ”である差動出力信号ＯＵＴＰ及びＯＵＴＮを出力する場合を仮定する。斯かる場合、電位ＶＯＨ及びＶＯＬが電位判定範囲β内にあれば、電位判定範囲βが正常動作範囲αに含まれることから、電位ＶＯＨ及びＶＯＬは適正であると判定することができる。
【００５９】
即ち、コンパレータ３１は差動出力信号ＯＵＴＰの電位ＶＯＨが電位判定範囲β内にあるか否かを判断するともに、コンパレータ３２は差動出力信号ＯＵＴＮの電位ＶＯＬが電位判定範囲β内にあるか否かを判断する。より具体的には、制御装置３０は、コンパレータ３１に入力すべき上限規格信号ＣＰＨ１及び下限規格信号ＣＰＬ１の電位を“ＶＯＨＨ”及び“ＶＯＨＬ”にそれぞれ設定するとともに、コンパレータ３２に入力すべき上限規格信号ＣＰＨ２及び下限規格信号ＣＰＬ２の電位を“ＶＯＬＨ”及び“ＶＯＬＬ”にそれぞれ設定し、これにより、コンパレータ３１は、該設定された電位ＶＯＨＨ及びＶＯＨＬと電位ＶＯＨとを比較するとともに、コンパレータ３２は、該設定された電位ＶＯＬＨ及びＶＯＬＬと電位ＶＯＬとを比較する。なお、“ＶＯＨＨ”及び“ＶＯＨＬ”のそれぞれは、式３乃至式６によって示される“ＶＯＨ”が取り得る範囲内に設定され、また、“ＶＯＬＨ”及び“ＶＯＬＬ”のそれぞれは、式３乃至式６によって示される“ＶＯＬ”が取り得る範囲内に設定される。
【００６０】
次に、半導体集積回路１における差動出力回路１０に対する試験方法を、図１及び図４乃至図６を参照しつつ説明する。図４は、本発明の一実施形態に係る半導体試験方法における差動出力信号の電位の判定方法を説明するための図である。具体的には、同図は、差動出力回路の差動電圧ＶＯＤ及び同相電圧ＶＯＣの正常動作範囲αにおいて電位判定範囲βをスイープさせることにより差動出力回路１０の動作試験を行う様子を示している。また、図５及び図６は、本発明の一実施形態に係る半導体試験方法における、半導体試験装置の動作を概略的に説明するためのフローチャートである。
【００６１】
図４において、点Ａ、点Ｂ、点Ｃ及び点Ｄに関しては図３において示したものと同じである。また、点Ｅは、電位ＶＯＨＬ及びＶＯＬＬで特定される点として定義され、点Ｆは電位ＶＯＨＬ及びＶＯＬＨで特定される点として定義され、点Ｇは、電位ＶＯＨＨ及びＶＯＬＬで特定される点として定義され、点Ｈは、電位ＶＯＨＨ及びＶＯＬＨで特定される点として定義される。
【００６２】
さらに、同図における、点Ｅ、点Ｆ、点Ｇ及び点Ｈのうち、点Ｅ（ｉ）、点Ｆ（ｉ）、点Ｇ（ｉ）及び点Ｈ（ｉ）は、上述した定義に加えて、式３及び式４を満たすようにそれぞれ定義される（ただし、ｉは０からｎまでの数である）。なお、本実施形態においては、点Ｅ（０）が、点Ａ及び点Ｂを結ぶ線分の中点に位置されるように、点Ｆ（０）、点Ｇ（０）及び点Ｈ（０）が位置されるものとするが、これに限られるものではない。さらに、同図においては、点Ｂの“ＶＯＨ”は、点Ｃの“ＶＯＨ”よりも小さいものとする。
【００６３】
図５を参照して、まず、半導体試験装置３は、各種制御信号の電位や制御に使用される値の初期化を行う。即ち、半導体試験装置３は、電位判定範囲βを点Ｅ（０）、点Ｆ（０）、点Ｇ（０）及び点Ｈ（０）で囲まれる領域に設定するため、電位ＶＯＨＨを“ＶＯＨＨ（０）”に、電位ＶＯＨＬを“ＶＯＨＬ（０）”に、電位ＶＯＬＨを“ＶＯＬＨ（０）”に、電位ＶＯＬＬを“ＶＯＬＬ（０）”にそれぞれに設定する（図４参照）（Ｓ５０１）。
【００６４】
次に、半導体試験装置３は、差動出力回路１０が出力する差動出力信号ＯＵＴＰ及びＯＵＴＮの電位と、ステップＳ５０１で設定した電位ＶＯＨＨ、ＶＯＨＬ、ＶＯＬＨ及びＶＯＬＬとをそれぞれ比較し、該比較結果に基づいて、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正であるか否かを判断する（Ｓ５０２：処理Ａ）。半導体試験装置３は、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正であると判断する場合、該判断結果を図示しない入出力装置に出力し、試験を終了する（端子１）。出力装置は、例えば、ディスプレイや、プリンタ、アラーム、記憶装置であるが、汎用のコンピュータであっても良い。一方、半導体試験装置３は、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正でないと判断する場合ステップＳ５０３の処理を行う。処理Ａの詳細については図６を参照して説明される。
【００６５】
次に、半導体試験装置３は、“ＶＯＨＨ”、“ＶＯＨＬ”、“ＶＯＬＨ”、及び“ＶＯＬＬ”を、それぞれスイープ値ＳＷＰ分だけ上昇させる（Ｓ５０３）。半導体試験装置３は、“ＶＯＨＨ”及び“ＶＯＬＨ”が式６を満たすか否かを判断する（Ｓ５０４）。半導体試験装置３は、該電位が式６を満たすと判断する場合（Ｓ５０４のＹｅｓ）、ステップＳ５０２の処理に戻る。一方、半導体試験装置３は、該電位が式６を満たさないと判断する場合（Ｓ５０４のＮｏ）、半導体試験装置３は差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正でないと判断し、該判断結果を図示しない入出力装置に出力し（Ｓ５０５）試験を終了する。
【００６６】
図６は、本発明の一実施形態に係る半導体試験方法における半導体試験装置の動作を概略的に説明するためのフローチャートであり、図５におけるステップＳ５０２の処理の詳細を示している。
【００６７】
同図を参照して、まず半導体試験装置３は、上述したようにコンパレータ３１に入力される上限規格信号ＣＰＨ１及び下限規格信号ＣＰＬ１の電位を、それぞれ“ＶＯＨＨ”及び“ＶＯＨＬ”に設定し、コンパレータ３２に入力される上限規格信号ＣＰＨ２及び下限規格信号ＣＰＬ２の電位を、それぞれ“ＶＯＬＨ”及び“ＶＯＬＬ”に設定する（Ｓ６０１）。次に、差動出力回路１０は、差動出力信号ＯＵＴＰ及びＯＵＴＮの電位を、それぞれ“ＶＯＨ”側及び“ＶＯＬ”側に遷移させる（Ｓ６０２）。続いて、半導体試験装置３は、差動出力信号ＯＵＴＰの電位ＶＯＨが、“ＶＯＨＬ”から“ＶＯＨＨ”までの範囲内であるか否かを判断する（Ｓ６０３）。半導体試験装置３は、該電位が該範囲内でないと判断する場合（Ｓ６０３のＮｏ）、処理Ａを終了し、元のフローに戻る。
【００６８】
一方、半導体試験装置３は、該電位が該範囲内であると判断する場合（Ｓ６０３のＹｅｓ）、差動出力信号ＯＵＴＮの電位ＶＯＬが、“ＶＯＬＬ”から“ＶＯＬＨ”までの範囲内であるか否かを判断する（Ｓ６０４）。半導体試験装置３は、該電位が該範囲内であると判断する場合（Ｓ６０４のＹｅｓ）、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正であると判断し該判断結果を入出力装置に出力し（Ｓ６０５）、処理Ａを終了し、端子１に進む。一方、半導体試験装置３は、該電位が該範囲内でないと判断する場合（Ｓ６０４のＮｏ）、処理Ａを終了し、元のフローに戻る。
【００６９】
なお、本実施形態においては、差動出力信号ＯＵＴＰ及びＯＵＴＮがそれぞれ“ＶＯＨ”及び“ＶＯＬ”である場合の試験方法について説明した。しかしながら、本実施形態に係る半導体試験装置３は、差動出力信号ＯＵＴＰ及びＯＵＴＮがそれぞれ“ＶＯＬ”及び“ＶＯＨ”の場合においても、略同じ手順で試験を実施することができる。
【００７０】
なお、本実施形態においては、“ＶＯＨＨ”、“ＶＯＨＬ”、“ＶＯＬＨ”及び“ＶＯＬＬ”のスイープは、上述したような、電位上昇方向に限られるものではない。例えば、本実施形態においては、“ＶＯＨＨ”、“ＶＯＨＬ”、“ＶＯＬＨ”及び“ＶＯＬＬ”は電位下降方向にスイープされても良い。
【００７１】
上述したように、本実施形態に係る試験方法においては、半導体試験装置３は、コンパレータ３１及び３２によって、差動出力回路１０における差動出力信号ＯＵＴＰ及びＯＵＴＮの電位と、上限規格信号ＣＰＨ１及びＣＰＨ２の電位と、下限規格信号ＣＰＬ１及びＣＰＬ２の電位との比較によって、差動電圧ＶＯＤ及び同相電圧ＶＯＣが許容範囲内にあるか否かを判断するため、半導体試験装置３は、専用の試験回路を必要とせず、また、短時間で差動電圧ＶＯＤ及び同相電圧ＶＯＣの測定を実現することができる。
【００７２】
また、本実施形態に係る試験方法においては、半導体試験装置３は、“ＶＯＨＨ”及び“ＶＯＬＨ”が式６を満たす間、“ＶＯＨＨ”、“ＶＯＨＬ”、“ＶＯＬＨ”及び“ＶＯＬＬ”をスイープ値ＳＷＰ分だけ変更しながら、複数回試験を実施することによって、上述した電位判定範囲βによって正常動作範囲αを走査することができる（図４参照）。従って、半導体試験装置３は、差動出力回路１０に対して、高精度な試験を実施することができる。
【００７３】
［第２の実施形態］
半導体集積回路１における差動出力回路１０の試験を、上述した図１及び図６、並びに図７及び図８を参照しつつ説明する。図７は、本発明の一実施形態に係る半導体試験方法を示す図である。具体的には、同図は、差動出力回路の差動電圧ＶＯＤ及び同相電圧ＶＯＣの正常動作範囲αにおいて電位判定範囲βをスイープさせることにより差動出力回路１０の動作試験を行う様子を示している。本実施形態においては、点Ｆ（０）は点Ａ及び点Ｃを結ぶ線分の中点に位置され、点Ｇ（０）は点Ｂ及び点Ｄを結ぶ線分の中点に位置されるように、点Ｅ（０）及び点Ｈ（０）が位置されるものとするが、これに限られるものではない。さらに、同図における、点Ｅ、点Ｆ、点Ｇ及び点Ｈのうち、点Ｅ（ｉ）、点Ｆ（ｉ）、点Ｇ（ｉ）及び点Ｈ（ｉ）は、上述した定義に加えて、式３及び式４を満たすようにそれぞれ定義される（ただし、ｉは０からｎまでの数である）。なお、同図においては、点Ｂの“ＶＯＨ”は、点Ｃの“ＶＯＨ”よりも小さいものとする。また、図８は、本発明の一実施形態に係る半導体試験方法における半導体試験装置の動作を概略的に説明するためのフローチャートである。
【００７４】
図８を参照して、まず、半導体試験装置３は、各種制御信号の電位や制御に使用される値の初期化を行う。即ち、電位判定範囲βを点Ｅ（０）、点Ｆ（０）、点Ｇ（０）及び点Ｈ（０）で囲まれる領域に設定するため、電位ＶＯＨＨを“ＶＯＨＨ（０）”に、電位ＶＯＨＬを“ＶＯＨＬ（０）”に、電位ＶＯＬＨを“ＶＯＬＨ（０）”に、電位ＶＯＬＬを“ＶＯＬＬ（０）”にそれぞれに設定する（図７参照）（Ｓ８０１）。
【００７５】
次に、半導体試験装置３は、差動出力回路１０が出力する差動出力信号ＯＵＴＰ及びＯＵＴＮの電位と、ステップＳ８０１で設定した電位ＶＯＨＨ、ＶＯＨＬ、ＶＯＬＨ及びＶＯＬＬとをそれぞれ比較し、該比較結果に基づいて、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正であるか否かを判断する（Ｓ８０２：処理Ａ）。半導体試験装置３は、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正であると判断する場合、該判断結果を図示しない入出力装置に出力し、試験を終了する。一方、半導体試験装置３は、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正でないと判断する場合、ステップＳ８０３の処理を行う。該処理の詳細については図６を参照して説明されているので、ここでは説明を省略する。
【００７６】
次に、半導体試験装置３は、スイープ値ＳＷＰに所定の差分値ΔＤを加算する（Ｓ８０３）。続いて、半導体試験装置３は、“ＶＯＨＨ”、“ＶＯＨＬ”、“ＶＯＬＨ”及び“ＶＯＬＬ”をスイープ値ＳＷＰだけ下降させる（Ｓ８０４）。半導体試験装置３は、“ＶＯＨＨ”及び“ＶＯＬＨ”が式５を満たすか否かを判断する（Ｓ８０５）。半導体試験装置３は、該電位が式５を満たさないと判断する場合（Ｓ８０５のＮｏ）、半導体試験装置３は差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正でないと判断し、該判断結果を入出力装置に出力し（Ｓ８１０）、試験を終了する。一方、半導体試験装置３は、該電位が式５を満たすと判断する場合（Ｓ８０５のＹｅｓ）、ステップＳ８０６の処理に進む。
【００７７】
次に、半導体試験装置３は、差動出力回路１０が出力する差動出力信号ＯＵＴＰ及びＯＵＴＮの電位と、ステップＳ８０４で設定した電位ＶＯＨＨ、ＶＯＨＬ、ＶＯＬＨ及びＶＯＬＬとをそれぞれ比較し、該比較結果に基づいて、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正であるか否かを判断する（Ｓ８０６：処理Ａ）。半導体試験装置３は、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正であると判断する場合、該判断結果を図示しない入出力装置に出力し試験を終了する。一方、半導体試験装置３は、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正でないと判断する場合、ステップＳ８０７の処理を行う。該処理の詳細については図６を参照して説明されているので、ここでは説明を省略する。
【００７８】
半導体試験装置３は、スイープ値ＳＷＰに、差分値ΔＤを加算する（Ｓ８０７）。
【００７９】
次に、半導体試験装置３は、“ＶＯＨＨ”、“ＶＯＨＬ”、“ＶＯＬＨ”及び“ＶＯＬＬ”をスイープ値ＳＷＰ分だけ上昇させる（Ｓ８０８）。半導体試験装置３は、“ＶＯＨＬ”及び“ＶＯＬＬ”が式６を満たすか否かを判断する（Ｓ８０９）。半導体試験装置３は、該電位が式６を満たすと判断する場合（Ｓ８０９のＹｅｓ）、ステップＳ８０２の処理に進む。一方、半導体試験装置３は、該電位が式６を満たさないと判断する場合（Ｓ８０８のＮｏ）、半導体試験装置３は差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正でないと判断し該判断結果を入出力装置に出力し（Ｓ８１０）試験を終了する。
【００８０】
なお、本実施形態においては、“ＶＯＨＨ”、“ＶＯＨＬ”、“ＶＯＬＨ”及び“ＶＯＬＬ”のスイープは、上述したように、電位下降方向から始まることに限られるものではない。例えば、本実施形態おいては、“ＶＯＨＨ”、“ＶＯＨＬ”、“ＶＯＬＨ”及び“ＶＯＬＬ”のスイープは、電位上昇方向から始まっても良い。
【００８１】
また、本実施形態においては、差動出力信号ＯＵＴＰ及びＯＵＴＮがそれぞれ“ＶＯＨ”及び“ＶＯＬ”である場合の試験方法について説明した。しかしながら、本実施形態に係る半導体試験装置３は、差動出力信号ＯＵＴＰ及びＯＵＴＮがそれぞれ“ＶＯＬ”及び“ＶＯＨ”の場合においても、略同じ手順で試験を実施することができる。
【００８２】
上述したように、本実施形態に係る試験方法は、上述した第１の実施形態において、“ＶＯＨＨ”、“ＶＯＬＨ”、“ＶＯＨＬ”及び“ＶＯＬＬ”のスイープ方法を、一方向のスイープに代えて、一試験毎にスイープ方向を変更するようにし、さらに該電位のスイープの開始点を正常動作範囲αの端からではなく、正常動作範囲αの中央から行うように変更した試験方法である。上述したように、差動電圧ＶＯＤ及び同相電圧ＶＯＣの許容範囲内における中央値は、正常動作範囲αの中心として示されるため、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正である場合、該電圧は正常動作範囲αの中心付近となる傾向がある。
【００８３】
従って、本実施形態に係る試験方法は、正常動作範囲αの中心付近から測定を開始することによって、半導体集積回路１が正常に動作する場合、より少ない試験回数で“ＰＡＳＳ”という判断結果を得ることができる。従って、本実施形態に係る半導体試験装置３は、より短い時間で差動出力回路１０に対して試験を実施することができる。
【００８４】
図９は、本発明の一実施形態に係る半導体試験方法の変形例を説明するための図である。具体的には、同図は、差動出力回路の差動電圧ＶＯＤ及び同相電圧ＶＯＣの正常動作範囲αにおいて電位判定範囲βをスイープさせることにより差動出力回路１０の動作試験を行う様子を示している。また、図１０は、本発明の一変形例に係る半導体試験方法における半導体試験装置の動作を概略的に説明するためのフローチャートである。
【００８５】
図９において、点Ａ、点Ｂ、点Ｃ及び点Ｄに関しては、点Ｂの“ＶＯＨ”は、点Ｃの“ＶＯＨ”よりも大きいことを除いて、略同じである。本例では、同図において、点Ｉ、点Ｊ、点Ｋ及び点Ｌは、電位判定範囲βを形成する。また、点Ｉは電位ＶＯＨＬ及び電位ＶＯＬＬで特定される点として定義され、点Ｊは電位ＶＯＨＨ及び電位ＶＯＬＨで特定される点として定義され、点Ｋは電位ＶＯＨＬ及び電位ＶＯＬＨで特定される点として定義され、点Ｌは電位ＶＯＨＨ及び電位ＶＯＬＬで特定される点として定義される。
【００８６】
さらに、同図における、点Ｉ、点Ｊ、点Ｋ及び点Ｌのうち、点Ｉ（ｉ）、点Ｊ（ｉ）、点Ｋ（ｉ）及び点Ｌ（ｉ）は、上述した定義に加えて、式５及び式６を満たすようにそれぞれ定義される（ただし、ｉは０からｎまでの数である）。なお、本実施形態においては、点Ｉ（０）が、点Ａ及び点Ｂを結ぶ線分の中点に位置され、点Ｊ（０）が点Ｃ及び点Ｄを結ぶ線分の中点に位置されるように、点Ｋ（０）及び点Ｌ（０）が位置されるものとするが、これに限られるものではない。
【００８７】
図１０に示すように、本変形例に係る試験方法は、上述した第２の実施形態において、点Ｂの“ＶＯＨ”が点Ｃの“ＶＯＨ”よりも大きい場合に適応させたものである。本変形例に係る試験方法においては、第２の実施形態において、ステップＳ８０１、Ｓ８０４、Ｓ８０５、Ｓ８０８及びＳ８０９に代えて、ステップＳ１００１、Ｓ１００４、Ｓ１００５、Ｓ１００８及びＳ１００９が実施される。
【００８８】
半導体試験装置３は、各種制御信号の電位や制御に使用される値の初期化を行う。即ち、半導体試験装置３は、電位判定範囲βを点Ｉ（０）、点Ｊ（０）、点Ｋ（０）及び点Ｌ（０）で囲まれる領域に設定するため、電位ＶＯＨＨを“ＶＯＨＨ（０）”に、電位ＶＯＨＬを“ＶＯＨＬ（０）”に、電位ＶＯＬＨを“ＶＯＬＨ（０）”に、電位ＶＯＬＬを“ＶＯＬＬ（０）”にそれぞれ設定する（図９参照）（Ｓ１００１）。
【００８９】
また、半導体試験装置３は、“ＶＯＨＨ”及び“ＶＯＨＬ”をそれぞれスイープ値ＳＷＰ分だけ下降させ、“ＶＯＬＨ”及び“ＶＯＬＬ”をそれぞれスイープ値ＳＷＰ分だけ上昇させる（Ｓ１００４）。
【００９０】
また、半導体試験装置３は、“ＶＯＬＬ”及び“ＶＯＨＨ”が式３を満たすか否かを判断する（Ｓ１００５）。半導体試験装置３は、該電位が式３を満たさないと判断する場合（Ｓ１００５のＮｏ）、半導体試験装置３は差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正でないと判断し、該判断結果を図示しない入出力装置に出力し（Ｓ８１０）試験を終了する。一方、半導体試験装置３は、該電位が式３を満たすと判断する場合（Ｓ１００５のＹｅｓ）、ステップＳ８０６の処理に進む。
【００９１】
また、半導体試験装置３は、“ＶＯＨＨ”及び“ＶＯＨＬ”をそれぞれスイープ値ＳＷＰ分だけ上昇させ、“ＶＯＬＨ”及び“ＶＯＬＬ”をそれぞれスイープ値ＳＷＰ分だけ下降させる（Ｓ１００８）。
【００９２】
また、半導体試験装置３は、“ＶＯＬＬ”及び“ＶＯＨＨ”が式４を満たすか否かを判断する（Ｓ１００９）。半導体試験装置３は、該電位が式４を満たさないと判断する場合（Ｓ１００９のＮｏ）、半導体試験装置３は差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正でないと判断し、該判断結果を入出力装置に出力し（Ｓ８１０）試験を終了する。一方、半導体試験装置３は、該電位が式４を満たすと判断する場合（Ｓ１００９のＹｅｓ）、図８のステップＳ８０２の処理に進む。
【００９３】
なお、ステップＳ８０２、Ｓ８０３、Ｓ８０６、及びＳ８０７の詳細に関しては、上述した第２の実施形態と同じであるため、その説明を省略する。本実施形態に係る試験方法の変形例においては、半導体試験装置３は、点Ｂの“ＶＯＨ”が点Ｃの“ＶＯＨ”よりも大きい場合においても、より短い時間で差動出力回路１０に対して試験を実施することができる。
【００９４】
なお、本変形例においては、“ＶＯＨＨ”及び“ＶＯＨＬ”と、“ＶＯＬＨ”及び“ＶＯＬＬ”とのスイープは、上述したように、それぞれ電位下降昇方向及び電位上昇方向から始まることに限られるものではない。例えば、本実施形態おいては、“ＶＯＨＨ”及び“ＶＯＨＬ”と、“ＶＯＬＨ”及び“ＶＯＬＬ”とのスイープは、それぞれ電位上昇方向及び電位下降方向から始まっても良い。
【００９５】
また、本変形例においては、差動出力信号ＯＵＴＰ及びＯＵＴＮがそれぞれ“ＶＯＨ”及び“ＶＯＬ”である場合の試験方法について説明した。しかしながら、本変形例に係る半導体試験装置３は、差動出力信号ＯＵＴＰ及びＯＵＴＮがそれぞれ“ＶＯＬ”及び“ＶＯＨ”の場合においても、略同じ手順で試験を実施することができる。
【００９６】
本変形例に係るに係る試験方法は、第２の実施形態において、点Ｂの“ＶＯＨ”が点Ｃの“ＶＯＨ”よりも大きい場合においても、より少ない試験回数で“ＰＡＳＳ”という判断結果を得ることができる。従って、本変形例に係る半導体試験装置３は、より短い時間で差動出力回路１０に対して試験を実施することができる。
【００９７】
［第３の実施形態］
図１１は、本発明の一実施形態に係る半導体試験方法において、差動出力信号の電位の判定方法を説明するための図である。具体的には、同図は、差動出力回路１０の差動電圧ＶＯＤ及び同相電圧ＶＯＣの正常動作範囲αにおいて、電位判定範囲βでスイープさせることにより差動出力回路１０の動作試験を行う様子を示している。また、図１２は、本発明の一実施形態に係る半導体試験方法における半導体試験装置の動作を概略的に説明するためのフローチャートである。
【００９８】
図１１において、点Ａ、点Ｂ、点Ｃ及び点Ｄに関しては図３において示したものと同じである。本例では、同図において、上述した第１の実施形態と、第２の実施形態と同様に、点Ｅ、点Ｆ、点Ｇ及び点Ｈは、電位判定範囲βを形成する。同図において、点Ｅは電位ＶＯＨＬ及び電位ＶＯＬＬで特定される点として定義され、点Ｆは電位ＶＯＨＬ及び電位ＶＯＬＨで特定される点として定義され、点Ｇは電位ＶＯＨＨ及び電位ＶＯＬＬで特定される点として定義され、点Ｈは電位ＶＯＨＨ及び電位ＶＯＬＨで特定される点として定義される。
【００９９】
さらに、同図における、点Ｅ、点Ｆ、点Ｇ及び点Ｈのうち、点Ｅ（ｉ）、点Ｆ（ｉ）、点Ｇ（ｉ）及び点Ｈ（ｉ）は、上述した定義に加えて、式３及び式４を満たすようにそれぞれ定義される（ただし、ｉは０からｎまでの数である）。なお、本実施形態においては、点Ｈ（ｎ−１）が、点Ｃ及び点Ｄを結ぶ線分の中点に位置されるように、点Ｅ（ｎ−１）、点Ｆ（ｎ−１）及び点Ｇ（ｎ−１）が位置されるものとするが、これに限られるものではない。さらに、同図においては、点Ｂの“ＶＯＨ”は、点Ｃの“ＶＯＨ”よりも小さいものとする。
【０１００】
本実施形態に係る試験方法においては、半導体試験装置３は、例えば、上述した第１の実施形態におけるステップＳ５０４において、“ＶＯＨＨ”及び“ＶＯＬＨ”が式６を満たさない場合（Ｓ５０４のＮｏ）、式６の条件を満たすように、“ＶＯＨＨ”又は“ＶＯＬＨ”の何れかの値を減算して試験を続行する。
【０１０１】
即ち、本実施形態に係る試験方法において、“ＶＯＨＨ”、“ＶＯＨＬ”、“ＶＯＬＨ”及び“ＶＯＬＬ”がそれぞれ、図１１において、“ＶＯＨＨ（ｎ−１）”、“ＶＯＨＬ（ｎ−１）”、“ＶＯＬＨ（ｎ−１）”及び“ＶＯＬＬ（ｎ−１）”であるとする。斯かる場合、半導体試験装置３は、“ＶＯＨ”及び“ＶＯＬ”が、図１１における点Ｅ（ｎ−１）、Ｆ（ｎ−１）、Ｇ（ｎ−１）、及びＨ（ｎ−１）で形成される電位判定範囲βにあるか否かを判断する。半導体試験装置３は、“ＶＯＨ”及び“ＶＯＬ”が該電位判定範囲β内にないと判断する場合、半導体試験装置３は、“ＶＯＨＨ”、“ＶＯＨＬ”、“ＶＯＬＨ”及び“ＶＯＬＬ”をそれぞれ、“ＶＯＨＨ（ｎ）”、“ＶＯＨＬ（ｎ）”、“ＶＯＬＨ（ｎ−２）”及び“ＶＯＬＬ（ｎ）”に設定する。そして半導体試験装置３は、“ＶＯＨ”及び“ＶＯＬ”が図１１における、点Ｅ（ｎ＋１）、Ｆ（ｎ＋１）、Ｇ（ｎ＋１）及びＨ（ｎ＋１）で形成される電位判定範囲βにあるか否かを判断する。さらに、半導体試験装置３は、“ＶＯＨ”及び“ＶＯＬ”が該範囲内にないと判断する場合、半導体試験装置３は、“ＶＯＨＨ”、“ＶＯＨＬ”、“ＶＯＬＨ”及び“ＶＯＬＬ”をそれぞれ、“ＶＯＨＨ（ｎ＋１）”、“ＶＯＨＬ（ｎ＋１）”、“ＶＯＬＨ（ｎ−３）”及び“ＶＯＬＬ（ｎ＋１）”に設定する。そして半導体試験装置３は、“ＶＯＨ”及び“ＶＯＬ”が図１１における、点Ｅ（ｎ＋３）、Ｆ（ｎ＋３）、Ｇ（ｎ＋３）及びＨ（ｎ＋３）で形成される電位判定範囲βにあるか否かを判断する。半導体試験装置３は、“ＶＯＨＨ”が規定の値に達するまで上述の手順を繰り返す。なお、規定の値は、点Ｄの“ＶＯＨ”の値以下であれば、どのように決定されても良い。
【０１０２】
また、半導体試験装置３は、上述の手順と同様の手順で、“ＶＯＨ”及び“ＶＯＬ”が、点Ｅ（ｎ＋１）、Ｆ（ｎ＋２）、Ｇ（ｎ＋２）及びＨ（ｎ＋２）で形成される電位判定範囲βと、点Ｅ（ｎ＋３）、Ｆ（ｎ＋４）、Ｇ（ｎ＋４）及びＨ（ｎ＋４）で形成される電位判定範囲βにあるか否かを判断する。半導体試験装置３は、“ＶＯＬ”が規定の値に達するまで上述の手順を繰り返す。なお、規定の値は、点Ｃの“ＶＯＬ”の値以下であれば、どのように決定されても良い。
【０１０３】
本実施形態に係る試験方法において、半導体試験装置３が測定する“ＶＯＨ”及び“ＶＯＬ”の範囲は、図１１に示すような形状及び配置位置が動的に変化する電位判定範囲βに示される。従って、本実施形態に係る試験方法は、電位判定範囲βをさらに正常動作範囲αに近づけることができるため、半導体試験装置３は、差動出力回路１０に対して、さらに高精度な試験を実施することができる。以下において、本実施形態に係る試験方法の具体的な手順を図１、図６、図１１及び図１２を参照しつつ説明する。
【０１０４】
本実施形態に係る試験方法においては、上述した第１の実施形態において、ステップＳ５０５に代えて、ステップＳ１２０５乃至Ｓ１２１３が実施される。
【０１０５】
まず、半導体試験装置３は、第１の実施形態と同様のステップで差動出力回路１０の試験を行う（Ｓ５０１乃至Ｓ５０３）。半導体試験装置３は、“ＶＯＨＨ”及び“ＶＯＬＨ”が式４を満たすか否かを判断し（Ｓ５０４）、該電位が式４を満たすと判断する場合（Ｓ５０４のＹｅｓ）ステップＳ５０２の処理に戻る。一方、半導体試験装置３は、該電位が式４を満たさないと判断する場合（Ｓ５０４のＮｏ）ステップＳ１２０５の処理に進む。
【０１０６】
まず、半導体試験装置３は、ステップ値ＳＴＰを０に設定する（Ｓ１２０５）。そして、半導体試験装置３は、ステップ値ＳＴＰに２を加算し（Ｓ１２０６）、“ＶＯＬＨ”を（ＳＴＰ×ＳＷＰ）分だけ下降させる（Ｓ１２０７）。
【０１０７】
次に、半導体試験装置３は、差動出力回路１０が出力する差動出力信号ＯＵＴＰ及びＯＵＴＮの電位と、ステップＳ１２０７で設定した電位ＶＯＨＨ、ＶＯＨＬ、ＶＯＬＨ及びＶＯＬＬとをそれぞれ比較し、該比較結果に基づいて、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正であるか否かを判断する（Ｓ１２０８：処理Ａ）。半導体試験装置３は、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正であると判断する場合該判断結果を図示しない入出力装置に出力し試験を終了する（端子１）。一方、半導体試験装置３は、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正でないと判断する場合ステップＳ１２０９の処理に進む。該処理の詳細については図６を参照して説明されているので、ここでは説明を省略する。
【０１０８】
半導体試験装置３は、“ＶＯＬＨ”を（ＳＴＰ×ＳＷＰ）分だけ上昇させ、“ＶＯＨＨ”を（ＳＴＰ×ＳＷＰ）分だけ下降させる（Ｓ１２０９）。
【０１０９】
次に、半導体試験装置３は、差動出力回路１０が出力する差動出力信号ＯＵＴＰ及びＯＵＴＮの電位と、ステップＳ１２０９で設定した電位ＶＯＨＨ、ＶＯＨＬ、ＶＯＬＨ及びＶＯＬＬとをそれぞれ比較し、該比較結果に基づいて、差動出力回路１０が動作しているか否かを判断する（Ｓ１２１０：処理Ａ）。半導体試験装置３は、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正であると判断する場合該判断結果を図示しない入出力装置に出力し試験を終了する（端子１）。一方、半導体試験装置３は、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正でないと判断する場合ステップＳ１２１１の処理に進む。該処理の詳細については図６を参照して説明されているので、ここでは説明を省略する。
【０１１０】
半導体試験装置３は、“ＶＯＨＨ”を（（ＳＴＰ＋１）×ＳＷＰ）分だけ上昇させ、“ＶＯＨＬ”、“ＶＯＬＨ”及び“ＶＯＬＬ”をスイープ値ＳＷＰ分だけ上昇させる（Ｓ１２１１）。
【０１１１】
次に、半導体試験装置３は、“ＶＯＨＨ”が規定の値に達しているか否かを判断する（Ｓ１２１２）。半導体試験装置３は、“ＶＯＨＨ”が規定の値に達していないと判断する場合（Ｓ１２１２のＮｏ）ステップＳ１２０６の処理に戻り、“ＶＯＨ”が規定の値に達していると判断する場合（Ｓ１２１２のＹｅｓ）、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正でないと判断し該判断結果を図示しない入出力装置に出力し試験を終了する（Ｓ１２１３）。なお、規定の値は、点Ｄ（図１１参照）の“ＶＯＨ”の値以下であれば、どのように決定されても良い。
【０１１２】
本実施形態においては、“ＶＯＨＨ”、“ＶＯＨＬ”、“ＶＯＬＨ”及び“ＶＯＬＬ”のスイープは、上述したように、電位上昇方向から始まることに限られるものではない。例えば、本実施形態おいては、“ＶＯＨＨ”、“ＶＯＨＬ”、“ＶＯＬＨ”及び“ＶＯＬＬ”のスイープは、電位下降方向から始まっても良い。
【０１１３】
なお、本実施形態においては、差動出力信号ＯＵＴＰ及びＯＵＴＮがそれぞれ“ＶＯＨ”及び“ＶＯＬ”である場合の試験方法について説明した。しかしながら、本実施形態に係る半導体試験装置３は、差動出力信号ＯＵＴＰ及びＯＵＴＮがそれぞれ“ＶＯＬ”及び“ＶＯＨ”の場合においても、略同じ手順で試験を実施することができる。
【０１１４】
本実施形態に係る試験方法においては、正常動作範囲αをより広く走査できるように、電位判定範囲βの形状及び配置位置を変化させながら、差動出力回路１０の試験を行う。従って、本実施形態に係る試験方法にいては、半導体試験装置３は、差動出力回路１０に対して、さらに高精度な試験を実施することができる。
【０１１５】
［第４の実施形態］
図１３は、本発明の一実施形態に係る半導体試験方法において、差動出力信号の電位の判定方法を説明するための図である。具体的には、同図は、差動出力回路の差動電圧ＶＯＤ及び同相電圧ＶＯＣの正常動作範囲αにおいて電位判定範囲βをスイープさせることにより差動出力回路１０の動作試験を行う様子を示している。
【０１１６】
同図において、点Ａ、点Ｂ、点Ｃ及び点Ｄに関しては図３において示したものと同じである。本例では、同図において、点Ｅ、点Ｆ、点Ｇ及び点Ｈは、電位判定範囲βを形成する。同図において、点Ｅは電位ＶＯＨＬ及び電位ＶＯＬＬで特定される点として定義され、点Ｆは電位ＶＯＨＬ及び電位ＶＯＬＨで特定される点として定義され、点Ｇは電位ＶＯＨＨ及び電位ＶＯＬＬで特定される点として定義され、点Ｈは電位ＶＯＨＨ及び電位ＶＯＬＨで特定される点として定義される。
【０１１７】
さらに、同図における、点Ｅ、点Ｆ、点Ｇ及び点Ｈのうち、点Ｅ（０）、点Ｆ（０）、点Ｇ（０）及び点Ｈ（０）は、上述した定義に加えて、式３乃至式６を満たすようにそれぞれ定義される。なお、本実施形態においては、点Ｆ（０）及び点Ｇ（０）が、それぞれ点Ａ及び点Ｃを結ぶ線分の中点と、点Ｂ及び点Ｄを結ぶ線分の中点とに位置されるように、点Ｅ（０）及び点Ｈ（０）が位置されるものとするが、これに限られるものではない。さらに、同図においては、点Ｂの“ＶＯＨ”は、点Ｃの“ＶＯＨ”よりも小さいものとする。
【０１１８】
さらに、同図に示す仮想平面においては、“ＶＯＨＨ（０）”、“ＶＯＨＬ（０）”、“ＶＯＬＨ（０）”及び“ＶＯＬＬ（０）”で区切られる９つの領域ｉ乃至ｉｘが存在する。９つの領域ｉ乃至ｉｘは、典型的には下記に示す式７乃至９の何れか一つと、式１０乃至１２のうち何れか一つとによって示される。なお、“ＶＯＨＨ（０）”、“ＶＯＨＬ（０）”、“ＶＯＬＨ（０）”及び“ＶＯＬＬ（０）”は、上述したように、その組み合わせで、点Ｅ（０）、点Ｆ（０）、点Ｇ（０）及び点Ｈ（０）を特定する電位である。
ＶＯＬ＞＝ＶＯＬＨ（０）    …＜式７＞
ＶＯＬＬ（０）＜ＶＯＬ＜ＶＯＬＨ（０）    …＜式８＞
ＶＯＬ＜＝ＶＯＬＬ（０）    …＜式９＞
ＶＯＨ＞＝ＶＯＨＨ（０）    …＜式１０＞
ＶＯＨＬ（０）＜ＶＯＨ＜ＶＯＨＨ（０）    …＜式１１＞
ＶＯＨ＜＝ＶＯＨＬ（０）    …＜式１２＞
【０１１９】
領域ｉ乃至ｉｘは、それぞれ、該仮想平面において、式７及び１２と、式７及び１１と、式７及び１０と、式８及び１２と、式８及び１１と、式８及び１０と、式９及び１２と、式９及び１１と、式９及び１０とを満たす領域として定義される。
【０１２０】
本実施形態に係る試験方法においては、半導体試験装置３は、“ＶＯＨ”が式８を満たすか否かと、“ＶＯＬ”が式１１を満たすか否かを判断する。半導体試験装置３は、該判断結果に基づいて、“ＶＯＨ”及び“ＶＯＬ”が領域ｉ乃至ｉｘのどこにあるかを判断し、該電位が領域ｖにあると判断した場合、半導体試験装置３は差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正であると判断し試験を終了し、該電位が領域ｉ又はｉｘにあると判断した場合、半導体試験装置３は差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正でないと判断し試験を終了し、該電位がそれ以外の領域にあると判断した場合、該領域について、例えば上述した第３の実施形態を行う。
【０１２１】
本実施形態に係る、半導体集積回路１における差動出力回路１０の試験の具体的な手順を、図１、図６、図１３乃至図１５を参照しつつ説明する。図１４及び図１５は、本発明の一実施形態に係る半導体試験方法の動作を概略的に説明するためのフローチャートである。
【０１２２】
図１４に示すように、まず、半導体試験装置３は、各種制御信号の電位や制御に使用される値の初期化を行う（Ｓ１４０１）。即ち、半導体試験装置３は、電位判定範囲βを点Ｅ（０）、点Ｆ（０）、点Ｇ（０）及び点Ｈ（０）で囲まれる領域に設定するため、電位ＶＯＨＨを“ＶＯＨＨ（０）”に、電位ＶＯＨＬを“ＶＯＨＬ（０）”に、電位ＶＯＬＨを“ＶＯＬＨ（０）”に、電位ＶＯＬＬを“ＶＯＬＬ（０）”にそれぞれ設定する（図１３参照）。
【０１２３】
次に、半導体試験装置３は、“ＶＯＨ”及び“ＶＯＬ”が上述した領域ｉ乃至ｉｘのどこにあるかを判断する（Ｓ１４０２：処理Ｂ）。半導体試験装置３は、該判断結果に基づいて、半導体試験装置３は該電位が領域ｖにあると判断した場合、半導体試験装置３は差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正であると判断し、該判断結果を図示しない入出力装置に出力し試験を終了する（端子２）。また、半導体試験装置３は、該電位が領域ｉ又はｉｘにあると判断した場合、半導体試験装置３は差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正でないと判断し、該判断結果を図示しない入出力装置に出力し試験を終了する（端子２）。さらに、半導体試験装置３は、該電位がそれ以外の領域にあると判断した場合、所定の値である“ＬＤＩＲ”に１を設定し、ステップＳ１４０３の処理を行う。該処理の詳細については図１５を参照して説明される。
【０１２４】
次に、半導体試験装置３は、“ＬＤＩＲ”が１であるか否かを判断する（Ｓ１４０３）。半導体試験装置３は、該値が１でないと判断する場合（Ｓ１４０３のＮｏ）、ステップＳ１４０７の処理に進む。一方、半導体試験装置３は、該値が１であると判断する場合（Ｓ１４０３のＹｅｓ）、ステップＳ１４０４の処理を行う。
【０１２５】
即ち、半導体試験装置３は、“ＬＤＩＲ”が１であると判断する場合“ＶＯＨＨ”、“ＶＯＨＬ”、“ＶＯＬＨ”及び“ＶＯＬＬ”をそれぞれスイープ値ＳＷＰ分だけ下降させる（Ｓ１４０４）。半導体試験装置３は、“ＶＯＨＨ”及び“ＶＯＬＨ”が式５を満たすか否かを判断する（Ｓ１４０５）。半導体試験装置３は、該電位が式５を満たさないと判断する場合（Ｓ１４０５のＮｏ）、半導体試験装置３は差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正でないと判断し、該判断結果を入出力装置に出力し（Ｓ１４１０）、試験を終了する。一方、半導体試験装置３は、該電位が式５を満たすと判断する場合（Ｓ１４０５のＹｅｓ）ステップＳ１４０６の処理に進む。
【０１２６】
半導体試験装置３は、差動出力回路１０が出力する差動出力信号ＯＵＴＰ及びＯＵＴＮの電位と、ステップＳ１４０４で設定した電位ＶＯＨＨ、ＶＯＨＬ、ＶＯＬＨ及びＶＯＬＬとを比較し、該比較結果に基づいて、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正であるか否かを判断する（Ｓ１４０６：処理Ａ）。半導体試験装置３は、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正であると判断する場合、該判断結果を図示しない入出力装置に出力し試験を終了する（端子１）。一方、半導体試験装置３は、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正でないと判断する場合、ステップＳ１４０４の処理を行う。該処理の詳細については、図６を参照して説明されているので、ここでは説明を省略する。
【０１２７】
ステップ１４０３において、半導体試験装置３が“ＬＤＩＲ”が１でないと判断する場合の、処理について述べる。半導体試験装置３は、“ＶＯＨＨ”、“ＶＯＨＬ”、“ＶＯＬＨ”及び“ＶＯＬＬ”をそれぞれスイープ値ＳＷＰ分だけ上昇させる（Ｓ１４０７）。半導体試験装置３は、“ＶＯＨＨ”及び“ＶＯＬＨ”が式６を満たすか否かを判断する（Ｓ１４０８）。半導体試験装置３は、該電位が式６を満たさないと判断する場合（Ｓ１４０８のＮｏ）、半導体試験装置３は差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正でないと判断し該判断結果を図示しない入出力装置に出力し（Ｓ１４１０）試験を終了する。一方、半導体試験装置３は、該電位が式４を満たすと判断する場合（Ｓ１４０８のＹｅｓ）、ステップＳ１４０９の処理に進む。
【０１２８】
半導体試験装置３は、差動出力回路１０が出力する差動出力信号ＯＵＴＰ及びＯＵＴＮの電位と、ステップＳ１４０７で設定した電位ＶＯＨＨ、ＶＯＨＬ、ＶＯＬＨ及びＶＯＬＬとを比較し、該比較結果に基づいて、差動出力回路１０が動作しているか否かを判断する（Ｓ１４０９：処理Ａ）。半導体試験装置３は、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正であると判断する場合、該判断結果を図示しない入出力装置に出力し、試験を終了する（端子１）。一方、半導体試験装置３は、差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正でないと判断する場合、ステップＳ１４０７の処理を行う。該処理の詳細については図６を参照して説明されているので、ここでは説明を省略する。
【０１２９】
図１５は、本発明の一実施形態に係る半導体試験方法の動作を概略的に説明するためのフローチャートであり、図１４におけるステップＳ１４０２の処理の詳細を示している。
【０１３０】
同図を参照して、まず半導体試験装置３は、上述したようにコンパレータ３１における上限規格信号ＣＰＨ１及び下限規格信号ＣＰＬ１の電位を、それぞれ“ＶＯＨＨ”及び“ＶＯＨＬ”に設定し、コンパレータ３２における上限規格信号ＣＰＨ２及び下限規格信号ＣＰＬ２の電位を、それぞれ“ＶＯＬＨ”及び“ＶＯＬＬ”に設定する（Ｓ１５０１）。
【０１３１】
次に、差動出力回路１０は、差動出力信号ＯＵＴＰ及びＯＵＴＮの電位を、それぞれ“ＶＯＨ”側及び“ＶＯＬ”側に遷移させる（Ｓ１５０２）。
【０１３２】
次に、半導体試験装置３は、差動出力信号ＯＵＴＰ及びＯＵＴＮの電位ＶＯＨ及びＶＯＬが、上述した領域ｉ乃至ｉｘにどこにあるかを判断する（Ｓ１５０３）。具体的には、半導体試験装置３は、電位ＶＯＨ及びＶＯＬが、式７及び１２を満たすか否かと、式７及び１１を満たすか否かと、式７及び１０を満たすか否かと、式８及び１２を満たすか否かと、式８及び１１を満たすか否かと、式８及び１０を満たすか否かと、式９及び１２を満たすか否かと、式９及び１１を満たすか否かと、式９及び１０を満たすか否かと、を判断することによって、該電位が、領域ｉにあるか否かと、領域ｉｉにあるか否かと、領域ｉｉｉにあるか否かと、領域ｉｖにあるか否かと、領域ｖにあるか否かと、領域ｖｉにあるか否かと、領域ｖｉｉにあるか否かと、領域ｖｉｉｉにあるか否かと、領域ｉｘにあるか否かと、をそれぞれ判断する。
【０１３３】
半導体試験装置３は、該電位が領域ｉｉ乃至ｉｉｉ又は領域ｖｉにあると判断する場合、処理Ｂを終了し、元のフローに戻る。半導体試験装置３は、該電位が領域ｉｖ又は領域ｖｉｉ乃至ｖｉｉｉにあると判断する場合、さらに別の値である“ＬＤＩＲ”を１に設定し（Ｓ１５０４）、処理Ｂを終了し、元のフローに戻る。半導体試験装置３は、該電位が領域ｉ又はｉｘにあると判断する場合、半導体試験装置３は差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正でないと判断し（Ｓ１５０５）、該判断結果を図示しない入出力装置に出力し処理Ｂを終了し、端子２に進む。半導体試験装置３は、該電位が領域ｖにあると判断する場合、半導体試験装置３は差動出力回路１０の差動出力信号ＯＵＴＰ及びＯＵＴＮの電位が適正であると判断し（Ｓ１５０６）、該判断結果を図示しない入出力装置に出力し処理Ｂを終了し、端子２に進む。
【０１３４】
また、本実施形態においては、差動出力信号ＯＵＴＰ及びＯＵＴＮがそれぞれ“ＶＯＨ”及び“ＶＯＬ”である場合の試験方法について説明した。しかしながら、本実施形態に係る半導体試験装置３は、差動出力信号ＯＵＴＰ及びＯＵＴＮがそれぞれ“ＶＯＬ”及び“ＶＯＨ”の場合においても、略同じ手順で試験を実施することができる。
【０１３５】
本実施形態に係る試験方法においては、半導体試験装置３は、差動出力回路１０における差動電圧ＶＯＤ及び同相電圧ＶＯＣが、上述した仮想平面において定められる領域のどこに存在するかを判断し、該判断結果に基づいて該領域の付近から測定を開始することによって、半導体集積回路１が正常に動作する場合より少ない試験回数で“ＰＡＳＳ”という判断結果を得ることができる。従って、本実施形態に係る半導体試験装置３は、さらに短い時間で差動出力回路１０に対して試験を実施することができる。
【０１３６】
なお、上述した第１の実施形態、第２の実施形態、第３の実施形態及び第４の実施形態においては、その試験方法は単独で実現されるのみに限られず、それぞれ他の実施形態と同時に実現されても良い。
【０１３７】
上記各実施形態は、本発明を説明するための例示であり、本発明をこれらの実施形態にのみ限定する趣旨ではない。本発明は、その要旨を逸脱しない限り、さまざまな形態で実施することができる。
【０１３８】
例えば、本明細書に開示される方法においては、その結果に矛盾が生じない限り、ステップ、動作又は機能を並行して又は異なる順に実施しても良い。説明されたステップ、動作及び機能は、単なる例として提供されており、ステップ、動作及び機能のうちのいくつかは、発明の要旨を逸脱しない範囲で、省略でき、また、互いに結合させることで一つのものとしてもよく、また、他のステップ、動作又は機能を追加してもよい。
【０１３９】
また、本明細書では、さまざまな実施形態が開示されているが、一の実施形態における特定のフィーチャ（技術的事項）を、適宜改良しながら、他の実施形態に追加し、又は該他の実施形態における特定のフィーチャと置換することができ、そのような形態も本発明の要旨に含まれる。
【産業上の利用可能性】
【０１４０】
本発明は、半導体集積回路の分野に広く利用することができる。
【符号の説明】
【０１４１】
１…半導体集積回路
２…パフォーマンスボード
３…半導体試験装置
１０…差動出力回路
３０…制御装置
３１，３２…コンパレータ
【図１】
2015158377.tif 000003
【図２】
2015158377.tif 000004
【図３】
2015158377.tif 000005
【図４】
2015158377.tif 000006
【図５】
2015158377.tif 000007
【図６】
2015158377.tif 000008
【図７】
2015158377.tif 000009
【図８】
2015158377.tif 000010
【図９】
2015158377.tif 000011
【図１０】
2015158377.tif 000012
【図１１】
2015158377.tif 000013
【図１２】
2015158377.tif 000014
【図１３】
2015158377.tif 000015
【図１４】
2015158377.tif 000016
【図１５】
2015158377.tif 000017