(57)【要約】【課題】位相差を形成するための遮光層を有さない位相差画素において、位相差検出特性を像高に関わらず均一とすることができるようにする。【解決手段】固体撮像装置は、複数の画素が行列状に２次元配置された画素アレイ部を備える。画素アレイ部の一部の画素は、入射された光を受光して光電変換する第１の光電変換素子と第２の光電変換素子を有し、第１の光電変換素子の受光特性分布の中心位置と、第２の光電変換素子の受光特性分布の中心位置が、画素アレイ部の中心部と周辺部とで同一となるように構成される。本開示の技術は、例えば、固体撮像装置等に適用できる。【選択図】図９
2015216186.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が行列状に２次元配置された画素アレイ部を備え、
前記画素アレイ部の一部の前記画素は、入射された光を受光して光電変換する第１の光電変換素子と第２の光電変換素子を有し、
前記第１の光電変換素子の受光特性分布の中心位置と、前記第２の光電変換素子の受光特性分布の中心位置が、前記画素アレイ部の中心部と周辺部とで同一となるように構成される
固体撮像装置。
【請求項２】
前記受光特性分布の中心位置は、受光角度分布の重心位置である
請求項１に記載の固体撮像装置。
【請求項３】
前記第１の光電変換素子及び前記第２の光電変換素子は、前記画素アレイ部の中心部から周辺部になるに従い、主光線の角度に近い角度の被写体光が受光されなくなるように構成される
請求項１に記載の固体撮像装置。
【請求項４】
前記第１の光電変換素子及び前記第２の光電変換素子は、前記画素アレイ部の中心部から周辺部になるに従い、光軸中心から離れた位置に形成されることにより、主光線の角度に近い角度の被写体光が受光されなくなるように構成される
請求項３に記載の固体撮像装置。
【請求項５】
前記第１の光電変換素子と前記第２の光電変換素子の間には、絶縁層が形成されている
請求項１に記載の固体撮像装置。
【請求項６】
前記第１の光電変換素子及び前記第２の光電変換素子は、前記画素アレイ部の中心部から周辺部になるに従い、光軸中心から離れた位置に形成されており、
前記第１の光電変換素子と前記第２の光電変換素子の間の前記絶縁層が、前記第１の光電変換素子と前記第２の光電変換素子の間の距離に応じて形成されている
請求項５に記載の固体撮像装置。
【請求項７】
前記第１の光電変換素子または前記第２の光電変換素子と、前記絶縁層との間に、ピニング層が形成されている
請求項５に記載の固体撮像装置。
【請求項８】
前記画素は、
前記第１の光電変換素子と前記第２の光電変換素子で生成された電荷を一時的に保持する電荷保持部と、
前記電荷保持部の電荷をリセット電圧によりリセットするリセットトランジスタと
を少なくとも有し、
前記画素の前記リセットトランジスタの前記リセット電圧が、前記画素アレイ部の中心部から周辺部になるに従い、低く設定されるように構成される
請求項１に記載の固体撮像装置。
【請求項９】
前記画素は、
前記画素の選択を制御する選択トランジスタと、
前記選択トランジスタにより前記画素が選択された場合、前記電荷保持部の信号を画素信号として出力する出力トランジスタと
をさらに有する
請求項８に記載の固体撮像装置。
【請求項１０】
前記第１の光電変換素子と前記第２の光電変換素子の空乏化領域が前記リセット電圧に応じて小さくなることで、前記第１の光電変換素子の受光特性分布の中心位置と、前記第２の光電変換素子の受光特性分布の中心位置が、前記画素アレイ部の中心部と周辺部とで同一となるように構成される
請求項１に記載の固体撮像装置。
【請求項１１】
前記画素アレイ部は、前記画素の前記前記第１の光電変換素子で生成された電荷を列方向に転送する第１の垂直転送レジスタと、前記第２の光電変換素子で生成された電荷を列方向に転送する第２の垂直転送レジスタとを有する
請求項１に記載の固体撮像装置。
【請求項１２】
前記画素アレイ部では、マイクロレンズが画素単位で形成されている
請求項１に記載の固体撮像装置。
【請求項１３】
前記画素アレイ部では、マイクロレンズが複数の画素単位で形成されている
請求項１に記載の固体撮像装置。
【請求項１４】
第１の半導体基板と第２の半導体基板を積層して構成されている
請求項１に記載の固体撮像装置。
【請求項１５】
複数の画素が行列状に２次元配置された画素アレイ部を備え、
前記画素アレイ部の一部の前記画素は、入射された光を受光して光電変換する第１の光電変換素子と第２の光電変換素子を有し、
前記第１の光電変換素子の受光特性分布の中心位置と、前記第２の光電変換素子の受光特性分布の中心位置が、前記画素アレイ部の中心部と周辺部とで同一となるように構成される
固体撮像装置
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像装置および電子機器に関し、特に、位相差を形成するための遮光層を有さない位相差画素において、位相差検出特性を像高に関わらず均一とすることができるようにする固体撮像装置および電子機器に関する。
【背景技術】
【０００２】
遮光層により受光領域の一部を遮光して位相差を検出する位相差画素において、マイクロレンズを通過した被写体光の結像点の位置と、遮光層の開口端部の位置とを像高の変化に応じて異なるようにすることで、位相差検出特性を像高に関わらず均一とした固体撮像装置が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１８２３３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、１画素内で複数の受光領域を設け、それぞれから得られる信号に基づいて位相差を検出するタイプの位相差画素では、遮光層が存在しないため、特許文献１に開示の技術は採用できない。つまり、遮光層を有する画素では、特許文献１に開示の技術が適用できるが、遮光層がなく、受光領域を分割する画素では、特許文献１に開示の技術は採用できない。
【０００５】
本開示は、このような状況に鑑みてなされたものであり、位相差を形成するための遮光層を有さない位相差画素において、位相差検出特性を像高に関わらず均一とすることができるようにするものである。
【課題を解決するための手段】
【０００６】
本開示の第１の側面の固体撮像装置は、複数の画素が行列状に２次元配置された画素アレイ部を備え、前記画素アレイ部の一部の前記画素は、入射された光を受光して光電変換する第１の光電変換素子と第２の光電変換素子を有し、前記第１の光電変換素子の受光特性分布の中心位置と、前記第２の光電変換素子の受光特性分布の中心位置が、前記画素アレイ部の中心部と周辺部とで同一となるように構成される。
【０００７】
本開示の第２の側面の電子機器は、複数の画素が行列状に２次元配置された画素アレイ部を備え、前記画素アレイ部の一部の前記画素は、入射された光を受光して光電変換する第１の光電変換素子と第２の光電変換素子を有し、前記第１の光電変換素子の受光特性分布の中心位置と、前記第２の光電変換素子の受光特性分布の中心位置が、前記画素アレイ部の中心部と周辺部とで同一となるように構成される固体撮像装置を備える。
【０００８】
本開示の第１及び第２の側面においては、複数の画素が行列状に２次元配置された画素アレイ部の一部の前記画素は、入射された光を受光して光電変換する第１の光電変換素子と第２の光電変換素子を有し、前記第１の光電変換素子の受光特性分布の中心位置と、前記第２の光電変換素子の受光特性分布の中心位置が、前記画素アレイ部の中心部と周辺部とで同一となるように構成される。
【０００９】
固体撮像装置及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
【発明の効果】
【００１０】
本開示の第１及び第２の側面によれば、位相差を形成するための遮光層を有さない位相差画素において、位相差検出特性を像高に関わらず均一とすることができる。
【００１１】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１２】
【図１】本開示に係る電子機器としての撮像装置の構成例を示すブロック図である。
【図２】本開示に係る固体撮像装置の概略構成を示す図である。
【図３】固体撮像装置の撮像画素と位相差画素の断面構成を示す図である。
【図４】位相差画素の回路構成例を示す図である。
【図５】固体撮像装置の像高と主光線との関係について説明する図である。
【図６】像高とフォトダイオードとの関係について説明する図である。
【図７】像高とフォトダイオードとの関係について説明する図である。
【図８】位相差検出への口径蝕の影響について説明する図である。
【図９】第１の実施の形態のフォトダイオードの配置例を示す図である。
【図１０】位相差画素の第１の実施の形態の効果を説明する図である。
【図１１】位相差画素の第１の実施の形態のその他の構造例を示す図である。
【図１２】位相差画素の第１の実施の形態のその他の構造例を示す図である。
【図１３】位相差画素の第１の実施の形態のその他の構造例を示す図である。
【図１４】位相差画素の第２の実施の形態を示す図である。
【図１５】位相差画素の第２の実施の形態の効果を説明する図である。
【図１６】CCD固体撮像装置への適用例を示す図である。
【図１７】マイクロレンズのその他の構成例を示す図である。
【図１８】マイクロレンズのその他の構成例を示す図である。
【図１９】固体撮像装置の基板構成例を説明する図である。
【発明を実施するための形態】
【００１３】
以下、本開示を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．電子機器の構成例
２．固体撮像装置の概略構成例
３．位相差検出への口径蝕の影響について
４．位相差画素の第１の実施の形態（フォトダイオードの配置を変える形態）
５．位相差画素の第２の実施の形態（リセット電圧を変える形態）
６．CCDへの適用例
７．その他の応用例
【００１４】
＜１．電子機器の構成例＞
図１は、本開示に係る電子機器としての撮像装置の構成例を示すブロック図である。
【００１５】
図１に示される撮像装置１は、光学系１１、シャッタ装置１２、固体撮像装置１３、制御回路１４、信号処理回路１５、モニタ１６、およびメモリ１７を備えて構成される。撮像装置１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどであり、静止画像および動画像を撮像可能である。
【００１６】
光学系１１は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像装置１３に導き、固体撮像装置１３の受光面に結像させる。
【００１７】
シャッタ装置１２は、光学系１１および固体撮像装置１３の間に配置され、制御回路１４の制御に従って、固体撮像装置１３への光照射期間および遮光期間を制御する。
【００１８】
固体撮像装置１３は、光学系１１およびシャッタ装置１２を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像装置１３に蓄積された信号電荷は、制御回路１４から供給される駆動信号（タイミング信号）に従って転送される。固体撮像装置１３は、それ単体でワンチップとして構成されてもよいし、光学系１１ないし信号処理回路１５などと一緒にパッケージングされたカメラモジュールの一部として構成されてもよい。
【００１９】
制御回路１４は、固体撮像装置１３の転送動作、および、シャッタ装置１２のシャッタ動作を制御する駆動信号を出力して、固体撮像装置１３およびシャッタ装置１２を駆動する。
【００２０】
信号処理回路１５は、固体撮像装置１３から出力された画素信号に対して各種の信号処理を施す。信号処理回路１５が信号処理を施すことにより得られた画像（画像データ）は、モニタ１６に供給されて表示されたり、メモリ１７に供給されて記憶（記録）されたりする。
【００２１】
＜２．固体撮像装置の概略構成例＞
図２は、図１の固体撮像装置１３の概略構成を示している。
【００２２】
固体撮像装置１３は、半導体として例えばシリコン（Si）を用いた半導体基板３２に、画素２２が行列状に２次元配置されている画素アレイ部２３と、その周辺の周辺回路部とを有して構成される。周辺回路部には、垂直駆動回路２４、カラム信号処理回路２５、水平駆動回路２６、出力回路２７、制御回路２８などが含まれる。
【００２３】
画素アレイ部２３において、行列状に２次元配置された画素２２には、画像生成用の信号を生成する撮像画素２２Xと、焦点検出用の信号を生成する位相差画素２２Yとがある。位相差画素２２Yは、画素アレイ部２３内に、規則的に、または、ランダムに配置されている。図２の例では、数画素置きに位相差画素２２Yが配置されているが、例えば、一列または一行全てが位相差画素２２Yとなるように配置されてもよい。撮像画素２２Xと位相差画素２２Yの違いについては図３等を参照して後述する。
【００２４】
画素２２は、光電変換素子としてのフォトダイオードと、複数の画素トランジスタ（いわゆるMOSトランジスタ）を有して成る。複数の画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ、及び、増幅トランジスタの４つのMOSトランジスタで構成される。
【００２５】
また、画素２２は、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有される１つのフローティングディフージョン（浮遊拡散領域）と、共有される１つずつの他の画素トランジスタとから構成される。すなわち、共有画素では、複数の単位画素を構成するフォトダイオード及び転送トランジスタが、他の１つずつの画素トランジスタを共有して構成される。
【００２６】
制御回路２８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置１３の内部情報などのデータを出力する。すなわち、制御回路２８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路２４、カラム信号処理回路２５及び水平駆動回路２６などの動作の基準となるクロック信号や制御信号を生成する。そして、制御回路２８は、生成したクロック信号や制御信号を、垂直駆動回路２４、カラム信号処理回路２５及び水平駆動回路２６等に出力する。
【００２７】
垂直駆動回路２４は、例えばシフトレジスタによって構成され、画素駆動配線３０を選択し、選択された画素駆動配線３０に画素２２を駆動するためのパルスを供給し、行単位で画素２２を駆動する。すなわち、垂直駆動回路２４は、画素アレイ部２３の各画素２２を行単位で順次垂直方向に選択走査し、各画素２２の光電変換素子において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線２９を通してカラム信号処理回路２５に供給する。
【００２８】
カラム信号処理回路２５は、画素２２の列ごとに配置されており、１行分の各画素２２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路２５は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling：相関２重サンプリング)およびAD変換等の信号処理を行う。
【００２９】
水平駆動回路２６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路２５の各々を順番に選択し、カラム信号処理回路２５の各々から画素信号を水平信号線３１に出力させる。
【００３０】
出力回路２７は、カラム信号処理回路２５の各々から水平信号線３１を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路２７は、例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子３３は、外部と信号のやりとりをする。
【００３１】
以上のように構成される固体撮像装置１３は、CDS処理とAD変換処理を行うカラム信号処理回路２５が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。
【００３２】
この固体撮像装置１３は、図１の撮像装置１の他、撮像機能を備えた携帯電話機、または、撮像機能を備えたオーディオプレーヤといった各種の電子機器に搭載可能である。
【００３３】
＜画素の断面構成図＞
図３は、図１の固体撮像装置１３の撮像画素２２Xと位相差画素２２Yの断面構成を示す図である。
【００３４】
固体撮像装置１の撮像画素２２Xでは、半導体基板３２の、例えば、P型（第１導電型）の半導体領域４１に、N型（第２導電型）の半導体領域４２を形成することにより、フォトダイオードPDが、画素単位に形成されている。
【００３５】
一方、位相差画素２２Yでは、半導体基板３２のP型の半導体領域４１に、２つのN型の半導体領域４２A及び４２Bを形成することにより、１画素に対して、２つのフォトダイオードPD(A)及びPD(B)が形成されている。
【００３６】
ここで、２つのN型の半導体領域４２Aと半導体領域４２Bの間の内側（画素中心側）のP型の半導体領域４１の不純物濃度は、半導体領域４２Aと半導体領域４２Bの外側（画素境界側）のP型の半導体領域４１の不純物濃度よりも低く形成されている。換言すれば、フォトダイオードPD(A)及びPD(B)の内側のPN接合の濃度勾配は、フォトダイオードPD(A)及びPD(B)の外側のPN接合の濃度勾配よりも緩やかになるように形成されている。
【００３７】
半導体基板３２の表面側（図中下側）には、フォトダイオードPD,PD(A)、及びPD(B)に蓄積された電荷の読み出し等を行う複数の画素トランジスタと、複数の配線層と層間絶縁膜とからなる多層配線層が形成されている（いずれも図示せず）。
【００３８】
半導体基板３２の裏面側（図中上側）の界面には、例えば、シリコン酸化膜などによる反射防止膜（絶縁層）４３が形成されている。
【００３９】
反射防止膜４３の上側の画素境界部分には、遮光膜４４が形成されている。遮光膜４４は、光を遮光する材料であればよいが、遮光性が強く、かつ微細加工、例えばエッチングで精度よく加工できる材料が望ましい。遮光膜４４は、例えば、タングステン（Ｗ）、アルミニウム（Al）、銅（Cu）、チタン(Ti)、モリブデン(Mo)、ニッケル(Ni)などの金属膜で形成することができる。
【００４０】
遮光膜４４を含む反射防止膜４３の上には、TEOS膜等の酸化膜４５を介して、色フィルタ４６が形成されている。色フィルタ４６は、例えば顔料や染料などの色素を含んだ感光性樹脂を回転塗布することによって形成される。色フィルタ４６は、赤色（R）、緑色（G）、青色（B）の各色が、ベイヤ配列などの所定の配列で画素ごとに形成されている。
【００４１】
色フィルタ４６の上には、マイクロレンズ（オンチップレンズ）４７が形成されている。マイクロレンズ４７は、例えば、スチレン系樹脂、アクリル系樹脂、スチレン−アクリル共重合系樹脂、またはシロキサン系樹脂等の樹脂系材料で形成される。
【００４２】
撮像画素２２Xと位相差画素２２Yは以上のように構成されており、固体撮像装置１は、画素トランジスタが形成される半導体基板３２の表面側と反対側の裏面側から光が入射される裏面照射型のCMOS固体撮像装置である。
【００４３】
一般に、フォトダイオードの受光領域の右側半分や左側半分を遮光膜で遮光する構造の位相差画素がある。しかし、本実施の形態の位相差画素２２Yは、位相差を形成するための遮光膜を有さず、画素内に、分離された２つの光電変換素子、即ち、フォトダイオードPD(A)及びPD(B)が、形成されている。フォトダイオードPD(A)及びPD(B)は、形成位置が異なることにより、２つのフォトダイオードPD(A)及びPD(B)から生成される像に、ずれが発生する。この像のずれから、位相ずれ量を算出してデフォーカス量を算出し、撮影レンズを調整（移動）することで、オートフォーカスを達成することができる。
【００４４】
＜位相差画素の回路構成例＞
図４は、位相差画素２２Yの回路構成例を示している。
【００４５】
位相差画素２２Yは、フォトダイオードPD(A)及びPD(B)、転送トランジスタ６１A及び６１B、FD(フローティングディフュージョン)６２、リセットトランジスタ６３、増幅トランジスタ６４、および選択トランジスタ６５を有する。
【００４６】
フォトダイオードPD(A)及びPD(B)のそれぞれは、受光した光量に応じた電荷（信号電荷）を生成し、かつ、蓄積する。フォトダイオードPD(A)及びPD(B)のアノード端子は接地されており、カソード端子は転送トランジスタ６１A及び６１Bを介して、FD６２に接続されている。
【００４７】
転送トランジスタ６１Aは、転送信号TRX(A)によりオンされたとき、フォトダイオードPD(A)で生成された電荷を読み出し、FD６２に転送する。転送トランジスタ６１Bは、転送信号TRX（B）によりオンされたとき、フォトダイオードPD(B)で生成された電荷を読み出し、FD６２に転送する。
【００４８】
FD６２は、フォトダイオードPD(A)またはPD(B)から読み出された電荷を保持する。リセットトランジスタ６３は、リセット信号RSTによりオンされたとき、FD６２に蓄積されている電荷がドレイン（定電圧源Vdd）に排出されることで、FD６２の電位をリセットする。
【００４９】
増幅トランジスタ６４は、FD６２の電位に応じた画素信号を出力する。すなわち、増幅トランジスタ６４は、垂直信号線２９を介して接続されている定電流源としての負荷MOS（不図示）とソースフォロワ回路を構成し、FD６２に蓄積されている電荷に応じたレベルを示す画素信号が、増幅トランジスタ６４から選択トランジスタ６５を介してカラム信号処理回路２５に出力される。
【００５０】
選択トランジスタ６５は、選択信号SELにより位相差画素２２Yが選択されたときオンされ、位相差画素２２Yの画素信号を、垂直信号線２９を介してカラム信号処理回路２５に出力する。転送信号TRX(A)及びTRX(B)、選択信号SEL、及びリセット信号RSTが伝送される各信号線は、図２の画素駆動配線３０に対応する。
【００５１】
位相差画素２２Yは、以上のように構成することができるが、この構成に限定されるものではなく、その他の構成を採用することもできる。
【００５２】
例えば、図４の例では、フォトダイオードPD(A)及びPD(B)のそれぞれで生成された電荷が、同一のFD６２に転送され、垂直信号線２９を介してカラム信号処理回路２５に出力される構成とした。しかし、FD６２、リセットトランジスタ６３、増幅トランジスタ６４、および選択トランジスタ６５を、フォトダイオードPD(A)及びPD(B)のそれぞれに対応して別々に設け、フォトダイオードPD(A)及びPD(B)の信号電荷を同時にカラム信号処理回路２５に出力する構成としてもよい。
【００５３】
＜像高と主光線との関係＞
次に、図５を参照して、固体撮像装置１３の像高と主光線との関係について説明する。
【００５４】
図５には、撮像装置１の光学系１１による射出瞳Ｅ１と、固体撮像装置１３の画素アレイ部２３の受光面８１が示されている。
【００５５】
また、図５には、受光面８１における所定の位置Ｆ１乃至Ｆ４と、その位置Ｆ１乃至Ｆ４に対する主光線（中心Ｃ１を通過する４本の破線）とが示されている。
【００５６】
位置Ｆ１は、射出瞳Ｅ１の光軸に平行な主光線（角度が０°）が通過する受光面８１の位置である。位置Ｆ２は、光軸に対して約５°斜めな主光線が通過する位置であり、位置Ｆ３は、光軸に対して約１０°斜めな主光線が通過する位置であり、位置Ｆ４は、光軸に対して約１５°斜めな主光線が通過する位置である。ここで、光軸とは、光学系１１全体を通過する光束の代表となる直線であり、光学系１１の中心を結ぶ軸をいう。
【００５７】
このように、画素アレイ部２３内の像高（受光面８１上の光軸からの距離）に応じて、画素アレイ部２３内の各画素２２に入射する主光線の角度が変わる。より詳しくは、像高が大きくなるにつれ、主光線の角度が大きくなる。主光線は、射出瞳Ｅ１の中心Ｃ１を通過する光線であるため、位相差の検出を精度よく行うためには、位相差画素２２YのフォトダイオードPD(A)及びPD(B)の中心位置と、主光線の結像点（マイクロレンズ４７を通過した被写体光の結像点の中心）とを合わせる必要がある。
【００５８】
＜像高とフォトダイオードPD(A)及びPD(B)との関係＞
そのため、固体撮像装置１３では、図６に示されるように、位相差画素２２YのフォトダイオードPD(A)及びPD(B)の中心位置が、マイクロレンズ４７に入射する主光線の結像点Ｐ１１に合わせて配置される。
【００５９】
図６は、画素アレイ部２３の受光面８１における位置Ｆ１乃至Ｆ４と、位相差画素２２YのフォトダイオードPD(A)及びPD(B)の配置の関係を示す図である。
【００６０】
図６では、画素アレイ部２３内の光学系１１の中心（光軸）を通る位置Ｆ１における位相差画素２２Yが一番左に示され、右に向けて順に、位置Ｆ２乃至Ｆ４における位相差画素２２Yが示されている。
【００６１】
なお、図６では、位相差画素２２Yの構成のうち、フォトダイオードPD(A)及びPD(B)とマイクロレンズ４７以外の構成については図示が省略されている。
【００６２】
図６では、マイクロレンズ４７それぞれに入射する主光線のうち、マイクロレンズ４７の左端および右端を通過する光線が、破線により示されている。そして、マイクロレンズ４７に入射する主光線は、結像点Ｐ１１（主光線結像点Ｐ１１）に集束される。
【００６３】
また、図６では、マイクロレンズ４７の中心が２点鎖線で示されるとともに、位相差画素２２YのフォトダイオードPD(A)及びPD(B)の中心位置が１点鎖線で示されている。
【００６４】
固体撮像装置１３の画素アレイ部２３においては、マイクロレンズ４７が集光した光をフォトダイオードPD(A)及びPD(B)が漏れなく受光するように、像高が大きくなるにつれて、マイクロレンズ４７の中心位置が画素アレイ部２３の中心側にずれて配置される。
【００６５】
位相差画素２２YのフォトダイオードPD(A)及びPD(B)の中心位置は、マイクロレンズ４７に入射する主光線の結像点Ｐ１１の位置に配置される。
【００６６】
しかしながら、図６に示されるフォトダイオードPD(A)及びPD(B)の配置は、口径蝕に対して最適に配置された構造となっていない。口径蝕とは、画素アレイ部２３の周辺部に入射する光線が、有効口径（絞り径）いっぱいを通らず、絞りの前後にあるレンズの縁や枠などによって遮断され、結果として、画素アレイ部２３の周辺部の画素２２の光量が低下する現象をいう。
【００６７】
そのため、図６に示されるフォトダイオードPD(A)及びPD(B)の配置では、口径蝕の影響により、位相差検出の精度が低下することが考えられる。
【００６８】
＜３．位相差検出への口径蝕の影響について＞
そこで、図７及び図８を参照して、位相差検出への口径蝕の影響について説明する。
【００６９】
図７は、口径蝕の影響を示す射出瞳の模式図である。
【００７０】
図７では、図５の位置Ｆ１乃至Ｆ４における口径蝕が発生した射出瞳Ｅ１１乃至Ｅ１４が示されている。
【００７１】
受光面８１の位置Ｆ１の画素２２における射出瞳Ｅ１１は、口径蝕が発生しないため、レンズの形状（円形）に等しい形状になる。
【００７２】
これに対して、位置Ｆ２乃至Ｆ４のように、受光面８１上の位置が、画素アレイ部２３の中心部から周辺部になるに従い、レンズを通過して画素２２に入射する被写体光は、絞りの前後にあるレンズの縁や枠などにより遮断される（ケラレる）。このため、位置Ｆ２乃至Ｆ４の射出瞳Ｅ１２乃至Ｅ１４の形状は、画素アレイ部２３の中心部から周辺部になるに従い、円形から楕円形に変化してしまう。
【００７３】
また、図７では、画素２２が位相差画素２２Yである場合に、フォトダイオードPD(A)及びPD(B)のそれぞれで受光される被写体光が通過する領域を、異なる濃度で示している。
【００７４】
具体的には、射出瞳Ｅ１１乃至Ｅ１４において、濃い濃度（高濃度）が付された右側の領域は、位相差画素２２Yの左側のフォトダイオードPD(A)による受光される被写体光が通過する領域を示しており、薄い濃度（低濃度）が付された左側の領域は、位相差画素２２Yの右側のフォトダイオードPD(Ｂ)による受光される被写体光が通過する領域を示している。
【００７５】
また、位置J11A乃至J14Aは、射出瞳Ｅ１１乃至Ｅ１４において、フォトダイオードPD(A)による受光される被写体光が通過する高濃度領域の重心位置を示しており、位置J11B乃至J14Bは、フォトダイオードPD(B)による受光される被写体光が通過する低濃度領域の重心位置を示している。
【００７６】
射出瞳Ｅ１１乃至Ｅ１４において、フォトダイオードPD(A)とフォトダイオードPD(B)の被写体光通過領域の重心位置間の距離は、位相差画素２２Yの位相差検出特性を表す。位相差検出特性とは、位相差画素２２Yの信号に基づいて位相差を検出する際の精度であり、被写体光の分離の度合い（精度）が上昇すると、像のズレ量の計測が細かく行え、位相差検出の精度が向上する。したがって、フォトダイオードPD(A)とフォトダイオードPD(B)の被写体光通過領域の重心位置間の距離が大きいほど、位相差検出の精度が高い。
【００７７】
図７に示されるように、射出瞳Ｅ１１乃至Ｅ１４におけるフォトダイオードPD(A)とフォトダイオードPD(B)の被写体光通過領域の重心位置間の距離D１１乃至D１４は、画素アレイ部２３の中心部から周辺部になるに従い短くなっている。
【００７８】
図８は、フォトダイオードPD(A)及びPD(B)それぞれの受光特性分布であって、受光面８１上の位置Ｆ２乃至Ｆ４における、フォトダイオードPD(A)及びPD(B)それぞれの受光角度分布を示している。
【００７９】
受光角度分布は、横軸をマイクロレンズ４７に入射する光の入射角を示す軸とし、縦軸をフォトダイオードPD(A)またはPD(B)が生成する信号の出力（信号強度）を示す軸として表される。ここで、入射角は、マイクロレンズ４７の光軸に平行な光線を「０°」とし、また、画素分割方向（フォトダイオードPD(A)及びPD(B)では左右方向）において、左上から右下に向かう光線をプラス側の角度としている。
【００８０】
受光角度分布９１Aは、受光面８１の位置Ｆ１におけるフォトダイオードPD(A)の受光角度分布を示しており、受光角度分布９１Bは、受光面８１の位置Ｆ１におけるフォトダイオードPD(B)の受光角度分布を示している。受光角度分布９１A及び９１Bの平均値は、それぞれ、図７の重心位置J11A及びJ11Bに対応する。
【００８１】
受光角度分布９２Aは、受光面８１の位置Ｆ２におけるフォトダイオードPD(A)の受光角度分布を示しており、受光角度分布９２Bは、受光面８１の位置Ｆ２におけるフォトダイオードPD(B)の受光角度分布を示している。受光角度分布９２A及び９２Bの平均値は、それぞれ、図７の重心位置J12A及びJ12Bに対応する。
【００８２】
受光角度分布９３Aは、受光面８１の位置Ｆ３におけるフォトダイオードPD(A)の受光角度分布を示しており、受光角度分布９３Bは、受光面８１の位置Ｆ３におけるフォトダイオードPD(B)の受光角度分布を示している。受光角度分布９３A及び９３Bの平均値は、それぞれ、図７の重心位置J13A及びJ13Bに対応する。
【００８３】
受光角度分布９４Aは、受光面８１の位置Ｆ４におけるフォトダイオードPD(A)の受光角度分布を示しており、受光角度分布９４Bは、受光面８１の位置Ｆ４におけるフォトダイオードPD(B)の受光角度分布を示している。受光角度分布９４A及び９４Bの平均値は、それぞれ、図７の重心位置J14A及びJ14Bに対応する。
【００８４】
図７で示したように、口径蝕が発生すると、像高の増加に応じて射出瞳Ｅ１１乃至射出瞳Ｅ１４が小さくなる。すなわち、位相差画素２２Yに入射する被写体光の角度の範囲が、画素アレイ部２３の中心部から周辺部になるに従い、減少する。例えば、フォトダイオードPD(A)については、受光角度分布９１A乃至９４Aに示すように、入射角が小さい側の被写体光が受光されなくなる。フォトダイオードPD(B)については、受光角度分布９１B乃至９４Bに示すように、入射角が大きい側の被写体光が受光されなくなる。すなわち、口径蝕が発生する場合には、主光線の角度（光軸中心位置）から離れている角度の被写体光が受光されなくなる。
【００８５】
口径蝕により主光線の角度から離れている角度の被写体光が受光されなくなると、図７を参照して説明したように、位相差画素２２Yが受光する被写体光の重心位置（J11A乃至J14A及びJ11B乃至J14B）が、主光線の角度の側に移動してしまう。これにより、重心間の距離（Ｄ１１乃至Ｄ１４）が短くなり、位相差検出特性が、画素アレイ部２３内の位置（中心部、周辺部など）で異なってしまう。
【００８６】
このように、口径蝕の影響が考慮されない場合には、位相差検出特性が画素アレイ部２３内の位置（中心部、周辺部など）で異なってしまうため、位相差の検出精度が悪くなってしまう。
【００８７】
＜４．位相差画素の第１の実施の形態＞
＜第１の実施の形態のフォトダイオードPD(A)及びPD(B)の配置例＞
そこで、第１の実施の形態の固体撮像装置１３においては、口径蝕の影響を抑えるため、画素アレイ部２３の受光面８１における位置Ｆ１乃至Ｆ４において、図６に示した配置ではなく、図９に示すように、位相差画素２２YのフォトダイオードPD(A)及びPD(B)が形成されている。
【００８８】
図９は、第１の実施の形態の固体撮像装置１３における画素アレイ部２３の受光面８１上の位置Ｆ１乃至Ｆ４と、位相差画素２２YのフォトダイオードPD(A)及びPD(B)の配置の関係を示す図である。
【００８９】
第１の実施の形態の固体撮像装置１３では、図９に示されるように、受光面８１上の位置が位置Ｆ１、Ｆ２、Ｆ３、Ｆ４となるに従い、即ち、画素位置が画素アレイ部２３の中心部から周辺部になるに従い、フォトダイオードPD(A)とPD(B)との距離Ｒ１１乃至Ｒ１４が大きくなっている。換言すれば、画素位置が画素アレイ部２３の中心部から周辺部になるに従い、フォトダイオードPD(A)とPD(B)が光軸中心から離れた位置に形成されている。
【００９０】
図１０は、図９に示したフォトダイオードPD(A)及びPD(B)それぞれの受光角度分布を示している。
【００９１】
受光角度分布１０１Aは、受光面８１の位置Ｆ１におけるフォトダイオードPD(A)の受光角度分布を示しており、受光角度分布１０１Bは、受光面８１の位置Ｆ１におけるフォトダイオードPD(B)の受光角度分布を示している。
【００９２】
受光角度分布１０２Aは、受光面８１の位置Ｆ２におけるフォトダイオードPD(A)の受光角度分布を示しており、受光角度分布１０２Bは、受光面８１の位置Ｆ２におけるフォトダイオードPD(B)の受光角度分布を示している。
【００９３】
受光角度分布１０３Aは、受光面８１の位置Ｆ３におけるフォトダイオードPD(A)の受光角度分布を示しており、受光角度分布１０３Bは、受光面８１の位置Ｆ３におけるフォトダイオードPD(B)の受光角度分布を示している。
【００９４】
受光角度分布１０４Aは、受光面８１の位置Ｆ４におけるフォトダイオードPD(A)の受光角度分布を示しており、受光角度分布１０４Bは、受光面８１の位置Ｆ４におけるフォトダイオードPD(B)の受光角度分布を示している。
【００９５】
画素位置が画素アレイ部２３の中心部から周辺部になるに従い、フォトダイオードPD(A)とPD(B)が、光軸中心から離れた位置に形成されることにより、主光線の角度に近い角度の被写体光が受光されなくなる。また、図９に示したフォトダイオードPD(A)とPD(B)との距離Ｒ１１乃至Ｒ１４が大きくなるほど、主光線の角度に近い角度の受光されなくなる被写体光の光量が大きくなっている。
【００９６】
その結果、フォトダイオードPD(A)の受光角度分布１０１A乃至１０４Aの重心位置J21A乃至J24Aは同一の位置となり、また、フォトダイオードPD(B)の受光角度分布１０１B乃至１０４Bの重心位置J21B乃至J24Bは同一の位置となる。
【００９７】
言い換えると、重心位置J21A乃至J24Aが同一の位置となり、かつ、重心位置J21B乃至J24Bが同一の位置となるように、図９のフォトダイオードPD(A)とPD(B)との距離Ｒ１１乃至Ｒ１４が決定されて、配置されている。
【００９８】
これにより、画素アレイ部２３の受光面８１上の位置Ｆ１乃至Ｆ４における重心間の距離Ｄ２１乃至Ｄ２４も同一となる。
【００９９】
従って、第１の実施の形態の固体撮像装置１３によれば、位相差検出特性を像高に関わらず均一にすることができる。換言すれば、第１の実施の形態の固体撮像装置１３によれば、位相差検出特性が画素アレイ部２３内の位置（中心部、周辺部など）で異なることがないため、位相差の検出精度の悪化を抑制することができる。
【０１００】
＜第１の実施の形態の位相差画素２２Yのその他の構造例＞
次に、第１の実施の形態の位相差画素２２Yのその他の構造例について説明する。
【０１０１】
図１１は、位相差画素２２Yの第１の変形例を示し、図１２は、位相差画素２２Yの第２の変形例を示している。
【０１０２】
図３では、フォトダイオードPD(A)及びPD(B)それぞれを構成するN型の半導体領域４２Aと４２Bの間は、半導体基板３２のP型の半導体領域４１とされていた。
【０１０３】
しかし、例えば、図１１に示されるように、N型の半導体領域４２Aと４２Bの間のP型の半導体領域４１が深さ方向に掘り込まれ、N型の半導体領域４２Aと４２Bの上側に形成されていた反射防止膜（絶縁層）４３が埋め込まれる構造とすることができる。
【０１０４】
また、図１２に示されるように、N型の半導体領域４２Aと４２Bの間に、反射防止膜４３を埋め込んだトレンチ構造の、反射防止膜４３とN型の半導体領域４２A及び４２Bとの間に、例えば、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）などを用いて、ピニング層１１１をさらに形成してもよい。ピニング層１１１は、負の固定電荷を有する高誘電体を用いて形成され、正電荷（ホール）蓄積領域が形成されて暗電流の発生が抑制される効果を有する。
【０１０５】
なお、図１１及び図１２では、図９の位置Ｆ１に相当する画素アレイ部２３の中心部の位相差画素２２Yの構造例を示したが、第１の実施の形態では、上述したように、画素位置が画素アレイ部２３の周辺部にいくほど、N型の半導体領域４２Aと４２Bの間の距離が大きくなる。この場合、N型の半導体領域４２Aと４２Bの間に掘り込まれたトレンチ部は、同一の領域で形成してもよいし、N型の半導体領域４２Aと４２Bの間の距離に応じて大きく形成してもよい。
【０１０６】
また、画素アレイ部２３の周辺部において、N型の半導体領域４２Aと４２Bの間に掘り込まれたトレンチ部の位置と、遮光膜４４の位置が重なる領域では、図１３に示されるように、遮光膜４４を半導体基板３２中に掘り込んで形成してもよい。
【０１０７】
＜５．位相差画素の第２の実施の形態＞
口径蝕の影響を抑えることができる位相差画素２２Yの第２の実施の形態について説明する。
【０１０８】
第２の実施の形態では、第１の実施の形態と異なり、図６に示したように、画素アレイ部２３の受光面８１上の位置Ｆ１乃至Ｆ４に関わらず、フォトダイオードPD(A)とPD(B)との距離は一定である。
【０１０９】
しかしながら、第２の実施の形態では、各位相差画素２２Yのリセットトランジスタ６３のドレイン電圧が、画素アレイ部２３の中心部から周辺部になるに従い、低く設定される。
【０１１０】
図１４は、画素アレイ部２３内の所定の画素行に配置されている複数の位相差画素２２Y（位相差画素２２Y−１乃至２２Y−３）の画素回路を示している。
【０１１１】
図１４に示される位相差画素２２Y−１乃至２２Y−３は、画素アレイ部２３内において、例えば、所定数の撮像画素２２Xを挟んで配置されている。
【０１１２】
画素アレイ部２３内の中心部の位相差画素２２Y−１のリセットトランジスタ６３には、多電圧電源１２１から、リセット電圧V１が供給される。
【０１１３】
また、位相差画素２２Y−１よりも周辺部に近い位相差画素２２Y−２のリセットトランジスタ６３には、多電圧電源１２１から、リセット電圧V１よりも低いリセット電圧V２が供給される。
【０１１４】
位相差画素２２Y−２よりもさらに周辺部に近い位相差画素２２Y−３のリセットトランジスタ６３には、多電圧電源１２１から、リセット電圧V２よりも低いリセット電圧V３が供給される（V１＞V２＞V３）。
【０１１５】
図１５は、各位相差画素２２Yのリセットトランジスタ６３のリセット電圧（ドレイン電圧）が画素アレイ部２３の中心部から周辺部になるに従い低く設定されることにより形成されるフォトダイオードPD(A)とフォトダイオードPD(B)の空乏化領域を、グラデーションで示した図である。
【０１１６】
図３を参照して説明したように、フォトダイオードPD(A)とPD(B)の内側（画素中心側）のPN接合の濃度勾配は、フォトダイオードPD(A)とPD(B)の外側（画素境界側）のPN接合の濃度勾配よりも緩やかになるように形成されている。これにより、フォトダイオードPD(A)とPD(B)の内側のPN接合では、リセット電圧の電圧依存性が大きくなり、フォトダイオードPD(A)とPD(B)の外側のPN接合では、リセット電圧の電圧依存性が小さくなる。
【０１１７】
そして、図１５に示されるように、フォトダイオードPD(A)とフォトダイオードPD(B)の空乏化領域がリセット電圧に応じて小さくなることで、フォトダイオードPD(A)とフォトダイオードPD(B)の被写体光通過領域の重心位置間の距離が、画素アレイ部２３の中心部から周辺部になるほど大きくなる。
【０１１８】
その結果、図１０と同様に、位置Ｆ１乃至Ｆ４におけるフォトダイオードPD(A)の受光角度分布１０１A乃至１０４Aの重心位置J21A乃至J24Aは同一の位置となり、また、位置Ｆ１乃至Ｆ４におけるフォトダイオードPD(B)の受光角度分布１０１B乃至１０４Bの重心位置J21B乃至J24Bは同一の位置となる。
【０１１９】
これにより、画素アレイ部２３の受光面８１上の位置Ｆ１乃至Ｆ４における重心間の距離Ｄ２１乃至Ｄ２４も同一となる。
【０１２０】
従って、第２の実施の形態の固体撮像装置１３によれば、位相差検出特性を像高に関わらず均一にすることができる。換言すれば、第２の実施の形態の固体撮像装置１３によれば、位相差検出特性が画素アレイ部２３内の位置（中心部、周辺部など）で異なることがないため、位相差の検出精度の悪化を抑制することができる。
【０１２１】
なお、第１の実施の形態と第２の実施の形態の位相差画素２２Yを組み合わせた構成により、位相差検出特性を像高に関わらず均一にすることもできる。すなわち、フォトダイオードPD(A)とフォトダイオードPD(B)が、画素位置が画素アレイ部２３の中心部から周辺部になるに従い、光軸中心から離れた位置に形成されるとともに、リセット電圧を低く設定することで、画素アレイ部２３の受光面８１上の位置Ｆ１乃至Ｆ４における重心間の距離Ｄ２１乃至Ｄ２４を同一としてもよい。
【０１２２】
＜６．CCDへの適用例＞
上述した例では、図１の撮像装置１の固体撮像装置１３として、CMOS固体撮像装置の構成を適用して説明した。
【０１２３】
しかしながら、本開示の技術は、CCD固体撮像装置にも適用することができる。
【０１２４】
図１６は、固体撮像装置１３がCCD固体撮像装置である場合の概略構成を示す図である。
【０１２５】
図１６の固体撮像装置１３は、半導体として例えばシリコン（Si）を用いた半導体基板１３１に複数の画素１４１が行列状に二次元配置された画素アレイ部１４２を有する。
【０１２６】
二次元配置された画素１４１の各々は、光電変換を行う光電変換素子としてフォトダイオードを有し、入射光を受光量に応じた信号電荷に変換して蓄積する。画素１４１の各々は、フォトダイオードに蓄積された信号電荷を読み出すための複数の画素トランジスタを含む。複数の画素トランジスタには、例えば、電荷読み出しトランジスタ、リセットトランジスタ、増幅トランジスタ、選択トランジスタなどがある。
【０１２７】
また、画素１４１の各々は、例えば、図３の位相差画素２２Yと同様に、半導体基板１３１であるP型の半導体領域内に、２つのN型の半導体領域を形成することにより、２つのフォトダイオード１４１A及び１４１Bが形成されている。
【０１２８】
画素１４１内の２つのフォトダイオード１４１A及び１４１Bは、形成位置が異なることにより、位相差画素として利用することができる。また、画素１４１内の２つのフォトダイオード１４１A及び１４１Bの画素信号を合算することにより、撮像画素として利用することも可能である。
【０１２９】
画素１４１内の２つのフォトダイオード１４１A及び１４１Bは、上述した第１の実施の形態または第２の実施の形態のいずれかの構成を有することにより、位相差検出特性が像高に関わらず均一となるように構成されている。
【０１３０】
より具体的には、２つのフォトダイオード１４１A及び１４１Bは、図９を参照して説明したように、画素アレイ部１４２内の画素位置に応じて、２つのフォトダイオード１４１Aと１４１Bとの距離が異なる構成とされている。あるいは、２つのフォトダイオード１４１A及び１４１Bは、画素１４１内のリセットトランジスタに供給されるリセット電圧が、画素アレイ部１４２内の画素位置に応じて異なる構成とされている。
【０１３１】
画素アレイ部１４２には、列方向に並ぶ複数の画素１４１の両脇に、２本の垂直転送レジスタ１４３A及び１４３Bが画素列ごとに設けられている。２本の垂直転送レジスタ１４３A及び１４３Bそれぞれは垂直CCDによって構成されている。垂直転送レジスタ１４３Aは、画素１４１の左側のフォトダイオード１４１Aから読み出された信号電荷を垂直方向に転送し、垂直転送レジスタ１４３Bは、画素１４１の右側のフォトダイオード１４１Bから読み出された信号電荷を垂直方向に転送する。
【０１３２】
各々の垂直転送レジスタ１４３A及び１４３Bの終端部には、水平方向に沿って水平転送レジスタ１４４が設けられている。水平転送レジスタ１４４は、各々の垂直転送レジスタ１４３A及び１４３Bによって垂直方向に転送された信号電荷を水平方向に転送するもので、水平CCDによって構成されている。水平転送レジスタ１４４による信号電荷の転送先には出力アンプ１４５が設けられている。
【０１３３】
出力アンプ１４５は、水平転送レジスタ１４４によって水平方向に転送された信号電荷を電圧に変換して出力する。出力アンプ１４５から出力された信号は信号処理回路１４６に入力される。信号処理回路１４６は、出力アンプ１４５から出力された信号を取り込んで、予め設定された信号処理を施すことにより、所定の画像信号を生成する。生成された画像信号は、固体撮像装置１３の外部に出力される。
【０１３４】
駆動回路１４７は、信号電荷を転送するための転送パルスを発生するとともに、この転送パルスにしたがって垂直転送レジスタ１４３A及び１４３Bと水平転送レジスタ１４４を駆動制御する。その際、駆動回路１４７は、垂直転送レジスタ１４３A及び１４３Bに対しては垂直転送パルスを供給し、水平転送レジスタ１４４に対しては水平転送パルスを供給する。
【０１３５】
図１６の固体撮像装置１３は、以上のような概略構成を有する。
【０１３６】
図１６の固体撮像装置１３によれば、画素１４１内の２つのフォトダイオード１４１A及び１４１Bの位相差検出特性が像高に関わらず均一となるように構成されている。これにより、位相差検出特性が画素アレイ部１４２内の位置（中心部、周辺部など）で異なることがないため、位相差の検出精度の悪化を抑制することができる。
【０１３７】
＜７．その他の応用例＞
上述した各実施の形態では、１画素に対して１つのマイクロレンズ４７が形成されていた。
【０１３８】
しかしながら、固体撮像装置１３は、図１７に示されるように、１つのマイクロレンズ２０１が、Ｍ×Ｎ（垂直方向×水平方向）個の画素２０２で共有される構成とすることもできる。ここで、Ｍ及びＮは１以上の整数であり、ＭまたはＮの少なくとも一方は１より大きい値である。
【０１３９】
本開示の技術は、図１７に示されるような、１つのマイクロレンズ２０１が複数の画素２０２で共有される構成の固体撮像装置１３に対しても適用可能である。
【０１４０】
例えば、図１８は、１つのマイクロレンズ２１１を４つの画素２１２で共有する構成と示している。
【０１４１】
画素アレイ部２１０において、行列状に２次元配置された画素２１２には、画像生成用の信号を生成する撮像画素２１２Xと、焦点検出用の信号を生成する位相差画素２１２Yとがある。位相差画素２１２Yは、図３と同様に、２つのフォトダイオードPD(A)及びPD(B)を有する。
【０１４２】
そして、２つのフォトダイオードPD(A)及びPD(B)は、上述した第１の実施の形態または第２の実施の形態のいずれかの構成を有することにより、位相差検出特性が像高に関わらず均一となるように構成されている。これにより、位相差検出特性が画素アレイ部２１０内の位置（中心部、周辺部など）で異なることがないため、位相差の検出精度の悪化を抑制することができる。
【０１４３】
なお、このような１つのマイクロレンズ２０１が、Ｍ×Ｎ個の画素２０２で共有される構成は、図１６に示したCCD型の固体撮像装置１３にも勿論適用可能である。
【０１４４】
＜固体撮像装置の基板構成例＞
図２または図１６の固体撮像装置１３は、図１９A乃至図１９Cに示されるいずれかの基板構成とすることができる。
【０１４５】
図１９Aに示される基板構成は、１枚の半導体基板３０１に、複数の画素が配列されている画素領域３２１と、各画素を制御する制御回路３２２と、画素信号の信号処理回路を含むロジック回路３２３とが形成された構成とされている。制御回路３２２は、例えば、垂直駆動回路２４、カラム信号処理回路２５、水平駆動回路２６、出力回路２７、制御回路２８などである。
【０１４６】
図１９Bに示される基板構成は、画素領域３２１と制御回路３２２が形成された第１の半導体基板３３１と、ロジック回路３２３が形成された第２の半導体基板３３２とを積層した構成とされている。第１の半導体基板３３１と第２の半導体基板３３２は、例えば、貫通ビアやCu-Cuの金属結合により電気的に接続される。
【０１４７】
図１９Cに示される基板構成は、画素領域３２１のみが形成された第１の半導体基板３４１と、制御回路３２２とロジック回路３２３が形成された第２の半導体基板３４２とを積層した構成とされている。第１の半導体基板３４１と第２の半導体基板３４２は、例えば、貫通ビアやCu-Cuの金属結合により電気的に接続される。
【０１４８】
図１９A乃至図１９Cのいずれの基板構成であっても、固体撮像装置１３として、上述した各実施の形態に係る構成を用いることで、位相差の検出精度の悪化を抑制することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置１においても、撮像画像の高画質化を図ることができる。
【０１４９】
上述した例では、第１導電型をP型、第２導電型をN型として、電子を信号電荷とした固体撮像装置について説明したが、本開示の技術は正孔を信号電荷とする固体撮像装置にも適用することができる。すなわち、第１導電型をN型とし、第２導電型をP型として、前述の各半導体領域を逆の導電型の半導体領域で構成することができる。
【０１５０】
本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【０１５１】
例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
【０１５２】
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
【０１５３】
なお、本開示は以下のような構成も取ることができる。
（１）
複数の画素が行列状に２次元配置された画素アレイ部を備え、
前記画素アレイ部の一部の前記画素は、入射された光を受光して光電変換する第１の光電変換素子と第２の光電変換素子を有し、
前記第１の光電変換素子の受光特性分布の中心位置と、前記第２の光電変換素子の受光特性分布の中心位置が、前記画素アレイ部の中心部と周辺部とで同一となるように構成される
固体撮像装置。
（２）
前記受光特性分布の中心位置は、受光角度分布の重心位置である
前記（１）に記載の固体撮像装置。
（３）
前記第１の光電変換素子及び前記第２の光電変換素子は、前記画素アレイ部の中心部から周辺部になるに従い、主光線の角度に近い角度の被写体光が受光されなくなるように構成される
前記（１）または（２）に記載の固体撮像装置。
（４）
前記第１の光電変換素子及び前記第２の光電変換素子は、前記画素アレイ部の中心部から周辺部になるに従い、光軸中心から離れた位置に形成されることにより、主光線の角度に近い角度の被写体光が受光されなくなるように構成される
前記（１）乃至（３）のいずれかに記載の固体撮像装置。
（５）
前記第１の光電変換素子と前記第２の光電変換素子の間には、絶縁層が形成されている
前記（１）乃至（４）のいずれかに記載の固体撮像装置。
（６）
前記第１の光電変換素子と前記第２の光電変換素子の間の前記絶縁層が、前記第１の光電変換素子と前記第２の光電変換素子の間の距離に応じて形成されている
前記（５）に記載の固体撮像装置。
（７）
前記第１の光電変換素子または前記第２の光電変換素子と、前記絶縁層との間に、ピニング層が形成されている
前記（５）または（６）に記載の固体撮像装置。
（８）
前記画素は、
前記第１の光電変換素子と前記第２の光電変換素子で生成された電荷を一時的に保持する電荷保持部と、
前記電荷保持部の電荷をリセット電圧によりリセットするリセットトランジスタと
を少なくとも有し、
前記画素の前記リセットトランジスタの前記リセット電圧が、前記画素アレイ部の中心部から周辺部になるに従い、低く設定されるように構成される
前記（１）乃至（７）のいずれかに記載の固体撮像装置。
（９）
前記画素は、
前記画素の選択を制御する選択トランジスタと、
前記選択トランジスタにより前記画素が選択された場合、前記電荷保持部の信号を画素信号として出力する出力トランジスタと
をさらに有する
前記（８）に記載の固体撮像装置。
（１０）
前記第１の光電変換素子と前記第２の光電変換素子の空乏化領域が前記リセット電圧に応じて小さくなることで、前記第１の光電変換素子の受光特性分布の中心位置と、前記第２の光電変換素子の受光特性分布の中心位置が、前記画素アレイ部の中心部と周辺部とで同一となるように構成される
前記（１）乃至（９）のいずれかに記載の固体撮像装置。
（１１）
前記画素アレイ部は、前記画素の前記前記第１の光電変換素子で生成された電荷を列方向に転送する第１の垂直転送レジスタと、前記第２の光電変換素子で生成された電荷を列方向に転送する第２の垂直転送レジスタとを有する
前記（１）乃至（１０）のいずれかに記載の固体撮像装置。
（１２）
前記画素アレイ部では、マイクロレンズが画素単位で形成されている
前記（１）乃至（１１）のいずれかに記載の固体撮像装置。
（１３）
前記画素アレイ部では、マイクロレンズが複数の画素単位で形成されている
前記（１）乃至（１１）のいずれかに記載の固体撮像装置。
（１４）
第１の半導体基板と第２の半導体基板を積層して構成されている
前記（１）乃至（１３）のいずれかに記載の固体撮像装置。
（１５）
複数の画素が行列状に２次元配置された画素アレイ部を備え、
前記画素アレイ部の一部の前記画素は、入射された光を受光して光電変換する第１の光電変換素子と第２の光電変換素子を有し、
前記第１の光電変換素子の受光特性分布の中心位置と、前記第２の光電変換素子の受光特性分布の中心位置が、前記画素アレイ部の中心部と周辺部とで同一となるように構成される
固体撮像装置
を備える電子機器。
【符号の説明】
【０１５４】
１  撮像装置，  １３  固体撮像装置，  ２２  画素，  ２２X  撮像画素，  ２２Y  位相差画素，  ２３  画素アレイ部，  ３２  半導体基板，  PD(A),PD(B)  フォトダイオード，  ４３  反射防止膜（絶縁層），  ４７  マイクロレンズ，  ６１A,６１B  転送トランジスタ，  ６２  FD(フローティングディフュージョン)，  ６３  リセットトランジスタ，  ６４  増幅トランジスタ，  ６５  選択トランジスタ，  １１１  ピニング層，  １２１  多電圧電源，  １４３A，１４３B  垂直転送レジスタ，  ２０１,２１１  マイクロレンズ，  ２１２  画素，  ３３１  第１の半導体基板，  ３３２  第２の半導体基板，  ３４１  第１の半導体基板，  ３４２  第２の半導体基板
【図１】
2015216186.tif 000003
【図２】
2015216186.tif 000004
【図３】
2015216186.tif 000005
【図４】
2015216186.tif 000006
【図５】
2015216186.tif 000007
【図６】
2015216186.tif 000008
【図７】
2015216186.tif 000009
【図８】
2015216186.tif 000010
【図９】
2015216186.tif 000011
【図１０】
2015216186.tif 000012
【図１１】
2015216186.tif 000013
【図１２】
2015216186.tif 000014
【図１３】
2015216186.tif 000015
【図１４】
2015216186.tif 000016
【図１５】
2015216186.tif 000017
【図１６】
2015216186.tif 000018
【図１７】
2015216186.tif 000019
【図１８】
2015216186.tif 000020
【図１９】
2015216186.tif 000021