(57)【要約】【課題】光透過率を高めることができ、かつ、ＧａＮ層との間のショットキ障壁のエネルギ差を低減することにより、オーミック性を目指す。【解決手段】ＧａＮ層１５と、該ＧａＮ層に積層された第１のＮｉ薄膜１６ａと、該第１のＮｉ薄膜に積層された透明導電膜１７と、該透明導電膜に積層された第２のＮｉ薄膜１６ｂとを備え、前記透明導電膜１７は、窒素元素を含んでいる。このとき、前記窒素元素は、前記第１のＮｉ薄膜１６ａ又は前記第２のＮｉ薄膜１６ｂに近いところの方が遠いところよりも密度が高い。【選択図】図１
2015173229.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＮ層と、該ＧａＮ層に積層された第１のＮｉ薄膜と、該第１のＮｉ薄膜に積層された透明導電膜と、該透明導電膜に積層された第２のＮｉ薄膜とを備えたことを特徴とする透明電極構造。
【請求項２】
請求項１に記載の透明電極構造において、
前記透明導電膜は、窒素元素を含んでいることを特徴とする透明電極構造。
【請求項３】
請求項２に記載の透明電極構造において、
前記窒素元素は、前記第１のＮｉ薄膜又は前記第２のＮｉ薄膜に近いところの方が遠いところよりも密度が高いことを特徴とする透明電極構造。
【請求項４】
請求項１乃至請求項３の何れか一項に記載の透明電極構造において、
前記第１のＮｉ薄膜、及び前記第２のＮｉ薄膜の合計膜厚は、１．５ｎｍ以下であることを特徴とする透明電極構造。
【請求項５】
請求項１乃至請求項４の何れか一項に記載の透明電極構造において、
前記第１のＮｉ薄膜、及び前記第２のＮｉ薄膜は、Ｎｉを前記透明導電膜の膜厚に成膜するときに用いる通常成膜速度よりも遅い成膜速度で堆積されていることを特徴とする透明電極構造。
【請求項６】
請求項１乃至請求項５の何れか一項に記載の透明電極構造において、
前記透明導電膜は、少なくともＩｎ、Ｓｎ、Ｚｎ、Ａｌ、Ｇａの何れかを含むＩＴＯ、ＡＺＯ、及びＧＺＯの何れか一の透明導電材料を用いることを特徴とする透明電極構造。
【請求項７】
ｎ−ＧａＮ層と発光層とｐ−ＧａＮ層とが積層された窒化物半導体発光ダイオードにおいて、
前記ｐ−ＧａＮ層に積層された第１のＮｉ薄膜と、該第１のＮｉ薄膜に積層された透明導電膜と、該透明導電膜に積層された第２のＮｉ薄膜とを備えたことを特徴とする窒化物半導体発光ダイオード。
【請求項８】
請求項７に記載の窒化物半導体発光ダイオードにおいて、
前記透明導電膜は、窒素元素を含んでいることを特徴とする窒化物半導体発光ダイオード。
【請求項９】
請求項８に記載の窒化物半導体発光ダイオードにおいて、
前記窒素元素は、前記第１のＮｉ薄膜又は前記第２のＮｉ薄膜に近いところの方が遠いところよりも密度が高いことを特徴とする窒化物半導体発光ダイオード。
【請求項１０】
請求項７乃至請求項９の何れか一項に記載の窒化物半導体発光ダイオードにおいて、
前記ｎ−ＧａＮ層は、Ｓｉ基板上に積層されていることを特徴とする窒化物半導体発光ダイオード。
【請求項１１】
請求項７乃至請求項１０の何れか一項に記載の窒化物半導体発光ダイオードにおいて、
前記第１のＮｉ薄膜、及び前記第２のＮｉ薄膜は、Ｎｉを前記透明導電膜の膜厚に成膜するときに用いる通常成膜速度よりも遅い成膜速度で堆積された膜であることを特徴とする窒化物半導体発光ダイオード。
【請求項１２】
請求項７乃至請求項１１の何れか一項に記載の窒化物半導体発光ダイオードにおいて、
前記透明導電膜は、少なくともＩｎ、Ｓｎ、Ｚｎ、Ａｌ、Ｇａの何れかを含むＩＴＯ、ＡＺＯ、及びＧＺＯの何れか一の透明導電材料を用いることを特徴とする窒化物半導体発光ダイオード。
【請求項１３】
ＧａＮ層と透明導電膜とを備えた透明電極の透明電極成膜方法であって、
第１のＮｉ薄膜が前記ＧａＮ層の表面に積層される第１積層工程と、
前記透明導電膜が前記第１のＮｉ薄膜の表面に積層される第２積層工程と、
第２のＮｉ薄膜が前記透明導電膜の表面に積層される第３積層工程とを備え、
前記第１のＮｉ薄膜、及び前記第２のＮｉ薄膜は、０．５ｎｍ〜１．５ｎｍの所定厚さになるまで、透明導電膜の膜厚に成膜するときの成膜速度よりも遅い成膜速度でＮｉが堆積されることを特徴とする透明電極成膜方法。
【請求項１４】
請求項１３に記載の透明電極成膜方法において、
前記遅い成膜速度は、前記透明導電膜の膜厚に成膜するときの成膜電力よりも少ない成膜電力を蒸着材としてのＮｉに供給して実現されることを特徴とする透明電極成膜方法。
【請求項１５】
請求項１３又は請求項１４に記載の透明電極成膜方法において、
前記透明導電膜は、窒素元素が含まれていることを特徴とする透明電極成膜方法。
【請求項１６】
請求項１５に記載の透明電極成膜方法において、
前記窒素元素は、前記第１のＮｉ薄膜に近いところの方が遠いところよりも密度が高いことを特徴とする透明電極成膜方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、透明電極構造、窒化物半導体発光ダイオード、及び透明電極成膜方法に関し、特に、接触抵抗の低減化による性能向上に効果のある透明電極構造、窒化物半導体発光ダイオード、及び透明電極成膜方法に関する。
【背景技術】
【０００２】
近年、発光ダイオードは、輝度や光量の増大が求められており、接触抵抗の低減等を行って発光効率を向上させることが課題となっている。まず、従来の窒化物半導体発光ダイオードの構成、特に、非発光部（電極）の構成について説明する。
図１５は、特許文献１に記載されているような、従来の窒化物半導体発光ダイオードの切断断面図であり、主要部を説明するための概略図でもある。
窒化物半導体発光ダイオード１０Ｂは、支持基板としてのＳｉ基板１１の表面に、バッファ層１２、ｎ型クラッド層１３、発光層１４、及びｐ型クラッド層１５が順次、積層されて構成されている。以下、発光ダイオードを、ＬＥＤ（Light Emitting Diode）素子と称することもある。
【０００３】
ＬＥＤ素子のｐ型クラッド層１５の基板反対側表面上には、Ｎｉや、ＩＴＯ、ＺｎＯ(酸化亜鉛)、ＡＺＯ（アルミニウムドープ酸化亜鉛）、ＧＺＯ（ガリウムドープ酸化亜鉛）、ＩＺＯ（登録商標）（インジウムドープ酸化亜鉛）、ＴｉＯ２（二酸化チタン）等の透明導電膜の透明電極１７ｂが形成され、ｎ型クラッド層１３の表面まで掘り込まれた箇所、すなわち、ｎ型クラッド層１３の基板反対側表面の発光層１４（発光部）から離間した位置に非発光部としてのｎ型電極１９がオーミック接合で形成されている。なお、透明電極１７ｂには、配線用のｐ型電極１８が接触しており、その材料はＮｉ／Ａｕの積層構造である。
【０００４】
窒化物半導体において、窒化ガリウム（ＧａＮ：Gallium Nitride）の単結晶基板は、高価であり、また、基板サイズも小さいものしか入手することができない。このため、窒化物半導体発光ダイオードを製造する場合は、通常、支持基板として、他の材質で形成された異種材料基板を用いて、この異種材料基板の表面上に、バッファ層１２を積層し、バッファ層１２の表面に、ＧａＮなどの窒化物半導体薄膜を成長させるようにしている。ここで、異種材料基板として、シリコン（Ｓｉ（１１１））基板１１以外に、例えば、シリコンカーバイド（ＳｉＣ）基板、サファイア基板なども用いられる。
【０００５】
特許文献２は、発光面積を縮小させない構造として、従来のＬＥＤ構造をフリップチップ化し、基板の裏面から光を取り出す方法が記載されている。しかしながら、この方法は、支持基板には炭化珪素（ＳｉＣ）やサファイアなどの透明な基板が必要になるが、ＳｉＣや、サファイアは、Ｓｉに比べると高価であるという欠点がある。
【０００６】
また、透明電極１７ｂは、ＩＴＯ膜が用いられることが多い。透明電極１７ｂ（ＩＴＯ膜）とｐ型クラッド層１５との間は、ショットキ接合となり、必要以上に電圧を印加する必要が生じ、効率的な駆動ができず、さらに発熱の原因ともなる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−２３２６４９号公報
【特許文献２】特開２００９−０４９３４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ここで、オーミック接触を得るために、不透明、又は半透明な電極を用いることも考えられる。ここで、電極材料が不透明な場合、発光層と反対側の面から光を取り出すフリップチップ型の実装が必要になる。しかしながら、透光性のサファイア基板やＳｉＣといったＬＥＤ形成用の基板は高価であり、コスト面で不利になってしまう。
そこで、電極材料として、透明なＩＴＯ（酸化インジウム錫)やＺｎＯ（酸化亜鉛)などを用いることにより、表面から光を取り出すことが可能になる。これにより、Ｓｉ基板などの安価なＬＥＤ形成用基板を用いることが可能となる。
【０００９】
しかしながら、窒化物半導体発光ダイオードを構成するｐ−ＧａＮ層は、真空準位からフェルミ準位までのエネルギが、約７ｅＶと非常に大きく、ＩＴＯ（Indium Tin Oxide）は、真空準位からの仕事関数が、およそ４．１〜４．７ｅＶと組成や形成条件で変化する不安定な材料である。このため、ｐ−ＧａＮ層とＩＴＯ電極との接合は、ショットキ接合となり、発光層に効率の良い電力供給を行うことができない。
また、図１５に記載のｐ型電極１８は、オーミック性を高めるためにＮｉ／Ａｕ電極を用いているが、光透過性を欠き、発光素子には向かない。なお、Ｎｉの仕事関数は５．２ｅＶであり、Ａｕは５．１ｅＶであり、双方共、高い仕事関数を有している。
そこで、窒化物半導体発光ダイオードに用いる電極構造は、光透過性を向上させ、かつｐ−ＧａＮ層との間のショットキ障壁のエネルギ差を低減し、オーミック性を目指すことが求められる。
【００１０】
この点、ＩＴＯ膜（透明導電膜）とｐ−ＧａＮ層との間に、仕事関数がＩＴＯよりも高いＮｉ膜を介挿することが考えられる。しかしながら、Ｎｉ膜は、数ｎｍまで薄くしても光透過率が不十分である。また、成膜条件の制限により、Ｎｉ膜をさらに薄くすることには、通常、困難が伴う。
【００１１】
そこで、本発明は、光透過率を高めることができ、かつ、ＧａＮ層との間のショットキ障壁のエネルギ差を低減することができる透明電極構造、窒化物半導体発光ダイオード、及び透明電極成膜方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
前記課題を解決するため、本発明の透明電極構造は、ＧａＮ層と、該ＧａＮ層に積層された第１のＮｉ薄膜と、該第１のＮｉ薄膜に積層された透明導電膜と、該透明導電膜に積層された第２のＮｉ薄膜とを備えたことを特徴とする。また、前記透明導電膜は、窒素元素を含まれており、前記窒素元素は、前記第１のＮｉ薄膜又は前記第２のＮｉ薄膜に近いところの方が遠いところよりも密度が高い。前記第１のＮｉ薄膜、及び前記第２のＮｉ薄膜は、その合計膜厚は、１．５ｎｍ以下であることが好ましい。
【００１３】
また、本発明の透明電極成膜方法は、ＧａＮ層を備えた透明電極の透明電極成膜方法であって、該ＧａＮ層に第１のＮｉ薄膜を積層し、該第１のＮｉ薄膜に透明導電膜を積層し、該透明導電膜に第２のＮｉ薄膜を積層することを特徴とする。
また、前記Ｎｉ薄膜は、Ｎｉを透明導電膜の膜厚（例えば、３００ｎｍ）に成膜するときの通常成膜速度よりも遅い成膜速度で形成されていることを特徴とする。
【００１４】
被成膜素子を載置する回転台は、１回転するのに１０秒程度の所定の回転時間が必要であるので、一般的に、その数倍の成膜時間（数十秒）が必要である。一方、蒸着材（又はターゲット）に供給する成膜電力（ＲＦ電力）は、均一に成膜する必要性から、成膜面積に合わせて所定電力以上必要であるのが通常である。しかしながら、成膜時間を変えずに、０．５〜１．５ｎｍの厚さに成膜するために、強制的に成膜電力を低下させる。
【００１５】
本発明の透明電極構造によれば、Ｎｉ薄膜は、厚さが０．５〜１．５ｎｍであるので、光透過率が高くなり、かつ、ＧａＮ層との間のショットキ障壁のエネルギ差が小さくなる。このため、本発明の窒化物半導体発光ダイオードによれば、発光層で発した光エネルギのうちＬＥＤの外部に取り出せた光エネルギの割合を示す光取り出し効率が高くなる。また、Ｎｉ薄膜は、ＧａＮ層との間のショットキ障壁のエネルギ差がＩＴＯ膜よりも小さいので、全電子のうち発光層に注入された電子の割合を示す電子注入効率が向上する。また、外部量子効率は、電子注入効率と内部量子効率と光取り出し効率との乗算である。したがって、本発明の窒化物半導体発光ダイオードによれば、投入する電気エネルギのうち、外部に取り出せる光エネルギの割合である外部量子効率が向上する。
【発明の効果】
【００１６】
本発明によれば、光透過率を高めることができ、かつ、ＧａＮ層との間のショットキ障壁のエネルギ差を低減させることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態である窒化物発光ダイオードの断面図である。
【図２】ｐｎ接合とオーミック接合とを説明するためのバンド図である。
【図３】Ｎｉ／ＩＴＯ膜の透過率とＮｉ膜厚との関係を示す図である。
【図４】Ｎｉ／ＩＴＯ膜のグロー放電発光分析による評価を示す図である。
【図５】Ｚｎ／ＩＴＯ膜のグロー放電発光分析による評価を示す図である。
【図６】Ｎｉ／ＩＴＯ／Ｎｉ膜のアニール温度とシート抵抗との関係を示す図である。
【図７】窒化物発光ダイオードの製造工程を説明するためのフローチャートである。
【図８】ＬＥＤ構造基板の断面図である。
【図９】Ｎｉ／ＩＴＯ／Ｎｉ膜を堆積する工程を説明するための素子断面図である。
【図１０】第１のパターニング工程を説明するための素子断面図である。
【図１１】ドライエッチング工程を説明するための素子断面図である。
【図１２】第２のパターニング工程を説明するための素子断面図である。
【図１３】ｐ型電極を堆積する工程を説明するための素子断面図である。
【図１４】リフトオフ工程を説明するための素子断面図である。
【図１５】従来構造の窒化物発光ダイオードの断面図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して、本発明の実施の形態（以下、「本実施形態」と称する）につき詳細に説明する。なお、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。よって、本発明は、図示例のみに限定されるものではない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。
【００１９】
(第１実施形態)
図１は、本発明の実施形態の窒化物半導体発光ダイオードの構成図である。
図１において、窒化物半導体発光ダイオード１０Ａは、支持基板としてのＳｉ基板１１の表面にバッファ層１２が積層され、バッファ層１２の基板反対側表面には、ｎ型クラッド層１３が積層され、ｎ型クラッド層１３の基板反対側表面の一部領域には、発光層１４が積層され、発光層１４の基板反対側表面には、ｐ型クラッド層１５が積層され、ｐ型クラッド層１５の基板反対側表面にはＮｉ薄膜１６ａが積層され、Ｎｉ薄膜１６ａの基板反対側表面には透明導電膜としての透明導電材１７が積層され、透明導電材１７の基板反対側表面にＮｉ薄膜１６ｂが積層され、Ｎｉ薄膜１６ｂの基板反対側表面の端部には、ｐ型電極２０が積層されている。また、窒化物半導体発光ダイオード１０Ａは、ｎ型クラッド層１３の基板反対側表面の他の領域には、ｎ型電極１９が積層されている。
【００２０】
Ｓｉ基板１１は、例えば直径３インチ、厚さ６００μｍの単結晶シリコンから成り、主面の結晶方位が（１１１）であることが好ましい。格子定数（単位：１０−１０ｍ）は、Ｓｉ（１１１）基板が３．８４であり、ＧａＮが３．１８であり、ＡｌＮが３．１１である。Ｓｉ（１１１）基板とＡｌＮとのドメイン不整合は約１％と小さいので、良質なヘテロエピタキシャル成長が可能である。なお、支持基板としては、（０００１）面ＳｉＣ基板、や、（０００１）面サファイア基板であっても構わない。
【００２１】
バッファ層１２は、例えば、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）なる組成でＳｉ基板１１に堆積され、Ｓｉ基板１１とｎ型クラッド層１３との間の格子定数及び熱膨張係数の差分を緩和するために積層される多層膜であり、ｘ＝１であるＡｌＮを含む。なお、室温での熱膨張係数（単位：１０−６／Ｋ）は、シリコンが３．５９であり、ＧａＮが５．５９であり、ＡｌＮが４．１５であるので、室温での熱膨張係数は、ＧａＮ＞ＡｌＮである。しかしながら、結晶成長温度（１４００Ｋ）では、ＧａＮが５．３９６であり、ＡｌＮが６．９４２であるので、ＧａＮ＜ＡｌＮである。
【００２２】
ｎ型クラッド層１３は、ＳｉドープしたＧａＮ層であり、ｎ−ＧａＮ層という。また、ｐ型クラッド層１５は、ＭｇドープしたＧａＮ層であり、ｐ−ＧａＮ層という。ＧａＮは、通常、ウルツ鉱型（Wurtzite）結晶構造をとり、六角柱の結晶格子で表現される。
【００２３】
発光層１４は、量子井戸層を複数持つ多重量子井戸構造の活性層であり、バルク型よりも明るく鮮やかな発光が可能である。発光層１４は、通常は、ＩｎＧａＮ井戸層と、ＧａＮ又はＩｎＧａＮ障壁層とした多重量子井戸（ＭＱＷ: Multi Quantum Well）構造とする。なお、量子井戸構造においては、電子やホールが閉じ込められるバンドギャップの小さい材料の層を井戸層と呼び、電子やホールに対して壁の役割をするバンドギャップの大きい材料の層をバリア層と呼ぶ。
【００２４】
ｎ型電極１９、及びｐ型電極２０は、Ｔｉ／Ａｌが使われる。これらの金属電極は、同一材料が使われることにより、同一工程で堆積することができる。
【００２５】
図２は、ｐｎ接合とオーミック接合とを説明するためのバンド図である。
ＬＥＤは、ｐｎ接合で構成されているが、ｐ型電極２０がφｍ１＞χ＋ＥＧで接続され、ｎ型電極がφｍ２＜χで接続されることによって、ｐ型電極２０、及びｎ型電極１９ともにオーミック接合される。
ここで、φｍ１は、ｐ型電極材料の真空準位からフェルミ準位ＥＦまでのエネルギであり、φｍ２は、ｎ型電極材料の真空準位からフェルミ準位ＥＦまでのエネルギであり、χは、真空準位から半導体の伝導帯ＥＣまでのエネルギであり、ＥＧは、半導体の禁制帯のエネルギである。
しかしながら、窒化物半導体発光ダイオードでは、ｐ−ＧａＮに接合させるには高い仕事関数φｍを持ったｐ型電極材料が必要になる。フリップチップ実装を用いない場合では、表面の電極は光透過性が高い材料が必要になる。ＩＴＯは、透明導電材１７の材料として好適であるが、仕事関数が小さく、物性値も不安定であり、ＬＥＤの効率的な発光に問題がある。
【００２６】
ニッケル（Ｎｉ）は、仕事関数がおよそ５．２ｅＶと高いので、不安定なＩＴＯ（４．１〜４．７ｅＶ）よりもｐ−ＧａＮとの間のショットキ障壁のエネルギ差を低減させて、オーミック性を目指すことができる。しかしながら、通常用いるＮｉ／Ａｕといった金属電極では、光が透過しづらくＬＥＤの発光を阻害する。そこで、本実施形態の電極構造は、Ｎｉ／ＩＴＯの積層膜や、ＩＴＯの両面をＮｉ膜で挟んだＮｉ／ＩＴＯ／Ｎｉの積層膜を用いることにした。
【００２７】
（実験結果）
図３は、Ｎｉ／ＩＴＯ膜の透過率とＮｉ膜厚との関係を示す図であり、ＩＴＯを膜厚３００ｎｍでサファイア基板上に成膜した場合の、波長４３６ｎｍ、５４６ｎｍ、及び７００ｎｍのときの関係を示している。なお、横軸は、Ｎｉ膜厚［ｎｍ］であり、縦軸は、透過率［％］である。
図３において、Ｎｉの膜厚を０．５〜１．５ｎｍにすれば、Ｎｉ／ＩＴＯの光透過率が透明電極として基準となる８０％を超え、０．５ｎｍのとき８５％を超える。つまり、単層のＮｉ膜の場合は、その厚さを０．５〜１．５ｎｍ（好ましくは、０．５ｎｍ）にすることにより、光取り出し効率が向上する。
【００２８】
また、ＩＴＯは、Ｎｉ薄膜の種々のプロセスダメージへの耐性を高め、電気伝導性を向上させる効果もある。ここで、Ｎｉ薄膜は、Ｎｉを膜厚３００ｎｍ堆積する場合の通常の成長速度よりも遅く堆積させる必要がある。言い換えれば、膜厚３００ｎｍは、透明導電膜ＩＴＯの膜厚であるので、Ｎｉ薄膜は、Ｎｉを透明導電膜の膜厚に成膜するときの成膜速度よりも遅い成膜速度で堆積される。また、Ｎｉの膜厚を０．５ｎｍ未満にすることは、Ｎｉ原子を１原子層レベルで制御することになるため、成膜制御が難しくなる。この結果、０．５ｎｍ未満のＮｉ膜厚は、ＬＥＤの動作を不安定にさせるので、０．５ｎｍ以上の膜厚が好ましい。
【００２９】
図４は、Ｎｉ／ＩＴＯ膜のグロー放電発光表面分析による評価を示す図であり、図５は、Ｚｎ／ＩＴＯ膜のグロー放電発光表面分析による評価を示す図である。具体的には、図４の試料は、サファイア基板にＮｉ膜を堆積し、該Ｎｉ膜に、ＩＴＯ膜を堆積し、アニールしたものであり、図５の試料は、サファイア基板にＺｎ膜を堆積し、該Ｚｎ膜に、ＩＴＯ膜を堆積し、アニールしたものである。なお、このアニールは、窒素（Ｎ２）雰囲気中４５０〜８００℃のＲＴＡ（急速アニール法）で、３分行っている。また、図４，５において、横軸は、スパッタ時間（ｓ）であり、試料の深さ方向を示し、縦軸は、検出強度［a.u.（arbitrary unit）］である。
【００３０】
ここで、グロー放電発光表面分析について説明する。グロー放電は数百Ｐａの低圧ガス雰囲気で陰極と陽極の二電極間に数百Ｖの高電圧印加時に生じる気体放電である。通常はアルゴン雰囲気下の放電で生成されたアルゴンイオンが陰極面となる試料表面に入射し、スパッタリングと呼ばれる現象が起こり、固体表面から構成元素に基づく原子・電子・荷電粒子などが放出される。そして、試料表面から放出した原子はグロー放電中で電子との非弾性衝突により励起され、元素固有の光を発する。グロー放電発光表面分析は、この光を分光器によって波長ごとに分けて、その光の強度を測定することで、元素の組成分析を行うものである。つまり、順次、スパッタリングを行うことによって、試料表面から元素の深さ方向分布を測定することができる。
【００３１】
図４においては、スパッタ時間１３〜１５秒程度の範囲では、ニッケル（Ｎｉ）元素を観測でき、図５においては、スパッタ時間１５〜１８秒程度の範囲では、亜鉛（Ｚｎ）元素を観測できる。また、図４においては、ＩＴＯ膜内のＮｉ近傍で窒素（Ｎ）元素を観測できたが、図５においては、ＩＴＯ膜の内部に窒素（Ｎ）元素を観測することができない。つまり、Ｎｉは、ＩＴＯ膜内に窒素元素を取り込む特異な性質を有していることが分かる。また、窒素元素は、Ｎｉ薄膜に近いところの方が遠いところよりも密度が高くなっている。なお、窒素（Ｎ）は、ＩＴＯ膜のスズ（Ｓｎ）やインジウム（Ｉｎ）と反応して窒素化合物ができていると思われる。
【００３２】
なお、図４において、スパッタ時間１５秒以上の深いところでは、サファイア基板（Ａｌ２Ｏ３）の元素であるアルミ（Ａｌ）及び酸素（Ｏ）が観測できる。また、図５においても、スパッタ時間１８秒以上の深いところでは、アルミ（Ａｌ）及び酸素（Ｏ）が観測できる。さらに、図４において、スパッタ時間１３秒未満の浅いところでは、ＩＴＯ膜の元素であるインジウム（Ｉｎ）、スズ（Ｓｎ）、及び酸素（Ｏ）を観測できる。また、図５においても、スパッタ時間１５秒未満の浅いところでは、インジウム（Ｉｎ）、スズ（Ｓｎ）、及び酸素（Ｏ）を観測できる。
【００３３】
図６は、Ｎｉ／ＩＴＯ膜のアニール温度とシート抵抗との関係を示す図である。
図６において、アニール温度が４５０℃以上で低抵抗化が現れ、アニール後のシート抵抗値は、７［Ω／ｓｑ］である。なお、成膜直後（ａｓ ｄｅｐｏ）のシート抵抗値は、１１０［Ω／ｓｑ］であり、Ｎｉ膜が無く、ＩＴＯのみの場合のシート抵抗値は、８〜１５［Ω／ｓｑ］であった。
つまり、Ｎｉ薄膜は、ショットキ障壁のエネルギ差を低減し、ＬＥＤを駆動させる際の目安となる立ち上り電圧（順方向電圧）Ｖｆを低減することになる。また、ショットキ障壁のエネルギ差の低減は、印加電圧を低減させ、ＬＥＤ駆動時の損失が減少し、発熱を抑制することができる。したがって、Ｎｉ薄膜の介挿は、電子注入効率を向上させ、ＬＥＤの発光効率を向上させる。
【００３４】
(製造方法)
図７は、窒化物発光ダイオードの製造工程を説明するためのフローチャートである。
窒化物半導体発光ダイオード１０Ａ（図１）は、まず、ＬＥＤ構造基板（積層基板）を準備し（Ｓ１０）、第１のＮｉ薄膜１６ａを堆積し（Ｓ１２）、ＩＴＯ膜（透明導電材１７）を堆積し（Ｓ１４）、再び、Ｎｉ薄膜（第２のＮｉ薄膜）１６ｂを堆積し（Ｓ１６）、レジストで第１のパタ−ニングを行い（Ｓ１８）、ドライエッチングを行い（Ｓ２０）、第２のパターニングを行い（Ｓ２２）、ｐ型電極を堆積し（Ｓ２４）、リフトオフを行い（Ｓ２６）、アニールを行う（Ｓ２８）、ことにより形成される。
【００３５】
（１）まず、図８に示すＬＥＤ構造基板（積層基板）を準備する。
ＬＥＤ構造基板は、支持基板としての（１１１）面のＳｉ基板１１と、その表面に有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）により積層されたバッファ層１２と、その表面にエピタキシャル成長されたｎ型クラッド層１３と、その表面に積層された発光層１４と、その表面に１次結晶成長されたｐ型クラッド層１５とから構成されている。
【００３６】
なお、ｎ型クラッド層１３は、Ｓｉドープされたｎ−ＧａＮ層であり、例えば、トリメチルガリウム（ＴＭＧ）、及びアンモニア（ＮＨ３）を原料ガスとし、窒素（Ｎ２）や水素（Ｈ２）をキャリアガスとし、シランガス（ＳｉＨ４）をドーピングガスとして、エピタキシャル成長される。
また、ｐ型クラッド層１５は、Ｍｇドープされたｐ−ＧａＮ層であり、シクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）等をドーピングガスとして形成している。また、ｐ型クラッド層１５は、結晶成長後、窒素雰囲気中の熱処理により活性化アニールが行われる。活性化アニールとは、原料ガスのアンモニア（ＮＨ３）に含まれる水素、又はキャリアガスの水素との結合により不活性化されたＭｇを、窒素雰囲気中の熱処理により、水素原子を乖離させ、アクセプタを活性化させることである。なお、ｐ型クラッド層１５は、ｐ−ＧａＮ層だけでなく、さらにＡｌＧａＮ層が積層されることが多い。
【００３７】
（２）図９は、Ｎｉ／ＩＴＯ／Ｎｉ膜を堆積する工程を説明するための素子断面図である。
この工程は、ＬＥＤ構造基板のｐ型クラッド層１５の基板反対側表面に第１のＮｉ薄膜としてのＮｉ薄膜１６ａを厚さが０．５ｎｍになるまで堆積させ、そのＮｉ薄膜１６ａの基板反対側表面に透明導電材１７（ＩＴＯ）を蒸着又はスパッタで３００ｎｍ堆積させ、透明導電材１７の基板反対側表面に第２のＮｉ薄膜としてのＮｉ薄膜１６ｂを厚さが０．５ｎｍになるまで堆積させて行われる。
【００３８】
このとき、Ｎｉ薄膜１６ａ，１６ｂの成膜レートは、Ｎｉを膜厚３００ｎｍまで成膜させるような通常の成膜レート（通常成膜速度）よりも遅くする。つまり、Ｎｉ薄膜１６ａ，１６ｂは、Ｎｉを透明導電材１７の膜厚（３００ｎｍ）に成膜するときの通常成膜速度よりも遅い成膜速度で堆積されている。また、サンプルを載置する回転台は、１０秒程度で１回転するので、面内分布を均一にするため、成膜時間は、回転時間の数倍（数十秒）必要である。このため、本実施形態では、蒸着材に供給する成膜電力（ＲＦ電力）を減少させて、成膜レートを遅くする。
例えば、通常の膜厚３００ｎｍのＮｉ成膜では、１５０Ｗの成膜電力を蒸着材に注入して、数十秒の成膜時間が必要であるが、本実施形態の膜厚０．５ｎｍや１ｎｍのＮｉ成膜では、ほぼ同じ数十秒の成膜時間をかけて、約２０Ｗの成膜電力を蒸着材に注入すればよい。このときのＮｉ成膜レートは、２．５４ｎｍ／分である。
【００３９】
（３）図１０は、第１のパターニング工程を説明するための素子断面図である。
この工程は、Ｎｉ薄膜１６ｂを堆積した積層基板の平面を発光領域とｎ型電極領域とｐ型電極領域とに分割し、発光領域、及びｐ型電極領域にレジスト１８を塗布する工程である。
【００４０】
（４）図１１は、ドライエッチング工程を説明するための素子断面図である。
この工程は、レジスト１８が塗布されていない領域（すなわち、ｎ型電極領域）をｎ型クラッド層１３の一部まで除去し、いわゆるＭＥＳＡ構造（Mesa Structure）を形成する工程である。ドライエッチングは、例えば、塩素（Ｃｌ２）や三塩化ホウ素（ＢＣｌ３）のガスによる誘導結合型反応性イオンエッチング法がある。
【００４１】
（５）図１２は、第２のパターニング工程を説明するための素子断面図である。
この工程は、透明導電材１７が積層された発光領域、及びｎ型電極領域の一部にフォトレジストを塗布する工程である。
（６）図１３は、ｐ型電極を堆積する工程を説明するための素子断面図である。
この工程は、ｐ型電極領域、ｎ型電極領域及び塗布されたフォトレジストの表面に、ｐ型電極２０、及びｎ型電極１９の材料であるＴｉ／Ａｌ積層膜を堆積する工程である。
【００４２】
（７）図１４は、リフトオフ工程を説明するための素子断面図である。
この工程は、フォトレジスト、及びフォトレジストに堆積されたＴｉ／Ａｌを剥がし、ｐ型電極領域にｐ型電極２０を形成し、ｎ型電極領域の他の領域にｎ型電極１９を形成する工程である。
（８）次に、リフトオフにより電極が形成された発光ダイオードは、ＲＴＡ（Rapid Thermal Annealing：急速アニール装置）を用いて、４５０〜８００℃のＮ２雰囲気で３分間アニールが行われる。なお、このアニール温度は、４５０℃以上であればよいが、過剰な温度下では電極材料が凝集するので、８００℃以下が好ましい。また、ＩＴＯ成膜時に、例えば、２５０℃程度で成膜する場合は、アニールが必要ない場合もある。
【００４３】
（変形例）
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。
（１）前記実施形態は、透明導電材１７として、ＩＴＯ膜を用いたが、ＩＴＯ膜の代わりに、ＺｎＯ、ＡＺＯ（アルミニウムドープ酸化亜鉛）、ＧＺＯ（ガリウムドープ酸化亜鉛）、ＩＺＯ（登録商標）(インジウムドープ酸化亜鉛)、ＴｉＯ２(二酸化チタン)などであっても、同様の効果が得られる。また、前記実施形態は、ＬＥＤの主原料として、ＧａＮを用いたが、ＧａＮ（例：青色・緑色領域）以外に、ＧａＡｓ（例：赤色領域）、ＧａＰ（例:緑色領域）などを使用することができる。
（２）前記実施形態は、仕事関数５．２ＶのＮｉ薄膜１６ａ，１６ｂを用いたが、仕事関数５．３Ｖの白金Ｐｔでもよい。
（３）前記実施形態は、発光ダイオード単体について説明したが、Ｓｉ基板１１に複数の窒化物半導体発光ダイオード１０Ａ，１０Ｂを二次元配列して、表示装置とすることができる。
（４）前記実施形態は、本発明の透明電極構造を、窒化物半導体発光ダイオードに適用したが、窒化物半導体発光ダイオード以外のＧａＮを適用した窒化物半導体素子（例えば、レーザダイオード）にも適用することができる。
【符号の説明】
【００４４】
１０Ａ，１０Ｂ  窒化物半導体発光ダイオード
１１  Ｓｉ基板
１２  バッファ層
１３  ｎ型クラッド層
１４  発光層
１５  ｐ型クラッド層
１６ａ，１６ｂ  Ｎｉ薄膜
１７  透明導電材（透明導電膜）
１９  ｎ型電極
２０  ｐ型電極
【図１】
2015173229.tif 000003
【図２】
2015173229.tif 000004
【図３】
2015173229.tif 000005
【図４】
2015173229.tif 000006
【図５】
2015173229.tif 000007
【図６】
2015173229.tif 000008
【図７】
2015173229.tif 000009
【図８】
2015173229.tif 000010
【図９】
2015173229.tif 000011
【図１０】
2015173229.tif 000012
【図１１】
2015173229.tif 000013
【図１２】
2015173229.tif 000014
【図１３】
2015173229.tif 000015
【図１４】
2015173229.tif 000016
【図１５】
2015173229.tif 000017