(57)【要約】【課題】本発明は、より効果的に電流コラプスを抑制することが可能なヘテロ接合電界効果型トランジスタおよびその製造方法を提供することを特徴とする。【解決手段】本発明によるヘテロ接合電界効果型トランジスタは、電子供給層４上の予め定められた領域に形成されたゲート電極１０と、電子供給層４上であって、ゲート電極１０の一方側と他方側とに各々形成されたドレイン電極８およびソース電極９とを備え、ゲート電極１０は、積層して形成された複数の金属層１０ａ〜１０ｃを有し、各金属層１０ａ〜１０ｃのうちの少なくとも最も電子供給層４側に形成された金属層１０ａの幅は、他の金属層１０ｂ，１０ｃの幅よりも小さく、かつ各金属層１０ａ〜１０ｃのドレイン電極８側の端部において、少なくとも最も電子供給層４側に形成された金属層１０ａの端部は、他の金属層１０ｂ，１０ｃの端部よりもソース電極９側に位置することを特徴とする。【選択図】図１
2015099865.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、
基板上に形成されたチャネル層と、
前記チャネル層上に形成された電子供給層と、
前記電子供給層上の予め定められた領域に形成されたゲート電極と、
前記電子供給層上であって、前記ゲート電極の一方側と他方側とに各々形成されたドレイン電極およびソース電極と、
を備え、
前記ゲート電極は、積層して形成された複数の金属層を有し、
各前記金属層のうちの少なくとも最も前記電子供給層側に形成された前記金属層の幅は、他の前記金属層の幅よりも小さく、かつ各前記金属層の前記ドレイン電極側の端部において、少なくとも最も前記電子供給層側に形成された前記金属層の前記端部は、他の前記金属層の前記端部よりも前記ソース電極側に位置することを特徴とする、ヘテロ接合電界効果型トランジスタ。
【請求項２】
前記電子供給層の表面と、前記ゲート電極の少なくとも側面とを覆うように形成された保護膜をさらに備えることを特徴とする、請求項１に記載のヘテロ接合電界効果型トランジスタ。
【請求項３】
最も前記電子供給層側に形成された前記金属層は、ＮｉまたはＰｄを主成分とすることを特徴とする、請求項１または２に記載のヘテロ接合電界効果型トランジスタ。
【請求項４】
各前記金属層のうちの最も前記電子供給層側とは反対側に形成された前記金属層は、ＡｕまたはＰｔを主成分とすることを特徴とする、請求項１から３のいずれか１項に記載のヘテロ接合電界効果型トランジスタ。
【請求項５】
前記電子供給層と前記ゲート電極との間に形成された絶縁膜をさらに備えることを特徴とする、請求項１から４のいずれか１項に記載のヘテロ接合電界効果型トランジスタ。
【請求項６】
窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造方法であって、
（ａ）基板上にチャネル層および電子供給層を順次形成する工程と、
（ｂ）前記電子供給層上であって、ゲート電極を形成すべき領域の一方側と他方側とにドレイン電極およびソース電極を各々形成する工程と、
（ｃ）前記電子供給層上の前記ゲート電極を形成すべき領域に前記ゲート電極を形成する工程と、
を備え、
前記工程（ｃ）において、
前記ゲート電極は、複数の金属層を積層して形成され、
各前記金属層のうちの少なくとも最も前記電子供給層側に形成された前記金属層の幅は、他の前記金属層の幅よりも小さく形成され、かつ各前記金属層の前記ドレイン電極側の端部において、少なくとも最も前記電子供給層側に形成された前記金属層の前記端部は、他の前記金属層の前記端部よりも前記ソース電極側に位置するように形成されることを特徴とする、ヘテロ接合電界効果型トランジスタの製造方法。
【請求項７】
（ｄ）前記電子供給層の表面と、前記ゲート電極の少なくとも側面とを覆うように保護膜を形成する工程をさらに備えることを特徴とする、請求項６に記載のヘテロ接合電界効果型トランジスタの製造方法。
【請求項８】
前記工程（ｃ）において、
最も前記電子供給層側に形成された前記金属層は、ＮｉまたはＰｄを主成分とすることを特徴とする、請求項６または７に記載のヘテロ接合電界効果型トランジスタの製造方法。
【請求項９】
前記工程（ｃ）において、
各前記金属層のうちの最も前記電子供給層側とは反対側に形成された前記金属層は、ＡｕまたはＰｔを主成分とすることを特徴とする、請求項６から８のいずれか１項に記載のヘテロ接合電界効果型トランジスタの製造方法。
【請求項１０】
前記工程（ｂ）と前記工程（ｃ）との間において、
（ｅ）前記電子供給層と前記ゲート電極との間に絶縁膜を形成する工程をさらに備えることを特徴とする、請求項６から９のいずれか１項に記載のヘテロ接合電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物を含む半導体（以下、窒化物半導体という）からなるヘテロ接合電界効果型トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
従来の窒化物半導体からなるヘテロ接合電界効果型トランジスタにおいて、高電圧印加後に電流狭窄が発生する電流コラプスと呼ばれる現象を抑制する構造の一つとしてＴ型ゲート電極構造が挙げられる。また、Ｔ型ゲート電極構造に類似する構造であるＹ型ゲート電極構造やΓ型ゲート電極構造でも、ゲート電極をドレイン電極側に向かって延伸して形成することによって、ゲート電極・ドレイン電極間に印加される電界がゲート電極端に集中することを抑制し、電流コラプスの低減を実現している。このとき、ドレイン電極側に延伸して形成されたゲート電極の下面（電子供給層側の面）、電子供給層との間をできるだけ高誘電率を有する膜（high-k膜）である絶縁膜あるいは誘電膜で保護することが望ましく、外見上はゲート電極が絶縁膜あるいは誘電膜に埋め込まれたような構造となる。
【０００３】
上記のゲート電極の構造を実現するために、従来では、予め電子供給層上に形成された絶縁膜あるいは誘電膜を加工して開口部を形成し、開口部上に当該開口部よりも大きな幅を有するゲート電極を蒸着などによって堆積して形成する技術が開示されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１４７３４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、電流コラプスを抑制するためにＴ型ゲート電極構造を採用する場合において、特許文献１に記載の方法で開口部を形成すると、絶縁膜あるいは誘電膜をエッチングする際に、ゲート電極が形成されるべき窒化物半導体の表面にダメージが残ってしまう。これは、ゲート電極直下に電子トラップを導入する原因となり、Ｔ型ゲート電極構造を採用したのにも関わらず電流狭窄を誘発し、電流コラプスが抑制されないという問題がある。
【０００６】
本発明は、これらの問題を解決するためになされたものであり、より効果的に電流コラプスを抑制することが可能なヘテロ接合電界効果型トランジスタおよびその製造方法を提供することを特徴とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために、本発明によるヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、基板上に形成されたチャネル層と、チャネル層上に形成された電子供給層と、電子供給層上の予め定められた領域に形成されたゲート電極と、電子供給層上であって、ゲート電極の一方側と他方側とに各々形成されたドレイン電極およびソース電極とを備え、ゲート電極は、積層して形成された複数の金属層を有し、各金属層のうちの少なくとも最も電子供給層側に形成された金属層の幅は、他の金属層の幅よりも小さく、かつ各金属層のドレイン電極側の端部において、少なくとも最も電子供給層側に形成された金属層の端部は、他の金属層の端部よりもソース電極側に位置することを特徴とする。
【０００８】
また、本発明によるヘテロ接合電界効果型トランジスタの製造方法は、窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造方法であって、（ａ）基板上にチャネル層および電子供給層を順次形成する工程と、（ｂ）電子供給層上であって、ゲート電極を形成すべき領域の一方側と他方側とにドレイン電極およびソース電極を各々形成する工程と、（ｃ）電子供給層上のゲート電極を形成すべき領域にゲート電極を形成する工程とを備え、工程（ｃ）において、ゲート電極は、複数の金属層を積層して形成され、各金属層のうちの少なくとも最も電子供給層側に形成された金属層の幅は、他の金属層の幅よりも小さく形成され、かつ各金属層のドレイン電極側の端部において、少なくとも最も電子供給層側に形成された金属層の端部は、他の金属層の端部よりもソース電極側に位置するように形成されることを特徴とする。
【発明の効果】
【０００９】
本発明によると、ヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、基板上に形成されたチャネル層と、チャネル層上に形成された電子供給層と、電子供給層上の予め定められた領域に形成されたゲート電極と、電子供給層上であって、ゲート電極の一方側と他方側とに各々形成されたドレイン電極およびソース電極とを備え、ゲート電極は、積層して形成された複数の金属層を有し、各金属層のうちの少なくとも最も電子供給層側に形成された金属層の幅は、他の金属層の幅よりも小さく、かつ各金属層のドレイン電極側の端部において、少なくとも最も電子供給層側に形成された金属層の端部は、他の金属層の端部よりもソース電極側に位置するため、より効果的に電流コラプスを抑制することが可能となる。
【００１０】
また、ヘテロ接合電界効果型トランジスタの製造方法は、窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造方法であって、（ａ）基板上にチャネル層および電子供給層を順次形成する工程と、（ｂ）電子供給層上であって、ゲート電極を形成すべき領域の一方側と他方側とにドレイン電極およびソース電極を各々形成する工程と、（ｃ）電子供給層上のゲート電極を形成すべき領域にゲート電極を形成する工程とを備え、工程（ｃ）において、ゲート電極は、複数の金属層を積層して形成され、各金属層のうちの少なくとも最も電子供給層側に形成された金属層の幅は、他の金属層の幅よりも小さく形成され、かつ各金属層のドレイン電極側の端部において、少なくとも最も電子供給層側に形成された金属層の端部は、他の金属層の端部よりもソース電極側に位置するように形成されるため、より効果的に電流コラプスを抑制することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図２】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の他の一例を示す図である。
【図３】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の他の一例を示す図である。
【図４】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の他の一例を示す図である。
【図５】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の他の一例を示す図である。
【図６】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の他の一例を示す図である。
【図７】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図８】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図９】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図１０】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図１１】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図１２】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図１３】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図１４】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態について、図面に基づいて以下に説明する。
【００１３】
＜実施の形態＞
＜構成＞
まず、本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構成について説明する。
【００１４】
＜構造１＞
図１は、本実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【００１５】
図１に示すように、本実施の形態によるヘテロ接合電界効果型トランジスタは、半絶縁性ＳｉＣ基板１と、半絶縁性ＳｉＣ基板１上に形成されたバッファ層２と、バッファ層２上に形成されたＧａＮからなるチャネル層３と、チャネル層３上に形成されたＡｌ０．２５Ｇａ０．７５Ｎからなる膜厚２５ｎｍの電子供給層４とを備えている。
【００１６】
電子供給層４上には、Ｔｉ／Ｎｂ／Ｐｔからなるドレイン電極８およびソース電極９と、Ｎｉ／Ｃｕ／Ａｕからなるゲート電極１０とを備えている。また、電子供給層４の表面およびゲート電極１０全体を覆うように、絶縁膜からなる表面保護層５（保護膜）が形成されている。
【００１７】
ドレイン電極８およびソース電極９が形成された領域下には、オーミックコンタクトを得るために、ｎ型不純物としてＳｉがドーピングされたＳｉ注入領域６，７が各々形成されている。
【００１８】
ゲート電極１０は、Ｎｉからなる第１の金属層１０ａ、Ｃｕからなる第２の金属層１０ｂ、およびＡｕからなる第３の金属層１０ｃを有している。第１の金属層１０ａ、第２の金属層１０ｂ、および第３の金属層１０ｃの各々は、電子供給層４上に一様な幅を有して順に積層して形成された後、逆階段状の多段構造となるように加工される。例えば、塩酸によるウェットエッチングでＮｉのみを加工し、酢酸過水によるウェットエッチングでＣｕのみを加工することができるため、このようなエッチング処理を組み合わせることによって、第１の金属層１０ａ、第２の金属層１０ｂ、および第３の金属層１０ｃの各々の幅を任意に加工・調整することが可能である。なお、本実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の詳細については後述する。
【００１９】
上記より、本実施の形態によるヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、半絶縁性ＳｉＣ基板１上に形成されたチャネル層３と、チャネル層３上に形成された電子供給層４と、電子供給層４上の予め定められた領域に形成されたゲート電極１０と、電子供給層４上であって、ゲート電極１０の一方側と他方側とに各々形成されたドレイン電極８およびソース電極９とを備え、ゲート電極１０は、積層して形成された複数の金属層（第１の金属層１０ａ、第２の金属層１０ｂ、第３の金属層１０ｃ）を有し、各金属層のうちの少なくとも最も電子供給層４側に形成された金属層（第１の金属層１０ａ）の幅は、他の金属層（第２の金属層１０ｂ、第３の金属層１０ｃ）の幅よりも小さく、かつ各金属層のドレイン電極８側の端部において、少なくとも最も電子供給層４側に形成された金属層（第１の金属層１０ａ）のドレイン電極８側の端部は、他の金属層（第２の金属層１０ｂ、第３の金属層１０ｃ）のドレイン電極８側の端部よりもソース電極９側に位置することを特徴としている。また、表面保護層５は、電子供給層４の表面と、ゲート電極１０の少なくとも側面とを覆うように形成されている。
【００２０】
このような構造とすることによって、ゲート電極１０の段差部分が完全に異種材料の積層として構成しているため、金属堆積時の段切れに起因する特性変動を排除することができる。また、電子供給層４上にゲート電極１０を形成した後、エッチング処理によって第１の金属層１０ａ、第２の金属層１０ｂ、および第３の金属層１０ｃの各々の幅を任意に加工・調整しているため、ゲート電極１０と電子供給層４との界面に従来のような加工損傷が形成されることなく、より効果的に電流コラプスの発生を低減することができる。さらに、ゲート電極１０（第１の金属層１０ａ、第２の金属層１０ｂ、および第３の金属層１０ｃ）を逆階段状であってドレイン電極８側に延伸して形成することによって、ゲート電極１０・ドレイン電極８間に印加される電界をｎ系統（図１に示す例では３系統）に分散することによって電界集中を防ぐためピーク電界強度が弱くなり、電流コラプスを低減することができ、窒化物半導体からなるヘテロ接合電界効果型トランジスタの電気的特性を顕著に改善することが可能となる。
【００２１】
＜構造２＞
図２は、本実施の形態によるヘテロ接合電界効果型トランジスタの構造の他の一例を示す図である。
【００２２】
図２に示すヘテロ接合電界効果型トランジスタは、ゲート電極１０と電子供給層４との間であって、電子供給層４の表面およびドレイン電極８およびソース電極９の一部を覆うように形成された、ＡｌＯｘからなる膜厚３ｎｍの絶縁膜１２を備えることを特徴としている。その他の構成は、図１と同様であるため、ここでは説明を省略する。
【００２３】
なお、図２ではゲート電極１０の表面が露出しているが、ゲート電極１０の表面を表面保護層５で覆うようにしてもよい。
【００２４】
このような構造とすることによって、図１に示す構造に加えて、ゲート電極１０を構成する第１の金属層１０ａ、第２の金属層１０ｂ、および第３の金属層１０ｃをウェットエッチングする際に、電子供給層４あるいはドレイン電極８およびソース電極９に加工損傷を与えることがないため、ゲート電極１０を構成する第１の金属層１０ａ、第２の金属層１０ｂ、および第３の金属層１０ｃに対して攻撃性を有するエッチャントを用いることができ、電流コラプスの発生も低減することができる。また、ＭＩＳ（Metal-Insulator-Semiconductor）ゲート構造としてゲート電極１０と電子供給層４との間に絶縁膜１２を形成することによる絶縁効果によって、ゲートリーク電流を低減することができる。従って、図２に示す構造は、図１に示す構造に加えて、プロセスの自由度が増すとともに、より電流コラプスとゲートリーク電流が少ない窒化物半導体からなるヘテロ接合電界効果型トランジスタを実現することが可能となる。
【００２５】
＜変形例＞
なお、上記では、本実施の形態によるヘテロ接合電界効果型トランジスタの代表的な構造（図１，２参照）について説明したが、下記に示すような各構造にしても同様の効果が得られる。以下、本実施の形態によるヘテロ接合電界効果型トランジスタの各変形例について説明する。なお、図３〜５は図１（構造１）の変形例を示し、図６は図２（構造２）の変形例を示している。
【００２６】
＜変形例１＞
図１，２において、ゲート電極１０は、第１の金属層１０ａ、第２の金属層１０ｂ、および第３の金属層１０ｃの３層構造としているがこれに限るものではなく、また各金属層の幅が上の金属層（電子供給層４とは反対側方向に形成される金属層）程大きくしなければならないわけではない。
【００２７】
例えば、第１の金属層１０ａから第ｎの金属層１０ｎまでのｎ段の多層構造とし、各金属層のソース電極９側の端部とドレイン電極８側の端部との間の水平距離を各金属層の全幅Ｗと定義した場合において、第ｋの金属層１０ｋの全幅ＷｋがＷ１≦・・・≦Ｗｋ≦・・・≦Ｗｎ（ｋは１≦ｋ≦ｎを満たす整数）であり、かつＷ１＜Ｗｎ（ｎ≧２）の条件を満たすように形成するようにしてもよい。
【００２８】
ただし、例えば図３に示すように、Ｗ１＜Ｗ２＝・・・＝Ｗｎなど、各金属層の幅のうち一箇所のみで不等号が成立してその他は等しい場合、ゲート電極１０はｎ層の多層構造であるものの段差が１段しか形成されないため、電界緩和を効果的に得ることができないという観点から好適であるとはいえない。従って、変形例１の構造は、最良の形態とはいえないが、電流コラプスを低減するなど一定の効果を得ることができる。
【００２９】
＜変形例２＞
図１，２において、ゲート電極１０は、中心対称に多段積層された形状となるように形成されているがこれに限るものではなく、少なくともドレイン電極８側の端部が上の金属層程ドレイン電極８側に接近するか、あるいはドレイン電極８との水平距離を維持していれば、ソース電極９側の端部はどのような形状であってもよい。
【００３０】
例えば、図４に示すように、第１の金属層１０ａ、第２の金属層１０ｂ、および第３の金属層１０ｃの各々は、ゲート電極１０のソース電極９側の端部が揃う（ゲート電極１０のソース電極９側の側面が面一となる）ように積層して形成されてもよい。電界緩和の効果は、全てドレイン電極８側が占めているため、図４に示すような構造としても、図１，２に示す構造に対して遜色ない効果を得ることができる。
【００３１】
＜変形例３＞
図１〜６におけるチャネル層３および電子供給層４のバンドギャップの大きさを各々Ｅ３，Ｅ４とした場合において、これらがＥ３＜Ｅ４という関係を満足すれば、ヘテロ接合電界効果型トランジスタを動作させるのに十分である。従って、必ずしも図１，２で示したようにチャネル層３をＧａＮ、電子供給層４をＡｌ０．２５Ｇａ０．７５Ｎとする必要はなく、構成する元素の組成が異なるＡｌ，Ｇａ，ＮのうちＮを含む少なくとも２種類の元素からなる化合物で構成されていればよく、例えば、チャネル層３および電子供給層４を構成する化合物半導体を各々ＡｌｘＧａ１−ｘＮ、ＡｌｙＧａ１−ｙＮとすると、０≦ｘ＜１、０＜ｙ＜１、ｘ＜ｙという関係を満足する化合物半導体で構成されていればよい。
【００３２】
また、必ずしもＡｌ，Ｇａ，Ｎの３元素のうちＮを含む少なくとも２元素からなる化合物半導体で構成される必要もなく、例えばＩｎを加えたＩｎ，Ａｌ，Ｇａ，ＮのうちＮを含む少なくとも２種類の元素からなる化合物半導体で構成されていてもよい。
【００３３】
＜変形例４＞
図１〜６において、電子供給層４は、Ａｌ混晶比（Ａｌ組成）が０．２５で膜厚が２５ｎｍであるとしているが、これらの値に限定されるものではなく、最終的にトランジスタとして要求されるスペック（性能）に合わせて調整するようにしてもよい。
【００３４】
例えば、図１〜６に示す構造では、電子供給層４とチャネル層３との界面近傍に９．２×１０１２（ｃｍ−２）程度の２次元電子ガス１１が誘起されるが、シートキャリア濃度がより低くなるように調整したい場合は電子供給層４のＡｌ混晶比を下げるか、もしくは電子供給層４の膜厚を小さくするか、またはその両方（Ａｌ混晶比を下げ、かつ膜厚を小さくする）を実施すればよい。一方、シートキャリア濃度がより高くなるように調整したい場合は電子供給層４のＡｌ混晶比を上げるか、もしくは電子供給層４の膜厚を大きくするか、またはその両方（Ａｌ混晶比を上げ、かつ膜厚を大きくする）を実施すればよい。
【００３５】
＜変形例５＞
図１〜６に示す構造において、チャネル層３および電子供給層４がＡｌ，Ｇａ，ＮのうちＮを含む少なくとも２元素からなる化合物半導体で構成される場合は、電子供給層４に大きな分極効果が発生するため、チャネル層３の電子供給層４側に高濃度の２次元電子ガス１１を発生させることができる。従って、トランジスタの大電流化さらには高出力化に有利であり、より好ましい構造である。
【００３６】
＜変形例６＞
ヘテロ接合電界効果型トランジスタは、チャネル層３に用いる半導体材料の絶縁破壊電界が高いほど耐圧が高くなる。ＡｌｘＧａ１−ｘＮはＡｌ組成がより高いほどバンドギャップが大きく絶縁破壊電界が高いため、チャネル層３をＡｌｘＧａ１−ｘＮで構成する場合は、よりＡｌ組成が高い（ｘが１に近い）方が好ましい。
【００３７】
また、電子供給層４に用いる半導体材料のバンドギャップが大きいほど、電子供給層４を介してゲート電極１０からヘテロ界面へ流れるゲートリーク電流が抑制されるため、電子供給層４として用いるＡｌｙＧａ１−ｙＮも同様に、Ａｌ組成がより高い方が好ましい。
【００３８】
＜変形例７＞
図２において、絶縁膜１２は、電子供給層４の表面と、ドレイン電極８およびソース電極９の側面および上面の一部とを覆うように形成されているが、これに限るものではない。例えば、図６に示すように、ゲート電極１０の直下近傍のみを覆うように絶縁膜１２を形成するようにしても一定の効果が期待できる。
【００３９】
ただし、この場合、図２の構造によって得られる効果のうちの「ゲート電極１０を構成する第１の金属層１０ａ、第２の金属層１０ｂ、および第３の金属層１０ｃをウェットエッチングする際に、電子供給層４あるいはドレイン電極８およびソース電極９に加工損傷を与えることがないため、ゲート電極１０を構成する第１の金属層１０ａ、第２の金属層１０ｂ、および第３の金属層１０ｃに対して攻撃性を有するエッチャントを用いることができ、電流コラプスの発生も低減することができる」という効果が得られないため、最良の形態とはいえない。
【００４０】
＜変形例８＞
図１〜６において、チャネル層３および電子供給層４は、必ずしも同一組成の１層からなる構造である必要はなく、上述のバンドギャップの大きさについての条件（変形例３参照）を満たせば、Ｉｎ組成、Ａｌ組成、Ｇａ組成が空間的に変化していてもよく、あるいはこれらが異なる数層からなる多層膜でもよい。また、これらの層には、上記の窒化物半導体においてｎ型、ｐ型となる不純物が含まれていてもよい。
【００４１】
＜変形例９＞
図１〜６において、半絶縁性ＳｉＣ基板１は、Ｓｉ、サファイア、ＧａＮ、ＡｌＮ等であってもよい。
【００４２】
また、例えば、半絶縁性ＳｉＣ基板１としてＧａＮを使用した場合には、半絶縁性ＳｉＣ基板１上にバッファ層２を形成することなく、半絶縁性ＳｉＣ基板１上にチャネル層３、電子供給層４を形成することができる。従って、半絶縁性ＳｉＣ基板１上には、必ずしもバッファ層２を形成する必要はなく、形成しなくてもよい。
【００４３】
＜変形例１０＞
図１〜６において、ドレイン電極８およびソース電極９は、チャネル層３の電子供給層４側に発生する２次元電子ガス１１とオーミックコンタクトが形成されていれば、必ずしもドレイン電極８およびソース電極９の各々の下にＳｉ注入領域６，７を形成する必要はない。例えば、図５に示すような、ドレイン電極８およびソース電極９の各々が電子供給層４の表面と接触した構造であってもよい。
【００４４】
ただし、ドレイン電極８およびソース電極９の各々の下にＳｉ注入領域６，７が形成されていた方が、チャネル層３の電子供給層４側に発生する２次元電子ガス１１とドレイン電極８およびソース電極９との間における抵抗を低減することができるため、トランジスタの大電流化および高出力化に有利であり、より好ましい構造といえる。
【００４５】
なお、Ｓｉ注入領域６，７には、必ずしもＳｉを注入する必要はなく、ｎ型不純物が高濃度にドーピングされていることが条件であり、窒化物半導体中でｎ型の不純物準位を形成する材料（Ｏ，Ｃ，Ｎ，空孔等）がドーピングされていればよい。
【００４６】
＜変形例１１＞
図１〜６において、ドレイン電極８およびソース電極９は、必ずしもＴｉ／Ｎｂ／Ｐｔである必要はなく、オーミック特性が得られれば、Ｔｉ，Ａｌ，Ｎｂ，Ｈｆ，Ｚｒ，Ｓｒ，Ｎｉ，Ｔａ，Ａｕ，Ｍｏ，Ｗ等の金属、あるいはこれらの金属から構成される多層膜で形成されていてもよい。
【００４７】
＜変形例１２＞
図１〜６において、ゲート電極１０は、必ずしもＮｉ／Ｃｕ／Ａｕである必要はなく、Ｔｉ，Ａｌ，Ｃｕ，Ｃｒ，Ｍｏ，Ｗ，Ｐｔ，Ａｕ，Ｎｉ，Ｐｄ等の金属、ＩｒＳｉ，ＰｔＳｉ，ＮｉＳｉ２等のシリサイド、あるいはＴｉＮ，ＷＮ等の窒化物金属から構成される多層膜で形成されていてもよい。
【００４８】
＜変形例１３＞
上述した変形例の構造は全て個々に採用する必要はなく、それぞれを組み合わせた構造としてもよい。
【００４９】
以上では、トランジスタとして動作する必要最小限の要素のみを記載したが、本実施の形態によるヘテロ接合電界効果型トランジスタは、最終的には配線、バイアホール等が形成された構造においてデバイスとして用いられる。
【００５０】
＜製造工程＞
次に、本実施の形態によるヘテロ接合電界効果型トランジスタの製造工程について説明する。
【００５１】
図７〜１４は、本実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。なお、これらの図において、図１〜６と同一の符号を付した構成要素は、同一または対応する構成要素を示すものとする。
【００５２】
まず、図７に示すように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法やＭＢＥ（Molecular Beam Epitaxy）法などのエピタキシャル成長法を適用することによって、半絶縁性ＳｉＣ基板１上にバッファ層２、ＧａＮからなるチャネル層３、Ａｌ０．２５Ｇａ０．７５Ｎからなる電子供給層４を各々下から順にエピタキシャル成長させる。
【００５３】
次に、図８に示すように、エピタキシャル成長装置から取り出した基板（図７に示す構造を有する基板）に対して、フォトリソグラフィ等を利用し、電子供給層４上であって、後にドレイン電極８およびソース電極９を形成すべき領域に開口部を有するマスク１３を形成する。マスク１３の形成後、例えばイオン注入法等を用いて、注入ドーズ量１×１０１３〜１×１０１７（ｃｍ−２）、注入エネルギー１０〜１０００（ｋｅＶ）の条件でＳｉを導入してＳｉ注入領域６，７を形成する。なお、ここで注入するものは窒化物半導体においてｎ型の不純物であればよく、Ｓｉ以外であってもよい。
【００５４】
次に、図９に示すように、マスク１３を除去した後、例えばＴｉ，Ａｌ，Ｎｂ，Ｈｆ，Ｚｒ，Ｓｒ，Ｎｉ，Ｔａ，Ａｕ，Ｍｏ，Ｗ等の金属、あるいはこれらの金属から構成される多層膜からなるドレイン電極８およびソース電極９を、蒸着法やスパッタリング法を用いて堆積し、リフトオフ法などにより形成する。
【００５５】
次に、図１０に示すように、例えばフォトリソグラフィ法などを用いてゲート電極１０を形成すべき領域に開口部を有するマスクを形成した後、Ｔｉ，Ａｌ，Ｃｕ，Ｃｒ，Ｍｏ，Ｗ，Ｐｔ，Ａｕ，Ｎｉ，Ｐｄ等の金属、ＩｒＳｉ，ＰｔＳｉ，ＮｉＳｉ２等のシリサイド、あるいはＴｉＮ，ＷＮ等の窒化物金属からなる第１の金属層１０ａ、第２の金属層１０ｂ、および第３の金属層１０ｃを各々の幅が等しくなるよう蒸着法によって順に堆積し、リフトオフ法などにより形成する。なお、ゲート電極１０を形成する手法に関しては、蒸着法に限定するものではなく、スパッタ法など他の手法を用いてもよい。
【００５６】
次に、図１１に示すように、第１の金属層１０ａのみに対して活性なエッチング手法を用い、第１の金属層１０ａが所望の幅（全幅）になるまで加工する（エッチング処理を行う）。
【００５７】
次に、図１２に示すように、第２の金属層１０ｂおよび第３の金属層１０ｃについて、各々の金属層のみに対して活性なエッチング手法を用い、各金属層が所望の幅になるまで加工を行い、最終的には逆階段形状の多層からなるゲート電極１０を形成する。
【００５８】
次に、図１３に示すように、例えばＡＬＤ（Atomic Layer Deposition）法などといった凹凸に対する追従性が高い成膜手法を用いて、電子供給層４の表面およびゲート電極１０を覆うように、ＳｉもしくはＡｌの酸化膜、またはＳｉもしくはＡｌの窒化膜からなる表面保護層５を形成する。なお、表面保護層５を形成する手法に関しては、ＡＬＤ法に限定するものではなく、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法やスパッタリング法など他の手法を用いたり、これらの手法を組み合わせたりしてもよい。
【００５９】
上記より、本実施の形態によるヘテロ接合電界効果型トランジスタの製造方法は、窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造方法であって、（ａ）半絶縁性ＳｉＣ基板１上にチャネル層３および電子供給層４を順次形成する工程と、（ｂ）電子供給層４上であって、ゲート電極１０を形成すべき領域の一方側と他方側とにドレイン電極８およびソース電極９を各々形成する工程と、（ｃ）電子供給層４上のゲート電極１０を形成すべき領域にゲート電極１０を形成する工程とを備え、工程（ｃ）において、ゲート電極１０は、複数の金属層（第１の金属層１０ａ、第２の金属層１０ｂ、第３の金属層１０ｃ）を積層して形成され、各金属層のうちの少なくとも最も電子供給層４側に形成された金属層（第１の金属層１０ａ）の幅は、他の金属層（第２の金属層１０ｂ、第３の金属層１０ｃ）の幅よりも小さく形成され、かつ各金属層のドレイン電極８側の端部において、少なくとも最も電子供給層４側に形成された金属層（第１の金属層１０ａ）の端部は、他の金属層（第２の金属層１０ｂ、第３の金属層１０ｃ）の端部よりもソース電極９側に位置するように形成されることを特徴としている。また、（ｄ）電子供給層４の表面と、ゲート電極１０の少なくとも側面とを覆うように表面保護層５を形成する工程をさらに備えている。
【００６０】
上記の各工程を経て、図１に示す構造を有するヘテロ接合電界効果型トランジスタを作成することができる。
【００６１】
以上では、トランジスタとして動作する必要最小限の要素しか記載していないが、最終的には配線やバイアホール等の形成プロセスを経てデバイスとして用いられる。
【００６２】
＜変形例＞
なお、上記では本実施の形態によるヘテロ接合電界効果型トランジスタの製造工程における代表的な条件について説明したが、下記に示すような条件であっても同様の効果が得られる。以下、本実施の形態によるヘテロ接合電界効果型トランジスタの製造方法の各変形例について説明する。
【００６３】
＜変形例１＞
図９に示す工程と図１０に示す工程との間において、マスクを利用して絶縁膜１２を形成、あるいは絶縁膜１２を全面に形成した後にマスクを形成して不要な領域を削除する加工を行った後、図１０以降に示す工程を実施することによって、図２または図６に示す構造を有する窒化物半導体からなるヘテロ接合電界効果型トランジスタを作成することができる。
【００６４】
＜変形例２＞
図７に示す工程において、チャネル層３および電子供給層４を形成する際に、窒化物半導体の原料ガスであるトリメチルアンモニウム、トリメチルガリウム、トリメチルインジウム、アンモニア、あるいはｎ型ドーパントの原料ガスであるシラン等の圧力、流量、温度、導入時間を調整し、チャネル層３および電子供給層４を所望の組成、膜厚、ドーピング濃度とすることによって、図１〜６に示すような種々の窒化物半導体からなるヘテロ接合電界効果型トランジスタを作製することができる。
【００６５】
＜変形例３＞
図１１および図１２に示す工程において、予め図１４に示すようなマスク１４でゲート電極１０のソース電極９側を覆った後に図１１以降に示す工程を実施することによって、図４に示すような非対称の逆階段状のゲート電極１０を有する窒化物半導体からなるヘテロ接合電界効果型トランジスタを作製することができる。
【００６６】
また、図１２に示す工程において、任意の金属層以降の加工（エッチング処理）を省略することによって、図３に示すような一部に段差を有する逆階段状のゲート電極１０を有する窒化物半導体からなるヘテロ接合電界効果型トランジスタを作製することができる。
【００６７】
＜変形例４＞
図１１および図１２に示す工程において、各金属層のみに活性な固有のエッチャントを用いて加工を実施しているが、これに限定されるものではない。例えば、第ｋの金属層のエッチングレートをＲｋとした場合において、Ｒ１≧・・・≧Ｒｋ≧・・・≧Ｒｎ（ｋは１≦ｋ≦ｎを満たす整数）であり、かつＲ１＞Ｒｎ（ｎ≧２）を満たすエッチャントを用いることによって、図１１および図１２に示す工程をまとめて一つの工程として実施することができる。
【００６８】
また、単一のエッチャントだけで実現できない場合であっても、２種類以上のエッチャントを組み合わせて上記のエッチングレートの条件を満足する加工が実施できるのであれば、２種類以上のエッチャントを組み合わせてもよい。
【００６９】
＜変形例５＞
上述した変形例のプロセス（製造工程）は全て個々に採用する必要はなく、それぞれを組み合わせたプロセスとしてもよい。
【００７０】
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００７１】
１  半絶縁性ＳｉＣ基板、２  バッファ層、３  チャネル層、４  電子供給層、５  表面保護層、６  Ｓｉ注入領域、７  Ｓｉ注入領域、８  ドレイン電極、９  ソース電極、１０  ゲート電極、１０ａ  第１の金属層、１０ｂ  第２の金属層、１０ｃ  第３の金属層、１１  ２次元電子ガス、１２  絶縁膜、１３  マスク、１４  マスク。
【図１】
2015099865.tif 000003
【図２】
2015099865.tif 000004
【図３】
2015099865.tif 000005
【図４】
2015099865.tif 000006
【図５】
2015099865.tif 000007
【図６】
2015099865.tif 000008
【図７】
2015099865.tif 000009
【図８】
2015099865.tif 000010
【図９】
2015099865.tif 000011
【図１０】
2015099865.tif 000012
【図１１】
2015099865.tif 000013
【図１２】
2015099865.tif 000014
【図１３】
2015099865.tif 000015
【図１４】
2015099865.tif 000016