(57)【要約】【課題】はんだ寿命を向上できる半導体パッケージを提供すること。【解決手段】半導体パッケージ１０は、半導体チップと、半導体チップを内部に収容し、基板との対向面３４が矩形状をなす収容部材１６と、半導体チップを基板と電気的に接続するために対向面に形成され、基板にはんだ付けされる外部接続用の複数の端子１８と、を備えている。各端子は、対向面における周縁部３６の４辺３６ａ，３６ｂ，３６ｃ，３６ｄのうちの１つから内側に延設されるとともに、各辺に端子が配置されている。周縁部の４辺のうち、対向する２対の辺の一方に沿う方向をＸ方向とし、他方に沿う方向をＹ方向とすると、隣り合う任意の２つの辺において、一方に配置されたすべての端子は、他方に配置された端子に対し、Ｘ方向及びＹ方向の少なくとも一方において、少なくとも一部が対向するように延設されている。【選択図】図２
2015216170.tif 000002
【特許請求の範囲】
【請求項１】
基板（１００）にはんだ付けされる半導体パッケージであって、
半導体チップ（１２，１４）と、
前記半導体チップを内部に収容し、前記基板との対向面（３４）が矩形状をなす収容部材（１６）と、
前記半導体チップを前記基板と電気的に接続するために前記対向面に形成され、前記基板にはんだ付けされる外部接続用の複数の端子（１８）と、
を備え、
各端子は、前記対向面における周縁部（３６）の４辺（３６ａ，３６ｂ，３６ｃ，３６ｄ）のうちの１つから内側に延設されるとともに、各辺に前記端子が配置され、
前記周縁部の４辺のうち、対向する２対の辺の一方に沿う方向を第１方向とし、他方に沿う方向を第２方向とすると、隣り合う任意の２つの辺において、一方に配置されたすべての前記端子は、他方に配置された前記端子に対し、前記第１方向及び前記第２方向の少なくとも一方において、少なくとも一部が対向するように延設されていることを特徴とする半導体パッケージ。
【請求項２】
前記対向面は、前記周縁部の４辺のうち、対向する２対の辺の中点同士を結んだ仮想線（Ｓ１，Ｓ２）で区分される４つの領域（３４ａ，３４ｂ，３４ｃ，３４ｄ）を有し、
各辺の前記端子は、互いに異なる前記領域に配置されており、
隣り合う辺の一方の前記端子は前記第１方向に延設され、他方の前記端子は前記第２方向に延設されていることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
各端子は、第１端子部（４２）と、前記第１端子部の一端に連結され、前記第１端子部とは異なる方向に延設された第２端子部（４４）と、を有することを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
前記第１端子部及び前記第２端子部の一方が、前記第１方向に延設され、他方が前記第２方向に延設されていることを特徴とする請求項３に記載の半導体パッケージ。
【請求項５】
前記端子は、前記第１方向及び前記第２方向とは異なる方向に延設されていることを特徴とする請求項１又は請求項３に記載の半導体パッケージ。
【請求項６】
隣り合う辺において、一方に配置されたすべて前記端子は、他方に配置された前記端子に対し、前記第１方向及び前記第２方向の両方向において、少なくとも一部が対向するように延設されていることを特徴とする請求項５に記載の半導体パッケージ。
【請求項７】
前記収容部材は、セラミックシート（２６）を積層してなるケース（２２）を含むことを特徴とする請求項１〜６いずれか１項に記載の半導体パッケージ。
【請求項８】
前記収容部材は、封止樹脂部（３８）を含むことを特徴とする請求項１〜６いずれか１項に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板にはんだ付けされる半導体パッケージに関するものである。
【背景技術】
【０００２】
従来、基板にはんだ付けされる半導体パッケージとして、特許文献１に記載のものが知られている。
【０００３】
この半導体パッケージは、半導体チップを内部に収容し、基板との対向面が矩形をなす収容部材(樹脂モールド)と、半導体チップを基板と電気的に接続するために収容部材の対向面に形成され、基板にはんだ付けされる外部接続用の複数の端子（接続端子）と、を備えている。
【０００４】
各端子は、対向面における周縁部の４辺のうちの１つから内側に延設されている。また、４辺のそれぞれに端子が配置されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−２１６５０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ここで、周縁部の４辺のうち、対向する２対の辺の一方に沿う方向を第１方向とし、他方に沿う方向を第２方向とする。従来の半導体パッケージでは、たとえば、周縁部の第１辺から複数の端子が第１方向に延設されており、これら第１辺の端子は第２方向に並んで配置されている。また、第１辺の隣に位置する第２辺から複数の端子が第２方向に延設されており、これら第２辺の端子は第１方向に並んで配置されている。そして、第１辺の端子の延設長さは、第２辺の端子と第１方向においてオーバーラップしない長さとされている。同じく、第２辺の端子の延設長さは、第１辺の端子と第２方向においてオーバーラップしない長さとされている。
【０００７】
したがって、従来の半導体パッケージでは、基板と半導体パッケージとを電気的に接続するはんだの寿命が短いという問題がある。
【０００８】
本発明は上記問題点に鑑み、はんだ寿命を向上できる半導体パッケージを提供することを目的とする。
【課題を解決するための手段】
【０００９】
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
【００１０】
開示された発明のひとつは、基板（１００）にはんだ付けされる半導体パッケージであって、
半導体チップ（１２，１４）と、
半導体チップを内部に収容し、基板との対向面（３４）が矩形状をなす収容部材（１６）と、
半導体チップを基板と電気的に接続するために対向面に形成され、基板にはんだ付けされる外部接続用の複数の端子（１８）と、を備えている。
【００１１】
そして、各端子は、対向面における周縁部（３６）の４辺（３６ａ，３６ｂ，３６ｃ，３６ｄ）のうちの１つから内側に延設されるとともに、各辺に端子が配置され、
周縁部の４辺のうち、対向する２対の辺の一方に沿う方向を第１方向とし、他方に沿う方向を第２方向とすると、隣り合う任意の２つの辺において、一方に配置されたすべての端子は、他方に配置された端子に対し、第１方向及び第２方向の少なくとも一方において、少なくとも一部が対向するように延設されていることを特徴とする。
【００１２】
はんだ寿命は、クラック（亀裂）の進展長さに比例する。本発明によれば、互いに対向するように延設されることで、端子の長さを、従来よりも長くとることができる。したがって、４辺に端子が配置された構成において、はんだ寿命を向上することができる。また、各端子は、周縁部の４辺のいずれかから内側に延設されているため、はんだによる接合状態の良否を容易に外観検査することもできる。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態に係る半導体パッケージの概略構成を示す断面図である。
【図２】半導体パッケージを基板との対向面側から見た平面図である。
【図３】半導体パッケージの参考例を基板との対向面側から見た平面図である。
【図４】第１変形例を示す断面図である。
【図５】第２実施形態に係る半導体パッケージを基板との対向面側から見た平面図である。
【図６】第２変形例を示す平面図である。
【図７】第３実施形態に係る半導体パッケージを基板との対向面側から見た平面図である。
【図８】第３変形例を示す平面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態を、図面を参照して説明する。なお、以下に示す各図において、共通乃至関連する要素には同一の符号を付与するものとする。また、平面矩形状をなす対向面３４のうち、対向する２対の辺の一方に沿う方向をＸ方向、他方に沿う方向をＹ方向とする。Ｘ方向とＹ方向とは互いに直交する。また、Ｘ方向及びＹ方向の両方向に直交する方向をＺ方向とする。特に断りのない限り、平面形状とは、Ｘ方向及びＹ方向により規定される面に沿う形状を示すものとする。なお、Ｘ方向が特許請求の範囲に記載の第１方向に相当し、Ｙ方向が第２方向に相当する。
【００１５】
（第１実施形態）
先ず、図１に基づき、本実施形態に係る半導体パッケージの概略構成について説明する。
【００１６】
図１に示すように、半導体パッケージ１０は、半導体チップ１２，１４と、収容部材１６と、収容部材１６に形成された複数の端子１８と、を備えている。この半導体パッケージ１０は、基板１００に実装されている。
【００１７】
半導体チップ１２は、シリコンなどの半導体基板に、物理量を検出するためのセンシング部が形成されたセンサチップとなっている。本実施形態では、センシング部により加速度を検出できるようになっている。一方、半導体チップ１４は、シリコンなどの半導体基板に、センシング部の処理回路などが形成された回路チップとなっている。本実施形態では、一例として、Ｚ方向において半導体チップ１４上に半導体チップ１２が配置され、この積層状態で、図示しない電極同士がボンディングワイヤ２０により電気的に接続されている。
【００１８】
収容部材１６は、半導体チップ１２，１４を内部に収容する部材である。本実施形態では、収容部材１６が、一面が開口する箱状のケース２２と、ケース２２の開口を閉塞するリッド２４と、を有している。ケース２２は、Ｚ方向において一面が開口している。リッド２４は、換言すれば蓋である。
【００１９】
ケース２２は、たとえばアルミナを主原料とするセラミックシート２６（所謂グリーンシート）を多層に積層してなる。そして、開口側の最上層として、金属製のリング２８が配置されている。このリング２８は、セラミックシート２６にろう付けされている。リング２８とリッド２４との固定方法としては、ケース２２とリッド２４との間を水密とできるものであれば良い。本実施形態では、金属製のリッド２４を採用しており、このリッド２４がリング２８に全周で溶接されている。
【００２０】
半導体チップ１４は、ケース２２における底部３０の内面に固定されている。ケース２２には、図示しない配線（導体パターンやビア）が形成されており、配線の一部が電極としてケース２２の内部空間に露出されている。この電極は、ボンディングワイヤ３２を介して、半導体チップ１４と電気的に接続されている。また、配線は、端子１８に接続されている。
【００２１】
ケース２２における底部３０の外面、すなわち、収容部材１６における基板１００との対向面３４は、平面矩形状、詳しくは平面正方形をなしている。そして、この対向面３４に、複数の端子１８が形成されている。
【００２２】
端子１８は、金属材料を用いて形成されており、半導体パッケージ１０を基板１００と電気的に接続するための外部接続用の端子（電極）である。この端子１８は、上記したように、ケース２２の配線やボンディングワイヤ２０，３２を介して、半導体チップ１２，１４と電気的に接続されている。対向面３４における端子１８の配置については、後述する。
【００２３】
このように構成される半導体パッケージ１０は、対向面３４が基板１００と対向するようにして、基板１００上に配置されている。基板１００における半導体パッケージ１０の搭載面には、端子１８に対応してランド１０２が形成されている。そして、対応する端子１８とランド１０２とが、はんだ１０４によって電気的且つ機械的に接続されている。
【００２４】
次に、図２に基づき、対向面３４における端子１８の配置について説明する。
【００２５】
図２に示すように、収容部材１６の対向面３４には、複数の端子１８が形成されている。対向面３４は、平面正方形をなしており、各端子１８は、対向面３４における周縁部３６の４辺３６ａ，３６ｂ，３６ｃ，３６ｄのうちの１つから内側に延設されている。また、各辺３６ａ，３６ｂ，３６ｃ，３６ｄに、端子１８が配置されている。
【００２６】
対向面３４は、周縁部３６の４辺３６ａ，３６ｂ，３６ｃ，３６ｄのうち、対向する２対の辺の中点同士を結んだ仮想線Ｓ１，Ｓ２で区分される４つの領域３４ａ，３４ｂ，３４ｃ，３４ｄを有している。対向面３４が平面正方形をなしているため、各領域３４ａ，３４ｂ，３４ｃ，３４ｄも平面正方形をなし、形状及び大きさが互いに等しいものとなっている。なお、第１仮想線Ｓ１は、互いに対向する辺３６ａ，３６ｃの中点同士を結んでなり、第２仮想線Ｓ２は、互いに対向する辺３６ｂ，３６ｄの中点同士を結んでなる。図２では、これら仮想線Ｓ１，Ｓ２を一点鎖線で示している。図２に示す符号Ｃ１は、これら仮想線Ｓ１，Ｓ２の交点、すなわち対向面３４の中心を示している。
【００２７】
本実施形態では、端子１８が、Ｘ方向及びＹ方向のいずれかに沿って延設されている。また、各辺３６ａ，３６ｂ，３６ｃ，３６ｄに配置された端子１８は、４つの領域３４ａ，３４ｂ，３４ｃ，３４ｄのうちのいずれか１つに配置されるとともに、互いに異なる領域に配置されている。
【００２８】
第１辺３６ａから延設された端子１８ａは、第１領域３４ａに配置されている。この端子１８ａは、第１辺３６ａに直交する方向、すなわちＹ方向に延設されている。本実施形態では、２つの端子１８ａを有しており、これら端子１８ａは、同じ延設長さ及び幅をなしている。なお、２つの端子１８ａのうち、第２辺３６ｂ側の端子１８ａは、Ｘ方向において第２辺３６ｂとの間に所定の間隔を有して形成されている。一方、第１仮想線Ｓ１側の端子１８ａは、Ｘ方向において第１仮想線Ｓ１との間に所定の間隔を有して形成されている。また、端子１８ａの延設長さＬ１は、第２辺３６ｂの長さの１／２、すなわち各辺３６ａ，３６ｂ，３６ｃ，３６ｄの長さの１／２、よりも若干短い長さとなっている。したがって、端子１８ａと、端子１８ａの延設先に位置する端子１８ｂとの間に、所定の間隔が確保されている。
【００２９】
第１辺３６ａの隣に位置する第２辺３６ｂから延設された端子１８ｂは、Ｙ方向において第１領域３４ａの隣に位置する第２領域３４ｂに配置されている。この端子１８ｂは、第２辺３６ｂに直交する方向、すなわちＸ方向に延設されている。本実施形態では、２つの端子１８ｂを有しており、これら端子１８ｂは、同じ延設長さ及び幅をなしている。なお、２つの端子１８ｂのうち、第３辺３６ｃ側の端子１８ｂは、Ｙ方向において第３辺３６ｃとの間に所定の間隔を有して形成されている。一方、第２仮想線Ｓ２側の端子１８ｂは、Ｙ方向において第２仮想線Ｓ２との間に所定の間隔を有して形成されている。また、端子１８ｂの延設長さは、端子１８ａと同じＬ１となっている。したがって、端子１８ｂと、端子１８ｂの延設先に位置する端子１８ｃとの間に、所定の間隔が確保されている。
【００３０】
第２辺３６ｂの隣に位置するとともに第１辺３６ａに対向する第３辺３６ｃから延設された端子１８ｃは、Ｘ方向において第２領域３４ｂの隣に位置するとともに、中心Ｃ１を挟んで第１領域３４ａの対角に位置する第３領域３４ｃに配置されている。この端子１８ｃは、第３辺３６ｃに直交する方向、すなわちＹ方向に延設されている。本実施形態では、２つの端子１８ｃを有しており、これら端子１８ｃは、同じ延設長さ及び幅をなしている。なお、２つの端子１８ｃのうち、第４辺３６ｄ側の端子１８ｃは、Ｘ方向において第４辺３６ｄとの間に所定の間隔を有して形成されている。一方、第１仮想線Ｓ１側の端子１８ｃは、Ｘ方向において第１仮想線Ｓ１との間に所定の間隔を有して形成されている。また、端子１８ｃの延設長さも、端子１８ａと同じＬ１となっている。したがって、端子１８ｃと、端子１８ｃの延設先に位置する端子１８ｄとの間に、所定の間隔が確保されている。
【００３１】
第３辺３６ｃ及び第１辺３６ａの隣に位置するとともに第２辺３６ｂに対向する第４辺３６ｄから延設された端子１８ｄは、Ｙ方向において第３領域３４ｃの隣に位置するとともに、中心Ｃ１を挟んで第２領域３４ｂの対角に位置する第４領域３４ｄに配置されている。この端子１８ｄは、第４辺３６ｄに直交する方向、すなわちＹ方向に延設されている。本実施形態では、２つの端子１８ｄを有しており、これら端子１８ｄは、同じ延設長さ及び幅をなしている。なお、２つの端子１８ｄのうち、第１辺３６ａ側の端子１８ｄは、Ｙ方向において第１辺３６ａとの間に所定の間隔を有して形成されている。一方、第２仮想線Ｓ２側の端子１８ｄは、Ｙ方向において第１仮想線Ｓ１との間に所定の間隔を有して形成されている。また、端子１８ｄの延設長さも、端子１８ａと同じＬ１となっている。したがって、端子１８ｄと、端子１８ｄの延設先に位置する端子１８ａとの間に、所定の間隔が確保されている。
【００３２】
このように複数の端子１８は、中心Ｃ１周りの４回対称となるように配置されている。また、各端子１８の延設長さＬ１は、隣り合う２つの辺において、一方に配置された端子１８それぞれの少なくとも一部が、他方に配置された端子１８に対し、Ｘ方向及びＹ方向のいずれかにおいて対向するように設定されている。これにより、すべての端子１８ａは、Ｙ方向において端子１８ｂと対向している。同じく、すべての端子１８ｂは、端子１８ｃとＸ方向において対向している。すべての端子１８ｃは、端子１８ｄとＹ方向において対向している。すべての端子１８ｄは、端子１８ａとＸ方向において対向している。
【００３３】
次に、本実施形態に係る半導体パッケージ１０の効果について説明する。図３に示す参考例では、本実施形態と共通乃至関連する要素に対し、本実施形態で付与した符号に２００を加算した符号を付与している。
【００３４】
図３に参考例として示す従来の半導体パッケージ２１０においても、対向面２３４は平面正方形をなしており、各端子２１８は、対向面２３４における周縁部２３６の４辺２３６ａ，２３６ｂ，２３６ｃ，２３６ｄのうちの１つから内側に延設されている。また、各辺２３６ａ，２３６ｂ，２３６ｃ，２３６ｄに、端子２１８が２つずつ配置されている。
【００３５】
第１辺２３６ａからＹ方向に延設された２つの端子２１８ａは、その延設長さ及び幅が互いに等しくなっている。これら端子２１８ａは、隣り合う辺２３６ｂから延設された端子２１８ｂと、Ｘ方向及びＹ方向のいずれにおいても対向していない。同様に、第２辺２３６ｂからＸ方向に延設された２つの端子２１８ｂは、その延設長さ及び幅が互いに等しくなっている。これら端子２１８ｂは、隣り合う辺２３６ｃから延設された端子２１８ｃと、Ｘ方向及びＹ方向のいずれにおいても対向していない。第３辺２３６ｃからＹ方向に延設された２つの端子２１８ｃは、その延設長さ及び幅が互いに等しくなっている。これら端子２１８ｃは、隣り合う辺２３６ｄから延設された端子２１８ｄと、Ｘ方向及びＹ方向のいずれにおいても対向していない。第４辺２３６ｄからＸ方向に延設された２つの端子２１８ｄは、その延設長さ及び幅が互いに等しくなっている。これら端子２１８ｄは、隣り合う辺２３６ａから延設された端子２１８ａと、Ｘ方向及びＹ方向のいずれにおいても対向していない。この参考例では、すべての端子２１８の延設長さが、互いに等しい長さＬ２となっている。
【００３６】
ところで、はんだの寿命は、クラック（亀裂）の進展長さに比例する。図３に示した参考例の場合、隣り合う辺の端子２１８同士で、互いに対向しないように、延設長さＬ２が設定されている。このように延設長さＬ２が短いため、はんだ寿命を向上することができない。
【００３７】
これに対し、本実施形態では、第１辺３６ａからＹ方向に延設されたすべての端子１８ａが、第２辺３６ｂからＸ方向に延設された端子１８ｂに対向している。第２辺３６ｂからＸ方向に延設されたすべての端子１８ｂが、第３辺３６ｃからＹ方向に延設された端子１８ｃに対向している。第３辺３６ｃからＹ方向に延設されたすべての端子１８ｃが、第４辺３６ｄからＸ方向に延設された端子１８ｄに対向している。第４辺３６ｄからＸ方向に延設されたすべての端子１８ｄが、第１辺３６ａからＹ方向に延設された端子１８ａに対向している。このように、互いに対向するように各端子１８の延設長さＬ１が設定されている。したがって、延設長さＬ１を、従来の延設長さＬ２よりも長くとることができる。このため、４辺３６ａ，３６ｂ，３６ｃ，３６ｄに端子１８が配置された構成において、はんだ１０４の寿命を向上することができる。
【００３８】
加えて、各端子１８は、周縁部３６から内側に延設されているため、はんだ１０４による接合状態の良否を容易に外観検査することもできる。
【００３９】
また、周縁部３６の４辺３６ａ，３６ｂ，３６ｃ，３６ｄにそれぞれ端子１８ａ，１８ｂ，１８ｃ，１８ｄが配置されているため、たとえば３６ａ，３６ｃの２辺のみに端子１８が配置される構成よりも、基板１００における配線自由度を向上することもできる。
【００４０】
また、本実施形態では、各辺３６ａ，３６ｂ，３６ｃ，３６ｄから延設された端子１８ａ，１８ｂ，１８ｃ，１８ｄが、対向面３４における互いに異なる領域３４ａ，３４ｂ，３４ｃ，３４ｄに配置されている。たとえば、端子１８ａは第１領域３４ａに配置され、端子１８ｂは第２領域３４ｂに配置されている。また、端子１８ｃは第３領域３４ｃに配置され、端子１８ｄは第４領域３４ｄに配置されている。そして、端子１８ａ，１８ｃはＹ方向に延設され、端子１８ｂ，１８ｄはＸ方向に延設されている。隣り合う端子１８の延設方向が互いに直交している。これによれば、端子１８の形状を簡素化しつつ、複数の端子１８について延設長さＬ１を長くすることができる。
【００４１】
なお、上記実施形態では、収容部材１６内に、２つの半導体チップ１２，１４が収容される例を示した。しかしながら、収容部材１６に収容される半導体チップの個数は上記例に限定されるものではない。１個でもよいし、３個以上でもよい。
【００４２】
また、上記実施形態では、収容部材１６として、セラミックシート２６を積層してなるケース２２を含む例（所謂積層セラミックパッケージの例）を示した。しかしながら、たとえば、図４の第１変形例に示すように、収容部材１６として封止樹脂部３８を含む構成の半導体パッケージ１０にも適用することができる。図４に示す半導体パッケージ１０は、半導体チップ１２のみを有しており、この半導体チップ１２が再配線基板４０（所謂インターポーザ）に実装されている。封止樹脂部３８は、再配線基板４０における半導体チップ１２の載置面ごと、半導体チップ１２を封止している。すなわち、封止樹脂部３８と再配線基板４０により、収容部材１６が構成されている。
【００４３】
（第２実施形態）
本実施形態において、上記実施形態に示した半導体パッケージ１０と共通する部分についての説明は割愛する。
【００４４】
本実施形態では、図５に示すように、各端子１８が、Ｚ方向に直交する一方向に延設された第１端子部４２と、第１端子部４２の一端に連結され、Ｚ方向に直交し、且つ、第１端子部４２とは異なる方向に延設された第２端子部４４と、を有している。図５において、第１端子部４２の延設長さは、第２端子部４４の延設長さよりも長くされており、第１端子部４２が端子１８の長手部分、第２端子部４４が短手部分となっている。このように、各端子１８は平面Ｌ字状をなしている。
【００４５】
また、第１端子部４２及び第２端子部４４の一方がＸ方向に沿って延設され、他方がＹ方向に沿って延設されている。第１実施形態同様、第１領域３４ａに端子１８ａ、第２領域３４ｂに端子１８ｂ、第３領域３４ｃに端子１８ｃ、第４領域３４ｄに端子１８ｄが配置されている。各端子１８において、第１端子部４２が、対応する辺３６ａ，３６ｂ，３６ｃ，３６ｄから延設されている。
【００４６】
端子１８ａにおいて、第１端子部４２は、第１辺３６ａからＹ方向に延設されており、第２端子部４４は、第１端子部４２における第１辺３６ａと反対の端部から第２辺３６ｂに向けてＸ方向に延設されている。同じく、端子１８ｂにおいて、第１端子部４２は、第２辺３６ｂからＸ方向に延設されており、第２端子部４４は、第１端子部４２における第２辺３６ｂと反対の端部から第３辺３６ｃに向けてＹ方向に延設されている。端子１８ｃにおいて、第１端子部４２は、第３辺３６ｃからＹ方向に延設されており、第２端子部４４は、第１端子部４２における第３辺３６ｃと反対の端部から第４辺３６ｄに向けてＸ方向に延設されている。端子１８ｄにおいて、第１端子部４２は、第４辺３６ｄからＸ方向に延設されており、第２端子部４４は、第１端子部４２における第４辺３６ｄと反対の端部から第１辺３６ａに向けてＹ方向に延設されている。
【００４７】
そして、第１実施形態同様、複数の端子１８は、中心Ｃ１周りの４回対称となるように配置されている。また、端子１８ａは、Ｙ方向において端子１８ｂと対向している。同じく、端子１８ｂは、端子１８ｃとＸ方向において対向している。端子１８ｃは、端子１８ｄとＹ方向において対向している。端子１８ｄは、端子１８ａとＸ方向において対向している。
【００４８】
次に、本実施形態に係る半導体パッケージ１０の効果について説明する。
【００４９】
本実施形態によれば、上記したように、各端子１８がＬ字状をなしている。したがって、各辺３６ａ，３６ｂ，３６ｃ，３６ｄに端子１８が配置された構成において、端子１８の延設長さをより長くすることができる。すなわち、はんだ１０４の寿命を、さらに向上することができる。
【００５０】
なお、第１端子部４２及び第２端子部４４の一方がＸ方向に沿って延設され、他方がＹ方向に沿って延設される構成は、図５に示す例に限定されるものではない。たとえば、図６の第２変形例に示すように、各辺３６ａ，３６ｂ，３６ｃ，３６ｄに複数（２つ）の端子１８が配置された構成としてもよい。各端子１８ａにおいて、第１端子部４２は、第１辺３６ａからＹ方向に延設され、第２端子部４４は、第１端子部４２における第１辺３６ａ側の端部からＸ方向に延設されている。すなわち、第２端子部４４は、第１辺３６ａに沿って形成されている。また、２つの端子１８ａは、第１辺３６ａの中点を通る第１仮想線Ｓ１に対して線対称となっている。第２端子部４４は、Ｘ方向であって互いに遠ざかる方向に延設されている。
【００５１】
同じく、各端子１８ｂにおいて、第１端子部４２は、第２辺３６ｂからＹ方向に延設され、第２端子部４４は、第１端子部４２における第２辺３６ｂ側の端部からＹ方向に延設されている。すなわち、第２端子部４４は、第２辺３６ｂに沿って形成されている。また、２つの端子１８ｂは、第２辺３６ｂの中点を通る第２仮想線Ｓ２に対して線対称となっている。第２端子部４４は、Ｙ方向であって互いに遠ざかる方向に延設されている。
【００５２】
各端子１８ｃにおいて、第１端子部４２は、第３辺３６ｃからＹ方向に延設され、第２端子部４４は、第１端子部４２における第３辺３６ｃ側の端部からＸ方向に延設されている。すなわち、第２端子部４４は、第３辺３６ｃに沿って形成されている。また、２つの端子１８ｃは、第３辺３６ｃの中点を通る第１仮想線Ｓ１に対して線対称となっている。第２端子部４４は、Ｘ方向であって互いに遠ざかる方向に延設されている。
【００５３】
各端子１８ｄにおいて、第１端子部４２は、第４辺３６ｄからＹ方向に延設され、第２端子部４４は、第１端子部４２における第４辺３６ｄ側の端部からＹ方向に延設されている。すなわち、第２端子部４４は、第４辺３６ｄに沿って形成されている。また、２つの端子１８ｄは、第４辺３６ｄの中点を通る第２仮想線Ｓ２に対して線対称となっている。第２端子部４４は、Ｙ方向であって互いに遠ざかる方向に延設されている。
【００５４】
そして、各端子１８は、互いに同じ形状及び大きさを有しており、中心Ｃ１周りの４回対称をなすように配置されている。これによっても、Ｌ字状の端子１８を採用するため、延設長さをより長くして、はんだ１０４の寿命をさらに向上することができる。
【００５５】
（第３実施形態）
本実施形態において、上記実施形態に示した半導体パッケージ１０と共通する部分についての説明は割愛する。
【００５６】
図７に示すように、各端子１８は、第２実施形態同様、第１端子部４２と第２端子部４４を有している。しかしながら、第１端子部４２が、Ｘ方向及びＹ方向とは異なる方向に延設され、第２端子部４４が、第１端子部４２における一端から第１端子部４２と直交する方向に延設されている。すなわち、第２端子部４４も、Ｘ方向及びＹ方向とは異なる方向に延設されている。
【００５７】
端子１８ａにおいて、第１端子部４２は、第１辺３６ａに対して４５°の角度をなすように第１辺３６ａから第２辺３６ｂに向けて斜めに延設され、第２端子部４４は、第１端子部４２における第１辺３６ａと反対の端部から第２辺３６ｂに対して遠ざかる方向に延設されている。同じく、端子１８ｂにおいて、第１端子部４２は、第２辺３６ｂに対して４５°の角度をなすように第２辺３６ｂから第３辺３６ｃに向けて斜めに延設され、第２端子部４４は、第１端子部４２における第２辺３６ｂと反対の端部から第３辺３６ｃに対して遠ざかる方向に延設されている。
【００５８】
端子１８ｃにおいて、第１端子部４２は、第３辺３６ｃに対して４５°の角度をなすように第３辺３６ｃから第４辺３６ｄに向けて斜めに延設され、第２端子部４４は、第１端子部４２における第３辺３６ｃと反対の端部から第４辺３６ｄに対して遠ざかる方向に延設されている。同じく、端子１８ｄにおいて、第１端子部４２は、第４辺３６ｄに対して４５°の角度をなすように第４辺３６ｄから第１辺３６ａに向けて斜めに延設され、第２端子部４４は、第１端子部４２における第４辺３６ｄと反対の端部から第１辺３６ａに対して遠ざかる方向に延設されている。また、図７においても、各端子１８は、互いに同じ形状及び大きさを有しており、中心Ｃ１周りの４回対称をなすように配置されている。
【００５９】
次に、本実施形態に係る半導体パッケージ１０の効果について説明する。
【００６０】
本実施形態によれば、上記したように、各端子１８がＬ字状をなしている。したがって、各辺３６ａ，３６ｂ，３６ｃ，３６ｄに端子１８が配置された構成において、端子１８の延設長さをより長くすることができる。すなわち、はんだ１０４の寿命を、さらに向上することができる。
【００６１】
加えて、上記したように、端子１８ａの第１端子部４２が、対応する第１辺３６ａから斜めに延設され、端子１８ａの一部分が、Ｘ方向及びＹ方向の両方向において、端子１８ｂに対向している。同じく、端子１８ｂの第１端子部４２が、対応する第２辺３６ｂから斜めに延設され、端子１８ｂの一部分が、Ｘ方向及びＹ方向の両方向において、端子１８ｃに対向している。端子１８ｃの第１端子部４２が、対応する第３辺３６ｃから斜めに延設され、端子１８ｃの一部分が、Ｘ方向及びＹ方向の両方向において、端子１８ｄに対向している。端子１８ｄの第１端子部４２が、対応する第４辺３６ｄから斜めに延設され、端子１８ｄの一部分が、Ｘ方向及びＹ方向の両方向において、端子１８ａに対向している。これによれば、第１端子部４２及び第２端子部４４の一方がＸ方向に沿って延設され、他方がＹ方向に沿って延設された構成に較べて、端子１８の延設長さＬ１をより長くすることができる。
【００６２】
なお、図７では、Ｌ字状の端子１８の例を示したが、図８の第３変形例に示すように、一方向に延設される端子１８にも適用することができる。図８では、端子１８ａが、対応する第１辺３６ａから斜めに延設され、端子１８ａの一部分が、Ｘ方向及びＹ方向の両方向において、端子１８ｂに対向している。同じく、端子１８ｂが、対応する第２辺３６ｂから斜めに延設され、端子１８ｂの一部分が、Ｘ方向及びＹ方向の両方向において、端子１８ｃに対向している。端子１８ｃが、対応する第３辺３６ｃから斜めに延設され、端子１８ｃの一部分が、Ｘ方向及びＹ方向の両方向において、端子１８ｄに対向している。端子１８ｄが、対応する第４辺３６ｄから斜めに延設され、端子１８ｄの一部分が、Ｘ方向及びＹ方向の両方向において、端子１８ａに対向している。これによれば、端子１８ａ，１８ｃがＹ方向に沿って延設され、端子１８ｂ，１８ｄがＸ方向に沿って延設された構成に較べて、端子１８の延設長さＬ１をより長くすることができる。
【００６３】
以上、本発明の好ましい実施形態について説明したが、本発明は上記実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００６４】
上記実施形態では、対向面３４が平面正方形とされる例を示した。しかしながら、正方形以外の矩形状、すなわち長方形にも適用することができる。
【符号の説明】
【００６５】
１０・・・半導体パッケージ、１２，１４・・・半導体チップ、１６・・・収容部材、１８，１８ａ，１８ｂ，１８ｃ，１８ｄ・・・端子、２０・・・ボンディングワイヤ、２２・・・ケース、２４・・・リッド、２６・・・セラミックシート、２８・・・リング、３０・・・底部、３２・・・ボンディングワイヤ、３４・・・対向面、３４ａ・・・第１領域、３４ｂ・・・第２領域、３４ｃ・・・第３領域、３４ｄ・・・第４領域、３６・・・周縁部、３６ａ・・・第１辺、３６ｂ・・・第２辺、３６ｃ・・・第３辺、３６ｄ・・・第４辺、３８・・・封止樹脂部、４０・・・再配線基板、４２・・・第１端子部、４４・・・第２端子部、１００・・・基板、１０２・・・ランド、１０４・・・はんだ、Ｃ１・・・中心、Ｓ１・・・第１仮想線、Ｓ２・・・第２仮想線
【図１】
2015216170.tif 000003
【図２】
2015216170.tif 000004
【図３】
2015216170.tif 000005
【図４】
2015216170.tif 000006
【図５】
2015216170.tif 000007
【図６】
2015216170.tif 000008
【図７】
2015216170.tif 000009
【図８】
2015216170.tif 000010