(57)【要約】【課題】素子数の少ないアナログ回路による充電回路、放電回路、エンベローブジェネレータを提供する。【解決手段】本発明の充電回路と放電回路は、バッファの入力に一端が接続され、他端が接地されたコンデンサに電荷を充電または放電する。充電回路は、充電レベル電圧とＶＬボルト、充電時間電圧をＶＴボルト、バッファの出力電圧をＶＥＧボルトとし、コンデンサに（（ＶＬ−ＶＥＧ）／ＲＥＧ）・ｅ＾（ｋ・ＶＴ）の電流を流す。放電回路は、放電レベル電圧をＶＬボルト、放電時間電圧をＶＴボルトとし、コンデンサに、（（ＶＥＧ−ＶＬ）／ＲＥＧ）・ｅ＾（ｋ・ＶＴ）の電流を流す。本発明のエンベローブジェネレータは、充電回路１つと放電回路２つとコンデンサとバッファと選択部を備える。【選択図】図２
2015194531.tif 000002
【特許請求の範囲】
【請求項１】
バッファの入力に一端が接続され、他端が接地されたコンデンサに電荷を充電する充電回路であって、
ｅを自然対数の底、＾をべき乗を示す記号、ｋを実数とし、
指数変換部と、充電後の電圧に対応した充電レベル電圧（ＶＬボルト）を入力する充電レベル点と、充電時間に対応した充電時間電圧（ＶＴボルト）を入力する充電時間点と、前記バッファの出力電圧（ＶＥＧボルト）を入力する帰還点と、前記コンデンサに充電する電流が通過する充電電流通過点と、前記指数変換部と前記帰還点の間に接続された電流調整用抵抗（ＲＥＧオーム）を有し、
前記充電電流通過点に、
（（ＶＬ−ＶＥＧ）／ＲＥＧ）・ｅ＾（ｋ・ＶＴ）
の電流を流す
ことを特徴とする充電回路。
【請求項２】
バッファの入力に一端が接続され、他端が接地されたコンデンサに電荷を充電する充電回路であって、
充電後の電圧に対応した電圧（充電レベル電圧）を入力する充電レベル点、充電時間に対応した電圧（充電時間電圧）を入力する充電時間点、前記バッファの出力電圧を入力する帰還点、前記コンデンサに充電する電流が通過する充電電流通過点、正の電源と接続される正バイアス点、ＮＰＮ型トランジスタ、ＰＮＰ型トランジスタ、レベル用抵抗、バイアス用抵抗、時間用抵抗、コレクタ用抵抗、電流調整用抵抗を有し、
前記ＮＰＮ型トランジスタのコレクタと前記ＰＮＰ型トランジスタのエミッタと前記充電レベル点が接続され、
前記ＮＰＮ型トランジスタのエミッタと前記ＰＮＰ型トランジスタのベースが接続され、
前記ＮＰＮ型トランジスタのベースと前記ＮＰＮ型トランジスタのコレクタの間に、前記レベル用抵抗が接続され、
前記ＮＰＮ型トランジスタのベースと前記正バイアス点の間に、前記バイアス用抵抗が接続され、
前記ＮＰＮ型トランジスタのベースと前記充電時間点の間に、前記時間用抵抗が接続され、
前記ＰＮＰ型トランジスタのコレクタと前記充電電流通過点との間に、前記コレクタ用抵抗が接続され、
前記ＰＮＰ型トランジスタのベースと前記帰還点との間に、前記電流調整用抵抗が接続される
ことを特徴とする充電回路。
【請求項３】
バッファの入力に一端が接続され、他端が接地されたコンデンサから電荷を放電する放電回路であって、
ｅを自然対数の底、＾をべき乗を示す記号、ｋを実数とし、
指数変換部と、放電後の電圧に対応した放電レベル電圧（ＶＬボルト）を入力する放電レベル点と、放電時間に対応した放電時間電圧（ＶＴボルト）を入力する放電時間点と、前記バッファの出力電圧（ＶＥＧボルト）を入力する帰還点と、前記コンデンサから放電する電流が通過する放電電流通過点と、前記指数変換部と前記帰還点の間に接続された電流調整用抵抗（ＲＥＧオーム）を有し、
前記放電電流通過点に、
（（ＶＥＧ−ＶＬ）／ＲＥＧ）・ｅ＾（ｋ・ＶＴ）
の電流を流す
ことを特徴とする放電回路。
【請求項４】
バッファの入力に一端が接続され、他端が接地されたコンデンサから電荷を放電する放電回路であって、
放電後の電圧に対応した電圧（放電レベル電圧）を入力する放電レベル点、放電時間に対応した電圧（放電時間電圧）を入力する放電時間点、前記バッファの出力電圧を入力する帰還点、前記コンデンサから放電する電流が通過する放電電流通過点、負の電源と接続される負バイアス点、ＰＮＰ型トランジスタ、ＮＰＮ型トランジスタ、レベル用抵抗、バイアス用抵抗、時間用抵抗、コレクタ用抵抗、電流調整用抵抗を有し、
前記ＰＮＰ型トランジスタのコレクタと前記ＮＰＮ型トランジスタのエミッタと前記放電レベル点が接続され、
前記ＰＮＰ型トランジスタのエミッタと前記ＮＰＮ型トランジスタのベースが接続され、
前記ＰＮＰ型トランジスタのベースと前記ＰＮＰ型トランジスタのコレクタの間に、前記レベル用抵抗が接続され、
前記ＰＮＰ型トランジスタのベースと前記負バイアス点の間に、前記バイアス用抵抗が接続され、
前記ＰＮＰ型トランジスタのベースと前記放電時間点の間に、前記時間用抵抗が接続され、
前記ＮＰＮ型トランジスタのコレクタと前記放電電流通過点との間に、前記コレクタ用抵抗が接続され、
前記ＮＰＮ型トランジスタのベースと前記帰還点との間に、前記電流調整用抵抗が接続される
ことを特徴とする放電回路。
【請求項５】
請求項１または２記載の充電回路と、
請求項３または４記載の放電回路である第１放電回路と、
請求項３または４記載の放電回路である第２放電回路と、
前記充電回路が電荷を充電し、前記第１放電回路が電荷を放電し、前記第２放電回路が電荷を放電する共通のコンデンサと、
入力が前記コンデンサの一端に接続され、前記充電回路の帰還点と、前記第１放電回路の帰還点と、前記第２放電回路の帰還点に出力電圧を入力する共通のバッファと、
前記充電回路の充電電流通過点と、前記第１放電回路の放電電流通過点と、前記第２放電回路の放電電流通過点と、前記コンデンサの一端と接続された選択部と
を備え、
前記充電回路の充電レベル電圧がアタックレベルを示す電圧、前記充電回路の充電時間電圧がアタック時間を示す電圧、前記第１放電回路の放電レベル電圧がサステインレベルを示す電圧、前記第１放電回路の放電時間電圧がディケイ時間を示す電圧、前記第２放電回路の放電レベル電圧が０ボルト、前記第２放電回路の放電時間電圧がリリース時間を示す電圧とし、
前記選択部は、前記充電回路が前記コンデンサに電荷を充電する状態、前記第１放電回路が前記コンデンサから電荷を放電する状態、前記第２放電回路が前記コンデンサから電荷を放電する状態を選択する
エンベローブジェネレータ。
【請求項６】
請求項５記載のエンベローブジェネレータであって、
前記選択部は、
第１ダイオードと、第２ダイオードと、第３ダイオードと、第４ダイオードと、第５ダイオードと、第６ダイオードと、
制御部と
を備え、
前記制御部は、出力電圧が高い状態と低い状態の２つの状態を選択できるアタック制御端子、ディケイ・サステイン制御端子、リリース制御端子を有し、
前記第１ダイオードのアノードと前記第２ダイオードのアノードと前記充電回路の充電電流通過点が接続され、
前記第３ダイオードのカソードと前記第４ダイオードのカソードと第１放電回路の放電電流通過点が接続され、
前記第５ダイオードのカソードと前記第６ダイオードのカソードと第２放電回路の放電電流通過点が接続され、
前記第１ダイオードのカソードと前記第３ダイオードのアノードと前記第５ダイオードのアノードと前記コンデンサの一端とが接続され、
前記第２ダイオードのカソードが前記制御部のアタック制御端子に接続され、
前記第４ダイオードのアノードが前記制御部のディケイ・サステイン制御端子に接続され、
前記第６ダイオードのアノードが前記制御部のリリース制御端子に接続され、
前記アタック制御端子と前記ディケイ・サステイン制御端子と前記リリース制御端子の出力電圧のすべてが高い状態のときに、前記充電回路が前記コンデンサに電荷を充電し、
前記アタック制御端子と前記ディケイ・サステイン制御端子の出力電圧が低い状態で、前記リリース制御端子の出力が高い状態のときに、前記第１放電回路が前記コンデンサから電荷を放電し、
前記アタック制御端子と前記リリース制御端子の出力電圧が低い状態で、前記ディケイ・サステイン制御端子の出力電圧が高い状態のときに、前記第２放電回路が前記コンデンサから電荷を放電する
ことを特徴とするエンベローブジェネレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、楽音のエンベローブを生成するための充電回路、放電回路、エンベローブジェネレータに関する。
【背景技術】
【０００２】
特許文献１に示された電圧制御可変振幅増幅器（ＶＣＡ）を用いて楽音のエンベローブを生成する技術が、アナログ技術を用いた従来技術として知られておいる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭５５−１５５３９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１が出願された時期は、アナログ技術を用いてエンベローブを生成することが主流であり、特許文献１に示されたような電圧制御可変振幅増幅器（ＶＣＡ）を用いたチップが流通していた。その後、ディジタル技術の進歩に伴って、ディジタル技術を用いてエンベローブを生成する技術が主流となり、アナログ技術を用いたものはほとんど存在しなくなった。近年は、アナログ技術への魅力から、アナログ技術を用いたエンベローブジェネレータが再び求められるようになった。しかし、既に楽音用の電圧制御可変振幅増幅器を用いたチップは流通しておらず、新しくチップを製造するまでの需要はない。
【０００５】
また、生成する１つのエンベローブの時間は、操作者の指示に応じて２ミリ秒〜２０秒程度の幅で可変にする必要がある。つまり、時間変化を１万倍の範囲で可変にする必要がある。そして、操作しやすい時間変化ためには、操作者の指示を示す入力電圧に対して指数的に時間を変化させることが求められる。このような条件を満たさなければならないので、従来のアナログ技術を用いたエンベローブジェネレータは構成が複雑であり、ディスクリート回路で構成したのでは、合理的なコストでは生産できない。
【０００６】
本発明は、このような事情に鑑みてなされたものであり、従来よりも素子数の少ないアナログ回路による充電回路、放電回路、エンベローブジェネレータを提供することを目的とする。
【課題を解決するための手段】
【０００７】
ｅを自然対数の底、＾をべき乗を示す記号、ｋを実数とする。本発明の充電回路は、入力された電圧を示す電圧を出力するバッファの入力に一端が接続され、他端が接地されたコンデンサに電荷を充電する。本発明の充電回路は、指数変換部と、充電後の電圧に対応した充電レベル電圧（ＶＬボルト）を入力する充電レベル点と、充電時間に対応した充電時間電圧（ＶＴボルト）を入力する充電時間点と、バッファの出力電圧（ＶＥＧボルト）を入力する帰還点と、コンデンサに充電する電流が通過する充電電流通過点と、指数変換部と帰還点の間に接続された電流調整用抵抗（ＲＥＧオーム）を有する。そして、充電電流通過点に、
（（ＶＬ−ＶＥＧ）／ＲＥＧ）・ｅ＾（ｋ・ＶＴ）
の電流を流す。
【０００８】
本発明の放電回路は、入力された電圧を示す電圧を出力するバッファの入力に一端が接続され、他端が接地されたコンデンサから電荷を放電する。本発明の放電回路は、指数変換部と、放電後の電圧に対応した放電レベル電圧（ＶＬボルト）を入力する放電レベル点と、放電時間に対応した放電時間電圧（ＶＴボルト）を入力する放電時間点と、前記バッファの出力電圧（ＶＥＧボルト）を入力する帰還点と、前記コンデンサから放電する電流が通過する放電電流通過点と、前記指数変換部と前記帰還点の間に接続された電流調整用抵抗（ＲＥＧオーム）を有する。そして、放電電流通過点に、
（（ＶＥＧ−ＶＬ）／ＲＥＧ）・ｅ＾（ｋ・ＶＴ）
の電流を流す。
【０００９】
本発明のエンベローブジェネレータは、上述の充電回路１つと放電回路２つ（第１放電回路、第２放電回路）とコンデンサとバッファと選択部を備える。コンデンサは、充電回路が電荷を充電し、第１放電回路が電荷を放電し、第２放電回路が電荷を放電する共通のコンデンサである。バッファは、入力がコンデンサの一端に接続され、充電回路の帰還点と、第１放電回路の帰還点と、第２放電回路の帰還点に出力電圧を入力する共通のバッファである。選択部は、充電回路の電流通過点と、第１放電回路の電流通過点と、第２放電回路の電流通過点と、コンデンサの一端と接続されている。選択部は、充電回路がコンデンサに電荷を充電する状態、第１放電回路がコンデンサから電荷を放電する状態、第２放電回路がコンデンサから電荷を放電する状態、充電も放電もしない状態を選択する。本発明のエンベローブジェネレータにおいては、充電回路の充電レベル電圧がアタックレベルに対応した電圧、充電回路の充電時間電圧がアタック時間に対応した電圧、第１放電回路の放電レベル電圧がサステインレベルに対応した電圧、第１放電回路の放電時間電圧がディケイ時間に対応した電圧、第２放電回路の放電レベル電圧が０ボルト、第２放電回路の放電時間電圧がリリース時間に対応した電圧である。
【発明の効果】
【００１０】
本発明の充電回路と放電回路であれば、電流調整用抵抗をバッファの出力と指数変換部との間に挿入し、充放電時のエンベローブの形状を整えている。したがって、指数変換部は簡易なアンチログ回路で構成でき、素子数を少なくできる。また、本発明のエンベローブジェネレータも、本発明の素子数を少なくできる充電回路と放電回路で構成できるので、全体の素子数を少なくできる。
【図面の簡単な説明】
【００１１】
【図１】楽音のエンベローブを示す図。
【図２】本発明の充電回路の機能構成例を示す図。
【図３】バッファの構成例を示す図。
【図４】本発明の放電回路の機能構成例を示す図。
【図５】本発明のエンベローブジェネレータの機能構成例を示す図。
【図６】選択部の内部構造の例も示した本発明のエンベローブジェネレータの構成例を示す図。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、詳細に説明する。なお、同じ機能を有する構成部には同じ番号を付し、重複説明を省略する。また、ｅを自然対数の底、＾をべき乗を示す記号、ｋを実数とする。さらに、図中で配線同士が交差している場合、点が示されているときは接続されており、点が示されていないときは接続されていないことを示している。
【実施例１】
【００１３】
図１に、楽音のエンベローブを示す。エンベローブは、アタックＡ１，ディケイＤ１，サステインＳ１，リリースＲ１で構成される。電子楽器（シンセサイザやエフェクタ）のエンベローブジェネレータでは、操作者の操作（操作パネル上のツマミやキーボードへの入力）に従ったアタックレベルに対応した電圧ＶＡＬ、アタック時間ＡＴに対応した電圧ＶＡＴ、ディケイ時間ＤＴに対応した電圧ＶＤＴ、サステインレベルに対応した電圧ＶＳＬ、リリース時間ＲＴに対応した電圧ＶＲＴ、および、キーボードを押している時間に対応したサステインレベルを維持する時間などを入力とし、エンベローブを示す電圧ＶＥＧを生成する。エンベローブジェネレータは、バッファ、バッファの入力に一端が接続されて他端が接地されたコンデンサ、コンデンサの電圧を制御する充放電回路で構成され、バッファの出力が生成されたエンベローブを示す電圧ＶＥＧである。
【００１４】
以下では、アタックを生成する充電回路と、ディケイ、サステイン、リリースを生成する放電回路とを説明し、その後で充電回路と放電回路を組み合わせたエンベローブジェネレータについて説明する。
【００１５】
＜充電回路＞
図２に本発明の充電回路の機能構成例を示す。充電回路１００は、入力された電圧を示す電圧を出力するバッファ１６０の入力に一端が接続され、他端が接地されたコンデンサ１５０に電荷を充電する。充電回路１００は、指数変換部１０５と、充電後の電圧に対応した充電レベル電圧（ＶＬボルト）を入力する充電レベル点１３１と、充電時間に対応した充電時間電圧（ＶＴボルト）を入力する充電時間点１３３と、バッファ１６０の出力電圧（ＶＥＧボルト）を入力する帰還点１３５と、コンデンサ１５０に充電する電流が通過する充電電流通過点１３４と、正の電源１０１と接続される正バイアス点１３２と、指数変換部１０５と帰還点１３５の間に接続された電流調整用抵抗１２５（ＲＥＧオーム）を有する。なお、充電レベル点１３１、正バイアス点１３２、充電時間点１３３、充電電流通過点１３４、帰還点１３５は、「点」と表現しているが、端子のように識別できるものでもよいし、配線上の一部のように明確な「点」として識別できないものでもよい。また、充電回路１００の説明では表現を一般化しているが、充電レベル電圧ＶＬがアタックレベルを示す電圧ＶＡＬに対応し、充電時間電圧ＶＴがアタック時間ＡＴを示す電圧ＶＡＴに対応している。ただし、通常はＶＬ＞ＶＡＬに設定しており、制御手段によってアタック時間ＡＴの間充電する（図１参照）。また、電圧ＶＡＴはアタック時間ＡＴを決めるものではなく、電圧ＶＡＴはアタック時間ＡＴに対応したエンベローブを生成するための充電時の時定数を決めるものである。時定数については、後述する。
【００１６】
指数変換部１０５は、いわゆるアンチログ回路であり、充電時間に対応した充電時間電圧（ＶＴボルト）を指数変換する。具体的には、次のように構成すればよい。指数変換部１０５は、ＮＰＮ型トランジスタ１１１、ＰＮＰ型トランジスタ１１２、レベル用抵抗１２１、バイアス用抵抗１２２、時間用抵抗１２３、コレクタ用抵抗１２４を有する。そして、ＮＰＮ型トランジスタ１１１のコレクタとＰＮＰ型トランジスタ１１２のエミッタを充電レベル点１３１に接続する。ＮＰＮ型トランジスタ１１１のエミッタとＰＮＰ型トランジスタ１１２のベースを接続する。ＮＰＮ型トランジスタ１１１のベースとコレクタの間に、レベル用抵抗１２１を接続する。ＮＰＮ型トランジスタ１１１のベースと正バイアス点１３２の間に、バイアス用抵抗１２２を接続する。ＮＰＮ型トランジスタ１１１のベースと充電時間点１３３の間に、時間用抵抗１２３を接続する。ＰＮＰ型トランジスタ１１２のコレクタと充電電流通過点１３４との間に、コレクタ用抵抗１２４を接続する。ＰＮＰ型トランジスタ１１２のベースと帰還点１３５との間に、電流調整用抵抗１２５が接続される。
【００１７】
このように構成すると、充電電流通過点１３４には、
（（ＶＬ−ＶＥＧ）／ＲＥＧ）・ｅ＾（ｋ・ＶＴ）
の電流が流れる。なお、ｋはボルツマン定数や温度などから決まる値である。また、バッファの出力電圧（ＶＥＧボルト）がエンベローブの形状を示す電圧であり、端子１９０からの出力電圧がエンベローブの形状を示している。ここで、コンデンサ１５０の静電容量をＣ（ファラッド）、充電開始時のコンデンサの電圧ＶＥＧを０（ボルト）、充電開始時からの時間をｔ（秒）とすると、
【００１８】
【数１】
2015194531.tif 000003
【００１９】
のように出力電圧は変化する。つまり、時定数はＲＥＧＣ／（ｅ＾（ｋ・ＶＴ））である。よって、充電時間電圧ＶＴに対して、エンベローブの形状を指数的に変化させることができる。なお、「指数的に変化させることができる」とは、例えば充電時間電圧を１ボルトから２ボルトに変化させたときには、時定数が１００ミリ秒から１秒に変化し、充電時間電圧を２ボルトから３ボルトに変化させたときには、時定数が１秒から１０秒に変化させることができることを意味している。また、電流調整用抵抗１２５の抵抗値ＲＥＧで、時定数をリニアに調整できる。そして、充電レベル電圧ＶＬと抵抗値ＲＥＧを調整すれば、アタックレベルを示す電圧ＶＡＬとアタック時間ＡＴとを維持しながら（同じに保ちながら）、エンベローブの形状（曲がり具合）を調整できる。例えば、図１のアタックＡ１とアタックＡ２のように、アタックレベルとアタック時間とが同じで、形状が異なるエンベローブの中から、望ましい形状のエンベローブを選ぶことができる。言い換えると、充電レベル電圧ＶＬと抵抗値ＲＥＧを適宜設計することで、充電時（アタック時）のエンベローブをどのような曲線にするのかを調整できる。したがって、充電回路１００であれば、時定数を指数的に大きく変化させることと、リニアに変化させること（調整すること）が容易にでき、指数変換部１０５を簡易なアンチログ回路で構成できるので、充電回路全体の素子数を少なくできる。
【００２０】
図３に、バッファの構成例を示す。バッファ１６０は、図３（Ａ）に示すようにオペアンプ１６１で構成してもよいし、図３（Ｂ）に示すように電界効果トランジスタ１６２とダイオード１６３と抵抗１６４で構成してもよい。
【００２１】
＜放電回路＞
図４に本発明の放電回路の機能構成例を示す。放電回路２００は、入力された電圧を示す電圧を出力するバッファ１６０の入力に一端が接続され、他端が接地されたコンデンサ１５０から電荷を放電する。放電回路２００は、指数変換部２０５と、放電後の電圧に対応した放電レベル電圧（ＶＬボルト）を入力する放電レベル点２３１と、放電時間に対応した放電時間電圧（ＶＴボルト）を入力する放電時間点２３３と、バッファ１６０の出力電圧（ＶＥＧボルト）を入力する帰還点２３５と、コンデンサから放電する電流が通過する放電電流通過点２３４と、負の電源２０１と接続される負バイアス点２３２と、指数変換部２０５と帰還点２３５の間に接続された電流調整用抵抗２２５（ＲＥＧオーム）を有する。なお、放電レベル点２３１、負バイアス点２３２、放電時間点２３３、放電電流通過点２３４、帰還点２３５は、「点」と表現しているが、端子のように識別できるものでもよいし、配線上の一部のように明確な「点」として識別できないものでもよい。放電回路２００の説明では表現を一般化しているが、図１のディケイＤ１のときは放電レベル電圧ＶＬがサステインレベルを示す電圧ＶＳＬ、リリースＲ１のときは放電レベル電圧ＶＬが０ボルトに対応している。また、放電時間電圧ＶＴがディケイ時間ＤＴを示す電圧ＶＤＴやリリース時間ＲＴを示す電圧ＶＲＴに対応している。ただし、必ずしもＶＬ＝ＶＳＬやＶＬ＝０でなくてもよく、ＶＬ＜ＶＳＬやＶＬ＜０に設定してもよい。図１には、ＶＳＬよりも低い放電レベル電圧ＶＤＬをサステインレベルに対応した電圧、負の放電レベル電圧ＶＲＬをリリースレベル（０ボルト）に対応した電圧として設定した例も示している。このように放電レベル電圧を放電後の電圧（サステインレベルの電圧や０ボルト）よりも低く設定し、放電時間（ＤＴまたはＲＴ）のタイミングで放電後の電圧になるように設定してもよい。放電レベル電圧を放電後の電圧よりも低くした場合のディケイとリリースがＤ２，Ｒ２である。また、放電時間電圧ＶＴは、ディケイ時間ＤＴやリリース時間ＲＴに対応した放電時の時定数を決めるものである。
【００２２】
指数変換部２０５は、いわゆるアンチログ回路であり、放電時間に対応した放電時間電圧（ＶＴボルト）を指数変換する。具体的には、次のように構成すればよい。指数変換部２０５は、ＰＮＰ型トランジスタ２１１、ＮＰＮ型トランジスタ２１２、レベル用抵抗２２１、バイアス用抵抗２２２、時間用抵抗２２３、コレクタ用抵抗２２４を有する。そして、ＰＮＰ型トランジスタ２１１のコレクタとＮＰＮ型トランジスタ２１２のエミッタを放電レベル点２３１に接続する。ＰＮＰ型トランジスタ２１１のエミッタとＮＰＮ型トランジスタ２１２のベースを接続する。ＰＮＰ型トランジスタ２１１のベースとコレクタの間に、レベル用抵抗２２１を接続する。ＰＮＰ型トランジスタ２１１のベースと負バイアス点２３２の間に、バイアス用抵抗２２２を接続する。ＰＮＰ型トランジスタ２１１のベースと放電時間点２３３の間に、時間用抵抗２２３を接続する。ＮＰＮ型トランジスタ２１２のコレクタと放電電流通過点２３４との間に、コレクタ用抵抗２２４を接続する。ＮＰＮ型トランジスタ２１２のベースと帰還点２３５との間に、電流調整用抵抗２２５を接続する。
【００２３】
このように構成すると、放電電流通過点２３４には、
（（ＶＥＧ−ＶＬ）／ＲＥＧ）・ｅ＾（ｋ・ＶＴ）
の電流が流れる。なお、ｋはボルツマン定数や温度などから決まる値である。また、バッファの出力電圧（ＶＥＧボルト）がエンベローブの形状を示す電圧であり、端子１９０からの出力電圧がエンベローブの形状を示している。ここで、コンデンサ１５０の静電容量をＣ（ファラッド）、放電開始時のコンデンサの電圧ＶＥＧをＶ０（ボルト）、放電開始時からの時間をｔ（秒）とすると、
【００２４】
【数２】
2015194531.tif 000004
【００２５】
のように出力電圧は変化する。つまり、時定数はＲＥＧＣ／（ｅ＾（ｋ・ＶＴ））である。よって、放電時間電圧ＶＴに対して、エンベローブの形状を指数的に変化させることができる。また、電流調整用抵抗２２５の抵抗値ＲＥＧで、時定数をリニアに調整できる。そして、放電レベル電圧ＶＬと抵抗値ＲＥＧを調整すれば、サステインレベルを示す電圧ＶＳＬとディケイ時間ＤＴとを維持しながら（同じに保ちながら）、エンベローブの形状（曲がり具合）を調整できる。例えば、図１のディケイＤ１とディケイＤ２のように、サステインレベルとディケイ時間とが同じで、形状が異なるエンベローブの中から、望ましい形状のエンベローブを選ぶことができる。言い換えると、放電レベル電圧ＶＬと抵抗値ＲＥＧを適宜設計することで、放電時（ディケイやリリースの時）のエンベローブをどのような曲線にするのかを調整できる。したがって、放電回路２００であれば、時定数を指数的に大きく変化させることと、リニアに変化させること（調整すること）が容易にでき、指数変換部２０５を簡易なアンチログ回路で構成できるので、放電回路全体の素子数を少なくできる。
【００２６】
＜充電回路と放電回路の共通点＞
充電回路１００と放電回路２００では、電流調整用抵抗１２５，２２５は、指数変換部２０５（いわゆるアンチログ回路）の絶対値を調整する部分であり、放電電流通過点１３４，２３４に流れる電流は、電流調整用抵抗１２５，２２５の抵抗値ＲＥＧに反比例して変化する。そして、出力（コンデンサ１５０の電圧と同じ）につながっているので、電圧の変化は指数カーブとなる。言い換えると、電流調整用抵抗１２５，２２５の抵抗値ＲＥＧを大きくしたときの回路の振る舞いと、コンデンサ１５０の容量を大きくしたときの回路の振る舞いは同じである。したがって、電流調整用抵抗１２５，２２５の抵抗値ＲＥＧを大きくすることで、コンデンサ１５０を小さくすることも可能である。また、充電回路１００と放電回路２００では、充電レベル電圧または放電レベル電圧と電流調整用抵抗１２５，２２５の抵抗値ＲＥＧを調整することで、上述のようにエンベローブの形状を変えることができる。
【００２７】
＜エンベローブジェネレータ＞
図５に本発明のエンベローブジェネレータの機能構成例を示す。エンベローブジェネレータ１０は、バッファ１６０、バッファ１６０の入力に一端が接続されて他端が接地されたコンデンサ１５０、１つの充電回路１００と２つの放電回路２００−１，２００−２と選択部３００とを備える。選択部３００は、制御部３１０を備えている。コンデンサ１５０は、充電回路１００が電荷を充電し、放電回路２００−１が電荷を放電し、放電回路２００−２が電荷を放電する共通のコンデンサである。バッファ１６０は、充電回路１００の帰還点１３５と、放電回路２００−１の帰還点２３５−１と、第２放電回路２００−２の帰還点２３５−２に出力電圧を入力する共通のバッファである。エンベローブジェネレータ１０では、充電回路１００の充電レベル電圧がアタックレベルに対応した電圧、充電回路１００の充電時間電圧がアタック時間に対応した電圧、放電回路２００−１の放電レベル電圧がサステインレベルに対応した電圧、放電回路２００−１の放電時間電圧がディケイ時間に対応した電圧、放電回路２００−２の放電レベル電圧がリリースレベル（０ボルト）に対応した電圧、放電回路２００−２の放電時間電圧がリリース時間に対応した電圧である。
【００２８】
選択部３００は、充電回路１００の充電電流通過点１３４と、放電回路２００−１の放電電流通過点２３４−１と、放電回路２００−２の放電電流通過点２３４−２と、コンデンサ１５０の一端と接続される。選択部３００は、充電回路１００がコンデンサ１５０に電荷を充電する状態、放電回路２００−１がコンデンサ１５０から電荷を放電する状態、放電回路２００−２がコンデンサ１５０から電荷を放電する状態、充電も放電もしない状態を選択する。制御部３１０は、バッファ１６０の出力を監視しながら、操作者の操作に従って、上述の制御を行えばよい。選択する具体的な手段は、アナログスイッチのような電子的なスイッチまたはリレーのような機械的なスイッチによる切り替えでもよいし、ダイオードなどを組み合わせた電気的な切り替えでもよい。
【００２９】
図６に、選択部３００の内部構造の例も示した本発明のエンベローブジェネレータの構成例を示す。選択部３００は、６つのダイオード３２１〜３２６と制御部３１０を備える。制御部３１０は、出力電圧が高い状態と低い状態の２つの状態を選択できるアタック制御端子３１１、ディケイ・サステイン制御端子３１２、リリース制御端子３１３を有する。ダイオード３２１のアノードとダイオード３２２のアノードと充電回路１００の充電電流通過点１３４が接続される。ダイオード３２３のカソードとダイオード３２４のカソードと放電回路２００−１の放電電流通過点２３４−１が接続される。ダイオード３２５のカソードとダイオード３２６のカソードと放電回路２００−２の放電電流通過点２３４−２が接続される。ダイオード３２１のカソードとダイオード３２３のアノードとダイオード３２５のアノードとコンデンサ１５０の一端とが接続される。ダイオード３２２のカソードが制御部３１０のアタック制御端子３１１に接続される。ダイオード３２４のアノードが制御部３１０のディケイ・サステイン制御端子３１２に接続される。ダイオード３２６のアノードが制御部３１０のリリース制御端子３１３に接続される。
【００３０】
アタック制御端子３１１とディケイ・サステイン制御端子３１２とリリース制御端子３１３の出力電圧のすべてが高い状態のときに、充電回路１００がコンデンサ１５０に電荷を充電する。アタック制御端子３１１とディケイ・サステイン制御端子３１２の出力電圧が低い状態で、リリース制御端子３１３の出力が高い状態のときに、放電回路２００−１がコンデンサ１５０から電荷を放電する。アタック制御端子３１１とリリース制御端子３１３の出力電圧が低い状態で、ディケイ・サステイン制御端子３１２の出力電圧が高い状態のときに、放電回路２００−２がコンデンサ１５０から電荷を放電する。また、アタック制御端子３１１の出力電圧が低い状態で、ディケイ・サステイン制御端子３１２とリリース制御端子３１３の出力電圧が高い状態のときに、コンデンサ１５０には充電も放電もされない。
【００３１】
出力電圧が「高い状態」、「低い状態」とは、ダイオード３２１〜３２６に順方向の電流が流れるか流れないかを切り替える程度の「高い状態」と「低い状態」を意味している。具体的には、コンデンサ１５０の一端が取り得る電圧以上の電圧が「高い状態」であり、取り得る電圧以下の電圧が「低い状態」である。例えば、アタック制御端子３１１の出力電圧が低い状態では、ダイオード３２２には順方向に電流がなられる状態なので、ダイオード３２１のアノードの電圧も低い状態になる。したがって、ダイオード３２１には電流が流れないので、スイッチを切った状態と同じになる。つまり、アタック制御端子３１１の出力電圧を低い状態にすると、充電回路１００は切り離されて状態と等価になる。逆に、アタック制御端子３１１の出力電圧を高い状態にすると、ダイオード３２２には電流が流れない（切断されたのと等価になる）。したがって、ダイオード３２１に流れる電流は充電回路１００でコントロールできる。ディケイ・サステイン制御端子３１２の出力電圧を高い状態にすると、ダイオード３２４に電流が流れ、ダイオード３２３のカソードの電圧が高い状態になる。したがって、ダイオード３２３には電流が流れない。つまり、放電回路２００−１は切り離された状態と等価になる。逆に、ディケイ・サステイン制御端子３１２の出力電圧を低い状態にすると、ダイオード３２４には電流は流れない（切断されたのと等価になる）。したがって、ダイオード３２３に流れる電流は放電回路２００−１でコントロールできる。リリース制御端子３１３は、ディケイ・サステイン制御端子３１２と同じである。
【００３２】
本発明のエンベローブジェネレータによれば、本発明の素子数を少なくできる充電回路と放電回路で構成できるので、全体の素子数を少なくできる。よって、ディスクリート回路で構成してもコストを低減できる。また、選択部３００を、ダイオードを用いた構成にすれば、機械的な構成品を用いる必要もなくなる。したがって、ディスクリート回路で構成したときでも、小型かつ低コストに製造しやすい。
【符号の説明】
【００３３】
１０  エンベローブジェネレータ          １００  充電回路
１０１，２０１  電源                    １０５，２０５  指数変換部
１１１，２１２  ＮＰＮ型トランジスタ    １１２，２１１  ＰＮＰ型トランジスタ
１２１，２２１  レベル用抵抗            １２２，２２２  バイアス用抵抗
１２３，２２３  時間用抵抗              １２４，２２４  コレクタ用抵抗
１２５，２２５  電流調整用抵抗          １３１  充電レベル点
１３２  正バイアス点                    １３３  充電時間点
１３４  充電電流通過点                  １３５，２３５  帰還点
１５０  コンデンサ                      １６０  バッファ
１６１  オペアンプ                      １６２  電界効果トランジスタ
１６３，３２１，３２２，３２３，３２４，３２５，３２６  ダイオード
１６４  抵抗                            １９０  端子
２００  放電回路                        ２３１  放電レベル点
２３２  負バイアス点                    ２３３  放電時間点
２３４  放電電流通過点                  ３００  選択部
３１０  制御部                          ３１１  アタック制御端子
３１２  ディケイ・サステイン制御端子    ３１３  リリース制御端子
【図１】
2015194531.tif 000005
【図２】
2015194531.tif 000006
【図３】
2015194531.tif 000007
【図４】
2015194531.tif 000008
【図５】
2015194531.tif 000009
【図６】
2015194531.tif 000010