(57)【要約】【課題】画素信号を高速に、かつ安定して読み出す読み出し回路を有する撮像装置を実現すること。【解決手段】光電変換素子と、光電変換素子により生成された電荷に応じた電圧を出力する増幅トランジスタと、増幅トランジスタにバイアス電流を供給する負荷トランジスタと、電圧値が互いに異なる第１の電圧又は第２の電圧を、入力容量素子を介して負荷トランジスタの制御ノードに入力する電圧供給部とを有し、第２の電圧が入力容量素子を介して制御ノードに入力されることによって、負荷トランジスタが供給するバイアス電流の電流値が、第１の電圧が入力容量素子を介して制御ノードに入力されることによって、負荷トランジスタが供給するバイアス電流の電流値よりも大きい特徴とする。【選択図】図１
2015216434.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子と、
前記光電変換素子により生成された電荷に応じた電圧を出力する増幅トランジスタと、
前記増幅トランジスタにバイアス電流を供給する負荷トランジスタと、
電圧値が互いに異なる第１の電圧又は第２の電圧を、入力容量素子を介して前記負荷トランジスタの制御ノードに入力する電圧供給部とを有し、
前記第２の電圧が前記入力容量素子を介して前記制御ノードに入力されることによって、前記負荷トランジスタが供給する前記バイアス電流の電流値が、前記第１の電圧が前記入力容量素子を介して前記制御ノードに入力されることによって、前記負荷トランジスタが供給する前記バイアス電流の電流値よりも大きいことを特徴とする撮像装置。
【請求項２】
光電変換素子と、前記光電変換素子により生成された電荷に応じた電圧を出力する増幅トランジスタと、
前記増幅トランジスタに第１のバイアス電流を供給する第１の負荷トランジスタと、
前記増幅トランジスタの出力を増幅して出力する増幅器と、
前記増幅器に第２のバイアス電流を供給する第２の負荷トランジスタと、
電圧値が互いに異なる第１の電圧又は第２の電圧を、入力容量素子を介して前記第２の負荷トランジスタの制御ノードに入力する電圧供給部とを有し、
前記第２の電圧が前記入力容量素子を介して前記制御ノードに入力されることによって、前記第２の負荷トランジスタが供給する前記第２のバイアス電流の電流値が、前記第１の電圧が前記入力容量素子を介して前記制御ノードに入力されることによって、前記第２の負荷トランジスタが供給する前記第２のバイアス電流の電流値よりも大きいことを特徴とする撮像装置。
【請求項３】
光電変換素子と、前記光電変換素子により生成された電荷に応じた電圧を出力する増幅トランジスタと、
前記増幅トランジスタにバイアス電流を供給する負荷トランジスタと、
制御ノードが前記負荷トランジスタの出力端子に接続され、第１の主ノードが前記負荷トランジスタの制御ノードにそれぞれ接続された入力トランジスタと、
電圧値が互いに異なる第１の電圧又は第２の電圧を、前記入力トランジスタの第２の主ノードに入力する電圧供給部とを有し、
前記第２の電圧が前記第２の主ノードに入力されることによって、前記負荷トランジスタが供給する前記バイアス電流の電流値が、前記第１の電圧が前記第２の主ノードに入力されることによって、前記負荷トランジスタが供給する前記バイアス電流の電流値よりも大きいことを特徴とする撮像装置。
【請求項４】
前記第１の電圧と前記第２の電圧の差は、前記増幅トランジスタから出力される前記電圧に応じて制御されることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
【請求項５】
前記電圧供給部が前記第２の電圧を出力する期間は前記増幅トランジスタから出力される電圧に応じて制御されることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
【請求項６】
前記第２の電圧は前記第１の電圧よりも振幅が大きいことを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
【請求項７】
前記光電変換素子と前記増幅トランジスタとの間の電気的経路を、オンの状態で導通とし、オフの状態で非導通とする転送トランジスタをさらに有し、
前記電圧供給部は、前記転送トランジスタがオフの状態においては前記第１の電圧を出力し、前記転送トランジスタがオフからオンとなった状態から所定の期間は、前記第２の電圧を出力し、前記所定の期間の経過後から再び前記転送トランジスタがオフの状態になるまでの期間は、前記第１の電圧を出力することを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
【請求項８】
請求項１乃至７のいずれか１項に記載の撮像装置がライン状に配置されていることを特徴とするラインセンサ。
【請求項９】
請求項１乃至７のいずれか１項に記載の撮像装置が行列状に配置されていることを特徴とするエリアセンサ。
【請求項１０】
請求項１乃至７のいずれか１項に記載の撮像装置を備えることを特徴とする撮像システム。
【請求項１１】
請求項４又は５に記載の撮像装置を備える撮像システムであって、前記撮像システムのＩＳＯ感度設定に基づいて前記撮像装置の制御が行われることを特徴とする撮像システム。
【請求項１２】
光電変換素子と、前記光電変換素子により生成された電荷に応じた電圧を出力する増幅トランジスタと、
前記増幅トランジスタにバイアス電流を供給する負荷トランジスタとを有する撮像装置の駆動方法であって、
電圧値が互いに異なる第１の電圧と第２の電圧との一方ずつを、入力容量素子を介して前記負荷トランジスタの制御ノードに入力し、
前記第２の電圧を前記入力容量素子を介して前記制御ノードに入力することによって、前記負荷トランジスタが供給する前記バイアス電流の電流値が、前記第１の電圧を前記入力容量素子を介して前記制御ノードに入力することによって、前記負荷トランジスタが供給する前記バイアス電流の電流値よりも大きいことを特徴とする撮像装置の駆動方法。
【請求項１３】
前記光電変換素子と前記増幅トランジスタとの間の電気的経路を、オンの状態で導通とし、オフの状態で非導通とする転送トランジスタをさらに有し、
前記転送トランジスタがオフの状態においては前記第１の電圧を前記制御ノードに入力し、前記転送トランジスタがオフからオンとなった状態から所定の期間は、前記第２の電圧を前記制御ノードに入力し、前記所定の期間の経過後から前記転送トランジスタが再びオフの状態になるまでの期間は、前記第１の電圧を前記制御ノードに入力することを特徴とする請求項１２に記載の撮像装置の駆動方法。
【請求項１４】
光電変換素子と、前記光電変換素子により生成された電荷に応じた電圧を出力する増幅トランジスタと、
前記増幅トランジスタに第１のバイアス電流を供給する第１の負荷トランジスタと、
前記増幅トランジスタの出力を増幅して出力する増幅器と、
前記増幅器に第２のバイアス電流を供給する第２の負荷トランジスタとを有する撮像装置の駆動方法であって、
電圧値が互いに異なる第１の電圧又は第２の電圧を、入力容量素子を介して前記第２の負荷トランジスタの制御ノードに入力し、
前記第２の電圧を前記入力容量素子を介して前記制御ノードに入力することによって、前記第２の負荷トランジスタが供給する前記第２のバイアス電流の電流値が、前記第１の電圧を前記入力容量素子を介して前記制御ノードに入力することによって、前記第２の負荷トランジスタが供給する前記第２のバイアス電流の電流値よりも大きいことを特徴とする撮像装置の駆動方法。
【請求項１５】
前記光電変換素子と前記増幅トランジスタとの間の電気的経路を、オンの状態で導通とし、オフの状態で非導通とする転送トランジスタをさらに有し、
前記転送トランジスタがオフの状態においては前記第１の電圧を前記制御ノードに入力し、前記転送トランジスタがオフからオンとなった状態から所定の期間は、前記第２の電圧を前記制御ノードに入力し、前記所定の期間の経過後から前記転送トランジスタが再びオフの状態になるまでの期間は、前記第１の電圧を前記制御ノードに入力することを特徴とする請求項１４に記載の撮像装置の駆動方法。
【請求項１６】
光電変換素子と、前記光電変換素子により生成された電荷に応じた電圧を出力する増幅トランジスタと、
前記増幅トランジスタにバイアス電流を供給する負荷トランジスタと、
制御ノードが前記負荷トランジスタの出力端子に接続され、第１の主ノードが前記負荷トランジスタの制御ノードにそれぞれ接続された入力トランジスタとを有する撮像装置の駆動方法であって、
電圧値が互いに異なる第１の電圧又は第２の電圧を、前記入力トランジスタの第２の主ノードに入力し、
前記第２の電圧を前記第２の主ノードに入力することによって、前記負荷トランジスタが供給する前記バイアス電流の電流値が、前記第１の電圧を前記第２の主ノードに入力することによって、前記負荷トランジスタが供給する前記バイアス電流の電流値よりも大きいことを特徴とする撮像装置の駆動方法。
【請求項１７】
前記光電変換素子と前記増幅トランジスタとの間の電気的経路を、オンの状態で導通とし、オフの状態で非導通とする転送トランジスタをさらに有し、
前記転送トランジスタがオフの状態においては前記第１の電圧を前記第２の主ノードに入力し、前記転送トランジスタがオフからオンとなった状態から所定の期間は、前記第２の電圧を前記前記第２の主ノードに入力し、前記所定の期間の経過後から前記転送トランジスタが再びオフの状態になるまでの期間は、前記第１の電圧を前記前記第２の主ノードに入力することを特徴とする請求項１６に記載の撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサ等の撮像装置において、画素信号を読み出し回路によって読み出す際の動作速度の向上が要求されている。特許文献１には、画素信号電荷を電圧増幅する増幅トランジスタのバイアス電流を、ある一部の期間増加させることで高速に画素信号を読み出すことができる旨が記載されている。特許文献２には、読出電流源部において、通常の読出電流に加えて加速読出電流を一時的に供給できるようにすることにより、読み出し時間の短縮化が可能である旨が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２８３２０号公報
【特許文献２】特開２００６−１８６４６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１では、バイアス電流を増加させる方法として、増幅トランジスタにバイアス電流を供給する定電流回路のスイッチ（トランジスタ）を切り替えて電流を変化させている。このような電流経路には寄生容量が付随するため、切り変え時に寄生容量を充電するための充電電流が必要となる。すなわち、切り変えにより増加させた電流の一部が充電電流として用いられる。そのため増幅トランジスタの出力電圧の変化に要する時間が長くなり、セトリング時間が長くなるため、画素信号電圧の読み出しが低速、かつ不安定になるという問題がある。
【０００５】
特許文献２による読み出し方法では、負荷制御信号を制御することにより、動作電流をある一定期間増加させている。負荷制御信号を切り替える際にスイッチングノイズが発生するため、出力信号電圧のセトリング時間が長くなり、画素信号電圧の読み出しが低速、かつ不安定になるという問題がある。
【０００６】
本発明は、上述した課題に鑑みてなされたものであって、画素信号電圧の読み出しを高速かつ安定にすることを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の一態様に係る撮像装置は、光電変換素子と、光電変換素子により生成された電荷に応じた電圧を出力する増幅トランジスタと、増幅トランジスタにバイアス電流を供給する負荷トランジスタと、電圧値が互いに異なる第１の電圧又は第２の電圧を、入力容量素子を介して負荷トランジスタの制御ノードに入力する電圧供給部とを有し、第２の電圧が入力容量素子を介して制御ノードに入力されることによって、負荷トランジスタが供給するバイアス電流の電流値が、第１の電圧が入力容量素子を介して制御ノードに入力されることによって、負荷トランジスタが供給するバイアス電流の電流値よりも大きいことを特徴とする。
【発明の効果】
【０００８】
本発明の撮像装置によれば、画素信号電圧の読み出しを高速かつ安定にすることが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態に係る撮像装置の回路図である。
【図２】本発明の第１の実施形態に係る撮像装置のタイミング図である。
【図３Ａ】本発明の第１の実施形態の効果を表すシミュレーション結果のグラフである。
【図３Ｂ】本発明の第１の実施形態の効果を表すシミュレーション結果のグラフである。
【図３Ｃ】本発明の第１の実施形態の効果を表すシミュレーション結果のグラフである。
【図４】本発明の第１の実施形態の効果が電圧パルスの幅によって変化することを示すシミュレーション結果のグラフである。
【図５】本発明の第２の実施形態に係る撮像装置の回路図である。
【図６】本発明の第２の実施形態に係る撮像装置のタイミング図である。
【図７】本発明の第２の実施形態の効果を表すシミュレーション結果のグラフである。
【図８】本発明の第３の実施形態に係る撮像装置の回路図である。
【図９】本発明の第３の実施形態に係る撮像装置のタイミング図である。
【図１０】本発明の第４の実施形態に係る１次元センサの回路図である。
【図１１】本発明の第４の実施形態に係る２次元センサの回路図である。
【図１２】本発明の第５の実施形態に係る撮像システムのブロック図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態を図面に基づいて説明する。各図面を通じて同一の部材には同一の符号を付し、説明を省略することもある。
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る撮像装置の回路図である。撮像装置は複数の画素をライン状又はアレイ状に配列して構成されているが、図１においては、簡単化のため、１つの画素と１つの信号読み出し回路が例示されている。撮像装置は、増幅トランジスタ１、負荷トランジスタ２、転送トランジスタ３、光電変換素子４、電流源５、カレントミラートランジスタ６、入力容量素子７、電圧ドライバ８（電圧供給部）、垂直信号線９、電源配線１１を備える。各トランジスタはＮ型又はＰ型のＭＯＳトランジスタである。本実施形態においては、各トランジスタはＮ型のＭＯＳトランジスタであるものとする。すなわち、ゲート（制御ノード）にハイレベルの電圧が入力されたときにオン（導通状態）になり、ローレベルの電圧が入力されたときにオフ（非導通状態）になるものとする。
【００１２】
光電変換素子４は、光電変換によって入射光量に応じた電荷を生成し、蓄積する、フォトダイオードなどの光センサ素子である。転送トランジスタ３のソースは光電変換素子４に接続され、ドレインは増幅トランジスタ１のゲートに接続される。転送トランジスタ３のゲートに入力される制御信号ＰＴＸがハイレベルになると、光電変換素子４に蓄積された電荷が増幅トランジスタ１の入力ノードであるフローティングディフュージョン１０に転送される。増幅トランジスタ１のドレインには電源配線１１から電源電圧Ｖｄｄが供給され、増幅トランジスタ１のソースは垂直信号線９を介して負荷トランジスタ２のドレインに接続される。すなわち、増幅トランジスタ１はソースフォロワ回路を構成しており、垂直信号線９には光電変換素子４からフローティングディフュージョン１０に転送された電荷に応じた電圧が出力される。光電変換素子４で発生する電荷は電子であるものとすると、フローティングディフュージョン１０には負電荷を有する電子が転送されるため、垂直信号線９に出力される電圧は降下する。その際のスルーレート（Ｓｌｅｗ  Ｒａｔｅ）は負荷トランジスタ２のドレイン−ソース間を流れる電流、及び垂直信号線９とグラウンド、他の配線等との間に生じる寄生容量に依存する。
【００１３】
カレントミラートランジスタ６のゲートはドレインと接続され、さらに負荷トランジスタ２のゲートとも接続される。カレントミラートランジスタ６のドレインには電流源５から電流が供給される。カレントミラートランジスタ６及び負荷トランジスタ２のソースは接地されている。カレントミラートランジスタ６と負荷トランジスタ２はカレントミラー回路を構成しており、カレントミラートランジスタ６のドレイン−ソース間を流れる電流に応じた電流が負荷トランジスタ２のドレイン−ソース間にも流れる。上述のように、負荷トランジスタ２のドレインは増幅トランジスタ１のソースと接続されているので、このカレントミラー回路により供給される電流は増幅トランジスタ１に対するバイアス電流として機能する。
【００１４】
電圧ドライバ８は入力された制御信号ＰＴ＿Ｄｒを増幅又はバッファリングした電圧を出力する回路である。電圧ドライバ８の出力端子は入力容量素子７を介してカレントミラートランジスタ６のドレインに接続される。入力容量素子７とカレントミラートランジスタ６のオン抵抗は微分回路を構成する。すなわち、電圧ドライバ８の出力電圧のうち、高周波成分のみがカレントミラートランジスタ６に入力される。なお、カレントミラートランジスタ６の相互コンダクタンスをｇｍとすると、オン抵抗はｇｍの逆数（１／ｇｍ）となる。
【００１５】
図２は本発明の第１の実施形態に係る撮像装置の動作を示すタイミング図である。本タイミング図には、制御信号ＰＴＸ、ＰＴ＿Ｄｒ及び負荷トランジスタ２を流れる電流の関係が示されている。制御信号ＰＴ＿Ｄｒは時刻Ｔ１から時刻Ｔ２の期間に電圧値がハイレベルとなり、その他の期間はローレベルとなるパルス信号である。
【００１６】
時刻Ｔ１以前の期間において、制御信号ＰＴＸはローレベルである。このとき、転送トランジスタ３がオフである。また、制御信号ＰＴ＿Ｄｒはローレベルであるため、電圧ドライバ８にはローレベルの電圧が入力されている。このときに電圧ドライバ８が負荷トランジスタ２の制御ノードに供給する電圧を第１の電圧とする。
【００１７】
時刻Ｔ１において、制御信号ＰＴＸがハイレベルになる。これにより、転送トランジスタ３がオンになり、光電変換素子４と増幅トランジスタ１の間の電気的経路が導通状態となる。また、同時刻において、制御信号ＰＴ＿Ｄｒもハイレベルになる。これにより、電圧ドライバ８にハイレベルの電圧が入力される。このときに電圧ドライバ８が負荷トランジスタ２の制御ノードに供給する電圧を第２の電圧とする。第２の電圧は第１の電圧よりも振幅が大きい。
【００１８】
転送トランジスタ３がオンになってから所定の期間（この期間をΔＴとする）経過後の時刻Ｔ２において、制御信号ＰＴ＿Ｄｒがローレベルになる。これにより、電圧ドライバ８が負荷トランジスタ２の制御ノードに供給する電圧は再び第１の電圧になる。その後、制御信号ＰＴＸがローレベルになり、再び転送トランジスタ３がオフになる。すなわち、時刻Ｔ２から制御信号ＰＴＸがローレベルになるまでの間、電圧ドライバ８が負荷トランジスタ２の制御ノードに供給する電圧は第１の電圧となる。
【００１９】
前述したように、入力容量素子７と、カレントミラートランジスタ６のオン抵抗は微分回路を構成し、カレントミラートランジスタ６と負荷トランジスタ２はカレントミラー回路を構成する。したがって、負荷トランジスタ２には、制御信号ＰＴ＿Ｄｒの値がローレベルからハイレベルに変わるタイミング付近では三角波に近いピークを有する電流が流れて、電流値が大きくなり、それ以外の期間には一定のＤＣバイアス電流が流れる。その結果、制御信号ＰＴ＿Ｄｒがハイレベルになる時刻Ｔ１からローレベルに戻る時刻Ｔ２までの期間ΔＴにおいて、負荷トランジスタ２は多くの電流を流すことができるため、垂直信号線９の電圧を急速に降下させることができる。
【００２０】
図３Ａ、図３Ｂ及び図３Ｃは、本発明の第１の実施形態の回路における、垂直信号線９の電圧のシミュレーション結果のグラフである。各図には本実施形態による垂直信号線９の電圧変動（実線）と、その比較例である電圧ドライバ８及び入力容量素子７を有しない構成での電圧変動（破線）とが示されている。また、図３Ａには光電変換素子に蓄積された画素信号電荷量がゼロの場合（ａ）、図３Ｂには画素信号電荷量が少ない場合（ｂ）、図３Ｃには画素信号電荷量が多い場合（ｃ）が示されている。特に、図３Ｃの画素信号電荷量が多い場合（ｃ）の結果を参照すると、比較例に比べ、本実施形態では２μｓ程度早く垂直信号線９の電圧の降下が完了しており、セトリング時間が短くなっていることがわかる。また、図３Ｂの画素信号電荷量が少ない場合（ｂ）を参照すると、比較例との差は１μｓ程度であり（ｃ）の場合より効果は小さいものの、同様にセトリング時間短縮効果が得られている。以上により、（ｂ）及び（ｃ）により、特に画素信号電荷量が多い場合において本実施形態の効果が大きいことが理解できる。この理由は、比較例の構成において、画素信号電荷量が多いほど垂直信号線９の電圧降下量が大きくなり、セトリング時間が長くなるためである。なお、図３Ａの画素信号電荷量がゼロの場合（ａ）、フローティングディフュージョン１０に電荷は転送されないため、比較例では電圧変動がほとんどないが、本実施形態では電圧のアンダーシュートが発生している。この現象については後述する。
【００２１】
図４は本発明の第１の実施形態において、セトリング時間が制御信号ＰＴ＿Ｄｒの電圧パルス幅によって変化することを示すシミュレーション結果のグラフである。図４では、上述の比較例及び本実施形態において、期間ΔＴ＝２０ｎｓ、４０ｎｓ、６０ｎｓとした場合の計４つが対比されている。図４より、期間ΔＴを大きくするほどセトリング時間が短くなっていることから、垂直信号線９の電圧変動を高速化する効果が大きいことがわかる。したがって、図３Ａ、図３Ｂ、図３Ｃ及び図４の結果によれば、垂直信号線９の電圧変化量が大きい場合ほど期間ΔＴを長く設定することにより、本実施形態の電圧変化の高速化の効果がより発揮される。
【００２２】
本実施形態の撮像装置はカメラ等の撮像システムに適用することができる。撮影対象の輝度が低いとき、通常カメラはＩＳＯ感度設定値が大きくなるように動作する。よって、カメラにより設定されたＩＳＯ感度設定値の大きさに応じて期間ΔＴを大きくすることが好適である。また、電圧ドライバ８の出力のハイレベル時とローレベル時の電圧差が大きいほど、負荷トランジスタ２の出力電流の変化量を大きくすることができるため、ＩＳＯ感度設定値が大きい場合に電圧差を大きく設定することも好適である。
【００２３】
（第２の実施形態）
図５は本発明の第２の実施形態に係る撮像装置の回路図である。図１に示した第１の実施形態の回路図との相違点は、入力容量素子７がなく、ＰＭＯＳで構成される入力トランジスタ１２が追加されている点である。入力トランジスタ１２のゲート（制御ノード）は垂直信号線９に、ドレイン（第１の主ノード）は負荷トランジスタ２のゲートに、ソース（第２の主ノード）は電圧ドライバ８の出力端子にそれぞれ接続されている。
【００２４】
第１の実施形態に係るシミュレーション結果を示す図３Ａ〜図３Ｃを再度参照すると、特に図３Ａの画素信号電荷量がゼロの場合（ａ）では、負荷トランジスタ２の出力電流の影響で一旦垂直信号線９の電圧が下がるアンダーシュートが発生している。このアンダーシュートは垂直信号線９の電圧を高速に読み出す際の障害になり得る。本実施形態はこのアンダーシュートの発生を抑制するように構成されている。
【００２５】
図６は本発明の第２の実施形態に係る撮像装置の動作を示すタイミング図である。光電変換素子４に信号電荷が蓄積された後、時刻Ｔ１において、制御信号ＰＴＸがハイレベルになり、転送トランジスタ３がオンになる。このとき、増幅トランジスタのゲート電圧は低下し、それにしたがって一点鎖線で示されているように、垂直信号線９の電圧も負荷トランジスタ２の出力電流によって徐々に降下する（Ｔ１からＴ２の間の期間ΔＴ１）。また、制御信号ＰＴ＿Ｄｒもハイレベルになり、電圧ドライバ８から入力トランジスタ１２のソースにハイレベルの出力電圧が入力される。
【００２６】
垂直信号線９の電圧と電圧ドライバ８のハイレベル時の出力電圧との差が入力トランジスタ１２のしきい値電圧ＶＴｈ以上に達すると入力トランジスタ１２はオンになる（この時刻をＴ２とする）。これにより、入力トランジスタ１２のドレイン電流が負荷トランジスタ２のゲートに印加され、負荷トランジスタ２の出力電流は急激に増加し、垂直信号線９の電圧は急激に降下する（Ｔ２からＴ３の間の期間ΔＴ２）。一方、光電変換素子４から転送された信号電荷がゼロの場合は垂直信号線９の電圧の降下は発生せず、入力トランジスタ１２がオンになることもないため、垂直信号線９の電圧のアンダーシュートは発生しない。
【００２７】
図７は、本発明の第２の実施形態の回路における、垂直信号線９の電圧のシミュレーション結果のグラフである。図示されている波形は、光電変換素子４から転送された信号電荷がゼロの場合の電圧変化を示している。図中の約１１μｓの時刻が、上述の図６の時刻Ｔ１、すなわち制御信号ＰＴ＿Ｄｒがハイレベルになる時刻に相当する。第１の実施形態の（ａ）の場合と異なり、時刻Ｔ１においてアンダーシュートが発生していないことがわかる。したがって、本実施形態においては、第１の実施形態と同様の効果が得られることに加え、垂直信号線９の電圧のアンダーシュートの発生を抑制することができる。
【００２８】
（第３の実施形態）
図８は本発明の第３の実施形態に係る撮像装置の回路図である。図１に示した第１の実施形態の回路図との相違点は、カレントミラートランジスタ６のドレインに接続される入力容量素子７及び電圧ドライバ８がなく、同様の機能を垂直信号線９に接続される増幅器１３及びその制御回路を用いて実現している点である。撮像装置は、図１の構成に加え、増幅器１３、負荷トランジスタ１４、カレントミラートランジスタ１５、電流源１６、電圧ドライバ１７、入力容量素子１８をさらに備える。
【００２９】
増幅器１３は、増幅トランジスタ１の出力信号電圧を増幅し、出力端子１９から出力するアンプであり、負荷トランジスタ１４によってバイアス電流が供給される。負荷トランジスタ１４のゲートはカレントミラートランジスタ１５のゲート及びドレインと接続されており、カレントミラー回路を構成している。カレントミラートランジスタ１５のドレインには電流源１６によって電源配線１１から電流が供給され、該ドレインにはさらに入力容量素子１８を介して電圧ドライバ１７が接続されている。電圧ドライバ１７は入力された制御信号ＰＴ＿Ｄｒを増幅又はバッファリングして出力する。第１の実施形態の場合と同様に、入力容量素子１８とカレントミラートランジスタ１５のオン抵抗とは微分回路を形成しており、電圧ドライバ１７の出力のうち、高周波成分のみがカレントミラートランジスタ１５に入力される。なお、負荷トランジスタ１４とカレントミラートランジスタ１５のソースは接地されている。
【００３０】
図９は本発明の第３の実施形態に係る撮像装置の動作を示すタイミング図である。本タイミング図には、制御信号ＰＴＸ、ＰＴ＿Ｄｒ及び負荷トランジスタ１４を流れる電流の関係が示されている。前述したように、入力容量素子１８と、カレントミラートランジスタ１５は微分回路を構成し、負荷トランジスタ１４とカレントミラートランジスタ１５はカレントミラー回路を構成する。したがって、負荷トランジスタ１４からは、制御信号ＰＴ＿Ｄｒの値がローレベルからハイレベルに変わるタイミングで、三角波に近い波形を有する電流が流れ、それ以外の期間には一定のＤＣバイアス電流が流れる。一方、増幅回路のバイアス電流とスルーレートとの間には正の相関があり、バイアス電流が大きいほどスルーレートは大きくなる。その結果、ハイレベルになる時刻Ｔ１からローレベルに戻る時刻Ｔ２までの期間ΔＴにおいて、出力端子１９の出力電圧は高速に変化するため信号電圧を高速に読み出すことが可能になる。
【００３１】
なお、本実施形態では、信号を増幅するアンプの電流を一時的に増加させているが、例えばバッファアンプ等の増幅器以外の手段を用いて一時的に電流を増幅させても良い。また、第２の実施形態のようにトランジスタにより電流増幅させる回路を本実施形態と組み合わせて用いてもよい。
【００３２】
（第４の実施形態）
図１０及び図１１に本発明の第４の実施形態に係るイメージセンサの回路図を示す。図１０は１次元センサ（ラインセンサ）、図１１は２次元センサ（エリアセンサ）の実施形態を示している。
【００３３】
図１０を参照して本実施形態の構成を説明する。図１０（ａ）には、第１の実施形態で説明した画素の回路構成が示されており、図１０（ｂ）には画素がライン状に複数配置されたラインセンサの構成が示されている。負荷トランジスタ２＿１〜２＿ｎはラインセンサの列ごとに配置される。負荷トランジスタ２＿１〜２＿ｎのゲートは共通化され、ゲート―ドレインを短絡した１つのカレントミラートランジスタ６に接続される。さらに、列ごとに入力容量素子７を介して電圧ドライバ８から制御信号ＰＴ＿Ｄｒが入力される。
【００３４】
負荷トランジスタ２の共通ゲートを１つの電圧ドライバ８と入力容量素子７により一括して制御した場合、共通ラインの配線抵抗の影響により、電圧ドライバ８の出力波形が伝搬する過程で鈍る。これにより、電圧ドライバ８から離れた位置にある負荷トランジスタ２＿１〜２＿ｎの電流波形のピークが小さくなり、垂直信号線の電圧変化が遅くなり、読み出しが遅くなる、又は列ごとの読み出し速度のバラツキが大きくなる。本実施形態では、列ごとに入力容量素子７を介して電圧ドライバ８が接続されるように構成されているので、電圧ドライバ８の出力波形の鈍りが低減され、読み出しを高速化すること又は列ごとの読み出し速度のバラツキを低減することが可能となる。入力容量素子７及び電圧ドライバ８は列ごとではなく、数列に１つの割合で配置してもよい。この場合、上述の効果を維持しつつ、素子数の削減が可能となる。
【００３５】
図１１には上述の１次元センサの変形例として２次元センサの実施形態が示されている。図１１（ａ）には、画素の回路構成が示されており、図１１（ｂ）には複数の画素が行列状に配置されたエリアセンサの構成が示されている。２次元センサは、１つの垂直信号線に複数の画素が接続されており、行ごとに順次駆動される。各画素は１次元センサ用の画素の構成に加え、さらに選択トランジスタ２０を備えており、制御信号ＳＥＬによって選択された行の信号が垂直信号線９に読み出される。これ以外の点は上述の１次元センサと同様であるため説明を省略する。本実施形態の場合１つの垂直信号線に複数の画素が接続されているため寄生容量が大きくなることがある。寄生容量が大きいと、抵抗と容量の積で決まる回路の時定数が大きくなるため、上述の電圧ドライバ８の出力波形の鈍りがより顕著となる。よって、本発明の効果は１次元センサの場合よりもさらに大きくなり、２次元センサに本発明を適用することはより好ましい。したがって、高速な読み出しに対応した２次元センサを提供することができる。
【００３６】
（第５の実施形態）
上記の第１乃至第４の実施形態で述べた撮像装置は種々の撮像システムに適用可能である。撮像システムの一例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどがあげられる。図１２に、撮像システムの一例としてデジタルスチルカメラに本発明の第１乃至第４の実施形態のいずれかの撮像装置を適用した撮像システムの模式図を示す。
【００３７】
図１２に例示した撮像システムは、撮像装置１５４、レンズの保護のためのバリア１５１、被写体の光学像を撮像装置１５４に結像させるレンズ１５２及びレンズ１５２を通過する光量を可変にするための絞り１５３を有する。レンズ１５２及び絞り１５３は撮像装置１５４に光を集光する光学系である。また、図１２に例示した撮像システムは撮像装置１５４より出力される出力信号の処理を行う出力信号処理部１５５を有する。
【００３８】
出力信号処理部１５５は、撮像装置１５４が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、出力信号処理部１５５はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。図１２に例示した撮像システムはさらに、画像データを一時的に記憶するためのバッファメモリ部１５６、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１５７を有する。さらに撮像システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１５９、記録媒体１５９に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１５８を有する。なお、記録媒体１５９は撮像システムに内蔵されていてもよく、着脱可能であってもよい。
【００３９】
さらに撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０、撮像装置１５４と出力信号処理部１５５に各種タイミング信号を出力するタイミング発生部１５１１を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置１５４と、撮像装置１５４から出力された出力信号を処理する出力信号処理部１５５とを有すればよい。以上のように、本実施形態の撮像システムは、撮像装置１５４を適用して撮像動作を行うことが可能である。
【００４０】
第１の実施形態の説明で述べたように、撮影対象の輝度が低いとき、ＩＳＯ感度設定値が大きくなるように撮像システムを動作させることが好ましい。このとき、撮像システムは、ＩＳＯ感度の設定とともに、ＩＳＯ感度設定値の大きさに応じて制御信号ＰＴ＿Ｄｒのパルス幅ΔＴを大きくするように撮像装置１５４を制御させることが好適である。また、電圧ドライバ８の出力のハイレベル時とローレベル時の電圧差が大きいほど、負荷トランジスタ２の出力電流の変化量を大きくすることができるため、ＩＳＯ感度設定値が大きい場合に上記電圧差を大きく設定することも好適である。
【００４１】
なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらの例示によって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な態様で実施することができる。また、これまで述べた各実施形態を種々組み合わせて実施することができる。
【符号の説明】
【００４２】
１    増幅トランジスタ
２    負荷トランジスタ
３    転送トランジスタ
４    光電変換素子
５    電流源
６    カレントミラートランジスタ
７    入力容量素子
８    電圧ドライバ
９    垂直信号線
１０  フローティングディフュージョン
１１  電源配線
【図１】
2015216434.tif 000003
【図２】
2015216434.tif 000004
【図３Ａ】
2015216434.tif 000005
【図３Ｂ】
2015216434.tif 000006
【図３Ｃ】
2015216434.tif 000007
【図４】
2015216434.tif 000008
【図５】
2015216434.tif 000009
【図６】
2015216434.tif 000010
【図７】
2015216434.tif 000011
【図８】
2015216434.tif 000012
【図９】
2015216434.tif 000013
【図１０】
2015216434.tif 000014
【図１１】
2015216434.tif 000015
【図１２】
2015216434.tif 000016