(57)【要約】      （修正有）【課題】パワースイッチング素子のオンオフ制御および異常時の保護を行う駆動装置において、回路規模を抑制しつつ出力電流を高精度に制御してスイッチング損失を低減する。【解決手段】この駆動装置１００は、パワースイッチング素子のオフ動作を行うオフ側回路１２０を備える。オフ側回路は、メインＭＯＳトランジスタＴｒ１と、メインＭＯＳトランジスタに対してカレントミラーを構成するセンスＭＯＳトランジスタＴｒ２と、センスＭＯＳトランジスタのドレイン電流を一定に制御するセンス電流制御回路とを有する。センス電流制御回路は、センスＭＯＳトランジスタに、基準抵抗１２２の抵抗値と参照電位Ｖｒｅｆとによって決まる一定のドレイン電流を流すように構成される。【選択図】図３
2015192490.tif 000002
【特許請求の範囲】
【請求項１】
パワースイッチング素子（２００）のオンオフを制御する駆動装置であって、
前記パワースイッチング素子のゲート電流を制御してオフ動作を行うオフ側回路（１２０）を備え、
前記オフ側回路は、
出力トランジスタとしてのメインＭＯＳトランジスタ（Ｔｒ１）と、
前記メインＭＯＳトランジスタとゲートが共通し、前記メインＭＯＳトランジスタに対してカレントミラーを構成することによって、前記メインＭＯＳトランジスタのドレイン電流を規定するセンスＭＯＳトランジスタ（Ｔｒ２）と、
前記センスＭＯＳトランジスタのドレイン電流を一定に制御するセンス電流制御回路と、を有し、
前記センス電流制御回路は、参照電位を発生させる参照電源（１２３）と、前記センスＭＯＳトランジスタに直列接続された基準抵抗（１２２）と、前記基準抵抗と前記センスＭＯＳトランジスタとの間の電位が前記参照電位に近づくように前記センスＭＯＳトランジスタのゲートに出力を発生させるオペアンプ（１２１）と、を有して、前記センスＭＯＳトランジスタのドレイン電流として前記基準抵抗の抵抗値と前記参照電位とによって決まる電流を流すように構成されることを特徴とする駆動装置。
【請求項２】
前記参照電位は、予め測定された前記パワースイッチング素子のゲート容量に対応した値に設定されることを特徴とする請求項１に記載の駆動装置。
【請求項３】
前記オフ側回路は、前記センスＭＯＳトランジスタのゲートに対して、前記オペアンプと並列に接続され、前記オペアンプの出力と異なる電位を発生させるドライブ能力切替電源（１２５）と、
前記メインＭＯＳトランジスタのゲートに印加される電圧を、前記オペアンプと前記ドライブ能力切替電源との間で切り替え可能なドライブ能力切替スイッチ（ＳＷ１，ＳＷ２）と、を有することを特徴とする請求項１または請求項２に記載の駆動装置。
【請求項４】
前記ドライブ能力切替電源の少なくとも一つは、前記オペアンプの出力よりも高い電位を発生させるものであり、
前記パワースイッチング素子のゲート電圧が所定の閾値を下回ることにより、前記メインＭＯＳトランジスタのゲートに印加される電圧が、前記オペアンプの出力よりも高くなることを特徴とする請求項３に記載の駆動装置。
【請求項５】
前記メインＭＯＳトランジスタのゲートに接続され、前記パワースイッチング素子のコレクタ電流の電流値に基づいて動作する保護回路（１３０）を備え、
該保護回路は、
前記メインＭＯＳトランジスタとカレントミラーを構成する保護用ＭＯＳトランジスタ（Ｔｒ３）と、
前記保護用ＭＯＳトランジスタに一定のドレイン電流を供給する定電流回路（Ｐ１，Ｐ２）と、
前記定電流回路と前記保護用ＭＯＳトランジスタの間に設けられ、前記保護用ＭＯＳトランジスタへの電流供給を制御する保護スイッチ（ＳＷ３，ＳＷ４）と、
前記パワースイッチング素子のコレクタ電流の電流値が所定の閾値を上回ったことを検出するコレクタ電流検出部（１４０）と、を有し、
該コレクタ電流検出部は、前記パワースイッチング素子のコレクタ電流の電流値が所定の閾値を上回ることにより、前記保護スイッチをオンすることを特徴とする請求項１〜４のいずれか１項に記載の駆動装置。
【請求項６】
前記パワースイッチング素子のコレクタ電流の閾値は、過電流検出用の閾値、および、過電流検出用の閾値よりも高い電流値に設定された短絡検出用の閾値、の少なくとも一方が設定されることを特徴とする請求項５に記載の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワースイッチング素子のオンオフ制御および異常時の保護を行う駆動装置に関する。
【背景技術】
【０００２】
インバータやコンバータ等の半導体電力変換装置を構成するパワースイッチング素子について、スイッチング動作時のサージ電圧とスイッチング損失とのトレードオフを向上する技術として、ゲート電圧あるいはゲート電流を動的に制御するアクティブゲートコントロール（ＡＧＣ）が用いられている。
【０００３】
また、特許文献１のように、パワースイッチング素子に過大な電流が流れた場合にゲート電圧を抑制してコレクタ電流を抑制し、パワースイッチング素子が破壊しないように保護する駆動回路が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−３４７０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１では、パワースイッチング素子のゲート電流を制御するために多くのＭＯＳＦＥＴや抵抗器等が必要となる。このため、回路規模、すなわちレイアウト面積が大きくなってしまう。
【０００６】
また、特許文献１の技術は、パワースイッチング素子のゲートに接続された抵抗器の抵抗値に基づいて、ゲート電流を制御する方式であるため、パワースイッチング素子の製造ばらつきに起因する閾値電圧のばらつきによって、スイッチング速度がばらつき、スイッチング損失にばらつきが生じてしまう。つまり、スイッチング損失が仕様書等に規定された規格から外れ、歩留まりが低下する等の問題がある。
【０００７】
本発明は、上記問題点を鑑みてなされたものであり、パワースイッチング素子のターンオフ動作を行う駆動装置において、回路規模を抑制しつつ出力電流を高精度に制御してスイッチング損失を低減することを目的とする。
【課題を解決するための手段】
【０００８】
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
【０００９】
上記目的を達成するために、本発明は、パワースイッチング素子（２００）のオンオフを制御する駆動装置であって、パワースイッチング素子のゲート電流を制御してオフ動作を行うオフ側回路（１２０）を備え、オフ側回路は、出力トランジスタとしてのメインＭＯＳトランジスタ（Ｔｒ１）と、メインＭＯＳトランジスタとゲートが共通し、メインＭＯＳトランジスタに対してカレントミラーを構成することによって、メインＭＯＳトランジスタのドレイン電流を規定するセンスＭＯＳトランジスタ（Ｔｒ２）と、センスＭＯＳトランジスタのドレイン電流を一定に制御するセンス電流制御回路と、を有し、センス電流制御回路は、参照電位（Ｖｒｅｆ）を発生させる参照電源（１２３）と、センスＭＯＳトランジスタに直列接続された基準抵抗（１２２）と、基準抵抗とセンスＭＯＳトランジスタとの間の電位が参照電位に近づくようにセンスＭＯＳトランジスタのゲートに出力を発生させるオペアンプ（１２１）と、を有して、センスＭＯＳトランジスタのドレイン電流として基準抵抗の抵抗値と参照電位とによって決まる電流を流すように構成されることを特徴としている。
【００１０】
これによれば、カレントミラーによってメインＭＯＳトランジスタのドレイン電流を規定するセンスＭＯＳトランジスタのドレイン電流が、参照電位と基準抵抗の抵抗値によって規定される。このため、本発明に係る駆動装置に電力を供給する電源電圧や、オフ側回路の出力電流の電流値に依らず、出力電流を高精度に制御することができる。したがって、パワースイッチング素子のゲート電流のばらつきを小さくでき、スイッチング損失を低減することができる。
【００１１】
また、特許文献１のような従来技術に較べて、抵抗器等の受動素子の部品点数を削減できるため、レイアウト面積を小さくすることができる。例えば、本発明に係る駆動装置とパワースイッチング素子とを同一のパッケージに実装することが可能になり、集積化することができる。
【００１２】
また、特許文献１では、パワースイッチング素子のゲートを駆動するゲート電流が大きく、なおかつ精度が必要なためにディスクリート部品の抵抗器が必要であった。これに対して、本発明の回路構成では、パワースイッチング素子のゲートの直列経路に抵抗器が不要であるため、ディスクリート部品を削減でき、集積化が容易である。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態に係る駆動装置の概略構成を示す回路図である。
【図２】駆動装置およびパワースイッチング素子の概略構成を示す上面図である。
【図３】第２実施形態に係る駆動装置の概略構成を示す回路図である。
【図４】駆動装置による駆動を示すタイミングチャートである。
【図５】第３実施形態に係る駆動装置の概略構成を示す回路図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。
【００１５】
（第１実施形態）
最初に、図１を参照して、本実施形態に係る駆動装置について説明する。
【００１６】
図１に示すように、この駆動装置１００は、負荷３００を駆動するパワースイッチング素子としての絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）２００の駆動を制御するものである。
【００１７】
この駆動装置１００は、オン側回路１１０と、オフ側回路１２０と、を備えている。
【００１８】
オン側回路１１０およびオフ側回路１２０は電源とＧＮＤとの間で直列に接続され、その中間点にＩＧＢＴ２００のゲートが接続されている。オン側回路１１０は、ＰＭＯＳトランジスタにより構成され、このＰＭＯＳトランジスタがオン状態のときにはＩＧＢＴ２００のゲートに電源電圧Ｖｃｃが印加される。これによりＩＧＢＴ２００がオン状態になり、ＩＧＢＴ２００のコレクタ−エミッタ間に電流が流れ、負荷３００に電力が供給される。
【００１９】
オフ側回路１２０は、２つのＮＭＯＳトランジスタ（Ｔｒ１，Ｔｒ２）を有している。これらＮＭＯＳトランジスタは、出力トランジスタとしてのメインＭＯＳトランジスタＴｒ１と、メインＭＯＳトランジスタＴｒ１のドレイン電流を規定するセンスＭＯＳトランジスタＴｒ２とから構成されている。本実施形態では、メインＭＯＳトランジスタＴｒ１が、センスＭＯＳトランジスタＴｒ２に対してカレントミラーを構成するようになっている。具体的には、メインＭＯＳトランジスタＴｒ１のゲートはセンスＭＯＳトランジスタＴｒ２のゲートと共通とされ、ソースが共通してＧＮＤに接続されている。メインＭＯＳトランジスタＴｒ１のドレインはＩＧＢＴ２００のゲート接続されている。
【００２０】
このような構成では、メインＭＯＳトランジスタＴｒ１には、センスＭＯＳトランジスタＴｒ２とのサイズ比と同一の電流比でドレイン電流が流れる。
【００２１】
また、オフ側回路１２０は、センスＭＯＳトランジスタＴｒ２のドレイン電流を制御するためのオペアンプ１２１と、該オペアンプ１２１の出力を規定するための基準抵抗１２２と、該オペアンプ１２１の一つの入力端子に参照電位Ｖｒｅｆを与える参照電源１２３と、を有している。オペアンプ１２１は、図示しないマイコンなどからＩＧＢＴ２００をオフさせることを示す制御信号が入力されると、センスＭＯＳトランジスタＴｒ２のゲートに電圧を印加することで、ＩＧＢＴ２００のゲートから一定の電流が引き抜かれるようになっている。
【００２２】
基準抵抗１２２は、シャント抵抗であり、センスＭＯＳトランジスタＴｒ２のドレイン電流の電流値を規定する。ひいては、ＩＧＢＴ２００のゲートから引き抜かれる電流の電流値を規定する。ＩＧＢＴ２００のゲートから引き抜かれる電流は、メインＭＯＳトランジスタＴｒ１に流れるドレイン電流である。そして、メインＭＯＳトランジスタＴｒ１はセンスＭＯＳトランジスタＴｒ２とともにカレントミラーを構成しているので、ＩＧＢＴ２００のゲートから引き抜かれる電流はセンスＭＯＳトランジスタＴｒ２のドレイン電流に依存する。
【００２３】
このような構成では、ＩＧＢＴ２００をオフさせることを示す制御信号が入力されると、オペアンプ１２１が駆動されてセンスＭＯＳトランジスタＴｒ２にゲート電圧が印加される。このときのドレイン電流は基準抵抗１２２の抵抗値Ｒにより規定される。そして、その電流値は、基準抵抗１２２とセンスＭＯＳトランジスタＴｒ２との間の接続点の電位が、参照電位Ｖｒｅｆに近づくように、オペアンプ１２１の出力が調整されることによりフィードバック制御される。これにより、センスＭＯＳトランジスタＴｒ２のドレイン電流が高精度に一定の値（＝（Ｖｃｃ−Ｖｒｅｆ）／Ｒ）に制御される。よって、ＩＧＢＴ２００のゲートから引き抜かれる電流も、高精度に一定電流とされる。なお、本実施形態において、特許請求の範囲に記載のセンス電流制御回路は、オペアンプ１２１と基準抵抗１２２および参照電源１２３とにより構成される回路に相当する。
【００２４】
次に、本実施形態に係る駆動装置１００の作用効果について説明する。
【００２５】
カレントミラーによってメインＭＯＳトランジスタＴｒ１のドレイン電流を規定するセンスＭＯＳトランジスタＴｒ２のドレイン電流が、参照電位Ｖｒｅｆと基準抵抗の抵抗値Ｒによって規定される。このため、駆動装置１００に電力を供給する電源電圧Ｖｃｃや、オフ側回路の出力電流の電流値に依らず、出力電流を高精度に制御することができる。したがって、ＩＧＢＴ２００のゲート電流のばらつきを小さくでき、スイッチング損失を低減することができる。
【００２６】
また、従来技術に較べて、抵抗器等の受動素子の部品点数を削減できるため、駆動装置１００のレイアウト面積を小さくすることができる。例えば、図２に示すように、駆動装置１００とＩＧＢＴ２００とを同一のパッケージに実装することが可能になり、集積化することができる。
【００２７】
また、例えば特許文献１では、パワースイッチング素子のゲートを駆動するゲート電流が大きく、なおかつ精度が必要なためにディスクリート部品の抵抗器が必要であった。これに対して、本発明の回路構成では、パワースイッチング素子のゲートの直列経路に抵抗器が不要であるため、ディスクリート部品を削減でき、集積化が容易である。
【００２８】
（第２実施形態）
本実施形態に係る駆動装置１００は、図３に示すように、オフ側回路１２０の構成要素として、第１実施形態における要素に加えて、ゲート電圧判定回路１２４と、ドライブ能力切替電源１２５と、ドライブ能力切替スイッチＳＷ１，ＳＷ２とを有している。
【００２９】
まず、図３を参照して、本実施形態に係る駆動装置１００の構成要素について説明する。
【００３０】
ゲート電圧判定回路１２４は、ＩＧＢＴ２００のゲート電圧と所定の閾値（以降、ゲート電圧判定閾値Ｖ１という）とを比較し、これらの大小関係に基づいて、後述するドライブ能力切替スイッチＳＷ１，ＳＷ２のオンオフを切り替える。
【００３１】
ドライブ能力切替電源１２５は、センスＭＯＳトランジスタＴｒ２のゲートに対して、オペアンプ１２１と並列に接続されている。本実施形態におけるドライブ能力切替電源１２５は、センスＭＯＳトランジスタＴｒ２のゲートに印加する電圧がオペアンプ１２１により印加される電圧よりも高く設定されている。
【００３２】
ドライブ能力切替スイッチＳＷ１，ＳＷ２は、センスＭＯＳトランジスタＴｒ２のゲートに印加される電圧について、オペアンプ１２１から印加されるか、あるいはドライブ能力切替電源１２５から印加されるか、を切り替えるスイッチである。具体的には、スイッチＳＷ１は、センスＭＯＳトランジスタＴｒ２のゲートとオペアンプ１２１の出力端子との間に接続されている。スイッチＳＷ２は、センスＭＯＳトランジスタＴｒ２のゲートとドライブ能力切替電源１２５との間に接続されている。
【００３３】
次に、図４を参照して、本実施形態に係る駆動装置１００の動作および作用効果について説明する。
【００３４】
時刻ｔ１において、オペアンプ１２１にＩＧＢＴ２００をオフさせることを示す制御信号が入力される。時刻ｔ１においては、出力電流を高精度に制御するため、オペアンプ１２１によるセンスＭＯＳトランジスタＴｒ２の駆動を行う。つまり、ドライブ能力切替スイッチＳＷ１がオン状態とされ、ドライブ能力切替スイッチＳＷ２はオフ状態とされる。これにより、図４に示すように、オペアンプ１２１が駆動してＩＧＢＴ２００のゲート電流が流れる。
【００３５】
ＩＧＢＴ２００のゲートから電荷の引き抜きが行われ始めると、ゲート電圧は低下していく。そして、時刻ｔ２において、ゲート電圧が所定の電位（ミラー電圧）まで低下して所定時間が経過するとコレクタ電圧Ｖｃｅが上昇を始める。そして、コレクタ電圧が電源電圧ＶＰに達した時点からコレクタ電流Ｉｃが減少を開始する。
【００３６】
そして、時刻ｔ３において、ＩＧＢＴ２００のゲート電圧が閾値電圧（いわゆるＶｔｈ）を下回るとコレクタ電流Ｉｃはゼロに収束し、コレクタ電圧Ｖｃｅは電源電圧ＶＰに収束する。
【００３７】
その後もドライブ能力切替スイッチＳＷ１がオン状態であるから、オフ側回路１２０によるＩＧＢＴ２００のゲート電荷の引き抜きは継続される。これにより、ＩＧＢＴ２００のゲート電圧は低下を続ける。そして、時刻ｔ４において、ゲート電圧がゲート電圧判定回路１２４において設定されたゲート電圧判定閾値Ｖ１を下回ると、ゲート電圧判定回路１２４は、ドライブ能力切替スイッチＳＷ１をオンからオフに遷移させ、ドライブ能力切替スイッチＳＷ２をオフからオンに遷移させる。つまり、メインＭＯＳトランジスタＴｒ１のゲートには、オペアンプ１２１からの出力ではなく、ドライブ能力切替電源１２５の電圧が印加された状態となる。
【００３８】
ドライブ能力切替電源１２５は、メインＭＯＳトランジスタＴｒ１のゲートに印加する電圧がオペアンプ１２１により印加される電圧よりも高く設定されているので、メインＭＯＳトランジスタＴｒ１のドレイン電流は大きくなる。このため、時刻ｔ４において、ＩＧＢＴ２００のゲート電流は急激に上昇する。すなわち、オフ側回路１２０のドライブ能力が大きくなる。これによって、ＩＧＢＴ２００のゲート電荷が急速に引き抜かれてゲート電圧はゼロとなる。すなわち、ＩＧＢＴ２００のオフ動作が完了する。なお、次にＩＧＢＴ２００をオンする場合には、ドライブ能力切替スイッチＳＷ２をオンからオフに遷移させてから、オン側回路１１０を駆動させる。
【００３９】
時刻ｔ４以降も、ドライブ能力切替スイッチＳＷ２はオン状態を維持しているので、ＩＧＢＴ２００のゲート−エミッタ間を低インピーダンスで短絡し続けることができる。したがって、ＩＧＢＴ２００がオフ状態において、ノイズ等によって誤ってオンすることを抑制することができる。すなわち、確実なオフ保持が可能となる。
【００４０】
なお、オペアンプ１２１に接続された参照電源１２３の参照電位Ｖｒｅｆを小さくすることによってセンスＭＯＳトランジスタＴｒ２のドレイン電流を大きくし、オフ側回路１２０のドライブ能力を向上させることでもオフ保持は可能である。しかしながら、オフ保持にはオフ側回路１２０の出力電流の精度が求められないことと、ドライブ能力切替スイッチＳＷ１，ＳＷ２の切り替えによるドライブ能力の切り替えのほうが、切り替えの応答速度を早くすることができる。
【００４１】
また、オフ保持に用いられるドライブ能力切替電源１２５の電圧としては、ＩＧＢＴ２００をオフするために十分な電圧が設定されるので、オペアンプ１２１の出力に比べて十分大きな電圧となる。この電圧は精度よく制御される必要がないため、複雑な回路を必要としない。よって、本実施形態における駆動装置１００は、第１実施形態に較べて回路規模をさほど大きくすることなく実現することができる。
【００４２】
（第３実施形態）
本実施形態に係る駆動装置１００は、図５に示すように、第２実施形態における要素に加えて保護回路１３０を備えている。
【００４３】
まず、図５を参照して、本実施形態に係る駆動装置１００の構成要素について説明する。
【００４４】
保護回路１３０は、保護用ＭＯＳトランジスタＴｒ３と、保護用ＭＯＳトランジスタＴｒ３にドレイン電流を供給する定電流回路Ｐ１，Ｐ２と、定電流回路Ｐ１，Ｐ２から保護用ＭＯＳトランジスタＴｒ３への電流供給を制御する保護スイッチＳＷ３，ＳＷ４と、ＩＧＢＴ２００のコレクタ電流をセンスエミッタ端子ＳＥの電流により検出するコレクタ電流検出部１４０と、を有している。
【００４５】
保護用ＭＯＳトランジスタＴｒ３のゲートは、スイッチＳＷ５を介して、オフ側回路１２０のメインＭＯＳトランジスタＴｒ１のゲートに接続されており、メインＭＯＳトランジスタＴｒ１に対してカレントミラーを構成している。このため、保護用ＭＯＳトランジスタＴｒ３のドレイン電流を制御することにより、センスＭＯＳトランジスタＴｒ２の駆動を介さず、メインＭＯＳトランジスタＴｒ１のドレイン電流を制御することができる。換言すれば、オフ側回路１２０に構成されたセンス電流制御回路（オペアンプ１２１、基準抵抗１２２および参照電源１２３から構成される回路）に依らず、ＩＧＢＴ２００のゲート電流を制御することができる。
【００４６】
定電流回路Ｐ１は、保護スイッチＳＷ３を介して保護用ＭＯＳトランジスタのドレインに接続されている。また、定電流回路Ｐ２は、保護スイッチＳＷ４を介して、保護用ＭＯＳトランジスタＴｒ３のドレインに対して定電流回路Ｐ１と並列に接続されている。定電流回路Ｐ１およびＰ２の供給する電流は、それぞれ異なる電流値に設定され、保護スイッチＳＷ３，ＳＷ４を切り替えることによって保護用ＭＯＳトランジスタＴｒ３に異なるドレイン電流を供給できるようになっている。また、定電流回路Ｐ１およびＰ２の供給する電流は、センスＭＯＳトランジスタＴｒ２に通常流れるドレイン電流よりも小さい値が設定されている。なお、本実施形態では、定電流回路Ｐ２の電流値が定電流回路Ｐ１の電流値よりも小さく設定されている。
【００４７】
コレクタ電流検出部１４０は、ＩＧＢＴ２００のコレクタ電流を検出して、過電流あるいは負荷３００の短絡からＩＧＢＴ２００を保護する回路である。この電流検出部１４０は、コンパレータ１４１，１４２と、コンパレータ１４１，１４２の入力端子Ａに閾値となる電圧を与える電圧源１４３，１４４と、ＩＧＢＴ２００のコレクタ電流を電圧に変換するための抵抗器Ｒ１とを有している。
【００４８】
より詳しく説明する。図５に示すように、コンパレータ１４１の一方の入力端子Ａには電圧源１４３が接続されている。そして、他方の入力端子Ｂは、ＩＧＢＴ２００のセンスエミッタ端子ＳＥとＧＮＤとの間に接続された抵抗器Ｒ１との中間点に接続されている。すなわち、コンパレータ１４１における入力端子Ｂには、ＩＧＢＴ２００のセンスエミッタ端子ＳＥからＧＮＤに向かって流れる電流と抵抗器Ｒ１の抵抗値に対応した電圧が印加されている。入力端子Ｂに印加される電圧は、センスエミッタ端子ＳＥからＧＮＤに向かって流れる電流に比例する。つまり、この電圧はＩＧＢＴ２００のコレクタ電流が大きくなるほど高電圧となる。
【００４９】
コンパレータ１４１は、センスエミッタ端子ＳＥを流れる電流に対応した電圧が、電圧源１４３の電圧を超えた場合、すなわち、コレクタ電流が所定の閾値（過電流検出用の閾値）を超えた場合に、過電流フィルタ回路１３１を介して保護スイッチＳＷ３およびスイッチＳＷ５をオンするように信号を出力する。
【００５０】
コンパレータ１４２についても、コンパレータ１４１と同様の構成である。すなわち、コンパレータ１４２の一方の入力端子Ａには電圧源１４４が接続されている。そして、他方の入力端子Ｂは、ＩＧＢＴ２００のセンスエミッタ端子ＳＥとＧＮＤとの間に接続された抵抗器Ｒ１との中間点に接続されている。
【００５１】
そして、コンパレータ１４２は、センスエミッタ端子ＳＥを流れる電流に対応した電圧が、電圧源１４４の電圧を超えた場合、すなわち、コレクタ電流が所定の閾値（短絡検出用の閾値）を超えた場合に、短絡フィルタ回路１３２を介して保護スイッチＳＷ４およびスイッチＳＷ５をオンするように信号を出力する。
【００５２】
電圧源１４３はＩＧＢＴ２００にとって過電流と判断されるような電圧が設定されている。また、電圧源１４４は負荷３００が短絡したと判断されるような電圧が設定されている。つまり、電圧源１４４の電圧は、電圧源１４３の電圧よりも高く設定されている。
【００５３】
なお、フィルタ回路（１３１，１３２）とは、予め設定されたフィルタ時間内において、入力された情報がある状態を維持した場合に、入力に対応した信号を出力する回路である。例えば、コレクタ電流検出部１４０によって、過電流検出用の閾値を超えたコレクタ電流が、過電流フィルタ回路１３１に設定された所定のフィルタ時間以上検出された場合に、保護スイッチＳＷ３とスイッチＳＷ５をオンする。また、例えば、コレクタ電流検出部１４０によって、短絡検出用の閾値を超えたコレクタ電流が、短絡フィルタ回路１３２に設定された所定のフィルタ時間以上検出された場合に、保護スイッチＳＷ４とスイッチＳＷ５をオンする。
【００５４】
このフィルタ回路（１３１，１３２）は、ＩＧＢＴ２００のコレクタ電流におけるパルスノイズ等によって、保護回路１３０が動作することを防止するために設けられている。
【００５５】
次に、本実施形態に係る駆動装置１００の動作および作用効果について説明する。
【００５６】
例えば、ＩＧＢＴ２００に通常よりも過大なコレクタ電流（過電流）が流れているとする。過電流のため、コレクタ電流検出部１４０のコンパレータ１４１の入力端子Ｂの電位は入力端子Ａの電位よりも高くなり、コンパレータ１４１はその旨を過電流フィルタ回路１３１に出力する。過電流の状態が、過電流フィルタ回路１３１に予め設定されたフィルタ時間だけ継続すると、過電流フィルタ回路１３１は、ドライブ能力切替スイッチＳＷ１，ＳＷ２をオフにしつつ、保護スイッチＳＷ３とスイッチＳＷ５をオンする。
【００５７】
これにより、保護用ＭＯＳトランジスタＴｒ３には、定電流回路Ｐ１により規定されたドレイン電流が流れる。そして、保護用ＭＯＳトランジスタＴｒ３とカレントミラーを構成するメインＭＯＳトランジスタＴｒ１にもミラーされたドレイン電流が流れる。定電流回路Ｐ１の電流値は、センスＭＯＳトランジスタＴｒ２に通常流れるドレイン電流よりも小さい値が設定されているため、オフ側回路１２０の出力電流がセンスＭＯＳトランジスタＴｒ２のドレイン電流により制御される場合に較べて、ドライブ能力を低下させることができる。
【００５８】
ＩＧＢＴ２００のコレクタ電流が過電流の状態では、ターンオフ時にコレクタ電圧Ｖｃｅに大きなサージが発生し、ＩＧＢＴ２００の破壊の可能性が高まる。そこで、オフ側回路１２０のドライブ能力を低下させておくことによってサージ電圧を小さくし、ＩＧＢＴ２００を安全に遮断して保護することができる。
【００５９】
一方、負荷３００が短絡し、ＩＧＢＴ２００に過電流よりも大きなコレクタ電流が流れているとする。短絡のため、コレクタ電流検出部１４０のコンパレータ１４２の入力端子Ｂの電位は入力端子Ａの電位よりも高くなり、コンパレータ１４２はその旨を短絡フィルタ回路１３２に出力する。短絡の状態が、短絡フィルタ回路１３２に予め設定されたフィルタ時間だけ継続すると、短絡フィルタ回路１３２は、ドライブ能力切替スイッチＳＷ１，ＳＷ２をオフにしつつ、保護スイッチＳＷ４とスイッチＳＷ５をオンする。
【００６０】
これにより、保護用ＭＯＳトランジスタＴｒ３には、定電流回路Ｐ２により規定されたドレイン電流が流れる。定電流回路Ｐ２の電流値は定電流回路Ｐ１の電流値よりも小さく設定されているから、過電流の場合よりもさらにドライブ能力を低下させることができ、サージ電圧を抑制することができる。
【００６１】
なお、短絡フィルタ回路１３２に予め設定されたフィルタ時間は、過電流フィルタ回路に設定されたフィルタ時間よりも短く設定しておくことが好ましい。これによれば、短絡時のコレクタ電流は、過電流時よりもその電流値が大きいため、ＩＧＢＴ２００を短い時間でオフすることによって、ＩＧＢＴ２００のストレスを軽減することができるためである。また、通常動作時に、スイッチング時のノイズ等で、誤って過電流や短絡保護がかからないよう、最低限のフィルタ時間は必要である。
【００６２】
（その他の実施形態）
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００６３】
上記した各実施形態では、パワースイッチング素子としてＩＧＢＴ２００を例示したが、この例に限定されない。例えば、パワースイッチング素子として、パワーＭＯＳトランジスタ等についても本発明を適用することができる。
【００６４】
また、参照電位Ｖｒｅｆは、予め測定されたパワースイッチング素子のゲート容量に対応した値に設定されることが好ましい。図示しないが、駆動装置１００にメモリ回路を設け、駆動装置１００の出荷前検査（製造後に行われる特性検査）において測定されたゲート容量に対応した参照電位をメモリに記憶するようにする。具体的には、ゲート容量が大きいほど参照電位Ｖｒｅｆの値を小さく設定し、オフ側回路１２０のドライブ能力を大きくさせておくことにより、ＩＧＢＴ２００のゲート容量の製造ばらつきを抑制することができる。したがって、ＩＧＢＴ２００のスイッチング損失のばらつきを低減することができる。
【００６５】
また、第２実施形態において、ドライブ能力切替電源１２５の電圧が、オペアンプ１２１から出力される電圧よりも高く設定された例、すなわち、ドライブ能力切替電源１２５とドライブ能力切替スイッチＳＷ２がオフ保持回路を構成する例について示した。これに対して、ドライブ能力切替電源１２５の電圧をオペアンプ１２１から出力される電圧よりも低く設定することもできる。この場合、ドライブ能力切替電源１２５とドライブ能力切替スイッチＳＷ２は、オフ側回路１２０のドライブ能力を抑制する回路として機能する。
【符号の説明】
【００６６】
１００・・・駆動装置
１１０・・・オン側回路
１２０・・・オフ側回路
１３０・・・保護回路
１４０・・・コレクタ電流検出部
２００・・・パワースイッチング素子（ＩＧＢＴ）
Ｔｒ１・・・メインＭＯＳトランジスタ
Ｔｒ２・・・センスＭＯＳトランジスタ
ＳＷ１，ＳＷ２・・・ドライブ能力切替スイッチ
【図１】
2015192490.tif 000003
【図２】
2015192490.tif 000004
【図３】
2015192490.tif 000005
【図４】
2015192490.tif 000006
【図５】
2015192490.tif 000007