(57)【要約】【課題】フラッシュを防ぎつつ、全ての画素に共通の階調遷移を用いて残像を消去する。【解決手段】複数の画素を有する記憶性表示装置を制御する制御装置は、前記複数の画素を区分した複数の画素群から、第１画素群を選択する決定手段と、リフレッシュの開始条件が満たされると、前記第１画素群から隣り合う他の画素群を順に選択して、前記複数の画素群の各々を順にリフレッシュする制御手段とを含み、前記制御手段は、前記複数の画素の各々に対して、第1階調へ遷移する回数と、前記第１階調と異なる第２階調への遷移する回数とが同じになる駆動波形を印加するように制御する。【選択図】図７
2015158530.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有する記憶性表示装置を制御する制御装置であって、
前記複数の画素を区分した複数の画素群から、第１画素群を選択する決定手段と、
リフレッシュの開始条件が満たされると、前記第１画素群から隣り合う他の画素群を順に選択して、前記複数の画素群の各々を順にリフレッシュする制御手段と
を含み、
前記制御手段は、前記複数の画素の各々に対して、第1階調へ遷移する回数と、前記第１階調と異なる第２階調への遷移する回数とが同じになる駆動波形を印加するように制御する
制御装置。
【請求項２】
前記複数の画素は、第１方向および当該第１方向と交差する第２方向に沿って配置されており、当該第１方向および当該第２方向において複数の画素群に区分されている
ことを特徴とする請求項１に記載の制御装置。
【請求項３】
前記決定手段は、前記複数の画素群のうち四隅の画素群のいずれかを、前記第１画素群として決定する
ことを特徴とする請求項２に記載の制御装置。
【請求項４】
前記リフレッシュの終了時点において、前記複数の画素のすべてについて、前記第１階調へ遷移する回数と前記第２階調へ遷移する回数とが等しい
ことを特徴とする請求項１ないし３のいずれか一項に記載の制御装置。
【請求項５】
１回の前記リフレッシュにおける前記駆動波形は、前記複数の領域の一部において他の領域と異なっており、
複数回の前記リフレッシュにおける前記駆動波形を通算すると、前記第１階調へ遷移する回数と前記第２階調へ遷移する回数とが等しい
ことを特徴とする請求項１ないし３のいずれか一項に記載の制御装置。
【請求項６】
前記複数の画素のうち一部を特定する特定手段を有し、
前記決定手段は、前記特定手段により特定された一部の画素の中から前記第１画素群を決定し、
前記制御手段は、前記特定手段により特定された一部の画素に対し、前記駆動波形に従った電圧を書き込ませる
ことを特徴とする請求項１ないし５のいずれか一項に記載の制御装置。
【請求項７】
記憶性表示素子を含む複数の画素と、
前記複数の画素を区分した複数の画素群から、第１画素群を選択する決定手段と、
リフレッシュの開始条件が満たされると、前記第１画素群から隣り合う他の画素群を順に選択して、前記複数の画素群の各々を順にリフレッシュする制御手段と
を含み、
前記制御手段は、前記複数の画素の各々に対して、第1階調へ遷移する回数と、前記第１階調と異なる第２階調への遷移する回数とが同じになる駆動波形を印加するように制御する
表示装置。
【請求項８】
前記表示装置の向きを検知する検知手段を有し、
前記決定手段は、前記検知手段により検知された向きに応じて前記第１画素群を決定する
ことを特徴とする請求項７に記載の表示装置。
【請求項９】
長さが異なる複数の駆動波形を記憶する第１記憶手段と、
前記複数の画素における書き換え前の画像を記憶する第２記憶手段と、
前記複数の画素における書き換え後の画像を記憶する第３記憶手段と、
前記第２記憶手段に記憶されている画像および前記第３記憶手段に記憶されている画像の少なくとも一方に応じて、前記第１記憶手段に記憶されている前記複数の駆動波形から一の駆動波形を選択する選択手段と
を有し、
前記制御手段は、前記選択手段によって選択された一の駆動波形を印加するように制御する
ことを特徴とする請求項７または８に記載の表示装置。
【請求項１０】
複数の画素を有する記憶性表示装置を制御するための方法であって、
前記複数の画素を区分した複数の画素群から、第１画素群を選択するステップと、
リフレッシュの開始条件が満たされると、前記第１画素群から隣り合う他の画素群を順に選択して、前記複数の画素群の各々を順にリフレッシュするステップと
を含み、
前記複数の画素の各々に対して、第1階調へ遷移する回数と、前記第１階調と異なる第２階調への遷移する回数とが同じになる駆動波形が印加される
制御方法。
【請求項１１】
複数の画素を有する記憶性表示装置を制御するためのプログラムであって、
制御手段を有するコンピューターに、
前記制御手段が、前記複数の画素を区分した複数の画素群から、第１画素群を選択するステップと、
前記制御手段が、リフレッシュの開始条件が満たされると、前記第１画素群から隣り合う他の画素群を順に選択して、前記複数の画素群の各々を順にリフレッシュするステップと
を実行させ、
前記制御手段は、前記複数の画素の各々に対して、第1階調へ遷移する回数と、前記第１階調と異なる第２階調への遷移する回数とが同じになる駆動波形を印加するように制御する
プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置の駆動に関し、特に、記憶性表示素子の表示の初期化（リフレッシュ）に関する。
【背景技術】
【０００２】
電気泳動素子等の記憶性表示素子は、電力を供給しなくても表示を維持できるという特性を有している。しかし一方で駆動方法によっては表示部に残像が残ってしまうという問題がある。表示品質の観点から残像は好ましくないため、残像の消去が行われる。一般に残像は、全画面白の画像と全画面黒の画像とを交互に書き込むことによって消去される。しかし、この残像消去方法によれば、全画面が白黒に切り換わるため画面の点滅（フラッシュ）が目立つという問題があった。これに対し特許文献１は、１列ずつ交互に白黒を切り替える残像消去方法を開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１９４３４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の技術によれば、フラッシュは防げるものの、階調の遷移が異なってしまう画素が発生する（例えば奇数列と偶数列とで階調の遷移が異なる）という問題があった。
【０００５】
これに対し本発明は、フラッシュを防ぎつつ、全ての画素に共通の階調遷移を用いて残像を消去する技術を提供する。
【課題を解決するための手段】
【０００６】
本発明は、複数の画素を有する記憶性表示装置を制御する制御装置であって、前記複数の画素を区分した複数の画素群から、第１画素群を選択する決定手段と、リフレッシュの開始条件が満たされると、前記第１画素群から隣り合う他の画素群を順に選択して、前記複数の画素群の各々を順にリフレッシュする制御手段とを含み、前記制御手段は、前記複数の画素の各々に対して、第1階調へ遷移する回数と、前記第１階調と異なる第２階調への遷移する回数とが同じになる駆動波形を印加するように制御する制御装置を提供する。
この制御装置によれば、フラッシュを防ぎつつ、全ての画素に共通の階調遷移を用いて残像を消去することができる。
【０００７】
前記複数の画素は、第１方向および当該第１方向と交差する第２方向に沿って配置されており、当該第１方向および当該第２方向において複数の画素群に区分されていてもよい。
この制御装置によれば、画素が１方向のみにおいて単位領域に区分されている場合と比較して視覚効果を高めることができる。
【０００８】
前記決定手段は、前記複数の画素群のうち四隅の画素群のいずれかを、前記第１画素群として決定してもよい。
この制御装置によれば、四隅が起点領域とならない場合と比較して、よりページめくりに近い視覚効果を与えることができる。
【０００９】
前記リフレッシュの終了時点において、前記複数の画素のすべてについて、前記第１階調へ遷移する回数と前記第２階調へ遷移する回数とが等しくなるよう制御してもよい。
この制御装置によれば、画素の焼き付きを抑制することができる。
【００１０】
１回の前記リフレッシュにおける前記駆動波形は、前記複数の領域の一部において他の領域と異なっており、複数回の前記リフレッシュにおける前記駆動波形を通算すると、前記第１階調へ遷移する回数と前記第２階調へ遷移する回数とが等しくなるよう制御してもよい。
この制御装置によれば、１回のリフレッシュにおける駆動波形で正極性電圧の印加時間と負極性電圧の印加時間とが等しい場合と比較して、視覚効果を高めることができる。
【００１１】
この制御装置は、前記複数の画素のうち一部を特定する特定手段を有し、前記決定手段は、前記特定手段により特定された一部の画素の中から前記第１画素群を決定し、前記制御手段は、前記特定手段により特定された一部の画素に対し、前記駆動波形に従った電圧を書き込ませてもよい。この制御装置によれば、部分書き換えをする場合において、フラッシュを防ぎつつ、書き換えの対象となる全ての画素に共通の階調遷移を用いて残像を消去することができる。
【００１２】
また、本発明は、記憶性表示素子を含む複数の画素と、前記複数の画素を区分した複数の画素群から、第１画素群を選択する決定手段と、リフレッシュの開始条件が満たされると、前記第１画素群から隣り合う他の画素群を順に選択して、前記複数の画素群の各々を順にリフレッシュする制御手段とを含み、前記制御手段は、前記複数の画素の各々に対して、第1階調へ遷移する回数と、前記第１階調と異なる第２階調への遷移する回数とが同じになる駆動波形を印加するように制御する表示装置を提供する。
この表示装置によれば、フラッシュを防ぎつつ、全ての画素に共通の階調遷移を用いて残像を消去することができる。
【００１３】
この表示装置は、前記表示装置の向きを検知する検知手段を有し、前記決定手段は、前記検知手段により検知された向きに応じて前記第１画素群を決定してもよい。
この表示装置によれば、向きによらずに起点領域が決定される場合と比較してよりページめくりに近い視覚効果を与えることができる。
【００１４】
この表示装置は、長さが異なる複数の駆動波形を記憶する第１記憶手段と、前記複数の画素における書き換え前の画像を記憶する第２記憶手段と、前記複数の画素における書き換え後の画像を記憶する第３記憶手段と、前記第２記憶手段に記憶されている画像および前記第３記憶手段に記憶されている画像の少なくとも一方に応じて、前記第１記憶手段に記憶されている前記複数の駆動波形から一の駆動波形を選択する選択手段とを有し、前記制御手段は、前記選択手段によって選択された一の駆動波形を印加するように制御してもよい。
この表示装置によれば、書き換え前または書き換え後の画像に応じて選択された駆動波形を用いることができる。
【００１５】
さらに、本発明は、複数の画素を有する記憶性表示装置を制御するための方法であって、前記複数の画素を区分した複数の画素群から、第１画素群を選択するステップと、リフレッシュの開始条件が満たされると、前記第１画素群から隣り合う他の画素群を順に選択して、前記複数の画素群の各々を順にリフレッシュするステップとを含み、前記複数の画素の各々に対して、第1階調へ遷移する回数と、前記第１階調と異なる第２階調への遷移する回数とが同じになる駆動波形が印加される駆動方法を提供する。
この駆動方法によれば、フラッシュを防ぎつつ、全ての画素に共通の階調遷移を用いて残像を消去することができる。
【００１６】
さらに、本発明は、複数の画素を有する記憶性表示装置を制御するためのプログラムであって、制御手段を有するコンピューターに、前記制御手段が、前記複数の画素を区分した複数の画素群から、第１画素群を選択するステップと、前記制御手段が、リフレッシュの開始条件が満たされると、前記第１画素群から隣り合う他の画素群を順に選択して、前記複数の画素群の各々を順にリフレッシュするステップとを実行させ、前記制御手段は、前記複数の画素の各々に対して、第1階調へ遷移する回数と、前記第１階調と異なる第２階調への遷移する回数とが同じになる駆動波形を印加するように制御するプログラムを提供する。
このプログラムによれば、フラッシュを防ぎつつ、全ての画素に共通の階調遷移を用いて残像を消去することができる。
【図面の簡単な説明】
【００１７】
【図１】一実施形態に係る電子機器１０００の構成を示す図。
【図２】電気光学パネル１０の断面構造を示す模式図。
【図３】電気光学パネル１０の回路の構成を示す図。
【図４】画素１４の等価回路を示す図。
【図５】駆動波形テーブルを例示する図。
【図６】関連技術に係るリフレッシュ処理の駆動波形を例示する図。
【図７】一実施形態に係るリフレッシュ処理の画面遷移を例示する図。
【図８】ディスプレイコントローラー２０の構成を例示する図。
【図９】ディスプレイエンジン２２の構成を例示する図。
【図１０】電子機器１０００の動作を示すフローチャート。
【図１１】リフレッシュ処理の画面遷移の別の例を示す図。
【図１２】リフレッシュ処理の画面遷移のさらに別の例を示す図。
【図１３】リフレッシュ処理の画面遷移のさらに別の例を示す図。
【図１４】電子機器１０００の向きと起点領域との関係を例示する図。
【図１５】変形例３に係るリフレッシュ処理を例示する図。
【発明を実施するための形態】
【００１８】
１．概要
図１は、一実施形態に係る電子機器１０００の構成を示す図である。電子機器１０００は、例えばタブレット型コンピューターである。電子機器１０００は、電気光学装置１と、ホスト装置３とを有する。電気光学装置１は文字および画像の少なくとも一方を表示する表示装置である。この例で、電気光学装置１は、電気光学パネル１０およびディスプレイコントローラー２０を有する。電気光学パネル１０は、電気光学素子、より具体的には、電力を供給しなくても表示を維持できる記憶性表示素子を用いた装置、詳細にはＥＰＤ（Electrophoretic Display）である。ディスプレイコントローラー２０は、電気光学パネル１０を制御する制御装置である。
【００１９】
ホスト装置３は、ＣＰＵ３１と、ＲＡＭ３２と、記憶装置３３と、入出力ＩＦ３４と、センサー３５とを有する。ＣＰＵ３１は、電子機器１０００の他のハードウェア構成を制御する装置である。ＲＡＭ３２は、ＣＰＵ３１がプログラムを実行する際のワークエリアとして機能する記憶装置である。記憶装置３３は、データおよびプログラムを記憶する不揮発性の記憶装置である。入出力ＩＦ３４は、ホスト装置３が他の装置との間でデータまたは信号の入出力を行うインターフェースである。この例で、入出力ＩＦ３４は、ディスプレイコントローラー２０に対して信号を供給する。センサー３５は、所定の物理状態（例えば、傾き、加速度、温度、湿度、明るさなど）を計測し、計測した結果を示す信号を出力する。電子機器１０００は、この外、入力装置（例えばタッチスクリーン、キーパッド等）および通信装置（例えば無線通信装置）を有する（いずれも図示略）。
【００２０】
図２は、電気光学パネル１０の断面構造を示す模式図である。電気光学パネル１０は、第１基板１１と、電気泳動層１２と、第２基板１３とを有する。第１基板１１および第２基板１３は、電気泳動層１２を挟持するための基板である。
【００２１】
第１基板１１は、基板１１１と、接着層１１２と、回路層１１３とを有する。基板１１１は、絶縁性を有する材料、例えばガラスで形成されている。別の例で、基板１１１は、絶縁性に加え可撓性および軽量性を有する材料、例えばポリカーボネイトにより形成されていてもよい。接着層１１２は、基板１１１と回路層１１３とを接着する層である。回路層１１３は、電気泳動層１２を駆動するための回路を有する層である。回路層１１３は、画素電極１１４を有する。
【００２２】
電気泳動層１２は、マイクロカプセル１２１と、バインダー１２２とを有する。マイクロカプセル１２１は、バインダー１２２によって固定されている。バインダー１２２としては、マイクロカプセル１２１との親和性が良好で電極との密着性が優れ、かつ絶縁性を有する材料が用いられる。マイクロカプセル１２１は、内部に分散媒および電気泳動粒子が格納されたカプセルである。マイクロカプセル１２１は、柔軟性を有する材料、例えばアラビアゴム・ゼラチン系の化合物またはウレタン系の化合物等が用いられる。なお、マイクロカプセル１２１と画素電極１１４との間には、接着剤により形成された接着層が設けられてもよい。
【００２３】
電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子（高分子またはコロイド）である。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル１２１内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料を含む粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料を含む粒子であり、本実施形態では負に帯電されている。
【００２４】
第２基板１３は、共通電極１３１と、フィルム１３２とを有する。フィルム１３２は、電気泳動層１２の封止および保護をするものである。フィルム１３２は、透明で絶縁性を有する材料、例えばポリエチレンテレフタレートにより形成される。共通電極１３１は、透明で導電性を有する材料、例えば酸化インジウムスズ（Indium Tin Oxide、ＩＴＯ）により形成される。
【００２５】
図３は、電気光学パネル１０の回路の構成を示す図である。電気光学パネル１０は、ｍ本の走査線１１５と、ｎ本のデータ線１１６と、ｍ×ｎ個の画素１４と、走査線駆動回路１６と、データ線駆動回路１７とを有する。ｍ×ｎ個の画素１４により表示領域１５が形成される。走査線駆動回路１６およびデータ線駆動回路１７は、ディスプレイコントローラー２０により制御される。走査線駆動回路１６、データ線駆動回路１７、およびディスプレイコントローラー２０は、それぞれ、基板１１１上にＣＯＧ（Chip On Glass）実装されている集積回路である。走査線１１５は、行方向（ｘ方向）に沿って配置されており、走査信号を伝達する。走査信号は、ｍ本の走査線１１５の中から一の走査線１１５を順次排他的に選択する信号である。データ線１１６は、列方向（ｙ方向）に沿って配置されており、画素１４に対してデータ電圧を供給する。走査線１１５とデータ線１１６とは絶縁されている。画素１４は、走査線１１５およびデータ線１１６の交差に対応して設けられている。なお、複数の走査線１１５のうち一の走査線１１５を他と区別する必要があるときは、第１行、第２行、・・・、第ｍ行の走査線１１５という。データ線１１６についても同様である。表示領域１５のうち、第ｉ行第ｊ列の画素１４を他の画素１４と区別するときは、画素（ｊ，ｉ）という。
【００２６】
走査線駆動回路１６は、ｍ本の走査線１１５の中から、一の走査線１１５を順次排他的に選択するための走査信号Ｙを出力する。走査信号Ｙは、例えば、順次排他的にＨ（High）レベルとなる信号である。データ線駆動回路１７は、データ信号Ｘを出力する。データ信号Ｘは、画素の階調を遷移させるためのデータ電圧を供給する信号である。データ線駆動回路１７は、走査信号により選択されている行の画素に対応するデータ電圧を示すデータ信号を出力する。走査線駆動回路１６およびデータ線駆動回路１７は、ディスプレイコントローラー２０により制御される。
【００２７】
図４は、画素１４の等価回路を示す図である。画素１４は、トランジスター１４１と、容量１４２と、電気泳動素子１４３とを有する。電気泳動素子１４３は、画素電極１１４と、電気泳動層１２と、共通電極１３１とを有する。トランジスター１４１は、画素電極１１４へのデータの書き込みを制御するスイッチング手段の一例であり、例えばｎチャネルのＴＦＴ（Thin Film Transistor）である。トランジスター１４１のゲート、ソース、およびドレインはそれぞれ、走査線１１５、データ線１１６、および画素電極１１４に接続されている。Ｌ（Low）レベルの走査信号（非選択信号）がゲートに入力されているとき、トランジスター１４１のソースとドレインは絶縁する。Ｈレベルの走査信号（選択信号）がゲートに入力されると、トランジスター１４１のソースとドレインは導通し、画素電極１１４にデータ電圧が書き込まれる。また、トランジスター１４１のドレインには容量１４２の一方の電極が接続され、容量１４２の他方の電極は配線１１７を介して基準電位Ｖｃｏｍに接続されている。容量１４２は、データ電圧に応じた電荷を保持する。画素電極１１４は、画素１４に一つずつ設けられており、共通電極１３１と対向している。共通電極１３１は、すべての画素１４に共通であり、配線１１８を介して電位ＥＰｃｏｍが与えられる。画素電極１１４と共通電極１３１との間には電気泳動層１２が挟まれている。画素電極１１４、電気泳動層１２、および共通電極１３１により、電気泳動素子１４３が形成される。電気泳動層１２には、画素電極１１４と共通電極１３１との電位差に相当する電圧が印加される。マイクロカプセル１２１において、電気泳動層１２に印加されている電圧に応じて電気泳動粒子が移動し、階調表現をする。共通電極１３１の電位ＥＰｃｏｍに対して画素電極１１４の電位が正（例えば＋１５Ｖ）である場合、負に帯電している白の電気泳動粒子が画素電極１１４側に移動し、正に帯電している黒の電気泳動粒子が共通電極１３１側に移動する。このとき第２基板１３側から電気光学パネル１０を見ると、画素が黒に見える。共通電極１３１の電位ＥＰｃｏｍに対して画素電極１１４の電位が負（例えば−１５Ｖ）である場合、正に帯電している黒の電気泳動粒子が画素電極１１４側に移動し、負に帯電している白の電気泳動粒子が共通電極１３１側に移動する。このとき、画素が白に見える。以下、画素電極１１４に与えられる電圧は、電位ＥＰｃｏｍを基準として表す。
【００２８】
なお、以下の説明においては、走査線駆動回路１６が第１行の走査線を選択してから第ｍ行の走査線の選択が終了するまでの単位期間を「フレーム」という。各走査線１１５は、１フレームに一回ずつ選択され、各画素１４には１フレームに一回ずつデータ信号が供給される。
【００２９】
次に、電気光学パネル１０の駆動方法の概要を説明する。この例では、１フレームの時間長はＥＰＤの応答時間よりも短い。ＥＰＤの応答時間とは、所定の電圧（例えば＋１５Ｖ）を印加したときにＥＰＤの光学状態（例えば相対明度）が基準値（例えば１０％）から別の基準値（例えば９０％）に遷移するまでの時間をいう。すなわち、１フレームだけの電圧印加では、最低階調から最高階調まで階調を遷移させることができない。そこで、現在の階調から所望の階調まで遷移させるため、複数フレームにわたって電圧印加が行われる。ＥＰＤにおける印加電圧は、正極性電圧（例えば＋１５Ｖ）、負極性電圧（例えば−１５Ｖ）、およびゼロ電圧のいずれかである。現在の階調から所望の階調まで遷移させるための、各フレームにおける印加電圧の組み合わせ（数学的に正確には順列）のシーケンスは数多くある。電圧印加のシーケンスは、印加電圧の時間変化を示しているといえ、その意味で、以下においてはこれを「駆動波形（Waveform）」という。
【００３０】
図５は、駆動波形テーブルを例示する図である。駆動波形テーブルは、画素の表示を現階調から次階調に遷移する場合の複数フレームにおける印加電圧の情報を記載したものである。図５において、「＋」、「−」、および「０」はそれぞれ、正電圧、負電圧、およびゼロ電圧を示している。図５で示した駆動波形テーブルは、すべての階調の遷移を４フレームの電圧印加で行う場合のものである。最低階調から最高階調への遷移に要するフレーム数および最高階調から最低階調への遷移に要するフレーム数のうち長い方を、「基本フレーム数」という。図５の例で基本フレーム数は４フレームである。
【００３１】
図５に示したのはひとつの駆動波形テーブルであるが、本発明に係る実施形態においては電気光学パネルの駆動には異なる複数の駆動波形テーブルが用いられる。これら複数の駆動波形テーブルは、それぞれ、書き換え速度を高速にする、残像を低減するといった異なる目的に応じて設計される。なお、以降の説明において、ひとつ又は複数の駆動波形テーブルを駆動波形群と呼ぶことがある。また、以降の説明において、ある目的で設計された駆動波形群を「モード」という。例えば、高速書き換えのための駆動波形を第１モードの駆動波形、低残像の駆動波形を第２モードの駆動波形、という。
【００３２】
電気光学パネル１０の駆動は環境因子（例えば温度）によって影響を受けるので、各モードにおいて、複数の環境因子に応じた複数の駆動波形テーブルが存在する。例えば、利用シーンおよび環境因子に応じて、これら複数の駆動波形テーブルの中から選択された一の駆動波形テーブルが用いられる。図５は、こうして選択された、一のモードの一の環境因子に対応する駆動波形テーブルを示している。
【００３３】
駆動波形のモードおよび環境因子に応じて選択された一の駆動波形テーブルに記録されている印加電圧の情報の中から、現階調、次階調、およびフレーム番号に応じた印加電圧の情報が用いられる。例えば図５で、現階調および次階調がダークグレー（ＤＧ）およびライトグレー（ＬＧ）である場合において２フレーム目であるときは、負電圧がデータ電圧として出力される。すなわちこの例で、各フレームにおいて印加される電圧は、駆動波形のモード、環境因子（温度）、現階調、次階調、およびフレーム番号の５つのパラメーターで決まっているといえる。なお、以下では説明を簡単にするため、環境因子によらず共通の駆動波形を用いる例を説明する。
【００３４】
ＥＰＤは電力を供給しなくても表示を維持できるという特性を有しているが、表示部に残像が残ってしまうという問題もある。残像を消去するため、リフレッシュ（リセットといわれる場合もある）が行われる。
【００３５】
図６は、関連技術に係るリフレッシュ処理の駆動波形を例示する図である。この駆動波形は、第１〜４フレーム、第５〜８フレーム、および第９〜１２フレームの３つの期間に区分される。第１〜４フレームでは、白書き込みのための（画素を最高階調の状態とするための）電圧が印加される。第５〜８フレームでは、黒書き込みのための（画素を最低階調の状態とするための）電圧が印加される。第９〜１２フレームでは、白書き込みのための（画素を最高階調の状態とするための）電圧が印加される。関連技術において、この駆動波形は、すべての画素１４について同じタイミングで適用される。この駆動波形を用いると、全画面が白黒に切り換わるため画面の点滅（フラッシュ）が目立つという問題がある。本実施形態はこの問題に対処する。具体的には、表示領域１５を複数の画素群に区分する。これら複数の画素群のうち一部を開始画素群とする。まず開始画素群とした画素群にリフレッシュ処理を開始する（リフレッシュ処理の駆動波形の電圧の印加を開始する）。続いて、開始画素群におけるリフレッシュ処理の途中で、またはリフレッシュ処理が完了した後で、開始タイミングをずらしながら、他の単位領域にリフレッシュ処理を開始していく。
【００３６】
図７は、リフレッシュ処理中の画面遷移を例示する図である。この例で、表示領域１５は、マトリクス状に区分されている。具体的には、６行４列の２４個の画素群に区分されている。各画素群において、「Ｃ」は書き換え前の画像（現画像）を、「Ｎ」は書き換え後の画像（次画像）を、それぞれ示している。また、黒塗りおよび白塗りの領域はそれぞれ、黒および白が表示されている状態を示している。図７（Ａ）は、書き換え前の状態を表している。これ以降、基本フレーム数（例えば４フレーム）毎の階調の変化が図示されている。
【００３７】
ここでは、第ｉ行第ｊ列の画素群を、画素群（ｊ，ｉ）と表す。リフレッ処理は、画素群を単位として行われる。以下、複数の画素群のうち、電圧印加（書き換え）の対象となる領域を「対象領域」という。この例では、表示領域１５のうち右下の画素群（画素群（４，６））が開始画素群（第１次画素群ともいう）である。まず開始画素群を対象領域として、リフレッシュ処理が開始される。図７（Ａ）の状態から基本フレーム数が経過すると、まず開始画素群が白表示になっている（図７（Ｂ））。
【００３８】
次に、対象領域は、開始画素群の隣の画素群（第２次画素群という。画素群（３，６）および画素群（４，５））まで拡大する。図７（Ｂ）の状態から基本フレーム数が経過すると、第１次画素群が黒表示に、第２次画素群が白表示になっている（図７（Ｃ））。
【００３９】
次に、対象領域は、第２次画素群の隣の画素群（第３次画素群という。画素群（２，６）、画素群（３，５）、および画素群（４，４））まで拡大する。図７（Ｃ）の状態から基本フレーム数が経過すると、第１次画素群が白表示に、第２次画素群が黒表示に、第３次画素群が白表示になっている（図７（Ｄ））。
【００４０】
次に、対象領域は、第３次画素群の隣の画素群（第４次画素群という。画素群（１，６）、画素群（２，５）、画素群（３，４）、および画素群（４，３））まで拡大する。図７（Ｄ）の状態から基本フレーム数が経過すると、第１次画素群に次画像が表示され、第２次画素群が白表示に、第３次画素群が黒表示に、第４次画素群が白表示になっている（図７（Ｅ））。第１次画素群はこれで書き換え完了である。
【００４１】
次に、対象領域は、第４次画素群の隣の画素群（第５次画素群という。画素群（１，５）、画素群（２，４）、画素群（３，３）、および画素群（４，２））まで拡大する。第１次画素群は書き換え完了しているため、対象領域から除外される。図７（Ｅ）の状態から基本フレーム数が経過すると、第２次画素群に次画像が表示され、第３次画素群が白表示に、第４次画素群が黒表示に、第５次画素群が白表示になっている（図７（Ｆ））。第２次画素群はこれで書き換え完了である。
【００４２】
次に、対象領域は、第５次画素群の隣の画素群（第６次画素群という。画素群（１，４）、画素群（２，３）、画素群（３，２）、および画素群（４，１））まで拡大する。第２次画素群は書き換え完了しているため、対象領域から除外される。図７（Ｆ）の状態から基本フレーム数が経過すると、第３次画素群に次画像が表示され、第４次画素群が白表示に、第５次画素群が黒表示に、第６次画素群が白表示になっている（図７（Ｇ））。第３次画素群はこれで書き換え完了である。
【００４３】
次に、対象領域は、第６次画素群の隣の画素群（第７次画素群という。画素群（１，３）、画素群（２，２）、および画素群（３，１））まで拡大する。第３次画素群は書き換え完了しているため、対象領域から除外される。図７（Ｇ）の状態から基本フレーム数が経過すると、第４次画素群に次画像が表示され、第５次画素群が白表示に、第６次画素群が黒表示に、第７次画素群が白表示になっている（図７（Ｈ））。第４次画素群はこれで書き換え完了である。
【００４４】
次に、対象領域は、第７次画素群の隣の画素群（第８次画素群という。画素群（１，２）および画素群（２，１））まで拡大する。第４次画素群は書き換え完了しているため、対象領域から除外される。図７（Ｈ）の状態から基本フレーム数が経過すると、第５次画素群に次画像が表示され、第６次画素群が白表示に、第７次画素群が黒表示に、第８次画素群が白表示になっている（図７（Ｉ））。第５次画素群はこれで書き換え完了である。紙面の都合上以降の画面の変化は図示していないが、全ての画素１４について書き換えが完了するまでこの変化が繰り返される。
【００４５】
各画素群について見ると、階調遷移はいずれも、白書き込み、黒書き込み、および白書き込みの順になっており、すべての画素１４について、書き換え前の階調Ｃから書き換え後の階調Ｎに遷移する間のリフレッシュ工程において、各々の画素で白書き込みの回数（最高階調へ遷移する回数）および黒書き込みの回数（最低階調へ遷移する回数）が同じである。また、リフレッシュ処理は、ＤＣバランスがとれたものであることが好ましい。ＤＣバランスとは、ある画素１４において印加電圧を電圧印加時間で積分した値をいう。ＤＣバランスがとれているとは、この積分値がゼロであることをいう。正極性電圧および負極性電圧の電圧値が等しい駆動においては、正極性電圧の印加時間と負極性電圧の印加時間とが等しいことが好ましい。ここで、画素電極１１４の電位が共通電極１３１の電位より高い状態を「正極性電圧」と呼び、画素電極１１４の電位が共通電極１３１の電位より低い状態を「負極性電圧」と呼んでいる。ＤＣバランスは、リフレッシュ処理の終了時点でバランスがとれていればよい。すなわち、書き換え前の階調Ｃから書き換え後の階調Ｎに遷移する際に、複数の画素の各々で、第1極性の電圧が印加されるフレーム数と第１極性と逆極性の第２極性で同じ電位差の電圧が印加されるフレーム数が同じであれば、例えば、第1極性の電圧が印加されるフレームと第２極性の電圧が印加されるフレームとの間に挿入される電圧が印加されないフレーム数が異なっていてもよい。
【００４６】
２．構成
図８は、ディスプレイコントローラー２０の構成を例示する図である。図８においては、ディスプレイコントローラー２０に加えて、関連するハードウェアも図示している。ディスプレイコントローラー２０は、ホストＩ／Ｆ２１、ディスプレイエンジン２２、タイミングコントローラー２３、メモリーＩ／Ｆ２４、メモリーコントローラー２５、ＶＲＡＭ２６、およびＶＲＡＭ２７を有する。
【００４７】
ホストＩ／Ｆ２１は、ホスト装置３から画像の書き換えを指示する信号を受け付け、受け付けた信号に応じて、ディスプレイエンジン２２に対して画像の書き換えを指示する。
【００４８】
ディスプレイエンジン２２は、画像データに応じて、電気光学装置１を駆動するための信号を生成する。ディスプレイエンジン２２の詳細は後述する。
【００４９】
タイミングコントローラー２３は、ディスプレイエンジン２２から出力される信号のタイミングを調整し、走査線駆動回路１６およびデータ線駆動回路１７に対して制御信号を出力する。
【００５０】
ＶＲＡＭ２６は、次画像すなわち書き換え後の画像を示す画像データを記憶する記憶装置である。ＶＲＡＭ２７は、現画像すなわち書き換え前の画像を示す画像データを記憶する記憶装置である。ここでいう「現画像」とは、画像の書き換え中においては書き換え前の画像である。
【００５１】
メモリーＩ／Ｆ２４は、ＶＲＡＭ２６およびＶＲＡＭ２７へのアクセス（データの読み書き）を仲介するインターフェースである。
【００５２】
メモリーコントローラー２５は、画像の書き換えが完了すると、ＶＲＡＭ２６に記憶されている次画像のデータをＶＲＡＭ２７に書き込む（すなわち次画像のデータをＶＲＡＭ２６からＶＲＡＭ２７へコピーする）。
【００５３】
波形メモリー２９は、複数の駆動波形テーブルを記憶した記憶装置、およびその制御装置である。ディスプレイエンジン２２から、駆動波形のモード、環境因子（温度）、現階調、次階調、およびフレーム番号の５つのパラメーターが与えられると、波形メモリー２９は、これらのパラメーターに対応する印加電圧の情報をディスプレイエンジン２２に出力する。なお、波形メモリー２９は、ディスプレイエンジン２２内またはディスプレイコントローラー２０外に設けられてもよい。
【００５４】
図９は、ディスプレイエンジン２２の構成を例示する図である。図９においては、ディスプレイエンジン２２に加えて、関連するハードウェアも図示している。ディスプレイエンジン２２は、データ制御部２２１と、パイプ２２２とを有する。
【００５５】
パイプ２２２は、ｋ個のパイプ（副処理部）を有している。ｋ個のパイプは、それぞれ独立して画素電極への電圧印加に係る処理を行う。
【００５６】
データ制御部２２１は、ＶＲＡＭ２６およびＶＲＡＭ２７から画像データを読み出し、読み出したデータを画素毎に、対応するパイプに出力する。すなわち、データ制御部２２１は、画像データを取得する取得手段の一例である。
【００５７】
各パイプには、電気光学パネル１０上の領域が割り当てられている。データ制御部２２１は、画素の位置に応じてパイプを選択する。各パイプは、電気光学パネル１０上の領域に対応する印加電圧の情報を波形メモリー２９から読み出し、読み出した印加電圧の情報を示す信号をタイミングコントローラー２３に出力する。
【００５８】
３．動作
図１０は、電子機器１０００の動作を示すフローチャートである。電子機器１０００において、ＣＰＵ３１はプログラムを実行しており、このプログラムの実行において所定のイベントが発生したことを契機として、図１８のフローが開始される。
【００５９】
ステップＳ１００において、ホスト装置３のＣＰＵ３１は、書き換え後の画像を示す画像データを、メモリーＩ／Ｆ２４を介してＶＲＡＭ２６に書き込む。ステップＳ１０１において、ＣＰＵ３１は、リフレッシュおよび画像の書き換えをディスプレイコントローラー２０に指示する。より詳細には、ＣＰＵ３１は、リフレッシュ指示（リフレッシュ命令）および画像の書き換え指示（更新命令）を、ホストＩ／Ｆ２１を介してディスプレイエンジン２２に出力する。この書き換え指示は、画像を書き換える画素群（更新する領域）を特定する情報、および使用する駆動波形モードを特定する情報を含んでいる。以下では、画素１４のすべて（表示領域１５のすべて）が書き換えの対象となる例を説明する。
【００６０】
リフレッシュ指示を受けると、ディスプレイエンジン２２は、リフレッシュの起点となる領域を決定する（ステップＳ１０２）。すなわちこの例で、ディスプレイエンジン２２は、リフレッシュの起点となる開始画素群を決定する決定手段の一例である。複数の画素１４は、複数の画素群に区分される。複数の画素群の各々は、少なくとも一つの画素を含む。画素１４と画素群との関係は、あらかじめ（アプリケーションに応じて、又はユーザー設定によって、リフレッシュ動作が始まる前に）決められている。例えば、一の画素群は、１６行１６列の２５６個の画素１４から構成される。あるいは、画素１４と画素群との関係は、ホスト装置３により指定されてもよい。また、複数の画素群のうち開始画素群となる領域は、画素１４と画素群との関係と同様にあらかじめ決められている。例えば、表示領域の右下端（表示領域に向かって操作ボタンが位置する、又は操作アイコンが表示されている箇所を下とした場合）の画素群が開始画素群となることがあらかじめ決められている。表示領域の一部の表示のみ書き換える場合は、書き換え領域の右下端である。
【００６１】
ステップＳ１０３において、ディスプレイエンジン２２は、フレーム番号のカウンターを初期化する（この例ではカウンターを１にセットする）。
【００６２】
ステップＳ１０４において、ディスプレイエンジン２２は、データの書き込みを行う。既に説明したように、リフレッシュ処理の駆動波形に従った電圧印加は、開始画素群から順に開始タイミングをずらしながら対象領域を更新して行われる。すなわちこの例で、ディスプレイエンジン２２は、開始画素群から隣り合う他の画素群を順に選択して、複数の画素群の各々を順にリフレッシュする制御手段の一例である。以下、ｊ番目に新たに対象領域となる画素群を「第ｊ次画素群」という。この例で、データの書き込みは、パイプ２２２を介して行われる。対象領域のうち特定の条件を満たす１または複数の領域を一群として、一群の対象領域に対して一のパイプ２２２が割り当てられる。この特定の条件はパイプ２２２の設計に依存するが、例えば以下のとおりである。
（ｉ）第ｊ次画素群に属する画素群同士、かつ
（ｉｉ）隣り合う画素群同士
図７の例では隣り合う画素群同士が（ｉ）の条件を満たす場合が無いので、パイプ２２２は画素群毎に割り当てられる。例えば、まず第１次画素群（すなわち開始画素群）にパイプが割り当てられ、第２次画素群の電圧印加が開始されるときに第２次画素群に属する画素群にパイプ２２２が割り当てられる。
【００６３】
１フレーム経過すると、ディスプレイエンジン２２は、カウンターをインクリメントする（ステップＳ１０５）。ステップＳ１０６において、ディスプレイエンジン２２は、カウンターの値が対象領域を更新するための条件を満たしたか判断する。この例では、前回対象領域を更新してからあらかじめ決められた時間（例えば基本フレーム数に相当する時間。図６の例では４フレーム）が経過したという条件が用いられる。条件を満たしていないと判断された場合（Ｓ１０６：ＮＯ）、ディスプレイエンジン２２は、処理をステップＳ１０４に移行する。条件を満たしたと判断された場合（Ｓ１０６：ＹＥＳ）、ディスプレイエンジン２２は、処理をステップＳ１０７に移行する。
【００６４】
ステップＳ１０７において、ディスプレイエンジン２２は、対象領域を更新する。この例では、ディスプレイエンジン２２は、第ｊ次画素群の隣の画素群を第（ｊ＋１）次画素群とすることを決定する。なお、第ｊ次画素群の隣の領域であっても、すでに対象領域である画素群（第（ｊ−１）次画素群）は第（ｊ＋１）次画素群にはならない。図７の例では、右下端の画素群が開始画素群なので、対象領域は左上に向かって移動または拡大していく。なお、第ｊ次画素群以前の対象領域のうち、書き換えが完了した画素群については、対象領域から除外される。例えば図７では、図７（Ｅ）で画素群（４，６）の書き換えが完了しており、これ以降、全画素の書き換えが完了するまで、画素群（４，６）は対象領域から除外される。このとき、画素群（４，６）に割り当てられていたパイプ２２２は解放される。
【００６５】
ステップＳ１０８において、ディスプレイエンジン２２は、現画像から次画像へ書き換えの対象となる画素１４のすべてについて、書き換えが完了したか判断する。まだ書き換えが完了していない画素１４があると判断された場合（Ｓ１０８：ＮＯ）、ディスプレイエンジン２２は、処理をステップＳ１０４に移行する。書き換えの対象となる画素１４のすべての画素１４について書き換えが完了したと判断された場合（Ｓ１０８：ＹＥＳ）、ディスプレイエンジン２２は、図１０の処理を終了する。
【００６６】
本実施形態によれば、書き換えの対象となる画素１４は複数の画素群に区分され、このうち起点となる画素群から順に開始タイミングをずらしてリフレッシュ処理が行われる。これにより視覚効果が得られ、従来のリフレッシュのような画面の目障りな点滅を削減することができる。また、特に図７のように表示領域１５の四隅の画素群のいずれかを開始画素群とした場合、ページをめくっているような視覚効果が得られる。
【００６７】
４．変形例
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち２つ以上のものが組み合わせて用いられてもよい。
【００６８】
４−１．変形例１
開始画素群は実施形態で例示したものに限定されない。表示領域１５の四隅の画素群以外の画素群が開始画素群となってもよい。また、開始画素群は単一の画素群に限定されない。２つ以上の画素群が開始画素群となってもよい。この場合において、開始画素群となる画素群は、隣り合うものに限定されない。隣り合わない２つ以上の画素群が開始画素群となってもよい。
【００６９】
図１１は、リフレッシュ処理の別の例を示す図である。この例では、表示領域１５の最下部の４つの画素群が開始画素群である（図１１（Ｂ））。開始画素群から始まって、対象領域は上に移動していく（図１１（Ｃ）〜（Ｉ））。
【００７０】
図１２は、リフレッシュ処理のさらに別の例を示す図である。この例では、１画素群おきに互い違いの画素群が開始画素群となっている（図１２（Ｂ））。開始画素群から始まって、対象領域は隣の画素群に移動していく（図１１（Ｃ）〜（Ｆ））。なおこの例では、リフレッシュ処理の開始タイミングは２通りのみ、すなわち、複数の画素群は、第１次画素群および第２次画素群のいずれかに必ず属し、第３次画素群は存在しない。このようなリフレッシュ処理によれば、第３次画素群が存在する場合と比較して表示領域１５の書き換えが早く完了する。しかし、第３次画素群（またはそれ以降）が存在する方がユーザーの不快感が減る場合がある。
【００７１】
図１３は、リフレッシュ処理のさらに別の例を示す図である。この例では、表示領域１５の中央付近の２つの画素群（画素群（２，３）および画素群（３，４））が開始画素群である（図１３（Ｂ））。開始画素群から書き換えが始まって、対象領域は上下左右に拡大する。次に、対象領域は移動する。最後に、対象領域は縮小してやがて消滅する（図１３（Ｃ）〜（Ｉ））。
【００７２】
４−２．変形例２
開始画素群は電子機器１０００の状態に応じて動的に決められてもよい。例えば、開始画素群は電子機器１０００の向きに応じて決められてもよい。この場合、センサー３５が電子機器１０００の向きを検知する。ホスト装置３からディスプレイコントローラーに送られるリフレッシュ命令には、電子機器１０００の向きを示す情報が含まれる。ディスプレイエンジン２２は、この情報を用いて開始画素群を決定する。例えば、ディスプレイエンジン２２は、電子機器１０００の向きに対して右下端の画素群を開始画素群として決定する。
【００７３】
図１４は、電子機器１０００の向きと開始画素群との関係を例示する図である。図１４（Ａ）は電子機器１０００が縦向きである場合の開始画素群を、図１４（Ｂ）は横向きである場合の例を、それぞれ示している。いずれの例でも、電子機器１０００の向きに対して右下端の画素群が開始画素群となっている。
【００７４】
４−３．変形例３
図１５は、変形例３に係るリフレッシュ処理を例示する図である。リフレッシュ処理の駆動波形において、白書き込みの回数および黒書き込みの回数は、１回のリフレッシュにおいては全ての画素１４について共通でなくてもよく、複数回のリフレッシュ（より詳細には連続する複数回のリフレッシュ）を通算して共通になるように設計されていてもよい。何回のリフレッシュを通算するかは、駆動波形の設計に依存する。図１５の例では、２回のリフレッシュですべての画素１４の白書き込みの回数および黒書き込みの回数が共通になる例を示している。奇数回目のリフレッシュにおいて、領域１では白、黒、および白の順で書き換えが行われ、領域２では白、黒、白、黒、および白の順で書き換えが行われる。偶数回目のリフレッシュにおいて、領域１では白、黒、白、黒、および白の順で書き換えが行われ、領域２では白、黒、および白の順で書き換えが行われる。奇数回目と偶数回目とを通算すると、両者において白書き込みの回数と黒書き込みの回数は共通している。
【００７５】
４−４．変形例４
ディスプレイコントローラー２０の構成は図８および図９で例示したものに限定されない。例えば、ディスプレイエンジン２２は、複数のパイプを有していなくてもよい。単一の処理部（パイプ）のみを有するディスプレイエンジン２２が、上記のリフレッシュ処理の駆動波形に従った書き換えを行ってもよい。この場合の処理は例えば以下のように行われる。ディスプレイコントローラー２０は、ＶＲＡＭ２６およびＶＲＡＭ２７に加え、リフレッシュ処理の駆動波形に従ったデータを書き込むためのＶＲＡＭを有している。リフレッシュ処理を開始すると、ディスプレイエンジン２２は、このＶＲＡＭのうち対象領域に相当する記憶領域に、リフレッシュ処理の駆動波形に従ったデータを書き込む。ディスプレイエンジン２２は、対象領域について、このＶＲＡＭに書き込まれているデータをＶＲＡＭ２６にコピーする。リフレッシュ処理が終了した画素群については、ＶＲＡＭ２７から次画像のデータをコピーする。
【００７６】
４−５．変形例５
リフレッシュ処理は、ホスト装置３のソフトウェア処理により行われてもよい。すなわちこの場合、ホスト装置３のＣＰＵ３１（制御手段）が実行するプログラムには、上記のリフレッシュ処理を実行させるための命令群が含まれる。ＣＰＵ３１は、この命令群に従ったデータをＶＲＡＭ２７に書き込む。なおこの場合、ディスプレイコントローラー２０はリフレッシュ処理を行う機能を有していなくてもよい。
【００７７】
４−６．変形例６
第ｊ次画素群においてリフレッシュ処理を開始してから第（ｊ＋１）次画素群においてリフレッシュ処理を開始するまでの時間長は、基本フレーム数に相当する時間に限定されない。例えば、基本フレーム数未満の時間が経過したときに（すなわち第ｊ次画素群における階調遷移が完了していない段階で）、第（ｊ＋１）次画素群のリフレッシュ処理を開始してもよい。あるいは、基本フレーム数より長い時間が経過した後で（すなわち第ｊ次画素群における階調遷移が完了してからある時間が経過した後で）、第（ｊ＋１）次画素群のリフレッシュ処理を開始してもよい。
【００７８】
４−７．変形例７
特定の環境因子に対応するリフレッシュ処理の駆動波形の数は１つに限定されない。特定の環境因子（例えば特定の温度）に対応するリフレッシュ処理の駆動波形が複数あってもよい。これら複数の駆動波形は、長さが異なっていてもよい。この場合において、ディスプレイエンジン２２は、書き換え前の画像（ＶＲＡＭ２６に記憶されている画像）および書き換え後の画像（ＶＲＡＭ２７に記憶されている画像）の少なくとも一方に応じて、一の駆動波形を選択してもよい。例えば、書き換え前または書き換え後の画像が写真を示す画像である場合にはより長い駆動波形が選択され、書き換え前または書き換え後の画像が文字のみを示す画像である場合にはより短い駆動波形が選択されてもよい。すなわちこの場合、ディスプレイエンジン２２は、ＶＲＡＭ２６に記憶されている画像およびＶＲＡＭ２７に記憶されている画像の少なくとも一方に応じて、波形メモリー２９に記憶されている複数の駆動波形から一の駆動波形を選択する選択手段として機能する。
【００７９】
４−８．他の変形例
リフレッシュの開始条件は、実施形態で説明したものに限定されない。リフレッシュの開始条件は、ホスト装置３から指示があったという条件に限られず、例えば、前回リフレッシュをしてから所定の時間（フレーム）が経過したという条件が用いられてもよい。
【００８０】
リフレッシュ処理の対象となる画素は、表示領域１５に含まれる複数の画素１４のすべてではなく、一部だけであってもよい。この場合、ホスト装置３が、リフレッシュ処理の対象となる画素を特定する情報をディスプレイコントローラー２０に提供する。すなわち、ホスト装置３のＣＰＵ３１は、複数の画素１４のうち一部を特定する特定手段として機能する。
【００８１】
画素１４の等価回路は、実施形態で説明されたものに限定されない。画素電極１１４と共通電極１３１との間に制御された電圧を印加できる構成であれば、スイッチング素子および容量素子はどのように組み合わせられてもよい。また、この画素を駆動する方法は、単一のフレームにおいて、印加電圧の極性が異なる電気泳動素子１４３が存在する両極駆動、または、単一のフレームにおいてはすべての電気泳動素子１４３において同一の極性の電圧が印加される片極駆動のいずれであってもよい。
【００８２】
画素１４の構造は、実施形態で説明したものに限定されない。例えば、荷電粒子の極性は実施形態で説明したものに限定されない。黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電していてもよい。この場合は、画素に印加する電圧の極性は実施形態で説明したものと逆になる。また、表示素子は、マイクロカプセルを用いた電気泳動方式の表示素子に限定されない。隔壁型（マイクロカップ）の電気泳動方式や、電子粉粒体、コレステリック液晶、エレクトロクロミックなど、他の記憶性表示素子が用いられてもよい。
【００８３】
電子機器１０００は、タブレット型コンピューターに限定されない。電子ブックリーダー、電子手帳、電卓、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、表示装置など、タブレット型コンピューター以外のものであってもよい。
【符号の説明】
【００８４】
１…電気光学装置、３…ホスト装置、１０…電気光学パネル、１１…第１基板、１２…電気泳動層、１３…第２基板、１４…画素、１５…表示領域、１６…走査線駆動回路、１７…データ線駆動回路、２０…ディスプレイコントローラー、２１…ホストＩ／Ｆ、２２…ディスプレイエンジン、２３…タイミングコントローラー、２４…メモリーＩ／Ｆ、２５…メモリーコントローラー、２６…ＶＲＡＭ、２７…ＶＲＡＭ、３１…ＣＰＵ、３２…ＲＡＭ、３３…記憶装置、３４…入出力ＩＦ、３５…センサー、１１１…基板、１１２…接着層、１１３…回路層、１１４…画素電極、１１５…走査線、１１６…データ線、１２１…マイクロカプセル、１２２…バインダー、１３１…共通電極、１３２…フィルム、１４１…トランジスター、１４２…容量、１４３…電気泳動素子、１０００…電子機器
【図１】
2015158530.tif 000003
【図２】
2015158530.tif 000004
【図３】
2015158530.tif 000005
【図４】
2015158530.tif 000006
【図５】
2015158530.tif 000007
【図６】
2015158530.tif 000008
【図７】
2015158530.tif 000009
【図８】
2015158530.tif 000010
【図９】
2015158530.tif 000011
【図１０】
2015158530.tif 000012
【図１１】
2015158530.tif 000013
【図１２】
2015158530.tif 000014
【図１３】
2015158530.tif 000015
【図１４】
2015158530.tif 000016
【図１５】
2015158530.tif 000017