(57)【要約】【課題】カンチレバー部のヒンジ近傍において、カンチレバー部の撓み特性に影響するノッチの形成を抑制し、高精度に流量を検出することが可能な差圧検出素子の製造方法の提供。【解決手段】カンチレバー部を備えた差圧検出素子の製造方法であって、第１シリコン基板の一面に凹部を形成する工程と、一面に絶縁層が形成された第２シリコン基板を準備し、第１シリコン基板の一面と第２シリコン基板の一面とを接合する工程と、２シリコン基板の他面にピエゾ抵抗層を形成する工程と、第２シリコン基板のピエゾ抵抗層の上に金属層を形成する工程と、第２シリコン基板の他面側から絶縁層が露出するまで第２シリコン基板をエッチングする工程と、第１シリコン基板の他面から凹部に至るビアホールをドライエッチング法により形成する工程と、ビアホールの底面に露出した絶縁層を除去する工程と、を備えた差圧検出素子の製造方法。【選択図】図７
2015194443.tif 000002
【特許請求の範囲】
【請求項１】
カンチレバー部を備えた差圧検出素子の製造方法であって、
第１シリコン基板の一面に凹部を形成する工程（ステップＳ１）と、
一面に絶縁層が形成された第２シリコン基板を準備し、前記第１シリコン基板の一面と前記第２シリコン基板の一面とを接合する工程（ステップＳ２）と、
前記２シリコン基板の他面にピエゾ抵抗層を形成する工程（ステップＳ４）と、
前記第２シリコン基板の前記ピエゾ抵抗層の上に金属層を形成する工程（ステップＳ５）と、
前記第２シリコン基板の他面側から前記絶縁層が露出するまで前記第２シリコン基板をエッチングする工程（ステップＳ６）と、
前記第１シリコン基板の他面から前記凹部に至るビアホールをドライエッチング法により形成する工程（ステップＳ７）と、
前記ビアホールの底面に露出した前記絶縁層を除去する工程（ステップＳ８）と、
を備えた差圧検出素子の製造方法。
【請求項２】
前記ステップＳ２と前記ステップＳ４との間に、前記第２シリコン基板を薄化する工程（ステップＳ３）を備えたことを特徴とする請求項１記載の差圧検出素子の製造方法。
【請求項３】
前記ステップＳ１において、前記凹部を形成すると同時に前記第１シリコン基板の一面にアライメントマークを形成することを特徴とする請求項１または請求項２記載の差圧検出素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カンチレバー部を有する差圧検出素子の製造方法に関する。
【背景技術】
【０００２】
差圧検出素子として、ピエゾ抵抗層を有するカンチレバー部と、当該カンチレバー部を弾性変形可能に支持する基板と、を備え、基板に形成された圧力導入孔内にカンチレバー部が突出しているものが知られている（例えば特許文献１参照）。この差圧検出素子は、カンチレバー部の一面側と他面側との間の圧力差により変形するカンチレバー部の変形量から流体圧力を測定することができる。
【０００３】
図９は、特許文献１に開示されている差圧検出素子を模式的に示した図である。図９に示した差圧検出素子５０は、シリコン基板５１、絶縁層５２、シリコン層５３、ピエゾ抵抗層５４、金属層５５が順に積層された積層体であり、ピエゾ抵抗層５４およびシリコン層５３により所定形状のカンチレバー部５８が形成されている。
【０００４】
図１０（ａ）〜（ｅ）は、図９に示した従来の差圧検出素子５０の製造プロセスを示した図である。まず、シリコン基板５１、絶縁層５２、シリコン層５３が順に積層されたＳＯＩ（Silicon On Insulator）基板５７を準備する。そして、シリコン層５３のある一定深さまで不純物元素を拡散形成し、ピエゾ抵抗５４を形成する。これにより、シリコン基板５１、絶縁層５２、シリコン層５３、ピエゾ抵抗層５４が形成された積層体が用意される（図１０（ａ））。
【０００５】
次に、ピエゾ抵抗層５４の上に金属層５５を形成し、更に金属層５５をエッチングによりパターン加工する。所定のパターンに残存した金属層５５が、電極５５ａ，５５ｂや配線５５ｃとなる（図１０（ｂ））。
【０００６】
次に、後述するギャップ５７となる領域のシリコン層５３とピエゾ抵抗層５４の一部をエッチングする（図１０（ｃ））。
【０００７】
次に、シリコン基板５１の裏面（絶縁層５２〜ピエゾ抵抗層５４が形成されていない方の面）からシリコン基板５１をエッチングし、ビアホール５６を形成する。シリコン基板５１のエッチングは、絶縁層５２が露出するまで進める。これにより、底面が酸化シリコン層５２であるビアホール５６が形成される（図１０（ｄ））。
【０００８】
ビアホール５６を形成するために、一般的にはＤＲＩＥ（Deep Reactive Ion Etching）法が用いられる。その手順は、まず、シリコン基板５１の裏面に、ビアホール５６を形成しようとする箇所を開口させたエッチングマスクを形成する。次に、エッチングマスクの開口領域に露出したシリコン基板５１を、ＳＦ６とＯ２の混合させた反応ガス１を用いてエッチングし、絶縁層５２に到達するまでエッチングを進める。絶縁層５２は厚さが０．５μｍ〜３．０μｍ程度の酸化シリコン（ＳｉＯ２）の薄膜である。酸化シリコンは、反応ガス１には分解されないことから、エッチングストッパーとして機能する。シリコン基板５１のエッチングは、ビアホール５６の底面が絶縁層５２に到達した時点で終了させる。
【０００９】
ビアホール５６を形成した後、ビアホール５６の底面の絶縁層５２をＲＩＥ（Reactive Ion Etching）法により除去する（図１０（ｅ））。反応ガスには、フッ素系の反応ガス２が用いられる。絶縁層５２のエッチングが完了すると、シリコン層５３とピエゾ抵抗層５４とからなるカンチレバー部５８が形成される。これにより、差圧検出素子５０が完成する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１２−１４５３５６
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、従来の差圧検出素子の製造方法では、次のような問題点があった。
【００１２】
図１０（ｄ）に示したビアホール５６の形成において、ＤＲＩＥ法によるシリコン基板５１のエッチングが絶縁層５２まで到達すると、その時点でシリコン基板５１のドライエッチングを終了させる。しかし、実際の製造工程においては、ビアホール５６が絶縁層５２に近づくほどエッチング速度が不安定となるため、酸化シリコン層５２まで到達しないビアホールとなる場合があった。そのため、実際の製造工程においては、理論計算から予想されるエッチング時間よりも長い時間をかけてエッチングを行い、底面に絶縁層５２が露出したビアホール５６を再現よく形成する必要があった。
【００１３】
上述の事情から、シリコン基板５１は長時間のドライエッチングに晒されることとなるが、そうするとビアホール５６の底面近傍の側壁に、ノッチ（窪み）６０が形成されことがある。このノッチ６０は、シリコン基板５１の異常エッチングによるものであり、プラズマ中の電荷がビアホール底面の絶縁層５２に蓄積され、絶縁層５２に近づいた反応ラジカルが絶縁層５２に蓄積された電荷のクーロン力を受けて側壁側へ跳ね返ることで形成されると考えられている。
【００１４】
異常エッチングにより形成されたノッチ６０は、差圧検出素子５０が完成した後においても残存する。図９に示したように、ノッチ６０は、カンチレバー部５８のヒンジ近傍に形成されているので、カンチレバー部５８の撓み特性に影響する可能性がある。また、ノッチ６０は、カンチレバー部５８の自由端近傍にも形成されることから、ギャップ５７の幅が気流が流れる程度に広い場合は、ギャップ５７を通過する気流に乱流が生じ、カンチレバー部５８の撓み特性に影響する可能性がある。したがって、ノッチ６０が形成された差圧検出素子５０では、正確に流量を測定することが難しいという問題があった。
【００１５】
本発明は、かかる事情に鑑みてなされたものであり、カンチレバー部のヒンジ近傍において、カンチレバー部の撓み特性に影響するノッチの形成が抑制され、高精度に流量を検出することが可能な差圧検出素子の製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１６】
本発明の差圧検出素子の製造方法は、カンチレバー部を備えた差圧検出素子の製造方法であって、第１シリコン基板の一面に凹部を形成する工程（ステップＳ１）と、
絶縁層が一面に形成された第２シリコン基板を準備し、第１シリコン基板の一面と第２シリコン基板の一面とを接合する工程（ステップＳ２）と、
２シリコン基板の他面にピエゾ抵抗層を形成する工程（ステップＳ４）と、
第２シリコン基板のピエゾ抵抗層の上に金属層を形成する工程（ステップＳ５）と、
第２シリコン基板の他面側から絶縁層が露出するまで第二シリコン基板をエッチングする工程（ステップＳ６）と、
第１シリコン基板の他面から凹部に至るビアホールをドライエッチング法により形成する工程（ステップＳ７）と、
ビアホールに露出した絶縁層を、第１シリコン基板の他面側から除去する工程（ステップＳ８）と、
を備えていることを特徴とする。
【００１７】
本発明の差圧検出素子の製造方法によれば、第１シリコン基板にビアホールを形成する工程（ステップＳ７）において、ビアホールの形成は凹部に到達するまでなので、絶縁層の影響を受けることなく、再現性よく安定したエッチング速度で第１シリコン基板のエッチングが行われる。したがって、カンチレバー部のヒンジ近傍にノッチが形成されるのを抑制することができる。
【００１８】
上記の差圧検出素子の製造方法においては、ステップＳ２とステップＳ４との間に、第２シリコン基板を薄化する工程（ステップＳ３）を備えていることが好ましい。
この場合、第１シリコン基板と第２シリコン基板とを接合する工程（ステップＳ２）と、ピエゾ抵抗層を形成する工程（ステップＳ４）との間に、第２シリコン基板を薄化する工程（ステップＳ３）を行うので、薄板状のカンチレバー部を容易に形成することができる。
【００１９】
上記の差圧検出素子の製造方法においては、ステップＳ１において、凹部を形成すると同時に第１シリコン基板の一面にアライメントマークを形成することを特徴とする。
この場合、ステップＳ１において、凹部を形成すると同時に第１シリコン基板の一面にアライメントマークを形成するので、ステップＳ１で形成されたアライメントマークを使って金属層やカンチレバー部のパターン加工を容易に行うことができる。
【発明の効果】
【００２０】
本発明の差圧検出素子の製造方法によれば、カンチレバー部のヒンジ近傍において、カンチレバー部の撓み特性に影響するノッチの形成が抑制される。ゆえに、高精度に流量を検出することが可能な差圧検出素子の製造方法を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の実施の形態における差圧検出素子の断面図である。
【図２】図２は、本発明の実施の形態における差圧検出素子の平面図である。
【図３】図３は、本発明の実施の形態における差圧検出素子を用いて構成した流量計測装置の図である。
【図４】図４（ａ）及び図４（ｂ）は、本発明の実施の形態における差圧検出素子の動作を説明する図である。
【図５】図５は、本発明の実施の形態における差圧検出素子の製造方法の工程フロー図である。
【図６】図６（ａ）〜図６（ｄ）は、図５におけるステップＳ１〜ステップＳ４を示す断面図である。
【図７】図７（ａ）〜図７（ｄ）は、図５におけるステップＳ５〜ステップＳ８を示す断面図である。
【図８】図８（ａ）〜図８（ｄ）は、図５におけるステップＳ５〜ステップＳ８を示す断面図である。
【図９】図９は、従来の差圧検出素子の断面図である。
【図１０】図１０は、従来の差圧検出素子の製造方法を示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明を実施するための形態について説明する。  
【００２３】
（差圧検出素子）
本実施形態の差圧検出素子１０について、図１〜図３を参照しながら説明する。
図１は差圧検出素子１０の断面図、図２は差圧検出素子１０の平面図である。図２のＡーＡ'における断面構造が、図１の断面図に対応する。図３は差圧検出素子１０を用いた流量計測装置１の例である。
【００２４】
本実施形態の差圧検出素子１０は、例えば図３に示した流量計測装置１として使用することができる。図３に示した流量計測装置１は、主流路２を流れる流体の流量を計測する機能を有する。流量計測装置１は、主流路２と並んで設けられたバイパス路３と、パイパス路３内の差圧検出素子１０と、この差圧検出素子１０と電気的に接続された流量算出部５と、を備えている。バイパス路３の一端と他端とは、それぞれが主流路２の上流側と下流側とに接続されている。
【００２５】
図３においては、主流路２内を、矢印Ｆで示した方向に流体が流れている。主流路２を流れる流体の具体例は、例えば空気などの気体である。流体が流れる方向は、図３の主流路２内に示した矢印Ｆの方向に限定されず、矢印Ｆの方向とは逆方向に流れる場合もある。
【００２６】
バイパス路３に設けられた差圧検出素子１０は、カンチレバー式の差圧検出素子である。後述するように、差圧検出素子１０は、枠部１７とカンチレバー部１８とを有しており、枠部１７とカンチレバー部１８との間には、ギャップ１９が設けられている。
【００２７】
パイパス路３は、その一端が主流路２の上流側に接続され、主流路２内と開口３ａにより連通されている。同様に、バイパス路３の他端は、主流路２の下流側に接続され、開口３ｂにより主流路２内と連通されている。バイパス路３内には、カンチレバー部１８が形成された差圧検出素子１０が設けられており、カンチレバー部１８の受圧面がバイパス路３の延びる方向に対して垂直である。
【００２８】
主流路２内を流れる流体の圧力は、開口３ａおよび開口３ｂからバイパス路３を通して圧力検出素子１０に伝わる。詳述すると、上流側の開口３ａにおける圧力Ｐａは、カンチレバー部１８の一面１８ａに加わり、下流側の開口３ｂにおける圧力Ｐｂは、カンチレバー部１８の他面１８ｂに加わる。この時、圧力Ｐａと圧力Ｐｂとの圧力差があると、カンチレバー部１８は変形する。例えば、Ｐａ＜Ｐｂであれば、カンチレバー部１８の一面１８ａの側、つまり開口３ａの側へと撓むように変形する。逆にＰａ＞Ｐｂであれば、カンチレバー部１８の他面１８ｂの側、つまり開口３ｂの側へと撓むように変形する。Ｐａ＝Ｐｂであれば、カンチレバー部１８は撓まず、平坦な状態が維持される。
【００２９】
圧力検出素子１０は、カンチレバー部１０の変形量から、圧力Ｐａと圧力Ｐｂとの圧力差を検出する。その検出された差圧値は、流量算出部５に伝送され所定係数により主流路２内を流れる流体の流量に換算される。そして流量算出部５により算出された流量のデータが、主流路２内を流れる流体の流量として流量計測装置１から出力される。
【００３０】
図１に示すように、差圧検出素子１０は、第１シリコン基板１１、絶縁層１２、シリコン層１３、ピエゾ抵抗層１５、金属層１６からなる枠部１７と、シリコン層１３、ピエゾ抵抗層１５からなるカンチレバー部１８とを備えたＭＥＭＳ（Micro Electro Mechanical Systems）素子である。
【００３１】
差圧検出素子１０が備える枠部１７は、その平面視において中央が開口された略ロ字状に形成されており、第１シリコン基板１１、絶縁層１２、シリコン層１３、ピエゾ抵抗層１５、金属層１６が順に積層された積層体である。カンチレバー部１８は、シリコン層１３とピエゾ抵抗層１５の２層からなる薄板である。
【００３２】
図２に示すように、カンチレバー部１８は、枠部１７の矩形状開口の四辺のうち一辺から突出して形成されている。カンチレバー部１８は、ヒンジ２０ａ，２０ｂによって枠部１７と一体に連結されている。カンチレバー部１８は、ヒンジ２０ａ，２０ｂを除いては枠部１７とは連結しておらず、枠部１７との間にギャップ（隙間）１９が設けられている。ギャップ１９の幅は、０．１［μｍ］〜１０［μｍ］程度であることが好ましい。また、ヒンジ２０ａ，２０ｂのそれぞれには、ピエゾ抵抗１５ａ，１５ｂが形成されている。
【００３３】
差圧検出素子１０の金属層１６は、ピエゾ抵抗１５ａ，１５ｂの電気抵抗値を測定するための電極または配線として機能する。詳述すると、金属層１６は、ピエゾ抵抗１５ａと接続された電極１６ａ、ピエゾ抵抗１５ｂと接続された電極１６ｂ、そしてピエゾ抵抗１５ａと１５ｂとの間を接続する配線１６ｃ、の３つの領域に分離して形成されている。電極１６ａと電極１６ｂとは、シリコン層１３が露出して形成された溝２２によって電気的に分離されている。これにより、電極１６ａ、ピエゾ抵抗１５ａ、配線１６ｃ、ピエゾ抵抗１５ｂ、電極１６ｂが直列に接続された電気回路が形成されている。
【００３４】
（差圧検出素子の動作）
次に、図４を参照しながら、本実施形態の差圧検出素子１０の動作について説明する。図４（ａ）は、カンチレバー部１８が変形することなく、平坦な状態を示した図である。図４（ｂ）は、カンチレバー部１８が撓んで変形した状態を示した図である。カンチレバー部１８の一面１８ａの側の圧力Ｐａと、他面１８ｂの側の圧力Ｐｂとの間に圧力差がない場合では、カンチレバー部１８は変形することなく、シリコン基板の主面に対して略平行となっている。カンチレバー部１８の一面１８ａ側の圧力Ｐａと他面１８ｂ側の圧力Ｐｂとの間に圧力差がある場合は、カンチレバー部１８は低圧力の側へと撓む。カンチレバー部１８の変形は、カンチレバー部１８の根元であるヒンジ２０を中心とした弾性変形となる。
【００３５】
カンチレバー部１８が変形すると、ヒンジ２０には歪み応力が生じる。ヒンジ２０に歪み応力が生じると、ピエゾ抵抗効果によりヒンジ部２０のピエゾ抵抗１５ａ，１５ｂの電気抵抗値が変化する。ピエゾ抵抗１５ａ，１５ｂの電気抵抗値の変化量は、ヒンジ２０ａ，２０ｂに発生する歪み応力の大きさに相当する。つまり、カンチレバー部１８の一面１８ａの側の圧力Ｐａと他面１８ｂの側の圧力Ｐｂとの圧力差に応じてヒンジ２０ａ，２０ｂの歪み応力が変化し、その変化の度合いがピエゾ抵抗１５ａ，１５ｂの電気抵抗値の変化量となる。ピエゾ抵抗１５ａ，１５ｂの抵抗値変化は、図示しない配線を通じて差圧検出素子１０とは別に設けられた信号処理ＩＣによって検知され、更に、所定係数により主流路２内を流れる流体の流量に換算される。ピエゾ抵抗１５ａ，１５ｂの抵抗値変化は、前述した電極１６ａと電極１６ｂとの間の回路の抵抗値の変化を調べることによって検知することできる。
【００３６】
（差圧検出素子の製造方法）
次に、本実施形態の差圧検出素子１０の製造方法について、図５〜図７を参照しながら説明する。図５は、本発明の差圧検出素子１０の製造方法を示す工程図、図６（ａ）〜（ｄ）および図７（ａ）〜（ｄ）は、図５に示した工程図の各ステップ（Ｓ１〜Ｓ８）における断面図である。図５のステップＳ１〜Ｓ４が図６（ａ）〜（ｄ）に対応し、図５のステップＳ５〜Ｓ８が図７（ａ）〜（ｄ）に対応する。
【００３７】
まず、図５のステップＳ１において、図６（ａ）に示すように、第１シリコン基板１１を準備し、第１シリコン基板１１の一面に凹部３０を形成する。この凹部３０は、差圧検出素子１０が完成した際には、カンチレバー部１８の他面１８ｂ側に圧力を伝える圧力導入孔２１となる。第１シリコン基板１１としては、半導体デバイス製造の技術分野で一般的に用いられるシリコンウエハであり、インチ径や基板厚さによらず種々のウエハを採用することができる。特に限定されないが、第１シリコン基板１１のインチ径は、例えば４〜８インチであり、厚さは、例えば１００μｍ〜１ｍｍである。凹部３０は、その平面視形状が矩形状であり、サイズは、例えば１００μｍ×１００μｍ、深さは５０μｍである。凹部３０は従来公知のエッチング技術を用いて形成可能である。凹部３０をドライエッチング法により形成する場合は、エッチングガスとしてＳＦ６等が主要ガスとして用いることができる。ウェットエッチング法により形成する場合は、ＫＯＨ水溶液やＴＭＡＨ水溶液を用いたエッチング液を用いることができる。
【００３８】
ステップＳ１においては、凹部３０を形成すると同時に、第１シリコン基板１１の一面にアライメントマーク３１を形成する。アライメントマーク３１は、平面視形状が例えば十字状の微細な溝であり、このアライメントマーク３１は、後述するステップＳ５で行われる金属層５５のパターン加工や、ステップＳ６で行われるギャップ１９となる領域のパターン加工の際のマスク位置調整の目印として利用される。アライメントマーク３１は、図１に示したように差圧検出素子１０の枠部１７に形成されている。または、第１シリコン基板がシリコンウエハであれば、ウエハ外周のデッドスペースに形成されてもよい。
【００３９】
次に、図５のステップＳ２において、図６（ｂ）に示すように、一面側が絶縁層１２、他面側がシリコン層１３である第２シリコン基板１４を準備し、第１シリコン基板１１の一面と、第２シリコン基板１４の一面とが対向するように両基板を接合する。両基板を接合することで、第１シリコン基板１１の凹部３０とアライメントマーク３１の微細溝は、第２シリコン基板１４によって封止される。第１シリコン基板１１と第２シリコン基板１４とを接合する方法は、例えばフュージョンボンディング法を採用可能である。フュージョンボンディング法であれば、接着剤などを用いることなく、第１シリコン基板の一面と第２シリコン基板の一面とを直接接合することが可能である。
【００４０】
第２シリコン基板１４の絶縁層１２は、具体的には酸化シリコン（ＳｉＯ２）の薄膜である。絶縁層１２は、第１シリコン基板１１と同様のシリコンウエハ上に熱酸化法もしくはＣＶＤ法等の手法で形成しても良いし、予め酸化シリコンの薄膜が形成された市販のシリコンウエハを利用しても良い。特に限定するものではないが、絶縁層１２は厚さが約０．５〜３μｍである。
【００４１】
次に、図５のステップＳ３において、図６（ｃ）に示すように、第２シリコン基板１４を薄化する。詳述すると、第２シリコン基板１４の他面側のシリコン層１３を研磨することで厚さを減じ、第２シリコン基板１４を薄化する。第２シリコン基板１４の薄化、すなわちシリコン層１３の厚さを減ずる方法は、例えば、バックグラインド等の機械研磨法、ウェットエッチング等の化学研磨法、化学機械研磨法（ＣＭＰ法）、あるいはシリコン結晶内にダメージ層を形成しそのダメージ層を起点に除去する方法等を採用することができる。薄化したあとのシリコン層１３の厚さは約０．３μｍである。なお、ステップＳ２で準備した第２シリコン基板１４のシリコン層１３が十分に薄い場合は、ステップＳ３においてシリコン層１３を研磨することなく、ステップＳ２を終えたあとにステップＳ４へと進めても良い。また、ステップＳ３において第１シリコン基板１１を薄化しても良い。さらに、薄化した後にＲＣＡ洗浄を行っても良い。
【００４２】
次に、図５のステップＳ４において、図６（ｄ）に示すように、ステップＳ３を終えた第２シリコン基板１４の他面側、つまり厚さを減じたシリコン層１３の側にピエゾ抵抗層１５を形成する。ピエゾ抵抗層１５は、シリコン層１３に不純物元素をドーピングすることにより形成される。不純物元素を第２シリコン基板の他面側からドーピングすると、不純物元素がドーピングされた領域がピエゾ抵抗層１５に転化し、不純物元素がドーピングされなかった領域はシリコン層１３として残る。シリコン層１３に不純物元素をドーピングする手法としては、熱拡散法（Thermal Diffusion）やイオン注入法（Ion Implantation）等を例示することができる。ｎ型のピエゾ抵抗層１５とする場合はリン等をドーピングし、ｐ型のピエゾ抵抗層１５とする場合はボロン等をドーピングする。ピエゾ抵抗層１５を形成した後においては、第２シリコン基板１４は、絶縁層１２、シリコン層１３、ピエゾ抵抗層１５の３層構造となる。ピエゾ抵抗層１５を形成した後においては、シリコン層１３の厚さは例えば０．１５μｍであり、ピエゾ抵抗層１５の厚さは例えば０．１５μｍである。
【００４３】
次に、図５のステップＳ５において、図７（ａ）に示すように、ピエゾ抵抗層１５の上に金属層１６を形成する。金属層１６に用いられる材料は、例えばＡｕ，Ａｌ，Ｃｒ，Ｎｉ，Ｐｄ、あるいはこれらの組み合わせである。金属層１６は、スパッタリング法、真空蒸着法、めっき法等により形成することができる。続いて、レジストマスクを用いて金属層１６を、電極１６ａ、１６ｂ、配線１６ｃの形状にパターンエッチングする。金属層１６のパターンエッチングは、一般的にはウェットエッチング法により行われ、金属層１６に用いられる金属材料に応じてエッチング液を適宜選択すればよい。最後にレジストマスクを除去すると、電極１６ａ、１６ｂ、配線１６ｃの金属パターンが完成する。金属層１６をパターンエッチングするために用いられるレジストマスクの位置調整は、ステップＳ２で形成したアライメントマーク３１を目印にして行われる。
【００４４】
次に、図５のステップＳ６において、図７（ｂ）に示すように、ギャップ１９と溝２２となる領域のピエゾ抵抗層１５、シリコン層１３を除去する。ギャップ１９と溝２２となる領域のみを選択的にエッチングするために、ステップＳ５で用いたレジストマスクを除去したあとに改めてギャップ１９と溝２２となる領域を開口させたレジストマスクを形成し、その開口領域のピエゾ抵抗層１５とシリコン層１３をエッチングする。ピエゾ抵抗層１５とシリコン層１３をエッチングするためには、ドライエッチング法やウェットエッチング法を採用することができるが、ギャップ１９の幅が０．１［μｍ］〜１０［μｍ］程度であることから、微細加工に適したドライエッチング法を採用する方が好ましい。ドライエッチングに用いる反応ガスとしては、例えばＳＦ６ガスを採用することができる。ステップＳ６では、ピエゾ抵抗層１５およびシリコン層１３がエッチングされ、絶縁層１２は残存したままとなる。ギャップ１９および溝２２を形成するために用いられるレジストマスクの位置調整は、ステップＳ２で形成したアライメントマーク３１を目印にして行われる。なお、アライメントマーク３１は、絶縁層１２、シリコン層１３、ピエゾ抵抗層１５、金属層１６によって覆われているものの、これらの厚さは数十ｎｍと非常に薄いため、アライメントマーク３１を視認することができる。第１シリコン基板がシリコンウエハであり、その外周エリアにアライメントマークを形成している場合は、あらかじめ、ウエハ外周エリアのシリコン層１３を除去しておけばアラインメントマークを視認し易くなるので、容易にアライメントをすることができる。
【００４５】
次に、図５のステップＳ７において、図７（ｃ）に示すように、第１シリコン基板１１の他面側から凹部３０に向けてビアホール３２を形成する。ビアホール３２を形成するためには、第１シリコン基板１１の他面に、ビアホール３２が形成される領域を開口したレジストマスクを形成し、そのレジストマスクを用いて第１シリコン基板１１のエッチングを行う。ビアホール３２は、ドライエッチング法により形成可能であり、なかでも高アスペクト比の異方性エッチング加工を得意とするＤＲＩＥ（Deep Reactive Ion Etching）法が最適である。エッチング装置としては、主として電極構造が平行平板型であるドライエッチング装置が用いられる。反応ガスには、ＳＦ６等を用いることができる。第１シリコン基板１１のエッチングは、ビアホール３２が凹部３０に到達するまで進める。ビアホール３２を形成することにより、第１シリコン基板１１の他面側と凹部３０とが連通する。ビアホール３２の底面には、第２シリコン基板１４の絶縁層１２が露出している。
【００４６】
次に図５のステップＳ８において、図７（ｄ）に示すように、第１シリコン基板１１の他面側から、ビアホール３２の底面に露出している絶縁層１２をエッチングにより除去する。酸化シリコンである絶縁層１２のエッチングは、ウェットエッチング法やドライエッチング法により行われる。ウェットエッチング法の場合のエッチング液は、例えばフッ酸と硝酸との混合液である。ドライエッチング法の場合の反応ガスは、例えばＣＦ４、Ｃ２Ｆ６、Ｃ４Ｆ６、Ｃ４Ｆ８、ＳＦ６、ＮＦ３である。第１シリコン基板１１の他面側からビアホール３２の底面に露出した絶縁層１２を除去することで、ピエゾ抵抗層１５およびシリコン層１３の二層からなるカンチレバー部１８と、カンチレバー部１８と枠部１７との間のギャップ１９も形成される。カンチレバー部１８の他面１８ｂ側には圧力導入孔２１が形成される。圧力導入孔２１の内側面は、ビアホール３２の内側面、ステップＳ１で形成した凹部３０の内側面、そしてステップＳ８でエッチングした後の絶縁層１４の内側面によって構成されている。そして、図７（ｄ）に示されたように、各々の内側面が面一に揃った平坦面である。
【００４７】
圧力検出素子１０を使用する時に、カンチレバー部１８に向けてスムーズに圧力が伝わるためには、平面視におけるビアホール３２の形状と凹部３０との形状とが同一であることが好ましい。ビアホール３２の形状と凹部３０との形状が同一であれば、差圧検出素子１０が完成後においては、圧力導入孔２１の内側面に不要な段差が形成されない。その結果、段差による気流の乱れも生じることなく、カンチレバー部１８に向けてスムーズに圧力が伝えられる。
【００４８】
しかし、上述のように、ステップＳ７で形成するビアホール３２の形状を凹部３０と同一とするためには高度な加工精度が必要であり、実現が困難な場合がある。その場合は、凹部３０の径とは異なる径のビアホール３２としてもよい。
【００４９】
図８（ａ）〜（ｄ）は、図５に示した工程図のステップＳ５〜ステップＳ８に対応した断面図である。図８に示したように、ステップＳ５とステップＳ６（図８（ａ）と（ｂ））を終えたのち、ステップＳ７（図８（ｃ））において形成するビアホール３２の径Ｄ２は、凹部３０の径Ｄ１よりも大きい。高度な加工精度でビアホール３２を形成するのが困難である場合には、図８のようにビアホール３２の径Ｄ２を凹部３０の径Ｄ１より大きく形成してもよい。
【００５０】
以上のステップＳ１〜テップＳ８が、本実施形態の差圧検出素子１０の製造方法である。本実施形態の差圧検出素子１０の製造方法によれば、第１シリコン基板１１にビアホール３２を形成するステップＳ７において、予め、カンチレバー部１８となる絶縁層１２の下方に凹部３０が形成されているので、凹部３０に到達するまでビアホール３２を形成すれば良い。つまり、従来技術のように絶縁層１２に到達するまで第１シリコン基板１１をエッチングしなくてもよい。第１シリコン基板１１を絶縁層１２に到達するまでエッチングしなくてもよいので、従来技術のように絶縁層１２に近づくにつれてエッチング速度が不安定になることがなく、第１シリコン基板１１の他面から凹部３０まで安定したエッチング速度で、所定形状のビアホール３２を再現性よく形成することができる。ゆえに、従来技術のようにビアホール３２を形成するために第１シリコン基板を長時間エッチングする必要がないため、ビアホール底面近傍の側壁に発生していたノッチ（第１シリコン基板の異常エッチング）が形成されることもない。したがって、本実施形態によれば、カンチレバー部１８のヒンジ２０の近傍にノッチが形成されることなく、高精度に流量を測定可能な差圧検出素子１０を製造することができる。
【００５１】
（産業上の利用可能性）
本発明は、シリコンウエハを用いて形成されるカンチレバー部式の差圧検出素子の製造に利用可能である。
【符号の説明】
【００５２】
１・・・流量計測装置
２・・・主流路
３・・・バイパス路
３ａ，３ｂ・・・開口
５・・・流量算出部
１０・・・差圧検出素子
１１・・・第１シリコン基板
１２・・・絶縁層
１３・・・シリコン層
１４・・・第２シリコン基板
１５・・・ピエゾ抵抗層
１５ａ，１５ｂ・・・ピエゾ抵抗
１６・・・金属層
１６ａ，１６ｂ・・・電極
１６ｃ・・・配線
１７・・・枠部
１８・・・カンチレバー部
１９・・・ギャップ
２０・・・ヒンジ
２１・・・圧力導入孔
２２・・・溝
３０・・・凹部
３１・・・アライメントマーク
３２・・・ビアホール
３３・・・段差
【図１】
2015194443.tif 000003
【図２】
2015194443.tif 000004
【図３】
2015194443.tif 000005
【図４】
2015194443.tif 000006
【図５】
2015194443.tif 000007
【図６】
2015194443.tif 000008
【図７】
2015194443.tif 000009
【図８】
2015194443.tif 000010
【図９】
2015194443.tif 000011
【図１０】
2015194443.tif 000012