(57)【要約】【課題】変換効率の軽減を実現しつつ、単板の圧電トランスによって大きな降圧比を実現することのできる圧電トランスを用いた降圧回路を提供する。【解決手段】圧電トランスの１次側に入力電源が接続され、２次側に負荷が並列接続されて入力電圧より低い出力電圧を出力する圧電トランスを用いた降圧回路である。圧電トランスは単板の圧電トランスである。圧電トランスの２次側に前記負荷と直列にインダクタンスＬｓを設ける。インダクタンスＬｓは、圧電トランスの等価回路として互いに直列接続されたインダクタンスＬ１とコンデンサＣ１との共振周波数と、圧電トランス内部の２次側に形成されたコンデンサＣ０１とインダクタンスＬｓとの共振周波数とが等しくなるように取る。【選択図】図１
2015192486.tif 000002
【特許請求の範囲】
【請求項１】
圧電トランスの１次側に入力電源が接続され、２次側に負荷が並列接続されて入力電圧より低い出力電圧を出力する圧電トランスを用いた降圧回路であって、
前記圧電トランスは単板の圧電トランスであり、
前記圧電トランスの２次側に前記負荷と直列にインダクタンスＬｓを設け、
前記インダクタンスＬｓは、前記圧電トランスの等価回路として互いに直列接続されたインダクタンスＬ１とコンデンサＣ１との共振周波数と、前記圧電トランス内部の２次側に形成されたコンデンサＣ０１と前記インダクタンスＬｓとの共振周波数が等しくなるようにしたことを特徴とする圧電トランスを用いた降圧回路。
【請求項２】
前記圧電トランスの２次側である出力端子間にコンデンサを並列に設けたことを特徴とする請求項１に記載の圧電トランスを用いた降圧回路。
【請求項３】
前記負荷として、定電流駆動回路を接続したことを特徴とする請求項１又は請求項２に記載の圧電トランスを用いた降圧回路。
【請求項４】
前記負荷は、その抵抗値が変動する負荷であり、
前記負荷と前記インダクタンスＬｓとの間に、出力電圧制御回路を設け、
前記出力電圧制御回路は、前記負荷に対して並列に接続されたトランジスタを有することを特徴とする請求項１又は請求項２に記載の圧電トランスを用いた降圧回路。
【請求項５】
請求項１〜請求項４の何れか１項に記載の圧電トランスを用いた降圧回路を有する受電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電トランスの共振現象を利用した降圧回路及び受電装置に関する。
【背景技術】
【０００２】
電気機器に非接触で給電するワイヤレス給電方式として、磁界結合方式や電界結合方式などが知られている。磁界結合方式では、送電装置の一次コイルと受電装置の二次コイルを近接させ、磁界を介して電力を伝送する。磁界結合で電力を伝送する場合、各コイルを通る磁束の大きさが起電力に大きく影響するため、一次コイルと二次コイルとの相対位置関係に高い精度が要求される。またコイルを利用するため装置の小型化が難しい。
【０００３】
一方、電界結合方式では、送電装置の結合電極と受電装置の結合電極を近接させ、両結合電極間でコンデンサを形成し、電界を介して電力を伝送する。電界結合で電力を伝送する場合は、結合電極の相対位置精度が比較的緩いという利点がある。また、結合電極の小型・薄型化が可能という利点もある。
【０００４】
その一方で電界結合方式は、容量が大きくとれないことから、送電装置側が高電圧になってしまう。そのため、一定の電力を伝送するためには、共振回路が必要になる。これらの問題を解消するために、従来から圧電トランスが用いられている。
【０００５】
すなわち、圧電トランスは、薄型構造を維持して高耐電圧を保証できること、圧電トランス自身が共振回路であることの利点がある。他にもセラミックで構成されることから発煙発火することがない等の利点もある。電界結合方式では、入力電圧が高電圧であるが圧電トランスを用いることで電圧を降下させ、低電圧を負荷側に提供することができる。
【０００６】
図８は、上記のような圧電トランスを用いた降圧回路を示している。圧電トランスは、セラミックの矩形板に３つの電極が設けられて構成される。すなわち、入力電源が接続される圧電トランスのセラミック板の１次側端面に電極３が設けられ、２次側にセラミック板を挟むように電極１、２が設けられている。セラミック板の１次側の半分は長手方向に分極し、２次側の半分は電極１、２間で板厚方向に分極する。電極１、２に負荷ＲＬが接続され、入力電源から電極３に入力して圧電トランスで降圧し、電極１、２から出力されて負荷ＲＬに電力が供給される。圧電トランスの降圧比は、その厚み／長手方向の長さで決まる定数に関係して決まる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開第２０１３／０８０６４７号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記のような図８の圧電トランスの等価回路を図９に示し、図８の降圧回路の等価回路を図１０に示す。図１０に示すように圧電トランスの端子間容量Ｃ０１は負荷抵抗ＲＬと並列に接続されている。この端子間容量Ｃ０１は、負荷抵抗ＲＬの力率を低下させ、その結果、この端子間容量Ｃ０１の存在によって圧電トランスの変換効率を低下させる。そのメカニズムを以下に説明する。
【０００９】
まず、図１０に示す端子間容量Ｃ０１と負荷抵抗ＲＬとが並列接続されて構成される閉回路をインピーダンスが等価である条件で直列接続に変換した降圧回路の等価回路を図１１に示す。図１１に示すように、変換した降圧回路の等価回路における容量、抵抗をＣａ、Ｒｂとすると、下記式（１）のインピーダンスの等価条件から、これらの容量Ｃａ、抵抗Ｒｂは、下記の式（２）、（３）で与えられる。
【数１】
2015192486.tif 000003
【数２】
2015192486.tif 000004
【００１０】
ここで、上記式（１）〜（３）のωは、図１１の降圧回路における共振周波数であり、下記式（４）で表される。
【数３】
2015192486.tif 000005
【００１１】
このときの変換効率はη＝Ｒｂ／（Ｒ１＋Ｒｂ）である。従って、Ｒｂが最大の時、変換効率ηは最大となる。式（３）から、Ｒｂが最大となるのは、ＲＬ＝１／（ωＣ０１）の時であり、このときの変換効率はη＝ＲＬ／（２Ｒ１＋ＲＬ）となる。
【００１２】
ここで容量Ｃ０１の有無に違いによる変換効率の相違についてみると、容量Ｃ０１が存在しない（開放状態）であれば、共振周波数はω＝１／√（Ｌ１×Ｃ１）となり、その周波数における変換効率はη＝ＲＬ／（Ｒ１＋ＲＬ）である。すなわち、容量Ｃ０１の存在によって損失をもたらすＲ１の値が２倍になり（Ｒ１→２Ｒ１）、効率の低下をもたらす。また、最も変換効率の高いＲｂが最大の時、すなわちＲＬの値がＲＬ＝１／（ωＣ０１）の値から外れると、圧電トランスの変換効率はさらに低下する。
【００１３】
このような効率の低下を軽減するために、図１２に示すように、圧電トランスの出力側に並列インダクタンスＬｐを挿入する方法がある（特許文献１参照）。この方法は、並列インダクタンスＬｐを圧電トランスの出力側に負荷抵抗ＲＬと並列に接続して、駆動周波数において、並列インダクタンスＬｐと端子間容量Ｃ０１とを並列共振させるものである。これらが並列共振すると理想的には（Ｌｐ、Ｃ０１の損失がなければ）ＬｐとＣ０１は無限大のインピーダンスをもたらすので、あたかも端子間容量Ｃ０１が存在しないような動作をする。
【００１４】
すなわち、共振周波数ω＝１／√（Ｌ１×Ｃ１）で駆動するようにＬｐとＣ０１の共振周波数を１／√（Ｌｐ×Ｃ０１）＝１／√（Ｌ１×Ｃ１）となるＬｐを選ぶことで、圧電トランスの変換効率は、η＝ＲＬ／（Ｒ１＋ＲＬ）となる。このときの等価回路はＣ０１がキャンセルされた形になり、図１３のようになる。
【００１５】
図１３の等価回路に示すように、圧電トランスの降圧比はφである。一般的に降圧した回路電圧は、２４Ｖ、１２Ｖ或いは５Ｖといった低電圧が要求される。一方、圧電トランスは高電圧の入力に適するから、通常は１０００Ｖ程度の入力電圧を許容する。この場合、高い入力電圧を低い出力電圧にするため、降圧比は比較的大きな値（４０〜２００程度）が要求されることになる。このような降圧比を得るためには、圧電トランスが積層された積層型の圧電トランスが用いる必要がある（例えば、特許文献１参照）。
【００１６】
しかし、積層型の圧電トランスは、構造上セラミックの内部に電極を設けるため共振振動を阻害する問題や、構造が複雑であるため高価になる問題がある。
【００１７】
一方、図８に示すような単板の圧電トランスはセラミックの外部のみ電極が存在するため、比較的高効率、かつ構造が単純であるので安価である。しかし、その降圧比は通常φ＝１０以下であり、降圧比φの値を大きく取ることができない。
【００１８】
また、圧電トランスの出力電圧は安定化させる必要があるが、圧電トランスの出力側に接続される負荷抵抗がバッテリーなどの可変抵抗であると、出力電圧が変動する動作をしてしまう。すなわち、負荷抵抗が小さくなって電力供給しなければならない状況で出力電力が低下する方向に動作し、逆に負荷抵抗が大きくなると出力電力は下がらなければならない状況で出力電力を低下させないように動作してしまい、出力電圧が安定しないという問題があった。
【００１９】
本発明は、上記のような課題を解決するためになされたものであり、第１の目的は、変換効率の軽減を実現しつつ、単板の圧電トランスによって大きな降圧比を実現することのできる圧電トランスを用いた降圧回路を提供することにある。第２の目的は、負荷抵抗が変動する場合であっても、出力電圧を制御可能な圧電トランスを用いた降圧回路及び受電装置を提供することにある。
【課題を解決するための手段】
【００２０】
本発明の圧電トランスを用いた降圧回路は、圧電トランスの１次側に入力電源が接続され、２次側に負荷が並列接続されて入力電圧より低い出力電圧を出力する圧電トランスを用いた降圧回路であって、次の構成を備えることを特徴とする。
（１）圧電トランスは単板の圧電トランスであること。
（２）圧電トランスの２次側に負荷と直列にインダクタンスＬｓを設けたこと。
（３）インダクタンスＬｓは、圧電トランスの等価回路として互いに直列接続されたインダクタンスＬ１とコンデンサＣ１との共振周波数と、圧電トランス内部の２次側に形成されたコンデンサＣ０１とインダクタンスＬｓとの共振周波数が等しくなるようにしたこと。
【００２１】
圧電トランスの２次側である出力端子間にコンデンサを並列に設けても良く、負荷として、定電流駆動回路を接続しても良い。
【００２２】
また、次の構成を有するようにしても良い。
（４）負荷は、その抵抗値が変動する負荷であること。
（５）負荷とインダクタンスＬｓとの間に、出力電圧制御回路を設け、出力電圧制御回路は、負荷に対して並列に接続されたトランジスタを有すること。
さらに、上記のような構成を有する圧電トランスを用いた受電装置も本発明の一態様である。
【発明の効果】
【００２３】
本発明によれば、変換効率の低下の軽減を実現しつつ、単板圧電トランスによって大きな降圧比を実現することのできる圧電トランスを用いた降圧回路及び受電装置を得ることができる。また、負荷として抵抗値が可変する負荷が接続される場合には、出力電圧を制御することができるので、安定して電圧を負荷に供給することができる。
【図面の簡単な説明】
【００２４】
【図１】第１の実施形態に係る圧電トランスを用いた降圧回路の等価回路図である。
【図２】第１の実施形態に係る降圧回路の一部閉回路図。
【図３】第２の実施形態に係る圧電トランスを用いた降圧回路の等価回路図である。
【図４】第２の実施形態に係る降圧回路の一部閉回路図。
【図５】第４の実施形態に係る圧電トランスを用いた降圧回路を説明するための回路図（負荷抵抗０Ω）である。
【図６】第４の実施形態に係る圧電トランスを用いた降圧回路を説明するための回路図（負荷抵抗開放）である。
【図７】第４の実施形態に係る圧電トランスを用いた降圧回路図の等価回路図である。
【図８】従来技術の圧電トランスを用いた降圧回路図である。
【図９】図８の圧電トランスの等価回路図である。
【図１０】図８の降圧回路の等価回路図である。
【図１１】図８の降圧回路の等価回路図である。
【図１２】従来技術の圧電トランスを用いた降圧回路の等価回路図である。
【図１３】図１２の等価回路図である。
【発明を実施するための形態】
【００２５】
以下、図面を参照して、本発明の実施形態の圧電トランスを用いた降圧回路について説明する。
【００２６】
［１．第１の実施形態］
［１−１．構成］
図１は、本実施形態に係る圧電トランスを用いた降圧回路の等価回路図である。本降圧回路は、圧電トランスと、負荷ＲＬと、負荷ＲＬに直列に接続されたインダクタンスＬｓとを備える。圧電トランスは、単板の圧電トランスであり、その長手方向の長さが波長と等しいもの又は整数倍のものを用いる。圧電トランスの基本構成は、図８に示した圧電トランスと同様である。圧電トランスの１次側には入力電源が接続され、２次側には負荷ＲＬが並列接続される。圧電トランスは、入力電源から１０００Ｖ程度で入力される高電圧を２４Ｖ、１２Ｖ或いは５Ｖといった低電圧に電圧を降下する。
【００２７】
図１に示すように、圧電トランスは、等価回路として、理想トランスＴと、１次側に形成されたコンデンサＣ０２と、２次側に直列接続されたインダクタンスＬ１、コンデンサＣ１及び抵抗Ｒ１と、出力端子間に形成されたコンデンサＣ０１とを有する。
【００２８】
負荷ＲＬに直列に接続されたインダクタンスＬｓは、圧電トランスのインダクタンスＬ１及びコンデンサＣ１の共振周波数と、インダクタンスＬｓ及び圧電トランスのコンデンサＣ０１の共振周波数が等しくなるように取る。なお、それぞれの共振周波数が等しくなることが望ましいが、ある程度の誤差を許容しても良い。
【００２９】
コンデンサＣ０１とインダクタンスＬｓが直列共振すると、コンデンサＣ０１、インダクタンスＬｓ、及び負荷ＲＬで構成される回路は、負荷ＲＬの抵抗成分だけになり、負荷ＲＬに印加される電圧は、圧電トランスの出力電圧より下記式（５）をかけた分低下する。
【数４】
2015192486.tif 000006
【００３０】
すなわち、出力電圧Ｖｏｕｔと入力電圧Ｖｉｎとの関係は、下記式（６）で表される。式（６）中のＱは、下記式（７）で定義される（式（７）と式（５）は同じである）。
【数５】
2015192486.tif 000007
【数６】
2015192486.tif 000008
【００３１】
ここで、式（６）中のφは、圧電トランス自身の降圧比であり、入力電圧ＶｉｎからコンデンサＣ０１両端電圧までの降圧比である。式（５）〜式（７）のＱは、圧電トランスの２次側のコンデンサＣ０１から負荷ＲＬまでの降圧比である。
【００３２】
［１−２．作用］
上記のような構成を有する圧電トランスを用いた降圧回路において、以下では入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係を、コンデンサＣ０１、インダクタンスＬｓ、負荷ＲＬで構成される閉回路の入力インピーダンスＺを考えることで説明する。
【００３３】
図２に示すように、上記閉回路の入力インピーダンスＺについて、下記式（８）が成立する。
【数７】
2015192486.tif 000009
【００３４】
式（８）のωは、上記閉回路の周波数である。この回路において、抵抗成分のみとする条件は、入力インピーダンスＺが純抵抗となることである。すなわち、式（８）の虚数成分が零となる時の周波数は、下記式（９）であり、式（７）のＱが導かれる。
【数８】
2015192486.tif 000010
【００３５】
ここで、Ｑ＞＞１の条件下では、周波数ωは下記式（１０）となる。
【数９】
2015192486.tif 000011
【００３６】
Ｑ＞＞１の条件下における入力インピーダンスＺの値は、式（９）を式（８）に代入して下記式（１１）となる。
【数１０】
2015192486.tif 000012
【００３７】
仮に、Ｑ＞＞１の条件下で入力インピーダンスＺに単位電流を印加すると、入力インピーダンスＺに供給される電力Ｗ、印加電圧Ｖｉｎｚは、下記式（１２）、（１３）となる。
【数１１】
2015192486.tif 000013
【数１２】
2015192486.tif 000014
【００３８】
この電力Ｗは負荷ＲＬで消費されるから負荷ＲＬに出力する電圧Ｖｏｕｔは、Ｗ＝Ｖｏｕｔ２／ＲＬより、下記式（１４）でなければならない。
【数１３】
2015192486.tif 000015
【００３９】
そうすると、図２の回路の入力から負荷ＲＬまでの降圧比をｎとすると、この間の降圧比ｎは下記式（１５）となる。
【数１４】
2015192486.tif 000016
【００４０】
この降圧比ｎは上記式（７）のＱそのものである。従って、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔまでの降圧比は下記式（１６）となり、φより大きな降圧比を得ることができる。
【数１５】
2015192486.tif 000017
【００４１】
一方、入力インピーダンスＺは周波数ωが式（１０）のときに純抵抗となるから、この周波数を圧電トランスの共振周波数ω＝１／√（Ｌ１Ｃ１）に合うようにインダクタンスＬｓを設定すれば、コンデンサＣ０１による効率低下を軽減すると同時に圧電トランスの等価定数φよりＱ倍の降圧比を得ることができる。
【００４２】
［１−３．効果］
本実施形態の圧電トランスを用いた降圧回路は、単板の圧電トランスを用い、この圧電トランスの２次側に負荷ＲＬと直列にインダクタンスＬｓを設けた。さらに、圧電トランスの等価回路として互いに直列接続されたインダクタンスＬ１とコンデンサＣ１との共振周波数と、圧電トランス内部の２次側に形成されたコンデンサＣ０１とインダクタンスＬｓとの共振周波数が等しくなるようにインダクタンスＬｓを設定するようにした。
【００４３】
これにより、薄型構造を維持し、圧電トランスのコンデンサＣ０１による変換効率の低下を防止しつつも、圧電トランスの等価定数φよりＱ倍の降圧比を得ることができる。
【００４４】
［２．第２の実施形態］
［２−１．構成］
第２の実施形態について、図３および図４を用いて説明する。第２の実施形態は、第１の実施形態と基本構成は同じである。よって、第１の実施形態と異なる点のみを説明し、第１の実施形態と同じ部分については同じ符号を付して詳細な説明は省略する。
【００４５】
図３は、第２の実施形態に係る圧電トランスを用いた降圧回路の等価回路図である。第１の実施形態と異なる点は、図３に示すように、圧電トランスの２次側である出力端子間にコンデンサＣｐを並列に接続した点である。コンデンサＣｐは、負荷ＲＬと並列に、かつインダクタンスＬｓよりも圧電トランス側に接続されている。
【００４６】
［２−２．作用効果］
上記のような構成を有する圧電トランスを用いた降圧回路において、コンデンサＣ０１、Ｃｐ、インダクタンスＬｓ、及び負荷ＲＬで構成される回路の入力インピーダンスＺは、図４のようになる。このＺが純抵抗となる周波数ω及び降圧比Ｑは、コンデンサＣ０１、Ｃｐが並列であることから、合成容量がＣ＝Ｃ０１＋Ｃｐであるため、Ｑ＞＞１の条件下では式（１０）のＣ０１にＣを代入して、下記式（１７）、（１８）となる。
【数１６】
2015192486.tif 000018
【００４７】
式（１８）から明らかなように、Ｑの値が新たに設けたコンデンサＣｐに依存するから、Ｃｐの値を調整することで、Ｑの値を調整することができる。図３における降圧比はＶｉｎ／Ｖｏｕｔ＝φ×ＱでありＱに依存するから、コンデンサＣ０１に並列にコンデンサＣｐを設けることにより降圧比を調整することができる。
【００４８】
本実施形態では、並列コンデンサＣｐの挿入によって降圧比を調整できるため、ある特定の圧電トランスを用いる必要がある状況で利点がある。すなわち、通常、圧電トランスのインダクタンスＬ１やコンデンサＣ１、Ｃ０１は調整することが困難であるため、これらＬ１、Ｃ１、Ｃ０１の値は固定された値になるので、Ｌｐの値が固定され結果的にＱの値も固定される。しかし、並列コンデンサＣｐの挿入によって容易にＱの値を調整することができるため、圧電トランスの種類を変更したり、圧電トランスの設計変更をしたりする手間を省くことができる。
【００４９】
［３．第３の実施形態］
第３の実施形態は、第１の実施形態と基本構成は同じである（図１）。第３の実施形態は、負荷として定電流駆動回路を接続した点に特徴がある。すなわち、第１の実施形態の圧電トランスを用いた降圧回路には、負荷に定電流を供給できる特性がある。
【００５０】
負荷に出力する電流をＩｏｕｔとすると、Ｉｏｕｔ＝Ｖｏｕｔ／ＲＬで求めることができる。ここで、出力電圧Ｖｏｕｔは、降圧比Ｖｉｎ／Ｖｏｕｔ＝φ×Ｑ（式（６））より求められる。従って、負荷への電流Ｉｏｕｔは下記式（１９）となる。
【数１７】
2015192486.tif 000019
【００５１】
式（１９）より、負荷ＲＬがある値から半分の値に減少すると、降圧比が負荷ＲＬの関数であることから（下記式（２０））、Ｑは２倍の値になる。従って、負荷ＲＬの変化とＱの変化が打ち消し合い、入力電流Ｖｉｎ、降圧比φが一定の下で、負荷への電流Ｉｏｕｔは一定になる。
【数１８】
2015192486.tif 000020
【００５２】
この点は、下記式（２１）から明らかなように、負荷への電流Ｉｏｕｔが負荷ＲＬに依存しないことからも分かる。
【数１９】
2015192486.tif 000021
【００５３】
以上のように、通常、定電流駆動回路は、電流を一定にする定電流回路を付加する必要があるが、本実施形態では、定電流を供給できる特性があるため、負荷を定電流駆動回路とするだけで、定電流回路を別途設ける必要はなくなる。従って、その分、最終製品の製造コスト削減や小型化を実現することができる。
【００５４】
定電流駆動回路としては、例えばＬＥＤが挙げられる。ＬＥＤは定電流で駆動する方が安全で明るさが安定する。このように、本実施形態によれば、定電流の供給源として用いることができる。
【００５５】
［４．第４の実施形態］
［４−１．構成］
第４の実施形態について、図５〜図７を用いて説明する。第４の実施形態は、第１の実施形態と基本構成は同じである。よって、第１の実施形態と異なる点のみを説明し、第１の実施形態と同じ部分については同じ符号を付して詳細な説明は省略する。
【００５６】
図７は、第４の実施形態に係る圧電トランスを用いた降圧回路の等価回路図である。第１の実施形態と異なる点は、図７に示すように、負荷ＲＬと負荷ＲＬに直列接続されたインダクタンスＬｓとの間に、出力電圧制御回路Ｓを設けた点にある。また、本実施形態では負荷ＲＬは二次電池などの可変抵抗を用いることを前提とする。負荷ＲＬとしてバッテリーなどの可変抵抗を接続すれば、充電状況に応じてその抵抗値が変化する。
【００５７】
出力電圧制御回路Ｓは、所定の電圧を基準とした出力電圧Ｖｏｕｔの変動に応じて、負荷ＲＬへの出力電圧Ｖｏｕｔを制御するものである。出力電圧制御回路Ｓは、負荷ＲＬに対してそれぞれ並列に接続された複数のダイオードを有する全波整流回路Ｕ、トランジスタＱｓ、及びコンデンサＣｄ、並びに、トランジスタＱｓとコンデンサＣｄとの間において、インダクタンスＬｓに対して直列接続したダイオードＤｓとを備える。
【００５８】
全波整流回路Ｕは、インダクタンスＬｓの後段に設けられており、複数のダイオードからなるブリッジ型の整流回路である。ここでは、４つのダイオードで構成されており、入力電源からの交流電圧に応じて整流する。
【００５９】
トランジスタＱｓは、電界効果トランジスタ（ＦＥＴ）等のスイッチング素子である。トランジスタＱｓは全波整流回路Ｕの負荷ＲＬ側に負荷ＲＬと並列に設けられている。トランジスタＱｓは、負荷ＲＬよりも圧電トランス側に設けられているため、ＯＮ／ＯＦＦの切換制御により負荷ＲＬの短絡制御を行う。トランジスタＱｓは、基準となる電圧に応じて時比率を変えることにより出力電圧Ｖｏｕｔを所望の電圧に維持する。
【００６０】
コンデンサＣｄは、トランジスタＱｓと負荷ＲＬとの間に、これらと並列に設けられている。コンデンサＣｄは整流作用を有し、蓄積した電荷を放電することによって直流電圧を負荷ＲＬに供給する。なお、コンデンサＣｄには電荷が減少すれば入力電源から電荷が補給される。
【００６１】
ダイオードＤｓは、トランジスタＱｓとコンデンサＣｄとの間に設けられている。ダイオードＤｓはトランジスタＱｓがＯＮの時にコンデンサＣｄに蓄積された電荷が圧電トランス側に流れ込まないように逆流防止機能を有する。
【００６２】
［４−２．作用効果］
上記のような構成を有する本実施形態では、出力電圧を制御することができる。第１の実施形態の場合と対比しつつ説明する。第１の実施形態では、負荷ＲＬが０Ωとなったとき、図５に示すように、圧電トランスのコンデンサＣ０１とインダクタンスＬｓが並列共振してそのインピーダンスが∞になるため、電力の供給が制限される。逆に、図６に示すように負荷ＲＬが開放になると圧電トランスはＬ１、Ｃ１、Ｃ０１で決まる共振周波数で共振するため、高電圧が出力される。
【００６３】
すなわち、図１の回路は、出力電圧Ｖｏｕｔが一定のとき、負荷ＲＬが小さくなって電力を供給しなければならない状況で、出力電力が低下する方向に動作し、逆に負荷ＲＬが軽くなると（ＲＬの値が大きくなると）、出力電力は下がらなければならないが、出力電力を低下させないように動作してしまう場合がある。
【００６４】
これに対し、本実施形態では、基準となる電圧に対して出力電圧Ｖｏｕｔが上昇又は減少した場合に、トランジスタＱｓの時比率を調節する。すなわち、負荷ＲＬが軽くなり（ＲＬの値が大きくなり）出力電圧Ｖｏｕｔが基準電圧より上昇した場合は時比率を大きくする。これにより、負荷ＲＬとの関係でトランジスタＱｓに電流を流す割合を増やし負荷ＲＬに電力をあまり与えないようにする。すなわち、出力電圧制御回路Ｓと負荷ＲＬを含めたインピーダンスを小さくすることにより、等価的に負荷ＲＬを低下させるようにすることで電力を制御する。
【００６５】
一方、負荷ＲＬが重くなり（ＲＬの値が小さくなり）出力電圧Ｖｏｕｔが基準電圧より減少した場合には、時比率を小さくする。これにより、トランジスタＱｓに電流を流さないようにして負荷ＲＬに電力を供給するように動作する。
【００６６】
以上のように、負荷ＲＬとしてその抵抗値が変動する負荷を接続する場合に、その負荷に対して並列に接続したトランジスタＱｓを有する出力電圧制御回路Ｓを設けたことにより、トランジスタＱｓの時比率を出力電圧Ｖｏｕｔに応じてＬｓから右側の出力電圧制御回路Ｓと負荷ＲＬを含めたインピーダンスを可変にすることができる。これにより、負荷ＲＬへの出力電圧Ｖｏｕｔを安定化させるように制御することができる。
【００６７】
［５．他の実施形態］
本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００６８】
（１）例えば、第３の実施形態では、負荷ＲＬを定電流駆動回路とする構成を第１の実施形態に対して適用したが、この構成は第２の実施形態に対しても適用しても良い。
（２）第１の実施形態乃至第４の実施形態の圧電トランスを用いた降圧回路を有する受電装置も本発明の一形態である。受電装置としては、例えば数Ｖ〜数十Ｖ程度の低電圧が要求されるものが含まれる。
【００６９】
（３）第４の実施形態では、インダクタンスＬｓよりも負荷ＲＬ側に出力電圧制御回路Ｓを設け、ダイオードＱｓにより負荷ＲＬを短絡させることによりインピーダンスを可変にするようにしたが、全波整流回路Ｕの整流のダイオードに電流が流れることから損失になる。そのため、全波整流回路Ｕの前にスイッチング素子であるダイオードＱｓを双方向のスイッチとなるように設けるようにしても良い。この場合には、全波整流回路ＵとダイオードＤｓは設けなくても良い。
【００７０】
（４）第４の実施形態では、直列インダクタンスＬｓを設けた構成に出力電圧制御回路Ｓを適用したが、並列インダクタンスＬｐがない場合でも出力電圧を制御することができる。上記（３）についても同様に、直列インダクタンスＬｓを設けない構成に適用しても良い。
【符号の説明】
【００７１】
Ｃ１      圧電トランスのコンデンサ
Ｃ０１    圧電トランスのコンデンサ
Ｃｄ      負荷に並列接続するコンデンサ
Ｃｐ      負荷に並列接続するコンデンサ
Ｄｓ      ダイオード
Ｉｏｕｔ  負荷へ流れる電流
Ｌ１      圧電トランスのインダクタンス
Ｌｓ      負荷に直列接続されるインダクタンス
Ｑ        圧電トランスの２次側のコンデンサＣ０１から負荷ＲＬまで降圧比
Ｑｓ      トランジスタ
Ｒ１      圧電トランスの負荷抵抗
ＲＬ      負荷
Ｓ        出力電圧制御回路
Ｔ        理想トランス
Ｕ        全波整流回路
Ｖｉｎ    入力電圧
Ｖｏｕｔ  出力電圧
Ｗ        電力
Ｚ        入力インピーダンス
φ        降圧比
【図１】
2015192486.tif 000022
【図２】
2015192486.tif 000023
【図３】
2015192486.tif 000024
【図４】
2015192486.tif 000025
【図５】
2015192486.tif 000026
【図６】
2015192486.tif 000027
【図７】
2015192486.tif 000028
【図８】
2015192486.tif 000029
【図９】
2015192486.tif 000030
【図１０】
2015192486.tif 000031
【図１１】
2015192486.tif 000032
【図１２】
2015192486.tif 000033
【図１３】
2015192486.tif 000034