(57)【要約】【課題】フィールド絶縁膜２２の絶縁破壊を抑制しつつ、フィールド絶縁膜の膜厚を薄くすることを目的とする。【解決手段】半導体基板１０の第一主面１０ａ上に形成されるフィールド絶縁膜２２と、フィールド絶縁膜２２上に形成される抵抗膜２３と、２つの開口部ＯＰ１、ＯＰ２を有し、抵抗膜２３上に形成される絶縁膜２４と、絶縁膜２４上に形成され、絶縁膜２４の一方の開口部ＯＰ１を介して抵抗膜２３と接触する第一の抵抗電極Ｒ１と、絶縁膜２４上で第一の抵抗電極Ｒ１と離間して形成され、絶縁膜２４の他方の開口部ＯＰ２を介して抵抗膜２３と接触し、かつゲート電極Ｇと電気的に接続される第二の抵抗電極Ｒ２とを備え、抵抗膜２３の外周端と絶縁膜２４の開口部ＯＰ１、ＯＰ２の下層の周囲との間の抵抗膜２３の領域におけるシート抵抗値は、抵抗膜２３のその他の領域におけるシート抵抗値よりも大きいことを特徴とする。【選択図】図１
2015216240.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板内に形成された複数の半導体層と、ソース電極と、ゲート電極と、ドレイン電極と、ゲート絶縁膜とを有するＭＯＳＦＥＴ型半導体装置であって、
前記半導体基板の第一主面上に形成されるフィールド絶縁膜と、
前記フィールド絶縁膜上に形成される抵抗膜と、
２つの開口部を有し、前記抵抗膜上に形成される絶縁膜と、
前記絶縁膜上に形成され、前記絶縁膜の一方の開口部を介して前記抵抗膜と接触する第一の抵抗電極と、
前記絶縁膜上で前記第一の抵抗電極と離間して形成され、前記絶縁膜の他方の開口部を介して前記抵抗膜と接触し、かつ前記ゲート電極と電気的に接続される第二の抵抗電極とを備え、
前記抵抗膜の外周端と前記絶縁膜の開口部の下層の周囲との間の前記抵抗膜の領域におけるシート抵抗値は、前記抵抗膜のその他の領域におけるシート抵抗値よりも大きい
ことを特徴とするＭＯＳＦＥＴ型半導体装置。
【請求項２】
前記抵抗膜の外周端と前記開口部の下層の周囲との間の前記抵抗膜の領域におけるシート抵抗値は、前記その他の領域におけるシート抵抗値の１０倍以上である
ことを特徴とする請求項１に記載のＭＯＳＦＥＴ型半導体装置。
【請求項３】
前記抵抗膜は半導体材料であり、
前記その他の領域のみに不純物がドープされている
ことを特徴とする請求項１または２に記載のＭＯＳＦＥＴ型半導体装置。
【請求項４】
半導体基板内に形成された複数の半導体層と、ソース電極と、ゲート電極と、ドレイン電極と、ゲート絶縁膜とを有するＭＯＳＦＥＴ型半導体装置であって、
前記半導体基板の第一主面上に形成されるフィールド絶縁膜と、
前記フィールド絶縁膜上に形成される抵抗膜と、
２つの開口部を有し、前記抵抗膜上に形成される絶縁膜と、
前記絶縁膜上に形成され、前記絶縁膜の一方の開口部を介して前記抵抗膜と接触する第一の抵抗電極と、
前記絶縁膜上で前記第一の抵抗電極と離間して形成され、前記絶縁膜の他方の開口部を介して前記抵抗膜と接触し、かつ前記ゲート電極と電気的に接続される第二の抵抗電極とを備え、
前記抵抗膜の外周端から前記絶縁膜の開口部の下層に至るまでの最短距離は、前記最短距離と前記抵抗膜の膜厚との積が１．６μｍ２よりも大きくなる距離である
ことを特徴とするＭＯＳＦＥＴ型半導体装置。
【請求項５】
前記抵抗膜の外周端から前記開口部の下層に至るまでの前記抵抗膜の領域における電気抵抗値は６００Ω以上である
ことを特徴とする請求項１〜４に記載のＭＯＳＦＥＴ型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート抵抗を有するＭＯＳＦＥＴ型の半導体装置に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴ型半導体装置において、ゲート電極に急激な大電圧（サージ電圧）が印加されると、ゲート絶縁膜の絶縁破壊が発生するおそれがある。そのため、ゲート端子とゲート電極との間に抵抗を設け、この抵抗がゲート電極に印加される電圧を降下させることで、サージ電圧によるゲート絶縁膜の絶縁破壊からＭＯＳＦＥＴを保護する態様が知られている。このような、ゲート端子とゲート電極との間に設けられた抵抗は、ゲート抵抗と称される。
【０００３】
例えば、特許文献１では、図６に示すように、半導体基板１０の第一主面１０ａ上にフィールド絶縁膜２２を形成し、そのフィールド絶縁膜２２上に、抵抗膜２３を形成する半導体装置の態様が記載されている。抵抗膜２３は、ゲート端子とゲート電極（図示せず）との間に設けられ、ゲート抵抗として機能する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−９０５２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の半導体装置では、ゲート抵抗として機能する抵抗膜を用いることによって、ゲート絶縁膜の絶縁破壊を防ぐことができるものの、フィールド絶縁膜の膜厚を十分に確保しなければ、フィールド絶縁膜の絶縁破壊が発生するおそれがある。すなわち、フィールド絶縁膜の膜厚を薄くすると、フィールド絶縁膜の絶縁破壊を引き起こす電圧である破壊耐圧が低下してしまうこととなる。
【０００６】
また、トレンチ構造のＭＯＳＦＥＴにおいて、ＭＯＳＦＥＴがオン状態のときのソース‐ドレイン間の抵抗（オン抵抗）を下げる方法としては、トレンチ幅を小さくしてトレンチを高密度に配置することにより、ソース‐ドレイン間の電流密度を上げることが考えられる。そして、トレンチ幅を小さくするには、トレンチ幅の寸法精度を向上させるため、フィールド絶縁膜の膜厚を薄くすることが要求される。
【０００７】
本発明のＭＯＳＦＥＴ型半導体装置は、フィールド絶縁膜の絶縁破壊を抑制しつつ、その膜厚を薄くすることを目的とする。
【課題を解決するための手段】
【０００８】
本発明のＭＯＳＦＥＴ型半導体装置は、半導体基板内に形成された複数の半導体層と、ソース電極と、ゲート電極と、ドレイン電極と、ゲート絶縁膜とを有するＭＯＳＦＥＴ型半導体装置であって、前記半導体基板の第一主面上に形成されるフィールド絶縁膜と、前記フィールド絶縁膜上に形成される抵抗膜と、２つの開口部を有し、前記抵抗膜上に形成される絶縁膜と、前記絶縁膜上に形成され、前記絶縁膜の一方の開口部を介して前記抵抗膜と接触する第一の抵抗電極と、前記絶縁膜上で前記第一の抵抗電極と離間して形成され、前記絶縁膜の他方の開口部を介して前記抵抗膜と接触し、かつ前記ゲート電極と電気的に接続される第二の抵抗電極とを備え、前記抵抗膜の外周端と前記絶縁膜の開口部の下層の周囲との間の前記抵抗膜の領域におけるシート抵抗値は、前記抵抗膜のその他の領域におけるシート抵抗値よりも大きいことを特徴とする。
【発明の効果】
【０００９】
本発明のＭＯＳＦＥＴ型半導体装置によれば、抵抗膜の外周端と絶縁膜の開口部の下層の周囲との間の抵抗膜の領域におけるシート抵抗値が、抵抗膜のその他の領域におけるシート抵抗値よりも大きいため、第一の抵抗電極にサージ電圧が印加されても、抵抗膜の外周端と絶縁膜の開口部の下層の周囲との間の抵抗膜の領域における高い抵抗によって、電圧が降下する。そのため、フィールド絶縁膜と抵抗膜との接合面の端部で起こる電解集中が緩和され、フィールド絶縁膜の絶縁破壊を抑制することができる。したがって、フィールド絶縁膜の絶縁破壊を抑制することができるため、フィールド絶縁膜の膜厚を薄くすることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１に係るＭＯＳＦＥＴ型半導体装置の断面図である。
【図２】同ＭＯＳＦＥＴ型半導体装置の製造方法を示す図である。
【図３】本発明の実施の形態２に係るＭＯＳＦＥＴ型半導体装置の断面図である。
【図４】従来のＭＯＳＦＥＴ型半導体装置の断面図である。
【図５】（ａ）は本発明の実施の形態１に係るＭＯＳＦＥＴ型半導体装置の要部平面図であり、（ｂ）は本発明の実施の形態２に係るＭＯＳＦＥＴ型半導体装置の要部平面図であり、（ｃ）は従来のＭＯＳＦＥＴ型半導体装置の要部平面図である。
【図６】従来のＭＯＳＦＥＴ型半導体装置の要部断面図である。
【発明を実施するための形態】
【００１１】
（実施の形態１）
以下、実施の形態１に係るＭＯＳＦＥＴ型半導体装置について、図１および図５を用いて説明する。本実施の形態に係るＭＯＳＦＥＴ型半導体装置１は、ＭＯＳＦＥＴと、ＭＯＳＦＥＴに隣接するゲート抵抗とを備える。ＭＯＳＦＥＴは、半導体基板１０と、ソース電極Ｓと、ゲート電極Ｇと、ドレイン電極Ｄと、ゲート絶縁膜２１とで構成されており、ゲート抵抗は、第一の抵抗電極Ｒ１と、第二の抵抗電極Ｒ２と、フィールド絶縁膜２２と、抵抗膜２３と、絶縁膜２４とで構成される。なお、図５はＭＯＳＦＥＴ型半導体装置のゲート抵抗周辺の平面図であり、（ａ）は実施の形態１、（ｂ）は実施の形態２、（ｃ）は従来のＭＯＳＦＥＴ型半導体装置の構成を示す。
【００１２】
また、半導体基板１０は、Ｎ型半導体層１１と、Ｐ型拡散層１２と、Ｎ型拡散層１３と、トレンチ１４とを有する。半導体基板１０の第一主面１０ａ上のＭＯＳＦＥＴ形成領域には、ソース電極Ｓが形成され、第一主面１０ａ上のゲート抵抗形成領域には、フィールド絶縁膜２２が形成されており、第一主面１０ａと反対側の第二主面１０ｂ上には、全面にドレイン電極Ｄが形成されている。そして、半導体基板１０における、ＭＯＳＦＥＴの形成領域には、第二主面１０ｂ側から第一主面１０ａ側の方向に、Ｎ型半導体層１１、Ｐ型拡散層１２、Ｎ型拡散層１３が順番に形成されており、ゲート抵抗の形成領域にはＮ型拡散層１３は形成されておらず、第二主面１０ｂ側から第一主面１０ａ側の方向に、Ｎ型半導体層１１、Ｐ型拡散層１２が順番に形成されている。
【００１３】
半導体基板１０のトレンチ１４は、第一主面１０ａからＮ型拡散層１３、Ｐ型拡散層１２、Ｎ型半導体層１１に渡って形成されており、トレンチ１４の内側表面にはゲート絶縁膜２１が形成され、ゲート絶縁膜２１のさらに内側にゲート電極Ｇが形成されている。これにより、ゲート電極Ｇはゲート絶縁膜２１を挟んでＰ型拡散層１２と向かい合うこととなる。
【００１４】
以上より、ゲート電極Ｇに電圧が印加されると、トレンチ１４の周辺のＰ型拡散層１２に反転層が形成され、ソース電極Ｓに流れた電子は、Ｎ型拡散層１３、Ｐ型半導体層１２の反転層、Ｎ型半導体層１１を経てドレイン電極Ｄへと流れることとなる。ここで、本実施の形態では、半導体基板１０と、ソース電極Ｓと、ゲート電極Ｇと、ドレイン電極Ｄと、ゲート絶縁膜２１とでトレンチ構造の縦型ＭＯＳＦＥＴを構成することとなる。
【００１５】
フィールド絶縁膜２２は、半導体基板１０のＰ型拡散層１２の直上に位置し、そのフィールド絶縁膜２２上に抵抗膜２３が形成される。そのため、抵抗膜２３はフィールド絶縁膜２２によってＰ型拡散層１２と電気的に絶縁されている。そして、抵抗膜２３上には、第一の開口部ＯＰ１と第二の開口部ＯＰ２とを有する絶縁膜２４が形成されている。
【００１６】
絶縁膜２４上には、第一の開口部ＯＰ１を介して抵抗膜２３と接触する第一の抵抗電極Ｒ１と、第二の開口部ＯＰ２を介して抵抗膜２３と接触する第二の抵抗電極Ｒ２とが形成されている。また、第一および第二の抵抗電極Ｒ１、Ｒ２は互いに離間しており、第一の抵抗電極Ｒ１はゲート端子と電気的に接続され、第二の抵抗電極Ｒ２はゲート電極Ｇと電気的に接続されている。
【００１７】
以上より、ゲート端子から第一の抵抗電極Ｒ１に流れた電流は、第一の開口部ＯＰ１、抵抗膜２３、第二の開口部ＯＰ２、第二の抵抗電極Ｒ２を経てゲート電極Ｇに流れることとなる。ここで、抵抗膜２３は、ゲート端子とゲート電極Ｇとの間に設けられ、ゲート電極Ｇに印加される電圧を降下させることによって、サージ電圧によるゲート絶縁膜２１の絶縁破壊からＭＯＳＦＥＴを保護するよう機能する。
【００１８】
また、従来の構成では、ゲート抵抗として機能する抵抗膜を用いることによって、ゲート絶縁膜の絶縁破壊を防ぐことができるものの、フィールド絶縁膜の膜厚を十分に確保しなければ、フィールド絶縁膜の絶縁破壊が発生するおそれがある。具体的には、従来のフィールド絶縁膜２２の膜厚は３２０ｎｍであり、このとき、フィールド絶縁膜２２が絶縁破壊を引き起こす電圧である破壊耐圧は１５００Ｖであった。そして、フィールド絶縁膜２２の膜厚を２００ｎｍ、１５０ｎｍ、１００ｎｍと薄くすると、破壊耐圧が１３００Ｖ、１２００Ｖ、９００Ｖと低下することとなった。
【００１９】
ここで、フィールド絶縁膜２２の絶縁破壊は、フィールド絶縁膜２２と抵抗膜２３との接合面の端部（以下、接合端部と称す）で発生する。第一の抵抗電極Ｒ１にサージ電圧が印加されると、電流は第一の開口部ＯＰ１を通って、抵抗膜２３の外周端側へと流れ、接合端部で電解集中が起こるためである。ここで、外周端とは抵抗膜２３の側面であって、抵抗膜２３の厚さ方向に平行な抵抗膜２３の面を示す。
【００２０】
本実施の形態に係るＭＯＳＦＥＴ型半導体装置１は、抵抗膜２３の外周端と絶縁膜２４の開口部ＯＰ１、ＯＰ２の下層の周囲との間の抵抗膜２３の領域（以下、外縁領域２３ａと称す）におけるシート抵抗値は、前記抵抗膜のその他の領域２３ｂにおけるシート抵抗値よりも大きいことを特徴とする。ここで、外縁領域２３ａは、図５（ａ）に示すように、第一および第二の開口部ＯＰ１、ＯＰ２の下層における抵抗膜２３の領域、および第一の開口部ＯＰ１と第二の開口部ＯＰ２の間の下層における抵抗膜２３の領域とを含まない。つまり、外縁領域２３ａは抵抗膜２３の厚さ方向と垂直な方向における外縁部の領域であり、一端は外周端を含み、他端は第一および第二の開口部ＯＰ１、ＯＰ２の下層の周囲に至っても良いし、下層と外周端との間であっても良い。
【００２１】
その他の領域２３ｂは、外縁領域２３ａよりも内側の抵抗膜２３の領域であって、第一および第二の開口部ＯＰ１、ＯＰ２の下層における抵抗膜２３の領域と、第一の開口部ＯＰ１と第二の開口部ＯＰ２の間の下層における抵抗膜２３の領域とを含む。
【００２２】
これにより、第一の抵抗電極Ｒ１にサージ電圧が印加されても、外縁領域２３ａの高い抵抗によって電圧が降下する。そのため、接合端部で起こる電解集中が緩和され、フィールド絶縁膜の絶縁破壊を抑制することができる。フィールド絶縁膜２２の絶縁破壊を抑制することができるため、フィールド絶縁膜の膜厚を薄くすることができる。
【００２３】
また、外縁領域２３ａにおけるシート抵抗値を、その他の領域２３ｂにおけるシート抵抗値の１０倍以上とすることが好ましい。以下、詳細を述べる。
以下の表１は、外縁領域２３ａにおける電気抵抗値と、フィールド絶縁膜２２の膜厚および破壊耐圧との関係を示す実験結果を示す。なお、この実験方法はＩＥＣ６１０００−４−２に基づく。
【００２４】
【表１】
2015216240.tif 000003
表１によれば、膜厚が一定の場合、外縁領域２３ａにおける電気抵抗値が大きいほど、高い破壊耐圧を維持できることがわかる。従来の構成では、フィールド絶縁膜２２の膜厚は３２０ｎｍで、破壊耐圧は１５００Ｖで、このとき、外縁領域２３ａにおける電気抵抗値は６０Ωであった。
【００２５】
外縁領域２３ａにおける電気抵抗値を６００Ωとすると、フィールド絶縁膜２２の膜厚を１５０ｎｍにまで薄くしても、破壊耐圧１５００Ｖを維持することができる。さらに、フィールド絶縁膜２２の膜厚を１００ｎｍにまで薄くすると、１１００Ｖの破壊耐圧を得ることができ、従来よりも破壊耐圧が低下するが、破壊耐圧の標準値である１０００Ｖを超えることができる。
【００２６】
また、外縁領域２３ａにおける電気抵抗値を１５００Ωとすると、フィールド絶縁膜２２の膜厚を１５０ｎｍにまで薄くしても、破壊耐圧１５００Ｖを維持することができる。さらに、フィールド絶縁膜２２の膜厚を１００ｎｍにまで薄くすると、１３００Ｖの破壊耐圧を得ることができる。そこで、外縁領域２３ａにおける電気抵抗値を６００Ω以上とすることが好ましい。ここで、電気抵抗値Ｒは、以下の式１に示すように、シート抵抗値ＲＳに比例する。
【００２７】
【数１】
2015216240.tif 000004
具体的には、従来の抵抗膜２３のシート抵抗値は１０００Ω／□で一様であり、このとき外縁領域２３ａの電気抵抗値は６０Ωであった。そこで、外縁領域２３ａの他端が第一および第二の開口部ＯＰ１、ＯＰ２の下層の周囲に至る場合、外縁領域２３ａにおけるシート抵抗値のみが１００００Ω／□以上で、その他の領域２３ｂにおけるシート抵抗値の１０倍以上とすると、外縁領域２３ａのシート抵抗値は従来の１０倍以上となるため、外縁領域２３ａにおける電気抵抗値も従来の１０倍以上である６００Ω以上とすることができる。そのため、外縁領域２３ａにおけるシート抵抗値を、その他の領域２３ｂにおけるシート抵抗値の１０倍以上とすることが好ましい。
【００２８】
次に、本発明の実施の形態に係るＭＯＳＦＥＴ型半導体装置の製造方法について、図２を用いて説明する。まず、図２（ａ）に示すように、半導体基板１０内にＮ型半導体層１１ａを形成し、Ｎ型半導体層１１ａの一方の面をエピタキシャル成長させて、Ｎ−型エピタキシャル成長層１１ｂを形成する。このとき、半導体基板１０は、Ｎ＋型シリコン層１１ａとＮ−型エピタキシャル成長層１１ｂとを有するＮ型半導体層１１が形成された構成となる。ここで、半導体基板１０の、Ｎ−型エピタキシャル成長層１１ｂ側の面を第一主面１０ａとし、第一主面１０ａの反対側の面を第二主面１０ｂとする。
【００２９】
次に、図２（ｂ）に示すように、半導体基板１０の第一主面１０ａの全面に、Ｐ型拡散層１２を形成する。具体的には、半導体基板１０の第一主面１０ａの全面に、ボロンのイオン注入を行うことによって、Ｎ−型エピタキシャル成長層１１ｂの上層を反転させて、Ｐ型拡散層１２を得る。
【００３０】
その後、図２（ｃ）に示すように、半導体基板の第一主面１０ａ上の全面に、フィールド絶縁膜２２を形成する。具体的には、半導体基板の第一主面１０ａを熱酸化させることによって形成する。
【００３１】
そして、図２（ｄ）に示すように、ゲート電極を形成する予定の箇所にトレンチ１４を形成する。具体的には、まず、リソグラフィー工程を経てレジストパターンを形成し、レジストパターンをマスクとして、トレンチ１４が形成される直上のフィールド絶縁膜２２をドライエッチする。そして、フィールド絶縁膜２２をマスクとして、半導体基板の第一主面１０ａをドライエッチすることによってトレンチ１４を形成する。その後、トレンチ１４の表面を熱酸化させることにより、ゲート絶縁膜２１としての酸化膜を形成する。ここで、トレンチ１４の幅の寸法精度を向上させるため、フィールド絶縁膜２２の膜厚を薄く形成する。以下、詳細を説明する。
【００３２】
レジストパターンをマスクとして、フィールド絶縁膜２２をドライエッチする際、フィールド絶縁膜２２はテーパー形状となる。そのため、トレンチ１４の幅はレジストパターンの間隔よりも狭くなる。ここで、フィールド絶縁膜２２の膜厚が厚い場合、トレンチ１４の幅とレジストパターンの間隔とで大きなズレが生じることとなり、トレンチ幅の寸法精度が低下する。一方、フィールド絶縁膜２２の膜厚が薄い場合、トレンチ１４の幅とレジストパターンの間隔とのズレを最小限に抑えることができ、トレンチ幅の寸法精度を向上させることができる。
【００３３】
次に、図２（ｅ）に示すように、フィールド絶縁膜２２上に抵抗膜２３を形成し、ゲート電極Ｇをゲート絶縁膜２１の内側に形成する。抵抗膜２３およびゲート電極Ｇの材料は、例えば多結晶シリコンであり、ＣＶＤにより形成することができる。抵抗膜２３については、外縁領域２３ａには不純物をドープせず、その他の領域２３ｂのみに不純物をドープすることが好ましい。以下、詳細を説明する。
【００３４】
抵抗膜２３の材料がシリコンなどの半導体である場合、そのシート抵抗値は不純物のドープ量に依存する。すなわち、不純物のドープ量が多いほど、抵抗膜２３のシート抵抗値は低下する。そのため、抵抗膜２３の外縁領域２３ａに不純物をドープしなければ、抵抗膜２３の外縁領域２３ａにおけるシート抵抗値が高い状態を容易に構成することができる。
【００３５】
そして、図２（ｆ）に示すように、抵抗膜２３上に絶縁膜２４を形成し、その絶縁膜２４に抵抗膜２３を露出する開口部ＯＰ１、ＯＰ２を形成し、半導体基板の第一主面１０ａ上の、ソース電極が形成される予定の箇所におけるフィールド絶縁膜２２を除去する。具体的には、ＣＶＤにより絶縁膜２４を形成し、その後、ドライエッチにより開口部ＯＰ１、ＯＰ２の形成、およびソース電極が形成される予定の箇所におけるフィールド絶縁膜２２の除去を行う。このとき、外縁領域２３ａよりも内側の、その他の領域２３ｂ上に開口部ＯＰ１、ＯＰ２を形成する必要がある。
【００３６】
次に、図２（ｇ）に示すように、フィールド絶縁膜２２を除去した箇所における半導体基板の上層にＮ型拡散層１３を形成する。フィールド絶縁膜２２を除去した箇所にリンのイオン注入を行うことによって、Ｐ型拡散層１２の上層を反転してＮ型拡散層１３を形成する。リンのイオン注入量は、Ｐ型拡散層１２を反転できるように量および濃度を調整する。また、Ｎ型拡散層１３は、Ｎ型半導体層１１の領域までは到達しないようにしておく。
【００３７】
最後に、図２（ｈ）に示すように、ソース電極ＳをＮ型拡散層１３上に形成し、ドレイン電極Ｄを第二主面１０ｂ上の全面に形成し、第一および第二の抵抗電極Ｒ１、Ｒ２を絶縁膜２４上で互いに離間して形成する。このとき、第一および第二の抵抗電極Ｒ１、Ｒ２は絶縁膜２４の開口部ＯＰ１、ＯＰ２を介して抵抗膜２３と接触するように形成する。各電極の材料は例えばアルミニウムであって、スパッタにより形成することができる。
【００３８】
本実施の形態に係るＭＯＳＦＥＴ型半導体装置１によれば、外縁領域２３ａにおけるシート抵抗値が、その他の領域２３ｂにおけるシート抵抗値よりも大きいため、第一の抵抗電極Ｒ１にサージ電圧が印加されても、外縁領域２３ａの高い抵抗によって電圧が降下する。そのため、フィールド絶縁膜２２と抵抗膜２３との接合面の端部で起こる電解集中が緩和され、フィールド絶縁膜２２の絶縁破壊を抑制することができる。したがって、フィールド絶縁膜２２の絶縁破壊を抑制することができるため、フィールド絶縁膜２２の膜厚を薄くすることができる。
（実施の形態２）
次に、実施の形態２に係るＭＯＳＦＥＴ型半導体装置について、図３および図５を用いて説明する。
【００３９】
実施の形態１に係るＭＯＳＦＥＴ型半導体装置１では、抵抗膜２３の外縁領域２３ａにおけるシート抵抗値が、抵抗膜２３のその他の領域２３ｂにおけるシート抵抗値よりも大きい場合を述べたが、実施の形態２に係るＭＯＳＦＥＴ型半導体装置２では、抵抗膜２３のシート抵抗値は従来と同様で一様である。
【００４０】
実施の形態２に係るＭＯＳＦＥＴ型半導体装置２では、抵抗膜２３の外周端から開口部ＯＰ１、ＯＰ２の下層に至るまでの最短距離（以下、外縁距離と称す）Ｌ１´、Ｌ２´が、従来の外縁距離Ｌ１、Ｌ２よりも大きく、また、実施の形態１における外縁領域２３ａは、その一端は外周端を含み、他端が第一および第二の開口部ＯＰ１、ＯＰ２の下層の周囲に至っても良いし、下層と外周端との間であっても良いことを述べたが、実施の形態２における外縁領域は、その一端が抵抗膜２３の外周端であり、他端が第一および第二の開口部ＯＰ１、ＯＰ２の下層の周囲に至るまでの領域を示す。
【００４１】
電気抵抗値Ｒは、上記の式１に示すように、距離Ｌにも比例する。そのため、外縁距離を大きくすることによって、外縁領域における電気抵抗値を高くすることができる。これにより、第一の抵抗電極Ｒ１にサージ電圧が印加されたとしても、外縁領域の高い抵抗によって電圧が降下する。そのため、接合端部で起こる電解集中が緩和され、フィールド絶縁膜２２の絶縁破壊を抑制することができる。これにより、フィールド絶縁膜２２の絶縁破壊を抑制することができるため、フィールド絶縁膜２２の膜厚を薄くすることができる。
【００４２】
前述したように、フィールド絶縁膜２２の絶縁破壊を引き起こす電圧である破壊耐圧は、フィールド絶縁膜２２の膜厚を厚くすると大きくなり、また、外縁距離Ｌ１´、Ｌ２´を大きくすることによっても大きくなる。ここで、破壊耐圧は、実用上の範囲内において、フィールド絶縁膜２２と外縁距離Ｌ１´またはＬ２´との積に依存する。このため、ＭＯＳＦＥＴ型半導体装置の、フィールド絶縁膜２２の膜厚と外縁領域Ｌ１またはＬ２との積を維持すれば、フィールド絶縁膜２２の絶縁破壊を抑制しながら、外縁距離を大きくすることにより、フィールド絶縁膜２２を薄くすることができる。
【００４３】
例えば、従来の抵抗膜２３の外縁距離Ｌ１、Ｌ２は４μｍで、フィールド絶縁膜２２の膜厚は０．４μｍで、外縁領域Ｌ１またはＬ２とフィールド絶縁膜２２の膜厚との積は１．６μｍ２であった。これに対して、本実施の形態に係るＭＯＳＦＥＴでは、外縁距離Ｌ１´、Ｌ２´は、外縁距離Ｌ１´またはＬ２´とフィールド絶縁膜２２との積が１．６μｍ２よりも大きくなる距離とする。すなわち、外縁距離Ｌ１´、Ｌ２´が以下の式２に示す条件を満たす。この式２を満たせば、フィールド絶縁膜２２の絶縁破壊について、従来よりも効果的に抑制することができるため、フィールド絶縁膜２２を薄くすることができる。
【００４４】
【数２】
2015216240.tif 000005
また、従来の外縁距離Ｌ１、Ｌ２は４μｍで、抵抗膜２３の外縁領域における電気抵抗値は６０Ωであった。実施の形態１で述べたように、抵抗膜２３の外縁領域における電気抵抗値は６００Ω以上とすることが好ましく、そのためには、本実施の形態に係る外縁距離Ｌ１´、Ｌ２´が４０μｍ以上であればよい。
【００４５】
なお、実施の形態１および２においては、外縁距離および外縁領域におけるシート抵抗値のいずれか一方を操作することにより、外縁領域における電気抵抗値を制御する場合を述べたが、これら両方を操作することにより、外縁領域における電気抵抗値を制御しても良い。
【００４６】
なお、実施の形態１および２では、半導体基板１０はＮ型半導体層１１、Ｐ型拡散層１２、Ｎ型拡散層１３を有する場合を述べたが、これらのチャネルを全て反転してもよい。すなわち、本実施の形態のＮ型半導体層１１、Ｐ型拡散層１２、Ｎ型拡散層１３に代えて、Ｐ型半導体層、Ｎ型拡散層、Ｐ型拡散層をそれぞれ用いても良い。
【００４７】
また、実施の形態１および２では、トレンチ構造の縦型ＭＯＳＦＥＴを用いる場合を述べたが、これに限られず、プレーナ構造であってもよく、横型であってもよい。例えば、図４に示すＭＯＳＦＥＴ型半導体装置では、半導体基板１０の第一主面１０ａ上にソース電極Ｓ、ゲート絶縁膜２１、ドレイン電極Ｄ、フィールド絶縁膜２２が形成され、ゲート絶縁膜２１上にゲート電極Ｇが形成され、フィールド絶縁膜２２上に抵抗膜２３が形成されている。そして、半導体基板１０における、ソース電極Ｓおよびドレイン電極Ｄの下層領域には、第一主面１０ａ側からＰ型拡散層１２、Ｎ型半導体層１１の順番に形成され、ゲート絶縁膜２１およびフィールド絶縁膜２２の下層領域には、Ｎ型半導体層１１が形成されている。ただし、Ｎ型半導体層１１とＰ型拡散層１２のチャネルを反転させてもよい。なお、Ｎ型拡散層１３およびトレンチ１４は形成されない。
【００４８】
このような構成としても、フィールド絶縁膜２２、抵抗膜２３、絶縁膜２４、開口部ＯＰ１、ＯＰ２、第一及び第二の抵抗電極Ｒ１、Ｒ２の構成を、実施の形態１および２と同様の構成にすれば、実施の形態１および２の場合と同様の効果を奏することができる。例えば、本実施の形態１と同様に、外縁領域２３ａにおけるシート抵抗値を、その他の領域２３ｂにおけるシート抵抗値よりも大きくすれば、第一の抵抗電極Ｒ１にサージ電圧が印加されたとしても、接合端部で起こる電解集中が緩和されるため、フィールド絶縁膜２２の絶縁破壊を抑制することができる。そのため、フィールド絶縁膜２２の絶縁破壊を抑制することができるため、フィールド絶縁膜２２の膜厚を薄くすることができる。
【産業上の利用可能性】
【００４９】
本発明は、フィールド絶縁膜の絶縁破壊を抑制しつつ、フィールド絶縁膜の膜厚を薄くすることができるＭＯＳＦＥＴ型半導体装置であって、ゲート抵抗を有するＭＯＳＦＥＴ型の半導体装置に有用である。
【符号の説明】
【００５０】
１、２    ＭＯＳＦＥＴ型半導体装置
１０    半導体基板
１０ａ    第一主面
１０ｂ    第二主面
１１    Ｎ型半導体層
１１ａ    Ｎ＋型シリコン層
１１ｂ    Ｎ−型エピタキシャル成長層
１２    Ｐ型拡散層
１３    Ｎ型拡散層
１４    トレンチ
２１    ゲート絶縁膜
２２    フィールド絶縁膜
２３    抵抗膜
２３ａ    外縁領域
２３ｂ    その他の領域
２４    絶縁膜
Ｓ    ソース電極
Ｇ    ゲート電極
Ｄ    ドレイン電極
Ｒ１    第一の抵抗電極
Ｒ２    第二の抵抗電極
Ｌ１、Ｌ２、Ｌ１´、Ｌ２´    外縁距離
【図１】
2015216240.tif 000006
【図２】
2015216240.tif 000007
【図３】
2015216240.tif 000008
【図４】
2015216240.tif 000009
【図５】
2015216240.tif 000010
【図６】
2015216240.tif 000011