(57)【要約】【課題】短チャンネル効果を抑制しつつ、オン抵抗を低減することができる窒化物半導体を用いたトランジスタおよびその製造方法を提供する。【解決手段】チャネル層３の半導体を半絶縁性にする遷移金属の不純物を、ゲート電極８下方に対応するチャネル層の部分的な領域３ｂのみにドープした。【選択図】図１
2015099850.tif 000002
【特許請求の範囲】
【請求項１】
電子が走行するチャネル層と、前記チャネル層の上部に設けられ、Ｉｎ、Ａｌ、Ｇａの少なくとも一つおよびＮを含んで構成されて、前記チャネル層内に２次元電子ガスを形成するバリア層とを具備する高電子移動度トランジスタ構造のトランジスタにおいて、
前記チャネル層の半導体を半絶縁性にする遷移金属の不純物を、ゲート電極下方に対応する前記チャネル層の部分的な領域のみにドープしたことを特徴とする窒化物半導体を用いたトランジスタ。
【請求項２】
前記遷移金属の不純物をドープした領域の中心点は、前記ゲート電極の中心に一致することを特徴とする請求項１記載の窒化物半導体を用いたトランジスタ。
【請求項３】
前記遷移金属は、Ｆｅであることを特徴とする請求項１記載の窒化物半導体を用いたトランジスタ。
【請求項４】
前記遷移金属の不純物をドープした領域は、ゲート長の２倍の長さを有することを特徴とする請求項１記載の窒化物半導体を用いたトランジスタ。
【請求項５】
前記遷移金属の不純物のドープ濃度は１Ｅ１７ｃｍ-3であることを特徴とする請求項１記載の窒化物半導体を用いたトランジスタ。
【請求項６】
電子が走行するチャネル層と、前記チャネル層の上部に設けられ、Ｉｎ、Ａｌ、Ｇａの少なくとも一つおよびＮを含んで構成されて、前記チャネル層内に２次元電子ガスを形成するバリア層とを具備する高電子移動度トランジスタ構造のトランジスタの製造方法において、
前記チャネル層にマスクを形成する工程と、
前記チャネル層の半導体を半絶縁性にする遷移金属の不純物を、前記マスクを介して前記チャネル層の部分的な領域のみにイオン注入する工程とを備えることを特徴とする窒化物半導体を用いたトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＧａＮに代表される窒化物半導体を用いた高電子移動度トランジスタ装置（以下、ＨＥＭＴと略す）およびその製造方法に関する。
【背景技術】
【０００２】
例えば、非特許文献１には、チャネル層（ＧａＮ  ｂｕｆｆｅｒ）にＦｅドープされたＧａＮ  ＨＥＭＴが開示されている。このチャネル層（ＧａＮ  ｂｕｆｆｅｒ）は全面にＦｅドープされており、その上層にはバリア層（ＡｌＧａＮ）が結晶成長される。バリア層上には窒化膜（Ｓｉ3Ｎ4）、ソース電極、ゲート電極、ドレイン電極が形成される。
従来のＨＥＭＴの構造上の特徴は、ソース電極とドレイン電極の間の全域に渡ってＦｅが不純物ドープされていることにある。
【０００３】
また、ＧａＮ  ＨＥＭＴは、高出力高周波増幅器やパワースイッチ回路に用いられる。
なお、増幅器やスイッチ回路を高周波化する場合は、これに使用するＨＥＭＴのゲート長を短くする必要がある。すなわち、一般的にゲート長を短くすると、ゲート−ソース間容量Ｃｇｓが低減するか、相互コンダクタンスｇｍが増大することにより、トランジスタの高周波化が期待できる。
【先行技術文献】
【特許文献】
【０００４】
【非特許文献１】Ｖ．Ｄｅｓｍａｒｉｓ，ｅｔ  ａｌ．，“Ｃｏｍｐａｒｉｓｏｎ  ｏｆ  ｔｈｅ  ＤＣ  ａｎｄ  Ｍｉｃｒｏｗａｖｅ  Ｐｅｒｆｏｒｍａｎｃｅ  ｏｆ  ＡｌＧａＮ／ＧａＮ  ＨＥＭＴｓ  Ｇｒｏｗｎ  ｏｎ  ＳｉＣ  ｂｙ  ＭＯＣＶＤ  Ｗｉｔｈ  Ｆｅ−Ｄｏｐｅｄ  ｏｒ  Ｕｎｉｎｔｅｎｔｉｏｎａｌｌｙ  Ｄｏｐｅｄ  ＧａＮ  Ｂｕｆｆｅｒ  Ｌａｙｅｒｓ”，  ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥＳ，  ｖｏｌ．５３，ｎｏ．９，  ｐｐ．２４１３−２４１７，  ２００６．
【発明の概要】
【発明が解決しようとする課題】
【０００５】
増幅器やスイッチ回路の高周波化を図るために、ＧａＮ  ＨＥＭＴのゲート長を１μｍ以下程度まで短くした場合、ドレイン電極から伸びる電気力線がゲート電極で終端しなくなり、ソース電極で終端する。この場合、ピンチオフ電圧が深くなる、いわゆる短チャネル効果が生じる。この短チャネル効果が生じると、所望のゲート電圧およびドレイン電圧でトランジスタがオフ動作しなくなる。
【０００６】
従来では、短チャネル効果を抑制するためにチャネル層へ不純物ドープを行っている。
例えば、非特許文献１に示すように、ソース電極の直下からドレイン電極の直下の全域に渡るバリア層に不純物ドープされている。不純物ドープによってチャネル層のバンドが上がり、短チャネル効果が抑制される。
【０００７】
しかしながら、不純物ドープによってバンドは上がるが、チャネル層の２次元電子ガス濃度が減少するため、ＤＣ動作時のオン抵抗が増大する。また、不純物ドープによってはチャネル層内のトラップが増大するので、ＲＦ動作時にはさらにオン抵抗が増大する。
このように、従来の構造では、短チャネル効果を抑制するためにチャネル層に不純物をドープすると、ＤＣ動作時にオン抵抗が増大するという課題があった。
【０００８】
この発明は、上記のような課題を解決するためになされたもので、短チャンネル効果を抑制しつつ、オン抵抗を低減することができる窒化物半導体を用いたトランジスタおよびその製造方法を得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係る窒化物半導体を用いたトランジスタは、電子が走行するチャネル層と、チャネル層の上部に設けられ、Ｉｎ、Ａｌ、Ｇａの少なくとも一つおよびＮを含んで構成されて、チャネル層内に２次元電子ガスを形成するバリア層とを具備する高電子移動度トランジスタ構造のトランジスタにおいて、チャネル層の半導体を半絶縁性にする遷移金属の不純物を、ゲート電極下方に対応するチャネル層の部分的な領域のみにドープしたことを特徴とする。
【発明の効果】
【００１０】
この発明によれば、短チャンネル効果を抑制しつつ、オン抵抗を低減することができるという効果がある。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１に係るＧａＮ  ＨＥＭＴの構造を示す断面図である。
【図２】ピンチオフ電圧の変化量とＦｅドープ濃度との関係を示す図である。
【図３】オン抵抗とＦｅドープ濃度との関係を示す図である。
【図４】オン抵抗とゲート長に対するチャネル層領域（不純物ドープあり）の長さの比との関係を示す図である。
【図５】オン抵抗、ピンチオフ電圧の変化量およびＦｅドープ濃度との関係を示す図である。
【図６】実施の形態１に係るＧａＮ  ＨＥＭＴの製造工程を示す断面図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
図１は、この発明の実施の形態１に係るＧａＮ  ＨＥＭＴの構造を示す断面図である。図１に示すトランジスタは、基板１、バッファ層２、チャネル層３、バリア層４、絶縁膜層５、ソース電極６、ドレイン電極７およびゲート電極８を備えて構成される。
特に、この発明におけるＧａＮ  ＨＥＭＴのチャネル層３は、不純物がドープされていないチャネル層領域３ａと不純物をドープしたチャネル層領域３ｂの２つの領域で構成される。なお、実際には、素子分離領域および配線などがあるが、この発明の特徴部分とは関連がないため、図１において記載を省略している。また、この発明に係るＧａＮ  ＨＥＭＴは、単体の増幅器として利用されるが、モノシリックマイクロ波集積回路（ＭＭＩＣ）を構成するトランジスタにも適用可能である。
【００１３】
基板１は、サファイア、ＳｉＣ、Ｓｉ、ＧａＮ基板などが用いられる。特に、熱伝導率の良好な半絶縁性ＳｉＣ基板が一般的に利用されるが、半導体基板として非常に一般的なＳｉ基板も価格が安いため、よく用いられている。
バッファ層２は、基板１とチャネル層３の間に挿入される層であり、チャネル層３の結晶性を向上させること、および電子をチャネルに閉じ込めることを目的として、ＡｌＮ、ＡｌＧａＮ、ＧａＮ／ＩｎＧａＮ、ＡｌＮ／ＡｌＧａＮおよびこれらの超格子などの様々な構造が用いられる。
【００１４】
チャネル層３は、トランジスタ動作に必要な電子（電流）が流れる層であり、チャネル層領域３ａ，３ｂはともに同じ半導体材料から形成されている。典型的なチャネル層は、ＧａＮ層であるが、ＩｎＧａＮ、ＡｌＧａＮやこれらの多層構造も使うことができる。
ただし、この発明の構造としては、図１に示すように、ゲート電極８の下方に対応するチャネル層３の部分的な領域であるチャネル層領域３ｂが不純物ドープされており、これ以外の領域となるチャネル層領域３ａには不純物ドープされていない。これが従来構造と大きく異なる点である。なお、不純物には半導体を半絶縁性にする遷移金属であるＦｅやＣが用いられ、この発明の効果は不純物ドープのプロファイルはいかなるものであっても得られる。
【００１５】
バリア層４は、ＡｌＧａＮ単層がよく用いられるが、これ以外にも組成、層厚、不純物濃度の異なる複数のＡｌＧａＮ、ＡｌＧａＮとＧａＮまたはＡｌＮとの組み合わせであっても、この発明の効果は得られる。
また、チャネル層領域３ａおよびチャネル層領域３ｂとバリア層４が接触する界面は、チャネル層領域３ａおよびチャネル層領域３ｂよりもバンドギャップが広いヘテロ接合で形成させる。
【００１６】
絶縁膜層５は、バリア層４上に形成され、バリア層４の表面におけるトラップ数を抑制する役割を有している。この絶縁膜層５は、材料としてＳｉＮだけでなく、ＳｉＯなどのドナーとして機能するＳｉを含む絶縁膜であればよい。Ｓｉを含んでいればドナーとしてバリア層４に電子を供給してバリア層４の表面上のトラップ数を減らすことができる。
図１では、ゲート電極８の下方の一部（左右の横の部分）に絶縁膜層５を有する構造であるが、これがなくてもこの発明の効果は得られる。
【００１７】
ソース電極６およびドレイン電極７は、チャネル層領域３ａ，３ｂ内の電流（電子）をＨＥＭＴの外に取り出す電極である。このため、電極と２次元電子ガスの間に抵抗ができるだけ少なくなるように形成される。
なお、２次元電子ガスは、チャネル層３に形成されている。また、図１では、ソース電極６およびドレイン電極７がバリア層４に接するように形成された例を示したが、直接２次元電子ガスに接するように形成してもよい。さらに、ソース電極６とドレイン電極７の下側にはｎ＋領域を形成してもよい。
【００１８】
ゲート電極８は、バリア層４とショットキー接触する金属を含むように形成され、ゲート電極８の下側の２次元電子ガス濃度を制御することでトランジスタ動作が実現される。
図１において、ゲート電極８の上部、ゲート電極８とソース電極６との間およびゲート電極８とドレイン電極７との間に、それぞれ絶縁膜層５がある構造を示しているが、この構造はなくても、この発明の効果は得られる。
【００１９】
また、ゲート電極８の下面をバリア層４の中に形成する構造（ゲートリセス構造）としてもよい。さらに、チャネル層領域３ａ，３ｂ以外の基板１から絶縁膜層５に至る構成が如何なるものであっても、この発明を適用することができる。
図１において、不純物ドープしていないチャネル層領域３ａの中心は、ゲート電極８の中心Ａと一致しゲート長をＬｇとする。また、不純物をドープしたチャネル層領域３ｂの長さをＬｄとする。
【００２０】
次に、実施の形態１に係るＧａＮ  ＨＥＭＴの構造によって、短チャネル効果を抑制しつつ、ＤＣ動作時のオン抵抗増大を抑えることができる原理について説明する。
一般的に、ＧａＮ  ＨＥＭＴの高周波化のためにゲート長を１μｍ以下程度に短くすると、ドレイン電圧が増大したとき、ドレイン電極から伸びる電気力線がゲート電極で終端しなくなり、ソース電極まで伸びる現象（短チャネル効果）が生じる。
そこで、従来構造では、チャネル層に不純物をドープすることでチャネル層のコンダクションバンドを増大させ、ドレイン電極からの電気力線をゲート電極で終端させ、ゲート電極の制御性を向上させていた。これにより、ゲート長が１μｍ以下の短ゲート構造であってもドレイン電圧を例えば５Ｖから３０Ｖに変化させたときのピンチオフ電圧の変化を小さく抑えることができ、短チャネル効果を抑制することができる。
しかしながら、その一方で不純物をドープすることによりコンダクションバンドが増大するので、チャネル層の２次元電子ガス濃度が減少して、ＤＣ動作時のオン抵抗Ｒｏｎが増大するというディメリットも生じる。
【００２１】
また、従来の構造では、チャネル層の全域に不純物がドープされている。この場合は、不純物ドープによってチャネル層全域にトラップが形成され、ゲート電圧やドレイン電圧に応じて電荷状態（正、中性、負）が変わる。トラップの電荷状態に応じて、チャネルのポテンシャルが変わるため、２次元電子ガス濃度が増減する。トラップの荷電状態の変化は電圧の変化に追従できないため、出力は、入力信号の変化に追従できず（動作時の寄生抵抗増加）、正常なトランジスタ動作が妨げられる。
これは、電圧が急激に変化する高周波での動作やステップ的に電圧が変わるスイッチング動作時に顕著に観察される。一般的に、このトラップは、２次元電子ガスを減少させるため、トラップによってＲＦ動作時のオン抵抗が増加する。
従来構造は、トラップがチャネル層全域に形成されるため、トラップの影響が大きい。
これに対して、この発明における構造では、チャネル層３に不純物をドープしない領域（チャネル層領域３ａ）が含まれるため、トラップの影響が従来構造に比し低減されて、ＲＦ動作時のオン抵抗の増大を防ぐことができる。
【００２２】
上述した原理をデバイスシミュレーションで検証した結果について説明する。
本発明として図１の構造のトランジスタと、従来構造として図１のチャネル層３の全域に不純物をドープしたトランジスタを対象とし、ドレイン電圧が５Ｖのときと３０Ｖのときのピンチオフ電圧Ｖｐの変化量ΔＶｐおよびオン抵抗Ｒｏｎを計算した。なお、ΔＶｐが小さいと短チャネル効果が小さいことを意味する。また、ピンチオフ電圧はドレイン電流が０．１ｍＡ／ｍｍのときのゲート電圧と定義する。さらに不純物をドープしたチャネル層領域３ｂの長さＬｄは０．３μｍ、ゲート長Ｌｇは０．１５μｍとし、バリア層４は、ＡｌＧａＮで構成し、Ａｌ組成０．２３で層厚２０ｎｍとした。不純物はＦｅを使用し、Ｆｅのドープ濃度のプロファイルは、従来構造がチャネル層の全域で一様であり、図１の構造ではチャネル層領域３ｂで一様とした。
【００２３】
図２は、ピンチオフ電圧Ｖｐの変化量ΔＶｐとＦｅドープ濃度との関係を示す図であり、黒菱形のプロットが従来構造、黒四角のプロットが本発明の構造を示している。また、図３は、オン抵抗ＲｏｎとＦｅドープ濃度との関係を示す図であり、同様に黒菱形のプロットが従来構造、黒四角のプロットが本発明の構造を示している。図２において、従来構造と本発明の構造のどちらの構造においても、Ｆｅドープ濃度が増大するとピンチオフ電圧の変化量ΔＶｐが低減していることが分かる。一方、図３において、Ｆｅドープ濃度が増大すると、従来構造はオン抵抗Ｒｏｎが増大するのに対し、本発明の構造ではオン抵抗Ｒｏｎの増大が抑えられている。このことから、本発明の構造においては短チャネル効果を抑えつつ、オン抵抗Ｒｏｎを低減できる。
なお、上述した原理検証のためのデバイスシミュレーションでは不純物ドープにＦｅを用いたが、半導体を半絶縁性にする遷移金属であればよい。
【００２４】
次に、本発明の構造において、ゲート長Ｌｇに対して不純物ドープしたチャネル層領域３ｂの長さＬｄを２倍にした場合について説明する。
図４は、オン抵抗Ｒｏｎとゲート長Ｌｇに対するチャネル層領域３ｂの長さＬｄの比との関係を示す図であり、黒菱形のプロットが従来構造、黒四角のプロットが本発明の構造を示している。図４に示す結果は、本発明構造において、ゲート長Ｌｇに対するチャネル層領域３ｂの長さＬｄの比と、オン抵抗Ｒｏｎおよびピンチオフ電圧Ｖｐの変化量ΔＶｐの関係をデバイスシミュレーションで計算したものである。なお、Ｆｅドープ濃度は１Ｅ１７ｃｍ-3に固定した。
【００２５】
図４から明らかなように、Ｌｇに対するＬｄの比が低減するにつれてＲｏｎが低減される。一方、ΔＶｐに関して、Ｌｇに対するＬｄの比が２以上であればΔＶｐは一定であるが、２未満になるとΔＶｐは急激に増大する。
このことから、本発明の構造において、ゲート長Ｌｇに対してチャネル層領域３ｂの長さＬｄが２倍になるとき、ΔＶｐの増大を抑えつつ、最もオン抵抗Ｒｏｎを低減できると考えられる。なお、原理検証のためのデバイスシミュレーションでは不純物ドープにＦｅを用いたが、半導体を半絶縁性にする遷移金属であればよい。
【００２６】
図５は、オン抵抗Ｒｏｎ、ピンチオフ電圧Ｖｐの変化量ΔＶｐおよびＦｅドープ濃度との関係をデバイスシミュレーションで計算した結果を示す図であり、黒菱形のプロットが従来構造、黒四角のプロットが本発明の構造を示している。Ｌｇに対するＬｄの比は２に固定した。図５から明らかなように、Ｆｅドープ濃度が低減するにつれてオン抵抗Ｒｏｎが低減する。一方、ΔＶｐに関して、Ｆｅドープ濃度が１Ｅ１７ｃｍ-3以上であれば、ΔＶｐは一定であるが、１Ｅ１７ｃｍ-3未満になるとΔＶｐは急激に増大する。
このことから、本発明の構造においてＦｅドープ濃度が１Ｅ１７ｃｍ-3になるとき、ΔＶｐの増大を抑えつつ、最もオン抵抗Ｒｏｎを低減できると考えられる。
なお、原理検証のためのデバイスシミュレーションでは不純物ドープにＦｅを用いたが、半導体を半絶縁性にする遷移金属であればよい。
【００２７】
次に、実施の形態１に係るＧａＮ  ＨＥＭＴの製造方法について説明する。
図６は、この実施の形態１に係るＧａＮ  ＨＥＭＴの製造工程を示す断面図であって、図６（ａ）から図６（ｈ）へ工程が進むものとする。
まず、図６（ａ）に示す工程で、基板１の上にバッファ層２およびチャネル層３を形成する。これらの形成にはＭＯＣＶＤ法またはＭＢＥ法を用いることができる。ここまでの製造方法は、従来構造と同じである。
次に、チャネル層３に部分的に不純物をイオン注入するため、図６（ｂ）に示す工程でチャネル層領域３ｂとなる領域が開口したレジストなどのマスク１００を形成する。
そして、図６（ｃ）に示す工程でイオン注入により不純物をドープしてチャネル層領域３ｂを形成する。この後、マスク１００を除去する。
【００２８】
次に、図６（ｄ）に示す工程で、再度ＭＯＣＶＤ、ＭＢＥ法を用いて上層にバリア層４を成長させる。この後、その上層に絶縁膜層５を形成する。絶縁膜層５の材料は、ＳｉＮやＳｉＯが典型的であるが、Ｓｉを含む絶縁膜であれば他の材料であってもよい。また、絶縁膜層５の形成方法は、様々な方法（ｃａｔ−ＣＶＤ、プラズマＣＶＤ、スパッタなど）がある。
【００２９】
続いて図６（ｅ）に示す工程でソース電極６およびドレイン電極７を形成する。
レジストやＳｉＯなどのマスクにソース電極６およびドレイン電極７に対応する部分が開口したマスク（レジストあるいはＳｉＯなど）を用いてエッチングすることで、ソース電極６およびドレイン電極７に対応する部分の絶縁膜層５を除去する。
この後、除去部分にＴｉ／Ａｌ／Ｎｉ／Ａｕ、Ｔｉ／Ａｌなどの金属層を形成して熱処理することで、ソース電極６およびドレイン電極７が完成する。この工程において、Ｓｉイオンなどのドーパントを注入し、電気的に活性化する熱処理を追加することも可能である。
【００３０】
次に、図６（ｆ）に示す工程で、ゲート電極８を形成する領域に開口を持ったパターンを写真製版によってレジスト９で形成し、エッチングによりゲート電極８を形成する領域の絶縁膜層５を除去する。また、この工程でバリア層４の一部（場合によっては全て）を除去するとリセスゲート構造を形成することができる。
【００３１】
この後、図６（ｇ）に示す工程において、写真製版でゲート部分に開口を持ったパターンをレジスト９で形成する。そして、ショットキー特性を持つ金属を蒸着し、レジストを除去することで（リフトオフ）、図６（ｈ）に示すような構造のトランジスタを形成することができる。なお、金属の蒸着には、ＥＢ（電子ビーム）蒸着やスパッタ法を使用することができる。以後、保護膜や配線、ビアホール配線、容量、抵抗等を必要に応じて作製するが、ここでは省略する。
【００３２】
以上のように、この実施の形態１によれば、チャネル層３の半導体を半絶縁性にする遷移金属の不純物を、ゲート電極８下方に対応するチャネル層の部分的な領域３ｂのみにドープしたので、短チャンネル効果を抑制しつつオン抵抗Ｒｏｎを低減することができる。
【００３３】
また、この実施の形態１によれば、遷移金属の不純物をドープした領域３ｂはゲート長Ｌｇの２倍の長さを有するので、２倍の長さ未満の場合と比較して、さらに短チャンネル効果を抑制しつつオン抵抗Ｒｏｎを低減することができる。
【００３４】
さらに、この実施の形態１によれば、不純物のドープ濃度が１Ｅ１７ｃｍ-3であるので、１Ｅ１７ｃｍ-3未満の場合と比較して、さらに短チャンネル効果を抑制しつつオン抵抗Ｒｏｎを低減することができる。
【００３５】
さらに、この実施の形態１によれば、チャネル層３にマスク１００を形成する工程と、チャネル層３の半導体を半絶縁性にする遷移金属の不純物を、マスク１００を介してチャネル層の部分的な領域のみにイオン注入する工程とを備える。これにより、チャネル層３に不純物を部分的にドープしたチャネル層領域３ｂを簡易に形成することができる。
【００３６】
なお、本発明はその発明の範囲内において、実施の形態の任意の構成要素の変形、もしくは実施の形態の任意の構成要素の省略が可能である。
【符号の説明】
【００３７】
１  基板、２  バッファ層、３  チャネル層、３ａ，３ｂ  チャネル層領域、４  バリア層、５  絶縁膜層、６  ソース電極、７  ドレイン電極、８  ゲート電極、９  レジスト、１００  マスク。
【図１】
2015099850.tif 000003
【図２】
2015099850.tif 000004
【図３】
2015099850.tif 000005
【図４】
2015099850.tif 000006
【図５】
2015099850.tif 000007
【図６】
2015099850.tif 000008