(57)【要約】【課題】非有効画素の出力信号の混合を行う画素構成において、非有効画素行の行数を削減し、チップ面積を小型化すること。【解決手段】入射された光の光量に依存しない信号を出力する非有効画素を含む第１乃至第３の非有効画素行を有する第１の画素領域と、入射された光の光量に依存する信号を出力する開口画素を含む複数の有効画素行を有する第２の画素領域とを備える画素アレイと、第１の非有効画素行の非有効画素から出力される信号と、第２の非有効画素行の非有効画素から出力される信号と、を混合し、第１の非有効画素行の非有効画素から出力される信号と、第３の非有効画素行の非有効画素から出力される信号と、を混合し、第２の画素領域に含まれる複数の有効画素行の開口画素から出力される信号同士を混合する混合手段とを備える。【選択図】図１
2015213245.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された複数の画素を含む画素アレイと、
前記複数の画素から出力される信号を混合する混合手段とを備える固体撮像装置であって、
前記画素アレイは、
入射された光の光量に依存しない信号を出力する非有効画素を含む第１乃至第３の非有効画素行を有する第１の画素領域と、
入射された光の光量に依存する信号を出力する開口画素を含む複数の有効画素行を有する第２の画素領域と
を備え、
前記混合手段は、
前記第１の非有効画素行の非有効画素から出力される信号と、前記第２の非有効画素行の非有効画素から出力される信号と、を混合し、
前記第１の非有効画素行の非有効画素から出力される信号と、前記第３の非有効画素行の非有効画素から出力される信号と、を混合し、
前記第２の画素領域に含まれる複数の有効画素行の開口画素から出力される信号同士を混合する
ことを特徴とする固体撮像装置。
【請求項２】
前記第２及び第３の非有効画素行は、前記非有効画素として、オプティカルブラック画素及びＮｕｌｌ画素の少なくとも一方を含むことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第１の非有効画素行は、前記非有効画素として、オプティカルブラック画素及びＮｕｌｌ画素の少なくとも一方を含むことを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項４】
前記第１の非有効画素行は、開口画素を含み、
前記第１の非有効画素行は、前記第２の非有効画素行と第３の非有効画素行との間の行に配置されており、
前記混合の際に、前記第１の非有効画素行の開口画素から出力される信号は、入射された光の光量に依存しないことを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項５】
前記各画素はフローティングディフュージョンを含み、
前記画素アレイはフローティングディフュージョンの間に接続されるトランジスタを含み、前記トランジスタがオンにされることにより、前記フローティングディフュージョンが相互に接続されて信号の混合が行われることを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記画素アレイは列に沿った方向に並ぶ各画素に共通に接続される列信号線をさらに備え、
前記複数の画素から信号が前記列信号線に出力されることにより、信号の混合が行われることを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
【請求項７】
請求項１乃至６のいずれか１項に記載の固体撮像装置を備えることを特徴とする撮像システム。
【請求項８】
入射された光の光量に依存しない信号を出力する非有効画素を含む第１乃至第３の非有効画素行を有する第１の画素領域と、入射された光の光量に依存する信号を出力する開口画素を含む複数の有効画素行を有する第２の画素領域とを有する、行列状に配置された複数の画素を含む画素アレイを備える固体撮像装置において、前記複数の画素から出力される信号を混合する方法であって、
前記第１の非有効画素行の非有効画素から出力される信号と、前記第２の非有効画素行の非有効画素から出力される信号と、を混合し、
前記第１の非有効画素行の非有効画素から出力される信号と、前記第３の非有効画素行の非有効画素から出力される信号と、を混合し、
前記第２の画素領域に含まれる複数の有効画素行の開口画素から出力される信号同士を混合する
ことを特徴とする方法。
【請求項９】
前記画素アレイは列に沿った方向に並ぶ各画素に共通に接続される列信号線をさらに備え、
前記複数の画素から並行して信号が前記列信号線に出力されることにより、信号の混合が行われる
ことを特徴とする請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置に関するものである。
【背景技術】
【０００２】
特許文献１には、固体撮像装置における画素信号の読み出し方法に関して、撮像領域の複数行のソースフォロワ回路を並行して動作させ、複数のソースフォロワ回路の出力を列信号線上で平均（以後、混合と記載）化することが開示されている。この方法によれば、読み出す画素数を削減した場合でも、偽信号の発生を抑制できる旨が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−９７６４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１には、撮像領域以外の非有効画素行から出力される画素信号の混合については記載されていない。垂直ＯＢ画素（オプティカルブラック画素）部、Ｎｕｌｌ画素部等の非有効画素行においても撮像領域と同様の混合を行うような構成を採用した場合、混合のために非有効画素行の行数を多くする必要がある。そのため、非有効画素領域の占有面積が増大し、チップ面積が増大する。
【０００５】
本発明は、上述した課題に鑑みてなされたものであって、非有効画素の出力信号の混合を行う画素構成において、非有効画素行の行数を削減し、チップ面積を小型化することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る固体撮像装置は、行列状に配置された複数の画素を含む画素アレイと、複数の画素から出力される信号を混合する混合手段とを備える固体撮像装置であって、画素アレイは、入射された光の光量に依存しない信号を出力する非有効画素を含む第１乃至第３の非有効画素行を有する第１の画素領域と、入射された光の光量に依存する信号を出力する開口画素を含む複数の有効画素行を有する第２の画素領域とを備え、混合手段は、第１の非有効画素行の非有効画素から出力される信号と、第２の非有効画素行の非有効画素から出力される信号と、を混合し、第１の非有効画素行の非有効画素から出力される信号と、第３の非有効画素行の非有効画素から出力される信号と、を混合し、第２の画素領域に含まれる複数の有効画素行の開口画素から出力される信号同士を混合することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、非有効画素の出力信号の混合を行う画素構成において、非有効画素行の行数を削減し、チップ面積を小型化することができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る固体撮像装置の構成を示す図である。
【図２】第１の実施形態に係る周辺回路部の回路構成を示す図である。
【図３】第１の実施形態に係る垂直ＯＢ及び周辺回路部の駆動方法を示すタイミングチャートである。
【図４】第１の実施形態に係る開口画素部の回路構成を示す図である。
【図５】第１の実施形態に係る開口画素部の駆動方法を示すタイミングチャートである。
【図６】垂直ＯＢ画素の信号の混合を行わない場合における、垂直ＯＢ画素部と開口画素部の出力電圧の関係を示すグラフである。
【図７】第２の実施形態に係る固体撮像装置の構成を示す図である。
【図８】第３の実施形態に係る固体撮像装置の構成を示す図である。
【図９】第３の実施形態に係る垂直ＯＢ画素部の駆動方法を示すタイミングチャートである。
【図１０】第４の実施形態に係る固体撮像装置の構成を示す図である。
【図１１】第４の実施形態に係る開口画素部の駆動方法を示すタイミングチャートである。
【図１２】第５の実施形態に係る撮像システムの構成を示すブロック図である。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
図１は、第１の実施形態に係る固体撮像装置の構成を示す図である。固体撮像装置は、複数の画素が行列状に配置された画素アレイ１と、画素アレイ１から信号を読み出す周辺回路部４とを備える。画素アレイ１は、開口画素部１１、Ｎｕｌｌ画素部１０、垂直ＯＢ画素（オプティカルブラック画素）部２を備える。
【００１０】
開口画素部１１は複数の開口画素を含み、各開口画素は入射した光を電荷に変換する光電変換素子としてフォトダイオードを含む。開口画素の出力信号は外部から入射される光量に依存して変化する。Ｎｕｌｌ画素部１０は、フォトダイオードを有しないＮｕｌｌ画素を含み、Ｎｕｌｌ画素から出力される信号は列ごとの出力ばらつきの補正に用いられる。Ｎｕｌｌ画素はフォトダイオードを有しないため、Ｎｕｌｌ画素の出力信号は外部から入射される光量に依存しない。垂直ＯＢ画素部２は、アルミニウムなどの遮光膜で覆われたフォトダイオードを有するＯＢ画素を含む。ＯＢ画素から出力される信号は暗電流によるノイズの補正に用いられる。ＯＢ画素は、遮光膜で覆われているため、外部から入射した光はフォトダイオードに到達しない。よって、ＯＢ画素の出力信号も外部から入射される光量に依存しない。
【００１１】
以上述べたように、開口画素部１１の各行は主に画像信号を取得するために用いられる有効画素行で構成されており、垂直ＯＢ画素部２及びＮｕｌｌ画素部１０の各行は主にノイズ補正に用いられる非有効画素行で構成されている。非有効画素行からは画像信号が出力されないので、垂直ＯＢ画素部２及びＮｕｌｌ画素部１０は画素アレイの外周に配置することが好適である。
【００１２】
垂直ＯＢ画素部２は複数の画素行９−１、９−２・・・９−ｎ１、９−ｎ２を有する。各画素行９−１、９−２・・・９−ｎ１、９−ｎ２は複数の単位画素３を有する。各単位画素３は２つのフォトダイオードＤ１、Ｄ２を含む。なお、図１には４行２列分の単位画素が例示されているが、実際にはさらに多数の単位画素３を配列することが可能である。
【００１３】
単位画素３は、フォトダイオードＤ１、Ｄ２、転送トランジスタＭｄ１、Ｍｄ２、リセットトランジスタＭｃ、増幅トランジスタＭｂ、選択トランジスタＭａを備える。各トランジスタは、Ｎ型又はＰ型のＭＯＳＦＥＴで構成される。以下、各トランジスタはＮ型であるものとして説明する。転送トランジスタＭｄ１、Ｍｄ２、リセットトランジスタＭｃ及び選択トランジスタＭａのゲート端子には行ごとに共通化された接続線を介して制御信号が入力される。例えば、１行目の画素行９−１において、各トランジスタＭｄ１、Ｍｄ２、Ｍｃ、Ｍａのゲート端子には制御信号φＴＸ１１、φＴＸ１２、φＲＥＳ１、φＳＥＬ１がそれぞれ入力される。
【００１４】
フォトダイオードＤ１、Ｄ２は、転送トランジスタＭｄ１、Ｍｄ２のソース端子にそれぞれ接続され、転送トランジスタＭｄ１、Ｍｄ２のドレイン端子は、増幅トランジスタＭｂの入力ノードＮＦに接続される。入力ノードＮＦにはフローティングディフュージョン（ＦＤ）領域が構成されており、フォトダイオードから電荷を転送することができる。入力ノードＮＦは、さらにリセットトランジスタＭｃのソース端子及び増幅トランジスタＭｂのゲート端子に接続される。リセットトランジスタＭｃのドレイン端子及び増幅トランジスタＭｂのドレイン端子には電源電圧が供給される。増幅トランジスタＭｂのソース端子は選択トランジスタＭａのドレイン端子に接続され、選択トランジスタＭａのソース端子は列信号線５を介して周辺回路部４に接続される。単位画素３は列方向に並ぶ２つのフォトダイオードＤ１、Ｄ２を含むので、各画素行９−１、９−２・・・９−ｎ１、９−ｎ２はそれぞれ２行のフォトダイオード行を含んでいる。以降、フォトダイオードＤ１からなる行をＤ１行、フォトダイオードＤ２からなる行をＤ２行と呼ぶ。列方向とは、列に沿った方向のことを意味する。
【００１５】
リセットトランジスタＭｃがオンになると、入力ノードＮＦには電源電圧が供給され、入力ノードＮＦの電圧がリセットされる。このとき、選択トランジスタＭａがオンであれば、入力ノードＮＦのリセット状態に対応する電圧が列信号線５に出力される。このリセット状態に対応する電圧をリセット電圧と呼ぶ。その後、リセットトランジスタＭｃがオフになり、例えば転送トランジスタＭｄ１がオンになると、フォトダイオードＤ１に蓄積された電荷が入力ノードＮＦに転送され、転送された電荷に対応する電圧が列信号線５に出力される。このような入力ノードＮＦに転送された電荷に基づく電圧を輝度電圧と呼ぶ。以上のように、単位画素３は、リセット電圧と輝度電圧の２種類の電圧信号を出力できる。後段の回路において輝度電圧とリセット電圧の差分を取得することにより、リセットノイズ等の各画素が有するノイズを除去することが可能となる。
【００１６】
図２は、第１の実施形態に係る周辺回路部４の回路構成を示す図である。周辺回路部４は、複数の列読み出し回路６と、差動入出力端子を有する差動チップ外出力回路ＭＡとを備える。列読み出し回路６は画素アレイ１の列ごとに備えられ、各列の列読み出し回路６の出力はリセット電圧用水平信号線７及び輝度電圧用水平信号線８にそれぞれ接続される。各列の列読み出し回路６には、各列の列信号線５からリセット電圧及び輝度電圧が入力される。列読み出し回路６は、リセット電圧及び輝度電圧を読み出して、リセット電圧用水平信号線７にリセット電圧を出力し、輝度電圧用水平信号線８に輝度電圧を出力する。リセット電圧及び輝度電圧は、差動チップ外出力回路ＭＡに入力され、差動電圧信号として差動出力端子ＯＵＴＰ、ＯＵＴＮから周辺回路部４の外部に出力される。
【００１７】
列読み出し回路６は、リセット電圧及び輝度電圧を読み出し、増幅するための回路素子として、列電流源Ｉｂ、ゲインアンプＧＡ、スイッチＳＧ、入力容量Ｃｉ及びフィードバック容量Ｃｆを備える。さらに、列読み出し回路６は、その後段にリセット電圧を増幅及び保持する回路素子として、リセット電圧用容量ＣＮ１、第２リセット電圧用容量ＣＮ２、リセット電圧用アンプＡＮ及びスイッチＳＮ１、ＳＢＮ、ＳＳＮ、ＳＮ２、ＳＮ３１を備える。また、列読み出し回路６は、輝度電圧を増幅及び保持する回路素子として、輝度電圧用容量ＣＰ１、第２輝度電圧用容量ＣＰ２、輝度電圧用アンプＡＰ及びスイッチＳＰ１、ＳＢＰ、ＳＳＰ、ＳＰ２、ＳＰ３１を備える。
【００１８】
列信号線５は入力容量Ｃｉの一端に接続される。列電流源Ｉｂは列信号線５に接続されており、単位画素３から出力されるリセット電圧及び輝度電圧を入力容量Ｃｉに充電させるための電流負荷として機能する。ゲインアンプＧＡは反転入力端子、非反転入力端子及び出力端子を有する演算増幅器であり、ゲインアンプＧＡの反転入力端子には入力容量Ｃｉの他端が接続される。ゲインアンプＧＡの非反転入力端子には基準電圧Ｖｒｅｆが入力される。ゲインアンプＧＡの反転入力端子と出力端子の間にはフィードバック容量Ｃｆが接続される。ゲインアンプＧＡの反転入力端子と出力端子の間には、さらにスイッチＳＧが接続されており、スイッチＳＧとフィードバック容量Ｃｆとは並列接続の関係となっている。スイッチＳＧは制御信号φＳＧによってオン又はオフに制御される。
【００１９】
ゲインアンプＧＡの後段にはリセット電圧を増幅及び保持する回路と、輝度電圧を増幅及び保持する回路とが並列に接続されている。両者の回路は同様の回路構成となっているため、リセット電圧を増幅及び保持する回路の構成のみを説明する。
【００２０】
ゲインアンプＧＡの出力端子はスイッチＳＮ１の一端に接続され、スイッチＳＮ１の他端はスイッチＳＢＮの一端及びリセット電圧用容量ＣＮ１の一端と接続されている。リセット電圧用アンプＡＮも演算増幅器であり、リセット電圧用容量ＣＮ１の他端はリセット電圧用アンプＡＮの反転入力端子及びスイッチＳＳＮの一端に接続される。リセット電圧用アンプＡＮの非反転入力端子にはクランプ電圧ＶＣＬＡＭＰが入力される。スイッチＳＢＮ、ＳＳＮの他端は、リセット電圧用アンプＡＮの出力端子及びスイッチＳＮ２の一端と接続される。スイッチＳＮ２の他端は、第２リセット電圧用容量ＣＮ２の一端及びスイッチＳＮ３１の一端に接続される。第２リセット電圧用容量ＣＮ２の他端は接地されている。スイッチＳＮ３１の他端は、列読み出し回路６の第１の出力端子であり、リセット電圧用水平信号線７を介して差動チップ外出力回路ＭＡの非反転入力端子に接続される。スイッチＳＮ１、ＳＢＮ、ＳＳＮ、ＳＮ２、ＳＮ３１は、それぞれ制御信号φＳＮ１、φＳＢＮ、φＳＳＮ、φＳＮ２、φＳＮ３１によりオン又はオフに制御される。
【００２１】
輝度電圧を増幅及び保持する回路も同様の回路構成を有し、その出力である第２の出力端子は輝度電圧用水平信号線８を介して差動チップ外出力回路ＭＡの反転入力端子に接続される。
【００２２】
図３は、第１の実施形態に係る垂直ＯＢ画素部２及び周辺回路部４の駆動方法を示すタイミングチャートである。本タイミングチャートでは、垂直ＯＢ画素部２からリセット電圧及び輝度電圧を読み出すための駆動方法が示されている。垂直ＯＢ画素部２のフォトダイオードＤ１、Ｄ２は遮光膜で覆われているため、出力される輝度電圧は、光が入射していないときに発生する電圧、すなわち、暗電流によって発生する電圧（以下、暗電圧と呼ぶ）である。なお、以下の説明において、全てのスイッチ及びトランジスタは制御信号の電圧がハイレベルのときにオンになり、ローレベルのときにオフになるものとする。
【００２３】
時刻ｔ０から時刻ｔ１３は、垂直ＯＢ画素部２の画素行９−１、９−ｎ１、９−ｎ２内のＤ１行からリセット電圧及び暗電圧の読み出しを行う期間である。
【００２４】
時刻ｔ０において、制御信号φＳＥＬ１、φＳＥＬ３、φＳＥＬ４がハイレベルになり、選択トランジスタＭａがオンになる。これにより、垂直ＯＢ画素部２の画素行９−１、９−ｎ１、９−ｎ２が選択される。これと同時にφＳＧもハイレベルになり、スイッチＳＧがオンになる。ゲインアンプＧＡの非反転入力端子が出力端子に接続され、ボルテージフォロワ回路になるため、出力端子の電圧は基準電圧Ｖｒｅｆとなる。また、制御信号φＳＢＮ、φＳＢＰがローレベルになり、スイッチＳＢＮ、ＳＢＰがオフになる。さらに、制御信号φＳＳＮ、φＳＳＰがハイレベルになり、スイッチＳＳＮ、ＳＳＰがオンになる。これらの動作により、リセット電圧用アンプＡＮと輝度電圧用アンプＡＰはサンプリングモード、すなわち、リセット電圧用容量ＣＮ１と輝度電圧用容量ＣＰ１に信号が書き込み可能な状態となる。また、同時にφＳＮ１とφＳＰ１がハイレベルになり、スイッチＳＮ１、ＳＰ１がオンになるため、ゲインアンプから出力される基準電圧Ｖｒｅｆがリセット電圧用容量ＣＮ１と輝度電圧用容量ＣＰ１に書き込まれる。
【００２５】
時刻ｔ１において、制御信号φＲＥＳ１、φＲＥＳ３、φＲＥＳ４がローレベルになり、画素行９−１、９−ｎ１及び９−ｎ２のリセットトランジスタＭｃがオフになる。これにより、入力ノードＮＦが浮遊状態になる。
【００２６】
時刻ｔ２において、制御信号φＳＮ１、φＳＰ１がローレベルになり、スイッチＳＮ１、ＳＰ１がオフとなる。これにより、リセット電圧用容量ＣＮ１と輝度電圧用容量ＣＰ１への基準電圧Ｖｒｅｆの書き込みが完了する。
【００２７】
時刻ｔ３において、制御信号φＳＧがローレベルになり、スイッチＳＧがオフとなる。これにより、ゲインアンプＧＡの反転入力端子と出力端子がフィードバック容量Ｃｆを介して接続され増幅回路を構成する。このとき、ゲインアンプＧＡによる増幅回路のゲインは（Ｃｉ／Ｃｆ）となる。
【００２８】
時刻ｔ４において、制御信号φＳＮ１がハイレベルになり、スイッチＳＮ１がオンとなる。単位画素３のリセット電圧の、リセット電圧用容量ＣＮ１への書き込みが開始される。その後、時刻ｔ５において、制御信号φＳＮ１がローレベルになり、スイッチＳＮ１がオフになる。これにより、リセット電圧用容量ＣＮ１へのリセット電圧の書き込みが完了する。
【００２９】
時刻ｔ６において、制御信号φＳＰ１がハイレベルになり、スイッチＳＰ１がオンになる。これにより、単位画素３の入力ノードＮＦの電圧の、輝度電圧用容量ＣＰ１への書き込みが開始される。
【００３０】
時刻ｔ７において、制御信号φＴＸ１１、φＴＸ３１及びφＴＸ４１がハイレベルになり、単位画素３の転送トランジスタＭｄ１がオンになる。このとき、暗電流によってフォトダイオードＤ１に蓄積された電子が、入力ノードＮＦに転送され、入力ノードＮＦの電圧はフォトダイオードＤ１の蓄積電荷量に応じて低下する。時刻Ｔ７では、制御信号φＳＥＬ１、φＳＥＬ３、φＳＥＬ４がハイレベルであるため、画素行９−１、９−ｎ１及び９−ｎ２が選択されている。したがって、これら３つの画素行からの画素信号が並行して列信号線５上に出力されることにより、画素信号が列信号線５上で混合され、その電圧が輝度電圧用容量ＣＰ１に書き込まれる。なお、本明細書において「混合」とは、信号として出力される電荷、電圧、電流等を複数個加算又は平均する動作を指す。また、「混合」は、単純加算及び単純平均だけではなく、各信号に所定の比率の重み付けをしてから加算又は平均を行う、加重加算及び加重平均を含むものとする。
【００３１】
時刻ｔ８において、制御信号φＴＸ１１、φＴＸ３１及びφＴＸ４１がローレベルになり、単位画素３の転送トランジスタＭｄ１がオフになり、フォトダイオードＤ１に蓄積された電子の、入力ノードＮＦへの転送が完了する。
【００３２】
時刻ｔ９において、制御信号φＳＰ１がローレベルになり、スイッチＳＰ１がオフとなる。輝度電圧用容量ＣＰ１への暗電圧の書き込みが完了する。
【００３３】
時刻ｔ１０において、制御信号φＲＥＳ１、φＲＥＳ３、φＲＥＳ４がハイレベルになり、リセットトランジスタＭｃがオンとなる。入力ノードＮＦにはリセットトランジスタＭｃを介して電源電圧が供給され、入力ノードＮＦの浮遊状態が終わる。同時に、制御信号φＳＢＮ、φＳＢＰがハイレベルとなり、スイッチＳＢＮ、ＳＢＰがオンになる。また、制御信号φＳＳＮ、φＳＳＰがローレベルとなり、スイッチＳＳＮ、ＳＳＰがオフとなることで、リセット電圧用アンプＡＮはリセット電圧用容量ＣＮ１の信号読み出しモードに、輝度電圧用アンプＡＰは輝度電圧用容量ＣＰ１の信号読み出しモードになる。
【００３４】
時刻ｔ１１において、制御信号φＳＮ２、φＳＰ２がハイレベルになり、スイッチＳＮ２、ＳＰ２がオンになる。リセット電圧用容量ＣＮ１に書き込まれたリセット電圧がリセット電圧用アンプＡＮにより、第２リセット電圧用容量ＣＮ２に書き込まれ始める。また、同様に輝度電圧用容量ＣＮ２に書き込まれた暗電圧が輝度電圧用アンプＡＰにより第２輝度電圧用容量ＣＰ２に書き込まれ始める。
【００３５】
時刻ｔ１２において、制御信号φＳＥＬ１、φＳＥＬ３、φＳＥＬ４がローレベルになり、画素行９−１、９−ｎ１、９−ｎ２に含まれる単位画素３の選択トランジスタＭａがオフになる。これにより、画素行９−１、９−ｎ１、９−ｎ２のＤ１行の画素信号の読み出しが完了する。
【００３６】
時刻ｔ１３において、制御信号φＳＮ２、φＳＰ２がローレベルになり、第２リセット電圧用容量ＣＮ２と第２輝度電圧用容量ＣＰ２へのリセット電圧と暗電圧の書き込みが終了する。同時に、制御信号φＳＢＮ、φＳＢＰがローレベルになり、スイッチＳＢＮ、ＳＢＰがオフになる。さらに、制御信号φＳＳＮ、φＳＳＰがハイレベルになり、スイッチＳＳＮ、ＳＳＰがオンとなり、リセット電圧量アンプＡＮと輝度電圧用アンプＡＰがサンプリングモードに戻る。
【００３７】
時刻ｔ１４において、制御信号φＳＮ３１とφＳＰ３１がハイレベルになり、スイッチＳＮ３１とＳＰ３１がオンになる。これにより、第２リセット電圧用容量ＣＮ２と第２輝度電圧用容量ＣＰ２に蓄積された１列目のリセット電圧と暗電圧が、それぞれリセット電圧用水平信号線７と輝度電圧用水平信号線８に読み出される。このとき、蓄積されたリセット電圧と暗電圧はリセット電圧用水平信号線７と輝度電圧用水平信号線８の容量により分圧されて、差動チップ外出力回路ＭＡに入力される。例えば、第２輝度電圧用容量ＣＰ２の容量値をＣ１、リセット電圧用水平信号線７と輝度電圧用水平信号線８の容量値をＣ２とした場合、電圧ゲインはＣ１／（Ｃ１＋Ｃ２）となる。差動チップ外出力回路ＭＡは、輝度電圧用水平信号８とリセット電圧用水平信号線７の電圧の差分、すなわち、（輝度電圧−リセット電圧）を取得し、チップ外に出力する相関二重サンプリングを行う。これにより、リセットノイズの除去が行われる。
【００３８】
時刻ｔ１５において、制御信号φＳＮ３２、φＳＰ３２がハイレベルになり、２列目の列読み出し回路６のスイッチＳＮ２、ＳＰ２がオンになる。第２リセット電圧用容量ＣＮ２と第２輝度電圧用容量ＣＰ２に蓄積された２列目のリセット電圧と暗電圧が、それぞれリセット電圧用水平信号線７と輝度電圧用水平信号線８に読み出される。図３のタイミングチャートでは２列目までが図示され、３列目以降の制御信号は省略されているが、３列目以降も同様にして読み出される。全列の読み出しが完了すると、画素行９−１、９−ｎ１、９−ｎ２から出力され、混合された暗信号の読み出しが終わる。
【００３９】
時刻ｔ１３からｔ１６の期間では、画素行９−１、９−ｎ１、９−ｎ２のＤ２行からリセット電圧と暗電圧が読み出される。各パルスのタイミングは、時刻ｔ０からｔ１３の期間に画素行９−１、９−ｎ１、９−ｎ２のＤ１行の読み出しと同様であるため、説明を省略する。
【００４０】
時刻ｔ１６からｔ１７の期間は、画素行９−２、９−ｎ１、９−ｎ２のリセット電圧と、混合された暗電圧とが読み出される。各パルスのタイミングは、制御信号φＳＥＬ１、φＲＥＳ１、φＴＸ１１、φＴＸ１２を、それぞれ制御信号φＳＥＬ２、φＲＥＳ２、φＴＸ２１、φＴＸ２２と読みかえれば、時刻ｔ０から時刻ｔ１６と同様であるため、説明を省略する。
【００４１】
時刻ｔ０からｔ１６では、垂直ＯＢ画素部２の画素行９−１と、２つの画素行９−ｎ１、９−ｎ２が同時に選択され、時刻ｔ１６からｔ１７では、画素行９−１の次の画素行９−２と、画素行９−ｎ１、９−ｎ２が同時に選択される。時刻ｔ１７以降は、画素行９−２の次の画素行９−３と、画素行９−ｎ１、９−ｎ２が同時に選択される。このように、本実施形態では、垂直ＯＢ画素部２の中の同時に選択される３つの画素行のうち、１つの行は先頭から順次移行して、各段階で異なる行が選択されるが、残りの２つの行は常に画素行９−ｎ１、９−ｎ２が選択される。
【００４２】
図４は、第１の実施形態に係る開口画素部１１の構成を示す図である。図４には、開口画素部１１に含まれる４行の画素行１１−１、１１−２、１１−３、１１−４が図示されているが、さらに多数の画素を配列することが可能であり、例えば数千行、数千列の単位画素３を配置することができる。開口画素部１１に含まれる単位画素３は、フォトダイオードＤ１、Ｄ２上に遮光膜を有しておらず、光の入射量に応じた輝度信号を出力できるようになっている点が上述の垂直ＯＢ画素部２の単位画素３と異なる。ただし、単位画素３の回路構成は同様であるため、詳細な説明は省略する。なお、画素行１１−１の各トランジスタＭｄ１、Ｍｄ２、Ｍｃ、Ｍａのゲート端子に入力される制御信号の符号はそれぞれφＴＸ５１、φＴＸ５２、φＲＥＳ５、φＳＥＬ５とする。以下同様に、画素行１１−２には制御信号φＴＸ６１等、画素行１１−３には制御信号φＴＸ７１等、画素行１１−４には制御信号φＴＸ８１等が入力されるものとする。
【００４３】
図５は、第１の実施形態に係る開口画素部１１及び周辺回路部４の駆動方法を示すタイミングチャートである。開口画素部１１の信号を読み出す際の周辺画素部４の動作は、図３に示した垂直ＯＢ画素部２の信号を読み出す際のものと同じであるため、図５のタイミングチャートでは周辺画素部４のスイッチを駆動するパルスは省略されている。
【００４４】
時刻ｔ０において、制御信号φＳＥＬ５、φＳＥＬ６、φＳＥＬ７がハイレベルになり、選択トランジスタＭａがオンになり、開口画素部１１の画素行１１−１、１１−２、１１−３が同時に選択される。
【００４５】
時刻ｔ１において、制御信号φＲＥＳ５、φＲＥＳ６、φＲＥＳ７がローレベルになり、リセットトランジスタＭｃがオフになる。これにより、入力ノードＮＦが浮遊状態になる。その後、周辺画素部４にリセット電圧が保持される（図３と同様であるため、図５のタイミングチャートでは不図示）。
【００４６】
時刻ｔ７において、制御信号φＴＸ５１、φＴＸ６１、φＴＸ７１がハイレベルになり、Ｄ１行の転送トランジスタＭｄ１がオンになる。フォトダイオードＤ１に照射されて蓄積された電子が、入力ノードＮＦに転送され、入力ノードＮＦの電圧がフォトダイオードＤ１の蓄積電荷量に応じて下がる。
【００４７】
時刻ｔ８において、制御信号φＴＸ５１、φＴＸ６１、φＴＸ７１がローレベルになり転送トランジスタＭｄ１がオフになる。これにより、フォトダイオードＤ１に蓄積された電子の、入力ノードＮＦへの転送が完了する。その後、周辺画素部４に輝度電圧が保持される（図３と同様であるため、図５のタイミングチャートでは不図示）。
【００４８】
時刻ｔ１０において、制御信号φＲＥＳ５、φＲＥＳ６、φＲＥＳ７がハイレベルになり、リセットトランジスタＭｃがオンになる。これにより、入力ノードＮＦがリセット電位となり、浮遊状態が終わる。
【００４９】
時刻ｔ１２において、制御信号φＳＥＬ５、φＳＥＬ６、φＳＥＬ７がローレベルになり、選択トランジスタＭａがオフになる。画素行１１−１、１１−２、１１−３の選択が解除され、画素信号の周辺回路部４への読み出しが完了する。上述のように時刻ｔ０から時刻ｔ１２の期間で行われる画素信号の読み出しでは、３つの画素行１１−１、１１−２、１１−３内のＤ１行からの画素信号同士が同時に列信号線５に読み出され、混合される。
【００５０】
時刻ｔ１３から時刻ｔ１４の期間には、画素行１１−２、１１−３、１１−４からのリセット信号とＤ２行の画素信号が読み出される。各パルスのタイミングは、時刻ｔ０からｔ１２の間に画素行１１−１、１１−２、１１−３のＤ１行が読み出されたときと同様である。時刻ｔ１５以降の期間には、時刻ｔ０からｔ１４までの期間と同様に、３つの画素行を同時に選択する読み出しが順次行われる。
【００５１】
開口画素部１１から読み出され、混合される３行は、各読み出し期間においてすべて異なる。すなわち、どの画素行も混合に用いられる回数は１回のみである。これに対し、垂直ＯＢ画素部２から読み出しを行う際は、３行のうち、２つの画素行が繰り返し読み出され、１つの画素行のみを変えながら、読み出して混合している。本実施形態の垂直ＯＢ画素部２の読み出し方法は、開口画素部１１の混合と同様の動作を行う場合と比較して、垂直ＯＢ画素部２の行数を少なくすることができる。また、本実施形態では混合のための素子を別途チップ上に追加する必要はない。これらの理由により、チップ面積を小さくすることが可能となる。
【００５２】
次に本実施形態において、垂直ＯＢ画素部２から出力された信号の混合を行う理由を説明する。暗電流成分の除去等の画像補正に必要な垂直ＯＢ画素部２の画素行数を少なくするためには、開口画素部１１の走査時にのみ画素信号の混合を行い、垂直ＯＢ画素部２の走査時には混合を行わないという方法も考えられる。しかし、その場合、垂直ＯＢ画素部２の走査時のほうが開口画素部１１の走査時よりも同時に選択される画素行数が少なくなるため、増幅トランジスタＭｂの実効的なチャネル幅Ｗが小さくなる。増幅トランジスタＭｂにより構成されるソースフォロワ回路の相互コンダクタンスｇｍは、チャネル幅Ｗの平方根に比例する。したがって、垂直ＯＢ画素部２の走査時のほうが開口画素部１１の走査時よりも相互コンダクタンスｇｍが小さくなり、ソースフォロワ回路の駆動力（ソースフォロワ回路が列信号線５に供給できる電流量）が小さくなる。
【００５３】
図６は、垂直ＯＢ画素の信号の混合を行わない場合における垂直ＯＢ画素部２と開口画素部１１の出力電圧の関係を示すグラフである。図６のグラフ中の２つの曲線は、混合を行う開口画素部１１の出力電圧と、混合を行わない垂直ＯＢ画素部２の出力電圧を示している。図６中の「リセット解除」、「リセット電圧サンプリング」及び「輝度電圧サンプリング」のタイミングは、図３のタイミングチャートにおいては、それぞれｔ１、ｔ５及びｔ９に対応する。図６に示されるように、ソースフォロワ回路の駆動力が小さい垂直ＯＢ画素部２の走査時のほうが、開口画素部１１の走査時よりも、画素信号読み出し時の列信号線電圧の整定時間が長くなる。一方、信号出力は、輝度電圧サンプリング時の列信号線電圧とリセット電圧サンプリング時の列信号線電圧との差で決まる。したがって、信号出力は垂直ＯＢ画素部２のほうが開口画素部１１よりも大きくなる。垂直ＯＢ画素部２の出力は画像補正の基準として用いられるため、垂直ＯＢ画素部２と開口画素部１１の出力に差があると、画像補正の精度が低下する。このような理由により、第１の実施形態では、垂直ＯＢ画素部２の走査時と開口画素部１１の走査時とにおいて、混合する画素の数を同一にすることにより、ソースフォロワ回路の駆動力を同等にしている。これにより、画像補正の精度を保つことができ、暗電流成分を正確に除去した画像を得ることができる。
【００５４】
垂直ＯＢ画素部２の混合される画素の数は、開口画素部１１の混合される画素の数より少なくしてもよい。例えば、開口画素部１１の走査時には３画素の信号を混合し、垂直ＯＢ画素部２の走査時には２画素の信号を混合する。これにより、垂直ＯＢ画素部２の行数をさらに少なくすることができる。このように混合する画素の数が同一でない場合であっても、垂直ＯＢ画素部２の走査時に画素信号の混合を行わない場合と比較して、上述の出力差の影響が抑制される。
【００５５】
以上のように本実施形態では、暗電流成分の除去に用いられる垂直ＯＢ画素部２から出力される信号を混合している。この混合数は開口画素部１１から出力される信号の混合数と同数であるため、ソースフォロワ回路の駆動力が同程度であり、精度よく暗電流成分を除去することができる。さらに、本実施形態の読み出し方法では、垂直ＯＢ画素部２から順次読み出す際に、混合に用いられる行のうちの一部を繰り返し用いることにより、垂直ＯＢ画素部２の画素行数を削減することができる。これにより、暗電流成分の除去を高精度化しつつ、チップ面積を小型化することが可能となる。
【００５６】
（第２の実施形態）
図７は、第２の実施形態に係る固体撮像装置の構成を示す図である。垂直ＯＢ画素部２の走査時に同時に選択される３つの画素行のうち、第１の実施形態では常に選択されていた２つの画素行９−ｎ１、９−ｎ２が、第２の実施形態ではＮｕｌｌ画素部１０の画素行１０−１、１−２に置き換えられている。上述のように、Ｎｕｌｌ画素部１０内のＮｕｌｌ画素はフォトダイオードを有していない点が、開口画素及びＯＢ画素と異なる。垂直ＯＢ画素部２及び開口画素部１１の読み出しタイミングは、それぞれ図３及び図５と同様である。周辺画素部４及び開口画素部１１の回路は、それぞれ図２及び図４と同様である。この構成においても第１の実施形態と同様に補正の基準となる垂直ＯＢ画素の出力電圧と開口画素部１１の出力差を小さくすることができる。よって、第２の実施形態では、垂直ＯＢ画素による出力ばらつきの補正の精度を向上させることができる。これとともに、第１の実施形態と同様の理由により、開口画素部１１の混合と同様の混合を垂直ＯＢ画素部２０において行う場合と比較して、垂直ＯＢ画素部２０の行数を少なくすることができる。
【００５７】
（第３の実施形態）
図８は、第３の実施形態に係る固体撮像装置の構成を示す図である。垂直ＯＢ画素部２の走査時に同時に選択される３つの画素行のうち、第１の実施形態では常に選択されていた２つの画素行９−ｎ１、９−ｎ２が、第３の実施形態では、開口画素部１１の画素行１１−ｎ１、１１−ｎ２に置き換えられている。画素行１１−ｎ１及び１１−ｎ２は、非有効画素として読み出される画素行であり、垂直ＯＢ画素部２の近傍に配置される。
【００５８】
図９は、第３の実施形態に係る垂直ＯＢ画素部２の駆動方法を示すタイミングチャートである。図３に示す第１の実施形態との差異点は、制御信号φＴＸ３１、φＴＸ４１が常時ローレベルであるため、画素行１１−ｎ１、１１−ｎ２に含まれる単位画素３の転送トランジスタＭｄ１が常時オフになっている点である。すなわち、図９の駆動方法において、画素行１１−ｎ１、１１−ｎ２のフォトダイオードＤ１、Ｄ２から入力ノードＮＦには電荷が転送されない。これにより、遮光されていない開口画素部１１に含まれる画素行である１１−ｎ、１１−ｎ２と、遮光された垂直ＯＢ画素部２に含まれる画素行９−１、９−２、・・・を同時に選択し、両者からの画素信号を混合することができる。周辺画素部４の動作タイミングは、図３と同様であるため省略されている。また、開口画素部１１の画素行のうち、画素行１１−ｎ１、１１−ｎ２以外の部分の回路構成は図４と同様である。周辺画素部４の回路構成は図２と同様であり、周辺画素部４の動作タイミングは図３と同様である。本実施形態では第１の実施形態と同様の理由により垂直ＯＢ画素部２の行数を少なくすることができる。
【００５９】
前述のように、ＯＢ画素は光電変換素子が遮光膜で覆われている点において、素子構造が開口画素と異なる。そのため、ＯＢ画素と隣接する開口画素又は数行程度離れた位置にある（以下、「近接する」と表現する）開口画素は、周囲が開口画素のみである開口画素と比べて光学的特性が異なる場合がある。このような理由により、ＯＢ画素と隣接又は近接する開口画素は画像信号の取得に用いられないことがある。本実施形態ではこのような開口画素を垂直ＯＢ画素部２の行数削減に活用することが可能である。よって、画素部の合計画素行数が効率よく削減でき、チップ面積を小型化することができる。
【００６０】
（第４の実施形態）
図１０は、第３の実施形態に係る固体撮像装置の構成を示す図である。図１及び図４に示した第１の実施形態との回路構成上の差異点は、各画素行の入力ノードＮＦの間に、フローティングディフュージョン（ＦＤ）領域間を接続又は非接続とするＦＤ接続トランジスタＭｅが設けられている点である。図１０では、開口画素部１１以外の画素部の回路構成が省略されているが、Ｎｕｌｌ画素部１０及び垂直ＯＢ画素部２にも同様にＦＤ接続トランジスタＭｅが設けられている。周辺画素部４の回路構成は図２と同様である。開口画素部１１−１と開口画素部１１−２の間のＦＤ接続トランジスタＭｅは制御信号φＡＤＤ１によりオン又はオフに制御される。開口画素部１１−２と開口画素部１１−３の間のＦＤ接続トランジスタＭｅは制御信号φＡＤＤ２により制御される。制御信号φＡＤＤ３・・・についても同様とする。
【００６１】
第４の実施形態の垂直ＯＢ画素部２の読み出しタイミングは、第１の実施形態及び第２の実施形態の垂直ＯＢ画素部２の走査時のタイミングを示す図３及び、第３の実施形態の垂直ＯＢ画素部２の走査時のタイミングを示す図９と同様である。ＦＤ接続トランジスタＭｅはＮｕｌｌ画素部１０及び垂直ＯＢ画素部２にも設けられているが、垂直ＯＢ画素部２の信号を読み出す際には、Ｎｕｌｌ画素部１０及び垂直ＯＢ画素部２のＦＤ接続トランジスタＭｅはオフになっているものとする。
【００６２】
図１１は、第４の実施形態に係る開口画素部１１の駆動方法を示すタイミングチャートである。図３に示す第１の実施形態のタイミングチャートとの差異点は、ＦＤ接続トランジスタＭｅを駆動する制御信号φＡＤＤ１、φＡＤＤ２、φＡＤＤ３が追加されている点であり、その他の制御信号は図３と同様である。
【００６３】
時刻ｔ０において、制御信号φＡＤＤ１、φＡＤＤ２がハイレベルになり、ＦＤ接続トランジスタＭｅがオンになる。これにより、入力ノードＮＦが接続される。その後、時刻ｔ７において、制御信号φＴＸ５１、φＴＸ６１、φＴＸ７１がハイレベルになり、転送トランジスタＭｄ１がオンになる。これにより、画素行１１−１、１１−２、１１−３のフォトダイオードＤ１で生成された電荷が、ＦＤ接続トランジスタＭｅによって相互に接続された入力ノードＮＦ上で混合される。フォトダイオードＤ２で生成された電荷についても同様にして混合される。
【００６４】
第１から第３の実施形態では、各列からの信号を増幅トランジスタＭａで増幅した後で列信号線５に出力し、混合する。このとき、各増幅トランジスタのゲート電圧が大きく異なると、垂直信号線で混合された信号は、いずれかの信号に近くなるため、信号の精度劣化が起こることがある。一方、本実施形態では、ＦＤ接続トランジスタＭｅを設けることにより、フォトダイオードＤ１、Ｄ２で生成された電荷を、増幅トランジスタＭａでの増幅前にＦＤ上で混合することができる。この混合方法では、各列の信号は、ＦＤで混合された後に増幅トランジスタＭａで増幅され、列信号線５に出力される。よって、第１から第３の実施形態場合と比較して、本実施形態では混合時の精度劣化が低減されるので、混合する単位画素からの信号の強さに差がある場合であっても、より高精度に信号を混合することができる。
【００６５】
（第５の実施形態）
図１２は、本発明の第５の実施形態に係る固体撮像装置を用いた撮像システムの構成を示す図である。撮像システム８００は、光学部８１０、固体撮像装置８２０、映像信号処理部８３０、記録・通信部８４０、タイミング制御部８５０、システム制御部８６０、及び再生・表示部８７０を備える。固体撮像装置８２０には、第１〜第４の実施形態として前述した固体撮像装置が用いられる。
【００６６】
レンズ等の光学系である光学部８１０は、被写体からの光を固体撮像装置８２０の、複数の単位画素３が２次元状に配列された画素アレイ１に結像させ、被写体の像を形成する。固体撮像装置８２０は、タイミング制御部８５０からの信号に基づくタイミングで、画素に結像された光に応じた信号を出力する。固体撮像装置８２０から出力された信号は、映像信号処理部８３０に入力される。映像信号処理部８３０は、プログラム等によって定められた方法に従って、入力された信号の処理を行う。映像信号処理部８３０での処理によって得られた信号は画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０は、また、映像信号処理部８３０からの信号を受けて、システム制御部８６０と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。
【００６７】
システム制御部８６０は、撮像システム８００の動作を統括的に制御するものであり、光学部８１０、タイミング制御部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システム制御部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システム８００の動作を制御するのに必要なプログラム等が記録される。また、システム制御部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム８００内に供給する。具体的には、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等の切り替えを行うための信号が供給される。タイミング制御部８５０は、システム制御部８６０による制御に基づいて固体撮像装置８２０及び映像信号処理部８３０の駆動タイミングを制御する。
【００６８】
第１〜第４の実施形態の固体撮像装置は、非有効画素領域の行数が削減され、小型化されている。したがって、本実施形態によれば、撮像システム８００の小型化を実現することができる。
【符号の説明】
【００６９】
１                画素アレイ
２                垂直ＯＢ画素部
３                単位画素
１０              Ｎｕｌｌ画素部
１１              開口画素部
Ｄ１、Ｄ２        フォトダイオード
Ｍａ              選択トランジスタ
Ｍｂ              増幅トランジスタ
Ｍｃ              リセットトランジスタ
Ｍｄ１、Ｍｄ２    転送トランジスタ
Ｍｅ              ＦＤ接続トランジスタ
ＮＦ              増幅トランジスタの入力ノード（フローティングディフュージョン）
【図１】
2015213245.tif 000003
【図２】
2015213245.tif 000004
【図３】
2015213245.tif 000005
【図４】
2015213245.tif 000006
【図５】
2015213245.tif 000007
【図６】
2015213245.tif 000008
【図７】
2015213245.tif 000009
【図８】
2015213245.tif 000010
【図９】
2015213245.tif 000011
【図１０】
2015213245.tif 000012
【図１１】
2015213245.tif 000013
【図１２】
2015213245.tif 000014