(57)【要約】【課題】素子面積の縮小を可能とする。【解決手段】この半導体装置は、第１の面を有する第１導電型の半導体基板と、半導体基板の内部に位置する第２導電型の第１埋め込み拡散層と、半導体基板の内部に位置する第２導電型の第２埋め込み拡散層であって、第１の面に対する平面視における第１埋め込み拡散層の周囲に、第１埋め込み拡散層に接して位置し、且つ、第１埋め込み拡散層の第１の面側の位置から第１の面までの第１の距離よりも、第２埋め込み拡散層の第１の面側の位置から第１の面までの第２の距離が小さい、第２埋め込み拡散層と、第１の面と第２埋め込み拡散層との間に位置する第２導電型の第１不純物領域であって、第１の面に対する平面視における第１埋め込み拡散層の周囲に、第２埋め込み拡散層に接して位置する第１不純物領域と、を具備する。【選択図】図４
2015099812.tif 000002
【特許請求の範囲】
【請求項１】
第１の面を有する第１導電型の半導体基板と、
前記半導体基板の内部に位置する第２導電型の第１埋め込み拡散層と、
前記半導体基板の内部に位置する第２導電型の第２埋め込み拡散層であって、前記第１の面に対する平面視における前記第１埋め込み拡散層の周囲に、前記第１埋め込み拡散層に接して位置し、且つ、前記第１埋め込み拡散層の前記第１の面側の位置から前記第１の面までの第１の距離よりも、前記第２埋め込み拡散層の前記第１の面側の位置から前記第１の面までの第２の距離が小さい、前記第２埋め込み拡散層と、
前記第１の面と前記第２埋め込み拡散層との間に位置する第２導電型の第１不純物領域であって、前記第１の面に対する平面視における前記第１埋め込み拡散層の周囲に、前記第２埋め込み拡散層に接して位置する前記第１不純物領域と、
を具備する、半導体装置。
【請求項２】
前記第１埋め込み拡散層は、第１の元素のイオンである第２導電型の第１の不純物を含み、
前記第２埋め込み拡散層は、前記第１の元素よりも原子量の小さい第２の元素のイオンである第２導電型の第２の不純物を含む、
請求項１記載の半導体装置。
【請求項３】
前記第１の面に対する平面視における前記第１不純物領域の内側に、前記第１不純物領域及び前記第１埋め込み拡散層に接して位置する第２導電型のウェル領域をさらに具備する、
請求項１又は請求項２記載の半導体装置。
【請求項４】
第１の面を有する第１導電型の半導体基板の内部に、第１の元素のイオンである第２導電型の第１の不純物を含む第２導電型の第１埋め込み拡散層、及び、前記第１の元素よりも原子量の小さい第２の元素のイオンである第２導電型の第２の不純物を含む第２導電型の第２埋め込み拡散層を形成する工程（ａ）と、
前記第１の面と前記第２埋め込み拡散層との間に、第２導電型の第３の不純物を注入することにより、第１不純物領域を形成する工程（ｂ）と、
前記半導体基板に熱処理を行うことにより、前記第２埋め込み拡散層と前記第１不純物領域とが互いに接続されるように、前記第２埋め込み拡散層と前記第１不純物領域とを拡散させる工程（ｃ）と、
を具備する半導体装置の製造方法。
【請求項５】
前記第３の不純物は、前記第２の元素のイオンである、請求項４記載の半導体装置の製造方法。
【請求項６】
前記第３の不純物は、前記第２の元素よりも原子量の小さい第３の元素のイオンである、請求項４記載の半導体装置の製造方法。
【請求項７】
第１の面を有する第１導電型の半導体基板の内部に、第２導電型の不純物を含む第２導電型の第１埋め込み拡散層、及び、第２導電型の不純物を前記第１埋め込み拡散層よりも高濃度で含む第２導電型の第２埋め込み拡散層を形成する工程（ａ）と、
前記第１の面と前記第２埋め込み拡散層との間に、第２導電型の不純物を注入することにより、第１不純物領域を形成する工程（ｂ）と、
前記半導体基板に熱処理を行うことにより、前記第２埋め込み拡散層と前記第１不純物領域とが互いに接続されるように、前記第２埋め込み拡散層と前記第１不純物領域とを拡散させる工程（ｃ）と、
を具備する半導体装置の製造方法。
【請求項８】
前記工程（ａ）と前記工程（ｃ）との間に、
前記第１の面に対する平面視における前記第１埋め込み拡散層と重なる位置に、前記第１の面から第２導電型の不純物を注入することにより、第２導電型のウェル領域を形成する工程（ｄ）
をさらに具備する請求項４乃至請求項７のいずれか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＤＭＯＳ（Double diffused Metal Oxide Semiconductor）トランジスターなどの半導体装置において、埋め込み拡散層の周囲と基板表面との間に不純物領域を形成することが行われている。
【０００３】
下記の特許文献１には、ドレイン領域を形成するために不純物イオンを注入し、熱ドライブイン技術を使用して埋め込み拡散層まで拡散させることが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−２８４７３１号公報（図７、段落００２１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、熱ドライブイン技術においては、不純物イオンが基板の深さ方向だけでなく基板の面方向にも拡散する。このため、埋め込み拡散層までの深さに応じて、不純物が基板の面方向にも拡大してしまい、この拡大分だけ素子面積が大きくなってしまう。
【０００６】
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様は、埋め込み拡散層の周囲と基板表面との間に不純物領域を形成する場合に、素子面積の縮小を可能とすることに関連している。
【課題を解決するための手段】
【０００７】
本発明の幾つかの態様において、半導体装置は、第１の面を有する第１導電型の半導体基板と、半導体基板の内部に位置する第２導電型の第１埋め込み拡散層と、半導体基板の内部に位置する第２導電型の第２埋め込み拡散層であって、第１の面に対する平面視における第１埋め込み拡散層の周囲に、第１埋め込み拡散層に接して位置し、且つ、第１埋め込み拡散層の第１の面側の位置から第１の面までの第１の距離よりも、第２埋め込み拡散層の第１の面側の位置から第１の面までの第２の距離が小さい、第２埋め込み拡散層と、第１の面と第２埋め込み拡散層との間に位置する第２導電型の第１不純物領域であって、第１の面に対する平面視における第１埋め込み拡散層の周囲に、第２埋め込み拡散層に接して位置する第１不純物領域と、を具備する。
この態様によれば、第１埋め込み拡散層の第１の面側の位置から第１の面までの第１の距離よりも、第２埋め込み拡散層の第１の面側の位置から第１の面までの第２の距離が小さいこととしたので、第２埋め込み拡散層及び第１不純物領域の幅が狭くて済み、第１埋め込み拡散層、第２埋め込み拡散層及び第１不純物領域からなる第２導電型の分離領域の面積が小さくて済み、素子面積の縮小が可能となる。
【０００８】
上述の態様において、第１埋め込み拡散層は、第１の元素のイオンである第２導電型の第１の不純物を含み、第２埋め込み拡散層は、第１の元素よりも原子量の小さい第２の元素のイオンである第２導電型の第２の不純物を含むことが望ましい。
これによれば、不純物の原子量による拡散のしやすさの違いを利用して、第１埋め込み拡散層の第１の面側の位置から第１の面までの第１の距離よりも、第２埋め込み拡散層の第１の面側の位置から第１の面までの第２の距離を小さくすることができる。
【０００９】
上述の態様において、第１の面に対する平面視における第１不純物領域の内側に、第１不純物領域及び第１埋め込み拡散層に接して位置する第２導電型のウェル領域をさらに具備することが望ましい。
これによれば、ウェル領域に形成された半導体素子の特性を向上し、素子面積を縮小することができる。
【００１０】
本発明の他の態様において、半導体装置の製造方法は、第１の面を有する第１導電型の半導体基板の内部に、第１の元素のイオンである第２導電型の第１の不純物を含む第２導電型の第１埋め込み拡散層、及び、第１の元素よりも原子量の小さい第２の元素のイオンである第２導電型の第２の不純物を含む第２導電型の第２埋め込み拡散層を形成する工程（ａ）と、第１の面と第２埋め込み拡散層との間に、第２導電型の第３の不純物を注入することにより、第１不純物領域を形成する工程（ｂ）と、半導体基板に熱処理を行うことにより、第２埋め込み拡散層と第１不純物領域とが互いに接続されるように、第２埋め込み拡散層と第１不純物領域とを拡散させる工程（ｃ）と、を具備する。
この態様によれば、不純物の原子量による拡散のしやすさの違いを利用して、第２埋め込み拡散層と第１不純物領域とを接続するための拡散処理における第１埋め込み拡散層の拡散を抑制することができる。
【００１１】
上述の態様において、第３の不純物は、第２の元素のイオンであることが望ましい。
これによれば、第２埋め込み拡散層の幅と第１不純物領域の幅との違いを低減し、一方が極端に拡散して素子面積が増大することを防止することができる。
【００１２】
上述の態様において、第３の不純物は、第２の元素よりも原子量の小さい第３の元素のイオンであることとしてもよい。
これによれば、第２埋め込み拡散層を形成した後、第１不純物領域を形成する前の段階で第２の不純物が拡散しても、その後の第２埋め込み拡散層と第１不純物領域とを拡散させる工程により、第２埋め込み拡散層の幅と第１不純物領域の幅との違いを低減することができる。
【００１３】
本発明の他の態様において、半導体装置の製造方法は、第１の面を有する第１導電型の半導体基板の内部に、第２導電型の不純物を含む第２導電型の第１埋め込み拡散層、及び、第２導電型の不純物を第１埋め込み拡散層よりも高濃度で含む第２導電型の第２埋め込み拡散層を形成する工程（ａ）と、第１の面と第２埋め込み拡散層との間に、第２導電型の不純物を注入することにより、第１不純物領域を形成する工程（ｂ）と、半導体基板に熱処理を行うことにより、第２埋め込み拡散層と第１不純物領域とが互いに接続されるように、第２埋め込み拡散層と第１不純物領域とを拡散させる工程（ｃ）と、を具備する。
この態様によれば、不純物の濃度による拡散のしやすさの違いを利用して、第２埋め込み拡散層と第１不純物領域とを接続するための拡散処理における第１埋め込み拡散層の拡散を抑制することができる。
【００１４】
上述の態様において、工程（ａ）と工程（ｃ）との間に、第１の面に対する平面視における第１埋め込み拡散層と重なる位置に、第１の面から第２導電型の不純物を注入することにより、第２導電型のウェル領域を形成する工程（ｄ）をさらに具備することが望ましい。
これによれば、ウェル領域に形成された半導体素子の特性を向上し、素子面積を縮小することができる。
【図面の簡単な説明】
【００１５】
【図１】実施形態に係る半導体装置の構成を示す平面図及び断面図。
【図２】実施形態に係る半導体装置の構成を示す断面図。
【図３】実施形態に係る半導体装置の製造方法を示す断面図。
【図４】実施形態に係る半導体装置の製造方法を示す断面図。
【図５】実施形態に係る半導体装置の製造方法を示す断面図。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。また同一の構成要素には同一の参照符号を付して説明を省略する。
【００１７】
＜１．構成＞
図１（Ａ）は、本発明の実施形態に係る半導体装置の一例を示す平面図であり、図１（Ｂ）は、図１（Ａ）のＩＢ−ＩＢ線における断面図である。図２（Ａ）は、上記半導体装置の平面視による断面図である。図２（Ｂ）は、図１（Ｂ）に相当する図であり、図２（Ａ）に示される断面を得るための切断線ＩＩＡ−ＩＩＡが図２（Ｂ）に示されている。図２（Ｂ）に示されるように、図２（Ａ）の断面図は、その切断位置が図の左半分と右半分とで異なっている。但し、本実施形態に係る半導体装置の構成はほぼ左右対称であるため、例えば、図の左半分の切断線に相当する切断位置で右半分を切断した場合の断面図は、図２（Ａ）の左半分に示された図を右側に反転することによって得られる。なお、図示を簡素化するため、図２（Ｂ）においては、図２（Ａ）に表れた構成要素以外の符号を表していない。
【００１８】
図１及び図２に示される半導体装置１は、下地層１０ｐ及びエピタキシャル層２０ｐを備えた半導体基板３０に、第１埋め込み拡散層１１ｎと、第２埋め込み拡散層１２ｎと、第１不純物領域２１ｎと、第２不純物領域２２ｎと、第３埋め込み拡散層１３ｐと、第３不純物領域２３ｐとを備えている。本実施形態においては、半導体装置１の各部分の符号に、その導電型に応じた「ｐ」又は「ｎ」の文字を付加して説明する。本実施形態においては、ｐ型が第１導電型に相当し、ｎ型が第２導電型に相当するものとするが、ｐ型とｎ型とを逆にしてもよい。
【００１９】
半導体基板３０の下地層１０ｐは、第１導電型の不純物を含む単結晶シリコンによって構成されている。半導体基板３０のエピタキシャル層２０ｐは、下地層１０ｐの一方の面にエピタキシャル成長させることによって形成したシリコンによって構成されている。エピタキシャル層２０ｐも、第１導電型の不純物を含んでいる。
【００２０】
第１埋め込み拡散層１１ｎは、下地層１０ｐの一部とエピタキシャル層２０ｐの一部とにまたがって位置している。第１埋め込み拡散層１１ｎは、第２導電型の第１の不純物を含んでいる。ここで、第１の不純物は、第１の元素のイオンである。第１の元素は、例えば、アンチモン（Ｓｂ）である。
【００２１】
第２埋め込み拡散層１２ｎは、下地層１０ｐの一部とエピタキシャル層２０ｐの一部とにまたがって位置している。第２埋め込み拡散層１２ｎは、第１埋め込み拡散層１１ｎに接し、且つ、図２（Ａ）に示されるように、平面視で第１埋め込み拡散層１１ｎの周囲に位置している。なお、本実施形態において「平面視」とは、半導体基板３０の第１の面３１に垂直な方向から見た状態をいう。第１の面３１は、エピタキシャル層２０ｐの上面に相当する。「上」とは、半導体基板３０の厚み方向に沿って、下地層１０ｐからエピタキシャル層２０ｐへ向かう方向をいう。
【００２２】
第２埋め込み拡散層１２ｎは、第１埋め込み拡散層１１ｎよりも、上下方向の厚さが大きくなっている。そして、第１埋め込み拡散層１１ｎの第１の面３１側の位置から第１の面３１までの距離Ｄ１よりも、第２埋め込み拡散層１２ｎの第１の面３１側の位置から第１の面３１までの距離Ｄ２の方が小さくなっている。
【００２３】
第２埋め込み拡散層１２ｎは、第２導電型の第２の不純物を含んでいる。ここで、第２の不純物は、上記第１の元素よりも原子量の小さい第２の元素のイオンである。第２の元素は、例えば、ヒ素（Ａｓ）である。
【００２４】
第１不純物領域２１ｎは、エピタキシャル層２０ｐに、平面視で第２埋め込み拡散層１２ｎと重なる領域に位置している。第１不純物領域２１ｎは、第２埋め込み拡散層１２ｎと半導体基板３０の第１の面３１との両方に接している。また、図２（Ａ）に示されるように、第１不純物領域２１ｎは、平面視では第１埋め込み拡散層１１ｎの周囲に位置している。第１不純物領域２１ｎは、第２導電型の第３の不純物を含んでいる。ここで、第３の不純物は、上記第２の元素よりも原子量の小さい第３の元素のイオン、あるいは、上記第２の元素のイオンである。第３の元素は、例えば、リン（Ｐ）である。
【００２５】
第２不純物領域２２ｎは、エピタキシャル層２０ｐに、平面視で第１埋め込み拡散層１１ｎと重なる領域に、第１不純物領域２１ｎに囲まれて位置している。第２不純物領域２２ｎは、第１埋め込み拡散層１１ｎと半導体基板３０の第１の面３１との両方に接している。第２不純物領域２２ｎは、第２導電型の不純物を、第１埋め込み拡散層１１ｎ、第２埋め込み拡散層１２ｎ及び第１不純物領域２１ｎよりも低い濃度で含んでいる。
【００２６】
第３埋め込み拡散層１３ｐは、下地層１０ｐの一部とエピタキシャル層２０ｐの一部とにまたがって位置している。第３埋め込み拡散層１３ｐは、平面視で第２埋め込み拡散層１２ｎよりも外側の領域に位置している。第３埋め込み拡散層１３ｐは、第１導電型の不純物を、下地層１０ｐ及びエピタキシャル層２０ｐよりも高い濃度で含んでいる。
【００２７】
第３不純物領域２３ｐは、エピタキシャル層２０ｐに、平面視で第３埋め込み拡散層１３ｐと重なる領域に位置している。第３不純物領域２３ｐは、第３埋め込み拡散層１３ｐと半導体基板３０の第１の面３１との両方に接している。第３不純物領域２３ｐは、第１導電型の不純物を、下地層１０ｐ及びエピタキシャル層２０ｐよりも高い濃度で含んでいる。
【００２８】
第２不純物領域２２ｎは、ＤＭＯＳトランジスター等の半導体装置１が形成されるウェル領域として機能することができる。第２不純物領域２２ｎは、半導体基板３０の厚み方向においては第１埋め込み拡散層１１ｎ及び第２埋め込み拡散層１２ｎによって下地層１０ｐと分離される。第２不純物領域２２ｎは、半導体基板３０の第１の面３１に沿った方向においては、第２導電型の第１不純物領域２１ｎと、第１導電型の第３埋め込み拡散層１３ｐ及び第３不純物領域２３ｐとによって、エピタキシャル層２０ｐに位置する他の半導体素子（図示せず）と分離される。
【００２９】
第２不純物領域２２ｎに形成される半導体装置１は、例えば、ボディー領域２６ｐと、ソース領域２７ｎ及びボディーコンタクト領域２８ｐと、複数のゲート絶縁膜３３と、複数のゲート電極３４と、複数のドレイン領域２９ｎと、を含んでもよい。ボディー領域２６ｐは、第２不純物領域２２ｎの中央に位置する。ソース領域２７ｎ及びボディーコンタクト領域２８ｐは、ボディー領域２６ｐの中央付近に位置する。複数のゲート絶縁膜３３は、ボディー領域２６ｐの両端の上に位置する。複数のゲート電極３４は、複数のゲート絶縁膜３３の上にそれぞれ位置する。複数のドレイン領域２９ｎは、第２不純物領域２２ｎの両端付近に位置する。ゲート絶縁膜３３の下のボディー領域２６ｐには、ゲート電極３４に印加される電圧に応じて、ソース領域２７ｎとドレイン領域２９ｎとの間を導通させるチャネルが形成される。
【００３０】
半導体基板３０の第１の面３１には、ゲート絶縁膜３３とドレイン領域２９ｎとの間の位置と、ドレイン領域２９ｎと第１不純物領域２１ｎとの間の位置と、第１不純物領域２１ｎと第３不純物領域２３ｐとの間の位置と、第３不純物領域２３ｐの外側の位置とに、それぞれ絶縁体膜３２が形成されている。
【００３１】
ＤＭＯＳトランジスター等の半導体装置１において、第１埋め込み拡散層１１ｎの第１の面３１側の位置から第１の面３１までの距離Ｄ１をあまり短くすることは、所望の耐圧性能を得る上で好ましくない。その一方で、第２不純物領域２２ｎに形成される半導体素子と第２不純物領域２２ｎの外に形成される半導体素子とを分離する第１不純物領域２１ｎは、できるだけ幅を狭くした方が、素子面積の低減につながる。しかしながら、不純物領域の形成においては、一般的に、不純物領域を半導体基板３０の深さ方向に大きくしようとすれば、半導体基板３０の面方向にも大きくなってしまう。
【００３２】
上述の実施形態によれば、第１埋め込み拡散層１１ｎの周囲に第２埋め込み拡散層１２ｎを形成している。そして、第１埋め込み拡散層１１ｎの第１の面３１側の位置から第１の面３１までの距離Ｄ１よりも、第２埋め込み拡散層１２ｎの第１の面３１側の位置から第１の面３１までの距離Ｄ２を小さくしている。これによれば、第２埋め込み拡散層１２ｎに接する第１不純物領域２１ｎは、第１埋め込み拡散層１１ｎに接する場合に比べて、半導体基板３０の深さ方向が小さくて済む。従って、第１不純物領域２１ｎの幅を狭くして、素子面積を縮小することができる。
【００３３】
さらに、この実施形態によれば、上述の距離Ｄ１を十分に確保できることとなるので、半導体素子の耐圧性能を向上できる。あるいは、上述の距離Ｄ２より長い十分な距離Ｄ１を確保できることから、エピタキシャル層２０ｐを薄くしても所望の耐圧性能を確保できる。エピタキシャル層２０ｐを薄くした場合には、距離Ｄ２を縮小できるので、素子面積を一層縮小することができる。
【００３４】
＜２．製造方法＞
図３〜図５は、本発明の実施形態に係る半導体装置の製造方法を示す断面図である。まず、図３（Ａ）に示されるように、第１導電型の半導体基板３０の下地層１０ｐに、第２導電型の第４不純物領域１１ｎａ及び第２導電型の第５不純物領域１２ｎａを形成する。
【００３５】
第４不純物領域１１ｎａは、下地層１０ｐに第２導電型の第１の不純物を注入して、熱拡散することにより形成される。第５不純物領域１２ｎａは、下地層１０ｐの第４不純物領域１１ｎａが形成される位置の周囲に、第２導電型の第２の不純物を注入して、熱拡散することにより形成される。
【００３６】
なお、第１の不純物及び第２の不純物を注入した後で、１回の熱拡散のみで、第４不純物領域１１ｎａ及び第５不純物領域１２ｎａを形成してもよい。第１の不純物を注入して第１の熱拡散を行い、その後、第２の不純物を注入して第２の熱拡散を行ってもよい。
【００３７】
次に、図３（Ｂ）に示されるように、第４不純物領域１１ｎａの外側の下地層１０ｐに、第１導電型の不純物を注入して、熱拡散することにより、第６不純物領域１３ｐａを形成する。
【００３８】
次に、下地層１０ｐの第４不純物領域１１ｎａ、第５不純物領域１２ｎａ及び第６不純物領域１３ｐａが形成された面の上に、図３（Ｃ）に示されるように、エピタキシャル層２０ｐを形成する。下地層１０ｐとエピタキシャル層２０ｐとで、第１導電型の半導体基板３０が構成される。
【００３９】
エピタキシャル層２０ｐを形成するときの熱により、図３（Ａ）及び図３（Ｂ）で説明された第４不純物領域１１ｎａ、第５不純物領域１２ｎａ及び第６不純物領域１３ｐａに含まれていた不純物の一部は、図３（Ｃ）に示されるように、エピタキシャル層２０ｐにも拡散する。これにより、半導体基板３０の内部に位置する第１埋め込み拡散層１１ｎ、第２埋め込み拡散層１２ｎ及び第３埋め込み拡散層１３ｐが形成される。
【００４０】
このとき、第１埋め込み拡散層１１ｎに含まれる第１の不純物よりも、第２埋め込み拡散層１２ｎに含まれる第２の不純物の方が、原子量の小さい元素のイオンで構成されているので、拡散しやすい性質を有する。このため、第２埋め込み拡散層１２ｎは、第１埋め込み拡散層１１ｎに対して、図３（Ｃ）における上下方向、すなわち半導体基板３０の厚み方向に膨らんだ形状となる。
【００４１】
次に、図４（Ｄ）に示されるように、半導体基板３０の第１の面３１に第２導電型の不純物を注入することにより、第２不純物領域２２ｎを形成する。第２不純物領域２２ｎは、第１の面３１に対する平面視で第１埋め込み拡散層１１ｎと重なる領域に形成される。
【００４２】
次に、図４（Ｅ）に示されるように、半導体基板３０の第１の面３１の第２不純物領域２２ｎを囲む領域に、第２導電型の第３の不純物を注入することにより、第１不純物領域２１ｎを形成する。第１不純物領域２１ｎは、第１の面３１に対する平面視で第２埋め込み拡散層１２ｎと重なる領域に形成される。このとき、第１不純物領域２１ｎと第２不純物領域２２ｎとは接続されていてもよいし、接続されていなくてもよい。
【００４３】
次に、図４（Ｆ）に示されるように、半導体基板３０に熱処理を行うことにより、第１埋め込み拡散層１１ｎと、第２埋め込み拡散層１２ｎと、第１不純物領域２１ｎと、第２不純物領域２２ｎと、第３埋め込み拡散層１３ｐとを拡散させる。この熱処理により、第２埋め込み拡散層１２ｎと第１不純物領域２１ｎとが接続される。また、このときに第１埋め込み拡散層１１ｎと第２不純物領域２２ｎとが接続されるように、これらが半導体基板３０の厚み方向に拡散するのが好ましい。
【００４４】
また、図４（Ｅ）で説明された工程において第１不純物領域２１ｎと第２不純物領域２２ｎとが接続されていなかった場合には、図４（Ｆ）に示される熱処理により、第１不純物領域２１ｎと第２不純物領域２２ｎとが接続されるように、これらが半導体基板３０の第１の面３１の面に沿った方向にも拡散するのが好ましい。
【００４５】
上述の通り、第１埋め込み拡散層１１ｎに含まれる第１の不純物よりも、第２埋め込み拡散層１２ｎに含まれる第２の不純物の方が、原子量の小さい元素のイオンで構成されているので、拡散しやすい性質を有する。このため、第２埋め込み拡散層１２ｎは、第１埋め込み拡散層１１ｎに対して、図４（Ｆ）における上下方向、すなわち半導体基板３０の厚み方向にさらに膨らんだ形状となる。
【００４６】
また、原子量の小さい元素のイオンで構成された第２の不純物は、第１の不純物に比べて、半導体基板の面方向にも拡散しやすい。例えば、図４（Ｅ）に示された状態において第２埋め込み拡散層１２ｎの外端よりも外側に第１埋め込み拡散層１１ｎの外端が位置していたとしても、図４（Ｆ）に示されるように、第１埋め込み拡散層１１ｎの外端が隠れるほどに第２埋め込み拡散層１２ｎが拡散することがある。そこで、図３（Ａ）において第４不純物領域１１ｎａ及び第５不純物領域１２ｎａを形成するときには、第５不純物領域１２ｎａの外端よりも外側に第４不純物領域１１ｎａの外端が位置するように、第５不純物領域１２ｎａを内側にずらした状態としておくのが好ましい。
【００４７】
図４（Ｆ）に示されるように、第２埋め込み拡散層１２ｎと第１不純物領域２１ｎとが接続され、且つ、素子分離スペースが小さい状態とするには、第２埋め込み拡散層１２ｎの幅と、第１不純物領域２１ｎの幅とが、ほぼ等しいことが望ましい。これらの幅のうちのいずれかが大きくなると、素子分離スペースが大きくなってしまうからである。
【００４８】
ここで、第２埋め込み拡散層１２ｎと第１不純物領域２１ｎとに与えられる熱処理の条件が同等であると仮定すると、これらの幅を等しくするためには、第２埋め込み拡散層１２ｎに含まれる第２の不純物と、第１不純物領域２１ｎに含まれる第３の不純物とは、同じ元素のイオンで構成されることが望ましい。
【００４９】
第２埋め込み拡散層１２ｎと第１不純物領域２１ｎとに与えられる熱処理の条件は、図４（Ｆ）の熱処理に関しては同等であるが、図３（Ｃ）においては、第１不純物領域２１ｎが形成されておらず、第２埋め込み拡散層１２ｎにだけ、エピタキシャル形成時の熱が加えられている。このような図３（Ｃ）における熱処理の違いを考慮する場合には、第２の不純物よりも、第３の不純物の方が、原子量の小さい元素のイオンで構成されるのが望ましいということができる。
【００５０】
以上の考察から、第１〜第３の不純物を構成する元素の原子量は、以下の関係を有することが望ましい。
（第１の不純物の原子量）＞（第２の不純物の原子量）≧（第３の不純物の原子量）
【００５１】
例えば、第１の不純物、第２の不純物、第３の不純物の順で、
（１）Ｓｂ、Ａｓ、Ａｓ
（２）Ｓｂ、Ａｓ、Ｐ
（３）Ｓｂ、Ｐ、Ｐ
（４）Ａｓ、Ｐ、Ｐ
のいずれかであることが望ましい。
【００５２】
次に、図５（Ｇ）に示されるように、半導体基板３０の第１の面３１の所定箇所に、例えばＬＯＣＯＳ（Local Oxidization of Silicon）法による絶縁体膜３２を形成する。この絶縁体膜３２は、ＬＯＣＯＳ法に限定されることなく、ＳＴＩ（Silicon Trench Isolation）法により形成された素子分離絶縁体膜でもよい。
【００５３】
次に、図５（Ｈ）に示されるように、半導体基板３０の第１の面３１に第１導電型の不純物を注入することにより、第３不純物領域２３ｐを形成する。第３不純物領域２３ｐは、平面視で第３埋め込み拡散層１３ｐと重なる領域に形成される。
【００５４】
その後、例えば図１に示されるように、ボディー領域２６ｐ、ソース領域２７ｎ、ボディーコンタクト領域２８ｐ、ドレイン領域２９ｎ、ゲート絶縁膜３３、ゲート電極３４等を形成することにより、半導体装置１を製造することができる。
【００５５】
なお、工程の順序は、上述の通りでなくてもよい。
例えば、第２不純物領域２２ｎは、図４（Ｅ）において第１不純物領域２１ｎを構成する第３の不純物を注入した後に、形成してもよい。
また、第３不純物領域２３ｐは、図５（Ｇ）において絶縁体膜３２を形成する前に、形成してもよい。
【００５６】
上述の製造方法においては、第２導電型の不純物を構成する元素の原子量の違いによる拡散のしやすさの相違を利用した場合について説明したが、本発明はこれに限定されない。例えば、図３（Ａ）に示される工程において、第４不純物領域１１ｎａ及び第５不純物領域１２ｎａに含まれる不純物を構成する元素を同じにした場合でも、第４不純物領域１１ｎａよりも第５不純物領域１２ｎａの不純物濃度を高くすることにより、拡散のしやすさが相違するようにしてもよい。第５不純物領域１２ｎａの不純物濃度を高くすることにより、エピタキシャル層２０ｐとの間の濃度勾配を大きくして、第４不純物領域１１ｎａよりも拡散しやすくすることができる。
【符号の説明】
【００５７】
１…半導体装置、１０ｐ…下地層、１１ｎ…第１埋め込み拡散層、１１ｎａ…第４不純物領域、１２ｎ…第２埋め込み拡散層、１２ｎａ…第５不純物領域、１３ｐ…第３埋め込み拡散層、１３ｐａ…第６不純物領域、２０ｐ…エピタキシャル層、２１ｎ…第１不純物領域、２２ｎ…第２不純物領域、２３ｐ…第３不純物領域、２６ｐ…ボディー領域、２７ｎ…ソース領域、２８ｐ…ボディーコンタクト領域、２９ｎ…ドレイン領域、３０…半導体基板、３１…第１の面、３２…絶縁体膜、３３…ゲート絶縁膜、３４…ゲート電極。
【図１】
2015099812.tif 000003
【図２】
2015099812.tif 000004
【図３】
2015099812.tif 000005
【図４】
2015099812.tif 000006
【図５】
2015099812.tif 000007