(57)【要約】【課題】液晶容量に印加される直流成分を低減させると共に、表示パネルの面内における劣化の進行のばらつきを低減させること。【解決手段】正極性駆動期間での共通電極の第１位置の液晶に印加される電圧とその期間の長さとの積の値と、負極性駆動期間での第１位置の液晶に印加される電圧とその期間の長さとの積の値とが近づくように、第１位置の電位である第１電位に基づいて正極性駆動期間の長さと負極性駆動期間の長さとを設定した駆動を第１駆動とする。正極性駆動期間での共通電極の第２位置の前記液晶に印加される電圧とその期間の長さとの積の値と、負極性駆動期間での第２位置の液晶に印加される電圧とその期間の長さとの積の値とが近づくように、第2位置の電位である第２電位に基づいて、正極性駆動期間の長さと負極性駆動期間の長さとを設定した駆動を第２駆動とする。第１駆動と第２駆動とを実行する制御回路52を液晶装置1に備えさせる。【選択図】図１
2015099240.tif 000002
【特許請求の範囲】
【請求項１】
走査線とデータ線との交差部位に設けられ、前記データ線を介して階調電位が印加される画素電極と、前記画素電極に対し液晶を介在して配置され、共通電位が印加される共通電極とを備える液晶パネルと、
前記階調電位として所定電位よりも高電位の電位を前記データ線に供給する正極性駆動期間と、前記階調電位として前記所定電位よりも低電位の電位を前記データ線に供給する負極性駆動期間とを切り替えて前記液晶パネルを駆動する駆動部と、
前記駆動部を制御する制御部と、を備え、
前記正極性駆動期間において前記共通電極の第１位置の前記液晶に印加される電圧と前記正極性駆動期間の長さとの積の値と、前記負極性駆動期間における前記第１位置の前記液晶に印加される電圧と前記負極性駆動期間の長さとの積の値とが近づくように、前記第１位置の電位である第１電位に基づいて前記正極性駆動期間の長さと前記負極性駆動期間の長さとを設定した駆動を第１駆動とし、
前記正極性駆動期間において前記共通電極の第２位置の前記液晶に印加される電圧と前記正極性駆動期間の長さとの積の値と、前記負極性駆動期間における前記第２位置の前記液晶に印加される電圧と前記負極性駆動期間の長さとの積の値とが近づくように、前記第２位置の電位である第２電位に基づいて、前記正極性駆動期間の長さと前記負極性駆動期間の長さとを設定した駆動を第２駆動としたとき、
前記制御部は、少なくとも前記第１駆動及び前記第２駆動を実行するように前記駆動部を制御する、
ことを特徴とする電気光学装置。
【請求項２】
前記第１駆動に対応した前記正極性駆動期間の長さと前記負極性駆動期間の長さとの比率である第１比率、及び、前記第２駆動に対応した前記正極性駆動期間の長さと前記負極性駆動期間の長さとの比率である第２比率を記憶した記憶部を含み、
前記制御部は、前記記憶部に記憶された前記第１比率及び前記第２比率を読み出し、少なくとも前記第１駆動及び前記第２駆動を実行するように前記駆動部を制御する、
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第1電位を上回り前記第２電位を下回る範囲に含まれる電位を第３電位とし、
前記第３電位が前共通電極に印加された場合に、前記正極性駆動期間における前記液晶に印加される電圧と前記正極性駆動期間の長さとの積の値と、前記負極性駆動期間における前記液晶に印加される電圧と前記負極性駆動期間の長さとの積の値とが近づくように、前記正極性駆動期間の長さと前記負極性駆動期間の長さと設定した駆動を第３駆動としたとき、
前記制御部は、少なくとも前記第１駆動、前記第２駆動、及び前記第３駆動を実行するように前記駆動部を制御する、
ことを特徴とする請求項１に記載の電気光学装置。
【請求項４】
前記第１位置は、前記共通電極に分布する電位が最小となる位置であり、前記第２位置は、前記共通電極に分布する電位が最大となる位置である
ことを特徴とする請求項１乃至３のうちいずれか１項に記載の電気光学装置。
【請求項５】
前記制御部は、前記正極性駆動期間の長さと前記負極性駆動期間の長さとの比率に応じて、前記階調電位を補正する、ことを特徴とする請求項１乃至４のうちいずれか１項に記載の電気光学装置。
【請求項６】
請求項１乃至請求項６のうちいずれか１項に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置及び電子機器の駆動方法に関する。
【背景技術】
【０００２】
液晶パネルは、通常、複数の走査線と、複数のデータ線と、それら走査線とデータ線との各交差部位に対応して設けられた複数の画素とを備える。画素は、通常、画素電極と、共通電極と、画素電極及び共通電極に挟持される液晶素子と、画素電極とデータ線との間に設けられたトランジスターとを備える。このトランジスターは、走査線に供給される走査信号によってオン・オフが制御される。
このような液晶パネルにおいて、液晶素子に直流電圧を印加して駆動すると、当該液晶素子の画素電極又は共通電極の近傍に不純物イオンが堆積する。これによって、画像の表示の跡が残ってしまう、いわゆる画面の焼き付きなどの劣化現象が発生する。
【０００３】
このような問題を解決するために、従来より液晶パネルでは交流駆動が採用されている。交流駆動では、共通電極に一定の共通電位（例えば０［Ｖ］など）を供給する一方、データ線を介して画素電極に供給する表示すべき階調に応じた階調電位を、共通電位を基準として周期的に反転（極性反転）させる。具体的には、階調電位を、共通電位を基準として高電位側と、低電位側とに切り替える。以下の説明では、高電位側の階調電位による駆動を「正極性駆動」と称し、低電位側の階調電位による駆動を「負極性駆動」と称する。
交流駆動では、通常、画素電極と共通電極との間に印加される電圧が、正極性駆動期間と負極性駆動期間とで平均を取ったときに０Ｖとなるように駆動されるところ、共通電位が変動すると、正極性駆動期間において画素に印加される電圧（高電位側の階調電位と共通電位との電位差）と、負極性駆動期間において画素に印加される電圧（低電位側の階調電位と共通電位との電位差）とが異なる値となってしまう。
ここで、画素の表示輝度は、主として階調電位と共通電位との間の電位差によって決定されるため、共通電位が変動すると、正極性駆動期間と負極性駆動期間とで表示輝度に差が生じ、当該液晶パネルにフリッカーが生じてしまう。特許文献１には、フリッカーの発生を抑制する技術が開示されている。
具体的には、特許文献１に開示されている技術によれば、正極性の電圧を保持しているときの明るさと、負極性の電圧を保持しているときの明るさとの差が所定の範囲で次第に変化するように、正極性駆動期間及び負極性駆動期間の長さが制御され、フリッカーの発生を抑えられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１５８７７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、共通電極は全ての画素に亘って共通であり、時間的に一定の共通電位が印加されるものであるが、現実には、共通電極の面内の各位置ごとに、共通電位からずれが生じている。
ここで共通電位からのずれ量が大きい位置に対応する画素ほど、正極性駆動期間と負極性駆動期間とで液晶に印加される電圧に差が大きく生じ、結果として直流成分が多く印加されてしまい、劣化が進行してしまう。そして、劣化が進行した部位においては、そうでない部位に比べて、フリッカー、焼き付き、または滲みなどの症状が生じやすい。さらに、経年劣化によって発生した不純物イオンが当該部位に掃き寄せられることで、上述の症状が助長されることも考えられる。ユーザーによっては、このような現象を生じた表示パネルの表示に不快を感じる。
なお、このような表示パネルにおける劣化の不均一さは、液晶パネル上の特定位置（例えばユーザに視認されやすい中央位置）の画素について検出された輝度などに基づいてフリッカーの発生を抑制する処理を行うと、さらに助長されてしまう。
本発明は、上述の事情に鑑みて為されたものであり、共通電位ずれに起因して液晶容量に印加される直流成分を低減させると共に、表示パネルの面内における劣化の進行速度のばらつきを低減させることを解決課題とする。
【課題を解決するための手段】
【０００６】
本発明に係る電気光学装置の一態様は、走査線とデータ線との交差部位に設けられ、前記データ線を介して階調電位が印加される画素電極と、前記画素電極に対し液晶を介在して配置され、共通電位が印加される共通電極とを備える液晶パネルと、前記階調電位として所定電位よりも高電位の電位を前記データ線に供給する正極性駆動期間と、前記階調電位として前記所定電位よりも低電位の電位を前記データ線に供給する負極性駆動期間とを切り替えて前記液晶パネルを駆動する駆動部と、前記駆動部を制御する制御部と、を備え、前記正極性駆動期間において前記共通電極の第１位置の前記液晶に印加される電圧と前記正極性駆動期間の長さとの積の値と、前記負極性駆動期間における前記第１位置の前記液晶に印加される電圧と前記負極性駆動期間の長さとの積の値とが近づくように、前記第１位置の電位である第１電位に基づいて前記正極性駆動期間の長さと前記負極性駆動期間の長さとを設定した駆動を第１駆動とし、前記正極性駆動期間において前記共通電極の第２位置の前記液晶に印加される電圧と前記正極性駆動期間の長さとの積の値と、前記負極性駆動期間における前記第２位置の前記液晶に印加される電圧と前記負極性駆動期間の長さとの積の値とが近づくように、前記第２位置の電位である第２電位に基づいて、前記正極性駆動期間の長さと前記負極性駆動期間の長さとを設定した駆動を第２駆動としたとき、前記制御部は、少なくとも前記第１駆動及び前記第２駆動を実行するように前記駆動部を制御する、ことを特徴とする。
【０００７】
この一態様によれば、第１駆動は共通電極の第１位置の電位に基づいてデューティー比を補正した駆動であり、第２駆動は共通電極の第２位置の電位に基づいてデューティー比を補正した駆動である。ここで、それらデューティー比は、正極性駆動期間において共通電極の第１位置の液晶に印加される電圧と正極性駆動期間の長さとの積の値と、負極性駆動期間における第１位置の液晶に印加される電圧と負極性駆動期間の長さとの積の値とが近づくように設定された比率、及び、正極性駆動期間において共通電極の第２位置の液晶に印加される電圧と正極性駆動期間の長さとの積の値と、負極性駆動期間における第２位置の液晶に印加される電圧と負極性駆動期間の長さとの積の値とが近づくように設定された比率である。
ここで、上述した所定電位が、共通電位の値に応じて定まる電位であるとして、共通電位が印加された共通電極の面内では、共通電極の分布抵抗などに起因して電位のばらつきが存在するところ、第１駆動と第２駆動とを実行することで、一の位置における電位に基づいてデューティー比を補正した駆動を実行する場合に比べて、デューティー比の補正の効果が当該液晶パネルの面内で均一化される。従って、液晶に印加される直流成分がデューティー比の補正により低減される上に、その低減度合いも、従来技術に比べて液晶パネルの面内で均一化される。これにより、当該液晶パネルの面内における液晶の劣化の進行具合のばらつきも低減される。
また、液晶に印加される直流成分に不純物イオンが掃き寄せられて留まることも抑制されるので、当該液晶パネルにおいて表示不良が発生するまでの時間が延び、製品長寿命化が実現する。
【０００８】
また、上述した電気光学装置の一態様において、前記第１駆動に対応した前記正極性駆動期間の長さと前記負極性駆動期間の長さとの比率である第１比率、及び、前記第２駆動に対応した前記正極性駆動期間の長さと前記負極性駆動期間の長さとの比率である第２比率を記憶した記憶部を含み、前記制御部は、前記記憶部に記憶された前記第１比率及び前記第２比率を読み出し、少なくとも前記第１駆動及び前記第２駆動を実行するように前記駆動部を制御することが好ましい。
この態様によれば、共通電極の各位置の電位を特定するための構成を、当該電気光学装置に別途備えさせることなく、共通電極の面内における電位分布に応じてデューティー比が補正された駆動を実行できる。
【０００９】
本発明に係る電気光学装置の別の一態様は、前記第1電位を上回り前記第２電位を下回る範囲に含まれる電位を第３電位とし、前記第３電位が前共通電極に印加された場合に、前記正極性駆動期間における前記液晶に印加される電圧と前記正極性駆動期間の長さとの積の値と、前記負極性駆動期間における前記液晶に印加される電圧と前記負極性駆動期間の長さとの積の値とが近づくように、前記正極性駆動期間の長さと前記負極性駆動期間の長さと設定した駆動を第３駆動としたとき、前記制御部は、少なくとも前記第１駆動、前記第２駆動、及び前記第３駆動を実行するように前記駆動部を制御する、ことが好ましい。
【００１０】
この一態様によれば、第１駆動及び第２駆動に加えて、第１電位と第２電位との範囲内の第３電位に基づいてデューティー比を補正した駆動である第３駆動も実行されので、切り替えるデューティー比の数を増加させることができ、より連続的に補正を行うことができる。これにより、液晶に印加される直流成分の低減度合いが、当該液晶パネルの面内でさらに均一化され、劣化の進行具合もさらに均一化される。また、デューティー比が大きく変化すると、人に検知され易くなるが、デューティー比の数を増やすことによって、目視されにくくでき、表示品質が向上する。
なお、前記第３電位は、前記第１位置及び前記第２位置とは異なる前記共通電極の位置である第３位置における電位である、ことが好ましい。この場合、第３電位は、共通電極の第３位置における電位であるので、第３位置における液晶に印加される直流成分を低減しつつ、第１位置及び第２位置と同様に第３位置における液晶の劣化の進行具合も均一化できる。
【００１１】
上述した電気光学装置の一態様において、前記制御部は、前記制御部は、前記正極性駆動期間の長さと前記負極性駆動期間の長さとの比率に応じて、前記階調電位を補正する、ことが好ましい。
この一態様によれば、正極性駆動期間の長さと負極性駆動期間の長さとの比率に応じて階調電位を補正するので、液晶パネルの面内における劣化の進行が更に抑制される。また、液晶パネルにおける表示不良への抑制効果が異なると考えられているデューティー比の補正と、階調電位の補正とが併用されるので、種々の原因に因る表示不良が抑制される。くわえて、デューティー比の補正と、階調電位の補正とを併用することにより、デューティー比の補正のみを採用する場合と比較して、階調電位のダイナミックレンジを狭くすることができる。
この場合、前記正極性駆動期間において前記共通電極の各位置の前記液晶に印加される電圧と前記正極性駆動期間の長さとの積の値と、前記共通電極の各位置の前記液晶に印加される電圧と前記負極性駆動期間の長さとの積の値とが近づくように、前記階調電位を補正することが好ましい。
【００１２】
本発明に係る電子機器の一態様は、上述した種々の態様のうちいずれか一つに係る電気光学装置を備えたことを特徴とする。
この一態様によれば、上述した種々の態様のうちいずれか一つに係る電気光学装置が奏する効果を得ることができる電子機器が提供される。
【００１３】
本発明は、液晶パネルの駆動方法としても把握される。この方法は、走査線とデータ線との交差部位に設けられ、前記データ線を介して階調電位が印加される画素電極と、前記画素電極に対し液晶を介在して配置され、共通電位が印加される共通電極とを備える液晶パネルを、前記階調電位として所定電位よりも高電位の電位を前記データ線に供給する正極性駆動期間と、前記階調電位として前記所定電位よりも低電位の電位を前記データ線に供給する負極性駆動期間とを切り替えて駆動する液晶パネルの駆動方法であって、前記正極性駆動期間において前記共通電極の第１位置の前記液晶に印加される電圧と前記正極性駆動期間の長さとの積の値と、前記負極性駆動期間における前記第１位置の前記液晶に印加される電圧と前記負極性駆動期間の長さとの積の値とが近づくように、前記第１位置の電位である第１電位に基づいて前記正極性駆動期間の長さと前記負極性駆動期間の長さとを設定した第１駆動を実行し、前記正極性駆動期間において前記共通電極の第２位置の前記液晶に印加される電圧と前記正極性駆動期間の長さとの積の値と、前記負極性駆動期間における前記第２位置の前記液晶に印加される電圧と前記負極性駆動期間の長さとの積の値とが近づくように、前記第２位置の電位である第２電位に基づいて、前記正極性駆動期間の長さと前記負極性駆動期間の長さとを設定した第２駆動を実行することを特徴とする。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態に係る液晶装置の構成を示すブロック図。
【図２】同液晶装置の表示パネルの構成を示す図。
【図３】同表示パネルにおける画素の構成を示す図。
【図４】共通電極における電位のずれ量を示す図。
【図５】同表示パネルにおける走査線駆動回路の動作を示す図。
【図６】デューティー比補正の概念を示す図。
【図７】同表示パネルにおけるデータ信号の電圧波形例を示す図。
【図８】同表示パネルにおけるデータ信号の電圧波形例を示す図。
【図９】表示領域における画素の書き込みの推移を示す図。
【図１０】同表示パネルにおける走査線駆動回路の動作を示す図。
【図１１】表示領域における画素の書き込みの推移を示す図。
【図１２】同表示パネルにおける走査線駆動回路の動作を示す図。
【図１３】表示領域における画素の書き込みの推移を示す図。
【図１４】第１実施形態における駆動の概念を示す図。
【図１５】比較例における駆動の概念を示す図。
【図１６】共通電極の面内の各位置における、共通電位ずれに対する補正の効果を示す図。
【図１７】第２実施形態における駆動の概念を示す図。
【図１８】共通電極の面内の各位置における、共通電位ずれに対する補正の効果を示す図。
【図１９】第３実施形態に係る液晶装置の構成を示すブロック図。
【図２０】第３実施形態における駆動の概念を示す図。
【図２１】実施形態に係る液晶装置を適用したプロジェクターの構成例を示す図。
【図２２】変形例３に係る液晶装置の構成を示すブロック図。
【発明を実施するための形態】
【００１５】
以下、本発明に係る電気光学装置の一態様として液晶装置を例示して説明する。
［第１実施形態］
図１は、本発明の第１実施形態に係る液晶装置１の構成を示すブロック図である。図１に示したように、液晶装置１は、表示パネル１０（液晶パネル）と処理回路５０とに大別される。このうち、表示パネル１０の動作等を制御する回路モジュールである処理回路５０は、制御回路５２、表示データ処理回路５４、Ｄ／Ａ変換回路５６、及びデューティー比設定記憶部８３を含み、例えばＦＰＣ（flexible printed circuit）基板によって表示パネル１０に接続される。なお、液晶装置１は、液晶を用いて画像の表示を行う液晶装置の一例である。
【００１６】
制御回路５２は、外部上位装置（図示省略）から供給される同期信号Vsyncに同期して表示パネル１０を制御するための各種の制御信号を生成する。なお、これらの制御信号については適宜後述するものとする。また、制御回路５２は、各種の制御信号を生成するとともに、表示データ処理回路５４を制御する。
【００１７】
表示データ処理回路５４は、外部上位装置から供給される表示データVideoを、制御回路５２による制御にしたがって、一旦内部メモリ（図示省略）に記憶した後、表示パネル１０の駆動に同期して読み出すものである。なお、表示データVideoは、表示パネル１０における画素の階調を指定するデータであり、特に波形については図示しないが、周期１６．７ミリ秒（周波数６０Ｈｚ）で１フレーム分（表示パネル１０の全画素分）を供給する。また、Ｄ／Ａ変換回路５６は、制御回路５２による制御にしたがって、読み出された表示データを、アナログのデータ信号Vidに変換するものである。
【００１８】
次に、表示パネル１０について説明する。図２は、表示パネル１０の構成を示す図である。この図に示されるように、表示パネル１０は、表示領域１００の周辺に走査線駆動回路１３０及びデータ線駆動回路１４０を内蔵した周辺回路内蔵型となっている。表示領域１００では、４８０行の走査線１１２が行（Ｘ）方向に延在するように設けられ、また、６４０列のデータ線１１４が列（Ｙ）方向に延在するように、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられ、さらに、４８０行の走査線１１２と６４０列のデータ線１１４との交差に対応して、画素１１０がそれぞれ配列している。したがって、本実施形態では、表示領域１００において画素１１０が縦４８０行×横６４０列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨ではない。
【００１９】
画素１１０の構成について図３を参照して説明する。図３は、ｉ行及びこれと１行下で隣接する（ｉ＋１）行と、ｊ列及びこれと１列右で隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成を示している。なお、ｉ、（ｉ＋１）は、画素１１０が配列する行を一般的に示す場合の記号であって、この説明では、１以上４８０以下の整数である。また、ｊ、（ｊ＋１）は、画素１１０が配列する列を一般的に示す場合の記号であって、１以上６４０以下の整数である。
【００２０】
図３に示されるように、各画素１１０は、ｎチャネル型のＴＦＴ１１６と液晶容量１２０とを含む。ここで、各画素１１０については互いに同一構成なので、ｉ行ｊ列に位置する画素で代表させて説明すると、当該ｉ行ｊ列の画素１１０におけるＴＦＴ１１６のゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は液晶容量１２０の一端である画素電極１１８に接続されている。また、液晶容量１２０の他端は、共通電極１０８に接続されている
ここでは、本実施形態に係る液晶装置１の特徴部に焦点を当ててその理解を容易にするために、共通電位ＬＣcomを、データ線１１４に供給される階調電位の中心電位と一致するように設定する場合を例にして、以下説明する。本例の場合、本第１実施形態において正極性の電位とは、共通電極１０８へ印加する共通電位LCcomに対して高位側の電位をいい、負極性の電位とは共通電位LCcomに対して低位側の電位をいう。また、本第１実施形態においてデータ信号の極性については、共通電位LCcomを基準とするが、電位については、特に説明のない限り、論理レベルのＬレベルに相当する接地電位Gndを、電位ゼロの基準としている。
なお、データ線に供給する階調電位が、所定電位を基準として高電位側となる期間を正極性駆動期間、低電位側となる期間を負極性駆動期間としても勿論よい。この所定電位は、例えば共通電位LCcomの値や種々の条件に応じて定まる電位である。
【００２１】
この共通電極１０８は、全ての画素１１０に亘って共通であり、時間的に一定の共通電位LCcomが印加されている。しかしながら現実には、共通電極１０８の面内における全ての位置の電位が必ずしも共通電位LCcomであるとは限らない。図４は、共通電極１０８の面内の各位置における電位のずれ（以下、「共通電位ずれ」という。）を示す図である。図４に示すように、表示パネル１０の中央位置Ｃに対応する位置から外れるほど、共通電位ずれの量が大きい。同図に示す例では、共通電位ずれの量（以下、「共通電位ずれ量」と称する。）は、位置Ｃ、位置Ｂ、位置Ａの順に大きくなる。
【００２２】
ここで電位LCcomからのずれ量が大きい位置に対応する画素ほど、正極性駆動期間と負極性駆動期間とで印加される電圧に差が大きく生じてしまい、結果として直流成分がより多く液晶容量１２０に印加されてしまう。つまり、共通電位ずれ量が大きいほど液晶の劣化が進行しやすい。そして、表示パネル１０において劣化が進行した部位では、そうでない部位に比べて、フリッカー、焼き付き、または滲みなどの症状が生じやすい。さらに、経年劣化によって発生した不純物イオンが、劣化が進行した位置に掃き寄せられることで、先の症状が助長されることも考えられる。このような現象が発生した表示パネルの表示品質は低下する。
【００２３】
上述した事情に鑑みて、第１実施形態に係る液晶装置１では、共通電位ずれに起因して液晶容量１２０に印加される直流成分を低減させると共に、表示パネル１０の面内における劣化の進行速度のばらつきを低減させるために、共通電極１０８における複数の位置における共通電位ずれ量に基づいて、共通電位ずれを補正するような駆動を行う。
この駆動は、正極性駆動期間の長さと負極性駆動期間の長さとの比率を示すデューティー比を適宜切り替える駆動であり、制御回路５２が、デューティー比設定記憶部８３に記憶された設定値を読み出し、該設定値に基づいてデューティー比を時間的に変更して表示パネル１０を駆動する。
【００２４】
この表示パネル１０は、特に図示しないが、素子基板と対向基板との一対の基板が一定の間隙を保って貼り合わせられるとともに、この間隙に液晶が封止された構成となっている。このうち、素子基板には、走査線１１２や、データ線１１４、ＴＦＴ１１６及び画素電極１１８が走査線駆動回路１３０やデータ線駆動回路１４０とともに形成される一方、対向基板に共通電極１０８が形成されて、これらの電極形成面が互いに対向するように一定の間隙を保って貼り合わせられている。このため、本実施形態において液晶容量１２０は、画素電極１１８と共通電極１０８とが液晶１０５を挟持することによって構成されることになる。
なお、本実施形態では、液晶容量１２０において保持される電圧実効値がゼロに近ければ、液晶容量を通過する光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードに設定されている。
【００２５】
この構成において、走査線１１２に選択電圧を印加し、ＴＦＴ１１６をオン（導通）させるとともに、画素電極１１８に、データ線１１４及びオン状態のＴＦＴ１１６を介して、階調（明るさ）に応じた電圧のデータ信号（階調電位）を供給すると、選択電圧を印加した走査線１１２とデータ信号を供給したデータ線１１４との交差に対応する液晶容量１２０に、階調に応じた電圧実効値を保持させることができる。
したがって、液晶容量１２０を透過する光は、画素毎に異ならせることが可能であり、これにより、表示領域１００において画像が形成される。なお、形成された画像は、使用者に直視され、または、後述するプロジェクターのように拡大投射されて視認される。
【００２６】
なお、走査線１１２が非選択電圧になると、ＴＦＴ１１６がオフ（非導通）状態となるが、このときのオフ抵抗が理想的に無限大とはならないので、液晶容量１２０に蓄積された電荷が少なからずリークする。このオフリークの影響を少なくするために、蓄積容量１０９が画素毎に形成されている。この蓄積容量１０９の一端は、画素電極１１８（ＴＦＴ１１６のドレイン）に接続される一方、その他端は、全画素にわたって容量線１０７に共通接続されている。この容量線１０７は、時間的に一定の電位、例えば共通電極１０８に印加される電位と同じ電位LCcomに保たれている。
【００２７】
走査線駆動回路１３０は、走査信号G1、G2、G3、…、G480を、それぞれ１、２、３、…、４８０行目の走査線１１２に供給するものである。ここで、走査線駆動回路１３０は、選択した走査線への走査信号を電圧Vddに相当するＨレベルとし、それ以外の走査線への走査信号を非選択電圧（接地電位Gnd）に相当するＬレベルとする。
【００２８】
図５は、走査線駆動回路１３０により出力される走査信号G1〜G480を、スタートパルスDya、Dybとクロック信号Clyとの関係において示すタイミングチャートである。
この図に示されるように、１フレームの期間において走査線１１２は、それぞれ２回選択される。ここで、フレームとは、１枚の画像を表示パネル１０に表示させるのに要する期間をいうが、表示データVideoは、上述したように周期１６．７ミリ秒で供給されるので、１フレームとは、この周期の１６．７ミリ秒と一致する。
制御回路５２は、デューティー比が５０％のクロック信号Clyを、１フレームの期間にわたって走査線数に等しい４８０周期分出力する。なお、図５においては、クロック信号Clyの１周期分の期間をＨと表記している。
また、制御回路５２は、クロック信号Clyの１周期分のパルス幅を有するスタートパルスDya、Dybを、それぞれクロック信号ClyがＨレベルの立ち上がり時において、それぞれ次のように出力する。すなわち、制御回路５２は、スタートパルスDyaを１フレームの期間の最初（すなわち第１フィールドの最初）に出力する一方、スタートパルスDybを、スタートパルスDybを出力してからクロック信号Clyの２４０周期分を出力した（すなわち、１フレームの半分期間が経過した）タイミングＴで出力する。
【００２９】
なお、１フレームの期間のうち、スタートパルスDyaが出力されてからスタートパルスDybが出力されるまでの期間を第１フィールドとし、スタートパルスDybが出力されてから次のスタートパルスDyaが出力されるまでの期間を第２フィールドとしている。
ここで、スタートパルスDya、Dybは交互に出力され、このうち、スタートパルスDyaは、１フレームの開始タイミング、すなわち１６．７ミリ秒毎に出力される。このため、スタートパルスDyaを特定すると、必然的にスタートパルスDybも特定できるので、図１、図２等においては、特に両者を区別することなく、スタートパルスDyとして表記している場合がある。
【００３０】
ところで、制御回路５２は、スタートパルスDybを、タイミングＴに対してクロック信号Clyの周期を単位とした分だけ、時間的に前方側または後方側に出力する場合がある。以下、このようにデューティー比を変更する処理をデューティー比補正という。図６（ａ）は1対1のデューティー比を示しており、同図（ｂ）は0.49対0.51のデューティー比を示しており、同図（ｃ）は0.51対0.49のデューティー比を示している。
同図（ｂ）に示す例は、共通電極１０８において電位が共通電位LCcomからΔVだけ低下して電位L1となっている位置に対するデューティー比補正を示している。このように正極性駆動期間における共通電極１０８の当該位置の液晶に印加される電圧と正極性駆動期間の長さとの積の値が、負極性駆動期間における当該位置の液晶に印加される電圧と負極性駆動期間の長さとの積の値よりも大きくなる場合には、それら積の値同士が近づくように、正極性駆動期間よりも負極性駆動期間が長くなるように、デューティー比補正を行う。
同図（ｃ）に示す例は、共通電極１０８において電位が共通電位LCcomからΔVだけ上昇して電位L2となっている位置に対するデューティー比補正を示している。このように正極性駆動期間における共通電極１０８の当該位置の液晶に印加される電圧と正極性駆動期間の長さとの積の値が、負極性駆動期間における当該位置の液晶に印加される電圧と負極性駆動期間の長さとの積の値よりも小さくなる場合には、それら積の値同士が近づくように、負極性駆動期間よりも正極性駆動期間が長くなるように、デューティー比補正を行う。
【００３１】
以下の説明では、各極性駆動期間において、液晶容量１２０に印加される電圧と、その期間の長さとの積で算出される値を「面積値」と称する。デューティー比補正は、正極性駆動期間と負極性駆動期間とで面積値を近づけるための補正であり、この例では、正極性駆動期間の面積値と負極性駆動期間も面積値とを等しくする。
【００３２】
以下、デューティー比設定記憶部８３に記憶されている設定値について説明する。まず、第１実施形態においては、当該液晶装置１の製造の際に、共通電位LCcomが供給された共通電極１０８の面内において複数位置の電位を測定し、それら測定値の中から共通電位ずれが最小の位置（図４に示す例では位置Ｃ）、及び、共通電位ずれが最大の位置（図４に示す例では位置Ａ）における共通電位ずれ量を特定する。
そして、共通電位ずれ量が最大であるときに、正極性駆動期間における液晶容量１２０に印加される電圧と当該正極性駆動期間の長さとの積の値と、負極性駆動期間における液晶容量１２０に印加される電圧と当該負極性駆動期間の長さとの積の値とが近づくようなデューティー比を特定し、当該デューティー比に係る設定値をデューティー比設定記憶部８３に記憶させる。
同様に、共通電位ずれ量が最小であるときに、正極性駆動期間における液晶容量１２０に印加される電圧と当該正極性駆動期間の長さとの積の値と、負極性駆動期間における液晶容量１２０に印加される電圧と当該負極性駆動期間の長さとの積の値とが近づくようなデューティー比を特定し、当該デューティー比に係る設定値をデューティー比設定記憶部８３に記憶させる。
ここで「設定値」とは、スタートパルスDybの出力タイミングを指定する値であり、マイナスの整数の値である第１設定値と、プラスの整数の値である第２設定値とに分類できる。
【００３３】
デューティー比設定記憶部８３には、例えば上述した方法によって特定されたデューティー比に係る設定値が記憶されている。
なお、具体的なデューティー比の値は、共通電位ずれ量に応じて、当業者に周知の従来技術を用いて特定すればよい。例えば、共通電位LCcomからの１ｍＶのずれに対して、デューティー比を１％変更する。ここで一方極性の駆動期間における液晶容量１２０に印加される電圧が小さくなるような共通電位ずれであれば、当該一方極性の駆動期間を長くし且つ他方極性の駆動期間を短くするようにデューティー比を変更する。
【００３４】
説明を図２に戻す。走査線駆動回路１３０は、上述したスタートパルスDya、Dyb及びクロック信号Clyから、図５に示される走査信号G1〜G480を出力する。すなわち、走査線駆動回路１３０は、走査信号G1〜G480について、スタートパルスDyaが供給されると、クロック信号ClyがＬレベルの期間において順次Ｈレベルとさせる一方、スタートパルスDybが供給されると、クロック信号ClyがＨレベルの期間において順次Ｈレベルとさせる。
このため、スタートパルスDyaの供給によって走査線は、あるフレームの第１から第２フィールドまでにわたって画面下方向にむかって１、２、３、４、…、４８０行目の順番で、クロック信号Clyの半周期の期間をおいて選択される一方、スタートパルスDybの供給によって走査線は、あるフレームの第２フィールドから次フレームの第１フィールドまでにわたって画面下方向にむかって１、２、３、４、…、４８０行目の順番で、スタートパルスDyaの供給を契機とする選択の合間にて選択されることになる。
【００３５】
データ線駆動回路１４０は、サンプリング信号出力回路１４２と、各データ線１１４にそれぞれ対応して設けられたｎチャネル型のＴＦＴ１４６とによって構成される。サンプリング信号出力回路１４２は、制御回路５２による制御信号Ctrl-xにしたがって図７や図８に示されるように、いずれかの走査線１１２が選択され当該走査線に供給される走査信号がＨレベルとなる期間に、順次排他的にＨレベルとなるサンプリング信号S1、S2、S3、…、S640を、データ線１１４の各々に対応するように出力するものである。なお、制御信号Ctrl-xとは、実際にはスタートパルスやクロック信号であるが、本発明では直接関係しないので、説明を省略している。また、走査信号がＨレベルとなる期間は、実際には図７や図８に示されるように、クロック信号Clyの半分周期の期間よりも若干狭められている。
【００３６】
ところで、図１におけるＤ／Ａ変換回路５６は、走査線駆動回路１３０により選択された走査線１１２に位置する画素１行分の表示データVideoを、サンプリング信号出力回路１４２によるサンプリング信号S1〜S640の出力に合わせて次のような極性のデータ信号Vidに変換する。
すなわち、Ｄ／Ａ変換回路５６は、クロック信号ClyがＬレベルのときに選択された行に位置する画素のデータ信号Vidについては正極性に、クロック信号ClyがＨレベルのときに選択された行に位置する画素のデータ信号Vidについては負極性に、それぞれ変換する。
【００３７】
制御回路５２は、デューティー比設定記憶部８３から設定値を読み出し、当該設定値に応じてデューティー比を設定する。具体的には、制御回路５２は、上述した設定値を格納するレジスター（不図示）を有しており、当該レジスターに格納された設定値に応じて、スタートパルスDybの出力タイミングを変更する。
以下、スタートパルスDybの出力タイミングについて説明する。
【００３８】
まず、制御回路５２は、外部上位装置から供給される表示データVideoを、表示データ処理回路５４のフレームメモリ（不図示）に記憶させた後、表示パネル１０においてある行の走査線を選択するとき、当該行の表示データを記憶速度の倍の速度で読み出すとともに、表示データの読み出しに合わせて、サンプリング信号S1〜S640が順番にＨレベルとなるように、制御信号Ctrl-xを介してサンプリング信号出力回路１４２を制御する。なお、読み出された表示データは、Ｄ／Ａ変換回路５６によって、アナログのデータ信号Vidに変換される。
【００３９】
ここで、制御回路５２は、レジスターに格納されている値が「０」であると、タイミングＴにおいてスタートパルスDybを供給する。制御回路５２は、タイミングＴにおいてスタートパルスDybを供給する場合、第１フィールドにおいて、走査線１１２が２４１、１、２４２、２、２４３、３、…、４８０、２４０行目という順番で選択される。このため、制御回路５２は、はじめに２４１行目の走査線１１２が選択されるように、走査線駆動回路１３０を制御する。また、制御回路５２は、表示データ処理回路５４に対し、メモリに記憶された２４１行目に相当する表示データVideoを倍速で読み出させ、Ｄ／Ａ変換回路５６に対し、負極性のデータ信号Vidに変換するように制御するとともに、この読み出しに合わせて、サンプリング信号S1〜S640がこの順番で排他的にＨレベルとなるようにサンプリング信号出力回路１４２を制御する。サンプリング信号S1〜S640が順番にＨレベルになると、ＴＦＴ１４６が順番にオンして画像信号線１７１に供給されたデータ信号Vidが１〜６４０列目のデータ線１１４に順番にサンプリングされる。
一方、２４１行目の走査線１１２が選択されて走査信号G241がＨレベルになると、２４１行目に位置する画素１１０におけるＴＦＴ１１６がすべてオンする。このため、データ線１１４にサンプリングされたデータ信号Vidの負極性電圧がそのまま画素電極１１８に印加される。このため、２４１行目であって１、２、３、４、…、６３９、６４０列の画素における液晶容量１２０には、表示データVideoで指定された階調に応じた負極性電圧が書き込まれて、保持されることになる。
【００４０】
次に、制御回路５２は、１行目の走査線１１２が選択されるように、走査線駆動回路１３０を制御する。また、制御回路５２は、表示データ処理回路５４に対し、メモリに記憶された１行目に相当する表示データVideoを倍速で読み出させ、Ｄ／Ａ変換回路５６に対し、正極性のデータ信号Vidに変換するように制御するとともに、この読み出しに合わせて、サンプリング信号S1〜S640がこの順番で排他的にＨレベルとなるようにサンプリング信号出力回路１４２を制御する。
１行目の走査線１１２が選択されて走査信号G1がＨレベルになると、１行目に位置する画素１１０におけるＴＦＴ１１６がすべてオンし、これにより、データ線１１４にサンプリングされたデータ信号Vidの電圧が画素電極１１８に印加される。このため、１行目であって１〜６４０列の画素における液晶容量１２０には、表示データVideoで指定された階調に応じた正極性の電圧が書き込まれて、保持されることになる。
【００４１】
以下、第１フィールドにおいては、同様な電圧書込の動作が、２４２、２、２４３、３、…、４８０、２４０行目という順番で実行される。これにより、１〜２４０行目の画素に対しては階調に応じた正極性電圧が書き込まれ、２４１〜４８０行目の画素に対しては階調に応じた負極性電圧が書き込まれて、それぞれ保持されることになる。
なお、タイミングＴにおいてスタートパルスDybが供給される場合であれば、第２フィールドにおいて、走査線１１２が１、２４１、２、２４２、３、２４３、４、２４４、…、２４０、４８０行目という順番で選択されるともに、同一行における書込極性が反転される。このため、１〜２４０行目の画素に対しては階調に応じた負極性電圧が書き込まれ、２４１〜４８０行目の画素に対しては階調に応じた正極性電圧が書き込まれて、それぞれ保持されることになる。
【００４２】
図７には、第１フィールドにおける（ｉ＋２４０）行目の走査線とｉ行目の走査線とが選択される期間におけるデータ信号Vidの電圧波形の一例が示されている。
この図において、電圧Vb(+)、Vb(-)は、それぞれ最低階調の黒色に相当する正極性、負極性電圧であり、共通電位LCcomを中心に対称の関係にある。表示データVideoで指定される階調値の十進値が「０」のときに最低階調の黒色を指定し、以後当該十進値が大きくなるにつれて明るい階調を指定する場合、本実施形態はノーマリーホワイトモードであるから、データ信号Vidの電圧は、正極性に変換する場合であれば、階調値が大きくなるにつれて電圧Vb(+)から低位側に振られた電圧となり、負極性に変換する場合であれば、電圧Vb(-)から高位側に振られた電圧となる。
【００４３】
第１フィールドでは、ｉ行目よりも先に（ｉ＋２４０）行目の走査線が選択されるので、走査信号G(i+240)がＨレベルになる期間のうち、例えばサンプリング信号S1がＨレベルになる期間に、データ信号Vidは、ｉ行１列の画素の階調に応じた負極性電圧となり、以降、サンプリング信号の変化に合わせて、２、３、４、…、６４０列目の画素の階調に応じた負極性電圧に変化する。
続いて選択されるｉ行目では、正極性書込が指定されるので、走査信号GiがＨレベルになる期間のうち、例えばサンプリング信号S1がＨレベルになる期間に、データ信号Vidは、ｉ行１列の画素の階調に応じた正極性電圧となり、以降、サンプリング信号の変化に合わせて、２、３、４、…、６４０列の画素の階調に応じた正極性電圧に変化する。
なお、第２フィールドでは、ｉ行目よりも後に（ｉ＋２４０）行目の走査線が選択されるので、走査信号Giが先にＨレベルになるとともに、書込極性が反転するので、データ信号Vidの電圧波形は図８に示される通りとなる。
図７及び図８においてデータ信号Vidの電圧を示す縦スケールは、便宜的に他の信号における縦スケールよりも拡大してある。また、サンプリング信号S640がＬレベルに変化してからサンプリング信号S1がＨレベルに変化するまでの期間にわたって黒色に相当する電圧となっているが、その理由は、タイミングずれなどの理由により誤って画素に書き込まれても、表示に寄与させないためである。
【００４４】
次に図９は、スタートパルスDybがタイミングＴで供給される場合において、各行の書込状態を連続するフレームにわたった時間経過とともに示す図である。この図に示されるように、本実施形態では、第１フィールドにおいて２４１、２４２、２４３、…、４８０行目の画素では負極性の書き込みがなされ、１、２、３、…、２４０行目の画素では正極性の書き込みがなされて、次の書き込みまで保持される一方、第２フィールドにおいて１、２、３、…、２４０行目の画素では負極性の書き込みがなされ、２４１、２４２、２４３、…、４８０行目の画素では正極性の書き込みがなされて、同様に次の書き込みまで保持される。
レジスターの値が「０」であり、スタートパルスDybがタイミングＴで供給される場合、第１及び第２フィールドの期間は、クロック信号Clyの２４０周期分であるから、各画素において液晶容量１２０に正極性電圧が保持される期間と負極性電圧が保持される期間とは、図９（ａ）に示すように半分ずつとなる。
【００４５】
スタートパルスDybがタイミングＴで供給される場合、第１及び第２フィールドの期間は互いに等しく、各画素において液晶容量１２０に正極性電圧が保持される期間と負極性電圧が保持される期間とはフレームの期間の半分ずつとなるので、液晶容量１２０には直流成分が印加されないはずである。しかしながら、現実には上述したように共通電極１０８の面内で各位置ごとに異なる量で共通電位ずれが生じているため、各位置に対応する液晶容量１２０にはそれぞれ異なる量の直流成分が印加されてしまう。そこで、この共通電位ずれを補正するために、レジスターに格納された設定値の値に応じてスタートパルスDybのタイミングを変更し、液晶容量１２０への直流成分の印加を制御する。
【００４６】
例えば、レジスターに格納された値が「−１」である場合、制御回路５２は、図１１に示されるように、スタートパルスDybを、タイミングＴよりもクロック信号Clyの１周期分だけ早いタイミングＴ(-1)に変更して出力する。すると、第１フィールドの期間はクロック信号Clyの２３９周期分となるのに対し、第２フィールドの期間はクロック信号Clyの２４１周期分となる。これにより、図１１に示されるように、スタートパルスDybの供給を契機とする選択により書き込まれる負極性電圧の保持期間は、スタートパルスDyaの供給を契機とする選択により書き込まれる正極性電圧の保持期間よりも長くなる。したがって、画素においては、負極性電圧で保持された電圧実効値が高められ、正極性電圧で保持された電圧実効値が低められる。
【００４７】
負極性電圧で保持された電圧実効値が正極性電圧で保持された電圧実効値より高くなると、画素は、負極性電圧を保持した時に明るくなり、正極性電圧を保持した時の暗くなる方向に変化する。なお、レジスターに格納した値が「−２」であれば、制御回路５２は、スタートパルスDybを、タイミングＴよりもクロック信号Clyの２周期分だけ早いタイミングに変更して出力する。すると、画素は、レジスターに格納した値が「−１」の場合より、負極性電圧で保持された電圧実効値がさらに高められ、正極性電圧で保持された電圧実効値がさらに低められる。
【００４８】
一方、レジスターに格納した値が「＋１」である場合、制御回路５２は、図１２に示されるように、スタートパルスDybを、タイミングＴよりもクロック信号Clyの１周期分だけ遅いタイミングＴ(+1)に変更して出力する。すると、第１フィールドの期間はクロック信号Clyの２４１周期分となるのに対し、第２フィールドの期間はクロック信号Clyの２３９周期分となる。これにより、図１３に示されるように、スタートパルスDybの供給を契機とする選択により書き込まれる負極性電圧の保持期間は、スタートパルスDyaの供給を契機とする選択により書き込まれる正極性電圧の保持期間よりも短くなる。したがって、画素においては、正極性電圧で保持された電圧実効値が高められ、負極性電圧で保持された電圧実効値が低められる。
【００４９】
正極性電圧で保持された電圧実効値が負極性電圧で保持された電圧実効値より高くなると、画素は、正極性電圧を保持した時に明るくなり、負極性電圧を保持した時に暗くなる方向に変化する。なお、レジスターに格納した値が「＋２」であれば、制御回路５２は、スタートパルスDybを、タイミングＴよりもクロック信号Clyの２周期分だけ遅いタイミングに変更して出力する。すると、画素は、レジスターに格納した値が「＋１」の場合より、正極性で保持された電圧実効値がさらに高められ、負極性で保持された電圧実効値がさらに低められる。
【００５０】
第１実施形態においては、表示パネル１０の面内で一様に劣化が進行するように、上述した共通電位ずれに対する補正を実行する。図１４は、第１実施形態における駆動の概念を示す図である。また、図１５に、比較例として従来技術に係る液晶装置の駆動の概念を示す。これらの図に示す位置Ａ，Ｂ，Ｃは図４に示す同符号が付された位置に対応しており、位置Ａは共通電位ずれが最も大きい位置を示し、位置Ｃは共通電位ずれが最も小さい位置を示し、位置Ｂは位置Ａにおける共通電位ずれより大きく位置Ｂにおける共通電位ずれよりも小さい共通電位ずれの位置を示している。
【００５１】
図１４（Ａ）及び図１５（Ａ）は、デューティー比を５０％とした場合の正極性駆動期間と負極性駆動期間との間の面積値のずれ（以下、単に面積値のずれと称する）を示している。図１５（Ｂ）に示すように、共通電位ずれが最も小さい位置Ｃにおいて、面積値のずれがゼロとなるようにデューティー比を設定したとすると、位置Ｃでは、直流成分が液晶に印加されないので、液晶が劣化する速度を低減することができる。一方、共通電位ずれが最も大きい位置Ａでは、面積値のずれが解消されていない。このため、位置Ｃでは、位置Ａと比較して、液晶の劣化が早く進行する。
【００５２】
これに対して、図１４（Ｂ）に示すように第１実施形態の制御回路５２は、デューティー比設定記憶部８３に記憶された設定値のうち、位置Ｃにおける面積値のずれをゼロとするデューティー比での駆動（時刻０〜時刻ｔ１、時刻ｔ２〜ｔ３）と、位置Ａにおける面積値のずれをゼロとするデューティー比での駆動（時刻１〜時刻ｔ２、時刻ｔ３〜ｔ４）とを交互に切り替えて、表示パネル１０を駆動する。
【００５３】
このようにデューティー比を切り替えて駆動することによって、時刻０〜時刻ｔ１及び時刻ｔ２〜ｔ３では位置Ｃの面積値のずれがゼロとなる一方、位置Ａでは面積値のずれが大きくなる。また、時刻１〜時刻ｔ２及び時刻ｔ３〜ｔ４では、位置Ａの面積値のずれがゼロとなる一方、位置Ｃでは面積値のずれが大きくなる。面積値のずれが大きいと、液晶に直流成分が印加され液晶の劣化が促進されるが、上述した駆動では、共通電位ずれが最も大きい位置Ａと最も小さい位置Ｃとで、液晶の劣化の程度を近づけることができる。この結果、液晶パネルの長寿化を図ることが可能となる。
【００５４】
図１６は、共通電極１０８の面内の各位置における、デューティー比補正の効果（以下、単に補正の効果または効果という。）を示す図である。ここで補正の効果とは、共通電位ずれを解消する作用の度合いを意味する。同図において、黒色の濃度が濃い位置ほど強く補正される位置である。同図に示すように、制御回路５２によるデューティー比の切り替え駆動によって、表示パネル１０の面内において、共通電位ずれに対する補正の効果は複数フィールドを経て略均一になる。
【００５５】
以上説明したように、第１実施形態によれば、共通電位ずれに起因して液晶容量に印加される直流成分を低減させると共に、表示パネル１０の面内における劣化の進行速度のばらつきを低減させた液晶装置、電子機器、及び液晶装置の駆動方法を提供することができる。
即ち、第１実施形態によれば、共通電極１０８の面内における特定の位置の共通電位ずれのみが特に強く補正されてしまうことを防止でき、さらに当該特定の位置から外れた位置ほど補正の効果が弱まることを抑制できる。よって、表示パネル１０の面内における液晶素子の劣化のばらつきが抑制される。この結果、表示パネル１０にける表示不良発生までの時間が延び、製品長寿命化が実現する。
【００５６】
［第２実施形態］
以下、本発明の第２実施形態に係る液晶装置について説明する。第２実施形態に係る液晶装置１は、デューティー比設定記憶部５３に記憶されている設定値及び制御回路５２の動作を除いて、図１に示す第１実施形態の液晶装置１と同様に構成されている。
第１実施形態では、位置Ｃにおける面積値のずれをゼロとするデューティー比での駆動と、位置Ａにおける面積値のずれをゼロとするデューティー比での駆動とを交互に切り替えて、表示パネル１０を駆動する構成としているが、第２実施形態では、位置Ｃにおける面積値のずれをゼロとするデューティー比での駆動と、位置Ａにおける面積値のずれをゼロとするデューティー比での駆動との間に、位置Ｂにおける面積値のずれをゼロとするデューティー比での駆動を実行する。このため、デューティー比設定記憶部５３は、位置Ａ及び位置Ｃに対応する各設定値の他に位置Ｂに対応する設定値を記憶している。
【００５７】
図１７は、第２実施形態における駆動の概念を示す図である。同図に示すように、制御回路５２は、位置Ｃにおける面積値のずれをゼロとするデューティー比での駆動（時刻０〜時刻ｔ１、時刻ｔ３〜ｔ４）を実行した後に、位置Ｂにおける面積値のずれをゼロとするデューティー比での駆動（時刻ｔ１〜時刻ｔ２、時刻ｔ４〜ｔ５）に切り替え、さらに位置Ａにおける面積値のずれをゼロとするデューティー比での駆動（時刻ｔ２〜時刻ｔ３、時刻ｔ５〜ｔ６）に切り替える。
図１８は、共通電極１０８の面内の各位置における、共通電位ずれに対する補正の効果を示す図である。同図において、黒色の濃度が濃い位置ほど強く補正される位置である。同図に示すように、位置Ａ及び位置Ｃを基準としたデューティー比補正に加えて、位置Ｂを基準としたデューティー比補正が実行されるため、液晶に印加される直流成分の低減度合いが、当該表示パネル１０の面内でさらに均一化され、劣化の進行具合もさらに均一化される。
なお、第２実施形態では、３種類のデューティー比を切り替える駆動を一例として説明したが、本発明は、これに限定されるものではなく、４種類以上のデューティー比を切り替える駆動を行ってもよい。このように、切り替えるデューティー比の数を増加するほど、より連続的に補正を行うことができる。デューティー比が大きく変化すると、人に検知され易くなるが、デューティー比の数を増加させることによって、目視されにくくでき、表示品質が向上する。
【００５８】
［第３実施形態］
以下、本発明の第３実施形態に係る液晶装置について説明する。第３実施形態に係る液晶装置１は、デューティー比設定記憶部８３を除いた点、並びに制御回路５２及び表示データ処理回路５４の詳細な構成を除いて、図１に示す第１実施形態の液晶装置１と同様に構成されている。第３実施形態に係る液晶装置１では、共通電位ずれに対する補正として、上述したデューティー比補正に加えて、画素電極１１８に供給するデータ信号の電位の補正も実行することで、表示パネル１０の面内における劣化の進行速度のばらつきをより低減させる。
【００５９】
図１９は、第３実施形態に係る制御回路５２及び表示データ処理回路５４の詳細な構成を示すブロック図である。同図に示すように、制御回路５２は、共通電位ずれ量が最も大きい最大ずれ量LCmax及び共通電位ずれ量が最も小さい最小ずれ量LCminを記憶した共通電位ずれ量記憶部５２０、レジスター設定部５２１及びタイミング生成部５２２を備える。また、表示データ処理回路５４は、フレームメモリ５４１と画像調整部５４２とを備える。
【００６０】
レジスター設定部５２１は、共通電位ずれ量記憶部５２０から各画素の共通電位ずれ量を読み出し、共通電位ずれ量が最も大きい最大ずれ量LCmax及び共通電位ずれ量が最も小さい最小ずれ量LCminを特定し、これらをタイミング生成部５２２及び画像調整部５４２のレジスターに設定する。タイミング生成部５２２は、レジスター設定部５２１によって設定された最大ずれ量LCmax及び最小ずれ量LCminに基づいて、表示データVideoをフレームメモリ５４１から読み出すタイミングを制御すると共に、スタートパルスDyを生成する。これにより、正極性駆動期間と負極性駆動期間と比率であるデューティー比が調整される。
【００６１】
また、タイミング生成部５２２は、表示データVideoの読み出しタイミングを示す同期信号を画像調整部５４２に出力する。画像調整部５４２は、フレームメモリ５４１から出力された表示データVideoを、レジスター設定部５２１から供給された最大ずれ量LCmax及び最小ずれ量LCminに基づいて補正し、Ｄ／Ａ変換回路５６に出力する。具体的には、画像調整部５４２は、各駆動期間におけるデューティー比補正の基準位置以外の位置（例えば図１４，２０に示す例では、期間０〜ｔ１における位置Ａ，Ｂ、期間ｔ１〜ｔ２における位置Ｂ，Ｃ、期間ｔ２〜ｔ３における位置Ａ，Ｂ、期間ｔ３〜ｔ４における位置Ｂ，Ｃ）について、表示データVideoを補正する。これにより、図２０に示すように、各駆動期間における位置Ａ，Ｂ，Ｃについての面積値のずれが解消される。
換言すれば、正極性駆動期間において共通電極１０８の各位置の液晶に印加される電圧と正極性駆動期間の長さとの積の値と、共通電極１０８の各位置の液晶に印加される電圧と負極性駆動期間の長さとの積の値とが近づくように、表示データVideoを補正する。
【００６２】
図２０に示すように各駆動期間における位置Ａ，Ｂ，Ｃについての面積値のずれが解消されるためには、画像調整部５４２は、デューティー比補正による補正効果と、表示データVideoの電位の補正による補正効果との合計が各位置で一定となるように、表示データVideoの電位を補正する必要がある。
第３実施形態によれば、表示パネル１０の面内における劣化の進行が更に抑制されると共に、表示パネル１０における表示不良への抑制効果が異なるとデューティー比補正と、表示データの電位の補正とを併用することで、特定原因に因る表示不良の発生が抑制される。
【００６３】
［応用例］
以上説明した実施形態に例示した液晶装置１は、各種の電子機器に利用され得る。図２１は、液晶装置１を適用した投射型表示装置（３板式のプロジェクター）４０００の模式図である。投射型表示装置４０００は、相異なる表示色（赤色，緑色，青色）に対応する３個の液晶装置１（１R,１G,１B）を含んで構成される。照明光学系４００１は、照明装置（光源）４００２からの出射光のうち赤色成分ｒを液晶装置１Rに供給し、緑色成分ｇを液晶装置１Gに供給し、青色成分ｂを液晶装置１Bに供給する。各液晶装置１は、照明光学系４００１から供給される各単色光を表示画像に応じて変調する光変調器（ライトバルブ）として機能する。投射光学系４００３は、各液晶装置１からの出射光を合成して投射面４００４に投射する。
【００６４】
［変形例］
本発明は上述した実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。また、各実施形態と各変形例とを適宜組み合わせることも可能である。
（１）変形例１
上述した各実施形態では、共通電位ずれが最小となる共通電極１０８の位置Ｃにおける液晶に印加される電圧と正極性駆動期間の長さとの積の値であるである面積値と、位置Ｃにおける負極性駆動期間の面積値とが近づく（好ましくは等しくなる）ように正極性駆動期間の長さと正極性駆動期間の長さとを設定した第１駆動と、共通電位ずれが最大となる共通電極１０８の位置Ａにおける正極性駆動期間の面積値と、位置Ａにおける負極性駆動期間の面積値とが近づく（好ましくは等しくなる）ように正極性駆動期間の長さと正極性駆動期間の長さとを設定した第２駆動とを切り替えて表示パネル１０を動作させた。即ち、共通電位ずれの最小及び最大に着目して、正極性駆動期間の長さと正極性駆動期間の長さの比率であるデューティー比を切り替えた。本発明はこれに限定されるものではなく、共通電極１０８の第１位置における正極性駆動期間の面積値と負極性駆動期間の面積値とが近づく（好ましくは等しく）なるように設定したデューティー比とする第１駆動と、共通電極１０８の第２位置における正極性駆動期間の面積値と負極性駆動期間の面積値とが近づく（好ましくは等しく）なるように設定したデューティー比とする第２駆動とを切り替えて表示パネル１０を動作させてもよい。この場合であっても、一の位置における電位に基づいてデューティー比を補正した駆動を実行する場合に比べて、デューティー比の補正の効果が当該液晶パネルの面内で均一化される。従って、液晶に印加される直流成分がデューティー比の補正により低減される上に、その低減度合いも、従来技術に比べて液晶パネルの面内で均一化される。これにより、表示パネル１０の面内における液晶の劣化の進行具合のばらつきも低減され、製品長寿命化が実現する。
【００６５】
（２）変形例２
上述した各実施形態では共通電位ずれ量に応じて正極性駆動期間の長さと正極性駆動期間の長さとを設定したが、これは、共通電極１０８の第１位置（好ましくは共通電位ずれが最小となる位置）における第１電位に基づいてデューティー比を定め、共通電極１０８の第２位置（好ましくは共通電位ずれが最大となる位置）における第２電位に基づいてデューティー比を定めてもよい。共通電位ずれ量は基準値と共通電極１０８上の所定位置における電位のずれを表しており、基準値は固定である。従って、所定位置の共通電位ずれ量に応じてデューティー比を定めることと、所定位置の共通電極１０８の電位に基づいてデューティー比を定めることは等価である。
【００６６】
（３）変形例３
上述した各実施形態では、共通電極１０８の共通電位ずれ量は予め測定しておくことが前提であったが、本発明はこれに限定されるものではなく、共通電位ずれ量を測定するものであってもよい。
図２２に変形例３に係る液晶装置のブロック図を示す。当該液晶装置１は、デューティー比設定記憶部８３の替わりに共通電極電位特定部７０を備える点、制御回路５２がＲＯＭ５２ｒを備える点を除いて、図１に示す第１実施形態の液晶装置１と同様に構成されている。
共通電極電位特定部７０は、共通電位LCcomが印加された共通電極１０８における複数位置の電圧を特定する。例えば当該液晶装置１がプロジェクターである場合、共通電極電位特定部７０は撮像装置７１と解析部７２とを備える。撮像装置７１は、スクリーン（不図示）に投影された表示パネル１０の映像を撮像して画像データを生成し、該画像データを解析部７２へ出力する。解析部７２は、撮像装置７１によって生成された画像データを解析し、共通電極１０８における複数の位置における共通電位ずれ量を特定する。この例では、最大ずれ量LCmax及び最小ずれ量LCminを特定する。
なお、表示パネル１０の映像に基づいて、当該液晶パネルが備える共通電極１０８の各位置の電位を特定する技術は、当業者に周知の従来技術を用いればよい。
【００６７】
制御回路５２は、共通電位ずれ量と、正極性駆動期間の面積値と負極性駆動期間の面積値とを近づける（好ましくは等しくなる）ように定めたデューティー比を指定する設定値（スタートパルスDybの出力タイミングを指定する設定値）とを対応付けて記憶するＲＯＭ(Read Only Memory)５２ｒを備える。
制御回路５２は、共通電極電位特定部７０によって取得した最大ずれ量LCmax及び最小ずれ量LCminにそれぞれ対応付けられた設定値を、ＲＯＭ５２ｒから読み出し、当該設定値に応じてデューティー比を設定する。
変形例３によれば、経年変化によって共通電極１０８の電位分布が変化したとしても、これに追随してデューティー比を補正することができるので、製品の長寿命化をより向上させることができる。
【００６８】
（４）変形例４
上述した各実施形態及び各変形例においては、共通電位を基準としてデータ線に供給する階調電位が、高電位側となる期間を正極性駆動期間、低電位側となる期間を負極性駆動期間としたが、本発明はこれに限定されるものではなく、データ線に供給する階調電位が、所定電位を基準として高電位側となる期間を正極性駆動期間、低電位側となる期間を負極性駆動期間としてもよい。
上述した実施形態では、共通電位LCcomを、データ線に供給される階調電位の中心電位と一致するように設定することを前提として説明したが、必ずしも階調電位の中心電位と一致するように共通電位LCcomの値を設定しなくてもよい。
例えば、スイッチング素子たるＴＦＴ１１６がｎチャネルトランジスタの場合、そのオフに同期して画素電極１１８の電位が降下する現象（フィールドスルーまたはプッシュダウンと称される現象）の発生を考慮する場合、当該降下分だけ階調電位の中心電位が共通電位LCcomよりも高電位となるように、共通電位LCcomの値を設定することとなる。つまり、共通電位LCcomの値は、種々の条件に応じて適宜設定すればよく、階調電位の中心電位と一致するように設定する必要はない。なお、上述したフィールドスルー（プッシュダウン）現象は、ＴＦＴ１１６に係る種々の寄生容量などの影響で生じるとされている。
さらに、上述した実施形態には種々の段階の発明が含まれており、開示した複数の構成要件の適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示す全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
【符号の説明】
【００６９】
１…液晶装置、１０…表示パネル、１０５…液晶、１０７…容量線、１０８…共通電極、１０９…蓄積容量、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素電極、１２０…液晶容量、１３０…走査線駆動回路、１４０…データ線駆動回路、１４２…サンプリング信号出力回路、１７１…画像信号線、５０…処理回路、５２…制御回路、５２１…レジスター設定部、５２２…タイミング生成部、５４…表示データ処理回路、５４１…フレームメモリ、５４２…画像調整部、５６…変換回路、７０…共通電極電位特定部、７１…撮像装置、７２…解析部、８１…共通電位記憶部、８３…デューティー比設定記憶部。
【図１】
2015099240.tif 000003
【図２】
2015099240.tif 000004
【図３】
2015099240.tif 000005
【図５】
2015099240.tif 000006
【図６】
2015099240.tif 000007
【図７】
2015099240.tif 000008
【図８】
2015099240.tif 000009
【図９】
2015099240.tif 000010
【図１０】
2015099240.tif 000011
【図１１】
2015099240.tif 000012
【図１２】
2015099240.tif 000013
【図１３】
2015099240.tif 000014
【図１４】
2015099240.tif 000015
【図１５】
2015099240.tif 000016
【図１７】
2015099240.tif 000017
【図１９】
2015099240.tif 000018
【図２０】
2015099240.tif 000019
【図２１】
2015099240.tif 000020
【図２２】
2015099240.tif 000021
【図４】
2015099240.tif 000022
【図１６】
2015099240.tif 000023
【図１８】
2015099240.tif 000024