(57)【要約】【課題】  回路基板の生産効率をさらに向上させる。【解決手段】  本発明の集合回路基板１は、データを書込み可能なメモリを含む回路部をそれぞれが有する複数の回路基板４と、メモリに書き込まれるデータが記憶された記憶装置２と、各回路基板４内の回路部と記憶装置２との間を電気的に接続する配線５と、記憶装置２及び配線５に電気的に接続され、記憶装置２に記憶されたデータをメモリに書き込むデータ書込み部３と、を備える。【選択図】  図１
2015192070.tif 000002
【特許請求の範囲】
【請求項１】
データを書込み可能なメモリを含む回路部をそれぞれが有する複数の回路基板と、
前記メモリに書き込まれるデータが記憶された記憶装置と、
各回路基板内の前記回路部と前記記憶装置との間を電気的に接続する配線と、
前記記憶装置及び前記配線に電気的に接続され、前記記憶装置に記憶された前記データを前記メモリに書き込むデータ書込み部と、を備える
集合回路基板。
【請求項２】
前記データ書込み部は、前記複数の回路基板とは別個に設けられ、前記配線を介して、各回路部内の前記メモリに前記データを書き込む
ことを特徴とする請求項１に記載の集合回路基板。
【請求項３】
前記データ書込み部は、前記回路部の内部に設けられ、
前記データ書込み部は、前記配線を介して、前記記憶装置から前記データを取得し、該取得した前記データを自身の回路部内の前記メモリに書き込む
ことを特徴とする請求項１又は２に記載の集合回路基板。
【請求項４】
データを書込み可能なメモリを含む回路部を有する回路基板が複数設けられた集合回路基板における、各回路部内の前記メモリにデータを書き込むデータ書込み方法であって、
前記集合回路基板に設けられ且つ前記メモリに電気的に接続されたデータ書込み部が、前記集合回路基板に設けられ、前記データ書込み部に電気的に接続され且つ前記メモリに書き込まれるデータが格納された記憶装置から前記データを取得することと、
前記データ書込み部が、前記取得した前記データを前記メモリに書き込むことと、を含む
データ書込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板の製造工程で用いる集合回路基板及びデータ書込み方法に関する。
【背景技術】
【０００２】
従来、電子回路がプリントされた基板や該基板に電子部品が実装された回路基板などの製造工程において、例えば、作業効率の向上、コストの低減等を実現するために、一枚の基板から複数の回路基板が得られるように設計された集合回路基板を用いる技術が提案されている。
【０００３】
このような集合回路基板に対しては、通常、回路基板に各種電子部品が実装された後、各種電子部品が電気的に接続され、電子部品内の回路が正常に動作するか否かを確認するための電気的な検査が行われる。そして、この検査時には、個々の回路基板に設けられた検査用の導通端子に、検査用冶具の検査用端子を例えば接触等させて電気的に接続する。それゆえ、集合回路基板から各回路基板を個別に切り離した後、該切り離された各回路基板に対してこのような検査を行うと、検査用冶具の検査用端子と回路基板の導通端子との接触回数が増大する。この場合、例えば、検査時間の増加、検査用冶具の劣化（検査用端子の摩耗など）等の問題が発生する。
【０００４】
そこで、従来、この問題を解決するための技術が種々提案されている（例えば特許文献１及び２参照）。特許文献１及び２には、集合回路基板から回路基板を切り離した後に残る集合回路基板の領域（廃棄される基板領域）に、各回路基板と接続された検査用配線等からなる電子回路をプリントし、回路基板が切り離される前の集合回路基板の状態で各回路基板に対して検査を行うことを可能にする技術が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３４４８７９号公報
【特許文献２】特開２００４−２３５５７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述した特許文献１及び２で提案されている技術を用いれば、回路基板の導通検査の作業効率の向上や検査用冶具の摩耗の軽減などの効果が得られる。しかしながら、この技術分野では、回路基板の更なる生産効率の向上が求められている。
【０００７】
本発明は、上記要望に応えるためになされたものであり、本発明の目的は、回路基板の製造工程において、回路基板の生産効率をさらに向上させることができる技術を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の集合回路基板は、データを書込み可能なメモリを含む回路部をそれぞれが有する複数の回路基板と、メモリに書き込まれるデータが記憶された記憶装置と、各回路基板内の回路部と記憶装置との間を電気的に接続する配線と、記憶装置及び配線に電気的に接続され、記憶装置に記憶されたデータをメモリに書き込むデータ書込み部と、を備える。
【０００９】
また、本発明のデータ書込み方法は、データを書込み可能なメモリを含む回路部を有する回路基板が複数設けられた集合回路基板における、各回路部内のメモリにデータを書き込むデータ書込み方法であり、次の手順で行われる。まず、集合回路基板に設けられ且つメモリに電気的に接続されたデータ書込み部が、集合回路基板に設けられ、データ書込み部に電気的に接続され且つメモリに書き込まれるデータが格納された記憶装置からデータを取得する。次いで、データ書込み部が、取得したデータをメモリに書き込む。
【発明の効果】
【００１０】
上記構成の本発明では、集合回路基板内に、各回路基板に設けられた回路部内のメモリに書き込まれるデータが記憶された記憶装置と、回路部内のメモリにデータを書き込むためのデータ書込み部が設けられる。それゆえ、本発明によれば、集合回路基板内の複数の回路基板へのデータ書き込み処理の作業効率を向上させることができ、回路基板の生産効率をさらに向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係る集合回路基板の概略構成図である。
【図２】本発明の第１の実施形態に係る集合回路基板内に設けられた回路基板、データ書込み装置及び記憶装置の内部ブロック構成図である。
【図３】本発明の第１の実施形態の集合回路基板におけるデータ書込み処理の手順を示すフローチャートである。
【図４】本発明の第２の実施形態に係る集合回路基板の概略構成図である。
【図５】本発明の第２の実施形態に係る集合回路基板内に設けられた回路基板及び記憶装置の内部ブロック構成図である。
【図６】本発明の第２の実施形態の集合回路基板におけるデータ書込み処理の手順を示すフローチャートである。
【発明を実施するための形態】
【００１２】
以下に、本発明の各種実施形態に係る集合回路基板の構成及びその集合回路基板を用いた各回路基板内のメモリへのデータ書込み手法について、図面を参照しながら具体的に説明するが、その前に、まず、本発明で解決する具体的な課題について説明する。
【００１３】
上述のように、従来、回路基板の製造工程では、集合回路基板に設けられた複数の回路基板のそれぞれに対して、正常に動作するか否かを確認するための導通検査が行われる。そして、この導通検査の工程において、特許文献１及び２で提案されている技術を適用した場合には、回路基板の導通検査の作業効率の向上や検査用冶具の摩耗の軽減などの効果が得られる。
【００１４】
しかしながら、一般に、回路基板の製造工程は、いわゆる、物理的工程及び論理的工程の２つの工程に分けられる。そして、論理的工程では、例えば、回路基板に実装された電子部品に含まれる記憶装置（メモリ）に対して製品用ファームウエアなどをプログラミングする工程（いわゆるオンボード・プログラミング工程）も行われる。
【００１５】
このようなプログラミング工程では、従来、集合回路基板から切り離された各回路基板内のメモリに対して、冶具付きのデータ書込み装置を用いて、製品用ファームウエアなどのプログラムが書き込まれる。具体的には、データ書込み装置が冶具を介して回路基板に取り付けられ、その後、データ書込み装置から回路基板にプログラムが送信され、該プログラムが回路基板内のメモリに書き込まれる。
【００１６】
それゆえ、回路基板の製造工程において、回路基板の更なる生産効率の向上を図るためには、各回路基板に実装されたメモリへのデータ書込み処理の作業効率をさらに向上させる必要がある。なお、このプログラミング工程の処理に対して、上記特許文献１及び２で提案されている技術を適用することはできない。
【００１７】
そこで、本発明では、製品用ファームウエア等のプログラミング工程において、複数の回路基板へのデータ書込み処理の作業効率をさらに向上させることが可能な集合回路基板及びそれを用いたデータ書込み手法を提案する。
【００１８】
＜第１の実施形態＞
［集合回路基板の構成］
まず、図１及び図２を参照しながら、本発明の第１の実施形態に係る集合回路基板の構成について説明する。なお、図１は、第１の実施形態に係る集合回路基板の概略構成図である。また、図２は、第１の実施形態の集合回路基板内に設けられた回路基板、データ書込み装置及び記憶装置の内部構成を示す図である。
【００１９】
集合回路基板１には、図１に示すように、記憶装置２と、データ書込み装置３と、複数の回路基板４と、書込み用配線５（配線）とが設けられる。
【００２０】
なお、本実施形態では、集合回路基板１に、８個の回路基板４を設ける例を説明するが、本発明はこれに限定されない。集合回路基板１に設けられる回路基板の個数は、例えば、集合回路基板１のサイズ、各回路基板４のサイズ等の条件に応じて適宜設定される。また、図１には、８個の回路基板４を２（縦）×４（横）の配列形態で、集合回路基板１に配置する例を示すが、本発明はこれに限定されない。８個の回路基板４の配列形態は、集合回路基板１のサイズ及び形状、各回路基板４のサイズ及び形状等の条件に応じて適宜設定される。
【００２１】
また、本実施形態では、８個の回路基板４が互いに同じ構成を有する例を説明する。さらに、本実施形態では、記憶装置２、データ書込み装置３及び８個の回路基板４は、集合回路基板１上において、互いに所定間隔離して配置される。そして、集合回路基板１内の構成部間及び集合回路基板１の外周端部の領域１ａには、図示しないが、例えば、検査用配線、アライメントマーク等の配線パターンや回路基板間のマージン領域などが設けられる。すなわち、集合回路基板１内の領域１ａは、各回路基板を集合回路基板１から切り離した後、最終的に廃棄される部分となる。それゆえ、以下では集合回路基板１内の領域１ａを「捨て基板部」と称す。
【００２２】
そして、図１に示す例では、図面上で集合回路基板１内の上部に一列に配置された４つの回路基板４の形成領域と、下部に一列に配置された４つの回路基板４の形成領域との間の捨て基板部１ａの領域に書込み用配線５が設けられる。また、記憶装置２は、データ書込み装置３に電気的に接続され、データ書込み装置３は、書込み用配線５に接続される。すなわち、記憶装置２は、データ書込み装置３を介して、間接的に書込み用配線５に接続される。
【００２３】
記憶装置２は、図２に示すように、メモリ６を有する。メモリ６には、回路基板４の製造工程において、各回路基板４内の後述のメモリ１４に書き込まれる各種データ（各種プログラム、識別用ＩＤ、個別情報、コマンド等）が格納されている。なお、これらの各種データは、メモリ６が集合回路基板１に搭載される前に予め記憶されることが好ましい。
【００２４】
記憶装置２内のメモリ６に格納されている各種プログラムには、製品用ファームウエア等のように、回路基板の出荷前（製造段階）に予め回路基板４内のメモリ１４に格納させておく必要のあるプログラム（以下、初期プログラムという）が含まれる。また、各種プログラムには、回路基板４の製造工程において回路部１１の電波出力検査を実行するための検査用プログラムも含まれる。さらに、後述するデータ書込み装置３のデータ書込み動作において、データを書き込む回路基板４の順序が予め設定されている場合には、データの書込み順序を規定したテーブル、例えば、回路基板４を指定する情報（メモリ１４に予め書き込まれたシリアル番号等）と書込み順序との対応関係が規定されたテーブル等もメモリ６に記憶されている。
【００２５】
データ書込み装置３は、図２に示すように、ＣＰＵ７（データ書込み部）を有する。ＣＰＵ７は、記憶装置２のメモリ６に電気的に接続されるとともに、書込み用配線５を介して各回路基板４内の後述のコネクタ１２に電気的に接続される。そして、データ書込み装置３内のＣＰＵ７は、回路基板４の製造工程において、書込み用配線５を介して各回路基板４内のメモリ１４にアクセスし、記憶装置２内のメモリ６から取得した各種データを各回路基板４内のメモリ１４に書き込む。なお、図１及び図２には示さないが、データ書込み装置３によりデータ書込み処理が実行される際には、記憶装置２内のメモリ６、データ書込み装置３内のＣＰＵ７、及び各回路基板４内のメモリ１４のそれぞれを駆動するための電力が集合回路基板１に供給される。
【００２６】
各回路基板４は、図２に示すように、回路基板本体１０と、回路基板本体１０に設けられた回路部１１及びコネクタ１２とを備える。
【００２７】
回路部１１は、機能部１３と、メモリ１４とを有する。回路部１１の内部において、メモリ１４は、機能部１３に電気的に接続される。また、機能部１３は、コネクタ１２に電気的に接続され、コネクタ１２は、書込み用配線５に電気的に接続される。すなわち、メモリ１４は、機能部１３及びコネクタ１２を介して、書込み用配線５に接続される。なお、書込み用配線５から延伸した配線が、コネクタ１２を用いずに、直接機能部１３に接続されていてもよい。
【００２８】
機能部１３は、回路基板４（回路部１１）で行う所定の機能を実現するための回路である。
【００２９】
回路部１１内のメモリ１４には、回路基板の製造工程における後述のデータ書込み装置３のデータ書込み動作により、回路基板４（回路部１１）で所定の機能を実行する際に必要な各種プログラム（初期プログラム）、識別用ＩＤ、個別情報、コマンド等の各種データが記憶される。
【００３０】
なお、識別用ＩＤ等の固有情報の回路基板４毎の設定手法としては、例えば、記憶装置２内のメモリ６に格納されている各種データの中に、固有情報と回路基板４との対応を規定したリスト（テーブル）を含ませ、該リストに基づいて固有情報を回路基板４毎に割り当てる手法を用いてもよい。さらに、識別用ＩＤ等の固有情報の回路基板４毎の設定手法としては、例えば、回路基板４へのデータ書込み処理毎に、固有情報を変化させて（例えば識別用ＩＤ番号に所定値を加算する等）、回路基板４毎に異なる固有情報を割り当てる手法を用いてもよい。
【００３１】
書込み用配線５は、図１に示すように、８個の回路基板４に対して共通して設けられる、例えばＩ２Ｃ（Inter-Integrated Circuit）などのデータ書込み用の共通バスであって、各回路基板４内の回路部１１は、コネクタ１２を含む配線を介して書込み用配線５に接続される（図２参照）。また、８個の回路基板４は、書込み用配線５に対して並列接続される。
【００３２】
なお、各回路基板４が集合回路基板１から切り離されたときには、記憶装置２、データ書込み装置３及び書込み用配線５も各回路基板４から切り離される（捨て基板部１ａに残る）。
【００３３】
［集合回路基板のデータ書込み動作］
上述した本実施形態の集合回路基板１では、回路基板４の製造工程において、データ書込み装置３内のＣＰＵ７が、記憶装置２内のメモリ６に格納された各種データを、書込み用配線５を介して、各回路基板４に順次送信して、各回路基板４に設けられた回路部１１内のメモリ１４に書き込む。
【００３４】
この際、データを書き込む回路基板４の順序は、例えば、予め決定されていてもよい。この場合、データを書き込む回路基板４の順序は、任意に設定することができる。また、データを書き込む回路基板４の順序を予め設定せずに、例えば、データ書込み装置３内のＣＰＵ７が、データ未書込みの回路基板４を探索し、データ未書込みの回路基板４が検出されれば、該データ未書込みの回路基板４に対してデータを書き込むようにしてもよい。この場合、データ書込み装置３による回路基板４の探索順序は、任意に設定することができるが、例えば、データ書込み装置３に近い位置に存在する回路基板４から順次探索してもよい。
【００３５】
ここで、図３を参照しながら、本実施形態の集合回路基板１における各回路基板４内のメモリ１４へのデータ書込み動作の処理内容をより具体的に説明する。図３は、本実施形態のデータ書込み処理の手順を示すフローチャートである。
【００３６】
なお、以下に説明する各回路基板４内のメモリ１４へのデータ書込み動作時には、上述のように、データ書込み装置３内のＣＰＵ７を駆動するための電力がデータ書込み装置３（集合回路基板１）に供給される。また、以下に説明するデータ書込み処理の実行プログラムは、記憶装置２に予め記憶されており、データ書込み装置３に電力供給された際に、データ書込み装置３内のＣＰＵ７が記憶装置２からこの実行プラグラムを読み出して以下の各種処理を行う。
【００３７】
まず、データ書込み装置３内のＣＰＵ７は、データ未書込みの回路基板４を探索する（ステップＳ１）。
【００３８】
なお、データを書き込む回路基板４の順序が決まっている場合には、ステップＳ１において、データ書込み装置３内のＣＰＵ７は、例えば、データの書込み順序を規定したテーブルと、回路基板４を指定する情報（例えば、回路基板４内のメモリ１４に予め記録されたシリアル番号等）とを参照して、個々の回路基板４を識別し、次にデータを書き込む回路基板４を探索する。一方、データを書き込む回路基板４の順序が決まっていない場合には、ステップＳ１において、データ書込み装置３内のＣＰＵ７は、例えば、各回路基板４に設けられた回路部１１内のメモリ１４にアクセスし、メモリ１４のデータ書込み状況を検出して、データ未書込みの回路基板４の探索を行う。
【００３９】
次いで、データ書込み装置３内のＣＰＵ７は、上記ステップＳ１の探索結果に基づいて、データ未書込みの回路基板４が存在するか否かを判別する（ステップＳ２）。
【００４０】
ステップＳ２において、データ書込み装置３内のＣＰＵ７が、データ未書込みの回路基板４が存在すると判定した場合（ステップＳ２がＹＥＳ判定の場合）、データ書込み装置３内のＣＰＵ７は、記憶装置２内のメモリ６から、回路基板４内のメモリ１４に書き込む各種データを取得する（ステップＳ３）。
【００４１】
次いで、データ書込み装置３内のＣＰＵ７は、データ未書込みの所定の回路基板４に設けられた回路部１１内のメモリ１４に、ステップＳ３で取得した各種データを書き込む（ステップＳ４）。そして、所定の回路基板４内のメモリ１４へのデータの書込み処理が終了した後、データ書込み装置３のＣＰＵ７は、処理をステップＳ１の処理に戻す。その後、ステップＳ２がＮＯ判定となるまで（全ての回路基板４に対してデータの書込み処理が終了するまで）、ステップＳ１〜ステップＳ４の処理が繰り返される。
【００４２】
そして、ステップＳ２において、データ書込み装置３内のＣＰＵ７が、データ未書込みの回路基板４が存在しないと判定した場合（ステップＳ２がＮＯ判定の場合）、データ書込み装置３内のＣＰＵ７は、データの書込み処理を終了する。本実施形態では、上述のようにして、集合回路基板１に設けられた複数の回路基板４に対してデータ書込み処理を行う。
【００４３】
上述した本実施形態の集合回路基板１の構成、及び、集合回路基板１を用いた複数の回路基板４へのデータ書込み手法では、集合回路基板１の内部で、全ての回路基板４内のメモリ１４へのデータ書き込み処理が完結する。すなわち、本実施形態では、集合回路基板１の外部に、別途、各回路基板４内のメモリ１４にデータを書き込むためのデータ書込み装置やそれを回路基板に取り付けるための専用冶具を設ける必要がない。また、本実施形態では、回路基板４に対して個別にデータ書込み装置を取り付けて（接続して）、データの書込みを行う作業が不要となる。
【００４４】
それゆえ、本実施形態では、データ書込み装置の接続作業にかかる時間などを低減することができ、集合回路基板内の複数の回路基板４へのデータ書き込み処理の作業効率を向上させることができる。その結果、本実施形態では、回路基板４の生産効率をさらに向上させることができる。
【００４５】
また、本実施形態では、外部に設けられたデータ書込み装置を回路基板に取り付けるための専用冶具の製造コスト、専用冶具の接続端子の摩耗による専用冶具の交換コストなどを低減することができる。なお、集合回路基板１の捨て基板部１ａに設けた記憶装置２及びデータ書込み装置３は実質、使い捨てとなるが、近年ではＣＰＵやメモリなどの電子部品が安価であるので、記憶装置２及びデータ書込み装置３を使い捨てにしても、このことがコスト増大につながる可能性はほとんどない。それゆえ、本実施形態では、回路基板４をより低コストで製造することができる。
【００４６】
さらに、本実施形態では、回路基板４の製造工程における、複数の回路基板４へのデータ書込み処理は、複数の回路基板４とは別個に設けられたデータ書込み装置３により行われる。それゆえ、本実施形態では、回路基板４に設けられた回路部１１内のメモリ１４に予めデータ書込み処理用のプログラムが記憶されていない場合や、回路部１１がデータ書込み処理用のＣＰＵを備えない場合であっても、メモリ１４に所定のデータを書き込むことができる。なお、回路基板４が備えるメモリ１４が、例えばメモリ内蔵型のマイコンのように、処理用のＣＰＵを有していてもよい。このとき、処理用のＣＰＵは、データ受け渡し用のインタフェースにより書込み用配線５を介してデータ書込み装置３に接続され、入力された書込み用のデータのメモリへの書込みを実行する。
【００４７】
＜第２の実施形態＞
［集合回路基板の構成］
次に、図４及び図５を参照しながら、第２の実施形態に係る集合回路基板の構成について説明する。なお、図４は、第２の実施形態に係る集合回路基板の概略構成図である。また、図５は、第２の実施形態の集合回路基板内に設けられた回路基板及び記憶装置の内部構成を示す図である。
【００４８】
集合回路基板２１には、図４に示すように、記憶装置２２と、複数の回路基板２４と、書込み用配線２５（配線）とが設けられる。
【００４９】
なお、本実施形態では、上記第１の実施形態と同様に、集合回路基板２１に、８個の回路基板２４を設ける例を説明するが、本発明はこれに限定されない。集合回路基板２１に設けられる回路基板の個数は、例えば、集合回路基板２１のサイズ、各回路基板２４のサイズ等の条件に応じて適宜設定される。また、図４には、８個の回路基板２４を２（縦）×４（横）の配列形態で、集合回路基板２１に配置する例を示すが、本発明はこれに限定されない。８個の回路基板２４の配列形態は、集合回路基板２１のサイズ及び形状、各回路基板２４のサイズ及び形状等の条件に応じて適宜設定される。
【００５０】
また、本実施形態では、８個の回路基板２４が互いに同じ構成を有する例を説明する。さらに、本実施形態では、記憶装置２２及び８個の回路基板２４は、集合回路基板２１上において、互いに所定間隔離して配置される。それゆえ、集合回路基板２１内の構成部間及び集合回路基板２１の外周端部の領域には、捨て基板部２１ａが形成される。
【００５１】
そして、図４に示す例では、図面上で集合回路基板２１内の上部に一列に配置された４つの回路基板２４の形成領域と、下部に一列に配置された４つの回路基板２４の形成領域との間の捨て基板部２１ａの領域に書込み用配線２５が設けられる。さらに、本実施形態では、記憶装置２２は、書込み用配線２５に接続される。
【００５２】
記憶装置２２は、図５に示すように、メモリ２６を有する。メモリ２６には、回路基板２４の製造工程において、各回路基板２４内の後述のメモリ３４に書き込まれる各種データ（各種プログラム、識別用ＩＤ、個別情報、コマンド等）が格納される。なお、これらの各種データは、メモリ２６が集合回路基板２１に搭載される前に予め記憶されることが好ましい。
【００５３】
記憶装置２２のメモリ２６に格納されている各種プログラムには、製品用ファームウエア等の初期プログラムが含まれる。また、各種プログラムには、回路基板２４の製造工程において回路部３１の電波出力検査を実行するための検査用プログラムも含まれる。
【００５４】
各回路基板２４は、図５に示すように、回路基板本体３０と、回路基板本体３０に設けられた回路部３１及びコネクタ３２とを備える。
【００５５】
回路部３１は、機能部３３と、メモリ３４と、ＣＰＵ３５（データ書込み部）とを含む。回路部３１において、ＣＰＵ３５は、機能部３３及びメモリ３４とそれぞれ電気的に接続される。また、ＣＰＵ３５は、コネクタ３２に電気的に接続され、コネクタ３２は、書込み用配線２５に電気的に接続される。すなわち、ＣＰＵ３５は、コネクタ３２を介して、書込み用配線２５に接続される。
【００５６】
機能部３３は、回路基板２４（回路部３１）で行う所定の機能を実現するための回路である。
【００５７】
回路部３１内のメモリ３４には、回路基板２４の製造工程における後述のＣＰＵ３５のデータ書込み動作により、回路基板２４（回路部３１）で所定の機能を実行する際に必要な各種プログラム（初期プログラム）、識別用ＩＤ、個別情報、コマンド等の各種データが記憶される。また、メモリ３４には、後述するデータ書込み処理（ＣＰＵ３５が記憶装置２２にアクセスして各種データを取得し、自身の回路部３１内のメモリ３４に取得した各種データを書き込む処理）を実行するためのプログラムが予め格納されている。
【００５８】
ＣＰＵ３５は、回路基板２４（回路部３１）で実行される各種動作全般を制御するための演算処理装置である。それゆえ、機能部３３の動作、及び、メモリ３４に対するデータの入出力動作は、ＣＰＵ３５により制御される。
【００５９】
また、ＣＰＵ３５は、記憶装置２２に格納された製品用ファームウエア等を含む各種データを自身の回路部３１内のメモリ３４に書き込む際の動作も制御する。なお、図４及び図５には示さないが、ＣＰＵ３５によりデータ書込み処理が実行される際には、ＣＰＵ３５を駆動するための電力が集合回路基板１に供給される。
【００６０】
書込み用配線２５は、図４に示すように、８個の回路基板２４に対して夫々個別に設けられ、各回路基板２４内の回路部３１は、コネクタ３２を含む配線を介して書込み用配線２５に接続される（図５参照）。また、８個の回路基板２４は、書込み用配線２５に対して並列接続される。
【００６１】
なお、各回路基板２４が集合回路基板２１から切り離されたときには、記憶装置２２及び書込み用配線２５も各回路基板２４から切り離される（捨て基板部２１ａに残る）。
【００６２】
［集合回路基板のデータ書込み動作］
上述した本実施形態の集合回路基板２１では、回路基板２４の製造工程において、各回路基板２４に設けられた回路部３１内のＣＰＵ３５が、集合回路基板２１に搭載された記憶装置２２に順次アクセスして記憶装置２２内のメモリ２６に格納された各種データを取得し、自身の回路部３１内のメモリ３４に各種データを書き込む。この際、記憶装置２２に対する回路基板２４のアクセス順序は、任意に設定することができる。例えば、記憶装置２２は、データ受け渡し用のインタフェースを介して各回路基板２４に接続され、各回路基板２４からのデータ受け渡し要求に応じて、メモリ２６に記憶されたデータを読み込んで受け渡す処理を行ってもよい。これらの処理は、記憶装置２２に設けられた不図示のデータ受け渡し用のＣＰＵにより実行される。
【００６３】
ここで、図６を参照しながら、本実施形態の集合回路基板２１における複数の回路基板２４へのデータ書込み動作の処理内容をより具体的に説明する。なお、図６は、本実施形態のデータ書込み処理の手順を示すフローチャートである。
【００６４】
また、以下に説明する各回路基板２４内のメモリ３４へのデータ書込み動作時には、上述のように、各回路基板２４内のＣＰＵ３５を駆動するための電力が集合回路基板２１に供給される。この電力供給により、各回路基板２４内のメモリ３４に予め格納されているデータ書込み処理の実行プログラムが起動し、以下の各種処理が行われる。
【００６５】
まず、データ未書込みの所定の回路基板２４に設けられた回路部３１内のＣＰＵ３５は、自身の回路基板２４に実装されたコネクタ３２、及び、書込み用配線２５を介して、集合回路基板２１に設けられた記憶装置２２内のメモリ２６にアクセスする（ステップＳ１１）。
【００６６】
次いで、所定の回路基板２４に設けられた回路部３１内のＣＰＵ３５は、記憶装置２２内のメモリ２６に格納された各種データ（各種プログラム、識別用ＩＤ、個別情報、コマンド等）を取得する（ステップＳ１２）。そして、所定の回路基板２４に設けられた回路部３１内のＣＰＵ３５は、取得した各種データを、自身の回路部３１内のメモリ３４に書き込む（ステップＳ１３）。
【００６７】
本実施形態では、上述したステップＳ１１〜Ｓ１３の処理を回路基板２４毎に、順次行う。そして、全ての回路基板２４において上述したデータ書込み処理が終了した時点で、本実施形態の集合回路基板２１における、複数の回路基板２４へのデータ書込み処理が終了する。
【００６８】
上述した本実施形態の集合回路基板２１の構成、及び、集合回路基板２１を用いた複数の回路基板２４へのデータ書込み手法では、上記第１の実施形態と同様に、集合回路基板２１の内部で、全ての回路基板２４内のメモリ３４へのデータ書き込み処理が完結する。それゆえ、本実施形態においても、上記第１の実施形態と同様に、回路基板２４の生産効率をさらに向上させることができる。
【００６９】
また、本実施形態では、集合回路基板２１の外部に別途設けられたデータ書込み装置を回路基板に取り付けるための専用冶具の製造コスト、専用冶具の接続端子の摩耗による専用冶具の交換コストなどを低減することができる。なお、集合回路基板２１の捨て基板部２１ａに設けた記憶装置２２は実質、使い捨てとなるが、近年ではメモリが安価であるので、記憶装置２を使い捨てにしても、このことがコスト増大につながる可能性はほとんどない。それゆえ、本実施形態では、回路基板２４をより低コストで製造することができる。
【００７０】
さらに、本実施形態では、各回路基板２４内のメモリ３４に予め、上述したデータ書込み処理を実行させるためのプログラムが格納されている。それゆえ、本実施形態では、記憶装置２２内のメモリ２６に予め格納される製品用ファームウエアを含む各種データを、回路基板２４の用途に応じて変更するだけで用途に応じた各種データを自動的に、各回路基板２４内のメモリ３４に書き込むことができる。すなわち、本実施形態では、回路基板２４の用途が変わっても柔軟に且つ容易に対応することができる。
【００７１】
＜変形例＞
本発明に係る集合回路基板及びデータ書込み手法は、上記各種実施形態で説明した例に限定されない。特許請求の範囲に記載した本発明の要旨を逸脱しない限り、その他種々の変形例も本発明に含まれる。例えば、次のような変形例も本発明に含まれる。
【００７２】
上記第１及び第２の実施形態では、集合回路基板内に設けられる複数の回路基板が互いに同じ構成である例、すなわち、一枚の集合回路基板内に一種類の回路基板を複数設ける例を説明した。しかしながら、本発明はこれに限定されず、一枚の集合回路基板内に複数種の回路基板が混在していてもよい。
【００７３】
例えば、上記第１の実施形態の集合回路基板１の構成において、集合回路基板１内に、上記第１の実施形態の回路基板４及び上記第２の実施形態の回路基板２４が混在して設けられていてもよい。すなわち、集合回路基板１の捨て基板部１ａに記憶装置２及びデータ書込み装置３が設けられた構成（図１参照）において、集合回路基板１内に、ＣＰＵを備えない回路部１１が実装された回路基板４（図２参照）と、ＣＰＵ３５を備える回路部３１が実装された回路基板２４（図５参照）とが混在して設けられていてもよい。
【００７４】
この場合、上記第１の実施形態の回路基板４に対しては、上記第１の実施形態と同様に、データ書込み装置３が回路基板４内のメモリ１４に各種データを書き込むが、上記第２の実施形態の回路基板２４に対しては、次のような各種手法により、回路基板２４内のメモリ３４にデータを書き込むことができる。
【００７５】
例えば、各回路基板２４内のＣＰＵ３５が、記憶装置２内のメモリ６に格納された各種データを、データ書込み装置３を介して取得し、この各種データを自身の回路基板２４内のメモリ３４に書き込んでもよい。また、例えば、データ書込み装置３内のＣＰＵ７が、上記第２の実施形態の回路基板２４内のメモリ３４に直接、各種データを書き込むようにしてもよい。さらに、例えば、データ書込み装置３内のＣＰＵ７と各回路基板２４内のＣＰＵ３５とが協働して、上記第２の実施形態の回路基板２４内のメモリ３４に各種データを書き込むようにしてもよい。
【００７６】
このような構成では、一枚の集合回路基板内に、複数種の回路基板が混在していても、柔軟に対応することができる。
【００７７】
また、上述の第１の実施形態では、データ書込み装置３が各回路基板４に対して、各回路基板４の共通のバスである書込み用配線５を介して接続されている構成について説明した。しかしながら、データ書込み装置３が、各回路基板４に対して個別の書込み用配線により接続されている構成であってもよい。
【符号の説明】
【００７８】
１，２１…集合回路基板、２，２２…記憶装置、３…データ書込み装置、４，２４…回路基板、５，２５…書込み用配線、６，１４，２６，３４…メモリ、７，３５…ＣＰＵ、１０，３０…回路基板本体、１１，３１…回路部，１２…コネクタ、１３，３３…機能部
【図１】
2015192070.tif 000003
【図２】
2015192070.tif 000004
【図３】
2015192070.tif 000005
【図４】
2015192070.tif 000006
【図５】
2015192070.tif 000007
【図６】
2015192070.tif 000008