(57)【要約】【課題】抵抗と基準トランジスタの出力端子を接続し、その接続点電位と基準電圧を入力とする演算増幅器の出力電圧で基準トランジスタの制御端子電圧を設定する基準電流設定部を有し、基準トランジスタと同種の出力トランジスタの制御電圧を同電位にすることで所望の定電流出力を得る定電流回路にあって、前記抵抗値と基準トランジスタの実効的なサイズ（並列に接続される基準トランジスタの個数など）を可変とする事で出力電流のレンジを変更する機能を有する場合のレンジ変更の即応性を保ちつつ、基準電流設定部の安定性を確保する。【解決手段】前記定電流回路にあって、前記演算増幅器は２系統以上の並列接続で、その出力端子と前記基準トランジスタの制御端子の接続を切り替える手段を有する等、その周波数特性を調整する手段を有する事を特徴とする定電流回路。【選択図】図１
2015192164.tif 000002
【特許請求の範囲】
【請求項１】
カレントミラーを応用した定電流回路において、その基準トランジスタと、そのドレイン端子と接地間に接続された抵抗を有し、両者の接続点と基準電圧を入力とする演算増幅器の出力を前記基準トランジスタの制御端子への入力とし、電流設定等のために前記の基準トランジスタの実効的なサイズ（並列に接続される基準トランジスタの個数など）および抵抗値を可変とする手段を有する基準電流設定部にあって、前記の演算増幅器が２系統以上の並列接続で、その出力端子と前記基準トランジスタの制御端子の接続を切り替える手段を有し、その周波数特性を調整する手段を有する事を特徴とする定電流回路。
【請求項２】
請求項1に記載の定電流回路において、基準トランジスタの制御電圧を与える演算増幅器の、差動段および中間増幅段のバイアス電流、出力段の実効的なトランジスタサイズのいずれかを切り替える機能を有し、その周波数特性の調整する事が可能である定電流回路。
【請求項３】
請求項1および請求項2に記載の定電流回路にあって、基準抵抗の抵抗値を測定する手段を有し、その抵抗値レンジと基準トランジスタの実効的なサイズに対応した、並列接続数または、差動段、中間増幅段、出力段のバイアス電流等を可変する制御部を有し、その制御部は、その基準電流設定部において基準抵抗の抵抗値、または基準トランジスタの実効的なサイズ（並列に接続される基準トランジスタの個数など）が増加した時に、演算増幅器の周波数特性調整用に切り替え可能である、並列接続数、差動段または中間増幅段のバイアス電流、出力段の実効的なトランジスタサイズのいずれかを減じ、一方で基準抵抗の抵抗値、または基準トランジスタのサイズが減少した時に、これらの周波数調整用の接続数を増加させる動作をする事を特徴とした定電流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流セルマトリクス型ＤＡ変換器、定電流ドライバ等に用いられている定電流回路に関する。
【背景技術】
【０００２】
図２に従来の定電流回路の基本構成図を示す。これは図に示すように基準電流設定部と定電流出力部からなる。
【０００３】
基準電流設定部は、バンドギャップ電圧参照回路等により生成した基準電圧Ｖｒｅｆが反転入力端子に印加された演算増幅器ＯＰ１と、その出力電圧をゲート入力とした基準トランジスタＭ１と、電流設定用の基準抵抗Ｒから成る。この基準抵抗Ｒの端子はそれぞれ接地点と、前記基準トランジスタＭ１のドレイン端子に接続され、この接続点の電位は演算増幅器ＯＰ１の非反転入力端子に帰還される。
【０００４】
演算増幅器ＯＰ１を利得無限大の理想的な演算増幅器であると仮定すると、基準抵抗Ｒと基準トランジスタＭ１の出力端子の接続点の電位は基準電圧Ｖｒｅｆに一致するため、基準トランジスタＭ１より基準抵抗Ｒに流れ込む電流Ｉｒｅｆは
Ｉｒｅｆ=Ｖｒｅｆ／Ｒ
となる。
【０００５】
一方で、定電流出力部である基準トランジスタＭ１と同種の出力トランジスタＭ２１、Ｍ２２、Ｍ２ｎの制御端子を基準トランジスタＭ１の制御端子及び演算増幅器ＯＰ１の出力端子に接続する事で、出力トランジスタＭ２１、Ｍ２２、Ｍ２ｎの出力端子より、前記の基準電流Ｉｒｅｆを出力電流として得ることが出来る。
【０００６】
さらに、製造ばらつき等による基準電流Ｉｒｅｆの変動を抑制するため、あるいは出力電流のレンジを切り替えるために、基準トランジスタＭ１を図３にあるように、Ｍ１１，Ｍ１２，Ｍ１ｎの並列接続とし、出力端子にスイッチ素子を設けて、基準抵抗に接続する出力端子の数を可変とし、基準トランジスタの実効的なサイズを可変にする事で、基準トランジスタと出力トランジスタのカレントミラー比を可変とする構成が提案されている。（特許文献１参照）
【０００７】
また、基準抵抗Ｒを可変抵抗とする事によっても、出力電流のレンジを変更可能である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６‐１９７０５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、基準抵抗Ｒの抵抗値と、基準トランジスタＭ１１、Ｍ１２，Ｍ１ｎと出力トランジスタＭ２ｘ（前記、Ｍ２１、Ｍ２２，Ｍ２ｎのいずれかの素子を示す。）のカレントミラー比が変化すると、基準抵抗Ｒと基準トランジスタＭ１１、Ｍ１２，Ｍ１ｎが構成する反転増幅回路の利得が変動するため、基準電流設定部の位相余裕等、安定性確保のため、演算増幅器ＯＰ１の出力端子にコンデンサを接続する等の対策が必要である。
【００１０】
ただし、この場合、電流設定部の帯域が狭まり、即応性を低下させる事になり、両者の両立が課題となる。
【００１１】
そこで、本発明は前記の定電流回路における基準電流設定部の安定性と即応性の両立を目的とする。
【００１２】
電流設定部の安定性と即応性の両立が課題となり得る例について説明する。
図４は任意の初期値の定電流出力より、時刻ｔ０に基準トランジスタＭ１１、Ｍ１２，Ｍ２ｎの出力端子の接続状態または抵抗Ｒを切り替えた時の定電流出力の挙動を示している。
【００１３】
基準抵抗Ｒの抵抗値、もしくはそこに接続される基準トランジスタ数等の実効的なサイズが増加した場合、出力電流は減少する。一方で、これらの素子が構成するソース接地増幅回路の利得は増加し、この帰還ループの位相余裕は低下する。
【００１４】
その結果、発振に至った出力電流波形は１のようになる。
【００１５】
一方で、こうした発振を抑える手段として、演算増幅器ＯＰ１の出力に負荷容量としてコンデンサを追加する、もしくは、例えば演算増幅器ＯＰ１が一段の差動増幅回路から構成させる場合はその出力と、帰還入力の間に位相補償容としてコンデンサを追加する方法がある。
【００１６】
しかしながら、図４の２に示すように、ループ利得の低下に伴い、帯域が狭まり、電流設定におけるセトリング時間が延びるため、特にセトリング時間に制約がある場合に、安定性および即応性の両立が回路設計における課題となる。
【課題を解決するための手段】
【００１７】
本発明の回路図を図１に示す。
【００１８】
定電流回路として、従来技術である図２の構成に対して、演算増幅器ＯＰ１は最低２系統の演算増幅器ＯＰ１１、ＯＰ１２またはそれ以上の並列接続とし、出力に接続される演算増幅器の系統数を切り替える事、もしくは演算増幅器ＯＰ１の構成要素である差動増幅段、中間増幅段(例えばソース接地増幅回路)、出力バッファ段(例えばソースフォロワ)のいずれかのバイアス電流を可変とする事で利得又は帯域を変更する機能を有し、後段の基準トランジスタＭ１１、Ｍ１２、Ｍ１ｎの接続状態、基準抵抗Ｒの値（集積回路において、本構成を実施する際には基準抵抗Ｒを外付け素子とした場合を含む。）の設定に連動して、これらの値に応じて出力に接続される演算増幅器の利得又は帯域を変動させる事を特徴とする。
【発明の効果】
【００１９】
図１に記載した本発明の構成によれば、演算増幅器ＯＰ１１、ＯＰ１２の利得をそれぞれＡ、出力抵抗をｒｏ、この演算増幅器が駆動する負荷（この場合、基準トランジスタＭ１のゲート容量等）の持つ容量をＣＬとした場合、演算増幅器自身の負荷容量ＣｏがＣＬに比べて十分に小さいとすると、そのユニティゲイン周波数はｆｔ＝ Ａ／（ｒｏ・ＣＬ）となる。さらに演算増幅器の並列接続数をｎとするとｆｔ＝Ａ／（ｎ・ｒｏ・ＣＬ）とユニティゲイン周波数が可変となるため、Ｍ１とＲで構成されるソース接地増幅器の利得の増減に合わせて並列数を切り替えることで一定の帯域を確保しつつ位相余裕等の安定性確保が可能になる。
【００２０】
本発明の別の構成を図５に示す。この回路図は、演算増幅器ＯＰ１の構成要素である差動増幅段、中間増幅段、出力バッファ段のバイアス電流Ｉを可変とした構成を示している。これらを構成するトランジスタの相互コンダクタンスｇｍがバイアス電流Iの増加に連動して増加するため(例えばＭＯＳトランジスタの場合は√Ｉ、バイポーラトランジスタの場合はＩに比例。)、演算増幅器の利得又は帯域を可変とする事が可能である。
【００２１】
すなわち、差動段及び中間増幅利得をＡ、出力抵抗をｒｏ、この演算増幅器が駆動する負荷（この場合、基準トランジスタＭ１のゲート容量等）の持つ容量をＣＬとした場合、演算増幅器自身の負荷容量ＣｏがＣＬに比べて十分に小さいとすると、そのユニティゲイン周波数はｆｔ＝ Ａ／（ｒｏ・ＣＬ）となる。さらに演算増幅器の並列接続数をnとするとｆｔ＝Ａ／（ｎ・ｒｏ・ＣＬ）とユニティゲイン周波数が可変となるため、Ｍ１１、Ｍ１２，Ｍ１ｎとＲで構成されるソース接地増幅器の利得の増減に合わせて並列数を切り替えることで一定の帯域を確保しつつ位相余裕等の安定性確保が可能になる。
【図面の簡単な説明】
【００２２】
【図１】本発明の基本的な概念図である。
【図２】従来技術である定電流回路の最低構成要件の説明図である。
【図３】本発明の従来技術を用いた定電流回路の説明図である。
【図４】従来技術を用いて、出力電流レンジ変更動作を行った場合の応答波形である。
【図５】実施例２における、演算増幅器ＯＰ１の帯域調整方法の概略図である。
【発明を実施するための形態】
【００２３】
定電流回路として、従来技術である図２の構成に対して、演算増幅器ＯＰ１は最低２系統の演算増幅器ＯＰ１１、ＯＰ１２またはそれ以上の並列接続とし、出力に接続される演算増幅器の系統数を切り替える事、もしくは演算増幅器ＯＰ１の構成要素である差動増幅段、中間増幅段(例えばソース接地増幅回路)、出力バッファ段(例えばソースフォロワ)のいずれかのバイアス電流を可変とする事で利得又は帯域を変更する機能を有し、後段の基準トランジスタＭ１１、Ｍ１２、Ｍ１ｎの接続数、基準抵抗Ｒの抵抗値（集積回路において、本構成を実施する際には基準抵抗Ｒを外付け素子とした場合を含む。）の設定に連動して、これらの値に応じて出力に接続される演算増幅器の利得又は帯域を変動させる事を特徴とする。
【実施例】
【００２４】
［実施例１］
従来技術である図２の構成に対して、演算増幅器ＯＰ１は最低２系統の演算増幅器ＯＰ１１、ＯＰ１２または、それ以上の並列接続とし、後段の基準トランジスタＭ１１、Ｍ１２，Ｍ１ｎの接続数、基準抵抗Ｒの抵抗値、もしくはそのいずれかが可変であって ( 集積回路において、本構成を実施する際には基準抵抗Ｒを外付け素子とした場合を含む。 ) これらの値に応じて有効になる演算増幅器の系統数を切り替える事を特徴とする、図１に記載した定電流回路。
【００２５】
［実施例２］
実施例１に記載の定電流回路にあって、演算増幅器の帯域調整の方法として、その構成要素である、差動増幅回路、中間増幅段（ソース接地回路等）、出力バッファ段（ソースフォロワ等）のバイアス電流源を可変電流源とし、その電流値を基準トランジスタＭ１１、Ｍ１２，Ｍ１ｎの接続数および、基準抵抗Ｒの抵抗値の増減に応じて、ループ利得の増加を打ち消す方向に変化させることで、基準電流設定部の安定性を確保する事を特徴とする定電流回路。
前記、差動増幅回路、中間増幅段、出力バッファにおける可変電流を含めた構成を図５の（ａ）、（ｂ）、（ｃ）にそれぞれ示す。
【産業上の利用可能性】
【００２６】
前記構成の定電流回路の応用例として、電流セル型ＤＡ変換装置、定電流ドライバ等がある。
【００２７】
特に固体撮像装置のＡＤ変換器用の基準電圧生成用ＤＡ変換として用いる場合には、取り扱う信号量のレンジに併せて出力電流もレンジを大きく変動させる事が求められ、基準電流設定部の基準トランジスタと定電流トランジスタのカレントミラー比および、基準抵抗Ｒの抵抗値を調整する機能を搭載し対応する。
【００２８】
こうした出力電流のレンジ変更は電流設定部の安定性の他に、次フレームのＡＤ変換実施までに収束する事が求められる等、即応性も要求されるため、本発明は課題解決に有効である。
【符号の説明】
【００２９】
ＯＰ１・・・演算増幅器
ＯＰ１１、ＯＰ１２・・・並列接続された演算増幅器
Ｍ１・・・基準トランジスタ
Ｍ１１、Ｍ１２、Ｍ１ｎ・・・複数系統の基準トランジスタ
Ｍ２１、Ｍ２２、M２ｎ・・・定電流出力トランジスタ
Ｒ・・・基準抵抗
１・・・電流レンジ切替における発振波形
２・・・１に対して位相補償された波形
３・・・本発明を適用した場合の波形。
（ａ）・・・差動増幅回路に可変電流源を適用し演算増幅器の帯域を調整する方法
（ｂ）・・・中間増幅段に可変電流源を適用し演算増幅器の帯域を調整する方法
（ｃ）・・・出力バッファ段に可変電流源を適用し演算増幅器の帯域を調整する方法
【図１】
2015192164.tif 000003
【図２】
2015192164.tif 000004
【図３】
2015192164.tif 000005
【図４】
2015192164.tif 000006
【図５】
2015192164.tif 000007