(57)【要約】【課題】オーバードライブ検査やドライブレベル検査などの検査時に可変容量素子等の電子素子が破壊されるおそれを低減することが可能な発振回路、発振器、発振器の製造方法、電子機器及び移動体を提供すること。【解決手段】発振回路２は、ＸＯ端子と、ＸＩ端子と、発振部１０と、第１の電圧（制御電圧）及び第２の電圧（Ｖｏｄ）を発生する電圧発生回路２０と、を含む。発振部１０は、一端がＸＯ端子又はＸＩ端子に接続される可変容量素子１６を含む。第１のモードでは、ＸＯ端子とＸＩ端子との間に第１の振幅の信号が印加されるとともに、可変容量素子１６の他端に第１の電圧が印加され、第２のモードでは、ＸＯ端子とＸＩ端子との間に第１の振幅の信号よりも振幅が大きい第２の振幅の信号が印加されるとともに、可変容量素子１６の他端に第２の電圧が印加され、可変容量素子１６の両端にかかる電圧が可変容量素子１６の最大定格電圧よりも低い。【選択図】図３
2015088925.tif 000002
【特許請求の範囲】
【請求項１】
振動子の一端と接続される第１の端子と、
前記振動子の他端と接続される第２の端子と、
前記第１の端子及び前記第２の端子と電気的に接続されている発振部と、
第１の電圧及び第２の電圧を発生する第１の電圧発生回路と、を含み、
前記発振部は、
一端が前記第１の端子又は前記第２の端子に電気的に接続される少なくとも１つの第１の電子素子を含み、
前記第１の端子と前記第２の端子との間に第１の振幅の信号が印加されるとともに、前記第１の電子素子の他端に前記第１の電圧が印加される第１のモード、及び前記第１の端子と前記第２の端子との間に第２の振幅の信号が印加されるとともに、前記第１の電子素子の前記他端に前記第２の電圧が印加される第２のモード、を有し、
前記第２の振幅の信号は、前記第１の振幅の信号よりも振幅が大きいとともに、前記第２のモードで前記第１の電子素子の両端にかかる電圧が前記第１の電子素子の最大定格電圧よりも低い、発振回路。
【請求項２】
前記第１の電子素子は可変容量素子である、請求項１に記載の発振回路。
【請求項３】
第３の電圧及び第４の電圧を発生する第２の電圧発生回路をさらに含み、
前記発振部は、
一端が前記第１の端子又は前記第２の端子に接続される少なくとも１つの第２の電子素子をさらに含み、
前記第１のモードでは、前記第２の電子素子の他端に前記第３の電圧が印加され、
前記第２のモードでは、前記第２の電子素子の他端に前記第４の電圧が印加され、
前記第２のモードで前記第２の電子素子の両端にかかる電圧が、前記第２の電子素子の最大定格電圧よりも低い、請求項１又は２に記載の発振回路。
【請求項４】
前記第２の電子素子は可変容量素子である、請求項３に記載の発振回路。
【請求項５】
第３の端子と、
前記第２の端子と接続される第４の端子と、
第１の切り替え部と、を備え、
前記第１の切り替え部は、前記第１のモードで前記第１の端子と前記第３の端子とが電気的に切り離されるように制御され、前記第２のモードで前記第１の端子と前記第３の端子とが電気的に接続されるように制御される、請求項１乃至４のいずれか一項に記載の発振回路。
【請求項６】
前記第３の端子は接地されている、請求項５に記載の発振回路。
【請求項７】
第２の切り替え部をさらに備え、
前記第２の切り替え部は、前記前記第１のモードで前記第２の端子と前記第４の端子とが電気的に切り離されるように制御され、前記第２のモードで前記第２の端子と前記第４の端子とが電気的に接続されるように制御される、請求項５又は６に記載の発振回路。
【請求項８】
前記第１の端子は、前記発振部の入力端子側に接続されている、請求項１乃至７のいずれか一項に記載の発振回路。
【請求項９】
電源電圧が基準値以上である期間に入力されるクロック信号に基づいて、前記第１のモードと前記第２のモードとが切り替えられる、請求項１乃至８のいずれか一項に記載の発
振回路。
【請求項１０】
前記第２の振幅の信号は、オーバードライブ検査用の信号、及びドライブレベル検査用の信号のうちの少なくとも１つである、請求項１乃至９のいずれか一項に記載の発振回路。
【請求項１１】
請求項１乃至１０のいずれか一項に記載の発振回路と、
前記振動子と、を備えている、発振器。
【請求項１２】
前記発振回路と前記振動子とを収容するパッケージをさらに備えている、請求項１１に記載の発振器。
【請求項１３】
第１の端子と、第２の端子と、前記第１の端子及び前記第２の端子と電気的に接続されている発振部と、第１の電圧及び第２の電圧を発生する第１の電圧発生回路と、一端が前記第１の端子又は前記第２の端子に電気的に接続されている少なくとも１つの第１の電子素子と、を備え、前記第１の端子と前記第２の端子との間に第１の振幅の信号が印加されるとともに、前記第１の電子素子の他端に前記第１の電圧が印加される第１のモード、及び前記第１の端子と前記第２の端子との間に第２の振幅の信号が印加されるとともに、前記第１の電子素子の前記他端に前記第２の電圧が印加される第２のモードを有する発振回路と、振動子とを準備する工程と、
前記発振回路の前記第１の端子と前記振動子の一端とを接続し、前記発振回路の前記第２の端子と前記振動子の他端とを接続する工程と、
前記発振回路を前記第２のモードに設定し、前記第１の電子素子の両端にかかる電圧が前記第１の電子素子の最大定格電圧よりも低く設定する工程と、
前記第１の振幅の信号よりも振幅の大きな前記第２の信号を印加して前記振動子の特性を検査する工程と、
前記発振回路を前記第１のモードに設定する工程と、を含む、発振器の製造方法。
【請求項１４】
前記第２の振幅の信号は、オーバードライブ検査用の信号、及びドライブレベル検査用の信号のうちの少なくとも１つである、請求項１３に記載の発振器の製造方法。
【請求項１５】
請求項１乃至１０のいずれか一項に記載の発振回路、又は、請求項１１又は１２に記載の発振器を含む、電子機器。
【請求項１６】
請求項１乃至１０のいずれか一項に記載の発振回路、又は、請求項１１又は１２に記載の発振器を含む、移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路、発振器、発振器の製造方法、電子機器及び移動体に関する。
【背景技術】
【０００２】
水晶振動子（圧電振動子）やＭＥＭＳ（Micro Electro Mechanical Systems）振動子などの振動子は、大きな電流または電圧または電力のＡＣ（交流）信号を印加して振動子を駆動させて、振動子の周波数特性等を検査するオーバードライブ検査や、大きな電流または電圧または電力のＡＣ信号を段階的に増減させた信号を印加して振動子を駆動させて、振動子の周波数特性等の変動を検査するドライブレベル特性検査などを行なって、振動子の特性を検査する必要がある。
【０００３】
一方、発振器の小型化のために、水晶振動子と発振回路とを同一の収容容器内に収容する発振器が開発されている。このため、水晶振動子と発振回路とを同一の収容容器内に搭載した後に振動子の特性を検査するために、様々な工夫がなされている。
【０００４】
特許文献１には、発振器の機能端子を水晶振動子の検査用端子として兼用することで、検査用端子を独立して設ける場合と比較して小型化が可能な水晶発振器が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２０１０９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の水晶発振器では、例えば、オーバードライブ検査やドライブレベル検査などにおいて、発振回路に内蔵されている可変容量素子の両端間に高電圧が印加される場合があり、可変容量素子が破壊するおそれがあった。特に、制御電圧に応じて周波数が変化する発振器では、周波数の電圧感度（制御電圧の変化量に対する周波数の変化量）を高めるために、ゲート酸化膜の膜厚が薄い、あるいはＬ寸が小さいＭＯＳを使用して可変容量素子を実現する場合があり、このような可変容量素子は耐圧が低いため、その両端に高電圧が印加されると壊れやすい。または、耐用年数が短くなりやすい場合があった。この問題は、可変容量素子に限らず、容量値が固定の容量素子やインダクター等の各種の電子素子についても同様に生じる。
【０００７】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、オーバードライブ検査やドライブレベル検査などの検査時に可変容量素子等の電子素子が破壊されるおそれを低減することが可能な発振回路、発振器、発振器の製造方法、電子機器及び移動体を提供することができる。
【課題を解決するための手段】
【０００８】
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。
【０００９】
［適用例１］
本適用例に係る発振回路は、振動子の一端と接続される第１の端子と、前記振動子の他端と接続される第２の端子と、前記第１の端子及び前記第２の端子と電気的に接続されて
いる発振部と、第１の電圧及び第２の電圧を発生する第１の電圧発生回路と、を含み、前記発振部は、一端が前記第１の端子又は前記第２の端子に電気的に接続される少なくとも１つの第１の電子素子を含み、前記第１の端子と前記第２の端子との間に第１の振幅の信号が印加されるとともに、前記第１の電子素子の他端に前記第１の電圧が印加される第１のモード、及び前記第１の端子と前記第２の端子との間に第２の振幅の信号が印加されるとともに、前記第１の電子素子の前記他端に前記第２の電圧が印加される第２のモード、を有し、前記第２の振幅の信号は、前記第１の振幅の信号よりも振幅が大きいとともに、前記第２のモードで前記第１の電子素子の両端にかかる電圧が前記第１の電子素子の最大定格電圧よりも低い。
【００１０】
発振部は、例えば、ピアース発振回路、インバーター型発振回路、コルピッツ発振回路、ハートレー発振回路などの種々の発振回路であってもよい。
【００１１】
第１の電子素子は、例えば、可変容量ダイオード等の可変容量素子、コンデンサー等の容量値が固定の容量素子、インダクター、抵抗等の各種の素子であってもよい。
【００１２】
本適用例に係る発振回路は、少なくとも一部が集積回路で構成されていてもよく、第１の電子素子は、集積回路の一部として形成されていてもよいし、集積回路の外付け部品であってもよい。
【００１３】
本適用例に係る発振回路によれば、第２のモードでは、振動子と接続される第１の電子素子の一端に第１のモードの第１の振幅の信号よりも大きな振幅の第２の振幅の信号が入力され、かつ、第１の電子素子の他端に第１の電圧発生回路が発生させる第２の電圧が印加されることで、第１の電子素子の両端にかかる電圧が最大定格電圧よりも低い状態にすることができる。従って、第２のモードでは、第１の電子素子の両端にかかる電圧が最大定格電圧よりも低い状態で、例えば、振動子のオーバードライブ検査やドライブレベル検査を行うことができるので、第１の電子素子の破壊のおそれを低減させることができる。
【００１４】
［適用例２］
上記適用例に係る発振回路において、前記第１の電子素子は可変容量素子であってもよい。
【００１５】
本適用例に係る発振回路によれば、第２のモードでは、可変容量素子である第１の電子素子の他端に第１の電圧発生回路が発生させる第２の電圧が印加されることで、第１の電子素子の両端にかかる電圧が最大定格電圧よりも低い状態で、例えば、振動子のオーバードライブ検査やドライブレベル検査を行うことができるので、第１の電子素子の破壊のおそれを低減させることができる。
【００１６】
また、本適用例に係る発振回路によれば、第１のモードでは、可変容量素子である第１の電子素子の他端に第１の電圧発生回路が発生させる第１の電圧が印加されることで、第１の電圧に応じて第１の電子素子の容量値を変化させることができる。従って、本適用例に係る発振回路は、第１の電圧発生回路が発生させる第１の電圧に応じて周波数を可変に制御することができる。
【００１７】
［適用例３］
上記適用例に係る発振回路は、第３の電圧及び第４の電圧を発生する第２の電圧発生回路をさらに含み、前記発振部は、一端が前記第１の端子又は前記第２の端子に接続される少なくとも１つの第２の電子素子をさらに含み、前記第１のモードでは、前記第２の電子素子の他端に前記第３の電圧が印加され、前記第２のモードでは、前記第２の電子素子の他端に前記第４の電圧が印加され、前記第２のモードで前記第２の電子素子の両端にかか
る電圧が、前記第２の電子素子の最大定格電圧よりも低いようにしてもよい。
【００１８】
本適用例に係る発振回路によれば、第２のモードでは、振動子と接続される第２の電子素子の一端に第１のモードの第１の振幅の信号よりも大きな振幅の第２の振幅の信号が入力され、かつ、第２の電子素子の他端に第２の電圧発生回路が発生させる第４の電圧が印加されることで、第２の電子素子の両端にかかる電圧が最大定格電圧よりも低い状態にすることができる。従って、第２のモードでは、第２の電子素子の両端にかかる電圧が最大定格電圧よりも低い状態で、例えば、振動子のオーバードライブ検査やドライブレベル検査を行うことができるので、第２の電子素子の破壊のおそれを低減させることができる。
【００１９】
［適用例４］
上記適用例に係る発振回路において、前記第２の電子素子は可変容量素子であってもよい。
【００２０】
本適用例に係る発振回路によれば、第２のモードでは、可変容量素子である第２の電子素子の他端に第２の電圧発生回路が発生させる第４の電圧が印加されることで、第２の電子素子の両端にかかる電圧が最大定格電圧よりも低い状態で、例えば、振動子のオーバードライブ検査やドライブレベル検査を行うことができるので、第２の電子素子の破壊のおそれを低減させることができる。
【００２１】
また、本適用例に係る発振回路によれば、第１のモードでは、可変容量素子である第２の電子素子の他端に第２の電圧発生回路が発生させる第３の電圧が印加されることで、第３の電圧に応じて第２の電子素子の容量値を変化させることができる。従って、本適用例に係る発振回路は、第２の電圧発生回路が発生させる電圧に応じて周波数を可変に制御することができる。
【００２２】
［適用例５］
上記適用例に係る発振回路は、第３の端子と、前記第２の端子と接続される第４の端子と、第１の切り替え部と、を備え、前記第１の切り替え部は、前記第１のモードで前記第１の端子と前記第３の端子とが電気的に切り離されるように制御され、前記第２のモードで前記第１の端子と前記第３の端子とが電気的に接続されるように制御されてもよい。
【００２３】
本適用例に係る発振回路によれば、第２のモードで、第３の端子と第４の端子との間に検査用の電圧信号を供給することによって、例えば、オーバードライブ検査やドライブレベル検査などの振動子の特性の検査を行うことができる。そして、発振回路の通常動作時と振動子の検査時において、第３の端子を共用できるので、検査専用の検査用端子を設ける場合に比べて、検査に用いる端子数を減らすことができる。従って、例えば、検査用信号を入力するためのプローブと発振回路側の端子との電気的な接続不良による検査の不具合が発生する可能性を低減させ、振動子の検査の信頼性を高めた発振回路を実現することができる。
【００２４】
また、発振部を介さずに、第３の端子と第４の端子とを介して振動子に電圧を供給できるので、発振部を介して振動子に電圧を供給する場合に比べて、電圧の大きさに関する制限が少なくなる。
【００２５】
［適用例６］
上記適用例に係る発振回路において、前記第３の端子は接地されていてもよい。
【００２６】
［適用例７］
上記適用例に係る発振回路は、第２の切り替え部をさらに備え、前記第２の切り替え部
は、前記第１のモードで前記第２の端子と前記第４端子とが電気的に切り離されるように制御され、前記第２のモードで前記第２の端子と前記第４の端子とが電気的に接続されるように制御されてもよい。
【００２７】
本適用例に係る発振回路によれば、第４の端子を、振動子の検査時には検査用の端子として、発振回路の通常動作時には機能端子（例えば、発振周波数を制御するための制御信号の入力端子など）として用いることができるので、検査専用の検査用端子を設ける場合に比べて、検査に用いる端子数を減らすことができる。したがって、例えば、検査用信号を入力するためのプローブと発振回路側の端子との電気的な接続不良による検査の不具合が発生する可能性を低減させ、振動子の検査の信頼性を高めた発振回路を実現できる。
【００２８】
［適用例８］
上記適用例に係る発振回路において、前記第１の端子は、前記発振部の入力端子側に接続されていてもよい。
【００２９】
［適用例９］
上記適用例に係る発振回路は、電源電圧が基準値以上である期間に入力されるクロック信号に基づいて、前記第１のモードと前記第２のモードとが切り替えられるようにしてもよい。
【００３０】
本適用例に係る発振回路によれば、電源電圧の大きさ及びクロック信号の２つの信号に基づいてモードの切り替えを行うため、電源電圧が変動したのみではモードが切り替わることがないので、意図せずモードが切り替わる誤動作の可能性を低減することができる。
【００３１】
［適用例１０］
上記適用例に係る発振回路は、前記第２の振幅の信号は、オーバードライブ検査用の信号、及びドライブレベル検査用の信号のうちの少なくとも１つであってもよい。
【００３２】
本適用例に係る発振回路によれば、振動子にオーバードライブ検査及びドライブレベル検査のうちの少なくとも１つの検査を行うための信号が印加されても、第１の電子素子が破壊されるおそれを低減させることができる。
【００３３】
［適用例１１］
本適用例に係る発振器は、上記のいずれかの発振回路と、振動子と、を備えている。
【００３４】
［適用例１２］
上記適用例に係る発振器は、前記発振回路と前記振動子とを収容するパッケージをさらに備えていてもよい。
【００３５】
これらの適用例によれば、振動子の検査時に第１の電子素子が破壊されるおそれを低減させることができるので、より信頼性の高い発振器を実現することができる。
【００３６】
［適用例１３］
本適用例に係る発振器の製造方法は、第１の端子と、第２の端子と、前記第１の端子及び前記第２の端子と電気的に接続されている発振部と、第１の電圧及び第２の電圧を発生する第１の電圧発生回路と、一端が前記第１の端子又は前記第２の端子に電気的に接続されている少なくとも１つの第１の電子素子と、を備え、前記第１の端子と前記第２の端子との間に第１の振幅の信号が印加されるとともに、前記第１の電子素子の他端に前記第１の電圧が印加される第１のモード、及び前記第１の端子と前記第２の端子との間に第２の振幅の信号が印加されるとともに、前記第１の電子素子の前記他端に前記第２の電圧が印
加される第２のモードを有する発振回路と、振動子とを準備する工程と、前記発振回路の前記第１の端子と前記振動子の一端とを接続し、前記発振回路の前記第２の端子と前記振動子の他端とを接続する工程と、前記発振回路を前記第２のモードに設定し、前記第１の電子素子の両端にかかる電圧が前記第１の電子素子の最大定格電圧よりも低く設定する工程と、前記第１の振幅の信号よりも振幅の大きな前記第２の振幅の信号を印加して前記振動子の特性を検査する工程と、前記発振回路を前記第１のモードに設定する工程と、を含む。
【００３７】
本適用例に係る発振器の製造方法によれば、発振回路を第２のモードに設定することで、振動子と接続される第１の電子素子の一端に第１のモードの第１の振幅の信号よりも振幅の大きな第２の振幅の信号が入力され、かつ、第１の電子素子の他端に第１の電圧発生回路が発生させる第２の電圧が印加され、第１の電子素子の両端にかかる電圧が最大定格電圧よりも低い状態となり、この状態で振動子の特性を検査することができるので、第１の電子素子の破壊のおそれを低減させることができる。従って、本適用例に係る発振器の製造方法を用いることで、より信頼性の高い発振器を製造することができる。
【００３８】
［適用例１４］
本適用例に係る発振器の製造方法は、前記第２の振幅の信号は、オーバードライブ検査用の信号、及びドライブレベル検査用の信号のうちの少なくとも１つであってもよい。
【００３９】
本適用例に係る発振器の製造方法によれば、振動子の検査として、オーバードライブ検査及びドライブレベル検査のうちの少なくとも１つを行うため、振動子の検査で良品となった発振器を良品として判別することができる。したがって、信頼性の高い発振器を製造することができる。
【００４０】
［適用例１５］
本適用例に係る電子機器は、上記のいずれかの発振回路、又は、上記のいずれかの発振器を含む。
【００４１】
［適用例１６］
本適用例に係る移動体は、上記のいずれかの発振回路、又は、上記のいずれかの発振器を含む。
【００４２】
これらの適用例に係る電子機器及び移動体によれば、振動子の検査時に第１の電子素子が破壊されるおそれを低減させることができるので、より信頼性の高い電子機器及び移動体を実現することができる。
【図面の簡単な説明】
【００４３】
【図１】本実施形態の発振器の斜視図。
【図２】図２（Ａ）は発振器の断面図、図２（Ｂ）は発振器の底面図。
【図３】第１実施形態の発振器の機能ブロック図。
【図４】モード切り替え動作を説明するためのタイミングチャート図。
【図５】本実施形態の発振器の製造方法の一例を示すフローチャート図。
【図６】第２実施形態の発振器の機能ブロック図。
【図７】第３実施形態の発振器の機能ブロック図。
【図８】第４実施形態の発振器の機能ブロック図。
【図９】第５実施形態の発振器の底面図。
【図１０】第５実施形態の発振器の機能ブロック図。
【図１１】第６実施形態の発振器の機能ブロック図。
【図１２】第７実施形態の発振器の機能ブロック図。
【図１３】第８実施形態の発振器の機能ブロック図。
【図１４】本実施形態の電子機器の機能ブロック図。
【図１５】本実施形態の電子機器の外観の一例を示す図。
【図１６】本実施形態の移動体の一例を示す図。
【図１７】図１７（Ａ）は発振器の断面図、図１７（Ｂ）は発振器の底面図。
【発明を実施するための形態】
【００４４】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００４５】
１．発振器
１−１．第１実施形態
図１及び図２に本実施形態の発振器の構造を示す。図１は、本実施形態の発振器の斜視図であり、図２（Ａ）は図１のＡ−Ａ’断面図である。また、図２（Ｂ）は、本実施形態の発振器の底面図である。
【００４６】
図１及び図２（Ａ）に示すように、本実施形態の発振器１は、発振回路２を構成している電子部品９、振動子３、パッケージ４、蓋５、外部端子（外部電極）６を含んで構成されている。
【００４７】
振動子３としては、例えば、ＳＡＷ（Surface Acoustic Wave）共振子、ＡＴカット水晶振動子、ＳＣカット水晶振動子、音叉型水晶振動子、その他の圧電振動子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子などを用いることができる。振動子３の基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
【００４８】
パッケージ４は、電子部品９と振動子３とを同一空間内に収容する。具体的には、パッケージ４には、凹部が設けられており、蓋５で凹部を覆うことによって収容室７となる。パッケージ４の内部又は凹部の表面には、発振回路２の２つの端子（後述する図３のＸＯ端子及びＸＩ端子）と振動子３の２つの端子とをそれぞれ電気的に接続するための不図示の配線が設けられている。また、パッケージ４の内部又は凹部の表面には、発振回路２の各端子と対応する各外部端子６とを電気的に接続するための不図示の配線が設けられている。
【００４９】
図２（Ｂ）に示すように、本実施形態の発振器１は底面（パッケージ４の裏面）に、電源端子である外部端子ＶＤＤ１，接地端子である外部端子ＶＳＳ１、制御端子である外部端子ＶＣ１及び出力端子である外部端子ＯＵＴ１の４個の外部端子６が設けられている。外部端子ＶＤＤ１には電源電圧が供給され、外部端子ＶＳＳ１は接地される。外部端子ＶＣ１には周波数制御用の信号が入力され、外部端子ＯＵＴ１からは周波数制御された発振信号が出力される。
【００５０】
図３は、第１実施形態の発振器１の機能ブロック図である。図３に示すように、発振器１は、発振回路２と振動子３とを含む。発振回路２は、例えば、ＩＣチップである電子部品９の表面に露出した６個の端子ＶＤＤ，ＶＳＳ，ＶＣ，ＯＵＴ，ＸＯ，ＸＩを有しており、４個の端子ＶＤＤ，ＶＳＳ，ＶＣ，ＯＵＴは、それぞれ、パッケージ４の外部端子ＶＤＤ１，ＶＳＳ１，ＶＣ１，ＯＵＴ１と接続されている。また、ＸＩ端子（第１の端子の一例）は振動子３の一端と接続され、ＸＯ端子（第２の端子の一例）は振動子３の他端と
接続される。
【００５１】
本実施形態では、発振回路２は、発振部１０、電圧発生回路２０、電圧判定回路３０、インターフェース回路４０及び出力バッファー５０を含む。なお、本実施形態の発振回路２は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
【００５２】
発振部１０は、ＸＯ端子及びＸＩ端子と接続され、振動子３を発振させる。ＸＩ端子は発振部１０の入力端子側に接続され、ＸＯ端子は発振部１０の出力端子側に接続されている。
【００５３】
本実施形態では、発振部１０は、ＮＰＮ型のバイポーラトランジスター１１、抵抗素子１２、抵抗素子１４、容量素子１５、可変容量素子１６、可変容量素子１７及び定電流源１８を含む。なお、本実施形態の発振部１０は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
【００５４】
定電流源１８は、ＶＤＤ端子からバイポーラトランジスター１１のコレクター端子とエミッター端子の間に一定の電流を供給する。
【００５５】
ＮＰＮ型のバイポーラトランジスター１１は、ベース端子にＸＩ端子からの信号が供給されるように、例えば、ベース端子がＸＩ端子と接続され、コレクター端子からの信号がＸＯ端子に供給されるように、例えば、コレクター端子がＸＯ端子と接続され、エミッター端子がＶＳＳ端子と電気的に接続されている。
【００５６】
抵抗素子１２は、ＸＯ端子とＸＩ端子との間に接続されており、例えば、一端がＸＯ端子と接続され、他端がＸＩ端子と接続されている。
【００５７】
可変容量素子１６（第１の電子素子の一例）は、ＸＩ端子からの信号が可変容量素子１６を介して容量素子１５に供給されるように、例えば、一端がＸＩ端子と接続され、他端が容量素子１５の一端と電気的に接続されている。可変容量素子１７（第１の電子素子の一例）は、ＸＩ端子からの信号が可変容量素子１７を介して容量素子１５に供給されるように、例えば、一端がＸＯ端子と接続され、他端が容量素子１５の一端と接続されている。可変容量素子１６や可変容量素子１７としては、電圧制御により容量が制御できるタイプであり、バラクター（可変容量ダイオードとも呼ばれる）等を用いることができる。
【００５８】
容量素子１５は、一端が可変容量素子１６の他端、及び可変容量素子１７の他端と接続され、他端がＶＳＳ端子と電気的に接続されている。
【００５９】
抵抗素子１４は、直流カット用として機能するものであり、一端がスイッチ２３の出力端側と接続され、他端が可変容量素子１６の他端側及び可変容量素子１７の他端側と接続されている。
【００６０】
このように構成されている発振部１０では、バイポーラトランジスター１１は、ＸＩ端子から入力される振動子３の出力信号を増幅し、ＸＯ端子を介してこの増幅した信号を振動子３の入力信号として供給する増幅素子として機能する。なお、発振部１０が備える増幅素子は、ＰＮＰ型のバイポーラトランジスター、電界効果トランジスター（ＦＥＴ：Field Effect Transistor）、金属酸化膜型電界効果トランジスター（ＭＯＳＦＥＴ：Metal
Oxide Semiconductor Field Effect Transistor）、サイリスター等であってもよい。
【００６１】
電圧発生回路２０（第１の電圧発生回路の一例）は、制御電圧生成回路２１、Ｖｏｄ生
成回路２２及びスイッチ２３を含む。
【００６２】
制御電圧生成回路２１は、ＶＣ端子から入力される制御信号に応じた制御電圧を生成する。このような制御電圧生成回路２１としては、例えば、周波数を調整するための制御電圧を生成するＡＦＣ(Automatic Frequency Control)回路や外付けの温度センサーの出力信号に応じて発振回路２と振動子３を含めた周波数温度特性を補償するための補償電圧を生成する温度補償回路などが挙げられる。
【００６３】
なお、制御電圧生成回路２１は、発振回路２の内部信号に応じた制御電圧を生成するようにしてもよい。例えば、発振回路２に温度センサーを内蔵し、制御電圧生成回路２１は、この内蔵の温度センサーの出力信号に応じた制御電圧を生成する温度補償回路であってもよい。
【００６４】
Ｖｏｄ生成回路２２は、Ｖｏｐ１＞｜Ｖｏｄ−Ｖｍｉｎ｜かつＶｏｐ２＞｜Ｖｍａｘ−Ｖｏｄ｜を満たす電圧Ｖｏｄを生成して出力する。ここで、Ｖｏｐ１は可変容量素子１６の最大定格電圧（印加すると破壊する可能性のある最低電圧）であり、Ｖｍｉｎは可変容量素子１６の一端に印加される電圧の最小値（ＸＩ端子の最小電圧値）である。また、Ｖｏｐ２は可変容量素子１７の最大定格電圧（印加すると破壊する可能性のある最低電圧）であり、Ｖｍａｘは可変容量素子１７の一端に印加される電圧の最大値（ＸＯ端子の最大電圧値）である。なお、本実施形態では可変容量素子１６及び可変容量素子１７の２つを用いているが、用いる可変容量素子は、例えば可変容量素子１６の１つでもよく、その場合は、Ｖｏｄ生成回路２２は、Ｖｏｐ１＞｜Ｖｏｄ−Ｖｍｉｎ｜を満たす電圧Ｖｏｄ１を生成して出力すればよい。
【００６５】
スイッチ２３は、３端子のスイッチであり、第１入力端が制御電圧生成回路２１の出力端子と接続され、第２入力端がＶｏｄ生成回路２２の出力端子と接続され、出力端が抵抗素子１４の一端と接続されている。このスイッチ２３は、可変容量素子１６の他端及び可変容量素子１７の他端に制御電圧生成回路２１の出力信号及びＶｏｄ生成回路２２の出力信号の一方を選択して供給できるように、可変容量素子１６の他端及び可変容量素子１７の他端と制御電圧生成回路２１の出力端子及びＶｏｄ生成回路２２の出力端子との接続を制御する。
【００６６】
電圧判定回路３０は、ＶＤＤ端子に印加された電圧が閾値よりも高いか低いかを判定する。本実施形態では、電圧判定回路３０は、ＶＤＤ端子に印加された電圧が閾値よりも高い時にハイレベルとなり、ＶＤＤ端子に印加された電圧が閾値よりも低い時にローレベルとなる信号を出力する。このような電圧判定回路３０は、コンパレーターを用いて実現することができる。
【００６７】
インターフェース回路４０は、電圧判定回路３０の出力信号が所定の値として、例えば、ハイレベルの時に、外部端子ＶＣ１から入力されるシリアルクロック信号ＳＣＬＫと外部端子ＯＵＴ１から入力されるシリアルデータ信号ＤＡＴＡを受け付け、不図示の内部レジスターあるいは内部メモリーに対してデータの読み書きを行う。
【００６８】
出力バッファー５０は、入力端子にバイポーラトランジスター１１のコレクター端子から出力された出力信号が供給されるように、例えば、本実施形態では入力端子がバイポーラトランジスター１１のコレクター端子と接続され、出力端子がＯＵＴ端子と電気的に接続されており、発振部１０が出力する発振信号が入力され、ＯＵＴ端子に出力する。出力バッファー５０は、入力信号と同じ極性の信号を出力してもよいし、入力信号と反対の極性の信号を出力してもよい。出力バッファー５０は、例えば、１つのＣＭＯＳインバーターで実現することもできるし、複数のＣＭＯＳインバーターを直列に接続した回路で実現
することもできる。
【００６９】
本実施形態では、インターフェース回路４０を介して、発振回路２を通常モードからテストモードに切り替えることができるようになっている。図４は、このモード切り替え動作を説明するためのタイミングチャートである。図４の横軸は時間、縦軸は電圧に対応する。図４のタイミングチャートでは、外部端子ＶＤＤ１（発振回路２のＶＤＤ端子）に印加された電圧、外部端子ＶＣ１（発振回路２のＶＣ端子）から入力されるシリアルクロック信号ＳＣＬＫ、外部端子ＯＵＴ１（発振回路２のＯＵＴ端子）から入力されるシリアルデータ信号ＤＡＴＡが示されている。
【００７０】
図４に示される例では、外部端子ＶＤＤ１に印加された電圧は、時刻ｔ０で０Ｖ、時刻ｔ１で電圧ＶＤＤＬとなり、時刻ｔ２で基準値Ｖｔｈとなり、その後に電圧ＶＤＤＨまで上昇する。外部端子ＶＤＤ１に印加された電圧がＶＤＤＨである期間に入力されたシリアルクロック信号ＳＣＬＫの最初のパルスの立ち下がり時刻である時刻ｔ３でシリアル通信がイネーブルとなる。シリアルクロック信号ＳＣＬＫの次のパルスはテストモード設定用のパルスであり、その後の５つのパルスに同期して入力された５ビットのシリアルデータ信号ＤＡＴＡに応じて、テストモードの種類が選択される。外部端子ＶＤＤ１に印加された電圧がＶＤＤＬに戻る時刻ｔ４で選択されたテストモードに移行する。この５ビットのシリアルデータ信号ＤＡＴＡを所定の値に設定することで発振回路２をオーバードライブモードに設定することができる。
【００７１】
このように、本実施形態では、外部端子ＶＤＤ１に印加された電圧が基準値Ｖｔｈ以上の時に外部端子ＶＣ１からシリアルクロック信号ＳＣＬＫが入力されない限り、テストモードに移行しないので、外部端子ＶＤＤ１に印加された電圧が変動したのみではモードが切り替わることがない。したがって、ノイズ等の影響で通常モードからテストモードに切り替わる誤動作の可能性を低減することができる。
【００７２】
本実施形態では、発振回路２が通常モード（第１のモードの一例）に設定されている時は、スイッチ２３の第１入力端と出力端が導通し、可変容量素子１６の他端及び可変容量素子１７の他端と制御電圧生成回路２１の出力端子とが電気的に接続される。一方、発振回路２がオーバードライブモード（第２のモードの一例）に設定されている時は、スイッチ２３の第２入力端と出力端が導通し、可変容量素子１６の他端及び可変容量素子１７の他端にＶｏｄ生成回路２２の出力端子からの出力信号が供給される。これにより、電圧発生回路２０は、通常モードでは制御電圧生成回路２１が生成する制御電圧（第１の電圧の一例）を発生し、オーバードライブモードではＶｏｄ生成回路２２が生成する電圧Ｖｏｄ（第２の電圧の一例）を発生する。
【００７３】
また、発振回路２は、オーバードライブモードでは、定電流源１８からバイポーラトランジスター１１へ供給される電流が通常モード設定時よりも大きくなり、これにより振動子３がバイポーラトランジスター１１のコレクターに発生した通常モード設定時に発生する信号（第１の振幅の信号の一例）よりも大きな振幅の交流信号（第２の振幅の信号の一例）で強励振する。つまり、発振器１は、発振回路２をオーバードライブモードに設定することで、振動子３を通常モード時よりも強励振（オーバードライブ）させて振動子３の電極上の異物を除去するオーバードライブ検査（オーバードライブ工程）を行うことができるように構成されている。
【００７４】
なお、本実施形態では、発振回路２は、１チップのＩＣとして実現されているが、複数チップのＩＣとして実現することもできるし、その一部又は全部を、ディスクリート部品を用いて実現することもできる。例えば、可変容量素子１６，１７はＩＣの外付け部品であってもよい。
【００７５】
図５は、本実施形態の発振器１の製造方法の一例を示すフローチャート図である。なお、図５のフローチャートは、発振器１の製造工程の一部であってもよく、不図示の他の工程を含んでいてもよい。
【００７６】
図５に示すように、本実施形態では、まず、発振回路２と振動子３を準備し（工程Ｓ１０）、発振回路２のＸＩ端子と振動子３の一端とを接続し、発振回路２のＸＯ端子と振動子３の他端とを接続する（工程Ｓ２０）。
【００７７】
次に、発振回路２を、スイッチ２３が可変容量素子１６の他端及び可変容量素子１７の他端とＶｏｄ生成回路２２の出力端子と接続する第２のモードに設定する（工程Ｓ３０）。第２のモードは、オーバードライブモードであってもよいし、他のテストモードであってもよい。
【００７８】
次に、発振回路２が第２のモードに設定されている状態で振動子３の特性を検査する（工程Ｓ４０）。この工程Ｓ４０で行う検査は第２のモードに対応した検査であり、例えば、第２のモードがオーバードライブモードであればオーバードライブ検査を行う。
【００７９】
次に、発振回路２を、スイッチ２３が可変容量素子１６の他端及び可変容量素子１７の他端と制御電圧生成回路２１の出力端子とを接続する第１のモードに設定する（工程Ｓ５０）。第２のモードは、通常モードであってもよいし、テストモードであってもよい。例えば、外部端子ＶＤＤ１（ＶＤＤ端子）を接地電位（０Ｖ）にした後ＶＤＤＬにすることで第１のモードに初期設定されるように構成してもよいし、インターフェース回路４０を介して第１のモードに設定可能に構成してもよい。
【００８０】
以上に説明したように、第１実施形態の発振器によれば、発振回路２が通常モードに設定されている時（スイッチ２３の第１入力端と出力端が導通している時）は、制御電圧生成回路２１が生成する制御電圧が抵抗素子１４を介して可変容量素子１６の他端及び可変容量素子１７の他端に印加され、可変容量素子１６，１７はそれぞれ制御電圧に応じた容量値となる。この可変容量素子１６，１７の容量値に応じて振動子３の発振周波数が変化する。すなわち、発振回路２が通常モードに設定されている時は、発振器１は周波数制御型の発振器として機能する。
【００８１】
一方、発振回路２がオーバードライブモードに設定されている時（スイッチ２３の第２入力端と出力端が導通している時）は、Ｖｏｄ生成回路２２が生成する電圧Ｖｏｄが可変容量素子１６の他端及び可変容量素子１７の他端に印加され、可変容量素子１６の他端及び可変容量素子１７の他端が電圧Ｖｏｄに固定される。従って、オーバードライブモードでは、可変容量素子１６の両端の電位差の最大値は｜Ｖｏｄ−Ｖｍｉｎ｜となり、可変容量素子１６の最大定格電圧Ｖｏｐ１よりも小さい。また、可変容量素子１７の両端の電位差の最大値は｜Ｖｍａｘ−Ｖｏｄ｜となり、可変容量素子１７の最大定格電圧Ｖｏｐ２よりも小さい。その結果、オーバードライブ検査時に振動子３が強励振しても、可変容量素子１６の両端の電位差及び可変容量素子１７の両端の電位差をともに最大定格電圧よりも小さくすることができるので、可変容量素子１６，１７が破損するおそれを低減させることができる。従って、本実施形態によれば、より信頼性の高い発振器を実現することができる。
【００８２】
１−２．第２実施形態
図６は、第２実施形態の発振器の機能ブロック図である。図６において、図３の各構成要素と対応する構成要素には図３と同じ符号を付している。
【００８３】
図６に示すように、第２実施形態の発振器１における発振回路２は、第１実施形態に対して、さらに、電圧発生回路６０が設けられている。また、第２実施形態の発振器１における発振回路２は、第１実施形態に対して、発振部１０に、さらに、抵抗素子５４、容量素子５５、可変容量素子５６、可変容量素子５７が追加されている。
【００８４】
可変容量素子５６（第２の電子素子の一例）は、一端がＸＩ端子と接続され、他端が容量素子１５の一端と接続されている。可変容量素子５７（第２の電子素子の一例）は、一端がＸＯ端子と接続され、他端が容量素子５５の一端と接続されている。可変容量素子５６や可変容量素子５７としては、バラクター（可変容量ダイオードとも呼ばれる）等を用いることができる。
【００８５】
容量素子５５は、一端が可変容量素子５６の他端と接続され、他端がＶＳＳ端子と接続されている。
【００８６】
抵抗素子５４は、一端がスイッチ６３の出力端と接続され、他端が可変容量素子５６の他端及び可変容量素子５７の他端と接続されている。
【００８７】
電圧発生回路６０（第２の電圧発生回路の一例）は、制御電圧生成回路６１、Ｖｏｄ生成回路２２及びスイッチ６３を含む。
【００８８】
制御電圧生成回路６１は、発振回路２の内部信号に応じた制御電圧を生成する。このような制御電圧生成回路６１としては、例えば、発振回路２に内蔵された温度センサーの出力信号に応じて発振回路２と振動子３を含めた周波数温度特性を補償するための補償電圧を生成する温度補償回路などが挙げられる。
【００８９】
なお、制御電圧生成回路６１は、外部から入力される制御信号に応じた制御電圧を生成するようにしてもよい。
【００９０】
スイッチ６３は、３端子のスイッチであり、第１入力端が制御電圧生成回路６１の出力端子と接続され、第２入力端がＶｏｄ生成回路２２の出力端子と接続され、出力端が抵抗素子５４の一端と接続されている。このスイッチ６３は、可変容量素子５６の他端及び可変容量素子５７の他端と制御電圧生成回路６１の出力端子及びＶｏｄ生成回路２２の出力端子との接続を制御する。
【００９１】
本実施形態では、発振回路２が通常モード（第１のモードの一例）に設定されている時は、制御電圧発生回路２１とＶｏｄ生成回路２２のうち制御絵電圧生成回路２１から出力された信号がスイッチ２３を介して可変容量素子１６の他端及び可変容量素子１７の他端に狭供されるように、スイッチ２３の第１入力端と出力端が導通して可変容量素子１６の他端及び可変容量素子１７の他端と制御電圧生成回路２１の出力端子とが接続される。さらに通常モードの時は、制御電圧生成回路６１とＶｏｄ生成回路２２のうち制御電圧生成回路６１から出力された信号がすい地位６３を介して可変容量素子５６の他端及び可変容量素子５７の他端に印加されるように、スイッチ６３の第１入力端と出力端が導通して可変容量素子５６の他端及び可変容量素子５７の他端と制御電圧生成回路６１の出力端子とが接続される。一方、発振回路２がオーバードライブモードに設定されている時は、制御電圧生成回路２１とＶｏｄ生成回路２２のうちＶｏｄ生成回路２２から出力された信号がスイッチ２３を介して可変容量素子１６の他端及び可変容量素子１７の他端に供給されるように、スイッチ２３の第２入力端と出力端が導通して可変容量素子１６の他端及び可変容量素子１７の他端とＶｏｄ生成回路２２の出力端子とが接続される。さらにオーバードライブモードに設定されている時は、制御電圧生成回路６１とＶｏｄ生成回路２２のうちＶｏｄ生成回路２２から出力された信号がスイッチ６３を介して可変容量素子５６の他端
及び可変容量素子５７の他端に供給されるように、スイッチ６３の第２入力端と出力端が導通して可変容量素子５６の他端及び可変容量素子５７の他端とＶｏｄ生成回路２２の出力端子とが接続される。これにより、電圧発生回路２０は、通常モードでは制御電圧生成回路２１が生成する制御電圧（第１の電圧の一例）を発生し、オーバードライブモードではＶｏｄ生成回路２２が生成する電圧Ｖｏｄ（第２の電圧の一例）を発生する。また、電圧発生回路６０は、通常モードでは制御電圧生成回路６１が生成する制御電圧（第３の電圧の一例）を発生し、オーバードライブモードではＶｏｄ生成回路２２が生成する電圧Ｖｏｄ（第４の電圧の一例）を発生する。
【００９２】
第２実施形態における発振器１のその他の構成は第１実施形態と同様であるため、その説明を省略する。また、第２実施形態の発振器１の斜視図、断面図及び底面図並びにその製造方法は第１実施形態と同様であるため、その図示及び説明を省略する。
【００９３】
なお、図６では、電圧発生回路２０と電圧発生回路６０でＶｏｄ生成回路２２を兼用する構成としているが、電圧発生回路２０と電圧発生回路６０とのそれぞれに独立したＶｏｄ生成回路２２を別個に設けてもよい。
【００９４】
第２実施形態の発振器によれば、発振回路２が通常モードに設定されている時（スイッチ２３の第１入力端と出力端が導通し、かつ、スイッチ６３の第１入力端と出力端が導通している時）は、制御電圧生成回路２１が生成する制御電圧が抵抗素子１４を介して可変容量素子１６の他端及び可変容量素子１７の他端に印加され、可変容量素子１６，１７はそれぞれ制御電圧に応じた容量値となる。また、制御電圧生成回路６１が生成する制御電圧が抵抗素子５４を介して可変容量素子５６の他端及び可変容量素子５７の他端に印加され、可変容量素子５６，５７はそれぞれ制御電圧に応じた容量値となる。この可変容量素子１６，１７の容量値及び可変容量素子５６，５７の容量値に応じて振動子３の発振周波数が変化する。すなわち、発振回路２が通常モードに設定されている時は、発振器１は周波数制御型の発振器として機能する。
【００９５】
一方、発振回路２がオーバードライブモードに設定されている時（スイッチ２３の第２入力端と出力端が導通し、かつ、スイッチ６３の第２入力端と出力端が導通している時）は、Ｖｏｄ生成回路２２が生成する電圧Ｖｏｄが可変容量素子１６の他端及び可変容量素子１７の他端に印加され、可変容量素子１６の他端及び可変容量素子１７の他端が電圧Ｖｏｄに固定される。また、Ｖｏｄ生成回路２２が生成する電圧Ｖｏｄが可変容量素子５６の他端及び可変容量素子５７の他端に印加され、可変容量素子５６の他端及び可変容量素子５７の他端が電圧Ｖｏｄに固定される。従って、オーバードライブモードでは、可変容量素子１６の両端の電位差の最大値は｜Ｖｏｄ−Ｖｍｉｎ｜となり、可変容量素子１６の最大定格電圧Ｖｏｐ１よりも小さい。また、可変容量素子１７の両端の電位差の最大値は｜Ｖｍａｘ−Ｖｏｄ｜となり、可変容量素子１７の最大定格電圧Ｖｏｐ２よりも小さい。また、オーバードライブモードでは、可変容量素子５６の両端の電位差の最大値は｜Ｖｏｄ−Ｖｍｉｎ｜となり、可変容量素子５６の最大定格電圧Ｖｏｐ１よりも小さい。また、可変容量素子５７の両端の電位差の最大値は｜Ｖｍａｘ−Ｖｏｄ｜となり、可変容量素子５７の最大定格電圧Ｖｏｐ２よりも小さい。その結果、オーバードライブ検査時に振動子３が強励振しても、可変容量素子１６，１７，５６，５７のそれぞれの両端の電位差をすべて最大定格電圧よりも小さくすることができるので、可変容量素子１６，１７，５６，５７が破損するおそれを低減させることができる。従って、本実施形態によれば、より信頼性の高い発振器を実現することができる。
【００９６】
１−３．第３実施形態
図７は、第３実施形態の発振器の機能ブロック図である。図７において、図３の各構成要素と対応する構成要素には図３と同じ符号を付している。
【００９７】
図７に示すように、第３実施形態の発振器１における発振回路２は、第１実施形態に対して、さらに、スイッチ７１とスイッチ７２が設けられている。
【００９８】
スイッチ７１（第１の切り替え部の一例）は、一端がＶＳＳ端子（第３の端子の一例）と接続され、他端がＸＩ端子と接続されている。このスイッチ７１は、ＶＳＳ端子とＸＩ端子との電気的な接続を制御する。
【００９９】
スイッチ７２（第２の切り替え部の一例）は、一端がＶＣ端子（第４の端子の一例）と接続され、他端がＸＯ端子と接続されている。このスイッチ７２は、ＶＣ端子とＸＯ端子との電気的な接続を制御する。
【０１００】
本実施形態では、スイッチ７１，７２は、インターフェース回路４０からの制御信号（切り替え信号の一例）により開閉制御される。発振回路２が通常モードに設定されている時はスイッチ７１，７２がともに開かれ、発振回路２がオーバードライブモードに設定されている時はスイッチ７１，７２がともに閉じられる。
【０１０１】
第３実施形態における発振器１のその他の構成は第１実施形態と同様であるため、その説明を省略する。また、第３実施形態の発振器１の斜視図、断面図及び底面図並びにその製造方法は第１実施形態と同様であるため、その図示及び説明を省略する。第３実施形態の発振器によれば、第１実施形態の発振器１と同様の効果が得られる。
【０１０２】
さらに、第３実施形態の発振器によれば、発振回路２をオーバードライブモードに設定し、外部端子ＶＳＳ１をグランドに接続した状態で、例えば、シグナルジェネレーターや外付けの発振回路などを用いて外部端子ＶＣ１に高電圧のＡＣ（交流）信号（第２の振幅の信号の一例）を入力することでオーバードライブ検査を行うことができる。あるいは、発振回路２をオーバードライブモードに設定し、外部端子ＶＳＳ１をグランドに接続した状態で、外部端子ＶＣ１にＡＣ信号を振幅を変えながら入力する（第２の振幅の信号の一例）ことでドライブレベル検査を行うこともできる。
【０１０３】
また、第３実施形態の発振器によれば、発振回路２の通常動作時と振動子３の検査時において、外部端子ＶＣ１及びＶＳＳ１を共用できるので、検査専用の検査用端子を設ける場合に比べて、検査に用いる端子数を減らすことができる。したがって、例えば、検査用信号を入力するためのプローブと発振回路２側の端子との電気的な接続不良による検査の不具合が発生する可能性を低減できるので、振動子３の検査の信頼性を高めた発振回路２を実現することができる。また、発振部１０を介さずに、外部端子ＶＣ１とＶＳＳ１とを介して振動子３の両端に電圧を印加することができるので、発振部１０を介して振動子３に電圧を印加する場合と比較して、印加する電圧範囲の制限が少なくなる。
【０１０４】
また、第３実施形態の発振器では、発振回路２がオーバードライブモードに設定されている時、スイッチ７１が閉じるため、発振部１０の入力端子、すなわち、ＮＰＮ型のバイポーラトランジスター１１のベース端子が外部端子ＶＳＳ１（ＶＳＳ端子）と接続される。従って、オーバードライブ検査やレベル特性検査を行う際に、バイポーラトランジスター１１のベース端子が接地されて発振部１０が動作しなくなるため、発振回路２を保護することができる。その結果として、発振回路の設計自由度が大きくなる。
【０１０５】
１−４．第４実施形態
図８は、第４実施形態の発振器の機能ブロック図である。図８において、図７の各構成要素と対応する構成要素には図７と同じ符号を付している。
【０１０６】
図８に示すように、第４実施形態の発振器１における発振回路２は、スイッチ７２の接続が第３実施形態と異なる。
【０１０７】
スイッチ７２（第２の切り替え部の一例）は、一端がＶＤＤ端子（第４の端子の一例）と接続され、他端がＸＯ端子と接続されている。このスイッチ７２は、ＶＤＤ端子とＸＯ端子との接続を制御する。
【０１０８】
第４実施形態の発振器１のその他の構成は第３実施形態と同様であるため、その説明を省略する。また、第４実施形態の発振器１の斜視図、断面図及び底面図並びにその製造方法は第１実施形態と同様であるため、その図示及び説明を省略する。第４実施形態の発振器によれば、第１実施形態の発振器１と同様の効果が得られる。
【０１０９】
さらに、第４実施形態の発振器によれば、発振回路２をオーバードライブモードに設定し、外部端子ＶＳＳ１をグランドに接続した状態で、例えば、シグナルジェネレーターや外付けの発振回路などを用いて外部端子ＶＤＤ１に高電圧のＡＣ信号を入力することでオーバードライブ検査を行うことができる。あるいは、発振回路２をオーバードライブモードに設定し、外部端子ＶＳＳ１をグランドに接続した状態で、外部端子ＶＤＤ１にＡＣ信号を振幅を変えながら入力することでドライブレベル検査も行うことができる。
【０１１０】
また、第４実施形態の発振器によれば、発振回路２の通常動作時と振動子３の検査時において、外部端子ＶＤＤ１及びＶＳＳ１を共用できるので、検査専用の検査用端子を設ける場合に比べて、検査に用いる端子数を減らすことができる。したがって、例えば、検査用信号を入力するためのプローブと発振回路２側の端子との電気的な接続不良による検査の不具合が発生する可能性を低減できるので、振動子３の検査の信頼性を高めた発振回路２を実現することができる。また、発振部１０を介さずに、外部端子ＶＤＤ１とＶＳＳ１とを介して振動子３の両端に電圧を印加することができるので、発振部１０を介して振動子３に電圧を印加する場合と比較して、印加する電圧範囲の制限が少なくなる。
【０１１１】
また、第４実施形態の発振器では、発振回路２がオーバードライブモードに設定されている時、スイッチ７１が閉じるため、発振部１０の入力端子、すなわち、ＮＰＮ型のバイポーラトランジスター１１のベース端子が外部端子ＶＳＳ１（ＶＳＳ端子）と接続される。従って、オーバードライブ検査やレベル特性検査を行う際に、バイポーラトランジスター１１のベース端子が接地されて発振部１０が動作しなくなるため、発振回路２を保護することができる。その結果として、発振回路の設計自由度が大きくなる。
【０１１２】
１−５．第５実施形態
図９は、第５実施形態の発振器の底面図である。また、図１０は、第５実施形態の発振器の機能ブロック図である。図１０において、図３の各構成要素と対応する構成要素には図３と同じ符号を付している。
【０１１３】
図９及び図１０に示すように、第５実施形態の発振器１は、第１実施形態に対して、さらに、２つの外部端子ＸＯ１，ＸＩ１が設けられている。外部端子ＸＯ１は発振回路２のＸＯ端子と接続されており、外部端子ＸＩ１は発振回路２のＸＩ端子と接続されている。
【０１１４】
第５実施形態の発振器１のその他の構成は第１実施形態と同様であるため、その説明を省略する。また、第５実施形態の発振器１の斜視図及び断面図並びにその製造方法は第１実施形態と同様であるため、その図示及び説明を省略する。第５実施形態の発振器によれば、第１実施形態の発振器１と同様の効果が得られる。
【０１１５】
さらに、第５実施形態の発振器によれば、発振回路２をオーバードライブモードに設定
し、外部端子ＸＩ１をグランドに接続した状態で、例えば、シグナルジェネレーターや外付けの発振回路などを用いて外部端子ＸＯ１に高電圧のＡＣ信号を入力することで、振動子３に対して直接的にオーバードライブ検査を行うことができる。あるいは、発振回路２をオーバードライブモードに設定し、外部端子ＶＳＳ１をグランド（接地電位）に接続した状態で、外部端子ＸＯ１にＡＣ信号を振幅を変えながら入力することで、振動子３に対して直接的にドライブレベル検査を行うこともできる。
【０１１６】
また、第５実施形態の発振器では、発振回路２がオーバードライブモードに設定されている時、発振部１０の入力端子、すなわち、ＮＰＮ型のバイポーラトランジスター１１のベース端子が外部端子ＶＳＳ１（ＶＳＳ端子）と接続される。従って、オーバードライブ検査やドライブレベル検査を行う際に、バイポーラトランジスター１１のベース端子が接地されて発振部１０が動作しなくなるため、発振回路２を保護することができる。その結果として、発振回路の設計自由度が大きくなる。なお、外部端子ＸＩ１をグランドに接続しない状態でも、高電圧のＡＣ信号を外部端子ＸＩ１と外部端子ＸＯ１との間に印加することや、ＡＣ信号を振幅を変えながら外部端子ＸＩ１と外部端子ＸＯ１との間に印加することでも、オーバードライブ検査やドライブレベル検査を行うことができる。
【０１１７】
１−６．第６実施形態
図１１は、第６実施形態の発振器の機能ブロック図である。図１１において、図３の各構成要素と対応する構成要素には図３と同じ符号を付している。
【０１１８】
図１１に示すように、第６実施形態の発振器１における発振回路２は、第１実施形態に対して、発振部１０の増幅素子としてバイポーラトランジスター１１の代わりにＮＭＯＳトランジスター１３が用いられている。ＮＭＯＳトランジスター１３は、ゲート端子、ソース端子及びドレイン端子がそれぞれＸＩ端子、ＶＳＳ端子及びＸＯ端子と接続されている。このＮＭＯＳトランジスター１３のドレイン端子の信号は、ＸＩ端子を介してゲート端子に入力される振動子３の出力信号が増幅された信号となり、ＸＯ端子を介して振動子３に入力される。
【０１１９】
第６実施形態の発振器１のその他の構成は第１実施形態と同様であるため、その説明を省略する。また、第６実施形態の発振器１の斜視図及び断面図並びにその製造方法は第１実施形態と同様であるため、その図示及び説明を省略する。第６実施形態の発振器によれば、第１実施形態の発振器１と同様の効果が得られる。
【０１２０】
１−７．第７実施形態
図１２は、第７実施形態の発振器の機能ブロック図である。図１２において、図３の各構成要素と対応する構成要素には図３と同じ符号を付している。
【０１２１】
図１２に示すように、第７実施形態の発振器１における発振回路２は、第１実施形態に対して、発振部１０の増幅素子としてバイポーラトランジスター１１の代わりにＣＭＯＳインバーター３１が用いられている。ＣＭＯＳインバーター３１は、入力端子及び出力端子がそれぞれＸＩ端子及びＸＯ端子と接続されている。このＣＭＯＳインバーター３１は、ＶＤＤ端子とＶＳＳ端子との電位差を電源電圧としてＸＩ端子を介して入力される振動子３の出力信号を増幅かつ極性を反転して出力し、ＣＭＯＳインバーター３１の出力信号はＸＯ端子を介して振動子３に入力される。
【０１２２】
第７実施形態の発振器１のその他の構成は第１実施形態と同様であるため、その説明を省略する。また、第７実施形態の発振器１の斜視図及び断面図並びにその製造方法は第１実施形態と同様であるため、その図示及び説明を省略する。第７実施形態の発振器によれば、第１実施形態の発振器１と同様の効果が得られる。
【０１２３】
１−８．第８実施形態
図１３は、第８実施形態の発振器の機能ブロック図である。図１３において、図３の各構成要素と対応する構成要素には図３と同じ符号を付している。
【０１２４】
図１３に示すように、第８実施形態の発振器１における発振回路２は、第１実施形態に対して、電圧発生回路２０に、さらに、抵抗素子２４、スイッチ２５が追加されている。また、第８実施形態では、Ｖｏｄ生成回路２２は、電圧Ｖｏｄ１を出力する第１出力端子と電圧Ｖｏｄ１を出力する第２出力端子を有する。
【０１２５】
Ｖｏｄ生成回路２２は、Ｖｏｐ１＞｜Ｖｏｄ１−Ｖｍｉｎ１｜かつＶｏｐ１＞｜Ｖｍａｘ１−Ｖｏｄ１｜を満たす電圧Ｖｏｄ１を生成して第１出力端子から出力する。また、Ｖｏｄ生成回路２２は、Ｖｏｐ２＞｜Ｖｏｄ２−Ｖｍｉｎ２｜かつＶｏｐ２＞｜Ｖｍａｘ２−Ｖｏｄ２｜を満たす電圧Ｖｏｄ２を生成して第２出力端子から出力する。ここで、Ｖｏｐ１は可変容量素子１６の最大定格電圧であり、Ｖｍｉｎ１及びＶｍａｘ１はそれぞれ可変容量素子１６の一端に印加される電圧の最小値及び最大値（ＸＩ端子の最小電圧値及び最大電圧値）である。また、Ｖｏｐ２は可変容量素子１７の最大定格電圧であり、Ｖｍｉｎ２及びＶｍａｘ２はそれぞれ可変容量素子１７の一端に印加される電圧の最小値及び最大値（ＸＯ端子の最小電圧値及び最大電圧値）である。
【０１２６】
抵抗素子１４は、一端がスイッチ２３の出力端と接続され、他端が可変容量素子１６の他端及びスイッチ２５の第１入力端と接続されている。
【０１２７】
スイッチ２３は、第１入力端が制御電圧生成回路２１の出力端子と接続され、第２入力端がＶｏｄ生成回路２２の第１出力端子と接続され、出力端が抵抗素子１４の一端と接続されている。このスイッチ２３は、可変容量素子１６の他端と制御電圧生成回路２１の出力端子及びＶｏｄ生成回路２２の第１出力端子との接続を制御する。
【０１２８】
抵抗素子２４は、一端がＶｏｄ生成回路２２の第２出力端子と接続され、他端がスイッチ２５の第２入力端と接続されている。
【０１２９】
スイッチ２５は、３端子のスイッチであり、第１入力端が抵抗素子１４の他端と接続され、第２入力端が抵抗素子２４の他端と接続され、出力端が可変容量素子１７の他端と接続されている。このスイッチ２５は、可変容量素子１７の他端とスイッチ２３の出力端（制御電圧生成回路２１の出力端子）及びＶｏｄ生成回路２２の第２出力端子との接続を制御する。
【０１３０】
本実施形態では、発振回路２が通常モード（第１のモードの一例）に設定されている時は、スイッチ２３の第１入力端と出力端とが導通するとともにスイッチ２５の第１入力端と出力端とが導通し、可変容量素子１６の他端及び可変容量素子１７の他端と制御電圧生成回路２１の出力端子とが接続される。一方、発振回路２がオーバードライブモード（第２のモードの一例）に設定されている時は、スイッチ２３の第２入力端と出力端とが導通するとともにスイッチ２５の第２入力端と出力端とが導通し、可変容量素子１６の他端とＶｏｄ生成回路２２の第１出力端子とが接続されるとともに可変容量素子１７の他端とＶｏｄ生成回路２２の第２出力端子とが接続される。これにより、電圧発生回路２０は、通常モードでは制御電圧生成回路２１が生成する制御電圧（第１の電圧の一例）を発生し、オーバードライブモードではＶｏｄ生成回路２２が生成する電圧Ｖｏｄ１（第２の電圧の一例）及び電圧Ｖｏｄ２（第２の電圧の一例）を発生する。
【０１３１】
第８実施形態の発振器１のその他の構成は第１実施形態と同様であるため、その説明を
省略する。また、第８実施形態の発振器１の斜視図及び断面図並びにその製造方法は第１実施形態と同様であるため、その図示及び説明を省略する。
【０１３２】
第８実施形態の発振器によれば、発振回路２が通常モードに設定されている時（スイッチ２３の第１入力端と出力端とが導通し、スイッチ２５の第１入力端と出力端とが導通している時）は、制御電圧生成回路２１が生成する制御電圧が抵抗素子１４を介して可変容量素子１６の他端及び可変容量素子１７の他端に印加され、可変容量素子１６，１７はそれぞれ制御電圧に応じた容量値となる。この可変容量素子１６，１７の容量値に応じて振動子３の発振周波数が変化する。すなわち、発振回路２が通常モードに設定されている時は、発振器１は周波数制御型の発振器として機能する。
【０１３３】
一方、発振回路２がオーバードライブモードに設定されている時（スイッチ２３の第２入力端と出力端とが導通し、スイッチ２５の第２入力端と出力端とが導通している時）は、Ｖｏｄ生成回路２２が生成する電圧Ｖｏｄ１が可変容量素子１６の他端に印加されて可変容量素子１６の一端が電圧Ｖｏｄ１に固定されるとともに、Ｖｏｄ生成回路２２が生成する電圧Ｖｏｄ２が可変容量素子１７の他端に印加されて可変容量素子１７の一端が電圧Ｖｏｄ２に固定される。従って、オーバードライブモードでは、可変容量素子１６の両端の電位差の最大値は｜Ｖｏｄ１−Ｖｍｉｎ１｜又は｜Ｖｍａｘ１−Ｖｏｄ１｜となり、可変容量素子１６の最大定格電圧Ｖｏｐ１よりも小さい。また、可変容量素子１７の両端の電位差の最大値は｜Ｖｍａｘ２−Ｖｏｄ２｜又は｜Ｖｏｄ２−Ｖｍｉｎ２｜となり、可変容量素子１７の最大定格電圧Ｖｏｐ２よりも小さい。その結果、オーバードライブ検査時に振動子３が強励振しても、可変容量素子１６の両端の電位差及び可変容量素子１７の両端の電位差をともに最大定格電圧よりも小さくすることができるので、可変容量素子１６，１７が破損するおそれを低減させることができる。従って、本実施形態によれば、より信頼性の高い発振器を実現することができる。
【０１３４】
２．電子機器
図１４は、本実施形態の電子機器の機能ブロック図である。また、図１５は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。
【０１３５】
本実施形態の電子機器３００は、発振器３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０、を含んで構成されている。なお、本実施形態の電子機器は、図１４の構成要素（各部）の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。
【０１３６】
発振器３１０は、発振回路３１２と振動子３１３とを備えている。発振回路３１２は、ＸＩ端子とＸＯ端子を介して接続されている振動子３１３を発振させてクロック信号を発生させ、ＯＵＴ端子から出力する。このクロック信号は発振器３１０の外部端子ＯＵＴ１からＣＰＵ３２０に出力される。
【０１３７】
ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、発振器３１０から入力されるクロック信号に同期して各種の計算処理や制御処理を行う。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理等を行う。
【０１３８】
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。
【０１３９】
ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。
【０１４０】
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する。
【０１４１】
通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
【０１４２】
表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７０には操作部３３０として機能するタッチパネルが設けられていてもよい。
【０１４３】
発振回路３１２として例えば上記実施形態の発振回路２を適用し、又は、発振器３１０として例えば上記実施形態の発振器１を適用することにより、信頼性の高い電子機器を実現することができる。
【０１４４】
このような電子機器３００としては種々の電子機器が考えられ、例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、スマートフォンや携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。
【０１４５】
３．移動体
図１６は、本実施形態の移動体の一例を示す図（上面図）である。図１６に示す移動体４００は、発振器４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図１６の構成要素（各部）の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
【０１４６】
発振器４１０は、不図示の発振回路と振動子とを備えており、発振回路は振動子を発振させてクロック信号を発生させる。このクロック信号は発振器４１０の外部端子からＣＰＵコントローラー４２０，４３０，４４０に出力される。
【０１４７】
バッテリー４５０は、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。バックアップ用バッテリー４６０は、バッテリー４５０の出力電圧が閾値よりも低下した時、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。
【０１４８】
発振器４１０が備える発振回路として例えば上記実施形態の発振回路２を適用し、又は、発振器４１０として例えば上記実施形態の発振器１を適用することにより、信頼性の高い移動体を実現することができる。
【０１４９】
このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
【０１５０】
４．変形例
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１５１】
［変形例１］
例えば、上述した第１実施形態〜第７実施形態では、第２のモードで可変容量素子１６，１７（第２実施形態ではさらに可変容量素子５６，５７）の各他端に印加される電圧ＶｏｄをＶｏｄ生成回路２２が生成しているが、所望の条件が満たされる場合は、Ｖｏｄ生成回路２２を他の回路と兼用してもよい。例えば、発振回路２の内部又は外部に設けられたレギュレーターが発生する電圧ＶＲＥＧが、Ｖｏｐ１＞｜ＶＲＥＧ−Ｖｍｉｎ｜かつＶｏｐ２＞｜Ｖｍａｘ−ＶＲＥＧ｜を満たす場合は、第２のモードで可変容量素子１６，１７（第２実施形態ではさらに可変容量素子５６，５７）の各他端にＶＲＥＧが印加されるようにしてもよい。同様に、上述した第８実施形態では、第２のモードで可変容量素子１６，１７の各他端にそれぞれ印加される電圧Ｖｏｄ１，Ｖｏｄ２をＶｏｄ生成回路２２が生成しているが、所望の条件が満たされる場合は、Ｖｏｄ生成回路２２を他の回路と兼用してもよい。例えば、発振回路２の内部又は外部に設けられたレギュレーターが発生する第１電圧ＶＲＥＧ１が、Ｖｏｐ１＞｜ＶＲＥＧ１−Ｖｍｉｎ１｜かつＶｏｐ１＞｜Ｖｍａｘ１−ＶＲＥＧ１｜を満たし、当該レギュレーターが発生する第２電圧ＶＲＥＧ２がＶｏｐ２＞｜ＶＲＥＧ２−Ｖｍｉｎ２｜かつＶｏｐ２＞｜Ｖｍａｘ２−ＶＲＥＧ２｜を満たす場合は、第２のモードで可変容量素子１６，１７の各他端にそれぞれＶＲＥＧ１，ＶＲＥＧ２が印加されるようにしてもよい。
【０１５２】
［変形例２］
例えば、上述した第１実施形態〜第８実施形態において、発振器１の断面及び底面の構造は、図２（Ａ）及び図２（Ｂ）に示した構造以外にも、図１７（Ａ）及び図１７（Ｂ）に示すような構造であってもよい。本変形例の発振器１の斜視図は図１と同様であり、図１７（Ａ）は図１のＡ−Ａ’断面図である。また、図１７（Ｂ）は、本変形例の発振器の底面図である。図１７（Ａ）及び図１７（Ｂ）に示すように、本変形例の発振器１は、発振回路２を構成している電子部品９、振動子３、パッケージ４、蓋５、外部端子（外部電極）６、封止部材８を含んで構成されている。
【０１５３】
パッケージ４は、電子部品９と振動子３とを異なる空間内に収容する。具体的には、パッケージ４には、対向する面に２つの凹部が設けられており、蓋５で一方の凹部を覆うことによって収容室７ａとなり、封止部材８で他方の凹部を覆うことによって収容室７ｂとなる。収容室７ａには振動子３が収容され、収容室７ｂには電子部品９が収容されている。パッケージ４の内部又は凹部の表面には、発振回路２の２つの端子（ＸＯ端子及びＸＩ端子）と振動子３の２つの端子とをそれぞれ電気的に接続するための不図示の配線が設けられている。また、パッケージ４の内部又は凹部の表面には、発振回路２の各端子と対応する各外部端子６とを電気的に接続するための不図示の配線が設けられている。
【０１５４】
図１７（Ｂ）に示すように、本変形例の発振器１は底面（パッケージ４の裏面）に、電源端子である外部端子ＶＤＤ１，接地端子である外部端子ＶＳＳ１、制御端子である外部
端子ＶＣ１及び出力端子である外部端子ＯＵＴ１の４個の外部端子６が設けられている。外部端子ＶＤＤ１には電源電圧が供給され、外部端子ＶＳＳ１は接地される。外部端子ＶＣ１には周波数制御用の信号が入力され、外部端子ＯＵＴ１からは周波数制御された発振信号が出力される。
【０１５５】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【０１５６】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１５７】
１  発振器、２  発振回路、３  振動子、４  パッケージ、５  蓋、６  外部端子（外部電極）、７  収容室、８  封止部材、９  電子部品、１０  発振部、１１  バイポーラトランジスター、１２  抵抗素子、１３  ＮＭＯＳトランジスター、１４  抵抗素子、１５
容量素子、１６  可変容量素子、１７  可変容量素子、１８  定電流源、２０  電圧発生回路、２１  制御電圧生成回路、２２  Ｖｏｄ生成回路、２３  スイッチ、２４  抵抗素子、２５  スイッチ、３０  電圧判定回路、３１  ＣＭＯＳインバーター、４０  インターフェース回路、５０  出力バッファー、５４  抵抗素子、５５  容量素子、５６  可変容量素子、５７  可変容量素子、６０  電圧発生回路、６１  制御電圧生成回路、６３
スイッチ、７１  スイッチ、７２  スイッチ、３００  電子機器、３１０  発振器、３１２  発振回路、３１３  振動子、３２０  ＣＰＵ、３３０  操作部、３４０  ＲＯＭ、３５０  ＲＡＭ、３６０  通信部、３７０  表示部、４００  移動体、４１０  発振器、４２０，４３０，４４０  コントローラー、４５０  バッテリー、４６０  バックアップ用バッテリー
【図１】
2015088925.tif 000003
【図２】
2015088925.tif 000004
【図３】
2015088925.tif 000005
【図４】
2015088925.tif 000006
【図５】
2015088925.tif 000007
【図６】
2015088925.tif 000008
【図７】
2015088925.tif 000009
【図８】
2015088925.tif 000010
【図９】
2015088925.tif 000011
【図１０】
2015088925.tif 000012
【図１１】
2015088925.tif 000013
【図１２】
2015088925.tif 000014
【図１３】
2015088925.tif 000015
【図１４】
2015088925.tif 000016
【図１５】
2015088925.tif 000017
【図１６】
2015088925.tif 000018
【図１７】
2015088925.tif 000019
【手続補正書】
【提出日】平成26年11月5日(2014.11.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００７９
【補正方法】変更
【補正の内容】
【００７９】
次に、発振回路２を、スイッチ２３が可変容量素子１６の他端及び可変容量素子１７の他端と制御電圧生成回路２１の出力端子とを接続する第１のモードに設定する（工程Ｓ５０）。第１のモードは、通常モードであってもよいし、テストモードであってもよい。例えば、外部端子ＶＤＤ１（ＶＤＤ端子）を接地電位（０Ｖ）にした後ＶＤＤＬにすることで第１のモードに初期設定されるように構成してもよいし、インターフェース回路４０を介して第１のモードに設定可能に構成してもよい。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正の内容】
【００９１】
本実施形態では、発振回路２が通常モード（第１のモードの一例）に設定されている時は、制御電圧発生回路２１とＶｏｄ生成回路２２のうち制御絵電圧生成回路２１から出力された信号がスイッチ２３を介して可変容量素子１６の他端及び可変容量素子１７の他端に供給されるように、スイッチ２３の第１入力端と出力端が導通して可変容量素子１６の他端及び可変容量素子１７の他端と制御電圧生成回路２１の出力端子とが接続される。さらに通常モードの時は、制御電圧生成回路６１とＶｏｄ生成回路２２のうち制御電圧生成回路６１から出力された信号がスイッチ６３を介して可変容量素子５６の他端及び可変容量素子５７の他端に印加されるように、スイッチ６３の第１入力端と出力端が導通して可変容量素子５６の他端及び可変容量素子５７の他端と制御電圧生成回路６１の出力端子とが接続される。一方、発振回路２がオーバードライブモードに設定されている時は、制御電圧生成回路２１とＶｏｄ生成回路２２のうちＶｏｄ生成回路２２から出力された信号がスイッチ２３を介して可変容量素子１６の他端及び可変容量素子１７の他端に供給されるように、スイッチ２３の第２入力端と出力端が導通して可変容量素子１６の他端及び可変容量素子１７の他端とＶｏｄ生成回路２２の出力端子とが接続される。さらにオーバードライブモードに設定されている時は、制御電圧生成回路６１とＶｏｄ生成回路２２のうちＶｏｄ生成回路２２から出力された信号がスイッチ６３を介して可変容量素子５６の他端及び可変容量素子５７の他端に供給されるように、スイッチ６３の第２入力端と出力端が
導通して可変容量素子５６の他端及び可変容量素子５７の他端とＶｏｄ生成回路２２の出力端子とが接続される。これにより、電圧発生回路２０は、通常モードでは制御電圧生成回路２１が生成する制御電圧（第１の電圧の一例）を発生し、オーバードライブモードではＶｏｄ生成回路２２が生成する電圧Ｖｏｄ（第２の電圧の一例）を発生する。また、電圧発生回路６０は、通常モードでは制御電圧生成回路６１が生成する制御電圧（第３の電圧の一例）を発生し、オーバードライブモードではＶｏｄ生成回路２２が生成する電圧Ｖｏｄ（第４の電圧の一例）を発生する。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2015088925.tif 000020