(57)【要約】【課題】小型で、ＩＣチップのパッド電極間ピッチの微細化への対応が容易な半導体装置、および、その製造方法を提供する。【解決手段】半導体基板の第１の面に設けられたパッド電極と、第２の面に設けられ、前記パッド電極と対応する外部接続電極と、を有し、前記半導体基板の前記第１の面と前記第２の面とを接続する側面は、前記第１の面を平面視したときに視認される斜面となっており、前記側面に、前記電極と対応する前記外部接続電極とを接続する電極間配線の一部が設けられていることを特徴とする。【選択図】図１
2015088578.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の第１の面に設けられたパッド電極と、
前記半導体基板の第２の面に設けられ、前記パッド電極と対応する外部接続電極と、を有し、
前記半導体基板の前記第１の面と前記第２の面とを接続する側面は、前記第１の面を平面視したときに視認される斜面となっており、
前記側面に、前記パッド電極と対応する前記外部接続電極とを接続する電極間配線の一部が設けられていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
隣り合うパッド電極の電極間ピッチと、対応する外部接続電極の電極間ピッチとが、前記電極間配線の引き回しによりピッチ変換されていることを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記側面は、段差を有することを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか一項に記載の半導体装置において、
前記半導体基板の形成材料はシリコンであり、前記第１の面が前記シリコンのＳｉ｛１００｝面であることを特徴とする半導体装置。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体装置において、
前記電極間配線が、前記側面の前記第２の面側で該第２の面の外側に突出する突出部を有していることを特徴とする半導体装置。
【請求項６】
請求項１〜５のいずれか一項に記載の半導体装置において、
少なくとも前記第１の面および前記側面に絶縁性樹脂による樹脂コートが施されていることを特徴とする半導体装置。
【請求項７】
請求項１〜６のいずれか一項に記載の半導体装置が複数積層されたスタック構造を有することを特徴とする半導体装置。
【請求項８】
半導体基板の第１の面に設けられたパッド電極と、
第２の面に設けられ、前記パッド電極と対応する外部接続電極と、を有し、
前記半導体基板の前記第１の面と前記第２の面とを接続する側面は、前記第１の面を平面視したときに視認される斜面となっており、
前記側面に、前記パッド電極と対応する前記外部接続電極とを接続する電極間配線が設けられた半導体装置の製造方法であって、
前記半導体基板の原型である半導体ウェハーのスクライブラインに沿って、前記側面および凹底部分からなる凹部を形成するステップと、
前記第１の面に前記パッド電極を含む半導体回路を形成するステップと、
前記凹部の前記側面を含む面に前記電極間配線の一方の一部分を形成するステップと、
前記第１の面側から少なくとも前記凹部を埋めるように絶縁性樹脂による樹脂コートを施すステップと、
前記半導体ウェハーの前記第１の面とは反対側の面を、少なくとも前記凹部の凹底部分が除去されるまで研削して前記第２の面を形成するステップと、
前記第２の面に前記外部接続電極、および、前記外部接続電極と前記電極間配線の一方の一部分とを接続する前記電極間配線の他方の一部分を形成するステップと、
前記半導体ウェハーに形成された前記半導体装置を個片化するステップと、を含むことを特徴とする半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法において、
前記絶縁性樹脂はモールド樹脂であり、前記第１の面上にも設けられ、前記個片化するステップの後にも残されていることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項８または９に記載の半導体装置の製造方法において、前記半導体ウェハーには前記第１の面がＳｉ｛１００｝面のシリコンを用いることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項８〜１０のいずれか一項に記載の半導体装置の製造方法において、
前記電極間配線の一方の一部分を形成するステップで、前記電極間配線を、前記凹部の前記側面から前記凹底部分にまで延ばして形成することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項８〜１１いずれか一項に記載の半導体装置の製造方法において、
前記凹部を形成するステップの後で、前記半導体回路を形成するステップを行うことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項８〜１２いずれか一項に記載の半導体装置の製造方法において、
前記個片化するステップでは、前記絶縁性樹脂の一部または全部を除去することにより個片化することを特徴とする半導体装置の製造方法。
【請求項１４】
半導体基板の第１の面に設けられたパッド電極と、
第２の面に設けられ、前記パッド電極と対応する外部接続電極と、を有し、
前記半導体基板の前記第１の面と前記第２の面とを接続する側面は、前記第１の面を平面視したときに視認される斜面となっており、
前記側面に、前記パッド電極と対応する前記外部接続電極とを接続する電極間配線が設けられた半導体装置が複数積み重ねられたスタック構造を有する半導体装置の製造方法であって、
前記半導体基板の原型である半導体ウェハーのスクライブラインに沿って、前記側面および凹底部分からなる凹部を形成するステップと、
前記第１の面に前記パッド電極を含む半導体回路を形成するステップと、
前記凹部の前記側面を含む面に前記電極間配線の一方の一部分を形成するステップと、
前記第１の面側から少なくとも前記凹部を埋めるように絶縁性樹脂による樹脂コートを施すステップと、を含む半導体ウェハーの製造方法により、第１半導体ウェハーと、第２半導体ウェハーとを製造して準備する半導体ウェハー準備ステップと、
前記半導体ウェハー準備ステップで準備された前記第１半導体ウェハーの前記第１の面とは反対側の面を、少なくとも前記凹部の凹底部分が除去されるまで研削して前記第２の面を形成するステップと、
前記第１半導体ウェハーの前記第２の面に前記外部接続電極、および、前記外部接続電極と前記電極間配線の一方の一部分とを接続する前記電極間配線の他方の一部分を形成するステップと、
前記第１半導体ウェハーの前記外部接続電極に、導電性の接合部材を付与するステップと、
前記第１半導体ウェハーの前記外部接続電極と、前記第２半導体ウェハーの前記パッド電極とを位置合わせした状態で、前記第１半導体ウェハーと前記第２半導体ウェハーとを接合するステップと、
前記第２半導体ウェハーの前記第１の面とは反対側の面を、少なくとも前記凹部の凹底部分が除去されるまで研削して前記第２の面を形成するステップと、
前記第２半導体ウェハーの前記第２の面に前記外部接続電極、および、前記外部接続電極と前記電極間配線の一方の一部分とを接続する前記電極間配線の他方の一部分を形成するステップと、
前記第１半導体ウェハーおよび前記第２半導体ウェハーが接合されてなる前記半導体装置を個片化するステップと、を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、および当該半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の小型化への要求が高まるのに伴って、電子機器の駆動回路や制御回路などが形成された回路基板の小型化が図られてきており、回路基板に搭載される半導体装置を含む電子部品の小型化が進められている。半導体装置の小型化では、半導体回路が形成されたＩＣチップの外形寸法と略同サイズの半導体装置を実現するパッケージ技術として、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が注目されている。
【０００３】
従来より、ＣＳＰの一種としてＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置が知られている（例えば特許文献１）。
特許文献１に記載の半導体装置は、半導体基板の第１の面（表面）に設けられた複数のパッド電極と、半導体基板の第２の面（裏面）側からパッド電極に臨むように半導体基板を貫通するビアホールと、を有している。ビアホールの側壁には、側壁絶縁膜を介して電極間配線としての配線層が形成されている。配線層は、一端が第１の面のパッド電極に接続され、他端が第２の面の外部接続部まで延びて形成されている。そして、第２の面の外部接続部の配線層上には、配線基板への接合に供する半球状の半田ボールが設けられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３９７０２１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載のＢＧＡ型の半導体装置では、第１の面側の電極パッドと、第２の面側のハンダボールとの電気的な接続を、半導体基板をエッチングすることにより形成されたビアホールと、そのビアホールの側壁に形成された配線層により行う。このため、半導体回路の高集積化の進展に伴ってパッド電極の電極間ピッチの微細化が進むほどに、ビアホールの穴明け加工や、ビアホール内への配線層の形成が困難になるという課題があった。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］本適用例に係る半導体装置は、半導体基板の第１の面に設けられたパッド電極と、前記半導体基板の第２の面に設けられ、前記パッド電極と対応する外部接続電極と、を有し、前記半導体基板の前記第１の面と前記第２の面とを接続する側面は、前記第１の面を平面視したときに視認される斜面となっており、前記側面に、前記電極と対応する前記外部接続電極とを接続する電極間配線の一部が設けられていることを特徴とする。
【０００８】
本適用例によれば、半導体基板の側面は、第１の面を平面視したときに視認される斜面であることから、第１の面側から露光等を行うフォトリソグラフィーにより電極間配線を形成することが可能である。したがって、半導体基板の第１の面に形成された電極と、第２の面に形成された外部接続電極とを、配線基板など使わずに接続することができるので、チップサイズの半導体装置であるＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）を提供することができる。
しかも、第１の面と第２の面との電気的な接続方法として一般的なスルーホールよりも、電極間ピッチの微細化への対応に有利である。
【０００９】
［適用例２］上記適用例に記載の半導体装置において、隣り合うパッド電極の電極間ピッチと、対応する外部接続電極の電極間ピッチとが、前記電極間配線の引き回しによりピッチ変換されていることが好ましい。
【００１０】
本適用例によれば、半導体基板の側面が斜面であることから電極間配線の引き回しの自由度が大きくなり、半導体回路の細密化に伴うパッド電極の電極間ピッチに微細化に対応可能なチップサイズの半導体装置を提供することができる。
【００１１】
［適用例３］上記適用例に記載の半導体装置において、前記側面は、段差を有することを特徴とする。
【００１２】
本適用例によれば、段差を有することによって側面の表面積が大きくなることから、電極間配線の引き回しの自由度がより高くなるという効果を得ることができる。
【００１３】
［適用例４］上記適用例に記載の半導体装置において、前記半導体基板の形成材料はシリコンであり、前記第１の面は前記シリコンのＳｉ｛１００｝面であることが好ましい。
【００１４】
本適用例によれば、シリコンのＳｉ｛１００｝面からエッチングすると、シリコンの結晶面によるエッチング異方性によりエッチング面が正確な角度（５４．７４°）の傾斜面（Ｓｉ｛１１１｝面）を形成するので、比較的容易に安定した角度の傾斜を有する側面を形成することができる。
【００１５】
［適用例５］上記適用例に記載の導体装置において、前記電極間配線は、前記側面の前記第２の面側で該第２の面の外側に突出する突出部を有していることが好ましい。
【００１６】
本発明の半導体装置は、その製造方法において、半導体ウェハーのスクライブラインに沿って凹部を形成することによって傾斜を有する側面を形成し、この側面に設けた電極間配線によって第１の面と第２の面との電気的な接続を図る構成となっている。その電極間配線を形成する工程で、側面から凹底部分にまで電極間配線を伸ばして形成し、その後、第２の面側に設けた外部接続電極と、側面に設けた電極間配線とを接続する際に、先の凹部の凹底部分に延ばして形成された部分（本適用例において第２の面の外側に突出する部分）が、外部接続電極から引き出して形成する電極間配線の他方の一部との接続面積を大きく確保するのに供するので、電気的接続の信頼性を向上させる効果を得ることができる。
【００１７】
［適用例６］上記適用例に記載の半導体装置において、少なくとも前記第１の面および前記側面に絶縁性樹脂による樹脂コートが施されていることが好ましい。
【００１８】
本適用例によれば、モールドが施されたＣＳＰとすることができるので、信頼性の高い半導体装置を提供することができる。
【００１９】
［適用例７］本適用例に記載の半導体装置は、上記適用例に記載の半導体装置が複数積層されたスタック構造を有することを特徴とする。
【００２０】
本適用例によれば、小型化が図られたチップサイズの半導体装置を複数有していることから、小型で高機能な半導体装置を提供することができる。
【００２１】
［適用例８］本適用例に係る半導体装置の製造方法は、半導体基板の第１の面に設けられたパッド電極と、第２の面に設けられ、前記パッド電極と対応する外部接続電極と、を有し、前記半導体基板の前記第１の面と前記第２の面とを接続する側面は、前記第１の面を平面視したときに視認される斜面となっており、前記側面に、前記パッド電極と対応する前記外部接続電極とを接続する電極間配線が設けられた半導体装置の製造方法であって、前記半導体基板の原型である半導体ウェハーのスクライブラインに沿って、前記側面および凹底部分からなる凹部を形成するステップと、前記第１の面に前記パッド電極を含む半導体回路を形成するステップと、前記凹部の前記側面を含む面に前記電極間配線の一方の一部分を形成するステップと、前記第１の面側から少なくとも前記凹部を埋めるように絶縁性樹脂による樹脂コートを施すステップと、前記半導体ウェハーの前記第１の面とは反対側の面を、少なくとも前記凹部の凹底部分が除去されるまで研削して前記第２の面を形成するステップと、前記第２の面に前記外部接続電極、および、前記外部接続電極と前記電極間配線の一方の一部分とを接続する前記電極間配線の他方の一部分を形成するステップと、前記半導体ウェハーに形成された前記半導体装置を個片化するステップと、を含むことを特徴とする。
【００２２】
本適用例によれば、半導体基板の側面は、第１の面を平面視したときに視認される斜面であることから、第１の面側から露光等を行うフォトリソグラフィーにより電極間配線を形成することが可能である。これにより、半導体基板の第１の面に形成されたパッド電極から、第２の面に形成された外部接続電極とを、配線基板などを使わずに、側面に形成した電極間配線により接続することができるので、チップサイズの半導体装置であるＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）を製造することができる。
しかも、第１の面と第２の面との電気的な接続方法として一般的なスルーホールよりも、半導体基板に貫通孔を形成したり、その貫通孔内に導体層を形成したりする必要がないため、電極間ピッチの微細化への対応に有利である。
【００２３】
［適用例９］上記適用例に記載の半導体装置の製造方法において、前記絶縁性樹脂はモールド樹脂であり、前記第１の面上にも設けられ、前記個片化するステップの後にも残されていることが好ましい。
【００２４】
本適用例によれば、ウェハー状態で半導体装置を一括製造するために必要な絶縁性樹脂を半導体回路上にもコーティングすることにより、モールドが施されたＣＳＰを製造することができるので、工程を増やすことなく信頼性の高い小型の半導体装置を製造することができる。
【００２５】
［適用例１０］上記適用例に記載の半導体装置の製造方法において、前記半導体ウェハーには前記第１の面がＳｉ（１００）面のシリコンを用いることが好ましい。
【００２６】
本適用例によれば、シリコンのＳｉ｛１００｝面からエッチングすると、シリコンの結晶面によるエッチング異方性によりエッチング面が正確な角度（５４．７４°）の傾斜面（Ｓｉ｛１１１｝面）を形成するので、比較的容易に安定した角度の傾斜を有する側面を形成することができる。
【００２７】
［適用例１１］上記適用例に記載の半導体装置の製造方法において、前記電極間配線の一方の一部分を形成するステップで、前記電極間配線を、前記凹部の前記側面から前記凹底部分にまで延ばして形成することが好ましい。
【００２８】
本適用例において、凹部の側面は個片化後の半導体装置の側面として残るのに対して、凹部の凹底部分は個片化後には無くなる部分なので、凹部の側面から凹底部分に延ばして形成された電極間配線は、半導体装置の側面の第２の面側で、第２の面の外側に突出するように残される。この電極間配線の突出部は、電極間配線の他方の一部分を形成するステップで、第２の面側に設けた外部接続電極と、側面を含む領域に設けた電極間配線の一方の一部とを、電極間配線の他方の一部分により接続する際に、電極間配線の一方の１部と他方の１部との接続面積を大きく確保することができるので、電気的接続の信頼性を向上させる効果を得ることができる。
【００２９】
［適用例１２］上記適用例に記載の半導体装置の製造方法において、前記凹部を形成するステップの後で、前記半導体回路を形成するステップを行うことが好ましい。
【００３０】
本適用例によれば、半導体回路が、凹部を形成するステップで用いられるエッチング液や掘削加工などのストレスに曝されることがないので、半導体回路の破損等を防止することができる。
【００３１】
［適用例１３］上記適用例に記載の半導体装置の製造方法において、前記個片化するステップでは、前記絶縁性樹脂の一部または全部を除去することにより個片化することを特徴とする。
【００３２】
本適用例によれば、ダイシング装置を用いることなく、バッチ処理にて半導体ウェハーから半導体装置を個片化することができる。
【００３３】
［適用例１４］本適用例に係る半導体装置の製造方法は、半導体基板の第１の面に設けられたパッド電極と、第２の面に設けられ、前記パッド電極と対応する外部接続電極と、を有し、前記半導体基板の前記第１の面と前記第２の面とを接続する側面は、前記第１の面を平面視したときに視認される斜面となっており、前記側面に、前記パッド電極と対応する前記外部接続電極とを接続する電極間配線が設けられた半導体装置が複数積み重ねられたスタック構造を有する半導体装置の製造方法であって、前記半導体基板の原型である半導体ウェハーのスクライブラインに沿って、前記側面および凹底部分からなる凹部を形成するステップと、前記第１の面に前記パッド電極を含む半導体回路を形成するステップと、前記凹部の前記側面を含む面に前記電極間配線の一方の一部分を形成するステップと、前記第１の面側から少なくとも前記凹部を埋めるように絶縁性樹脂による樹脂コートを施すステップと、を含む半導体ウェハーの製造方法により、第１半導体ウェハーと、第２半導体ウェハーとを製造して準備する半導体ウェハー準備ステップと、前記半導体ウェハー準備ステップで準備された前記第１半導体ウェハーの前記第１の面とは反対側の面を、少なくとも前記凹部の凹底部分が除去されるまで研削して前記第２の面を形成するステップと、前記第１半導体ウェハーの前記第２の面に前記外部接続電極、および、前記外部接続電極と前記電極間配線の一方の一部分とを接続する前記電極間配線の他方の一部分を形成するステップと、前記第１半導体ウェハーの前記外部接続電極に、導電性の接合部材を付与するステップと、前記第１半導体ウェハーの前記外部接続電極と、前記第２半導体ウェハーの前記パッド電極とを位置合わせした状態で、前記第１半導体ウェハーと前記第２半導体ウェハーとを接合するステップと、前記第２半導体ウェハーの前記第１の面とは反対側の面を、少なくとも前記凹部の凹底部分が除去されるまで研削して前記第２の面を形成するステップと、前記第２半導体ウェハーの前記第２の面に前記外部接続電極、および、前記外部接続電極と前記電極間配線の一方の一部分とを接続する前記電極間配線の他方の一部分を形成するステップと、前記第１半導体ウェハーおよび前記第２半導体ウェハーが接合されてなる前記半導体装置を個片化するステップと、を含むことを特徴とする。
【００３４】
本適用例によれば、小型化が図られたチップサイズの半導体装置を複数有することにより、小型で高機能なスタック構造の半導体装置を、ウェハーレベルで効率的に製造することができる。
【図面の簡単な説明】
【００３５】
【図１】実施形態１に係る半導体装置としてのＣＳＰの概略構成を模式的に説明するものであり、（ａ）は上方（第１の面側）からみた平面図、（ｂ）は（ａ）のＡ−Ａ線断面図、（ｃ）は底面側（第２の面側）からみた平面図。
【図２】実施形態１に係るＣＳＰの製造方法を説明するフローチャート。
【図３】（ａ）〜（ｃ）は、実施形態１のＣＳＰの製造過程を模式的に示す部分断面図。
【図４】（ｄ）〜（ｇ）は、実施形態１のＣＳＰの製造過程を模式的に示す部分断面図。
【図５】実施形態２の半導体装置としてのスタックドＣＳＰを模式的に示す正断面図。
【図６】実施形態２に係るスタックドＣＳＰの製造方法を説明するフローチャート。
【図７】（ａ）〜（ｄ）は、実施形態２に係るスタックドＣＳＰの製造過程を模式的に示す部分断面図。
【図８】（ｅ）〜（ｇ）は、実施形態２に係るスタックドＣＳＰの製造過程を模式的に示す部分断面図。
【図９】（ｈ）〜（ｉ）は、実施形態２に係るスタックドＣＳＰの製造過程を模式的に示す部分断面図。
【図１０】（ａ）は、変形例のＣＳＰの側面部分を模式的に示す拡大断面図、（ｂ）は、（ａ）のＤ方向からみた側面を模式的に示す拡大平面図。
【発明を実施するための形態】
【００３６】
以下、本発明を具体化した一実施形態を、図面に基づいて説明する。なお、以下の各図においては、各部材等を認識可能な程度の大きさにするため、各部材等の尺度を実際とは異ならせて示している。
【００３７】
（実施形態１）
＜半導体装置（ＣＳＰ）＞
図１は、実施形態１に係る半導体装置としてのＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）の概略構成を模式的に説明するものであり、（ａ）は上方（第１の面側）からみた平面図、（ｂ）は（ａ）のＡ−Ａ線断面図、（ｃ）は底面側（第２の面側）からみた平面図である。なお、図１（ａ）は、ＣＳＰ内部のＩＣチップ１０の能動面（第１の面）側の構成を詳細に説明する便宜上、ＩＣチップ１０を覆うモールド樹脂８は外形だけを図示している。
【００３８】
図１において、ＣＳＰ１は、半導体基板としてのシリコン基板２に半導体回路３、パッド電極５、および外部接続電極１５が形成されたＩＣチップ１０と、ＩＣチップ１０の一部を覆うように設けられたモールド樹脂８などから構成されている。
【００３９】
ＩＣチップ１０の外形を成すシリコン基板２は、平面視で略矩形状を呈している。シリコン基板２の第１の面としての能動面２１と、その能動面２１の反対側の第２の面としての底面２２とを接続する四つの側面２３は、能動面２１から底面２２にかけて裾広がりとなる斜面になっている。換言すると、側面２３は、シリコン基板２を能動面２１側から平面視したときに視認される斜面になっている。
なお、本実施形態のシリコン基板２は、能動面２１側がシリコンのＳｉ｛１００｝面であるシリコン基材が用いられる。これは、後述するＣＳＰ１の製造方法において、シリコンのＳｉ｛１００｝面からエッチングすると、シリコンの結晶面によるエッチング異方性によりエッチング面が正確な角度（５４．７４°）の傾斜面（Ｓｉ｛１１１｝面）として形成される性質を利用するものである。これにより、比較的容易に安定した角度の傾斜を有する側面２３を形成することができるという効果が得られるので好ましい。
【００４０】
シリコン基板２の能動面２１側には、図示を省略したトランジスターやメモリー素子などの半導体素子を含んで構成される半導体回路（半導体集積回路）３が形成されている。能動面２１の周縁部近傍には、半導体回路３から引き出された複数のパッド電極５が配設されている。半導体回路３が形成された能動面２１上には、パッシベーション膜（図示省略）が形成される。パッシベーション膜は、パッド電極５上に開口部を有し、この開口部からパッド電極５が露出される構成としてもよい。なお、パッシベーション膜は、酸化珪素（ＳｉＯ2）、窒化珪素（Ｓｉ3Ｎ4）などの無機絶縁材料によって形成することができる。
【００４１】
一方、シリコン基板２の底面２２側には、パッド電極５に対応して外部との接続に供する外部接続電極１５が設けられている。外部接続電極１５と、対応するパッド電極５とは、側面２３を経由させて設けられた電極間配線１７により接続されている。
電極間配線１７は、後述するＩＣチップ１０の製造工程において２工程に分けて形成されていることから、電極間配線第１部（電極間配線の一方の一部分）１７Ａと、電極間配線第２部（電極間配線１７の他方の一部分）１７Ｂとが接続されて形成されている。
【００４２】
さらに、本実施形態の電極間配線１７は、側面２３の底面２２側で、底面２２の外側に突出する突出部１７Ｊを有している。電極間配線１７の突出部１７Ｊは、電極間配線第１部１７Ａと電極間配線第２部１７Ｂとの接続部分に形成されている。
突出部１７Ｊは、後述するＩＣチップ１０の製造工程において、電極間配線第１部１７Ａと電極間配線第２部１７Ｂとの接続信頼性を向上させる効果を奏するものであり、その詳細については後述する。
【００４３】
側面２３を経由して引き回された電極間配線１７により、能動面２１に形成されたパッド電極５と、底面２２に設けられた対応する外部接続電極１５とが電気的に接続されたＣＳＰ１において、隣り合うパッド電極５の電極間ピッチは、底面２２で隣り合う外部接続電極１５へと、電極間配線１７により広くピッチ変換されている。特に、ＣＳＰ１の側面２３が斜面であることから、電極間配線１７（電極間配線第１部１７Ａ）の引き回しの自由度が大きくなっているので、ＣＳＰ１のＩＣチップ１０における半導体回路３の細密化に伴うパッド電極５の電極間ピッチの微細化に対応可能なＣＳＰ１を提供することができる。
【００４４】
上記構成のＩＣチップ１０には、絶縁性樹脂としてのモールド樹脂８を樹脂コートするモールドが施され、ＣＳＰ１が構成されている。本実施形態では、ＩＣチップ１０の能動面２１と側面２３がモールド樹脂８により覆われ、外部接続電極１５が設けられた底面２２が露出されている。
【００４５】
＜ＣＳＰの製造方法＞
次に、実施形態１に係るＣＳＰ１の製造方法について図面に沿って説明する。図２は、本実施形態に係るＣＳＰの製造方法を説明するフローチャートである。また、図３（ａ）〜（ｈ）は、本実施形態のＣＳＰの製造過程を模式的に示す部分断面図である。
実施形態１に係るＣＳＰ１は、シリコン基板２の原型である半導体ウェハーとしてのシリコンウェハー２Ｗを用いて、周知の半導体プロセスを併用して多数を一括して形成することができる。
【００４６】
本実施形態のＣＳＰ１の製造方法では、まず、図２のステップＳ１において、シリコンウェハー２Ｗのスクライブライン（図示せず）に沿って、ＣＳＰ１のシリコン基板２の側面２３および凹底部分２４からなる凹部２５を形成する（図３（ａ），（ｂ）を参照）。
詳述すると、ＣＳＰ１の能動面２１となるシリコンウェハー２ＷのＳｉ｛１００｝面にエッチング保護膜を積層させ、シリコンウェハー２Ｗをエッチングする部分を露出させるようにエッチング保護膜を除去するパターニングを行うことによりエッチング保護膜パターンを形成してから、シリコンウェハー２ＷのＳｉ｛１００｝面からエッチングを行って凹部２５を形成する。シリコンウェハー２Ｗのエッチングには、例えばアルカリ性のエッチング液を用いることができ、代表的なものは、ＫＯＨ（水酸化カリウム）、ＴＭＡＨ（テトラメチルアンモニアハイドロオキサイド）、ＥＤＰ（エチレンジアミンピロカテコール）、Ｎ2Ｈ4・Ｈ2Ｏ（水和ヒドラジン）などである。
上記したように、シリコンのＳｉ｛１００｝面からエッチングすると、シリコンの結晶面によるエッチング異方性によりエッチング面が正確な角度（５４．７４°）の傾斜面（Ｓｉ｛１１１｝面）を形成するので、比較的容易に、安定した角度の傾斜を有する側面２３を形成することができる。
異方性エッチングによる凹部２５の形成後、エッチング保護膜パターンは除去する。
なお、凹部２５の形成方法は、上述したウェットエッチング法に限らず、ドライエッチング法、あるいは、機械的な掘削加工などによって行うこともできる。
【００４７】
次に、ステップＳ２において、周知の半導体プロセスにより、シリコンウェハー２ＷのＳｉ｛１００｝面（能動面２１）側に、トランジスターやメモリー素子などの半導体素子を含んで構成される半導体回路（半導体集積回路）３を形成するとともに、半導体回路３から引き出された複数のパッド電極５、および、パッシベーション膜などを形成する半導体回路形成を行う（図３（ｂ）を参照）。
本実施形態のように、ステップＳ１に示す凹部２５を形成するステップの後で、ステップＳ２に示す半導体回路３を形成するステップを行う工順とすることにより、半導体回路３が、凹部を形成するステップで用いられるアルカリ性のエッチング液や、掘削加工などによる化学的、あるいは機械的なストレスに曝されることがないので、半導体回路３の破損等を防止し、製造されるＩＣチップ１０（ＣＳＰ１）の半導体装置としての信頼性を保持することができる。
【００４８】
次に、ステップＳ３において、パッド電極５から側面２３を経由してシリコン基板２の底面２２の外部接続電極１５に接続される電極間配線１７の一方の一部分である電極間配線第１部１７Ａを形成する（図３（ｃ）を参照）。詳細には、まず、能動面２１のパッド電極５から外側と、凹部２５の側面２３および凹底部分２４とにかけて、スパッタリングや蒸着などにより金属膜を形成し、フォトリソグラフィーにより金属膜をパターニングして電極間配線第１部１７Ａのコアパターンを形成したのち、そのコアパターンに電極金属を電解めっきなどにより積層させて電極間配線第１部１７Ａを形成する。
なお、上記のコアパターンをそのまま電極間配線第１部１７Ａとすることもできる。
【００４９】
次に、ステップＳ４において、モールド樹脂８による樹脂コートを行う（図４（ｄ）を参照）。本実施形態では、例えば、エポキシ樹脂などの絶縁性樹脂からなるモールド樹脂８を、凹部２５に埋設するとともに、半導体回路３、パッド電極５、および電極間配線第１部１７Ａを覆って保護するモールドとなるように塗布して固化させる。
【００５０】
次に、ステップＳ５において、シリコンウェハー２Ｗの能動面２１側とは反対側の面を、凹部２５の凹底部分２４が除去されるまで研削してシリコン基板２の底面２２を形成する底面研削を行う（図４（ｅ）を参照）。これにより、シリコンウェハー２Ｗを底面２２側からみたとき、スクライブライン（図示せず）に沿わせて形成した凹部２５の凹底部分２４（図３（ａ）〜（ｄ）を参照）に形成された電極間配線第１部１７Ａが底面２２側から露出されるまでシリコンウェハー２Ｗを研削し、凹底部分２４があった位置の電極間配線第１部１７Ａを残すようにする。
【００５１】
次に、ステップＳ６において、シリコンウェハー２Ｗの底面２２に、外部接続電極１５、および、外部接続電極１５と電極間配線第１部１７Ａとを接続する電極間配線第２部１７Ｂを形成する（図４（ｆ）を参照）。詳細には、まず、底面２２の外部接続電極１５形成領域から、ステップＳ５で凹部２５の凹底部分２４があった位置に残された電極間配線第１部１７Ａにかけて、スパッタリングや蒸着などにより金属膜を形成し、フォトリソグラフィーにより金属膜をパターニングして電極間配線第２部１７Ｂのコアパターンを形成したのち、そのコアパターンに電極金属を電解めっきなどにより積層させて電極間配線第２部１７Ｂを形成する。なお、上記のコアパターンをそのまま電極間配線第２部１７Ｂとすることもできる。
ここで、ステップＳ５で凹部２５の凹底部分２４があった位置に残された電極間配線第１部１７Ａと、電極間配線第２部１７Ｂとの接続部分が、電極間配線１７の突出部１７Ｊとなる。この電極間配線１７の突出部１７Ｊは、電極間配線第２部１７Ｂを形成するステップで形成する電極間配線第２部１７Ｂと、電極間配線第１部１７Ａとの接続部分において、双方の接続面積を大きく確保するのに供するので、電気的接続の信頼性を向上させる効果を得ることができる。
【００５２】
次に、ステップＳ７において、ステップＳ１〜ステップＳ６の工程を経てウェハーレベルで形成されたＣＳＰ１のウェハーを、スクライブラインを基準としてダイシングすることにより個片のＣＳＰ１を得て（図４（ｇ）を参照）、一連のＣＳＰ１の製造工程を終了する。
【００５３】
実施形態１のＣＳＰ１の製造方法によれば、シリコンウェハー２Ｗに凹部２５を設けることにより形成される側面２３は、シリコンウェハー２Ｗを能動面２１側から平面視したときに視認される斜面であることから、能動面２１側から露光等を行うフォトリソグラフィーにより側面２３に電極間配線１７の一部である電極間配線第１部１７Ａを形成することができる。これにより、シリコン基板２の能動面２１に形成されたパッド電極５と、第２の面に形成された外部接続電極１５とを、シリコン基板２にスルーホールを形成したり、別途配線基板など使用したりすることなく、側面２３を経由させて形成した電極間配線１７により接続することができる。
したがって、スルーホールや配線基板などを利用する場合よりも小型化が可能であるとともに、電極の電極間ピッチの微細化に対応に有利なＣＳＰ１を比較的容易に製造することができる。
【００５４】
しかも、実施形態１に示すＣＳＰ１の製造方法において、半導体ウェハーとして、能動面２１となる第１の面がＳｉ（１００）面のシリコンウェハー２Ｗを用いる構成とした。
このシリコンウェハー２ＷのＳｉ｛１００｝面からエッチングすると、シリコンの結晶面によるエッチング異方性によりエッチング面が正確な角度（５４．７４°）の傾斜面（Ｓｉ｛１１１｝面）を形成するので、比較的容易に安定した角度の傾斜を有する側面２３を形成することができる。
【００５５】
また、実施形態１のＣＳＰ１の製造方法では、凹部２５を形成するステップの後で、以降の工程をウェハーレベルで流動するために少なくとも凹部２５に絶縁性樹脂を樹脂コートするステップで、絶縁性樹脂としてモールド樹脂８を用いて、そのモールド樹脂８を凹部２５とともに能動面２１上をも覆うように設けて、モールド樹脂８がＣＳＰ１の個片化後にも残される構成とした。
この構成により、工程や工数を増やすことなく、モールドが施されることにより信頼性が高く、小型のＣＳＰ１を製造することができる。
【００５６】
（実施形態２）
＜スタックドＣＳＰ＞
図５は、実施形態２の半導体装置としてのスタックド（Ｓｔａｃｋｅｄ）ＣＳＰを模式的に示す正断面図である。なお、実施形態１と同じ構成については同一符号を付し、同一構成が複数ある場合は符号にａ，ｂ，ｃを付して区別して、構成の詳細な説明は省略する。
【００５７】
図５において、スタックドＣＳＰ５１は、複数のＣＳＰが積重されたスタック構造を有している。本実施形態では、第１ＣＳＰ１ａ、第２ＣＳＰ１ｂ、および第３ＣＳＰ１ｃの三つのＣＳＰが積重されて構成されたスタックドＣＳＰ５１について説明するが、積重されるＣＳＰの数はこれに限らず、二つのＣＳＰで構成してもよく、また、四つ以上のＣＳＰで構成してもよい。
【００５８】
スタックドＣＳＰ５１において、第３ＣＳＰ１ｃの底面２２ｃが、スタックドＣＳＰ５１の底面となっている。この第３ＣＳＰ１ｃの能動面２１ｃ上に、第２ＣＳＰ１ｂと、第１ＣＳＰ１ａとが、この順に積重されている。
【００５９】
第３ＣＳＰ１ｃの能動面２１ｃに形成された複数のパッド電極５ｃと、第２ＣＳＰ１ｂの底面２２ｂに形成された複数の外部接続電極１５ｂとのうち、スタックドＣＳＰ５１において対応するパッド電極５ｃと外部接続電極１５ｂとが、導電性の接合部材５８により電気的に接続されるつつ接合されている。
第３ＣＳＰ１ｃと第２ＣＳＰ１ｂとの隙間には、絶縁性樹脂５６が充填されて固化されている。絶縁性樹脂５６は、第３ＣＳＰ１ｃと第２ＣＳＰ１ｂとの隙間に水分や異物が侵入するのを防いで信頼性を向上させるとともに、第３ＣＳＰ１ｃと第２ＣＳＰ１ｂとの接合強度を向上させる効果を奏する。
【００６０】
同様に、第２ＣＳＰ１ｂの能動面２１ｂに形成された複数のパッド電極５ｂと、第１ＣＳＰ１ａの底面２２ａに形成された複数の外部接続電極１５ａとのうち、スタックドＣＳＰ５１において対応するパッド電極５ｂと外部接続電極１５ａとが、導電性の接合部材５８により電気的に接続されつつ接合されている。
また、第２ＣＳＰ１ｂと第１ＣＳＰ１ａとの隙間には、絶縁性樹脂５６が充填されて固化されている。
【００６１】
第１ＣＳＰ１ａの能動面２１ａ上は、モールド樹脂８により樹脂コートされている。なお、モールド樹脂８による樹脂コートは、実施形態１のＣＳＰ１で説明したように、側面２３ａにもなされている。これと同様に、第３ＣＳＰ１ｃの側面２３ｃと、第２ＣＳＰ１ｂの側面２３ｂ上も、モールド樹脂８により樹脂コートされている。
また、第３ＣＳＰ１ｃと第２ＣＳＰ１ｂとの隙間、および、第２ＣＳＰ１ｂと第１ＣＳＰ１ａとの隙間に充填される絶縁性樹脂５６には、モールド樹脂８を使用することができる。この場合、スタックドＣＳＰ５１の製造工程の効率化を図ることができる。
【００６２】
実施形態２のスタックドＣＳＰ５１によれば、側面２３ａ，２３ｂ，２３ｃが斜面であり、その側面２３ａ，２３ｂ，２３ｃに、能動面２１ａ，２１ｂ，２１ｃ上に設けられたパッド電極５ａ，５ｂ，５ｃと、底面２２ａ，２２ｂ，２２ｃに設けられた外部接続電極１５ａ，１５ｂ，１５ｃとを接続する電極間配線１７Ａ，１７Ｂ，１７Ｃが設けられたＣＳＰ１ａ，ＣＳＰ１ｂ，ＣＳＰ１ｃを有している。即ち、パッド電極５ａ，５ｂ，５ｃの電極間ピッチの微細化への対応に有利で小型化が可能なＣＳＰ１ａ，ＣＳＰ１ｂ，ＣＳＰ１ｃが積層された構成となっていることにより、小型で高機能な半導体装置としてのスタックドＣＳＰ５１を提供することができる。
【００６３】
＜スタックドＣＳＰの製造方法＞
次に、実施形態２のスタックドＣＳＰ５１の製造方法について図面を参照して説明する。
図６は、実施形態２に係るスタックドＣＳＰの製造方法を説明するフローチャートである。また、図７（ａ）〜（ｄ）、図８（ｅ）〜図８（ｇ）、および、図９（ｈ），（ｉ）は、実施形態２に係るスタックドＣＳＰの製造過程を模式的に示す部分断面図である。なお、上記実施形態１と同じ構成については、同一符号、または、同一符号にａ〜ｃを付して説明を省略する。
【００６４】
実施形態２のスタックドＣＳＰ５１は、上記実施形態１のＣＳＰ１の製造工程の一部の工順を変えたり、工程を追加することによりウェハー状態にて製造したのち、個片化することで得られる。
具体的には、まず、図６のステップＳ１１において、上記実施形態１で説明したＣＳＰ１の製造方法のうち、シリコンウェハー２Ｗに凹部２５を形成するステップ（図２のステップＳ１）から電極間配線第２部１７Ｂを形成するステップ（図２のステップＳ６）までの工程を流動して得られた個片化する前の第１半導体ウェハーとしての第１ＣＳＰウェハー２Ｗａ（図７（ａ）を参照）と、上記実施形態１のＣＳＰ１の製造工程のうち、電極間配線第１部１７Ａａを形成するステップ（図２のステップＳ３）までの工程を流動して得られた第２半導体ウェハーとしての第２ＣＳＰウェハー２Ｗｂおよび第３ＣＳＰウェハー２Ｗｃ（図７（ｂ）を参照）とを準備する。
【００６５】
次に、ステップＳ１２において、第１ＣＳＰウェハー２Ｗａの外部接続電極１５ａに導電性の接合部材５８を付与する（図７（ｃ）を参照）。導電性の接合部材５８としては、導電性接着剤、半田、異方性導電膜、異方性導電ペーストなどを用いることができる。
本実施形態では、導電性の接合部材５８として導電性接着剤を用いることとし、ディスペンサーを用いて、ペースト状の導電性接着剤を外部接続電極１５ａに塗布する。
この他、導電性の接合部材として半田を用いる場合には、完成後のスタックドＣＳＰ５１を外部基板に実装する際に用いる半田の融点よりも融点の高い高融点半田を用いる。
【００６６】
次に、ステップＳ１３において、第１ＣＳＰウェハー２Ｗａの底面２２ａ側に、第２ＣＳＰウェハー２Ｗｂを位置合わせして仮固定する。具体的には、第１ＣＳＰウェハー２Ｗａの接合部材５８が付与された外部接続電極１５ａと、第２ＣＳＰウェハー２Ｗｂの対応するパッド電極５ｂとを位置合わせして、未硬化状態の接合部材５８の粘着力により第１ＣＳＰウェハー２Ｗａと第２ＣＳＰウェハー２Ｗｂとを仮固定する。
そして、接合部材５８の硬化タイプに応じた硬化方法により接合部材５８を固化させて第１ＣＳＰウェハー２Ｗａと第２ＣＳＰウェハー２Ｗｂとを固定する。例えば、接合部材５８が熱硬化タイプの導電性接着剤であれば、所定の温度雰囲気に所定時間曝すことにより導電性接着剤（接合部材５８）を硬化させる（図７（ｄ）を参照）。
【００６７】
次に、ステップＳ１４において、第２ＣＳＰ１ｂと第１ＣＳＰ１ａとの隙間に絶縁性樹脂５６を充填し、固化させるとともに、第２ＣＳＰウェハー２Ｗｂの凹部２５にモールド樹脂８を充填して固化させる（図８（ｅ）を参照）。
なお、第２ＣＳＰ１ｂと第１ＣＳＰ１ａ、および、後述する第３ＣＳＰ１ｃと第２ＣＳＰ１ｂとの隙間に充填される絶縁性樹脂５６には、モールド樹脂８を使用することができる。このようにすることにより、スタックドＣＳＰ５１の製造工程の効率化を図ることができる。
【００６８】
次に、ステップＳ１５において、第２ＣＳＰウェハー２Ｗｂの能動面２１ｂ側とは反対側の面を、凹部２５の凹底部分２４が除去されるまで研削して底面２２ｂを形成する裏面研削を行う（図８（ｆ）を参照）。
そして、ステップＳ１６において、裏面研削により形成された第２ＣＳＰウェハー２Ｗｂの底面２２ｂに、外部接続電極１５ｂ、および、先に形成されている電極間配線第１部１７Ａｂと外部接続電極１５ｂとを接続する電極間配線第２部１７Ｂｂを形成する（図８（ｇ）を参照）。
【００６９】
以上の工程により、第２ＣＳＰウェハー２Ｗｂ上に第１ＣＳＰウェハー２Ｗａを積み重ねて接合したスタック構造のＣＳＰウェハーが形成される。
さらにもう一つのＣＳＰウェハーを積み重ねた構成のＣＳＰを製造する場合（ステップＳ１７でＹＥＳ）は、ステップＳ１２に戻る。
一方、これ以上のＣＳＰウェハー積み重ねは行わない場合は、ステップＳ１８に進む。
本実施形態では、第２ＣＳＰ１ｂの底面２２ｂに、さらに第３ＣＳＰ１ｃを重ねて接合した三層構造のスタックドＣＳＰ５１となっているので、ステップＳ１２に戻り、ステップＳ１２からステップＳ１６の工程を流動することにより、第２ＣＳＰウェハー２Ｗｂの底面２２ｂ側に第３ＣＳＰウェハー２Ｗｃを接合する（図９（ｈ）を参照）。
【００７０】
ステップＳ１８では、ステップＳ１１〜ステップＳ１８の工程を経てウェハーレベルで形成されたスタックドＣＳＰ５１のウェハーを、スクライブラインを基準としてダイシングすることにより、個片のスタックドＣＳＰ５１を得て（図９（ｉ）を参照）、一連のスタックドＣＳＰ５１の製造工程を終了する。
【００７１】
実施形態２のスタックドＣＳＰ５１の製造方法によれば、上記実施形態１のＣＳＰ１を複数積み重ねて接合して構成されていることにより、小型で高機能なスタックドＣＳＰ５１を、ウェハーレベルで効率よく製造することができる。
【００７２】
（変形例）
本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。
【００７３】
図１０は、ＣＳＰの変形例を示すものであり、（ａ）はＣＳＰの側面の変形例を模式的にしめす拡大断面図、（ｂ）は、（ａ）のＤ方向からみた側面の一部を模式的に示す拡大平面図である。
図１０（ａ）において、本変形例のＣＳＰ１´の側面１２３は、複数の棚部１２３ａと、隣り合う棚部１２３ａを接続する斜面１２３ｂとを含む段差を有している。
このように段差を有する側面１２３とすることにより、実施形態１のＣＳＰ１の側面２３のように平らな斜面である場合に比して側面の表面積が大きくなるので、電極間配線１１７´（電極間配線第１部１１７Ａ´）の引き回しの自由度がより高くなり（図１０（ｂ）を参照）、ＩＣチップ１０´のパッド電極５の電極間ピッチの細密化への対応に有利になるという効果を奏する。
【００７４】
以上、発明者によってなされた本発明の実施の形態について具体的に説明したが、本発明は上記した実施の形態及びその変形例に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を加えることが可能である。
【００７５】
例えば、上記実施形態のＣＳＰ１またはスタックドＣＳＰ５１は、能動面２１，２１ａ〜２１ｃや側面２３，２３ａ〜２３ｃを覆うようにモールド樹脂８を樹脂コートするモールドが施された構成とした。これに限らず、モールド樹脂８を底面２２，２２ｃにも樹脂コートする構成としてもよい。この場合、外部接続電極１５，１５ｃ部分は樹脂コートする際にマスキングして露出するようにする。
この構成によれば、底面２２，２２ｃにおいて外部接続電極１５，１５ｃまで引き回される電極間配線１７（電極間配線第２部１７Ｂ，１７Ａｂ〜１７Ｃｂ）を外部と絶縁できるので、望まない短絡や断線などの不具合が防止されたＣＳＰ１，スタックドＣＳＰ５１を提供することができる。
また、モールド樹脂８から露出させた外部接続電極１５，１５ｃに半球状の半田バンプを設けたＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）を提供することもできる。
【００７６】
また、上記実施形態では、ＣＳＰ１またはスタックドＣＳＰ５１は、絶縁性樹脂としてのモールド樹脂８によりモールドが施された構成としたが、ＣＳＰ１またはスタックドＣＳＰに求められる信頼性を満たしていればモールド樹脂８によるモールドをしない構成としてもよい。
ＣＳＰ１またはスタックドＣＳＰ５１をモールドしない構成とした場合、それらの製造方法において、少なくとも凹部２５に埋設する絶縁性樹脂は、ＣＳＰ１またはスタックドＣＳＰ５１の個片化後に除去する構成としてもよいし、残す構成としてもよい。
【００７７】
また、上記実施形態において、電極間配線１７は、側面２３の底面２２側で、底面２２の外側に突出する突出部１７Ｊを有する構成を説明したが、電極間配線第１部１７Ａと電極間配線第２部１７Ｂとの接続信頼性を確保できれば、突出部１７Ｊを設けない構成としてもよい。
【００７８】
また、上記実施形態２のスタックドＣＳＰ５１の製造方法では、第１ＣＳＰウェハー２Ｗａと第２ＣＳＰウェハー２Ｗｂとを電気的に接続するとともに、機械的に接合するための接合部材５８として、熱硬化タイプの導電性接着剤を用いる構成を説明した。
この構成に限らず、接合部材５８には、例えば紫外線硬化タイプなどの熱硬化以外の硬化タイプの導電性接着剤を用いてもよく、また、導電性接着剤以外の、例えば、半田ペーストや、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）など、種々の導電性の接合部材を用いることができる。
なお、未硬化状態の接合部材５８が、第１ＣＳＰウェハー２Ｗａと第２ＣＳＰウェハー２Ｗｂとを仮固定するだけの粘着力を有していない場合には、接合部材５８の他に、第１ＣＳＰウェハー２Ｗａと第２ＣＳＰウェハー２Ｗｂとを仮固定するだけの粘着力粘着力を有する部材を併用する構成としてもよい。
また、接合部材５８として異方性導電ペーストを用いる場合には、その導通異方性を利用して、異方性導電ペーストを絶縁性樹脂５６や、樹脂コート材（モールド樹脂８）としても使用することができる。このようにすることにより、使用する材料の種類を抑えて工程を効率化し、コストダウンを図ることができる。
【００７９】
また、上記実施形態および変形例では、平らな斜面からなる側面２３や、複数の棚部１２３ａと、隣り合う棚部１２３ａを接続する斜面１２３ｂとを含む段差を有する側面１２３を有するＣＳＰ１やスタックドＣＳＰ５１について説明したが、側面は曲面であってもよい。
【００８０】
また、上記実施形態では、ＣＳＰ１またはスタックドＣＳＰ５１の製造方法において、複数のＣＳＰ１またはスタックドＣＳＰ５１が形成されたウェハーを、ダイシングソーによりダイシングすることによって個片化する製造方法を説明したが、これに限らない。
複数のＣＳＰ１またはスタックドＣＳＰ５１が形成されたウェハーを個片化するステップで、樹脂コートされたモールド樹脂８（絶縁性樹脂）の一部または全部を除去することによりＣＳＰ１またはスタックドＣＳＰ５１を個片化する構成としてもよい。
ウェハー状態のＣＳＰ１またはスタックドＣＳＰ５１は、凹部２５に樹脂コートされたモールド樹脂８により繋げられているので、モールド樹脂８の一部または全部を除去することにより、ＣＳＰ１またはスタックドＣＳＰ５１をウェハーから個片化することができる。
この個片化方法によれば、ダイシングソー（ダイシング装置）を用いることなく、バッチ処理にてウェハーからＣＳＰ１またはスタックドＣＳＰ５１を個片化することができる。
【符号の説明】
【００８１】
１…半導体装置としてのＣＳＰ、１ａ…第１ＣＳＰ、１ｂ…第２ＣＳＰ、１ｃ…第３ＣＳＰ、２…半導体基板としてのシリコン基板、２Ｗ…シリコンウェハー、２Ｗａ…第１のＣＳＰウェハー、２Ｗｂ…第２のＣＳＰウェハー、２Ｗｃ…第３のＣＳＰウェハー、３…半導体回路、５、５ａ〜５ｃ…パッド電極、８…モールド樹脂、１０…ＩＣチップ、１５，１５ａ〜１５ｃ…外部接続電極、１７，１７Ａ，１７Ｂ，１７Ｃ…電極間配線、１７Ａ，１７Ａａ，１７Ｂａ，１７Ｃａ…電極間配線第１部、１７Ｂ，１７Ａｂ，１７Ｂｂ，１７Ｃｂ…電極間配線第２部、１７Ｊ…電極間配線の突出部、２１，２１ａ〜２１ｃ…第１の面としての能動面、２２，２２ａ〜２２ｃ…第２の面としての底面、２３，２３ａ〜２３ｃ，１２３…側面、２４…凹底部分、２５…凹部、５１…半導体装置としてのスタックドＣＳＰ、５６…絶縁性樹脂、５８…導電性の接合部材、１１７…電極間配線、１１７Ａ…電極間配線第１部、１２３ａ…棚部、１２３ｂ…斜面。
【図１】
2015088578.tif 000003
【図２】
2015088578.tif 000004
【図３】
2015088578.tif 000005
【図４】
2015088578.tif 000006
【図５】
2015088578.tif 000007
【図６】
2015088578.tif 000008
【図７】
2015088578.tif 000009
【図８】
2015088578.tif 000010
【図９】
2015088578.tif 000011
【図１０】
2015088578.tif 000012