(57)【要約】【課題】柱体の高さの差によらず、発光素子単体で光線の成形と方向制御とを可能とする簡易な素子構造を有した発光素子を提供する。【解決手段】発光素子１は、発光層３０と、発光層３０の下面に設けられるｎ型半導体層４０と、発光層３０の上面に設けられるｐ型半導体層２０と、ｐ型半導体層２０の表面に、所定領域を取り囲むように突出して設けられ、柱頭の射出面から光を放射する複数の柱体１０と、ｐ型半導体層２０の表面の一部に設けられる遮光性を有するｐ電極層５０と、を備え、複数の柱体１０は、その高さが互いに等しく、ｐ電極層５０は、複数の柱体１０で取り囲む前記所定領域の外側領域に少なくとも設けられ、かつ、平面方向に複数の領域に分割して設けられることを特徴とする。【選択図】図１
2015072970.tif 000002
【特許請求の範囲】
【請求項１】
発光層と、
前記発光層の下面に設けられるｎ型半導体層と、
前記発光層の上面に設けられるｐ型半導体層と、
前記ｐ型半導体層の表面に、所定領域を取り囲むように突出して設けられ、柱頭の射出面から光を放射する複数の柱体と、
前記ｐ型半導体層の表面の一部に設けられる遮光性を有するｐ電極層と、を備え、
前記複数の柱体は、その高さが互いに等しく、前記ｐ電極層は、前記複数の柱体で取り囲む前記所定領域の外側領域に少なくとも設けられ、かつ、平面方向に複数の領域に分割して設けられることを特徴とする発光素子。
【請求項２】
前記ｐ電極層は、前記分割された各領域が前記複数の柱体のそれぞれに対応するように設けられることを特徴とする請求項１に記載の発光素子。
【請求項３】
前記ｐ電極層の表面は、前記ｐ型半導体層の表面よりも上側に位置し、かつ、前記柱体の前記射出面よりも下側に位置することを特徴とする請求項１または請求項２に記載の発光素子。
【請求項４】
前記ｐ電極層の下面から前記発光層の表面までの距離は、前記ｐ型半導体層の内部における放射光の波長以上であることを特徴とする請求項１から請求項３のいずれか一項に記載の発光素子。
【請求項５】
前記複数の柱体は、前記ｐ型半導体層の表面に、前記所定領域を取り囲むように６本配置されていることを特徴とする請求項１から請求項４のいずれか一項に記載の発光素子。
【請求項６】
前記柱体の直径は、放射光の自由空間における波長以上であることを特徴とする請求項１から請求項５のいずれか一項に記載の発光素子。
【請求項７】
前記複数の柱体間の距離が、放射光の可干渉長以下であることを特徴とする請求項１から請求項６のいずれか一項に記載の発光素子。
【請求項８】
前記柱体は、誘電率が、前記ｐ型半導体層の材料の誘電率よりも小さいことを特徴とする請求項１から請求項７のいずれか一項に記載の発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子に係り、特に、立体映像表示装置に用いることができる発光素子に関する。
【背景技術】
【０００２】
従来、像再生型立体表示の代表的な方式として、ホログラフィ、パララクスステレオグラム、レンチキュラシート、インテグラルフォトグラフィ（以下ＩＰと称す）等が知られている。ホログラフィを除く、これらの方式の実用化に関しては、コヒーレント光を必要としない簡易な方式で早期に実現可能と考えられている。また、ＩＰは水平方向に加え、垂直方向の視差情報も表現することができるため、自然な立体表示が可能な装置の早期実現に有望であると考えられている（例えば非特許文献１参照）。
【０００３】
ＩＰの表示システムは、光線を再生する多数の微小なレンズ（要素レンズ）を配列したレンズアレイと、各レンズに対応した画像（要素画像）を多数並べて表示するディスプレイとによって構成される。観察者は、１つの要素レンズに対応する１つの要素画像から、観察者の位置に応じた部分的な情報を得、要素画像を要素レンズの数だけ並べた立体像を観察する。ＩＰの表示システムにおいて、立体像の解像度は、要素レンズの解像度と、要素画像の解像度と、観視距離とで決まる。また、ＩＰの表示システムの視域角については、要素レンズの性能が支配的な要因になる。このような事情から、実用的な立体像をＩＰ方式で生成するには、発光素子と光学素子の高精細化・高機能化が不可欠である（例えば非特許文献２参照）。
【０００４】
しかし、発光素子と光学素子の高精細化が進んでも、レンズを使用する光学系には、レンズの回折限界や焦点距離のように原理的に取り除くことができない性能限界も存在する。例えばディスプレイの画素サイズが、要素レンズの最小スポットサイズより小さくなると、映像ボケが発生するため、同時にスポットサイズも小さくする必要があるが、スポットサイズをＡｂｂｅの回折限界より小さくすることは原理的に不可能である。
【０００５】
また、レンズを用いたシステムでの視域角は、要素レンズの焦点距離に反比例するが、視域角を大きくするために要素レンズの焦点距離を無限に小さくすることはできない。さらに、視域角は、要素レンズのピッチに比例もするため、要素レンズのピッチを大きくすれば視域角の拡大が可能であるが解像度が劣化するので、レンズを用いた光学系における解像度と視域角には、トレードオフの関係がある。
【０００６】
ＩＰの表示システムとは直接関係ないものの、発光素子の分野においては、自発光素子であるＬＥＤ（Light Emitting Diode）は、近年、その発光特性が飛躍的に進歩したことから、各種用途で注目を集めている。ＬＥＤは、放射される光の直進性が良いため、照明器具等への応用においては拡散させる仕組みが必要となる。ＬＥＤの放射光を拡散させる技術がさらに進み、光の放射される方位の制御が可能となれば、ディスプレイ等への応用も可能となる。
【０００７】
ＬＥＤを用いたディスプレイではないが、関連技術として、例えば特許文献１には、液晶ディスプレイからなる画像表示手段の手前に、液晶デバイスを用いた空間光変調素子等のビーム偏向手段を設けることで、画素からの光を偏向させて、視点位置の異なる複数の２次元画像から立体像を表示する立体表示装置が記載されている。
また、ＬＥＤから取り出す光の方向を制御する技術として、ＬＥＤ光の出射角度を調整可能な発光装置が特許文献２に記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平６−１１０３７４号公報
【特許文献２】特開２００８−１４７１８２号公報
【非特許文献】
【０００９】
【非特許文献１】「超高精細映像技術・立体映像技術」、電子情報通信学会誌、2010年5月、Vol.93, No.5, p.372-381
【非特許文献２】財団法人機械システム振興協会・財団法人光産業技術振興協会、「自然な立体視を可能とする空間像の形成に関する調査研究報告書−要旨−」、システム技術開発調査研究19-R-5、2008年3月、p.14-16
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献２に記載の発光装置は、ＬＥＤから取り出す光の方向を制御するために多種の部品が必要とされる。また、ディスプレイに応用して発光素子ごとの方位制御を行おうとする場合、多数の微細な発光素子を形成する必要がある。また、これら微細な発光素子の放射光を正面以外の方向へ出射することはきわめて困難である。
さらに、微細な構造を備えたＬＥＤから取り出す光の方向を制御できる技術の開発が望まれている。
【００１１】
また、発光素子の上面に複数の柱体を設け、複数の柱体のうち、少なくとも一つの柱体の高さを他の柱体の高さと異ならせることで、複数の柱体間での柱体の高さの差に応じて、光線方向を変える技術も試みられている。しかしながら、柱体の高さを異ならせて光線の方向を制御する技術では、発光素子の製作において、柱体の高さに関する製作精度の条件が厳しいという問題がある。例えば、ＩｎＧａＮの柱体では、柱体の高さ１０ｎｍの違いが光線方向の約１度に相当する。これは、柱体として高屈折率の材料を使用することも一因である。そのため、このような技術では、発光素子の製作において、手間やコストがかかるという問題がある。
【００１２】
本発明は、以上のような問題点に鑑みてなされたものであり、柱体の高さの差によらず、発光素子単体で光線の成形と方向制御とを可能とする簡易な素子構造を有した発光素子を提供することを課題とする。
【課題を解決するための手段】
【００１３】
前記課題を解決するために、本発明のうち請求項１に記載の発光素子は、発光層と、前記発光層の下面に設けられるｎ型半導体層と、前記発光層の上面に設けられるｐ型半導体層と、前記ｐ型半導体層の表面に、所定領域を取り囲むように突出して設けられ、柱頭の射出面から光を放射する複数の柱体と、前記ｐ型半導体層の表面の一部に設けられる遮光性を有するｐ電極層と、を備え、前記複数の柱体は、その高さが互いに等しく、前記ｐ電極層は、前記複数の柱体で取り囲む前記所定領域の外側領域に少なくとも設けられ、かつ、平面方向に複数の領域に分割して設けられることを特徴とする。
【００１４】
かかる構成によれば、発光素子は、ｐ電極層に正電圧が印加されることで、ｐ電極層よりｐ型半導体層に正孔を注入する。発光素子は、これとともに、ｎ型半導体層に接続された電極に負電圧が印加されることで、当該電極よりｎ型半導体層に電子が注入される。発光素子は、ｐ型半導体層に注入された正孔がｐ型半導体層内を拡散しながらｐ型半導体層とｎ型半導体層との接合部である発光層へと移動し、一方、ｎ型半導体層に注入された電子がｎ型半導体層内を接合部である発光層へと移動する。そして、発光素子は、発光層において正孔と電子とが再結合することにより発光する。
【００１５】
発光素子は、発光層で発光し、ｐ型半導体層に入射した光は、一部が、ｐ型半導体層の上側に突出して設けられた複数の柱体にそれぞれ入射する。そして、複数の柱体の内部をそれぞれ伝搬して、柱頭の射出面からそれぞれ空気中に出射される。このとき、それぞれの柱体から出射された光が空気中で干渉することによって、光線を形成する。また、ここで、ｐ電極層を平面方向に複数の領域に分割して設けているので、分割した各ｐ電極層に流す電流値に応じて、発光の方向を変えることができる。
【００１６】
仮にｐ電極層が分割されていない一つの層である場合には、光線は、素子表面における各柱体の位置をすべて繋いだ軌跡の平面図形の重心位置から、素子表面と垂直な方向に向かう線上に形成されることになる。一方、かかる本発明の発光素子は、ｐ電極層を平面方向に複数の領域に分割して設けているので、分割した各ｐ電極層に流す電流値に応じて、光の出射方向を素子表面と垂直な方向から傾斜させることができる。
【００１７】
また、発光素子は、平坦な表面に配置された複数の柱体間において各射出面から出射した光が干渉する。そのため、複数の柱体を適切に配置することで、相互の光の干渉効果によって、発光素子で成形される光線が広がらないようにすることができる。
【００１８】
ここで、発光素子は、ｎ型半導体層中の電子の移動度が、ｐ型半導体層中の正孔の移動度よりもはるかに大きいので、ｐ電極層と、ｎ型半導体層に接続された電極とに同時に電圧を印加した場合、ｐ型半導体層から発光層に正孔が到達するよりも、ｎ型半導体層から発光層に電子が到達する方が早い。
そのため、正孔と電子との再結合は、発光素子の発光層に正孔が到達した時点で発生する。言い換えれば、発光層は、正孔が到達した領域でのみ発光することになる。この正孔が到達した領域とは、発光層において、ｐ電極層の直下の領域のみならず、正孔がｐ型半導体層中を拡散しながら移動することにより、ｐ型半導体層の厚み程度、発光素子の内側方向に広がるため、ｐ電極層が設けられていない柱体の直下の領域の一部も含まれる。
このように、発光素子は、複数の柱体の直下で発光させることができるので、発光層で発光した光を、複数の柱体に確実に入射させることができる。
【００１９】
また、発光素子は、ｐ電極層が、ｐ型半導体層の表面に、複数の柱体で取り囲む所定領域の外側領域に少なくとも設けられるので、発光層で発光し、ｐ型半導体層の表面に設けられたｐ電極層に入射した光が、遮光性を有するｐ電極層によって遮蔽されることにより、空気中に放射されないようにすることができる。そのため、発光素子は、光線を成形する際に、複数の柱体の射出面からそれぞれ出射した光が、柱体以外の素子表面から放射される妨害光と余分な干渉を引き起こすことを抑制することができる。
【００２０】
また、本発明の請求項２に記載の発光素子は、請求項１に記載の発光素子において、前記ｐ電極層は、前記分割された各領域が前記複数の柱体のそれぞれに対応するように設けられることとした。
【００２１】
また、本発明の請求項３に記載の発光素子は、請求項１または請求項２に記載の発光素子において、前記ｐ電極層の表面は、前記ｐ型半導体層の表面よりも上側に位置し、かつ、前記柱体の前記射出面よりも下側に位置することとした。
【００２２】
かかる構成によれば、ｐ型半導体層中を伝搬して発光素子表面に到達した光は、ｐ電極層によって遮蔽され、各柱体中を伝搬して柱頭の射出面から出射される放射光は、ｐ電極層によって遮蔽されずに、互いに干渉して光線を形成することになる。また、柱体の射出面がｐ電極層の表面よりも下側に位置すると、射出面から放出された光がｐ電極層の側面で反射することになるので、放射光の光線方向の制御が高難度となるが、柱体の射出面がｐ電極層の表面よりも上側に位置すると、射出面から放出された光がｐ電極層の影響を受けないので、放射光の光線方向の制御がしやすくなる。
【００２３】
また、本発明の請求項４に記載の発光素子は、請求項１から請求項３のいずれか一項に記載の発光素子において、前記ｐ電極層の下面から前記発光層の表面までの距離は、前記ｐ型半導体層の内部における放射光の波長以上であることとした。
【００２４】
かかる構成によれば、発光素子は、ｐ電極層の下面から発光層の表面までの距離が、ｐ型半導体層の内部における放射光の波長以上である、言い換えれば、ｐ電極層と発光層との間に介在するｐ型半導体層の厚さがｐ型半導体層の内部における放射光の波長以上であるので、ｐ電極層からｐ型半導体層に注入された正孔が発光層に到達するまでの間に、ｐ型半導体層中で発光素子の内側に十分に拡散させることができる。そのため、ｐ電極層からｐ型半導体層に注入された正孔を、発光層における柱体の直下付近までより確実に到達させることができる。
【００２５】
また、本発明の請求項５に記載の発光素子は、請求項１から請求項４のいずれか一項に記載の発光素子において、前記複数の柱体は、前記ｐ型半導体層の表面に、所定領域を取り囲むように６本配置されていることとした。
【００２６】
かかる構成によれば、６本の柱体の射出面から放射された光が干渉することで光線を形成することがでる。また、光軸を含む面に対する対称性も良いため、妨害光の発生を抑制することができるとともに、光線の放射方向も制御することが可能になる。
【００２７】
また、本発明の請求項６に記載の発光素子は、請求項１から請求項５のいずれか一項に記載の発光素子において、前記柱体の直径は、放射光の自由空間における波長以上であることとした。
【００２８】
かかる構成によれば、発光素子は、各柱体の直径が、放射光の自由空間における波長以上なので、発光層からの光が通るのに充分な太さを有する。
【００２９】
また、本発明の請求項７に記載の発光素子は、請求項１から請求項６のいずれか一項に記載の発光素子において、前記複数の柱体間の距離が、放射光の可干渉長以下であることとした。
【００３０】
かかる構成によれば、各柱体同士の距離が放射光の可干渉長以下なので、各柱体中を伝搬して柱頭の射出面から放出されたそれぞれの光が互いに干渉し、合成された光の進行方向は発光強度に応じて曲げられることになる。
【００３１】
また、本発明の請求項８に記載の発光素子は、請求項１から請求項７のいずれか一項に記載の発光素子において、前記柱体は、誘電率が、前記ｐ型半導体層の材料の誘電率よりも小さいこととした。
【００３２】
かかる構成によれば、柱体は、誘電率が、ｐ型半導体層の材料の誘電率よりも小さいので、言い換えれば、柱体の射出面の透過率をｐ型半導体層の表面よりも高くすることができるので、背景雑音を低下させることができる。
【発明の効果】
【００３３】
請求項１に記載の発明によれば、発光素子は、素子単体で光線の成形と方向制御を可能とすることができる。また、発光素子は、発光の方向および光線の成形を、柱体の高さの差によらず、分割した各ｐ電極層に流す電流値の違いで制御したものなので、発光素子の製作において、柱体の高さに差を設ける必要がなく、発光素子の製作において、手間やコストを低減できる。
また、光線が出射する方向を比較的大きくなるように制御したときに当該光線に生じやすいサイドローブを比較的小さく抑えることができる。つまり、発光素子は、妨害光を遮蔽できるのでＳ／Ｎ比の高い光線成形を行うことができる。
請求項２に記載の発明によれば、発光素子は、光線の方向制御をより効果的に行うことができる。
請求項３に記載の発明によれば、発光素子は、妨害光を効果的に遮蔽できるので、よりＳ／Ｎ比の高い光線成形を行うことができる。
請求項４に記載の発明によれば、発光素子は、光線の成形をより確実に行うことができる。
【００３４】
請求項５に記載の発明によれば、６本の柱体を形成することで、それ未満の本数の場合と比較して、光線として形成される光以外の余分な光（妨害光）の発生を抑制することができる。
請求項６に記載の発明によれば、発光素子は、光線の方向制御をより効果的に行うことができる。
請求項７に記載の発明によれば、発光素子は、光線の方向制御をより効果的に行うことができる。
請求項８に記載の発明によれば、発光素子は、強度の高い光線の成形を行うことができ、かつ、光線の方向制御をより効果的に行うことができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施形態に係る発光素子の構成を模式的に示す斜視図である。
【図２】（ａ）は、図１に示す発光素子を上面から見た図であり、（ｂ）は、（ａ）のＡ−Ａ線矢視における断面図である。
【図３】本発明の実施形態に係る発光素子の光の干渉について説明するための説明図である。
【図４】本発明の実施形態に係る発光素子における分割したｐ電極層の電流値の違いに応じた光の干渉の概念図である。
【図５】本発明の実施形態に係る発光素子の製造方法の一例の説明図である。
【図６】（ａ）〜（ｃ）は、本発明の実施形態に係る発光素子において、シミュレーションで得られた発光強度の鉛直断面内分布を示す説明図である。
【図７】本発明の実施形態に係る発光素子を用いたＩＰ立体ディスプレイの構成および駆動方法を説明するための斜視図である。
【発明を実施するための形態】
【００３６】
以下、本発明の発光素子を実施するための形態について、図面を参照して詳細に説明する。なお、各図面に示される部材等のサイズや位置関係等は、説明を明確にするため誇張していることがある。
【００３７】
本発明の実施形態に係る発光素子について図１および図２を参照して説明する。
＜発光素子の構造＞
発光素子１は、例えばＬＥＤのように、平坦な表面から光を放射するものである。
また、発光素子１は、指向性の高い光を発光する素子であって、特定の方向に光線を出射する光線指向型の発光素子である。
【００３８】
図１に示すように、発光素子１は、ここでは、ｎ電極層６０と、ｎ型半導体層４０と、発光層３０と、ｐ型半導体層２０と、ｐ電極層５０とが積層され、ｐ型半導体層２０の表面の一部に柱体１０（１１，１２，１３，１４，１５，１６）が突出して設けられた構造を有している。
【００３９】
＜柱体＞
柱体１０は、ここでは、素子表面から突出して設けられた、第１の柱体１１と、第２の柱体１２と、第３の柱体１３と、第４の柱体１４と、第５の柱体１５と、第６の柱体１６とを含む。なお、ここでの素子表面とは、具体的にｐ型半導体層２０の表面を意味している。柱体１１，１２，１３，１４，１５，１６は、ｐ型半導体層２０の表面から突出して設けられており、ｐ型半導体層２０と一体的に形成されている。柱体１１，１２，１３，１４，１５，１６は、ＧａＮのみで形成されていてもよいし、ＧａＮにＩｎを添加したＬＥＤで形成されていてもよい。ここで、素子表面に所定領域を取り囲むように環状に配置された６つの柱体１１，１２，１３，１４，１５，１６を図２（ａ）に示す。
【００４０】
図２（ａ）に示すように、柱体１１の柱頭は射出面１１ａであり、柱体１２の柱頭は射出面１２ａであり、柱体１３の柱頭は射出面１３ａであり、柱体１４の柱頭は射出面１４ａであり、柱体１５の柱頭は射出面１５ａであり、柱体１６の柱頭は射出面１６ａである。
【００４１】
ただし、本発明においては、柱体１１，１２，１３，１４，１５，１６は、光を射出させる他、柱体１１，１２，１３，１４，１５，１６から出射した光の重なり領域を作るためのプリズムとして機能するものである。
【００４２】
＜柱体の平面形状＞
図２（ａ）では、柱体１１，１２，１３，１４，１５，１６の形状を円形で示した。つまり、各射出面１１ａ，１２ａ，１３ａ，１４ａ，１５ａ，１６ａが素子表面に投影されたときの平面図形の形状は円形であるものとした。また、各射出面１１ａ，１２ａ，１３ａ，１４ａ，１５ａ，１６ａは、素子表面に対し略平行である。
【００４３】
＜柱体の直径＞
図２（ａ）に示すように、各射出面１１ａ，１２ａ，１３ａ，１４ａ，１５ａ，１６ａを素子表面に投影した平面図形の直径φ１はそれぞれ等しいものとした。直径φ１は、発光素子１の発光層３０からの光が通るのに充分な太さを有する。ここで、充分な太さとは、発光素子１から放出される光の発光波長（以下、λ０と表記する）程度以上である。波長λ０は、放射光の自由空間における発光波長を示す。例えば、直径φ１をλ０とする。
【００４４】
＜柱体の配置角度＞
図２（ａ）に示すように、柱体１１，１２，１３，１４，１５，１６は、素子表面の原点Ｍ（詳しくは後記する）の周囲に環状に等間隔で配置されている。ここでは、柱体１１，１２，１３，１４，１５，１６の配置角度θ１を６０度としている。これにより、柱体１１，１２，１３，１４，１５，１６の射出面１１ａ，１２ａ，１３ａ，１４ａ，１５ａ，１６ａから光が放射された際に、光線として形成される光以外の余分な光（妨害光）が特定箇所に固まって妨害することがないため、形成される光線の品質を向上させることができる。詳しくは後記する。
【００４５】
＜柱体の中心間の間隔＞
柱体１１，１２，１３，１４，１５，１６において、環状に隣り合う柱体の中心間の間隔ｐ１は、隣り合った柱体の射出面から出射された光が干渉できる程度の長さに予め設定されている。ここでは、各柱体の直径φ１をλ０としており、環状に隣り合う柱体１１，１６の中心Ｏ１，Ｏ６間の間隔ｐ１を１．４λ０とした。なお、各柱体の直径φ１をλ０としているので、環状に隣り合う柱体１１，１６間の間隔ｐ２は０．４λ０と極めて小さくなる。
【００４６】
ここで、複数の柱体間の距離は、放射光の可干渉長以下であることが好ましい。可干渉長とは、例えばスリットなどで分割された光が異なる光路長を持って交わるとき、干渉が発生する最大の長さである。すべての柱体を含む空間内で最も大きな距離が、放射光の可干渉長以下であれば、各柱体から放出されたそれぞれの光が互いに干渉し、合成された光の進行方向が発光強度に応じて曲げられる。
【００４７】
＜複数の柱体の配置の原点＞
図２（ａ）に示す例では、所定の原点Ｍとは、素子表面において６つの柱体１１，１２，１３，１４，１５，１６により環状に取り囲まれた所定領域ｓ３に位置する点である。また、この原点Ｍは、柱体１１の中心Ｏ１と、柱体１２の中心Ｏ２と、柱体１３の中心Ｏ３と、柱体１４の中心Ｏ４と、柱体１５の中心Ｏ５と、柱体１６の中心Ｏ６とから等距離にある点であり、中心Ｏ１，Ｏ２，Ｏ３，Ｏ４，Ｏ５，Ｏ６を頂点とする正六角形の重心（原点Ｍと表記する）のことである。ここで、６つの柱体１１，１２，１３，１４，１５，１６は、円環状かつ均等に配置されることが好ましい。なお、各柱体により取り囲まれた所定領域ｓ３の形状やサイズは、柱体の直径φ１とバランスを取りながら所望のものとして適宜設計できる。
例えば、柱体の直径φ１が発光波長λ０の数波長程度分であれば、所定領域ｓ３のサイズは、１〜数波長程度とすることができる。
【００４８】
＜柱体の高さ＞
図１および図２（ａ）に示す例では、柱体１１，１２，１３，１４，１５，１６は、その高さが互いに等しいものである。ここで、「互いに等しい」とは、高さが全く同一である場合の他、製造工程で生じる微細な誤差があってもよいことを意味する。すなわち、本発明の主旨を逸脱しない範囲、例えば、ＧａＮを柱体の材料とする場合においては結晶の１格子間隔程度、すなわち３ｎｍ程度の高さの違いは許容される。なお、柱体１１，１２，１３，１４，１５，１６の高さは特に規定されるものではないが、光の重なり領域を作るためのプリズムとして機能させる観点から発光波長を柱体材料の屈折率で序した値と同程度あるいはそれ以上が好ましい。
ここで、発光素子１の構成を説明するための概念図を図２（ｂ）に示す。図２（ｂ）では、環状に隣り合う柱体を１本ずつ（柱体１１と柱体１６）図示し、他の柱体については図示を省略している。
【００４９】
図２（ｂ）に示すように、柱体１１，１６のｐ型半導体層２０の表面からの高さを、基準となる高さＨとする。
【００５０】
＜柱体の配置＞
図２（ａ）に示すように、柱体１１，１２，１３と、柱体１４，１５，１６とは、光軸を挟んで正対して配置される。具体的には、柱体１１と柱体１４とが正対し、柱体１２と柱体１５とが正対し、柱体１３と柱体１６とが正対している。
【００５１】
＜柱体の本数＞
発光素子１における柱体は、妨害光の発生を抑制するうえで合計６本とすることが最も好ましい。
すなわち、光は横波であるため、１本の柱体から放射された光の高調波を抑制するには光軸（重心）を対称軸とした反対側に発生する電界を打ち消す必要がある。しかし、例えば柱体を４本にすると、光軸を挟んで正対する柱体は２組となるが、光軸回りの対称性が向上して回転対称な成分が強め合うことになる。その一方で、軸回りに隣り合う２つの柱体の中間部分に生じる同偏光の高調波は柱体の配置によって強められるため、柱体を４本とすると妨害光の影響が大きくなるおそれがある。
【００５２】
また、柱体を５本とすると、柱体が光軸を挟んで正対しないため、同偏光の高調波が強められることがなく、妨害光が抑制される。しかし、柱体を５本とすると、光軸を含む面に対する対称性が柱体を６本とした場合よりも劣るので、干渉効果による放射方向の制御が難しくなるおそれがある。一方、発光素子１のように柱体を６本とすると、柱体が光軸を挟んで正対し、かつ光軸を含む面に対する対称性も良いため、妨害光の発生を抑制することができるとともに、光線の放射方向も制御することが可能になるため最も好ましい。
【００５３】
＜ｐ型半導体層＞
図１および図２（ｂ）に示すように、ｐ型半導体層２０は、発光層３０の上側（光取り出し側）に、素子表面との間に設けられており、発光層３０側から順に、例えば、ｐ型ＧａＮ／ＩｎＧａＮ障壁層と、ｐ型ＧａＮ層と、が積層された構造とすることができる。
前記したように、ｐ型半導体層２０は、表面に、柱体１１，１２，１３，１４，１５，１６が設けられており、表面において、柱体１１，１２，１３，１４，１５，１６で取り囲んだ所定領域の外側領域に、後記するｐ電極層５０が積層されている。詳しくは、後記する。
ｐ型半導体層２０の厚さｔ１は、放射光の半導体中における発光波長λ１以上とする。このｐ型半導体層２０の厚さｔ１は、後記するｐ電極層５０の下面から発光層３０の上面までの距離ｄと等しい。
【００５４】
＜発光層＞
発光素子１が青色発光素子である場合、発光層３０は、例えば、ＩｎＧａＮの量子井戸層として形成される。
【００５５】
＜ｎ型半導体層＞
図１および図２（ｂ）に示すように、ｎ型半導体層４０は、発光層３０の下側に設けられており、発光層３０から遠い方から順に、例えば、ｎ型ＧａＮ層と、ｎ型ＧａＮ／ＩｎＧａＮ障壁層とが積層された構造とすることができる。
【００５６】
＜ｐ電極層＞
ｐ電極層５０は、図１に示すように、ｐ型半導体層２０の一部領域の上側に積層された薄膜状の金属電極であり、図示しない電源から正電圧が印加されると、ｐ型半導体層２０に正孔を注入するものである。ただし、図１および図２に示すように、ｐ電極層５０は、ｐ型半導体層２０の表面において、複数の柱体で取り囲む所定領域の外側領域に少なくとも設けられる。
【００５７】
ここで、「複数の柱体で取り囲む所定領域」とは、ｐ型半導体層２０の表面における、柱体１１，１２，１３，１４，１５，１６で取り囲んだ環状の領域をいうものとする。
また、「複数の柱体で取り囲む所定領域の外側領域」とは、ここでは、図２（ａ）に示すように、ｐ型半導体層２０の表面において、所定領域を取り囲む柱体１１，１２，１３，１４，１５，１６の外接円ｓ１の直径φ２よりやや大きい直径φ３を有する穴ｓ２の外側領域としている。なお、穴ｓ２の直径φ３は、外接円ｓ１の直径φ２と実質的に同一であるとより好ましい。穴ｓ２の直径φ３が外接円ｓ１の直径φ２と実質的に同一であると、外接円ｓ１と穴ｓ２との間のｐ型半導体層２０の表面から放射される妨害光を極限まで低減することができる。なお、穴ｓ２の直径φ３が外接円ｓ１の直径φ２より小さいと、電極角での回折波の影響で光線形成が困難となるため好ましくない。
【００５８】
穴ｓ２の内側の領域にはｐ電極層５０が設けられていないので、穴ｓ２からは、ｐ電極層５０の下方に設けられるｐ型半導体層２０の表面が露出している。この穴ｓ２と外接円ｓ１は、それぞれ原点Ｍを中心とする同心円となっている。例えば、各柱体の直径φ１を放射光の自由空間における発光波長λ０程度とし、柱体の中心間の間隔ｐ１を１．４λ０とするとき、外接円ｓ１の直径φ２が３．８λとなる。この場合、穴ｓ２の直径φ３は、例えば、４．０λ０程度とすることができる。
【００５９】
また、ｐ電極層５０は、図１および図２（ａ）に示すように、ｐ型半導体層２０の表面において、平面方向に複数の領域に分割して設けられている。ここでは、ｐ電極層５０は、領域（１）〜（６）の６つの領域に分割して設けられ、この分割された各領域が前記複数の柱体１１，１２，１３，１４，１５，１６のそれぞれに対応するように設けられている。
ここで、「対応するように設けられている」とは、図１および図２（ａ）に示すように、例えば、ｐ電極層５０ａの領域（１）と柱体１１とが相対するようにｐ電極層５０ａが設けられているということである。すなわち、図２（ａ）において、ｐ電極層５０ａが原点Ｍまであるものと仮定した場合、このｐ電極層５０ａ上に柱体１１が位置するような関係でｐ電極層５０ａが設けられているということである。同様に、領域（２）と柱体１２、領域（３）と柱体１３、領域（４）と柱体１４、領域（５）と柱体１５、領域（６）と柱体１６とが相対するように、それぞれｐ電極層５０ｂ、ｐ電極層５０ｃ、ｐ電極層５０ｄ、ｐ電極層５０ｅ、ｐ電極層５０ｆが設けられているということである。
【００６０】
ｐ電極層５０は、後述するように、エッチングや超音波カッター等により分割する。この分割により、分割された各ｐ電極層５０ａ，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆにおいて、隣合うｐ電極層間に間隙部Ｇが生じる。この間隙部Ｇの幅は特に規定されるものではないが、光線方向の制御を効果的に行う観点から、例えば柱体直径の０．２倍以上である。また、この間隙部ＧにＳｉＯ2等の絶縁性の保護膜を埋設してもよい。
【００６１】
このように、ｐ電極層５０を複数の領域に分割することで、各領域に異なる値の電流を流すことができる。そして、各ｐ電極層５０ａ，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆに流す電流値を個別に制御することで、電流値に応じた強度の発光が柱体の底部に入射し、入射した光が弱い方向に光線の主軸（主極大）が形成される（詳細は後記する）。
また、例えば、ｐ電極層５０ｄ，５０ｅ，５０ｆをＡ領域としてまとめ、ｐ電極層５０ａ，５０ｂ，５０ｃをＢ領域としてまとめ、各領域のｐ電極層に同じ電流値を与えて、すなわち、ｐ電極層５０ａ，５０ｂ，５０ｃに同じ電流値、ｐ電極層５０ｄ，５０ｅ，５０ｆに同じ電流値を与えて駆動する、２分割制御も可能である。
【００６２】
図２（ｂ）に示すように、ｐ電極層５０の表面は、ｐ型半導体層２０の表面よりも上側に位置し、かつ、柱体１１，１２，１３，１４，１５，１６（図１参照）の射出面１１ａ，１２ａ，１３ａ，１４ａ，１５ａ，１６ａ（図１参照）よりも下側に位置している。すなわち、ｐ電極層５０は、図２（ｂ）に示すように、ｐ型半導体層２０の表面に積層された状態で、表面が、素子表面（ｐ型半導体層２０の表面）と柱体１１，１２，１３，１４，１５，１６（図１参照）の射出面１１ａ，１２ａ，１３ａ，１４ａ，１５ａ，１６ａ（図１参照）との間に位置している。つまり、ｐ電極層５０の表面とｐ型半導体層２０の表面とは、ｐ電極層５０の厚さ分だけ高さの差がある。
【００６３】
また、ｐ電極層５０の下面から発光層３０の上面までの距離ｄは、放射光の半導体中（ｐ型半導体層２０の内部）における発光波長λ１以上とする。言い換えれば、ｐ電極層５０と発光層３０との間に介在するｐ型半導体層２０の厚さｔ１を、放射光の半導体中における発光波長λ１以上とする。
なお、距離ｄ（厚さｔ１）は、放射光の半導体中における発光波長λ１の１波長以上であり、放射光の自由空間における発光波長λ０の２波長以下程度となるように設定するとよい。これによれば、ｐ型半導体層２０に注入された正孔をｐ型半導体層２０中において適度に拡散させ、発光層３０における柱体の直下の領域にまで到達させることができる。
【００６４】
ｐ電極層５０は、ｐ型半導体層２０の仕事関数よりも小さな仕事関数を持つ材料で形成することができる。例えば、ｐ型半導体層２０がＧａＮであれば、電子親和力が２．９ｅＶ、エネルギーギャップが３．４ｅＶであるので、仕事関数φは６．３ｅＶとなる。そのため、これより小さな仕事関数φを持つＡｕ（φ＝４．８ｅＶ）、Ｃｕ（φ＝４．１８ｅＶ）やＮｉ（φ＝４．０ｅＶ）等の金属、あるいは、ＴａＮやＨｆＮ（ともにφ＝４．８ｅＶ）等の化合物を用いるとよい。
【００６５】
ｐ電極層５０は、柱体１１，１２，１３，１４，１５，１６以外から放出される光をマスクするための遮光膜としても機能する。
つまり、ｐ電極層５０は、遮光性を有する金属材料で形成されているため、発光層３０で発光し、ｐ型半導体層２０中を伝搬した光がｐ電極層５０に到達すると、ｐ電極層５０によって遮蔽される。これにより、素子表面において、ｐ電極層５０を積層した領域から光が放出されないようにすることができる。ｐ電極層５０の厚さｔ２は、ｐ電極層５０の表面が、素子表面と柱体１１，１２，１３，１４，１５，１６の射出面１１ａ，１２ａ，１３ａ，１４ａ，１５ａ，１６ａとの間に位置していれば、ｐ電極層５０を形成する材料に応じて適宜設定することができる。
なお、ｐ電極層５０ａ，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆは、図示しないが、それぞれ表面の一部にいわゆるパッド電極が形成されており、このパッド電極を介して電源（いずれも図示せず）の陽極に接続されている。
【００６６】
また、発光素子１は、図１および図２（ｂ）に示すように、ｎ型半導体層４０の下側にｎ電極層６０が設けられていてもよい。
ｎ電極層６０層は、ｎ型半導体層４０の下側に設けられた金属電極であり、図示しない電源から負電圧が印加されると、ｎ型半導体層４０に電子を注入するものである。ｎ電極層６０は、ここでは図示しないが、表面の一部にいわゆるパッド電極が形成され、このパッド電極を介して電源（いずれも図示せず）の陰極に接続されている。ｎ電極層６０層は、ｐ型半導体層２０との接触抵抗が、ｐ電極層５０とｐ型半導体層２０との接触抵抗よりも小さい材料で形成することができる。例えば、ｐ電極層５０をＮｉ／Ａｕで形成した場合、ＧａＮ−ｐ層との接触抵抗が約１３×１０−３Ωｃｍ−２であるので、ｎ電極層６０は、これよりも接触抵抗が小さい、例えば、ｐｄ／Ａｕで形成することができる。ｐｄ／Ａｕは、ＧａＮ−ｐ層との接触抵抗が約８×１０−３Ωｃｍ−２であるので、条件を満たしている。
【００６７】
また、発光素子１は、ｎ型半導体層４０の下に図示しない基板を備えた構成であっても構わない。基板は、例えば、サファイア、ＧａＡｓ、ＳｉやＳｉＣ等で形成することができる。
【００６８】
［発光素子の柱体から出射される光の干渉の原理］
以下、発光素子１の柱体１１，１２，１３，１４，１５，１６から出射される光の干渉の原理について図３を適宜用いて説明する。なお、柱体１１，１２，１３，１４，１５，１６は互いに高さが同じであるので、図３を用いる説明では、簡便のため、２つの柱体１１と柱体１６から出射される光の干渉を例にとって説明する。
【００６９】
図３では、簡便のため、２つの柱体から出射される光の干渉による光線の方向について説明した。波源としての柱体が６つある場合についても同様の原理である。
【００７０】
図３に示すように、柱体１１から出射した光Ｅ１と、柱体１６から出射した光Ｅ２とは、発光素子１の中央側の斜め上方に向けて波状に進むため、発光素子１の上方で光Ｅ１と光Ｅ２との重なり領域が生じる。この重なり領域においては、光Ｅ１と光Ｅ２との干渉が起きる。ここで、柱体１１からの発光強度（放射強度）と柱体１６からの発光強度（放射強度）が均一な場合、柱体１１，１６からの放射光がつくる干渉波は、法線方向に向けて形成される。
【００７１】
一方、柱体１１に対応する領域（１）の電流値を、柱体１６に対応する領域（６）の電流値よりも弱くした場合、放射される光の強度が弱いほうの柱体１１の方向に傾いて光線Ｌが形成される。すなわち、図３に示すように、柱体１１からの光Ｅ１の強度が柱体１６からの光Ｅ２の強度よりも弱い場合、光Ｅ２と光Ｅ１がつくる干渉波の分布のうち、光Ｅ１の分布は光Ｅ１と光Ｅ２の強度が同等である場合と同様に打ち消されるが、光Ｅ２の分布は十分に打ち消されない。その結果、柱体１６からの光Ｅ２のもともとの分布が強く残り、柱体１１の方向に傾いて光線Ｌが形成される。
なお、柱体が無い場合は、６つの開口から射出される光の干渉が起こらず、干渉波による光線も形成されない。
【００７２】
［発光素子の発光層の発光領域］
まず、発光素子１の発光層３０の発光領域について図４を参照して説明する。なお、柱体１１，１２，１３，１４，１５，１６は互いに等しい高さＨ（図２参照）であるので、図４を用いる説明では、簡便のため、２つの柱体１１と柱体１６のみを図示する。また、図４に示すのは、発光素子１の断面図であるが、ここでは見易さのため、各構成要素のハッチングを省略している。
【００７３】
発光素子１は、電源からパッド電極（いずれも図示せず）を介してｐ電極層５０に正電圧が印加され、電源からパッド電極（いずれも図示せず）を介してｎ電極層６０に負電圧が印加されることで、ｐ電極層５０よりｐ型半導体層２０に正孔ｈが注入されるとともに、ｎ電極層６０よりｎ型半導体層４０に電子ｅが注入される。発光素子１は、ｐ電極層５０より注入された正孔ｈがｐ型半導体層２０中を拡散しながらｐ型半導体層２０とｎ型半導体層４０との接合部である発光層３０へと移動し、一方、ｎ電極層６０より注入された電子ｅがｎ型半導体層４０内を接合部である発光層３０へと移動する。そして、発光素子１は、発光層３０の接合部において正孔ｈと電子ｅとが再結合することで生じるエネルギーによって発光する。
【００７４】
ここで、発光素子１は、ｎ型半導体層４０の電子ｅの移動度が、ｐ型半導体層２０の正孔ｈの移動度よりもはるかに大きいので、ｐ電極層５０とｎ電極層６０とに同時に電圧を印加した場合、ｐ型半導体層２０から発光層３０に正孔ｈが到達するよりも、ｎ型半導体層４０から発光層３０に電子ｅが到達する方が早い。
そのため、正孔ｈと電子ｅとの再結合は、発光素子１の発光層３０に正孔ｈが到達した時点で発生する。言い換えれば、発光層３０に正孔ｈが到達した領域でのみ発光が生じる。この「正孔ｈが到達した領域」とは、図４に示したように、発光層３０において、ｐ電極層５０の直下の領域のみならず、正孔ｈがｐ型半導体層２０中を拡散しながら移動することにより、ｐ型半導体層２０の厚み程度、発光素子１の内側方向に広がるため、素子表面において、ｐ電極層５０が設けられていない部分の直下に位置する発光層３０の一部も含まれる。図４では、発光層３０に正孔ｈが到達した領域（発光領域）を塗りつぶして示している。図４に示すように、発光層３０に電子ｅが到達していても正孔ｈが到達していない領域では発光は生じない。
【００７５】
仮に、ｐ型半導体層２０の厚さが薄ければ、正孔が発光層３０に到達するまでに、ｐ型半導体層２０中において素子内側方向にほとんど拡散しないため、発光層３０において、ｐ電極層５０の直下（図２（ａ）に示した穴ｓ２の外側に位置する部分）に位置する部分以外ではほとんど発光しないことになる。これに対し、発光素子１は、ｐ型半導体層２０の厚さｔ１が、放射光の自由空間における発光波長λ０以上であるので、正孔が発光層３０に到達するまでに、ｐ型半導体層２０中において素子内側方向に十分に拡散させることができる。そのため、発光素子１は、前記したように、発光層３０において、ｐ電極層５０の直下のみならず、ｐ電極層５０の直下以外（図２（ａ）に示した穴ｓ２の内側に位置する部分）でも一部発光させることができる。したがって、発光層３０で発光した光を、柱体に確実に入射させることができる。
【００７６】
次に、ｐ電極層５０を複数の領域に分割した場合の光の射出について説明する。ここでは、ｐ電極層５０ｄ，５０ｅ，５０ｆをＡ領域としてまとめ、ｐ電極層５０ａ，５０ｂ，５０ｃをＢ領域としてまとめ、各領域の電極層に同じ電流値を与えて駆動する、２分割制御の場合を例にとって説明する。
【００７７】
Ａ領域のｐ電極層５０ｄ，５０ｅ，５０ｆと、Ｂ領域のｐ電極層５０ａ，５０ｂ，５０ｃにおいて、Ａ領域とＢ領域とでそれぞれ異なる値の電流を流すと、正孔が到達した発光層３０の領域で電流値に応じた強度の光が発生する。そして、各発光層３０の領域で発生した光がｐ型半導体層２０を伝搬して上方およびそれぞれのｐ電極層５０ａ，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆに対応する柱体方向に入射する。
そして、上方に入射した光のうち、ｐ型半導体層２０の上側に設けられたｐ電極層５０ａ，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆに入射した光は、遮光性を有するｐ電極層５０ａ，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆで遮蔽されるとともに回折して、それぞれのｐ電極層５０ａ，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆに対応する柱体１１，１２，１３，１４，１５，１６の底部に入射する。この底部に入射した光は、臨界角より小さい角度で上端に達したものだけが全反射されず、発光素子１の上方に向けてのみ出射される。
【００７８】
結果として、発光素子１は、発光層３０で発光した光が、図４に示すように、柱体１１，柱体１６の直下からそれぞれ柱体１１，１６に入射し、柱体１１，１６中を伝搬して、図４に示す矢印方向に向けて空気中に出射される。なお、図４では、柱体１１からの光が柱体１６からの光よりも強度が弱いものとしている。
【００７９】
また、発光層３０で発光し、ｐ型半導体層２０の上側に設けられたｐ電極層５０に入射した光が、遮光性を有するｐ電極層５０によって遮蔽されるので、空気中に放射されない。そのため、発光素子１は、光線Ｌを成形する際に、妨害光の影響を受けないようにすることができる。
【００８０】
なお、前記した図３において説明したように、図４に示す柱体１１の射出面１１ａから出射された光と柱体１６の射出面１６ａから出射された光とは、干渉により、発光強度の弱い方向に光線Ｌが形成される。以下では、法線方向に対する光線Ｌの傾き角度を制御角θ２という。
【００８１】
発光素子１は、以上のような構成を備えるので、図１の発光層３０で発生した光は、柱体１１，１２，１３，１４，１５，１６を光導波路として柱体１１，１２，１３，１４，１５，１６の射出面１１ａ，１２ａ，１３ａ，１４ａ，１５ａ，１６ａから出射される。これらの射出面１１ａ，１２ａ，１３ａ，１４ａ，１５ａ，１６ａから出射された光は、発光層３０を１つの光源として発生した光であるため、互いに干渉して合成され光線が形成される。
【００８２】
発光素子１は、ｐ型半導体層２０の表面に、穴ｓ２の外側にｐ電極層５０を積層しているので、発光層３０において、ｐ電極層５０の直下で発光し、素子表面に向かう光をｐ電極層５０で遮光することができるので、妨害光の発生を抑制することができる。
また、発光素子１は、ｐ型半導体層２０の厚さｔ１を、放射光の自由空間における発光波長λ０以上としているので、ｐ型半導体層２０に注入された正孔がｐ型半導体層２０中を移動して発光層３０に到達するまでに、素子内側方向に十分に拡散させることができる。そのため、発光素子１は、発光層３０において、ｐ電極層５０の直下（図２（ａ）に示した穴ｓ２の外側に位置する部分）のみならず、ｐ電極層５０の直下以外（図２（ａ）に示した穴ｓ２の内側に位置する部分）でも一部発光させることができる。したがって、発光層３０で発光した光を、柱体に確実に入射させることができる。
これにより、発光素子１は、Ｓ／Ｎ比の高い光線を成形することができる。
【００８３】
さらに、発光素子１は、ｐ電極層５０を平面方向に複数の領域に分割して設けて構成することで、分割した各ｐ電極層に流す電流値に応じて、光の発光強度に強弱をつけることができ、光の干渉により、発光強度の弱い方向に光線を放射することができる。
さらに加えて、発光素子１は、６本の柱体１１，１２，１３，１４，１５，１６を形成することで、光線として形成される光以外の余分な妨害光の発生を効果的に抑制することができる。
【００８４】
［発光素子の製造方法］
発光素子１を製造する方法としては、公知の種々の微細加工技術を用いることができる。発光素子１は、例えばＬＥＤのように平坦な放射面を有する発光素子を用意し、その表面を微細加工して作成することが可能である。
【００８５】
以下、図１に示す発光素子１を２次元状に複数並べ、かつ、ｎ電極層６０を設けた素子群を製造する方法を、図５を参照して説明する。なお、ここでは、発光素子１において、外接円ｓ１の直径φ１（図２（ａ）参照）と穴ｓ２の直径φ３（図２（ａ）参照）とを実質的に同一としたものとして説明する。
【００８６】
まずバッファ層９０を介してＧａＮ等からなる発光素子層８０が形成された基板１７０を用意する。図５（ａ）に示すように、例えばバッファ層９０が積層されたＳｉ等の基板１７０の表面に、例えば分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法、有機金属化学気相成長（ＭＯＣＶＤ）法等の成膜方法により、ｎ型半導体層４０を積層し、次に、ＩｎＧａＮの量子井戸層からなる発光層３０を形成し、さらに、ｐ型半導体層２０を積層する。このとき、ｐ型半導体層２０については、まず、柱体の最上部以上の厚みで成膜する。以下では、このｐ型半導体層２０と発光層３０とｎ型半導体層４０とを合わせて発光素子層８０という場合もある。
【００８７】
そして、図５（ａ）に示すように、レーザーリフトオフ法、ケミカルリフトオフ法またはボイド形成剥離法等により、基板１７０およびバッファ層９０を剥離する。次に、図５（ｂ）に示すように、発光素子層８０のｎ型半導体層４０の上（図５では下側）に、マスクを用いた金属蒸着法等によってｎ電極層６０を、ストライプ状に１本以上形成する。なお、その際、ｎ電極層６０上にＳｎ等の融着層を形成しても構わない。
【００８８】
次に、図５（ｃ）に示すように、ｎ電極層６０が設けられた発光素子層８０を、ｎ電極層６０を下にしてサファイア等の基板７０上に配置し、表面活性化接合法等により、両者を接合する。なお、表面活性化接合法では、具体的にはＡｒプラズマ等によって発光素子層８０の表面を活性化させて基板７０と圧着を行う。ただし、前記した図５（ｂ）の工程において、ｎ電極層６０上にＳｎ等の融着層を設けた場合は、この工程では加熱のみを行って発光素子層８０と基板７０とを接合する。
【００８９】
次に、図５（ｄ）に示すように、ｐ型半導体層２０の表面の画素領域に熱可塑性樹脂または光硬化性樹脂からなるフォトレジストｆをパターニングして積層する。パターニングは、ｐ型半導体層２０の表面において、画素領域を円形に残し、その他を全て覆うパターンとする。例えば、ｐ型半導体層２０の表面の画素領域にフォトレジストｆを塗布後、フォトマスクで皮膜し、紫外線を照射して現像することで形成することができる。
【００９０】
続いて、図５（ｅ）に示すように、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）等のドライエッチングや薬液を用いたウェットエッチングにより、ｐ型半導体層２０のフォトレジストｆの周囲をエッチングする。
さらに、図５（ｆ）に示すように、金属材料を蒸着法、スパッタリング法等により積層した後、フォトリソグラフィ法等によってｐ電極層５０が作製される。
【００９１】
またさらに、図５（ｇ）に示すように、余分なｐ電極層５０ごとフォトレジストｆをリフトオフする。
そして、図５（ｈ）に示すように、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）等のドライエッチングや薬液を用いたウェットエッチングにより、複数の柱体１０（１１，１２，１３，１４，１５，１６）を形成する。
なお、柱体１１，１２，１３，１４，１５，１６（図１および図２（ａ）参照）の形成後に、柱体の内壁やｐ電極層５０の表面にＳｉＯ2等の絶縁性の保護膜を形成してもよい。
【００９２】
次に、ｐ電極層５０を分割して複数のｐ電極層５０ａ，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆを形成する（図１および図２（ａ）参照）。
ここで、図５（ｈ）に示す状態から、ｐ電極層５０を分割して複数のｐ電極層５０ａ，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆを形成する方法の一例について説明する。
まず、図５（ｈ）に示すｐ電極層５０の表面の、ｐ電極層５０ａ，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆとなる部分にフォトレジストを形成する。そして、反応性イオンエッチング（ＲＩＥ：ReactiveIon Etching）等のドライエッチングや薬液を用いたウェットエッチングにより、フォトレジストの周囲をエッチングする。これによって、ｐ電極層５０が分割されてｐ電極層５０ａ，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆが形成される。
その他、超音波カッター等を用いてｐ電極層５０を所定位置で切断し、ｐ電極層５０ａ，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆを形成してもよい。
なお、ｐ電極層５０の分割は、柱体１１，１２，１３，１４，１５，１６を形成する前に行っても良い。また、ｐ電極層５０を分割後、分割した各ｐ電極層間の間隙部ＧにＳｉＯ2等の絶縁性の保護膜を埋設してもよい。
【００９３】
［発光素子の性能］
本実施形態の発光素子１の性能を確かめるために、ＦＤＴＤ（Finite-Difference Time-Domain）法によるシミュレーションを行った。シミュレーションの条件としては、発光素子１の表面（ｐ型半導体層２０の上面）と平行な面の正方形領域（大きさ３５００ｎｍ×３５００ｎｍ）をベースとして想定した。また、発光領域から素子表面の上方３５００ｎｍまでの領域を計算対象としてシミュレーションを行った。
【００９４】
［発光素子の設計の具体例］
以下、シミュレーションにおける発光素子１の設計例を以下に記載する。
発光素子１は、ＧａＮにＩｎを添加したＬＥＤであるものとし、放射光の自由空間における発光波長λ０は４０５ｎｍであるものとした。
発光素子１のｐ型半導体層２０（図１参照）の厚さｔ１を、放射光の半導体中における発光波長λ１以上である約４００ｎｍとした。
ｐ電極層５０（図１参照）は、厚さｔ２が１５０ｎｍのＡｇの金属薄膜とし、柱体１１，１２，１３，１４，１５，１６に対応するように６つの領域に分割した。
柱体１１，１２，１３，１４，１５，１６の直径φ１（図２（ａ），（ｂ）参照）は、放射光の自由空間における発光波長λ０に相当する４０５ｎｍとした。
柱体１１，１２，１３，１４，１５，１６の配置角度θ１（図２（ａ）参照）は、６０度とした。
隣り合う柱体の中心間の間隔ｐ１（図２（ａ）参照）は、１．４λ０とした。
隣り合う柱体間の間隔ｐ２（図２（ａ）参照）は、０．４λ０とした。
柱体１１，１２，１３，１４，１５，１６の高さＨ（図２（ｂ）参照）は、５４０ｎｍとした。これは、本設計例における放射光の半導体中における発光波長λ１（λ１＝λ０／ｎ）の４波長分に相当する。
柱体１１，１２，１３，１４，１５，１６の外接円ｓ１の直径φ２（図２（ａ）参照）は、３．８λ０とした。また、穴ｓ２の直径φ３（図２（ａ）参照）は、４．０λ０とした。
【００９５】
そして、ｐ電極層５０ｄ，５０ｅ，５０ｆをＡ領域としてまとめ、ｐ電極層５０ａ，５０ｂ，５０ｃをＢ領域としてまとめ、各領域の電極層に同じ電流値を与えた。その際、Ａ領域とＢ領域とでそれぞれ同じ値の電流を流した。あるいは、Ａ領域とＢ領域とでそれぞれ異なる値の電流を流し、Ａ領域の電流値を変化させ、発光の強度比を変化させた。
以下、図６および適宜図１を参照して、シミュレーション結果について説明する。
図６（ａ）〜（ｃ）に、シミュレーションで得られた発光強度の鉛直断面内分布を示す。
図６（ａ）は領域Ａと領域Ｂの強度比を１：１とした場合、図６（ｂ）は領域Ａと領域Ｂの強度比を２：１とした場合、図６（ｃ）は領域Ａと領域Ｂの強度比を１０：１とした場合の発光強度の鉛直断面内分布である。
【００９６】
図６（ａ）に示すように、領域Ａと領域Ｂの強度比が１：１の場合は、光線の射出角が０度であり、光線が上方に向けて垂直に射出していることを確かめた。図６（ｂ）に示すように、領域Ａと領域Ｂの強度比が２：１の場合は、光線の射出角が４．３度であり、光線がやや右側（領域Ｂ側）に向けて射出していることを確かめた。図６（ｃ）に示すように、領域Ａと領域Ｂの強度比が１０：１の場合は、光線の射出角が８．１度であり、光線が右側（領域Ｂ側）に向けて射出していることを確かめた。
【００９７】
以上のように、領域Ａと領域Ｂの発光強度を異なるものとすることで、光線の射出角を変化させることができることを確かめた。
なお、本シミュレーションでは、ｐ電極層５０ｄ，５０ｅ，５０ｆをＡ領域としてまとめ、ｐ電極層５０ａ，５０ｂ，５０ｃをＢ領域としてまとめ、各領域の電極層に同じ電流値を与えて駆動する、２分割制御について行ったものであるが、この結果から、ｐ電極層５０ａ，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆのそれぞれに異なる値の電流を流した場合でも、光線の射出角を制御できることがわかる。
【００９８】
また、図６（ａ）〜（ｃ）に示すように、ｐ型半導体層２０の表面（素子表面）において、ｐ電極層５０が積層された位置の上方の空間に青の領域があることから、当該空間には、光が放射されていないことを確かめた。つまり、発光素子１のｐ型半導体層２０の表面（素子表面）において、発光層３０から柱体で取り囲んだ所定領域の外側領域（ここでは、穴ｓ２の外側の領域（図２（ａ）参照））に到達した光がｐ電極層５０によって遮蔽されていることを確かめた。このように、発光素子１は、素子表面において、穴ｓ２の外側の領域（図２（ａ）参照）に、ｐ電極層５０を積層することで、サイドローブが効果的に抑制されることを確かめた。
【００９９】
さらに、図６（ａ）〜（ｃ）に示すように、ｐ型半導体層２０の表面において、柱体１１と柱体１６の間の空間に青の領域があることから、ｐ型半導体層２０の表面において、柱体で取り囲んだ所定領域の内側領域（ここでは、穴ｓ２の内側の領域（図２（ａ）参照））の表面からは、ほとんど光が放射されていないことを確かめた。
【０１００】
このように、ｐ電極層５０を複数の領域に分割し、各領域に異なる値の電流を流すことで、明瞭であり、かつ、様々な角度の光線を形成できることを確かめた。
【０１０１】
以上、実施形態に基づいて本発明を説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変等したものも本発明の趣旨に含まれることはいうまでもない。
【０１０２】
例えば、前記した発光素子１は、ＬＥＤ素子の材料をＧａＮとしたが、本発明はこれに限らず、例えば、ＡｌＮ、ＧａＡｌＮ、ＺｎＯ、ＧａＡｓ、ＧａＰ、ＧａＡｌＡｓ、ＧａＡｌＡｓＰ等であってもよい。
【０１０３】
また例えば、前記した発光素子１は、柱体１１，１２，１３，１４，１５，１６をｐ型半導体層２０と同じ材料であるＧａＮで形成するものとして説明したが、本発明はこれに限らず、例えば、発光素子１の柱体のみを素子表面と比較して小さな誘電率である透明導電体で形成してもよい。より具体的には、空気の誘電率（＝１）よりも高く、発光素子１の発光素子層８０（図５参照）を構成する材料（例えば、ＧａＮ）の誘電率（すなわちｐ型半導体層２０の材料の誘電率）よりも低い誘電率である材料（例えば、ＳｉＯ２，ＳｉＯ，ＳｉＮ，ＭｇＦ２，ＺｒＯ２等）で形成してもよい。以下では、発光素子１の柱体のみをＳｉＯ２で形成する場合について説明する。
【０１０４】
発光素子１の柱体のみをＳｉＯ２で形成する場合、柱体の本数、配置角度θ１、直径φ１は、柱体をＧａＮで形成する場合と同様とすることができる。ただし、発光素子１の柱体のみをＳｉＯ２で形成する場合、例えば、柱体１１，１２，１３，１４，１５，１６の高さＨをＳｉＯ２中における放射光の２波長分に相当する５４０ｎｍとすることができる。なお、ここでは、ＳｉＯ２の屈折率ｎを１．５として高さＨを求めた。
【０１０５】
発光素子１の柱体のみをＳｉＯ２で形成する場合の発光素子の製造方法について簡単に説明する。例えば、図５（ｃ）に示すような発光素子層８０が形成された基板７０を用意する。次に、発光素子層８０のｐ型半導体層２０上に、気相成長法等によりＳｉＯ２層を形成する。そして、ＳｉＯ２層を集束イオンビーム（ＦＩＢ）等によりエッチングし、複数の柱体を形成することで、柱体のみをＳｉＯ２で形成した発光素子１を製造することができる。
【０１０６】
このように、発光素子１の柱体のみをＳｉＯ２で形成することで、以下のような効果が期待できる。すなわち、ＳｉＯ２は、加工性に富むことから、結晶成長条件の制御等を行わなくてもよく、また、発光素子層８０（図５参照）を構成する発光材料への物理的・化学的なダメージを抑制することができる。そのため、柱体をＳｉＯ２で形成することで、発光素子の製造がより容易となるといえる。また、ＳｉＯ２は、透明な誘電体材料であるので、柱体による光の吸収を小さくすることができる。つまり、柱体の射出面の透過率を素子表面（ここでは、ＧａＮ）よりも高くすることができるので、背景雑音を低下させることができる。そのため、柱体をＳｉＯ２で形成することで、射出面から出射される光量の増大が期待できる。さらに加えて、制御角θ２の増大も期待できる。
【０１０７】
また例えば、柱体１１，１２，１３，１４，１５，１６を一般的なＬＥＤで形成する場合、放射光の自由空間における発光波長λ０は４６５ｎｍとなり、屈折率ｎは、約１．５となるので、柱体１１，１２，１３，１４，１５，１６の高さＨを、放射光の半導体中における発光波長λ１の４波長分程度である約１２４０ｎｍとすることができる。
【０１０８】
また、発光素子１は、ｐ型半導体層２０の表面において、複数の柱体で取り囲む所定領域の外側領域を穴ｓ２（図２（ａ）参照）よりも外側の領域とし、ｐ電極層５０を、穴ｓ２（図２（ａ）参照）の外側領域に設けている。しかし、これに限らず、発光素子１は、ｐ電極層５０を、間隙部Ｇを除き、ｐ型半導体層２０の表面において複数の柱体で取り囲む所定領域の外側領域の全てに設けてもよい。また、発光素子１は、ｐ電極層５０を、間隙部Ｇを除き、ｐ型半導体層２０の表面の全てに設けてもよい。つまり、発光素子１は、ｐ電極層５０を、ｐ型半導体層２０の表面において、柱体１１，１２，１３，１４，１５，１６を設けた部分、および、間隙部Ｇ以外の全ての表面に設けてもよい。これにより、柱体が形成された部分、および、間隙部Ｇ以外の素子表面から妨害光が放射されるのをより確実に抑制することができる。
【０１０９】
また、前記した本実施形態では、ｐ電極層５０は、６つの領域に分割された各領域が複数の柱体１１，１２，１３，１４，１５，１６のそれぞれに対応するように設けられているものとした。しかしながら、ｐ電極層５０は６分割でなくてもよく、これより多い、あるいは少ない領域としてもよい。また、分割した各領域は、光線の傾斜方向の制御ができるものであれば、複数の柱体のそれぞれに対応していない形態であってもよい。
【０１１０】
また、発光素子１は、ＬＥＤ素子のような注入型のＥＬ素子に限らず、有機ＥＬ素子や無機ＥＬ素子のような真性ＥＬ素子であってもよい。
さらに、前記した発光素子１は図１に示すように、柱体が、断面円形状かつ円柱状に形成されていたが、これに限らず、断面多角形状かつ多角柱状であってもよい。また、すべての柱体の直径は必ずしも等しくなくてもよい。
【０１１１】
なお、前記した発光素子１は、最も好ましい例として柱体をｐ型半導体層２０の表面に６本形成したが、この他に、柱体をｐ型半導体層２０の表面に３本形成しても構わない。３本の柱体の配置は図２（ａ）の角度αが１２０度となるようにすることが好ましい。
【０１１２】
また、発光素子１は、光線の形成と放射方向の制御を必要とするデバイス一般にも応用することが可能であり、例えばプロジェクター用光源、空間光インターコネクションに用いる接続器、拡散板を必要としない照明用光源等にも利用することができる。
【０１１３】
［発光素子の応用例］
本実施形態の発光素子１を基板上に多数並べることにより、ＩＰ方式のディスプレイであるＩＰ立体ディスプレイを提供することが可能である。
一例として、図７に、第１の実施形態の発光素子１を基板７０上に多数並べたＩＰ立体ディスプレイ１００を示す。なお、図７において、便宜上、ｐ電極層５０は１枚の層として図示しているが、実際は、前述のとおり、複数の領域に異なる値の電流を流せるように、分割して設けられている。
【０１１４】
＜ＩＰ立体ディスプレイの駆動方法＞
図７に示す例では、ＩＰ立体ディスプレイ１００は、基板７０上に３行×３列の合計９個の発光素子１を画素として配置している。ＩＰ立体ディスプレイ１００は、図７に示すように、基板７０上に、列ごとにｎ電極層６０と発光素子層８０とが形成されている。それぞれの発光素子層８０の表面には、画素位置ごとに複数の柱体が形成されている。ここでは、基板７０上に合計９個の発光素子１を画素として配置したので、ストライプ状の１つの発光素子層８０上に画素位置ごとに合計３組の複数の柱体が形成されている。また、３本のストライプ状のそれぞれの発光素子層８０のｐ型半導体層２０の表面に、行ごとに発光素子層８０およびｎ電極層６０と直交するようにストライプ状にｐ電極層５０が形成されている。ここでは、図示を省略するが、ｐ電極層５０（５０ａ，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆ）の表面には、図示しないパッド電極が形成されており、ストライプ状のｎ電極層６０の端部には、図示しないパッド電極が形成されているものとする。
なお、ＩＰ立体ディスプレイ１００を、前記した製造方法の一例により製造した場合、３本のストライプ状の発光素子層８０およびｎ電極層６０を１本ずつ列ごとに分離する際には、適宜エッチング等を実施すればよい。
【０１１５】
ここで、図７に示すＩＰ立体ディスプレイ１００において、行ごとに形成したｐ電極層５０を奥側から手前側に向かって順に、ｐ−１，ｐ−２，ｐ−３とし、列ごとに形成したｎ電極層６０を左側から右側に向かって順に、ｎ−１，ｎ−２，ｎ−３とする。ＩＰ立体ディスプレイ１００は、ｐ−１，ｐ−２，ｐ−３に対して、図示しないパッド電極（図１参照）を介して＋Ｖの電圧パルスを順次印加し、ｎ−１，ｎ−２，ｎ−３に対しては、発光させる画素位置に応じて、図示しないパッド電極を介して０か−Ｖの電圧パルスを印加することで、画素位置ごとにＯＮ／ＯＦＦを切り替えることができる。
例えば、最も左奥（１行目×１列目）の画素だけを発光させる場合、ＩＰ立体ディスプレイ１００は、ｐ−１に＋Ｖの電圧パルス、ｎ−１に−Ｖの電圧パルスを印加し、ｐ−２，ｐ−３，ｎ−２およびｎ−３は接地電位とすればよい。また、ｐ電極層５０を分割した複数の領域に異なる値の電流を流し、光線を傾斜させてもよい。
このように、本実施形態の発光素子１を基板上に複数並べてＩＰ立体ディスプレイ１００を構成することで、パッシブマトリクス駆動が可能となるので、ＩＰ立体ディスプレイ１００の低消費電力化、低コスト化等を実現できる。
【符号の説明】
【０１１６】
１  発光素子
１０      柱体
１１，１２，１３，１４，１５，１６      柱体
１１ａ，１２ａ，１３ａ，１４ａ，１５ａ，１６ａ      射出面
２０      ｐ型半導体層
３０      発光層
４０      ｎ型半導体層
５０      ｐ電極層
６０      ｎ電極層
７０      基板
８０      発光素子層
９０      バッファ層
１００    ＩＰ立体ディスプレイ
【図１】
2015072970.tif 000003
【図２】
2015072970.tif 000004
【図３】
2015072970.tif 000005
【図４】
2015072970.tif 000006
【図５】
2015072970.tif 000007
【図７】
2015072970.tif 000008
【図６】
2015072970.tif 000009