(57)【要約】【課題】特性の高い半導体デバイスの酸化物半導体膜を形成するのに好適な酸化物焼結体、かかる酸化物焼結体を用いて形成された酸化物半導体膜を含む半導体デバイスを提供する。【解決手段】酸化物焼結体は、インジウムと、タングステンと、亜鉛およびスズの少なくとも１つと、を含む酸化物焼結体であって、結晶相として、タングステンと、亜鉛およびスズの少なくとも１つと、を含む複酸化物結晶相を含む。半導体デバイス１０は、酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜１４を含む。【選択図】図１
2015107907.tif 000002
【特許請求の範囲】
【請求項１】
インジウムと、タングステンと、亜鉛およびスズの少なくとも１つと、を含む酸化物焼結体であって、
結晶相として、タングステンと、亜鉛およびスズの少なくとも１つと、を含む複酸化物結晶相を含む酸化物焼結体。
【請求項２】
結晶相として、さらにビックスバイト型相を含む請求項１に記載の酸化物焼結体。
【請求項３】
酸化物焼結体のある断面における前記断面の面積に対する前記複酸化物結晶相および前記ビックスバイト型相の合計の面積の占有率であるダブル相占有率が９５％以上１００％以下である請求項２に記載の酸化物焼結体。
【請求項４】
酸化物焼結体のある断面における前記断面の面積に対する前記複酸化物結晶相の面積の占有率である複酸化物結晶相占有率が０％より大きく５０％以下である請求項１から請求項３のいずれか１項に記載の酸化物焼結体。
【請求項５】
前記複酸化物結晶相は、ＺｎＷＯ4型相、Ｚｎ2Ｗ3Ｏ8型相、ＷＳｎＯ4型相、ＷＳｎ2Ｏ5型相、およびＷＳｎ3Ｏ6型相からなる群より選ばれる少なくとも１種の結晶相を含む請求項１から請求項４のいずれか１項に記載の酸化物焼結体。
【請求項６】
酸化物焼結体に含まれるすべての金属元素およびシリコンに対するタングステンの含有率が０．５原子％以上２０原子％以下である請求項１から請求項５のいずれか１項に記載の酸化物焼結体。
【請求項７】
酸化物焼結体に含まれるすべての金属元素およびシリコンに対する、アルミニウム、チタン、クロム、ガリウム、ハフニウム、ジルコニウム、シリコン、モリブデン、バナジウム、ニオブ、タンタル、およびビスマスからなる群より選ばれる少なくとも１種の元素の含有率が０．１原子以上１０原子％以下である請求項１から請求項６のいずれか１項に記載の酸化物焼結体。
【請求項８】
請求項１に記載の酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜を含む半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体膜をスパッタ法で形成するためのターゲットとして好適に用いられる酸化物焼結体およびその酸化物焼結体を用いて形成した酸化物半導体膜を含む半導体デバイスに関する。
【背景技術】
【０００２】
液晶表示装置、薄膜ＥＬ（エレクトロルミネッセンス）表示装置、有機ＥＬ表示装置などにおいて、半導体デバイスであるＴＦＴ（薄膜トランジスタ）のチャネル層として機能する半導体膜として、従来では主として非晶質シリコン膜が使用されてきた。
【０００３】
しかし、近年では、そのような半導体膜として、Ｉｎ−Ｇａ−Ｚｎ系複合酸化物（以下、ＩＧＺＯともいう）を主成分とする酸化物半導体膜が、非晶質シリコン膜に比べてキャリアの移動度が大きいという利点から注目されている。
【０００４】
たとえば、特開２００８−１９９００５号公報（特許文献１）は、かかるＩＧＺＯを主成分とする酸化物半導体膜が、ターゲットを使用するスパッタ法によって形成されることを開示する。
【０００５】
また、特開２００４−０９１２６５号公報（特許文献２）は、酸化物半導体膜をスパッタ法などにより形成する際に好適に用いられる材料として、主としてインジウムからなりタングステンを含む酸化物焼結体を開示する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１９９００５号公報
【特許文献２】特開２００４−０９１２６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特開２００８−１９９００５号公報（特許文献１）に開示するＩＧＺＯを主成分とする酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴ（薄膜トランジスタ）には、市場価格が高い金属ガリウムを原料とする酸化ガリウムを原料として用いているため、製造コストが高いという問題点があった。
【０００８】
また、特開２００４−０９１２６５号公報（特許文献２）に開示する主としてインジウムからなりタングステンを含む酸化物焼結体を用いて作製した酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴには、ＯＦＦ電流が１×１０-11Ａ程度と高く、駆動電圧を７０Ｖ程度に高くしないとＯＦＦ電流に対するＯＮ電流の比を十分に大きくすることができないという問題点があった。
【０００９】
本発明は、上記問題点を解決し、特性の高い半導体デバイスの酸化物半導体膜を形成するのに好適な酸化物焼結体、かかる酸化物焼結体を用いて形成された酸化物半導体膜を含む半導体デバイスを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、ある局面に従えば、インジウムと、タングステンと、亜鉛およびスズの少なくとも１つと、を含む酸化物焼結体であって、結晶相として、タングステンと、亜鉛およびスズの少なくとも１つと、を含む複酸化物結晶相を含む酸化物焼結体である。
【００１１】
また、本発明は、別の局面に従えば、上記の局面に従う酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜を含む半導体デバイスである。
【発明の効果】
【００１２】
本発明は、特性の高い半導体デバイスの酸化物半導体膜を形成するのに好適な酸化物焼結体、かかる酸化物焼結体を用いて形成された酸化物半導体膜を含む半導体デバイスを提供できる。
【図面の簡単な説明】
【００１３】
【図１】本発明にかかる半導体デバイスの一例を示す概略図である。ここで、（Ａ）は概略平面図を示し、（Ｂ）はＩＢ−ＩＢにおける概略断面図を示すものである。
【図２】本発明にかかる半導体デバイスの製造方法の一例を示す概略断面図である。
【発明を実施するための形態】
【００１４】
＜本発明の実施形態の説明＞
本発明のある実施形態である酸化物焼結体は、インジウムと、タングステンと、亜鉛およびスズの少なくとも１つと、を含む酸化物焼結体であって、結晶相として、タングステンと、亜鉛およびスズの少なくとも１つと、を含む複酸化物結晶相を含む。本実施形態の酸化物焼結体は、結晶相としてタングステンと亜鉛およびスズの少なくとも１つとを含む複酸化物結晶相を含むため、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴ（薄膜トランジスタ）について、そのＯＦＦ電流を低下させることができるとともに、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くすることができる。また、酸化物焼結体の熱伝導率を高くすることができる。
【００１５】
本実施形態の酸化物焼結体においては、結晶相としてさらにビックスバイト型相を含むことができる。これにより、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴについて、そのＯＦＦ電流を低下させることができるとともに、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くすることができる。また、酸化物焼結体の熱伝導率を高くすることができる。
【００１６】
本実施形態の酸化物焼結体が結晶相としてタングステンと亜鉛およびスズの少なくとも１つとを含む複酸化物結晶相およびビックスバイト型相を含む場合において、酸化物焼結体のある断面におけるその断面の面積に対する複酸化物結晶相およびビックスバイト型相の合計の面積の占有率であるダブル相占有率を、９５％以上１００％以下とすることができる。これにより、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴについて、そのＯＦＦ電流を低下させ、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くすることができるとともに、その特性の主面内のばらつきを低減することができる。また、酸化物焼結体の熱伝導率を高くすることができる。
【００１７】
本実施形態の酸化物焼結体において、酸化物焼結体のある断面におけるその断面の面積に対するタングステンと亜鉛およびスズの少なくとも１つとを含む複酸化物結晶相の面積の占有率である複酸化物結晶相占有率を、０％より大きく５０％以下とすることができる。これにより、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴについて、そのＯＦＦ電流を低下させ、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くすることができるとともに、その特性の主面内のばらつきを低減することができる。また、酸化物焼結体の熱伝導率を高くすることができる。
【００１８】
本実施形態の酸化物焼結体において、複酸化物結晶相は、ＺｎＷＯ4型相、Ｚｎ2Ｗ3Ｏ8型相、ＷＳｎＯ4型相、ＷＳｎ2Ｏ5型相、およびＷＳｎ3Ｏ6型相からなる群より選ばれる少なくとも１種の結晶相を含むことができる。これにより、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴについて、そのＯＦＦ電流を低下させることができるとともに、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くすることができる。また、酸化物焼結体の熱伝導率を高くすることができる。
【００１９】
本実施形態の酸化物焼結体において、酸化物焼結体に含まれるすべての金属元素およびシリコンに対するタングステンの含有率を、０．５原子％以上２０原子％以下とすることができる。これにより、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴについて、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くすることができる。また、酸化物半導体膜の成膜速度を大きくすることができる。
【００２０】
本実施形態の酸化物焼結体において、酸化物焼結体に含まれるすべての金属元素およびシリコンに対する、アルミニウム、チタン、クロム、ガリウム、ハフニウム、ジルコニウム、シリコン、モリブデン、バナジウム、ニオブ、タンタル、およびビスマスからなる群より選ばれる少なくとも１種の元素の含有率を０．１原子％以上１０原子％以下とすることができる。これにより、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴについて、そのＯＦＦ電流を低下させることができるとともに、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くすることができる。
【００２１】
本発明の別の実施形態である半導体デバイスは、上記実施形態の酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜を含む半導体デバイスである。本実施形態の半導体デバイスは、上記実施形態の酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜を含むため、高い特性を有する。
【００２２】
＜本発明の実施形態の詳細＞
［実施形態１：酸化物焼結体］
本発明のある実施形態である酸化物焼結体は、インジウムと、タングステンと、亜鉛およびスズの少なくとも１つと、を含む酸化物焼結体であって、結晶相として、タングステンと、亜鉛およびスズの少なくとも１つと、を含む複酸化物結晶相を含む。本実施形態の酸化物焼結体は、結晶相としてタングステンと亜鉛およびスズの少なくとも１つとを含む複酸化物結晶相を含むため、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴ（薄膜トランジスタ）について、そのＯＦＦ電流を低下させることができるとともに、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くすることができる。また、酸化物焼結体の熱伝導率を高くすることができる。
【００２３】
（Ｉｎと、Ｗと、ＺｎおよびＳｎの少なくとも１つと、の含有）
本実施形態の酸化物焼結体は、それを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴ（薄膜トランジスタ）について、そのＯＦＦ電流を低下させ、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くするとともに、酸化物焼結体の熱伝導率を高くする観点から、Ｉｎ（インジウム）と、Ｗ（タングステン）と、Ｚｎ（亜鉛）およびＳｎ（スズ）の少なくとも１つと、を含み、Ｉｎを主成分とすることが好ましい。ここで、主成分とは、本実施形態の酸化物焼結体に含まれる金属元素およびＳｉ（シリコン）に対してＩｎの含有率が５０原子％以上であることをいう。
【００２４】
（複酸化物結晶相）
本実施形態の酸化物焼結体は、それを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴ（薄膜トランジスタ）について、そのＯＦＦ電流を低下させ、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くするとともに、酸化物焼結体の熱伝導率を高くする観点から、結晶相としてタングステンと亜鉛およびスズの少なくとも１つとを含む複酸化物結晶相を含む。
【００２５】
複酸化物結晶相は、それを含む酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴ（薄膜トランジスタ）について、そのＯＦＦ電流を低下させ、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くするとともに、酸化物焼結体の熱伝導率を高くする観点から、ＺｎＷＯ4型相、Ｚｎ2Ｗ3Ｏ8型相、ＷＳｎＯ4型相、ＷＳｎ2Ｏ5型相、およびＷＳｎ3Ｏ6型相からなる群より選ばれる少なくとも１種の結晶相を含むことが好ましい。かかる複酸化物結晶相は、Ｘ線回折測定により同定される。
【００２６】
ＺｎＷＯ4型相は、ＺｎＷＯ4相、ＺｎＷＯ4相の一部にＩｎ、ＷおよびＺｎ以外の金属元素およびＳｉの少なくとも１つが含まれる相、およびこれらの相において酸素が一部欠損しているもしくは過剰である相であって、ＺｎＷＯ4相と同じ結晶構造を有する相の総称をいう。Ｚｎ2Ｗ3Ｏ8型相は、Ｚｎ2Ｗ3Ｏ8相、Ｚｎ2Ｗ3Ｏ8相の一部にＩｎ、ＷおよびＺｎ以外の金属元素およびＳｉの少なくとも１つが含まれる相、およびこれらの相において酸素が一部欠損しているもしくは過剰である相であって、Ｚｎ2Ｗ3Ｏ8相と同じ結晶構造を有する相の総称をいう。ＷＳｎＯ4型相は、ＷＳｎＯ4相、ＷＳｎＯ4相の一部にＩｎ、ＷおよびＳｎ以外の金属元素およびＳｉの少なくとも１つが含まれる相、およびこれらの相において酸素が一部欠損しているもしくは過剰である相であって、ＷＳｎＯ4相と同じ結晶構造を有する相の総称をいう。ＷＳｎ2Ｏ5型相は、ＷＳｎ2Ｏ5相、ＷＳｎ2Ｏ5相の一部にＩｎ、ＷおよびＳｎ以外の金属元素およびＳｉの少なくとも１つが含まれる相、およびこれらの相において酸素が一部欠損しているもしくは過剰である相であって、ＷＳｎ2Ｏ5相と同じ結晶構造を有する相の総称をいう。ＷＳｎ3Ｏ6型相は、ＷＳｎ3Ｏ6相、ＷＳｎ3Ｏ6相の一部にＩｎ、ＷおよびＳｎ以外の金属元素およびＳｉの少なくとも１つが含まれる相、およびこれらの相において酸素が一部欠損しているもしくは過剰である相であって、ＷＳｎ3Ｏ6相と同じ結晶構造を有する相の総称をいう。これらの複酸化物結晶相は、１つ存在していても複数存在していてもよい。
【００２７】
ここで、ＺｎＷＯ4相は、空間群Ｐ１２／ｃ１（１３）にて表される結晶構造を有し、ＪＣＰＤＳカードの０１−０８８−０２５１に規定される結晶構造を有するタングステン酸亜鉛化合物結晶相である。Ｚｎ2Ｗ3Ｏ8相は、空間群Ｐ６３ｍｃ（１８６）にて表される結晶構造を有し、C. R. Seances Acad. Sci. (Ser. C), 1970, pp271-136に開示されているタングステン酸亜鉛化合物結晶相である。ＷＳｎＯ4結晶相は、空間群Ｐｎｎａ（５２）にて表される結晶構造を有し、ＪＣＰＤＳカードの０１−０７０−１０４９に規定される結晶構造を有するタングステン酸スズ化合物結晶相である。ＷＳｎ2Ｏ5相は、空間群Ｐ１２１／ｃ１（１４）にて表される結晶構造を有し、Inorg. Chem., (2007), 46, pp7005-7011に開示されているタングステン酸スズ化合物結晶相である。ＷＳｎ3Ｏ6相は、空間群Ｃ１２／ｃ１（１５）にて表される結晶構造を有し、Inorg. Chem., (2007), 46, pp7005-7011に開示されているタングステン酸スズ化合物結晶相である。
【００２８】
また、ＺｎＷＯ4相、Ｚｎ2Ｗ3Ｏ8相、ＷＳｎＯ4相、ＷＳｎ2Ｏ5相、およびＷＳｎ3Ｏ6相のいずれかの相の一部にこれらの複酸化物結晶相を構成する以外の金属元素およびＳｉの少なくとも１つが含まれる相とは、ＺｎＷＯ4相、Ｚｎ2Ｗ3Ｏ8相、ＷＳｎＯ4相、ＷＳｎ2Ｏ5相、およびＷＳｎ3Ｏ6相のいずれかの相の一部にこれらの複酸化物結晶相を構成する以外の金属元素およびＳｉの少なくとも１つが固溶した結晶構造であってもよく、たとえば、上記複酸化物結晶相を構成する以外の金属元素およびＳｉの少なくとも１つが、ＺｎＷＯ4相、Ｚｎ2Ｗ3Ｏ8相、ＷＳｎＯ4相、ＷＳｎ2Ｏ5相、およびＷＳｎ3Ｏ6相のいずれかの相のＷサイト、および／またはＺｎサイトもしくはＳｎサイトの一部に固溶置換していてもよく、ＺｎＷＯ4相、Ｚｎ2Ｗ3Ｏ8相、ＷＳｎＯ4相、ＷＳｎ2Ｏ5相、およびＷＳｎ3Ｏ6相のいずれかの相の結晶格子間に侵入していてもよい。
【００２９】
（ビックスバイト型相）
本実施形態の酸化物焼結体においては、それを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴについて、そのＯＦＦ電流を低下させ、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くするとともに、酸化物焼結体の熱伝導率を高くする観点から、結晶相としてさらにビックスバイト型相を含むことが好ましい。
【００３０】
ビックスバイト型相は、ビックスバイト相、ならびにビックスバイト相の一部にＩｎおよびＷ以外の金属元素およびＳｉの少なくとも１つが含まれる相であって、ビックスバイト相と同じ結晶構造を有するものの総称をいう。ビックスバイト型相は、Ｘ線回折測定により、同定される。ここで、ビックスバイト相は、酸化インジウム（Ｉｎ2Ｏ3）の結晶相のひとつであり、ＪＣＰＤＳカードの６−０４１６に規定される結晶構造をいい、希土類酸化物Ｃ型相（またはＣ−希土構造相）とも呼ばれる。また、ビックスバイト相の一部にＩｎおよびＷ以外の金属元素およびＳｉの少なくとも１つが含まれる相は、ビックスバイト相の一部にＩｎおよびＷ以外の金属元素およびＳｉの少なくとも１つが固溶した結晶構造であってもよい。
【００３１】
（複酸化物結晶相占有率）
本実施形態の酸化物焼結体において、それを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴ（薄膜トランジスタ）について、そのＯＦＦ電流を低下させ、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くするとともに、酸化物焼結体の熱伝導率を高くする観点から、酸化物焼結体のある断面におけるその断面の面積に対するタングステンと亜鉛およびスズの少なくとも１つとを含む複酸化物結晶相の面積の占有率である複酸化物結晶相占有率は、０％より大きく５０％以下が好ましく、０．５％以上３０％以下がより好ましく、０．５％以上１５％以下がさらに好ましい。
【００３２】
かかる複酸化物結晶相占有率は、以下のようにして算出する。まず、エネルギー分散型ケイ光Ｘ線分析計を付帯する走査型二次電子顕微鏡（ＳＥＭ−ＥＤＸ）を用いて、鏡面仕上げ加工をした酸化物焼結体の断面をＳＥＭで観察し、各相の組成をＥＤＸで分析する。各相の結晶構造をＸ線回折測定のθ−２θ法により同定する。Ｘ線回折測定により同定された各相は、金属元素の組成の比率が異なる。酸化物焼結体の相間の金属元素の組成の比率の違いは、上記ＥＤＸで分析された相間の組成の比率の違いと傾向が一致する。たとえば、Ｘ線回折測定において、Ｉｎ2Ｏ3相とＷＳｎ2Ｏ5相とＷＳｎ3Ｏ6相が同定された場合、ＥＤＸでの分析では、Ｉｎ2Ｏ3相ではＩｎ比率（たとえばＩｎ／（Ｉｎ＋Ｗ＋Ｓｎ））が高くなり、ＷＳｎ2Ｏ5相およびＷＳｎ3Ｏ6相では、Ｗ比率（たとえばＷ／（Ｉｎ＋Ｗ＋Ｓｎ））および／またはＳｎの比率（たとえばＳｎ／（Ｉｎ＋Ｗ＋Ｓｎ））が高くなる。ＳＥＭ−ＥＤＸにて各焼結粉末の金属比率を求め、Ｉｎ比率の高い領域をＩｎ2Ｏ3相と判断し、Ｗ比率および／またはＳｎ比率が高くなる領域をＷＳｎ2Ｏ5相およびＷＳｎ3Ｏ6相と判断することができる。
【００３３】
（複酸化物結晶相およびビックスバイト型相のダブル相占有率）
本実施形態の酸化物焼結体が結晶相として複酸化物結晶相およびビックスバイト型相を含む場合において、酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴについて、そのＯＦＦ電流を低下させ、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くし、その特性の主面内のばらつきを低減するとともに、酸化物焼結体の熱伝導率を高くする観点から、酸化物焼結体のある断面におけるその断面の面積に対する複酸化物結晶相およびビックスバイト型相の合計の面積の占有率であるダブル相占有率は、９５％以上１００％以下が好ましく、９８％以上１００％以下がより好ましい。
【００３４】
ここで、酸化物焼結体のビックスバイト型相の面積の占有率は、酸化物焼結体の断面の面積に対する複酸化物結晶相の面積の占有率である複酸化物結晶相占有率と同様の方法で算出されることから、断面の面積に対する複酸化物結晶相およびビックスバイト型相の合計の面積の占有率であるダブル相占有率は、酸化物焼結体の断面の面積に対する複酸化物結晶相の面積の占有率である複酸化物結晶相占有率と同様の方法で算出される。
【００３５】
（タングステン含有率）
本実施形態の酸化物焼結体において、それを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴについて、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くするとともに、酸化物半導体膜の成膜速度を大きくする観点から、酸化物焼結体に含まれるすべての金属元素およびＳｉに対するタングステンの含有率は、０．５原子％以上２０原子％以下が好ましく、０．５原子％以上１０原子％以下がより好ましく、７原子％以上１０原子％以下がさらに好ましい。
【００３６】
ここで、酸化物焼結体中のＷなどの金属元素またはＳｉの含有量は、ＩＣＰ（誘導結合プラズマ）質量分析により測定される。タングステン含有率は、酸化物焼結体中のすべての金属元素およびＳｉの合計含有量に対するＷの含有量の百分率である。
【００３７】
（金属元素およびＳｉの含有率）
本実施形態の酸化物焼結体において、それを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴについて、そのＯＦＦ電流を低下させるとともに、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くする観点から、酸化物焼結体に含まれるすべての金属元素およびＳｉ（シリコン）に対する、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｇａ（ガリウム）、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、Ｓｉ（シリコン）、Ｍｏ（モリブデン）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、Ｔａ（タンタル）、およびＢｉ（ビスマス）からなる群より選ばれる少なくとも１種の元素の含有率は、０．１原子以上１０原子％以下が好ましく、０．１原子％以上５原子％以下がより好ましく、０．１原子％以上１原子％以下がさらに好ましい。
【００３８】
ここで、Ａｌ、Ｔｉ、Ｃｒ、Ｇａ、Ｈｆ、Ｓｉ、Ｖ、およびＮｂの少なくとも１種類の元素の含有率が０．１原子％以上のとき、その酸化物焼結体を用いて得られる酸化物半導体を含む半導体デバイスのＯＦＦ電流が低くなる効果があるが、かかる元素の含有率が１０原子％より大きくなると、半導体デバイスのＯＮ電流が低くなる傾向がある。
【００３９】
また、Ｚｒ、Ｍｏ、Ｔａ、およびＢｉの少なくとも１種の元素の含有率が０．１原子％以上のとき、その酸化物焼結体を用いて得られる酸化物半導体を含む半導体デバイスのＯＮ電流が高くなる効果があるが、かかる元素の含有率が１０原子％より大きくなると、半導体デバイスのＯＦＦ電流が高くなる傾向がある。
【００４０】
本実施形態に係る酸化物焼結体を用いて形成される酸化物半導体膜は、半導体デバイスの半導体層として用いられるため、透明導電膜として望まれるよりも電気抵抗率が高いことが望ましい。具体的には、本実施形態に係る酸化物焼結体を用いて形成される酸化物半導体膜は、電気抵抗率が１×１０-4Ωｃｍ以上であることが好ましい。このために、酸化物焼結体に含まれ得るＳｉの含有率は、Ｓｉ／Ｉｎ原子数比で０．００７より小さいことが好ましく、また、酸化物焼結体に含まれ得るＴｉの含有率は、Ｔｉ／Ｉｎ原子数比で０．００４より小さいことが好ましい。
【００４１】
酸化物半導体膜の電気抵抗率は、四端子法によって測定される。電極材としてＭｏ電極をスパッタリング法により形成し、外側の電極同士に−４０Ｖから＋４０Ｖまでの電圧を掃印し、電流を流しながら、内側の電極間の電圧を測定して、電気抵抗値を算出する。
【００４２】
（酸化物焼結体の製造方法）
本実施形態の酸化物焼結体の製造方法は、特に制限はないが、効率よく製造する観点から、原料粉末の混合物を調製する工程と、混合物を仮焼する工程と、仮焼粉末を成形する工程と、成形体を焼結する工程と、を含む。
【００４３】
１．原料粉末を準備する工程
酸化物焼結体の原料粉末として、酸化インジウム粉末（たとえばＩｎ2Ｏ3粉末）、酸化タングステン粉末（たとえばＷＯ3粉末）、酸化亜鉛粉末（たとえばＺｎＯ粉末）、酸化スズ粉末（たとえば、ＳｎＯ2粉末）など、酸化物焼結体を構成する金属元素およびＳｉの酸化物粉末を準備する。なお、酸化タングステン粉末としてはＷＯ2.72粉末、ＷＯ2.0粉末で表されるような、ＷＯ3粉末に比べて酸素が欠損した化学組成を有する粉末を原料として用いることが、高い熱伝導率を得る上でより望ましい。原料粉末の純度は、酸化物焼結体への意図しない金属元素およびＳｉの混入を防止し安定した物性を得る観点から、９９．９質量％以上の高純度であることが好ましい。
【００４４】
２．原料粉末の一次混合物を調製する工程
まず、上記原料粉末の内、ＷＯ2.72粉末またはＷＯ2.0粉末、ＺｎＯ粉末、ＳｎＯ2粉末などの酸化物粉末である原料粉末を、粉砕混合する。このとき、酸化物焼結体の結晶相として、ＺｎＷＯ4型相を得たい場合は原料粉末としてＷＯ2.72粉末またはＷＯ2.0粉末とＺｎＯ粉末とをモル比で１：１の割合で、Ｚｎ2Ｗ3Ｏ8型相を得たい場合は原料粉末としてＷＯ2.72粉末またはＷＯ2.0粉末とＺｎＯ粉末とをモル比で３：２の割合で、ＷＳｎＯ4型相を得たい場合は原料粉末としてＷＯ2.72粉末またはＷＯ2.0粉末とＳｎＯ2粉末とをモル比で１：１の割合で、ＷＳｎ2Ｏ5型相を得たい場合は原料粉末としてＷＯ2.72粉末またはＷＯ2.0粉末とＳｎＯ2粉末とをモル比で１：２の割合で、ＷＳｎ3Ｏ6型相を得たい場合は原料粉末としてＷＯ2.72粉末またはＷＯ2.0粉末とＳｎＯ2粉末とをモル比で１：３の割合で混合する。原料粉末を粉砕混合する方法には、特に制限はなく、乾式および湿式のいずれの方式であってもよく、具体的には、ボールミル、遊星ボールミル、ビーズミルなどを用いて粉砕混合される。このようにして、原料粉末の一次混合物が得られる。ここで、湿式の粉砕混合方式を用いて得られた混合物の乾燥には、自然乾燥やスプレードライヤなどの乾燥方怯が好ましく用いられ得る。
【００４５】
３．一次混合物を仮焼する工程
次に、得られた一次混合物を仮焼する。一次混合物の仮焼温度は、特に制限はないが、仮焼物の粒径が大きくなりすぎて焼結密度が低下することがないように１２００℃未満であることが望ましく、仮焼物として結晶相であるＺｎＷＯ4型相、Ｚｎ2Ｗ3Ｏ8型相、ＷＳｎＯ4型相、ＷＳｎ2Ｏ5型相、および／またはＷＳｎ3Ｏ6型相を得るためには５００℃以上であることが望ましい。このため、５００℃以上１０００℃未満であることが好ましく、５５０℃以上９００℃以下がより好ましい。このようにして、結晶相であるＺｎＷＯ4型相、Ｚｎ2Ｗ3Ｏ8型相、ＷＳｎＯ4型相、ＷＳｎ2Ｏ5型相、および／またはＷＳｎ3Ｏ6型相を含む仮焼物が得られる。仮焼雰囲気は、大気雰囲気もしくは酸素を２５体積％以上含む酸素−窒素混合雰囲気が好適である。
【００４６】
４．原料粉末の二次混合物を調製する工程
次に、得られた仮焼物と、上記原料粉末の内のＩｎ2Ｏ3粉末とを、上記と同様の粉砕混合する方法により、粉砕混合する。このようにして、原料粉末の二次混合物が得られる。
【００４７】
５．二次混合物を成形する工程
次に、得られた二次混合物を成形する。二次混合物を成形する方法は、特に制限はないが、焼結密度を高くする点から、一軸プレス法、ＣＩＰ（冷間静水圧処理）法、キャスティング法などが好ましい。このようにして、成形体が得られる。
【００４８】
６．成形体を焼結する工程
次に、得られた成形体を焼結する。成形体の焼結温度は、特に制限はないが、焼結密度（理論密度に対する実際の焼結密度の百分率をいう。）を９０％以上として熱伝導率を高くする点から、１０００℃以上１５００℃以下が好ましく、１０５０℃以上１２００℃以下がより好ましい。また、焼結雰囲気は、特に制限はないが、酸化物焼結体の構成結晶の粒径が大きくなることを防いでクラックの発生を防止する点および熱伝導率が高くなる点から、大気圧−大気雰囲気、酸素雰囲気、窒素−酸素混合雰囲気などが好ましく、大気圧−大気雰囲気が特に好ましい。このようにして、本実施形態の酸化物焼結体が得られる。
【００４９】
［実施形態２：半導体デバイス］
図１を参照して、本発明の別の実施形態である半導体デバイス１０は、実施形態１の酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜１４を含む。本実施形態の半導体デバイスは、上記実施形態の酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜を含むため、高い特性を有する。
【００５０】
本実施形態の半導体デバイス１０は、特に限定はされないが、たとえば、実施形態１の酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜１４をチャネル層として含む半導体デバイスであるＴＦＴ（薄膜トランジスタ）である。本実施形態の半導体デバイス１０の一例であるＴＦＴは、上記実施形態の酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜１４をチャネル層として含むため、そのＯＦＦ電流が低くなるとともに、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比が高くなる。
【００５１】
本実施形態の半導体デバイス１０であるＴＦＴは、より具体的には、図１に示すように、基板１１と、基板１１上に配置されたゲート電極１２と、ゲート電極１２上に絶縁層として配置されたゲート絶縁膜１３と、ゲート絶縁膜１３上にチャネル層として配置された酸化物半導体膜１４と、酸化物半導体膜１４上に互いに接触しないように配置されたソース電極１５およびドレイン電極１６と、を含む。
【００５２】
（半導体デバイスの製造方法）
図２を参照して、本実施形態の半導体デバイス１０の製造方法は、特に制限はないが、効率よく高特性の半導体デバイスを製造する観点から、基板１１上にゲート電極１２を形成する工程（図２（Ａ））、ゲート電極１２上に絶縁層としてゲート絶縁膜１３を形成する工程（図２（Ｂ））と、ゲート絶縁膜１３上にチャネル層として酸化物半導体膜１４を形成する工程（図２（Ｃ））と、酸化物半導体膜１４上にソース電極１５およびドレイン電極１６を互いに接触しないように形成する工程（図２（Ｄ））と、を含むことが好ましい。
【００５３】
１．ゲート電極を形成する工程
図２（Ａ）を参照して、基板１１上にゲート電極１２を形成する。基板１１は、特に制限はないが、透明性、価格安定性、および表面平滑性を高くする点から、石英ガラス基板、無アルカリガラス基板、アルカリガラス基板などが好ましい。ゲート電極１２は、特に制限はないが、耐酸化性が高くかつ電気抵抗が低い点から、Ｍｏ電極、Ｔｉ電極、Ｗ電極、Ａｌ電極、Ｃｕ電極などが好ましい。ゲート電極１２の形成方法は、特に制限はないが、基板の主面上に大面積で均一に形成できる点から、真空蒸着法、スパッタ法などが好ましい。
【００５４】
２．ゲート絶縁膜を形成する工程
図２（Ｂ）を参照して、ゲート電極１２上に絶縁層としてゲート絶縁膜１３を形成する。ゲート絶縁膜１３は、特に制限はないが、絶縁性が高い点から、ＳｉＯx膜、ＳｉＮx膜などが好ましい。ゲート絶縁膜１３の形成方法は、特に制限はないが、ゲート電極が形成された基板の主面上に大面積で均一に形成できる点および絶縁性を確保する点から、プラズマＣＶＤ（化学気相堆積）法などが好ましい。
【００５５】
３．酸化物半導体膜を形成する工程
図２（Ｃ）を参照して、ゲート絶縁膜１３上にチャネル層として酸化物半導体膜１４を形成する。酸化物半導体膜１４は、特性の高い半導体デバイス１０を製造する観点から、実施形態１の酸化物焼結体をターゲットとして用いてスパッタ法により形成する。ここで、スパッタ法とは、成膜室内に、ターゲットと基板とを対向させて配置し、ターゲットに電圧を印加して、希ガスイオンでターゲットの表面をスパッタリングすることにより、ターゲットからターゲットを構成する原子を放出させて基板（上記のゲート電極およびゲート絶縁膜が形成された基板も含む。）上に堆積させることによりターゲットを構成する原子で構成される膜を形成する方法をいう。
【００５６】
４．ソース電極およびドレイン電極を形成する工程
図２（Ｄ）を参照して、酸化物半導体膜１４上にソース電極１５およびドレイン電極１６を互いに接触しないように形成する。ソース電極１５およびドレイン電極１６は、特に制限はないが、耐酸化性が高く、電気抵抗が低く、かつ酸化物半導体膜との接触電気抵抗が低い点から、Ｍｏ電極、Ｔｉ電極、Ｗ電極、Ａｌ電極、Ｃｕ電極などが好ましい。ソース電極１５およびドレイン電極１６を形成する方法は、特に制限はないが、酸化物半導体膜が形成された基板の主面上に大面積で均一に形成できる点から、真空蒸着法、スパッタ法などが好ましい。ソース電極１５およびドレイン電極１６を互いに接触しないように形成する方法は、特に制限はないが、酸化物半導体膜が形成された基板の主面上に大面積で均一なソース電極とドレイン電極のパターンを形成できる点から、フォトレジストを使ったエッチング法による形成が好ましい。
【実施例】
【００５７】
（実施例１〜実施例５）
１．粉末原料の準備
粒度が０．５μｍ〜１．２μｍで純度が９９．９質量％のＷＯ2.72粉末と、平均粒径が１．０μｍで純度が９９．９９質量％のＺｎＯ粉末と、平均粒径が１．０μｍで純度が９９．９９質量％のＩｎ2Ｏ3粉末と、を準備した。
【００５８】
２．原料粉末の一次混合物の調製
まず、ボールミルに、準備した原料粉末の内、ＷＯ2.72粉末とＺｎＯ粉末とを入れて、１８時間粉砕混合することにより原料粉末の一次混合物を調製した。ＷＯ2.72粉末とＺｎＯ粉末とのモル混合比をＷＯ2.7：ＺｎＯ＝１：１とした。上記の粉砕混合の際の分散媒としてエタノールを用いた。得られた原料粉末の一次混合物は大気中で乾燥させた。
【００５９】
３．一次混合物の仮焼
次に、得られた原料粉末の一次混合物を、アルミナ製坩堝に入れて、大気雰囲気中で８００℃の温度で８時間仮焼した。仮焼温度は結晶相が形成される温度であれば仮焼粉の粒径をなるべく小さくできる点から低い方が好ましい。このようにして、結晶相としてＺｎＷＯ4型相を含む仮焼物が得られた。
【００６０】
４．原料粉末の二次混合物の調製
次に、得られた仮焼物を、準備した原料粉末であるＩｎ2Ｏ3粉末とともにポットへ投入し、さらに１２時間粉砕混合ボールミルに入れて、１２時間粉砕混合することにより原料粉末の二次混合物を調製した。仮焼物とＩｎ2Ｏ3粉末との混合比率は、ＷＯ2.72粉末とＺｎＯ粉末とＩｎ2Ｏ3粉末とのモル混合比が表１の実施例１〜実施例５に示すような比になるようにした。上記の粉砕混合の際の分散媒としてエタノールを用いた。得られた混合粉末はスプレードライで乾燥させた。
【００６１】
５．二次混合物の成形
次に、得られた二次混合物を、プレスにより成形し、さらにＣＩＰにより室温（５℃〜３０℃）の静水中で１９０ＭＰａの圧力で加圧成形して、直径１００ｍｍで厚さ約９ｍｍの円板状の成形体を得た。
【００６２】
６．成形体の焼結
次に、得られた成形体を大気雰囲気中にて表１の実施例１〜実施例５に示す焼結温度で８時間焼結し、これによって酸化物焼結体が得られた。
【００６３】
７．酸化物焼結体の物性評価
得られた酸化物焼結体の結晶相の同定は、酸化物焼結体の一部からサンプルを採取して、粉末Ｘ線回折法よる結晶解析により行なった。Ｘ線としてはＣｕのＫα線を用いて、結晶相の同定を行った。酸化物焼結体に存在する結晶相を表１にまとめた。
【００６４】
得られた酸化物焼結体の上記断面における複酸化物結晶相およびビックスバイト型相であるＩｎ2Ｏ3型相は以下のようにして同定した。
【００６５】
酸化物焼結体の一部からサンプルを採取して、サンプルの表面を研磨して平滑にした。続いて、ＳＥＭ−ＥＤＸを用いて、サンプルの表面をＳＥＭで観察し、各結晶粒子の金属元素の組成比をＥＤＸで分析した。結晶粒子をそれらの結晶粒子の金属元素の組成比の傾向でグループ分けを行ったところ、Ｚｎ含有率およびＷ含有率の高い結晶粒子のグループとＺｎ含有率およびＷ含有率が非常に低くＩｎ含有率が高い結晶粒子のグループに分けることができた。Ｚｎ含有率およびＷ含有率の高い結晶粒子のグループは複酸化物結晶相であるＺｎＷＯ4型相であり、Ｚｎ含有率およびＷ含有率が非常に低くＩｎ含有率が高い結晶粒子のグループはビックスバイト型相であるＩｎ2Ｏ3型相であると結論づけた。
【００６６】
酸化物焼結体の上記断面におけるその断面の面積に対する複酸化物結晶相の面積の占有率である複酸化物結晶相占有率、ならびに酸化物焼結体の上記断面におけるその断面の面積に対する複酸化物結晶相およびビックスバイト型相であるＩｎ2Ｏ3型相の合計の面積の占有率であるダブル相占有率（以下、複酸化物結晶相およびビックスバイト型相であるＩｎ2Ｏ3型相のダブル相占有率という。）を表１にまとめた。
【００６７】
得られた酸化物焼結体中の金属元素およびＳｉの含有量は、ＩＣＰ質量分析法により測定した。これらの含有量に基づいて酸化物焼結体に含まれる金属元素およびＳｉに対するＷの含有率を算出した。結果を表１にまとめた。なお、表１において、「添加元素」は、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｇａ（ガリウム）、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、Ｓｉ（シリコン）、Ｍｏ（モリブデン）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、Ｔａ（タンタル）、およびＢｉ（ビスマス）から選択される元素Ｍを意味するが、実施例１〜実施例５において添加元素は使用していない。
【００６８】
得られた酸化物焼結体の熱伝導率は、レーザフラッシュ法により測定した。酸化物焼結体の一部からサンプルを採取して、直径２０ｍｍ×厚さ１ｍｍの円板状に加工した。熱の吸収及び輻射率をよくするために、サンプル表面にカーボンスプレーを塗布した後、サンプル表面にパルスレーザ光を照射した。レーザ光は波長が１．０６μｍであり、パルス幅が０．４ｍｓであった。実施例１の熱伝導率を１としたときの各実施例の相対熱伝導率を表１にまとめた。
【００６９】
８．ターゲットの作製
得られた酸化物焼結体を、直径３インチ（７６．２ｍｍ）で厚さ５．０ｍｍのターゲットに加工した。
【００７０】
９．半導体デバイスの作製
（１）ゲート電極の形成
図２（Ａ）を参照して、まず、基板１１として５０ｍｍ×５０ｍｍ×厚さ０．６ｍｍの合成石英ガラス基板を準備し、その基板１１上にスパッタ法によりゲート電極１２として厚さ１００ｎｍのＭｏ電極を形成した。
【００７１】
（２）ゲート絶縁膜の形成
図２（Ｂ）を参照して、次に、ゲート電極１２上にプラズマＣＶＤ法によりゲート絶縁膜１３として厚さ２００ｎｍの非晶質のＳｉＯx膜を形成した。
【００７２】
（３）酸化物半導体膜の形成
図２（Ｃ）を参照して、次に、ゲート絶縁膜１３上に、実施例１〜実施例５のそれぞれの酸化物焼結体から加工されたターゲットを用いたＲＦ（交流）マグネトロンスパッタ法により、厚さ３５ｎｍの酸化物半導体膜１４を形成した。ここで、ターゲットの直径３インチ（７６．２ｍｍ）の平面がスパッタ面であった。
【００７３】
具体的には、スパッタリング装置（図示せず）の成膜室内の水冷している基板ホルダ上に、上記ゲート電極１２およびゲート絶縁膜１３が形成された基板１１をゲート絶縁膜１３が露出されるように配置した。上記ターゲットをゲート絶縁膜１３に対向するように９０ｍｍの距離で配置した。成膜室内を６×１０-5Ｐａ程度の真空度として、ターゲットを以下のようにしてスパッタリングした。
【００７４】
まず、ゲート絶縁膜１３とターゲットとの間にシャッターを入れた状態で、成膜室内へＡｒ（アルゴン）ガスとＯ2（酸素）ガスとの混合ガスを０．５Ｐａの圧力まで導入した。混合ガス中のＯ2ガス含有率は１体積％であった。ターゲットに１２０ＷのＲＦ電力を印加してスパッタリング放電を起こし、これによってターゲット表面のクリーニング（プレスパッタ）を１０分間行なった。
【００７５】
次いで、同じターゲットに１２０ＷのスパッタＲＦ電力を印加して、成膜室内の雰囲気をそのまま維持した状態で、上記シャッターを外すことにより、ゲート絶縁膜１３上に酸化物半導体膜１４を成膜した。なお、基板ホルダに対しては、特にバイアス電圧は印加されておらず、水冷がされているのみであった。このとき、酸化物半導体膜１４の厚さが３５ｎｍとなるように成膜時間を設定した。このようにして、酸化物焼結体から加工されたターゲットを用いたＲＦ（交流）マグネトロンスパッタ法により酸化物半導体膜１４が形成された。かかる酸化物半導体膜１４は、半導体デバイス１０であるＴＦＴ（薄膜トランジスタ）においてチャネル層として機能することになった。各実施例における酸化物半導体膜１４の成膜速度を表２にまとめた。表２から、Ｗの含有率が高くなりすぎると成膜速度が低下することがわかった。
【００７６】
次に、形成された酸化物半導体膜１４の一部をエッチングすることにより、ソース電極形成用部１４ｓ、ドレイン電極形成用部１４ｄ、およびチャネル部１４ｃを形成した。ここで、ソース電極形成用部１４ｓおよびドレイン電極形成用部１４ｄの主面の大きさを１００μｍ×１００μｍ、チャネル長さＣL（図１（Ａ）および（Ｂ）ならびに図２を参照して、チャネル長さＣLとは、ソース電極１５とドレイン電極１６との間のチャネル部１４ｃの距離をいう。）が４０μｍ、チャネル幅ＣW（図１（Ａ）および（Ｂ）ならびに図２を参照して、チャネル幅ＣWとは、チャネル部１４ｃの幅をいう。）が５０μｍ、とした。このとき、半導体デバイスである薄膜トランジスタ（ＴＦＴ）が７５ｍｍ×７５ｍｍの基板主面内に３ｍｍ間隔で縦２５個×横２５個配置されるように、図１および図２に記載されたチャネル部が７５ｍｍ×７５ｍｍの基板主面内に３ｍｍ間隔で縦２５個×横２５個配置された。
【００７７】
上記の酸化物半導体膜１４の一部のエッチングは、具体的には、体積比でシュウ酸：水＝１：１０であるエッチング水溶液を調製し、ゲート電極１２、ゲート絶縁膜１３および酸化物半導体膜１４がこの順に形成された基板１１を、そのエッチング水溶液に浸漬することにより、行なった。このとき、エッチング水溶液は、ホットバス内で４０℃に昇温されていた。
【００７８】
（４）ソース電極およびドレイン電極の形成
図２（Ｄ）を参照して、次に、酸化物半導体膜１４上にソース電極１５およびドレイン電極１６を互いに分離して形成した。
【００７９】
具体的には、酸化物半導体膜１４のソース電極形成用部１４ｓおよびドレイン電極形成用部１４ｄの主面のみが露出するように、酸化物半導体膜１４上にレジスト（図示せず）を塗布、露光および現像した。酸化物半導体膜１４のソース電極形成用部１４ｓおよびドレイン電極形成用部１４ｄのそれぞれの主面上に、スパッタ法により、ソース電極１５である厚さが１００ｎｍのＭｏ電極とドレイン電極１６である厚さが１００ｎｍのＭｏ電極とを互いに分離して形成した。その後、酸化物半導体膜１４上のレジストを剥離した。このようなソース電極、ドレイン電極としてのＭｏ電極は、半導体デバイスである薄膜トランジスタ（ＴＦＴ）が７５ｍｍ×７５ｍｍの基板主面内に３ｍｍ間隔で縦２５個×横２５個配置されるように、一つのチャネル部に対してソース電極、ドレイン電極を各１つずつ配置した。これにより、半導体デバイス１０として、酸化物半導体膜１４をチャネル層として備えるＴＦＴを製造した。
【００８０】
次に、得られた半導体デバイス１０であるＴＦＴを窒素雰囲気中３００℃で１時間熱処理した。
【００８１】
１０．半導体デバイスの特性評価
半導体デバイスであるＴＦＴの特性を以下のようにして評価した。まず、ゲート電極、ソース電極およびドレイン電極に測定針を接触した。ソース電極とドレイン電極との間に７Ｖのソース−ドレイン間電圧Ｖdsを印加し、ソース電極とゲート電極との間に印加するソース−ゲート間電圧Ｖgsを−１０Ｖから１５Ｖに変化させて、そのときのソース−ドレイン間電流Ｉdsを測定した。ソース−ゲート間電圧Ｖgsが−５Ｖのときのソース−ドレイン間電流ＩdsをＯＦＦ電流と定義した。各実施例におけるＯＦＦ電流の値を表２にまとめた。ソース−ゲート間電圧Ｖgsが１５Ｖのときのソース−ドレイン間電流ＩdsをＯＮ電流と定義して、ＯＦＦ電流の値に対するＯＮ電流の値の比を表２にまとめた。
【００８２】
次に、７５ｍｍ×７５ｍｍの基板主面内に３ｍｍ間隔で縦２５個×横２５個が配置された半導体デバイスであるＴＦＴの全てについてソース−ドレイン間電流Ｉdsが１×１０-5Ａのときのソース−ゲート間電圧Ｖgsを求め、ソース−ゲート間電圧ＶgsのばらつきをΔＶgsとして表２にまとめた。ここで、ばらつきΔＶgsが小さければ、主面内の半導体デバイスであるＴＦＴ特性のばらつきが小さくなることを意味する。
【００８３】
【表１】
2015107907.tif 000003
【００８４】
【表２】
2015107907.tif 000004
【００８５】
（実施例６〜実施例８）
１．粉末原料の準備
粒度が０．５μｍ〜１．２μｍで純度が９９．９質量％のＷＯ2.72粉末に替えて、粒度が０．５μｍ〜１．２μｍで純度が９９．９質量％のＷＯ2.0粉末を準備したこと以外は、実施例１〜実施例５の場合と同様に、ＷＯ2.0粉末、ＺｎＯ粉末、およびＩｎ2Ｏ3粉末を準備した。
【００８６】
２．原料粉末の一次混合物の調製
まず、ボールミルに、準備した原料粉末の内、ＷＯ2.0粉末とＺｎＯ粉末とを入れて、１８時間粉砕混合することにより原料粉末の一次混合物を調製した。ＷＯ2.0粉末とＺｎＯ粉末とのモル混合比をＷＯ2.0：ＺｎＯ＝３：２とした。上記の粉砕混合の際の分散媒としてエタノールを用いた。得られた原料粉末の一次混合物は大気中で乾燥させた。
【００８７】
３．一次混合物の仮焼
次に、得られた原料粉末の一次混合物を、アルミナ製坩堝に入れて、大気雰囲気中で９５０℃の温度で５時間仮焼した。仮焼温度は結晶相が形成される温度であれば仮焼粉の粒径をなるべく小さくできる点から低い方が好ましい。このようにして、結晶相としてＺｎ2Ｗ3Ｏ8型相を含む仮焼物が得られた。
【００８８】
４．原料粉末の二次混合物の調製
次に、得られた仮焼物を、準備した原料粉末であるＩｎ2Ｏ3粉末とともにポットへ投入し、さらに１２時間粉砕混合ボールミルに入れて、１２時間粉砕混合することにより原料粉末の二次混合物を調製した。仮焼物とＩｎ2Ｏ3粉末との混合比率は、ＷＯ2.0粉末とＺｎＯ粉末とＩｎ2Ｏ3粉末とのモル混合比が表１の実施例６〜実施例８に示すような比になるようにした。上記の粉砕混合の際の分散媒としてエタノールを用いた。得られた混合粉末はスプレードライで乾燥させた。
【００８９】
５．二次混合物の成形
次に、得られた二次混合物を用いたこと以外は実施例１〜実施例５の場合と同様にして、直径１００ｍｍで厚さ約９ｍｍの円板状の成形体を得た。
【００９０】
６．成形体の焼結
次に、得られた成形体を大気雰囲気中にて表１の実施例６〜実施例８に示す焼結温度で８時間焼結し、これによって酸化物焼結体が得られた。
【００９１】
７．酸化物焼結体の物性評価
粉末Ｘ線回折法よる結晶解析により行なった。Ｘ線としてはＣｕのＫα線を用いて、結晶相の同定を行い、ビックスバイト型相であるＩｎ2Ｏ3型相と複酸化物結晶相であるＺｎ2Ｗ3Ｏ8型相の存在を確認した。次いで、ＳＥＭ−ＥＤＸを用いてグループ分けされたＺｎ含有率およびＷ含有率の高い結晶粒子のグループを複酸化物結晶相であるＺｎ2Ｗ3Ｏ8型相と結論づけたこと以外は、実施例１〜実施例５の場合と同様にして、複酸化物結晶相占有率の算出、複酸化物結晶相およびビックスバイト型相であるＩｎ2Ｏ3型相のダブル相占有率の算出、Ｗ含有率の算出および相対熱伝導率の算出を行なった。結果を表１にまとめた。なお、実施例６〜実施例８において添加元素は使用していない。
【００９２】
８．ターゲットの作製
得られた酸化物焼結体を、実施例１〜実施例５の場合と同様に、直径３インチ（７６．２ｍｍ）で厚さ５．０ｍｍのターゲットに加工した。
【００９３】
９．半導体デバイスの作製
実施例１〜実施例５の場合と同様にして、半導体デバイスであるＴＦＴを作製した。各実施例における酸化物半導体膜１４の成膜速度を表２にまとめた。
【００９４】
１０．半導体デバイスの特性評価
実施例１〜実施例５の場合と同様にして、半導体デバイスであるＴＦＴの特性として、ソース−ゲート間電圧Ｖgsが−５Ｖのときのソース−ドレイン間電流ＩdsをＯＦＦ電流の値、そのＯＦＦ電流の値に対するソース−ゲート間電圧Ｖgsが１５Ｖのときのソース−ドレイン間電流ＩdsをＯＮ電流の値の比、ソース−ゲート間電圧ＶgsのばらつきΔＶgsを測定した。結果を表２にまとめた。
【００９５】
（実施例９〜実施例１３）
１．粉末原料の準備
平均粒径が１．０μｍで純度が９９．９９質量％のＺｎＯ粉末に替えて、平均粒径が１．０μｍで純度が９９．９９質量％のＳｎＯ2粉末を準備したこと以外は、実施例１〜実施例５の場合と同様に、ＷＯ2.72粉末、ＳｎＯ2粉末、およびＩｎ2Ｏ3粉末を準備した。
【００９６】
２．原料粉末の一次混合物の調製
まず、ボールミルに、準備した原料粉末の内、ＷＯ2.72粉末とＳｎＯ2粉末とを入れて、１８時間粉砕混合することにより原料粉末の一次混合物を調製した。ＷＯ2.72粉末とＳｎＯ2粉末とのモル混合比をＷＯ2.72：ＳｎＯ2＝１：１とした。上記の粉砕混合の際の分散媒としてエタノールを用いた。得られた原料粉末の一次混合物は大気中で乾燥させた。
【００９７】
３．一次混合物の仮焼
次に、得られた原料粉末の一次混合物を、アルミナ製坩堝に入れて、大気雰囲気中で６５０℃の温度で５時間仮焼した。仮焼温度は結晶相が形成される温度であれば仮焼粉の粒径をなるべく小さくできる点から低い方が好ましい。このようにして、結晶相としてＷＳｎＯ4型相を含む仮焼物が得られた。
【００９８】
４．原料粉末の二次混合物の調製
次に、得られた仮焼物を、準備した原料粉末であるＩｎ2Ｏ3粉末とともにポットへ投入し、さらに１２時間粉砕混合ボールミルに入れて、１２時間粉砕混合することにより原料粉末の二次混合物を調製した。仮焼物とＩｎ2Ｏ3粉末との混合比率は、ＷＯ2.72粉末とＳｎＯ2粉末とＩｎ2Ｏ3粉末とのモル混合比が表１の実施例９〜実施例１３に示すような比になるようにした。上記の粉砕混合の際の分散媒としてエタノールを用いた。得られた混合粉末はスプレードライで乾燥させた。
【００９９】
５．二次混合物の成形
次に、得られた二次混合物を用いたこと以外は実施例１〜実施例５の場合と同様にして、直径１００ｍｍで厚さ約９ｍｍの円板状の成形体を得た。
【０１００】
６．成形体の焼結
次に、得られた成形体を大気雰囲気中にて表１の実施例９〜実施例１３に示す焼結温度で８時間焼結し、これによって酸化物焼結体が得られた。
【０１０１】
７．酸化物焼結体の物性評価
粉末Ｘ線回折法よる結晶解析により行なった。Ｘ線としてはＣｕのＫα線を用いて、結晶相の同定を行い、ビックスバイト型相であるＩｎ2Ｏ3型相と複酸化物結晶相であるＷＳｎＯ4型相の存在を確認した。次いで、ＳＥＭ−ＥＤＸを用いて、Ｓｎ含有率およびＷ含有率の高い結晶粒子のグループとＳｎ含有率およびＷ含有率が非常に低くＩｎ含有率が高い結晶粒子のグループに分け、Ｓｎ含有率およびＷ含有率の高い結晶粒子のグループは複酸化物結晶相であるＷＳｎＯ4型相であり、Ｓｎ含有率およびＷ含有率が非常に低くＩｎ含有率が高い結晶粒子のグループはビックスバイト型相であるＩｎ2Ｏ3型相であると結論づけたこと以外は、実施例１〜実施例５の場合と同様にして、複酸化物結晶相占有率の算出、複酸化物結晶相およびビックスバイト型相であるＩｎ2Ｏ3型相のダブル相占有率の算出、Ｗ含有率の算出および相対熱伝導率の算出を行なった。結果を表１にまとめた。なお、実施例９〜実施例１３において添加元素は使用していない。
【０１０２】
８．ターゲットの作製
得られた酸化物焼結体を、実施例１〜実施例５の場合と同様に、直径３インチ（７６．２ｍｍ）で厚さ５．０ｍｍのターゲットに加工した。
【０１０３】
９．半導体デバイスの作製
実施例１〜実施例５の場合と同様にして、半導体デバイスであるＴＦＴを作製した。各実施例における酸化物半導体膜１４の成膜速度を表２にまとめた。
【０１０４】
１０．半導体デバイスの特性評価
実施例１〜実施例５の場合と同様にして、半導体デバイスであるＴＦＴの特性として、ソース−ゲート間電圧Ｖgsが−５Ｖのときのソース−ドレイン間電流ＩdsをＯＦＦ電流の値、そのＯＦＦ電流の値に対するソース−ゲート間電圧Ｖgsが１５Ｖのときのソース−ドレイン間電流ＩdsをＯＮ電流の値の比、ソース−ゲート間電圧ＶgsのばらつきΔＶgsを測定した。結果を表２にまとめた。
【０１０５】
（実施例１４〜実施例１６）
１．粉末原料の準備
実施例９〜実施例１３の場合と同様に、ＷＯ2.72粉末、ＳｎＯ2粉末、およびＩｎ2Ｏ3粉末を準備した。
【０１０６】
２．原料粉末の一次混合物の調製
まず、ボールミルに、準備した原料粉末の内、ＷＯ2.72粉末とＳｎＯ2粉末とを入れて、１８時間粉砕混合することにより原料粉末の一次混合物を調製した。ＷＯ2.72粉末とＳｎＯ2粉末とのモル混合比をＷＯ2.72：ＳｎＯ2＝１：２とした。上記の粉砕混合の際の分散媒としてエタノールを用いた。得られた原料粉末の一次混合物は大気中で乾燥させた。
【０１０７】
３．一次混合物の仮焼
次に、得られた原料粉末の一次混合物を、アルミナ製坩堝に入れて、大気雰囲気中で８００℃の温度で５時間仮焼した。仮焼温度は結晶相が形成される温度であれば仮焼粉の粒径をなるべく小さくできる点から低い方が好ましい。このようにして、結晶相としてＷＳｎ2Ｏ5型相を含む仮焼物が得られた。
【０１０８】
４．原料粉末の二次混合物の調製
次に、得られた仮焼物を、準備した原料粉末であるＩｎ2Ｏ3粉末とともにポットへ投入し、さらに１２時間粉砕混合ボールミルに入れて、１２時間粉砕混合することにより原料粉末の二次混合物を調製した。仮焼物とＩｎ2Ｏ3粉末との混合比率は、ＷＯ2.72粉末とＳｎＯ2粉末とＩｎ2Ｏ3粉末とのモル混合比が表１の実施例１４〜実施例１６に示すような比になるようにした。上記の粉砕混合の際の分散媒としてエタノールを用いた。得られた混合粉末はスプレードライで乾燥させた。
【０１０９】
５．二次混合物の成形
次に、得られた二次混合物を用いたこと以外は実施例１〜実施例５の場合と同様にして、直径１００ｍｍで厚さ約９ｍｍの円板状の成形体を得た。
【０１１０】
６．成形体の焼結
次に、得られた成形体を大気雰囲気中にて表１の実施例１４〜実施例１６に示す焼結温度で８時間焼結し、これによって酸化物焼結体が得られた。
【０１１１】
７．酸化物焼結体の物性評価
粉末Ｘ線回折法よる結晶解析により行なった。Ｘ線としてはＣｕのＫα線を用いて、結晶相の同定を行い、ビックスバイト型相であるＩｎ2Ｏ3型相と複酸化物結晶相であるＷＳｎ2Ｏ5型相の存在を確認した。次いで、ＳＥＭ−ＥＤＸを用いてグループ分けされたＳｎ含有率およびＷ含有率の高い結晶粒子のグループを複酸化物結晶相であるＷＳｎ2Ｏ5型相と結論づけたこと以外は、実施例９〜実施例１３の場合と同様にして、複酸化物結晶相占有率の算出、複酸化物結晶相およびビックスバイト型相であるＩｎ2Ｏ3型相のダブル相占有率の算出、Ｗ含有率の算出および相対熱伝導率の算出を行なった。結果を表１にまとめた。なお、実施例１４〜実施例１６において添加元素は使用していない。
【０１１２】
８．ターゲットの作製
得られた酸化物焼結体を、実施例１〜実施例５の場合と同様に、直径３インチ（７６．２ｍｍ）で厚さ５．０ｍｍのターゲットに加工した。
【０１１３】
９．半導体デバイスの作製
実施例１〜実施例５の場合と同様にして、半導体デバイスであるＴＦＴを作製した。各実施例における酸化物半導体膜１４の成膜速度を表２にまとめた。
【０１１４】
１０．半導体デバイスの特性評価
実施例１〜実施例５の場合と同様にして、半導体デバイスであるＴＦＴの特性として、ソース−ゲート間電圧Ｖgsが−５Ｖのときのソース−ドレイン間電流ＩdsをＯＦＦ電流の値、そのＯＦＦ電流の値に対するソース−ゲート間電圧Ｖgsが１５Ｖのときのソース−ドレイン間電流ＩdsをＯＮ電流の値の比、ソース−ゲート間電圧ＶgsのばらつきΔＶgsを測定した。結果を表２にまとめた。
【０１１５】
（実施例１７〜実施例１９）
１．粉末原料の準備
粒度が０．５μｍ〜１．２μｍで純度が９９．９質量％のＷＯ2.72粉末に替えて、粒度が０．５μｍ〜１．２μｍで純度が９９．９質量％のＷＯ2.0粉末を準備したこと以外は、実施例９〜実施例１３の場合と同様に、ＷＯ2.0粉末、ＳｎＯ2粉末、およびＩｎ2Ｏ3粉末を準備した。
【０１１６】
２．原料粉末の一次混合物の調製
まず、ボールミルに、準備した原料粉末の内、ＷＯ2.0粉末とＳｎＯ2粉末とを入れて、１８時間粉砕混合することにより原料粉末の一次混合物を調製した。ＷＯ2.0粉末とＳｎＯ2粉末とのモル混合比をＷＯ2.0：ＳｎＯ2＝１：３とした。上記の粉砕混合の際の分散媒としてエタノールを用いた。得られた原料粉末の一次混合物は大気中で乾燥させた。
【０１１７】
３．一次混合物の仮焼
次に、得られた原料粉末の一次混合物を、アルミナ製坩堝に入れて、大気雰囲気中で９５０℃の温度で５時間仮焼した。仮焼温度は結晶相が形成される温度であれば仮焼粉の粒径をなるべく小さくできる点から低い方が好ましい。このようにして、結晶相としてＷＳｎ3Ｏ6型相を含む仮焼物が得られた。
【０１１８】
４．原料粉末の二次混合物の調製
次に、得られた仮焼物を、準備した原料粉末であるＩｎ2Ｏ3粉末とともにポットへ投入し、さらに１２時間粉砕混合ボールミルに入れて、１２時間粉砕混合することにより原料粉末の二次混合物を調製した。仮焼物とＩｎ2Ｏ3粉末との混合比率は、ＷＯ2.0粉末とＳｎＯ2粉末とＩｎ2Ｏ3粉末とのモル混合比が表１の実施例１７〜実施例１９に示すような比になるようにした。上記の粉砕混合の際の分散媒としてエタノールを用いた。得られた混合粉末はスプレードライで乾燥させた。
【０１１９】
５．二次混合物の成形
次に、得られた二次混合物を用いたこと以外は実施例１〜実施例５の場合と同様にして、直径１００ｍｍで厚さ約９ｍｍの円板状の成形体を得た。
【０１２０】
６．成形体の焼結
次に、得られた成形体を大気雰囲気中にて表１の実施例１７〜実施例１９に示す焼結温度で８時間焼結し、これによって酸化物焼結体が得られた。
【０１２１】
７．酸化物焼結体の物性評価
粉末Ｘ線回折法よる結晶解析により行なった。Ｘ線としてはＣｕのＫα線を用いて、結晶相の同定を行い、ビックスバイト型相であるＩｎ2Ｏ3型相と複酸化物結晶相であるＷＳｎ3Ｏ6型相の存在を確認した。次いで、ＳＥＭ−ＥＤＸを用いてグループ分けされたＳｎ含有率およびＷ含有率の高い結晶粒子のグループを複酸化物結晶相であるＷＳｎ3Ｏ6型相と結論づけたこと以外は、実施例９〜実施例１３の場合と同様にして、複酸化物結晶相占有率の算出、複酸化物結晶相およびビックスバイト型相であるＩｎ2Ｏ3型相のダブル相占有率の算出、Ｗ含有率の算出および相対熱伝導率の算出を行なった。結果を表１にまとめた。なお、実施例１７〜実施例１９において添加元素は使用していない。
【０１２２】
８．ターゲットの作製
得られた酸化物焼結体を、実施例１〜実施例５の場合と同様に、直径３インチ（７６．２ｍｍ）で厚さ５．０ｍｍのターゲットに加工した。
【０１２３】
９．半導体デバイスの作製
実施例１〜実施例５の場合と同様にして、半導体デバイスであるＴＦＴを作製した。各実施例における酸化物半導体膜１４の成膜速度を表２にまとめた。
【０１２４】
１０．半導体デバイスの特性評価
実施例１〜実施例５の場合と同様にして、半導体デバイスであるＴＦＴの特性として、ソース−ゲート間電圧Ｖgsが−５Ｖのときのソース−ドレイン間電流ＩdsをＯＦＦ電流の値、そのＯＦＦ電流の値に対するソース−ゲート間電圧Ｖgsが１５Ｖのときのソース−ドレイン間電流ＩdsをＯＮ電流の値の比、ソース−ゲート間電圧ＶgsのばらつきΔＶgsを測定した。結果を表２にまとめた。
【０１２５】
（実施例２０〜実施例３６）
原料粉末の二次混合物の調製の際に、原料粉末として、仮焼物およびＩｎ2Ｏ3粉末の他に、表３の実施例２０〜実施例３６に示すように、添加元素を含む酸化物粉末（Ａｌ2Ｏ3、ＴｉＯ2、Ｃｒ2Ｏ3、Ｇａ2Ｏ3、ＨｆＯ2、ＳｉＯ2、Ｖ2Ｏ5、Ｎｂ2Ｏ3、ＺｒＯ2、ＭｏＯ2、Ｔａ2Ｏ3、Ｂｉ2Ｏ3）を添加したこと以外は、実施例１〜実施例１９の場合と同様にして、酸化物焼結体を作製した。添加元素を含む酸化物粉末のモル混合比率を表３に示した。得られた酸化物焼結体をターゲットに加工して、かかるターゲットを用いたＲＦマグネトロンスパッタ法により形成された酸化物半導体膜を含む半導体デバイスであるＴＦＴを作製した。
【０１２６】
得られた酸化物焼結体の物性を表３にまとめ、得られた半導体デバイスであるＴＦＴの特性を表４にまとめた。物性および特性の測定方法は、実施例１〜実施例１９と同様である。
【０１２７】
【表３】
2015107907.tif 000005
【０１２８】
【表４】
2015107907.tif 000006
【０１２９】
（比較例１〜比較例２）
酸化物焼結体の作製の際、原料粉末の混合物を調製した後、仮焼をすることなく、原料粉末の混合物を成形し焼結したこと以外は、実施例１〜実施例８または実施例９〜実施例１９の場合と同様にして、酸化物焼結体を作製してターゲットに加工して、かかるターゲットを用いたＲＦマグネトロンスパッタ法により形成された酸化物半導体膜を含む半導体デバイスであるＴＦＴを作製した。仮焼をすることなく、原料粉末の混合物を成形し焼結したことにより、複酸化物結晶相の生成がないことを確認した。比較例１〜比較例２の間は、ＷＯ2.72粉末もしくはＷＯ2.0粉末、ＺｎＯ粉末もしくはＳｎＯ2粉末、およびＩｎ2Ｏ3粉末のモル混合比率が異なっている。酸化物焼結体の物性を表３にまとめ、半導体デバイスであるＴＦＴの特性を表４にまとめた。物性および特性の測定方法は、実施例と同様である。
【０１３０】
表１〜表４を参照して、インジウムと、タングステンと、亜鉛およびスズの少なくとも１つとを含み、結晶相としてタングステンと、亜鉛およびスズの少なくとも１つとを含む複酸化物結晶相を含む酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴ（薄膜トランジスタ）は、そのＯＦＦ電流を１×１０-11Ａ未満に低下させるとともに、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を８桁（８桁とは、１×１０8以上１×１０9未満を意味する。以下同じ。）と高くすることができた。また、酸化物焼結体の熱伝導率を高くすることができた。なお、表２および表４におけるＯＦＦ電流に対するＯＮ電流の比の欄において、９桁とは１×１０9以上１×１０10未満を意味し、５桁とは１×１０5以上１×１０6未満を意味する。
【０１３１】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
【符号の説明】
【０１３２】
１０  半導体デバイス
１１  基板
１２  ゲート電極
１３  ゲート絶縁膜
１４  酸化物半導体膜
１４ｃ  チャネル部
１４ｄ  ドレイン電極形成用部
１４ｓ  ソース電極形成用部
１５  ソース電極
１６  ドレイン電極
【図１】
2015107907.tif 000007
【図２】
2015107907.tif 000008