(57)【要約】【課題】  アナログ素子を含む回路のFMEAを目的とした回路シミュレーションにおいて、電気的故障を対象とした故障シミュレーションのシミュレーション実行時間を短縮化する。【解決手段】  故障素子情報に基づき、故障シミュレーションを行う故障回路モデルを構築し、非故障回路モデルのシミュレーションを行い、該シミュレーション結果から故障注入時点の非故障回路モデルの各端子及び素子の状態値を抽出し、抽出した状態値を基に故障回路モデルの各端子及び素子の状態値を推定し、推定した状態値を故障回路モデルの初期値として故障回路シミュレーションを故障注入時刻から行う。【選択図】  図2
2015026184.tif 000002
【特許請求の範囲】
【請求項１】
アナログ素子を含む回路モデルに対して、前記回路モデルを構成する素子の故障解析を行う故障シミュレーション方法において、
解析対象の回路モデルを非故障と見なして回路シミュレーションを行い、解析対象の素子及び端子の状態値を時系列に記録し、
少なくとも故障注入素子名、故障モード、故障注入時点の指定入力に基づき前記解析対象の回路モデルの故障回路モデルを構築し、
前記故障注入時点の前記記録した解析対象の素子及び端子の状態値を抽出し、
前記抽出した非故障回路モデルの前記故障注入時点の解析対象の素子及び端子の状態値から前記故障回路モデルの故障注入時点の素子及び端子の状態値を推定し、
前記推定した素子及び端子の状態値を用いて故障注入時刻から前記故障回路モデルの回路シミュレーションを行うことを特徴とする故障シミュレーション方法。
【請求項２】
請求項１に記載の故障シミュレーション方法において、
前記故障回路モデルは、各素子の故障モードに応じて構築された故障素子モデル群で構成される故障モデルライブラリから前記指定入力した故障注入素子名、及び前記故障モードに従って故障素子モデルを選択し、前記非故障回路モデルの故障注入対象素子と置き換える、又は新たに追加することによって構築することを特徴とする故障シミュレーション方法。
【請求項３】
請求項１に記載の故障シミュレーション方法において、
前記故障回路モデルの回路シミュレーションの際に、置き換えられた、又は追加された回路素子モデルの状態値を、前記抽出した非故障回路モデルの素子及び端子の状態値、前記置き換えられた、又は追加された回路素子の電気特性、及び前記故障モードに基づいて推定することを特徴とする故障シミュレーション方法。
【請求項４】
請求項１に記載の故障シミュレーション方法において、
前記故障回路モデルの回路シミュレーションの際に、前記非故障回路モデルの回路素子の置き換え、又は追加により増えた端子の状態値を、前記抽出した非故障回路モデルの素子及び端子の状態値、前記置き換えられた、又は追加された回路素子の電気特性、及び前記故障モードに基づいて推定することを特徴とする故障シミュレーション方法。
【請求項５】
請求項１，３，又は４のいずれかの請求項に記載の故障シミュレーション方法において、
前記故障回路モデルの故障注入時点の素子及び端子の状態値を推定するための故障注入対象回路素子と等価な等価回路素子を置き換えた等価回路モデルを構築し、前記等価回路モデルに、前記推定した素子及び端子の状態値を適用し解析することで、前記推定した素子及び端子の状態値を再度推定することを特徴とする故障シミュレーション方法。
【請求項６】
請求項５記載の故障シミュレーション方法において、
前記等価回路モデルは、前記故障回路モデルを構成する素子のうち時間の導関数を持つ素子を直列抵抗の接続された電圧源又は電流源に置き換え、及び前記故障回路モデルを構成する素子のうち非線形素子を線形化することで構築することを特徴とする故障シミュレーション方法。
【請求項７】
アナログ素子を含む回路モデルに対して、前記回路モデルを構成する素子の故障解析を行う故障シミュレーション装置において、
解析対象の前記回路モデルを非故障と見なして回路シミュレーションを行い、解析対象の素子及び端子の状態値を時系列に記録する非故障回路モデルシミュレーション部と、
少なくとも故障注入素子名、故障モード、故障注入時点の指定入力を受付けて、解析項目を抽出する解析項目抽出部と、
前記解析項目に従って、前記回路モデルの故障回路モデルを構築する故障回路モデル構築部と、
前記回路シミュレーションのシミュレーション結果から故障注入時点の素子及び端子の状態値を抽出する抽出部と、
前記抽出した故障注入時点の素子及び端子の状態値に基づいて、前記故障回路モデルの故障注入時点における素子及び端子の状態値を推定する推定部と、
前記推定した状態値を用いて故障注入時点から前記故障回路モデルの回路シミュレーションを行う故障回路シミュレーション部とを有することを特徴とする故障シミュレーション装置。
【請求項８】
請求項７に記載の故障シミュレーション装置において、
各素子の故障モードに応じて構築された故障素子モデル群で構成される故障モデルライブラリを更に有し、
前記故障回路モデル構築部は、前記故障モデルライブラリから故障素子モデルを選択し、前記解析対象の回路モデルの故障注入対象素子と置き換える、又は新たに追加して前記故障回路モデルを構築することを特徴とする故障シミュレーション装置。
【請求項９】
請求項８に記載の故障シミュレーション装置において、
前記推定部は、前記故障回路モデルの前記置き換えられた又は追加された回路素子及び端子の状態値を、前記抽出した回路モデルの素子及び端子の状態値、前記置き換えられた又は追加された回路素子の電気特性、及び前記故障モードに基づいて推定することを特徴とする故障シミュレーション装置。
【請求項１０】
請求項８に記載の故障シミュレーション装置において、
前記推定部は、前記故障回路モデルの回路素子の置き換え又は追加により増えた端子の状態値を、前記抽出した回路モデルの素子及び端子の状態値、前記置き換えられた又は追加された回路素子の電気特性、及び前記故障モードに基づいて推定することを特徴とする故障シミュレーション装置。
【請求項１１】
請求項７，９，又は１０のいずれかの請求項に記載の故障シミュレーション装置において、
前記故障回路モデルの故障注入時点の素子及び端子の状態値を推定するための故障注入対象回路素子と等価な等価回路素子を置き換えた等価回路モデルを構築する等価回路モデル構築部を更に有し、
前記推定部は、前記推定した素子及び端子の状態値を前記等価回路モデルへ適用し解析することで、前記推定した状態値を再度推定することを特徴とする故障シミュレーション装置。
【請求項１２】
請求項１１に記載の故障シミュレーション装置において、
前記等価回路モデル構築部は、前記故障回路モデルを構成する素子のうち時間の導関数を持つ素子を直列抵抗の接続された電圧源又は電流源に置き換え、及び前記故障回路モデルを構成する素子のうち非線形素子を線形化することを特徴とする故障シミュレーション装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ素子を含む回路において、各アナログ素子の電気的故障を対象とした故障シミュレーション方法、及びその装置に関する。
【背景技術】
【０００２】
近年、自動車、飛行機及び医療機器等の組込みシステムの制御対象となる機器の高機能化及び多機能化が進んでいる。組込みシステムとは、電子制御を行う目的で使用され、制御対象から受け取った物理量から制御演算を行い、制御対象に出力するハードウェア及び前記ハードウェア上で動作するソフトウェアから構成される。組込みシステムは、機器の電子制御化に伴う制御対象の高機能化及び多機能化に伴い、複雑化及び大規模化が進んでいる。このような中で、自動車向けの機能安全規格ISO26262に見られるように、従来以上に組込みシステムの安全性が要求されている。組込みシステムの安全性の1つの検証手法として、FMEA(Failure Mode Effect Analysis)がある。FMEAは、検証対象となるシステムの部品毎に故障モードを定義し、その故障モードがシステムに与える影響を解析する手法である。従来、組込みシステムのFMEAは、設計者が設計図を参照しながら故障解析を行う机上FMEA、組込みシステムの実機を用いて故障注入テストを行う実機FMEAが行われてきた。しかしながら、机上や実機による手法は検証工数及び試作コストの面で課題があった。
【０００３】
前記背景において、近年では、計算機上で構築したトランジスタレベルのモデルに対して、アナログ素子の電気的故障を注入する故障シミュレーションを用いたFMEA手法が注目されている。このようなシミュレーションベースの検証方法は、試作品を作ることが必要無いため、低コストかつ短期間での検証を実現できると期待されている。しかしながら、前記FMEA手法は各電子部品の開放、短絡、ドリフト故障を対象としているため、注入対象となる故障数は膨大なものとなる。従って、故障シミュレーションに移行しても開発工数の著しい短縮化は容易に行えるものではない。以上より、故障シミュレーションのシミュレーション実行時間の短縮化が強く望まれている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２００６／００４１４１７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
アナログ素子の開放及び短絡故障を対象としたFMEA手法が特許文献1で開示されている。特許文献1に記載されるFMEAでは、故障シミュレーションを行う故障回路モデルを、直列又は並列可変抵抗器を故障注入値対象となる素子に接続することで構築している。さらに，可変抵抗に時間依存の抵抗値パラメータを設定することで，故障注入を行っている。そのため，故障回路モデルに対して，最初の時刻から回路シミュレーションを実行する。そのため、回路シミュレーションが冗長となる区間が存在してしまう。
【０００６】
すなわち、図１５(a)に示すように、非故障回路と見做した検査対象の回路においてシミュレーションを実行した後、例えば、時刻t1において故障(1)が発生する場合と、時刻t2において故障(2)が発生する場合と、時刻t3において故障(3)が発生する場合をそれぞれシミュレーションにより検証するには、回路シミュレータによって図のようにシーケンシャルにテストが行なわれる。ここで、各テストケースにおいて、故障によって影響を受ける電圧や電流の過渡特性や周波数応答を検証するのに必要となる結果のデータは、各故障が注入された後の故障回路の状態値である。よって、各故障シミュレーションが、初期時刻t＝0から実行されて、故障注入されるまでの非故障区間のシミュレーション実行は、総テスト時間を短縮する課題を解決する上では冗長な処理と見做せる。
【０００７】
また、故障回路モデルは故障モードに応じて新たに直列又は並列に抵抗を接続することで構成しているが、前記冗長となる区間においては、サンプリング時間、許容誤差などのシミュレーション構成パラメータの設定によってシミュレーション精度を向上する必要がある。しかしながら、このようなシミュレーション精度の向上はさらなる時間浪費を伴うシミュレーション方法となる可能性がある。
【０００８】
本願発明は、図１５(b)に示すように、各故障シミュレーションにおいて、初期時刻t＝0から故障注入時刻までの故障区間における冗長なテスト時間を取り除くことを可能とする故障シミュレーション方法およびその装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために本発明では、アナログ素子を含む回路モデルに対して、前記回路モデルを構成する素子の故障解析を行う故障シミュレーション方法において、解析対象の回路モデルを非故障と見なして回路シミュレーションを行い、解析対象の素子及び端子の状態値を時系列に記録し、少なくとも故障注入素子名、故障モード、故障注入時点の指定入力に基づき前記解析対象の回路モデルの故障回路モデルを構築し、前記故障注入時点の前記記録した解析対象の素子及び端子の状態値を抽出し、前記抽出した非故障回路モデルの前記故障注入時点の解析対象の素子及び端子の状態値から前記故障回路モデルの故障注入時点の素子及び端子の状態値を推定し、前記推定した素子及び端子の状態値を用いて故障注入時刻から前記故障回路モデルの回路シミュレーションを行うようにした。
【００１０】
また、上記課題を解決するために本発明では、前記故障シミュレーション方法において、前記故障回路モデルは、各素子の故障モードに応じて構築された故障素子モデル群で構成される故障モデルライブラリから前記指定入力した故障注入素子名、及び前記故障モードに従って故障素子モデルを選択し、前記非故障回路モデルの故障注入対象素子と置き換える、又は新たに追加することによって構築することを特徴とする。
【００１１】
また、上記課題を解決するために本発明では、前記故障シミュレーション方法において、前記故障回路モデルの回路シミュレーションの際に、置き換えられた、又は追加された回路素子モデルの状態値を、前記抽出した非故障回路モデルの素子及び端子の状態値、前記置き換えられた、又は追加された回路素子の電気特性、及び前記故障モードに基づいて推定することを特徴とする。
【００１２】
また、上記課題を解決するために本発明では、前記故障シミュレーション方法において、前記故障回路モデルの故障注入時点の素子及び端子の状態値を推定するための故障注入対象回路素子と等価な等価回路素子を置き換えた等価回路モデルを構築し、前記等価回路モデルに、前記推定した素子及び端子の状態値を適用し解析することで、前記推定した素子及び端子の状態値を再度推定することを特徴とする。
【００１３】
また、上記課題を解決するために本発明では、アナログ素子を含む回路モデルに対して、前記回路モデルを構成する素子の故障解析を行う故障シミュレーション装置を、解析対象の前記回路モデルを非故障と見なして回路シミュレーションを行い、解析対象の素子及び端子の状態値を時系列に記録する非故障回路モデルシミュレーション部と、少なくとも故障注入素子名、故障モード、故障注入時点の指定入力を受付けて、解析項目を抽出する解析項目抽出部と、前記解析項目に従って、前記回路モデルの故障回路モデルを構築する故障回路モデル構築部と、前記回路シミュレーションのシミュレーション結果から故障注入時点の素子及び端子の状態値を抽出する抽出部と、前記抽出した故障注入時点の素子及び端子の状態値に基づいて、前記故障回路モデルの故障注入時点における素子及び端子の状態値を推定する推定部と、前記推定した状態値を用いて故障注入時点から前記故障回路モデルの回路シミュレーションを行う故障回路シミュレーション部とを備えて構成した。
【発明の効果】
【００１４】
本発明は、アナログ素子を含む回路の回路シミュレーションに適用することができ、特に、非故障回路シミュレーションとの比較により故障解析を行うFMEAにおいて、テストケースが膨大な際の故障シミュレーションの総テスト時間を短縮することに効果がある。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態における故障シミュレーション装置の構成図である。
【図２】本発明の第１の実施形態における故障シミュレーション装置の概略機能構成図である。
【図３】非故障回路モデルの構成例を示す図である。
【図４】(a)：回路素子モデルのHDLによる記述の一例を示す図である。(b)：Ｎ端子回路素子モデルのHDLによる記述の一例を示す図である。
【図５】ネットリストファイルのHDLによる記述の一例を示す図である。
【図６】(a)：故障シミュレーション装置のユーザが入力する解析項目のフォーマットを示す図である。(b)：１回の故障回路モデルシミュレーションにおいて多重故障の指定を可能とする解析項目のフォーマットを示す図である。
【図７】解析項目抽出部の機能構成例を示す図である。
【図８】故障回路モデル構築部の処理の一例を示すフローチャートである。
【図９】故障素子モデルライブラリと非故障回路モデルの構成例と、故障回路モデルを構成する処理を示す図である。
【図１０】故障素子モデルライブラリに保存される故障回路素子の一例を示す図である。
【図１１】回路シミュレーション部の機能構成例を示す図である。
【図１２】状態推定部の処理の一例を示すフローチャートである。
【図１３】推定リストに記載される推定則例として、キャパシタの開放故障及び短絡故障の推定例を示す図である。
【図１４】本発明の第１の実施形態における故障シミュレーション装置で実行する故障シミュレーションの全体的な処理の一部を示すフローチャートである。
【図１５】(a)：アナログ素子の開放及び短絡故障を対象としたFMEA手法を開示する公知技術における総テスト時間を説明する図である。(b)：本発明の故障シミュレーション装置におけるシミュレーションの冗長実行となる区間を取り除いて総テスト時間を削減する例を説明する模式図である。
【図１６】本発明の第２の実施の形態において故障シミュレーションを実行する故障シミュレーション装置2の構成図である。
【図１７】本発明の第２の実施の形態の故障シミュレーション装置2の概略機能構成図を示している。
【図１８】等価回路モデル構築部112の動作フローチャートの一例を示す図である。
【図１９】等価回路モデル構築用ライブラリ212に格納される各回路素子の等価モデル例を示す図である。
【図２０】本発明の第２の実施の形態における状態推定部の処理の一例を示すフローチャートである。
【発明を実施するための形態】
【００１６】
以下、実施例を図面を用いて説明する。
【実施例１】
【００１７】
図１は、本発明の一実施の形態において故障シミュレーションを実行する故障シミュレーション装置1の構成図である。図示するように、入力部10、出力部20、演算部100、記憶部200、通信部30とを備える。
入力部10は、キーボードやマウスなどの入力装置、CDやDVDなどの記憶媒体より情報を読み取る読取装置などで構成される。
出力部20は、ディスプレイなどの出力装置、CDやDVDなどの記憶媒体へ書き込む書込み装置などで構成される。
演算部100は、中央処理装置(CPU)、メモリなどで構成されて、記憶部に記憶されている所定のプログラムをメモリにロードして中央処理装置(CPU)で実行することで各機能を実現する。
記憶部200は、ハードディスク装置などの外部記憶装置により構成される。
通信部30は、インターネットなどの通信ネットワークを介して他のコンピュータと通信する通信装置により構成される。
【００１８】
演算部100は所定のプログラムの実行により、解析項目解釈部101と、故障素子情報抽出部102と、シミュレーション情報抽出部103と、故障回路モデル構築部104と、シミュレーション設定プログラム生成部105と、非故障回路モデルシミュレーション部106と、状態抽出部107と、状態推定部108と、故障回路モデルシミュレーション部109と、回路シミュレータ110と、故障シミュレーション実行部111の各機能部を備える。
【００１９】
記憶部200は、非故障回路モデル記憶部201と、故障素子モデルライブラリ202と、解析項目記憶部203と、故障素子情報記憶部204と、シミュレーション情報記憶部205と、故障回路モデル記憶部206と、非故障回路モデルシミュレーション結果記憶部207と、非故障回路モデルシミュレーション状態値記憶部208と、故障注入時刻状態値記憶部209と、推定リスト記憶部210と、故障回路モデルシミュレーション結果記憶部211とを備える。
【００２０】
図２は、本実施例の故障シミュレーション装置1の概略機能構成図を示している。  故障シミュレーション装置1は、解析の対象となる非故障回路モデル201と、ユーザが故障情報等の解析項目300を入力する入力部10と、解析項目抽出部130と、解析項目に応じて故障回路モデルを構築する故障回路モデル構築部104と、回路シミュレーション部140と、故障シミュレーション結果を出力する出力部20から構成される。ここで、解析項目抽出部130は、解析項目解釈部101と、故障素子情報抽出部102、及びシミュレーション情報抽出部103を備える。故障回路モデル構築部104は、故障素子モデルライブラリ202を備えている。故障素子情報抽出部102から受け取った故障素子情報301に基づいて故障回路モデルを構築する。また、回路シミュレーション部140は、シミュレーション設定プログラム生成部105と、非故障回路モデルシミュレーション部と、シミュレーション結果から故障注入時刻の端子及び素子の状態値を抽出する状態抽出部107と、前記抽出された状態値に基づき、端子及び素子の状態値推定を行う状態推定部108と、故障回路モデルシミュレーション部109を備える。
【００２１】
図３に、非故障回路モデル記憶部201の構成例を示す。非故障回路モデル201は、アナログ回路又はアナログディジタル混在回路の記述が可能なHDL(ハードウェア記述言語)であるVHDL−AMS、Verilog−AMS、又はMAST言語等を用いて記述される。さらに、非故障回路モデル201は、各回路素子の電気特性及び端子情報等を記述した回路素子モデル401と、それらの接続情報を記述したネットリストファイル402から構成される。
非故障回路モデル201は、ユーザが予め入力部10より入力して非故障回路モデル記憶部201へ記憶しておくか、または通信部30、ネットワーク60を介して外部計算機50よりダウンロードされて、非故障回路モデル記憶部201へ記憶される。
【００２２】
図４(a)(b)に、VHDL−AMSを用いた非故障回路モデル記憶部201の回路素子モデル401の記述フォーマット例を示す。回路素子モデル401は、端子タイプ404、端子名405、端子特性406から構成される端子情報403を備えている。本実施例では、非故障回路モデル201を構成する各回路素子モデル401の端子名405を統一させておく。例えば、n端子の回路素子407の場合、端子名408はp1〜pnとする。
【００２３】
図５に、VHDL−AMSを用いた非故障回路モデル記憶部201のネットリストファイル402のフォーマットを示す。ネットリストファイル402は、各回路素子モデル401の個別素子名409と端子のマッピング情報410を備える。個別素子名409は、非故障回路モデル201を構成する回路素子毎に異なる名称をつける。
例えば、抵抗を2つ使用したい場合は、素子名を「Resistor1」「Resistor2」として与える。
【００２４】
図６に、ユーザが入力する解析項目300を記憶する解析項目記憶部203のフォーマットを示す。
図６(a)に示す解析項目300は単一の故障が発生するシミュレーション解析を定義するデータであり、行番号2031、故障注入素子名2032、故障モード2033、故障注入時点2034、及びシミュレーション時間2035から構成される。故障注入素子名2032は、故障注入を行いたい素子を指定するセルであり、ネットリストファイル402の個別素子名409で指定した名称を用いる。本フォーマット例では、故障注入時点2034を初期時刻t＝0からの時間によって指定しているが、実際の構成では、回路素子の状態値の条件式を用いて条件の成立時点を指定することも可能である。
【００２５】
図６(b)に示す解析項目300は多重の故障が発生するシミュレーション解析を定義するデータであり、行番号2031、多重故障関連行番号2036、故障注入素子名2032、故障モード2033、故障注入時点2034、及びシミュレーション時間2035から構成される。故障注入素子名2032は、故障注入を行いたい素子を指定するセルであり、ネットリストファイル402の個別素子名409で指定した名称を用いる。多重故障関連行番号2036は、組み合せる故障の行番号2031を指定する。例えば、図６(b)では、行番号3において多重故障関連行番号2036で「行番号2」を指定している。このとき、「時刻10sにResistor2に短絡故障を注入する」という故障事象と「時刻30sにResistor1に開放故障を注入する」という故障事象の多重故障を指定している。
【００２６】
図７に、解析項目抽出部130の機能構成例を示す。解析項目抽出部130は、予め定められた規則に従いユーザが記述して、入力部10より入力された、または外部計算機50よりダウンロードされて、解析項目記憶部203に記憶された解析項目300を受け取り、其れを解釈する解析項目解釈部101と、解釈された解析項目の中から、故障注入対象の素子名3011及び故障モード3012を抽出し、それらの故障素子情報301を故障回路モデル構築部104に出力する故障素子情報抽出部102と、解釈された解析項目300の中から、故障注入時点3021及びシミュレーション時間3022を抽出し、それらのシミュレーション情報302をシミュレーション設定プログラム生成部105に出力するシミュレーション情報抽出部103から構成される。
【００２７】
故障回路モデル構築部104の処理について図８〜１０を用いて説明する。
図８は故障回路モデル構築部104の動作フローを示す。
また図９に故障素子モデルライブラリ202と非故障回路モデル201の構成例と、故障回路モデル206を構成する処理を示す。
また図１０は、回路素子モデルに対応させて故障素子モデルを予め登録しておく故障素子モデルライブラリ202を示す。
【００２８】
故障回路モデル構築部104は、故障素子情報抽出部102と接続されており、図８のステップS10において、故障素子情報301(故障注入素子の素子名3011と故障モード3012)を受け取る。
ステップS11において、これらの情報に基づき故障素子モデルライブラリ202から故障素子モデル2021を選定する。
ステップS12において、選定した故障素子モデル2021を故障注入素子名3011によって指定された非故障回路モデル201の回路素子モデル411に上書きすることで、または新たに加えることで、故障回路モデル206を構築する(図９参照)。
ステップS13において、構築した故障回路モデル206を故障回路モデルシミュレーション部109へ引き渡す。
【００２９】
図１０(a)(b)に、抵抗、キャパシタ、及びダイオードの開放故障及び短絡故障の故障素子モデルライブラリ202の構成例を示す。
開放故障素子モデル2022は、図１０(a)に示すそれぞれの回路素子モデル409に直列に高抵抗値の抵抗器2024を接続する。短絡故障素子モデル2023は、それぞれの回路素子モデル409に並列に低抵抗値の抵抗器2025を接続する。図１０(a)のそれぞれの回路素子モデルと対応させて、例えば図１０(b)の開放故障素子モデル2022、及び短絡故障素子モデル2023のそれぞれの故障素子モデル2021が対応付けられている。そのため、故障注入素子名3011及び故障モード3012の指定入力によって、故障素子モデル2021が特定される。
【００３０】
ここで、抵抗、キャパシタ、及びダイオードの開放故障素子モデル2022と短絡故障素子モデル2023はそれぞれ、非故障回路モデル201の記述言語と同じ言語で記述されている。故障素子モデルライブラリ202内の夫々の故障素子モデル2021は回路素子モデル401と同様に、端子情報403内の端子名408をn端子回路素子ではp1〜pnとして与える。また、直列若しくは並列抵抗と各回路素子モデル409との接点は故障素子モデル2021内の内部変数として扱う。従って、故障注入素子モデル411と故障素子モデル2021が同じ端子名を持つことになるため、故障モデル構築の際に、ネットリストファイル402内の回路素子接続情報を編集する必要がなくなる。
【００３１】
図１１に、回路シミュレーション部140の機能構成例を示す。
非故障回路モデルシミュレーション部106は、回路シミュレータ110及びシミュレーション結果記憶部207から構成される。非故障回路モデルシミュレーション部106は、非故障回路モデル201に対して回路シミュレーションを実行して、シミュレーション期間の全ての時間(サンプリングタイム毎に)において、解析対象の素子、及び解析対象の端子における状態値(例えば、電圧値、電流値、などのいずれか、又は全て)を、時系列にシミュレーション結果記憶部207に記録する。  回路シミュレータ110は、アナログ回路又はアナログディジタル混在回路のシミュレーションが可能な回路シミュレータSaber Simulator、SMASH、System Vision等を利用する。回路シミュレータ110は、故障シミュレーション装置１の演算部100で実行する方式の他に、通信部30、ネットワーク60を介して、外部回路シミュレータ40の機能を用いることも考えられる。
【００３２】
故障回路モデルシミュレーション部109は、回路シミュレータ110と、シミュレーション結果記憶部211から構成される。ここで、回路シミュレータ110は、非故障回路モデルシミュレーション部106と1つのシミュレータを共有利用することも、シミュレーションの並列化のために別々のシミュレータを利用することも可能である。
【００３３】
シミュレーション設定プログラム生成部105は、シミュレーション情報抽出部103からシミュレーション情報302を受け取り、回路シミュレータ110のシミュレーションパラメータの設定、及び実行を行うためのプログラムを生成する。ここで生成するプログラムは使用する回路シミュレータ依存のAPI(Application Programming Interface)を用いて行うこともできる。
【００３４】
状態抽出部107はシミュレーション情報抽出部103、シミュレーション結果記憶部207と、及び状態推定部108に接続している。状態抽出部107は、シミュレーション情報抽出部103で抽出した故障注入時点3021を受け取り、シミュレーション結果記憶部207に記憶されている故障注入時点(時刻)の各端子及び各素子の状態値303を抽出する。さらに、抽出した各端子及び各素子の状態値303を状態推定部108に出力する。
【００３５】
状態推定部108は、状態抽出部107より故障注入時点(時刻)の各端子及び各素子の状態値303を受け取り、それを用いて故障回路モデル206の各端子の故障注入時点(時刻)における状態値304を推定する。さらに、推定された状態値304を故障回路モデルシミュレーション部109の回路シミュレータ110に各端子の初期値データとして出力する。
【００３６】
故障回路モデルシミュレーション部109は、状態推定部108から受け取った各端子の推定された状態値304を各端子の初期値として、シミュレーション設定プログラム生成部105からの指令に従い、シミュレーションを実行する。そのシミュレーションは、故障注入時点(時刻)から、解析項目300のシミュレーション時間2035の間実行される。そして、シミュレーション時間2035の間の解析対象の素子、及び解析対象の端子の状態値の時系列データがシミュレーション結果記憶部211に記録される。
【００３７】
図１２に、状態推定部108の動作フローを示す。状態推定部108は、ステップS20において、状態抽出部107より出力された故障注入時点(時刻)の各端子及び各素子の状態値303を受け取る。ステップS21において、故障素子情報抽出部102から出力される故障注入対象素子名3011と故障モード3012を受け取る。ステップS22において、ステップS21で受け取った情報を基に、推定リスト210より端子の状態を推定するための推定則を抽出する。ステップS23において、推定リスト210より抽出した推定則に、ステップS20にて受け取った端子の状態値303を代入し、故障回路モデル206の各端子の状態値304を推定する。ステップS24において、推定した状態値304を故障回路モデルシミュレーション部109に出力する。
【００３８】
図１３に、推定リスト210に記載される推定則のうち、例として各回路素子の中よりキャパシタの開放故障及び短絡故障の推定例を示す。推定則は図１３に示すように方程式によって記述することもできる。開放故障では、故障注入直前は故障の模擬のために接続された直列抵抗の両端で電圧降下は起きないと推定することができる。従って、キャパシタの故障素子モデルの内部変数である端子の状態値xは端子p1における電圧値Vp1と等しい(x＝Vp1)。また、短絡故障模擬のために接続された並列抵抗の両端の電圧値は、それぞれx1＝Vp1、x2＝Vp2となる。このように、推定リスト内には各回路素子の電気特性、故障モードに応じた端子の状態値に対する推定則が記載されている。
【００３９】
推定リスト記憶部210には、それぞれの回路素子モデルと対応させて、例えば開放故障素子モデル、及び短絡故障素子モデルのそれぞれの端子の状態値に対する推定則が対応付けられて予めユーザにより登録されている。そのため、故障注入素子名3011及び故障モード3012の指定入力によって、故障素子モデルのそれぞれの端子の状態値に対する推定則が特定される。
【００４０】
図１４に、故障シミュレーション装置1における特徴的な機能の全体動作フローを示す。
予め、ユーザは定められた規則に従い、非故障回路モデル201及び解析項目300を作成する。図６(a),(b)にフォーマットを示す解析項目を入力するための入力GUI画面が出力部20に表示され、ユーザは、所定の欄に必要項目を入力することで解析項目300が故障シミュレーション装置1に入力される。
【００４１】
ステップS30において、非故障回路モデル201のシミュレーション106を行う。
ステップS31において、シミュレーション結果をシミュレーション結果記憶部207に保存する。
ステップS32において、解析項目解釈部101で解釈された解析項目300を故障素子情報301と、シミュレーション情報302に分割して、それぞれ出力する。
ステップS34において、ステップS32で故障素子情報抽出部102より出力された故障素子情報301に従い、故障素子モデルライブラリ202から故障素子モデル2021を選定し、故障回路モデル206を構築する。さらに、構築した故障回路モデル206を故障回路モデルシミュレーション部109で実行するための実行ディレクトリに移す。
【００４２】
次に、ステップS33において、ステップS32でシミュレーション情報抽出部103より抽出された故障注入時点3021の非故障回路モデルのシミューション結果をシミュレーション結果記憶部207より抽出し、状態推定部108に出力する。
ステップS35において、故障注入時刻3021における故障回路モデル206の各端子及び素子の状態値304を推定する。
ステップS36において、ステップS35で推定された各端子の状態値304を初期値として、ステップS34において構築された故障回路モデル206の故障回路モデルシミュレーション109を実行する。
ステップS37において、故障回路モデルシミュレーション部109で実行された故障回路モデル206のシミュレーション結果をシミュレーション結果記憶部211に記憶する。
ステップS38において、解析項目300に記載されている全ての故障項目のシミュレーションの実行が繰り返される判定を行なう。
【００４３】
以上の処理によって、本発明の第１の実施形態の故障シミュレーション装置1におけるシミュレーション処理は、図１５(b)に示すように故障注入時刻からの故障区間のみの実行で済むために、総テスト時間の短縮が図れる。
【００４４】
本実施形態の故障シミュレーション装置1のユーザは、故障回路モデルシミュレーション部109のシミュレーション実行が終了後、非故障回路モデルシミュレーション結果記憶部207、及び故障回路モデルシミュレーション結果記憶部211からシミュレーション結果を読み出して、出力部20へ、例えば同一時間軸上に両結果の時系列データを比較して出力することにより、回路素子の故障の影響を検証することが出来る。
【実施例２】
【００４５】
図１６は、本発明の第２の実施の形態において故障シミュレーションを実行する故障シミュレーション装置2の構成図である。実施例１の図１の故障シミュレーション装置1と比較して、演算部100に等価回路モデル構築部112が加わり、記憶部200に等価回路モデル構築用ライブラリ212と、等価回路モデル記憶部213が新たに加わっている。また、状態推定部113の処理が、故障回路モデル206の等価回路モデル213において推定を行なう処理に変わっている。
【００４６】
実施例1では、非故障回路モデル201のシミュレーション結果207を基に、故障注入時刻における故障回路モデル206の各端子及び素子の状態値を推定リスト210より推定した。本実施例では、推定した状態値304を故障回路モデル206のシミュレーションに適用する際に、収束性の問題を解決し、更にシミュレーションの高速化につながる推定方法を例示する。
【００４７】
図１７は、本実施例の故障シミュレーション装置2の概略機能構成図を示している。
実施例1とは異なり、故障素子情報301に基づいて故障回路モデル206の等価回路モデル213を構築する等価回路モデル構築部112を有している。
【００４８】
図１８に、等価回路モデル構築部112の動作フローの一例を示す。等価回路モデル構築部112は故障素子情報抽出部102と接続しており、ステップS40では、故障素子情報301を受けとる。
ステップS41では、ステップS40で入手した情報に基づき等価回路モデル構築用ライブラリ212(図１９に後述)から等価素子モデルを選定する。
【００４９】
ステップS42では、ステップS41で選定した等価素子モデルを故障注入素子名3011によって指定された非故障回路モデル201の故障注入素子モデル411に上書きして故障回路モデル206の等価回路モデル213を作成する。本等価回路モデル作成ステップでは、故障注入素子モデルの等価素子モデルを置き換えるのみではなく、故障回路モデル206を構成する回路素子のうち時間の導関数を持つ素子を直列抵抗の接続された電圧源又は電流源に置き換え、さらに非線形素子を線形化することで構築することでも良い。
ステップS43では、状態値を推定するための推定回路としてステップS42で作成した等価回路モデル213を状態推定部108に出力する。
【００５０】
図１９に等価回路モデル構築用ライブラリ212に格納される各回路素子の等価モデル例を示す。等価回路モデル構築用ライブラリ212は、回路素子モデル409の非故障及び各故障モードに対応した等価素子モデル群2123、2126及び2129を有している。回路素子モデル2121は抵抗モデルであり、2122はダイオードモデルである。抵抗モデルの非故障時、開放故障時、短絡故障時の等価素子モデルの一例を2130、2124、2127に示す。ダイオードモデルの非故障時、開放故障時、短絡故障時の等価素子モデルの一例を2131、2125、2128に示す。
【００５１】
図２０に、状態推定部113の状態推定フローチャートを示す。
ステップS50において、状態推定部113は、状態抽出部107より出力された非故障回路モデルシミュレーション部106のシミュレーション結果の故障注入時点(時刻)の各端子及び素子の状態値303を受け取る。
ステップS51において、故障素子情報抽出部102から出力される故障注入対象素子名3011と故障モード3012を受け取る。
ステップS52において、ステップS51で受け取った情報を基に、推定リスト210より端子の状態を推定するための方程式を抽出する。
ステップS53において、推定リスト210より抽出した方程式に、ステップS50にて受け取った端子及び素子の状態値303を代入し、故障回路モデル206の各端子及び素子の状態値を推定する。
【００５２】
ステップS54において、等価回路モデル構築部112で構築されて、受け渡された故障回路モデル206の等価回路モデル213に、ステップS53で推定した各端子及び素子の状態値を適用し、解析することで、故障回路モデル206の各端子及び素子の状態値を再度推定する。
【００５３】
ステップS55において、再度推定した故障回路モデル206の各端子及び素子の状態値を故障回路モデルシミュレーション部109に出力する。その他の実施形態に関しては実施例１と同様である
本実施例のように、ステップS54において各端子及び素子の状態値を等価回路モデル213を用いて再度推定することにより、故障回路モデルシミュレーション時に、故障注入時の回路モデルの切り替えにより起きる未収束性の課題を解決することが可能であり、故障シミュレーション時間の短縮化が可能となる。
【産業上の利用可能性】
【００５４】
本発明は、アナログ素子を含む回路の回路シミュレーションに適用することができ、特に、非故障回路シミュレーションとの比較により故障解析を行うFMEAにおいて、テストケースが膨大な際の故障シミュレーションに有効なものである。
【符号の説明】
【００５５】
1  実施例１の故障シミュレーション装置
2  実施例２の故障シミュレーション装置
10  入力部
20  出力部
30  通信部
40  外部回路シミュレータ
50  外部計算機
60  ネットワーク
100  演算部
101  解析項目解釈部
102  故障素子情報抽出部
103  シミュレーション情報抽出部
104  故障回路モデル構築部
105  シミュレーション設定プログラム生成部
106  非故障回路モデルシミュレーション部
107  状態抽出部
108  状態推定部
109  故障回路モデルシミュレーション部
110  回路シミュレータ
111  故障シミュレーション実行部
112  等価回路モデル構築部
113  状態推定部
130  解析項目抽出部
140  回路シミュレーション部
200  記憶部
201  非故障回路モデル記憶部
202  故障素子モデルライブラリ
203  解析項目記憶部
204  故障素子情報記憶部
205  シミュレーション情報記憶部
206  故障回路モデル記憶部
207  非故障回路モデルシミュレーション結果記憶部
208  非故障回路モデルシミュレーション状態値記憶部
209  故障注入時刻状態値記憶部
210  推定リスト記憶部
211  故障回路モデルシミュレーション結果記憶部
212  等価回路モデル構築用ライブラリ
213  等価回路モデル記憶部
300  解析項目
301  故障素子情報
302  シミュレーション情報
303  抽出後の状態値
304  推定後の状態値
401  回路素子モデル
402  ネットリストファイル
403  端子情報
404  端子タイプ
405  端子名
406  端子特性
407  N端子回路素子モデル
408  N端子回路素子の端子名
409  個別素子名
410  マッピング情報
411  故障注入素子名
2021  故障素子モデル
2022  開放故障素子モデル
2023  短絡故障素子モデル
2024  直列抵抗器
2025  並列抵抗器
2031  行番号
2032  故障注入素子名
2033  故障モード
2034  故障注入時点
2035  シミュレーション時間
2036  多重故障関連行番号
2121  非故障抵抗モデル(HDL記述)
2122  非故障ダイオードモデル(HDL記述)
2123  開放故障時等価素子モデル群(HDL記述)
2124  開放故障時等価抵抗モデル(HDL記述) 
2125  開放故障時等価ダイオードモデル(HDL記述) 
2126  短絡故障時等価素子モデル群(HDL記述)
2127  短絡故障時等価抵抗モデル(HDL記述)
2128  短絡故障時等価ダイオードモデル(HDL記述)
2129  非故障素子時等価素子モデル群(HDL記述)
2130  非故障時等価抵抗モデル(HDL記述) 
2131  非故障時等価ダイオードモデル(HDL記述) 
3011  解釈後の故障注入素子名
3012  解釈後の故障モード
3021  解釈後の故障注入時点
3022  解釈後のシミュレーション時間
【図１】
2015026184.tif 000003
【図２】
2015026184.tif 000004
【図３】
2015026184.tif 000005
【図４】
2015026184.tif 000006
【図５】
2015026184.tif 000007
【図６】
2015026184.tif 000008
【図７】
2015026184.tif 000009
【図８】
2015026184.tif 000010
【図９】
2015026184.tif 000011
【図１０】
2015026184.tif 000012
【図１１】
2015026184.tif 000013
【図１２】
2015026184.tif 000014
【図１３】
2015026184.tif 000015
【図１４】
2015026184.tif 000016
【図１５】
2015026184.tif 000017
【図１６】
2015026184.tif 000018
【図１７】
2015026184.tif 000019
【図１８】
2015026184.tif 000020
【図１９】
2015026184.tif 000021
【図２０】
2015026184.tif 000022