(57)【要約】【課題】  外周トレンチに位置ずれが生じても、高い耐圧が得られる絶縁ゲート型半導体装置を提供する。【解決手段】  半導体基板１２と、表面電極１４と、裏面電極１８を有し、表面電極１４と裏面電極１８の間をスイッチングする絶縁ゲート型半導体装置であって、半導体基板１２の表面に形成されている第１外周トレンチ５４ａと、半導体基板１２の表面に形成されており、第１外周トレンチ５４ａよりも深い第２外周トレンチ５４ｂと、第１外周トレンチ５４ａの底面に露出する第２導電型の第５領域５６ａと、第２外周トレンチ５４ｂの底面に露出しており、表面側の端部が第５領域５６ａの裏面側の端部よりも裏面側に位置する第２導電型の第６領域５６ｂと、第５領域５６ａを第６領域５６ｂから分離している第１導電型の第７領域２８を有する。【選択図】図２
2015201559.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板の表面に形成されている表面電極と、前記半導体基板の裏面に形成されている裏面電極を有し、前記表面電極と前記裏面電極の間をスイッチングする絶縁ゲート型半導体装置であって、
前記半導体基板が、
前記表面電極に接している第１導電型の第１領域と、
前記表面電極に接しており、前記第１領域に接している第２導電型の第２領域と、
前記第２領域によって前記第１領域から分離されている第１導電型の第３領域と、
前記表面に形成されており、前記第２領域を貫通して前記第３領域に達する複数のゲートトレンチと、
前記ゲートトレンチの底面に露出する第２導電型の第４領域と、
前記第２領域の外側の領域において前記表面に形成されている第１外周トレンチと、
前記第２領域の外側の領域において前記表面に形成されており、第１外周トレンチよりも深い第２外周トレンチと、
前記第１外周トレンチの底面に露出する第２導電型の第５領域と、
前記第２外周トレンチの底面に露出しており、前記表面側の端部が第５領域の前記裏面側の端部よりも前記裏面側に位置する第２導電型の第６領域と、
前記第３領域と繋がっており、前記第５領域を前記第６領域から分離している第１導電型の第７領域、
を有する絶縁ゲート型半導体装置。
【請求項２】
前記半導体基板を前記表面側から平面視したときに、前記第５領域が前記第６領域に対して部分的に重複する請求項１の絶縁ゲート型半導体装置。
【請求項３】
前記第６領域の厚みが、前記第５領域の厚みよりも厚い請求項１または２の絶縁ゲート型半導体装置。
【請求項４】
前記第５領域に、第１種の第２導電型不純物が含まれており、
前記第６領域に、前記第１種の第２導電型不純物よりも前記半導体基板中における拡散係数が大きい第２種の第２導電型不純物が含まれている、
請求項３の絶縁ゲート型半導体装置。
【請求項５】
前記半導体基板が、ＳｉＣにより構成されており、
前記第５領域と前記第６領域に、カーボンとボロンが含まれており、
前記第５領域のカーボンの濃度が、前記第６領域のカーボンの濃度よりも高い、
請求項３の絶縁ゲート型半導体装置。
【請求項６】
前記第２領域の外側の領域に、前記第１外周トレンチと前記第２外周トレンチが、交互に複数個形成されている請求項１〜５のいずれか一項の絶縁ゲート型半導体装置。
【請求項７】
請求項１〜６のいずれか一項の絶縁ゲート型半導体装置を製造する方法であって、
前記第１外周トレンチを形成する工程と、
前記第１外周トレンチの底面に第２導電型不純物を注入することによって、前記第５領域を形成する工程と、
前記第２外周トレンチを形成する工程と、
前記第２外周トレンチの底面に第２導電型不純物を注入することによって、前記第６領域を形成する工程、
を有する方法。
【請求項８】
前記第１外周トレンチと前記第２外周トレンチのいずれか一方のトレンチを先に形成し、
前記一方のトレンチを形成した後に、前記第５領域と前記第６領域のうちの前記一方のトレンチの底面に露出する領域を形成し、
前記一方のトレンチの底面に露出する前記領域を形成した後に、前記一方のトレンチ内に絶縁層を形成し、
前記絶縁層を形成した後に、前記第１外周トレンチと前記第２外周トレンチのうちのいずれか他方のトレンチを形成し、
前記他方のトレンチを形成した後に、前記第５領域と前記第６領域のうちの前記他方のトレンチの底面に露出する領域を形成し、
前記他方のトレンチの底面に露出する前記領域を形成した後に、前記他方のトレンチ内に絶縁層を形成する、
請求項７の方法。
【請求項９】
前記第６領域を形成する前記工程を、前記第５領域を形成する前記工程よりも先に実施し、
前記第６領域を形成する前記工程において、前記第２外周トレンチの底面に第２導電型不純物を注入した後に前記半導体基板をアニールし、
前記第５領域を形成する前記工程において、前記第１外周トレンチの底面に第２導電型不純物を注入した後に前記半導体基板をアニールする、
請求項７または８の方法。
【請求項１０】
前記第６領域を形成する前記工程におけるアニールの温度が、前記第５領域を形成する前記工程におけるアニールの温度よりも高い、
請求項９の方法。
【請求項１１】
前記第５領域を形成する前記工程では、前記第１外周トレンチの底面に第１種の第２導電型不純物を注入し、
前記第６領域を形成する前記工程では、前記第２外周トレンチの底面に、前記第１種の第２導電型不純物よりも前記半導体基板中における拡散係数が大きい第２種の第２導電型不純物を注入する、
請求項７〜１０のいずれか一項の方法。
【請求項１２】
前記半導体基板が、ＳｉＣにより構成されており、
前記第５領域を形成する前記工程では、前記第１外周トレンチの底面にカーボンとボロンを注入し、
前記第６領域を形成する前記工程では、前記第２外周トレンチの底面にボロンを注入する、
請求項７〜１０のいずれか一項の方法。
【請求項１３】
前記ゲートトレンチを、前記第１外周トレンチと同時に形成する請求項７〜１２のいずれか一項の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、絶縁ゲート型半導体装置に関する。
【背景技術】
【０００２】
特許文献１には、ＭＯＳ構造が形成された素子領域と、その領域の周囲の外周領域を有する絶縁ゲート型半導体装置が開示されている。素子領域には、複数のゲートトレンチが形成されており、ゲートトレンチ内にゲート絶縁膜及びゲート電極が形成されている。ゲートトレンチの底面に露出する範囲には、ｐ型の底面囲繞領域（以下、素子部底面囲繞領域という）が形成されている。外周領域には、素子領域を取り囲むように複数のトレンチが形成されており、各トレンチ内には絶縁層が充填されている。外周領域の各トレンチの底面に露出する範囲には、ｐ型の底面囲繞領域（以下、外周部底面囲繞領域という）が形成されている。ＭＯＳＦＥＴがターンオフすると、素子領域内では、素子部底面囲繞領域からドリフト領域内に空乏層が広がる。これによって、素子領域内のドリフト領域の空乏化が促進される。また、外周領域内では、外周部底面囲繞領域からドリフト領域内に空乏層が広がる。これによって、外周領域内のドリフト領域の空乏化が促進される。したがって、絶縁ゲート型半導体装置の耐圧が向上されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１３５５２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の絶縁ゲート型半導体装置では、素子領域内では、各素子部底面囲繞領域から略同時に空乏層が広がる。２つの素子部底面囲繞領域に挟まれた部分のドリフト領域は、両側から空乏化が進展するため、容易に空乏化される。これに対し、外周領域内では、素子領域から広がる空乏層が、外周領域内の最初の外周部底面囲繞領域（素子領域に最も近い外周部底面囲繞領域）に到達すると、最初の外周部底面囲繞領域から２番目の外周部底面囲繞領域（素子領域から２番目の外周部底面囲繞領域）に向かって空乏層が伸びる。空乏層が２番目の外周部底面囲繞領域に到達すると、２番目の外周部底面囲繞領域から３番目の外周部底面囲繞領域に向かって空乏層が伸びる。このように、空乏層が各外周部底面囲繞領域を経由して順次広がって行く。このため、２つの外周部底面囲繞領域に挟まれた部分のドリフト領域では、片側からのみ空乏化が進展する。このため、外周領域を十分に空乏化するためには、外周部底面囲繞領域の間隔をより狭くすることが望ましい。しかしながら、外周部底面囲繞領域の間隔を狭くすると、製造工程における誤差によって外周部底面囲繞領域同士が繋がってしまう場合があり、必要な耐圧が得られないという問題が生じる。
【課題を解決するための手段】
【０００５】
本明細書が開示する絶縁ゲート型半導体装置は、半導体基板と、前記半導体基板の表面に形成されている表面電極と、前記半導体基板の裏面に形成されている裏面電極を有し、前記表面電極と前記裏面電極の間をスイッチングする。前記半導体基板は、前記表面電極に接している第１導電型の第１領域と、前記表面電極に接しており、前記第１領域に接している第２導電型の第２領域と、前記第２領域によって前記第１領域から分離されている第１導電型の第３領域と、前記表面に形成されており、前記第２領域を貫通して前記第３領域に達する複数のゲートトレンチと、前記ゲートトレンチの底面に露出する第２導電型の第４領域と、前記第２領域の外側の領域において前記表面に形成されている第１外周トレンチと、前記第２領域の外側の領域において前記表面に形成されており、第１外周トレンチよりも深い第２外周トレンチと、前記第１外周トレンチの底面に露出する第２導電型の第５領域と、前記第２外周トレンチの底面に露出しており、前記表面側の端部が第５領域の前記裏面側の端部よりも前記裏面側に位置する第２導電型の第６領域と、前記第３領域と繋がっており、前記第５領域を前記第６領域から分離している第１導電型の第７領域を有する。
【０００６】
なお、第２外周トレンチは、第１外周トレンチの外周側（第２領域から遠い側）に形成されていてもよいし、第１外周トレンチの内周側（第２領域に近い側）に形成されていてもよい。また、第１導電型はｎ型とｐ型のいずれか一方であり、第２導電型はｎ型とｐ型のいずれか他方である。
【０００７】
この絶縁ゲート型半導体装置では、第１外周トレンチの底面に露出する第５領域と、第２外周トレンチの底面に露出する第６領域によって、第２領域の外側の領域における空乏層の伸展が促進される。この絶縁ゲート型半導体装置では、第６領域の表面側の端部が第５領域の裏面側の端部よりも裏面側に位置する。すなわち、第５領域と第６領域の深さ方向（すなわち、半導体基板の厚み方向）の位置が異なる。このため、製造誤差によって、半導体基板の平面方向（すなわち、半導体基板の表面に沿った方向）における第５領域と第６領域の相対位置にずれが生じたとしても、第５領域と第６領域が繋がることを防止することができる。
【図面の簡単な説明】
【０００８】
【図１】半導体装置１０の平面図。
【図２】図１のＩＩ−ＩＩ線における縦断面図。
【図３】半導体装置１０の製造工程の説明図。
【図４】半導体装置１０の製造工程の説明図。
【図５】半導体装置１０の製造工程の説明図。
【図６】半導体装置１０の製造工程の説明図。
【図７】半導体装置１０の製造工程の説明図。
【図８】第２外周トレンチ５４ｂが第１外周トレンチ５４ａに対して位置ずれした場合の図２に対応する縦断面図。
【図９】第１変形例の半導体装置の図２に対応する縦断面図。
【図１０】第２変形例の半導体装置の図２に対応する縦断面図。
【発明を実施するための形態】
【０００９】
最初に、以下に説明する実施例の絶縁ゲート型半導体装置の特徴を列記する。なお、以下の各特徴は、いずれも、独立して有用なものである。
（特徴１）半導体基板を表面側から平面視したときに、第５領域が第６領域に対して部分的に重複する。このように第５領域と第６領域を配置することで、これらをより接近して配置することができる。これによって、絶縁ゲート型半導体装置の耐圧をより向上させることができる。また、第５領域と第６領域の深さ方向の位置の製造誤差は、平面方向の位置の製造誤差よりも小さい。したがって、上記のように第５領域と第６領域を配置しても、これらが製造誤差によって繋がることを防止することができる。
（特徴２）第６領域の厚みが、第５領域の厚みよりも厚い。この構成によれば、第６領域の界面のカーブが、第５領域の界面のカーブよりも緩やかになる。第６領域は第５領域よりも裏面側に突出しているため電界が集中しやすいが、このように第６領域の界面のカーブを緩やかにすることで、第６領域への電界の集中を緩和することができる。
（特徴３）第５領域に、第１種の第２導電型不純物が含まれており、第６領域に、第１種の第２導電型不純物よりも半導体基板中における拡散係数が大きい第２種の第２導電型不純物が含まれている。この構成によれば、第６領域の界面のカーブを緩やかにすることができる。
（特徴４）半導体基板がＳｉＣにより構成されており、第５領域と第６領域にカーボンとボロンが含まれており、第５領域のカーボンの濃度が、第６領域のカーボンの濃度よりも高い。この構成によれば、第６領域の界面のカーブを緩やかにすることができる。
（特徴５）第２領域の外側の領域に、第１外周トレンチと第２外周トレンチが、交互に複数個形成されている。
（特徴６）絶縁ゲート型半導体装置は以下の方法により製造することができる。この方法は、第１外周トレンチを形成する工程と、第１外周トレンチの底面に第２導電型不純物を注入することによって第５領域を形成する工程と、第２外周トレンチを形成する工程と、第２外周トレンチの底面に第２導電型不純物を注入することによって第６領域を形成する工程を有する。
（特徴７）第１外周トレンチと第２外周トレンチのいずれか一方のトレンチを先に形成し、前記一方のトレンチを形成した後に、第５領域と第６領域のうちの前記一方のトレンチの底面に露出する領域を形成し、前記一方のトレンチの底面に露出する前記領域を形成した後に、前記一方のトレンチ内に絶縁層を形成し、前記絶縁層を形成した後に、第１外周トレンチと第２外周トレンチのうちのいずれか他方のトレンチを形成し、他方のトレンチを形成した後に、第５領域と第６領域のうちの他方のトレンチの底面に露出する領域を形成し、他方のトレンチの底面に露出する前記領域を形成した後に、前記他方のトレンチ内に絶縁層を形成する。このように、一方のトレンチ内に絶縁層を形成した後に他方のトレンチを形成することで、これらのトレンチに挟まれた半導体層（２つのトレンチを隔てる隔壁）にクラック等が生じることを防止することができる。
（特徴８）第６領域を形成する工程を、第５領域を形成する工程よりも先に実施し、第６領域を形成する工程において、第２外周トレンチの底面に第２導電型不純物を注入した後に半導体基板をアニールし、第５領域を形成する工程において、第１外周トレンチの底面に第２導電型不純物を注入した後に半導体基板をアニールする。この方法では、第６領域が第５領域よりもより多くアニールされるので、第６領域の界面のカーブを緩やかにすることができる。
（特徴９）第６領域を形成する工程におけるアニールの温度が、第５領域を形成する工程におけるアニールの温度よりも高い。この方法によれば、第６領域の界面のカーブをより緩やかにすることができる。
（特徴１０）第５領域を形成する工程では、第１外周トレンチの底面に第１種の第２導電型不純物を注入し、第６領域を形成する工程では、第２外周トレンチの底面に、第１種の第２導電型不純物よりも半導体基板中における拡散係数が大きい第２種の第２導電型不純物を注入する。この方法によれば、第６領域の界面のカーブを緩やかにすることができる。
（特徴１１）
半導体基板が、ＳｉＣにより構成されており、第５領域を形成する工程では、第１外周トレンチの底面にカーボンとボロンを注入し、第６領域を形成する工程では、第２外周トレンチの底面にボロンを注入する。この方法によれば、第６領域の界面のカーブをより緩やかにすることができる。
（特徴１２）ゲートトレンチを、第１外周トレンチと同時に形成する。
【実施例１】
【００１０】
図１に示す半導体装置１０は、ＳｉＣからなる半導体基板１２を有している。半導体基板１２は、セル領域２０と外周領域５０を有している。セル領域２０には、ＭＯＳＦＥＴが形成されている。外周領域５０は、セル領域２０と半導体基板１２の端面１２ａとの間の領域である。
【００１１】
図２に示すように、半導体基板１２の表面には、表面電極１４と絶縁層１６が形成されている。絶縁層１６は、外周領域５０内の半導体基板１２の表面を覆っている。表面電極１４は、セル領域２０内において半導体基板１２と接している。言い換えると、表面電極１４が半導体基板１２と接しているコンタクト領域がセル領域２０であり、コンタクト領域よりも外周側（端面１２ａ側）の領域が外周領域５０である。半導体基板１２の裏面には、裏面電極１８が形成されている。裏面電極１８は、半導体基板１２の裏面の略全体を覆っている。
【００１２】
セル領域２０内には、ソース領域２２、ボディ領域２３、ドリフト領域２８、ドレイン領域３０、ｐ型フローティング領域３２、ゲートトレンチ３４が形成されている。
【００１３】
ソース領域２２（請求項の第１領域の一例）は、高濃度にｎ型不純物を含むｎ型領域である。ソース領域２２は、半導体基板１２の上面に露出する範囲に形成されている。ソース領域２２は、表面電極１４に接しており、表面電極１４に対してオーミック接続されている。
【００１４】
ボディ領域２３（請求項の第２領域の一例）は、ボディコンタクト領域２４と低濃度領域２６を有している。ボディコンタクト領域２４は、高濃度にｐ型不純物を含むｐ型領域である。ボディコンタクト領域２４は、ソース領域２２が形成されていない位置において半導体基板１２の上面に露出するように形成されている。ボディコンタクト領域２４は、表面電極１４に接しており、表面電極１４に対してオーミック接続されている。低濃度領域２６は、低濃度にｐ型不純物を含むｐ型領域である。低濃度領域２６のｐ型不純物濃度は、ボディコンタクト領域２４のｐ型不純物濃度よりも低い。低濃度領域２６は、ソース領域２２及びボディコンタクト領域２４の下側に形成されており、これらの領域に接している。
【００１５】
ドリフト領域２８（請求項の第３領域の一例）は、低濃度にｎ型不純物を含むｎ型領域である。ドリフト領域２８のｎ型不純物濃度は、ソース領域２２のｎ型不純物濃度よりも低い。ドリフト領域２８は、ボディ領域２３の下側に形成されている。ドリフト領域２８は、ボディ領域２３に接しており、ボディ領域２３によってソース領域２２から分離されている。
【００１６】
ドレイン領域３０は、高濃度にｎ型不純物を含むｎ型領域である。ドレイン領域３０のｎ型不純物濃度は、ドリフト領域２８のｎ型不純物濃度よりも高い。ドレイン領域３０は、ドリフト領域２８の下側に形成されている。ドレイン領域３０は、ドリフト領域２８に接しており、ドリフト領域２８によってボディ領域２３から分離されている。ドレイン領域３０は、半導体基板１２の下面に露出する範囲に形成されている。ドレイン領域３０は、裏面電極１８に対してオーミック接続されている。
【００１７】
図１、２に示すように、セル領域２０内の半導体基板１２の上面には、複数のゲートトレンチ３４が形成されている。図１に示すように、各ゲートトレンチ３４は、半導体基板１２の表面において、互いに平行に直線状に伸びている。図２に示すように、各ゲートトレンチ３４は、ソース領域２２とボディ領域２３を貫通し、ドリフト領域２８に達するように形成されている。各ゲートトレンチ３４内には、ボトム絶縁層３４ａと、ゲート絶縁膜３４ｂと、ゲート電極３４ｃが形成されている。ボトム絶縁層３４ａは、ゲートトレンチ３４の底部に形成された厚い絶縁層である。ボトム絶縁層３４ａの上側のゲートトレンチ３４の側面は、ゲート絶縁膜３４ｂによって覆われている。ボトム絶縁層３４ａの上側のゲートトレンチ３４内には、ゲート電極３４ｃが形成されている。ゲート電極３４ｃは、ゲート絶縁膜３４ｂを介して、ソース領域２２、ボディ領域２３及びドリフト領域２８と対向している。ゲート電極３４ｃは、ゲート絶縁膜３４ｂ及びボトム絶縁層３４ａによって、半導体基板１２から絶縁されている。ゲート電極３４ｃの上面は、絶縁層３４ｄによって覆われている。絶縁層３４ｄによって、ゲート電極３４ｃは表面電極１４から絶縁されている。
【００１８】
ｐ型フローティング領域３２（請求項の第４領域の一例）は、半導体基板１２内であって、各ゲートトレンチ３４の底面に露出する範囲（すなわち、当該底面に接する範囲）に形成されている。各ｐ型フローティング領域３２の周囲は、ドリフト領域２８に囲まれている。各ｐ型フローティング領域３２は、ドリフト領域２８によって、互いに分離されている。また、各ｐ型フローティング領域３２は、ドリフト領域２８によってボディ領域２３から分離されている。
【００１９】
外周領域５０内の半導体基板１２の表面に露出する範囲には、ｐ型の表面領域５１が形成されている。表面領域５１は、ボディ領域２３と略同じ深さまで広がっている。表面領域５１の上面全体は絶縁層１６に覆われている。したがって、表面領域５１は、表面電極１４とは接していない。上述したドリフト領域２８及びドレイン領域３０は、外周領域５０まで広がっている。ドリフト領域２８とドレイン領域３０は、半導体基板１２の端面１２ａまで広がっている。ドリフト領域２８は、表面領域５１に対して下側から接している。
【００２０】
外周領域５０内の半導体基板１２の上面には、複数の外周トレンチ５４（すなわち、５４ａ及び５４ｂ）が形成されている。各外周トレンチ５４は、表面領域５１を貫通して、ドリフト領域２８に達するように形成されている。図１に示すように、各外周トレンチ５４は、半導体基板１２を上側から見たときに、セル領域２０の周囲を一巡する環状に形成されている。図２に示すように、表面領域５１は、最も内周側の外周トレンチ５４によってボディ領域２３（すなわち、ソース領域２２及び表面電極１４と接しているｐ型領域）から分離されている。また、各表面領域５１は、各外周トレンチ５４によって互いに分離されている。言い換えると、最も内周側の外周トレンチ５４の内側のｐ型領域がボディ領域２３であり、最も内周側の外周トレンチ５４より外周側のｐ型領域が表面領域５１である。したがって、外周トレンチ５４は、ボディ領域２３の外側に形成されている。各外周トレンチ５４内には、絶縁層５３が形成されている。
【００２１】
外周トレンチ５４は、第１外周トレンチ５４ａと第２外周トレンチ５４ｂを有する。第１外周トレンチ５４ａの深さは、ゲートトレンチ３４の深さと略等しい。第２外周トレンチ５４ｂは、第１外周トレンチ５４ａよりも深い。最も内周側の外周トレンチ５４は、第１外周トレンチ５４ａである。内周側から外周側に向かって、第１外周トレンチ５４ａと第２外周トレンチ５４ｂが交互に配置されている。
【００２２】
半導体基板１２内であって、各外周トレンチ５４の底面に露出する範囲（すなわち、当該底面に接する範囲）には、ｐ型の底面領域５６（すなわち、５６ａ及び５６ｂ）が形成されている。底面領域５６は、外周トレンチ５４の底面全体を覆うように、外周トレンチ５４に沿って形成されている。各底面領域５６の周囲は、外周領域５０内のドリフト領域２８（請求項の第７領域の一例）に囲まれている。各底面領域５６は、外周領域５０内のドリフト領域２８によって、互いに分離されている。
【００２３】
底面領域５６は、第１外周トレンチ５４ａの底面に露出する第１底面領域５６ａ（請求項の第５領域の一例）と、第２外周トレンチ５４ｂの底面に露出する第２底面領域５６ｂ（請求項の第６領域の一例）を有する。第１底面領域５６ａは、第２底面領域５６ｂよりも浅い位置に形成されている。すなわち、第１底面領域５６ａの下端５５ａは、第２底面領域５６ｂの上端５５ｂよりも上側に位置する。したがって、第１底面領域５６ａの下端５５ａと第２底面領域５６ｂの上端５５ｂの間には、半導体基板１２の深さ方向に間隔Ｄ１が形成されている。第１底面領域５６ａは、半導体基板１２の上面を平面視したときに（すなわち、半導体基板１２の深さ方向に沿って見たときに）、隣の第２底面領域５６ｂと部分的に重なるように配置されている。
【００２４】
第１底面領域５６ａには、ｐ型不純物としてＡｌ（アルミニウム）が含有されている。第２底面領域５６ｂには、ｐ型不純物としてＢ（ボロン）が含有されている。
【００２５】
第２底面領域５６ｂの厚みＤｂは、第１底面領域５６ａの厚みＤａよりも大きい。また、第２底面領域５６ｂの幅Ｗｂ（内周側から外周側に向かう方向の幅）は、第１底面領域５６ａの幅Ｗａよりも大きい。このため、第２底面領域５６ｂの界面（ドリフト領域２８との界面）のカーブが、第１底面領域５６ａの界面（ドリフト領域２８との界面）のカーブよりも緩い。すなわち、第２底面領域５６ｂの界面の曲率が、第１底面領域５６ａの界面の曲率よりも小さい。
【００２６】
次に、半導体装置１０の動作について説明する。半導体装置１０を動作させる際には、裏面電極１８と表面電極１４の間に裏面電極１８がプラスとなる電圧が印加される。さらに、ゲート電極３４ｃに対してゲートオン電圧が印加されることで、セル領域２０内のＭＯＳＦＥＴがオンする。すなわち、ゲート電極３４ｃに対向している位置のボディ領域２３にチャネルが形成され、表面電極１４から、ソース領域２２、チャネル、ドリフト領域２８、ドレイン領域３０を経由して、裏面電極１８に向かって電子が流れる。
【００２７】
ゲート電極３４ｃへのゲートオン電圧の印加を停止すると、チャネルが消失し、ＭＯＳＦＥＴがオフする。ＭＯＳＦＥＴがオフすると、ボディ領域２３とドリフト領域２８の境界部のｐｎ接合からドリフト領域２８内に空乏層が広がる。空乏層がセル領域２０内のｐ型フローティング領域３２に到達すると、ｐ型フローティング領域３２からもドリフト領域２８内に空乏層が広がる。したがって、２つのｐ型フローティング領域３２の間に位置するドリフト領域２８は、両側のｐ型フローティング領域３２から広がる空乏層によって空乏化される。このように、セル領域２０内に空乏層が伸展することで、セル領域２０内における高い耐圧が実現される。
【００２８】
また、上述したｐｎ接合から伸びる空乏層は、最もセル領域２０側に位置する第１外周トレンチ５４ａの下側の第１底面領域５６ａに到達する。すると、第１底面領域５６ａから、その周囲のドリフト領域２８内に空乏層が広がる。第１底面領域５６ａとその隣（外周側の隣）の第２底面領域５６ｂの間の間隔が狭いので、第１底面領域５６ａから伸びる空乏層は隣の第２底面領域５６ｂに到達する。すると、その第２底面領域５６ｂからその周囲のドリフト領域２８内に空乏層が広がる。第２外周トレンチ５４ｂとその隣（外周側の隣）の第１底面領域５６ａの間の間隔が狭いので、第２底面領域５６ｂから伸びる空乏層は隣の第１底面領域５６ａに到達する。このように、第１底面領域５６ａと第２底面領域５６ｂを経由して、空乏層が外周側に伸展する。このようにして、最も内周側の底面領域５６から最も外周側の底面領域５６まで空乏層が伸びる。このように、外周領域５０内のドリフト領域２８内に空乏層が広く伸展する。底面領域５６同士は、ドリフト領域２８によって互いに分離されている。したがって、各底面領域５６の間において電位差が生じる。したがって、外周領域５０内において、内周側から外周側に向かって徐々に電位が変化ように電位が分布する。このように、外周領域５０内に空乏層が伸展するとともに、外周領域５０内に緩やかに変化する電位分布が形成されることで、外周領域５０における電界集中が抑制される。したがって、半導体装置１０は耐圧が高い。
【００２９】
また、第２底面領域５６ｂは、第１底面領域５６ａよりも下側に突出している。このため、外周領域５０に空乏層が広がっている状態では、第２底面領域５６ｂの周囲で電界が集中し易い。しかしながら、半導体装置１０では、第２底面領域５６ｂの厚みＤｂが厚く、これによって、第２底面領域５６ｂの界面のカーブが緩くなっている。このように第２底面領域５６ｂの界面のカーブが緩くなっていることで、第２底面領域５６ｂ近傍での電界集中が抑制される。これによって、半導体装置１０の耐圧がより向上されている。
【００３０】
次に、半導体装置１０の製造方法について説明する。実施例１の製造方法では、まず、図３に示すように、エピタキシャル成長、イオン注入等によって、半導体基板１２にソース領域２２、ボディ領域２３及び表面領域５１を形成する。
【００３１】
次に、図４に示すように、半導体基板１２の表面に開口を有するマスク６０（例えば酸化膜）を形成し、異方性エッチングによって開口内の半導体基板１２をエッチングする。これによって、第２外周トレンチ５４ｂを形成する。
【００３２】
次に、Ｂ（ボロン：請求項の第２種の第２導電型不純物の一例）を第２外周トレンチ５４ｂの底面に注入し、その後、半導体基板１２をアニール（第１アニール）する。これによって、注入されたＢを活性化させるとともに拡散させる。これによって、図５に示すように、第２底面領域５６ｂを形成する。
【００３３】
次に、第２外周トレンチ５４ｂ内に絶縁体を成長させることで、第２外周トレンチ５４ｂ内に絶縁層５３を形成する。
【００３４】
次に、図６に示すように、半導体基板１２の表面に開口を有するマスク６２（例えば酸化膜）を形成し、異方性エッチングによって開口内の半導体基板１２をエッチングする。これによって、第１外周トレンチ５４ａとゲートトレンチ３４を形成する。第１外周トレンチ５４ａとゲートトレンチ３４は、第２外周トレンチ５４ｂよりも浅く形成する。また、第１外周トレンチ５４ａは、第１外周トレンチ５４ａと第２外周トレンチ５４ｂが交互に配置されるように、第２外周トレンチ５４ｂの隣に形成する。
【００３５】
次に、Ａｌ（アルミニウム：請求項の第１種の第２導電型不純物の一例）を第１外周トレンチ５４ａの底面とゲートトレンチ３４の底面に注入し、その後、半導体基板１２をアニール（第２アニール）する。なお、第２アニールは、第１アニールよりも低温で実施する。これによって、注入されたＡｌを活性化させるとともに拡散させる。これによって、図７に示すように、第１底面領域５６ａとｐ型フローティング領域３２を形成する。
【００３６】
次に、第１外周トレンチ５４ａとゲートトレンチ３４の内部に絶縁体を成長させる。これによって、第１外周トレンチ５４ａ内に絶縁層５３を形成する。次に、ゲートトレンチ３４内の絶縁体を部分的に除去し、その後、ゲートトレンチ３４内にゲート絶縁膜３４ｂとゲート電極３４ｃを形成する。
【００３７】
次に、半導体基板１２の上面に、絶縁層３４ｄ、絶縁層１６及び表面電極１４を形成することで、半導体装置１０の上面側の構造が完成する。次に、半導体基板１２の下面側の構造（すなわち、ドレイン領域３０及び裏面電極１８）を形成する。これによって、図１、２の半導体装置１０が完成する。
【００３８】
上述した半導体装置１０の製造工程においては、半導体基板１２の上面に沿う方向（すなわち、Ｘ方向及びＹ方向）において、第１外周トレンチ５４ａと第２外周トレンチ５４ｂの相対位置にずれが生じやすい。すなわち、第１外周トレンチ５４ａと第２外周トレンチ５４ｂの位置のＸ方向及びＹ方向における誤差が大きい。特に、上記の実施例では、第１外周トレンチ５４ａと第２外周トレンチ５４ｂを別工程で形成するため、この誤差はより大きい。第１底面領域５６ａのＸ方向及びＹ方向の位置は第１外周トレンチ５４ａの位置によって変化し、第２底面領域５６ｂのＸ方向及びＹ方向の位置は第２外周トレンチ５４ｂの位置によって変化する。このため、Ｘ方向及びＹ方向において、第１底面領域５６ａと第２底面領域５６ｂの相対位置にずれが生じやすい。しかしながら、この半導体装置１０では、半導体基板１２の厚み方向（すなわち、Ｚ方向）において、第１底面領域５６ａと第２底面領域５６ｂの位置が異なる。より詳細には、第１底面領域５６ａと第２底面領域５６ｂの間に、間隔Ｄ１が形成されている。このため、第１底面領域５６ａと第２底面領域５６ｂの相対位置がＸ方向またはＹ方向に大きくずれたとしても、第１底面領域５６ａと第２底面領域５６ｂが繋がることがない。例えば、図８に示すように、製造誤差によって第２底面領域５６ｂが第１底面領域５６ａ側にシフトしたとしても、第１底面領域５６ａは第２底面領域５６ｂと繋がらない。このように、半導体装置１０の構造によれば、製造誤差によって第１底面領域５６ａが第２底面領域５６ｂと繋がることを防止することができる。
【００３９】
また、第１底面領域５６ａのＺ方向の位置は、第１外周トレンチ５４ａの深さと第１底面領域５６ａに対する不純物の注入範囲及び拡散範囲によって変化する。また、第２底面領域５６ｂのＺ方向の位置は、第２外周トレンチ５４ｂの深さと第２底面領域５６ｂに対する不純物の注入範囲及び拡散範囲によって変化する。各トレンチの深さと不純物の注入範囲及び拡散範囲は、正確に制御することができる。このため、第１底面領域５６ａ及び第２底面領域５６ｂのＺ方向の位置は、これらのＸ方向及びＹ方向の位置に比べて正確に制御することができる。したがって、上記の製造方法によれば、第１底面領域５６ａと第２底面領域５６ｂのＺ方向の間隔Ｄ１を正確に制御することができる。このため、間隔Ｄ１を短くすることが可能である。このため、上記の製造方法によれば、外周領域５０の耐圧を向上させることができる。
【００４０】
また、上記の製造方法では、第１底面領域５６ａのｐ型不純物としてＡｌを注入し、第２底面領域５６ｂのｐ型不純物としてＢを注入する。半導体基板１２（すなわち、ＳｉＣ）の中におけるＢの拡散係数は、Ａｌの拡散係数よりも大きい。したがって、第２底面領域５６ｂを第１底面領域５６ａよりも大きくすることができる。
【００４１】
また、上記の製造方法では、第１アニールを、第２アニールよりも高温で実施する。このため、第１アニールにおいてＢの拡散距離がより大きくなる。これによっても、第２底面領域５６ｂが第１底面領域５６ａよりも大きく形成されるようになっている。
【００４２】
また、上記の製造方法では、第２底面領域５６ｂを第１底面領域５６ａよりも先に形成する。このため、第２底面領域５６ｂは、第１アニールだけでなく第２アニールでも加熱される。第２アニールでは、第２底面領域５６ｂ中のＢがさらに拡散するため、第２底面領域５６ｂが拡大する。これによっても、第２底面領域５６ｂが第１底面領域５６ａよりも大きく形成されるようになっている。
【００４３】
以上のように第２底面領域５６ｂが第１底面領域５６ａよりも大きくなるため、第２底面領域５６ｂの厚みＤｂが第１底面領域５６ａの厚みＤａよりも大きくなる。その結果、第２底面領域５６ｂの界面のカーブが第１底面領域５６ａの界面のカーブよりも緩やかになる。このように第２底面領域５６ｂが形成されるため、上述したようにＭＯＳＦＥＴのオフ時に第２底面領域５６ｂの近傍における電界集中を抑制することができる。
【００４４】
また、第１底面領域５６ａの周囲には電界集中が生じ難いので、第１底面領域５６ａの界面の曲率が大きくても、電界集中の問題は生じない。また、このように第１底面領域５６ａを小型化することで、半導体装置１０を小型化することが可能となる。
【００４５】
また、上記の製造方法では、第１外周トレンチ５４ａと第２外周トレンチ５４ｂを別の工程で形成した。第１外周トレンチ５４ａと第２外周トレンチ５４ｂを同時に形成すると、第１外周トレンチ５４ａと第２外周トレンチ５４ｂの間の薄い隔壁（半導体層）にクラックが生じ易い。これに対し、上記のように、第２外周トレンチ５４ｂを形成し、その後、第２外周トレンチ５４ｂに絶縁層５３を埋め込んだ後で第１外周トレンチ５４ａを形成すると、薄い隔壁が形成されないのでクラックを抑制することができる。なお、第１外周トレンチ５４ａを先に形成し、第１外周トレンチ５４ａに絶縁層５３を埋め込んだ後で第２外周トレンチ５４ｂを形成しても、隔壁のクラックの問題を解消することができる。
【実施例２】
【００４６】
実施例２の半導体装置では、第１底面領域５６ａに含まれるｐ型不純物と第２底面領域５６ｂに含まれるｐ型不純物が、共にＢである。また、第１底面領域５６ａにおけるＣ（カーボン）の濃度が、第２底面領域５６ｂにおけるＣの濃度よりも高い。実施例２の半導体装置のその他の構成は、実施例１の半導体装置１０と等しい。このため、実施例２の半導体装置も、実施例１の半導体装置１０と同様に動作する。
【００４７】
実施例２の半導体装置の製造方法について説明する。まず、実施例１と同様にして、図６に示す構造を形成する。次に、Ｃを第１外周トレンチ５４ａの底面に注入する。これによって、第１外周トレンチ５４ａの底面近傍におけるＣの濃度が上昇する。次に、Ｂを第１外周トレンチ５４ａの底面に注入する。すなわち、ここでは、第１外周トレンチ５４ａの底面にＣとＢをコドープする。次に、半導体基板１２をアニール（第２アニール）する。これによって、半導体基板１２に注入されたＢを活性化させるとともに拡散させる。これによって、図７に示すように、第１底面領域５６ａを形成する。なお、実施例２の製造方法でも、第１底面領域５６ａと同時にｐ型フローティング領域３２を形成してもよい。その後、実施例１の方法と同様にして、実施例２の半導体装置を完成させる。
【００４８】
半導体基板１２（すなわち、ＳｉＣ）にＢとＣをコドープすると、半導体基板１２中におけるＢの拡散係数が小さくなる。すなわち、Ｂが拡散し難くなる。したがって、実施例２の製造方法によれば、小さい第１底面領域５６ａを形成することができる。また、第２底面領域５６ｂには、Ｂのみが注入されており、Ｃが注入されていないので、実施例２の製造方法でも、実施例１の製造方法と同様に、大きい第２底面領域５６ｂが形成される。したがって、図２に示すように、実施例２の製造方法でも、第２底面領域５６ｂを第１底面領域５６ａより大きくすることができる。
【００４９】
なお、実施例２の製造方法でも、実施例１の製造方法と同様に、第２アニールの温度を第１アニールの温度より高くしてもよい。
【００５０】
なお、上述した実施例１、２では、最も内周側（ボディ領域２３に近い側）の外周トレンチ５４が、第１外周トレンチ５４ａであった。しかしながら、図９に示すように、最も内周側の外周トレンチ５４が第２外周トレンチ５４ｂ（深いトレンチ）であってもよい。また、図２、９では、ゲートトレンチ３４と最も内周側の外周トレンチ５４が略同じ深さを有していた。しかしながら、最も内周側の外周トレンチ５４は、ゲートトレンチ３４より深くてもよいし、ゲートトレンチ３４より浅くてもよい。
【００５１】
また、上述した実施例では、第１外周トレンチ５４ａと第２外周トレンチ５４ｂが交互に複数個形成されていた。しかしながら、一部の領域で、第１外周トレンチ５４ａが２つ並んで形成されていてもよいし、第２外周トレンチ５４ｂが２つ並んで形成されていてもよい。また、外周領域５０に第１外周トレンチ５４ａと第２外周トレンチ５４ｂが１つずつ形成されていてもよい。すなわち、外周領域５０内に、第１外周トレンチ５４ａの隣に第２外周トレンチ５４ｂが形成されている構造が形成されていれば、上述した実施例の効果を得ることができる。
【００５２】
また、上述した実施例では、第２底面領域５６ｂが第１底面領域５６ａよりも厚かった。しかしながら、第２底面領域５６ｂ近傍での電界集中がそれほど問題とならない場合には、第２底面領域５６ｂの厚みが第１底面領域５６ａの厚み以下であってもよい。
【００５３】
また、上述した実施例では、半導体基板１２の上面を平面視したときに第１底面領域５６ａと第２底面領域５６ｂとが部分的に重なっていた。しかしながら、図１０に示すように、これらが重なっていなくてもよい。このような構成でも、Ｘ方向またはＹ方向の位置の誤差によって第１底面領域５６ａと第２底面領域５６ｂが繋がることを防止することができる。また、第１底面領域５６ａと第２底面領域５６ｂとが重なっていなくても、第１底面領域５６ａから第２底面領域５６ｂに（または、第２底面領域５６ａから第１底面領域５６ｂに）空乏層を伸展させることは可能である。
【００５４】
また、上述した実施例では、半導体基板１２がＳｉＣにより構成されていたが、Ｓｉ等の他の材質によって構成された半導体基板を使用してもよい。また、上述した実施例のｐ型フローティング領域３２に代えて、所定の電位に接続されているｐ型領域が形成されていてもよい。
【００５５】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００５６】
１０：半導体装置
１２：半導体基板
１２ａ：端面
１４：表面電極
１６：絶縁層
１８：裏面電極
１８：コレクタ電極
２０：セル領域
２２：ソース領域
２３：ボディ領域
２４：ボディコンタクト領域
２６：低濃度領域
２８：ドリフト領域
３０：ドレイン領域
３２：ｐ型フローティング領域
３４：ゲートトレンチ
３４ａ：ボトム絶縁層
３４ｂ：ゲート絶縁膜
３４ｃ：ゲート電極
３４ｄ：絶縁層
５０：外周領域
５１：表面領域
５３：絶縁層
５４ａ：第１外周トレンチ
５４ｂ：第２外周トレンチ
５６ａ：第１底面領域
５６ｂ：第２底面領域
【図１】
2015201559.tif 000003
【図２】
2015201559.tif 000004
【図３】
2015201559.tif 000005
【図４】
2015201559.tif 000006
【図５】
2015201559.tif 000007
【図６】
2015201559.tif 000008
【図７】
2015201559.tif 000009
【図８】
2015201559.tif 000010
【図９】
2015201559.tif 000011
【図１０】
2015201559.tif 000012