(57)【要約】【課題】インピーダンス整合と速度整合条件を満たし、変調効率を向上させる光変調器を提供すること。【解決手段】光変調器２０は、入力導波路２０１と、入力波路２０１と光学的に結合され、光導波路２０４，２０５と、出力導波路２０２と、光導波路２０４，２０５上に形成され、各光導波路に対してそれぞれ逆相の電圧を印加するための進行波型電極とを含み、この進行波型電極の各々は、インピーダンス整合、および、光変調器２０内の光波と電気波との速度整合を満たすように、コプレーナストリップ線路２０９，２１０を形成するように構成されている。【選択図】図２
2015148711.tif 000002
【特許請求の範囲】
【請求項１】
半導体マッハツェンダ光変調器であって、
入力導波路と、
前記入力導波路からの光波を分波器を介して伝搬する第１および第２の光導波路と、
前記第１および第２の導波路からの光波を合波路を介して伝搬する出力導波路と、
前記第１および第２の光導波路上に形成され、各光導波路に対してそれぞれ逆相の電圧を印加するための第１および第２の進行波型電極と
を含み、
前記第１および第２の進行波型電極の各々は、インピーダンス整合、および、マッハツェンダ光変調器内の光波と電気波との速度整合を満たすように、コプレーナストリップ線路を形成するように構成されている
ことを特徴とする半導体マッハツェンダ光変調器。
【請求項２】
前記第１および第２の進行波型電極のそれぞれから分岐する少なくとも１つの分散電極をさらに含むことを特徴とする請求項１に記載の半導体マッハツェンダ光変調器。
【請求項３】
前記分散電極の下には、光伝搬されないダミー導波路をさらに含むことを特徴とする請求項２に記載の半導体マッハツェンダ光変調器。
【請求項４】
前記第１および第２の光導波路、ならびに前記ダミー導波路は、２つのクラッド層と、各クラッド層の間に形成されるノンドープされたコア層とを備えることを特徴とする請求項１ないし３に記載の半導体マッハツェンダ光変調器。
【請求項５】
前記２つのクラッド層は、ｎ型半導体およびp型半導体であることを特徴とする請求項１ないし４のいずれか１項に記載の半導体マッハツェンダ光変調器。
【請求項６】
前記２つのクラッド層がともにｎ型半導体の場合、前記コア層と前記各クラッド層との少なくとも一方の間にｐ型のクラッド層が形成されることを特徴とする請求項１ないし４のいずれか１項に記載の半導体マッハツェンダ光変調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体マッハツェンダ光変調器に関する。
【０００２】
ＷＤＭ光通信システムの大容量化を実現するには、１波長あたりの伝送レートを増加させることが有用である。伝送レートを増加させるには一般に、光伝送路に送出するシンボルレートを上げる方法がある。しかし、この方法の場合、変調による占有周波数帯域がシンボルレートに比例して増大することになるため、シンボルレートの増大に伴って、いずれは決められたグリッド間隔で並ぶ隣接チャネルとの符号間干渉が発生することなり、伝送特性が劣化する。
【０００３】
そのため、近年では、シンボルレートを上げることなく、１シンボルあたりの信号多重度を上げることで、システムの大容量化を実現するための研究が盛んに行われている。信号多重度を上げる方式として、例えば、１シンボルに２値（多重度２）を割り当てることで伝送容量を２倍にするＱＰＳＫ方式、１シンボルに４値（多重度４）を割り当てることで伝送容量を４倍にする１６ＱＡＭ方式、１６ＡＰＳＫ方式等の多値変調方式が知られている。
【０００４】
通常、これらの多値変調を実行する場合には、光変調器としてＩ／Ｑ変調器が用いられる。Ｉ／Ｑ変調器は別名、直交変調器とも呼ばれ、直交する光電界成分（Ｉチャンネル、Ｑチャンネル）を独立して生成可能な変調器であり、マッハツェンダ（ＭＺ：Ｍａｃｈ−Ｚｅｈｎｄｅｒ）変調器を並列接続した特殊な構成をとるものである。
【０００５】
ＭＺ変調器で代表的なものとしては、LiNbO3（LN）の誘電体を用いたLN変調器が、現在、広く用いられている。このLN変調器は、直流、または光周波数に比べて十分に低い周波数の電界を加えることによって、媒質の屈折率が変化する電気光学効果を用いて動作するようになっている。しかしながら、材料の物理定数からLN変調器は素子長が比較的長いため、光送信器モジュールが大きくなってしまうという問題があった。
【０００６】
そこで最近では、小型化に向けて、半導体ＭＺ変調器の開発も盛んに行われている。この例として、高速動作が可能な進行波電極を採用したものも提案されている。図１に非特許文献１の半導体マッハツェンダ光変調器（以下、単に「光変調器」と略記する。）１００の構成を示す。
【０００７】
図１は従来の光変調器１００の構成であって、（ａ）は光変調器の平面図、（ｂ）は同図（ａ）のＣ−Ｃ´断面図、を示す。
【０００８】
図１（ａ）に示す光変調器１００は、入力導波路１０１と、出力導波路１０２と、入力導波路１０１を伝搬する光を分波させる光分波器１０３と、分波された光が伝搬する２つの導波路１０４，１０５と、導波路１０４，１０５を伝搬する光を出力導波路１０２へ合波する光合波器１０６とを備える。
【０００９】
電極１０７，１０８は、それぞれ導波路１０４，１０５に対してバイアス電圧を印加するための電極であり、導波路１０４，１０５の初期の光の位相状態を調整することができる。
【００１０】
光変調器１００では、導波路１０４，１０５に対してバイアス電圧を印加することによって、後述するコア層における電気光学効果により屈折率変化が生じ、光の位相が変化する。このとき、導波路１０４，１０５に印加する電圧の値に差を設けることで、光合波器１０６における光の干渉状態が変わり、光変調が実現する。つまり、出力導波路１０２の出力光の強度や位相を変化させることができる。
【００１１】
図１において、コプレーナストリップ線路１０９，１１０では、高周波信号源１１７からのマイクロ波を互いに逆相で伝播する。すなわち、コプレーナストリップ線路１０９に伝播されるマイクロ波が正のときはコプレーナストリップ線路１１０に伝播されるマイクロ波は負となり、コプレーナストリップ線路１０９に伝播されるマイクロ波が負のときはコプレーナストリップ線路１１０に伝播されるマイクロ波は正となる。
【００１２】
コプレーナストリップ線路１０９，１１０を伝播するマイクロ波は、複数の分散電極１１１〜１１３，１１４〜１１６を通じて導波路１０４，１０５に印加される。
【００１３】
分散電極１１１〜１１３，１１４〜１１６は、導波路１０４，１０５に逆相の電圧を印加するための電極として機能し、コプレーナストリップ線路１０９，１１０を含めて全体として進行波型電極として機能する。進行波型電極は、導波路１０４，１０５を伝搬する光の速度と、分散電極１１１〜１１３を伝播するマイクロ波の速度とを一致させ、両者の速度整合をとるようことで、これにより光の変調帯域を上げることを目的とするものである。
【００１４】
なお、マイクロ波に損失がなく、光とマイクロ波との速度整合条件を満たせば、変調帯域は無限大になるが、実際にはマイクロ波の損失や位相ずれが生じ、これにより変調帯域が制限される。
【００１５】
導波路１０４，１０５では、逆相の電圧が印加される、いわゆるプッシュプル型の構成となり、導波路１０４，１０５へ印加される電圧は、高周波信号源１１７から印加される電圧の半分となる。
【００１６】
コプレーナストリップ線路１０９，１１０間のインピーダンスＺは、５０Ωに設計される。インピーダンスＺが５０Ω以外の値になると、電気的な反射が生じ、マイクロ波を効率的に印加できなくなる。
【００１７】
図１（ｂ）において、ＳＩ（半絶縁：Semi-Insulating）−ＩｎＰ層１２０上には、ｎ−ＩｎＰ下部クラッド層１２１、光波が伝搬するコア層１２２、上部クラッド層１２３の順に積層される。コプレーナストリップ線路１０９，１１０をマイクロ波が伝播することによって、分散電極１１１，１１４を介してコア層１２２に電圧が印加され、上記積層の構造が光変調器として機能する。
【００１８】
図１（ｂ）に示すように、分散電極１１１，１１４の下には、上部クラッド１２３、コア層１２２および下部クラッド層１２１が形成されているため、所定の素子容量が存在する。換言すれば、図１（ａ）において、分散電極１１１〜１１３，１１４〜１１６は、コプレーナストリップ線路１０９，１１０に対して素子容量を付加する。この素子容量は、分散電極の数、間隔、および、分散電極が導波路と接触する長さを最適に設計することにより、自在に設計することができる。この点について以下詳述する。
【００１９】
高速な光変調器を実現するには、進行波型電極構造を用いるのが有用である。この進行波型電極構造では、インピーダンス整合や、光変調器における光信号と電気信号との速度を整合することが重要となる。
【００２０】
電気信号の伝送線路モデルにおいて、インピーダンスをＺ０、伝搬定数をγとすると、下記式（１）〜（２）で表される。
【００２１】
【数１】
2015148711.tif 000003
【００２２】
【数２】
2015148711.tif 000004
【００２３】
式（１）〜（２）において、Ｒは伝送線路の単位長さの抵抗、Ｇはコンダクタンス、Ｌはインダクタンス、Ｃは静電容量、を示す。
【００２４】
ここで、上述のＲとＧが十分小さいと考えられる場合には、上記式は下記式（３）〜（４）のようになる。
【００２５】
【数３】
2015148711.tif 000005
【００２６】
【数４】
2015148711.tif 000006
【００２７】
式（３）〜（４）は、定性的に光変調器の静電容量成分を制御することでインピーダンスおよび電気速度を調整することができることを示している。図１に示した変調器では、このことを利用して、分散電極１１１〜１１３，１１４〜１１６をインピーダンスおよび電気速度を調整するための静電容量成分として用いている。
【００２８】
一般に、インピーダンス整合条件は、外部電気回路の特定インピーダンスである５０Ωであるが、この値から±１０Ω程度の誤差が許容できる。
【００２９】
速度整合の度合いによる周波数帯域をｆBWとすると、ｆBWは下式（５）で表される。
【００３０】
【数５】
2015148711.tif 000007
【００３１】
式（５）において、cは光速、ｎｏｐｔは光の群屈折率、ｎμは電気の屈折率、Ｌは電極長、を示す。
【００３２】
光の群屈折率ｎｏｐｔは一般的には、３．４〜３．７程度であるから、許容される電気の屈折率の範囲は、所望の周波数帯域と電極長とにより決定される。例えば、４０ＧＨｚの周波数帯域で電極長が３ｍｍの場合、光の群屈折率と電気の屈折率との差は、±１．１程度となる。
【００３３】
なお、電気の屈折率は、上述した式（３）〜（４）で示されるように、定性的に半導体光導波層の容量を大きくすることで電気の速度が遅くなり、結果として大きくなる。
【００３４】
以上述べたように、最適な容量の付加量を設計することで、光波とマイクロ波との速度整合を向上させることができるとともに、５０Ωへのインピーダンス整合も取れるようになり、その結果、高速な変調が可能になる。
【先行技術文献】
【非特許文献】
【００３５】
【非特許文献１】L. Morl et al., “A travelling wave electrode Mach-Zehnder 40 Gb/s demultiplexer based on strain compensated GaInAs/AlInAs tunnelling barrier MQW structure,” 1998 International Conference on Indium Phosphide and Related Materials, pp. 403-406, 1998
【発明の概要】
【発明が解決しようとする課題】
【００３６】
従来の光変調器は、分散電極を含む進行波型電極を備え、この進行波型電極によって、インピーダンス整合、および、マイクロ波と光波との速度整合条件を満たすようにしている。しかしながら、導波路１０４，１０５に配置される分散電極の間に隙間が存在するため、従来の変調器では、その隙間部分の導波路に対して電界を与えることができなくなる。つまり、変調に寄与しない非変調領域が存在する。したがって、単位長さ当たりの変調効率が低下するという問題があった。
【００３７】
本発明は、このような問題に鑑みてなされたものであり、インピーダンス整合と速度整合条件を満たし、変調効率を向上させる光変調器を提供することを目的とする。
【課題を解決するための手段】
【００３８】
上記の課題を解決するための本発明は、入力導波路と、前記入力導波路からの光波を分波器を介して伝搬する第１および第２の光導波路と、前記第１および第２の導波路からの光波を合波路を介して伝搬する出力導波路と、前記第１および第２の光導波路上に形成され、各光導波路に対してそれぞれ逆相の電圧を印加するための第１および第２の進行波型電極とを含み、前記第１および第２の進行波型電極の各々は、インピーダンス整合、および、マッハツェンダ光変調器内の光波と電気波との速度整合を満たすように、コプレーナストリップ線路を形成するように構成されている。
【００３９】
前記第１および第２の進行波型電極のそれぞれから分岐する少なくとも１つの分散電極をさらに含むようにしてもよい。
【００４０】
前記分散電極の下には、光伝搬されないダミー導波路をさらに含むようにしてもよい。
【００４１】
前記第１および第２の光導波路、ならびに前記ダミー導波路は、２つのクラッド層と、各クラッド層の間に形成されるノンドープされたコア層とを備えるようにしてもよい。
【００４２】
前記２つのクラッド層は、ｎ型半導体およびp型半導体としてもよい。
【００４３】
前記２つのクラッド層がともにｎ型半導体の場合、前記コア層と前記各クラッド層との少なくとも一方の間にｐ型のクラッド層が形成されるようにしてもよい。
【発明の効果】
【００４４】
本発明によれば、インピーダンス整合と速度整合条件を満たし、かつ変調効率が向上する。
【図面の簡単な説明】
【００４５】
【図１】従来の半導体マッハツェンダ光変調器を説明する図である。
【図２】本発明の実施形態の半導体マッハツェンダ光変調器の構成例を示すブロック図である。
【図３】図２の半導体マッハツェンダ光変調器のうちの一部を示す斜視図である。
【図４】図３の半導体マッハツェンダ光変調器における各断面を示す図である。
【発明を実施するための形態】
【００４６】
以下、本発明の半導体マッハツェンダ光変調器（以下、単に「光変調器」と略記する。）２０の実施形態について説明する。
【００４７】
[光変調器の構成]
図２は、光変調器２０の構成例を示すブロック図である。
【００４８】
図２において、光変調器２０は、入力導波路２０１と、出力導波路２０２と、入力導波路２０１の光を分波させる光分波器２０３と、分波された光が伝搬する２つの導波路２０４，２０５と、導波路２０４，２０５を伝播する光を出力導波路２０２へ合波する光合波器２０６とを備える。
【００４９】
電極２０７，２０８は、それぞれ導波路２０４，２０５にバイアス電圧を印加するための電極であり、導波路２０４，２０５の初期の光の位相状態を調整するように構成されている。
【００５０】
本実施形態の光変調器２０では、構成要素２０１〜２０６は、マッハツェンダ光変調器を構成しており、導波路２０４，２０５に印加される電気信号に応じて、出力導波路２０２の出力光が変調される。導波路２０４，２０５は、マッハツェンダ干渉計を構成するようになっている。
【００５１】
コプレーナストリップ線路２０９，２１０は、それぞれ導波路２０４，２０５の上に形成されており、導波路２０４，２０５に対して逆相の電圧を印加するための進行波型電極として機能する。
【００５２】
この進行波型電極は、導波路２０４，２０５を伝搬する光の速度と、コプレーナストリップ線路２０９，２１０を伝播する高周波信号源２１７からのマイクロ波の速度とを一致させ、両者の速度整合をとるようにすることで、光の変調帯域を上げることを目的とするものである。
【００５３】
導波路２０４，２０５には逆相の電圧が印加される、いわゆるプッシュプル型の構成となり、導波路２０４，２０５へ印加される電圧は高周波信号源２１７から印加される電圧の半分となる。図２の例では、コプレーナストリップ線路２０９，２１０間のインピーダンスＺ´は、５０Ωに設計される。
【００５４】
図２において、分散電極２１１〜２１３は、コプレーナストリップ線路２０９から分岐して形成され、分散電極２１４〜２１７は、コプレーナストリップ線路２１０から分岐して形成される。
【００５５】
分散電極２１１〜２１３は、コプレーナストリップ線路２０９に対して静電容量を付加するように機能し、分散電極２１４〜２１７は、コプレーナストリップ線路２１０に対して静電容量を付加するように機能する。
【００５６】
図３は、分散電極２１１，２１４およびコプレーナストリップ線路２０９，２１０を含む一部の光変調器２０を示す斜視図を示している。
【００５７】
図３において、コプレーナストリップ線路２０９，２１０の下において、下部クラッド層３０１、コア層３０２、および上部クラッド層３０３が積層される。コア層３０２は、光導波層として機能し、例えば、InGaAsPやInGaAlAsなどの材料系を用いる。
【００５８】
コア層３０は、単一組成の四元混晶のバルク層や多重量子井戸層で構成してもよいし、あるいは、多重量子井戸層とその上下にバンドギャップが多重量子井戸層よりも大きく、かつ、上部・下部のクラッド層よりも小さい値を持つ光閉じ込め層を有する構造としてもよい。
【００５９】
四元混晶のバルク層や多重量子井戸層のバンドギャップ波長は、使用する光波長において、電気光学効果が有効に作用し、かつ、光吸収が問題とならないように設定されている。
【００６０】
本実施形態に係る光変調器２０では、例えば、ＳＩ(半絶縁：Semi-Insulating）−ＩｎＰ基板３２０上に、ＩｎＰからなる下部クラッド層３０１、ノンドープのコア層３０２、ＩｎＰからなる上部クラッド層３０３が順次積層されて構成される。
【００６１】
図３において、コプレーナストリップ線路２０９，２１０に沿った分散電極２１１，２１４の長さを例えば５０μｍとする。また、各電極２０９〜２１１，２１４の厚さを例えば３μｍとする。
【００６２】
なお、図３に示したｄ−ｄ´断面、ｅ−ｅ´断面、およびｆ−ｆ´断面は、それぞれ後述する図４において示してある。
【００６３】
図４は、図３の光変調器２０の断面を示す図であって、（ａ）は図３のｄ−ｄ´断面、（ｂ）は図３のｅ−ｅ´断面、（ｃ）は図３のｆ−ｆ´断面、を示す。
【００６４】
図４（ａ）において、コプレーナストリップ線路２０９，２１０の下に、ＳＩ−ＩｎＰ基板３２０上に形成された下部クラッド層３０１、コア層３０２および上部クラッド層３０３からなる積層構造を有する。
【００６５】
図４（ａ）に示した積層は絶縁層３０７で埋め込まれる。
【００６６】
光は、コプレーナストリップ線路２０９，２１０の下のコア層３０２を伝搬する。
【００６７】
図４（ａ）の例では、コア層３０２の厚みを１μｍ、幅を２μｍとする。また、コプレーナストリップ線路２０９，２１０の間隔を１０μｍとする。
【００６８】
コプレーナストリップ線路２０９，２１０の下に設けられている２つのコア層３０２間の間隔を１５μｍとする。コプレーナストリップ線路２０９の下に設けられているコア層３０２と紙面左側のコア層３０２との間の間隔を１０μｍとする。
【００６９】
図４（ｂ）〜（ｃ）において、コプレーナストリップ線路２０９，２１０および分散電極２１１，２１４の下には、ＳＩ−ＩｎＰ基板３２０上に形成された下部クラッド層３０１、コア層３０２および上部クラッド層３０３からなる積層構造を有する。この実施形態では、分散電極２１１，２１４の下にある積層構造、すなわち下部クラッド層３０１、コア層３０２および上部クラッド層３０３からなる導波路をダミー導波路と称する。
【００７０】
図４（ｃ）の例では、分散電極２１１，２１４の下に、下部クラッド層３０１、コア層３０２および上部クラッド層３０３からなる積層構造を有する。これにより、分散電極２１１，２１４は、一定の素子容量を持つことになる。なお、分散電極２１１，２１４の下のコア層３０２には光は伝搬しない。
【００７１】
以上説明した本実施形態の光変調器２０では、図２に示したように、導波路２０４，２０５上に、コプレーナストリップ線路２０９，２１０が連続して形成され、コプレーナストリップ線路２０９，２１０を伝播するマイクロ波が導波路２０４，２０５に対して印加することができる。これは、従来のような、光変調に寄与しない非変調領域が存在せず、単位長さ当たりの変調効率が低下するという問題を回避できることを意味する。
【００７２】
したがって、例えば、良好な変調特性（例えばオン／オフの比）を持つ光変調器を構成するために、素子長を長くして素子が大きくなるという問題や、変調電圧が高くなるという問題、光損失が大きくなるという問題が生じない。
【００７３】
また、本実施形態の光変調器２０でも、前述の式（１）〜（５）を用いて説明したように、最適な容量の付加量を設計することで、光波とマイクロ波との速度整合を向上させることができるとともに、５０Ωへのインピーダンス整合も取れるようになり、その結果、高速な変調が可能になる。
【００７４】
従来の光変調器１００では、分散電極１１１〜１１６が導波路１０４，１０５上に形成されて導波路の機能を有するようになっていたが、本実施形態の光変調器２０では、静電容量を付加する分散電極２１１〜２１６は、導波路２０４，２０５上に形成されないため、構造上、導波路２０４，２０５の機能を果たす必要がない（図２）。この場合、本実施形態の光変調器２０では、導波路２０４，２０５の幅や長さ等のディメンジョンを自由に設計できる。さらに、コプレーナストリップ線路２０９，２１０が全域にわたって導波路２０４，２０５上にあるため、付加する容量如何にかかわらず、変調効率が劣化することはない。
【００７５】
また、従来の光変調器１００の構成では、分散電極１１１〜１１６間の電気的分離をとるため、非変調領域部（分散電極と分散電極の間の領域）の上部クラッド層をノンドープとする必要があり、ノンドープのクラッド層を再成長している。このことは下記参考文献においても示されている（図１の右下図のi-InPに相当）。
【００７６】
参考文献：K.-O. Velthaus et al., “HIgh performance InP-based Mach-Zehnder modulator for 10 to 100 Gb/s optical fiber transmission syatems”,  2011 International Conference on Indium Phosphide and Related Materials.
【００７７】
一方、本実施形態の光変調器２０では容量装荷部をそもそも分離して作れるので、上部クラッド層の再成長の必要がなく、プロセスが容易という利点を有する。
【００７８】
なお、本実施形態の光変調器２０は、上述した例示に限られず、変更してもよい。
【００７９】
図４（ａ）では、例えば、コプレーナストリップ線路２０９，２１０の下に存在しない紙面左に示している下部クラッド層３０１、コア層３０２および上部クラッド層３０３（ダミー導波路）により、素子容量を付加するようになっているが、このダミー導波路のコア層３０２が所望の容量を有するように、このコア層３０２に対しては、コプレーナストリップ線路２０９，２１０の下のコア層３０２と異なる厚さまたは幅を設定することも可能である。
【００８０】
また、図４（ｂ）の分散電極２１１と下部クラッド層３０１との間、または、分散電極２１１と下部クラッド層３０１との間に、有機材料のポリイミドやＢＣＢを挿入して容量を形成するようにしてもよい。
【００８１】
絶縁層３０７は、例えば有機材料のポリイミド、BCB、または、SI-InPなどの半絶縁性の半導体材料を用いてもよい。
【００８２】
光変調器２０に採用される材料は、InP系材料に限定されるものではなく、例えば、GaAs基板を整合するための材料系を用いても構わない。
【００８３】
図３（ｂ）における上部クラッド層、下部クラッド層は、どちらか一方がn型半導体で、もう一方がp型半導体であって構わない。
【００８４】
光変調器２０では、２つのクラッド層２０１，２０３をｎ型半導体とし、上部クラッド層３０３とコア層３０２との間、または、下部クラッド層３０１とコア層３０２との間に、さらにp型クラッド層を挿入する構造を採用することもできる。
【００８５】
分散電極２１１〜２１６は、各コプレーナストリップ線路ごとに、３つずつ配置する場合について説明したが、配置する分散電極の数は変更してもよい。１つ、２つ、または４つ以上としてもよい。
【００８６】
分散電極２１１〜２１３と分散電極２１４〜２１６とは、非対称に配置してもよい。例えば、分散電極２１１，２１４が光伝播方向の垂直方向に対して左右にずれていてもよいし、分散電極２１２，２１５が光伝播方向の垂直方向に対して左右にずれていてもよい。
【００８７】
分散電極２１１〜２１６の形状はそれぞれが異なっていてもよい。また、各コプレーナストリップ線路に配置される分散電極の数が、異なるようにしてもよい。分散電極２１１〜２１６は、離散して配置するようにしてもよい。
【符号の説明】
【００８８】
２０  半導体マッハツェンダ光変調器
２０１  下部クラッド層
２０２  コア層
２０３  下部クラッド層
２０９，２１０  コプレーナストリップ線路
２１１〜２１６  分散電極
【図１】
2015148711.tif 000008
【図２】
2015148711.tif 000009
【図３】
2015148711.tif 000010
【図４】
2015148711.tif 000011