(57)【要約】【課題】階調段差部分の誤差による画質劣化の改善を図る。【解決手段】入力信号をデータ変換処理し第１ビットのデータ変換信号を生成する変換部と、データ変換信号の入力ビット数よりも小さい第２ビット数の表示制御信号を生成し、表示制御信号を生成する際の誤差を空間的に分散する誤差分散部と、表示制御信号により画像表示を行う表示パネル部とを有する表示装置。【選択図】図１
2015203811.tif 000002
【特許請求の範囲】
【請求項１】
入力信号をデータ変換処理し第１ビットのデータ変換信号を生成する変換部と、
前記データ変換信号の入力ビット数よりも小さい第２ビット数の表示制御信号を生成し、前記表示制御信号を生成する際の誤差を空間的に分散する誤差分散部と、
前記表示制御信号により画像表示を行う表示パネル部と、
を有する表示装置。
【請求項２】
前記変換部において、第１ビット数より大きい第３ビット数の入力信号をデータ変換処理し第１ビットのデータ変換信号を生成する請求項１記載の表示装置。
【請求項３】
前記誤差分散部は、階調濃淡画像内のＭ×Ｍ画素を、輝度表現を変化させる１ブロックとし、ｎ枚の各フレームのブロック内の画素の点灯位置を、フレーム切替を行いながら変化させる場合に、フレーム毎にブロックの画素点灯パターンが互いに異なるように変化させて、前記誤差の空間分散を行う請求項１記載の表示装置。
【請求項４】
前記誤差分散部は、第１フレームのブロックの画素点灯パターンをπ／２回転させた場合の画素点灯パターンを第２フレームのブロックの画素点灯パターンとする請求項３記載の表示装置。
【請求項５】
前記誤差分散部は、複数の副画素の中で輝度が高い２つの副画素に対しては、同一フレームのＭ×Ｍ画素のブロックにおいて、一方の副画素の画素点灯パターンと、他方の副画素の画素点灯パターンとが互いに異なるように変化させる請求項３記載の表示装置。
【請求項６】
前記誤差分散部は、同一フレームのＭ×Ｍ画素のブロックにおいて、緑副画素の画素点灯パターンと、白副画素の画素点灯パターンとは、互いにπ異なるように変化させる請求項５記載の表示装置。
【請求項７】
前記誤差分散部は、ｎ枚のフレームのフレーム切替を１つの周期とした際に、第１周期の画素点灯パターンと、第２周期の画素点灯パターンとを互いに異なるようにし、前記第１周期で点灯させる画素位置と、前記第２周期で点灯させる画素位置とを変える請求項３記載の表示装置。
【請求項８】
第１原色を表示する第１副画素、第２原色を表示する第２副画素および第３原色を表示する第３副画素を含む入力信号を画像解析して、第４の色を表示する第４副画素を生成するための第１の伸長係数を算出する伸長係数算出部と、
前記第１の伸長係数を生成した際に発生する誤差を分散し、前記第１の伸長係数のビット数よりも小さいビット数の第２の伸長係数を生成する伸長係数用誤差分散部と
前記第２の伸長係数にもとづいて、前記第４副画素を生成する第４副画素生成部と、
をさらに備える請求項１記載の表示装置。
【請求項９】
前記データ変換部は、データ変換信号のデータ変換ビット数を、ディスプレイの表示可能ビット数よりも多くなるように、データ変換を行う請求項１記載の表示装置。
【請求項１０】
入力信号をデータ変換処理し第１ビットのデータ変換信号を生成し、
前記データ変換信号の入力ビット数よりも小さい第２ビット数の表示制御信号を生成し、前記表示制御信号を生成する際の誤差を空間的に分散し、
前記表示制御信号により画像表示を行う表示制御方法。
【請求項１１】
第１の副画素、第２の副画素および第３の副画素を有する第１の画像信号をガンマ変換するガンマ変換部と、
前記第１の画像信号から伸長係数を算出し、バックライトの輝度を制御するための輝度制御信号を生成する画像解析部と、
前記伸長係数にもとづいて第４の副画素を生成して、前記第１の副画素、前記第２の副画素、前記第３の副画素および前記第４の副画素を有する第２の画像信号を生成する画像信号生成部と、
前記第２の画像信号を逆ガンマ変換する逆ガンマ変換部と、
逆ガンマ変換後の入力信号をデータ変換処理し第１ビットのデータ変換信号を生成し、前記データ変換信号の入力ビット数よりも小さい第２ビット数の表示制御信号を生成し、前記表示制御信号を生成する際の誤差を空間的に分散する誤差分散部と、
前記表示制御信号により画像表示を行う表示パネル部と、
前記輝度制御信号にもとづいて、前記バックライトを発光させるための駆動信号を生成して、前記バックライトへ供給するバックライト制御部と、
を有する表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
表示装置および表示制御方法に関する。
【背景技術】
【０００２】
近年、ＲＧＢＷ方式を採用した表示装置が開発されている。これは、通常のＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対して、Ｗ（白）の画素を追加して１つの画素を構成するものである。これにより、Ｗ画素の輝度を向上させる分、液晶パネルを背面等から照明するバックライトの輝度を下げることができ、装置全体の消費電力の低減化を可能にしている。
【０００３】
一方、上記のような表示装置では、特に階調画面などにおいて、画質劣化が生じる場合がある。このため、例えば、画像信号に対して、輝度変数に乱数列を重畳させた乱数重畳輝度変数を重畳して、乱数重畳画像信号を生成し、乱数重畳画像信号を所定のビット数に変換する処理を行って、画質劣化の改善を図った技術が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１９５７８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、画質改善を図った表示装置および表示制御方法を提供する。または視認性を向上させた表示装置および表示制御方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の一態様は、入力信号をデータ変換処理し第１ビットのデータ変換信号を生成する変換部と、前記データ変換信号の入力ビット数よりも小さい第２ビット数の表示制御信号を生成し、前記表示制御信号を生成する際の誤差を空間的に分散する誤差分散部と、前記表示制御信号により画像表示を行う表示パネル部とを有する表示装置である。
【図面の簡単な説明】
【０００７】
【図１】表示装置の構成例を示す図である。
【図２】表示画面の一例を示す図である。
【図３】表示画面の一例を示す図である。
【図４】擬似輪郭の未発生画面と擬似輪郭の発生画面とを示す図である。
【図５】擬似輪郭の発生要因を説明するための図である。
【図６】擬似輪郭の発生要因を説明するための図である。
【図７】ディスプレイ輝度とＰＷＭ値との関係の実測結果を示す図である。
【図８】表示回路内の階調誤差の発生箇所を示す図である。
【図９】表示画面の切替を示す図である。
【図１０】表示装置の構成例を示す図である。
【図１１】ガンマ変換および逆ガンマ変換を説明するための図である。
【図１２】逆ガンマ変換部の出力特性を示す図である。
【図１３】逆ガンマ変換部の出力特性を示す図である。
【図１４】階調誤差とＰＷＭ値との対応関係のシミュレーション結果を示す図である。
【図１５】階調誤差とＰＷＭ値との対応関係のシミュレーション結果を示す図である。
【図１６】階調誤差とＰＷＭ値との対応関係のシミュレーション結果を示す図である。
【図１７】階調誤差とＰＷＭ値との対応関係のシミュレーション結果を示す図である。
【図１８】階調誤差とＰＷＭ値との対応関係のシミュレーション結果を示す図である。
【図１９】階調誤差とＰＷＭ値との対応関係のシミュレーション結果を示す図である。
【図２０】表示装置の構成例を示す図である。
【図２１】ディザリング処理の概要を説明するための図である。
【図２２】ディザパターンを示す図である。
【図２３】ディザパターンを示す図である。
【図２４】ディザパターンを示す図である。
【図２５】ディザパターンを示す図である。
【図２６】ディザパターンの生成方法を示す図である。
【図２７】ディザパターンの生成方法を示す図である。
【図２８】ディザパターンの生成方法を示す図である。
【図２９】ＤＣ偏りの発生を説明するための図である。
【図３０】ＤＣ偏り発生の防止策を示す図である。
【図３１】ＦＲＣ周辺の入出力信号のビット数の一例を示す図である。
【図３２】表示装置の構成例を示す図である。
【図３３】表示装置のハードウェア構成例を示す図である。
【図３４】表示装置が備える機能の構成例を示す図である。
【発明を実施するための形態】
【０００８】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。
【０００９】
なお、開示はあくまでも一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
【００１０】
また、本発明と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１１】
（第１の実施の形態）
図１は表示装置の構成例を示す図である。第１の実施の形態の表示装置１は、変換部１ａ、誤差分散部１ｂおよび表示パネル部１ｃを備える。
【００１２】
変換部１ａは、入力信号をデータ変換処理し第１ビットのデータ変換信号を生成する。生成されたデータ変換信号には、例えば、誤差（階調段差に現れる筋状のノイズ）が視認される画像信号Ａ１が含まれる。なお、変換部１aは、ＲＧＢＷ方式の表示装置への適用以外に、ＲＧＢＷ以外の画像信号の階調変換処理によってバックライトの輝度をコントロール削減する技術に対しても適用可能である。例えば、そのような低消費電力化を達成する技術の１つに、ＣＡＢＣ（Ｃｏｎｔｅｎｔｓ  Ａｄａｐｔｉｖｅ  Ｂａｃｋｌｉｇｈｔ  Ｃｏｎｔｒｏｌ）技術がある。この技術では、表示すべき画像の特徴（階調の分布）に合わせてバックライトの輝度の最大輝度に対する比率と表示画像の階調分布設定を制御するが、このような技術にも適用可能である。
【００１３】
誤差分散部１ｂは、データ変換信号の入力ビット数よりも小さい第２ビット数の表示制御信号を生成し、表示制御信号を生成する際の誤差を空間的に分散する。生成された表示制御信号は、例えば、誤差が視認されない画像信号Ａ２である。表示パネル部１ｃは、表示制御信号により画像表示を行う。なお、誤差分散部１ｂは、誤差分散部１ｂで低ビット化する際に生じる誤差を分散（拡散）する機能を有するものである。
【００１４】
このように、表示装置１では、画像信号のデータ変換を行ってデータ変換信号を生成する際に発生する誤差を空間的に分散し、データ変換信号の入力ビット数よりも小さいビット数の表示制御信号を用いて画像表示を行う構成とした。
【００１５】
これにより、階調段差部分の誤差による画質劣化を改善し、視認性の向上を図ることが可能になる。なお、以降の説明では、階調段差に現れる筋状のノイズを擬似輪郭とも呼ぶ。
【００１６】
次に本技術の詳細を説明する前に、解決すべき課題について図２〜図９を用いて説明する。図２〜図７では擬似輪郭の発生要因を説明し、図８では擬似輪郭の発生箇所について説明する。また、図９では擬似輪郭が移動する現象について説明する。
【００１７】
図２、図３は表示画面の一例を示す図である。表示画面として、図２はカラーバー画面３１を、図３はグレーランプ画面３２を示している。
【００１８】
カラーバー画面３１は、左から白、黄、シアン、緑、マゼンタ、赤、青および黒の帯が等幅で並ぶ画面である。グレーランプ画面３２は、階調表現力が例えば、８ビットの場合、０〜２５５の２５６階調でグラデーション画像を表示する画面である。
【００１９】
ここで、表示装置では、表示する画像に応じて、バックライトの輝度も変化させている。バックライトの輝度は、ＰＷＭ（Pulse Width Modulated）信号によって制御されており、ＰＷＭ信号のパルスデューティ比によって、バックライトに対してどれだけの電力が投入されるかが決定される。なお、バックライトは光源装置の一例であり、光源装置はバックライトに限らず、フロントライト等でもよい。
【００２０】
バックライトの輝度制御として、カラーバー画面３１を表示する際には、バックライトのＰＷＭデューティ比にもとづく値（以下、ＰＷＭ値と呼ぶ）は最大値に設定される。この場合、バックライトに対して最大電力が投入される状態となる。
【００２１】
また、バックライトの輝度制御として、グレーランプ画面３２を表示する際には、バックライトのＰＷＭ値は最小値に設定される。この場合、バックライトに対して最小限の電力が投入される状態となる。
【００２２】
図４は擬似輪郭の未発生画面と擬似輪郭の発生画面とを示す図である。グレーランプ画面３２は通常、滑らかな階調濃淡の画面である。これに対して、グレーランプ画面３２ａでは、階調段差部分に擬似輪郭（筋状のノイズ）が生じている。
【００２３】
図５は擬似輪郭の発生要因を説明するための図である。横軸はＰＷＭ値、縦軸はディスプレイ輝度である。なお、ディスプレイ輝度とは、バックライトの輝度のことではなく、最終的にユーザが視認する表示パネルの輝度のことである。
【００２４】
ディスプレイ輝度とＰＷＭ値との関係は、理想的には、ＰＷＭ値の大小にかかわらず（バックライトの輝度にかかわらず）、ディスプレイ輝度は一定であることが望まれる。
【００２５】
つまり、ある画像信号に対してユーザが視認する明るさは、バックライトの輝度によって変化しないように制御されることが望まれる。
【００２６】
例えば、上述の図２、図３において、カラーバー画面３１の左側の白色領域画面と、グレーランプ画面３２の２５５階調部分の白色領域画面とは、同じ値のディスプレイ輝度になるということである。
【００２７】
すなわち、カラーバー画面３１では、バックライトのＰＷＭ値が最大値のときに、白色領域画面のディスプレイ輝度が５００カンデラであるとするならば、バックライトのＰＷＭ値を最小値にしたグレーランプ画面３２を表示する場合であっても、グレーランプ画面３２の白色領域画面のディスプレイ輝度は、５００カンデラになるということである。
【００２８】
しかし、実際には、ディスプレイ輝度とＰＷＭ値との対応値は一定の関係にならず、図５では例えば、ＰＷＭ値ａのディスプレイ輝度は理想値からずれていることがわかる。
【００２９】
また、図５から、あるＰＷＭ値に対するディスプレイ輝度と理想値とのずれ量についても、ＰＷＭ値の大小によって異なっていることがわかる。
【００３０】
図６は擬似輪郭の発生要因を説明するための図である。あるＰＷＭ値におけるディスプレイ輝度の値が、階調濃淡画像によっても個々に変動する状態を示している。
【００３１】
グレーランプ画面３２ｂのある画像領域の階調濃度の画像を、階調濃淡画像ｄ１〜ｄ９とする。また、階調濃淡画像ｄ４〜ｄ７のディスプレイ輝度に対し、それぞれのディスプレイ輝度の理想値を理想値ｒ４〜ｒ７とする。
【００３２】
この場合、図６に示すように、ＰＷＭ値に応じて、ディスプレイ輝度は、階調濃淡画像ｄ４〜ｄ７個々に変動して、個々の理想値ｒ４〜ｒ７に対してずれている。また、そのずれ量も階調濃淡画像ｄ４〜ｄ７個々にＰＷＭ値の大小によって異なっている。
【００３３】
図７はディスプレイ輝度とＰＷＭ値との対応関係の実測結果を示す図である。横軸はＰＷＭ値、縦軸は正規化したディスプレイ輝度（％）である。グラフｇ１〜ｇ３はそれぞれ、階調濃度レベルが５５、５６、５７のときを示している。
【００３４】
図７に示すように実測結果からも、ＰＷＭ値に応じてディスプレイ輝度は、階調濃度個々に変動して理想値からずれていることがわかる。また、そのずれ量も階調濃度個々にＰＷＭ値の大小によって異なっていることがわかる。
【００３５】
以上、図５〜図７で説明したように、階調毎にＰＷＭ値におけるディスプレイ輝度の値は、理想値からずれてしまうが、このことが擬似輪郭の発生要因になっている。また、階調毎にＰＷＭ値に対してディスプレイ輝度が理想値からずれるのは、階調毎に異なるデジタルデータ変換計算のデータ変換誤差（以下、階調誤差と呼ぶ）に起因するものである。
【００３６】
図８は表示回路内の階調誤差の発生箇所を示す図である。表示回路２００は、表示制御系として、ガンマ（γ）変換部２０１、画像解析部２０２、画像信号生成部２０３、逆ガンマ（１／γ）変換部２０４およびバックライト制御部２０５を備える。
【００３７】
ガンマ変換部２０１は、Ｒ、Ｇ、Ｂ各々が８ビットの入力ＲＧＢ信号をガンマ変換して、ＲＧＢ各々が１４ビットのＲＧＢ信号を出力する。画像解析部２０２は、ガンマ変換部２０１から出力されたＲＧＢ信号を受信すると、伸長係数α（例えば、１０ビット、小数点以下８ビット）を算出し、また、ＰＷＭ値（例えば、１０ビット）を生成する。
【００３８】
画像信号生成部２０３は、伸長係数αにもとづいてＷ信号を生成して、Ｒ、Ｇ、Ｂ、Ｗ各々が１４ビットのＲＧＢＷ信号を出力する。
【００３９】
逆ガンマ変換部２０４は、画像信号生成部２０３から出力されたＲＧＢＷ信号を逆ガンマ変換して、Ｒ、Ｇ、Ｂ、Ｗ各々が８ビットのＲＧＢＷ信号を生成し、ディスプレイ側へ出力する。また、バックライト制御部２０５は、画像解析部２０２から出力されたＰＷＭ値にもとづいてバックライトの輝度制御を行う。
【００４０】
ここで、上記の構成要素の中で、ガンマ変換部、画像信号生成部、逆ガンマ変換部の全体を指して変換部１ａとしてもよいし、個別の処理をそれぞれ変換部１ａとしてもよい。また、その中でも逆ガンマ変換部、画像解析部は、入力ビットより低いビット数の出力を行うデータ変換処理を行うことになる。また、ディスプレイとは、表示パネル部の一例である。
【００４１】
逆ガンマ変換部２０４は、Ｒ、Ｇ、Ｂ、Ｗそれぞれ１４ビットのデータをＲ、Ｇ、Ｂ、Ｗそれぞれ８ビットのデータに変換するデータ変換を行っている。また、画像解析部２０２は、Ｎビット（Ｎ＞１０）の情報量を持つ伸長係数を、１０ビットの伸長係数αに変換するデータ変換を行っている。
【００４２】
したがって、表示回路２００内では、逆ガンマ変換部２０４の動作により階調誤差が発生する階調誤差発生箇所＃１と、画像解析部２０２の動作により階調誤差が発生する階調誤差発生箇所＃２とが存在している。
【００４３】
次に擬似輪郭が移動する現象（以下、波打ち現象と呼ぶ）について説明する。ＰＷＭ値を変化させてバックライト輝度を変更するというディミング（Dimming）制御を行うとする。
【００４４】
この場合、上述したように、ディスプレイ輝度と理想値とのずれ量がＰＷＭ値の大小によって異なっていることから、ディミング制御の実施時において、擬似輪郭の位置がバックライトのゆるやかな輝度変動に合わせて移動していく波打ち現象が発生する可能性がある。
【００４５】
図９は表示画面の切替を示す図である。カラーバー画面３１からグレーランプ画面３２へ表示画面を切り替えるような場合、バックライトの輝度が大きく変動することになるが、特にこのような画面切替時においては、波打ち現象が視認されやすい。
【００４６】
本技術はこのような点に鑑みてなされたものであり、階調誤差を低減し、擬似輪郭や波打ち現象の発生を抑制して、画質改善および視認性の向上を図った画像表示制御を行うものである。
【００４７】
次に本技術の表示装置について以降詳しく説明する。なお、以降に示す第２、第３の実施の形態の表示装置は、図８で示した階調誤差発生箇所＃１に対して、階調誤差低減のための対策を施したものである。また、第４の実施の形態の表示装置は、図８で示した階調誤差発生箇所＃１に加えて、さらに階調誤差発生箇所＃２に対しても、階調誤差低減のための対策を施したものである。
【００４８】
（第２の実施の形態）
図１０は表示装置の構成例を示す図である。表示装置１０ａは、表示制御系として、ガンマ（γ）変換部１１、画像解析部１２、画像信号生成部１３、逆ガンマ（１／γ）変換部１４およびバックライト制御部１５を備える。なお、逆ガンマ変換部１４は、図１で示した変換部１ａの機能を含む。
【００４９】
ガンマ変換部１１は、Ｒ（第１副画素）、Ｇ（第２副画素）、Ｂ（第３副画素）各々が８ビットの入力ＲＧＢ信号をガンマ変換して、ＲＧＢ各々が１４ビットのＲＧＢ信号を出力する。
【００５０】
画像解析部１２は、ガンマ変換部１１から出力されたＲＧＢ信号を受信すると、伸長係数α（例えば、１０ビット、小数点以下８ビット）を算出し、また、ＰＷＭ値（例えば、１０ビット）を生成する。
【００５１】
画像信号生成部１３は、伸長係数αにもとづいてＷ（第４副画素）信号を生成して、Ｒ、Ｇ、Ｂ、Ｗ各々が１４ビットのＲＧＢＷ信号を出力する。
【００５２】
逆ガンマ変換部１４は、画像信号生成部１３から出力されたＲＧＢＷ信号を逆ガンマ変換して、Ｒ、Ｇ、Ｂ、Ｗ各々が１０ビットのＲＧＢＷ信号を生成して、ディスプレイ側（表示パネル部側）へ出力する。また、バックライト制御部１５は、画像解析部１２から出力されたＰＷＭ値にもとづいてバックライトの輝度制御を行う。
【００５３】
なお、図８で示した逆ガンマ変換部２０４は、Ｒ、Ｇ、Ｂ、Ｗそれぞれ１４ビットのデータをＲ、Ｇ、Ｂ、Ｗそれぞれ８ビットのデータに変換している。これに対して、図１０の逆ガンマ変換部１４は、Ｒ、Ｇ、Ｂ、Ｗそれぞれ１４ビットのデータをＲ、Ｇ、Ｂ、Ｗそれぞれ１０ビット（＞８ビット）のデータに変換しているものである。
【００５４】
ここで、ガンマ変換および逆ガンマ変換について説明する。図１１はガンマ変換および逆ガンマ変換を説明するための図である。図１１中の座標における横軸は階調、縦軸は輝度である。
【００５５】
表示装置１０ａでは、Ｗ画素を有しており、例えば、Ｗ画素の輝度を２倍にする設定を行うものとする。この場合、ディスプレイ輝度を、Ｗ画素の輝度を２倍する前の輝度に維持するには、バックライトの輝度を１／２にするというような制御を行うことになる。
【００５６】
ただし、Ｗ画素の輝度だけを上げると、１画面内において、Ｗ画素により明るさがアップする部分と、Ｗ画素が入らず明るさがアップしない部分とが同居してしまうことになる。したがって、ＲＧＢＷについて輝度を上げて、その分消費電力の大きなバックライト側の輝度を下げる制御を行っている。
【００５７】
一方、Ｗ画素を生成する前の入力ＲＧＢ信号の輝度を２倍にする場合、単に階調を２倍しても、入力ＲＧＢ信号の輝度は２倍にはならない。なぜなら、図１１に示すように、ガンマ変換部１１に入力するＲＧＢ信号の階調−輝度特性は、グラフｇ１１のような曲線形状であり、直線形状でないからである（リニアでないからである）。
【００５８】
したがって、ガンマ変換部１１は、グラフｇ１１のようなＲＧＢ信号の階調−輝度特性を線形変換して、グラフｇ１２のような直線状の階調−輝度特性にする。グラフｇ１２のような直線状の階調−輝度特性であれば、階調と輝度はリニアに対応しているので、簡易な演算で階調の値に比例して輝度を変えることができる。
【００５９】
一方、逆ガンマ変換部１４では、グラフｇ１２に対して、元の入力ＲＧＢ信号の階調−輝度特性と同じになるように逆変換処理を行って、画像信号生成部１３で生成されたＷ画素を含むＲＧＢＷ信号を出力することになる。
【００６０】
次に表示装置１０ａによる階調誤差の低減化について、図８で示した逆ガンマ変換部２０４の出力特性と、図１０で示した逆ガンマ変換部１４の出力特性とを比較しながら説明する。
【００６１】
図１２は逆ガンマ変換部の出力特性を示す図である。図８で示した逆ガンマ変換部２０４の出力特性を示している。横軸は、逆ガンマ変換部２０４の入力データ（図８の画像信号生成部２０３の出力データ）であり、縦軸は、逆ガンマ変換部２０４の出力データ（データ変換後のデータ）である。
【００６２】
逆ガンマ変換部２０４では、入力１４ビットデータをデータ変換して８ビットデータを出力している。このようなデータ変換では、例えば、入力データ値Ｉ１〜Ｉ５は、すべて出力データ値（ｎ＋１）に変換されて出力されることになる。
【００６３】
図１３は逆ガンマ変換部の出力特性を示す図である。図１０で示した逆ガンマ変換部１４の出力特性を示している。横軸は、逆ガンマ変換部１４の入力データ（画像信号生成部１３の出力データ）であり、縦軸は、逆ガンマ変換部１４の出力データ（データ変換後のデータ）である。
【００６４】
逆ガンマ変換部１４では、入力１４ビットデータをデータ変換して１０ビットデータを出力している。このようなデータ変換では、例えば、入力データ値Ｉ１は、出力データ値（ｎ＋２／４）にデータ変換され、入力データ値Ｉ２は、出力データ値（ｎ＋３／４）にデータ変換される。
【００６５】
また、入力データ値Ｉ３は、出力データ値（ｎ＋１）にデータ変換され、入力データ値Ｉ４は、出力データ値（ｎ＋５／４）にデータ変換され、さらに、入力データ値Ｉ５は、出力データ値（ｎ＋６／４）にデータ変換される。
【００６６】
このように、ビット数を増やしてデータ変換を行うことで、出力データの値を理想出力により近付けることができるので、データ変換時に発生する階調誤差を低減することが可能になる。
【００６７】
なお、どのくらいデータ変換時のビット数を増やすかの指標については、例えば、ディスプレイの表示可能ビット数よりも多くなるように、データ変換ビット数を増加させる。
【００６８】
すなわち、ディスプレイの表示可能ビット数が各々８ビットならば、逆ガンマ変換部１４では、ＲＧＢＷの出力信号のビット数各々が８ビットよりも大きくなるように（例えば、１０ビット）、データ変換ビット数を増加させることになる。
【００６９】
図１４〜図１９は階調誤差とＰＷＭ値との対応関係のシミュレーション結果を示す図である。横軸はＰＷＭ値、縦軸は階調誤差（％）である。グラフｇ２１は理想出力、グラフｇ２２は逆ガンマ変換部１４の出力データである。
【００７０】
逆ガンマ変換部１４において、出力データのデータ変換ビット数を８ビットから１ビットずつ段階的に増やして１３ビットまで大きくしたときに、階調誤差（データ変換誤差）が徐々に低減して、グラフｇ２１の理想出力に近付いていく様子がわかる。
【００７１】
以上説明したように、第２の実施の形態の表示装置１０ａでは、逆ガンマ変換部１４の出力データのデータ変換ビットを、ディスプレイの表示可能ビット数よりも大きくする構成とした。
【００７２】
これにより、階調誤差を低減することができるので、擬似輪郭および波打ち現象の発生を抑制することができ、画質の改善および視認性の向上を図ることが可能になる。
【００７３】
（第３の実施の形態）
第３の実施の形態は、階調誤差を空間的に拡散させることにより、階調誤差の低減化を図るものである。上述の第２の実施の形態では、逆ガンマ変換部１４の出力データのデータ変換ビット数を増加することにより、階調誤差の低減化を図っている。
【００７４】
ただし、ディスプレイ側では許容可能な入力ビット数は通常決まっているので、ディスプレイ側での許容入力ビット数を超えて、出力データのデータ変換ビットを増加させることはできない。
【００７５】
例えば、ディスプレイの許容可能な入力ビット数がＲ、Ｇ、Ｂ、Ｗそれぞれが１０ビットの場合には、逆ガンマ変換部１４では、１０ビットを超えるビット数で出力データをデータ変換することはできない。
【００７６】
したがって、第３の実施の形態では、ディスプレイの許容可能な入力ビット数の制限を受けずに、階調誤差の低減化を図るものである。
【００７７】
図２０は表示装置の構成例を示す図である。第３の実施の形態の表示装置１０ｂは、ガンマ（γ）変換部１１、画像解析部１２、画像信号生成部１３、逆ガンマ（１／γ）変換部１４、バックライト制御部１５およびＦＲＣ（Frame Rate Control）１６を備える。
【００７８】
なお、図１０の構成に対して、図２０では、あらたにＦＲＣ１６が逆ガンマ変換部１４の後段に配置されているものである。また、ＦＲＣ１６は、図１の誤差拡散部１ｂの機能を含む。
【００７９】
ＦＲＣ１６は、１つの階調濃淡画像を構成する複数のフレームの高速切替を行って、ディザリング(dithering)処理を行い、逆ガンマ変換部１４から出力された信号ビット数よりも小さいビット数の信号出力を行う。
【００８０】
ここで、ＦＲＣ１６によるディザリング処理では、ある１つの階調濃淡画像を、ｎ枚のフレームを切り替えながら表示する。このとき、階調濃淡画像内のＭ×Ｍ画素を、輝度表現を変化させる１ブロックとし、ｎ枚の各フレームにおいてＭ×Ｍ画素の画素点灯位置を変化させる。
なお、上記では１ブロックをＭ×Ｍ画素としたが、１ブロックの画素はＭ×Ｍ画素に限定するものではない。ラインとドットの画素数が異なるＭ×Ｎ画素を１ブロックとしてもよい。例えば、４×１、または１×４を１ブロックとして４パターンを生成し、ラインまたはドット方向に隣接するブロック毎にカウント値に対応するパターンを変更するようにしてもよい。
【００８１】
図２１はディザリング処理の概要を説明するための図である。図２１の例では、グレーランプ画面３２ｂの階調濃淡画像ｄ１を、ｎ＝４として、４フレーム（フレームＮ、Ｎ＋１、Ｎ＋２、Ｎ＋３）を切り替えながら表示している。
【００８２】
そして、Ｍ＝４として、階調濃淡画像ｄ１内の４×４画素を、輝度表現を変化させる１ブロックとし、各フレームにおいて４×４画素の画素点灯位置を変化させている。
【００８３】
この例では、１つのブロック内で４つの画素を点灯させる画素点灯パターン（以下、ディザパターンとも呼ぶ）とする。また、４×４画素のブロックの横方向にドット番号を示し、縦方向にライン番号を示して、４×４画素のブロック内の１６個の各画素の位置を（ドット番号（dot）、ライン番号（Line））で表記する。
【００８４】
フレームＮのときのブロックｂ０では、（dot、Line）＝（０、０）、（１、１）、（２、３）、（３、２）の画素が点灯している。フレームＮ＋１のときのブロックｂ１では、（dot、Line）＝（０、２）、（１、３）、（２、１）、（３、０）の画素が点灯している。
【００８５】
また、フレームＮ＋２のときのブロックｂ２では、（dot、Line）＝（０、１）、（１、０）、（２、２）、（３、３）の画素が点灯している。フレームＮ＋３のときのブロックｂ３では、（dot、Line）＝（０、３）、（１、２）、（２、０）、（３，１）の画素が点灯している。
【００８６】
そして、ブロックｂ３での点灯の後は、再びフレームＮのブロックｂ０に戻って、画素点灯パターンを同じように繰り返していく。
【００８７】
なお、１ブロック内の４画素の点灯パターンは、フレーム毎に互いに異なる。また、これら４つの異なる４画素点灯パターンは、時間方向（フレームＮ→フレームＮ＋１→フレームＮ＋２→フレームＮ＋３→フレームＮ→・・・）に変化していく。
【００８８】
このようなディザリング処理を行うことで、逆ガンマ変換部１４からの出力データに重畳されている階調誤差を空間的に分散させることが可能になる。
【００８９】
次に逆ガンマ変換部１４からの出力データをＦＲＣ１６でディザリング処理して、階調誤差を空間的に分散させるディザパターンについて説明する。ＦＲＣ１６では、逆ガンマ変換部１４から出力される１０ビットデータを８ビットデータに変換して出力するが、この場合、例えば、８ビットデータでＵＳ８．２の輝度表現を行うものとする。
【００９０】
なお、ＵＳとは、unsignedの略であり、符号無し（正極性（＋）および負極性（−）の符号無し）を意味する。また、８．２の“８”は、８ビットの表現を“．２”は、小数点以下２ビットの表現を意味する。
【００９１】
小数点以下２ビットは、０．００（１０）を００（２）、０．２５（１０）を０１（２）、０．５（１０）を１０（２）、０．７５（１０）を１１（２）にそれぞれ対応させることができるので、４通りの小数点を２ビットで表現できる。すなわち、１／４毎の輝度表現が可能になる。
【００９２】
ここで、８ビットの表現に対して、小数点以下２ビットを追加して表現させるには、普通は１０ビット必要となる。これに対して、ＦＲＣ１６では、４つのフレームを高速切替してディザパターンを生成して表示させることで、８ビットデータで小数点以下２ビットの分も含めた輝度表示を行うものである。
【００９３】
例えば、フレームＮ→Ｎ＋１→Ｎ＋２→Ｎ＋３のフレーム切替において、４つのフレームＮ、Ｎ＋１、Ｎ＋２、Ｎ＋３のすべてで画素を無点灯とすれば、０．００（１０）の輝度表現を行うことになる。
【００９４】
また、フレームＮ→Ｎ＋１→Ｎ＋２→Ｎ＋３のフレーム切替において、４つのフレームＮ、Ｎ＋１、Ｎ＋２、Ｎ＋３の中のいずれか１つのフレームで１つの画素を点灯すれば、０．２５０（１０）の輝度表現を行うことになる。
【００９５】
例えば、フレームＮで点灯、フレームＮ＋１、Ｎ＋２、Ｎ＋３は無点灯とするようなパターンである。このように、４枚のフレームを使って１回点灯させることで、１／４階調の表現を行える。
【００９６】
さらに、フレームＮ→Ｎ＋１→Ｎ＋２→Ｎ＋３のフレーム切替において、４つのフレームＮ、Ｎ＋１、Ｎ＋２、Ｎ＋３の中のいずれか２つのフレームで、同一位置の画素を点灯すれば、０．５（１０）の輝度表現を行うことになる。
【００９７】
例えば、同一位置の画素をフレームＮで点灯、フレームＮ＋１で無点灯、フレームＮ＋２で点灯、フレームＮ＋３で無点灯とするようなパターンである。このように、４枚のフレームを使って同一位置の画素を２回点灯させることで、２／４階調の表現を行える。
【００９８】
さらにまた、フレームＮ→Ｎ＋１→Ｎ＋２→Ｎ＋３のフレーム切替において、４つのフレームＮ、Ｎ＋１、Ｎ＋２、Ｎ＋３の中のいずれか３つのフレームで、同一位置の画素を点灯すれば、０．７５（１０）の輝度表現を行うことになる。
【００９９】
例えば、同一位置の画素をフレームＮで点灯、フレームＮ＋１で点灯、フレームＮ＋２で点灯、フレームＮ＋３で無点灯とするようなパターンである。このように、４枚のフレームを使って同一位置の画素を３回点灯させることで、３／４階調の表現を行える。
【０１００】
次にＲ、Ｇ、Ｂ、Ｗの各々のディザパターンについて説明する。図２２はディザパターンを示す図である。Ｒ画素信号に対するディザパターンＰｔ１を示している。４×４画素を１ブロックとし、横方向にドット番号、縦方向にライン番号を示す。なお、画素中の“１”は、その画素の点灯を意味する。
【０１０１】
〔Ｄａｔａ０〕フレームＮ、Ｎ＋１、Ｎ＋２、Ｎ＋３のときのブロックｂ０〜ｂ３において、Ｒ画素をすべて無点灯とする。
【０１０２】
〔Ｄａｔａ０．２５〕フレームＮのときのブロックｂ０では、（dot、Line）＝（０、０）、（１、１）、（２、３）、（３、２）のＲ画素が点灯している。
【０１０３】
フレームＮ＋１のときのブロックｂ１では、（dot、Line）＝（０、２）、（１、３）、（２、１）、（３、０）のＲ画素が点灯している。
【０１０４】
また、フレームＮ＋２のときのブロックｂ２では、（dot、Line）＝（０、１）、（１、０）、（２、２）、（３、３）のＲ画素が点灯している。
【０１０５】
フレームＮ＋３のときのブロックｂ３では、（dot、Line）＝（０、３）、（１、２）、（２、０）、（３、１）のＲ画素が点灯している。
【０１０６】
〔Ｄａｔａ０．５〕フレームＮのときのブロックｂ０では、（dot、Line）＝（０、０）、（０、２）、（１、１）、（１、３）、（２、０）、（２、２）、（３、１）、（３、３）のＲ画素が点灯している。
【０１０７】
フレームＮ＋１のときのブロックｂ１では、（dot、Line）＝（０、１）、（０、３）、（１、０）、（１、２）、（２、１）、（２、３）、（３、０）、（３、２）のＲ画素が点灯している。
【０１０８】
フレームＮ＋２のときのブロックｂ２では、（dot、Line）＝（０、０）、（０、２）、（１、１）、（１、３）、（２、０）、（２、２）、（３、１）、（３、３）のＲ画素が点灯している。
【０１０９】
フレームＮ＋３のときのブロックｂ３では、（dot、Line）＝（０、１）、（０、３）、（１、０）、（１、２）、（２、１）、（２、３）、（３、０）、（３、２）のＲ画素が点灯している。
【０１１０】
〔Ｄａｔａ０．７５〕フレームＮのときのブロックｂ０では、（dot、Line）＝（０、１）、（０、２）、（０、３）、（１、０）、（１、２）、（１、３）、（２、０）、（２、１）、（２、２）、（３、０）、（３、１）、（３、３）のＲ画素が点灯している。
【０１１１】
フレームＮ＋１のときのブロックｂ１では、（dot、Line）＝（０、０）、（０、１）、（０、３）、（１、０）、（１、１）、（１、２）、（２、０）、（２、２）、（２、３）、（３、１）、（３、２）、（３、３）のＲ画素が点灯している。
【０１１２】
フレームＮ＋２のときのブロックｂ２では、（dot、Line）＝（０、０）、（０、２）、（０、３）、（１、１）、（１、２）、（１、３）、（２、０）、（２、１）、（２、３）、（３、０）、（３、１）、（３、２）のＲ画素が点灯している。
【０１１３】
フレームＮ＋３のときのブロックｂ３では、（dot、Line）＝（０、０）、（０、１）、（０、２）、（１、０）、（１、１）、（１、３）、（２、１）、（２、２）、（２、３）、（３、０）、（３、２）、（３、３）のＲ画素が点灯している。
【０１１４】
図２３はディザパターンを示す図である。Ｇ画素信号に対するディザパターンＰｔ２を示している。４×４画素を１ブロックとし、横方向にドット番号、縦方向にライン番号を示す。なお、画素中の“１”は、その画素の点灯を意味する。
【０１１５】
〔Ｄａｔａ０〕フレームＮ、Ｎ＋１、Ｎ＋２、Ｎ＋３のときのブロックｂ０〜ｂ３において、Ｇ画素をすべて無点灯とする。
【０１１６】
〔Ｄａｔａ０．２５〕フレームＮのときのブロックｂ０では、（dot、Line）＝（０、３）、（１、２）、（２、０）、（３、１）のＧ画素が点灯している。
【０１１７】
フレームＮ＋１のときのブロックｂ１では、（dot、Line）＝（０、０）、（１、１）、（２、３）、（３、２）のＧ画素が点灯している。
【０１１８】
フレームＮ＋２のときのブロックｂ２では、（dot、Line）＝（０、２）、（１、３）、（２、１）、（３、０）のＧ画素が点灯している。
【０１１９】
フレームＮ＋３のときのブロックｂ３では、（dot、Line）＝（０、１）、（１、０）、（２、２）、（３、３）のＧ画素が点灯している。
【０１２０】
〔Ｄａｔａ０．５〕フレームＮのときのブロックｂ０では、（dot、Line）＝（０、１）、（０、３）、（１、０）、（１、２）、（２、１）、（２、３）、（３、０）、（３、２）のＧ画素が点灯している。
【０１２１】
フレームＮ＋１のときのブロックｂ１では、（dot、Line）＝（０、０）、（０、２）、（１、１）、（１、３）、（２、０）、（２、２）、（３、１）、（３、３）のＧ画素が点灯している。
【０１２２】
また、フレームＮ＋２のときのブロックｂ２では、（dot、Line）＝（０、１）、（０、３）、（１、０）、（１、２）、（２、１）、（２、３）、（３、０）、（３、２）のＧ画素が点灯している。
【０１２３】
フレームＮ＋３のときのブロックｂ３では、（dot、Line）＝（０、０）、（０、２）、（１、１）、（１、３）、（２、０）、（２、２）、（３、１）、（３、３）のＧ画素が点灯している。
【０１２４】
〔Ｄａｔａ０．７５〕フレームＮのときのブロックｂ０では、（dot、Line）＝（０、０）、（０、１）、（０、２）、（１、０）、（１、１）、（１、３）、（２、１）、（２、２）、（２、３）、（３、０）、（３、２）、（３、３）のＧ画素が点灯している。
【０１２５】
フレームＮ＋１のときのブロックｂ１では、（dot、Line）＝（０、１）、（０、２）、（０、３）、（１、０）、（１、２）、（１、３）、（２、０）、（２、１）、（２、２）、（３、０）、（３、１）、（３、３）のＧ画素が点灯している。
【０１２６】
フレームＮ＋２のときのブロックｂ２では、（dot、Line）＝（０、０）、（０、１）、（０、３）、（１、０）、（１、１）、（１、２）、（２、０）、（２、２）、（２、３）、（３、１）、（３、２）、（３、３）のＧ画素が点灯している。
【０１２７】
フレームＮ＋３のときのブロックｂ３では、（dot、Line）＝（０、０）、（０、２）、（０、３）、（１、１）、（１、２）、（１、３）、（２、０）、（２、１）、（２、３）、（３、０）、（３、１）、（３、２）のＧ画素が点灯している。
【０１２８】
図２４はディザパターンを示す図である。Ｂ画素信号に対するディザパターンＰｔ３を示している。４×４画素を１ブロックとし、横方向にドット番号、縦方向にライン番号を示す。なお、画素中の“１”は、その画素の点灯を意味する。
【０１２９】
〔Ｄａｔａ０〕フレームＮ、Ｎ＋１、Ｎ＋２、Ｎ＋３のときのブロックｂ０〜ｂ３において、Ｂ画素をすべて無点灯とする。
【０１３０】
〔Ｄａｔａ０．２５〕フレームＮのときのブロックｂ０では、（dot、Line）＝（０、１）、（１、０）、（２、２）、（３、３）のＢ画素が点灯している。
【０１３１】
フレームＮ＋１のときのブロックｂ１では、（dot、Line）＝（０、３）、（１、２）、（２、０）、（３、１）のＢ画素が点灯している。
【０１３２】
フレームＮ＋２のときのブロックｂ２では、（dot、Line）＝（０、０）、（１、１）、（２、３）、（３、２）のＢ画素が点灯している。
【０１３３】
フレームＮ＋３のときのブロックｂ３では、（dot、Line）＝（０、２）、（１、３）、（２、１）、（３、０）のＢ画素が点灯している。
【０１３４】
〔Ｄａｔａ０．５〕フレームＮのときのブロックｂ０では、（dot、Line）＝（０、０）、（０、２）、（１、１）、（１、３）、（２、０）、（２、２）、（３、１）、（３、３）のＢ画素が点灯している。
【０１３５】
フレームＮ＋１のときのブロックｂ１では、（dot、Line）＝（０、１）、（０、３）、（１、０）、（１、２）、（２、１）、（２、３）、（３、０）、（３、２）のＢ画素が点灯している。
【０１３６】
また、フレームＮ＋２のときのブロックｂ２では、（dot、Line）＝（０、０）、（０、２）、（１、１）、（１、３）、（２、０）、（２、２）、（３、１）、（３、３）のＢ画素が点灯している。
【０１３７】
フレームＮ＋３のときのブロックｂ３では、（dot、Line）＝（０、１）、（０、３）、（１、０）、（１、２）、（２、１）、（２、３）、（３、０）、（３、２）のＢ画素が点灯している。
【０１３８】
〔Ｄａｔａ０．７５〕フレームＮのときのブロックｂ０では、（dot、Line）＝（０、０）、（０、２）、（０、３）、（１、１）、（１、２）、（１、３）、（２、０）、（２、１）、（２、３）、（３、０）、（３、１）、（３、２）のＢ画素が点灯している。
【０１３９】
フレームＮ＋１のときのブロックｂ１では、（dot、Line）＝（０、０）、（０、１）、（０、２）、（１、０）、（１、１）、（１、３）、（２、１）、（２、２）、（２、３）、（３、０）、（３、２）、（３、３）のＢ画素が点灯している。
【０１４０】
フレームＮ＋２のときのブロックｂ２では、（dot、Line）＝（０、１）、（０、２）、（０、３）、（１、０）、（１、２）、（１、３）、（２、０）、（２、１）、（２、２）、（３、０）、（３、１）、（３、３）のＢ画素が点灯している。
【０１４１】
フレームＮ＋３のときのブロックｂ３では、（dot、Line）＝（０、０）、（０、１）、（０、３）、（１、０）、（１、１）、（１、２）、（２、０）、（２、２）、（２、３）、（３、１）、（３、２）、（３、３）のＢ画素が点灯している。
【０１４２】
図２５はディザパターンを示す図である。Ｗ画素信号に対するディザパターンＰｔ４を示している。４×４画素を１ブロックとし、横方向にドット番号、縦方向にライン番号を示す。なお、画素中の“１”は、その画素の点灯を意味する。
【０１４３】
〔Ｄａｔａ０〕フレームＮ、Ｎ＋１、Ｎ＋２、Ｎ＋３のときのブロックｂ０〜ｂ３において、Ｗ画素をすべて無点灯とする。
【０１４４】
〔Ｄａｔａ０．２５〕フレームＮのときのブロックｂ０では、（dot、Line）＝（０、２）、（１、３）、（２、１）、（３、０）のＷ画素が点灯している。
【０１４５】
フレームＮ＋１のときのブロックｂ１では、（dot、Line）＝（０、１）、（１、０）、（２、２）、（３、３）のＷ画素が点灯している。
【０１４６】
フレームＮ＋２のときのブロックｂ２では、（dot、Line）＝（０、３）、（１、２）、（２、０）、（３、１）のＷ画素が点灯している。
【０１４７】
フレームＮ＋３のときのブロックｂ３では、（dot、Line）＝（０、０）、（１、１）、（２、３）、（３、２）のＷ画素が点灯している。
【０１４８】
〔Ｄａｔａ０．５〕フレームＮのときのブロックｂ０では、（dot、Line）＝（０、０）、（０、２）、（１、１）、（１、３）、（２、０）、（２、２）、（３、１）、（３、３）のＷ画素が点灯している。
【０１４９】
フレームＮ＋１のときのブロックｂ１では、（dot、Line）＝（０、１）、（０、３）、（１、０）、（１、２）、（２、１）、（２、３）、（３、０）、（３、２）のＷ画素が点灯している。
【０１５０】
また、フレームＮ＋２のときのブロックｂ２では、（dot、Line）＝（０、０）、（０、２）、（１、１）、（１、３）、（２、０）、（２、２）、（３、１）、（３、３）のＷ画素が点灯している。
【０１５１】
フレームＮ＋３のときのブロックｂ３では、（dot、Line）＝（０、１）、（０、３）、（１、０）、（１、２）、（２、１）、（２、３）、（３、０）、（３、２）のＷ画素が点灯している。
【０１５２】
〔Ｄａｔａ０．７５〕フレームＮのときのブロックｂ０では、（dot、Line）＝（０、０）、（０、１）、（０、３）、（１、０）、（１、１）、（１、２）、（２、０）、（２、２）、（２、３）、（３、１）、（３、２）、（３、３）のＷ画素が点灯している。
【０１５３】
フレームＮ＋１のときのブロックｂ１では、（dot、Line）＝（０、０）、（０、２）、（０、３）、（１、１）、（１、２）、（１、３）、（２、０）、（２、１）、（２、３）、（３、０）、（３、１）、（３、２）のＷ画素が点灯している。
【０１５４】
フレームＮ＋２のときのブロックｂ２では、（dot、Line）＝（０、０）、（０、１）、（０、２）、（１、０）、（１、１）、（１、３）、（２、１）、（２、２）、（２、３）、（３、０）、（３、２）、（３、３）のＷ画素が点灯している。
【０１５５】
フレームＮ＋３のときのブロックｂ３では、（dot、Line）＝（０、１）、（０、２）、（０、３）、（１、０）、（１、２）、（１、３）、（２、０）、（２、１）、（２、２）、（３、０）、（３、１）、（３、３）のＷ画素が点灯している。
【０１５６】
次にディザパターンの生成方法（図２２〜図２５に示したディザパターンの特徴）について説明する。図２６、図２７はディザパターンの生成方法を示す図である。Ｒ、Ｇ、Ｂ、Ｗ画素のディザパターンを生成する場合では、隣接するブロックでπ／２回転したディザパターンとなるように生成する。なお、図２６、図２７では、小数点以下０．２５の場合のみ示す。
【０１５７】
Ｒ画素において、フレームＮのブロックｂ０のＲ画素点灯パターンを右にπ／２回転させると、フレームＮ＋１のブロックｂ１のＲ画素点灯パターンとなる。
【０１５８】
また、フレームＮ＋１のブロックｂ１のＲ画素点灯パターンを右にπ／２回転させると、フレームＮ＋２のブロックｂ２のＲ画素点灯パターンとなる。
【０１５９】
さらに、フレームＮ＋２のブロックｂ２のＲ画素点灯パターンを右にπ／２回転させると、フレームＮ＋３のブロックｂ３のＲ画素点灯パターンとなる。
【０１６０】
Ｇ画素において、フレームＮのブロックｂ０のＧ画素点灯パターンを右にπ／２回転させると、フレームＮ＋１のブロックｂ１のＧ画素点灯パターンとなる。
【０１６１】
また、フレームＮ＋１のブロックｂ１のＧ画素点灯パターンを右にπ／２回転させると、フレームＮ＋２のブロックｂ２のＧ画素点灯パターンとなる。
【０１６２】
さらに、フレームＮ＋２のブロックｂ２のＧ画素点灯パターンを右にπ／２回転させると、フレームＮ＋３のブロックｂ３のＧ画素点灯パターンとなる。
【０１６３】
Ｂ画素において、フレームＮのブロックｂ０のＢ画素点灯パターンを右にπ／２回転させると、フレームＮ＋１のブロックｂ１のＢ画素点灯パターンとなる。
【０１６４】
また、フレームＮ＋１のブロックｂ１のＢ画素点灯パターンを右にπ／２回転させると、フレームＮ＋２のブロックｂ２のＢ画素点灯パターンとなる。
【０１６５】
さらに、フレームＮ＋２のブロックｂ２のＢ画素点灯パターンを右にπ／２回転させると、フレームＮ＋３のブロックｂ３のＢ画素点灯パターンとなる。
【０１６６】
Ｗ画素において、フレームＮのブロックｂ０のＷ画素点灯パターンを右にπ／２回転させると、フレームＮ＋１のブロックｂ１のＷ画素点灯パターンとなる。
【０１６７】
また、フレームＮ＋１のブロックｂ１のＷ画素点灯パターンを右にπ／２回転させると、フレームＮ＋２のブロックｂ２のＷ画素点灯パターンとなる。
【０１６８】
さらに、フレームＮ＋２のブロックｂ２のＷ画素点灯パターンを右にπ／２回転させると、フレームＮ＋３のブロックｂ３のＷ画素点灯パターンとなる。
【０１６９】
このように、フレームＮのブロックの画素点灯パターンをπ／２回転させた場合の画素点灯パターンをフレームＮ＋１のブロックの画素点灯パターンとなるようにディザパターンを生成する構成とした。これにより、誤差拡散を図った上でさらに、１画面において、局所的に明るい場所や暗い場所が生じるといったことを防止でき、明るさを均等にすることが可能になる。
【０１７０】
図２８はディザパターンの生成方法を示す図である。上記ではＲ、Ｇ、Ｂ、Ｗそれぞれにおいて、隣接するブロックでπ／２回転したディザパターンとなることを示した。
【０１７１】
これに対し、ＲＧＢＷの中でも輝度の高いＧ画素とＷ画素においては、同一フレームにおいて互いにπ回転したディザパターンとなるように生成する。なお、図２８では、小数点以下０．２５の場合のみ示す。
【０１７２】
Ｇ画素のフレームＮのブロックｂ０のＧ画素点灯パターンと、Ｗ画素のフレームＮのブロックｂ０のＷ画素点灯パターンとは、互いにπ回転した点灯パターンになっている。
【０１７３】
また、Ｇ画素のフレームＮ＋１のブロックｂ１のＧ画素点灯パターンと、Ｗ画素のフレームＮ＋１のブロックｂ１のＷ画素点灯パターンとは、互いにπ回転した点灯パターンになっている。
【０１７４】
Ｇ画素のフレームＮ＋２のブロックｂ２のＧ画素点灯パターンと、Ｗ画素のフレームＮ＋２のブロックｂ２のＷ画素点灯パターンとは、互いにπ回転した点灯パターンになっている。
【０１７５】
また、Ｇ画素のフレームＮ＋３のブロックｂ３のＧ画素点灯パターンと、Ｗ画素のフレームＮ＋３のブロックｂ３のＷ画素点灯パターンとは、互いにπ回転した点灯パターンになっている。
【０１７６】
このように、複数の副画素の中で輝度が高い２つの副画素に対しては、同一フレームのＭ×Ｍ画素のブロックにおいて、一方の副画素の画素点灯パターンと、他方の副画素の画素点灯パターンとが互いに異なるように変化させる。
より好適には、最も輝度の高い副画素の点灯位置と次に輝度の高い副画素の点灯位置が最も離れるように配置する。
【０１７７】
すなわち、同一フレームのＭ×Ｍ画素のブロックにおいて、Ｇ画素の画素点灯パターンと、Ｗ画素の画素点灯パターンとは、互いにπ異なるように変化させる構成とした。これにより、誤差拡散を図った上でさらに、１画面において、局所的に明るい場所や暗い場所が生じるといったことを防止でき、明るさを均等にすることが可能になる。
【０１７８】
次にＦＲＣ１６の出力制御におけるＤＣ（Direct Current）偏り対策について説明する。上記のように、４フレームを１周期としてフレームを切り替えてディザパターンを変化させた場合、ＤＣ成分の偏りが生じて、液晶ディスプレイに画面張り付きといった現象が生じるおそれがある。
【０１７９】
図２９はＤＣ偏りの発生を説明するための図である。Ｒ画素のディザパターンの一部を示している。Ｒ画素のＤａｔａ０．２５では、フレームＮのブロックｂ０の（dot、Line）＝（０、０）が点灯し、フレームＮ＋１、Ｎ＋２、Ｎ＋３のブロックｂ１、ｂ２、ｂ３の同じ画素位置である（dot、Line）＝（０、０）は無点灯となっている。
【０１８０】
この場合、４フレーム１周期で、すなわち、フレームＮ→Ｎ＋１→Ｎ＋２→Ｎ＋３→Ｎ→・・・と切り替えて点灯を行うと、（dot、Line）＝（０、０）の位置の画素は、フレームＮのときのみ常に点灯することになり、ＤＣ成分がこの位置に偏ってしまい、液晶ディスプレイに画面張り付きといった現象が生じるおそれがある。
【０１８１】
図３０はＤＣ偏り発生の防止策を示す図である。
〔周期Ｆ１〕フレームＮのブロックｂ０の（dot、Line）＝（０、０）を点灯する。また、フレームＮ＋１、Ｎ＋２、Ｎ＋３のブロックｂ１、ｂ２、ｂ３の同じ画素位置である（dot、Line）＝（０、０）は、無点灯となる。
【０１８２】
〔周期Ｆ２〕フレームＮにブロックｂ１を割り当て、フレームＮ＋１にブロックｂ２を割り当て、フレームＮ＋２にブロックｂ３を割り当て、フレームＮ＋３にブロックｂ０を割り当てる。
【０１８３】
したがって、フレームＮのブロックｂ１の（dot、Line）＝（３、０）が点灯する。また、フレームＮ＋１、Ｎ＋２、Ｎ＋３のブロックｂ２、ｂ３、ｂ０の同じ画素位置である（dot、Line）＝（３、０）は、無点灯となる。
【０１８４】
なお、上記の制御は、例えば、フレームカウンタのカウント値をずらすことで実現できる。例えば、フレームカウンタのカウント値０、１、２、３でフレームＮ、Ｎ＋１、Ｎ＋２、Ｎ＋３をカウントし、また、４フレーム分の１ラインの１６画素をリセット用カウンタのカウント値０〜１５でカウントするものとする。
【０１８５】
この場合、周期Ｆ１では、リセット用カウンタのカウント値０に対して、フレームカウンタのカウント値０を対応させて、フレームカウント値０からカウントさせる。次に周期Ｆ２では、リセット用カウンタのカウント値０に対して、フレームカウンタのカウント値１を対応させて、フレームカウント値１からカウントさせる。
【０１８６】
このように、ｎ枚のフレームのフレーム切替を１つの周期とした際に、第１周期の画素点灯パターンと、第２周期の画素点灯パターンとを互いに異なるようにし、第１周期で点灯させる画素位置と、第２周期で点灯させる画素位置とを変える構成とした。
【０１８７】
具体的には、ディスプレイ(表示パネル部の一例)の各画素における＋−の極性が１フレーム毎にフレーム反転するように駆動制御する場合、４フレームの１周期が終了するたびに、同一画素の点灯時の＋−の極性が異なるようにフレーム番号とブロック番号との対応関係を変えるようにする。このような制御を行うことで、同じフレームの同じ画素だけが常に点灯するといった状態を回避することができるので、ＤＣ偏りの発生を防止することが可能になる。
なお、図３０において、＋−の極性が１フレーム毎にフレーム反転することとしているがこれに限らず、反転駆動は２フレーム以上単位で反転させてもよく、それにともないブロック数をずらす量も変更してよい。また、上記の例では、４ブロックを生成した上でカウンタを使用してフレーム毎に４ブロックの対応を変更するようにしたが、これに限らず、画素毎の反転駆動を考慮した上で、画素のＤＣに偏りが起こらないように現状のＦ１、Ｆ２を合わせた周期を１周期としてもよい。
【０１８８】
以上説明したように、第３の実施の形態の表示装置１０ｂでは、階調濃淡画像内のＭ×Ｍ画素を、輝度表現を変化させる１ブロックとし、ｎ枚の各フレームのブロック内の画素の点灯位置を、フレーム毎にブロックの画素点灯パターンが互いに異なるように変化させて階調誤差を空間分散させる構成とした。
【０１８９】
これにより、階調誤差を低減することができるので、擬似輪郭および波打ち現象の発生を抑制することができ、画質の改善および視認性の向上を図ることが可能になる。
【０１９０】
図３１はＦＲＣ周辺の入出力信号のビット数の一例を示す図である。表示装置１０ｂにおいて、逆ガンマ変換部１４は、１４ビット信号の入力を１０ビット信号にして出力する。ＦＲＣ１６は、１０ビット信号の入力を８ビット信号にして出力する。
【０１９１】
一方、表示パネル部１ｃは、デジタル／アナログ変換を行うＤＡＣ（Ｄ／Ａコンバータ）１ｃ−１と、画像信号を表示するディスプレイである表示パネル１ｃ−２を含む。ＤＡＣ１ｃ−１は、８ビットのデジタル信号をアナログ信号に変換する。パネル１ｃ−２は、アナログ信号の電圧にもとづいて画像信号を光出力する。
【０１９２】
このように、第３の実施の形態の表示装置１０ｂでは、ＦＲＣ１６を逆ガンマ変換部１４の後段に配置し、ＦＲＣ１６は、逆ガンマ変換部１４からの出力信号のビット数よりも小さなビット数の信号を出力する。
【０１９３】
したがって、表示装置１０ｂ内の逆ガンマ変換部１４は、出力信号のデータ変換ビット数を、ディスプレイ側の入力許容ビット数を超えるようにデータ変換を行うことができるので、この段階で階調誤差を低減することができる。
【０１９４】
さらにＦＲＣ１６が、ディスプレイ側の入力許容ビット数の範囲内で、逆ガンマ変換部１４からの出力信号に残存している階調誤差を空間分散することにより、階調誤差をさらに低減することが可能になる。
【０１９５】
（第４の実施の形態）
第４の実施の形態は、伸長係数αに対してもＦＲＣによるディザリング処理を行って誤差拡散を行うものである。図３２は表示装置の構成例を示す図である。第４の実施の形態の表示装置１０ｃは、ガンマ（γ）変換部１１、画像解析部１２（伸長係数算出部に該当）、画像信号生成部１３（第４副画素生成部に該当）、逆ガンマ（１／γ）変換部１４、バックライト制御部１５、ＦＲＣ１６およびＦＲＣ１７（伸長係数用誤差分散部）を備える。
【０１９６】
なお、図２０の構成に対して、図３１では、あらたにＦＲＣ１７が画像解析部１２と画像信号生成部１３との間に配置されている。
【０１９７】
ガンマ変換部１１は、Ｒ、Ｇ、Ｂ各々が８ビットの入力ＲＧＢ信号をガンマ変換して、ＲＧＢ各々が１４ビットのＲＧＢ信号を出力する。画像解析部１２は、ガンマ変換部１１から出力されたＲＧＢ信号を受信すると、伸長係数α１（第１の伸長係数）を算出し、また、ＰＷＭ値を生成する。
【０１９８】
ＦＲＣ１７は、伸長係数α１が生成される際に発生した誤差にディザリング処理を施して拡散し、伸長係数α２（第２の伸長係数）を生成する。なお、（伸長係数α２のビット数）＜（伸長係数α１のビット）である。
【０１９９】
画像信号生成部１３は、伸長係数α２にもとづいてＷ信号を生成して、Ｒ、Ｇ、Ｂ、Ｗ各々が１４ビットのＲＧＢＷ信号を出力する。
【０２００】
逆ガンマ変換部１４は、画像信号生成部１３から出力されたＲＧＢＷ信号を逆ガンマ変換して、Ｒ、Ｇ、Ｂ、Ｗ各々が１０ビットのＲＧＢＷ信号を生成する。ＦＲＣ１６は、１つの階調濃淡画像を構成する複数のフレームの高速切替を行って、ディザリング処理を行い、逆ガンマ変換部１４から出力された信号ビット数よりも小さいビット数の表示制御信号を生成する。
【０２０１】
バックライト制御部１５は、画像解析部１２から出力されたＰＷＭ値にもとづいてバックライトの輝度制御を行う。
【０２０２】
このような、第４の実施の形態の表示装置１０ｃでは、Ｗ画素を生成するための伸長係数α１の算出時に発生する誤差をＦＲＣ１７のディザリング処理で分散し、伸長係数α１のビット数よりも小さいビット数の伸長係数α２を生成する構成とした。
【０２０３】
これにより、階調誤差を低減することができるので、擬似輪郭および波打ち現象の発生を抑制することができ、画質の改善および視認性の向上を図ることが可能になる。
【０２０４】
次に表示装置のハードウェア構成例について説明する。図３３は表示装置のハードウェア構成例を示す図である。
【０２０５】
表示装置１００は、制御ユニット１００ａと、表示用ドライバＩＣ（Integrated Circuit）１００ｂ、光源装置用（Light Emitting Diode）ドライバＩＣ１００ｃ、入出力インタフェース１００ｄ、通信インタフェース１００ｅを含み、バス１００ｆを介して相互に信号が入出力可能に接続されている。さらに、表示装置１００は、画像表示パネル２００と、光源装置３００を含む。
【０２０６】
制御ユニット１００ａは、ＣＰＵ（Central Processing Unit：中央処理装置）１００ａ１を含み、ＣＰＵ１００ａ１により装置全体を制御する。このような制御ユニット１００ａは、さらに、ＲＡＭ（Random Access Memory）１００ａ２、ＲＯＭ（Read Only Memory）１００ａ３を含み、複数の周辺機器が接続されている。
【０２０７】
ＲＡＭ１００ａ２は、表示装置１００の主記憶装置として使用される。ＲＡＭ１００ａ２には、ＣＰＵ１００ａ１に実行させるＯＳ（Operating System）のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ１００ａ２には、ＣＰＵ１００ａ１による処理に必要な各種データが格納される。
【０２０８】
ＲＯＭ１００ａ３は、読出し専用の半導体記憶装置で、ＯＳのプログラム、アプリケーションプログラム、及び書き替えをしない固定データが格納される。また、ＲＯＭ１００ａ３の代わり、あるいはＲＯＭ１００ａ３に加えて、二次記憶装置としてフラッシュメモリ等の半導体記憶装置を使用することもできる。
【０２０９】
このような制御ユニット１００ａには、周辺機器として、例えば、表示用ドライバＩＣ１００ｂと、光源装置用ドライバＩＣ１００ｃ、入出力インタフェース１００ｄ、通信インタフェース１００ｅが接続されている。
【０２１０】
表示用ドライバＩＣ１００ｂは、画像表示パネル２００が接続されている。表示用ドライバＩＣ１００ｂは、入力信号が入力されると、所定の処理を実行して、出力信号を生成する。表示用ドライバＩＣ１００ｂは、生成した出力信号に応じた制御信号を画像表示パネル２００に出力することによって画像表示パネル２００に画像を表示させる。
なお、本発明の変換部・誤差拡散部・誤差拡散部における制御は、ＣＰＵ１００ａ１又は表示用ドライバＩＣ１００ｂのいずれかで実施されてもよいし、一部の機能をＣＰＵ１００ａ１で、それ以外の機能を表示用ドライバが実施してもよい。
【０２１１】
光源装置用ドライバＩＣ１００ｃには、光源装置３００に含まれるサイドライト光源の各光源に接続されている。光源装置用ドライバＩＣ１００ｃは、光源制御信号に応じて光源を駆動し、光源装置３００の輝度を制御する。なお、光源は、例えば、ＬＥＤ（Light Emitting Diode）である。
【０２１２】
入出力インタフェース１００ｄには、利用者の指示を入力する入力装置が接続されている。例えば、キーボードや、ポインティングデバイスとして使用されるマウス、タッチパネル等の入力装置に接続される。入出力インタフェース１００ｄは、バス１００ｆを介して、入力装置から送られてくる信号をＣＰＵ１００ａ１に送信する。
【０２１３】
通信インタフェース１００ｅは、ネットワーク１０００に接続されている。通信インタフェース１００ｅは、ネットワーク１０００を介して、他のコンピュータまたは通信機器との間でデータの送受信を行う。
【０２１４】
表示装置１００は、例えば以上のハードウェア構成により、本実施の形態の処理機能を実現することができる。
【０２１５】
次に表示装置が備える機能の構成例について説明する。図３５は表示装置が備える機能の構成例を示す図である。
【０２１６】
表示装置１００は、画像出力部１１０と、信号処理部１２０とを含み、画像表示パネル駆動部４００に出力信号Ｓ ＲＧＢＷを、光源装置駆動部５００に光源制御信号ＳＢＬをそれぞれ入力する。なお、画像表示パネル２００は反転駆動している。
【０２１７】
画像出力部１１０は、入力信号ＳＲＧＢ（例えば、表示階調ビット数は８ビット）を信号処理部１２０に出力する。入力信号ＳＲＧＢには、第１原色に対する入力信号値ｘ１（ｐ，ｑ）、第２原色に対する入力信号値ｘ２（ｐ，ｑ）、第３原色に対する入力信号値ｘ３（ｐ，ｑ）が含まれる。第２の実施の形態では、第１原色は赤色、第２原色は緑色、第３原色は青色であるとする。
【０２１８】
信号処理部１２０は、画像表示パネル２００を駆動する画像表示パネル駆動部４００と、光源装置３００を駆動する光源装置駆動部５００とに信号を供給する。信号処理部１２０は、入力信号ＳＲＧＢに応じて画像表示パネル２００の画素の輝度を調整する指標（または、光源装置３００の輝度を削減する指標）を決定し、当該指標に応じて光源装置３００の画素ごとの輝度情報を算出して出力信号ＳＲＧＢＷ（例えば、表示階調ビット数は、８ビット）に反映し、光源装置３００の画像表示を制御する。出力信号ＳＲＧＢＷには、第１副画素２０２Ｒの出力信号値Ｘ１（ｐ，ｑ）、第２副画素２０２Ｇの出力信号値Ｘ２（ｐ，ｑ）、第３副画素２０２Ｂの出力信号値Ｘ３（ｐ，ｑ）に加え、第４の色を表示する第４副画素２０２Ｗの出力信号値Ｘ４（ｐ，ｑ）が含まれる。第４の色は白色であるとする。
【０２１９】
このような信号処理部１２０の処理動作は、図３４に示した、表示用ドライバＩＣ１００ｂまたはＣＰＵ１００ａ１等によって実現される。
【０２２０】
表示用ドライバＩＣ１００ｂで実現する場合には、ＣＰＵ１００ａ１を介して入力信号ＳＲＧＢが表示用ドライバＩＣ１００ｂに入力される。表示用ドライバＩＣ１００ｂは、出力信号ＳＲＧＢＷを生成し、画像表示パネル２００を制御する。また、光源制御信号ＳＢＬを生成し、バス１００ｆを介して光源装置用ドライバＩＣ１００ｃに送る。
【０２２１】
ＣＰＵ１００ａ１によって実現する場合には、表示用ドライバＩＣ１００ｂには、ＣＰＵ１００ａ１から出力信号ＳＲＧＢＷが入力される。また、光源制御信号ＳＢＬもＣＰＵ１００ａ１によって生成され、バス１００ｆを介して光源装置用ドライバＩＣ１００ｃに送られる。
【０２２２】
なお、上記の処理機能をコンピュータによって実現する場合、表示装置が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。
【０２２３】
コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリなどがある。磁気記憶装置には、ハードディスクドライブ（ＨＤＤ:Hard Disk Drive）、フレキシブルディスク（ＦＤ）、磁気テープなどがある。光ディスクには、ＤＶＤ（Digital Versatile Disc）、ＤＶＤ−ＲＡＭ（Random Access Memory）、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Recordable）／ＲＷ（Rewritable）などがある。光磁気記録媒体には、ＭＯ（Magneto-Optical disk）などがある。
【０２２４】
プログラムを流通させる場合には、たとえば、そのプログラムが記録されたＤＶＤ、ＣＤ−ＲＯＭなどの可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
【０２２５】
プログラムを実行するコンピュータは、たとえば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。
【０２２６】
そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムにしたがった処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムにしたがった処理を実行することもできる。また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送されるごとに、逐次、受け取ったプログラムにしたがった処理を実行することもできる。
【０２２７】
また、上記の処理機能の少なくとも一部を、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＰＬＤ（Programmable Logic Device）などの電子回路で実現することもできる。
【０２２８】
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【符号の説明】
【０２２９】
１……表示装置、１ａ……変換部、１ｂ……誤差分散部、１ｃ……表示パネル部、Ａ１……画像信号（誤差が視認される画像信号）、Ａ２……画像信号（誤差が視認されない画像信号）
【図１】
2015203811.tif 000003
【図２】
2015203811.tif 000004
【図３】
2015203811.tif 000005
【図４】
2015203811.tif 000006
【図５】
2015203811.tif 000007
【図６】
2015203811.tif 000008
【図７】
2015203811.tif 000009
【図８】
2015203811.tif 000010
【図９】
2015203811.tif 000011
【図１０】
2015203811.tif 000012
【図１１】
2015203811.tif 000013
【図１２】
2015203811.tif 000014
【図１３】
2015203811.tif 000015
【図１４】
2015203811.tif 000016
【図１５】
2015203811.tif 000017
【図１６】
2015203811.tif 000018
【図１７】
2015203811.tif 000019
【図１８】
2015203811.tif 000020
【図１９】
2015203811.tif 000021
【図２０】
2015203811.tif 000022
【図２１】
2015203811.tif 000023
【図２２】
2015203811.tif 000024
【図２３】
2015203811.tif 000025
【図２４】
2015203811.tif 000026
【図２５】
2015203811.tif 000027
【図２６】
2015203811.tif 000028
【図２７】
2015203811.tif 000029
【図２８】
2015203811.tif 000030
【図２９】
2015203811.tif 000031
【図３０】
2015203811.tif 000032
【図３１】
2015203811.tif 000033
【図３２】
2015203811.tif 000034
【図３３】
2015203811.tif 000035
【図３４】
2015203811.tif 000036