(57)【要約】【課題】スイッチング素子のオン，オフに伴う電力損失を低減できるインバータ装置を提供する。【解決手段】インバータ装置は、スイッチング回路および制御手段を備える。スイッチング回路は、上流側スイッチング素子であるユニポーラ型のワイドバンドギャップ化合物半導体素子と下流側スイッチング素子であるバイポーラ型のワイドバンドギャップ化合物半導体素子との直列回路を複数有する。これら直列回路における上流側スイッチング素子と下流側スイッチング素子の相互接続点が負荷に接続される。制御手段は、前記複数の直列回路のうち２つの直列回路の上流側スイッチング素子が断続的にオンし別の１つの直列回路の下流側スイッチング素子が連続的にオンする２相通電（２相変調）を前記複数の直列回路において順に切換える。【選択図】図１
2015201940.tif 000002
【特許請求の範囲】
【請求項１】
上流側スイッチング素子であるユニポーラ型のワイドバンドギャップ化合物半導体素子と下流側スイッチング素子であるバイポーラ型のワイドバンドギャップ化合物半導体素子との直列回路を複数有し、これら直列回路における上流側スイッチング素子と下流側スイッチング素子の相互接続点が負荷に接続されるスイッチング回路と、
前記複数の直列回路のうち２つの直列回路の上流側スイッチング素子が断続的にオンし別の１つの直列回路の下流側スイッチング素子が連続的にオンする２相通電を前記複数の直列回路において順に切換える制御手段と、
を備えることを特徴とするインバータ装置。
【請求項２】
前記ユニポーラ型のワイドバンドギャップ化合物半導体素子は、シリコン・カーバイド製のＭＯＳＦＥＴであり、
前記バイポーラ型のワイドバンドギャップ化合物半導体素子は、シリコン・カーバイド製のバイポーラ・トランジスタである
ことを特徴とする請求項１記載のインバータ装置。
【請求項３】
前記下流側スイッチング素子のオンにより制御用電圧が充電されるコンデンサを含むブートストラップ回路と、
前記下流側スイッチング素子に対する駆動用のゲート信号を前記制御用電圧を用いて生成し、前記上流側スイッチング素子を駆動するためのゲート信号を前記コンデンサの電圧を用いて生成するゲート駆動回路と、
をさらに備えることを特徴とする請求項１または請求項２記載のインバータ装置。
【請求項４】
前記スイッチング回路の各スイッチング素子をモジュール化する構成、または前記スイッチング回路の各スイッチング素子を前記ブートストラップ回路および前記ゲート駆動回路と共にモジュール化する構成としたことを特徴とする請求項３記載のインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を交流電圧に変換するインバータ装置に関する。
【背景技術】
【０００２】
直流電圧を交流電圧に変換するインバータ装置は、直流電圧の印加による電流の流れ方向に沿って上流側と下流側の関係になる２つのスイッチング素子の直列回路を複数備え、これら直列回路における上流側スイッチング素子と下流側スイッチング素子の相互接続点が負荷である例えばブラシレスＤＣモータの各相巻線に接続される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−７４８５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
インバータ装置には、スイッチング素子のオン，オフに伴うスイッチング損失や導通損失などの電力損失が発生する。
【０００５】
本実施形態の目的は、スイッチング素子のオン，オフに伴う電力損失を低減できるインバータ装置を提供することである。
【課題を解決するための手段】
【０００６】
請求項１のインバータ装置は、スイッチング回路および制御手段を備える。スイッチング回路は、上流側スイッチング素子であるユニポーラ型のワイドバンドギャップ化合物半導体素子と下流側スイッチング素子であるバイポーラ型のワイドバンドギャップ化合物半導体素子との直列回路を複数有する。これら直列回路における上流側スイッチング素子と下流側スイッチング素子の相互接続点が負荷に接続される。制御手段は、前記複数の直列回路のうち２つの直列回路の上流側スイッチング素子が断続的にオンし別の１つの直列回路の下流側スイッチング素子が連続的にオンする２相通電を前記複数の直列回路において順に切換える。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施形態の構成を示すブロック図。
【図２】同実施形態の２相通電（２相変調）用のＰＷＭ信号の生成を示す図。
【図３】同実施形態の各スイッチング素子の電流−損失特性を他のスイッチング素子のものと対比して示す図。
【図４】同実施形態の変形例の構成を示すブロック図。
【発明を実施するための形態】
【０００８】
［１］第１実施形態  
以下、本発明の第1実施形態について図面を参照して説明する。  
図１に示すように、商用交流電源１に整流回路（コンバータともいう）２が接続され、その整流回路２の出力端に平滑コンデンサ３が接続される。そして、平滑コンデンサ３にインバータ装置１０が接続される。
【０００９】
インバータ装置１０は、ゲート駆動回路１１、スイッチング回路２０、および制御部であるＭＣＵ（Micro Control Unit）３０を備え、平滑コンデンサ３の電圧（直流電圧）を所定周波数および所定レベルの交流電圧に変換し出力する。この出力が、駆動電力として、負荷である例えばブラシレスＤＣモータＭに供給される。ブラシレスＤＣモータＭは、中性点Ｃを中心に星形結線された３つの相巻線Ｌｕ，Ｌｖ，Ｌｗを有する固定子、および永久磁石を有する回転子により構成される。相巻線Ｌｕ，Ｌｖ，Ｌｗに電流が流れることにより生じる磁界と永久磁石が作る磁界との吸引・反発による相互作用により、回転子が回転する。
【００１０】
スイッチング回路２０は、直流電圧の印加による電流の流れ方向に沿って上流側と下流側の関係になる上流側スイッチング素子２１ｕと下流側スイッチング素子２２ｕのＵ相直列回路、同直流電圧の印加に伴う電流の流れに沿って上流側と下流側の関係になる上流側スイッチング素子２１ｖと下流側スイッチング素子２２ｖのＶ相直列回路、同直流電圧の印加に伴う電流の流れに沿って上流側と下流側の関係になる上流側スイッチング素子２１ｗと下流側スイッチング素子２２ｗのＷ相直列回路を有する。なお、上流側スイッチング素子２１ｕ，２１ｖ，２１ｗに還流ダイオード（寄生ダイオードともいう）＋Ｄｕ，＋Ｄｖ，＋Ｄｗがそれぞれ逆並列接続され、下流側スイッチング素子２２ｕ，２２ｖ，２２ｗに還流ダイオード−Ｄｕ，−Ｄｖ，−Ｄｗがそれぞれ逆並列接続される。
【００１１】
Ｕ相直列回路における上流側スイッチング素子２１ｕと下流側スイッチング素子２２ｕの相互接続点がブラシレスＤＣモータの相巻線Ｌｕの非結線端に接続され、Ｖ相直列回路における上流側スイッチング素子２１ｖと下流側スイッチング素子２２ｖの相互接続点がブラシレスＤＣモータの相巻線Ｌｖの非結線端に接続され、Ｗ相直列回路における上流側スイッチング素子２１ｗと下流側スイッチング素子２２ｗの相互接続点がブラシレスＤＣモータの相巻線Ｌｗの非結線端に接続される。そして、巻線電流検出用の抵抗２３（１シャント抵抗）がスイッチング回路２０の負側ラインに直列に挿入接続され、その抵抗２３の両端がＭＣＵ３０に接続される。ＭＣＵ３０は、ブラシレスＤＣモータＭの相巻線Ｌｕ，Ｌｖ，Ｌｗに流れる電流を抵抗２３を介して検出し、その検出電流に基づいてブラシレスＤＣモータＭの速度を推定する。
【００１２】
ゲート駆動回路１１は、スイッチング回路２０の各スイッチング素子に対する駆動用のゲート信号を、ＭＣＵ３０から供給される駆動制御信号（ＰＷＭ信号）に応じて、かつ図示を省略した制御用電源から供給される制御用電圧（直流電圧）Ｖｄｄを用いて、生成する。
【００１３】
とくに、スイッチング回路２０の上流側スイッチング素子２１ｕ，２１ｖ，２１ｗは、ユニポーラ型のワイドバンドギャップ化合物半導体素子たとえばシリコン・カーバイド製のＭＯＳＦＥＴである。下流側スイッチング素子２２ｕ，２２ｖ，２２ｗとして、バイポーラ型のワイドバンドギャップ化合物半導体素子たとえばシリコン・カーバイド製のバイポーラ・トランジスタである。
【００１４】
一般に、シリコンや砒化ガリウムよりもバンドギャップが大きい材料のことを“ワイドギャップ半導体素子”と呼び、２種以上の元素の化合物で特性を実現したワイドギャップ半導体素子を“ワイドギャップ化合物半導体素子”と呼ぶ。
【００１５】
ＭＣＵ３０は、スイッチング回路２０の各直列回路のうち２つの直列回路の上流側スイッチング素子がそれぞれ断続的にオンし別の１つの直列回路の下流側スイッチング素子が連続的にオンする２相通電（いわゆる、２相変調）を各直列回路において順に切換えるべく、各直列回路のスイッチング素子に対する駆動制御信号（ＰＷＭ信号）を生成する。
【００１６】
すなわち、ＭＣＵ３０は、図２に示すように、変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´を生成し、その変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´と三角波信号Ｅｏとの電圧比較により、２相通電（２相変調）用のＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗを生成する。このＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗに応じたゲート駆動回路１１の動作により、スイッチング回路２０の各直列回路のうち２つの直列回路の上流側スイッチング素子がそれぞれ断続的にオン（オン，オフ繰返し）し残りの１つの直列回路の下流側スイッチング素子が連続的にオンするいわゆる下ベタの２相通電が各直列回路において順に切換わる。これにより、上流側スイッチング素子のオン，オフデューティに対応するレベルの相間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕが生じ、それがブラシレスＤＣモータＭの相巻線Ｌｕ，Ｌｖ，Ｌｗに加わる。これにより、相巻線Ｌｕ，Ｌｖ，Ｌｗに正弦波状の電流が流れ、ブラシレスＤＣモータＭが動作する。
【００１７】
変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´は、３相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗの波形整形により得られるもので、位相角が互いに１２０度異なり、３相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗの周期（＝２π）の１／３（＝２π／３）に相当する期間がスイッチング休止期間として負の一定レベルに固定される電圧波形を有する。３相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗは、ブラシレスＤＣモータＭの速度に比例して周波数が変化し、かつ外部から入力される指令速度とブラシレスＤＣモータＭの速度との差に応じてレベルが変化する。３相通電（３相変調）の場合、３相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗと三角波信号Ｅｏとの電圧比較により、全ての期間の電位が高レベルと零レベルを繰返すＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗが生成される。このＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗに応じて、各直列回路の上流側スイッチング素子が互いに異なる位相でオン，オフし、それと逆相で各直列回路の下流側スイッチング素子がオン，オフする。これにより、ブラシレスＤＣモータＭの相巻線Ｌｕ，Ｌｖ，Ｌｗに正弦波状の電流が流れ、ブラシレスＤＣモータＭが動作する。
【００１８】
ユニポーラ型のワイドバンドギャップ化合物半導体素子およびバイポーラ型のワイドバンドギャップ化合物半導体素子を電力損失について比較すると、キャリアが電子と正孔の双方に使えるバイポーラ型の方が電力損失が少ない。スイッチング素子の電力損失は、導通損失とスイッチング損失に大別される。ユニポーラ型のＭＯＳＦＥＴの場合、“導通損失＝オン抵抗×電流2”である。ＩＧＢＴやバイポーラ・トランジスタの場合、“導通損失＝飽和電圧×電流”である。
【００１９】
ユニポーラ型のワイドバンドギャップ化合物半導体素子およびバイポーラ型のワイドバンドギャップ化合物半導体素子をコスト面について比較すると、より多く開発および製品化されているＭＯＳＦＥＴなどのユニポーラ型の方が低コストである。しかも、２相通電の場合、断続的にオンする上流側スイッチング素子２１ｕ，２１ｖ，２１ｗの通電率よりも、連続的にオンする下流側スイッチング素子２２ｕ，２２ｖ，２２ｗの通電率の方が高い。
【００２０】
そこで、通電率が低い方の上流側スイッチング素子２１ｕ，２１ｖ，２１ｗについては低コストのユニポーラ型のワイドバンドギャップ化合物半導体素子を用い、通電率が高い方の下流側スイッチング素子２２ｕ，２２ｖ，２２ｗについては電力損失の少ないバイポーラ型のワイドバンドギャップ化合物半導体素子を用いることにより、コストを抑えながら電力損失をできるだけ低減することができる。
【００２１】
ユニポーラ型のワイドバンドギャップ半導体素子として、シリコン（Ｓｉ）製のＭＯＳＦＥＴ、およびシリコン製のＳＪ−ＭＯＳＦＥＴ（スーパージャンクションＭＯＳＦＥＴ）がある。同じくユニポーラ型のワイドバンドギャップ化合物半導体素子として、シリコン・カーバイド（ＳｉＣ）製のＭＯＳＦＥＴがある。バイポーラ型のワイドバンドギャップ化合物半導体素子として、シリコン製のＩＧＢＴ、およびシリコン・カーバイド製のバイポーラ・トランジスタがある。
【００２２】
これら半導体素子の電力損失を図３に示す。シリコン製のＭＯＳＦＥＴ（Ｓｉ）およびシリコン製のＳＪ−ＭＯＳＦＥＴ（Ｓｉ）の電力損失は、低負荷域において少なく、中負荷域において大きく増加する傾向にある。シリコン製のＩＧＢＴ（Ｓｉ）の電力損失は、全負荷域において一定の率で増加する。シリコン・カーバイド製のＭＯＳＦＥＴ（ＳｉＣ）の電力損失は、低負荷域および中負荷域で少なく、高負荷域においてＩＧＢＴ（Ｓｉ）の電力損失を超えて増加する。シリコン・カーバイド製のバイポーラ・トランジスタ（ＳｉＣ）の電力損失は、全負荷域において一定の率で増加するが、その増加量はＩＧＢＴ（Ｓｉ）の電力損失のほぼ半分と少ない。同じシリコン・カーバイド製でも、バイポーラ・トランジスタの方が、ＭＯＳＦＥＴよりも、スイッチング損失や導通損失が少ない。
【００２３】
これら半導体素子の特性を考慮し、通電率の低い方の上流側スイッチング素子２１ｕ，２１ｖ，２１ｗとしてシリコン・カーバイド製のＭＯＳＦＥＴを用い、通電率の高い方の下流側スイッチング素子２２ｕ，２２ｖ，２２ｗとして電力損失の少ないシリコン・カーバイド製のバイポーラ・トランジスタを用いる。
【００２４】
さらに、シリコン・カーバイド（ＳｉＣ）は、シリコン（Ｓｉ）に比べると、バンドギャップが約３倍、絶縁破壊電解が約１０倍、熱伝達率が約３倍、高温でも安定して動作するといった優れた物性値を持つ。このシリコン・カーバイドを用いることにより、高効率で電流密度が高く、スイッチング速度の高いスイッチング素子を実現できる。スイッチング速度が高いので、より小型のインダクタなどを使用することができ、基板面積の削減につながる。
【００２５】
以上の構成により、スイッチング素子のオン，オフに伴うインバータ装置１０の電力損失を大幅に低減できる。
【００２６】
［２］第２実施形態  
本発明の第２実施形態を図４により説明する。  
インバータ装置１０は、ゲート駆動回路１１、スイッチング回路２０、ＭＣＵ３０のほかに、ブートストラップ回路４０を備える。
【００２７】
ブートストラップ回路４０は、ダイオード４１ｕ，４１ｖ，４１ｗおよびブートストラップ・コンデンサ４２ｕ，４２ｖ，４２ｗを含み、下流側スイッチング素子２２ｕがオンしている場合に制御用電圧Ｖｄｄをダイオード４１ｕおよび下流側スイッチング素子２２ｕを介してブートストラップ・コンデンサ４２ｕに充電し、下流側スイッチング素子２２ｖがオンしている場合に制御用電圧Ｖｄｄをダイオード４１ｖおよび下流側スイッチング素子２２ｖを介してブートストラップ・コンデンサ４２ｖに充電し、下流側スイッチング素子２２ｗがオンしている場合に制御用電圧Ｖｄｄをダイオード４１ｗおよび下流側スイッチング素子２２ｗを介してブートストラップ・コンデンサ４２ｗに充電する。そして、ブートストラップ回路４０は、ブートストラップ・コンデンサ４２ｕ，４２ｖ，４２ｗの充電電圧をゲート信号生成用の電源電圧としてゲート駆動回路１１に供給する。
【００２８】
ゲート駆動回路１１は、下流側スイッチング素子２２ｕ，２２ｖ，２２ｗに対する駆動用のゲート信号を、ＭＣＵ３０から供給される駆動制御信号（ＰＷＭ信号）に応じて、かつ制御用電圧Ｖｄｄを用いて、生成する。さらに、ゲート駆動回路１１は、上流側スイッチング素子２１ｕ，２１ｖ，２１ｗに対する駆動用のゲート信号を、ＭＣＵ３０から供給される駆動制御信号（ＰＷＭ信号）に応じて、かつブートストラップ・コンデンサ４２ｕ，４２ｖ，４２ｗの充電電圧を用いて、生成する。  
他の構成は、第１実施形態と同じである。
【００２９】
上流側スイッチング素子２１ｕ，２１ｖ，２１ｗであるユニポーラ型のＭＯＳＦＥＴは電圧駆動型であり、下流側スイッチング素子２２ｕ，２２ｖ，２２ｗであるバイポーラ・トランジスタは電流駆動型である。電流駆動型のバイポーラ・トランジスタを駆動する電源は、大きい容量のものが必要である。一方、電圧駆動型であるユニポーラ型のＭＯＳＦＥＴを駆動する電源は、電流駆動型のバイポーラ・トランジスタを駆動する電源よりも小さい容量のもので十分である。
【００３０】
この点を考慮し、第２実施形態では、下流側スイッチング素子２２ｕ，２２ｖ，２２ｗに対する駆動用のゲート信号を制御用電圧Ｖｄｄを用いて生成し、上流側スイッチング素子２１ｕ，２１ｖ，２１ｗを駆動するためのゲート信号をブートストラップ回路４０の充電電圧を用いて生成する。これにより、スイッチング回路２０に対する駆動用の電源回路を全体として小形化および低コスト化できる。
【００３１】
［３］変形例  
上記各実施形態において、スイッチング回路２０の各スイッチング素子をモジュール化する構成としてもよい。モジュール化により、配線パターンの簡略化、ひいては配線インダクタンスの縮小化が図れる。また、スイッチング回路２０の各スイッチング素子をブートストラップ回路４０およびゲート駆動回路１１と共にモジュール化する構成としてもよい。
【００３２】
上記各実施形態では、負荷がブラシレスＤＣモータである場合を例に説明したが、負荷に限定はなく、種々の電気機器への適用が可能である。
【００３３】
その他、上記各実施形態および変形例は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態および変形例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、書き換え、変更、各実施形態や変形例の部分的組み合わせを行うことができる。これら実施形態や変形は、発明の範囲は要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３４】
１…商用交流電源、２…整流回路、３…平滑コンデンサ、１０…インバータ装置、１１…ゲート駆動回路、２０…スイッチング回路、２１ｕ，２１ｖ，２１ｗ…上流側スイッチング素子、２２ｕ，２２ｖ，２２ｗ…下流側スイッチング素子、Ｍ…ブラシレスＤＣモータ（負荷）、３０…ＭＣＵ、４０…ブートストラップ回路、４１ｕ，４１ｖ，４１ｗ…ダイオード、４２ｕ，４２ｖ，４２ｗ…ブートストラップ・コンデンサ
【図１】
2015201940.tif 000003
【図２】
2015201940.tif 000004
【図３】
2015201940.tif 000005
【図４】
2015201940.tif 000006