(57)【要約】【課題】比較的低温でも結晶化される材料を用いて透明導電膜を形成し、高い発電効率を有するヘテロ接合型の光発電素子を提供する。【解決手段】ｎ型結晶半導体基板１１と、ｎ型結晶半導体基板１１の一側にこの順に積層されるｎ型非晶質系半導体薄膜１３及び第１の透明導電膜１４と、ｎ型結晶半導体基板１１の他側にこの順に積層されるｐ型非晶質系半導体薄膜１６及び第２の透明導電膜１７とを備え、一側が光入射面として用いられる光発電素子１０において、第１及び第２の透明導電膜１４、１７のいずれかは、周期表第４族、第５族及び第６族に属する１種以上の元素（ｘ）がドープされた結晶性の酸化インジウムから形成され、該結晶性の酸化インジウムの平均長軸結晶粒径が１０ｎｍ以上３００ｎｍ未満の透明導電膜（α）である。【選択図】図１
2015072939.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型結晶半導体基板と、該ｎ型結晶半導体基板の一側にこの順に積層されるｎ型非晶質系半導体薄膜及び第１の透明導電膜と、前記ｎ型結晶半導体基板の他側にこの順に積層されるｐ型非晶質系半導体薄膜及び第２の透明導電膜とを備え、一側が光入射面として用いられる光発電素子において、
前記第１及び第２の透明導電膜のいずれかは、周期表第４族、第５族及び第６族に属する１種以上の元素（ｘ）がドープされた結晶性の酸化インジウムから形成され、該結晶性の酸化インジウムの平均長軸結晶粒径が１０ｎｍ以上３００ｎｍ未満の透明導電膜（α）であることを特徴とする光発電素子。
【請求項２】
請求項１記載の光発電素子において、前記元素（ｘ）がタングステン及びタンタルからなる群より選ばれる１種以上の元素（ｘ１）を含むことを特徴とする光発電素子。
【請求項３】
請求項２記載の光発電素子において、前記透明導電膜（α）における前記元素（ｘ１）の含有量が酸化物換算で０．１質量％以上１０質量％以下であることを特徴とする光発電素子。
【請求項４】
請求項２又は３記載の光発電素子において、前記元素（ｘ）が、チタン、バナジウム及びニオブからなる群より選ばれる１種以上の元素（ｘ２）をさらに含むことを特徴とする光発電素子。
【請求項５】
請求項４記載の光発電素子において、前記透明導電膜（α）における前記元素（ｘ２）の含有量が酸化物換算で０．１質量％以上５質量％以下であることを特徴とする光発電素子。
【請求項６】
請求項１〜５のいずれか１項に記載の光発電素子において、前記透明導電膜（α）における前記元素（ｘ）の含有量が酸化物換算で０．１質量％以上１０質量％以下であることを特徴とする光発電素子。
【請求項７】
請求項１〜６のいずれか１項に記載の光発電素子において、前記第２の透明導電膜が前記透明導電膜（α）であることを特徴とする光発電素子。
【請求項８】
請求項７記載の光発電素子において、前記第１の透明導電膜も前記透明導電膜（α）であることを特徴とする光発電素子。
【請求項９】
請求項１〜８のいずれか1項に記載の光発電素子において、前記透明導電膜（α）が形成温度２００℃以下で成膜されていることを特徴とする光発電素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合を有する光発電素子（太陽電池）に関する。
【背景技術】
【０００２】
ＣＯ２等の温室効果ガスを発生しないクリーンな発電手段として、また、原子力発電に代わる操業安全性の高い発電手段として、光発電素子（太陽電池）が注目されている。光発電素子の一つとして、発電効率の高いヘテロ接合を有する光発電素子（ヘテロ接合型の光発電素子）がある。ヘテロ接合とは、例えば単結晶半導体と非晶質半導体との接合をいい、この接合により拡散電位が形成される。
【０００３】
ヘテロ接合型の光発電素子として、ｎ型結晶半導体基板に対して光入射面側にｎ型非晶質系半導体薄膜及び第１の透明導電膜がこの順に積層され、ｎ型結晶半導体基板に対して光入射面と反対側にｐ型非晶質系半導体薄膜及び第２の透明導電膜がこの順に積層されたリアエミッター型構造を有するものが開発されている（特許文献１参照）。これらの光発電素子に備わる透明導電膜を形成する材料としては、低抵抗性（導電性）を有するインジウム錫酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：ＩＴＯ）が広く使用されている。このような中、光電変換効率を高めるべく、ＩＴＯ等を用い平均長軸結晶粒径（面内長軸平均結晶粒径）を３００〜２０００ｎｍに制御した透明導電膜を備える結晶シリコン系太陽電池が開発されている（特許文献２参照）。ここで、ＩＴＯ等からなる膜は、結晶化させて抵抗を下げるために比較的高温（例えば２００℃超）で成膜することや、成膜後熱処理することが必要とされる。しかし、ヘテロ接合型の光発電素子においては、２００℃超といった高温で透明導電膜を積層又は処理すると、非晶質半導体の結晶化や水素の拡散が生じることなどにより性能が劣化する傾向にある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５０３１００７号公報
【特許文献２】特開２０１２−９５９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明はかかる事情に鑑みてなされたもので、比較的低温でも結晶化される材料を用いて透明導電膜を形成し、高い発電効率を有するヘテロ接合型の光発電素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
発明者らは、酸化インジウムに特定のドーパントをドープさせることで、比較的低温でも結晶粒径が小さく移動度の高い透明導電膜が形成されることを利用し、この透明導電膜がリアエミッター構造のヘテロ接合型光発電素子に好適であることを見出し、本発明に至った。
【０００７】
すなわち、前記目的に沿う本発明に係る光発電素子は、ｎ型結晶半導体基板と、該ｎ型結晶半導体基板の一側にこの順に積層されるｎ型非晶質系半導体薄膜及び第１の透明導電膜と、前記ｎ型結晶半導体基板の他側にこの順に積層されるｐ型非晶質系半導体薄膜及び第２の透明導電膜とを備え、一側が光入射面として用いられる光発電素子において、
前記第１及び第２の透明導電膜のいずれかは、周期表第４族、第５族及び第６族に属する１種以上の元素（ｘ）がドープされた結晶性の酸化インジウムから形成され、該結晶性の酸化インジウムの平均長軸結晶粒径が１０ｎｍ以上３００ｎｍ未満の透明導電膜（α）である。
【０００８】
本発明に係る光発電素子においては、特定のドーパントを用いているため成膜の際に結晶核の形成が起こりやすく、そのため比較的低温でも結晶化され、結晶粒径が小さく移動度の高い透明導電膜が形成されている。従って、本発明に係る光発電素子は高い発電効率を有する。
【０００９】
本発明に係る光発電素子において、前記元素（ｘ）がタングステン及びタンタルからなる群より選ばれる１種以上の元素（ｘ１）を含むことが好ましい。元素（ｘ）としてタングステン又はタンタルを用いることで、低温結晶性等がより効果的に発現され、発電効率を高めることができる。
【００１０】
本発明に係る光発電素子において、前記透明導電膜（α）における前記元素（ｘ１）の含有量が酸化物換算で０．１質量％以上１０質量％以下であることが好ましい。元素（ｘ１）の含有量を上記範囲とすることで、低温結晶性、結晶粒径の制御性等を高めることができる。
【００１１】
本発明に係る光発電素子において、前記元素（ｘ）が、チタン、バナジウム及びニオブからなる群より選ばれる１種以上の元素（ｘ２）をさらに含むことが好ましい。元素（ｘ）としてさらにこれらの元素（ｘ２）を用いることで、低温結晶性、低抵抗性等を高めることができる。
【００１２】
本発明に係る光発電素子において、前記透明導電膜（α）における前記元素（ｘ２）の含有量が酸化物換算で０．１質量％以上５質量％以下であることが好ましい。元素（ｘ２）の含有量を上記範囲とすることで、低温結晶性、低抵抗性等をより高めることができる。
【００１３】
本発明に係る光発電素子において、前記透明導電膜（α）における前記元素（ｘ）の含有量が酸化物換算で０．１質量％以上１０質量％以下であることが好ましい。元素（ｘ）の総含有量を上記範囲とすることで、低温結晶性、結晶粒径の制御性等を高めることができる。
【００１４】
本発明に係る光発電素子において、前記第２の透明導電膜が前記透明導電膜（α）であることが好ましい。この理由は以下のとおりである。発明者らの知見によれば、リアエミッター構造を有するヘテロ接合型の光発電素子においては、裏面側、すなわちｐ型非晶質系半導体薄膜上に積層される第２の透明導電膜の横方向（平面方向）の集電性が低くなる。そこで、特に第２の透明導電膜の低抵抗性を高めることが好ましいが、例えばＩＴＯにおいて単にドーパントの量を増やしキャリア密度を高めるとＩＴＯの吸収損失が増大し、その結果として光透過性（特に波長９００〜１２００ｎｍの光の透過性）が低下し、出力特性が低下する。なお、光発電素子においては、通常、光電変換されずｐｎ接合部分を通過した光を反射させて再度利用する。このため、裏面側に設けられる第２の透明導電膜も、透過率が高いことが好ましい。このようなことから、ドーパント量を増やさなくとも、低温で結晶化が達成でき低抵抗性を有する透明導電膜（α）を第２の透明導電膜に設けることにより、発電効率を高めることができる。
【００１５】
本発明に係る光発電素子において、前記第１の透明導電膜も前記透明導電膜（α）であることが好ましい。両面に透明導電膜（α）を用いることで、発電効率に加え、生産性等もより高めることができる。
【００１６】
本発明に係る光発電素子において、前記透明導電膜（α）が形成温度２００℃以下で成膜されていることが好ましい。このように形成温度２００℃以下で透明導電膜（α）を成膜することにより、高い発電効率を有するヘテロ接合型光発電素子とすることができる。
【００１７】
ここで、「非晶質系」とは、非晶質のみならず、微結晶を含む意味である。「微結晶」とは、ラマン分光法により結晶ピークが観察されるものを意味する。また、「形成温度」とは、スパッタリング法やイオンプレーティング法等を用いた際の基板温度、及び必要に応じて行われる膜積層後の熱処理温度をいう。
【発明の効果】
【００１８】
本発明に係る光発電素子は、比較的低温でも結晶化される材料を用いて透明導電膜が形成されており、高い発電効率を有する。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施の形態に係る光発電素子を示す断面図である。
【図２】比較例１、２及び実施例１〜４の測定結果を示すグラフである。
【発明を実施するための形態】
【００２０】
続いて、添付した図面を参照しながら本発明を具体化した実施の形態について説明する。
図１に示すように、本発明の一実施の形態に係る光発電素子１０は、板状の多層構造体である。光発電素子１０は、ｎ型結晶半導体基板１１と、ｎ型結晶半導体基板１１の一側（図１における上側）にこの順で積層される第１の真性非晶質系半導体薄膜１２、ｎ型非晶質系半導体薄膜１３及び第１の透明導電膜１４と、ｎ型結晶半導体基板１１の他側（図１における下側）にこの順で積層される第２の真性非晶質系半導体薄膜１５、ｐ型非晶質系半導体薄膜１６及び第２の透明導電膜１７とを有する。さらに、光発電素子１０は、第１の透明導電膜１４の表面（一側）に配設される集電極１８と、第２の透明導電膜１７の表面（他側）に配設される集電極１９とを有する。
【００２１】
ｎ型結晶半導体基板１１としては、ｎ型の半導体特性を有する結晶体の基板であれば特に限定されず公知のものを用いることができる。ｎ型結晶半導体基板１１を構成する結晶半導体としては、シリコン（Ｓｉ）の他、ＳｉＣ、ＳｉＧｅ、ＳｉＮ等を挙げることができるが、生産性等の点からシリコンが好ましい。ｎ型結晶半導体基板１１は、単結晶体であってもよいし、多結晶体であってもよい。
【００２２】
ｎ型結晶半導体基板１１の一側の面には、テクスチャー構造が形成されている。このテクスチャー構造は他側の面にも形成されていてもよい。このテクスチャー構造は、光の乱反射による光閉じ込めを有効にする。このテクスチャー構造としては、具体的にはｎ型結晶半導体基板１１の上下（一側及び他側）の面の略全面を覆うように多数のピラミッド形状を有する凹凸構造が不規則に配置されている。前記凹凸構造（テクスチャー構造）の高さ（大きさ）は不揃いであって、隣り合う凹凸の一部が重なっていてもよい。また、頂点や谷部が丸みを帯びていてもよい。この凹凸の高さとしては、数μｍ〜数十μｍ程度である。このようなテクスチャー構造は、例えば、約１〜５質量％の水酸化ナトリウムを含むエッチング液に基板材料を浸漬し、基板材料の（１００）面を異方性エッチングすることにより得ることが出来る。
【００２３】
第１の真性非晶質系半導体薄膜１２は、ｎ型結晶半導体基板１１の一側に積層されている。第１の真性非晶質系半導体薄膜１２を構成する半導体としては、シリコン（Ｓｉ）の他、ＳｉＣ、ＳｉＧｅ、ＳｉＮ等を挙げることができるが、生産性等の点からシリコンが好ましい。真性非晶質系半導体薄膜１２の膜厚としては特に限定されないが、例えば１ｎｍ以上１０ｎｍ以下とすることができ、８ｎｍ以下が好ましい。この膜厚が１ｎｍ未満の場合は、欠陥が発生しやすくなることなどにより、キャリアの再結合が生じやすくなる。また、この膜厚が１０ｎｍを超える場合は、短絡電流の低下や、光吸収量の増加が生じやすくなる。
【００２４】
ｎ型非晶質系半導体薄膜１３は、第１の真性非晶質系半導体薄膜１２の一側に積層されている。ｎ型非晶質系半導体薄膜１３を構成する半導体としては、ｎ型非晶質系シリコンのほか、それぞれｎ型非晶質系のＳｉＣ、ＳｉＧｅ、ＳｉＮ等を挙げることができるが、生産性等の点からｎ型非晶質系シリコンが好ましい。ｎ型非晶質系半導体薄膜１３の膜厚としては特に限定されないが、例えば１ｎｍ以上１５ｎｍ以下が好ましく、２ｎｍ以上１０ｎｍ以下がさらに好ましい。このような範囲の膜厚とすることで、キャリアの再結合の発生と直列抵抗とをバランスよく低減することができる。
【００２５】
第１の透明導電膜１４（透明導電膜（α））は、ｎ型非晶質系半導体薄膜１３の一側に積層されている。第１の透明導電膜１４は、周期表第４族、第５族及び第６族に属する１種以上の元素（ｘ）がドープされた結晶性の酸化インジウムから形成されている。
【００２６】
元素（ｘ）としては、周期表第４族、第５族及び第６族に属する元素であれば特に限定されないが、第６周期の元素（ハフニウム、タングステン及びタンタル）を含むことが好ましく、タングステン及びタンタルからなる群より選ばれる１種以上の元素（ｘ１）を含むことがさらに好ましい。第１の透明導電膜１４における元素（ｘ１）の含有量としては、酸化物換算（ＷＯ３、Ｔａ２Ｏ５）で０．１質量％以上１０質量％以下が好ましく、０．３質量％以上５質量％以下がより好ましく、０．５質量％以上３質量％以下がさらに好ましい。元素（ｘ１）の含有量を上記範囲とすることで、低温結晶性、結晶粒径の制御性等を高めることができる。
【００２７】
元素（ｘ）としては、元素（ｘ１）に加えて、チタン、バナジウム及びニオブからなる群より選ばれる少なくとも１種の元素（ｘ２）を含むことが好ましい。元素（ｘ２）の中では、チタンがより好ましい。第１の透明導電膜１４における元素（ｘ２）の含有量としては、酸化物（ＴｉＯ２、Ｖ２Ｏ５及びＮｂ２Ｏ５）換算で０．１質量％以上５質量％以下が好ましく、０．５質量％以上３質量％以下がより好ましい。
【００２８】
第１の透明導電膜１４における元素（ｘ）の総含有量としては、酸化物換算で０．１質量％以上１０質量％以下であることが好ましく、０．５質量％以上５質量％以下がより好ましく、３質量％以下がさらに好ましい。元素（ｘ）の総含有量を上記範囲とすることで、低温結晶性、結晶粒径の制御性等を高めることができる。なお、第１の透明導電膜１４には、本発明の効果を阻害しない範囲で他の元素（例えば、錫等）がさらに含まれていてもよい。また、第１の透明導電膜１４における酸化インジウムの含有量としては、９０質量％以上が好ましく、９５質量％以上がより好ましく、９７質量％以上９９．９質量％以下がさらに好ましい。
【００２９】
第１の透明導電膜１４中の結晶性の酸化インジウムの平均長軸結晶粒径としては、１０ｎｍ以上３００ｎｍ未満であり、４０ｎｍ以上２５０ｎｍ以下が好ましい。平均長軸結晶粒径（面内長軸平均結晶粒径）とは、走査型電子顕微鏡（ＳＥＭ）から得られる像において、面内に存在する各結晶粒子の最も長い径を測定し、この測定値が大きい上位２０粒子の測定値を数平均したものをいう。第１の透明導電膜１４が、このように小さい粒径の結晶性酸化インジウムから主に構成されることで、形成温度が２００℃以下であっても、結晶性の高く、移動度の高い膜となる。なお、このように粒径の小さい結晶が形成されることは、ドープされる元素（ｘ）に由来すると考えられる。
【００３０】
第１の透明導電膜１４の膜厚としては、特に限定されないが、透光性と集電性とを両立させることができるなどの点から４０ｎｍ以上１００ｎｍ以下が好ましい。また、第１の透明導電膜１４の比抵抗値としては、５×１０−５Ω・ｃｍ以上１×１０−３Ω・ｃｍ以下が好ましく、５×１０−４Ω・ｃｍ以下がより好ましい。さらに、透光性と集電性とを両立させるために、キャリア密度としては３×１０２０ｃｍ−３を上限とし、移動度としては４０ｃｍ２Ｖ−１ｓ−１を下限とするのが好ましい。
【００３１】
第２の真性非晶質系半導体薄膜１５は、ｎ型結晶半導体基板１１の他側に積層されている。第２の真性非晶質系半導体薄膜１５を構成する半導体は、第１の真性非晶質系半導体薄膜１２と同様とすることができる。第２の真性非晶質系半導体薄膜１５の膜厚としては、例えば１ｎｍ以上１０ｎｍ以下とすることができる。
【００３２】
ｐ型非晶質系半導体薄膜１６は、第２の真性非晶質系半導体薄膜１５の他側に積層されている。ｐ型非晶質系半導体薄膜１６を構成する半導体としては、ｐ型非晶質系シリコンのほか、それぞれｐ型非晶質系のＳｉＣ、ＳｉＧｅ、ＳｉＮ等を挙げることができるが、生産性等の点からｐ型非晶質系シリコンが好ましい。ｐ型非晶質系半導体薄膜１６の膜厚としては特に限定されないが、例えば１ｎｍ以上６ｎｍ未満が好ましく、２ｎｍ以上５ｎｍ以下がさらに好ましい。このような範囲の膜厚とすることで、キャリアの再結合の発生と直列抵抗とをバランスよく低減することができる。
【００３３】
第２の透明導電膜１７（透明導電膜（α））は、ｐ型非晶質系半導体薄膜１６の他側に積層されている。第２の透明導電膜１７を形成する材料（組成）、特性、結晶粒径、膜厚等は、第１の透明導電膜１４と同様である。但し、第１の透明導電膜１４と第２の透明導電膜１７とは、組成、膜厚、比抵抗等が異なっていてもよい。例えば、発明者らの知見によれば、リアエミッター構造を有するヘテロ接合型の光発電素子１０においては、裏面側、すなわちｐ型非晶質系半導体薄膜１６上に積層される第２の透明導電膜１７の横方向（平面方向）の集電性が低くなるので、第1の透明導電膜１４に比べて第２の透明導電膜１７は低抵抗とすることが好ましい。また、キャリア密度の増大に伴い、透明導電膜における９００ｎｍ以上の近赤外波長域の吸収は顕著に増大するが、ｎ型結晶半導体基板１１がシリコン（Ｓｉ）である場合、波長９００ｎｍ〜１２００ｎｍの光に対する吸収率は低くなるため、波長９００ｎｍ〜１２００ｎｍの光は裏面側に積層される第２の透明導電膜１７に到達しやすくなる。従って、波長９００ｎｍ〜１２００ｎｍの光を有効に用いるためには、第２の透明導電膜１７のキャリア密度を低くしつつ、移動度を高めなければならない。具体的には、第２の透明導電膜１７におけるキャリア密度の上限を３×１０２０ｃｍ−３とし、移動度の下限を４０ｃｍ２Ｖ−１ｓ−１とするのが好ましい。
【００３４】
集電極１８、１９は、互いに平行かつ等間隔に形成される複数のバスバー電極、及びこれらのバスバー電極に直交し、互いに平行かつ等間隔に形成される複数のフィンガー電極を有する。
【００３５】
バスバー電極及びフィンガー電極は、それぞれ線状又は帯状であり、導電性材料から形成されている。この導電性材料としては、銀ペースト等の導電性接着剤や、銅線等の金属導線を用いることができる。各バスバー電極の幅としては、例えば０．５ｍｍ以上２ｍｍ以下程度であり、各フィンガー電極の幅としては、例えば１０μｍ以上３００μｍ以下程度である。また、各フィンガー電極間の間隔としては、例えば０．５ｍｍ以上４ｍｍ以下程度である。
【００３６】
なお、他側（光入射面と反対側）の集電極１９は、バスバー電極とフィンガー電極とからなる構造ではなく、全面に導電性材料が積層された構造とすることもできる。このような構造の集電極はめっきや金属箔の積層等により形成することができる。他側の集電極１９をこのような構造にすることで、他側の集電効率を高めることができる。また、一側からの入射光のうち、ｐｎ接合部分を透過した入射光が、全面積層された集電極全面により反射するため発電効率を高めることができる。
【００３７】
このような構造を有する光発電素子１０は、通常、複数を直列に接続して使用される。複数の光発電装置１０を直列接続して使用することで、発電電圧を高めることができる。
【００３８】
光発電素子１０における光入射面は一側（図１における上側）である。すなわち、光発電素子１０は、ｎ型結晶半導体基板１１に対して光入射面と反対側にｐ型非晶質系半導体薄膜１６を設けたリアエミッター構造である。光発電素子１０においては、特定のドーパント（元素（ｘ））をドープした酸化インジウムにより、粒径の小さい結晶からなる透明導電膜１４、１７が形成されているため、透明導電膜１４、１７が低抵抗となっており発電効率が優れる。特に、光発電素子１０においては、通常、横方向の集電性が低下しうる裏面側の第２の透明導電膜１７が上記特定のドーパント及び結晶性を有している。このため、第２の透明導電膜１７のキャリア密度を高めることなく移動度を上げることで低抵抗性を達成することができるため、透光性（特に波長９００ｎｍ〜１２００ｎｍの光の透過性）の低下を抑えつつ、低抵抗性を達成できる。
【００３９】
次いで、光発電素子１０の製造方法について説明する。光発電素子１０は、ｎ型結晶半導体基板１１の一側に第１の真性非晶質系半導体薄膜１２を積層する工程、さらにｎ型非晶質系半導体薄膜１３を積層する工程、さらに第１の透明導電膜１４を積層する工程、ｎ型結晶半導体基板１１の他側に第２の真性非晶質系半導体薄膜１５を積層する工程、さらにｐ型非晶質系半導体薄膜１６を積層する工程、さらに第２の透明導電膜１７を積層する工程、及び第１の透明導電膜１４の一側表面及び第２の透明導電膜１７の他側表面に集電極１８、１９を配設する工程を有する。なお、各工程の順は、光発電素子１０の層構造を得ることができる順である限り特に限定されるものではない。
【００４０】
第１及び第２の真性非晶質系半導体薄膜１２、１５を積層する方法としては、例えば、化学気相成長法（例えばプラズマＣＶＤ法や触媒ＣＶＤ法（別名ホットワイヤＣＶＤ法）等）などの公知の方法が挙げられる。プラズマＣＶＤ法による場合、原料ガスとしては例えばＳｉＨ４とＨ２との混合ガスを用いることができる。
【００４１】
ｎ型非晶質系半導体薄膜１３及びｐ型非晶質系半導体薄膜１６を積層する方法としても、例えば、化学気相成長法（例えばプラズマＣＶＤ法や触媒ＣＶＤ法（別名ホットワイヤＣＶＤ法）等）などの公知の方法により成膜することができる。プラズマＣＶＤ法による場合、原料ガスとしてはｎ型非晶質系半導体１３においては例えばＳｉＨ４とＨ２とＰＨ３との混合ガスを、ｐ型非晶質系半導体薄膜１６においては例えばＳｉＨ４とＨ２とＢ２Ｈ６との混合ガスを用いることができる。
【００４２】
第１及び第２の透明導電膜１４、１７を積層する方法としては、例えばスパッタリング法、真空蒸着法、イオンプレーティング法（反応性プラズマ蒸着法）等を挙げることができるが、スパッタリング法又はイオンプレーティング法によることが好ましい。スパッタリング法は、膜厚制御性等に優れ、また、イオンプレーティング法等に比べて低コストで行うことができる。一方、イオンプレーティング法によれば、欠陥の発生を抑制した成膜を行うことができる。
【００４３】
第１及び第２の透明導電膜１４、１７をスパッタリング法又はイオンプレーティング法により形成する際に用いられる蒸着材としては、主成分が酸化インジウムであり、元素（ｘ）の酸化物を含むものが用いられる。蒸着材における各成分の成分比は、所望する第１及び第２の透明導電膜１４、１７の成分比に応じて適宜調整することができる。また、蒸着材には、さらに他の成分（例えば酸化錫等）が含まれていてもよい。なお、スパッタリング法又はイオンプレーティング法により第１又は第２の透明導電膜１４、１７を形成した場合、各透明導電膜１４、１７における金属成分の含有量（含有比）は、用いた蒸着材と実質的に同一であるとみなす。
【００４４】
前記蒸着材は、元素（ｘ）がタングステン等である場合（いわゆるＩＷＯの場合）、公知の蒸着材を用いることができる。また、元素（ｘ）がタンタルである場合、前記蒸着材は、例えば、インジウム酸化物の前駆体と、タンタル酸化物の前駆体とを含む溶液を調製する工程（ａ）、前記溶液にアルカリ化合物を添加して、金属水酸化物の沈殿物を得る工程（ｂ）、得られた金属水酸化物の沈殿物を洗浄及び乾燥し、金属酸化物の粉末を得る工程（ｃ）、及び得られた金属酸化物の粉末を粉砕後焼結する工程（ｄ）を含む方法により得ることができる。前記インジウム酸化物の前駆体としては硝酸インジウム、塩化インジウム等を挙げることができ、前記タンタル酸化物の前駆体としては塩化タンタル等を挙げることができる。工程（ａ）で得られた溶液のｐＨとしては、１〜４が好ましい。また、この溶液には、他の成分（例えば、元素（ｘ）以外の金属成分、ｐＨ調整剤等）を添加してもよい。工程（ｂ）においてアルカリ化合物を添加した後の溶液のｐＨとしては、７〜１０が好ましい。また、工程（ｄ）における焼結温度は１２５０〜１６００℃程度、焼結時間は１０〜２０時間程度とすることができる。
【００４５】
スパッタリング法は、公知のスパッタリング装置を用いて行うことができる。スパッタリング装置のチャンバー内の初期真空度としては、１×１０−７〜１×１０−５Ｔｏｒｒ程度とすることができる。イオンプレーティング法も、通常用いられる公知の装置を用いて行うことができる。スパッタリング法やイオンプレーティング法による積層（蒸着）の際の基板温度としては、特に限定されないが、２００℃以下が好ましく、０℃以上８０℃以下がより好ましく、室温でよい。形成圧力としては、７．５×１０−４〜７．５×１０−３Ｔｏｒｒ程度とすることができ、２×１０−３Ｔｏｒｒ以上７×１０−３Ｔｏｒｒ以下が好ましい。
【００４６】
スパッタリング法やイオンプレーティング法等により膜を積層後、必要に応じて、熱処理を行うことができる。この熱処理温度としては、５０℃以上２００℃以下が好ましく、１８０℃以下がより好ましい。ここで、透明導電膜１４、１７の形成においては、形成温度（スパッタリングやイオンプレーティングの際の基板温度、及びその後必要に応じて行われる熱処理温度）２００℃以下（より好ましくは、１５０℃以下。下限としては、例えば２０℃）で行うことができ、透明導電膜１４、１７は前記組成からなるため、このような比較的低温での形成においても、微細な結晶粒子の形成が進行し、低抵抗の膜を得ることができる。また、形成温度が２００℃以下であるため、他の非晶質系半導体薄膜等に与える影響が抑えられ、高い発電効率を有するヘテロ接合型光発電素子を得ることができる。
【００４７】
集電極１８、１９の配設は公知の方法で行うことができる。集電極１８、１９の材料として導電性接着剤が用いられている場合、スクリーン印刷やグラビアオフセット印刷等の印刷法により形成することができる。また、集電極１８、１９に金属導線を用いる場合、導電性接着剤や低融点金属（半田等）によりの透明導電膜１４、１７上に固定することができる。
【００４８】
本発明は前記した実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲でその構成を変更することもできる。例えば、光発電素子１０が有する第１の真性非晶質系半導体薄膜１２及び第２の真性非晶質系半導体薄膜１５は必須の構成要件ではない。特に、光入射側の第１の真性非晶質系半導体薄膜１２を積層しない構成とすることにより、透光性の向上等のため最大出力をさらに高めることもできる。また、第１の透明導電膜１４又は第２の透明導電膜１７は、他の透明導電材料又は異なる成膜法により形成されていてもよく、結晶性も特に限定されない。他の透明導電材料としては、ＩＴＯ等を挙げることができる。
【００４９】
具体的には、第１の透明導電膜１４を例えばＩＷＯを用いてイオンプレーティング法により形成した膜とし、第２の透明導電膜１７を少なくともタンタルがドープされた酸化インジウムによりスパッタリング法にて形成した膜とすることができる。光入射面側に位置する第１の透明導電膜１４をイオンプレーティング法により形成することで、ｎ型非晶質系半導体薄膜１３の劣化が抑制され、発電効率を高めることができる。
【実施例】
【００５０】
以下、実施例及び比較例を挙げて、本発明の内容をより具体的に説明する。なお、本発明は以下の実施例に限定されるものではない。
【００５１】
＜製造例１＞
硝酸インジウム（Ｉｎ（ＮＯ３）３）、塩化タンタル及びオルトチタン酸テトライソプロピルが溶解された水溶液に対し、アルカリ添加して水酸化物沈殿物を得た。この水酸化物沈殿物を乾燥及び粉砕後、焼結させて焼結体（スパッタリングターゲット）を得た。なお、このスパッタリングターゲットの酸化タンタル及び酸化チタンの含有量がそれぞれ０．５質量％となるように塩化タンタル及びオルトチタン酸テトライソプロピルの量を調製した。得られたスパッタリングターゲットをＤＣマグネトロンスパッタに装着させ、チャンバー内の初期真空度を１×１０−６Ｔｏｒｒ以下とし室温で１００ｎｍの厚みでガラス基板上にＩｎ−Ｔａ−Ｔｉ−Ｏ系薄膜を蒸着させた。その後、Ｉｎ−Ｔａ−Ｔｉ−Ｏ系薄膜を大気雰囲気下で１５０℃、２時間熱処理し、透明導電膜を得た。得られた透明導電膜の表面はＳＥＭ観察により結晶性が確認でき、比抵抗は３．７８×１０−４Ω・ｃｍであった。ＳＥＭ画像を元にした平均長軸結晶粒径は１００ｎｍであった。また、得られた透明導電膜を８０℃、８５％の室度下で５日間保管した後の抵抗変化を測定した結果、３．２％以内の抵抗変化であった。
【００５２】
＜製造例２＞
ＩＷＯ蒸着材（Ｗ＝１質量％）を用いイオンプレーティング法により成膜した。具体的には、室温で１００ｎｍの厚みでガラス基板上にＩｎ−Ｗ−Ｏ系薄膜を蒸着させた。その後、Ｉｎ−Ｗ−Ｏ系薄膜を大気雰囲気下で２００℃、３０分熱処理し、透明導電膜を得た。得られた透明導電膜の表面はＳＥＭ観察により結晶性が確認できた。ＳＥＭ画像を元にした平均長軸結晶粒径は２００ｎｍであった。
【００５３】
＜比較製造例１＞
酸化インジウムの含有量が９０質量％、酸化錫の含有量が１０質量％のインジウム錫酸化物スパッタリングターゲットを用い、製造例１と同様の方法により透明導電膜を得た。得られた透明導電膜の表面はＳＥＭ観察により結晶性が確認できず、比抵抗は７．１９×１０−４Ω・ｃｍであった。また、得られた透明導電膜を８０℃、８５％の室度下で５日間保管した後の抵抗変化を測定した結果、１２．９％以内の抵抗変化であった。
【００５４】
＜比較例１〜２、実施例１〜２＞
ｎ型単結晶シリコン基板の一側に、第１の真性非晶質系シリコン薄膜（膜厚６ｎｍ）、ｎ型非晶質系シリコン薄膜（膜厚８ｎｍ）及び第１の透明導電膜（膜厚６５ｎｍ）をこの順に積層した。なお、ｎ型単結晶シリコン基板は、両面に無数のピラミッド形状を有する微細な凹凸構造（テクスチャー構造）が形成されたものを用いた。この凹凸構造は、約３質量％の水酸化ナトリウムを含むエッチング液に基板材料を浸漬し、基板材料の（１００）面を異方性エッチングすることにより形成した。
ついで、ｎ型単結晶シリコン基板の他側に、第２の真性非晶質系シリコン薄膜（膜厚６ｎｍ）、ｐ型非晶質系シリコン薄膜（膜厚４ｎｍ）及び第２の透明導電膜（膜厚６５ｎｍ）をこの順に積層した。各シリコン薄膜は、プラズマＣＶＤ法により積層した。
【００５５】
＜実施例３〜４＞
ｎ型単結晶シリコン基板の一側に、ｎ型非晶質系シリコン薄膜（膜厚８ｎｍ）及び第１の透明導電膜（膜厚６５ｎｍ）をこの順に積層した（第１の真性非晶質系シリコン薄膜を積層しなかった）こと以外は実施例１等と同様に行った。
【００５６】
各実施例及び比較例における第１及び第２の透明導電膜は、以下の材料及び方法により積層した。
比較例１：ＩＴＯ（Ｓｎ＝１０質量％）、スパッタリング法
比較例２：ＩＴＯ（Ｓｎ＝５質量％）、イオンプレーティング法
実施例１、実施例３：ＩＷＯ（Ｗ＝１質量％）、イオンプレーティング法（製造例２の条件）
実施例２、実施例４：Ｉｎ−Ｔａ−Ｔｉ−Ｏ材料（製造例１のスパッタリングターゲット）、スパッタリング法（製造例１の成膜条件）
【００５７】
次いで、第１及び第２の透明導電膜の表面（外側の面）にそれぞれ、集電極として、平行な複数のバスバー電極と、このバスバー電極にそれぞれ直交する複数のフィンガー電極を形成した。この集電極は、銀ペーストを用いてスクリーン印刷により形成した。このようにして、比較例１〜２、及び実施例１〜４の光発電素子を得た。
【００５８】
得られた各光発電素子の最大出力（Ｐｍａｘ）を測定した。測定結果として、比較例１を基準とした値を図２に示す。なお、一側を光入射面として、すなわちｐ層が光入射側とは反対側に積層されているヘテロ接合構造（Ｒｅａｒ  ｅｍｉｔｔｅｒ）となるようにして、それぞれを測定した。
【００５９】
図２に示されるように、実施例１〜４の光発電素子は、ＩＴＯで透明導電膜を形成し、結晶化が十分に進行していない比較例１、２と比べて高い最大出力を有する。
【符号の説明】
【００６０】
１０：光発電素子、１１：ｎ型結晶半導体基板、１２：第１の真性非晶質系半導体薄膜、１３：ｎ型非晶質系半導体薄膜、１４：第１の透明導電膜、１５：第２の真性非晶質系半導体薄膜、１６：ｐ型非晶質系半導体薄膜、１７：第２の透明導電膜、１８、１９：集電極
【図１】
2015072939.tif 000003
【図２】
2015072939.tif 000004