(57)【要約】【課題】寄生容量の発生が抑制された半導体光素子の製造方法を提供する。【解決手段】半導体光素子の製造方法は、基板１１上に形成された変調導波路１２ａ、１２ｂを第１樹脂層５２で埋め込む工程と、第１樹脂層５２にプレ上部開口６１ａ、６１ｂを形成して変調導波路１２ａ、１２ｂの上面を露出させる工程と、変調導波路１２ａ、１２ｂの上面に第１電極層４１を形成する工程と、プレ上部開口６１ａ、６１ｂおよび第１電極層４１を第２樹脂層５４で埋め込む工程と、第２樹脂層５４を貫通し第１電極層４１の上面の一部を露出させるように溝３１ａ、３１ｂを形成する工程と、溝３１ａ、３１ｂを充填するように第２電極層４２および第３電極層４３を形成する工程とを備える。【選択図】  図２
2015021974.tif 000002
【特許請求の範囲】
【請求項１】
基板の主面上に下部クラッド層とコア層と上部クラッド層とを含む半導体光導波路を形成する工程と、
前記基板の前記主面および前記半導体光導波路を埋め込むように第１の樹脂層を形成する工程と、
前記第１の樹脂層に開口を形成して前記半導体光導波路の上面を露出させる工程と、
前記開口内の前記半導体光導波路の上面に第１の電極層を形成する工程と、
前記開口および前記第１の電極層を埋め込むように第２の樹脂層を形成する工程と、
前記第２の樹脂層を貫通し前記第１の電極層の上面の一部を露出させるように溝を形成する工程と、
前記溝の内壁および前記第１の電極層の露出した表面に第２の電極層を形成する工程と、
前記第２の電極層を介して前記溝を充填するように第３の電極層を形成する工程とを備える、半導体光素子の製造方法。
【請求項２】
前記第２の樹脂層を形成する工程において、前記第２の樹脂層は、
前記第２の樹脂層の上面と前記半導体光導波路の上面との距離が前記半導体光導波路の高さよりも大きくなるように形成される、請求項１に記載された半導体光素子の製造方法。
【請求項３】
前記第１の樹脂層を形成する工程において、前記第１の樹脂層は、
前記第１の樹脂層の上面が前記半導体光導波路の上面よりも高く、かつ、前記第１の樹脂層の上面と前記半導体光導波路の上面との距離が前記半導体光導波路の高さの１／２よりも小さくなるように形成される、請求項１または請求項２に記載された半導体光素子の製造方法。
【請求項４】
前記溝を形成する工程において、前記溝の幅がその底面において前記第１の電極層の幅よりも小さくなるように形成される、請求項１〜請求項３のいずれか一項に記載された半導体光素子の製造方法。
【請求項５】
前記溝を形成する工程において、前記溝は前記基板の前記主面に対してほぼ垂直な内壁を有するように形成される、請求項１〜請求項４のいずれか一項に記載された半導体光素子の製造方法。
【請求項６】
前記第２の樹脂層を形成する工程の前に、
前記開口および前記第１の電極層を絶縁膜で覆う工程を備え、
前記絶縁膜は、前記溝を形成する工程において前記第１の電極層の上面の一部を露出させるように除去される、請求項１〜請求項５のいずれか一項に記載された半導体光素子の製造方法。
【請求項７】
前記開口を形成する工程において、前記開口の幅がその底面において前記半導体光導波路の幅よりも大きくなるように形成され、
前記第１の電極層を形成する工程において、前記第１の電極層の幅が前記半導体光導波路の幅よりも大きくなるように形成される、請求項１〜請求項６のいずれか一項に記載された半導体光素子の製造方法。
【請求項８】
基板の主面上に設けられた変調導波路と受動導波路と電極配線と、
前記変調導波路の上面に接する第１の電極層と、
前記変調導波路および前記受動導波路を埋め込むように設けられた第１の樹脂層と、
前記変調導波路および前記受動導波路の上部に設けられた第２の樹脂層と、
前記第２の樹脂層を貫通するように設けられた溝と、
前記溝の内壁を覆うように設けられた第２の電極層と、
前記第２の電極層の内側を充填するように設けられた第３の電極層とを備え、
前記電極配線が前記受動導波路の上部に設けられた箇所において、
前記第２の樹脂層は、前記第２の樹脂層の上面と前記受動導波路の上面との距離が前記受動導波路の高さよりも大きくなるように設けられている、半導体光素子。
【請求項９】
前記第１の樹脂層の上面が前記変調導波路の上面よりも高く、かつ、
前記第１の樹脂層の上面と前記変調導波路の上面との距離が前記変調導波路の高さの１／２よりも小さくなるように設けられている、請求項８に記載された半導体光素子。
【請求項１０】
前記溝の下部における幅が、前記第１の電極層の幅よりも小さい幅であるように設けられている、請求項８または請求項９に記載された半導体光素子。
【請求項１１】
前記溝の内壁が、前記基板の前記主面に対してほぼ垂直になるように設けられている、
請求項８〜請求項１０のいずれか一項に記載された半導体光素子。
【請求項１２】
前記第１の電極層の上面と前記第２の樹脂層の間に絶縁膜を備える、
請求項８〜請求項１１のいずれか一項に記載された半導体光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速な光変調信号の生成に用いられる半導体光素子を製造する方法、及び半導体光素子に関する。
【背景技術】
【０００２】
半導体マッハツェンダ変調器は、光通信システムにおいて高速な光変調信号の生成に用いられる半導体光素子である。半導体マッハツェンダ変調器を高速に動作させるためには寄生容量を低減する必要がある。
【０００３】
半導体マッハツェンダ変調器の寄生容量を低減するために、例えば特許文献１では、変調導波路として寄生容量の小さいハイメサ構造の光導波路が採用されている。また、ハイメサ構造の光導波路は樹脂で覆われている。樹脂上に電極パッドを設けることで、さらに寄生容量が低減される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−２５２２９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１では、変調導波路上部の電極と電極パッドとを電気的に接続するために、引き出し線（電極配線）が設けられている。電極配線は、変調導波路の上面から樹脂の上を延伸してメサプロテクタの上部を通過し、電極パッドに至っている。ここでメサプロテクタは、ｎ型ＩｎＰクラッド層、ｐ型ＩｎＰクラッド層、ｐ型コンタクト層といった導電性の半導体層から成り、樹脂で覆われている。ところで、このように導電性の半導体層の上部に電極配線が設けられている場合、半導体層と電極配線との間に寄生容量が発生する。寄生容量の発生を回避するためには、メサプロテクタを覆う樹脂を厚くして、半導体層と電極配線の間の距離を十分大きく保つ必要がある。
【０００６】
一方、メサプロテクタを覆う樹脂を厚くすると、変調導波路を覆う樹脂も厚くなる。変調導波路では、電極をその上面に接触させるために、上面を覆う樹脂は除去される必要がある。しかし樹脂が厚いと、樹脂の除去量にばらつきが生じて除去量が過剰になる箇所が発生する。除去量が過剰になった箇所では、変調導波路の側面が露出し、上面のみに形成されるべき電極が側面にも回り込んで形成される。そして側面に電極が回り込むと、変調導波路に含まれる導電性の半導体層と電極との間で寄生容量が発生してしまうという不具合が生じる。
【０００７】
本発明は上記のような事情に鑑みて為されたものであり、電極配線が導電性の半導体層の上部に設けられている箇所においては電極配線と半導体層との間の距離を大きくすることができ、同時に変調導波路の側面に電極を回り込ませることなく形成することにより、寄生容量が抑制された半導体光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体光素子の製造方法は、基板の主面上に下部クラッド層とコア層と上部クラッド層とを含む半導体光導波路を形成する工程と、前記基板の前記主面および前記半導体光導波路を埋め込むように第１の樹脂層を形成する工程と、前記第１の樹脂層に開口を形成して前記半導体光導波路の上面を露出させる工程と、前記開口内の前記半導体光導波路の上面に第１の電極層を形成する工程と、前記開口および前記第１の電極層を埋め込むように第２の樹脂層を形成する工程と、前記第２の樹脂層を貫通し前記第１の電極層の上面の一部を露出させるように溝を形成する工程と、前記溝の内壁および前記第１の電極層の露出した表面に第２の電極層を形成する工程と、前記第２の電極層を介して前記溝を充填するように第３の電極層を形成する工程とを備える。この半導体光素子の製造方法によれば、半導体光導波路の上部に電極配線が設けられた箇所においては、電極配線と半導体との距離を大きくすることができる。同時に、変調導波路に電極が接触する箇所においては、電極が変調導波路の側面に回り込むことなく良好に形成される。これらにより寄生容量の発生を抑制することができる。
【０００９】
また、本発明に係る半導体光素子の製造方法は、前記第２の樹脂層を形成する工程において、前記第２の樹脂層は、前記第２の樹脂層の上面と前記半導体光導波路の上面との距離が前記半導体光導波路の高さよりも大きくなるように形成されてもよい。この半導体光素子の製造方法によれば、半導体光導波路の上部に電極配線が設けられた箇所において、電極配線と半導体との距離を大きくすることができる。
【００１０】
また、本発明に係る半導体光素子の製造方法は、前記第１の樹脂層を形成する工程において、前記第１の樹脂層の上面が前記半導体光導波路の上面よりも高く、かつ、前記第１の樹脂層の上面と前記半導体光導波路の上面との距離が前記半導体光導波路の高さの１／２よりも小さくなるように形成されてもよい。この半導体光素子の製造方法によれば、変調導波路に電極が接触する箇所において、第１の電極層を変調導波路の側面に回り込ませることなく良好に形成することができる。
【００１１】
また、本発明に係る半導体光素子の製造方法は、前記溝を形成する工程において、前記溝の幅がその底面において前記第１の電極層の幅よりも小さくなるように形成されてもよい。この半導体光素子の製造方法によれば、変調導波路に電極が接触する箇所において、第２および第３の電極層を変調導波路の側面に回り込ませることなく良好に形成することができる。
【００１２】
また、本発明に係る半導体光素子の製造方法は、好適には前記溝を形成する工程において、前記溝は前記基板の前記主面に対してほぼ垂直な内壁を有するように形成される。この半導体光素子の製造方法によれば、溝の内側に形成される第２および第３の電極層は、上方に向かってその幅がほとんど広がることなく形成される。これにより、第２および第３の電極層と変調導波路との間に寄生容量が発生するのを抑制することができる。
【００１３】
また、本発明に係る半導体光素子の製造方法は、好適には前記第２の樹脂層を形成する工程の前に、前記開口および前記第１の電極層を絶縁膜で覆う工程をさらに備え、前記絶縁膜は、前記溝を形成する工程において前記第１の電極層の上面の一部を露出させるように除去される。この半導体光素子の製造方法によれば、第２の樹脂層と第１の電極層との間に剥離による空隙が生じるのを防ぐことができる。
【００１４】
また、本発明に係る半導体光素子の製造方法は、前記開口を形成する工程において、前記開口の幅がその底面において前記半導体光導波路の幅よりも大きくなるように形成され、前記第１の電極層を形成する工程において、前記第１の電極層の幅が前記半導体光導波路の幅よりも大きくなるように形成されてもよい。この半導体光素子の製造方法によれば、第１の電極層の幅を精度良く制御することができる。
【００１５】
本発明に係る半導体光素子は、基板の主面上に設けられた変調導波路と受動導波路と電極配線と、前記変調導波路の上面に接する第１の電極層と、前記変調導波路および前記受動導波路を埋め込むように設けられた第１の樹脂層と、前記変調導波路および前記受動導波路の上部に設けられた第２の樹脂層と、前記第２の樹脂層を貫通するように設けられた溝と、前記溝の内壁を覆うように設けられた第２の電極層と、前記第２の電極層の内側を充填するように設けられた第３の電極層とを備え、前記電極配線が前記受動導波路の上部に設けられた箇所において、前記第２の樹脂層は、前記第２の樹脂層の上面と前記受動導波路の上面との距離が前記受動導波路の高さよりも大きくなるように設けられている。この半導体光素子によれば、電極配線が受動導波路の上部に設けられた箇所においては電極配線と受動導波路との間に大きい距離を有しつつ、変調導波路においては電極が変調導波路の側面に回り込むことなく良好に形成されている。このため寄生容量の発生が抑制されている。
【００１６】
また、本発明に係る半導体光素子は、前記第１の樹脂層の上面が前記変調導波路の上面よりも高く、かつ、前記第１の樹脂層の上面と前記変調導波路の上面との距離が前記変調導波路の高さの１／２よりも小さくなるように設けられていてもよい。この半導体光素子によれば、変調導波路に電極が接触する箇所において、第１の電極層が変調導波路の側面に回り込むことなく良好に形成されている。
【００１７】
また、本発明に係る半導体光素子は、前記溝の下部における幅が、前記第１の電極層の幅よりも小さい幅であるように設けられていてもよい。この半導体光素子によれば、変調導波路に電極が接触する箇所において、第２および第３の電極層が変調導波路の側面に回り込むことなく良好に形成されている。
【００１８】
また、本発明に係る半導体光素子は、好適には前記溝の内壁が、前記基板の前記主面に対してほぼ垂直になるように設けられている。この半導体光素子によれば、溝の内側に形成される第２および第３の電極層の幅が、上方に向かってほとんど広がることがない。これにより、第２および第３の電極層と変調導波路との間における寄生容量がほとんど発生しない。
【００１９】
また、本発明に係る半導体光素子は、前記第１の電極層の上面と前記第２の樹脂層の間に絶縁膜を備えていてもよい。この半導体光素子によれば、第２の樹脂層と第１の電極層との間に剥離による空隙が生じるのを防止することができる。
【発明の効果】
【００２０】
以上説明したように、本発明によれば、受動導波路の上部に設けられた電極配線と半導体との間の距離を十分大きく設定することができ、かつ、変調部においては電極が変調導波路の側面に回り込むことなく良好に形成される。このため、寄生容量の発生が抑制された半導体光素子の製造方法を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の第１の実施形態に係る半導体光素子の上面図である。
【図２】図２は、本発明の第１の実施形態に係る半導体光素子の断面図である。
【図３】図３は、本発明の第１の実施形態に係る半導体光素子の断面図である。
【図４】図４は、本発明の第１の実施形態に係る半導体光素子の製造方法を説明するための図である。
【図５】図５は、本発明の第１の実施形態に係る半導体光素子の製造方法を説明するための図である。
【図６】図６は、本発明の第１の実施形態に係る半導体光素子の製造方法を説明するための図である。
【図７】図７は、本発明の第１の実施形態に係る半導体光素子の製造方法を説明するための図である。
【図８】図８は、本発明の第１の実施形態に係る半導体光素子の製造方法を説明するための図である。
【図９】図９は、本発明の第２の実施形態に係る半導体光素子の断面図である。
【発明を実施するための形態】
【００２２】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。以下では、同様な構成要素には同様の記号を付し、適宜説明を省略する。
【００２３】
［第１の実施形態］
図１に、本発明の第１の実施形態に係る半導体光素子１０の上面図を示す。この半導体光素子は、基板１１上に設けられた変調導波路１２ａ、１２ｂと受動導波路１３と電極配線１４を備える。変調導波路１２ａ、１２ｂは、上部電極１２ｃ、１２ｄを備える。変調導波路１２ａは上部電極１２ｃと電気的に接続している。変調導波路１２ｂは上部電極１２ｄと電気的に接続している。受動導波路１３は、光入力導波路１３ａ、光分岐導波路１３ｂ、光合波導波路１３ｃ、光出力導波路１３ｄを備える。電極配線１４は、入力配線１４ａ、１４ｂ、出力配線１４ｃ、１４ｄおよび下部電極１４ｅを備える。入力配線１４ａと出力配線１４ｃとは上部電極１２ｃと接続している。入力配線１４ｂと出力配線１４ｄとは上部電極１２ｄと接続している。下部電極１４ｅは、変調導波路１２ａ、１２ｂの中間を延伸し、変調導波路１２ａ、１２ｂと電気的に接続している。
【００２４】
この半導体光素子１０の動作について説明する。外部から光入力導波路１３ａに入射された光は、光分岐導波路１３ｂで分岐され、変調導波路１２ａ、１２ｂに到達する。一方、外部から入力配線１４ａ、１４ｂに入力された電気信号は、上部電極１２ｃ、１２ｄを介して変調導波路１２ａ、１２ｂに印加される。印加された電気信号により、変調導波路１２ａ、１２ｂの中を導波する光の位相が変調される。位相が変調された光が光合波導波路１３ｃで合波されることにより、光出力導波路１３ｄから位相または強度が変調された光信号が出力される。
【００２５】
図２は、本発明の第１の実施形態に係る半導体光素子１０の断面図である。図２は図１におけるＩＩ−ＩＩ線に沿ってとられた断面図である。変調導波路１２ａ、１２ｂは、基板１１の主面１１ａ上に設けられた下部コンタクト層２１、下部クラッド層２２、コア層２３、上部クラッド層２４および上部コンタクト層２５を有している。上部クラッド層２４および下部クラッド層２２により、コア層２３に光が閉じ込められる。上部コンタクト層２５は上部電極１２ｃ、１２ｄとオーミック接触をとるための層であり、下部コンタクト層２１は下部電極１４ｅとオーミック接触をとるための層である。上部電極１２ｃ、１２ｄおよび下部電極１４ｅを介して、上部クラッド層２４、コア層２３、下部クラッド層２２に電気信号が印加される。
【００２６】
基板１１は半絶縁性ＩｎＰ基板である。下部コンタクト層２１はＳｉが高濃度にドープされたｎ型ＩｎＰであり、厚さは０．６μｍである。下部クラッド層２２はＳｉが低濃度にドープされたｎ型ＩｎＰであり、厚さは０．６μｍである。コア層２３はＧａＩｎＡｓＰとＩｎＰの多重量子井戸（Ｍｕｌｔｉ  Ｑａｕｎｔｕｍ  Ｗｅｌｌ；ＭＱＷ）であり、厚さは０．３μｍである。上部クラッド層２４はＺｎがドープされたｐ型ＩｎＰであり、厚さは１．３μｍである。上部コンタクト層２５はＺｎが高濃度にドープされたｐ型ＩｎＧａＡｓであり、厚さは０．２μｍである。変調導波路１２ａ、１２ｂの幅は１．５μｍであり、高さｈ０は２．５μｍである。
【００２７】
変調導波路１２ａ、１２ｂの側面は第１絶縁膜５１で覆われている。第１絶縁膜５１は厚さ０．２μｍのＳｉＯ２膜である。第１絶縁膜５１の表面は第１樹脂層５２で覆われている。第１樹脂層５２はベンゾシクロブテン（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ；ＢＣＢ）樹脂から成る。第１樹脂層５２の上面は、変調導波路１２ａ、１２ｂの上面よりも１μｍだけ高くなるように設けられている。第１樹脂層５２は、その上面が変調導波路１２ａ、１２ｂの上面よりも高くなるように設けられる。さらに第１樹脂層５２は、第１樹脂層５２の上面と変調導波路１２ａ、１２ｂの上面との距離ｈ１が、変調導波路１２ａ、１２ｂの高さｈ０の１／２よりも小さくなるような厚さを有するように設けられる。第１樹脂層５２がこのように設けられることにより、第１電極層４１を形成する工程において、第１電極層４１が変調導波路１２ａ、１２ｂの側面に過剰に回り込むことがない。したがって、第１電極層４１と変調導波路１２ａ、１２ｂとの間に、過剰な寄生容量が発生することがない。
【００２８】
変調導波路１２ａ、１２ｂの上面に接するように、第１電極層４１が設けられる。第１電極層４１は厚さ０．６μｍ、幅４μｍであり、ＴｉとＰｔとＡｕの３層膜から成る。第１電極層４１の上方には第２絶縁膜５３と第２樹脂層５４と第３絶縁膜５５とが設けられる。第２絶縁膜５３および第３絶縁膜５５は厚さ０．３μｍのＳｉＯ２である。第２樹脂層５４はＢＣＢ樹脂から成る。
【００２９】
第２絶縁膜５３と第２樹脂層５４と第３絶縁膜５５とを貫通するように、溝３１ａ、３１ｂが設けられる。溝３１ａ、３１ｂは、基板１１の主面１１ａに対してほぼ垂直な内壁を有する。溝３１ａ、３１ｂの底面における幅ｗ２ｂは２μｍであり、溝３１ａ、３１ｂの深さは４μｍである。溝３１ａ、３１ｂは、内壁を覆うように設けられた第２電極層４２と、第２電極層４２の内側を充填するように設けられた第３電極層４３とを備える。第２電極層４２は厚さ０．０５μｍのＴｉＷである。第３電極層はＡｕである。第３電極層４３は、第３絶縁膜５５上の平坦な面における厚さが３．５μｍとなるように設けられる。
【００３０】
溝３１ａ、３１ｂが基板１１の主面１１ａに対してほぼ垂直な内壁を有するので、第２電極層４２および第３電極層４３は上方に向かってその幅がほとんど広がることなく形成される。このように縦に延びる幅の狭い形状になっていることにより、第２電極層４２および第３電極４３と変調導波路１２ａ、１２ｂとの間の寄生容量が小さく抑えられる。溝３１ａ、３１ｂの底面における幅ｗ２ｂは、第１電極層４１の幅よりも小さい。これにより、第２電極層４２および第３電極層４３が変調導波路１２ａ、１２ｂの側面に回り込むことがない。第１電極層４１、第２電極層４２および第３電極層４３が上部電極１２ｃ、１２ｄを構成する。
【００３１】
第２絶縁膜５３は、溝３１ａ、３１ｂの底面において、第１電極層４１の上面の両端を覆うように設けられる。第２絶縁膜５３が第１電極層４１の上面の両端を覆っている幅は、１μｍである。第２樹脂層５４は第２絶縁膜５３と接触しており、第１電極層４１とは接触しない。第２絶縁膜５３をこのように設けることにより、第１電極層４１と第２樹脂層５４との間に剥離による空隙が発生するのを防ぐことができる。第３絶縁膜５５は第２樹脂層５４の表面に設けられる。第２電極層４２は、第２樹脂層５４の上に直接設けられるよりも第３絶縁膜５５の上に設けられた方が、下地との密着性が向上する。
【００３２】
変調導波路１２ａと１２ｂの間に下部開口３２が設けられる。下部開口３２は、第２絶縁膜５３と第２樹脂層５４と第３絶縁膜５５とを貫通する。下部開口３２の下部には第４電極層４４が設けられている。第４電極層４４が下部コンタクト層２１に接触する。第４電極層４４は厚さ０．３μｍのＡｕＧｅＮｉ合金であり、幅は２０μｍである。下部開口３２の壁面には、第２電極層４２と第３電極層４３とが設けられる。第４電極層４４、第２電極層４２および第３電極層４３が下部電極１４ｅを構成する。下部開口３２の幅は１６μｍである。第２絶縁膜５３は、第４電極層４４の上面の両端を２μｍだけ覆うように設けられる。第２絶縁膜５３をこのように設けることにより、第４電極層４４と第２樹脂層５４との間に剥離による空隙が生じるのを抑制することができる。
【００３３】
図３は、入力配線１４ａが上部電極１２ｃに至るまでの断面図である。図３は図１におけるＩＩＩ−ＩＩＩ線に沿ってとられた断面を示す。入力配線１４ａは、第２電極層４２と第３電極層４３とを備える。入力配線１４ａの一端は、第２絶縁膜５３上に設けられている。第１樹脂層５２および第２樹脂層５４は、入力配線１４ａの一端の下部では除去されている。入力配線１４ａの一端は、電気信号の入力のために外部とワイヤで接続される。入力配線１４ａの一端の下に樹脂層を備えないことにより、入力配線１４ａの一端と基板１１との接続の強度を向上することができる。入力配線１４ａの一端の上面から見た時の幅は１００μｍである。
【００３４】
入力配線１４ａは、第２樹脂層５４の上面と側面、および第３絶縁膜５５の表面上に設けられる。入力配線１４ａの他端は、上部電極１２ｃと接続する。第２樹脂層５４の側面の高さは７μｍである。第３絶縁膜５５上においては、入力配線１４ａの上面から見た時の幅は３０μｍである。
【００３５】
入力配線１４ａは受動導波路１３の上部にも設けられる。受動導波路１３は、基板１１の主面１１ａ上に設けられた下部コンタクト層２１、下部クラッド層２２、コア層２３、上部クラッド層２４を有する。受動導波路１３の幅は１．５μｍ、高さは２．５μｍである。受動導波路１３の高さは変調導波路１２ａ、１２ｂの高さｈ０と等しい。第２樹脂層５４は、入力配線１４ａが受動導波路１３の上部に設けられる箇所において、第２樹脂層５４の上面と受動導波路１３の上面との距離ｈ２が受動導波路１３の高さｈ０よりも大きくなるような厚さを有する。本実施形態では距離ｈ２は４．５μｍである。これにより、入力配線１４ａと受動導波路１３との間の距離を大きくすることができ、寄生容量の増加を抑制できる。
【００３６】
図４〜図８は、本発明の第１の実施形態に係る半導体光素子の製造方法を説明するための図面である。
【００３７】
最初に基板１１の主面１１ａ上に、下部コンタクト層２１、下部クラッド層２２、コア層２３、上部クラッド層２４および上部コンタクト層２５を結晶成長により形成する。基板１１は半絶縁性ＩｎＰ基板である。下部コンタクト層２１はＳｉが高濃度にドープされたｎ型ＩｎＰであり、厚さは０．６μｍである。下部クラッド層２２はＳｉが低濃度にドープされたｎ型ＩｎＰであり、厚さは０．６μｍである。コア層２３はＧａＩｎＡｓＰとＩｎＰのＭＱＷであり、厚さは０．３μｍである。上部クラッド層２４はＺｎがドープされたｐ型ＩｎＰであり、厚さは１．３μｍである。上部コンタクト層２５はＺｎが高濃度にドープされたｐ型ＩｎＧａＡｓであり、厚さは０．２μｍである。結晶成長には、有機金属気相成長（Ｏｒｇａｎｏ−Ｍｅｔａｌｌｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ；ＯＭＶＰＥ）法が用いられる。次に上部コンタクト層２５を加工する。上部コンタクト層２５の加工は、受動導波路１３が形成される領域の上部コンタクト層２５が除去されるように行われる。除去はウェットエッチングにより行われる。
【００３８】
次に図４（ａ）に示されるように、変調導波路１２ａ、１２ｂと受動導波路１３（図示せず）とをメサ形状に加工する。加工はＨＩガスを用いたドライエッチングにより行われる。変調導波路１２ａ、１２ｂおよび受動導波路１３の幅は１．５μｍであり、高さｈ０は２．５μｍである。
【００３９】
次に図４（ｂ）に示されるように、下部コンタクト層２１の一部を除去する。下部コンタクト層２１の除去は、絶縁膜をマスクとして用い、下部コンタクト層２１をＨＩガスを用いてドライエッチングすることにより行われる。ドライエッチングは基板１１の表面が露出した時点で停止させる。この工程により、基板１１上に複数作製される半導体光素子１０を、互いに電気的に分離させることができる。
【００４０】
続いて図５（ａ）に示されるように、第１絶縁膜５１と第１樹脂層５２とを形成する。第１絶縁膜５１は、変調導波路１２ａ、１２ｂ、受動導波路１３（図示せず）、下部コンタクト層２１および基板１１を覆うように設けられる。第１絶縁膜５１はＳｉＯ２であり、厚さｄ１は０．２μｍである。第１絶縁膜５１は熱ＣＶＤ法により形成される。第１樹脂層５２を第１絶縁膜５１の表面にスピン塗布法で塗布し、熱硬化させる。第１樹脂層５２はＢＣＢ樹脂である。第１樹脂層５２の上面と変調導波路１２ａ、１２ｂの上面との距離ｈ１は、１μｍである。第１樹脂層５２の厚さは、第１樹脂層５２の上面が変調導波路１２ａ、１２ｂおよび受動導波路１３の上面よりも高くなるように調整される。すなわち第１樹脂層５２は、変調導波路１２ａ、１２ｂおよび受動導波路１３を埋め込むように形成される。加えて第１樹脂層５２の厚さは、距離ｈ１が変調導波路１２ａ、１２ｂの高さｈ０の１／２よりも小さくなるような範囲に調整される。この範囲の厚さを選ぶことで、第１樹脂層５２をエッチングする工程においてエッチング量のばらつきを小さくすることができる。第１樹脂層５２の厚さの調整は、塗布時の第１樹脂層５２の粘度およびスピン回転数を調整することにより行うことができる。
【００４１】
次に図５（ｂ）に示されるように、第１樹脂層５２および第１絶縁膜５１を除去してプレ上部開口６１ａ、６１ｂとプレ下部開口６２とを形成する。プレ上部開口６１ａ、６１ｂの形成は以下のように行われる。第１樹脂層５２の表面にレジストマスクを形成し、ＣＦ４とＯ２の混合ガスを用いて第１絶縁膜５１が露出するまで第１樹脂層５２をドライエッチングする。第１樹脂層５２のドライエッチングにおいては、エッチングが過剰にならないよう、以下の手順が採用される。まず事前にテスト試料を用いて第１樹脂層５２に対するエッチングレートを測定する。この測定結果から、第１樹脂層５２をｈ１−ｄ１だけエッチングするのに必要な時間を算出する。この時間が経過した時点でプレ上部開口６１ａ、６１ｂのエッチングを停止する。
【００４２】
露出した第１絶縁膜５１は、ＣＦ４ガスによるドライエッチングにより除去される。第１絶縁膜５１のエッチングにおいては、第１絶縁膜５１のエッチングレートが第１樹脂層５２のエッチングレートとほぼ等しくなるように、エッチングの条件が選定される。このようにすると、プレ上部開口６１ａ、６１ｂの底面において、第１絶縁膜５１と第１樹脂層５２と上部コンタクト層２５の間の段差を小さくすることができる。
【００４３】
プレ上部開口６１ａ、６１ｂの底面の幅ｗ１ｂは６μｍである。幅ｗ１ｂは５μｍ〜１０μｍであるのが好ましい。ｗ１ｂが５μｍより小さいと、第１電極層４１を形成する工程において第１電極層４１の幅を制御するのが難しくなる。ｗ１ｂが１０μｍより大きいと、第２樹脂層５４を形成する工程において第２樹脂層５４の表面に窪みが生じ、溝３１ａ、３１ｂを形成する工程において溝の幅を制御するのが難しくなる。
【００４４】
ところでプレ上部開口６１ａ、６１ｂの底面の幅ｗ１ｂは、変調導波路１２ａ、１２ｂの上部の幅よりも広い。このため第１樹脂層５２のエッチングにおいて、仮に第１樹脂層５２のエッチングが過剰になった場合には、変調導波路１２ａ、１２ｂの側面が露出する。変調導波路１２ａ、１２ｂの側面が露出した場合、後の工程で形成される第１電極層４１が変調導波路１２ａ、１２ｂの側面に回り込む。そして第１電極層４１が側面に回り込むと、変調導波路１２ａ、１２ｂと第１電極層４１との間に寄生容量が発生して変調特性が劣化するといった不具合が生じる。発明者らの検討したところによると、側面の露出量が変調導波路の高さの約１／１０よりも大きい場合に、変調特性の劣化が顕著になる。したがって第１樹脂層５２のエッチング量は注意深く制御される必要がある。
【００４５】
ところが精密なエッチングレートの測定によると、エッチングレートはエッチングに用いる装置の内部で必ずしも均一ではない。このためエッチングレートが小さい場所（たとえば装置の中央部）に搭載された変調導波路を基準として第１絶縁膜がちょうど露出した時点でエッチングを停止したとしても、エッチングレートが大きい場所（たとえば装置の端部）に搭載された変調導波路ではエッチングが過剰になるといった状況が生じうる。
【００４６】
そこでエッチングレートがばらついても側面の露出量を小さくできるよう、本発明の実施形態の場合には、第１樹脂層５２の厚みを調整している。具体的には、距離ｈ１が高さｈ０の１／２よりも小さくなるような範囲に調整している。これにより、プレ上部開口６１ａ、６１ｂの形成においてエッチングされるべき第１樹脂層５２の厚さを、高さｈ０の１／２以下とすることができる。エッチングされる厚さを小さく抑えることにより、仮にエッチングに用いる装置の内部でエッチングレートに１０％のばらつきが存在したとしても、変調導波路の側面の露出量は、変調導波路の高さｈ０の１／２０以下の範囲に収まる。この露出量は、変調特性の劣化が顕著になる露出量であるｈ０の約１／１０よりも十分小さい。
【００４７】
プレ上部開口６１ａ、６１ｂに引き続いて、プレ下部開口６２を形成する。第１樹脂層５２の表面にレジストマスクを形成し、ＣＦ４とＯ２の混合ガスを用いて第１樹脂層５２をドライエッチングにより除去する。ドライエッチングは、第１絶縁膜５１が露出した時点で停止させる。露出した第１絶縁膜５１は、ＣＦ４ガスによるドライエッチングにより除去される。この工程において、電極配線１４の端部であって電気信号の入力のために外部とワイヤで接続される部分についても、第１樹脂層５２および第１絶縁膜５１がドライエッチングにより除去される。
【００４８】
次に図６（ａ）に示されるように、第１電極層４１と第４電極層４４とを形成する。まずフォトリソグラフィーを用いて第１のリフトオフ用レジストマスクを形成する。第１のリフトオフ用レジストマスクは、第１電極層４１が形成される部分が開口した形状を有している。続いて蒸着法によりＴｉ、Ｐｔ、Ａｕの順に金属膜を堆積する。第１のリフトオフ用レジストマスクを除去することにより、第１電極層４１が形成される。第１電極層４１の幅は４μｍであり、厚さは０．６μｍである。次に第２のリフトオフ用レジストマスクを形成する。第２のリフトオフ用レジストマスクは、第４電極層４４が形成される部分が開口した形状を有している。蒸着法によりＡｕＧｅＮｉ合金から成る金属膜を堆積する。第２のリフトオフ用レジストマスクを除去することにより第４電極層４４が形成される。第４電極層４４の幅は２０μｍであり、厚さは０．３μｍである。
【００４９】
続いて図６（ｂ）に示されるように、第２絶縁膜５３と第２樹脂層５４と第３絶縁膜５５とを形成する。まず第２絶縁膜５３をスパッタ法により堆積する。第２絶縁膜５３はＳｉＯ２であり、厚さは０．３μｍである。次に第２樹脂層５４をスピン塗布法で塗布し加熱により硬化させる。第２樹脂層５４はＢＣＢ樹脂である。第２樹脂層５４の厚さは、電極配線１４が受動導波路１３の上を通過する箇所（図示せず）において３μｍである。この工程において、プレ上部開口６１ａ、６１ｂとプレ下部開口６２と第１電極層４１と第４電極層４４とは、第２樹脂層５４によって埋め込まれる。その後、第２樹脂層５４の上にスパッタ法で第３絶縁膜５５を堆積する。第３絶縁膜５５はＳｉＯ２であり、厚さは０．３μｍである。第３絶縁膜５５は、後の工程で形成される第２電極層４２の密着性を向上するために用いられるが、省略することもできる。第２樹脂層５４の厚さは、電極配線１４が受動導波路１３の上を通過する箇所において、第２樹脂層５３の上面と受動導波路の上面との距離ｈ２が受動導波路１３の高さｈ０よりも大きくなるような範囲が好適である。本実施形態では距離ｈ２は４．５μｍであり高さｈ０は２．５μｍである。これにより、受動導波路１３の上方に電極配線１４が設けられる箇所において、電極配線１４と半導体との距離を大きく保つことができ、寄生容量の発生が抑制される。
【００５０】
次に図７（ａ）に示されるように、溝３１ａ、３１ｂと下部開口３２とを形成する。まず溝３１ａ、３１ｂを形成する。第３絶縁膜５５の上に、溝３１ａ、３１ｂを形成したい領域が開口した形状を有するレジストマスクを形成する。このレジストマスクをマスクとして、第３絶縁膜５５と第２樹脂層５４と第２絶縁膜５３とを連続的にドライエッチングする。ドライエッチングにはＣＦ４とＯ２の混合ガスを用いる。この工程においてレジストマスクの幅は、ドライエッチング後の溝３１ａ、３１ｂの底面における幅ｗ２ｂが第１電極層４１の幅よりも小さくなるように選定される。幅ｗ２ｂは２μｍである。
【００５１】
またこの溝３１ａ、３１ｂのドライエッチングにおいては、被エッチング物の周囲のイオン密度が高くなり、かつ、イオンの指向性が強くなるようなエッチングの条件が選定される。このような条件下では、溝３１ａ、３１ｂの内壁は基板１１の主面１１ａに対して垂直に近い角度を有するように形成される。内壁面と主面１１ａのなす角度は８８度であり、溝の上部の幅の方が下部の幅よりも広い。
【００５２】
ところで第１電極層４１は、当該エッチングガスに対するエッチングレートが極めて小さい。したがって第１電極層４１が露出した時点でドライエッチングが停滞する。これにより、エッチングに用いる装置のエッチングレートが装置の内部でばらつきを有していたとしても、エッチングの深さを揃えることができる。溝３１ａ、３１ｂの幅ｗ２ｂは第１電極層４１の幅よりも小さいので、このエッチングの工程において変調導波路１２ａ、１２ｂの側面が露出することがない。したがってその後に形成される第２電極層４２および第３電極層４３が変調導波路１２ａ、１２ｂの側面に回り込むことがない。
【００５３】
また溝３１ａ、３１ｂの幅ｗ２ｂは、第１電極層４１の幅よりも小さい。したがって第２樹脂層５４と第２絶縁膜５３とを連続的にドライエッチングすることにより、第２絶縁膜５３が第１電極層４１の両端を各々１μｍずつ覆う構造を形成することができる。第２絶縁膜５３が第１電極層４１の両端を覆うので、第２樹脂層５４は第１電極層４１と接触しない。これにより、第１電極層４１と第２樹脂層５４との間に剥離による空隙が生じるのを防ぐことができる。
【００５４】
さらに溝３１ａ、３１ｂは、基板１１の主面１１ａに対してほぼ垂直な内壁を有するように形成されている。したがって第２電極層４２および第３電極層４３は、上方に向かってその幅がほとんど広がることなく形成される。これにより、第２電極層４２および第３電極４３と変調導波路１２ａ、１２ｂとの間における寄生容量の発生を抑制することができる。内壁面と主面１１ａのなす角度は、７５度〜９０度が好ましい。
【００５５】
下部開口３２は、以下のようにして形成される。第３絶縁膜５５の上に、レジストマスクを形成し、第３絶縁膜５５と第２樹脂層５４と第２絶縁膜５３とを連続的にドライエッチングする。ドライエッチングにはＣＦ４とＯ２の混合ガスを用いる。この工程においてレジストマスクの幅は、ドライエッチング後の下部開口３２の底面における幅が第１電極層４４の幅よりも小さくなるように選定される。下部開口３２の底面における幅は１６μｍである。
【００５６】
下部開口の３２の形成の後、電極配線１４の端部であって電気信号の入力のために外部とワイヤで接続される部分についても、第３絶縁膜５５と第２樹脂層５４とがドライエッチングにより除去される。電極配線１４の端部であって電気信号の入力のために外部とワイヤで接続される部分については、第２絶縁膜５３が露出した時点でエッチングを停止する。
【００５７】
次に図７（ｂ）に示されるように、第２電極層４２を形成する。スパッタ法により第２電極層４２が堆積される。第２電極層４２の材料はＴｉＷであり厚さは０．０５μｍである。第２電極層４２は、第３絶縁膜５５の表面、第２樹脂層５４の側面、第１電極層４１の表面および第４電極層４４の表面を覆うように堆積される。第２樹脂層５４の側面はほぼ垂直に近い角度を有しているが、スパッタ法を用いることにより、ほぼ垂直に近い側面にも良好に第２電極層４２を堆積することができる。
【００５８】
続いて図８（ａ）に示されるように、第３電極層４３を形成する。第３電極層４３はメッキにより形成される。第３電極層４３が形成される部分が開口した形状のレジストマスクを用いてメッキを行う。レジストの開口部分には第２電極層４２が露出しており、露出した第２電極層４２の上に第３電極層４３がメッキされる。第３電極層４３はＡｕであり、厚さは第３絶縁膜５５上の平坦な面において３．５μｍである。溝３１ａ、３１ｂの幅はメッキされる第３電極層４３の厚さよりも小さいので、溝３１ａ、３１ｂの内部は第２電極層４２を介して第３電極層４３により充填される。第３電極層４３の形成後、レジストマスクを除去する。
【００５９】
続いて図８（ｂ）に示されるように、第２電極層４２を加工する。第２電極層４２の加工にはイオンミリングを用いる。イオンミリングでは、アルゴンイオンを第２電極層４２に衝突させることで露出した部分の第２電極層４２を除去する。第３電極層４３の下に隠れている第２電極層４２は、第３電極層４３がマスクの役割を担うので除去されない。
【００６０】
以上に説明した本実施形態による半導体光素子の製造方法によれば、電極配線が受動導波路の上部に設けられる箇所においては、受動導波路と電極配線との距離を大きく保つことができる。一方で変調導波路においては、上部電極が変調導波路の側壁に過剰に回り込むことがない。これらにより寄生容量の発生を抑えることができ、高速変調に適した特性を有する半導体光素子を得ることができる。
【００６１】
［第２の実施形態］
第１の実施形態と共通の構造および製造方法に係る部分については、同じ符号を用い説明を省略する。図９に本発明の第２の実施形態に係る半導体光素子１０の断面図を示す。第２の実施形態の半導体光素子１０の上面図は図１と同じである。図９は図１におけるＩＩ−ＩＩ線に沿ってとられた断面図である。変調導波路１２ａ、１２ｂは第１の実施形態と同じく、基板１１の主面１１ａ上に設けられた下部コンタクト層２１、下部クラッド層２２、コア層２３、上部クラッド層２４および上部コンタクト層２５を有している。第１樹脂層５２の上面と変調導波路１２ａ、１２ｂの上面の間の距離ｈ１と、変調導波路１２ａ、１２ｂの高さｈ０との関係は、第１の実施形態と同様である。また、第２樹脂層５４の上面と受動導波路１３の上面の間の距離ｈ２と、受動導波路の高さｈ０との関係も、第１の実施形態と同様である。
【００６２】
変調導波路１２ａ、１２ｂの上面に接するように、第１電極層４１が設けられる。第１電極層４１の上方には、第２絶縁膜５３と第２樹脂層５４と第３絶縁膜５５とが設けられる。第２の実施形態では、第１の実施形態の溝３１ａ、３１ｂの替わりに上部開口７１ａ、７１ｂが設けられている。第２の実施形態における上部開口７１ａ、７１ｂの内壁は、第１の実施形態の溝３１ａ、３１ｂとは異なる傾斜の角度を有する。本実施形態における上部開口７１ａ、７１ｂの内壁の傾斜の角度（主面１１ａに対する角度）は４５度〜７５度の範囲である。
【００６３】
上部開口７１ａ、７１ｂの底面の幅ｗ３ｂは第１電極層４１の幅よりも小さい。このような幅にすることにより、上部開口７１ａ、７１ｂの内壁が傾斜している場合においても、第２電極層４２および第３電極層４３が変調導波路１２ａ、１２ｂの側面に回り込むことがない。
【００６４】
本発明の第２の実施形態に係る半導体光素子１０の製造方法において、上部開口７１ａ、７１ｂの内壁を傾斜させる方法について説明する。上部開口７１ａ、７１ｂは、レジストマスクをマスクとして第２樹脂層５４と第２絶縁膜５３とをドライエッチングすることにより形成される。ドライエッチングにはＣＦ４とＯ２の混合ガスを用いる。このエッチングにおいては、被エッチング物の周囲においてイオン密度が低くなり、かつ、イオンの指向性が弱くなるようなエッチングの条件が選定される。これにより、上部開口７１ａ、７１ｂの内壁を傾斜させることができる。本実施形態における内壁の傾斜の角度は基板１１の主面１１ａに対して５０度である。このときレジストマスクの幅は、ドライエッチング終了後における上部開口７１ａ、７１ｂの底面の幅ｗ３ｂが第１電極層４１の幅よりも小さくなるように選定される。
【００６５】
以上に説明した第２の実施形態による半導体光素子の製造方法によれば、上部開口７１ａ、７１ｂの内壁が傾斜している場合であっても、電極配線１４が受動導波路１３の上部に設けられる箇所においては半導体と電極配線との距離を大きく保つことができる。一方で、変調導波路においては上部電極１２ｃ、１２ｄが変調導波路１２ａ、１２ｂの側壁に回り込むことがない。
【００６６】
なお本発明は、上記第１および第２の実施形態に限定されるものではない。上記の実施形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成または同一の目的を達成することができる構成で置き換えてもよい。例えば、コア層２３は、ＡｌＧａＩｎＡｓとＡｌＩｎＡｓのＭＱＷや、ＧａＩｎＡｓＰのバルク層に置き換えることができる。第１絶縁膜５１と第２絶縁膜５３と第３絶縁膜５５とは、窒化シリコン（Ｓｉ３Ｎ４）や酸窒化シリコン（ＳｉＯＮ）に置き換えることができる。第１樹脂層５２および第２樹脂層５４は、ポリイミド樹脂に置き換えることができる。
【符号の説明】
【００６７】
１１…基板、１１ａ…主面、１２ａ、１２ｂ…変調導波路、１２ｃ、１２ｄ…上部電極、１３…受動導波路、１３ａ…光入力導波路、１３ｂ…光分岐導波路、１３ｃ…光合波導波路、１３ｄ…光出力導波路、１４…電極配線、１４ａ、１４ｂ…入力配線、１４ｃ、１４ｄ…出力配線、１４ｅ…下部電極、２１…下部コンタクト層、２２…下部クラッド層、２３…コア層、２４…上部クラッド層、２５…上部コンタクト層、３１ａ、３１ｂ…溝、３２…下部開口、４１…第１電極層、４２…第２電極層、４３…第３電極層、４４…第４電極層、５１…第１絶縁膜、５２…第１樹脂層、５３…第２絶縁膜、５４…第２樹脂層、５５…第３絶縁膜、６１ａ、６１ｂ…プレ上部開口、６２…プレ下部開口、７１ａ、７１ｂ…上部開口、７２…下部開口
【図１】
2015021974.tif 000003
【図２】
2015021974.tif 000004
【図３】
2015021974.tif 000005
【図４】
2015021974.tif 000006
【図５】
2015021974.tif 000007
【図６】
2015021974.tif 000008
【図７】
2015021974.tif 000009
【図８】
2015021974.tif 000010
【図９】
2015021974.tif 000011