(57)【要約】      （修正有）【課題】転送ゲート部に印加する電圧の電圧マージンを拡大することができ、かつ歩留まりの低下を抑制することができる固体撮像装置を提供する。【解決手段】固体撮像装置は、画素部１１ｂ´、および電荷蓄積部、を具備する。画素部１１ｂ´は、半導体基板１７の表面に設けられた受光層１９、および受光層１９をシールドする受光層用シールド層２０、を有し、電荷蓄積部は、半導体基板１７の表面において受光層１９から離間した位置に設けられた電荷蓄積層、および電荷蓄積層をシールドする電荷蓄積層用シールド層、を有する。受光層用シールド層２０および電荷蓄積層用シールド層のうち、少なくとも一方は、第１の転送ゲート部１３ｂに隣接する受光層１９の一部、または第２の転送ゲート部に隣接する電荷蓄積層の一部、を露出させる凹部を有する。【選択図】図３
2015026679.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に設けられた、入射光の受光量に応じて電荷を発生する受光層、およびこの受光層をシールドする受光層用シールド層、を有する画素部と、
前記半導体基板の表面において、前記画素部において発生した前記電荷を蓄積する電荷蓄積層、およびこの電荷蓄積層をシールドする電荷蓄積層用シールド層、を有する電荷蓄積部と、
前記画素部から前記電荷を読み出し、前記電荷蓄積部に転送する第１の転送ゲート部と、
前記電荷蓄積部において蓄積された前記電荷が転送され、転送された前記電荷の電荷量に応じた電圧降下を発生させる電荷検出部と、
前記電荷蓄積部に蓄積された前記電荷を読み出し、前記電荷検出部に転送する第２の転送ゲート部と、
を具備し、
前記受光層用シールド層は、前記第１の転送ゲート部に隣接する前記受光層の一部を露出させる凹部を有するとともに、前記電荷蓄積層用シールド層は、前記第２の転送ゲート部に隣接する前記電荷蓄積層の一部を露出させる凹部を有し、
前記凹部はそれぞれ、前記電荷の転送方向に向かって広くなることを特徴とする固体撮像装置。
【請求項２】
半導体基板の表面に設けられた、入射光の受光量に応じて電荷を発生する受光層、およびこの受光層をシールドする受光層用シールド層、を有する画素部と、
前記半導体基板の表面に設けられた、前記画素部において発生した前記電荷を蓄積する電荷蓄積層、およびこの電荷蓄積層をシールドする電荷蓄積層用シールド層、を有する電荷蓄積部と、
前記画素部から前記電荷を読み出し、前記電荷蓄積部に転送する第１の転送ゲート部と、
前記電荷蓄積部において蓄積された前記電荷が転送され、転送された前記電荷の電荷量に応じた電圧降下を発生させる電荷検出部と、
前記電荷蓄積部に蓄積された前記電荷を読み出し、前記電荷検出部に転送する第２の転送ゲート部と、
を具備し、
前記受光層用シールド層および前記電荷蓄積層用シールド層のうち、少なくとも一方は、前記第１の転送ゲート部に隣接する前記受光層の一部、または前記第２の転送ゲート部に隣接する前記電荷蓄積層の一部、を露出させる凹部を有することを特徴とする固体撮像装置。
【請求項３】
前記受光層用シールド層および前記電荷蓄積層用シールド層はそれぞれ、前記凹部を有することを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記凹部の幅は、前記電荷の転送方向に向かって広くなることを特徴とする請求項２または３に記載の固体撮像装置。
【請求項５】
半導体基板の表面に設けられた、入射光の受光量に応じて電荷を発生する受光層、およびこの受光層をシールドする受光層用シールド層、を有する画素部と、
前記画素部において蓄積された前記電荷が転送され、転送された前記電荷の電荷量に応じた電圧降下を発生させる電荷検出部と、
前記画素部に蓄積された前記電荷を読み出し、前記電荷検出部に転送する転送ゲート部と、
を具備し、
前記受光層用シールド層は、前記転送ゲート部に隣接する前記受光層の一部を露出させる凹部を有することを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置に関する。
【背景技術】
【０００２】
従来の固体撮像装置として、解像度の切替えを可能にするために、各画素部と電荷検出部との間にそれぞれ電荷蓄積部が設けられた固体撮像装置が知られている。
【０００３】
この固体撮像装置において、画素部には、受光量に応じて電荷を発生させる受光層が設けられており、電荷蓄積部には、受光層において発生した電荷を蓄積する電荷蓄積層が設けられている。また、受光層の表面および電荷蓄積層の表面にはそれぞれ、暗電流を抑制するためのシールド層が設けられている。
【０００４】
しかし、製造誤差によって、例えば受光層に対するシールド層の位置がそれぞれ所定位置からずれた場合、シールド層と、画素部から電荷蓄積部に電荷を転送させる転送ゲート部と、の間の電位ポテンシャルにディップ、または障壁が発生する。この結果、電荷を転送するために転送ゲート部に印加する電圧を大きくする必要があり、結果的に転送ゲート部に印加する電圧の電圧マージンが小さい、という問題がある。さらに、製品毎に要求される量産のための電圧マージンを満たすことが困難となり、歩留まりが低下する、という問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−５０９５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
実施形態は、転送ゲート部に印加する電圧の電圧マージンを拡大することができ、かつ歩留まりの低下を抑制することができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
実施形態に係る固体撮像装置は、画素部、電荷蓄積部、第１の転送ゲート部、電荷検出部、および第２の転送ゲート部、を具備する。前記画素部は、半導体基板の表面に設けられた、入射光の受光量に応じて電荷を発生する受光層、およびこの受光層をシールドする受光層用シールド層、を有する。前記電荷蓄積部は、前記半導体基板の表面に設けられた、前記画素部において発生した前記電荷を蓄積する電荷蓄積層、およびこの電荷蓄積層をシールドする電荷蓄積層用シールド層、を有する。前記第１の転送ゲート部は、前記画素部から前記電荷を読み出し、前記電荷蓄積部に転送する。前記電荷検出部は、前記電荷蓄積部において蓄積された前記電荷が転送され、転送された前記電荷の電荷量に応じた電圧降下を発生させる。前記第２の転送ゲート部は、前記電荷蓄積部に蓄積された前記電荷を読み出し、前記電荷検出部に転送する。前記受光層用シールド層および前記電荷蓄積層用シールド層のうち、少なくとも一方は、前記第１の転送ゲート部に隣接する前記受光層の一部、または前記第２の転送ゲート部に隣接する前記電荷蓄積層の一部、を露出させる凹部を有する。
【０００８】
また、実施形態に係る固体撮像装置は、画素部、電荷検出部、および転送ゲート部、を具備する。前記画素部は、半導体基板の表面に設けられた、入射光の受光量に応じて電荷を発生する受光層、およびこの受光層をシールドする受光層用シールド層、を有する。この受光層用シールド層は、前記転送ゲート部に隣接する前記受光層の一部を露出させる凹部を有する。前記電荷検出部は、前記画素部において蓄積された前記電荷が転送され、転送された前記電荷の電荷量に応じた電圧降下を発生させる。前記転送ゲート部は、前記画素部に蓄積された前記電荷を読み出し、前記電荷検出部に転送する。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る固体撮像装置を模式的に示す平面図である。
【図２】図１の一点鎖線Ａ−Ａ´に沿った固体撮像装置の断面図である。
【図３】第２の画素部の変形例を示す断面図である。
【図４】第１の実施形態に係る固体撮像装置の第２の画素部を拡大して示す平面図である。
【図５】第１の実施形態に係る固体撮像装置の第２の電荷蓄積部を拡大して示す平面図である。
【図６】実施形態に係る固体撮像装置に形成される電位ポテンシャルを説明するための図であって、同図（ａ）は、図２に示す固体撮像装置の断面図、同図（ｂ）は、同図（ａ）に示す断面における電位ポテンシャルを示す図である。
【図７】従来の固体撮像装置の要部を拡大して示す平面図である。
【図８】第１の実施形態に係る固体撮像装置および従来の固体撮像装置において、Ｎ型不純物層の一端とＰ型不純物層の一端との距離と、Ｎ型不純物層と転送ゲート部との間の電位ポテンシャルの変動量と、の関係を示す図である。
【図９】第２の実施形態に係る固体撮像装置の第２の画素部を拡大して示す平面図である。
【図１０】第２の実施形態に係る固体撮像装置の第２の電荷蓄積部を拡大して示す平面図である。
【図１１】第１、第２の実施形態に係る固体撮像装置および従来の固体撮像装置において、Ｎ型不純物層の一端とＰ型不純物層の一端との距離と、Ｎ型不純物層と転送ゲート部との間の電位ポテンシャルの変動量と、の関係を示す図である。
【図１２】第３の実施形態に係る固体撮像装置の、図２に対応する断面図である。
【図１３】第３の実施形態に係る固体撮像装置の第２の電荷蓄積部およびその周辺を拡大して示す平面図である。
【図１４】第３の実施形態に係る固体撮像装置のオフセットゲート部およびその周辺を拡大して示す平面図である。
【図１５】第４の実施形態に係る固体撮像装置の要部を模式的に示す平面図である。
【図１６】図１５の一点鎖線Ｂ−Ｂ´に沿った固体撮像装置の断面図である。
【図１７】第４の実施形態に係る固体撮像装置の画素部を拡大して示す平面図で
【図１８】第１の実施形態に係る固体撮像装置を適用したラインセンサを示す斜視図である。
【図１９】図１８に示すラインセンサに適用される一つの固体撮像装置の回路ブロック図である。
【発明を実施するための形態】
【００１０】
以下に、実施形態に係る固体撮像装置について説明する。
【００１１】
（第１の実施形態）
図１は、本実施形態に係る固体撮像装置１０の要部を模式的に示す平面図である。なお、本実施形態の固体撮像装置１０は、４画素を１セルとする複数のセルが一列に配列されたものであるが、実施形態は４画素１セルタイプの固体撮像装置に限定されず、１セル中に含まれる画素数は、４画素以上、例えば８画素であってもよい。
【００１２】
図１に示す固体撮像装置１０において、４個の画素部（ＰＤ）１１ａ、１１ｂ、１１ｃ、１１ｄは、一列に配列されている。以下の説明において、４個の画素部１１ａ、１１ｂ、１１ｃ、１１ｄを、図面左側から順に、第１の画素部１１ａ、第２の画素部１１ｂ、第３の画素部１１ｃ、第４の画素部１１ｄ、と称する。また、画素部１１ａ、１１ｂ、１１ｃ、１１ｄの列に対して平行な方向をＸ方向と称し、画素部１１ａから画素部１１ｄに向かう方向をＸ（＋）方向と称する。そして、Ｘ方向に対して垂直な方向をＹ方向と称し、各画素部１１ａ、１１ｂ、１１ｃ、１１ｄから離れる方向をＹ（＋）方向と称する。すなわち、４個の画素部１１ａ、１１ｂ、１１ｃ、１１ｄは、Ｘ（＋）方向に向かってこの順で、Ｘ方向に沿って配列されている。なお、それぞれの画素部１１ａ、１１ｂ、１１ｃ、１１ｄは、各画素部１１ａ、１１ｂ、１１ｃ、１１ｄの長手方向がＸ方向に向くように設けられているとする。
【００１３】
各画素部１１ａ、１１ｂ、１１ｃ、１１ｄはそれぞれ、この領域に照射される光（入射光）を受光し、受光量に応じた量の電荷を発生させる。
【００１４】
なお、実際の各画素部１１ａ、１１ｂ、１１ｃ、１１ｄはそれぞれ、Ｘ方向を長手方向とする多角形状であるが、Ｘ方向を長手方向とする長方形に近似した多角形状である。従って、上述の図１および以下に説明する各図において、各画素部１１ａ、１１ｂ、１１ｃ、１１ｄは長方形状であるものとして示している。そして、以下、各画素部１１ａ、１１ｂ、１１ｃ、１１ｄは長方形状であるものとして説明する。
【００１５】
第１の画素部１１ａに対してＹ（＋）方向に離間した位置には、第１の電荷蓄積部（ＳＴ）１２ａが設けられている。同様に、第２の画素部１１ｂに対してＹ（＋）方向に離間した位置には、第２の電荷蓄積部（ＳＴ）１２ｂが設けられており、第３の画素部１１ｃに対してＹ（＋）方向に離間した位置には、第３の電荷蓄積部（ＳＴ）１２ｃが設けられており、第４の画素部１１ｄに対してＹ（＋）方向に離間した位置には、第４の電荷蓄積部（ＳＴ）１２ｄが設けられている。これらの電荷蓄積部１２ａ、１２ｂ、１２ｃ、１２ｄは、Ｘ（＋）方向に向かってこの順で、画素部１１ａ、１１ｂ、１１ｃ、１１ｄの配列方向（Ｘ方向）に沿って一列に設けられている。
【００１６】
各電荷蓄積部１２ａ、１２ｂ、１２ｃ、１２はそれぞれ、対応する画素部１１ａ、１１ｂ、１１ｃ、１１ｄにおいて発生した電荷が転送され、転送された電荷を一時的に蓄積する。このような領域を設けることにより、解像度の切替えが可能となる。
【００１７】
互いに対応する画素部１１ａ、１１ｂ、１１ｃ、１１ｄと電荷蓄積部１２ａ、１２ｂ、１２ｃ、１２ｄとの間にはそれぞれ、第１の転送ゲート部（ＰＤＳＨ）１３ａ、１３ｂ、１３ｃ、１３ｄが設けられている。
【００１８】
第１の転送ゲート部１３ａ、１３ｂ、１３ｃ、１３ｄはそれぞれ、画素部１１ａ、１１ｂ、１１ｃ、１１ｄにおいて発生した電荷を読み出し、各画素部１１ａ、１１ｂ、１１ｃ、１１ｄに対応する電荷蓄積部１２ａ、１２ｂ、１２ｃ、１２ｄに転送する。
【００１９】
第２の電荷蓄積部１２ｂおよび第３の電荷蓄積部１２ｃに対してＹ（＋）方向に離間した位置には、Ｘ方向を長手方向とする形状のオフセットゲート部（ＯＧ）１４が設けられているとする。
【００２０】
オフセットゲート部１４には、所定の定電圧Ｖ０（例えばＶ０＝０Ｖ）が印加されている。このように定電圧が印加されることにより、オフセットゲート部１４は、後述する電荷検出部１６における信号電圧の読み出し精度を向上させる。電荷検出部１６における信号電圧の読み出し精度が許容範囲内であれば、オフセットゲート部１４は、設けられなくてもよい。
【００２１】
なお、実際のオフセットゲート部１４は、Ｘ方向を長手方向とする多角形状であるが、長方形に近似した多角形状である。従って、上述の図１および以下に説明する各図において、オフセットゲート部１４は長方形状であるものとして示している。そして、以下、オフセットゲート部１４は長方形状であるものとして説明する。
【００２２】
オフセットゲート部１４の形状を構成する一方の長辺と第２の電荷蓄積部１２ｂおよび第３の電荷蓄積部１２ｃとの間にはそれぞれ、第２の転送ゲート部（ＳＨ）１５ｂ、１５ｃが設けられている。また、オフセットゲート部１４の形状を構成する一方の短辺と第１の電荷蓄積部１２ａとの間には、第２の転送ゲート部（ＳＨ）１５ａが設けられており、オフセットゲート部１４の一方の短辺に対向する他方の短辺と第４の電荷蓄積部１２ｄとの間には、第２の転送ゲート部（ＳＨ）１５ｄが設けられている。
【００２３】
すなわち、第２の電荷蓄積部１２ｂおよび第３の電荷蓄積部１２ｃは、オフセットゲート部１４の長辺に、第２の転送ゲート部１５ｂ、１５ｃを介して接続されており、第１の電荷蓄積部１２ａおよび第３の電荷蓄積部１２ａは、オフセットゲート部１４の短辺に、第２の転送ゲート部１５ａ、１５ｄを介して接続されている。
【００２４】
第２の転送ゲート部１５ａ、１５ｂ、１５ｃ、１５ｄはそれぞれ、電荷蓄積部１２ａ、１２ｂ、１２ｃ、１２ｄに蓄積された電荷を読み出し、オフセットゲート部１４を介して後述する電荷検出部１６に転送する。
【００２５】
オフセットゲート部１４の形状を構成する一方の長辺に対向する他方の長辺に隣接する位置には、フローティングジャンクションである電荷検出部（ＦＪ）１６が設けられている。
【００２６】
電荷検出部１６は、この領域に転送された電荷の電荷量に応じて電圧降下を発生させ、発生した電圧降下分を信号電圧として読み出す領域である。
【００２７】
図２は、図１の一点鎖線Ａ−Ａ´に沿った固体撮像装置１０の断面図である。なお、図２においては、本実施形態に係る固体撮像装置１０の断面図の一例として、第２の画素部１１ｂおよび第２の電荷蓄積部１２ｂを通る断面を示している。
【００２８】
図２に示すように、第２の画素部１１ｂ、第１の転送ゲート部１３、第２の電荷蓄積部１２ｂ、第２の転送ゲート部１５、オフセットゲート部１４、電荷検出部１６、はそれぞれ、例えばＮ型の半導体基板１７に設けられたＰ型のウェル層１８に設けられている。
【００２９】
第２の画素部１１ｂにおいて、ウェル層１８の表面には、受光層１９が設けられている。受光層１９は、例えばＮ＋型の不純物層である。
【００３０】
この受光層１９の表面には、受光層１９をシールドする受光層用シールド層２０が設けられている。受光層用シールド層２０は、例えばＰ＋型の不純物層である。
【００３１】
なお、図３に、第２の画素部の変形例を示すように、第２の画素部１１ｂ´において、受光層１９の一部には、例えばＮ＋＋型の不純物層である第２の受光層１９´を、第１の転送ゲート部１３ｂから離間するように設けてもよい。
【００３２】
図４は、第２の画素部１１ｂを拡大して示す平面図である。なお、図４において、受光層１９および後述する第１の転送電極２５は、点線で示している。
【００３３】
図４に示すように、受光層用シールド層２０は、受光層１９の形状に応じた略四角形状の多角形であって、第１の転送電極２５を有する第１の転送ゲート部１３ｂに隣接する一辺に、凹部２０ａを有する。凹部２０ａは、Ｘ（＋）方向に沿った長さＷｒｘ（幅）が、Ｙ（＋）方向に向かって広がる形状である。
【００３４】
このような凹部２０ａを有する受光層用シールド層２０は、凹部２０ａの内部から受光層１９の一部が露出するように受光層１９を覆い、かつ凹部２０ａに接する一部領域が、第１の転送ゲート部１３ｂにはみ出すように設けられている。
【００３５】
例えば受光層１９の幅Ｗｓが１０μｍである場合、受光層用シールド層２０は、受光層１９の一端と、凹部２０ａの底辺２０ａ−１と、の距離Ｌ（以下、この距離Ｌを、Ｎ型不純物層の一端とＰ型不純物層の一端との距離Ｌ、と称する。）が０．８μｍとなるように設けられる場合もある。
【００３６】
なお、受光層用シールド層２０に凹部２０ａを設けることにより、第１の転送ゲート部１３ｂに印加する電圧の電圧マージンを拡大することができるとともに、歩留まりの低下を抑制することができるが、この理由については後述する。
【００３７】
図２を参照する。第２の電荷蓄積部１２ｂにおいて、ウェル層１８の表面には、第２の転送ゲート部１５ｂに接するように、平面状に第１の電荷蓄積層２１が設けられている。また、第１の電荷蓄積層２１の表面の一部には、第２の転送ゲート部１５ｂと離間するように、第２の電荷蓄積層２２が設けられている。第１の電荷蓄積層２１は、例えばＮ＋型の受光層１９より高濃度のＮ＋型の不純物層であり、第２の電荷蓄積層２２は、例えば第１の電荷蓄積層２１より高濃度のＮ＋＋型の不純物層である。
【００３８】
この第２の電荷蓄積層２２の表面には、一部が第１の電荷蓄積層２１にはみ出すように、電荷蓄積層用シールド層２３が設けられている。電荷蓄積層用シールド層２３は、少なくとも第２の電荷蓄積層２２をシールドする不純物層であって、例えばＰ＋型の不純物層である。
【００３９】
なお、電荷蓄積層用シールド層２３の濃度を調整する（下げる）ことで、第２の電荷蓄積部１２ｂの電位ポテンシャルを調整する（上げる）ことも可能である。
【００４０】
図５は、第２の電荷蓄積部１２ｂを拡大して示す平面図である。なお、図５において、第１、第２の電荷蓄積層２１、２２および後述する第２の転送電極２９は、点線で示している。
【００４１】
図５に示すように、電荷蓄積層用シールド層２３は、第１、第２の電荷蓄積層２１、２２の形状に応じた略四角形状の多角形であって、図４に示す受光層用シールド層２０と同様に、第２の転送電極２９を有する第２の転送ゲート部１５ｂに隣接する一辺に、凹部２３ａを有する。この凹部２３ａも、受光層用シールド層２０の凹部２０ａと同様に、Ｘ（＋）方向における長さＷｒｘ（幅）が、Ｙ（＋）方向に向かって広がる形状である。
【００４２】
このような凹部２３ａを有する電荷蓄積層用シールド層２３は、凹部２３ａの内部から第１、第２の電荷蓄積層２１、２２の一部が露出するように第１、第２の電荷蓄積層２１、２２を覆い、かつ凹部２３ａに接する一部領域が、第２の転送ゲート部１５ｂにはみ出すように設けられている。
【００４３】
例えば第１の電荷蓄積層２１の幅Ｗｓが１０μｍである場合、電荷蓄積層用シールド層２３は、第１の電荷蓄積層２１の一端と、凹部２３ａの底辺２３ａ−１と、の距離Ｌ、すなわちＮ型不純物層の一端とＰ型不純物層の一端との距離Ｌが０．８μｍとなるように設けられる場合もある。
【００４４】
なお、電荷蓄積層用シールド層２３に凹部２３ａを設けることにより、第２の転送ゲート部１５ｂに印加する電圧の電圧マージンを拡大することができるとともに、歩留まりの低下を抑制することができるが、この理由については後述する。
【００４５】
上述のように、第２の電荷蓄積部１２ｂにおいて、第２の電荷蓄積層２２は、設けられることが好ましいが、第２の電荷蓄積層２２は、必ずしも形成されなければならない不純物層ではない。
【００４６】
再度図２を参照する。第１の転送ゲート部１３ｂにおいて、ウェル層１８の表面には、第１の転送用不純物層２４が設けられている。第１の転送用不純物層２４は、ウェル層１８の表面において、受光層１９から離間し、かつ第２の電荷蓄積層２２に接するように設けられている。第１の転送用不純物層２４は、例えば第１の電荷蓄積層２１より低濃度のＮ型の不純物層である。この第１の転送用不純物層２４は、第１の転送ゲート部１３において、電荷を良好に転送させるための不純物層である。従って、第１の転送ゲート部１３における電荷の転送効率が許容範囲内であるならば、第１の転送用不純物層２４は設けられなくてもよい。
【００４７】
なお、第１の転送用不純物層２４は、第２の電荷蓄積層２２を設ける際に、Ｎ型の不純物層の一部を、第１の転送ゲート部１３ｂにはみ出すように設けることにより、第２の電荷蓄積層２２と一括して設けることができる。
【００４８】
この第１の転送用不純物層２４の表面上を含むウェル層１８の表面上には、第１の転送電極２５が設けられている。第１の転送電極２５は、この電極２５に所定の電圧Ｖ１を印加することにより、第１の転送電極２５の直下の電位ポテンシャルの深さを制御する。
【００４９】
次に、オフセットゲート部１４において、ウェル層１８の表面には、オフセットゲート層２６が設けられている。オフセットゲート層２６は、例えばＮ＋型の不純物層であって、オフセットゲート部１４および電荷検出部１６を含む広範囲に設けられている。
【００５０】
このオフセットゲート層２６の表面上の一部には、オフセットゲート電極２７が設けられている。オフセットゲート電極２７には、オフセットゲート部１４の電位ポテンシャルが、少なくとも第２の電荷蓄積部１２ｂより深いポテンシャルにおいて固定されるように、所定の定電圧Ｖ０（例えばＶ０＝０Ｖ）が印加されている。このように定電圧を印加しておくことにより、第２の転送ゲート部１５の電位ポテンシャルの変動による電荷検出部１６の電位ポテンシャルの変動が抑制され、電荷検出部１６による電圧の読み出し精度が向上する。
【００５１】
第２の転送ゲート部１５ｂにおいて、ウェル層１８の表面には、第２の転送用不純物層２８が設けられている。第２の転送用不純物層２８は、ウェル層１８の表面において、第１の電荷蓄積層２１から離間し、かつオフセットゲート層２６に接するように設けられている。第２の転送用不純物層２８は、例えば第１の転送用不純物層２４と同程度の不純物濃度のＮ型の不純物層である。この第２の転送用不純物層２８は、第１の転送用不純物層２４と同様に、第２の転送ゲート部１５ｂにおいて、電荷を良好に転送させるための不純物層である。従って、第１の転送ゲート部１３と同様に、第２の転送ゲート部１５ｂにおいても、電荷の転送効率が許容範囲内であるならば、第２の転送用不純物層２８は設けられなくてもよい。
【００５２】
この第２の転送用不純物層２８の表面上を含むウェル層１８の表面上には、第２の転送電極２９が設けられている。第２の転送電極２９は、この電極２９に所定の電圧Ｖ２を印加することにより、第２の転送電極２９の直下の電位ポテンシャルの深さを制御する。
【００５３】
次に、電荷検出部１６において、電荷検出部１６に設けられたオフセットゲート層２６の表面には、電荷検出層３０が設けられている。電荷検出層３０は、例えばオフセットゲート層２６より高濃度のＮ＋＋型の不純物層である。また、この電荷検出層３０の表面上の一部には、電荷検出層３０に発生する電圧降下分を信号電圧として読み出すための読み出し電極３１が設けられている。電荷検出層３０に電荷が蓄積されると、電荷検出部１６の電位は、電荷の蓄積量に応じた所定電圧となるが、この電圧が信号電圧として読み出し電極３１によって読み出される。
【００５４】
以上に、本実施形態に係る固体撮像装置１０の断面構造について説明したが、第３の画素部１１ｃおよび第３の電荷蓄積部１２ｃを通る断面構造、第１の画素部１１ａおよび第１の電荷蓄積部１２ａを通る断面構造、並びに第４の画素部１１ｄおよび第４の電荷蓄積部１２ｄを通る断面構造についてもそれぞれ、図２に示す構造と同様である。
【００５５】
また、第１、第３、第４の画素部１１ａ、１１ｃ、１１ｄの受光層用シールド層２０についても、図４に示す構造と同様であり、第１、第３、第４の電荷蓄積層１２ａ、１２ｃ、１２ｄの受光層用シールド層２３についても、図５に示す構造と同様である。
【００５６】
次に、上述のように設けられた固体撮像装置１０の図２に示す断面における電位ポテンシャルについて説明する。図６は、固体撮像装置１０に形成される電位ポテンシャルを説明するための図であって、同図（ａ）は、図２に示す固体撮像装置１０の断面図、同図（ｂ）は、同図（ａ）に示す断面における電位ポテンシャルを示す図である。なお、図６（ｂ）において、図面下方ほど、電位ポテンシャルが深いことを示している。
【００５７】
図６（ａ）に示すように、第２の画素部１１ｂには受光層１９が設けられており、第２の電荷蓄積部１２ｂには第１の電荷蓄積層２１および第２の電荷蓄積層２２が設けられている。そして、受光層１９と第１の電荷蓄積層２１および第２の電荷蓄積層２２とは、互いに離間している。また、図６（ｂ）に示すように、第２の画素部１１ｂおよび第２の電荷蓄積部１２ｂの電位ポテンシャルは、これらの間の第１の転送ゲート部１３ｂの電位ポテンシャルより深くしている。
【００５８】
第２の電荷蓄積部１２ｂにおいて、第１の電荷蓄積層２１および第２の電荷蓄積層２２は、第２の画素部１１ｂの受光層１９より高濃度に設けられている。従って、図６（ｂ）に示すように、第２の電荷蓄積部１２ｂの電位ポテンシャルは、第２の画素部１１ｂの電位ポテンシャルより深くなる。
【００５９】
さらに、第２の電荷蓄積部１２ｂにおいて、第１の電荷蓄積層２１より高濃度の第２の電荷蓄積層２２は、第１の電荷蓄積層２１の表面において、第２の転送ゲート部１５から離間するように設けられている。従って、図６（ｂ）に示すように、第２の電荷蓄積部１２ｂの電位ポテンシャルは、第１の転送ゲート部１３ｂから第２の転送ゲート部１５ｂに向かって深くなる。
【００６０】
なお、第１の転送ゲート部１３ｂには、第１の転送用不純物層２４が設けられている。この不純物層２４を設けることにより、図６（ｂ）に示すように、第１の転送ゲート部１３ｂの電位ポテンシャルは、第２の画素部１１ｂから第２の電荷蓄積部１２ｂに向かって階段状に深くなる。このような電位ポテンシャルにより、第１の転送ゲート部１３ｂにおける電荷転送を良好にしている。
【００６１】
また、図６（ａ）に示すように、第２の電荷蓄積部１２ｂには第１の電荷蓄積層２１および第２の電荷蓄積層２２が設けられており、オフセットゲート部１４および電荷検出部１６にはオフセットゲート層２６が設けられている。そして、第１の電荷蓄積層２１とオフセットゲート層２６とは、互いに離間している。また、第２の電荷蓄積部１２ｂおよびオフセットゲート部１４の電位ポテンシャルは、これらの間の第２の転送ゲート部１５ｂの電位ポテンシャルより深くしている。
【００６２】
オフセットゲート部１４において、オフセットゲート層２６の表面上の一部にはオフセットゲート電極２７が設けられており、この電極２７には、オフセットゲート部１４の電位ポテンシャルが第２の電荷蓄積部１２ｂより深い位置において固定されるように、所定の定電圧Ｖ０（例えばＶ０＝０Ｖ）が印加されている。また、図６（ｂ）に示すように、オフセットゲート部１４の電位ポテンシャルは、第２の電荷蓄積部１２ｂの電位ポテンシャルより深くしている。
【００６３】
なお、第２の転送ゲート部１５ｂには、第２の転送用不純物層２８が設けられている。この不純物層２８を設けることにより、図６（ｂ）に示すように、第２の転送ゲート部１５の電位ポテンシャルは、第２の電荷蓄積部１２ｂからオフセットゲート部１４に向かって階段状に深くなる。このような電位ポテンシャルにより、第２の転送ゲート部１５における電荷転送を良好にしている。
【００６４】
また、電荷検出部１６において、オフセットゲート層２６の表面には、オフセットゲート層２６より高濃度の電荷検出層３０が設けられている。従って、電荷検出部１６の電位ポテンシャルは、オフセットゲート部１４より深くなっている。これにより、オフセットゲート部１４に転送された電荷は、電荷蓄積部１５に集まる。
【００６５】
以下に、図６を参照して、固体撮像装置１０の動作について説明する。
【００６６】
第２の画素部１１ｂに光が入射されると、光電変換によって受光層１９において電荷が発生する。発生した電荷は、第１の転送ゲート部１３ｂの電位ポテンシャルが障壁となり、第２の画素部１１ｂに蓄積される。
【００６７】
第１の転送ゲート部１３ｂの第１の転送ゲート電極２５に所定電圧Ｖ１を印加し、第１の転送ゲート部１３ｂの電位ポテンシャルを、第２の画素部１１ｂの電位ポテンシャルより深くすると、第２の画素部１１ｂにおいて発生した電荷は第１の転送ゲート部１３ｂを転送され、第２の電荷蓄積部１２ｂに到達する。転送された電荷は、第２の転送ゲート部１５ｂの電位ポテンシャルが障壁となり、第２の電荷蓄積部１２ｂに蓄積される。
【００６８】
第２の転送ゲート部１５ｂの第２の転送電極２９に所定電圧Ｖ２を印加し、第２の転送ゲート部１５ｂの電位ポテンシャルを、第２の電荷蓄積部１２ｂの電位ポテンシャルより深くすると、第２の電荷蓄積部１２ｂにおいて蓄積された電荷は第２の転送ゲート部１５を転送され、オフセットゲート部１４に到達し、最終的に電荷検出部１６に集まる。
【００６９】
電荷が電荷検出部１６に集まると、電荷検出部１６には、この部分に蓄積された電荷の電荷量に応じた電圧降下が発生する。この電圧降下分が信号電圧として、読み出し電極３１によって読み出される。固体撮像装置１０は、このように読み出された信号電圧に基づいて画像を形成する。
【００７０】
なお、上述のように、第２の転送ゲート部１５ｂの電位ポテンシャルは、電荷を転送するために変動する。従って、仮に電荷検出部１６が第２の転送ゲート部１５ｂに接続されると、第２の転送ゲート部１５ｂの電位ポテンシャルの変動に応じて、電荷検出部１６の電位ポテンシャルも変動する。電荷検出部１６の電位ポテンシャルが変動すると、信号電圧の読み出し精度が低下する。
【００７１】
これに対して、本実施形態のように、第２の転送ゲート部１５ｂと電荷検出部１６との間に、電位ポテンシャルが固定されたオフセットゲート部１４を設けた場合、第２の転送ゲート部１５ｂの電位ポテンシャルが変動しても、オフセットゲート部１４の電位ポテンシャルが固定されているため、電荷検出部１６の電位ポテンシャルの変動は抑制される。この結果、信号電圧の読み出し精度が向上する。このような理由により、オフセットゲート部１４には、定電圧が印加されている。
【００７２】
このように動作する固体撮像装置１０において、図４および図５に示すように、受光層用シールド層２０および電荷蓄積層用シールド層２３にそれぞれ凹部２０ａ、２３ａを設けることにより、第１、第２の転送ゲート部１３ａ〜１３ｄ、１５ａ〜１５ｄに印加する電圧の電圧マージンを拡大することができるとともに、歩留まりの低下を抑制することができる。以下に、従来の固体撮像装置における受光層用シールド層および電荷蓄積層用シールド層と比較しながら、この理由について説明する。
【００７３】
図７は、従来の固体撮像装置における画素部または電荷蓄積層を拡大して示す平面図である。なお、以下に説明するＮ型の不純物層（図７において点線で示す領域）は、従来の固体撮像装置における受光層または電荷蓄積層を意味し、Ｐ型不純物層（図７において実線で示す領域）は、このようなＮ型の不純物層のシールド層を意味する。また、図７に示すように、従来の固体撮像装置において、Ｎ型不純物層１０１は、転送ゲート部１０２（本実施形態に係る固体撮像装置における第１の転送ゲート部１３ａ〜１３ｄ、または第２の転送ゲート部１５ａ〜１５ｄに対応する部分）に接するように設けられており、また、Ｐ型不純物層１０３は、転送ゲート部１０２から離間するように設けられている。
【００７４】
例えばＮ型不純物層１０１の幅Ｗｓが１０μｍである場合、理想的には、Ｐ型不純物層１０３は、Ｎ型不純物層１０１の一端とＰ型不純物層１０３の一端との距離Ｌが０．１μｍとなるように設けられる。このように設けられた場合、Ｎ型不純物層１０１の一端と、転送ゲート部１０２と、の間の電位ポテンシャルに障壁およびディップは発生しない。
【００７５】
しかしながら、例えば製造誤差によって、Ｎ型不純物層１０１の一端とＰ型不純物層１０３の一端との距離Ｌが０．１μｍより小さくなると、Ｎ型不純物層１０１の一端と、転送ゲート部１０２と、の間の電位ポテンシャルに障壁が生じ、また、Ｎ型不純物層１０１の一端とＰ型不純物層１０３の一端との距離Ｌが０．１μｍより大きくなると、Ｎ型不純物層１０１の一端と、転送ゲート部１０２と、の間の電位ポテンシャルにディップが生じる。
【００７６】
ここで、略四角形状の画素部および電荷蓄積部の長手方向が、電荷の転送方向に垂直な方向（Ｘ方向）に向くように両者が設けられている従来の固体撮像装置においては、Ｎ型不純物層１０１の幅Ｗｓが長いため、距離Ｌが理想的な値から僅かにずれただけで、Ｐ型不純物層１０３と転送ゲート部１０２との間に露出するＮ型不純物層１０１の面積が大きく変動する。従って、従来の固体撮像装置においては、Ｎ型不純物層１０１とＰ型不純物層１０３との相対的な位置ずれによって、電位ポテンシャルに障壁、ディップが発生しやすい。
【００７７】
これに対して本実施形態に係る固体撮像装置１０においては、図４に示すように、凹部２０ａを有する受光層用シールド層２０を、凹部２０ａの内部のみから受光層１９が露出するように設けているため、受光層１９と受光層用シールド層２０とが製造誤差等によって理想的な位置からずれて設けられても、受光層用シールド層２０と第１の転送ゲート部１３ａ〜１３ｄとの間に露出する受光層１９の面積の変動を抑制することができる。従って、受光層１９と第１の転送ゲート部１３ａ〜１３ｄとの間の電位ポテンシャルに障壁、またはディップが発生することを抑制することができる。なお、これと同様の理由により、第１の電荷蓄積層２１と第２の転送ゲート部１５ａ〜１５ｄとの間の電位ポテンシャルに障壁、またはディップが発生することを抑制することができる。
【００７８】
図８は、本実施形態に係る固体撮像装置１０および従来の固体撮像装置において、Ｎ型不純物層の一端とＰ型不純物層の一端との距離Ｌと、Ｎ型不純物層と転送ゲート部との間の電位ポテンシャルの変動量と、の関係を示す図であって、以上の説明をまとめた図である。
【００７９】
図８に示すように、従来の固体撮像装置において、距離Ｌと電位ポテンシャルの変動量との関係を示す直線（図８において点線で示される）の傾きは大きくなる。すなわち、Ｎ型不純物層１０１と転送ゲート部１０２との間の電位ポテンシャルに障壁、ディップが発生しやすい。従って、Ｎ型不純物層１０１を含む領域から転送ゲート部１０２に電荷を転送する際に、転送ゲート部１０２に高電圧を印加する必要があるため、転送ゲート部１０２に印加する電圧の電圧マージンは小さくなる。また、電圧マージンが小さい場合、製品毎に要求される電圧マージンを満たすことができず、歩留まりが低下する。
【００８０】
これに対して本実施形態に係る固体撮像装置１０によれば、距離Ｌと電位ポテンシャルの変動量との関係を示す直線（図８において実線で示される）の傾きを、従来の固体撮像装置より小さくすることができる。すなわち、受光層１９と第１の転送ゲート部１３ａ〜１３ｄとの間の電位ポテンシャル、および第１の電荷蓄積層２１と第２の転送ゲート部１５ａ〜１５ｄとの間の電位ポテンシャルに障壁、ディップが発生することを抑制することができる。この結果、画素部１１ａ〜１１ｄから第１の転送ゲート部１３ａ〜１３ｄに電荷を転送する際、および電荷蓄積層１２ａ〜１２ｄから第２の転送ゲート部１５ａ〜１５ｄに電荷を転送する際に、各転送ゲート部１３ａ〜１３ｄ、１５ａ〜１５ｄに印加する電圧を低くすることができ、各転送ゲート部１３ａ〜１３ｄ、１５ａ〜１５ｄ印加する電圧の電圧マージンを拡大することができる。また、製品毎に要求される電圧マージンを満たすことが容易にでき、歩留まりが向上する。
【００８１】
以上に説明したように、本実施形態に係る固体撮像装置１０においては、受光層用シールド層２０および電荷蓄積層用シールド層２３にそれぞれ凹部２０ａ、２３ａを設けている。従って、各転送ゲート部１３ａ〜１３ｄ、１５ａ〜１５ｄに印加する電圧の電圧マージンを拡大することができ、かつ、歩留まりを向上させることができる。また、特に電圧マージンを拡大することができるため、各転送ゲート部１３ａ〜１３ｄ、１５ａ〜１５ｄに印加する電圧を低電圧化することができ、電荷の転送速度を速くすることができる。
【００８２】
さらに、本実施形態に係る固体撮像装置１０において、受光層用シールド層２０の凹部２０ａの幅Ｗｒｘ、および電荷蓄積層用シールド層２３の凹部２３ａの幅Ｗｒｘがそれぞれ、Ｙ（＋）方向、すなわち電荷の転送方向に向かって広がるように、凹部２０ａ、２３ａが設けている。従って、凹部２０ａから露出する受光層２０における狭チャネル効果、および凹部２３ａから露出する第１、２の電荷蓄積層２１、２２における狭いチャネル効果により、凹部２０ａから露出する受光層２０の電位ポテンシャル、および凹部２３ａから露出する第１、２の電荷蓄積層２１、２２の電位ポテンシャルはそれぞれ、電荷の転送方向に向かって深くなる。この結果、各領域における電荷の転送効率を向上させることができる。
【００８３】
なお、本実施形態においては、受光層用シールド層２０および電荷蓄積層用シールド層２３にそれぞれ凹部２０ａ、２３ａが設けられていた。しかし、受光層用シールド層２０ａのみに凹部２０ａを設け、電荷蓄積層用シールド層２３には凹部２３ａを設けない場合であっても、第１の転送ゲート部１３ａ〜１３ｄに印加する電圧の電圧マージンを拡大することができ、かつ、歩留まりを向上させることができる。また、特に電圧マージンを拡大することができるため、第１の転送ゲート部１３ａ〜１３ｄに印加する電圧を低電圧化することができ、電荷の転送速度を速くすることができる。さらに、画素部１１ａ〜１１ｄから第１の転送ゲート部１３ａ〜１３ｄへの電荷の転送効率を向上させることができる。同様に、電荷蓄積層用シールド層２３のみに凹部２３ａを設け、受光層用シールド層２０ａには凹部２０ａを設けない場合であっても、第２の転送ゲート部１５ａ〜１５ｄに印加する電圧の電圧マージンを拡大することができ、かつ、歩留まりを向上させることができる。また、特に電圧マージンを拡大することができるため、第２の転送ゲート部１５ａ〜１５ｄに印加する電圧を低電圧化することができ、電荷の転送速度を速くすることができる。さらに、電荷蓄積部１２ａ〜１２ｄから第２の転送ゲート部１５ａ〜１５ｄへの電荷の転送効率を向上させることができる。
【００８４】
以下に説明する第２、第３の実施形態においても第１の実施形態と同様に、凹部を、受光層用シールド層および電荷蓄積層用シールド層の両方にそれぞれ設けているが、凹部は、受光層用シールド層のみに設けられてもよいし、電荷蓄積層用シールド層のみに設けられてもよい。
【００８５】
（第２の実施形態）
次に、第２の実施形態に係る固体撮像装置について説明する。なお、第２の実施形態に係る固体撮像装置の全体構造は図１、図２に示される構造と同様であり、動作についても、図６を参照して説明した動作と同様である。従って、これらについての説明は省略し、以下に、第１の固体撮像装置１０と比較して異なる部分について説明する。
【００８６】
図９は、第２の実施形態に係る固体撮像装置の第２の画素部４１ｂを拡大して示す平面図である。図９に示すように、第２の実施形態に係る固体撮像装置においては、第１の実施形態に係る固体撮像装置１０と比較して、受光層用シールド層４２は、受光層１９の形状に応じた略四角形状の多角形である点は同様だが、第１の転送電極２５を有する第１の転送ゲート部１３ｂに隣接する一辺の２箇所に、凹部４２ａを有する点が異なる。各凹部４２ａは、Ｘ（＋）方向における長さＷｒｘ（幅）が、Ｙ（＋）方向に向かって広がる形状である。
【００８７】
このような複数の凹部４２ａを有する受光層用シールド層４２は、各凹部４２ａの内部から受光層１９の一部が露出するように受光層１９を覆い、かつそれぞれの凹部４２ａに接する一部領域が、第１の転送ゲート部１３ｂにはみ出すように設けられている。
【００８８】
例えば受光層１９の幅Ｗｓが１０μｍである場合、受光層用シールド層４２は、受光層１９の一端と、凹部４２ａの底辺４２ａ−１と、の距離Ｌ、すなわち、Ｎ型不純物層の一端とＰ型不純物層の一端との距離Ｌ、が０．８μｍとなるように設けられる。
【００８９】
なお、図示は省略するが、第２の実施形態に係る固体撮像装置において、第１、第３、第４の画素部も、図９と同様の構成となっている。
【００９０】
このように、受光層用シールド層４２に複数個の凹部４２ａを設けた場合であっても、受光層１９と受光層用シールド層４２とが製造誤差等によって理想的な位置からずれた場合における、受光層用シールド層４２と第１の転送ゲート部１３ａ〜１３ｄとの間に露出する受光層１９の面積の変動量を、従来の固体撮像装置より小さくすることができる。すなわち、受光層１９と第１の転送ゲート部１３ａ〜１３ｄとの間の電位ポテンシャルに障壁、ディップが発生することを抑制することができる。
【００９１】
図１０は、第２の実施形態に係る固体撮像装置の第２の電荷蓄積部４３ｂを拡大して示す平面図である。図１０に示すように、第２の実施形態に係る固体撮像装置においては、第１の実施形態に係る固体撮像装置１０と比較して、電荷蓄積層用シールド層４４は、第１、第２の電荷蓄積層２１、２２の形状に応じた略四角形状の多角形である点は同様だが、図９に示す受光層用シールド層４２と同様に、第２の転送電極２９を有する第２の転送ゲート部１５ｂに隣接する一辺の２箇所に、凹部４４ａを有する点が異なる。各凹部４４ａも、受光層用シールド層４２の凹部４２ａと同様に、Ｘ（＋）方向における長さＷｒｘ（幅）が、Ｙ（＋）方向に向かって広がる形状である。
【００９２】
このような複数の凹部４４ａを有する電荷蓄積層用シールド層４４は、各凹部４４ａの内部から第１、第２の電荷蓄積層２１、２２の一部が露出するように第１、第２の電荷蓄積層２１、２２を覆い、かつそれぞれの凹部４４ａに接する一部領域が、第２の転送ゲート部１５ｂにはみ出すように設けられている。
【００９３】
例えば第１の電荷蓄積層２１の幅Ｗｓが１０μｍである場合、電荷蓄積層用シールド層４４は、第１の電荷蓄積層２１の一端と、凹部４４ａの底辺４４ａ−１と、の距離Ｌ、すなわちＮ型不純物層の一端とＰ型不純物層の一端との距離Ｌが０．８μｍとなるように設けられる。
【００９４】
なお、図示は省略するが、第２の実施形態に係る固体撮像装置において、第３の電荷蓄積部も、図９と同様の構成となっている。また、第１、第４の電荷蓄積部においては、第１、第２の電荷蓄積層が、第１の転送ゲート部１３ａ、１３ｄから第２の転送ゲート部１５ａ、１５ｄに向かって斜め方向に設けられていることを除いて、基本的には図１０と同様の構成となっている。
【００９５】
このように、受光層用シールド層４２に複数個の凹部４２ａを設けた場合であっても、第１、第２の電荷蓄積層２１、２２と電荷蓄積層用シールド層４４とが製造誤差等によって理想的な位置からずれた場合における、電荷蓄積層用シールド層４４と第２の転送ゲート部１５ａ〜１５ｄとの間に露出する第１、第２の電荷蓄積層２１、２２の面積の変動量を、従来の固体撮像装置より小さくすることができる。すなわち、第１の電荷蓄積層２１と第２の転送ゲート部１５ａ〜１５ｄとの間の電位ポテンシャルに障壁、ディップが発生することを抑制することができる。
【００９６】
図１１は、第１、２の実施形態に係る固体撮像装置および従来の固体撮像装置において、Ｎ型不純物層の一端とＰ型不純物層の一端との距離Ｌと、Ｎ型不純物層と転送ゲート部との間の電位ポテンシャルの変動量と、の関係を示す図であって、以上の説明をまとめた図である。
【００９７】
図１１に示すように、第２の実施形態に係る固体撮像装置によれば、距離Ｌと電位ポテンシャルの変動量との関係を示す直線（図１１において実線で示される）の傾きを、従来の固体撮像装置より小さくすることができる。すなわち、受光層１９と第１の転送ゲート部１３ａ〜１３ｄとの間の電位ポテンシャル、および第１の電荷蓄積層２１と第２の転送ゲート部１５ａ〜１５ｄとの間の電位ポテンシャルに障壁、ディップが発生することを抑制することができる。この結果、第２の画素部４１ｂを含む各画素部から第１の転送ゲート部１３ａ〜１３ｄに電荷を転送する際、および第２の電荷蓄積部４３を含む各電荷蓄積部から第２の転送ゲート部１５ａ〜１５ｄに電荷を転送する際に、各転送ゲート部１３ａ〜１３ｄ、１５ａ〜１５ｄに印加する電圧を低くすることができ、各転送ゲート部１３ａ〜１３ｄ、１５ａ〜１５ｄ印加する電圧の電圧マージンを拡大することができる。また、製品毎に要求される電圧マージンを満たすことが容易にでき、歩留まりが向上する。
【００９８】
以上に説明したように、本実施形態に係る固体撮像装置においても、第１の実施形態に係る固体撮像装置１０と同様に、受光層用シールド層４２および電荷蓄積層用シールド層４４にそれぞれ凹部４２ａ、４４ａを設けている。従って、各転送ゲート部１３ａ〜１３ｄ、１５ａ〜１５ｄに印加する電圧の電圧マージンを拡大することができ、かつ、歩留まりを向上させることができる。また、特に電圧マージンを拡大することができるため、各転送ゲート部１３ａ〜１３ｄ、１５ａ〜１５ｄに印加する電圧を低電圧化することができ、電荷の転送速度を速くすることができる。
【００９９】
さらに、受光層用シールド層４２の凹部４２ａの幅Ｗｒｘ、および電荷蓄積層用シールド層４４の凹部４４ａの幅Ｗｒｘがそれぞれ、Ｙ（＋）方向、すなわち電荷の転送方向に向かって広がるように、凹部４２ａ、４４ａが設けている。従って、各画素部から第１の転送ゲート部１３ａ〜１３ｄへの電荷の転送効率、および各電荷蓄積部から第２の転送ゲート部１５ａ〜１５ｄへの電荷の転送効率を、向上させることができる。
【０１００】
なお、第２の実施形態に係る固体撮像装置においては、受光層用シールド層４２の２箇所に凹部４２ａが設けられており、電荷蓄積層用シールド層４４の２箇所に凹部４４ａが設けられている。従って、２箇所の凹部４２ａから露出する受光層１９の面積、および２箇所の凹部４４ａから露出する第１、第２の電荷蓄積層２１、２２の面積は、第１の実施形態に係る固体撮像装置１０より広くなる。この結果、製造誤差による電位ポテンシャルの変動量は、第１の実施形態に係る固体撮像装置１０より大きくなる（図１１）。しかしながら、第２の実施形態に係る固体撮像装置においては、凹部４２ａ、４４ａがそれぞれ２箇所ずつ設けられているため、各画素部から第１の転送ゲート部１３ａ〜１３ｄへの電荷の転送速度、および各電荷蓄積部から第２の転送ゲート部１５ａ〜１５ｄへの電荷の転送速度を、それぞれ第１の実施形態に係る固体撮像装置１０と比較して２倍程度にすることができる。
【０１０１】
（第３の実施形態）
次に、第３の実施形態に係る固体撮像装置について説明する。図１２は、第３の実施形態に係る固体撮像装置の、図２に対応する断面図である。なお、第３の実施形態に係る固体撮像装置の平面図は、図１と同様である。
【０１０２】
図１２に示す固体撮像装置は、図２に示す第１の実施形態に係る固体撮像装置１０と比較して、第２の電荷蓄積部５１の第２の電荷蓄積層５２、およびオフセットゲート部５３のオフセットゲート層５４、の構造が異なっている。以下に、第２の電荷蓄積部５１、およびオフセットゲート部５３について説明する。第１の実施形態に係る固体撮像装置１０と同一の構造については、第１の実施形態に係る固体撮像装置１０と同一符号を付すとともに、説明を省略する。
【０１０３】
まず、第２の電荷蓄積部５１について説明する。第２の電荷蓄積部５１において、第１の電荷蓄積層２１の表面の一部には、第２の転送ゲート部１５ｂと離間するように、第２の電荷蓄積層５２が設けられている。第２の電荷蓄積層５２は、例えば第１の電荷蓄積層２１より高濃度のＮ＋＋型の不純物層である。
【０１０４】
図１３は、第２の電荷蓄積部５１およびその周辺を拡大して示す平面図である。図１３に示すように、第２の電荷蓄積層５２は、第１の電荷蓄積層２１の表面において、リング状に設けられている。
【０１０５】
そして、電荷蓄積層用シールド層２３は、このようなリング状の第２の電荷蓄積層５２を含む第１の電荷蓄積層２１の表面に設けられている。
【０１０６】
なお、図示は省略するが、第３の実施形態に係る固体撮像装置において、第３の電荷蓄積部の第２の電荷蓄積層も同様にリング状に設けられているが、第１、４の電荷蓄積部の第２の電荷蓄積層は、リング状には設けられておらず、平面状に設けられている。ただし、第１、４の電荷蓄積部の第２の電荷蓄積層はそれぞれ、第１の転送ゲート部１３ａ、１３ｄから第２の転送ゲート部１５ａ、１５ｄに向かって、その幅が広くなるように設けられている。
【０１０７】
次に、オフセットゲート部５３について説明する。図１２に示すように、オフセットゲート部５３において、オフセットゲート層５４は、例えばＮ＋型の不純物層であって、オフセットゲート部５４および電荷検出部１６を含む広範囲に、第２の転送ゲート部１５ｂから離間するように設けられている。
【０１０８】
図１４は、オフセットゲート部５３およびその周辺を拡大して示す平面図である。なお、図１４において、オフセットゲート電極２７および第２の転送電極２９は、点線で示されている。図１４に示すように、オフセットゲート層５４は、凸型の形状であって、凸部５４ａが電荷検出部１６に向くように設けられている。このオフセットゲート層５４において、凸部５４ａに対向する長辺部分（第２の転送ゲート部１５ｂ、１５ｃに隣接する領域）は、櫛状になっている。すなわち、オフセットゲート層５４のうち、各画素部１１ａ、１１ｂ、１１ｃ、１１ｄの長手方向（Ｘ方向）に平行な一辺には、複数個の突起部５４ｂが、互いに離間するように設けられている。複数個の突起部５４ｂは、第２の転送ゲート部１５ｂ、１５ｃ毎に設けられている。例えば第２の転送ゲート部１５ｂに近接する複数の突起部５４ｂは、これらの先端を結ぶ直線Ｍが山形となるように、その長さが互いに異なっている。第３の転送ゲート部１５ｃに近接する複数の突起部５４ｂについても同様に、その長さが互いに異なっている。
【０１０９】
このような第２の電荷蓄積部５１およびオフセットゲート部５３を有する第３の実施形態に係る固体撮像装置においても、第１の実施形態に係る固体撮像装置１０と同様に、受光層用シールド層２０および電荷蓄積層用シールド層２３にはそれぞれ、図４、図５、図１３に示すような凹部２０ａ、２３ａが設けられている。従って、各転送ゲート部１３ａ〜１３ｄ、１５ａ〜１５ｄに印加する電圧の電圧マージンを拡大することができ、かつ、歩留まりを向上させることができる。また、特に電圧マージンを拡大することができるため、各転送ゲート部１３ａ〜１３ｄ、１５ａ〜１５ｄに印加する電圧を低電圧化することができ、電荷の転送速度を速くすることができる。
【０１１０】
さらに、本実施形態に係る固体撮像装置においても、受光層用シールド層２０の凹部２０ａの幅Ｗｒｘ、および電荷蓄積層用シールド層２３の凹部２３ａの幅Ｗｒｘはそれぞれ、Ｙ（＋）方向、すなわち電荷の転送方向に向かって広がるように、凹部２０ａ、２３ａが設けている。従って、各領域における電荷の転送効率を向上させることができる。
【０１１１】
また、本実施形態に係る固体撮像装置においては、第２の電荷蓄積部５１の第２の電荷蓄積層５２をリング状に設けるとともに、第３の電荷蓄積部の第２の電荷蓄積層も同様にリング状に設けている。さらに、オフセットゲート部５３のオフセットゲート層５４の一部領域を、櫛状に設けている。この結果、各画素１１ａ〜１１ｄから電荷検出部１６までの電荷の転送速度を向上させることができる。
【０１１２】
以上に説明した第１〜第３の実施形態に係る固体撮像装置は、ＣＣＤイメージセンサに関するものであったが、本願発明は、ＣＭＯＳイメージセンサに対しても適用可能である。
【０１１３】
（第４の実施形態）
図１５は、第４の実施形態に係る固体撮像装置の要部を模式的に示す平面図である。なお、図１５に示す固体撮像装置は、ＣＭＯＳイメージセンサの一部である。実際のＣＭＯＳイメージセンサは、図１５に示す構造が、格子状に複数個配列形成されたものである。
【０１１４】
図１５に示すように、この固体撮像装置６０は、画素部（ＰＤ）６１と電荷検出部（ＦＪ）６２との間に、転送ゲート部（ＳＨ）６３が形成されたものである。画素部６１および電荷検出部６２についてはそれぞれ、第１〜第３の実施形態に係る固体撮像装置の各画素部１１ａ〜１１ｄおよび電荷検出部１６と同様に動作する。これに対して、転送ゲート部（ＳＨ）６３は、画素部６１において発生した電荷を読み出し、読み出した電荷を、電荷検出部６２に転送する。
【０１１５】
図１６は、図１５の一点鎖線Ｂ−Ｂ´に沿った固体撮像装置６０の断面図である。図１６に示すように、画素部６１、転送ゲート部６３、および電荷検出部６２はそれぞれ、例えばＮ型の半導体基板６４に設けられたＰ型のウェル層６５に設けられている。
【０１１６】
画素部６１において、ウェル層６５の表面には、例えばＮ＋型の不純物層である受光層６６が設けられている。また、この受光層６６の表面には、例えばＰ＋型の不純物層であり、受光層６６をシールドする受光層用シールド層６７が設けられている。また、半導体基板６４はＰ型でウェル層６５をＮ型層とすることも可能である。
【０１１７】
図１７は、画素部６１を拡大して示す平面図である。なお、図１７において、受光層６６および後述する転送電極７１は、点線で示している。図１７に示すように、受光層用シールド層６７は、受光層６６の形状に応じた略四角形状の多角形であって、転送電極７１を有する転送ゲート部６３に隣接する一辺に、凹部６７ａを有する。凹部６７ａは、Ｘ（＋）方向における長さＷｒｘ（幅）が、Ｙ（＋）方向に向かって広がる形状である。
【０１１８】
このような凹部６７ａを有する受光層用シールド層６７は、凹部６７ａの内部から受光層６６の一部が露出するように受光層６６を覆い、かつ凹部６７ａに接する一部領域が、転送ゲート部６３にはみ出すように設けられている。
【０１１９】
すなわち、画素部６１は、第１の実施形態に係る固体撮像装置１０の各画素部１１ａ〜１１ｄと同様に構成されている。
【０１２０】
図１６を参照する。電荷検出部６２において、ウェル層６５の表面には、例えばＮ型の不純物層である第１の電荷検出層６８が設けられている。そして、この第１の電荷検出層６８の表面の一部には、第１の電荷検出層６８より高濃度の不純物層である第２の電荷検出層６９が設けられている。また、第２の電荷検出層６９の表面上には、読み出し電極７０が設けられている。
【０１２１】
このような画素部６１と電荷検出部６２との間の転送ゲート部６３において、ウェル層６５の表面上には、転送電極７１が設けられている。
【０１２２】
なお、本実施形態に係る固体撮像装置６０においては、オフセットゲート部が設けられていないが、転送ゲート部６３と電荷検出部６２との間に、オフセットゲート部を設けてもよい。
【０１２３】
このような固体撮像装置６０においても、基本的には第１〜第３の実施形態に係る固体撮像装置と同様に動作する。すなわち、転送電極７１に所定の電圧を印加し、転送ゲート部６３の電位ポテンシャルを画素部６１の電位ポテンシャルより深くすることにより、画素部６１において発生した電荷は、電荷検出部６２に転送される。電荷検出部６２に転送された電荷は、電荷検出部６２の電位を降下させる。この電圧降下分が信号電圧として、読み出し電極７１によって読み出される。固体撮像装置６０は、このように読み出された信号電圧に基づいて画像を形成する。
【０１２４】
このような第４の実施形態に係る固体撮像装置６０においても、第１の実施形態に係る固体撮像装置１０と同様に、受光層用シールド層６７には、図１７に示すような凹部６７ａが設けられている。従って、転送ゲート部６３に印加する電圧の電圧マージンを拡大することができ、かつ、歩留まりを向上させることができる。また、特に電圧マージンを拡大することができるため、転送ゲート部６３に印加する電圧を低電圧化することができ、電荷の転送速度を速くすることができる。
【０１２５】
さらに、本実施形態に係る固体撮像装置６０においても、受光層用シールド層６７の凹部６７ａの幅Ｗｒｘが、Ｙ（＋）方向、すなわち電荷の転送方向に向かって広がるように、凹部６７ａが設けている。従って、電荷の転送効率を向上させることができる。
【０１２６】
以上に説明した第１〜第４の実施形態に係る固体撮像装置は、例えばラインセンサに適用される。以下に、応用例として、例えば第１の実施形態に係る固体撮像装置１０を適用したラインセンサを説明する。
【０１２７】
（応用例）
図１８は、第１の固体撮像装置１０を適用したラインセンサを示す斜視図である。ラインセンサ８０は、回路基板８１、複数の固体撮像装置１０、セルフォック（登録商標）レンズアレー８２、および導光体８３を有する。図示は省略するが、これらは、筺体内に配置される。
【０１２８】
複数の固体撮像装置１０は、互いに隣接して、一直線状に回路基板８１上に配置される。各固体撮像装置１０は、その受光面がセルフォック（登録商標）レンズアレー８２の出力面に対して対向するように、回路基板８１上に配置され、回路基板８１に設けられた配線と電気的に接続される。
【０１２９】
なお、図示は省略するが、回路基板８１は、各固体撮像装置１０から出力される信号電圧に基づいて画像を形成する画像処理回路を有する。
【０１３０】
セルフォック（登録商標）レンズアレー８２、および導光体８３は、回路基板８１の上方にそれぞれ配置され、筺体（図示せず）により支持される。導光体８３は、この端部に配置されたＬＥＤ等の光源（図示せず）から出射された光を、原稿に向けて出射するための出射面８３ａを有する。
【０１３１】
セルフォック（登録商標）レンズアレー８２は、回路基板８１の上方にて、原稿にて反射された光を固体撮像装置１０において結像するように配置されている。従って、導光体８３の出射面８３ａから出射された光は、原稿にて反射された後、セルフォック（登録商標）レンズアレー８２に入射され、固体撮像装置１０で結像する。
【０１３２】
図１９は、このようなラインセンサ８０に適用される一つの固体撮像装置１０の回路ブロック図を示している。なお、図１９に示す回路ブロック図は、固体撮像装置１０に設けられた一セル分の回路ブロック図であって、実際の固体撮像装置においては、図１９に示される回路ブロック図が配列されている。
【０１３３】
図１９に示すように、各第１の転送ゲート部１３ａ〜１３ｄおよび各第２の転送ゲート部１５ａ〜１５ｄは、シフトレジスタ９１に接続されている。各第１の転送ゲート部１３ａ〜１３ｄには、シフトレジスタ９１から出力されるゲートパルスＶ１が所望のタイミングで入力され、各第２の転送ゲート部１５ａ〜１５ｄには、シフトレジスタ９１から出力されるゲートパルスＶ２が所望のタイミングで入力される。
【０１３４】
例えば４つの第１の転送ゲート部１３ａ〜１３ｄに同一タイミングでゲートパルスＶ１を入力し、４つの第２の転送ゲート部１５ａ〜１５ｄに同一タイミングでゲートパルスＶ２を入力すると、各画素部１１ａ〜１１ｄにおいて発生する電荷は全て、電荷検出部１６に転送され、蓄積される。これにより、４つの画素部１１ａ〜１１ｄを一つの画素とみなせるため、セルの感度は高感度化される。
【０１３５】
他方、４つの第１の転送ゲート部１３ａ〜１３ｄに異なるタイミングでゲートパルスＶ１を入力し、４つの第２の転送ゲート部１５ａ〜１５ｄに異なるタイミングでゲートパルスＶ２を入力すると、画素１１ａ〜１１ｄ毎の電荷がそれぞれ異なるタイミングで、電荷検出部１６に転送され、蓄積される。これにより、４つの画素部１１ａ〜１１ｄはそれぞれ異なる画素部であるとみなせるため、セルの解像度は高められる。
【０１３６】
すなわち、この固体撮像装置は、ゲートパルスＶ１およびゲートパルスＶ２の印加タイミングを制御することにより、セルの感度および解像度を切り替えることができるものである。
【０１３７】
また、電荷検出部１６には、増幅器９２を介してトランジスタ９３が接続されている。このトランジスタ９３は、固体撮像装置１０に配列される複数のセルの中から一つのセルを選択するための選択トランジスタである。選択トランジスタ９３のゲートは、シフトレジスタ９１に接続されており、この選択トランジスタ９３のゲートには、シフトレジスタ９１から出力される選択パルスＳＬが所望のタイミングで入力される。
【０１３８】
さらに、電荷検出部１６には、リセットゲート部９４および定電圧ＶＤが印加されたドレイン９５がこの順に接続されている。リセットゲート部９４は、電荷検出部１６に蓄積された不要電荷をドレイン９５に転送して、電荷検出部１６をリセットするためのゲートである。リセットゲート部９４は、シフトレジスタ９１に接続されており、このリセットゲート部９４には、シフトレジスタ９１から出力されるリセットパルスＲＳが所望のタイミングで入力される。
【０１３９】
このような固体撮像装置において、電荷検出部１６に電荷が蓄積されると、電荷検出部１６において検出される信号電圧は、選択トランジスタ９３に入力される。ここで、シフトレジスタ９１から選択トランジスタ９３のゲートに選択パルスＳＬが入力されると、選択トランジスタ９３に入力される信号電圧は、選択トランジスタ９３を介して増幅器９６に入力され、その電力が増幅され、画像信号として出力される。
【０１４０】
他方、電荷検出部１６において信号電圧を検出した後に電荷検出部１６に蓄積される不要電荷は、シフトレジスタ９１からリセットゲート部９４にリセットパルスＲＳが入力し、リセットゲート部９４をオンすることにより、ドレイン９５に転送される。これにより、電荷検出部１６はリセットされる。
【０１４１】
図１８に示すラインセンサ８０に設けられる各固体撮像装置１０は、この装置内に設けられる各セルに、図１９を参照して説明したような動作をさせことにより、画像信号を生成する。生成された画像信号は、回路基板８１に送られ、回路基板８１上に設けられる画像処理回路において、画像を形成する。ラインセンサ８０は、このようにして、画像を形成する。
【０１４２】
以上に、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【０１４３】
例えば、受光層用シールド層に設けられる凹部、および電荷蓄積層用シールド層に設けられる凹部の数は、１箇所または２箇所に限定されず、３箇所以上の複数箇所に設けられてもよい。
【０１４４】
また、上述の各実施形態に係る固体撮像装置は、Ｎ型の半導体基板１７、６４に設けられたＰ型のウェル層１８、６５に設けられているが、必ずしもウェル層１８、６５に設けられる必要はなく、Ｐ型の半導体基板に設けられていてもよい。
【符号の説明】
【０１４５】
１０、６０・・・固体撮像装置
１１ａ・・・（第１の）画素部
１１ｂ、１１ｂ´、４１ｂ・・・（第２の）画素部
１１ｃ・・・（第３の）画素部
１１ｄ・・・（第４の）画素部
１２ａ・・・第１の電荷蓄積部
１２ｂ、４３ｂ、５１、・・・第２の電荷蓄積部
１２ｃ・・・第３の電荷蓄積部
１２ｄ・・・第４の電荷蓄積部
１３ａ、１３ｂ、１３ｃ、１３ｄ・・・第１の転送ゲート部
１４、５３・・・オフセットゲート部
１５ａ、１５ｂ、１５ｃ、１５ｄ・・・第２の転送ゲート部
１６、６２・・・電荷検出部
１７、６４・・・半導体基板
１８、６５・・・ウェル層
１９、６６・・・受光層
１９´・・・第２の受光層
２０、４２、６７・・・受光層用シールド層
２０ａ、４２ａ、６７ａ・・・凹部
２０ａ−１、４２ａ−１・・・底辺
２１・・・第１の電荷蓄積層
２２、５２・・・第２の電荷蓄積層
２３、４４・・・電荷蓄積層用シールド層
２３ａ、４４ａ・・・凹部
２３ａ−１、４４ａー１・・・底辺
２４・・・第１の転送用不純物層
２５・・・第１の転送電極
２６・・・オフセットゲート層
２７・・・オフセットゲート電極
２８・・・第２の転送用不純物層
２９・・・第２の転送電極
３０・・・電荷検出層
３１、７０・・・読み出し電極
５４・・・オフセットゲート層
５４ａ・・・凸部
５４ｂ・・・突起部
６１・・・画素部
６３・・・転送ゲート部
６８・・・第１の電荷検出層
６９・・・第２の電荷検出層
７１・・・転送電極
８０・・・ラインセンサ
８１・・・回路基板
８２・・・セルフォック（登録商標）レンズアレー
８３・・・導光体
８３ａ・・・出射面
９１・・・シフトレジスタ
９２、９６・・・増幅器
９３・・・（選択）トランジスタ
９４・・・リセットゲート部
９５・・・ドレイン
１０１・・・Ｎ型不純物層
１０２・・・転送ゲート部
１０３・・・Ｐ型不純物層
【図１】
2015026679.tif 000003
【図２】
2015026679.tif 000004
【図３】
2015026679.tif 000005
【図４】
2015026679.tif 000006
【図５】
2015026679.tif 000007
【図６】
2015026679.tif 000008
【図７】
2015026679.tif 000009
【図８】
2015026679.tif 000010
【図９】
2015026679.tif 000011
【図１０】
2015026679.tif 000012
【図１１】
2015026679.tif 000013
【図１２】
2015026679.tif 000014
【図１３】
2015026679.tif 000015
【図１４】
2015026679.tif 000016
【図１５】
2015026679.tif 000017
【図１６】
2015026679.tif 000018
【図１７】
2015026679.tif 000019
【図１８】
2015026679.tif 000020
【図１９】
2015026679.tif 000021