(57)【要約】【課題】基板上にｐ型半導体を備えてなるｐ型電極とｎ型半導体を備えてなるｎ電極を夫々設けてなる半導体装置であって、高出力化・高効率化・高信頼化が可能なものを提供する点にある。【解決手段】基板上にｐ型半導体を備えてなるｐ型電極とｎ型半導体を備えてなるｎ型電極を夫々設けてある半導体装置にあって、動作層と基板との間に結晶欠陥低減のための第一バッファ層及びヘテロ接合に起因する接合障壁低下のための第二バッファ層を形成してなる構造を有する。【選択図】図１
2015041761.tif 000002
【特許請求の範囲】
【請求項１】
基板上にｐ型半導体を備えてなるｐ型電極とｎ型半導体を備えてなるｎ型電極を夫々設けてある半導体装置にあって、動作層と基板との間に結晶欠陥低減のための緩衝層（バッファ層）を形成してなる半導体装置。
【請求項２】
前記基板として、サファイア（Ａｌ２Ｏ３）、ＳｉＣ、ＧａＮ、Ｇａ２Ｏ３、ＺｎＯ、ＧａＡｓ、ＩｎＰ、Ｓｉ等の種々の単結晶材料を使用する、もしくは、前記単結晶材料を種々の前記単結晶材料の多結晶材料の上に接合形成・一体化した材料を使用する、もしくは、前記単結晶材料を種々の前記単結晶材料の非結晶材料の上に接合形成・一体化した材料を使用する請求項１記載の半導体装置。
【請求項３】
前記基板上にＩＩＩ族窒化物半導体、もしくは、ＩＩ−ＶＩ族化合物半導体、もしくは、ＩＩＩ−Ｖ族化合物半導体を形成し、ｐ型半導体を備えてなるｐ型電極とｎ型半導体を備えてなるｎ電極を夫々設けてある半導体装置にあって、請求項１、または２記載の半導体装置。
【請求項４】
前記動作層として、前記ＩＩＩ族窒化物半導体の内、ＧａＮ，ＩｎＮ，もしくは、ＡｌＮからなる混晶化合物半導体、もしくは、前記ＩＩ−ＶＩ族化合物半導体の内、ＺｎＯ、ＺｎＳ、ＺｎＳｅ、ＣｄＯ、ＭｇＯ、ＭｇＺｎＯ、ＭｇＳ、ＭｇＳｅ、もしくは、ＣｄＳからなる混晶化合物半導体、もしくは、前記ＩＩＩ−Ｖ族化合物半導体の内、ＧａＡｓ、ＩｎＡｓ、ＡｌＡｓ、もしくは、ＩｎＰからなる混晶化合物半導体にて動作する半導体装置にあって、前記基板の表面ラフネスが１５ｎｍ以下に限定してなる半導体装置にあって、請求項１、２、または３記載の半導体装置。
【請求項５】
前記ＩＩＩ族窒化物半導体の内、ＧａＮ、ＩｎＮ、もしくはＡｌＮからなる混晶化合物半導体にて動作する半導体装置にあって、前記基板上に、第一バッファ層として、ＧａＮ低温堆積層、ＡｌＧａＮ層、もしくは、ＡｌＮ層、もしくは、前記ＧａＮ低温堆積層と前記ＡｌＧａＮ層もしくは前記ＡｌＮ層の両者を形成し、もしくは、選択横方向成長（ＥＬＯＧ）を形成し、第二バッファ層として、ＩｎＡｌＧａＮ層を含むＧａＮ／ＩｎＡｌＧａＮ／ＡｌＧａＮ層、もしくは、前記ＧａＮ／ＩｎＡｌＧａＮ／ＡｌＧａＮ層の多層構造を形成してなる半導体装置にあって、請求項１、２、３、または４記載の半導体装置。
【請求項６】
前記ＩＩＩ族窒化物半導体の内、ＧａＮ，ＩｎＮ，もしくはＡｌＮからなる混晶化合物半導体にて動作する半導体装置にあって、第二バッファ層としての前記ＩｎｘＡｌｙＧａｚＮ層に関して、０．０５＜ｘ＜０．１１の範囲にて、ｙ＝４．６６ｘおよびｚ＝１−ｘ−ｙを含む層を形成してなる半導体装置にあって、請求項１、２、３、４または５記載の半導体装置。
【請求項７】
前記ＩＩ−ＶＩ族化合物半導体の内、ＺｎＯ、ＺｎＳ、ＺｎＳｅ、ＣｄＯ、ＭｇＯ、ＭｇＺｎＯ、ＭｇＳ、ＭｇＳｅ、もしくはＣｄＳからなる混晶化合物半導体にて動作する半導体装置にあって、前記基板上に、バッファ層として、ＺｎＯ低温堆積層、もしくは、ＣａＦ２層、もしくは前記ＺｎＯ低温堆積層とＣａＦ２層の両者を形成してなる半導体装置にあって、請求項１、２、３、または４記載の半導体装置。
【請求項８】
前記ＩＩＩ−Ｖ族化合物半導体の内、ＧａＡｓ、ＩｎＡｓ、ＡｌＡｓ、もしくは、ＩｎＰからなる混晶化合物半導体にて動作する半導体装置にあって、前記基板上に、バッファ層として、前記混晶化合物半導体の低温堆積層を形成してなる半導体装置にあって、請求項１、２、または３記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、基板上にｐ型半導体を備えてなるｐ型電極とｎ型半導体を備えてなるｎ電極を夫々設けてある光半導体装置の高効率化・高信頼化技術、もしくは、半導体装置の高出力化・高信頼化技術に関する。
【背景技術】
【０００２】この種の半導体装置は、基板上にｐ型半導体を備えてなるｐ型電極とｎ型半導体を備えてなるｎ電極を夫々設けて動作する電気出力を取り出す半導体装置にあって、電気出力を取り出す構成となっている。【０００３】  光半導体装置は、基板上にｐ型半導体を備えてなるｐ型電極とｎ型半導体を備えてなるｎ電極を夫々設けて発光した光出力を取り出す光半導体装置にあって、光出力を取り出す構成となっている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Ｍ．Ａｂｅ，Ｈ．Ｎａｇａｓａｗａ，Ｓ．Ｐｏｔｔｈａｓｔ，Ｊ．Ｆｅｒｎａｎｄｅｚ，Ｊ．Ｓｃｈｏｒｍａｎｎ，Ｄ．Ａｓ，ａｎｄ  Ｋ．Ｌｉｓｃｈｋａ：著「ＩＥＩＣＥ  Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ．，Ｅ８９−Ｃ」、２００６．年発行、第１０５７頁から第１０６３頁
【非特許文献２】Ｓ．Ｎａｋａｚａｗａ，Ｔ．Ｕｅｄａ，Ｋ．Ｉｎｏｕｅ，Ｔ．Ｔａｎａｋａ，Ｈ，Ｉｓｈｉｋａｗａ，ａｎｄ  Ｔ．Ｅｇａｗａ著、「Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｐｈｙｓｉｃｓ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎ１２，Ｎｏ．１」、Ｊａｐａｎ  Ｓｏｃｉｅｔｙ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ出版、２００６．年発行第１５頁から第１９頁
【非特許文献３】Ｎ．Ｙａｍａｄａ著「ＯＹＯ  ＢＵＴＵＲＩ，Ｖｏｌ．６８，Ｎｏ．２」、，１９９９年発行、第１３９頁から第１４５頁
【発明の概要】
【発明が解決しようとする課題】
【０００５】  上記した半導体装置において電気出力を制御して利用する場合において、デバイス動作の安定・信頼性の向上を図るために、結晶欠陥や不純物の少ない高品質な結晶を実現することが必要である。【０００６】  もしくは、光半導体装置を光源として利用する場合において、以下に説明するように、発光効率を高めて光出力を高く取り出す必要がある。【０００７】  この目的のためには、欠陥や不純物の少ない高品質な結晶を実現して、非発光再結合確率を減少させて内部量子効率の高い光半導体装置を構成することが必要である。【０００８】  内部量子効率が結晶の欠陥密度に関して強い負の相関をもっており光源として光出力を取り出す構成にあっては設計性もしくは制御性の向上が困難である。【０００９】  本発明は、上記の問題に鑑みてなされたものであり、その目的は、基板上にｐ型半導体を備えてなるｐ型電極とｎ型半導体を備えてなるｎ電極を夫々設けてなる半導体装置であって、高出力化・高効率化・高信頼化が可能なものを提供する点にある。
【課題を解決するための手段】
【００１０】  この目的を達成するための本発明に係る半導体装置の第一の特徴構成は、特許請求の範囲の欄の請求項１に記載した如く、基板上にｐ型半導体を備えてなるｐ型電極とｎ型半導体を備えてなるｎ型電極を夫々設けてある半導体装置にあって、動作層と基板との間に結晶欠陥低減のための緩衝層（バッファ層）を形成してなる構造を有する点にある。【００１１】  同第二の特徴構成は、特許請求の範囲の欄の請求項２に記載した如く、適宜選択した種々の基板上に、ｐ型半導体を備えてなるｐ型電極とｎ型半導体を備えてなるｎ型電極を夫々設けてある半導体装置にあって、動作層を形成してなる構造を有する点にある。【００１２】  同第三の特徴構成は、特許請求の範囲の欄の請求項３に記載した如く、前記基板上にＩＩＩ族窒化物半導体、もしくは、ＩＩ−ＶＩ族化合物半導体、もしくは、ＩＩＩ−Ｖ族化合物半導体を形成し、ｐ型半導体を備えてなるｐ型電極とｎ型半導体を備えてなるｎ電極を夫々設けてある半導体装置にあって、動作層を形成してなる構造を有する点にある。【００１３】  同第四の特徴構成は、特許請求の範囲の欄の請求項４に記載した如く、前記混晶化合物半導体を成長する基板の表面ラフネスが１５ｎｍ以下に限定してなる構造を有する点にある。【００１４】  同第五の特徴構成は、特許請求の範囲の欄の請求項５、又は６に記載した如く、ＩＩＩ族窒化物半導体の内、ＧａＮ、ＩｎＮ、もしくはＡｌＮからなる混晶化合物半導体にて動作する半導体装置にあって、基板上に、第一バッファ層と第二バッファ層を形成してなる構造を有する点にある。【００１５】  同第六の特徴構成は、特許請求の範囲の欄の請求項７、又は８に記載した如く、ＩＩ−ＶＩ族化合物半導体、もしくは、ＩＩＩ−Ｖ族化合物半導体の混晶化合物半導体にて動作する半導体装置にあって、基板上に低温堆積層を形成してなる構造を有する点にある。
【発明を実施するための形態】
【００１６】図１は本発明の係る光半導体装置の構成を表すものである（（ａ）エピタキシャル結晶構造と（ｂ）デバイス構造）。
【００１７】第１の実施の形態は、ＭＯＣＶＤエピタキシャル結晶成長法による結晶成長に先立って、ＳｉＣ基板の表面ラフネスを１５ｎｍ以下に処理した。逆格子空間マップによるエピ表面モホロジ―及び構造解析の結果、六方晶と立方晶の相反する含有率が１％以下に抑制できることが知られている。
【００１８】図２は本発明に係る六方晶比率の基板表面ラフネス依存性を表すものである。
【００１９】第２の実施の形態は、ＳｉＣ基板に、ＭＯＣＶＤエピタキシャル結晶成長法により、第一バッファ層として、ｎ−ＧａＮ低温堆積層（膜厚０．１μｍ、ドーピング濃度Ｓｉ：５Ｅ１８／ｃｍ３）、ｎ−ＡｌｘＧａ１−ｘＮバッファ層（ｘ＝０．０９，膜厚５０ｎｍ、ドーピング濃度Ｓｉ：５Ｅ１８／ｃｍ３）に引続き、第二バッファ層として、ｎ−ＧａＮ（膜厚０．２μｍ、ドーピング濃度Ｓｉ：５Ｅ１８／ｃｍ３）、ｎ−Ｉｎ０．０９Ａｌ０．３２Ｇａ０．５９Ｎ（膜厚５０ｎｍ，ドーピング濃度Ｓｉ：５Ｅ１８／ｃｍ３），ｎ−ＧａＮ（膜厚０．２μｍ、ドーピング濃度Ｓｉ：５Ｅ１８／ｃｍ３）を順次成長した。
【００２０】ＩｎＡｌＧａＮにおけるＩｎ組成が０．０８以上（Ａｌ組成０．３７以上）の場合に発生する分極が、バリア層Ａｌ０．２６Ｇａ０．７４Ｎにおける０．０５２Ｃ／ｍ２より大きくなる。
【００２１】Ｉｎ０．０９Ａｌ０．３２Ｇａ０．５９Ｎ層は、Ａｌ０．２６Ｇａ０．７４Ｎ層に対するＩｎｘＡｌｙＧａｚＮ層の組成比に関して、０．０５＜ｘ＜０．１１の範囲にて、格子不整合による結晶欠陥発生と自発分極・ピエゾ分極による内部電界発生を緩和しＩｎＡｌＧａＮ／ＡｌＧａＮヘテロ接合に起因する接合障壁を低下できることが知られている。
【００２２】図３は本発明に係るＩｎＡｌＧａＮに関する分極のＩｎ組成依存性を表すものである。
【００２３】第３の実施の形態は、前記第一バッファ層と前記第二バッファ層に引続き、ｎ−ＡｌｘＧａ１−ｘＮクラッド層（ｘ＝０．１５，膜厚０．５μｍ、ドーピング濃度Ｓｉ：５Ｅ１８／ｃｍ３）、ｉ−ＩｎｙＧａ１−ｙＮ活性層（ｙ＝０．２，膜厚０．２μｍ、アンドープ濃度＜１Ｅ１６／ｃｍ３）、ｐ−ＡｌｘＧａ１−ｘＮクラッド層（ｘ＝０．１５，膜厚０．５μｍ、ドーピング濃度Ｍｇ：１Ｅ１９／ｃｍ３）、ｐ−ＧａＮコンタクト層（膜厚０．１μｍ、ドーピング濃度Ｍｇ：１Ｅ１９／ｃｍ３）を順次成長した。
【００２４】第４の実施の形態は、デバイス構造作製に関しては、エピ層表面上のｐ−コンタクト層にｐ電極、ヒートシンクバンプ、次いで、基板裏面側に、ｎ−コンタクトのｎ−電極を形成した。
【００２５】第５の実施の形態は、光半導体装置の光出力を高く取り出すために、欠陥や不純物の少ない高品質な結晶を実現して、非発光再結合確率を減少させて内部量子効率の高い光半導体装置を構成することが必要である。
【００２６】図４は本発明に係る前記エピタキシャル結晶の内部量子効率と結晶欠陥密度の関係を表すものである。
【００２７】内部量子効率が結晶の欠陥密度に関して強い負の相関をもっていることは広く知られている。
【００２８】ＩＩＩ−Ｖ族化合物半導体の内のＡｌＧａＡｓエピタキシャル結晶に関しては、ＧａＡｓ基板高品質化が進んでおり欠陥密度１０３ｃｍ−２レベルに達している。
【００２９】ＩＩＩ族窒化物半導体の内のＩｎＧａＮエピタキシャル結晶、もしくは、ＩＩ−ＶＩ族化合物半導体の内のＺｎＯエピタキシャル結晶に関しては、ＩＩＩ−Ｖ族化合物半導体と比較して、欠陥密度が３桁増加した状態においても内部量子効率が減少せず安定であることが広く知られている。
【図面の簡単な説明】
【００３０】
【図１】本発明に係る光半導体装置：（ａ）エピタキシャル結晶構造と（ｂ）デバイス構造
【図２】本発明に係る六方晶比率の基板表面ラフネス依存性
【図３】本発明に係るＩｎＡｌＧａＮに関する分極のＩｎ組成依存性
【図４】内部量子効率と結晶欠陥密度の関係
【図１】
2015041761.tif 000003
【図２】
2015041761.tif 000004
【図３】
2015041761.tif 000005
【図４】
2015041761.tif 000006