(57)【要約】【課題】簡便な方法でチップサイズを縮小化して、量産性の向上を図ることのできる面発光レーザアレイを提供する。【解決手段】基板１１上に形成され発光部を有するメサ領域１２と、メサ領域１２の外側に配置された外部領域と、メサ領域１２上に設けられたコンタクト電極と、外部領域上に設けられコンタクト電極３２と同数のボンディングパッド電極１５，１６と、コンタクト電極とボンディングパッド電極１５，１６とを接続する引き出し配線１９，２０とを備えた面発光レーザアレイであって、ボンディングパッド電極１５，１６は、基板１１の角部１１Ｆからの対角線Ｌ１の近傍に配置され、互いに対向するコーナ部分がカットされて斜辺１５Ｅ,１６Ｅを有し、且つ斜辺１５Ｅ,１６Ｅ間には隙間ａが形成されている。【選択図】図２
2015088548.tif 000002
【特許請求の範囲】
【請求項１】
基板上に複数個形成され発光部を有するメサ領域と、
前記基板上に形成され前記メサ領域の外側に配置された外部領域と、
前記各メサ領域上に設けられたコンタクト電極と、
前記外部領域上に設けられ前記コンタクト電極と同数のボンディングパッド電極と、
前記各コンタクト電極と前記各ボンディングパッド電極とを接続する引き出し配線とを備えた面発光レーザアレイであって、
前記各ボンディングパッド電極のうち、前記基板の角部からの対角線の近傍に配置された２つのボンディングパッド電極は、互いに対向するコーナ部分がカットされたカット部を有し、且つ前記対向するカット部の間に隙間が形成されていることを特徴とする面発光レーザアレイ。
【請求項２】
前記２つのボンディングパッド電極はそれぞれ、互いに直交する縦辺と横辺と、前記縦辺及び横辺に対して傾斜した斜辺とを有し、前記斜辺が前記カット部を構成することを特徴とする請求項１に記載の面発光レーザアレイ。
【請求項３】
前記２つのボンディングパッド電極は、前記斜辺が前記対角線を挟んで配置され、且つ前記斜辺が前記対角線に平行であることを特徴とする請求項１又は２に記載の面発光レーザアレイ。
【請求項４】
前記２つのボンディングパッド電極の前記斜辺は、互いに長さが異なることを特徴とする請求項２又は３に記載の面発光レーザアレイ。
【請求項５】
前記メサ領域には、少なくとも下部反射鏡、活性層及び上部反射鏡が積層されていることを特徴とする請求項１〜４のいずれか一項に記載の面発光レーザアレイ。
【請求項６】
前記上部反射鏡には、被選択酸化層が含まれていることを特徴とする請求項１〜５のいずれか一項に記載の面発光レーザアレイ。
【請求項７】
前記被選択酸化層には、素子駆動電流の経路を制限する電流狭窄層が形成されていることを特徴とする請求項１〜６のいずれか一項に記載の面発光レーザアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、面発光レーザアレイに関するものである。
【背景技術】
【０００２】
面発光型半導体レーザ（以下、ＶＣＳＥＬ(Vertical Cavity Surface Emitting Laser）という)は、端面発光型半導体レーザに比べて、製造コストが低く、長波長帯（例えば、１.１μｍ以上の波長帯）のレーザは石英系ファイバとの整合性が高い。そのため、ＶＣＳＥＬは、光通信，光インターコネクションなどの分野での活用が期待されている。また、ＶＣＳＥＬは、アレイ化による集積化が容易であることから、光記録モジュールなどの分野での活用も期待されている。
【０００３】
ＶＣＳＥＬでは、ｎ型基板（ｎ-ＧａＡｓ基板）上に、ｎ型半導体多層反射鏡、下部スペーサ層、多重井戸活性層、上部スペーサ層、低屈折率層、ｐ型半導体多層反射鏡を積層した半導体積層体が垂直方向にエッチングされ、メサ領域が形成されている。メサ領域の側壁と周辺が絶縁体で被覆され、メサ領域の上面に開口した発光面からレーザ光を出射する構成となっている。
【０００４】
また、ＶＣＳＥＬにおいては、メサ領域の上面に上部電極が設けられ、この上部電極から引き出された配線がメサ領域外側のボンディングパッド電極に接続されている。そして、メサ領域を半導体基板上に複数個形成した面発光レーザアレイが知られている。この面発光レーザアレイは、各メサ領域に電流注入してレーザ発振させることにより、複数のレーザ光を半導体表面から垂直方向に出射するよう構成されている。
【０００５】
近年、面発光レーザアレイは、低コスト化への要求が強くなってきており、チップサイズを小さくして量産性を向上させることが必要となってきている。ＶＣＳＥＬを集積してアレイ化し、各ＶＣＳＥＬをレーザ発振させる場合、それぞれのＶＣＳＥＬに対して駆動電流を注入するための電極が必要となる。
【０００６】
ところで、一般に面発光レーザアレイでは、ｎ型基板が四角形の場合、そのｎ型基板の周縁部の辺に沿って複数個のボンディングパッド電極が配置されている。この場合、従来の面発光レーザアレイにおいては、ｎ型基板の角部付近にはボンディングパッド電極が配置されていない。その理由は、角部付近においては、基板縦方向のボンディングパッド電極と基板横方向のボンディングパッド電極とが重なってしまうからである。このように従来の面発光レーザアレイでは、ボンディングパッド電極が配置されていない無駄な領域が存在しており、それにより、チップサイズも大きくなってしまう。
【０００７】
なお、ボンディングパッド電極を千鳥足状に配置して、チップサイズが大きくなるのを抑制するようにした面発光レーザアレイが提案されている（例えば、特許文献１参照）。
【０００８】
また、ボンディングパッド電極の面積を小さくして、チップサイズが大きくなるのを抑制するようにした面発光レーザアレイも提案されている（例えば、特許文献２参照）。
【０００９】
しかしながら、特許文献１のように、ボンディングパッド電極を千鳥足状に配置した場合、ボンディングワイヤ（引き出し配線）同士が交差していると、ボンディングワイヤ同士でショートする確率が高くなるという問題がある。すなわち、パッケージのアイランドへのボンディングの際に各ボンディングワイヤの高さを変える必要があるが、ボンディングワイヤの高さを目視で確認することは困難であり、ボンディングワイヤ同士がショートする確率が高くなる。
【００１０】
また、特許文献２のように、ボンディングパッド電極の面積を小さくすると、ワイヤボンディングの際にボンディングの位置ずれにより、引き出し配線に破損等の不具合が生じることが懸念される。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の課題は、簡便な方法でチップサイズを縮小化して、量産性の向上を図ることのできる面発光レーザアレイを提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明は、基板上に複数個形成され発光部を有するメサ領域と、前記基板上に形成され前記メサ領域の外側に配置された外部領域と、前記各メサ領域上に設けられたコンタクト電極と、前記外部領域上に設けられ前記コンタクト電極と同数のボンディングパッド電極と、前記各コンタクト電極と前記各ボンディングパッド電極とを接続する引き出し配線とを備えた面発光レーザアレイであって、前記各ボンディングパッド電極のうち、前記基板の角部からの対角線の近傍に配置された２つのボンディングパッド電極は、互いに対向するコーナ部分がカットされたカット部を有し、且つ前記対向するカット部の間に隙間が形成されていることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、２つのボンディングパッド電極に対して、互いに対向するコーナ部分にカット部を設けることにより、当該２つのボンディングパッド電極を重ねることなく（つまり、隙間を持って）、基板の角部に配置することができる。その結果、チップサイズを縮小化することができ、面発光レーザアレイの量産性向上を図ることが可能となる。
【図面の簡単な説明】
【００１４】
【図１】実施例１に係る面発光レーザアレイの平面図である。
【図２】半導体チップの角部付近の拡大図である。
【図３】外部領域、メサ領域、及びそれら領域間のメサ底部を断面で示した図である。
【図４Ａ】面発光レーザアレイを作成するためのエピタキシャル成長基板の断面図である。
【図４Ｂ】図４Ａの基板にメサドライエッチングを施したときの断面図である。
【図４Ｃ】図４Ｂの基板に電流狭窄層を形成したときの断面図である。
【図４Ｄ】図４Ｃの基板に、絶縁膜及びコンタクトホールを形成したときの断面図である。
【図４Ｅ】図４Ｄの基板に、コンタクト電極を形成したときの断面図である。
【図４Ｆ】図４Ｅの基板に、ボンディングパッド電極及び引き出し配線を形成したときの断面図である。
【図４Ｇ】図４Ｆの基板に裏面電極を形成したときの断面図である。
【図５】実施例２を示しており、半導体チップの角部付近の拡大図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施例を図面に従って説明する。
【実施例】
【００１６】
《実施例１》
図１は、本実施例に係る面発光レーザアレイ１０の平面図である。この面発光レーザアレイ１０は矩形状の半導体チップ１１を有し、半導体チップ１１上に複数個のメサ領域１２が形成されている。なお、本実施例においては、メサ領域１２は、縦に６個、横に４個それぞれ配列され、合計２４個形成されている。
【００１７】
半導体チップ１１には、図において左右上下４つの辺の近傍に、当該各辺に沿ってボンディングパッド電極１３，１４がそれぞれ複数個設けられている。すなわち、半導体チップ１１には、左側の縦辺１１Ａの内側に当該縦辺１１Ａに沿って４個のボンディングパッド電極１３が、右側の縦辺１１Ｂの内側に当該縦辺１１Ｂに沿って４個のボンディングパッド電極１３がそれぞれ配列されている。また、半導体チップ１１には、上側の横辺１１Ｃの内側に当該横辺１１Ｃに沿って４個のボンディングパッド電極１４が、下側の横辺１１Ｄの内側に当該横辺１１Ｄに沿って４個のボンディングパッド電極１４がそれぞれ配列されている。
【００１８】
さらに、半導体チップ１１には、２つの辺が直角に交わった角部の近傍に、ボンディングパッド電極１５，１６が設けられている。つまり、ボンディングパッド電極１５，１６は、角部に最も近い位置に配置されたボンディングパッドであり、角部の近傍に配置されたボンディングパッドである。すなわち、半導体チップ１１には、縦辺１１Ａと横辺１１Ｃとが交わる角部１１Ｅの内側にボンディングパッド電極１５，１６が、縦辺１１Ａと横辺１１Ｄとが交わる角部１１Ｆの内側にボンディングパッド電極１５，１６がそれぞれ配列されている。また、半導体チップ１１には、縦辺１１Ｂと横辺１１Ｃとが交わる角部１１Ｇの内側にボンディングパッド電極１５，１６が、縦辺１１Ｂと横辺１１Ｄとが交わる角部１１Ｈの内側にボンディングパッド電極１５，１６がそれぞれ配列されている。なお、ボンディングパッド電極１５は縦辺１１Ａ又は１１Ｂに近い側に、ボンディングパッド電極１６は横辺１１Ｃ又は１１Ｄに近い側にそれぞれ配列されている。
【００１９】
各ボンディングパッド電極１３と各メサ領域１２は、対となって1本の引き出し電極１７で互いに接続され、各ボンディングパッド電極１４と各メサ領域１２は、対となって1本の引き出し電極１８で互いに接続されている。同様に、各ボンディングパッド電極１５とメサ領域１２も、対となって1本の引き出し電極１９で互いに接続され、各ボンディングパッド電極１６とメサ領域１２も、対となって1本の引き出し電極２０で互いに接続されている。
【００２０】
ボンディングパッド電極１３，１４に対してボンディングパッド電極１５，１６は、各々形状が異なっている。すなわち、ボンディングパッド電極１３，１４は四角形を成しているが、ボンディングパッド電極１５，１６は四角形の１つのコーナ部分（角部）が斜辺によってカットされた五角形を成している。
【００２１】
図１において、Ｌ１は角部１１Ｆと角部１１Ｇとを結ぶ対角線であり、Ｌ２は角部１１Ｅと角部１１Ｈとを結ぶ対角線である。
【００２２】
図２は、図１の角部１１Ｆ付近を拡大して示した図である。図２に示すように、ボンディングパッド電極１３は横長の四角形を成しており、縦辺１３Ａ，１３Ｂと、縦辺１３Ａ，１３Ｂにそれぞれ直角な横辺１３Ｃ，１３Ｄとを有している。ボンディングパッド電極１４は縦長の四角形を成しており、縦辺１４Ａ，１４Ｂと、縦辺１４Ａ，１４Ｂにそれぞれ直角な横辺１４Ｃ，１４Ｄとを有している。
【００２３】
これに対し、ボンディングパッド電極１５は横長の五角形を成しており、縦辺１５Ａ，１５Ｂと、縦辺１５Ａ，１５Ｂにそれぞれ直角な横辺１５Ｃ，１５Ｄと、縦辺１５Ｂ及び横辺１５Ｄに対して傾斜した斜辺１５Ｅとを有している。縦辺１５Ｂは縦辺１５Ａよりも短く、横辺１５Ｄは横辺１５Ｃよりも短くなっている。そして、斜辺１５Ｅは、縦辺１５Ｂの端部と横辺１５Ｄの端部とを連結している。ここでは、斜辺１５Ｅは、ボンディングパッド電極１５に４つあったコーナ部分のうち、一つのコーナ部分がカットされたカット部を構成している。
【００２４】
ボンディングパッド電極１６は縦長の五角形を成しており、２つの縦辺１６Ａ，１６Ｂと、縦辺１６Ａ，１６Ｂにそれぞれ直角な横辺１６Ｃ，１６Ｄと、縦辺１６Ａ及び横辺１６Ｃに対して傾斜した斜辺１６Ｅとを有している。縦辺１６Ａは縦辺１６Ｂよりも短く、横辺１６Ｃは横辺１６Ｄよりも短くなっている。そして、斜辺１６Ｅは、縦辺１６Ａの端部と横辺１６Ｃの端部とを連結している。ここでは、斜辺１６Ｅは、ボンディングパッド電極１６の４つあったコーナ部分のうち、一つのコーナ部分がカットされたカット部を構成している。
【００２５】
ボンディングパッド電極１５とボンディングパッド電極１６は、それぞれの斜辺１５Ｅ及び斜辺１６Ｅが互いに対向しかつ平行になるように配置されている。ここでは、斜辺１５Ｅと斜辺１６Ｅとの間には隙間ａが生じるように設定され、ボンディングパッド電極１５とボンディングパッド電極１６とが互いに重ならないようになっている。
本実施例では、斜辺１５Ｅの長さと斜辺１６Ｅの長さが互いに異なっている。なお、斜辺１５Ｅの長さと斜辺１６Ｅの長さは同じであっても良い。
【００２６】
ボンディングパッド電極１３上に破線で描かれた円２１は、引き出し電極１７（図１参照）の一側端部が接続される部分を示している。また、ボンディングパッド電極１４上に破線でえがかれた円２２は、引き出し電極１８（図１参照）の一側端部が接続される部分を示している。
【００２７】
ボンディングパッド電極１５上に破線で描かれた円２３は、引き出し電極１９の一側端部が接続される部分を示している。また、ボンディングパッド電極１６上に破線で描かれた円２４は、引き出し電極２０の一側端部が接続される部分をそれぞれ示している。
【００２８】
ボンディングパッド電極１３において、破線の円２１は、当該ボンディングパッド電極１３の縦辺１３Ａ及び横辺１３Ｃ，１３Ｄに各々内接するよう設定されている。また、ボンディングパッド電極１４において、破線の円２２は当該ボンディングパッド電極１４の縦辺１４Ａ，１４Ｂ及び横辺１４Ｄに各々内接するよう設定されている。
【００２９】
ボンディングパッド電極１５において、破線の円２３は当該ボンディングパッド電極１５の縦辺１５Ａ及び横辺１５Ｃ，１５Ｄに各々内接するよう設定されている。また、ボンディングパッド電極１６において、破線の円２４は当該ボンディングパッド電極１６の縦辺１６Ａ，１６Ｂ及び横辺１６Ｄに各々内接するよう設定されている。
【００３０】
なお、図２は、半導体チップ１１の角部１１Ｆ付近の詳細構成を示しているが、図１に示した角部１１Ｅ，１１Ｇ，及び１１Ｈ付近の構成も同様である。
【００３１】
図３は、ボンディングパッド電極１３，１４，１５，１６（以下、１３〜１６という）とメサ領域１２との間の断面を示している。
【００３２】
図３において、ｎ側電極２５に接したｎ-ＧａＡｓ基板２６の上に、Ａ１0.12Ｇａ0.88Ａｓ量子井戸層／Ａｌ0.3Ｇａ0.7Ａｓ障壁層からなる活性層２７が設けられている。活性層２７の上下には、Ａｌ0.6Ｇａ0.4Ａｓスペーサ層とからなる１波長厚さの共振器領域（以下、スペーサ層という）２８が設けられている。そして、スペーサ層２８が、下部反射鏡（ｎ-ＤＢＲ：n-Distributed Bragg Reflector）２９と上部反射鏡（ｐ-ＤＢＲ：p-Distributed Bragg Reflector）３０とで挟まれて、層状構成を成している。
【００３３】
また、上部反射鏡３０には、スペーサ層２８からλ／４離れた位置にＡｌＡｓ被選択酸化層３１が設けられている。そして、ＡｌＡｓ被選択酸化層３１の左右両側には、ＡｌＡｓ被選択酸化層３１を酸化することで、ＡｌｘＯｙの絶縁物層である電流狭窄層３１Ａが形成されている。
【００３４】
上部反射鏡３０の上には、コンタクト電極３２と半導体層との導通をとるための、Ｚｎが高濃度にドーピングされたｐ-ＧａＡｓコンタクト層３３が設けられている。コンタクト電極３２はＣｒ／Ａｕ−Ｚｎ／Ａｕの合金で形成されている。
【００３５】
活性層２７、スペーサ層２８、上部反射鏡３０、ＡｌＡｓ被選択酸化層３１、コンタクト電極３２、及びｐ-ＧａＡｓコンタクト層３３等が設けられた部分は、メサ領域（図１や図２において符号１２）である。このメサ領域の外側（図の右側）に外部領域が設けられている。この外部領域は、図１や図２で示したボンディングパッド電極１３〜１６の部分である。また、メサ領域と外部領域の間に、メサ底部が形成されている。
【００３６】
半導体チップ１１の上面全体には、メサ領域、メサ底部、及び外部領域に亘って、層間絶縁膜３４が形成されている。層間絶縁膜３４は、ＳｉＯ2、ＳｉＮ、ＳｉＯＮなどがλ／２の厚さで堆積されており、メサ領域上のコンタクト電極３２の部分においては開口が施されている。その開口が施された部分は、光が外部に出力される光出力部３５となっている。
【００３７】
メサ領域におけるコンタクト電極３２及び層間絶縁膜３４の上、並びにメサ底部及び外部領域における層間絶縁膜３４の上には、引き出し電極１７，１８，１９，２０（以下、１７〜２０という）が設けられている。これら引き出し電極１７〜２０は、Ｔｉ層３６／Ａｌ層３７の２層構造で形成されている。
【００３８】
次に、本実施例に係る面発光レーザアレイ１０の製造方法について、図４Ａ〜図４Ｇを用いて説明する。
【００３９】
〈エピタキシャル成長基板作成〉
先ず、図４Ａに示すように、高濃度ｎ型基板（ｎ-ＧａＡｓ基板）２６上に下部反射鏡（ｎ-ＤＢＲ層）２９、スペーサ層２８、活性層２７、スペーサ層２８、ＡｌＡｓ被選択酸化層３１、上部反射鏡（ｐ-ＤＢＲ層）３０、ｐ-ＧａＡｓコンタクト層３３を、順次、結晶成長させる。この結晶成長には、ＭＯＣＶＤ法やＭＢＥ法を用いて行うことができる。
【００４０】
下部反射鏡２９は、λ／４の光学厚さで４０.５ペアのｎ-Ａｌ0.3Ｇａ0.7Ａｓ高屈折率層／ｎ-Ａｌ0.9Ｇａ0.1Ａｓ低屈折率層からなる。上部反射鏡３０は、２４ペアのｐ-Ａｌ0.3Ｇａ0.7Ａｓ高屈折率層／ｐ-Ａｌ0.9Ｇａ0.1Ａｓ低屈折率層からなる。なお、下部反射鏡２９及び上部反射鏡３０の各層の間には、抵抗低減のために組成が徐々に変わる組成傾斜層を含んでいる。
【００４１】
〈メサ形成〉
次に、図４Ｂに示すように、ドライエッチング法により、面発光レーザとなるメサ領域とボンディングパッド領域となる外部領域を形成する。エッチング深さは、下部反射鏡２９の途中までとする。
【００４２】
〈電流狭窄層形成〉
次に、図４Ｃに示すように、上記メサ形成の工程で側面が露出したＡｌＡｓ被選択酸化層３１を、水蒸気中で熱処理し、メサ端面から酸化を進行させ、ＡｌｘＯｙの絶縁物層である電流狭窄層３１Ａを形成する。この電流狭窄層３１Ａにより、素子駆動電流の経路を、中心部の酸化されていないＡｌＡｓ領域（符号３１の部分）だけに制限することができる。
【００４３】
〈保護膜、コンタクトホール形成〉
続いて、図４Ｄに示すように、ＳｉＯ2、ＳｉＮ、ＳｉＯＮ等の層間絶縁膜３４を、プラズマＣＶＤ法により厚さλ／２で全面に堆積する。
【００４４】
さらに、コンタクト電極３２（図３参照）となるｐ-ＧａＡｓコンタクト層３３上の層間絶縁膜３４をエッチングにより除去し、コンタクトホール３８を形成する。
【００４５】
〈コンタクト電極形成〉
次に、図４Ｅに示すように、リフトオフプロセスと金属の真空蒸着法による金属膜の成膜により、コンタクト電極３２を形成する。詳細には、Ｃｒ：１０ｎｍ／Ａｕ−Ｚｎ（Ｚｎ：３ｗｔ％）：３ｎｍ／Ａｕ：１０ｎｍを真空蒸着法で連続成膜し、リフトオフプロセスにより、コンタクト電極３２のパターン形成を行う。さらに、Ｎ2雰囲気中４００度で３分間の熱処理を行って、ｐ-ＧａＡｓコンタクト層３３との低抵抗なオーミック接触を得ることができる。なお、Ａｕの厚さは、Ｃｒ／Ａｕ−Ｚｎを保護するだけでよく、その厚さは５〜１００ｎｍ、好ましくは１０ｎｍが良い。なお、電極材料としてＴｉ、Ｐｔを採用しても良い。
【００４６】
また、コンタクト電極３２の間には、光が外部に出力される光出力部３５が形成される。
【００４７】
〈ボンディングパッド電極、引き出し配線形成〉
次に、図４Ｆに示すように、スパッタリング法による金属膜の成膜、及びドライエッチング法により、ボンディングパッド電極１３〜１６と引き出し電極１７〜２０を形成する。
【００４８】
引き出し電極１７〜２０として、Ｔｉ層３６（厚さ３０ｎｍ）、Ａｌ層３７（厚さ７００ｎｍ）をスパッタリング法で連続成膜する。スパッタリング法は、ほぼ１方向から金属粒子が飛んでくる真空蒸着法に比較して、金属粒子が広い電極材料（ターゲット）から飛び出し、低真空雰囲気中ガスと衝突を繰り返し、多方向からウエハに付着するので、ステップカバレッジ性が良い。このスパッタリング法を採用することで、メサ側壁部のステップカバレッジを向上させることができる。
【００４９】
次に、フォトリソプロセスにより、引き出し電極１７〜２０及びボンディングパッド電極１３〜１６のパターン形成を行う。そして、形成したパターンをマスクに塩素系ガスを用いてＴｉ層３６／Ａｌ層３７を連続的にエッチングする２ステップのドライエッチングを行い、引き出し電極１７〜２０及びボンディングパッド電極１３〜１６を形成する。
【００５０】
なお、Ｃｒ，Ａｕを真空蒸着法で成膜した後、フォトリソプロセスでパターンを形成し、ヨウ化カリウム溶液でＡｕをウェットエッチングする。その後、硝酸セリウムアンモニウム溶液でＣｒをウェットエッチングして、引き出し電極１７〜２０及びボンディングパッド電極１３〜１６を形成することも可能である。
【００５１】
〈裏面電極形成〉
最後に、図４Ｇに示すように、真空蒸着法によって、半導体基板裏面にＡｕＧｅ／Ｎｉ／Ａｕのｎ側電極２５を形成する。
【００５２】
本実施例によれば、ボンディングパッド電極１５，１６は互いに対向する側のコーナ部がカットされ、当該コーナ部には斜辺１５Ｅ，１６Ｅがそれぞれ形成され、さらにボンディングパッド電極１５，１６が互いに重ならないように配置されている。これにより、ボンディングパッド電極１５，１６の面積を小さくすることができ、その結果、半導体チップ全体のサイズの縮小化を図ることが可能となる。
【００５３】
本実施例においては、図４Ｆに示したように、ボンディングパッド電極１３〜１６と引き出し電極１７〜２０のパターン形成をドライエッチングで行うようにしている。このようにすれば、ボンディングパッド電極１３〜１６と引き出し電極１７〜２０に対して、寸法精度の高い加工を施すことが可能となり、特にボンディングパッド電極１３〜１６の面積を容易に縮小化することができる。
【００５４】
《実施例２》
実施例１では、図２に示したように、ボンディングパッド電極１５，１６は、それらの斜辺１５Ｅ，１６Ｅが対角線Ｌ１に平行となるようには配置されていなかった。ここで、対角線Ｌ１は、半導体チップ１１の角部１１Ｆと角部１１Ｇ（図１参照）と結ぶ線分である。
【００５５】
本実施例では、図５に示すように、ボンディングパッド電極１５，１６は、それらの斜辺１５Ｅ，１６Ｅが対角線Ｌ１に平行になるよう配置されている。そして、斜辺１５Ｅと斜辺１６Ｅが対角線Ｌ１を挟んで（斜辺１５Ｅと斜辺１６Ｅの中央を対角線Ｌ１が通るよう）、ボンディングパッド電極１５，１６が配置されている。他の構成は、実施例１の場合と同様である。
【００５６】
本実施例によれば、ボンディングパッド電極１５，１６は、各斜辺１５Ｅ，１６Ｅが対角線Ｌ１を挟んで平行となるよう配置されているので、ボンディングパッド電極１５，１６が互いに重ならず、ボンディングパッド電極１５，１６の面積を小さくすることができる。その結果、半導体チップ１１のサイズの縮小化を図ることが可能となり、面発光レーザアレイ１０の量産性を向上させることができる。
【００５７】
また、半導体チップ１１のサイズが縮小化されることにより、１ウエハ当たりにおける半導体チップの取れ数を増加させることができ、この点においても、面発光レーザアレイ１０の量産性を向上させることができる。
【００５８】
また、ボンディングパッド電極は、一般的にフォトレジストで電極パターンを形成し、電極金属を蒸着した後、有機溶剤などでフォトレジストを溶解して不要金属を除去するリフトオフプロセスで形成している。しかし、リフトオフプロセスは、レジスト形状の制御が困難でボンディングパッド電極の端にバリが発生するために、微細加工は困難である。
【００５９】
以上、本発明の実施例を図面により詳述してきたが、上記各実施例は本発明の例示にしか過ぎないものであり、本発明は上記各実施例の構成にのみ限定されるものではない。本発明の要旨を逸脱しない範囲の設計の変更等があっても、本発明に含まれることは勿論である。
【００６０】
例えば、上記各実施例では、半導体チップ１１は四角形であったが、四角形以外の形状の半導体チップにも適用できる。
【符号の説明】
【００６１】
１０  面発光レーザアレイ
１１  半導体チップ（基板）
１２  メサ領域
１３，１４，１５，１６  ボンディングパッド電極（外部領域）
１７，１８，１９，２０  引き出し電極
２５  ｎ側電極
２６  ｎ型基板（ｎ-ＧａＡｓ基板）
２７  活性層
２８  スペーサ層（共振器領域）
２９  下部反射鏡（ｎ-ＤＢＲ層）
３０  上部反射鏡（ｐ-ＤＢＲ層）
３１  ＡｌＡｓ被選択酸化層
３１Ａ  ＡｌｘＯｙ電流狭窄層
３２  コンタクト電極
３３  ｐ-ＧａＡｓコンタクト層
３４  層間絶縁膜
３５  光出射部
３６  Ｔｉ層
３７  Ａｌ層
３８  コンタクトホール
ａ  隙間
Ｌ１，Ｌ２  対角線
【先行技術文献】
【特許文献】
【００６２】
【特許文献１】特開２０００−３４９３４３号公報
【特許文献２】特開２００６−２６９５４４号公報
【図１】
2015088548.tif 000003
【図２】
2015088548.tif 000004
【図３】
2015088548.tif 000005
【図４Ａ】
2015088548.tif 000006
【図４Ｂ】
2015088548.tif 000007
【図４Ｃ】
2015088548.tif 000008
【図４Ｄ】
2015088548.tif 000009
【図４Ｅ】
2015088548.tif 000010
【図４Ｆ】
2015088548.tif 000011
【図４Ｇ】
2015088548.tif 000012
【図５】
2015088548.tif 000013