(57)【要約】      （修正有）【課題】パッケージ封入後の検査に支障をきたすことなくパッケージの端子数を減らすことが可能な、不揮発性記憶部と処理部を含む製品制御装置の製造方法を提供する。【解決手段】ｎ個の端子を有する製品制御装置のベアチップの段階で、不揮発性記憶部に、製品制御用のソフトウェアの書き込みを行うベアチップ工程Ｓ２０と、ベアチップを、ｍ個（ｍ＜ｎ）の端子を有するパッケージに封入するパッケージング工程Ｓ３０と、を含む。【選択図】図３
2015203944.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性記憶部と処理部を含む製品制御装置の製造方法であって、
ｎ個の端子を有する前記製品制御装置のベアチップの段階で、前記不揮発性記憶部に、製品制御用のソフトウェアの書き込みを行うベアチップ工程と、
前記ベアチップを、ｍ個（ｍ＜ｎ）の端子を有するパッケージに封入するパッケージング工程と、を含む製品制御装置の製造方法。
【請求項２】
請求項１において、
前記ベアチップ工程において、
前記不揮発性記憶部に、前記検査用ソフトウェアの書き込みを行う製品制御装置の製造方法。
【請求項３】
不揮発性記憶部と処理部を含む製品制御装置の製造方法であって、
ｎ個の端子を有する前記製品制御装置のベアチップの段階で、前記不揮発性記憶部に、検査用ソフトウェアの書き込みを行うベアチップ工程と、
前記ベアチップを、ｍ個（ｍ＜ｎ）の端子を有するパッケージに封入するパッケージング工程と、を含む製品制御装置の製造方法。
【請求項４】
請求項１乃至３のいずれか一項において、
前記ベアチップ工程における前記不揮発性記憶部に対する前記製品制御用ソフトウェア又は前記検査用ソフトウェアの書き込みは、前記パッケージの外に出ない端子を用いて行う製品制御装置の製造方法。
【請求項５】
請求項１乃至４のいずれか１項において、
検査用ソフトウェアを実行して、パッケージに封入された前記製品制御装置の検査を行うパッケージ検査工程をさらに含む製品制御装置の製造方法。
【請求項６】
請求項５において、
前記パッケージ検査工程において、
少なくとも１つは製品実行時に使用する端子を用いて、検査用ソフトウェアを用いた製品制御装置の検査を行う製品制御装置の製造方法。
【請求項７】
請求項５又は６において、
前記製品制御装置に検査モード設定端子を設け、
前記検査用ソフトウェアは、前記不揮発性記憶部の検査モードを含む複数の検査モードに対応したソフトウェアを含み、
前記パッケージ検査工程において、
前記検査モード設定端子により、前記不揮発性記憶部の検査モードを含む複数の検査モードを切り替えて設定し、設定された検査モードに対応するソフトウェアを実行させて検査を行う製品制御装置の製造方法。
【請求項８】
請求項５乃至７のいずれか一項において、
前記パッケージ検査工程において、
特定回路に接続されていない端子を用いて、検査用ソフトウェアを用いた製品制御装置の検査を行う製品制御装置の製造方法。
【請求項９】
請求項５乃至８のいずれか一項において、
前記製品制御装置に、リセット端子及びモード切り替え端子を設け、
前記パッケージ検査工程において、
前記モード切り替え端子をテストモード用のレベルに設定して、前記リセット端子よりリセット信号を入力することにより、前記検査用ソフトウェアの実行を開始する製品制御装置の製造方法。
【請求項１０】
請求項５乃至９のいずれか一項において、
前記製品制御装置は、シリアルインターフェース回路及びシリアルインターフェース用端子を含み、
前記パッケージ検査工程において、
前記シリアルインターフェース端子より前記検査用ソフトウェア用のコマンドを入力して、前記検査用ソフトウェアの実行を制御する製品制御装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、製品制御装置の製造方法に関する。
【背景技術】
【０００２】
汎用のマイクロコンピュータを、特定の機能を持ったＩＣ（ＡＳＩＣ）として活用すると、ソフトウェアによって柔軟に多様な機能を実現できるという利点がある。一方で、汎用マイクロコンピュータは豊富な機能を有するため、使用しない機能に対応する入出力ピンも多く存在する。
【０００３】
このような場合、実際の使われ方に応じて、使用しない入出力ピンを削減し、必要とする最低限のピン数のパッケージに入れることにより、パッケージコストやそれを実装する回路基板の面積、層数を低減することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２５８９１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながらピン数を大きく削減しようとすると、検査回路に割り当てられている入出力端子が引き出せず、パッケージ封入後のパッケージ検査ができなくなってしまうという課題がある。
【０００６】
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明のいくつかの態様によれば、パッケージ封入後の検査に支障をきたすことなくパッケージの端子数を減らすことが可能な製品制御装置の製造方法を提供することができる。
【課題を解決するための手段】
【０００７】
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。
【０００８】
［適用例１］
本適用例の製品制御装置の製造方法は、不揮発性記憶部と処理部を含む製品制御装置の製造方法であって、ｎ個の端子を有する前記製品制御装置のベアチップの段階で、前記不揮発性記憶部に、製品制御用のソフトウェアの書き込みを行うベアチップ工程と、前記ベアチップを、ｍ個（ｍ＜ｎ）の端子を有するパッケージに封入するパッケージング工程と、を含む。
【０００９】
製品制御装置は汎用のマイクロコンピュータ、シーケンサーなどで実現するものでもよい。ベアチップとは電極パッドの付いた裸の半導体チップを意味し、例えば半導体ウエハから分割されかつパッケージが施される前のＩＣチップを意味する。
【００１０】
本適用例によれば、製品制御用のソフトウェアを書き込むための端子をパッケージの外に引き出す必要がないので、パッケージ封入後の検査に支障をきたすことなくパッケージの端子数を減らすことが可能な製品制御装置の製造方法を提供することができる。
【００１１】
［適用例２］
上記の製品制御装置の製造方法は、前記ベアチップ工程において、前記不揮発性記憶部に、前記検査用ソフトウェアの書き込みを行ってもよい。
【００１２】
本適用例によれば、検査用ソフトウェアを書き込むための端子をパッケージの外に引き出す必要がないので、パッケージ封入後の検査に支障をきたすことなくパッケージの端子数を減らすことができる。
【００１３】
［適用例３］
本適用例の製品制御装置の製造方法は、不揮発性記憶部と処理部を含む製品制御装置の製造方法であって、ｎ個の端子を有する前記製品制御装置のベアチップの段階で、前記不揮発性記憶部に、検査用ソフトウェアの書き込みを行うベアチップ工程と、前記ベアチップを、ｍ個（ｍ＜ｎ）の端子を有するパッケージに封入するパッケージング工程とを含む。
【００１４】
製品制御装置は汎用のマイクロコンピュータ、シーケンサーなどで実現するものでもよい。ベアチップとは電極パッドの付いた裸の半導体チップを意味し、例えば半導体ウエハから分割されかつパッケージが施される前のＩＣチップを意味する。
【００１５】
本適用例によれば、検査用のソフトウェアを書き込むための端子をパッケージの外に引き出す必要がないのでパッケージ封入後の検査に支障をきたすことなくパッケージの端子数を減らすことができる。
【００１６】
［適用例４］
上記の製品制御装置の製造方法は、前記ベアチップ工程における前記不揮発性記憶部に対する前記製品制御用ソフトウェア又は前記検査用ソフトウェアの書き込みは、前記パッケージの外に出ない端子を用いて行ってもよい。
【００１７】
本適用例によれば、製品制御用ソフトウェア又は前記検査用ソフトウェアを書き込むための端子をパッケージの外に引き出す必要がないのでパッケージの端子数を減らすことができる。
【００１８】
［適用例５］
上記の製品制御装置の製造方法は、検査用ソフトウェアを実行して、パッケージに封入された前記製品制御装置の検査を行うパッケージ検査工程をさらに含んでもよい。
【００１９】
［適用例６］
上記の製品制御装置の製造方法は、前記パッケージ検査工程において、少なくとも１つは製品実行時に使用する端子を用いて、検査用ソフトウェアを用いた製品制御装置の検査を行ってもよい。
【００２０】
本適用例によれば、パッケージ封入後の検査用ソフトウェアを用いた製品制御装置の検査において少なくとも１つは製品実行時に使用する端子を用いるので、パッケージの端子数を減らすことができる。
【００２１】
［適用例７］
上記の製品制御装置の製造方法は、前記製品制御装置に検査モード設定端子を設け、前記検査用ソソフトウェアは、前記不揮発性記憶部の検査モードを含む複数の検査モードに対応したソフトウェアを含み、前記パッケージ検査工程において、前記検査モード設定端子により、前記不揮発性記憶部の検査モードを含む複数の検査モードを切り替えて設定し、設定された検査モードに対応するソフトウェアを実行させて検査を行ってもよい。
【００２２】
本適用例によれば、それぞれの検査に対応した検査回路を必要とせず、様々な検査を実行可能である。
【００２３】
［適用例８］
上記の製品制御装置の製造方法は、前記パッケージ検査工程において、特定回路に接続されていない端子を用いて、検査用ソフトウェアを用いた製品制御装置の検査を行ってもよい。
【００２４】
［適用例９］
上記の製品制御装置の製造方法は、前記製品制御装置に、リセット端子及びモード切り替え端子を設け、前記パッケージ検査工程において、前記モード切り替え端子をテストモード用のレベルに設定して、前記リセット端子よりリセット信号を入力することにより、前記検査用ソフトウェアの実行を開始してもよい。
【００２５】
［適用例１０］
上記の製品制御装置の製造方法において、前記製品制御装置は、シリアルインターフェース回路及びシリアルインターフェース用端子を含み、前記パッケージ検査工程において、前記シリアルインターフェース端子より前記検査用ソフトウェア用のコマンドを入力して、前記検査用ソフトウェアの実行を制御してもよい。
【００２６】
シリアルインターフェースはクロック線とデータ線で実現可能である。本適用例によれば、シリアルインターフェースで前記検査用ソフトウェア用のコマンドを送信することで、少ない端子で多様な指示を行うことができる。
【図面の簡単な説明】
【００２７】
【図１】本実施の形態の製品制御装置のベアチップとパッケージの端子数の関係を模式的に示す図。
【図２】本実施の形態の製品制御装置のハードウエアブロック図の一例。
【図３】本実施の形態の製品制御装置の製造方法の一例を示すフローチャート。
【図４】パッケージ封入後の検査用ソフトウェアを用いた検査について説明するための図。
【図５】パッケージ封入後のＲＯＭ検査の流れを示すフローチャート。
【図６】パッケージ封入後の電流検査の流れを示すフローチャート。
【図７】パッケージ封入後のＩＯ検査の流れを示すフローチャート。
【発明を実施するための形態】
【００２８】
１．本実施の形態の製品制御装置の一例
図１は、本実施形態に係る製品制御装置１のベアチップ１００とパッケージ２００の端子数の関係を模式的に示す図である。
【００２９】
本実施形態に係る製品制御装置１のベアチップ１００（電極パッドの付いた裸の半導体チップ）は、例えば汎用のマイクロコンピュータ（ＩＣ）を、所与の製品の製品制御装置１として活用するものでもよい。同図に示すように、本実施形態の製品制御装置１はベアチップ１００の段階では、ｎ個（図１では３２個）の端子を有しているが、パッケージ封入後のパッケージ２００の端子はｍ個（ｍ＜ｎ、図１で１６個）となる。このように製品制御には使用しない入出力端子１１０ｂを削減し、必要とする最低限の端子数のパッケージ２００に封入することにより、パッケージコストやそれを実装する回路基板の面積、層数を低減することができる。
【００３０】
図２は、本実施の形態の製品制御装置１のハードウエアブロック図の一例である。
【００３１】
本製品制御装置１は、ＣＰＵ５１０、キャッシュメモリ５２０、特定回路５３０、リセット回路５４０、プログラマブルタイマ５５０、リアルタイムクロック（ＲＴＣ）５６０、ＤＭＡコントローラ５７０、割り込みコントローラ５８０、シリアルインターフェース５９０、バスコントローラ６００、Ａ／Ｄ変換器６１０、Ｄ／Ａ変換器６２０、入力ポート６３０、出力ポート６４０、Ｉ／Ｏポート６５０、クロック発生装置５６０、プリスケーラ６７０、シリアルＩ／Ｆ７４０及びそれらを接続する汎用バス６８０、専用バス７３０等、各種端子６９０等を含む。
【００３２】
２．本実施の形態の製品制御装置１の製造方法の一例
図３は、本実施の形態の製品制御装置１の製造方法の一例を示すフローチャートである。
【００３３】
まず、ｎ個の端子を有する製品制御装置１のベアチップ１００の検査を行う（ステップＳ１０）。ベアチップ１００の端子１１０とテスターとをプローブ等を接続して、従来通りの検査回路を使用した検査 などを行う。
【００３４】
次にベアチップ１００の不揮発性記憶部２３０（図３参照、例えば図２のＲＯＭ７１０）に、製品制御用ソフトウェア及び検査用ソフトウェアの書き込みを行う（ステップＳ２０）。不揮発性記憶部２３０に対する製品制御用ソフトウェア又は検査用ソフトウェアの書き込みは、パッケージ２００の外に出ない端子（例えば図１の１１０ｂ）を用いて行ってもよい。次にベアチップ１００を、ｍ個（ｍ＜ｎ）の端子を有するパッケージ２００に封入する（ステップＳ３０）。次に検査用ソフトウェアを用いてパッケージ２００に封入された製品制御装置１の検査を行う（ステップＳ４０）。
【００３５】
パッケージ封入後の検査において、製品実行時に使用する少なくとも１つの端子を用いて、検査用ソフトウェアを用いた製品制御装置１の検査を行ってもよい。
【００３６】
また検査用ソフトウェアは、不揮発性記憶部２３０の検査モードを含む複数の検査モードに対応したソフトウェアを含み、検査モード設定端子（図４の２１０−３、２１０−４）により、不揮発性記憶部２３０の検査モードを含む複数の検査モードを切り替えて設定し、設定された検査モードに対応するソフトウェアを実行させて検査を行ってもよい。複数の検査モードとは、例えばＲＯＭ（図２の７１０、不揮発性記憶部２３０の一例）検査、電流検査、ＩＯ検査等の検査モードでもよい。
【００３７】
また特定回路（図２の５３０）に接続されていない端子を用いて、検査用ソフトウェアを用いた製品制御装置１の検査を行ってもよい。特定回路（図２の５３０）とは、例えば電源回路、ディスプレイコントローラ、ディスプレイの制御対象に接続される回路等でもよく、パッケージ２００の外部の回路でもよいし、内部の回路でもよい。
【００３８】
また製品制御装置１に、リセット端子（図４の２１０−１）及びモード切り替え端子（図４の２１０−２）を設け、モード切り替え端子（図４の２１０−２）をテストモード用のレベルに設定して、リセット端子（図４の２１０−１）よりリセット信号（図４の３１１）を入力することにより、前記検査用ソフトウェアの実行を開始してもよい。具体的にはリセット信号（図４の３１１）を検出した場合に、検査モード設定端子（図４の２１０−２）がＨかＬかで検査モードか否か判定し、検査モードであれば検査用プログラムを実行してパッケージ検査を行ってもよい。
【００３９】
また製品制御装置１は、シリアルインターフェース回路（図２の７４０）及びシリアルインターフェース用端子（図４の２１０−５、２１０−６）を含み、シリアルインターフェース端子（図４の２１０−５、２１０−６）より検査用ソフトウェア用のコマンドを入力して、前記検査用ソフトウェアの実行を制御してもよい。
【００４０】
検査用ソフトウェア用のコマンドは、「検査スタートの指示コマンド」、「検査モードを設定するためのコマンド」、「検査結果を知らせるよう指示するコマンド」などを含んでもよいが、「検査モードを設定するためのコマンド」をシリアルインターフェース用端子から入れれば、検査モードを設定するための専用端子は不要となる。
【００４１】
３．検査用ソフトウェアを用いたパッケージ検査
検査用ソフトウェアを用いたパッケージ検査の一例について説明する。
【００４２】
図４は、パッケージ封入後の検査用ソフトウェアを用いた検査について説明するための図である。本実施の形態のパッケージ２００とテスター３００が接続されている様子を示している。パッケージ２００内部のＩＣは、処理部２２０を含む。処理部２２０の機能はＣＰＵ（図２の５１０）等で実現可能である。パッケージ２００内部のＩＣは、不揮発性記憶部２３０を含む。不揮発性記憶部２３０の機能はＲＯＭ（図２の７１０）等で実現可能である。
【００４３】
パッケージ２００は、リセット信号３１１が入力されるリセット端子２１０−１、モード切替信号３１２が入力されるモード切り替え端子２１０−２、検査モード切替信号３１３、３１４が入力される検査モード設定端子２１０−３、２１０−４、シリアルインターフェース用のクロック信号３１５が入力されるシリアルインターフェース用のクロック端子２１０−５、シリアルインターフェース用のデータ信号３１６が入力されるシリアルインターフェース用データ端子２１０−６、汎用ＩＯ端子２１０−７等を有している。
【００４４】
本実施の形態では、検査用回路を使って検査をする代わりに、検査用ソフトウェアで同等の検査機能を実現する。従って製品制御装置１のＩＣ内部に検査用回路からの入出力端子をパッケージ２００の外に引き出す必要がない。検査用ソフトウェアで検査機能を実行し、結果は検査用ソフトウェアで設定した汎用ＩＯ端子２１０−７等に出力可能であるため、製品制御装置１のＩＣ内部の検査回路を簡略化できる。また、外部のテスター３００から複雑なテスト制御信号を送り込まなくても、内部ソフトウェアで生成することが可能であるため、多入出力のテスターを必要としないためコストを削減可能である。
【００４５】
例えば製品制御用のプログラムと検査用のプログラムを1つのソフトウェアで同居させて製品制御装置１のＩＣ内部の不揮発性記憶部２３０に書き込んでおき、外部からモード切り替え端子２１０−２のＨ／Ｌを切り替えることで、製品制御用のプログラムと検査用のプログラムを切り替え可能にしておく。このようにすると、製品制御用のプログラムを書き込んだ後の検査も可能となる。
【００４６】
また検査用ソフトウェアによる検査に使用する入出力端子は、製品モードと検査モードで同じ端子を切り替えて使用してもよい。例えばシリアルインターフェース用クロック端子２１０−５や、シリアルインターフェース用データ端子２１０−６、汎用ＩＯ端子２１０−７等も製品モードと検査モードで共用することができる。このようにすることで、パッケージ２００の端子をより削減することができる。
【００４７】
また検査用ソフトウェアによる検査は、例えば、チェックサムを用いたＲＯＭ検査のように検査合否判定までソフトウェアで行い、合否結果のみを外部出力するようにしてもよい。このようにすると、複雑な信号を外部から入力する必要がなく、検査結果も合否を返すだけなので、パッケージ２００の端子数を削減できる。また高速・多入出力の高級なテスターを必要としないのでコスト削減につながる。また同じ入出力端子数のテスターを使用した場合、同時に検査できるＩＣの数を増やせるので、検査時間を短くすることができ、低コスト化が可能となる。
【００４８】
また検査用ソソフトウェアは、不揮発性記憶部２３０の検査モードを含む複数の検査モードに対応したソフトウェアを含み、検査モード設定端子２１０−３、２１０−４により、不揮発性記憶部２３０の検査モードを含む複数の検査モードを切り替えて設定し、設定された検査モードに対応するソフトウェアを実行させて検査を行ってもよい。すなわち複数の検査モードをソフトウェアで実装し、外部から切り替え可能にしておく。例えばＲＯＭ検査、電流検査、ＩＯ検査の検査モードを有する場合、２本の検査モード設定端子２１０−３、２１０−４を用いて切り替えることができる。すなわち２本の検査モード設定端子２１０−３、２１０−４に入力される２本の検査モード切替信号３１３、３１４が「００」であればＲＯＭ検査、「０１」であれば電流検査、「１０」であればＩＯ検査に切り替えてもよい。このようにするとそれぞれの検査に対応した検査回路を必要とせず、様々な検査を実行可能である。
【００４９】
ＲＯＭ検査とは、ＲＯＭのバイナリデータ(製品制御用のプログラムと検査用のプログラム)が正しく書き込まれているかの確認するためのテストでありチェックサム等で行うことができる。チェックサムとは誤り検出符号の一種である。
【００５０】
電流検査では、検査用ソフトウェアで製品制御装置１１の動作モードを切り替え、消費電流を測定してもよい。ＩＯ検査では、入出力が正しく機能することを確認する。
【００５１】
図５は、パッケージ封入後のＲＯＭ検査の流れを示すフローチャートである。
【００５２】
テスター３００からモード切り替え端子２１０−２を検査モードに設定、検査モード設定端子２１０−３、２１０−４をROM検査モード「００」に設定し（ステップＳ１１０）、リセット信号３１１を送る（ステップＳ１２０）。
【００５３】
製品制御装置１では、検査用ソフトウェアが動作を開始し、ＲＯＭ全領域を順次読み出し和を取る処理を行う（ステップＳ１３０）。テスター３００は、汎用ＩＯ端子２１０−７等から処理結果を読み取る（ステップＳ１４０）。テスター３００がクロック信号を供給すると、製品制御装置１がクロックと同期してチェックサム値を出力してくるようにしてもよい。
【００５４】
そして、テスター３００は製品制御装置１が出力してきたチェックサム値と、事前にＲＯＭに書き込むデータから算出した値とを照合する（ステップＳ１５０）。製品制御装置１が出力してきたチェックサム値と、事前にＲＯＭに書き込むデータから算出した値とが一致していれば（ステップＳ１６０でＹ）、合格と判定し（ステップＳ１７０）、一致していなければ（ステップＳ１６０でＮ）、不合格と判定する（ステップＳ１８０）。
【００５５】
上記実施例では、テスター３００側でチェックサム値と、事前にＲＯＭに書き込むデータから算出した値を照合する場合を例にとり説明したがこれに限られない。例えば製品制御装置１で動作する検査用プログラムに正しい値を伝えておき、検査用プログラムで照合を行い照合結果を出力してもよい。
【００５６】
図６は、パッケージ封入後の電流検査の流れを示すフローチャートである。
【００５７】
テスター３００からモード切り替え端子２１０−２を検査モードに設定、検査モード設定端子２１０−３、２１０−４を電流検査モード「０１」に設定し（ステップＳ２１０）、リセット信号３１１を送る（ステップＳ２２０）。
【００５８】
検査用ソフトウェアが動作開始し、製品制御装置１の動作モードを(SLEEP>HALT>RUN)などと変え、内蔵オシレータをイネーブル/ディスエーブルし、外部で静止電流を測定する（ステップＳ２３０）。また、ソフトウェアで所定の動作を行い、動作時の電流を測定することも可能である。
【００５９】
測定した電流値が所定の範囲内であれば（ステップＳ２４０でＹ）、合格と判定し（ステップＳ２５０）、所定の範囲内でなければ（ステップＳ２４０でＮ）、不合格と判定する（ステップＳ２６０）。
【００６０】
図７は、パッケージ封入後のＩＯ検査の流れを示すフローチャートである。
【００６１】
テスター３００からモード切り替え端子２１０−２を検査モードに設定、検査モード設定端子２１０−３、２１０−４をＩＯ検査モード「１０」に設定し（ステップＳ３１０）、リセット信号３１１を送る（ステップＳ３２０）。
【００６２】
検査用ソフトウェアが動作開始し、製品制御装置１１の入力端子のレベルに応じて出力端子のレベルを変化させるソフトウェアを実行し、テスター３００で入力端子に対応する出力端子のレベルを検出する（ステップＳ３３０）。入力端子のレベルに応じて出力端子のレベルが変化していれば（ステップＳ３４０でＹ）、合格と判定し（ステップＳ３５０）、変化していなければ（ステップＳ３４０でＮ）、不合格と判定する（ステップＳ３６０）。
【００６３】
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できよう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
【００６４】
検査モード設定端子はＨ／Ｌのレベル設定でもよいし、シリアルインターフェースであってもよい。検査の内容は、上記で説明したものに限られず、ソフトウェアで設定できるものであれば他のものでもよい。
【００６５】
本実施の形態によれば、少ピンのパッケージを利用でき、個々の検査項目ごとに検査回路を必要としないので、低コスト化を図ることができる。
【符号の説明】
【００６６】
１  製品制御装置、１００  ベアチップ、１１０  ベアチップの端子、２００  パッケージ、２１０  パッケージの端子、２２０  処理部、２３０  不揮発性記憶部、２１０−１  リセット端子、２１０−２  モード切り替え端子、２１０−３、２１０−４  検査モード設定端子、２１０−５  シリアルインターフェース用のクロック端子、２１０−６  シリアルインターフェース用データ端子、２１０−７  汎用ＩＯ端子、３００  テスター、３１１  リセット信号、３１２  モード切替信号、３１３、３１４  検査モード切替信号、３１５  シリアルインターフェース用のクロック信号、３１６  シリアルインターフェース用のデータ信号、５１０  ＣＰＵ、５３０  特定回路、５４０  リセット回路、５５０  プログラマブルタイマ、  ５６０  リアルタイムクロック（ＲＴＣ）、５７０  ＤＭＡコントローラ、  ５８０  割り込みコントローラ、５９０  シリアルインターフェース、  ６００  バスコントローラ、６１０  Ａ／Ｄ変換器、  ６２０  Ｄ／Ａ変換器、  ６３０  入力ポート、６４０  出力ポート、  ６５０  Ｉ／Ｏポート、  ６６０  クロック発生装置（ＰＬＬ）、  ６７０  プリスケーラ、  ６８０  汎用バス、  ６９０  各種ピン、７００  マイクロコンピュータ、  ７１０  ＲＯＭ、  ７２０  ＲＡＭ、７３０  ＭＭＵ、７４０  シリアルインターフェース
【図１】
2015203944.tif 000003
【図２】
2015203944.tif 000004
【図３】
2015203944.tif 000005
【図４】
2015203944.tif 000006
【図５】
2015203944.tif 000007
【図６】
2015203944.tif 000008
【図７】
2015203944.tif 000009