(57)【要約】【課題】本発明は、汎用性の高い増幅器を提供することを目的とする。【解決手段】本願の発明に係る増幅器は、トランジスタチップ３０と、下部電極、誘電体、及び上部電極で形成されたＭＩＭキャパシタを複数有するキャパシタ群２４を備えた整合用チップ１６と、該トランジスタチップ３０と、該キャパシタ群２４のいずれか１つの該ＭＩＭキャパシタの該上部電極と、を接続し、高周波信号を伝送するボンディングワイヤ４２と、該トランジスタチップ３０と該整合用チップ１６を収容するケース１２と、を備え、複数の該ＭＩＭキャパシタの該下部電極は接地され、該キャパシタ群２４の該ＭＩＭキャパシタの容量値は互いに異なることを特徴とする。【選択図】図１
2015088975.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタチップと、
下部電極、誘電体、及び上部電極で形成されたＭＩＭキャパシタを複数有するキャパシタ群を備えた整合用チップと、
前記トランジスタチップと、前記キャパシタ群のいずれか１つの前記ＭＩＭキャパシタの前記上部電極と、を接続し、高周波信号を伝送するボンディングワイヤと、
前記トランジスタチップと前記整合用チップを収容するケースと、を備え、
複数の前記ＭＩＭキャパシタの前記下部電極は接地され、
前記キャパシタ群の前記ＭＩＭキャパシタの容量値は互いに異なることを特徴とする増幅器。
【請求項２】
追加下部電極、追加誘電体、及び追加上部電極で形成された追加ＭＩＭキャパシタを複数有する追加キャパシタ群を備えた追加整合用チップと、
前記ボンディングワイヤが接続された前記上部電極と、前記追加キャパシタ群のいずれか１つの前記追加ＭＩＭキャパシタの前記追加上部電極と、を接続し、高周波信号を伝送する追加ボンディングワイヤと、を備え、
前記追加整合用チップは前記ケースに収容され、
複数の前記追加ＭＩＭキャパシタの前記追加下部電極は接地され、
前記追加キャパシタ群の前記追加ＭＩＭキャパシタの容量値は互いに異なることを特徴とする請求項１に記載の増幅器。
【請求項３】
前記誘電体の厚さと、前記追加誘電体の厚さは異なることを特徴とする請求項２に記載の増幅器。
【請求項４】
前記整合用チップに形成された注入抵抗と、
前記注入抵抗の一端に接続された第１電極と、
前記注入抵抗の他端に接続された第２電極と、を備え、
前記ボンディングワイヤは、
前記上部電極と前記第１電極とを接続する第１ワイヤと、
前記第２電極と前記トランジスタチップとを接続する第２ワイヤと、を備えたことを特徴とする請求項１〜３のいずれか１項に記載の増幅器。
【請求項５】
前記トランジスタチップには、マルチセルトランジスタが形成され、
前記キャパシタ群と前記ボンディングワイヤは、前記マルチセルトランジスタのセル毎に設けられたことを特徴とする請求項１に記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば通信衛星、レーダー、又は基地局に搭載される増幅器に関する。
【背景技術】
【０００２】
出力が数十ワット以上の高出力の増幅器としては、例えば、内部整合型増幅器及びパーシャルマッチ型増幅器がある。これらの増幅器は、携帯電話用の増幅器と比較すると小型化の要求が厳しくない。そのため、インピーダンス整合にマイクロストリップラインなどの分布定数回路を用いて電力損失を抑え、かつ広帯域化に好適な構成とすることが多い。特許文献１には、マイクロストリップラインに高周波信号を伝送させる増幅器が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−３１８８０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えばＬ帯又はＳ帯などの比較的動作周波数が低い場合には高周波信号の波長が長くなるため、インピーダンス整合に必要なマイクロストリップラインのライン長が長くなる。そのため増幅器が大型になる。
【０００５】
増幅器の大型化を回避しようとすると、動作周波数変更用のパターンを設けられなくなり、増幅器を広帯域化できない。この場合、良好な高周波特性を得るためには、例えば動作周波数が１００ＭＨｚ程度変わるたびに整合回路の新たな設計が必要となり、整合回路が汎用性に乏しい問題があった。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、幅広い動作周波数に対応できる整合回路を有する汎用性の高い増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願の発明に係る増幅器は、トランジスタチップと、下部電極、誘電体、及び上部電極で形成されたＭＩＭキャパシタを複数有するキャパシタ群を備えた整合用チップと、該トランジスタチップと、該キャパシタ群のいずれか１つの該ＭＩＭキャパシタの該上部電極と、を接続し、高周波信号を伝送するボンディングワイヤと、該トランジスタチップと該整合用チップを収容するケースと、を備え、複数の該ＭＩＭキャパシタの該下部電極は接地され、該キャパシタ群の該ＭＩＭキャパシタの容量値は互いに異なることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、容量値の異なる複数のＭＩＭキャパシタの中から高周波信号の伝送経路にシャント接続するＭＩＭキャパシタを選択するので、増幅器の汎用性を高めることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係る増幅器の平面図である。
【図２】キャパシタ群の斜視図である。
【図３】図１のＩＩＩ−ＩＩＩ破線における断面矢示図である。
【図４】図１の増幅器の回路図である。
【図５】本発明の実施の形態２に係る増幅器の平面図である。
【図６】追加ＭＩＭキャパシタ等の斜視図である。
【図７】図５のＶＩＩ−ＶＩＩ破線における断面矢示図である。
【図８】本発明の実施の形態３に係る増幅器の平面図である。
【図９】図８のＩＸ−ＩＸ破線における断面矢示図である。
【図１０】図８の増幅器の回路図である。
【発明を実施するための形態】
【００１０】
本発明の実施の形態に係る増幅器について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１１】
実施の形態１．
図１は、本発明の実施の形態１に係る増幅器１０の平面図である。増幅器１０はケース１２を備えている。ケース１２の左側には入力用フィードスルー部１４が取り付けられ、右側には出力用フィードスルー部１５が取り付けられている。ケース１２、入力用フィードスルー部１４、及び出力用フィードスルー部１５により高周波パッケージが形成されている。
【００１２】
ケース１２にはインピーダンス整合のための整合用チップ１６が収容されている。整合用チップ１６は基板１７を備えている。基板１７は、高集積化のために、ＧａＡｓなどの化合物半導体で形成されている。整合用チップ１６は、基板１７の上に形成されたＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタ１８、２０、２２を備えている。ＭＩＭキャパシタ１８、２０、２２はアレイ状に一列に配置されている。ＭＩＭキャパシタ１８、２０、２２をまとめてキャパシタ群２４と称する。キャパシタ群２４は４つ形成されており、どのキャパシタ群も同じ構成である。
【００１３】
図２は、キャパシタ群２４の斜視図である。ＭＩＭキャパシタ１８は、下部電極１８ａ、誘電体１８ｂ、及び上部電極１８ｃで形成されている。ＭＩＭキャパシタ２０は、下部電極２０ａ、誘電体２０ｂ、及び上部電極２０ｃで形成されている。ＭＩＭキャパシタ２２は、下部電極２２ａ、誘電体２２ｂ、及び上部電極２２ｃで形成されている。
【００１４】
誘電体１８ｂ、２０ｂ、２２ｂの厚さは均一である。つまり、誘電体１８ｂ、２０ｂ、２２ｂの厚さは全て同じである。しかし、誘電体１８ｂの長さＸ１が誘電体２０ｂの長さＸ２より短く、誘電体２０ｂの長さＸ２が誘電体２２ｂの長さＸ３より短いことで、キャパシタ群２４のＭＩＭキャパシタ１８、２０、２２の電気容量値（以後、電気容量値のことを容量値という）は不均一となっている。つまり、ＭＩＭキャパシタ１８、２０、２２の容量値は互いに異なっている。ここで、長さＸ１、長さＸ２及び長さＸ３が互いに異なることで、誘電体１８ｂ、２０ｂ、２２ｂの面積が互いに異なるようになり、ＭＩＭキャパシタ１８、２０、２２の容量値が互いに異なるようになる。
【００１５】
図１の説明に戻る。上述したＭＩＭキャパシタ１８、２０、２２の下部電極は、貫通電極２６と接している。貫通電極２６は、基板１７の貫通孔の壁面に沿って形成され、下部電極とケース１２を電気的に接続する。従って、貫通電極２６によって、ＭＩＭキャパシタ１８、２０、２２の下部電極は接地されている。
【００１６】
整合用チップ１６の隣にはトランジスタチップ３０が設けられている。トランジスタチップ３０にはマルチセルトランジスタが形成されている。このマルチセルトランジスタは、複数のソース電極３２、複数のゲート電極３４、及びドレイン電極３６を備えている。なお、マルチセルトランジスタは例えば、ＧａＮを材料とするＨＥＭＴである。
【００１７】
入力用フィードスルー部１４と、ＭＩＭキャパシタ２０の上部電極はボンディングワイヤ４０で接続されている。トランジスタチップ３０（のゲート電極３４）と、ＭＩＭキャパシタ２０の上部電極はボンディングワイヤ４２で接続されている。ここで、前述のキャパシタ群２４とボンディングワイヤ４０、４２は、マルチセルトランジスタのセル毎に設けられている。つまり、マルチセルトランジスタの４つのセルそれぞれに対し、キャパシタ群２４とボンディングワイヤ４０、４２が設けられている。高周波信号はボンディングワイヤ４０、４２を伝送する。
【００１８】
トランジスタチップ３０の隣には、整合用チップ５０が設けられている。整合用チップ５０は、セラミック基板５１と、セラミック基板５１の上に形成されたマイクロストリップライン５２を備えている。
【００１９】
トランジスタチップ３０（のドレイン電極３６）と、マイクロストリップライン５２はボンディングワイヤ６０で接続されている。マイクロストリップライン５２と出力用フィードスルー部１５はボンディングワイヤ６２で接続されている。
【００２０】
図３は、図１のＩＩＩ−ＩＩＩ破線における断面矢示図である。下部電極２０ａは、基板１７の貫通孔２８に沿って形成された貫通電極２６と接している。従って、下部電極２０ａは接地されている。他の下部電極も同様の方法で接地されている。こうして、入力用フィードスルー部１４から入力された高周波信号の伝送経路に、ＭＩＭキャパシタ２０がシャント接続されている。
【００２１】
図４は、図１の増幅器１０の回路図である。整合用チップ１６を設けたことで、伝送経路にシャントの容量が接続されている。従って増幅器１０は、高周波信号の波形劣化を抑制するために、伝送経路に対して直列に設けられたＬ（インダクタンス）と伝送経路に対してシャントに設けられたＣ（容量）でインピーダンス整合する構成となっている。
【００２２】
図１〜図４を参照して説明したとおり、増幅器１０は、トランジスタチップ３０と、トランジスタチップ３０の入力側に配置された整合用チップ１６と、トランジスタチップ３０の出力側に配置された整合用チップ５０がケース１２に収容された、内部整合型増幅器あるいはパーシャルマッチ型増幅器となっている。
【００２３】
本発明の実施の形態１に係る増幅器１０は、キャパシタ群２４のＭＩＭキャパシタ１８、２０、２２の容量値を不均一な値としたので、ボンディングワイヤ４０、４２の接続先をＭＩＭキャパシタ１８、２０、２２の中から選ぶことで、３通りのインピーダンスを実現できる。つまり、ボンディングワイヤ４０、４２をＭＩＭキャパシタ１８の上部電極に接続した場合と、ＭＩＭキャパシタ２０の上部電極に接続した場合と、ＭＩＭキャパシタ２２の上部電極に接続した場合とでインピーダンスを変化させることができる。
【００２４】
従って、良好な高周波特性を得るために、特定の動作周波数に対して最適な容量値を与えるＭＩＭキャパシタにボンディングワイヤ４０、４２を接続することで、動作周波数の異なる複数の品種についてインピーダンス整合させることができる。つまり、整合用チップ１６は幅広い動作周波数に対応できる。
【００２５】
さらに、整合用チップ１６を集中定数回路にしたため、整合用チップをマイクロストリップラインなどの分布定数回路にした場合と比較して、回路を小型化できる。よって、周波数可変用パターンとして機能するＭＩＭキャパシタを多数配置し、整合用チップ１６を複数の動作周波数の異なる品種に対して用いることができる。
【００２６】
また、キャパシタ群２４に含まれるキャパシタを全てＭＩＭキャパシタとすると、下部電極１８ａ、２０ａ、２２ａを一度のプロセスで、誘電体１８ｂ、２０ｂ、２２ｂを一度のプロセスで、上部電極１８ｃ、２０ｃ、２２ｃを一度のプロセスで形成することができる。誘電体１８ｂ、２０ｂ、２２ｂを一度のプロセスで形成するので、誘電体１８ｂ、２０ｂ、２２ｂの厚さを全て同じにすることが容易である。また、誘電体１８ｂ、２０ｂ、２２ｂの厚さを全て同じにすることで、誘電体１８ｂ、２０ｂ、２２ｂの長さ、即ち、面積を変えるだけでＭＩＭキャパシタ１８、２０、２２の容量値を変えることができる。
【００２７】
このように、本発明の特徴の１つは、トランジスタチップ３０と、キャパシタ群２４のいずれか１つのＭＩＭキャパシタの上部電極とをボンディングワイヤ４２で接続することで、増幅器１０の汎用性を高めることである。従ってこの特徴を失わない範囲において様々な変形が可能である。
【００２８】
例えば、キャパシタ群２４は容量値の異なる複数のＭＩＭキャパシタを有していればよいので、キャパシタ群２４に包含されるＭＩＭキャパシタの数は特に限定されない。キャパシタ群２４が３個以上のＭＩＭキャパシタを有する場合、全てのＭＩＭキャパシタの容量値が互いに異なることが好ましいが、キャパシタ群２４内の２個のＭＩＭキャパシタの容量値が互いに異なるだけでもよい。また、整合用チップ１６は、トランジスタチップ３０の入力側ではなく、出力側に配置してもよい。整合用チップ１６の基板１７はＧａＡｓに限らず、Ｓｉ又はＧａＮなどの半導体で形成しても良い。トランジスタチップ３０にはマルチセルトランジスタ以外のトランジスタを形成してもよい。なお、これらの変形は以下の実施の形態に係る増幅器にも応用できる。
【００２９】
以下の実施の形態に係る増幅器については、実施の形態１に係る増幅器１０と共通点が多いので、増幅器１０との相違点を中心に説明する。
【００３０】
実施の形態２．
図５は、本発明の実施の形態２に係る増幅器１００の平面図である。増幅器１００は追加整合用チップ１０２を備えている。追加整合用チップ１０２は、整合用チップ１６からみてトランジスタチップ３０の反対側に配置されている。つまり、追加整合用チップ１０２は入力用フィードスルー部１４と整合用チップ１６の間に設けられている。
【００３１】
追加整合用チップ１０２は基板１０４を備えている。基板１０４は例えばＧａＡｓなどの化合物半導体で形成されている。追加整合用チップ１０２は基板１０４の上に設けられた追加キャパシタ群１０６を備えている。追加キャパシタ群１０６は、追加ＭＩＭキャパシタ１０８、１１０、１１２を備えている。追加キャパシタ群１０６は、基板１０４の上に４組設けられている。
【００３２】
図６は、追加ＭＩＭキャパシタ等の斜視図である。追加ＭＩＭキャパシタ１０８、１１０、１１２は、それぞれ、追加下部電極１０８ａ、１１０ａ、１１２ａ、追加誘電体１０８ｂ、１１０ｂ、１１２ｂ、及び追加上部電極１０８ｃ、１１０ｃ、１１２ｃを備えている。
【００３３】
追加誘電体１０８ｂ、１１０ｂ、１１２ｂの厚さは均一である。つまり、追加誘電体１０８ｂ、１１０ｂ、１１２ｂの厚さは全て同じである。追加誘電体１０８ｂ、１１０ｂ、１１２ｂは、誘電体１８ｂ、２０ｂ、２２ｂよりも厚く形成されている。追加ＭＩＭキャパシタ１０８、１１０、１１２は長さが異なっているので、追加ＭＩＭキャパシタ１０８、１１０、１１２の容量値は不均一となっている。つまり、追加ＭＩＭキャパシタ１０８、１１０、１１２の容量値は互いに異なっている。なお、追加整合用チップ１０２は、誘電体の厚みを除けば整合用チップ１６と同じ構成である。
【００３４】
図５の説明に戻る。基板１０４には貫通電極１１４が形成されている。貫通電極１１４の構成は貫通電極２６の構成と同じである。従って、追加ＭＩＭキャパシタ１０８、１１０、１１２の追加下部電極は接地されている。入力用フィードスルー部１４と、追加ＭＩＭキャパシタ１１０の上部電極は追加ボンディングワイヤ１１６で接続されている。そして、ボンディングワイヤ４２が接続された上部電極（ＭＩＭキャパシタ２０の上部電極）と、追加ＭＩＭキャパシタ１１０の追加上部電極は追加ボンディングワイヤ１１８で接続されている。
【００３５】
図７は、図５のＶＩＩ−ＶＩＩ破線における断面矢示図である。追加整合用チップ１０２はケース１２に収容されている。そして、入力用フィードスルー部１４から入力された高周波信号の伝送経路に、追加ＭＩＭキャパシタ１１０とＭＩＭキャパシタ２０がシャント接続されている。
【００３６】
本発明の実施の形態２に係る増幅器１００は、高周波信号の伝送経路に、ＭＩＭキャパシタ１８、２０、２２のいずれか1つ、及び追加ＭＩＭキャパシタ１０８、１１０、１１２のいずれか1つをシャント接続するものである。
【００３７】
シャント接続するキャパシタは、追加ボンディングワイヤ１１６、１１８、及びボンディングワイヤ４２を打つ場所を変えることで容易に変更できる。従って、追加ボンディングワイヤ１１８は、ボンディングワイヤ４２が接続された上部電極と、追加キャパシタ群１０６のいずれか１つの追加ＭＩＭキャパシタの追加上部電極とを接続するものであれば特に限定されない。例えば、追加キャパシタ群１０６は容量値の異なる複数の追加ＭＩＭキャパシタを有していればよいので、追加キャパシタ群１０６に包含される追加ＭＩＭキャパシタの数は特に限定されない。追加キャパシタ群１０６が３個以上の追加ＭＩＭキャパシタを有する場合、全ての追加ＭＩＭキャパシタの容量値が互いに異なることが好ましいが、追加キャパシタ群１０６内の２個のＭＩＭキャパシタの容量値が互いに異なるだけでもよい。そして、実施の形態１の増幅器１０に追加整合用チップ１０２を追加したことで、シャント接続するキャパシタの選択肢が広がり、幅の広い周波数帯域でインピーダンス整合ができる。
【００３８】
ところで、整合用チップ１６と追加整合用チップ１０２は１枚のチップで形成してもよい。しかしその場合、ＭＩＭキャパシタ１８、２０、２２と追加ＭＩＭキャパシタ１０８、１１０、１１２が同一プロセスで形成されるので、誘電体の膜厚は共通となってしまう。従って、ＭＩＭキャパシタ１８、２０、２２の容量値と追加ＭＩＭキャパシタ１０８、１１０、１１２の容量値を相違させるためには、これらの面積を相違させる必要がある。
【００３９】
そこで、増幅器１００のように、整合用チップ１６と追加整合用チップ１０２を別基板とすれば、整合用チップ１６と追加整合用チップ１０２を別プロセスで形成できる。この場合、誘電体の面積だけでなく厚さも相違させることができるので、容量値の変域を大きくできる。
【００４０】
増幅器１００は、誘電体１８ｂ、２０ｂ、２２ｂの厚さと追加誘電体１０８ｂ、１１０ｂ、１１２ｂの厚さが異なっていることで、様々な値の容量を高周波信号の伝送経路にシャント接続できるものである。この特徴を失わない範囲で様々な変形が可能である。例えば誘電体１８ｂ、２０ｂ、２２ｂを追加誘電体１０８ｂ、１１０ｂ、１１２ｂよりも厚く形成してもよい。
【００４１】
増幅器１００はトランジスタチップ３０の入力側に２つの整合用チップ（整合用チップ１６と追加整合用チップ１０２）を備えているが、トランジスタチップ３０の入力側に３つ以上の整合用チップを設けても良い。また、トランジスタチップ３０の入力側に同一構成の複数枚の整合用チップを設けても良い。例えばトランジスタチップ３０の入力側に２枚の整合用チップ１６を設けても良い。
【００４２】
実施の形態３．
図８は、本発明の実施の形態３に係る増幅器２００の平面図である。増幅器２００は、整合用チップ２０２を備えている。整合用チップ２０２の基板２０４には、注入抵抗２０６が形成されている。注入抵抗２０６の一端に第１電極２０８が接続されている。注入抵抗２０６の他端に第２電極２１０が接続されている。注入抵抗２０６、第１電極２０８、及び第２電極２１０で抵抗部２１２を構成している。抵抗部２１２はマルチセルトランジスタのセル数と同数形成されている。従って、キャパシタ群２４の数と抵抗部２１２の数は等しく、実施の形態３では４である。
【００４３】
図９は、図８のＩＸ−ＩＸ破線における断面矢示図である。上部電極２０ｃと第１電極２０８が第１ワイヤ２１４で接続されている。第２電極２１０とトランジスタチップ３０（のゲート電極３４）が第２ワイヤ２１６で接続されている。このように、ＭＩＭキャパシタ２０とトランジスタチップ３０の間に抵抗部２１２を挿入することで、不要な発振を抑制し、増幅器２００を安定化させることができる。なお、図１０は、図８の増幅器２００の回路図である。
【００４４】
ここまでに説明した各実施の形態に係る増幅器の特徴を、適宜に組み合わせて用いてもよい。
【符号の説明】
【００４５】
１０  増幅器、  １２  ケース、  １４  入力用フィードスルー部、  １５  出力用フィードスルー部、  １６  整合用チップ、  １７  基板、  １８,２０,２２  ＭＩＭキャパシタ、  １８ａ,２０ａ,２２ａ  下部電極、  １８ｂ,２０ｂ,２２ｂ  誘電体、  １８ｃ,２０ｃ,２２ｃ  上部電極、  ２４  キャパシタ群、  ２６  貫通電極、  ３０  トランジスタチップ、  ４０,４２,６０,６２  ボンディングワイヤ、  ５０  整合用チップ、  ５１  セラミック基板、  ５２  マイクロストリップライン、  １０２  追加整合用チップ、  １０６  追加キャパシタ群、  １０８,１１０,１１２  追加ＭＩＭキャパシタ、  １０８ａ,１１０ａ,１１２ａ  追加下部電極、  １０８ｂ,１１０ｂ,１１２ｂ  追加誘電体、  １０８ｃ,１１０ｃ,１１２ｃ  追加上部電極、  １１６,１１８  追加ボンディングワイヤ、  ２０６  注入抵抗、  ２０８  第１電極、  ２１０  第２電極
【図１】
2015088975.tif 000003
【図２】
2015088975.tif 000004
【図３】
2015088975.tif 000005
【図４】
2015088975.tif 000006
【図５】
2015088975.tif 000007
【図６】
2015088975.tif 000008
【図７】
2015088975.tif 000009
【図８】
2015088975.tif 000010
【図９】
2015088975.tif 000011
【図１０】
2015088975.tif 000012