(57)【要約】【課題】電源ケーブルの半抜け状態による電源ケーブル及びＰＳＵコネクタの劣化を軽減しつつ安定した電力供給を行う情報処理装置、電源制御装置及び電源制御方法を提供する。【解決手段】情報処理装置は、演算処理部１１及び複数のＰＳＵ１０を有する。ＰＳＵ１０は、挿入された電源ケーブルから供給される電力を演算処理部１１へ供給するＤＣ／ＤＣ変換回路１０６と、電源ケーブルの半抜け状態を検出し通知する状態判定回路１１２とを備える。情報処理装置は、状態判定回路１１２からの通知を受けて、半抜け状態が発生したＰＳＵ１０からの出力電流を低下させ、他のＰＳＵ１０からの出力電流を増加させる電流調整回路１２を備える。【選択図】図２
2015088128.tif 000002
【特許請求の範囲】
【請求項１】
演算処理部及び複数の電源制御装置を有する情報処理装置であって、
前記電源制御装置は、
挿入された電源ケーブルから供給される電力を前記演算処理部へ供給する電力供給部と、
前記電源ケーブルの半抜け状態を検出し通知する検出部とを備え、
前記情報処理装置は、前記検出部からの通知を受けて、半抜け状態が発生した電源制御装置の電力供給部からの出力電流を低下させ、他の電源制御装置の電力供給部からの出力電流を増加させる電流制御部を備えた
ことを特徴とする情報処理装置。
【請求項２】
前記電流制御部は、半抜け状態が発生した電源制御装置の電力供給部からの出力電流を所定値下げ、前記他の電源制御装置の電力供給部からの出力電流の増加分の合計が前記所定値となるように、前記他の電源制御装置の電力供給部からの出力電流を増加させることを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記電流制御部は、半抜け状態が発生した電源制御装置の電力供給部から出力電流を所定値下げ、前記所定値を前記他の電源制御装置の数で除算し算出した値分、前記他の電源制御装置の電力供給部からの出力電流を上げることを特徴とする請求項２に記載の情報処理装置。
【請求項４】
前記電源制御装置は、
前記電源ケーブルの第１端子と嵌合し電力の供給を受ける電源端子と、
前記電源ケーブルの第２端子と嵌合する判定端子とをさらに備え、
前記判定端子の嵌合状態を基に前記検出部は半抜け状態の検出を行う
ことを特徴とする請求項１〜３のいずれか一つに記載の情報処理装置。
【請求項５】
前記判定端子は、挿抜方向の長さが、前記電源端子と前記第１端子とが嵌合する長さより短い長さで、前記電源ケーブルの第２端子と嵌合し、
前記検出部は、前記電源端子が前記第１端子と接触している状態で前記判定端子と前記第２端子との接触がなくなった場合に半抜け状態を検出する
ことを特徴とする請求項４に記載の情報処理装置。
【請求項６】
前記電源制御装置は、
挿抜方向の長さが、前記電源端子と前記第１端子との嵌合の長さより短く且つ前記判定端子と前記第２端子との嵌合の長さよりも長い長さで、前記電源ケーブルの第３端子と嵌合する遮断判定端子と、
前記遮断判定端子と前記第３端子との接触がなくなると電力供給を遮断する電力供給遮断部と
をさらに備えたことを特徴とする請求項１〜５のいずれか一つに記載の情報処理装置。
【請求項７】
前記検出部は、前記第３端子と前記電力供給遮断部との接触状態、及び、電源端子における電力供給状態を基に、電源ケーブルからの入力の喪失原因を判定することを特徴とする請求項６に記載の情報処理装置。
【請求項８】
自装置に挿入された電源ケーブルから供給される電力を前記演算処理部へ供給する電力供給部と、
前記電源ケーブルの半抜け状態を検出し、他の電源制御装置へ通知する検出部と、
前記自装置において前記検出部により半抜け状態が検出された場合、前記電力供給部からの出力電流を低下させ、他の電源制御装置から半抜け状態の通知を受けた場合、前記電力供給部からの出力電流を増加させる電流制御部と
を備えたことを特徴とする電源制御装置。
【請求項９】
演算処理部へ電力を供給する複数の電源制御装置うちの特定の電源制御装置に挿入された電源ケーブルの半抜け状態を検出して通知し、
前記特定の電源制御装置の出力電流を低下させ、
他の電源制御装置の出力電流を増加させる
ことを特徴とする電源制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置、電源制御装置及び電源制御方法に関する。
【背景技術】
【０００２】
サーバなどの情報処理装置は、電源制御装置であるPower  Supply  Unit（ＰＳＵ）を有している。ＰＳＵは、外部電源から延びる電源ケーブルが挿入されるコネクタを有している。
【０００３】
電源ケーブルには、Ｌ（Live）、Ｎ（Neutral）、ＦＧ（Frame  Ground）の各ジャック（メス端子）が設けられている。また、ＰＳＵコネクタには、Ｌ、Ｎ、ＦＧの各ピン（オス端子）が設けられている。そして、電源ケーブルとＰＳＵコネクタとは、同じ種類のジャックとピンとが対応するように嵌合する。
【０００４】
情報処理装置は、電源ケーブルを介してＰＳＵで外部電源から電気の供給を受ける。ＰＳＵは、外部電源から供給された電気の電圧変換などを行う。その後、情報処理装置は、供給された電気をCentral  Processing  Unit（ＣＰＵ）の駆動などに使用する。
【０００５】
このような情報処理装置において、電源ケーブルをＰＳＵコネクタに挿入した状態で、電源ケーブルの自重や装置保守時の操作ミスなどにより、電源ケーブルが半抜け状態となる事態が発生する場合がある。ここで、電源ケーブルの半抜け状態とは、電源ケーブルのジャックとＰＳＵコネクタのピンとが十分に嵌合しておらず、通電に不具合が発生するおそれのある状態を指す。このような半抜け状態を防止するため、ＰＳＵには電源ケーブルの誤抜去防止のケーブルクランプが設けられているものもあるが、半抜け状態が発生する可能性は依然高い。そこで、従来、半抜け状態の検出は、管理者の視認によって行われてきた。
【０００６】
なお、モジュールと接続するピンの長さを異ならせ、モジュール抜去時にモジュールに供給するクロックを切り離し当該モジュールの動作を停止させる従来技術がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平０５−２０４５０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、電源ケーブルの半抜け状態が発生すると、電源ケーブルとＰＳＵコネクタが十分嵌合していないため、ジャックとピンとの間の設置面積が低減し、接触抵抗が増加する。そして、電源ケーブルとコネクタとの間の接触抵抗が増加すると、ジュール熱が増加する。このジュール熱の増加により、電源ケーブル及びＰＳＵコネクタにストレスが加わり劣化してしまうおそれがある。
【０００９】
また、ピンの長さを異ならせて抜去の状態を検知する従来技術を用いても、半抜け状態の検出はできるが、電源ケーブル及びＰＳＵコネクタの劣化を抑えることは困難である。
【００１０】
開示の技術は、上記に鑑みてなされたものであって、電源ケーブルの半抜け状態による電源ケーブル及びＰＳＵコネクタの劣化を軽減しつつ安定した電力供給を行う情報処理装置、電源制御装置及び電源制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本願の開示する情報処理装置、電源制御装置及び電源制御方法は、一つの態様において演算処理部及び複数の電源制御装置を有する。前記電源制御装置は、挿入された電源ケーブルから供給される電力を前記演算処理部へ供給する電力供給部と、前記電源ケーブルの半抜け状態を検出し通知する検出部とを備える。前記情報処理装置は、前記検出部からの通知を受けて、半抜け状態が発生した電源制御装置の電力供給部からの出力電流を低下させ、他の電源制御装置の電力供給部からの出力電流を増加させる電流制御部を備える。
【発明の効果】
【００１２】
本願の開示する情報処理装置、電源制御装置及び電源制御方法の一つの態様によれば、電源ケーブルの半抜け状態による電源ケーブル及びＰＳＵコネクタの劣化を軽減しつつ安定した電力供給を行うことができるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】図１は、実施例１に係る情報処理装置のブロック図である。
【図２】図２は、実施例１に係るＰＳＵの詳細を表すブロック図である。
【図３Ａ】図３Ａは、電源ケーブルの側面図である。
【図３Ｂ】図３Ｂは、実施例１に係る電源ケーブルの正面図である。
【図３Ｃ】図３Ｃは、電源ケーブルのＡ−Ａ’断面図である。
【図４Ａ】図４Ａは、実施例１に係るＰＳＵコネクタの正面図である。
【図４Ｂ】図４Ｂは、ＰＳＵコネクタのＢ−Ｂ’断面図である。
【図４Ｃ】図４Ｃは、ＰＳＵコネクタのＣ−Ｃ’断面図である。
【図５Ａ】図５Ａは、整流回路の回路図である。
【図５Ｂ】図５Ｂは、力率改善回路の回路図である。
【図５Ｃ】図５Ｃは、ＤＣ／ＤＣ変換回路の回路図である。
【図６】図６は、実施例１に係るＰＳＵと電源ケーブルとの接続による信号の流れを説明するための図である。
【図７】図７は、実施例１に係る情報処理装置による電源制御のフローチャートである。
【図８】図８は、実施例２に係る情報処理装置のブロック図である。
【図９】図９は、実施例２に係るＰＳＵの詳細を表すブロック図である。
【図１０Ａ】図１０Ａは、実施例２に係る電源ケーブルの側面図である。
【図１０Ｂ】図１０Ｂは、実施例２に係る電源ケーブルの正面図である。
【図１０Ｃ】図１０Ｃは、電源ケーブルのＤ−Ｄ’断面図である。
【図１１Ａ】図１１Ａは、実施例２に係るＰＳＵコネクタの正面図である。
【図１１Ｂ】図１１Ｂは、ＰＳＵコネクタのＥ−Ｅ’断面図である。
【図１１Ｃ】図１１Ｃは、ＰＳＵコネクタのＦ−Ｆ’断面図である。
【図１２】図１２は、電源ケーブル挿抜時の遮断信号検出回路の動作を説明するための図である。
【図１３】図１３は、状態判定回路の動作を説明するための図である。
【図１４】図１４は、実施例２に係るＰＳＵと電源ケーブルとの接続による信号の流れを説明するための図である。
【図１５】図１５は、実施例２に係る情報処理装置による電源状態判定のフローチャートである。
【図１６】図１６は、電源ケーブルの抜去時、挿入時及び停電時のＰＳＵの動作のタイミングチャートである。
【図１７】図１７は、変形例１に係る電源ケーブルの正面図である。
【図１８Ａ】図１８Ａは、変形例１に係るＰＳＵコネクタの正面図である。
【図１８Ｂ】図１８Ｂは、ＰＳＵコネクタＧ−Ｇ’断面図である。
【図１９】図１９は、変形例１に係るＰＳＵコネクタと電源ケーブルとの嵌合状態を説明するための図である。
【図２０】図２０は、変形例２に係る電源ケーブルの正面図である。
【図２１Ａ】図２１Ａは、変形例２に係るＰＳＵコネクタの正面図である。
【図２１Ｂ】図２１Ｂは、ＰＳＵコネクタＨ−Ｈ’断面図である。
【発明を実施するための形態】
【００１４】
以下に、本願の開示する情報処理装置、電源制御装置及び電源制御方法の実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示する情報処理装置、電源制御装置及び電源制御方法が限定されるものではない。
【実施例１】
【００１５】
図１は、実施例１に係る情報処理装置のブロック図である。図１に示すように、本実施例に係る情報処理装置１は、電源制御装置の一例であるＰＳＵ１０、演算処理部１１及び電流調整回路１２を有している。演算処理部１１は、ＰＳＵ１０から出力された電圧をさらに降圧する回路を有する場合がある。
【００１６】
ＰＳＵ１０は、情報処理装置１に複数搭載されている。ＰＳＵ１０は、電源ケーブル２が接続されている。ＰＳＵ１０は、電力の供給を電源ケーブル２から受ける。そして、ＰＳＵ１０は、供給された電力の電圧変換などの処理を行い、処理後の電力を演算処理部１１へ供給する。電源ケーブル２は、例えば、Alternating  Current（ＡＣ）ケーブルである。
【００１７】
図２は、実施例１に係るＰＳＵの詳細を表すブロック図である。ＰＳＵ１０は、例えば、制御回路１０１、ＰＳＵコネクタ１０２、入力フィルタ１０３、整流回路１０４、力率改善回路１０５及びＤＣ（Direct  Current）／ＤＣ変換回路１０６を有する。
【００１８】
ＰＳＵコネクタ１０２には、電力源２００、半抜検出信号ピン２０１及びGround（ＧＮＤ）ピン２０２が設けられている。
【００１９】
電力源２００は、電源ケーブル２から電力の供給を受ける。そして、電力源２００は、供給された電気を入力フィルタ１０３へ出力する。
【００２０】
ＧＮＤピン２０２は、半抜検出信号ピン２０１から出力される電力の閉ループのためのピンである。ＧＮＤピン２０２は、演算処理部１１とＤＣ／ＤＣ変換回路１０６とを結ぶ送電路の２次側に接続されている。
【００２１】
ここで、図３Ａ〜３Ｃ及び図４Ａ〜４Ｃを参照して、電源ケーブル２及びＰＳＵコネクタ１０２について説明する。図３Ａは、電源ケーブルの側面図である。図３Ｂは、実施例１に係る電源ケーブルの正面図である。図３Ｃは、電源ケーブルのＡ−Ａ’断面図である。
【００２２】
電源ケーブル２は、図３Ａの右側がＰＳＵコネクタ１０２に接続する側である。図３Ａの右側からみた正面図は、図３Ｂで示される。
【００２３】
図３Ｂに示すように、電源ケーブル２は、ＰＳＵコネクタ１０２に接続する側に、半抜検出信号ジャック２１、ＧＮＤジャック２２、Ｌジャック２３、Ｎジャック２４及びＦＧジャック２５を有する。
【００２４】
Ｌジャック２３と、Ｎジャック２４は電源ケーブルの正面の両サイドに配置されている。また、ＦＧジャック２５は、Ｌジャック２３とＮジャック２４との中間に配置されている。このＬジャック２３及びＮジャック２４が、「第１端子」の一例にあたる。
【００２５】
さらに、Ｌジャック２３とＮジャック２４との間で、且つＦＧジャック２５と向かい合う位置に、半抜検出信号ジャック２１及びＧＮＤジャック２２が配置されている。この半抜検出信号ジャック２１が、「第２端子」の一例にあたる。
【００２６】
図３ＢのＡ−Ａ’断面は、図３Ｃで表される。図３Ｃに示すように、本実施例では、Ｌジャック２３、Ｎジャック２４、半抜検出信号ジャック２１及びＧＮＤジャック２２は全て同じ深さを有している。また、図示していないが、ＦＧジャック２５も他のジャックと同じ深さを有している。ただし、各ジャックの深さは同一でなくてもよく、各ジャックは、後述する対応するピンが嵌合する深さをそれぞれが有していればよい。
【００２７】
次に、図４Ａ〜４Ｃを参照して、ＰＳＵコネクタ１０２について詳細に説明する。図４Ａは、実施例１に係るＰＳＵコネクタの正面図である。図４Ｂは、ＰＳＵコネクタのＢ−Ｂ’断面図である。図４Ｃは、ＰＳＵコネクタのＣ−Ｃ’断面図である。
【００２８】
図４Ａに示すように、本実施例に係るＰＳＵコネクタ１０２は、半抜検出信号ピン２０１、ＧＮＤピン２０２、Ｌピン２０３、Ｎピン２０４及びＦＧピン２０５を有する。
【００２９】
Ｌピン２０３とＮピン２０４は、ＰＳＵコネクタ１０２の両サイドに配置されている。また、ＦＧピン２０５は、Ｌピン２０３とＮピン２０４との間に配置されている。このＬピン２０３と、Ｎピン２０４及びＦＧピン２０２が、電力源２００にあたる。そして、このＬピン２０３及びＮピン２０４が、「電源端子」の一例にあたる。
【００３０】
さらに、Ｌピン２０３とＮピン２０４との間で、且つＦＧピン２０５と向かい合う位置に、半抜検出信号ピン２０１及びＧＮＤピン２０２が配置されている。この半抜検出信号ピン２０１が、「判定端子」の一例にあたる。
【００３１】
ここで、図４ＡのＢ−Ｂ’断面は、図４Ｂで表される。また、図４ＡのＣ−Ｃ’断面は、図４Ｃで表される。図４Ｂ及び４Ｃに示すように、ＦＧピン２０５が最も長い。Ｌピン２０３及びＮピン２０４は、ＦＧピン２０５に次ぐ長さを有する。本実施例では、Ｌピン２０３及びＮピン２０４は、同じ長さを有する。ＦＧピン２０５がＬピン２０３及びＮピン２０４より長いことで、Ｌピン２０３及びＮピン２０４がＬジャック２３及びＮジャック２４に挿入され接触している間、ＦＧピン２０５のＦＧジャック２５との接触が維持される。以下では、ピンが対応するジャックに挿入されて接触している状態を、「ショート」という場合がある。また、ピンが対応するジャックから抜去されて接触していない状態を、「オープン」という場合がある。
【００３２】
ＧＮＤピン２０２が、次に長い長さを有する。そして、半抜検出信号ピン２０１が、最も短い長さを有する。ＧＮＤピン２０２が半抜検出信号ピン２０１より長いことで、半抜検出信号ピン２０１が接触している間、ＧＮＤピン２０２の接触が維持される。
【００３３】
半抜検出信号ピン２０１、ＧＮＤピン２０２、Ｌピン２０３、Ｎピン２０４及びＦＧピン２０５がそれぞれ、上記のような長さを有することから、電源ケーブル２をＰＳＵコネクタ１０２から抜去する場合、次のような順番で各ピンが抜けていく。電源ケーブル２を抜き始めると、最初に半抜検出信号ピン２０１が抜ける。次に、ＧＮＤピン２０２が抜ける。次に、Ｌピン２０３及びＮピン２０４が抜ける。最後に、ＦＧピン２０５が抜ける。
【００３４】
図２に戻って説明を続ける。入力フィルタ１０３は、電力源２００から入力された電気のノイズを除去する。そして、入力フィルタ１０３は、ノイズを除去した電気を整流回路１０４へ出力する。
【００３５】
整流回路１０４は、入力フィルタ１０３から入力された電気を交流から直流に変換する。そして、整流回路１０４は、直流に変換した電気を力率改善回路１０５へ出力する。例えば、整流回路１０４は、図５Ａに示すような回路構成を有する。図５Ａは、整流回路の回路図である。整流回路１０４は、スイッチ１４０〜１４３を有する。
【００３６】
力率改善回路１０５は、整流回路１０４から入力された電気の力率を変換する。そして、力率改善回路１０５は、力率を改善した電気をＤＣ／ＤＣ変換回路１０６へ出力する。例えば、力率改善回路１０５は、図５Ｂに示すような回路構成を有する。図５Ｂは、力率改善回路の回路図である。力率改善回路１０５は、スイッチ１５０、インダクタ１５１、ダイオード１５２及びコンデンサ１５３を有する。
【００３７】
ＤＣ／ＤＣ変換回路１０６は、１次側と２次側とを絶縁する直流−直流変換回路である。例えば、ＤＣ／ＤＣ変換回路１０６は、図５Ｃに示すような回路構成を有する。図５Ｃは、ＤＣ／ＤＣ変換回路の回路図である。ＤＣ／ＤＣ変換回路１０６は、スイッチ１６０〜１６５、１次側コイル１６６、２次側コイル１６７、インダクタ１６８及びコンデンサ１６９を有する。１次側コイル１６６及び２次側コイル１６７は、１つの絶縁トランス１７０を構成する。ＤＣ／ＤＣ変換回路１０６は、力率改善回路１０５から入力された電気の電圧を演算処理部１１の動作電圧に変換する。そして、ＤＣ／ＤＣ変換回路１０６は、電圧を変換した電気を演算処理部１１へ出力する。
【００３８】
また後述するように、電源ケーブル２が半抜け状態になった場合、整流回路１０４、力率改善回路１０５及びＤＣ／ＤＣ変換回路１０６は、電流制御回路１１１の指示に従い出力電流を変更して演算処理部１１へ電気を出力する。この整流回路１０４、力率改善回路１０５及びＤＣ／ＤＣ変換回路１０６などが、「電力供給部」の一例にあたる。
【００３９】
制御回路１０１は、電流制御回路１１１及び状態判定回路１１２を有する。
【００４０】
状態判定回路１１２は、半抜検出信号ピン２０１からの入力電圧を監視し電源ケーブル２が半抜け状態か否かの判定を行う。例えば、半抜検出信号ピン２０１がショートの状態の場合、状態判定回路１１２は、電源ケーブル２は半抜け状態ではない、すなわち、適切に挿入されていると判定する。一方、半抜検出信号ピン２０１がオープンの状態の場合、状態判定回路１１２は、電源ケーブル２が半抜け状態であると判定する。ここで、半抜検出信号ピン２０１がオープンの状態の場合として、電源ケーブル２が抜去された状態であることが考えられるが、その場合、状態判定回路１１２は電力の供給を受けないため判定処理を行えず、本実施例では判定の条件としては考慮しない。
【００４１】
状態判定回路１１２は、電源ケーブル２の半抜け状態を検出した場合、電源ケーブル２が半抜け状態であることを電流調整回路１２へ通知する。
【００４２】
さらに、図６を参照して、ＰＳＵ１０による電源ケーブル２の半抜け状態及び停電の検出について説明する。図６は、実施例１に係るＰＳＵと電源ケーブルとの接続による信号の流れを説明するための図である。
【００４３】
Ｌジャック２３とＬピン２０３とがショートの状態で、且つ、電源ケーブル２から電力が供給されていれば、状態判定回路１１２は、Ｌピン２０３からの入力電圧を受ける。また、Ｎジャック２４とＮピン２０４とがショートの状態で、且つ、電源ケーブル２から電力が供給されていれば、状態判定回路１１２は、Ｎピン２０４からの入力電圧を受ける。ＦＧジャック２５に挿入されるＦＧピン２０５は、グランドに接地されている。
【００４４】
半抜検出信号ジャック２１と半抜検出信号ピン２０１とがショートの状態からオープンの状態へ遷移すると、状態判定回路１１２は、電源ケーブル２の半抜け状態を検出する。そして、状態判定回路１１２は、電源ケーブル２が半抜け状態であることを電流調整回路１２へ通知する。
【００４５】
そして、状態判定回路１１２は、電源ケーブル２の半抜け状態を通知した後、半抜検出信号ピン２０１から電圧の入力を受けると、半抜検出信号ジャック２１と半抜検出信号ピン２０１とがショートの状態に復帰したと判定する。そして、状態判定回路１１２は、電源ケーブル２の半抜け状態が解消したことを電流調整回路１２へ通知する。この状態判定回路１１２が、「検出部」の一例にあたる。
【００４６】
電流制御回路１１１は、いずれかのＰＳＵ１０の状態判定回路１１２が電源ケーブル２の半抜け状態を検出した場合、電流調整回路１２から電流の調整の指示を受ける。具体的には、電源ケーブル２の半抜け状態が検出されたＰＳＵ１０の電流制御回路１１１は、出力電流を減少させる信号を電流調整回路１２から受信する。また、電源ケーブル２の半抜け状態が検出されたＰＳＵ１０以外のＰＳＵ１０の電流制御回路１１１は、出力電流を増加させる信号を電流調整回路１２から受信する。
【００４７】
より詳細には、電流制御回路１１１は、電流調整回路１２から電流指令信号を受ける。そして、電流制御回路１１１は、例えば、受信した電流指令信号の電圧レベルを検出し、出力電流の増減を決定するゲートパルス信号を整流回路１０４、力率改善回路１０５及びＤＣ／ＤＣ変換回路１０６へ出力する。ここで、図５Ａ〜５Ｃに示すように、本実施例では各回路がＦＥＴによるスイッチング動作にて出力電圧及び出力電流を決定しているため、電流制御回路１１１は、各回路のＦＥＴに入力するゲート電圧のパルスを調整することで、出力電流を調整することができる。
【００４８】
演算処理部１１は、例えばＣＰＵ、メモリ及びハードディスクなどを有する。演算処理部１１は、ＰＳＵ１０から電力の供給を受ける。そして、演算処理部１１は、供給された電力を用いて演算を行う。演算処理部１１は、ＰＳＵ１０から出力された電力の電圧をさらに降圧する電圧変換回路を有する場合がある。
【００４９】
電流調整回路１２は、電源ケーブル２が半抜け状態であるとの通知を状態判定回路１１２から受ける。以下では、電源ケーブル２が半抜け状態となったＰＳＵ１０を「半抜けＰＳＵ１０」と言う。そして、電流調整回路１２は、例えば、半抜けＰＳＵ１０の調整前の出力電流を半分に減らした値を半抜けＰＳＵ１０の調整後の出力電流として求める。次に、電流調整回路１２は、半抜けＰＳＵ１０において減少させた分の電流を、他のＰＳＵ１０の台数で除算して他のＰＳＵ１０の電流の増加分を算出する。正常なＰＳＵ１０は、減少させた電流値をのこりのＰＳＵ１０で除算した値分を増加させている、すなわち不足分を均等に割り振っているが、必ずしもこの必要はなく、減少させた分の電流値を正常な１台のＰＳＵ１０の電流値に増加させても良い。ただし、ＰＳＵ１０の供給可能な電流の範囲内で増加させる。そして、電流調整回路１２は、半抜けＰＳＵ１０以外のＰＳＵ１０の調整前の出力電流を算出した増加分増やした値を半抜けＰＳＵ１０以外のＰＳＵ１０の調整後の出力電流として求める。
【００５０】
そして、電流調整回路１２は、求めた調整後の出力電流となるように各ＰＳＵ１０へ電流指令信号を出力する。
【００５１】
ここで、本実施例では、単に１台のＰＳＵ１０の電源ケーブル２が半抜け状態の場合に、半抜けＰＳＵ１０の出力電流を半分にする場合で説明したが、出力電流の調整の割合はこれに限らない。実際には、出力電流の調整の割合は、半抜検出信号ピン２０１のストロークの長さ、並びに、電源ケーブル２及びＰＳＵコネクタ１０２の発熱に応じて設定されることが好ましい。半抜けＰＳＵ１０の出力電流は、電源ケーブル２が半抜け状態であっても電源ケーブル２及びＰＳＵコネクタ１０２が発熱しない程度までＰＳＵ１０の動作率を落とす程度に下げることが好ましい。そして、どの程度ＰＳＵ１０の動作率を落とすかは、半抜検出信号ピン２０１のストロークの長さから求まるピンの接触抵抗による。そのため、半抜検出信号ピン２０１の接触抵抗に基づいて、ＰＳＵ１０の動作率を落とす量が決定される。
【００５２】
また、電流調整回路１２は、半抜けＰＳＵ１０が２台以上の場合にも、１台の場合と同様に、半抜けＰＳＵ１０の出力電流を電源ケーブル２及びＰＳＵコネクタ１０２が発熱しない程度まで出力電流を低減させる。そして、電流調整回路１２は、低減させた分の電流を残りのＰＳＵ１０に分担させる。
【００５３】
さらに、電流調整回路１２は、情報処理装置１の管理者に半抜け状態を通知する。例えば、電流調整回路１２は、モニタなどにメッセージを表示することで管理者に半抜け状態を通知することができる。
【００５４】
出力電流の調整後、電流調整回路１２は、電源ケーブル２の半抜け状態の解消を状態判定回路１１２から受信すると、全てのＰＳＵ１０の出力電流を均等に戻す。この電流調整回路１２が、「電流制御部」の一例にあたる。
【００５５】
次に、図７を参照して、本実施例に係る情報処理装置１による電源制御の全体的な流れについて説明する。図７は、実施例１に係る情報処理装置による電源制御のフローチャートである。
【００５６】
電流調整回路１２は、半抜検出信号を状態判定回路１１２から受信したか否かを判定する（ステップＳ１）。半抜検出信号を受信していない場合（ステップＳ１：否定）、電流調整回路１２は、半抜検出信号を受信するまで待機する。
【００５７】
これに対して、半抜検出信号を受信した場合（ステップＳ１：肯定）、電流調整回路１２は、半抜検出信号を送信したＰＳＵ１０である半抜けＰＳＵ１０を特定する（ステップＳ２）。
【００５８】
そして、電流調整回路１２は、各ＰＳＵ１０の出力電流を求める。そして、電流調整回路１２は、正常なＰＳＵ１０、すなわち、半抜けＰＳＵ１０以外のＰＳＵ１０へ出力電流の増加を指示する（ステップＳ３）。
【００５９】
また、電流調整回路１２は、半抜検出信号を送信したＰＳＵ１０、すなわち、半抜けＰＳＵ１０へ出力電流の減少を指示する（ステップＳ４）。
【００６０】
その後、電流調整回路１２は、状態判定回路１１２からの通知から電源ケーブル２の半抜け状態が解消したか否かを判定する（ステップＳ５）。半抜け状態が解消していない場合（ステップＳ５：否定）、電流調整回路１２は、半抜け状態が解消するまで待機する。
【００６１】
これに対して、半抜け状態が解消した場合（ステップＳ５：肯定）、電流調整回路１２は、全てのＰＳＵ１０の出力電流を均等にする（ステップＳ６）。
【００６２】
以上に説明したように、本実施例に係る情報処理装置は、電源ケーブルの半抜け状態を検出し、半抜け状態のＰＳＵの出力電流を低減し、他のＰＳＵの出力電流を増加させる。これにより、電源ケーブルが半抜け状態になった場合におこるピン及びジャックの発熱を抑制し、電源ケーブル及びＰＳＵコネクタの劣化を軽減することができる。また、ＰＳＵ全体での電流量を維持することにより、安定した電力供給を行うことができる。
【００６３】
また、電源ケーブルが半抜け状態となった場合に、管理者に半抜け状態の通知を行うため、管理者に電源ケーブルの再挿入を促すことができ、電源ケーブルの半抜け状態を迅速に解消することができる。
【００６４】
また、以上の説明では、ＰＳＵ１０とは別に電流調整回路１２を備えたが、電流調整回路１２は、各ＰＳＵの中に組み込んでもよい。その場合、半抜けＰＳＵ以外のＰＳＵに搭載されている電流制御回路のいずれかが親となり、各ＰＳＵの出力電流の分担を求めて、求めた分担にしたがい、各ＰＳＵに出力電流の増減を指示する構成としてもよい。
【実施例２】
【００６５】
図８は、実施例２に係る情報処理装置のブロック図である。図８に示すように、本実施例に係る情報処理装置１は、実施例１の情報処理装置１に加えて、停電検出回路１３を有している。さらに、図９は、実施例２に係るＰＳＵの詳細を表すブロック図である。図９に示すように、本実施例に係るＰＳＵ１０は、実施例１に係るＰＳＵ１０に加えてリレー１０７、遮断信号ピン２０６及び遮断信号検出回路１１３を有している。以下の説明では、実施例１と同様の機能を有する各部については説明を省略する。
【００６６】
ＰＳＵ１０は情報処理装置に１台のみを搭載し、ＡＣ電源が喪失状態の場合、ＰＳＵ内に制御用の電源がないため制御不可、言い換えれば状態判定不可となる。しかし、情報処理装置では通常ＰＳＵ１０は冗長構成、二系統受電又は複数台搭載などの構成であるため、故障時、あるいは系統停電が発生しても動作継続可能である。また、例えば電源ケーブル抜去時などといったＰＳＵ１０の電源が喪失状態となった場合でも、他のＰＳＵ１０から制御用電源を供給され制御、すなわち状態判定が可能となる。また、全電源喪失時でもＰＳＵ１０には瞬時停電などの対策として、コンデンサを内蔵しているため、数十msec間〜数百msec間出力電圧を保持することができ、この間ＰＳＵ１０は制御可能、すなわち状態判定可能である。
【００６７】
図１０Ａは、実施例２に係る電源ケーブルの側面図である。また、図１０Ｂは、実施例２に係る電源ケーブルの正面図である。また、図１０Ｃは、電源ケーブルのＤ−Ｄ’断面図である。
【００６８】
図１０Ｂに示すように、本実施例に係る電源ケーブル２は、実施例１の各ジャックに加えて、遮断信号ジャック２６を有している。
【００６９】
本実施例では、Ｌジャック２３とＮジャック２４との間で、且つＦＧジャック２５と向かい合う位置に、ＧＮＤジャック２２が配置されている。そして、ＧＮＤジャック２２を挟むように、Ｌジャック２３側に遮断信号ジャック２６が配置されており、Ｎジャック２４側に半抜検出信号ジャック２１が配置されている。この遮断信号ジャック２６が、「第３端子」の一例にあたる。
【００７０】
図１０ＢのＤ−Ｄ’断面は、図１０Ｃで表される。図１０Ｃに示すように、本実施例では、Ｌジャック２３、Ｎジャック２４、半抜検出信号ジャック２１、ＧＮＤジャック２２及び遮断信号ジャック２６は全て同じ深さを有している。ただし、各ジャックの深さは同一でなくてもよく、各ジャックは、後述する対応するピンが嵌合する深さをそれぞれが有していればよい。
【００７１】
次に、図１１Ａ〜１１Ｃを参照して、ＰＳＵコネクタ１０２について詳細に説明する。図１１Ａは、実施例２に係るＰＳＵコネクタの正面図である。図１１Ｂは、ＰＳＵコネクタのＥ−Ｅ’断面図である。図１１Ｃは、ＰＳＵコネクタのＦ−Ｆ’断面図である。
【００７２】
図１１Ａに示すように、本実施例に係るＰＳＵコネクタ１０２は、実施例１の各ピンに加えて遮断信号ピン２０６を有する。
【００７３】
Ｌピン２０３とＮピン２０４との間で、且つＦＧピン２０５と向かい合う位置に、ＧＮＤピン２０２が配置されている。そして、ＧＮＤピン２０２を挟むように、Ｌピン２０３側に遮断信号ピン２０６が配置されており、Ｎピン２０４側に半抜検出信号ピン２０１が配置されている。この遮断信号ピン２０６が、「遮断判定端子」の一例にあたる。
【００７４】
ここで、図１１ＡのＥ−Ｅ’断面は、図１１Ｂで表される。また、図１１ＡのＦ−Ｆ’断面は、図１１Ｃで表される。図１１Ｂ及び１１Ｃに示すように、ＦＧピン２０５が最も長い。Ｌピン２０３及びＮピン２０４は、ＦＧピン２０５に次ぐ長さを有する。本実施例では、Ｌピン２０３及びＮピン２０４は、同じ長さを有する。ＦＧピン２０５がＬピン２０３及びＮピン２０４より長いことで、Ｌピン２０３及びＮピン２０４がＬジャック２３及びＮジャック２４に挿入され接触している間、ＦＧピン２０５のＦＧジャック２５との接触が維持される。
【００７５】
ＧＮＤピン２０２が、次に長い長さを有する。そして、遮断信号ピン２０６が次に長い長さを有する。さらに、半抜検出信号ピン２０１が、最も短い長さを有する。ＧＮＤピン２０２が半抜検出信号ピン２０１及び遮断信号ピン２０６より長いことで、半抜検出信号ピン２０１又は遮断信号ピン２０６がショートの状態の間、ＧＮＤピン２０２はショートの状態である。また、半抜検出信号ピン２０１より遮断信号ピン２０６が長いことで、半抜検出信号ピン２０１がショートの状態の間、遮断信号ピン２０６はショートの状態である。
【００７６】
例えば、各ピンの長さは、Ｌピン２０３及びＮピン２０４を１２ｍｍとし、遮断信号ピン２０６を８ｍｍとし、半抜検出信号ピン２０１を４ｍｍとすることができる。
【００７７】
半抜検出信号ピン２０１、ＧＮＤピン２０２、Ｌピン２０３、Ｎピン２０４、ＦＧピン２０５及び遮断信号ピン２０６がそれぞれ、上記長さを有することから、電源ケーブル２をＰＳＵコネクタ１０２から抜去する場合、次のような順番で各ピンが抜けていく。電源ケーブル２をＰＳＵコネクタ１０から抜き始めると、最初に半抜検出信号ピン２０１が抜ける。次に、遮断信号ピン２０６が抜ける。次に、ＧＮＤピン２０２が抜ける。次に、Ｌピン２０３及びＮピン２０４が抜ける。最後に、ＦＧピン２０５が抜ける。
【００７８】
遮断信号検出回路１１３は、電源ケーブル２のＰＳＵコネクタ１０からの抜去が開始され、遮断信号ピン２０６と遮断信号ジャック２６とがショートの状態が解消されると、オープンになった遮断信号ピン２０６から停止指示信号を受信する。遮断信号検出回路１１３は、整流回路１０４、力率改善回路１０５、ＤＣ／ＤＣ変換回路１０６又はリレー１０７に対して電力供給停止を指示し、ＰＳＵ１０を停止させる。ここで、ＰＳＵ１０を停止させるとは、ＰＳＵ１０の入力電源からＰＳＵ１０へ供給する電流をほぼゼロにすることを指す。遮断信号検出回路１１３は、Ｌピン２０３及びＮピン２０４が抜去されるまでに入力電流をほぼゼロにすることが好ましい。例えば、遮断信号検出回路１１３は、遮断信号ピン２０６から停止指示信号を受信してから２００μｓｅｃ以内でＰＳＵ１０を停止させる。
【００７９】
ＰＳＵ１０を停止させる具体的な方法としては、例えば、遮断信号検出回路１１３は、電力供給回路を切り離すアナログ回路であるリレー１０７をオープンにして電力供給回路を開回路とする。ここで、電力供給回路を開回路とする回路は、電力供給回路を切り離すアナログ回路であれば、リレー１０７以外を用いてもよい。
【００８０】
また、Ｌピン２０３及びＮピン２０４が抜去されるまでに入力電流をほぼゼロにできるのであれば、遮断信号検出回路１１３は、整流回路１０４、力率改善回路１０５及びＤＣ／ＤＣ変換回路１０６に設けられたＦＥＴ等のスイッチング素子の駆動を停止してもよい。例えば、図５Ａの整流回路１０４の場合、遮断信号検出回路１１３は、スイッチ１４０〜１４３の駆動を停止させて入力電流をほぼゼロにしてもよい。また、図５Ｂの力率改善回路１０５の場合、遮断信号検出回路１１３は、スイッチ１５０の駆動を停止させて入力電流をほぼゼロにしてもよい。また、図５ＣのＤＣ／ＤＣ変換回路１０６の場合、遮断信号検出回路１１３は、スイッチ１６０〜１６５の駆動を停止させて入力電流をほぼゼロにしてもよい。
【００８１】
このように、遮断信号検出回路１１３からの指示を受けて、ＰＳＵを停止させる回路は、高速応答が可能なハードウェアで構成することが好ましい。これは、ソフトウェアを経由して停止指示を行うと、演算処理などに多くの遅延が発生するため停止処理時間が長くなり、Ｌピン２０３及びＮピン２０４が抜去されるまでにＰＳＵを停止できないことが考えられるからである。
【００８２】
ここで、図１２を参照して電源ケーブ挿抜時の遮断信号検出回路１１３の動作をまとめて説明する。図１２は、電源ケーブ挿抜時の遮断信号検出回路の動作を説明するための図である。図１２の遮断信号の項は、遮断信号検出回路１１３が検出する遮断信号の遷移を表している。
【００８３】
電源ケーブル挿入時には、遮断信号はオープンからショートに遷移する。この時、遮断信号検出回路１１３は、ＰＳＵ１０の電源はオンのままとする。
【００８４】
これに対して、電源ケーブル２の抜去時の遮断信号はショートからオープンに遷移する。この時、遮断信号検出回路１１３は、ＰＳＵ１０の電源をオフにする処理を行う。
【００８５】
このように、遮断信号検出回路１１３により、遮断信号ピン２０６が抜去されてからＬピン２０３及びＮピン２０４が抜去されるまでに、ＰＳＵ１０を停止することで、アークの発生を抑制することができる。これにより、情報処理装置１の保守を行う操作者は、ＰＳＵ停止指示を行わずに活電状態で電源ケーブル２を抜去することができる。
【００８６】
さらに、遮断信号検出回路１１３は、遮断信号ピン２０６から停止指示信号を受信すると、状態判定回路１１２へ停止指示信号の受信を通知する。また、遮断信号検出回路１１３は、ＰＳＵ１０の停止を行う前に、演算処理部１１にＰＳＵ１０の停止の実行を通知する。
【００８７】
状態判定回路１１２は、次のような制御をとってもよい。状態判定回路１１２は、電源ケーブル２がＰＳＵコネクタ１０２から外れだすと、半抜検出信号を半抜検出信号ピン２０１から受信する。その後、状態判定回路１１２は、遮断信号ピン２０６がオープンになり遮断信号検出回路１１３から所定時間以内に停止指示信号を受信した場合、電源ケーブル２の半抜け状態の通知は行わない。これに対して、所定時間内に停止指示信号を受信しなければ、状態判定回路１１２は、電源ケーブル２の半抜け状態を電流調整回路１２へ通知する。
【００８８】
また、状態判定回路１１２は、Ｌピン２０３及びＮピン２０４からの入力電圧を監視し停電の検出を行う。例えば、Ｌピン２０３及びＮピン２０４がそれぞれＬジャック２３及びＮジャック２４に挿入されており電力の供給を受けている場合、状態判定回路１１２は、電源ケーブル２から電力の供給が行われていると判定する。
【００８９】
一方、Ｌピン２０３及びＮピン２０４からの入力電圧がない場合、状態判定回路１１２は、遮断信号ピン２０６がショートかオープンかを判定する。遮断信号ピン２０６がショートの場合、状態判定回路１１２は、停電と判定する。状態判定回路１１２は、停電を検出した場合、停電の発生を停電検出回路１３へ通知する。
【００９０】
これに対して、遮断信号ピン２０６がオープンの場合、状態判定回路１１２は、電源ケーブル２が抜去されたと判定する。
【００９１】
ここで、図１３を参照して本実施例にかかる状態判定回路１１２の動作をまとめて説明する。図１３は、状態判定回路の動作を説明するための図である。入力電圧の項は、状態判定回路１１２が検出したＬピン２０３及びＮピン２０４からの入力電圧を表している。遮断信号の項は、遮断信号検出回路１１３が検出した遮断信号を表している。また、半抜検出信号の項は、状態判定回路１１２が検出した半抜け検出信号を表している。
【００９２】
入力電圧がなく、遮断信号がショートである場合は、電源ケーブル２が挿入されているにも関らず入力電圧がないことになる。この場合、半抜検出信号の状態に関らず、状態判定回路１１２は、停電と判定する。ただし、遮断信号がショートの場合、通常であれば、半抜検出信号はショートである。
【００９３】
入力電圧があり、遮断信号がショートであり、半抜検出信号がオープンである場合は、遮断信号ピン２０６は刺さっているにも関らず、半抜検出信号ピン２０１が外れているといえる。この場合、状態判定回路１１２は、電源ケーブル２が半抜け状態であると判定する。
【００９４】
入力電圧があり、遮断信号がオープンであり、半抜検出信号がオープンである場合は、Ｌピン２０３及びＮピン２０４は挿入されているが、遮断信号ピン２０６及び半抜検出信号ピン２０１が抜去されているといえる。これは、電源ケーブル２をＰＳＵコネクタ１０２からはずしているときと考えられる。この場合、状態判定回路１１２は、電源ケーブル２が抜去状態であると判定する。
【００９５】
入力電圧がなく、遮断信号がオープンであり、半抜検出信号がオープンである場合は、Ｌピン２０３及びＮピン２０４まで外れているといえる。この場合、状態判定回路１１２は、電源ケーブル２が抜去状態であると判定する。
【００９６】
入力電圧があり、遮断信号がショートであり、半抜検出信号がショートである場合は、全てのピンが刺さっているといえる。この場合、状態判定回路１１２は、電源ケーブル２が挿入状態であると判定する。
【００９７】
さらに、図１４を参照して、ＰＳＵ１０による電源ケーブル２の半抜け状態及び停電の検出について説明する。図１４は、実施例２に係るＰＳＵと電源ケーブルとの接続による信号の流れを説明するための図である。
【００９８】
Ｌジャック２３とＬピン２０３とがショートの状態で、且つ、電源ケーブル２から電力が供給されていれば、状態判定回路１１２は、Ｌピン２０３からの入力電圧を検出する。また、Ｎジャック２４とＮピン２０４とがショートの状態で、且つ、電源ケーブル２から電力が供給されていれば、状態判定回路１１２は、Ｎピン２０４からの入力電圧を検出する。
【００９９】
そして、遮断信号ピン２０６と遮断信号ジャック２６との接続状態に応じて遮断信号ピン２０６から出力される遮断信号は、遮断信号検出回路１１３へ入力される。遮断信号検出回路１１３は、受信した遮断信号を用いてＰＳＵ１０を停止させるか否かを判定し、停止させる場合、リレー１０７へ通知する。ここでは、一例として、リレー１０７を用いてＰＳＵ１０を停止させる場合で説明している。
【０１００】
また、状態判定回路１１２は、遮断信号を遮断信号検出回路１１３から受信する。
【０１０１】
さらに、半抜検出信号ピン２０１と半抜検出信号ジャック２１との接続状態に応じて半抜検出信号ピン２０１から出力される半抜検出信号は、状態判定回路１１２へ入力される。
【０１０２】
そして、状態判定回路１１２は、入力電圧、遮断信号及び半抜検出信号から停電の有無及び電源ケーブル２の状態を判定する。停電している場合、状態判定回路１１２は、停電検出回路１３へ停電の発生を通知する。また、停電が発生していない場合、状態判定回路１１２は、判定結果に応じて、電源ケーブル２の半抜けを電流調整回路１２へ通知する。
【０１０３】
停電検出回路１３は、状態判定回路１１２から停電の発生の通知を受信すると、演算処理部１１に通知する。
【０１０４】
演算処理部１１は、遮断信号検出回路１１３からＰＳＵ１０の停止の実行の通知を受けると、ＰＳＵ停止処理としてメモリ上のデータの移行や停電イベント（停電事象）の記録などの緊急停止における処理を実行する。
【０１０５】
次に、図１５を参照して、本実施例に係る情報処理装置による電源状態判定の流れについて説明する。図１５は、実施例２に係る情報処理装置による電源状態判定のフローチャートである。
【０１０６】
状態判定回路１１２は、Ｌピン２０３及びＮピン２０４からの入力電圧があるか否かを判定する(ステップＳ１０１)。入力電圧がある場合（ステップＳ１０１：肯定）、状態判定回路１１２は、半抜検出信号がショートか否かを判定する（ステップＳ１０２）。
【０１０７】
半抜検出信号がショートの場合（ステップＳ１０２：肯定）、状態判定回路１１２は、電源ケーブル２が挿入状態と判定する（ステップＳ１０３）。そして、ステップＳ１０７へ進む。
【０１０８】
これに対して、半抜検出信号がショートでない、すなわちオープンの場合（ステップＳ１０２：否定）、状態判定回路１１２は、遮断信号がショートか否かを判定する（ステップＳ１０４）。遮断信号がショートの場合（ステップＳ１０４：肯定）、状態判定回路１１２は、電源ケーブル２が半抜け状態と判定する（ステップＳ１０５）。
【０１０９】
そして、状態判定回路１１２は、電源ケーブル２が半抜け状態であることを電流調整回路１２へ通知する(ステップＳ１０６)。
【０１１０】
電流制御回路１１１は、電流調整回路１２から受信した電流指令値に応じた電流の出力を整流回路１０４、力率改善回路１０５及びＤＣ／ＤＣ変換回路１０６へ通知する。整流回路１０４、力率改善回路１０５及びＤＣ／ＤＣ変換回路１０６は、電流指令値に応じた電流を演算処理部１１へ出力する（ステップＳ１０７）。
【０１１１】
これに対して、遮断信号がショートでない、すなわちオープンの場合（ステップＳ１０４：否定）、状態判定回路１１２は、ステップＳ１０９へ進む。
【０１１２】
一方、入力電圧がない場合（ステップＳ１０１：否定）、状態判定回路１１２は、遮断信号がショートか否かを判定する（ステップＳ１０８）。遮断信号がショートでない、すなわちオープンの場合（ステップＳ１０８：否定）又はステップＳ１０４において否定の場合、状態判定回路１１２は、電源ケーブル２が抜去状態であると判定する（ステップＳ１０９）。
【０１１３】
そして、演算処理部１１は、遮断信号検出回路１１３からＰＳＵ１０の停止の実行の通知を受けて、ＰＳＵ１０の停止処理を実施する（ステップＳ１１０）。
【０１１４】
これに対して、遮断信号がショートの場合（ステップＳ１０８：肯定）、状態判定回路１１２は、停電状態と判定する（ステップＳ１１１）。この場合、演算処理部１１は、停電イベントの取得及びデータ退避などの停電処理を行う（ステップＳ１１２）。
【０１１５】
その後、情報処理装置１は、動作を停止する（ステップＳ１１３）。
【０１１６】
さらに、図１６を参照して、電源ケーブル２の抜去時、挿入時及び停電時のＰＳＵ１０の動作について説明する。図１６は、電源ケーブルの抜去時、挿入時及び停電時のＰＳＵの動作のタイミングチャートである。図１６は、右に向かうに従い時間が経過する。
【０１１７】
ケーブル抜去する場合、タイミング３０１で半抜検出信号ピン２０１が抜去される。その後、タイミング３０２で遮断信号ピン２０６が抜去される。ここで、ｔ１は、半抜検出信号ピン２０１が抜けてから遮断信号ピン２０６が抜けるまでの時間である。
【０１１８】
次に、タイミング３０３で、遮断信号検出回路１１３は、リレー１０７、整流回路１０４、力率改善回路１０５又はＤＣ／ＤＣ変換回路１０６へＰＳＵ１０の停止信号を出力する。ここで、ｔ４が、遮断信号ピン２０６が抜けてからＰＳＵ１０の停止信号を出力するまでの時間である。
【０１１９】
次に、タイミング３０４で、ＰＳＵ１０への入力電流の供給が無くなりＰＳＵ１０が停止する。ここで、ｔ５が、遮断信号検出回路１１３がＰＳＵ１０の停止信号を出力してからＰＳＵ１０が停止するまでの時間である。
【０１２０】
次に、タイミング３０５で、情報処理装置１への入力電圧の供給が停止する。ここでｔ２が、遮断信号ピン２０６が抜けてからＬピン２０３及びＮピン２０４が抜けるまでの時間である。すなわち、時間ｔ２の間に、ＰＳＵ１０が停止していることが好ましい。
【０１２１】
次に、タイミング３０６で、状態判定回路１１２は、半抜検出信号を検出する。ここで、ｔ３が、半抜検出信号ピン２０１が抜けてから、状態判定回路１１２が半抜検出信号を検出するまでの時間である。ｔ３は、ｔ１とｔ２とを加えた時間よりも長いことが好ましい。これにより、状態判定回路１１２は、先に遮断信号を受信しているので半抜けの通知を行わずに済む。
【０１２２】
そして、タイミング３０７で、ＰＳＵの制御電圧が喪失する。ｔ６は、ＰＳＵ１０への入力電流が喪失してからＰＳＵ１０の制御電源が喪失するまでの時間である。この後は、ＰＳＵ１０への電力供給がなくなるため、状態判定回路１１２は、状態を判定することができない。図１６において斜線で示す部分は状態が不定の領域である。
【０１２３】
電源ケーブル２を挿入する場合、タイミング３１１で、情報処理装置１への入力電圧の供給が開始される。
【０１２４】
そして、タイミング３１２で、ＰＳＵ１０の制御電圧が回復する。ｔ９は、入力電源が投入されてからＰＳＵ１０の制御電源が立ち上がるまでの時間である。この後は、状態判定回路１１２が動作し電源ケーブル２の状態が判定できる。
【０１２５】
次に、タイミング３１３で、遮断信号ピン２０６がショートの状態となる。ｔ７は、Ｌピン２０３及びＮピン２０４が挿入されてから遮断信号ピン２０６がショートの状態となるまでの時間である。
【０１２６】
次に、タイミング３１４で、半抜検出信号ピン２０１がショートの状態となる。ｔ８は、遮断信号ピン２０６が挿入されてから半抜検出信号ピン２０１が挿入されるまでの時間である。
【０１２７】
その後、タイミング３１５でＰＳＵ１０への入力電流の供給が開始され、ＰＳＵ１０が起動する。
【０１２８】
停電の場合、タイミング３２１で、停電が発生し、情報処理装置１への電力供給が失われる。また、同じタイミングであるタイミング３２２で、ＰＳＵ１０への入力電流の供給も失われる。
【０１２９】
その後、タイミング３２３で、停電検出回路１３が演算処理部１１へ停電の通知を行う。ｔ１１が、停電により情報処理装置１の電源が喪失してから、停電検出回路１３が停電の通知を行うまでの時間である。
【０１３０】
そして、タイミング３２４で、ＰＳＵ１０の制御電圧が失われる。ｔ１０は、ｔ６と同様であり、ＰＳＵ１０への入力電流が喪失してからＰＳＵ１０の制御電源が喪失するまでの時間である。その後、状態判定回路１１２は、状態を判定することができない。
【０１３１】
以上に説明したように、本実施例に係る情報処理装置は、ＰＳＵへの入力電源の喪失原因の切り分けを行うことができる。これにより、情報処理装置の障害対応を迅速に行うことができる。
【０１３２】
また、情報処理装置では電源ケーブルの抜き差しを行う場合があるが、ＰＳＵが活電状態で電源ケーブルを抜去すると、アークが発生する。アークが発生すると、アークによる熱で電源ケーブルやＰＳＵコネクタが損傷するおそれがある。そのため、従来は、電源ケーブルのジャック部及びＰＳＵコネクタのピン部の信頼性及び品質確保の観点から、ＰＳＵをオフにして非通電状態にした後、電源ケーブルの抜去を行っていた。
【０１３３】
これに対して、本実施例に係る情報処理装置は、活電状態で電源ケーブルをＰＳＵコネクタから抜去した場合に、ＰＳＵを停止するので、アークの発生を軽減することができ、アークの熱による電源ケーブル及びＰＳＵコネクタの損傷を軽減することができる。
【０１３４】
（変形例１）
次に、実施例２の変形例１について説明する。図１７は、変形例１に係る電源ケーブルの正面図である。また、図１８Ａは、変形例１に係るＰＳＵコネクタの正面図である。また、図１８Ｂは、ＰＳＵコネクタＧ−Ｇ’断面図である。
【０１３５】
本変形例に係るＰＳＵは、可動部を設けて可動部のストロークで電源ケーブルの状態を判定することが実施例２と異なるものである。
【０１３６】
図１７に示すように、本変形例に係る電源ケーブル２には、Ｌジャック２３、Ｎジャック２４及びＦＧジャック２５が配置されている。
【０１３７】
そして、ＰＳＵコネクタ１０２には、図１８Ａに示すように、Ｌピン２０３、Ｎピン２０４及びＦＧピン２０５に加えて、可動部４００が設けられている。可動部４００は、電源ケーブル２の正面における平面部分に接触するように設けられている。
【０１３８】
さらに、ＰＳＵコネクタ１０２には、図１８Ｂに示すように、可動部４００を収納する収納部４０２が設けられている。そして、可動部４００と収納部４０２の底面との間にはバネなどの弾性部材４０１が設けられている。可動部４００は、矢印Ｐで示される方向に移動可能である。
【０１３９】
電源ケーブル２がＰＳＵコネクタ１０２へ挿入されると、可動部４００は、電源ケーブル２の正面の平面部分に接触し、収納部４０２に向かって押圧力を受け、徐々に収納部４０２に格納されていく。電源ケーブル２がＰＳＵコネクタ１０２に完全に挿入された場合、図１９のように、可動部４００は、収納部４０２に押し込まれる。図１９は、変形例１に係るＰＳＵコネクタと電源ケーブルとの嵌合状態を説明するための図である。
【０１４０】
状態判定回路１１２は、可動部４００の収納部４０２に対する相対位置を取得する。また、状態判定回路１１２は、半抜け状態を判定するための相対位置の閾値１、閾値１より浅い位置である抜去状態を判定するための相対位置の閾値２を記憶している。
【０１４１】
そして、状態判定回路１１２は、閾値１以上の深い位置に可動部４００が位置する場合、挿入状態と判定する。また、状態判定回路１１２は、閾値１よりも浅く閾値２以上の深い位置に可動部４００が位置する場合、半抜け状態と判定する。さらに、状態判定回路１１２は、閾値２よりも浅い位置に可動部４００が位置する場合、抜去状態と判定する。
【０１４２】
状態判定回路１１２は、入力電圧の状態と可動部４００の位置により求めた電源ケーブル２の状態とを用いて、停電の有無及び電源ケーブルの状態の判定を行う。
【０１４３】
遮断信号検出回路１１３も、可動部４００の収納部４０２に対する相対位置を取得する。さらに、遮断信号検出回路１１３も、閾値２を記憶している。そして、遮断信号検出回路１１３は、取得した可動部４００の位置と閾値２との関係を用いて電源ケーブル２が抜去されたか否かを判定する。
【０１４４】
ここで、本変形例では、遮断信号検出回路１１３は、可動部４００の位置を取得して、電源ケーブル２が抜去を独自に判定したが、これに限らず、例えば、状態判定回路１１２から電源ケーブル２が抜去の情報を取得してもよい。
【０１４５】
また、本変形例では、実施例２の場合の変形例として説明したが、実施例１においても可動部を用いて電源ケーブルの半抜けを判定する構成とすることもできる。
【０１４６】
本変形例に係る情報処理装置では、電源ケーブルに手を加えずに実施例１及び実施例２の機能を実現することができる。また、１つのピンで構成可能であるので、ＰＳＵコネクタ上の使用スペースを抑えることができる。
【０１４７】
（変形例２）
次に、実施例２の変形例２について説明する。図２０は、変形例２に係る電源ケーブルの正面図である。また、図２１Ａは、変形例２に係るＰＳＵコネクタの正面図である。また、図２１Ｂは、ＰＳＵコネクタＨ−Ｈ’断面図である。
【０１４８】
本変形例に係る情報処理装置は、ＰＳＵコネクタ１０２におけるピンの配置を図１０Ａ〜１０Ｃに示した実施例２の場合と異ならせたものである。
【０１４９】
本変形例に係る電源ケーブル２は、図２０に示すように、半抜検出信号ジャック２１及び遮断信号ジャック２６がＦＧピン２０５を挟むように上部に配置されている。半抜検出信号ジャック２１は、ＦＧジャック２５のＬジャック２３側に配置される。また、遮断信号ジャック２６は、ＦＧジャック２５のＮジャック２４側に配置される。
【０１５０】
本実施例に係るＰＳＵコネクタ１０２は、図２１Ａ及び２１Ｂに示すように、半抜検出信号ピン２０１及び遮断信号ピン２０６がＦＧピン２０５を挟むように上部に配置されている。半抜検出信号ピン２０１は、ＦＧピン２０５のＬピン２０３側に配置される。また、遮断信号ピン２０６は、ＦＧピン２０５のＮピン２０４側に配置される。
【０１５１】
ここで、電源ケーブルは斜めに挿入される可能性がある。図１０Ｂで示したピンの配置では、短いピンが一箇所に集中している。そのため、電源ケーブルが斜めに挿入された場合、各ピンの挿入順が前後してしまうおそれがある。これに対して、本変形例の様にピンを配置することで、ピンの挿入順が前後することを回避することができる。
【０１５２】
また、実施例１においても、半抜検出信号ピンをＦＧピンの横に配置してもよい。
【０１５３】
さらに、各実施例及び変形例のいずれにおいても、ピンの位置は以上に説明した場所に限らず、適当な位置に配置することができる。
【符号の説明】
【０１５４】
１  情報処理装置
２  電源ケーブル
１０  ＰＳＵ
１１  演算処理部
１２  電流調整回路
１３  停電検出回路
１０１  制御回路
１０２  ＰＳＵコネクタ
１０３  入力フィルタ
１０４  整流回路
１０５  力率改善回路
１０６  ＤＣ／ＤＣ変換回路
１０７  リレー
１１１  電流制御回路
１１２  状態判定回路
１１３  遮断信号検出回路
２０１  半抜検出信号ピン
２０２  ＧＮＤピン
２０３  Ｌピン
２０４  Ｎピン
２０５  ＦＧピン
２０６  遮断信号ピン
【図１】
2015088128.tif 000003
【図２】
2015088128.tif 000004
【図３Ａ】
2015088128.tif 000005
【図３Ｂ】
2015088128.tif 000006
【図３Ｃ】
2015088128.tif 000007
【図４Ａ】
2015088128.tif 000008
【図４Ｂ】
2015088128.tif 000009
【図４Ｃ】
2015088128.tif 000010
【図５Ａ】
2015088128.tif 000011
【図５Ｂ】
2015088128.tif 000012
【図５Ｃ】
2015088128.tif 000013
【図６】
2015088128.tif 000014
【図７】
2015088128.tif 000015
【図８】
2015088128.tif 000016
【図９】
2015088128.tif 000017
【図１０Ａ】
2015088128.tif 000018
【図１０Ｂ】
2015088128.tif 000019
【図１０Ｃ】
2015088128.tif 000020
【図１１Ａ】
2015088128.tif 000021
【図１１Ｂ】
2015088128.tif 000022
【図１１Ｃ】
2015088128.tif 000023
【図１２】
2015088128.tif 000024
【図１３】
2015088128.tif 000025
【図１４】
2015088128.tif 000026
【図１５】
2015088128.tif 000027
【図１６】
2015088128.tif 000028
【図１７】
2015088128.tif 000029
【図１８Ａ】
2015088128.tif 000030
【図１８Ｂ】
2015088128.tif 000031
【図１９】
2015088128.tif 000032
【図２０】
2015088128.tif 000033
【図２１Ａ】
2015088128.tif 000034
【図２１Ｂ】
2015088128.tif 000035