(57)【要約】【課題】突き抜け現象による発光輝度の低下を低減することができる表示装置および表示方法を提供する。【解決手段】ソース信号線ＳＬとコンデンサＣｓの一端との間の導通および非導通を切り替える選択トランジスタＴ１と、ゲート端子に印加される補完用信号に応じてコンデンサＣｓに電荷を供給する電荷補完用トランジスタＴ２とを備えた表示画素Ｐと、電荷補完用トランジスタＴ２をオフ状態に設定した状態で、コンデンサＣｓに輝度信号Ｖｓｉｇに応じた電荷を蓄積させる書き込み処理と、書き込み処理の終了時にコンデンサＣｓから選択トランジスタＴ２のゲート端子側に流出する電荷の補完を行うために、書き込み処理の実行後、発光期間を含む電荷補完期間が終了するまで、流出する電荷の量に応じて予め設定された補完用信号Ｃｒを電荷補完用トランジスタＴ２のゲート端子に印加する電荷補完処理とを実行するＴＣＯＮ６０と、を備える。【選択図】図２
2015145886.tif 000002
【特許請求の範囲】
【請求項１】
駆動電流に応じて発光する発光素子と、ソース信号線に印加される輝度信号に応じた電荷を蓄積するコンデンサと、前記コンデンサに保持された電荷の大きさに応じた前記駆動電流を前記発光素子に供給する駆動トランジスタと、前記ソース信号線と前記コンデンサの一端との間の導通および非導通を切り替える選択トランジスタと、ゲート端子に印加される補完用信号の大きさに応じて前記コンデンサに電荷を供給する電荷補完用トランジスタとを備えた表示画素と、
前記電荷補完用トランジスタをオフ状態に設定した状態で、前記コンデンサに前記輝度信号に応じた電荷を蓄積させる書き込み処理と、前記書き込み処理の終了時に前記コンデンサから前記選択トランジスタのゲート端子側に流出する電荷の補完を行うために、前記書き込み処理の実行後、前記発光素子の発光を行う発光期間を含む電荷補完期間が終了するまで、前記流出する電荷の量に応じて設定された前記補完用信号を前記電荷補完用トランジスタのゲート端子に印加する電荷補完処理とを実行する制御部と、を備える
表示装置。
【請求項２】
前記電荷補完用トランジスタの寄生容量から前記コンデンサに補完される電荷と前記流出する電荷との差が所定の第一範囲内である、
請求項１に記載の表示装置。
【請求項３】
前記選択トランジスタのゲート端子に印加される走査信号の電圧値と前記補完用信号の電圧値とが同じに設定されている場合において、前記選択トランジスタのゲート端子に接続される第一ゲート信号線の配線抵抗と前記電荷補完用トランジスタのゲート端子に接続される第二ゲート信号線の配線抵抗との差が所定の第二範囲内になるように、前記第一ゲート信号線および前記第二ゲート信号線それぞれの配線幅、前記第一ゲート信号線および前記第二ゲート信号線それぞれの膜厚、および、前記第一ゲート信号線および前記第二ゲート信号線それぞれの配線材料の少なくとも１つが設定されている、
請求項２に記載の表示装置。
【請求項４】
前記補完用信号の電圧値、前記電荷補完用トランジスタのゲート端子に接続される第二ゲート信号線の配線幅、前記第二ゲート信号線の膜厚、前記第二ゲート信号線の配線材料、前記電荷補完用トランジスタのサイズ、または、これらのうちの複数が設定されている、
請求項２に記載の表示装置。
【請求項５】
駆動電流に応じて発光する発光素子と、ソース信号線に印加される輝度信号に応じた電荷を蓄積するコンデンサと、前記コンデンサに保持された電荷の大きさに応じた前記駆動電流を前記発光素子に供給する駆動トランジスタと、前記ソース信号線と前記コンデンサの一端との間の導通および非導通を切り替える選択トランジスタと、ゲート端子に印加される補完用信号に応じて前記コンデンサに電荷を供給する電荷補完用トランジスタとを備えた表示画素と、
前記表示画素に対する制御を行う制御部とを備えた表示装置における表示方法であって、
前記制御部が、前記電荷補完用トランジスタをオフ状態に設定した状態で、前記コンデンサに前記輝度信号に応じた電荷を蓄積させる書き込み処理を実行するステップと、
前記制御部が、前記書き込み処理の実行後、前記発光素子の発光を行う発光期間を含む電荷補完期間が終了するまで、前記流出する電荷の量に応じて設定された前記補完用信号を前記電荷補完用トランジスタのゲート端子に印加する電荷補完処理を実行するステップとを含む、
表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置および表示方法、特に、有機エレクトロルミネッセンス（ＥＬ）素子を用いた表示装置および表示方法に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた表示装置として、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と記す。）を用いた有機ＥＬディスプレイが知られている。この有機ＥＬディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有する。
【０００３】
有機ＥＬディスプレイは、複数のゲート信号線、複数のソース信号線、複数の表示画素、および、駆動回路等を備えている。複数の表示画素のそれぞれは、ゲート信号線とソース信号線との交差点に配置され、選択トランジスタ、容量素子（コンデンサ）、駆動トランジスタおよび有機ＥＬ素子等を備えている（例えば、特許文献１参照）。
【０００４】
図１０は、特許文献１の表示画素を示す回路図である。表示画素Ｐ１００は、選択トランジスタＴＳとコンデンサＣｓと駆動トランジスタＴＤと有機ＥＬ素子ＯＥＬ１とを備えている。
【０００５】
選択トランジスタＴＳは、Ｐチャネル型ＭＯＳトランジスタであり、ゲート信号線ＧＬに印加される走査信号Ｓｃａｎに応じて、ソース信号線ＳＬとノードＮ１との間の導通および非導通を切り替える。コンデンサＣｓは、データ信号Ｖｄａｔａが書き込まれるコンデンサであり、一端がノードＮ１に接続されている。駆動トランジスタＴＤは、Ｐチャネル型ＭＯＳトランジスタであり、コンデンサＣｓに書き込まれた電圧信号の大きさに応じた駆動電流を有機ＥＬ素子ＯＥＬ１に供給する。駆動トランジスタＴＤは、ゲート端子がノードＮ１に、ドレイン端子が有機ＥＬ素子ＯＥＬ１のアノード電極にそれぞれ接続され、ソース端子にアノード電圧ＶＴＦＴが入力されている。有機ＥＬ素子ＯＥＬ１は、駆動トランジスタＴＤから供給される駆動電流に応じて発光する素子である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１４８４００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した表示画素Ｐ１００では、コンデンサＣｓに充電された電荷が、選択トランジスタＴＳの寄生容量を通じ、ゲート信号線ＧＬ側に放電される突き抜け現象が発生する場合がある。この場合、コンデンサＣｓの電荷の量が低下するため、有機ＥＬ素子ＯＥＬ１の発光輝度が低下するという問題がある。
【０００８】
本開示は、突き抜け現象による発光輝度の低下を低減することが可能な表示装置および表示方法を提供する。
【課題を解決するための手段】
【０００９】
本開示における表示装置は、駆動電流に応じて発光する発光素子と、ソース信号線に印加される輝度信号に応じた電荷を蓄積するコンデンサと、前記コンデンサに保持された電荷の大きさに応じた前記駆動電流を前記発光素子に供給する駆動トランジスタと、前記ソース信号線と前記コンデンサの一端との間の導通および非導通を切り替える選択トランジスタと、ゲート端子に印加される補完用信号の大きさに応じて前記コンデンサに電荷を供給する電荷補完用トランジスタとを備えた表示画素と、前記電荷補完用トランジスタをオフ状態に設定した状態で、前記コンデンサに前記輝度信号に応じた電荷を蓄積させる書き込み処理と、前記書き込み処理の終了時に前記コンデンサから前記選択トランジスタのゲート端子側に流出する電荷の補完を行うために、前記書き込み処理の実行後、前記発光素子の発光を行う発光期間を含む電荷補完期間が終了するまで、前記流出する電荷の量に応じて設定された前記補完用信号を前記電荷補完用トランジスタのゲート端子に印加する電荷補完処理とを実行する制御部と、を備える。
【発明の効果】
【００１０】
本開示における表示装置および表示方法は、突き抜け現象による発光輝度の低下を低減することができる。
【図面の簡単な説明】
【００１１】
【図１Ａ】実施の形態における有機ＥＬディスプレイの外観の一例を示す外観図
【図１Ｂ】実施の形態における有機ＥＬディスプレイの構成の一例を示すブロック図
【図２】実施の形態における表示画素の構成の一例を示す回路図
【図３】実施の形態の表示画素に接続された各信号線の電圧波形の一例と、コンデンサの電圧の一例とを示す波形図
【図４】実施の形態の初期化期間における表示画素の状態の一例を示す図
【図５】実施の形態のＶｔ補償期間における表示画素の状態の一例を示す図
【図６】実施の形態の書き込み期間における表示画素の状態の一例を示す図
【図７】実施の形態の突き抜け現象が発生したときの表示画素の状態の一例を示す図
【図８】実施の形態の発光期間の開始時における表示画素の状態の一例を示す図
【図９】実施の形態の発光期間における表示画素の状態の一例を示す図
【図１０】特許文献１の表示画素を示す回路図
【発明を実施するための形態】
【００１２】
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【００１３】
なお、発明者は、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。
【００１４】
（実施の形態）
以下、図１〜９を用いて、実施の形態を説明する。
【００１５】
［１．有機ＥＬディスプレイの構成］
図１Ａは、有機ＥＬディスプレイの外観の一例を示す外観図である。図１Ｂは、有機ＥＬディスプレイの構成の一例を示すブロック図である。
【００１６】
図１Ａおよび図１Ｂに示す有機ＥＬディスプレイ１００は、有機ＥＬパネル１０、ソースドライバ２０、ＰＣＢ（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ、プリント基板）３０、ゲートドライバ４０、ＰＣＢ５０、および、ＴＣＯＮ（タイミングコントローラ）６０を備えている。
【００１７】
［１−１．有機ＥＬパネルの構成］
有機ＥＬパネル１０は、表示領域１１と、ガラス基板１２とを備えている。
【００１８】
表示領域１１は、映像を表示するための領域である。表示領域１１には、行毎に配置された複数のゲート信号線ＧＬと、列毎に配置された複数のソース信号線ＳＬと、複数の表示画素とが形成されている。
【００１９】
ガラス基板１２は、表示領域１１とＰＣＢ３０およびＰＣＢ５０とを繋ぐ配線（ゲート信号線ＧＬおよびソース信号線ＳＬ）が形成されている。
【００２０】
［１−１−１．表示画素の構成］
複数の表示画素は、本実施の形態では、図１Ｂに示すように、複数の表示画素群Ｐで構成されている。
【００２１】
表示画素群Ｐは、本実施の形態では、図１Ｂに示すように、Ｒ（赤）Ｇ（緑）Ｂ（青）の３原色に対応した３つの表示画素ＰＲ、ＰＧ、ＰＢで構成されている。
【００２２】
表示画素ＰＲ、ＰＧ、ＰＢは、ゲート信号線ＧＬｋｉ（ｋ＝１または２、ｉ＝１〜ｍ、ｍは行数）とソース信号線ＳＬｈｊ（ｈ＝ＲまたはＧまたはＢ、ｊ＝１〜ｎ、ｎは列数）との交差点のそれぞれにマトリックス状に配置されている。詳細には、各列毎に色が異なり、赤色（Ｒ）の表示画素ＰＲで構成される赤色画素列、緑色（Ｇ）の表示画素ＰＧで構成される緑色画素列、青色（Ｂ）の表示画素ＰＢで構成される青色画素列が、この順に３ｎ列分繰り返し配置されている。
【００２３】
表示領域１１には、表示画素ＰＲ、ＰＧ、ＰＢの配置に応じて、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタが形成されている。つまり、表示画素ＰＲが配置されている赤色画素列上に赤（Ｒ）のカラーフィルタが形成されている。表示画素ＰＧが配置されている緑色画素列上に緑（Ｇ）のカラーフィルタが形成されている。表示画素ＰＢが配置されている青色画素列上に、青（Ｂ）のカラーフィルタが形成されている。形成されたカラーフィルタの色に応じて、表示画素群Ｐの発光色が決まる。
【００２４】
なお、表示画素ＰＲ、ＰＧ、ＰＢそれぞれの開口率は、異ならせてもよい。開口率を異ならせることにより、ＲＧＢそれぞれの表示画素ＰＲ、ＰＧ、ＰＢを構成する有機ＥＬ素子に流れる電流密度を異ならせることができる。電流密度を異ならせることにより、表示画素ＰＲ、ＰＧ、ＰＢを構成する有機ＥＬ素子の劣化速度を同一にすることができる。劣化速度を同一にすれば、有機ＥＬディスプレイのホワイトバランスずれの発生を抑制あるいは低減することができる。
【００２５】
また、カラーフィルタは、ＲＧＢのカラーフィルタに限定されものではない。カラーフィルタは、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）のカラーフィルタであっても構わない。
【００２６】
カラーフィルタの形成は、例えば、マスク蒸着により行うが、これに限定されるものではない。例えば、青色発光の有機ＥＬ素子を形成し、青色光を、Ｒ、Ｇ、Ｂの各色に変換する色変換層（ＣＣＭ：カラーチェンジミディアムズ）を設けても良い。
【００２７】
なお、有機ＥＬディスプレイの光出射面には、円偏光板（円偏光フィルム）（図示せず）を配置することができる。偏光板と位相フィルムを一体したものは円偏光板（円偏光フィルム）と呼ばれる。
【００２８】
また、必要に応じて、ＲＧＢの３種類の表示画素ＰＲ、ＰＧ、ＰＢを用いて構成された表示画素群ＰまたはＣＭＹの３種類の表示画素を用いて構成された表示画素群Ｐに、白（Ｗ）の表示画素ＰＷ（図示せず）を追加しても構わない。つまり、表示領域１１に、表示画素ＰＲ、表示画素ＰＧ、表示画素ＰＢ、表示画素ＰＷの４つを形成しても構わない。Ｒ、Ｇ、Ｂ、Ｗの４種類の表示画素を構成した場合は、高輝度化が可能になる。また、表示画素群Ｐは、表示画素ＰＲ、表示画素ＰＧ、表示画素ＰＢ、表示画素ＰＧの４つ表示画素で構成されていても構わないし、他の組み合わせであっても構わない。
【００２９】
図２は、本実施の形態の表示画素ＰＲの構成の一例を示す回路図である。なお、表示画素ＰＧ、ＰＢの構成は、図２に示す表示画素ＰＲの構成と同じである。
【００３０】
表示画素ＰＲは、図２に示すように、選択トランジスタＴ１、コンデンサＣｓ、電荷補完用トランジスタＴ２、スイッチング素子Ｔ３およびＴ４、駆動トランジスタＴ５および有機ＥＬ素子（発光素子）ＯＥＬ１を備えている。
【００３１】
選択トランジスタＴ１は、ゲート信号線ＧＬ１（第一ゲート信号線に相当）に印加される走査信号Ｓｃａｎに応じて、ソース信号線ＳＬとノードＮ１（＝コンデンサＣｓの一端）との間の導通および非導通を切り替える。選択トランジスタＴ１は、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）であり、ゲート端子がゲート信号線ＧＬ１に、ソース端子がソース信号線ＳＬに、ドレイン端子がノードＮ１にそれぞれ接続されている。
【００３２】
コンデンサＣｓは、ソース信号線ＳＬに印加される輝度信号Ｖｓｉｇに応じた電荷を蓄積する。コンデンサＣｓは、一端がノードＮ１に、他端がノードＮ３にそれぞれ接続されている。言い換えると、コンデンサＣｓは、一端が選択トランジスタＴ１を介してソース信号線ＳＬに接続され、選択トランジスタＴ１がＯＮ状態のときに、輝度信号Ｖｓｉｇに応じた電荷を蓄積する。
【００３３】
電荷補完用トランジスタＴ２は、ゲート端子に印加される補完用信号Ｃｒの大きさに応じてコンデンサＣｓに電荷を供給する。電荷補完用トランジスタＴ２は、薄膜トランジスタであり、ゲート端子がゲート信号線ＧＬ２（第二ゲート信号線に相当）に、ソース端子がコンデンサＣｓに、ドレイン端子がノードＮ２にそれぞれ接続されている。
【００３４】
スイッチング素子Ｔ３は、参照信号Ｒｅｆに応じてノードＮ２に参照電圧Ｖｒｅｆを供給する。スイッチング素子Ｔ３は、薄膜トランジスタであり、ゲート端子に参照信号Ｒｅｆが入力され、ソース端子およびドレイン端子の一端がノードＮ２に接続され、ソース端子およびドレイン端子の他端に参照電圧Ｖｒｅｆが入力されている。
【００３５】
スイッチング素子Ｔ４は、初期信号ＩＮＩに応じてコンデンサＣｓの電荷を放電する。スイッチング素子Ｔ４は、薄膜トランジスタであり、ゲート端子に初期信号ＩＮＩが、ソース端子およびドレイン端子の一端に初期電圧Ｖｉｎｉがそれぞれ入力され、ソース端子およびドレイン端子の他端がノードＮ３に接続されている。
【００３６】
駆動トランジスタＴ５は、コンデンサＣｓに書き込まれた輝度信号Ｖｓｉｇの大きさに応じた駆動電流を有機ＥＬ素子ＯＥＬ１に供給する。駆動トランジスタＴ５は、薄膜トランジスタであり、ゲート端子がノードＮ２に、ソース端子がノードＮ３（有機ＥＬ素子ＯＥＬ１のアノード電極）にそれぞれ接続され、ドレイン端子にアノード電圧ＶＴＦＴが入力されている。
【００３７】
有機ＥＬ素子ＯＥＬ１は、駆動トランジスタＴ５から供給される駆動電流に応じた発光輝度で発光する発光素子の一例である。有機ＥＬ素子ＯＥＬ１は、カソード電極にカソード電圧ＶＥＬが入力され、アノード電極がノードＮ３に接続されている。
【００３８】
なお、本実施の形態では、選択トランジスタＴ１、駆動トランジスタＴ５を含むトランジスタが、薄膜トランジスタである場合を例に説明したが、これに限るものではない。トランジスタは、ＦＥＴ、ＭＯＳ−ＦＥＴ、ＭＯＳトランジスタ、バイポーラトランジスタであっても構わない。これらも基本的に薄膜トランジスタである。あるいは、トランジスタは、バリスタ、サイリスタ、リングダイオード、ホトダオード、ホトトランジスタ、ＰＬＺＴ素子等であっても構わないことは言うまでもない。
【００３９】
また、トランジスタは、薄膜トランジスタに限定するものではなく、シリコンウエハに形成したトランジスタでもよい。たとえば、シリコンウエハでトランジスタを構成し、剥がしてガラス基板に転写したものが例示される。また、シリコンウエハでトランジスタチップを形成し、ガラス基板のボンディング実装した表示パネルが例示される。
【００４０】
なお、トランジスタは、ｎ型のトランジスタおよびｐ型のトランジスタの両方とも、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を採用することが好ましい。
【００４１】
また、トランジスタは、高温ポリシリコン（ＨＴＰＳ：Ｈｉｇｈ−ｔｅｍｐｅｒａｔｕｒｅ  ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  ｓｉｌｉｃｏｎ）、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ−ｔｅｍｐｅｒａｔｕｒｅ  ｐｏｌｙ  ｓｉｌｉｃｏｎ）、連続粒界シリコン（ＣＧＳ：Ｃｏｎｔｉｎｕｏｕｓ  ｇｒａｉｎ  ｓｉｌｉｃｏｎ）、透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ、ＩＺＯ）、アモルファスシリコン（ＡＳ：ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）、赤外線ＲＴＡ（ＲＴＡ：ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌｉｎｇ）等で形成すればよい。
【００４２】
また、スイッチング素子Ｔ３およびＴ４は、トランジスタに限定するものではなく、たとえば、ｐ型のトランジスタとｎ型のトランジスタの両方を用いて構成したアナログスイッチであってもよい。
【００４３】
トランジスタは、トップゲート構造のトランジスタを用いることが好ましい。トップゲート構造のトランジスタは、寄生容量が比較的小さく、トップゲート端子のゲート電極パターンが遮光層となり有機ＥＬ素子ＯＥＬ１から出射された光を遮光層で遮断するので、トランジスタの誤動作、オフリーク電流を低減できるからである。
【００４４】
［１−１−２．配線等の構成］
ゲート信号線ＧＬおよびソース信号線ＳＬを含む信号線には、銅配線または銅合金配線を用いても構わない。なお、薄膜トランジスタを形成するための材料として低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ−ｔｅｍｐｅｒａｔｕｒｅ  ｐｏｌｙ  ｓｉｌｉｃｏｎ）を用いることで、銅配線または銅合金配線により信号線を形成することが可能になる。銅配線としては、Ｔｉ−Ｃｕ−Ｔｉの３層構造を採用することが好ましい。このように構成すれば、信号線の配線抵抗を低減して、低インピーダンス化を実現でき、より大型のＥＬ表示パネルを実現できる。
【００４５】
なお、各信号線は、トランジスタが透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）を用いて形成されている場合には、モリブデン（Ｍｏ）−Ｃｕ−Ｍｏの３層構造を採用することが好ましい。
【００４６】
コンデンサＣｓは、ソース信号線ＳＬまたはゲート信号線ＧＬの少なくとも一方にオーバーラップするように（重なるように）形成または配置する。この場合、レイアウトの自由度が向上し、素子間のスペースをより広く確保することが可能になり、歩留まりが向上する。
【００４７】
ソース信号線ＳＬおよびゲート信号線ＧＬの周囲の領域には、絶縁膜あるいはアクリル材料からなる絶縁膜（平坦化膜）を形成して絶縁し、絶縁膜上に表示画素の画素電極を形成する。
【００４８】
［１−２．ソースドライバの構成］
ソースドライバ２０は、ここでは、フレキシブルケーブルにソース信号線駆動回路２１を搭載したＣＯＦ（Ｃｈｉｐ  ｏｎ  Ｆｉｌｍ、Ｃｈｉｐ  ｏｎ  Ｆｌｅｘｉｂｌｅ）で構成されている。ソース信号線駆動回路２１は、ＴＣＯＮ６０からの電圧信号に応じた輝度信号Ｖｓｉｇをソース信号線ＳＬに印加するＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）である。
【００４９】
ＰＣＢ３０は、ソースドライバ２０とＴＣＯＮ６０とを接続するプリント基板である。
【００５０】
［１−３．ゲートドライバの構成］
ゲートドライバ４０は、ここでは、フレキシブルケーブルにゲート信号線駆動回路４１を搭載したＣＯＦで構成されている。ゲート信号線駆動回路４１は、ゲート信号線ＧＬのそれぞれに対し、ＴＣＯＮ６０からの電圧信号に応じて、接続されたスイッチング素子をＯＮ状態またはＯＦＦ状態にするための走査信号Ｓｃａｎを印加するＩＣである。
【００５１】
本実施の形態のゲートドライバ４０は、さらに、表示画素ＰＲ、ＰＧ、ＰＢを構成する電荷補完用トランジスタＴ２のゲート端子に接続されるゲート信号線ＧＬ２に対し、ＴＣＯＮ６０からの電圧信号に応じた電圧値を有する補完用信号Ｃｒを印加する。
【００５２】
ＰＣＢ５０は、ゲートドライバ４０とＴＣＯＮ６０とを接続するプリント基板である。
【００５３】
［１−４．ＴＣＯＮ（タイミングコントローラ）の構成］
ＴＣＯＮ６０は、複数の表示画素を用いた映像の表示を制御する制御部の一例である。
【００５４】
ＴＣＯＮ６０は、ソース信号線駆動回路２１およびゲート信号線駆動回路４１の制御を行う機能を有する。表示動作時において、ＴＣＯＮ６０は、外部から入力された映像信号に応じた電圧信号をソース信号線駆動回路２１に対して出力する。また、表示動作時において、ＴＣＯＮ６０は、ゲート信号線駆動回路４１に対し、補完用信号Ｃｒを生成させるための電圧信号を出力する。
【００５５】
なお、ＴＣＯＮ６０は、本実施の形態では、専用のＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ：大規模集積回路）により構成されている場合を例に説明するが、これに限るものではない。ＴＣＯＮ６０は、例えば、マイクロプロセッサ（ＭＰＵ）、ＲＯＭ、ＲＡＭなどから構成されるコンピュータシステムで構成されていても構わない。この場合は、マイクロプロセッサが、上述した各動作を実行させるためのコンピュータプログラムに従って動作することにより、上述した各動作を実現できる。
【００５６】
［２．有機ＥＬディスプレイの動作］
図３は、表示画素に接続された各信号線の電圧波形の一例と、コンデンサＣｓの電圧の一例とを示す波形図である。図３の（ａ）は、参照信号Ｒｅｆ、初期信号ＩＮＩ、補完用信号Ｃｒおよび走査信号Ｓｃａｎそれぞれの電圧波形を示している。図３の（ｂ）は、コンデンサＣｓの電圧波形（ＶＣｓ）を示している。
【００５７】
図３では、初期化期間、Ｖｔ補償期間、書き込み期間および発光期間のセットを１つのフレームが表示されるフレーム期間としている。図３では、白色の表示を行う時間ｔ１〜時間ｔ７のフレーム期間と、黒色の表示を行う時間ｔ８以降のフレーム期間の２つのフレーム期間について電圧波形を図示している。
【００５８】
なお、参照信号Ｒｅｆは、初期化期間およびＶｔ補償期間の間はＨレベル、それ以外はＬレベルである。初期信号ＩＮＩは、初期化期間はＨレベル、それ以外はＬレベルである。走査信号Ｓｃａｎは、書き込み期間はＨレベル、それ以外はＬレベルである。補完用信号Ｃｒは、およびその後の期間を除きＨレベルに設定される。
【００５９】
また、図３では、時間ｔ７までのフレームでは白色を、時間ｔ８以降のフレームでは黒色を表示する場合について図示している。つまり、輝度信号Ｖｓｉｇの電圧値は、時間ｔ７までのフレームでは白色を示す値（例えば、最大値）となり、時間ｔ８以降のフレームでは黒色を示す値（例えば、最小値）となる。
【００６０】
以下の説明では、白色の表示を行うフレーム期間について説明する。なお、黒色の表示を行うフレーム期間については、輝度信号Ｖｓｉｇの値およびコンデンサＣｓの電圧Ｖｃｓが異なるが、動作および突き抜け現象および電荷補完の原理は同じである。
【００６１】
［２−１．初期化期間］
時間ｔ１〜ｔ２は、初期化が行われる初期化期間である。図３に示すように、初期化期間では、ＴＣＯＮ６０は、参照信号Ｒｅｆおよび初期信号ＩＮＩをＨレベルに、走査信号ＳｃａｎをＬレベルに設定する。これにより、スイッチング素子Ｔ３およびＴ４はＯＮ状態に、選択トランジスタＴ１はオフ状態になっている。また、電荷補完用トランジスタＴ２のゲート端子には、補完用信号Ｃｒが印加されている。
【００６２】
図４は、初期化期間における表示画素ＰＲ、ＰＧ、ＰＢの状態の一例を示す図である。初期化期間では、参照電圧Ｖｒｅｆが印加される配線から、スイッチング素子Ｔ３および電荷補完用トランジスタＴ２を介して、コンデンサＣｓの一端に電荷が移動する。さらに、コンデンサＣｓの他端から初期電圧Ｖｉｎｉが印加される配線側に電荷が移動する。
【００６３】
［２−２．Ｖｔ補償期間］
時間ｔ２〜ｔ３は、閾値電圧（Ｖｔ）のばらつきを補償するための閾値補償（以下、適宜「Ｖｔ補償」と称する）が行われるＶｔ補償期間である。図３に示すように、Ｖｔ補償期間の開始時（時間ｔ２）において、ＴＣＯＮ６０は、初期信号ＩＮＩをＨレベルからＬレベルに遷移させる。これにより、スイッチング素子Ｔ４はオン状態からオフ状態になる。Ｖｔ補償期間の間、スイッチング素子Ｔ３はＯＮ状態に、選択トランジスタＴ１およびスイッチング素子Ｔ４はオフ状態になる。また、電荷補完用トランジスタＴ２のゲート端子には、引き続き、補完用信号Ｃｒが印加されている。
【００６４】
図５は、Ｖｔ補償期間における表示画素ＰＲ、ＰＧ、ＰＢの状態の一例を示す図である。Ｖｔ補償期間では、アノード電圧ＶＴＦＴが印加される配線から、駆動トランジスタＴ５を介してコンデンサＣｓの他端に電荷が移動し、コンデンサＣｓの一端から駆動トランジスタＴ５のゲート端子に電荷が移動する。駆動トランジスタＴ５には、ゲートドレイン間電圧が閾値Ｖｔになるまで、当該電荷に応じた電流が流れる。これにより、コンデンサＣｓには、閾値Ｖｔに対応した電荷が蓄積され、閾値Ｖｔの変動に応じた補償が可能になる。
【００６５】
Ｖｔ補償期間の終了時（時間ｔ３）、参照信号ＲｅｆがＨレベルからＬレベルに遷移し、スイッチング素子Ｔ３がオン状態からオフ状態に切り替わる。また、次の書き込み期間が始まる前に、補完用信号ＣｒがＨレベルからＬレベルに遷移し、電荷補完用トランジスタＴ２がオン状態からオフ状態に切り替わる。
【００６６】
［２−３．書き込み期間］
時間ｔ４〜ｔ５は、ＴＣＯＮ６０により、コンデンサＣｓに輝度信号Ｖｓｉｇに応じた電荷を蓄積させる書き込み処理が実行される書き込み期間である。図３に示すように、書き込み期間の開始時（時間ｔ３）において、ＴＣＯＮ６０は、走査信号ＳｃａｎをＬレベルからＨレベルに遷移させる。これにより、選択トランジスタＴ１はオフ状態からＯＮ状態になる。また、書き込み期間の間、補完用信号Ｃｒの電圧値は、電荷補完用トランジスタＴ２をオフ状態にする電圧に遷移する。
【００６７】
書き込み期間の間、選択トランジスタＴ１はＯＮ状態に、電荷補完用トランジスタＴ２、スイッチング素子Ｔ３およびスイッチング素子Ｔ４はオフ状態になる。また、書き込み期間の間、ソース信号線ＳＬには、ＴＣＯＮ６０により輝度信号Ｖｓｉｇが印加される。
【００６８】
図６は、書き込み期間における表示画素ＰＲ、ＰＧ、ＰＢの状態の一例を示す図である。書き込み期間では、ソース信号線ＳＬから、選択トランジスタＴ１を介してコンデンサＣｓの一端に電荷が蓄積される。蓄積される電荷の量は、ソース信号線ＳＬに印加された輝度信号Ｖｓｉｇに応じた量となる。
【００６９】
［２−４．突き抜け現象］
書き込み期間の終了時（時間ｔ５）、ＴＣＯＮ６０は、走査信号ＳｃａｎをＨレベルからＬレベルに遷移させる。これにより、選択トランジスタＴ１はオン状態からオフ状態に切り替わる。
【００７０】
このとき、コンデンサＣｓの一端から選択トランジスタＴ１の寄生容量を通じて、選択トランジスタＴ１のゲート端子側に電流が流出する突き抜け現象が発生する。
【００７１】
図７は、突き抜け現象が発生したときの表示画素ＰＲ、ＰＧ、ＰＢの状態の一例を示す図である。図７に示すように、選択トランジスタＴ１のゲートドレイン端子間に形成された寄生容量ＣＰ１を通じて、コンデンサＣｓの電荷が選択トランジスタＴ１のゲート端子側に流出する。
【００７２】
ここで、図３の（ｂ）を参照すると、時間ｔ５において、コンデンサＣｓの電荷（電圧ＶＣｓ）は突き抜け現象により減少している。
【００７３】
なお、突き抜け現象では、トランジスタのゲート端子に印加される電圧信号の傾きが大きいほど、電荷の流出量が大きく、電圧信号の傾きが小さいほど、電荷の流出量が小さくなる傾向がある。
【００７４】
ここで、選択トランジスタＴ１のゲート端子に印加される走査信号Ｓｃａｎは、ゲート信号線駆動回路４１に近いほど、波形のなまりが小さく、ゲート信号線駆動回路４１から遠いほど、波形のなまりが大きい。言い換えると、ゲート信号線駆動回路４１に近い位置に配置された表示画素ほど、傾きの大きい走査信号Ｓｃａｎが供給され、ゲート信号線駆動回路４１に遠い位置に配置された表示画素ほど、傾きの小さい走査信号Ｓｃａｎが供給される。
【００７５】
後述する電荷の補完を行わない場合、例えば、有機ＥＬパネルの片側のみにゲート信号線駆動回路４１が配置された有機ＥＬディスプレイでは、ゲート信号線駆動回路４１が配置された側ほど発光輝度が小さくなり、ゲート信号線駆動回路４１から離れるほど発光輝度が大きくなる。また、有機ＥＬパネルの左右両側にゲート信号線駆動回路４１が配置された有機ＥＬディスプレイでは、左右両端に向かうほど発光輝度が低下し、中央付近では、発光輝度が維持される。つまり、突き抜け現象による発光輝度のムラが生じる可能性がある。
【００７６】
［２−５．電荷補完］
ＴＣＯＮ６０は、書き込み期間の終了時に発生した突き抜け現象により減少したコンデンサＣｓの電荷を補完する電荷補完処理を実行する。
【００７７】
ＴＣＯＮ６０は、電荷補完処理として、ＣＯＦ４０を用い、流出する電荷の量に応じて予め設定された補完用信号Ｃｒを電荷補完用トランジスタＴ２のゲート端子に印加させる。これにより、電荷補完用トランジスタＴ２のゲートソース間に形成された寄生容量ＣＰ２を通じて、電荷補完用トランジスタＴ２のゲート端子側からコンデンサＣｓの一端に、補完用信号Ｃｒの大きさに応じた量の電荷が補完される。
【００７８】
［２−５−１．電荷補完期間］
ＴＣＯＮ６０は、書き込み処理の実行後、つまり、突き抜け現象が発生した後、発光素子の発光を行う発光期間（ｔ６〜ｔ７）を含む電荷補完期間が終了するまで、補完用信号Ｃｒを電荷補完用トランジスタＴ２のゲート端子に印加する。
【００７９】
ここで、電荷補完期間には、図３の（ａ）では、初期化期間およびＶｔ補償期間が含まれる。電荷補完期間は、発光期間を含み、且つ、書き込み期間以外の期間であればよい。また、電荷補完期間以外の期間において、電荷補完用トランジスタＴ２のゲート端子には、Ｌレベルの信号が印加されている。ゲート端子にＬレベルの信号が印加されている間、電荷補完用トランジスタＴ２はオフ状態になっている。
【００８０】
図８は、発光期間の開始時における表示画素ＰＲ、ＰＧ、ＰＢの状態の一例を示す図である。図８に示すように、寄生容量ＣＰ２を通じて、コンデンサＣｓに電荷が補完される。
【００８１】
また、図３の（ｂ）を参照すると、時間ｔ６において、コンデンサＣｓの電荷（電圧ＶＣｓ）は、時間ｔ４〜ｔ５の間の電圧と同じにまで回復していることが分かる。
【００８２】
［２−５−２．条件設定］
本実施の形態では、コンデンサＣｓにおいて補完される電荷と流出する電荷との差が小さいほど、発光輝度のずれが小さくなることから、補完される電荷と流出する電荷との差が所定の第一範囲内となるように、以下に示す条件が設定されている。なお、第一範囲は、映像品質が維持できる範囲であれば良い。
【００８３】
コンデンサＣｓから流出する電荷の量は、走査信号Ｓｃａｎの電圧値、選択トランジスタＴ１のサイズ（ゲート長）、ゲート信号線ＧＬ１の配線幅、ゲート信号線ＧＬ１の配線材料およびゲート信号線ＧＬ１の膜厚等に依存する。同様に、コンデンサＣｓに補完される電荷の量は、補完用信号Ｃｒの電圧値、電荷補完用トランジスタＴ２のサイズ（ゲート長）、ゲート信号線ＧＬ２の配線幅、ゲート信号線ＧＬ２の配線材料およびゲート信号線ＧＬ２の膜厚等に依存する。
【００８４】
ここで、上述したように、補完される電荷の量と流出した電荷の量との差が小さくなるほど、発光輝度のずれが小さくなることから、上述した条件の差がトータルで小さくなることが望ましい。
【００８５】
具体的には、例えば、電源数の観点から、走査信号Ｓｃａｎおよび補完用信号Ｃｒの電圧値を同じにする場合は、ゲート信号線ＧＬ１の配線抵抗とゲート信号線ＧＬ２の配線抵抗との差が所定の第二範囲内になるように設定する。ここで、ゲート信号線ＧＬ１の配線抵抗は、ゲート信号線ＧＬ１の配線幅、膜厚および配線材料等によって決まる。同様に、ゲート信号線ＧＬ２の配線抵抗は、ゲート信号線ＧＬ２の配線幅、膜厚および配線材料等によって決まる。さらに、例えば、一般的に、ゲート信号線ＧＬ１の配線幅は、書き込み期間のずれが生じないように走査信号Ｓｃａｎを早く伝達させることが望ましいため、大きくなる傾向がある。これに対し、ゲート信号線ＧＬ２の配線幅は、映像品質の観点から発光期間において電荷が補完されていればよく、補完用信号Ｃｒの伝達速度に対する要求は、走査信号Ｓｃａｎの伝達速度に対する要求ほど厳しくはない。このため、ゲート信号線ＧＬ２の配線幅は、ゲート信号線ＧＬ１の配線幅よりも小さくなることが考えられる。この場合は、ゲート信号線ＧＬ２の膜厚さを厚く設定しても構わないし、ゲート信号線ＧＬ２の配線材料を、ゲート信号線ＧＬ１の配線材料よりも単位体積当たりの配線抵抗が小さくなる材料にしても構わないし、その両方を設定してもよい。
【００８６】
第二範囲は、映像品質が維持できる範囲であれば良い。
【００８７】
なお、上述した設定例では、電源数の増加の抑制のため、走査信号Ｓｃａｎおよび補完用信号Ｃｒの電圧値を同じに設定しているが、これに限るものではない。例えば、配線抵抗の差が第二範囲内に収まらない場合は、走査信号Ｓｃａｎの電圧値と補完用信号Ｃｒの電圧値とを異なる値に設定しても構わない。補完用信号Ｃｒの大きさが大きいほど補完される電荷の量は大きくなり、補完用信号Ｃｒの大きさが小さいほど、補完される電荷の量は小さくなる。
【００８８】
［２−５−３．走査信号Ｓｃａｎのなまりによる発光輝度のムラ］
２−４において説明したように、突き抜け現象では、トランジスタのゲート端子に印加される電圧信号の傾きが大きいほど、電荷の流出量が大きく、電圧信号の傾きが小さいほど、電荷の量出が小さくなる傾向がある。従って、配置された位置がゲート信号線駆動回路４１に近い表示画素ほど、電荷の流出量が大きくなる。
【００８９】
電荷補完用トランジスタＴ２による電荷の補完についても、寄生容量ＣＰ２を利用しているため、トランジスタのゲート端子に印加される電圧信号の傾きが大きいほど、電荷の補完量が大きく、電圧信号の傾きが小さいほど、電荷の補完量が小さくなる傾向がある。従って、配置された位置がゲート信号線駆動回路４１に近く、電荷の流出量が大きい表示画素ほど、電荷の補完量を大きくすることができる。
【００９０】
つまり、選択トランジスタＴ１の寄生容量ＣＰ１による電荷の流出を、電荷補完用トランジスタＴ２の寄生容量ＣＰ２により補完する構成であるため、電荷の流出量に応じた補完を行うことができ、複数の表示画素のそれぞれに印加される補完用信号Ｃｒを個々に変更することなく、発光輝度のムラを解消することが可能になる。
【００９１】
［２−６．発光期間］
発光期間の間、電荷補完用トランジスタＴ２はＯＮ状態に、選択トランジスタＴ１、スイッチング素子Ｔ３およびスイッチング素子Ｔ４はオフ状態になっている。
【００９２】
図９は、発光期間における表示画素ＰＲ、ＰＧ、ＰＢの状態の一例を示す図である。発光期間では、コンデンサＣｓの電荷に応じた電圧が駆動トランジスタＴ５のゲート端子に与えられる。駆動トランジスタＴ５は、線形領域で動作し、駆動トランジスタＴ５のソースドレイン間には、ゲート端子に印加される電圧に応じた駆動電流が流れる。これにより、有機ＥＬ素子ＯＥＬ１に駆動電流が供給され、有機ＥＬ素子ＯＥＬ１が発光する。
【００９３】
［２−７．黒色の表示を行うフレーム期間］
図３の黒色の表示を行うフレーム期間（時間ｔ８以降）において、時間ｔ８〜時間ｔ９は発光期間、時間ｔ９〜時間ｔ１０はＶｔ補償期間、時間ｔ１１〜時間ｔ１２は書き込み期間、時間ｔ１３以降は発光期間である。
【００９４】
白色の表示を行うフレーム期間の場合と同様に、書き込み期間の終了時、走査信号Ｓｃａｎの電圧値がＨレベルからＬレベルに遷移したタイミングで、コンデンサＣｓの電圧ＶＣｓが電圧Ｖｔｈよりも低下している。
【００９５】
この後、時間ｔ１３において、補完用信号Ｃｒが電荷補完用トランジスタＴ２のゲート端子に印加されると、コンデンサＣｓの電荷が補完され、電圧ＶＣｓが電圧Ｖｔｈに回復している。
【００９６】
［３．作用効果］
本実施の形態の有機ＥＬディスプレイ１００は、電荷補完用トランジスタＴ２を備え、突き抜け現象により減少するコンデンサＣｓの電荷量に応じた補完用信号を、電荷補完用トランジスタＴ２のゲート端子に印加するので、突き抜け現象によるコンデンサＣｓの電荷量の減少に伴う発光輝度の低下を抑制することが可能になる。
【００９７】
図３の（ｂ）に示すように、時間ｔ５および時間ｔ１２において突き抜け現象により低下したコンデンサＣｓの電圧ＶＣｓは、電荷補完用トランジスタＴ２により、時間ｔ６および時間ｔ１３において補完されている。
【００９８】
また、選択トランジスタＴ１の寄生容量ＣＰ１による電荷の流出を、電荷補完用トランジスタＴ２の寄生容量ＣＰ２により補完する構成であるため、ゲート信号に印加される電圧の傾きにより電荷の流出量に違いが生じる場合でも、電荷の流出量に応じた補完を行うことができる。これにより、発光輝度のムラを解消することが可能になる。
【００９９】
上述したように、本実施の形態の有機ＥＬディスプレイ１００は、前記電荷補完用トランジスタの寄生容量から前記コンデンサに補完される電荷と前記流出する電荷との差が所定の第一範囲内に設定する。当該第一範囲を映像品質が維持できる範囲に設定することにより、発光輝度のずれを押え、映像品質が低下するのを防止することができる。
【０１００】
また、本実施の形態の有機ＥＬディスプレイ１００において、補完用信号Ｃｒの電圧値と走査信号Ｓｃａｎの電圧値とを同じに設定すれば、電源数の増加を抑制できる。この場合は、選択トランジスタＴ１のゲート端子に接続されるゲート信号線ＧＬ１の配線抵抗と電荷補完用トランジスタＴ２のゲート端子に接続されるゲート信号線ＧＬ２の配線抵抗との差が所定の第二範囲内になるように設定すればよい。第二範囲を映像品質が維持できる範囲に設定することにより、発光輝度のずれを押え、映像品質が低下するのを防止することができる。なお、配線抵抗は、トランジスタそれぞれのサイズ（ゲート長）、ゲート端子に接続されるゲート信号線それぞれの配線幅、配線材料および膜厚等により設定することができる。
【０１０１】
なお、配線抵抗および電圧値の両方を異ならせてもよいし、上述した条件を任意に組み合わせて設定しても良い。
【０１０２】
（他の実施の形態）
以上、有機ＥＬディスプレイ（表示装置）について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれても良い。
【０１０３】
したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
【０１０４】
また、上述の実施の形態は、本開示における技術を例示するためのものであるから、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
【産業上の利用可能性】
【０１０５】
本開示は、突き抜け現象による発光輝度の低下を低減することができる表示装置に適用可能である。具体的には、有機ＥＬディスプレイ等の表示装置に、本開示は適用可能である。
【符号の説明】
【０１０６】
１０    有機ＥＬパネル
１１    表示領域
１２    ガラス基板
２０    ソースドライバ
２１    ソース信号線駆動回路
３０、５０    ＰＣＢ
４０    ゲートドライバ
４１    ゲート信号線駆動回路
６０    ＴＣＯＮ
１００    有機ＥＬディスプレイ
Ｐ    表示画素群
ＰＲ、ＰＧ、ＰＢ、Ｐ１００    表示画素
Ｎ１、Ｎ２、Ｎ３    ノード
ＧＬ、ＧＬ１、ＧＬ２    ゲート信号線
ＳＬ    ソース信号線
Ｔ１、ＴＳ    選択トランジスタ
Ｔ２    電荷補完用トランジスタ
Ｔ３、Ｔ４    スイッチング素子
Ｔ５、ＴＤ    駆動トランジスタ
ＯＥＬ１    有機ＥＬ素子
Ｃｓ    コンデンサ
ＩＮＩ    初期信号
Ｒｅｆ    参照信号
Ｓｃａｎ    走査信号
Ｖｓｉｇ    輝度信号
Ｖｉｎｉ    初期電圧
Ｖｒｅｆ    参照電圧
ＶＥＬ    カソード電圧
ＶＴＦＴ    アノード電圧
【図１Ａ】
2015145886.tif 000003
【図１Ｂ】
2015145886.tif 000004
【図２】
2015145886.tif 000005
【図３】
2015145886.tif 000006
【図４】
2015145886.tif 000007
【図５】
2015145886.tif 000008
【図６】
2015145886.tif 000009
【図７】
2015145886.tif 000010
【図８】
2015145886.tif 000011
【図９】
2015145886.tif 000012
【図１０】
2015145886.tif 000013