(57)【要約】【課題】インターレース読み出しにおいて低照度時の感度を維持しつつダイナミックレンジを拡大するとともに、ブルーミングを抑制する。【解決手段】露光期間制御部７Ａは、画素ＰＣの露光期間をフィールドごとに制御し、画素アレイ部１からインターレース読み出しが行われるように読み出しタイミングを制御し、電荷排出制御部７Ｂは、画素ＰＣの非露光期間に画素ＰＣに蓄積された電荷の排出制御を行い、読み出しタイミング制御部７Ｅは、画素アレイ部１からインターレース読み出しが行われるように画素ＰＣに蓄積された電荷の読み出しタイミングを制御する。【選択図】図１
2015026977.tif 000002
【特許請求の範囲】
【請求項１】
光電変換した電荷を蓄積する画素がマトリックス状に配置された画素アレイ部と、
前記画素から読み出された画素信号を垂直方向に伝送する垂直信号線と、
前記画素との間でソースフォロア動作を行うことにより、前記画素から前記垂直信号線にカラムごとに信号を読み出す負荷回路と、
前記画素の露光期間をフィールドごとに制御する露光期間制御部と、
前記画素の非露光期間に前記画素に蓄積された電荷の排出制御を行う電荷排出制御部と、
前記画素アレイ部からインターレース読み出しが行われるように読み出しタイミングを制御する読み出しタイミング制御部と、
前記画素から読み出された奇数フィールドおよび偶数フィールドの信号を合成する画像処理装置とを備え、
前記露光期間制御部は、
前記画素アレイ部からインターレース読み出しが行われるように読み出しタイミングを制御する読み出しタイミング制御部と、
奇数フィールドの前記画素に蓄積された電荷のリセットタイミングを制御する奇数フィールドリセットタイミング制御部と、
偶数フィールドの前記画素に蓄積された電荷のリセットタイミングを制御する偶数フィールドリセットタイミング制御部とを備え、
前記電荷排出制御部は、
前記奇数フィールドまたは前記偶数フィールド非露光期間において、前記奇数フィールドまたは前記偶数フィールドの前記画素に蓄積された電荷のリセットタイミングを制御するプレリセットタイミング制御部を備え、
前記非露光期間のリセットタイミングのライン間の時間間隔は、前記露光期間を開始させるリセットタイミングのライン間の時間間隔と等しいことを特徴とする固体撮像装置。
【請求項２】
光電変換した電荷を蓄積する画素がマトリックス状に配置された画素アレイ部と、
前記画素の露光期間をフィールドごとに制御し、前記画素アレイ部からインターレース読み出しが行われるように読み出しタイミングを制御する露光期間制御部と、
前記画素の非露光期間に前記画素に蓄積された電荷の排出制御を行う電荷排出制御部とを備えることを特徴とする固体撮像装置。
【請求項３】
前記露光期間制御部は、
前記画素アレイ部からインターレース読み出しが行われるように読み出しタイミングを制御する読み出しタイミング制御部と、
奇数フィールドの前記画素に蓄積された電荷のリセットタイミングを制御する奇数フィールドリセットタイミング制御部と、
偶数フィールドの前記画素に蓄積された電荷のリセットタイミングを制御する偶数フィールドリセットタイミング制御部とを備え、
前記電荷排出制御部は、
前記奇数フィールドまたは前記偶数フィールド非露光期間において、前記奇数フィールドまたは前記偶数フィールドの前記画素に蓄積された電荷のリセットタイミングを制御するプレリセットタイミング制御部を備えることを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記プレリセットタイミング制御部は、奇数フィールド露光時間、偶数フィールド露光時間および１フレーム時間の大小関係に基づいて、前記奇数フィールドまたは前記偶数フィールド非露光期間のリセットタイミングを設定することを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
奇数フィールド露光時間および偶数フィールド露光時間が１フレーム時間より短い場合、前記奇数フィールドおよび前記偶数フィールド非露光期間のリセットを行い、
奇数フィールド露光時間および偶数フィールド露光時間が１フレーム時間以上の場合、前記奇数フィールドおよび前記偶数フィールド非露光期間のリセットを行わず、
奇数フィールド露光時間および偶数フィールド露光時間のうちのどちらか一方が１フレーム時間以上、かつ他方が１フレーム時間より短く、かつ短い方の露光時間と１フレーム時間との和が長い方の露光時間以下の場合、非露光期間が長い方のフィールドのみの非露光期間のリセットを行い、
奇数フィールド露光時間および偶数フィールド露光時間のうちのどちらか一方が１フレーム時間以上、かつ他方が１フレーム時間より短く、かつ短い方の露光時間と１フレーム時間との和が長い方の露光時間より長い場合、非露光期間が短い方のフィールドのみの非露光期間のリセットを行うことを特徴とする請求項４に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置では、低照度時の感度を維持しつつダイナミックレンジを拡大するために、インターレース読み出しにおいて、奇数フィールドと偶数フィールドとで露光時間を別個に設定し、これらの奇数フィールドと偶数フィールドとを合成することで１画像を得るものがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−４９８７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一つの実施形態は、インターレース読み出しにおいて低照度時の感度を維持しつつダイナミックレンジを拡大するとともに、ブルーミングを抑制することが可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一つの実施形態によれば、画素アレイ部と、露光期間制御部と、電荷排出制御部とが設けられている。画素アレイ部は、光電変換した電荷を蓄積する画素がマトリックス状に配置されている。露光期間制御部は、前記画素の露光期間をフィールドごとに制御し、前記画素アレイ部からインターレース読み出しが行われるように読み出しタイミングを制御する。電荷排出制御部は、前記画素の非露光期間に前記画素に蓄積された電荷の排出制御を行う。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図２】図２は、図１の固体撮像装置の画素の構成例を示す回路図である。
【図３】図３（ａ）は、奇数フィールド露光期間における図２の画素の各部の電圧波形を示すタイミングチャート、図３（ｂ）は、偶数フィールド露光期間における図２の画素の各部の電圧波形を示すタイミングチャートである。
【図４】図４（ａ）は、第１条件における奇数フィールドおよび偶数フィールドのリセットタイミングと読み出しタイミングをラインごとに示すタイミングチャート、図４（ｂ）は、奇数フィールド露光期間におけるＰＤ電荷量を示すタイミングチャート、図４（ｃ）は、偶数フィールド露光期間におけるＰＤ電荷量を示すタイミングチャートである。
【図５】図５は、第２条件における奇数フィールドおよび偶数フィールドのリセットタイミングと読み出しタイミングをラインごとに示すタイミングチャートである。
【図６】図６は、第３条件における奇数フィールドおよび偶数フィールドのリセットタイミングと読み出しタイミングをラインごとに示すタイミングチャートである。
【図７】図７は、第４条件における奇数フィールドおよび偶数フィールドのリセットタイミングと読み出しタイミングをラインごとに示すタイミングチャートである。
【図８】図８は、図４から図７の第１条件から第４条件におけるプレリセット動作を示すフローチャートである。
【図９】図９は、奇数フィールド露光期間および偶数フィールド露光期間に読み出された信号を合成する画像処理装置の概略構成を示すブロック図である。
【図１０】図１０は、第２実施形態に係る固体撮像装置が適用されたデジタルカメラの概略構成を示すブロック図である。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態に係る固体撮像装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００８】
（第１実施形態）
図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１において、固体撮像装置には、画素アレイ部１が設けられている。画素アレイ部１には、光電変換した電荷を蓄積する画素ＰＣがロウ方向ＲＤおよびカラム方向ＣＤにマトリックス状に配置されている。また、この画素アレイ部１において、ロウ方向ＲＤには画素ＰＣの読み出し制御を行う水平制御線Ｈｌｉｎが設けられ、カラム方向ＣＤには画素ＰＣから読み出された信号を伝送する垂直信号線Ｖｌｉｎが設けられている。
【０００９】
また、固体撮像装置には、読み出し対象となる画素ＰＣを垂直方向に走査する垂直走査回路２、画素ＰＣとの間でソースフォロア動作を行うことにより、画素ＰＣから垂直信号線Ｖｌｉｎにカラムごとに信号を読み出す負荷回路３、各画素ＰＣの信号成分をＣＤＳにてカラムごとに検出するカラムＡＤＣ回路４、読み出し対象となる画素ＰＣを水平方向に走査する水平走査回路５、カラムＡＤＣ回路４に基準電圧ＶＲＥＦを出力する基準電圧発生回路６および各画素ＰＣの読み出しや蓄積のタイミングを制御するタイミング制御回路７が設けられている。なお、基準電圧ＶＲＥＦはランプ波を用いることができる。
【００１０】
なお、画素アレイ部１では、撮像画像をカラー化するために、４個の画素ＰＣを１組としたベイヤ配列ＨＰをなすことができる。このベイヤ配列ＨＰでは、一方の対角方向に２個の緑色用画素ｇが配置され、他方の対角方向に１個の赤色用画素ｒと１個の青色用画素ｂが配置される。
【００１１】
タイミング制御回路７には、露光期間制御部７Ａおよび電荷排出制御部７Ｂが設けられている。露光期間制御部７Ａには、奇数フィールドリセットタイミング制御部７Ｃ、偶数フィールドリセットタイミング制御部７Ｄおよび読み出しタイミング制御部７Ｅが設けられている。電荷排出制御部７Ｂには、プレリセットタイミング制御部７Ｆが設けられている。露光期間制御部７Ａは、画素ＰＣの露光期間をフィールドごとに制御し、画素アレイ部１からインターレース読み出しが行われるように読み出しタイミングを制御する。電荷排出制御部７Ｂは、画素ＰＣの非露光期間に画素ＰＣに蓄積された電荷の排出制御を行う。読み出しタイミング制御部７Ｅは、画素アレイ部１からインターレース読み出しが行われるように画素ＰＣに蓄積された電荷の読み出しタイミングを制御する。奇数フィールドリセットタイミング制御部７Ｃは、奇数フィールドの画素ＰＣに蓄積された電荷のリセットタイミングを制御する。偶数フィールドリセットタイミング制御部７Ｄは、偶数フィールドの画素ＰＣに蓄積された電荷のリセットタイミングを制御する。プレリセットタイミング制御部７Ｆは、奇数フィールドまたは偶数フィールド非露光期間において、奇数フィールドまたは偶数フィールドの画素ＰＣに蓄積された電荷のリセットタイミングを制御する。なお、奇数フィールドと偶数フィールドは、画素アレイ部１上で交互に設定することができる。例えば、ベイヤ配列ＨＰでは、奇数フィールドは、画素アレイ部１の４ｎ＋１（ｎは０以上の整数）行目と４ｎ＋２行目、偶数フィールドは、画素アレイ部１の４ｎ＋３行目と４ｎ＋４行目に設定することができる。
【００１２】
そして、垂直走査回路２にて画素ＰＣが垂直方向に走査されることで、ロウ方向ＲＤに画素ＰＣが選択される。そして、負荷回路３において、その画素ＰＣとの間でソースフォロア動作が行われることにより、画素ＰＣから読み出された信号が垂直信号線Ｖｌｉｎを介して伝送され、カラムＡＤＣ回路４に送られる。また、基準電圧発生回路６において、基準電圧ＶＲＥＦとしてランプ波が設定され、カラムＡＤＣ回路４に送られる。そして、カラムＡＤＣ回路４において、画素ＰＣから読み出された信号レベルとリセットレベルがランプ波のレベルに一致するまでクロックのカウント動作が行われ、その時の信号レベルとリセットレベルとの差分がとられることで各画素ＰＣの信号成分がＣＤＳにて検出され、出力信号Ｓ１として出力される。
【００１３】
ここで、奇数フィールドと偶数フィールドとで露光期間が異なるように画素ＰＣに蓄積された電荷のリセットタイミングを制御することにより、奇数フィールドと偶数フィールドとで画素ＰＣの感度を異ならせることができる。このため、奇数フィールドの画素ＰＣから生成された出力信号Ｓ１と偶数フィールドの画素ＰＣから生成された出力信号Ｓ１とを合成することにより、ダイナミックレンジを向上させることができる。
【００１４】
また、奇数フィールドまたは偶数フィールド非露光期間において、奇数フィールドまたは偶数フィールドの画素ＰＣに蓄積された電荷のリセットタイミングを制御することにより、非露光期間に奇数フィールドまたは偶数フィールドの画素ＰＣに蓄積される電荷を減少させることができる。このため、奇数フィールドまたは偶数フィールドの画素ＰＣに非露光期間に蓄積される電荷が隣接画素に溢れるのを抑制することができ、ブルーミングを低減することができる。
【００１５】
図２は、図１の固体撮像装置の画素の構成例を示す回路図である。
図２において、画素ＰＣには、フォトダイオードＰＤ、行選択トランジスタＴａ、増幅トランジスタＴｂ、リセットトランジスタＴｃおよび読み出しトランジスタＴｄがそれぞれ設けられている。また、増幅トランジスタＴｂとリセットトランジスタＴｃと読み出しトランジスタＴｄとの接続点には検出ノードとしてフローティングディフュージョンＦＤが形成されている。
【００１６】
そして、読み出しトランジスタＴｄのソースは、フォトダイオードＰＤに接続され、読み出しトランジスタＴｄのゲートには、読み出し信号ＲＥＡＤが入力される。また、リセットトランジスタＴｃのソースは、読み出しトランジスタＴｄのドレインに接続され、リセットトランジスタＴｃのゲートには、リセット信号ＲＥＳＥＴが入力され、リセットトランジスタＴｃのドレインは、電源電位ＶＤＤに接続されている。また、行選択トランジスタＴａのゲートには、行選択信号ＡＤＲＥＳが入力され、行選択トランジスタＴａのドレインは、電源電位ＶＤＤに接続されている。また、増幅トランジスタＴｂのソースは、垂直信号線Ｖｌｉｎに接続され、増幅トランジスタＴｂのゲートは、読み出しトランジスタＴｄのドレインに接続され、増幅トランジスタＴｂのドレインは、行選択トランジスタＴａのソースに接続されている。
【００１７】
なお、図１の水平制御線Ｈｌｉｎは、読み出し信号ＲＥＡＤ、リセット信号ＲＥＳＥＴおよび行選択信号ＡＤＲＥＳをロウごとに画素ＰＣに伝送することができる。
【００１８】
図３（ａ）は、奇数フィールド露光期間における図２の画素の各部の電圧波形を示すタイミングチャート、図３（ｂ）は、偶数フィールド露光期間における図２の画素の各部の電圧波形を示すタイミングチャートである。
図３（ａ）において、図１の画素アレイ部１の奇数フィールドの画素ＰＣには奇数フィールド露光期間ＥＸＯが設定され、図３（ｂ）において、図１の画素アレイ部１の偶数フィールドの画素ＰＣには偶数フィールド露光期間ＥＸＥが設定される。この時、奇数フィールド露光期間ＥＸＯは偶数フィールド露光期間ＥＸＥよりも長くすることができる。なお、偶数フィールド露光期間ＥＸＥは奇数フィールド露光期間ＥＸＯよりも長くするようにしてもよい。
【００１９】
そして、図３（ａ）に示すように、奇数フィールドの画素ＰＣでは、行選択信号ＡＤＲＥＳがロウレベルの場合、行選択トランジスタＴａがオフ状態となり、垂直信号線Ｖｌｉｎに画素信号ＶＳＩＧは出力されない。この時、読み出し信号ＲＥＡＤとリセット信号ＲＥＳＥＴがハイレベルになると（ｔａ１）、読み出しトランジスタＴｄがオンし、奇数フィールド非露光期間ＮＸＯにフォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに排出される。そして、リセットトランジスタＴｃを介して電源電位ＶＤＤに排出される。
【００２０】
奇数フィールド非露光期間ＮＸＯにフォトダイオードＰＤに蓄積されていた電荷が電源電位ＶＤＤに排出された後、読み出し信号ＲＥＡＤがロウレベルになると、フォトダイオードＰＤでは、奇数フィールド非露光期間ＮＸＯにおける電荷の蓄積が開始される。
【００２１】
その後、読み出し信号ＲＥＡＤとリセット信号ＲＥＳＥＴが再びハイレベルになると（ｔａ２）、読み出しトランジスタＴｄがオンし、奇数フィールド非露光期間ＮＸＯにフォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに再度排出される。そして、リセットトランジスタＴｃを介して電源電位ＶＤＤに排出される。
【００２２】
奇数フィールド非露光期間ＮＸＯにフォトダイオードＰＤに蓄積されていた電荷が電源電位ＶＤＤに再度排出された後、読み出し信号ＲＥＡＤがロウレベルになると、フォトダイオードＰＤでは、有効な信号電荷の蓄積が開始され、奇数フィールド非露光期間ＮＸＯから奇数フィールド露光期間ＥＸＯに移行する。
【００２３】
次に、行選択信号ＡＤＲＥＳがハイレベルになると（ｔａ３）、画素ＰＣの行選択トランジスタＴａがオンし、増幅トランジスタＴｂのドレインに電源電位ＶＤＤが印加される。
【００２４】
そして、行選択トランジスタＴａがオンの状態でリセット信号ＲＥＳＥＴがハイレベルになると（ｔａ４）、リセットトランジスタＴｃがオンし、フローティングディフュージョンＦＤにリーク電流などで発生した余分な電荷がリセットされる。そして、フローティングディフュージョンＦＤのリセットレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従することで、リセットレベルの画素信号ＶＳＩＧが垂直信号線Ｖｌｉｎに出力される。
【００２５】
そして、リセットレベルの画素信号ＶＳＩＧはカラムＡＤＣ回路４に入力され、基準電圧ＶＲＥＦと比較される。そして、その比較結果に基づいてリセットレベルの画素信号ＶＳＩＧがデジタル値に変換され保持される。
【００２６】
次に、画素ＰＣの行選択トランジスタＴａがオンの状態で読み出し信号ＲＥＡＤがハイレベルになると（ｔａ５）、読み出しトランジスタＴｄがオンし、奇数フィールド露光期間ＥＸＯにフォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送される。そして、フローティングディフュージョンＦＤの信号読み出しレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従することで、信号読み出しレベルの画素信号ＶＳＩＧが垂直信号線Ｖｌｉｎに出力される。
【００２７】
そして、信号読み出しレベルの画素信号ＶＳＩＧはカラムＡＤＣ回路４に入力され、基準電圧ＶＲＥＦと比較される。そして、その比較結果に基づいてリセットレベルの画素信号ＶＳＩＧと信号読み出しレベルの画素信号ＶＳＩＧとの差分がデジタル値に変換され、奇数フィールド露光期間ＥＸＯに応じた出力信号Ｓ１として出力される。
【００２８】
一方、図３（ｂ）に示すように、偶数フィールドの画素ＰＣでは、行選択信号ＡＤＲＥＳがロウレベルの場合、行選択トランジスタＴａがオフ状態となり、垂直信号線Ｖｌｉｎに画素信号ＶＳＩＧは出力されない。この時、読み出し信号ＲＥＡＤとリセット信号ＲＥＳＥＴがハイレベルになると（ｔｂ１）、読み出しトランジスタＴｄがオンし、偶数フィールド非露光期間ＮＸＥにフォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに排出される。そして、リセットトランジスタＴｃを介して電源電位ＶＤＤに排出される。
【００２９】
偶数フィールド非露光期間ＮＸＥにフォトダイオードＰＤに蓄積されていた電荷が電源電位ＶＤＤに排出された後、読み出し信号ＲＥＡＤがロウレベルになると、フォトダイオードＰＤでは、偶数フィールド非露光期間ＮＸＥにおける電荷の蓄積が開始される。
【００３０】
その後、読み出し信号ＲＥＡＤとリセット信号ＲＥＳＥＴが再びハイレベルになると（ｔｂ２）、読み出しトランジスタＴｄがオンし、偶数フィールド非露光期間ＮＸＥにフォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに再度排出される。そして、リセットトランジスタＴｃを介して電源電位ＶＤＤに排出される。
【００３１】
偶数フィールド非露光期間ＮＸＥにフォトダイオードＰＤに蓄積されていた電荷が電源電位ＶＤＤに再度排出された後、読み出し信号ＲＥＡＤがロウレベルになると、フォトダイオードＰＤでは、有効な信号電荷の蓄積が開始され、偶数フィールド非露光期間ＮＸＥから偶数フィールド露光期間ＥＸＥに移行する。
【００３２】
次に、行選択信号ＡＤＲＥＳがハイレベルになると（ｔｂ３）、画素ＰＣの行選択トランジスタＴａがオンし、増幅トランジスタＴｂのドレインに電源電位ＶＤＤが印加される。
【００３３】
そして、行選択トランジスタＴａがオンの状態でリセット信号ＲＥＳＥＴがハイレベルになると（ｔｂ４）、リセットトランジスタＴｃがオンし、フローティングディフュージョンＦＤにリーク電流などで発生した余分な電荷がリセットされる。そして、フローティングディフュージョンＦＤのリセットレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従することで、リセットレベルの画素信号ＶＳＩＧが垂直信号線Ｖｌｉｎに出力される。
【００３４】
そして、リセットレベルの画素信号ＶＳＩＧはカラムＡＤＣ回路４に入力され、基準電圧ＶＲＥＦと比較される。そして、その比較結果に基づいてリセットレベルの画素信号ＶＳＩＧがデジタル値に変換され保持される。
【００３５】
次に、画素ＰＣの行選択トランジスタＴａがオンの状態で読み出し信号ＲＥＡＤがハイレベルになると（ｔｂ５）、読み出しトランジスタＴｄがオンし、偶数フィールド露光期間ＥＸＥにフォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送される。そして、フローティングディフュージョンＦＤの信号読み出しレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従することで、信号読み出しレベルの画素信号ＶＳＩＧが垂直信号線Ｖｌｉｎに出力される。
【００３６】
そして、信号読み出しレベルの画素信号ＶＳＩＧはカラムＡＤＣ回路４に入力され、基準電圧ＶＲＥＦと比較される。そして、その比較結果に基づいてリセットレベルの画素信号ＶＳＩＧと信号読み出しレベルの画素信号ＶＳＩＧとの差分がデジタル値に変換され、偶数フィールド露光期間ＥＸＥに応じた出力信号Ｓ１として出力される。
【００３７】
図４（ａ）は、第１条件における奇数フィールドおよび偶数フィールドのリセットタイミングと読み出しタイミングをラインごとに示すタイミングチャート、図４（ｂ）は、奇数フィールド露光期間におけるＰＤ電荷量を示すタイミングチャート、図４（ｃ）は、偶数フィールド露光期間におけるＰＤ電荷量を示すタイミングチャートである。なお、図４（ａ）〜図４（ｃ）の例では、画素ＰＣがベイヤ配列ＨＰをなし、奇数フィールド（ラインＬ１、Ｌ２、Ｌ５、Ｌ６、Ｌ９、Ｌ１０）と偶数フィールド（ラインＬ３、Ｌ４、Ｌ７、Ｌ８、Ｌ１１、Ｌ１２）が２ラインづつ交互に設定される場合を示した。また、第１条件は、奇数フィールド露光時間ＥＨＯおよび偶数フィールド露光時間ＥＨＥが１フレーム時間ＦＨより短い場合である。この第１条件では、奇数フィールド非露光期間ＮＸＯおよび偶数フィールド非露光期間ＥＸＥにおいてプレリセットを行う。
【００３８】
図４（ａ）〜図４（ｃ）において、ラインＬ１、Ｌ２、Ｌ５、Ｌ６、Ｌ９、Ｌ１０では、奇数フィールド露光期間ＥＸＯおよび奇数フィールド非露光期間ＮＸＯが設定され、ラインＬ３、Ｌ４、Ｌ７、Ｌ８、Ｌ１１、Ｌ１２では、偶数フィールド露光期間ＥＸＥおよび偶数フィールド非露光期間ＮＸＥが設定される。
そして、例えば、ラインＬ２の画素ＰＣでは、奇数フィールド非露光期間ＮＸＯにフォトダイオードＰＤに蓄積された電荷が排出されることにより（ｔ１、ｔ７）、奇数フィールド非露光期間ＮＸＯから奇数フィールド露光期間ＥＸＯに移行する。次に、奇数フィールド露光期間ＥＸＯにフォトダイオードＰＤに蓄積された電荷が読み出されることにより（ｔ３、ｔ９）、奇数フィールド露光期間ＥＸＯから奇数フィールド非露光期間ＮＸＯに移行する。そして、奇数フィールド非露光期間ＮＸＯにフォトダイオードＰＤに蓄積された電荷が排出され（ｔ５、ｔ１１）、奇数フィールド非露光期間ＮＸＯが維持される。
【００３９】
一方、例えば、ラインＬ３の画素ＰＣでは、偶数フィールド非露光期間ＮＸＥにフォトダイオードＰＤに蓄積された電荷が排出されることにより（ｔ４、ｔ１０）、偶数フィールド非露光期間ＮＸＥから偶数フィールド露光期間ＥＸＥに移行する。次に、偶数フィールド露光期間ＥＸＥにフォトダイオードＰＤに蓄積された電荷が読み出されることにより（ｔ６、ｔ１２）、偶数フィールド露光期間ＥＸＥから偶数フィールド非露光期間ＮＸＥに移行する。そして、偶数フィールド非露光期間ＮＸＥにフォトダイオードＰＤに蓄積された電荷が排出され（ｔ２、ｔ８）、偶数フィールド非露光期間ＮＸＥが維持される。
【００４０】
なお、奇数フィールドのリセットは奇数フィールドリセット同期信号ＳＴＯに従って行われる。奇数フィールドの読出しは奇数フィールド読出し同期信号ＳＲＯに従って行われる。偶数フィールドのリセットは偶数フィールドリセット同期信号ＳＴＥに従って行われる。偶数フィールドの読出しは偶数フィールド読出し同期信号ＳＲＥに従って行われる。図４（ａ）では、奇数フィールドリセット同期信号ＳＴＯおよび奇数フィールド読出し同期信号ＳＲＯをラインＬ１に対して示し、偶数フィールドリセット同期信号ＳＴＥおよび偶数フィールド読出し同期信号ＳＲＥをラインＬ３に対して示した。
【００４１】
ここで、奇数フィールド露光時間ＥＨＯおよび偶数フィールド露光時間ＥＨＥが１フレーム時間ＦＨより短いと、偶数フィールド非露光期間ＮＸＥおよび奇数フィールド非露光期間ＮＸＯが１フレーム時間ＦＨより長くなる。この結果、フォトダイオードＰＤの入射光量が大きいと、偶数フィールド非露光期間ＮＸＥおよび奇数フィールド非露光期間ＮＸＯにフォトダイオードＰＤに蓄積された電荷が溢れ、ラインＬ３上の画素ＰＣからラインＬ２上の画素ＰＣに電荷が流れ込んだり、ラインＬ２上の画素ＰＣからラインＬ３上の画素ＰＣに電荷が流れ込んだりする。ラインＬ３上の画素ＰＣからラインＬ２上の画素ＰＣに電荷が流れ込むと、ラインＬ２上の画素ＰＣの電荷量は点線で示すように増大し、ブルーミングが発生する。ラインＬ２上の画素ＰＣからラインＬ３上の画素ＰＣに電荷が流れ込むと、ラインＬ３上の画素ＰＣの電荷量は点線で示すように増大し、ブルーミングが発生する。このため、偶数フィールド非露光期間ＮＸＥおよび奇数フィールド非露光期間ＮＸＯにフォトダイオードＰＤに蓄積された電荷を偶数フィールド非露光期間ＮＸＥおよび奇数フィールド非露光期間ＮＸＯに複数回繰り返してフォトダイオードＰＤから排出させることにより、偶数フィールド非露光期間ＮＸＥおよび奇数フィールド非露光期間ＮＸＯにフォトダイオードＰＤに蓄積される電荷量を減少させることができ、偶数フィールド非露光期間ＮＸＥおよび奇数フィールド非露光期間ＮＸＯにフォトダイオードＰＤに蓄積された電荷が溢れるのを抑制することができる。
【００４２】
また、偶数フィールド非露光期間ＮＸＥおよび奇数フィールド非露光期間ＮＸＯのプレリセットタイミングのライン間の時間間隔は、奇数フィールド露光期間ＥＸＯおよび偶数フィールド露光期間ＥＸＥを開始させるリセットタイミングのライン間の時間間隔と等しくすることができる。この時、例えば、ラインＬ２のプレリセットタイミングはラインＬ４のリセットタイミングと等しくすることができ、ラインＬ３のプレリセットタイミングはラインＬ５のリセットタイミングと等しくすることができる。これにより、奇数フィールドおよび偶数フィールドのプレリセットタイミングを、奇数フィールドおよび偶数フィールドのリセットタイミングと整合させることができ、これらのタイミング制御を容易化することが可能となることから、回路構成の煩雑化を防止することができる。
【００４３】
図５は、第２条件における奇数フィールドおよび偶数フィールドのリセットタイミングと読み出しタイミングをラインごとに示すタイミングチャートである。また、第２条件は、奇数フィールド露光時間ＥＨＯおよび偶数フィールド露光時間ＥＨＥが１フレーム時間ＦＨ以上の場合である。この第２条件では、奇数フィールド非露光期間ＮＸＯおよび偶数フィールド非露光期間ＮＸＥにおいてプレリセットを行わない。
図５において、奇数フィールド露光時間ＥＨＯおよび偶数フィールド露光時間ＥＨＥが１フレーム時間ＦＨ以上であると、偶数フィールド非露光期間ＮＸＥおよび奇数フィールド非露光期間ＮＸＯが１フレーム時間ＦＨより短くなる。露光時間を長くするケースではフォトダイオードPDの入射光量は小さいため、非露光期間に蓄積する電荷も小さいと考えられる。その結果、プレリセットを入れなくてもブルーミングの発生を抑制することができる。
また、奇数フィールド非露光期間ＮＸＯおよび偶数フィールド非露光期間ＮＸＥにおいてプレリセットを行わないようにすることにより、奇数フィールドおよび偶数フィールドのリセットタイミングと整合がとれない位置にプレリセットが挿入されるのを防止することができ、回路構成の煩雑化を防止することができる。
【００４４】
図６は、第３条件における奇数フィールドおよび偶数フィールドのリセットタイミングと読み出しタイミングをラインごとに示すタイミングチャートである。また、第３条件は、奇数フィールド露光時間ＥＨＯおよび偶数フィールド露光時間ＥＨＥのうちのどちらか一方が１フレーム時間ＦＨ以上、かつ他方が１フレーム時間ＦＨより短く、かつ短い方の露光時間と１フレーム時間ＦＨとの和が長い方の露光時間以下の場合である。この第３条件では、非露光期間が長い方のフィールドのみの非露光期間のプレリセットを行う。なお、図６の例では、奇数フィールド露光時間ＥＨＯの方が偶数フィールド露光時間ＥＨＥよりも長い場合を示した。
図６において、奇数フィールド露光時間ＥＨＯが１フレーム時間ＦＨ以上、かつ偶数フィールド露光時間ＥＨＥが１フレーム時間ＦＨより短く、かつ偶数フィールド露光時間ＥＨＥと１フレーム時間ＦＨとの和が奇数フィールド露光時間ＥＨＯ以下であると、奇数フィールド非露光期間ＮＸＯが１フレーム時間ＦＨより短くなり、偶数フィールド非露光期間ＮＸＥが１フレーム時間ＦＨより長くなる。この場合、奇数フィールド非露光期間NXOが短い為、フォトダイオードPDに蓄積される電荷量は少ない。また、偶数フィールド非露光期間NXE期間中にプレリセットをかけることで、偶数フィールド非露光期間ＮＸＥにフォトダイオードＰＤに蓄積された電荷を排出させることができ、ブルーミングの発生を抑制することができる。
また、奇数フィールド非露光期間ＮＸＯにプレリセットを行わないようにすることにより、奇数フィールドおよび偶数フィールドのリセットタイミングと整合がとれない位置にプレリセットが挿入されるのを防止することができ、回路構成の煩雑化を防止することができる。
【００４５】
図７は、第４条件における奇数フィールドおよび偶数フィールドのリセットタイミングと読み出しタイミングをラインごとに示すタイミングチャートである。また、第４条件は、奇数フィールド露光時間ＥＨＯおよび偶数フィールド露光時間ＥＨＥのうちのどちらか一方が１フレーム時間ＦＨ以上、かつ他方が１フレーム時間ＦＨより短く、かつ短い方の露光時間と１フレーム時間ＦＨとの和が長い方の露光時間より長い場合である。この第４条件では、非露光期間が短い方のフィールドのみの非露光期間のプレリセットを行う。なお、図６の例では、奇数フィールド露光時間ＥＨＯの方が偶数フィールド露光時間ＥＨＥよりも長い場合を示した。また、この第４条件では、奇数フィールド非露光期間ＮＸＯおよび偶数フィールド非露光期間ＮＸＥにおいてプレリセットを行わないようにしてもよい。
図７において、奇数フィールド露光時間ＥＨＯが１フレーム時間ＦＨ以上、かつ偶数フィールド露光時間ＥＨＥが１フレーム時間ＦＨより短く、かつ偶数フィールド露光時間ＥＨＥと１フレーム時間ＦＨとの和が奇数フィールド露光時間ＥＨＯ以下であると、奇数フィールド非露光期間ＮＸＯが１フレーム時間ＦＨより短くなり、偶数フィールド非露光期間ＮＸＥが１フレーム時間ＦＨより長くなる。この時、偶数フィールド非露光期間ＮＸＥにプレリセットを行わないようにすることにより、奇数フィールドおよび偶数フィールドのリセットタイミングと整合がとれない位置にプレリセットが挿入されるのを防止することができ、回路構成の煩雑化を防止することができる。
【００４６】
図８は、図４から図７の第１条件から第４条件におけるプレリセット動作を示すフローチャートである。
図８において、奇数フィールド露光時間ＥＨＯおよび偶数フィールド露光時間ＥＨＥが１フレーム時間ＦＨより短いかどうか（第１条件）を判断する（Ｓ１）。そして、奇数フィールド露光時間ＥＨＯおよび偶数フィールド露光時間ＥＨＥが１フレーム時間ＦＨより短い場合、奇数フィールド非露光期間ＮＸＯおよび偶数フィールド非露光期間ＮＸＥにおいてプレリセット動作を挿入する（Ｓ５）。
【００４７】
一方、第１条件を満たさない場合、奇数フィールド露光時間ＥＨＯおよび偶数フィールド露光時間ＥＨＥが１フレーム時間ＦＨ以上かどうか（第２条件）を判断する（Ｓ２）。そして、奇数フィールド露光時間ＥＨＯおよび偶数フィールド露光時間ＥＨＥが１フレーム時間ＦＨ以上の場合、奇数フィールド非露光期間ＮＸＯおよび偶数フィールド非露光期間ＮＸＥにおいてプレリセット動作を挿入しない（Ｓ６）。
【００４８】
一方、第２条件を満たさない場合、奇数フィールド露光時間ＥＨＯおよび偶数フィールド露光時間ＥＨＥのうちのどちらか一方が１フレーム時間ＦＨ以上、かつ他方が１フレーム時間ＦＨより短く、かつ短い方の露光時間と１フレーム時間ＦＨとの和が長い方の露光時間以下かどうか（第３条件）を判断する（Ｓ３）。そして、奇数フィールド露光時間ＥＨＯおよび偶数フィールド露光時間ＥＨＥのうちのどちらか一方が１フレーム時間ＦＨ以上、かつ他方が１フレーム時間ＦＨより短く、かつ短い方の露光時間と１フレーム時間ＦＨとの和が長い方の露光時間以下の場合、長い方の露光時間を基準に短時間露光フィールドにプレリセット動作を挿入する（Ｓ７）。
【００４９】
一方、第３条件を満たさない場合（第４条件）、短い方の露光時間を基準に長時間露光フィールドにプレリセット動作を挿入する（Ｓ４）。
【００５０】
図９は、奇数フィールド露光期間および偶数フィールド露光期間に読み出された信号を合成する画像処理装置の概略構成を示すブロック図である。
図９において、画像処理装置１２には、センサ制御部１３、ラインメモリ１４、合成処理部１５およびセンサ信号処理部１６が設けられている。そして、画像処理装置１２は、イメージセンサ１１に接続されている。なお、イメージセンサ１１は、図１の構成を用いることができる。
【００５１】
ここで、センサ制御部１３は、ユーザ操作等に応じて制御信号を生成し、イメージセンサ１１の各部に制御信号を供給することで、イメージセンサ１１がユーザ操作に応じた動作となるように制御する。また、センサ制御部１３は、イメージセンサ１１を制御し、例えば、奇数フィールドと偶数フィールドとで露光時間が別個に設定された出力信号Ｓ１を生成させることができる。
【００５２】
ラインメモリ１４は、イメージセンサ１１から出力された出力信号Ｓ１を露光期間ごとに分離して、露光期間ごとの出力信号Ｓ１のタイミングを一致させて出力することができる。合成処理部１５は、奇数フィールドと偶数フィールドの出力信号Ｓ１を合成することで、ダイナミックレンジの拡張された画像信号を生成することができる。センサ信号処理部１６は、ホワイトバランス調整やデモザイク処理、画質調整などの信号処理を行うことができる。
【００５３】
そして、ラインメモリ１４には、奇数フィールドと偶数フィールドの出力信号Ｓ１のうち、例えば、奇数フィールドの出力信号Ｓ２が保存される。そして、次のライン読み出しのタイミングにおいて、イメージセンサ１１から偶数フィールドの出力信号Ｓ３が出力されると、それと同時にラインメモリ１４から奇数フィールドの出力信号Ｓ２が読み出され、合成処理部１５に送られる。そして、合成処理部１５において出力信号Ｓ２、Ｓ３が合成された後、センサ信号処理部１６にて信号処理が行われることで、ダイナミックレンジの拡大された画像信号Ｓ４が出力される。
【００５４】
なお、上述した実施形態において、第１ライン上の画素ＰＣではフォトダイオードＰＤに蓄積された電荷の排出を奇数フィールド非露光期間ＮＸＯに１回だけ行い、第２ライン上の画素ＰＣではフォトダイオードＰＤに蓄積された電荷の排出を偶数フィールド非露光期間ＮＸＥに２回だけ行う方法について説明したが、第２ライン上の画素ＰＣにおいてフォトダイオードＰＤに蓄積された電荷の排出を偶数フィールド非露光期間ＮＸＥに３回以上行ってもよいし、第１ライン上の画素ＰＣにおいてフォトダイオードＰＤに蓄積された電荷の排出を奇数フィールド非露光期間ＮＸＯに複数回行ってもよい。
【００５５】
また、上述した実施形態では、ダイナミックレンジを拡大するために、長時間露光と短時間露光の２つの異なる露光時間をラインごとに設定する方法について説明したが、長時間露光と中時間露光と短時間露光の３つの異なる露光時間をラインごとに設定するようにしてもよいし、４以上の異なる露光時間をラインごとに設定するようにしてもよい。
【００５６】
（第２実施形態）
図１０は、第２実施形態に係る固体撮像装置が適用されたデジタルカメラの概略構成を示すブロック図である。
図１０において、デジタルカメラ２１は、カメラモジュール２２および後段処理部２３を有する。カメラモジュール２２は、撮像光学系２４および固体撮像装置２５を有する。後段処理部２３は、イメージシグナルプロセッサ（ＩＳＰ）２６、記憶部２７及び表示部２８を有する。なお、固体撮像装置２５は、図１の構成を用いることができる。また、ＩＳＰ２６の少なくとも一部の構成は固体撮像装置２５とともに１チップ化するようにしてもよい。
【００５７】
撮像光学系２４は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置２５は、被写体像を撮像する。ＩＳＰ２６は、固体撮像装置２５での撮像により得られた画像信号を信号処理する。記憶部２７は、ＩＳＰ２６での信号処理を経た画像を格納する。記憶部２７は、ユーザの操作等に応じて、表示部２８へ画像信号を出力する。表示部２８は、ＩＳＰ２６あるいは記憶部２７から入力される画像信号に応じて、画像を表示する。表示部２８は、例えば、液晶ディスプレイである。なお、カメラモジュール２２は、デジタルカメラ２１以外にも、例えばカメラ付き携帯端末等の電子機器に適用するようにしてもよい。
【００５８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５９】
１  画素アレイ部、２  垂直走査回路、３  負荷回路、４  カラムＡＤＣ回路、５  水平走査回路、６  基準電圧発生回路、７  タイミング制御回路、７Ａ  露光期間制御部、７Ｂ  電荷排出制御部、７Ｃ  奇数フィールドリセットタイミング制御部、７Ｄ  偶数フィールドリセットタイミング制御部、７Ｅ  読み出しタイミング制御部、７Ｆ  プレリセットタイミング制御部、ＰＣ  画素、ＨＰ  ベイヤ配列、Ｔａ  行選択トランジスタ、Ｔｂ  増幅トランジスタ、Ｔｃ  リセットトランジスタ、Ｔｄ  読み出しトランジスタ、ＰＤ  フォトダイオード、ＦＤ  フローティングディフュージョン、Ｖｌｉｎ  垂直信号線、Ｈｌｉｎ  水平制御線
【図１】
2015026977.tif 000003
【図２】
2015026977.tif 000004
【図３】
2015026977.tif 000005
【図４】
2015026977.tif 000006
【図５】
2015026977.tif 000007
【図６】
2015026977.tif 000008
【図７】
2015026977.tif 000009
【図８】
2015026977.tif 000010
【図９】
2015026977.tif 000011
【図１０】
2015026977.tif 000012