(57)【要約】【課題】  応答速度及び透過率を向上させる。【解決手段】  液晶表示装置１０は、対向配置された基板２１、２２と、基板２１、２２間に挟持され、ｐ型の液晶材料からなり、電界を印加しない状態で垂直配向をとる液晶層２３と、基板２１に設けられ、１つ又は複数の直線状の画素電極２４と、基板２１に設けられ、所定の間隔を空けて各画素電極２４を囲む又は挟むように形成された共通電極２５と、基板２２に設けられ、共通電極２５とほぼ同じ平面形状を有し、平面投影において共通電極２５と少なくとも一部が重なるように形成された共通電極２８とを含む。【選択図】  図３
2015148790.tif 000002
【特許請求の範囲】
【請求項１】
対向配置された第１及び第２基板と、
前記第１及び第２基板間に挟持され、ｐ型の液晶材料からなり、電界を印加しない状態で垂直配向をとる液晶層と、
前記第１基板に設けられ、１つ又は複数の直線状の画素電極と、
前記第１基板に設けられ、所定の間隔を空けて各画素電極を囲む又は挟むように形成された第１共通電極と、
前記第２基板に設けられ、前記第１共通電極とほぼ同じ平面形状を有し、平面投影において前記第１共通電極と少なくとも一部が重なるように形成された第２共通電極と、
を具備することを特徴とする液晶表示装置。
【請求項２】
前記第１共通電極と前記第２共通電極とに同じ電圧を印加する駆動回路をさらに具備することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第２共通電極は、平面投影において前記画素電極と少なくとも一部が重なるように形成された電極部分をさらに備えることを特徴とする請求項１又は２に記載の液晶表示装置。
【請求項４】
前記第２共通電極と前記画素電極との距離は、前記第１共通電極と前記画素電極との距離より小さいことを特徴とする請求項１乃至３のいずれかに記載の液晶表示装置。
【請求項５】
前記第２共通電極の幅は、前記第１共通電極の幅より大きいことを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記第２共通電極の端は、平面投影において、前記第１共通電極の端より前記画素電極側に配置されることを特徴とする請求項４又は５に記載の液晶表示装置。
【請求項７】
前記第１共通電極は、前記画素電極より下のレベル層に配置されることを特徴とする請求項４乃至６のいずれかに記載の液晶表示装置。
【請求項８】
前記画素電極に駆動電圧を供給する信号線をさらに具備し、
前記第１共通電極は、前記信号線を覆うように配置されることを特徴とする請求項１乃至７のいずれかに記載の液晶表示装置。
【請求項９】
前記第１及び第２基板を挟むように配置された第１及び第２円偏光板をさらに具備することを特徴とする請求項１乃至８のいずれかに記載の液晶表示装置。
【請求項１０】
前記第１基板に設けられ、入射光を反射する反射膜をさらに具備することを特徴とする請求項１乃至９のいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示パネルにおいては、ＴＮ（Twisted Nematic）モード、ＶＡ（Vertical Alignment）モード、及びＩＰＳ（In-Plane Switching）／ＦＦＳ（Fringe Field Switching）モードなどが用いられているが、広視野角、高コントラストの要求から、ＶＡモード、及びＩＰＳ／ＦＦＳモードが主流となっている。しかし、ＶＡモード、及びＩＰＳ／ＦＦＳモードは応答性が十分でなく、動画表示には問題がある。また、応答性を改善して動画表示に対応できるＯＣＢ（Optically Compensated Bend）モード、及びＴＢＡ（Transverse Bend Alignment）モードも提案されている。
【０００３】
ＯＣＢモードは、高速な応答性を示す一方で、電源投入時に、初期配向であるスプレイ配向から駆動（例えば電圧１０Ｖ以上を印加）時のベンド配向への転移操作が必要となり、通常の駆動回路の他に初期転移用駆動回路が必要になる。このため、ＯＣＢモードは、コストアップにつながるとともに、電源に制約があるモバイル機器には適さないという問題がある。
【０００４】
また、ＴＢＡモードは、カラーフィルター基板側の共通電極上に誘電体膜が設けられるため、この誘電体膜に起因したＤＣアンバランスにより焼き付きが発生しやすいという問題がある。また、通常の駆動電圧（例えば５Ｖ程度）では斜め電界が弱いため、透過率が低くなるという問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２１７８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、応答速度、及び透過率を向上させることが可能な液晶表示装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る液晶表示装置は、対向配置された第１及び第２基板と、前記第１及び第２基板間に挟持され、ｐ型の液晶材料からなり、電界を印加しない状態で垂直配向をとる液晶層と、前記第１基板に設けられ、１つ又は複数の直線状の画素電極と、前記第１基板に設けられ、所定の間隔を空けて各画素電極を囲む又は挟むように形成された第１共通電極と、前記第２基板に設けられ、前記第１共通電極とほぼ同じ平面形状を有し、平面投影において前記第１共通電極と少なくとも一部が重なるように形成された第２共通電極とを具備することを特徴とする。
【０００８】
また、本発明の一態様に係る液晶表示装置において、前記第２共通電極と前記画素電極との距離は、前記第１共通電極と前記画素電極との距離より小さいことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、応答速度及び透過率を向上させることが可能な液晶表示装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態に係る液晶表示装置のブロック図。
【図２】図１に示した液晶表示パネルに含まれる画素アレイの回路図。
【図３】第１実施形態に係る液晶表示パネルの模式的な断面図。
【図４】液晶表示パネルのレイアウト図。
【図５】反射膜を除いた液晶表示パネルのレイアウト図。
【図６】図４に示したＡ−Ａ´線に沿った液晶表示パネルの断面図。
【図７】図４に示したＢ−Ｂ´線に沿った液晶表示パネルの断面図。
【図８】液晶層側から見たＣＦ基板のレイアウト図及び断面図。
【図９】液晶層の配向状態を説明する図。
【図１０】実施例に係る液晶表示パネルの応答速度を説明するグラフ。
【図１１】第１比較例における応答速度を説明するグラフ。
【図１２】第２比較例における応答速度を説明するグラフ。
【図１３】本発明の第２実施形態に係るＣＦ基板のレイアウト図及び断面図。
【図１４】液晶層の配向状態を説明する図。
【図１５】本発明の第３実施形態に係るＴＦＴ基板のレイアウト図。
【図１６】液晶層側から見たＣＦ基板のレイアウト図。
【図１７】図１５及び図１６に示したＣ−Ｃ´線に沿った液晶表示パネルの断面図。
【図１８】本発明の第４実施形態に係る液晶表示パネルの模式的な断面図。
【図１９】第４実施形態に係るＡ−Ａ´線に沿った液晶表示パネルの断面図。
【図２０】第４実施形態に係るＢ−Ｂ´線に沿った液晶表示パネルの断面図。
【図２１】共通電極及び画素電極の距離に関するパラメータを説明する図。
【図２２】比較例に係る液晶分子の配向状態を説明する図。
【図２３】第４実施形態に係る液晶分子の配向状態を説明する図。
【図２４】第５実施形態に係るＡ−Ａ´線に沿った液晶表示パネルの断面図。
【図２５】第５実施形態に係るＢ−Ｂ´線に沿った液晶表示パネルの断面図。
【発明を実施するための形態】
【００１１】
以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率等は必ずしも現実のものと同一とは限らないことに留意すべきである。また、図面の相互間で同じ部分を表す場合においても、互いの寸法の関係や比率が異なって表される場合もある。特に、以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複説明は必要な場合にのみ行う。
【００１２】
［第１実施形態］
［１．液晶表示装置の回路構成］
まず、液晶表示装置１０の回路構成の一例について説明する。図１は、本発明の第１実施形態に係る液晶表示装置１０のブロック図である。本実施形態では、アクティブマトリクス型の液晶表示装置１０を例に挙げて説明する。
【００１３】
液晶表示装置１０は、液晶表示パネル１１、走査ドライバ（走査線駆動回路）１２、信号ドライバ（信号線駆動回路）１３、共通電圧供給回路１４、電圧発生回路１５、及び制御回路１６を備える。
【００１４】
液晶表示パネル１１には、それぞれがロウ方向（Ｘ方向）に延びる複数の走査線ＧＬと、それぞれがカラム方向（Ｙ方向）に延びる複数の信号線ＳＬとが配設される。複数の走査線ＧＬと複数の信号線ＳＬとの交差領域の各々には、画素１７が配置される。複数の画素１７は、マトリクス状に配置される。
【００１５】
図２は、図１に示した液晶表示パネル１１に含まれる画素アレイの回路図である。図２では、４つの画素を抽出して示している。画素１７は、スイッチング素子１８、液晶容量Ｃｌｃ、及び蓄積容量Ｃｓを備える。スイッチング素子１８としては、例えばＴＦＴ（Thin Film Transistor）が用いられる。
【００１６】
ＴＦＴ１８のソースは、信号線ＳＬに電気的に接続される。ＴＦＴ１８のゲートは、走査線ＧＬに電気的に接続される。ＴＦＴ１８のドレインは、液晶容量Ｃｌｃに電気的に接続される。液晶容量Ｃｌｃは、画素電極と、共通電極と、これらに挟まれた液晶層とにより構成される。
【００１７】
蓄積容量Ｃｓは、液晶容量Ｃｌｃに並列接続される。蓄積容量Ｃｓは、画素電極に生じる電位変動を抑制するとともに、画素電極に印加された駆動電圧を次の信号に対応する駆動電圧が印加されるまでの間保持する機能を有する。蓄積容量Ｃｓは、画素電極と、蓄積電極（蓄積容量線）と、これらに挟まれた絶縁膜とにより構成される。共通電極及び蓄積電極には、共通電圧供給回路１４により共通電圧Ｖｃｏｍが印加される。
【００１８】
図１において、走査ドライバ１２は、複数の走査線ＧＬに接続され、制御回路１６から垂直制御信号Ｖｓを受ける。走査ドライバ１２は、垂直制御信号Ｖｓに基づいて、ＴＦＴ１８のオン及びオフを制御するための走査信号を走査線ＧＬに印加する。
【００１９】
信号ドライバ１３は、複数の信号線ＳＬに接続され、制御回路１６から水平制御信号Ｈｓ、及び表示データＤ２を受ける。信号ドライバ１３は、水平制御信号Ｈｓに基づいて、表示データＤ２に対応する階調信号（駆動電圧）を信号線ＳＬに印加する。共通電圧供給回路１４は、共通電圧Ｖｃｏｍを生成してこれを液晶表示パネル１１に供給する。
【００２０】
制御回路１６は、外部から画像データＤ１を受ける。制御回路１６は、画像データＤ１から表示データＤ２を生成する。また、制御回路１６は、交流駆動（反転駆動）を行うために、所定期間（例えば、１フレーム、１フィールド、又は１ライン）毎に反転信号Ｐｏｌを生成する。そして、制御回路１６は、垂直制御信号Ｖｓを走査ドライバ１２に送り、水平制御信号Ｈｓ、表示データＤ２、及び反転信号Ｐｏｌを信号ドライバ１３に送り、反転信号Ｐｏｌを共通電圧供給回路１４に送る。これに対応して、信号ドライバ１３は、反転信号Ｐｏｌが入力される毎に、駆動電圧の極性を反転させる。同様に、共通電圧供給回路１４は、反転信号Ｐｏｌが入力される毎に、共通電圧Ｖｃｏｍの極性を反転させる。これにより、液晶表示パネル１１の交流駆動を実現することができる。
【００２１】
電圧発生回路１５は、走査信号を生成するために必要なゲート電圧を生成してこれを走査ドライバ１２に供給する。また、電圧発生回路１５は、画素を駆動するために必要な駆動電圧を生成してこれを信号ドライバ１３に供給する。この他にも必要に応じて、電圧発生回路１５は、液晶表示装置１０の動作に必要な各種電圧を生成して各回路部に供給する。
【００２２】
このように構成された液晶表示装置１０において、任意の画素１７に含まれるＴＦＴ１８がオン状態となると、駆動電圧が信号線ＳＬを介して画素電極に印加され、駆動電圧と共通電圧Ｖｃｏｍとの電圧差に応じて液晶の配向状態が変化する。これにより、光源から液晶表示パネル１１に入射する光の透過状態が変化して画像表示が行われる。
【００２３】
［２．液晶表示パネルの構成］
図３は、本発明の第１実施形態に係る液晶表示パネル１１の模式的な断面図である。  
液晶表示パネル１１の表示面と反対面には、面光源（バックライト）２０が対向配置される。このバックライト２０は、例えば、サイドライト型（エッジライト型）のバックライト装置が用いられる。すなわち、バックライト２０は、ＬＥＤ（発光ダイオード）等からなる複数の発光素子が導光板の端面から入射するように構成され、導光板の一方の板面から画素アレイへ向けて光が出射される。例えば、バックライト２０は、反射シート、導光板、拡散シート、及びプリズムシートが積層されて構成される。
【００２４】
液晶表示パネル１１は、スイッチング素子としてのＴＦＴ、及び画素電極などが形成されるＴＦＴ基板２１と、カラーフィルター及び共通電極などが形成されかつＴＦＴ基板２１に対向配置されたカラーフィルター基板（ＣＦ基板）２２と、ＴＦＴ基板２１及びＣＦ基板２２間に挟持された液晶層２３とを備える。ＴＦＴ基板２１及びＣＦ基板２２の各々は、透明基板（例えば、ガラス基板）から構成される。
【００２５】
液晶層２３は、ＴＦＴ基板２１及びＣＦ基板２２間を貼り合わせるシール材（図示せず）によって封入された液晶材料により構成される。また、液晶層２３のセルギャップは、液晶層２３内に設けられたスペーサー（図示せず）によって制御される。液晶材料は、電界に応じて液晶分子の配向が制御されて光学特性が変化する。本実施形態では、液晶層２３は、ポジ型（ｐ型）液晶材料からなり、電圧（電界）を印加していない状態（初期配向状態）で基板面に対してほぼ垂直に配向させる（垂直配向に設定される）。よって、本実施形態の液晶層２３では、無電圧（無電界）時には、液晶分子の長軸（ダイレクタ）が垂直に配向し、電圧印加（電界印加）時には、液晶分子のダイレクタが電界方向に向かって傾く。
【００２６】
ＴＦＴ基板２１の液晶層２３側には、画素１７ごとに、ＴＦＴ１８、及び画素電極２４が設けられる。また、ＴＦＴ基板２１には、画素電極２４を挟む又は囲むように形成された共通電極２５（共通電極２５−１、２５−２を含む）が設けられる。さらに、ＴＦＴ基板２１には、画素電極２４、及び共通電極２５−１、２５−２を覆うように配向膜２６が設けられる。
【００２７】
ＣＦ基板２２の液晶層２３側には、カラーフィルター２７が設けられる。カラーフィルター２７は、複数の着色フィルター（着色部材）を備え、具体的には、複数の赤フィルター２７−Ｒ、複数の緑フィルター２７−Ｇ、及び複数の青フィルター２７−Ｂを備える。一般的なカラーフィルターは光の三原色である赤（Ｒ）、緑（Ｇ）、青（Ｂ）で構成される。隣接したＲ、Ｇ、Ｂの三色のセットが表示の単位（ピクセル、又は画素と呼ぶ）となっており、１つの画素中のＲ、Ｇ、Ｂのいずれか単色の部分はサブピクセル（サブ画素）と呼ばれる最小駆動単位である。ＴＦＴ１８及び画素電極２４は、サブピクセルごとに設けられる。以下の説明では、画素とサブ画素との区別が特に必要な場合を除き、サブ画素を画素と呼ぶものとする。
【００２８】
画素（サブ画素）の境界部分には、遮光用のブラックマトリクス（遮光膜）ＢＭが設けられる。例えば、ブラックマトリクスＢＭは、網目状に形成される。ブラックマトリクスＢＭは、例えば、着色部材間の不要な光を遮蔽し、コントラストを向上させるために設けられる。
【００２９】
カラーフィルター２７及びブラックマトリクスＢＭ上には、平面投影（平面視）において共通電極２５−１、２５−２に重なるように形成された共通電極２８（共通電極２８−１、２８−２を含む）が設けられる。すなわち、ＣＦ基板２２側の共通電極２８は、平面状に形成されておらず、直線状、又は格子状に形成される。ＣＦ基板２２上には、共通電極２８−１、２８−２を覆うように配向膜２９が設けられる。
【００３０】
円偏光板３０、３３は、ＴＦＴ基板２１及びＣＦ基板２２を挟むように設けられる。円偏光板３０は、バックライト２０からの入射光を円偏光させる。円偏光板３３は、表示面からの入射光を円偏光させるとともに、液晶層２３を透過した透過光を直線偏光させる。円偏光板３０は、位相差板３１、及び偏光板３２から構成される。円偏光板３３は、位相差板３４、及び偏光板３５から構成される。
【００３１】
偏光板３２、３５は、光の進行方向に直交する平面内において、互いに直交する透過軸及び吸収軸を有する。偏光板３２、３５は、ランダムな方向の振動面を有する光のうち、透過軸に平行な振動面を有する直線偏光（直線偏光した光成分）を透過し、吸収軸に平行な振動面を有する直線偏光（直線偏光した光成分）を吸収する。偏光板３２、３５は、互いの透過軸が直交するように、すなわち直交ニコル状態で配置される。
【００３２】
位相差板３１、３４は、屈折率異方性を有しており、光の進行方向に直交する平面内において、互いに直交する遅相軸及び進相軸を有する。位相差板３１、３４は、遅相軸と進相軸とをそれぞれ透過する所定波長の光の間に所定のリタデーション（λを透過する光の波長としたとき、λ／４の位相差）を与える機能を有している。すなわち、位相差板３１、３４は、λ／４板から構成される。位相差板３１の遅相軸は、偏光板３２の透過軸に対して４５°の角度をなすように設定される。位相差板３４の遅相軸は、偏光板３５の透過軸に対して４５°の角度をなすように設定される。
【００３３】
［３．液晶表示パネル１１の具体例］
次に、液晶表示パネル１１のより具体的な構成例について説明する。以下に、半透過型液晶表示パネル１１を例に挙げて説明する。半透過型液晶表示パネル１１は、外光を反射することによって画像を表示する反射領域と、バックライト光を透過することによって画像を表示する透過領域とを１画素内に有する。
【００３４】
図４は、液晶表示パネル１１のレイアウト図である。図４のレイアウト図は、ＴＦＴ基板２１の構成を主として示しており、また、１画素分のレイアウトを示している。図５は、図４から反射膜を除いた液晶表示パネル１１のレイアウト図である。図６は、図４に示したＡ−Ａ´線に沿った液晶表示パネル１１の断面図である。図７は、図４に示したＢ−Ｂ´線に沿った液晶表示パネル１１の断面図である。なお、図６及び図７の断面図では、図３に示した円偏光板３０、３３と、配向膜２６、２９との図示を省略している。
【００３５】
ＴＦＴ基板２１上には、Ｘ方向に延びる走査線（ゲート電極）ＧＬが設けられる。走査線ＧＬは、ＴＦＴ１８のゲート電極として機能する。また、ＴＦＴ基板２１上には、Ｘ方向に延びる蓄積容量線４０が設けられる。蓄積容量線４０は、画素電極２４との間で、図２に示す蓄積容量Ｃｓを構成する。ＴＦＴ基板２１上には、ゲート電極ＧＬ、及び蓄積容量線４０を覆うように絶縁膜４１が設けられる。ゲート電極ＧＬ上の絶縁膜４１は、ＴＦＴ１８のゲート絶縁膜として機能する。
【００３６】
ゲート電極ＧＬの上方かつ絶縁膜４１上には、半導体層４２が設けられる。この半導体層４２は、例えば、アモルファスシリコン、又はポリシリコンから構成される。ゲート電極ＧＬの両側かつ絶縁膜４１上には、ソース電極４３及びドレイン電極４４が設けられる。ソース電極４３及びドレイン電極４４はそれぞれ、半導体層４２に部分的に接触する。ＴＦＴ１８は、ゲート電極ＧＬ、ゲート絶縁膜４１、ソース電極４３、及びドレイン電極４４から構成される。
【００３７】
また、絶縁膜４１上には、Ｙ方向に延びる信号線ＳＬが設けられる。信号線ＳＬは、ソース電極４３に電気的に接続される。信号線ＳＬは、ブラックマトリクスＢＫの下方に配置される。
【００３８】
ＴＦＴ１８及び信号線ＳＬ上には、絶縁膜４５が設けられる。絶縁膜４５上には、ＴＦＴ１８を覆うように形成された反射膜４６が設けられる。画素１７の反射領域は、反射膜４６が形成された領域に対応する。画素１７の透過領域は、反射膜４６及び蓄積容量線４０が形成された領域以外の領域に対応する。反射膜４６上には、絶縁膜４７が設けられる。
【００３９】
絶縁膜４７上には、画素電極２４、及び共通電極２５が設けられる。画素電極２４は、画素１７の中央部をＹ方向に延びるように直線状に形成され、コンタクトプラグ４８によってドレイン電極４４に電気的に接続される。画素電極２４の幅は、より細い方が望ましいが、製造方法による制約を勘案すると、実際には、２〜３μｍ程度に設定される。なお、図４の構成例では、ドレイン電極４４は、半導体層４２に部分的に接触する第１の電極部分と、この第１の電極部分からコンタクトプラグ４８の下まで延びる第２の電極分とから構成される。
【００４０】
共通電極２５は、所定の間隔を空けて画素電極２４を挟む又は囲むように形成される。図４の構成例では、共通電極２５は、画素電極２４を囲むように形成される。具体的には、共通電極２５は、画素電極２４をＸ方向両側から所定の間隔を空けて挟むように配置されかつそれぞれがＹ方向に延びる直線状の共通電極２５−１、２５−２と、共通電極２５−１、２５−２を電気的に接続しかつそれぞれがＸ方向に延びる直線状の共通電極２５−３、２５−４とから構成される基本単位を含み、この基本単位が四方に格子状にかつ画素に対応するように配置されて構成される。画素電極２４と共通電極２５との間隔は、１５μｍ以下が望ましく、さらに３〜４μｍ程度がより望ましい。また、共通電極２５−１、２５−２は、平面投影において、信号線ＳＬを覆うように形成される。これにより、信号線ＳＬに起因する不要な電界が液晶層２３に印加されるのを防ぐことができる。
【００４１】
図８は、液晶層２３側から見たＣＦ基板２２のレイアウト図及び断面図である。図８（ａ）がＣＦ基板２２のレイアウト図、図８（ｂ）が図８（ａ）に示したＣ−Ｃ´線に沿ったＣＦ基板２２の断面図である。図８は、３画素分のレイアウトを示している。図８には、ストライプ配列のカラーフィルター２７を一例として図示している。
【００４２】
ＣＦ基板２２上には、画素の境界に配置された格子状のブラックマトリクスＢＭが設けられる。ＣＦ基板２２及びブラックマトリクスＢＭ上には、カラーフィルター２７（赤フィルター２７−Ｒ、緑フィルター２７−Ｇ、及び青フィルター２７−Ｂを含む）が設けられる。
【００４３】
カラーフィルター２７上には、画素の境界に配置された格子状の共通電極２８が設けられる。共通電極２８は、ＴＦＴ基板２１側に形成された共通電極２５とほぼ同じ平面形状を有し、また、平面投影において共通電極２５に重なるように配置される。具体的には、共通電極２８は、画素電極２４をＸ方向両側から挟みかつＹ方向に延びる直線状の共通電極２８−１、２８−２と、共通電極２８−１、２８−２を電気的に接続しかつＸ方向に延びる直線状の共通電極２８−３、２８−４とから構成される基本単位を含み、この基本単位が四方に格子状にかつ画素に対応するように配置されて構成される。
【００４４】
なお、本実施形態において、共通電極２５と共通電極２８とが重なるという表現は、平面投影において共通電極２５と共通電極２８とが完全に重なる場合と、部分的に、すなわち一部が重なる場合とを含む。共通電極２８の太さは、共通電極２５の太さと同じであってもよいし、異なっていてもよい。共通電極２５の太さと共通電極２８の太さとが異なるように液晶表示パネル１１を構成した場合、共通電極２５と共通電極２８とは、互いが対向する部分において少なくとも一部が重なるように形成される。また、共通電極２５と共通電極２８とが重なるという表現は、製造方法及び製造工程に起因する誤差や合わせずれに起因して互いがずれて形成され、互いの少なくとも一部が重なることを許容するものとする。
【００４５】
画素電極２４、コンタクトプラグ４８、及び共通電極２５、２８は、透明電極から構成され、例えばＩＴＯ（インジウム錫酸化物）が用いられる。絶縁膜４１、４５、４７は、透明な絶縁材料から構成され、例えばシリコン窒化物（ＳｉＮ）が用いられる。反射膜４６としては、例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、又はこれらのいずれかを含む合金が用いられる。ソース電極４３、ドレイン電極４４、走査線ＧＬ、信号線ＳＬ、及び蓄積容量線４０は、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）のいずれか、またはこれらの１種類以上を含む合金等が用いられる。
【００４６】
なお、上記説明では、反射領域と透過領域とを含む半透過型液晶表示パネル１１の構成例について説明している。しかし、反射領域を含まない透過型液晶表示パネル１１に本実施形態を適用することも可能である。
【００４７】
透過型液晶表示パネル１１は、半透過型液晶表示パネル１１の構成から反射膜４６を除いて構成され、すなわち、透過型液晶表示パネル１１のレイアウト図は、図５と同じである。さらに、透過型液晶表示パネル１１の断面図は、図７の反射膜４６を除いた断面図と同じである。
【００４８】
［４．動作］
次に、上記のように構成された液晶表示装置１０の動作について説明する。まず、液晶層２３に電界を印加していない状態での表示について説明する。図９（ａ）は、液晶層２３に電界を印加していない状態での液晶分子の配向状態を説明する図である。
【００４９】
共通電圧供給回路１４は、共通電極２５、２８に共通電圧Ｖｃｏｍ（例えば０Ｖ）を印加し、信号ドライバ１３は、画素電極２４に共通電圧Ｖｃｏｍを印加する。なお、半透過型液晶表示パネル１１の場合、共通電圧供給回路１４は、反射膜４６にも共通電圧Ｖｃｏｍを印加する。これにより、反射膜４６の下方の配線及び電極に起因する電界が液晶層２３に印加されるのを防ぐことができる。
【００５０】
図９（ａ）の電圧関係では、液晶層２３に電界が印加されていない状態（オフ状態）となり、液晶分子は、初期配向を維持する。すなわち、本実施形態では、液晶分子が基板面に対してほぼ垂直に配向する。このオフ状態において、バックライト２０からの入射光は、円偏光板３０と、リタデーションがほぼゼロの状態の液晶層２３とを順に透過した後、円偏光板３３に吸収される。これにより、液晶表示装置１０は、黒表示となる。
【００５１】
次に、液晶層２３に電界を印加した状態での表示について説明する。図９（ｂ）は、液晶層２３に電界を印加した状態での液晶分子の配向状態を説明する図である。共通電圧供給回路１４は、共通電極２５、２８に共通電圧Ｖｃｏｍ（例えば０Ｖ）を印加し、信号ドライバ１３は、画素電極２４に共通電圧Ｖｃｏｍより高い駆動電圧（例えば５Ｖ）を印加する。
【００５２】
図９（ｂ）の電圧関係（オン状態）では、液晶層２３には、画素電極２４と共通電極２５との間に生じる横電界と、画素電極２４と共通電極２８との間に生じる斜め電界とが印加される。これにより、液晶層２３は、ハーフベンド配向（ベンド配向の片側半分）をとり、液晶分子は、画素電極２４の中心を通る垂線に対して共通電極２５、２８の方向に向かって傾く。具体的には、画素電極２４及び共通電極２５に近いほど液晶分子の傾きが大きくなり、画素電極２４から共通電極２８に近づくにつれて液晶分子の傾きが小さくなる。また、共通電極２８を画素電極２４から斜め方向に配置したことで、液晶層２３に斜め電界をより大きく印加できる。これにより、画素電極２４の上方の液晶分子も傾けることができるため、透過率を向上させることができる。
【００５３】
このオン状態において、バックライト２０からの入射光は、円偏光板３０を透過した後、液晶層２３を透過して所定のリタデーションが付与され、さらに液晶層２３を透過した透過光は、円偏光板３３を透過する。これにより、液晶表示装置１０は、白表示（実際には、カラーフィルターに対応したカラー表示）となる。
【００５４】
［５．効果］
以上詳述したように第１実施形態では、液晶層２３は、ｐ型（ポジ型）液晶材料からなり、また、電界が印加されていない状態で液晶分子をほぼ垂直に配向させる。また、ＴＦＴ基板２１に、直線状の画素電極２４と、この画素電極２４を所定の間隔を空けて囲む又は挟むように形成された共通電極２５を設ける。さらに、ＣＦ基板２２に、共通電極２５とほぼ同じ平面形状を有し、共通電極２５と少なくとも一部が重なるように形成された共通電極２８を設ける。
【００５５】
従って第１実施形態によれば、液晶層２３に電界を印加した場合、液晶分子がベンド配向（具体的には、ハーフベンド配向）をとるようになるため、ＶＡ（Vertical Alignment）モード、及びＩＰＳ（In-Plane Switching）／ＦＦＳ（Fringe Field Switching）モードなどに比べて、液晶表示パネル１１の応答速度をより高速化することができる。
【００５６】
図１０は、本実施形態に係る液晶表示パネル１１の応答速度を説明するグラフである。図１０のＸ軸は元階調、Ｙ軸は先階調、Ｚ軸は応答速度（ｍｓｅｃ）を表している。元階調とは、階調を変化させる前の階調を意味する。先階調とは、階調を変化させた後の階調を意味する。Ｘ軸及びＹ軸の数字は、階調を表しており、ここでは、６４階調（０階調〜６３階調）を表示する場合の応答速度を示している。０階調が黒（ＢＫ）、６３階調が白（Ｗ）である。
【００５７】
図１０のグラフの見方は、第１階調（元階調）から第２階調（先階調）へ表示を変化させる場合、Ｘ軸（元階調）に記載された第１階調の数字と、Ｙ軸（先階調）に記載された第２階調の数字とが交差する位置の棒グラフの高さで応答速度が分かるようになっている。
【００５８】
図１１は、ＶＡモードの液晶表示パネル（第１比較例）における応答速度を説明するグラフである。図１２は、ＦＦＳモードの液晶表示パネル（第２比較例）における応答速度を説明するグラフである。図１０に示した本実施形態の液晶表示パネル１１は、第１比較例（図１１）及び第２比較例（図１２）と比べて、応答速度が向上しているのが理解できる。
【００５９】
また、ＣＦ基板２２側の共通電極２８上に、従来のＴＢＡ（Transverse Bend Alignment）モードで必要とされる、液晶層２３に印加される電界を調整するための誘電体膜を形成する必要がない。これにより、ＤＣ（direct current）アンバランスに起因して発生していた残像（いわゆる、焼き付き）を抑制できる。
【００６０】
また、ＣＦ基板２２側の共通電極２８を、ＴＦＴ基板２１側の共通電極２５と平面投影において重なるように配置したことにより、ＴＦＴ基板２１側の画素電極２４とＣＦ基板２２側の共通電極２８との間で斜め電界がより強く生じる。これにより、所望のハーフベンド配向になるように液晶分子を傾けることができるため、透過率を向上させることができる。
【００６１】
また、ＴＢＡモードでは透過率が低いために、セルギャップを通常の４μｍ程度から小さくすることが困難であった。しかし、本実施形態の構造を採用することで、セルギャップを３μｍ程度まで小さくすることが可能となり、さらなる応答速度の高速化が可能となる。
【００６２】
また、４μｍ程度のセルギャップでは、液晶層のリタデーションΔｎｄの関係で、現状の円偏光板（偏光板及び位相差板（λ／４板）から構成される）では視野角が狭くなるため、円偏光板を使用することが困難であった。しかし、本実施形態の液晶表示パネル１１では、セルギャップを小さくすることが可能であるため、視野角を劣化させることなく、円偏光板を使用することができる。また、円偏光板を液晶表示パネル１１に配置することで、直線偏光板では取り出せなかった偏光板の軸方向に倒れている液晶分子があるエリアの光も取り出すことができ、透過率のさらなる向上が可能となる。さらに、反射表示の光学設計の最適化が可能となるため、半透過型液晶表示パネルにも対応できるようになる。
【００６３】
［第２実施形態］
図１３は、本発明の第２実施形態に係るＣＦ基板２２のレイアウト図及び断面図である。図１３（ａ）がＣＦ基板２２のレイアウト図、図１３（ｂ）が図１３（ａ）に示したＣ−Ｃ´線に沿ったＣＦ基板２２の断面図である。図１３は、３画素分のレイアウトを示している。図１３には、ストライプ配列のカラーフィルター２７を一例として図示している。
【００６４】
カラーフィルター２７上には、ＴＦＴ基板２１側に形成された共通電極２５と平面投影において重なるように形成された電極部分と、ＴＦＴ基板２１側に形成された画素電極２４と平面投影において重なるように形成された電極部分とを含む共通電極２８が設けられる。具体的には、共通電極２８は、画素電極２４をＸ方向両側から挟みかつＹ方向に延びる直線状の共通電極２８−１、２８−２と、共通電極２８−１、２８−２を電気的に接続しかつＸ方向に延びる直線状の共通電極２８−３、２８−４と、共通電極２８−１及び２８−２の間に所定の間隔を空けて配置された共通電極２８−５とから構成される基本単位を含み、この基本単位が四方に格子状にかつ画素に対応するように配置されて構成される。共通電極２８−１〜２８−４は、ＴＦＴ基板２１側に形成された共通電極２５と平面投影において重なるように配置される。共通電極２８−５は、ＴＦＴ基板２１側に形成された画素電極２４と平面投影において重なるように配置される。
【００６５】
次に、上記のように構成された液晶表示装置１０の動作について説明する。図１４（ａ）は、液晶層２３に電界を印加していない状態（オフ状態）での液晶分子の配向状態を説明する図である。共通電圧供給回路１４は、共通電極２５、２８に共通電圧Ｖｃｏｍ（例えば０Ｖ）を印加し、信号ドライバ１３は、画素電極２４に共通電圧Ｖｃｏｍを印加する。このオフ状態における液晶表示装置１０の表示は、図９（ａ）の場合と同じである。
【００６６】
図１４（ｂ）は、液晶層２３に電界を印加した状態（オン状態）での液晶分子の配向状態を説明する図である。共通電圧供給回路１４は、共通電極２５、２８に共通電圧Ｖｃｏｍ（例えば０Ｖ）を印加し、信号ドライバ１３は、画素電極２４に共通電圧Ｖｃｏｍより高い駆動電圧（例えば５Ｖ）を印加する。
【００６７】
このオン状態においても、第１実施形態と同様に、液晶層２３は、ハーフベンド配向をとる。さらに、画素電極２４と共通電極２８−５との間には縦方向（垂直方向）の電界が印加されるため、画素電極２４と共通電極２８−５との間に存在する液晶分子は、垂直配向をとる。これにより、液晶層２３全体の配向を安定させることができるため、液晶表示パネル１１の表示面が押された際（面押しの際）に発生する表示不良を抑制できる。その他の効果は、第１実施形態と同じである。
【００６８】
［第３実施形態］
第３実施形態は、画素１７が直線状の複数の画素電極２４を備える場合の液晶表示パネル１１の構成例である。
【００６９】
図１５は、本発明の第３実施形態に係るＴＦＴ基板２１のレイアウト図である。図１６は、液晶層２３側から見たＣＦ基板２２のレイアウト図である。図１７は、図１５及び図１６に示したＣ−Ｃ´線に沿った液晶表示パネル１１の断面図である。なお、図１７の断面図では、図３に示した円偏光板３０、３３と、配向膜２６、２９との図示を省略している。
【００７０】
図１５において、ＴＦＴ基板２１に設けられた画素電極２４は、それぞれがＹ方向に延びる直線状の画素電極２４−１、２４−２と、画素電極２４−１及び２４−２を電気的に接続する接続部分２４−３とから構成される。接続部分２４−３は、コンタクトプラグ４８によってドレイン電極４４に電気的に接続される。
【００７１】
ＴＦＴ基板２１に設けられた共通電極２５は、画素電極２４−１、２４−２をＸ方向両側から所定の間隔を空けて挟むように配置されかつそれぞれがＹ方向に延びる直線状の共通電極２５−１、２５−２と、共通電極２５−１、２５−２を電気的に接続しかつＸ方向に延びる直線状の共通電極２５−３、２５−４と、画素電極２４−１及び２４−２の間に所定の間隔を空けて配置されかつＹ方向に延びる直線状に形成されかつ共通電極２５−４に電気的に接続された共通電極２５−５とから構成される基本単位を含み、この基本単位が四方に格子状にかつ画素に対応するように配置されて構成される。すなわち、共通電極２５−１及び２５−５は、ＴＦＴ基板２１に設けられた画素電極２４−１をＸ方向両側から所定の間隔を空けて挟むように配置され、共通電極２５−２及び２５−５は、ＴＦＴ基板２１に設けられた画素電極２４−２を両側から挟むように配置される。また、共通電極２５−１、２５−２は、平面投影において、信号線ＳＬを覆うように配置される。
【００７２】
図１６において、カラーフィルター２７上には、ＴＦＴ基板２１側に形成された共通電極２５とほぼ同じ平面形状を有し、平面投影において共通電極２５と重なるように配置された共通電極２８が設けられる。すなわち、共通電極２８は、共通電極２８−１〜２８−５から構成され、共通電極２８−１〜２８−５はそれぞれ、平面投影において共通電極２５−１〜２５−５に重なるように配置される。
【００７３】
なお、図１５には、反射領域と透過領域とを含む半透過型液晶表示パネル１１の構成例を示している。しかし、第１実施形態と同様に、反射領域を含まない透過型液晶表示パネル１１に本実施形態を適用することも可能である。透過型液晶表示パネル１１は、図１５及び図１７の反射膜４６を除いて構成される。
【００７４】
第３実施形態によれば、共通電極２５−１と画素電極２４−１との間、画素電極２４−１と共通電極２５−５との間、共通電極２５−５と画素電極２４−２との間、画素電極２４−２と共通電極２５−２との間のそれぞれにおいて、液晶層をハーフベンド配向に設定できる。このように、画素１７が直線状の複数の画素電極２４を備える場合でも、第１実施形態と同じ動作を実現できる。もちろん、画素１７内に３つ以上の直線状の画素電極を配置してもよい。また、第３実施形態に第２実施形態を適用することも可能である。
【００７５】
［第４実施形態］
第４実施形態は、ＣＦ基板２２側の共通電極２８と画素電極２４との距離を、ＴＦＴ基板２１側の共通電極２５と画素電極２４との距離より小さくする。そして、共通電極２８と画素電極２４との間の斜め電界を、共通電極２５と画素電極２４との間の横電界より大きくする。これにより、液晶の配向不良を抑制することで、所望の配向状態を実現するようにしている。
【００７６】
［１．液晶表示パネルの構成］
図１８は、本発明の第４実施形態に係る液晶表示パネル１１の模式的な断面図である。１画素分のレイアウト図は、第１実施形態で示した図４（半透過型）と同じである。図１９は、図４に示したＡ−Ａ´線に沿った液晶表示パネル１１の断面図である。図２０は、図４に示したＢ−Ｂ´線に沿った液晶表示パネル１１の断面図である。なお、図１９及び図２０の断面図では、図１８に示した円偏光板３０、３３と、配向膜２６、２９との図示を省略している。
【００７７】
ＴＦＴ基板２１に形成された絶縁膜４７上には、Ｙ方向に延びる画素電極２４と、画素電極２４を囲む共通電極２５（共通電極２５−１〜２５−４）とが設けられる。なお、前述したように、共通電極２５は、画素電極２４をＸ方向から挟むように構成してもよい。共通電極２５−１、２５−２は、平面投影（平面視）において、信号線ＳＬを覆うように形成される。これにより、信号線ＳＬに起因する不要な電界が液晶層２３に印加されるのを防ぐことができる。
【００７８】
ＣＦ基板２２に形成されたカラーフィルター２７及びブラックマトリクスＢＭ上には、共通電極２８（共通電極２８−１〜２８−４）が設けられる。図１９に示されるように、共通電極２８−１、２８−２は、平面投影において、共通電極２５−１、２５−２に重なるように配置される。また、共通電極２８−１、２８−１の幅は、共通電極２５−１、２５−２の幅より大きく設定される。同様に、図２０に示されるように、共通電極２８−３、２８−４は、平面投影において、共通電極２５−３、２５−４に重なるように配置される。また、共通電極２８−３、２８−４の幅は、共通電極２５−３、２５−４の幅より大きく設定される。
【００７９】
図２１は、共通電極２５、２８及び画素電極２４の距離に関するパラメータを説明する図である。“ａ”は、画素電極２４と共通電極２５−２との距離である。“ｂ”は、共通電極２５−２と共通電極２８−２との距離であり、すなわち、セルギャップに対応する。“ｃ”は、画素電極２４と共通電極２８−２との距離であり、具体的には、画素電極２４の共通電極２８−２側の端と、共通電極２８−２の画素電極２４側の端との間の斜め方向の距離である。“ｄ”は、共通電極２８−２の画素電極２４側の端と、共通電極２５−２の画素電極２４側の端の間の水平距離である。
【００８０】
距離ｃは、以下の式（１）で表される。
【数１】
2015148790.tif 000003
【００８１】
ここで、距離ｃは、距離ａより小さく設定される。ｃ＜ａであるため、距離ｄは、以下の式（２）で表される。
【数２】
2015148790.tif 000004
【００８２】
なお、０＜ｄ＜ａである。
【００８３】
また、共通電極２５−１、２５−３、２５−４、２８−１、２８−３、２８−４の条件についても、図２１で示した共通電極２５−２、２８−２と同じ条件を満たすように設定される。
【００８４】
［２．動作］
まず、比較例に係る液晶表示パネルの動作について説明する。図２２は、比較例に係る液晶分子の配向状態を説明する図である。図２２は、液晶層に電界を印加した状態（オン状態）を表している。オン状態では、共通電極２５、２８には、共通電圧Ｖｃｏｍ（例えば０Ｖ）が印加され、画素電極２４には、共通電圧Ｖｃｏｍより高い駆動電圧（例えば５Ｖ）が印加される。液晶層に電界が印加されていない状態（オフ状態）は、図９（ａ）と同じである。
【００８５】
比較例では、ＣＦ基板２２側の共通電極２８の幅がＴＦＴ基板２１側の共通電極２５の幅より小さくなっている。また、上下基板の合わせズレ等でＣＦ基板２２側の共通電極２８がＴＦＴ基板２１側の共通電極２５より内側（画素電極２４から離れる方向）に配置された場合、少なくとも図２２のうち共通電極２８−１、２８−２の一方と同じ位置関係が生じる。この場合、共通電極２８と画素電極２４との距離は、共通電極２５と画素電極２４との距離より大きくなるので、共通電極２８と画素電極２４との間に印加される斜め電界は、共通電極２５と画素電極２４との間に印加される横電界より小さくなる。
【００８６】
斜め電界が横電界より小さくなると、図２２に示した液晶層２３内のドメインにおいて、液晶の配向不良が発生してしまう。例えば、ドメインの両側の液晶分子がドメイン側に傾くため、ドメイン内の液晶分子は、共通電極２８側に傾くことができず、立ち上がった状態となり、さらに、ドメイン内の液晶分子が表示中に動いてしまう可能性がある。このドメインでは、液晶の配向不良が発生し、所望の配向（ハーフベンド配向）を実現することができない。結果として、このドメインは、表示ムラや残像などを発生させる。
【００８７】
図２３は、本実施形態に係る液晶分子の配向状態を説明する図である。図２３は、液晶層に電界を印加した状態（オン状態）を表している。オン状態において、共通電圧供給回路１４は、共通電極２５、２８に共通電圧Ｖｃｏｍ（例えば０Ｖ）を印加し、信号ドライバ１３は、画素電極２４に共通電圧Ｖｃｏｍより高い駆動電圧（例えば５Ｖ）を印加する。
【００８８】
本実施形態では、共通電極２８と画素電極２４との距離は、共通電極２５と画素電極２４との距離より小さくなる。一例として、共通電極２８と画素電極２４との距離ａが４μｍ程度、共通電極２５と共通電極２８との距離（セルギャップ）ｂが３μｍ程度とすると、共通電極２８の端と共通電極２５の端との片側の距離ｄを１．３５μｍ以上大きくする。この場合、共通電極２８と画素電極２４との間に印加される斜め電界は、共通電極２５と画素電極２４との間に印加される横電界より相対的に大きくなる。
【００８９】
これにより、液晶の配向をより安定させることができる。具体的には、共通電極２５−１と画素電極２４との間の液晶は、同じ方向に傾くようにしてハーフベンド配向をとる。同様に、共通電極２５−２と画素電極２４との間の液晶は、同じ方向に傾くようにしてハーフベンド配向をとる。本実施形態では、比較例で生じていた液晶配向不良のドメインが生成されるのを抑制することができる。
【００９０】
［３．効果］
以上詳述したように第４実施形態では、液晶層２３は、ｐ型（ポジ型）液晶材料からなり、また、電界が印加されていない状態で液晶分子をほぼ垂直に配向させる。また、ＴＦＴ基板２１に、直線状の画素電極２４と、この画素電極２４を所定の間隔を空けて囲む又は挟むように形成された共通電極２５を設ける。また、ＣＦ基板２２に、共通電極２５とほぼ同じ平面形状を有し、共通電極２５と少なくとも一部が重なるように形成された共通電極２８を設ける。そして、共通電極２８と画素電極２４との距離は、共通電極２５と画素電極２４との距離より小さく設定される。
【００９１】
従って第４実施形態によれば、液晶層２３に電界を印加した場合、液晶分子がハーフベンド配向をとるようになるため、ＶＡモード、及びＩＰＳ／ＦＦＳモードなどに比べて、液晶表示パネル１１の応答速度をより高速化することができる。
【００９２】
また、ハーフベンド配向時に、共通電極２８によって液晶層に印加される斜め電界を、共通電極２５によって液晶層に印加される横電界より大きくすることができる。これにより、液晶の配向をより安定させることができるため、液晶配向不良のドメインが生成されるのを抑制することができる。この結果、表示特性をより向上させることができる。
【００９３】
なお、第４実施形態に第２及び第３実施形態を適用することも可能である。
【００９４】
［第５実施形態］
第５実施形態は、共通電極２５を画素電極２４より下層に配置することで、共通電極２８と画素電極２４との距離を、共通電極２５と画素電極２４との距離より小さくするようにしている。
【００９５】
１画素分のレイアウト図は、第１実施形態で示した図５（反射膜なし）と同じである。図２４は、図５に示したＡ−Ａ´線に沿った液晶表示パネル１１の断面図である。図２５は、図５に示したＢ−Ｂ´線に沿った液晶表示パネル１１の断面図である。なお、図２４及び図２５の断面図では、円偏光板３０、３３と、配向膜２６、２９との図示を省略している。また、反射膜４６を設ける場合（すなわち、半透過型の場合）には、共通電極２５と別のレベル層に反射膜４６を配置する。
【００９６】
共通電極２５（共通電極２５−１〜２５−４）は、画素電極２４より下層に配置される。図２４及び図２５の構成例では、共通電極２５は、絶縁膜４５上に配置される。共通電極２５−１、２５−２は、平面投影において、信号線ＳＬを覆うように形成される。
【００９７】
画素電極２４と共通電極２８−２との距離ｃは、画素電極２４と共通電極２５−２との距離ａより小さく設定される。同様に、共通電極２５−１、２５−３、２５−４、２８−１、２８−３、２８−４の条件についても、共通電極２５−２、２８−２と同じ条件を満たすように設定される。
【００９８】
ｃ＜ａの条件の設定方法は、（１）共通電極２８の幅を共通電極２５の幅より大きくすること、及び（２）共通電極２５の深さ、すなわち画素電極２４の底面から共通電極２５の上面までの垂直距離を大きくすることで実現できる。或いは、共通電極２５及び共通電極２８の幅を所定値とした上で、共通電極２５の深さを主として調整することで、ｃ＜ａの条件を満たすようにしてもよい。
【００９９】
以上詳述したように第５実施形態によれば、ハーフベンド配向時に、共通電極２８によって液晶層に印加される斜め電界を、共通電極２５によって液晶層に印加される横電界より大きくすることができる。これにより、第４実施形態と同じ効果を得ることができる。また、ｃ＜ａの条件の設定するための手法に、共通電極２５のレベルを加えることで、斜め電界を横電界より大きくするための設計が容易となる。
【０１００】
なお、上記各実施形態は、反射領域と透過領域とを含む半透過型液晶表示パネルとして実現してもよいし、反射領域（反射膜４６）を含まない透過型液晶表示パネルとして実現してもよい。
【０１０１】
また、上記各実施形態では、円偏光板３０、３３を備えた液晶表示パネル１１の構成例について示している。しかし、これに限定されず、位相差板３１、３４を省いて偏光子を構成してもよい。
【０１０２】
本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で、構成要素を変形して具体化することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、１つの実施形態に開示される複数の構成要素の適宜な組み合わせ、若しくは異なる実施形態に開示される構成要素の適宜な組み合わせにより種々の発明を構成することができる。例えば、実施形態に開示される全構成要素から幾つかの構成要素が削除されても、発明が解決しようとする課題が解決でき、発明の効果が得られる場合には、これらの構成要素が削除された実施形態が発明として抽出されうる。
【符号の説明】
【０１０３】
１０…液晶表示装置、１１…液晶表示パネル、１２…走査ドライバ、１３…信号ドライバ、１４…共通電圧供給回路、１５…電圧発生回路、１６…制御回路、１７…画素、１８…ＴＦＴ、１８…スイッチング素子、２０…バックライト、２１…ＴＦＴ基板、２２…ＣＦ基板、２３…液晶層、２４…画素電極、２５…共通電極、２６，２９…配向膜、２７…カラーフィルター、２８…共通電極、３０，３３…円偏光板、３１，３４…位相差板、３２，３５…偏光板、４０…蓄積容量線、４１，４５，４７…絶縁膜、４２…半導体層、４３…ソース電極、４４…ドレイン電極、４６…反射膜、４８…コンタクトプラグ。
【図１】
2015148790.tif 000005
【図２】
2015148790.tif 000006
【図３】
2015148790.tif 000007
【図４】
2015148790.tif 000008
【図５】
2015148790.tif 000009
【図６】
2015148790.tif 000010
【図７】
2015148790.tif 000011
【図８】
2015148790.tif 000012
【図９】
2015148790.tif 000013
【図１３】
2015148790.tif 000014
【図１４】
2015148790.tif 000015
【図１５】
2015148790.tif 000016
【図１６】
2015148790.tif 000017
【図１７】
2015148790.tif 000018
【図１８】
2015148790.tif 000019
【図１９】
2015148790.tif 000020
【図２０】
2015148790.tif 000021
【図２１】
2015148790.tif 000022
【図２２】
2015148790.tif 000023
【図２３】
2015148790.tif 000024
【図２４】
2015148790.tif 000025
【図２５】
2015148790.tif 000026
【図１０】
2015148790.tif 000027
【図１１】
2015148790.tif 000028
【図１２】
2015148790.tif 000029