(57)【要約】【課題】直流電源の正出力端子側と負出力端子側のインピーダンスの不平衡が生じた場合であっても、直流電源の出力電圧を精度良く検出することができる電圧検出装置を提供する。【解決手段】第１演算部３０は第２直流電源２０の正出力端子Ｐから第１抵抗３３を介して入力される電圧とオフセット電圧Ｖofとの差に応じた第１参照電圧Ｖo1を出力し、第２演算部４０は第２直流電源２０の負出力端子Ｎから第２抵抗４３を介して入力される電圧とオフセット電圧Ｖofとの差に応じた第２参照電圧Ｖo2を出力する。オフセット電圧設定部５０は、第１参照電圧Ｖo1及び第２参照電圧Ｖo2の和と第１直流電源５の出力電圧Ｖccを１／２に分圧した中点電圧ＶＮ0との差がゼロとなるようにオフセット電圧Ｖofを設定する。【選択図】  図１
2015152327.tif 000002
【特許請求の範囲】
【請求項１】
負出力端子を車両の接地電位部に接続して該車両に搭載された第１直流電源と、前記接地電位部から絶縁して前記車両に搭載された第２直流電源とを備えた車両において、該第２直流電源の出力電圧を検出する電圧検出装置であって、
前記第１直流電源からの供給電力により作動して、前記第２直流電源の正出力端子から第１抵抗を介して入力される電圧と、所定のオフセット電圧との差に応じた第１参照電圧を出力する第１演算部と、
前記第１直流電源からの供給電力により作動して、前記第２直流電源の負出力端子から第２抵抗を介して入力される電圧と、前記オフセット電圧との差に応じた第２参照電圧を出力する第２演算部と、
前記第１参照電圧及び前記第２参照電圧の和と、前記第１直流電源の出力電圧を１／２に分圧した中点電圧との差が、所定範囲内となるように前記オフセット電圧を設定するオフセット電圧設定部と、
前記第１参照電圧と前記第２参照電圧との差に基づいて、前記第２直流電源の出力電圧を算出する電源電圧検出部と
を備えたことを特徴とする電圧検出装置。
【請求項２】
請求項１に記載の電圧検出装置において、
前記所定範囲がゼロに設定されていることを特徴とする電圧検出装置。
【請求項３】
請求項１又は請求項２に記載の電圧検出装置において、
複数の前記第２直流電源が前記車両に備えられ、
前記第１演算部と前記第２演算部と前記オフセット電圧設定部とを有する演算ユニットを、前記各第２直流電源に対して個別に備え、
前記電源電圧検出部は、前記各演算ユニットの前記第１演算部から出力される前記第１参照電圧と前記第２演算部から出力される前記第２参照電圧との差に基づいて、対応する前記第２直流電源の出力電圧を検出することを特徴とする電圧検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両の接地電位部から絶縁して配置された非接地電源の出力電圧を検出する電圧検出装置に関する。
【背景技術】
【０００２】
従来より、高電圧を出力する直流電源を備えた電動車両（バッテリ駆動車両、ハイブリッド車両、燃料電池車両等）においては、直流電源及び直流電源に接続される回路を車体の接地電位部（ボディアース部）から絶縁して非接地回路とするのが一般的である。
【０００３】
そして、直流電源の高圧の出力電圧を監視するために、直流電源の出力電圧を減圧する反転増幅回路を直流電源の正出力端子側及び負出力端子側に設けて、各反転増幅回路の出力電圧の差を、予め設定した一定電圧と比較する構成を備えた電圧監視装置が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３６１２５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１に記載された装置においては、二つの反転演算部の差により直流電源の出力電圧を検出する差動方式を採用しているため、基本的には各反転演算部の入力レンジを直流電源の出力電圧の１／２に対応する範囲に設定すればよい。
【０００６】
しかしながら、直流電源の出力端子と車両の接地電位部間の地絡（直流電源の出力端子と車両の接地電位部間の絶縁抵抗が所定レベル以下になった状態）等が生じて、直流電源の正出力端子及び負出力端子と反転演算部間のインピーダンスが不平衡な状態になると、差動の基準電位（直流電源の出力電圧の１／２の電位）から見て、インピーダンスが低い側の出力端子については出力電圧が低くなり、インピーダンスが高い側の出力端子については出力電圧が高くなる。
【０００７】
その結果、直流電源の正出力端子又は負出力端子から反転演算部に入力される電圧が入入力レンジを超えて、反転演算部の出力電圧が飽和し、直流電源の出力電圧の誤差が大きくなるという不都合ある。
【０００８】
本発明はかかる背景に鑑みてなされたものであり、直流電源の正出力端子側と負出力端子側のインピーダンスが不平衡な状態であっても、直流電源の出力電圧を精度良く検出することができる電圧検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は上記目的を達成するためになされたものであり、負出力端子を車両の接地電位部に接続して該車両に搭載された第１直流電源と、前記接地電位部から絶縁して前記車両に搭載された第２直流電源とを備えた車両において、該第２直流電源の出力電圧を検出する電圧検出装置に関する。
【００１０】
そして、本発明の電圧検出装置は、
前記第１直流電源からの供給電力により作動して、前記第２直流電源の正出力端子から第１抵抗を介して入力される電圧と、所定のオフセット電圧との差に応じた第１参照電圧を出力する第１演算部と、
前記第１直流電源からの供給電力により作動して、前記第２直流電源の負出力端子から第２抵抗を介して入力される電圧と、前記オフセット電圧との差に応じた第２参照電圧を出力する第２演算部と、
前記第１参照電圧及び前記第２参照電圧の和と、前記第１直流電源の出力電圧を１／２に分圧した中点電圧との差が、所定範囲内となるように前記オフセット電圧を設定するオフセット電圧設定部と、
前記第１参照電圧と前記第２参照電圧との差に基づいて、前記第２直流電源の出力電圧を算出する電源電圧検出部とを備えたことを特徴とする。
【００１１】
かかる本発明によれば、詳細は後述するが、前記第２直流電源の正出力端子と前記第１演算部の負入力端子間のインピーダンスと、前記第２直流電源の負出力端子と前記第２演算部の負入力端子間のインピーダンスとが平衡した（両インピーダンスが等しい）状態であるときは、前記第２直流電源の正出力端子からは前記第２直流電源の出力電圧の１／２倍の電圧が出力され、前記第２直流電源の負出力端子からは前記第２直流電源の出力電圧の−１／２倍の電圧が出力される。
【００１２】
それに対して、前記第２直流電源の正出力端子と前記第１演算部の負入力端子間のインピーダンスと、前記第２直流電源の負出力端子と前記第２演算部の負入力端子間のインピーダンスとが不平衡な（両インピーダンスが異なる）状態であるときには、インピーダンスが低い側の出力端子から出力される電圧の大きさが前記第２直流電源の出力電圧の１／２倍よりも小さくなると共に、インピーダンスが高い側の出力端子から出力される電圧の大きさが前記第２直流電源の出力電圧の１／２倍よりも大きくなる。
【００１３】
そのため、前記オフセット電圧を前記第１直流電源の出力電圧の１／２倍の電圧（中点電圧）に固定した場合には、上述したインピーダンスが不平衡な状態になったときに、前記第１演算部又は前記第２演算部に入力レンジを超えた電圧が入力されて、前記第１演算部又は前記第２演算部の出力電圧が飽和し、前記電源電圧検出部による前記第２電源の出力電圧の検出精度が低下するおそれがある。
【００１４】
そこで、前記オフセット電圧設定部は、前記インピーダンスの不平衡に応じて変化する前記第１参照電圧と前記第２参照電圧との和と、前記中点電圧との差が、前記所定範囲内となるように、前記オフセット電圧を設定する。これにより、前記インピーダンスの不平衡が生じた場合に、前記第１演算部と前記第２演算部に入力される電圧が入力レンジを超えることが抑制されるため、前記第１演算部及び前記第２演算部の出力電圧が飽和することを防止して、前記電源電圧検出部により前記第２直流電源の出力電圧を精度良く検出することができる。
【００１５】
また、前記所定範囲をゼロに設定することにより、前記インピーダンスの不平衡が生じた場合に、前記第１演算部及び前記第２演算部に入力される電圧が入力レンジを超えることを抑制する効果を高めることができる。
【００１６】
また、複数の前記第２直流電源が前記車両に備えられ、
前記第１演算部と前記第２演算部と前記オフセット電圧設定部とを有する演算ユニットを、前記各第２直流電源に対して個別に備え、
前記電源電圧検出部は、前記各演算ユニットの前記第１演算部から出力される前記第１参照電圧と前記第２演算部から出力される前記第２参照電圧との差に基づいて、対応する前記第２直流電源の出力電圧を検出することを特徴とする。
【００１７】
この構成によれば、詳細は後述するが、複数の前記第２直流電源と前記演算ユニット間のインピーダンスが相互に干渉することによって、前記第２直流電源の正出力端子側のインピーダンスと負出力端子側のインピーダンスの不平衡が生じたときに、前記オフセット電圧設定部の作用により、前記複数の演算ユニットの前記第１演算部及び前記第２演算部の出力電圧が飽和することを防止して、前記電源電圧検出部により前記各第２直流電源の出力電圧を精度良く検出することができる。
【図面の簡単な説明】
【００１８】
【図１】第１実施形態の電圧検出装置の構成図。
【図２】図１に示した電圧検出装置の作動説明図。
【図３】第２実施形態の電圧検出装置の構成図。
【図４】図３に示した第２直流電源の正出力端子側の出力電圧と負出力端子側の出力電圧の説明図。
【図５】図２に示した第２直流電源の等価回路。
【図６】図２に示した電圧検出装置の作動説明図。
【発明を実施するための形態】
【００１９】
本発明の電圧検出装置について、図１〜図６を参照して説明する。先ず、図１及び図２を参照して、第１実施形態について説明する。
【００２０】
［第１実施形態］
図１を参照して、第１実施形態の電圧検出装置１ａは車両に搭載して使用され、車両の接地電位部（ボディアース部）ＢＥから正出力端子Ｐ及び負出力端子Ｎを絶縁して車両に配置された第２直流電源２０の出力電圧Ｖpnを検出する。
【００２１】
電圧検出装置１ａは、第１演算部３０と、第２演算部４０と、マイクロコンピュータ１０ａと、第１演算部３０及び第２演算部４０のオフセット電圧Ｖofを設定するオフセット電圧設定部５０とを備えている。
【００２２】
第１演算部３０、第２演算部４０、マイクロコンピュータ１０ａ等は、負出力端子が車両の接地電位部ＢＥに接続された第１直流電源５（例えばＤＣ５Ｖの電圧Ｖccを出力する）からの供給電力によって作動する接地回路となっている。
【００２３】
第１演算部３０は、オペアンプ３１を用いて構成されており、オペアンプ３１の負入力端子が抵抗３３（本発明の第１抵抗に相当する）を介して第２直流電源２０の正出力端子Ｐに接続されると共に、オペアンプ３１の正入力端子がオフセット電圧設定部５０の出力部に接続されている。また、オペアンプ３１の負入力端子と出力端子が抵抗３２を介して接続され、オペアンプ３１の出力端子がマイクロコンピュータ１０ａのＡＤ（アナログ／デジタル変換）入力ポートＡＤ１に接続されている。
【００２４】
第２演算部４０は、オペアンプ４１を用いて構成されており、オペアンプ４１の負入力端子が抵抗４３（本発明の第２抵抗に相当する）を介して第２直流電源２０の負出力端子Ｎに接続されると共に、オペアンプ４１の正入力端子がオフセット電圧設定部５０の出力部に接続されている。また、オペアンプ４１の負入力端子と出力端子が抵抗４２を介して接続され、オペアンプ４１の出力端子がマイクロコンピュータ１０ａのＡＤ入力ポートＡＤ２に接続されている。
【００２５】
オフセット電圧設定部５０は、オペアンプ５１を用いて構成されており、オペアンプ５１の負入力端子が抵抗５３を介して第１演算部３０の出力部に接続されると共に抵抗５４を介して第２演算部４０の出力部に接続されている。また、オペアンプ５１の出力端子と入力端子が抵抗５２を介して接続されている。さらに、オペアンプ５１の正入力端子が、第１直流電源５の出力電圧Ｖccを抵抗５５，５６（共に抵抗値がＲ3）により１／２に分圧したＶＮ0（中点電圧）の出力部に接続されている。図１中のＲ1〜Ｒ4はＲ1〜Ｒ4が付された抵抗の抵抗値を示している。
【００２６】
マイクロコンピュータ１０ａは、ＣＰＵ、メモリ、各種インターフェース回路等を備え、メモリに保持された電圧検出装置用の制御プログラムを実行することによって、第２直流電源２０の出力電圧Ｖpnを検出する電源電圧検出部１１ａとして機能する。
【００２７】
次に、図２（ａ）〜図２（ｃ）を参照して、オフセット電圧設定部５０の作動について説明する。図２（ａ）〜図２（ｃ）は、第１演算部３０のオペアンプ３１の正入力端子及び第２演算部４０の正入力端子に入力されるオフセット電圧Ｖofに対する、第１演算部３０の出力電圧Ｖo1（本発明の第１参照電圧に相当する）及び第２演算部４０の出力電圧Ｖo2（本発明の第２参照電圧に相当する）と、Ｖo1とＶo2の差であるＶoutの変化を示したものである。
【００２８】
先ず、図２（ａ）は、第２直流電源２０の正出力端子Ｐと接地電位部ＢＥ間、及び負出力端子Ｎと接地電位部ＢＥ間の絶縁抵抗が高く（地絡が生じていない、図１の抵抗８０の抵抗値Ｒs＝∞の状態）、且つ、オフセット電圧Ｖofを中点電圧ＶＮ0（＝Ｖcc／２）に設定した場合を示している。
【００２９】
正出力端子Ｐ及び負出力端子Ｎの地絡が生じていないときは、正出力端子Ｐと第１演算部３０の入力部間のインピーダンスは第１抵抗３３の抵抗値であるＲ1となる。また、負入力端子Ｎと第２演算部４０の入力部間のインピーダンスも第２抵抗４３の抵抗値であるＲ1となるため、正出力端子Ｐ側と負出力端子Ｎ側のインピーダンスが平衡した状態となる。
【００３０】
この場合には、オフセット電圧Ｖofを中点電圧ＶＮ0に設定することによって、図１の（ａ１）に示したように第２直流電源２０の出力電圧Ｖpnが変化したときに、第１参照電圧Ｖo1と第２参照電圧Ｖo2が図２（ａ）に示したように、オフセット電圧Ｖofの上下に対称的に変化する。そのため、第１参照電圧Ｖo1と第２参照電圧Ｖo2が飽和（第１演算部３０及び第２演算部４０の出力レンジを超えた状態）することがない。
【００３１】
ここで、図２（ａ）の状態では、第１参照電圧Ｖo1と第２参照電圧Ｖo2は、以下の式（１），式（２）で表される。
【００３２】
【数１】
2015152327.tif 000003
【００３３】
但し、Ｖo1：第１参照電圧、Ｖi1：正出力端子Ｐから第１演算部３０への入力電圧、ＶＮ：第２直流電源２０の出力電圧Ｖpnの中点の電圧（＝Ｖpn／２）、ＶＮ0：第１直流電源５の出力電圧Ｖccの中点の電圧、Ｒ1：抵抗３３の抵抗値、Ｒ2：抵抗３２の抵抗値。
【００３４】
【数２】
2015152327.tif 000004
【００３５】
但し、Ｖo2：第２参照電圧、Ｖi2：負出力端子Ｎから第２演算部への入力電圧、Ｒ1：抵抗４３の抵抗値、Ｒ2：抵抗４２の抵抗値。
【００３６】
そのため、電源電圧検出部１１ａは、以下の式（３）に、ＡＤ入力ポートＡＤ1に入力される第１電圧参照値Ｖo1、ＡＤ入力ポートＡＤ2に入力される第２電圧参照値Ｖo2、及びＲ1，Ｒ2（設計値）を代入して、第２直流電源２０の出力電圧Ｖpnを算出することができる。
【００３７】
【数３】
2015152327.tif 000005
【００３８】
次に、図２（ｂ）は、第２直流電源２０の負出力端子Ｎと接地電位部ＢＥ間の絶縁抵抗が低く（地絡が生じて、図１の抵抗８０の抵抗値Ｒsが所定値（例えば、数ＭΩ）よりも小さくなった状態）、且つ、オフセット電圧Ｖofを中点電圧ＶＮ0に設定した場合を示している。
【００３９】
負出力端子Ｎ側で地絡が生じているときは、負出力端子Ｎ側のインピーダンスＺinNは、以下の式（４）で表されるように抵抗４３と抵抗８０との並列抵抗となり、Ｒs≪Ｒ1であるからＺinN≒Ｒsとなる。
【００４０】
【数４】
2015152327.tif 000006
【００４１】
但し、ＺinN：負出力端子Ｎ側のインピーダンス、Ｒ1：抵抗４３の抵抗値、Ｒs：抵抗８０の抵抗値。
【００４２】
一方、地絡が生じていない正出力端子Ｐ側のインピーダンスＺinPはＲ1である。そのため、オフセット電圧Ｖof（ＶＮ0に設定）に対して、インピーダンスが高い正出力端子Ｐ側については第１演算部３０への入力電圧の振幅が大きくなり、インピーダンスが低い負出力端子Ｎ側については第２演算部４０への入力電圧の振幅が小さくなる。
【００４３】
そのため、図２（ｂ）に示したように、第１演算部３０への入力電圧が第１演算部３０の入力レンジを超えて、第１演算部３０の出力電圧（第１参照電圧）Ｖo1が飽和する。この場合、マイクロコンピュータ１０ａのＡＤ入力ポートＡＤ1に入力される第１参照電圧Ｖo1の誤差が大きくなるため、上記式（３）によって第２直流電源２０の出力電圧Ｖpnを精度良く算出することができない。
【００４４】
そこで、第１実施形態においては、図１に示したように、オフセット電圧設定部５０を設けることによって、第１参照電圧Ｖo1及び第２参照電圧Ｖo2が飽和することを防止している。
【００４５】
オフセット電圧設定部５０のオペアンプ５１の負入力端子には、抵抗５３，５４による加算回路によって、第１参照電圧Ｖo1と第２参照電圧Ｖo2の和（Ｖo1＋Ｖo2）が入力される。また、オペアンプ５１の正入力端子には、第１直流電源５の出力電圧Ｖccを１／２に分圧した中点電圧ＶＮ０が入力される。
【００４６】
そして、オペアンプ５１は、正入力端子に入力される電圧（中点電圧ＶＮ0）と負入力端子に入力される電圧（第１参照電圧Ｖo1＋第２参照電圧Ｖo2）とが等しくなるように、出力電圧（オフセット電圧Ｖof）を設定する。
【００４７】
この場合、図２（ｃ）に示したように、オフセット電圧Ｖofが中点電圧ＶＮ0よりも低く設定（補正）されて、第１演算部３０から出力される第１参照電圧Ｖo1が飽和することが防止される。
【００４８】
このように、オフセット電圧設定部５０を備えることによって、第１参照電圧Ｖo1及び第２参照電圧Ｖo2の飽和を防止して、電源電圧検出部１１ａより、第２直流電源２０の出力電圧Ｖpnを精度良く検出することができる。
【００４９】
［第２実施形態］
次に、図３〜図６を参照して、本発明の第２実施形態の電圧検出装置について説明する。なお、上記第１実施形態の電圧検出装置と同様に構成については、同一の符号を付して説明を省略する。
【００５０】
図３を参照して、第２実施形態の電圧検出装置１ｂは、接地電位部ＢＥから絶縁して車両に設置された二つの第２直流電源１０５，１１５の出力電圧を検出するために、第１演算部３０と、第２演算部４０と、オフセット電圧設定部５０とを備えた第１演算ユニット１００及び第２演算ユニット１１０と、マイクロコンピュータ１０ｂとを備えている。
【００５１】
第１演算ユニット１００は第２直流電源１０５の出力電圧Ｖpn1を検出するためのものであり、第１演算部３０の入力部が第２直流電源１０５の正出力端子Ｐに接続され、第２演算部４０の入力部が第２直流電源１０５の負出力端子Ｎに接続されている。第２演算ユニット１１０は第２直流電源１１５の出力電圧Ｖpn2を検出するためのものであり、第１演算部３０の入力部が第２直流電源１１５の正出力端子Ｐに接続され、第２演算部４０の入力部が第２直流電源１１５の負出力端子Ｎに接続されている。
【００５２】
第１演算ユニット１００の第１演算部３０の出力部はマイクロコンピュータ１０ｂのＡＤ入力ポートＡＤ1に接続され、第２演算部４０の出力部はマイクロコンピュータ１０ｂのＡＤポートＡＤ2に接続されている。第２演算ユニット１１０の第１演算部３０の出力部はマイクロコンピュータ１０ｂのＡＤ入力ポートＡＤ3に接続され、第２演算部４０の出力部はマイクロコンピュータ１０ｂのＡＤ入力ポートＡＤ4に接続されている。
【００５３】
マイクロコンピュータ１０ｂは、上述した第１実施形態のマイクロコンピュータ１０ａと同様に、ＣＰＵ、メモリ、各種インターフェース回路等を備え、メモリに保持された電圧検出装置用の制御プログラムを実行することによって、電源電圧検出部１１ｂとして機能する。
【００５４】
電源電圧検出部１１ｂは、ＡＤ入力ポートＡＤ1に入力される第１参照電圧Ｖo11と第２参照電圧Ｖo12とを上記式（３）に適用して第２直流電源１０５の出力電圧Ｖpn1を算出する。また、電源電圧検出部１１ｂは、ＡＤ入力ポートＡＤ3に入力される第１参照電圧Ｖo12と第２参照電圧Ｖo22とを上記式（３）に適用して第２直流電源１１５の出力電圧Ｖpn2を算出する。
【００５５】
ここで、図３では、第２直流電源１０５の正出力端子Ｐと第１演算ユニット１００の第１演算部３０の入力部間のインピーダンスを抵抗１０１で模式的に示し、第２直流電源１０５の負出力端子Ｎと第２演算ユニット１１０の第２演算部４０の入力部間のインピーダンスを抵抗１０２で模式的に示している。
【００５６】
同様に、第２直流電源１１５の正出力端子Ｐと第２演算ユニット１１０の第１演算部３０の入力部間のインピーダンスを抵抗１１１で模式的に示し、第２直流電源１１５の負出力端子Ｎと第２演算ユニット１１０の第２演算部４０の入力部間のインピーダンスを抵抗１１２で模式的に示している。抵抗１０１，１０２，１１１，１１２の各抵抗値Ｒp1，Ｒn1，Ｒp2，Ｒn1は、設計上の抵抗値（図１に示したＲ1，Ｒ2）と、接地電位部ＢＥとの間の抵抗値とを合成したものとなる。
【００５７】
ここで、図４は、第２直流電源１０５が昇圧回路（図示しない）により昇圧されたものであったときに、この昇圧回路により第２直流電源１０５の出力電圧Ｖpn1が増大したとの正出力端子Ｐ側の出力電圧Ｖp1と負出力端子Ｎ側の出力電圧Ｖn1の変化を、横軸を出力電圧Ｖpnとし、縦軸を電圧Ｖとして示したものである。
【００５８】
図４に示したように、昇圧回路により第２直流電源１０５の出力電圧が増大したときには、それに応じて、正出力端子Ｐ側の出力電圧Ｖp1と負出力端子Ｎ側の出力電圧Ｖn1も、出力電圧Ｖpnの中点の電圧ＶＮ1に対して対称的に増大すれば、第１演算ユニット１００の第１演算部３０から出力される第１参照電圧Ｖo11、及び第１演算ユニット１００の第２演算部４０から出力される第２参照電圧Ｖo21の飽和は生じない。第２直流電源１１５についても同様である。しかしながら、昇圧により複数の第２直流電源１０５，１１５を構成した場合等には、以下の問題が生じ得る。
【００５９】
図４に示した回路は図５の等価回路で表すことができるが、この場合の第２直流電源１０５，１１５の負出力端子Ｎと接地電位部ＢＥ間の電圧ＶPG-Nは、以下の式（５）で表される。
【００６０】
【数５】
2015152327.tif 000007
【００６１】
Ｒp1＝Ｒp2＝Ｒn1＝Ｒn2であるときは、ＶPG-Nは以下の式（６）の形となる。
【００６２】
【数６】
2015152327.tif 000008
【００６３】
さらに、第２直流電源１０５の出力電圧Ｖp1が第２直流電源１１５の出力電圧Ｖp2の１／２であるときには、ＶPG-Nは以下の式（７）の形になる。
【００６４】
【数７】
2015152327.tif 000009
【００６５】
この場合、図６（ａ）に示したように、第２直流電源１０５の正出力端子Ｐ側の電圧Ｖp1と負出力端子Ｎ側の電圧Ｖn1は、狙いとする中点の電圧ＶＮ1（＝Ｖpn1／２）に対して平衡した状態とならずに、下側にシフトして不平衡な状態となる。
【００６６】
また、第２直流電源１１５については、図６（ｂ）に示したように、第２直流電源１１５の正出力端子Ｐ側の電圧Ｖp2と負出力端子Ｎ側の電圧Ｖn2は、狙いとする中点の電圧ＶＮ２（＝Ｖpn2／２）に対して平衡した状態とはならず、上側にシフトして不平衡な状態となる。
【００６７】
そこで、図３に示したように、第１演算ユニット１００及び第２演算ユニット１１０について、オフセット電圧設定部５０を個別に備えることにより、上記第１実施形態で説明したように、第１演算部３０及び第２演算部４０の出力電圧Ｖo11，Ｖo21，Ｖo12，Ｖo22が飽和することを防止することができる。
【００６８】
そして、電源電圧検出部１１ｂは、ＡＤ入力ポートＡＤ1に入力される第１参照電圧Ｖo11と、ＡＤ入力ポートＡＤ2に入力される第２参照電圧Ｖo21とを上記式（３）に適用して、第２直流電源１０５の出力電圧Ｖpn1を精度良く検出することができる。
【００６９】
同様に、電源電圧検出部１１ｂは、ＡＤ入力ポートＡＤ3に入力される第１参照電圧Ｖo12と、ＡＤ入力ポートＡＤ4に入力される第２参照電圧Ｖo22とを上記式（３）に適用して、第２直流電源１１５の出力電圧Ｖpn2を精度良く検出することができる。
【００７０】
なお、第２実施形態では、二つの第２直流電源１０５，１１５の出力電圧Ｖpn1，Ｖpn2を検出する例を示したが、三つ以上の第２直流電源を備える場合にも、各第２直流電源に対して第１演算ユニット１００と同様の構成を個別に備えることによって、各第２直流電源の出力電圧を対応する演算ユニットの出力電圧（第１参照電圧及び第２参照電圧）に基づいて精度良く検出することができる。
【００７１】
また、第１実施形態及び第２実施形態においては、オペアンプを用いて第１演算部、第２演算部、及びオフセット電圧設定部を構成したが、これらをマイクロコンピュータのソフトウエア処理により実現する構成としてもよい。
【００７２】
また、第１実施形態及び第２実施形態においては、オフセット電圧設定部５０が、第１参照電圧Ｖo1と第２参照電圧Ｖo2との和と、第１直流電源５の中点電圧ＶＮ0との差が０となるようにオフセット電圧Ｖofを設定したが、この差が所定範囲となるようにオフセット電圧Ｖofを設定すれば本発明の効果を得ることができる。
【符号の説明】
【００７３】
５…第１直流電源、１０ａ，１０ｂ…マイクロコンピュータ、１１ａ，１１ｂ…電源電圧検出部、２０…第２直流電源、３０…第１演算部、４０…第２演算部、５０…オフセット電圧設定部、１００…第１演算ユニット、１１０…第２演算ユニット、１０５，１１５…第２直流電源。
【図１】
2015152327.tif 000010
【図２】
2015152327.tif 000011
【図３】
2015152327.tif 000012
【図４】
2015152327.tif 000013
【図５】
2015152327.tif 000014
【図６】
2015152327.tif 000015