(57)【要約】【課題】ノイズ発生を極力抑制し、ＩＣチップ面積の増大を抑制し、ハイサイド出力トランジスタを駆動すべきＰＷＭ信号のデューティ比が１００％近くになっても必要なブートストラップ電圧を確保する。【解決手段】ブートストラップダイオードＤ１とブートストラップキャパシタＣ１の共通接続点に生成するブートストラップ電圧ＶＴＣＰが所定値Ｖ１以下になると検出信号Ｖｓを出力するブートストラップ電圧検出回路１２１と、ブートストラップ電圧検出回路１２１が検出信号Ｖｓを出力するとクロック信号ＣＫを発生するクロック発生回路１３と、クロックＣＫを入力すると昇圧動作を開始して昇圧電圧を出力してブートストラップキャパシタＣ１を補助充電するチャージポンプ回路１２２とを備える。【選択図】図２
2015088872.tif 000002
【特許請求の範囲】
【請求項１】
接地と出力中点との間に接続されるローサイド出力トランジスタと、第１の電源端子と前記出力中点との間に接続されるハイサイド出力トランジスタと、前記ローサイド出力トランジスタを駆動するローサイド出力駆動回路と、前記ハイサイド出力トランジスタを前記ローサイド出力トランジスタと相補的に駆動するハイサイド出力駆動回路と、前記第１の電源端子又は別の第２の電源端子と前記出力中点との間に接続されるブートストラップ回路とを備え、該ブートストラップ回路は、前記第１の電源端子又は前記第２の電源端子にカソードが接続されたブートストラップダイオードおよび該ブートストラップダイオードのアノードと前記出力中点との間に接続されたブートストラップキャパシタとからなり、前記ブートストラップダイオードと前記ブートストラップキャパシタの共通接続点に生成されるブートストラップ電圧を前記ハイサイド出力駆動回路に電源電圧として供給するようにした出力回路において、
前記ブートストラップ電圧が所定値以下になると検出信号を出力し、所定値を超えると検出信号の出力を停止するブートストラップ電圧検出回路と、
前記ブートストラップ電圧検出回路が前記検出信号を出力するとクロック発生動作を開始するクロック発生回路と、
前記クロック発生回路から出力するクロックによって動作して電圧を発生し前記ブートストラップキャパシタに補助充電を行うチャージポンプ回路と、
を備えることを特徴とする出力回路。
【請求項２】
請求項１に記載の出力回路において、
前記ブートストラップ電圧検出回路は、動作開始時の前記ブートストラップ電圧を保持する正規電圧保持回路と、該正規電圧保持回路で保持された正規電圧に対して現在のブートストラップ電圧が所定値以上低くなると前記検出信号を出力する比較回路と、を備えることを特徴とする出力回路。
【請求項３】
請求項２に記載の出力回路において、
前記動作開始時は、前記ローサイド出力トランジスタを駆動するＰＷＭ信号のデューティ比が前記ハイサイド出力トランジスタを駆動するＰＷＭ信号のデューティ比よりも大きくなるよう制御されることを特徴とする出力回路。
【請求項４】
請求項２又は３に記載の出力回路において、
前記正規電圧保持回路は、前記ブートストラップ電圧が第２のダイオードを介してエミッタに入力するＰＮＰトランジスタと、該ＰＮＰトランジスタのベースと接地との間に接続された第３のキャパシタと、前記ＰＮＰトランジスタのコレクタと接地との間に接続された第４のキャパシタとを備え、
前記比較回路は、ソースに前記ブートストラップ電圧が入力しゲートが前記ＰＮＰトランジスタのコレクタに接続された第２のＮＭＯＳトランジスタと、該第２のＮＭＯＳトランジスタのソースにソースが接続された第１のＰＭＯＳトランジスタと、前記ブートストラップ電圧が前記第２のダイオードを介しソースに入力しゲートが前記第１のＰＭＯＳトランジスタのゲートに接続された第２のＰＭＯＳトランジスタと、前記第１のＰＭＯＳトランジスタのゲートとドレインに接続された第１の電流源と、前記第２のＰＭＯＳトランジスタのドレインに接続された第２の電流源とを備え、該第２の電流源と前記第２のＰＭＯＳトランジスタのドレインとの共通接続点から前記検出信号を出力することを特徴とする出力回路。
【請求項５】
請求項４に記載の出力回路において、
前記正規電圧保持回路を、ブートストラップ電圧が第２のダイオードを介してエミッタに入力するＰＮＰトランジスタと、該ＰＮＰトランジスタのベースと前記第１又は前記第２の電源端子との間に接続された第３のキャパシタと、前記ＰＮＰトランジスタのコレクタと前記第１又は前記第２の電源端子との間に接続された第４のキャパシタとを備える正規電圧保持回路に置き換えたことを特徴とする出力回路。
【請求項６】
請求項１乃至５のいずれか１つに記載の出力回路において、
前記第２の電源端子は、前記第１の電源端子の電圧を降圧又は昇圧して生成した電源電圧を出力するブートストラップ用電源回路の出力端子であることを特徴とする出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷駆動制御回路やスイッチング電源装置等における出力回路に関する。
【背景技術】
【０００２】
例えば、特許文献１で提案されている負荷駆動制御回路の出力回路では、ハイサイド出力駆動回路の電源電圧用にブートストラップ回路でブートストラップ電圧を発生させ、ハイサイド出力トランジスタがオンする際のゲート電圧がドレイン電圧よりも高くなるようにして、そのハイサイド出力トランジスタのオン状態を確実にする手法が採用されている。
【０００３】
この負荷駆動制御回路では、ハイサイド出力トランジスタを駆動するＰＷＭ信号のデューティ比が１００％近くなると、ブートストラップ回路のブートストラップキャパシタの充電時間（ローサイド出力トランジスタのオン時間）が極めて少なくなるので、そのブートストラップキャパシタの充電電圧が低下して、ハイサイド出力トランジスタを十分オンさせるために必要なゲート電圧を確保することができなくなる。
【０００４】
そこで、別にチャージポンプ回路を用意しておいて、ハイサイド出力トランジスタを駆動するＰＷＭ信号のデューティ比が所定の値を超えると、そのチャージポンプ回路を駆動して、ブートストラップキャパシタに補助充電を行うようにしている。また、複数のチャージポンプ回路を用意してそのキャパシタの耐圧を互いに異ならせておき、電源電圧の変化に応じてそのチャージポンプ回路を切り替えることも行っている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−１８２８８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところが、上記負荷駆動制御回路は、ブートストラップキャパシタの実際の充電状態を見ることなく、ハイサイド出力トランジスタを駆動するＰＷＭ信号のデューティ比が所定値を超えるとチャージポンプ回路を駆動するので、必要以上にチャージポンプ回路が駆動され、ノイズ発生が懸念される。また、複数のチャージポンプ回路を使用する例では、複数のキャパシタを必要とするので、ＩＣチップの面積増大が懸念される。
【０００７】
本発明の目的は、ノイズ発生を極力抑制でき、ＩＣチップ面積の増大も抑制でき、ハイサイド出力トランジスタを駆動すべきＰＷＭ信号のデューティ比が１００％近くになっても必要なブートストラップ電圧を十分確保することができるようにした出力回路を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、請求項１にかかる発明の出力回路は、接地と出力中点との間に接続されるローサイド出力トランジスタと、第１の電源端子と前記出力中点との間に接続されるハイサイド出力トランジスタと、前記ローサイド出力トランジスタを駆動するローサイド出力駆動回路と、前記ハイサイド出力トランジスタを前記ローサイド出力トランジスタと相補的に駆動するハイサイド出力駆動回路と、前記第１の電源端子又は別の第２の電源端子と前記出力中点との間に接続されるブートストラップ回路とを備え、該ブートストラップ回路は、前記第１の電源端子又は前記第２の電源端子にカソードが接続されたブートストラップダイオードおよび該ブートストラップダイオードのアノードと前記出力中点との間に接続されたブートストラップキャパシタとからなり、前記ブートストラップダイオードと前記ブートストラップキャパシタの共通接続点に生成されるブートストラップ電圧を前記ハイサイド出力駆動回路に電源電圧として供給するようにした出力回路において、前記ブートストラップ電圧が所定値以下になると検出信号を出力し、所定値を超えると検出信号の出力を停止するブートストラップ電圧検出回路と、前記ブートストラップ電圧検出回路が前記検出信号を出力するとクロック発生動作を開始するクロック発生回路と、前記クロック発生回路から出力するクロックによって動作して電圧を発生し前記ブートストラップキャパシタに補助充電を行うチャージポンプ回路と、を備えることを特徴とする。
請求項２にかかる発明は、請求項１に記載の出力回路において、前記ブートストラップ電圧検出回路は、動作開始時の前記ブートストラップ電圧を保持する正規電圧保持回路と、該正規電圧保持回路で保持された正規電圧に対して現在のブートストラップ電圧が所定値以上低くなると前記検出信号を出力する比較回路と、を備えることを特徴とする。
請求項３にかかる発明は、請求項２に記載の出力回路において、前記動作開始時は、前記ローサイド出力トランジスタを駆動するＰＷＭ信号のデューティ比が前記ハイサイド出力トランジスタを駆動するＰＷＭ信号のデューティ比よりも大きくなるよう制御されることを特徴とする。
請求項４にかかる発明は、請求項２又は３に記載の出力回路において、前記正規電圧保持回路は、前記ブートストラップ電圧が第２のダイオードを介してエミッタに入力するＰＮＰトランジスタと、該ＰＮＰトランジスタのベースと接地との間に接続された第３のキャパシタと、前記ＰＮＰトランジスタのコレクタと接地との間に接続された第４のキャパシタとを備え、前記比較回路は、ソースに前記ブートストラップ電圧が入力しゲートが前記ＰＮＰトランジスタのコレクタに接続された第２のＮＭＯＳトランジスタと、該第２のＮＭＯＳトランジスタのソースにソースが接続された第１のＰＭＯＳトランジスタと、前記ブートストラップ電圧が前記第２のダイオードを介しソースに入力しゲートが前記第１のＰＭＯＳトランジスタのゲートに接続された第２のＰＭＯＳトランジスタと、前記第１のＰＭＯＳトランジスタのゲートとドレインに接続された第１の電流源と、前記第２のＰＭＯＳトランジスタのドレインに接続された第２の電流源とを備え、該第２の電流源と前記第２のＰＭＯＳトランジスタのドレインとの共通接続点から前記検出信号を出力することを特徴とする。
請求項５にかかる発明は、請求項４に記載の出力回路において、前記正規電圧保持回路を、ブートストラップ電圧が第２のダイオードを介してエミッタに入力するＰＮＰトランジスタと、該ＰＮＰトランジスタのベースと前記第１又は前記第２の電源端子との間に接続された第３のキャパシタと、前記ＰＮＰトランジスタのコレクタと前記第１又は前記第２の電源端子との間に接続された第４のキャパシタとを備える正規電圧保持回路に置き換えたことを特徴とする。
請求項６にかかる発明は、請求項１乃至５のいずれか１つに記載の出力回路において、前記第２の電源端子は、前記第１の電源端子の電圧を降圧又は昇圧して生成した電源電圧を出力するブートストラップ用電源回路の出力端子であることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、ブートストラップ電圧が所定値以下に低下したときにそれを直接検出してブートストラップキャパシタに対する補助充電を行い、所定値を超えるとその補助充電を停止するので、現実のブートストラップ電圧に応じて補助充電が行われ、補助充電の過不足が発生しないので、チャージポンプ動作に伴うノイズ増大を防ぐことができる。また、複数のチャージポンプを使用する必要が無くＩＣチップの面積増大を抑制できる。さらに、上記した所定値は動作開始時のブートストラップ電圧に応じて設定できるので、特別な基準電圧を設定する必要はない。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例のモータ駆動回路のブロック図である。
【図２】図１のモータ駆動回路のブートストラップ補助充電回路とその周辺部分の回路図である。
【図３】図１のモータ駆動回路のブートストラップ電源回路の回路図である。
【図４】図１のモータ駆動回路の別の例のブートストラップ電源回路の回路図である。
【図５】図１のモータ駆動回路の別の例のブートストラップ補助充電回路とその周辺部分の回路図である。
【図６】本発明のモータ駆動回路の動作波形図である。
【図７】従来のモータ駆動回路の動作波形図である。
【発明を実施するための形態】
【００１１】
図１に本発明の１つの実施例のモータ駆動回路を示す。１０は１チップＩＣ化されるモータ駆動回路、２０はダイオードＤ１とキャパシタＣ１の直列回路でなる外付けのブートストラップ回路、３０はモータ駆動回路１０で駆動される３相モータ、４０は電圧がＶＣＣの電源である。
【００１２】
モータ駆動回路１０において、１１はブートストラップ電源回路であり、電源４０の電圧ＶＣＣを入力してブートストラップ用の電源電圧ＶＣＰを生成しその電圧ＶＣＰをキャパシタＣ２に保持する。１２はブートストラップ補助充電回路であり、ブートストラップ回路２０で生成されたブートストラップ電圧ＶＴＣＰのレベルを検出し、そのレベルが所定値以下のときにブートストラップ回路２０のキャパシタＣ１に対して補助充電を行う。１３はクロック発生回路であり、そのブートストラップ補助充電回路１２から出力するブートストラップ電圧ＶＴＣＰのレベル低下の検出信号を入力するとクロックを出力して、ブートストラップ補助充電回路１２内のチャージポンプ回路を駆動する。１４はモータ３０を回転駆動するＰＷＭ信号を出力する制御回路である。
【００１３】
制御回路１４のＵ相側出力は、ＮＭＯＳのハイサイド出力トランジスタＭＮ１ＵＨのオン／オフを制御するハイサイド出力駆動回路１５ＵＨと、ＮＭＯＳのローサイド出力トランジスタＭＮ１ＵＬのオン／オフを制御するローサイド出力駆動回路１５ＵＬを、相補関係にあるＰＷＭ信号で制御する。
【００１４】
制御回路１４のＶ相側出力は、ＮＭＯＳのハイサイド出力トランジスタＭＮ１ＶＨのオン／オフを制御するハイサイド出力駆動回路１５ＶＨと、ＮＭＯＳのローサイド出力トランジスタＭＮ１ＶＬのオン／オフを制御するローサイド出力駆動回路１５ＶＬを、相補関係にあるＰＷＭ信号で制御する。
【００１５】
制御回路１４のＷ相側出力は、ＮＭＯＳのハイサイド出力トランジスタＭＮ１ＷＨのオン／オフを制御するハイサイド出力駆動回路１５ＷＨと、ＮＭＯＳのローサイド出力トランジスタＭＮ１ＷＬのオン／オフを制御するローサイド出力駆動回路１５ＷＬを、相補関係にあるＰＷＭ信号で制御する。
【００１６】
Ｕ相のハイサイド出力トランジスタＭＮ１ＵＨのドレインは電源４０に接続され、そのハイサイド出力トランジスタＭＮ１ＵＨとローサイド出力トランジスタＭＮ１ＵＬの共通接続点であるＵ相出力中点ＵＰは、ブートストラップ回路２０のキャパシタＣ１とモータ３０のＵ相端子に接続されている。
【００１７】
Ｖ相のハイサイド出力トランジスタＭＮ１ＶＨのドレインは電源４０に接続され、そのハイサイド出力トランジスタＭＮ１ＶＨとローサイド出力トランジスタＭＮ１ＶＬの共通接続点であるＶ相出力中点ＶＰは、ブートストラップ回路２０のキャパシタＣ１とモータ３０のＶ相端子に接続されている。
【００１８】
Ｗ相のハイサイド出力トランジスタＭＮ１ＷＨのドレインは電源４０に接続され、そのハイサイド出力トランジスタＭＮ１ＷＨとローサイド出力トランジスタＭＮ１ＷＬの共通接続点であるＷ相出力中点ＷＰは、ブートストラップ回路２０のキャパシタＣ１とモータ３０のＷ相端子に接続されている。
【００１９】
ブートストラップ回路２０のダイオードＤ１とキャパシタＣ１の共通接続点に生成されるブートストラップ電圧ＶＴＣＰは、被検出電圧としてブートストラップ補助充電回路１２に入力するとともに、Ｕ，Ｖ，Ｗ相のハイサイド出力駆動回路１５ＵＨ，１５ＶＨ，１５ＷＨのそれぞれに、電源電圧として供給されている。
【００２０】
さて、Ｕ相において、ハイサイド出力駆動回路１５ＵＨの出力が“Ｌ”、ローサイド出力駆動回路１５ＵＬの出力が“Ｈ”になったときは、ハイサイド出力トランジスタＭＮ１ＵＨがオフ、ローサイド出力トランジスタＭＮ１ＵＬがオンとなって、Ｕ相出力中点ＵＰが接地電位となる。このため、ブートストラップ電源回路１１の出力電圧ＶＣＰの端子から、ブートストラップ回路２０のダイオードＤ１→キャパシタＣ１→出力中点ＵＰ→ローサイド出力トランジスタＭＮ１ＵＬを経由して接地に電流が流れてキャパシタＣ１に充電が行われ、ブートストラップ電圧ＶＴＣＰが生成される。この電圧ＶＴＣＰは「ＶＣＰ−Ｖｆ１」となる。Ｖｆ１はダイオードＤ１の順方向電圧である。
【００２１】
次のタイミングで、Ｕ相において、ハイサイド出力駆動回路１５ＵＨの出力が“Ｈ”、ローサイド出力駆動回路１５ＵＬの出力が“Ｌ”になると、ハイサイド出力トランジスタＭＮ１ＵＨがオン、ローサイド出力トランジスタＭＮ１ＵＬがオフとなって、一瞬、Ｕ相出力中点ＵＰがフローティングとなり、そのＵ相出力中点ＵＰが接地電圧よりも高い電圧（ほぼＶＣＣ／２程度）に持ち上げられる。このため、ブートストラップ電圧ＶＴＣＰが前記した電圧（＝ＶＣＰ−Ｖｆ１）よりも高い電圧に持ち上げられ、この持ち上げられた電圧ＶＴＣＰがハイサイド出力駆動回路１５ＵＨに電源電圧として供給される。このため、そのハイサイド出力駆動回路１５ＵＨの“Ｈ”の電圧はブートストラップ電圧ＶＴＣＰとなって、ハイサイド出力トランジスタＭＮ１ＵＨにゲート電圧として印加する。よって、ハイサイド出力トランジスタＭＮ１ＵＨは深いオン状態となる。
【００２２】
ハイサイド出力トランジスタＭＮ１ＵＨがオン状態になると、Ｕ相出力中点ＵＰがほぼ電源電圧ＶＣＣとなるので、ブートストラップ電圧ＶＴＣＰはさらに高い電圧（＝ＶＣＣ＋ＶＣＰ−Ｖｆ１）となり、ハイサイド出力トランジスタＭＮ１ＵＨはより深いオン状態となる。
【００２３】
このように、ハイサイド出力トランジスタＭＮ１ＵＨは、それがオンした際に、ブートストラップ回路２０によって、そのオン状態が確実になる。
【００２４】
以上の動作において、Ｕ相の駆動ＰＷＭ信号のデューティ比が高くなり、図７に示したように、ローサイド出力トランジスタＭＮ１ＵＬのオン時間Ｔ１に比べてハイサイド出力トランジスタＭＮ１ＵＨのオン時間Ｔ２が長くなると、ブートストラップ回路２０のキャパシタＣ１への充電時間が相対的に短くなる。このため、そのキャパシタＣ１に対する充電量が不足してきて、ブートストラップ電圧ＶＴＣＰが低下し、ハイサイド出力トランジスタＭＮ１ＵＨのゲート電圧が低下し、そのハイサイド出力トランジスタＭＮ１ＵＨのオン状態が十分ではなくなる。
【００２５】
この状態を改善してブートストラップ電圧ＶＴＣＰを一定の電圧以上に保持するために、前記した特許文献１では、ＰＷＭ信号のデューティ比が所定値以上になると、チャージポンプ回路を駆動して補助充電を行っていたが、これは実際のブートストラップ電圧ＶＴＣＰを検出するものではないので、過剰充電によるノイズ増大や充電不足が生じる問題がある。
【００２６】
これに対して、本発明では、図６に示すように、ブートストラップ電圧ＶＴＣＰが所定値Ｖ１を下回ると、これをブートストラップ補助充電回路１２が検出し、その検出信号によってクロック発生回路１３でクロックを発生させ、このクロックによってブートストラップ補助充電回路１２内のチャージポンプ回路の昇圧動作が開始するようにしている。これにより、このチャージポンプ回路で発生した昇圧電圧によって、ブートストラップ回路２０のキャパシタＣ１に補助充電が開始される。この補助充電は、ブートストラップ電圧ＶＴＣＰが前記した所定値Ｖ１を超えるまで継続すると停止し、これが繰り返される。図６ではＵ相駆動のＰＷＭ信号のデューティ比が途中から１００％で連続しているが、ブートストラップ電圧ＶＴＣＰはほぼ所定値Ｖ１の電圧に保持されている。このように本発明では、ブートストラップ回路２０のキャパシタＣ１が適宜補助充電されることによって、Ｕ相駆動のＰＷＭ信号のデューティ比が１００％であっても、ブートストラップ電圧ＶＴＣＰは所定電圧Ｖ１以上に保持され、しかも必要以上の補助充電は行われない。
【００２７】
以上の動作はＵ相についてである。Ｖ相やＷ相についても同様な動作が行われるので、その詳しい説明は省略する。
【００２８】
図２にブートストラップ補助充電回路１２の詳細を示す。このブートストラップ補助充電回路１２は、ブートストラップ電圧検出回路１２１とチャージポンプ回路１２２とにより構成されている。ブートストラップ電圧検出回路１２１は、ダイオードＤ２、ＰＭＯＳトランジスタＭＰ１，ＭＰ２、ＮＭＯＳトランジスタＭＮ２〜ＭＮ５、ＰＮＰトランジスタＱ１、およびキャパシタＣ３，Ｃ４により構成されている。トランジスタＭＰ１，ＭＰ２はトランジスタＭＰ１を基準側とするカレントミラー回路を構成し、トランジスタＭＮ３〜ＭＮ５はトランジスタＭＮ２を基準側とするカレントミラー回路を構成している。また、チャージポンプ回路１２２は、ＰＭＯＳトランジスタＭＰ３，ＮＭＯＳトランジスタＭＮ６、キャパシタＣ５、およびダイオードＤ３，Ｄ４により構成されている。
【００２９】
ブートストラップ電圧検出回路１２１において、ダイオードＤ２、トランジスタＱ１、キャパシタＣ３，Ｃ４は請求項記載の正規電圧保持回路を構成する。また、ダイオードＤ２、トランジスタＭＰ１，ＭＰ２，ＭＮ２〜ＭＮ５は請求項記載の比較回路を構成する。
【００３０】
このブートストラップ電圧検出回路１２１では、動作開始時に、ローサイド出力トランジスタＭＮ１ＵＬをハイサイド出力トランジスタＭＮ１ＵＨよりも長い時間オンさせるＰＷＭ信号（例えばＵ相駆動ＰＷＭ信号のデューティ比が０％近い信号）を制御回路１４から出力することによって、必要十分なブートストラップ電圧ＶＴＣＰがキャパシタＣ１に充電される。このブートストラップ電圧ＶＴＣＰにより、ダイオードＤ２→トランジスタＱ１→キャパシタＣ３を経由して流れるベース電流によりトランジスタＱ１がオンし、これによりそのトランジスタＱ１のコレクタに接続されたキャパシタＣ４が充電される。
【００３１】
キャパシタＣ３への充電によりトランジスタＱ１のベース電圧が上昇して、そのトランジスタＱ１がオフした時点では、ブートストラップ電圧ＶＴＣＰからダイオードＤ２の順方向電圧Ｖｆ２を減じた電圧（＝ＶＴＣＰ−Ｖｆ２）がキャパシタＣ４に保持され、これが正規電圧となる。
【００３２】
このとき、トランジスタＭＮ２はキャパシタＣ４の電圧によりオンしており、そのソースはトランジスタＭＮ４で定電流バイアスされているので、トランジスタＭＰ１のソースはトランジスタＭＮ２のゲート電圧からそのゲート・ソース間電圧Ｖgsnm2だけ低い電圧（＝ＶＴＣＰ―Ｖｆ２−Ｖgsnm2）にバイアスされる。一方、トランジスタＭＰ２のソースは、ブートストラップ電圧ＶＴＣＰからダイオードＤ２の順方向電圧Ｖｆ２を差し引いた電圧（＝ＶＴＣＰ−Ｖｆ２）にバイアスされ、ドレインはトランジスタＭＮ５で定電流バイアスされている。
【００３３】
よって、トランジスタＭＰ２のソース電圧はトランジスタＭＰ１のソース電圧に対してＶgsmn2だけ高くなっている。このため、トランジスタＭＰ２のドレイン電流がトランジスタＭＰ１のドレイン電流よりも大きくなる。このとき、両トランジスタＭＰ１，ＭＰ２のサイズを同一にしておきトランジスタＭＮ４，ＭＮ５の吸い込み電流能力（同一）を設定しておけば、トランジスタＭＰ２とＭＮ５の共通ドレインに現れる検出電圧Ｖｓは“Ｈ”の状態となり、クロック発生回路１３は動作を停止している。
【００３４】
その後、キャパシタＣ１の放電によってブートストラップ電圧ＶＴＣＰが低下し、その低下量がトランジスタＭＮ２のゲート・ソース間電圧Ｖgsmn2よりも大きくなると、上記と反対に、トランジスタＭＰ２のドレイン電流がトランジスタＭＰ１のドレイン電流よりも小さくなり、反転する。これにより、トランジスタＭＰ２とＭＮ５の共通ドレインに現れる検出電圧Ｖｓは“Ｌ”の状態となり、クロック発生回路１３が動作を開始する。
【００３５】
クロック発生回路１３からのクロックＣＫ（デューティ比５０％）が出力されると、チャージポンプ回路１２２のトランジスタＭＰ３，ＭＮ６が交互にオン／オフを繰り返す。トランジスタＭＰ３がオフしトランジスタＭＮ６がオンしたときは、ダイオードＤ３を経由して電圧（＝ＶＣＣ−Ｖｆ３）がキャパシタＣ５に充電される。Ｖｆ３はダイオードＤ３の順方向電圧である。また、トランジスタＭＰ３がオンしトランジスタＭＮ６がオフしたときは、ブートストラップ電源回路１１の出力電圧ＶＣＰがキャパシタＣ５に充電される。よって、チャージポンプ回路１２２から出力されてブートストラップ回路２０のキャパシタＣ１に補助充電する電圧は、「ＶＣＣ＋ＶＣＰ−（Ｖｆ３＋Ｖｆ４）」となる。この電圧は前記した図６の電圧Ｖ１に等しい。Ｖｆ４はダイオードＤ４の順方向電圧である。なお、ブートストラップ電圧ＶＴＣＰの最大値は、ハイサイド出力トランジスタＭＮ１ＵＨがオンしたときの前記した電圧「ＶＣＣ＋ＶＣＰ−Ｖｆ１」である。
【００３６】
図３にブートストラップ電源回路１１の詳細を示す。このブートストラップ電源回路１１は、ＮＭＯＳトランジスタＭＮ８、非反転入力端子に基準電圧Ｖｒｅｆが入力したオペアンプＯＰ１、および抵抗Ｒ１，Ｒ２により構成されている。
【００３７】
ここでは、オペアンプＯＰ１の反転入力端子の電圧が基準電圧Ｖｒｅｆに一致するようにトランジスタＭＮ８が制御されるので、出力するブートストラップ電源電圧ＶＣＰは、
ＶＣＰ＝Ｖｒｅｆ×（１＋（Ｒ１／Ｒ２））
となる。
【００３８】
図４に別の例のブートストラップ電源回路１１Ａの詳細を示す。ここでは、図３で説明したブートストラップ電源回路１１に加えて、電圧保持用キャパシタＣ６と昇圧用キャパシタＣ７、およびＰＭＯＳトランジスタＭＰ５〜ＭＰ８を追加している。
【００３９】
その動作は、まずトランジスタＭＰ６，ＭＰ８がオンし、トランジスタＭＰ５，ＭＰ７がオフすることにより、経路Ａ１経由でキャパシタＣ７にキャパシタＣ６の電圧ＶＣＰ１が充電される。次に、トランジスタＭＰ６，ＭＰ８がオフし、トランジスタＭＰ５，ＭＰ７がオンすることにより、経路Ａ２経由でキャパシタＣ７にキャパシタＣ６の電圧ＶＣＰ１が重畳される。そしてこの動作が繰り返される。よって、出力するブートストラップ電源電圧ＶＣＰは、電圧保持用キャパシタＣ６の電圧ＶＣＰ１を２倍昇圧した電圧になる。つまり、図４のブートストラップ電源回路１１Ａでは、図３のブートストラップ電源回路１１で得られる電圧の２倍の電圧を生成することができる。
【００４０】
図５にブートストラップ補助充電回路１２Ａの別の例を示す。ここでは、キャパシタＣ３，Ｃ４の図２で示した接地側の端子を、電圧ＶＣＣの電源４０に直接接続している。正常なときのブートストラップ電圧ＶＴＣＰは電圧ＶＣＣを超える電圧（＝ＶＣＣ＋ＶＣＰ−Ｖｆ１）となるので、キャパシタＣ３，Ｃ４の接地側の端子を接地から切り離して電源４０に接続しても、キャパシタＣ４に電圧「ＶＴＣＰ−Ｖｆ２」を充電することができ、前記した図２のブートストラップ補助充電回路１２と同様に、ブートストラップ回路２０のキャパシタＣ１に対して補助充電を行わせることができる。なお、キャパシタＣ３，Ｃ４の図２に示した接地側の端子を、ブートストラップ電源回路１１の出力側に接続しても、同様の動作が行われる。
【００４１】
以上説明した実施例において、ブートストラップ電源電圧ＶＣＰとしては、電源４０の電圧ＶＣＣをそのまま使用してもよい。この場合でも、ブートストラップ電圧ＶＣＴＰは最大で「２ＶＣＣ−Ｖｆ１」にまで高くできる。また、クロック発生回路１３で発生するクロックの周波数を高くしておけば、チャージポンプ１２２のキャパシタＣ５の容量を小さくできる。また、本発明の出力回路は、モータ駆動回路の出力回路に限らず、スイッチング電源装置やその他の装置の出力回路に適用することもできる。
【符号の説明】
【００４２】
１０：モータ駆動回路、１１，１１Ａ：ブートストラップ電源回路、１２，１２Ａ：ブートストラップ補助充電回路、１２１：ブートストラップ電圧検出回路、１２２：チャージポンプ回路、１３：クロック発生回路、１４：制御回路、１５ＵＨ，１５ＶＨ，１５ＷＨ：ハイサイド出力駆動回路、１５ＵＬ，１５ＶＬ，１５ＷＬ：ローサイド出力駆動回路
２０：ブートストラップ回路
３０：三相モータ
４０：電源
【図１】
2015088872.tif 000003
【図２】
2015088872.tif 000004
【図３】
2015088872.tif 000005
【図４】
2015088872.tif 000006
【図５】
2015088872.tif 000007
【図６】
2015088872.tif 000008
【図７】
2015088872.tif 000009