(57)【要約】【課題】信頼性を向上させることが可能な放射線撮像装置を提供する。【解決手段】放射線撮像装置は、放射線に基づく信号電荷を発生する複数の画素と、複数の画素から信号電荷を読み出すための電界効果型のトランジスタとを備え、トランジスタは、活性層と活性層に隣接して形成された低濃度不純物層とを含む半導体層と、活性層を間にして対向配置された第１および第２のゲート電極とを有し、第１および第２のゲート電極の少なくとも一方は、低濃度不純物層と非対向の領域に設けられているものである。【選択図】図１
2015041629.tif 000002
【特許請求の範囲】
【請求項１】
放射線に基づく信号電荷を発生する複数の画素と、
前記複数の画素から前記信号電荷を読み出すための電界効果型のトランジスタとを備え、
前記トランジスタは、
活性層と前記活性層に隣接して形成された低濃度不純物層とを含む半導体層と、
前記活性層を間にして対向配置された第１および第２のゲート電極とを有し、
前記第１および第２のゲート電極の少なくとも一方は、前記低濃度不純物層と非対向の領域に設けられている
放射線撮像装置。
【請求項２】
基板側から順に、前記第１のゲート電極、第１のゲート絶縁膜、前記半導体層、第２のゲート絶縁膜および前記第２のゲート電極が設けられ、
前記第１のゲート電極は、前記第２のゲート電極よりも小さい幅を有する
請求項１に記載の放射線撮像装置。
【請求項３】
前記第２のゲート電極は、前記活性層に正対して配置されると共に前記活性層と略同一の幅を有する
請求項２に記載の放射線撮像装置。
【請求項４】
前記第２のゲート絶縁膜の厚みは、前記第１のゲート絶縁膜の厚みよりも大きい
請求項２に記載の放射線撮像装置。
【請求項５】
少なくとも前記第１ゲート電極が前記低濃度不純物層と非対向の領域に設けられている
請求項４に記載の放射線撮像装置。
【請求項６】
前記第１および第２のゲート電極の両方が前記低濃度不純物層と非対向の領域に設けられている
請求項１に記載の放射線撮像装置。
【請求項７】
前記第１および第２のゲート電極は、前記複数の画素を有する画素部と前記画素部の周辺回路部とのうち前記画素部に形成されたものである
請求項１に記載の放射線撮像装置。
【請求項８】
前記低濃度不純物層における不純物濃度は、前記複数の画素を有する画素部において前記画素部の周辺回路部よりも高くなっている
請求項１に記載の放射線撮像装置。
【請求項９】
前記活性層は、ソース電極およびドレイン電極に電気的に接続される２つの端部を有し、
前記低濃度不純物層は、前記活性層の前記２つの端部のうちの少なくとも一方に隣接して形成されている
請求項１に記載の放射線撮像装置。
【請求項１０】
前記半導体層は、非晶質シリコン、多結晶シリコンまたは微結晶シリコンを含む
請求項１に記載の放射線撮像装置。
【請求項１１】
前記半導体層が低温多結晶シリコンを含む
請求項１０に記載の放射線撮像装置。
【請求項１２】
前記複数の画素がそれぞれ光電変換素子を有し、
前記複数の画素の光入射側に、前記放射線を前記光電変換素子の感度域の波長に変換する波長変換層を備えた
請求項１に記載の放射線撮像装置。
【請求項１３】
前記複数の画素はそれぞれ、前記放射線を吸収して前記信号電荷を発生させる変換層を備えた
請求項１に記載の放射線撮像装置。
【請求項１４】
前記放射線はＸ線である
請求項１に記載の放射線撮像装置。
【請求項１５】
放射線撮像装置と、この放射線撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、
前記放射線撮像装置は、
放射線に基づく信号電荷を発生する複数の画素と、
前記複数の画素から前記信号電荷を読み出すための電界効果型のトランジスタとを備え、
前記トランジスタは、
活性層と前記活性層に隣接して形成された低濃度不純物層とを含む半導体層と、
前記活性層を間にして対向配置された第１および第２のゲート電極とを有し、
前記第１および第２のゲート電極の少なくとも一方は、前記低濃度不純物層と非対向の領域に設けられている
放射線撮像表示システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、例えば医療用や非破壊検査用のＸ線撮影に好適な放射線撮像装置、およびそのような放射線撮像装置を用いた放射線撮像表示システムに関する。
【背景技術】
【０００２】
例えばＸ線などの放射線に基づく画像信号を取得する放射線撮像装置が提案されている（例えば特許文献１，２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２５２０７４号公報
【特許文献２】特開２００４−２６５９３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記放射線撮像装置では、放射線に基づく信号電荷を各画素から読み出すためのスイッチング素子として、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が用いられる。このようなトランジスタにおいて放射線に対して信頼性の高い素子構造の実現が望まれている。
【０００５】
本開示はかかる問題点に鑑みてなされたもので、その目的は、信頼性を向上させることが可能な放射線撮像装置、およびそのような放射線撮像装置を備えた放射線撮像表示システムを提供することにある。
【課題を解決するための手段】
【０００６】
本開示の放射線撮像装置は、放射線に基づく信号電荷を発生する複数の画素と、複数の画素から信号電荷を読み出すための電界効果型のトランジスタとを備え、トランジスタは、活性層と活性層に隣接して形成された低濃度不純物層とを含む半導体層と、活性層を間にして対向配置された第１および第２のゲート電極とを有し、第１および第２のゲート電極の少なくとも一方は、低濃度不純物層と非対向の領域に設けられているものである。
【０００７】
本開示の放射線撮像表示システムは、上記本開示の放射線撮像装置と、この放射線撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備えたものである。
【０００８】
本開示の放射線撮像装置および放射線撮像表示システムでは、各画素から信号電荷を読み出すためのトランジスタにおいて、第１および第２のゲート電極が、活性層を間にして対向配置されると共に、それらのうちの少なくとも一方が活性層に隣接する低濃度不純物層と非対向な領域に設けられている。これにより、トランジスタのオフ時のリーク電流の発生が抑制され、素子寿命が改善される。
【発明の効果】
【０００９】
本開示の放射線撮像装置および放射線撮像表示システムによれば、各画素から信号電荷を読み出すためのトランジスタにおいて、活性層を間にして対向配置された第１および第２のゲート電極のうちの少なくとも一方が、活性層に隣接する低濃度不純物層と非対向な領域に設けられるようにしたので、素子寿命を改善することができる。よって、信頼性を向上させることが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本開示の一実施の形態に係る放射線撮像装置の全体構成を表すブロック図である。
【図２Ａ】間接変換型の場合の画素部の概略構成を表す模式図である。
【図２Ｂ】直接変換型の場合の画素部の概略構成を表す模式図である。
【図３】図１に示した画素等の詳細構成例を表す回路図である。
【図４】図２に示したトランジスタの構成を表す断面図である。
【図５】図１に示した列選択部の詳細構成例を表すブロック図である。
【図６Ａ】比較例１に係るトランジスタの構成例を表す断面図である。
【図６Ｂ】図６Ａに示したトランジスタのＸ線照射時（０〜５００Ｇｙ）の電流電圧特性を表す図である。
【図７Ａ】比較例２に係るトランジスタの構成例を表す断面図である。
【図７Ｂ】比較例２に係るトランジスタの他の構成例を表す断面図である。
【図８】図４に示したトランジスタの他の構成例を表す断面図である。
【図９】オーバーラップ量の許容範囲について説明するための模式図である。
【図１０Ａ】ゲート（ボトム側）およびＬＤＤ間のオーバーラップ量のトランジスタ特性への影響を説明するための特性図である。
【図１０Ｂ】図１０Ａにおけるオフ領域の拡大図である。
【図１１】ゲート（トップ側）およびＬＤＤ間のオーバーラップ量のトランジスタ特性への影響を説明するための特性図である。
【図１２】ゲート電極（トップ側）の他の構成例を表す断面図である。
【図１３】変形例１に係る画素等の構成を表す回路図である。
【図１４】変形例２に係る画素等の構成を表す回路図である。
【図１５】変形例３に係る画素等の構成を表す回路図である。
【図１６】変形例４に係る画素等の構成を表す回路図である。
【図１７】適用例に係る放射線撮像表示システムの概略構成を表す模式図である。
【発明を実施するための形態】
【００１１】
以下、本開示における実施の形態について、図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
１．実施の形態（２つのゲート電極がＬＤＤ層に非対向な領域に設けられたＴＦＴを用いた放射線撮像装置の例）
２．変形例１，２（パッシブ型の画素回路の他の例）
３．変形例３，４（アクティブ型の画素回路の例）
４．適用例（放射線撮像表示システムの例）
【００１２】
＜実施の形態＞
［構成］
図１は、本開示の一実施の形態に係る放射線撮像装置（放射線撮像装置１）の全体のブロック構成を表すものである。放射線撮像装置１は、例えば入射する放射線Ｒrad（例えばα線，β線，γ線，Ｘ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）ものである。この放射線撮像装置１は、画素部１１を備えると共に、この画素部１１の駆動回路（周辺回路部）として、行走査部１３、Ａ／Ｄ変換部１４、列走査部１５およびシステム制御部１６を備えている。
【００１３】
（画素部１１）
画素部１１は、放射線に基づいて信号電荷を発生させる複数の画素（撮像画素，単位画素）２０を備えたものである。複数の画素２０は、行列状（マトリクス状）に２次元配置されている。尚、図１に示したように、画素部１１内における水平方向（行方向）を「Ｈ」方向とし、垂直方向（列方向）を「Ｖ」方向とする。放射線撮像装置１は、画素部１１（画素２０）からの信号電荷の読み出しのためのスイッチング素子として後述のトランジスタ２２を用いるものであれば、間接変換型および直接変換型のいずれのタイプであってもよい。図２Ａに、間接変換型の場合の画素部１１の構成、図２Ｂに、直接変換型の場合の画素部１１の構成をそれぞれ示す。
【００１４】
間接変換型（図２Ａ）の場合には、画素部１１は、光電変換層１１１Ａ上（受光面側）に波長変換層１１２を有している。波長変換層１１２は、放射線Ｒradを、光電変換層１１１の感度域の波長（例えば可視光）に変換するものである。この波長変換層１１２は、例えばＸ線を可視光に変換する蛍光体（例えば、ＣｓＩ（Ｔｌ添加），Ｇｄ2Ｏ2Ｓ，ＢａＦＸ（ＸはＣｌ，Ｂｒ，Ｉ等），ＮａＩまたはＣａＦ2等のシンチレータ）からなる。このような波長変換層１１２は、光電変換層１１１Ａ上に、例えば有機材料またはスピンオングラス材料等からなる平坦化膜を介して形成されている。光電変換層１１１Ａは、フォトダイオードなどの光電変換素子（後述の光電変換素子２１）を含んで構成されている。
【００１５】
直接変換型（図２Ｂ）の場合には、画素部１１は、入射した放射線Ｒradを吸収して電気信号（正孔および電子）を発生する変換層（直接変換層１１１Ｂ）を有する。直接変換層１１１Ｂは、例えばアモルファスセレン（ａ−Ｓｅ）半導体や、カドミニウムテルル（ＣｄＴｅ）半導体などにより構成される。
【００１６】
このように、放射線撮像装置１は、間接変換型および直接変換型のいずれのタイプであってもよいが、以下の実施の形態等では、主に間接変換型の場合を例に挙げて説明する。即ち、画素部１１では、詳細は後述するが、放射線Ｒradが波長変換層１１２において可視光に変換された後、この可視光が光電変換層１１１Ａ（光電変換素子２１）において電気信号に変換され、信号電荷として読み出されるようになっている。
【００１７】
図３は、画素２０の回路構成（いわゆるパッシブ型の回路構成）を、Ａ／Ｄ変換部１４内の後述するチャージアンプ回路部１７１の回路構成とともに例示したものである。このパッシブ型の画素２０には、１つの光電変換素子２１と、１つのトランジスタ２２とが設けられている。この画素２０にはまた、Ｈ方向に沿って延在する読み出し制御線Ｌreadと、Ｖ方向に沿って延在する信号線Ｌsigとが接続されている。
【００１８】
光電変換素子２１は、例えばＰＩＮ（Positive Intrinsic Negative）型のフォトダイオードまたはＭＩＳ（Metal-Insulator-Semiconductor）型センサからなり、前述したように、入射光量に応じた電荷量の信号電荷を発生させる。尚、この光電変換素子２１のカソードは、ここでは蓄積ノードＮに接続されている。
【００１９】
トランジスタ２２は、読み出し制御線Ｌreadから供給される行走査信号に応じてオン状態となることにより、光電変換素子２１により得られた信号電荷（入力電圧Ｖin）を信号線Ｌsigへ出力するトランジスタ（読み出し用トランジスタ）である。このトランジスタ２２は、ここではＮチャネル型（Ｎ型）の電界効果トランジスタ（ＦＥＴ；Field Effect Transistor）により構成されている。但し、トランジスタ２２はＰチャネル型（Ｐ型）のＦＥＴ等により構成されていてもよい。
【００２０】
図４は、トランジスタ２２の断面構造を表したものである。本実施の形態では、トランジスタ２２は、いわゆるデュアルゲート（両面ゲート，ダブルゲート）型の薄膜トラジスタの素子構造を有する。トランジスタ２２は、例えば、基板１１０上に、ゲート電極１２０Ａ（第１のゲート電極），第１ゲート絶縁膜１２９、半導体層１２６、第２ゲート絶縁膜１３０、ゲート電極１２０Ｂ（第２のゲート電極）をこの順に有している。ゲート電極１２０Ｂ上には、層間絶縁膜１３１が形成されており、この層間絶縁膜１３１と、第２ゲート絶縁膜１３０とを貫通してコンタクトホールＨ１が形成されている。層間絶縁膜１３１上には、コンタクトホールＨ１を埋め込むようにソース・ドレイン電極１２８が設けられている。尚、これらのソース・ドレイン電極１２８上には更に図示しない層間絶縁膜が形成されている。
【００２１】
半導体層１２６は、例えばチャネル層１２６ａ（活性層）、ＬＤＤ(Lightly Doped Drain)層１２６ｂ（低濃度不純物層）およびＮ+層１２６ｃを含むものである。ＬＤＤ層１２６ｂは、リーク電流を低減するためのものであり、チャネル層１２６ａに隣接して（チャネル層１２６ａとＮ+層１２６ｃとの間に）形成されている。より詳細には、ＬＤＤ層１２６ｂは、チャネル層１２６ａのソース側およびドレイン側の端部のうち少なくとも一方の端部に隣接して形成されていればよいが、ここではチャネル層１２６ａの両側に形成されている。また、このＬＤＤ層１２６ｂの不純物濃度は、画素部１１とその周辺回路部との間で同一であっても異なっていてもよいが、画素部１１における不純物濃度が周辺回路部よりも高いことが望ましい。効果的にリーク電流を軽減できるためである。
【００２２】
この半導体層１２６は、例えば非晶質シリコン（アモルファスシリコン）、微結晶シリコンまたは多結晶シリコン（ポリシリコン）等のシリコン系半導体、望ましくは低温多結晶シリコン（ＬＴＰＳ：Low Temperature Poly-silicon）により構成されている。あるいは、酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ）または酸化亜鉛（ＺｎＯ）等の酸化物半導体により構成されていてもよい。
【００２３】
ソース・ドレイン電極１２８は、ソースまたはドレインとして機能し、例えばチタン（Ｔｉ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），タングステン（Ｗ）およびクロム（Ｃｒ）等のうちのいずれかよりなる単層膜、またはそれらのうちの２種以上を含む積層膜である。
【００２４】
ゲート電極１２０Ａ，１２０Ｂは、例えばモリブデン，チタン，アルミニウム，タングステンおよびクロム等のうちのいずれかよりなる単層膜、またはそれらのうちの２種以上を含む積層膜である。これらのゲート電極１２０Ａ，１２０Ｂは、チャネル層１２６ａを間にして対向配置され、例えば互いに同一の電圧が印加されるようになっている。
【００２５】
本実施の形態では、これらのゲート電極１２０Ａ，１２０Ｂが、ＬＤＤ層１２６ｂに非対向の領域に設けられている（ＬＤＤ層１２６ｂにオーバーラップしていない）。例えば、ゲート電極１２０Ａ，１２０Ｂは、活性層１２６ａの幅と同等またはそれ以下の領域内に形成されている。尚、ゲート電極１２０Ａ，１２０ＢとＬＤＤ層１２６ｂとのオーバーラップ量の許容範囲については後述する。
【００２６】
詳細には、ゲート電極１２０Ｂは、チャネル層１２６ａに正対して設けられると共に、その幅（ゲート長）ｄ２は、例えばチャネル層１２６ａと略同一である。これは、ゲート電極１２０Ｂの形成後に、セルフアラインで（ゲート電極１２０Ｂをマスクとして）不純物ドープを行い、チャネル層１２６ａ，ＬＤＤ層１２６ｂおよびＮ+層１２６ｃを形成するためである。この一方で、ゲート電極１２０Ａは、チャネル層１２６ａに対向して設けられるが、その幅ｄ１が、ゲート電極１２０Ｂの幅ｄ２よりも小さくなっている。
【００２７】
また、スイッチング素子としてのトランジスタは、画素部１１だけでなく、その周辺回路部（行走査部１３等）にも形成されている。上述したゲート電極１２０Ａ，１２０Ｂを含む素子構造は、画素部１１に選択的に形成されていればよく、周辺回路部における素子構造は上述のものに限定されない。Ｘ線などの放射線Ｒradは、周辺回路部では遮蔽されることが多く、画素部１１ほど放射線耐性が要求されないからである。
【００２８】
第１ゲート絶縁膜１２９および第２ゲート絶縁膜１３０はそれぞれ、例えば酸化シリコン（ＳｉＯx）または酸窒化シリコン（ＳｉＯＮ）等のシリコン酸化物膜（酸素を含むシリコン化合物膜）を含んで構成されている。具体的には、第１ゲート絶縁膜１２９および第２ゲート絶縁膜１３０はそれぞれ、例えば酸化シリコンまたは酸窒化シリコン等からなる単層膜であるか、あるいはこのようなシリコン酸化物膜と、窒化シリコン（ＳｉＮx）膜等のシリコン窒化物膜とを含む積層膜である。これらの第１ゲート絶縁膜１２９および第２ゲート絶縁膜１３０のいずれにおいても、上記シリコン酸化物膜が、半導体層１２６側に（半導体層１２６に隣接して）設けられている。半導体層１２６が例えば低温多結晶シリコンからなる場合には、製造プロセス上の理由から、半導体層１２６に隣接して、シリコン酸化物膜が形成される。
【００２９】
第１ゲート絶縁膜１２９および第２ゲート絶縁膜１３０はそれぞれ、上記シリコン酸化物膜およびシリコン窒化物膜を含む積層膜であることが望ましい。ここでは、第１ゲート絶縁膜１２９および第２ゲート絶縁膜１３０はそれぞれ積層膜となっている。具体的には、第１ゲート絶縁膜１２９は、基板１１０側から順に、例えば窒化シリコン膜１２９Ａおよび酸化シリコン膜１２９Ｂを積層したものである。第２ゲート絶縁膜１３０は、半導体層１２６側から順に、例えば酸化シリコン膜１３０Ａ、窒化シリコン膜１３０Ｂおよび酸化シリコン膜１３０Ｃを積層したものである。また、これらの第１ゲート絶縁膜１２９および第２ゲート絶縁膜１３０の各厚みは、特に限定されるものではないが、例えば第２ゲート絶縁膜１３０の厚みが、第１ゲート絶縁膜１２９の厚みよりも大きくなっている。
【００３０】
層間絶縁膜１３１は、例えば酸化シリコン、酸窒化シリコンおよび窒化シリコンのうちのいずれかよりなる単層膜、またはそれらのうちの２種以上を含む積層膜である。例えば、層間絶縁膜１３１は、ゲート電極１２０Ｂの側から順に、酸化シリコン膜１３１Ａ、窒化シリコン膜１３１Ｂおよび酸化シリコン膜１３１Ｃを積層したものである。尚、この層間絶縁膜１３１およびソース・ドレイン電極１２８を覆って更に他の層間絶縁膜が形成されていてもよい。
【００３１】
（行走査部１３）
行走査部１３は、後述のシフトレジスタ回路や所定の論理回路等を含んで構成されており、画素部１１内の複数の画素２０に対して行単位（水平ライン単位）での駆動（線順次走査）を行う画素駆動部（行走査回路）である。具体的には、各画素２０の読み出し動作やリセット動作等の撮像動作を例えば線順次走査により行う。尚、この線順次走査は、読み出し制御線Ｌreadを介して前述した行走査信号を各画素２０へ供給することによって行われる。
【００３２】
（Ａ／Ｄ変換部１４）
Ａ／Ｄ変換部１４は、複数（ここでは４つ）の信号線Ｌsigごとに１つ設けられた複数の列選択部１７を有しており、信号線Ｌsigを介して入力された信号電圧（信号電荷に応じた電圧）に基づいてＡ／Ｄ変換（アナログ／デジタル変換）を行うものである。これにより、デジタル信号からなる出力データＤout（撮像信号）が生成され、外部へ出力される。
【００３３】
各列選択部１７は、例えば図５に示したように、チャージアンプ１７２、容量素子（コンデンサあるいはフィードバック容量素子等）Ｃ１、スイッチＳＷ１、サンプルホールド（Ｓ／Ｈ）回路１７３、４つのスイッチＳＷ２を含むマルチプレクサ回路（選択回路）１７４、およびＡ／Ｄコンバータ１７５を有している。これらのうち、チャージアンプ１７２、容量素子Ｃ１、スイッチＳＷ１、Ｓ／Ｈ回路１７３およびスイッチＳＷ２はそれぞれ、信号線Ｌsig毎に設けられている。マルチプレクサ回路１７４およびＡ／Ｄコンバータ１７５は、列選択部１７毎に設けられている。尚、チャージアンプ１７２、容量素子Ｃ１およびスイッチＳＷ１は、図３のチャージアンプ回路１７１を構成するものである。
【００３４】
チャージアンプ１７２は、信号線Ｌsigから読み出された信号電荷を電圧に変換（Ｑ−Ｖ変換）するためのアンプ（増幅器）である。このチャージアンプ１７２では、負側（−側）の入力端子に信号線Ｌsigの一端が接続され、正側（＋側）の入力端子には所定のリセット電圧Ｖrstが入力されるようになっている。チャージアンプ１７２の出力端子と負側の入力端子との間は、容量素子Ｃ１とスイッチＳＷ１との並列接続回路を介して帰還接続（フィードバック接続）されている。即ち、容量素子Ｃ１の一方の端子がチャージアンプ１７２の負側の入力端子に接続され、他方の端子がチャージアンプ１７２の出力端子に接続されている。同様に、スイッチＳＷ１の一方の端子がチャージアンプ１７２の負側の入力端子に接続され、他方の端子がチャージアンプ１７２の出力端子に接続されている。尚、このスイッチＳＷ１のオン・オフ状態は、システム制御部１６からアンプリセット制御線Ｌcarstを介して供給される制御信号（アンプリセット制御信号）によって制御される。
【００３５】
Ｓ／Ｈ回路１７３は、チャージアンプ１７２とマルチプレクサ回路１７４（スイッチＳＷ２）との間に配置されており、チャージアンプ１７２からの出力電圧Ｖcaを一時的に保持するための回路である。
【００３６】
マルチプレクサ回路１７４は、列走査部１５による走査駆動に従って４つのスイッチＳＷ２のうちの１つが順次オン状態となることにより、各Ｓ／Ｈ回路１７３とＡ／Ｄコンバータ１７５との間を選択的に接続または遮断する回路である。
【００３７】
Ａ／Ｄコンバータ１７５は、スイッチＳＷ２を介して入力されたＳ／Ｈ回路１７３からの出力電圧に対してＡ／Ｄ変換を行うことにより、上記した出力データＤoutを生成して出力する回路である。
【００３８】
（列走査部１５）
列走査部１５は、例えば図示しないシフトレジスタやアドレスデコーダ等を含んで構成されており、上記した列選択部１７内の各スイッチＳＷ２を走査しつつ順番に駆動するものである。このような列走査部１５による選択走査によって、信号線Ｌsigの各々を介して読み出された各画素２０の信号（上記出力データＤout）が、順番に外部へ出力されるようになっている。
【００３９】
（システム制御部１６）
システム制御部１６は、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５の各動作を制御するものである。具体的には、システム制御部１６は、前述した各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、このタイミングジェネレータにおいて生成される各種のタイミング信号を基に、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５の駆動制御を行う。このシステム制御部１６の制御に基づいて、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５がそれぞれ画素部１１内の複数の画素２０に対する撮像駆動（線順次撮像駆動）を行うことにより、画素部１１から出力データＤoutが取得されるようになっている。
【００４０】
［作用、効果］
本実施の形態の放射線撮像装置１では、例えばＸ線などの放射線Ｒradが画素部１１へ入射すると、各画素２０（ここでは、光電変換素子２１）において、入射光に基づく信号電荷が発生する。このとき、詳細には、図３に示した蓄積ノードＮにおいて、発生した信号電荷の蓄積により、ノード容量に応じた電圧変化が生じる。これにより、トランジスタ２２のドレインには入力電圧Ｖin（信号電荷に対応した電圧）が供給される。この後、読み出し制御線Ｌreadから供給される行走査信号に応じてトランジスタ２２がオン状態になると、上記した信号電荷が信号線Ｌsigへ読み出される。
【００４１】
読み出された信号電荷は、信号線Ｌsigを介して複数（ここでは４つ）の画素列ごとに、Ａ／Ｄ変換部１４内の列選択部１７へ入力される。列選択部１７では、まず、各信号線Ｌsigから入力される信号電荷毎に、チャージアンプ１７２等からなるチャージアンプ回路においてＱ−Ｖ変換（信号電荷から信号電圧への変換）を行う。次いで、変換された信号電圧（チャージアンプ１７２からの出力電圧Ｖca）毎に、Ｓ／Ｈ回路１７３およびマルチプレクサ回路１７４を介してＡ／Ｄコンバータ１７５においてＡ／Ｄ変換を行い、デジタル信号からなる出力データＤout（撮像信号）を生成する。このようにして、各列選択部１７から出力データＤoutが順番に出力され、外部へ伝送される（または図示しない内部メモリーへ入力される）。
【００４２】
（比較例）
ここで、図６Ａおよび図７Ａに、本実施の形態の比較例（比較例１，２）に係る素子構造について示す。尚、上記トランジスタ２２の素子構造と同様の要素には同一の符号を付している。まず、比較例１に係る素子構造では、本実施の形態と同様、半導体層１２６を間にして２つのゲート電極（ゲート電極１０１Ａ，１０１Ｂ）が対向配置されている。また、第１ゲート絶縁膜１２９、第２ゲート絶縁膜１３０、ソース・ドレイン電極１２８および層間絶縁膜１３１の各構成についても、本実施の形態と同様である。但し、比較例１では、本実施の形態と異なり、ゲート電極１０１Ａ，１０１Ｂが、半導体層１２６のＬＤＤ層１２６ｂにオーバーラップして設けられると共に、ゲート電極１０１Ａ，１０１Ｂが、互いに同一の幅ｄ１００を有している。このような素子構造は、例えば半導体層１２６における不純物ドープ工程（活性層１２６ａ，ＬＤＤ層１２６ｂ，Ｎ+層１２６ｃの形成工程）を、第２ゲート電極１０１Ｂの形成前に行うことにより形成される。
【００４３】
図６Ｂに、比較例１の素子構造における、管電圧８０ｋＶ、線量０Ｇｙ，１００Ｇｙ，３００Ｇｙ，５００Ｇｙの各場合の電流電圧特性（ゲート電圧Ｖｇとドレイン電流Ｉdsとの関係）について示す。上記のようなＬＤＤ層１２６ｂとオーバーラップするゲート電極１０１Ａ，１０１Ｂをもつ比較例１の素子構造では、放射線（Ｘ線）の照射により、電流電圧特性（ゲート電圧Ｖｇとドレイン電流Ｉdsとの関係）が劣化する。具体的には、オフ時にリーク電流が発生し、局所的にドレイン電流Ｉdsが上昇する現象（例えば０Ｇｙの場合であれば−３Ｖ付近）が生じる。また、トランジスタ２２に対する放射線の照射量が増すと、閾値電圧Ｖthが負側（マイナス側）へシフトしたり、あるいはＳ（サブスレッショルドスウィング）値が悪化する。これらの結果、トランジスタ２２の素子寿命が短くなってしまう。
【００４４】
そこで、図７Ａに示した比較例２の素子構造を採用することができる。比較例２では、ゲート電極１０２Ａ、活性層１２６ａおよびゲート電極１０２Ｂが略同一の幅ｄ２００となるように設計されている。このような素子構造では、例えばゲート電極１０２Ｂを形成後、セルフアラインで（ゲート電極１０２Ｂをマスクとして不純物ドープを行い）、活性層１２６ａ，ＬＤＤ層１２６ｂおよびＮ+層１２６ｃが形成される。これにより、ゲート電極１０２ＢとＬＤＤ層１２６ｂとのオーバーラップ領域を削減できる。ところが、実際には、ゲート電極１０２Ａ，１０２Ｂ間で位置合わせずれが生じた場合や、ゲート電極１０２Ａ，１０２Ｂの仕上がりの各幅が設計値からばらついた場合などに、ゲート電極１０２ＡとＬＤＤ層１２６ｂとのオーバーラップ領域（ｄOL）が生じてしまう（図７Ｂ）。
【００４５】
これに対し、本実施の形態のトランジスタ２２では、半導体層１２６を間にしてゲート電極１２０Ａ，１２０Ｂが対向配置された構造において、ゲート電極１２０Ａ，１２０Ｂが、ＬＤＤ層１２６ｂに非対向な領域に設けられている。これにより、上述したようなリーク電流の局所的な上昇を抑制することができる。
【００４６】
具体的には、例えばゲート電極１２０Ａと活性層１２６ａとが略同一の幅（ｄ２）を有する（即ち、ゲート電極１２０Ｂの形成後にセルフアラインでＬＤＤ層１２６ｂ等が形成される）ことにより、ゲート電極１２０ＢとＬＤＤ層１２６ｂとのオーバーラップ領域を削減できる。また、本実施の形態では、ゲート電極１２０Ａの幅ｄ１がゲート電極１２０Ｂの幅ｄ２よりも小さくなっている（ゲート電極１２０Ａの幅が、ゲート電極１２０Ｂの幅よりも小さい値になるように設計される）。このため、ゲート電極１２０Ａ，１２０Ｂ間において位置合わせずれが生じた場合や、ゲート電極１２０Ａの線幅が設計値よりも大きくなってしまった場合においても、ゲート電極１２０ＡとＬＤＤ層１２６ｂとのオーバーラップ領域が生じにくい（図８）。
【００４７】
ここで、本実施の形態のトランジスタ２２では、第２ゲート絶縁膜１３０の厚みが、第１ゲート絶縁膜１２９の厚みよりも大きくなるように構成されている。このような素子構造では、半導体層１２６よりも上側のゲート電極１２０ＢとＬＤＤ層１２６ｂとのオーバーラップに比べ、下側のゲート電極１２０ＡとＬＤＤ層１２６ｂとのオーバーラップが、特性に影響を与え易い。これは、ゲート電極１２０ＢとＬＤＤ層１２６ｂとの間に生じる電界よりも、ゲート電極１２０ＡとＬＤＤ層１２６ｂとの間に生じる電界の方が強くなるためである。従って、ゲート電極１２０Ａの幅ｄ１を幅ｄ２よりも小さくして、ゲート電極１２０ＡとＬＤＤ層１２６ｂとがオーバーラップしないように設計されることで、上記のようなデュアルゲート型の素子構造において効果的に特性劣化を抑制することができる。
【００４８】
（ゲート電極１２０ＡのＬＤＤオーバーラップ量）
ゲート電極１２０ＡとＬＤＤ層１２６ｂとのオーバーラップ量（オーバーラップ領域の幅）は理想的には０（ゼロ）である。但し、実際には、位置合わせずれなどのプロセス上の誤差等を考慮して、例えば−０．２μｍ〜＋０．１μｍ程度の範囲まで許容される。
【００４９】
尚、図９に模式的に示したように、活性層１２６ａおよびＬＤＤ層１２６ｂの境界（境界Ａ）の位置と、ゲート電極１２０Ａの端部ｅの位置が一致する場合をオーバーラップ量０とする。また、＋（プラス）の符号は、オーバーラップ量が０となる境界Ａの位置を基準として、端部ｅが相対的にＬＤＤ層１２６ｂ側に位置する場合、即ちゲート電極１２０ＡとＬＤＤ層１２６ｂとがオーバーラップしている場合を表す。一方、−（マイナス）の符号は、オーバーラップ量が０となる境界Ａの位置を基準として、端部ｅが相対的に活性層１２６ａ側に位置し、ゲート電極１２０ＡとＬＤＤ層１２６ｂとがオーバーラップしておらず、離れていることを表す。
【００５０】
図１０Ａに、ゲート電極１２０ＡとＬＤＤ層１２６ｂとのオーバーラップ量を変化させた場合の電流電圧特性についてのシミュレーション結果を示す。図１０Ｂは、図１０Ａにおけるオフ領域を拡大したものである。オーバーラップ量としては、−０．４μｍ〜＋０．５μｍの範囲（０μｍを除く）において０．１μｍ刻みで変化させた。この結果、ゲート電極１２０ＡとＬＤＤ層１２６ｂとのオーバーラップ量が＋０．１μｍ以下であれば、リーク電流による局所的なドレイン電流の上昇が抑制され、ゲート電圧Ｖｇが−２Ｖ〜−８Ｖの範囲において、ドレイン電流Ｉdsの値も同程度となることがわかった。一方で、オーバーラップ量が−０．２μｍ以下となると、Ｓ値が悪化する傾向がある。これらの結果から、オーバーラップ量は、−０．２μｍ〜＋０．１μｍの範囲内であることが望ましい。換言すると、オーバーラップ量がこの範囲内であれば、オーバーラップ量が０である場合とほぼ同等の効果を得ることができ、ゲート電極１２０Ａが、ＬＤＤ層１２６ｂとオーバーラップしていない（ＬＤＤ層１２６ｂと非対向の領域に形成されている）、と見做すことができる。尚、上記シミュレーションにおいて、ゲート電極１２０Ａ（Ｍｏ）の厚みを６５ｎｍ、ゲート電極１２０Ｂ（Ｍｏ）の厚みを９０ｎｍとした。ゲート電極１２０Ａ，１２０Ｂの実効的なゲートＬ長は２．５μｍ、ゲートＷ長は２．０μｍとした。また、第１ゲート絶縁膜１２９では、窒化シリコン膜１２９Ａの厚みを８３ｎｍ、酸化シリコン膜１２９Ｂの厚みを１４ｎｍとした。第２ゲート絶縁膜１３０では、酸化シリコン膜１３０Ａの厚みを２９ｎｍ、窒化シリコン膜１３０Ｂの厚みを６２ｎｍ、酸化シリコン膜１３０Ｃの厚みを１４ｎｍとした。また、ＬＤＤ長（各ＬＤＤ層１２６ｂの幅）を１．８５μｍとした。
【００５１】
（ゲート電極１２０ＢのＬＤＤオーバーラップ量）
他方、ゲート電極１２０ＢとＬＤＤ層１２６ｂとのオーバーラップ量は、第２ゲート絶縁膜１３０の厚みが第１のゲート絶縁膜１２９よりも大きい場合、特性に影響を与えにくい。例えば、図１１に示したように、オーバーラップ量が０．２１μｍである場合と、０．１１μｍである場合との間において、特性にほとんど差はみられなかった。ゲート電極１２０Ｂの形成後にセルフアラインでＬＤＤ層１２６ｂ等が形成されることから、ゲート電極１２０Ｂとの間では大きなオーバーラップは生じにくいが、仮に生じた場合であっても、そのオーバーラップ量は、上記ゲート電極１２０Ａよりも広い範囲で許容される。
【００５２】
上記理由から、本開示内容における「非対向」とは、ゲート電極１２０Ａ，１２０ＢのそれぞれとＬＤＤ層１２６ｂとが全くオーバーラップしない状態（オーバーラップ量が０以下の状態）を含むことは勿論、上記理由により、若干の許容範囲を含むものとする。また、本実施の形態では、ゲート電極１２０Ｂの形成後にセルフアラインでＬＤＤ層１２６ｂが形成されることから、ゲート電極１２０ＢがＬＤＤ層１２６ｂに非対向である（ゲート電極１２０Ａ，１２０Ｂの双方がＬＤＤ層１２６ｂに非対向である）が、必ずしもこの構成に限定されない。第２ゲート絶縁膜１３０の厚みが第１ゲート絶縁膜１２９よりも大きい場合には、例えば図１２に示したように、ゲート電極１２０Ｂは、ＬＤＤ層１２６ｂとオーバーラップしていてもよい。つまり、ゲート電極１２０Ｂの形成前に、ＬＤＤ層１２６ｂを形成することもできる。但し、本実施の形態（図４）のように、ゲート電極１２０Ａ，１２０Ｂの双方がＬＤＤ層１２６ｂに非対向であることがより望ましい。
【００５３】
以上説明したように、本実施の形態では、各画素２０から信号電荷を読み出すためのトランジスタ２２において、ゲート電極１２０Ａ，１２０Ｂが、活性層１２６ａを間にして対向配置されると共に、ＬＤＤ層１２６ｂと非対向な領域に設けられている。これにより、トランジスタ２２のオフ時においてリーク電流の局所的な上昇を抑制することができ、素子寿命を改善することができる。よって、信頼性を向上させることが可能となる。
【００５４】
尚、上記実施の形態では、半導体層１２６において、活性層１２６ａの両側（ソース側およびドレイン側）にＬＤＤ層１２６ｂを形成した構成を例示したが、ＬＤＤ層１２６ｂは、活性層１２６ａの片側（ソース側あるいはドレイン側）にのみ設けられていてもよい。片側にのみ設けられる場合には、ＬＤＤ層１２６ｂは、活性層１２６ａのドレイン側に形成されることが望ましい。
【００５５】
次に、上記実施の形態の変形例について説明する。尚、上記実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【００５６】
＜変形例１＞
図１３は、変形例１に係る画素（画素２０Ａ）の回路構成を、チャージアンプ回路１７１の回路構成例と共に表したものである。この画素２０Ａは、上記実施の形態の画素２０と同様、パッシブ型の画素回路を有し、１つの光電変換素子２１と１つのトランジスタ２２とを有している。また、この画素２０Ａには読み出し制御線Ｌread（Ｌread１，Ｌread２）と、信号線Ｌsigとが接続されている。
【００５７】
但し、本変形例の画素２０Ａでは、上記実施の形態の画素２０と異なり、光電変換素子２１のアノードが蓄積ノードＮに接続され、カソードが電源に接続されている。このように、画素２０Ａにおいて光電変換素子２１のアノードに蓄積ノードＮが接続されていてもよく、この場合であっても、上記実施の形態の放射線撮像装置１と同等の効果を得ることができる。
【００５８】
＜変形例２＞
図１４は、変形例２に係る画素（画素２０Ｂ）の回路構成を、チャージアンプ回路１７１の回路構成例と共に表したものである。この画素２０Ｂは、上記実施の形態の画素２０と同様、パッシブ型の回路構成となっており、読み出し制御線Ｌread（Ｌread１，Ｌread２）と、信号線Ｌsigとに接続されている。
【００５９】
但し、本変形例では、画素２０Ｂにおいて、１つの光電変換素子２１と共に２つのトランジスタ２２を有している。これら２つのトランジスタ２２は、互いに直列に接続されている（一方のソースまたはドレインと他方のソースまたはドレインとが電気的に接続されている。また、各トランジスタ２２におけるゲートは読み出し制御線Ｌreadに接続されている。
【００６０】
このように、画素２０Ｂ内に直列接続された２つのトランジスタ２２を設けた構成としてもよく、この場合にも、上記実施の形態と同等の効果を得ることができる。
【００６１】
＜変形例３，４＞
図１５は、変形例３に係る画素（画素２０Ｃ）の回路構成を、アンプ回路１７１Ａの回路構成例とともに表したものである。図１６は、変形例４に係る画素（画素２０Ｄ）の回路構成を、アンプ回路１７１Ａの回路構成例とともに表したものである。これらの画素２０Ｃ，２０Ｄはそれぞれ、これまで説明した画素２０，２０Ａ，２０Ｂとは異なり、いわゆるアクティブ型の画素回路を有している。
【００６２】
画素２０Ｃ，２０Ｄには、１つの光電変換素子２１と、３つのトランジスタ２２，２３，２４とが設けられている。これらの画素２０Ｃ，２０Ｄにはまた、読み出し制御線Ｌreadおよび信号線Ｌsigに加え、リセット制御線Ｌrstが接続されている。
【００６３】
画素２０Ｃ，２０Ｄではそれぞれ、トランジスタ２２の２つのゲートが読み出し制御線Ｌread１，Ｌread２に接続され、ソースが例えば信号線Ｌsigに接続され、ドレインが、例えばソースフォロワ回路を構成するトランジスタ２３のドレインに接続されている。トランジスタ２３のソースは例えば電源ＶＤＤに接続され、ゲートは、例えば蓄積ノードＮを介して、光電変換素子２１のカソード（図１５の例）またはアノード（図１６の例）と、リセット用トランジスタとして機能するトランジスタ２４のドレインとに接続されている。トランジスタ２４のゲートはリセット制御線Ｌrstに接続され、ソースには例えばリセット電圧Ｖrstが印加される。図１５の変形例３では、光電変換素子２１のアノードがグランドに接続（接地）され、図１６の変形例４では、光電変換素子２１のカソードが電源に接続されている。
【００６４】
アンプ回路１７１Ａは、前述の列選択部１７において、チャージアンプ１７２、容量素子Ｃ１およびスイッチＳＷ１に代わりに、定電流源１７１およびアンプ１７６を設けたものとなっている。アンプ１７６では、正側の入力端子には信号線Ｌsigが接続されると共に、負側の入力端子と出力端子とが互いに接続され、ボルテージフォロワ回路が形成されている。尚、信号線Ｌsigの一端側には定電流源１７１の一方の端子が接続され、この定電流源１７１の他方の端子には電源ＶＳＳが接続されている。
【００６５】
＜適用例＞
上記実施の形態および変形例に係る放射線撮像装置は、以下に説明するような放射線撮像表示システムへ適用可能である。
【００６６】
図１７は、適用例に係る放射線撮像表示システム（放射線撮像表示システム５）の概略構成例を模式的に表したものである。放射線撮像表示システム５は、上述の画素部１１を有する放射線撮像装置１と、画像処理部５２と、表示装置４とを備えている。
【００６７】
画像処理部５２は、放射線撮像装置１から出力される出力データＤout（撮像信号）に対して所定の画像処理を施すことにより、画像データＤ１を生成するものである。表示装置４は、画像処理部５２において生成された画像データＤ１に基づく画像表示を、所定のモニタ画面４０上で行うものである。
【００６８】
この放射線撮像表示システム５では、放射線撮像装置１（ここでは放射線放射線撮像装置）が、光源（ここではＸ線源等の放射線源）５１から被写体５０に向けて照射された照射光（ここでは放射線）に基づき、被写体５０の画像データＤoutを取得し、画像処理部５２へ出力する。画像処理部５２は、入力された画像データＤoutに対して上記した所定の画像処理を施し、その画像処理後の画像データ（表示データ）Ｄ１を表示装置４へ出力する。表示装置４は、入力された画像データＤ１に基づいて、モニタ画面４０上に画像情報（撮像画像）を表示する。
【００６９】
このように、本適用例の放射線撮像表示システム５では、放射線撮像装置１において被写体５０の画像を電気信号として取得可能であるため、取得した電気信号を表示装置４へ伝送することによって画像表示を行うことができる。即ち、従来のような放射線写真フィルムを用いることなく、被写体５０の画像を観察することが可能となり、また、動画撮影および動画表示にも対応可能となる。
【００７０】
以上、実施の形態、変形例および適用例を挙げたが、本開示内容はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、撮像部における画素の回路構成は、上記実施の形態等で説明したもの（画素２０，２０Ａ〜２０Ｄの回路構成）には限られず、他の回路構成であってもよい。同様に、行走査部や列選択部等の回路構成についても、上記実施の形態等で説明したものには限られず、他の回路構成であってもよい。
【００７１】
更に、上記実施の形態等で説明した撮像部、行走査部、Ａ／Ｄ変換部（列選択部）および列走査部等はそれぞれ、例えば同一基板上に形成されているようにしてもよい。具体的には、例えば低温多結晶シリコンなどの多結晶半導体を用いることにより、これらの回路部分におけるスイッチ等も同一基板上に形成することができるようになる。このため、例えば外部のシステム制御部からの制御信号に基づいて、同一基板上における駆動動作を行うことが可能となり、狭額縁化（３辺フリーの額縁構造）や配線接続の際の信頼性向上を実現することができる。
【００７２】
尚、本開示は以下のような構成であってもよい。
（１）
放射線に基づく信号電荷を発生する複数の画素と、
前記複数の画素から前記信号電荷を読み出すための電界効果型のトランジスタとを備え、
前記トランジスタは、
活性層と前記活性層に隣接して形成された低濃度不純物層とを含む半導体層と、
前記活性層を間にして対向配置された第１および第２のゲート電極とを有し、
前記第１および第２のゲート電極の少なくとも一方は、前記低濃度不純物層と非対向の領域に設けられている
放射線撮像装置。
（２）
基板側から順に、前記第１のゲート電極、第１のゲート絶縁膜、前記半導体層、第２のゲート絶縁膜および前記第２のゲート電極が設けられ、
前記第１のゲート電極は、前記第２のゲート電極よりも小さい幅を有する
上記（１）に記載の放射線撮像装置。
（３）
前記第２のゲート電極は、前記活性層に正対して配置されると共に前記活性層と略同一の幅を有する
上記（２）に記載の放射線撮像装置。
（４）
前記第２のゲート絶縁膜の厚みは、前記第１のゲート絶縁膜の厚みよりも大きい
上記（２）または（３）に記載の放射線撮像装置。
（５）
少なくとも前記第１ゲート電極が前記低濃度不純物層と非対向の領域に設けられている
上記（４）に記載の放射線撮像装置。
（６）
前記第１および第２のゲート電極の両方が前記低濃度不純物層と非対向の領域に設けられている
上記（１）に記載の放射線撮像装置。
（７）
前記第１および第２のゲート電極は、前記複数の画素を有する画素部と前記画素部の周辺回路部とのうち前記画素部に形成されたものである
上記（１）〜（６）のいずれかに記載の放射線撮像装置。
（８）
前記低濃度不純物層における不純物濃度は、前記複数の画素を有する画素部において前記画素部の周辺回路部よりも高くなっている
上記（１）〜（７）のいずれかに記載の放射線撮像装置。
（９）
前記活性層は、ソース電極およびドレイン電極に電気的に接続される２つの端部を有し、
前記低濃度不純物層は、前記活性層の前記２つの端部のうちの少なくとも一方に隣接して形成されている
上記（１）〜（８）のいずれかに記載の放射線撮像装置。
（１０）
前記半導体層は、非晶質シリコン、多結晶シリコンまたは微結晶シリコンを含む
上記（１）〜（９）のいずれかに記載の放射線撮像装置。
（１１）
前記半導体層が低温多結晶シリコンを含む
上記（１）〜（１０）のいずれかに記載の放射線撮像装置。
（１２）
前記複数の画素がそれぞれ光電変換素子を有し、
前記複数の画素の光入射側に、前記放射線を前記光電変換素子の感度域の波長に変換する波長変換層を備えた
上記（１）〜（１１）のいずれかに記載の放射線撮像装置。
（１３）
前記複数の画素はそれぞれ、前記放射線を吸収して前記信号電荷を発生させる変換層を備えた
上記（１）〜（１１）のいずれかに記載の放射線撮像装置。
（１４）
前記放射線はＸ線である
上記（１）〜（１３）のいずれかに記載の放射線撮像装置。
（１５）
放射線撮像装置と、この放射線撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、
前記放射線撮像装置は、
放射線に基づく信号電荷を発生する複数の画素と、
前記複数の画素から前記信号電荷を読み出すための電界効果型のトランジスタとを備え、
前記トランジスタは、
活性層と前記活性層に隣接して形成された低濃度不純物層とを含む半導体層と、
前記活性層を間にして対向配置された第１および第２のゲート電極とを有し、
前記第１および第２のゲート電極の少なくとも一方は、前記低濃度不純物層と非対向の領域に設けられている
放射線撮像表示システム。
【符号の説明】
【００７３】
１…放射線撮像装置、１１…画素部、１１１Ａ…光電変換層、１１１Ｂ…直接変換層、１１２…波長変換層、１３…行走査部、１４…Ａ／Ｄ変換部、１５…列走査部、１６…システム制御部、１７…列選択部、１７１…チャージアンプ回路、１７２…チャージアンプ、２０，２０Ａ〜２０Ｄ…画素（撮像画素）、２１…光電変換素子、２２…トランジスタ、１１０…基板、１２０Ａ，１２０Ｂ…ゲート電極、１２６…半導体層、１２６ａ…活性層、１２６ｂ…ＬＤＤ層、１２６ｃ…Ｎ+層、１２８…ソース・ドレイン電極、１２９…第１ゲート絶縁膜、１３０…第２ゲート絶縁膜、１３１…層間絶縁膜、４…表示装置、４０…モニタ画面、５…放射線撮像表示システム、５０…被写体、５１…光源（放射線源）、５２…画像処理部、Ｌsig…信号線、Ｌread，Ｌread１，Ｌread２…読み出し制御線、Ｌrst…リセット制御線、Ｄout…出力データ、Ｖrst…リセット電圧、Ｎ…蓄積ノード、ＳＷ１…スイッチ、Ｃ１…容量素子、Ｒrad…放射線。
【図１】
2015041629.tif 000003
【図２Ａ】
2015041629.tif 000004
【図２Ｂ】
2015041629.tif 000005
【図３】
2015041629.tif 000006
【図４】
2015041629.tif 000007
【図５】
2015041629.tif 000008
【図６Ａ】
2015041629.tif 000009
【図６Ｂ】
2015041629.tif 000010
【図７Ａ】
2015041629.tif 000011
【図７Ｂ】
2015041629.tif 000012
【図８】
2015041629.tif 000013
【図９】
2015041629.tif 000014
【図１０Ａ】
2015041629.tif 000015
【図１０Ｂ】
2015041629.tif 000016
【図１１】
2015041629.tif 000017
【図１２】
2015041629.tif 000018
【図１３】
2015041629.tif 000019
【図１４】
2015041629.tif 000020
【図１５】
2015041629.tif 000021
【図１６】
2015041629.tif 000022
【図１７】
2015041629.tif 000023