(57)【要約】【課題】基準電位以上の電圧範囲で動作するトランジスターと、基準電位以下の電圧範囲で動作するトランジスターとの両方が同一の半導体基板に混載された半導体装置等を提供する。【解決手段】この半導体装置は、第１導電型の半導体基板と、半導体基板内に設けられた第２導電型の埋め込み拡散層と、半導体基板内において、埋め込み拡散層に接続されて埋め込み拡散層と共に半導体基板の第１の領域を囲むことにより、半導体基板の第１の領域を第２の領域から分離する第２導電型の不純物拡散領域と、半導体基板の第１の領域内において、埋め込み拡散層上に少なくとも第１導電型の半導体層を介して設けられた第２導電型の第１のウエル及び第２のウエルと、半導体基板に設けられた複数のトランジスターとを備える。【選択図】図１
2015201500.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板内に設けられた第２導電型の埋め込み拡散層と、
前記半導体基板内において、前記埋め込み拡散層に接続されて前記埋め込み拡散層と共に前記半導体基板の第１の領域を囲むことにより、前記半導体基板の第１の領域を第２の領域から分離する第２導電型の不純物拡散領域と、
前記半導体基板の第１の領域内において、前記埋め込み拡散層上に少なくとも第１導電型の半導体層を介して設けられた第２導電型の第１のウエル及び第２のウエルと、
前記半導体基板に設けられた複数のトランジスターと、
を備える半導体装置。
【請求項２】
前記半導体基板の第１の領域に電位を供給する第１の電源端子と、
前記半導体基板の第２の領域に電位を供給する第２の電源端子と、
をさらに備える、請求項１記載の半導体装置。
【請求項３】
前記不純物拡散領域及び前記埋め込み拡散層に電位を供給する第３の電源端子をさらに備える、請求項２記載の半導体装置。
【請求項４】
前記第１又は第２のウエルに電位を供給する第４の電源端子をさらに備える、請求項２又は３記載の半導体装置。
【請求項５】
前記半導体基板の第１の領域内において、前記埋め込み拡散層上に少なくとも第１導電型の半導体層を介して設けられた第１導電型の第３のウエルをさらに備える、請求項２〜４のいずれか１項記載の半導体装置。
【請求項６】
前記第１の電源端子が、前記第３のウエルに電気的に接続されており、前記第１の電源端子から前記第３のウエルを介して前記半導体基板の第１の領域に電位が供給される、請求項５記載の半導体装置。
【請求項７】
Ｐ型の前記半導体基板の第２の領域に基準電位が供給され、
Ｎ型の前記不純物拡散領域及び前記埋め込み拡散層に基準電位以上の第１の電位が供給され、
Ｐ型の前記半導体基板の第１の領域に第１の電位よりも低い第２の電位が供給され、
Ｎ型の前記第１及び第２のウエルに第２の電位よりも高い電位が供給される、
請求項１〜６のいずれか１項記載の半導体装置。
【請求項８】
Ｐ型の前記半導体基板の第１の領域に基準電位よりも低い第２の電位が供給される、請求項７記載の半導体装置。
【請求項９】
Ｎ型の前記第１のウエルに基準電位よりも高い電位が供給され、
Ｎ型の前記第２のウエルに基準電位以下の電位が供給される、
請求項７又は８記載の半導体装置。
【請求項１０】
前記半導体基板の第１の領域内の第１導電型の半導体層が、前記埋め込み拡散層上に設けられて少なくとも前記第１及び第２のウエルに接する第１導電型の第２の埋め込み拡散層を含む、請求項１〜９のいずれか１項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のＭＯＳ（金属酸化物半導体）電界効果トランジスター又はＬＤ（Lateral Double-diffused）ＭＯＳ電界効果トランジスターを同一基板上に混載した半導体装置等に関する。
【背景技術】
【０００２】
一般に、複数のＭＯＳ電界効果トランジスター又はＬＤＭＯＳ電界効果トランジスターを同一の半導体基板に混載して電子回路を構成する場合には、第１導電型の半導体基板の電位を基準電位（０Ｖ）として、トランジスターが形成される第２導電型のウエルに、基準電位に対して正又は負の一方の電位が供給される。
【０００３】
例えば、Ｐ型の半導体基板が用いられる場合には、Ｐ型の半導体基板の電位を基準電位（０Ｖ）として、Ｐ型の半導体基板内に設けられたＮウエルに正の電位を供給することにより、ＰＮ接合が逆バイアスされる。それにより、Ｐ型の半導体基板からＮウエルに向けて電流が流れないようにすることができる。また、Ｐ型の半導体基板内に複数のＮウエルが設けられる場合においても、複数のＮウエルにそれぞれ異なる電位を供給することは可能であるが、それらの電位は正の電位にしなければならない。
【０００４】
関連する技術として、特許文献１には、α線ソフトエラー対策の埋め込み不純物層を設けつつ、各セル毎の接地用タップを削減することのできるＳＲＡＭを有する半導体集積回路装置が開示されている。この半導体集積回路装置は、第１導電型の半導体基板に中間層として配設された第２導電型の埋め込み不純物層と、埋め込み不純物層に接触することなく半導体基板に所定深さで設けられた第１導電型のウエル領域と、埋め込み不純物層に接触することなく半導体基板に所定深さで設けられた第２導電型のウエル領域と、第１導電型のウエル領域及び第２導電型のウエル領域それぞれに素子が設けられ相互に関係する集積回路素子とを具備する。
【０００５】
特許文献１の図１を参照すると、Ｐウエル領域及びＮウエル領域とＮ型の埋め込み不純物層との間のＰ型の半導体基板に、接地電位ＶＳＳが供給される。これにより、ソフトエラー対策のＮ型の埋め込み不純物層が設けられたまま、Ｐウエル領域をフローティングにしないようにできる。一方、Ｎウエル領域には、正の電源電位ＶＤＤが供給される。従って、Ｐウエル領域及びＮウエル領域に形成されるトランジスターは、接地電位ＶＳＳと電源電位ＶＤＤとの間の電圧範囲で動作することになる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−６００７１号公報（段落００１８−００２０、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、電子回路によっては、基準電位以上の電圧範囲で動作するトランジスターと、基準電位以下の電圧範囲で動作するトランジスターとの両方が用いられる場合がある。そのような場合に、両方のトランジスターを同一の半導体基板に混載して電子回路を構成することが望まれている。
【０００８】
そこで、上記の点に鑑み、本発明の目的の１つは、基準電位以上の電圧範囲で動作するトランジスターと、基準電位以下の電圧範囲で動作するトランジスターとの両方が同一の半導体基板に混載された半導体装置等を提供することである。
【課題を解決するための手段】
【０００９】
以上の課題を解決するため、本発明の１つの観点に係る半導体装置は、第１導電型の半導体基板と、半導体基板内に設けられた第２導電型の埋め込み拡散層と、半導体基板内において、埋め込み拡散層に接続されて埋め込み拡散層と共に半導体基板の第１の領域を囲むことにより、半導体基板の第１の領域を第２の領域から分離する第２導電型の不純物拡散領域と、半導体基板の第１の領域内において、埋め込み拡散層上に少なくとも第１導電型の半導体層を介して設けられた第２導電型の第１のウエル及び第２のウエルと、半導体基板に設けられた複数のトランジスターとを備える。本願において、第１導電型がＰ型で、第２導電型がＮ型であっても良いし、第１導電型がＮ型で、第２導電型がＰ型であっても良い。
【００１０】
本発明の１つの観点によれば、第１導電型の半導体基板内において、半導体基板の第１の領域を囲む第２導電型の埋め込み拡散層及び不純物拡散領域を設けることによって、半導体基板の第１の領域が第２の領域から電気的に分離される。従って、半導体基板の第１の領域に第２の領域の電位とは異なる電位を設定したり、第１の領域内の第１及び第２のＮウエルに設定可能な電位の範囲を拡大したりすることができる。その結果、基準電位以上の電圧範囲で動作するトランジスターと、基準電位以下の電圧範囲で動作するトランジスターとの両方を、同一の半導体基板に混載することが可能となる。
【００１１】
ここで、半導体装置が、半導体基板の第１の領域に電位を供給する第１の電源端子と、半導体基板の第２の領域に電位を供給する第２の電源端子とをさらに備えるようにしても良い。それにより、半導体装置の外部から第１及び第２の電源端子を介して半導体基板の第１及び第２の領域に異なる電位を供給することができる。
【００１２】
その場合に、半導体装置が、不純物拡散領域及び埋め込み拡散層に電位を供給する第３の電源端子、又は、第１又は第２のウエルに電位を供給する第４の電源端子をさらに備えるようにしても良い。それにより、半導体装置の外部から第３又は第４の電源端子を介して、不純物拡散領域及び埋め込み拡散層、又は、第１又は第２のウエルに所望の電位を供給することができる。
【００１３】
また、半導体装置が、半導体基板の第１の領域内において、埋め込み拡散層上に少なくとも第１導電型の半導体層を介して設けられた第１導電型の第３のウエルをさらに備えるようにしても良い。例えば、第２導電型のウエルと第１導電型のウエルとを交互に配置することにより、それらのウエルに設けられた複数のトランジスター間のリーク電流を低減することができる。
【００１４】
その場合に、第１の電源端子が、第３のウエルに電気的に接続されており、第１の電源端子から第３のウエルを介して半導体基板の第１の領域に電位が供給されるようにしても良い。それにより、半導体基板の第１の領域に電気的に接続される配線を省略することができる。
【００１５】
以上において、Ｐ型の半導体基板の第２の領域に基準電位が供給され、Ｎ型の不純物拡散領域及び埋め込み拡散層に基準電位以上の第１の電位が供給され、Ｐ型の半導体基板の第１の領域に第１の電位よりも低い第２の電位が供給され、Ｎ型の第１及び第２のウエルに第２の電位よりも高い電位が供給されるようにしても良い。それにより、半導体基板内のＰＮ接合が逆バイアスされて、ＰＮ接合に無駄な電流が流れないようにすることができる。
【００１６】
その場合に、Ｐ型の半導体基板の第１の領域に基準電位よりも低い第２の電位が供給されるようにしても良い。それにより、基準電位以下の電圧範囲で動作するＮチャネルトランジスターを第１の領域に設けると共に、基準電位以上の電圧範囲で動作するＮチャネルトランジスターを第２の領域に設けることができる。
【００１７】
また、Ｎ型の第１のウエルに基準電位よりも高い電位が供給され、Ｎ型の第２のウエルに基準電位以下の電位が供給されるようにしても良い。それにより、基準電位以上の電圧範囲で動作するＰチャネルトランジスターを第１のＮウエルに設けると共に、基準電位以下の電圧範囲で動作するＰチャネルトランジスターを第２のＮウエルに設けることができる。
【００１８】
以上において、半導体基板の第１の領域内の第１導電型の半導体層が、埋め込み拡散層上に設けられて少なくとも第１及び第２のウエルに接する第１導電型の第２の埋め込み拡散層を含むようにしても良い。それにより、半導体基板の第１の領域内に流れるリーク電流を低減することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施形態に係る半導体装置の主要部を模式的に示す断面図。
【図２】本発明の第２の実施形態に係る半導体装置の主要部を模式的に示す断面図。
【図３】本発明の第３の実施形態に係る半導体装置の第１の部分を模式的に示す図。
【図４】本発明の第３の実施形態に係る半導体装置の第２の部分を模式的に示す図。
【発明を実施するための形態】
【００２０】
以下に、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照番号を付して、重複する説明を省略する。
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る半導体装置の主要部を模式的に示す断面図である。図１に示すように、この半導体装置は、Ｐ型の半導体基板１０と、半導体基板１０内に設けられたＮ型の埋め込み拡散層２０、Ｎ型の不純物拡散領域（Ｎプラグ）３０、Ｎウエル４１及び４２と、半導体基板１０に設けられた複数のトランジスターＱＮ１、ＱＮ２、ＱＰ１、ＱＰ２とを含んでいる。
【００２１】
例えば、半導体基板１０は、表層部にＮ型不純物を注入してＮ型の埋め込み拡散層２０が設けられたＰ型の下地基板１１と、下地基板１１上にＰ型半導体をエピタキシャル成長させることによって設けられたＰ型のエピタキシャル層１２とを含んでいる。ここで、エピタキシャル層１２は、トランジスター等の素子が形成される素子形成領域となる。下地基板１１及びエピタキシャル層１２の材料としては、例えば、シリコン（Ｓｉ）が用いられる。あるいは、半導体基板１０内にディープウエルを形成することにより、半導体基板１０内の所定の深さに埋め込み拡散層２０を配設して、エピタキシャル層１２を省略しても良い。
【００２２】
Ｎプラグ３０は、半導体基板１０内において、Ｎ型の埋め込み拡散層２０に接続されて、Ｎ型の埋め込み拡散層２０と共に半導体基板の第１の領域１０ａを囲むことにより、半導体基板の第１の領域１０ａを第２の領域１０ｂから分離している。Ｎウエル４１及び４２は、半導体基板の第１の領域１０ａ内において、Ｎ型の埋め込み拡散層２０上に少なくともＰ型の半導体層を介して設けられている。
【００２３】
半導体基板の第１の領域１０ａには、ＮチャネルＭＯＳ電界効果トランジスターＱＮ１が設けられており、半導体基板の第２の領域１０ｂには、ＮチャネルＭＯＳ電界効果トランジスターＱＮ２が設けられている。トランジスターＱＮ１及びＱＮ２の各々は、半導体基板内に設けられたＮ型のソース領域（Ｓ）及びドレイン領域（Ｄ）と、半導体基板上にゲート絶縁膜を介して設けられたゲート電極（Ｇ）とを有している。
【００２４】
Ｎウエル４１には、ＰチャネルＭＯＳ電界効果トランジスターＱＰ１が設けられており、Ｎウエル４２には、ＰチャネルＭＯＳ電界効果トランジスターＱＰ２が設けられている。トランジスターＱＰ１及びＱＰ２の各々は、Ｎウエル内に設けられたＰ型のソース領域（Ｓ）及びドレイン領域（Ｄ）と、Ｎウエル上にゲート絶縁膜を介して設けられたゲート電極（Ｇ）とを有している。
【００２５】
また、半導体装置は、電源端子（パッド）Ｔ１〜Ｔ５を含んでも良い。電源端子Ｔ１は、半導体基板の第１の領域１０ａ内に設けられたＰ型のコンタクト領域１２ａに電気的に接続されて、半導体基板の第１の領域１０ａに電位を供給する。電源端子Ｔ２は、半導体基板の第２の領域１０ｂ内に設けられたＰ型のコンタクト領域１２ｂに電気的に接続されて、半導体基板の第２の領域１０ｂに電位を供給する。それにより、半導体装置の外部から電源端子Ｔ１及びＴ２を介して、半導体基板の第１の領域１０ａ及び第２の領域１０ｂに異なる電位を供給することができる。
【００２６】
電源端子Ｔ３は、Ｎプラグ３０内に設けられたＮ型のコンタクト領域３０ａに電気的に接続されて、Ｎプラグ３０及びＮ型の埋め込み拡散層２０に電位を供給する。それにより、半導体装置の外部から電源端子Ｔ３を介して、Ｎプラグ３０及びＮ型の埋め込み拡散層２０に所望の電位を供給することができる。なお、Ｎプラグ３０に供給される電位が半導体基板の第２の領域１０ｂに供給される電位と同一である場合には、コンタクト領域３０ａを電源端子Ｔ２に電気的に接続することにより、電源端子Ｔ３を省略しても良い。
【００２７】
電源端子Ｔ４は、Ｎウエル４１内に設けられたＮ型のコンタクト領域４１ａに電気的に接続されて、Ｎウエル４１に電位を供給する。また、電源端子Ｔ５は、Ｎウエル４２内に設けられたＮ型のコンタクト領域４２ａに電気的に接続されて、Ｎウエル４２に電位を供給する。
【００２８】
それにより、半導体装置の外部から電源端子Ｔ４及びＴ５を介して、Ｎウエル４１及び４２に所望の電位を供給することができる。なお、Ｎウエル４１又はＮウエル４２に供給される電位がＮプラグ３０に供給される電位と同一である場合には、コンタクト領域４１ａ又は４２ａを電源端子Ｔ３に電気的に接続することにより、電源端子Ｔ４又はＴ５を省略しても良い。
【００２９】
次に、図１に示す半導体装置の各部に供給される電位の一例について説明する。電源端子Ｔ２に、基準電位（０Ｖ）を印加することにより、電源端子Ｔ２から半導体基板の第２の領域１０ｂに基準電位が供給される。電源端子Ｔ３に、基準電位以上の第１の電位（例えば、＋５Ｖ）を印加することにより、電源端子Ｔ３からＮプラグ３０及びＮ型の埋め込み拡散層２０に第１の電位が供給される。電源端子Ｔ１に、第１の電位よりも低い第２の電位（例えば、−５Ｖ）を印加することにより、電源端子Ｔ１から半導体基板の第１の領域１０ａに第２の電位が供給される。
【００３０】
また、電源端子Ｔ４に、第２の電位よりも高い第３の電位（例えば、＋５Ｖ）を印加することにより、電源端子Ｔ４からＮウエル４１に第３の電位が供給される。電源端子Ｔ５に、第２の電位よりも高い第４の電位（例えば、０Ｖ）を印加することにより、電源端子Ｔ５からＮウエル４２に第４の電位が供給される。それにより、半導体基板内のＰＮ接合が逆バイアスされて、ＰＮ接合に無駄な電流が流れないようにすることができる。
【００３１】
上記の例においては、半導体基板の第１の領域１０ａに、基準電位よりも低い第２の電位（−５Ｖ）が供給される。その場合には、半導体基板の第１の領域１０ａに設けられたトランジスターＱＮ１のソース及びドレインに、第２の電位（−５Ｖ）以上の電位を印加することができる。例えば、トランジスターＱＮ１は、基準電位以下の０Ｖ〜−５Ｖの電圧範囲で動作する。
【００３２】
また、基準電位（０Ｖ）が供給される半導体基板の第２の領域１０ｂに設けられたトランジスターＱＮ２のソース及びドレインに、基準電位（０Ｖ）以上の電位を印加することができる。例えば、トランジスターＱＮ２は、基準電位以上の０Ｖ〜＋５Ｖの電圧範囲で動作する。
【００３３】
上記の例においては、Ｎウエル４１に、基準電位よりも高い第３の電位（＋５Ｖ）が供給される。その場合には、Ｎウエル４１に設けられたトランジスターＱＰ１のソース及びドレインに、第３の電位（＋５Ｖ）以下の電位を印加することができる。例えば、トランジスターＱＰ１は、基準電位以上の０Ｖ〜＋５Ｖの電圧範囲で動作する。
【００３４】
また、Ｎウエル４２に、基準電位以下の第４の電位（０Ｖ）が供給される。その場合には、Ｎウエル４２に設けられたトランジスターＱＰ２のソース及びドレインに、第４の電位（０Ｖ）以下の電位を印加することができる。例えば、トランジスターＱＰ２は、基準電位以下の０Ｖ〜−５Ｖの電圧範囲で動作する。
【００３５】
本発明の第１の実施形態によれば、Ｐ型の半導体基板１０内において、半導体基板の第１の領域１０ａを囲むＮ型の埋め込み拡散層２０及びＮプラグ３０を設けることによって、半導体基板の第１の領域１０ａが第２の領域１０ｂから電気的に分離される。従って、半導体基板の第１の領域１０ａに第２の領域１０ｂの電位とは異なる電位を設定したり、第１の領域１０ａ内のＮウエル４１及び４２に設定可能な電位の範囲を拡大したりすることができる。その結果、基準電位以上の電圧範囲で動作するトランジスターと、基準電位以下の電圧範囲で動作するトランジスターとの両方を、同一の半導体基板に混載することが可能となる。なお、トランジスターＱＮ１及び／又はＱＮ２を形成する領域にＰウエルを設けて、トランジスターの閾値電圧等の特性の制御性を向上させても良い。
【００３６】
＜第２の実施形態＞
図２は、本発明の第２の実施形態に係る半導体装置の主要部を模式的に示す断面図である。図２に示すように、この半導体装置は、半導体基板の第１の領域１０ａ内において、Ｎ型の埋め込み拡散層２０上に少なくともＰ型の半導体層を介して設けられたＰウエル５１をさらに備えている。それにより、トランジスターＱＮ１が、Ｐウエル５１に設けられている。例えば、ＮウエルとＰウエルとを交互に配置することにより、それらのウエルに設けられた複数のトランジスター間のリーク電流を低減することができる。
【００３７】
Ｐウエル５１内に設けられたＰ型のコンタクト領域５１ａに電気的に接続される電源端子Ｔ０を設ける場合には、電源端子Ｔ０に電位を印加すると、電源端子Ｔ０からＰウエル５１を介して半導体基板の第１の領域１０ａに電位が供給される。従って、半導体基板の第１の領域１０ａに電位を直接供給する電源端子Ｔ１（図１）を省略しても良い。それにより、半導体基板の第１の領域１０ａに電気的に接続される配線を省略することができる。一方、電源端子Ｔ０を設けない場合には、電源端子Ｔ１から半導体基板の第１の領域１０ａを介してＰウエル５１に電位が供給される。
【００３８】
また、図２に示すように、半導体基板の第１の領域１０ａ内のＰ型の半導体層が、Ｎ型の埋め込み拡散層２０上に設けられて少なくともＮウエル４１及び４２に接するＰ型の埋め込み拡散層６０を含むようにしても良い。それにより、半導体基板の第１の領域１０ａ内に流れるリーク電流を低減することができる。なお、Ｐ型の埋め込み拡散層６０は、Ｎ型の埋め込み拡散層２０より深い領域にも配設されても良い。
【００３９】
Ｐ型の埋め込み拡散層６０は、Ｐウエル５１にも接している。従って、電源端子Ｔ０に電位を印加すると、電源端子Ｔ０からＰウエル５１を介してＰ型の埋め込み拡散層６０に電位が供給される。一方、Ｐ型の埋め込み拡散層６０に接続されたＰ型の不純物拡散領域（Ｐプラグ）７０を設けて、Ｐプラグ７０内に設けられたＰ型のコンタクト領域７０ａに電源端子Ｔ１を電気的に接続しても良い。その場合には、電源端子Ｔ１に電位を印加すると、電源端子Ｔ１からＰプラグ７０及びＰ型の埋め込み拡散層６０を介してＰウエル５１に電位が供給される。従って、Ｐウエル５１に電位を直接供給する電源端子Ｔ０を省略しても良い。
【００４０】
＜第３の実施形態＞
本発明の第３の実施形態に係る半導体装置においては、半導体装置の第１の部分に複数のＭＯＳ電界効果トランジスターが設けられ、半導体装置の第２の部分に複数のＬＤＭＯＳ電界効果トランジスターが設けられる。
【００４１】
図３は、本発明の第３の実施形態に係る半導体装置の第１の部分を模式的に示す図である。図３（ａ）は、半導体装置の第１の部分を示す平面図であり、図３（ｂ）は、半導体装置の第１の部分を示す断面図である。第３の実施形態においても、第１及び第２の実施形態と同様に、半導体基板１０内において、Ｎ型の埋め込み拡散層２０及びＮプラグ３０が、半導体基板の第１の領域１０ａを囲むことにより、半導体基板の第１の領域１０ａを第２の領域１０ｂから分離している。
【００４２】
この半導体装置は、半導体基板の第１の領域１０ａにおいて、Ｎ型の埋め込み拡散層２０上に設けられてＮウエル４１〜４４及びＰウエル５１〜５３に接するＰ型の埋め込み拡散層６０と、Ｐ型の埋め込み拡散層６０に接続されたＰ型の不純物拡散領域（Ｐプラグ）７０とを含んでも良い。
【００４３】
また、半導体装置は、半導体基板の第２の領域１０ｂにおいて、Ｎプラグ３０の外周に沿って設けられたＰ型の埋め込み拡散層８０と、Ｐ型の埋め込み拡散層８０に接続されたＰ型の不純物拡散領域（Ｐプラグ）９０とを含んでも良い。それにより、半導体基板１０内に複数のＮ型の埋め込み拡散層２０を設ける場合に、それらのＮ型の埋め込み拡散層２０間のリーク電流を低減することができる。
【００４４】
この半導体装置は、半導体基板の第１の領域１０ａ内において、Ｎ型の埋め込み拡散層２０上にＰ型の埋め込み拡散層６０を介して設けられたＮウエル４１〜４４及びＰウエル５１〜５３と、Ｎウエル４１〜４４にそれぞれ設けられたＰチャネルＭＯＳ電界効果トランジスターＱＰ１〜ＱＰ４と、Ｐウエル５１〜５３にそれぞれ設けられたＮチャネルＭＯＳ電界効果トランジスターＱＮ１〜ＱＮ３と、電源端子Ｔ１１〜Ｔ１７とを含んでいる。
【００４５】
電源端子Ｔ１１は、Ｐプラグ７０内に設けられたＰ型のコンタクト領域７０ａに電気的に接続されて、Ｐプラグ７０及びＰ型の埋め込み拡散層６０を含む半導体基板の第１の領域１０ａに電位を供給する。Ｐ型の埋め込み拡散層６０に供給される電位は、Ｐウエル５１〜５３にも供給される。電源端子Ｔ１２は、Ｐプラグ９０に設けられたＰ型のコンタクト領域９０ａに電気的に接続されて、Ｐプラグ９０及びＰ型の埋め込み拡散層８０を含む半導体基板の第２の領域１０ｂに電位を供給する。
【００４６】
電源端子Ｔ１３は、Ｎプラグ３０内に設けられたＮ型のコンタクト領域３０ａに電気的に接続されて、Ｎプラグ３０及びＮ型の埋め込み拡散層２０に電位を供給する。電源端子Ｔ１４〜Ｔ１７は、Ｎウエル４１〜４４内に設けられたＮ型のコンタクト領域にそれぞれ電気的に接続されて、Ｎウエル４１〜４４に電位を供給する。
【００４７】
次に、図３に示す半導体装置の各部に供給される電位の一例について説明する。電源端子Ｔ１２に、基準電位（０Ｖ）を印加することにより、電源端子Ｔ１２から半導体基板の第２の領域１０ｂに基準電位が供給される。電源端子Ｔ１３に、基準電位以上の第１の電位（例えば、＋２Ｖ）を印加することにより、電源端子Ｔ１３からＮプラグ３０及びＮ型の埋め込み拡散層２０に第１の電位が供給される。電源端子Ｔ１１に、第１の電位よりも低い第２の電位（例えば、−８Ｖ）を印加することにより、電源端子Ｔ１１から半導体基板の第１の領域１０ａに第２の電位が供給される。第２の電位は、Ｐウエル５１〜５３にも供給される。
【００４８】
また、電源端子Ｔ１４に、第２の電位よりも高い第３の電位（例えば、＋５Ｖ）を印加することにより、電源端子Ｔ１４からＮウエル４１に第３の電位が供給される。その場合には、Ｎウエル４１に設けられたトランジスターＱＰ１のソース及びドレインに、第３の電位（＋５Ｖ）以下の電位を印加することができる。例えば、トランジスターＱＰ１は、基準電位以上の０Ｖ〜＋５Ｖの電圧範囲で動作する。
【００４９】
電源端子Ｔ１５に、第２の電位よりも高い第４の電位（例えば、＋３Ｖ）を印加することにより、電源端子Ｔ１５からＮウエル４２に第４の電位が供給される。その場合には、Ｎウエル４２に設けられたトランジスターＱＰ２のソース及びドレインに、第４の電位（＋３Ｖ）以下の電位を印加することができる。例えば、トランジスターＱＰ２は、基準電位以上の０Ｖ〜＋３Ｖの電圧範囲で動作する。
【００５０】
電源端子Ｔ１６に、第５の電位（例えば、−５Ｖ）を印加することにより、電源端子Ｔ１６からＮウエル４３に第５の電位が供給される。その場合には、Ｎウエル４３に設けられたトランジスターＱＰ３のソース及びドレインに、第５の電位（−５Ｖ）以下の電位を印加することができる。例えば、トランジスターＱＰ３は、基準電位以下の−５Ｖ〜−８Ｖの電圧範囲で動作する。
【００５１】
電源端子Ｔ１７に、第６の電位（例えば、−３Ｖ）を印加することにより、電源端子Ｔ１７からＮウエル４４に第６の電位が供給される。その場合には、Ｎウエル４４に設けられたトランジスターＱＰ４のソース及びドレインに、第６の電位（−３Ｖ）以下の電位を印加することができる。例えば、トランジスターＱＰ４は、基準電位以下の−３Ｖ〜−８Ｖの電圧範囲で動作する。
【００５２】
また、電源端子Ｔ１１からＰウエル５１〜５３に、第１の電位よりも低い第２の電位（例えば、−８Ｖ）が供給される。その場合には、Ｐウエル５１〜５３に設けられたトランジスターＱＮ１〜ＱＮ３のソース及びドレインに、第２の電位（−８Ｖ）以上の電位を印加することができる。例えば、トランジスターＱＮ１は、基準電位以上の０Ｖ〜＋５Ｖの電圧範囲で動作し、トランジスターＱＮ２は、基準電位以上の０Ｖ〜＋３Ｖの電圧範囲で動作する。また、トランジスターＱＮ３は、基準電位以下の−５Ｖ〜−８Ｖの電圧範囲で動作する。なお、トランジスターＱＮ１〜ＱＮ３の動作電圧範囲は、第２の電位（−８Ｖ）以上であれば良く、−３Ｖ〜−８Ｖでも良い。
【００５３】
図４は、本発明の第３の実施形態に係る半導体装置の第２の部分を模式的に示す図である。図４（ａ）は、半導体装置の第２の部分を示す平面図であり、図４（ｂ）は、半導体装置の第２の部分を示す断面図である。半導体装置の第２の部分においても、第１の部分と同様に、半導体基板１０内において、Ｎ型の埋め込み拡散層２０及びＮプラグ３０が、半導体基板の第１の領域１０ａを囲むことにより、半導体基板の第１の領域１０ａを第２の領域１０ｂから分離している。
【００５４】
この半導体装置は、半導体基板の第１の領域１０ａにおいて、Ｎ型の埋め込み拡散層２０上に設けられてＮウエル４５〜４８に接するＰ型の埋め込み拡散層６０と、Ｐ型の埋め込み拡散層６０に接続されたＰ型の不純物拡散領域（Ｐプラグ）７０とを含んでも良い。また、半導体装置は、半導体基板の第２の領域１０ｂにおいて、Ｎプラグ３０の外周に沿って設けられたＰ型の埋め込み拡散層８０と、Ｐ型の埋め込み拡散層８０に接続されたＰ型の不純物拡散領域（Ｐプラグ）９０とを含んでも良い。
【００５５】
この半導体装置は、半導体基板の第１の領域１０ａ内において、Ｎ型の埋め込み拡散層２０上にＰ型の埋め込み拡散層６０を介して設けられたＮウエル４５〜４８と、Ｎウエル４５〜４８にそれぞれ設けられたＮチャネルＬＤＭＯＳ電界効果トランジスターＱＬ１〜ＱＬ４と、電源端子Ｔ２１〜Ｔ２７と、ボディー端子ＴＢ１〜ＴＢ４とを含んでいる。
【００５６】
トランジスターＱＬ１〜ＱＬ４の各々は、Ｎウエル内に設けられたＮ型のドレイン領域（Ｄ）及びＰ型のボディー領域（Ｂ）と、ボディー領域（Ｂ）内に設けられたＮ型のソース領域（Ｓ）と、Ｎウエル上に設けられたゲート絶縁膜及びフィールド酸化膜（「オフセット絶縁膜」とも呼ばれる）と、ゲート絶縁膜及びフィールド酸化膜の表面の一部に設けられたゲート電極（Ｇ）とを有している。
【００５７】
フィールド酸化膜の膜厚はゲート絶縁膜の膜厚よりも大きく、フィールド酸化膜の表面においてドレイン領域（Ｄ）に近い領域には、ゲート電極（Ｇ）が設けられていない。それにより、ドレイン領域（Ｄ）とゲート電極（Ｇ）との間の電界強度が緩和されるので、トランジスターの耐圧を高くすることができる。
【００５８】
電源端子Ｔ２１は、Ｐプラグ７０内に設けられたＰ型のコンタクト領域７０ａに電気的に接続されて、Ｐプラグ７０及びＰ型の埋め込み拡散層６０を含む半導体基板の第１の領域１０ａに電位を供給する。電源端子Ｔ２２は、Ｐプラグ９０に設けられたＰ型のコンタクト領域９０ａに電気的に接続されて、Ｐプラグ９０及びＰ型の埋め込み拡散層８０を含む半導体基板の第２の領域１０ｂに電位を供給する。電源端子Ｔ２３は、Ｎプラグ３０内に設けられたＮ型のコンタクト領域３０ａに電気的に接続されて、Ｎプラグ３０及びＮ型の埋め込み拡散層２０に電位を供給する。
【００５９】
電源端子Ｔ２４〜Ｔ２７は、Ｎウエル４５〜４８に設けられたトランジスターＱＬ１〜ＱＬ４のドレイン領域（Ｄ）にそれぞれ電気的に接続されて、トランジスターＱＬ１〜ＱＬ４のドレイン領域（Ｄ）に電位を供給する。ボディー端子ＴＢ１〜ＴＢ４は、トランジスターＱＬ１〜ＱＬ４のボディー領域（Ｂ）内に設けられたＰ型のコンタクト領域にそれぞれ電気的に接続されて、トランジスターＱＬ１〜ＱＬ４のボディー領域（Ｂ）に電位を供給する。
【００６０】
次に、図４に示す半導体装置の各部に供給される電位の一例について説明する。電源端子Ｔ２２に、基準電位（０Ｖ）を印加することにより、電源端子Ｔ２２から半導体基板の第２の領域１０ｂに基準電位が供給される。電源端子Ｔ２３に、基準電位以上の第１の電位（例えば、＋２Ｖ）を印加することにより、電源端子Ｔ２３からＮプラグ３０及びＮ型の埋め込み拡散層２０に第１の電位が供給される。電源端子Ｔ２１に、第１の電位よりも低い第２の電位（例えば、−５８Ｖ）を印加することにより、電源端子Ｔ２１から半導体基板の第１の領域１０ａに第２の電位が供給される。
【００６１】
電源端子Ｔ２４に、第２の電位よりも高い第３の電位（例えば、＋５０Ｖ以下）を印加することにより、電源端子Ｔ２４からトランジスターＱＬ１のドレイン及びＮウエル４５に第３の電位が供給される。トランジスターＱＬ１のボディー端子ＴＢ１には、例えば、基準電位（０Ｖ）が供給される。その場合に、トランジスターＱＬ１は、基準電位以上の０Ｖ〜＋５０Ｖの電圧範囲で動作する。
【００６２】
電源端子Ｔ２５に、第２の電位よりも高い第４の電位（例えば、＋２０Ｖ）を印加することにより、電源端子Ｔ２５からトランジスターＱＬ２のドレイン及びＮウエル４６に第４の電位が供給される。トランジスターＱＬ２のボディー端子ＴＢ２には、例えば、基準電位（０Ｖ）が供給される。その場合に、トランジスターＱＬ２は、基準電位以上の０Ｖ〜＋２０Ｖの電圧範囲で動作する。
【００６３】
電源端子Ｔ２６に、第２の電位よりも高い第５の電位（例えば、−５０Ｖ）を印加することにより、電源端子Ｔ２６からトランジスターＱＬ３のドレイン及びＮウエル４７に第５の電位が供給される。トランジスターＱＬ３のボディー端子ＴＢ３には、例えば、第２の電位（−５８Ｖ）が供給される。その場合に、トランジスターＱＬ３は、基準電位以下の−５０Ｖ〜−５８Ｖの電圧範囲で動作する。
【００６４】
電源端子Ｔ２７に、第２の電位よりも高い第６の電位（例えば、−２０Ｖ）を印加することにより、電源端子Ｔ２７からトランジスターＱＬ４のドレイン及びＮウエル４８に第６の電位が供給される。トランジスターＱＬ４のボディー端子ＴＢ４には、例えば、第２の電位（−５８Ｖ）が供給される。その場合に、トランジスターＱＬ４は、基準電位以下の−２０Ｖ〜−５８Ｖの電圧範囲で動作する。
【００６５】
以上の実施形態においては、Ｐ型の半導体基板を用いる例について説明したが、Ｎ型の半導体基板を用いても良い。さらに、本発明は、ＮチャネルのＬＤＭＯＳ電界効果トランジスターを備える半導体装置のみならず、ＰチャネルのＬＤＭＯＳ電界効果トランジスターを備える半導体装置に適用することもできる。このように、本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
【符号の説明】
【００６６】
１０…半導体基板、１０ａ…半導体基板の第１の領域、１０ｂ…半導体基板の第２の領域、１１…下地基板、１２…エピタキシャル層、１２ａ、１２ｂ、３０ａ、４１ａ、４２ａ、５１ａ、７０ａ、９０ａ…コンタクト領域、２０…Ｎ型の埋め込み拡散層、３０…Ｎ型の不純物拡散領域（Ｎプラグ）、４１〜４８…Ｎウエル、５１〜５３…Ｐウエル、６０、８０…Ｐ型の埋め込み拡散層、７０、９０…Ｐ型の不純物拡散領域（Ｐプラグ）、ＱＮ１〜ＱＮ３…ＮチャネルＭＯＳ電界効果トランジスター、ＱＰ１〜ＱＰ４…ＰチャネルＭＯＳ電界効果トランジスター、ＱＬ１〜ＱＬ４…ＮチャネルＬＤＭＯＳ電界効果トランジスター、Ｔ０〜Ｔ２７…電源端子、ＴＢ１〜ＴＢ４…ボディー端子
【図１】
2015201500.tif 000003
【図２】
2015201500.tif 000004
【図３】
2015201500.tif 000005
【図４】
2015201500.tif 000006