(57)【要約】【課題】半導体装置における特性試験の精度を向上する。【解決手段】半導体装置は、第１基板と、前記第１基板の上面に設けられた半導体チップと、前記第１基板の上面に設けられた第１端子と、前記第１基板の側面から突出する第２基板と、前記第２基板に設けられ、前記第１端子と電気的に接続された第２端子と、前記第１基板の下面に設けられた第３端子と、を備える。【選択図】図２
2015152517.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、
前記第１基板の上面に設けられた半導体チップと、
前記第１基板の上面に設けられた第１端子と、
前記第１基板の側面から突出する第２基板と、
前記第２基板に設けられ、前記第１端子と電気的に接続された第２端子と、
前記第１基板の下面に設けられた第３端子と、
を備えることを特徴とする半導体装置。
【請求項２】
前記第２端子が前記第２基板の上面に設けられ、
前記第２端子が前記第１基板の下面に位置するように、前記第２基板が前記第１基板の外周面に沿って折り曲げられている、
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１端子と前記第２端子とを電気的に接続する導体配線と、前記導体配線上に設けられた電子部品と、が前記第２基板に設けられている、
ことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１端子と前記第２端子とを電気的に接続する導体配線を備え、
前記第２基板には貫通孔が形成され、
前記導体配線が前記貫通孔を横断するように配置されている、
ことを特徴とする請求項１から３の何れか一項に記載の半導体装置。
【請求項５】
半導体チップが設けられた第１基板の側面から突出する第２基板に設けられ、前記第１基板の上面に設けられた第１端子と電気的に接続された第２端子に第１接触子を接触させる工程と、
前記第１基板の下面に設けられた第３端子に第２接触子を接触させる工程と、
前記半導体チップの特性試験を行う工程と、
を備えることを特徴とする試験方法。
【請求項６】
前記第２端子が前記第２基板の上面に設けられ、
前記第２端子が前記第１基板の下面に位置するように、前記第２基板が前記第１基板の外周面に沿って折り曲げられ、
前記第２端子に前記第１接触子を接触させる工程では、前記第２端子に対して、前記第１基板の下方向から前記第１接触子を接触させ、
前記第３端子に前記第２接触子を接触させる工程では、前記第３端子に対して、前記第１基板の下方向から前記第２接触子を接触させる、
ことを特徴とする請求項５に記載の試験方法。
【請求項７】
前記第２基板を切断することにより、前記第１基板の側面から突出する前記第２基板を前記第１基板から切り離す工程、
を備えることを特徴とする請求項５又は６に記載の試験方法。
【請求項８】
前記第１端子と前記第２端子とを電気的に接続する導体配線上に電子部品を設ける工程、
を備えることを特徴とする請求項５から７の何れか一項に記載の試験方法。
【請求項９】
第１基板の上面に半導体チップを設ける工程と、
前記第１基板の上面に第１端子を設ける工程と、
前記第１基板の側面から突出する第２基板に、前記第１端子と電気的に接続された第２端子を設ける工程と、
前記第１基板の下面に第３端子を設ける工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項１０】
前記第２端子が前記第１基板の下面に位置するように、前記第２基板を前記第１基板の外周面に沿って折り曲げる工程を備え、
前記第２端子を設ける工程では、前記第２端子を前記第２基板の上面に設ける、
ことを特徴とする請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、試験方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
電子機器に要求される高機能化、高性能化に伴って、当該電子機器に搭載される半導体集積回路装置（以下、半導体装置と称する）に対しても、より高集積度化、高速化及び大容量化が要求されている。このため、半導体装置においては、その動作速度が高速化されるとともに実装端子（外部端子）の数が増加し、更に当該実装端子間の間隔がより微細となり、実装端子自体も縮小化しつつある。また、半導体装置パッケージの外形の縮小化においては、複数の半導体装置パッケージを縦方向に積み上げて実装し、専有面積の縮小化を図ったＰｏＰ(Package on Package)構造の半導体装置パッケージが用いられている。
【０００３】
ＰｏＰ構造の半導体装置パッケージでは、下部の半導体装置パッケージに上部の半導体装置パッケージが縦方向に積み上げられている。下部の半導体装置パッケージと上部の半導体装置パッケージとを電気的に接続するための実装端子が、下部の半導体装置パッケージの上面に設けられている。また、半導体装置パッケージをマザーボード等の実装基板に実装するための実装端子が、下部の半導体装置パッケージの下面に設けられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−６３０２６号公報
【特許文献２】特開平５−１６６９０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上部ソケット、下部ソケット及び特性試験ボードを用いて、下部の半導体装置パッケージの特性試験が行われている。上部ソケットは、下部の半導体装置パッケージの上面に設けられた実装端子と接触する接触子を有し、下部ソケットは、下部の半導体装置パッケージの下面に設けられた実装端子と接触する接触子を有している。
【０００６】
下部の半導体装置パッケージの上面に設けられた実装端子に対しては、上部ソケットの接触子を上方向から接触させ、下部の半導体装置パッケージの下面に設けられた実装端子に対しては、下部ソケットの接触子を下方向から接触させる。
【０００７】
上部ソケットの接触子は、下部ソケットを経由して、下部ソケットの下に配置された特性試験ボードと電気的に接続されている。そのため、下部の半導体装置パッケージの上面に設けられた実装端子から特性試験ボードまでの電気導通経路が長くなり、精度の高い特性試験を行うことが難しい。本件は、半導体装置における特性試験の精度を向上することを目的とする。
【課題を解決するための手段】
【０００８】
本件の一観点による半導体装置は、第１基板と、前記第１基板の上面に設けられた半導体チップと、前記第１基板の上面に設けられた第１端子と、前記第１基板の側面から突出する第２基板と、前記第２基板に設けられ、前記第１端子と電気的に接続された第２端子と、前記第１基板の下面に設けられた第３端子と、を備える。
【発明の効果】
【０００９】
本件によれば、半導体装置における特性試験の精度を向上することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施例１に係る半導体装置の斜視図である。
【図２】図２は、実施例１に係る半導体装置の側面図である。
【図３】図３は、実施例１に係る半導体装置の部分拡大断面図である。
【図４】図４は、コンタクタの構造の一例を示す図である。
【図５】図５は、実施例１に係る半導体装置の特性試験の一例を示す図である。
【図６】図６は、実施例２に係る半導体装置の斜視図である。
【図７】図７は、実施例２に係る半導体装置の側面図である。
【図８】図８は、実施例２に係る半導体装置の部分拡大断面図である。
【図９】図９は、実施例２に係る半導体装置の斜視図である。
【図１０】図１０は、実施例２に係る半導体装置の側面図である。
【図１１】図１１は、実施例２に係る半導体装置の斜視図である。
【図１２】図１２は、実施例２に係る半導体装置の側面図である。
【図１３】図１３は、実装端子及び特性試験用端子の配置例を示す図である。
【図１４】図１４は、実装端子及び特性試験用端子の配置例を示す図である。
【図１５】図１５は、コンタクタの構造の一例を示す図である。
【図１６】図１６は、実施例２に係る半導体装置の特性試験の一例を示す図である。
【図１７】図１７は、実施例３に係る半導体装置の斜視図である。
【図１８】図１８は、実施例３に係る半導体装置の側面図である。
【図１９】図１９は、実施例３に係る半導体装置の部分拡大断面図である。
【図２０】図２０は、実施例４に係る半導体装置の斜視図である。
【図２１】図２１は、実施例４に係る半導体装置の側面図である。
【図２２】図２２は、実施例４に係る半導体装置の部分拡大断面図である。
【図２３】図２３は、実施例５に係る半導体装置の側面図である。
【図２４】図２４は、コンタクタの構造の一例を示す図である。
【図２５】図２５は、実施例５に係る半導体装置の特性試験の一例を示す図である。
【図２６】図２６は、実施例６に係る半導体装置の斜視図である。
【図２７】図２７は、実施例６に係る半導体装置の側面図である。
【図２８】図２８は、実施例７に係る半導体装置の斜視図である。
【図２９】図２９は、実施例８に係る半導体装置の側面図である。
【図３０】図３０は、実施形態に係る半導体装置の製造工程のフローである。
【図３１】図３１は、参考例に係る半導体装置の構造を示す図である。
【図３２】図３２は、参考例に係る半導体装置の構造を示す図である。
【図３３】図３３は、参考例に係る半導体装置の構造を示す図である。
【図３４】図３４は、参考例に係る半導体装置の構造を示す図である。
【図３５】図３５は、コンタクタの構造の一例を示す図である。
【図３６】図３６は、半導体装置パッケージの特性試験の一例を示す図である。
【発明を実施するための形態】
【００１１】
図３１〜図３６を参照して、参考例に係る半導体装置について説明する。図３１〜図３４は、参考例に係る半導体装置の構造を示す図である。図３１〜図３４では、下部の半導体装置パッケージ１０２に対して、上部の半導体装置パッケージ１０１を縦方向に積載するＰｏＰ構造の半導体装置（半導体装置パッケージ）１００が示されている。半導体装置パッケージ１０１には、半導体チップ（図示せず）が搭載され、半導体装置パッケージ１０２には、半導体チップ１０３が搭載されている。
【００１２】
図３１は、積載前の半導体装置１００の斜視図であり、図３２は、積載後の半導体装置１００の斜視図である。図３３は、積載前の半導体装置１００の側面図であり、図３４は
、積載後の半導体装置１００の側面図である。半導体装置パッケージ１０１の下面に設けられた実装端子１０４と、半導体装置パッケージ１０２の上面に設けられた実装端子１０５とが、はんだリフローによって接合されている。半導体装置パッケージ１０２の下面に、実装端子１０６が設けられている。
【００１３】
図３５は、半導体装置パッケージ１０２の特性試験に用いられるコンタクタ１１１の構造の一例を示す図である。コンタクタ１１１は、上部ソケット１１２及び下部ソケット１１３を備える。上部ソケット１１２は、接触子１２１、中継基板１２２、中継配線１２３、１２４及び中継端子１２５を有する。接触子１２１と中継端子１２５とは、中継配線１２３、１２４を介して、電気的に接続されている。下部ソケット１１３は、接触子１３１及び中継端子用接触子１３２を有する。
【００１４】
接触子１３１及び中継端子用接触子１３２は、下部ソケット１１３の下に配置される特性試験ボード（図示せず）と電気的に接続されている。特性試験ボードに接続されたテスタ（図示せず）を用いて、半導体装置パッケージ１０２の特性試験が行われる。
【００１５】
図３６は、半導体装置パッケージ１０２の特性試験の一例を示す図である。半導体装置パッケージ１０２の下面に設けられた実装端子１０６と、下部ソケット１１３の接触子１３１とが接触するように、半導体装置パッケージ１０２が下部ソケット１１３上に載置されている。
【００１６】
半導体装置パッケージ１０２の上面に設けられた実装端子１０５と、上部ソケット１１２の接触子１２１とが接触するように、上部ソケット１１２の位置合わせが行われた後、上部ソケット１１２が下部ソケット１１３上に設置される。中継端子１２５と中継端子用接触子１３２とが接触することにより、接触子１２１、中継配線１２３、１２４及び中継端子１２５を介して、半導体装置パッケージ１０２の上面に設けられた実装端子１０５と下部ソケット１１３の中継端子用接触子１３２とが電気的に接続される。
【００１７】
実装端子１０５は、半導体装置パッケージ１０２の上面に設けられているため、上部ソケット１１２の接触子１２１を、半導体装置パッケージ１０２の上方向から実装端子１０５に接触させている。また、実装端子１０６は、半導体装置パッケージ１０２の下面に設けられているため、下部ソケット１１３の接触子１３１を、半導体装置パッケージ１０２の下方向から実装端子１０６に接触させている。
【００１８】
半導体装置パッケージ１０２の上面に設けられた実装端子１０５は、接触子１２１、中継配線１２３、１２４、中継端子１２５及び中継端子用接触子１３２を介して、特性試験ボードに電気的に接続されている。したがって、実装端子１０５から特性試験ボードまでの電気導通経路が長く、また、接触箇所が多くなるため、特性試験においてインダクタンスや固有導体抵抗値が高くなり、精度の高い特性試験を行うことが難しい。
【００１９】
以下、図面を参照して、実施形態に係る半導体装置、試験方法及び半導体装置の製造方法について説明する。以下の実施例１〜実施例８の構成は例示であり、実施形態は、実施例１〜実施例８の構成に限定されない。
【００２０】
〈実施例１〉
図１〜図３を参照して、実施例１に係る半導体装置１について説明する。図１は、実施例１に係る半導体装置１の斜視図（俯瞰図）である。図２は、実施例１に係る半導体装置１の側面図である。図３は、実施例１に係る半導体装置１の部分拡大断面図である。半導体装置１は、例えば、下部の半導体装置パッケージに対して、上部の半導体装置パッケージを縦方向に積載するＰｏＰ構造の半導体装置パッケージにおける下部の半導体パッケー
ジである。
【００２１】
半導体装置１は、基板２、半導体チップ３、複数の実装端子４、ソルダーレジスト５及び複数の実装端子６を備える。基板２は、第１基板の一例である。実装端子４は、第１端子の一例である。実装端子６は、第３端子の一例である。半導体チップ３、実装端子４及びソルダーレジスト５は、基板２の上面に設けられている。半導体チップ３の周囲にソルダーレジスト５が設けられている。ソルダーレジスト５に開口が設けられており、ソルダーレジスト５の開口から実装端子４が露出している。実装端子６は、基板２の下面に設けられている。実装端子４は、半導体装置１の上に他の半導体装置を搭載する場合において、他の半導体装置との電気的な接続に用いられる。実装端子６は、半導体装置１をマザーボード等の実装基板に実装する場合において、実装基板との電気的な接続に用いられる。
【００２２】
基板２は、剛性を有する有機基板である。基板２は、複数の絶縁層１１、複数の導体層１２及び複数の可撓性基板１３を有する。可撓性基板１３は、第２基板の一例である。絶縁層１１は、例えば、エポキシ樹脂等の合成樹脂である。導体層１２は、例えば、銅（Ｃｕ）等の金属である。可撓性基板１３は、例えば、フレキブル基板である。フレキシブル基板は、フィルム状の絶縁性基板である。
【００２３】
図３に示すように、基板２は、複数の絶縁層１１、複数の導体層１２及び可撓性基板１３が積層されている。基板２は、絶縁層１１と導体層１２とが交互に繰り返して積層されている。可撓性基板１３は、隣接する絶縁層１１の間に可撓性基板１３が配置され、基板２の側面から突出している。したがって、可撓性基板１３の一部（第１部分）が基板２の内部に入り込み、可撓性基板１３の他の一部（第２部分）が基板２の側面から突出している。図３の例では、第１層（Ｌ１）の絶縁層１１と第２層（Ｌ２）の絶縁層１１との間に可撓性基板１３を配置しているが、図３の例に限らず、任意の層間に可撓性基板１３を配置してよい。
【００２４】
基板２には、孔１４が形成されている。孔１４は、基板２を貫通するスルーホール（貫通孔）であってもよいし、基板２を貫通していないＩＶＨ（Interstitial Via Hole）で
あってもよい。孔１４の内壁には導体部１５が形成されている。導体部１５は、例えば、銅等の金属である。導体部１５は、基板２の上面の実装端子４に接続されている。
【００２５】
可撓性基板１３のそれぞれは、導体配線１６及び特性試験用端子１７を有している。特性試験用端子１７は、第２端子の一例である。可撓性基板１３のそれぞれが有する導体配線１６及び特性試験用端子１７は、単数であってもよいし、複数であってもよい。導体配線１６及び特性試験用端子１７は、可撓性基板１３の下面に設けられている。導体配線１６は、導体部１５に接続され、特性試験用端子１７は、導体配線１６に接続されている。実装端子４と特性試験用端子１７とは、導体部１５及び導体配線１６を介して、電気的に接続されている。
【００２６】
半導体装置１を以下のようにして製造してもよい。導体配線１６が設けられた可撓性基板１３を有する基板２の上面に半導体チップ３及び複数の実装端子４及びソルダーレジスト５を設ける。次に、可撓性基板１３の下面に特性試験用端子１７を設け、導体配線１６に特性試験用端子１７を電気的に接続する。次いで、基板２の下面に実装端子６を設ける。ただし、これらの工程の順序は変更されてもよい。
【００２７】
図４及び図５を参照して、実施例１に係る半導体装置１における特性試験について説明する。図４は、実施例１に係る半導体装置１における特性試験に用いられるコンタクタ２１の構造の一例を示す図である。コンタクタ２１は、半導体ソケット２２及び押さえ部（固定部）２３を備える。半導体ソケット２２は、複数の第１接触子（第１プローブ）２４
及び複数の第２接触子（第２プローブ）２５を有する。
【００２８】
第１接触子２４及び第２接触子２５は、半導体ソケット２２の下に配置される特性試験ボード（図示せず）と電気的に接続されている。特性試験ボードに接続されたテスタ（図示せず）を用いて、半導体チップ３の特性試験が行われる。
【００２９】
図５は、実施例１に係る半導体装置１における特性試験の一例を示す図である。可撓性基板１３の下面に設けられた特性試験用端子１７と第１接触子２４とが接触し、基板２の下面に設けられた実装端子６と第２接触子２５とが接触するように、半導体装置１が半導体ソケット２２上に載置されている。半導体装置１を固定するための押さえ部２３が、半導体装置１上に設置されている。
【００３０】
可撓性基板１３の下面に設けられた特性試験用端子１７と第１接触子２４とが接触することにより、基板２の上面に設けられた実装端子４と第１接触子２４とが電気的に接続される。基板２の下面に設けられた実装端子６と第２接触子２５とが接触することにより、実装端子６と第２接触子２５とが電気的に接続される。
【００３１】
基板２の上面に設けられた実装端子４と第１接触子２４とが電気的に接続され、基板２の下面に設けられた実装端子６と第２接触子２５とが電気的に接続された状態で、半導体チップ３の特性試験が行われる。これにより、半導体装置１上に他の半導体装置を実装した状態と同様の条件で、半導体チップ３の特性試験が行われる。
【００３２】
特性試験用端子１７は、可撓性基板１３の下面に設けられているため、第１接触子２４を、可撓性基板１３の下方向から特性試験用端子１７に接触させている。実装端子６は、基板２の下面に設けられているため、第２接触子２５を、基板２の下方向から実装端子６に接触させている。したがって、第１接触子２４及び第２接触子２５を同一方向（半導体装置１の下方向）から半導体装置１に接触させることにより、半導体チップ３の特性試験を行うことができる。
【００３３】
基板２の上面に設けられた実装端子４は、導体部１５、導体配線１６、特性試験用端子１７及び第１接触子２４を介して、特性試験ボードに電気的に接続されている。したがって、実装端子４から特性試験ボードまでの電気導通経路が短く、また、接触箇所が少なくなっているため、特性試験においてインダクタンスや固有導体抵抗値が低くなり、精度の高い特性試験を行うことができる。
【００３４】
基板２の上方に接触子を配置しないため、半導体装置１の上方に特性試験用のソケットを配置していない。半導体ソケット２２は、基板２の上面に設けられた実装端子４との電気的接続に用いられる第１接触子２４と、基板２の下面に設けられた実装端子６との電気的接続に用いられる第２接触子２５とを有する。したがって、一つの半導体ソケット２２を用いて、基板２の上面に設けられた実装端子４及び基板２の下面に設けられた実装端子６を、特性試験ボードに電気的に接続させることができる。
【００３５】
〈実施例２〉
図６〜図１４を参照して、実施例２に係る半導体装置１について説明する。図６、図９及び図１１は、実施例２に係る半導体装置１の斜視図である。図７、図１０及び図１２は、実施例２に係る半導体装置１の側面図である。図８は、実施例２に係る半導体装置１の部分拡大断面図である。
【００３６】
実施例２に係る半導体装置１では、可撓性基板１３のそれぞれは、導体配線１６及び特性試験用端子１７を有している。可撓性基板１３のそれぞれが有する導体配線１６及び特
性試験用端子１７は、単数であってもよいし、複数であってもよい。導体配線１６及び特性試験用端子１７は、可撓性基板１３の上面に設けられている。導体配線１６は、導体部１５に接続され、特性試験用端子１７は、導体配線１６に接続されている。実装端子４と特性試験用端子１７とは、導体部１５及び導体配線１６を介して、電気的に接続されている。
【００３７】
特性試験用端子１７が基板２の下面に位置するように、可撓性基板１３が基板２の外周面（側面及び下面）に沿って折り曲げられている。基板２の外周面に沿って折り曲げられた可撓性基板１３は、基板２の外周面に接着されている。図６〜図８は、可撓性基板１３を折り曲げる前の状態の半導体装置１が示されている。図８及び図１０は、可撓性基板１３を折り曲げている途中の状態の半導体装置１が示されている。図１１及び図１２は、可撓性基板１３を折り曲げた後の状態の半導体装置１が示されている。
【００３８】
可撓性基板１３の上面に特性試験用端子１７が設けられている。そのため、可撓性基板１３が基板２の外周面に沿って折り曲げられて、可撓性基板１３の先端が基板２の下面に配置されると、特性試験用端子１７が基板２の下面に位置することになる。基板２等の他の構成要素については、実施例１に係る半導体装置１の構成要素と同様である。
【００３９】
図１３及び図１４は、実装端子６及び特性試験用端子１７の配置例を示す図である。図１３に示すように、基板２の下面における外周部分が空き領域３１となっている。可撓性基板１３が基板２の下面における空き領域３１に配置され、特性試験用端子１７が基板２の下面における外周部分に位置している。図１４に示すように、基板２の下面における外周部分が空き領域３２となっているとともに、基板２の下面に設けられた複数の実装端子６の間が空き領域３２となっている。可撓性基板１３が、基板２の下面における空き領域３２に配置され、特性試験用端子１７が、基板２の下面に設けられた複数の実装端子６の間に位置している。
【００４０】
図１５及び図１６を参照して、実施例２に係る半導体装置１における特性試験について説明する。図１５は、実施例２に係る半導体装置１における特性試験に用いられるコンタクタ４１の構造の一例を示す図である。コンタクタ４１は、半導体ソケット４２及び押さえ部４３を備える。半導体ソケット４２は、複数の第１接触子（第１プローブ）４４及び複数の第２接触子（第２プローブ）４５を有する。
【００４１】
第１接触子４４及び第２接触子４５は、半導体ソケット４２の下に配置される特性試験ボード（図示せず）と電気的に接続されている。特性試験ボードに接続されたテスタ（図示せず）を用いて、半導体チップ３の特性試験が行われる。
【００４２】
図１６は、実施例２に係る半導体装置１における特性試験の一例を示す図である。可撓性基板１３の上面に設けられた特性試験用端子１７と第１接触子４４とが接触し、基板２の下面に設けられた実装端子６と第２接触子４５とが接触するように、半導体装置１が半導体ソケット４２上に載置されている。半導体装置１を固定するための押さえ部４３が、半導体装置１上に設置されている。
【００４３】
可撓性基板１３の上面に設けられた特性試験用端子１７と第１接触子４４とが接触することにより、基板２の上面に設けられた実装端子４と第１接触子４４とが電気的に接続される。基板２の下面に設けられた実装端子６と第２接触子４５とが接触することにより、実装端子６と第２接触子４５とが電気的に接続される。
【００４４】
基板２の上面に設けられた実装端子４と第１接触子４４とが電気的に接続され、基板２の下面に設けられた実装端子６と第２接触子４５とが電気的に接続された状態で、半導体
チップ３の特性試験が行われる。これにより、半導体装置１上に他の半導体装置を実装した状態と同様の条件で、半導体チップ３の特性試験が行われる。
【００４５】
特性試験用端子１７は、可撓性基板１３の上面に設けられている。可撓性基板１３が基板２の外周面に沿って折り曲げられて、可撓性基板１３の先端が基板２の下面に配置されている。そのため、特性試験用端子１７が基板２の下面に位置しているとともに、特性試験用端子１７の上面が下方向に向けられている。特性試験用端子１７が基板２の下面に位置しているため、第１接触子４４を、基板２の下方向から特性試験用端子１７に接触させている。実装端子６が基板２の下面に設けられているため、第２接触子４５を、基板２の下方向から実装端子６に接触させている。したがって、第１接触子４４及び第２接触子４５を同一方向（半導体装置１の下方向）から半導体装置１に接触させることにより、半導体チップ３の特性試験を行うことができる。
【００４６】
基板２の上面に設けられた実装端子４は、導体部１５、導体配線１６、特性試験用端子１７及び第２接触子４５を介して、特性試験ボード電気的に接続されている。したがって、実装端子４から特性試験ボードまでの電気導通経路が短く、また、接触箇所が少なくなっているため、特性試験においてインダクタンスや固有導体抵抗値が低くなり、精度の高い特性試験を行うことができる。
【００４７】
基板２の上方に接触子を配置しないため、半導体装置１の上方に特性試験用のソケットを配置していない。半導体ソケット４２は、基板２の上面に設けられた実装端子４との電気的接続に用いられる第１接触子４４と、基板２の下面に設けられた実装端子６との電気的接続に用いられる第２接触子４５とを有する。したがって、一つの半導体ソケット４２を用いて、基板２の上面に設けられた実装端子４及び基板２の下面に設けられた実装端子６を、特性試験ボードに電気的に接続させることができる。
【００４８】
〈実施例３〉
図１７〜図１９を参照して、実施例３に係る半導体装置１について説明する。図１７は、実施例３に係る半導体装置１の斜視図である。図１８は、実施例３に係る半導体装置１の側面図である。図１９は、実施例３に係る半導体装置１の部分拡大断面図である。
【００４９】
実施例３に係る半導体装置１では、可撓性基板１３のそれぞれは、導体配線１６Ａ、１６Ｂ及び特性試験用端子１７Ａ、１７Ｂを有している。導体配線１６Ａ及び特性試験用端子１７Ａは、可撓性基板１３の上面に設けられている。導体配線１６Ｂ及び特性試験用端子１７Ｂは、可撓性基板１３の下面に設けられている。導体配線１６Ａ、１６Ｂは、導体部１５に接続されている。特性試験用端子１７Ａは、導体配線１６Ａに接続されている。特性試験用端子１７Ｂは、導体配線１６Ｂに接続されている。
【００５０】
実装端子４と特性試験用端子１７Ａとは、導体部１５及び導体配線１６Ａを介して、電気的に接続されている。実装端子４と特性試験用端子１７Ｂとは、導体部１５及び導体配線１６Ｂを介して、電気的に接続されている。基板２等の他の構成要素については、実施例１に係る半導体装置１の構成要素と同様である。
【００５１】
実施例３に係る半導体装置１における特性試験について説明する。可撓性基板１３の下面に設けられた特性試験用端子１７Ｂを介して、基板２の上面に設けられた実装端子４と特性試験ボードとを電気的に接続して、半導体チップ３の特性試験を行う場合、可撓性基板１３を折り曲げない。この場合、図４及び図５に示すコンタクタ２１を用いて、半導体チップ３の特性試験が行われる。すなわち、実施例１に係る半導体装置１における特性試験と同様の方法で、実施例３に係る半導体装置１における特性試験が行われる。
【００５２】
可撓性基板１３の上面に設けられた特性試験用端子１７Ａを介して、基板２の上面に設けられた実装端子４と特性試験ボードとを電気的に接続して、半導体チップ３の特性試験を行う場合、可撓性基板１３を基板２の外周面（側面及び下面）に沿って折り曲げて、特性試験用端子１７Ａを基板２の下面に位置させる。この場合、図１５及び図１６に示すコンタクタ４１を用いて、半導体チップ３の特性試験が行われる。すなわち、実施例２に係る半導体装置１における特性試験と同様の方法で、実施例３に係る半導体装置１における特性試験が行われる。
【００５３】
〈実施例４〉
図２０〜図２２を参照して、実施例４に係る半導体装置１について説明する。図２０は、実施例４に係る半導体装置１の斜視図である。図２１は、実施例４に係る半導体装置１の側面図である。図２２は、実施例４に係る半導体装置１の部分拡大断面図である。
【００５４】
実施例４に係る半導体装置１では、可撓性基板１３のそれぞれは、導体配線１６及び特性試験用端子１７を有している。可撓性基板１３のそれぞれが有する導体配線１６及び特性試験用端子１７は、単数であってもよいし、複数であってもよい。導体配線１６及び特性試験用端子１７は、可撓性基板１３の上面に設けられている。導体配線１６は、導体部１５に接続され、特性試験用端子１７は、導体配線１６に接続されている。実装端子４と特性試験用端子１７とは、導体部１５及び導体配線１６を介して、電気的に接続されている。可撓性基板１３のそれぞれは、特性試験用端子１７が配置されている位置の下方に開口１８を有している。したがって、特性試験用端子１７の下面（可撓性基板１３との接触面）が、可撓性基板１３の開口１８から露出している。可撓性基板１３に特性試験用端子１７を設ける工程では、可撓性基板１３の開口１８から特性試験用端子１７の下面が露出するように、特性試験用端子１７を可撓性基板１３の上面に設ける。基板２等の他の構成要素については、実施例１に係る半導体装置１の構成要素と同様である。
【００５５】
実施例４に係る半導体装置１における特性試験について説明する。可撓性基板１３を折り曲げずに、半導体チップ３の特性試験を行う場合について説明する。可撓性基板１３を折り曲げない場合、図４及び図５に示すコンタクタ２１を用いて、半導体チップ３の特性試験が行われる。すなわち、実施例１に係る半導体装置１における特性試験と同様の方法で、実施例４に係る半導体装置１における特性試験が行われる。この場合、第２接触子２５が、可撓性基板１３の開口１８に挿入され、特性試験用端子１７の下面に第２接触子２５が接触する。
【００５６】
次に、可撓性基板１３を基板２の外周面（側面及び下面）に沿って折り曲げて、特性試験用端子１７Ａを基板２の下面に位置させて、半導体チップ３の特性試験を行う場合について説明する。可撓性基板１３を折り曲げる場合、図１５及び図１６に示すコンタクタ４１を用いて、半導体チップ３の特性試験が行われる。すなわち、実施例２に係る半導体装置１における特性試験と同様の方法で、実施例４に係る半導体装置１における特性試験が行われる。
【００５７】
〈実施例５〉
図２３を参照して、実施例５に係る半導体装置１について説明する。図２３は、実施例５に係る半導体装置１の側面図である。
【００５８】
実施例５に係る半導体装置１では、可撓性基板１３のそれぞれは、導体配線１６及び特性試験用端子１７を有している。可撓性基板１３のそれぞれが有する導体配線１６及び特性試験用端子１７は、単数であってもよいし、複数であってもよい。導体配線１６及び特性試験用端子１７は、可撓性基板１３の上面に設けられている。導体配線１６は、導体部１５に接続され、特性試験用端子１７は、導体配線１６に接続されている。実装端子４と
特性試験用端子１７とは、導体部１５及び導体配線１６を介して、電気的に接続されている。
【００５９】
特性試験用端子１７が基板２の下面に位置するように、可撓性基板１３が基板２の外周面（側面及び下面）に沿って折り曲げられている。基板２の外周面に沿って折り曲げられた可撓性基板１３は、基板２の外周面に接着されている。特性試験用端子１７の材質、外形及び形状は、基板２の下面に設けられた実装端子６の材質、外形及び形状と同一である。例えば、実装端子６及び特性試験用端子１７の材質、外形及び形状を、鉛フリーはんだ等の材質、Φ０．３ｍｍ径、球形としてもよい。
【００６０】
可撓性基板１３の上面に特性試験用端子１７が設けられている。そのため、可撓性基板１３が基板２の外周面に沿って折り曲げられて、可撓性基板１３の先端が基板２の下面に配置されると、特性試験用端子１７が基板２の下面に位置することになる。基板２等の他の構成要素については、実施例１に係る半導体装置１の構成要素と同様である。
【００６１】
図２４及び図２５を参照して、実施例５に係る半導体装置１における特性試験について説明する。図２４は、実施例５に係る半導体装置１における特性試験に用いられるコンタクタ５１の構造の一例を示す図である。コンタクタ５１は、半導体ソケット５２及び押さえ部５３を備える。半導体ソケット５２は、複数の第１接触子（第１プローブ）５４及び複数の第２接触子（第２プローブ）５５を有する。
【００６２】
第１接触子５４及び第２接触子５５は、半導体ソケット５２の下に配置される特性試験ボード（図示せず）と電気的に接続されている。特性試験ボードに接続されたテスタ（図示せず）を用いて、半導体チップ３の特性試験が行われる。
【００６３】
図２５は、実施例５に係る半導体装置１における特性試験の一例を示す図である。可撓性基板１３の上面に設けられた特性試験用端子１７と第１接触子５４とが接触し、基板２の下面に設けられた実装端子６と第２接触子５５とが接触するように、半導体装置１が半導体ソケット５２上に載置されている。半導体装置１を固定するための押さえ部５３が、半導体装置１上に設置されている。
【００６４】
可撓性基板１３の上面に設けられた特性試験用端子１７と第１接触子５４とが接触することにより、基板２の上面に設けられた実装端子４と第１接触子５４とが電気的に接続される。基板２の下面に設けられた実装端子６と第２接触子５５とが接触することにより、実装端子６と第２接触子５５とが電気的に接続される。
【００６５】
基板２の上面に設けられた実装端子４と第１接触子５４とが電気的に接続され、基板２の下面に設けられた実装端子６と第２接触子５５とが電気的に接続された状態で、半導体チップ３の特性試験が行われる。これにより、半導体装置１上に他の半導体装置を実装した状態と同様の条件で、半導体チップ３の特性試験が行われる。
【００６６】
実施例５に係る半導体装置１では、基板２の下面に設けられた実装端子６と、可撓性基板１３の上面に設けられた特性試験用端子１７とは、材質、外形及び形状が同一である。そのため、特性試験用端子１７に接触する第１接触子５４と、実装端子６に接触する第２接触子５５とを同一の形状とすることができる。したがって、特性試験用端子１７及び第１接触子５４の電気的な接続状態と、実装端子６及び第２接触子５５の電気的な接続状態とを、同じ状態にすることができる。
【００６７】
実施例２から実施例４に係る半導体装置１の構成要素と、実施例５に係る半導体装置１の構成要素とを組み合わせてもよい。すなわち、実施例２から実施例４に係る半導体装置
１において、特性試験用端子１７（１７Ａ）の材質、外形及び形状を、基板２の下面に設けられた実装端子６の材質、外形及び形状と同一にしてもよい。
【００６８】
〈実施例６〉
図２６及び図２７を参照して、実施例６に係る半導体装置１について説明する。図２６は、実施例６に係る半導体装置１の斜視図である。図２７は、実施例６に係る半導体装置１の側面図である。
【００６９】
実施例６に係る半導体装置１では、可撓性基板１３のそれぞれは、導体配線１６、特性試験用端子１７及び電子部品６１を有している。電子部品６１は、例えば、チップコンデンサ等である。可撓性基板１３のそれぞれが有する導体配線１６、特性試験用端子１７及び電子部品６１は、単数であってもよいし、複数であってもよい。導体配線１６、特性試験用端子１７及び電子部品６１は、可撓性基板１３の上面に設けられている。導体配線１６は、導体部１５に接続され、特性試験用端子１７は、導体配線１６に接続されている。実装端子４と特性試験用端子１７とは、導体部１５及び導体配線１６を介して、電気的に接続されている。電子部品６１は、導体配線１６上に設置され、導体配線１６と電子部品６１とが電気的に接続されている。
【００７０】
特性試験用端子１７が基板２の下面に位置するように、可撓性基板１３が基板２の外周面（側面及び下面）に沿って折り曲げられている。基板２の外周面に沿って折り曲げられた可撓性基板１３は、基板２の外周面に接着されている。図２６は、可撓性基板１３を折り曲げている途中の状態の半導体装置１が示されている。図２７は、可撓性基板１３を折り曲げた後の状態の半導体装置１が示されている。図２６及び図２７では、可撓性基板１３を折り曲げる例を示しているが、これらの例に限らず、可撓性基板１３を折り曲げないようにしてもよい。基板２等の他の構成要素については、実施例１に係る半導体装置１の構成要素と同様である。
【００７１】
実施例６に係る半導体装置１における特性試験について説明する。可撓性基板１３を基板２の外周面に沿って折り曲げて、特性試験用端子１７を基板２の下面に位置させて、半導体チップ３の特性試験を行う場合について説明する。可撓性基板１３を折り曲げる場合、図１５及び図１６に示すコンタクタ４１を用いて、半導体チップ３の特性試験が行われる。すなわち、実施例２に係る半導体装置１における特性試験と同様の方法で、実施例６に係る半導体装置１における特性試験が行われる。
【００７２】
可撓性基板１３を折り曲げずに、半導体チップ３の特性試験を行う場合について説明する。可撓性基板１３を折り曲げない場合、図４及び図５に示すコンタクタ２１を用いて、半導体チップ３の特性試験が行われる。すなわち、実施例１に係る半導体装置１における特性試験と同様の方法で、実施例６に係る半導体装置１における特性試験が行われる。
【００７３】
導体配線１６上に電子部品６１を設置することにより、クロストークやインダクタンスを良化することができ、実装端子４から特性試験ボードまでの電気導通経路における電気特性を良化することができる。これにより、半導体チップ３の特性試験における電気特性を良化することができる。
【００７４】
実施例１から実施例５に係る半導体装置１の構成要素と、実施例６に係る半導体装置１の構成要素とを組み合わせてもよい。この場合、実施例１から実施例５に係る半導体装置１において、電子部品６１が可撓性基板１３の上面に設けられてもよいし、電子部品６１が可撓性基板１３の下面に設けられてもよい。
【００７５】
〈実施例７〉
図２８を参照して、実施例７に係る半導体装置１について説明する。図２８は、実施例７に係る半導体装置１の斜視図である。
【００７６】
実施例７に係る半導体装置１では、可撓性基板１３のそれぞれは、導体配線１６及び特性試験用端子１７を有している。可撓性基板１３のそれぞれが有する導体配線１６及び特性試験用端子１７は、単数であってもよいし、複数であってもよい。導体配線１６及び特性試験用端子１７は、可撓性基板１３の上面に設けられている。導体配線１６は、導体部１５に接続され、特性試験用端子１７は、導体配線１６に接続されている。実装端子４と特性試験用端子１７とは、導体部１５及び導体配線１６を介して、電気的に接続されている。
【００７７】
可撓性基板１３には貫通孔７１が形成されている。導体配線１６は、可撓性基板１３の貫通孔７１を横断するように配置されている。すなわち、導体配線１６はいわゆるフライングリードになっている。可撓性基板１３が貫通孔７１を有することにより、可撓性基板１３を基板２の外周面（側面及び下面）に沿って折り曲げる際、可撓性基板１３の剛性の影響が少なくなるため、可撓性基板１３の折り曲げが容易となる。基板２等の他の構成要素については、実施例１に係る半導体装置１の構成要素と同様である。
【００７８】
実施例１から実施例６に係る半導体装置１の構成要素と、実施例７に係る半導体装置１の構成要素とを組み合わせてもよい。この場合、実施例１から実施例６に係る半導体装置１において、可撓性基板１３のそれぞれが、貫通孔７１を有してもよい。
【００７９】
〈実施例８〉
図２９を参照して、実施例８に係る半導体装置１について説明する。図２９は、実施例８に係る半導体装置１の側面図である。
【００８０】
実施例８に係る半導体装置１では、カッター８１を用いて可撓性基板１３及び導体配線１６を切断することにより、基板２の側面から突出している可撓性基板１３及び導体配線１６を除去している。したがって、可撓性基板１３の上面に設けられた特性試験用端子１７が除去される。半導体チップ３の特性試験が実施された後、可撓性基板１３及び導体配線１６の切断を行うことにより、基板２の側面から突出する可撓性基板１３及び導体配線１６が、基板２から切り離される。そのため、従来通りのパッケージ実装方法により、半導体装置１を電子機器等に実装することができる。
【００８１】
実施例１から実施例７に係る半導体装置１に対して、実施例８に係る半導体装置１を適用してもよい。すなわち、実施例１から実施例７に係る半導体装置１において、カッター８１を用いて可撓性基板１３及び導体配線１６（１６Ａ、１６Ｂ）を切断することにより、基板２の側面から突出する可撓性基板１３及び導体配線１６を基板２から切り離してもよい。例えば、実施例７に係る半導体装置１に対して、実施例８に係る半導体装置１を適用する場合、可撓性基板１３は貫通孔７１を有しているので、可撓性基板１３の切断が容易となる。
【００８２】
実施例１から実施例８に係る半導体装置１では、基板２が複数の可撓性基板１３を有する例を示しているが、これらの例に限定されず、基板２が一つの可撓性基板１３を有してもよい。すなわち、実施例１から実施例８に係る半導体装置１において、基板２は少なくとも一つの可撓性基板１３を有する。
【００８３】
図３０を参照して、実施形態に係る半導体装置１の製造工程について説明する。図３０は、実施形態に係る半導体装置１の製造工程のフローである。ステップＳ０１の工程において、半導体装置１の初期成型が行われる。半導体装置１の初期成型では、基板２の上面
に半導体チップ３、実装端子４及びソルダーレジスト５が設けられ、可撓性基板１３に特性試験用端子１７（１７Ａ、１７Ｂ）が設けられ、基板２の下面に実装端子６が設けられる。
【００８４】
可撓性基板１３を折り曲げる場合、ステップＳ０２の工程に進み、可撓性基板１３を折り曲げない場合、ステップＳ０３の工程に進む。ステップＳ０２の工程において、特性試験用端子１７が基板２の下面に位置するように、可撓性基板１３が基板２の外周面（側面及び下面）に沿って折り曲げられる。また、ステップＳ０２の工程において、基板２の外周面に沿って折り曲げられた可撓性基板１３が、基板２の外周面に接着される。
【００８５】
ステップＳ０３の工程において、半導体チップ３の特性試験が行われる。可撓性基板１３が折り曲げられていない場合、図４及び図５に示すコンタクタ２１を用いて、半導体チップ３の特性試験が行われる。可撓性基板１３が折り曲げられている場合、図１５及び図１６に示すコンタクタ４１又は図２４及び図２５に示すコンタクタ５１を用いて、半導体チップ３の特性試験が行われる。
【００８６】
ステップＳ０４の工程において、可撓性基板１３の切断が行われる。カッター８１を用いて可撓性基板１３及び導体配線１６を切断することにより、基板２の側面から突出する可撓性基板１３及び導体配線１６が、基板２から切り離される。ステップＳ０４の工程が行われた後、半導体装置１の製造工程のフローが終了する。なお、可撓性基板１３の切断を行わない場合は、ステップＳ０３の工程が行われた後、半導体装置１の製造工程のフローが終了する。
【００８７】
以上の実施例１から実施例８を含む実施形態に関し、更に以下の付記を開示する。
（付記１）
第１基板と、
前記第１基板の上面に設けられた半導体チップと、
前記第１基板の上面に設けられた第１端子と、
前記第１基板の側面から突出する第２基板と、
前記第２基板に設けられ、前記第１端子と電気的に接続された第２端子と、
前記第１基板の下面に設けられた第３端子と、
を備えることを特徴とする半導体装置。
（付記２）
前記第２端子が前記第２基板の上面に設けられ、
前記第２端子が前記第１基板の下面に位置するように、前記第２基板が前記第１基板の外周面に沿って折り曲げられている、
ことを特徴とする付記１に記載の半導体装置。
（付記３）
前記第２端子が前記第２基板の下面に設けられている、
ことを特徴とする付記１に記載の半導体装置。
（付記４）
複数の前記第２端子が前記第２基板に設けられ、
複数の前記第２端子の少なくとも一つが前記第２基板の上面に設けられ、
複数の前記第２端子の少なくとも一つが前記第２基板の下面に設けられている、
ことを特徴とする付記１に記載の半導体装置。
（付記５）
前記第２端子が前記第２基板の上面に設けられ、
前記第２基板は前記第２端子の下面が露出する開口を有する、
ことを特徴とする付記１に記載の半導体装置。
（付記６）
前記第２端子と前記第３端子とは、同一材質、同一外形及び同一形状である、
ことを特徴とする付記２に記載の半導体装置。
（付記７）
前記第１端子と前記第２端子とを電気的に接続する導体配線と、前記導体配線上に設けられた電子部品と、が前記第２基板に設けられている、
ことを特徴とする付記１から６の何れか一つに記載の半導体装置。
（付記８）
前記第１端子と前記第２端子とを電気的に接続する導体配線を備え、
前記第２基板には貫通孔が形成され、
前記導体配線が前記貫通孔を横断するように配置されている、
ことを特徴とする付記１から７の何れか一つに記載の半導体装置。
（付記９）
半導体チップが設けられた第１基板の側面から突出する第２基板に設けられ、前記第１基板の上面に設けられた第１端子と電気的に接続された第２端子に第１接触子を接触させる工程と、
前記第１基板の下面に設けられた第３端子に第２接触子を接触させる工程と、
前記半導体チップの特性試験を行う工程と、
を備えることを特徴とする試験方法。
（付記１０）
前記第２端子が前記第２基板の上面に設けられ、
前記第２端子が前記第１基板の下面に位置するように、前記第２基板が前記第１基板の外周面に沿って折り曲げられ、
前記第２端子に前記第１接触子を接触させる工程では、前記第２端子に対して、前記第１基板の下方向から前記第１接触子を接触させ、
前記第３端子に前記第２接触子を接触させる工程では、前記第３端子に対して、前記第１基板の下方向から前記第２接触子を接触させる、
ことを特徴とする付記９に記載の試験方法。
（付記１１）
前記第２端子が前記第２基板の下面に設けられ、
前記第２端子に前記第１接触子を接触させる工程では、前記第２端子に対して、前記第２基板の下方向から前記第１接触子を接触させ、
前記第３端子に前記第２接触子を接触させる工程では、前記第３端子に対して、前記第１基板の下方向から前記第２接触子を接触させる、
ことを特徴とする付記９に記載の試験方法。
（付記１２）
前記第２端子が前記第２基板の上面に設けられ、
前記第２基板は前記第２端子の下面が露出する開口を有し、
前記第２端子に前記第１接触子を接触させる工程では、前記第２端子の下面に対して、前記第２基板の下方向から前記第１接触子を接触させ、
前記第３端子に前記第２接触子を接触させる工程では、前記第３端子に対して、前記第１基板の下方向から前記第２接触子を接触させる、
ことを特徴とする付記９に記載の試験方法。
（付記１３）
前記第２基板を切断することにより、前記第１基板の側面から突出する前記第２基板を前記第１基板から切り離す工程、
を備えることを特徴とする付記９から１２の何れか一つに記載の試験方法。
（付記１４）
前記第１端子と前記第２端子とを電気的に接続する導体配線上に電子部品を設ける工程、
を備えることを特徴とする付記９から１３の何れか一つに記載の試験方法。
（付記１５）
第１基板の上面に半導体チップを設ける工程と、
前記第１基板の上面に第１端子を設ける工程と、
前記第１基板の側面から突出する第２基板に、前記第１端子と電気的に接続された第２端子を設ける工程と、
前記第１基板の下面に第３端子を設ける工程と、
を備えることを特徴とする半導体装置の製造方法。
（付記１６）
前記第２端子が前記第１基板の下面に位置するように、前記第２基板を前記第１基板の外周面に沿って折り曲げる工程を備え、
前記第２端子を設ける工程では、前記第２端子を前記第２基板の上面に設ける、
ことを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１７）
前記第２端子を設ける工程では、前記第２端子を前記第２基板の下面に設ける、
ことを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１８）
前記第２基板は開口を有し、
前記第２端子を設ける工程では、前記開口から前記第２端子の下面が露出するように、前記第２端子を前記第２基板の上面に設ける、
ことを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１９）
前記第１端子と前記第２端子とを電気的に接続する導体配線上に電子部品を設ける工程、
を備えることを特徴とする付記１５から１８の何れか一つに記載の半導体装置の製造方法。
（付記２０）
前記第２基板を切断することにより、前記第１基板の側面から突出する前記第２基板を前記第１基板から切り離す工程、
を備えることを特徴とする付記１５から１９の何れか一つに記載の半導体装置の製造方法。
【符号の説明】
【００８８】
１    半導体装置
２    基板
３    半導体チップ
４、６    実装端子
５    ソルダーレジスト
１１  絶縁層
１２  導体層
１３  可撓性基板
１４  孔
１５  導体部
１６  導体配線
１７  特性試験用端子
１８  開口
２１、４１、５１  コンタクタ
２２、４２、５２  半導体ソケット
２３、４３、５３  押さえ部
２４、４４、５４  第１接触子
２５、４５、５５  第２接触子
６１  電子部品
７１  貫通孔
【図１】
2015152517.tif 000003
【図２】
2015152517.tif 000004
【図３】
2015152517.tif 000005
【図４】
2015152517.tif 000006
【図５】
2015152517.tif 000007
【図６】
2015152517.tif 000008
【図７】
2015152517.tif 000009
【図８】
2015152517.tif 000010
【図９】
2015152517.tif 000011
【図１０】
2015152517.tif 000012
【図１１】
2015152517.tif 000013
【図１２】
2015152517.tif 000014
【図１３】
2015152517.tif 000015
【図１４】
2015152517.tif 000016
【図１５】
2015152517.tif 000017
【図１６】
2015152517.tif 000018
【図１７】
2015152517.tif 000019
【図１８】
2015152517.tif 000020
【図１９】
2015152517.tif 000021
【図２０】
2015152517.tif 000022
【図２１】
2015152517.tif 000023
【図２２】
2015152517.tif 000024
【図２３】
2015152517.tif 000025
【図２４】
2015152517.tif 000026
【図２５】
2015152517.tif 000027
【図２６】
2015152517.tif 000028
【図２７】
2015152517.tif 000029
【図２８】
2015152517.tif 000030
【図２９】
2015152517.tif 000031
【図３０】
2015152517.tif 000032
【図３１】
2015152517.tif 000033
【図３２】
2015152517.tif 000034
【図３３】
2015152517.tif 000035
【図３４】
2015152517.tif 000036
【図３５】
2015152517.tif 000037
【図３６】
2015152517.tif 000038