(57)【要約】【課題】  より高い耐圧を実現可能な半導体装置を提供する。【解決手段】  ゲートトレンチの下端に接するｐ型の第４領域と、第２領域の外側において半導体基板の表面に形成されている終端トレンチと、終端トレンチの下端に接するｐ型の下端ｐ型領域と、終端トレンチの外周側の側面に接しており、下端ｐ型領域と繋がっており、半導体基板の表面に露出しているｐ型の側面ｐ型領域と、側面ｐ型領域よりも外周側に形成されており、表面に露出しているｐ型の複数のガードリング領域を有する半導体装置。【選択図】図２
2015201557.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板の表面に形成されている表面電極と、前記半導体基板の裏面に形成されている裏面電極を有し、前記表面電極と前記裏面電極の間をスイッチングする半導体装置であって、
前記半導体基板が、
前記表面電極と接しているｎ型の第１領域と、
前記表面電極と接しており、前記第１領域と接しているｐ型の第２領域と、
前記第２領域の下側に配置されており、前記第２領域によって前記第１領域から分離されているｎ型の第３領域と、
前記表面から前記第１領域及び前記第２領域を貫通して前記第３領域に達するゲートトレンチと、
前記ゲートトレンチの下端に接するｐ型の第４領域と、
前記第２領域の外側において前記表面に形成されている終端トレンチと、
前記終端トレンチの下端に接するｐ型の下端ｐ型領域と、
前記終端トレンチの外周側の側面に接しており、前記下端ｐ型領域と繋がっており、前記表面に露出しているｐ型の側面ｐ型領域と、
前記側面ｐ型領域よりも外周側に形成されており、前記表面に露出しているｐ型の複数のガードリング領域と、
前記終端トレンチよりも外周側に形成されており、前記第３領域と繋がっており、前記側面ｐ型領域を前記複数のガードリング領域から分離しており、前記複数のガードリング領域を互いから分離しているｎ型の外周ｎ型領域、
を有する半導体装置。
【請求項２】
前記終端トレンチの幅が、前記ゲートトレンチの幅よりも広い請求項１の半導体装置。
【請求項３】
前記下端ｐ型領域と前記側面ｐ型領域が、Ａｌを含有する請求項１または２の半導体装置。
【請求項４】
前記第２領域と前記終端トレンチの間の前記表面に、分離トレンチが形成されており、
前記分離トレンチの下端に接する位置に、ｐ型の第５領域が形成されており、
前記終端トレンチと前記分離トレンチの間に、前記終端トレンチの内周側の側面に接しており、前記下端ｐ型領域と繋がっており、前記表面に露出しているｐ型の第６領域が形成されており、
前記分離トレンチが、前記第２領域と前記第６領域を分離している、
請求項１〜３のいずれか一項の半導体装置。
【請求項５】
前記終端トレンチが、第１トレンチと、前記第１トレンチよりも外周側に形成されている第２トレンチと、前記第１トレンチと前記第２トレンチを接続する第３トレンチを有しており、
前記側面ｐ型領域が、前記第２トレンチの外周側の側面に接しており、
前記下端ｐ型領域が、前記第１トレンチ、前記第２トレンチ及び前記第３トレンチの下端に接する、
請求項１〜４のいずれか一項の半導体装置。
【請求項６】
前記終端トレンチの内周側の側面、底面及び外周側の側面を覆う絶縁膜をさらに有し、
内周側の側面を覆う前記絶縁膜と外周側の側面を覆う前記絶縁膜の間に、絶縁膜が充填されていない領域が形成されている、
請求項１〜５のいずれか一項の半導体装置。
【請求項７】
請求項１〜６のいずれか一項の半導体装置を製造する方法であって、
半導体基板に前記終端トレンチを形成する工程と、
前記半導体基板の表面に対して傾斜する向きに沿って、前記終端トレンチの側面と底面にｐ型不純物を注入することで、前記下端ｐ型領域と前記側面ｐ型領域を形成する工程、
を有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置に関する。
【背景技術】
【０００２】
特許文献１に開示の半導体装置は、ＭＯＳＦＥＴと、ＭＯＳＦＥＴの周囲に形成されている複数の終端トレンチを有する。各終端トレンチは、ＭＯＳＦＥＴが形成されている領域を囲むように環状に伸びている。各終端トレンチ内には、絶縁層が配置されている。また、各終端トレンチの底面に接する範囲の半導体層には、ｐ型フローティング領域が形成されている。ＭＯＳＦＥＴがオフする際には、ＭＯＳＦＥＴのボディ領域から外周側（終端トレンチが形成されている領域）に向かって空乏層が伸びる。最も内側の終端トレンチの下側のｐ型フローティング領域まで空乏層が伸びると、そのｐ型フローティングから外周側に向かってさらに空乏層が伸びる。これによって、空乏層が隣のｐ型フローティング領域まで伸びると、そのｐ型フローティング領域からさらに外周側に空乏層が伸びる。このように、空乏層は、各ｐ型フローティング領域を経由しながら、ＭＯＳＦＥＴが形成されている領域の周囲に広く広がる。これによって、半導体装置の耐圧が向上される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１９１７３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、上述したタイプの半導体装置に対する耐圧の要求がますます高まっている。従来は、上述したｐ型フローティング領域は、終端トレンチを形成した後に終端トレンチの底面にｐ型不純物を注入し、その後、注入したｐ型不純物を半導体層内に拡散させることで形成される。しかしながら、半導体の材料や、その他の製造工程の各種条件によっては、ｐ型不純物の拡散距離が短くなり、各ｐ型フローティング領域の間の間隔を十分に狭めることができない場合がある。このような場合、当該間隔の領域に十分に空乏層を伸展させることが困難となる。各終端トレンチの間の間隔を狭くすることで各ｐ型フローティング領域の間の間隔を狭めることも考え得るが、加工精度の問題等により各終端トレンチ間の間隔を狭くすることには限界がある。従来の終端トレンチの構造では、耐圧の向上に限界があった。したがって、本明細書では、より高耐圧を実現可能な半導体装置を開示する。
【課題を解決するための手段】
【０００５】
本明細書は、半導体基板と、前記半導体基板の表面に形成されている表面電極と、前記半導体基板の裏面に形成されている裏面電極を有し、前記表面電極と前記裏面電極の間をスイッチングする半導体装置を提供する。前記半導体基板は、前記表面電極と接しているｎ型の第１領域と、前記表面電極と接しており、前記第１領域と接しているｐ型の第２領域と、前記第２領域の下側に配置されており、前記第２領域によって前記第１領域から分離されているｎ型の第３領域と、前記表面から前記第１領域及び前記第２領域を貫通して前記第３領域に達するゲートトレンチと、前記ゲートトレンチの下端に接するｐ型の第４領域と、前記第２領域の外側において前記表面に形成されている終端トレンチと、前記終端トレンチの下端に接するｐ型の下端ｐ型領域と、前記終端トレンチの外周側の側面に接しており、前記下端ｐ型領域と繋がっており、前記表面に露出しているｐ型の側面ｐ型領域と、前記側面ｐ型領域よりも外周側に形成されており、前記表面に露出しているｐ型の複数のガードリング領域と、前記終端トレンチよりも外周側に形成されており、前記第３領域と繋がっており、前記側面ｐ型領域を前記複数のガードリング領域から分離しており、前記複数のガードリング領域を互いから分離しているｎ型の外周ｎ型領域を有する。
【０００６】
なお、本明細書において、外周側とは、第２領域から遠い側を意味する。
【０００７】
この半導体装置では、第１領域、第２領域、第３領域、第４領域によってスイッチング素子が形成されている。スイッチング素子がオフすると、第２領域から第３領域内に空乏層が広がる。空乏層がゲートトレンチの下端に達すると、空乏層が第４領域に到達する。すると、第４領域からも第３領域内に空乏層が広がる。これによって、スイッチング素子が形成されている領域における耐圧が確保される。また、第２領域から第３領域内に広がる空乏層が終端トレンチの下端に達すると、空乏層が下端ｐ型領域に到達する。すると、空乏層が、下端ｐ型領域及び側面ｐ型領域から外周ｎ型領域内に延びる。側面ｐ型領域から伸びる空乏層が、側面ｐ型領域の隣のガードリング領域に到達すると、そのガードリング領域から隣のガードリング領域に向かってさらに空乏層が伸びる。空乏層は、各ガードリング領域を経由して外周側に向かって広がる。これによって、外周側の領域に空乏層が広く伸展し、耐圧が確保される。このように、この半導体装置では、半導体基板の表面に露出するガードリングによって、空乏層の伸展を促進することができる。また、ガードリング領域は半導体基板の表面に露出する範囲に形成されているため、高精度に形成することができる。このため、ガードリング領域の間の間隔を容易に狭くすることができる。このため、この半導体装置では、ガードリング領域によって十分な耐圧を確保することができる。
【図面の簡単な説明】
【０００８】
【図１】実施例１の半導体装置１０の平面図。
【図２】図１のＩＩ−ＩＩ線における縦断面図。
【図３】実施例１の半導体装置１０の製造工程の説明図。
【図４】実施例１の半導体装置１０の製造工程の説明図。
【図５】実施例１の半導体装置１０の製造工程の説明図。
【図６】実施例１の半導体装置１０の製造工程の説明図。
【図７】実施例２の半導体装置の平面図。
【図８】図７のＶＩＩＩ−ＶＩＩＩ線における縦断面図。
【図９】実施例２の半導体装置の製造工程の説明図。
【図１０】実施例２の半導体装置の製造工程の説明図。
【図１１】実施例２の半導体装置の製造工程の説明図。
【図１２】実施例３の半導体装置の平面図。
【図１３】図１２のＸＩＩＩ−ＸＩＩＩ線における縦断面図。
【図１４】図１２のＸＩＶ−ＸＩＶ線における縦断面図。
【発明を実施するための形態】
【０００９】
以下に説明する実施例の特徴について、以下に列記する。なお、以下の特徴は、何れも、独立して有用なものである。
（特徴１）終端トレンチの幅が、ゲートトレンチの幅よりも広い。
（特徴２）下端ｐ型領域と側面ｐ型領域が、Ａｌを含有する。
（特徴３）第２領域（ボディ領域２６）と終端トレンチの間の表面に、分離トレンチが形成されている。分離トレンチの下端に接する位置に、ｐ型の第５領域（ｐ型フローティング領域１０３）が形成されている。終端トレンチと分離トレンチの間に、終端トレンチの内周側の側面に接しており、下端ｐ型領域と繋がっており、表面に露出しているｐ型の第６領域（側面ｐ型領域１０８）が形成されている。分離トレンチが、第２領域と第６領域を分離している。なお、本明細書において、内周側とは、第２領域に近い側を意味する。
（特徴４）終端トレンチが、第１トレンチと、第１トレンチよりも外周側に形成されている第２トレンチと、第１トレンチと第２トレンチを接続する第３トレンチを有している。側面ｐ型領域が、第２トレンチの外周側の側面に接している。下端ｐ型領域が、第１トレンチ、第２トレンチ及び第３トレンチの下端に接する。
（特徴５）
終端トレンチの内周側の側面、底面及び外周側の側面を覆う絶縁膜をさらに有する。内周側の側面を覆う絶縁膜と外周側の側面を覆う絶縁膜の間に、絶縁膜が充填されていない領域が形成されている。
（特徴６）半導体装置を製造する方法は、半導体基板に終端トレンチを形成する工程と、半導体基板の表面に対して傾斜する向きに沿って、終端トレンチの側面と底面にｐ型不純物を注入することで、下端ｐ型領域と側面ｐ型領域を形成する工程を有する。
【実施例１】
【００１０】
図１に示すように、実施例１に係る半導体装置１０はＳｉＣ（シリコンカーバイド）からなる半導体基板１２を有している。半導体基板１２は、ＭＯＳＦＥＴ領域２０と、外周領域５０を有している。ＭＯＳＦＥＴ領域２０には、ＭＯＳＦＥＴが形成されている。なお、図１では、図の見易さを考慮して、ＭＯＳＦＥＴ領域２０内にゲートトレンチ３４のみを示している。外周領域５０は、ＭＯＳＦＥＴ領域２０の外側の領域である。本実施例では、外周領域５０は、ＭＯＳＦＥＴ領域２０と半導体基板１２の端面１２ａとの間の領域である。外周領域５０には、耐圧構造が形成されている。なお、図１では、図の見易さを考慮して、外周領域５０内に終端トレンチ５４と、ガードリング領域６４のみを示している。
【００１１】
図２に示すように、ＭＯＳＦＥＴ領域２０内には、ソース領域２２、ボディ領域２６、ドリフト領域２８ａ、２８ｂ）、ドレイン領域３０、ｐ型フローティング領域３２、ゲートトレンチ３４、ソース電極３６、ドレイン電極３８が形成されている。
【００１２】
ソース電極３６は、ＭＯＳＦＥＴ領域２０内の半導体基板１２の上面７２に形成されている。
【００１３】
ドレイン電極３８は、半導体基板１２の下面に形成されている。
【００１４】
ソース領域２２は、ＭＯＳＦＥＴ領域２０内に複数個形成されている。ソース領域２２は、高濃度にｎ型不純物を含むｎ型領域である。ソース領域２２は、半導体基板１２の上面に露出する範囲に形成されている。ソース領域２２は、ソース電極３６と導通している。
【００１５】
ボディ領域２６は、ソース領域２２の側方及び下側に形成されており、ソース領域２２に接している。ボディ領域２６は、ｐ型領域である。ボディ領域２６は、ソース領域２２が形成されていない位置において半導体基板１２の上面に露出している。ボディ領域２６は、ソース電極３６と導通している。
【００１６】
ドリフト領域２８ａは、低濃度にｎ型不純物を含むｎ型領域である。ドリフト領域２８ａのｎ型不純物濃度は、ソース領域２２のｎ型不純物濃度よりも低い。ドリフト領域２８ａは、ボディ領域２６の下側に形成されている。ドリフト領域２８ａは、ボディ領域２６に接しており、ボディ領域２６によってソース領域２２から分離されている。
【００１７】
ドレイン領域３０は、高濃度にｎ型不純物を含むｎ型領域である。ドレイン領域３０のｎ型不純物濃度は、ドリフト領域２８ａのｎ型不純物濃度よりも高い。ドレイン領域３０は、ドリフト領域２８ａの下側に形成されている。ドレイン領域３０は、ドリフト領域２８ａに接しており、ドリフト領域２８ａによってボディ領域２６から分離されている。ドレイン領域３０は、半導体基板１２の下面に露出する範囲に形成されている。ドレイン領域３０は、ドレイン電極３８と導通している。
【００１８】
ゲートトレンチ３４は、ＭＯＳＦＥＴ領域２０内に複数個形成されている。ゲートトレンチ３４は、半導体基板１２の上面７２に形成された溝である。各ゲートトレンチ３４は、ソース領域２２とボディ領域２６を貫通し、ドリフト領域２８に達している。図１に示すように、複数のゲートトレンチ３４は、互いに平行に伸びている。図２に示すように、各ゲートトレンチ３４内には、ボトム絶縁層３４ａと、ゲート絶縁膜３４ｂと、ゲート電極３４ｃが形成されている。ボトム絶縁層３４ａは、ゲートトレンチ３４の底部に形成された厚い絶縁層である。ボトム絶縁層３４ａの上側のゲートトレンチ３４の側面は、ゲート絶縁膜３４ｂによって覆われている。ボトム絶縁層３４ａの上側のゲートトレンチ３４内には、ゲート電極３４ｃが形成されている。ゲート電極３４ｃは、ゲート絶縁膜３４ｂを介して、ソース領域２２、ボディ領域２６及びドリフト領域２８ａと対向している。ゲート電極３４ｃは、ゲート絶縁膜３４ｂ及びボトム絶縁層３４ａによって、半導体基板１２から絶縁されている。ゲート電極３４ｃの上面は、絶縁層３４ｄによって覆われている。
【００１９】
ｐ型フローティング領域３２は、半導体基板１２内であって、各ゲートトレンチ３４の底面（すなわち、下端）に接する範囲に形成されている。ｐ型フローティング領域３２の周囲は、ドリフト領域２８に囲まれている。各ｐ型フローティング領域３２は、ドリフト領域２８によって、互いに分離されている。また、各ｐ型フローティング領域３２は、ドリフト領域２８によって、ボディ領域２６から分離されている。
【００２０】
ドリフト領域２８ｂは、外周領域５０内に形成されている。ドリフト領域２８ｂは、ドリフト領域２８ａから連続するｎ型領域であり、ドリフト領域２８ａと略同じｎ型不純物濃度を有している。以下では、ドリフト領域２８ａとドリフト領域２８ｂをまとめて、ドリフト領域２８という場合がある。ドリフト領域２８ｂの下側には、上述したドレイン領域３０が形成されている。すなわち、ドリフト領域２８とドレイン領域３０は、ＭＯＳＦＥＴ領域２０から外周領域５０に跨って形成されている。ドリフト領域２８とドレイン領域３０は、半導体基板１２の端面１２ａまで広がっている。また、ドレイン電極３８は、外周領域５０を含む半導体基板１２の下面全体に形成されている。また、外周領域５０内の半導体基板１２の上面７２は、絶縁膜７０によって覆われている。
【００２１】
外周領域５０内の半導体基板１２の表面７２には、終端トレンチ５４が形成されている。終端トレンチ５４の内周側の側面５５ｂ、底面及び外周側の側面５５ａは、絶縁膜７０によって覆われている。但し、終端トレンチ５４内は絶縁膜７０が完全には充填されておらず、内周側の側面５５ｂを覆う絶縁膜７０と外周側の側面５５ａを覆う絶縁膜７０の間に隙間（空間）７０ａが形成されている。なお、隙間７０ａ内に、絶縁膜７０とは異なる物質が充填されていてもよい。終端トレンチ５４は、ボディ領域２６に隣接する位置に形成されている。終端トレンチ５４は、ゲートトレンチ３４と略同じ深さを有している。図１に示すように、終端トレンチ５４は、半導体基板１２の表面７２を平面視したときに、ＭＯＳＦＥＴ領域２０の周囲を一巡するように伸びている。したがって、ボディ領域２６は、終端トレンチ５４によって、外周領域５０内のいずれのｐ型領域からも分離されている。このように、終端トレンチ５４よりも外周側のｐ型領域はソース電極３６とは導通していないので、終端トレンチ５４よりも外周側のｐ型領域はボディ領域２６ではない。すなわち、終端トレンチ５４は、ボディ領域２６の外側に形成されている。
【００２２】
図２に示すように、終端トレンチ５４の下端（すなわち、底面）に接する位置に、下端ｐ型領域６０が形成されている。また、終端トレンチ５４の外周側の側面５５ａに接する位置には、側面ｐ型領域６２が形成されている。側面ｐ型領域６２は、表面７２から下端ｐ型領域６０まで伸びている。すなわち、側面ｐ型領域６２は、表面７２に露出しているとともに、下端ｐ型領域６０と繋がっている。下端ｐ型領域６０と側面ｐ型領域６２は連続する１つのｐ型領域であるので、以下ではこれらをまとめて境界部ｐ型領域５９と呼ぶ場合がある。境界部ｐ型領域５９は、ｐ型不純物としてＡｌを含有している。境界部ｐ型領域５９は、制御不可能な誤差レベルを除いて、Ａｌ以外のｐ型不純物を含有していない。境界部ｐ型領域５９は、終端トレンチ５４に沿って、ＭＯＳＦＥＴ領域２０の周囲を一巡するように形成されている。境界部ｐ型領域５９は、ドリフト領域２８によってボディ領域２６から分離されている。
【００２３】
側面ｐ型領域６２の外周側には、複数のガードリング領域６４が形成されている。各ガードリング領域６４は、ｐ型領域であり、表面７２に露出する範囲に形成されている。各ガードリング領域６４は、浅い範囲にのみ形成されている。したがって、各ガードリング領域６４の下端は、側面ｐ型領域６２の下端よりも上側（表面７２側）に位置している。各ガードリング領域６４の下側には、ドリフト領域２８ｂが形成されている。最も内周側（ＭＯＳＦＥＴ領域２０側）のガードリング領域６４と側面ｐ型領域６２の間には、ドリフト領域２８ｂが形成されている。ドリフト領域２８ｂによって、最も内周側のガードリング領域６４が側面ｐ型領域６２から分離されている。また、各ガードリング領域６４の間には、ドリフト領域２８ｂが形成されている。ドリフト領域２８ｂによって、各ガードリング領域６４が互いから分離されている。各ガードリング領域６４は、ｐ型不純物としてＡｌを含有している。各ガードリング領域６４は、制御不可能な誤差レベルを除いて、Ａｌ以外のｐ型不純物を含有していない。
【００２４】
次に、半導体装置１０の動作について説明する。半導体装置１０を動作させる際には、ドレイン電極３８とソース電極３６の間にドレイン電極３８がプラスとなる電圧が印加される。さらに、ゲート電極３４ｃに対してゲートオン電圧が印加されることで、ＭＯＳＦＥＴ領域２０内のＭＯＳＦＥＴがオンする。すなわち、ゲート電極３４ｃに対向している位置のボディ領域２６にチャネルが形成され、ソース電極３６から、ソース領域２２、チャネル、ドリフト領域２８、ドレイン領域３０を経由して、ドレイン電極３８に向かって電流が流れる。ゲート電極３４ｃへのゲートオン電圧の印加を停止すると、チャネルが消失し、ＭＯＳＦＥＴがオフする。ＭＯＳＦＥＴがオフすると、ボディ領域２６とドリフト領域２８の境界部のｐｎ接合からドリフト領域２８内に空乏層が広がる。空乏層がＭＯＳＦＥＴ領域２０内のｐ型フローティング領域３２に到達すると、ｐ型フローティング領域３２からもドリフト領域２８内に空乏層が広がる。これによって、２つのｐ型フローティング領域３２の間のドリフト領域２８が効果的に空乏化される。このため、ＭＯＳＦＥＴ領域２０内における電界集中が抑制される。これによって、ＭＯＳＦＥＴ領域２０内における高い耐圧が実現される。
【００２５】
また、上述したｐｎ接合から伸びる空乏層は、図２の矢印８２に示すように、終端トレンチ５４の下側の境界部ｐ型領域５９にも到達する。すると、境界部ｐ型領域５９からドリフト領域２８内に空乏層が広がる。ゲートトレンチ３４と終端トレンチ５４の間のドリフト領域２８は、ゲートトレンチ３４の下側のｐ型フローティング領域３２から広がる空乏層と終端トレンチ５４の下側の境界部ｐ型領域５９（すなわち、下端ｐ型領域６０）から広がる空乏層によって空乏化される。このとき、ゲートトレンチ３４の深さと終端トレンチ５４の深さが略等しい（すなわち、ｐ型フローティング領域３２の深さ方向の位置と下端ｐ型領域６０の深さ方向の位置が略等しい）ため、ゲートトレンチ３４と終端トレンチ５４の間のドリフト領域２８において等電位線が横方向（表面７２と平行な方向）に伸びる。これによって、終端トレンチ５４の近傍における電界集中が抑制される。
【００２６】
また、境界部ｐ型領域５９は、終端トレンチ５４の下端から半導体基板１２の表面７２まで広がっている。このため、表面７２の近傍では、境界部ｐ型領域５９から最も内周側のガードリング領域６４に向かって空乏層が広がる。空乏層が最も内周側のガードリング領域６４に到達すると、そのガードリング領域６４からその隣のガードリング領域６４に空乏層が伸展する。このように、空乏層が、各ガードリング領域６４を順次経由して外周側に広がる。このため、外周領域５０内に空乏層が広く伸展する。これによって、外周領域５０内における高い耐圧が実現される。
【００２７】
このように、半導体装置１０では、終端トレンチ５４の下側の境界部ｐ型領域５９がｐ型フローティング領域３２と同様に深い位置に設けられていることによって、ＭＯＳＦＥＴ領域２０の外周端近傍における電界集中が抑制される。また、終端トレンチ５４よりも外周側において境界部ｐ型領域５９が終端トレンチ５４の底面から半導体基板１２の表面７２まで伸びていることで、表面７２近傍の浅い範囲内にのみ形成されたガードリング領域６４に空乏層が到達することが可能となっている。その結果、複数のガードリング領域６４によって外周領域５０における空乏層の伸展が促進される。また、各ガードリング領域６４が互いから分離されているため、外周領域５０内において電位が比較的均等に分布することができる。このため、外周領域５０における高い耐圧が実現されている。
【００２８】
次に、半導体装置１０の製造方法について説明する。なお、この製造方法は、外周領域５０を形成する工程に特徴を有するので、以下では外周領域５０を形成する工程について説明し、ＭＯＳＦＥＴ領域２０を形成する工程については説明を省略する。
【００２９】
まず、図３に示すようにボディ領域２６とドリフト領域２８が形成された半導体基板１２を準備する。次に、半導体基板１２の表面７２のうちのガードリング領域６４に相当する範囲に、イオン注入によって、Ａｌ（ｐ型不純物）を注入する。ここでは、Ａｌの注入エネルギーを低く設定することで、半導体基板１２の表面７２近傍の浅い範囲にのみＡｌを注入する。このように、イオンの注入深さが浅いと、その注入範囲を高精度に制御することができる。
【００３０】
次に、図４に示すように、半導体基板１２の表面７２を選択的にエッチングすることによって、終端トレンチ５４を形成する。終端トレンチ５４は、ボディ領域２６に隣接する位置に形成する。
【００３１】
次に、図５に示すように、イオン注入によって、終端トレンチ５４に対してＡｌを注入する。このイオン注入は、表面７２及び終端トレンチ５４の内周側の側面５５ｂにＡｌが注入されないようにマスキングした上で行う。ここでは、イオン注入の方向を半導体基板１２の表面７２に対して傾斜させることで、終端トレンチ５４の底面と外周側の側面５５ａにＡｌを注入する。
【００３２】
次に、半導体基板１２をアニールすることで、半導体基板１２に注入されたＡｌを活性化させる。これによって、図６に示すように、ガードリング領域６４、下端ｐ型領域６０及び側面ｐ型領域６２を形成する。
【００３３】
次に、図２に示すように、表面７２及び終端トレンチ５４の内面に絶縁膜７０を形成する。終端トレンチ５４の幅が広いので、終端トレンチ５４は絶縁膜７０によって完全には充填されない。すなわち、内周側の側面５５ｂを覆う絶縁膜７０と外周側の側面５５ａを覆う絶縁膜７０の間に、隙間７０ａが形成される。これによって、外周領域５０が完成する。なお、隙間７０ａには、その後の工程において、絶縁膜７０とは別の材料が埋め込まれてもよい。
【００３４】
以上に説明したように、この製造方法では、終端トレンチ５４の外周側の側面５５ａに対する斜めイオン注入によって側面ｐ型領域６２を形成する。側面５５ａへのイオン注入深さによって、側面ｐ型領域６２の幅（半導体基板１２の横方向（図２の横方向）の寸法）を制御することができる。側面５５ａへのイオン注入深さは高精度に制御することができるため、この製造方法によれば、側面ｐ型領域６２の幅を正確に制御することができる。したがって、幅が狭い側面ｐ型領域６２を形成することができる。また、側面ｐ型領域６２は、Ａｌのイオン注入により形成される。ＡｌはＳｉＣ中における拡散係数が小さいため、上記のアニール時にＡｌの拡散距離が小さい。このようにｐ型不純物としてＡｌを用いることによって、側面ｐ型領域６２の幅をより小さくすることが可能とされている。このように、上記の製造方法によれば、幅が狭い側面ｐ型領域６２を高精度に形成することができる。
【００３５】
また、ガードリング領域６４は、表面７２近傍の浅い範囲へのイオン注入によって形成される。浅い範囲へのイオン注入では、イオン注入範囲を正確に制御することができる。したがって、幅が狭いガードリング領域６４を形成することができる。また、ガードリング領域６４は、Ａｌのイオン注入によって形成される。これによって、ガードリング領域６４の幅をより小さくすることが可能とされている。このように、上記の方法によれば、幅が狭いガードリング領域６４を高精度に形成することができる。
【００３６】
また、上記のようにガードリング領域６４と側面ｐ型領域６２を高精度に形成することができるため、この方法によれば、側面ｐ型領域６２とガードリング領域６４の間の間隔、及び、各ガードリング領域６４の間の間隔を狭小化することができる。したがって、この方法によれば、外周領域５０に確実に空乏層を伸展されることが可能であり、外周領域５０における高い耐圧を実現することができる。また、この方法によれば、外周領域５０の面積を小さくすることが可能であり、小型な半導体装置１０を製造することができる。
【実施例２】
【００３７】
図７、８に示す実施例２の半導体装置は、ボディ領域２６と終端トレンチ５４の間の表面７２に、分離トレンチ１０２が形成されている。分離トレンチ１０２内には、絶縁層１０４が埋め込まれている。図７に示すように、分離トレンチ１０２は、ＭＯＳＦＥＴ領域２０の周囲を一巡するように形成されている。図８に示すように、分離トレンチ１０２の下端に接する位置には、ｐ型フローティング領域１０３が形成されている。ｐ型フローティング領域１０３は、分離トレンチ１０２に沿ってＭＯＳＦＥＴ領域２０の周囲を一巡するように形成されている。分離トレンチ１０２の外周側には、ｐ型領域１０６が形成されている。ｐ型領域１０６は、半導体基板１２の表面７２に露出する範囲に形成されている。ｐ型領域１０６の表面７２は絶縁膜７０に覆われている。したがって、ｐ型領域１０６は、ソース電極３６には接触していない。分離トレンチ１０２は、ｐ型領域１０６をボディ領域２６から分離している。また、第２実施例の半導体装置では、終端トレンチ５４の内周側の側面５５ｂに沿って、側面ｐ型領域１０８が形成されている。側面ｐ型領域１０８は、ｐ型領域１０６から下端ｐ型領域６０まで伸びている。側面ｐ型領域１０８は、ｐ型領域１０６と繋がっているとともに、下端ｐ型領域６０と繋がっている。側面ｐ型領域１０８は、ｐ型不純物としてＡｌを含有している。実施例２の半導体装置のその他の構成は、実施例１の半導体装置の構成と等しい。
【００３８】
次に、実施例２の半導体装置の外周領域５０における空乏層の広がり方について説明する。ＭＯＳＦＥＴがオフすると、ボディ領域２６とドリフト領域２８の境界部のｐｎ接合から、図８の矢印１１２に示すように、分離トレンチ１０２の下側のｐ型フローティング領域１０３に到達する。すると、ｐ型フローティング領域１０３から矢印１１４に示すように空乏層が伸びる。この空乏層は、下端ｐ型領域６０または側面ｐ型領域１０８に到達する。すると、ｐ型領域１０６、側面ｐ型領域１０８、下端ｐ型領域６０及び側面ｐ型領域６２の全体からそれらの周囲のドリフト領域２８内に空乏層が広がる。このため、表面７２の近傍では、側面ｐ型領域６２から最も内周側のガードリング領域６４に向かって空乏層が広がる。空乏層が最も内周側のガードリング領域６４に到達すると、そのガードリング領域６４からその隣のガードリング領域６４に空乏層が伸展する。このように、空乏層が、各ガードリング領域６４を順次経由して外周側に広がる。このため、外周領域５０内に空乏層が広く伸展する。これによって、外周領域５０内における高い耐圧が実現される。
【００３９】
次に、実施例２の半導体装置の製造方法（外周領域５０を形成する工程）について説明する。まず、実施例１と同様にして、図４に示すように半導体基板１２を加工する。次に、実施例１と同様の斜めイオン注入によって終端トレンチ５４に対してＡｌを注入する。但し、実施例２では、斜めイオン注入において、終端トレンチ５４の内周側の側面５５ｂをマスキングしない。このため、図７の下側の終端トレンチ５４ａの外周側の側面５５ａにＡｌを注入する際には、図７の上側の終端トレンチ５４ｂの内周側の側面５５ｂにもＡｌが注入され、図７の上側の終端トレンチ５４ｂの外周側の側面５５ａにＡｌを注入する際には、図７の下側の終端トレンチ５４ａの内周側の側面５５ｂにもＡｌが注入される。このため、実施例２では、図９に示すように、終端トレンチ５４の両側の側面にＡｌが注入される。
【００４０】
次に、半導体基板１２をアニールすることで、半導体基板１２に注入されたＡｌを活性化させる。これによって、図１０に示すように、ガードリング領域６４、側面ｐ型領域１０８、下端ｐ型領域６０及び側面ｐ型領域６２を形成する。すなわち、実施例２では、終端トレンチ５４の内周側の側面５５ｂにＡｌが注入されるので、その内周側の側面５５ｂに沿って側面ｐ型領域１０８が形成される。
【００４１】
次に、図１１に示すように、半導体基板１２の表面７２を選択的にエッチングすることによって、終端トレンチ５４の内周側の表面７２に分離トレンチ１０２を形成する。これによって、終端トレンチ５４に隣接するｐ型領域１０６が、ボディ領域２６から分離される。次に、分離トレンチ１０２の底面へのイオン注入によって、ｐ型フローティング領域１０３を形成する。次に、分離トレンチ１０２内に、絶縁層１０４を形成する。次に、表面７２及び終端トレンチ５４の内面に絶縁膜７０を形成する。絶縁膜７０は、ｐ型領域１０６の表面全体を覆うように形成する。これによって、ｐ型領域１０６が、後に形成されるソース電極３６と接触することが防止される。以上の工程によって、図８に示す外周領域５０が完成する。
【００４２】
以上に説明したように、実施例２では、終端トレンチ５４ｂの内周側の側面５５ｂにもＡｌが注入されるので、ｐ型領域１０６と下端ｐ型領域６０が側面ｐ型領域１０８によって接続される。したがって、これらのｐ型領域をボディ領域２６から分離するために、分離トレンチ１０２が形成される。また、分離トレンチ１０２の下端に接する位置にｐ型フローティング領域１０３が形成されていることで、空乏層が外周領域５０に広がり易くなっている。
【実施例３】
【００４３】
図１２〜１４に示す実施例３の半導体装置では、終端トレンチ５４が、第１トレンチ５３ａと、第２トレンチ５３ｂと、第３トレンチ５３ｃによって構成されている。図１２に示すように、第１トレンチ５３ａは、ＭＯＳＦＥＴ領域２０の周囲を一巡するように伸びている。第２トレンチ５３ｂは、第１トレンチ５３ａの外周側の表面７２に形成されており、第１トレンチ５３ａの周囲を一巡するように伸びている。第３トレンチ５３ｃは、第１トレンチ５３ａと第２トレンチ５３ｂの間の表面７２に複数個形成されている。第３トレンチ５３ｃは、内周側から外周側に向かって伸びている。第３トレンチ５３ｃの一端は第１トレンチ５３ａに接続されており、第３トレンチ５３ｃの他端は第２トレンチ５３ｂに接続されている。図１３、１４に示すように、トレンチ５３ａ〜５３ｃは、略同じ深さを有している。下端ｐ型領域６０は、トレンチ５３ａ〜５３ｃの下端に接する位置に形成されている。下端ｐ型領域６０は、トレンチ５３ａ〜５３ｃに沿って形成されている。また、側面ｐ型領域６２は、第２トレンチ５３ｂの外周側の側面５５ａに接する範囲に形成されている。但し、側面ｐ型領域６２は、第２トレンチ５３ｂと第３トレンチ５３ｃとの接続部における第２トレンチ５３ｂの外周側の側面５５ａにのみ形成されており、その他の位置の第２トレンチ５３ｂには形成されていない。実施例３の半導体装置のその他の構成は、実施例１の半導体装置の構成と等しい。
【００４４】
実施例３の半導体装置は、図１４の断面において、図２に示す実施例１の半導体装置と同じ構造を有している。したがって、実施例１と同様にして、外周領域５０に空乏層が広がる。また、実施例３の半導体装置は、終端トレンチ５４の形状が実施例１とは異なるものの、実施例１と同様の工程によって製造することができる。側面ｐ型領域６２に対するイオン注入（Ａｌ注入）では、図１４に示すように第３トレンチ５３ｃが形成されている部分では終端トレンチ５４の幅（図１４の横方向の寸法）が広いので、第２トレンチ５３ｂの外周側の側面５５ａにＡｌが注入される。他方、第３トレンチ５３ｃが形成されていない部分では、図１３に示すように第１トレンチ５３ａ及び第２トレンチ５３ｂの幅（図１３の横方向の寸法）が狭いので、これらの外周側の側面にＡｌはほとんど注入されない。したがって、側面ｐ型領域６２は、第３トレンチ５３ｃと第２トレンチ５３ｂの接続部にのみ形成される。
【００４５】
以上、実施例１〜３について説明した。なお、実施例１〜３では、ＭＯＳＦＥＴを有する半導体装置について説明したが、ＭＯＳＦＥＴに代えてＩＧＢＴ等の他の素子が形成されていてもよい。また、上述した実施例では、半導体基板１２がＳｉＣにより構成されていたが、Ｓｉ等の他の材質によって構成された半導体基板を使用してもよい。また、上述した実施例のｐ型フローティング領域３２、１０３に代えて、所定の電位に接続されているｐ型領域が形成されていてもよい。
【００４６】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４７】
１０：半導体装置
１２：半導体基板
２０：ＭＯＳＦＥＴ領域
２２：ソース領域
２６：ボディ領域
２８：ドリフト領域
３０：ドレイン領域
３２：ｐ型フローティング領域
３４：ゲートトレンチ
３６：ソース電極
３８：ドレイン電極
５０：外周領域
５４：終端トレンチ
６０：下端ｐ型領域
６２：側面ｐ型領域
６４：ガードリング領域
【図１】
2015201557.tif 000003
【図２】
2015201557.tif 000004
【図３】
2015201557.tif 000005
【図４】
2015201557.tif 000006
【図５】
2015201557.tif 000007
【図６】
2015201557.tif 000008
【図７】
2015201557.tif 000009
【図８】
2015201557.tif 000010
【図９】
2015201557.tif 000011
【図１０】
2015201557.tif 000012
【図１１】
2015201557.tif 000013
【図１２】
2015201557.tif 000014
【図１３】
2015201557.tif 000015
【図１４】
2015201557.tif 000016