(57)【要約】【課題】  回路規模が大きくなることを抑制しつつ、複数の抵抗体の抵抗値を容易に測定することができるようにする。【解決手段】  本発明の抵抗値測定回路１０は、所定の電流が供給される１対の抵抗体２１、２２の抵抗値を測定する回路であって、抵抗体２１、２２に時間的に変動する交流電圧を印加する交流印加手段１１、一端側が１対の抵抗体２１、２２にそれぞれ接続されると共に他端側の配線が集約され、互いに異なる遅延時間を付与する１対の遅延手段１２、１３、および、配線集約点とリファレンス抵抗１４との間の電位を測定し、測定結果に基づいて抵抗体２１、２２の抵抗値を演算する演算手段１５を備える。【選択図】      図１
2015152432.tif 000002
【特許請求の範囲】
【請求項１】
所定の電流が供給される１対の抵抗体の抵抗値を測定する回路であって、
前記抵抗体に時間的に変動する交流電圧を印加する交流印加手段と、
一端側が前記１対の抵抗体にそれぞれ接続されると共に他端側の配線が集約され、互いに異なる遅延時間を付与する１対の遅延手段と、
配線集約点とグランドとの間に配置されたリファレンス抵抗と、
前記配線集約点と前記リファレンス抵抗との間の電位を測定し、測定結果に基づいて前記抵抗体の抵抗値を演算する演算手段と、
を備える抵抗値測定回路。
【請求項２】
前記交流印加手段は、ｓｉｎ波あるいはｃｏｓ波の交流電圧を印加する、請求項１記載の抵抗値測定回路。
【請求項３】
前記演算手段は、前記交流電圧の周期と異なる間隔で、前記抵抗体の数以上の回数について電位を測定することにより、前記抵抗体の抵抗値を演算する、請求項２記載の抵抗値測定回路。
【請求項４】
前記演算手段は、測定した電位をデジタル信号に変換し、変換された測定結果に基づいて前記抵抗体の抵抗値を演算する、請求項１乃至３のいずれか１項記載の抵抗値測定回路。
【請求項５】
前記遅延手段は遅延線である、請求項１乃至４のいずれか１項記載の抵抗値測定回路。
【請求項６】
前記抵抗体と前記遅延手段との間に配置された１対のダイオードをさらに備え、
前記交流印加手段は、前記抵抗体に絶対値および位相が等しい時間的に変動する交流電圧を印加する、
請求項１乃至５のいずれか１項記載の抵抗値測定回路。
【請求項７】
入力ポートおよび２つの出力ポートとの間に配置された２つの光カプラと、
前記２つの光カプラ間を結ぶ等長の１対の光導波路と、
前記光導波路の近傍にそれぞれ配置された１対の抵抗体と、
前記抵抗体に所定の電流を供給する電流供給手段と、
請求項１乃至５のいずれか１項記載の抵抗値測定回路と、
を備えるマッハツェンダ型光スイッチ素子。
【請求項８】
前記抵抗体と前記遅延手段との間に配置された１対のダイオードをさらに備え、
前記交流印加手段は、前記電流供給手段が駆動している時に、前記抵抗体に絶対値および位相が等しい時間的に変動する交流電圧を印加する、
請求項７記載のマッハツェンダ型光スイッチ素子。
【請求項９】
前記電流供給手段は、前記演算手段が演算した抵抗値に応じた大きさの電流を前記抵抗体へ供給する、請求項８記載のマッハツェンダ型光スイッチ素子。
【請求項１０】
ｎ個の請求項７乃至９のいずれか１項記載のマッハツェンダ型光スイッチ素子が多段に配置された多段光スイッチであって、
前記演算手段は、前記交流印加手段の駆動時に前記配線集約点と前記リファレンス抵抗との間の電圧を２ｎ回以上測定することによって２ｎ個の前記抵抗体の抵抗値を演算する、
多段光スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗値測定回路、マッハツェンダ型光スイッチ素子および多段光スイッチに関し、特に、直流電流が供給される複数の抵抗体の抵抗値を測定する抵抗値測定回路、該抵抗値測定回路を備えたマッハツェンダ型光スイッチ素子および多段光スイッチに関する。
【背景技術】
【０００２】
スマートフォンに代表される携帯端末の普及に伴い、高精細画像等の大容量のデータ通信が増加し、ネットワークに流れるトラフィックが急速に伸び続けている。ある調査では、２０１２年度の国内のブロードバンド契約者の総ダウンロードトラフィックは約１．７Ｔｂｐｓであり、２０２０年にはＰｂｐｓ級になる、と予測している。
【０００３】
これに対して大容量通信を支えるコアネットワークでは、複数の異なる波長の光信号を１本の光ファイバに多重して伝送する波長分割多重技術（ＷＤＭ：Wavelength Division Multiplexing）などの大容量化技術の開発が進められている。
【０００４】
初期のＷＤＭ通信では、ノード間をポイントｔｏポイントで結び、ノード内で一旦電気信号に変換後、再度光信号に変換して次のノードに送信する方法がとられてきた。しかしながら、ノードを通過するトラフィックを一旦電気信号に変換する場合、電気スイッチのポート数増大および電力増大が顕著となる。近年では、通過トラフィックを光のままカットスルーする光アドドロップシステム（ＯＡＤＭ：Optical Add-Drop Multiplexer）や光クロスコネクトシステム（ＯＸＣ：optical cross connect）等の技術が開発されている。
【０００５】
このような伝送システムにおいては、多ポートの光スイッチが必須であり、さまざまなタイプのよる光スイッチが開発されてきた。この多ポート光スイッチに用いられるスイッチ素子の一つに、シリコン光導波路によりマッハツェンダ（ＭＺ：Mach-Zehnder）干渉計をシリコン基板上に構成して光の通過／非通過を制御する、マッハツェンダ型光スイッチがある。マッハツェンダ型光スイッチは、例えば、特許文献１に記載されている。
【０００６】
一方、大容量のトラフィックが流れるコアネットワークでは、ひとたびネットワークに障害が起きると非常に広範囲に影響を受ける。このため、使用されるデバイスには高い長期信頼性が求められる。マッハツェンダ型光スイッチの主な構成要素は、光カプラ、光導波路および抵抗体を含む位相シフタである。光カプラおよび光導波路はパッシブな部品のため、特性変化は比較的小さい一方、位相シフタは、抵抗体に電流をオンオフするため、特性が変化しやすく、最悪、抵抗体が切れてしまう可能性がある。そこで、特許文献２には、マッハツェンダ型光スイッチにおいて、基準抵抗体を用いて抵抗体の断線を検知する技術が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−１１８２８２号公報
【特許文献２】特開平８−２９８１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献２の技術は、抵抗体の数分だけ基準抵抗体等を配置する必要がある。従って、特許文献２の技術をそのまま、複数のマッハツェンダ型光スイッチが配置された多ポート光スイッチに適用する場合、多ポート光スイッチの回路規模が大きくなってしまう。
【０００９】
本発明は上記の課題に鑑みてなされたものであり、回路規模が大きくなることを抑制しつつ、複数の抵抗体の抵抗値を容易に測定することができる、抵抗値測定回路、マッハツェンダ型光スイッチ素子および多段光スイッチを提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために本発明に係る抵抗値測定回路は、所定の電流が供給される１対の抵抗体の抵抗値を測定する回路であって、抵抗体に時間的に変動する交流電圧を印加する交流印加手段と、一端側が１対の抵抗体にそれぞれ接続されると共に他端側の配線が集約され、互いに異なる遅延時間を付与する１対の遅延手段と、配線集約点とグランドとの間に配置されたリファレンス抵抗と、配線集約点とリファレンス抵抗との間の電位を測定し、測定結果に基づいて抵抗体の抵抗値を演算する演算手段と、を備える。
【００１１】
上記目的を達成するために本発明に係るマッハツェンダ型光スイッチ素子は、入力ポートおよび２つの出力ポートとの間に配置された２つの光カプラと、２つの光カプラ間を結ぶ等長の１対の光導波路と、光導波路の近傍にそれぞれ配置された１対の抵抗体と、抵抗体に所定の電流を供給する電流供給手段と、上記の抵抗値測定回路と、を備える。
【００１２】
上記目的を達成するために本発明に係る多段光スイッチは、ｎ個の上記のマッハツェンダ型光スイッチ素子が多段に配置される。ここで、演算手段は、交流印加手段の駆動時に配線集約点とリファレンス抵抗との間の電圧を２ｎ回以上測定することによって２ｎ個の抵抗体の抵抗値を演算する。
【発明の効果】
【００１３】
上述した本発明の態様によれば、回路規模が大きくなることを抑制しつつ、複数の抵抗体の抵抗値を容易に測定することができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態に係る抵抗値測定回路１０の回路構成図である。
【図２】第１の実施形態に係るマッハツェンダ型光スイッチ素子２０の構成図である。
【図３】第２の実施形態に係る多段光スイッチ１００の構成図である。
【図４】第２の実施形態に係るマッハツェンダ干渉計４００の構成図である。
【図５】第２の実施形態に係る位相シフタ４７０、交流印加回路４８０および制御・測定回路５００の構成図である。
【図６】第２の実施形態に係る薄膜抵抗体４７１、４７２の抵抗値の測定手順である。
【図７】第２の実施形態に係る交流信号源５２０が印加する電圧波形の一例である。
【図８】第２の実施形態に係るＡ／Ｄ変換器５５０が測定した電圧の一例である。
【図９】第３の実施形態に係る位相シフタ４７０Ｂ、交流印加回路４８０Ｂおよび制御・測定回路５００Ｂの構成図である。
【図１０】第３の実施形態に係る薄膜抵抗体４７１Ｂ、４７２Ｂの抵抗値の測定手順である。
【図１１】第３の実施形態の変形例に係る位相シフタ４７０Ｃ、交流印加回路４８０Ｃおよび制御・測定回路５００Ｃの構成図である。
【図１２】第３の実施形態の変形例に係る薄膜抵抗体４７１Ｃ、４７２Ｃの抵抗値の測定手順である。
【発明を実施するための形態】
【００１５】
（第１の実施形態）
本発明の第１の実施形態について説明する。本実施形態に係る抵抗値測定回路の回路構成図を図１に示す。本実施形態に係る抵抗値測定回路１０は、所定の直流電流が流れる１対の抵抗体２１、２２の抵抗値を測定する。図１において、抵抗値測定回路１０は、交流印加手段１１、遅延手段１２、１３、リファレンス抵抗１４および演算手段１５を備える。
【００１６】
交流印加手段１１は、抵抗体２１、２２の抵抗値を測定する時に、抵抗体２１、２２の一端側に時間的に変動する交流電圧を印加する。本実施形態において、交流印加手段１１は、例えば、ｓｉｎ波の電圧を抵抗体２１、２２へ印加する。
【００１７】
遅延手段１２、１３は、抵抗体２１、２２の他端側に接続され、互いに異なる遅延時間を付与する。遅延手段１２、１３の抵抗体２１、２２と接続されない側の配線は集約されている。本実施形態では遅延手段１２、１３を遅延線によって構成する。
【００１８】
リファレンス抵抗１４は、遅延手段１２、１３の他端側の配線集約点とグランドとの間に配置されている。
【００１９】
演算手段１５は、交流印加手段１１から抵抗体２１、２２へ時間的に変動する交流電圧が印加されている時に、配線集約点とリファレンス抵抗１４との間の電位を測定し、測定結果に基づいて抵抗体２１、２２の抵抗値を演算する。ここで、演算手段１５は、交流印加手段１１から印加されている交流電圧の周期とは異なる時間間隔で、抵抗体２１、２２の数以上の回数について電位を測定する。なお、電位の測定結果から抵抗体２１、２２の抵抗値を演算する方法は、第２の実施形態で説明する。
【００２０】
上記のように構成された抵抗値測定回路１０は、抵抗体２１、２２へ時間的に変動する交流電圧を印加すると共に異なる遅延時間を付与することにより、抵抗体２１、２２の抵抗値を１つの測定系（リファレンス抵抗１４および演算手段１５）により演算することができる。従って、本実施形態に係る抵抗値測定回路１０は、回路規模が大きくなることを抑制しつつ、複数の抵抗体２１、２２の抵抗値を容易に測定することができる。
【００２１】
ここで、上記の抵抗値測定回路１０をマッハツェンダ型光スイッチ素子に配置することもできる。この場合のマッハツェンダ型光スイッチ素子の構成図を図２に示す。図２において、マッハツェンダ型光スイッチ素子２０は、抵抗体２１、２２、入力ポート２３、出力ポート２４ａ、２４ｂ、２つの光カプラ２５、２６、１対の光導波路２７、２８、電流供給手段２９および抵抗値測定回路１０を備える。
【００２２】
入力ポート２３と出力ポート２４ａ、２４ｂとの間に光カプラ２５、２６が配置され、光カプラ２５、２６間は等長の光導波路２７、２８によって接続されている。
【００２３】
抵抗体２１、２２はそれぞれ、光導波路２７、２８の近傍に配置される。抵抗体２１、２２は、電流供給手段２９から位相調整用の電流が供給されることによって温度が変化する。
【００２４】
電流供給手段２９は、抵抗体２１、２２へ位相調整用の一定電流を供給する。電流供給手段２９から抵抗体２１、２２へ電流が供給されることによって抵抗体２１、２２の温度が変化し、光導波路２７、２８の屈折率が変化する。光導波路２７、２８の屈折率が変化することにより、光導波路２７、２８を通過する光信号の速度が変化して、後段の光カプラ２６で合波される際に位相差が生じる。この位相差を最適化することによって、出力ポート２４ａまたは出力ポート２４ｂのいずれか一方から光信号が出力される。
【００２５】
抵抗値測定回路１０は、図１の抵抗値測定回路１０をそのまま適用することができる。抵抗値測定回路１０は、電流供給手段２９が稼働していない状態で、交流印加手段１１から抵抗体２１、２２へ時間的に変動する交流電圧を印加すると共に遅延手段１２、１３によって互いに異なる遅延時間を付与する。そして、遅延手段１２、１３の抵抗体２１、２２と接続されない側の配線を集約して、配線集約点とリファレンス抵抗１４との間の電位を演算手段１５が測定することにより、抵抗体２１、２２の抵抗値を演算する。
【００２６】
なお、マッハツェンダ型光スイッチ素子２０において、抵抗体２１、２２と遅延手段１２、１３との間にさらにダイオードをそれぞれ配置すると共に、電流供給手段２９から抵抗体２１、２２へ、絶対値および位相が等しい時間的に変動する交流電圧を印加することにより、電流供給手段２９が稼働している状態で抵抗体２１、２２の抵抗値を測定することができる。この場合、電流供給手段２９は、演算手段１５が演算した抵抗値に応じて抵抗体２１、２２へ供給する直流電流の大きさを最適にする。
【００２７】
（第２の実施形態）
第２の実施形態について説明する。本実施形態に係る多段光スイッチの構成図を図３に示す。図３において、本実施形態に係る多段光スイッチ１００は、８つの入力ポート２１０−２８０、８つの出力ポート３１０−３８０、１２８個のマッハツェンダ干渉計４００、および、図３には図示されない制御・測定回路５００から成る。
【００２８】
入力ポート２１０−２８０のいずれかに入力された光信号は、図３において左から右方向に９つのマッハツェンダ干渉計４００を順次通過し、８つの出力ポート３１０−３８０のいずれかから出力される。
【００２９】
マッハツェンダ干渉計４００は、入力された光信号を２分割し、２つの光信号の位相差を調整することによって、２つの出力ポートのいずれかから光信号を出力する。マッハツェンダ干渉計４００の回路構成図を図４に示す。図４において、マッハツェンダ干渉計４００は、入力ポート４１０、出力ポート４２０、４３０、２つの光カプラ４４０、４５０、２本の光導波路４６１、４６２、位相シフタ４７０および交流印加回路４８０から成る。
【００３０】
入力ポート４１０の後段に光カプラ４４０が配置され、出力ポート４２０、４３０の前段に光カプラ４５０が配置され、光カプラ４４０、４５０間に等長の光導波路４６１、４６２が配置される。そして、光導波路４６１、４６２の光路上あるいは光路近傍に、位相シフタ４７０の薄膜抵抗体４７１、４７２（後述）が配置される。
【００３１】
マッハツェンダ干渉計４００の入力ポート４１０に入力された光信号は、前段の光カプラ４４０において２分岐（５０：５０）されて２本の光導波路４６１、４６２に出力される。そして、光導波路４６１、４６２に入力された光信号は、位相シフタ４７０によって位相が調整された後、後段の光カプラ４５０において合波され、位相差に応じて出力ポート４２０、４３０のいずれか一方から出力される。
【００３２】
例えば、位相シフタ４７０が駆動しない場合、出力ポート４３０（クロスポート）から１００％の光信号が出力される。一方、位相シフタ４７０が駆動する場合、光導波路４６１、４６２の屈折率が変化することによって光導波路４６１、４６２を通過する光信号の速度が変化し、後段の光カプラ４５０で合波される際に位相差が生じる。この位相差を最適化することにより、出力ポート４２０（バーポート）から１００％の光信号が出力される。
【００３３】
交流印加回路４８０は、位相シフタ４７０の薄膜抵抗体４７１、４７２（後述）の抵抗値を測定する場合、位相シフタ４７０が駆動していない状態で、薄膜抵抗体４７１、４７２へ時間変動を伴う電圧を印可する。
【００３４】
制御・測定回路５００は、１２８個のマッハツェンダ干渉計４００について、位相を制御すると共に薄膜抵抗体４７１、４７２の抵抗値を測定する。すなわち、制御・測定回路５００は、マッハツェンダ干渉計４００の位相シフタ４７０を制御して、光信号をマッハツェンダ干渉計４００の出力ポート４２０、４３０のいずれか一方から出力する。さらに、制御・測定回路５００は、マッハツェンダ干渉計４００の交流印加回路４８０を用いて薄膜抵抗体４７１、４７２へ時間変動を伴う電圧を印可することにより、薄膜抵抗体４７１、４７２の抵抗値を測定する。
【００３５】
位相シフタ４７０、交流印加回路４８０および制御・測定回路５００についてさらに説明する。位相シフタ４７０、交流印加回路４８０および制御・測定回路５００の詳細構成図を図５に示す。
【００３６】
図５において、１２８個の位相シフタ４７０はそれぞれ、薄膜抵抗体４７１、４７２およびスイッチオンオフ用電圧印可ポート４７３、４７４を備える。１２８個の交流印加回路４８０はそれぞれ、抵抗値測定用電圧印可ポート４８１、４８２および遅延回路４８３、４８４を備える。そして、制御・測定回路５００は、１２８個の位相シフタ４７０および交流印加回路４８０を制御する。図５において、制御・測定回路５００は、位相制御回路５１０、交流信号源５２０、グランド５３０、リファレンス抵抗５４０、Ａ／Ｄ（Analog to Digital）変換器５５０および測定用ＰＣ５６０から成る。
【００３７】
薄膜抵抗体４７１、４７２は、マッハツェンダ干渉計４００の光導波路４６１、４６２の光路上あるいは光路近傍にそれぞれ配置される。図５に示すように、薄膜抵抗体４７１、４７２の一端は、スイッチオンオフ用電圧印可ポート４７３、４７４を介して位相制御回路５１０に接続されていると共に、抵抗値測定用電圧印可ポート４８１、４８２を介して交流信号源５２０に接続されている。そして、薄膜抵抗体４７１、４７２の他端は、遅延回路４８３、４８４およびリファレンス抵抗５４０を介してグランド５３０に接続されている。従って、薄膜抵抗体４７１、４７２に供給された電流は、遅延回路４８３、４８４およびリファレンス抵抗５４０を介してグランド５３０に流れる。
【００３８】
遅延回路４８３、４８４は、それぞれ異なる遅延量を付加する。遅延回路４８３、４８４の薄膜抵抗体４７１、４７２と接続されていない側の配線は、他の１２７個のマッハツェンダ干渉計４００の遅延回路４８３、４８４の配線と集約されている。ここで、遅延回路４８３、４８４は、配線長を伸ばした遅延線で簡易に構成できるが、その他の遅延要素でも構成できる。
【００３９】
リファレンス抵抗５４０は、既知の抵抗値Ｒｒを有し、遅延回路４８３、４８４下方の配線集約点とグランド５３０との間に配置される。
【００４０】
Ａ／Ｄ変換器５５０は、薄膜抵抗体４７１、４７２の抵抗値を測定するために交流信号源５２０から薄膜抵抗体４７１、４７２に時間変動を伴う電圧が印加された時、配線集約点とリファレンス抵抗５４０との間の電圧を複数回にわたって測定する。Ａ／Ｄ変換器５５０はさらに、測定結果をアナログ信号からデジタル信号に変換して測定用ＰＣ５６０へ出力する。
【００４１】
測定用ＰＣ５６０は、入力された測定結果に基づいて、１２８組の薄膜抵抗体４７１、４７２の抵抗値を演算する。薄膜抵抗体４７１、４７２の抵抗値の演算方法については後述する。
【００４２】
上記のように構成された多段光スイッチ１００において、出力ポート３１０−３８０を切り替える場合、制御・測定回路５００は、切り替え先に応じてマッハツェンダ干渉計４００のスイッチオンオフ用電圧印可ポート４７３、４７４をクローズする。
【００４３】
スイッチオンオフ用電圧印可ポート４７３、４７４がクローズされることにより、位相制御回路５１０から薄膜抵抗体４７１、４７２に所定の電流が供給され、薄膜抵抗体の温度が上昇し、光導波路４６１、４６２の屈折率が変化する。これにより、マッハツェンダ干渉計４００に入力された光信号は、光導波路４６１、４６２を通過することによって位相差が生じ、出力ポート４２０、４３０のいずれか一方から出力される。従って、入力ポート２１０−２８０から入力した光信号は、図３の多段光スイッチ１００内を左から右方向に９つのマッハツェンダ干渉計４００を順次通過し、８つの出力ポート３１０−３８０のいずれかから出力される。
【００４４】
さらに、上記のように構成された多段光スイッチ１００において、薄膜抵抗体４７１、４７２の抵抗値を測定する場合、制御・測定回路５００は、マッハツェンダ干渉計４００のスイッチオンオフ用電圧印可ポート４７３、４７４をオープンすると共に抵抗値測定用電圧印可ポート４８１、４８２をクローズする。これにより、交流信号源５２０から薄膜抵抗体４７１、４７２に時間変動を伴う電圧が印加される。そして、Ａ／Ｄ変換器５５０は、この時の配線集約点とリファレンス抵抗５４０との間の電圧を複数回にわたって測定し、測定用ＰＣ５６０は電圧の測定結果に基づいて、薄膜抵抗体４７１、４７２の抵抗値を演算する。
【００４５】
次に、薄膜抵抗体４７１、４７２の抵抗値の演算方法について説明する。図６に、薄膜抵抗体４７１、４７２の抵抗値の測定手順を示す。ｎ＝２５６（１２８×２）個の薄膜抵抗体４７１、４７２の抵抗値を測定する場合、先ず、それぞれのスイッチオンオフ用電圧印可ポート４７３、４７４をオープンにする（Ｓ１０１）。これにより、位相シフタ４７０が非駆動状態となる。
【００４６】
この状態で、抵抗値測定用電圧印可ポート４８１、４８２をクローズする。これにより、交流信号源５２０から薄膜抵抗体４７１、４７２に時間変動を伴う電圧が印加される（Ｓ１０２）。交流信号源５２０が印加する電圧波形の一例を図７に示す。図７に示すように、本実施形態に係る交流信号源５２０は、薄膜抵抗体４７１、４７２にｓｉｎ波の電圧を印加する。交流信号源５２０から電圧が印加されることによって発生した電流は、薄膜抵抗体４７１、４７２を通過した後、遅延回路４８３、４８４によって所定の遅延時間がそれぞれ付与された後、リファレンス抵抗５４０を介してグランド５３０に流れる。
【００４７】
そして、Ａ／Ｄ変換器５５０は、交流信号源５２０から電圧が印加されている時の配線集約点とリファレンス抵抗５４０との間の電圧を測定する（Ｓ１０３）。ここで、交流信号源５２０が図７に示したｓｉｎ波の電圧を印加する場合、Ａ／Ｄ変換器５５０によって測定される電圧は、図７に示したｓｉｎ波に遅延時間がそれぞれ付与されたものの重ね合わせとなる。Ａ／Ｄ変換器５５０によって測定された電圧の一例を図８に示す。
【００４８】
Ａ／Ｄ変換器５５０は、電圧の測定結果をアナログ信号からデジタル信号に変換して測定用ＰＣ５６０へ出力する（Ｓ１０４）。測定用ＰＣ５６０は、Ａ／Ｄ変換器５５０から入力された測定結果（デジタル信号）に基づいて薄膜抵抗体４７１、４７２の抵抗値を演算する（Ｓ１０５）。
【００４９】
ここで、Ａ／Ｄ変換器５５０によって測定された電圧の測定値は遅延時間が付与されたｓｉｎ波の重ね合わせとなることから、例えば、時刻ｔ１、ｔ２、ｔ３の時にＡ／Ｄ変換器５５０において測定された電圧は（１）式で表される。
【００５０】
ｔ１の測定電圧：
Ｖ１＝ａ１ｓｉｎωｔ１＋ａ２ｓｉｎ（ωｔ１＋α１）＋ａ３ｓｉｎ（ωｔ１＋α２）＋・・・・・・・＋ａｎｓｉｎ（ωｔ１＋αｎ−１）
ｔ２の測定電圧：
Ｖ２＝ａ１ｓｉｎωｔ２＋ａ２ｓｉｎ（ωｔ２＋α１）＋ａ３ｓｉｎ（ωｔ２＋α２）＋・・・・・・・＋ａｎｓｉｎ（ωｔ２＋αｎ−１）
ｔ３の測定電圧：
Ｖ３＝ａ１ｓｉｎωｔ３＋ａ２ｓｉｎ（ωｔ３＋α１）＋ａ３ｓｉｎ（ωｔ３＋α２）＋・・・・・・・＋ａｎｓｉｎ（ωｔ３＋αｎ−１）      …（１）式
ここで、ｎ＝２５６である。ωは交流信号源５２０から印可された電圧の周波数であり既知の数である。また、α１、α２、…、αｎ−１は、遅延回路４８３、４８４で生じる遅延時間であり、あらかじめ求めておくことができる。
【００５１】
すなわち、上記の（１）式は、未知数であるａ１、ａ２、・・・・・ａｎの１次方程式となる。従って、未知数ａ１、ａ２、・・・・・ａｎの数分だけ電圧を測定すれば、ａ１、ａ２、・・・・・ａｎを計算することができる。
【００５２】
なお、ａ１、ａ２、・・・・・ａｎは、それぞれの薄膜抵抗体４７１、４７２の抵抗値に依存した係数であり、以下の（２）式で表すことができる。
【００５３】
ａ１＝Ｒｒ／（Ｒｒ＋Ｒｓ１）×Ｖｄ
ａ２＝Ｒｒ／（Ｒｒ＋Ｒｓ２）×Ｖｄ
ａｎ＝Ｒｒ／（Ｒｒ＋Ｒｓｎ）×Ｖｄ      …（２）式
ここで、Ｒｒはリファレンス抵抗５４０の抵抗値、Ｒｓ１、Ｒｓ２・・・・Ｒｓｎは薄膜抵抗体４７１、４７２の抵抗値、Ｖｄは交流信号源５２０の印可電圧値である。すなわち、ａ１、ａ２、・・・・・ａｎが求まれば、薄膜抵抗体４７１、４７２の抵抗値Ｒｓ１、Ｒｓ２、Ｒｓｎを演算できる。
【００５４】
なお、測定時刻ｔ１、ｔ２、・・・・ｔｎについては、上記の１次方程式にかかる係数が同じとならない測定時刻を選ぶ必要があるが、ｓｉｎ波の複数の周期にまたがっていてかまわない。つまり、低サンプルのＡ／Ｄ変換器５５０を適用することができる。
【００５５】
以上のように、本実施形態に係る多段光スイッチ１００は、マッハツェンダ干渉計４００内の薄膜抵抗体４７１、４７２に時間変動を伴う電圧を印加し、それぞれ異なる遅延時間を付与する。そして、それらを集約した状態で電圧を複数回にわたって測定することにより、回路規模が大きくなることを抑制しつつ、複数の薄膜抵抗体４７１、４７２の抵抗値を容易に測定することができる。
【００５６】
なお、上述の実施形態では、１２８個のマッハツェンダ干渉計４００が配置された多段光スイッチ１００（図３）において、１２８組の薄膜抵抗体４７１、４７２の抵抗値を測定する手順について説明したが、これに限定されない。上述の交流印加回路４８０および制御・測定回路５００を用いた薄膜抵抗体４７１、４７２の抵抗値の測定手順は、様々な構成の光スイッチに適用することができる。
【００５７】
（第３の実施形態）
第３の実施形態について説明する。第２の実施形態に係る多段光スイッチ１００は、位相シフタ４７０の非駆動時に薄膜抵抗体４７１、４７２の抵抗値を測定した。これに対して、本実施形態に係る多段光スイッチ１００Ｂは、位相シフタ４７０Ｂが駆動している状態で薄膜抵抗体４７１Ｂ、４７２Ｂの抵抗値を測定する。以下、第２の実施形態に係る多段光スイッチ１００と異なる部分を中心に説明する。
【００５８】
本実施形態に係る多段光スイッチ１００Ｂの位相シフタ４７０Ｂ、交流印加回路４８０Ｂおよび制御・測定回路５００Ｂの詳細構成図を図９に示す。図９から分かるように、本実施形態に係る多段光スイッチ１００Ｂは、図５に示した第２の実施形態の交流印加回路４８０にダイオード４８５Ｂ、４８６Ｂを追加することによって形成される。
【００５９】
そして、本実施形態に係る交流信号源５２０Ｂは、位相シフタ４７０Ｂが駆動している状態で薄膜抵抗体４７１Ｂ、４７２Ｂの抵抗値を測定する場合に、抵抗値の測定対象の薄膜抵抗体４７１Ｂ、４７２Ｂへ時間変動を伴い、且つ、絶対値と位相が等しい電圧を印加する。
【００６０】
ダイオード４８５Ｂ、４８６Ｂは、薄膜抵抗体４７１Ｂ、４７２Ｂと遅延回路４８３Ｂ、４８４Ｂとの間に配置され、位相シフタ４７０Ｂおよび交流印加回路４８０Ｂが同時に駆動している時に、交流電圧印加による位相制御への影響を低減する。
【００６１】
次に、本実施形態に係る多段光スイッチ１００Ｂが、位相制御回路５１０Ｂから薄膜抵抗体４７１Ｂ、４７２Ｂへ位相制御用の電流が供給されている状態で、薄膜抵抗体４７１Ｂ、４７２Ｂの抵抗値を測定する手順を、図１０を用いて説明する。
【００６２】
図１０において、制御・測定回路５００Ｂは、所定のマッハツェンダ干渉計４００Ｂのスイッチオンオフ用電圧印可ポート４７３Ｂ、４７４Ｂをクローズする。これにより、位相制御回路５１０Ｂから薄膜抵抗体４７１Ｂ、４７２Ｂに位相調整用の電流が供給される（Ｓ２０１）。
【００６３】
この状態で、制御・測定回路５００Ｂは、抵抗値の測定対象の薄膜抵抗体４７１Ｂ、４７２Ｂに接続されている抵抗値測定用電圧印可ポート４８１Ｂ、４８２Ｂをクローズする。これにより、交流信号源５２０Ｂから抵抗値の測定対象の薄膜抵抗体４７１Ｂ、４７２Ｂへ、時間変動を伴い、且つ、絶対値と位相が等しい電圧が印加される（Ｓ２０２）。
【００６４】
薄膜抵抗体４７１Ｂ、４７２Ｂへ絶対値と位相が等しい電圧が印加される場合、２本の光導波路４６１Ｂ、４６２Ｂの屈折率は同じ量だけ変化する。また、薄膜抵抗体４７１Ｂ、４７２Ｂと遅延回路４８３Ｂ、４８４Ｂとの間にダイオード４８５Ｂ、４８６Ｂを配置することにより、位相調整用の電流が供給されている薄膜抵抗体４７１Ｂ、４７２Ｂへさらに交流電圧を印加した場合においても、マッハツェンダ干渉計４００Ｂのオンオフ特性はそのまま維持される。
【００６５】
ここで、絶対値と位相が等しい電圧を印可する必要があるのは、１つのマッハツェンダ干渉計４００Ｂ内の薄膜抵抗体４７１Ｂ、４７２Ｂに限られる。すなわち、複数のマッハツェンダ干渉計４００Ｂにまたがる薄膜抵抗体４７１Ｂ、４７２Ｂの抵抗値を同時に測定する場合、複数のマッハツェンダ干渉計４００Ｂ間に印可する電圧の絶対値と位相は等しくても、等しくなくてもどちらでも良い。
【００６６】
そして、Ａ／Ｄ変換器５５０Ｂにおいて、配線集約点−リファレンス抵抗５４０Ｂ間の電圧を測定し（Ｓ２０３）、電圧の測定結果をアナログ信号からデジタル信号に変換して測定用ＰＣ５６０Ｂへ出力する（Ｓ２０４）。
【００６７】
測定用ＰＣ５６０Ｂは、Ａ／Ｄ変換器５５０Ｂから入力された測定結果（デジタル信号）を用い、第２の実施形態で説明した（１）式および（２）式に基づいて、薄膜抵抗体４７１Ｂ、４７２Ｂの抵抗値を演算する（Ｓ２０５）。
【００６８】
以上のように、本実施形態に係る多段光スイッチ１００Ｂは、ダイオード４８５Ｂ、４８６Ｂを配置すると共に、抵抗値測定時に、測定対象の薄膜抵抗体４７１Ｂ、４７２Ｂへ時間変動を伴い、且つ、絶対値と位相が等しい電圧を印加した。多段光スイッチ１００Ｂは、その時の配線集約点−リファレンス抵抗５４０Ｂ間の電圧をＡ／Ｄ変換器５５０Ｂによって測定することにより、位相シフタ４７０Ｂが駆動している時でも薄膜抵抗体４７１Ｂ、４７２Ｂの抵抗値を簡単に測定することができる。
【００６９】
なお、本実施形態では位相シフタ４７０Ｂが駆動している時に薄膜抵抗体４７１Ｂ、４７２Ｂの抵抗値を測定する手順について説明したが、第２の実施形態で説明した手順を適用することにより、位相シフタ４７０Ｂが駆動していない時に薄膜抵抗体４７１Ｂ、４７２Ｂの抵抗値を測定することもできる。
【００７０】
（第３の実施形態の変形例）
第３の実施形態の変形例について説明する。本実施形態に係る多段光スイッチ１００Ｃは、第３の実施形態で説明した多段光スイッチ１００Ｂと同様に構成される。本実施形態に係る多段光スイッチ１００Ｃの位相シフタ４７０Ｃ、交流印加回路４８０Ｃおよび制御・測定回路５００Ｃの詳細構成図を図１１に示す。本実施形態に係る多段光スイッチ１００Ｃは、測定用ＰＣ５６０Ｃの演算結果に基づいて位相制御回路５１０Ｃをフィードバック制御する。
【００７１】
多段光スイッチ１００Ｃの動作手順を、図１２を用いて説明する。多段光スイッチ１００Ｃにおいて位相シフタ４７０Ｃが駆動している場合、所定のスイッチオンオフ用電圧印可ポート４７３Ｃ、４７４Ｃがクローズされ、薄膜抵抗体４７１Ｃ、４７２Ｃに位相調整用の電流が供給される（Ｓ３０１）。
【００７２】
この状態で、抵抗値の測定対象の薄膜抵抗体４７１Ｃ、４７２Ｃに接続されている抵抗値測定用電圧印可ポート４８１Ｃ、４８２Ｃをクローズすることにより、交流信号源５２０Ｃから薄膜抵抗体４７１Ｃ、４７２Ｃへ、時間変動を伴い、且つ、絶対値と位相が等しい電圧が印加される（Ｓ３０２）。
【００７３】
そして、Ａ／Ｄ変換器５５０Ｃにおいて、配線集約点−リファレンス抵抗５４０Ｃ間の電圧を測定し（Ｓ３０３）、電圧の測定結果をアナログ信号からデジタル信号に変換して測定用ＰＣ５６０Ｃへ出力する（Ｓ３０４）。
【００７４】
測定用ＰＣ５６０Ｃは、Ａ／Ｄ変換器５５０Ｃから入力された測定結果を用い、第２の実施形態で説明した（１）式および（２）式に基づいて、薄膜抵抗体４７１Ｃ、４７２Ｃの抵抗値を演算する（Ｓ３０５）。
【００７５】
測定用ＰＣ５６０Ｃはさらに、Ｓ３０５で演算した薄膜抵抗体４７１Ｃ、４７２Ｃの抵抗値を用いて、薄膜体抵抗４７１Ｃ、４７２Ｃにおける発熱量が一定になるように、位相制御回路５１０Ｃをフィードバック制御する（Ｓ３０６）。
【００７６】
例えば、初期時には、薄膜抵抗体４７１Ｃ、４７２Ｃの抵抗値が１００Ωであり、位相制御回路５１０Ｃから所定の電圧を印可することによって、薄膜抵抗体４７１Ｃ、４７２Ｃに１０ｍＡの電流を流す。そして、経時変化により薄膜抵抗体４７１Ｃ、４７２Ｃの抵抗値が５０Ωに低下した場合、測定用ＰＣ５６０Ｃは、薄膜体抵抗４７１Ｃ、４７２Ｃによる発熱量が一定になるように位相制御回路５１０Ｃをフィードバック制御する。これにより、位相制御回路５１０Ｃは、例えば、初期時より大きな電圧を印加して薄膜抵抗体４７１Ｃ、４７２Ｃに１４ｍＡの電流を流す。
【００７７】
以上のように、測定用ＰＣ５６０Ｃが演算結果を用いて位相制御回路５１０Ｃをフィードバック制御することにより、経年劣化等で薄膜抵抗体４７１Ｃ、４７２Ｃの抵抗値が変化した場合でも、薄膜抵抗体４７１Ｃ、４７２Ｃからの発熱量を一定に維持することができる。従って、マッハツェンダ干渉計４００Ｃのスイッチのオンオフ特性を一定に保つことができる。
【００７８】
本願発明は上記実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
【符号の説明】
【００７９】
１０    抵抗値測定回路
１１    交流印加手段
１２、１３    遅延手段
１４    リファレンス抵抗
１５    演算手段
２０    マッハツェンダ型光スイッチ素子
２１、２２    抵抗体
２３    入力ポート
２４ａ、２４ｂ    出力ポート
２５、２６    光カプラ
２７、２８    光導波路
２９    電流供給手段
１００    多段光スイッチ
２１０−２８０    入力ポート
３１０−３８０    出力ポート
４００    マッハツェンダ干渉計
４１０    入力ポート
４２０、４３０    出力ポート
４４０、４５０    光カプラ
４６１、４６２    光導波路
４７０    位相シフタ
４７１、４７２    薄膜抵抗体
４７３、４７４    スイッチオンオフ用電圧印可ポート
４８０    交流印加回路
４８１、４８２    抵抗値測定用電圧印可ポート
４８３、４８４    遅延回路
４８５Ｂ、４８６Ｂ    ダイオード
５００    制御・測定回路
５１０    位相制御回路
５２０    交流信号源
５３０    グランド
５４０    リファレンス抵抗
５５０    Ａ／Ｄ変換器
５６０    測定用ＰＣ
【図１】
2015152432.tif 000003
【図２】
2015152432.tif 000004
【図３】
2015152432.tif 000005
【図４】
2015152432.tif 000006
【図５】
2015152432.tif 000007
【図６】
2015152432.tif 000008
【図７】
2015152432.tif 000009
【図８】
2015152432.tif 000010
【図９】
2015152432.tif 000011
【図１０】
2015152432.tif 000012
【図１１】
2015152432.tif 000013
【図１２】
2015152432.tif 000014