(57)【要約】      （修正有）【課題】発光制御ドライバー、及び発光制御・走査ドライバーを簡略化した有機発光ダイオード表示装置を提供する。【解決手段】発光制御・走査ドライバーは発光制御信号と走査信号を出力する複数の駆動ステージを含み、各駆動ステージは発光制御駆動ユニット及び走査駆動ユニットを含み、発光制御駆動ユニットは走査ユニットに制御信号を提供する。制御信号は発光制御信号であってもよい。発光制御駆動ユニットは第１の入力信号端子、第１のクロック端子、第２のクロック端子、及び発光制御出力端子を備え、前記第１の入力信号端子に入力された入力信号、前記第１のクロック端子に入力された発光シーケンス制御信号、及び前記第２のクロック端子に入力され、且つ前記発光シーケンス制御信号の反転信号である反転発光シーケンス制御信号に基づいて発光制御出力端子から発光制御信号を出力する。【選択図】図２
2015203867.tif 000002
【特許請求の範囲】
【請求項１】
発光制御信号と走査信号を出力する複数の駆動ステージを含み、各駆動ステージは、
第１の入力信号端子、第１のクロック端子、第２のクロック端子、及び発光制御出力端子を備え、前記第１の入力信号端子に入力された入力信号、前記第１のクロック端子に入力された発光シーケンス制御信号、及び前記第２のクロック端子に入力され、且つ前記発光シーケンス制御信号の反転信号である反転発光シーケンス制御信号に基づいて、発光制御出力端子から発光制御信号を出力するように配置される発光制御駆動ユニットと、
第２の入力信号端子、第３のクロック端子、第４のクロック端子、及び少なくとも一つの走査出力端子を備え、前記第２の入力信号端子に入力された発光制御駆動ユニットの発光制御信号に基づいた制御信号、前記第３のクロック端子に入力された第１の走査シーケンス制御信号、及び前記第４のクロック端子に入力された第２の走査シーケンス制御信号に基づいて、前記少なくとも一つの走査出力端子から少なくとも一つの走査信号を出力するように配置される走査駆動ユニットと、
を含むことを特徴とする発光制御・走査ドライバー。
【請求項２】
前記制御信号は、前記発光制御信号であることを特徴とする請求項１に記載の発光制御・走査ドライバー。
【請求項３】
前記発光制御駆動ユニットは、第１の被制御インバーター、第２の被制御インバーター、及び第３のインバーターを備え、
前記第１の被制御インバーターと前記第２の被制御インバーターの各々は、第１の入力端子、第２の入力端子、第３の入力端子、及び出力端子を備え、前記第１の被制御インバーターと前記第２の被制御インバーターの各々は、前記第２の入力端子がローレベルであり、且つ前記第３の入力端子がハイレベルである場合、前記第１の被制御インバーターと前記第２の被制御インバーターがオンされ、且つ前記出力端子から前記第１の入力端子の信号の位相が反転されてなる信号を出力し、前記第２の入力端子がハイレベルであり、且つ前記第３の入力端子がローレベルである場合、前記第１の被制御インバーターと前記第２の被制御インバーターがオフされるように配置され、
前記第１の被制御インバーターの第１の入力端子、第２の入力端子、及び第３の入力端子は、それぞれ前記第３のインバーターの出力端子、前記第２のクロック端子、及び前記第１のクロック端子に接続され、前記第１の被制御インバーターの出力端子は、前記第３のインバーターの入力端子に接続され、
前記第２の被制御インバーターの第１の入力端子、第２の入力端子、及び第３の入力端子は、それぞれ前記発光制御駆動ユニットの前記第１の入力信号端子、前記第１のクロック端子、及び前記第２のクロック端子に接続され、前記第２の被制御インバーターの出力端子は、前記第３のインバーターの入力端子に接続されていることを特徴とする請求項１に記載の発光制御・走査ドライバー。
【請求項４】
前記第３のインバーターの出力端子は、前記発光制御駆動ユニットの前記発光制御出力端子に直接或いは間接に接続されていることを特徴とする請求項３に記載の発光制御・走査ドライバー。
【請求項５】
前記第１の被制御インバーターと第２の被制御インバーターの各々は、第１のトランジスター、第２のトランジスター、第３のトランジスター、及び第４のトランジスターを備え、
前記第１のトランジスターと前記第２のトランジスターは、ＮＭＯＳトランジスターであり、前記第３のトランジスターと前記第４のトランジスターは、ＰＭＯＳトランジスターであり、
前記第２のトランジスターのソースと前記第３のトランジスターのドレインは、前記出力端子に接続され、前記第２のトランジスターと前記第３のトランジスターのゲートは、前記第１の入力端子に接続され、前記第２のトランジスターのドレインは、前記第１のトランジスターのソースに接続され、前記第３のトランジスターのソースは、前記第４のトランジスターのドレインに接続され、
前記第１のトランジスターのドレインは、第２の電源に接続され、前記第１のトランジスターのゲートは、前記第３の入力端子に接続され、
前記第４のトランジスターのソースは、第１の電源に接続され、前記第４のトランジスターのゲートは、前記第２の入力端子に接続されていることを特徴とする請求項３に記載の発光制御・走査ドライバー。
【請求項６】
前記複数の駆動ステージは、第１の駆動ステージから第ｎの駆動ステージを備え、前記第１の駆動ステージの前記第１の入力信号端子は、起動パルス信号を受信され、他の駆動ステージの前記第１の入力信号端子は、その前の駆動ステージの発光制御出力端子から出力された発光制御信号を受信するように配置されていることを特徴とする請求項１に記載の発光制御・走査ドライバー。
【請求項７】
前記起動パルス信号のパルス幅は、前記発光シーケンス制御信号のパルス幅以上であることを特徴とする請求項６に記載の発光制御・走査ドライバー。
【請求項８】
前記走査駆動ユニットは、少なくとも一つの出力ユニットを備え、各出力ユニットは、
ソースが第１の電源に接続され、ドレインが前記少なくとも一つの走査出力端子のうちの一つの走査出力端子に接続され、ゲートが前記第２の入力信号端子に接続され、前記第２の入力信号端子に入力された前記制御信号によりオン／オフされるように配置される第１の出力トランジスターと、
入力端子と出力端子を備え、前記入力端子は、前記第３のクロック端子と前記第４のクロック端子のいずれかに接続され、前記出力端子は、前記一つの走査出力端子に接続され、前記第２の入力信号端子に入力された前記制御信号によりオン／オフされるように配置される第１の出力ユニットと、
を含むことを特徴とする請求項１に記載の発光制御・走査ドライバー。
【請求項９】
前記第１の出力ユニットは、オンされた場合、前記入力端子に入力された信号を出力するように配置されることを特徴とする請求項８に記載の発光制御・走査ドライバー。
【請求項１０】
前記第１の出力ユニットは、互いに補う第２の出力トランジスターと第３の出力トランジスターを備え、
前記第２の出力トランジスターのソースと前記第３の出力トランジスターのソースは、前記第１の出力ユニットの入力端子に接続され、前記第２の出力トランジスターのドレインと前記第３の出力トランジスターのドレインは、前記第１の出力ユニットの出力端子に接続され、前記第２の出力トランジスターのゲートは、前記制御信号に接続され、前記第３の出力トランジスターのゲートは、前記制御信号の反転信号に接続されることを特徴とする請求項８に記載の発光制御・走査ドライバー。
【請求項１１】
前記走査駆動ユニットは、第４のインバーター、第１の出力トランジスター、第２の出力トランジスター、互いに補う第３の出力トランジスターと第４の出力トランジスター、互いに補う第５の出力トランジスターと第６の出力トランジスターを含み、前記少なくとも一つの走査出力端子は、第１の走査出力端子と第２の走査出力端子を含み、
前記第４のインバーターの入力端子は、前記第３のインバーターの出力端子に接続され、
前記第１の出力トランジスターのソースは、第１の電源に接続され、前記第１の出力トランジスターのドレインは、第１の走査出力端子に接続され、前記第１の出力トランジスターのゲートは、第３のインバーターの出力端子に接続され、
前記第２の出力トランジスターのソースは、第１の電源に接続され、前記第２の出力トランジスターのドレインは、第２の走査出力端子に接続され、前記第２の出力トランジスターのゲートは、第３のインバーターの出力端子に接続され、
前記第３の出力トランジスターと前記第４の出力トランジスターのソースは互いに接続され、且つ第３のクロック端子に接続され、前記第３の出力トランジスターと前記第４の出力トランジスターのドレインは互いに接続され、且つ前記第１の走査出力端子に接続され、前記第３の出力トランジスターのゲートは、前記第３のインバーターの出力端子に接続され、前記第４の出力トランジスターのゲートは、前記第４のインバーターの出力端子に接続され、
前記第５の出力トランジスターと前記第６の出力トランジスターのソースは互いに接続され、且つ第４のクロック端子に接続され、前記第５の出力トランジスターと前記第６の出力トランジスターのドレインは互いに接続され、且つ前記第２の走査出力端子に接続され、前記第５の出力トランジスターのゲートは、前記第３のインバーターの出力端子に接続され、前記第６の出力トランジスターのゲートは、前記第４のインバーターの出力端子に接続されていることを特徴とする請求項３に記載の発光制御・走査ドライバー。
【請求項１２】
奇数駆動ステージにおいて、前記第１のクロック端子と前記第２のクロック端子は、それぞれ前記発光シーケンス制御信号と前記反転発光シーケンス制御信号を受信し、前記第３のクロック端子と前記第４のクロック端子は、それぞれ前記第１の走査シーケンス制御信号と前記第２の走査シーケンス制御信号を受信し、
偶数駆動ステージにおいて、前記第１のクロック端子と前記第２のクロック端子は、それぞれ前記反転発光シーケンス制御信号と前記発光シーケンス制御信号を受信し、前記第３のクロック端子と前記第４のクロック端子は、それぞれ前記第２の走査シーケンス制御信号と前記第１の走査シーケンス制御信号を受信することを特徴とする請求項１に記載の発光制御・走査ドライバー。
【請求項１３】
発光制御信号を出力する複数の駆動ステージを含み、各駆動ステージは、
第１の入力信号端子、第１のクロック端子、第２のクロック端子、及び発光制御出力端子を備え、前記第１の入力信号端子に入力された入力信号、前記第１のクロック端子に入力された発光シーケンス制御信号、及び前記第２のクロック端子に入力され、且つ前記発光シーケンス制御信号の反転信号である反転発光シーケンス制御信号に基づいて、発光制御出力端子から発光制御信号を出力するように配置される発光制御駆動ユニットを備えることを特徴とする発光制御ドライバー。
【請求項１４】
前記発光制御駆動ユニットは、第１の被制御インバーター、第２の被制御インバーター、及び第３のインバーターを備え、
前記第１の被制御インバーターと前記第２の被制御インバーターの各々は、第１の入力端子、第２の入力端子、第３の入力端子、及び出力端子を備え、前記第１の被制御インバーターと前記第２の被制御インバーターの各々は、前記第２の入力端子がローレベルであり、且つ前記第３の入力端子がハイレベルである場合、前記第１の被制御インバーターと前記第２の被制御インバーターがオンされ、且つ前記出力端子から前記第１の入力端子の信号の位相が反転されてなる信号を出力し、前記第２の入力端子がハイレベルであり、且つ前記第３の入力端子がローレベルである場合、前記第１の被制御インバーターと前記第２の被制御インバーターがオフされるように配置され、
前記第１の被制御インバーターの第１の入力端子、第２の入力端子、及び第３の入力端子は、それぞれ前記第３のインバーターの出力端子、前記第２のクロック端子、及び前記第１のクロック端子に接続され、前記第１の被制御インバーターの出力端子は、前記第３のインバーターの入力端子に接続され、
前記第２の被制御インバーターの第１の入力端子、第２の入力端子、及び第３の入力端子は、それぞれ前記発光制御駆動ユニットの前記第１の入力信号端子、前記第１のクロック端子、及び前記第２のクロック端子に接続され、前記第２の被制御インバーターの出力端子は、前記第３のインバーターの入力端子に接続されていることを特徴とする請求項１３に記載の発光制御ドライバー。
【請求項１５】
前記第３のインバーターの出力端子は、前記発光制御駆動ユニットの前記発光制御出力端子に直接或いは間接に接続されていることを特徴とする請求項１４に記載の発光制御ドライバー。
【請求項１６】
前記第１の被制御インバーターと第２の被制御インバーターの各々は、第１のトランジスター、第２のトランジスター、第３のトランジスター、及び第４のトランジスターを備え、
前記第１のトランジスターと前記第２のトランジスターは、ＮＭＯＳトランジスターであり、前記第３のトランジスターと前記第４のトランジスターは、ＰＭＯＳトランジスターであり、
前記第２のトランジスターのソースと前記第３のトランジスターのドレインは、前記出力端子に接続され、前記第２のトランジスターと前記第３のトランジスターのゲートは、前記第１の入力端子に接続され、前記第２のトランジスターのドレインは、前記第１のトランジスターのソースに接続され、前記第３のトランジスターのソースは、前記第４のトランジスターのドレインに接続され、
前記第１のトランジスターのドレインは、第２の電源に接続され、前記第１のトランジスターのゲートは、前記第３の入力端子に接続され、
前記第４のトランジスターのソースは、第１の電源に接続され、前記第４のトランジスターのゲートは、前記第２の入力端子に接続されていることを特徴とする請求項１４に記載の発光制御ドライバー。
【請求項１７】
前記複数の駆動ステージは、第１の駆動ステージから第ｎの駆動ステージを備え、前記第１の駆動ステージの前記第１の入力信号端子は、起動パルス信号を受信し、他の駆動ステージの前記第１の入力信号端子は、その前の駆動ステージの発光制御出力端子から出力された発光制御信号を受信するように配置されていることを特徴とする請求項１３に記載の発光制御ドライバー。
【請求項１８】
前記起動パルス信号のパルス幅は、前記発光シーケンス制御信号のパルス幅以上であることを特徴とする請求項１７に記載の発光制御ドライバー。
【請求項１９】
奇数駆動ステージにおいて、前記第１のクロック端子と前記第２のクロック端子は、それぞれ前記発光シーケンス制御信号と前記反転発光シーケンス制御信号を受信し、
偶数駆動ステージにおいて、前記第１のクロック端子と前記第２のクロック端子は、それぞれ前記反転発光シーケンス制御信号と前記発光シーケンス制御信号を受信することを特徴とする請求項１３に記載の発光制御ドライバー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、具体的には、発光制御ドライバー、及び発光制御・走査ドライバーに係る。
【背景技術】
【０００２】
有機発光ダイオード（ＯＬＥＤ）表示装置は、次世代の表示装置技術として、自己発光、ワイド視角、高いコントラスト、低い消費電力、高い応答速度、高い解像度、フルカラー、薄型化等の長所を有する。ＡＭＯＬＥＤは、未来の主流の表示装置技術の一つになる見込みがある。
【０００３】
図１に示すように、従来のＯＬＥＤ表示装置は、走査ドライバー１０、データドライバー２０、発光制御ドライバー３０、画素アレイ４０を含む。画素アレイ４０は、複数の画素５０を有し、前記複数の画素５０はそれぞれ走査線Ｓ１〜Ｓｎ、データ線Ｄ１〜Ｄｍ、発光制御線Ｅ１〜Ｅｎに接続される。走査ドライバー１０は、走査線Ｓ１〜Ｓｎに順に走査信号を提供し、データドライバー２０は、データ線Ｄ１〜Ｄｍにデータ信号を提供し、発光制御ドライバーは、発光制御線Ｅ１〜Ｅｎに発光制御信号を提供する。
【０００４】
走査信号が順に走査線に提供される場合、走査線に接続されている画素行が選択される。対応するように、選択された画素は、データ線からのデータ信号（データ電圧）を受信する。データ電圧は、電源ＥＬＶＤＤからＯＬＥＤに流れる電流を制御することにより、ＯＬＥＤが該当する輝度の光を発するように制御して、画像を表示する。画素の発光時間は、発光制御線からの発光制御信号により制御される。
【０００５】
走査ドライバー１０、データドライバー２０、発光制御ドライバー３０は、シーケンスコントローラ６０により制御される。シーケンスコントローラ６０は、走査ドライバー１０に走査駆動制御信号（ＳＤＳ）を提供し、データドライバー２０にデータ駆動制御信号（ＤＤＳ）を提供し、発光制御ドライバー３０に発光駆動制御信号（ＥＤＳ）を提供できる。シーケンスコントローラ６０は、発光駆動制御信号（ＥＤＳ）を制御することにより、発光制御ドライバー３０が出力する発光制御信号のパルス幅及び／又はパルス数を制御できる。
【０００６】
従来の設計によると、走査ドライバー１０と発光制御ドライバー３０は、それぞれ独立の異なる制御シーケンス信号により駆動される。従って、回路に必要なＴＦＴ素子及び／又は必要な制御シーケンス信号を減少させる有効な簡略化回路設計が必要である。
【０００７】
前記背景技術部分で開示した上記情報は、本発明の背景の理解を助けるためであり、当業者にとって既知の従来技術ではない情報を含む可能性がある。
【発明の概要】
【課題を解決するための手段】
【０００８】
本発明は、回路設計を有効に簡素化し、回路に必要なＴＦＴ素子及び／又は必要な制御シーケンス信号を減少させる発光制御ドライバー、及び発光制御・走査ドライバーを提供する。
【０００９】
本開示の他の特性と長所は、以下の詳細な記述により明らかになり、或いは一部は本開示の実践により習得される。
【００１０】
本発明の一つの方面によると、発光制御・走査ドライバーを提供し、発光制御信号と走査信号を出力する複数の駆動ステージを含み、各駆動ステージは、
第１の入力信号端子、第１のクロック端子、第２のクロック端子、及び発光制御出力端子を備え、前記第１の入力信号端子に入力された入力信号、前記第１のクロック端子に入力された発光シーケンス制御信号、及び前記第２のクロック端子に入力され、且つ前記発光シーケンス制御信号の反転信号である反転発光シーケンス制御信号に基づいて、発光制御出力端子から発光制御信号を出力するように配置される発光制御駆動ユニットと、
第２の入力信号端子、第３のクロック端子、第４のクロック端子、及び少なくとも一つの走査出力端子を備え、前記第２の入力信号端子に入力された発光制御駆動ユニットの発光制御信号に基づいた制御信号、前記第３のクロック端子に入力された第１の走査シーケンス制御信号、及び前記第４のクロック端子に入力された第２の走査シーケンス制御信号に基づいて、前記少なくとも一つの走査出力端子から少なくとも一つの走査信号を出力するように配置される走査駆動ユニットと、を含む。
【００１１】
例えば、前記制御信号は、前記発光制御信号である。
例えば、前記発光制御駆動ユニットは、第１の被制御インバーター、第２の被制御インバーター、及び第３のインバーターを備え、
前記第１の被制御インバーターと前記第２の被制御インバーターの各々は、第１の入力端子、第２の入力端子、第３の入力端子、及び出力端子を備え、前記第１の被制御インバーターと前記第２の被制御インバーターの各々は、前記第２の入力端子がローレベルであり、且つ前記第３の入力端子がハイレベルである場合、前記第１の被制御インバーターと前記第２の被制御インバーターがオンされ、且つ前記出力端子から前記第１の入力端子の信号の位相が反転されてなる信号を出力し、前記第２の入力端子がハイレベルであり、且つ前記第３の入力端子がローレベルである場合、前記第１の被制御インバーターと前記第２の被制御インバーターがオフされるように配置され、
前記第１の被制御インバーターの第１の入力端子、第２の入力端子、及び第３の入力端子は、それぞれ前記第３のインバーターの出力端子、前記第２のクロック端子、及び前記第１のクロック端子に接続され、前記第１の被制御インバーターの出力端子は、前記第３のインバーターの入力端子に接続され、
前記第２の被制御インバーターの第１の入力端子、第２の入力端子、及び第３の入力端子は、それぞれ前記発光制御駆動ユニットの前記第１の入力信号端子、前記第１のクロック端子、及び前記第２のクロック端子に接続され、前記第２の被制御インバーターの出力端子は、前記第３のインバーターの入力端子に接続されている。
【００１２】
例えば、前記第３のインバーターの出力端子は、前記発光制御駆動ユニットの前記発光制御出力端子に直接或いは間接に接続されている。
【００１３】
例えは、前記第１の被制御インバーターと第２の被制御インバーターの各々は、第１のトランジスター、第２のトランジスター、第３のトランジスター、及び第４のトランジスターを備え、
前記第１のトランジスターと前記第２のトランジスターは、ＮＭＯＳトランジスターであり、前記第３のトランジスターと前記第４のトランジスターは、ＰＭＯＳトランジスターであり、
前記第２のトランジスターのソースと前記第３のトランジスターのドレインは、前記出力端子に接続され、前記第２のトランジスターと前記第３のトランジスターのゲートは、前記第１の入力端子に接続され、前記第２のトランジスターのドレインは、前記第１のトランジスターのソースに接続され、前記第３のトランジスターのソースは、前記第４のトランジスターのドレインに接続され、
前記第１のトランジスターのドレインは、第２の電源に接続され、前記第１のトランジスターのゲートは、前記第３の入力端子に接続され、
前記第４のトランジスターのソースは、第１の電源に接続され、前記第４のトランジスターのゲートは、前記第２の入力端子に接続されている。
【００１４】
例えば、前記複数の駆動ステージのうちの前記第１の駆動ステージの前記第１の入力信号端子は、起動パルス信号を受信され、他の駆動ステージの前記第１の入力信号端子は、その前の駆動ステージの発光制御出力端子から出力された発光制御信号を受信するように配置されている。
【００１５】
例えば、前記起動パルス信号のパルス幅は、前記発光シーケンス制御信号のパルス幅以上である。
【００１６】
例えば、前記走査駆動ユニットは、少なくとも一つの出力ユニットを備え、各出力ユニットは、
ソースが第１の電源に接続され、ドレインが前記少なくとも一つの走査出力端子のうちの一つの走査出力端子に接続され、ゲートが前記第２の入力信号端子に接続され、前記第２の入力信号端子に入力された前記制御信号によりオン／オフされるように配置される第１の出力トランジスターと、
入力端子と出力端子を備え、前記入力端子は、前記第３のクロック端子と前記第４のクロック端子のいずれかに接続され、前記出力端子は、前記一つの走査出力端子に接続され、前記第２の入力信号端子に入力された前記制御信号によりオン／オフされるように配置される第１の出力ユニットと、を含む。
【００１７】
例えば、前記第１の出力ユニットは、オンされた場合、前記入力端子に入力された信号を出力するように配置される。
【００１８】
例えば、前記第１の出力ユニットは、互いに補う第２の出力トランジスターと第３の出力トランジスターを備え、
前記第２の出力トランジスターのソースと前記第３の出力トランジスターのソースは、前記第１の出力ユニットの入力端子に接続され、前記第２の出力トランジスターのドレインと前記第３の出力トランジスターのドレインは、前記第１の出力ユニットの出力端子に接続され、前記第２の出力トランジスターのゲートは、前記制御信号に接続され、前記第３の出力トランジスターのゲートは、前記制御信号の反転信号に接続される。
【００１９】
例えば、前記走査駆動ユニットは、第４のインバーター、第１の出力トランジスター、第２の出力トランジスター、互いに補う第３の出力トランジスターと第４の出力トランジスター、互いに補う第５の出力トランジスターと第６の出力トランジスターを含み、前記少なくとも一つの走査出力端子は、第１の走査出力端子と第２の走査出力端子を含み、
前記第４のインバーターの入力端子は、前記第３のインバーターの出力端子に接続され、
前記第１の出力トランジスターのソースは、第１の電源に接続され、前記第１の出力トランジスターのドレインは、第１の走査出力端子に接続され、前記第１の出力トランジスターのゲートは、第３のインバーターの出力端子に接続され、
前記第２の出力トランジスターのソースは、第１の電源に接続され、前記第２の出力トランジスターのドレインは、第２の走査出力端子に接続され、前記第２の出力トランジスターのゲートは、第３のインバーターの出力端子に接続され、
前記第３の出力トランジスターと前記第４の出力トランジスターのソースは互いに接続され、且つ第３のクロック端子に接続され、前記第３の出力トランジスターと前記第４の出力トランジスターのドレインは互いに接続され、且つ前記第１の走査出力端子に接続され、前記第３の出力トランジスターのゲートは、前記第３のインバーターの出力端子に接続され、前記第４の出力トランジスターのゲートは、前記第４のインバーターの出力端子に接続され、
前記第５の出力トランジスターと前記第６の出力トランジスターのソースは互いに接続され、且つ第４のクロック端子に接続され、前記第５の出力トランジスターと前記第６の出力トランジスターのドレインは互いに接続され、且つ前記第２の走査出力端子に接続され、前記第５の出力トランジスターのゲートは、前記第３のインバーターの出力端子に接続され、前記第６の出力トランジスターのゲートは、前記第４のインバーターの出力端子に接続されている。
【００２０】
例えば、奇数駆動ステージにおいて、前記第１のクロック端子と前記第２のクロック端子は、それぞれ前記発光シーケンス制御信号と前記反転発光シーケンス制御信号を受信し、前記第３のクロック端子と前記第４のクロック端子は、それぞれ前記第１の走査シーケンス制御信号と前記第２の走査シーケンス制御信号を受信し、
偶数駆動ステージにおいて、前記第１のクロック端子と前記第２のクロック端子は、それぞれ前記反転発光シーケンス制御信号と前記発光シーケンス制御信号を受信し、前記第３のクロック端子と前記第４のクロック端子は、それぞれ前記第２の走査シーケンス制御信号と前記第１の走査シーケンス制御信号を受信する。
【００２１】
本発明の一つの方面によると、発光制御ドライバーを提供し、当該発光制御ドライバーは、発光制御信号を出力する複数の駆動ステージを含み、各駆動ステージは、
第１の入力信号端子、第１のクロック端子、第２のクロック端子、及び発光制御出力端子を備え、前記第１の入力信号端子に入力された入力信号、前記第１のクロック端子に入力された発光シーケンス制御信号、及び前記第２のクロック端子に入力され、且つ前記発光シーケンス制御信号の反転信号である反転発光シーケンス制御信号に基づいて、発光制御出力端子から発光制御信号を出力するように配置される。
【００２２】
例えば、前記複数の駆動ステージのうちの前記第１の駆動ステージの前記第１の入力信号端子は、起動パルス信号を受信し、他の駆動ステージの前記第１の入力信号端子は、その前の駆動ステージの発光制御出力端子から出力された発光制御信号を受信するように配置されている。
【００２３】
例えば、奇数駆動ステージにおいて、前記第１のクロック端子と前記第２のクロック端子は、それぞれ前記発光シーケンス制御信号と前記反転発光シーケンス制御信号を受信し、偶数駆動ステージにおいて、前記第１のクロック端子と前記第２のクロック端子は、それぞれ前記反転発光シーケンス制御信号と前記発光シーケンス制御信号を受信する。
【００２４】
本発明の一つの方面によると、表示装置を提供し、当該表示装置は、複数の画素を含み、各画素が画素駆動回路と有機発光ダイオードを備え、且つ走査線、データ線、発光制御線、及び電源に接続され、前記画素駆動回路が、前記データ線からデータ信号を受信し、前記有機発光ダイオードに提供する駆動電流を制御するように配置される画素アレイと、前記走査線に走査信号を提供するとともに、前記発光制御線に発光制御信号を提供するための上記発光制御・走査ドライバーと、前記データ線にデータ信号を提供するためのデータドライバーと、を備える。
【００２５】
例えば、前記表示装置は、前記発光制御・走査ドライバーに起動パルス信号、発光シーケンス制御信号、反転発光シーケンス制御信号、第１の走査シーケンス制御信号、及び第２の走査シーケンス制御信号を提供するためのシーケンスコントローラをさらに備える。
【００２６】
例えば、前記画素駆動回路は、さらにその前の走査線に接続され、前記発光制御・走査ドライバーは、さらに前記その前の走査線に走査信号を提供する。
【００２７】
本発明の技術案によると、回路設計を有効に簡素化し、回路に必要なＴＦＴ素子及び／又は必要なシーケンス制御信号を減少させることができる。
【００２８】
図面を参照してその例示的な実施形態を詳細に説明することにより、本発明の上記及びその他の特徴及び長所はより明らかになるだろう。
【図面の簡単な説明】
【００２９】
【図１】図１は、従来技術によるＯＬＥＤディスプレイを模式的に示す図である。
【図２】図２は、本発明の例示的な実施形態による発光制御・走査ドライバーのブロック図である。
【図３】図３は、図２の発光制御・走査ドライバーの一つの駆動ステージの発光制御駆動ユニットの例示的な実施例を示す図である。
【図４】図４は、図２の発光制御・走査ドライバーの一つの駆動ステージの走査駆動ユニットの例示的な実施例を示す図である。
【図５】図５は、図３と図４の発光制御駆動ユニットと走査駆動ユニットを備える駆動ステージ回路に用いられる例示的なシーケンス図である。
【図６】図６は、四つの駆動ステージを備える発光制御・走査ドライバーの例示的なシーケンス図である。
【図７】図７は、図３の例示的な駆動ステージにおける被制御インバーターの例示的な実施形態を示す回路図である。
【図８】図８は、本発明の例示的な実施形態による複数の駆動ステージを備える発光制御ドライバーのブロック図である。
【図９】図９は、本発明の例示的な実施形態による表示装置を示す図である。
【図１０】図１０は、図９の表示装置に用いられる画素駆動回路の例示的な実施形態を示す図である。
【発明を実施するための形態】
【００３０】
以下、図面を参照しながら例示的な実施形態をより全面的に説明する。なお、例示的な実施形態は、複数の形態で実施でき、ここで説明する実施形態に限られると理解してはいけない。逆に、これらの実施形態を提供することにより、本発明をより全面的、完全にし、例示的な実施形態の趣旨を当業者に全面的に伝達する。図面において、領域と層の厚みを拡大して、鮮明性を企図する。図面で、同一の符号は同一或いは類似の部分を示し、それらの詳細記述を省略する。
【００３１】
また、上記の特徴、構成、或いは特性は、いずれの適切な形態で一つ或いは複数の実施例に組み合わせることができる。以下の説明で、多くの具体的な細部を提供して、本発明の実施例を充分に理解させる。当業者は、前記特定細部における一つ或いは複数なしに、或いは他の方法、素子、材料を利用して、本発明の技術案を実現できることを理解できる。他の場合に、本発明の各方面を明らかにするために、公知の構成、材料或いは動作を詳細に記載或いは説明しない。
【００３２】
本発明は、新しい駆動回路を提供し、発光制御駆動回路と走査駆動回路を統合して、回路設計と必要な制御シーケンス信号を有効に簡略化する。
【００３３】
図２は、例示的な実施形態による発光制御・走査ドライバー２００のブロック図であり、本発明による駆動回路の構成を示す。
【００３４】
図２に示すように、発光制御・走査ドライバー２００は、複数の駆動ステージ２００−１、２００−２、２００−３と２００−４を含むことができる。駆動ステージの数がこれに限らないことは、理解しやすいことである。各駆動ステージは、発光制御駆動ユニットと走査駆動ユニットを備える。例えば、第１の駆動ステージ２００−１は、発光制御駆動ユニットＸ１と走査駆動ユニットＸ５を備える。第２の駆動ステージ２００−２は、発光制御駆動ユニットＸ２と走査駆動ユニットＸ６を備える。第３の駆動ステージ２００−３は、発光制御駆動ユニットＸ３と走査駆動ユニットＸ７を備える。第４の駆動ステージ２００−４は、発光制御駆動ユニットＸ４と走査駆動ユニットＸ８を備える。
【００３５】
発光制御駆動ユニットの出力は、走査駆動ユニットに入力されて走査駆動ユニットの動作を制御できる。
【００３６】
また、図８に示すように、本発明による発光制御駆動ユニットが単独に用いられて、複数の駆動ステージを備える発光制御ドライバー４００を構成できることは、理解しやすいことである。
【００３７】
以下、当該例示的な実施形態による発光制御駆動ユニットと走査駆動ユニットの構成を説明する。
【００３８】
発光制御駆動ユニットは、三つの入力端子と一つの出力端子、すなわち第１の入力信号端子ｉｎ、第１のクロック端子ｃｋ１、第２のクロック端子ｃｋ２、及び発光制御出力端子ｏｕｔを備える。
【００３９】
走査駆動ユニットは、三つの入力端子と二つの出力端子、即ち第２の入力信号端子ｉｎ２、第３のクロック端子ｃｋ３、第４のクロック端子ｃｋ４、第１の走査出力端子ｏｕｔ１、及び第２の走査出力端子ｏｕｔ２を備える。
【００４０】
第１の駆動ステージ２００−１の発光制御駆動ユニットＸ１の三つの入力端子ｉｎ、ｃｋ１、及びｃｋ２は、それぞれ起動パルス信号ｓｔｅ（即ちフレームパルス信号であって、その周期は一般的に１６．６６７ｍｓである。図６を参照。）、発光シーケンス制御信号ｃｋｅ１及び反転発光シーケンス制御信号ｃｋｅ２を受信する。出力端子ｏｕｔは、発光制御信号Ｅｎ１を出力し、走査駆動ユニットＸ５の入力信号端子ｉｎ２及び次の駆動ステージ２００−２の発光制御駆動ユニットＸ２の第１の入力信号端子ｉｎに接続される。
【００４１】
第２の駆動ステージ２００−２の発光制御駆動ユニットＸ２の入力端子ｃｋ１、ｃｋ２はそれぞれ信号ｃｋｅ２、ｃｋｅ１に接続される。出力端子ｏｕｔは、発光制御信号Ｅｎ２を出力し、走査駆動ユニットＸ６の入力信号端子ｉｎ２、及び次の駆動ステージ２００−３の発光制御駆動ユニットＸ３の第１の入力信号端子ｉｎに接続される。
【００４２】
第３の駆動ステージ２００−３の発光制御駆動ユニットＸ３の端子ｃｋ１、ｃｋ２の接続方式はＸ１と同じであり、Ｘ３は発光制御信号Ｅｎ３を出力する。第４の駆動ステージ２００−４の発光制御駆動ユニットＸ４の端子ｃｋ１、ｃｋ２の接続方式はＸ２と同じであり、Ｘ４は発光制御信号Ｅｎ４を出力する。このように、二つの駆動ステージ毎に、発光制御駆動ユニットのクロック信号の接続方式が繰り返られる。
【００４３】
第１の駆動ステージ２００−１の走査駆動ユニットＸ５の入力端子ｉｎ２は、同段の発光制御駆動ユニットＸ１の出力端子ｏｕｔに接続される。第３のクロック端子ｃｋ３と第４のクロック端子ｃｋ４はそれぞれ第１の走査シーケンス制御信号ｃｋｖ１と第２の走査シーケンス制御信号ｃｋｖ２に接続される。出力端子ｏｕｔ１、ｏｕｔ２は、それぞれ走査信号Ｇ１ｎ、Ｇ１を出力する。
【００４４】
第２の駆動ステージ２００−２の走査駆動ユニットＸ６の入力端子ｉｎ２は、発光制御駆動ユニットＸ２の出力端子ｏｕｔに接続される。第３のクロック端子ｃｋ３と第４のクロック端子ｃｋ４は、それぞれ信号ｃｋｖ２とｃｋｖ１に接続される。出力端子ｏｕｔ１、ｏｕｔ２は、それぞれ走査信号Ｇ２ｎ、Ｇ２を出力する。
【００４５】
第３の駆動ステージ２００−３の走査駆動ユニットＸ７の第３のクロック端子ｃｋ３と第４のクロック端子ｃｋ４の接続方式はＸ５と同じであり、Ｘ７は走査信号Ｇ３ｎとＧ３を出力する。第４の駆動ステージ２００−４の走査駆動ユニットＸ８の第３のクロック端子ｃｋ３と第４のクロック端子ｃｋ４の接続方式はＸ６と同じであり、Ｘ８は走査信号Ｇ４ｎとＧ４を出力する。このように、二つの駆動ステージ毎に、走査駆動ユニットのクロック信号の接続方式は繰り返られる。
【００４６】
図３は、図２の発光制御・走査ドライバーの一つの駆動ステージの発光制御駆動ユニット２００−１ａの例示的な実施例を示す図である。
【００４７】
図３に示すように、発光制御駆動ユニット２００−１ａは、第１の被制御インバーターＹ１、第２の被制御インバーターＹ２、及び第３のインバーターＹ３を含む。
【００４８】
第１の被制御インバーターＹ１と第２の被制御インバーターＹ２は、クロック信号により制御されるインバーターであり、それぞれ第１の入力端子ｉｎ３、第２の入力端子ｉｎ＿ｐ、第３の入力端子ｉｎ＿ｎ、及び出力端子ｏｕｔ３を備える。第２の入力端子ｉｎ＿ｐがローレベルであり、第３の入力端子ｉｎ＿ｎがハイレベルである場合、被制御インバーターがオンされ、出力端子ｏｕｔ３は、第１の入力端子ｉｎ３の信号の位相が反転されてなる信号を出力する。逆に、第２の入力端子ｉｎ＿ｐがハイレベルであり、第３の入力端子ｉｎ＿ｎがローレベルである場合、被制御インバーターはオフする。
【００４９】
第２の被制御インバーターＹ２の三つの入力端子ｉｎ３、ｉｎ＿ｐ及びｉｎ＿ｎは、それぞれ第１の入力信号端子ｉｎ、第１のクロック端子ｃｋ１及び第２のクロック端子ｃｋ２に接続されている。第１の駆動ステージにおいて、入力端子ｉｎ３は、起動パルス信号ｓｔｅを受信できる。他の駆動ステージにおいて、入力端子ｉｎ３は、前の駆動ステージの発光制御出力端子ｏｕｔの出力信号を受信できる。入力端子ｉｎ＿ｐ及びｉｎ＿ｎは、それぞれ発光シーケンス制御信号ｃｋｅ１及び反転発光シーケンス制御信号ｃｋｅ２を受信できる。第２の被制御インバーターＹ２の出力端子ｏｕｔ３はノードｎ１に接続されている。
【００５０】
第３のインバーターＹ３の入力端子ｉｎ４は、ノードｎ１に接続され、出力端子ｏｕｔ４でノードｎ１の信号の位相が反転されてなる信号である制御信号を出力する。第３のインバーターＹ３の出力端子ｏｕｔ４は、発光制御出力端子ｏｕｔに接続されている。
【００５１】
第１の被制御インバーターＹ１の入力端子ｉｎ３は、第３のインバーターＹ３の出力端子ｏｕｔに接続され、入力端子ｉｎ＿ｐとｉｎ＿ｎは、それぞれ第２のクロック端子ｃｋ２と第１のクロック端子ｃｋ１に接続されて、それぞれ信号ｃｋｅ２とｃｋｅ１を受信できる。第１の被制御インバーターＹ１の出力端子ｏｕｔ３は、ノードｎ１に接続されている。
【００５２】
発光制御駆動ユニット２００−１ａの出力信号は、走査駆動ユニットに入力されて走査駆動ユニットの動作を制御できる。
【００５３】
図４に、図２の発光制御・走査ドライバーの一つの駆動ステージの走査駆動ユニット２００−１ｂの例示的な実施例を示す。
【００５４】
図４を参照すると、走査駆動ユニット２００−１ｂは、第４のインバーターＹ４、第１の出力トランジスターＭ１、第２の出力トランジスターＭ２、第３の出力トランジスターＭ３、第４の出力トランジスターＭ４、第５の出力トランジスターＭ５、及び第６の出力トランジスターＭ６を備える。第１の出力トランジスターＭ１、第２の出力トランジスターＭ２、第４の出力トランジスターＭ４、及び第６の出力トランジスターＭ６は、例えばＰＭＯＳトランジスターであってもよく、第３の出力トランジスターＭ３と第５の出力トランジスターＭ５は、例えばＮＭＯＳトランジスターであってもよく、本発明はこれに限らない。
【００５５】
第４のインバーターＹ４の入力端子ｉｎ４は第３のインバーターＹ３の出力端子ｏｕｔ４に接続されている。第４のインバーターＹ４は、入力端子ｉｎ４の信号の位相が反転されてなる信号を出力する。
【００５６】
第３の出力トランジスターＭ３と第４の出力トランジスターＭ４のソースが互いに接続され、且つ第３のクロック端子ｃｋ３に接続されて、第１の走査シーケンス制御信号ｃｋｖ１を受信できる。第３の出力トランジスターＭ３と第４の出力トランジスターＭ４のドレインは互いに接続され、且つ第１の走査出力端子ｏｕｔ１に接続されている。第３の出力トランジスターＭ３のゲートは、第３のインバーターＹ３の出力端子ｏｕｔ４に接続されている。第４の出力トランジスターＭ４のゲートは、第４のインバーターＹ４の出力端子ｏｕｔ４に接続されている。
【００５７】
第３の出力トランジスターＭ３と第４の出力トランジスターＭ４は、出力ユニットを構成でき、当該出力ユニットは、第３のインバーターＹ３の出力端子ｏｕｔ４の出力信号によってオン／オフされる。本発明がこれに限らないことは、理解しやすいことである。出力ユニットは、他の方式で実現されてもよい。例えば、第３の出力トランジスターＭ３或いは第４の出力トランジスターＭ４は、単独に出力ユニットを構成することも可能である。
【００５８】
同じように、第５の出力トランジスターＭ５と第６の出力トランジスターＭ６のソースは互いに接続され、且つ第４のクロック端子ｃｋ４に接続されて、第２の走査シーケンス制御信号ｃｋｖ２を受信できる。第５の出力トランジスターＭ５と第６の出力トランジスターＭ６のドレインは互いに接続され、且つ第２の走査出力端子ｏｕｔ２に接続されている。第５の出力トランジスターＭ５のゲートは、第３のインバーターＹ３の出力端子ｏｕｔに接続されている。第６の出力トランジスターＭ６のゲートは、第４のインバーターＹ４の出力端子ｏｕｔに接続されている。
【００５９】
第１の出力トランジスターＭ１のソースは、電源ＶＤＤに接続されている。第１の出力トランジスターＭ１のドレインは、第１の走査出力端子ｏｕｔ１に接続されている。第１の出力トランジスターＭ１のゲートは、第３のインバーターＹ３の出力端子ｏｕｔ４に接続されている。
【００６０】
第２の出力トランジスターＭ２のソースは、電源ＶＤＤに接続されている。第２の出力トランジスターＭ２のドレインは、第２の走査出力端子ｏｕｔ２に接続されている。第２の出力トランジスターＭ２のゲートは、第３のインバーターＹ３の出力端子ｏｕｔ４に接続されている。
【００６１】
以下、シーケンス図に基づいて、本発明の例示的な実施形態による発光制御駆動ユニットと走査駆動ユニットの動作を説明する。
【００６２】
図５は、図３と図４の発光制御駆動ユニットと走査駆動ユニットを備える駆動ステージ回路に用いられる例示的なシーケンス図を示す。
【００６３】
以下の説明で、第１の駆動ステージ２００＿１を例として説明するが、以下の説明が他の駆動ステージにも適用できることは、理解しやすいことである。具体的には、第１の駆動ステージにおいて、第１の入力信号端子ｉｎは、起動パルス信号ｓｔｅを受信できる。他の駆動ステージにおいて、入力端子ｉｎは、前の駆動ステージの発光制御出力端子ｏｕｔの出力信号を受信できる。奇数駆動ステージにおいて、第１のクロック端子ｃｋ１及び第２のクロック端子ｃｋ２は、それぞれ発光シーケンス制御信号ｃｋｅ１及び反転発光シーケンス制御信号ｃｋｅ２を受信でき、第３のクロック端子ｃｋ３及び第４のクロック端子ｃｋ４は、それぞれ第１の走査シーケンス制御信号ｃｋｖ１及び第２の走査シーケンス制御信号ｃｋｖ２を受信できる。偶数駆動ステージにおいて、第１のクロック端子ｃｋ１及び第２のクロック端子ｃｋ２は、それぞれ反転発光シーケンス制御信号ｃｋｅ２及び発光シーケンス制御信号ｃｋｅ１を受信でき、第３のクロック端子ｃｋ３及び第４のクロック端子ｃｋ４は、それぞれ第２の走査シーケンス制御信号ｃｋｖ２及び第１の走査シーケンス制御信号ｃｋｖ１を受信できる。
【００６４】
図３から図５を参照すると、第１の時間区間Ｔ１において、第１の入力信号端子ｉｎの入力信号はハイレベルであり、発光シーケンス制御信号ｃｋｅ１はローレベルであり、反転発光シーケンス制御信号ｃｋｅ２はハイレベルである。よって、第１の被制御インバーターＹ１の端子ｉｎ＿ｐはハイレベルであり、端子ｉｎ＿ｎはローレベルであり、第２の被制御インバーターＹ２の端子ｉｎ＿ｐはローレベルであり、端子ｉｎ＿ｎはハイレベルである。このとき、第１の被制御インバーターＹ１はオフされ、第２の被制御インバーターＹ２はオンされる。
【００６５】
よって、第２の被制御インバーターＹ２の出力は、入力信号の反転信号であり、即ちノードｎ１はローレベルである。
【００６６】
第３のインバーターＹ３の出力はハイレベルであり、即ち発光制御出力端子ｏｕｔの出力信号（図２と図６のＥｎ１）はハイレベルである。第４のインバーターＹ４の出力はローレベルである。
【００６７】
第１の出力トランジスターＭ１、第２の出力トランジスターＭ２のゲートが第３のインバーターＹ３の出力端子に接続されているため、第１の出力トランジスターＭ１と第２の出力トランジスターＭ２はオフされる。
【００６８】
第３の出力トランジスターＭ３、第５の出力トランジスターＭ５のゲートが第３のインバーターＹ３の出力端子に接続され、第４の出力トランジスターＭ４、第６の出力トランジスターＭ６のゲートが第４のインバーターＹ４の出力端子に接続されているため、出力トランジスターＭ３、Ｍ４、Ｍ５、Ｍ６はオンされる。その結果、第１の走査出力端子ｏｕｔ１は、第１の走査シーケンス制御信号ｃｋｖ１を出力し、即ちｏｕｔ１＝ｃｋｖ１になり、第２の走査出力端子ｏｕｔ２は、第２の走査シーケンス制御信号ｃｋｖ２を出力し、即ちｏｕｔ２＝ｃｋｖ２になる。即ち、図２と図６を参照すると、出力信号Ｇ１ｎとＧ１は、それぞれ第１の走査シーケンス制御信号ｃｋｖ１と第２の走査シーケンス制御信号ｃｋｖ２である。
【００６９】
第２の時間区間Ｔ２において、第１の入力信号端子ｉｎの入力信号はローレベルであり、発光シーケンス制御信号ｃｋｅ１はハイレベルであり、反転発光シーケンス制御信号ｃｋｅ２はローレベルである。よって、第１の被制御インバーターＹ１の端子ｉｎ＿ｐはローレベルであり、端子ｉｎ＿ｎはハイレベルであり、第２の被制御インバーターＹ２の端子ｉｎ＿ｐはハイレベルであり、端子ｉｎ＿ｎはローレベルである。このとき、第１の被制御インバーターＹ１はオンされ、第２の被制御インバーターＹ２はオフされる。第３のインバーターＹ３と第１のインバーターＹ１は閉回路を形成してｎ１がローレベルを維持するようにする。発光制御出力端子ｏｕｔはハイレベルを維持する。第４のインバーターＹ４の出力はローレベルである。
【００７０】
第１の出力トランジスターＭ１、第２の出力トランジスターＭ２のゲートが第３のインバーターＹ３の出力端子に接続されているため、第１の出力トランジスターＭ１と第２の出力トランジスターＭ２は、オフ状態を維持する。
【００７１】
第３の出力トランジスターＭ３、第５の出力トランジスターＭ５のゲートが第３のインバーターＹ３の出力端子に接続され、第４の出力トランジスターＭ４、第６の出力トランジスターＭ６のゲートが第４のインバーターＹ４の出力端子に接続されているため、出力トランジスターＭ３、Ｍ４、Ｍ５、Ｍ６はオン状態を維持する。その結果、第１の走査出力端子ｏｕｔ１は、第１の走査シーケンス制御信号ｃｋｖ１を出力し、即ちｏｕｔ１＝ｃｋｖ１になり、第２の走査出力端子ｏｕｔ２は、第２の走査シーケンス制御信号ｃｋｖ２を出力し、即ちｏｕｔ２＝ｃｋｖ２になる。
【００７２】
第３の時間区間Ｔ３において、第１の入力信号端子ｉｎの入力信号はローレベルであり、発光シーケンス制御信号ｃｋｅ１はローレベルであり、反転発光シーケンス制御信号ｃｋｅ２はハイレベルである。よって、第１の被制御インバーターＹ１の端子ｉｎ＿ｐはハイレベルであり、端子ｉｎ＿ｎはローレベルであり、第２の被制御インバーターＹ２の端子ｉｎ＿ｐはローレベルであり、端子ｉｎ＿ｎはハイレベルである。このとき、第１の被制御インバーターＹ１はオフされ、第２の被制御インバーターＹ２はオンされる。
【００７３】
よって、第２の被制御インバーターＹ２は、入力信号の反転信号を出力し、即ちノードｎ１はハイレベルである。
【００７４】
第３のインバーターＹ３の出力は、ローレベルであり、即ち発光制御出力端子ｏｕｔはローレベルである。第４のインバーターＹ４の出力は、ハイレベルである。
【００７５】
第１の出力トランジスターＭ１、第２の出力トランジスターＭ２のゲートが第３のインバーターＹ３の出力端子に接続されているため、第１の出力トランジスターＭ１と第２の出力トランジスターＭ２はオンされる。
【００７６】
第３の出力トランジスターＭ３、第５の出力トランジスターＭ５のゲートが第３のインバーターＹ３の出力端子に接続され、第４の出力トランジスターＭ４、第６の出力トランジスターＭ６のゲートが第４のインバーターＹ４の出力端子に接続されているため、出力トランジスターＭ３、Ｍ４、Ｍ５、Ｍ６はオフされる。その結果、第１の走査出力端子ｏｕｔ１と第２の走査出力端子ｏｕｔ２は、それぞれＶＤＤ信号を出力し、ハイレベルである。即ち、ｏｕｔ１＝ＶＤＤであり、ｏｕｔ２＝ＶＤＤである。
【００７７】
第４の時間区間Ｔ４において、第１の入力信号端子ｉｎの入力信号はローレベルであり、発光シーケンス制御信号ｃｋｅ１はハイレベルであり、反転発光シーケンス制御信号ｃｋｅ２はローレベルである。よって、第１の被制御インバーターＹ１の端子ｉｎ＿ｐはローレベルであり、端子ｉｎ＿ｎはハイレベルであり、第２の被制御インバーターＹ２の端子ｉｎ＿ｐはハイレベルであり、端子ｉｎ＿ｎはローレベルである。このとき、第１の被制御インバーターＹ１はオンされ、第２の被制御インバーターＹ２はオフされる。第３のインバーターＹ３と第１のインバーターＹ１は閉回路を形成してｎ１がハイレベルを維持するようにする。発光制御出力端子ｏｕｔはローレベルを維持する。第４のインバーターＹ４の出力はハイレベルである。
【００７８】
第１の出力トランジスターＭ１、第２の出力トランジスターＭ２のゲートが第３のインバーターＹ３の出力端子に接続されているため、第１の出力トランジスターＭ１と第２の出力トランジスターＭ２はオンされる。
【００７９】
第３の出力トランジスターＭ３、第５の出力トランジスターＭ５のゲートが第３のインバーターＹ３の出力端子に接続され、第４の出力トランジスターＭ４、第６の出力トランジスターＭ６のゲートが第４のインバーターＹ４の出力端子に接続されているため、出力トランジスターＭ３、Ｍ４、Ｍ５、Ｍ６はオフされる。その結果、第１の走査出力端子ｏｕｔ１と第２の走査出力端子ｏｕｔ２は、それぞれＶＤＤ信号を出力し、ハイレベルである。即ち、ｏｕｔ１＝ＶＤＤであり、ｏｕｔ２＝ＶＤＤである。
【００８０】
第５の時間区間Ｔ５において、第１の入力信号端子ｉｎの入力信号はローレベルであり、発光シーケンス制御信号ｃｋｅ１はローレベルであり、反転発光シーケンス制御信号ｃｋｅ２はハイレベルである。よって、第１の被制御インバーターＹ１の端子ｉｎ＿ｐはハイレベルであり、端子ｉｎ＿ｎはローレベルであり、第２の被制御インバーターＹ２の端子ｉｎ＿ｐはローレベルであり、端子ｉｎ＿ｎはハイレベルである。このとき、第１の被制御インバーターＹ１はオフされ、第２の被制御インバーターＹ２はオンされる。
【００８１】
よって、第２の被制御インバーターＹ２は、入力信号の反転信号を出力し、即ちノードｎ１はハイレベルである。
【００８２】
第３のインバーターＹ３の出力は、ローレベルであり、即ち発光制御出力端子ｏｕｔはローレベルである。第４のインバーターＹ４の出力はハイレベルである。
【００８３】
第１の出力トランジスターＭ１、第２の出力トランジスターＭ２のゲートが第３のインバーターＹ３の出力端子に接続されているため、第１の出力トランジスターＭ１と第２の出力トランジスターＭ２はオンされる。
【００８４】
第３の出力トランジスターＭ３、第５の出力トランジスターＭ５のゲートが第３のインバーターＹ３の出力端子に接続され、第４の出力トランジスターＭ４、第６の出力トランジスターＭ６のゲートが第４のインバーターＹ４の出力端子に接続されているため、出力トランジスターＭ３、Ｍ４、Ｍ５、Ｍ６はオフされる。その結果、第１の走査出力端子ｏｕｔ１と第２の走査出力端子ｏｕｔ２はＶＤＤ信号を出力し、ハイレベルである。即ち、ｏｕｔ１＝ＶＤＤであり、ｏｕｔ２＝ＶＤＤである。
【００８５】
これから分かるように、第３の時間区間Ｔ３及びＴ３後に、ノードｎ１はハイレベルを維持し、発光制御出力端子ｏｕｔはローレベルを維持し、第１の走査出力端子ｏｕｔ１と第２の走査出力端子ｏｕｔ２の出力信号（図２と図６におけるＧ１ｎとＧ１）はハイレベルを維持する。また、図５に示すように、発光制御出力端子ｏｕｔのハイレベルの出力信号は、発光シーケンス制御信号ｃｋｅ１の一つの周期に対応する。第１の走査出力端子ｏｕｔ１及び第２の走査出力端子ｏｕｔ２のローレベル出力は、第１の走査シーケンス制御信号ｃｋｖ１及び第２の走査シーケンス制御信号ｃｋｖ２と同位相である。
【００８６】
図２〜図６を参照すると、第２の駆動ステージにおいて、入力端子ｉｎは、第１の駆動ステージの発光制御出力端子ｏｕｔの出力信号を受信できる。第１のクロック端子ｃｋ１と第２のクロック端子ｃｋ２は、それぞれ反転発光シーケンス制御信号ｃｋｅ２と発光シーケンス制御信号ｃｋｅ１を受信でき、第３のクロック端子ｃｋ３と第４のクロック端子ｃｋ４は、それぞれ第２の走査シーケンス制御信号ｃｋｖ２と第１の走査シーケンス制御信号ｃｋｖ１を受信できる。
【００８７】
第１の時間区間Ｔ１において、第２の駆動ステージの第１の入力信号端子ｉｎの入力信号（即ち、第１の駆動ステージの発光制御出力端子ｏｕｔの出力信号）はハイレベルであり、発光シーケンス制御信号ｃｋｅ１はローレベルであり、反転発光シーケンス制御信号ｃｋｅ２はハイレベルである。よって、第２の駆動ステージの第１の被制御インバーターＹ１の端子ｉｎ＿ｐはローレベルであり、端子ｉｎ＿ｎはハイレベルである。第２の被制御インバーターＹ２の端子ｉｎ＿ｐはハイレベルであり、端子ｉｎ＿ｎはローレベルである。このとき、第１の被制御インバーターＹ１はオンされ、第２の被制御インバーターＹ２はオフされる。上記の第１の駆動ステージに対する説明を参照すると、一回オンされると（第１のフレーム後）、第３のインバーターＹ３と第１のインバーターＹ１は、閉回路を形成してｎ１がハイレベルを維持するようにし、発光制御出力端子ｏｕｔはローレベルを維持し、第４のインバーターＹ４の出力はハイレベルであることは、理解しやすいことである。
【００８８】
図５及び上記の第１の駆動ステージに対する説明を参照すると、このとき、第２の駆動ステージの第１の走査出力端子ｏｕｔ１と第２の走査出力端子ｏｕｔ２の出力はハイレベルである。
【００８９】
同じように、図５及び上記の第１の駆動ステージに対する説明を参照すると、第２の時間区間Ｔ２と第３の時間区間Ｔ３において、第２の駆動ステージの発光制御出力端子ｏｕｔの出力信号Ｅｎ２はハイレベルであり、第２の駆動ステージの第１の走査出力端子ｏｕｔ１と第２の走査出力端子ｏｕｔ２の出力信号Ｇ２ｎとＧ２は、それぞれ第２の走査シーケンス制御信号ｃｋｖ２と第１の走査シーケンス制御信号ｃｋｖ１である。第４の時間区間Ｔ４及びＴ４後に、第２の駆動ステージの発光制御出力端子ｏｕｔの出力信号Ｅｎ２はローレベルを維持し、第２の駆動ステージの第１の走査出力端子ｏｕｔ１と第２の走査出力端子ｏｕｔ２の出力信号Ｇ２ｎとＧ２はハイレベルを維持する。
【００９０】
他の駆動ステージの出力シーケンス状態は同じように得られ、図６は、四つの駆動ステージを備える発光制御・走査ドライバー２００の例示的なシーケンス図を示し、各駆動ステージ回路は、図３と図４の発光制御駆動ユニットと走査駆動ユニットを備える。
【００９１】
以上、図５と図６を参照して本発明による発光制御・走査ドライバーの動作原理及び例示的なシーケンス図を説明した。但し、本発明はこれに限らない。例えば、ｃｋｖ２及びｃｋｖ１のシーケンスは、画素駆動に必要な信号によって調整できる。また、例えば、起動パルス信号ｓｔｅのパルス幅は、発光シーケンス制御信号ｃｋｅ１のパルス幅より大きくてもよいが、発光シーケンス制御信号ｃｋｅ１の一つの周期よりは小さいべきである。
【００９２】
図７は、図３の例示的な駆動ステージにおける被制御インバーター３００の例示的な実施形態の回路図を示す。
【００９３】
被制御インバーター３００は、第１のトランジスターＴ１、第２のトランジスターＴ２、第３のトランジスターＴ３、及び第４のトランジスターＴ４を備える。第１のトランジスターＴ１と第２のトランジスターＴ２は、例えばＮＭＯＳトランジスターであって、第３のトランジスターＴ３と第４のトランジスターＴ４は、例えばＰＭＯＳトランジスターである。
【００９４】
第２のトランジスターＴ２のソースと第３のトランジスターＴ３のドレインは、被制御インバーター３００の出力端子に接続され、第２のトランジスターＴ２と第３のトランジスターＴ３のゲートは、第１の入力端子ｉｎに接続され、第２のトランジスターＴ２のドレインは、第１のトランジスターＴ１のソースに接続され、第３のトランジスターＴ３のソースは、第４のトランジスターＴ４のドレインに接続されている。
【００９５】
第１のトランジスターＴ１のドレインは、第２の電源ＶＳＳに接続され、第１のトランジスターＴ１のゲートは、第３の入力端子ｉｎ＿ｎに接続されている。
【００９６】
第４のトランジスターＴ４のソースは、第１の電源ＶＤＤに接続され、第４のトランジスターＴ４のゲートは、第２の入力端子ｉｎ＿ｐに接続されている。
【００９７】
図７に示す回路の動作原理は、当業者にとって理解しやすいため、ここで省略する。もちろん、本発明はこれに限らなく、その他の方式で被制御インバーターを実現してもよい。
【００９８】
例示的な実施形態によると、発光制御駆動回路と走査駆動回路は統合されて、回路設計を有効に簡略化し、必要な制御シーケンス信号を簡略化した。
【００９９】
図９は、本発明の例示的な実施形態による表示装置５００を示す。
図１０は、図９の表示装置に用いられる画素駆動回路の例示的な実施形態を示す。図１０に示す画素駆動回路は、本分野の通常の画素駆動回路に類似するため、その詳細な説明を省略する。
【０１００】
以下、図９と図１０を参照して本発明の例示的な実施形態による表示装置５００を説明する。
【０１０１】
図９と図１０を参照すると、表示装置５００は、画素アレイ４０を備える。画素アレイ４０は、複数の画素５０を備え、各画素５０は、画素駆動回路１５２と有機発光ダイオードＯＬＥＤを含み、走査線Ｓ１〜Ｓｎ、データ線Ｄ１〜Ｄｍ、発光制御線Ｅ１〜Ｅｎ、第１の電源ＥＬＶＤＤ及び第２の電源ＥＬＶＳＳに接続されている。前記画素駆動回路は、前記データ線からデータ信号を受信し、前記有機発光ダイオードに提供する駆動電流を制御する。
【０１０２】
表示装置５００は、上記で説明した前記走査線に走査信号を提供し、前記発光制御線に発光制御信号を提供するための発光制御・走査ドライバー２００と、前記データ線にデータ信号を提供するデータドライバー２０をさらに備える。
【０１０３】
表示装置５００は、前記発光制御・走査ドライバーに起動パルス信号、発光シーケンス制御信号、反転発光シーケンス制御信号、第１の走査シーケンス制御信号及び第２の走査シーケンス制御信号を提供するためのシーケンスコントローラ６０をさらに備える。
【０１０４】
上記で示し説明した発光制御ドライバー、発光制御・走査ドライバー及び表示装置の実現は、ただ例示的なものであって、本発明を限定するためのものではない、ということを理解すべきである。
【０１０５】
例えば、具体的な画素駆動回路により、第２の走査出力端子ｏｕｔ２及び関連回路を省略してもよい。即ち、走査駆動ユニットにおける出力トランジスターＭ２、Ｍ５とＭ６及び第４の入力端子ｃｋ４と第２の走査出力端子ｏｕｔ２を省略してもよい。このとき、出力信号には、信号Ｇ１、Ｇ２、…Ｇｎが含まれない。或いは、出力信号Ｇ１とＧ１ｎを、複数のパルス列を含む走査信号として組み合わせてもよい。
【０１０６】
また、例えば、インバーターを追加することにより、発光制御出力端子ｏｕｔの出力信号の位相を反転させてもよい。
【０１０７】
以上、本発明の例示的な実施形態を具体的に説明した。理解すべきことは、本発明は、上記実施形態に限らなく、逆に、添付される特許請求の範囲の趣旨と範囲内に含まれる各種修正と均等配置を含むことを意図する。
【図１】
2015203867.tif 000003
【図２】
2015203867.tif 000004
【図３】
2015203867.tif 000005
【図４】
2015203867.tif 000006
【図５】
2015203867.tif 000007
【図６】
2015203867.tif 000008
【図７】
2015203867.tif 000009
【図８】
2015203867.tif 000010
【図９】
2015203867.tif 000011
【図１０】
2015203867.tif 000012