(57)【要約】【課題】シリアル通信システムを用いる数値制御装置における、使用頻度の少ないコネクタを備える必要性を減少させることができるシリアル通信システムを提供する。【解決手段】数値制御装置と制御機器との間でシリアル通信を行うシリアル通信システムにおいて、数値制御装置と制御機器との間に中継ユニットを配置し、数値制御装置内で第二のシリアル通信用回路が出力するシリアル信号を、第一のシリアル通信用回路に対応したデータに変換した後に、第一のシリアル通信路によって送信する。これにより、異なる速度のシリアル通信用のコネクタを、数値制御装置本体から削減することが可能となり、コストの低減や小型化することが可能となる。【選択図】図１
2015203965.tif 000002
【特許請求の範囲】
【請求項１】
第一の通信周期でデータの送受信を行う数値制御装置内第一のシリアル通信用回路と、
前記第一の通信周期とは異なる第二の通信周期でデータの送受信を行う数値制御装置内第二のシリアル通信用回路と、を備え、
数値制御装置と制御機器との間でシリアル通信を行うシリアル通信システムにおいて、
前記数値制御装置と前記制御機器との間にシリアル通信を行う中継ユニットを配置し、
前記数値制御装置と前記中継ユニットとを第一のシリアル通信路で接続し、
前記中継ユニットと前記制御機器の間を第二のシリアル通信路で接続し、
前記数値制御装置は、
前記数値制御装置内第二のシリアル通信用回路が出力するシリアル信号をパラレルデータに変換し、該変換したデータを前記数値制御装置内第一のシリアル通信用回路に入力する第一のシリアル−パラレル変換回路と、
前記数値制御装置内第一のシリアル通信用回路が、前記第一のシリアル通信路経由で受信するシリアル信号を変換したパラレルデータをシリアル信号に再度変換して、前記数値制御装置内第二のシリアル通信用回路に入力する、第一のパラレル−シリアル変換回路とを備え、
前記中継ユニットは、
前記数値制御装置の第一のシリアル通信路に接続される中継ユニット内第一のシリアル通信用回路と、
前記制御機器が出力し、前記第二のシリアル通信路経由で受信するシリアル信号をパラレルデータに変換し、該変換したデータを前記第一のシリアル通信用回路に入力する第二のシリアル−パラレル変換回路と、
前記中継ユニットの第一のシリアル通信用回路が、前記第一のシリアル通信路から受信したシリアル信号を変換したパラレルデータをシリアル信号に再度変換して、前記第二のシリアル通信路を経由して前記制御機器に出力する、第二のパラレル−シリアル変換回路を備え、
前記制御機器は、制御機器内第二のシリアル通信用回路を備え、
前記数値制御装置が前記制御機器との間で前記第二のシリアル通信路を経由してシリアル通信を行うことを特徴とする、シリアル通信システム。
【請求項２】
前記第一のシリアル通信路では、１台以上のユニットが接続され、前記数値制御装置は、各々のユニットと一定周期で通信を行い、前記中継ユニットおよび数値制御装置で行なうシリアル−パラレル変換およびパラレル−シリアル変換の周期が、前記第一のシリアル通信での通信周期の間隔の整数分の１であることを特徴とする、請求項１に記載の通信システム。
【請求項３】
前記第二のシリアル通信路は複数の信号で構成されており、前記複数の信号をそれぞれ数値制御装置と中継ユニット間で第一のシリアル通信路経由で通信を行う請求項１又は２に記載の通信システム。
【請求項４】
前記中継ユニットは複数の第二のシリアル通信路用コネクタと、コネクタ選択手段と、を持つ請求項１乃至３の内何れか１つに記載の通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はシリアル通信システムに関し、特に数値制御装置と、数値制御装置に接続されるサーボアンプやＩＯとの間のシリアル通信システムに関する。
【背景技術】
【０００２】
サーボモータなどのモータ等の数値制御においては、サーボモータや、サーボモータを制御するアンプが本来備える性能を引き出して高速で高精度な制御を実現するために、サーボ制御を行い、モータ制御用のパラメータを最適な値に調整することが行われている。また、数値制御装置と制御機器やサーボアンプ等との間は、シリアル通信路によって接続されている。
【０００３】
図１３は、従来の数値制御装置と、制御機器やサーボアンプとの間のシリアル通信路による接続の態様を示した図である。２１０は数値制御装置であり、内部にＣＰＵ２１２、第一のシリアル通信用回路２１４、第二のシリアル通信用回路２１６を備え、ＣＰＵ２１２、第一のシリアル通信用回路２１４、第二のシリアル通信用回路２１６との間は内部バス２２２によって互いに接続されている。
【０００４】
数値制御装置２１０の外部にはサーボアンプ（２９０ａ，２９０ｂ）と、制御機器２７０が備えられている。制御装置２７０の内部には、シリアル通信用に第二のシリアル通信用回路２７２が備えられている。また、数値制御装置２１０内の第一のシリアル通信用回路２１４とサーボアンプ２９０ａとの間、サーボアンプ２９０ａとサーボアンプ２９０ｂとの間は第一のシリアル通信路２８２によって接続されており、数値制御装置２１０内の第二のシリアル通信用回路２１６と制御機器２７０内の第二のシリアル通信用回路２７２との間は第二のシリアル通信路２８４によって接続されている。
【０００５】
ここで、数値制御装置２１０と各サーボアンプ２９０との間や、各サーボアンプ間を接続する第一のシリアル通信路２８２と、数値制御装置２１０と制御機器２７０との間を接続する第二のシリアル通信路２８４とは異なるシリアル通信となっており、通信速度も異なっている。そのため、それぞれの接続機器を対応しないコネクタに接続することはできないことがある。
【０００６】
また、データの伝送に関する課題として、所定のデータ伝送路における異なる大きさのデータの伝送を行う技術として特許文献１に開示されている技術がある。特許文献１には、同期化イーサネット（登録商標）において、非同期データを伝送するにあたり、伝送しようとする非同期データのサイズと、伝送フレームに含まれる非同期フレーム部の空いている伝送空間のサイズとを比較して、非同期データのサイズが伝送空間のサイズよりも大きい場合には、非同期データを伝送空間のサイズに合うように分割して分割伝送を行う技術が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−３０４０３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図１３に示された従来技術においては、数値制御装置に、異なるシリアル通信に対応するために多数のコネクタを用意する必要がある。そのため、数値制御装置が実装される機械の仕様によっては使用されないコネクタが発生することがあり、そのようなコネクタが多数あると、使用頻度の少ないコネクタを多数備えることとなり無駄が発生してしまうことがある。
【０００９】
そこで本発明は、シリアル通信システムを用いる数値制御装置における、使用頻度の少ないコネクタを備える必要性を減少させることができるシリアル通信システムを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本願の請求項１に係る発明では、第一の通信周期でデータの送受信を行う数値制御装置内第一のシリアル通信用回路と、前記第一の通信周期とは異なる第二の通信周期でデータの送受信を行う数値制御装置内第二のシリアル通信用回路と、を備え、数値制御装置と制御機器との間でシリアル通信を行うシリアル通信システムにおいて、前記数値制御装置と前記制御機器との間にシリアル通信を行う中継ユニットを配置し、前記数値制御装置と前記中継ユニットとを第一のシリアル通信路で接続し、前記中継ユニットと前記制御機器の間を第二のシリアル通信路で接続し、前記数値制御装置は、前記数値制御装置内第二のシリアル通信用回路が出力するシリアル信号をパラレルデータに変換し、該変換したデータを前記数値制御装置内第一のシリアル通信用回路に入力する第一のシリアル−パラレル変換回路と、前記数値制御装置内第一のシリアル通信用回路が、前記第一のシリアル通信路経由で受信するシリアル信号を変換したパラレルデータをシリアル信号に再度変換して、前記数値制御装置内第二のシリアル通信用回路に入力する、第一のパラレル−シリアル変換回路とを備え、前記中継ユニットは、前記数値制御装置の第一のシリアル通信路に接続される中継ユニット内第一のシリアル通信用回路と、前記制御機器が出力し、前記第二のシリアル通信路経由で受信するシリアル信号をパラレルデータに変換し、該変換したデータを前記第一のシリアル通信用回路に入力する第二のシリアル−パラレル変換回路と、前記中継ユニットの第一のシリアル通信用回路が、前記第一のシリアル通信路から受信したシリアル信号を変換したパラレルデータをシリアル信号に再度変換して、前記第二のシリアル通信路を経由して前記制御機器に出力する、第二のパラレル−シリアル変換回路を備え、前記制御機器は、制御機器内第二のシリアル通信用回路を備え、前記数値制御装置が前記制御機器との間で前記第二のシリアル通信路を経由してシリアル通信を行うことを特徴とする、シリアル通信システムが提供される。
【００１１】
請求項１に係る発明では、異なる速度のシリアル通信用のコネクタを、数値制御装置本体から削減することが可能となり、コストの低減や小型化することが可能となる。また、従来技術において第二のシリアル通信路に信号を送出する第二のシリアル通信用回路をそのまま用いることができるため、簡単な構成を取ることができ、コストの低減をすることが可能となる。
【００１２】
本願の請求項２に係る発明では、前記第一のシリアル通信路では、１台以上のユニットが接続され、前記数値制御装置は、各々のユニットと一定周期で通信を行い、前記中継ユニットおよび数値制御装置で行なうシリアル−パラレル変換およびパラレル−シリアル変換の周期が、前記第一のシリアル通信での通信周期の間隔の整数分の１であることを特徴とする、請求項１に記載の通信システムが提供される。
【００１３】
請求項２に係る発明では、中継ユニットおよび数値制御装置で行うシリアル−パラレル変換及びパラレル−シリアル変換の周期として、第一のシリアル通信での通信周期の間隔の整数分の１とされているため、異なる速度のシリアル通信間で行われる通信速度を最適化することが可能となる。
【００１４】
本願の請求項３に係る発明では、前記第二のシリアル通信路は複数の信号で構成されており、前記複数の信号をそれぞれ数値制御装置と中継ユニット間で第一のシリアル通信路経由で通信を行う請求項１又は２に記載の通信システムが提供される。
請求項３に係る発明では、第二のシリアル通信路として複数の信号で構成されているため、制御機器からの複数の信号を処理して第一のシリアル通信路に送信することが可能となる。
【００１５】
本願の請求項４に係る発明では、前記中継ユニットは複数の第二のシリアル通信路用コネクタと、コネクタ選択手段と、を持つ請求項１乃至３の内何れか１つに記載の通信システムが提供される。
請求項４に係る発明では、中継ユニットに複数の第二のシリアル通信路用コネクタと、コネクタ選択手段を備えているため、多数のシリアル通信を備えている場合であっても、選択して通信を行うことが可能となる。
【発明の効果】
【００１６】
本発明により、シリアル通信システムを用いる数値制御装置における、使用頻度の少ないコネクタを備える必要性を減少させることができるシリアル通信システムを提供することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施形態における数値制御装置と中継ユニット、制御機器との間の接続態様を示した図である。
【図２】数値制御装置からの信号の送信時の信号の流れを示した図である。
【図３】数値制御装置からの信号の送信時の各信号を示した図である。
【図４】数値制御装置からデータが送信された際の中継ユニットの受信時の動作を示した図である。
【図５】数値制御装置からデータが送信された際の中継ユニットの受信時の各信号を示した図である。
【図６】制御機器からデータが出力された際の中継ユニットの送信時の動作を示した図である。
【図７】制御機器からデータが出力された際の中継ユニットの送信時の各信号を示した図である。
【図８】数値制御装置におけるデータの受信時の動作を示した図である。
【図９】数値制御装置におけるデータの受信時の各信号を示した図である。
【図１０】第２の実施形態における制御機器からデータが出力された際の中継ユニットの送信時の動作を示した図である。
【図１１】第２の実施形態における制御機器からデータが出力された際の中継ユニットの各信号を示した図である。
【図１２】第３の実施形態における中継ユニットと制御機器との関係を示した図である。
【図１３】従来の数値制御装置と制御機器やサーボアンプとの間のシリアル通信路による接続の態様を示した図である。
【発明を実施するための形態】
【００１８】
（第１の実施形態）
以下、本発明の実施形態について図面に基づいて説明する。図１は、本実施形態の数値制御装置と中継ユニット、制御機器との接続態様を示した図である。
数値制御装置１０の内部には、ＣＰＵ１２、第一のシリアル通信用回路１４、第二のシリアル通信用回路１６、シリアル−パラレル変換回路（Ｓ→Ｐ）１８、パラレル−シリアル変換回路（Ｐ→Ｓ）２０が備えられている。また、ＣＰＵ１２、第一のシリアル通信用回路１４、第二のシリアル通信用回路１６は、互いに内部バス２２によって接続されている。さらに、第二のシリアル通信用回路１６から送信された信号は、シリアル−パラレル変換回路１８においてパラレルデータに変換後、第一のシリアル通信用回路１４に入力され、逆に第一のシリアル通信用回路１４から送信された信号は、パラレル−シリアル変換回路２０においてシリアルデータに変換後、第二のシリアル通信用回路１６に入力される。
【００１９】
また、第一のシリアル通信用回路１４からは、第一のシリアル通信路８２を経由して外部と接続されており、第一のシリアル通信路８２にデイジーチェーン状にＵＮＩＴ＃０からＵＮＩＴ＃５と接続されている。また、数値制御装置１０とＵＮＩＴ＃０からＵＮＩＴ＃５は一定周期で通信を行っている。ここで、ＵＮＩＴ＃５は後述する制御機器７０と第二のシリアル通信路８４によって接続されている中継ユニット５０である。
【００２０】
中継ユニット５０の内部には、第一のシリアル通信用回路５４、パラレル−シリアル変換回路（Ｐ→Ｓ）５８、シリアル−パラレル変換回路（Ｓ→Ｐ）６０が備えられている。また、第一のシリアル通信用回路５４から送信された信号は、パラレル−シリアル変換回路５８においてシリアルデータに変換後、第二のシリアル通信路８４を経由して制御機器７０に入力され、逆に制御機器７０から送信された信号は、第二のシリアル通信路８４経由後に、シリアル−パラレル変換器６０においてパラレルデータに変換後、第一のシリアル通信用回路５４に入力される。
【００２１】
次に、図２及び図３に基づいて、本実施形態における、数値制御装置からの信号の送信時の動作について説明する。図２は数値制御装置からの信号の送信時の信号の流れを示した図であり、図３はそのときの各信号を示した図である。
数値制御装置１０内の第二のシリアル通信用回路１６が出力するシリアルデータＴＨＸ＿２は１ビットデータであり、シリアル−パラレル変換回路１８において一定周期でサンプリングされることによって、８ビットのパラレルデータＴＸＤH＿２となる。パラレルデータＴＸＤH＿２は第一のシリアル通信用回路１４に入力され、各ユニット９０を経由して、中継ユニット５０に送信される。このときのサンプリング間隔は、第一のシリアル通信の周期を、中継ユニット５０に送信されるデータのビット数（図２においては８）で割った値となっている。本実施形態においては、中継ユニット５０に送信されるデータのビット数を８としているが、この値は適宜変更することが可能である。
【００２２】
図３に基づいて各信号について説明する。３０２はサンプリング周期を示しており、すでに説明したように、サンプリング間隔は本実施形態においては８とされている。３０４は第二のシリアル通信用回路１６から出力される送信信号であり、オン状態とオフ状態から構成されている。３０６はサンプリングポイントとそのサンプリングポイントにおける値を示しており、各ポイントでのオン／オフ状態に応じて、１又は０の値を取っている。
【００２３】
３０８はサンプリング後の８ビットのデータＴＸＤＨ＿２であり、サンプリングポイント３０６におけるデータを、サンプリング間隔毎の８ビットのデータとしたものであり、下位ビットから並んだ「１１１０００００」を０７ｈ、「００１１１１１１」をＦＣｈのように構成されている。３１０は第一のシリアル通信周期を示している。３１２は第一のシリアル通信路８２において、ＴＸＤＨ＿１として送信されるデータを示している。ＴＸＤＨ＿１データ３１２は、データの送信先のユニット毎に分かれてデータが構成されており、先ほどのＴＸＤＨ＿２データ３０８は、送信先として中継ユニットとなるＵＮＩＴ＃５にそれぞれ格納されている。これにより、サンプリング後のデータＴＸＤＨ＿２は中継ユニット５０に送信される。
【００２４】
次に図４及び図５に基づいて数値制御装置１０からデータが送信された際の中継ユニット５０の受信時の動作について説明する。図４は中継ユニット５０における信号の受信時の信号の流れを示した図であり、図５はそのときの各信号を示した図である。
第一のシリアル通信路８２を通じて送信されるＴＸＤＨ＿１データは、中継ユニット５０内の第一のシリアル通信用回路５４に入力され、第一のシリアル通信用回路５４においてパラレルデータＲＸＤＳ＿２に変換される。パラレルデータＲＸＤＳ＿２はパラレル−シリアル変換回路５８に入力されてシリアルデータＲＸＳ＿２に変換される。このシリアルデータＲＸＳ＿２のビットレートは、第一のシリアル通信の通信周期を、数値制御装置２０から中継ユニット５０に送信されるデータのビット数（図４においては８）で割った値となっている。本実施形態においては、中継ユニット５０に送信されるデータのビット数を８としているが、この値は適宜変更することが可能である。
【００２５】
パラレル−シリアル変換回路５８から出力されるシリアルデータＲＸＳ＿２は、第二のシリアル通信路８４を経由して制御機器７０に送信される。
制御機器は、内部に図示しない第二のシリアル通信用の回路を内蔵しており、シリアルデータＲＸＳ＿２から、数値制御装置１０が送信したデータを再現して各種制御を行う。
図５に示されているように、図３で示された第二のシリアル通信の送信信号から第一のシリアル通信路で送信するデータとしたときのちょうど逆の手順によって、第一のシリアル通信の送信信号ＴＸＤＨ＿１から第二のシリアル通信の受信信号ＲＸＳ＿２を再現する。
【００２６】
次に、図６及び図７に基づいて制御機器７０からデータが出力された際の中継ユニット５０の送信時の動作について説明する。制御機器７０から第二のシリアル通信路８４を経由して出力されるシリアルデータＴＸＳ＿２は１ビットデータであり、シリアル−パラレル変換回路６０で一定周期でサンプリングされることによって、８ビットのパラレルデータＴＸＤＳ＿２となる。パラレルデータＴＸＤＳ＿２は第一のシリアル通信用回路５４に入力され、各ユニット９０を経由して、数値制御装置１０に送信される。このときのサンプリング間隔は、第一のシリアル通信の周期を、中継ユニット５０から数値制御装置１０に送信されるデータのビット数（図６においては８）で割った値となっている。本実施形態においては、中継ユニット５０に送信されるデータのビット数を８としているが、この値は適宜変更することが可能である。
【００２７】
図７に基づいて各信号について説明する。３２２はサンプリング周期を示しており、すでに説明したように、サンプリング間隔は本実施形態においては８とされている。３２４は制御機器７０から出力される送信信号であり、オン状態とオフ状態から構成されている。３２６はサンプリングポイントとそのサンプリングポイントにおける値を示しており、各ポイントでのオン／オフ状態に応じて、１又は０の値を取っている。
【００２８】
３２８はサンプリング後の８ビットのデータＴＸＤＳ＿２であり、サンプリングポイント３２６におけるデータを、サンプリング間隔毎の８ビットのデータとしたものであり、下位ビットから並んだ「１１１１１０００」をＦ８ｈ、「００００００１１」を０３ｈのように構成されている。３３０は第一のシリアル通信周期を示している。３３２は第一のシリアル通信路８２において、ＲＸＤＨ＿１として送信されるデータを示している。ＴＸＤＨ＿１データ３１２は、データの送信先のユニット毎に分かれてデータが構成されており、先ほどのＴＸＤＳ＿２データ３２８は、中継ユニットとなるＵＮＩＴ＃５で作成されたデータとして、データ中のＵＮＩＴ＃５の位置にそれぞれ格納されている。これにより、サンプリング後のデータＲＸＤＨ＿２は中継ユニット５０で作成されたデータとして数値制御装置１０に送信される。
【００２９】
次に図８及び図９に基づいて数値制御装置１０におけるデータの受信時の動作について説明する。図８は数値制御装置１０における信号の受信時の信号の流れを示した図であり、図９はそのときの各信号を示した図である。
第一のシリアル通信路８２を通じて送信されるＲＸＤＨ＿１データは、数値制御装置１０内の第一のシリアル通信用回路１４に入力され、第一のシリアル通信用回路１４においてパラレルデータＲＸＤＨ＿２に変換される。パラレルデータＲＸＤＨ＿２はパラレル−シリアル変換回路２０に入力されてシリアルデータＲＸＨ＿２に変換される。このシリアルデータＲＸＨ＿２のビットレートは、第一のシリアル通信の通信周期を、数値制御装置１０から中継ユニット５０に送信されるデータのビット数（図８においては８）で割った値となっている。本実施形態においては、中継ユニット５０に送信されるデータのビット数を８としているが、この値は適宜変更することが可能である。
【００３０】
パラレル−シリアル変換回路１８から出力されるシリアルデータＲＸＨ＿２は、第二のシリアル通信用回路１６に送られて、制御機器７０からのシリアルデータとして、制御機器７０の制御に使用される。
図９に示されているように、図７で示された第二のシリアル通信の送信信号から第一のシリアル通信路で送信するデータとしたときのちょうど逆の手順によって、第一のシリアル通信の送信信号ＲＸＤＨ＿１から第二のシリアル通信の受信信号ＲＸＨ＿２を再現する。
【００３１】
（第２の実施形態）
本実施形態においては、第二のシリアル通信路が複数の信号で構成されている。シリアル通信では、ＲＳ−２３２Ｃのようにデータを送る信号だけでなく、制御に使用する信号等、複数の信号で構成されている場合がある。本実施形態では、第二のシリアル通信路として２本の通信路から構成されている。
【００３２】
図１０及び図１１に基づいて制御機器７０からデータが出力された際の中継ユニット５０の送信時の動作について説明する。制御機器７０から第二のシリアル通信路８６を経由して１ビットデータのシリアルデータＴＸＳ＿２が出力され、第二のシリアル通信路８８を経由して１ビットデータのシリアルデータＴＸＳ＿３が出力される。シリアルデータＴＸＳ＿２及びシリアルデータＴＸＳ＿３は、シリアル−パラレル変換回路６０で一定周期でサンプリングされることによって、それぞれ８ビットのパラレルデータＴＸＤＳ＿２及びパラレルデータＴＸＤＳ＿３となる。パラレルデータＴＸＤＳ＿２及びパラレルデータＴＸＤＳ＿３は第一のシリアル通信用回路５４に入力され、各ユニット９０を経由して、数値制御装置１０に送信される。このときのサンプリング間隔は、第一のシリアル通信の周期を、中継ユニット５０から数値制御装置１０に送信されるデータのビット数（図１０においては８）で割った値となっている。本実施形態においては、中継ユニット５０に送信されるデータのビット数を８としているが、この値は適宜変更することが可能である。
【００３３】
図１１に基づいて各信号について説明する。３４２はサンプリング周期を示しており、すでに説明したように、サンプリング間隔は本実施形態においては８とされている。３４４は制御機器７０から出力される送信信号ＴＸＳ＿２であり、オン状態とオフ状態から構成されている。３４６はサンプリングポイントとそのサンプリングポイントにおける値を示しており、各ポイントでのオン／オフ状態に応じて、１又は０の値を取っている。
【００３４】
３４８はサンプリング後の８ビットのデータＴＸＤＳ＿２であり、サンプリングポイント３４６におけるデータを、サンプリング間隔毎の８ビットのデータとしたものであり、下位ビットから並んだ「０００１１１１１」をＦ８ｈ、「００００００１１」を０３ｈのように構成されている。第二のシリアル通信の送信信号ＴＸＳ＿３（３５４）についても第二のシリアル通信の送信信号ＴＸＳ＿２（３４４）と同様に、サンプリングされてＴＸＤＳ＿３データ（３５８）となる。
【００３５】
３６０は第一のシリアル通信周期を示している。３６２は第一のシリアル通信路８２において、ＲＸＤＨ＿１として送信されるデータを示しており、先ほどのＴＸＤＳ＿２データ３４８及びＴＸＤＳ＿３データ３５８は、中継ユニットとなるＵＮＩＴ＃５で作成されたデータとして、データ中のＵＮＩＴ＃５の位置にそれぞれ格納されている。これにより、サンプリング後のデータＲＸＤＨ＿２は中継ユニット５０で作成されたデータとして数値制御装置１０に送信される。
本実施形態と第１の実施形態との相違点は、数値制御装置１０と中継ユニット５０との間の第一のシリアル通信路８２で送受信されるデータが、１線の場合の整数倍となり、シリアル−パラレル変換回路やパラレル−シリアル変換回路で変換される信号の数が増える点である。
【００３６】
なお、本実施形態においては、制御機器からの複数のシリアル通信路を、いずれも第２のシリアル通信路（８６，８８）として、同種のシリアル通信路として構成したが、異なるシリアル通信路として、中継ユニット５０内にそれぞれ対応するパラレル−シリアル変換回路を備えて、第一のシリアル通信用回路５４に信号を送信するように構成することもできる。
【００３７】
（第３の実施形態）
数値制御装置には、ＲＳ−２３２Ｃ、ＲＳ−４８５やＩＯユニットとの通信等、多種のシリアル通信が存在するが、それらのシリアル通信は電気インターフェースが異なっており、インターフェースに対応した回路が必要となる。そのため、中継ユニットに複数の第二のシリアル通信路コネクタとインターフェースに対応した回路を載せ、複数のコネクタとシリアル−パラレル変換回路やパラレル−シリアル変換回路の間にセレクタ等のコネクタ選択手段を設けることにより、中継ユニットは複数のシリアル通信に対応することができる。コネクタ選択手段は、一例として中継ユニットにスイッチを設けることや、数値制御装置から第一のシリアル通信路を経由して選択信号を入力すること等が考えられる。
【００３８】
図１２は、本実施形態の中継ユニットと制御機器との関係を示した図である。第１の実施形態と同様の構成の点は説明を省略する。中継ユニット５０には複数のコネクタであるコネクタ１（１１０ａ）、コネクタ２（１１０ｂ）、コネクタ３（１１０ｃ）・・・コネクタｎ（１１０ｎ）を備えており、コネクタ１（１１０ａ）に制御機器１（７０ａ）であるＲＳ−２３２Ｃ、コネクタ２（１１０ｂ）に制御機器２（７０ｂ）であるＲＳ−４８５、コネクタ３（１１０ｃ）に制御機器３（７０ｃ）であるＩＯユニットが接続されている。また、コネクタ１１０はセレクタ１００によっていずれかのコネクタ１１０を選択する構成とされている。コネクタ１１０を選択するためのセレクタ１００としては、中継ユニット５０にスイッチを設けたり、通信制御装置から選択信号を入力するといった方法が考えられる。また、セレクタ１００を操作する手段としては、中継ユニット５０にスイッチを設けたり、数値制御装置からシリアル通信で通知するといった手段で行うことが可能である。
【００３９】
なお、本実施形態においては、制御機器からの複数のシリアル通信路を、いずれも第２のシリアル通信路として、同種のシリアル通信路として構成したが、異なるシリアル通信路として、中継ユニット５０内にそれぞれ対応するパラレル−シリアル変換回路を備えて、セレクタ１００によって対応するパラレル−シリアル変換回路に信号を送信するように構成することもできる。
【００４０】
なお、本発明の実施形態においては、従来技術で用いていた第二のシリアル通信用回路１６をそのまま使用して、数値制御装置１０内部にシリアル−パラレル変換回路１８及びパラレル−シリアル変換回路２０を備えて、第一のシリアル通信用回路に適用可能なデータに変換を行っているが、第二のシリアル通信用回路とシリアル−パラレル変換回路、パラレル−シリアル変換回路を一体とした回路とすることも可能である。このような構成とすれば、数値制御装置内の回路構成を簡単化することが可能となる。
【符号の説明】
【００４１】
１０  数値制御装置
１２  ＣＰＵ
１４  第一のシリアル通信用回路
１６  第二のシリアル通信用回路
１８  シリアル−パラレル変換回路
２０  パラレル−シリアル変換回路
２２  内部バス
５０  中継ユニット
５４  第一のシリアル通信用回路
５８  パラレル−シリアル変換回路
６０  シリアル−パラレル変換回路
７０  制御機器
８２  第一のシリアル通信路
８４  第二のシリアル通信路
９０  ユニット
１００  セレクタ
１１０  コネクタ
２１０  数値制御装置
２１２  ＣＰＵ
２１４  第一のシリアル通信用回路
２１６  第二のシリアル通信用回路
２２２  内部バス
２７０  制御機器
２７２  第二のシリアル通信用回路
２８２  第一のシリアル通信路
２８４  第二のシリアル通信路
２９０  サーボアンプ
【図２】
2015203965.tif 000003
【図６】
2015203965.tif 000004
【図８】
2015203965.tif 000005
【図１２】
2015203965.tif 000006
【図１】
2015203965.tif 000007
【図３】
2015203965.tif 000008
【図４】
2015203965.tif 000009
【図５】
2015203965.tif 000010
【図７】
2015203965.tif 000011
【図９】
2015203965.tif 000012
【図１０】
2015203965.tif 000013
【図１１】
2015203965.tif 000014
【図１３】
2015203965.tif 000015