(57)【要約】【課題】メサ構造をより安定して形成することができる化合物半導体装置及びその製造方法を提供する。【解決手段】基板１１と、基板１１の上方に形成され、アンチモンを含有するｐ型の半導体層１２と、半導体層１２の上方に形成され、アンチモンを含有するｐ型の半導体層１４と、半導体層１４の上方に形成されたｎ型の半導体層１５と、が設けられている。更に、半導体層１２と半導体層１４との間に形成され、リンを含有し、半導体層１２と半導体層１４との間の電子のトンネルが可能な厚さの半導体層１３と、半導体層１２にオーミック接続された電極１６と、半導体層１５にオーミック接続された電極１７と、が設けられている。半導体層１２は、半導体層１４よりも電極１６との接触抵抗が低い材料から形成されている。【選択図】図２
2015026690.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に形成され、アンチモンを含有するｐ型の第１の半導体層と、
前記第１の半導体層の上方に形成され、アンチモンを含有するｐ型の第２の半導体層と、
前記第２の半導体層の上方に形成されたｎ型の第３の半導体層と、
前記第１の半導体層と前記第２の半導体層との間に形成され、リンを含有し、前記第１の半導体層と前記第２の半導体層との間の電子のトンネルが可能な厚さの第４の半導体層と、
前記第１の半導体層にオーミック接続された第１の電極と、
前記第３の半導体層にオーミック接続された第２の電極と、
を有し、
前記第１の半導体層は、前記第２の半導体層よりも前記第１の電極との接触抵抗が低い材料から形成されていることを特徴とする化合物半導体装置。
【請求項２】
少なくとも前記第３の半導体層及び前記第２の半導体層にメサ構造が形成されていることを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記第１の半導体層の不純物濃度が前記第２の半導体層の不純物濃度よりも高いことを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
前記第１の半導体層の禁制帯幅が前記第２の半導体層の禁制帯幅よりも小さいことを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置。
【請求項５】
前記第１の半導体層及び前記第２の半導体層が縮退していることを特徴とする請求項１乃至４のいずれか１項に記載の化合物半導体装置。
【請求項６】
前記第３の半導体層が縮退していることを特徴とする請求項１乃至５のいずれか１項に記載の化合物半導体装置。
【請求項７】
基板の上方に、アンチモンを含有するｐ型の第１の半導体層を形成する工程と、
前記第１の半導体層の上方に、リンを含有する第４の半導体層を形成する工程と、
前記第４の半導体層の上方に、アンチモンを含有するｐ型の第２の半導体層を形成する工程と、
前記第２の半導体層の上方にｎ型の第３の半導体層を形成する工程と、
前記第３の半導体層及び前記第２の半導体層を前記第４の半導体層が露出するまでエッチングする工程と、
前記第４の半導体層を前記第１の半導体層が露出するまでエッチングする工程と、
前記第１の半導体層にオーミック接続される第１の電極を形成する工程と、
前記第３の半導体層にオーミック接続される第２の電極を形成する工程と、
を有し、
前記第１の半導体層は、前記第２の半導体層よりも前記第１の電極との接触抵抗が低い材料から形成し、
前記第４の半導体層は前記第１の半導体層と前記第２の半導体層との間を電子のトンネルが可能な厚さに形成することを特徴とする化合物半導体装置の製造方法。
【請求項８】
前記第１の半導体層の不純物濃度が前記第２の半導体層の不純物濃度よりも高いことを特徴とする請求項７に記載の化合物半導体装置の製造方法。
【請求項９】
前記第１の半導体層の禁制帯幅が前記第２の半導体層の禁制帯幅よりも小さいことを特徴とする請求項７又は８に記載の化合物半導体装置の製造方法。
【請求項１０】
前記第１の半導体層及び前記第２の半導体層が縮退していることを特徴とする請求項７乃至９のいずれか１項に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ミリ波領域の微弱な高周波信号の検出に用いられるモノリシックマイクロ波集積回路（ＭＭＩＣ）には、ローノイズアンプ（ＬＮＡ）及び検波器が含まれている。検波器として、バックワードダイオードが用いられることがある。バックワードダイオードによれば、ショットキーダイオードより電流の立ち上がりを鋭くすることができる。
【０００３】
しかしながら、従来のバックワードダイオードには、安定したメサ構造を得にくいという問題がある。つまり、十分な再現性及び信頼性を得にくいという問題がある。このような問題はｐｎ接合ダイオードで生じることもある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２５１６８９号公報
【特許文献２】特開２００５−３２８０３６号公報
【特許文献３】特開平８−８４１８号公報
【特許文献４】特開２０１２−４３９６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、メサ構造をより安定して形成することができる化合物半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
化合物半導体装置の一態様には、基板と、前記基板の上方に形成され、アンチモンを含有するｐ型の第１の半導体層と、前記第１の半導体層の上方に形成され、アンチモンを含有するｐ型の第２の半導体層と、前記第２の半導体層の上方に形成されたｎ型の第３の半導体層と、が設けられている。更に、前記第１の半導体層と前記第２の半導体層との間に形成され、リンを含有し、前記第１の半導体層と前記第２の半導体層との間の電子のトンネルが可能な厚さの第４の半導体層と、前記第１の半導体層にオーミック接続された第１の電極と、前記第３の半導体層にオーミック接続された第２の電極と、が設けられている。前記第１の半導体層は、前記第２の半導体層よりも前記第１の電極との接触抵抗が低い材料から形成されている。
【０００７】
化合物半導体装置の製造方法の一態様では、基板の上方に、アンチモンを含有するｐ型の第１の半導体層を形成し、前記第１の半導体層の上方に、リンを含有する第４の半導体層を形成し、前記第４の半導体層の上方に、アンチモンを含有するｐ型の第２の半導体層を形成し、前記第２の半導体層の上方にｎ型の第３の半導体層を形成する。前記第３の半導体層及び前記第２の半導体層を前記第４の半導体層が露出するまでエッチングし、前記第４の半導体層を前記第１の半導体層が露出するまでエッチングし、前記第１の半導体層にオーミック接続される第１の電極を形成し、前記第３の半導体層にオーミック接続される第２の電極を形成する。前記第１の半導体層は、前記第２の半導体層よりも前記第１の電極との接触抵抗が低い材料から形成する。前記第４の半導体層は前記第１の半導体層と前記第２の半導体層との間を電子のトンネルが可能な厚さに形成する。
【発明の効果】
【０００８】
上記の化合物半導体装置等によれば、ｐ型の第２の半導体層がｎ型の第３の半導体層よりも基板側に形成され、その下方に第４の半導体層が形成されているため、メサ構造をより安定して形成することができる。
【図面の簡単な説明】
【０００９】
【図１】参考例の構造を示す断面図である。
【図２】第１の実施形態に係る化合物半導体装置を示す図である。
【図３】第１の実施形態に係る化合物半導体装置のエネルギバンドを示す図である。
【図４】第２の実施形態に係る化合物半導体装置を示す図である。
【図５Ａ】第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【図５Ｂ】図５Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。
【図６】第３の実施形態に係る化合物半導体装置を示す図である。
【図７Ａ】第３の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【図７Ｂ】図７Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。
【図８】第４の実施形態に係る化合物半導体装置を示す図である。
【図９】第５の実施形態に係る化合物半導体装置を示す図である。
【図１０】第５の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【図１１】第６の実施形態に係る化合物半導体装置を示す図である。
【図１２Ａ】第６の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【図１２Ｂ】図１２Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。
【図１２Ｃ】図１２Ｂに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。
【図１３】第７の実施形態に係る化合物半導体装置を示す図である。
【図１４】第８の実施形態に係る化合物半導体装置を示す図である。
【図１５Ａ】第８の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【図１５Ｂ】図１５Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。
【図１５Ｃ】図１５Ｂに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。
【図１５Ｄ】図１５Ｃに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。
【発明を実施するための形態】
【００１０】
本願発明者は、従来のバックワードダイオードを製造する際に安定したメサ構造を得にくい原因について検討を行った。この結果、以下の事項が明らかになった。第一に、ｐ型半導体層、特にｐ型ＧａＡｓＳｂ層の横方向エッチングの制御が困難である。第二に、ダイオードの一部としての機能及びオーミック接続を確保する機能がｐ型半導体層に要求されている。第三に、これらの機能の実現のために、ｐ型半導体層が厚く形成されている。つまり、横方向エッチングの制御が困難なｐ型ＧａＡｓＳｂ層等のｐ型半導体層が厚く形成されているため、そのメサエッチングの際に不安定な横方向エッチングが大きく生じているのである。
【００１１】
そこで、本願発明者は、ｐ型半導体層のメサエッチングを不要とする構成について検討した。例えば、基板上にｐ型半導体層を形成し、その上にｎ型半導体層を形成することについて検討した。この構成を図１（ａ）に示す。図１（ａ）に示す第１の参考例では、基板１０１上にｐ型ＧａＡｓＳｂ層等のｐ型半導体層１０４が形成され、ｐ型半導体層１０４の一部上にｎ型ＩｎＧａＡｓ層等のｎ型半導体層１０５が形成され、その上にオーミック電極１０７が形成されている。ｐ型半導体層１０４の他の一部上にオーミック電極１０６が形成されている。
【００１２】
ｎ型半導体層１０５及びｐ型半導体層１０４には多量の不純物がドーピングされており、フェルミレベルが、伝導帯内若しくは価電子帯内に位置するか、又は禁制帯内の伝導帯下端若しくは価電子帯上端の極近傍に位置する。従って、ｎ型半導体層１０５及びｐ型半導体層１０４はバックワードダイオードを構成し、オーミック電極１０６はアノード電極として機能し、オーミック電極１０７はカソード電極として機能する。
【００１３】
ｎ型半導体層１０５のメサエッチングの制御は、ｐ型半導体層１０４のエッチングの制御よりも容易であるため、第１の参考例によれば、従来の構造と比較すると安定したメサ構造を得やすい。しかしながら、第１の参考例には、ｎ型半導体層１０５とｐ型半導体層１０４との間のエッチング選択比が小さいという問題点、及び、オーミック電極１０６のｐ型半導体層１０４との間の接触抵抗が高いという問題点がある。
【００１４】
エッチング選択比に関する問題点の解決のためには、図１（ｂ）に示す第２の参考例のように、ｎ型半導体層１０５とｐ型半導体層１０４との間にエッチングストッパ層１０３を設けることが考えられる。しかしながら、第２の参考例によっても、接触抵抗が高いという問題点を解決することはできない。
【００１５】
接触抵抗に関する問題点の解決のためには、オーミック電極１０６とｐ型半導体層１０４との間に多量の不純物がドーピングされたｎ型半導体層を設けることも考えられるが、その形成のための処理が煩雑である。
【００１６】
本願発明者は、これらの事項を考慮して更に鋭意検討を重ねた結果、以下の実施形態に想到した。
【００１７】
（第１の実施形態）
先ず、第１の実施形態について説明する。図２は、第１の実施形態に係る化合物半導体装置（バックワードダイオード）を示す図である。図２（ａ）は、化合物半導体装置の構造を示す断面図であり、図２（ｂ）は、化合物半導体装置の特性を示す図である。図３は、第１の実施形態に係る化合物半導体装置（バックワードダイオード）のエネルギバンドを示す図である。
【００１８】
第１の実施形態では、図２（ａ）に示すように、基板１１上にｐ型半導体層１２が形成され、ｐ型半導体層１２の一部上にエッチングストッパ層１３が形成されている。エッチングストッパ層１３上にｐ型半導体層１４が形成され、ｐ型半導体層１４上にｎ型半導体層１５が形成され、ｎ型半導体層１５上にオーミック電極１７が形成されている。ｐ型半導体層１２の他の一部上にオーミック電極１６が形成されている。少なくともｎ型半導体層１５及びｐ型半導体層１４にメサ構造が形成されている。
【００１９】
ｎ型半導体層１５及びｐ型半導体層１４には多量の不純物がドーピングされている。ｐ型半導体層１２はｐ型半導体層１４よりもオーミック電極１６との接触抵抗が低い材料から形成されている。ｐ型半導体層１２及びｐ型半導体層１４はアンチモン（Ｓｂ）を含有し、エッチングストッパ層１３はリン（Ｐ）を含有する。エッチングストッパ層１３の厚さはｐ型半導体層１２とｐ型半導体層１４との間を電子がトンネル可能な厚さである。ｐ型半導体層１２が第１の半導体層の一例であり、ｐ型半導体層１４が第２の半導体層の一例であり、ｎ型半導体層１５が第３の半導体層の一例であり、エッチングストッパ層１３が第４の半導体層の一例である。オーミック電極１６が第１の電極の一例であり、オーミック電極１７が第２の電極の一例である。
【００２０】
図３（ａ）は、第１の実施形態のフラットバンド状態でのエネルギバンドを示す図である。ｎ型半導体層１５とｐ型半導体層１２及び１４との間にフラットバンド電圧が印加されている場合、エネルギバンドの曲がりが解消され、エネルギバンドはフラットである。この状態では、ｎ型半導体層１５内において、フェルミレベルＥｆは伝導帯内に位置し、ｐ型半導体層１２及び１４内において、フェルミレベルＥｆは価電子帯内に位置する。すなわち、ｎ型半導体層１５、ｐ型半導体層１４及びｐ型半導体層１２の各々が縮退している。
【００２１】
図３（ｂ）は、第１の実施形態の平衡状態でのエネルギバンドを示す図である。平衡状態では、ｐ型半導体層１２及び１４の価電子帯のエネルギがフェルミレベルＥｆより若干高く、ｎ型半導体層１５の伝導帯のエネルギがフェルミレベルＥｆより若干低い。従って、平衡状態では、電流が流れない。
【００２２】
図３（ｃ）は、第１の実施形態の順方向バイアスが印加された状態でのエネルギバンドを示す図である。順方向バイアスが印加されると、ｐ型半導体層１２及び１４のエネルギが低くなる。しかし、順方向バイアスがある閾値に達するまではｐ型半導体層１２及び１４とｎ型半導体層１５との間で電子及び正孔が移動できないため、電流が流れない。
【００２３】
図３（ｄ）は、第１の実施形態の逆方向バイアスが印加された状態でのエネルギバンドを示す図である。逆方向バイアスが印加されると、トンネル効果により、ｐ型半導体層１２及び１４の価電子帯からｎ型半導体層１５の伝導帯に電子がトンネルして電流が流れる。
【００２４】
従って、第１の実施形態によれば、図２（ｂ）に示す電圧−電流特性が得られる。つまり、ｎ型半導体層１５及びｐ型半導体層１４がバックワードダイオードに含まれる。オーミック電極１６がアノード電極として機能し、オーミック電極１７がカソード電極として機能する。また、ｐ型半導体層１２がｐ型半導体層１４よりもオーミック電極１６との接触抵抗が低い材料から形成されており、ｐ型半導体層１２がオーミック接触を確保する機能を担うため、ｐ型半導体層１４には従来技術や参考例ほどの厚さは必要とされない。従って、ｐ型半導体層１４のメサエッチングが不安定だとしても、その影響は極めて小さい。
【００２５】
（第２の実施形態）
次に、第２の実施形態について説明する。図４は、第２の実施形態に係る化合物半導体装置（バックワードダイオード）を示す図である。図４（ａ）は、化合物半導体装置の構造を示す断面図であり、図４（ｂ）は、平衡状態でのエネルギバンドを示す図である。
【００２６】
第２の実施形態では、図４に示すように、基板２１上にバッファ層２８が形成され、バッファ層２８上にｐ型半導体層２２が形成されている。ｐ型半導体層２２の一部上にエッチングストッパ層２３が形成され、エッチングストッパ層２３上にｐ型半導体層２４が形成されている。ｐ型半導体層２４上にｎ型半導体層２５が形成され、ｎ型半導体層２５上にｎ型半導体層２９が形成され、ｎ型半導体層２９上にオーミック電極２７が形成されている。ｐ型半導体層２２の他の一部上にオーミック電極２６が形成されている。少なくともｎ型半導体層２５及びｐ型半導体層２４にメサ構造が形成されている。
【００２７】
基板２１は、例えば半絶縁性ＩｎＰ基板である。バッファ層２８は、例えば意図的な不純物のドーピングが行われていないＩｎ0.52Ａｌ0.48Ａｓ層（ｉ−ＩｎＡｌＡｓ層）である。バッファ層２８の厚さは、例えば３００ｎｍ程度である。
【００２８】
ｐ型半導体層２２は、例えばｐ型のＧａＡｓ0.51Ｓｂ0.49層（ｐ+−ＧａＡｓＳｂ層）である。ｐ型半導体層２２の厚さは、例えば２００ｎｍ程度である。ｐ型半導体層２２には、ｐ型不純物として、例えば亜鉛（Ｚｎ）が２×１０19ｃｍ-3程度ドーピングされている。エッチングストッパ層２３は、例えば意図的な不純物のドーピングが行われていないＩｎＰ層（ｉ−ＩｎＰ層）である。エッチングストッパ層２３の厚さは、ｐ型半導体層２２とｐ型半導体層２４との間を電子がトンネル可能な厚さであり、例えば５ｎｍ程度である。ｐ型半導体層２４は、例えばｐ型のＧａＡｓ0.51Ｓｂ0.49層（ｐ+−ＧａＡｓＳｂ層）である。ｐ型半導体層２４の厚さは、例えば５０ｎｍ程度である。ｐ型半導体層２４には、ｐ型不純物として、例えば亜鉛（Ｚｎ）が１×１０19ｃｍ-3程度ドーピングされている。ｐ型半導体層２４及びｐ型半導体層２２の各々が縮退している。
【００２９】
ｎ型半導体層２５は、例えばｎ型のＩｎ0.53Ｇａ0.47Ａｓ層（ｎ+−ＩｎＧａＡｓ層）である。ｎ型半導体層２５の厚さは、例えば５０ｎｍ程度である。ｎ型半導体層２５には、ｎ型不純物として、例えばシリコン（Ｓｉ）が１×１０18ｃｍ-3程度ドーピングされている。ｎ型半導体層２９は、例えばｎ型のＩｎ0.53Ｇａ0.47Ａｓ層（ｎ+−ＩｎＧａＡｓ層）である。ｎ型半導体層２９の厚さは、例えば２００ｎｍ程度である。ｎ型半導体層２９には、ｎ型不純物として、例えばシリコン（Ｓｉ）が２×１０19ｃｍ-3程度ドーピングされている。ｎ型半導体層２９及びｎ型半導体層２５の各々が縮退している。
【００３０】
オーミック電極２６及び２７には、チタン（Ｔｉ）膜、その上の白金（Ｐｔ）膜及びその上の金（Ａｕ）膜が含まれている。Ｔｉ膜、Ｐｔ膜、Ａｕ膜の厚さは、例えば、それぞれ１０ｎｍ程度、３０ｎｍ程度、３００ｎｍ程度である。
【００３１】
ｐ型半導体層２２が第１の半導体層の一例であり、ｐ型半導体層２４が第２の半導体層の一例であり、ｎ型半導体層２５が第３の半導体層の一例であり、エッチングストッパ層２３が第４の半導体層の一例である。オーミック電極２６が第１の電極の一例であり、オーミック電極２７が第２の電極の一例である。
【００３２】
第２の実施形態では、ｎ型半導体層２５及びｐ型半導体層２４がバックワードダイオードに含まれる。つまり、平衡状態では電流が流れず、順方向バイアスが印加されても、順方向バイアスがある閾値に達するまでは電流が流れず、逆方向バイアスが印加されると、トンネル効果により電流が流れる。
【００３３】
また、ｐ型半導体層２２にｐ型半導体層２４よりも多量に不純物がドーピングされているため、図４（ｂ）に示すように、ｐ型半導体層２２のオーミック電極２６側端の価電子帯の変化が急峻である。従って、トンネルが生じやすく、オーミック電極２６のｐ型半導体層２２との間の接触抵抗は低い。更に、ｐ型半導体層２２がオーミック接触を確保する機能を担うため、ｐ型半導体層２４には従来技術や参考例ほどの厚さは必要とされない。従って、ｐ型半導体層２４のメサエッチングが不安定だとしても、その影響は極めて小さい。
【００３４】
次に、第２の実施形態に係る化合物半導体装置（バックワードダイオード）の製造方法について説明する。図５Ａ乃至図５Ｂは、第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【００３５】
先ず、図５Ａ（ａ）に示すように、基板２１上に、バッファ層２８、ｐ型半導体層２２、エッチングストッパ層２３、ｐ型半導体層２４、ｎ型半導体層２５、及びｎ型半導体層２９を形成する。バッファ層２８、ｐ型半導体層２２、エッチングストッパ層２３、ｐ型半導体層２４、ｎ型半導体層２５、及びｎ型半導体層２９は、例えば、有機金属化学気相成長（ＭＯＣＶＤ：metal-organic chemical vapor deposition）法により形成することができる。
【００３６】
次いで、図５Ａ（ｂ）に示すように、ｎ型半導体層２９上に、バックワードダイオードを形成する予定の領域を覆うマスク９１を形成する。マスク９１は、例えばフォトリソグラフィ技術により形成することができる。その後、マスク９１をエッチングマスクとして用いて、ｎ型半導体層２９、ｎ型半導体層２５、及びｐ型半導体層２４をエッチングする。このエッチングでは、例えばリン酸及び過酸化水素水の混合液を用いたウェットエッチングを行う。このエッチングはエッチングストッパ層２３で停止する。
【００３７】
その後、図５Ａ（ｃ）に示すように、マスク９１をエッチングマスクとして用いて、エッチングストッパ層２３をエッチングする。このエッチングでは、例えば塩酸を用いたウェットエッチングを行う。このエッチングはｐ型半導体層２２で停止する。
【００３８】
続いて、図５Ｂ（ｄ）に示すように、マスク９１を除去し、ｐ型半導体層２２上に、素子分離溝を形成する予定の領域を露出するマスク９２を形成する。マスク９２は、エッチングストッパ層２３、ｐ型半導体層２４、ｎ型半導体層２５、及びｎ型半導体層２９の積層体を覆うように形成する。マスク９２は、例えばフォトリソグラフィ技術により形成することができる。次いで、マスク９２をエッチングマスクとして用いて、ｐ型半導体層２２をエッチングする。このエッチングでは、例えばリン酸及び過酸化水素水の混合液を用いたウェットエッチングを行う。このエッチングはバッファ層２８で停止する。ｐ型半導体層２２のウェットエッチングが不安定であったとしても、バックワードダイオードの特性への影響は無視し得る程度である。
【００３９】
その後、図５Ｂ（ｅ）に示すように、マスク９２を除去する。続いて、図５Ｂ（ｆ）に示すように、ｐ型半導体層２２の一部上にオーミック電極２６を形成し、ｎ型半導体層２９上にオーミック電極２７を形成する。オーミック電極２６及び２７は、例えばリフトオフ法により形成することができる。オーミック電極２６及び２７をリフトオフ法により形成する場合、これらを形成する予定の領域を露出するマスクを形成し、このマスクを成膜マスクとして用いて、Ｔｉ膜、Ｐｔ膜、及びＡｕ膜を蒸着法により形成する。そして、マスクをその上のＴｉ膜、Ｐｔ膜、及びＡｕ膜と共に除去する。
【００４０】
そして、必要に応じてパッシベーション膜等を形成して、化合物半導体装置（バックワードダイオード）を完成させる。
【００４１】
この製造方法では、ｐ型半導体層２４が薄いため、そのエッチングに要する時間が短く、ｐ型半導体層２４のメサエッチングが不安定だとしても、その影響は極めて小さい。また、比較的厚いｐ型半導体層２２のウェットエッチングが不安定であったとしても、バックワードダイオードの特性への影響は無視し得る程度である。更に、ｐ型半導体層２２のウェットエッチング時にｐ型半導体層２４はエッチングされない。ｐ型半導体層２４はマスク９２によって保護されているからである。
【００４２】
（第３の実施形態）
次に、第３の実施形態について説明する。図６は、第３の実施形態に係る化合物半導体装置（バックワードダイオード）を示す図である。図６（ａ）は、化合物半導体装置の構造を示す断面図であり、図６（ｂ）は、平衡状態でのエネルギバンドを示す図である。
【００４３】
第３の実施形態では、図６に示すように、第２の実施形態におけるｐ型半導体層２２に代えてｐ型半導体層３２が形成され、第２の実施形態におけるｐ型半導体層２４に代えてｐ型半導体層３４が形成されている。少なくともｎ型半導体層２５及びｐ型半導体層３４にメサ構造が形成されている。ｐ型半導体層３２は、例えばｐ型のＧａＡｓ0.45Ｓｂ0.55層（ｐ+−ＧａＡｓＳｂ層）である。ｐ型半導体層３２の厚さは、例えば５０ｎｍ程度である。ｐ型半導体層３２には、ｐ型不純物として、例えば亜鉛（Ｚｎ）が５×１０18ｃｍ-3程度ドーピングされている。ｐ型半導体層３４は、例えばｐ型のＧａＡｓ0.51Ｓｂ0.49層（ｐ+−ＧａＡｓＳｂ層）である。ｐ型半導体層３４の厚さは、例えば５０ｎｍ程度である。ｐ型半導体層３４には、ｐ型不純物として、例えば亜鉛（Ｚｎ）が５×１０18ｃｍ-3程度ドーピングされている。ｐ型半導体層３４及びｐ型半導体層３２の各々が縮退している。ｐ型半導体層３２とｐ型半導体層３４とを比較すると、ｐ型半導体層３２においてＡｓの割合が低く、Ｓｂの割合が高いため、ｐ型半導体層３２の禁制帯幅がｐ型半導体層３４の禁制帯幅より小さい。ｐ型半導体層３２が第１の半導体層の一例であり、ｐ型半導体層３４が第２の半導体層の一例である。他の構成は第２の実施形態と同様である。
【００４４】
第３の実施形態では、ｎ型半導体層２５及びｐ型半導体層３４がバックワードダイオードに含まれる。つまり、平衡状態では電流が流れず、順方向バイアスが印加されても、順方向バイアスがある閾値に達するまでは電流が流れず、逆方向バイアスが印加されると、トンネル効果により電流が流れる。
【００４５】
また、ｐ型半導体層３２の禁制帯幅がｐ型半導体層３４の禁制帯幅より小さいため、図６（ｂ）に示すように、ｐ型半導体層３２のオーミック電極２６側端の価電子帯でフェルミレベルよりも低い部分は僅かである。従って、トンネルが生じやすく、オーミック電極２６のｐ型半導体層３２との間の接触抵抗は低い。禁制帯幅が小さい材料は、禁制帯幅が大きい材料より金属に対する仕事関数が小さく、第３の実施形態では、ｐ型半導体層３２のショットキー障壁が低いからである。更に、ｐ型半導体層３２がオーミック接触を確保する機能を担うため、ｐ型半導体層３４には従来技術や参考例ほどの厚さは必要とされない。従って、ｐ型半導体層３４のメサエッチングが不安定だとしても、その影響は極めて小さい。
【００４６】
次に、第３の実施形態に係る化合物半導体装置（バックワードダイオード）の製造方法について説明する。図７Ａ乃至図７Ｂは、第３の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【００４７】
先ず、図７Ａ（ａ）に示すように、基板２１上に、バッファ層２８、ｐ型半導体層３２、エッチングストッパ層２３、ｐ型半導体層３４、ｎ型半導体層２５、及びｎ型半導体層２９を形成する。バッファ層２８、ｐ型半導体層３２、エッチングストッパ層２３、ｐ型半導体層３４、ｎ型半導体層２５、及びｎ型半導体層２９は、例えば、ＭＯＣＶＤ法により形成することができる。
【００４８】
次いで、図７Ａ（ｂ）に示すように、第２の実施形態と同様に、ｎ型半導体層２９上にマスク９１を形成する。その後、マスク９１をエッチングマスクとして用いて、ｎ型半導体層２９、ｎ型半導体層２５、及びｐ型半導体層３４をエッチングする。このエッチングでは、例えばリン酸及び過酸化水素水の混合液を用いたウェットエッチングを行う。このエッチングはエッチングストッパ層２３で停止する。
【００４９】
その後、図７Ａ（ｃ）に示すように、マスク９１をエッチングマスクとして用いて、エッチングストッパ層２３をエッチングする。このエッチングでは、例えば塩酸を用いたウェットエッチングを行う。このエッチングはｐ型半導体層３２で停止する。
【００５０】
続いて、図７Ｂ（ｄ）に示すように、第２の実施形態と同様に、マスク９１を除去し、ｐ型半導体層３２上にマスク９２を形成する。次いで、マスク９２をエッチングマスクとして用いて、ｐ型半導体層３２をエッチングする。このエッチングでは、例えばリン酸及び過酸化水素水の混合液を用いたウェットエッチングを行う。このエッチングはバッファ層２８で停止する。
【００５１】
その後、図７Ｂ（ｅ）に示すように、マスク９２を除去する。続いて、図７Ｂ（ｆ）に示すように、ｐ型半導体層３２の一部上にオーミック電極２６を形成し、ｎ型半導体層２９上にオーミック電極２７を形成する。オーミック電極２６及び２７は、例えばリフトオフ法により形成することができる。
【００５２】
そして、必要に応じてパッシベーション膜等を形成して、化合物半導体装置（バックワードダイオード）を完成させる。
【００５３】
この製造方法では、ｐ型半導体層３４が薄いため、そのエッチングに要する時間が短く、ｐ型半導体層３４のメサエッチングが不安定だとしても、その影響は極めて小さい。また、比較的厚いｐ型半導体層３２のウェットエッチングが不安定であったとしても、バックワードダイオードの特性への影響は無視し得る程度である。更に、ｐ型半導体層３２のウェットエッチング時にｐ型半導体層３４はエッチングされない。ｐ型半導体層３４はマスク９２によって保護されているからである。
【００５４】
（第４の実施形態）
次に、第４の実施形態について説明する。図８は、第４の実施形態に係る化合物半導体装置（バックワードダイオード）を示す図である。図８（ａ）は、化合物半導体装置の構造を示す断面図であり、図８（ｂ）は、平衡状態でのエネルギバンドを示す図である。
【００５５】
第４の実施形態では、図８に示すように、第２の実施形態におけるｐ型半導体層２２に代えてｐ型半導体層４２が形成され、第２の実施形態におけるｐ型半導体層２４に代えてｐ型半導体層４４が形成されている。少なくともｎ型半導体層２５及びｐ型半導体層４４にメサ構造が形成されている。ｐ型半導体層４２は、例えばｐ型のＧａＡｓ0.45Ｓｂ0.55層（ｐ+−ＧａＡｓＳｂ層）である。ｐ型半導体層４２の厚さは、例えば５０ｎｍ程度である。ｐ型半導体層４２には、ｐ型不純物として、例えば亜鉛（Ｚｎ）が２×１０19ｃｍ-3程度ドーピングされている。ｐ型半導体層４４は、例えばｐ型のＧａＡｓ0.51Ｓｂ0.49層（ｐ+−ＧａＡｓＳｂ層）である。ｐ型半導体層４４の厚さは、例えば５０ｎｍ程度である。ｐ型半導体層４４には、ｐ型不純物として、例えば亜鉛（Ｚｎ）が５×１０18ｃｍ-3程度ドーピングされている。ｐ型半導体層４４及びｐ型半導体層４２の各々が縮退している。ｐ型半導体層４２とｐ型半導体層４４とを比較すると、ｐ型半導体層４２においてＡｓの割合が低く、Ｓｂの割合が高いため、ｐ型半導体層４２の禁制帯幅がｐ型半導体層４４の禁制帯幅より小さい。ｐ型半導体層４２が第１の半導体層の一例であり、ｐ型半導体層４４が第２の半導体層の一例である。他の構成は第２の実施形態と同様である。
【００５６】
第４の実施形態では、ｎ型半導体層２５及びｐ型半導体層４４がバックワードダイオードに含まれる。つまり、平衡状態では電流が流れず、順方向バイアスが印加されても、順方向バイアスがある閾値に達するまでは電流が流れず、逆方向バイアスが印加されると、トンネル効果により電流が流れる。
【００５７】
また、ｐ型半導体層４２にｐ型半導体層４４よりも多量に不純物がドーピングされており、ｐ型半導体層４２の禁制帯幅がｐ型半導体層４４の禁制帯幅より小さい。このため、図８（ｂ）に示すように、ｐ型半導体層４２のオーミック電極２６側端の価電子帯の変化が急峻であり、かつ、ｐ型半導体層４２のオーミック電極２６側端の価電子帯でフェルミレベルよりも低い部分は僅かである。従って、第２の実施形態の効果及び第３の実施形態の効果の双方が得られる。つまり、トンネルがより一層生じやすく、オーミック電極２６のｐ型半導体層４２との間の接触抵抗がより一層低い。更に、ｐ型半導体層４２がオーミック接触を確保する機能を担うため、ｐ型半導体層４４には従来技術や参考例ほどの厚さは必要とされない。従って、ｐ型半導体層４４のメサエッチングが不安定だとしても、その影響は極めて小さい。
【００５８】
第４の実施形態に係る化合物半導体装置（バックワードダイオード）は、第２の実施形態、第３の実施形態と同様の製造方法と同様の方法で製造することができる。
【００５９】
（第５の実施形態）
次に、第５の実施形態について説明する。図９は、第５の実施形態に係る化合物半導体装置（バックワードダイオード）を示す図である。図９（ａ）は、化合物半導体装置の構造を示す断面図であり、図９（ｂ）は、平衡状態でのエネルギバンドを示す図である。
【００６０】
第５の実施形態では、図９に示すように、オーミック電極２６がｐ型半導体層２２の一部上に形成され、エッチングストッパ層２３がｐ型半導体層２２の表面の残部を覆うようにして形成されている。他の構成は第２の実施形態と同様である。
【００６１】
第５の実施形態によっても第２の実施形態と同様の効果が得られる。更に、第５の実施形態では、ｐ型半導体層２２がエッチングストッパ層２３により保護される。
【００６２】
次に、第５の実施形態に係る化合物半導体装置（バックワードダイオード）の製造方法について説明する。図１０は、第５の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【００６３】
先ず、図１０（ａ）に示すように、第２の実施形態と同様に、マスク９１をエッチングマスクとして用いた、ｎ型半導体層２９、ｎ型半導体層２５、及びｐ型半導体層２４のエッチングまでの処理を行う。
【００６４】
次いで、図１０（ｂ）に示すように、マスク９１をエッチングマスクとして用いたエッチングストッパ層２３のエッチングを行うことなく、マスク９１を除去する。その後、オーミック電極２６を形成する予定の領域を露出するマスク９３をエッチングストッパ層２３上に形成する。マスク９３は、ｐ型半導体層２４、ｎ型半導体層２５、及びｎ型半導体層２９の積層体を覆うように形成する。マスク９３は、例えばフォトリソグラフィ技術により形成することができる。その後、マスク９３をエッチングマスクとして用いて、エッチングストッパ層２３のエッチングを行って、ｐ型半導体層２２の一部を露出するエッチングストッパ層２３に開口部２３ａを形成する。
【００６５】
続いて、図１０（ｃ）に示すように、マスク９３を除去する。次いで、開口部２３ａ内にオーミック電極２６を形成し、ｎ型半導体層２９上にオーミック電極２７を形成する。オーミック電極２６及び２７は、第２の実施形態と同様に、例えばリフトオフ法により形成することができる。
【００６６】
そして、必要に応じてパッシベーション膜等を形成して、化合物半導体装置（バックワードダイオード）を完成させる。
【００６７】
（第６の実施形態）
次に、第６の実施形態について説明する。図１１は、第６の実施形態に係る化合物半導体装置（バックワードダイオード）を示す図である。図１１（ａ）は、化合物半導体装置の構造を示す断面図であり、図１１（ｂ）は、平衡状態でのエネルギバンドを示す図である。
【００６８】
第６の実施形態では、図１１に示すように、ｐ型半導体層２４、ｎ型半導体層２５及びｎ型半導体層２９の輪郭がエッチングストッパ層２３の輪郭の内側に位置している。つまり、ｐ型半導体層２４、ｎ型半導体層２５及びｎ型半導体層２９は、平面視で、エッチングストッパ層２３の内側に位置している。ｎ型半導体層２５とｎ型半導体層２９との間にエッチングストッパ層６１が形成されている。エッチングストッパ層６１は、例えば意図的な不純物のドーピングが行われていないＩｎＰ層（ｉ−ＩｎＰ層）である。エッチングストッパ層６１の厚さは、ｎ型半導体層２５とｎ型半導体層２９との間を電子がトンネル可能な厚さであり、例えば５ｎｍ程度である。エッチングストッパ層６１の輪郭はエッチングストッパ層２３の輪郭と実質的に一致している。つまり、エッチングストッパ層６１は、平面視で、エッチングストッパ層２３と実質的に重なり合っている。
【００６９】
オーミック電極２６はｐ型半導体層２２の一部上に、エッチングストッパ層２３を取り囲むようにして形成されている。オーミック電極２７はエッチングストッパ層６１上にｎ型半導体層２９を覆うようにして形成されている。他の構成は第２の実施形態と同様である。
【００７０】
第６の実施形態によっても第２の実施形態と同様の効果を得ることができる。また、詳細は後述するが、オーミック電極２６をオーミック電極２７に対して自己整合的に形成することができる。このため、オーミック電極２６をバックワードダイオードにより近い位置に形成することができ、オーミック電極２６とバックワードダイオードとの間の抵抗をより低減することができる。
【００７１】
次に、第６の実施形態に係る化合物半導体装置（バックワードダイオード）の製造方法について説明する。図１２Ａ乃至図１２Ｃは、第６の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【００７２】
先ず、図１２Ａ（ａ）に示すように、基板２１上に、バッファ層２８、ｐ型半導体層２２、エッチングストッパ層２３、ｐ型半導体層２４、ｎ型半導体層２５、エッチングストッパ層６１、及びｎ型半導体層２９を形成する。こえらは、例えば、ＭＯＣＶＤ法により形成することができる。
【００７３】
次いで、図１２Ａ（ｂ）に示すように、ｎ型半導体層２９上に、ｎ型半導体層２９の残存させる部分を覆うマスク９４を形成する。マスク９４は、例えばフォトリソグラフィ技術により形成することができる。その後、マスク９４をエッチングマスクとして用いて、ｎ型半導体層２９をエッチングする。このエッチングでは、例えばリン酸及び過酸化水素水の混合液を用いたウェットエッチングを行う。このエッチングはエッチングストッパ層６１で停止する。
【００７４】
続いて、図１２Ａ（ｃ）に示すように、マスク９４を除去し、エッチングストッパ層６１上に、エッチングストッパ層６１の残存させる部分を覆うマスク９５を形成する。マスク９５は、例えばフォトリソグラフィ技術により形成することができる。次いで、マスク９５をエッチングマスクとして用いて、エッチングストッパ層６１をエッチングする。このエッチングでは、例えば塩酸を用いたウェットエッチングを行う。このエッチングはｎ型半導体層２５で停止する。
【００７５】
その後、図１２Ｂ（ｄ）に示すように、マスク９５をエッチングマスクとして用いて、ｎ型半導体層２５及びｐ型半導体層２４をエッチングする。このエッチングでは、例えばリン酸及び過酸化水素水の混合液を用いたウェットエッチングを行う。このエッチングはエッチングストッパ層２３で停止する。また、このエッチングでは、ｎ型半導体層２５及びｐ型半導体層２４の横方向エッチングも行う。この結果、ｎ型半導体層２５及びｐ型半導体層２４の輪郭がエッチングストッパ層６１の輪郭の内側に位置するようになる。つまり、ｐ型半導体層２４及びｎ型半導体層２５が、平面視で、エッチングストッパ層６１の内側に位置するようになる。
【００７６】
続いて、図１２Ｂ（ｅ）に示すように、マスク９５をエッチングマスクとして用いて、エッチングストッパ層２３をエッチングする。このエッチングでは、例えばアルゴン（Ａｒ）を用いたドライエッチングを行う。このエッチングはｐ型半導体層２２で停止する。エッチングストッパ層２３のドライエッチングに、エッチングストッパ層６１のエッチングに用いたマスク９５を用いるため、エッチングストッパ層２３の輪郭はエッチングストッパ層６１の輪郭と実質的に一致する。つまり、エッチングストッパ層２３は、平面視で、エッチングストッパ層６１と実質的に重なり合う。
【００７７】
次いで、図１２Ｂ（ｆ）に示すように、マスク９５を除去する。その後、オーミック電極２６を形成する予定の領域及びオーミック電極２７を形成する予定の領域を露出し、他の領域を覆うマスク９６をｐ型半導体層２２上に形成する。
【００７８】
その後、図１２Ｃ（ｇ）に示すように、導電膜６２を、マスク９６、ｐ型半導体層２２、エッチングストッパ層６１、及びｎ型半導体層２９上に形成する。導電膜６２としては、例えば、Ｔｉ膜、Ｐｔ膜、及びＡｕ膜を蒸着法により形成する。Ｔｉ膜、Ｐｔ膜、Ａｕ膜の厚さは、例えば、それぞれ１０ｎｍ程度、３０ｎｍ程度、５０ｎｍ程度である。
【００７９】
続いて、図１２Ｃ（ｈ）に示すように、マスク９６をその上の導電膜６２と共に除去する。導電膜６２の残部のうちｐ型半導体層２２上の部分がオーミック電極２６となり、エッチングストッパ層６１上の部分がオーミック電極２７となる。
【００８０】
そして、必要に応じてパッシベーション膜等を形成して、化合物半導体装置（バックワードダイオード）を完成させる。
【００８１】
この製造方法では、オーミック電極２６をオーミック電極２７に対して自己整合的に形成することができる。このため、平面視でのバックワードダイオードとオーミック電極２６との間隔を１μｍ未満にすることが可能である。一方、オーミック電極２６用の開口部とは別にオーミック電極２７用の開口部を形成する場合、解像度等の影響で、オーミック電極２６とバックワードダイオードとの間には、少なくとも１μｍ〜２μｍ程度の間隔を設けることが好ましい。
【００８２】
（第７の実施形態）
次に、第７の実施形態について説明する。図１３は、第７の実施形態に係る化合物半導体装置（バックワードダイオード）を示す図である。図１３（ａ）は、化合物半導体装置の構造を示す断面図であり、図１３（ｂ）は、電極の位置関係を示すレイアウト図を示す。
【００８３】
第７の実施形態では、図１３に示すように、平面視で、オーミック電極２６がオーミック電極２７を取り囲むようにして形成されている。他の構成は第２の実施形態と同様である。
【００８４】
第７の実施形態によっても第２の実施形態と同様の効果が得られる。第３〜第５の実施形態でも、第７の実施形態と同様のレイアウトを採用することができる。
【００８５】
（第８の実施形態）
次に、第８の実施形態について説明する。図１４は、第８の実施形態に係る化合物半導体装置を示す図である。
【００８６】
図１４に示すように、第８の実施形態では、基板７１上に検波器２０１、ローノイズアンプ（ＬＮＡ：low noise amplifier）２０２、及びインダクタ２０３が集積されている。検波器２０１、ＬＮＡ２０２、及びインダクタ２０３がモノリシックマイクロ波集積回路（ＭＭＩＣ：monolithic microwave integrated circuit）２０４に含まれている。基板７１は、例えば半絶縁性のＩｎＰ基板である。ＬＮＡ２０２は、例えば高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）である。
【００８７】
基板７１上にバッファ層７８が形成され、バッファ層７８上にチャネル層８１が形成され、チャネル層８１上にキャリア供給層８２が形成され、キャリア供給層８２上にエッチングストッパ層８３が形成されている。エッチングストッパ層８３上にキャップ層８９が形成されている。
【００８８】
基板７１は、例えば半絶縁性ＩｎＰ基板である。バッファ層７８は、例えば意図的な不純物のドーピングが行われていないＩｎＡｌＡｓ層（ｉ−ＩｎＡｌＡｓ層）である。チャネル層８１は、例えば意図的な不純物のドーピングが行われていないＩｎＧａＡｓ層（ｉ−ＩｎＧａＡｓ層）である。キャリア供給層８２は、例えばｎ型のＩｎＡｌＡｓ層（ｎ−ＩｎＡｌＡｓ層）である。エッチングストッパ層８３は、例えば意図的な不純物のドーピングが行われていないＩｎＰ層（ｉ−ＩｎＰ層）である。キャップ層８９は、例えばｎ型のＩｎＧａＡｓ層（ｎ−ＩｎＧａＡｓ層）である。そして、チャネル層８１、キャリア供給層８２、エッチングストッパ層８３、及びキャップ層８９に素子分離溝８０が形成されており、素子分離溝８０により検波器２０１及びＬＮＡ２０２が素子分離されている。
【００８９】
ＬＮＡ２０２では、キャップ層８９にリセス８９ａが形成されており、リセス８９ａ内においてエッチングストッパ層８３上にゲート電極８４ｇが形成されている。また、平面視でゲート電極８４ｇを挟むようにして、キャップ層８９上にソース電極８４ｓ及びドレイン電極８４ｄが形成されている。
【００９０】
検波器２０１では、キャップ層８９上にエッチングストッパ層９０が形成され、エッチングストッパ層９０上にｐ型半導体層７２が形成されている。ｐ型半導体層７２の一部上にエッチングストッパ層７３が形成され、エッチングストッパ層７３上にｐ型半導体層７４が形成されている。ｐ型半導体層７４上にｎ型半導体層７５が形成され、ｎ型半導体層７５上にｎ型半導体層７９が形成され、ｎ型半導体層７９上にオーミック電極７７が形成されている。ｐ型半導体層７２の他の一部上にオーミック電極７６が形成されている。
【００９１】
エッチングストッパ層９０は、例えば意図的な不純物のドーピングが行われていないＩｎＰ層（ｉ−ＩｎＰ層）である。ｐ型半導体層７２は、例えばｐ型のＧａＡｓ0.51Ｓｂ0.49層（ｐ+−ＧａＡｓＳｂ層）である。ｐ型半導体層７２には、ｐ型不純物として、例えば亜鉛（Ｚｎ）が２×１０19ｃｍ-3程度ドーピングされている。エッチングストッパ層７３は、例えば意図的な不純物のドーピングが行われていないＩｎＰ層（ｉ−ＩｎＰ層）である。エッチングストッパ層７３の厚さは、ｐ型半導体層７２とｐ型半導体層７４との間を電子がトンネル可能な厚さである。ｐ型半導体層７４は、例えばｐ型のＧａＡｓ0.51Ｓｂ0.49層（ｐ+−ＧａＡｓＳｂ層）である。ｐ型半導体層７４には、ｐ型不純物として、例えば亜鉛（Ｚｎ）が１×１０19ｃｍ-3程度ドーピングされている。ｐ型半導体層７４及びｐ型半導体層７２の各々が縮退している。
【００９２】
ｎ型半導体層７５は、例えばｎ型のＩｎ0.53Ｇａ0.47Ａｓ層（ｎ+−ＩｎＧａＡｓ層）である。ｎ型半導体層７５には、ｎ型不純物として、例えばシリコン（Ｓｉ）が１×１０18ｃｍ-3程度ドーピングされている。ｎ型半導体層７９は、例えばｎ型のＩｎ0.53Ｇａ0.47Ａｓ層（ｎ+−ＩｎＧａＡｓ層）である。ｎ型半導体層７９には、ｎ型不純物として、例えばシリコン（Ｓｉ）が２×１０19ｃｍ-3程度ドーピングされている。ｎ型半導体層７９及びｎ型半導体層７５の各々が縮退している。オーミック電極７６及び７７には、Ｔｉ膜、その上のＰｔ膜及びその上のＡｕ膜が含まれている。
【００９３】
更に、バッファ層７８上に、素子分離溝８０を埋め込み、検波器２０１及びＬＮＡ２０２を覆う絶縁膜８５が形成されている。絶縁膜８５には、オーミック電極７６、オーミック電極７７、ソース電極８４ｓ、ドレイン電極８４ｄ、及びゲート電極８４ｇの各々まで到達するコンタクトホールが形成されている。そして、各コンタクトホール内に導電プラグが形成されている。また、絶縁膜８５上には、オーミック電極７６に接続された導電プラグ８６とドレイン電極８４ｄに接続された導電プラグ８７とを接続する配線８８が形成されている。
【００９４】
第８の実施形態では、例えば、検波器２０１のオーミック電極７７及びＬＮＡ２０２のソース電極８４ｓが接地され、配線８８にインダクタ２０３の一端が接続される。そして、ＬＮＡ２０２のゲート電極８４ｇに、ミリ波を受信するアンテナ２０５が接続され、インダクタ２０３の他端から検波信号Ｖdetが出力される。検出信号Ｖdetとしては、数百ｍＶの電位差ΔＶが出力される。
【００９５】
検波器２０１では、ｎ型半導体層７５及びｐ型半導体層７４がバックワードダイオードに含まれる。従って、第２の実施形態と同様の動作が行われる。このため、アンテナ２０５により入力したミリ波がＬＮＡ２０２によって振幅の大きい信号に増幅された場合であっても、適切な検波信号Ｖdetを出力することができる。なお、ｐ型半導体層７２が第１の半導体層の一例であり、ｐ型半導体層７４が第２の半導体層の一例であり、ｎ型半導体層７５が第３の半導体層の一例であり、エッチングストッパ層７３が第４の半導体層の一例である。オーミック電極７６が第１の電極の一例であり、オーミック電極７７が第２の電極の一例である。
【００９６】
次に、第８の実施形態に係る化合物半導体装置の製造方法について説明する。図１５Ａ乃至図１５Ｄは、第８の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【００９７】
先ず、図１５Ａ（ａ）に示すように、基板７１上に、バッファ層７８、チャネル層８１、キャリア供給層８２、エッチングストッパ層８３、キャップ層８９、エッチングストッパ層９０、ｐ型半導体層７２、エッチングストッパ層７３、ｐ型半導体層７４、ｎ型半導体層７５、及びｎ型半導体層７９を形成する。これらは、例えば、ＭＯＣＶＤ法により形成することができる。
【００９８】
次いで、図１５Ａ（ｂ）に示すように、ｎ型半導体層７９上に、バックワードダイオードを形成する予定の領域を覆うマスク９１を形成する。マスク９１は、例えばフォトリソグラフィ技術により形成することができる。その後、マスク９１をエッチングマスクとして用いて、ｎ型半導体層７９、ｎ型半導体層７５、及びｐ型半導体層７４をエッチングする。このエッチングでは、例えばリン酸及び過酸化水素水の混合液を用いたウェットエッチングを行う。このエッチングはエッチングストッパ層７３で停止する。
【００９９】
続いて、図１５Ａ（ｃ）に示すように、マスク９１をエッチングマスクとして用いて、エッチングストッパ層７３をエッチングする。このエッチングでは、例えば塩酸を用いたウェットエッチングを行う。このエッチングはｐ型半導体層７２で停止する。
【０１００】
次いで、図１５Ｂ（ｄ）に示すように、マスク９１を除去し、検波器２０１を形成する予定の領域を覆うマスク９７をｐ型半導体層７２上に形成する。マスク９７は、エッチングストッパ層７３、ｐ型半導体層７４、ｎ型半導体層７５、及びｎ型半導体層７９の積層体を覆うように形成する。その後、マスク９７をエッチングマスクとして用いて、ｐ型半導体層７２をエッチングする。ｐ型半導体層７２のエッチングでは、例えばリン酸及び過酸化水素水の混合液を用いたウェットエッチングを行う。このエッチングはエッチングストッパ層９０で停止する。
【０１０１】
続いて、図１５Ｂ（ｅ）に示すように、マスク９７をエッチングマスクとして用いて、エッチングストッパ層９０をエッチングする。エッチングストッパ層９０のエッチングでは、例えば塩酸を用いたウェットエッチングを行う。このエッチングはキャップ層８９で停止する。
【０１０２】
次いで、図１５Ｃ（ｆ）に示すように、マスク９７を除去し、キャップ層８９及びｐ型半導体層７２上に、素子分離溝８０を形成する予定の領域を露出するマスク９２を形成する。マスク９２は、エッチングストッパ層７３、ｐ型半導体層７４、ｎ型半導体層７５、及びｎ型半導体層７９の積層体を覆うように形成する。その後、マスク９２をエッチングマスクとして用いて、キャップ層８９、エッチングストッパ層８３、キャリア供給層８２、及びチャネル層８１をエッチングする。キャップ層８９のエッチングでは、例えばリン酸及び過酸化水素水の混合液を用いたウェットエッチングを行い、エッチングストッパ層８３のエッチングでは、例えば塩酸を用いたウェットエッチングを行う。キャリア供給層８２及びチャネル層８１のエッチングでは、例えばリン酸及び過酸化水素水の混合液を用いたウェットエッチングを行う。このエッチングはバッファ層７８で停止する。
【０１０３】
続いて、図１５Ｃ（ｇ）に示すように、検波器２０１に関し、ｐ型半導体層７２の一部上にオーミック電極７６を形成し、ｎ型半導体層７９上にオーミック電極７７を形成する。また、ＬＮＡ２０２に関し、キャップ層８９の一部上にソース電極８４ｓを形成し、他の一部上にドレイン電極８４ｄを形成する。オーミック電極７６、オーミック電極７７、ソース電極８４ｓ、及びドレイン電極８４ｄは、例えばリフトオフ法により形成することができる。これらは一括して形成してもよく、個別に形成してもよい。
【０１０４】
次いで、図１５Ｃ（ｈ）に示すように、ソース電極８４ｓ及びドレイン電極８４ｄの間に露出しているキャップ層８９にリセス８９ａを形成する。リセス８９ａの形成では、フォトリソグラフィ技術により、リセス８９ａを形成する予定の領域を露出するマスクを形成し、このマスクをエッチングマスクとして用いてキャップ層８９のウェットエッチングを行う。このエッチングでは、例えばリン酸及び過酸化水素水の混合液を用いたウェットエッチングを行う。このエッチングはエッチングストッパ層８３で停止する。ウェットエッチング後にマスクを除去する。
【０１０５】
その後、図１５Ｄ（ｉ）に示すように、リセス８９ａ内においてエッチングストッパ層８３上にゲート電極８４ｇを形成する。ゲート電極８４ｇは、例えばリフトオフ法により形成することができる。
【０１０６】
続いて、図１５Ｄ（ｊ）に示すように、検波器２０１及びＬＮＡ２０２を覆う絶縁膜８５を形成する。絶縁膜８５の材料としては、例えばベンゾシクロブテン（ＢＣＢ）又はポリイミド等を用いる。次いで、絶縁膜８５に、オーミック電極７６、オーミック電極７７、ソース電極８４ｓ、ドレイン電極８４ｄ、及びゲート電極８４ｇの各々まで到達するコンタクトホールを形成し、各コンタクトホール内に導電プラグを形成する。その後、オーミック電極７６に接続された導電プラグ８６とドレイン電極８４ｄに接続された導電プラグ８７とを接続する配線８８を絶縁膜８５上に形成する。
【０１０７】
インダクタ２０３は、配線８８と並行に形成することができる。また、絶縁膜８５の形成前までにインダクタ２０３を形成してもよい。
【０１０８】
そして、必要に応じて他の配線等を形成して、化合物半導体装置を完成させる。
【０１０９】
第８の実施形態は第２の実施形態の応用例であるが、第１、第３〜第７の実施形態を同様のＭＭＩＣに適用することもできる。
【０１１０】
なお、バックワードダイオードを構成するｐ型半導体層及びｎ型半導体層の間に障壁層が設けられていてもよい。障壁層は、例えば意図的な不純物のドーピングが行われていないＩｎＰ層（ｉ−ＩｎＰ層）である。また、ダイオードを構成するｐ型半導体層及びｎ型半導体層の各不純物濃度を低くして縮退しないようにしてもよい。この場合、ダイオードはバックワードダイオードではなくｐｎ接合ダイオードとして機能する。
【０１１１】
以下、本発明の諸態様を付記としてまとめて記載する。
【０１１２】
（付記１）
基板と、
前記基板の上方に形成され、アンチモンを含有するｐ型の第１の半導体層と、
前記第１の半導体層の上方に形成され、アンチモンを含有するｐ型の第２の半導体層と、
前記第２の半導体層の上方に形成されたｎ型の第３の半導体層と、
前記第１の半導体層と前記第２の半導体層との間に形成され、リンを含有し、前記第１の半導体層と前記第２の半導体層との間の電子のトンネルが可能な厚さの第４の半導体層と、
前記第１の半導体層にオーミック接続された第１の電極と、
前記第３の半導体層にオーミック接続された第２の電極と、
を有し、
前記第１の半導体層は、前記第２の半導体層よりも前記第１の電極との接触抵抗が低い材料から形成されていることを特徴とする化合物半導体装置。
【０１１３】
（付記２）
少なくとも前記第３の半導体層及び前記第２の半導体層にメサ構造が形成されていることを特徴とする付記１に記載の化合物半導体装置。
【０１１４】
（付記３）
前記第１の半導体層の不純物濃度が前記第２の半導体層の不純物濃度よりも高いことを特徴とする付記１又は２に記載の化合物半導体装置。
【０１１５】
（付記４）
前記第１の半導体層の禁制帯幅が前記第２の半導体層の禁制帯幅よりも小さいことを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。
【０１１６】
（付記５）
前記第１の半導体層及び前記第２の半導体層が縮退していることを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置。
【０１１７】
（付記６）
前記第３の半導体層が縮退していることを特徴とする付記１乃至５のいずれか１項に記載の化合物半導体装置。
【０１１８】
（付記７）
前記基板の上方に形成された高電子移動度トランジスタを有することを特徴とする付記１乃至６のいずれか１項に記載の化合物半導体装置。
【０１１９】
（付記８）
前記第１の半導体層及び前記第２の半導体層がＧａＡｓＳｂ層であることを特徴とする付記１乃至７のいずれか１項に記載の化合物半導体装置。
【０１２０】
（付記９）
前記第４の半導体層がＩｎＰ層であることを特徴とする付記１乃至８のいずれか１項に記載の化合物半導体装置。
【０１２１】
（付記１０）
基板の上方に、アンチモンを含有するｐ型の第１の半導体層を形成する工程と、
前記第１の半導体層の上方に、リンを含有する第４の半導体層を形成する工程と、
前記第４の半導体層の上方に、アンチモンを含有するｐ型の第２の半導体層を形成する工程と、
前記第２の半導体層の上方にｎ型の第３の半導体層を形成する工程と、
前記第３の半導体層及び前記第２の半導体層を前記第４の半導体層が露出するまでエッチングする工程と、
前記第４の半導体層を前記第１の半導体層が露出するまでエッチングする工程と、
前記第１の半導体層にオーミック接続される第１の電極を形成する工程と、
前記第３の半導体層にオーミック接続される第２の電極を形成する工程と、
を有し、
前記第１の半導体層は、前記第２の半導体層よりも前記第１の電極との接触抵抗が低い材料から形成し、
前記第４の半導体層は前記第１の半導体層と前記第２の半導体層との間を電子のトンネルが可能な厚さに形成することを特徴とする化合物半導体装置の製造方法。
【０１２２】
（付記１１）
前記第１の半導体層の不純物濃度が前記第２の半導体層の不純物濃度よりも高いことを特徴とする付記１０に記載の化合物半導体装置の製造方法。
【０１２３】
（付記１２）
前記第１の半導体層の禁制帯幅が前記第２の半導体層の禁制帯幅よりも小さいことを特徴とする付記１０又は１１に記載の化合物半導体装置の製造方法。
【０１２４】
（付記１３）
前記第１の半導体層及び前記第２の半導体層が縮退していることを特徴とする付記１０乃至１２のいずれか１項に記載の化合物半導体装置の製造方法。
【０１２５】
（付記１４）
前記第３の半導体層が縮退していることを特徴とする付記１０乃至１３のいずれか１項に記載の化合物半導体装置の製造方法。
【０１２６】
（付記１５）
前記基板の上方に高電子移動度トランジスタを形成する工程を有することを特徴とする付記１０乃至１４のいずれか１項に記載の化合物半導体装置の製造方法。
【０１２７】
（付記１６）
前記第１の半導体層及び前記第２の半導体層がＧａＡｓＳｂ層であることを特徴とする付記１０乃至１５のいずれか１項に記載の化合物半導体装置の製造方法。
【０１２８】
（付記１７）
前記第４の半導体層がＩｎＰ層であることを特徴とする付記１０乃至１６のいずれか１項に記載の化合物半導体装置の製造方法。
【符号の説明】
【０１２９】
１１、２１、７１：基板
１２、１４、２２、２４、３４、４４、７２、７４：ｐ型半導体層
１５、２５、２９、７５、７９：ｎ型半導体層
１６、１７、２６、２７、７６、７７：オーミック電極
【図１】
2015026690.tif 000003
【図２】
2015026690.tif 000004
【図３】
2015026690.tif 000005
【図４】
2015026690.tif 000006
【図５Ａ】
2015026690.tif 000007
【図５Ｂ】
2015026690.tif 000008
【図６】
2015026690.tif 000009
【図７Ａ】
2015026690.tif 000010
【図７Ｂ】
2015026690.tif 000011
【図８】
2015026690.tif 000012
【図９】
2015026690.tif 000013
【図１０】
2015026690.tif 000014
【図１１】
2015026690.tif 000015
【図１２Ａ】
2015026690.tif 000016
【図１２Ｂ】
2015026690.tif 000017
【図１２Ｃ】
2015026690.tif 000018
【図１３】
2015026690.tif 000019
【図１４】
2015026690.tif 000020
【図１５Ａ】
2015026690.tif 000021
【図１５Ｂ】
2015026690.tif 000022
【図１５Ｃ】
2015026690.tif 000023
【図１５Ｄ】
2015026690.tif 000024