(57)【要約】【課題】暗電流の発生を抑制することができる固体撮像装置および固体撮像装置の製造方法を提供すること。【解決手段】本発明の一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、光電変換素子と、トレンチと、第１導電型の半導体領域とを備える。光電変換素子は、第１導電型の半導体層と、半導体層に行列状に２次元配列される第２導電型の半導体領域とによって複数形成され、入射光を電荷に光電変換して蓄積する。トレンチは、隣接する光電変換素子間に形成され、第１導電型の半導体層の表面から深さ方向に向けて形成される。第１導電型の半導体領域は、トレンチの外周面を囲むように設けられ、活性化された第１導電型の不純物を含む。【選択図】図３
2015088568.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体層と、前記半導体層に行列状に２次元配列される第２導電型の半導体領域とによって形成され、入射光を電荷に光電変換して蓄積する複数の光電変換素子と、
隣接する前記光電変換素子間に形成され、前記第１導電型の半導体層の表面から深さ方向に向けて形成されたトレンチと、
前記トレンチの外周面を囲むように設けられ、活性化された第１導電型の不純物を含む第１導電型の半導体領域と
を備えることを特徴とする固体撮像装置。
【請求項２】
前記第１導電型の半導体領域内の不純物は、レーザーアニール処理によって活性化されることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第１導電型の半導体領域は、前記第１導電型の半導体層よりも不純物濃度が高いことを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
第１導電型の半導体層に第２導電型の半導体領域を行列状に２次元配列することによって複数の光電変換素子を形成する工程と、
隣接する前記光電変換素子間に、前記第１導電型の半導体層の表面から深さ方向に向かってトレンチを形成する工程と、
活性化された第１導電型の不純物を含む第１導電型の半導体領域を、前記トレンチの外周面を囲むように形成する工程と
を含むことを特徴とする固体撮像装置の製造方法。
【請求項５】
前記トレンチの外周面を囲むように第１導電型の不純物を注入し、当該不純物をレーザーアニール処理により活性化することによって前記第１導電型の半導体領域を形成する工程と
を含むことを特徴とする請求項４に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置および固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
従来、デジタルカメラやカメラ機能付き携帯端末などの電子機器は、固体撮像装置を有するカメラモジュールを備える。固体撮像装置は、撮像画像の各画素に対応して行列状に２次元配列される複数の光電変換素子を備える。各光電変換素子は、入射光を受光量に応じた量の電荷へ光電変換し、各画素の輝度を示す信号電荷として蓄積する。
【０００３】
また、各光電変換素子の間には、光電変換素子同士を電気的に素子分離する素子分離領域が設けられる。この素子分離領域は、例えば、複数の各光電変換素子が形成された半導体層に、各光電変換素子を平面視矩形状に囲む格子状のトレンチ（溝）を形成し、トレンチの内部に絶縁材料などを埋め込むことによって形成される。
【０００４】
素子分離用のトレンチは、一般にＲＩＥ（Reactive Ion Etching）によって形成される。しかしながら、トレンチの表面にはＲＩＥによってダメージを受けて結晶欠陥が生じ、ダングリングポンドが発生することがある。ダングリングボンドに起因して発生する電子は、光電変換素子に入射する光の有無とは無関係に発生するため、いわゆる暗電流として光電変換素子から流れ出て、撮像画像中に白傷となって現れて画質劣化の原因となる。  
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３２９３３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一つの実施形態は、暗電流の発生を抑制することができる固体撮像装置および固体撮像装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、光電変換素子と、トレンチと、第１導電型の半導体領域とを備える。光電変換素子は、第１導電型の半導体層と、前記半導体層に行列状に２次元配列される第２導電型の半導体領域とによって複数形成され、入射光を電荷に光電変換して蓄積する。トレンチは、隣接する前記光電変換素子間に形成され、前記第１導電型の半導体層の表面から深さ方向に向けて形成される。第１導電型の半導体領域は、前記トレンチの外周面を囲むように設けられ、活性化された第１導電型の不純物を含む。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る裏面照射型固体撮像装置を備えるデジタルカメラの概略構成を示すブロック図。
【図２】実施形態に係る裏面照射型固体撮像装置の概略構成を示すブロック図。
【図３】実施形態に係るイメージセンサの一部を示す断面視による説明図。
【図４】実施形態に係る固体撮像装置の製造工程を示す断面模式図。
【図５】実施形態に係る固体撮像装置の製造工程を示す断面模式図。
【図６】実施形態に係る固体撮像装置の製造工程を示す断面模式図。
【図７】実施形態に係る光電変換素子および素子分離領域の構成を表面照射型のイメージセンサに採用した場合の説明図。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、実施形態に係る固体撮像装置および固体撮像装置の製造方法について詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【００１０】
図１は、実施形態に係る固体撮像装置１４を備えるデジタルカメラ１の概略構成図を示すブロック図である。図１に示すように、デジタルカメラ１は、カメラモジュール１１と後段処理部１２とを備える。
【００１１】
カメラモジュール１１は、撮像光学系１３と固体撮像装置１４とを備える。撮像光学系１３は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置１４は、撮像光学系１３によって結像される被写体像を撮像し、撮像によって得られた画像信号を後段処理部１２へ出力する。かかるカメラモジュール１１は、デジタルカメラ１以外に、例えば、カメラ付き携帯端末などの電子機器に適用される。
【００１２】
後段処理部１２は、ＩＳＰ（Image  Signal  Processor）１５、記憶部１６および表示部１７を備える。ＩＳＰ１５は、固体撮像装置１４から入力される画像信号の信号処理を行う。かかるＩＳＰ１５は、例えば、ノイズ除去処理、欠陥画素補正処理、解像度変換処理などの高画質化処理を行う。
【００１３】
そして、ＩＳＰ１５は、信号処理後の画像信号を記憶部１６、表示部１７およびカメラモジュール１１内の固体撮像装置１４が備える後述の信号処理回路２１（図２参照）へ出力する。ＩＳＰ１５からカメラモジュール１１へフィードバックされる画像信号は、固体撮像装置１４の調整や制御に用いられる。
【００１４】
記憶部１６は、ＩＳＰ１５から入力される画像信号を画像として記憶する。また、記憶部１６は、記憶した画像の画像信号をユーザの操作などに応じて表示部１７へ出力する。表示部１７は、ＩＳＰ１５あるいは記憶部１６から入力される画像信号に応じて画像を表示する。かかる表示部１７は、例えば、液晶ディスプレイなどである。
【００１５】
次に、図２を参照しながらカメラモジュール１が備える固体撮像装置１４について説明する。図２は、実施形態に係る固体撮像装置１４の概略構成を示すブロック図である。図２に示すように、固体撮像装置１４は、イメージセンサ２０と、信号処理回路２１とを備える。
【００１６】
ここでは、イメージセンサ２０が、入射光を光電変換する光電変換素子の入射光が入射する面とは逆の面側に配線層が形成される所謂裏面照射型ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサである場合について説明する。
【００１７】
なお、本実施形態に係るイメージセンサ２０は、裏面照射型ＣＭＯＳイメージセンサに限定するものではなく、表面照射型ＣＭＯＳイメージセンサや、ＣＣＤ（Charge  Coupled  Device）イメージセンサ等といった任意のイメージセンサであってもよい。
【００１８】
イメージセンサ２０は、周辺回路２２と、画素アレイ２３とを備える。また、周辺回路２２は、垂直シフトレジスタ２４、タイミング制御部２５、ＣＤＳ（相関二重サンプリング）２６、ＡＤＣ（アナログデジタル変換部）２７、およびラインメモリ２８を備える。
【００１９】
画素アレイ２３は、イメージセンサ２０の撮像領域に設けられる。かかる画素アレイ２３には、撮像画像の各画素に対応する複数の光電変換素子が、水平方向（行方向）および垂直方向（列方向）へ２次元アレイ状（マトリックス状）に配置されている。そして、画素アレイ２３は、各画素に対応する各光電変換素子が入射光量に応じた信号電荷（例えば、電子）を発生させて蓄積する。
【００２０】
タイミング制御部２５は、垂直シフトレジスタ２４に対して動作タイミングの基準となるパルス信号を出力する処理部である。垂直シフトレジスタ２４は、アレイ（行列）状に２次元配列された複数の光電変換素子の中から信号電荷を読み出す光電変換素子を行単位で順次選択するための選択信号を画素アレイ２３へ出力する処理部である。
【００２１】
画素アレイ２３は、垂直シフトレジスタ２４から入力される選択信号によって行単位で選択される各光電変換素子に蓄積された信号電荷を、各画素の輝度を示す画素信号として光電変換素子からＣＤＳ２６へ出力する。
【００２２】
ＣＤＳ２６は、画素アレイ２３から入力される画素信号から、相関二重サンプリングによってノイズを除去してＡＤＣ２７へ出力する処理部である。ＡＤＣ２７は、ＣＤＳ２６から入力されるアナログの画素信号をデジタルの画素信号へ変換してラインメモリ２８へ出力する処理部である。ラインメモリ２８は、ＡＤＣ２７から入力される画素信号を一時的に保持し、画素アレイ２３における光電変換素子の行毎に信号処理回路２１へ出力する処理部である。
【００２３】
信号処理回路２１は、ラインメモリ２８から入力される画素信号に対して所定の信号処理を行って後段処理部１２へ出力する処理部である。信号処理回路２１は、画素信号に対して、例えば、レンズシェーディング補正、傷補正、ノイズ低減処理などの信号処理を行う。
【００２４】
このように、イメージセンサ２０では、画素アレイ２３に配置される複数の光電変換素子が入射光を受光量に応じた量の信号電荷へ光電変換して蓄積し、周辺回路２２が各光電変換素子に蓄積された信号電荷を画素信号として読み出すことによって撮像を行う。
【００２５】
かかるイメージセンサ２０では、画素アレイ２３において各光電変換素子の間に、光電変換素子同士を電気的に素子分離するための素子分離領域が設けられる。素子分離領域は、例えば、ＲＩＥ（Reactive Ion Etching）によって格子状に形成されるトレンチとトレンチの内部に埋め込まれる絶縁部材とにより構成される。
【００２６】
トレンチの表面には、ＲＩＥによるダメージを受けて結晶欠陥が生じ、ダングリングポンドが発生することがある。かかるダングリングボンドに起因して発生する電荷（電子）は、入射光を受光していない光電変換素子に蓄積されることがある。
【００２７】
かかる電荷は、周辺回路２２によって画素信号が読み出される際に、暗電流となって画素アレイ２３から周辺回路２２に流れ込み、撮像画像中に白傷となって現れることがある。
【００２８】
そこで、実施形態に係る固体撮像装置１４では、暗電流を抑制するように画素アレイ２３が構成される。次に、図３を参照して、暗電流の抑制を可能とする画素アレイ２３の断面構造について説明する。
【００２９】
図３は、実施形態に係る画素アレイ２３の断面を模式的に示す説明図である。図３に示すように、画素アレイ２３は、光が入射する側から順に、マイクロレンズ３１、カラーフィルタ３２、導波路３３、第１導電型（Ｐ型）の半導体（ここでは、Ｓｉ：シリコンとする）層３４、絶縁層３５、接着層３６、支持基板３７を備える。
【００３０】
マイクロレンズ３１は、入射する光を集光する平凸レンズである。カラーフィルタ３２は、赤、緑、青、もしくは白のいずれか色光を選択的に透過させるフィルタである。導波路３３は、カラーフィルタ３２を透過した光をＰ型のＳｉ層３４側へ導く領域であり、例えば、窒化Ｓｉによって形成される。導波路３３の周囲には、例えば、酸化Ｓｉによって形成される保護膜３８が設けられる。
【００３１】
Ｐ型のＳｉ層３４は、例えば、ボロン（Ｂ）などのＰ型の不純物がドープされたＳｉをエピタキシャル成長させて形成される領域である。なお、Ｐ型のＳｉ層３４は、ＳｉウェハへＰ型の不純物をイオン注入して形成されたものであってもよい。
【００３２】
Ｐ型のＳｉ層３４の内部における光電変換素子４０の形成位置には、第２導電型（Ｎ型）のＳｉ領域３９が設けられる。Ｎ型のＳｉ領域３９は、例えば、リン（Ｐ）などのＮ型の不純物をイオン注入して形成される。画素アレイ２３では、Ｐ型のＳｉ層３４とＮ型のＳｉ領域３９とのＰＮ接合によって形成されるフォトダイオードが、光電変換素子４０となる。
【００３３】
なお、絶縁層３５の内部には、光電変換素子４０から信号電荷を読み出す読み出しゲート４４や多層配線４５などが設けられる。接着層３６および支持基板３７については、後述する。
【００３４】
また、各光電変換素子４０の間には、素子分離領域４３が設けられる。素子分離領域４３は、光電変換素子４０毎に、Ｐ型のＳｉ層３４を区画するように設けられる。素子分離領域４３には、平面視格子状のトレンチ６（図５参照）が設けられる。
【００３５】
トレンチ６の外周面には、トレンチ６の外周面を覆うように、活性化された不純物を含む第１導電型（Ｐ型）のＳｉ領域５０が形成されている。ここで本実施形態においてＰ型の不純物（ボロン）が活性化されるとは、Ｐ型のＳｉ領域５０内においてボロンが熱拡散された状態をいう。
【００３６】
Ｐ型のＳｉ領域５０が形成されたトレンチ６の内部には、例えば、シリコン酸化物等の絶縁部材４２が埋め込まれている。
【００３７】
また、第１導電型（Ｐ型）のＳｉ領域５０は、Ｐ型のＳｉ層３４に比べてＰ型の不純物濃度を高くしている。具体的には、Ｐ型のＳｉ層３４のボロンの濃度は、１．０×１０14ｃｍ-3〜１．０×１０16ｃｍ-3であるのに対して、Ｐ型のＳｉ領域５０のボロンの濃度は、１．０×１０17ｃｍ-3〜１．０×１０19ｃｍ-3である。
【００３８】
このように、Ｐ型のＳｉ領域５０に含まれる不純物濃度を高くすることで、後述するレーザーアニール処理によって活性化する不純物を多数生成することができる。これによりＰ型のＳｉ領域５０は、トレンチ６の外周面にダングリングボンドに起因して発生した電子を効果的に捕捉することができる。
【００３９】
また、Ｐ型のＳｉ領域５０においてＰ型のＳｉ層３４に含まれる不純物と同じ導電性の不純物を導入することで、製造プロセスの単純化を図ることができるとともに製造工程の短縮を図ることができる。
【００４０】
このように、画素アレイ２３は、トレンチ６の外周面を被覆するように、活性化されたボロンを含むＰ型のＳｉ領域５０を備えているため、活性化されたボロンがトレンチ６の外周面でダングリングボンドに起因して発生した電子を効果的に捕捉することができる。そのため、ダングリングボンドに起因して発生した電子がトレンチ６からフォトダイオード４０の電荷蓄積領域であるＮ型のＳｉ領域３９へ流れ込むおそれがないので、暗電流の発生を抑制することができる。
【００４１】
したがって、画素アレイ２３によれば、周辺回路２２によって画素信号が読み出される場合、画素アレイ２３から周辺回路２２への暗電流の流れ込みがきわめて少ないので、撮像画像中に白傷が現れるといった問題の発生を抑制することができる。
【００４２】
次に、かかる画像アレイ２３の形成方法を含む固体撮像装置１４の製造方法について、図４〜図６を参照して説明する。なお、固体撮像装置１４における画素アレイ２３以外の部分の製造方法は、一般的なＣＭＯＳイメージセンサと同様である。このため、以下では、固体撮像装置１４における画素アレイ２３部分の製造方法について説明する。
【００４３】
図４〜図６は、実施形態に係る固体撮像装置１４の製造工程を示す断面模式図である。なお、図４〜図６には、画像アレイ２３における図３に示す部分の製造工程を選択的に示している。
【００４４】
図４の（ａ）に示すように、画素アレイ２３を製造する場合には、Ｓｉウェハ等の半導体基板４上にＰ型のＳｉ層３４を形成する。このとき、例えば、半導体基板４上にボロン等のＰ型の不純物がドープされたＳｉ層をエピタキシャル成長させることにより、Ｐ型のＳｉ層３４を形成する。なお、かかるＰ型のＳｉ層３４は、Ｓｉウェハの内部へＰ型の不純物をイオン注入してアニール処理を行うことにより形成されてもよい。
【００４５】
続いて、Ｐ型のＳｉ層３４における光電変換素子４０の形成位置へ、例えば、リン等のＮ型の不純物をイオン注入してアニール処理を行うことによって、Ｐ型のＳｉ層３４にＮ型のＳｉ領域３９を行列状に２次元配列する。これにより、画素アレイ２３には、Ｐ型のＳｉ層３４とＮ型のＳｉ領域３９とのＰＮ接合によって、フォトダイオードである光電変換素子４０が形成される。
【００４６】
その後、図４の（ｂ）に示すように、Ｐ型のＳｉ層３４上に読み出しゲート４４や多層配線４５等とともに、絶縁層３５を形成する。かかる工程では、Ｐ型のＳｉ層３４の上面に読み出しゲート４４等を形成した後、酸化Ｓｉ層を形成する工程と、酸化Ｓｉ層に所定の配線パターンを形成する工程と、配線パターン内にＣｕ等を埋め込んで多層配線４５を形成する工程とを繰り返す。これにより、内部に読み出しゲート４４や多層配線４５等が設けられた絶縁層３５が形成される。
【００４７】
続いて、図４の（ｃ）に示すように、絶縁層３５の上面に接着剤を塗布して接着層３６を設け、接着層３６の上面に、例えば、Ｓｉウェハ等の支持基板３７を貼着する。その後、図４の（ｄ）に示す構造体の天地を反転させた後、例えば、グラインダ等の研磨装置によって半導体基板４を裏面側（ここでは、上面側）から研磨し、半導体基板４を所定の厚さになるまで薄化する。
【００４８】
そして、例えば、ＣＭＰ（Chemical  Mechanical  Polishing）によって半導体基板４の裏面側をさらに研磨し、図４の（ｄ）に示すように、Ｐ型のＳｉ層３４の受光面となる裏面（ここでは、上面）を露出させる。
【００４９】
その後、図５の（ａ）に示すように、Ｐ型のＳｉ層３４における素子分離領域４３（図３参照）の形成位置、つまり、各Ｎ型のＳｉ領域３９の間のＰ型のＳｉ層３４に、例えば、ＲＩＥによって素子分離用のトレンチ６を形成する。
【００５０】
しかる後、図５の（ｂ）に示すように、トレンチ６の内周面からＰ型のＳｉ層３４の内部に向けて、例えばイオン注入装置を用いてボロン等のＰ型の不純物８（ここでは、Ｂ：ボロンとする）を注入する。ボロン８のイオン注入の処理条件は、例えば、加速電圧が５ｋｅＶ、ドーズ量が１Ｅ１５/ｃｍ2である。具体的には、トレンチ６の内周面へのイオンビーム６０の照射をトレンチ６の内側面および底面の部分に分けて複数回行う。
【００５１】
トレンチ６の内周面へのイオンビーム６０の照射方法は、トレンチ６の内側面については、トレンチ６の開口面からトレンチ６の内側面へ斜め方向にイオンビーム６０を照射する。ここでの斜め方向とは、例えば、支持基板３７の法線方向に対して所定角度に傾いた方向のことである。また、トレンチ６の底面については、トレンチ６の開口面からトレンチ６の底面へ鉛直下向きにイオンビーム６０を照射する。
【００５２】
このように、イオンビーム６０の照射を複数の照射領域に分けて行うことで、トレンチ６の外周面にボロン８を均一に注入させることができる。
【００５３】
本実施形態では、図５の（ｂ）に示すように、ボロン８は、トレンチ６の外周面に注入されるが、トレンチ６の外周面からＰ型のＳｉ層３４の内部方向に入った位置にボロン８を注入するようにしてもよい。この場合、注入されたボロン８は後述するレーザーアニール処理によってＰ型のＳｉ層３４の幅方向に熱拡散し、トレンチ６の外周面を覆うＰ型のＳｉ領域５０が形成される。
【００５４】
このように、トレンチ６の外周面からＰ型のＳｉ層３４の内部方向に入った位置にボロン８を注入することで、ボロン８が拡散する方向がトレンチ６の外周面に向かう方向も加わる。そのため、トレンチ６の外周面にボロン８を注入してＰ型のＳｉ層３４の内部方向へ拡散させる場合に比べてボロン８が拡散する距離が相対的に短くて済む。したがって、Ｐ型のＳｉ領域５０を形成する際のアニール時間を短縮することができる。
【００５５】
続いて、図５の（ｃ）に示すように、ボロン８が注入されたトレンチ６の内周面をレーザーアニール装置を用いてレーザーアニール処理を行う。このレーザーアニールの処理条件は、例えば、レーザービームの波長は２００〜１０００ｎｍ、レーザーパワーは０．３〜３J/ｃｍ3、パルス幅は１５〜３００ｎｓである。具体的には、トレンチ６の内周面へのレーザービーム７０の照射をトレンチ６の内側面および底面の部分に分けて複数回行う。
【００５６】
トレンチ６の内周面へのレーザービーム７０の照射方法は、トレンチ６の内側面については、トレンチ６の開口面からトレンチ６の内側面へ斜め方向にレーザービーム７０を照射する。ここでの斜め方向とは、例えば、支持基板３７の法線方向に対して所定角度傾いた方向のことである。また、トレンチ６の底面については、トレンチ６の開口面からトレンチ６の底面へ鉛直下向きにレーザービーム７０を照射する。
【００５７】
このように、レーザービーム７０の照射を複数の照射領域に分けて行うことで、トレンチ６の外周面に注入されたボロン８全体を均一に活性化させることができ、トレンチ６の外周面を覆うＰ型のＳｉ領域５０の厚みを均一にすることができる。
【００５８】
また、レーザーアニール処理では、トレンチ６の外周面に注入されたボロン８の拡散領域を容易に制御することができる。さらに、レーザーパルスが極めて短い時間にトレンチ６の開口面から入射するため、読み出しゲート４４や多層配線４５が設けられた絶縁層３５を比較的低温に保ったまま、トレンチ６の周面を加熱することができる。つまり、本実施形態では、読み出しゲート４４や多層配線４５に対して熱による悪影響を与えることなく、アニール処理を行うことができる。
【００５９】
レーザービーム７０の照射を受けたボロン８は、Ｐ型のＳｉ層３４内においてトレンチ６の外面方向へ熱拡散し、図５の（ｃ）に示すように、Ｐ型のＳｉ領域５０が形成される。このＰ型のＳｉ領域５０は、トレンチ６の外周面からＰ型のＳｉ層３４の界面までの距離Ｌが５０〜４００ｎｍ以内となるように形成される。つまり、本実施形態では、ボロン８の拡散を距離Ｌ内に収まるようにレーザーアニール処理条件が設定される。
【００６０】
このように、活性化されたボロン８を含むＰ型のＳｉ領域５０を、Ｎ型のＳｉ領域３９の側面に接触しないように形成することで、Ｎ型のＳｉ領域３９の受光領域の低減を抑えている。
【００６１】
また、Ｐ型のＳｉ領域５０は、トレンチ６の外周面から僅かに離れて、トレンチ６の外周面を覆うように形成してもよい。つまり、トレンチ６の外周面とＰ型のＳｉ領域５０の界面との間にはＰ型のＳｉ層３４が存在しており、このＰ型のＳｉ層３４にダングリングボンドに起因して発生した電子をＰ型のＳｉ領域５０でブロックする形で閉じ込めてもよい。このような構成にしても、ダングリングボンドに起因して発生した電子がトレンチ６からＮ型のＳｉ領域３９へ流れ込むおそれがないので、暗電流の発生を抑制することができる。
【００６２】
なお、Ｐ型のＳｉ領域５０は、図５の（ｃ）に示すようにトレンチ６の外周面を全て覆い囲むように形成される場合に限られず、独立したＰ型のＳｉ領域を複数形成し、この複数のＰ型のＳｉ領域でトレンチ６の外周面を囲むようにしてもよい。このような構成にしても、同様に暗電流の発生を抑制することができる。
【００６３】
続いて、図６の（ａ）に示すように、Ｐ型のＳｉ領域５０によって外周面が被覆されたトレンチ６の内部へ、例えば、ＣＶＤ（Chemical  Vapor  Deposition）を用いてシリコン酸化物等の絶縁部材４２を埋め込み、素子分離領域４３を形成する。これにより光電変換素子４０同士が電気的に素子分離される。
【００６４】
なお、Ｐ型のＳｉ領域５０によって外周面が被覆されたトレンチ６の内周面に、ＣＶＤやスパッタ等を用いてシリコン酸化物等の絶縁膜を形成した後、絶縁膜によって内周面が被覆されたトレンチ６の内部に、例えばＣＶＤを用いてアルミ等の遮光部材を埋め込んでもよい。これにより光電変換素子４０同士が電気的および光学的に素子分離される。
【００６５】
次に、図６の（ｂ）に示すように、Ｐ型のＳｉ層３４の上面に、例えば、ＣＶＤを用い、酸化Ｓｉを積層することによって保護膜３８を形成し、図６の（ｃ）に示すように、光電変換素子４０上における保護膜３８を選択的に除去する。
【００６６】
そして、図６の（ｃ）に示すように、保護膜３８が選択的に除去されてできた開口の内部へ、例えば、ＣＶＤを用い、窒化Ｓｉを積層することによって、導波路３３を形成する。この後、導波路３３の上面にカラーフィルタ３２およびマイクロレンズ３１を順次形成することによって、図３に示す画素アレイ２３が形成される。
【００６７】
このように、本実施形態では、トレンチ６の外周面にボロン８をドーピングした後、レーザーアニール処理によってボロン８を拡散させて、トレンチ６の外周面を覆うようにして活性化されたボロン８を含むＰ型のＳｉ領域５０が形成される。
【００６８】
かかる形成によりＰ型のＳｉ領域５０内の活性化されたボロンがトレンチ６の外周面でダングリングボンドに起因して発生した電子を効果的に捕捉することができる。そのため、ダングリングボンドに起因して発生した電子がトレンチ６からＮ型のＳｉ領域３９へ流れ込むおそれがないので、暗電流の発生を抑制することができる。
【００６９】
したがって、本実施形態で製造された固体撮像装置１４では、周辺回路２２によって画素信号が読み出される際に、画素アレイ２３から周辺回路２２への暗電流の流れ込みがきわめて少ないので、撮像画像中に白傷が現れるといった問題の発生を抑制することができる。
【００７０】
なお、上述した実施形態では、イオン注入装置を用いて、トレンチ６の外周面にボロン８をドーピングさせたが、プラズマドーピング装置を用いて、トレンチ６の外周面にボロン８をドーピングさせてもよい。
【００７１】
また、これまで、実施形態に係るイメージセンサ２０が裏面照射型のイメージセンサである場合について説明したが、上記した光電変換素子４０および素子分離領域４３の構成は、表面照射型のイメージセンサに採用することができる。
【００７２】
図７は、実施形態に係る光電変換素子４０および素子分離領域４３の構成を表面照射型のイメージセンサに採用した場合の説明図である。図７には、表面照射型のイメージセンサにおける画素アレイ２３ａの模式的な断面の一部を示している。なお、図７に示す構成要素のうち、図３に示す構成要素と同様の機能を有する構成要素については、図３に示す符号と同一の符号を付することにより、その説明を省略する。
【００７３】
図７に示すように、画素アレイ２３ａは、Ｐ型のＳｉ層３４が半導体基板４上に設けられる点、および、読み出しゲート４４や多層配線４５が設けられる絶縁層３５がＰ型のＳｉ層３４の受光面（上面）側に配置される点を除き、図３に示す画素アレイ２３と同様の構成である。
【００７４】
このように、実施形態に係る光電変換素子４０および素子分離領域４３の構成を表面照射型のイメージセンサに採用する場合にも、光電変換素子４０および素子分離領域４３の形成方法および構成は、図３に示す画素アレイ２３と同様である。
【００７５】
したがって、図７に示す画素アレイ２３ａにおいても活性化されたボロン８を含むＰ型のＳｉ領域５０を備えるため、周辺回路２２によって画素信号が読み出される際に、画素アレイ２３から周辺回路２２への暗電流の流れ込みがきわめて少なくなり、撮像画像中に白傷が現れるといった問題の発生を抑制することができる。
【００７６】
なお、上述した実施形態では、第１導電型をＰ型、第２導電型をＮ型としているが、第１導電型をＮ型、第２導電型をＰ型として、トレンチの外周面を覆うようにあるいは囲むようにＮ型のＳｉ領域を形成するようにしてもよい。
【００７７】
この場合、Ｎ型のＳｉ層は、例えば、リン（Ｐ）などのＮ型の不純物がドープされたＳｉをエピタキシャル成長させて形成される。また、活性化されたＮ型の不純物を含むＮ型のＳｉ領域は、トレンチの外周面にＮ型の不純物、例えば、リン（Ｐ）をドーピングした後、レーザーアニール処理によってリンを拡散させることで形成される。
【００７８】
このように、トレンチの外周面にリンをドーピングした後、レーザーアニール処理によってリンを拡散させて、トレンチの外周面を覆うようにして活性化されたリンを含むＮ型のＳｉ領域を形成することで、Ｎ型のＳｉ領域内の活性化されたリンがトレンチの外周面にダングリングボンドに起因して発生した電荷を効果的に捕捉し、暗電流の発生を抑制することができる。
【００７９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８０】
１  デジタルカメラ、  １１  カメラモジュール、  １２  後段処理部、  １３  撮像光学系、  １４  固体撮像装置、  １５  ＩＳＰ、  １６  記憶部、  １７  表示部、  ２０  イメージセンサ、  ２１  信号処理回路、  ２２  周辺回路、  ２３  画素アレイ、  ２４  垂直シフトレジスタ、  ２５  タイミング制御部、  ２６  ＣＤＳ、  ２７  ＡＤＣ、  ２８  ラインメモリ、  ３１  マイクロレンズ、  ３２  カラーフィルタ、  ３３  導波路、  ３４  Ｐ型のＳｉ層、  ３５  絶縁層、  ３６  接着層、  ３７  支持基板、  ３８  保護膜、  ３９  Ｎ型のＳｉ領域、  ４  半導体基板、  ４０  光電変換素子、  ４２  絶縁部材、  ４３  素子分離領域、  ４４  読み出しゲート、  ４５  多層配線、  ５０  Ｐ型のＳｉ領域、  ６  トレンチ、  ６０  イオンビーム、  ７０  レーザービーム、８  不純物（Ｂ）
【図１】
2015088568.tif 000003
【図２】
2015088568.tif 000004
【図３】
2015088568.tif 000005
【図４】
2015088568.tif 000006
【図５】
2015088568.tif 000007
【図６】
2015088568.tif 000008
【図７】
2015088568.tif 000009