(57)【要約】【課題】製造コストを増大させることなく、半導体チップを積層する際の、バンプ電極の位置ずれの発生を抑制することができる。【解決手段】本発明の半導体チップは、複数が積層されて半導体装置を構成する半導体チップであって、基板と、基板の一方の面に形成された第１のバンプ電極と、基板の一方の面に形成され基第１のバンプ電極よりも高い第１の位置決め用バンプ電極と、基板の他方の面に形成され第１のバンプ電極と電気的に接続された第２のバンプ電極と、基板の他方の面に形成され第２のバンプ電極よりも高い第２の位置決め用バンプ電極と、を有し、第１のバンプ電極が他の半導体チップの第２のバンプ電極と接触状態とされるとともに、第１の位置決め用バンプ電極が他の半導体チップの第２の位置決め用バンプ電極と衝突することなく嵌合状態とされて積層されることにより、他の半導体チップと位置決めされる。【選択図】図２
2015041743.tif 000002
【特許請求の範囲】
【請求項１】
複数が積層されて半導体装置を構成する半導体チップであって、
基板と、
前記基板の一方の面に形成された第１のバンプ電極と、
前記基板の一方の面に形成され、前記基板の一方の面からの高さが、前記第１のバンプ電極の前記基板の一方の面からの高さよりも高い第１の位置決め用バンプ電極と、
前記基板の他方の面に形成され、前記第１のバンプ電極と電気的に接続された第２のバンプ電極と、
前記基板の他方の面に形成され、前記基板の他方の面からの高さが、前記第２のバンプ電極の前記基板の他方の面からの高さよりも高い第２の位置決め用バンプ電極と、を有し、
前記第１のバンプ電極が他の前記半導体チップの前記第２のバンプ電極と接触状態とされるとともに、前記第１の位置決め用バンプ電極が前記他の半導体チップの前記第２の位置決め用バンプ電極と衝突することなく嵌合状態とされて積層されることにより、前記他の半導体チップと位置決めされることを特徴とする半導体チップ。
【請求項２】
請求項１に記載の半導体チップにおいて、
前記積層時、各前記半導体チップの接合部においては、前記第１の位置決め用バンプ電極および第２の位置決め用バンプ電極は少なくとも１つ設けられ、前記第１の位置決め用バンプ電極と前記他の半導体チップの第２の位置決め用バンプ電極は、少なくとも１箇所で篏合状態とされることにより、前記他の半導体チップと位置決めされることを特徴とする半導体チップ。
【請求項３】
請求項１に記載の半導体チップにおいて、
前記積層時、各前記半導体チップの接合部においては、前記第１の位置決め用バンプ電極および第２の位置決め用バンプ電極は、それぞれ少なくとも２つ設けられ、前記第１の位置決め用バンプ電極と他の半導体チップの第２の位置決め用バンプ電極は、２箇所以上で前記篏合状態とされることにより、他の半導体チップと位置決めされることを特徴とする半導体チップ。
【請求項４】
複数の半導体チップが積層されて構成される半導体装置であって、
前記半導体チップは、基板と、前記基板の一方の面に形成された第１のバンプ電極と、前記基板の一方の面に形成され、前記基板の一方の面からの高さが、前記第１のバンプ電極の前記基板の一方の面からの高さよりも高い第１の位置決め用バンプ電極と、前記基板の他方の面に形成され、前記第１のバンプ電極と電気的に接続された第２のバンプ電極と、前記基板の他方の面に形成され、前記基板の他方の面からの高さが、前記第２のバンプ電極の前記基板の他方の面からの高さよりも高い第２の位置決め用バンプ電極と、を有しており、
前記複数の半導体チップのうちの第１および第２の半導体チップは、積層され、
前記第１の半導体チップの前記第１のバンプ電極が前記第２の半導体チップの前記第２のバンプ電極と接触状態とされるとともに、前記第１の半導体チップの前記第１の位置決め用バンプ電極が前記第２の半導体チップの前記第２の位置決め用バンプ電極と衝突することなく嵌合状態とされて積層されることにより、前記第１および前記第２の半導体チップは位置決めされることを特徴とする半導体装置。
【請求項５】
複数の半導体チップが積層されて構成される半導体装置の製造方法であって、
基板の一方の面に、第１のバンプ電極、および、前記基板の一方の面からの高さが前記第１のバンプ電極の前記基板の一方の面からの高さよりも高い第１の位置決め用バンプ電極を形成し、前記基板の他方の面に、前記第１のバンプ電極と電気的に接続された第２のバンプ電極、および、前記基板の他方の面からの高さが、前記第２のバンプ電極の前記基板の他方の面からの高さよりも高い第２の位置決め用バンプ電極を形成することにより、複数の前記半導体チップを準備する工程と、
前記複数の半導体チップのうちの第１の半導体チップの上に、前記複数の半導体チップのうちの第２の半導体チップを載置する工程と、
前記第１の半導体チップの前記第１のバンプ電極を、前記第２の半導体チップの前記第２のバンプ電極と接触状態とする工程と、
前記第１の半導体チップの前記第１の位置決め用バンプ電極を、前記第２の半導体チップの前記第２の位置決め用バンプ電極と衝突することなく嵌合状態することにより、前記第１および前記第２の半導体チップは位置決めする工程と、を有する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ、半導体装置、および、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の小型化や高機能化に伴って、半導体チップの高密度実装が要求されている。このような要求に対して、貫通電極を有する複数の半導体チップを積層したＣｏＣ（Ｃｈｉｐ  ｏｎ  Ｃｈｉｐ）型の半導体装置が検討されている。
【０００３】
特許文献１（特開２０１０−２５１３４７号公報）、および、特許文献２（特開２０１１−１２９６８４号公報）には、貫通電極と接続する、基板面から突出したバンプ電極を有する複数の半導体チップを、半導体チップのバンプ電極同士が接続するように積層（フリップチップ実装）し、積層した半導体チップ間にアンダーフィルを充填してチップ積層体を形成し、形成したチップ積層体を配線基板上に実装する技術が開示されている。
【０００４】
一般に、バンプ電極の頂部は、略平坦に形成されるが、フリップチップ実装の際に加えられる荷重により、積層される半導体チップの対応するバンプ電極間で位置ずれが発生することがある。バンプ電極間の位置ずれが発生すると、隣接するバンプ電極とショートしてしまったり、バンプ電極間の接続の信頼性の低下が生じる。
【０００５】
そこで、特許文献３（特開２０１２−２４８７３２号公報）には、バンプ電極の横滑りを防止するために、半導体チップの基板の一方の面に頂部が凹状のバンプ電極を、基板の他方の面に頂部が凸状のバンプ電極を、それぞれ異なる作製手段によって設ける技術が開示されている。この技術によれば、半導体チップの一方の面に設けられた頂部が凹状のバンプ電極と、他の半導体チップの他方の面に設けられた頂部が凸状のバンプ電極とが噛み合うように半導体チップを積層することで、バンプ電極間の位置ずれ（横滑り）を防止することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２５１３４７号公報
【特許文献２】特開２０１１−１２９６８４号公報
【特許文献３】特開２０１２−２４８７３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１および、特許文献２に開示される技術では、積層される半導体チップの対応するバンプ電極間で位置ずれが発生することがある。バンプ電極間の位置ずれが発生すると、隣接するバンプ電極とショートしてしまったり、バンプ電極間の接続の信頼性の低下が生じるという問題がある。
【０００８】
また、特許文献３に開示されている技術においては、１つの半導体チップに、凹状および凸状の２つの形状のバンプ電極を用いている。このような形状のバンプ電極の作製手順は複雑となり、半導体チップの製造コストが増大するという問題がある。
【課題を解決するための手段】
【０００９】
本発明の半導体チップは、
複数が積層されて半導体装置を構成する半導体チップであって、
基板と、
前記基板の一方の面に形成された第１のバンプ電極と、
前記基板の一方の面に形成され、前記基板の一方の面からの高さが、前記第１のバンプ電極の前記基板の一方の面からの高さよりも高い第１の位置決め用バンプ電極と、
前記基板の他方の面に形成され、前記第１のバンプ電極と電気的に接続された第２のバンプ電極と、
前記基板の他方の面に形成され、前記基板の他方の面からの高さが、前記第２のバンプ電極の前記基板の他方の面からの高さよりも高い第２の位置決め用バンプ電極と、を有し、
前記第１のバンプ電極が他の前記半導体チップの前記第２のバンプ電極と接触状態とされるとともに、前記第１の位置決め用バンプ電極が前記他の半導体チップの前記第２の位置決め用バンプ電極と衝突することなく嵌合状態とされて積層されることにより、前記他の半導体チップと位置決めされる。
【００１０】
本発明の半導体装置は、
複数の半導体チップが積層されて構成される半導体装置であって、
前記半導体チップは、基板と、前記基板の一方の面に形成された第１のバンプ電極と、前記基板の一方の面に形成され、前記基板の一方の面からの高さが、前記第１のバンプ電極の前記基板の一方の面からの高さよりも高い第１の位置決め用バンプ電極と、前記基板の他方の面に形成され、前記第１のバンプ電極と電気的に接続された第２のバンプ電極と、前記基板の他方の面に形成され、前記基板の他方の面からの高さが、前記第２のバンプ電極の前記基板の他方の面からの高さよりも高い第２の位置決め用バンプ電極と、を有しており、
前記複数の半導体チップのうちの第１および第２の半導体チップは、積層され、
前記第１の半導体チップの前記第１のバンプ電極が前記第２の半導体チップの前記第２のバンプ電極と接触状態とされるとともに、前記第１の半導体チップの前記第１の位置決め用バンプ電極が前記第２の半導体チップの前記第２の位置決め用バンプ電極と衝突することなく嵌合状態とされて積層されることにより、前記第１および前記第２の半導体チップは位置決めされる。
【００１１】
本発明の半導体装置の製造方法は、
複数の半導体チップが積層されて構成される半導体装置の製造方法であって、
基板の一方の面に、第１のバンプ電極、および、前記基板の一方の面からの高さが前記第１のバンプ電極の前記基板の一方の面からの高さよりも高い第１の位置決め用バンプ電極を形成し、前記基板の他方の面に、前記第１のバンプ電極と電気的に接続された第２のバンプ電極、および、前記基板の他方の面からの高さが、前記第２のバンプ電極の前記基板の他方の面からの高さよりも高い第２の位置決め用バンプ電極を形成することにより、複数の前記半導体チップを準備する工程と、
前記複数の半導体チップのうちの第１の半導体チップの上に、前記複数の半導体チップのうちの第２の半導体チップを載置する工程と、
前記第１の半導体チップの前記第１のバンプ電極を、前記第２の半導体チップの前記第２のバンプ電極と接触状態とする工程と、
前記第１の半導体チップの前記第１の位置決め用バンプ電極を、前記第２の半導体チップの前記第２の位置決め用バンプ電極と衝突することなく嵌合状態することにより、前記第１および前記第２の半導体チップは位置決めする工程と、を有する。
【発明の効果】
【００１２】
本発明によれば、位置決め用バンプ電極を嵌合状態とすることにより積層される半導体チップが位置決めされる。位置決め用バンプ電極は、バンプ電極よりも高く形成されるが、衝突することなく嵌合させることで、低く形成されたバンプ電極どうしも接触できる。このように、単純に高さが異なるバンプ電極を用いて位置決めが行われるので、製造コストが増大することなく、信頼性の高い製品を製造することができる。
【図面の簡単な説明】
【００１３】
【図１Ａ】本発明の第１の実施形態の半導体チップの上面図である。
【図１Ｂ】図１Ａに示すＡ−Ａ’線に沿った断面図である。
【図１Ｃ】図１Ａに示すＢ−Ｂ’線に沿った断面図である。
【図１Ｄ】図１Ａに示す半導体チップの位置決め用バンプ電極の配置パターンを示す図である。
【図２】図１Ｂに示す領域Ｃの半導体チップの断面図である。
【図３Ａ】図１Ａに示す半導体チップの形成工程を示す断面図である。
【図３Ｂ】図１Ａに示す半導体チップの形成工程を示す断面図である。
【図３Ｃ】図１Ａに示す半導体チップの形成工程を示す断面図である。
【図３Ｄ】図１Ａに示す半導体チップの形成工程を示す断面図である。
【図３Ｅ】図１Ａに示す半導体チップの形成工程を示す断面図である。
【図３Ｆ】図１Ａに示す半導体チップの形成工程を示す断面図である。
【図３Ｇ】図１Ａに示す半導体チップの形成工程を示す断面図である。
【図４Ａ】図１Ａに示す半導体チップの表面におけるバンプ電極の形成工程を示す断面図である。
【図４Ｂ】図１Ａに示す半導体チップの表面におけるバンプ電極の形成工程を示す断面図である。
【図４Ｃ】図１Ａに示す半導体チップの表面におけるバンプ電極の形成工程を示す断面図である。
【図４Ｄ】図１Ａに示す半導体チップの表面におけるバンプ電極の形成工程を示す断面図である。
【図５Ａ】図１Ａに示す半導体チップの積層工程を示す断面図である。
【図５Ｂ】図１Ａに示す半導体チップの積層工程を示す断面図である。
【図５Ｃ】図１Ａに示す半導体チップの積層工程を示す断面図である。
【図５Ｄ】図１Ａに示す半導体チップの積層工程を示す断面図である。
【図６Ａ】図５Ｄに示すチップ積層体のバンプ接続の形成工程を示す断面図である。
【図６Ｂ】図５Ｄに示すチップ積層体のバンプ接続の形成工程を示す断面図である。
【図７】図５Ｄに示すチップ積層体を有する半導体装置の構成図である。
【図８Ａ】図７に示す半導体装置の製造工程を示す断面図である。
【図８Ｂ】図７に示す半導体装置の製造工程を示す断面図である。
【図８Ｃ】図７に示す半導体装置の製造工程を示す断面図である。
【図８Ｄ】図７に示す半導体装置の製造工程を示す断面図である。
【図８Ｅ】図７に示す半導体装置の製造工程を示す断面図である。
【図８Ｆ】図７に示す半導体装置の製造工程を示す断面図である。
【図９Ａ】本発明の第２の実施形態の半導体チップの上面図である。
【図９Ｂ】図９Ａに示すＤ−Ｄ’線に沿った断面図である。
【図９Ｃ】図９Ａに示す半導体チップの位置決め用バンプ電極の配置パターンを示す図である。
【図１０Ａ】本発明の第３の実施形態の半導体チップの上面図である。
【図１０Ｂ】図１０Ａに示すＥ−Ｅ’線に沿った断面図である。
【図１０Ｃ】図１０Ａに示す半導体チップの位置決め用バンプ電極の配置パターンを示す図である。
【図１１】位置決め用バンプ電極の他の配置パターンを示す図である。
【図１２】位置決め用バンプ電極さらに他の配置パターンを示す図である。
【図１３】位置決め用バンプ電極のさらに他の配置パターンを示す図である。
【発明を実施するための形態】
【００１４】
以下に、本発明を実施するための形態について図面を参照して説明する。
【００１５】
（第１の実施形態）
まず、本発明の第１の実施形態の半導体チップ１００の概略構成について、図１Ａ〜図１Ｄを用いて説明する。
【００１６】
図１Ａは、半導体チップ１００の上面図である。また、図１Ｂは、図１ＡのＡ−Ａ’線に沿った断面図である。また、図１Ｃは、図１ＡのＢ−Ｂ’線に沿った断面図である。
【００１７】
半導体チップ１００は、シリコン基板１０１を有している。
【００１８】
シリコン基板１０１は、例えば、厚さ５０μｍ程度のシリコンで形成された基板であり、一方の面に、回路形成層１０１Ａが形成されている。なお、以下では、シリコン基板１０１の回路形成層１０１Ａが設けられた面を表面と称し、回路形成層１０１Ａが設けられていない面を裏面と称する。
【００１９】
シリコン基板１０１Ａの表面には、図１Ａに示すように、表面バンプ電極１０２Ａと、位置決め用表面バンプ電極１０３Ａと、補強用表面バンプ電極１０４Ａと、が形成されている。
【００２０】
第１のバンプ電極である表面バンプ電極１０２Ａは、所定のピッチ間隔で所定の方向に複数の列を形成するように設けられている。以下では、表面バンプ電極１０２Ａの列の方向をＹ軸方向と称し、表面上でＹ軸方向と直交する方向をＸ軸方向と称する。表面バンプ電極１０２Ａは、回路形成層１０１Ａに設けられた回路と接続する柱状の電極であり、信号の入出力端子や、電源供給端子や、グラウンド（接地）端子などとして用いられる。なお、表面バンプ電極１０２Ａの高さは、例えば、２０μｍ程度である。
【００２１】
第１の位置決め用バンプ電極である位置決め用表面バンプ電極１０３Ａは、シリコン基板１０１の表面の４隅に、所定の配置パターンで形成されている。位置決め用表面バンプ電極１０３Ａは、回路形成層１０１Ａに設けられた回路と絶縁された柱状のダミー電極である。
【００２２】
補強用表面バンプ電極１０４Ａは、図１Ａ，図１Ｃに示すように、Ｘ軸方向の両端部に、Ｙ軸方向に沿って形成されている。補強用表面バンプ電極１０４Ａは、積層される半導体チップの接続を補強することを目的として設けられたもので、位置決め用表面バンプ電極１０３Ａと同様に回路形成層１０１Ａに設けられた回路と絶縁された柱状のダミー電極である。この場合、電源の補強を目的として、グラウンド電位に接続することとしてもよい。
【００２３】
シリコン基板１０１の裏面には、図１Ｂ，図１Ｃに示すように、裏面バンプ電極１０２Ｂと、位置決め用裏面バンプ電極１０３Ｂと、補強用裏面バンプ電極１０４Ｂと、樹脂層１０６とが形成されている。
【００２４】
第２のバンプ電極である裏面バンプ電極１０２Ｂは、図１Ｂに示すように、表面バンプ電極１０２Ａに対応して設けられた柱状の電極であり、シリコン基板１０１を貫通する貫通電極１０５を介して表面バンプ電極１０２Ａと接続される。
【００２５】
第２の位置決め用バンプ電極である位置決め用裏面バンプ電極１０３Ｂは、柱状のダミー電極であり、その配置パターンは位置決め用表面バンプ電極１０３Ａの配置パターンに応じたものとされ、半導体チップの積層時に、位置決め用表面バンプ電極１０３Ａと衝突することなく嵌合する配置パターンで形成されている。
【００２６】
補強用裏面バンプ電極１０４Ｂは、図１Ｃに示すように、補強用表面バンプ電極１０４Ａに対応して設けられた柱状の電極であり、貫通電極１０５を介して補強用表面バンプ電極１０４Ａと接続される。
【００２７】
樹脂層１０６は、ＮＣＦ（Ｎｏｎ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）などの樹脂を用いて形成され、シリコン基板１０１の裏面に設けられた各バンプ電極を封止する。樹脂層１０６が形成されることで、シリコン基板１０１の反りが低減される。なお、樹脂層１０６の厚さは、例えば、５０μｍ程度である。
【００２８】
なお、位置決め用表面バンプ電極１０３Ａのシリコン基板１０１の表面からの高さは、表面バンプ電極１０２Ａのシリコン基板１０１の表面からの高さよりは高く、表面バンプ電極１０２Ａのシリコン基板１０１の表面からの高さと裏面バンプ電極１０２Ｂのシリコン基板１０１の裏面からの高さとの和よりは低い。また、位置決め用表面バンプ電極１０３Ａの幅（直径）は、表面バンプ電極１０２Ａと比較して、小さい。
【００２９】
また、位置決め用裏面バンプ電極１０３Ｂのシリコン基板１０１の裏面からの高さは、裏面バンプ電極１０２Ｂのシリコン基板１０１の裏面からの高さよりは高く、表面バンプ電極１０２Ａのシリコン基板１０１の表面からの高さと裏面バンプ電極１０２Ｂのシリコン基板１０１の裏面からの高さとの和よりは低い。また、後述する作製工程に起因して、位置決め用裏面バンプ電極１０３Ｂの幅（直径）は、裏面バンプ電極１０２と比較して、小さなものとなっている。
【００３０】
次に、位置決め用表面バンプ電極１０３Ａの配置パターンと、位置決め用裏面バンプ電極１０３Ｂの配置パターンとの関係について説明する。
【００３１】
図１Ｄは、位置決め用表面バンプ電極１０３Ａおよび位置決め用裏面バンプ電極１０３Ｂの配置パターンの一例を示す表面側から見た上面図である。なお、以下では、Ｙ軸方向については図面上（下）方を上（下）とし、Ｘ軸方向については図面左（右）方を左（右）として説明する。
【００３２】
図１Ｄにおいては、シリコン基板１００の右下隅に配置された位置決め用表面バンプ電極１０３Ａおよび位置決め用裏面バンプ電極１０３Ｂの配置パターンを示しており、位置決め用表面バンプ電極１０３Ａ（１０３Ａ−１，１０３Ａ−２）を実線で示し、位置決め用裏面バンプ電極１０３Ｂ（１０３Ｂ−１，１０３Ｂ−２）を点線で示している。
【００３３】
図１Ｄに示すように、半導体チップ１００の積層時には、各半導体チップ１００の接合部においては、一の半導体チップ１００の位置決め用表面バンプ電極１０３Ａ、および、対向する他の半導体チップ１００の位置決め用裏面バンプ電極１０３Ｂは、衝突することなく嵌合状態とされる。
【００３４】
具体的には、各半導体チップ１００の接合部においては、位置決め用表面バンプ電極１０３Ａ−１の下側には位置決め用裏面バンプ電極１０３Ｂ−１が隣接し、位置決め用表面バンプ電極１０３Ａ−１の右側には位置決め用裏面バンプ電極１０３Ｂ−２が隣接している。また、位置決め用表面バンプ電極１０３Ａ−２の左側には位置決め用裏面バンプ電極１０３Ｂ−１が隣接し、位置決め用表面バンプ電極１０３Ａ−２の上側には位置決め用裏面バンプ電極１０３Ｂ−２が隣接している。  なお、シリコン基板１００の他の３つの隅においても、位置決め用表面バンプ電極１０３Ａ、および、位置決め用裏面バンプ電極１０３Ｂは、衝突することなく嵌合状態とされる。
【００３５】
上記のように、位置決め用表（裏）面バンプ電極にはＸ軸方向、Ｙ軸方向のそれぞれについて位置決め用裏（表）面バンプ電極が隣接する構成とされている。例えば、位置決め用表面バンプ電極１０３Ａ−１については、位置決め用裏面バンプ電極１０３Ｂ−１、位置決め用裏面バンプ電極１０３Ｂ−２が隣接する。このような構成とすることにより、Ｘ軸方向、Ｙ軸方向のそれぞれについて動くことが規制され、位置決めがなされる。
【００３６】
図２は、図１Ｂ中の領域Ｃの構成をより詳細に示す拡大断面図であり、以下に、図２を参照して構造について説明する。
【００３７】
回路形成層１０１Ａには、所定の回路、例えば、メモリ回路が形成されている。また、回路形成層１０１Ａには、積層された複数の絶縁層、および、その複数の絶縁層に設けられた配線や、コンタクトプラグなどが形成されている。
【００３８】
回路形成層１０１Ａの上には、複数の電極パッド２０１、２０２が所定の配置で設けられている。電極パッド２０１、２０２が設けられた位置では、回路形成層１０１Ａの最上層に設けられた配線が回路形成層１０１Ａの表面から露出されており、電極パッド２０１、２０２と電気的に接続されている。回路形成層１０１Ａは、電極パッド２０１、２０２が設けられた領域を除いて、回路形成面を保護するために、絶縁膜２０３で被覆されている。
【００３９】
電極パッド２０１、２０２の上には、表面シード層２０４、２０５を介して、Ｃｕからなる柱状体の表面ピラー部２０６、２０７が形成されている。
【００４０】
表面ピラー部２０６、２０７の上には、Ｃｕ拡散防止用にＮｉメッキ層２０８、２０９が形成されている。また、Ｎｉメッキ層２０８、２０９の上には、酸化防止用にＡｕメッキ層２１０、２１１が形成されている。
【００４１】
電極パッド２０１、表面シード層２０４、表面ピラー部２０６、Ｎｉメッキ層２０８、および、Ａｕメッキ層２１０が、表面バンプ電極１０２Ａを構成する。また、電極パッド２０２、シード層２０５、表面ピラー部２０７、Ｎｉメッキ層２０９、および、Ａｕメッキ層２１１が、位置決め用表面バンプ電極１０３Ａを構成する。
【００４２】
シリコン基板１０１には、電極パッド２０１、２０２に対応する位置に貫通孔が形成され、その貫通孔に、裏面シード層２１４、２１５を介して、導体層、例えば、Ｃｕが充填されることで貫通電極１０５が形成されている。
【００４３】
また、シリコン基板１０１には、貫通電極１０５の周りに、シリコン基板１０１と貫通電極１０５との間の絶縁を図るために、貫通電極１０５を囲むように円筒状に埋め込まれた、絶縁部材により構成される絶縁リング２１２、２１３が形成されている。
【００４４】
シリコン基板１０１の裏面には、シード層２１４、２１５を介して、Ｃｕからなる裏面ピラー部２１６、２１７が形成されている。裏面ピラー部２１６は、表面バンプ電極１０２Ａに対応して形成され、貫通電極１０５を介して、対応する表面バンプ電極１０２Ａと電気的に接続されている。また、裏面ピラー部２１７は、位置決め用表面バンプ電極１０３Ａの配置パターンに応じた配置パターンで形成され、貫通電極１０５と電気的に接続されている。
【００４５】
裏面ピラー部２１６、２１７の上には、Ｓｎ／Ａｇからなる半球状の裏面はんだ層２１８、２１９が形成されている。
【００４６】
裏面シード層２１４、裏面ピラー部２１６、および、裏面はんだ層２１８は、裏面バンプ電極１０２Ｂを構成する。裏面シード層２１５、裏面ピラー部２１７、および、裏面はんだ層２１９は、位置決め用裏面バンプ電極１０３Ｂを構成する。
【００４７】
次に、図３Ａ〜図３Ｆを参照して、半導体チップ１００を形成する工程について説明する。なお、通常、複数の半導体チップ１００が半導体ウエハ上に形成され、半導体ウエハ上に形成された各半導体チップ１００を個片化することで、半導体チップが得られる。以下では、半導体ウエハ上に半導体チップ１００を形成する工程を順に説明する。
【００４８】
図３Ａ〜図３Ｆは、図１Ａに示す半導体チップ１００の形成工程を順に示す断面図である。
【００４９】
まず、図３Ａに示す工程では、半導体チップ１００が形成される複数のチップ形成領域３０１、および、複数のチップ形成領域３０１を区画するダイシングライン３０２を有する半導体ウエハ３００を準備する。半導体基板３００は、平坦な面である第１の面３００Ａと、第１の面３００Ａの反対側に位置し、かつ、平坦な面である第２の面３００Ｂと、を有する。半導体ウエハ３００としては、例えば、単結晶シリコンウエハを用いることができる。
【００５０】
半導体ウエハ３００の第１の面３００Ａの複数のチップ形成領域３０１に回路形成層１０１Ａを形成する。回路形成層１０１Ａは、トランジスタ素子、積層された複数の層間絶縁層、および、該複数の層間絶縁層に形成された配線パターン（配線およびビア等）等を有した多層配線構造をしている。
【００５１】
次に、回路形成層１０１Ａに、表面バンプ電極１０２Ａ、および、位置決め用表面バンプ電極１０３Ａの形成領域を露出する開口部を有する絶縁膜２０３（パッシベーション膜）を形成する。
【００５２】
絶縁膜２０３は、回路形成層１０１Ａを保護するための膜であり、絶縁樹脂（例えば、ポリイミド樹脂）を用いて形成する。
【００５３】
次に、開口部により露出された回路形成層１０１Ａ上に、表面バンプ電極１０２Ａ、および、位置決め用表面バンプ電極１０３Ａを形成する。このとき、表面バンプ電極１０２Ａ、および、位置決め用表面バンプ電極１０３Ａは、絶縁膜２０３の表面から突出する高さとなるように形成する。
【００５４】
次に、表面バンプ電極１０２Ａ、および、位置決め用表面バンプ電極１０３Ａの上に、不図示のメッキ膜を形成する。
【００５５】
次に、図３Ｂに示す工程では、図３Ａに示すシリコンウエハ３００を上下反転させた後、半導体ウエハ３００の第１の面３００Ａに、接着部材３０３を介して、支持基板３０４を接着する。
【００５６】
接着部材３０３の材料としては、特定の光源（例えば、レーザ光或いはＵＶ（Ｕｌｔｒａ  Ｖｉｏｌｅｔ：紫外）光）に反応することで、発泡或いは接着力が低下するものを用いるものとする。
【００５７】
支持基板３０４としては、例えば、光透過性の基板（例えば、ガラス基板）を用いるものとする。
【００５８】
接着部材３０３は、表面バンプ電極１０２Ａ、および、位置決め用表面バンプ電極１０３Ａを完全に埋め込むことが可能な厚さとなるように形成される。
【００５９】
このように、表面バンプ電極１０２Ａ、および、位置決め用表面バンプ電極１０３Ａを完全に接着部材３０３に埋め込むことで、表面バンプ電極１０２Ａ、および、位置決め用表面バンプ電極１０３Ａを損傷させることなく、支持基板３０４により、半導体ウエハ３００を支持することができる。
【００６０】
次に、図３Ｃに示す工程では、半導体ウエハ３００の第２の面３００Ｂ側から、半導体ウエハ３００を研削或いは研磨することで、半導体ウエハ３００を薄板化する。このとき、例えば、半導体ウエハ３００の厚さが５０μｍ以下となるように、半導体ウエハ３００を薄板化する。
【００６１】
薄板化された半導体ウエハ３００は、支持基板３０４に支持されているため、薄板化された後の半導体ウエハ３００の取り扱い（例えば、半導体製造装置間の搬送等）を容易に行なうことができる。
【００６２】
次に、半導体ウエハ３００に、第２の面３００Ｂ側から回路形成層１０１Ａに形成された電極パッドに向かって貫通孔を形成する。なお、貫通孔は、電極パッドが露出するように形成される。
【００６３】
次に、貫通孔の側面、および、半導体ウエハ３００の第２の面３００Ｂを覆う不図示の絶縁膜を形成し、その絶縁膜上に、貫通孔を露出する開口部を有したメッキ用レジスト膜（マスク）を形成する。
【００６４】
次に、貫通孔の内面、メッキ用レジスト膜の表面（開口部の側面も含む）、および、その開口部に露出された絶縁膜の上面を覆う裏面シード層を形成し、その裏面シード層を給電層として、Ｃｕを用いた電解メッキ法により、貫通孔および開口部を埋め込んでＣｕメッキ膜を形成する。
【００６５】
次に、メッキ用レジスト膜を除去し、その後、Ｃｕメッキ膜に覆われていない裏面シード層を除去することで、貫通孔内に配置され、表面バンプ電極１０２Ａと接続された貫通電極１０５と、貫通電極１０５と一体に構成され絶縁膜から突出する裏面バンプ電極１０２Ｂと、貫通電極１０５と一体に構成され絶縁膜から突出する位置決め用裏面バンプ電極１０３Ｂとが一括形成される。
【００６６】
なお、表面バンプ電極１０２Ａ、および、位置決め用表面バンプ電極１０３Ａは、半導体ウエハ３００の第１の面３００Ａを覆う絶縁膜２０３により、半導体ウエハ３００に対して電気的に絶縁されている。また、裏面バンプ電極１０２Ｂ、および、位置決め用裏面バンプ電極１０３Ｂは、半導体ウエハ３００の第２の面３００Ｂを覆う絶縁膜により、半導体ウエハ３００に対して電気的に絶縁されている。
【００６７】
次に、図３Ｄに示す工程では、半導体ウエハ３００の第２の面３００Ｂに、裏面バンプ電極１０２Ｂ、および、位置決め用裏面バンプ電極１０３Ｂを覆う樹脂層１０６（接着性を有した絶縁樹脂層）を形成する。
【００６８】
具体的には、半導体ウエハ３００の第２の面３００Ｂに、樹脂層１０６としてＮＣＦ（Ｎｏｎ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）を貼り付ける。
【００６９】
このように、半導体ウエハ３００の第２の面３００Ｂに、樹脂層１０６を形成することにより、絶縁膜２０３に起因する半導体ウエハ３００の反りを低減することができる。
【００７０】
図３Ａ〜図３Ｄに示す工程を経て、回路形成層１０１Ａ、絶縁膜２０３、表面バンプ電極１０２Ａ、裏面バンプ電極１０２Ｂ、位置決め用表面バンプ電極１０３Ａ、位置決め用裏面バンプ電極１０３Ｂ、貫通電極１０５、および、樹脂層１０６を有する半導体チップ１００が、半導体ウエハ３００の複数のチップ形成領域３０１上に形成される。
【００７１】
次に、図３Ｅに示す工程では、ダイシングテープ本体および接着層よりなるダイシングテープ３０５を準備し、樹脂層１０６に、ダイシングテープ３０５の接着層を介して、ダイシングテープ本体を貼り付ける。
【００７２】
このように、裏面バンプ電極１０２Ｂ、および、位置決め用裏面バンプ電極１０３Ｂを覆うように樹脂層１０６を形成後、樹脂層１０６にダイシングテープ３０５を貼着することで、裏面バンプ電極１０２Ｂ、および、位置決め用裏面バンプ電極１０３Ｂがダイシングテープ３０５の接着層に埋め込まれることがなくなる。
【００７３】
これにより、半導体ウエハ３００上に形成された複数の半導体チップ１００の個片化後に、ダイシングテープ３０５から半導体チップ１００をピックアップする際に、裏面バンプ電極１０２Ｂおよび位置決め用裏面バンプ電極１０３Ｂがダイシングテープ３０５の接着層に引っかかることがなくなるため、不要な応力が薄板化された半導体チップ１００に付与されることがない。
【００７４】
よって、ダイシングテープ３０５から半導体チップ１００をピックアップする際に、半導体チップ１００の破損（例えば、貫通電極１０５などを起点とするチップクラック）や半導体チップ１００のピックアップミスが発生することを抑制できる。
【００７５】
また、ダイシングテープ３０５から半導体チップ１００をピックアップする際に、半導体チップ１００に樹脂層１０６が貼り付けられているため、樹脂層１０６が半導体チップ１００の支持板として機能し、ピックアップされた半導体チップ１００に反りが発生することが抑制される。これにより、半導体チップ１００が破損することを抑制できる。
【００７６】
ダイシングテープ３０５を構成する接着層としては、例えば、紫外線（ＵＶ）照射により粘着材の成分中に化学反応を起こし、粘着力が低下する特性を有するものを用いる。
【００７７】
なお、ダイシングテープ３０５の接着層に樹脂層１０６を貼り付け、ダイシングテープ３０５が貼り付けられた樹脂層１０６を半導体ウエハ３００の第２の面３００Ｂに貼り付けてもよい。
【００７８】
このように、ダイシングテープ３０５を貼着することで、半導体ウエハ３００の第２の面３００Ｂに、スピンナ法を用いて樹脂層１０６を形成する場合と比較して、半導体ウエハ３００に付与されるストレスを低減できる。
【００７９】
次に、図３Ｆに示す工程では、図３Ｅに示す構造体を上下反転させた後、支持基板３０４を介して、特定の光源から照射された光（例えば、レーザ光或いはＵＶ光（紫外線））を接着部材３０３に照射することで、接着部材３０３を発泡或いは接着力を低下させ、接着部材３０３、および、支持基板３０４を除去する。
【００８０】
これにより、半導体チップ１００を構成する絶縁膜２０３、表面バンプ電極１０２Ａ、および、位置決め用表面バンプ電極１０３Ａが露出される。
【００８１】
次に、図３Ｇに示す工程では、不図示のダイシング装置のステージ上に、図３Ｆに示す半導体ウエハ３００を保持し、次いで、不図示のダイシングブレードにより、ダイシングテープ３０５に貼着された半導体ウエハ３００および樹脂層１０６を、樹脂層１０６側から、ダイシングライン３０２に沿って切断することで、複数の半導体チップ１００に個片化する。このとき、ダイシング領域に対応するダイシングテープ３０５の一部を切断する。
【００８２】
これにより、樹脂層１０６は、半導体ウエハ３００を構成する半導体チップ１００（個片化された半導体チップ１００）の外形に応じた形状となる。
【００８３】
このように、絶縁膜２０３に起因する半導体ウエハ３００の反りを低減する樹脂層１０６を形成した状態で、ダイシングテープ３０５に貼着された半導体ウエハ３００、および、樹脂層１０６を切断することにより、複数の半導体チップ１００を精度よく個片化することができる。
【００８４】
また、回路形成層１０１Ａが形成された側から半導体ウエハ３００を切断することにより、赤外線カメラ等の特殊な認識手段を使用することなく、ダイシング領域を精度よく認識することができる。
【００８５】
次に、不図示の紫外線（ＵＶ）照射機構により、半導体ウエハ３００の第２の面３００Ｂ側から、ダイシングテープ３０５の本体を介して、ダイシングテープ３０５の接着層にＵＶ光を照射することで、接着層の粘着力を低下させる。
【００８６】
これにより、ダイシングテープ３０５の接着層から樹脂層１０６を容易に剥がすことが可能となる。
【００８７】
次に、表面バンプ電極１０２Ａ、および、位置決め用表面バンプ電極１０３Ａを形成する工程について、図４Ａ〜図４Ｄを参照して、詳細に説明する。
【００８８】
まず、図４Ａに示す工程では、絶縁膜２０３上に、不図示のＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）膜を形成し、形成したＵＢＭ層の上に、シード層を形成する。なお、シード層は、形成された位置に応じて、表面シード層２０４、２０５となる。また、シード層は、例えば、Ｔｉ／Ｃｕ膜であり、スパッタ成膜法などにより形成される。
【００８９】
続けて、シード層に、フォトレジスト層４０１を塗布する。フォトレジスト層４０１は、メッキ用マスクであり、例えば、３０μｍの厚さであるものとする。さらに、塗布したフォトレジスト層４０１を、所定のパターンの開口を有するように覆い、露光、現像することで、開口部４０２、４０３を形成する。
【００９０】
ここで、開口部４０２に位置するシード層が表面シード層２０４となり、開口部４０３に位置するシード層が表面シード層２０５となる。また、開口部４０２、４０３は、略円形の開口部であり、電極パッド２０１の一部を露出する。なお、開口部４０２の直径である開口幅（Ｗ１）は、開口部４０３の直径である開口幅（Ｗ２）よりも大きいものとする。
【００９１】
次に、図４Ｂに示す工程では、表面シード層２０４、２０５を給電層とするＣｕを用いた電解メッキ処理により、表面シード層２０４、２０５上の開口部４０２、４０３に、表面ピラー部２０６、２０７を形成する。
【００９２】
ここで、一般に、電解メッキ処理を用いた場合の２つの大きさの違う開口部におけるメッキ膜の成長速度は、小さい開口部における成長速度の方が、大きい開口部における成長速度よりも早い。開口部４０３の開口幅（Ｗ２）は、開口部４０２の開口幅（Ｗ１）よりも小さいため、位置決め用表面バンプ電極１０３Ａの高さ（Ｈ２）は、表面バンプ電極１０２Ａの高さ（Ｈ１）よりも高くなる。このようにして、フォトレジスト層４０１の開口部の開口幅に応じて、高さの異なるバンプ電極を形成することができる。
【００９３】
次に、図４Ｃに示す工程では、表面シード層２０４、２０５を給電層とする電解メッキ処理により、表面ピラー部２０６、２０７上にＮｉメッキ層２０８、２０９を形成し、さらに、Ｎｉメッキ層２０８、２０９上にＡｕメッキ層２１０、２１１を形成する。
【００９４】
次に、図４Ｄに示す工程では、絶縁膜２０３上に形成された表面シード層２０４、２０５とフォトレジスト層４０１とをエッチングにより除去する。
【００９５】
このようにして、開口部４０２に相当する位置に、電極パッド２０１、表面シード層２０４、表面ピラー部２０６、Ｎｉメッキ層２０８、および、Ａｕメッキ層２１０からなる、表面バンプ電極１０２Ａが形成される。また、開口部４０３に相当する位置に、電極パッド２０２、表面シード層２０５、表面ピラー部２０７、Ｎｉメッキ層２０９、および、Ａｕメッキ層２１１からなる、位置決め用表面バンプ電極１０３Ａが形成される。
【００９６】
なお、位置決め用裏面バンプ電極１０３Ｂは、シリコン基板１０１の裏面に、裏面バンプ電極１０２Ｂが形成される開口部よりも小さな開口部を有するメッキ用マスクを設け、メッキ膜を形成することにより、その開口部に形成される。このように形成された位置決め用裏面バンプ電極１０３Ｂは、裏面バンプ電極１０２Ｂの高さよりも高くなる。
【００９７】
次に、図５Ａ〜図５Ｄを参照して、複数の半導体チップ１００を積層したチップ積層体を形成する工程について説明する。
【００９８】
図５Ａ〜図５Ｄは、半導体チップ１００（１００−１〜１００−４）の積層工程を示す断面図である。
【００９９】
図５Ａに示す工程では、半導体チップ１００−１がボンディングステージ５０１上に載置される。
【０１００】
なお、図５Ａに示すように、半導体チップ１００−１は、表面にのみバンプ電極が形成され、裏面にはバンプ電極が形成されていない。
【０１０１】
ボンディングステージ５０１には、半導体チップ１００−１が載置される載置面に、第１の吸着孔５０２が複数設けられている。第１の吸着孔５０２は、不図示の真空ポンプに接続されている。半導体チップ１００−１は、ボンディングステージ５０１の載置面に載置された後、第１の吸着孔５０２を介して真空ポンプにより吸着されることで、ボンディングステージ５０１に固定される。ここで、半導体チップ１００−１は、表面バンプ電極１０２Ａが形成されていない裏面がボンディングステージ５０１と接するように固定される。半導体チップ１００−１の裏面にはバンプ電極１０２Ｂなどのバンプ電極が形成されていないため、ボンディングステージ５０１上に半導体チップ１００−１を良好に固定することができる。また、ボンディングステージ５０１は、固定した半導体チップ１００−１を加熱することができる。
【０１０２】
次に、図５Ｂに示す工程では、半導体チップ１００−２の裏面が半導体チップ１００−１の表面と対向するように、その表面がボンディングツール５０３により固定される。ボンディングツール５０３には、窪みが設けられており、半導体チップ１００−２の表面に形成されているバンプ電極は、その窪みに格納される。
【０１０３】
ボンディングツール５０３には、半導体チップ１００−２が固定される面に、第２の吸着孔５０４が複数設けられている。第２の吸着孔５０４は、不図示の真空ポンプに接続されている。半導体チップ１００−２は、第２の吸着孔５０４を介して真空ポンプにより吸着されることにより、ボンディングツール５０３に固定される。また、ボンディングツール５０３は、固定した半導体チップ１００−２を加熱することができる。
【０１０４】
なお、ボンディングステージ５０１およびボンディングツール５０３により、ボンディング装置が構成される。
【０１０５】
半導体チップ１００−２を固定するボンディングツール５０３が、半導体チップ１００−１を固定するボンディングステージ５０１に向かって移動することで、半導体チップ１００−１の表面に形成されたバンプ電極と、半導体チップ１００−２の樹脂層１０６とが接するように、半導体チップ１００−２が半導体チップ１００−１の上に積層される。
【０１０６】
次に、ボンディング装置により、半導体チップ１００−１，１００−２が加熱され、樹脂層１０６が溶融する第１の温度（例えば、１５０℃程度）になり、半導体チップ１００−１の表面バンプ電極１０２Ａと、半導体チップ１００−２の裏面バンプ電極１０２Ｂとが接続する。さらに、半導体チップ１００−１，１００−２が加熱され、半導体チップ１００−１の裏面バンプ電極１０２Ｂの頂部に設けられた裏面はんだ層２１８がリフローする第２の温度（例えば、２６０℃程度）になると、リフローした裏面はんだ層２１８を介して、半導体チップ１００−１の表面バンプ電極１０２Ａと、半導体チップ１００−２の裏面バンプ電極１０２Ｂとがバンプ接続され固定される。
【０１０７】
次に、図５Ｃに示す工程では、図５Ｂに示す処理と同様の処理により、２段目の半導体チップ１００−２の上に３段目の半導体チップ１００−３が接続固定され、３段目の半導体チップ１００−３の上に４段目の半導体チップ１００−４が接続固定される。
【０１０８】
上述した工程を経て、図５Ｄに示すように、半導体チップ１００−１，１００−２，１００−３，１００−４が積層された半導体チップ積層体５０５が構成される。
【０１０９】
次に、バンプ接続の形成過程を詳細に説明する。
【０１１０】
図６Ａ、図６Ｂは、半導体チップ１００の積層時のバンプ接続の形成工程を示す断面図である。なお、図６Ａ、図６Ｂにおいては、図５に示す半導体チップ１００−１の表面バンプ電極１０２Ａと、図５に示す半導体チップ１００−２の裏面バンプ電極１０２Ｂとのバンプ接続の形成工程を示している。
【０１１１】
まず、図６Ａに示す工程では、ボンディングステージ５０１は、半導体チップ１００−１の裏面を吸着保持し、ボンディングツール５０３は、半導体チップ１００−２の表面を吸着保持する。
【０１１２】
なお、半導体チップ１００−１，１００−２にはバンプ電極の位置に対応する認識マーク（不図示）が設けられており、この認識マークにより、半導体チップ１００−１，１００−２のそれぞれの対応するバンプ電極同士が対向するように、半導体チップ１００−１，１００−２を配置することができる。
【０１１３】
次に、図６Ｂに示す工程では、半導体チップ１００−１の表面に形成されたバンプ電極と、半導体チップ１００−２の樹脂層１０６とが接するように、半導体チップ１００−２が半導体チップ１００−１の上に積層される。
【０１１４】
次に、ボンディング装置は、半導体チップ１００−１，１００−２に荷重をかけながら、半導体チップ１００−１，１００−２を加熱する。具体的には、例えば、ボンディング装置は、１５０℃まで加熱し、１０Ｎの荷重をかける。このような温度では、樹脂層１０６は溶融するが、裏面はんだ層２１８は溶融しない。
【０１１５】
ボンディング装置により荷重がかけられた状態で、半導体チップ１００−２の樹脂層１０６が溶融すると、半導体チップ１００−１の表面に形成されたバンプ電極は、半導体チップ１００−２の樹脂層１０６に入りこむ。そして、半導体チップ１００−１の表面バンプ電極１０２Ａの頂部と、半導体チップ１００−２の裏面バンプ電極１０２Ｂに設けられた裏面はんだ層２１８の頂部とが、接触する。また、半導体チップ１００−１の位置決め用表面バンプ電極１０３Ａと、半導体チップ１００−２の位置決め用裏面バンプ電極１０３Ｂとは、隣接し、篏合状態となる。
【０１１６】
次に、ボンディング装置は、荷重を加えたまま、半導体チップ１００−１，１００−２をさらに加熱する。具体的には、例えば、ボンディング装置は、２６０℃まで加熱する。このような温度では、裏面はんだ層２１８は溶融し、半導体チップ１００−１の表面バンプ電極１０２Ａの頂部と、半導体チップ１００−２の裏面バンプ電極１０２Ｂの頂部との間に広がる。
【０１１７】
続けて、ボンディング装置は、半導体チップ１００−１，１００−２の温度を低下させる。例えば、ボンディング装置は、１００℃まで温度を下げる。このような温度では、裏面はんだ層２１８が硬化し、硬化した裏面はんだ層２１８を介して、半導体チップ１００−１の表面バンプ電極１０２Ａと半導体チップ１００−２の裏面バンプ電極１０２Ｂとが良好に接続される。また、樹脂層１０６は、半導体チップ１００−１，１００−２の隙間に広がり、その隙間を充填する。
【０１１８】
次に、図７を参照して、チップ積層体５０５が実装された半導体装置７００の構成について説明する。
【０１１９】
半導体装置７００は、チップ積層体５０５が、ロジックチップ７２０を介して、配線基板７１０に接続された構成である。
【０１２０】
配線基板７１０は、絶縁基板７１１と、接続パッド７１２と、ランド７１３と、絶縁膜７１４とを有している。
【０１２１】
絶縁基板７１１は、絶縁部材からなる板状の基板である。
【０１２２】
接続パッド７１２は、配線基板７１０の一方の面（ロジックチップ７２０が接続される面）に設けられている。なお、配線基板７１０において、接続パッド７１２が設けられた面を表面と称する。
【０１２３】
ランド７１３は、配線基板７１０の裏面に設けられ、はんだボール７５０と接続する。
【０１２４】
絶縁膜７１４は、配線基板７１０の表面あるいは裏面を覆う、例えば、ソルダーレジストが用いられた保護膜である。また、絶縁膜７１４は、ランド７１３や、ロジックチップ７２０の積層領域などを露出する開口部を有する。
【０１２５】
ロジックチップ７２０は、表面バンプ電極７２１と、表面はんだ層７２２と、裏面バンプ電極７２３と、貫通電極７２４とを有し、チップ積層体５０５を駆動する半導体チップである。
【０１２６】
表面バンプ電極７２１は、ロジックチップ７２０の一方の面（配線基板７１０が接続される面）に形成された電極であり、ロジックチップ７２０内に形成された回路や、貫通電極７２４などと接続する。以下では、ロジックチップ７２０において、表面バンプ電極７２１が形成される面を表面と称する。
【０１２７】
表面はんだ層７２２は、表面バンプ電極７２１上に、電解メッキ処理により生成されたＳｎ／Ａｇメッキ層がリフローされて、半球状に形成される。
【０１２８】
裏面バンプ電極７２３は、ロジックチップ７２０の裏面に、表面バンプ電極７２１と対応する位置に形成された電極である。
【０１２９】
貫通電極７２４は、ロジックチップ７２０を貫通し、一端が表面バンプ電極７２１と接続し、他端が裏面バンプ電極７２３と接続される。
【０１３０】
上述した構成を有するロジックチップ７２０は、表面バンプ電極７２１が、配線基板７１０の表面に形成された接続パッド７１２と接続するように、配線基板７１０上に実装される。また、ロジックチップ７２０の上には、裏面バンプ電極７２３と、チップ積層体５０５の最下層の半導体チップ１００の表面バンプ電極１０２Ａとが接続するように、チップ積層体５０５が実装される。
【０１３１】
樹脂部材７３０は、ＮＣＰ（Ｎｏｎ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）などの樹脂であり、チップ積層体５０５と配線基板７１０、または、配線基板７１０とロジックチップ７２０を接着固定する。
【０１３２】
封止樹脂７４０は、例えば、熱硬化性のエポキシ樹脂などであり、配線基板７１０に実装された、チップ積層体５０５、および、ロジックチップ７２０をモールドすることにより、固定する。
【０１３３】
はんだボール７５０は、配線基板７１０のランド７１３と接続され、半導体装置７００外部と信号の入出力などを行う端子である。
【０１３４】
次に、図８Ａ〜図８Ｆを用いて、図７に示す半導体装置７００の組立工程を説明する。
【０１３５】
図８Ａ〜図８Ｆは、図７に示す半導体装置７００の製造工程を示す断面図である。
【０１３６】
半導体装置７００の組立時、まずマトリックス状に配置された複数の製品形成部８０１を備えた配線基板７１０を準備する。製品形成部８０１は、各々が半導体装置７００の配線基板７１０となる部位であり、各製品形成部８０１には所定のパターンの配線が形成され、各配線は接続パッド７１１およびランド７１３を除いてソルダーレジスト膜などの絶縁膜７１４によって覆われている。製品形成部８０１おのおのの間が各半導体装置７００を個々に切り離す際のダイシングライン８０２となる。
【０１３７】
配線基板７１０の表面には、ロジックチップ７２０と接続するための複数の接続パッド７１２が形成され、裏面には外部端子となる導電性のはんだボール７５０を接続するための複数のランド７１３が形成されている。接続パッド７１２は、所定のランド７１３と配線によって接続されている。
【０１３８】
配線基板７１０の準備が完了すると、図８Ａに示すように、各製品形成部８０１上に絶縁性の樹脂部材７３０をディスペンサにより塗布する。
【０１３９】
次に、ロジックチップ７２０の表面をボンディングツールなどで吸着保持し、図８Ｂに示すように、製品形成部８０１上にロジックチップ７２０を搭載し、配線基板７１０の接続パッド７１２と、ロジックチップ７２０の表面バンプ電極７２１とを、例えば熱圧着法を用いて接合する。このとき、樹脂部材７３０が配線基板７１０とロジックチップ７２０との間に充填され、配線基板７１０とロジックチップ７２０とが接着固定される。さらに、ロジックチップ７２０上に樹脂部材７３０をディスペンサにより塗布する。
【０１４０】
次に、チップ積層体５０５の最上層の半導体チップ１００の裏面をボンディングツールなどで吸着保持し、図８Ｃに示すように、ロジックチップ７２０上にチップ積層体５０５を搭載し、チップ積層体５０５の最下層の半導体チップ１００の表面バンプ電極１０２Ａと、ロジックチップ７２０の裏面バンプ電極７２３とを、例えば熱圧着法を用いて接合する。このとき、樹脂部材７３０がチップ積層体５０５とロジックチップ７２０との間に充填され、チップ積層体５０５とロジックチップ７２０とが接着固定される。
【０１４１】
チップ積層体５０５およびロジックチップ７２０が搭載された配線基板７１０は、不図示のトランスファモールド装置の上型と下型から成る成型金型にセットされ、モールド工程に移行する。
【０１４２】
成型金型の上型には、チップ積層体５０５およびロジックチップ７２０を一括して覆う不図示のキャビティが形成され、キャビティ内に配線基板７１０上に搭載された複数のチップ積層体５０５、および、ロジックチップ７２０が収容される。
【０１４３】
次に、成型金型の上型に設けられたキャビティ内に加熱溶融させた封止樹脂７４０を注入し、チップ積層体５０５およびロジックチップ７２０全体を覆うようにキャビティ内に封止樹脂７４０を充填する。
【０１４４】
続いて、キャビティ内を封止樹脂で充填した状態で、所定の温度、例えば１８０℃程度でキュアすることで封止樹脂７４０を熱硬化させることで、図８Ｄに示すように、複数の製品形成部８０１に搭載された各チップ積層体５０５および各ロジックチップ７２０を一括して覆う封止樹脂７４０が形成される。さらに、所定の温度でベークすることで、封止樹脂７４０を完全に硬化させる。
【０１４５】
上述したように、チップ積層体５０５の半導体チップ１００間を樹脂部材１０８で封止した後、チップ積層体５０５全体を樹脂部材７４０で覆うため、半導体チップ１００同士の隙間でボイドが発生するのを抑制できる。
【０１４６】
封止樹脂７４０を形成すると、ボールマウント工程に移行し、配線基板７１０の他方の面に形成されたランド７１３にはんだボール７５０が接続される。
【０１４７】
ボールマウント工程では、配線基板７１０の複数のランド７１３の配置と対応するように配置された複数の吸着孔を備えたマウントツールを用いて複数のはんだボール７５０を吸着保持し、図８Ｅに示すように、各はんだボール７５０にフラックスを転写した後、各はんだボール７５０を配線基板７１０のランド７１３上に一括して接続する。
【０１４８】
全ての製品形成部８０１に対するはんだボール７５０の接続が完了した後、配線基板７１０をリフローすることではんだボール７５０とランド７１３とを接続する。
【０１４９】
はんだボール７５０の接続が完了すると、基板ダイシング工程に移行し、ダイシングライン８１２で個々の製品形成部８０１を切断分離することで半導体装置７００を形成する。
【０１５０】
基板ダイシング工程では、封止樹脂７４０に不図示のダイシングテープを貼着することで製品形成部８０１を支持する。そして、不図示のダイシング装置が備えるダイシングブレードにより、図８Ｆに示すように、ダイシングライン８１２で切断することで製品形成部８０１毎に分離する。切断分離後、ダイシングテープから製品形成部８０１ごとにピックアップすることで、図７に示したＣｏＣ型の半導体装置７００が得られる。
【０１５１】
上述したように、複数の半導体チップ１００を積載したチップ積層体５０５を先に構成し、その後、ロジックチップ７２０を介して、配線基板７１０に、チップ積層体５０５を接続固定するため、半導体チップ１００、配線基板７１０、および、ロジックチップ７２０の熱膨張係数や剛性の違いにより製造時の熱処理で半導体チップ１００同士の接続部や半導体チップ１００へ加わる熱応力が低減される。そのため、半導体チップ１００同士の接続部の破断や、半導体チップ１００にクラックが発生するのを抑制できる。
【０１５２】
このように、半導体チップ１００の積層時、表面バンプ電極１０２Ａおよび裏面バンプ電極１０２Ｂが接触状態となり、位置決め用表面バンプ電極１０３Ａおよび位置決め用裏面バンプ電極１０３Ｂが篏合状態となるように、各半導体チップ１００を積層する位置が決められる。
【０１５３】
また、半導体チップ１００の積層時、各半導体チップ１００の接合部においては、位置決め用表面バンプ電極１０３Ａおよび位置決め用裏面バンプ電極１０３Ｂは篏合状態とされ、各半導体チップの積層位置が固定されているため、積層方向と直交する方向の力が加えられたとしても、半導体チップ１００の積層位置はずれない。なお、位置決め用表面バンプ電極１０３Ａおよび位置決め用裏面バンプ電極１０３Ｂは、それらの配置パターンにより、１箇所で篏合状態とされていたとしても、半導体チップ１００の面内の移動が規制される。
【０１５４】
そのため、半導体チップ１００の積層時、表面バンプ電極１０２Ａおよび裏面バンプ電極１０２Ｂの間の位置ずれを抑制することができる。
【０１５５】
また、このように、表面バンプ電極１０２Ａよりも高い位置決め用表面バンプ電極１０３Ａは、表面バンプ電極１０２Ａの作製手順において、メッキ用マスクに、表面バンプ電極１０２Ａが作製される開口部４０２とあわせて、その開口部４０２よりも小さな開口部４０３を設けて、メッキ膜を形成することで、開口部４０３に作製することができる。
【０１５６】
同様に、裏面バンプ電極１０２Ｂよりも高い位置決め用裏面バンプ電極１０３Ｂは、メッキ用マスクに、裏面バンプ電極１０２Ｂが作製される開口部とあわせて、その開口部よりも小さな開口部を設けることで、作製することができる。
【０１５７】
そのため、作製手順を複雑にすることなく、表面バンプ電極１０２Ａよりも高い位置決め用表面バンプ電極１０３Ａ、および、裏面バンプ電極１０２Ｂよりも高い位置決め用裏面バンプ電極１０３Ｂを作製することができる。
（第２の実施形態）
次に、図９Ａ〜図９Ｃを用いて、本発明の第２の実施形態の半導体チップ９００の構成について説明する。本実施形態の半導体チップ９００においては、第１の実施形態の半導体チップ１００と比較して、位置決め用表面バンプ電極および位置決め用裏面バンプ電極の配置パターンが異なっている。以下では、主に、本実施形態の半導体チップ９００における位置決め用表面バンプ電極および位置決め用裏面バンプ電極の配置パターンについて説明する。
【０１５８】
図９Ａは、半導体チップ９００の上面図である。また、図９Ｂは、図９Ａに示すＤ−Ｄ’線に沿った断面図である。また、図９Ｃは、図９Ａに示す半導体チップ９００の位置決め用表面バンプ電極９０１Ａおよび位置決め用裏面バンプ電極９０１Ｂの配置パターンの一例を示す図である。なお、図９Ｃにおいては、位置決め用バンプ電極９０１Ａ（９０１Ａ−１〜９０１Ａ−４）を実線で示し、位置決め用バンプ電極９０１Ｂを点線で示している。
【０１５９】
図９Ａ，９Ｃに示すように、位置決め用バンプ電極９０１Ａ、および、位置決め用バンプ電極９０１Ｂは、それぞれがシリコン基板１０１の４隅の異なる位置に設けられており、半導体チップ９００の積層時、各半導体チップ９００の接合部においては、各半導体チップ９００の基板面の４隅で、一の半導体チップ９００の位置決め用表面バンプ電極９０１Ａは、他の半導体チップ９００の位置決め用裏面バンプ電極９０１Ｂを上下左右に囲み、衝突することなく嵌合状態とされる。
【０１６０】
このように、半導体チップ９００の積層時、各半導体チップ９００の接合部においては、位置決め用表面バンプ電極９０１Ａは、複数箇所で、位置決め用裏面バンプ電極９０１Ｂを囲むように隣接する。
【０１６１】
ここで、位置決め用表面バンプ電極９０１Ａと位置決め用裏面バンプ電極９０１Ｂとが１箇所において篏合状態とされている場合には、半導体チップ９００は、面内の上下左右方向への移動は規制されるが、面内の回転方向の移動は規制されない。しかし、位置決め用表面バンプ電極９０１Ａと位置決め用裏面バンプ電極９０１Ｂとは、複数箇所で篏合状態とされているため、半導体チップ９００の面内の回転方向の移動も規制される。すなわち、位置決め用表面バンプ電極９０１Ａおよび位置決め用裏面バンプ電極９０１Ｂは、２箇所以上で篏合状態とされ、これにより、半導体チップ９００の面内の移動が規制されることになる。
【０１６２】
そのため、半導体チップ９００の積層時、表面バンプ電極１０２Ａおよび裏面バンプ電極１０２Ｂの間の位置ずれを抑制することができる。
（第３の実施形態）
次に、図１０Ａ〜図１０Ｃを用いて、本発明の第３の実施形態の半導体チップ１０００の構成について説明する。本実施形態の半導体チップ１０００においては、第１の実施形態の半導体チップ１００と比較して、位置決め用表面バンプ電極および位置決め用裏面バンプ電極の配置パターンが異なっている。以下では、主に、本実施形態の半導体チップ１０００における位置決め用表面バンプ電極および位置決め用裏面バンプ電極の配置パターンについて説明する。
【０１６３】
図１０Ａは、半導体チップ１０００の上面図である。また、図１０Ｂは、図１０Ａに示すＥ−Ｅ’線に沿った断面図である。また、図１０Ｃは、図１０Ａに示す半導体チップ１０００の位置決め用表面バンプ電極１００１Ａおよび位置決め用裏面バンプ電極１００１Ｂの配置パターンの一例を示す図である。なお、図１０Ｃにおいては、位置決め用バンプ電極１００１Ａ（１００１Ａ−１〜１００１Ａ−８）を実線で示し、位置決め用バンプ電極１００１Ｂ（１００１Ｂ−１〜１００１Ｂ−４）を点線で示している。
【０１６４】
図１０Ａ、図１０Ｃに示すように、半導体チップ１０００の積層時、各半導体チップ１０００の接合部においては、一の半導体チップ１０００の位置決め用表面バンプ電極１００１Ａは、他の半導体チップ１０００の位置決め用裏面バンプ電極１００１Ｂ（１００１Ｂ−１〜１００１Ｂ−４）と、位置決め用裏面バンプ電極１００１Ｂ−１〜１００１Ｂ−４を頂点とする長方形を取り囲むように隣接し、衝突することなく嵌合状態とされる。
【０１６５】
具体的には、各半導体チップの接合部においては、位置決め用表面バンプ電極１００１Ａ−１のＸ軸方向右側には位置決め用裏面バンプ電極１００１Ｂ−１が隣接し、位置決め用表面バンプ電極１００１Ａ−２のＹ軸方向下側には位置決め用裏面バンプ電極１００１Ｂ−１が隣接している。また、位置決め用表面バンプ電極１００１Ａ−３のＹ軸方向下側には位置決め用裏面バンプ電極１００１Ｂ−２が隣接し、位置決め用表面バンプ電極１００１Ａ−４のＸ軸方向左側には位置決め用裏面バンプ電極１００１Ｂ−２が隣接している。また、位置決め用表面バンプ電極１００１Ａ−５のＸ軸方向右側には位置決め用裏面バンプ電極１００１Ｂ−３が隣接し、位置決め用表面バンプ電極１００１Ａ−６のＹ軸方向上側には位置決め用裏面バンプ電極１００１Ｂ−３が隣接している。また、位置決め用表面バンプ電極１００１Ａ−７のＹ軸方向上側には位置決め用裏面バンプ電極１００１Ｂ−４が隣接し、位置決め用表面バンプ電極１００１Ａ−８のＸ軸方向左側には位置決め用裏面バンプ電極１００１Ｂ−４が隣接している。
【０１６６】
このように、半導体チップ１０００の積層時、各半導体チップ１０００の接合部においては、位置決め用表面バンプ電極１００１Ａは、位置決め用裏面バンプ電極１００１Ｂと、複数の位置で隣接し、位置決め用表面バンプ電極１００１Ａおよび位置決め用裏面バンプ電極１００１Ｂは篏合状態とされ、半導体チップ１０００の面内の移動が規制される。
【０１６７】
そのため、半導体チップ１０００の積層時、表面バンプ電極１０２Ａおよび裏面バンプ電極１０２Ｂの間の位置ずれを抑制することができる。
【０１６８】
次に、図１１〜図１３を用いて、位置決め用表面バンプ電極および位置決め用裏面バンプ電極の他の配置パターンについて説明する。
【０１６９】
図１１においては、位置決め用表面バンプ電極１１０１Ａ（１１０１Ａ−１，１１０１Ａ−２）を実線で示し、位置決め用裏面バンプ電極１１０１Ｂ（１１０１Ｂ−１，１１０１Ｂ−２）を点線で示している。
【０１７０】
図１１に示すように、位置決め用表面バンプ電極１１０１Ａ、位置決め用裏面バンプ電極１１０１Ｂは、底面が略正方形の略正四角柱状であり、位置決め用表面バンプ電極１１０１Ａおよび位置決め用裏面バンプ電極１１０１Ｂを有する半導体チップの積層時、各半導体チップの接合部においては、一の半導体チップの位置決め用表面バンプ電極１１０１Ａは、他の半導体チップの位置決め用裏面バンプ電極１１０１Ｂと、対向する側面同士が隣接し、衝突することなく嵌合状態とされる。
【０１７１】
具体的には、各半導体チップの接合部においては、位置決め用表面バンプ電極１１０１Ａ−１のＹ軸方向下側の一辺には位置決め用裏面バンプ電極１１０１Ｂ−１の一辺が隣接し、位置決め用表面バンプ電極１１０１Ａ−１のＸ軸方向右側の他辺には位置決め用裏面バンプ電極１１０１Ｂ−２の一辺が隣接している。また、位置決め用表面バンプ電極１１０１Ａ−２のＸ軸方向左側の一辺には位置決め用裏面バンプ電極１１０１Ｂ−１の他辺が隣接し、位置決め用表面バンプ電極１１０１Ａ−２のＹ軸方向上側の他辺には位置決め用裏面バンプ電極１１０１Ｂ−２の他辺が隣接している。
【０１７２】
このように、位置決め用表面バンプ電極１１０１Ａ、および、位置決め用裏面バンプ電極１１０１Ｂは正四角柱状をしており、半導体チップの積層時、各半導体チップの接合部においては、位置決め用表面バンプ電極１１０１Ａおよび位置決め用裏面バンプ電極１１０１Ｂは、対向する側面同士が隣接し、半導体チップの面内の移動が規制される。すなわち、位置決め用表面バンプ電極１１０１Ａおよび位置決め用裏面バンプ電極１１０１Ｂは、それらの形状により、１箇所で篏合状態とされていたとしても、半導体チップの面内の移動が規制されることになる。
【０１７３】
そのため、半導体チップの積層時、表面および裏面バンプ電極の間の位置ずれを抑制することができる。
【０１７４】
次に、図１２においては、位置決め用表面バンプ電極１２０１Ａ（１２０１Ａ−１，１２０１Ａ−２）を実線で示し、位置決め用裏面バンプ電極１２０１Ｂを点線で示している。
【０１７５】
図１２に示すように、位置決め用表面バンプ電極１２０１Ａ（１２０１Ａ−１，１２０１Ａ−２）は、底面がＬ字型の柱状をしており、Ｌ字の屈曲部同士が対向して設けられ、位置決め用裏面バンプ電極１２０１Ｂは直方体状に１つ設けられている。位置決め用表面バンプ電極１２０１Ａおよび位置決め用裏面バンプ電極１２０１Ｂを有する半導体チップの積層時、各半導体チップの接合部においては、一の半導体チップの位置決め用表バンプ電極１２０１Ａは、他の半導体チップの位置決め用裏面バンプ電極１２０１Ｂの側面のおのおのを囲むように隣接し、衝突することなく嵌合状態とされる。
【０１７６】
具体的には、各半導体チップの接合部においては、位置決め用表面バンプ電極１２０１Ａ−１は、位置決め用裏面バンプ電極１２０１Ｂと、位置決め用裏面バンプ電極１２０１ＢのＹ軸方向の一方の面およびＸ軸方向の一方の面において隣接する。また、位置決め用表面バンプ電極１２０１Ａ−２は、位置決め用裏面バンプ電極１２０１Ｂと、位置決め用裏面バンプ電極１２０１ＢのＹ軸方向の他方の面およびＸ軸方向の他方の面において隣接する。
【０１７７】
このように、半導体チップの積層時、各半導体チップの接合部においては、位置決め用表面バンプ電極１２０１Ａは、直方体状の位置決め用裏面バンプ電極１２０１Ｂの側面のおのおのと隣接し、半導体チップの面内の移動が規制される。すなわち、位置決め用表面バンプ電極１２０１Ａおよび位置決め用裏面バンプ電極１２０１Ｂは、それらの形状により、１箇所で篏合状態とされていたとしても、半導体チップの面内の移動が規制されることになる。
【０１７８】
そのため、半導体チップの積層時、表面および裏面バンプ電極の間の位置ずれを抑制することができる。
【０１７９】
なお、本実施形態では、位置決め用バンプ電極１２０１Ｂは、略直方体状である例を示したが、これに限られない。位置決め用バンプ電極１２０１Ｂは、底面が多角形の多角柱状であってもよい。
【０１８０】
次に、図１３においては、位置決め用表面バンプ電極１３０１Ａを実線で示し、位置決め用裏面バンプ電極１３０１Ｂを点線で示している。
【０１８１】
図１３に示すように、位置決め用表面バンプ電極１３０１Ａは、底面が環状の一部が切り取られた略Ｃ字型の柱状をしており、位置決め用裏面バンプ電極１３０１Ｂは、円柱状をしており、シリコン基板の複数の異なる位置にそれぞれが設けられている。位置決め用表面バンプ電極１３０１Ａおよび位置決め用裏面バンプ電極１３０１Ｂを有する半導体チップの積層時、各半導体チップの接合部においては、一の半導体チップの位置決め用表面バンプ電極１３０１Ａの内側の側面と、他の半導体チップの位置決め用裏面バンプ電極１３０１Ｂの側面とが隣接し、位置決め用表面バンプ電極１３０１Ａおよび位置決め用表面バンプ電極１３０１Ｂは衝突することなく嵌合状態とされる。
【０１８２】
このように、半導体チップの積層時、各半導体チップの接合部においては、位置決め用表面バンプ電極１３０１Ａは、位置決め用裏面バンプ電極１３０１Ｂを取り囲むように隣接しているため、位置決め用表面バンプ電極１３０１Ａおよび位置決め用表面バンプ電極１３０１Ｂは、１箇所で篏合状態とされていても、半導体チップの面内の回転方向の移動が制限されないが、複数箇所で篏合状態とされているため、半導体チップの面内の回転方向を含む移動が制限される。すなわち、位置決め用表面バンプ電極１３０１Ａおよび位置決め用裏面バンプ電極１３０１Ｂは、２箇所以上で篏合状態とされることで、半導体チップの面内の移動が規制されることになる。
【０１８３】
そのため、半導体チップの積層時、表面および裏面バンプ電極の間の位置ずれを抑制することができる。
【０１８４】
上述した実施形態においては、位置決め用表面バンプ電極の高さが表面バンプ電極の高さよりも高く、位置決め用裏面バンプ電極の高さが裏面バンプ電極の高さよりも高い例を用いて説明したが、これに限られるものではない。位置決め用表面バンプ電極および位置決め用裏面バンプ電極のうちのいずれか一方の高さが、同じ面に形成されたバンプ電極の高さよりも高ければよい。
【符号の説明】
【０１８５】
１００、９００、１０００    半導体チップ
１０１    シリコン基板
１０１Ａ    回路形成層
１０２Ａ、７２１    表面バンプ電極
１０２Ｂ、７２３    裏面バンプ電極
１０３Ａ、９０１Ａ、１００１Ａ、１１０１Ａ、１２０１Ａ、１３０１Ａ    位置決め用表面バンプ電極
１０３Ｂ、９０１Ｂ、１００１Ｂ、１１０１Ｂ、１２０１Ｂ、１３０１Ｂ    位置決め用裏面バンプ電極
１０４Ａ    補強用表面バンプ電極
１０４Ｂ    補強用裏面バンプ電極
１０５、７２４    貫通電極
１０６    樹脂層
２０１、２０２    電極パッド
２０３、７１４    絶縁膜
２０４、２０５    表面シード層
２０６、２０７    表面ピラー部
２０８、２０９    Ｎｉメッキ層
２１０、２１１    Ａｕメッキ層
２１２、２１３    絶縁リング
２１４、２１５    裏面シード層
２１６、２１７    裏面ピラー部
２１８、２１９    裏面はんだ層
３００    半導体ウエハ
３０１    チップ形成領域
３０２、８０２    ダイシングライン
３０３    接着部材
３０４    支持基板
３０５    ダイシングテープ
４０１    フォトレジスト層
４０２、４０３    開口部
５０１    ボンディングステージ
５０２、５０４    吸着孔
５０３    ボンディングツール
５０５    チップ積層体
７００    半導体装置
７１０    配線基板
７１１    絶縁基板
７１２    接続パッド
７１３    ランド
７２０    ロジックチップ
７２２    表面はんだ層
７３０    樹脂部材
７４０    封止樹脂
７５０    はんだボール
８０１    製品形成部
【図１Ａ】
2015041743.tif 000003
【図１Ｂ】
2015041743.tif 000004
【図１Ｃ】
2015041743.tif 000005
【図１Ｄ】
2015041743.tif 000006
【図２】
2015041743.tif 000007
【図３Ａ】
2015041743.tif 000008
【図３Ｂ】
2015041743.tif 000009
【図３Ｃ】
2015041743.tif 000010
【図３Ｄ】
2015041743.tif 000011
【図３Ｅ】
2015041743.tif 000012
【図３Ｆ】
2015041743.tif 000013
【図３Ｇ】
2015041743.tif 000014
【図４Ａ】
2015041743.tif 000015
【図４Ｂ】
2015041743.tif 000016
【図４Ｃ】
2015041743.tif 000017
【図４Ｄ】
2015041743.tif 000018
【図５Ａ】
2015041743.tif 000019
【図５Ｂ】
2015041743.tif 000020
【図５Ｃ】
2015041743.tif 000021
【図５Ｄ】
2015041743.tif 000022
【図６Ａ】
2015041743.tif 000023
【図６Ｂ】
2015041743.tif 000024
【図７】
2015041743.tif 000025
【図８Ａ】
2015041743.tif 000026
【図８Ｂ】
2015041743.tif 000027
【図８Ｃ】
2015041743.tif 000028
【図８Ｄ】
2015041743.tif 000029
【図８Ｅ】
2015041743.tif 000030
【図８Ｆ】
2015041743.tif 000031
【図９Ａ】
2015041743.tif 000032
【図９Ｂ】
2015041743.tif 000033
【図９Ｃ】
2015041743.tif 000034
【図１０Ａ】
2015041743.tif 000035
【図１０Ｂ】
2015041743.tif 000036
【図１０Ｃ】
2015041743.tif 000037
【図１１】
2015041743.tif 000038
【図１２】
2015041743.tif 000039
【図１３】
2015041743.tif 000040