(57)【要約】【課題】半導体集積回路のゲート酸化膜破壊による故障を事前に予測する。【解決手段】実施形態による故障診断方法は、複数の半導体集積回路の静止状態における電源電圧に対する待機時消費電流の時間的関係をそれぞれ計測する準備データ取得試験ステップＳ１０と、準備データ取得試験ステップの結果およびフィールドデータを集積してデータベースとして保存する関係取得ステップＳ３１と、対象半導体集積回路の待機時消費電流を測定する対象測定ステップＳ４１と、データベースに集積されたデータに基づいて対象半導体集積回路の故障予測を行う故障予測ステップＳ４３を有する。準備データ取得試験ステップＳ１０は、電圧印加ステップと、電流測定ステップと、データ取得ステップとを有する。【選択図】図１
2015152515.tif 000002
【特許請求の範囲】
【請求項１】
対象半導体集積回路の故障診断方法であって、
前記対象半導体集積回路と同形式の複数の半導体集積回路の静止状態において複数種類の電源電圧に対して、待機時消費電流を所定の状態にまで移行させながら所定の時間ごとに前記電源電圧と前記待機時消費電流とを計測するそれぞれの試験を行う準備データ取得試験ステップを有し、前記準備データ取得試験ステップの結果およびフィールドデータを集積して、待機時消費電流がリミット値に到達するまでの時間の関係を求めデータベースとして保存する関係取得ステップと、
前記対象半導体集積回路の待機時消費電流を測定する対象測定ステップと、
前記データベースに集積されたデータに基づいて前記対象半導体集積回路の故障予測を行う故障予測ステップと、
を有し、
前記準備データ取得試験ステップのそれぞれの試験は、
前記半導体集積回路の電源側端子に電源電圧を印加して前記電源側端子と接地端子間の電源電圧を測定する電圧印加ステップと、
前記電源電圧のもとで待機時消費電流を測定する電流測定ステップと、
電圧印加ステップと電流測定ステップを繰り返した後に、各時点における前記電源電圧と前記待機時消費電流を出力するデータ取得ステップと、
を有することを特徴とする半導体集積回路故障診断方法。
【請求項２】
前記所定の状態は、待機時消費電流がリミット値に到達した状態であることを特徴とする請求項１に記載の半導体集積回路故障診断方法。
【請求項３】
前記所定の状態は、待機時消費電流が動作不良発生下限値に到達した状態であることを特徴とする請求項１に記載の半導体集積回路故障診断方法。
【請求項４】
前記データベースは、前記電源電圧の大きさに対しての前記待機時消費電流の関係を整理したデータを含むことを特徴とする請求項１ないし請求項３のいずれか一項に記載の半導体集積回路故障診断方法。
【請求項５】
前記データベースは、前記電源電圧が一定の場合のケースのデータを集積し、電源電圧の大きさに対してリミット値到達に至る時間の関係データを含むことを特徴とする請求項１ないし請求項４のいずれか一項に記載の半導体集積回路故障診断方法。
【請求項６】
前記データベースは、前記電源電圧が一定の場合のケースのデータを集積し、待機時消費電流の絶対値の時間的な増加率と前記待機時消費電流がリミット値に到達するまでの時間との関係データを含むことを特徴とする請求項１ないし請求項５のいずれか一項に記載の半導体集積回路故障診断方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体集積回路の故障診断方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路の微細化・高集積化にともない、いわゆるＭＯＳトランジスタ、すなわちＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のゲート酸化膜についても微細化が進んでいる。ＭＯＳＦＥＴのゲート酸化膜は、数ｎｍ〜１００ｎｍ程度の薄い膜であるため、耐圧値より高い電圧を印加すると破壊してしまう。また、実使用状態においても、ＴＤＤＢ（Ｔｉｍｅ  Ｄｅｐｅｎｄｅｎｔ  Ｄｉｅｌｅｃｔｒｉｃ  Ｂｒｅａｋｄｏｗｎ）と呼ばれる時間に依存した酸化膜の破壊が起こる可能性がある。
【０００３】
これらの破壊は、ゲート酸化膜の欠陥に基づく絶縁耐圧の分布状態および潜在的欠陥密度に大きく左右される。絶縁耐圧分布および潜在的欠陥密度を決定するパラメータは、ゲート電極材料、膜厚、基板の欠陥、酸化方法、クリーニング、汚染などであり、その関係は非常に複雑である。
【０００４】
これまで、酸化膜のリーク伝導機構は、Ｆｏｗｌｅｒ  Ｎｏｒｄｈｅｉｍトンネリング電流、および完全に絶縁性が失われたハードブレークダウンと呼ばれるモードの２種類に大別されていた。しかし、近年ゲート酸化膜の薄膜化により、５ｎｍ以下の薄膜では、ダイレクトトンネリング電流やＳＩＬＣ（Ｓｔｒｅｓｓ  Ｉｎｄｕｃｅｄ  Ｌｅａｋａｇｅ  Ｃｕｒｒｅｎｔ）、ソフトブレークダウンと呼ばれる伝導機構が観測されるようになっている。
【０００５】
ＳＩＬＣは、磨耗故障期に至る過程の初期段階から、徐々にリーク電流の増加として観測される。ソフトブレークダウンは、ハードブレークダウンとＳＩＬＣの中間領域的な電流増加を示すが、酸化膜が完全にショートした状態ではなく、ある程度の絶縁性を有した状態を示す。このようなストレスリークは、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）やフラッシュメモリの信頼性などに影響していると思われる。
【０００６】
従来行われている半導体集積回路のスクリーニングでは、出荷検査または入荷検査の段階で、データシートに記載されている規格値を基に入出力特性を測定し、規格値を逸脱していないかを評価していた。また、半導体集積回路に温度や湿度などの環境負荷を与えて加速劣化を行う信頼性試験では、諸特性の経時変化から劣化傾向や故障の発生有無を調査している。
【０００７】
また、半導体集積回路の故障診断方法においては、酸化膜を絶縁破壊させる前に絶縁破壊を引き起こす部分を判別して把握する技術が知られている。また、さらにはこの絶縁破壊を引き起こす部分の観察を行って、酸化膜が絶縁破壊を引き起こす原因を解析するとともに、酸化膜が絶縁破壊に至るまでの詳細な情報を得ることのできるシリコンウエーハの評価方法がある（例えば、特許文献１参照）。
【０００８】
このシリコンウエーハの電気特性を評価する評価方法では、シリコンウエーハ上に酸化膜と電極を順次形成してＭＯＳキャパシタを作製する。その後に、ＭＯＳキャパシタの酸化膜に電圧を印加して酸化膜に流れる電流値をモニタリングし、酸化膜に流れる電流を観察する。リーク電流が観察された時点で電気ストレスの印加を止めることによって、リーク電流が観察される部分を絶縁破壊が生じる前に判別するものである。
【０００９】
また、半導体集積回路の故障診断方法では、高感度で高精度のテスタを用いても測定エラーを発生させずに、膜厚の厚い絶縁膜のブレイクダウン電圧を安定して測定し、絶縁破壊特性の評価を行うことのできる半導体基板の評価方法がある（例えば、特許文献２参照）。
【００１０】
この半導体基板の評価方法は、テスタを用いて、半導体基板に形成した絶縁膜のブレイクダウン電圧を測定し、絶縁膜の絶縁破壊特性を評価する。絶縁膜に電圧を印加してブレイクダウン電圧を測定する際に、予め絶縁膜の厚さを測定して絶縁膜の厚さからブレイクダウン電圧を予測しておく。予測したブレイクダウン電圧の値と絶縁膜のブレイクダウン前後でモニタリングされる電流値の桁数差との積で表されるテスタの負荷量を、テスタで測定エラーが発生する臨界値以下となるように、モニタリングする電流の測定範囲を設定して、絶縁膜の絶縁破壊特性を評価するものである。
【００１１】
また、半導体集積回路の故障診断方法では、故障モードの特定方法に係り、特にある論理テストパターンを入力したときにＩｄｄｑと称する論理の静止状態におけるリーク電流異常が発生するＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ＭＯＳ）論理回路に発生した故障モードを特定する方法がある（例えば、特許文献３参照）。
【００１２】
この方法では、ＣＭＯＳ論理回路の入力端子より、任意の論理動作テストパターンを順次に入力し、ＣＭＯＳ論理回路の論理動作の静止状態における電源電流をそれぞれ測定する。そのうち、論理動作の静止状態における電源電流が、所定値を越えて流れる異常が発生する論理動作テストパターンを抽出する。抽出した論理動作テストパターンを印加した状態で、電源電圧の変化に応じて変化する静止状態における電源電流の変化特性カーブから、故障モードを特定するものである。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００４−２７３４７７号公報
【特許文献２】特開２００４−２７３９７０号公報
【特許文献３】特開平９−１５２９４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上述した従来のスクリーニングや加速劣化試験による信頼性評価では、ＳＩＬＣやソフトブレークダウンなどの酸化膜が完全にショートしないリーク現象についての故障判定が困難であり、ＥＥＰＲＯＭやフラッシュメモリの信頼性を正確に評価することができないという課題があった。
【００１５】
特許文献１記載のシリコンウエーハの評価方法においては、酸化膜を絶縁破壊させる前に絶縁破壊を引き起こす部分を判別して把握することができるが、この方法はシリコンウエーハの状態での評価方法であり、製品として市場に出ているパッケージ化された半導体集積回路の状態では評価ができないという課題があった。
【００１６】
特許文献２記載の半導体基板の評価方法においては、半導体基板に形成した絶縁膜のブレイクダウン電圧についてテスタを用いて測定し、絶縁膜の絶縁破壊特性を評価する半導体基板の評価方法であるが、予め絶縁膜の厚さを測定しておかなければならないという問題があり、パッケージを非破壊の状態で評価することができないという課題があった。
【００１７】
また、特許文献３記載の故障モードの特定方法においては、リーク電流異常が発生した半導体集積回路について、論理動作テストパターンを用いて、ＣＭＯＳ論理回路の論理動作の静止状態における電源電流をそれぞれ測定し、電源電圧の変化に応じて変化する電源電流の変化特性カーブから、故障モードを特定するようにしたものであるが、半導体集積回路が完全に故障していない状態でのＳＩＬＣやソフトブレークダウンなどの酸化膜が完全にショートしないリーク現象については故障判定が困難であり、ＥＥＰＲＯＭやフラッシュメモリの信頼性を正確に評価することができないという課題があった。
【００１８】
本発明の実施形態は、上述した課題を解決するためになされたものであり、半導体集積回路のゲート酸化膜破壊による故障を事前に予測することを目的とする。
【課題を解決するための手段】
【００１９】
上述の目的を達成するため、本実施形態は、故障診断の対象である対象半導体集積回路の故障診断方法であって、前記対象半導体集積回路と同形式の複数の半導体集積回路の静止状態において複数種類の電源電圧に対して、待機時消費電流を所定の状態にまで移行させながら所定の時間ごとに前記電源電圧と前記待機時消費電流とを計測するそれぞれの試験を行う準備データ取得試験ステップを有し、前記準備データ取得試験ステップの結果およびフィールドデータを集積して、待機時消費電流がリミット値に到達するまでの時間の関係を求めデータベースとして保存する関係取得ステップと、前記対象半導体集積回路の待機時消費電流を測定する対象測定ステップと、前記データベースに集積されたデータに基づいて前記対象半導体集積回路の故障予測を行う故障予測ステップと、を有し、前記準備データ取得試験ステップのそれぞれの試験は、前記半導体集積回路の電源側端子に電源電圧を印加して前記電源側端子と接地端子間の印加した電源電圧を測定する電圧印加ステップと、前記電源電圧のもとで待機時消費電流を測定する電流測定ステップと、電圧印加ステップと電流測定ステップを繰り返した後に、各時点における前記電源電圧と前記待機時消費電流を出力するデータ取得ステップと、を有することを特徴とする。
【発明の効果】
【００２０】
本発明の実施形態によれば、半導体集積回路のゲート酸化膜破壊による故障を事前に予測することができる。
【図面の簡単な説明】
【００２１】
【図１】第１の実施形態に係る半導体集積回路の故障診断方法の全体の手順を示すフロー図である。
【図２】第１の実施形態に係る半導体集積回路の故障診断方法における確認試験の試験回路の回路図である。
【図３】一般的なＭＯＳＦＥＴの模式図である。
【図４】第１の実施形態に係る半導体集積回路の故障診断方法のうちの確認試験の手順を示すフロー図である。
【図５】正常時のＶｃｃ−Ｉｓｂ特性の例を示すグラフであり、（ａ）はＶｃｃの増加に対して単調増加の場合、（ｂ）は単調減少の場合を示す。
【図６】異常時のＶｃｃ−Ｉｓｂ特性の例を示すグラフであり、（ａ）はＶｃｃの増加に対して単調増加の場合、（ｂ）は単調減少の場合を示す。
【図７】Ｖｃｃ−Ｉｓｂ特性の時間変化を示すデータベース用のグラフである。
【図８】Ｖｃｃが一定の場合におけるＩｓｂの経時変化を示すグラフである。
【図９】第２の実施形態において、Ｉｓｂの時系列分析による故障を予測するグラフである。
【図１０】Ｖｃｃ−Ｉｓｂ特性の例におけるＩｓｂの最大値を示すグラフであり、（ａ）はＶｃｃの増加に対して単調増加の場合、（ｂ）は単調減少の場合を示す。
【図１１】第３の実施形態において、電源電圧Ｖｃｃに対するＩｓｂの最大値への到達時間のデータベース用データのグラフである。
【図１２】Ｉｓｂの経時変化の変化分の絶対値を示すグラフである。
【図１３】第４の実施形態において、Ｉｓｂの経時変化の変化分の絶対値の変化率と経過時間の関係を示すグラフである。
【図１４】第４の実施形態において、Ｉｓｂの経時変化の変化分の絶対値の変化率に対するＩｓｂの最大値への到達時間のデータベース用データのグラフである。
【図１５】待機時消費電流Ｉｓｂの経時変化を示すグラフである。
【図１６】待機時消費電流Ｉｓｂの他の経時変化を示すグラフである。
【発明を実施するための形態】
【００２２】
以下、図面を参照して、本発明の実施形態に係る半導体集積回路の故障診断方法について説明する。ここで、互いに同一または類似の部分には、共通の符号を付して、重複説明は省略する。
【００２３】
［第１の実施形態］
図１は、第１の実施形態に係る半導体集積回路の故障診断方法の全体の手順を示すフロー図である。本実施形態は、ＭＯＳＦＥＴを使用する故障診断の対象である対象半導体集積回路の故障診断方法である。故障診断方法は、準備段階のステップと、対象半導体集積回路すなわち、診断対象とする半導体集積回路２０（図２）の診断をするステップＳ４０とに大別される。
【００２４】
まず、準備段階は、個別の故障診断の対象についての故障診断を可能とするためにデータベースを準備する段階である。まず、準備データを取得するための確認試験を行う（ステップＳ１０）。確認試験は、対象半導体集積回路と同形式の複数の半導体集積回路の電源電圧に対する待機時消費電流の時間的関係をそれぞれ計測する。ここで、待機時消費電流とは、対象半導体集積回路の論理動作の静止状態における電源電流である。
【００２５】
また、フィールドデータの集積を行う（ステップＳ２０）。具体的には、対象半導体集積回路と同形式の半導体集積回路の故障情報を収集し、それぞれの半導体集積回路に印加されていた電源電圧、故障までの経過時間等を整理する。
【００２６】
次に、データベースの整備を行う（ステップＳ３０）。具体的には、まず、確認試験によって得られたデータ、および集積されたフィールドデータに基づいて得られた待機時消費電流がリミット値に到達するまでの時間の関係を求める（ステップＳ３１）。次に、求められたこの関係をデータベースとして保存する（ステップＳ３２）。なお、データベースは、基本的に確認試験によって体系だった関係データを整備しておき、フィールドデータは、確認試験結果の傍証として、あるいは、精度向上のために使用する。したがって、確認試験結果で十分な場合は、確認試験結果のみでデータベースを構築することでもよい。
【００２７】
診断対象とする半導体集積回路の故障診断をするステップでは、先ず、試験回路（図２）を用いて、対象とする半導体集積回路２０（図２）に電源電圧Ｖｃｃを印加して、当該半導体集積回路２０の現状の待機時消費電流Ｉｓｂの測定を行う（ステップＳ４１）。ここで、待機時消費電流Ｉｓｂは、半導体集積回路２０の待機状態において電源から供給される電流すなわち待機時消費電流である。
【００２８】
次に、データベースに集積されたデータに基づいて当該半導体集積回路２０の現状の待機時消費電流Ｉｓｂがリミット値を超えているか否かを判定する（ステップＳ４２）。ここで、リミット値については、データベース４２に記憶されている半導体集積回路２０の製造元のデータシートに記載された待機時消費電流Ｉｓｂの上限値をリミット値とする。あるいは、製造元のデータシートに記載された上限値に基づいて新たにリミット値を設定してもよい。
【００２９】
待機時消費電流Ｉｓｂがリミット値を超えている場合（ステップＳ４２  ＹＥＳ）は、故障を予測し、故障に至る余寿命を評価する（ステップＳ４３）。余寿命の評価の際は、データベース４２に記憶されたデータを活用する。また、リミット値を超えていない場合（ステップＳ４２  ＮＯ）は、終了する。
【００３０】
図２は、実施形態に係る半導体集積回路の故障診断方法における確認試験の試験回路の回路図、すなわち待機時消費電流Ｉｓｂを測定する際の試験回路の回路図である。半導体集積回路２０は、本体部２１、この本体部２１に接続された電源側端子２２、接地側端子２３およびその他の端子２４を有する。
【００３１】
試験回路３０は、電源側端子２２と接地側端子２３間に直流電圧を印加する直流電源３１、電源側端子２２と接地側端子２３間に印加された電圧を測定する電圧計３２、電源側端子２２と接地側端子２３間を流れる電流を測定する電流計３３、データ処理装置４０、および入力装置５０を有する。データ処理装置４０は、データベース４２、時間計測部４３および表示部４５を有する。
【００３２】
電圧計３２および電流計３３の信号は、それぞれ、データ処理装置４０に入力される。ここで、試験回路３０は、半導体集積回路２０の静止状態となるように構成されている。ここで、静止状態とは、その他の端子２４には、外部から何も入力されておらず、外部からの入力による動作をしていない状態を意味する。
【００３３】
データ処理装置４０は、電圧計３２および電流計３３から入力された信号に基づいて評価対象である半導体集積回路２０の電源側端子２２と接地側端子２３間に印加される電源電圧Ｖｃｃと、その電源電圧Ｖｃｃのときに流れる電流、すなわち待機時消費電流Ｉｓｂの対応関係とそれぞれの時刻を記憶する。データ処理装置４０は、データベース４２および表示部４５を有しており、整理した結果は、表示部４５に表示される。
【００３４】
データベース４２は、半導体集積回路２０の製造元のデータシートに記載された待機時消費電流Ｉｓｂのリミット値、電源電圧Ｖｃｃの規格最小値および規格最大値などの情報を収納、記憶している。また、入力装置５０から入力された追加情報を収納、記憶する。データ処理装置４０では、試験結果の整理、判定等において、データベース４２に記憶されたリミット値等を使用して、判定を行う。また、データベース４２に記憶されているデータは、表示部４５によって選択、表示させることができる。時間計測部４３は、試験対象の半導体集積回路２０ごとに電源電圧Ｖｃｃが印加されている経過時間をカウントする。
【００３５】
図３は、一般的なＭＯＳＦＥＴの模式図である。ＭＯＳＦＥＴ１０は、シリコン基板１１上に互いに間隔をおいてソース１２およびドレイン１３が形成されている。ソース１２とドレイン１３との間のシリコン基板１１上には、絶縁膜としてのゲート酸化膜１５が形成されている。ゲート酸化膜１５上には、ゲート酸化膜１５上によってシリコン基板１１と電気的に絶縁された状態でゲート１４が形成されている。ゲート１４の電圧を変えることによって、ソース１２とドレイン１３間が電気的に導通状態と非導通状態の間で相互に切り替えられる。
【００３６】
半導体集積回路２０は、このＭＯＳＦＥＴ１０を要素とした集合体である。あるＭＯＳＦＥＴ１０においてゲート酸化膜１５の絶縁機能が低下すると、半導体集積回路２０の待機時消費電流Ｉｓｂが増加することになる。
【００３７】
図４は、第１の実施形態に係る半導体集積回路の故障診断方法のうちの確認試験の手順を示すフロー図である。まず、静止状態における待機時消費電流のリミット値を設定する（ステップＳ１１）。次に、図２に示す試験時の構成を形成した後に、半導体集積回路２０に直流電源３１から電源電圧Ｖｃｃを印加する（ステップＳ１２）。印加する電源電圧Ｖｃｃの値は、たとえば、規格最小値と規格最大値の間の範囲とする。次に、電源電圧Ｖｃｃを印加した状態で、待機時消費電流Ｉｓｂを測定する（ステップＳ１３）。具体的には、この状態での印加された電源電圧Ｖｃｃは電圧計３２から、またその際の待機時消費電流Ｉｓｂは電流計３３からデータ処理装置４０に入力される。
【００３８】
次に電源電圧Ｖｃｃの印加を終了するかを判定する（ステップＳ１４）。すなわち、電源電圧Ｖｃｃを次の値に変更するに際して、変更しても所定の電圧範囲内にあるか否かを判定する。たとえば、規格最小電圧から上昇する場合は、電源電圧を増加させた場合に規格最大電源電圧以内であるか否かを判定する。また、規格最大電圧から下降する場合は、電圧を減少させた場合に規格最小電圧以上であるか否かを判定する。所定の電圧範囲であると判定された場合は、新たな電源電圧Ｖｃｃで電圧の印加（ステップＳ１２）以降、終了するかの判定（ステップＳ１４）までを繰り返す。
【００３９】
電源電圧Ｖｃｃの印加を終了したら、確認試験で得られた各データ取得時間における電源電圧Ｖｃｃ、待機時消費電流Ｉｓｂを後述するデータベースの形式に対応するような形に整理する（ステップＳ１５）。
【００４０】
図５は、正常時のＶｃｃ−Ｉｓｂ特性の例を示すグラフであり、（ａ）はＶｃｃの増加に対して単調増加の場合、（ｂ）は単調減少の場合を示す。通常、待機時消費電流Ｉｓｂは電源電圧Ｖｃｃが増加するにつれて徐々に増加または減少する単調な関数形状を示す。また、正常時には、印加する電源電圧Ｖｃｃの範囲では、待機時消費電流Ｉｓｂはリミット値以下である。
【００４１】
図６は、異常時のＶｃｃ−Ｉｓｂ特性の例を示すグラフであり、（ａ）はＶｃｃの増加に対して単調増加の場合、（ｂ）は単調減少の場合を示す。電源電圧を印加した状態が経過し、ＭＯＳＦＥＴ１０のゲート酸化膜１５の絶縁低下やゲート酸化膜１５の破壊により、ＳＩＬＣやソフトブレークダウンで徐々にリーク電流が増加してくると、図６に示すように、待機時消費電流Ｉｓｂの実測値がリミット値を超えるようになる。
【００４２】
図７は、Ｖｃｃ−Ｉｓｂ特性の時間変化を示すデータベース用のグラフである。確認試験において、電源電圧を印加した状態で、時間経過とともに、所定の時間間隔で、電源電圧Ｖｃｃに対する待機時消費電流Ｉｓｂの関係を取得してデータベース化しておく。図７は、経過時間をパラメータとした電源電圧Ｖｃｃに対する待機時消費電流Ｉｓｂの関係である。診断対象とする半導体集積回路２０について図２の試験回路で、電源電圧Ｖｃｃの値ＶＴを印加した状態での待機時消費電流ＩｓｂがＩＴであった場合、図７（ａ）または（ｂ）に示すように、横軸の値がＶＴ、縦軸の値がＩＴの点Ｐを求めると、電源電圧印加後の経過時間が、ｔ１とｔ２の間の時間ｔｘに対応していることが分かる。この結果、寿命をτとすれば、余寿命が（τ−ｔｘ）であると推定することができる。
【００４３】
以上のように、本実施形態による半導体集積回路の故障診断方法によって、半導体集積回路２０の故障を事前に予測することができる。
【００４４】
［第２の実施形態］
本実施形態は、第１の実施形態の変形である。第１の実施形態においては、電源電圧Ｖｃｃを変化させて、それぞれの印加した電源電圧Ｖｃｃ時の待機時消費電流Ｉｓｂを測定する。これに対して、本第２の実施形態においては、一定の電源電圧Ｖｃｃのもとで、電源電圧Ｖｃｃの印加（ステップＳ１２）と待機時消費電流Ｉｓｂの測定（ステップＳ１３）を繰り返す。
【００４５】
図８は、Ｖｃｃが一定の場合におけるＩｓｂの経時変化を示すグラフである。横軸は電源電圧Ｖｃｃを印加してからの経過時間時間を、縦軸は、待機時消費電流Ｉｓｂを示す。なお、本実施形態は、図２に示す試験回路を用いてもよいが、これに限定されない。たとえば、環境負荷を与えた加速劣化試験を行って任意の時間毎の時系列変化を調査することによってもよい。あるいは、通常、製品に搭載された半導体集積回路の電源電圧Ｖｃｃは一定であることから、製品に搭載してフィールドで使用した場合における時系列変化特性を調査することによってもよい。
【００４６】
図８に示すように、一定の電源電圧Ｖｃｃにおける待機時消費電流Ｉｓｂは、時間経過とともに、ＭＯＳＦＥＴ１０のゲート酸化膜１５の絶縁機能が低下すると、半導体集積回路２０の待機時消費電流Ｉｓｂが増加することになる。この時系列変化からリミット値を超える時間を検出することができる。
【００４７】
図９は、第２の実施形態において、Ｉｓｂの時系列分析による故障を予測するグラフである。通常の使用の上限、すなわちリミット値の待機時消費電流Ｉｓｂｍに対して、実際に動作不良が発生しだす故障開始待機時消費電流Ｉｓｂｅは、経験上は、たとえば、リミット値の１．５倍ないし２倍程度である。この値は、多数のケースについてのデータを集積することによって精度を向上させることができる。したがって、リミット値に至るまでの待機時消費電流Ｉｓｂｍの時間的変化の様子から、故障開始待機時消費電流Ｉｓｂｅに至る時間的変化を外挿によって推定し、余寿命を推定することができる。
【００４８】
［第３の実施形態］
本実施形態は、整理された電源電圧Ｖｃｃと待機時消費電流Ｉｓｂとの関係特性において、待機時消費電流Ｉｓｂが最大値を示す電源電圧Ｖｃｃを抽出し、その時系列変化から待機時消費電流Ｉｓｂが所定の値を超える時間を検出する方法である。
【００４９】
図１０は、Ｖｃｃ−Ｉｓｂ特性の例におけるＩｓｂの最大値を示すグラフであり、（ａ）は電源電圧Ｖｃｃの増加に対して単調増加の場合、（ｂ）は単調減少の場合を示す。図１０（ａ）に示す単調増加の場合は、電源電圧Ｖｃｃの最大値において待機時消費電流Ｉｓｂが最大となっている。また、図１０（ｂ）に示す単調減少の場合は、電源電圧Ｖｃｃの最小値において待機時消費電流Ｉｓｂが最大となっている。
【００５０】
たとえば、図１０（ａ）において、時刻ｔ１においては、電源電圧ＶｃｃがＶ１において待機時消費電流Ｉｓｂが最大である。この時刻ｔ１において、電源電圧ＶｃｃがＶ２の場合は、図１０（ａ）の点Ａ２の状態である。時刻がｔ２まで経過すると、経時変化によって電源電圧ＶｃｃがＶ２の場合に待機時消費電流Ｉｓｂが最大となる。すなわち、時刻ｔ１において、電源電圧ＶｃｃがＶ２の場合は、最大値に至る残り時間は（ｔ２−ｔ１）ということになる。
【００５１】
同様に、電源電圧ＶｃｃがＶ３の場合は、時刻がｔ２のときは図１０（ａ）の点Ａ３の状態である。時刻がｔ３となったときに待機時消費電流Ｉｓｂが最大値となる。すなわち、電源電圧ＶｃｃがＶ３の場合は、時刻ｔ２における最大値に至る残り時間は（ｔ３−ｔ２）であり、時刻ｔ１における最大値に至る残り時間は（ｔ３−ｔ１）ということになる。
【００５２】
同様に、図１０（ｂ）において、時刻ｔ１においては、電源電圧ＶｃｃがＶ１において待機時消費電流Ｉｓｂが最大である。この時刻ｔ１において、電源電圧ＶｃｃがＶ２の場合は、図１０（ｂ）の点Ｂ２の状態である。時刻がｔ２まで経過すると、経時変化によって電源電圧ＶｃｃがＶ２の場合に待機時消費電流Ｉｓｂが最大となる。すなわち、時刻ｔ１において、電源電圧ＶｃｃがＶ２の場合は、最大値に至る残り時間は（ｔ２−ｔ１）ということになる。
【００５３】
同様に、電源電圧ＶｃｃがＶ３の場合は、図１０（ｂ）の点Ｂ３の状態である。時刻がｔ３となったときに待機時消費電流Ｉｓｂが最大値となる。すなわち、電源電圧ＶｃｃがＶ３の場合は、時刻ｔ２における最大値に至る残り時間は（ｔ３−ｔ２）であり、時刻ｔ１における最大値に至る残り時間は（ｔ３−ｔ１）ということになる。
【００５４】
図１１は、第３の実施形態において、電源電圧Ｖｃｃに対するＩｓｂの最大値への到達時間のデータベース用データのグラフである。このように、待機時消費電流Ｉｓｂが最大となる電源電圧Ｖｃｃが時間とともに低下してくることから、電源電圧Ｖｃｃと待機時消費電流Ｉｓｂが最大値に到達する時間との関係を整理して、データベース化しておく。データベースに記憶されているこのデータを利用することによって、ある電源電圧Ｖｃｃでは待機時消費電流Ｉｓｂがリミット値を超えていなくても、待機時消費電流Ｉｓｂが最大となる時間が把握でき、余寿命が評価できる。
【００５５】
［第４の実施形態］
図１２は、Ｉｓｂの経時変化の変化分の絶対値を示すグラフである。横軸は、電源電圧Ｖｃｃを印加してからの経過時間を示す。縦軸は、待機時消費電流Ｉｓｂの初期値をＩｓｂｉとして、初期値からの変化分の絶対値、すなわち｜Ｉｓｂ−Ｉｓｂｉ｜の変化率δ、すなわち時間微分値を示す。前述のように、半導体集積回路２０の待機時消費電流Ｉｓｂの増加の多くは、ＭＯＳＦＥＴ１０においてゲート酸化膜１５の絶縁機能が低下したことによる。ゲート酸化膜１５の絶縁機能が高い場合より絶縁機能が低い場合の方が、ゲート酸化膜１５の絶縁機能の低下の速度は一般的に大きいことから、待機時消費電流Ｉｓｂの絶対値の増加の変化率δは、時間とともに増加する。
【００５６】
図１３は、第４の実施形態において、Ｉｓｂの経時変化の変化分の絶対値の変化率と経過時間の関係を示すグラフである。横軸はＩｓｂの経時変化の変化分の絶対値の変化率δを示す。縦軸は、電源電圧Ｖｃｃを印加してからの経過時間を示す。それぞれの曲線は、電源電圧Ｖｃｃを一定とした場合であり、電源電圧Ｖｃｃをパラメータとしている。
【００５７】
図１４は、第４の実施形態において、Ｉｓｂの経時変化の変化分の絶対値の変化率に対するＩｓｂの最大値への到達時間のデータベース用データのグラフである。この場合は、リミット値に到達するまでの到達時間を直接求める形式で、データベース化されている。
【００５８】
今、診断対象とする半導体集積回路２０について、所定の期間、試験を行い、電流変化率、すなわち待機時消費電流Ｉｓｂの増加率（時間微分値）がδＴであったとする。印加した電源電圧ＶｃｃがＶＴであった場合、図より、ＶＴに相当する線を内挿で作成し、横軸の値がδＴの直線との交点Ｐを求める。この交点Ｐの縦軸の値が、待機時消費電流Ｉｓｂのリミット値に到達するまでの時間である。
【００５９】
このように、データベースに記憶されている本実施形態の関係を用いることによって、異常の兆候を精度よく検出することができる。
【００６０】
［第５の実施形態］
図１５は、待機時消費電流Ｉｓｂの経時変化を示すグラフである。この場合は、電源電圧Ｖｃｃを印加してから一定時間経過後までの待機時消費電流Ｉｓｂの値を測定した結果、時間Ｔｘにおける値が最大値となっている。半導体集積回路２０の種類によっては、待機時消費電流Ｉｓｂが電源電圧Ｖｃｃを印加後から時間の経過とともに変化する傾向を示すものもある。
【００６１】
このような半導体集積回路２０について、図１５の経時変化を示すグラフにおいて待機時消費電流Ｉｓｂの最大値を抽出し、多数のサンプルについて、この最大値となった時間をデータベース化する。なお、最大値となった時間のみでなく、時系列変化特性を含めてデータベース化してもよい。このようなデータベースのデータを使用することによって、リミット値を超える時間を精度よく推定することができる。
【００６２】
図１６は、待機時消費電流Ｉｓｂの他の経時変化を示すグラフである。この場合は、待機時消費電流Ｉｓｂがある幅の中で変化しながら徐々に増加した後に、安定化している。このような場合について、電源電圧Ｖｃｃを印加してから安定するまでの経過時間を測定する。このようなケースについて多数の時間Ｔｙのデータを集積してデータベース化する。初期に変化する場合は、このようなデータを使用することで、異常の兆候を検出することができる。
【００６３】
［その他の実施形態］
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。また、各実施形態の特徴を組み合わせてもよい。さらに、これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。
【００６４】
これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００６５】
１０…ＭＯＳＦＥＴ、１１…シリコン基板、１２…ソース、１３…ドレイン、１４…ゲート、１５…ゲート酸化膜、２０…半導体集積回路、２１…本体部、２２…電源側端子、２３…接地側端子、２４…その他の端子、３０…試験回路、３１…直流電源、３２…電圧計、３３…電流計、４０…データ処理装置、４２…データベース、４３…時間計測部、４５…表示部、５０…入力装置
【図１】
2015152515.tif 000003
【図２】
2015152515.tif 000004
【図３】
2015152515.tif 000005
【図４】
2015152515.tif 000006
【図５】
2015152515.tif 000007
【図６】
2015152515.tif 000008
【図７】
2015152515.tif 000009
【図８】
2015152515.tif 000010
【図９】
2015152515.tif 000011
【図１０】
2015152515.tif 000012
【図１１】
2015152515.tif 000013
【図１２】
2015152515.tif 000014
【図１３】
2015152515.tif 000015
【図１４】
2015152515.tif 000016
【図１５】
2015152515.tif 000017
【図１６】
2015152515.tif 000018