(57)【要約】【課題】小信号利得偏差だけでなく、規定パワーでの電力利得の温度依存性も抑制することができる電力増幅器を得る。【解決手段】Ｔｒ１のソースは接地されている。Ｔｒ２のソースはＴｒ１のドレインに接続されている。Ｔｒ２のゲートと接地点との間に容量Ｃ１が接続されている。正の温度傾斜を持つアイドル電流制御回路５がＴｒ１のアイドル電流を周辺温度に比例させる。正の温度傾斜を持つドレイン電圧制御回路６がＴｒ１のドレイン電圧を周辺温度に比例させる。【選択図】図１
2015041832.tif 000002
【特許請求の範囲】
【請求項１】
接地されたソースを持つ第１のトランジスタと、
前記第１のトランジスタのドレインに接続されたソースを持つ第２のトランジスタと、
前記第２のトランジスタのゲートと接地点との間に接続された容量と、
前記第１のトランジスタのアイドル電流を周辺温度に比例させる正の温度傾斜を持つアイドル電流制御回路と、
前記第１のトランジスタのドレイン電圧を前記周辺温度に比例させる正の温度傾斜を持つドレイン電圧制御回路とを備えることを特徴とする電力増幅器。
【請求項２】
前記ドレイン電圧制御回路は、前記第２のトランジスタのゲートに前記周辺温度に比例した電圧を供給することを特徴とする請求項１に記載の電力増幅器。
【請求項３】
前記ドレイン電圧制御回路は、前記第２のトランジスタの基板に前記周辺温度に比例したボディ電圧を供給することを特徴とする請求項１に記載の電力増幅器。
【請求項４】
前記第１のトランジスタのドレインに接続されたソースと、前記第２のトランジスタのドレインに接続されたドレインとを持つ第３のトランジスタを更に備え、
前記ドレイン電圧制御回路は、前記第３のトランジスタのゲートに前記周辺温度に比例した電圧を供給することを特徴とする請求項１に記載の電力増幅器。
【請求項５】
前記アイドル電流制御回路は、
接地されたソースと、前記第１のトランジスタのゲートに接続されたゲート及びドレインを持つ第４のトランジスタと、
前記第４のトランジスタのゲート及びドレインに前記周辺温度に比例した電流を供給する正の温度傾斜を持つ電流源とを有することを特徴とする請求項１〜４の何れか１項に記載の電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主に携帯電話等の移動体通信用の電力増幅器に関し、小信号利得偏差だけでなく、規定パワーでの電力利得の温度依存性も抑制することができる電力増幅器に関する。
【背景技術】
【０００２】
移動体通信用の電力増幅器は、無線帯域においてＲＦＩＣ（Radio Frequency Integrated Circuit）から出力された変調波を、アンテナから基地局、端末、中継器まで伝送するのに必要な送信電力値まで増幅する。電力増幅器に要求される最大出力電力は、モバイル通信毎に規定されている。また、電力増幅器に要求される電力増幅率はＲＦＩＣの最大出力電力に応じて電力増幅器の最大出力電力が出力しうるに十分な値であり、かつ、電力増幅器の出力とアンテナ間に挿入されるスプリアス除去用のフィルタやアイソレータなどの損失分を考慮して最小値が設定される。その一方で、電力増幅器の最大出力電力は、電力増幅器から出力される雑音やスプリアスが一定レベル以下になるように設定する必要がある。
【０００３】
さらに、電力増幅器には、高い電力効率と非線形性が要求される。電力増幅器の電力効率を高くするために、一般的に最大送信電力を電力増幅器の飽和領域に近づけるよう設計する。しかし、飽和領域付近での非線形性により振幅が抑圧されて増幅器の利得が低下すると同時に出力信号に歪みが発生し、ＡＣＬＲの劣化や他システムへの干渉を引き起こす要因となる。このため、線形性の改善は最重要課題である。歪みは、電力増幅器の振幅の入出力特性（ＡＭ−ＡＭ特性）と出力信号の位相変化（ＡＭ−ＰＭ特性）によっても表すことができ、これらの変化が電力増幅器に想定される出力レベル範囲内で一定レベル以下となるように、電力増幅器は設計される。
【０００４】
近年、携帯電話の多機能化と低価格化を背景として、携帯電話用電力増幅器においても低コスト化の要求がいっそう激しさを増してきているが、その低コスト化を実現する１つの手段として、ＣＭＯＳプロセスを用いた電力増幅器の開発が活発になってきている。
【０００５】
カスコードアンプを用いた電力増幅器は、周囲温度が変化した場合に、ソース接地のアンプを用いた電力増幅器（例えば、特許文献１参照）に比べて、規定出力での電力利得の変化（ΔＧｐ）が大きいという問題がある。小信号利得の変化（ΔＧｌ）は、温度変化に対してソース接地トランジスタのバイアス点（アイドル電流）を調整することで抑制する手法が一般的である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−９８９０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来のカスコードアンプを用いた電力増幅器では、規定出力時の電力利得はＩＶ平面の広がりと負荷線で決まる。従って、アイドル電流のみで温度補償を実施した場合に、小信号利得偏差（ΔＧｌ）は抑制できても、ＩＶ平面の温度変化を抑制することはできない。規定パワーでの電力利得（ΔＧｐ）への寄与は小さいので、出力電力に対する利得の変化量（ＡＭＡＭ）が大きくなり、歪み特性を劣化させるという問題があった。
【０００８】
本発明は、上述のような課題を解決するためになされたもので、その目的は小信号利得偏差だけでなく、規定パワーでの電力利得の温度依存性も抑制することができる電力増幅器を得るものである。
【課題を解決するための手段】
【０００９】
本発明に係る電力増幅器は、接地されたソースを持つ第１のトランジスタと、前記第１のトランジスタのドレインに接続されたソースを持つ第２のトランジスタと、前記第２のトランジスタのゲートと接地点との間に接続された容量と、前記第１のトランジスタのアイドル電流を周辺温度に比例させる正の温度傾斜を持つアイドル電流制御回路と、前記第１のトランジスタのドレイン電圧を前記周辺温度に比例させる正の温度傾斜を持つドレイン電圧制御回路とを備える。
【発明の効果】
【００１０】
本発明により、小信号利得偏差だけでなく、規定パワーでの電力利得の温度依存性も抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る電力増幅器を示す回路図である。
【図２】比較例に係る電力増幅器を示す回路図である。
【図３】比較例に係る電力増幅器の出力電力と相対電力利得及び隣接チャネル漏洩電力との関係を示す図である。
【図４】比較例に係る電力増幅器の出力電力と相対電力利得及び隣接チャネル漏洩電力との関係を示す図である。
【図５】比較例に係る電力増幅器のアイドル電流の温度補償時のカスコードアンプのＩＶ特性と規定パワーでの負荷曲線を示す図である。
【図６】比較例に係る電力増幅器のアイドル電流の温度補償時のカスコードアンプのＩＶ特性と規定パワーでの負荷曲線を示す図である。
【図７】本発明の実施の形態１のゲート接地トランジスタの電圧とソース接地トランジスタのドレイン電圧及びドレイン電流の関係を示す図である。
【図８】本発明の実施の形態１に係る電力増幅器の出力電圧と出力電流との関係を示す図である。
【図９】本発明の実施の形態１に係る電力増幅器の出力電力と電力利得との関係を示す図である。
【図１０】本発明の実施の形態２に係る電力増幅器を示す回路図である。
【図１１】本発明の実施の形態２に係る電力増幅器の出力電力と電力利得との関係を示す図である。
【図１２】本発明の実施の形態３に係る電力増幅器を示す回路図である。
【図１３】本発明の実施の形態３に係る電力増幅器の出力電力と電力利得との関係を示す図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態に係る電力増幅器について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１３】
実施の形態１．
図１は、本発明の実施の形態１に係る電力増幅器を示す回路図である。トランジスタＴｒ１は、ソースが接地されたソース接地アンプである。トランジスタＴｒ２のソースはＴｒ１のドレインに接続されている。Ｔｒ２のゲートと接地点との間に容量Ｃ１が接続されている。Ｔｒ２は、ゲートが容量Ｃ１を介してＲＦ的に接地されたゲート接地アンプである。
【００１４】
入力端子Ｉｎから入力整合回路１を介してＴｒ１のゲートにＲＦ信号が入力され、Ｔｒ１はドレインからＲＦ信号を出力する。Ｔｒ２のドレインは、インダクタＬ１を介して電源端子Ｖｄに接続されている。インダクタＬ１は特定の電気長を有する線路である。Ｔｒ２はＴｒ１の出力信号をソースから入力し、ドレインからＲＦ信号を出力整合回路２を介して出力端子Ｏｕｔに出力する。
【００１５】
このようにカスコード接続されたＴｒ１，Ｔｒ２はカスコードアンプ３を構成する。このカスコード構成の電力増幅器には、常温時において無信号入力時のドレイン電流に対し、１ｄＢ利得圧縮点のドレイン電流が２倍以上流れる。Ｔｒ１，Ｔｒ２はＣＭＯＳプロセスを用いて集積化したｎチャネルＮＭＯＳトランジスタである。
【００１６】
バイアス回路４はＴｒ１，Ｔｒ２のゲートにそれぞれバイアスを供給する。このバイアス回路４において、トランジスタＴｒ３はＴｒ１のバイアス電流設定用のリファレンス素子である。Ｔｒ３のソースは接地され、ゲート及びドレインは高い抵抗値を持つ抵抗Ｒ１を介してＴｒ１のゲートに接続されている。Ｔｒ１とＴｒ３はカレントミラー回路を構成する。抵抗Ｒ１は、入力整合回路１からのＲＦ信号がバイアス回路４に影響を及ぼさないように、入力整合回路１の出力とＴｒ３のゲートとの間に挿入されている。
【００１７】
正の温度傾斜を持つ電流源Ｉ１が電源端子Ｖｂｉａｓに接続され、Ｔｒ３のゲート及びドレインに周辺温度に比例した電流を供給する。即ち、電流源Ｉ１が供給する電流をＩ１、周辺温度をＴ、定数をα１とすると、Ｉ１＝α１＊Ｔである。電流源Ｉ１からＴｒ３に流れる電流に応じてＴｒ１のゲート電圧が発生し、Ｔｒ１にはＴｒ１のゲート幅Ｗｇ１とＴｒ３のゲート幅Ｗｇ３の比でほぼ決まる電流Ｉｄ１（≒Ｉ１＊Ｗｇ１／Ｗｇ３）が流れる。従って、Ｔｒ３と電流源Ｉ１で構成されるアイドル電流制御回路５は、正の温度傾斜を持ち、Ｔｒ１のアイドル電流を周辺温度に比例させる。
【００１８】
また、バイアス回路４において、正の温度傾斜を持つ電流源Ｉ２が電源端子Ｖｂｉａｓに接続され、周辺温度に比例した電流を出力する。電流源Ｉ２が供給する電流をＩ２、周辺温度をＴ、定数をα２とすると、Ｉ２＝α２＊Ｔである。
【００１９】
電流源Ｉ２は抵抗Ｒ２を介して接地されている。抵抗Ｒ２の抵抗値をＲ２とすると、Ｉ２＊Ｒ２＝α２＊Ｔ＊Ｒ２なる電圧が高抵抗Ｒ３を介してＴｒ２のゲートに供給される。高抵抗Ｒ３はＲＦ信号のバイアス回路への洩れ込みを抑制するために設けられている。
【００２０】
一方、出力整合回路２はＤＣ的には電流が流れないような定数で構成されているため、Ｔｒ２には電流Ｉｄ２＝Ｉｄ１が流れる。Ｔｒ２のゲート・ソース間電圧Ｖｇｓ２はＩｄ２によって決まる。Ｔｒ２のゲート電圧をＶｇ２とすると、Ｔｒ１のドレイン電圧Ｖｄ１はＶｄ１＝Ｖｇ２−Ｖｇｓ２に設定される。従って、電流源Ｉ２と抵抗Ｒ２で構成されるドレイン電圧制御回路６は、正の温度傾斜を持ち、Ｔｒ２のゲートに周辺温度に比例した電圧を供給する。これにより、Ｔｒ１のドレイン電圧を周辺温度に比例させる。
【００２１】
続いて本実施の形態の効果を比較例と比較して説明する。図２は、比較例に係る電力増幅器を示す回路図である。比較例では、実施の形態１の電流源Ｉ２の代わりに、トランジスタＴｒ４と電流源Ｉ３が設けられている。Ｔｒ４はＴｒ２のゲート電圧設定用のリファレンス素子である。Ｔｒ４のソースは抵抗Ｒ２を介して接地され、ゲートとドレインが高抵抗Ｒ３を介してＴｒ２のゲートに接続されている。電流源Ｉ３がＴｒ４のゲート及びドレインに電流を供給する。この電流源Ｉ３は温度に依存しない。
【００２２】
電流源Ｉ２によってドレインからＴｒ４に流れる電流に応じてゲート・ソース間電圧Ｖｇｓ４を発生し、電流源Ｉ３の出力する電流をＩ３とすると、Ｔｒ４のゲートにはＶｇ４＝Ｖｇｓ４＋Ｉ３＊Ｒ２なる電圧が発生する。ＭＯＳＦＥＴのゲートには電流が流れないため、Ｔｒ２のゲートには高抵抗Ｒ３を介してＶｇ２＝Ｖｇ４なる電圧が印加される。
【００２３】
図３及び図４は、比較例に係る電力増幅器の出力電力と相対電力利得及び隣接チャネル漏洩電力との関係を示す図である。図３は温度補償を実施しなかった場合である。図３（ａ）は出力電力に対する相対電力利得（周囲温度２５℃の小信号時の利得を基準とする）、図３（ｂ）はそのときの隣接チャネル漏洩電力（ＡＣＬＲ）を示す。温度−２０〜８５℃に対する利得変化（ΔＧｐ）は５ｄＢ程度であり、ＧａＡｓ  ＨＢＴなどで構成された電力増幅器に比べて２倍程度大きい。一方、ＡＣＬＲは、同一温度内での利得偏差は飽和付近以外では小さいため、歪みの劣化は電力増幅器の飽和付近での利得抑圧で決まっている。
【００２４】
図４は電流源Ｉ１に正の温度傾斜を持たせてアイドル電流の温度補償を実施した場合である。図４（ａ）に示されるように温度−２０〜８５℃に対する利得変化（ΔＧｐ）は、小信号レベルでは２ｄＢ以下まで抑制されるが、飽和付近では４ｄＢ程度の利得差が依然として残っている。従って、例えば−２０℃の利得偏差は中低パワー時から徐々に大きくなるため、その出力電力でのＡＣＬＲが急激に劣化する。
【００２５】
図５及び図６は、比較例に係る電力増幅器のアイドル電流の温度補償時のカスコードアンプのＩＶ特性と規定パワーでの負荷曲線を示す図である。図５は周囲温度−２０℃時の場合であり、図５（ａ）はＴｒ１のＩＶ特性、（ｂ）はカスコードアンプ全体のＩＶ特性を示す。先に述べたとおり、カスコードアンプの出力電流はＴｒ１のドレイン電流に等しく、Ｔｒ１のドレイン電流はＴｒ２のゲート電圧Ｖｇ２からＴｒ２のゲート・ソース間電圧Ｖｇｓ２を差し引いたドレイン電圧Ｖｄ１によって制限される。一方、図６は周囲温度８５℃時の場合である。この高温時にはＴｒ１のドレイン電流は正の温度傾斜を有するバイアス回路によりアイドル電流が調整されたとしても、Ｔｒ１の温度特性によるｇｍの低下等によりＩＶ平面が狭くなり、規定パワーでの負荷曲線に影響を及ぼしている。
【００２６】
これに対して、図７は、本発明の実施の形態１のゲート接地トランジスタの電圧とソース接地トランジスタのドレイン電圧及びドレイン電流の関係を示す図である。図８は、本発明の実施の形態１に係る電力増幅器の出力電圧と出力電流との関係を示す図である。
【００２７】
Ｔｒ２のＶｇ２を上げることにより、Ｔｒ１のＩＶ特性上、Ｔｒ１のドレイン電圧Ｖｄ１が上昇する。これにより、カスコードアンプ３のＩＶ平面が広がる。このように、Ｖｄ１を制御することにより、ＩＶ平面の広がりを変えることができる。
【００２８】
図９は、本発明の実施の形態１に係る電力増幅器の出力電力と電力利得との関係を示す図である。ゲート接地トランジスタのゲート電圧Ｖｇ２の制御がない（ａ）場合に比べて、（ｂ）の規定パワー時の電力利得の偏差が抑制されている。よって、本実施の形態により小信号利得偏差だけでなく、規定パワーでの電力利得の温度依存性も抑制することができる。
【００２９】
実施の形態２．
図１０は、本発明の実施の形態２に係る電力増幅器を示す回路図である。図２の比較例に比べてバイアス回路４に電流源Ｉ４と抵抗Ｒ４，Ｒ５が追加されている。正の温度傾斜を持つ電流源Ｉ４は電源端子Ｖｂｉａｓに接続され、周辺温度に比例した電流を出力する。即ち、電流源Ｉ４が供給する電流をＩ４、周辺温度をＴ、定数をα３とすると、Ｉ４＝α３＊Ｔである。
【００３０】
電流源Ｉ４は抵抗Ｒ４を介して接地されている。電流源Ｉ４の出力電流をＩ４，抵抗Ｒ４の抵抗値をＲ４とすると、Ｉ４＊Ｒ４＝α３＊Ｔ＊Ｒ４なる電圧が高抵抗Ｒ５を介してＴｒ２のボディ端子（基板）に供給される。高抵抗Ｒ５はＲＦ信号のバイアス回路への洩れ込みを抑制するために設けられている。
【００３１】
Ｔｒ２のソース電圧は、電流源Ｉ２、Ｔｒ４、Ｒ３で構成されるバイアス回路で決定される。一方、電流源Ｉ４と抵抗Ｒ４で構成されるドレイン電圧制御回路７は、Ｔｒ２の基板に周辺温度に比例したボディ電圧（基板電圧）を供給する。これにより、周辺温度に応じてＴｒ２の閾値電圧Ｖｔｈが変わる。この結果、Ｔｒ１のドレイン電圧を周辺温度に比例させる。
【００３２】
ここで、Ｔｒ２のｇｍｂが変化し、高温時にボディ電圧が上昇するとｇｍｂが増加し利得が増加、低温時にボディ電圧が下がるとｇｍｂが減少し利得が低下する。このため、ボディ電圧を温度制御することで小信号利得の温度変動も同時に抑制することができる。
【００３３】
図１１は、本発明の実施の形態２に係る電力増幅器の出力電力と電力利得との関係を示す図である。図１１（ａ）はゲート接地トランジスタＴｒ２のボディ電圧Ｖｂｏｄｙの制御によるＶｄ１の制御が無い場合であり、図１１（ｂ）はボディ電圧Ｖｂｏｄｙの制御がある場合である。図１１（ａ）に比べて図１１（ｂ）では規定パワー時の電力利得偏差が抑制と同時に小信号利得偏差も小さくなる。
【００３４】
このように、ボディ電圧Ｖｂｏｄｙを制御することにより、規定パワー時と小信号時の温度特性を同時に補償することができる。従って、Ｉ１、Ｔｒ３、Ｔｒ１で構成されるカレントミラー回路におけるアイドル電流の制御範囲を抑制することができるため、電流源Ｉ１による電流制御機能を削除することができる。
【００３５】
なお、実施の形態１，２において、カスコードアンプ３として、電源電圧と出力電力に応じて幾つかの実用的なトランジスタの組合せが可能である。例えば、電源電圧が３．２〜４．２Ｖで出力が１Ｗクラスの携帯用途の電力増幅器では、ソース接地トランジスタＴｒ１には１．３〜２Ｖ耐圧のトランジスタ、ゲート接地トランジスタＴｒ２には３．３〜５Ｖ耐圧のトランジスタが適用される。本実施の形態１、２はソース接地トランジスタＴｒ１の耐圧が１．３〜２Ｖの場合に特に有効に作用する。
【００３６】
実施の形態３．
図１２は、本発明の実施の形態３に係る電力増幅器を示す回路図である。図２の比較例に比べて、カスコードアンプ３はＴｒ２に並列に接続されたトランジスタＴｒ５を有する。Ｔｒ５のソースはＴｒ１のドレインに接続され、Ｔｒ５のドレインはＴｒ２のドレインに接続されている。実施の形態２と同様にバイアス回路４に電流源Ｉ４と抵抗Ｒ４，Ｒ５が追加されている
【００３７】
Ｉ４＊Ｒ４なる電圧が高抵抗Ｒ５を介してＴｒ５のゲートに供給される。即ち、電流源Ｉ４と抵抗Ｒ４で構成されるドレイン電圧制御回路８は、Ｔｒ５のゲートに周辺温度に比例した電圧を供給する。具体的には、電流源Ｉ４の出力電流をＩ４，抵抗Ｒ４の抵抗値をＲ４とすると、Ｉ４＊Ｒ４＝α３＊Ｔ＊Ｒ４なる電圧をＴｒ５のゲートに供給する。これにより、Ｔｒ１のドレイン電圧を周辺温度に比例させる。
【００３８】
図１３は、本発明の実施の形態３に係る電力増幅器の出力電力と電力利得との関係を示す図である。図１３（ａ）はＴｒ５のゲート電圧Ｖｇ５の制御によるＶｄ１の制御が無い場合であり、図１３（ｂ）はＶｇ５の制御がある場合である。図１３（ａ）に比べて図１３（ｂ）では規定パワー時の電力利得偏差が抑制と同時に小信号利得偏差も小さくなる。
【００３９】
Ｔｒ２とＴｒ５のソースは短絡しておりソース電位は共通であるため、温度によってそれぞれのゲート・ソース間電圧Ｖｇｓ２，Ｖｇｓ５は異なった値に設定される。例えば、低温時にＴｒ５のＶｇｓ５がＶｇｓ５＜＜Ｖｔｈ５（閾値電圧）となるようバイアス回路４からゲート電圧Ｖｇ５が供給された場合、Ｔｒ５はオフ状態となり、Ｔｒ２のみが増幅動作に寄与することになる。このように、２つのゲート接地トランジスタの１つのゲート電位を温度制御することにより、電力増幅に寄与するゲート接地トランジスタのフィンガ本数を等価的に可変することができる。この場合、ソース接地トランジスタのチャネル変調特性の有無に寄らず飽和時の利得制御が可能となる。
【符号の説明】
【００４０】
５  アイドル電流制御回路、６−８  ドレイン電圧制御回路、Ｃ１  容量、Ｉ２  電流源、Ｔｒ１  第１のトランジスタ、Ｔｒ２  第２のトランジスタ、Ｔｒ３  第４のトランジスタ、Ｔｒ５  第３のトランジスタ
【図１】
2015041832.tif 000003
【図２】
2015041832.tif 000004
【図３】
2015041832.tif 000005
【図４】
2015041832.tif 000006
【図５】
2015041832.tif 000007
【図６】
2015041832.tif 000008
【図７】
2015041832.tif 000009
【図８】
2015041832.tif 000010
【図９】
2015041832.tif 000011
【図１０】
2015041832.tif 000012
【図１１】
2015041832.tif 000013
【図１２】
2015041832.tif 000014
【図１３】
2015041832.tif 000015