(57)【要約】【課題】駆動する電圧レギュレーション回路のサイズを低減する回路等を提供する。【解決手段】回路は、低ドロップアウト（ＬＤＯ）電圧レギュレータを有してよい。ＬＤＯ電圧レギュレータは、負荷回路の電源入力部へ結合される出力部を有してよい。ＬＤＯ電圧レギュレータは、電源電圧を負荷回路へ供給するよう構成されてよい。回路は、負荷回路の電源入力部及びＬＤＯ電圧レギュレータの出力部へ結合される電流源を更に有してよい。電流源は、ＬＤＯ電圧レギュレータによって負荷回路へ供給される電流を低減するように電流を負荷回路へ供給するよう構成されてよい。【選択図】図１
2015201170.tif 000002
【特許請求の範囲】
【請求項１】
負荷回路の電源入力部へ結合される出力部を備え、電源電圧を前記負荷回路へ供給するよう構成される低ドロップアウト電圧レギュレータと、
前記負荷回路の前記電源入力部及び前記低ドロップアウト電圧レギュレータの前記出力部へ結合され、前記低ドロップアウト電圧レギュレータによって前記負荷回路へ供給される電流を低減するように電流を前記負荷回路へ供給するよう構成される電流源と
を有する回路。
【請求項２】
前記低ドロップアウト電圧レギュレータ、前記電流源、及び前記負荷回路を含むカプセル化されたシリコンダイを更に有する
請求項１に記載の回路。
【請求項３】
前記カプセル化されたシリコンダイは、前記低ドロップアウト電圧レギュレータを安定させるよう構成されるキャパシタを含む、
請求項２に記載の回路。
【請求項４】
前記低ドロップアウト電圧レギュレータは、前記負荷回路へ電流を供給するよう構成されるパワートランジスタを有し、
前記パワートランジスタは、前記電流源も前記負荷回路へ電流を供給することによる低減されたサイズ要件に基づくサイズを有する、
請求項１に記載の回路。
【請求項５】
前記電流源によって前記負荷回路へ供給される電流は、前記低ドロップアウト電圧レギュレータによって前記負荷回路へ供給される電流の少なくとも一部の第２の周波数よりも低い第１の周波数を有する、
請求項１に記載の回路。
【請求項６】
前記第１の周波数は、少なくとも一桁前記第２の周波数よりも低い、
請求項５に記載の回路。
【請求項７】
前記低ドロップアウト電圧レギュレータを安定化させるよう構成されるキャパシタを更に有し、
前記キャパシタは、前記電流源が前記負荷回路へ電流を供給することによる低減されたサイズ要件に基づくサイズを有する、
請求項１に記載の回路。
【請求項８】
前記電流源によって前記負荷回路へ供給される電流は、低周波電流である、
請求項１に記載の回路。
【請求項９】
前記低周波電流は、１０ヘルツよりも小さい、
請求項８に記載の回路。
【請求項１０】
負荷回路を選択し、
前記負荷回路の電源入力部へ結合されるよう且つ前記負荷回路へ電源電圧を供給するよう低ドロップアウト電圧レギュレータの出力部をモデリングし、
電流源を選択し、
前記電流源が、前記低ドロップアウト電圧レギュレータによって前記負荷回路へ供給される電流を低減するように電流を前記負荷回路へ供給するようモデルリングされるように、前記負荷回路の前記電源入力部及び前記低ドロップアウト電圧レギュレータの前記出力部へ結合されるよう前記電流源をモデリングする
回路設計方法。
【請求項１１】
カプセル化されたシリコンダイ内に含まれるよう前記低ドロップアウト電圧レギュレータ、前記電流源、及び前記負荷回路をモデリングすることを更に含む
請求項１０に記載の回路設計方法。
【請求項１２】
前記低ドロップアウト電圧レギュレータを安定化させるよう構成されるキャパシタを選択し、
前記キャパシタを含めるよう前記カプセル化されたシリコンダイをモデリングすること
を更に含む請求項１１に記載の回路設計方法。
【請求項１３】
前記低ドロップアウト電圧レギュレータのために、前記負荷回路へ電流を供給するよう構成されるパワートランジスタを選択することを更に含み、
前記パワートランジスタのサイズは、前記電流源も前記負荷回路へ電流を供給することによる低減されたサイズ要件に基づき選択される、
請求項１０に記載の回路設計方法。
【請求項１４】
前記電流源及び前記低ドロップアウト電圧レギュレータは、前記電流源によって前記負荷回路へ供給される電流が、前記低ドロップアウト電圧レギュレータによって前記負荷回路へ供給される電流の少なくとも一部の第２の周波数よりも低い第１の周波数を有するように、選択される、
請求項１０に記載の回路設計方法。
【請求項１５】
前記第１の周波数は、少なくとも一桁前記第２の周波数よりも低い、
請求項１４に記載の回路設計方法。
【請求項１６】
前記低ドロップアウト電圧レギュレータを安定化させるよう構成されるキャパシタを選択することを更に含み、
前記キャパシタのサイズは、前記電流源が前記負荷回路へ電流を供給することによる低減されたサイズ要件に基づき選択される、
請求項１０に記載の回路設計方法。
【請求項１７】
負荷回路と、
前記負荷回路の電源入力部へ結合される出力部を備え、電源電圧を前記負荷回路へ供給するよう構成される低ドロップアウト電圧レギュレータと、
前記負荷回路の前記電源入力部及び前記低ドロップアウト電圧レギュレータの前記出力部へ結合され、前記低ドロップアウト電圧レギュレータによって前記負荷回路へ供給される電流を低減するように電流を前記負荷回路へ供給するよう構成される電流源と
を有するカプセル化されたシリコンダイ。
【請求項１８】
前記低ドロップアウト電圧レギュレータは、前記負荷回路へ電流を供給するよう構成されるパワートランジスタを有し、
前記パワートランジスタは、前記電流源も前記負荷回路へ電流を供給することによる低減されたサイズ要件に基づくサイズを有する、
請求項１７に記載のカプセル化されたシリコンダイ。
【請求項１９】
前記低ドロップアウト電圧レギュレータを安定化させるよう構成されるキャパシタを更に有し、
前記キャパシタは、前記電流源が前記負荷回路へ電流を供給することによる低減されたサイズ要件に基づくサイズを有する、
請求項１７に記載のカプセル化されたシリコンダイ。
【請求項２０】
前記電流源によって前記負荷回路へ供給される電流は、前記低ドロップアウト電圧レギュレータによって前記負荷回路へ供給される電流の少なくとも一部の第２の周波数よりも低い第１の周波数を有する、
請求項１７に記載のカプセル化されたシリコンダイ。
【発明の詳細な説明】
【技術分野】
【０００１】
ここで論じられる実施形態は、電圧レギュレーション回路に係る。
【背景技術】
【０００２】
多くの電気回路は、特定の電圧及び電流の仕様を有し、その特定の電圧及び電流の必要条件を提供するよう構成される他の回路によって負荷回路として駆動されてよい。しばしば、低ドロップアウト（low-dropout；ＬＤＯ）電圧レギュレータが負荷回路を駆動するために使用される。負荷回路の電流及び／又は電圧の必要条件は、ＬＤＯ電圧レギュレータの１又はそれ以上の構成要素のサイズを決定づけることがあり、言い換えると、負荷回路とＬＤＯ電圧レギュレータとの間の所望の相互作用を可能にすることができる他の構成要素及び構造の包含に影響することがある。
【０００３】
ここで請求される対象は、いずれかの欠点を解消するか又は上述されたような環境においてのみ動作する実施形態に制限されない。むしろ、この背景は、ここで記載される幾つかの実施形態が実施され得る技術分野の一例を説明するためにのみ設けられる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記を鑑み、本発明は、負荷回路を駆動する電圧レギュレーション回路のサイズを低減することが可能な回路を提供する。
【０００５】
また、本発明は、そのような回路を設計する方法、及びそのような回路を含むカプセル化されたシリコンダイを提供する。
【課題を解決するための手段】
【０００６】
実施形態の態様に従って、回路は、低ドロップアウト（ＬＤＯ）電圧レギュレータを有してよい。ＬＤＯ電圧レギュレータは、負荷回路の電源入力部へ結合される出力部を有してよい。ＬＤＯ電圧レギュレータは、電源電圧を負荷回路へ供給するよう構成されてよい。回路は、負荷回路の電源入力部とＬＤＯ電圧レギュレータの出力部とへ結合される電流源を更に有してよい。電流源は、ＬＤＯ電圧レギュレータによって負荷回路へ供給される電流を低減するように電流を負荷回路へ供給するよう構成されてよい。
【０００７】
実施形態の目的及び利点は、特許請求の範囲において特に指摘されている要素、特徴、及び組み合わせによって少なくとも実現及び達成されるであろう。
【０００８】
前述の概要及び後述の詳細な説明はいずれも例及び解説であり、請求される発明の限定ではない。
【発明の効果】
【０００９】
本発明の実施形態によれば、負荷回路を駆動する電圧レギュレーション回路のサイズを低減することが可能となる。
【図面の簡単な説明】
【００１０】
例となる実施形態は、添付の図面の使用を通じて更なる特異性及び詳細をもって記載及び説明されるであろう。
【００１１】
【図１】電圧レギュレーション回路の例を表す。
【図２】電圧レギュレーション回路の他の例を表す。
【図３】電圧レギュレーション回路の他の例を表す。
【図４】電圧レギュレーション回路を設計する方法の例のフローチャートである。
【発明を実施するための形態】
【００１２】
実施形態の態様に従って、電圧レギュレーション回路が開示されており、該電圧レギュレーション回路は、低ドロップアウト電圧（ＬＤＯ）レギュレータのような電圧レギュレータと、電流源とを有してよい。電圧レギュレーション回路は、負荷回路の電圧要件に基づき供給電圧を負荷回路へ供給するよう構成されてよい。負荷回路はまた、ある量の電流を引き込んでよい。この電流は負荷電流と呼ばれることがある。電圧レギュレータ及び電流源は、夫々、負荷電流の一部を負荷回路へ供給してよい。
【００１３】
本開示の実施形態は、添付の図面を参照して説明される。
【００１４】
図１は、ここで記載される少なくとも一実施形態に従って配置される電圧レギュレーション回路１００（“回路１００”）の例を表す。幾つかの実施形態において、回路１００は、単一のカプセル化されたシリコンダイとして製造されるチップであってよい。他の実施形態においては、回路１００の１又はそれ以上の構成要素は、別個のカプセル化されたシリコンダイに付随する異なるチップにおいて含まれてよい。回路１００は、電圧レギュレータ１０２（以降、“レギュレータ１０２”と呼ばれる。）、電流源１０４、負荷回路１０８、及びキャパシタ１１０を有してよい。表されている実施形態においては、レギュレータ１０２、電流源１０４、負荷回路１０８、及びキャパシタ１１０は、一例として、カプセル化されたシリコンダイ１０１に含まれているように表されている。
【００１５】
負荷回路１０８は、特定の電圧要件を有することができるあらゆる適切な回路であってよい。負荷回路１０８はまた、その動作の間に、ある量の電流を引き込んでよい。負荷回路１０８によって引き込まれる電流は、図１において“ＩＬｏａｄ”として表されている。一例として、制限なしに、負荷回路１０８は、トランジスタ、抵抗、キャパシタ、インダクタ、インバータ、増幅器、ロジックゲート、等のような能動型及び／又は受動型電気部品を幾つでも有してよい。負荷回路１０８は、負荷回路１０８がその電力を供給ノード１０６から受け取ることができるように、回路１００の供給ノード１０６へ結合された電源入力部を有してよい。
【００１６】
レギュレータ１０２は、入力としてレギュレータ１０２によって受け取られ得る基準電圧Ｖｒｅｆに基づき出力として電源電圧ＶＤＤを生成するよう構成されたあらゆる適切なＬＤＯ電圧レギュレータであってよい。図２及び図３は、以下で詳細に記載されるように、レギュレータ１０２として使用され得るＬＤＯ電圧レギュレータを夫々が有する電圧レギュレーション回路の構造の例を表す。表されている実施形態においては、レギュレータ１０２は、負荷回路１０８の電圧要件に基づき電源電圧ＶＤＤを生成するよう構成されてよい。従って、レギュレータ１０２の出力部は、レギュレータ１０２が電源電圧ＶＤＤを負荷回路１０８へ供給することができるように、供給ノード１０６へ結合されてよい。幾つかの実施形態において、レギュレータ１０２及び負荷回路１０８は、同じカプセル化されたシリコンダイ（例えば、チップ）において含まれてよく、あるいは、別個のカプセル化されたシリコンダイにおいて含まれてよい。
【００１７】
回路１００は、供給ノード１０６へ結合された電流源１０４を更に有してよい。電流源１０４は、電流源として動作するよう構成された電気部品のあらゆる適切な配置を有してよい。電流源１０４は、供給ノード１０６を介して負荷回路１０８へ供給され得る低周波（例えば、ＤＣ電流又は１０Ｈｚ未満の電流）のソース電流ＩＳを生成するよう構成されてよい。従って、ソース電流ＩＳは、負荷電流ＩＬｏａｄの少なくとも一部を負荷回路１０８へ供給してよい。例えば、幾つかの実施形態において、ソース電流ＩＳは、負荷電流ＩＬｏａｄの低周波成分（例えば、１０Ｈｚ未満の成分）のほとんど又は全てを供給してよい。幾つかの実施形態において、電流源１０４は、レギュレータ１０２と同じカプセル化されたシリコンダイにおいて含まれてよい。他の実施形態においては、電流源１０４及びレギュレータ１０２は、別個のカプセル化されたシリコンダイにおいて含まれてよい。
【００１８】
レギュレータ１０２はまた、負荷電流ＩＬｏａｄの少なくとも一部がＬＤＯ電流ＩＬＤＯを含むことができるように、ＬＤＯ電流ＩＬＤＯを負荷回路１０８へ供給するよう構成されてよい。ＬＤＯ電流ＩＬＤＯは、電流源１０４によって生成されるソース電流ＩＳによって供給され得ない負荷電流ＩＬｏａｄの部分を供給してよい。然るに、ＬＤＯ電流ＩＬＤＯは、ソース電流ＩＳによって供給され得ない負荷電流ＩＬｏａｄの周波数成分を供給してよい。例えば、ソース電流ＩＳが、５ヘルツ以下である負荷電流ＩＬｏａｄの周波数成分を供給する場合に、ＬＤＯ電流ＩＬＤＯは、５ヘルツよりも高い負荷電流ＩＬｏａｄの全ての周波数成分と、ソース電流ＩＳによって供給され得ない５ヘルツ以下である負荷電流ＩＬｏａｄの周波数成分とを供給してよい。幾つかの実施形態において、より高い周波数の成分の幾つかは、低周波成分よりも少なくとも一桁高い周波数有してよい。例えば、低周波成分は、おおよそ０Ｈｚ（直流）から５Ｈｚの間にある周波数範囲を有してよく、より高い周波数の成分は、おおよそ５Ｈｚから５０ギガヘルツ（ＧＨｚ）までの間にある周波数範囲を有してよい。
【００１９】
以下で詳述されるように、電流源１０４がソース電流ＩＳにより負荷電流ＩＬｏａｄの少なくとも一部を供給するとして、ＬＤＯ電流ＩＬＤＯを供給することができるレギュレータ１０２のパワートランジスタは、電流源１０４が回路１００に含まれなかった場合よりも小さくなり得る。これは、ＬＤＯ電流ＩＬＤＯが、電流源１０４が存在しなかった場合よりも小さくなり得るからである。従って、レギュレータ１０２は、他のＬＤＯ電圧レギュレータと比較して小さいフットプリントをシリコンダイ上で有してよい。特に、レギュレータ１０２のパワートランジスタは、レギュレータ１０２が、通常は負荷電流ＩＬｏａｄのＤＣ又は低周波成分よりも小さい負荷電流ＩＬｏａｄのより高い周波数の部分を供給することができるので、より小さくてよい。負荷電流ＩＬｏａｄのより高い周波数の部分は、通常はより小さいので、レギュレータ１０２のパワートランジスタは、サイズが低減され得る。加えて、レギュレータ１０２は、負荷電流ＩＬｏａｄのより高い周波数の部分を供給するので、回路１００は、更に、負荷回路１０８によって使用され得る実質的に一貫した、即ち、一定の電圧で供給ノード１０６において電圧ＶＤＤを保つよう、負荷回路１０８によって引き込まれるエネルギの変化に応答してよい。加えて、レギュレータ１０２のパワートランジスタのサイズを低減することによって、回路１００は、レギュレータ１０２のパワートランジスタが負荷電流ＩＬｏａｄの全てを供給できる大きさにされた場合よりも速く、負荷回路１０８によって引き込まれるエネルギの変化に応答することが可能であってよい。
【００２０】
回路１００は、キャパシタ１１０を更に有してよい。キャパシタ１１０は、供給ノード１０６と回路１００の接地との間に結合されてよい。キャパシタ１１０は、レギュレータ１０２を安定させるよう構成された補償キャパシタであってよい。キャパシタ１１０のサイズは、ＬＤＯ電流ＩＬＤＯを供給することができるレギュレータ１０２のパワートランジスタのサイズに少なくとも部分的に関係があってよい。例えば、通常、パワートランジスタが大きければ大きいほど、レギュレータ１０２を安定させるためのキャパシタ１００のサイズ要件はますます大きくなる。上述されたように、レギュレータ１０２のパワートランジスタのサイズ要件は、電流源１０４の包含により低減されてよい。従って、電流源１０４はまた、キャパシタ１１０のサイズ及びサイズ要件を低減することができる。
【００２１】
幾つかの実施形態において、キャパシタ１１０のサイズは、キャパシタ１１０がレギュレータ１０２と同じカプセル化されたシリコンダイにおいて含まれ得るように、低減されてよい。加えて、上述されたように、レギュレータ１０２及び電流源１０４はまた、レギュレータ１０２、電流源１０４、及びキャパシタ１１０が同じカプセル化されたシリコンダイにおいて含まれ得るように、同じカプセル化されたシリコンダイ上にあってよい。それら及び他の実施形態において、負荷回路１０８はまた、図１のカプセル化されたシリコンダイ１０１に関して表されているように、レギュレータ１０２、電流源１０４、及びキャパシタ１１０と同じカプセル化されたシリコンダイにおいて含まれてよい。列挙されている構成要素のうちの１又はそれ以上を同じカプセル化されたシリコンダイに含ませることは、カプセル化されたシリコンダイのピン配列を低減するとともに、カプセル化されたシリコンダイ上の回路１００の全体的なフットプリントを低減することができ、これによりスペースを節約することができる。
【００２２】
変更、追加、又は省略は、本開示の適用範囲から外れることなしに回路１００に対して為されてよい。例えば、回路１００は、ここで具体的に図示又は記載されていない他の構成要素を幾つでも有してよい。
【００２３】
図２は、ここで記載される少なくとも１つの実施形態に従って配置される電圧レギュレーション回路２００（“回路２００”）の一例を表す。回路２００は、図１の回路１００と同じであってよく、ＬＤＯ電圧レギュレータ２０２（以降、“ＬＤＯ２０２”と呼ばれる。）、電流源２０４、負荷回路２０８、及びキャパシタ２１０を有してよい。ＬＤＯ２０２、電流源２０４、負荷回路２０８、及びキャパシタ２１０は、図１のレギュレータ１０２、電流源１０４、負荷回路１０８、及びキャパシタ１１０と同じであってよい。表されている実施形態においては、ＬＤＯ２０２、電流源２０４、負荷回路２０８、及びキャパシタ２１０は、一例として、カプセル化されたシリコンダイにおいて含まれるように表されている。
【００２４】
そのようなものとして、負荷回路２０８は、負荷回路２０８がその電力を供給ノード２０６から受け取るように、回路２００の供給ノード２０６へ結合されてよい。電力は、ＬＤＯ２０２によって生成される電源電圧ＶＤＤを有してよい。加えて、負荷回路２０８は、負荷電流ＩＬｏａｄを供給ノード２０６から引き込んでよい。電流源１０４と同様に、電流源２０４は、供給ノード２０６を介して負荷回路２０８へ供給され得る低周波（例えば、ＤＣ電流又は１０Ｈｚ未満の電流）のソース電流ＩＳを生成するよう構成されてよい。従って、ソース電流ＩＳは、負荷電流ＩＬｏａｄの少なくとも一部を負荷回路２０８へ供給してよい。表されている実施形態においては、電流源２０４は、供給電圧ＶＤＤ２からソース電流ＩＳを供給するよう構成されてよい。
【００２５】
ＬＤＯ２０２は、パワートランジスタ２１６、フィードバック２１４及び演算増幅器（オペアンプ）２１２を有してよい。パワートランジスタ２１６は、あらゆる適切なトランジスタであってよく、表されている実施形態においては、ｐチャネル金属酸化膜半導体電界効果トランジスタ（ＰＭＯＳトランジスタ）であってよい。パワートランジスタ２１６は、電源電圧ＶＤＤ１へ結合されたソースを有してよく、供給ノード２１６へ結合されたドレインを有してよい。幾つかの実施形態において、電源電圧ＶＤＤ１は、電源電圧ＶＤＤ２と同じであってよく、他の実施形態においては、電源電圧ＶＤＤ１は、電源電圧ＶＤＤ２と異なってよい。パワートランジスタ２１６のゲートは、パワートランジスタ２１６がオペアンプ２１２によって駆動され得るように、オペアンプ２１２の出力ポート２１５へ結合されてよい。
【００２６】
以下で説明されるように、オペアンプ２１２は、供給ノード２０６での電源電圧ＶＤＤが基準電圧Ｖｒｅｆに基づくように、且つ、パワートランジスタ２１６が電源電圧ＶＤＤ１からＬＤＯ電流ＩＤＯを供給するように、パワートランジスタ２１６を駆動してよい。図１に関して上述されたのと同様に、ＬＤＯ電流ＩＬＤＯは、（もしあれば）ソース電流ＩＳによって供給され得ない負荷電流ＩＬｏａｄの低周波成分と、負荷電流ＩＬｏａｄのより高い周波数の成分とを供給してよい。
【００２７】
パワートランジスタ２１６が供給することができる電流（例えば、ＬＤＯ電流ＩＬＤＯ）の量は、パワートランジスタ２１６のサイズに基づいてよく、そのサイズが大きければ大きいほど、パワートランジスタ２１６はますます多くのＬＤＯ電流ＩＬＤＯを供給することができる。然るに、図１に関して先に説明されたように、電流源２０４は、パワートランジスタ２１６が負荷電流ＩＬｏａｄの全てを供給することに代えて、負荷電流ＩＬｏａｄの少なくとも一部を供給してよいので、従来の実施において見られるように、電流源２０４が省略された場合よりも、パワートランジスタ２１６は小さくなり得る。
【００２８】
幾つかの実施形態において、フィードバック２１４は、供給ノード２０６とオペアンプ２１２の正入力ポート２１１との間に結合され得るあらゆる適切な受動型及び／又は能動型の電気部品を有してよい。他の実施形態においては、フィードバック２１４は、正入力ポート２１１と供給ノード２０６との間に如何なる改善部品もなしに、単に、正入力ポート２１１と供給ノード２０６との結合であってよい。フィードバック２１４は、供給ノード２０６での電源電圧ＶＤＤと正入力ポート２１１での電圧との間に関係が存在し得るように構成されてよい。幾つかの実施形態において、その関係は、１よりも大きい若しくは小さい又は１に等しいゲインであってよい。
【００２９】
例えば、幾つかの実施形態において、フィードバック２１４は、供給ノード２０６での電源電圧ＶＤＤと正入力ポート２１１での電圧との間にゲインを適用することができる分圧器を有してよい。分圧器を含むフィードバックの構成例は、図３に関して以下で図解及び記載される。他の例として、フィードバック２１４が正入力ポート２１１と供給ノード２０６との間の結合にすぎない場合に、電源電圧ＶＤＤと正入力ポート２１１での電圧との間の関係は、電源電圧ＶＤＤが正入力ポート２１１での電圧に略等しくなるように、ゲイン１に略等しくてよい。
【００３０】
オペアンプ２１２は負入力ポート２１３を更に有してよく、負入力ポート２１３は基準電圧Ｖｒｅｆを受けるよう構成されてよい。オペアンプ２１２、パワートランジスタ２１６、及びフィードバック２１４の構成は、オペアンプ２１２が、正入力ポート２１１での電圧が基準電圧Ｖｒｅｆと略等しくなるようにする電圧（例えば、電源電圧ＶＤＤ）が供給ノード２０６生成されるように、オペアンプ２１２が、パワートランジスタ２１６を駆動する出力電圧を出力ポート２１５で生成することができるようなものであってよい。例えば、フィードバック２１４のゲインが０．５であり、基準電圧Ｖｒｅｆが２．５ボルトである場合に、オペアンプ２１２は、電源電圧ＶＤＤが、正入力ポート２１１での電圧を２．５ボルトの基準電圧Ｖｒｅｆと略等しくすることができる５ボルトと略等しいように、パワートランジスタ２１６を駆動してよい。
【００３１】
キャパシタ２１０は、図１のキャパシタ１１０と同じであってよく、供給ノード２０６と回路２００の接地との間に結合されてよい。キャパシタ１１０のサイズに関して先に論じられた理由と同じく、キャパシタ２１０のサイズは、パワートランジスタ２１６のサイズに基づいてよい。上述されたように、パワートランジスタ２１６のサイズ要件は、電流源２０４の包含により低減され得、それにより、キャパシタのサイズ及びサイズ要件も低減され得る。幾つかの実施形態において、キャパシタ２１０のサイズは、キャパシタ２１０が、図２のカプセル化されたシリコンダイに関して表されているように、ＬＤＯ２０２と同じカプセル化されたシリコンダイにおいて含まれ得るように、低減されてよい。
【００３２】
変更、追加、又は省略は、本開示の適用範囲から外れることなしに回路２００に対して為されてよい。例えば、回路２００は、ここで具体的に図示又は記載されていない他の構成要素を幾つでも有してよい。更に、ＬＤＯ２０２の説明は、ＬＤＯ電圧レギュレータの実施例にすぎず、限定例ではない。
【００３３】
図３は、ここで記載される少なくとも一実施形態に従って配置される電圧レギュレーション回路３００（“回路３００”）の例を表す。回路３００は、ＬＤＯ電圧レギュレータ３０２（以降、“ＬＤＯ３０２”と呼ばれる。）、電流源３０４、負荷回路３０８、及びキャパシタ３１０を有してよい。ＬＤＯ３０２は、図１のレギュレータ１０２と同じであってよい。電流源３０４、負荷回路３０８、及びキャパシタ３１０は、図１及び図２の電流源１０４及び２０４、負荷回路１０８及び２０８、並びにキャパシタ１１０及び２１０と同じであってよい。表されている実施形態においては、ＬＤＯ３０２、電流源３０４、負荷回路３０８、及びキャパシタ３１０は、一例として、カプセル化されたシリコンダイにおいて含まれるように表されている。
【００３４】
然るに、負荷回路３０８は、その電力を供給ノード３０６から受け取るよう構成されてよく、供給ノード３０６は、ＬＤＯ３０２によって生成された電源電圧ＶＤＤを有してよい。加えて、負荷回路３０８は、供給ノード３０６から負荷電流ＩＬｏａｄを引き込んでよい。電流源１０４及び２０４と同様に、電流源３０４は、供給ノード３０６を介して負荷回路３０８へ供給され得る低周波（例えば、ＤＣ電流又は１０Ｈｚ未満の電流）のソース電流ＩＳを生成するよう構成されてよい。表されている実施形態においては、電流源３０４は、電源電圧ＶＤＤ２からソース電流ＩＳを供給するよう構成されてよい。
【００３５】
ＬＤＯ３０２は、また、ＬＤＯ３０２が、図２のオペアンプ２１２及びパワートランジスタ２１６と夫々同じであるオペアンプ３１２及びパワートランジスタ３１６を有することができる点で、ＬＤＯ２０２と同様であってよい。加えて、ＬＤＯ３０２は、図２のフィードバック２１４の実施例であることができるフィードバック３１４を有してよい。表されている実施形態におけるフィードバック３１４は、供給ノード３０６とオペアンプ３１２の正入力ノード３１１との間に結合された分圧器であってよい。分圧器は、図３に表されている様態において構成された第１の抵抗３１８ａ及び第２の抵抗３１８ｂを有してよい。
【００３６】
ＬＤＯ３０２は、オペアンプ３１２の出力ポート３１５とパワートランジスタ３１６のゲートとの間に結合されたソースフォロワ３２０を更に有してよい。ソースフォロワ３２０は、トランジスタ３２２及び電流源３２４を有してよい。トランジスタ３２２は、電源電圧ＶＤＤ３へ結合されたドレインを有することができるｎチャネル金属酸化膜半導体電界効果トランジスタ（ＮＭＯＳトランジスタ）であってよい。幾つかの実施形態において、電源電圧ＶＤＤ３は、電流源３０４に付随する電源電圧ＶＤＤ２と同じであってよく、他の実施形態においては、電源電圧ＶＤＤ３及び電源電圧ＶＤＤ２は異なってよい。トランジスタ３２２のゲートは、出力ポート３１５へ結合されてよく、トランジスタ３２２のソースは、パワートランジスタ３１６のゲートへ結合されてよく、それにより、トランジスタ３２２のソース電圧はパワートランジスタ３１６を駆動することができる。
【００３７】
ソースフォロワ３２０は、トランジスタ３２２のソース電圧がそのゲートでの電圧に従う（例えば、略等しくなる）ように構成されてよい。従って、トランジスタ３２２のゲートは出力ポート３１５へ結合されており、トランジスタ３２２のソースはパワートランジスタ３１６のゲートへ結合されているので、パワートランジスタ３１６を駆動する電圧は、出力ポー度３１５での電圧と略等しくなり得る。然るに、オペアンプ３１２は、供給ノード３０６で電源電圧ＶＤＤを生成するように、且つ、パワートランジスタ３１６が、図２に関して上述されたのと同じように、負荷電流ＩＬｏａｄの部分としてＬＤＯ電流ＩＬＤＯを供給するように、負入力ポート３１３で受けた基準電圧Ｖｒｅｆに基づきパワートランジスタ３１６を駆動してよい。パワートランジスタ３１６は、電源電圧ＶＤＤ１から電流を供給してよい。電源電圧ＶＤＤ１は、電源電圧ＶＤＤ３及び／又は電源電圧ＶＤＤ２と同じあるか又は異なってよい。パワートランジスタ２１６に関して上述された理由のために、パワートランジスタ３１６は、電流源３０４の包含による緩和されたサイズ要件を有してよい。加えて、上述された理由のために、キャパシタ３１０のサイズ要件は、少なくとも部分的にパワートランジスタ３１６の低減されたサイズ要件により、低減され得る。
【００３８】
ソースフォロワ３２０の包含は、ソースフォロワ３２０を含まないＬＤＯ３０２と比較して、ＬＤＯ３０２の帯域幅を増大させ得る。例えば、トランジスタ３２２は、パワートランジスタ３１６の緩和されたサイズ要件をもってさえ、パワートランジスタ３１６よりも有意に小さくなり得る（例えば、１０分の１のサイズ）。パワートランジスタ３１６と比較したトランジスタ３２２の低減されたサイズは、オペアンプ３１２の出力ポート３１５でオペアンプ３１２によって見られるキャパシタンスを低減することができる。出力ポート３１５での低減されたキャパシタンスは、オペアンプ３１２が、出力ポート３１５がパワートランジスタ３１６のゲートへ、それらの間にソースフォロワ３２０が結合されることなしに結合された場合よりも速く出力ポート３１５での電圧を変化させることを可能にすることができる。そのようなものとして、オペアンプ３１２は、ソースフォロワ３２０の包含により、より高い周波数範囲にわたって、より良い周波数応答を有することができる。従って、ソースフォロワ３２０は、ＬＤＯ３０２の帯域幅を増大させることができる。
【００３９】
変更、追加、又は省略は、本開示の適用範囲から外れることなしに回路３００に対して為されてよい。例えば、回路３００は、ここで具体的に図示又は記載されていない他の構成要素を幾つでも有してよい。更に、ＬＤＯ３０２の説明は、ＬＤＯ電圧レギュレータの実施例にすぎず、限定例ではない。
【００４０】
図４は、ここで記載される少なくとも一実施形態に従って配置される、コンパクトなＬＤＯ電圧レギュレータを有するよう回路を設計する方法４００の例のフローチャートである。方法４００は、幾つかの実施形態において、図１乃至３の回路１００、２００及び３００に関して夫々上述された原理に従って、コンピュータ可読記憶媒体に記憶されたあらゆる適用可能な設計ソフトウェアを用いて実施されてよい。別個のブロックとして表されているとしても、様々なブロックは、所望の実施に依存して、更なるブロックに分けられても、より少ないブロックへとまとめられても、あるいは、削除されてもよい。
【００４１】
方法４００は、ブロック４０２から開始してよい。ブロック４０２で、負荷回路が選択されてよい。ブロック４０４で、低ドロップアウト（ＬＤＯ）電圧レギュレータの出力部は、負荷回路の電源入力部へ結合されるように、且つ、負荷回路へ電源電圧を供給するように、モデリングされてよい。ブロック４０６で、電流源が選択されてよい。
【００４２】
ブロック４０８で、電流源は、負荷回路の電源入力部と、ＬＤＯ電圧レギュレータの出力部とへ結合されるように、モデリングされてよい。このような電流源のモデリングは、電流源が、ＬＤＯ電圧レギュレータによって負荷回路へ供給される電流を低減するように電流を負荷回路へ供給するようモデリングされるものであってよい。幾つかの実施形態において、電流源及びＬＤＯ電圧レギュレータは、電流源によって負荷回路へ供給される電流が、ＬＤＯ電圧レギュレータによって負荷回路へ供給される電流の少なくとも一部の第２の周波数よりも低い第１の周波数を有するように、モデリングされてよい。それら及び他の実施形態において、第１の周波数は、少なくとも一桁だけ第２の周波数よりも低くてよい。例えば、第１の周波数は、電流源によって供給される電流が本質的にＤＣ電流であるように１ヘルツよりも小さくてよく、第２の周波数は、１０ヘルツよりも大きくてよい。
【００４３】
当業者は、ここで開示されているこのような及び他のプロセス及び方法について、それらのプロセス及び方法において実行される機能が異なる順序で実施されてよいことを認識するであろう。加えて、概説されているステップ及び動作は、単に、例として与えられており、ステップ及び動作の幾つかは、開示されている実施形態の本質から外れなければ、任意であっても、より少ないステップ及び動作にまとめられても、あるいは、更なるステップ及び動作に拡張されてもよい。
【００４４】
例えば、方法４００は、ＬＤＯ電圧レギュレータを安定させるよう構成されるキャパシタを選択することを更に含んでよい。キャパシタのサイズは、電流源が電流を負荷回路へ供給することによる低減されたサイズ要件に基づき、選択されてよい。同様に、方法４００は、ＬＤＯ電圧レギュレータについて、負荷回路へ電流を供給するよう構成されるパワートランジスタを選択することを含んでよい。パワートランジスタのサイズは、電流源も電流を負荷回路へ供給することによる低減されたサイズ要件に基づき、選択されてよい。加えて、幾つかの実施形態において、方法４００は、ＬＤＯ電圧レギュレータ、電流源、キャパシタ、及び負荷回路のうちの１又はそれ以上を同じカプセル化されたシリコンダイ上に含まれるようにモデリングすることに関連したステップを含んでよい。
【００４５】
ここで記載される方法４００は、様々なコンピュータハードウェア若しくは祖父ウェアモジュールを有するあらゆる適切な特別目的又は汎用のコンピュータ、コンピューティングエンティティ、又はプロセッシングデバイスを用いて実施されてよく、あらゆる適用可能なコンピュータ可読媒体に記憶されたコンピュータ実行可能命令を実行するよう構成されてよい。例えば、方法４００は、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、あるいは、プログラム命令をインタープリットするよう及び／又は実行するよう且つ／あるいはデータを処理するよう構成される何らかの他のデジタル又はアナログ回路を有することができるプロセッサによって実行されてよい。
【００４６】
コンピュータ可読媒体は、汎用又は特別目的のコンピュータ（例えば、プロセッサ）によってアクセスされ得るあらゆる利用可能な媒体であってよい。一例として、制限なしに、そのようなコンピュータ可読媒体は、ランダムアクセスメモリ（ＲＡＭ）、読出専用メモリ（ＲＯＭ）、電気的消去可能なプログラム可能読出専用メモリ（ＥＥＰＲＯＭ）、コンパクトディスク読出専用メモリ（ＣＤ−ＲＯＭ）、又は他の光ディスクストレージ、磁気ディスクストレージ若しくは他の磁気記憶デバイス、あるいは、コンピュータ実行可能命令又はデータ構造の形で所望のプログラムコードを搬送又は記憶するために使用され且つ汎用又は特別目的のコンピュータによってアクセスされ得るあらゆる他の記憶媒体を含む非一時的な、すなわち有形な、コンピュータ可読記憶媒体を含んでよい。それらの組み合わせもコンピュータ可読媒体の適用範囲内に含まれてよい。コンピュータ可読媒体は、コンピュータ実行可能命令を含んでよく、コンピュータ実行可能命令は、例えば、汎用のコンピュータ、特別目的のコンピュータ、又は特別目的のプロセッシングデバイスに特定の機能又は機能のグループを実行させる目理恵位及びデータを含んでよい。
【００４７】
対象は構造上な特徴及び／又は方法上の動作に特有の言語において記載されてきたが、添付の特許請求の範囲において定義される対象は、必ずしも、上記の具体的な特徴又は動作に制限されない点が理解されるべきである。むしろ、上記の具体的な特徴及び動作は、特許請求の範囲を実施する形態の例として開示されている。
【００４８】
ここで挙げられている全ての例及び条件文は、当該技術の促進に対して本発明者によって寄与される概念及び本発明を理解する際に読者の助けとなる教育的な目的を意図し、そのような具体的に挙げられている例及び条件に制限されないと理解されるべきである。本発明の実施形態は詳細に記載されてきたが、様々な変更、置換、及び代替が本発明の趣旨及び適用範囲から外れることなしにそれらに対して為されてよい点が理解されるべきである。
【００４９】
上記の実施形態に加えて、以下の付記が与えられる。
（付記１）
負荷回路の電源入力部へ結合される出力部を備え、電源電圧を前記負荷回路へ供給するよう構成される低ドロップアウト電圧レギュレータと、
前記負荷回路の前記電源入力部及び前記低ドロップアウト電圧レギュレータの前記出力部へ結合され、前記低ドロップアウト電圧レギュレータによって前記負荷回路へ供給される電流を低減するように電流を前記負荷回路へ供給するよう構成される電流源と
を有する回路。
（付記２）
前記低ドロップアウト電圧レギュレータ、前記電流源、及び前記負荷回路を含むカプセル化されたシリコンダイを更に有する
付記１に記載の回路。
（付記３）
前記カプセル化されたシリコンダイは、前記低ドロップアウト電圧レギュレータを安定させるよう構成されるキャパシタを含む、
付記２に記載の回路。
（付記４）
前記低ドロップアウト電圧レギュレータは、前記負荷回路へ電流を供給するよう構成されるパワートランジスタを有し、
前記パワートランジスタは、前記電流源も前記負荷回路へ電流を供給することによる低減されたサイズ要件に基づくサイズを有する、
付記１に記載の回路。
（付記５）
前記電流源によって前記負荷回路へ供給される電流は、前記低ドロップアウト電圧レギュレータによって前記負荷回路へ供給される電流の少なくとも一部の第２の周波数よりも低い第１の周波数を有する、
付記１に記載の回路。
（付記６）
前記第１の周波数は、少なくとも一桁前記第２の周波数よりも低い、
付記５に記載の回路。
（付記７）
前記低ドロップアウト電圧レギュレータを安定化させるよう構成されるキャパシタを更に有し、
前記キャパシタは、前記電流源が前記負荷回路へ電流を供給することによる低減されたサイズ要件に基づくサイズを有する、
付記１に記載の回路。
（付記８）
前記電流源によって前記負荷回路へ供給される電流は、低周波電流である、
付記１に記載の回路。
（付記９）
前記低周波電流は、１０ヘルツよりも小さい、
付記８に記載の回路。
（付記１０）
負荷回路を選択し、
前記負荷回路の電源入力部へ結合されるよう且つ前記負荷回路へ電源電圧を供給するよう低ドロップアウト電圧レギュレータの出力部をモデリングし、
電流源を選択し、
前記電流源が、前記低ドロップアウト電圧レギュレータによって前記負荷回路へ供給される電流を低減するように電流を前記負荷回路へ供給するようモデルリングされるように、前記負荷回路の前記電源入力部及び前記低ドロップアウト電圧レギュレータの前記出力部へ結合されるよう前記電流源をモデリングする
回路設計方法。
（付記１１）
カプセル化されたシリコンダイ内に含まれるよう前記低ドロップアウト電圧レギュレータ、前記電流源、及び前記負荷回路をモデリングすることを更に含む
付記１０に記載の回路設計方法。
（付記１２）
前記低ドロップアウト電圧レギュレータを安定化させるよう構成されるキャパシタを選択し、
前記キャパシタを含めるよう前記カプセル化されたシリコンダイをモデリングすること
を更に含む付記１１に記載の回路設計方法。
（付記１３）
前記低ドロップアウト電圧レギュレータのために、前記負荷回路へ電流を供給するよう構成されるパワートランジスタを選択することを更に含み、
前記パワートランジスタのサイズは、前記電流源も前記負荷回路へ電流を供給することによる低減されたサイズ要件に基づき選択される、
付記１０に記載の回路設計方法。
（付記１４）
前記電流源及び前記低ドロップアウト電圧レギュレータは、前記電流源によって前記負荷回路へ供給される電流が、前記低ドロップアウト電圧レギュレータによって前記負荷回路へ供給される電流の少なくとも一部の第２の周波数よりも低い第１の周波数を有するように、選択される、
付記１０に記載の回路設計方法。
（付記１５）
前記第１の周波数は、少なくとも一桁前記第２の周波数よりも低い、
付記１４に記載の回路設計方法。
（付記１６）
前記低ドロップアウト電圧レギュレータを安定化させるよう構成されるキャパシタを選択することを更に含み、
前記キャパシタのサイズは、前記電流源が前記負荷回路へ電流を供給することによる低減されたサイズ要件に基づき選択される、
付記１０に記載の回路設計方法。
（付記１７）
負荷回路と、
前記負荷回路の電源入力部へ結合される出力部を備え、電源電圧を前記負荷回路へ供給するよう構成される低ドロップアウト電圧レギュレータと、
前記負荷回路の前記電源入力部及び前記低ドロップアウト電圧レギュレータの前記出力部へ結合され、前記低ドロップアウト電圧レギュレータによって前記負荷回路へ供給される電流を低減するように電流を前記負荷回路へ供給するよう構成される電流源と
を有するカプセル化されたシリコンダイ。
（付記１８）
前記低ドロップアウト電圧レギュレータは、前記負荷回路へ電流を供給するよう構成されるパワートランジスタを有し、
前記パワートランジスタは、前記電流源も前記負荷回路へ電流を供給することによる低減されたサイズ要件に基づくサイズを有する、
付記１７に記載のカプセル化されたシリコンダイ。
（付記１９）
前記低ドロップアウト電圧レギュレータを安定化させるよう構成されるキャパシタを更に有し、
前記キャパシタは、前記電流源が前記負荷回路へ電流を供給することによる低減されたサイズ要件に基づくサイズを有する、
付記１７に記載のカプセル化されたシリコンダイ。
（付記２０）
前記電流源によって前記負荷回路へ供給される電流は、前記低ドロップアウト電圧レギュレータによって前記負荷回路へ供給される電流の少なくとも一部の第２の周波数よりも低い第１の周波数を有する、
付記１７に記載のカプセル化されたシリコンダイ。
【符号の説明】
【００５０】
１００，２００，３００  回路
１０１，２０１，３０１  シリコンダイ
１０２，２０２，３０２  電圧レギュレーション回路
１０４，２０４，３０４  電流源
１０６，２０６，３０６  供給ノード
１０８，２０８，３０８  負荷回路
１１０，２１０，３１０  キャパシタ
２１２，３１２          オペアンプ
２１４，３１４          フィードバック
２１６，３１６          パワートランジスタ
３２０                  ソースフォロワ
ＩＬＤＯ                ＬＤＯ電流
ＩＬｏａｄ              負荷電流
ＩＳ                    ソース電流
ＶＤＤ                  電源電圧
Ｖｒｅｆ                基準電圧
【図１】
2015201170.tif 000003
【図２】
2015201170.tif 000004
【図３】
2015201170.tif 000005
【図４】
2015201170.tif 000006