(57)【要約】【課題】マルチプレクサを小型化すること。【解決手段】共通端子Ｔ０と第１端子Ｔ１との間に接続された第１フィルタ２２と、一端が前記第１フィルタを介さず前記共通端子に接続された共振器３０と、が形成された第１チップ１２と、前記共振器の他端と第２端子との間に接続され、前記第１フィルタの通過帯域より低い通過帯域を有する第２フィルタ２４が形成された第２チップ１４と、を具備し、前記共振器の共振周波数は前記第２フィルタの通過帯域より高いマルチプレクサ。【選択図】図１
2015201808.tif 000002
【特許請求の範囲】
【請求項１】
共通端子と第１端子との間に接続された第１フィルタと、一端が前記第１フィルタを介さず前記共通端子に接続された共振器と、が形成された第１チップと、
前記共振器の他端と第２端子との間に接続され、前記第１フィルタの通過帯域より低い通過帯域を有する第２フィルタが形成された第２チップと、
を具備し、
前記共振器の共振周波数は前記第２フィルタの通過帯域より高いことを特徴とするマルチプレクサ。
【請求項２】
前記共振器の共振周波数は前記第１フィルタの通過帯域内であるまたは前記第１フィルタの通過帯域より低いことを特徴とする請求項１記載のマルチプレクサ。
【請求項３】
前記第１フィルタは、支持基板に貼り付けられていない圧電基板に形成された弾性表面波共振器、弾性境界波共振器またはラブ波共振器を有することを特徴とする請求項１または２記載のマルチプレクサ。
【請求項４】
前記第２フィルタは、圧電薄膜共振器、または支持基板に貼り付けられた圧電基板に形成された弾性表面波共振器、弾性境界波共振器もしくはラブ波共振器を有することを特徴とする請求項３記載のマルチプレクサ。
【請求項５】
前記第１フィルタは、ラダー型フィルタであリ、前記共振器は、前記第１フィルタを構成する共振器の大きさの平均より大きいことを特徴とする請求項１から４のいずれか一項記載のマルチプレクサ。
【請求項６】
前記共通端子と第３端子との間に接続され、前記第１フィルタおよび第２フィルタの通過帯域と異なる通過帯域を有する第３フィルタが形成された第３チップを具備することを特徴とする請求項１から５のいずれか一項記載のマルチプレクサ。
【請求項７】
前記第１チップと前記第２チップとを搭載し、前記共振器の他端と前記第２フィルタとを接続する配線を備える基板を具備することを特徴とする請求項１から５のいずれか一項記載のマルチプレクサ。
【請求項８】
前記第１チップと前記第３チップとを搭載する第１基板と、
前記第２チップを搭載する第２基板と、
前記第１基板と前記第２基板とを搭載する第３基板と、
を具備し、
前記第３基板は、前記共振器の他端と前記第２フィルタとを接続する第１配線を備えることを特徴とする請求項６記載のマルチプレクサ。
【請求項９】
前記第１基板は前記第３フィルタの前記共通端子側のノードと前記共振器の一端側のノードとを共通に接続する第２配線を備えることを特徴とする請求項８記載のマルチプレクサ。
【請求項１０】
前記共通端子と第４端子との間に接続され、前記第１フィルタ、前記第２フィルタおよび前記第３フィルタの通過帯域と異なる通過帯域を有する第４フィルタが形成された第４チップを具備し、
前記第２基板は、前記第４チップを搭載し、
前記第３基板は、前記第２配線と前記第４フィルタの前記共通端子側のノードとを共通に前記共通端子に接続する第３配線を備えることを特徴とする請求項９記載のマルチプレクサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチプレクサに関し、例えば異なるチップにそれぞれフィルタが形成されたマルチプレクサに関する。
【背景技術】
【０００２】
例えば、移動体通信端末においては、周波数帯域の異なる複数の信号を共通端子から入力および／または出力する。このような場合、デュープレクサ等のマルチプレクサが用いられる。特許文献１には、異なる通過帯域を有するフィルタを共通端子に接続する際に、整合回路を用いることが記載されている。整合回路は、自通過帯域以外の信号がフィルタに入力しないように、反射係数を制御している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−６２５５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、整合回路は、インダクタおよび／またはキャパシタ等の部品を用いて構成する。このため、マルチプレクサが大型化してしまう。
【０００５】
本発明は、上記課題に鑑みなされたものであり、マルチプレクサを小型化することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、共通端子と第１端子との間に接続された第１フィルタと、一端が前記第１フィルタを介さず前記共通端子に接続された共振器と、が形成された第１チップと、前記共振器の他端と第２端子との間に接続され、前記第１フィルタの通過帯域より低い通過帯域を有する第２フィルタが形成された第２チップと、を具備し、前記共振器の共振周波数は前記第２フィルタの通過帯域より高いことを特徴とするマルチプレクサである。
【０００７】
上記構成において、前記共振器の共振周波数は前記第１フィルタの通過帯域内にあるまたは前記第１フィルタの通過帯域より低い構成とすることができる。
【０００８】
上記構成において、前記第１フィルタは、支持基板に貼り付けられていない圧電基板に形成された弾性表面波共振器、弾性境界波共振器またはラブ波共振器を有する構成とすることができる。
【０００９】
上記構成において、前記第２フィルタは、圧電薄膜共振器、または支持基板に貼り付けられた圧電基板に形成された弾性表面波共振器、弾性境界波共振器もしくはラブ波共振器を有する構成とすることができる。
【００１０】
上記構成において、前記第１フィルタは、ラダー型フィルタであリ、前記共振器は、前記第１フィルタを構成する共振器の大きさの平均より大きい構成とすることができる。
【００１１】
上記構成において、前記第１チップと前記第２チップとを搭載し、前記共振器の他端と前記第２フィルタとを接続する配線を備える基板を具備する構成とすることができる。
【００１２】
上記構成において、前記共通端子と第３端子との間に接続され、前記第１フィルタおよび第２フィルタの通過帯域と異なる通過帯域を有する第３フィルタが形成された第３チップを具備する構成とすることができる。
【００１３】
上記構成において、前記第１チップと前記第３チップとを搭載する第１基板と、前記第２チップを搭載する第２基板と、前記第１基板と前記第２基板とを搭載する第３基板と、を具備し、前記第３基板は、前記共振器の他端と前記第２フィルタとを接続する第１配線を備える構成とすることができる。
【００１４】
上記構成において、前記第１基板は前記第３フィルタの前記共通端子側のノードと前記共振器の一端側のノードとを共通に接続する第２配線を備える構成とすることができる。
【００１５】
上記構成において、前記共通端子と第４端子との間に接続され、前記第１フィルタ、前記第２フィルタおよび前記第３フィルタの通過帯域と異なる通過帯域を有する第４フィルタが形成された第４チップを具備し、前記第２基板は、前記第４チップを搭載し、前記第３基板は、前記第２配線と前記第４フィルタの前記共通端子側のノードとを共通に前記共通端子に接続する第３配線を備える構成とすることができる。
【発明の効果】
【００１６】
本発明によれば、マルチプレクサを小型化することができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、実施例１に係るマルチプレクサを示すブロック図である。
【図２】図２は、ラダー型フィルタの例を示す回路図である。
【図３】図３（ａ）は、弾性表面波共振器の平面図、図３（ｂ）は、図３（ａ）のＡ−Ａ断面の一例を示す図、図３（ｃ）は、図３（ａ）のＡ−Ａ断面の別の例を示す図である。
【図４】図４（ａ）は、圧電薄膜共振器の平面図、図４（ｂ）は、図４（ａ）のＡ−Ａ断面図である。
【図５】図５は、多重モード型フィルタの例を示す平面模式図である。
【図６】図６は、実施例１の変形例１に係るマルチプレクサのブロック図である。
【図７】図７は、実施例１の変形例２に係るマルチプレクサのブロック図である。
【図８】図８は、フィルタおよび共振器の周波数に対する減衰量を示す模式図である。
【図９】図９は、実施例２に係るマルチプレクサを示すブロック図である。
【図１０】図１０は、実施例２の変形例１に係るマルチプレクサを示すブロック図である。
【図１１】図１１は、実施例２の変形例２に係るマルチプレクサを示すブロック図である。
【図１２】図１２は、実施例３に係るマルチプレクサのブロック図である。
【図１３】図１３（ａ）から図１３（ｃ）は、基板４１の各層を示す平面図である。
【図１４】図１４（ａ）から図１４（ｃ）は、基板４２の各層を示す平面図である。
【図１５】図１５は、基板４４の平面図である。
【図１６】図１６は、共振器の通過特性を示す図である。
【図１７】図１７は、バンド４の送信フィルタおよび送受信フィルタの通過特性を示す図である。
【図１８】図１８は、バンド４の送信フィルタおよび受信フィルタの通過帯域付近の通過特性を示す図である。
【図１９】図１９は、バンド２の送信フィルタおよび受信フィルタの通過特性を示す図である。
【図２０】図２０は、バンド２の送信フィルタおよび受信フィルタの通過帯域付近の通過特性を示す図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照し本発明の実施例について説明する。
【実施例１】
【００１９】
図１は、実施例１に係るマルチプレクサを示すブロック図である。マルチプレクサ１０は、チップ１２および１４を備えている。チップ１２および１４は基板４０に搭載されている。基板４０は、例えばパッケージ基板または配線基板であり、１層または多層のセラミックス層または樹脂層等の絶縁層を有する。チップ１２には、フィルタ２２および共振器３０が形成されている。チップ１４には、フィルタ２４が形成されている。フィルタ２２は、共通端子Ｔ０と第１端子Ｔ１との間に接続されている。フィルタ２４は共通端子Ｔ０と第２端子Ｔ２との間に接続されている。さらに、フィルタ２２と２４とが接続する共通ノードＮ０とフィルタ２４との間に共振器３０が接続されている。共振器３０と第２フィルタ２４とは、基板４０に形成された配線４８を介し接続されている。
【００２０】
図２は、ラダー型フィルタの例を示す回路図である。図２に示すように、ラダー型フィルタＦ１は、１または複数の直列共振器Ｓ１からＳ５と１または複数の並列共振器Ｐ１からＰ４とを有している。直列共振器Ｓ１からＳ５および並列共振器Ｐ１からＰ４は、弾性波共振器であり、例えば弾性表面波共振器、弾性境界波共振器、ラブ波共振器、または圧電薄膜共振器である。直列共振器Ｓ１からＳ５は、端子Ｔ０１と端子Ｔ０２との間に直列に接続される。並列共振器Ｐ１からＰ４は、端子Ｔ０１と端子Ｔ０２との間に並列に接続される。直列共振器および並列共振器の個数および／または接続関係は所望する特性に応じ適宜設定できる。ラダー型フィルタＦ１をフィルタ２２および２４に用いることができる。
【００２１】
図３（ａ）は、弾性表面波共振器の平面図、図３（ｂ）は、図３（ａ）のＡ−Ａ断面の一例を示す図、図３（ｃ）は、図３（ａ）のＡ−Ａ断面の別の例を示す図である。図３（ａ）および図３（ｂ）に示すように、共振器Ｒ１において、圧電基板６０上に金属膜６２が形成されている。圧電基板６０は、例えばリチウム酸タンタル基板またはリチウム酸ニオブ基板である。金属膜６２は、例えばアルミニウム膜または銅膜である。金属膜６２により、ＩＤＴ（Interdigital Transducer）６４と反射器６５が形成される。ＩＤＴ６４は弾性波を励振する。反射器６５は、ＩＤＴ６４の弾性波の伝搬方向の両側に設けられ、弾性波を反射する。ＩＤＴ６４の電極指の対数Ｎ、電極指のピッチｐ、開口長Ｗ、電極指の幅ｄは、所望する特性に応じ適宜設定することができる。
【００２２】
図３（ａ）および図３（ｃ）に示すように、共振器Ｒ２において、圧電基板６０は、支持基板６１に貼り合わせられている。支持基板６１は、例えばサファイア基板である。その他の構成は、共振器Ｒ２と同じであり説明を省略する。
【００２３】
共振器Ｒ１またはＲ２をフィルタＦ１の直列共振器および並列共振器に用いることができる。また、共振器Ｒ１およびＲ２を共振器３０に用いることができる。共振器Ｒ１およびＲ２として、弾性表面波共振器を例に説明したが、共振器Ｒ１およびＲ２は、弾性境界波共振器またはラブ波共振器でもよい。
【００２４】
図４（ａ）は、圧電薄膜共振器の平面図、図４（ｂ）は、図４（ａ）のＡ−Ａ断面図である。共振器Ｒ３において、基板７０上に下部電極７１、圧電膜７２および上部電極７３が形成されている。圧電膜７２をはさみ下部電極７１と上部電極７３とが対向する領域が共振領域７５である。共振領域７５の下部電極７１下に空隙７４が形成されている。空隙７４は、音響反射膜でもよい。基板７０は、シリコン基板またはガラス基板等の半導体基板または絶縁基板である。圧電膜７２は、窒化アルミニウム膜または酸化亜鉛等である。下部電極７１および上部電極７３は金属膜である。共振器Ｒ３をラダー型フィルタＦ１の直列共振器および並列共振器に用いることができる。また、共振器Ｒ３を共振器３０に用いることもできる。
【００２５】
図５は、多重モード型フィルタの例を示す平面模式図である。図５に示すように、多重モード型フィルタＦ２は、圧電基板６０上に形成された３つのＩＤＴ６６および２つの反射器６８を有している。ＩＤＴ６６および反射器６８は弾性波の伝搬方向に配列されている。中央のＩＤＴ６６は、端子Ｔ０３とグランドとの間に接続されている。左側のＩＤＴ６６は、端子Ｔ０４とグランドとの間に接続されている。右側のＩＤＴ６６は、端子Ｔ０５とグランドとの間に接続されている。ＩＤＴ６６および反射器６８の構成は共振器Ｒ１またはＲ２内のＩＤＴ６４および反射器６５と同じであり説明を省略する。例えば、端子Ｔ０３は、不平衡入力端子であり、端子Ｔ０４およびＴ０５は、平衡出力端子である。ＩＤＴ６６および反射器６８の個数および接続関係並びに端子の数等は所望の特性に応じ適宜設定できる。多重モード型フィルタＦ２をフィルタ２２および２４に用いることができる。
【００２６】
図６は、実施例１の変形例１に係るマルチプレクサのブロック図である。図６に示すように、フィルタ２２は、直列共振器Ｓ１１からＳ１４と並列共振器Ｐ１１からＰ１３とを有するラダー型フィルタである。フィルタ２４は、直列共振器Ｓ２１からＳ２５と並列共振器Ｐ２１からＰ２４とを有するラダー型フィルタである。その他の構成は、実施例１と同じであり説明を省略する。
【００２７】
図７は、実施例１の変形例２に係るマルチプレクサのブロック図である。図７に示すように、フィルタ２２は、直列共振器Ｓ１１からＳ１２と並列共振器Ｐ１１とを有するラダー型フィルタと、多重モード型フィルタＭ１と共振器Ｓ１３と、を有するフィルタである。フィルタ２４は、実施例１の変形例１と同じである。その他の構成は、実施例１と同じであり説明を省略する。
【００２８】
実施例１の変形例１および２のように、フィルタ２２および２４には、ラダー型フィルタ、多重モード型フィルタ、またはラダー型フィルタと多重モード型フィルタとを組み合わせたフィルタを用いることができる。
【００２９】
図８は、フィルタおよび共振器の周波数に対する減衰量を示す模式図である。図８において、実線は、共振器３０の通過特性を示し、破線はフィルタ２２および２４の通過特性を示している。フィルタ２２および２４の通過帯域ｆ１およびｆ２は互いに重なっていない。通過帯域ｆ１はｆ２より高い。共振器３０の共振周波数ｆｒは、通過帯域ｆ２より高い。これにより、通過帯域ｆ２の信号は共振器３０ではほとんど反射されない。一方、通過帯域ｆ１の信号は共振器３０により反射される。
【００３０】
図１を参照し、例えば、フィルタ２２は、受信フィルタであり、共通端子Ｔ０から入力した受信信号５２を濾過し、端子Ｔ１に出力する。受信信号の一部５０は、ノードＮ０からフィルタ２４に漏洩しようとする。しかし、共振器３０はフィルタ２２の通過帯域ｆ１の信号（受信信号）を反射する。このため、受信信号がフィルタ２２に侵入することが抑制される。フィルタ２４は送信フィルタであり、端子Ｔ２から入力した送信信号５４を濾過し、共通端子Ｔ０に出力する。このとき、送信信号５４は共振器３０を通過するが、共振器３０は、フィルタ２２の通過帯域ｆ２の信号をほとんど反射しない。このように、実施例１では、共振器３０により、通過帯域ｆ１の信号がフィルタ２４に漏洩することを抑制する。フィルタ２２が受信フィルタであり、フィルタ２４が送信フィルタである例を説明したが、フィルタ２２および２４ともに受信フィルタでもよい。フィルタ２２および２４ともに送信フィルタでもよい。フィルタ２２が送信フィルタ、フィルタ２４が受信フィルタでもよい。
【００３１】
共振器３０の通過特性は、図８のように、共振周波数ｆｒより低周波数側では、減衰量が急激に小さくなる。共振周波数ｆｒより高周波数側では、減衰量が徐々に小さくなる。仮に、共振器３０の共振周波数を通過帯域ｆ２の近傍とし、通過帯域ｆ２の信号を反射させる構成とする。このとき、減衰量が徐々に小さくなる領域と通過帯域ｆ１とが重なり通過帯域ｆ１の信号が共振器３０により反射されてしまう。このように、共振器３０を用いる場合、ノードＮ０と通過帯域ｆ２の低いフィルタ２４との間に、通過帯域ｆ２より高い共振周波数ｆｒを有する共振器３０を接続することになる。
【００３２】
図８のように、共振器３０の共振周波数ｆｒは、通過帯域ｆ２より高く、通過帯域ｆ１内またはその近傍とすることが好ましい。フィルタ２２および２４を構成する共振器の共振周波数ｆｒはそれぞれ通過帯域ｆ１およびｆ２内またはその近傍に設定される。このため、共振器３０をチップ１４に形成すると、共振器３０の共振周波数ｆｒを、フィルタ２４を構成する共振器より大きく異ならせることになる。
【００３３】
共振器３０の共振周波数ｆｒは、同じチップ内で共振周波数が大きく異ならせることは難しい。例えば、共振器Ｒ１およびＲ２では、電極指の周期により共振周波数を異ならせる。しかし、電極指の周期を大きく異ならせると電極指の寸法精度が悪化する。共振器Ｒ３では、共振領域の積層膜の膜厚により共振周波数を異ならせる。しかし、積層膜の膜厚を異ならせると製造工程が増加する。
【００３４】
そこで、共振器３０をフィルタ２２と同じチップ１２に形成する。共振器３０の共振周波数ｆｒは通過帯域ｆ１近傍であるため、共振器３０をチップ１２に形成するのは比較的容易である。
【００３５】
実施例１によれば、チップ１２（第１チップ）に共通端子Ｔ０と端子Ｔ１（第１端子）との間に接続されたフィルタ２２（第１フィルタ）が形成され、かつ一端がフィルタ２２を介さず共通端子Ｔ０に接続された共振器３０が形成されている。チップ１４に、共振器３０の他端と端子Ｔ２（第２端子）との間に接続されたフィルタ２４が形成されている。そして、フィルタ２４の通過帯域ｆ２は、フィルタ２２の通過帯域ｆ１より低く、共振器３０の共振周波数ｆｒはフィルタ２４の通過帯域より高い。これにより、共振器３０により、通過帯域ｆ１の信号がフィルタ２４に侵入することを抑制できる。また、共振器３０をフィルタ２２と同じチップ１２に形成することにより、共振器とフィルタとを集積化できる。よって、マルチプレクサを小型化することができる。
【００３６】
図８のように、共振器３０の共振周波数ｆｒはフィルタ２２の通過帯域ｆ１内にあるまたは通信帯域ｆ２より高くｆ１より低いことが好ましい。これにより、通過帯域ｆ１の信号がフィルタ２４に漏洩することをより抑制できる。
【００３７】
フィルタ２２およびフィルタ２４がラダー型フィルタおよび／または多重モード型フィルタの場合、共振器３０の共振周波数ｆｒは、フィルタ２２を構成する共振器の共振周波数に近くなる。よって、この場合、共振器３０をフィルタ２２と同じチップ１２に形成することがより有効である。
【００３８】
図３（ａ）および図３（ｂ）に示した共振器Ｒ１では、ＩＤＴの電極指の周期を変更することにより、同一チップ（同一基板）内で異なる共振周波数を有する共振器を比較的容易に作製できる。また、共振特性にスプリアス等は発生し難い。図３（ａ）および図３（ｃ）に示した共振器Ｒ２では、共振器Ｒ１と同様に、同一チップ（同一基板）内で異なる共振周波数を有する共振器を比較的容易に作製できる。しかし、支持基板６１と圧電基板６０との界面に起因し、共振特性にスプリアス等が発生し易い。図４（ａ）および図４（ｂ）に示した共振器Ｒ３では、同一チップ（同一基板）内に異なる共振周波数を有する共振器を作製すると製造工程が増加する。
【００３９】
このように、共振器Ｒ２は、共振特性にスプリアスが発生し易い、共振器Ｒ３は、共振周波数の異なる共振器を同一基板内に作製することが難しい。よって、フィルタ２２および共振器３０は共振器Ｒ１であることが好ましい。すなわち、フィルタ２２および共振器３０は、支持基板６１に貼り付けられていない圧電基板６０に形成された弾性表面波共振器、弾性境界波共振器またはラブ波共振器を有することが好ましい。
【００４０】
また、フィルタ２４は、共振器３０と同じチップに形成しない。よって、フィルタ２４は、圧電薄膜共振器、または支持基板６１に貼り付けられた圧電基板６０に形成された弾性表面波共振器、弾性境界波共振器またはラブ波共振器を有することが好ましい。
【００４１】
通過帯域ｆ２における共振器３０の挿入損失は小さいことが好ましい。よって、共振器３０は大きいことが好ましい。フィルタ２２がラダー型フィルタのとき、共振器３０は、フィルタ２２を構成する共振器（直列共振器および並列共振器）の大きさの平均より大きいことが好ましい。共振器３０は直列共振器の大きさの平均より大きいことがより好ましい。共振器３０が、弾性表面波共振器、弾性境界波共振器またはラブ波共振器の場合、共振器の大きさは、ＩＤＴ６４の対数×開口長Ｗに比例する。共振器３０が圧電薄膜共振器の場合、共振器の大きさは、共振領域７５の面積に比例する。
【実施例２】
【００４２】
実施例２は、３以上のフィルタを有する例である。図９は、実施例２に係るマルチプレクサを示すブロック図である。図９に示すように、マルチプレクサ１０ａにおいて、基板４０にフィルタ２６が形成されたチップ１６が搭載されている。フィルタ２６は、共通端子Ｔ０と端子Ｔ３との間に接続されている。フィルタ２６は、フィルタ２２および２４とは異なる通過帯域を有している。フィルタ２６は受信フィルタでも送信フィルタでもよい。その他の構成は実施例１と同じであり説明を省略する。
【００４３】
図１０は、実施例２の変形例１に係るマルチプレクサを示すブロック図である。図１０に示すように、マルチプレクサ１０ｂにおいて、基板４０にフィルタ２８が形成されたチップ１８が搭載されている。フィルタ２８は、共通端子Ｔ０と端子Ｔ４との間に接続されている。フィルタ２８は、フィルタ２２、２４および２６とは異なる通過帯域を有している。フィルタ２８は受信フィルタでも送信フィルタでもよい。その他の構成は実施例２と同じであり説明を省略する。
【００４４】
図１１は、実施例２の変形例２に係るマルチプレクサを示すブロック図である。図１１に示すように、マルチプレクサ１０ｃにおいて、チップ１６に共振器３１が形成されている。共振器３１の一端は共通端子Ｔ０に他端はフィルタ２８に接続されている。フィルタ２６の通過帯域はフィルタ２８の通過帯域より高い。共振器３１の共振周波数はフィルタ２８の通過帯域より高い。その他の構成は実施例２の変形例１と同じであり説明を省略する。
【００４５】
実施例２およびその変形例のように、マルチプレクサ１０ａは、フィルタ２６（第３フィルタ）が形成されたチップ１６（第３チップ）を備えてもよい。また、実施例２の変形例１のように、マルチプレクサ１０ｂは、フィルタ２８（第４フィルタ）が形成されたチップ１８（第４チップ）を備えてもよい。さらに、実施例２の変形例２のように、チップ１８に共振器３１が形成されていてもよい。マルチプレクサは５個以上のフィルタを備えてもよい。
【実施例３】
【００４６】
図１２は、実施例３に係るマルチプレクサのブロック図である。図１２に示すように、マルチプレクサ１０ｄにおいては、基板４１にチップ１２および１６が搭載されている。基板４２に、チップ１４および１８が搭載されている。基板４１および４２は、基板４４に搭載されている。基板４１および４２は、例えば多層セラミック基板であり、基板４４は、例えば多層樹脂基板（プリント基板）である。
【００４７】
フィルタ２２、２４、２６および２８は、バンド４（第１バンド）の受信フィルタＢ４Ｒｘ、バンド２（第２バンド）の送信フィルタＢ２Ｔｘ、バンド２の受信フィルタＢ２Ｒｘおよびバンド４の送信フィルタＢ４Ｔｘである。フィルタ２４は、チップ１２に形成された共振器３０、チップ１６を介し共通端子Ｔ０に接続されている。フィルタ２２は、チップ１６を介し共通端子Ｔ０に接続されている。
【００４８】
ノードＮ１１からＮ１３は、チップ１２と基板４１とが電気的に接続するノードである。ノードＮ３１からＮ３３は、チップ１６と基板４１とが電気的に接続するノードである。ノードＮ２１およびＮ２２は、チップ１４と基板４２とが電気的に接続するノードである。ノードＮ４１およびＮ４２は、チップ１８と基板４２とが電気的に接続するノードである。ノードＮ５１からＮ５４は、基板４１と４４とが電気的に接続するノードである。ノードＮ６１からＮ６４は、基板４２と４４とが電気的に接続するノードである。
【００４９】
図１３（ａ）から図１３（ｃ）は、基板４１の各層を示す平面図である。図１３（ａ）は層４１ａの上面の平面図、図１３（ｂ）は層４１ｂの上面の平面図、図１３（ｃ）は層４１ｂの下面を上から透視した平面図である。図１３（ａ）から図１３（ｃ）に示すように、層４１ａおよび４１ｂの上面にはそれぞれパッド８０および配線８１が形成されている。層４１ｂの下面にはパッド８２が形成されている。層４１ａおよび４１ｂを貫通するようにそれぞれビア８３ａおよび８３ｂが形成されている。図中ビア８３ｂは８３ａより大きく図示している。層４１ａおよび４１ｂは、セラミック等の絶縁層である。パッド８０、８２、配線８１、ビア８３ａおよび８３ｂは、例えばＣｕ等の金属層である。
【００５０】
図１３（ａ）の層４１ａの上面には、チップ１２および１６がバンプを介しフリップチップ搭載されている。パッド８０のうち図１２のノードに相当するパッドにノードＮ１１からＮ１３、およびＮ３１からＮ３３を付している。その他のパッド８０は、主にグランドパッドＧＮＤである。パッド８０はビア８３ａを介し、層４１ｂの上面に形成された配線８１に接続される。配線８１は、ビア８３ｂを介し層４１ｂの下面に形成されたパッド８２に接続される。パッド８２のうち図１２のノードに相当するパッドにノードＮ５１からＮ５４を付している。その他のパッドは主にグランドパッドＧＮＤである。
【００５１】
図１４（ａ）から図１４（ｃ）は、基板４２の各層を示す平面図である。図１４（ａ）は層４２ａの上面の平面図、図１４（ｂ）は層４２ｂの上面の平面図、図１４（ｃ）は層４２ｂの下面を上から透視した平面図である。図１４（ａ）から図１４（ｃ）に示すように、図１３（ａ）から図１３（ｃ）と同様に、パッド８０、８２、配線８１、ビア８３ａおよび８３ｂが設けられている。これらの材料等は図１３（ａ）から図１３（ｃ）と同じであり、説明を省略する。
【００５２】
図１４（ａ）の層４２ａの上面には、チップ１４および１８がバンプを介しフリップチップ搭載されている。パッド８０のうち図１２のノードに相当するパッドにノードＮ２１、Ｎ２２、Ｎ４１およびＮ４２を付している。その他のパッド８０は、主にグランドパッドＧＮＤである。パッド８０はビア８３ａを介し、層４２ｂの上面に形成された配線８１に接続される。配線８１は、ビア８３ｂを介し層４２ｂの下面に形成されたパッド８２に接続される。パッド８２のうち図１２のノードに相当するパッドにノードＮ６１からＮ６４を付している。その他のパッドは主にグランドパッドＧＮＤである。
【００５３】
図１５は、基板４４の平面図である。説明に用いるパッドおよび配線以外は図示を省略する。図１５に示すように、基板４４上に基板４１、４２およびインダクタ４９が半田等を用い搭載されている。基板４１および４２には、チップ１２から１８が搭載されている。基板４１内には配線Ｌ１が形成されている。配線Ｌ１は、図１３（ａ）においてパッドＮ１２とＮ３１とを接続する配線Ｌ１である。基板４４内に配線Ｌ２からＬ５が形成されている。配線Ｌ２は、基板４２のノードＮ６１に相当するパッドと基板４１のノードＮ５１に相当するパッドを接続する。配線Ｌ３は基板４１のノードＮ５２に相当するパッドとインダクタ４９の一端とを接続する。配線Ｌ４は、基板４４のノードＮ６２に相当するパッドとインダクタ４９の一端とを接続する。配線Ｌ５は、インダクタ４９の一端をアンテナ（共通端子Ｔ０）に接続する。インダクタ４９の他端はグランドに接続されている。配線Ｌ２とＬ５とは基板４４内において絶縁層を介し離れて交差している。
【００５４】
例えば、図１２の端子Ｔ２から入力した送信信号が共通端子Ｔ０から出力する経路を図１５中に矢印８８で示す。端子Ｔ２に入力した送信信号は、ノードＮ６３およびＮ２２に相当するパッドを介しチップ１４に入力する。送信信号はフィルタ２４を通過しパッドＮ２１およびＮ６１に相当するパッドから配線Ｌ２に入力する。送信信号はノードＮ５１およびＮ１１に相当するパッドを介しチップ１２に入力する。送信信号はチップ１２に形成された共振器３０を通過する。送信信号はチップ１２からノードＮ１２を介し基板４１内の配線Ｌ１を通過する。送信信号は、ノードＮ３１（図１５には不図示）を介しノードＮ５２に相当するパッドから基板４４の配線Ｌ３に入力する。送信信号は配線Ｌ３およびＬ５を介し共通端子Ｔ０に至る。
【００５５】
実施例３のフィルタ特性をシミュレーションした。シミュレーションにおいて、フィルタ２２（Ｂ４Ｒｘ）をラダー型フィルタと多重モード型フィルタとを組み合わせたフィルタとした。各共振器はリチウム酸タンタル基板を用いた共振器Ｒ１タイプの弾性表面波共振器とした。フィルタ２４（Ｂ２Ｔｘ）をラダー型フィルタとした。各共振器はサファイア基板上にリチウム酸タンタル基板を貼り合わせた共振器Ｒ２タイプの弾性表面波共振器とした。フィルタ２６（Ｂ２Ｒｘ）をラダー型フィルタとした。各共振器はシリコン基板を用いた共振器Ｒ３タイプの圧電薄膜共振器とした。フィルタ２８（Ｔ４Ｔｘ）をラダー型フィルタとした。各共振器はリチウム酸タンタル基板を用いた共振器Ｒ１タイプの弾性表面波共振器とした。
【００５６】
図１６は、シミュレーションに用いた共振器の通過特性を示す図である。図１６に示すように、バンド２の送信帯域は１８５０ＭＨｚから１９１０ＭＨｚである。バンド４の受信帯域は２１１０ＭＨｚから２１５５ＭＨｚである。バンド４の受信帯域の信号がフィルタ２４（Ｂ２Ｔｘ）に漏洩しないように、共振器３０の共振周波数ｆｒをバンド４の受信帯域のやや低周波数側とする。
【００５７】
図１７は、バンド４の送信フィルタおよび受信フィルタの通過特性を示す図である。実線は実施例３、破線は、共振器３０を設けない比較例１を示す。送信フィルタの通過特性をＴｘ、受信フィルタの通過特性をＲｘとする。図１７に示すように、実施例３と比較例１との減衰領域の特性はほぼ同じである。
【００５８】
図１８は、バンド４の送信フィルタおよび受信フィルタの通過帯域付近の通過特性を示す図である。図１８に示すように、受信フィルタの通過帯域９０において、実施例３は比較例１にくらべ損失が小さくなっている。比較例１では、バンド４の受信信号の一部がフィルタ２４に漏洩するが、実施例３では、共振器３０により、バンド４の受信信号のフィルタ２４への漏洩を抑制できたためである。
【００５９】
図１９は、バンド２の送信フィルタおよび受信フィルタの通過特性を示す図である。図１９に示すように、受信帯域の高周波数側２１００ＭＨｚ付近９２において、実施例３は比較例１に比べ送信フィルタの減衰特性が向上している。バンド２の受信帯域付近の信号のフィルタ２４（Ｂ４Ｔｘ）への漏洩が共振器３０により抑制されたためである。
【００６０】
図２０は、バンド２の送信フィルタおよび受信フィルタの通過帯域付近の通過特性を示す図である。図２０に示すように、実施例３と比較例１の通過特性はほとんど変わらない。
【００６１】
このように、共振器３０を設けることにより、フィルタ２２の通過特性を改善し、フィルタ２４の減衰特性を改善することができる。
【００６２】
実施例３によれば、図１２および図１５のように、基板４１（第１基板）は、チップ１２（第１チップ）とチップ１６（第３チップ）とを搭載する。基板４２（第２基板）は、チップ１４（第２チップ）とチップ１８（第４チップ）を搭載する。基板４４（第３基板）は、基板４１と基板４２とを搭載する。そして、図１５のように、基板４４は、共振器３０とフィルタ２４とを接続する配線Ｌ２（第１配線）を備える。このように、基板４４内に配線Ｌ２を設けることにより、チップ１２と１４とを異なる基板４１および４２に搭載することができる。
【００６３】
図１５のように、基板４１は、フィルタ２６の共通端子側のノードＮ３１と共振器３０のノードＮ１２を共通に接続する配線Ｌ１（第２配線）を備える。基板４４は、配線Ｌ１と、フィルタ３８のノードを共通に共通端子に接続する配線（Ｌ３からＬ５）を備える。これにより、フィルタ２４は、チップ１２とチップ１６を経由して共通端子Ｔ０に接続される。また、フィルタ２２はチップ１６を経由して共通端子Ｔ０に接続される。一方、フィルタ２６および２８は他のチップを介さず共通端子Ｔ０に接続される。
【００６４】
実施例３では、基板４１に受信フィルタ２２および２６を搭載し、基板４２に送信フィルタ２４および２８を搭載しているが、基板４１に受信フィルタ２２および送信フィルタ２８、基板４２に受信フィルタ２６および送信フィルタ２４を搭載することもできる。このように、所望の特性を得るため、基板に搭載するフィルタを適宜組み合わせることができる。さらに、フィルタの個数は５以上でもよい。
【００６５】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００６６】
１０      マルチプレクサ
１２、１４、１６、１８  チップ
２２、２４、２６、２８  フィルタ
３０    共振器
４０、４１、４２、４４  基板
Ｌ−Ｌ５  配線
【図１】
2015201808.tif 000003
【図２】
2015201808.tif 000004
【図３】
2015201808.tif 000005
【図４】
2015201808.tif 000006
【図５】
2015201808.tif 000007
【図６】
2015201808.tif 000008
【図７】
2015201808.tif 000009
【図８】
2015201808.tif 000010
【図９】
2015201808.tif 000011
【図１０】
2015201808.tif 000012
【図１１】
2015201808.tif 000013
【図１２】
2015201808.tif 000014
【図１３】
2015201808.tif 000015
【図１４】
2015201808.tif 000016
【図１５】
2015201808.tif 000017
【図１６】
2015201808.tif 000018
【図１７】
2015201808.tif 000019
【図１８】
2015201808.tif 000020
【図１９】
2015201808.tif 000021
【図２０】
2015201808.tif 000022