(57)【要約】【課題】スキャンモード時におけるピーク消費電力を抑制して、スキャンテスト装置の動作の安定化を図る。【解決手段】テスト対象となる半導体集積回路１００に擬似ランダムパターンを入力するフリップフロップ群１０９と、前記半導体集積回路への前記擬似ランダムパターンの入力結果を受信するフリップフロップ群１０９と、入力されたクロックを遅延する遅延装置を有し、少なくとも位相の異なる２つのクロックを出力するクロック波形選択装置１０３と、前記入力結果を回収し期待値と比較して前記半導体集積回路の故障を検出する入力結果回収器１１とを備え、入力されたクロック、または該クロックを遅延した遅延クロックをフリップフロップに供給して複数のフリップフロップを互いに異なる位相で駆動する。【選択図】  図１
2015021896.tif 000002
【特許請求の範囲】
【請求項１】
テスト対象となる半導体集積回路に擬似ランダムパターンを入力するフリップフロップ群と、
前記半導体集積回路への前記擬似ランダムパターンの入力結果を受信するフリップフロップ群と、
入力されたクロックを遅延する遅延装置を有し、少なくとも位相の異なる２つのクロックを出力するクロック波形選択装置と、
前記入力結果を回収し期待値と比較して前記半導体集積回路の故障を検出する入力結果回収器と、を備え、
前記入力されたクロック、または該クロックを遅延した遅延クロックを前記フリップフロップ群のそれぞれに供給して、複数のフリップフロップ群のそれぞれを互いに異なる位相で駆動することを特徴とする半導体集積回路のスキャンテスト装置。
【請求項２】
請求項１記載のスキャンテスト装置において、
前記クロック波形選択装置は、入力されたクロックを反転させる手段、および反転したクロックあるいは反転前のクロックを選択する手段を備えたことを特徴とする半導体集積回路のスキャンテスト装置。
【請求項３】
テスト対象となる半導体集積回路に擬似ランダムパターンを入力するフリップフロップ群と、
前記半導体集積回路への前記擬似ランダムパターンの入力結果を受信するフリップフロップ群と、
入力されたクロックを遅延する遅延装置を有し、少なくとも位相の異なる２つのクロックを出力するクロック波形選択装置と、
前記入力結果を回収し期待値と比較して前記半導体集積回路の故障を検出する入力結果回収器と、
入力されたクロックまたは該クロックを遅延した遅延クロックを前記フリップフロップ群のそれぞれに供給する遅延装置とを有するＩＰコアを複数備え、
前記各ＩＰコアは互いに異なる位相で駆動することを特徴とする半導体集積回路のスキャンテスト装置。
【請求項４】
請求項３記載のスキャンテスト装置において、
前記遅延装置は、生成したクロックを反転させる手段、および反転したクロックあるいは反転前のクロックを選択する手段を備えたことを特徴とする半導体集積回路のスキャンテスト装置。
【請求項５】
請求項1ないし４のいずれか１記載の半導体集積回路のスキャンテスト装置において、
前記クロック波形選択装置は、前記半導体集積回路の通常動作に用いる通常クロックまたは、スキャンモードクロックあるいはスキャンモードクロックを反転した反転クロックを選択することを特徴とする半導体集積回路のスキャンテスト装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のテストに用いられるスキャンテスト装置に関する。
【背景技術】
【０００２】
半導体集積回路に故障があるか否かをテストする方法には、例えば、半導体集積回路にスキャンテスト装置を搭載し、この装置により故障検出の為の擬似ランダムパターンを生成し、生成した擬似ランダムパターンを用いて半導体集積回路を網羅的に動作させて、半導体集積回路の故障を検出する方法がある（特許文献１参照）。
【０００３】
この方法では、前記半導体集積回路の動作結果を半導体集積回路の出力ピンで観測する。ここで、観測結果が期待値と一致すれば故障なしと判断し、観測結果が期待値と一致しなければ故障ありと判断する。
【０００４】
半導体集積回路はＩＰコア（intellectual property core：汎用の回路ブロック）を複数搭載する場合が多く、この場合、ＩＰコア毎にスキャンテスト装置が実装される。
【０００５】
スキャンテスト装置は、テスト制御装置、テストパターン発生器、テストパターン結果回収器、クロック発生器、故障検出対象装置（集積回路）に含まれる全てのフリップフロップをシリアルに接続したスキャンチェーンを有する。
【０００６】
前記フリップフロップは、データ入力端子が選択可能なセレクタ付のものを使用する。ここで、フリップフロップの動作モードは、スキャンモードと通常動作モードに分けることができる。
【０００７】
スキャンモードにおいては、フリップフロップのデータ入力は、スキャンチェーン側が選択される。通常モード時においてはフリップフロップのデータ入力は、テスト対象装置側が選択される。スキャンモードと通常モードの切り替えは、スキャンイネーブル信号で行う。
【０００８】
半導体集積回路のスキャンテスト装置によるテスト実行時においては、まず、スキャンモードに設定し、半導体集積回路の入力ピンから擬似ランダムパターンの元になる種パターンをテストパターン発生器に与える。テストパターン発生器は、種パターンを入力として、故障を検出する為の擬似ランダムパターンを生成する。
【０００９】
生成した擬似ランダムパターン（データ）は、まずスキャンチェーンの一段目のフリップフロップにシフト（移行）され、クロックが発生する度に、順次次段のフリップフロップにデータをシフトする。
【００１０】
このデータのシフトは、スキャンチェーンの最終段フリップフロップにデータが到達するまで行われる。この間、各ＩＰコアのテスト対象装置に含まれる全てのフリップフロップは、同一周波数のクロックに同期して、同時に動作することになる。
【００１１】
次に，通常モードに設定して、クロックを連続して複数発生させる。これにより、擬似ランダムパターンをスキャンチェーンを介してテスト対象装置に伝播させることができる。
【００１２】
その後、再度スキャンモードに設定し、フリップフロップの出力値をスキャンチェーンを介してテストパターン結果回収器に順次シフト(移行）させる。結果回収器に回収されたデータは半導体集積回路の出力ピンで観測可能である。この間、ＩＰコアのテスト対象装置に含まれる全てのフリップフロップは前記スキャンモード時と同様に、同一周波数のクロックに同期して、同時に動作することになる。
【００１３】
これら一連の動作を繰り返して、半導体集積回路の故障の検出を行う。繰り返す回数は半導体集積回路の規模や装置構成によって異なる。
【００１４】
この方法は、半導体集積回路の大規模化、あるいは装置構成の複雑化が進展するとテストパターン数が増大し、テスト時間も増大して故障検出率が低下することがある。
【００１５】
この様な問題に対して、ハード面ではスキャンテスト装置の改良が行われ、ソフト面ではテストパターン生成アルゴリズムの改良が行われる等、半導体集積回路のテスト効果を向上するためのさまざまな取り組みがなされてきた。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００６−１６２３９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
特許文献１によれば、半導体集積回路の装置規模を増大させることなくテスト時間を短縮して、故障検出率を向上させることができる。しかしながら、スキャンモード時の動作については考慮が薄い。すなわち、スキャンモード時においては複数のフリップフロップが同一周波数のクロックに同期して、同時に動作する。このため、ピーク消費電力が大きくなり、装置規模によっては電源の電圧が降下し、テスト装置が正常に動作しない場合が発生する。
【００１８】
本発明は、このような問題点に鑑みてなされたもので、スキャンモード時のピーク消費電力を抑制して、動作の安定化を図ることのできるスキャンテスト装置を提供するものである。
【課題を解決するための手段】
【００１９】
本発明は上記課題を解決するため、次のような手段を採用した。
【００２０】
テスト対象となる半導体集積回路に擬似ランダムパターンを入力するフリップフロップ群と、前記半導体集積回路への前記擬似ランダムパターンの入力結果を受信するフリップフロップ群と、入力されたクロックを遅延する遅延装置を有し、少なくとも位相の異なる２つのクロックを出力するクロック波形選択装置と、前記入力結果を回収し期待値と比較して前記半導体集積回路の故障を検出する入力結果回収器と、を備え、前記入力されたクロック、または該クロックを遅延した遅延クロックを前記フリップフロップ群のそれぞれに供給して、複数のフリップフロップ群のそれぞれを互いに異なる位相で駆動する。
【発明の効果】
【００２１】
本発明は、以上の構成を備えるため、スキャンモード時のピーク消費電力を抑制して、動作の安定化を図ることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明のスキャンテスト装置の基本構成を説明する図ある。
【図２】実施形態１におけるスキャンテスト装置の構成を説明する図である。
【図３】クロックの波形を説明する図である。
【図４】実施形態２におけるスキャンテスト装置の構成を示す図である。
【図５】実施形態３におけるスキャンテスト装置の構成を説明する図である。
【発明を実施するための形態】
【００２３】
以下、本発明の好適な実施の形態を図面を参照しながら詳細に説明する。
【００２４】
［実施形態１］
図１は、本発明のスキャンテスト装置の基本構成を説明する図ある。図に示すように、スキャンテスト装置は半導体集積回路１００に搭載されるＩＰコア１０１内に形成される。
【００２５】
ＩＰコア１０１は、クロック波形選択装置１０３およびクロック選択装置１０６を備え、クロック波形選択装置１０３は、クロック反転装置１０４および、セレクタ１０３Ｓを備える。
【００２６】
クロック波形選択装置１０３は、クロック発生器１０２が出力するスキャンクロック信号Ｓ１が入力される。ここで、入力されたスキャンクロック信号Ｓ１は、クロック反転装置１０４を通過して、セレクタ１０３Ｓの被選択信号になる系と、クロック反転装置１０４を通過しないで、セレクタ１０３Ｓの被選択信号になる系に分かれる。
【００２７】
クロック反転イネーブル信号Ｓ２は、セレクタ１０３Ｓの選択信号であり、該信号Ｓ２を電源電位またはグランド電位とすることによって、クロック波形選択装置１０３の出力信号は、スキャンクロック信号Ｓ１の反転クロックまたは非反転クロックとなる。
【００２８】
また、前記クロック選択装置１０６は、セレクタ１０６Ｓを備え、セレクタ１０６Ｓは、クロック波形選択装置１０３からの出力信号（反転クロックあるいは非反転クロック）あるいはクロック発生器１０２からの通常クロック信号Ｓ３を、テスト制御回路１０７からのスキャンイネーブル信号Ｓ４にしたがって選択する。
【００２９】
このように、クロック波形選択装置１０３から出力する信号（反転クロックまたは非反転クロック）と、クロック発生器１０２から出力する通常クロック信号Ｓ３は、セレクタ１０６Ｓの被選択信号である。また、テスト制御装置１０７からのスキャンイネーブル信号Ｓ４は、セレクタ１０６Ｓの選択信号である。すなわち、スキャンイネーブル信号Ｓ４を設定する否かによって、クロック選択装置１０６の出力信号は、クロック波形選択装置１０３からの信号（反転クロックまたは非反転クロック）あるいは通常クロック信号Ｓ３となる。
【００３０】
なお、ここで選択された信号（クロック選択装置１０６の出力信号）は、フリップフロップ群１０９のフリップフロップのクロック端子に入力される。
【００３１】
また、スキャンイネーブル信号Ｓ４は、フリップフロップ群１０９のフリップフロップのＳＥ(スキャンイネーブル）端子にも接続する。このためスキャンイネーブル信号Ｓ４を設定するか否かによって、フリップフロップ群１０９のフリップフロップをスキャンモードまたは通常モードに切り替えることができる。
【００３２】
すなわち、スキャンイネーブル信号Ｓ４を設定することにより、装置はスキャンモードに設定されて、フリップフロップ群１０９内のフリップフロップは、フリップフロップのＳＩ端子が選択され、フリップフロップのＤ端子は非選択になる。
【００３３】
これにより、フリップフロップ群１０９内のフリップフロップの入出力データの流れは、テストパターン発生器１０８を始点とし、テストパターン結果回収器１１１を終点とするスキャンチェーン経路Ｓ５と、スキャンチェーン経路Ｓ６の系になる。そして、スキャンチェーン経路Ｓ５からテストパターン結果回収器１１１へ入力されるテストパターン（疑似パターン）を期待値とし、これとスキャンチェーン経路Ｓ６からテストパターン結果回収器１１１へ入力されるテストパターン（疑似パターン）とを比較して、組み合わせ回路部１１０の故障を検出する。比較に際しては、期待値と組み合わせ回路部１１０から出力されたテストパターンが一致すれば正常であり、不一致であれば故障があると判定する。
【００３４】
また、スキャンイネーブル信号Ｓ４を設定しない場合は、通常モードに設定されて、フリップフロップ群１０９内のフリップフロップは、フリップフロップのＤ端子が選択され、フリップフロップのＳＩ端子は非選択になる。
【００３５】
これにより、フリップフロップ群１０９内のフリップフロップの入出力データの流れは、故障検出対象装置である組み合わせ回路部１１０を始点、終点とする通常動作時の系となる。
【００３６】
このように、本実施形態のスキャンテスト装置は、図１に示すように、クロック反転イネーブルＳ２とスキャンイネーブル信号Ｓ４を設定することにより、特に、スキャンイネーブル信号Ｓ４を設定したスキャンモード時において、フリップフロップ群１０９内のフリップフロップのクロックをスキャンクロック信号Ｓ１の反転クロックで動作させるか、非反転クロックで動作させるかの選択をすることができる。
【００３７】
なお、図１ではスキャンチェーン経路が２経路存在するが、スキャンチェーン経路数は任意である。またスキャンチェーンに接続されるフリップフロップの数は任意である。
【００３８】
次に、第１の実施形態におけるキャンテスト装置の具体的な構成及び動作について説明する。
【００３９】
図２は、実施形態１におけるスキャンテスト装置の具体的な構成を説明する図である。図２の例においては、図１に示す構成に対してさらにＩＰコア２０１を搭載した構成をとる。
【００４０】
図３は、スキャンクロック信号と、その反転および非反転クロック信号を説明する図である。
【００４１】
なお、図２において、ＩＰコア１０１のクロック反転イネーブル信号Ｓ２の電位は電源２０２の電位とし、また、ＩＰコア２０１のクロック反転イネーブル信号Ｓ２の電位はグランド２０３電位とした。
【００４２】
これにより、スキャンモード時にＩＰコア１０１内のフリップフロップ群１０９は、図３のスキャンクロック信号Ｓ１の反転クロック３０２で動作し、ＩＰコア２０１内のフリップフロップ群１０９は、図３のスキャンクロック信号Ｓ１の非反転クロック３０３で動作する。
【００４３】
つまり、スキャンモード時にＩＰコア１０１内のフリップフロップ群とＩＰコア２０１内のフリップフロップ群は、スキャンクロック信号の半サイクル分ずれた（遅延した）タイミングで動作する。これにより、全フリップフロップは、同時に動作することがなくなり、ピーク消費電力を低減することができる。なお、実施例１では、搭載するＩＰコアの数は２としたが任意の数ｎとすることができる。この場合には、位相を２π／ｎづつずらすことにより対応できる。
【００４４】
[実施形態２］
図４は、本発明の実施形態２におけるスキャンテスト装置の具体的な構成を示す図である。本実施形態では、図４に示すように、クロック発生器１０２から、２本の通常クロック信号（通常クロックＳ３と通常クロックＳ３ａ）を抽出する。また、この抽出に伴い、図１の基本装置構成に加えてクロック波形選択装置１０３ａおよびクロック選択装置１０６ａを追加搭載する。
【００４５】
クロック波形選択装置１０３ａは、グランド電位１０５ａにされたクロック反転イネーブル信号Ｓ２ａにしたがって、クロック発生器１０２から入力するスキャンクロック信号Ｓ１の非反転クロックを選択して出力する。
【００４６】
また、クロック選択装置１０６ａは、クロック波形選択装置１０３ａから出力される信号（非反転クロック）あるいはクロック発生器１０２からの通常クロック信号Ｓ３ａの何れか（この場合は非反転クロック）を、テスト制御装置１０７から出力するスキャンイネーブル信号Ｓ４にしたがって選択する。また、クロック選択装置１０６ａの出力信号は、フリップフロップ群１０９ａを構成するフリップフロップのクロック端子に接続する。
【００４７】
すなわち、クロック波形選択装置１０３ａは、電源電位とされるクロック反転イネーブル信号Ｓ２ａをもとに、クロック発生器１０２から入力するスキャンクロック信号Ｓ１である非反転クロックを選択して、クロック選択装置１０６ａに出力する。
【００４８】
同様に、クロック波形選択装置１０３は、電源１０５電位にされたクロック反転イネーブル信号Ｓ２にしたがって、クロック発生器１０２から入力するスキャンクロック信号Ｓ１を反転した反転クロックを選択して出力する。
【００４９】
同様に、クロック選択装置１０６は、クロック波形選択装置１０３から出力される信号（反転クロック）およびクロック発生器１０２からの通常クロック信号Ｓ３の何れか(この場合は反転クロック）を、テスト制御装置１０７から出力するスキャンイネーブル信号Ｓ４にしたがって選択する。また、クロック選択装置１０６の出力信号は、フリップフロップ群１０９のフリップフロップのクロック端子に接続する。
【００５０】
これにより、スキャンモード時において、フリップフロップ群１０９は、図３のスキャンクロック信号Ｓ１の反転クロック３０２で動作し、フリップフロップ群１０９ａは、図３のスキャンクロック信号Ｓ１の非反転クロック３０３で動作する。
【００５１】
つまり、スキャンモード時にフリップフロップ群１０９とフリップフロップ群１０９ａは、スキャンクロック信号の半サイクルずれたタイミングで動作するので、全フリップフロップ同時動作が無くなり、ピーク消費電力を低減できる。なお、実施例２では、通常クロックは２本であるが、通常クロック数は任意でよい。
【００５２】
［実施形態３］
図５は、本発明の実施形態３におけるスキャンテスト装置の具体的な構成を説明する図である。なお、図において図１ないし図４に示される部分と同一部分については同一符号を付してその説明を省略する。
【００５３】
本実施形態においては、電源電位またはグランド電位をスキャンテスト専用レジスタ１０５ｂで生成するようにしたものである。これにより、クロック反転イネーブル信号Ｓ２の設定値は、半導体集積回路の設計段階で決める必要はなくなり、半導体集積回路を製造した後に任意に設定可能になる。
【００５４】
このように、本実施形態のスキャンテスト装置は、スキャンモード時のクロックを反転させるクロック反転手段と、スキャンモード時のクロックを反転クロックにするか非反転クロックにするかを選択するクロック波形選択手段と、クロック波形選択手段へ設定を行うクロック反転イネーブル信号と、スキャンモード時と通常モード時のクロックを選択するクロック選択手段と、クロック選択手段へ設定を行うスキャンイネーブル信号とをＩＰコア毎に備え、クロック波形選択手段の設定とクロック選択手段の設定により、スキャンモード時にクロックを反転するか否かをＩＰ毎に設定できる構成を採る。
【００５５】
また、クロック波形選択手段へクロック反転イネーブル信号を設定したときは反転クロックが選択され、クロック波形選択手段へクロック反転イネーブル信号を設定しないときは非反転クロックが選択される構成を採る。
【００５６】
また、クロック選択装置へスキャンイネーブル信号を設定したときはスキャンモード時のクロックが選択され、クロック選択手段へスキャンイネーブル信号を設定しないときは通常モード時のクロックが選択される構成を採る。
【００５７】
以上説明したように、本発明の実施形態によれば、半導体集積回路のスキャンテスト装置において、半導体集積回路に搭載される複数のＩＰコア毎に、クロック波形を反転しない非反転クロックあるいはクロック波形を反転した反転クロックのいずれかを選択して供給することができる。また、２以上のＩＰコアが存在する場合はＩＰコア毎に供給するクロックの位相をずらすことができる。これにより、すべてのフリップフロップを同一クロック駆動することを回避することができ、ピーク消費電力を小さくし、電源の電圧降下を抑制することができる。
【００５８】
なお、以上の説明において示したスキャンテスト装置は一例であり、本発明は上記実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、クロック反転装置はクロックを遅延させる遅延装置で構成することができる。また、構成の一部を他の実施形態の構成で置換すること、あるいは他の実施形態の構成を加えることが可能である。また、上記各装置が備える機能等は、それらの一部又は全部を例えば集積装置で設計する等によりハードウェアで実現することができる。また、プロセッサがそれぞれの機能を実現するプログラムを解釈し実行することによりソフトウェアで実現することができる。
【符号の説明】
【００５９】
１００  半導体集積回路
１０１  ＩＰコアコア
１０２  クロック発生器
１０３  クロック波形選択装置
１０４  クロック反転装置
１０５  電源またはグランド
１０５ｂ  テストレジスタ
１０６  クロック選択装置
１０７  テスト制御装置
１０８  テストパターン発生器
１０９  フリップフロップ群
１１０  組み合わせ装置部
１１１  テストパターン結果回収器
２０１  ＩＰコア
２０２  電源
２０３  グランド
Ｓ１  スキャンクロック信号
Ｓ２  クロック反転イネーブル信号
Ｓ３  通常クロック信号
Ｓ４  スキャンイネーブル信号
Ｓ５、Ｓ６  スキャンチェーン経路
【図１】
2015021896.tif 000003
【図２】
2015021896.tif 000004
【図３】
2015021896.tif 000005
【図４】
2015021896.tif 000006
【図５】
2015021896.tif 000007