(57)【要約】【課題】層間絶縁膜の上層のエッチングレートが速い膜は膜質が緻密でないため、基板端部から水分が混入し、表示ムラなどが発生する可能性がある。【解決手段】表示装置の製造方法は、第１層間膜に第１コンタクトホールを形成する工程と、前記第１層間膜上および前記第１コンタクトホールに、下層膜と前記下層膜のエッチングレートよりも速い上層膜を有する第２層間膜を成膜する工程と、前記第２層間膜に第２コンタクトホールを形成する工程と、前記上層膜の少なくとも一部を除去する工程と、を備える。【選択図】図４Ｂ
2015145907.tif 000002
【特許請求の範囲】
【請求項１】
表示装置の製造方法は、
（ａ）薄膜トランジスタの電極を有する基板を準備する工程と、
（ｂ）前記電極上に第１層間膜を成膜する工程と、
（ｃ）前記第１層間膜に第１コンタクトホールを形成する工程と、
（ｄ）前記第１層間膜上および前記第１コンタクトホールに、第１の膜と前記第１の膜より上層であって前記第１の膜のエッチングレートよりも速い第２の膜を有する第２層間膜を成膜する工程と、
（ｅ）前記第１コンタクトホール内の前記第２層間膜に第２コンタクトホールを形成する工程と、
（ｆ）前記第２の膜の少なくとも一部を除去する工程と、
（ｇ）前記第２層間膜上および前記第２コンタクトホールに透明導電膜を成膜する工程と、を備える。
【請求項２】
請求項１の表示装置の製造方法において、
前記工程（ｅ）は、
（ｅ１）フォトレジストをパターニングする工程と、
（ｅ２）前記パターニングされたフォトレジストをマスクに前記第２層間膜をドライエッチングする工程と、
を備える。
【請求項３】
請求項２の表示装置の製造方法において、
前記工程（ｆ）は、
（ｆ１）前記フォトレジストをアッシングする工程と、
（ｆ２）前記第２の膜をドライエッチングする工程と、
を備える。
【請求項４】
請求項３の表示装置の製造方法において、
前記工程（ｆ）は、
（ｆ３）前記フォトレジストを剥離する工程を備える。
【請求項５】
請求項２の表示装置の製造方法において、
前記工程（ｆ）は、
（ｆ１）前記フォトレジストをアッシングする工程と、
（ｆ２）前記第２の膜をウェットエッチングする工程と、
を備える。
【請求項６】
請求項５の表示装置の製造方法において、
前記工程（ｆ）は、
（ｆ３）前記フォトレジストを剥離する工程を備える。
【請求項７】
請求項２の表示装置の製造方法において、
前記工程（ｆ）は、
（ｆ１）前記フォトレジストをアッシングする工程と、
（ｆ２）前記フォトレジストを剥離する工程と、
を備える。
【請求項８】
請求項７の表示装置の製造方法において、
前記工程（ｆ）は、
（ｆ３）前記第２の膜をウェットエッチングする工程と、
を備える。
【請求項９】
請求項７の表示装置の製造方法において、
前記工程（ｆ）は、
（ｆ３）前記第２の膜をドライエッチングする工程と、
を備える。
【請求項１０】
請求項１の表示装置の製造方法において、
前記第１層間膜は有機膜である。
【請求項１１】
請求項１０の表示装置の製造方法において、
前記有機膜は感光性樹脂で形成される。
【請求項１２】
請求項１の表示装置の製造法において、
前記第２層間膜はシリコン窒化膜（ＳｉＮ）である。
【請求項１３】
請求項１２の表示装置の製造方法において、
前記シリコン窒化膜をプラズマＣＶＤ法にて成膜する。
【請求項１４】
請求項１３の表示装置の製造方法において、
前記シリコン窒化膜の第１の膜と第２の膜の成膜条件を変える。
【請求項１５】
請求項１４の表示装置の製造方法において、
前記シリコン窒化膜の第１の膜と第２の膜の成膜において、プラズマＣＶＤによる成膜時の材料ガスであるモノシラン（ＳｉＨ４）とアンモニア（ＮＨ３）のガス流量比を変える。
【請求項１６】
請求項１の表示装置の製造方法において、
（ｈ）前記透明導電膜をパターニングして画素電極を形成する工程を備える。
【請求項１７】
請求項１６の表示装置の製造方法において、
（ｉ）前記画素電極の上に配向膜を形成する工程を備える。
【請求項１８】
請求項１の表示装置の製造方法において、
前記薄膜トランジスタの電極はドレイン電極である。
【請求項１９】
請求項１の表示装置の製造方法において、
前記薄膜トランジスタの半導体層はポリシリコンで構成される。
【請求項２０】
請求項１の表示装置の製造方法において、
前記薄膜トランジスタの半導体層はアモルファスシリコンで構成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は表示装置に関し、例えば画素電極とソース／ドレイン電極とを接続するコンタクトホールを有する表示装置に適用可能である。
【背景技術】
【０００２】
特開２００７−３２８２１０号公報（特許文献１）またはこれに対応する米国特許第７７４２１１３号明細書（特許文献２）には、以下の構造のＩＰＳ（In Plane Switching）方式の液晶表示装置が開示されている。
ドレイン電極及びソース電極の上には、第２の層間絶縁膜が形成されている。第２の層間絶縁膜の上には、有機絶縁膜が形成されている。有機絶縁膜の上には、対向電極及び反射膜が形成されている。対向電極及び反射膜の上には、第３の層間絶縁膜が形成されている。第３の層間絶縁膜の上には、画素電極が形成されている。この画素電極は、第２の層間絶縁膜及び第３の層間絶縁膜に形成されたコンタクトホールを介して薄膜トランジスタのソース電極と接続されている。第３の層間絶縁膜の表面近傍にエッチレートの速い膜（後退層）を形成することによって、コンタクトホールを形成する時に順テーパ形状としている。
なお、画素電極と接続される薄膜トランジスタの電極をドレイン電極と呼ぶ場合もあり、以下、本明細書では、ドレイン電極と呼ぶこととする。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−３２８２１０号公報
【特許文献２】米国特許７７４２１１３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１または特許文献２の第３の層間絶縁膜の後退層のようにエッチレートが速い膜は膜質が緻密でないため、基板端部から水分が混入し、表示ムラなどが発生する可能性がある。
その他の課題と新規な特徴は、本開示の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００５】
本開示のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、表示装置の製造方法は、（ａ）薄膜トランジスタの電極を有する基板を準備する工程と、（ｂ）前記電極上に第１層間膜を成膜する工程と、（ｃ）前記第１層間膜に第１コンタクトホールを形成する工程と、（ｄ）前記第１層間膜上および前記第１コンタクトホールに、第１の膜と前記第１の膜より上層であって前記第１の膜のエッチングレートよりも速い第２の膜を有する第２層間膜を成膜する工程と、（ｅ）前記第２層間膜に第２コンタクトホールを形成する工程と、（ｆ）前記第２の膜の少なくとも一部を除去する工程と、（ｇ）前記第２層間膜上および前記第２コンタクトホールに透明導電膜を成膜する工程と、を備える。
【図面の簡単な説明】
【０００６】
【図１Ａ】比較例１に係る表示装置の構成を示す平面図である。
【図１Ｂ】図１ＡのＡ−Ａ’線における断面図である。
【図１Ｃ】比較例１に係る表示装置の課題を説明する断面図である。
【図２Ａ】比較例２に係る表示装置の構成を示す断面図である。
【図２Ｂ】比較例２に係る表示装置の第２層間膜のコンタクトホールの形成方法を示す断面図である。
【図２Ｃ】比較例２に係る表示装置の第２層間膜のコンタクトホールの形成方法を示す断面図である。
【図２Ｄ】比較例２に係る表示装置の第２層間膜のコンタクトホールの形成方法を示す断面図である。
【図２Ｅ】比較例２に係る表示装置の第２層間膜のコンタクトホールの形成方法を示す断面図である。
【図２Ｆ】比較例２に係る表示装置の第２層間膜のコンタクトホールの形成方法を示す断面図である。
【図３Ａ】比較例２に係る表示装置の構成を示す平面図である。
【図３Ｂ】図３ＡのＡ−Ａ’線におけるアクティブ領域の断面図である。
【図３Ｃ】図３ＡのＡ−Ａ’線における基板端部付近の断面図である。
【図４Ａ】実施の形態に係る表示装置の構成を示す平面図である。
【図４Ｂ】図４ＡのＡ−Ａ’線におけるアクティブ領域の断面図である。
【図４Ｃ】図４ＡのＡ−Ａ’線における基板端部付近の断面図である。
【図５】実施の形態に係る表示装置の製造方法を示すフロー図である。
【図６Ａ】実施の形態に係る表示装置の第２層間膜のコンタクトホールの形成方法を示すフロー図である。
【図６Ｂ】実施の形態に係る表示装置の第２層間膜の上層膜を取り除く方法を示す断面図である。
【図６Ｃ】実施の形態に係る表示装置の第２層間膜の上層膜を取り除く方法を示す断面図である。
【図６Ｄ】実施の形態に係る表示装置の第２層間膜の上層膜を取り除く方法を示す断面図である。
【図６Ｅ】実施の形態に係る表示装置の第２層間膜の上層膜を取り除く方法を示す断面図である。
【図７Ａ】変形例１に係る表示装置の第２層間膜のコンタクトホールの形成方法を示すフロー図である。
【図７Ｂ】変形例２に係る表示装置の第２層間膜のコンタクトホールの形成方法を示すフロー図である。
【図７Ｃ】変形例３に係る表示装置の第２層間膜のコンタクトホールの形成方法を示すフロー図である。
【図８】実施例１、実施例２および実施例３に係る表示装置の平面図である。
【図９】実施例１および実施例２に係る表示装置の表示領域の画素部の構造を示す平面図である。
【図１０】図９のＡ−Ａ’線に沿った断面図である。
【図１１】図９のＢ−Ｂ’線に沿った断面図である。
【図１２】実施例２に係る表示装置の表示領域の画素部の構造を示す断面図である。
【図１３】実施例３に係る表示装置の表示領域の画素部の構造を示す断面図である。
【発明を実施するための形態】
【０００７】
以下に、実施の形態、実施例、変形例および比較例について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【０００８】
まず、比較例１に係る表示装置の課題を図１Ａから図１Ｃを参照して説明する。
図１Ａは比較例１に係る表示装置の構成を示す平面図である。図１Ｂは図１ＡのＡ−Ａ’線における断面図である。図１Ｃは比較例１に係る表示装置の課題を説明する断面図である。
比較例１に係る表示装置１ｒ１は、薄膜トランジスタ（以下、ＴＦＴという。）のソース電極４およびドレイン電極５の上に第１層間膜７が形成される。第１層間膜７を開孔してドレイン電極５の上にコンタクトホール１１ａが形成される。第１層間膜７の上に透明導電膜を成膜およびパターニングして共通電極８が形成される。ドレイン電極５の上並びに共通電極８や第１層間膜７の上および側壁に第２層間膜９が形成され、第２層間膜９を開孔してドレイン電極５の上にコンタクトホール１１ｂが形成される。第２層間膜９の上およびコンタクトホール１１ｂの中（ドレイン電極５の上および第２層間膜９の側壁）に透明導電膜を成膜およびパターニングして画素電極１０が形成される。
第２層間膜９の加工の際、第１層間膜７のコンタクトホール１１ａ内に溜まったレジストのテーパを寝かすことが困難なため、第２層間膜９の側壁のテーパが立ってしまう。特に、第１層間膜７のコンタクトホール１１ａのアスペクト比（孔の深さ／孔の径）が０．５を超える深くて小さい孔の底に、さらに第２層間膜９の孔をあける際、第２層間膜９の側壁のテーパ角度（ドレイン電極５の上面と第２層間膜９の側壁面がなす角度）が高くなる（９０度に近づく）。図１Ｃに示すように、第２層間膜９の側壁が垂直、あるいは、逆テーパ状（テーパ角度が９０度より大きい角度）になり、第２層間膜９の側壁の被覆が不十分となり画素電極１０を形成する透明導電膜が段切れする可能性がある。
【０００９】
次に、比較例２に係る表示装置について図２Ａから図２Ｆを参照して説明する。
図２Ａは比較例２に係る表示装置の構成を示す断面図である。図２Ｂから図２Ｆは比較例２に係る表示装置の第２層間膜のコンタクトホールの形成方法を示す断面図であり、図２Ａの破線円Ｂの箇所を拡大した図である。
比較例２に係る表示装置１ｒ２は比較例１に係る表示装置１ｒ１と第２層間膜９の構成が異なるが、その他は同じである。表示装置１ｒ２は第２層間膜を２層化し、第２層間膜の下層膜９ａは比較例１の第２層間膜９と同じ膜を使用し、第２層間膜の上層膜９ｂは下層膜９ａよりもエッチングレートの速い膜を使用する。図２Ｂから図２Ｆを参照してコンタクトホールの形成方法を説明する。
まず、ドレイン電極５の上、第１層間膜７の上および側壁に成膜条件を変えて２層化して第２層間膜の下層膜９ａおよび上層膜９ｂが形成される。図２Ｂに示すように、フォトリソグラフィでフォトレジストＰＲをパターニングする。ここで、フォトリソグラフィとはフォトレジスト等の感光性材料にマスクパターンを用いて露光・現像し、感光性材料にパターンを形成することをいう。フォトレジストＰＲをマクスにドライエッチングすると、図２Ｃに示すように第２層間膜の上層膜９ｂがサイドエッチングされる。その後、図２Ｄに示すように第２層間膜の上層膜９ｂのサイドエッチングが進行し、並行して、第２層間膜の下層膜９ａのエッチングが進行する。その後、図２Ｅに示すように、第２層間膜の下層膜９ａおよび上層膜９ｂの側壁が順テーパ形状（テーパ角度が９０度より小さい角度）になる。その後、図２Ｆに示すようにアッシングしてレジストを剥離する。
図２Ａに示すように、表示装置１ｒ２はソース電極４およびドレイン電極５の上に第１層間膜７が形成され、第１層間膜７の上に共通電極８や第２層間膜の下層膜９ａおよび上層膜９ｂが形成される。第２層間膜の上層膜９ｂの上、下層膜９ａおよび上層膜９ｂの側壁、コンタクトホール内のドレイン電極５の上に画素電極１０が形成される。第２層間膜の下層膜９ａおよび上層膜９ｂの側壁が順テーパ形状であるので、画素電極１０を構成する透明導電膜が第２層間膜の下層膜９ａおよび上層膜９ｂの側壁を十分に被覆することができ、段切れを低減することができる。
【００１０】
次に、比較例２に係る表示装置の課題を図３Ａから図３Ｃを参照して説明する。
図３Ａは比較例２に係る表示装置の構成を示す平面図である。図３Ｂは図３ＡのＡ−Ａ’線におけるアクティブ領域の断面図である。図３Ｃは図３ＡのＡ−Ａ’線におけるパネル端部付近の断面図である。
図３Ａに示すように、表示装置１ｒ２はアレイ基板１００ｒ２と対向基板２００を備え、アクティブ領域１６０と額縁領域１５０を有する。図３Ｂに示すように、アクティブ領域１６０では、アレイ基板１００ｒ２の画素電極１０や第２層間膜９ｂの上に配向膜１３が形成され、配向膜１３の上には液晶層３０や対向基板２００上に形成されるフォトスペーサ２４が接触する。なお、配向膜１３から下の構造は図２Ａと同じである。図３Ｃに示すように、額縁領域１５０では、第２層間膜の上層膜９ｂの上に対向基板２００の上に形成されるフォトスペーサ２４が接触し、シール材３１が接着する。第２層間膜９ａ、９ｂはアレイ基板１００ｒ２の基板端Ｅまで延在している。
第２層間膜の上層膜９ｂはエッチングレートが速い膜であり膜質が緻密でないため、アレイ基板１００ｒ２の基板端Ｅから水分が混入し、表示ムラなどが発生する可能性がある。
【００１１】
次に、実施の形態に係る表示装置の構造について図４Ａから図４Ｃを参照して説明する。
図４Ａは実施の形態に係る表示装置の構成を示す平面図である。図４Ｂは図４ＡのＡ−Ａ’線におけるアクティブ領域の断面図である。図４Ｃは図４ＡのＡ−Ａ’線におけるパネル端部付近の断面図である。
図４Ａに示すように、実施の形態に係る表示装置１はアレイ基板１００と対向基板２００を備え、アクティブ領域１６０と額縁領域１５０を有する。図４Ｂに示すように、実施の形態に係る表示装置１のアクティブ領域１６０では、アレイ基板１００のソース電極４およびドレイン電極５の上に第１層間膜７が形成され、第１層間膜７の上に共通電極８や第２層間膜の下層膜（第１の膜）９ａおよび上層膜（第２の膜）９ｂが形成される。第２層間膜の上層膜９ｂの上、下層膜９ａおよび上層膜９ｂの側壁、コンタクトホール内のドレイン電極５の上に画素電極１０が形成される。画素電極１０や第２層間膜の下層膜９ａ上に配向膜１３が形成され、配向膜１３の上には液晶層３０や対向基板２００の上に形成されるフォトスペーサ２４が接触する。表示装置１と比較例２に係る表示装置１ｒ２との相違点は、第２層間膜の上層膜９ｂが一部（コンタクトホール部近傍）を除き取り除かれている点である。
また、図４Ｃに示すように、額縁領域１５０では、第１層間膜７およびソース電極４およびドレイン電極５と同層の配線層１４上に第２層間膜の下層膜９ａが形成されている。第２層間膜の下層膜９ａ上に対向基板２００の上に形成されるフォトスペーサ２４が接触し、シール材３１が接着する。表示装置１と比較例２に係る表示装置１ｒ２との相違点は、第２層間膜の上層膜９ｂが一部（凹部近傍）を除き取り除かれている点である。すなわち、第２層間膜の上層膜９ｂはアレイ基板１００の基板端Ｅまで延在していない。膜質が緻密でない第２層間膜の上層膜９ｂが除去されているので、アレイ基板１００の基板端Ｅから水分混入を防止することができる。水分侵入ルートとなる第２層間膜の上層膜９ｂを基板端Ｅの近傍または額縁領域１５０において少なくとも一部を除去することにより、水分のアクティブ領域への到達を防止し、表示ムラなどの発生を抑制することができる。なお、第２層間膜の下層膜９ａを第１層間膜７と配線層１４との間に配置することにより、第１層間膜７に有機膜を使用する場合に基板端Ｅからの水分混入を防止することができる。第２層間膜は上層膜と下層膜の２層構造としたが、これに限定されるものではなく、３層以上の構造であってもよい。この場合、上層になるほどエッチングレートが速い膜であればよい。
【００１２】
実施の形態に係る表示装置の製造方法は以下の工程を含む。
（ａ）薄膜トランジスタの電極を有する基板を準備する工程
（ｂ）電極上に第１層間膜を成膜する工程
（ｃ）第１層間膜に第１コンタクトホールを形成する工程
（ｄ）第１層間膜上および第１コンタクトホールに、第１の膜と第１の膜より上層であって第１の膜のエッチングレートよりも速い第２の膜を有する第２層間膜を成膜する工程
（ｅ）第１コンタクトホール内の第２層間膜に第２コンタクトホールを形成する工程
（ｆ）第２の膜の少なくとも一部を除去する工程
（ｇ）第２層間膜上および第２コンタクトホールに透明導電膜を成膜する工程
より具体的な実施の形態に係る表示装置の製造方法について図５を参照して説明する。
図５は実施の形態に係る表示装置の製造方法を示すフロー図である。
まず、ガラス等の透明基板上にＴＦＴおよびＴＦＴを制御する制御配線（ゲート電極配線やソース電極配線４、ドレイン電極配線５）等を形成する（ステップＳ１、工程（ａ））。
感光性樹脂等の有機材料を全面に成膜し、フォトリソグラフィおよびベークを行い、第１層間膜７およびそのコンタクトホール（ＣＨ、第１のコンタクトホール）１１ａを形成する（ステップＳ２、工程（ｂ）（ｃ））。
無機材料を全面に成膜し、フォトリソグラフィ、ドライエッチングおよびレジスト除去を行い、第２層間膜の下層膜９ａおよび上層膜９ｂおよびそのコンタクトホール（ＣＨ、第２のコンタクトホール）１１ｂを形成する（ステップＳ４、工程（ｄ）（ｅ））。
透明導電膜を全面に成膜し、フォトリソグラフィ、ウェットエッチングおよびレジスト除去を行い、画素電極１０を形成する（ステップＳ５、工程（ｇ））。
なお、ステップＳ２の後に透明導電膜を全面に成膜し、フォトリソグラフィ、ウェットエッチングおよびレジスト除去を行い、共通電極８を形成するのが好ましい（ステップＳ３）。
【００１３】
セルプロセスでは、画素電極１０の上に配向膜１３を成膜しラビングまたはＵＶ照射し配向処理したり、アレイ基板１００と対向基板２００をシール材３１で貼り合わせて液晶を封入したり、偏光板を取り付けたりする（ステップＳ６）。モジュール化では、ドライバＩＣやフラットケーブル、バックライト等を取り付ける（ステップＳ７）。
【００１４】
次に、ステップＳ４の詳細（第２層間膜の上層膜の除去方法）について図６Ａから図６Ｅを参照して説明する。
図６Ａは実施の形態に係る表示装置の第２層間膜のコンタクトホールの形成方法を示すフロー図である。図６Ｂから図６Ｅは実施の形態に係る表示装置の第２層間膜の上層膜を取り除く方法を示す断面図である。
図６Ａに示すように、第２層間膜のコンタクトホールの形成方法は、成膜の工程（ステップＳ４１）、フォトリソグラフィの工程（ステップＳ４２）とドライエッチングの工程（ステップＳ４３）とレジスト除去の工程（ステップＳ４４）を有する。ステップＳ４３は、エッチング（１）の工程（ステップＳ４３１）とアッシングの工程（ステップＳ４３２）とエッチング（２）の工程（ステップＳ４３３）を有する。
ステップ４１では、無機材料を、成膜条件を変えて成膜し、下層膜９ａと下層膜９ａよりもエッチングレートが速い上層膜９ｂを有する第２層間膜を形成する。
ステップＳ４２では、図２Ｂと同様に、フォトリソグラフィでフォトレジストをパターニングする。
ステップＳ４３１のエッチング（１）の工程では、図２Ｃから図２Ｅと同様に、第２層間膜の下層膜９ａおよび上層膜９ｂの側壁がドライエッチングによって順テーパ形状になる。ステップＳ４３１が終了した時点の断面構造が図６Ｂに示されている。図６Ｂの左側がアクティブ領域１６０の断面図、右側が額縁領域１５０の断面図である。また、図６Ｂは図４Ｂおよび図４Ｃとは左右が反対になっている。以下、図６Ｃから図６Ｅも同様である。
ステップＳ４３２のアッシングの工程では、図６Ｃに示すように、比較的平坦な部分のフォトレジストはアッシングによって取り除かれるが、コンタクトホール１１ｂ近傍等の段差部ではフォトレジストが厚いためフォトレジストＰＲが残り、レジスト残りが発生する。
ステップＳ４３３のエッチング（２）の工程では、図６Ｄに示すように追加のドライエッチングを行って第２層間膜の上層膜９ｂを取り除く。ただし、残ったフォトレジストＰＲがマスクになって第２層間膜の上層膜９ｂが一部残る。
ステップＳ４４のレジスト除去の工程では、図６Ｅに示すように残ったフォトレジストＰＲをウェット剥離する。
【００１５】
次に、第２層間膜のコンタクトホールの形成の他の方法を図７Ａから図７Ｃを参照して説明する。
【００１６】
図７Ａは変形例１に係る表示装置の第２層間膜のコンタクトホールの形成方法を示すフロー図である。図７Ｂは変形例２に係る表示装置の第２層間膜のコンタクトホールの形成方法を示すフロー図である。図７Ｃは変形例３に係る表示装置の第２層間膜のコンタクトホールの形成方法を示すフロー図である。
変形例１に係る第２層間膜のコンタクトホールの形成方法は、図７Ａに示すように、成膜の工程（ステップＳ４１）、フォトリソグラフィの工程（ステップＳ４２）とドライエッチングの工程（ステップＳ４３Ａ）とウェットエッチングの工程（ステップＳ４５）とレジスト除去の工程（ステップＳ４４）を有する。ステップＳ４３Ａは、エッチング（１）の工程（ステップＳ４３１）とアッシングの工程（ステップＳ４３２）を有する。
変形例１に係る第２層間膜のコンタクトホールの形成方法は、実施の形態のステップＳ４３３の代わりにステップＳ４５を行う。ステップＳ４５のウェットエッチングの工程では、リン酸またはフッ酸でエッチング（全面エッチバック）を行って第２層間膜の上層膜９ｂを取り除く。ただし、実施の形態と同様に、残ったフォトレジストＰＲがマスクになって第２層間膜の上層膜９ｂが一部残る。変形例１ではウェットエッチング工程が追加となる。
【００１７】
変形例２に係る第２層間膜のコンタクトホールの形成方法は、図７Ｂに示すように、成膜の工程（ステップＳ４１）、フォトリソグラフィの工程（ステップＳ４２）とドライエッチングの工程（ステップＳ４３Ａ）とレジスト除去の工程（ステップＳ４４）とウェットエッチングの工程（ステップＳ４５）を有する。
変形例２に係る第２層間膜のコンタクトホールの形成方法は、変形例１のステップＳ４５とステップ４４のレジスト除去の工程を入れ替えた方法である。ステップＳ４５のウェットエッチングの工程では、リン酸またはフッ酸でエッチング（全面エッチバック）を行って第２層間膜の上層膜９ｂを取り除く。変形例２でもウェットエッチング工程が追加となる。なお、ウェットエッチング工程（ステップＳ４５）の前にレジスト除去の工程（ステップＳ４４）を行うため、実施の形態や変形例１とは異なり第２層間膜の上層膜９ｂはすべて取り除かれる。
【００１８】
変形例３に係る第２層間膜のコンタクトホールの形成方法は、図７Ｃに示すように、成膜の工程（ステップＳ４１）、フォトリソグラフィの工程（ステップＳ４２）とドライエッチングの工程（ステップＳ４３Ａ）とレジスト除去の工程（ステップＳ４４）とドライエッチングの工程（ステップＳ４５Ａ）を有する。
変形例３に係る第２層間絶縁膜のコンタクトホールの形成方法は、変形例２のステップＳ４５に代えてステップ４５Ａを行う。ステップＳ４５Ａのドライエッチングの工程では、ドライエッチング（全面エッチバック）を行って第２層間膜の上層膜９ｂを取り除く。変形例３でもドライエッチング工程が追加となる。なお、ドライエッチングの工程（ステップＳ４５Ａ）の前にレジスト除去の工程（ステップＳ４４）を行うため、変形例２と同様に第２層間膜の上層膜９ｂはすべて取り除かれる。
【００１９】
実施の形態の画素電極１０をドレイン電極５と導通するためのコンタクトホールは、第１層間膜７の孔内、かつ、孔底の第２層間膜の下層膜９ａおよび上層膜９ｂにさらに孔をあける構成である。第１層間膜７の孔が高アスペクト比（＝孔深さ／孔径＞０．５）の孔に有効である。また、第２層間膜の下層膜９ａおよび上層膜９ｂともに、同一のガス／条件で同時にドライエッチングできる膜であるのが好ましい。同一のガス／条件で同時にドライエッチングした場合、下層膜９ａのエッチングレートよりも、上層膜９ｂのエッチングレートの方が大きいのが好ましい。第２層間膜の下層膜９ａおよび上層膜９ｂとしては、成膜条件の異なるＳｉＮ膜（シリコン窒化膜）が好ましい。下層膜厚９ａをｘ、上層膜厚９ｂをｙ、下層膜９ａのエッチングレートをａ、上層膜９ｂのエッチングレートをｂとしたときに、下記の関係式（１）を満たすのが好ましい。
０＜ｙ≦０．２・（ｂ／ａ）・ｘ、ａ＜ｂ  ・・・・・・（１）
上記関係式（１）を満たすと、アッシング後の上層膜９ｂの除去のエッチングで、下層膜９ａが削れる量を下層膜９ａの総厚の３％以内に抑えることができる。
【００２０】
以下の実施例ではＩＰＳ方式の表示装置について説明するが、それに限定されるものではなく、ＦＦＳ方式等の横電界の表示装置に適用することができる。
【実施例１】
【００２１】
まず、実施例１に係る表示装置の構造について図８から図１１を参照して説明する。
図８は実施例１、実施例２および実施例３に係る表示装置の平面図である。図９は実施例１および実施例２に係る表示装置の表示領域の画素部の構造を示す平面図である。図１０は図９のＡ−Ａ’線に沿った断面図である。図１１は図９のＢ−Ｂ’線に沿った断面図である。
図８に示すように、実施例１に係る表示装置１ａは、アレイ基板１００ａと、対向基板２００ａと、アレイ基板１００ａと対向基板２００ａとの間に挟持されている液晶層３００とを備える。アレイ基板１００ａにシール材を介して対向基板２００ａが接着している。
アレイ基板１００ａは対向基板２００ａよりも大きく形成されており、アレイ基板１００ａが１枚となっている部分は、ドライバＩＣ等を接続するＩＣ用端子１２０、外部回路と接続するフレキシブル配線基板端子１３０等が形成される端子領域となっている。
表示装置１ａは、アクティブマトリクス方式の液晶表示装置であり、複数の画素がマトリクス状に配置されている。アレイ基板１００ａは、複数の走査信号線ＧＬと、複数の走査信号線ＧＬに交差する複数の映像信号線ＳＬとを有している。各交点近傍には、画素のスイッチング素子としてＴＦＴを有している。アレイ基板はＴＦＴ基板ともいう。対向基板２００ａは、カラーフィルタ（ＣＦ）２０１等を有している。対向基板はＣＦ基板ともいう。なお、図９では、マトリクス状に配置される複数の副画素（サブピクセル）のうちの１副画素分を図示している。
【００２２】
図１０および図１１に示すように、ガラス等の透明な絶縁性の基板ＳＵＢ１の上には、下から順に下地膜ＵＣ、ポリシリコン等の半導体膜１０３、ゲート絶縁膜１０２、ＴＦＴのゲート電極１０１、層間絶縁膜ＩＮ１が形成されている。層間絶縁膜ＩＮ１の上には、ＴＦＴのソース電極１０４とドレイン電極１０５とが形成されている。
ゲート電極１０１は、走査信号線ＧＬと一体に形成されている。映像信号線ＳＬの一部は、ソース電極１０４を兼ねており、両者が接続された構造となっている。ソース電極１０４は、ゲート絶縁膜１０２および層間絶縁膜ＩＮ１に形成されたコンタクトホールＣＨ１を介してＴＦＴのソース領域（半導体膜１０３）に接続されている。ドレイン電極１０５は、ゲート絶縁膜１０２および層間絶縁膜ＩＮ１に形成されるコンタクトホールＣＨ２を介してＴＦＴのドレイン領域（半導体膜１０３）に接続されている。
ソース電極１０４およびドレイン電極１０５の上には、有機絶縁膜（第１層間膜）１０７が形成されている。有機絶縁膜１０７にはコンタクトホール（第１のコンタクトホール）１１１ａが形成されている。有機絶縁膜１０７の上には、共通電極（対向電極）１０８が形成されている。コンタクトホール１１１ａにおける有機絶縁膜１０７の側壁および共通電極１０８の上には、層間絶縁膜（第２層間膜）１０９が形成されている。層間絶縁膜１０９の上には、画素電極１１０が形成されている。画素電極１１０は、層間絶縁膜１０９に形成されるコンタクトホール（第２のコンタクトホール）１１１ｂを介してＴＦＴのドレイン電極１０５と接続されている。
画素電極１１０の上には、配向膜１１３が形成されている。また、基板ＳＵＢ１の液晶層３００と反対側には、偏光板ＰＯＬ１が配置されている。なお、配向膜１１３と偏光板ＰＯＬ１は図１０では図示省略している。
【００２３】
図１１に示すように、ガラス等の透明な絶縁性の基板ＳＵＢ２の上には、ブラックマトリクス２０２と、カラーフィルタ２０１と、オーバーコート膜２０３と、配向膜１１３が形成されている。また、基板ＳＵＢ２の液晶層３００と反対側には、偏光板ＰＯＬ２が配置されている。
【００２４】
図９に示すように、画素電極１１０は線状の部分を有し、櫛歯状に形成されている。共通電極１０８は、面状に形成されている。そして、画素電極１１０と共通電極１０８との間に発生する電界により、液晶３００を駆動して表示を行う。画素電極１１０と対向電極１０８は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜で形成されている。
共通電極１０８には、画素電極１１０に印加される電位とは異なるコモン電位が供給されている。したがって、共通電極１０８と画素電極１１０と層間絶縁膜１０９とによって保持容量を構成している。すなわち、共通電極１０８は、容量電極を兼ねている。ここで、層間絶縁膜１０９として、シリコン窒化膜を用いれば、シリコン酸化膜を用いる場合に比べて、誘電率が高い。これにより、保持容量を大きくすることができる。また、画素電極１１０と共通電極１０８を透明導電膜で形成すれば、透明な保持容量を形成できるので、開口率を大きくできる。
有機絶縁膜１０７としては、例えば感光性のアクリル樹脂等を用いることが好適である。有機絶縁膜１０７を用いることで、無機絶縁膜を用いる場合に比べてより平坦性を増すことができる。また、厚く形成することが容易であるため、寄生容量を小さくすることが可能である。有機絶縁膜を有機平坦化膜ともいう。
層間絶縁膜１０９は、有機絶縁膜１０７よりも上層に形成されている。有機絶縁膜１０７は一般的に耐熱性があまり高くないため、層間絶縁膜１０９をプラズマＣＶＤ法により成膜している。誘電率を高くするために、層間絶縁膜１０９としてシリコン窒化膜を採用している。
ソース電極１０４およびドレイン電極１０５は、例えばアルミニウムシリコン合金やモリブデンタングステン合金を用いている。
【００２５】
本実施例の製造方法の一例について以下に説明する。
通常の方法でＴＦＴを形成した後、ソース電極１０４およびドレイン電極１０５の上に、有機絶縁膜１０７として、例えば、感光性アクリル樹脂を塗布、露光、パターニングする。厚さは、２．２μｍとする。
【００２６】
次に、有機絶縁膜１０７の上に、ＩＴＯにより共通電極１０８を厚さ７７ｎｍで成膜し、パターニングする。ここで、ソース電極１０５は、上層が厚さ７５ｎｍのモリブデンタングステン合金（ＭｏＷ）、中間層がＳｉを１％含有した厚さ５００ｎｍのアルミニウムシリコン合金（ＡｌＳｉ）、下層が厚さ４０ｎｍのモリブデンタングステン合金（ＭｏＷ）の３層構造である。
【００２７】
次に、共通電極１０８の上に、層間絶縁膜１０９としてシリコン窒化膜をプラズマＣＶＤ法にて成膜する。この時の成膜条件は、これよりも下層にある有機絶縁膜１０７への影響を考慮して有機絶縁膜１０７の耐熱温度以下の低温で行い、成膜温度（基板温度）が１８０℃から２５０℃（２２０℃が望ましい）であり、膜厚は１００ｎｍから５００ｎｍ（３００ｎｍが望ましい）とする。
また、このときにプラズマＣＶＤによる成膜時の材料ガスであるモノシラン（ＳｉＨ４）とアンモニア（ＮＨ３）のガス流量比を、層間絶縁膜１０９の通常のバルク層形成の場合には１：６とし、途中から、アンモニア（ＮＨ３）のガス流量を増やして例えば１：１６とすることにより、層間絶縁膜１０９の表面近傍が、それ以外の部分（バルク層、下層膜、第１の膜）よりもエッチングレートが速い膜とすることが望ましい。層間絶縁膜１０９の表面近傍のエッチングレートがそれ以外の部分よりも速い部分の膜厚は、層間絶縁膜１０９の膜厚の５％以上、３０％以下（望ましくは８％から１２％程度）であることが望ましい。このように、表面近傍にエッチングレートの速い膜（後退層、上層膜、第２の膜）を形成することによって、コンタクトホール１１１ｂを形成する時に順テーパ形状とすることができる。
【００２８】
次に、層間絶縁膜１０９の上にフォトレジスを形成する。フォトレジストをマスクとして、層間絶縁膜１０９をエッチングし、コンタクトホール１１１ｂを形成する。エッチングガスとして六弗化硫黄（ＳＦ６）と酸素（Ｏ２）の混合ガスを用い、ドライエッチングする。その後、フォトレジストをアッシングによって取り除く、このとき一部にフォトレジストが残ることがあってもよい。追加のドライエッチングを行って層間絶縁膜１０９の上層膜を取り除く。残ったフォトレジストはウェット剥離する。変形例１から変形例３のいずれかの方法で層間絶縁膜１０９の上層膜を取り除いてもよい。
【００２９】
次に、層間絶縁膜１０９の上に、ＩＴＯにより画素電極１１０を形成する。膜厚は７７ｎｍとする。
【実施例２】
【００３０】
実施例２に係る表示装置の構造について図１２を参照して説明する。
図１２は図９のＡ−Ａ’線に沿った断面図である。実施例２に係る表示装置１ｂは実施例１に係る表示装置１ａとはアレイ基板１００ｂのドレイン電極１０４およびソース電極１０５と有機絶縁膜１０７の間に、層間絶縁膜（第３層間膜）１０６が形成されている点が異なる。その相違点を中心に説明する。
ドレイン電極１０４およびソース電極１０５の上には、層間絶縁膜１０６が形成されている。層間絶縁膜１０６の上には、有機絶縁膜１０７が形成されている。有機絶縁膜１０７にはコンタクトホール（第１のコンタクトホール）が形成されている。有機絶縁膜１０７の上には、共通電極１０８が形成されている。第１のコンタクトホールにおける有機絶縁膜１０７の側壁および共通電極１０８の上には、下層膜（第１の膜）および上層膜（第２の膜）を有する層間絶縁膜１０９が形成されている。層間絶縁膜１０９の上には、画素電極１１０が形成されている。画素電極１１０は、層間絶縁膜１０６および層間絶縁膜１０９に形成されるコンタクトホール（第２のコンタクトホール）１１１ｃを介して薄膜トランジスタのソース電極１０５と接続されている。
層間絶縁膜１０６としては、プラズマＣＶＤ法により成膜したシリコン窒化膜が好適である。層間絶縁膜１０６は、高温で成膜することにより、緻密な膜とすることが望ましい。また、層間絶縁膜１０６と層間絶縁膜１０９として、両方ともシリコン窒化膜を採用しているため、両者を一括でドライエッチングしてコンタクトホール１１１ｃを形成することができる。これにより、プロセスの簡略化を図ることが可能である。
【００３１】
次に、本実施例の製造方法の一例について説明する。
通常の方法でＴＦＴを形成した後、ドレイン電極１０４およびソース電極１０５の上に、層間絶縁膜１０６としてシリコン窒化膜をプラズマＣＶＤ法にて成膜する。この時の成膜条件は、成膜温度（基板温度）が３９０℃であり、膜厚は３００ｎｍとする。
その後、実施例１と同様な製法によって、有機絶縁膜１０７、対向電極１０８、層間絶縁膜１０９を形成する。
次に、層間絶縁膜１０９の上にフォトレジストを形成する。フォトレジストをマスクとして、層間絶縁膜１０６と層間絶縁膜１０９とを一括でエッチングし、コンタクトホール１１１ｃを形成する。エッチングガスとして六弗化硫黄（ＳＦ６）と酸素（Ｏ２）の混合ガスを用い、ドライエッチした。両者を一括でエッチングすることで、プロセスの簡略化が可能である。その後、フォトレジストをアッシングによって取り除く、このとき一部にフォトレジストが残ることがあってもよい。追加のドライエッチングを行って層間絶縁膜１０９の上層膜を取り除く。残ったフォトレジストはウェット剥離する。変形例１から変形例３のいずれかの方法で層間絶縁膜１０９の上層膜を取り除いてもよい。
次に、実施例１と同様に、画素電極を形成する。
【００３２】
なお、層間絶縁膜１０６は、シリコン窒化膜を形成する場合について説明しているが、これに限られず、シリコン酸化膜としても良い。なお、この場合も、層間絶縁膜ＩＮ１にシリコン窒化膜を使用するか、または、層間絶縁膜ＩＮ１を、シリコン窒化膜を含む積層膜（例えばシリコン酸化膜とシリコン窒化膜の２層構造）とすることが望ましい。
【実施例３】
【００３３】
実施例３に係る表示装置の構造について図１３を参照して説明する。
図１３は実施例３に係る表示装置の表示領域の画素部の構造を示す断面図である。
表示装置１ｃは、アレイ基板１００ｃと、対向基板２００ｃと、アレイ基板１００ｃと対向基板２００ｃとの間に挟持されている液晶層３００とを備える。アレイ基板１００ｃにシール材を介して対向基板２００ｃが接着している。アレイ基板１００ｃの表示領域１６０においては走査信号線や映像信号線、マトリクス状に形成される画素を有する。画素はＴＦＴや画素電極を有する。対向基板２００ｃはカラーフィルタ等を有する。
アレイ基板１００ｃは対向基板２００ｃよりも大きく形成されており、実施例１と同様に、アレイ基板１００ｃが１枚となっている部分は、ドライバＩＣ等を接続するＩＣ用端子、外部回路と接続するフレキシブル配線基板端子等が形成される端子領域となっている。
表示装置１ｃの構造は、簡単に言えば、平面ベタで形成された共通電極１０８の上に絶縁膜１０９を挟んで櫛歯状の画素電極１１０が形成されている。そして、画素電極１１０と共通電極１０８の間の電圧によって液晶分子３０１を回転させることによって画素毎に液晶層３００の光の透過率を制御することにより画像を形成するものである。
【００３４】
まず、アレイ基板１００ｃについて説明する。
図１３に示すように、ガラス等で形成される基板ＳＵＢ１の上に、ゲート電極１０１が形成されている。ゲート電極１０１は走査信号線と同時に形成されている。ゲート電極１０１はＡｌ合金層の上にキャップ層であるＭｏ合金が積層されている。Ａｌ合金層としては、ＡｌＮｄ合金あるいはＡｌＣｕ合金等が使用され、Ｍｏ合金としては、ＭｏＣｒあるいはＭｏＷ等が使用される。
ゲート電極１０１を覆ってゲート絶縁膜１０２がＳｉＮ（窒化シリコン）によって形成されている。ゲート絶縁膜１０２は端子部を保護するために、シール部の外側にまで形成されている。ゲート絶縁膜１０２の上に、ゲート電極１０１と対向する位置に半導体層１０３がａ−Ｓｉ（アモルファスシリコン）膜によって形成されている。ａ−Ｓｉ膜はＴＦＴのチャネル部を形成するが、チャネル部を挟んでａ−Ｓｉ膜上にソース電極１０４とドレイン電極１０５が形成される。
ソース電極１０４は映像信号線が兼用し、ドレイン電極１０５は画素電極１１０と接続される。ソース電極１０４もドレイン電極１０５も同層で同時に形成される。図１３において、ソース電極１０４あるいはドレイン電極１０５は単層で描かれているが、Ａｌ合金層を挟んで、上層にキャップ層、下層にベース層を有する３層構造である。なお、ソース電極１０４、ドレイン電極１０５あるいは映像信号線等はＡｌ合金層とキャップ層の２層構造の場合がある。あるいは、映像信号線等は１層の場合もあり、この場合は、例えば、ＭｏＣｒ合金、ＭｏＷ合金等が使用される。
ＴＦＴを覆って層間絶縁膜（第３層間膜）１０６がＳｉＮによって形成される。層間絶縁膜１０６はＴＦＴの、特にチャネル部を不純物から保護する。
【００３５】
層間絶縁膜１０６の上には有機絶縁膜（第１層間膜）１０７が形成される。有機絶縁膜１０７はＴＦＴの保護と同時に表面を平坦化する役割も有するので、厚く形成される。厚さは１μｍから４μｍである。有機絶縁膜１０７は感光性樹脂で形成され、レジストを用いずに、パターニングすることができる。有機絶縁膜１０７に画素電極１１０とドレイン電極１０５を導通するためのコンタクトホール（第１のコンタクトホール）１１１ａをパターニングで形成する。
有機絶縁膜１０７の上には共通電極１０８が形成される。共通電極１０８は透明導電膜であるＩＴＯを表示領域１６０全体にスパッタリングすることによって形成される。共通電極１０８を全面にスパッタリングによって形成した後、画素電極１１０とドレイン電極１０５を導通するためのコンタクトホール１１１ａ部だけは共通電極１０８をエッチングによって除去する。
共通電極１０８を覆って層間絶縁膜（第２層間膜）１０９がＳｉＮによって形成される。層間絶縁膜１０９は実施例１と同様な製法によって２層構造とする。層間絶縁膜１０９が形成された後、エッチングによってコンタクトホール（第２のコンタクトホール）１１１ｃを形成する。実施例１と同様に層間絶縁膜１０９の上層膜を取り除く。その後、層間絶縁膜１０９およびコンタクトホール１１１ｃを覆って画素電極１１０となるＩＴＯをスパッタリングによって形成する。スパッタリングしたＩＴＯをパターニングして画素電極１１０を形成する。画素電極１１０となるＩＴＯはコンタクトホール１１１ｃにも被着される。コンタクトホール１１１ｃにおいて、ＴＦＴから延在してきたドレイン電極１０５と画素電極１１０が導通し、映像信号が画素電極１１０に供給されることになる。
【００３６】
画素電極１１０の上には液晶分子３０１を配向させるための配向膜１１３が形成されている。図１３において、液晶層３００を挟んで対向基板２００ｃが設置されている。
【００３７】
次に、対向基板２００ｃについて説明する。ガラス等で形成される基板ＳＵＢ２の内側には、カラー表示するためのカラーフィルタ２０１が形成され、カラーフィルタ２０１とカラーフィルタ２０１の間にはブラックマトリクス２０２が形成されている。ブラックマトリクス２０２はコントラストを向上させるためであるが、ＴＦＴに対する遮光膜としての役割も有している。カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。オーバーコート膜２０３は表面の凹凸を緩和させるためである。オーバーコート膜２０３の上には、液晶の初期配向を決めるための配向膜１１３が形成されている。
【符号の説明】
【００３８】
１、１ａ、１ｂ、１ｃ、１ｒ１、１ｒ２・・・表示装置
４、１０４・・・ソース電極
５、１０５・・・ドレイン電極
７、１０７・・・有機絶縁膜（第１層間膜）
８、１０８・・・共通電極（対向電極）
９、１０９・・・層間絶縁膜（第２層間膜）
９ａ・・・下層膜（第１の膜）
９ｂ・・・上層膜（第２の膜）
１０、１１０・・・画素電極
１１ａ、１１１ａ・・・コンタクトホール（第１のコンタクトホール）
１１ｂ、１１１ｂ、１１１ｃ・・・コンタクトホール（第２のコンタクトホール）
１３・・・配向膜
２４・・・フォトスペーサ
３１・・・シール材
１００、１００ａ、１００ｂ、１００ｃ・・・アレイ基板（ＴＦＴ基板）
１０１・・・ゲート電極
１０２・・・ゲート絶縁膜
１０３・・・半導体層
１０６・・・層間絶縁膜（第３層間膜）
１１２・・・スリット
１１３・・・配向膜
１２０・・・ＩＣ用端子
１３０・・・フレキシブル配線基板用端子
１５０・・・額縁領域
１６０・・・表示領域
２００、２００ａ、２００ｃ・・・対向基板
２０１・・・カラーフィルタ
２０２・・・ブラックマトリクス
２０３・・・オーバーコート膜
３００・・・液晶層
３０１・・・液晶分子
ＳＵＢ１・・・基板
ＳＵＢ２・・・基板
ＧＬ・・・走査信号線
ＳＬ・・・映像信号線
ＵＣ・・・下地膜
ＩＮ１・・・層間絶縁膜
ＣＨ１、ＣＨ２・・・コンタクトホール
ＰＯＬ１、ＰＯＬ２・・・偏光板
ＰＲ・・・レジスト
【図１Ａ】
2015145907.tif 000003
【図１Ｂ】
2015145907.tif 000004
【図１Ｃ】
2015145907.tif 000005
【図２Ａ】
2015145907.tif 000006
【図２Ｂ】
2015145907.tif 000007
【図２Ｃ】
2015145907.tif 000008
【図２Ｄ】
2015145907.tif 000009
【図２Ｅ】
2015145907.tif 000010
【図２Ｆ】
2015145907.tif 000011
【図３Ａ】
2015145907.tif 000012
【図３Ｂ】
2015145907.tif 000013
【図３Ｃ】
2015145907.tif 000014
【図４Ａ】
2015145907.tif 000015
【図４Ｂ】
2015145907.tif 000016
【図４Ｃ】
2015145907.tif 000017
【図５】
2015145907.tif 000018
【図６Ａ】
2015145907.tif 000019
【図６Ｂ】
2015145907.tif 000020
【図６Ｃ】
2015145907.tif 000021
【図６Ｄ】
2015145907.tif 000022
【図６Ｅ】
2015145907.tif 000023
【図７Ａ】
2015145907.tif 000024
【図７Ｂ】
2015145907.tif 000025
【図７Ｃ】
2015145907.tif 000026
【図８】
2015145907.tif 000027
【図９】
2015145907.tif 000028
【図１０】
2015145907.tif 000029
【図１１】
2015145907.tif 000030
【図１２】
2015145907.tif 000031
【図１３】
2015145907.tif 000032