(57)【要約】【課題】光ファイバジャイロスコープ不動帯誤差を抑制すること。【解決手段】本明細書で説明される実施形態は、ＩＦＯＧの光ファイバコイルの入力光線を変調する方法を提供する、開示される。この方法は、フィードバック信号の位相ステップを断続的に飛んで、不動帯を抑制することを含む。位相ステップを飛ぶことは、ＩＦＯＧの第１のサイクル中に飛ばれる位相ステップを作成することを含み、飛ばれる位相ステップは、フィードバック信号において位相飛びを生じさせるように構成された全体値と、第１のサイクルの直前のサイクルの位相ステップからの部分値に対応する部分値とを有する。また、位相ステップを飛ぶことは、バイアス変調値と飛ばれる位相ステップの合計からフィードバック信号を生成することも含む。【選択図】図２Ｂ
2015021963.tif 000002
【特許請求の範囲】
【請求項１】
干渉計型光ファイバジャイロスコープ（ＩＦＯＧ）の光ファイバコイルの入力光線を変調する方法（２００）であって、
前記入力光線のバイアス変調のためのバイアス変調値を生成するステップ（２１４）と、
前記ＩＦＯＧの隣接するサイクルにおける前記光ファイバコイルの出力の間の位相の差に対応する位相ステップを累算して、位相ステップを生成するステップ（２０８）と、
前記入力光線を変調するための、前記バイアス変調値と前記位相ステップの合計に対応するフィードバック信号を生成するステップ（２１６）であって、前記位相ステップは、前記位相ステップの最上位の１つまたは複数のビットである全体値と、前記位相ステップの残りの最下位のビットである部分値とを含み、前記全体値における前記最上位の１つまたは複数のビットの数は、前記フィードバック信号を生成するデジタル−アナログ変換器によって操作されるビットの数である、ステップと、
不動帯を抑制するように前記位相ステップを断続的に飛ぶステップ（２１８）と
を含み、前記位相ステップを飛ぶステップは、
ＩＦＯＧの第１のサイクル中に飛ばれる位相ステップを作成し、前記飛ばれる位相ステップは、前記フィードバック信号において位相飛びを生じさせるように構成された全体値と、前記第１のサイクルの直前のサイクルの位相ステップからの部分値に対応する部分値とを有するステップ（２３２）と、
前記バイアス変調値と前記飛ばれる位相ステップの合計から前記フィードバック信号を生成するステップ（２１６）とを含む方法。
【請求項２】
前記位相ステップを飛ぶステップ（２１８）は、
前記第１のサイクル中に、
前記光ファイバコイルの出力を復調して、前記出力と前記光ファイバコイルの前の出力のレート差を算出するステップ（２２６）と、
前記レート差を前の生のレートと累算して、生のレートを更新するステップ（２２６）と、
前記生のレートを、後続のサイクル中に使用するために第１のサイクルの生のレートとして格納するステップ（２１２）と、
前記第１のサイクルの直後の前記第２のサイクル中に、
後続のサイクル中に使用するために第２のサイクルの生のレートを格納するステップ（２１２）と、
前記第２のサイクルの直後の第３のサイクル中に、
前記第３のサイクルに関する生のレートを破棄するステップ（２４６）と、
前記第１のサイクルの生のレートを前の位相ステップと累算して、前記位相ステップを更新するステップ（２５０）と、
前記第３のサイクルの直後の第４のサイクル中に、
前記第４のサイクルに関する生のレートを破棄するステップ（２４６）と、
前記第２のサイクルの生のレートを前の位相ステップと累算して、前記累算位相ステップを更新するステップ（２５０）と
を含む、請求項１に記載の方法。
【請求項３】
前記位相ステップを飛ぶステップ（２１８）は、ビット反転の効果を再導入するステップ、ビット反転のタイミングを変えるステップ、または位相飛びのタイミングを変えるステップのうちの１つを含み、前記第１のサイクルの初めに生じるビット反転の前記効果が失われないようにし、前記ビット反転は、前記フィードバック信号を生成するデジタル−アナログ変換器において生じる、請求項２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
連邦政府による資金提供を受けた研究開発の記載
[0001]本発明は、米国海軍ドレイパー研究所によって与えられたＮ０００３０−１１−Ｃ−０００５の下で米国政府の支援を得て行われた。米国政府は、本発明に一定の権利を保有する。
【背景技術】
【０００２】
[0002]干渉計型光ファイバジャイロスコープ（ＩＦＯＧ）は、慣性回転を感知するために使用される。高性能のＩＦＯＧは、スケールファクタ安定性、スケールファクタ線形性、およびダイナミックレンジを向上させるために、通常、閉ループ構成でセットアップされる。しかし、電気的な相互結合、偏波、後方散乱、および電子的ピックアップなどの電圧依存のバイアス誤差（ＶＤＢＥ）により、このループが、或る回転レートでそれほど安定しなくなる可能性がある。特に問題なのが、０に近い回転レートを感知しようと試みている場合である。通常、このループは、ＶＤＢＥが入力レート（ｉｎｐｕｔ  ｒａｔｅ）を相殺して、センサ出力信号が有限の入力範囲にわたって０になることをもたらす点に落ち着く。この範囲は、「不動帯（ｄｅａｄ  ｂａｎｄ）」、「不感帯（ｄｅａｄ  ｚｏｎｅ）」、または「不安定領域」として知られる。
【０００３】
[0003]不動帯の影響を軽減するのに、フィードバック拡散スペクトル変調（ＦＳＳＭ）とも呼ばれる不動帯誤差抑制変調が使用され得る。ＦＳＳＭは、通常、ランダムな振幅と、固定周波数とを有するフィードバック信号の位相飛び（ｐｈａｓｅ  ｊｕｍｐ）として実施される。ＦＳＳＭ（本明細書で「位相ステップを飛ぶこと（ｊｕｍｐｉｎｇ  ｔｈｅ  ｐｈａｓｅ  ｓｔｅｐ）」とも呼ばれる）は、参照により本明細書に組み込まれている米国特許第６，７４４，５１９号においてより詳細に説明される。ＦＳＳＭの結果は、ＶＤＢＥが全フィードバック電圧範囲にわたって平均されて、不動帯に入る可能性を小さくすることである。ＦＳＳＭは、全フィードバック電圧範囲にわたってＶＤＢＥを平均することによって機能するので、ＶＤＢＥからもたらされる角度ランダムウォーク（ＡＲＷ）は、位相飛びの周波数が増加するにつれ、小さくなる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第６，７４４，５１９号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
[0004]しかし、従来の実施形態において、位相飛びの周波数（本明細書で「ＦＳＳＭ周波数」とも呼ばれる）が増加するにつれて大きくなる角度ランダムウォーク（ＡＲＷ）に影響を与える他の誤差源が存在する。これらの誤差源は、位相飛びの間、および位相飛びの存在のためにデータが拒否される場合に位相情報が失われることと関係する。位相飛びの周波数とともに低下するノイズ源と、位相飛びの周波数とともに増加するノイズ源が存在するため、最適化は、ユニットごと（個別）に、そのユニットに関してノイズを最小にするＦＳＳＭ周波数を決定するように実行される。このユニットごとの最適化は、初期ユニット試験中のコストドライバ（ｃｏｓｔ  ｄｒｉｖｅｒ）である。さらに、不動帯誤差および／または位相損失誤差が十分に大きい場合、センサのノイズ性能が損なわれて、性能が低下する。
【課題を解決するための手段】
【０００６】
[0005]本明細書で説明される実施形態は、干渉計型光ファイバジャイロスコープ（ＩＦＯＧ）の光ファイバコイルの入力光線を変調する方法を提供する。この方法は、入力光線のバイアス変調のためのバイアス変調値を生成すること、およびＩＦＯＧの隣接するサイクルにおける光ファイバコイルの出力間の位相シフトの差に対応する位相ステップを累算して、位相ステップを生成することを含む。また、この方法は、入力光線を変調するためのフィードバック信号を生成することも含む。このフィードバック信号は、バイアス変調値と位相ステップの合計に対応し、さらに位相ステップは、位相ステップの最上位の１つまたは複数のビットである全体値（ｗｈｏｌｅ  ｖａｌｕｅ）と、位相ステップの残りの最下位ビットである部分値（ｆｒａｃｔｉｏｎａｌ  ｖａｌｕｅ）とを含む。位相ステップの全体値におけるこの最上位の１つまたは複数のビットの数は、フィードバック信号を生成するデジタル−アナログ変換器によって操作されるビットの数である。また、この方法は、不動帯を抑制するように位相ステップを断続的に飛ぶことも含む。位相ステップを飛ぶことは、ＩＦＯＧの第１のサイクル中に飛ばれる位相ステップを生じさせることを含む。飛ばれる位相ステップは、フィードバック信号において位相飛びをもたらすように構成された全体値と、第１のサイクルの直前のサイクルの位相ステップからの部分値に対応する部分値とを有する。フィードバック信号は、バイアス変調値と飛ばれる位相ステップの合計から生成される。
【０００７】
[0006]本明細書で説明される実施形態は、好ましい実施形態の説明、および添付の図に鑑みて考慮されると、より容易に理解され得るとともに、実施形態のさらなる利点および用法が、より容易に明白となろう。
【図面の簡単な説明】
【０００８】
【図１】[0007]不動帯誤差抑制を実施するように構成された電子機器を含む例示的なＩＦＯＧを示すブロック図である。
【図２Ａ】[0008]不動帯誤差抑制を含むＩＦＯＧの動作のための例示的な方法を示す流れ図である。
【図２Ｂ】不動帯誤差抑制を含むＩＦＯＧの動作のための例示的な方法を示す流れ図である。
【図３】[0009]従来のＩＦＯＧに関する例示的なＡＲＷ関連の曲線を示すグラフである。
【図４】[0010]異なるＩＦＯＧ実施形態に関する例示的な全体的なＡＲＷの曲線を示すグラフである。
【０００９】
[0011]一般的な慣行により、説明される様々な特徴は、一律の縮尺に従ってではなく、本発明に関係がある特徴を強調するように描かれる。参照符号は、図および本文の全体にわたって同様の要素を表す。
【発明を実施するための形態】
【００１０】
[0012]本明細書で説明される実施形態は、干渉計型光ファイバジャイロスコープ（ＩＦＯＧ）において不動帯を抑制する周波数拡散スペクトル変調（ＦＳＳＭ）のための方法および装置を提供する。実施例において、そのような方法は、ＦＳＳＭ周波数が増加するにつれてＡＲＷに寄与するＤＡＣ棄却誤差（ｔｈｒｏｗ−ｏｕｔ  ｅｒｒｏｒ）を低減するようにＦＳＳＭを実施する。増加するＦＳＳＭ周波数に関連するＡＲＷペナルティが低減されると、比較的高い（従来のＦＳＳＭ実施形態で最適であると考えてられるよりも高い）ＦＳＳＭ周波数が、すべてのユニットに関して使用されることが可能である。このことにより、ノイズが最小であるＦＳＳＭ周波数を決定するのに要求されるユニットごとの最適化が解消されることが可能である。比較的高いＦＳＳＭ周波数は、ＶＤＢＥからのＡＲＷを低減して、ユニットごとに再現可能なＡＲＷ性能の全体的な向上につながる。
【００１１】
[0013]図１は、本明細書で説明される、不動帯抑制を実施するように構成されたループ閉鎖（ｌｏｏｐ  ｃｌｏｓｕｒｅ）電子機器１３０を含む例示的なＩＦＯＧ１００のブロック図である。ＩＦＯＧ１００は、光源１０２と、サーキュレータ／カプラ１０４と、光集積回路（Ｉｎｔｅｇｒａｔｅｄ  Ｏｐｔｉｃｓ  Ｃｈｉｐ）（ＩＯＣ）１４２と、光ファイバコイル１４４と、光検出器１０６と、増幅器１０８と、アナログ−デジタル変換器（ＡＤＣ）１１０と、ループ閉鎖電子機器１３０と、デジタル−アナログ変換器（ＤＡＣ）１７０と、増幅器１７２と、データ出力ポイント１７４とを含む。
【００１２】
[0014]光源１０２は、光ファイバジャイロスコープを製造するのに当業者によって使用される任意の通常のファイバ光源である。実施例において、光源１０２は、適切な８ナノメートルの帯域幅で約１，５３２ナノメートルに出力波長を形成することができる、エルビウムファイバと、ファイバブラッググレーティング（ｆｉｂｅｒ  ｂｒａｇｇ  ｇｒａｔｉｎｇ）とを包含する９８０ナノメートル半導体ポンプレーザである。光源１０２の入力に関する厳密な波長および帯域幅の選択は、特定の応用例、ならびに光損失およびノイズレベルに関する要求される限度に依存する。さらに、光源１０２は、光源１０２に再び導き入れられる光の量を低減するアイソレータを通常、包含する。
【００１３】
[0015]カプラ１０４は、光源１０２から放出された光を透過させて、その光をＩＯＣ１４２に送り、さらにＩＯＣ１４２から戻された光も透過させて光検出器１０６に送る。実施例において、カプラ１０４は、２つの入力と、２つの出力と（２×２）を有する、５０／５０分岐比（ｓｐｌｉｔｔｉｎｇ）の標準のカプラである。他の実施例において、カプラ１０４を使用する代わりにサーキュレータが使用されることが可能である。カプラは、通常、サーキュレータより物理的に小型であるが、システムにおける光損失の量を増加させる可能性もある。したがって、不動帯抑制変調回路において使用されるべきカプラ／サーキュレータデバイスの選択は、所望される動作特性および設計上の制限に依存する。
【００１４】
[0016]ＩＯＣ１４２は、光ファイバコイル１４４の中を伝わる光波を変調するのに使用される電気光学結晶位相変調器である。ＩＯＣ１４２は、サーキュレータ／カプラ１０４から受信された光信号を変調するのに使用される一連の電極１４６を含み得る。本明細書の主題は、様々なタイプの位相変調器で実施されることが可能であるが、実施例において、ＩＯＣ１４２は、方形波変調を使用し、一般的な物質ＬｉＮｂ０３を使用して製造される。実施例において、ＩＯＣ１４２は、サーキュレータ／カプラ１０４から伝わる光波を光ファイバコイル１４４に向けて分岐させる「Ｙ字」スプリッタと、それらの光波を、それらの波が光ファイバコイル１４４を通って伝わった後に再結合して、光検出器１０６に向かって戻す再結合器（ｒｅ−ｃｏｍｂｉｎｅｒ）とを含む。ＩＯＣ１４２が比較的速い応答時間をもたらすようにすることが望ましい。
【００１５】
[0017]ＩＯＣ１４２は、ソリッドステートデバイスであり、ＩＯＣ１４２の構成要素は、基板内に収容されて、望ましくない環境変化からそれらの構成要素を保護する。ＩＯＣ１４２内部で、サーキュレータ／カプラ１０４からの光波は、別々の２つの信号に分割される。一方の信号は、光ファイバコイル１４４の中を時計方向の経路で伝わり、他方の信号は、光ファイバコイル１４４の中を反時計方向の経路で伝わる。光ファイバコイル１４４の中を伝わった後、それらの信号は、再び組み合わされ、それらの信号の位相の差が、ＩＦＯＧ１００の回転レートを確かめるのに必要な情報をもたらす。
【００１６】
[0018]変調に加えて、位相ステップ信号が、回転によって生じた位相差を相殺するように適用されることも可能である。このことは、光検出器１０６出力のフォトダイオードのＡＣ成分が、０で、または０近くで、通常、無効であるため、閉ループ動作と呼ばれる。代替として、ＩＯＣ１４２が、位相ステップなしで変調をもたらす場合、そのことは、開ループ動作と呼ばれ、フォトダイオードにおいてＡＣ信号が検出される。閉ループ動作は、ダイナミックレンジ、線形性を増加させ、堅牢性を高め、さらに光源パワーを含む多くの誤差源に対する耐性を向上させる。
【００１７】
[0019]光ファイバコイル１４４は、ＩＦＯＧ１００の回転を検出するのに使用される感知コイルである。光ファイバコイル１４４は、応用例に応じて、通常、１キロメートルから６キロメートルまでの範囲内の長さを有する。より長いコイルは、光波が光ファイバコイル１４４の中を伝わるのにより長い時間を必要とし、一般に、より大きい、より容易に検出される位相シフトをもたらし、つまり、より高い精度をもたらす。しかし、より長いコイルは、光ファイバコイルのさらなる光劣化、およびより大きい温度変化の影響も受けやすい可能性がある。具体的には、温度変化は、光ファイバコイル１４４上で複屈折変化を生じさせて、その結果、光学誤差をもたらす可能性がある。したがって、提案される応用例に関する動作環境の制限内で要求される精度をもたらすほど十分に長いが、光学誤差をもたらすのを回避するよう、必要とされる長さを超えない光ファイバコイル１４４の長さを選択することが望ましい。
【００１８】
[0020]光波が光ファイバコイル１４４を通過するのに必要とされる時間は、「ループ通過時間（ｌｏｏｐ  ｔｒａｎｓｉｔ  ｔｉｍｅ）」と呼ばれ、「τ」で表される。ＩＦＯＧ１００の１サイクルは、１ループ通過時間に、ＤＡＣ１７０からＩＯＣ１４２まで、およびＩＯＣ１４２からＡＤＣ１１０までの信号伝播にかかる少量の時間を足した時間中に生じるプロセスを指す。実施例において、光ファイバコイル１４４は、約４キロメートルの長さを有し、約２０マイクロ秒のループ通過時間をもたらす。
【００１９】
[0021]光検出器１０６は、変調された光信号を検出するのに使用される。光検出器１０６は、光ファイバコイル１４４からの出力光信号を示す電気信号を増幅器１０８に供給する。
【００２０】
[0022]増幅器１０８は、信号バッファの役割をし、光検出器１０６から受け取られる出力信号の全体的な利得を増加させる、または低減するのに使用される。増幅器１０８は、ＡＤＣ１１０に出力信号を供給する。
【００２１】
[0023]ＡＤＣ１１０は、ループ閉鎖電子機器１３０の入力側でアナログ信号部分とデジタル信号部分の間のインターフェースの役割をし、増幅器１０８から出力されたアナログ信号を、復調ループ閉鎖電子機器１３０によって処理されるようにデジタル信号に変換する。ＡＤＣ１１０が、特定の応用環境によって規定される正確さおよび精度のレベルを維持するように良好な信号対ノイズ比および十分なデータビットをもたらすことが望ましい。
【００２２】
[0024]ループ閉鎖電子機器１３０は、とりわけ、ＦＳＳＭコントローラ１３２と、位相飛びジェネレータ１３４と、レート復調器１４０と、π累算器１４８と、位相ステップ累算器１３６と、バイアス変調モジュール１５２と、角度累算器１５４と、ディバイダ（ｄｉｖｉｄｅｒ）１５０と、累算ポイント１２４（ａｃｃｕｍｕｌａｔｉｏｎ  ｐｏｉｎｔ）１２４と、累算ポイント１５８とを含む。
【００２３】
[0025]ループ閉鎖電子機器１３０は、通常、別々の２つのループを組み込む。第１のループは、レート復調器１４０と、レート累算器１３８と、位相ステップ累算器１３６とを含む「レートループ」１１２である。レートループ１１２は、光ファイバジャイロスコープ１００の回転のレート変化を感知するのに使用される。レートループ１１２において、レート復調器１４０が、ＡＤＣ１１０から信号を受け取り、この信号からレート復調値を生成する。レート累算器１３８は、レート復調値を累算し、生のレート（「デルタ位相」または「位相差」とも呼ばれる）を出力する。この生のレートが、位相ステップ累算器１３６に入力される。位相ステップ累算器１３６は、この生のレートを累算し、位相ステップ（「位相データ」とも呼ばれる）を出力する。この位相ステップが、ループ閉鎖電子機器１３０の第２のループからのバイアス変調出力と結合されて、ＤＡＣ１７０のためのＩＯＣ  ＤＡＣデータが生成される。
【００２４】
[0026]第２のループは、「πループ」１１４であり、π復調器１４７と、π累算器１４８と、タイミングコントローラ１４９とを含む。πループ１１４は、バイアス変調情報をもたらし、再び組み合わされた光波の干渉パターンに対応する変調の絶対振幅を維持するのに使用される。π復調器１４７は、πについて解くようにＡＤＣ１１０の出力を復調する。π累算器１４８は、πの正しい値について解くようにπ復調器１４７からの出力を累算する。タイミングコントローラ１４９は、π計算がいつ行われるかを制御するようにπ累算器１４８を制御する。π累算器１４８からの出力が、バイアス変調ブロック１５２からのバイアス変調値の振幅を設定する。一部の応用例において、変調深度は、π／２であるが、意図される応用例、およびＩＦＯＧ１００に関する展開環境の要件に応じて、３π／４などの他の変調深度が使用されることも可能である。
【００２５】
[0027]バイアス変調１５２は、ＩＯＣ  ＤＡＣデータを生成するようにレートループ１１２からの位相ステップと組み合わされる変調値をもたらす。さらに、一部の実施例において、周期「デュアルランプ（ｄｕａｌ−ｒａｍｐ）」変調技法が使用されるが、例えば、方形波変調またはセロダイン変調を含む他の変調技法が使用されてもよいことが、当業者には認識されよう。
【００２６】
[0028]レート累算器１３８からの出力は、ポイント１５０でπ累算器１４８からの出力によって割られて、ＩＯＣ１４２の誤差を考慮に入れるＩＦＯＧ１００に関する回転の正規化されたレートが与えられる。この計算の精度を高めるのに、その正規化されたレートは、通常、角度累算器１５４において積分されてから、データ出力ポイント１７４に送られる。
【００２７】
[0029]ＤＡＣ１７０は、ループ閉鎖電子機器１３０から出力された（デジタル）ＩＯＣ  ＤＡＣデータを、ＩＯＣ１４２に供給されるフィードバックループにおいて使用するためにアナログ信号に変換する。増幅器１７２は、ＤＡＣ１７０からの出力信号の全体的な利得を増加させる、または低減する信号バッファの役割をする。
【００２８】
[0030]データ出力ポイント１７４は、ＩＦＯＧ１００をコンピュータまたは他のデバイスに接続して、ＩＦＯＧ１００をより大型の慣性測定システムに結び付けるためのインターフェースポイントとして提供される。
【００２９】
[0031]各サイクルの初めに、増幅器１０８を介する光検出器１０６からの出力が、ＡＤＣ１１０にクロック制御されて入れられて、その結果、光ファイバコイル１４４からの出力信号に対応するデジタル値が生成される。ＡＤＣ１１０がクロック制御して取り込む（ｃｌｏｃｋｉｎｇ  ｉｎ）のと同時に、各サイクルの初めに、ＤＡＣ１７０が、ループ閉鎖電子機器１３０からのＩＯＣ  ＤＡＣデータをクロック制御して取り込んで、その結果、ＩＯＣ１４２のために増幅器１７２を介してフィードバック信号を生成する。各サイクル中、光ファイバコイルに対する入力光は、ＤＡＣ１７０によって生成されたフィードバック信号に基づいて変調され、入力光は、コイルの中を通る。光は、コイルから出力されて、光検出器１０６によって検出される。各サイクルは、ループ通過時間に基づく時間の長さを有し、したがって、ＡＤＣ１１０は、適切な時刻にクロック制御して取り込み、光ファイバコイル１４４からの出力光信号を捕捉する。ＡＤＣ１１０におけるアナログ信号のクロック制御、およびＤＡＣ１７０においてデジタル値がクロック制御されて入ることが、新たなサイクルを開始する。
【００３０】
[0032]各サイクル中、ループ閉鎖電子機器１３０が、ＡＤＣ１１０からのデジタル出力を処理して、データ出力１７４における光ファイバコイル１４４の回転レートを示す出力信号と、ＩＯＣ１４２のためのフィードバック信号を生成するためのＤＡＣ１７０のためのＩＯＣ  ＤＡＣデータの両方を生成する。所与のサイクルで、レート復調器１４０が、前のサイクルの出力からＡＤＣ１１０からの出力を引いて、使用されるバイアス変調に基づいて復調する。この動作が、レート復調値をもたらす。このレート復調値が、ＦＳＳＭコントローラ１３２によって制御される増幅器１１６で増幅されることが可能である。ＦＳＳＭが実施されていないサイクルでは、このレート復調値は、増幅器１１６を１に設定することによって変更されない。次に、このレート復調値が、レート累算器１３８に供給され、レート累算器１３８が、このレート復調値を累算して、現在のサイクルに関する生のレートを生成する。ＦＳＳＭが実施されていないサイクルでは、この生のレートは、レート累算器１３８から位相ステップ累算器１３６に供給される。位相ステップ累算器１３６が、この生のレートを累算して、現在のサイクルに関する位相ステップを作成する。この位相ステップは、各方向における入力光をほぼ均等な通過時間に保つために、回転レートを補償するように光ファイバコイル１４４に対する入力光を調整するのに使用される。位相ステップは、回転レートが安定している場合、線形である。位相ステップ累算器１３６に対する入力は、ＦＳＳＭコントローラ１３２によって制御されるスイッチ１１８によって設定される。ＦＳＳＭが実施されていないサイクルでは、このスイッチは、レート累算器１３８からの出力を位相ステップ累算器１３６に対する入力に結合して位相ステップを生成するように設定される。位相ステップ累算器１３６によって作成された位相ステップは、累算ポイント１５８でバイアス変調１５２からのバイアス値と合計されて、ＤＡＣ  ＩＯＣデータが生成される。このバイアス値は、フィードバック信号を変調するのに使用される。次のサイクルの初めに、ＤＡＣ１７０が、ＤＡＣ  ＩＯＣデータをクロック制御して取り込み、フィードバック信号を生成する。
【００３１】
[0033]要するに、ＦＳＳＭが実施されていないサイクル中、ＡＤＣ１１０が、光検出器１０６からの出力信号をクロック制御して取り込み、ループ閉鎖電子機器１３０が、ＡＤＣ１１０からのデジタル出力を処理して、ＤＡＣ１７０のためのＩＯＣ  ＤＡＣデータを作成する。このＩＯＣ  ＤＡＣデータは、位相ステップとバイアス変調値の合計である。次のサイクルの初めに、ＤＡＣ１７０が、このＩＯＣ  ＤＡＣデータをクロック制御して取り込んで、ＩＯＣ１４２のためのフィードバック信号を生成する。
【００３２】
[0034]ＦＳＳＭを実施するのに、ＦＳＳＭコントローラ１３２は、フィードバック信号において位相飛びを生じさせる。ＦＳＳＭコントローラ１３２は、フィードバック信号において位相飛びを生じさせるように構成された人為的な位相ステップ（すなわち、生のレートに対応しない位相ステップ）が生成されるようにすることによって、位相飛びを生じさせる。そのような位相ステップは、本明細書で「飛ばれる位相ステップ」と呼ばれる。この飛ばれる位相ステップは、レート累算器１３８の中で現在の位相ステップに取って代わる。レート累算器１３８からの飛ばれる位相ステップは、合計ポイント１５８におけるバイアス変調値と合計されて、ＩＯＣ  ＤＡＣデータが作成される。このＩＯＣ  ＤＡＣデータが、ＤＡＣ１７０に入力されて、位相飛びを実施するフィードバック信号が生成される。
【００３３】
[0035]フィードバック信号の位相飛びの大きさは、飛ばれる位相ステップの大きさを制御することによってＦＳＳＭコントローラ１３２によって制御される。飛ばれる位相ステップは、センサ出力信号を不動帯領域の外に移動するのに十分に大きい大きさを有するように設定されることが可能であり、このことが、低い回転レートにおけるＩＦＯＧ１００からの無効な出力を減らす。電圧依存のフィードバック誤差の大きさによって決定される、所与の期間内に十分な数の位相飛びを生成することによって、ループ閉鎖電子機器１３０は、全フィードバック電圧範囲にわたってＶＤＢＥを平均する。この誤差平均プロセスは、電圧依存の誤差を事実上、小さくし、さらにループ閉鎖電子機器１３０が、ＩＦＯＧ１００に関する回転の実際のレートを感知することを可能にする。
【００３４】
[0036]位相飛びの周波数は、ＦＳＳＭコントローラ１３２によって制御され、不動帯誤差のランダム化から生じるＡＲＷが、応用例の性能要件を満たすのに十分なだけ低くなるように、十分に大きく設定されることが可能である。ループ閉鎖電子機器１３０の実装形態に応じて、位相飛びの周波数および振幅は、ソフトウェアで、ファームウェアで、またはハードウェアで設定されることが可能である。実施例において、位相飛びの周波数は、ＦＳＳＭコントローラ１３２のレジスタにおいて設定され得る。位相飛びの振幅および周波数は、適切な動作を確実にするように、それぞれの値に固定されてもよく、或る範囲内で可変（例えば、ランダム）であってもよい。
【００３５】
[0037]特定の電子回路構成が図１に示されてきたものの、他のタイプの回路実装形態も、当業者によって容易に適応され得ることに留意されたい。例えば、本明細書で説明されるループ閉鎖電子機器１３０の動作のすべて、または部分が、１つまたは複数のマイクロプロセッサ（例えば、デジタルシグナルプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、またはフィールドプログラマブルゲートアレイ（ＦＰＧＡ））などの１つまたは複数のコンピューティングユニットを使用して実施され得る。また、アナログ回路が、それらの動作を実現することも可能である。ループ閉鎖電子機器１３０に関連して説明されるブロックは、コンピューティングユニットにそれぞれのブロックの機能を実施させるように構成された命令を含むソフトウェアモジュールまたはファームウェアモジュールとして実装されることが可能である。
【００３６】
[0038]次に図１、図２Ａ、および図２Ｂを参照すると、不動帯抑制変調のための方法２００が示されている。図２Ａおよび図２Ｂに示されるとおり、各サイクルにおいて、ＡＤＣ１１０からのデジタル出力がレート復調器１４０によって復調される（ブロック２０２）。不動帯抑制（ＦＳＳＭ）が所与のサイクルに関してディセーブルにされた場合（ブロック２０４）、ＡＤＣ１１０からの出力は、前述したとおり処理されて、フィードバック信号が生成される。詳細には、そのような非ＦＳＳＭサイクル中、復調器１４０からの出力が、レート累算器１３８によって累算されて、レート変化を検出するための生のレートが生成される（ブロック２０６）。スイッチ１１８が、レート累算器１３８からの出力（生のレート）を位相ステップ累算器１３６に結合するように設定される（ブロック２０８）。レート累算器１３８からの生のレートは、前述したとおり、位相ステップ累算器１３６によって累算されて（ブロック２１０）、位相ステップが生成される。非ＦＦＳＭサイクルは、生のレートおよび位相ステップをそれぞれのバッファ１２０および１２２の中に格納することで継続される（ブロック２１２）。バッファ１２０は、最新の２サイクルに関する生のレートを格納し、バッファ１２２は、最新の単一のサイクルに関する位相ステップを格納する。つまり、非ＦＳＳＭサイクルの終わりに、バッファ１２０は、その非ＦＳＳＭサイクルおよび前のサイクルに関する生のレートを含む一方で、バッファ１２２は、その非ＦＳＳＭサイクルに関する位相ステップを含む。格納された生のレートおよび位相ステップは、前述したとおり、ＦＳＳＭ実施中に使用されることが可能である。一方、非ＦＳＳＭサイクル中、πループ１１４が、π復調器１４７からの出力、およびレート累算器１３８からの生のレートを処理して、光ファイバコイル１４４の回転のレートを示す出力をデータ出力ポイント１７４において生成し、さらにバイアス値を生成する（ブロック２１４）。このバイアス値が、位相ステップと合計されて、非ＦＳＳＭサイクルに関するＤＡＣ１７０のためのＩＯＣ  ＤＡＣデータが生成される。非ＦＳＳＭサイクルの初めを再び参照すると、ＡＤＣ１１０が、光検出器１０６からの出力をクロック制御して取り込む一方で、ＤＡＣ１７０が、前のサイクル中にループ閉鎖電子機器１３０によって生成されたＩＯＣ  ＤＡＣデータをクロック制御して取り込んで、フィードバック信号を生成する（ブロック２１６）。（現在の）非ＦＳＳＭサイクル中、ＩＯＣ１４２が、そのフィードバック信号に基づいて、光ファイバコイル１４４に対する入力光を変調し、入力光は、光ファイバコイル１４４の中を通る。この実施例において、光検出器１０６からの信号を復調することとともに（ブロック２０２）、生のレートおよび位相ステップをそれぞれのバッファ１２０、１２２の中に格納する動作、回転レートを示す出力を生成する動作（ブロック２１４）、およびフィードバック信号を生成する動作（ブロック２１６）が、各サイクル中に実行される。
【００３７】
[0039]次のサイクルの初めに、ＡＤＣ１１０が、非ＦＳＳＭサイクル中に光ファイバコイルの中を通る光に対応する、光検出器１０６からの信号をクロック制御して取り込み、ＤＡＣ１７０が、非ＦＳＳＭサイクル中にループ閉鎖電子機器１３０によって生成されたＤＡＣ  ＩＯＣデータをクロック制御して取り込む。
【００３８】
[0040]ブロック２０４を再び参照すると、不動帯抑制（ＦＳＳＭ）がイネーブルされた場合、ＦＳＳＭコントローラ１３２が、現在のサイクルに関してＦＳＳＭを実施するかどうかを決定する（ブロック２１８）。ＦＳＳＭコントローラ１３２は、ＦＳＳＭサイクルのうちの１つが所与のサイクルに関して実施されているかどうかを判定する。ＦＳＳＭコントローラ１３２による位相飛びの実施は、連続する４サイクルにわたる。このため、ＦＳＳＭコントローラが、位相飛びを実施することを決定すると、ＦＳＳＭが、次の４サイクル中に実施される。ＦＳＳＭコントローラ１３２は、前述したとおり、位相飛びの周波数に基づいて位相飛びをいつ実施すべきかを決定する。ＦＳＳＭコントローラ１３２が、現在のサイクルが、ＦＳＳＭが実施される４サイクルのうちの１つではないと判定した場合、ＡＤＣ１１０からの出力が、前述したとおり、非ＦＳＳＭサイクルにおいてフィードバック信号を生成するように処理される（ブロック２０６、２０８、２１０）。ＦＳＳＭコントローラ１３２が、現在のサイクルに関してＦＳＳＭが実施されると決定すると、方法は、ブロック２２０に進んで、現在のサイクルに関してＦＳＳＭを実施する。
【００３９】
[0041]この連続する４つのＦＳＳＭサイクルは、本明細書で第１のＦＳＳＭサイクル、第２のＦＳＳＭサイクル、第３のＦＳＳＭサイクル、および第４のＦＳＳＭサイクルと呼ばれる。最初に、ＦＳＳＭを実施する際、いずれのＦＳＳＭサイクルが実施されているかが判定される（ブロック２２０、２２２、２２４）。
【００４０】
[0042]そのサイクルが、ＦＳＳＭ実施における第１のＦＳＳＭサイクルである（すなわち、最後のサイクルが非ＦＳＳＭサイクルであった）場合、復調器１４０からのレート復調値が、生のレートを生成するようにレート累算器１３８によって累算される（ブロック２２６）。この生のレートは、前の（非ＦＳＳＭ）サイクル中の光ファイバコイル１４４における信号に対応することに留意されたい。
【００４１】
[0043]この第１のＦＳＳＭサイクルで、ループ閉鎖電子機器１３０が、位相ステップを、ＦＳＳＭのために位相飛びを実施するように飛ばれる位相ステップで置き換える。このことを行うのに、ＦＳＳＭコントローラ１３２が、飛ばれる位相ステップが生成される元になる位相飛びインパルスを生成するよう位相飛びジェネレータ１３４をトリガする（ブロック２２８）。また、ＦＳＳＭコントローラ１３２は、飛ばれる位相ステップが現在の位相ステップに取って代わることを可能にするように位相ステップ累算器１３６の累算された履歴をクリアする（ブロック２３０）。
【００４２】
[0044]ループ閉鎖電子機器１３０によって生成される各位相ステップ（それぞれの飛ばれる位相ステップを含む）は、全体値および部分値から構成される。全体値は、位相ステップの最上位の１つまたは複数のビットであり、最上位の１つまたは複数のビットの数は、ＤＡＣ１７０によって操作されるビットの数である。つまり、ループ閉鎖電子機器１３０は、所与の数のビット（例えば、３２ビット）から成る位相ステップを生成する可能性があるが、ＤＡＣ１７０は、より少ないビット（１２ビットＤＡＣまたは１６ビットＤＡＣなど）を操作する可能性がある。そのような実施例において、ループ閉鎖電子機器１３０が、ＤＡＣ１７０より高い分解能を有することが可能であり、ループ閉鎖電子機器１３０によって生成されたＩＯＣ  ＤＡＣデータからの最上位の１つまたは複数のビットだけが、ＤＡＣ１７０に入力される。位相ステップの部分値は、全体値を含まない位相ステップの残りの（最下位の）ビットである。したがって、部分値は、ＤＡＣ１７０の出力の変化を生じさせない位相ステップのビットを含む。本明細書の用法では、位相ステップによるＤＡＣ１７０の出力の変化は、ビット反転とも呼ばれ、位相ステップの全体値に関する変化に対応する。
【００４３】
[0045]実施例において、ループ閉鎖電子機器１３０は、３２ビットを有する位相ステップを生成するが、ＤＡＣ１７０は、１６ビットを操作する。そのような実施例において、位相ステップの全体値部分は、位相ステップの最上位１６ビットであり、部分値は、位相ステップの最下位１６ビットである。他の実施例において、位相ステップおよび／またはＤＡＣ１７０は、異なる数のビットを有する／操作することが可能である。
【００４４】
[0046]位相飛びインパルスは、センサ出力信号を不動帯領域の外に移動するのに十分に大きい大きさを有する全体値である。位相飛びインパルスの大きさは、ＦＳＳＭコントローラ１３２によって、飛ばれる位相ステップの大きさを制御するように制御され、このことにより、位相飛びの大きさが制御される。実施例において、位相飛びインパルスは、０の部分値を有する、そのような十分な大きさを有する全体値である。次に、この位相飛びインパルスが、合計ポイント１２４で前のサイクルからの位相ステップの部分値と合計されて（ブロック２３２）、飛ばれる位相ステップが生成される。前のサイクルの位相ステップの部分値を位相飛びインパルスと合計することは、この部分値が、位相飛びの後に失われるのではなく、保持されることをもたらす。この部分値が失われることは、位相情報が失われることをもたらし、このことがＡＲＷを増大させる。このため、この部分値を保持することは、ＦＳＳＭによって生じる（すなわち、位相飛びによって生じる）ＡＲＷを小さくする。
【００４５】
[0047]次に、合計ポイント１２４からの飛ばれる位相ステップが、位相ステップ累算器１３６に入力される（ブロック２３４）。位相ステップ累算器１３６は、累算された履歴をクリアしているので（ブロック２３０）、飛ばれる位相ステップは、０から累算される。このため、第１のＦＳＳＭサイクルに関する位相ステップ累算器１３６における位相ステップは、飛ばれる位相ステップである。ＦＳＳＭコントローラ１３２が、合計ポイント１２４を位相ステップ累算器１３６に結合するようにスイッチ１１８を設定して、飛ばれる位相ステップが位相ステップ累算器１３６に入力されるようにする。
【００４６】
[0048]第１のＦＳＳＭサイクルは、第１のＦＳＳＭサイクルに関する生のレートおよび飛ばれる位相ステップを、それぞれ、バッファ１２０およびバッファ１２２の中に格納することで継続される（ブロック２１２）。一方、πループ１１４が、π復調器１４７からの出力、およびレート累算器１３８からの生のレートを処理して、光ファイバコイル１４４の回転のレートを示す出力をデータ出力ポイント１７４において生成し、さらにバイアス値を生成する（ブロック２１４）。このバイアス値が、飛ばれる位相ステップと合計されて、第１のＦＳＳＭサイクルに関するＤＡＣ１７０のためのＩＯＣ  ＤＡＣデータが生成される（ブロック２１４）。
【００４７】
[0049]第１のＦＳＳＭサイクルの初めを再び参照すると、ループ閉鎖電子機器１３０がＡＤＣ１１０からの出力を処理している間、ＤＡＣ１７０が、前の（非ＦＳＳＭ）サイクルのＩＯＣ  ＤＡＣデータからフィードバック信号を生成する（ブロック２１６）。ＩＯＣ１４２が、そのフィードバック信号に基づいて、光ファイバコイル１４４に対する入力光を変調し、入力光は、光ファイバコイル１４４の中を通る。
【００４８】
[0050]次のサイクル（第２のＦＳＳＭサイクル）の初めに、ＡＤＣ１１０が、第１のＦＳＳＭサイクル中に光ファイバコイルの中を通る光に対応する、光検出器１０６からの信号をクロック制御して取り込み、ＤＡＣ１７０が、第１のＦＳＳＭサイクル中にループ閉鎖電子機器１３０によって生成されたＤＡＣ  ＩＯＣデータをクロック制御して取り込む。第１のＦＳＳＭサイクルに関するＤＡＣ  ＩＯＣデータは、飛ばれる位相ステップを含むので、当該の次の（第２のＦＳＳＭ）サイクル中にＤＡＣ１７０によってクロック制御されて取り込まれることにより、光ファイバコイル１４４に対する入力光において位相飛びを実施するフィードバック信号が生成される。ブロック２０２を再び参照すると、ＡＤＣ１１０からのデジタル出力が、レート復調器１４０によって復調される。不動帯抑制（ＦＳＳＭ）がイネーブルにされ（ブロック２０４）、ＦＳＳＭコントローラ１３２が、現在のサイクルがＦＳＳＭ実施の４サイクル期間内にあるので、現在のサイクルに関してＦＳＳＭコントローラ１３２がＦＳＳＭを実施していると判定する（ブロック２１８）。
【００４９】
[0051]次に、ＦＳＳＭコントローラ１３２が、当該のサイクルが第２のＦＳＳＭサイクルであると判定する（ブロック２２２）。したがって、ＦＳＳＭコントローラ１３２が、前の（第１のＦＳＳＭ）サイクル中にＤＡＣ１７０においてビット反転が存在したかどうかを判定する（ブロック２３６）。ＤＡＣ１７０は、現在の（第２のＦＳＳＭ）サイクルの初めの飛ばれる位相ステップに対応するＩＯＣ  ＤＡＣデータをクロック制御して取り込んでいるので、前のサイクルに関してＤＡＣ１７０にクロック制御されて取り込まれているＩＯＣ  ＤＡＣデータは、第１のＦＳＳＭサイクルに先立つ非ＦＳＳＭサイクルによって生成されたＩＯＣ  ＤＡＣデータである、第１のＦＳＳＭサイクルの初めにクロック制御されて取り込まれた値である。その非ＦＳＳＭサイクルがＤＡＣ１７０におけるビット反転（位相ステップの全体値の変化）を生じさせている場合、第１のＦＳＳＭサイクルの飛ばれる位相ステップは、飛ばれる位相ステップが位相ステップのランダムな変化を生じさせるので、その位相反転の効果が失われることをもたらす。レート復調により、ＩＯＣ  ＤＡＣデータの変化（例えば、ビット反転）は、レート復調値の２サイクルに影響を及ぼす。第１のＦＳＳＭサイクル中のＤＡＣにおけるビット反転は、第２のＦＳＳＭサイクル中、および第３のＦＳＳＭサイクル中のレート復調値に現れる。第２のＦＳＳＭサイクル中のＤＡＣにおいて反転させる位相飛びは、第３のＦＳＳＭサイクル中、および第４のＦＳＳＭサイクル中のレート復調値を破損させる。第３のＦＳＳＭサイクル中の破損したデータは、ＤＡＣ効果における第１のＦＳＳＭサイクルビット反転の半分（２つのサイクルのうちの１つ）が失われることをもたらす。位相飛び中のビット反転の効果が失われることは、「ＤＡＣ棄却誤差」をもたらす。ＤＡＣ棄却誤差を低減するために、ＦＳＳＭコントローラ１３２は、位相ステップ後に生じるビット反転の効果を再導入する、またはビット反転の効果が失われないようにビット反転もしくは位相ステップのタイミングを変える措置をとることができる。
【００５０】
[0052]そのようなＤＡＣ棄却誤差を低減することの第１の実施例（図３に例示される）において、増幅器１１６の利得が、レート累算器１３８に供給されるレート復調された値を２倍にするために、第２のＦＳＳＭサイクル中に２倍にされる（ブロック２３８）。レート復調された値を２倍にすることは、第２のＦＳＳＭサイクル中の効果を２回、含めること（したがって、２倍にすること）によって位相飛び後のビット反転の効果を再導入する。このため、位相飛びがなかったとした場合に第３のＦＳＳＭサイクル中に生じたであろう効果が、第２のＦＳＳＭサイクル中に含められる。
【００５１】
[0053]位相飛びに先立ってビット反転がなかった場合、レート復調された値は、２倍にされず、レート復調器１４０から出力された値のままである。レート復調された値が２倍にされているか否かにかかわらず、レート累算器１３８は、レート復調された値を累算して、生のレートを生成する（ブロック２４０）。ＦＳＳＭコントローラ１３２が、無効（例えば、接地の）値を位相ステップ累算器１３６に入力するよう結合するようにスイッチ１１８を設定し（ブロック２４２）、無効の値は、位相ステップを前の値に保持するように位相ステップ累算器１３６によって累算される。
【００５２】
[0054]そのようなＤＡＣ棄却誤差を低減することの第２の実施例において、第１のＦＳＳＭサイクルの初めのＤＡＣ１７０のビット反転が、第２のサイクル、第３のサイクル、または第４のサイクルのうちのいずれかのサイクル中に位相ステップ累算器１３６に失われた部分値を加えることによって補償されることが可能である。
【００５３】
[0055]そのようなＤＡＣ棄却誤差を低減することの第３の実施例において、位相飛びは、ＤＡＣ１７０のビット反転がＩＦＯＧ１００の中を伝播することを可能にするように１つまたは複数のサイクルの間、遅延される。そのような実施例の一実施形態において、第１のＦＳＳＭサイクル中、ＦＳＳＭコントローラ１３２が、そのサイクル（第１のＦＳＳＭサイクル）の初めにビット反転が生じたと判定した場合、ＦＳＳＭコントローラ１３２は、１つまたは複数のサイクルの間、飛ばれる位相ステップを生成することを遅延させることが可能である。
【００５４】
[0056]そのようなＤＡＣ棄却誤差を低減することの第４の実施例において、ビット反転は、位相飛びが実施される直前にビット反転が生じることになっている場合、遅延させられる。そのような実施例の一実施形態において、ＦＳＳＭコントローラ１３２は、ＦＳＳＭを実施する直前の１つまたは複数のサイクル中に位相ステップ累算器１３６における位相ステップを監視する。位相ステップの全体値が、それらのサイクルのうちのいずれかのサイクル中に変化した場合、ＦＳＳＭコントローラが、位相ステップの全体値を前の値に戻すように調整して、ビット反転が生じないようにする。次に、ＦＳＳＭコントローラ１３２が、ＦＳＳＭを実施した後に、その値を位相ステップに再び加える。
【００５５】
[0057]第２のＦＳＳＭサイクルは、第２のＦＳＳＭサイクルに関する生のレートおよび位相ステップを、それぞれ、バッファ１２０およびバッファ１２２の中に格納することで継続される（ブロック２１２）。一方、πループ１１４が、π復調器１４８からの出力、およびレート累算器１３８からの第２のＦＳＳＭサイクルに関する生のレートを処理して、光ファイバコイル１４４の回転のレートを示す出力をデータ出力ポイント１７４において生成し、さらにバイアス値を生成する（ブロック２１４）。このバイアス値が、位相ステップと合計されて、第２のＦＳＳＭサイクルに関するＤＡＣ１７０のためのＩＯＣ  ＤＡＣデータが生成される。
【００５６】
[0058]次の（第３のＦＳＳＭ）サイクルの初めに、ＡＤＣ１１０が、第２のＦＳＳＭサイクル中に光ファイバコイルの中を通る光に対応する、光検出器１０６からの信号をクロック制御して取り込む。前述したとおり、第２のＦＳＳＭサイクル中に光ファイバコイルの中を通る光は、第２のＦＳＳＭサイクルにおいて実施される位相飛びを有する。やはり、第３のＦＳＳＭサイクルの初めに、ＤＡＣ１７０が、第２のＦＳＳＭサイクル中にループ閉鎖電子機器１３０によって生成されたＩＯＣ  ＤＡＣデータをクロック制御して取り込む。第２のＦＳＳＭサイクルに関するこのＩＯＣ  ＤＡＣデータは、前の（第２のＦＳＳＭ）サイクルから変わっていない位相ステップ（飛ばれる位相ステップ）を有する。このため、フィードバック信号に対する唯一の変化は、バイアス値の変化に由来する。ブロック２０２を再び参照すると、ＡＤＣ１１０からのデジタル出力が、レート復調器１４０によって復調される。不動帯抑制（ＦＳＳＭ）がイネーブルにされ（ブロック２０４）、ＦＳＳＭコントローラ１３２が、現在のサイクルがＦＳＳＭ実施の４サイクル期間内にあるので、現在のサイクルに関してＦＳＳＭコントローラ１３２がＦＳＳＭを実施していると判定する（ブロック２１８）。
【００５７】
[0059]次に、ＦＳＳＭコントローラ１３２が、当該のサイクルが第３のＦＳＳＭサイクルであると判定する（ブロック２２４）。当該の第３のＦＳＳＭサイクルの初めにＡＤＣ１１０によってクロック制御され取り込まれた出力は、位相飛びを有する、光ファイバコイルの中の光に対応していたので、レート復調器１４０によって計算されるレート復調された値は、破損している。したがって、ＦＳＳＭコントローラ１３２は、例えば、増幅器１１６の利得を０に設定することによって、レート復調器１４０からのレート復調された値を破棄する（ブロック２４６）。このことにより、レート累算器１３８が、生のレートを前の値に保つようにされる。さらに、バッファ１２０の中に格納された生のレートのうちの１つが、位相ステップ累算器１３６に入力される生のレートとして使用される。このことを行うのに、ＦＳＳＭコントローラ１３２が、位相ステップ累算器１３６の入力をバッファ１２０に結合するようスイッチ１１８を設定する（ブロック２４８）。ＦＩＦＯバッファ１２０は、２サイクル前（第１のＦＳＳＭサイクル）からの生のレートを出力する。位相ステップ累算器１３６が、この生のレート（第１のＦＳＳＭサイクルからの）を累算して、第３のＦＳＳＭサイクルに関する位相ステップを作成する（ブロック２５０）。
【００５８】
[0060]第３のＦＳＳＭサイクルは、第３のＦＳＳＭサイクルに関する生のレートおよび位相ステップを、それぞれ、バッファ１２０およびバッファ１２２の中に格納することで継続される（ブロック２１２）。一方、πループ１１４において、π累算器１４８は、タイミングコントローラ１４９によって制御されるＦＳＳＭサイクルのうちのいずれのサイクル中にも累算しない。このため、角度累算器１５４に向かうデータは、π終端（ｅｎｄ）から正確である。バイアス変調１５２が、ＤＡＣ１７０のためのＤＡＣ  ＩＯＣデータを生成するように第３のＦＳＳＭサイクルに関する位相ステップと合計されるバイアス値を作成することが可能である。
【００５９】
[0061]次の（第４のＦＳＳＭ）サイクルの初めに、ＡＤＣ１１０が、第３のＦＳＳＭサイクル中に光ファイバコイルの中を通る光に対応する、光検出器１０６からの信号をクロック制御して取り込む。やはり、第４のＦＳＳＭサイクルの初めに、ＤＡＣ１７０が、第３のＦＳＳＭサイクル中にループ閉鎖電子機器１３０によって生成されたＩＯＣ  ＤＡＣデータをクロック制御して取り込む。ブロック２０２を再び参照すると、ＡＤＣ１１０からのデジタル出力が、レート復調器１４０によって復調される。不動帯抑制（ＦＳＳＭ）がイネーブルにされ（ブロック２０４）、ＦＳＳＭコントローラ１３２が、現在のサイクルがＦＳＳＭ実施の４サイクル期間内にあるので、現在のサイクルに関してＦＳＳＭコントローラ１３２がＦＳＳＭを実施していると判定する（ブロック２１８）。
【００６０】
[0062]次に、ＦＳＳＭコントローラ１３２が、当該のサイクルが第４のＦＳＳＭサイクルであると判定する（ブロック２２４）。第４のＦＳＳＭサイクルは、第３のＦＳＳＭサイクルと同一の動作をする。レート復調器１４０が、ＡＤＣ１１０からの前の出力を現在の出力と比較するので、第４のＦＳＳＭサイクル中に計算されるレート復調された値は、位相飛びの効果を依然として有し、したがって、破損している。したがって、ＦＳＳＭコントローラ１３２は、例えば、増幅器１１６の利得を０に設定することによって、レート復調器１４０からのレート復調された値を破棄する（ブロック２４６）。このことにより、レート累算器１３８が、生のレートを前の値に再び保つようにされる。さらに、バッファ１２０の中に格納された生のレートのうちの１つが、位相ステップ累算器１３６に入力される生のレートとして使用される。このことを行うのに、ＦＳＳＭコントローラ１３２が、位相ステップ累算器の入力をバッファ１２０に結合するようスイッチ１１８を設定する（ブロック２４８）。ＦＩＦＯバッファ１２０は、２サイクル前（第２のＦＳＳＭサイクル）からの生のレートを出力する。位相ステップ累算器１３６が、この生のレート（第２のＦＳＳＭサイクルからの）を累算して、第４のＦＳＳＭサイクルに関する位相ステップを作成する（ブロック２５０）。注目すべきこととして、レート復調された値が、ビット反転を補償するように第２のＦＳＳＭサイクル中に２倍にされている場合、その２倍にされたレート復調された値に対応する生のレートは、バッファ１２０の中に格納されており、今度は、第４のＦＳＳＭサイクル中に位相ステップ累算器１３６によって累算される。したがって、このことにより、位相飛びによるビット反転の半分の打ち消しが緩和される。
【００６１】
[0063]第４のＦＳＳＭサイクルは、第４のＦＳＳＭサイクルに関する生のレートおよび位相ステップを、それぞれ、バッファ１２０およびバッファ１２２の中に格納することで継続される（ブロック２１２）。一方、πループ１１４において、π復調器１４８は、タイミングコントローラ１４９によって制御されるＦＳＳＭサイクルのうちのいずれのサイクル中にも累算しない。このため、角度累算器１５４に向かうデータは、π終端（ｅｎｄ）から正確である。バイアス変調１５２が、ＤＡＣ１７０のためのＤＡＣ  ＩＯＣデータを生成するように第４のＦＳＳＭサイクルに関する位相ステップと合計されるバイアス値を作成することが可能である。
【００６２】
[0064]次のサイクルの初めに、ＡＤＣ１１０が、第４のＦＳＳＭサイクル中に光ファイバコイルの中を通る光に対応する、光検出器１０６からの信号をクロック制御して取り込む。やはり次のサイクルの初めに、ＤＡＣ１７０が、第４のＦＳＳＭサイクル中にループ閉鎖電子機器１３０によって生成されたＤＡＣ  ＩＯＣデータをクロック制御して取り込む。ブロック２０２を再び参照すると、ＡＤＣ１１０からのデジタル出力が、レート復調器１４０によって復調される。不動帯抑制（ＦＳＳＭ）がイネーブルにされ（ブロック２０４）、ＦＳＳＭコントローラ１３２が、ＦＳＳＭ実施の４サイクル期間が過ぎているので、現在のサイクルに関してＦＳＳＭコントローラ１３２がＦＳＳＭを実施していないと判定する（ブロック２１８）。したがって、ループ閉鎖電子機器１３０は、前述したとおり、ブロック２０６、２０８、および２１０を介して非ＦＳＳＭサイクルを実施する。
【００６３】
[0065]ループ閉鎖電子機器１３０は、ＦＳＳＭコントローラ１３２が、ＦＳＳＭを再び実施すべき時であると判定するまで、非ＦＳＳＭサイクルを実施しつづける。
[0066]図３は、ＦＳＳＭを実施する従来のＩＦＯＧ１００のＡＲＷを例示するグラフである。図示されるとおり、ＦＳＳＭがディセーブルにされた場合（線３０２）、ＦＳＳＭは、ＡＲＷに影響を与えない。ＦＳＳＭがイネーブルにされた場合、ＡＲＷに影響を与える２つの要因が存在する。電圧依存のバイアス誤差（ＶＤＢＥ）からもたらされるＡＲＷ（線３０４）は、位相飛び（ＦＳＳＭ）の周波数が増加するにつれ、小さくなる一方で、ＤＡＣ１７０の棄却誤差からもたらされるＡＲＷ（線３０６）は、増加し、ＦＳＳＭの周波数が増加する。ＶＤＢＥは、ハードウェアおよび光学部品に関連する誤差であり、ＤＡＣ棄却誤差は、ファームウェア、ＩＯＣ１４２、およびＤＡＣ１７０量子化に関連する誤差である。したがって、全体的なＡＲＷ（線３０８）は、全体的に、最下のＡＲＷが中央辺りにある放物線形状を有する。全体的なＡＲＷの最下点は、製品ごとに異なる。したがって、従来のＩＦＯＧ１００は、最適なＦＳＳＭ周波数を決定するようにユニットごとの最適化を受ける。図３は、理論上の全体的なＡＲＷと合致する試験データ（線３１０）も例示する。
【００６４】
[0067]図４は、ＦＳＳＭなし（線４０２）、従来のＦＳＳＭ（線４０６）、および本明細書で説明されるＦＳＳＭ（線４０４）に関する、高い方のＦＳＳＭ周波数（１６〜２５６Ｈｚ）における全体的なＡＲＷを例示するグラフである。ＦＳＳＭが実施されない場合に示されるとおり（線４０２）、これらの高い周波数においてＡＲＷに対する影響は全く存在しない。従来のＦＳＳＭ（線４０６）は、図３の線３０６に関連して説明されるとおり、ＤＡＣ棄却誤差に起因して、高い方の周波数において全体的なＡＲＷを増大させる。しかし、本明細書で説明されるＦＳＳＭは、ＦＳＳＭ周波数が増加するにつれ、ＤＡＣ棄却誤差を低減し、より一定したＡＲＷを保つ。したがって、本明細書で説明されるＦＳＳＭは、ＩＦＯＧに関するＦＳＳＭ周波数が、ＡＲＷにあまり悪影響を及ぼさずに、より高いレベルに設定されることを可能にする。
（例示的な実施形態）
[0068]実施例１は、干渉計型光ファイバジャイロスコープ（ＩＦＯＧ）の光ファイバコイルの入力光線を変調する方法を含み、この方法は、入力光線のバイアス変調のバイアス変調値を生成すること、ＩＦＯＧの隣接するサイクルにおける光ファイバコイルの出力の間の位相シフトの差に対応する位相ステップを累算して、位相ステップを生成すること、入力光線を変調するための、バイアス変調値と位相ステップの合計に対応するフィードバック信号を生成し、その位相ステップは、その位相ステップの最上位の１つまたは複数のビットである全体値と、その位相ステップの残りの最下位のビットである部分値とを含み、全体値におけるその最上位の１つまたは複数のビットの数は、フィードバック信号を生成するデジタル−アナログ変換器によって操作されるビットの数であること、および不動帯を抑制するように位相ステップを断続的に飛び、位相ステップを飛ぶことは、ＩＦＯＧの第１のサイクル中に飛ばれる位相ステップを作成することを含み、飛ばれる位相ステップは、フィードバック信号において位相飛びを生じさせるように構成された全体値と、第１のサイクルの直前のサイクルの位相ステップからの部分値に対応する部分値とを有し、さらにバイアス変調値と飛ばれる位相ステップの合計からフィードバック信号を生成することを含む。
【００６５】
[0069]実施例２は実施例１の方法を含み、飛ばれる位相ステップを作成することが、フィードバック信号において位相飛びを生じさせるように構成された全体値を含む位相飛びインパルスを生成すること、およびその位相飛びインパルスを、第１のサイクルの直前のサイクルの位相ステップからの部分値と合計することを含む。
【００６６】
[0070]実施例３は実施例１または２のいずれかの方法を含み、位相ステップを飛ぶことが、第１のサイクル中に、光ファイバコイルの出力を復調して、その出力と光ファイバコイルの前の出力のレート差を算出すること、そのレート差を前の生のレートと累算して、生のレートを更新すること、およびその生のレートを、後続のサイクル中に使用するために第１のサイクルの生のレートとして格納すること、ならびに第１のサイクルの直後の第２のサイクル中に、後続のサイクル中に使用するために第２のサイクルの生のレートを格納すること、第２のサイクルの直後の第３のサイクル中に、第３のサイクルに関する生のレートを破棄すること、および第１のサイクルの生のレートを前の位相ステップと累算して、位相ステップを更新すること、および第３のサイクルの直後の第４のサイクル中に、第４のサイクルに関する生のレートを破棄すること、および第２のサイクルの生のレートを前の位相ステップと累算して、累算位相ステップを更新することを含む。
【００６７】
[0071]実施例４は実施例３の方法を含み、位相ステップを飛ぶことが、ビット反転の効果を再導入すること、ビット反転のタイミングを変えること、または位相飛びのタイミングを変えることのうちの１つを含み、第１のサイクルの初めに生じるビット反転の効果が失われないようにし、そのビット反転は、フィードバック信号を生成するデジタル−アナログ変換器において生じる。
【００６８】
[0072]実施例５は実施例４の方法を含み、ビット反転の効果を再導入することが、飛ばれる位相ステップを作成する際に、ＩＦＯＧの、第１のサイクルの直後の第２のサイクルに関するレート差である、位相ステップの失われる部分を補償するように構成された値を有する生のレートを格納することを含む。
【００６９】
[0073]実施例６は実施例５の方法を含み、ビット反転の効果を再導入することが、第２のサイクル中に、レート復調器の出力に適用される利得を増加させて、レート累算器によって累算されるレート差を増大させるようにすることを含み、失われる部分を補償するように構成された値を有する生のレートを格納することが、レート累算器からの生のレートを格納することを含む。
【００７０】
[0074]実施例７は実施例４の方法を含み、ビット反転の効果を再導入することが、飛ばれる位相ステップを作成する際に失われる部分値を位相ステップの中に再び加えることを含む。
【００７１】
[0075]実施例８は実施例１〜３のいずれかの実施例の方法を含み、位相飛びのタイミングを変えることが、フィードバック信号を生成するデジタル−アナログ変換器において第１のサイクルの初めにビット反転が生じた場合、飛ばれる位相ステップを作成する動きを後続のサイクルまで遅延させることを含む。
【００７２】
[0076]実施例９は実施例１〜３のいずれかの実施例の方法を含み、ビット反転のタイミングを変えることが、位相ステップを飛ぶことが、次のサイクル中に生じることになっている場合、フィードバック信号を生成するデジタル−アナログ変換器のビット反転を後続のサイクルまで遅延させることを含む。
【００７３】
[0077]実施例１０は、光ファイバコイルと、その光ファイバコイルに入力されるように光線を生成するように構成された光源と、その光線を変調する位相変調器と、その光ファイバコイルからの出力光信号を電気信号に変換する光検出器と、光ファイバコイルによって感知される回転レートを示す信号をもたらし、さらに位相変調器のためのフィードバック信号を生成するように構成された復調電子機器と、光線のバイアス変調のためのバイアス変調値を生成し、ＩＦＯＧの隣接するサイクルにおける光ファイバコイルの出力の間の位相シフトの差に対応する位相ステップを累算して、位相ステップを生成し、入力光線を変調するための、バイアス変調値と位相ステップの合計に対応するフィードバック信号を生成し、その位相ステップは、その位相ステップの最上位の１つまたは複数のビットである全体値と、その位相ステップの残りの最下位のビットである部分値とを含み、全体値における最上位の１つまたは複数のビットの数は、フィードバック信号を生成するデジタル−アナログ変換器によって操作されるビットの数であり、さらに不動帯を抑制するように位相ステップを断続的に飛び、位相ステップを飛ぶことは、ＩＦＯＧの第１のサイクル中に、フィードバック信号において位相飛びを生じさせるように構成された全体値と、第１のサイクルの直前のサイクルの位相ステップからの部分値に対応する部分値とを有する飛ばれる位相ステップを作成し、さらにバイアス変調値と飛ばれる位相ステップの合計からフィードバック信号を生成することを含むように構成された制御電子機器とを備える干渉計型光ファイバジャイロスコープ（ＩＦＯＧ）を含む。
【００７４】
[0078]実施例１１は実施例１０のＩＦＯＧを含み、飛ばれる位相ステップを作成することが、フィードバック信号において位相飛びを生じさせるように構成された全体値を含む位相飛びインパルスを生成すること、およびその位相飛びインパルスを、第１のサイクルの直前のサイクルの位相ステップからの部分値と合計することを含む。
【００７５】
[0079]実施例１２は実施例１０または１１のいずれかの実施例のＩＦＯＧを含み、位相ステップを飛ぶことが、第１のサイクル中に、光ファイバコイルの出力を復調して、その出力と光ファイバコイルの前の出力の間のレート差を算出すること、そのレート差を前の生のレートと累算して、生のレートを更新すること、およびその生のレートを、後続のサイクル中に使用するために第１のサイクルの生のレートとして格納すること、ならびに第１のサイクルの直後の第２のサイクル中に、後続のサイクル中に使用するために第２のサイクルの生のレートを格納すること、第２のサイクルの直後の第３のサイクル中に、第３のサイクルに関する生のレートを破棄すること、および第１のサイクルの生のレートを前の位相ステップと累算して、位相ステップを更新すること、および第３のサイクルの直後の第４のサイクル中に、第４のサイクルに関する生のレートを破棄すること、および第２のサイクルの生のレートを前の位相ステップと累算して、累算位相ステップを更新することを含む。
【００７６】
[0080]実施例１３は実施例１２のＩＦＯＧを含み、位相ステップを飛ぶことが、ビット反転の効果を再導入すること、ビット反転のタイミングを変えること、または位相飛びのタイミングを変えることのうちの１つを含み、第１のサイクルの初めに生じる、フィードバック信号を生成するデジタル−アナログ変換器において生じるビット反転の効果が失われないようにする。
【００７７】
[0081]実施例１４は実施例１３のＩＦＯＧを含み、ビット反転の効果を再導入することが、飛ばれる位相ステップを作成する際に、ＩＦＯＧの、第１のサイクルの直後の第２のサイクルに関するレート差である、位相ステップの失われる部分を補償するように構成された値を有する生のレートを格納することを含む。
【００７８】
[0082]実施例１５は実施例１４のＩＦＯＧを含み、ビット反転の効果を再導入することが、第２のサイクル中に、レート復調器の出力に適用される利得を増加させて、レート累算器によって累算されるレート差を増大させ、失われる部分を補償するように構成された値を有する生のレートを格納することは、レート累算器からの生のレートを格納することを含む。
【００７９】
[0083]実施例１６は実施例１５のＩＦＯＧを含み、ビット反転の効果を再導入することが、飛ばれる位相ステップを作成する際に失われる部分値を位相ステップの中に再び加えることを含む。
【００８０】
[0084]実施例１７は実施例１０〜１２のいずれかの実施例のＩＦＯＧを含み、位相飛びのタイミングを変えることが、フィードバック信号を生成するデジタル−アナログ変換器において第１のサイクルの初めにビット反転が生じた場合、飛ばれる位相ステップを作成することを後続のサイクルまで遅延させることを含む。
【００８１】
[0085]実施例１８は実施例１０〜１２のいずれかの実施例のＩＦＯＧを含み、ビット反転のタイミングを変えることが、位相ステップを飛ぶことが、次のサイクル中に生じることになっている場合、フィードバック信号を生成するデジタル−アナログ変換器のビット反転を後続のサイクルまで遅延させることを含む。
【００８２】
[0086]実施例１９は、干渉計型光ファイバジャイロスコープ（ＩＦＯＧ）の光ファイバコイルの入力光線を変調する方法を含み、この方法は、入力光線のバイアス変調のためのバイアス変調値を生成すること、ＩＦＯＧの隣接するサイクルにおける光ファイバコイルの出力の間の位相シフトの差に対応する位相ステップを累算して、位相ステップを生成すること、入力光線を変調するための、バイアス変調値と位相ステップの合計に対応するフィードバック信号を生成し、その位相ステップは、その位相ステップの最上位の１つまたは複数のビットである全体値と、その位相ステップの残りの最下位のビットである部分値とを含み、全体値におけるその最上位の１つまたは複数のビットの数は、フィードバック信号を生成するデジタル−アナログ変換器によって操作されるビットの数であること、および不動帯を抑制するように位相ステップを断続的に飛び、位相ステップを飛ぶことは、ＩＦＯＧの第１のサイクル中に、光ファイバコイルの出力を復調して、その出力と光ファイバコイルの前の出力のレート差を算出すること、そのレート差を前の生のレートと累算して、生のレートを更新すること、その生のレートを、後続のサイクル中に使用するために第１のサイクルの生のレートとして格納すること、フィードバック信号において位相飛びを生じさせるように構成された全体値を、第１のサイクルの直前のサイクルの位相ステップからの部分値と合計して、飛ばれる位相ステップを作成すること、第１のサイクルの直後の第２のサイクル中に、後続のサイクル中に使用するために第２のサイクルの生のレートを格納すること、第２のサイクルの直後の第３のサイクル中に、第３のサイクルに関する生のレートを破棄すること、および第１のサイクルの生のレートを前の位相ステップと累算して、位相ステップを更新すること、および第３のサイクルの直後の第４のサイクル中に、第４のサイクルに関する生のレートを破棄すること、および第２のサイクルの生のレートを前の位相ステップと累算して、累算位相ステップを更新することを含むことを備える。
【００８３】
[0087]実施例２０は実施例１９の方法を含み、位相ステップを飛ぶことが、第１のサイクルの初めにビット反転が生じた場合、第２のサイクル中に、レート復調器の出力に適用される利得を増加させて、レート累算器によって累算されるレート差を増大させることを含み、後続のサイクル中に使用するために第２のサイクルの生のレートを格納することは、レート累算器からの生のレートを格納することを含む。
【図１】
2015021963.tif 000003
【図２Ａ】
2015021963.tif 000004
【図２Ｂ】
2015021963.tif 000005
【図３】
2015021963.tif 000006
【図４】
2015021963.tif 000007
【外国語明細書】
2015021963000001.pdf