(57)【要約】【課題】電源投入時の表示開始前の光漏れを抑制した液晶表示装置を提供する。【解決手段】液晶表示装置は、表示領域にマトリクス状に配置された複数の画素に対して、画素毎の画素トランジスタを介して階調値に対応する電位が印加される画素電極（２４２）と、画素電極と協働して液晶組成物を配向させる電界を形成する共通電極（２４３）と、マトリクスを形成する複数の列の各列を構成する複数の画素の画素トランジスタのゲートに共通に接続される複数の走査信号線Ｇｉと、電源投入後、表示領域に画像を表示する前に、共通電極をハイインピーダンス状態とした後、走査信号線を画素トランジスタのソース・ドレイン間を遮断する非アクティブ電位とする駆動回路と、を備える。【選択図】図３
2015072310.tif 000002
【特許請求の範囲】
【請求項１】
表示領域にマトリクス状に配置された複数の画素に対して、前記画素毎の画素トランジスタを介して階調値に対応する電位が印加される画素電極と、
前記画素電極と協働して液晶組成物を配向させる電界を形成する共通電極と、
前記マトリクスを形成する複数の列の各列を構成する前記複数の画素の前記画素トランジスタのゲートに共通に接続される複数の走査信号線と、
電源投入後、前記表示領域に画像を表示する前に、前記共通電極をハイインピーダンス状態とした後、前記走査信号線を前記画素トランジスタのソース・ドレイン間を遮断する非アクティブ電位とする駆動回路と、を備える液晶表示装置。
【請求項２】
請求項１に記載の液晶表示装置であって、
前記駆動回路は、前記走査信号線の前記非アクティブ電位への変化における、前記変化の開始から終了までの時間を１ｍｓ以上となるように制御する、ことを特徴とする液晶表示装置。
【請求項３】
請求項１又は２に記載の液晶表示装置であって、
前記駆動回路は、前記走査信号線を段階的に非アクティブ電位とする、ことを特徴とする液晶表示装置。
【請求項４】
表示領域にマトリクス状に配置された複数の画素に対して、前記画素毎の画素トランジスタを介して階調値に対応する電位が印加される画素電極と、
前記画素電極と協働して液晶組成物を配向させる電界を形成する共通電極と、
前記マトリクスを形成する複数の列の各列を構成する前記複数の画素の前記画素トランジスタのゲートに共通に接続される複数の走査信号線と、
電源投入後、前記表示領域に画像を表示する前に、前記走査信号線を前記画素トランジスタのソース・ドレイン間を遮断する非アクティブ電位とする駆動回路と、を備え、
前記駆動回路は、前記走査信号線の前記非アクティブ電位への変化の開始から終了までの時間を１ｍｓ以上となるように制御する、ことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。
【背景技術】
【０００２】
情報通信端末やテレビ受像機に利用される薄型の表示装置として、液晶表示装置が広く用いられている。液晶表示装置は、２つの基板の間に封じ込められた液晶組成物の配向を、画素電極と対向電極との間の電位差により形成される電界を変化させることにより変え、２つの基板と液晶組成物を通過するバックライトからの光の透過度合いを制御することにより画像を表示させる装置である。
【０００３】
このような液晶表示装置では、各画素の画素電極に電圧を印加するための画素トランジスタが配置されている。一般に、画面の１ライン分の画素トランジスタのゲートは一つの信号線（以下「走査信号線」という。）に接続され、この走査信号線は、駆動回路により、各ライン毎に順にこの画素トランジスタを導通させるアクティブ電圧を出力するように制御されている。
【０００４】
特許文献１は、液晶表示装置の電源投入時に画素電極に過渡的な直流成分が印加されないように、対向電極の電圧を先に立ち上げる制御を行うことについて開示している。特許文献２は、表示装置の昇圧回路への印加する電圧を、起動時には低くすることについて開示している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２０１２４３号公報
【特許文献２】特開平７−２６１７１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
液晶表示装置では、表示開始時にバックライトを安定して点灯させるために、電源投入後、表示開始前から点灯させる場合がある。このような場合に表示開始前に表示画面からバックライトの光が漏れてしまうことがある。
【０００７】
本発明は、上述の事情に鑑みてされたものであり、電源投入時の表示開始前の光漏れを抑制した液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の液晶表示装置は、表示領域にマトリクス状に配置された複数の画素に対して、前記画素毎の画素トランジスタを介して階調値に対応する電位が印加される画素電極と、前記画素電極と協働して液晶組成物を配向させる電界を形成する共通電極と、前記マトリクスを形成する複数の列の各列を構成する前記複数の画素の前記画素トランジスタのゲートに共通に接続される複数の走査信号線と、電源投入後、前記表示領域に画像を表示する前に、前記共通電極をハイインピーダンス状態とした後、前記走査信号線を前記画素トランジスタのソース・ドレイン間を遮断する非アクティブ電位とする駆動回路と、を備える液晶表示装置である。
【０００９】
また、本発明の液晶表示装置において、前記駆動回路は、前記走査信号線の前記非アクティブ電位への変化における、前記変化の開始から終了までの時間を１ｍｓ以上となるように制御してもよい。
【００１０】
また、本発明の液晶表示装置において、前記駆動回路は、前記走査信号線を段階的に非アクティブ電位としてもよい。
【００１１】
本発明の液晶表示装置は、表示領域にマトリクス状に配置された複数の画素に対して、前記画素毎の画素トランジスタを介して階調値に対応する電位が印加される画素電極と、前記画素電極と協働して液晶組成物を配向させる電界を形成する共通電極と、前記マトリクスを形成する複数の列の各列を構成する前記複数の画素の前記画素トランジスタのゲートに共通に接続される複数の走査信号線と、電源投入後、前記表示領域に画像を表示する前に、前記走査信号線を前記画素トランジスタのソース・ドレイン間を遮断する非アクティブ電位とする駆動回路と、を備え、前記駆動回路は、前記走査信号線の前記非アクティブ電位への変化の開始から終了までの時間を１ｍｓ以上となるように制御する、ことを特徴とする液晶表示装置である。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係る液晶表示装置を概略的に示す図である。
【図２】図１の液晶パネルの構成を示す図である。
【図３】各画素における等価回路を示す図である。
【図４】駆動回路のうち、走査信号線に出力する一つの回路ブロックについて示す図である。
【図５】液晶表示装置の電源ＯＮから表示開始までの回路の主要信号の変化を示すタイミングチャートである。
【図６】従来例の電源ＯＮ時におけるゲート電位、画素電位及び共通電位の変化について概略的に示すグラフである。
【図７】本実施形態の液晶表示装置に係る電源ＯＮ時におけるゲート電位、画素電位及び共通電位の変化について概略的に示すグラフである。
【図８】本実施形態の変形例の液晶表示装置に係る電源ＯＮ時におけるゲート電位、画素電位及び共通電位の変化について概略的に示すグラフである。
【図９】本実施形態の変形例の液晶表示装置に係る電源ＯＮ時におけるゲート電位、画素電位及び共通電位の変化について概略的に示すグラフである。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００１４】
図１には、本発明の一実施形態に係る液晶表示装置１００が概略的に示されている。この図に示されるように、液晶表示装置１００は、上フレーム１１０及び下フレーム１２０に挟まれるように固定された液晶パネル２００及び不図示のバックライト装置等から構成されている。
【００１５】
図２には、図１の液晶パネル２００の構成が示されている。液晶パネル２００は、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）基板２２０とカラーフィルタ基板２３０の２枚の基板を有し、これらの基板の間には液晶組成物が封止されている。ＴＦＴ基板２２０は、走査信号線Ｇ１〜Ｇｎに対して、順方向及び逆方向のうち選択された一方向で順に各画素２４０に配置されたＴＦＴのソース・ドレイン間を導通させるためのＨｉｇｈ電位（アクティブ電位）を印加する駆動回路２１０と、表示領域２０２において走査信号線Ｇ１〜Ｇｎに垂直に交差するように延びる複数の映像信号線２４５（図３参照）に対して画素２４０の階調値に対応する電圧を印加すると共に、駆動回路２１０を制御する駆動ＩＣ（Integrated Circuit）２６０とを有している。なお、駆動回路２１０は、図面に向って表示領域２０２の右側にある右側駆動回路２１１と、表示領域２０２の左側にある左側駆動回路２１２とを有している。
【００１６】
図３は、画素２４０の等価回路を表す図である。各画素２４０は、階調値に応じた画素電位Ｖｐが印加される画素電極２４２と、画素電極２４２に画素電位Ｖｐを印加するための画素トランジスタ２４１と、画素トランジスタ２４１のドレインに接続された映像信号線２４５と、表示領域２０２の全面に形成され、画素電極２４２と協働して不図示の液晶組成物の配向を制御するための電界を形成する共通電極２４３と、を有している。ここで共通電極２４３の電位を共通電位Ｖｃｏｍ、走査信号線Ｇｉ（ｉは１〜ｎ）の電位をゲート電位Ｖｇとする。また、走査信号線Ｇｉと画素電極２４２とで形成される容量を容量Ｃｇｓとし、走査信号線Ｇｉと共通電極２４３とで形成される容量を容量Ｃｇｃとし、画素電極２４２と共通電極２４３とで形成される容量を容量Ｃｓｃとする。ここで、各画素２４０の輝度は、階調値に応じた電位である画素電位Ｖｐを変化させることにより、画素電極２４２及び共通電極２４３間の電界を変化させ、不図示の液晶組成物の配向を変化させ、これを透過する光の偏光を変化させることにより制御される。数１は、走査信号線Ｇｉの電位がΔＶｇ変化した場合の画素電極２４２の電位変化ΔＶｐについて示す式である。
【００１７】
【数１】
2015072310.tif 000003
【００１８】
なお、数１は説明のために簡単化したものであり、より詳細には、画素トランジスタ２４１のオン状態及びオフ状態における容量Ｃｇｓの変化等についても考慮する必要がある。
【００１９】
この数１を用いて、表示開始前にバックライトの光が漏れてしまう現象について説明する。電源ＯＮから表示開始までの期間は、表示が開始されてから安定動作を行うために、表示期間と同等の電位設定にしておくことが望ましい。つまり、走査信号線Ｇｉのゲート電位ＶｇをＬｏｗ電位（非アクティブ電位）にしておくことが望ましい。駆動ＩＣ２６０が動作する前は、表示領域２０２の走査信号線Ｇｉ、映像信号線２４５及び共通電極２４３の各配線は、例えば、全配線ＧＮＤ（接地）電位等であり、望ましい状態にないため、表示前に電位を変化させる必要がある。
【００２０】
電源ＯＮ後の駆動ＩＣ２６０の動作前には、ゲート電位Ｖｇ、画素電位Ｖｐ及び共通電位ＶｃｏｍはともにＧＮＤ電位になっているため、表示開始前に、ゲート電位ＶｇをＬｏｗ電位に遷移させると、数１に参照されるように、容量Ｃｇｓにより画素電位Ｖｐも変化させることとなり、画素電位Ｖｐの変化は画素電極２４２／共通電極２４３間に電位差を生じさせることになる。画素電位Ｖｐの変化は一時的なものであり、再び安定なＧＮＤ電位に変化するが、画素電極２４２／共通電極２４３間に生じた電位差ΔＶは一時的に液晶組成物の配向を変化させるため、バックライトが点灯している状態において、光漏れの原因となる。
【００２１】
図４は、駆動回路２１０のうち、走査信号線Ｇｉに出力する一つの回路ブロックについて示す図である。ここで、Ｖｉはクロック信号を表し、ＶＧＰＬの電位はＬｏｗ電位に固定され、ＶＧＰＨはＨｉｇｈ電位に固定されている信号である。これらの信号はいずれも外部から入力される。
【００２２】
まず、駆動回路２１０の表示開始後の動作について簡単に説明する。走査信号線Ｇｉの４水平駆動期間前に出力される走査信号線Ｇｉ−４がＨｉｇｈ電位になると、この走査信号線Ｇｉ−４はトランジスタＴ７のゲートに入力されているため、トランジスタＴ７が導通し、ノードＮ２はＶＧＰＬに接続されＬｏｗ電位となる。また、走査信号線Ｇｉ−４は、ダイオード接続されたトランジスタＴ１にも入力されているため、これに接続されたノードＮ１はＨｉｇｈ電位となり、容量Ｃ１に電位差を生じさせると共に、トランジスタＴ５を導通させる。ノードＮ１はトランジスタＴ４のゲートにも接続されており、ノードＮ２はトランジスタＴ４によってもＶＧＰＬと接続され、Ｌｏｗ電位とされる。
【００２３】
次にクロック信号ＶｉがＨｉｇｈ電位になると、トランジスタＴ５が導通していることから容量Ｃ１の一方の電極の電位がＨｉｇｈ電位となり、いわゆるブートストラップにより他方の電極側であるトランジスタＴ５のゲート電位はより押し上げられる。これにより、走査信号線ＧｉのＨｉｇｈは確定される。クロック信号ＶｉがＬｏｗ電位となると、走査信号線ＧｉもＬｏｗ電位となるが、これを確定させるため、同じ時刻においてＨｉｇｈ電位になった走査信号線Ｇｉ＋４をトランジスタＴ９のゲートに入力して、トランジスタＴ９を導通させ、ノードＮ１をＶＧＰＬに接続し、ノードＮ１をＬｏｗ電位としている。一方、同じ時刻でＨｉｇｈ電位になるクロック信号Ｖｉ＋４をダイオード接続されたトランジスタＴ３に入力し、ノードＮ２をＨｉｇｈ電位としている。
【００２４】
ＶＧＬ＿ＡＣ１、ＶＧＬ＿ＡＣ１Ｂ、ＶＧＬ＿ＡＣ２及びＶＧＬ＿ＡＣ２Ｂの信号は、それぞれ２垂直同期期間で反転する交流信号である。ある周期において、ＶＧＬ＿ＡＣ１及びＶＧＬ＿ＡＣＢ２がＨｉｇｈ電位であり、ＶＧＬ＿ＡＣＢ１及びＶＧＬ＿ＡＣ２がＬｏｗ電位であるとすると、Ｈｉｇｈ電位になっているノードＮ２の信号は導通しているトランジスタＴＡ１を通り、トランジスタＴ２及びトランジスタＴ６のゲートに入力され、これらのトランジスタを導通させる。このトランジスタＴ２及びトランジスタＴ６は、Ｌｏｗ電位であるＶＧＬ＿ＡＣ２と、ノードＮ１及び走査信号線Ｇｉをそれぞれ接続する。このトランジスタＴ２及びトランジスタＴ６は、Ｌｏｗ電位であるＶＧＬ＿ＡＣ２と、ノードＮ１及び走査信号線Ｇｉをそれぞれ接続する。
【００２５】
また、他の周期で、ＶＧＬ＿ＡＣ１及びＶＧＬ＿ＡＣＢ２がＬｏｗ電位であり、ＶＧＬ＿ＡＣ１及びＶＧＬ＿ＡＣＢ２がＨｉｇｈ電位であると場合には、トランジスタＴ２Ａ及びトランジスタＴ６Ａが、トランジスタＴ２及びトランジスタＴ６と同様に動作し、ノードＮ１及び走査信号線ＧｉをＬｏｗ電位に固定する。
【００２６】
図５は、液晶表示装置１００の電源ＯＮから表示開始までの回路の主要信号の変化を示すタイミングチャートである。この図に示されるように、電源ＯＮ時には、すべての信号はＧＮＤ（接地）電位に固定されており、その後、電源ＯＮシーケンス及び表示ＯＮシーケンスが動作することにより表示開始時における各信号の電位が設定される。本実施形態においては、まず、電源ＯＮシーケンスが開始されると、駆動ＩＣ２６０は、共通電極２４３の共通電位Ｖｃｏｍをハイインピーダンス（フローティング）にすると共に、各クロック信号Ｖｉ、Ｖｉ＋２、Ｖｉ＋４及びＶｉ＋６、をＬｏｗ電位に固定する。引き続き、ＶＧＬ＿ＡＣ１及びＶＧＬ＿ＡＣＢ１を共にＨｉｇｈ電位、ＶＧＬ＿ＡＣ２及びＶＧＬ＿ＡＣＢ２、並びにＶＧＬをＬｏｗ電位に固定している。これは、図４の回路図において、トランジスタＴ６及びＴ６Ａを導通させ、走査信号線ＧｉをＬｏｗ電位に固定するためである。また、共通電位Ｖｃｏｍは、映像信号線２４５に黒データの映像信号が印加されるまでは、ハイインピーダンスを維持し、黒データの映像信号が印加された際に、所定の電位に設定される。その後、通常の画像表示が開始される。
【００２７】
本実施形態においては、共通電極２４３の共通電位Ｖｃｏｍがハイインピーダンスとされた後に、走査信号線ＧｉをＬｏｗ電位に固定している。これは、共通電極２４３の共通電位Ｖｃｏｍがハイインピーダンスとなることにより、共通電極２４３と走査信号線Ｇｉとの間の電位差が維持されるため、走査信号線Ｇｉのゲート電位ＶｇがＬｏｗ電位となった場合であっても、共通電位Ｖｃｏｍはゲート電位Ｖｇの変化に追従して変化することになり、これらの電極により形成される電界が変化しないことから、液晶組成物の配向に変化を与えないようにすることができる。従って、バックライトが点灯している場合であっても電源ＯＮから表示開始までの期間の光漏れを防止することができる。
【００２８】
図６は、従来例の電源ＯＮ時におけるゲート電位Ｖｇ、画素電位Ｖｐ及び共通電位Ｖｃｏｍの変化について概略的に示すグラフである。この従来例では画素電極２４２及び共通電極２４３がともにＧＮＤ（接地）電位等に接続されているものとしている。式（１）に示されるように、走査信号線Ｇｉの電位変化ΔＶｇは、画素電位Ｖｐの電位変化ΔＶｐを生じさせる。ここで、画素電極２４２及び共通電極２４３がともにＧＮＤ電位であるため、このΔＶｐは、そのまま共通電位Ｖｃｏｍとの電位差ΔＶとなる。次第に電位差ΔＶはリークにより小さくなるが、ピーク時の電位差ΔＶにより生じる電界は液晶組成物の配向を変化させ、光漏れの原因となる。
【００２９】
図７は、本実施形態の液晶表示装置１００に係る電源ＯＮ時におけるゲート電位Ｖｇ、画素電位Ｖｐ及び共通電位Ｖｃｏｍの変化について概略的に示すグラフである。このグラフに示されるように、共通電位Ｖｃｏｍがハイインピーダンスとなっていることから、走査信号線Ｇｉの変化ΔＶｇに伴う画素電位Ｖｐの変化ΔＶｐがあった場合であっても、共通電位Ｖｃｏｍは画素電位Ｖｐに追従するため、画素電位Ｖｐと共通電位Ｖｃｏｍとの電位差ΔＶはそれほど大きくならならないまま、リークにより次第に同じ電位に戻ることとなる。このため、液晶組成物の配向に影響を与える電界がほとんど発生しないため、電源ＯＮの際に生じる光漏れを抑制することができる。
【００３０】
図８は、本実施形態の変形例の液晶表示装置に係る電源ＯＮ時におけるゲート電位Ｖｇ、画素電位Ｖｐ及び共通電位Ｖｃｏｍの変化について概略的に示すグラフである。この変形例では、共通電位Ｖｃｏｍをハイインピーダンスとすると共に、更にゲート電位ＶｇのＬｏｗ電位への変化の開始から終了までの時間を所定時間Δｔ以上とすることにより、画素電位Ｖｐがゲート電位Ｖｇに追従することによる変化とリークによる回復とのバランスにより画素電位Ｖｐと共通電位Ｖｃｏｍとの電位差ΔＶが大きくならないようにしている。このようにした場合であっても、上述の実施形態と同様の効果を得ることができると共に、共通電位Ｖｃｏｍの画素電位Ｖｐに対する追従が不十分であったとしても電位差ΔＶを小さく保つことができるため、光漏れを抑制することができる。なお、図８のグラフでは、ゲート電位Ｖｇの変化は、段階的であることとしているが、所定時間Δｔ以上かけて連続的に変化させることとしてもよい。ここでΔｔは１ｍｓとすることができる。
【００３１】
なお、この変形例における走査信号線Ｇｉの電位Ｖｇの段階的な変化は、共通電位Ｖｃｏｍのハイインピーダンスを伴う場合としたが、図９に示されるように、共通電極２４３がＧＮＤ電位等他の電位に固定されている場合であっても、ゲート電位Ｖｇを段階的に変化させることにより、画素電位Ｖｐと共通電位Ｖｃｏｍとの電位差を小さく抑えつつ、ゲート電位ＶｇをＬｏｗ電位に変化させることができる。
【００３２】
なお、上述の実施形態においては、ｎ型のチャネルを有するトランジスタを想定して記載したが、ｐ型のチャネルを有するトランジスタとしてもよい。この場合には、トランジスタを導通させるアクティブ電位はＬｏｗ電位となる。
【符号の説明】
【００３３】
１００  液晶表示装置、１１０  上フレーム、１２０  下フレーム、２００  液晶パネル、２０２  表示領域、２１０  駆動回路、２１１  右側駆動回路、２１２  左側駆動回路、２２０  ＴＦＴ基板、２３０  カラーフィルタ基板、２４０  画素、２４１  画素トランジスタ、２４２  画素電極、２４３  共通電極、２４５  映像信号線、２６０  駆動ＩＣ。
【図１】
2015072310.tif 000004
【図２】
2015072310.tif 000005
【図３】
2015072310.tif 000006
【図４】
2015072310.tif 000007
【図５】
2015072310.tif 000008
【図６】
2015072310.tif 000009
【図７】
2015072310.tif 000010
【図８】
2015072310.tif 000011
【図９】
2015072310.tif 000012