(57)【要約】【課題】有機ＥＬパネルにおけるゲートドライバ単位のピッチでの輝度傾斜を抑制する。【解決手段】ゲートドライバ単位で全ての画素列に対して、有機ＥＬ素子を駆動させる駆動用トランジスタＤＳ−ＴＦＴの閾値と映像信号を画素容量に書き込み処理を、表示パネルの上側の画素列から順次実行させ、最下列の画素列の書き込みが全ての画素列に対して完了したタイミングで、上側の画素列から所定の時間間隔で順次発光させるようにする。本技術は、表示装置に適用することができる。【選択図】図８
2015152700.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが画素を構成し、駆動電流により発光する発光部と、
画素毎の映像信号を画素容量に書き込む書き込み用トランジスタと、
前記画素容量に書き込まれた映像信号に応じた電圧により、記発光部の駆動電流を制御する駆動用トランジスタと、
前記書き込み用トランジスタによる前記画素容量への映像信号の書き込みと、前記駆動用トランジスタに供給する駆動電圧を制御する複数のゲートドライバとを含み、
前記ゲートドライバは、前記書き込み用トランジスタにより全画素の前記画素容量に対して映像信号を書き込んだ後、前記駆動用トランジスタに対して駆動電圧を供給するように制御する
表示装置。
【請求項２】
前記ゲートドライバは、全画素の画素容量に対して映像信号を書き込んだ後、前記複数の画素の前記駆動用トランジスタに対して走査方向に対して順次駆動電圧を印加するように制御する
請求項１に記載の表示装置。
【請求項３】
前記ゲートドライバは、全画素の画素容量に対して映像信号を書き込んだ後、前記複数の画素の前記駆動用トランジスタに対して同時に駆動電圧を印加するように制御する
請求項１に記載の表示装置。
【請求項４】
前記ゲートドライバは、全画素の画素容量に対して閾値を書き込みが完了するまで、前記駆動電圧を中間電位に制御する
請求項１に記載の表示装置。
【請求項５】
それぞれが画素を構成し、駆動電流により発光する発光部と、
画素毎の映像信号を画素容量に書き込む書き込み用トランジスタと、
前記画素容量に書き込まれた映像信号に応じた電圧により、記発光部の駆動電流を制御する駆動用トランジスタと、
前記書き込み用トランジスタによる前記画素容量への映像信号の書き込みと、前記駆動用トランジスタに供給する駆動電圧を制御する複数のゲートドライバとを含む表示装置の表示方法において、
前記ゲートドライバは、前記書き込み用トランジスタにより全画素の前記画素容量に対して映像信号を書き込んだ後、前記駆動用トランジスタに対して駆動電圧を供給するように制御する
表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、表示装置および表示方法に関し、特に、配線設計の自由度を向上させるようにした表示装置および表示方法に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ（Electro Luminescence）素子を用いた表示装置（有機ＥＬ表示装置）が開発され、商品化が進められている（例えば、特許文献１参照）。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ表示装置では光源（バックライト）が必要ないことから、光源を必要とする液晶表示装置と比べ、画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特願２００９−２４４６６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、有機ＥＬ表示装置には、垂直方向に複数の画素単位からなる所定数の列単位で走査用の複数のゲートドライバが設けられており、それぞれのゲートドライバが、それぞれに割り当てられている所定数の列単位で画素の発光を制御している。
【０００５】
より具体的には、各画素を構成する有機ＥＬ素子毎に、有機ＥＬ素子の発光駆動を制御する駆動用トランジスタ、映像信号と閾値電位とを書き込む画素容量、および書き込み用トランジスタを備えている。
【０００６】
ゲートドライバは、書き込み配線の電位を制御することにより、書き込み用トランジスタを制御して、信号出力部より出力されてくる映像信号を画素容量に書き込ませる。そして、駆動電源配線の電位を制御することで、画素容量に応じた電流を有機ＥＬ素子に流すことにより、映像信号に応じた輝度で有機ＥＬを発光させる。
【０００７】
しかしながら、複数の画素からなる各列の画素に対して画素容量に映像信号を書き込ませながら、駆動電源配線の電位を制御して有機ＥＬ素子を発光させると、発光に際して有機ＥＬ素子に流れ込む電流に応じた電圧降下が生じる。このため、電源より下流側の列に進むに従って電圧降下が進む。特に、同一のゲートドライバで管理される複数の列単位で、高輝度の範囲と低輝度の範囲とが含まれると、低輝度の範囲における電圧降下による輝度傾斜が現れてしまうことがあり、これを考慮した配線設計をしようとすると、制約が多く配線設計の自由度を低下させてしまうことがあった。
【０００８】
本技術は、このような状況に鑑みてなされたものであり、特に、映像信号を書き込む際の電圧降下を抑制することで、輝度傾斜の発生を抑制し、輝度傾斜の発生に起因する有機ＥＬ表示装置の配線設計の制約を解消して、配線設計の自由度を向上させるものである。
【課題を解決するための手段】
【０００９】
本技術の一側面の表示装置は、それぞれが画素を構成し、駆動電流により発光する発光部と、画素毎の映像信号を画素容量に書き込む書き込み用トランジスタと、前記画素容量に書き込まれた映像信号に応じた電圧により、記発光部の駆動電流を制御する駆動用トランジスタと、前記書き込み用トランジスタによる前記画素容量への映像信号の書き込みと、前記駆動用トランジスタに供給する駆動電圧を制御する複数のゲートドライバとを含み、前記ゲートドライバは、前記書き込み用トランジスタにより全画素の前記画素容量に対して映像信号を書き込んだ後、前記駆動用トランジスタに対して駆動電圧を供給するように制御する。
【００１０】
前記ゲートドライバには、全画素の画素容量に対して閾値を書き込んだ後、前記複数の画素の前記駆動用トランジスタに対して走査方向に対して順次駆動電圧を印加するように制御させるようにすることができる。
【００１１】
前記ゲートドライバは、全画素の画素容量に対して閾値を書き込んだ後、前記複数の画素の前記駆動用トランジスタに対して同時に駆動電圧を印加するように制御させるようにすることができる。
【００１２】
前記ゲートドライバには、全画素の画素容量に対して閾値を書き込みが完了するまで、前記駆動電圧を中間電位に制御させるようにすることができる。
【００１３】
本技術の一側面の表示方法は、それぞれが画素を構成し、駆動電流により発光する発光部と、画素毎の映像信号を画素容量に書き込む書き込み用トランジスタと、前記画素容量に書き込まれた映像信号に応じた電圧により、記発光部の駆動電流を制御する駆動用トランジスタと、前記書き込み用トランジスタによる前記画素容量への映像信号の書き込みと、前記駆動用トランジスタに供給する駆動電圧を制御する複数のゲートドライバとを含む表示装置の表示方法であって、前記ゲートドライバは、前記書き込み用トランジスタにより全画素の前記画素容量に対して映像信号を書き込んだ後、前記駆動用トランジスタに対して駆動電圧を供給するように制御する。
【００１４】
本技術の一側面においては、発光部のそれぞれにより画素が構成され、駆動電流により発光され、書き込み用トランジスタにより、画素毎の映像信号が画素容量に書き込まれ、駆動用トランジスタにより、前記画素容量に書き込まれた映像信号に応じた電圧により、記発光部の駆動電流が制御され、複数のゲートドライバにより、前記書き込み用トランジスタによる前記画素容量への映像信号の書き込みと、前記駆動用トランジスタに供給する駆動電圧が制御され、前記ゲートドライバの制御により、前記書き込み用トランジスタにより全画素の前記画素容量に対して映像信号を書き込んだ後、前記駆動用トランジスタに対して駆動電圧が供給されるように制御される。
【発明の効果】
【００１５】
本技術の一側面によれば、ゲートドライバの配線設計における自由度を向上させることが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本技術を適用した表示装置の一実施の形態の構成を説明する図である。
【図２】図１の表示装置の表示パネルにおける画素単位の回路構成を説明する図である。
【図３】図１の表示装置の一般的な制御方法を説明するタイミングチャートである。
【図４】一般的な制御方法により生じる輝度傾斜を説明する図である。
【図５】輝度傾斜を生じさせる電圧降下を説明する図である。
【図６】電圧降下を生じさせる内部抵抗および寄生容量を説明する図である。
【図７】１のゲートドライバにより管理される画素列のうち、最上列の画素列の各画素の画素容量に映像信号が書き込まれた直後の状態と、最下列の画素列の各画素の画素容量に映像信号が書き込まれた直後の状態を説明する図である。
【図８】本技術を適用した表示装置の制御方法の概念を説明する図である。
【図９】本技術を適用した表示装置の制御方法の具体例を説明する図である。
【図１０】図９の制御方法における電圧降下を説明する図である。
【図１１】本技術の制御方法により輝度傾斜が抑制される様子を説明する図である。
【図１２】本技術が適用される電子機器の具体例としてテレビジョンセットに適用される例を説明する図である。
【図１３】本技術が適用される電子機器の具体例としてスマートフォンに適用される例を説明する図である。
【発明を実施するための最良の形態】
【００１７】
＜表示装置の構成例＞
図１は、本技術を適用した有機ＥＬ（Electro Luminescence）素子を用いた表示装置の一実施の形態の構成例を示すブロック図である。
【００１８】
図１の表示装置は、書き込み駆動走査部１１、信号出力部１２、および表示パネル１３より構成される。
【００１９】
書き込み駆動走査部１１は、ゲートドライバＩＣ（Integrated Circuit）２１−１乃至２１−ｎを備えており、表示パネル１３上の各画素Ｐ１１乃至Ｐｍｎへと信号出力部１２からの映像信号を書き込むと共に、発光を制御する。
【００２０】
尚、以降において、画素Ｐ１１乃至Ｐｍｎ、およびゲートドライバＩＣ２１−１乃至２１−ｎについて、特に区別する必要がない場合、単に画素Ｐｍｎ、および、ゲートドライバＩＣ２１と称するものとし、その他の構成についても同様に称するものとする。また、ここでは、画素Ｐｍｎについては、ｍが行方向の位置を、ｎが列方向の位置を示す値であるものとする。
【００２１】
ゲートドライバＩＣ２１は、各画素Ｐｍｎに対して、書き込み用配線ＷＳ［ｎ］を介して、それぞれ所定数の画素列の各画素への映像信号の書き込みを制御すると共に、駆動用配線ＤＳ［ｎ］を介して、各画素の有機ＥＬ素子ＥＬの発光を制御する。また、ゲートドライバＩＣ２１は、それぞれが制御する複数の列の画素のうち、図中の上の列から下の列に向かって、または、下の列から上の列に向かって（走査方向に向かって）順次列単位で画素列の書き込み、駆動、および走査を制御する。
【００２２】
＜画素の構成例＞
次に、図２を参照して、各画素の詳細な構成について説明する。
【００２３】
各画素Ｐｍｎは、書き込み用トランジスタＷＳ−ＴＦＴ、駆動用トランジスタＤＳ−ＴＦＴ、画素容量Ｃｓ、および有機ＥＬ素子ＥＬを備えている。書き込み用トランジスタＷＳ−ＴＦＴ、および駆動用トランジスタＤＳ−ＴＦＴは、いずれもThin Film Transistorより構成されている。尚、図中の容量ＣＥＬは、回路を構成することで発生する有機ＥＬ素子ＥＬの寄生容量であり、回路としての実態が存在するものではない。
【００２４】
書き込み用トランジスタＷＳ−ＴＦＴは、ゲートが書き込み配線ＷＳ［ｎ］に接続されており、ドレインに信号出力部１２より供給される映像信号を示す電圧の入力を受け付ける。また、書き込み用トランジスタＷＳ−ＴＦＴのソースは、画素容量Ｃｓの一方の端部、および駆動用トランジスタＤＳのゲートに接続されている。
【００２５】
駆動用トランジスタＤＳ−ＴＦＴは、ドレインが駆動用配線ＤＳに接続されており、ドレインが画素容量Ｃｓの他方の端部、および有機ＥＬ素子ＥＬのアノードに接続されている。有機ＥＬ素子ＥＬのカソードは、所定の電位Ｖｃａｔｈ（＝接地電位）に接続されている。
【００２６】
すなわち、ゲートドライバＩＣ２１は、書き込み配線ＷＳ［ｎ］を介した書き込み用信号により、書き込み用トランジスタＷＳ−ＴＦＴのオンまたはオフを制御し、信号出力部１２より出力される映像信号を画素容量Ｃｓに書き込ませる。また、駆動用トランジスタＤＳ−ＴＦＴは、この画素容量Ｃｓに書き込まれた映像信号により駆動し、ゲートドライバＩＣ２１より駆動用配線ＤＳ［ｎ］を介してドレインに供給される電位と、ゲート−ソース間電圧Ｖｇｓで定まる電流を有機ＥＬ素子ＥＬに流す。有機ＥＬ素子ＥＬは、このとき流れ込む電流により発光する。
【００２７】
＜一般的な制御方法＞
次に、図３を参照して、表示装置の一般的は制御方法について説明する。尚、図３の最上段は、駆動用配線ＤＳ［ｎ］の駆動用信号の出力波形を示している。ここで、ＤＳ＿Ｈは駆動用信号の高位電圧を、ＤＳ＿Ｌは駆動用信号の低位電圧をそれぞれ示している。また、図３の中段は、書き込み用配線ＷＳ［ｎ］より出力される書き込み信号の出力波形を示したものであり、下段は、信号出力部１２からの映像信号の出力波形を示している。
【００２８】
すなわち、表示装置は、これまで一般的なゲートドライバにより、以下のように制御されていた。まず、時刻ｔ０乃至ｔ１において、１フレーム分の処理が開始されるとき、初期化処理が実行され、このとき、駆動用信号が低位ＤＳ＿Ｌとされ、順次書き込み用信号、および映像信号が所定の周波数で出力される。尚、ここで、１フレームは、例えば、６０Ｈｚの場合、１／６０ｓｅｃとなる。
【００２９】
時刻ｔ１において、駆動用信号が高位ＤＳ＿Ｈとされ、時刻ｔ１乃至ｔ２において、いわゆる閾値Ｖｔｈキャンセル期間となり、閾値Ｖｔｈキャンセル処理が実行される。ここでは、駆動用トランジスタＤＳ−ＴＦＴのゲート−ソース間電位が調整される処理がなされ、画素容量Ｃｓに閾値電圧に相当する電圧が書き込まれる。尚、詳細については、例えば、特許文献１を参照されたい。
【００３０】
そして、閾値Ｖｔｈキャンセル期間が終了するタイミングである時刻ｔ２乃至ｔ３において、画素容量Ｃｓに映像信号が閾値に足し込まれる形で書き込みが完了すると、時刻ｔ３乃至ｔ４において、駆動用トランジスタＤＳ−ＴＦＴがオンとされて、有機ＥＬ素子ＥＬに、画素容量Ｃｓに書き込まれた映像信号に応じた電流が流れ、電流値に応じた輝度で発光する。
【００３１】
＜輝度傾斜の発生＞
ところで、上述した一般的な制御においては、映像信号に応じた信号電圧が画素容量Ｃｓに書き込まれた直後に、駆動用信号の電圧が高位ＤＳ＿Ｈ（ＯＮ状態）のままであるので、すぐに発光が開始される。
【００３２】
しかしながら、発光する列数（ライン数）が増加していくと、駆動用配線ＤＳ［ｎ］の基板上、または、個々のゲートドライバＩＣ２１内の配線抵抗や寄生容量によって、電流依存の電圧降下が発生する。結果として、表示パネル１３内において、ゲートドライバＩＣ２１のピッチで周期的な輝度傾斜が発生することがある。
【００３３】
例えば、図４で示されるように、ゲートドライバＩＣ２１の画面の上から下へ書き込み信号が走査され、画素列の一部に高輝度のエリアＨＡと低輝度のエリアＬＡがある場合、各ゲートドライバＩＣ２１の駆動用配線ＤＳの出力電圧は、電流が増大すると配線抵抗の影響を受けて降下する。
【００３４】
このように書き込みおよび発光を、表示パネル１３の上から下方向に列単位で順次繰り返すと、図５で示されるように、ゲートドライバＩＣ２１−１の波形Ｌ１は、時刻ｔ１１乃至ｔ１２で示される書き込み期間においては、駆動用信号の電圧は通常電圧に保たれる。しかしながら、時刻ｔ１２乃至ｔ１３において、波形Ｌ２で示されるように、ゲートドライバＩＣ２１−１の発光に伴って、ゲートドライバＩＣ２１−２の書き込み期間中に駆動用信号の電圧が徐々に降下する。同様に、ゲートドライバＩＣ２１−３の波形Ｌ３で示されるように、時刻ｔ１３乃至ｔ１４において、ゲートドライバＩＣ２１−２の発光に伴って、ゲートドライバＩＣ２１−３の書き込み期間中に電圧が徐々に降下する。
【００３５】
すなわち、各ゲートドライバＩＣ２１内の駆動用信号に伴う駆動信号の電流量Ｉｄｓは、発光に伴って増大し、これに起因して書き込み中に電圧降下が発生する。そのため、ゲートドライバＩＣ２１内で制御する書き込みはじめの列（上部の列）と、最終列（下部の列）とでは、書き込み時の駆動用信号ＤＳの電圧が異なる。
【００３６】
つまり、最初のゲートドライバＩＣ２１内の書き込みが全て終了すると、駆動用信号ＤＳの電圧は全て同一になり、このタイミングでは、１ゲートドライバＩＣ２１の上部の画素の書き込み電圧と、下部の画素に書き込む電圧が同じである。しかしながら、その後、２番目のゲートドライバＩＣ２１により書き込みが開始されると、直前のゲートドライバＩＣ２１により書き込まれた範囲の画素の発光に伴って増大する電流量Ｉｄｓの影響により、駆動用信号ＤＳの電圧降下量が異なる事になる為、駆動用トランジスタＤＳ−ＴＦＴの寄生容量ＣＤＳ（図６）によって、書き込み後の電圧の変動量も異なってしまう。その結果、同一のゲートドライバＩＣ２１により制御される列の上部から下部に沿ってグラデーションのような輝度低下（輝度傾斜）が発生される。
【００３７】
特に、図４で示されるように、高輝度の表示エリアＨＡおよび低輝度の表示エリアＬＡが同一列内に存在すると、高輝度の表示エリアＨＡにおいては、輝度変化が視認され難いが、低輝度の表示エリアＬＡでは書き込み電圧の小さな変動でも視認されやすい。
【００３８】
従って、高輝度の表示エリアＨＡと同一列内（横方向）に低輝度の表示エリアＬＡが存在すると、図４で示されるように、低輝度の表示エリアＬＡに、ゲートドライバＩＣ２１で管理される列単位で輝度傾斜が生じてしまう。
【００３９】
＜内部抵抗＞
ここで、ゲートドライバＩＣ２１における内部の配線抵抗および寄生容量は、例えば、図６の抵抗Ｒ１乃至Ｒ３，Ｒ１１−１，Ｒ１１−２、Ｒ１２−１，Ｒ１２−２、および寄生容量ＣＤＳで示されるようなものである。尚、図６の抵抗Ｒ１乃至Ｒ３，Ｒ１１−１，Ｒ１１−２、Ｒ１２−１，Ｒ１２−２、および寄生容量ＣＤＳは、配線抵抗および配線に寄生する容量であるので、実態としての回路は存在しない。
【００４０】
すなわち、抵抗Ｒ１は、駆動用電源配線ＤＳ（高位電圧ＤＳ＿Ｈを供給）とゲート基板プリント基板などよりなる抵抗である。抵抗Ｒ２−１，Ｒ２−２は、ＡＣＦ（Anisotropic Conductive Film）圧着抵抗およびゲートドライバＩＣ２１の前段の配線の抵抗である。抵抗Ｒ１１−１，Ｒ１１−２、およびＲ１２−１，Ｒ１２−２は、いずれも各画素単位の高位電圧ＤＳ＿Ｈおよび低位電圧ＤＳ＿Ｌの分岐位置前後の配線抵抗である。また、抵抗Ｒ３は、ゲートドライバＩＣ２１と画素間の配線抵抗である。寄生容量ＣＤＳは駆動用トランジスタＤＳ−ＴＦＴのソース−ゲート間の寄生容量である。
【００４１】
これらの配線抵抗および寄生容量により、例えば、図７で示されるような電圧降下が発生する。尚、図７の左上部においては、ゲートドライバＩＣ２１で管理される最上列における各画素の書き込み直後の状態が示されており、図７左下部は、ゲートドライバＩＣ２１で管理される最下列の各画素の書き込み直後における、最上列の各画素の状態が示されている。また、図７右下部は、ゲートドライバＩＣ２１で管理される最下列の各画素の書き込み直後における、最下列の各画素の状態が示されている。ここで、最下列の各画素については、最上列の各画素の書き込み直後においては、何ら信号が供給されていない状態であるので、表示されていない。
【００４２】
さらに、ゲートドライバＩＣ２１により制御される画素列のうち、上側の画素列における各画素は、画素容量Ｃｓに書き込みがなされた直後の、駆動用配線ＤＳの電位を電位Ｖｄｓであるものとし、駆動用配線ＤＳの電流量を電流量Ｉｄｓであるものとする。また、このときの有機ＥＬ素子ＥＬのアノード電位を電位Ｖａであるものとする。また、映像信号は、Ｖｓｉｇとも表記するものとする。
【００４３】
従って、この場合、駆動用トランジスタＤＳ−ＴＦＴのゲート−ソース間電圧が電圧Ｖｓであるとすると、画素容量Ｃｓの書き込み電位となる駆動用トランジスタＤＳ−ＴＦＴのゲート電位は、電位（Ｖｓ＋Ｖａ）となる。
【００４４】
この状態から、１のゲートドライバＩＣ２１の管理する画素列のうち、最上列の画素列について画素容量Ｃｓへの書き込みが終了した直後から、徐々に下の列の画素列の書き込み操作がなされることにより、図７の左下部で示されるように、電流量Ｉｄｓの増加に伴って駆動用配線ＤＳの電位は、電位Ｖｄｓから電位ΔＶｄｓだけ降下することにより、電位（Ｖｄｓ−ΔＶｄｓ）に変化する。
【００４５】
このとき、駆動用トランジスタＤＳ−ＴＦＴの寄生容量Ｃｇｄ＿ｄｓにより電圧降下（ΔＶａ’＋ΔＶｄｓ’）が生じて駆動用トランジスタＤＳ−ＴＦＴのソース−ドレインを流れる電流Ｉｄｓが低下する。
【００４６】
ここで、ΔＶｄｓ’は、ΔＶｄｓ’＝ΔＶｄｓ×Ｃｇｄ＿ｄｓ／Ｃａｌｌである。ここで、Ｃａｌｌは、書き込み用トランジスタＷＳ−ＴＦＴのゲート−ソース間の寄生容量Ｃｇｓ＿ｗｓ、画素容量Ｃｓ、駆動用トランジスタＤＳ−ＴＦＴのゲート−ドレイン間の寄生容量Ｃｇｄ＿ｄｓ、駆動用トランジスタＤＳ−ＴＦＴのゲート−ソース間の寄生容量Ｃｇｄ＿ｄｓのそれぞれの総和を示している。また、ΔＶａ’は、ΔＶａ’＝ΔＶａ×Ｃｇｄ＿ｄｓ／Ｃａｌｌである。
【００４７】
一方、ゲートドライバＩＣ２１により制御される画素列のうち、下側の画素列における書き込み信号は、上側の画素列における書き込みが終了した時点では発生していないため、比較すべき動作状態はない。そして、表示パネル１３の上側の画素列が順次発光されてくるとき、図７の右下部で示されるように、図７の左上部同様に、書き込み信号が書き込まれる。
【００４８】
従って、このように上側の画素列から順次下側の画素列に書き込み信号が記録されることにより、下側の画素列の処理に進むほど、電圧降下が進んでいく。しかしながら、電圧降下は、上側の画素列であるほど大きく、下側の画素列に進むに従って小さくなる。結果として、図４の低輝度の表示エリアＬＡで示されるように、１のゲートドライバＩＣ２１が制御する画素列の単位で周期的に輝度傾斜が発生することになる。
【００４９】
＜本技術における制御方法の概念＞
以上のように、上側の画素列から順次、書き込みおよび発光が繰り返されることにより発生する電圧降下を抑制する必要がある。このため、図８で示されるように、ゲートドライバＩＣ２１単位で全画素について映像信号の書き込みが完了するまで待機状態とし、全画素について書き込みが完了した後、発光させるようにする。
【００５０】
尚、図８においては、画面上部より、１のゲートドライバＩＣ２１単位に画素列単位で順次書き込み処理を実行し、全画素について書き込みが終了した後、順次、上側の画素列から発光されている。
【００５１】
より詳細には、図８の最上段においては、ゲートドライバＩＣ２１−１の先頭画素列について、時刻ｔ０乃至ｔ２１において、書き込み処理が実行され、時刻ｔ２１乃至ｔ２２において非発光期間、すなわち、待機状態であることが示されている。この時刻ｔ２１乃至ｔ２２において、図示されていないが上側の画素列から順次書き込み処理が実行されて、時刻ｔ３１乃至ｔ２２において、最下列の画素列の書き込み処理が実行される。
【００５２】
そして、時刻ｔ２２乃至ｔ２３において、最上段の画素列が発光期間とされ、順次、上側の画素列から発光処理が繰り返されて、時刻ｔ３２乃至ｔ２４において、最下列の画素列の各画素列の発行処理が実行される。以降、ゲートドライバＩＣ２１単位で同様の処理が繰り返される。
【００５３】
また、図８で示されるように、ゲートドライバＩＣ２１−２においては、時刻ｔ４１乃至ｔ３２において、上側の最上列の画素列の書き込み処理が実行された後、図示しないが、順次上側の画素列から書き込み処理が実行され、時刻ｔ５１乃至ｔ４２において最下列の画素列の書き込み処理が終了すると、時刻ｔ４２乃至ｔ３３で示されるように、順次上側の画素列より発光処理が実行される。
【００５４】
このように、ゲートドライバＩＣ２１単位でも上側から順次書き込み処理および発光処理が実行されるようにすることで、電流が一気に流れず、分散されるのでより電流の集中による電圧降下による輝度傾斜の発生を抑制させることが可能となる。しかしながら、同一のゲートドライバＩＣ２１内における配線抵抗や寄生容量に起因するものであるので、全てのゲートドライバＩＣ２１を同時に駆動させるようにしても、これまでの一般的な制御方法よりも輝度傾斜の発生を抑制することは可能である。
【００５５】
尚、この全画素が発光されるまでの間隔は、１フレーム分の期間であり、例えば、６０Ｈｚである場合、16.6msec間隔とされる。
【００５６】
＜本技術の具体的な制御方法＞
次に、図９のタイミングチャートを参照して、本技術による具体的な制御方法について説明する。尚、図９においては、最上段に映像信号ＤＡＴが示されており、その下に、上段から順にゲートドライバＩＣ２１−１，２１−２・・・のそれぞれの上側から順に列ごとの駆動配線の駆動用信号ＤＳ［ｘ］および書き込み配線の書き込み用信号ＷＳ［ｘ］（ｘ＝１，２・・・ｎ）の出力波形が示されている。
【００５７】
すなわち、時刻ｔ０において、表示パネル１３の最上列付近の複数の画素列を制御するゲートドライバＩＣ２１−１における最上列の画素列に対して、１フレーム目の処理が開始される。
【００５８】
時刻ｔ１１１において、書き込み用配線ＷＳ［１］より書き込み用信号が閾値Ｖｔｈキャンセル準備のため出力される。
【００５９】
時刻ｔ１０１において、駆動用配線ＤＳ［１］の駆動用信号が低位ＤＳ＿Ｌから高位ＤＳ＿Ｈに制御され、閾値Ｖｔｈキャンセル期間となり、駆動用トランジスタＤＳ−ＴＦＴの閾値キャンセル処理が開始され、画素容量Ｃｓに閾値を書き込む。
【００６０】
時刻ｔ１１２乃至ｔ１０２において、書き込み用トランジスタＷＳ−ＴＦＴが画素容量Ｃｓへの映像信号の書き込み処理を実行すると共に、このタイミングにおいて、駆動用配線ＤＳ［１］の駆動用信号が中間電位Ｍ（ＤＳ＿Ｌ＜Ｍ＜Ｓ＿Ｈ）に設定される。この処理により、時刻ｔ１０２において、閾値Ｖｔｈキャンセル処理が終了し、非発光期間となる。
【００６１】
一方、上側から２列目の画素列については、時刻ｔ１１１より所定の時間が経過した時刻ｔ１３１において、表示パネル１３のゲートドライバＩＣ２１−１における２列目の画素列に対して、書き込み用配線ＷＳ［２］より書き込み用信号が閾値Ｖｔｈキャンセル準備のため出力される。
【００６２】
時刻ｔ１０１より所定の時間が経過した時刻ｔ１２１において、駆動用配線ＤＳ［２］の駆動用信号が低位ＤＳ＿Ｌから高位ＤＳ＿Ｈに制御され、閾値Ｖｔｈキャンセル期間となり、駆動用トランジスタＤＳ−ＴＦＴの閾値キャンセル処理が開始される。
【００６３】
時刻ｔ１３２乃至ｔ１２２において、書き込み用トランジスタＷＳ−ＴＦＴが画素容量Ｃｓへの映像信号の書き込み処理を実行すると共に、このタイミングにおいて、駆動用配線ＤＳ［２］の駆動用信号が中間電位Ｍ（ＤＳ＿Ｌ＜Ｍ＜Ｓ＿Ｈ）に設定される。この処理により、時刻ｔ１２２において、閾値Ｖｔｈキャンセル処理が終了し、非発光期間となる。
【００６４】
以下同様に、所定の時間間隔で、上側から１列ずつ順次画素列ごとに、閾値Ｖｔｈキャンセル期間、書き込み処理、および非発光期間が繰り返されていく。
【００６５】
そして、図示せぬ最下列の直前の列である（ｎ−１）列目の書き込み用配線ＷＳ［ｎ−１］より書き込み用信号が出力されたタイミングから所定の時間間隔が経過した時刻ｔ１５１において、表示パネル１３のゲートドライバＩＣ２１−１における最下列であるｎ列目の画素列に対して、書き込み用配線ＷＳ［ｎ］より書き込み用信号が閾値Ｖｔｈキャンセル準備のため出力される。
【００６６】
図示せぬ（ｎ−１）列目の駆動用トランジスタＤＳ−ＴＦＴの閾値キャンセル処理が開始されたタイミングから所定の時間経過した時刻ｔ１４１において、駆動用配線ＤＳ［ｎ］の駆動用信号が低位ＤＳ＿Ｌから高位ＤＳ＿Ｈに制御され、閾値Ｖｔｈキャンセル期間となり、駆動用トランジスタＤＳ−ＴＦＴの閾値キャンセル処理が開始される。
【００６７】
時刻ｔ１５２乃至ｔ１４２において、書き込み用トランジスタＷＳ−ＴＦＴが画素容量Ｃｓへの映像信号の書き込み処理を実行すると共に、このタイミングにおいて、駆動用配線ＤＳ［ｎ］の駆動用信号が中間電位Ｍ（ＤＳ＿Ｌ＜Ｍ＜Ｓ＿Ｈ）に設定される。この処理により、時刻ｔ１４２において、閾値Ｖｔｈキャンセル処理が終了し、非発光期間となる。
【００６８】
すなわち、以上の処理により、所定の時間間隔で、上側から順次１列ずつ画素列の閾値Ｖｔｈキャンセル処理が実行され、画素容量Ｃｓへの書き込みが実行され、全ての画素列について、閾値Ｖｔｈキャンセル処理と画素容量Ｃｓへの書き込みが完了する。
【００６９】
さらに、この全ての画素列の閾値Ｖｔｈキャンセル処理が実行され、さらに、画素容量Ｃｓへの書き込みが完了する時刻ｔ１０３（＝ｔ１４２）において、最上列の画素列について、駆動用配線ＤＳ［１］の駆動用信号が中間電位Ｍから高位ＤＳ＿Ｈに制御される。この処理により、最上列の各画素の有機ＥＬ素子ＥＬに電流が流れ込み、発光が開始される。
【００７０】
そして、時刻ｔ１０３より所定の時間が経過する時刻ｔ１０４において、最上列の画素列について、駆動用配線ＤＳ［１］の駆動用信号が高位ＤＳ＿Ｈから低位ＤＳ＿Ｌに制御される。この処理により、最上列の各画素の有機ＥＬ素子ＥＬへの電流の流れ込みが停止されて、非発光状態にされる。
【００７１】
また、時刻ｔ１０３より所定の時間が経過した時刻ｔ１２３において、上から２列目の画素列について、駆動用配線ＤＳ［２］の駆動用信号が中間電位Ｍから高位ＤＳ＿Ｈに制御される。この処理により、上から２列目の各画素における有機ＥＬ素子ＥＬに電流が流れ込み、発光が開始される。
【００７２】
そして、時刻ｔ１２３より所定の時間が経過する時刻ｔ１２４において、上から２列目の画素列について、駆動用配線ＤＳ［２］の駆動用信号が高位ＤＳ＿Ｈから低位ＤＳ＿Ｌに制御される。この処理により、上から２列目の各画素の有機ＥＬ素子ＥＬへの電流の流れ込みが停止されて、非発光状態にされる。
【００７３】
以下、同様に所定の間隔で、上側から１列ずつ下方向に進みながら各画素列が、順次駆動用信号が中間電位Ｍから高位ＤＳ＿Ｈに制御される。そして、最下列から１列前の（ｎ−１）列目の駆動用配線ＤＳ［ｎ−１］の駆動用信号が中間電位Ｍから高位ＤＳ＿Ｈに制御された時刻から所定の時間が経過した時刻ｔ１４３において、最下列のｎ列目の画素列について、駆動用配線ＤＳ［ｎ］の駆動用信号が中間電位Ｍから高位ＤＳ＿Ｈに制御される。この処理により、有機ＥＬ素子ＥＬに電流が流れ込み、発光が開始される。
【００７４】
そして、時刻ｔ１４３より所定の時間が経過する時刻ｔ１４４において、最下列のｎ列目の画素列について、駆動用配線ＤＳ［ｎ］の駆動用信号が高位ＤＳ＿Ｈから低位ＤＳ＿Ｌに制御される。この処理により、最下列の各画素の有機ＥＬ素子ＥＬへの電流の流れ込みが停止されて、非発光状態にされる。
【００７５】
次に、ゲートドライバＩＣ２１−１の下に存在するゲートドライバＩＣ２１−２の最上列である（ｎ＋１）の画素列については、ゲートドライバＩＣ２１−１の最下列であるｎ列目の画素列における時刻ｔ１５１より所定時間経過した時刻ｔ１７１において、書き込み用配線ＷＳ［ｎ＋１］より書き込み用信号が閾値Ｖｔｈキャンセル準備のため出力される。
【００７６】
時刻ｔ１５１より所定の時間経過した時刻ｔ１６１において、駆動用配線ＤＳ［ｎ＋１］の駆動用信号が低位ＤＳ＿Ｌから高位ＤＳ＿Ｈに制御され、閾値Ｖｔｈキャンセル期間となり、駆動用トランジスタＤＳ−ＴＦＴの閾値キャンセル処理が開始される。
【００７７】
時刻ｔ１７２乃至ｔ１６２において、書き込み用トランジスタＷＳ−ＴＦＴが画素容量Ｃｓへの映像信号の書き込み処理を実行すると共に、このタイミングにおいて、駆動用配線ＤＳ［ｎ＋１］の駆動用信号が中間電位Ｍ（ＤＳ＿Ｌ＜Ｍ＜Ｓ＿Ｈ）に設定される。この処理により、時刻ｔ１６２において、閾値Ｖｔｈキャンセル処理が終了し、非発光期間となる。
【００７８】
以下、ゲートドライバＩＣ２１−２により制御される各画素列についても、同様に所定の時間間隔で各画素列について、上側から順次閾値Ｖｔｈキャンセル処理および書き込み処理が実行されて、画素列について処理が完了した時刻ｔ１６３において、駆動用配線ＤＳ［ｎ＋１］の駆動用信号が中間電位Ｍから高位ＤＳ＿Ｈに制御される。この処理により、有機ＥＬ素子ＥＬに電流が流れ込み、発光が開始される。
【００７９】
そして、時刻ｔ１６３より所定の時間が経過する時刻ｔ１６４において、ゲートドライバＩＣ２１−２の最上列である（ｎ＋１）列目の画素列について、駆動用配線ＤＳ［ｎ＋１］の駆動用信号が高位ＤＳ＿Ｈから低位ＤＳ＿Ｌに制御され、各画素の有機ＥＬ素子ＥＬへの電流の流れ込みが停止されて、非発光状態にされる。以降、順次、各画素列が所定の時間間隔で発光状態とされる。
【００８０】
すなわち、同一のゲートドライバＩＣ２１により制御される各画素列については、上側から１列ずつ順次閾値Ｖｔｈキャンセル処理と書き込み処理が繰り返され、全ての画素列について処理が完了したタイミングから、上側より順次１列の画素列ずつ所定の時間間隔で発光される。
【００８１】
これらのことから、本技術の制御方法を適用することで、同一のゲートドライバＩＣ２１内の全ての画素の有機ＥＬ素子ＥＬが非発光状態のまま、閾値Ｖｔｈキャンセル処理および書き込み処理が実行される。そして、全ての画素について、閾値Ｖｔｈキャンセル処理および書き込み処理が完了した後に、上から順次、１列ずつ画素列が発光されることになる。
【００８２】
このため、同一のゲートドライバＩＣ２１内の全ての画素の閾値Ｖｔｈキャンセル処理および書き込み処理が実行される間は、図１０で示されるように、電圧降下が発生しない状態となるため、画素列が進むにつれて輝度が変化するといったことがなくなる。
【００８３】
尚、図１０の波形Ｌ１１乃至Ｌ１３においては、それぞれゲートドライバＩＣ２１−１乃至２１−３の駆動用配線ＤＳの高位電圧ＤＳＨの時間方向の変化を示している。ここで、波形Ｌ１１で示されるように、時刻ｔ１８１乃至ｔ１８２においては、波形Ｌ１１で示されるように、ゲートドライバＩＣ２１−１に係る各画素列の書き込み処理が実行されていることが示されている。また、波形Ｌ１１，Ｌ１２で示されるように、時刻ｔ１８２乃至ｔ１８３においては、ゲートドライバＩＣ２１−１に係る各画素列の発光処理、およびゲートドライバＩＣ２１−２に係る各画素列の書き込み処理が実行されていることが示されている。さらに、波形Ｌ１２，Ｌ１３で示されるように、時刻ｔ１８３乃至ｔ１８４においては、ゲートドライバＩＣ２１−２に係る各画素列の発光処理、およびゲートドライバＩＣ２１−３に係る各画素列の書き込み処理が実行されていることが示されている。また、波形Ｌ１３で示されるように、時刻ｔ１８４以降においては、ゲートドライバＩＣ２１−３に係る各画素列の発光処理が実行されていることが示されている。
【００８４】
いずれにおいても、ゲートドライバＩＣ２１単位で書き込み処理が実行されている間は、駆動用配線ＤＳの高位電圧ＤＳＨの電圧降下が発生していないことが示されている。尚、図１０においては、書き込み処理、および発光処理については、それぞれ「書き込み」、および「発光開始」と表記され、それぞれゲートドライバＩＣ２１−１乃至２１−３に対応する番号が丸印内に表記されている。
【００８５】
結果として、図１１で示されるように、表示パネル１３の同一画素列内に、高輝度の表示エリアＨＡと低輝度の表示エリアＬＡが含まれるような表示がなされても、低輝度の表示エリアＬＡでの、ゲートドライバＩＣ２１で管理される画素列の単位での輝度傾斜の発生を抑制することが可能となる。
【００８６】
尚、ゲートドライバＩＣ２１の全画素について書き込みが完了した後、全画素列を同時に発光させるようにしてもよい。しかしながら、発光の際にも、上から順次１列ずつ、所定の時間間隔毎に発光タイミングをずらすようにしたことにより、同時発光における大電流が流れるのを防ぐことが期待でき、より高い精度で輝度傾斜の発生を抑制する効果を期待することができる。
【００８７】
さらに、上述したように、ゲートドライバＩＣ２１単位で、全画素列について、書き込みが完了した後に順次、画素列単位で発光させるようにした上で、同一ではないゲートドライバＩＣ２１により制御される画素列についても所定の時間間隔で閾値Ｖｔｈキャンセル処理および書き込み処理を実行する例について説明してきたが、ゲートドライバＩＣ２１単位で閾値Ｖｔｈキャンセル処理および書き込み処理をする間、発光させないようにすればよく、例えば、全てのゲートドライバＩＣ２１について、同時に所定の時間間隔で閾値Ｖｔｈキャンセル処理および書き込み処理を実行するようにしてもよい。ただし、この場合についても、全ての画素列について、閾値Ｖｔｈキャンセル処理、書き込み処理、および発光処理を所定時間間隔でずらしながら実行することで、電流が一期に流れるタイミングを短くすることが可能となり、より高い精度で輝度傾斜の発生を抑制する効果が期待できる。
【００８８】
結果として、輝度傾斜の発生を考慮した配線設計をするといった制約を解消させるようにすることができるので、配線設計の自由度を向上させることが可能となる。
【００８９】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【００９０】
＜本技術が適用される電子機器の具体例＞
次に、図１２，図１３を参照して、本技術が適用される電子機器の具体例について説明する。
【００９１】
図１２は、電子機器の一例としてテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセット５１は、フロントパネル７１やフィルターガラス７２等から構成される映像表示画面部６１を含み、その映像表示画面部６１として本技術による有機ＥＬ表示装置を用いることにより作製される。本技術を適用することにより、映像表示画面部６１の輝度傾斜の発生を抑制し、テレビジョンセット５１の表示部分の周辺領域の配線設計の自由度の向上に貢献することができる。
【００９２】
図１３は、電子機器の一例としてスマートフォンの外観を表している。このスマートフォン１０１は、例えば、表示部１１１および筐体１１２と、操作部１１３とを備えている。操作部１１３は、図１３の上段に示したように筐体１１２の前面に設けられていてもよいし、図１３の下段に示したように筐体１１２の上面に設けられていてもよい。スマートフォン１０１の表示部１１１として本技術による有機EL表示装置を用いることにより、配線設計の制約を解消することができるため、表示部分の周辺領域の削減が可能になり、スマートフォン１０１の小型化に寄与できる。またはスマートフォン１０１の本体の設計自由度の向上に寄与できる。
【００９３】
以上、説明した本技術による有機ＥＬ表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）に適用できる。一例として、図１２にテレビジョンセットを、図１３にスマートフォンを示したがこれに限られず、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯端末装置、ビデオカメラなどの表示部に適用することが可能である。
【００９４】
尚、本技術は、以下のような構成も取ることができる。
（１）  それぞれが画素を構成し、駆動電流により発光する発光部と、
画素毎の映像信号を画素容量に書き込む書き込み用トランジスタと、
前記画素容量に書き込まれた映像信号に応じた電圧により、記発光部の駆動電流を制御する駆動用トランジスタと、
前記書き込み用トランジスタによる前記画素容量への映像信号の書き込みと、前記駆動用トランジスタに供給する駆動電圧を制御する複数のゲートドライバとを含み、
前記ゲートドライバは、前記書き込み用トランジスタにより全画素の前記画素容量に対して映像信号を書き込んだ後、前記駆動用トランジスタに対して駆動電圧を供給するように制御する
表示装置。
（２）  前記ゲートドライバは、全画素の画素容量に対して映像信号を書き込んだ後、前記複数の画素の前記駆動用トランジスタに対して走査方向に対して順次駆動電圧を印加するように制御する
（１）に記載の表示装置。
（３）  前記ゲートドライバは、全画素の画素容量に対して映像信号を書き込んだ後、前記複数の画素の前記駆動用トランジスタに対して同時に駆動電圧を印加するように制御する
（１）に記載の表示装置。
（４）  前記ゲートドライバは、全画素の画素容量に対して閾値を書き込みが完了するまで、前記駆動電圧を中間電位に制御する
（１）乃至（３）に記載の表示装置。
（５）  それぞれが画素を構成し、駆動電流により発光する発光部と、
画素毎の映像信号を画素容量に書き込む書き込み用トランジスタと、
前記画素容量に書き込まれた映像信号に応じた電圧により、記発光部の駆動電流を制御する駆動用トランジスタと、
前記書き込み用トランジスタによる前記画素容量への映像信号の書き込みと、前記駆動用トランジスタに供給する駆動電圧を制御する複数のゲートドライバとを含む表示装置の表示方法において、
前記ゲートドライバは、前記書き込み用トランジスタにより全画素の前記画素容量に対して映像信号を書き込んだ後、前記駆動用トランジスタに対して駆動電圧を供給するように制御する
表示方法。
【符号の説明】
【００９５】
１１  書き込み駆動走査部，  １２  信号出力部，  １３  表示部，  ２１，２１−１乃至２１−ｎ  ゲートドライバ，  Ｐ，Ｐ１１乃至Ｐｍｎ  画素，  ＷＳ−ＴＦＴ  書き込み用トランジスタ，  ＤＳ−ＴＦＴ  駆動用トランジスタ，  Ｃｅ  画素容量，  ＥＬ  有機ＥＬ素子
【図１】
2015152700.tif 000003
【図２】
2015152700.tif 000004
【図３】
2015152700.tif 000005
【図４】
2015152700.tif 000006
【図５】
2015152700.tif 000007
【図６】
2015152700.tif 000008
【図７】
2015152700.tif 000009
【図８】
2015152700.tif 000010
【図９】
2015152700.tif 000011
【図１０】
2015152700.tif 000012
【図１１】
2015152700.tif 000013
【図１２】
2015152700.tif 000014
【図１３】
2015152700.tif 000015