(57)【要約】【課題】同一基板上の密状態のパターンと粗状態のパターンとのそれぞれにおいてシュリンク量を制御することができるパターン形成方法および半導体装置を提供する。【解決手段】本実施形態によるパターン形成方法は、被処理材料上にレジスト膜を形成する。レジスト膜がレジストパターンに加工される。レジスト膜上に該レジスト膜を保護する架橋膜またはコーティング剤が塗膜される。架橋膜を塗膜したレジスト膜上に自己組織化材料が塗布される。自己組織化材料は熱処理され相分離させる。相分離した自己組織化材料の一部は除去される。【選択図】図１
2015152702.tif 000002
【特許請求の範囲】
【請求項１】
被処理材料上にレジスト膜を形成し、
前記レジスト膜をレジストパターンに加工し、
前記レジスト膜上に該レジスト膜を保護する架橋膜またはコーティング剤を塗膜し、
前記架橋膜を塗膜した前記レジスト膜上に自己組織化材料を塗布し、
前記自己組織化材料を相分離させるために熱処理し、
相分離した前記自己組織化材料の一部を除去することを具備するパターン形成方法。
【請求項２】
前記架橋膜または前記コーティング剤は、前記レジスト膜と結合し、前記自己組織化材料とは結合せず、かつ、前記自己組織化材料の溶媒に溶解しない性質を有することを特徴とする請求項１に記載のパターン形成方法。
【請求項３】
前記自己組織化材料は、第１の有機溶媒に親水性ポリマおよび疎水性ポリマを混合した材料であることを特徴とする請求項１または請求項２に記載のパターン形成方法。
【請求項４】
前記自己組織化材料は、酢酸ブチルにアクリル樹脂およびスチレン樹脂を混合した材料であることを特徴とする請求項１から請求項３のいずれか一項に記載のパターン形成方法。
【請求項５】
前記自己組織化材料の一部を除去するときに、第２の有機溶剤を前記自己組織化材料に供給することによって前記自己組織化材料の一部を除去することを特徴とする請求項１に記載のパターン形成方法。
【請求項６】
前記コーティング剤は、ヒドロキシアクリルアリニドおよびヒドロキシメタクリルアリニドの少なくともいずれかに由来する構造単位を含む樹脂と、ラジカル発生剤とを含有することを特徴とする請求項１に記載のパターン形成方法。
【請求項７】
請求項１から請求項６のいずれか一項に記載のパターン形成方法を用いて形成された半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、パターン形成方法および半導体装置に関する。
【背景技術】
【０００２】
半導体装置の製造工程のフォトリソグラフィ技術において、ＤＯＦ（Depth Of Focus）を大きく維持するための最適なシュリンク量は、パターニングされたレジストパターンの粗密（パターンのピッチ）によって異なる。例えば、レジストパターンが密状態であり、ピッチが非常に小さい場合、ＤＯＦを維持するためにシュリンク量は小さくするか、あるいは、ゼロにする必要がある。逆に、レジストパターンが粗状態であり、ピッチが比較的大きい場合、ＤＯＦを大きくするためにシュリンク量は大きい方が好ましい。
【０００３】
しかし、同一の半導体基板上において、密状態のパターンと粗状態のパターンとの両方を形成する場合、ＤＯＦを維持するためにシュリンク量を最適化することが困難となる。
【０００４】
そこで、レジストパターンにおいてシュリンク量を変化させるために、ポリマブレンド型ＤＳＡ（Directed Self-Assembly）材料を用いることが考えられる。ポリマブレンド型ＤＳＡ材料は、レジストパターンをガイドパターンとして誘導され、レジストパターンよりも微細なパターンを形成することができる。しかし、ポリマブレンド型ＤＳＡ材料の溶媒（例えば、酢酸ブチル）は、ポジ型レジストを溶解する性質を有する。従って、ポジ型レジストでレジストパターンを形成した場合、ポリマブレンド型ＤＳＡ材料を用いたときに、溶媒がレジストを溶解してしまうという問題が生じる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−２４７１５９号公報
【特許文献２】特開２０１３−２２８４９２号公報
【特許文献３】特開２０１３−２０１３５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
同一基板上の密状態のパターンと粗状態のパターンとのそれぞれにおいてシュリンク量を制御することができるパターン形成方法および半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
本実施形態によるパターン形成方法は、被処理材料上にレジスト膜を形成する。レジスト膜がレジストパターンに加工される。レジスト膜上に該レジスト膜を保護する架橋膜またはコーティング剤が塗膜される。架橋膜を塗膜したレジスト膜上に自己組織化材料が塗布される。自己組織化材料は熱処理され相分離させる。相分離した自己組織化材料の一部は除去される。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態によるパターン形成方法の一例を示す概略的な斜視図。
【図２】コンタクトホールのパターンＰ１を示す平面図。
【図３】架橋膜４０を塗膜した後のコンタクトホールのパターンＰ２を示す平面図。
【図４】ＤＳＡ処理後のコンタクトホールのパターンＰ３を示す平面図。
【図５】第２の実施形態によるパターン形成方法の一例を示す概略的な斜視図。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、基板の上下方向は、半導体素子が設けられる面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。
【００１０】
（第１の実施形態）
図１（Ａ）〜図１（Ｆ）は、第１の実施形態によるパターン形成方法の一例を示す概略的な斜視図である。本実施形態によるパターン形成方法は、例えば、ＮＡＮＤ型フラッシュメモリのビアコンタクトのパターンを形成するために用いることができる。ＮＡＮＤ型フラッシュメモリのビアコンタクトは、メモリセルアレイおよび周辺回路領域に形成される。このビアコンタクトのパターンの密度は、メモリセルアレイにおいて比較的密な状態であり、周辺回路において比較的粗な状態である。一方、ビアコンタクトのコンタクトホールの径はメモリセルアレイと周辺回路領域とにおいて等しく形成することが求められる。即ち、メモリセルアレイおよび周辺回路領域に均一の径を有するビアコンタクトを形成することが求められる。以下、メモリセルアレイおよび周辺回路領域にビアコンタクトのパターンを形成する方法を説明する。勿論、本実施形態によるパターン形成方法は、他のパターンまたは他の半導体装置にも適用できることは言うまでもない。
【００１１】
まず、図１（Ａ）に示すように、基板１０の上方に被処理材料２０を形成する。基板１０は、例えば、シリコン基板等の半導体基板でよい。被処理材料２０は、例えば、シリコン酸化膜、シリコン窒化膜、ポリシリコン膜等のパターニングされる材料である。
【００１２】
次に、被処理材料２０上にＡｒＦ有機反射防止膜（図示せず）を塗布する。ＡｒＦ有機反射防止膜を約２１５℃の温度で約１分間ベークする。これにより、約８０ｎｍの膜厚を有するＡｒＦ有機反射防止膜が形成される。
【００１３】
次に、図１（Ｂ）に示すように、ＡｒＦ有機反射防止膜上にフォトレジスト膜３０を塗布する。フォトレジスト膜３０は、例えば、ポジ型（極性変換型）レジストであり、酢酸ブチルに溶解する性質を有する材料である。レジスト膜３０を約１３０℃で約１分間ベークする。これにより、約２００ｎｍの膜厚を有するレジスト膜３０が形成される。
【００１４】
次に、ＡｒＦエキシマレーザ露光装置を用いてレジスト膜３０を露光する。レジスト膜３０を約１００℃の温度で約１分間ベークする。次に、レジスト膜３０をＴＭＡＨ (テトラメチルアンモニウムハイドロオキサイド)水溶液で現像する。これにより、図１（Ｂ）に示すように、レジスト膜３０がコンタクトホールのパターンＰ１に加工される。
【００１５】
ここで、図２（Ａ）および図２（Ｂ）を参照して、コンタクトホールのパターンＰ１について説明する。図２（Ａ）は、メモリセルアレイにおけるコンタクトホールのパターンＰ１を示す平面図である。図２（Ｂ）は、周辺回路領域におけるコンタクトホールのパターンＰ１を示す平面図である。図２（Ａ）に示すように、メモリセルアレイにおいてコンタクトホールのパターンＰ１のピッチは、比較的狭く、例えば、約２００ｎｍである。また、メモリセルアレイにおいてコンタクトホールのパターンＰ１の径は、比較的小さく、例えば、約１００ｎｍに形成される。一方、図２（Ｂ）に示すように、周辺回路においてコンタクトホールのパターンＰ１のピッチは、比較的広く、例えば、約１０００ｎｍである。また、周辺回路においてコンタクトホールのパターンＰ１の径は、比較的大きく、例えば、約１２０ｎｍに形成される。周辺回路におけるパターンＰ１の径がメモリセルアレイにおけるパターンＰ１の径よりも大きい理由は、ピッチの広い周辺回路においてシュリンク量を大きくし、ＤＯＦを大きくするためである。尚、ＤＯＦは、露光時におけるベストフォーカスからのずれの許容量を示す。従って、ＤＯＦが大きいほど、設計値に近いパターンが形成され得る。
【００１６】
次に、図１（Ｃ）に示すように、レジスト膜３０上に該レジスト膜３０を保護するための架橋膜４０を塗膜する。これにより、レジスト膜３０のパターンＰ１の表面上に架橋膜４０の膜が形成される。
【００１７】
図３（Ａ）および図３（Ｂ）は、架橋膜４０を塗膜した後のコンタクトホールのパターンＰ２を示す平面図である。架橋膜４０がコンタクトホールの内面に塗膜されることによって、コンタクトホールは、パターンＰ１からパターンＰ２へ若干小さくなる。例えば、図３（Ａ）に示すように、メモリセルアレイにおいてコンタクトホールのパターンＰ２の径は、例えば、約９８ｎｍに形成される。図３（Ｂ）に示すように、周辺回路においてコンタクトホールのパターンＰ２の径は、例えば、約１１８ｎｍに形成される。即ち、約１ｎｍの厚みを有する架橋膜４０がレジスト膜３０上に形成され、それにより、メモリセルアレイおよび周辺回路領域においてコンタクトホールのパターンは約２ｎｍずつシュリンクされている。
【００１８】
架橋膜４０は、レジスト膜３０を保護するためにレジスト膜３０と結合する材料であることが好ましい。また、架橋膜４０は、レジスト膜３０を保護するために、後述する自己組織化材料（以下、ＤＳＡ材料ともいう）とは結合しない性質を有することが好ましい。架橋膜４０がＤＳＡ材料と結合してしまうと、ＤＳＡ材料の層分離を妨げる可能性があるからである。さらに、架橋膜４０は、ＤＳＡ材料の溶媒に溶解しない性質を有することが好ましい。架橋膜４０がＤＳＡ材料の溶媒に溶解してしまうと、レジスト膜３０が露出してしまうので、レジスト膜３０の保護膜として機能し得ないからである。
【００１９】
架橋膜４０は、架橋剤を含有する樹脂であり、例えば、ＲＥＬＡＣＳＴＭ（Resolution Enhancement Lithography Assisted by Chemical Shrink）処理に用いられる材料（以下、ＲＥＬＡＣＳ材ともいう）でよい。より詳細には、レジスト膜３０のコンタクトホールのパターンＰ１にＲＥＬＡＣＳ材を塗布する。このとき、ＲＥＬＡＣＳ材の膜厚は、例えば、約３００ｎｍである。次に、ＲＥＬＡＣＳ材を約１００℃の温度で約９０秒ベークする。その後、ＲＥＬＡＣＳ材を純水でリンスする。これにより、ＲＥＬＡＣＳ材のうち架橋膜４０として機能しない部分（レジスト３０と結合していない部分）は除去される。さらに、ＲＥＬＡＣＳ材をスピン乾燥により乾燥させる。その結果、架橋膜４０がレジスト膜３０の表面上に塗膜され、上述のように、メモリセルアレイおよび周辺回路領域の各コンタクトホールのパターンは約２ｎｍずつシュリンクされた。
【００２０】
次に、図１（Ｄ）に示すように、架橋膜４０を塗膜したレジスト膜３０上にＤＳＡ材料５０を塗布する。これにより、ＤＳＡ材料５０がレジスト膜３０に形成されたコンタクトホールのパターンＰ２内に満たされる。
【００２１】
ＤＳＡ材料５０は、例えば、第１の有機溶媒に親水性ポリマおよび疎水性ポリマを混合した材料である。より詳細には、ＤＳＡ材料５０は、第１の有機溶媒としての酢酸ブチルに親水性ポリマとしてのアクリル樹脂および疎水性ポリマとしてのスチレン樹脂を混合した材料である。即ち、ＤＳＡ材料５０は、所謂、ポリマブレンド型ＤＳＡ材料である。このようなＤＳＡ材料５０をレジスト膜３０上に塗布した後、ＤＳＡ材料５０を約１３０℃の温度で約６０秒間ベークする。これにより、図１（Ｅ）に示すように、ＤＳＡ材料５０は、疎水性ポリマ層（スチレン樹脂）５１と親水性ポリマ層（アクリル樹脂）５２とに相分離する。
【００２２】
次に、図１（Ｆ）に示すように、さらに第２の有機溶媒を用いて、相分離したＤＳＡ材料５０のうち疎水性ポリマ層５１の部分を除去する。例えば、第２の有機溶媒として酢酸ブチルをレジスト膜３０上に供給し、スピン乾燥を行う。即ち、第２の有機溶媒は、第１の有機溶媒と同じ酢酸ブチルでよい。これにより、疎水性ポリマ層５１の部分が除去される。
【００２３】
図４（Ａ）および図４（Ｂ）は、ＤＳＡ処理後のコンタクトホールのパターンＰ３を示す平面図である。親水性ポリマ層（アクリル樹脂）５２がコンタクトホールの内面にさらに形成されることによって、コンタクトホールは、パターンＰ２からパターンＰ３へ若干小さくなる。例えば、図４（Ａ）に示すように、メモリセルアレイにおいてコンタクトホールのパターンＰ３の径は、例えば、約９５ｎｍに形成される。図４（Ｂ）に示すように、周辺回路においてコンタクトホールのパターンＰ３の径は、例えば、約９５ｎｍに形成される。即ち、メモリセルアレイにおいて約１．５ｎｍの厚みを有する親水性ポリマ層５２が架橋膜４０の表面上に形成されたことになる。その結果、メモリセルアレイのコンタクトホールのパターンの径は、約３ｎｍほどシュリンクされて約９５ｎｍとなる。また、周辺回路領域において約１１．５ｎｍの厚みを有する親水性ポリマ層５２が架橋膜４０上に形成されたことになる。その結果、周辺回路領域のコンタクトホールのパターンの径は、約２３ｎｍほどシュリンクされて約９５ｎｍとなる。これにより、メモリセルアレイおよび周辺回路領域のコンタクトホールのパターンは、密度（即ち、ピッチ）において異なるものの、ほぼ同一の径を有することができる。
【００２４】
その後、レジスト膜３０、架橋膜４０および親水性ポリマ層５２をマスクとして用いて被処理材料２０を加工する。これにより、被処理材料２０には、均一の径を有する複数のコンタクトホールが形成される。即ち、高密度パターンを有するメモリセルアレイおよび低密度パターンを有する周辺回路領域の両方において、互いにシュリンク量を相違させながら、同一の径を有するコンタクトホールが形成され得る。さらに、導電性材料をコンタクトホール内に埋め込むことによってコンタクトプラグ（図示せず）が形成される。
【００２５】
本実施形態によれば、ポリマブレンド型ＤＳＡ材料５０がポジ型レジスト膜３０上に塗布される前に、架橋膜４０がポジ型レジスト膜３０上に塗膜される。これにより、レジスト膜３０は、ポリマブレンド型ＤＳＡ材料５０の有機溶媒（例えば、酢酸ブチル）に直接触れない。従って、架橋膜４０は、レジスト膜３０をポリマブレンド型ＤＳＡ材料５０の有機溶媒から保護することができる。即ち、レジスト膜３０はポリマブレンド型ＤＳＡ材料５０の有機溶媒に晒されないので、ポリマブレンド型ＤＳＡ材料５０の有機溶媒に溶解せず、レジスト膜３０がポジ型レジストであっても、ポリマブレンド型ＤＳＡ材料５０を用いてマスクパターンを形成することができる。
【００２６】
ポリマブレンド型ＤＳＡ材料５０を用いてマスクパターンを形成可能であるので、高密度パターンを有するメモリセルアレイにおいてはシュリンク量を小さくし、かつ、低密度パターンを有する周辺回路領域においてはシュリンク量を大きくすることができる。即ち、本実施形態によるパターン形成方法は、密度の異なる（ピッチの異なる）パターンのそれぞれに対して、シュリンク量を相違させることができる。これにより、同一基板上の密状態のパターンと粗状態のパターンとのそれぞれにおいて、ＤＯＦを維持しながらシュリンク量を制御することが可能となる。
【００２７】
（第２の実施形態）
図５（Ａ）〜図５（Ｄ）は、第２の実施形態によるパターン形成方法の一例を示す概略的な斜視図である。第２の実施形態は、架橋膜４０に代えてレジストコーティング膜４１を用いている点で第１の実施形態と異なる。第２の実施形態の他の材料および工程は、図１（Ａ）〜図４（Ｂ）を参照して説明した材料および工程と同様でよい。
【００２８】
図１（Ａ）および図１（Ｂ）を参照して説明した工程を経た後、図５（Ａ）に示すように、レジストコーティング膜４１がレジスト膜３０上に形成される。レジストコーティング膜４１は、架橋膜４０と同様にレジスト膜３０を保護するためにレジスト膜３０と結合する材料であることが好ましい。また、レジストコーティング膜４１は、レジスト膜３０を保護するために、ＤＳＡ材料５０とは結合しない性質を有することが好ましい。レジストコーティング膜４１がＤＳＡ材料と結合してしまうと、ＤＳＡ材料５０の層分離を妨げる可能性があるからである。さらに、レジストコーティング膜は、ＤＳＡ材料５０の溶媒に溶解しない性質を有することが好ましい。レジストコーティング膜がＤＳＡ材料５０の溶媒に溶解してしまうと、レジスト膜３０が露出してしまうので、レジスト膜３０の保護膜として機能し得ないからである。より詳細には、レジストコーティング膜４１は、例えば、ヒドロキシアクリルアリニドおよびヒドロキシメタクリルアリニドの少なくともいずれかに由来する構造単位を含む樹脂と、ラジカル発生剤とを含有する樹脂でよい。
【００２９】
レジストコーティング膜４１の塗布後、メモリセルアレイおよび周辺回路領域の各コンタクトホールのパターンは略均一にシュリンクされる。従って、レジストコーティング膜４１は、架橋膜４０と同様に機能することができる。
【００３０】
その後、図５（Ｂ）に示すようにＤＳＡ処理を実行する。ＤＳＡ処理は、図１（Ｄ）を参照して説明した通りである。さらに、図５（Ｃ）の相分離工程および図５（Ｄ）の疎水性ポリマ層５１の除去工程は、それぞれ図１（Ｅ）および図１（Ｆ）を参照して説明した通りである。
【００３１】
第２の実施形態において、ポリマブレンド型ＤＳＡ材料５０がポジ型レジスト膜３０上に塗布される前に、レジストコーティング膜４１がポジ型レジスト膜３０上に塗膜される。これにより、レジスト膜３０は、ポリマブレンド型ＤＳＡ材料５０の有機溶媒（例えば、酢酸ブチル）に直接触れない。従って、レジストコーティング膜４１は、レジスト膜３０をポリマブレンド型ＤＳＡ材料５０の有機溶媒から保護することができるので、第２の実施形態は、第１の実施形態と同様の効果を得ることができる。
【００３２】
上記実施形態によるパターン形成方法は、半導体装置またはマイクロマシン等の製造に用いることができる。これにより、フォトリソグラフィ技術による最小加工寸法よりも微細なマスクパターンが形成され得る。従って、上記実施形態によるパターン形成方法を用いて製造された半導体装置またはマイクロマシンは、フォトリソグラフィ技術による最小加工寸法よりも微細なパターンを有することができる。
【００３３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００３４】
１０…基板、２０…被処理材料、３０…フォトレジスト膜、４０…架橋膜、４１…レジストコーティング膜、５０…ＤＳＡ材料
【図１】
2015152702.tif 000003
【図２】
2015152702.tif 000004
【図３】
2015152702.tif 000005
【図４】
2015152702.tif 000006
【図５】
2015152702.tif 000007