(57)【要約】【課題】簡易な構成で、高精度な光の走査を行うことが可能な表示装置、電子装置、及び表示装置の表示方法を提供することを目的とする。【解決手段】表示装置は、電気光学効果を有する第１の光学結晶を光軸方向に配置し、当該第１の光学結晶を水平方向に光を走査させるように電圧を印加するようにしたビームスキャン方式の表示装置であって、映像を水平方向に表示する際に、色によって表示期間が異なるように、映像データの転送を制御する。【選択図】図１
2015203729.tif 000002
【特許請求の範囲】
【請求項１】
電気光学効果を有する第１の光学結晶を光軸方向に配置し、前記第１の光学結晶を水平方向に光を走査させるように電圧を印加するようにしたビームスキャン方式の表示装置であって、
映像を水平方向に表示する際に、前記第１の光学結晶の特性に基づいて色によって表示期間が異なるように、映像データの転送を制御する表示装置。
【請求項２】
電気光学効果を有する第２の光学結晶を光軸方向に配置し、前記第１の光学結晶と前記第２の光学結晶と間にλ／２波長板を配置し、前記第２の光学結晶を垂直方向に光を走査させるように電圧を印加するようにしたビームスキャン方式の表示装置であって、
映像を垂直方向に表示する際に、前記第２の光学結晶の特性に基づいて色によって表示期間が異なるように、映像データの転送を制御する請求項１に記載の表示装置。
【請求項３】
波長が異なる複数の光源を備え、
映像を表示する際に、前記光学結晶の特性に基づいて色によって表示期間が異なるように、前記複数の光源への映像データの転送を制御することで、異なる色を同時に表示させる請求項１または請求項２に記載の表示装置。
【請求項４】
前記映像データに対応する色の波長が短いほど、短い時間で映像データの転送を行うように制御する請求項１から請求項３のいずれか１項に記載の表示装置。
【請求項５】
入力される映像信号のクロックを任意の周波数に変換可能なＰＬＬ回路と、
前記映像信号に基づく映像データを記憶するメモリーと、を有し、
前記光学結晶に印加する電圧を発生する回路は、前記ＰＬＬ回路にて発生されるクロックで駆動し、
前記メモリーの書き込み側ポートは、前記入力される映像信号のクロックに同期して動作し、前記メモリーの読み出し側ポートは、水平方向および垂直方向のデータ読み出し開始タイミングおよびデータ読み出しタイミングを独立に設定できる請求項１から請求項４のいずれか１項に記載の表示装置。
【請求項６】
前記メモリーは、
前記入力される映像信号をＲ、Ｇ、及びＢの映像信号毎に独立し、少なくとも２フレーム分格納可能なデュアルポートメモリーである請求項５に記載の表示装置。
【請求項７】
前記ＰＬＬ回路にて発生されるクロックは、
前記入力される映像信号が有するスキャン性能よりも高いスキャン性能を有する請求項５または請求項６に記載の表示装置。
【請求項８】
入力される映像信号に含まれる同期信号の期間において、前記映像データに対応する色の波長に応じて、当該映像データの転送を開始するタイミングを遅らせ、当該映像データの転送を終了するタイミングを早める請求項１から請求項７のいずれか１項に記載の表示装置。
【請求項９】
電気光学効果を有する第１の光学結晶を光軸方向に配置し、当該第１の光学結晶を水平方向に光を走査させるように電圧を印加するようにしたビームスキャン方式の表示装置であって、
映像を水平方向に表示する際に、前記第１の光学結晶の特性に基づいて色によって表示期間が異なるように、映像データの転送を制御する電子装置。
【請求項１０】
電気光学効果を有する第２の光学結晶を光軸方向に配置し、前記第１の光学結晶と前記第２の光学結晶と間にλ／２波長板を配置し、前記第２の光学結晶を垂直方向に光を走査させるように電圧を印加するようにしたビームスキャン方式の表示装置であって、
映像を垂直方向に表示する際に、前記第２の光学結晶の特性に基づいて色によって表示期間が異なるように、映像データの転送を制御する請求項９に記載の電子装置。
【請求項１１】
電気光学効果を有する第１の光学結晶を光軸方向に配置し、当該第１の光学結晶を水平方向に光を走査させるように電圧を印加するようにしたビームスキャン方式の表示装置における表示方法であって、
映像を水平方向に表示する際に、前記第１の光学結晶の特性に基づいて色によって表示期間が異なるように、映像データの転送を制御する手順を含む表示装置の表示方法。
【請求項１２】
電気光学効果を有する第２の光学結晶を光軸方向に配置し、前記第１の光学結晶と前記第２の光学結晶と間にλ／２波長板を配置し、前記第２の光学結晶を垂直方向に光を走査させるように電圧を印加するようにしたビームスキャン方式の表示装置における表示方法であって、
映像を垂直方向に表示する際に、前記第２の光学結晶の特性に基づいて色によって表示期間が異なるように、映像データの転送を制御する手順を含む請求項１１に記載の表示装置の表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、電子装置、及び表示装置の表示方法に関する。
【背景技術】
【０００２】
近年、レーザー光などのビーム状の光を被投射面上でラスタースキャンして画像を表示する走査型画像表示装置が提案されている。この装置では、レーザー光の供給を停止することで完全な黒を表現できるため、例えば液晶ライトバルブを用いたプロジェクタ等に比べて高コントラストの表示が可能である。また、レーザー光を使用した画像表示装置は、レーザー光が単一波長であるために色純度が高い、コヒーレンスが高いためにビームを整形しやすい（絞りやすい）等の特性を持つことから、高解像度、高色再現性を実現する高画質ディスプレイとして期待されている。また、走査型画像表示装置は、液晶ディスプレイ、プラズマディスプレイなどと異なり、固定された画素を持たないため、画素数という概念がなく、解像度を変換し易いという利点も持っている。
【０００３】
走査型画像表示装置で画像を生成するには、光を水平方向に走査するスキャナと、垂直方向にスキャンするガルバノミラーによって、各々に水平走査と垂直走査を受け持たせるようにした走査型画像表示装置が提案されている（例えば、特許文献１参照）。
【０００４】
また、特許文献１に記載の技術では、光を水平方向に走査するスキャナとして、電気光学（Ｅｌｅｃｔｒｏ  Ｏｐｔｉｃ）スキャナが用いられている。電気光学スキャナは、電気光学結晶に電圧を印加することにより電子が注入され電子分布に偏りが生じる。これにより、電気光学スキャナでは、カー効果による屈折率変化にも分布が生じ、入射された光が屈折率の高い側に曲がっていくので、光の走査を可能にしている。また、電気光学スキャナは、電気光学結晶内部の屈折率分布の傾きが、電子注入量、つまり、印加電圧によるため、印加電圧を変化させることで、電気光学結晶から射出される光のスキャン角度を制御することができる。
【０００５】
図２６は、従来技術における電気光学素子９０１における波長依存性を説明する図である。なお、図２６では、波長依存性を説明するために、光学系を簡略化して示している。
光源装置９１０は、赤色光ＬＲ、緑色光ＬＧ、青色光ＬＢを電気光学素子９０１に射出する。
電気光学素子９０１は、印加された電圧に応じて、入射された光を紙面に向かって垂直方向に走査し、走査した光をスクリーン９３０上に投影する。
【０００６】
図２６に示すように、電気光学素子９０１に同じ電源Ｅから電圧振幅の交流電圧を印加して、赤色光ＬＲ、緑色光ＬＧ、青色光ＬＢを入射させると、波長が短い光である青色光ＬＢは、波長が長い光である赤色光ＬＲに比べて屈折率が大きくなる。この結果、電気光学素子９０１から射出される偏向範囲が異なる。なお、図２６において、符号ｇ９０１は、赤色光ＬＲによる偏向範囲、符号ｇ９０２は、緑色光ＬＧによる偏向範囲、符号ｇ９０３は、青色光ＬＢによる偏向範囲を表している。このように、電気光学素子９０１に同じ電圧振幅の交流電圧を印加して、赤色光ＬＲ、緑色光ＬＧ、青色光ＬＢを入射させると、色収差が発生し、スクリーン９３０上のｖ方向では、赤色光ＬＲ、緑色光ＬＧ，青色光ＬＢがバラバラの位置にスキャンされてしまうので、同じタイミングで同画素を表示することができない。
【０００７】
走査型画像表示装置で画像を生成するには、光を垂直方向に走査するスキャナと、水平方向に走査するスキャナとの２組用意し、各々に水平走査と垂直走査を受け持たせるようにした走査型画像表示装置が提案されている。この場合、図２７に示すように、２つの電気光学素子９１１と電気光学素子９１６、及びこの２つの電気光学素子９１１と電気光学素子９１６の間に１／２波長板９１５を配置する構成が提案されている（例えば、特許文献２参照）。
図２７は、従来技術における電気光学素子９１１、１／２波長板９１５、及び電気光学素子９１６から射出されスクリーン９３０に投影される画像の波長依存性を説明する図である。なお、図２７では、光源装置を省略している。
【０００８】
このように、２つの電気光学素子９１１と電気光学素子９１６を有する光学系では、電気光学素子９１１と電気光学素子９１６とが波長依存性を有している。図２７において、符号ｇ９１１は、赤色光ＬＲによる偏向範囲、符号ｇ９１２は、緑色光ＬＧによる偏向範囲、符号ｇ９１３は、青色光ＬＢによる偏向範囲を表している。
電気光学素子９１６に同じ電圧振幅の交流電圧Ｅ１を印加して、赤色光ＬＲ、緑色光ＬＧ、青色光ＬＢを入射させ、さらに、電気光学素子９１１に同じ電圧振幅の交流電圧Ｅ２を印加して、赤色光ＬＲ、緑色光ＬＧ、青色光ＬＢを入射させ、これらの光をスクリーン９３０に投影すると、図２７に示すように、色収差によって表示される範囲が異なる。
このような電気光学素子９１１及び電気光学素子９１６によって発生する色収差は、通常のガラス等の誘電体による色収差に比べて格段に強いため、通常の光学部材では色収差を補正しきれない。
【０００９】
このため、特許文献１に記載の技術では、光源から射出されるレーザー光を走査する電気光学素子と、該電気光学素子の射出側に設けられた光路補正光学系が、被投射面において同一の領域が照射されるように異なる波長のレーザー光の光路を補正することが提案されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−１０２１９２号公報
【特許文献２】特開２００８−１０２１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１に記載の技術では、電気光学素子の電圧で制御すると、フィールド毎に各色を順次表示させるフィールドシーケンシャルな色毎の制御する必要があった。
【００１２】
本発明は、上記の課題を解決するためになされたものであって、簡易な構成で、高精度な光の走査を行うことが可能な表示装置、電子装置、及び表示装置の表示方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の一態様は、上記の課題を解決するためになされたものであり、電気光学効果を有する第１の光学結晶を光軸方向に配置し、前記第１の光学結晶を水平方向に光を走査させるように電圧を印加するようにしたビームスキャン方式の表示装置であって、映像を水平方向に表示する際に、前記第１の光学結晶の特性に基づいて色によって表示期間が異なるように、映像データの転送を制御する表示装置である。
この構成により、表示装置は、光軸に配置される第１の光学結晶の特性に合わせて、表示される映像データの転送を制御するので、映像に含まれる色が異なっても異なる色を水平方向において同じ位置に表示させることができる。この結果、表示装置は、簡易な構成で、高精度な光の走査を行うことができる。
【００１４】
本発明の一態様は、電気光学効果を有する第２の光学結晶を光軸方向に配置し、前記第１の光学結晶と前記第２の光学結晶と間にλ／２波長板を配置し、前記第２の光学結晶を垂直方向に光を走査させるように電圧を印加するようにしたビームスキャン方式の表示装置であって、映像を垂直方向に表示する際に、前記第２の光学結晶の特性に基づいて色によって表示期間が異なるように、映像データの転送を制御するようにしてもよい。
この構成により、表示装置は、光軸に配置される第１及び第２の光学結晶の特性に合わせて、表示される映像データの転送を制御するので、映像に含まれる色が異なっても異なる色を同じ位置に表示させることができる。この結果、表示装置は、簡易な構成で、高精度な光の走査を行うことができる。
【００１５】
本発明の一態様は、波長が異なる複数の光源を備え、映像を表示する際に、前記光学結晶の特性に基づいて色によって表示期間が異なるように、前記複数の光源への映像データの転送を制御することで、異なる色を同時に表示させるようにしてもよい。
この構成により、表示装置は、異なる波長の光源の光が同時に光学結晶に入力されても、光学結晶の特性に合わせて、表示される映像データの転送を制御するので、映像に含まれる色の波長が異なっても異なる色を同じ位置に同時に表示させることができる。
【００１６】
本発明の一態様は、前記映像データに対応する色の波長が短いほど、短い時間で映像データの転送を行うように制御するようにしてもよい。
この構成により、表示装置は、映像データに対応する色の波長に応じて、映像データの転送の転送時間を制御するようにしたので、映像に含まれる色が異なっても異なる色を同じ位置に表示させることができる。
【００１７】
本発明の一態様は、入力される映像信号のクロックを任意の周波数に変換可能なＰＬＬ回路と、前記映像信号に基づく映像データを記憶するメモリーと、を有し、前記光学結晶に印加する電圧を発生する回路は、前記ＰＬＬ回路にて発生されるクロックで駆動し、前記メモリーの書き込み側ポートは、前記入力される映像信号のクロックに同期して動作し、前記メモリーの読み出し側ポートは、水平方向および垂直方向のデータ読み出し開始タイミングおよびデータ読み出しタイミングを独立に設定できるようにしてもよい。
本発明の一態様は、前記メモリーは、前記入力される映像信号をＲ、Ｇ、及びＢの映像信号毎に独立し、少なくとも２フレーム分格納可能なデュアルポートメモリーであるようにしてもよい。
本発明の一態様は、前記ＰＬＬ回路にて発生されるクロックは、前記入力される映像信号が有するスキャン性能よりも高いスキャン性能を有するようにしてもよい。
本発明の一態様は、入力される映像信号に含まれる同期信号の期間において、前記映像データに対応する色の波長に応じて、当該映像データの転送を開始するタイミングを遅らせ、当該映像データの転送を終了するタイミングを早めるようにしてもよい。
この構成により、表示装置は、簡易な構成で、高精度な光の走査を行うことができる。
【００１８】
本発明の一態様は、上記の課題を解決するためになされたものであり、電電気光学効果を有する第１の光学結晶を光軸方向に配置し、当該第１の光学結晶を水平方向に光を走査させるように電圧を印加するようにしたビームスキャン方式の表示装置であって、映像を水平方向に表示する際に、前記第１の光学結晶の特性に基づいて色によって表示期間が異なるように、映像データの転送を制御する電子装置である。
また、本発明の一態様は、上記の課題を解決するためになされたものであり、電気光学効果を有する第１の光学結晶を光軸方向に配置し、当該第１の光学結晶を水平方向に光を走査させるように電圧を印加するようにしたビームスキャン方式の表示装置における表示方法であって、映像を水平方向に表示する際に、前記第１の光学結晶の特性に基づいて色によって表示期間が異なるように、映像データの転送を制御する手順を含む表示装置の表示方法である。
この構成により、電子装置、または表示装置の表示方法は、光軸に配置される第１の光学結晶の特性に合わせて、表示される映像データの転送を制御するので、映像に含まれる色が異なっても異なる色を水平方向において同じ位置に表示させることができる。この結果、電子装置、または表示装置の表示方法は、簡易な構成で、高精度な光の走査を行うことができる。
【００１９】
本発明の一態様は、電気光学効果を有する第２の光学結晶を光軸方向に配置し、前記第１の光学結晶と前記第２の光学結晶と間にλ／２波長板を配置し、前記第２の光学結晶を垂直方向に光を走査させるように電圧を印加するようにしたビームスキャン方式の表示装置であって、映像を垂直方向に表示する際に、前記第２の光学結晶の特性に基づいて色によって表示期間が異なるように、映像データの転送を制御するようにしてもよい。
本発明の一態様は、電気光学効果を有する第２の光学結晶を光軸方向に配置し、前記第１の光学結晶と前記第２の光学結晶と間にλ／２波長板を配置し、前記第２の光学結晶を垂直方向に光を走査させるように電圧を印加するようにしたビームスキャン方式の表示装置における表示方法であって、映像を垂直方向に表示する際に、前記第２の光学結晶の特性に基づいて色によって表示期間が異なるように、映像データの転送を制御する手順を含むようにしてもよい。
この構成により、電子装置、または表示装置の表示方法は、異なる波長の光源の光が同時に光学結晶に入力されても、光学結晶の特性に合わせて、表示される映像データの転送を制御するので、映像に含まれる色の波長が異なっても異なる色を同じ位置に同時に表示させることができる。この結果、電子装置、または表示装置の表示方法は、簡易な構成で、高精度な光の走査を行うことができる。
【図面の簡単な説明】
【００２０】
【図１】本実施形態に係る表示装置の概略構成を示す斜視図である。
【図２】電気光学素子の電極に印加する電圧の波形を示す図である。
【図３】本実施形態に係る駆動信号の例を説明する図である。
【図４】本実施形態に係るスクリーンに投影される画像の例を説明する図である。
【図５】本実施形態に係る映像信号制御装置のブロック図である。
【図６】本実施形態に係る水平走査ドライバーの一例の回路図である。
【図７】本実施形態に係る垂直走査ドライバーの一例の回路図である。
【図８】本実施形態に係る読み出しＲＡＭコントローラーのブロック図である。
【図９】本実施形態に係る映像信号出力装置から入力されるドットクロック（ＤＣＬＫ＿ＩＮ）とＰＬＬにより生成されるドットクロック（ＤＣＬＫ＿ＣＯＭＰ）との関係を説明する図である。
【図１０】本実施形態に係るＶＳＹＮＣ＿ＩＮ、ＨＳＹＮＣ＿ＩＮ、ＶＳＹＮＣ＿ＣＯＭＰ、ＨＳＹＮＣ＿ＣＯＭＰの関係を説明する図である。
【図１１】本実施形態に係るデュアルポートメモリーへの書き込むタイミングについて説明する図である。
【図１２】本実施形態に係るデュアルポートメモリーへの書き込み処理手順のフローチャートである。
【図１３】本実施形態に係るＶＳＹＮＣ期間におけるデュアルポートメモリーからの読み出しタイミングについて説明する図である。
【図１４】本実施形態に係るＨＳＹＮＣ期間におけるデュアルポートメモリーからの読み出しタイミングについて説明する図である。
【図１５】本実施形態に係るデュアルポートメモリーからの読み出し開始付近のタイミングチャートである。
【図１６】本実施形態に係るデュアルポートメモリーからの読み出し終わり付近のタイミングチャートである。
【図１７】本実施形態に係る垂直ＯＥ信号がＨのラインにおける１Ｈ開始付近のデュアルポートメモリーからの読み出しのタイミングチャートである。
【図１８】図１７における時刻ｔ８０１〜ｔ８１９の期間を拡大したタイミングチャートである。
【図１９】本実施形態に係る垂直ＯＥ信号がＨのラインにおける１Ｈ終了付近のデュアルポートメモリーからの読み出しのタイミングチャートである。
【図２０】図１９における時刻ｔ８３１〜ｔ８４９の期間を拡大したタイミングチャートである。
【図２１】本実施形態に係る垂直ＯＥ信号がＬのラインにおける１Ｈ開始付近のデュアルポートメモリーからの読み出しのタイミングチャートである。
【図２２】図２１における時刻ｔ８５１〜ｔ８６９の期間を拡大したタイミングチャートである。
【図２３】本実施形態に係る垂直ＯＥ信号がＬのラインにおける１Ｈ終了付近のデュアルポートメモリーからの読み出しのタイミングチャートである。
【図２４】図２３における時刻ｔ８８１〜ｔ８９９の期間を拡大したタイミングチャートである。
【図２５】本実施形態に係るデュアルポートメモリーへの読み出し処理手順のフローチャートである。
【図２６】従来技術における電気光学素子における波長依存性を説明する図である。
【図２７】従来技術における電気光学素子、１／２波長板、及び電気光学素子から射出されスクリーンに投影される画像の波長依存性を説明する図である。
【発明を実施するための形態】
【００２１】
［第１実施形態］
本実施形態に係る走査型光学装置は、３色の光源装置を用いて、スクリーンに画像を投影させる表示装置である。
図１は、本実施形態に係る表示装置１の概略構成を示す斜視図である。
図１に示すように、表示装置１は、光源装置１０、光走査部２０、及び映像信号制御装置５０を含んで構成される。表示装置１は、画像をスクリーン３０に投影する。また、表示装置１には、映像信号出力装置４０が接続されている。
【００２２】
スクリーン３０には、光源装置１０、光走査部２０から出力される画像が投影される。またスクリーン３０において、垂直方向をｖ方向、水平方向をｈ方向とする。
映像信号出力装置４０は、映像信号を生成し、生成した映像信号を映像信号制御装置５０に出力する。なお、映像信号は、例えば同期信号（水平同期信号、垂直同期信号）、ドットクロック（ＤＣＬＫ）信号、データイネーブル信号（ＤＥ）、Ｒ（赤）映像信号、Ｇ（緑）映像信号、及びＢ（青）映像信号を含む。
【００２３】
映像信号制御装置５０は、映像信号出力装置４０から入力された同期信号のタイミングに合わせて、Ｒ映像信号、Ｇ映像信号、及びＢ映像信号それぞれの出力タイミングを調整し、調整したＲ映像信号、Ｇ映像信号、及びＢ映像信号それぞれを、光源装置１０のＬＤ１０Ｒ、ＬＤ１０Ｇ、及びＬＤ１０Ｂに出力する。なお、映像信号制御装置５０の構成、動作については後述する。
また、映像信号制御装置５０は、映像信号出力装置４０から入力された映像信号に基づいて、水平走査制御信号を生成し、生成した水平走査制御信号によって水平走査用の電気光学素子２６を制御する。映像信号制御装置５０は、映像信号出力装置４０から入力された映像信号に基づいて、垂直走査制御信号を生成し、生成した垂直走査制御信号によって垂直走査用の電気光学素子２１を制御する。
【００２４】
光源装置１０は、ＬＤ１０Ｒ、ＬＤ１０Ｇ、ＬＤ１０Ｂ、及びダイクロイックプリズム１１を備える。
ＬＤ１０Ｒは、赤色のレーザー光（中心波長：例えば６２０ｎｍ）を射出する赤色光源装置であり、ＬＤ１０Ｇは、緑色のレーザー光（中心波長：例えば５３０ｎｍ）を射出する緑色光源装置、ＬＤ１０Ｂは、青色のレーザー光（中心波長：例えば４６０ｎｍ）を射出する青色光源装置である。
ダイクロイックプリズム１１は、ＬＤ１０Ｒ、ＬＤ１０Ｇ、及びＬＤ１０Ｂから射出された光を合成し、合成した光Ｌを出力する。なお、符号Ｏは、光軸を表す。また、ダイクロイックプリズム１１の代わりに、ダイクロイックミラーを用いてもよい。
なお、光源装置１０は、ＬＤ１０Ｒ、ＬＤ１０Ｇ、及びＬＤ１０Ｂから射出されたレーザー光Ｌが電気光学素子２１の入射端面２１ａに対して垂直に入射するように配置されている。また、光源装置１０から電気光学素子２１に入射される光は、Ｐ偏向の光である。
【００２５】
光走査部２０は、光源装置１０から射出されたレーザー光の光路上に配置された２つの電気光学素子２１、電気光学素子２６、電気光学素子２１と電気光学素子２６との間の光路上に配置されたλ／２波長板２５を備えている。
【００２６】
電気光学素子２１及び電気光学素子２６は、電圧の印加方向と入射光の偏光方向とが同じである場合、電気光学素子から最大偏角の光を射出させることが可能な素子である。
電気光学素子２１は、映像信号制御装置５０からから印加される交流電圧Ｅ１に応じて、スクリーン３０において２方向（垂直方向ｖ、水平方向ｈ）の走査のうち、光源装置１０から射出される光を垂直方向ｖに走査する垂直走査用スキャナである。なお、電気光学素子２１は、映像信号制御装置５０から印加される交流電圧Ｅ１に応じて、内部に生じる電界の大きさに応じて屈折率分布が変化することによって、光源装置１０から射出されるレーザー光を走査する。電気光学素子２１は、第１電極２２、第２電極２３、及び光学素子２４を備えている。
【００２７】
λ／２波長板２５は、当該１／２波長板２５の光学軸（常光と異常光に分かれない方向）Ｐが、入射するレーザー光の偏光方向（ｖ偏光）と４５度の角度をなすように配置されている。このように配置することで、電気光学素子２１から射出されたＰ偏向のレーザー光は、λ／２波長板２５を通過することで複屈折効果により偏光面が９０度回転する。したがってλ／２波長板２５を通過した後のレーザー光は、水平方向ｈと平行な直線偏光（以降ｈ偏光とする）の光となる。すなわち、λ／２波長板２５は、入射されたＰ偏向の光を、Ｓ偏向の光に偏向する。
【００２８】
なお、図１に示した例において、電気光学素子２１及び電気光学素子２６の配置は、逆であってもよい。この場合、光が進む方向に向かって、光源装置１０、電気光学素子２６、λ／２波長板２５、及び電気光学素子２１が順に配置されるようにしてもよい。
【００２９】
電気光学素子２６は、映像信号制御装置５０から印加される交流電圧Ｅ２に応じて、λ／２波長板２５から射出されるＳ偏向の光を水平方向ｈに走査する水平走査用スキャナである。なお、電気光学素子２６は、映像信号制御装置５０から印加される交流電圧Ｅ２に応じて、内部に生じる電界の大きさに応じて屈折率分布が変化することによって、λ／２波長板２５から射出されるレーザー光を走査する。電気光学素子２６は、第１電極２７、第２電極２８、及び光学素子２９を備えている。
【００３０】
次に、電気光学素子２１について説明する。
光学素子２４は、電気光学効果を有する誘電体結晶（電気光学結晶）であり、例えば、ＫＴＮ（タンタル酸ニオブ酸カリウム、ＫＴａ１−ｘＮｂｘＯ３）の組成を有する結晶材料で構成されている。また、ＫＴＮ結晶はカー効果（等方性材料に電場をかけると複屈折性が生じる現象であり、印加電圧により発生した電界の強さの二乗に比例する）を利用した結晶である。また、光学素子２４は、直方体形状であり、光学素子２４の上面２４ａには第１電極２２が配置され、下面２４ｂには第２電極２３が配置されている。
第１電極２２及び第２電極２３には、交流電圧Ｅ１を印加する映像信号制御装置５０が接続されている。また、第１電極２２及び第２電極２３は、光学素子２４内を進行するレーザー光Ｌの進行方向の寸法がほぼ同じである。これにより、第１電極２２と第２電極２３との間の光学素子２４に電界が生じるようになっている。例えば、第２電極２３より第１電極２２に高い電圧が印加されると、第１電極２２から第２電極２３に向かって（矢印Ａに示す方向）電界が生じる。その結果、電気光学結晶の屈折率は第１電極２２から第２電極２３に向かって高くなる。また、矢印Ａは、第１電極２２及び第２電極２３の配列方向、すなわち、電圧の印加方向である。
【００３１】
また、光学素子２４は、電気光学素子２１の入射端面２１ａの第１電極２２に近い側からレーザー光を入射させるように配置されている。これにより、電気光学素子２１は、入射したレーザー光を基準に片側に走査する片側走査を行う。つまり、電気光学素子２１の屈折率分布により、光学素子２４に入射したレーザー光は第２電極２３側のみに曲げられるため、光学素子２４の第１電極２２側からレーザー光を入射させることにより、スキャン範囲を大きく取ることが可能となっている。
【００３２】
第１電極２２には、電源Ｅ１により例えば＋Ｖ１［Ｖ］の電圧が印加され、第２電極２３には、映像信号制御装置５０により例えば０［Ｖ］の電圧が印加される。第１電極２２及び第２電極２３に電圧を印加することで、光学素子２４には第１電極２２から第２電極２３に向かって電界が生じる。これにより、光学素子２４の屈折率は、第１電極２２側が低くなり、第２電極２３側に向かって屈折率が徐々に高くなる。そして、光学素子２４の内部に生じる電界方向Ａと垂直な方向に進行するレーザー光は屈折する。具体的には、電気光学素子２１の入射端面２１ａから入射したレーザー光Ｌは、光学素子２４の屈折率が高い第２電極２３側に向かって曲げられる。
【００３３】
図２は、電気光学素子２１の電極に印加する電圧の波形を示す図である。図２において、横軸は時間、縦軸は電圧のレベルである。
第１電極２２に印加される電圧の波形は、例えば、図２に示すように、鋸歯状の波形である。この初期値Ｓ１（０Ｖ）の電圧を第１電極２２に印加すると、図１に示すように、光源装置１０から射出され光学素子２４を進行するレーザー光Ｌは直進し電気光学素子２１の射出端面２１ｂから射出される。
【００３４】
また、第１電極２２に印加する電圧値を、図２の電圧の波形に示すように徐々に上げると、光学素子２４の屈折率勾配が大きくなる。これにより、第１電極２２に印加する電圧を上げ徐々に最大の電圧値Ｓ２（＋Ｖ１［Ｖ］）まで上げると、図１に示すように、光源装置１０から射出され光学素子２４を進行するレーザー光Ｌは、光学素子２４内において印加電圧の上昇とともに徐々に大きく屈折する。これにより、電気光学素子２１の射出端面２１ｂから射出される光は、スキャン範囲において電界方向Ａと同じ方向に走査される。
【００３５】
このように、図２に示す波形の電圧を第１電極２２に印加することで、光源装置１０から射出されたレーザー光Ｌは、電気光学素子２１により所定のスキャン範囲（走査範囲）内を走査されるようになっている。すなわち、第１電極２２に印加する電圧を変化させることで、電気光学素子２１の射出端面２１ｂから射出されるレーザー光は１次元方向に走査される。
なお、電気光学素子２１に印加される印加電圧の値である初期値０Ｖ、最大電圧値＋Ｖ１［Ｖ］は一例であり、電気光学素子２１から射出される光の偏角の大きさや、光学素子２４の厚みによって適宜変更が可能である。
【００３６】
次に、電気光学素子２６について説明する。
電気光学素子２６は電気光学素子２１と同様の構成であり、配置及び大きさのみ異なる。
電気光学素子２６も電気光学素子２１と同様に、入射したレーザー光を基準に片側に走査する片側走査となっている。
また、光学素子２９の大きさは、電気光学素子２１から走査されたレーザー光を入射可能な入射端面２６ａを有する大きさとなっている。
第２電極２８より第１電極２７に高い電圧が印加されると、第１電極２７から第２電極２８に向かって（矢印Ｂに示す方向）電界が生じる。その結果、電気光学結晶の屈折率は第１電極２７から第２電極２８に向かって高くなる。また、矢印Ｂは、第１電極２７、第２電極２８の配列方向、すなわち、電圧の印加方向である。
【００３７】
ＫＴＮ結晶は、電圧の印加方向Ａとスキャン方向とが略一致するため、電気光学素子２１が光源装置１０から射出されたレーザー光を垂直方向に走査し、電気光学素子２６が電気光学素子２１から射出されたレーザー光を水平方向に走査するには、電気光学素子２１の電圧の印加方向Ａと、電気光学素子２６の電圧の印加方向Ｂとを略直交させて配置する。具体的には、電気光学素子２６は、電気光学素子２１の配置に対して、レーザー光Ｌの光路を中心に９０度回転させた状態で、光源装置１０から射出されたレーザー光の光路上に配置されている。これにより、電気光学素子２６の射出端面２６ｂから射出される光は、スキャン範囲において電界方向Ｂと同じ方向に走査される。
【００３８】
次に、本実施形態の原理について、図３及び図４を用いて説明する。
図３は、本実施形態に係る駆動信号の例を説明する図である。図４は、本実施形態に係るスクリーン３０に投影される画像の例を説明する図である。
図３において、横軸は時刻である。符号ｇ１０１が示す波形は、ＶＳＹＮＣ（垂直同期）信号の波形、符号ｇ１０２が示す波形は、映像信号制御装置５０に入力される映像信号を模式的に表した波形である。また、符号ｇ１０３が示す波形は、映像信号制御装置５０からＬＤ１０Ｒの駆動部に入力されるＲ（赤）映像信号を模式的に表した波形、符号ｇ１０４が示す波形は、映像信号制御装置５０からＬＤ１０Ｇの駆動部に入力されるＧ（緑）映像信号を模式的に表した波形、符号ｇ１０５が示す波形は、映像信号制御装置５０からＬＤ１０Ｂの駆動部に入力されるＢ（青）映像信号を模式的に表した波形である。
また、図４では、説明のため、光源装置１０、電気光学素子２１、スクリーン３０のみを示している。図４において、符号ｇ１５１が示す範囲は、ＲＧＢの光線を合成した表示範囲である。
【００３９】
色収差は、波長によって光学部材の屈折率が異なることにより、結像する位置がずれることによって発生する。
ここで、電気光学素子２１を用いてＲＧＢの異なる波長の光を合波したビーム光をスキャンさせる場合、波長に応じて水平および垂直同期信号の１周期の期間内の表示タイミングを調整することにより、電気光学結晶からある距離に置かれたスクリーンに対してＲＧＢの各映像がずれることなく重なった状態で表示できる。
従って、本実施形態では、ＲＧＢの各映像が重なって表示されるように色ごとに表示開始タイミングと表示期間を調整する。一般的には短波長の光ほど光が強く曲がる、つまり屈折率が大きくなるので、本実施形態では、長波長の光の映像表示開始タイミングおよび映像表示期間に対して、短波長の光では映像表示開始タイミング遅らせ、かつ、映像表示期間を短くすることで、各色の映像が重なって表示するようにする。
すなわち、本実施形態では、光源装置１０のＬＤ１０Ｒ、ＬＤ１０Ｇ、及びＬＤ１０Ｂに入力される映像信号のタイミングを、各波長の特性に合わせて制御することで、スクリーン３０に表示される各波長の位置を図４のように調整する。
【００４０】
映像信号制御装置５０は、ｎフレームの映像信号のとき、ｎ−１フレームの映像信号の開始タイミングを遅らせ、終了時刻を早める。映像信号制御装置５０は、Ｒ映像信号に対して、映像信号の開始時刻ｔ１をｔ２に遅らせ、終了時刻ｔ８をｔ７に早める。また、映像信号制御装置５０は、Ｇ映像信号に対して、映像信号の開始時刻ｔ１をｔ３に遅らせ、終了時刻ｔ８をｔ６に早める。さらに、映像信号制御装置５０は、Ｂ映像信号に対して、映像信号の開始時刻ｔ１をｔ４に遅らせ、終了時刻ｔ８をｔ５に早める。
なお、図３では、ＶＳＹＮＣ信号の期間、映像信号のタイミングを変更する例を説明したが、映像信号制御装置５０は、ＨＳＹＮＣ（水平同期）信号の期間にも同様に、映像信号のタイミングを変更する。
【００４１】
次に、映像信号制御装置５０について説明する。
図５は、本実施形態に係る映像信号制御装置５０のブロック図である。
図５に示すように、映像信号制御装置５０は、クロックバッファ５０１、ＰＬＬ５０２、読み出し側タイミングコントローラー５０３、水平走査ドライバー５０４、垂直走査ドライバー５０５、書き込みＲＡＭコントローラー５０６、読み出しＲＡＭコントローラーＲ５０７、読み出しＲＡＭコントローラーＧ５０８、読み出しＲＡＭコントローラーＢ５０９、デュアルポートメモリーＲ５１０、デュアルポートメモリーＧ５１１、デュアルポートメモリーＢ５１２、レーザードライバー５１３、レーザードライバー５１４、及びレーザードライバー５１５を備えている。
【００４２】
クロックバッファ５０１は、映像信号出力装置４０から入力される映像信号に含まれるドットクロック（ＤＣＬＫ）信号のバッファ回路である。クロックバッファ５０１は、入力されたＤＣＬＫ信号を分配し、分配したＤＣＬＫ信号をＰＬＬ５０２、及び書き込みＲＡＭコントローラー５０６に出力する。
【００４３】
ＰＬＬ５０２は、クロックバッファ５０１から入力されたＤＣＬＫを分周して、デュアルポートメモリー（５１０、５１１、５１２）の読み出し側ポート、読み出しＲＡＭコントローラーＲ５０７、読み出しＲＡＭコントローラーＧ５０８、読み出しＲＡＭコントローラーＢ５０９、及びレーザードライバー５１３〜５１５を駆動するためのクロック信号（ＤＣＬＫ＿ＣＯＭＰ）を生成する。ＰＬＬ５０２は、生成したクロック信号を、読み出し側タイミングコントローラー５０３、水平走査ドライバー５０４、垂直走査ドライバー５０５、読み出しＲＡＭコントローラーＲ５０７、読み出しＲＡＭコントローラーＧ５０８、読み出しＲＡＭコントローラーＢ５０９、デュアルポートメモリーＲ５１０、デュアルポートメモリーＧ５１１、及びデュアルポートメモリーＢ５１２、及びレーザードライバー５１３〜５１５に出力する。
なお、ＰＬＬ５０２が出力するクロック信号の周波数は、次式（１）である。
【００４４】
クロック信号の周波数＝｛（出力水平解像度）／（入力水平解像度）｝
×｛（出力垂直解像度）／（入力垂直解像度）｝×（入力クロック周波数）…（１）
【００４５】
式（１）において、入力クロック周波数はＤＣＬＫ信号の周波数、入力水平解像度は入力される映像信号における水平方向の解像度、入力垂直解像度は入力される映像信号における垂直方向の解像度である。また、出力水平解像度はスクリーン３０上に投影される画像における水平方向の解像度、出力垂直解像度はスクリーン３０上に投影される画像における垂直方向の解像度である。
【００４６】
読み出し側タイミングコントローラー５０３は、ＰＬＬ５０２から入力されるクロック信号、及び映像信号出力装置４０から入力されるＨＳＹＮＣ信号に基づいて、読み出しアドレス発生器に必要な水平走査制御信号（ＨＳＹＮＣ＿ＣＯＭＰ）を生成する。読み出し側タイミングコントローラー５０３は、生成した水平走査制御信号を水平走査ドライバー５０４、読み出しＲＡＭコントローラーＲ５０７、読み出しＲＡＭコントローラーＧ５０８、読み出しＲＡＭコントローラーＢ５０９に出力する。
また、読み出し側タイミングコントローラー５０３は、ＰＬＬ５０２から入力されるクロック信号、及び映像信号出力装置４０から入力されるＶＳＹＮＣ信号に基づいて、読み出しアドレス発生器に必要な垂直走査制御信号（ＶＳＹＮＣ＿ＣＯＭＰ）を生成する。読み出し側タイミングコントローラー５０３は、生成した垂直走査制御信号を垂直走査ドライバー５０５、読み出しＲＡＭコントローラーＲ５０７、読み出しＲＡＭコントローラーＧ５０８、読み出しＲＡＭコントローラーＢ５０９に出力する。
【００４７】
水平走査ドライバー５０４は、読み出し側タイミングコントローラー５０３から入力された水平走査制御信号に基づいて、水平走査用の電気光学素子２６を制御する。
垂直走査ドライバー５０５は、読み出し側タイミングコントローラー５０３から入力された垂直走査制御信号に基づいて、垂直走査用の電気光学素子２１を制御する。
なお、水平走査ドライバー５０４及び垂直走査ドライバー５０５の構成例については、後述する。
【００４８】
書き込みＲＡＭコントローラー５０６、読み出しＲＡＭコントローラーＲ５０７、読み出しＲＡＭコントローラーＧ５０８、及び読み出しＲＡＭコントローラーＢ５０９それぞれには、波長毎の屈折率に応じたＶＳＹＨＣ及びＨＳＹＮＣ期間における読み出しタイミングと読み終わりタイミングが記憶されている。
書き込みＲＡＭコントローラー５０６には、クロックバッファ５０１からＤＣＬＫ、映像信号出力装置４０からＶＳＹＮＣ信号、ＨＳＹＮＣ信号、ＤＥ信号、Ｒ映像信号、Ｇ映像信号、及びＢ映像信号が入力される。書き込みＲＡＭコントローラー５０６には、入力された信号を用いて、デュアルポートメモリーＲ５１０、デュアルポートメモリーＧ５１１、及びデュアルポートメモリーＢ５１２それぞれの書き込み側のアドレス（ＷＡＤＲ）、書き込み信号（ＷＥ）を生成する。書き込みＲＡＭコントローラー５０６は、生成した書き込み側のアドレス及び書き込み信号、入力されたデュアルポートメモリー用のＤＣＬＫ＿ＩＮ（Ｒ、Ｇ、Ｂ）及び映像信号（Ｒ，Ｇ，Ｂ）それぞれを、デュアルポートメモリーＲ５１０、デュアルポートメモリーＧ５１１、及びデュアルポートメモリーＢ５１２に出力する。
【００４９】
読み出しＲＡＭコントローラーＲ５０７は、ＰＬＬ５０２から入力されたクロック信号、読み出し側タイミングコントローラー５０３から入力された水平走査制御信号、及び垂直走査制御信号に基づいて、ディアルポートメモリーＲ５１０の読み出し側のアドレスを生成し、生成した読み出し側のアドレスをデュアルポートメモリーＲ５１０に出力する。
また、読み出しＲＡＭコントローラーＲ５０７は、ＶＳＹＮＣ＿ＣＯＭＰが入力されてからのＨＳＹＮＣとＤＣＬＫ＿ＣＯＭＰの数、及び記憶されている情報に基づいて読み出しのアドレスＲＡＤＲ＿Ｇを生成する。
【００５０】
読み出しＲＡＭコントローラーＧ５０８は、ＰＬＬ５０２から入力されたクロック信号、読み出し側タイミングコントローラー５０３から入力された水平走査制御信号、及び垂直走査制御信号に基づいて、ディアルポートメモリーＧ５１１の読み出し側のアドレスを生成し、生成した読み出し側のアドレスをデュアルポートメモリーＧ５１１に出力する。
また、読み出しＲＡＭコントローラーＧ５０８は、ＶＳＹＮＣ＿ＣＯＭＰが入力されてからのＨＳＹＮＣとＤＣＬＫ＿ＣＯＭＰの数、及び記憶されている情報に基づいて読み出しのアドレスＲＡＤＲ＿Ｇを生成する。
【００５１】
読み出しＲＡＭコントローラーＢ５０９は、ＰＬＬ５０２から入力されたクロック信号、読み出し側タイミングコントローラー５０３から入力された水平走査制御信号、及び垂直走査制御信号に基づいて、ディアルポートメモリーＢ５１２の読み出し側のアドレスを生成し、生成した読み出し側のアドレスをデュアルポートメモリーＢ５１２に出力する。
また、読み出しＲＡＭコントローラーＢ５０９は、ＶＳＹＮＣ＿ＣＯＭＰが入力されてからのＨＳＹＮＣとＤＣＬＫ＿ＣＯＭＰの数、及び記憶されている情報に基づいて読み出しのアドレスＲＡＤＲ＿Ｂを生成する。
【００５２】
デュアルポートメモリーＲ５１０、デュアルポートメモリーＧ５１１、及びデュアルポートメモリーＢ５１２は、外部から入力された映像信号を最低２フレーム分蓄積することが可能なメモリーである。また、デュアルポートメモリーＲ５１０、デュアルポートメモリーＧ５１１、及びデュアルポートメモリーＢ５１２は、書き込み側と読み出し側でクロック、アドレス、データが独立して設定できることが必要である。
なお、デュアルポートメモリーＲ５１０、デュアルポートメモリーＧ５１１、及びデュアルポートメモリーＢ５１２は、３フレーム分以上、蓄積できてもよい。
【００５３】
デュアルポートメモリーＲ５１０には、書き込みＲＡＭコントローラー５０６から入力される書き込み側のアドレス、書き込み信号、及びデュアルポートメモリー用のＤＣＬＫ＿ＩＮＲに応じて、所定のアドレスに入力された信号を書き込まれる。デュアルポートメモリーＲ５１０は、読み出し側タイミングコントローラー５０３から入力された水平走査制御信号及び垂直走査制御信号、読み出しＲＡＭコントローラーＲ５０７から入力された読み出し側のアドレスに応じて読み出された出力用のＲ映像信号（ＯＵＴ＿Ｒ）をレーザードライバー５１３に出力する。
【００５４】
デュアルポートメモリーＧ５１１には、書き込みＲＡＭコントローラー５０６から入力される書き込み側のアドレス、書き込み信号、及びデュアルポートメモリー用のＤＣＬＫ＿ＩＮＧに応じて、所定のアドレスに入力された信号を書き込まれる。デュアルポートメモリーＧ５１１は、読み出し側タイミングコントローラー５０３から入力された水平走査制御信号及び垂直走査制御信号、読み出しＲＡＭコントローラーＧ５０８から入力された読み出し側のアドレスに応じて読み出された出力用のＧ映像信号（ＯＵＴ＿Ｇ）をレーザードライバー５１４に出力する。
【００５５】
デュアルポートメモリーＢ５１２には、書き込みＲＡＭコントローラー５０６から入力される書き込み側のアドレス、書き込み信号、及びデュアルポートメモリー用のＤＣＬＫ＿ＩＮＢに応じて、所定のアドレスに入力された信号を書き込まれる。デュアルポートメモリーＢ５１２は、読み出し側タイミングコントローラー５０３から入力された水平走査制御信号及び垂直走査制御信号、読み出しＲＡＭコントローラーＢ５０９から入力された読み出し側のアドレスに応じて読み出された出力用のＢ映像信号（ＯＵＴ＿Ｂ）をレーザードライバー５１５に出力する。
【００５６】
レーザードライバー５１３は、ＰＬＬ５０２から入力されたクロック信号、読み出しＲＡＭコントローラーＲ５０７によってデュアルポートメモリーＲ５１０から読み出された出力用のＲ映像信号に応じて、ＬＤ１０Ｒを駆動する。
レーザードライバー５１４は、ＰＬＬ５０２から入力されたクロック信号、読み出しＲＡＭコントローラーＧ５０８によってデュアルポートメモリーＧ５１１から読み出された出力用のＧ映像信号に応じて、ＬＤ１０Ｇを駆動する。
レーザードライバー５１５は、ＰＬＬ５０２から入力されたクロック信号、読み出しＲＡＭコントローラーＢ５０９によってデュアルポートメモリーＢ５１２から読み出された出力用のＧ映像信号に応じて、ＬＤ１０Ｂを駆動する。
【００５７】
次に、水平走査ドライバー５０４、及び垂直走査ドライバー５０５について説明する。
図６は、本実施形態に係る水平走査ドライバー５０４の一例の回路図である。図７は、本実施形態に係る垂直走査ドライバー５０５の一例の回路図である。
【００５８】
図６に示すように、水平走査ドライバー５０４は、カウンター回路５０４１、ＤＡＣ（デジタル信号−アナログ信号変換器）５０４２、抵抗Ｒ１、Ｒ２、Ｒ１１、Ｒ１２、Ｒｉ、Ｒｆ、オペアンプ５０４３、及びオペアンプ５０４４を含んで構成される。
また、図７に示すように、垂直走査ドライバー５０５は、カウンター回路５０５１、ＤＡＣ（デジタル信号−アナログ信号変換器）５０５２、抵抗Ｒ１、Ｒ２、Ｒ１１、Ｒ１２、Ｒｉ、Ｒｆ、オペアンプ５０５３、及びオペアンプ５０５４を含んで構成される。なお、Ｒ１の抵抗値とＲ１１の抵抗値とは等しく、Ｒ２の抵抗値とＲ１２の抵抗値とは等しい。
【００５９】
図６及び図７に示すように、水平走査ドライバー５０４と、垂直走査ドライバー５０５との差異は、カウンター回路５０４１または５０４２に入力される信号である。
水平走査ドライバー５０４は、カウンター回路５０４１によってＨＳＹＮＣの始まりでカウント値がクリアされ、入力されるＤＣＬＫ信号に応じてカウント値が加算される。これにより、水平走査ドライバー５０４は、１水平走査期間、図２に示したような単調に電圧が増加するのこぎり波を駆動信号として、電気光学素子２６に出力する。
垂直走査ドライバー５０５は、カウンター回路５０５１によってＶＳＹＮＣの始まりでカウント値がクリアされ、１水平走査期間の開始時にカウントアップが開始され、入力されるＤＣＬＫ信号に応じてカウント値が加算される。これにより、垂直走査ドライバー５０５は、１垂直走査期間、図２に示したような単調に電圧が増加するのこぎり波を駆動信号として、電気光学素子２１に出力する。
なお、図６及び図７において、走査制御信号の出力値は、次式（２）のようになる。
【００６０】
走査制御信号の出力値＝（ＶＤＡＣ−ＶＢＩＡＳ）×（Ｒ１／Ｒ２）×（Ｒｉ／Ｒｆ）
…（２）
【００６１】
式（２）において、ＶＤＡＣは、水平走査ドライバー５０４及び垂直走査ドライバー５０５から出力される駆動信号の元になる信号であり、１水平周期または１垂直周期で所定の電圧間で電圧が変化する信号であり、ＶＢＡＩＳは、バイアス電圧値である。
【００６２】
次に、読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）の構成について説明する。なお、読み出しＲＡＭコントローラーＲ５０７、読み出しＲＡＭコントローラーＧ５０８、読み出しＲＡＭコントローラーＢ５０９の構成は同じであるため、例として読み出しＲＡＭコントローラーＲ５０７の構成を説明する。
また、読み出しＲＡＭコントローラーＲ５０７、読み出しＲＡＭコントローラーＧ５０８、読み出しＲＡＭコントローラーＢ５０９は、コントローラー毎に、以下の各タイミングが設定されている。
・垂直有効信号開始タイミング（Ｖ＿ＶＡＬＩＤ＿ＳＴＡＲＴ）
・垂直有効信号終了タイミング（Ｖ＿ＶＡＬＩＤ＿ＥＮＤ）
・垂直ピッチ（Ｖ＿ＰＩＴＣＨ）
・水平有効信号開始タイミング（Ｈ＿ＶＡＬＩＤ＿ＳＴＡＲＴ）
・水平有効信号終了タイミング（Ｈ＿ＶＡＬＩＤ＿ＥＮＤ）
・水平ピッチ（Ｈ＿ＰＩＴＣＨ）
【００６３】
図８は、本実施形態に係る読み出しＲＡＭコントローラーＲ５０７のブロック図である。
図８に示すように、読み出しＲＡＭコントローラーＲ５０７は、Ｖカウンター５０７０、垂直有効信号生成部５０７１、垂直ピッチカウンター５０７２、垂直アドレス生成部５０７３、Ｈカウンター５０７４、水平有効信号生成部５０７５、水平ピッチカウンター５０７６、水平アドレス生成部５０７７、読み出しアドレス生成部５０７８、及びＯＥ信号生成部５０７９を備える。
【００６４】
Ｖカウンター５０７０は、ＰＬＬ５０２から入力されるクロック信号（ＤＣＬＫ＿ＣＯＭＰ）のタイミングに基づいて、現在スキャン中の垂直ライン（ＶＳＹＮＣ）数をカウントし、カウントしたＶカウントを垂直有効信号生成部５０７１に出力する。また、Ｖカウンター５０７０は、読み出し側タイミングコントローラー５０３から入力されるＶＳＹＮＣ＿ＣＯＭＰの立ち下がりでリセットされ、読み出し側タイミングコントローラー５０３から入力されるＨＳＹＮＣ＿ＣＯＭＰの立ち上がりでカウントアップする。
【００６５】
垂直有効信号生成部５０７１は、１垂直同期の期間における有効ラインを示す信号を生成し、生成した垂直有効信号を垂直ピッチカウンター５０７２及び垂直アドレス生成部５０７３に出力する。なお、垂直有効信号生成部５０７１は、Ｖカウンター５０７０から入力されたＶカウントの値が、Ｖ＿ＶＡＬＩＤ＿ＳＴＡＲＴの値以上かつＶ＿ＶＡＬＩＤ＿ＥＮＤの値以下であればＨ（ハイ）レベルの信号を出力し、それ以外の場合にＬ（ロー）レベルの信号を出力する。なお、垂直有効信号生成部５０７１には、Ｖ＿ＶＡＬＩＤ＿ＳＴＡＲＴ、Ｖ＿ＶＡＬＩＤ＿ＥＮＤが設定されている。
【００６６】
垂直ピッチカウンター５０７２は、１垂直同期の有効期間内に所定の間隔で有効ラインを示す垂直ＯＥ信号を生成し、生成した垂直ＯＥ信号を垂直アドレス生成部５０７３及びＯＥ信号生成部５０７９に出力する。具体的には、垂直ピッチカウンター５０７２は、読み出し側タイミングコントローラー５０３から入力されるＶＳＹＮＣ＿ＣＯＭＰの立下りでＶ＿ＰＩＴＣＨ以上の値にセット（例えばＦＦｈ）する。また、垂直ピッチカウンター５０７２は、垂直有効信号の立ち上がりでカウント値を００ｈにリセットし、以降、読み出し側タイミングコントローラー５０３から入力されるＨＳＹＮＣ＿ＣＯＭＰの立下りでカウントアップする。垂直ピッチカウンター５０７２は、カウント値がＶ＿ＰＩＴＣＨ−１の時にＨＳＹＮＣ＿ＣＯＭＰの立下り信号が入力されると００ｈにする。垂直ピッチカウンター５０７２は、カウント値を垂直アドレス生成部５０７３に出力する。また、垂直ピッチカウンター５０７２は、カウント値が００ｈの時に垂直ＯＥ信号としてＨレベルの信号を出力し、それ以外の時は垂直ＯＥ信号としてＬレベルの信号を出力する。なお、ｈは１６進数を表す。
【００６７】
垂直アドレス生成部５０７３は、デュアルポートメモリーＲ５１０に出力する読み出しアドレスＲＡＤＲの上位ビット（例えば上位１２ｂｉｔ）を生成し、生成した読み出しアドレスＲＡＤＲの上位ビットを読み出しアドレス生成部５０７８に出力する。具体的には、垂直アドレス生成部５０７３は、垂直有効信号生成部５０７１から入力される垂直有効信号がＬレベルの間、無効なアドレスを出力（例えばＦＦＦｈ）する。垂直アドレス生成部５０７３は、垂直有効信号の立ち上がりが入力されると読み出しアドレスＲＡＤＲの上位ビットを００ｈにセットし、垂直有効信号がＨレベルで垂直ピッチカウンター５０７２から入力されるカウント値がＶ＿ＰＩＴＣＨ−１のときにＨＳＹＮＣ＿ＣＯＭＰの立下りが入力されると、読み出しアドレスＲＡＤＲの上位ビットをカウントアップする。
【００６８】
Ｈカウンター５０７４は、ＰＬＬ５０２から入力されるクロック信号（ＤＣＬＫ＿ＣＯＭＰ）のタイミングに基づいて、現在スキャン中の水平位置（ＨＳＹＮＣ）をカウントし、カウントしたＨカウントを水平有効信号生成部５０７５に出力する。また、Ｈカウンター５０７４は、読み出し側タイミングコントローラー５０３から入力されるＨＳＹＮＣ＿ＣＯＭＰの立ち下がりでリセットされ、ＰＬＬ５０２から入力されるＤＣＬＫ＿ＣＯＭＰの立ち上がりでカウントアップする。
【００６９】
水平有効信号生成部５０７５は、１水平同期の期間における有効画素を示す信号を生成し、生成した水平有効信号を水平ピッチカウンター５０７６及び水平アドレス生成部５０７７に出力する。なお、水平有効信号生成部５０７５は、Ｈカウンター５０７４から入力されたＶカウントの値が、Ｈ＿ＶＡＬＩＤ＿ＳＴＡＲＴの値以上かつＨ＿ＶＡＬＩＤ＿ＥＮＤの値以下であればＨ（ハイ）レベルの信号を出力し、それ以外の場合にＬ（ロー）レベルの信号を出力する。なお、水平有効信号生成部５０７５には、Ｈ＿ＶＡＬＩＤ＿ＳＴＡＲＴ、Ｈ＿ＶＡＬＩＤ＿ＥＮＤが設定されている。
【００７０】
水平ピッチカウンター５０７６は、１水平同期の有効期間内に所定の間隔で有効画素を示す信号を生成し、生成した信号を水平アドレス生成部５０７７及び読み出しＯＥ信号生成部５０７９に出力する。具体的には、水平ピッチカウンター５０７６は、読み出し側タイミングコントローラー５０３から入力されるＨＳＹＮＣ＿ＣＯＭＰの立下りでＨ＿ＰＩＴＣＨ以上の値にセット（例えばＦＦｈ）する。また、水平ピッチカウンター５０７６は、水平有効信号の立ち上がりでカウンターを００ｈにリセットし、以降、ＰＬＬ５０２から入力されるＤＣＬＫ＿ＣＯＭＰの立下りでカウントアップする。水平ピッチカウンター５０７６は、カウント値がＨ＿ＰＩＴＣＨ−１の時まで、ＨＳＹＮＣ＿ＣＯＭＰの立下り信号が入力されると００ｈにする。水平ピッチカウンター５０７６は、カウント値を水平アドレス生成部５０７７に出力する。また、水平ピッチカウンター５０７６は、カウント値が００ｈの時に水平ＯＥ信号としてＨレベルの信号を出力し、それ以外の時に水平ＯＥ信号としてＬレベルの信号を出力する。
【００７１】
水平アドレス生成部５０７７は、デュアルポートメモリーＲ５１０に出力する読み出しアドレスＲＡＤＲの下位ビット（例えば下位１２ｂｉｔ）を生成し、生成した読み出しアドレスＲＡＤＲの下位ビットを読み出しアドレス生成部５０７８に出力する。具体的には、水平アドレス生成部５０７７は、水平有効信号生成部５０７５から入力される水平有効信号がＬレベルの間、無効なアドレスを出力（例えばＦＦＦｈ）する。水平アドレス生成部５０７７は、水平有効信号の立ち上がりが入力されると読み出しアドレスＲＡＤＲの下位ビットを００ｈにセットし、水平有効信号がＨレベルで水平ピッチカウンター５０７６から入力されるカウント値がＨ＿ＰＩＴＣＨ−１のときにＤＣＬＫ＿ＣＯＭＰの立下りが入力されると、読み出しアドレスＲＡＤＲの下位ビットをカウントアップする。
【００７２】
読み出しアドレス生成部５０７８は、垂直アドレス生成部５０７３から入力される上位ビットと、水平アドレス生成部５０７７から入力される下位ビットを用いて、読み出しアドレスＲＡＤＲを生成する。具体的には、読み出しアドレス生成部５０７８は、垂直ＯＥ信号と水平ＯＥ信号が両方ともＨレベルのときに上位に垂直アドレス、下位に水平アドレスを結合させたものを出力する。読み出しアドレス生成部５０７８は、それ以外の時、無効なアドレス（例えばＦＦＦＦＦＦｈ）を出力する。
【００７３】
ＯＥ信号生成部５０７９は、垂直ピッチカウンター５０７２から入力される垂直ＯＥ信号と、水平ピッチカウンター５０７６から入力される水平ＯＥ信号を用いて、デュアルポートメモリーＲ５１０の出力を制御するＯＥ信号を生成する。具体的には、ＯＥ信号生成部５０７９は、垂直ＯＥ信号と水平ＯＥ信号がいずれもＨレベルの時にＨレベルを出力し、それ以外の時にＬレベルを出力する。
【００７４】
次に、ＰＬＬ５０２によって生成されるクロック信号（ＤＣＬＫ＿ＣＯＭＰ）について説明する。
図９は、本実施形態に係る映像信号出力装置４０から入力されるドットクロック（ＤＣＬＫ＿ＩＮ）とＰＬＬ５０２により生成されるドットクロック（ＤＣＬＫ＿ＣＯＭＰ）との関係を説明する図である。図９において、横軸は時刻、縦軸は信号レベルである。また、符号ｇ２０１が示す波形は、映像信号出力装置４０から入力されるドットクロック（ＤＣＬＫ＿ＩＮ）信号（以下、ＤＣＬＫ＿ＩＮ信号という）の波形、符号ｇ２０２が示す波形は、ＰＬＬ５０２により生成されるドットクロック（ＤＣＬＫ＿ＣＯＭＰ）信号（以下、ＤＣＬＫ＿ＣＯＭＰ信号という）の波形である。
なお、図９に示す例では、出力側の解像度を水平方向および垂直方向それぞれ４倍の解像度にするとした場合の例である。
【００７５】
ＤＣＬＫ＿ＩＮ信号は、図９に示すように、時刻ｔ１１〜ｔ１４の期間、Ｌ（ロー）レベルであり、時刻ｔ１４〜ｔ１５の期間、Ｈ（ハイ）レベルである。すなわち、ＤＣＬＫ＿ＩＮ信号の１周期は、時刻ｔ１１〜ｔ１５の期間である。
ＤＣＬＫ＿ＣＯＭＰ信号は、時刻ｔ１１〜ｔ１２の期間、Ｌレベルであり、時刻ｔ１２〜ｔ１３の期間、Ｈレベルである。すなわち、ＤＣＬＫ＿ＣＯＭＰ信号の１周期は、時刻ｔ１１〜ｔ１３の期間である。
図９に示す例では、出力側の解像度を水平方向および垂直方向それぞれ４倍の解像度にするため、ＰＬＬ５０２は、ＤＣＬＫ＿ＩＮ信号を１６分周してＤＣＬＫ＿ＣＯＭＰ信号を生成する。換言すると、ＤＣＬＫ＿ＣＯＭＰ信号の周波数は、ＤＣＬＫ＿ＩＮ信号の１６倍である。
【００７６】
次に、映像信号出力装置４０から入力される垂直同期信号（以下、ＶＳＹＮＣ＿ＩＮという）、水平同期信号（以下、ＨＳＹＮＣ＿ＩＮという）、映像信号制御装置５０から出力される垂直同期制御信号（以下、ＶＳＹＮＣ＿ＣＯＭＰという）、水平同期制御信号（以下、ＨＳＹＮＣ＿ＣＯＭＰという）の関係を説明する。
図１０は、本実施形態に係るＶＳＹＮＣ＿ＩＮ、ＨＳＹＮＣ＿ＩＮ、ＶＳＹＮＣ＿ＣＯＭＰ、ＨＳＹＮＣ＿ＣＯＭＰの関係を説明する図である。図１０において、横軸は時刻、縦軸は信号レベルである。なお、図１０に示す例は、図９と同様に、出力側の解像度を水平方向および垂直方向それぞれ４倍の解像度にするとした場合の例である。
図１０において、符号ｇ２１１が示す波形は、ＶＳＹＮＣ＿ＩＮの波形、符号ｇ２１２が示す波形は、ＨＳＹＮＣ＿ＩＮの波形、符号ｇ２１３が示す波形は、ＶＳＹＮＣ＿ＣＯＭＰの波形、符号ｇ２１４が示す波形は、ＨＳＹＮＣ＿ＣＯＭＰの波形である。
【００７７】
符号２１１及び符号２１２が示す波形のように、１周期のＶＳＹＮＣ＿ＩＮ期間中に、ＨＳＹＮＣ＿ＩＮはｖ個ある。
一方、符号２１３及び符号２１４が示す波形のように、出力側の解像度に応じて４倍、すなわち、１周期のＶＳＹＮＣ＿ＣＯＭＰ期間中に、ＨＳＹＮＣ＿ＣＯＭＰは（ｖ×４）個ある。これらのＶＳＹＮＣ＿ＣＯＭＰ及びＨＳＹＮＣ＿ＣＯＭＰが、読み出し側タイミングコントローラー５０３から出力される信号である。
【００７８】
次に、デュアルポートメモリー（Ｒ５１０、Ｇ５１１、Ｂ５１２）への書き込むタイミングについて説明する。
図１１は、本実施形態に係るデュアルポートメモリー（Ｒ５１０、Ｇ５１１、Ｂ５１２）への書き込むタイミングについて説明する図である。図１１において、横軸は時刻、縦軸は各信号のレベルである。
【００７９】
ｇ３００が示す領域の波形は、時刻ｔ１０１〜ｔ１０５を含む期間の各波形である。符号ｇ３０１が示す波形は、映像信号出力装置４０から入力される垂直同期信号（ＶＳＹＮＣ＿ＩＮ）の波形、符号３０２が示す波形は、映像信号出力装置４０から入力される水平同期信号（ＨＳＹＮＣ＿ＩＮ）の波形、符号３０３が示す波形は、映像信号出力装置４０から入力されるデータイネーブル信号（ＤＥ＿ＩＮ）の波形である。
また、符号ｇ３０４が示す波形は、読み出し側タイミングコントローラー５０３から入力される垂直同期制御信号（ＶＳＹＮＣ＿ＣＯＭＰ）の波形、符号ｇ３０５が示す波形は、読み出し側タイミングコントローラー５０３から入力される水平同期制御信号（ＨＳＹＮＣ＿ＣＯＭＰ）の波形である。
また、符号ｇ３０６が示す波形は、水平走査ドライバー５０４から出力される駆動信号の波形、符号ｇ３０７が示す波形は、垂直走査ドライバー５０５から出力される駆動信号の波形である。
【００８０】
図１１において、時刻ｔ１０１から時刻ｔ１０３の期間は、ｎフレームにおける映像データの書き込み期間であり、かつｎ−１フレームにおける映像データの読み出し期間である。また、時刻ｔ１０４からｔ１０５の期間は、ｎ＋１フレームにおける映像データの書き込み期間であり、かつｎフレームにおける映像データの読み出し期間である。
【００８１】
ｇ３１０が示す領域の波形は、時刻ｔ１０１から時刻ｔ１０２の期間を拡大した期間の各波形である。
符号ｇ３１１が示す波形は、映像信号出力装置４０から入力されるドットクロック（ＤＣＬＫ＿ＩＮ）の波形、符号ｇ３１２が示す波形は、映像信号出力装置４０から入力される映像信号の波形である。符号ｇ３１３が示す波形は、読み出し側タイミングコントローラー５０３からデュアルポートメモリー（Ｒ５１０、Ｇ５１１、Ｂ５１２）に入力されるライトイネーブル（ＷＥ）信号の波形である。符号ｇ３１４が示す波形は、読み出し側タイミングコントローラー５０３からデュアルポートメモリー（Ｒ５１０、Ｇ５１１、Ｂ５１２）に入力されるアドレス信号（ＷＡＤＲ）信号の波形、符号ｇ３１５が示す波形は、１クロック分遅延させられた映像信号の波形である。
【００８２】
映像データの書き込み期間は、ＤＣＬＫ＿ＩＮの立ち下がり、ＨＳＹＮＣ＿ＩＮの立ち下がりである時刻ｔ１０１から開始される。また、符号３１３及び符号３１４が示す波形のように、読み出し側タイミングコントローラー５０３からデュアルポートメモリー（Ｒ５１０、Ｇ５１１、Ｂ５１２）に入力されるＷＥ信号及び映像信号（Ｒ、Ｇ、Ｂ）は１クロック遅れている。なお、デュアルポートメモリー（Ｒ５１０、Ｇ５１１、Ｂ５１２）に入力される映像信号（Ｒ、Ｇ、Ｂ）は１クロック（ＤＣＬＫ）遅れている理由は、ＷＥ信号が立ち上がったのち、再度クロックに基づいてアドレスを生成している。これに伴って映像信号も１クロック分遅延させて出力しているためである。
【００８３】
ここで、デュアルポートメモリー（Ｒ５１０、Ｇ５１１、Ｂ５１２）への書き込み処理時の映像信号制御装置５０について説明する。図１２は、本実施形態に係るデュアルポートメモリー（Ｒ５１０、Ｇ５１１、Ｂ５１２）への書き込み処理手順のフローチャートである。
（ステップＳ１）映像信号制御装置５０は、ＶＳＹＮＣ＿ＩＮの立下りで書き込みＲＡＭコントローラー５０６をリセットする。
（ステップＳ２）書き込みＲＡＭコントローラー５０６は、ＨＳＹＮＣの立下がりで、ＲＡＭ書き込みアドレスのうち垂直アドレスを示す部分をインクリメントする。
【００８４】
（ステップＳ３）書き込みＲＡＭコントローラー５０６は、ＤＥ信号（ＤＥ＿ＩＮ）の立ち上がり期間中、ＲＡＭ書き込みアドレスのうち水平アドレスを示す部分をインクリメントする。
（ステップＳ４）書き込みＲＡＭコントローラー５０６は、ＤＥ信号（ＤＥ＿ＩＮ）およびＲＡＭ書き込みアドレスを１クロック遅延した信号をデュアルポートＲＡＭの入力側に出力する。
【００８５】
次に、デュアルポートメモリー（Ｒ５１０、Ｇ５１１、Ｂ５１２）からの読み出しタイミングについて説明する。
図１３は、本実施形態に係るＶＳＹＮＣ期間におけるデュアルポートメモリー（Ｒ５１０、Ｇ５１１、Ｂ５１２）からの読み出しタイミングについて説明する図である。図１３において、横軸は時刻である。
【００８６】
ｇ４００が示す領域の波形は、時刻ｔ２０１〜ｔ２１０を含む期間の各波形である。符号ｇ４０１が示す波形は、映像信号出力装置４０から入力される垂直同期信号（ＶＳＹＮＣ＿ＩＮ）の波形、符号４０２が示す波形は、映像信号出力装置４０から入力される水平同期信号（ＨＳＹＮＣ＿ＩＮ）の波形、符号４０３が示す波形は、映像信号出力装置４０から入力されるデータイネーブル信号（ＤＥ＿ＩＮ）の波形である。
また、符号ｇ４０４が示す波形は、読み出し側タイミングコントローラー５０３から入力される垂直同期制御信号（ＶＳＹＮＣ＿ＣＯＭＰ）の波形、符号ｇ４０５が示す波形は、読み出し側タイミングコントローラー５０３から入力される水平同期制御信号（ＨＳＹＮＣ＿ＣＯＭＰ）の波形である。
【００８７】
また、符号ｇ４０６が示す波形は、デュアルポートメモリーＲ５１０から出力されるｎ−１フレーム及びｎフレームにおけるＲ映像信号（ＯＵＴ＿Ｒ）の波形であり、符号ｇ４０７が示す波形は、デュアルポートメモリーＧ５１１から出力されるｎ−１フレーム及びｎフレームにおけるＧ映像信号（ＯＵＴ＿Ｇ）の波形である。符号ｇ４０８が示す波形は、デュアルポートメモリーＢ５１２から出力されるｎ−１フレーム及びｎフレームにおけるＢ映像信号（ＯＵＴ＿Ｂ）の波形である。
また、符号ｇ４０９が示す波形は、水平走査ドライバー５０４から出力される駆動信号の波形、符号ｇ４１０が示す波形は、垂直走査ドライバー５０５から出力される駆動信号の波形である。
【００８８】
符号ｇ４００が示す領域の波形において、時刻ｔ２０１〜ｔ２０２の期間は、ｎフレームにおける映像データの書き込み期間であり、かつｎ−１フレームにおける映像データの読み出し期間でもある。また、時刻ｔ２０３〜ｔ２１０の期間は、ｎ＋１フレームにおける映像データの書き込み期間であり、かつｎフレームにおける映像データの読み出し期間でもある。
また、時刻ｔ２０１〜ｔ２０２の期間において、映像データが書き込まれるのは、図１１及び図１３に示すように、ＶＳＹＮＣ期間の最初のＤＥ＿ＩＮの立ち上がり〜最後のＤＥ＿ＩＮの立ち下がりまでの期間である。
【００８９】
ｇ４２０が示す領域の波形は、時刻ｔ２０４から時刻ｔ２０９の期間を拡大した期間の各波形である。
符号ｇ４２０が示す領域の画像のように、ＶＹＳＮＣ＿ＣＯＭＰの１周期において、時刻ｔ２０４〜ｔ２０９の期間、デュアルポートメモリーＲ５１０から映像信号ＯＵＴ＿Ｒが読み出されて出力される。換言すると、デュアルポートメモリーＲ５１０から映像信号ＯＵＴ＿Ｒは、ＶＹＳＮＣ＿ＣＯＭＰの１周期における最初のＤＥ＿ＩＮの立ち上がりの時刻ｔ２０３からΔｔ１遅れた時刻ｔ２０４のときから読み出される。また、デュアルポートメモリーＲ５１０から映像信号ＯＵＴ＿Ｒは、ＶＹＳＮＣ＿ＣＯＭＰの１周期における最後のＤＥ＿ＩＮの立ち下がりの時刻ｔ２１０からΔｔ１前の時刻ｔ２０９のときまで読み出される。
【００９０】
また、ＶＹＳＮＣ＿ＣＯＭＰの１周期において、時刻ｔ２０５〜ｔ２０８の期間、デュアルポートメモリーＧ５１１から映像信号ＯＵＴ＿Ｇが読み出されて出力される。換言すると、デュアルポートメモリーＧ５１１から映像信号ＯＵＴ＿Ｇは、ＶＹＳＮＣ＿ＣＯＭＰの１周期における最初のＤＥ＿ＩＮの立ち上がりの時刻ｔ２０３からΔｔ２遅れた時刻ｔ２０５のときから読み出される。また、デュアルポートメモリーＧ５１１から映像信号ＯＵＴ＿Ｒは、ＶＹＳＮＣ＿ＣＯＭＰの１周期における最後のＤＥ＿ＩＮの立ち下がりの時刻ｔ２１０からΔｔ２前の時刻ｔ２０８のときまで読み出される。
【００９１】
また、ＶＹＳＮＣ＿ＣＯＭＰの１周期において、時刻ｔ２０６〜ｔ２０７の期間、デュアルポートメモリーＢ５１２から映像信号ＯＵＴ＿Ｂが読み出されて出力される。換言すると、デュアルポートメモリーＢ５１２から映像信号ＯＵＴ＿Ｂは、ＶＹＳＮＣ＿ＣＯＭＰの１周期における最初のＤＥ＿ＩＮの立ち上がりの時刻ｔ２０３からΔｔ３遅れた時刻ｔ２０６のときから読み出される。また、デュアルポートメモリーＢ５１２から映像信号ＯＵＴ＿Ｂは、ＶＹＳＮＣ＿ＣＯＭＰの１周期における最後のＤＥ＿ＩＮの立ち下がりの時刻ｔ２１０からΔｔ３前の時刻ｔ２０７のときまで読み出される。
なお、図１３に示した例では、読み出しを始めるタイミングを遅らせる時間と、読み終わるタイミングを早める時間とが等しい例を説明したが、両者は電気光学素子２１及び電気光学素子２６の波長依存性に応じた値であり、異なっていてもよい。
【００９２】
以上のように、映像信号制御装置５０は、ＶＳＹＮＣ期間において、色収差に応じて映像信号を出力する期間を光毎に調整してレーザードライバー５１３〜５１５に出力する。
この結果、Ｂ映像信号が出力されるタイミングは、Ｇ映像信号の間隔より狭いタイミングで読み出される。また、Ｇ映像信号が出力されるタイミングは、Ｒ映像信号の間隔より狭いタイミングで読み出される。
これにより、本実施形態の映像信号制御装置５０は、波長によって収差が異なるため、ＶＳＹＮＣの１周期期間内で波長が短いデータほど画面の中央部分でのみ映像を表示するように映像データの転送を行う。
【００９３】
図１４は、本実施形態に係るＨＳＹＮＣ期間におけるデュアルポートメモリー（Ｒ５１０、Ｇ５１１、Ｂ５１２）からの読み出しタイミングについて説明する図である。図１４において、横軸は時刻、縦軸は各信号のレベルである。
なお、図１４は、図１３における符号４００における時刻ｔ２０４〜ｔ２０９の間の２つのＨＳＹＮＣ＿ＣＭＰの期間を拡大した図である。
【００９４】
図１３と同じ信号の波形には同じ符号を用いる。
符号ｇ６０１が示す波形は、ＰＬＬ５０２から入力されるドットクロック（ＤＣＬＫ＿ＣＯＭＰ）の波形、符号６０２が示す波形は、読み出しＲＡＭコントローラーＲ５０７から入力されるイネーブル信号（ＯＥ＿Ｒ）の波形、符号６０３が示す波形は、読み出しＲＡＭコントローラーＲ５０７から入力される読み出しアドレス信号（ＲＡＤＲ＿Ｒ）の波形である。
符号６０４が示す波形は、読み出しＲＡＭコントローラーＧ５０８から入力されるイネーブル信号（ＯＥ＿Ｇ）の波形、符号６０５が示す波形は、読み出しＲＡＭコントローラーＧ５０８から入力される読み出しアドレス信号（ＲＡＤＲ＿Ｇ）の波形である。
符号６０６が示す波形は、読み出しＲＡＭコントローラーＢ５０９から入力されるイネーブル信号（ＯＥ＿Ｂ）の波形、符号６０７が示す波形は、読み出しＲＡＭコントローラーＢ５０９から入力される読み出しアドレス信号（ＲＡＤＲ＿Ｂ）の波形である。
【００９５】
ＨＹＳＮＣ＿ＣＯＭＰの１周期（時刻ｔ３０１〜ｔ３０８）において、最初のＯＥ＿Ｒ信号の立ち下がり〜最後のＯＥ＿Ｒ信号の立ち下がりに合わせて、時刻ｔ３０２〜ｔ３０７の期間、デュアルポートメモリーＲ５１０から映像信号ＯＵＴ＿Ｒが読み出されて出力される。換言すると、デュアルポートメモリーＲ５１０から映像信号ＯＵＴ＿Ｒは、ＨＹＳＮＣ＿ＣＯＭＰの１周期におけるＨＳＹＣの立ち下がりの時刻ｔ３０１からΔｔ１１遅れた時刻ｔ３０２のときから読み出される。また、デュアルポートメモリーＲ５１０から映像信号ＯＵＴ＿Ｒは、次のＨＹＳＮＣ＿ＣＯＭＰの立ち下がりの時刻ｔ３０８からΔｔ１１前の時刻ｔ３０７のときまで読み出される。
【００９６】
また、ＨＹＳＮＣ＿ＣＯＭＰの１周期（時刻ｔ３０１〜ｔ３０８）において、最初のＯＥ＿Ｇ信号の立ち下がり〜最後のＯＥ＿Ｇ信号の立ち下がりに合わせて、時刻ｔ３０３〜ｔ３０６の期間、デュアルポートメモリーＧ５１１から映像信号ＯＵＴ＿Ｇが読み出されて出力される。換言すると、デュアルポートメモリーＧ５１１から映像信号ＯＵＴ＿Ｇは、ＨＹＳＮＣ＿ＣＯＭＰの１周期におけるＨＳＹＣの立ち下がりの時刻ｔ３０１からΔｔ１２遅れた時刻ｔ３０３のときから読み出される。また、デュアルポートメモリーＧ５１１から映像信号ＯＵＴ＿Ｇは、次のＨＹＳＮＣ＿ＣＯＭＰの立ち下がりの時刻ｔ３０８からΔｔ１２前の時刻ｔ３０６のときまで読み出される。
【００９７】
また、ＨＹＳＮＣ＿ＣＯＭＰの１周期（時刻ｔ３０１〜ｔ３０８）において、最初のＯＥ＿Ｂ信号の立ち下がり〜最後のＯＥ＿Ｂ信号の立ち下がりに合わせて、時刻ｔ３０４〜ｔ３０５の期間、デュアルポートメモリーＢ５１２から映像信号ＯＵＴ＿Ｂが読み出されて出力される。換言すると、デュアルポートメモリーＢ５１２から映像信号ＯＵＴ＿Ｂは、ＨＹＳＮＣ＿ＣＯＭＰの１周期におけるＨＳＹＣの立ち下がりの時刻ｔ３０１からΔｔ１３遅れた時刻ｔ３０４のときから読み出される。また、デュアルポートメモリーＧ５１１から映像信号ＯＵＴ＿Ｂは、次のＨＹＳＮＣ＿ＣＯＭＰの立ち下がりの時刻ｔ３０８からΔｔ１３前の時刻ｔ３０５のときまで読み出される。
【００９８】
以上のように、映像信号制御装置５０は、ＨＳＹＮＣ期間において、色収差に応じて映像信号を出力する期間を光毎に調整してレーザードライバー５１３〜５１５に出力する。
この結果、Ｂ映像信号が出力されるタイミングは、Ｇ映像信号の間隔より狭いタイミングで読み出される。また、Ｇ映像信号が出力されるタイミングは、Ｒ映像信号の間隔より狭いタイミングで読み出される。
これにより、本実施形態の映像信号制御装置５０は、波長によって収差が異なるため、ＨＳＹＮＣの１周期期間内で波長が短いデータほど画面の中央部分でのみ映像を表示するように映像データの転送を行う。
【００９９】
ここで、デュアルポートメモリー（Ｒ５１０、Ｇ５１１、Ｂ５１２）からの読み出し処理の一例について説明する。なお、以下の説明では、例として、読み出しＲＡＭコントローラーＲ５０７が、デュアルポートメモリーＲ５１０からの読み出し処理を説明する。
【０１００】
＜ＶＳＹＮＣ期間における読み出し開始付近の読み出しタイミングの説明＞
図１５は、本実施形態に係るデュアルポートメモリーからの読み出し開始付近のタイミングチャートである。図１５において、横軸は時刻である。なお、図１５に示す例では、Ｖ＿ＰＩＴＣＨ＝０５ｈの設定した例である。
図１５において、波形ｇ７０１は、映像信号出力装置４０から入力されるＶＳＹＮＣ＿ＩＮの波形、波形ｇ７０２は、映像信号出力装置４０から入力されるＨＳＹＮＣ＿ＩＮの波形である。また、波形ｇ７０３及び波形ｇ７０４それぞれは、読み出し側タイミングコントローラー５０３から出力されるＶＳＹＮＣ＿ＣＯＭＰ、ＨＳＹＮＣ＿ＣＯＭＰの各波形である。また、波形ｇ７０５は、読み出しＲＡＭコントローラーＲ５０７の垂直有効信号生成部５０７１によって生成される垂直有効信号の波形である。
【０１０１】
また、符号ｇ７１０が示す領域の波形は、符号ｇ７００が示す領域における時刻ｔ７０１〜ｔ７１２の期間を拡大したものである。
波形ｇ７２１は、Ｖカウンター５０７０によって生成されるＶカウント値の信号を示す波形、波形ｇ７２２は、垂直ピッチカウンター５０７２によって生成されるカウント値の信号を示す波形である。また、波形ｇ７２３は、垂直アドレス生成部５０７３の出力信号を示す波形、波形ｇ７２４は、垂直ピッチカウンター５０７２によって生成される垂直ＯＥ信号を示す波形である。
【０１０２】
図１５の波形ｇ７０４及び波形ｇ７２１のように、Ｖカウンター５０７０は、１ＶＳＹＮＣの期間、ＶＳＹＮＣ＿ＣＯＭＰの立ち上がりでリセットされた後、ＨＳＹＮＣ＿ＣＯＭＰの立ち下がりのタイミング（時刻ｔ７０２、ｔ７０３、・・・、ｔ７１１）で、Ｖカウント値をカウントアップする。また、波形ｇ７２１が示すように、Ｖカウント値は、設定されている垂直有効信号開始タイミング（Ｖ＿ＶＡＬＩＤ＿ＳＴＡＲＴ）である時刻ｔ７０４までは、Ｖ＿ＶＡＬＩＤ＿ＳＴＡＲＴから減算された値である。
【０１０３】
垂直有効信号生成部５０７１は、波形ｇ７２１及び波形ｇ７０５が示すように、Ｖカウント値がＶ＿ＶＡＬＩＤ＿ＳＴＡＲＴ以上になった時刻ｔ７０４において、垂直有効信号をＬレベルからＨレベルに切り替える。
垂直ピッチカウンター５０７２は、波形ｇ７０５及び波形ｇ７２２が示すように、ＶＳＹＮＣ＿ＣＯＭＰの立下りでＶ＿ＰＩＴＣＨ以上の値であるＦＦｈにセットし、時刻ｔ７０４において、垂直有効信号の立ち上がりでカウント値を００ｈにリセットする。そして、垂直ピッチカウンター５０７２は、ＨＳＹＮＣ＿ＣＯＭＰの立下りでカウントアップし、設定されているＶ＿ＰＩＴＣＨの０５ｈから０１ｈを減算した値となり、ＨＳＹＮＣ＿ＣＯＭＰの立下り信号のタイミングである時刻ｔ７０９のときにカウント値を００ｈにする。
【０１０４】
垂直アドレス生成部５０７３は、波形ｇ７０５及び波形ｇ７２３が示すように、垂直有効信号がＬレベルの時刻７０４までの間、無効なアドレスであるＦＦＦｈを出力する。そして、垂直アドレス生成部５０７３は、波形ｇ７２３が示すように、垂直有効信号の立ち上がりのタイミングである時刻７０４のとき、読み出しアドレスＲＡＤＲの上位ビットを００ｈにセットする。そして、垂直アドレス生成部５０７３は、波形ｇ７０５、波形ｇ７２２、及び波形ｇ７２３が示すように、垂直有効信号がＨレベルでカウント値がＶ＿ＰＩＴＣＨ−１である０４ｈのときにＨＳＹＮＣ＿ＣＯＭＰの立下りが入力されるタイミングである時刻ｔ７０９のとき、読み出しアドレスＲＡＤＲの上位ビットを０００ｈから００１ｈにカウントアップする。
【０１０５】
また、垂直ピッチカウンター５０７２は、波形ｇ７２２及び波形ｇ７２４が示すように、カウント値が００ｈの以外のとき（時刻ｔ７０１〜ｔ７０４、ｔ７０５〜ｔ７０９、ｔ７１０〜ｔ７１２）に垂直ＯＥ信号としてＬレベルの信号を出力する。そして、垂直ピッチカウンター５０７２は、波形ｇ７２２及び波形ｇ７２４が示すように、カウント値が００ｈのとき（時刻ｔ７０４〜ｔ７０５、ｔ７０９〜ｔ７１０）に垂直ＯＥ信号としてＨレベルの信号を出力する。
【０１０６】
＜ＶＳＹＮＣ期間における読み出し開始終了の読み出しタイミングの説明＞
次に、デュアルポートメモリーからの読み出し終わり付近の動作について説明する。
図１６は、本実施形態に係るデュアルポートメモリーからの読み出し終わり付近のタイミングチャートである。図１６において、横軸は時刻である。なお、図１６に示す例においても、Ｖ＿ＰＩＴＣＨ＝０５ｈの設定した例である。また、図１５と同じ信号の波形については、同じ符号を用いる。
符号ｇ７２０が示す領域の波形は、符号ｇ７００が示す領域における時刻ｔ７２１〜ｔ７３２の期間を拡大したものである。
【０１０７】
垂直有効信号生成部５０７１は、波形ｇ７２１及び波形ｇ７０５が示すように、Ｖカウント値がＶ＿ＶＡＬＩＤ＿ＥＮＤになった時刻ｔ７２９において、垂直有効信号をＨレベルからＬレベルに切り替える。なお、Ｖ＿ＶＡＬＩＤ＿ＥＮＤのタイミングは、波形ｇ７０５及び波形ｇ７２２が示すように、設定されているＶ＿ＰＩＴＣＨに応じたタイミングであり、Ｖ＿ＰＩＴＣＨ−１であるカウント値が０４ｈのときと一致するように設定されている。
【０１０８】
垂直アドレス生成部５０７３は、波形ｇ７０５及び波形ｇ７２３が示すように、垂直有効信号の立ち下がりのタイミングである時刻ｔ７２９のとき、読み出しアドレスＲＡＤＲの上位ビットを無効なアドレスであるＦＦＦｈにする。
また、垂直ピッチカウンター５０７２は、波形ｇ７０５及び波形ｇ７２４が示すように、垂直有効信号がＨレベルの期間のカウント値が００ｈのときである時刻ｔ７２４〜ｔ７２５のときに垂直ＯＥ信号としてＨレベルの信号を出力し、垂直有効信号がＬレベルの期間である時刻ｔ７２９以降に垂直ＯＥ信号としてＬレベルの信号を出力する。
【０１０９】
＜垂直ＯＥ信号がＨのラインにおける１Ｈ開始付近の読み出しタイミングの説明＞
次に、垂直ＯＥ信号がＨのラインにおける１Ｈ開始付近のデュアルポートメモリーからの読み出しの動作について説明する。
図１７は、本実施形態に係る垂直ＯＥ信号がＨのラインにおける１Ｈ開始付近のデュアルポートメモリーからの読み出しのタイミングチャートである。図１７において、横軸は時刻である。また、図１５または図１６と同じ信号の波形については、同じ符号を用いる。
図１７において、波形ｇ７２５は、水平有効信号生成部５０７５によって生成される水平有効信号の波形である。
図１７の波形ｇ７２４に示すように、時刻ｔ８０１〜ｔ８１９の期間、垂直ＯＥ信号はＨレベルである。
【０１１０】
図１８は、図１７における時刻ｔ８０１〜ｔ８１９の期間を拡大したタイミングチャートである。図１８において、横軸は時刻である。また、図１７と同じ信号の波形については、同じ符号を用いる。
波形ｇ６０１は、ＰＬＬ５０２から入力されるＤＣＬＫ＿ＣＯＭＰの波形、波形ｇ８０１は、Ｈカウンター５０７４によってカウントされるカウント値の波形である。また、波形ｇ８０２は、水平アドレス生成部５０７７によって生成されるアドレスを示す信号の波形、波形ｇ８０３は、水平ピッチカウンター５０７６によって生成される水平ＯＥ信号の波形である。波形ｇ８０４は、ＯＥ信号生成部５０７９から出力されるＯＥ信号を示す波形である。また、波形ｇ８０５は、読み出しアドレス生成部５０７８から出力されるアドレスＲＡＤＲを示す波形、波形ｇ８０６は、デュアルポートメモリーＲ５０７から読み出されるデータを示す波形である。
なお、図１７及び図１８に示す例では、Ｈ＿ＶＡＬＩＤ＿ＳＴＡＲＴが０ｘ００６、Ｖ＿ＰＩＴＣＨが０ｘ０５、Ｈ＿ＰＩＴＣＨが０ｘ０６の例を示している。
【０１１１】
Ｈカウンター５０７４は、波形ｇ７０４及び波形ｇ８０１に示すように、ＨＳＹＮＣ＿ＣＯＭＰの立ち下がりのタイミングである時刻ｔ８０２のとき、カウント値をリセットする。そして、Ｈカウンター５０７４は、波形ｇ６０１及び波形ｇ８０１に示すように、ＰＬＬ５０２から入力されるＤＣＬＫ＿ＣＯＭＰの立ち上がりのタイミング（時刻ｔ８０３、ｔ８０４、・・・、ｔ８１８）でカウントアップする。
【０１１２】
水平有効信号生成部５０７５は、波形ｇ８０１及び波形ｇ７２５に示すように、Ｈカウンター５０７４のカウント値として設定されているＨ＿ＶＡＬＩＤ＿ＳＴＡＲＴ（＝０ｘ００６）のタイミングである時刻ｔ８０８のときに、ＬレベルからＨレベルに切り替える。
水平ピッチカウンター５０７６は、波形ｇ７２５及び波形ｇ７２２に示すように、ＨＳＹＮＣ＿ＣＯＭＰの立下りのタイミングである時刻ｔ８０１のときにカウント値をＦＦｈする。そして、水平ピッチカウンター５０７６は、波形ｇ８０１及び波形ｇ７２５に示すように、水平有効信号の立ち上がりのタイミングである時刻ｔ８０８のときにカウンターを００ｈにリセットし、以降、ＤＣＬＫ＿ＣＯＭＰの立下り（時刻ｔ８０９、ｔ８１０、・・・、ｔ８１８）のときにカウントアップする。
【０１１３】
水平ピッチカウンター５０７６は、波形ｇ７０４及び波形ｇ７２２に示すように、ＨＳＹＮＣ＿ＣＯＭＰの立下りのタイミングのときにカウント値をＦＦｈにセットする。そして、水平ピッチカウンター５０７６は、波形ｇ７０４、波形ｇ７２５、及び波形ｇ７２２に示すように、水平有効信号の立ち上がりのタイミングである時刻ｔ８０９のときにカウント値を００ｈにリセットし、以降、ＤＣＬＫ＿ＣＯＭＰの立下りのタイミング（時刻ｔ８０９〜ｔ８１３）のとき設定されているＨ＿ＰＩＴＣＨ−１（＝０５ｈ）までカウントアップする。そして、水平ピッチカウンター５０７６は、設定されているＨ＿ＰＩＴＣＨ−１（＝０５ｈ）であり、かつＤＣＬＫ＿ＣＯＭＰの立ち下がりのタイミングの時刻ｔ８１４のときに、カウント値を００ｈにリセットする。
【０１１４】
水平アドレス生成部５０７７は、波形ｇ７２５及び波形ｇ８０２に示すように、水平有効信号がＬレベルである時刻ｔ８０１〜ｔ８０８のときに無効なアドレスであるＦＦＦｈを出力する。そして、水平アドレス生成部５０７７は、水平有効信号の立ち上がりが入力されるタイミングである時刻ｔ８０８のときに読み出しアドレスＲＡＤＲの下位ビットを００ｈにセットする。そして、水平アドレス生成部５０７７は、水平有効信号がＨレベルで水平ピッチカウンター５０７６から入力されるカウント値がＨ＿ＰＩＴＣＨ−１（＝０５ｈ）であり、ＤＣＬＫ＿ＣＯＭＰの立下りのタイミングである時刻ｔ８１４のときに、読み出しアドレスＲＡＤＲの下位ビットを００ｈから００１ｈにカウントアップする。
【０１１５】
また、水平ピッチカウンター５０７６は、波形ｇ７２２及び波形ｇ８０３に示すように、カウント値が００ｈのとき（時刻ｔ８０８〜ｔ８０９、ｔ８１４〜ｔ８１５）に垂直ＯＥとしてＨレベルの水平ＯＥ信号を出力し、それ以外のとき（時刻ｔ８０１〜ｔ８０８、ｔ８０９〜ｔ８１４、ｔ８１５〜ｔ８１９）に水平ＯＥ信号としてＬレベルの信号を出力する。
【０１１６】
ＯＥ信号生成部５０７９は、波形ｇ７２４（図１７）、波形ｇ８０３、及び波形ｇ８０４に示すように、垂直ＯＥ信号及び水平ＯＥ信号がいずれもＨレベルのときである時刻ｔ８０８〜ｔ８０９のときにＨレベルのＯＥ信号を出力し、それ以外の時にＬレベルを出力する。
読み出しアドレス生成部５０７８は、波形ｇ８０４及び波形ｇ８０５に示すように、ＯＥ信号がＨレベルのタイミングである時刻ｔ８０８〜ｔ８０９のときに、上位に垂直アドレス、下位に水平アドレスを連結したアドレスＲＡＤＲ（＝１２３０００ｈ）を出力する。読み出しアドレス生成部５０７８は、それ以外の時、無効なアドレスであるＦＦＦＦＦＦｈを出力する。
【０１１７】
読み出しＲＡＭコントローラーＲ５０７は、波形ｇ８０６に示すように、ＤＣＬＫ＿ＣＯＭＰのタイミングに基づいて、時刻ｔ８０９〜ｔ８１０のとき生成されたアドレスＲＡＤＲ（＝１２３０００ｈ）のデータを読み出す。なお、読み出すタイミングがＤＣＬＫ＿ＣＯＭＰ１周期ずれる理由は、読み出しＲＡＭコントローラーＲ５０７がＤＣＬＫ＿ＣＯＭＰのタイミングで処理を行うためである。
【０１１８】
＜垂直ＯＥ信号がＨのラインにおける１Ｈ終了付近の読み出しタイミングの説明＞
次に、垂直ＯＥ信号がＨのラインにおける１Ｈ終了付近のデュアルポートメモリーからの読み出しの動作について説明する。
図１９は、本実施形態に係る垂直ＯＥ信号がＨのラインにおける１Ｈ終了付近のデュアルポートメモリーからの読み出しのタイミングチャートである。図２０は、図１９における時刻ｔ８３１〜ｔ８４９の期間を拡大したタイミングチャートである。図１９及び図２０において、横軸は時刻である。また、図１７及び図１８と同じ信号の波形については、同じ符号を用いる。
図１９の波形ｇ７２４に示すように、時刻ｔ８３１〜ｔ８４９の期間、垂直ＯＥ信号はＨレベルである。
【０１１９】
水平有効信号生成部５０７５は、波形ｇ８０１及び波形ｇ７２５に示すように、Ｈカウンター５０７４のカウント値として設定されているＨ＿ＶＡＬＩＤ＿ＥＮＤ（＝５１８ｈ）のタイミングである時刻ｔ８４１のときに、ＨレベルからＬレベルに切り替える。
水平ピッチカウンター５０７６は、波形ｇ７０４及び波形ｇ７２２に示すように、水平有効信号の立ち下がりのタイミングである時刻ｔ８４１のときにカウント値をＦＦｈにセットする。なお、Ｈ＿ＶＡＬＩＤ＿ＥＮＤのタイミングは、波形ｇ８０１及び波形ｇ７２２が示すように、Ｈ＿ＰＩＴＣＨ−１であるカウント値が０５ｈのときと一致するように設定されている。
【０１２０】
水平アドレス生成部５０７７は、波形ｇ７２５及び波形ｇ８０２に示すように、水平有効信号がＨレベルで水平ピッチカウンター５０７６から入力されるカウント値がＨ＿ＰＩＴＣＨ−１（＝０５ｈ）であり、ＤＣＬＫ＿ＣＯＭＰの立下りのタイミングである時刻ｔ８３５のときに、読み出しアドレスＲＡＤＲの下位ビットを１３Ｅｈから１３Ｆｈにカウントアップする。そして、水平アドレス生成部５０７７は、水平有効信号がＨレベルからＬレベルに切り替わるタイミングであるｔ８４１のときに、読み出しアドレスＲＡＤＲの下位ビットをＦＦＦｈにセットする。
【０１２１】
また、水平ピッチカウンター５０７６は、波形ｇ７２５及び波形ｇ８０３が示すように、水平有効信号がＨレベルの期間のカウント値が００ｈのときである時刻ｔ８３５〜ｔ８３６のときに水平ＯＥ信号としてＨレベルの信号を出力し、水平有効信号がＬレベルの期間である時刻ｔ８４１以降に水平ＯＥ信号としてＬレベルの信号を出力する。
ＯＥ信号生成部５０７９は、波形ｇ７２４（図１７）、波形ｇ８０３、及び波形ｇ８０４に示すように、垂直ＯＥ信号及び水平ＯＥ信号がいずれもＨレベルのときである時刻ｔ８３５〜ｔ８３６のときにＨレベルのＯＥ信号を出力し、それ以外の時にＬレベルを出力する。
【０１２２】
読み出しアドレス生成部５０７８は、波形ｇ８０４及び波形ｇ８０５に示すように、ＯＥ信号がＨレベルのタイミングである時刻ｔ８３５〜ｔ８３６のときに、上位に垂直アドレス、下位に水平アドレスを連結したアドレスＲＡＤＲ（＝１２３１３Ｆｈ）を出力する。読み出しアドレス生成部５０７８は、それ以外の時、無効なアドレスであるＦＦＦＦＦＦｈを出力する。
読み出しＲＡＭコントローラーＲ５０７は、波形ｇ８０６に示すように、ＤＣＬＫ＿ＣＯＭＰのタイミングに基づいて、時刻ｔ８３６〜ｔ８３７のとき生成されたアドレスＲＡＤＲ（＝１２３１３Ｆｈ）のデータを読み出す。
【０１２３】
以上のように、本実施形態では、ＯＥ信号がＨレベルの時、ＤＣＬＫ１周期後にアドレスＲＡＤＲ出力で指定されたアドレスのデータが出力され、また、ＯＥ信号がＬレベルの時、アドレスＲＡＤＲの値によらず、ＤＣＬＫ１周期後に００ｈが出力される。
これにより、本実施形態では、ＯＥ信号がＬＯの時は確実に黒が表示されるようになる。
【０１２４】
＜垂直ＯＥ信号がＬのラインにおける１Ｈ開始付近の読み出しタイミングの説明＞
次に、垂直ＯＥ信号がＬのラインにおける１Ｈ開始付近のデュアルポートメモリーからの読み出しの動作について説明する。
図２１は、本実施形態に係る垂直ＯＥ信号がＬのラインにおける１Ｈ開始付近のデュアルポートメモリーからの読み出しのタイミングチャートである。図２２は、図２１における時刻ｔ８５１〜ｔ８６９の期間を拡大したタイミングチャートである。図２１及び図２２において、横軸は時刻である。また、図１７〜図２０と同じ信号の波形については、同じ符号を用いる。なお、図２１及び図２２に示す例では、Ｖ＿ＰＩＴＣＨが０ｘ０５、Ｈ＿ＰＩＴＣＨが０ｘ０６の例を示している。
図２２は、垂直ＯＥ信号がＬレベルの期間を、時刻ｔ８５１〜ｔ８６９の期間として示している。
【０１２５】
波形ｇ８０１に示すようにＨカウンター５０７４の動作、波形ｇ７２５に示すように水平有効信号生成部５０７５の動作、波形ｇ７２２と波形ｇ８０３とに示すように水平ピッチカウンター５０７６の動作、及び波形ｇ８０２に示すように水平アドレス生成部５０７７の動作は、図１７及び図１８を用いて説明した垂直ＯＥ信号がＨのラインにおける１Ｈ開始付近の読み出し動作の場合と同じである。
【０１２６】
波形ｇ８０４に示すようにＯＥ信号生成部５０７９は、時刻ｔ８５１〜ｔ８６９の期間において垂直ＯＥ信号がＨレベルではないため、波形ｇ８０３に示す水平ＯＥ信号がＨレベルである時刻ｔ８５８〜ｔ８５９、ｔ８６４〜ｔ８６５の期間もＬレベルのＯＥ信号を出力する。
読み出しアドレス生成部５０７８は、波形ｇ８０５に示すように、ＯＥ信号がＬレベルであるため、時刻ｔ８５１〜ｔ８６８の期間に無効なアドレスＲＡＤＲ（＝ＦＦＦＦＦＦｈ）を出力する。
【０１２７】
＜垂直ＯＥ信号がＬのラインにおける１Ｈ終了付近の読み出しタイミングの説明＞
次に、垂直ＯＥ信号がＬのラインにおける１Ｈ終了付近のデュアルポートメモリーからの読み出しの動作について説明する。
図２３は、本実施形態に係る垂直ＯＥ信号がＬのラインにおける１Ｈ終了付近のデュアルポートメモリーからの読み出しのタイミングチャートである。図２４は、図２３における時刻ｔ８８１〜ｔ８９９の期間を拡大したタイミングチャートである。図２３及び図２４において、横軸は時刻である。また、図１７〜図２２と同じ信号の波形については、同じ符号を用いる。なお、図２３及び図２４に示す例では、Ｈ＿ＶＡＬＩＤ＿ＥＮＤが０ｘ５１８、Ｖ＿ＰＩＴＣＨが０ｘ０５、Ｈ＿ＰＩＴＣＨが０ｘ０６の例を示している。
図２３の波形７２４に示すように、時刻ｔ８８１〜ｔ８９９の期間、垂直ＯＥ信号はＬレベルである。
【０１２８】
波形ｇ８０１に示すようにＨカウンター５０７４の動作、波形ｇ７２５に示すように水平有効信号生成部５０７５の動作、波形ｇ７２２と波形ｇ８０３とに示すように水平ピッチカウンター５０７６の動作、及び波形ｇ８０２に示すように水平アドレス生成部５０７７の動作は、図１９及び図２０を用いて説明した垂直ＯＥ信号がＨのラインにおける１Ｈ開始付近の読み出し動作の場合と同じである。
【０１２９】
波形ｇ８０４に示すようにＯＥ信号生成部５０７９は、時刻ｔ８８１〜ｔ８９９の期間において垂直ＯＥ信号がＨレベルではないため、波形ｇ８０３に示す水平ＯＥ信号がＨレベルである時刻ｔ８８４〜ｔ８８５の期間もＬレベルのＯＥ信号を出力する。
読み出しアドレス生成部５０７８は、波形ｇ８０５に示すように、ＯＥ信号がＬレベルであるため、時刻ｔ８８１〜ｔ８９９の期間に無効なアドレスＲＡＤＲ（＝ＦＦＦＦＦＦｈ）を出力する。
【０１３０】
次に、デュアルポートメモリーへの読み出し処理手順について説明する。
図２５は、本実施形態に係るデュアルポートメモリーへの読み出し処理手順のフローチャートである。
まず、以下の説明における読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）に設定されている値について説明する。
なお、読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）毎にＶ＿ＶＡＬＩＤ＿ＳＴＡＲＴとＶ＿ＶＡＬＩＤ＿ＥＮＤ、Ｈ＿ＶＡＬＩＤ＿ＳＴＡＲＴとＨ＿ＶＡＬＩＤ＿ＥＮＤ、Ｖ＿ＰＩＣＴＨ、及びＨ＿ＰＩＣＴＨが設定されている。また、以下の説明では、光学結晶に入射するＲＧＢ各波長における電気光学結晶の屈折率をｎｒ、ｎｇ、ｎｂとしたとき、ｎｒ＜ｎｇ＜ｎｂであるとする。
ＲＧＢ各色におけるＶ＿ＶＡＬＩＤ＿ＳＴＡＲＴとＶ＿ＶＡＬＩＤ＿ＥＮＤをＶ＿ＶＡＬＩＤ＿ＳＴＡＲＴ＿Ｒ、Ｖ＿ＶＡＬＩＤ＿ＥＮＤ＿Ｒ、Ｖ＿ＶＡＬＩＤ＿ＳＴＡＲＴ＿Ｇ、Ｖ＿ＶＡＬＩＤ＿ＥＮＤ＿Ｇ、Ｖ＿ＶＡＬＩＤ＿ＳＴＡＲＴ＿Ｂ、Ｖ＿ＶＡＬＩＤ＿ＥＮＤ＿Ｂとすると、読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれには、Ｖ＿ＶＡＬＩＤ＿ＳＴＡＲＴ＿Ｒ＜Ｖ＿ＶＡＬＩＤ＿ＳＴＡＲＴ＿Ｇ＜Ｖ＿ＶＡＬＩＤ＿ＳＴＡＲＴ＿Ｂ＜Ｖ＿ＶＡＬＩＤ＿ＥＮＤ＿Ｂ＜Ｖ＿ＶＡＬＩＤ＿ＥＮＤ＿Ｇ＜Ｖ＿ＶＡＬＩＤ＿ＥＮＤ＿Ｒと設定されている。
さらに、これに合わせてＲＧＢごとのＶ＿ＰＩＴＣＨをＶ＿ＰＩＴＣＨ＿Ｒ、Ｖ＿ＰＩＴＣＨ＿Ｇ、Ｖ＿ＰＩＴＣＨ＿Ｂとすると、読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれには、Ｖ＿ＰＩＴＣＨ＿Ｒ＞Ｖ＿ＰＩＴＣＨ＿Ｇ＞Ｖ＿ＰＩＴＣＨ＿Ｂと設定されている。
【０１３１】
また、ＲＧＢ各色におけるＨ＿ＶＡＬＩＤ＿ＳＴＡＲＴとＨ＿ＶＡＬＩＤ＿ＥＮＤをＨ＿ＶＡＬＩＤ＿ＳＴＡＲＴ＿Ｒ、Ｈ＿ＶＡＬＩＤ＿ＥＮＤ＿Ｒ、Ｈ＿ＶＡＬＩＤ＿ＳＴＡＲＴ＿Ｇ、Ｈ＿ＶＡＬＩＤ＿ＥＮＤ＿Ｇ、Ｈ＿ＶＡＬＩＤ＿ＳＴＡＲＴ＿Ｂ、Ｈ＿ＶＡＬＩＤ＿ＥＮＤ＿Ｂとすると、読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれには、Ｈ＿ＶＡＬＩＤ＿ＳＴＡＲＴ＿Ｒ＜Ｈ＿ＶＡＬＩＤ＿ＳＴＡＲＴ＿Ｇ＜Ｈ＿ＶＡＬＩＤ＿ＳＴＡＲＴ＿Ｂ＜Ｈ＿ＶＡＬＩＤ＿ＥＮＤ＿Ｂ＜Ｈ＿ＶＡＬＩＤ＿ＥＮＤ＿Ｇ＜Ｈ＿ＶＡＬＩＤ＿ＥＮＤ＿Ｒと設定されている。
さらに、これに合わせてＲＧＢごとのＨ＿ＰＩＴＶＨをＨ＿ＰＩＴＶＨ＿Ｒ、Ｈ＿ＰＩＴＶＨ＿Ｇ、Ｈ＿ＰＩＴＶＨ＿Ｂとすると、読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれには、Ｈ＿ＰＩＴＣＨ＿Ｒ＞Ｈ＿ＰＩＴＣＨ＿Ｇ＞Ｈ＿ＰＩＴＣＨ＿Ｂと設定されている。
【０１３２】
（ステップＳ１０１）読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれのＶカウンター５０７０は、ＶＳＹＮＣ＿ＣＯＭＰの立下りでカウン値をリセットする。
（ステップＳ１０２）読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれのＶカウンター５０７０は、ＨＳＹＮＣ＿ＣＯＭＰの立ち上がりのタイミング毎にカウント値をカウントアップする。
【０１３３】
（ステップＳ１０３）読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれの垂直有効信号生成部５０７１は、１垂直同期の期間において、対応するＶカウンター５０７０によってカウントされたカウント値が、Ｖ＿ＶＡＬＩＤ＿ＳＴＡＲＴ以上かつＶ＿ＶＡＬＩＤ＿ＥＮＤ以下の間だけ、垂直有効信号をＨレベルにする。
【０１３４】
（ステップＳ１０４）読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれの垂直ピッチカウンター５０７２は、対応する垂直有効信号生成部５０７１から垂直有効信号の立ち下がりが入力されると、カウント値をリセットする。次に、読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれの垂直ピッチカウンター５０７２は、ＨＳＹＮＣ＿ＣＯＭＰの立ち下がりが入力されるごとにカウントアップする。ただし、垂直ピッチカウンター５０７２は、垂直ピッチカウンター５０７２のカウント値がＶ＿ＰＩＴＣＨ−１の時にＨＳＹＮＣ＿ＣＯＭＰの立下りが入力されると、カウント値を０にセットする。また、垂直ピッチカウンター５０７２は、カウント値が０の時に垂直ＯＥ信号をＨレベルにする。
【０１３５】
（ステップＳ１０５）読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれの垂直アドレス生成部５０７３は、垂直有効信号の立ち下がりが入力されると、アドレス値の上位ビットをリセットする。また、読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれの垂直アドレス生成部５０７３は、垂直ピッチカウンター５０７２のカウント値がＶＰＩＴＣＨ−１のときに、ＨＳＹＮＣ＿ＣＯＭＰの立ち下がりが入力されるごとにアドレスの上位ビットをカウントアップする。
【０１３６】
（ステップＳ１０６）読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれの垂直アドレス生成部５０７３は、上述したようにＲＧＢ毎に異なるＶ＿ＰＩＣＴＨが設定されているため、色ごとにピッチが異なる垂直アドレス（アドレスの上位ビット）を生成する。
（ステップＳ１０７）読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれの垂直ピッチカウンター５０７２は、上述したようにＲＧＢ毎に異なるＶ＿ＰＩＣＴＨが設定されているため、色ごとにピッチが異なる垂直ＯＥ信号を生成する。
１Ｈ期間内の処理において、読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれは、ステップＳ１０１〜Ｓ１０７と同様の処理を行う。
【０１３７】
（ステップＳ１０８）読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれのＨカウンター５０７４は、ＨＳＹＮＣ＿ＣＯＭＰの立ち下がりのタイミング毎にカウント値をリセットする。
（ステップＳ１０９）読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれのＨカウンター５０７４は、ＤＣＬＫ＿ＣＯＭＰの立ち上がりが入力されるごとにカウント値をカウントアップする。
【０１３８】
（ステップＳ１１０）読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれの水平有効信号生成部５０７５は、対応するＨカウンター５０７４のカウント値が、Ｈ＿ＶＡＬＩＤ＿ＳＴＡＲＴ以上かつＨ＿ＶＡＬＩＤ＿ＥＮＤの間だけ、水平有効信号をＨレベルにする。
【０１３９】
（ステップＳ１１１）読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれの水平ピッチカウンター５０７６は、対応する水平有効信号生成部５０７５から水平有効信号の立ち下がりが入力されると、カウント値をリセットする。次に、読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれの水平ピッチカウンター５０７６は、ＤＣＬＫ＿ＣＯＭＰの立ち上がりが入力されるごとにカウントアップする。ただし、水平ピッチカウンター５０７６は、カウント値がＨ＿ＰＩＴＣＨ−１の時にＤＣＬＫ＿ＣＯＭＰの立ち上がりが入力されると、カウント値を０にセットする。また、水平ピッチカウンター５０７６は、カウント値が０の時に水平ＯＥ信号をＨレベルにする。
【０１４０】
（ステップＳ１１２）読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれの水平アドレス生成部５０７７は、水平有効信号の立ち下がりが入力されると、アドレスの上位ビットをリセットする。また、読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれの水平アドレス生成部５０７７は、水平ピッチカウンター５０７６のカウント値がＨ＿ＰＩＴＣＨ−１のときにＤＣＬＫ＿ＣＯＭＰの立ち上がりが入力されるごとにカウントアップする。なお、読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれの水平アドレス生成部５０７７は、水平有効信号がＬレベルの間、無効なアドレス（例えばＦＦＦｈ）を出力する。
【０１４１】
（ステップＳ１１３）読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれの水平アドレス生成部５０７７は、上述したようにＲＧＢ毎に異なるＨ＿ＰＩＣＴＨが設定されているため、色ごとにピッチが異なる水平アドレス（アドレスの下位ビット）を生成する。
（ステップＳ１１４）読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれの水平ピッチカウンター５０７６は、上述したようにＲＧＢ毎に異なるＨ＿ＰＩＣＴＨが設定されているため、色ごとにピッチが異なる水平ＯＥ信号を生成する。
以下、読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれは、ステップＳ１０１〜Ｓ１１４を繰り返す。
【０１４２】
最終的に読み出しＲＡＭコントローラー（Ｒ５０７、Ｇ５０８、Ｂ５０９）それぞれは、ＯＥ信号として垂直ＯＥ信号と水平ＯＥ信号の論理積を出力し、読み出しアドレスＲＡＤＲとして上位ビットに垂直アドレス、下位ビットに水平アドレスを結合したものを出力する。
【０１４３】
また、映像信号制御装置５０は、色ごとにＤＥ信号（ＯＥ＿Ｒ、ＯＥ＿Ｇ、ＯＥ＿Ｂ）の立ち上がり、あるいは、の立ち上がりを検出したら、水平走査ドライバー５０４及び垂直走査ドライバー５０５それぞれのカウンター回路５０４１、５０５１、平均値出力部（オペアンプ５０４３、及び５０５３を含む回路）を初期化する。
【０１４４】
以上のように、本実施形態の表示装置１は、電気光学効果を有する第１の光学結晶（例えば電気光学素子２６）を光軸方向に配置し、第１の光学結晶を水平方向に光を走査させるように電圧を印加するようにしたビームスキャン方式の表示装置であって、映像を水平方向に表示する際に、第１の光学結晶の特性に基づいて色によって表示期間が異なるように、映像データの転送を制御する。
また、本実施形態の表示装置１は、電気光学効果を有する第２の光学結晶（例えば電気光学素子２１）を光軸方向に配置し、第１の光学結晶（例えば電気光学素子２６）と第２の光学結晶と間にλ／２波長板（例えばλ／２波長板２５）を配置し、第２の光学結晶を垂直方向に光を走査させるように電圧を印加するようにしたビームスキャン方式の表示装置であって、映像を垂直方向に表示する際に、第２の光学結晶の特性に基づいて色によって表示期間が異なるように、映像データの転送を制御する。
【０１４５】
以上の構成により、本実施形態の表示装置１は、光軸に配置される第１及び第２の光学結晶の特性に合わせて、表示される映像データの転送を制御するので、映像に含まれる色が異なっても異なる色を同じ位置に表示させることができる。
また、本実施形態の表示装置１は、ＲＧＢの３色のコリメート光を同一光軸上に合波し、その光線を強い色収差特性を有する２個の電気光学結晶により水平方向および垂直方向にスキャンすることで映像を表示するビームスキャン方式のディスプレイにおいて、ＲＧＢの各映像を正しく位置を合わせて表示させることができる。
換言すると、本実施形態の表示装置１は、波長が長いほど（屈折率が低いほど）、同期信号間で長い期間転送させ、波長が短いほど（屈折率が高いほど）、同期信号間で短い期間転送させることで、映像に含まれる色が異なっても異なる色を同じ位置に表示させることができる。
【０１４６】
なお、本実施形態では、映像信号出力装置４０が出力する映像信号の例としてＲＧＢの映像信号を説明したが、これに限られない。例えば、Ｙ／Ｐｂ／ＰｒまたはＹ／Ｃｂ／Ｃｒのコンポーネント信号であってもよい。このような映像信号が入力される場合であっても、映像信号制御装置５０は、光源の色空間に変換して、色収差に合わせたタイミングで各映像信号を光源に出力することで、各映像を正しく位置を合わせて表示させることができる。
さらに、光源もＲＧＢに限られない。このような場合であっても、映像信号制御装置５０は、光源の色空間に変換して、色収差に合わせたタイミングで各映像信号を光源に出力することで、各映像を正しく位置を合わせて表示させることができる。
【０１４７】
さらに、光源の数は、３つでなくてもよく、異なる色の２つ以上であればよく、４つ以上であってもよい。このような場合であっても、映像信号制御装置５０は、光源の色空間に変換して、色収差に合わせたタイミングで各映像信号を光源に出力することで、各映像を正しく位置を合わせて表示させることができる。
【０１４８】
また、本実施形態では、表示装置１が、２つの電気光学素子（２１、２６）とλ／２波長板２５とを備える例を説明したが、これに限られない。例えば、特許文献２に記載の発明のように、水平方向を走査する電気光学素子２６と、垂直方向に走査するガルバノミラー等とを含む構成であってもよい。このような構成において、映像信号制御装置５０は、水平方向のみ、すなわちＨＳＹＮＣの期間のみ、映像信号を転送するタイミングを制御するようにしてもよい。
【０１４９】
なお、本実施形態で説明した表示装置１は、例えばプロジェクタ、ヘッドマウントディスプレイ、電子機器、携帯端末等に適用することができる。
【０１５０】
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【０１５１】
なお、以上に説明した装置（例えば、映像信号制御装置５０）における任意の構成部の機能を実現するためのプログラムを、コンピューター読み取り可能な記録媒体に記録し、そのプログラムをコンピューターシステムに読み込ませて実行するようにしてもよい。なお、ここでいう「コンピューターシステム」とは、ＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）や周辺機器等のハードウェアを含むものとする。また、「コンピューター読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｋ）−ＲＯＭ等の可搬媒体、コンピューターシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピューター読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバーやクライアントとなるコンピューターシステム内部の揮発性メモリー（ＲＡＭ：Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）のように、一定時間プログラムを保持しているものも含むものとする。
【０１５２】
また、上記のプログラムは、このプログラムを記憶装置等に格納したコンピューターシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピューターシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。
また、上記のプログラムは、前述した機能の一部を実現するためのものであってもよい。さらに、上記のプログラムは、前述した機能をコンピューターシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であってもよい。
【符号の説明】
【０１５３】
１…表示装置、１０…光源装置、２０…光走査部、３０…スクリーン、４０…映像信号出力装置、５０…映像信号制御装置、１０Ｒ、１０Ｇ、１０Ｂ…ＬＤ、１１…ダイクロイックプリズム、２１、２６…電気光学素子、２２、２７…第１電極、２３、２８…第２電極、２４、２９…光学素子、２５…λ／２波長板、２１ａ、２６ａ…入射端面、２１ｂ、２６ｂ…射出端面、５０１…クロックバッファ、５０２…ＰＬＬ、５０３…読み出し側タイミングコントローラー、５０４…水平走査ドライバー、５０５…垂直走査ドライバー、５０６…書き込みＲＡＭコントローラー、５０７…読み出しＲＡＭコントローラーＲ、５０８…読み出しＲＡＭコントローラーＧ、５０９…読み出しＲＡＭコントローラーＢ、５１０…デュアルポートメモリーＲ、５１１…デュアルポートメモリーＧ、５１２…デュアルポートメモリーＢ、５１３〜５１５…レーザードライバー、５０４１、５０５１…カウンター回路、５０４２、５０５２…ＤＡＣ、Ｒ１、Ｒ２、Ｒ１１、Ｒ１２、Ｒｉ、Ｒｆ…抵抗、５０４３、５０４４、５０５３、５０５４…オペアンプ、５０７０…Ｖカウンター、５０７１…垂直有効信号生成部、５０７２…垂直ピッチカウンター、５０７３…垂直アドレス生成部、５０７４…Ｈカウンター、５０７５…水平有効信号生成部、５０７６…水平ピッチカウンター、５０７７…水平アドレス生成部、５０７８…読み出しアドレス生成部、５０７９…ＯＥ信号生成部
【図１】
2015203729.tif 000003
【図２】
2015203729.tif 000004
【図３】
2015203729.tif 000005
【図４】
2015203729.tif 000006
【図５】
2015203729.tif 000007
【図６】
2015203729.tif 000008
【図７】
2015203729.tif 000009
【図８】
2015203729.tif 000010
【図９】
2015203729.tif 000011
【図１２】
2015203729.tif 000012
【図１８】
2015203729.tif 000013
【図２０】
2015203729.tif 000014
【図２２】
2015203729.tif 000015
【図２４】
2015203729.tif 000016
【図２５】
2015203729.tif 000017
【図２６】
2015203729.tif 000018
【図２７】
2015203729.tif 000019
【図１０】
2015203729.tif 000020
【図１１】
2015203729.tif 000021
【図１３】
2015203729.tif 000022
【図１４】
2015203729.tif 000023
【図１５】
2015203729.tif 000024
【図１６】
2015203729.tif 000025
【図１７】
2015203729.tif 000026
【図１９】
2015203729.tif 000027
【図２１】
2015203729.tif 000028
【図２３】
2015203729.tif 000029