(57)【要約】      （修正有）【課題】ノーマリオフ動作し、且つコンタクト抵抗が極めて小さい窒化物半導体装置を提供する。【解決手段】基板と、基板の上に順次形成された第１の窒化物半導体層２３、及び第１の窒化物半導体層２３よりもバンドギャップが大きい第２の窒化物半導体層２４と、第２の窒化物半導体層上に選択的に積層された第３の窒化物半導体層２６と、第３の窒化物半導体２６以外の領域で第２の窒化物半導体層２４表面に形成されたｐ型の窒化物半導体層２７とを含む半導体層積層体と、第３の窒化物半導体２６の表面に形成された第１のオーミック電極２９ａ及び第２のオーミック電極２９ｂと、ｐ型の窒化物半導体層２７表面に形成されたゲート電極３０を備え、上方にｐ型の窒化物半導体層２７と第３の窒化物半導体層２６が何れも選択形成されていない領域の第２の窒化物半導体層２４の上方の表層にｐ型の窒化物半導体層２７に含有されるｐ型の不純物が含まれる。【選択図】図４
2015026629.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に形成された第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に形成された前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層と、
前記第２の窒化物半導体層上に選択的に形成されたｐ型の窒化物半導体層と、
前記第２の窒化物半導体層上であって前記ｐ型の窒化物半導体層の両側方にそれぞれ選択的に形成された２つのｎ型の第３の窒化物半導体層と、
前記２つの第３の窒化物半導体層それぞれの上に形成された第１のオーミック電極及び第２のオーミック電極と、
前記ｐ型の窒化物半導体層の上に形成されたゲート電極を有し、
上方に前記ｐ型の窒化物半導体層と前記第３の窒化物半導体層が何れも選択形成されていない領域の前記第２の窒化物半導体層の前記上方の表層に前記ｐ型の窒化物半導体層に含有されるｐ型の不純物が含まれることを特徴とする窒化物半導体装置。
【請求項２】
前記第３の窒化物半導体層の上方表層に前記ｐ型の窒化物半導体層に含有されるｐ型の不純物が含まれないことを特徴とする請求項１に記載の窒化物半導体装置。
【請求項３】
前記第３の窒化物半導体層の上方表層のｐ型不純物量Ｘと
上方に前記ｐ型の窒化物半導体層と前記第３の窒化物半導体層が何れも選択形成されていない領域の前記第２の窒化物半導体層の上方表層のｐ型不純物量Ｙが  Ｙ−Ｘ＞１×１０17ｃｍ-3  の関係であることを特徴とする請求項１に記載の窒化物半導体装置。
【請求項４】
前記第１のオーミック電極と前記第３の窒化物半導体層の間と、
前記第２のオーミック電極と前記第３の窒化物半導体層の間と、
前記第２の窒化物半導体層と前記ｐ型の窒化物半導体層の間に、
前記ｐ型の窒化物半導体層のエッチング加工用ガスに対して非活性である材料組成の第４の窒化物半導体層を有する
ことを特徴とする請求項１に記載の窒化物半導体装置。
【請求項５】
前記第３の窒化物半導体層の側壁を覆うように、第４の窒化物半導体層を有する
ことを特徴とする請求項４に記載の窒化物半導体装置。
【請求項６】
前記第２の窒化物半導体層の表面が前記ｐ型の窒化物半導体層の下部でリセス構造であることを特徴とする請求項４〜５に記載の窒化物半導体装置。
【請求項７】
前記リセス構造における、リセス底部が前記第２の窒化物半導体層を越えて前記第１の窒化物半導体層へ達することを特徴とする請求項６に記載の窒化物半導体装置。
【請求項８】
前記第１及び第２のオーミック電極の少なくとも一方が前記第３の窒化物半導体層に接する
ことを特徴とする請求項４〜７に記載の窒化物半導体装置。
【請求項９】
前記第１及び第２のオーミック電極の少なくとも一方が、更に前記第１の窒化物半導体層上方に発生する２次元電子ガス領域に接することを特徴とする請求項８に記載の窒化物半導体装置。
【請求項１０】
前記第３の窒化物半導体層のＡｌ組成率が、前記第２の窒化物半導体層のＡｌ組成比率よりも小さいことを特徴とする請求項１〜９に記載の窒化物半導体装置。
【請求項１１】
前記第３の窒化物半導体層のバンドギャップが前記第２の窒化物半導体層よりも小さいことを特徴とする請求項１〜９に記載の窒化物半導体装置。
【請求項１２】
前記第３の窒化物半導体層が、ＡｌｘＩｎｙＧａｚＮ（０≦ｘ、ｙ、ｚ≦１）であることを特徴とする請求項１〜９に記載の窒化物半導体装置。
【請求項１３】
前記第３の窒化物半導体層が、Ｓｉを５×１０18ｃｍ-3以上含有していることを特徴とする請求項１〜９に記載の窒化物半導体装置。
【請求項１４】
基板と、
前記基板の上に形成された第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に形成された前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層と、
前記第２の窒化物半導体層上に選択的に形成されたｐ型の窒化物半導体層と、
前記第２の窒化物半導体層上であって前記ｐ型の窒化物半導体層の両側方にそれぞれ選択的に形成された２つのｎ型の第３の窒化物半導体層と、
前記２つの第３の窒化物半導体層それぞれの上に形成された第１のオーミック電極及び第２のオーミック電極と、
前記ｐ型の窒化物半導体層の上に形成されたゲート電極を有し、
前記第１のオーミック電極と前記第３の窒化物半導体層の間と、前記第２のオーミック電極と前記第３の窒化物半導体層の間と、前記第２の窒化物半導体層と前記ｐ型の窒化物半導体層の間に前記ｐ型の窒化物半導体層のエッチング加工用ガスに対して非活性である材料組成の第４の窒化物半導体層を有する
ことを特徴とする窒化物半導体装置。
【請求項１５】
基板を準備し、
前記基板の上に、第１の窒化物半導体層を形成し、
前記第１の窒化物半導体層の上に、該第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層を積層し、
前記第２の窒化物半導体層の上に、第３の窒化物半導体層を積層し、
前記第３の窒化物半導体層の一部を選択的に除去し、第３の窒化物半導体層からなるキャップ層を形成し、
前記第２の窒化物半導体層、及び第３の窒化物半導体層からなるキャップ層を覆うように、ｐ型の窒化物半導体層を積層し、
前記ｐ型の窒化物半導体層の一部を選択的に除去し、ｐ型の窒化物半導体層からなるキャップ層を形成し、
第３の窒化物半導体層からなるキャップ層上に、第１のオーミック電極及び第２のオーミック電極を形成し、
前記ｐ型の窒化物半導体層からなるキャップ層上にゲート電極を形成する
ことを特徴とする窒化物半導体装置の製造方法。
【請求項１６】
基板を準備し、
前記基板の上に、第１の窒化物半導体層を形成し、
前記第１の窒化物半導体層の上に、該第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層を積層し、
前記第２の窒化物半導体層の上に、第３の窒化物半導体層を積層し、
前記第３の窒化物半導体層の一部を選択的に除去し、第３の窒化物半導体層からなるキャップ層を形成し、
前記第２の窒化物半導体層、及び第３の窒化物半導体層からなるキャップ層を覆うように、第４の窒化物半導体層からなるエッチングストッパ層、及びｐ型の窒化物半導体層を積層し、
前記エッチングストッパ層上のｐ型の窒化物半導体層の一部を選択的に除去し、ｐ型の窒化物半導体層からなるキャップ層を形成し、
前記第３の窒化物半導体層からなるキャップ層の上層で、第４の窒化物半導体層からなるキャップ層上に、第１のオーミック電極及び第２のオーミック電極を形成し、
前記ｐ型の窒化物半導体層からなるキャップ層上にゲート電極を形成する
ことを特徴とする窒化物半導体装置の製造方法。
【請求項１７】
基板を準備し、
前記基板の上に、第１の窒化物半導体層を形成し、
前記第１の窒化物半導体層の上に、該第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層を積層し、
前記第２の窒化物半導体層の上に、第３の窒化物半導体層を積層し、
前記第３の窒化物半導体層の一部を選択的に除去し、第３の窒化物半導体層からなるキャップ層を形成し、
前記第２の窒化物半導体層の上に、部分的に凹構造であるリセス部を設け、
前記第２の窒化物半導体層、第３の窒化物半導体層からなるキャップ層、及びリセス部を覆うように、第４の窒化物半導体層からなるエッチングストッパ層、及びｐ型の窒化物半導体層を積層し、
前記エッチングストッパ層上のｐ型の窒化物半導体層の一部を選択的に除去し、ｐ型の窒化物半導体層からなるキャップ層を形成し、
前記第３の窒化物半導体層からなるキャップ層の上層で、第４の窒化物半導体層からなるキャップ層上に、第１のオーミック電極及び第２のオーミック電極を形成し、
前記ｐ型の窒化物半導体層からなるキャップ層上にゲート電極を形成する
ことを特徴とする窒化物半導体装置の製造方法。
【請求項１８】
前記リセス部が、第２の窒化物半導体層を貫通し、前記リセス部の底部が前記第１の窒化物半導体層に達することを特徴とする、請求項１７に記載の窒化物半導体装置の製造方法。
【請求項１９】
基板を準備し、
前記基板の上に、第１の窒化物半導体層を形成し、
前記第１の窒化物半導体層の上に、該第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層を積層し、
前記第２の窒化物半導体層の上に、第３の窒化物半導体層を積層し、
前記第３の窒化物半導体層の一部を選択的に除去し、第３の窒化物半導体層からなるキャップ層を形成し、
前記第２の窒化物半導体層、及び第３の窒化物半導体層からなるキャップ層を覆うように、第４の窒化物半導体層からなるエッチングストッパ層、及びｐ型の窒化物半導体層を積層し、
前記エッチングストッパ層上のｐ型の窒化物半導体層の一部を選択的に除去し、ｐ型の窒化物半導体層からなるキャップ層を形成し、
前記第３の窒化物半導体層からなるキャップ層の上層で、第４の窒化物半導体層からなるキャップ層の一部を選択的に除去し、露出した前記第３の窒化物半導体に接するように第１のオーミック電極及び第２のオーミック電極を形成し、
前記ｐ型の窒化物半導体層からなるキャップ層上にゲート電極を形成する
ことを特徴とする窒化物半導体装置の製造方法。
【請求項２０】
前記第１のオーミック電極及び第２のオーミック電極が、前記第１の窒化物半導体層、前記第２の窒化物半導体層、前記第３の窒化物半導体層、及び前記第４の窒化物半導体層のいずれかに接するように形成することを特徴とする、請求項１５〜１９に記載の窒化物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の構造及びその製造方法、特にパワートランジスタ等として用いることができる半導体、特にIII族窒化物半導体を用いた装置、及びその製造方法に関する。
【背景技術】
【０００２】
III族窒化物半導体、特にＧａＮやＡｌＧａＮは、そのバンドギャップの広さから高い絶縁破壊電圧を有する。また、ＡｌＧａＮ／ＧａＮ等のヘテロ構造を容易に形成することが可能であり、ＡｌＧａＮとＧａＮが格子定数差から発生するピエゾ電荷とバンドギャップの差によりＡｌＧａＮ／ＧａＮ界面のＧａＮ層側に高濃度の電子のチャネル（２次元電子ガス層、２ＤＥＧ層）が発生し、これにより大電流動作、高速動作が可能である。これらのことからIII族窒化物半導体は、近年、パワー電界効果トランジスタ（ＦＥＴ）やダイオード等の電子デバイスへの応用が期待されている。
【０００３】
この大電流動作のため、例えばＡｌ組成率が２５％で厚さが２０ｎｍという一般的なプレーナ型のＡｌＧａＮ／ＧａＮ構造を用いたヘテロＦＥＴ（ＨＦＥＴ、図示せず）では、しきい値電圧がマイナスであるノーマリオン動作となってしまう。しかしながら、パワーＦＥＴを用いる一般的な回路においては、安全性の観点からしきい値電圧が正であるノーマリオフ動作が強く要望されている。
【０００４】
特許文献１に記載されている一般的なノーマリオフ動作するＡｌＧａＮ／ＧａＮ−ＨＦＥＴの断面構造例を図１に示す。適宜な基板（ＳｉＣ、Ｓａｐｐｈｉｒｅ、Ｓｉ、ＧａＮ等の基板、図示せず）や緩衝層等（III族窒化物半導体、特にＡｌＮ、ＡｌＧａＮ、ＧａＮ等を組み合わせた緩衝層、図示せず）上にチャネル層１であるIII族窒化物半導体（例えばＧａＮ）を形成し、バンドギャップがチャネル層１より大きいキャリア供給層２（例えばＡｌＧａＮ）を形成し、チャネル層１とキャリア供給層２界面のチャネル層側に２ＤＥＧ層３を発生させる。続いて、選択的にｐ型のIII族窒化物半導体（例えばｐ−ＡｌＧａＮ）のキャップ層４を形成し、その後、順次オーミック性接触するソース電極５ａと、ドレイン電極５ｂを形成し、それらの電極間のキャップ層４上にオーミック接触、もしくはショットキー性接触するゲート電極６を形成する。尚、このソース電極５ａと、ドレイン電極５ｂは、ｐ型のキャップ層４の左右にあれば良く、オーミック電極がキャリア供給層２、チャネル層１等のいずれのIII族窒化物半導体に接触していても良い（いわゆるリセスオーミック構造でも良い）ものとする。キャリア供給層２は、一般的にIII族窒化物半導体の場合ｎ型である。そのためｐ型のキャップ層４とキャリア供給層２との間に、自然空乏層が形成され、ゲート電極６に電圧の掛かっていない状態で空乏化される。これにより、ノーマリオフ動作させるためのゲート下のキャリア供給層２厚が厚く確保できる。図中は分かりやすくするために、ゲート電極６に正バイアスが掛けられ、２ＤＥＧ層３がゲート下に発生している状態を示している。ソース電極５ａ、ドレイン電極５ｂは、Ｔｉ、Ａｌ、Ｍｏ、Ｈｆ等の金属を１つもしくは２つ以上組み合わせた電極からなり、ゲート電極６は、Ｎｉ、Ｐｔ、Ｐｄ、Ａｕ等の金属を１つもしくは２つ以上組み合わせた電極からなる。
【０００５】
また、パワーデバイスにおいて、ノーマリオフ動作と同様に重要なのが、ＦＥＴのオン抵抗（Ｒｏｎ）の低減である。Ｒｏｎは、デバイスのＩｄｓ−Ｖｄｓ特性の電流の立ち上がる傾きから求まる抵抗値であるが、パワーデバイスにおいては所望の耐圧が取れている範囲内で、このＲｏｎは低ければ低いほど良い。このＲｏｎはおおよそソース抵抗（Ｒｓ：ソース・ゲート間抵抗）、ドレイン抵抗（Ｒｄ：ゲート・ドレイン間抵抗）とゲート下チャネル抵抗（Ｒｃｈ：ゲート直下のチャネルの抵抗）の和である（厳密には配線抵抗も含むがここでは割愛する）。従って、Ｒｏｎを低減するためには、Ｒｓ、Ｒｄ、Ｒｃｈをそれぞれ低減する必要があるが、Ｒｃｈに関しては、ゲート長やエピのシート抵抗に依存するので削減するには限界がある。またＲｄに関しては、Ｒｄを規定している主な抵抗成分がドレイン電極のコンタクト抵抗（Ｒｃ）とゲート・ドレイン間のエピタキシャル成長基板のシート抵抗であるが、高耐圧のパワーデバイスにおいては耐圧を確保するために、ゲート・ドレイン間距離（Ｌｇｄ）をある程度確保する必要がある。そのためＲｄの低減はＲｃの低減が重要となる。また、Ｒｓに関しては、Ｒｓを規定している主な抵抗がソース電極のコンタクト抵抗（Ｒｃ）とソース・ゲート間のエピタキシャル成長基板のシート抵抗である。これは、耐圧に無関係であるため、Ｒｏｎの改善のためには極力下げた方が良い。また、ソース・ゲート間のエピのシート抵抗は、ソース・ゲート間距離に大きく依存するが、プロセスマージンの観点から、ソース・ゲート間隔はある最小の距離が規定される。そのため、ソース・ゲート間のエピタキシャル成長基板のシート抵抗を下げるにも限界がある。以上をまとめると、Ｒｏｎの低減のためには、Ｒｃの低減とソース・ゲート間のエピのシート抵抗の低減が重要であり、特にＲｃの低減は、ソース、ドレイン両端に存在し、２倍で効くため、Ｒｃの低減はＲｏｎの低減に最も重要である。
【０００６】
特許文献２に記載されている一般的なコンタクト抵抗を低減したＡｌＧａＮ／ＧａＮ−ＨＦＥＴの断面構造例を図２に示す。適宜な基板（ＳｉＣ、Ｓａｐｐｈｉｒｅ、Ｓｉ、ＧａＮ等の基板、図示せず）や緩衝層等（III族窒化物半導体、特にＡｌＮ、ＡｌＧａＮ、ＧａＮ等を組み合わせた緩衝層、図示せず）上にチャネル層８であるIII族窒化物半導体（例えばＧａＮ）を形成し、バンドギャップがチャネル層８より大きいキャリア供給層９（例えばＡｌＧａＮ）を形成し、チャネル層８とキャリア供給層９界面のチャネル層側に２ＤＥＧ層１０を発生させる。続いてＳｉ等のｎ型ドーパントをドープしたIII族窒化物半導体（例えばｎ−ＧａＮ）のキャップ層１１を形成し、さらにIII族窒化物半導体（例えばＡｌＧａＮ）の第２のキャップ層１２を形成する。これらのIII族窒化物半導体の積層体の表面を、既知のドライエッチング技術を用いてエッチングしてリセス部１３を形成する。続いて、オーミック性接触するソース電極１４ａと、ドレイン電極１４ｂを、リセス部以外の第２のキャップ層１２上に形成し、リセス部１３の内側にショットキー性接触するゲート電極１５を形成する。ソース電極１４ａ、ドレイン電極１４ｂは、Ｔｉ、Ａｌ、Ｍｏ、Ｈｆ等の金属を１つもしくは２つ以上組み合わせた電極からなり、ゲート電極１５は、Ｎｉ、Ｐｔ、Ｐｄ、Ａｕ等の金属を１つもしくは２つ以上組み合わせた電極からなる。
【０００７】
また、ＧａＡｓでも広く使われている、ｎ+ドープしたキャップ層を用いた、コンタクト抵抗を低減する方法を、III族窒化物半導体に適用したＡｌＧａＮ／ＧａＮ−ＨＦＥＴの断面構造例を図３に示す。適宜な基板（ＳｉＣ、Ｓａｐｐｈｉｒｅ、Ｓｉ、ＧａＮ等の基板、図示せず）や緩衝層等（III族窒化物半導体、特にＡｌＮ、ＡｌＧａＮ、ＧａＮ等を組み合わせた緩衝層、図示せず）上にチャネル層１６であるIII族窒化物半導体（例えばＧａＮ）を形成し、バンドギャップがチャネル層１６より大きいキャリア供給層１７（例えばＡｌＧａＮ）を形成し、チャネル層１６とキャリア供給層１７界面のチャネル層側に２ＤＥＧ層１８を発生させる。続いてＳｉ等のｎ型ドーパントを大量に（５×１０18ｃｍ-3  以上）ドープしたIII族窒化物半導体（例えばｎ+−ＧａＮ）のキャップ層１９を形成する。これらのIII族窒化物半導体の積層体の表面を、既知のドライエッチング技術を用いてエッチング（もしくは選択エッチング）してリセス部２０を形成する。続いて、オーミック性接触するソース電極２１ａと、ドレイン電極２１ｂをリセス部以外のキャップ層１９上に形成し、リセス部２０の内側にショットキー性接触するゲート電極２２を形成する。ソース電極２１ａ、ドレイン電極２１ｂは、Ｔｉ、Ａｌ、Ｍｏ、Ｈｆ等の金属を１つもしくは２つ以上組み合わせた電極からなり、ゲート電極２２は、Ｎｉ、Ｐｔ、Ｐｄ、Ａｕ等の金属を１つもしくは２つ以上組み合わせた電極からなる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−２９２４７号公報
【特許文献２】特開２００４−０２２７７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、背景技術で記載した従来技術では、ノーマリオフ動作するIII族窒化物半導体を用いたＨＦＥＴを作製する際、問題がある。
【００１０】
通常の、一般的なプレーナ型のＡｌＧａＮ／ＧａＮ構造を用いたＨＦＥＴ（ノーマリオン型、図示せず）ではキャリア供給層であるＡｌＧａＮ表面にソース、及びドレイン電極であるオーミック電極を形成し、オーミックコンタクトを取るため、バリアハイトの高いＡｌＧａＮを貫いて電流が流れなければならず、コンタクト抵抗（Ｒｃ）が１〜３Ωｍｍ以上と悪かった。
【００１１】
さらに、特許文献１に記載されているｐ型キャップ層を設けるノーマリオフ型のＦＥＴ構造においては、ｐ型キャップ層を形成する過程で、ｐ型不純物であるＭｇがキャリア供給層表面側に拡散してしまう。その後選択ドライエッチング技術を用いて、ゲート領域以外のｐ型キャップ層を選択的に除去し、オーミック電極をキャリア供給層表面に形成するが、キャリア供給層表面はＭｇの拡散によりｐ型、もしくは高抵抗になってしまう問題があった。これにより、オーミックコンタクト不良を起こす可能性が高まり、場合によってはＲｃが５Ωｍｍ以上なることもあった。
【００１２】
それらを解決する方法としては、従来は、オーミックリセス構造法等を用いて、オーミック電極をＭｇが拡散していないＡｌＧａＮ／ＧａＮ界面に直接接触させ、２ＤＥＧ層に直接コンタクトを取る手法（いわゆる、リセスオーミック構造）が用いられていたが、これでも低減されたＲｃは０．８Ωｍｍ程度が限界だった。
【００１３】
また、特許文献２や、既知の技術であるｎ+ドープしたキャップ層（以降ｎ型キャップ層と表記する）を用いる低コンタクト抵抗化技術を、特許文献１に記載されているｐ型キャップ層を設けるノーマリオフ型のＦＥＴ構造に適用しようとしても、いくつかの問題が発生する。
【００１４】
まず第１に、ｐ型キャップ層とｎ型キャップ層は、同じキャリア供給層上に形成しなければならないため、製造方法が複雑であった。具体的には、ｐ型キャップ層とｎ型キャップ層のどちらかを先に形成しなければならなかった。
【００１５】
例えば特許文献１に記載されているｐ型キャップ層を選択的に先に形成した場合、その後、ｎ型キャップ層を、有機金属化学気相（ＭＯＣＶＤ）法等を用いて再成長する際、ｐ型キャップ層上にｎ型キャップ層を成長させないためにＳｉＯ2等のマスクを用いてｐ型キャップ層を保護した後、選択的にｎ型キャップ層を成長し、その後ＳｉＯ2等のマスクを除去するという、複雑な製造方法が必要だった。またこの方法は、ＳｉＯ2等のマスクを用いると、そのマスクが被っていない領域のＳｉＯ2の側面近くの領域にIII族窒化物半導体が成長できない等の問題も発生し、技術的に非常に難しい。
【００１６】
また逆も同様で、先にｎ型キャップ層を形成し、続いてｐ型キャップ層を形成する際、同様にＳｉＯ2等のマスクを用いてｎ型キャップ層を保護した後に、選択的にｐ型キャップ層を成長し、その後ＳｉＯ2等のマスクを除去するという、複雑な製造方法が必要だった。
【００１７】
本発明では、上記のような従来の問題に鑑みなされたものであって、ノーマリオフ動作するIII族窒化物半導体のソース、及びドレイン電極であるオーミック電極のオーミックコンタクト抵抗を大幅に低減した窒化物半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
そこで、本発明に係る窒化物半導体装置は、基板と、前記基板の上に形成された第１の窒化物半導体層と、前記第１の窒化物半導体層の上に形成された前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層と、前記第２の窒化物半導体層上に選択的に形成されたｐ型の窒化物半導体層と、前記第２の窒化物半導体層上であって前記ｐ型の窒化物半導体層の両側方にそれぞれ選択的に形成された２つのｎ型の第３の窒化物半導体層と、前記２つの第３の窒化物半導体層それぞれの表面に形成された第１のオーミック電極及び第２のオーミック電極と、前記ｐ型の窒化物半導体層表面に形成されたゲート電極を有し、上方に前記ｐ型の窒化物半導体層と前記第３の窒化物半導体層が何れも選択形成されていない領域の前記第２の窒化物半導体層の上方表層に前記ｐ型の窒化物半導体層に含有されるｐ型の不純物が含まれることを特徴とする。
【００１９】
さらに、本発明に係る窒化物半導体装置は、基板と、前記基板の上に順次形成された第１の窒化物半導体層、及び該第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層と、第２の窒化物半導体層上に選択的に積層され、積層することにより第２の窒化物半導体のバリアハイトを低減する効果のある第３の窒化物半導体層と、該第２の窒化物半導体層と第３の窒化物半導体層を覆うように積層された第４の窒化物半導体層と、選択的に積層された第３の窒化物半導体層上以外の領域で、第４の窒化物半導体層表面に形成されたｐ型の窒化物半導体層を含む半導体積層体と、第３の窒化物半導体層の上層で、第４の窒化物半導体層表面に形成された第１のオーミック電極及び第２のオーミック電極と、前記ｐ型の窒化物半導体層表面に形成されたゲート電極とを備え、前記第４の窒化物半導体層が前記ｐ型の窒化物半導体層のエッチング加工用ガスに対して非活性である材料組成であることを特徴とする。
【００２０】
また、本発明に係る窒化物半導体装置の製造方法は、基板を準備し、基板の上に、第１の窒化物半導体層を形成し、第１の窒化物半導体層の上に、該第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層を積層し、第２の窒化物半導体層の上に積層することにより第２の窒化物半導体のバリアハイトを低減する効果のある第３の窒化物半導体層を積層し、第３の窒化物半導体層の一部の領域を選択的に除去し、第１、第２、及び第３の窒化物半導体層を覆うようにｐ型の窒化物半導体層を再成長により形成し、ｐ型の窒化物半導体層の一部の領域を選択的に除去し、選択的に残されたｐ型の窒化物半導体層の両側方に部分的に残された第３の窒化物半導体層上に、それぞれ第１のオーミック電極及び第２のオーミック電極を形成し、選択的に残されたｐ型の窒化物半導体層の上にゲート電極を形成することを特徴とする。
【００２１】
また、本発明に係る窒化物半導体装置の製造方法は、基板を準備し、基板の上に、第１の窒化物半導体層を形成し、第１の窒化物半導体層の上に、該第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層を積層し、第２の窒化物半導体層の上に積層することにより第２の窒化物半導体のバリアハイトを低減する効果のある第３の窒化物半導体層を積層し、第３の窒化物半導体層の一部の領域を選択的に除去し、該第２の窒化物半導体と第３の窒化物半導体を覆うように積層された第４の窒化物半導体層と、ｐ型の窒化物半導体層を再成長により形成し、ｐ型の窒化物半導体層の一部の領域を選択的に除去し、選択的に残されたｐ型の窒化物半導体層の両側方に部分的に残された第３の窒化物半導体層の上層の第４の窒化物半導体層上に、それぞれ第１のオーミック電極及び第２のオーミック電極を形成し、選択的に残されたｐ型の窒化物半導体層の上にゲート電極を形成することを特徴とする。
【発明の効果】
【００２２】
本発明に係る窒化物半導体装置では、ノーマリオフ動作し、尚且つコンタクト抵抗を大幅に低減できる構造を提供する。それと同時に、Ｍｇの拡散等、コンタクト不良を起こす要因を排除することができる構造を提供する。
【００２３】
また、本発明に係る窒化物半導体装置の製造方法では、上記本発明に係る構成を有する窒化物半導体装置を製造することができる。よって、本発明に係る窒化物半導体装置の製造方法では、ノーマリオフ動作し、尚且つコンタクト抵抗が大幅に低く、コンタクト抵抗の面内分布が良好な窒化物半導体装置を、再現性、制御性良く製造することができる。
【図面の簡単な説明】
【００２４】
【図１】ｐ型キャップ層を有する窒化物半導体装置の構造例を示す模式断面図
【図２】ＡｌＧａＮ／ｎ−ＧａＮ低コンタクト抵抗キャップ層を有する窒化物半導体装置の構造例を示す模式断面図
【図３】ｎ+−ＧａＮキャップ層を有する窒化物半導体装置の構造例を示す模式断面図
【図４】低コンタクト抵抗とノーマリオフ動作を両立する窒化物半導体装置の構造例を示す模式断面図
【図５】低コンタクト抵抗とノーマリオフ動作を両立する窒化物半導体装置の製造における一部工程での各構成を示す模式断面図
【図６】（ａ）ゼロバイアス時のオーミック電極／ＡｌＧａＮ／ＧａＮ接触時の伝導体のバンド構造を示す模式図、（ｂ）ゼロバイアス時のオーミック電極／ｎ+−ＧａＮ／ＡｌＧａＮ／ＧａＮ接触時の伝導体のバンド構造を示す模式図
【図７】エッチングストッパ層を有し、低コンタクト抵抗とノーマリオフ動作を両立する窒化物半導体装置の構造例を示す模式断面図
【図８】エッチングストッパ層を有し、低コンタクト抵抗とノーマリオフ動作を両立する窒化物半導体装置の製造における一部工程での各構成を示す模式断面図
【図９】部分的にエッチングストッパ層を有し、低コンタクト抵抗とノーマリオフ動作を両立する窒化物半導体装置の製造における一部工程での各構成を示す模式断面図
【図１０】ゼロバイアス時のオーミック電極ＡｌＧａＮ／ｎ+−ＧａＮ／ＡｌＧａＮ／ＧａＮ接触時の伝導体のバンド構造を示す模式図
【図１１】エッチングストッパ層を有し、低コンタクト抵抗とノーマリオフ動作を両立するリセスゲート型窒化物半導体装置の構造例を示す模式断面図
【図１２】エッチングストッパ層を有し、低コンタクト抵抗とノーマリオフ動作を両立するリセスゲート型窒化物半導体装置の製造における一部工程での各構成を示す模式断面図
【図１３】エッチングストッパ層とリセス部を有し、低コンタクト抵抗とノーマリオフ動作を両立するリセス部の底部がチャネル層まで達するリセスゲート型窒化物半導体装置の構造例を示す模式断面図
【図１４】エッチングストッパ層を有し、低コンタクト抵抗とノーマリオフ動作を両立するダブルリセスゲート型窒化物半導体装置の製造における一部工程での各構成を示す模式断面図
【発明を実施するための形態】
【００２５】
（第１の実施形態）
図４（ａ）および図４（ｂ）に本発明における、第１の実施形態である、低コンタクト抵抗とノーマリオフ動作を両立する窒化物半導体装置の断面構造を示す。尚、本実施形態ではIII族窒化物半導体を用いて記述しているが、本発明は、それに限定を受けるものではない。
【００２６】
この構造は、適宜な基板（例えばＳｉＣ、Ｓａｐｐｈｉｒｅ、Ｓｉ、ＧａＮ等の基板、図示せず）や緩衝層等（例えばIII族窒化物半導体であるＡｌＮ、ＡｌＧａＮ、ＧａＮ、ＡｌＩｎＧａＮ等を複数組み合わせた緩衝層、図示せず）上に、チャネル層２３（例えばIII族窒化物半導体であるＧａＮやＩｎＧａＮ、ＡｌＩｎＧａＮ等）があり、それよりバンドギャップが広く、尚且つＡｌを含むキャリア供給層２４（例えばＡｌＧａＮ、ＩｎＡｌＧａＮ等）を積層した構造であり、チャネル層２３とキャリア供給層２４界面からチャネル層２３側に、ピエゾ電荷とバンドギャップの差により、２次元電子ガス層（２ＤＥＧ層２５）という高速で電子が移動できるチャネルが形成される。さらに、低コンタクト抵抗を実現するためのｎ型のキャップ層２６（例えばｎ−ＧａＮやｎ−ＩｎＧａＮ、ｎ−ＡｌＩｎＧａＮ等）が選択的に形成され、その選択的に形成されたｎ型のキャップ層２６の間にｎ型のキャップ層２６に接しないように、ノーマリオフ動作を実現するためのＭｇやＺｎがドーピングされたｐ型のキャップ層２７（例えばｐ−ＡｌＩｎＧａＮ、ｐ−ＩｎＧａＮ、ｐ−ＡｌＧａＮ、ｐ−ＧａＮ等）が選択的に形成される。ｎ型のキャップ層２６には、キャップ層が低抵抗なｎ型となるように、Ｓｉ等の不純物が少なくとも５×１０18ＳｉＮｃｍ-3ドーピングされていることが望ましい。また、キャリア供給層２４上にｐ型のキャップ層２７が形成されることにより、ｐ型のキャップ層２７直下付近の２ＤＥＧ層２５は、ｐ−ｎ接合により空乏化し、部分的に２ＤＥＧ層２５がない領域が形成され、これによりノーマリオフ動作が可能となる。
【００２７】
また、このｐ型のキャップ層２７が選択的に形成される際、ｐ型のキャップ層２７として選択エッチング加工される前のｐ型III族窒化物半導体層からＭｇやＺｎ等のｐ型不純物が、ｐ型III族窒化物半導体層と接するそれ以前に形成されたキャリア供給層２４表面や、選択的に形成されたｎ型のキャップ層２６表面や側面に拡散し、ｐ型、もしくは高抵抗化した拡散層２８が形成される。
【００２８】
この拡散する深さはｐ型不純物がＭｇである場合、数ｎｍ〜３０ｎｍ程度であり、拡散する不純物量は５×１０17ｃｍ-3〜５×１０18ｃｍ-3程度である。続いてｎ型のキャップ層２６にオーミック接触するソース電極２９ａとドレイン電極２９ｂが形成され、ｐ型のキャップ層２７表面にショットキー接合もしくはオーミック接合で接するようにゲート電極３０が形成される。ソース電極２９ａ及びドレイン電極２９ｂは、ｐ型のキャップ層２７の両側方にあれば良く、既知のオーミックリセス技術により、チャネル層２３、キャリア供給層２４、ｎ型のキャップ層２６のいずれに接していても良いし、ｎ型のキャップ層２６表面にあっても良い。また、ｎ型のキャップ層２６表面のｐ型、もしくは高抵抗化した拡散層２８は、ソース電極２９ａ及びドレイン電極２９ｂと接する領域で、部分的に除去されている、もしくはｎ型のキャップ層２６表面のｐ型不純物量が、上方にｐ型のキャップ層２７とｎ型のキャップ層２６が何れも選択形成されていない領域のキャリア供給層２４の上方の表層の拡散層２８のｐ型不純物量と比較して少なくとも１×１０17ｃｍ-3程度、低減されていることが望ましい。ソース電極２９ａ、ドレイン電極２９ｂは、Ｔｉ、Ａｌ、Ｍｏ、Ｈｆ等の金属を１つもしくは２つ以上組み合わせた電極からなり、ゲート電極３０は、Ｔｉ、Ａｌ、Ｎｉ、Ｐｔ、Ｐｄ、Ａｕ等の金属を１つもしくは２つ以上組み合わせた電極からなる。
【００２９】
次に、第１の実施形態を例として製造方法を図５（ａ）〜（ｇ）に示す。ただし、この製造方法は本発明の実施形態を実施する最小の構成であり、これにこだわるものではない。
【００３０】
まず、既知のエピタキシャル成長法（例えば有機金属化学気層成長法：ＭＯＣＶＤ法）等を用いて、Ｓａｐｐｈｉｒｅ、ＳｉＣ、Ｓｉ、ＧａＮ等のIII族窒化物半導体エピタキシャル成長用の基板（図示せず）上に、適宜緩衝層等（例えばIII族窒化物半導体であるＡｌＮ、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等を複数組み合わせた緩衝層、図示せず）を成長した後、III族窒化物半導体を用いたチャネル層４０（例えばＧａＮ、ＩｎＧａＮやＡｌＩｎＧａＮ等）を成長し、続いてチャネル層４０よりバンドギャップが広く、尚且つＡｌを含むIII族窒化物半導体を用いたキャリア供給層４１（例えばＡｌＧａＮやＡｌＩｎＧａＮ等）を成長し、さらにｎ型のIII族窒化物半導体層４２（例えばｎ−ＧａＮ、ｎ−ＩｎＧａＮやｎ−ＡｌＩｎＧａＮ等）を順次成長させる（図５（ａ））。以上をエピタキシャル成長基板と言う。このｎ型のIII族窒化物半導体層４２は、低抵抗なｎ型となるように、Ｓｉ等の不純物が少なくとも５×１０18ＳｉＮｃｍ-3ドーピングされていることが望ましい。チャネル層４０とキャリア供給層４１界面からチャネル層４０側に、ピエゾ電荷とバンドギャップの差により、２ＤＥＧ層３９という高速で電子が移動できるチャネルが形成される。
【００３１】
続いて、既知のフォトリソグラフィ法を用いてレジストパターン４３を形成し、Ｃｌ2やＢＣｌ3、Ｏ2、Ａｒ、Ｎ2等のエッチング加工用ガスによるプラズマ４４を用いた既知のドライエッチング技術（例えば活性化イオンエッチング法：ＲＩＥ法や誘導結合プラズマ活性化イオンエッチング法：ＩＣＰ−ＲＩＥ法）を用いて、リセス部４５を形成し、ｎ型のIII族窒化物半導体層４２を選択的に残し、ｎ型のキャップ層３８を形成する（図５（ｂ））。尚、このドライエッチング技術は、既知の選択エッチングである事が望ましく、エッチングがキャリア供給層４１表面近傍で止まることが望ましい。尚、III族窒化物半導体の選択エッチング技術はＡｌに反応してエッチングストップもしくは、ある程度の選択比（例えば、ｎ型のIII族窒化物半導体層４２のエッチングレートがキャリア供給層４１のエッチングレートの２倍以上）でエッチングレートが遅くなるため、下層のキャリア供給層４１のＡｌ組成が、上層のｎ型のIII族窒化物半導体層４２のＡｌ組成よりも高い、もしくはｎ型のIII族窒化物半導体層４２にＡｌを含まないことが望ましい。また、例えば、キャリア供給層４１に、Ａｌ組成率が２５％のＡｌＧａＮを用いた場合、臨界膜厚が１００ｎｍ以下であるため、キャリア供給層４１は１００ｎｍ以下であることが望ましい。
【００３２】
次に、既知の有機洗浄法等や酸洗浄等を用いて、レジストパターン４３を除去し、エピタキシャル成長基板表面を清浄化する（図５（ｃ））。
【００３３】
次に、既知のエピタキシャル成長法（例えばＭＯＣＶＤ法）等を用いて、ｐ型のIII族窒化物半導体層４６を、ｎ型のキャップ層３８やキャリア供給層４１を覆うように成長する（図５（ｄ））。このｐ型のIII族窒化物半導体層４６は、ＭｇやＺｎ等のｐ型不純物がドーピングされたIII族窒化物半導体層であり、例えばｐ−ＡｌＩｎＧａＮ、ｐ−ＩｎＧａＮ、ｐ−ＡｌＧａＮ、ｐ−ＧａＮ等が望ましい。このｐ型のIII族窒化物半導体層４６を成長する際、ｐ型のIII族窒化物半導体層４６からＭｇやＺｎ等のｐ型不純物が、それ以前に形成されたキャリア供給層４１表面や、選択的に形成されたｎ型のキャップ層３８表面や側面側に拡散し、ｐ型化、もしくは高抵抗化した拡散層４７を形成する。この拡散する深さはｐ型不純物がＭｇである場合、数ｎｍ〜３０ｎｍ程度であり、拡散する不純物量は５×１０17ｃｍ-3〜５×１０18ｃｍ-3程度である。
【００３４】
この、ｐ型のIII族窒化物半導体層４６が、ｐ−ＧａＮ等のＡｌを含まないIII族窒化物半導体層であり、尚且つ、ｎ型のキャップ層３８の厚さが十分に大きくない場合、ＭＯＣＶＤ等によるｐ型のIII族窒化物半導体層４６のエピタキシャル成長によって、表面のせっかく形成したｎ型のキャップ層３８を平坦化してしまう。そのため、ｎ型のキャップ層３８をｐ型のIII族窒化物半導体層４６よりも十分に厚くするか、平坦化しないエピ成長条件でｐ型のIII族窒化物半導体層４６を成長する必要がある。具体的には、ノーマリオフ動作のために通常確保するｐ型のIII族窒化物半導体層４６の膜厚は、１００〜数１００ｎｍであることから、ｎ型のキャップ層３８はその２倍以上（２００ｎｍ以上）あることが望ましい。
【００３５】
尚、このｐ型のIII族窒化物半導体層４６を形成することにより、ｐ型のIII族窒化物半導体層４６直下付近の２ＤＥＧ層３９は、ｐ−ｎ接合により空乏化し、部分的に２ＤＥＧ層３９がない領域が形成される。
【００３６】
続いて、既知のフォトリソグラフィ法を用いてレジストパターン４８を形成する（図５（ｅ））。
【００３７】
次に、Ｃｌ2やＢＣｌ3、Ｏ2、Ａｒ、Ｎ2等のエッチング加工用ガスによるプラズマ４９を用いた既知のドライエッチング技術（例えば活性化イオンエッチング法：ＲＩＥ法や誘導結合プラズマ活性化イオンエッチング法：ＩＣＰ−ＲＩＥ法）を用いて、ｐ型のIII族窒化物半導体層４６を部分的に除去し、選択的に残されたｐ型のキャップ層５１を形成する（図５（ｆ））。尚、このドライエッチング技術は、既知の選択エッチングである事が望ましく、エッチングがキャリア供給層４１表面近傍で止まることが望ましい。尚、III族窒化物半導体の選択エッチング技術はＡｌに反応してエッチングストップもしくは、ある程度の選択比（例えば、ｐ型のIII族窒化物半導体層４６のエッチングレートがキャリア供給層４１のエッチングレートの２倍以上）でエッチングレートが遅くなるため、下層のキャリア供給層４１のＡｌ組成が、上層のｐ型のIII族窒化物半導体層４６のＡｌ組成率よりも高い、もしくはｐ型のIII族窒化物半導体層４６にＡｌを含まないことが望ましい。
【００３８】
また、このｐ型のキャップ層５１を形成することにより、ｐ型のキャップ層５１直下付近の２ＤＥＧ層３９は、ｐ−ｎ接合により空乏化し、部分的に２ＤＥＧ層３９がない領域が形成され、これによりノーマリオフ動作が可能となる。
【００３９】
尚、本半導体装置のしきい値電圧（Ｖｔｈ）は、キャリア供給層４１と、その上層に形成するｐ型のIII族窒化物半導体層４６のｐ型のドーピング濃度や組成率、膜厚に強く依存するため、各膜厚やドーピング濃度、組成率は精査が必要である。
【００４０】
また、エッチングがキャリア供給層４１表面近傍で止まった後、さらにエッチングを進めるとｎ型のキャップ層３８表面も削ってしまうため、ある程度の時間制御でエッチングを止める必要がある。ただし、その後の工程でオーミック電極をｎ型のキャップ層３８表面に形成する際、ｐ型化、もしくは高抵抗化した拡散層４７表面にオーミック電極を形成すると、オーミックコンタクト不良を起こす可能性が高くなるため、ｐ型化、もしくは高抵抗化した拡散層４７を除去する程度（数ｎｍ〜３０ｎｍ）にオーバーエッチングする必要がある。このオーバーエッチングにより、ｐ型化、もしくは高抵抗化した拡散層４７を除去、もしくはｐ型不純物を低減したｎ型のキャップ層５２を形成する。
【００４１】
次に、既知の有機洗浄法等や酸洗浄等を用いて、レジストパターン４８を除去し、エピタキシャル成長基板表面を清浄化する。その後、既知のフォトリソグラフィ法や蒸着法、リフトオフ法、アニール法等を用いて、ｐ型のキャップ層５１の両側方のｎ型のキャップ層５２にオーミック性接触するソース電極５０ａとドレイン電極５０ｂを形成し、続いてｐ型のキャップ層５１表面にショットキー接合もしくはオーミック接合で接するようにゲート電極５３を形成する（図５（ｇ））。ソース電極５０ａ及びドレイン電極５０ｂは、ｐ型のキャップ層５１の両側方にあれば良く、既知のオーミックリセス技術により、チャネル層４０、キャリア供給層４１、ｎ型のキャップ層５２のいずれに接していても良いし、ｎ型のキャップ層５２表面にあっても良い。また、上記した通り、ｎ型のキャップ層５２表面のｐ型、もしくは高抵抗化した拡散層４７は、ソース電極５０ａ及びドレイン電極５０ｂと接する領域で、除去されていることが望ましい。ソース電極５０ａ、ドレイン電極５０ｂは、Ｔｉ、Ａｌ、Ｍｏ、Ｈｆ等の金属を１つもしくは２つ以上組み合わせた電極からなり、ゲート電極５３は、Ｔｉ、Ａｌ、Ｎｉ、Ｐｔ、Ｐｄ、Ａｕ等の金属を１つもしくは２つ以上組み合わせた電極からなる。
【００４２】
本構造に示したような、オーミック電極であるソース電極２９ａ、ドレイン電極２９ｂと、キャリア供給層２４との間にｎ型のキャップ層２６を挿入することにより、バンド構造が変化して低コンタクト抵抗が得られる。そのメカニズムを図６に示す。図６（ａ）は、オーミック電極とＡｌＧａＮ／ＧａＮ構造を接触した際の伝導体のバンド図である。また図６（ｂ）は、オーミック電極とｎ＋−ＧａＮ／ＡｌＧａＮ／ＧａＮ構造を接触した際の伝導体のバンド図である。いずれの図もゼロバイアス時の状態を示している。Ｅｆはいわゆるフェルミレベルである。図中の上方向のエネルギーレベルが高いと考えた際、図６（ａ）に示すバンド構造では、オーミック電極にいる電子が、ＡｌＧａＮ／ＧａＮ界面に生成されている２ＤＥＧ層へ到達するためには、Ｅ１というレベルのエネルギーを必要とする。それと比較して、図６（ｂ）のバンド構造では、オーミック電極にいる電子が、ｎ+−ＧａＮを通り抜けてＡｌＧａＮ／ＧａＮ界面に生成されている２ＤＥＧ層へ到達するためには、Ｅ２というレベルのエネルギーで足りる。Ｅ１と比較してＥ２は半分程度のエネルギーで済むため、その分、オーミック電極のコンタクト抵抗が低くなる。具体的には、例えば、チャネル層２３がノンドープのＧａＮであり、キャリア供給層２４が厚さ２０ｎｍでＡｌ組成率２５％のＡｌＧａＮ、またｎ型のIII族窒化物半導体層からなるキャップ層２６がＳｉを１×１０19ｃｍ-3以上ドーピングしたＧａＮの場合、上記、ｎ型のIII族窒化物半導体層からなるキャップ層２６を設けることにより、コンタクト抵抗を１．０Ωｍｍ程度から０．３Ωｍｍ以下へ低減することができる。
【００４３】
また、ｐ型不純物が拡散した拡散層２８は半導体表面を高抵抗化することにより、半導体表面近傍を伝ってゲート電極３０からドレイン電極２９ｂ、ゲート電極３０からソース電極２９ａへ流れるリーク電流の低減に有用である。特に、ソース抵抗の低減のためにソース電極２９ａ側のｎ型のキャップ層２６と、ｐ型のキャップ層２７をプロセスのマージンギリギリまで近接させる場合、ゲート・ソース間リーク電流を低減するためには、この半導体表面を高抵抗化するｐ型不純物が拡散した拡散層２８は、必要不可欠である。
【００４４】
ゲート電極３０からドレイン電極２９ｂやゲート電極３０からソース電極２９ａへ流れるリーク電流の低減の為の拡散層２８は、図４（ａ）に示すように、キャリア供給層２４の上方表層でソース電極２９ａとドレイン電極２９ｂとの間、およびｎ型のキャップ層２６のｐ型のキャップ層２７側の側面にあれば良く、図４（ｂ）に示すように、キャリア供給層２４の上方表層で、ゲート電極３０とソース電極２９ａとの間およびゲート電極３０とドレイン電極２９ｂとの間であっても良い。図４（ｂ）の場合はｐ型のキャップ層２７とｎ型のキャップ層２６が何れも選択形成されていない領域のキャリア供給層２４の上方の表層にｐ型のキャップ層２７に含有されるｐ型の不純物が含まれることになる。
【００４５】
また、拡散層２８は、ソース電極２９ａやドレイン電極２９ｂのオーミック接触を阻害する要因であるため、ソース電極２９ａやドレイン電極２９ｂのオーミック電極下には拡散層２８を構成するｐ型不純物がほぼ存在しない、または、ソース電極２９ａやドレイン電極２９ｂのオーミック電極下のｐ型不純物濃度がオーミック電極下以外の領域の拡散層２８を構成するｐ型不純物濃度と比較して少なくとも１×１０17ｃｍ-3低減されていることが望ましい。
【００４６】
なお、本実施形態に限らず他の実施形態においても、「上方」の方向は各図面でチャネル層からゲート電極に向かう方向である。
【００４７】
以上のことから、本構造を用いることにより、低コンタクト抵抗と、ノーマリオフ動作を両立するIII族窒化物半導体装置を容易に形成することができ、尚且つ、オーミック電極下におけるＭｇ等が拡散した高抵抗層を排除することができ、コンタクト不良が起こりにくい構造となる。
【００４８】
（第２の実施形態）
図７（ａ）および図７（ｂ）に本発明における、第２の実施形態である、エッチングストッパ層を有する低コンタクト抵抗とノーマリオフ動作を両立する窒化物半導体装置の断面構造を示す。尚、本実施形態ではIII族窒化物半導体を用いて記述しているが、本発明は、それに限定を受けるものではない。
【００４９】
この構造は、適宜な基板（例えばＳｉＣ、Ｓａｐｐｈｉｒｅ、Ｓｉ、ＧａＮ等の基板、図示せず）や緩衝層等（例えばIII族窒化物半導体であるＡｌＮ、ＡｌＧａＮ、ＧａＮ、ＡｌＩｎＧａＮ等を複数組み合わせた緩衝層、図示せず）上に、チャネル層６０（例えばIII族窒化物半導体であるＧａＮやＩｎＧａＮ、ＡｌＩｎＧａＮ等）があり、それよりバンドギャップの広い半導体で尚且つＡｌを含むキャリア供給層６１（例えばＡｌＧａＮ、ＩｎＡｌＧａＮ等）を積層した構造であり、チャネル層６０とキャリア供給層６１界面からチャネル層６０側に、ピエゾ電荷とバンドギャップの差により２ＤＥＧ層６２が形成される。さらに、低コンタクト抵抗を実現するためのｎ型のキャップ層６３（例えばｎ−ＧａＮやｎ−ＩｎＧａＮ、ｎ−ＡｌＩｎＧａＮ等）が選択的に形成される。ｎ型のキャップ層６３には、キャップ層が低抵抗なｎ型となるように、Ｓｉ等の不純物が少なくとも５×１０18ＳｉＮｃｍ-3ドーピングされていることが望ましい。続いて、キャリア供給層６１とｎ型のキャップ層６３を覆うように、エッチングストッパ層６４（例えばIII族窒化物半導体であるＡｌＧａＮ、ＡｌＩｎＧａＮ等）が形成される。このエッチングストッパ層６４は、その上に形成する予定のエピタキシャル成長層を後に選択的に除去するために、Ａｌを含むIII族窒化物半導体であることが望ましい。
【００５０】
次に、その選択的に形成されたｎ型のキャップ層６３以外の領域で、エッチングストッパ層６４上に、ノーマリオフ動作を実現するためのＭｇやＺｎがドーピングされたｐ型のキャップ層６５（例えばｐ−ＡｌＩｎＧａＮ、ｐ−ＩｎＧａＮ、ｐ−ＡｌＧａＮ、ｐ−ＧａＮ等）が選択的に形成される。エッチングストッパ層６４上にｐ型のキャップ層６５が形成されることにより、ｐ型のキャップ層６５直下付近の２ＤＥＧ層６２は、ｐ−ｎ接合により空乏化し、部分的に２ＤＥＧ層６２がない領域が形成され（図中の点線が途切れている部分）、これによりノーマリオフ動作が可能となる。
【００５１】
また、このｐ型のキャップ層６５が選択的に形成される際、ｐ型のキャップ層６５として選択エッチング加工される前のｐ型III族窒化物半導体層からＭｇやＺｎ等のｐ型不純物が、ｐ型III族窒化物半導体層と接するそれ以前に形成されたエッチングストッパ層６４や、選択的に形成されたｎ型のキャップ層６３やキャリア供給層６１に拡散し、ｐ型、もしくは高抵抗化した拡散層６６が形成される。このｐ型不純物の拡散する距離はｐ型不純物がＭｇである場合、数ｎｍ〜３０ｎｍ程度であり、拡散する不純物量は５×１０17ｃｍ-3〜５×１０18ｃｍ-3程度である。よってｐ型不純物が拡散して拡散層６６が形成される領域は、ｐ型不純物の拡散度合いとエッチングストッパ層６４の厚さの関係によって決まり、ａ）拡散層６６がエッチングストッパ層６４の表層のみの場合、ｂ）拡散層６６がエッチングストッパ層６４の全域程度で止まり、ｎ型のキャップ層６３やキャリア供給層６１までは及ばない場合、ｃ）拡散層６６がエッチングストッパ層６４の全域及びｎ型のキャップ層６３やキャリア供給層６１の表層まで及ぶ場合、があるが、図７（ａ）ではａ）の場合を示している。
【００５２】
続いてｎ型のキャップ層６３上層のエッチングストッパ層６４表面にオーミック性接触するソース電極６７ａとドレイン電極６７ｂが形成され、ｐ型のキャップ層６５表面にショットキー接合もしくはオーミック接合で接するようにゲート電極６８が形成される。ソース電極６７ａ及びドレイン電極６７ｂは、ｐ型のキャップ層６５の両側方にあれば良く、既知のオーミックリセス技術により、チャネル層６０、キャリア供給層６１、ｎ型のキャップ層６３、エッチングストッパ層６４のいずれに接していても良いし、エッチングストッパ層６４表面にあっても良い。また、エッチングストッパ層６４やｎ型のキャップ層６３表面のｐ型、もしくは高抵抗化した拡散層６６（表面から数ｎｍ〜３０ｎｍ程度）は、ソース電極６７ａ及びドレイン電極６７ｂと接する領域で、部分的に除去されている、もしくはエッチングストッパ層６４やｎ型のキャップ層６３表面の拡散層６６を構成するｐ型不純物濃度が、上方にｐ型のキャップ層６５とｎ型のキャップ層６３が何れも選択形成されていない領域のキャリア供給層６１の上方の表層の拡散層６６を構成するｐ型不純物濃度と比較して少なくとも１×１０17ｃｍ-3程度低減されていることが望ましい。ソース電極６７ａ、ドレイン電極６７ｂは、Ｔｉ、Ａｌ、Ｍｏ、Ｈｆ等の金属を１つもしくは２つ以上組み合わせた電極からなり、ゲート電極６８は、Ｔｉ、Ａｌ、Ｎｉ、Ｐｔ、Ｐｄ、Ａｕ等の金属を１つもしくは２つ以上組み合わせた電極からなる。
【００５３】
次に、第２の実施形態を例として製造方法を図８（ａ）〜（ｇ）に示す。ただし、この製造方法は本発明の実施形態を実施する最小の構成であり、これにこだわるものではない。尚、図８（ａ）〜（ｃ）に示す各工程は、図５（ａ）〜（ｃ）に示す上記第１の実施形態の製造方法の各工程と同一なので説明を割愛する。
【００５４】
図８（ｃ）の構造に、既知のエピタキシャル成長法（例えばＭＯＣＶＤ法）等を用いて、エッチングストッパ層７５（例えばIII族窒化物半導体であるＡｌＧａＮ、ＡｌＩｎＧａＮ等）とｐ型のIII族窒化物半導体層７７を、ｎ型のキャップ層７４やキャリア供給層７１の露出している表面７６を覆うように成長させる（図８（ｄ））。
【００５５】
このｐ型のIII族窒化物半導体層７７は、ＭｇやＺｎ等のｐ型不純物がドーピングされたIII族窒化物半導体層であり、例えばｐ−ＡｌＩｎＧａＮ、ｐ−ＩｎＧａＮ、ｐ−ＡｌＧａＮ、ｐ−ＧａＮ等が望ましい。このｐ型のIII族窒化物半導体層７７を成長する際、ｐ型のIII族窒化物半導体層７７からＭｇやＺｎ等のｐ型不純物が、それ以前に形成された、エッチングストッパ層７５や、選択的に形成されたｎ型のキャップ層７４中に拡散し、ｐ型、もしくは高抵抗化した拡散層７８を形成する。この拡散する深さはｐ型不純物がＭｇである場合、数ｎｍ〜３０ｎｍ程度であり、拡散する不純物量は５×１０17ｃｍ-3〜５×１０18ｃｍ-3程度である。
【００５６】
尚、エッチングストッパ層７５を形成する際のエピタキシャル成長は、表面の凹凸を平坦化しない、均一に成長する条件が望ましい。これはエッチングストッパ層７５が、エッチングストッパ層７５上に形成されるｐ型のIII族窒化物半導体層７７をエッチングストップする必要があるためである。それとは異なり、ｐ型のIII族窒化物半導体層７７は、選択的に除去されるため、平坦化する条件でも、均一に形成される条件でもどちらでも良い。また、このｐ型のIII族窒化物半導体層７７を形成することにより、ｐ型のIII族窒化物半導体層７７直下付近の２ＤＥＧ層７２は、ｐ−ｎ接合により空乏化し、部分的に２ＤＥＧ層７２がない領域が形成される。
【００５７】
尚、本半導体装置のしきい値電圧（Ｖｔｈ）は、キャリア供給層７１の膜厚と組成と、また、再成長するエッチングストッパ層７５の膜厚と組成、また、その上層に形成するｐ型のIII族窒化物半導体層７７のｐ型のドーピング濃度や膜厚や組成に強く依存するため、各膜厚やドーピング濃度、組成は精査が必要である。
【００５８】
また、エッチングストッパ層７５は、ｎ型のキャップ層７４の側面も覆うことにより、後述するｐ型のIII族窒化物半導体層７７を選択的に除去する工程において、ｎ型のキャップ層７４の側面だけがエッチングされることを防ぐことができる。通常、III族窒化物半導体装置では、表面準位の低減や、電流コラプスの抑制、表面保護の観点から通常ＳｉＮやＳｉＯ2、Ａｌ2Ｏ3等を表面保護膜として用いるが、エッチングストッパ層７５がなく、ｎ型のキャップ層７４の側面がエッチングされ、くぼんでしまった場合、ＳｉＮやＳｉＯ2、Ａｌ2Ｏ3等の表面保護膜と、ｎ型のキャップ層７４の側面の間に、ボイドが発生してしまう可能性がある。ｎ型のキャップ層７４の側面にボイドが発生してしまうと、窒化物半導体表面が保護されていない部分ができるため、表面準位に電子がトラップされ、電流コラプスの発生原因になり得る。そのためこのエッチングストッパ層７５が、ｎ型のキャップ層７４の側面を覆うことはきわめて重要である。
【００５９】
続いて、既知のフォトリソグラフィ法を用いてレジストパターン７９を形成する（図８（ｅ））。
【００６０】
次に、Ｃｌ2やＢＣｌ3、Ｏ2、Ａｒ、Ｎ2等のエッチング加工用ガスによるプラズマ８０を用いた既知のドライエッチング技術（例えばＲＩＥ法やＩＣＰ−ＲＩＥ法）を用いて、ｐ型のIII族窒化物半導体層７７を部分的に除去し、選択的に残されたｐ型のキャップ層８１を形成する（図８（ｆ））。尚、このドライエッチング技術は、既知の選択エッチングである事が望ましく、エッチングがエッチングストッパ層７５表面近傍で止まることが望ましい。尚、III族窒化物半導体層の選択エッチング技術はＡｌに反応してエッチングストップもしくは、ある程度の選択比（例えば、ｐ型のIII族窒化物半導体層７７のエッチングレートがエッチングストッパ層７５のエッチングレートの２倍以上）でエッチングレートが遅くなるため、下層のエッチングストッパ層７５のＡｌ組成率が、上層のｐ型のIII族窒化物半導体層７７のＡｌ組成よりも高い、もしくはｐ型のIII族窒化物半導体層７７にＡｌを含まないことが望ましい。また、このｐ型のキャップ層８１を形成することにより、ｐ型のキャップ層８１直下付近の２ＤＥＧ層７２は、ｐ−ｎ接合により空乏化し、部分的に２ＤＥＧ層７２がない領域が形成され、これによりノーマリオフ動作が可能となる。
【００６１】
また、ｐ型のIII族窒化物半導体層７７をエッチングするためのエッチング加工用ガスに対して非活性である材料組成のエッチングストッパ層７５が形成されているため、ｐ型のIII族窒化物半導体層７７を部分的に完全に除去した後、さらにオーバーエッチしても、ｎ型のキャップ層７４を削り取ってしまう心配がない。そのため、本製造方法を用いることにより、第１の実施形態と比較して、コンタクト抵抗の再現性や面内分布に優れた半導体装置を容易に製造可能である。
【００６２】
次に、既知の有機洗浄法等や酸洗浄等を用いて、レジストパターン７９を除去し、エピタキシャル成長基板表面を清浄化する。その後、既知のフォトリソグラフィ法や蒸着法、リフトオフ法、アニール法等を用いて、ｐ型のキャップ層８１の両側方のｎ型のキャップ層７４上層のエッチングストッパ層７５上にオーミック性接触するソース電極８２ａとドレイン電極８２ｂを形成し、続いてｐ型のキャップ層８１表面にショットキー接合もしくはオーミック接合で接するようにゲート電極８３を形成する（図８（ｇ））。
【００６３】
ソース電極８２ａ及びドレイン電極８２ｂは、ｐ型のキャップ層８１の両側方にあれば良く、既知のオーミックリセス技術により、チャネル層７０、キャリア供給層７１、ｎ型のキャップ層７４、エッチングストッパ層７５のいずれに接していても良いし、エッチングストッパ層７５表面にあっても良い。ソース電極８２ａ、ドレイン電極８２ｂは、Ｔｉ、Ａｌ、Ｍｏ、Ｈｆ等の金属を１つもしくは２つ以上組み合わせた電極からなり、ゲート電極８３は、Ｔｉ、Ａｌ、Ｎｉ、Ｐｔ、Ｐｄ、Ａｕ等の金属を１つもしくは２つ以上組み合わせた電極からなる。
【００６４】
尚、オーミック電極をエッチングストッパ層７５表面に形成する際、ｐ型、もしくは高抵抗化した拡散層７８表面にオーミック電極を形成してしまうことになり、オーミックコンタクト不良を起こす可能性が高くなるため、ｐ型、もしくは高抵抗化した拡散層７８を数ｎｍ〜３０ｎｍ程度除去した方が望ましい。図９に一部エッチングストッパ層を除去した低コンタクト抵抗でノーマリオフ動作する窒化物半導体装置の製造方法を示す。尚図９（ａ）に示す構造は、図８（ａ）〜（ｆ）に示す製造方法を経過して製造されるため、説明及び図示を割愛する。
【００６５】
図８（ｆ）に示す構造において、既知の有機洗浄法等や酸洗浄等を用いて、レジストパターン７９を除去し、エピタキシャル成長基板表面を清浄化する。続いて、既知のフォトリソグラフィ法等を用いて、レジストパターン８４を形成する（図９（ａ））。
【００６６】
次に、Ｃｌ２やＢＣｌ３、Ｏ２、Ａｒ、Ｎ２等のエッチング加工用ガスによるプラズマ８５を用いた既知のドライエッチング技術（例えばＲＩＥ法やＩＣＰ−ＲＩＥ法）を用いて、エッチングストッパ層７５及びｎ型のキャップ層７４の一部を部分的に除去する（図９（ｂ））。続いて、既知の有機洗浄法等や酸洗浄等を用いて、レジストパターン８４を除去し、エピタキシャル成長基板表面を清浄化する。
【００６７】
その後、既知のフォトリソグラフィ法や蒸着法、リフトオフ法、アニール法等を用いて、ｐ型のキャップ層８１の両側方のｎ型のキャップ層７４上に、オーミック性接触するソース電極８６ａとドレイン電極８６ｂを形成する。続いてｐ型のキャップ層８１表面にショットキー接合もしくはオーミック接合で接するようにゲート電極８７を形成する（図９（ｃ））。ソース電極８６ａ、ドレイン電極８６ｂは、Ｔｉ、Ａｌ、Ｍｏ、Ｈｆ等の金属を１つもしくは２つ以上組み合わせた電極からなり、ゲート電極８７は、Ｔｉ、Ａｌ、Ｎｉ、Ｐｔ、Ｐｄ、Ａｕ等の金属を１つもしくは２つ以上組み合わせた電極からなる。
【００６８】
尚、上記した通り、既知のオーミックリセス技術により、本工程でのプラズマ８５によるエッチングは、エッチングストッパ層７５やｎ型のキャップ層７４、キャリア供給層７１、チャネル層７０のいずれに達していても良く、例として、ソース電極８６ａ、ドレイン電極８６ｂが全ての層に接している構造例を図９（ｄ）に示す。図９（ｄ）では、ソース電極８９ａ、ドレイン電極８９ｂは、エッチングストッパ層７５やｎ型のキャップ層７４、キャリア供給層７１、チャネル層７０の全てに接している。これにより、ソース電極８９ａとドレイン電極８９ｂは２ＤＥＧ層７２に直接接触することができ、さらなるコンタクト抵抗の低減が可能となる。
【００６９】
図７（ｂ）で示すように、本構造を用いることにより、第１の実施形態で示したような、ｎ型のキャップ層６３が、ｐ型のキャップ層６５を形成する際のドライエッチングにより、膜厚が減少してしまうことがないため、コンタクト抵抗の再現性や面内分布が非常に優れている。また、本構造におけるエッチングストッパ層６４は、ｎ型のキャップ層６３の側面も覆うことにより、ｐ型のキャップ層６５を形成する際、ｎ型のキャップ層６３の側面がエッチングされることを防ぐ効果がある。通常、III族窒化物半導体装置では、表面準位の低減や、電流コラプスの抑制、表面保護の観点から通常ＳｉＮやＳｉＯ2、Ａｌ2Ｏ3等を表面保護膜として用いるが、エッチングストッパ層６４がなく、ｎ型のキャップ層６３の側面がエッチングされ、くぼんでしまった場合、ＳｉＮやＳｉＯ2、Ａｌ2Ｏ3等の表面保護膜と、ｎ型のキャップ層６３の側面の間に、ボイドが発生してしまう可能性がある。ｎ型のキャップ層６３の側面にボイドが発生してしまうと、窒化物半導体表面が保護されていない部分ができるため、表面準位に電子がトラップされ、電流コラプスの発生原因になり得る。そのためこのエッチングストッパ層６４が、ｎ型のキャップ層６３の側面を覆うことはきわめて重要である。
【００７０】
また、本構造に示したような、オーミック電極であるソース電極６７ａ、ドレイン電極６７ｂと、キャリア供給層６１との間にエッチングストッパ層６４や、ｎ型のキャップ層６３を挿入することにより、バンド構造が変化して低コンタクト抵抗が得られる。そのメカニズムを図１０に示す。図１０は、オーミック電極と、薄いＡｌＧａＮ／ｎ+−ＧａＮ／ＡｌＧａＮ／ＧａＮ構造を接触した際の伝導体のゼロバイアス時のバンド図である。Ｅｆはいわゆるフェルミレベルである。図中の上方向のエネルギーレベルが高いと考えた際、図１０に示すバンド構造では、オーミック電極にいる電子が、ＡｌＧａＮ／ＧａＮ界面に生成されている２ＤＥＧ層へ到達するためには、Ｅ３というレベルのエネルギーを必要とする。これは、図６（ａ）で示した、ＡｌＧａＮ／ＧａＮ構造と同レベルのエネルギーであるため、一見、コンタクト抵抗が悪いように見えるが、実際は、エッチングストッパ層である、ＡｌＧａＮ層が十分に薄ければ（例えば〜１０ｎｍ程度）表面準位や深い準位を介したパスにより、電子はエッチングストッパ層を通過してしまうため、実際は図６（ｂ）で示した、Ｅ２というレベルのエネルギーと同程度のエネルギーで電子がＡｌＧａＮ／ＧａＮ界面に生成されている２ＤＥＧ層へ到達する。そのため、オーミック電極のコンタクト抵抗は低くなる。具体的には、例えば、チャネル層６０がノンドープのＧａＮであり、キャリア供給層６１が厚さ２０ｎｍでＡｌ組成率２５％のＡｌＧａＮ、またｎ型のIII族窒化物半導体層からなるキャップ層６３がＳｉを１×１０19ｃｍ-3以上ドーピングしたＧａＮで、エッチングストッパ層６４が厚さ５ｎｍでＡｌ組成率２５％のＡｌＧａＮである場合、上記、ｎ型のIII族窒化物半導体層からなるキャップ層６３とエッチングストッパ層６４を設けることにより、コンタクト抵抗を１．０Ωｍｍ程度から０．３Ωｍｍ以下へ低減することができる。
【００７１】
また図７（ａ）において、ｐ型不純物が拡散した拡散層６６は半導体表面を高抵抗化することにより、半導体表面近傍を伝ってゲート電極６８からドレイン電極６７ｂ、ゲート電極６８からソース電極６７ａへ流れるリーク電流の低減に有用である。特に、ソース抵抗の低減のためにソース電極６７ａ側のｎ型のキャップ層６３と、ｐ型のキャップ層６５をプロセスのマージンギリギリまで近接させる場合、ゲート・ソース間リーク電流を低減するためには、この半導体表面を高抵抗化するｐ型不純物が拡散した拡散層６６は、必要不可欠である。
【００７２】
ゲート電極６８からドレイン電極６７ｂやゲート電極６８からソース電極６７ａへ流れるリーク電流の低減の為の拡散層６６は、図７（ａ）に示すように、ゲート電極６８とソース電極６７ａとの間およびゲート電極６８とドレイン電極６７ｂとの間のエッチングストッパ層６４の表層部分にあれば良く、また、図には示していないが、ｎ型のキャップ層６３とキャリア供給層６１を覆うように形成されたエッチングストッパ層６４全体の表層部分にあっても良い。
【００７３】
以上のことから、本構造を用いることにより、低コンタクト抵抗と、ノーマリオフ動作を両立するIII族窒化物半導体装置を容易に形成することができ、尚且つオーミック電極下におけるＭｇ等が拡散した高抵抗層を排除することができ、コンタクト不良が起こりにくく、さらに良好なコンタクト抵抗を再現性、面内分布良く製造できる構造となる。
【００７４】
（第３の実施形態）
図１１に本発明における、第３の実施形態である、エッチングストッパ層を有する低コンタクト抵抗とノーマリオフ動作を両立するリセスゲート型窒化物半導体装置の断面構造を示す。尚、本実施形態ではIII族窒化物半導体を用いて記述しているが、本発明は、それに限定を受けるものではない。
【００７５】
この構造は、適宜な基板（例えばＳｉＣ、Ｓａｐｐｈｉｒｅ、Ｓｉ、ＧａＮ等の基板、図示せず）や緩衝層等（例えばIII族窒化物半導体であるＡｌＮ、ＡｌＧａＮ、ＧａＮ、ＡｌＩｎＧａＮ等を複数組み合わせた緩衝層、図示せず）上に、チャネル層９０（例えばIII族窒化物半導体であるＧａＮやＩｎＧａＮ、ＡｌＩｎＧａＮ等）があり、それよりバンドギャップの広い半導体で尚且つＡｌを含むキャリア供給層９１（例えばＡｌＧａＮ、ＩｎＡｌＧａＮ等）を積層した構造であり、チャネル層９０とキャリア供給層９１界面からチャネル層９０側に、ピエゾ電荷とバンドギャップの差により２ＤＥＧ層９２が形成される。キャリア供給層９１表面には、凹形状であるリセス部９９が形成される。さらに、低コンタクト抵抗を実現するためのｎ型のキャップ層９３（例えばｎ−ＧａＮやｎ−ＩｎＧａＮ、ｎ−ＡｌＩｎＧａＮ等）がリセス部９９以外の領域で、選択的に形成される。ｎ型のキャップ層９３には、キャップ層が低抵抗なｎ型となるように、Ｓｉ等の不純物が少なくとも５×１０18ＳｉＮｃｍ-3ドーピングされている。続いて、キャリア供給層９１とｎ型のキャップ層９３、リセス部９９を覆うように、エッチングストッパ層９４（例えばIII族窒化物半導体であるＡｌＧａＮ、ＡｌＩｎＧａＮ等）が形成される。このエッチングストッパ層９４は、その上に形成する予定のエピタキシャル成長層を選択的に除去するために、Ａｌを含むIII族窒化物半導体であることが望ましい。
【００７６】
尚、リセス部９９について、リセス部９９底面は、必ずしもキャリア供給層９１中にある必要はなく、図１３に示すように、キャリア供給層１３１を貫通するリセス部１３５としても良い（図１３）。この場合は、エッチングストッパ層１３６が、しきい値電圧制御層にもなるため、膜厚やＡｌの組成率を最適化する必要がある。
【００７７】
次に、選択的に形成されたｎ型のキャップ層９３以外の領域で、リセス部９９の上層のエッチングストッパ層９４上に、ノーマリオフ動作を実現するためのＭｇやＺｎがドーピングされたｐ型のキャップ層９５（例えばｐ−ＡｌＩｎＧａＮ、ｐ−ＩｎＧａＮ、ｐ−ＡｌＧａＮ、ｐ−ＧａＮ等）が選択的に形成される。エッチングストッパ層９４上にｐ型のキャップ層９５が形成されることにより、ｐ型のキャップ層９５の下でリセス部９９直下の付近の２ＤＥＧ層９２は、ｐ−ｎ接合により空乏化し、部分的に２ＤＥＧ層９２がない領域が形成され（図中の点線が途切れている部分）、これによりノーマリオフ動作が可能となる。また、このｐ型のキャップ層９５が選択的に形成される際、ｐ型のキャップ層９５として選択エッチング加工される前のｐ型III族窒化物半導体層からＭｇやＺｎ等のｐ型不純物が、ｐ型III族窒化物半導体層と接するそれ以前に形成されたエッチングストッパ層９４や、選択的に形成されたｎ型のキャップ層９３やキャリア供給層９１に拡散し、ｐ型、もしくは高抵抗化した拡散層９６が形成される。この拡散する深さはｐ型不純物がＭｇである場合、数ｎｍ〜３０ｎｍ程度であり、拡散する不純物量は５×１０17ｃｍ-3〜５×１０18ｃｍ-3程度である。よってｐ型不純物が拡散して拡散層９６が形成される領域は、ｐ型不純物の拡散度合いとエッチングストッパ層９４の厚さの関係によって決まり、ａ）拡散層９６がエッチングストッパ層９４の表層のみの場合、ｂ）拡散層９６がエッチングストッパ層９４の全域程度で止まり、ｎ型のキャップ層９３やキャリア供給層９１までは及ばない場合、ｃ）拡散層９６がエッチングストッパ層９４の全域及びｎ型のキャップ層９３やキャリア供給層９１の表層まで及ぶ場合、があるが、図１１ではａ）の場合を示している。
【００７８】
続いてｎ型のキャップ層９３上のエッチングストッパ層９４表面にオーミック性接触するソース電極９７ａとドレイン電極９７ｂが形成され、ｐ型のキャップ層９５表面にショットキー接合もしくはオーミック接合で接するようにゲート電極９８が形成される。ソース電極９７ａ及びドレイン電極９７ｂは、ｐ型のキャップ層９５の両側方にあれば良く、既知のオーミックリセス技術により、チャネル層９０、キャリア供給層９１、ｎ型のキャップ層９３、エッチングストッパ層９４のいずれに接していても良いし、エッチングストッパ層９４表面にあっても良い。また、ｐ型、もしくは高抵抗化した拡散層９６は、ソース電極９７ａ及びドレイン電極９７ｂと接する領域で、部分的に除去されている、もしくはエッチングストッパ層９４やｎ型のキャップ層９３表面の拡散層９６を構成するｐ型不純物濃度が、上方にｐ型のキャップ層９５とｎ型のキャップ層９３が何れも選択形成されていない領域のキャリア供給層９１の上方の表層の拡散層９６を構成するｐ型不純物濃度と比較して少なくとも１×１０17ｃｍ-3程度低減されていることが望ましい。ソース電極９７ａ、ドレイン電極９７ｂは、Ｔｉ、Ａｌ、Ｍｏ、Ｈｆ等の金属を１つもしくは２つ以上組み合わせた電極からなり、ゲート電極９８は、Ｔｉ、Ａｌ、Ｎｉ、Ｐｔ、Ｐｄ、Ａｕ等の金属を１つもしくは２つ以上組み合わせた電極からなる。
【００７９】
次に、第３の実施形態を例として製造方法を図１２（ａ）〜（ｅ）に示す。ただし、この製造方法は本発明の実施形態を実施する最小の構成であり、これにこだわるものではない。尚、図１２（ａ）以前の製造方法示す各工程は、図８（ａ）〜（ｃ）に示す上記第２の実施形態の製造方法の各工程と同一なので図とその説明を割愛する。
【００８０】
図８（ｃ）の構造に、既知のフォトリソグラフィ法を用いてレジストパターン１１４を形成し、Ｃｌ2やＢＣｌ3、Ｏ2、Ａｒ、Ｎ2等のエッチング加工用ガスによるプラズマ１１５を用いた既知のドライエッチング技術（例えばＲＩＥ法やＩＣＰ−ＲＩＥ法）を用いて、のキャリア供給層１１１を部分的に除去し、リセス部１１６を形成する（図１２（ａ））。尚、リセス部１１６について、リセス部１１６底面は、必ずしもキャリア供給層１１１中にある必要はなく、図１３に示すように、キャリア供給層１３１を貫通するリセス部１３５としても良い（図１３）。この場合は、エッチングストッパ層１３６が、しきい値電圧制御層にもなるため、膜厚やＡｌの組成率を最適化する必要がある。
【００８１】
続いて、既知のエピタキシャル成長法（例えばＭＯＣＶＤ法）等を用いて、エッチングストッパ層１１７（例えばIII族窒化物半導体であるＡｌＧａＮ、ＡｌＩｎＧａＮ等）とｐ型のIII族窒化物半導体層１１８を、ｎ型のキャップ層１１３やキャリア供給層１１１やリセス部１１６を覆うように成長する（図１２（ｂ））。このｐ型のIII族窒化物半導体層１１８は、ＭｇやＺｎ等のｐ型不純物がドーピングされたIII族窒化物半導体層であり、例えばｐ−ＡｌＩｎＧａＮ、ｐ−ＩｎＧａＮ、ｐ−ＡｌＧａＮ、ｐ−ＧａＮ等が望ましい。このｐ型のIII族窒化物半導体層１１８を成長する際、ｐ型のIII族窒化物半導体層１１８からＭｇやＺｎ等のｐ型不純物が、それ以前に形成された、エッチングストッパ層１１７や、キャリア供給層１１１や、ｎ型のキャップ層１１３中に拡散し、ｐ型、もしくは高抵抗化した拡散層１１９を形成する。この拡散する深さはｐ型不純物がＭｇである場合、数ｎｍ〜３０ｎｍ程度であり、拡散する不純物量は５×１０17ｃｍ-3〜５×１０18ｃｍ-3程度である。
【００８２】
エッチングストッパ層１１７を形成する際のエピタキシャル成長は、表面の凹凸を平坦化しない、均一に成長する条件が望ましい。これはエッチングストッパ層１１７が、エッチングストッパ層１１７上に形成されるｐ型のIII族窒化物半導体層１１８をエッチングストップする必要があるためである。それとは異なり、ｐ型のIII族窒化物半導体層１１８は、選択的に除去されるため、平坦化する条件でも、均一に形成される条件でもどちらでも良い。また、このｐ型のIII族窒化物半導体層１１８を形成することにより、ｐ型のIII族窒化物半導体層１１８下でリセス部１１６直下付近の２ＤＥＧ層１１２は、ｐ−ｎ接合により空乏化し、部分的に２ＤＥＧ層１１２がない領域が形成される。
【００８３】
また、エッチングストッパ層１１７は、ｎ型のキャップ層１１３の側面も覆うことにより、後述するｐ型のIII族窒化物半導体層１１８を選択的に除去する工程において、ｎ型のキャップ層１１３の側面がエッチングされることを防ぐことができる。通常、III族窒化物半導体装置では、表面準位の低減や、電流コラプスの抑制、表面保護の観点から通常ＳｉＮやＳｉＯ2、Ａｌ2Ｏ3等を表面保護膜として用いるが、エッチングストッパ層１１７がなく、ｎ型のキャップ層１１３の側面がエッチングされ、くぼんでしまった場合、ＳｉＮやＳｉＯ2、Ａｌ2Ｏ3等の表面保護膜と、ｎ型のキャップ層１１３の側面の間に、ボイドが発生してしまう可能性がある。ｎ型のキャップ層１１３の側面にボイドが発生してしまうと、窒化物半導体表面が保護されていない部分ができるため、表面準位に電子がトラップされ、電流コラプスの発生原因になり得る。そのためこのエッチングストッパ層１１７が、ｎ型のキャップ層１１３の側面を覆うことはきわめて重要である。
【００８４】
続いて、既知のフォトリソグラフィ法を用いてレジストパターン１２０を形成する（図１２（ｃ））。
【００８５】
次に、Ｃｌ2やＢＣｌ3、Ｏ2、Ａｒ、Ｎ2等のエッチング加工用ガスによるプラズマ１２１を用いた既知のドライエッチング技術（例えばＲＩＥ法やＩＣＰ−ＲＩＥ法）を用いて、ｐ型のIII族窒化物半導体層１１８を部分的に除去し、選択的に残されたｐ型のキャップ層１２２を形成する（図１２（ｄ））。尚、このドライエッチング技術は、既知の選択エッチングである事が望ましく、エッチングがエッチングストッパ層１１７表面近傍で止まることが望ましい。尚、III族窒化物半導体の選択エッチング技術はＡｌに反応してエッチングストップもしくは、ある程度の選択比（例えば、ｐ型のIII族窒化物半導体層１１８のエッチングレートがエッチングストッパ層１１７のエッチングレートの２倍以上）でエッチングレートが遅くなるため、下層のエッチングストッパ層１１７のＡｌ組成率が、上層のｐ型のIII族窒化物半導体層１１８のＡｌ組成率よりも高い、もしくはｐ型のIII族窒化物半導体層１１８にＡｌを含まないことが望ましい。また、このｐ型のキャップ層１２２を形成することにより、ｐ型のキャップ層１２２下でリセス部１１６直下付近の２ＤＥＧ層１１２は、ｐ−ｎ接合により空乏化し、部分的に２ＤＥＧ層１１２がない領域が形成され、これによりノーマリオフ動作が可能となる。
【００８６】
尚、本半導体装置のしきい値電圧（Ｖｔｈ）は、リセス部１１６底面からキャリア供給層１１１とチャネル層１１０の間のキャリア供給層１１１の膜厚と組成と、また、再成長するエッチングストッパ層１１７の膜厚と組成、また、その上層に形成するｐ型のIII族窒化物半導体層１１８のｐ型のドーピング濃度や膜厚や組成に強く依存するため、各膜厚やドーピング濃度、組成は精査が必要である。
【００８７】
また、ｐ型のIII族窒化物半導体層１１８をエッチングするためのエッチング加工用ガスに対して非活性である材料組成のエッチングストッパ層１１７が形成されているため、ｐ型のIII族窒化物半導体層１１８を部分的に完全に除去した後、さらにオーバーエッチしても、ｎ型のキャップ層１１３を削り取ってしまう心配がない。そのため、本製造方法を用いることにより、第１の実施形態と比較して、良好なコンタクト抵抗を再現性良く、面内分布の良好な半導体装置を容易に製造可能である。
【００８８】
次に、既知の有機洗浄法等や酸洗浄等を用いて、レジストパターン１２０を除去し、エピタキシャル成長基板表面を清浄化する。その後、既知のフォトリソグラフィ法や蒸着法、リフトオフ法、アニール法等を用いて、ｐ型のキャップ層１２２の両側方のｎ型のキャップ層１１３上層のエッチングストッパ層１１７上にオーミック性接触するソース電極１２３ａとドレイン電極１２３ｂを形成し、続いてｐ型のキャップ層１２２表面にショットキー接合もしくはオーミック接合で接するようにゲート電極１２４を形成する（図１２（ｅ））。
【００８９】
ソース電極１２３ａ及びドレイン電極１２３ｂは、ｐ型のキャップ層１２２の両側方にあれば良く、既知のオーミックリセス技術により、チャネル層１１０、キャリア供給層１１１、ｎ型のキャップ層１１３、エッチングストッパ層１１７のいずれに接していても良いし、エッチングストッパ層１１７表面にあっても良い。ソース電極１２３ａ、ドレイン電極１２３ｂは、Ｔｉ、Ａｌ、Ｍｏ、Ｈｆ等の金属を１つもしくは２つ以上組み合わせた電極からなり、ゲート電極１２４は、Ｔｉ、Ａｌ、Ｎｉ、Ｐｔ、Ｐｄ、Ａｕ等の金属を１つもしくは２つ以上組み合わせた電極からなる。
【００９０】
尚、オーミック電極をエッチングストッパ層１１７表面に形成する際、ｐ型、もしくは高抵抗化した拡散層１１９表面にオーミック電極を形成してしまうことになり、オーミックコンタクト不良を起こす可能性が高くなるため、ｐ型、もしくは高抵抗化した拡散層１１９を数ｎｍ〜３０ｎｍ程度除去した方が望ましい。この除去の方法については、第２の実施形態の図９で示した方法と同じ方法で形成するため、ここでは説明を割愛する。
【００９１】
本構造に示したような、オーミック電極であるソース電極９７ａ、ドレイン電極９７ｂと、キャリア供給層９１との間にエッチングストッパ層９４や、ｎ型のキャップ層９３を挿入することにより、バンド構造が変化して低コンタクト抵抗が得られる。そのメカニズムは、第２の実施形態の図１０に示したのと同様である。
【００９２】
本構造を用いることにより、第１の実施形態で示したような、ｎ型のキャップ層９３が、ｐ型のキャップ層９５を形成する際のドライエッチングにより、膜厚が減少してしまうことがないため、コンタクト抵抗の生産性、再現性に非常に優れている。また、本構造におけるエッチングストッパ層９４は、ｎ型のキャップ層９３の側面も覆うことにより、ｐ型のキャップ層９５をドライエッチングで形成する際、ｎ型のキャップ層９３の側面がエッチングされることを防ぐ効果がある。通常、III族窒化物半導体装置では、表面準位の低減や、電流コラプスの抑制、表面保護の観点から通常ＳｉＮやＳｉＯ2、Ａｌ2Ｏ3等を表面保護膜として用いるが、エッチングストッパ層９４がなく、ｎ型のキャップ層９３の側面がエッチングされ、くぼんでしまった場合、ＳｉＮやＳｉＯ2、Ａｌ2Ｏ3等の表面保護膜と、ｎ型のキャップ層９３の側面の間に、ボイドが発生してしまう可能性がある。ｎ型のキャップ層９３の側面にボイドが発生してしまうと、窒化物半導体表面が保護されていない部分ができるため、表面準位に電子がトラップされ、電流コラプスの発生原因になり得る。そのためこのエッチングストッパ層９４が、ｎ型のキャップ層９３の側面を覆うことはきわめて重要である。
【００９３】
また、ｐ型不純物が拡散した拡散層９６は半導体表面を高抵抗化することにより、半導体表面近傍を伝ってゲート電極９８からドレイン電極９７ｂ、ゲート電極９８からソース電極９７ａへ流れるリーク電流の低減に有用である。特に、ソース抵抗の低減のためにソース電極９７ａ側のｎ型のキャップ層９３と、ｐ型のキャップ層９５をプロセスのマージンギリギリまで近接させる場合、ゲート・ソース間リーク電流を低減するためには、この半導体表面を高抵抗化するｐ型不純物が拡散した拡散層９６は、必要不可欠である。
【００９４】
図１１では、拡散層９６はｎ型のキャップ層９３とキャリア供給層９１を覆うように形成されたエッチングストッパ層９４全体の表層部分に存在するように記載しているが、ゲート電極９８からドレイン電極９７ｂやゲート電極９８からソース電極９７ａへ流れるリーク電流の低減の為の拡散層９６は、ゲート電極９８とソース電極９７ａとの間およびゲート電極９８とドレイン電極９７ｂとの間のエッチングストッパ層９４の表層部分にあれば良い（図示せず）。
【００９５】
また、本構造を用いることにより、低コンタクト抵抗と、ノーマリオフ動作を両立する窒化物半導体装置を容易に製造することができ、さらにコンタクト抵抗の再現性、面内分布良く製造できる構造となる。また、リセス構造を用いることにより、しきい値はリセス部の深さで制御されるため、キャリア供給層９１を十分に厚くすることができ、キャリア供給層９１表面を２ＤＥＧ層９２から物理的に遠ざけることができるため、電流コラプスの少ない窒化物半導体装置を製造できる。
【００９６】
また、さらに図１３で示したように、リセス部１３５の底部がキャリア供給層１３１を貫いてチャネル層１３０に達することにより、窒化物半導体装置のしきい値電圧を、ゲートリセス深さやキャリア供給層１３１厚に依存せず、エッチングストッパ層１３６でのみ制御するため、しきい値のウェハ面内均一性が飛躍的に向上する。
【００９７】
また、図１４に本発明における、第３の実施形態の変体である、エッチングストッパ層を有する低コンタクト抵抗とノーマリオフ動作を両立するリセス型ゲートを二つ含む窒化物半導体装置の構造を示す。尚、本実施形態ではIII族窒化物半導体を用いて記述しているが、本発明は、それに限定を受けるものではない。
【００９８】
この構造は、第３の実施形態とほぼ同じだが、リセス部１５５とｐ型のキャップ層１５７とゲート電極１６０それぞれが、ソース電極１５９ａ、ドレイン電極１５９ｂ間に２つずつあることを特徴とする。それにより、それぞれのゲート電極１６０に掛かる電圧を独立に制御することにより、双方向のＦＥＴ動作が可能となる。
【００９９】
尚、リセス部１５５について、リセス部１５５底面は、必ずしもキャリア供給層１５１中にある必要はなく、図１３に示すように、キャリア供給層１３１を貫通するリセス部１３５としても良い（図１３）。この場合は、エッチングストッパ層１３６が、しきい値電圧制御層にもなるため、膜厚やＡｌの組成率を最適化する必要がある。
【０１００】
本構造の製造方法は、第３の実施形態と同一であるので割愛する。
【産業上の利用可能性】
【０１０１】
本発明は、電源回路等に用いるパワートランジスタをはじめとする種々の窒化物半導体を用いた半導体装置、及びその製造方法として有用である。
【符号の説明】
【０１０２】
１，８，１６，２３，４０，６０，７０，９０，１１０，１３０，１５０  チャネル層
２，９，１７，２４，４１，６１，７１，９１，１１１，１３１，１５１  キャリア供給層
３，１０，１８，２５，３９，６２，７２，９２，１１２，１３２，１５２  ２ＤＥＧ層
４，２７，５１，６５，８１，９５，１３７，１５７  ｐ型のキャップ層
５ａ，１４ａ，２１ａ，２９ａ，５０ａ，６７ａ，８２ａ，８６ａ，８９ａ，９７ａ，１２３ａ，１３９ａ，１５９ａ  ソース電極
５ｂ，１４ｂ，２１ｂ，２９ｂ，５０ｂ，６７ｂ，８２ｂ，８６ｂ，８９ｂ，９７ｂ，１２３ｂ，１３９ｂ，１５９ｂ  ドレイン電極
６，１５，２２，３０，５３，６８，８３，８７，９８，１２４，１４０，１６０  ゲート電極
１１，１９，２６，３８，５２，６３，７４，９３，１１３，１３３，１５３  ｎ型のキャップ層
１２  第２のキャップ層（ＡｌＧａＮ層）
１３，２０，４５，９９，１１６，１３５，１５５  リセス部
２８，４７，６６，７８，９６，１１９，１３８，１５８  ｐ型、もしくは高抵抗化した拡散層
４２，７３  ｎ型のIII族窒化物半導体層
４３，４８，６９，７９，８４，１１４，１２０  レジストパターン
４４，４９，７５，８０，８５，１１５，１２１  プラズマ
４６，７７，１１８  ｐ型のIII族窒化物半導体層
６４，７５，９４，１１７，１３６，１５６  エッチングストッパ層
【図６】
2015026629.tif 000003
【図１０】
2015026629.tif 000004
【図１】
2015026629.tif 000005
【図２】
2015026629.tif 000006
【図３】
2015026629.tif 000007
【図４】
2015026629.tif 000008
【図５】
2015026629.tif 000009
【図７】
2015026629.tif 000010
【図８】
2015026629.tif 000011
【図９】
2015026629.tif 000012
【図１１】
2015026629.tif 000013
【図１２】
2015026629.tif 000014
【図１３】
2015026629.tif 000015
【図１４】
2015026629.tif 000016