(57)【要約】【課題】本発明は、はんだ材の半導体チップ表面へのせり上がりや側面へのはんだボールの析出を抑制し、キャリア材とキャリア材又はキャリア材と他の導体が接触した場合にも問題が生じない、はんだ流れ防止構造を有する半導体素子を実現することを目的とする。【解決手段】本発明の半導体素子は、半絶縁性又は絶縁性の基板上に設けられた半導体チップと、半導体チップの基板の下面に形成された第１の金属層と、キャリア材とキャリア材上に形成された第２の金属層とを含むはんだ流れ防止構造と、を備え、第２の金属層は、はんだ材を介して第１及び第２の金属層を固着することにより、半導体チップとキャリア材とを位置固定する第１の領域と、第１の領域から漏れ出したはんだ材を誘導する第２の領域と、を含むことを特徴とする。【選択図】図７
2015203861.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁性又は絶縁性の基板上に設けられ、上面に電流または電圧を印加するための電極が形成された半導体チップと、
前記半導体チップの前記基板の下面に形成された、前記半導体チップの位置固定用の第１の金属層と、
キャリア材と前記キャリア材上に形成された第２の金属層とを含むはんだ流れ防止構造と、
を備え、前記第２の金属層は、
はんだ材を介して前記第１の金属層及び前記第２の金属層を固着することにより、前記半導体チップと前記キャリア材とを位置固定する第１の領域と、
前記第１の領域から漏れ出した前記はんだ材を誘導する第２の領域と、
を含むことを特徴とする半導体素子。
【請求項２】
前記第１の領域及び前記第２の領域は、前記キャリア材の同じ上面に設けられていることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記第１の領域は前記キャリア材の上面に設けられ、前記第２の領域が前記キャリア材の側面に設けられていることを特徴とする請求項１に記載の半導体素子。
【請求項４】
前記キャリア材の側面に凹部が設けられていることを特徴とする請求項３に記載の半導体素子。
【請求項５】
前記第２の金属層は金メッキで構成されていることを特徴とする請求項３に記載の半導体素子。
【請求項６】
前記基板は、ＩｎＰから構成されることを特徴とする請求項１乃至５のいずれかに記載の半導体素子。
【請求項７】
前記キャリア材は、ＡｌＮから構成されることを特徴とする請求項１乃至６のいずれかに記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップとキャリア材からなる半導体素子において、半導体チップをキャリア材に実装する際に、半導体チップの位置固定を確保する際に用いるはんだ材の溶融時の流れやはみ出しを抑制するためのはんだ流れ防止構造を有する半導体素子に関する。
【背景技術】
【０００２】
光通信方式の多様化や通信容量の大容量化に伴い、高速な光信号処理を可能とする高機能光モジュールの開発が必要となっている。大容量伝送を実現する手段としては、周波数利用効率を向上させた多値変調技術が注目されており、とりわけ光の強度と位相を同時に変調可能なＩＱ（Inphase-Quadrature）変調器は光送信器のキー部品として重要である。
【０００３】
これまで、ＩＱ変調器は、ＬｉＮｂＯ３（ニオブ酸リチウム：ＬＮ）などの誘電体材料を用いた変調器が主流であったが、ＬＮを用いた変調器では、ＬＮの電気光学効果から求まる光変調に必要な電極長は数十ｍｍにも及び、さらに、Ｉチャネル及びＱチャネルそれぞれに動作点を揃えるためのバイアス調整用電極が必要となるが、その電極を含めるとＬＮ変調器のモジュールサイズは１００ｍｍ長にも及ぶ。
【０００４】
光モジュールの小型化・低消費電力化の観点から、ＬＮに置き換わる材料として、ＩｎＰ（インジウムリン）等の半導体材料が注目され、ＩｎＰを用いたＩＱ変調器が実現されている（例えば、非特許文献１参照）。
【０００５】
図１に、導波路に電圧を印加しないパッシブ領域の導波路断面の一例を示す。図１には、半絶縁性（Semi-Insulating：ＳＩ）−ＩｎＰ基板１０１上に、ｎ型のＩｎＰからなる下部クラッド層１０２、ノンドープの多重量子井戸（ｉ−ＭＱＷ）コア層１０３、上部クラッド層１０４を順に成長させた層構造が示されている。図１に示される層構造においては、この層構造を覆うようにポリマー１０６が設けられ、ＳＩ−ＩｎＰ基板１０１の裏面（下側）に固定用金属層１０５が設けられている。
【０００６】
これらの層を、フォトリソグラフィを使った微細加工技術により図１に示すようなハイメサ構造としている。このハイメサ構造を絶縁性のポリマーなどを利用して、ハイメサ構造の左右を埋め込む形で保護する。このとき、ポリマーは最低限、導波路の左右を覆うことが必要であるが、導波路に上に薄く堆積していても構わない。
【０００７】
上部クラッド層１０４は、ノンドープのＩｎＰ（ｉ−ＩｎＰ）層であってもいいし、ｉ−ＩｎＰ層の上にｐ−ＩｎＰ層を積層したものでも、ｉ−ＩｎＰ層の上にｎ−ＩｎＰ層を積層したものでも、ｉ−ＩｎＰ層の上に薄いｐ−ＩｎＰ層を積層した上にさらｎ−ＩｎＰ層を積層したものでも構わない。
【０００８】
図２は、導波路に電圧を印加するアクティブ領域の導波路構造の断面図を示す。図２には、ＳＩ−ＩｎＰ基板２０１上に、下部クラッド層２０２、コア層２０３、上部クラッド層２０４を順に成長させた層構造が示されている。図２に示す層構造においては、ＳＩ−ＩｎＰ基板２０１の裏面（下側）に固定用金属層２０５が設けられ、導波路部分の両側面にポリマー２０６が設けられ、上部クラッド層２０４上に変調電極２０７が設けられ、下部クラッド層上に接地電極２０８及び２０９が設けられた構成が示されている。ポリマー２０６として絶縁性のポリマーを使用するため、導波路の直上のポリマーを除去したうえで、変調電極２０７が設けられる。図２に示す構成でも、導波路はポリマー２０６によって保護される。
【０００９】
図３は、ＩｎＰを用いたＩＱ変調器（半導体チップ）の上面図である。図３には、マッハ・ツェンダ型の光変調器を４つ並列に並べたＩＱ変調器３００が示されている。図３に示されるように、ＩＱ変調器３００は、電圧を印加するアクティブ領域３０１及び電圧を印加しないパッシブ領域３０２を有する。パッシブ領域３０２の導波路断面が図１に示す断面図に対応し、アクティブ領域３０１の導波路断面が図２に示す断面図に対応している。
【００１０】
ＩＱ変調器３００では、光変調用電極長は３ｍｍ程度であり、バイアス調整用電極を含めてもＩＱ変調器用のチップ長は１０ｍｍ以下となり、ＬＮと比較して２０分の１程度の小面積化が可能である。
【００１１】
しかし、ＩｎＰを用いた半導体素子は、小型であるため、固定に用いるはんだがあふれると悪影響を及ぼす問題がある。詳細を以下に記す。  
光通信用モジュールは高温高湿度環境下での厳しい信頼性が要求され、その信頼性を満足するために、一般的にはＫｏｖａｒ等の金属から成る気密封止対応パッケージに収納される。ＩｎＰ半導体チップも他の光学モジュールと同様に、金属またはセラミックスを材料とし、光ファイバや電極端子を装荷した気密パッケージに実装される。
【００１２】
こうしたＩｎＰ半導体を用いた光学モジュールの実装においては、ＩｎＰの熱膨張係数（＝４．５×１０−６／Ｋ）とパッケージ材料の熱膨張係数（例えば、Ｋｏｖａｒの場合、５．３×１０−６／Ｋ）の熱膨張係数との差は、環境温度が変化した際に熱歪みによる応力を発生させ、光学特性を劣化させる要因になる。そこで、ＩｎＰ半導体チップをＩｎＰの熱膨張係数に近い値を有するキャリア材に一旦実装してチップ搭載キャリアを作製し、それらをサブアセンブリとしてパッケージ内に収納し、熱膨張係数の差による歪をキャリアにより緩和させている。
【００１３】
ここで、キャリア材は、一般的に、ＩｎＰと同等の熱膨張係数（＝４．５×１０−６／Ｋ）を有するＡｌＮ（窒化アルミニウム）セラミックスが用いられている。ＡｌＮは、熱伝導率も２００Ｗ／（ｍ・Ｋ）超と大きく熱伝導性に優れているため、ＬＤ（Laser Diode：レーザダイオード）等の温度制御が必要な半導体素子ではヒートシンクとしての役割も担っている。
【００１４】
ＩｎＰチップとキャリアの固定には、電気伝導性や熱伝導性に優れ、せん断強度も大きく高融点で溶融後の硬度が高くて安定性に優れる金−スズ（ＡｕＳｎ）共晶はんだを用いる。キャリア材のチップ搭載面には、はんだ溶融用の金属パターンが形成され、ＡｕＳｎはんだシート等をキャリア搭載面に敷く。半導体チップ位置合わせ後に、はんだの融点近傍まではんだを加熱して溶融させる。溶融中は、はんだが溶融する際に溶融したはんだの対流により半導体チップの搭載位置ズレを抑制するため、及び、はんだがＩｎＰチップ裏面とキャリア搭載とに良く濡れ拡がるように、半導体チップを適度に押圧する必要がある。
【００１５】
図４に、半導体素子における従来のはんだ流れ防止構造を示す。図４（ａ）は実装時の半導体素子のはんだ流れ防止構造を示し、図４（ｂ）は実装後の半導体素子のはんだ流れ防止構造を示す。
【００１６】
図４（ａ）には、ＡｌＮ等からなるキャリア材４０１と、下面に固定用金属層４０３が設けられた半導体チップ４０２と、キャリア材４０１の半導体チップ搭載面に設けられたはんだ溶融用金属層４０４と、固定用金属層４０３とはんだ溶融用金属層４０４との間に設けられたＡｕＳｎ等からなるはんだ材４０５と、を有する半導体素子が示されている。キャリア材４０１及びはんだ溶融用金属層４０４ではんだ流れ防止構造が構成される。
【００１７】
図４（ａ）及び（ｂ）に示されるように、実装時のはんだ流れ防止構造では、はんだ材４０５を用いて固定用金属層４０３とはんだ溶融用金属層４０４とを固着することにより、キャリア材４０１上で半導体チップ４０２の位置固定をしている。
【００１８】
上述のように、半導体チップ４０２の実装においては、半導体チップ４０２と外側のパッケージ材との熱膨張係数の差による応力歪みを緩和させるために、半導体チップ４０２と熱膨張係数が近いＡｌＮ等のセラミックス材を用いたキャリア材４０１上に、電気的導通や熱伝導性の確保を目的として安定性に優れるＡｕＳｎ等からなるはんだ材４０５を用いて半導体チップ４０２を固定する。
【００１９】
その際に、はんだ量過多の場合や押圧力が大きい場合には、図４（ｂ）に示すように、溶融したはんだ材４０５が半導体チップ４０２の側面あるいは上面にはみ出し、ボール状のはんだ溜りとなる。このボール状のはんだ溜りは、複数の半導体チップを近接して実装する場合には、隣接する他の半導体チップに干渉したり（隣の半導体チップが搭載されるキャリア材と電気的に接触してしまったり）、光導波路側の端面に生じた場合には光信号の伝搬を阻害することになる。また、はみ出すはんだ材４０５の量が多い場合には、半導体チップ４０２の表面にまでせり上がり、半導体チップ４０２上に濡れ広がることによって半導体チップ４０２の表面に形成されている電気配線パターンを潰したりすることも起こり得る。
【００２０】
これらの問題を解決するため、従来、キャリア材の端面に金属層を設ける方法が検討されたことがある。例えば、図５は、特許文献１に示されるような、キャリア材の端面に金属層を設けた構造の一例を示す。図５に示される構造は、キャリア材１１の上面にＡｕ層１３を設け、ＡｕＳｎからなるはんだ材１４を用いて、半導体レーザからなる半導体チップ１２を位置固定した例である。ここで、キャリア材１１上のＡｕ層１３は、位置固定と同時に、半導体チップ１２に電流を供給する配線としても用いられる。
【００２１】
また、図５において、半導体チップ１２が出力するレーザ光１５の出射端面側のキャリア材１１の端面にもＡｕ層１３が設けられている。これによって、はみ出したはんだ材１４をキャリア材１１のＡｕ層１３が設けられた側面側の端面方向に誘導することができる。それにより、半導体レーザの導波路側の端面にまで達してレーザ光の伝搬を阻害することを防ぐこともできれば、半導体チップ１２の表面に形成される電気配線パターンをはんだ材１４で潰すことを回避することができる。
【００２２】
また、図６は、特許文献２に示されるような、キャリア材の端面に金属層を設けた構造の他の例を示す。図６に示される構造では、キャリア材２１の端面に凹部２２を設け、さらに端面における凹部２２上に金属層２３及びはんだ材２４を設けており、図５に示す構造と同様の効果を得ることができる。
【先行技術文献】
【特許文献】
【００２３】
【特許文献１】特開平６−３５０２０２号公報
【特許文献２】特開２００３−４６１８１号公報
【非特許文献】
【００２４】
【非特許文献１】H. Yagi et al., “Low driving voltage InP-based Mach-Zehnder modulators for compact 128 Gb/s DP-QPSK module”、 2013 Conference on Lasers and Electro-Optics Pacific Rim (CLEO-PR), 2013年, WK2-2
【発明の概要】
【発明が解決しようとする課題】
【００２５】
しかしながら、図５及び図６で示す構成は、はんだボールが光導波路端面に生じるのを防ぎ、半導体チップ表面に形成されている電気配線パターンを潰すことを防ぐことができるが、これまでほとんど用いられることはなかった。それは以下の理由による。
【００２６】
まず、半導体チップの入力端面もしくは出力端面の直近には通常、レンズや導波路（光ファイバや石英系導波路等、半導体でない）が設けられたりすることが多い。つまり、はみだしたはんだを半導体チップの入力面もしくは出力面の方向に誘導し、そこにはんだボールが形成されると、はんだボールがレンズや導波路の配置を邪魔することになる。また、図６に示すような凹部を設けても、はんだボールが大きくなる場合は、凹部からもあふれることがある。
【００２７】
従って、あふれたはんだは半導体チップの入力面又は出力面ではない側面の方向に誘導する必要があるが、こうすると、複数の半導体チップを近接して実装する場合に、互いに干渉する問題があった。
【００２８】
一方で、従来、キャリア材の金属膜は、位置固定をするとともに電流あるいは電圧を供給する電極としても用いられてきた。つまり、半導体チップと側面に金属層があるキャリア材とを有する複数の半導体素子を並列して複数並べることを考えると、側面にあるキャリア材が金属であるため、キャリア材と他の半導体素子のキャリア材とが接触した場合に導通してしまう問題があった。通常、キャリア材と他の半導体素子のキャリア材との間には一定の間隔が設けられるが、はんだボールがそこにあると、やはり接触してしまう可能性がある。側面に凹部を設けた場合でも、はんだボールが大きい場合には溝からあふれて、やはり接触してしまう問題があった。
【００２９】
本発明は、上記課題を鑑みてなされたものであり、半導体チップをキャリア材に実装する際に、半導体チップの位置固定を確保する際に用いるはんだ材の溶融時の流れやはみ出しを抑制し、キャリア材とキャリア材又はキャリア材と他の導体が接触した場合にも問題が生じない、はんだ流れ防止構造を有する半導体素子を実現することを目的とする。
【課題を解決するための手段】
【００３０】
上記課題を解決するために、本発明の請求項１に記載の半導体素子は、半絶縁性又は絶縁性の基板上に設けられ、上面に電流または電圧を印加するための電極が形成された半導体チップと、前記半導体チップの前記基板の下面に形成された、前記半導体チップの位置固定用の第１の金属層と、キャリア材と前記キャリア材上に形成された第２の金属層とを含むはんだ流れ防止構造と、を備え、前記第２の金属層は、はんだ材を介して前記第１の金属層及び前記第２の金属層を固着することにより、前記半導体チップと前記キャリア材とを位置固定する第１の領域と、前記第１の領域から漏れ出した前記はんだ材を誘導する第２の領域と、を含むことを特徴とする。
【００３１】
本発明の請求項２に記載の半導体素子は、本発明の請求項１に記載の半導体素子であって、前記第１の領域及び前記第２の領域は、前記キャリア材の同じ上面に設けられていることを特徴とする。
【００３２】
本発明の請求項３に記載の半導体素子は、本発明の請求項１に記載の半導体素子であって、前記第１の領域は前記キャリア材の上面に設けられ、前記第２の領域が前記キャリア材の側面に設けられていることを特徴とする。
【００３３】
本発明の請求項４に記載の半導体素子は、本発明の請求項３に記載の半導体素子であって、前記キャリア材の側面に凹部が設けられていることを特徴とする。
【００３４】
本発明の請求項５に記載の半導体素子は、本発明の請求項３に記載の半導体素子であって、前記第２の金属層は金メッキで構成されていることを特徴とする。
【００３５】
本発明の請求項６に記載の半導体素子は、本発明の請求項１乃至５のいずれかに記載の半導体素子であって、前記基板は、ＩｎＰから構成されることを特徴とする。
【００３６】
本発明の請求項７に記載の半導体素子は、本発明の請求項１乃至６のいずれかに記載の半導体素子であって、前記キャリア材は、ＡｌＮから構成されることを特徴とする。
【発明の効果】
【００３７】
本発明によると、半導体チップとキャリア材をはんだ材で位置固定する半導体素子において、はんだ材の半導体チップ表面へのせり上がりや側面へのはんだボールの析出を抑制し、キャリア材とキャリア材又はキャリア材と他の導体が接触した場合にも問題が生じない、はんだ流れ防止構造を実現することが可能となる。
【００３８】
また、本発明によると、半導体チップにおいて半絶縁性の基板を位置固定用のみに使うものとしたため、半導体チップの下面の金属膜に電流・電圧が印加されず、キャリア材とキャリア材、又はキャリア材と隣接する導体とが接触しても問題は生じない。
【図面の簡単な説明】
【００３９】
【図１】パッシブ領域の導波路断面の一例を示す図である。
【図２】アクティブ領域の導波路断面の一例を示す図である。
【図３】ＩｎＰを用いたＩＱ変調器（半導体チップ）の上面図である。
【図４】半導体素子における従来のはんだ流れ防止構造を示す図である。
【図５】キャリア材の端面に金属層を設けた構造の一例を示す図である。
【図６】キャリア材の端面に金属層を設けた構造の他の例を示す図である。
【図７】本発明の実施例１に係る半導体素子のはんだ流れ防止構造を示す図である。
【図８】本発明の実施例２に係る半導体素子のはんだ流れ防止構造を示す図である。
【図９】本発明の実施例３に係る半導体素子のはんだ流れ防止構造を示す図である。
【発明を実施するための形態】
【００４０】
以下、図面を参照して本発明の各実施例について詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
（実施例１）
図７は、本発明の実施例１に係る半導体素子のはんだ流れ防止構造を示し、具体的には光半導体チップをキャリア基板上に搭載した光通信用モジュールの一部を示す。図７（ａ）は実装時の半導体素子のはんだ流れ防止構造を示し、図７（ｂ）は実装後の半導体素子のはんだ流れ防止構造を示す。
【００４１】
図７（ａ）には、ＡｌＮ等からなるキャリア材７０１と、下面に固定用金属層７０３が設けられた半導体チップ７０２と、キャリア材７０１の半導体チップ搭載面に設けられたはんだ溶融用金属層７０４と、固定用金属層７０３とはんだ溶融用金属層７０４との間に設けられたＡｕＳｎ等からなるはんだ材７０５と、を有する半導体素子が示されている。キャリア材７０１及びはんだ溶融用金属層７０４ではんだ流れ防止構造が構成される。
【００４２】
図７（ａ）及び（ｂ）に示されるように、実装時のはんだ流れ防止構造では、はんだ材７０５を用いて固定用金属層７０３とはんだ溶融用金属層７０４とを固着することにより、キャリア材７０１上で半導体チップ７０２の位置固定をしている。
【００４３】
光半導体チップ７０４は、ＩｎＰなどの半導体基板上に光導波路層及び電極層を積層した構造を有する。例えば、半導体光変調器チップの場合、光半導体チップ７０４は、半絶縁性ＩｎＰ基板上に、ｎ型ＩｎＰクラッド層、ｉ型ＭＱＷ光コア層、半絶縁性ＩｎＰ層、ｎ型ＩｎＰクラッド層を順に積層することにより光導波路層を構成し、さらに、光導波路層を幅２μｍ程度のメサ状に加工して、その光導波路の直上にＡｕを用いて変調電極を形成し、メサの両脇に接地電極を形成することにより、光変調に必要な電界を効率よく印加可能な構成とすることができる。
【００４４】
はんだ溶融用金属層７０４は、はんだ材７０５を介して半導体チップ７０２の位置を固定するための位置固定領域７０４１と、漏れ出したはんだ材７０５を誘導するためのはんだガイドパターン領域７０４２を有する。本発明では、半導体チップ７０２の側面あるいは上面へのはんだ材７０５の染み出しを防止するために、図７（ｂ）に示されるように、はんだガイドパターン領域７０４２は、実装後に半導体チップ７０２によって上から覆われずに、搭載される半導体チップ７０２の外側に配置されるようにキャリア材７０１の半導体チップ搭載面上に設けられている。はんだガイドパターン領域７０４２により、余分にはみ出したはんだ材７０５をはんだガイドパターン領域７０４２に沿わせるように導き出すことができる。
【００４５】
本はんだ流れ防止構造によって、はんだ材の半導体チップ表面へのせり上がりや側面へのはんだボールの析出を抑制することが可能となる。また、キャリア材の側面に金属を設けていないため、キャリア材とキャリア材、もしくはキャリア材と他の導体が接触した場合にも、問題は生じない。
【００４６】
なお、図７に示す実施例１に係る半導体チップ７０２は、簡単のため、図３に示すようなＩＱ変調器ではなく直線的な導波路を有する構造としたが、裏面に固定用金属層７０３があって、導波路端面とはんだガイドパターン領域７０４２とが近接していなければ、どのような導波路構造を有する半導体チップでも構わない。
【００４７】
（実施例２）
図８は、本発明の実施例２に係る半導体素子のはんだ流れ防止構造を示す。図８（ａ）は実装時の半導体素子のはんだ流れ防止構造を示し、図８（ｂ）は実装後の半導体素子のはんだ流れ防止構造を示す。
【００４８】
図８（ａ）には、ＡｌＮ等からなるキャリア材８０１と、下面に固定用金属層８０３が設けられた半導体チップ８０２と、キャリア材８０１の半導体チップ搭載面に設けられたはんだ溶融用金属層８０４と、固定用金属層８０３とはんだ溶融用金属層８０４との間に設けられたＡｕＳｎ等からなるはんだ材８０５と、を有する半導体素子が示されている。キャリア材８０１及びはんだ溶融用金属層８０４ではんだ流れ防止構造が構成される。
【００４９】
実施例２において、半導体チップ８０２としては、ＩｎＰ光半導体チップを使用し、半絶縁性（もしくは絶縁性）のＩｎＰ基板上に、ｎ型ＩｎＰクラッド層、ｉ型ＭＱＷ光コア層、半絶縁性ＩｎＰ層、ｎ型ＩｎＰクラッド層を積層して光導波路層を構成している。
【００５０】
はんだ溶融用金属層８０４は、はんだ材８０５を介して半導体チップ８０２の位置を固定するための位置固定領域８０４１と、漏れ出したはんだ材８０５をキャリア材８０１の側面に誘導するための側面はんだガイド領域８０４２を有する。実施例２では、キャリア材８０１の側面を一部切り欠き、当該切り欠き部分に金属蒸着等することにより側面はんだガイド領域８０４２を形成している。このように、搭載される半導体チップ８０２より内側にキャリア材８０１の側面はんだガイド８０６が配置されているため、溶融によりはみ出した余分なはんだは、側面にほとんどはみ出すことない。
【００５１】
図８に示す半導体チップ８０２は、半絶縁性又は絶縁性のＩｎＰ基板上に形成されているため、半導体チップ８０２の下面の固定用金属層８０３に電流・電圧がかかることはない。つまり、電流又は電圧は、変調電極と２つの接地電極の間にかかり、固定用金属層８０３にはかからない。そのため、たとえはんだ材８０５が側面にはみ出て、隣接するキャリア材（または隣接する導体）に接触した場合にも問題は生じない。
【００５２】
なお、図８に示す実施例２に係る半導体チップ８０２は、簡単のため、図３に示すようなＩＱ変調器ではなく直線的な導波路を有する構造としたが、裏面に固定用金属層８０３があれば、どのような導波路構造を有する半導体チップでも構わない。以下に示す実施例３に係る半導体チップも同様とする。
【００５３】
（実施例３）
図９は、本発明の実施例３に係る半導体素子のはんだ流れ防止構造を示す。図９（ａ）は実装時の半導体素子のはんだ流れ防止構造を示し、図９（ｂ）は実装後の半導体素子のはんだ流れ防止構造を示す。
【００５４】
図９（ａ）には、ＡｌＮ等からなるキャリア材９０１と、下面に固定用金属層９０３が設けられた半導体チップ９０２と、キャリア材９０１の全面に設けられた金属膜９０４と、固定用金属層９０３とキャリア材９０１との間に設けられたＡｕＳｎ等からなるはんだ材９０５と、を有する半導体素子が示されている。キャリア材９０１及び金属膜９０４ではんだ流れ防止構造が構成される。
【００５５】
搭載する半導体チップ９０２は、実施例２に同じで、半絶縁性（もしくは絶縁性）ＩｎＰ基板上の半導体チップである。
【００５６】
実施例３では、キャリア材９０１にはんだ材９０５の濡れ性が良い材料として金メッキ等からなる金属膜９０４を施すことを特徴としており、キャリア材９０１の周囲全集に渡りはみ出したはんだを導くことが可能となる。
【００５７】
実施例３に係るはんだ流れ防止構造によって、はんだ材９０５の半導体チップ表面へのせり上がりや側面へのはんだボールの析出を抑制することが可能となる。また、キャリア材に電流・電圧がかからないため、たとえはんだ材が側面にはみ出て、隣接するキャリア材（または隣接する導体）に接触した場合にも問題は生じない。
【符号の説明】
【００５８】
キャリア材  １１、２１、４０１、７０１、８０１、９０１
半導体チップ  １２、４０２、７０２、８０２、９０２
Ａｕ層  １３
はんだ材  １４、２４、４０５、７０５、８０５、９０５
凹部  ２２
金属層  ２３
ＳＩ−ＩｎＰ基板  １０１、２０１
下部クラッド層  １０２、２０２
コア層  １０３、２０３
上部クラッド層  １０４、２０４
固定用金属層  １０５、２０５、４０３、７０３、８０３、９０３
ポリマー  １０６、２０６
変調電極  ２０７
接地電極  ２０８、２０９
ＩＱ変調器  ３００
アクティブ領域  ３０１
パッシブ領域  ３０２
はんだ溶融用金属層  ４０４、７０４、８０４
位置固定領域  ７０４１、８０４１
はんだガイドパターン領域  ７０４２
側面はんだガイド領域  ８０４２
金属膜  ９０４
【図１】
2015203861.tif 000003
【図２】
2015203861.tif 000004
【図３】
2015203861.tif 000005
【図４】
2015203861.tif 000006
【図５】
2015203861.tif 000007
【図６】
2015203861.tif 000008
【図７】
2015203861.tif 000009
【図８】
2015203861.tif 000010
【図９】
2015203861.tif 000011