(57)【要約】【課題】スイッチ回路の消費電流の増加を抑えて、ソフトスタートする。【解決手段】一つの実施形態によれば、スイッチ回路は、出力トランジスタ、チャージポンプ回路、及びハイパスフィルタが設けられる。出力トランジスタは、一端に入力電圧が入力され、制御端子に入力される電圧に基づいて動作し、他端側から出力電圧を出力する。チャージポンプ回路は、基準クロック信号及び第１信号に基づいて生成される第１クロック信号が入力され、第１電圧を昇圧してチャージポンプ電圧を生成し、出力トランジスタの制御端子に出力する。ハイパスフィルタは、一端にチャージポンプ電圧が入力され、他端に接地電圧が印加され、第１信号を得るように、チャージポンプ電圧の所定の周波数よりも低い周波数成分を減衰して第２信号を生成する。【選択図】  図１
2015041883.tif 000002
【特許請求の範囲】
【請求項１】
一端に入力電圧が入力され、制御端子に入力される電圧に基づいて動作し、他端側から出力電圧を出力する出力トランジスタと、
基準クロック信号及び第１信号に基づいて生成される第１クロック信号が入力され、第１電圧を昇圧してチャージポンプ電圧を生成し、前記出力トランジスタの制御端子に出力するチャージポンプ回路と、
一端に前記チャージポンプ電圧が入力され、他端に接地電圧が印加され、前記第１信号を得るように、前記チャージポンプ電圧の所定の周波数よりも低い周波数成分を減衰して第２信号を生成するハイパスフィルタと、
を具備することを特徴とするスイッチ回路。
【請求項２】
第１インバータ、発振回路、及び２入力ＮＡＮＤ回路を更に具備し、
第１インバータは、前記第２信号が入力され、前記第２信号を反転して第１信号を生成し、
前記発振回路は、前記基準クロック信号を生成し、
前記２入力ＮＡＮＤ回路は、第１入力側に前記基準クロック信号が入力され、第２入力側に前記第１信号が入力され、論理演算処理した前記第１クロック信号を出力する
ことを特徴とする請求項１に記載のスイッチ回路。
【請求項３】
前記第２信号の電圧レベルが前記第１インバータの回路閾値電圧を超えると、前記第１信号が“Ｌｏｗ”レベルとなり前記チャージポンプ回路の昇圧動作が停止し、
前記第２信号の電圧レベルが前記第１インバータの回路閾値電圧を下回ると、前記第１信号が“Ｈｉｇｈ”レベルとなり前記チャージポンプ回路の昇圧動作が行われる
ことを特徴とする請求項１又は２に記載のスイッチ回路。
【請求項４】
前記ハイパスフィルタは、第１コンデンサと第１電流源を有し、
前記第１コンデンサは、一端に前記チャージポンプ電圧が入力され、他端側から前記第２信号が出力され、
前記第１電流源は、一端が前記第１コンデンサの他端に接続され、他端に接地電圧が印加され、一端側から他端側に第１電流が流れる
ことを特徴とする請求項１乃至３のいずれか１項に記載のスイッチ回路。
【請求項５】
前記ハイパスフィルタは、第１コンデンサと第１抵抗を有し、
前記第１コンデンサは、一端に前記チャージポンプ電圧が入力され、他端側から前記第２信号が出力され、
前記第１抵抗は、一端が前記第１コンデンサの他端に接続され、他端に接地電圧が印加され、一端側から他端側に第１電流が流れる
ことを特徴とする請求項１乃至３のいずれか１項に記載のスイッチ回路。
【請求項６】
前記出力トランジスタは、Ｎｃｈ  ＭＯＳトランジスタであることを特徴とする請求項１乃至５のいずれか１項に記載のスイッチ回路。
【請求項７】
チャージポンプ回路は、クロスカップル接続型チャージポンプ回路或いはＤｉｃｋｓｏｎ型チャージポンプ回路であることを特徴とする請求項１乃至６のいずれか１項に記載のスイッチ回路。
【請求項８】
一端に入力電圧が入力され、制御端子に入力される電圧に基づいて動作し、他端側から出力電圧を出力する出力トランジスタと、
第１クロック信号を生成する発振回路と、
前記第１クロック信号が入力され、第１電圧を昇圧してチャージポンプ電圧を生成し、前記出力トランジスタの制御端子に出力するチャージポンプ回路と、
一端に前記チャージポンプ電圧が入力され、他端に接地電圧が印加され、前記チャージポンプ電圧の所定の周波数よりも低い周波数成分を減衰して第２信号を生成するハイパスフィルタと、
前記第２信号が入力され、前記第２信号を反転して第１信号を生成し、前記第１信号を前記発振回路の入力側に出力する第１インバータと、
を具備することを特徴とするスイッチ回路。
【請求項９】
前記発振回路は、２入力ＮＡＮＤ回路とｎ個のインバータ（ただし、ｎは３以上の奇数）が直列接続され、
前記２入力ＮＡＮＤ回路は、第１入力側に前記第１信号が入力され、第２入力側がｎ段目のインバータの入力側に接続され、
ｎ段目のインバータから前記第１クロック信号が出力される
ことを特徴とする請求項８に記載のスイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、スイッチ回路に関する。
【背景技術】
【０００２】
一般にこの種のスイッチ回路は、電源ラインに使用され、パワーマネージメント集積回路から後段への電源供給を制御する。スイッチ回路の出力負荷容量が大きな場合、オン時に充電電流として大きなラッシュ電流が流れる。ラッシュ電流は、パワーマネージメント集積回路の誤動作を発生させたり、配線などの電流許容値を超えたりして、パワーマネージメント集積回路や配線の破壊の原因となる。
【０００３】
スイッチ回路は、通常、ラッシュ電流を抑制するためのソフトスタート回路を搭載する。ところが、ソフトスタート回路を搭載すると回路規模が増大し、専有面積及び消費電流が増加するという問題点がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開２０１２／０２７４１５３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態は、消費電流の増加を抑えて、ソフトスタートすることができるスイッチ回路を提供することにある。
【課題を解決するための手段】
【０００６】
一つの実施形態によれば、スイッチ回路は、出力トランジスタ、チャージポンプ回路、及びハイパスフィルタが設けられる。出力トランジスタは、一端に入力電圧が入力され、制御端子に入力される電圧に基づいて動作し、他端側から出力電圧を出力する。チャージポンプ回路は、基準クロック信号及び第１信号に基づいて生成される第１クロック信号が入力され、第１電圧を昇圧してチャージポンプ電圧を生成し、出力トランジスタの制御端子に出力する。ハイパスフィルタは、一端にチャージポンプ電圧が入力され、他端に接地電圧が印加され、第１信号を得るように、チャージポンプ電圧の所定の周波数よりも低い周波数成分を減衰して第２信号を生成する。
【図面の簡単な説明】
【０００７】
【図１】第一の実施形態に係るスイッチ回路を示す回路図である。
【図２】第一の実施形態に係る比較例のスイッチ回路を示す回路図である。
【図３】第一の実施形態に係るチャージポンプ回路を構成する基本チャージポンプセルを示す回路図である。
【図４】第一の実施形態に係る別な構成のチャージポンプ回路を示す回路図である。
【図５】第一の実施形態に係るスイッチ回路の動作を示すタイミングチャート。
【図６】第一の実施形態に係るスイッチ回路で発生するラッシュ電流を説明する図である。
【図７】第一の実施形態に係るソフトスタート動作しないスイッチ回路で発生するラッシュ電流を説明する図である。
【図８】第二の実施形態に係るスイッチ回路を示す回路図である。
【図９】第一の変形例を示すスイッチ回路を示す回路図である。
【０００８】
である。
【発明を実施するための形態】
【０００９】
以下本発明の実施形態について図面を参照しながら説明する。
【００１０】
（第一の実施形態）
まず、本発明の第一の実施形態に係るスイッチ回路について、図１乃至３を参照して説明する。図１は、スイッチ回路を示す回路図である。図２は、比較例のスイッチ回路を示す回路図である。図３は、チャージポンプ回路を構成する基本チャージポンプセルを示す回路図である。本実施形態では、ハイパスフィルタとインバータを用いてスイッチ回路のソフトスタートを実現している。
【００１１】
図１に示すように、スイッチ回路９０は、発振回路１、チャージポンプ回路２、ハイパスフィルタ３、２入力ＮＡＮＤ回路ＮＡＮＤ１、インバータＩＮＶ１、出力トランジスタＮＭＴ１、入力電圧端子Ｐｖｉｎ、及び出力電圧端子Ｐｖｏｕｔが設けられる。スイッチ回路９０は、ゲート昇圧型スイッチ回路である。スイッチ回路９０は、ハイパスフィルタ３とインバータＩＮＶ１を用いてソフトスタートを実現している。
【００１２】
スイッチ回路９０は、移動体端末、デジタルカメラ、ゲーム機器、ノートＰＣ、ポータブルＡＶ機器等に適用される。スイッチ回路は、ＬＤＯ（Low Drop Out）などと比較し、軽負荷から重負荷まで対応でき、低電圧駆動が可能である。
【００１３】
発振回路１は、矩形波であるクロック信号ＣＬＣＫ０（基準クロック信号）を生成する。２入力ＮＡＮＤ回路ＮＡＮＤ１は、第１入力側にクロック信号ＣＬＣＫ０が入力され、第２入力側に第１信号ＳＢが入力される。２入力ＮＡＮＤ回路ＮＡＮＤ１は、論理演算処理されたクロック信号ＣＬＫ１（第１クロック信号）を出力側から出力する。クロック信号ＣＬＫ１は、クロック信号ＣＬＣＫ０と第１信号ＳＢにより、間欠動作を行う。
【００１４】
チャージポンプ回路２は、２入力ＮＡＮＤ回路ＮＡＮＤ１とノードＮ１の間に設けられる。チャージポンプ回路２は、クロック信号ＣＬＫ１に基づいて第１電圧Ｖ１（ｉｎ）を昇圧し、出力側（ノードＮ１）からチャージポンプ電圧ＶＣＰを出力する。チャージポンプ回路２の内部構成及び第１電圧Ｖ１（ｉｎ）については、詳細を後述する。
【００１５】
出力トランジスタＮＭＴ１は、Ｎｃｈ  ＭＯＳトランジスタである。出力トランジスタＮＭＴ１は、入力電圧端子Ｐｖｉｎを介して一端（ドレイン）に入力電圧Ｖｉｎが入力され、制御端子（ゲート）にチャージポンプ電圧ＶＣＰが入力され、他端（ソース）が出力電圧端子Ｐｖｏｕｔに接続される。出力トランジスタＮＭＴ１は、チャージポンプ電圧ＶＣＰに基づいて動作し、他端（ソース）側から出力電圧Ｖｏｕｔを出力する。
【００１６】
ハイパスフィルタ３は、一端にチャージポンプ電圧ＶＣＰが入力され、他端に接地電圧Ｖｓｓが印加され、チャージポンプ電圧ＶＣＰの所定の周波数よりも低い周波数成分を減衰して、ノードＮ２から第２信号ＳＡを出力する。ハイパスフィルタ３は、コンデンサＣ１と電流源１１から構成される。
【００１７】
コンデンサＣ１は、一端がノードＮ１に接続され、他端がノードＮ２に接続される。電流源１１は、一端がノードＮ２に接続され、他端に接地電圧Ｖｓｓが印加され、ノードＮ２側から接地電圧Ｖｓｓに電流Ｉ１を流す。
【００１８】
インバータＩＮＶ１は、ノードＮ２と２入力ＮＡＮＤ回路ＮＡＮＤ１の間に設けられる。インバータＩＮＶ１は、第２信号ＳＡが入力され、第２信号ＳＡを反転した第１信号ＳＢを２入力ＮＡＮＤ回路ＮＡＮＤ１の第２入力側に出力する。
【００１９】
図２に示すように、比較例のスイッチ回路１００は、チャージポンプ回路２、負荷１２、スイッチ１３、コンパレータ１４、基準電圧発生回路１５、出力トランジスタＮＭＴ１、入力電圧端子Ｐｖｉｎ、及び出力電圧端子Ｐｖｏｕｔが設けられる。
【００２０】
チャージポンプ回路２は、クロック信号ＣＬＫ２に基づいて第１電圧Ｖ１（ｉｎ）を昇圧し、出力側（ノードＮ１１）からチャージポンプ電圧ＶＣＰを出力する。
【００２１】
出力トランジスタＮＭＴ１は、入力電圧端子Ｐｖｉｎを介して一端（ドレイン）に入力電圧Ｖｉｎが入力され、制御端子（ゲート）にチャージポンプ電圧ＶＣＰが入力され、他端（ソース）が出力電圧端子Ｐｖｏｕｔに接続される。出力トランジスタＮＭＴ１は、チャージポンプ電圧ＶＣＰに基づいて動作し、他端（ソース）側（ノードＮ１２側）から出力電圧Ｖｏｕｔを出力する。
【００２２】
基準電圧発生回路１５は、ノードＮ１３と接地電圧Ｖｓｓの間に設けられ、基準電圧Ｖｒｅｆを生成する。コンパレータ１４は、第１入力側（ノードＮ１２側）に出力電圧Ｖｏｕｔが入力され、第２入力側（ノードＮ１３側）に基準電圧Ｖｒｅｆが入力され、比較増幅した信号Ｓｆｂを生成する。
【００２３】
負荷１２は、一端がノードＮ１１に接続される。スイッチ１３は、一端が負荷１２の他端に接続され、他端に他端に接地電圧Ｖｓｓが印加され、信号Ｓｆｂに基づいてオン・オフ動作する。
【００２４】
比較例のスイッチ回路１００は、出力電圧Ｖｏｕｔをモニターしてチャージポンプ回路２の負荷を切り替える。比較例のスイッチ回路１００は、起動時、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆよりも低い場合、スイッチ１３がオンして負荷１２を接地電圧Ｖｓｓに接続する。この結果、チャージポンプ回路２の立ち上がりが遅くなり、ソフトスタートが実現される。
【００２５】
ところが、比較例のスイッチ回路１００では、基準電圧Ｖｒｅｆを生成する基準電圧発生回路１５、コンパレータ１４等が必要となり、本実施形態と比較して回路構成が複雑となる。また、入力電圧端子Ｐｖｉｎと接地電圧Ｖｓｓの間に、出力トランジスタＮＭＴ１、コンパレータ１４、及び基準電圧発生回路１５が直列接続されるので、例えば１Ｖ以下の低入力電圧では動作が困難となる。
【００２６】
これに対して、スイッチ回路９０は、出力電圧端子Ｐｏｕｔと接地電圧Ｖｓｓの間に、直列接続されるコンパレータ１４及び基準電圧発生回路１５等が設けられていないので、低入力電圧に対して動作することができる。
【００２７】
図３に示すように、チャージポンプ回路２は、例えば基本チャージポンプセル２１が複数段構成され、クロック信号ＣＬＫ１に基づいて第１電圧Ｖ１（ｉｎ）を昇圧し、チャージポンプ電圧ＶＣＰを生成する。基本チャージポンプセル２１は、クロスカップル接続型チャージポンプ回路である。基本チャージポンプセル２１の段数は、チャージポンプ電圧ＶＣＰの大きさによって適宜設定される。
【００２８】
具体的には、基本チャージポンプセル２１は、スイッチ２２、スイッチ２３、コンデンサＣ２１乃至２３、インバータＩＮＶ２１、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２１、及びＮｃｈ  ＭＯＳトランジスタＮＭＴ２２が設けられる。基本チャージポンプセル２１は、ノードＮ２１に第１電圧Ｖ１（ｉｎ）が入力され、ノードＮ２６から電圧Ｖ２（ｏｕｔ）を出力する。
【００２９】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２１とＮｃｈ  ＭＯＳトランジスタＮＭＴ２２は、クロスカップル接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２１は、ドレインに第１電圧Ｖ１（ｉｎ）が入力され、ゲートがノードＮ２３に接続され、ソースがノードＮ２２に接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２２は、ドレインに第１電圧Ｖ１（ｉｎ）が入力され、ゲートがノードＮ２２に接続され、ソースがノードＮ２３に接続される。コンデンサＣ２２は、一端がノードＮ２２に接続され、他端にクロック信号φ（図１のクロック信号ＣＬＫ１、図２のクロック信号ＣＬＫ２の相当する）が入力される。コンデンサＣ２３は、一端がノードＮ２３に接続され、インバータＩＮＶ２１でクロック信号φを反転したクロック信号φｂが他端に入力される。
【００３０】
コンデンサＣ２１は、一端がノードＮ２６に接続され、他端に接地電圧Ｖｓｓが印加される。スイッチ２２は、一端がノードＮ２２に接続され、他端がノードＮ２６に接続され、クロック信号φに基づいてノードＮ２２とノードＮ２６の間を接続する。スイッチ２３は、一端がノードＮ２３に接続され、他端がノードＮ２６に接続され、クロック信号φｂに基づいてノードＮ２３とノードＮ２６の間を接続する。
【００３１】
ここでは、チャージポンプ回路２にクロスカップル接続型チャージポンプ回路を用いているが必ずしもこれに限定されるものではない。例えば、図４に示すようにＤｉｃｋｓｏｎ型チャージポンプ回路３１を用いてもよい。
【００３２】
具体的には、チャージポンプ回路３１は、コンデンサＣ３１乃至３４、コンデンサＣｏｕｔ、インバータＩＮＶ３１、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ３１乃至３５が設けられる。チャージポンプ回路３１は、４段構成のＤｉｃｋｓｏｎ型チャージポンプ回路である。
【００３３】
ノードＮ３１（第１電圧Ｖ１（ｉｎ）側）とノードＮ３６（電圧Ｖ２（ｏｕｔ）側）の間にダイオード接続され、直列接続されるＮｃｈ  ＭＯＳトランジスタＮＭＴ３１乃至３５が設けられる。コンデンサＣ３１及びノードＮ３２を介してクロック信号φがＮｃｈ  ＭＯＳトランジスタＮＭＴ３２のゲートに入力され、コンデンサＣ３３及びノードＮ３４を介してクロック信号φがＮｃｈ  ＭＯＳトランジスタＮＭＴ３４のゲートに入力される。コンデンサＣ３２及びノードＮ３３を介してクロック信号φｂがＮｃｈ  ＭＯＳトランジスタＮＭＴ３３のゲートに入力され、コンデンサＣ３４及びノードＮ３５を介してクロック信号φｂがＮｃｈ  ＭＯＳトランジスタＮＭＴ３５のゲートに入力される。コンデンサＣｏｕｔは、一端がノードＮ３６に接続され、他端に接地電圧Ｖｓｓが印加される。
【００３４】
次に、図５を参照して本実施形態のスイッチ回路の動作を説明する。図５は、スイッチ回路の動作を示すタイミングチャートである。
【００３５】
図５に示すように、本実施形態でのスイッチ回路９０では、電源及び入力電圧Ｖｉｎが供給され、発振回路１が動作を開始すると、２入力ＮＡＮＤ回路ＮＡＮＤ１にクロック信号ＣＬＣＫ０（基準クロック信号）とインバータＩＮＶ１から帰還入力される第１信号ＳＢが入力され、クロック信号ＣＬＣＫ１（第１クロック信号）が生成される。クロック信号ＣＬＣＫ１（第１クロック信号）に基づいてチャージポンプ回路２が動作を開始する。
【００３６】
動作が開始後、期間Ｔ１では、第２信号ＳＡ（ノードＮ２）がインバータＩＮＶ１の回路閾値以下であり、クロック信号ＣＬＣＫ１は、クロック信号ＣＬＣＫ０と略同一の信号となる（ここでは、２入力ＮＡＮＤ回路ＮＡＮＤ１の回路遅延分を含めていない）。
【００３７】
チャージポンプ電圧ＶＣＰが昇圧を続け、期間Ｔ１後になると第２信号ＳＡ（ノードＮ２）がインバータＩＮＶ１の回路閾値以上となり、第１信号ＳＢが“Ｌｏｗ”レベルとなる。この結果、クロック信号ＣＬＣＫ１が期間Ｔ１１の間“Ｈｉｇｈ”レベルに固定され、チャージポンプ回路２が動作を停止し、チャージポンプ電圧ＶＣＰが降圧する。降圧時間は、ハイパスフィルタ３のコンデンサＣ１の容量と電流源１１の電流Ｉ１の値で決まる。
【００３８】
チャージポンプ電圧ＶＣＰが降圧すると、第２信号ＳＡがインバータＩＮＶ１の回路閾値以下となり、第１信号ＳＢが“Ｈｉｇｈ”レベルとなる。この結果、クロック信号ＣＬＣＫ１が期間Ｔ１２の間“Ｈｉｇｈレベル”から“Ｌｏｗ”レベルに変化するのでチャージポンプ回路２が動作し、チャージポンプ電圧ＶＣＰが昇圧する。
【００３９】
期間Ｔ１１と期間Ｔ１２の動作を繰り返し、チャージポンプ電圧ＶＣＰが徐々に昇圧され、期間Ｔ２後に所定のチャージポンプ電圧ＶＣＰに達する。この結果、ソフトスタートが実現される。期間Ｔ２以降、第２信号ＳＡがインバータＩＮＶ１の回路閾値以下となり、期間Ｔ３後に“Ｌｏｗ”レベルとなり、第１信号ＳＢが“Ｈｉｇｈ”レベルを維持する。
【００４０】
ソフトスタートによりラッシュ電流を大幅に抑制することができる。このため、パワーマネージメント集積回路の誤動作を抑制でき、配線などの電流許容値を超えることがなくなるので、パワーマネージメント集積回路や配線の破壊の防止できる。
【００４１】
ここで、例えば、ハイパスフィルタ等が設けられず、ソフトスタート動作しないスイッチ回路でのチャージポンプ電圧ＶＣＰの立ち上りをＳＲ１１（Ｖ／Ｓｅｃ．）とし、クロック信号ＣＬＫ０の周波数をｆとすると、１パルスでのチャージポンプ電圧ＶＣＰの上昇をＳＲ１１／ｆ（Ｖ）と表すことができる。
【００４２】
本実施形態によるソフトスタート動作するスイッチ回路９０では、チャージポンプ電圧ＶＣＰの立ち上りをＳＲ１（Ｖ／Ｓｅｃ．）、コンデンサＣ１の容量をｃ１、電流源１１に流れる電流Ｉ１とすると、
SR1=(SR0／f)／[(1/f)+{c1×(SR0／f)}／I1]・・・・・・・式（１）
SR1=1／{(1／SR0)+(c1／I1)}・・・・・・・・・・・・・式（２）
と表される。
【００４３】
つまり、容量ｃ１と電流Ｉ１を適切な値に設定することにより、チャージポンプ電圧ＶＣＰの立ち上りを調整することができる。なお、チャージポンプ電圧ＶＣＰの立ち上りＳＲ１１が（Ｉ１／ｃ１）に対して十分大きく設定すると、チャージポンプ電圧ＶＣＰの立ち上りＳＲ１を（Ｉ１／ｃ１）と近似することができる。
【００４４】
次に、スイッチ回路で発生するラッシュ電流について図６及び図７を参照して説明する。図６は、本実施形態でのスイッチ回路で発生するラッシュ電流を説明する図である。図７は、ソフトスタート動作しないスイッチ回路で発生するラッシュ電流を説明する図である。図６及び図７は、シミュレーション波形であり、入力電圧Ｖｉｎが３．６Ｖ，クロック信号ＣＬＫ０の周波数は５ＭＨz、負荷容量が４７μＦの場合の波形である。
【００４５】
図６に示すように、本実施形態でのスイッチ回路９０では、動作開始してから３５０μｓ後に、所定のチャージポンプ電圧ＶＣＰに達する。チャージポンプ電圧ＶＣＰの立ち上りＳＲ１は、２０ｋＶ／ｓｅｃ．となる。ラッシュ電流Ｉｒｕｓｈ１は、動作開始してから２０μｓから２１０μｓまでの間発生するがソフトスタート動作なので電流レベルが大幅に抑制される。
【００４６】
図７に示すように、ソフトスタート動作しないスイッチ回路では、動作開始してから５μｓ後にチャージポンプ電圧ＶＣＰが昇圧を開始し、１４μｓまで、チャージポンプ電圧ＶＣＰの立ち上りはほぼ一定となる。この期間のチャージポンプ電圧ＶＣＰの立ち上りＳＲ１１は、７３０ｋＶ／ｓｅｃ．となり、本実施形態と比較して３６倍速くなっている。この結果、ラッシュ電流Ｉｒｕｓｈ１１は、本実施形態と比較して１０倍以上となり、短期間に大きな電流が流れる（１３μｓで最大のラッシュ電流Ｉｒｕｓｈ１１となる）。
【００４７】
上述したように、本実施形態のスイッチ回路では、発振回路１、チャージポンプ回路２、ハイパスフィルタ３、２入力ＮＡＮＤ回路ＮＡＮＤ１、インバータＩＮＶ１、出力トランジスタＮＭＴ１、入力電圧端子Ｐｖｉｎ、及び出力電圧端子Ｐｖｏｕｔが設けられる。ハイパスフィルタ３は、コンデンサＣ１と電流源１１から構成され、一端にチャージポンプ電圧ＶＣＰが入力され、他端に接地電圧Ｖｓｓが印加され、チャージポンプ電圧ＶＣＰの所定の周波数よりも低い周波数成分を減衰して、ノードＮ２から第２信号ＳＡを出力する。インバータＩＮＶ１は、第２信号ＳＡを入力し、第２信号ＳＡを反転した第１信号ＳＢを２入力ＮＡＮＤ回路ＮＡＮＤ１の第２入力側に出力する。出力トランジスタＮＭＴ１は、入力電圧端子Ｐｖｉｎを介してドレインに入力電圧Ｖｉｎが入力され、ゲートにチャージポンプ電圧ＶＣＰが入力され、ソースが出力電圧端子Ｐｖｏｕｔに接続され、ソース側から出力電圧Ｖｏｕｔを出力する。
【００４８】
このため、スイッチ回路９０では、ハイパスフィルタ３とインバータＩＮＶ１を用いてラッシュ電流を抑制したソフトスタートを実現できる。コンパレータ１４や基準電圧発生回路１５を設ける必要がないので回路規模を簡素化でき、低消費電流化することができる。また、直列接続されるコンパレータ１４及び基準電圧発生回路１５等が設けられていないので、低入力電圧に対して動作することができる。
【００４９】
なお、本実施形態では、ハイパスフィルタ３をコンデンサＣ１と電流源１１で構成しているが、必ずしもこれに限定されるものではない。例えば、図９に示すスイッチ回路９２のハイパスフィルタ３ａのような構成にしてもよい。具体的には、ハイパスフィルタ３ａは、コンデンサＣ１と抵抗Ｒ１から構成される。コンデンサＣ１は、一端がノードＮ１に接続され、他端がノードＮ２に接続される。抵抗Ｒ１は、一端がノードＮ２に接続され、他端に接地電圧Ｖｓｓが印加される。
【００５０】
（第二の実施形態）
次に、本発明の第二の実施形態に係るスイッチ回路について、図面を参照して説明する。図８は、スイッチ回路を示す回路図である。本実施形態では、第一の実施形態の２入力ＮＡＮＤ回路ＮＡＮＤ１を用いずにハイパスフィルタとインバータを用いてスイッチ回路のソフトスタートを実現している。
【００５１】
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００５２】
図８に示すように、スイッチ回路９１は、発振回路１ａ、チャージポンプ回路２、ハイパスフィルタ３、インバータＩＮＶ１、出力トランジスタＮＭＴ１、入力電圧端子Ｐｖｉｎ、及び出力電圧端子Ｐｖｏｕｔが設けられる。スイッチ回路９１は、ゲート昇圧型スイッチ回路である。スイッチ回路９１は、移動体端末、デジタルカメラ、ゲーム機器、ノートＰＣ、ポータブルＡＶ機器等に適用される。
【００５３】
発振回路１ａは、２入力ＮＡＮＤ回路ＮＡＮＤ２とインバータＩＮＶ２乃至４が設けられる。２入力ＮＡＮＤ回路ＮＡＮＤ２とインバータＩＮＶ２乃至４は、直列接続される。発振回路１ａは、第一の実施形態の発振回路１とは異なり、自分自身を停止して間欠動作することができる。
【００５４】
２入力ＮＡＮＤ回路ＮＡＮＤ２は、第１入力側に第１信号ＳＢが入力され、第２入力側がノードＮ３（インバータＩＮＶ４の入力側）に接続される。２入力ＮＡＮＤ回路ＮＡＮＤ２は、論理演算処理された信号を出力する。インバータＩＮＶ２は、２入力ＮＡＮＤ回路ＮＡＮＤ２の出力を反転する。インバータＩＮＶ３は、インバータＩＮＶ２の出力を反転した信号をノードＮ３から出力する。インバータＩＮＶ４は、ノードＮ３の信号を反転した信号をノードＮ４からクロック信号ＣＬＫａとして出力する。
【００５５】
ここでは、発振回路１ａに２入力ＮＡＮＤ回路ＮＡＮＤ２を用いているが、他の論理回路などを適宜用いてもよい。
【００５６】
上述したように、本実施形態のスイッチ回路では、発振回路１ａ、チャージポンプ回路２、ハイパスフィルタ３、インバータＩＮＶ１、出力トランジスタＮＭＴ１、入力電圧端子Ｐｖｉｎ、及び出力電圧端子Ｐｖｏｕｔが設けられる。発振回路１ａは、直列接続される２入力ＮＡＮＤ回路ＮＡＮＤ２とインバータＩＮＶ２乃至４が設けられる。
【００５７】
このため、第一の実施形態と同様な効果の他に、発振回路１ａ自信を停止することができる。
【００５８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５９】
１、１ａ  発振回路
２、３１  チャージポンプ回路
３、３ａ  ハイパスフィルタ
１１  電流源
１２  負荷
１３、２２、２３  スイッチ
１４  コンパレータ
１５  基準電圧発生回路
２１  基本チャージポンプセル
９０〜９２、１００  スイッチ回路
Ｃ１、Ｃ２１〜Ｃ２３、Ｃ３１〜Ｃ３４、Ｃｏｕｔ  コンデンサ
ＣＬＫ０、ＣＬＫ１、ＣＬＫ２、ＣＬＫａ、φ、φｂ  クロック信号
ＩＮＶ１〜ＩＮＶ４、ＩＮＶ２１，ＩＮＶ３１  インバータ
Ｉｒｕｓｈ１、Ｉｒｕｓｈ１１  ラッシュ電流
Ｉ１  電流
ＮＡＮＤ１、ＮＡＮＤ２  ２入力ＮＡＮＤ回路
ＮＭＴ１  出力トランジスタ
ＮＭＴ２１、ＮＭＴ２２、ＮＭＴ３１〜ＮＭＴ３５  Ｎｃｈ  ＭＯＳトランジスタ
Ｎ１、Ｎ２、Ｎ１１〜Ｎ１３、Ｎ２１〜Ｎ２６、Ｎ３１〜Ｎ３６  ノード
Ｐｖｉｎ  入力電圧端子
Ｐｖｏｕｔ  出力電圧端子
Ｒ１  抵抗
ＳＡ、ＳＢ、Ｓｆｂ  信号
ＳＲ１、ＳＲ１１  ＶＣＰの立ち上り
Ｔ１〜Ｔ３、Ｔ１１、Ｔ１２  期間
ＶＣＰ  チャージポンプ電圧
Ｖｉｎ  入力電圧
Ｖｏｕｔ  出力電圧
Ｖｒｅｆ  基準電圧
Ｖｓｓ  接地電圧
Ｖ１（ｉｎ）、Ｖ２（ｏｕｔ）  電圧
【図１】
2015041883.tif 000003
【図２】
2015041883.tif 000004
【図３】
2015041883.tif 000005
【図４】
2015041883.tif 000006
【図５】
2015041883.tif 000007
【図６】
2015041883.tif 000008
【図７】
2015041883.tif 000009
【図８】
2015041883.tif 000010
【図９】
2015041883.tif 000011