(57)【要約】【課題】内部干渉を防止しつつ、導電性樹脂の充填性を高め、かつ、部品実装面積を確保できる回路モジュールを提供する。【解決手段】回路モジュール１００は、配線基板２と、複数の電子部品３と、封止層４と、導電性シールド５とを具備する。封止層４は、実装面２ａに向かって先細りとなるテーパ形状の溝部４１を有する主面４ａと、主面４ａの周囲に形成された側面４ｂとを有する。導電性シールド５は、導電性樹脂で構成され、封止層４の側面４ｂを第１の厚みｄ５１で被覆する第１のシールド部５１と、溝部４１に設けられた第２のシールド部５２とを有し、第２のシールド部５２は、第２のシールド部５２の全高の１／２の高さにおいて第１の厚みｄ５１よりも大きい第２の厚みｄ５２を有する。【選択図】図２
2015072935.tif 000002
【特許請求の範囲】
【請求項１】
第１の領域と第２の領域とを含む実装面を有する配線基板と、
前記第１の領域と前記第２の領域とに実装された複数の電子部品と、
前記第１及び第２の領域の境界に沿って形成され前記実装面に向かって先細りとなるテーパ形状の溝部を有する主面と、前記主面の周囲に形成された側面とを含み、前記複数の電子部品を被覆する絶縁性の封止層と、
前記封止層の前記側面を第１の厚みで被覆する第１のシールド部と、前記溝部に設けられた第２のシールド部とを有し、前記第２のシールド部は、前記第２のシールド部の全高の１／２の高さにおいて前記第１の厚みよりも大きい第２の厚みを有する、導電性樹脂で構成された導電性シールドと
を具備する回路モジュール。
【請求項２】
請求項１に記載の回路モジュールであって、
前記第１のシールド部は、高さ方向に一様な厚みを有する
回路モジュール。
【請求項３】
請求項１に記載の回路モジュールであって、
前記第１のシールド部は、前記実装面に向かって先細りとなるテーパ形状であり、
前記第１の厚みは、前記第１のシールド部の全高の１／２の高さにおける幅である
回路モジュール。
【請求項４】
請求項１〜３のいずれか１項に記載の回路モジュールであって、
前記導電性シールドは、前記主面を被覆し前記第１及び第２のシールド部と接続される第３のシールド部をさらに有する
回路モジュール。
【請求項５】
請求項１〜４のいずれか１項に記載の回路モジュールであって、
前記配線基板は、前記実装面上に前記第１及び第２の領域の境界に沿って形成された導体パターンをさらに有し、
前記溝部は、前記主面と前記導体パターンの表面との間の距離に相当する最大深さを有する
回路モジュール
【請求項６】
請求項１〜５のいずれか１項に記載の回路モジュールであって、
前記溝部は、レーザ加工により形成される
回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁シールド機能を有する回路モジュールに関する。
【背景技術】
【０００２】
基板上に複数の電子部品が実装され、各種電子機器に搭載される回路モジュールが知られている。このような回路モジュールには、一般に、モジュール外部への電磁波の漏洩及び外部からの電磁波の侵入を防止する電磁シールド機能を有する構成が採用される。
【０００３】
さらに、回路モジュール内に実装される電子部品の多様化、高機能化に伴い、これら複数の電子部品間の電磁的な干渉を防止するための工夫も種々提案されている。例えば特許文献１には、モールド樹脂層を貫通して回路基板に達するスリットが基板上の２つの電子部品の間に形成され、スリット内に導電性樹脂が充填された回路モジュールが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２２５６２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら特許文献１に記載の構成ではスリットの形状が直線的であるため、スリットの溝幅が狭い場合は導電性樹脂の充填が困難となる。一方、スリットの溝幅を広げると電子部品の実装面積の低下という問題が生じる。
【０００６】
以上のような事情に鑑み、本発明の目的は、内部干渉を防止しつつ、導電性樹脂の充填性を高め、かつ、部品実装面積を確保できる回路モジュールを提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の一形態に係る回路モジュールは、配線基板と、複数の電子部品と、封止層と、導電性シールドとを具備する。
上記配線基板は、第１の領域と第２の領域とを含む実装面を有する。
上記複数の電子部品は、上記第１の領域と第２の領域とに実装される。
上記封止層は、上記複数の電子部品を被覆し、絶縁性材料で構成され、上記第１及び第２の領域の境界に沿って形成され上記実装面に向かって先細りとなるテーパ形状の溝部を有する主面と、上記主面の周囲に形成された側面とを有する。
上記導電性シールドは、導電性樹脂で構成され、上記封止層の上記側面を第１の厚みで被覆する第１のシールド部と、上記溝部に設けられた第２のシールド部とを有する。上記第２のシールド部は、上記第２のシールド部の全高の１／２の高さにおいて上記第１の厚みよりも大きい第２の厚みを有する。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態に係る回路モジュールの平面図である。
【図２】図１の［Ａ］−［Ａ］線方向断面図である。
【図３】上記回路モジュールの要部の拡大図である。
【図４】上記回路モジュールの製造方法を説明する図である。
【図５】上記回路モジュールの製造方法を説明する図であって、電子部品の配置工程を示す平面図である。
【図６】上記回路モジュールの製造方法を説明する図であって、（Ａ）は封止層の形成工程を示す平面図、（Ｂ）はその要部断面図である。
【図７】上記回路モジュールの製造方法を説明する図であって、（Ａ）はハーフカット工程を示す平面図、（Ｂ）はその要部断面図である。
【図８】上記回路モジュールの製造方法を説明する図であって、（Ａ）は溝部の形成工程を示す平面図、（Ｂ）はその要部断面図である。
【図９】上記回路モジュールの製造方法を説明する図であって、（Ａ）は導電性シールドの形成工程を示す平面図、（Ｂ）はその要部断面図である。
【図１０】上記回路モジュールの製造方法を説明する図であって、（Ａ）は個片化工程を示す平面図、（Ｂ）はその要部断面図である。
【図１１】本発明の第２の実施形態に係る回路モジュールの要部の縦断面図である。
【図１２】図１１における要部の拡大図である。
【発明を実施するための形態】
【０００９】
本発明の一実施形態に係る回路モジュールは、配線基板と、複数の電子部品と、封止層と、導電性シールドとを具備する。
上記配線基板は、第１の領域と第２の領域とを含む実装面を有する。
上記複数の電子部品は、上記第１の領域と第２の領域とに実装される。
上記封止層は、上記複数の電子部品を被覆し、絶縁性材料で構成され、上記第１及び第２の領域の境界に沿って形成され上記実装面に向かって先細りとなるテーパ形状の溝部を有する主面と、上記主面の周囲に形成された側面とを有する。
上記導電性シールドは、導電性樹脂で構成され、上記封止層の上記側面を第１の厚みで被覆する第１のシールド部と、上記溝部に設けられた第２のシールド部とを有する。上記第２のシールド部は、上記第２のシールド部の全高の１／２の高さにおいて上記第１の厚みよりも大きい第２の厚みを有する。
【００１０】
上記封止層は、上記実装面に向かって先細りとなるテーパ形状の溝部を有する。これにより、溝部への導電性樹脂の充填が容易となり、さらに部品実装面積を確保しつつ導電性樹脂の充填量を高めることができるので、モジュールサイズを拡大することなく電磁波の侵入や漏洩をより効果的に防止する導電性シールドを形成することが可能となる。
【００１１】
上記導電性シールドは、上記第１のシールド部の上記第１の厚みよりも大きい、上記第２のシールド部の上記第２の厚みを有している。これにより、上記領域間の電磁的な干渉をより効果的に防止することが可能となる。
【００１２】
ここで、第２のシールド部の全高とは、典型的には、上記実装面と直交する第１の軸方向に沿った第２のシールド部の長さを意味する。一方、第２のシールド部と接続される他のシールド部（第３のシールド部）が設けられる場合には、これら両シールド部の接続部をも含む総高さをいう。さらに、第２の厚みとは、上記第１の軸方向と直交する第２の軸方向に沿った第２のシールド部の長さをいい、典型的には、上記高さ位置における上記溝部の両側壁間の対向距離（溝幅）に相当する。
【００１３】
上記第１のシールド部は、高さ方向に一様な厚みを有するが、勿論これに限られない。例えば、上記第１のシールド部は、上記実装面に向かって先細りとなるテーパ形状であってもよい。これにより、部品実装面積を確保しつつ、モジュールサイズを拡大することなく上記導電性シールドによって被覆される領域の電磁波の侵入や漏洩をより効果的に防止することが可能となる。この場合、上記第１のシールド部の全高の１／２の高さ位置における幅が上記第１の厚みに相当する。
【００１４】
上記導電性シールドは、上記主面を被覆し上記第１及び第２のシールド部と接続される第３のシールド部をさらに有していてもよい。これにより、上記導電性シールドによって被覆される領域の電磁波の侵入や漏洩をより効果的に防止することが可能となる。
【００１５】
上記配線基板は、上記境界に沿って形成された導体パターンをさらに有し、上記溝部は、上記主面と上記導体パターンの表面との間の距離に相当する最大深さを有していてもよい。これにより、上記溝部の深さは導電性シールドが十分に機能する最大の深さとなり、これ以上の溝の深さによる余剰な導電性樹脂の使用量を抑えることができる。溝部４１の底部から露出する導体パターン１０と第２のシールド部５２との接触面積を大きくでき、導体パターン１０と第２のシールド部５２との安定した電気的接続を確保することができる。
【００１６】
上記溝部は、レーザ加工によって形成されてもよい。加工用レーザは特に限定されないが、例えばＮｄ：ＹＡＧレーザ、Ｎｄ：ＹＶＯ4レーザ、ＣＯ2レーザ等が挙げられる。これにより、上記境界を任意の形状に形成することが可能となる。
【００１７】
以下、図面を参照しながら、本発明の実施形態を説明する。
【００１８】
＜第１の実施形態＞
図１〜３は、本発明の一実施形態に係る回路モジュールを示す図であり、図１は上面図、図２は、図１の［Ａ］−［Ａ］線方向断面図、そして図３は、図２の要部の拡大断面図である。
【００１９】
なお各図において、Ｘ，Ｙ及びＺの各軸は相互に直交する３軸方向を示しており、このうちＺ軸方向は回路モジュールの厚み方向に対応する。なお理解容易のため、各部の構成は誇張して示されており、各図において部材の大きさや部材間の大きさの比率は、必ずしも対応しているとは限らない。
【００２０】
本実施形態においては、Ｚ軸方向に沿った長さを高さとし、Ｚ軸方向と直交する第２の軸方向に沿った長さを幅とする。
【００２１】
本実施形態に係る回路モジュール１００は、配線基板２と、複数の電子部品３（３１〜３３）と、封止層４と、導電性シールド５とを有する。
【００２２】
回路モジュール１００は、全体として略直方体形状で構成される。大きさは特に限定されず、例えば、Ｘ軸方向及びＹ軸方向に沿った長さがそれぞれ１０ｍｍ〜５０ｍｍで構成され、本実施形態において一辺が約３５ｍｍの略正方形に構成される。また、厚みも特に限定されず、例えば１ｍｍ〜３ｍｍで構成され、本実施形態において約２ｍｍで構成される。
【００２３】
回路モジュール１００は、配線基板２上に複数の電子部品３が配置され、それらを被覆するように封止層４及び導電性シールド５が形成される。以下、回路モジュール１００の各部の構成について説明する。
【００２４】
（配線基板）
配線基板２は、例えば回路モジュール１００全体の寸法と同一の略正方形に構成された実装面２ａと、その反対側の端子面２ｂとを有し、厚みが例えば約０．４ｍｍのガラスエポキシ系多層配線基板で構成される。配線基板２の絶縁層を構成する材料は、上述のガラスエポキシ系材料に限られず、例えば絶縁性セラミック材料等も採用可能である。
【００２５】
配線基板２の配線層は、典型的にはＣｕ等の導電性材料で構成され、配線基板２の表面、裏面及び内層部にそれぞれ配置される。上記配線層は、それぞれ所定形状にパターニングされることで、実装面２ａに配置された上層配線パターン２３ａ、端子面２ｂに配置された下層配線パターン２３ｂ、及び、それらの間に配置された内層配線パターン２３ｃをそれぞれ構成する。上層配線パターン２３ａは、電子部品３が実装されるランド部と、第２のシールド部５２（導電性シールド５）と接続される導体パターン１０とを含む。下層配線パターン２３ｂは、回路モジュール１００が実装される電子機器の制御基板（図示略）と接続される外部接続端子を含む。上記配線層の各層はそれぞれビア導体２３ｖを介して相互に電気的に接続される。
【００２６】
また上記配線層は、グランド（ＧＮＤ）電位に接続される第１のＧＮＤ端子２４ａ及び第２のＧＮＤ端子２４ｂを含む。第１のＧＮＤ端子２４ａは、配線基板２の上面周縁部に形成された段差部２ｃに隣接して配置され、段差部２ｃに配置された第１のシールド部５１（導電性シールド５）の内面と接続される。第１のＧＮＤ端子２４ａは、上層配線パターン２３ａの一部として形成されてもよいし、内層配線パターン２３ｃの一部として形成されてもよい。
【００２７】
第２のＧＮＤ端子２４ｂは、内層配線パターン２３ｃを介して第１のＧＮＤ端子２４ａと接続される。第２のＧＮＤ端子２４ｂは、下層配線パターン２３ｂの一部として形成され、上記制御基板のグランド配線に接続される。
【００２８】
実装面２ａは、第２のシールド部５２（導電性シールド５）によって複数の領域に区画されており、本実施形態では、第１の領域２Ａと、第２の領域２Ｂと、第３の領域２Ｃとを有する。図示の例において第１〜第３の領域２Ａ〜２Ｃは、それぞれ大きさ、形状の異なる矩形状に形成されるが、三角形状や五角形以上の他の多角形状、さらには円形状、楕円形状のような任意の幾何学形状で形成されてもよい。また実装面２ａ上に区画される領域数は、上述の３つに限られず、２つ又は４つ以上であってもよい。
【００２９】
（電子部品）
複数の電子部品３は、実装面２ａ上の第１、第２及び第３の領域２Ａ〜２Ｃ上にそれぞれ実装されている。典型的には、複数の電子部品３としては、集積回路（ＩＣ）、コンデンサ、インダクタ、抵抗、水晶振動子、デュプレクサ、フィルタ、パワーアンプ等の各種部品が含まれる。
【００３０】
これらの部品には、動作時に電磁波を周囲に発生する部品や、当該電磁波の影響を受け易い部品が含まれる。典型的には、これらのような部品は第２のシールド部５２（導電性シールド５）によって仕切られた相互に異なる領域上に実装される。以下、第１の領域２Ａ上に実装された単数又は複数の電子部品３を電子部品３１とも称し、第２の領域２Ｂ上に実装された単数又は複数の電子部品３を電子部品３２とも称する。そして第３の領域２Ｃ上に実装された単数又は複数の電子部品３を電子部品３３とも称する。
【００３１】
複数の電子部品３は、典型的には、はんだ、接着剤、異方性接着シート、ボンディングワイヤ等により、実装面２ａ上にそれぞれ実装される。
【００３２】
（封止層）
封止層４は、複数の電子部品３１，３２を被覆するように実装面２ａ上に形成された絶縁性材料で構成される。封止層４は、第２のシールド部５２により、第１の領域２Ａ側と第２の領域２Ｂ側と第３の領域２Ｃ側とに分割される。実施形態において封止層４は、例えばシリカやアルミナが添加されたエポキシ樹脂等の絶縁性樹脂で構成される。封止層４の形成方法は特に限定されず、例えばモールド成形法によって形成される。
【００３３】
封止層４は、第１の領域２Ａと第２の領域２Ｂと第３の領域２Ｃとの境界に沿って形成された溝部４１を有する主面４ａと、主面４ａの周囲に形成された４つの側面４ｂとを含む。主面４ａは、封止層４の上面に相当し、側面４ｂは封止層４の周面に相当する。溝部４１は、封止層４の主面４ａから高さ方向（Ｚ軸方向）に沿った所定の深さで形成される。溝部４１は、典型的には封止層４と同じ高さとなるように形成され、本実施形態では、その底面が実装面２ａに配置された導体パターン１０の表面に達する深さで形成されている（図２参照）。
【００３４】
溝部４１は、封止層４の主面４ａから導体パターン１０の表面に向かって先細りとなるテーパ形状となっている。溝部４１の側面が溝部４１の深さ方向（Ｚ軸方向）に対してなす角度θは特に限定されないが、角度θが極端に小さいと溝部に導電性樹脂が充填しづらくなり、一方、角度θが極端に大きいと溝部周辺への電子部品の実装が困難となる。角度θは、溝部４１の幅や深さ等に応じて適宜設定可能である。また溝部４１の側面は直線的な傾斜面である場合に限られず、曲面形状であってもよい。
【００３５】
溝部４１の形成方法は特に限定されないが、本実施形態ではレーザ加工技術によって溝部４１が形成される。加工用レーザは特に限定されないが、本実施形態では、Ｎｄ：ＹＡＧレーザ（波長１０６４ｎｍ）が用いられる。
【００３６】
封止層４の主面４ａの周囲に形成された側面４ｂは、集合基板２５の内部に達する深さのカット溝Ｃの一側面で構成される。カット溝Ｃは、後述するように、回路モジュール１００の製造工程において封止層４に設けられる分離溝である（図７（Ａ））。カット溝Ｃの形成方法は特に限定されないが、本実施形態では例えばダイサーによってカット溝Ｃが形成される。カット溝Ｃは、高さ方向に一様な厚みを有する溝形状となっている。
【００３７】
（導電性シールド）
本実施形態において導電性シールド５は、第１のシールド部５１と、第２のシールド部５２と、第３のシールド部５３を有する。第１のシールド部５１は封止層４の４つの側面４ｂを、第３のシールド部５３は封止層４の主面４ａを、それぞれ被覆するように構成され、回路モジュール１００の外装シールドとして機能する。第２のシールド部５２は、封止層４の溝部４１に設けられ、回路モジュール１００の内装シールドとして機能する。
【００３８】
なお第３のシールド部５３は、必要に応じて省略されてもよいし、主面４ａの一部にのみ形成されてもよい。あるいは、第３のシールド部５３は、当該回路モジュール１００の品種等を表示する表示部として形成されてもよい。
【００３９】
第１のシールド部５１は封止層４の各側面４ｂに形成され、本実施形態においては、高さ方向に一様な厚みｄ５１（第１の厚み）を有し、配線基板２の段差部２ｃを被覆するとともに、ＧＮＤ端子２４ａに電気的に接続される。一方、第２のシールド部５２は、溝部４１の形状に対応する形状、すなわち、封止層４の主面４ａから導体パターン１０に向かって先細りとなるテーパ形状を有する。
【００４０】
図３に示すように、第２のシールド部５２のＺ軸方向に沿った長さを全高Ｈ１としたとき、その１／２の高さ（Ｈ１／２）におけるＹ軸方向に沿った長さを第２のシールド部５２の基準厚みｄ５２（第２の厚み）と定義する。本実施形態において、第２のシールド部５２の全高Ｈ１は、導体パターン１０の表面から第２のシールド部５２の直上に配置されている第３のシールド部５３の上面５３ａまでの高さに相当する。
【００４１】
本実施形態では、第２のシールド部５２の基準厚みｄ５２は、第１のシールド部５１の厚みｄ５１よりも大きく構成されている。これにより、モジュール内部における複数の電子部品間の電磁的な干渉をより効果的に防止することができる。
【００４２】
また、第２のシールド部５２は、主面から導体パターンの表面に向かって先細りとなるテーパ形状を有するため、導電性樹脂の充填効率が高まり、これにより作業性の向上を図ることができる。さらに、部品実装面積を確保しつつ、モジュール内部における複数の電子部品間の電磁的な干渉を防止できる程度に導電性樹脂の充填量を増加させることができる。
【００４３】
第１のシールド部５１の厚みｄ５１と第２のシールド部５２の基準厚みｄ５２の大きさは特に限定されず、ｄ５１＜ｄ５２の関係を満たしていればよい。具体的に本実施形態においては、ｄ５１は０．０７ｍｍ、ｄ５２は０．１５ｍｍに形成される。
【００４４】
導電性シールド５は、封止層４の外表面及び溝部４１の内部に充填された導電性樹脂材料の硬化物からなり、より具体的には、例えばＡｇやＣｕ等の導電性粒子が添加されたエポキシ樹脂が採用される。あるいは、導電性シールド５は、封止層４の外表面及び溝部４１の内壁に堆積されたメッキ膜又はスパッタ膜であってもよい。
【００４５】
このような構成により、第１のシールド部５１及び第２のシールド部５２及び第３のシールド部を同一工程で形成することが可能となる。また、第１のシールド部５１と第２のシールド部５２と第３のシールド部５３とを一体的に形成することが可能となる。
【００４６】
［回路モジュールの製造方法］
次に、本実施形態の回路モジュール１００の製造方法について説明する。
【００４７】
図４〜１０は、回路モジュール１００の製造方法を説明する図である。また図６〜１０の各図において、（Ａ）は上面図、（Ｂ）はＸ軸方向から見た要部断面図である。本実施形態に係る回路モジュールの製造方法は、集合基板の準備工程と、電子部品の実装工程と、封止層の形成工程と、ハーフカット工程と、溝部の形成工程と、導電性シールドの形成工程と、裁断工程とを有する。以下、各工程について説明する。
【００４８】
（集合基板の準備工程）
図４は、集合基板２５の構成を模式的に示す上面図である。集合基板２５は、複数枚の配線基板２が面付けされた大面積の基板で構成される。図４に複数の配線基板２を区画する分離ラインＬを示す。この分離ラインＬは仮想的なものであってもよいし、集合基板２５上に実際に印刷等により描かれていてもよい。
【００４９】
集合基板２５上には、後述する各工程を経て導電性シールド５までが形成され、最後の裁断工程において分離ラインＬに沿って裁断（フルカット）されることで、１枚の集合基板２５から複数の回路モジュール１００が作製される。また、図示されていないが、集合基板２５の内部には、配線基板２を構成するそれぞれの領域毎に、所定の配線パターンが形成されている。
【００５０】
なお図示の例では、一枚の集合基板２５から４枚の配線基板２が切り出される例を示しているが、切り出される配線基板２の枚数は特に限定されない。例えば、集合基板２５として、約１５０ｍｍ四方の略正方形で構成される基板を用いた場合には、約３５ｍｍ四方の配線基板２が、Ｘ軸方向及びＹ軸方向にそれぞれ４個ずつ、計１６個配列される。また集合基板２５として、典型的には、一辺がそれぞれ１００ｍｍ〜２００ｍｍ程度の矩形状の基板が採用される。
【００５１】
（電子部品の実装工程）
図５は、電子部品３（３１〜３３）の実装工程を説明する図であり、集合基板２５（配線基板２）上に電子部品３１〜３３が配置された態様を示す。
【００５２】
本工程では、複数の電子部品３１〜３３が、各実装面２ａ上の第１の領域２Ａと第２の領域２Ｂと第３の領域２Ｃとにそれぞれ実装される。電子部品３１〜３３の実装方法としては、例えばリフロー方式が採用される。具体的には、まず、はんだペーストが実装面２ａ上の所定のランド部に印刷等により塗布され、次に、はんだペーストを介して複数の電子部品３１〜３３が所定のランド部にそれぞれ搭載される。その後、電子部品３１〜３３が搭載された集合基板２５をリフロー炉へ装入し、はんだペーストをリフローすることで、各電子部品３１〜３３が実装面２ａ上に電気的・機械的に接合される。
【００５３】
（封止層の形成工程）
図６（Ａ），（Ｂ）は、封止層４の形成工程を説明する図であり、封止層４が実装面２ａ上に形成された態様を示す。
【００５４】
封止層４は、複数の電子部品３１〜３３を被覆するように、集合基板２５の実装面２ａ上に形成される。封止層４の形成方法は特に限定されず、例えば、型を用いたモールド成形法、型を用いないポッティング成形法等が適用可能である。また、液状又はペースト状の封止樹脂材料をスピンコート法、スクリーン印刷法により実装面２ａ上に塗布した後、熱処理を施して硬化させてもよい。
【００５５】
（ハーフカット工程）
図７（Ａ），（Ｂ）は、ハーフカット工程を説明する図である。本工程では、例えばダイサーにより、分離ラインＬに沿って、封止層４の主面４ａから集合基板２５の内部に達する深さのカット溝Ｃが形成される。カット溝Ｃは、集合基板２５（配線基板２）の段差部２ｃを形成する。カット溝Ｃの深さは特に限定されないが、集合基板２５上のＧＮＤ端子２４ａを分断できる深さで形成される。
【００５６】
（溝部の形成工程）
図８（Ａ），（Ｂ）は、溝部４１の形成工程を説明する図である。溝部４１は、各実装面２ａ上の領域２Ａ〜２Ｃ間の境界に沿って形成される。すなわち溝部４１は、第１の領域２Ａと第２、第３の領域２Ｂ，２Ｃとの境界に沿って形成される第１の溝部４１ａと、第２の領域２Ｂと第３の領域２Ｃとの境界に沿って形成される第２の溝部４１ｂとを有する。
【００５７】
溝部４１のテーパ角や開口幅は特に限定されず、カット溝Ｃの溝幅に応じて設定することができる。例えば、溝部４１の全高の１／２の高さにおける幅が、カット溝Ｃの幅の１／２以上となるように溝部４１のテーパ角（θ）や開口幅が設定される。
【００５８】
溝部４１の深さは、典型的には封止層４と同じ高さとなるように形成され、本実施形態では、溝部４１の最大深さが封止層４の主面４ａと導体パターン１０の表面との間の距離に相当する大きさとなるように形成される。これにより封止層４に導体パターン１０の表面が露出する深さの溝部４１が、各領域２Ａ〜２Ｃの境界に沿って形成される。
【００５９】
溝部４１の形成方法は特に限定されず、典型的にはレーザ加工によって行われる。これにより、封止層４の主面４ａから実装面２ａに向かって先細りとなるテーパ形状の溝部４１を容易に形成することができる。
【００６０】
レーザ光の種類は特に限定されず、本実施形態では、例えばＮｄ−ＹＡＧレーザが用いられる。レーザ光は連続波でもよいしパルス波でもよい。レーザ光は、封止層４の上面側から第２のシールド部５２の設置領域に照射される。レーザ光の照射領域の樹脂材料は、部分的に溶融あるいは蒸散することで除去される。レーザ光は、例えば、封止層４の上面において一定パワー及び速度で走査され、これによりほぼ均等な深さで溝部４１が形成される。スキャン回数は１度に限られず、複数回繰り返されてもよい。
【００６１】
溝部４１の形成方法はレーザ加工法に限られず、例えば上記テーパ形状の溝部を形成可能であれば、切削加工法やワイヤカット法等の他の加工方法が適用可能である。
【００６２】
溝部４１の形成手順は特に限定されず、第１の溝部４１ａの形成後に第２の溝部４１ｂが形成されてもよいし、第２の溝部４１ｂの形成後に第１の溝部４１ａが形成されてもよい。また、溝部４１はハーフカット工程の前に形成されてもよい。
【００６３】
（導電性シールドの形成工程）
図９（Ａ），（Ｂ）は、導電性シールド５の形成工程を説明する図である。導電性シールド５は、封止層４上に形成される。これにより、溝部４１に設けられる第２のシールド部５２と、封止層４の主面４ａを被覆する第３のシールド部５３とが形成される。また後の裁断工程において集合基板２５が分離ラインＬに沿ってフルカットされることで、封止層４の各側面４ｂを被覆する第１のシールド部５１が形成される。
【００６４】
本実施形態において、導電性シールド５は、導電性樹脂あるいは導電性塗料を封止層４の表面に塗布あるいは充填することで形成される。形成方法は特に限定されず、例えば、型を用いたモールド成形法、型を用いないポッティング成形法等が適用可能である。また、液状又はペースト状の封止樹脂材料をスピンコート法、スクリーン印刷法により封止層４上に塗布した後、熱処理を施して硬化させてもよい。また、溝部４１への導電性樹脂の充填効率を高めるため、当該工程は真空雰囲気中で実施されてもよい。
【００６５】
第２のシールド部５２は、溝部の形成工程において形成された溝部４１内に充填され、封止層４の主面４ａから導体パターン１０の表面に向かって先細りのテーパ形状を有する導電性シールドとなる。これにより、溝部４１の底面にて露出された導体パターン１０の表面と接合される。本実施形態においては、第１のシールド部５１と第２のシールド部５２と第３のシールド部５３とがそれぞれ同一の材料で構成されているため、シールド部間の電気的導通と、所期の接合強度が確保される。
【００６６】
導電性シールド５を構成する導電性樹脂は、封止層４に形成されたカット溝Ｃにも充填され、後の裁断工程により第１のシールド部５１を形成する。これにより、第１のシールド部５１及び第３のシールド部５３と、カット溝Ｃに臨む基板２上のＧＮＤ端子２４ａとが電気的・機械的に相互に接続される。
【００６７】
導電性シールド５の形成には、メッキ法あるいはスパッタ法等の真空成膜方法が採用されてもよい。前者の場合、集合基板２５をメッキ浴中に浸漬し、封止層４の外表面及び溝部４１の内壁面にメッキ膜を堆積させることで、導電性シールド５を形成することができる。後者の場合、集合基板２５を真空チャンバに装填し、導電性材料からなるターゲットをスパッタして封止層４の外表面及び溝部４１の内壁面にスパッタ膜を堆積させることで、導電性シールド５を形成することができる。この場合、溝部４１の内部はメッキ膜又はスパッタ膜で充填される必要はない。
【００６８】
（裁断工程）
図１０（Ａ），（Ｂ）は、裁断工程を説明する図である。本工程においては、集合基板２５が分離ラインＬに沿ってフルカットされることにより、複数の回路モジュール１００が個片化される。分離に際しては、例えばダイサー等が用いられる。本実施形態において、カット溝Ｃ内にも導電性シールド５が充填されるため、分離ラインＬにて分離した際に、配線基板２と導電性シールド５（第１のシールド部５１）とが同一の裁断面を有するように構成される。これにより、封止層４の外表面と配線基板２の側面の一部を被覆する導電性シールド５を備えた回路モジュール１００が作製される。
【００６９】
［本実施形態の作用］
以上の各工程により、回路モジュール１００が製造される。本実施形態に係る回路モジュールの製造方法によれば、モジュール外部への電磁波の漏洩及び外部からの電磁波の侵入を防止する第１のシールド部５１及び第３のシールド部５３と、モジュール内部における複数の電子部品間の電磁的な干渉を防止する第２のシールド部５２とを有する導電性シールド５を備えた回路モジュール１００を製造することができる。
【００７０】
本実施形態によれば、第２のシールド部５２の基準厚みｄ５２が、第１のシールド部５１の厚みｄ５１よりも大きく形成されているため、モジュール内部の各領域間の電磁的な干渉をより効果的に防止することができる。
【００７１】
また本実施形態によれば、封止層４に形成された溝部４１が、封止層４の主面４ａから導体パターン１０の表面に向かって先細りとなるテーパ形状を有するため、溝部４１への導電性樹脂の充填が容易となり、さらに部品実装面積を確保しつつ導電性樹脂の充填量を増加させることができる。これによりモジュールの小型化を図りつつ、第２のシールド部５２と第３のシールド部５３に被覆される領域における外部からの電磁波の侵入や外部への電磁波の漏洩並びに内部における複数の電子部品間あるいは領域２Ａ〜２Ｃ間の電磁的な干渉をより効果的に防止することができる。
【００７２】
また、導電性シールド５を構成する導電材料として熱伝導率が比較的高い材料を用いた場合、モジュール内部の熱が内部シールド５１を介してモジュール外部へ効率良く伝達され、これにより放熱性の高い回路モジュールを構成することが可能となる。
【００７３】
また、溝部４１は、封止層４の主面４ａと導体パターン１０の表面との間の距離に相当する最大深さを有するため、溝部４１の底部から露出する導体パターン１０と第２のシールド部５２との接触面積を大きくできるとともに、導体パターン１０と第２のシールド部５２との安定した電気的接続を確保することができる。
【００７４】
また、第１のシールド部の厚みｄ５１は、裁断工程におけるダイシングソーの厚みで調整することができる。これにより、溝部４１のテーパ角や開口幅及びカット溝Ｃの幅を任意の値に設定して第１及び第２のシールド部を形成し、裁断工程によりｄ５１＜ｄ５２とすることも可能である。
【００７５】
さらに本実施形態によれば、第２のシールド部５２が設けられる封止層４の２Ａ及び２Ｂ及び２Ｃの境界（溝部４１）の形成にレーザ加工法が採用されているため、ダイシング法で境界を形成する場合と比較して、境界を任意の形状（例えば、屈曲形状、ジグザグ形状、湾曲形状等）に形成できる。これにより、第２のシールド部５２の設計自由度が高められる。
【００７６】
＜第２の実施形態＞
図１１及び図１２は、本発明の第２の実施形態に係る回路モジュールを示す要部の断面図であり、図１１は当該回路モジュールの要部の縦断面図、図１２は図１１の要部の拡大図である。以下、第１の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略又は簡略化する。
【００７７】
本実施形態の回路モジュール２００は、封止層４の各側面に形成される第１のシールド部の形状が第１の実施形態と異なる構造となっている。
【００７８】
図１２に示すように、本実施形態の回路モジュール２００は、封止層４の側面４ｃを被覆する第１のシールド部２５１と、溝部４１に設けられた第２のシールド部５２と、主面４ａを被覆する第３のシールド部５３とを含む導電性シールド５を有する。このうち、第１のシールド部２５１は、外側面が高さ方向（Ｚ軸方向）に平行な外側面５１ａと、封止層４の側面４ｃと対向する内側面５１ｂとを有し、当該内側面５１ｂが高さ方向（Ｚ軸方向）に対して角度φで傾斜するテーパ面で形成されている。このため第１のシールド部２５１は、段差部２ｃに向かって先細りとなるテーパ形状を有する。第１のシールド部２５１は、配線基板２の段差部２ｃを被覆するとともに、ＧＮＤ端子２４ａに電気的に接続される。なお第１のシールド部２５１は、封止層４の各側面４ｃにおいて各々同一の形態を有する。
【００７９】
第１の実施形態と同様に、導電性シールド５は導電性ペーストの硬化物で構成される。本実施形態においては、封止層４の各側面４ｃは、主面４ａから配線基板２の段差部２ｃに向かって斜めに傾斜するテーパ面で形成されており、当該各側面４ｃを被覆する第１のシールド部２５１の内側面５１ｂは、側面４ｃの形状にならうようにして形成される。したがって内側面５１ｂの傾斜角φは、封止層４の側面４ｃの傾斜角で調整することが可能である。
【００８０】
ここで、第１のシールド部２５１のＺ軸方向に沿った長さを全高Ｈ２とすると、本実施形態においてＨ２は、段差部２ｃから第１のシールド部２５１の直上に配置されている第３のシールド部５３の上面５３ａまでの高さに相当し、その１／２の高さ（Ｈ２／２）におけるＹ軸方向に沿った長さを第１のシールド部２５１の基準厚みｄ２５１（第１の厚み）と定義する。
【００８１】
本実施形態では、第２のシールド部５２の基準厚みｄ５２が第１のシールド部２５１の基準厚みｄ２５１よりも大きく構成されており、かつ、第１のシールド部２５１が段差部２ｃに向かって先細りとなるテーパ形状を有しているため、モジュール内部における複数の電子部品間の電磁的な干渉をより効果的に防止しつつ、モジュールサイズを拡大することなく第１のシールド部２５１及び第３のシールド部５３によって被覆される領域における電磁波の侵入や漏洩をより効果的に防止することが可能となる。
【００８２】
次に、回路モジュール２００の製造方法について説明する。なお、集合基板の準備工程、電子部品の実装工程、封止層の形成工程、溝部の形成工程、裁断工程については第１の実施形態と同様であるため、ここでは説明を省略する。
【００８３】
本実施形態において第１のシールド部２５１は、ハーフカット工程と導電性シールドの形成工程を経て形成される。
【００８４】
本実施形態のハーフカット工程では、例えばレーザ加工により分離ラインＬに沿って、カット溝２Ｃが形成され、これによりカット溝２Ｃは、封止層４の主面４ａから段差部２ｃに向かって先細りとなるテーパ形状に形成される。封止層４の側面４ｃがカット溝２Ｃの深さ方向（Ｚ軸方向）に対してなす角度φは特に限定されないが、角度が極端に小さいと溝部に導電性樹脂が充填しづらくなり、一方、角度が極端に大きいと溝部周辺への電子部品の実装が困難となる。また封止層４の側面４ｃは直線的な傾斜面である場合に限られず、曲面形状であってもよい。
【００８５】
また、カット溝２Ｃの形成方法はレーザ加工法に限られず、例えば上記テーパ形状の溝部を形成可能であれば、切削加工法やワイヤカット法等の他の加工方法が適用可能である。
【００８６】
本実施形態の導電性シールドの形成工程では、第１のシールド部２５１はハーフカット工程において形成されたカット溝２Ｃ内に充填され、後の裁断工程において集合基板２５が分離ラインＬに沿ってフルカットされることで形成される。これにより外側面５１ａがＺ軸方向に沿った直線形状、内側面５１ｂが封止層４の側面４ｃにならうテーパ形状である第１のシールド部２５１を有する導電性シールド５が形成される。
【００８７】
以上のようにして回路モジュール２００が製造される。本実施形態においても上述の第１の実施形態と同様の作用効果を得ることができる。本実施形態によれば、第１のシールド部２５１が封止層４の主面４ａから段差部２ｃに向かって先細りとなるテーパ形状を有するため、カット溝２Ｃへの導電性樹脂の充填が容易となり、さらに部品実装面積を確保しつつ導電性樹脂の充填量を増加させることができる。これによりモジュールの小型化を図りつつ、第１のシールド部２５１と第３のシールド部５３に被覆される領域における外部からの電磁波の侵入や外部への電磁波の漏洩をより効果的に防止することができる。
【００８８】
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００８９】
例えば本実施形態では、配線基板２がプリント配線基板で構成される例を説明したが、これに限られず、例えばシリコン基板等の半導体基板で配線基板が構成されてもよい。また、電子部品３はＭＥＭＳ（Micro Electro Mechanical System）部品等の各種アクチュエータであってもよい。
【符号の説明】
【００９０】
２…配線基板
３（３１〜３３）…電子部品
４…封止層
５…導電性シールド
１０…導体パターン
４１…溝部
５１，２５１…第１のシールド部
５２…第２のシールド部
５３…第３のシールド部
ｄ５１，ｄ２５１…第１の厚み
ｄ５２…第２の厚み
１００，２００…回路モジュール
【図１】
2015072935.tif 000003
【図２】
2015072935.tif 000004
【図３】
2015072935.tif 000005
【図４】
2015072935.tif 000006
【図５】
2015072935.tif 000007
【図６】
2015072935.tif 000008
【図７】
2015072935.tif 000009
【図８】
2015072935.tif 000010
【図９】
2015072935.tif 000011
【図１０】
2015072935.tif 000012
【図１１】
2015072935.tif 000013
【図１２】
2015072935.tif 000014
【手続補正書】
【提出日】平成25年11月5日(2013.11.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の領域と第２の領域と第３の領域とを含む実装面を有する配線基板と、
前記第１、第２及び第３の領域にそれぞれ実装された複数の電子部品と、
前記第１、第２及び第３の領域の境界に沿って連続的にかつ途中で分岐するように形成され前記実装面に向かって先細りとなるテーパ形状の溝部を有する主面と、前記主面の周囲に形成された側面とを含み、前記複数の電子部品を被覆する絶縁性の封止層と、
前記封止層の前記側面を第１の厚みで被覆する第１のシールド部と、前記溝部に設けられた第２のシールド部とを有し、前記第２のシールド部は、前記第２のシールド部の全高の１／２の高さにおいて前記第１の厚みよりも大きい第２の厚みを有する、導電性樹脂で構成された導電性シールドと
を具備する回路モジュール。
【請求項２】
請求項１に記載の回路モジュールであって、
前記第１のシールド部は、高さ方向に一様な厚みを有する
回路モジュール。
【請求項３】
請求項１に記載の回路モジュールであって、
前記第１のシールド部は、前記実装面に向かって先細りとなるテーパ形状であり、
前記第１の厚みは、前記第１のシールド部の全高の１／２の高さにおける幅である
回路モジュール。
【請求項４】
請求項１〜３のいずれか１項に記載の回路モジュールであって、
前記導電性シールドは、前記主面を被覆し前記第１及び第２のシールド部と接続される第３のシールド部をさらに有する
回路モジュール。
【請求項５】
請求項１〜４のいずれか１項に記載の回路モジュールであって、
前記配線基板は、前記実装面上に前記第１、第２及び第３の領域の境界に沿って形成された導体パターンをさらに有し、
前記溝部は、前記主面と前記導体パターンの表面との間の距離に相当する最大深さを有する
回路モジュール
【請求項６】
請求項１〜５のいずれか１項に記載の回路モジュールであって、
前記溝部は、レーザ加工により形成される
回路モジュール。
【請求項７】
第１の領域と第２の領域と第３の領域とを含む実装面を有する配線基板を準備し、
前記第１、第２及び第３の領域にそれぞれ電子部品を実装し、
前記実装面に前記電子部品を被覆する絶縁性材料で構成された封止層を形成し、
前記封止層の表面にレーザ光をスキャン照射することで、前記実装面に向かって先細りとなるテーパ形状の溝部を前記第１、第２及び第３の領域の境界に沿って連続的にかつ途中で分岐するように形成し、
前記溝部内に導電性樹脂を充填し前記封止層の外表面を導電性樹脂で被覆することで、前記封止層の側面を第１の厚みで被覆する第１のシールド部と、前記溝部に設けられた第２のシールド部とを有する導電性樹脂で構成された導電性シールドであって、前記第２のシールド部は、前記第２のシールド部の全高の１／２の高さにおいて前記第１の厚みよりも大きい第２の厚みを有する、導電性シールドを形成する
回路モジュールの製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
実装面２ａは、第２のシールド部５２（導電性シールド５）によって複数の領域に区画されており、本実施形態では、第１の領域２Ａと、第２の領域２Ｂと、第３の領域２Ｃとを有する。図示の例において第１〜第３の領域２Ａ〜２Ｃは、それぞれ大きさ、形状の異なる矩形状に形成されるが、三角形状や五角形以上の他の多角形状、さらには円形状、楕円形状のような任意の幾何学形状で形成されてもよい。また実装面２ａ上に区画される領域数は、上述の３つに限られず、２つ又は４つ以上であってもよい。導体パターン１０は、第１〜第３の領域２Ａ〜２Ｃの境界に沿って形成される（図５）。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
（溝部の形成工程）
図８（Ａ），（Ｂ）は、溝部４１の形成工程を説明する図である。溝部４１は、各実装面２ａ上の領域２Ａ〜２Ｃ間の境界に沿って連続的にかつ途中で分岐するように形成される。すなわち溝部４１は、第１の領域２Ａと第２、第３の領域２Ｂ，２Ｃとの境界に沿って形成される第１の溝部４１ａと、第２の領域２Ｂと第３の領域２Ｃとの境界に沿って形成される第２の溝部４１ｂと、第１の溝部４１ａと第２の溝部４１ｂとの分岐点４１ｃとを有する。
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2015072935.tif 000015
【手続補正書】
【提出日】平成26年4月8日(2014.4.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の領域と第２の領域と第３の領域とを含み、前記第１、第２及び第３の領域の境界に沿って形成された導体パターンを有する実装面を有する配線基板と、
前記第１、第２及び第３の領域にそれぞれ実装された複数の電子部品と、
前記複数の電子部品を被覆する絶縁性の封止層であって、主面と、前記主面の周囲に形成された側面と、前記第１、第２及び第３の領域の境界に沿って連続的にかつ途中で分岐するように形成され前記主面と前記導体パターンの表面との間の距離に相当する最大深さを有し前記実装面に向かって先細りとなるテーパ形状の溝部と、を有する封止層と、
前記封止層の前記側面を第１の厚みで被覆する第１のシールド部と、前記溝部に設けられた第２のシールド部とを有し、前記第２のシールド部は、前記第２のシールド部の全高の１／２の高さにおいて前記第１の厚みよりも大きい第２の厚みを有する、導電性樹脂で構成された導電性シールドと
を具備する回路モジュール。
【請求項２】
請求項１に記載の回路モジュールであって、
前記第１のシールド部は、高さ方向に一様な厚みを有する
回路モジュール。
【請求項３】
請求項１に記載の回路モジュールであって、
前記第１のシールド部は、前記実装面に向かって先細りとなるテーパ形状であり、
前記第１の厚みは、前記第１のシールド部の全高の１／２の高さにおける幅である
回路モジュール。
【請求項４】
請求項１〜３のいずれか１項に記載の回路モジュールであって、
前記導電性シールドは、前記主面を被覆し前記第１及び第２のシールド部と接続される第３のシールド部をさらに有する
回路モジュール。
【請求項５】
請求項１〜４のいずれか１項に記載の回路モジュールであって、
前記溝部は、レーザ加工により形成される
回路モジュール。
【請求項６】
第１の領域と第２の領域と第３の領域とを含み、前記第１、第２及び第３の領域の境界に沿って形成された導体パターンを有する実装面を有する配線基板を準備し、
前記第１、第２及び第３の領域にそれぞれ電子部品を実装し、
前記実装面に前記電子部品を被覆する絶縁性材料で構成された封止層を形成し、
前記封止層の主面にレーザ光をスキャン照射することで、前記主面と前記導体パターンの表面との間の距離に相当する最大深さを有し前記実装面に向かって先細りとなるテーパ形状の溝部を前記第１、第２及び第３の領域の境界に沿って連続的にかつ途中で分岐するように形成し、
前記溝部内に導電性樹脂を充填し前記封止層の外表面を導電性樹脂で被覆することで、前記封止層の側面を第１の厚みで被覆する第１のシールド部と、前記溝部に設けられた第２のシールド部とを有する導電性樹脂で構成された導電性シールドであって、前記第２のシールド部は、前記第２のシールド部の全高の１／２の高さにおいて前記第１の厚みよりも大きい第２の厚みを有する、導電性シールドを形成する
回路モジュールの製造方法。