(57)【要約】【課題】外部電極が損傷しにくいセラミック電子部品を提供する。【解決手段】セラミック電子部品１は、セラミック素体１０と、第１及び第２の外部電極１３、１４とを備える。第１及び第２の外部電極１３、１４は、セラミック素体１０の上に配されている。第１の外部電極１３は樹脂電極層１３ｂを含み、第２の外部電極１４は樹脂電極層１４ｂを含む。樹脂電極層１３ｂ、１４ｂは、導電材と樹脂とを含む。樹脂電極層１３ｂ、１４ｂにおける水の含有率は、０．００５質量％以下である。【選択図】図２
2015026840.tif 000002
【特許請求の範囲】
【請求項１】
セラミック素体と、
前記セラミック素体の上に配された外部電極と、
を備え、
前記外部電極は、導電材と樹脂とを含む樹脂電極層を含み、
前記樹脂電極層における水の含有率は、０．００５質量％以下である、セラミック電子部品。
【請求項２】
前記外部電極は、前記樹脂電極層の上にめっき層をさらに備える、請求項１に記載のセラミック電子部品。
【請求項３】
前記外部電極は、前記セラミック素体上に焼成電極層をさらに備える、請求項１または２に記載のセラミック電子部品。
【請求項４】
前記水の含有率は、０．００１５質量％以上である、請求項１〜３のいずれか一項に記載のセラミック電子部品。
【請求項５】
請求項１〜４のいずれか一項に記載のセラミック電子部品と、
前記セラミック電子部品を収容する収容穴を長さ方向に沿って複数有するキャリアテープと、
前記キャリアテープの上に前記収容穴を覆うように設けられたカバーテープと、
を備える、テーピング電子部品連。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品及びそれを備えるテーピング電子部品連に関する。
【背景技術】
【０００２】
従来、種々の電子装置に、積層セラミックコンデンサなどの積層セラミック電子部品が用いられている。積層セラミックコンデンサは、通常、セラミック素体と、セラミック素体内に配されており、セラミック部を介して対向している第１及び第２の電極とを有する。
【０００３】
近年、積層セラミック電子部品は、従来に比べてより過酷な環境下で使用されるようになってきている。例えば、携帯電話及び携帯音楽プレーヤーなどのモバイル機器に用いられる積層セラミック電子部品については、落下時の衝撃に耐えることが求められている。具体的には、積層セラミック電子部品が落下による衝撃を受けても、実装基板から脱落しないようにすると共に、積層セラミック電子部品にクラックが生じないようにする必要がある。
【０００４】
また、ＥＣＵ（電子制御ユニット）などの車載機器に用いられる積層セラミック電子部品については、耐熱性が求められている。具体的には、実装基板の熱収縮や熱膨張により発生するたわみ応力または外部電極にかかる引張り応力を積層セラミック電子部品が受けても、該積層セラミック電子部品にクラックが生じないようにする必要がある。なお、上記たわみ応力または引張り応力がセラミック素体の強度を上回ると該セラミック素体にクラック生じる。
【０００５】
例えば特許文献１には、金属粉末を含有する樹脂からなる樹脂電極層を有する外部電極を備える積層セラミック電子部品が記載されている。特許文献１に記載の積層セラミック電子部品では、樹脂電極層によりセラミック素体に加わる外部応力が緩和される。このため、セラミック素体にクラックが生じにくい。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−１６２７７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
樹脂電極層を有する外部電極を備えるセラミック電子部品では、例えばリフロー実装時やフロー実装時に外部電極が損傷することがある。
【０００８】
本発明の主な目的は、外部電極が損傷しにくいセラミック電子部品を提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係るセラミック電子部品は、セラミック素体と、外部電極とを備える。外部電極は、セラミック素体の上に配されている。外部電極は、樹脂電極層を含む。樹脂電極層は、導電材と樹脂とを含む。樹脂電極層における水の含有率は、０．００５質量％以下である。
【００１０】
外部電極は、樹脂電極層の上にめっき層をさらに備えてもよい。
【００１１】
外部電極は、セラミック素体上に焼成電極層をさらに備えてもよい。
【００１２】
上記水の含有率は、０．００１５質量％以上であることが好ましい。
【００１３】
本発明に係るテーピング電子部品連は、本発明に係るセラミック電子部品と、セラミック電子部品を収容する収容穴を長さ方向に沿って複数有するキャリアテープと、キャリアテープの上に収容穴を覆うように設けられたカバーテープとを備える。
【発明の効果】
【００１４】
本発明によれば、外部電極が損傷しにくいセラミック電子部品を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係るセラミック電子部品の略図的斜視図である。
【図２】図１におけるＩＩ−ＩＩ線で切り出した部分の略図的断面図である。
【図３】本発明の一実施形態におけるテーピング電子部品連の模式的平面図である。
【図４】図３の線ＩＶ−ＩＶにおける模式的断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
【００１７】
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００１８】
以下、セラミック電子部品１の構成について説明する。
【００１９】
（セラミック素体）
図１は、本発明に係るセラミック電子部品の略図的斜視図である。図２は、図１におけるＩＩ−ＩＩ線で切り出した部分の略図的断面図である。
【００２０】
図１及び図２に示すセラミック電子部品１は、セラミックコンデンサであってもよいし、圧電部品、サーミスタまたはインダクタ等であってもよい。
【００２１】
セラミック電子部品１は、直方体状のセラミック素体１０を備える。このセラミック素体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄ（図２を参照）と、第１及び第２の端面１０ｅ、１０ｆ（図２を参照）とを有する。第１及び第２の主面１０ａ、１０ｂは、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１及び第２の側面１０ｃ、１０ｄは、厚み方向Ｔ及び長さ方向Ｌに沿って延びている。第１及び第２の端面１０ｅ、１０ｆは、厚み方向Ｔ及び幅方向Ｗに沿って延びている。長さ方向Ｌ、幅方向Ｗ及び厚み方向Ｔは、それぞれ直交している。
【００２２】
なお、本発明において、「直方体状」には、角部や稜線部が丸められた直方体が含まれるものとする。すなわち、「直方体状」の部材とは、第１及び第２の主面、第１及び第２の側面並びに第１及び第２の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などが形成されていてもよい。
【００２３】
セラミック素体１０の寸法は特に限定されない。例えばセラミック素体１０の厚み寸法は０．２ｍｍ〜３．０ｍｍであることが好ましく、長さ寸法は０．４ｍｍ〜５．７ｍｍであることが好ましく、幅寸法は０．２ｍｍ〜５．０ｍｍであることが好ましい。
【００２４】
セラミック素体１０は、セラミック電子部品１の機能に応じた適宜のセラミックスからなる。具体的には、セラミック電子部品１がコンデンサである場合は、セラミック素体１０を誘電体セラミックスにより形成することができる。誘電体セラミックスの具体例としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などが挙げられる。セラミック素体１０には、セラミック電子部品１に要求される特性に応じて、例えばＭｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分が適宜添加されていてもよい。
【００２５】
セラミック電子部品１が圧電部品である場合は、セラミック素体を圧電セラミックスにより形成することができる。圧電セラミックスの具体例としては、例えばＰＺＴ（チタン酸ジルコン酸鉛）系セラミックスなどが挙げられる。
【００２６】
セラミック電子部品１が例えばサーミスタである場合は、セラミック素体を半導体セラミックスにより形成することができる。半導体セラミックスの具体例としては、例えばスピネル系セラミックなどが挙げられる。
【００２７】
セラミック電子部品１が例えばインダクタである場合は、セラミック素体を磁性体セラミックスにより形成することができる。磁性体セラミックスの具体例としては、例えばフェライトセラミックなどが挙げられる。
【００２８】
（内部電極）
図２に示すように、セラミック素体１０の内部には、複数の第１の内部電極１１と複数の第２の内部電極１２とが設けられる。
【００２９】
第１の内部電極１１は矩形状である。第１の内部電極１１は、第１及び第２の主面１０ａ、１０ｂ（図１を参照）と平行に設けられている。すなわち、第１の内部電極１１は、長さ方向Ｌ及び幅方向Ｗに沿って設けられている。第１の内部電極１１は、第１の端面１０ｅに露出しており、第１及び第２の主面１０ａ、１０ｂ、第１及び第２の側面１０ｃ、１０ｄ並びに第２の端面１０ｆには露出していない。
【００３０】
第２の内部電極１２は矩形状である。第２の内部電極１２は、第１及び第２の主面１０ａ、１０ｂ（図１を参照）と平行に設けられている。すなわち、第２の内部電極１２は、長さ方向Ｌ及び幅方向Ｗに沿って設けられている。よって、第２の内部電極１２と第１の内部電極１１とは互いに平行である。第２の内部電極１２は、第２の端面１０ｆに露出しており、第１及び第２の主面１０ａ、１０ｂ、第１及び第２の側面１０ｃ、１０ｄ並びに第１の端面１０ｅには露出していない。
【００３１】
第１及び第２の内部電極１１、１２は、厚み方向Ｔに沿って交互に設けられている。厚み方向Ｔにおいて隣り合う第１の内部電極１１と第２の内部電極１２とは、セラミック部１０ｇを介して対向している。セラミック部１０ｇの厚みは、０．４μｍ〜１００μｍ程度とすることができ、１μｍ〜８０μｍであることが好ましい。なお、セラミック電子部品１がコンデンサである場合には、セラミック電子部品１の容量を増大させる観点からは、セラミック部１０ｇが薄い方が好ましい。
【００３２】
第１及び第２の内部電極１１、１２は、適宜の導電材料により構成することができる。第１及び第２の内部電極１１、１２は、例えばＮｉ，Ｃｕ，Ａｇ，Ｐｄ及びＡｕからなる群から選ばれた金属、またはＮｉ，Ｃｕ，Ａｇ，Ｐｄ及びＡｕからなる群から選ばれた一種以上の金属を含む合金（例えば、Ａｇ−Ｐｄ合金など）により構成することができる。
【００３３】
第１及び第２の内部電極１１、１２の厚みは、例えば０．２μｍ〜２．０μｍ程度であることが好ましい。
【００３４】
（外部電極）
図１及び図２に示すように、セラミック電子部品１は、第１及び第２の外部電極１３、１４を備えている。第１の外部電極１３は、第１の端面１０ｅにおいて第１の内部電極１１に電気的に接続されている。一方、第２の外部電極１４は、第２の端面１０ｆにおいて第２の内部電極１２に電気的に接続されている。
【００３５】
第１の外部電極１３は、第１の端面１０ｅから、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄに至るように形成されている。一方、第２の外部電極１４は、第２の端面１０ｆから、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄに至るように形成されている。
【００３６】
第１及び第２の外部電極１３、１４は、適宜の導電材料により構成することができる。また、第１及び第２の外部電極１３、１４は、複数の導電膜で構成されていてもよい。
【００３７】
詳しくは、第１の外部電極１３は第１の焼成電極層１３ａを備える。第２の外部電極１４は第２の焼成電極層１４ａを備える。
【００３８】
第１の焼成電極層１３ａは、セラミック素体１０の端面１０ｅを覆うように、かつ、両主面１０ａ、１０ｂ及び両側面１０ｃ、１０ｄの一部にまで達するように設けられている。第２の焼成電極層１４ａは、セラミック素体１０の端面１０ｆを覆うように、かつ、両主面１０ａ、１０ｂ及び両側面１０ｃ、１０ｄの一部にまで達するように設けられている。
【００３９】
第１の焼成電極層１３ａの上には、第１の樹脂電極層１３ｂが設けられている。第２の焼成電極層１４ａの上には、第２の樹脂電極層１４ｂが設けられている。第１の樹脂電極層１３ｂの上には、第１のめっき膜１３ｃが設けられている。第２の樹脂電極層１４ｂの上には、第２のめっき膜１４ｃが設けられている。
【００４０】
第１及び第２の焼成電極層１３ａ、１４ａは、例えば導電性金属及びガラスを含む導電性ペーストを塗布して焼き付けることで形成される。また、第１及び第２の焼成電極層１３ａ、１４ａの上記導電性金属としては、例えばＣｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｇ−Ｐｄ合金，Ａｕなどを用いることができる。さらに、第１及び第２の焼成電極層１３ａ、１４ａの上記ガラスとしては、例えばＢ，Ｓｉ，Ｂａ，Ｍｇ，Ａｌ，Ｌｉなどを含むガラスを用いることができる。
【００４１】
第１及び第２の焼結電極層１３ａ、１４ａは、それぞれ、セラミック素体１０と同時焼成されたものであってもよいし、導電性ペーストを塗布して焼き付けたものであってもよい。
【００４２】
第１及び第２の焼成電極層１３ａ、１４ａを複数の層で構成してもよい。この場合、１層目の電極層の厚み、詳細には１層目の電極層の最も厚い部分の厚みは１０μｍ〜１００μｍであることが好ましい。なお、第１及び第２の樹脂電極層１３ｂ、１４ｂ及び第１及び第２のめっき層１３ｃ、１４ｃについても、第１及び第２の焼成電極層１３ａ、１４ａと同様に複数の層で構成することができる。
【００４３】
第１の樹脂電極層１３ｂは、第１の焼成電極層１３ａを覆う。第２の樹脂電極層１４ｂは、第２の焼成電極層１４ａを覆う。具体的には、第１の樹脂電極層１３ｂは、第１の焼成電極層１３ａ上の第１の端面に配され、第１の焼成電極層１３ａ上の第１の主面及び第１の側面にも至るように設けられていることが好ましい。第２の樹脂電極層１４ｂは、第２の焼成電極層１４ａ上の第２の端面に配され、第２の焼成電極層１４ａ上の第２の主面及び第２の側面にも至るように設けられていることが好ましい。なお、第１の樹脂電極層１３ｂは、第１の焼成電極層１３ａ上の第１の端面上のみに配されてもよいし、第２の樹脂電極層１４ｂは、第２の焼成電極層１４ａ上の第２の端面上のみに配されてもよい。
【００４４】
第１及び第２の樹脂電極層１３ｂ、１４ｂの厚みは、例えば１０μｍ〜１５０μｍ程度であることが好ましい。
【００４５】
第１及び第２の樹脂電極層１３ｂ、１４ｂは、導電材及び樹脂を含む。このように、第１及び第２の樹脂電極層１３ｂ、１４ｂは、樹脂を含んでいるため、例えばめっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富む。このため、セラミック電子部品１に物理的な衝撃や熱サイクルに起因する衝撃が加わっても、第１及び第２の樹脂電極層１３ｂ、１４ｂが緩衝層として機能し、セラミック電子部品１にクラックが発生することを抑制することができる。
【００４６】
導電材としては、例えばＡｇまたは金属粉の表面にＡｇコーティングされたものを使用することができる。金属粉としてＣｕやＮｉを用いることが好ましい。導電材として、Ｃｕに酸化防止処理を施したものを使用することもできる。
【００４７】
導電材の材料にＡｇを用いる理由としては、Ａｇは低い比抵抗を有するため電極材料に適している。また貴金属であるため酸化せず耐候性が高いためである。
【００４８】
導電材の形状は、特に限定されないが、球状または扁平状などであってもよい。なお、球状の導電材と扁平状の導電材とを混合して用いることが好ましい。また、導電材の平均粒径は、特に限定されないが、例えば１．０μｍ〜１０μｍ程度であってもよい。
【００４９】
導電材同士が接触することにより、第１及び第２の樹脂電極層１３ｂ、１４ｂの内部に通電経路が形成される。
【００５０】
第１及び第２の樹脂電極層１３ｂ、１４ｂに用いる樹脂としては、例えばエポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂及びポリイミド樹脂などの公知の種々の熱硬化性樹脂を用いることができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。
【００５１】
第１及び第２の樹脂電極層１３ｂ、１４ｂには、熱硬化性樹脂と共に、硬化剤を用いることが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂用の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。
【００５２】
ここで、リフロー時、フロー時またはエージング時などに、セラミック電子部品の外部電極が損傷を受けることがあった。本発明者は、鋭意検討した結果、上記リフロー時などの加熱時に、この水分の膨張が生じることによって、外部電極が損傷を受けることを発見した。特に、外部電極の樹脂電極層にめっきを行うと、水分が樹脂電極層に浸入し易くなることが分かった。
【００５３】
そこで、本実施形態では、第１及び第２の樹脂電極層１３ｂ、１４ｂにおける水の含有率を０．００５質量％以下とする。これにより、外部電極に樹脂を用いたセラミック電子部品１において、実装時に水分が気化及び膨張しても樹脂の破壊が発生しないか、発生してもごく小さいものとすることができる。つまり、外部電極が損傷し難くなる。これにより、セラミック電子部品１と実装基板との固着力の低下を抑制することができ、セラミック電子部品１の脱落を抑制することが可能となる。
【００５４】
第１及び第２の樹脂電極層１３ｂ、１４ｂにおける水の含有率は、０．００１５質量％以上であることが好ましい。上記含有率を０．００１５質量％よりも少なくするには、減圧乾燥時間が極端に長くなってしまうためである。そのため、生産性を低下させてしまう。
【００５５】
一方、上記含有率が０．００５質量％を超えてしまうと、第１及び第２の樹脂電極層１３ｂ、１４ｂ中の水分量が多くなる。このため、リフロー時やフロー時の加熱によって水分が気化及び膨張することによって、第１及び第２の樹脂電極層１３ｂ、１４ｂが破壊され易くなる。
【００５６】
第１及び第２の樹脂電極層１３ｂ、１４ｂ中の水分量は、減圧雰囲気（１×１０１Ｐａ〜１×１０−１Ｐａ）下で加熱することで調整できる。
【００５７】
第１及び第２の樹脂電極層１３ｂ、１４ｂ中の水分量は、例えば水分気化装置付きのカールフィッシャー試験機で測定することができる。本実施形態では、リフロー時の水分の膨張を考慮するため、例えば２６０℃で６分間チップを加熱し、発生した水分をカールフィッシャー試薬で定量化する。このときの第１及び第２の樹脂電極層１３ｂ、１４ｂ中の水分量は、セラミック電子部品の重量に対する割合を示す。
【００５８】
第１のめっき層１３ｃは、第１の樹脂電極層１３ｂを覆う。第２のめっき層１４ｃは、第２の樹脂電極層１４ｂを覆う。
【００５９】
上述のように、第１及び第２のめっき層１３ｃ、１４ｃは複数層で構成することができるが、下地めっき膜と該下地めっき膜上に形成される上層めっき膜とで構成することが好ましい。この場合、下地めっき膜及び上層めっき膜は、例えばＣｕ，Ｎｉ，Ｓｎ，Ｐｂ，Ａｕ，Ａｇ，Ｐｄ，Ｂｉ，Ｚｎからなる群から選ばれる１種の金属または当該金属を含む合金めっきからなることが好ましい。より具体的には、上層めっき膜の材料としては、はんだ濡れ性のよいＳｎやＡｕを用いることが好ましく、下地めっき膜の材料としては、はんだバリア性能を有するＮｉを用いることが好ましい。
【００６０】
第１及び第２のめっき層１３ｃ、１４ｃを形成する各層（各めっき膜）の厚みは、１μｍ〜１５μｍであることが好ましい。
【００６１】
（セラミック電子部品１の製造方法）
セラミック電子部品１の製造方法は特に限定されない。セラミック電子部品１は、例えば以下の要領で製造することができる。
【００６２】
まず、第１及び第２の内部電極１１、１２を有するセラミック素体１０を準備する。具体的には、セラミック粉末を含むセラミックペーストを、例えばスクリーン印刷法などによりシート状に塗布し乾燥させることにより、セラミックグリーンシートを作製する。
【００６３】
次に、上記セラミックグリーンシートの上に、内部電極形成用の導電ペーストを、例えばスクリーン印刷法などにより所定のパターンに塗布し、内部電極形成用導電パターンが形成されたセラミックグリーンシートと、内部電極形成用導電パターンが形成されていないセラミックグリーンシートとを用意する。なお、セラミックペーストや内部電極形成用の導電ペーストには、例えば公知のバインダーや溶媒が含まれていてもよい。
【００６４】
続いて、内部電極形成用導電パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、内部電極形成用導電パターンが形成されたセラミックグリーンシートを順次積層し、さらに、内部電極形成用導電パターンが形成されていないセラミックグリーンシートを所定枚数積層することにより、マザー積層体を作製する。なお必要に応じて、静水圧プレスなどの手段により、マザー積層体を積層方向にプレスしてもよい。
【００６５】
マザー積層体を所定の形状寸法にカットし、生のセラミック素体を複数作製する。このとき、生のセラミック素体に対してバレル研磨等を施し、稜線部や角部を丸めてもよい。
【００６６】
次いで、生のセラミック素体を焼成する。これにより、セラミック素体１０が完成する。なお、生のセラミック素体の焼成温度は、用いたセラミックスや導電材料に応じて適宜設定することができる。生のセラミック素体の焼成温度は、例えば９００℃〜１３００℃程度とすることができる。
【００６７】
次に、焼成後のセラミック素体１０の両端面に導電性ペーストを塗布して焼き付けを行うことにより、第１及び第２の焼成電極層１３ａ、１４ａを形成する。なお、焼き付け温度は、例えば７００℃〜１０００℃であることが好ましい。
【００６８】
次いで、第１及び第２の焼成電極層１３ａ、１４ａを覆うように、それぞれ、導電材及び樹脂を含む導電性樹脂ペーストを塗布し、１５０℃〜３００℃の温度で熱処理を行い、樹脂を熱硬化させる。これにより、第１の焼成電極層１３ａ上に第１の樹脂電極層１３ｂが形成され、第２の焼成電極層１４ａ上に第２の樹脂電極層１４ｂが形成される。
【００６９】
続いて、第１の樹脂電極層１３ｂを覆うように第１のめっき層１３ｃを形成し、第２の樹脂電極層１４ｂを覆うように第２のめっき層１４ｃを形成する。なお、第１及び第２のめっき層１３ｃ、１４ｃは、Ｎｉめっき層とＳｎめっき層との積層構造で形成される。
【００７０】
その後、第１及び第２のめっき層１３ｃ、１４ｃが形成されたものを減圧雰囲気下で加熱し、第１及び第２の樹脂電極層１３ｂ、１４ｂにおける水の含有率を、０．００５質量％以下に調整する。
【００７１】
以上の工程により、セラミック電子部品１を完成させることができる。
【００７２】
図３は、本実施形態におけるテーピング電子部品連の模式的平面図である。図４は、図３の線ＩＶ−ＩＶにおける模式的断面図である。
【００７３】
テーピング電子部品連３は、長尺状のキャリアテープ３０を有する。キャリアテープ３０には、複数のキャビティ３１が長さ方向に等間隔に設けられている。各キャビティ３１は、本実施形態では、矩形の平面形状を有し、キャリアテープ３０の一方面に開いている。キャビティ３１内のそれぞれに、セラミック電子部品１が収納されている。キャビティ３１の大きさは、セラミック電子部品１が収納される大きさとされており、収納されるセラミック電子部品１の形状寸法に応じて定められている。キャビティ３１とセラミック電子部品１との間のクリアランスは、通常、セラミック電子部品１の寸法の１０〜３５％である。従って、キャビティ３１の中心と、収納されているセラミック電子部品１の中心とはほぼ一致している。
【００７４】
キャリアテープ３０には、セラミック電子部品１を収納し、保持するために、カバーテープ３２が貼り合わされている。セラミック電子部品１をテーピング電子部品連３から取り出す際には、カバーテープ３２が剥離される。また、キャリアテープ３０には、複数の送り孔３３が長さ方向に等間隔に設けられている。上記キャリアテープ３０は、紙、合成樹脂等の適宜の材料で構成される。また、キャリアテープ３０は、積層材により構成されていてもよい。積層材でキャリアテープ３０が構成されている場合、キャビティ３１を構成するための貫通孔が形成されている部材に、該キャビティ３１の底面を形成するための他の部材が積層された構造であってもよい。
【００７５】
カバーテープ３２は、適宜の合成樹脂フィルム等で構成され、接着剤を用いてキャリアテープ３０に貼り合わされている。
【００７６】
以下、本発明について、具体的な実施例に基づいて、さらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではなく、その要旨を変更しない範囲において適宜変更して実施することが可能である。
【００７７】
（実施例１〜５）
上記実施形態に係る製造方法を用いて、上記実施形態に係るセラミック電子部品１として、上記実施形態に係るセラミック電子部品１と同様のセラミックコンデンサを、各実施例について、下記の条件で３００個ずつ作製した。なお、めっき後の減圧乾燥の条件を変更することで（後記の表１を参照）、樹脂電極層中に含まれる水の含有率を５種（実施例１〜５）設定し、その含水率とリフロー後の樹脂破壊の発生数及び実装後の固着力との関係を求めた。なお、樹脂電極層中に含まれる水の含有率とリフロー後の樹脂破壊の発生数及び実装後の固着力は、それぞれ１００個ずつ評価を行った。
【００７８】
セラミックコンデンサのサイズ：３．２ｍｍ（Ｌ）×２．５ｍｍ（Ｗ）×２．５ｍｍ（Ｔ）（設計値）
セラミックス：ＢａＴｉＯ３
容量：１０μＦ
定格電圧：２５Ｖ
焼成温度：１２００℃（２時間キープ）
焼成電極層の素材：Ｃｕ
焼成電極層の狙いの厚み：１１０μｍ（端面中央部の狙い値）
樹脂電極層の導電材：Ａｇ
樹脂電極層の樹脂：エポキシ樹脂
熱硬化温度：２００℃
樹脂電極層の狙いの厚み：８０μｍ（端面中央部の狙い値）
めっき層の構成：ＮｉとＳｎとの２層
めっき層の狙いの厚み：３μｍ（Ｎｉ）と４μｍ（Ｓｎ）（端面中央部の狙い値）
めっき層形成後の減圧雰囲気下での乾燥温度：表１参照。
めっき層形成後の減圧雰囲気下での乾燥時間：表１参照。
めっき層形成後の減圧雰囲気下での乾燥雰囲気：１×１００Ｐａ
【００７９】
（樹脂電極層中の水分量の測定方法）
樹脂電極層中の水分量は、テーピングされている完成品チップであるセラミック電子部品を取り出し、２６０℃の温度で６分間加熱し、加熱により生じた水分の量を水分気化装置付きのカールフィッシャー試験機で測定した。なお、リフロー時の水分の膨張を考慮しているため、２６０℃の温度で６分間セラミック電子部品を加熱し、発生した水分の量をカールフィッシャー試薬で定量化した。表１の数値は１００個の平均値である。
【００８０】
（樹脂破壊の確認方法）
ＪＩＳランドの基板にＳｎ−３Ａｇ−０．５Ｃｕはんだのペーストを厚さ２００μｍで塗布し、セラミック電子部品を載せた後、リフロー炉に通して実装した。基板面に垂直な方向において、セラミック電子部品の側面を幅方向の中央まで研磨して研磨面を観察し、焼成電極層と樹脂電極層との界面または樹脂電極層内に生じている亀裂をカウントした。なお、樹脂の亀裂は、樹脂塗布時に発生するピンホールのような球形のモードではなく、硬化後の樹脂が水分の膨張する力で引き裂かれたモードをさす。
【００８１】
（固着強度の測定方法）
固着強度は、ＪＩＳランドの基板にＳｎ−３Ａｇ−０．５Ｃｕはんだのペーストを厚さ２００μｍでリフロー実装し、実装後のセラミック電子部品を押し治具により横から押して該セラミック電子部品が基板から剥離する際の強度を測定した。なお、表１の数値は１００個の数値の最も低い数値を示す。
【００８２】
（比較例１、２）
上記実施形態に係る製造方法を用いて、上記実施形態に係るセラミック電子部品１として、上記実施形態に係るセラミック電子部品１と同様のセラミックコンデンサを、各比較例について、上記各実施例と同じ条件で３００個ずつ作製した。なお、めっき後の減圧乾燥の条件を変更することで（後記の表１を参照）、樹脂電極層中に含まれる水の含有率を２種（比較例１、２）設定し、その含水率とリフロー後の樹脂破壊の発生数及び実装後の固着力との関係を求めた。なお、樹脂電極層中に含まれる水の含有率とリフロー後の樹脂破壊の発生数及び実装後の固着強度については、それぞれ１００個ずつ評価を行った。
【００８３】
（比較例３）
めっき後の減圧乾燥を行わなかったこと以外は、上記各実施例と同じ条件で３００個ずつセラミックコンデンサを作製した。その後、樹脂電極層中の水分率とリフロー後の樹脂破壊の発生数及び実装後の固着力との関係を求めた。なお、樹脂電極層中に含まれる水の含有率とリフロー後の樹脂破壊の発生数及び実装後の固着強度については、それぞれ１００個ずつ評価を行った。
【００８４】
以上の実施例１〜５及び比較例１〜３の結果を表１に示す。
【００８５】
【表１】
2015026840.tif 000003
【００８６】
以上の結果より、外部電極に樹脂を用いたセラミック電子部品において、樹脂電極層に含まれる水の含有率を０．００５質量％以下にすることで、実装時に水分が気化及び膨張しても樹脂の破壊の発生を抑制できることが確認できた。これにより、セラミック電子部品と実装基板との固着力の低下を抑制できることも確認でき、セラミック電子部品の脱落を防止することが可能になることが分かった。
【符号の説明】
【００８７】
１：セラミック電子部品
３：テーピング電子部品連
１０：セラミック素体
１０ａ：第１の主面
１０ｂ：第２の主面
１０ｃ：第１の側面
１０ｄ：第２の側面
１０ｅ：第３の側面
１０ｆ：第４の側面
１０ｇ：セラミック部
１１：第１の内部電極
１２：第２の内部電極
１３：第１の外部電極
１３ａ：第１の焼成電極層
１３ｂ：第１の樹脂電極層
１３ｃ：第１のめっき層
１４：第２の外部電極
１４ａ：第２の焼成電極層
１４ｂ：第２の樹脂電極層
１４ｃ：第２のめっき層３０：キャリアテープ
３１：キャビティ
３２：カバーテープ
３３：送り孔
【図１】
2015026840.tif 000004
【図２】
2015026840.tif 000005
【図３】
2015026840.tif 000006
【図４】
2015026840.tif 000007