(57)【要約】【課題】乱れのない波形の鋸波形電圧を用いた比較動作を行うことが可能な発光素子駆動回路、Ａ／Ｄ変換回路、及び、表示装置を提供する。【解決手段】本開示の発光素子駆動回路は、入力される少なくとも２つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、アナログの信号電圧と鋸波形電圧とを比較する比較部と、を備え、比較部の比較結果に基づいて発光素子を駆動する。これにより、乱れのない波形の鋸波形電圧を用いた比較動作を行うことが可能になる。【選択図】  図１
2015152699.tif 000002
【特許請求の範囲】
【請求項１】
入力される少なくとも２つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいて発光素子を駆動する、
発光素子駆動回路。
【請求項２】
少なくとも２つの基準信号は、鋸波形電圧よりも緩やかに電圧が変化する鋸波形の信号である、
請求項１に記載の発光素子駆動回路。
【請求項３】
少なくとも２つの基準信号は、鋸波形電圧よりも周波数が低い信号である、
請求項２に記載の発光素子駆動回路。
【請求項４】
少なくとも２つの基準信号は、周波数が同一の信号である、
請求項２に記載の発光素子駆動回路。
【請求項５】
２つの基準信号は、時間軸方向において波形が反転した相似形の信号であり、波形の一部がオーバーラップしている、
請求項２に記載の発光素子駆動回路。
【請求項６】
鋸波形生成部は、２つの基準信号のオーバーラップしている急峻な波形部分に基づいて鋸波形電圧を生成する、
請求項５に記載の発光素子駆動回路。
【請求項７】
鋸波形生成部は、
２つの基準信号の差分をとる差動回路と、
差動回路の一方の出力信号と同相の信号に基づいて２つの基準信号の一方の波形部分を切り取り、差動回路の一方の出力信号と逆相の信号に基づいて２つの基準信号の他方の波形部分を切り取る切取部と、
を有し、
切取部によって切り取った２つの波形部分を合成して鋸波形電圧とする、
請求項６に記載の発光素子駆動回路。
【請求項８】
切取部は、２つの基準信号の急峻な波形部分を切り取る、
請求項７に記載の発光素子駆動回路。
【請求項９】
発光部、及び、発光部を駆動する駆動回路から構成された複数の画素が２次元マトリクス状に配置されて成り、
駆動回路は、
入力される少なくとも２つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいて発光部を駆動する、
表示装置。
【請求項１０】
鋸波形電圧を生成する際に２つの基準信号の一方を入力する第１の入力端子、及び、
アナログの信号電圧を書き込む際に所定の電圧を入力し、鋸波形電圧を生成する際に２つの基準信号の他方を入力する第２の入力端子を有する、
請求項９に記載の表示装置。
【請求項１１】
所定の電圧は、発光部の発光時に利用されない電圧である、
請求項１０に記載の表示装置。
【請求項１２】
駆動回路は、発光部に定電流を流す定電流源部を有し、
所定の電圧は、定電流源部において定電流を決めるために用いられる基準電圧である、
請求項１１に記載の表示装置。
【請求項１３】
発光部は発光ダイオードから構成されている、
請求項９に記載の表示装置。
【請求項１４】
入力される少なくとも２つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいてデジタル信号を生成する、
Ａ／Ｄ変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、発光素子駆動回路、表示装置、及び、Ａ／Ｄ変換回路に関する。
【背景技術】
【０００２】
発光部（発光素子）として発光ダイオード（Light Emitting Diode：ＬＥＤ）を用いた発光ダイオード表示装置の開発が、鋭意、進められている。発光ダイオード表示装置においては、赤色発光ダイオードから成る発光部が赤色発光副画素（サブピクセル）として機能し、緑色発光ダイオードから成る発光部が緑色発光副画素として機能し、青色発光ダイオードから成る発光部が青色発光副画素として機能する。そして、これらの３種類の副画素の発光状態によってカラー画像の表示が行われる。
【０００３】
発光部として有機エレクトロルミネッセンス（Electro Luminescence：ＥＬ）素子を用いた有機ＥＬ表示装置も知られている。有機ＥＬ表示装置においては、発光部を駆動する駆動回路として、発光デューティ固定の可変定電流駆動法が広く使用されている。また、有機ＥＬ表示装置では、発光ばらつきを軽減する観点から、ＰＷＭ（Pulse Width Modulation：パルス幅変調）駆動法が用いられている（例えば、特許文献１参照）。ＰＷＭ駆動法では、鋸波形（ランプ波形）の電圧変化を有する鋸波形電圧を用い、当該鋸波形電圧とアナログの映像信号電圧とを比較し、その比較結果に基づいて発光部（発光素子）の発光期間を決めることになる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２２３１３６
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、鋸波形電圧を外部から発光素子駆動回路に入力する構成を採ると、鋸波形電圧を伝送する配線のインピーダンス等の影響によって鋸波形電圧の波形が歪んでしまう場合がある。そして、ＰＷＭ駆動法を用いて発光素子を駆動する際に、鋸波形電圧の特に先端部分、即ち、低階調表示のために先鋭度が要求される部分の波形が乱れると、同じ映像信号電圧に対して輝度や色度が正確に表示されずに表示ムラが発生することになる。
【０００６】
尚、ここでは、ＰＷＭ駆動法を用いて発光素子を駆動する発光素子駆動回路を例に挙げて鋸波形電圧の波形の乱れに起因する問題点について述べたが、当該問題点は発光素子駆動回路の場合に限られるものではない。例えば、鋸波形電圧を用いてアナログ信号との比較動作を行うことによって、アナログ信号をデジタル信号に変換するＡ／Ｄ変換回路に対しても言える問題点である。
【０００７】
そこで、本開示は、乱れのない波形の鋸波形電圧を用いた比較動作を行うことが可能な発光素子駆動回路、当該発光素子駆動回路を用いる表示装置、及び、Ａ／Ｄ変換回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するための本開示の発光素子駆動回路は、
入力される少なくとも２つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいて発光素子を駆動する。
【０００９】
上記の目的を達成するための本開示の表示装置は、
発光部、及び、発光部を駆動する駆動回路から構成された複数の画素が２次元マトリクス状に配置されて成り、
駆動回路は、
入力される少なくとも２つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいて発光部を駆動する。
【００１０】
上記の目的を達成するための本開示のＡ／Ｄ変換回路は、
入力される少なくとも２つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいてデジタル信号を生成する。
【００１１】
上記の構成の発光素子駆動回路、表示装置、あるいは、Ａ／Ｄ変換回路において、鋸波形電圧を生成する鋸波形生成部を有する（内蔵する）ことで、鋸波形電圧を伝送配線によって伝送して入力する必要がなくなる。これにより、伝送配線のインピーダンス等の影響で鋸波形電圧の波形が歪むことはなく、内部で生成した鋸波形電圧、即ち、乱れのない波形の鋸波形電圧を比較部の比較基準入力とすることができる。
【発明の効果】
【００１２】
本開示によれば、内部で生成した鋸波形電圧を比較部の比較基準入力とすることができるため、乱れのない波形の鋸波形電圧を用いた比較動作を行うことが可能となる。
尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
【図面の簡単な説明】
【００１３】
【図１】図１Ａは、本開示の実施例１に係る発光素子駆動回路の構成を示す回路図であり、図１Ｂは、実施例１に係る発光素子駆動回路の各部の信号波形を示す波形図である。
【図２】図２は、鋸波形生成部の回路構成の一例を示す回路図である。
【図３】図３は、鋸波形生成部の回路動作の説明に供給する波形図である。
【図４】図４は、比較部及び定電流源部の回路構成の一例を示す回路図である。
【図５】図５は、実施例２に係る表示装置における発光部及び駆動回路から構成された画素等の概念図である。
【図６】図６は、実施例２に係る表示装置を構成する回路の概念図である。
【図７】図７は、実施例２に係る表示装置における１つの画素の動作を説明するための模式図である。
【図８】図８は、参考例に係る表示装置を構成する回路の概念図である。
【図９】図９は、伝送配線のインピーダンス等の影響による鋸波形電圧の波形の歪みについて説明する概念図ある。
【図１０】図１０は、実施例２に係る表示装置における駆動回路の構成を示す回路図ある。
【図１１】図１１は、実施例３に係る列並列Ａ／Ｄ変換方式の固体撮像装置の構成の概略を示すシステム構成図である。
【図１２】図１２は、固体撮像装置の画素構成の一例を示す回路図である。
【発明を実施するための形態】
【００１４】
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の発光素子駆動回路、表示装置、及び、Ａ／Ｄ変換回路、全般に関する説明
２．実施例１（発光素子駆動回路の例）
３．実施例２（表示装置の例）
４．実施例３（列並列Ａ／Ｄ変換方式の固体撮像装置の例）
【００１５】
＜本開示の発光素子駆動回路、表示装置、及び、Ａ／Ｄ変換回路、全般に関する説明＞
本開示の発光素子駆動回路、表示装置、及び、Ａ／Ｄ変換回路にあっては、少なくとも２つの基準信号として、鋸波形電圧よりも緩やかに電圧が変化する鋸波形の信号を用いる構成とすることができる。
【００１６】
上述した好ましい構成を含む本開示の発光素子駆動回路、表示装置、及び、Ａ／Ｄ変換回路にあっては、少なくとも２つの基準信号について、鋸波形電圧よりも周波数が低い信号の形態とすることができる。あるいは又、少なくとも２つの基準信号について、周波数が同一の信号の形態とすることができる。このとき、２つの基準信号について、時間軸方向において波形が反転した相似形の信号であり、波形の一部がオーバーラップしている形態とすることができる。
【００１７】
上述した好ましい構成、形態を含む本開示の発光素子駆動回路、表示装置、及び、Ａ／Ｄ変換回路にあっては、鋸波形生成部について、２つの基準信号のオーバーラップしている急峻な波形部分に基づいて鋸波形電圧を生成する構成とすることができる。また、鋸波形生成部について、２つの基準信号の差分をとる差動回路と、差動回路の一方の出力信号と同相の信号に基づいて２つの基準信号の一方の波形部分を切り取り、差動回路の一方の出力信号と逆相の信号に基づいて２つの基準信号の他方の波形部分を切り取る切取部と、を有する構成とすることができる。このとき、切取部について、２つの基準信号の急峻な波形部分を切り取る構成とし、当該切取部によって切り取った２つの波形部分を合成して鋸波形電圧とする構成とすることができる。
【００１８】
上述した好ましい構成、形態を含む本開示の表示装置にあっては、複数の画素が第１の方向及び第２の方向に２次元マトリクス状に配列されている。この画素の配列において、第１の方向に沿って配列された画素群を『列方向画素群』と呼ぶ場合があるし、第２の方向に沿って配列された画素群を『行方向画素群』と呼ぶ場合がある。第１の方向を表示装置における垂直方向とし、第２の方向を表示装置における水平方向とした場合、列方向画素群とは垂直方向に配列された画素群を意味し、行方向画素群とは水平方向に配列された画素群を意味する。
【００１９】
また、上述した好ましい構成、形態を含む本開示の表示装置にあっては、鋸波形電圧を生成する際に２つの基準信号の一方を入力する第１の入力端子、及び、アナログの信号電圧を書き込む際に所定の電圧を入力し、鋸波形電圧を生成する際に２つの基準信号の他方を入力する第２の入力端子を有する構成とすることができる。このとき、所定の電圧について、発光部の発光時に利用されない電圧の形態とすることができる。また、駆動回路が、発光部に定電流を流す定電流源部を有するとき、所定の電圧について、定電流源部において定電流を決めるために用いられる基準電圧の形態とすることができる。
【００２０】
また、以上に説明した各種の好ましい構成、形態を含む本開示の表示装置において、発光部について、発光ダイオード（ＬＥＤ）から構成されている形態とすることができる。発光ダイオードは、周知の構成、構造の発光ダイオードとすることができる。すなわち、発光ダイオードの発光色によって、最適な構成、構造を有し、適切な材料から作製された発光ダイオードを選択すればよい。発光ダイオードを発光部として用いる表示装置にあっては、赤色発光ダイオードから成る発光部が赤色発光副画素（サブピクセル）として機能し、緑色発光ダイオードから成る発光部が緑色発光副画素として機能し、青色発光ダイオードから成る発光部が青色発光副画素として機能し、これらの３種類の副画素によって１画素が構成され、これらの３種類の副画素の発光状態によってカラー画像を表示することができる。
【００２１】
尚、本開示における『１画素』は、このような表示装置における「１副画素」に相当するので、このような表示装置における「１副画素」を、『１画素』と読み替えればよい。３種類の副画素によって１画素を構成する場合、３種類の副画素の配列として、デルタ配列、ストライプ配列、ダイアゴナル配列、レクタングル配列を挙げることができる。そして、発光ダイオードを、ＰＷＭ駆動法に基づき、しかも、定電流駆動することで、発光ダイオードのスペクトル波長にブルーシフトが生じることを防止することができる。また、３つのパネルを準備し、第１のパネルを赤色発光ダイオードから成る発光部から構成し、第２のパネルを緑色発光ダイオードから成る発光部から構成し、第３のパネルを青色発光ダイオードから成る発光部から構成し、これらの３つのパネルからの光を、例えば、ダイクロイック・プリズムを用いて纏めるプロジェクタへ適用することもできる。
【実施例１】
【００２２】
図１Ａは、本開示の実施例１に係る発光素子駆動回路の構成を示す回路図である。図１Ｂに、実施例１に係る発光素子駆動回路の各部の信号波形を示す。
【００２３】
図１Ａに示すように、実施例１に係る発光素子駆動回路１は、鋸波形生成部１１、比較部１２、発光部駆動用トランジスタＴＲDrv、及び、定電流源部１３から成り、発光部１０を駆動する。発光部１０は、発光ダイオード（ＬＥＤ）から構成されている。鋸波形生成部１１には、鋸波形電圧ＶSawの生成の基となる、例えば２つの基準信号ＶSaw_1，ＶSaw_2が入力される。鋸波形生成部１１は、入力される２つの基準信号ＶSaw_1，ＶSaw_2に基づいて、鋸波形（鋸歯状波形／ランプ波形）の電圧変化を有する鋸波形電圧ＶSawを生成する。
【００２４】
図１Ｂに示すように、鋸波形電圧ＶSawは、先端部が尖がった波形を有している。この鋸波形電圧ＶSawを生成する基となる２つの基準信号ＶSaw_1，ＶSaw_2は、鋸波形電圧ＶSawよりも緩やかに電圧が変化する鋸波形の信号である。より具体的には、２つの基準信号ＶSaw_1，ＶSaw_2については、鋸波形電圧ＶSawよりも周波数が低い鋸波形の信号の形態とすることができる。このとき、２つの基準信号ＶSaw_1，ＶSaw_2は、周波数が互いに同一の信号であるのが好ましい。
【００２５】
また、２つの基準信号ＶSaw_1，ＶSaw_2としては、図１Ｂに示すように、時間軸方向において波形が反転した互いに相似形の信号であるのが好ましい。このとき、２つの基準信号ＶSaw_1，ＶSaw_2の波形の一部が、図１Ｂに示すように、オーバーラップしていることとする。尚、ここで言う「相似形」とは、厳密に相似形である場合の他、実質的に相似形である場合も含む意味であり、設計上あるいは製造上生ずる種々のばらつきの存在は許容される。
【００２６】
上記の２つの基準信号ＶSaw_1，ＶSaw_2を入力とする鋸波形生成部１１は、当該２つの基準信号ＶSaw_1，ＶSaw_2のオーバーラップしている急峻な波形部分に基づいて鋸波形電圧ＶSawを生成する。図１Ｂでは、基準信号ＶSaw_1を実線で示し、基準信号ＶSaw_2を破線で示している。従って、上記の急峻な波形部分、即ち、鋸波形電圧ＶSawは、基準信号ＶSaw_1のオーバーラップしている実線部分と、基準信号ＶSaw_2のオーバーラップしている破線部分とから成る。鋸波形生成部１１で生成された鋸波形電圧ＶSawは、比較部１２に対してその比較基準入力として与えられる。
【００２７】
比較部１２は、コンパレータ回路から成り、高電位側の電源Ｖdd（Ｖdd1）と低電位側の電源（例えば、グランドＧＮＤ）とを動作電源とする。比較部１２を構成するコンパレータ回路としては、どのような型式のコンパレータ回路であってもよく、例えば、２つの入力信号の差分を検出する差動回路部を有するチョッパ型のコンパレータ回路や差動型のコンパレータ回路を例示することができる。比較部１２の具体的な回路構成については後述する。
【００２８】
比較部１２は、データ線ＤＴＬを通して供給されるアナログ映像信号の信号電圧ＶSigを、走査線ＳＣＬを通して与えられる走査信号ＶGateに同期して取り込むことによって比較入力とする。そして、比較部１２は、比較入力である映像信号の信号電圧ＶSigを、鋸波形生成部１１から比較基準入力として与えられる鋸波形電圧ＶSawと比較し、その比較結果として、信号電圧ＶSigの大きさに応じたパルス幅の駆動パルスＰDrvを出力する。
【００２９】
発光素子駆動回路１の駆動対象である発光部１０は、発光部駆動用トランジスタＴＲDrv及び定電流源部１３と共に、高電位側の電源Ｖdd（Ｖdd2）と低電位側の電源（例えば、グランドＧＮＤ）との間に直列に接続されている。発光部駆動用トランジスタＴＲDrvは、例えばＮチャネル型電界効果トランジスタから成る。但し、Ｎチャネル型電界効果トランジスタに限られるものではない。定電流源部１３は、発光部駆動用トランジスタＴＲDrvに対して定電流を流す。発光部駆動用トランジスタＴＲDrvは、比較部１２から高レベルの駆動パルスＰDrvがゲート電極に与えられることで、当該駆動パルスＰDrvのパルス幅の期間に亘って導通状態となり、発光部１０に駆動電流を供給する。これにより、駆動パルスＰDrvのパルス幅の期間に亘って発光部１０が発光する。
【００３０】
このように、実施例１に係る発光素子駆動回路１では、駆動対象である発光部１０が発光ダイオードから成る場合において、映像信号の信号電圧ＶSigと鋸波形電圧ＶSawとを比較し、その比較結果に基づいて発光ダイオードの発光期間を決めるＰＷＭ駆動法を採っている。
【００３１】
ところで、発光ダイオードにおいては、駆動電流量の増加によってスペクトル波長にブルーシフトが生じ、発光波長が変化してしまう。従って、可変定電流駆動では、単色色度点が輝度（駆動電流量）によって変化してしまうといった難点がある。このような観点から、発光部１０として発光ダイオードを用いる際には、当該発光ダイオードをＰＷＭ駆動法に基づいて駆動することが重要である。
【００３２】
以上説明したように、実施例１に係る発光素子駆動回路１は、鋸波形電圧ＶSawを外部から入力するのではなく、外部から入力される２つの基準信号ＶSaw_1，ＶSaw_2に基づいて鋸波形電圧ＶSawを生成する鋸波形生成部１１を内蔵する構成を採っている。尚、本実施例では、鋸波形電圧ＶSawを生成する基となる鋸波形の基準信号について、２つの場合を例に挙げて説明したが、２つに限られるものではなく、３つ以上であってもよい。
【００３３】
ところで、鋸波形電圧ＶSawを外部から発光素子駆動回路１に入力する構成を採ると、鋸波形電圧ＶSawを伝送する配線のインピーダンス等の影響によって鋸波形電圧ＶSawの波形が歪んでしまう場合がある。そして、ＰＷＭ駆動法を用いて発光部１０を駆動する際に、鋸波形電圧ＶSawの特に先端部分の波形が乱れると、同じ信号電圧ＶSigに対して輝度や色度が正確に表示されないことになる。因みに、鋸波形電圧ＶSawの先端部分は、低階調表示のために先鋭度が要求される波形部分である。
【００３４】
これに対して、実施例１に係る発光素子駆動回路１にあっては、鋸波形電圧ＶSawを生成する鋸波形生成部１１を内蔵していることで、鋸波形電圧ＶSawを伝送する必要がなくなる。その結果、伝送配線のインピーダンス等の影響による鋸波形電圧ＶSawの先端部分の波形の乱れを抑えることができる。従って、ＰＷＭ駆動法において、映像信号の信号電圧ＶSigの大きさに正確に対応したパルス幅の駆動パルスＰDrvにて発光部１０を駆動できるため、信号電圧ＶSigの大きさに正確に対応した輝度や色度を表示できる。
【００３５】
一方、鋸波形電圧ＶSawを生成する基となる２つの基準信号ＶSaw_1，ＶSaw_2については外部から発光素子駆動回路１に入力することになる。これら２つの基準信号ＶSaw_1，ＶSaw_2は、鋸波形電圧ＶSawよりも緩やかに電圧が変化する鋸波形の信号、即ち、鋸波形電圧ＶSawよりも正弦波に近い信号である。換言すれば、鋸波形電圧ＶSawが多くの高調波成分を伴うのに対して、基準信号ＶSaw_1，ＶSaw_2は、鋸波形電圧ＶSawよりも高調波成分を伴わない。従って、伝送配線を通して鋸波形電圧ＶSawを伝送するのに比べて、基準信号ＶSaw_1，ＶSaw_2を伝送する方が、伝送配線のインピーダンス等の影響による波形の歪みを抑えることができる。
【００３６】
このことは、ＰＷＭ駆動法を採用する発光素子駆動回路１にとっては、外部から入力される鋸波形電圧ＶSawを用いてＰＷＭ駆動を行う場合よりも、内蔵する鋸波形生成部１１で生成する鋸波形電圧ＶSawを用いてＰＷＭ駆動を行う場合の方が優れていることを意味する。
【００３７】
（鋸波形生成部の回路構成例）
続いて、鋸波形電圧ＶSawを生成する鋸波形生成部１１の具体的な回路構成について説明する。図２は、鋸波形生成部１１の回路構成の一例を示す回路図である。本例に係る鋸波形生成部１１は、差動回路１１１、２段のインバータ回路１１２，１１３、及び、切取部１１４を有する構成となっている。
【００３８】
差動回路１１１は、差動対トランジスタ、電流源トランジスタ、及び、能動負荷から構成されている。差動対トランジスタは、ソース電極が共通に接続されて差動動作を為す２つのＰチャネル型電界効果トランジスタＴＲ11，ＴＲ12から成る。電流源トランジスタは、高電位側の電源Ｖdd1と差動対トランジスタＴＲ11，ＴＲ12のソース共通接続ノードとの間に接続されたＰチャネル型電界効果トランジスタＴＲ13から成る。Ｐチャネル型電界効果トランジスタＴＲ13のゲート電極には、所定のバイアス電圧ＶBiasが与えられている。
【００３９】
能動負荷は、カレントミラー回路を構成する２つのＮチャネル型電界効果トランジスタＴＲ14，ＴＲ15から成る。具体的には、Ｎチャネル型電界効果トランジスタＴＲ14は、ドレイン電極及びゲート電極が共にＰチャネル型電界効果トランジスタＴＲ11のドレイン電極に接続され、ソース電極が低電位側の電源ＧＮＤに接続されている。Ｎチャネル型電界効果トランジスタＴＲ15は、ゲート電極がＮチャネル型電界効果トランジスタＴＲ14のゲート電極に接続され、ドレイン電極がＰチャネル型電界効果トランジスタＴＲ12のドレイン電極に接続され、ソース電極が低電位側の電源ＧＮＤに接続されている。
【００４０】
上記の構成の差動回路１１１において、Ｐチャネル型電界効果トランジスタＴＲ11のゲート電極が一方の入力端となり、回路入力端子ＩＮ_1を介して供給される基準信号ＶSaw_1を入力とする。また、Ｐチャネル型電界効果トランジスタＴＲ12のゲート電極が他方の入力端となり、回路入力端子ＩＮ_2を介して供給される基準信号ＶSaw_2を入力とする。そして、Ｐチャネル型電界効果トランジスタＴＲ12及びＮチャネル型電界効果トランジスタＴＲ15のドレイン共通接続ノードＮ1が差動回路１１１の一方の出力端となり、当該出力端Ｎ1から差動回路１１１の一方の出力信号ＶAが導出されるようになっている。
【００４１】
１段目のインバータ回路１１２は、高電位側の電源Ｖdd1と低電位側の電源ＧＮＤとの間に直列に接続された、Ｐチャネル型電界効果トランジスタＴＲ16とＮチャネル型電界効果トランジスタＴＲ17とから成る。Ｐチャネル型電界効果トランジスタＴＲ16のゲート電極には、所定のバイアス電圧ＶBiasが与えられている。Ｎチャネル型電界効果トランジスタＴＲ17のゲート電極は、差動回路１１１の出力端Ｎ1に接続されている。そして、Ｐチャネル型電界効果トランジスタＴＲ16及びＮチャネル型電界効果トランジスタＴＲ17のドレイン共通接続ノードＮ2がインバータ回路１１２の出力端となり、当該出力端Ｎ2から差動回路１１１の一方の出力信号ＶAと逆相の信号ＶCが導出されるようになっている。
【００４２】
２段目のインバータ回路１１３は、高電位側の電源Ｖdd1と低電位側の電源ＧＮＤとの間に直列に接続された、Ｐチャネル型電界効果トランジスタＴＲ18とＮチャネル型電界効果トランジスタＴＲ19とから成る。Ｐチャネル型電界効果トランジスタＴＲ18及びＮチャネル型電界効果トランジスタＴＲ19の各ゲート電極は、１段目のインバータ回路１１２の出力端Ｎ2に共通に接続されている。そして、Ｐチャネル型電界効果トランジスタＴＲ18及びＮチャネル型電界効果トランジスタＴＲ19のドレイン共通接続ノードＮ3がインバータ回路１１３の出力端となり、当該出力端Ｎ3から差動回路１１１の一方の出力信号ＶAと同相の信号ＶBが導出されるようになっている。
【００４３】
切取部１１４は、回路入力端子ＩＮ_1，ＩＮ_2と回路出力端子ＯＵＴとの間にそれぞれ接続された２つのスイッチ素子によって構成されている。２つのスイッチ素子は、Ｎチャネル型電界効果トランジスタＴＲ21，ＴＲ22から成る。Ｎチャネル型電界効果トランジスタＴＲ21は、回路入力端子ＩＮ_1と回路出力端子ＯＵＴとの間に接続され、ゲート電極が２段目のインバータ回路１１３の出力端Ｎ3に接続されている。Ｎチャネル型電界効果トランジスタＴＲ22は、回路入力端子ＩＮ_2と回路出力端子ＯＵＴとの間に接続され、ゲート電極が１段目のインバータ回路１１２の出力端Ｎ2に接続されている。
【００４４】
次に、上記の回路構成の鋸波形生成部１１の回路動作について、図３の波形図を用いて説明する。図３には、鋸波形生成部１１の各部の信号波形、即ち、２つの基準信号ＶSaw_1，ＶSaw_2、差動回路１１１の一方の出力信号ＶA、１段目のインバータ回路１１２の出力信号ＶC、及び、２段目のインバータ回路１１３の出力信号ＶBの各波形を示している。
【００４５】
図２に示す回路構成の鋸波形生成部１１において、鋸波形の２つの基準信号ＶSaw_1，ＶSaw_2に応じて差動回路１１１が差動動作を行うことで、差動回路１１１の一方の出力端Ｎ1から基準信号ＶSaw_1，ＶSaw_2の差分が、一方の出力信号ＶAとして導出される。この出力信号ＶAは、１段目のインバータ回路１１２を経ることで、図３に示すような矩形波の出力信号ＶCとして導出され、２段目のインバータ回路１１３を経ることで、出力信号ＶCと同様に矩形波の出力信号ＶBとして導出される。
【００４６】
そして、１段目のインバータ回路１１２の出力信号ＶC、即ち、差動回路１１１の一方の出力信号ＶAと逆相の信号ＶCは、切取部１１４のＮチャネル型電界効果トランジスタＴＲ22のゲート電極にスイッチング信号として印加される。これにより、Ｎチャネル型電界効果トランジスタＴＲ22は、１段目のインバータ回路１１２の出力信号ＶCに応答して導通状態となる、即ち、基準信号ＶSaw_2の基準信号ＶSaw_1とオーバーラップした波形部分で導通状態となる。その結果、Ｎチャネル型電界効果トランジスタＴＲ22は、基準信号ＶSaw_1とオーバーラップした基準信号ＶSaw_2の急峻な波形部分を切り取ることになる。
【００４７】
２段目のインバータ回路１１３の出力信号ＶB、即ち、差動回路１１１の一方の出力信号ＶAと同相の信号ＶBは、切取部１１４のＮチャネル型電界効果トランジスタＴＲ21のゲート電極にスイッチング信号として印加される。これにより、Ｎチャネル型電界効果トランジスタＴＲ21は、２段目のインバータ回路１１３の出力信号ＶBに応答して導通状態となる、即ち、基準信号ＶSaw_1の基準信号ＶSaw_2とオーバーラップした波形部分で導通状態となる。その結果、Ｎチャネル型電界効果トランジスタＴＲ21は、基準信号ＶSaw_2とオーバーラップした基準信号ＶSaw_1の急峻な波形部分を切り取ることになる。
【００４８】
そして、Ｎチャネル型電界効果トランジスタＴＲ21，ＴＲ22の各ソース電極が回路出力端子ＯＵＴに共通接続されていることで、電界効果トランジスタＴＲ21によって切り取られた波形部分と電界効果トランジスタＴＲ22によって切り取られた波形部分とが合成される。すなわち、切取部１１４は、鋸波形の２つの基準信号ＶSaw_1，ＶSaw_2がオーバーラップする急峻な波形部分を切り取る機能を持つとともに、切り取った２つの波形部分を合成する機能を持つ。そして、切取部１１４で切り取られ、合成された結果が鋸波形電圧ＶSawとして回路出力端子ＯＵＴから導出されることになる。
【００４９】
上述したように、本例に係る鋸波形生成部１１は、差動回路１１１の出力信号ＶAに基づいて、鋸波形の基準信号ＶSaw_1，ＶSaw_2がオーバーラップする急峻な波形部分を切り取り、これら切り取った急峻な波形部分を合成することで、鋸波形電圧ＶSawを生成する回路構成となっている。換言すれば、鋸波形電圧ＶSawを生成する基となる鋸波形の基準信号ＶSaw_1，ＶSaw_2の波形をそのまま切り取って合成する回路構成となっている。従って、鋸波形の基準信号ＶSaw_1，ＶSaw_2の波形をそのまま用いて鋸波形電圧ＶSawを生成することができるため、基準信号ＶSaw_1，ＶSaw_2の波形によって容易に鋸波形電圧ＶSawの波形を決めることができる。
【００５０】
尚、ここで例示した鋸波形生成部１１の回路構成は一例に過ぎず、これに限られるものではない。また、鋸波形生成部１１を構成する電界効果トランジスタＴＲ11〜ＴＲ19，ＴＲ21，ＴＲ22の導電型についても、図２に示した導電型の電界効果トランジスタに限られるものではない。
【００５１】
（比較部及び定電流源部の回路構成例）
次に、映像信号の信号電圧ＶSigと鋸波形電圧ＶSawとを比較する比較部１２及び定電流源部１３の具体的な回路構成について説明する。図４は、比較部１２及び定電流源部１３の回路構成の一例を示す回路図である。
【００５２】
先ず、比較部１２の回路構成について説明する。本例に係る比較部１２は、差動回路１２１を有する差動型のコンパレータ回路の構成となっている。差動回路１２１は、ソース電極が共通に接続されて差動動作を為す２つのＰチャネル型電界効果トランジスタ（差動対トランジスタ）ＴＲ31，ＴＲ32から成る。差動回路１２１の一方の電界効果トランジスタＴＲ31のドレイン電極と低電位側の電源ＧＮＤとの間には、Ｎチャネル型電界効果トランジスタＴＲ33，ＴＲ34から成るカレントミラー回路１２２が接続されている。また、差動回路１２１の他方の電界効果トランジスタＴＲ32のドレイン電極と低電位側の電源ＧＮＤとの間には、Ｎチャネル型電界効果トランジスタＴＲ35，ＴＲ36から成るカレントミラー回路１２３が接続されている。
【００５３】
カレントミラー回路１２２において、電界効果トランジスタＴＲ33，ＴＲ34はゲート電極同士が接続されている。電界効果トランジスタＴＲ33のドレイン電極は、Ｐチャネル型電界効果トランジスタＴＲ37を介して高電位側の電源Ｖdd1に接続されている。電界効果トランジスタＴＲ34はゲート電極とドレイン電極とが接続されている。カレントミラー回路１２３において、電界効果トランジスタＴＲ35，ＴＲ36はゲート電極同士が接続されている。電界効果トランジスタＴＲ35のドレイン電極は、Ｐチャネル型電界効果トランジスタＴＲ38を介して高電位側の電源Ｖdd1に接続されている。電界効果トランジスタＴＲ36はゲート電極とドレイン電極とが接続されている。電源Ｖdd1側の２つのＰチャネル型電界効果トランジスタＴＲ37，ＴＲ38は、ゲート電極同士が接続され、且つ、電界効果トランジスタＴＲ37のゲート電極とドレイン電極とが接続されてカレントミラー回路１２４を構成している。
【００５４】
差動対トランジスタＴＲ31，ＴＲ32のソース共通接続ノードＮ11と高電位側の電源Ｖdd1との間には、２つのＰチャネル型電界効果トランジスタＴＲ39，ＴＲ40が直列に接続されている。電界効果トランジスタＴＲ39は、スイッチ回路の一例であり、入力端子２０２を介してゲート電極に与えられる鋸波形電圧ＶSawに応じてオン／オフ動作を行う。電界効果トランジスタＴＲ40は、差動回路１２１に定電流を供給する電流源トランジスタである。
【００５５】
差動回路１２１の一方の入力端となる差動対トランジスタＴＲ32のゲート電極と、映像信号の信号電圧ＶSigを入力とする入力端子２０１との間にはＮチャネル型電界効果トランジスタＴＲ41が接続されている。電界効果トランジスタＴＲ41は、入力端子２０３から入力され、直接ゲート電極に与えられる高レベルの走査信号ＶGateに応答して導通状態になることによって信号電圧ＶSigを取り込む信号書込み用トランジスタ（サンプリングトランジスタ）である。
【００５６】
また、差動対トランジスタＴＲ32のゲート電極と、鋸波形電圧ＶSawを入力とする入力端子２０２との間にはＮチャネル型電界効果トランジスタＴＲ42が接続されている。電界効果トランジスタＴＲ42は、入力端子２０３から入力され、インバータ回路１２５で極性反転されてゲート電極に与えられる反転走査信号invＶGateに応答して導通状態になることによって鋸波形電圧ＶSawを取り込む鋸波書込み用トランジスタ（サンプリングトランジスタ）である。
【００５７】
基準電圧ＶRefを入力とする入力端子２０４と高電位側の電源Ｖdd1との間には、Ｐチャネル型電界効果トランジスタＴＲ43と容量素子Ｃ11とが直列に接続されている。電界効果トランジスタＴＲ43は、入力端子２０３から入力され、インバータ回路１２５で極性反転されてゲート電極に与えられる反転走査信号invＶGateに応答して導通状態になる。電界効果トランジスタＴＲ43と容量素子Ｃ11との共通接続ノードＮ12に得られる電圧は、電流源トランジスタＴＲ40のゲート電極にバイアス電圧として与えられる。すなわち、入力端子２０４から入力される基準電圧ＶRefは、電流源トランジスタＴＲ40のゲート電極に与えるバイアス電圧を決める電圧である。
【００５８】
基準電圧ＩRefを入力とする入力端子２０５と、差動回路１２１の他方の入力端となる差動対トランジスタＴＲ31のゲート電極との間には、容量素子Ｃ12が接続されている。また、差動対トランジスタＴＲ31のゲート電極と、電界効果トランジスタＴＲ35，ＴＲ38のドレイン共通接続ノードＮ13との間には、Ｎチャネル型電界効果トランジスタＴＲ44が接続されている。電界効果トランジスタＴＲ44は、入力端子２０３を介してゲート電極に与えられる高レベルの走査信号ＶGateに応答して導通状態になることによって差動対トランジスタＴＲ31のゲート電極とノードＮ13との間を短絡する。
【００５９】
電界効果トランジスタＴＲ35，ＴＲ38のドレイン共通接続ノードＮ13とノードＮ14との間には、Ｐチャネル型電界効果トランジスタＴＲ45とＮチャネル型電界効果トランジスタＴＲ46とが並列に接続されている。電界効果トランジスタＴＲ45は、入力端子２０３から入力され、直接ゲート電極に与えられる走査信号ＶGateが低レベルのときに導通状態となる。同じく、電界効果トランジスタＴＲ46は、入力端子２０３から入力され、インバータ回路１２５で極性反転されてゲート電極に与えられる反転走査信号invＶGateが高レベルのときに導通状態となる。
【００６０】
ノードＮ14と高電位側の電源Ｖdd1との間には、Ｐチャネル型電界効果トランジスタＴＲ47が接続されている。電界効果トランジスタＴＲ47は、入力端子２０３から入力され、インバータ回路１２５で極性反転されてゲート電極に与えられる反転走査信号invＶGateが低レベルのときに導通状態となることによってノードＮ14の電位を電源Ｖdd1の電位にする。ノードＮ14の電位は、インバータ回路１２６で極性反転されることで駆動パルスＰDrvとなって発光部駆動用トランジスタＴＲDrvのゲート電極に印加される。尚、発光ダイオードから成る発光部１０に対して、Ｐチャネル型電界効果トランジスタＴＲ48が並列に接続されている。
【００６１】
続いて、定電流源部１３の回路構成について説明する。定電流源部１３には、入力端子２０４から基準電圧ＶRefが入力されるとともに、入力端子２０５から基準電圧ＩRefが入力される。定電流源部１３は、基準電圧ＶRef及び基準電圧ＩRefを基に電圧電流変換して発光部１０に流す（供給する）定電流を生成する。すなわち、基準電圧ＶRef及び基準電圧ＩRefは、発光部１０に流す定電流を決める電圧である。
【００６２】
本例に係る定電流源部１３は、Ｎチャネル型電界効果トランジスタＴＲ51〜ＴＲ55及び容量素子Ｃ21を有する構成となっている。電界効果トランジスタＴＲ51は、入力端子２０３から入力される高レベルの走査信号ＶGateに応答して導通状態になることによって基準電圧ＶRefを取り込む。電界効果トランジスタＴＲ52は、入力端子２０３から入力される高レベルの走査信号ＶGateに応答して導通状態になることによって基準電圧ＩRefを取り込む。すなわち、基準電圧ＶRef及び基準電圧ＩRefは、走査信号ＶGateが高レベルとなるとき、即ち、映像信号の信号電圧ＶSigを書き込むときに定電流源部１３に取り込まれて、それらの差電圧が容量素子Ｃ21に書き込まれ、それ以外では定電流源部１３に取り込まれない。
【００６３】
電界効果トランジスタＴＲ55は、発光部駆動用トランジスタＴＲDrvに定電流を流す電流源トランジスタであり、発光部駆動用トランジスタＴＲDrvに対して直列に接続されている。容量素子Ｃ21は、電界効果トランジスタＴＲ51，ＴＲ52の各ソース電極間に接続されている。
【００６４】
電界効果トランジスタＴＲ53は、電界効果トランジスタＴＲ51のソース電極と電界効果トランジスタＴＲ55のゲート電極との間に接続されており、入力端子２０３から入力され、インバータ回路１２５で極性反転されてゲート電極に与えられる反転走査信号invＶGateが高レベルのときに導通状態となる。電界効果トランジスタＴＲ54は、電界効果トランジスタＴＲ52のソース電極と電界効果トランジスタＴＲ55のソース電極との間に接続されており、入力端子２０３から入力され、インバータ回路１２５で極性反転されてゲート電極に与えられる反転走査信号invＶGateが高レベルのときに導通状態となる。すなわち、電界効果トランジスタＴＲ53及び電界効果トランジスタＴＲ54は、走査信号invＶGateが高レベルとなるとき以外で、即ち、映像信号の信号電圧ＶSigを書き込むとき以外で導通状態となることにより、容量素子Ｃ21の両端電圧を電界効果トランジスタＴＲ55のゲート−ソース間に印加する。
【００６５】
尚、ここで例示した比較部１２及び定電流源部１３の回路構成は一例に過ぎず、当該回路構成に限られるものではない。また、比較部１２を構成する電界効果トランジスタＴＲ31〜電界効果トランジスタＴＲ48、及び、定電流源部１３を構成する電界効果トランジスタＴＲ51〜電界効果トランジスタＴＲ55の導電型についても、図４に示した導電型の電界効果トランジスタに限られるものではない。
【実施例２】
【００６６】
実施例２に係る表示装置（本開示の表示装置）における発光部及び駆動回路から構成された画素等の概念図を図５に示し、実施例２に係る表示装置を構成する回路の概念図を図６に示す。尚、図面の簡略化のため、図５には、１つの画素の回路構成を代表して示し、図６には、５×５個の画素を図示している。
【００６７】
実施例２に係る表示装置は、発光部１０、及び、発光部１０を駆動する駆動回路２０から構成された画素（より具体的には、副画素であり、以下においても同様である）２が、複数、２次元マトリクス状に配列されて成る。具体的には、複数の画素２は、第１の方向及び第２の方向に２次元マトリクス状に配列されている。実施例２に係る表示装置は更に、画素２を駆動するための周辺の駆動部として、例えば、走査部１０１及び映像信号出力部１０２等を備えている。
【００６８】
発光部１０は、発光ダイオード（ＬＥＤ）から構成されている。複数の画素２の各駆動回路２０は、実施例１に係る発光素子駆動回路１から成る。これにより、実施例２に係る表示装置は、映像信号の信号電圧ＶSigに基づく電位に応じた時間だけ発光部１０を発光させる、即ち、発光部１０をＰＷＭ駆動する駆動法を採っている。このＰＷＭ駆動法によれば、発光部１０の発光ばらつきを軽減できる利点がある。
【００６９】
より具体的には、図５に示すように、複数の画素２の各駆動回路２０は、鋸波形生成部１１、比較部１２、発光部駆動用トランジスタＴＲDrv、及び、定電流源部１３を備えている。発光部駆動用トランジスタＴＲDrvは、例えば、Ｎチャネル型電界効果トランジスタから成る。但し、Ｎチャネル型電界効果トランジスタに限られるものではない。発光部駆動用トランジスタＴＲDrvは、駆動対象である発光部１０に対して、定電流源部１３と共に、高電位側の電源Ｖdd（Ｖdd2）と低電位側の電源（例えば、グランドＧＮＤ）との間に直列に接続されている。
【００７０】
鋸波形生成部１１は、入力される２つの基準信号ＶSaw_1，ＶSaw_2に基づいて、鋸波形の電圧変化を有する鋸波形電圧ＶSawを生成し、比較部１２に与える。比較部１２には、鋸波形電圧ＶSawが与えられるとともに、信号電圧（発光強度信号）ＶSigが与えられる。尚、信号電圧ＶSigは、具体的には、画素２における発光状態（輝度）を制御する映像信号電圧である。
【００７１】
比較部１２は、コンパレータ回路から成り、データ線ＤＴＬを通して供給されるアナログ映像信号の信号電圧ＶSigを、走査線ＳＣＬを通して与えられる走査信号ＶGateに同期して取り込むことによって比較入力とする。そして、比較部１２は、比較入力である映像信号の信号電圧ＶSigを、鋸波形生成部１１から比較基準入力として与えられる鋸波形電圧ＶSawと比較し、その比較結果として、信号電圧ＶSigの大きさに応じたパルス幅の駆動パルスＰDrvを出力する。
【００７２】
定電流源部１３は、発光部駆動用トランジスタＴＲDrvに対して定電流を流す（供給する）。発光部駆動用トランジスタＴＲDrvは、比較部１２から出力される駆動パルスＰDrvによって駆動されることで、発光部１０に電流を供給し、発光部１０を発光させる。
【００７３】
図７は、実施例２に係る表示装置において、１つの画素の動作を説明するための模式図である。図７には、走査信号ＶGate、鋸波形電圧ＶSaw、及び、信号電圧ＶSigの各波形、並びに、発光部１０の発光状態を示している。鋸波形電圧ＶSawの変化は、低階調部（低電圧部分）が非常に急峻に変化しており、特に、この部分の鋸波形電圧ＶSawの波形品位に対して敏感である。
【００７４】
発光部１０が発光する時間は、例えば、映像信号出力部１０２から与えられる信号電圧ＶSigと、鋸波形生成部１１から与えられる鋸波形電圧ＶSawとに基づく。そして、時間の経過と共に変化する鋸波形電圧ＶSawによってガンマ補正がなされる。すなわち、時間を変数とした鋸波形電圧ＶSawの変化率の絶対値は、定数２．２に比例するので、ガンマ補正のための回路を設けることは不要である。
【００７５】
実施例２に係る表示装置にあっては、複数の画素２の各駆動回路２０として、実施例１に係る発光素子駆動回路１を用いていることで、複数の画素２の各々（各駆動回路２０）が、入力される２つの基準信号ＶSaw_1，ＶSaw_2に基づいて鋸波形電圧ＶSawを生成する鋸波形生成部１１を内蔵している。
【００７６】
一般的には、ＰＷＭ駆動法を採用する表示装置にあっては、鋸波形電圧ＶSawを外部から複数の画素２の各駆動回路２０に入力する構成が採られる。鋸波形電圧ＶSawを外部から入力する構成を採る表示装置の構成を参考例として図８に示す。参考例に係る表示装置は、図８に示すように、鋸波形電圧ＶSawを入力する第１の入力端子３０１を有する。鋸波形電圧ＶSawは、第１の入力端子３０１から入力され、画素行毎に配線された伝送配線Ｌによって画素行毎に各画素２に伝送される。そして、鋸波形電圧ＶSawは、図４の入力端子２０２から比較部１２に入力される。
【００７７】
参考例に係る表示装置は、第１の入力端子３０１に加えて、基準電圧ＶRefを入力する第２の入力端子３０２、及び、基準電圧ＩRefを入力する第３の入力端子３０３を有している。基準電圧ＶRefは、第２の入力端子３０２から入力された後、図４の入力端子２０４を介して比較部１２及び定電流源部１３に入力される。基準電圧ＩRefは、第３の入力端子３０３から入力された後、図４の入力端子２０５を介して比較部１２及び定電流源部１３に入力される。
【００７８】
ところで、参考例に係る表示装置のように、鋸波形電圧ＶSawを外部から複数の画素２の各駆動回路２０に入力する構成を採ると、鋸波形電圧ＶSawを伝送する配線Ｌのインピーダンス等の影響によって鋸波形電圧ＶSawの波形が歪んでしまう場合がある。このことについて、図９の概念図を用いて具体的に説明する。
【００７９】
図９に示すように、基板上に複数の画素２等が作製されて成る表示パネル３１には、外部に設けられた鋸波形発生部３２で発生された鋸波形電圧ＶSawが出力バッファ３３を介して表示パネル３１に設けられた端子（図８の第２の入力端子３０２に相当）から入力される。そして、鋸波形電圧ＶSawは、画素行毎に配線された伝送配線Ｌによって画素行毎に各画素２に伝送される。
【００８０】
伝送配線Ｌによる鋸波形電圧ＶSawの伝送において、配線Ｌのインピーダンスが大きいと、図９に示すように、配線Ｌの入力部では鋸波形電圧ＶSawの先端部分の先鋭度が高くても、配線Ｌの末端部では鋸波形電圧ＶSawの先端部分の波形が歪んでしまう。そして、ＰＷＭ駆動法を採用する表示装置にあっては、鋸波形電圧ＶSawの特に先端部分、即ち、低階調表示のために先鋭度が要求される部分の波形が乱れると、同じ映像信号電圧ＶSigに対して輝度や色度が正確に表示されずに表示ムラが発生し、極端な場合は低階調で画面の一部が発光しないなどの問題が発生する。
【００８１】
ここで、伝送配線Ｌのインピーダンスが高くなる場合としては、次のような場合を例に挙げることができる。一例として、表示パネル３１の基板としてガラス基板を用いる場合を想定する。表示パネル３１の基板としてガラス基板を用いるということは、ガラス基板上に伝送配線Ｌを形成するということになる。一般に安価に入手できるガラス基板（ガラス配線基板）としては、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）に用いられるようなＡｌスパッタの配線基板が考えられる。しかし、Ａｌスパッタの配線基板の場合、配線の膜厚を厚くできなく、１ミクロン程度の厚さとなるため、ガラエポ（ガラスエポキシ）基板等を用いる場合に比べて、配線のインピーダンスが高くなる。
【００８２】
また、表示装置にあっては、より高精細化が求められ、それに伴って、画素サイズの微細化、更には、画素間に配線される、鋸波形電圧ＶSawの伝送配線Ｌの線幅の狭幅化が図られる。そして、配線の線幅が狭くなると、その分だけ伝送配線Ｌのインピーダンスが高くなる。また、表示装置の大型化に伴って伝送配線Ｌの配線長が長くなり、高精細化に伴って画素数が増えると、それに応じて伝送配線Ｌの配線幅が狭くなり、それに伴って伝送配線Ｌのインピーダンスが高くなる。以上のような理由から、鋸波形電圧ＶSawの伝送配線Ｌのインピーダンスが高くなると、伝送距離が長くなるにつれて鋸波形電圧ＶSawの波形が歪んでしまう。
【００８３】
このような鋸波形電圧ＶSawの伝送配線Ｌのインピーダンス等の影響によって鋸波形電圧ＶSawの波形が歪んでしまうという問題を解決するために為されたのが、実施例２に係る表示装置である。実施例２に係る表示装置は、複数の画素２の各々（各駆動回路２０）に、鋸波形電圧ＶSawを生成する鋸波形生成部１１を設けた（内蔵した）構成を採っている。これにより、実施例２に係る表示装置にあっては、参考例に係る表示装置のように、鋸波形電圧ＶSawを伝送配線Ｌによって伝送しなくて済むため、伝送配線Ｌのインピーダンス等の影響による鋸波形電圧ＶSawの波形の歪みの問題を解消できる。
【００８４】
その結果、表示パネル３１の基板としてガラス基板を用いても、鋸波形電圧ＶSawの波形が歪むのを抑えることができる。そして、ＰＷＭ駆動法を採用する表示装置において、映像信号の信号電圧ＶSigの大きさに正確に対応したパルス幅の駆動パルスＰDrvにて発光部１０を駆動できる。従って、信号電圧ＶSigの大きさに正確に対応した輝度や色度を表示できるため、表示ムラの発生を抑えることができる。
【００８５】
一方、２つの基準信号ＶSaw_1，ＶSaw_2については、画素行毎に設けられる配線によって画素行毎に各画素２に伝送することになるが、鋸波形電圧ＶSawを伝送する場合に比べて波形の歪みを抑えることができる。その理由は、先述した通り、基準信号ＶSaw_1，ＶSaw_2として、鋸波形電圧ＶSawよりも緩やかに電圧が変化する鋸波形の信号、即ち、鋸波形電圧ＶSawよりも正弦波に近い信号を用いるためである。
【００８６】
より具体的には、画素行毎に配線される信号線路は、配線の抵抗成分Ｒだけでなく、容量成分Ｃを持っており、これらの抵抗成分Ｒ及び容量成分ＣによってＲＣ低域通過フィルタが形成される。すなわち、抵抗成分Ｒ及び容量成分Ｃを有する信号線路は周波数特性を持つ。そして、当該ＲＣ低域通過フィルタを鋸波形電圧ＶSawのように急激に電圧が変化するような信号が通ると、高周波成分がなくなってしまい、その結果、電圧変化がなだらかになって波形が歪む（なまる）ということになる。
【００８７】
上述したことから、２つの基準信号ＶSaw_1，ＶSaw_2として、鋸波形電圧ＶSawよりも緩やかに電圧が変化する鋸波形の信号を用いることで、鋸波形電圧ＶSawを伝送する場合に比べて波形の歪みを抑えることができるのである。２つの基準信号ＶSaw_1，ＶSaw_2の周波数等については、これらの基準信号ＶSaw_1，ＶSaw_2を伝送する信号線路（伝送配線）の周波数特性などを基に決めるようにすればよい。
【００８８】
ところで、複数の画素２の各々（各駆動回路２０）に鋸波形生成部１１を設け、２つの基準信号ＶSaw_1，ＶSaw_2に基づいて鋸波形電圧ＶSawを生成する構成を採るには、基準信号ＶSaw_1，ＶSaw_2を入力するための端子が２つ必要になる。因みに、鋸波形電圧ＶSawを外部から複数の画素２の各駆動回路２０に入力する構成を採る参考例に係る表示装置にあっては、図８に示すように、鋸波形電圧ＶSawを入力するための端子が１個（第１の入力端子３０１）で済む。
【００８９】
これに対して、実施例２に係る表示装置にあっては、既存の端子を基準信号ＶSaw_1，ＶSaw_2を入力するための端子として兼用した構成を採っている。具体的には、参考例に係る表示装置において、発光部１０の発光時には利用されない所定の電圧、例えば、基準電圧ＶRefを入力する第２の入力端子３０２を、基準信号ＶSaw_1，ＶSaw_2を入力するための端子として兼用している。
【００９０】
ここで、所定の電圧、例えば、基準電圧ＶRefを入力する第２の入力端子３０２を、基準信号ＶSaw_1，ＶSaw_2を入力するための端子として兼用できる理由について説明する。基準電圧ＶRefは、先述したように、定電流源部１３において発光部１０に流す定電流を決めるために用いられる電圧であるが、映像信号の信号電圧ＶSigを書き込むとき以外では定電流源部１３に取り込まれない。すなわち、基準電圧ＶRefは、発光部１０の発光時には利用されない電圧である。
【００９１】
一方、鋸波形電圧ＶSawが必要となるのは発光部１０の発光期間であるため、当該発光期間に基準信号ＶSaw_1，ＶSaw_2を鋸波形生成部１１に入力できればよいことになる。そして、信号電圧ＶSigを書き込む期間と発光部１０の発光期間とがオーバーラップすることはないため、基準電圧ＶRefを入力する第２の入力端子３０２を、基準信号ＶSaw_1，ＶSaw_2を入力するための端子として兼用できるのである。
【００９２】
具体的には、図６に示すように、実施例２に係る表示装置にあっては、参考例に係る表示装置で鋸波形電圧ＶSawを入力するのに用いられていた第１の入力端子３０１を、基準信号ＶSaw_1の入力端子として用いる。そして、第１の入力端子３０１は、鋸波形電圧ＶSawを生成する際に基準信号ＶSaw_1を入力する。また、参考例に係る表示装置で基準電圧ＶRefを入力するのに用いられていた第２の入力端子３０２を、基準電圧ＶRef及び基準信号ＶSaw_2の入力端子として用いる。そして、第２の入力端子３０２は、少なくとも信号電圧ＶSigを書き込む際に所定の電圧（例えば、基準電圧ＶRef）を入力し、鋸波形電圧ＶSawを生成する際に基準信号ＶSaw_2を入力する。
【００９３】
尚、ここでは、所定の電圧として、発光部１０に流す定電流を決めるために用いられる基準電圧ＶRefを例示したが、基準電圧ＶRefに限られるものではない。発光部１０の発光時には利用されない電圧であれば、当該電圧を入力する端子を、基準信号ＶSaw_1，ＶSaw_2を入力するための端子として兼用することができる。
【００９４】
上述したように、鋸波形生成部１１を内蔵し、２つの基準信号ＶSaw_1，ＶSaw_2に基づいて鋸波形電圧ＶSawを生成するに当たって、既存の端子を兼用する構成を採ることで、表示パネル３１の端子数を増やさなくて済むという利点がある。また、複数の画素２（駆動回路２０）の各々においても、図１０に示すように、基準電圧ＶRef及び基準信号ＶSaw_2の入力端子として入力端子２０４を兼用することができるため、駆動回路２０の端子数を増やさなくて済むという利点もある。
【実施例３】
【００９５】
次に、実施例１に係る発光素子駆動回路１の原理を、鋸波形電圧ＶSaw鋸波形電圧ＶSawを用いてアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路に適用する実施例３について説明する。実施例３では、列並列Ａ／Ｄ変換方式の固体撮像装置におけるＡ／Ｄ変換回路に、実施例１に係る発光素子駆動回路１の技術を適用する場合を例に挙げて説明するものとする。
【００９６】
図１１に、実施例３に係る固体撮像装置、例えばＸ−Ｙアドレス方式固体撮像装置の一種であるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、又は、部分的に使用して作成されたイメージセンサである。
【００９７】
［システム構成］
図１１に示すように、実施例３に係るＣＭＯＳイメージセンサは、画素４０が、複数、２次元マトリクス状に配列されて成る画素アレイ部５１と、当該画素アレイ部５１の各画素４０を駆動する周辺の駆動系や信号処理系を有する。本例では、周辺の駆動系や信号処理系として、例えば、行走査部５２、電流源部５３、カラム処理部５４、鋸波形生成部５５、列走査部５６、水平出力線５７、及び、タイミング制御部５８が設けられている。これらの駆動系や信号処理系は、画素アレイ部５１と同一の半導体基板（チップ）上に集積されている。
【００９８】
このシステム構成において、タイミング制御部５８は、マスタークロックＭＣＫに基づいて、行走査部５２、カラム処理部５４、及び、列走査部５６などの動作の基準となるクロック信号ＣＫや制御信号ＣＳ1，ＣＳ2などを生成する。タイミング制御部５８で生成されたクロック信号ＣＫや制御信号ＣＳ1，ＣＳ2などは、行走査部５２、カラム処理部５４、及び、列走査部５６などに対してそれらの駆動信号として与えられる。
【００９９】
画素アレイ部５１は、受光した光量に応じた光電荷を生成し、かつ、蓄積する光電変換部を有する画素４０が行方向及び列方向に、即ち、行列状に２次元配置された構成となっている。ここで、行方向とは画素行の画素の配列方向（即ち、水平方向）を言い、列方向とは画素列の画素の配列方向（即ち、垂直方向）を言う。
【０１００】
この画素アレイ部５１において、行列状の画素配置に対して、画素行毎に行制御線６１（６１1〜６１n）が行方向に沿って配線され、画素列ごとに列信号線６２（６２1〜６２m）が列方向に沿って配線されている。行制御線６１は、画素４０から信号を読み出す際の制御を行うための制御信号を伝送する。図１１では、行制御線６１について１本の配線として示しているが、１本に限られるものではない。行制御線６１1〜６１nの各一端は、行走査部５２の各行に対応した各出力端に接続されている。列信号線６２1〜６２mには、電流源５３1〜５３mが接続されている。
【０１０１】
行走査部５２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部５１の各画素４０を全画素同時あるいは行単位等で駆動する。すなわち、行走査部５２は、当該行走査部５２を制御するタイミング制御部５８と共に、画素アレイ部５１の各画素４０を駆動する駆動部を構成している。この行走査部５２はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
【０１０２】
読出し走査系は、画素４０から信号を読み出すために、画素アレイ部５１の各画素４０を行単位で順に選択走査する。画素４０から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。この掃出し走査系による掃出し走査により、読出し行の画素４０の光電変換部から不要な電荷が掃き出されることによって当該光電変換部がリセットされる。そして、この掃出し走査系による不要電荷の掃き出す（リセットする）ことにより、所謂、電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
【０１０３】
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、画素４０における光電荷の露光期間となる。
【０１０４】
カラム処理部５４は、例えば、画素アレイ部５１の画素列毎、即ち、列信号線６２（６２1〜６２m）毎に１対１の対応関係をもって設けられたＡ／Ｄ変換回路６３（６３1〜６３m）を有する。Ａ／Ｄ変換回路６３（６３1〜６３m）は、画素アレイ部５１の各画素４０から列毎に、列信号線６２1〜６２mを通して出力されるアナログ信号（画素信号）をデジタル信号に変換する。
【０１０５】
鋸波形生成部５５（５５1〜５５m）は、Ａ／Ｄ変換回路６３（６３1〜６３m）に対応して、画素アレイ部５１の画素列毎に設けられている。鋸波形生成部５５（５５1〜５５m）は、入力される２つの基準信号ＶSaw_1，ＶSaw_2に基づいて、鋸波形の電圧変化を有する、所謂、ランプ（ＲＡＭＰ）波形の鋸波形電圧ＶSawを生成する。そして、鋸波形生成部５５（５５1〜５５m）は、生成した鋸波形電圧ＶSawをＡ／Ｄ変換回路６３1〜６３mに対して供給する。
【０１０６】
Ａ／Ｄ変換回路６３1〜６３mは全て同じ構成となっている。ここでは、ｍ列目のＡ／Ｄ変換回路６３mを例に挙げてその具体的な構成について説明するものとする。Ａ／Ｄ変換回路６３mは、コンパレータ回路７１、計数手段である例えばアップ／ダウンカウンタ（図中、「Ｕ／Ｄカウンタ」と表記している）７２、転送スイッチ７３、及び、メモリ装置７４を有する構成となっている。
【０１０７】
コンパレータ回路７１は、画素アレイ部５１のｍ列目の各画素４０から出力される画素信号に応じた列信号線６２mの信号電圧ＶOutと、鋸波形生成部５５mで生成された鋸波形電圧ＶSawとを比較する。そして、コンパレータ回路７１は、例えば、鋸波形電圧ＶSawが信号電圧ＶOutを超えるときに出力Ｖcoが低レベルになり、鋸波形電圧ＶSawが信号電圧ＶOut以下のときに出力Ｖcoが高レベルになる。
【０１０８】
アップ／ダウンカウンタ７２は非同期カウンタであり、タイミング制御部５８から与えられる制御信号ＣＳ1による制御の下に、当該タイミング制御部５８からクロック信号ＣＫが与えられる。そして、アップ／ダウンカウンタ７２は、クロック信号ＣＫに同期してダウン（ＤＯＷＮ）カウントまたはアップ（ＵＰ）カウントを行うことで、コンパレータ回路７１での比較動作の開始から比較動作の終了までの比較期間を計測する。
【０１０９】
転送スイッチ７３は、タイミング制御部５８から与えられる制御信号ＣＳ2による制御の下に、ある行の画素４０についてのアップ／ダウンカウンタ７２のカウント動作が完了した時点でオン（閉）状態となる。そして、転送スイッチ７３は、アップ／ダウンカウンタ７２のカウント結果をメモリ装置７４に転送する。
【０１１０】
このようにして、画素アレイ部５１の各画素４０から列信号線６２1〜６２mを経由して画素列毎に供給されるアナログ信号について、Ａ／Ｄ変換回路６３（６３1〜６３m）において、先ず、コンパレータ回路７１で比較動作が行われる。そして、アップ／ダウンカウンタ７２において、コンパレータ回路７１での比較動作の開始から比較動作の終了までカウント動作を行うことで、アナログ信号がデジタル信号に変換されてメモリ装置７４に格納される。
【０１１１】
列走査部５６は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部５４におけるＡ／Ｄ変換回路６３1〜６３mの列アドレスや列走査の制御を行う。この列走査部５６による制御の下に、Ａ／Ｄ変換回路６３1〜６３mの各々でＡ／Ｄ変換されたデジタル信号は順に水平出力線５７に読み出され、当該水平出力線５７を経由して撮像データとして出力される。
【０１１２】
尚、上記の構成例では、カラム処理部５４について、Ａ／Ｄ変換回路６３が列信号線６２毎に１対１の対応関係をもって設ける構成を例に挙げて説明したが、１対１の対応関係の配置に限られるものではない。例えば、１つのＡ／Ｄ変換回路６３を複数の画素列で共有し、複数の画素列間で時分割にて使用する構成を採ることも可能である。
【０１１３】
［画素構成］
図１２は、画素４０の構成の一例を示す。図１２に示すように、本構成例に係る画素４０は、光電変換部として例えばフォトダイオード４１を有している。画素４０は、フォトダイオード４１に加えて、例えば、電荷電圧変換部４２、転送トランジスタ（転送ゲート部）４３、リセットトランジスタ４４、増幅トランジスタ４５、及び、選択トランジスタ４６を有する構成となっている。
【０１１４】
尚、ここでは、転送トランジスタ４３、リセットトランジスタ４４、増幅トランジスタ４５、及び、選択トランジスタ４６として、例えばＮチャネル型のＭＯＳトランジスタを用いている。但し、ここで例示した転送トランジスタ４３、リセットトランジスタ４４、増幅トランジスタ４５、及び、選択トランジスタ４６の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【０１１５】
この画素４０に対して、先述した行制御線６１（６１1〜６１n）として、複数の制御線が同一画素行の各画素に対して共通に配線される。図１２では、図面の簡略化のために、複数の制御線については図示を省略している。複数の制御線は、行走査部５２の各画素行に対応した出力端に画素行単位で接続されている。行走査部５２は、複数の制御線に対して転送信号ＴＲＧ、リセット信号ＲＳＴ、及び、選択信号ＳＥＬを適宜出力する。
【０１１６】
フォトダイオード４１は、アノード電極が低電位側の電源(例えば、グランドＧＮＤ)に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード４１のカソード電極は、転送トランジスタ４３を介して増幅トランジスタ４５のゲート電極と電気的に接続されている。
【０１１７】
増幅トランジスタ４５のゲート電極と電気的に繋がった領域は、電荷を電圧に変換する電荷電圧変換部４２である。以下、電荷電圧変換部４２をＦＤ（フローティング・ディフュージョン／浮遊拡散領域／不純物拡散領域）部４２と呼ぶ。
【０１１８】
転送トランジスタ４３は、フォトダイオード４１のカソード電極とＦＤ部４２との間に接続されている。転送トランジスタ４３のゲート電極には、高レベル（例えば、ＶDDレベル）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）となる転送信号ＴＲＧが行走査部１３から与えられる。転送トランジスタ４３は、転送信号ＴＲＧに応答して導通状態となることで、フォトダイオード４１で光電変換され、蓄積された光電荷をＦＤ部４２に転送する。
【０１１９】
リセットトランジスタ４４は、ドレイン電極がリセット電源ＶRSTに、ソース電極がＦＤ部４２にそれぞれ接続されている。リセットトランジスタ４４のゲート電極には、Ｈｉｇｈアクティブのリセット信号ＲＳＴが行走査部５２から与えられる。リセットトランジスタ４４は、リセット信号ＲＳＴに応答して導通状態となり、ＦＤ部４２の電荷をリセット電源ＶRSTに捨てることで当該ＦＤ部４２をリセットする。
【０１２０】
増幅トランジスタ４５は、ゲート電極がＦＤ部４２に、ドレイン電極が画素電源ＶDDにそれぞれ接続されている。この増幅トランジスタ４５は、フォトダイオード４１での光電変換によって得られる信号を読み出す読出し回路であるソースフォロワの入力部となる。すなわち、増幅トランジスタ４５は、ソース電極が選択トランジスタ４６を介して列信号線２２に接続されることで、当該列信号線２２の一端に接続される電流源５３（５３1〜５３m）とソースフォロワを構成する。
【０１２１】
選択トランジスタ４６は、例えば、ドレイン電極が増幅トランジスタ４５のソース電極に、ソース電極が列信号線６２にそれぞれ接続されている。選択トランジスタ４６のゲート電極には、Ｈｉｇｈアクティブの選択信号ＳＥＬが行走査部５２から与えられる。選択トランジスタ４６は、選択信号ＳＥＬに応答して導通状態となることで、画素４０を選択状態として増幅トランジスタ４５から出力される信号を列信号線６２に伝達する。
【０１２２】
尚、選択トランジスタ４６については、画素電源ＶDDと増幅トランジスタ４５のドレイン電極との間に接続した回路構成を採ることも可能である。また、画素４０としては、上記の４Ｔｒの画素構成のものに限られるものではなく、例えば、選択トランジスタ４６を省略し、増幅トランジスタ４５に選択トランジスタ４６の機能を持たせる３Ｔｒの画素構成のものであってもよい。
【０１２３】
以上に説明したように、実施例３にあっては、列並列Ａ／Ｄ変換方式のＣＭＯＳイメージセンサにおいて、Ａ／Ｄ変換回路６３（６３1〜６３m）に、実施例１に係る発光素子駆動回路１の技術を適用することを特徴としている。すなわち、鋸波形生成部５５（５５1〜５５m）を、Ａ／Ｄ変換回路６３（６３1〜６３m）に対応して、画素アレイ部５１の画素列毎に設ける。そして、画素列毎に、鋸波形生成部５５で２つの基準信号ＶSaw_1，ＶSaw_2に基づいて鋸波形電圧ＶSawを生成する。
【０１２４】
このように、Ａ／Ｄ変換回路６３（６３1〜６３m）に、実施例１に係る発光素子駆動回路１の技術を適用することで、鋸波形電圧ＶSawを画素行に沿って伝送する必要がなくなる。従って、伝送配線のインピーダンス等の影響による鋸波形電圧ＶSaw、特に、先端部分の波形の乱れを抑えることができるため、Ａ／Ｄ変換回路６３において、より正確なＡ／Ｄ変換動作を実現できる。
【０１２５】
尚、本実施例では、実施例１に係る発光素子駆動回路１の技術を、列並列Ａ／Ｄ変換方式のＣＭＯＳイメージセンサにおけるＡ／Ｄ変換回路６３に適用するとしたが、これに限られるものではない。すなわち、実施例１に係る発光素子駆動回路１の技術については、鋸波形電圧ＶSawを用いるＡ／Ｄ変換回路において、伝送配線のインピーダンス等の影響によって波形に歪みが生じる程度に長い距離に亘って鋸波形電圧ＶSawを伝送する必要がある単独のＡ／Ｄ変換回路に対しても適用できる。
【０１２６】
以上説明した実施例１乃至実施例３では、鋸波形電圧ＶSawを生成する基準となる鋸波形の信号として、２つの基準信号ＶSaw_1，ＶSaw_2を用いるとしたが、２つの基準信号ＶSaw_1，ＶSaw_2に限られるものではない。但し、基準信号を伝送する配線の数を最小限に抑えるという観点からすると、２つの基準信号ＶSaw_1，ＶSaw_2に基づいて鋸波形電圧ＶSawを生成するのが好ましい。
【０１２７】
尚、本開示は以下のような構成をとることもできる。
［１］入力される少なくとも２つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいて発光素子を駆動する、
発光素子駆動回路。
［２］少なくとも２つの基準信号は、鋸波形電圧よりも緩やかに電圧が変化する鋸波形の信号である、
上記［１］に記載の発光素子駆動回路。
［３］少なくとも２つの基準信号は、鋸波形電圧よりも周波数が低い信号である、
上記［２］に記載の発光素子駆動回路。
［４］少なくとも２つの基準信号は、周波数が同一の信号である、
上記［２］又は上記［３］に記載の発光素子駆動回路。
［５］２つの基準信号は、時間軸方向において波形が反転した相似形の信号であり、波形の一部がオーバーラップしている、
上記［２］から上記［４］のいずれかに記載の発光素子駆動回路。
［６］鋸波形生成部は、２つの基準信号のオーバーラップしている急峻な波形部分に基づいて鋸波形電圧を生成する、
上記［５］に記載の発光素子駆動回路。
［７］鋸波形生成部は、
２つの基準信号の差分をとる差動回路と、
差動回路の一方の出力信号と同相の信号に基づいて２つの基準信号の一方の波形部分を切り取り、差動回路の一方の出力信号と逆相の信号に基づいて２つの基準信号の他方の波形部分を切り取る切取部と、
を有し、
切取部によって切り取った２つの波形部分を合成して鋸波形電圧とする、
上記［６］に記載の発光素子駆動回路。
［８］切取部は、２つの基準信号の急峻な波形部分を切り取る、
上記［７］に記載の発光素子駆動回路。
［９］発光部、及び、発光部を駆動する駆動回路から構成された複数の画素が２次元マトリクス状に配置されて成り、
駆動回路は、
入力される少なくとも２つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいて発光部を駆動する、
表示装置。
［１０］鋸波形電圧を生成する際に２つの基準信号の一方を入力する第１の入力端子、及び、
アナログの信号電圧を書き込む際に所定の電圧を入力し、鋸波形電圧を生成する際に２つの基準信号の他方を入力する第２の入力端子を有する、
上記［９］に記載の表示装置。
［１１］所定の電圧は、発光部の発光時に利用されない電圧である、
上記［１０］に記載の表示装置。
［１２］駆動回路は、発光部に定電流を流す定電流源部を有し、
所定の電圧は、定電流源部において定電流を決めるために用いられる基準電圧である、
上記［１１］に記載の表示装置。
［１３］発光部は発光ダイオードから構成されている、
上記［９］から上記［２］のいずれかにに記載の表示装置。
［１４］入力される少なくとも２つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいてデジタル信号を生成する、
Ａ／Ｄ変換回路。
【符号の説明】
【０１２８】
１・・・発光素子駆動回路、２・・・画素、１０・・・発光部、１１・・・鋸波形生成部、１２・・・比較部、１３・・・定電流源部、２０・・・駆動回路、３１・・・表示パネル、３２・・・鋸波形発生部、３３・・・出力バッファ、４０・・・画素、４１・・・フォトダイオード、４２・・・電荷電圧変換部、４３・・・転送トランジスタ（転送ゲート部）、４４・・・リセットトランジスタ、４５・・・増幅トランジスタ、４６・・・選択トランジスタ、５１・・・画素アレイ部、５２・・・行走査部、５３・・・電流源部、５４・・・カラム処理部、５５（５５1〜５５m）・・・鋸波形生成部、５６・・・列走査部、５７・・・水平出力線、５８・・・タイミング制御部、６１（６１1〜６１n）・・・行制御線、６２（６２1〜６２m）・・・列信号線、６３（６３1〜６３m）・・・Ａ／Ｄ変換回路、７１・・・コンパレータ回路、７２・・・アップ／ダウンカウンタ、７３・・・転送スイッチ、７４・・・メモリ装置、１０１・・・走査部、１０２・・・映像信号出力部、１１１，１２１・・・差動回路、１１２，１１３，１２５，１２６・・・インバータ回路、１１４・・・切取部、１２２，１２３，１２４・・・カレントミラー回路、２０１〜２０５・・・入力端子、３０１・・・第１の入力端子、３０２・・・第２の入力端子、３０３・・・第３の入力端子、ＴＲDrv・・・発光部駆動用トランジスタ、ＰDrv・・・駆動パルス、ＶGate・・・走査信号、ＶSaw_1，ＶSaw_2・・・基準信号、ＶSig・・・アナログ映像信号の信号電圧、Ｖaw・・・鋸波形電圧、ＶRef，ＩRef・・・基準電圧
【図１】
2015152699.tif 000003
【図２】
2015152699.tif 000004
【図３】
2015152699.tif 000005
【図４】
2015152699.tif 000006
【図５】
2015152699.tif 000007
【図６】
2015152699.tif 000008
【図７】
2015152699.tif 000009
【図８】
2015152699.tif 000010
【図９】
2015152699.tif 000011
【図１０】
2015152699.tif 000012
【図１１】
2015152699.tif 000013
【図１２】
2015152699.tif 000014