(57)【要約】【課題】動作速度の高速化を図ることが可能な半導体リレーを提供する。【解決手段】半導体リレー１ａは、一対の出力端子３ａ、３ｂ間に接続されたＭＯＳＦＥＴ４と、ＭＯＳＦＥＴ４を駆動する駆動回路５と、を備える。駆動回路５は、１次側回路５１と、１次側回路５１から直流的に絶縁された２次側回路５２と、ＭＯＳＦＥＴ４のゲート容量を充放電するための充放電回路５３と、を備える。１次側回路５１は、発光素子６と、発振回路７と、発振回路７で発生する交流電力を２次側回路５２へ伝達するための電力伝達手段８における１次側要素８１と、を備える。２次側回路５２は、発光素子６に光結合するフォトダイオードアレイ９と、電力伝達手段８における２次側要素８２と、電力伝達手段８の出力を整流平滑化する整流平滑回路１０と、フォトダイオードアレイ９と整流平滑回路１０との接続形態を切り換える切り換え手段２０と、を備える。【選択図】図１
2015041893.tif 000002
【特許請求の範囲】
【請求項１】
一対の出力端子と、前記一対の出力端子間に接続された第１のＭＯＳＦＥＴと、前記第１のＭＯＳＦＥＴを駆動する駆動回路と、を備え、
前記駆動回路は、１次側回路と、前記１次側回路から直流的に絶縁された２次側回路と、前記２次側回路の出力端間に接続された、前記第１のＭＯＳＦＥＴのゲート容量を充放電するための充放電回路と、を備え、
前記１次側回路は、発光素子と、発振回路と、前記発振回路で発生する交流電力を前記２次側回路へ伝達するための電力伝達手段における１次側要素と、を備え、
前記２次側回路は、前記発光素子に光結合するフォトダイオードアレイと、前記電力伝達手段における２次側要素と、前記電力伝達手段の出力を整流平滑化する整流平滑回路と、前記フォトダイオードアレイと前記整流平滑回路との接続形態を切り換える切り換え手段と、を備えることを特徴とする半導体リレー。
【請求項２】
前記切り換え手段は、前記２次側回路から前記充放電回路を介して前記ゲート容量を充電している途中で前記接続形態が並列接続から直列接続に切り換わるように構成されていることを特徴とする請求項１記載の半導体リレー。
【請求項３】
前記電力伝達手段は、絶縁トランスであり、前記１次側要素が前記絶縁トランスの１次巻線であり、前記２次側要素が前記絶縁トランスの２次巻線であることを特徴とする請求項１又は２記載の半導体リレー。
【請求項４】
前記電力伝達手段は、一対のコンデンサであり、前記１次側要素が前記一対のコンデンサそれぞれの第１電極であり、前記２次側要素が前記一対のコンデンサそれぞれの第２電極であることを特徴とする請求項１又は２記載の半導体リレー。
【請求項５】
前記切り換え手段は、前記整流平滑回路の高電位側の出力端と前記フォトダイオードアレイのカソードとの間に接続された第１の半導体スイッチと、前記第１の半導体スイッチと前記フォトダイオードアレイのアノードとの間に接続された第２の半導体スイッチと、前記第１の半導体スイッチと前記整流平滑回路の低電位側の出力端との間に接続された第３の半導体スイッチと、を備え、前記第１の半導体スイッチは、バイポーラトランジスタであり、前記バイポーラトランジスタは、ベースが、抵抗を介して前記整流平滑回路に接続されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体リレー。
【請求項６】
前記切り換え手段は、前記整流平滑回路の高電位側の出力端と前記フォトダイオードアレイのカソードとの間に接続された第１の半導体スイッチと、前記第１の半導体スイッチと前記フォトダイオードアレイのアノードとの間に接続された第２の半導体スイッチと、前記第１の半導体スイッチと前記整流平滑回路の低電位側の出力端との間に接続された第３の半導体スイッチと、を備え、前記第１の半導体スイッチは、第２のＭＯＳＦＥＴであることを特徴とする請求項１乃至４のいずれか１項に記載の半導体リレー。
【請求項７】
前記フォトダイオードアレイのアノードと前記整流平滑回路の低電位側の出力端との間に接続された抵抗分圧回路を備え、前記第２のＭＯＳＦＥＴのゲートが、前記抵抗分圧回路の出力端に接続されていることを特徴とする請求項６記載の半導体リレー。
【請求項８】
前記切り換え手段は、前記整流平滑回路の高電位側の出力端と前記フォトダイオードアレイのカソードとの間に接続された第１の半導体スイッチと、前記第１の半導体スイッチと前記フォトダイオードアレイのアノードとの間に接続された第２の半導体スイッチと、前記第１の半導体スイッチと前記整流平滑回路の低電位側の出力端との間に接続された第３の半導体スイッチと、を備え、前記第２の半導体スイッチは、第１のダイオードであり、前記第３の半導体スイッチは、第２のダイオードであることを特徴とする請求項１乃至４のいずれか１項に記載の半導体リレー。
【請求項９】
前記第１の半導体スイッチは、ｐｎｐ型のバイポーラトランジスタであり、エミッタが、前記第２の半導体スイッチに接続され、コレクタが、前記第３の半導体スイッチに接続され、ベースが、抵抗を介して前記整流平滑回路の低電位側の出力端に接続されていることを特徴とする請求項８記載の半導体リレー。
【請求項１０】
前記第１の半導体スイッチは、エンハンスメント型のＭＯＳＦＥＴであり、ドレインが、前記第２の半導体スイッチに接続され、ソースが、前記第３の半導体スイッチに接続され、ゲートが、前記フォトダイオードアレイにおける所定の２つのダイオード同士の接続点に接続されていることを特徴とする請求項８記載の半導体リレー。
【請求項１１】
前記発光素子に通電するための一対の第１入力端子と、前記発振回路へ通電するための一対の第２入力端子と、前記整流平滑回路の出力電圧を一定時間だけ維持するホールド回路と、を備えることを特徴とする請求項１乃至１０のいずれか１項に記載の半導体リレー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体リレーに関するものである。
【背景技術】
【０００２】
従来から、半導体リレーとしては、半導体スイッチ素子と、この半導体スイッチ素子を駆動する駆動回路と、を備えた半導体リレーが提案されている（例えば、特許文献１）。
【０００３】
特許文献１には、例えば、図２１に示す回路構成の半導体リレーが記載されている。
【０００４】
半導体リレーは、半導体スイッチ素子が、ｎチャネルＭＯＳＦＥＴ２０４により構成されている。駆動回路は、発光素子２０６を有する第１の１次側回路Ａ１と、光起電力素子２０９を有し第１の１次側回路Ａ１と光結合された第１の２次側回路Ｂ１と、を備えている。光起電力素子２０９は、複数のフォトダイオードを直列接続して構成されている。
【０００５】
また、駆動回路は、交流電力発生回路２４０ａを有する第２の１次側回路Ａ２と、整流回路２５０ａを有する第２の２次側回路Ｂ２と、第２の１次側回路Ａ２と第２の２次側回路Ｂ２とを電磁結合する絶縁型の電力伝達手段であるトランスＴと、を備えている。
【０００６】
駆動回路は、第１の１次側回路Ａ１と第１の２次側回路Ｂ１とから構成された第１の電力供給回路と、第２の１次側回路Ａ２と第２の２次側回路Ｂ２とトランスＴとから構成された第２の電力供給回路とが、並列関係になっている。
【０００７】
なお、特許文献１には、電力伝達手段が、第２の１次側回路と第２の２次側回路とを静電結合するコンデンサからなる、半導体リレーも記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−１５３３４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１に記載された半導体リレーでは、半導体スイッチ素子の動作速度の高速化が望まれている。
【００１０】
本発明は上記事由に鑑みて為されたものであり、その目的は、動作速度の高速化を図ることが可能な半導体リレーを提供することにある。
【課題を解決するための手段】
【００１１】
本発明の半導体リレーは、一対の出力端子と、前記一対の出力端子間に接続された第１のＭＯＳＦＥＴと、前記第１のＭＯＳＦＥＴを駆動する駆動回路と、を備え、前記駆動回路は、１次側回路と、前記１次側回路から直流的に絶縁された２次側回路と、前記２次側回路の出力端間に接続された、前記第１のＭＯＳＦＥＴのゲート容量を充放電するための充放電回路と、を備え、前記１次側回路は、発光素子と、発振回路と、前記発振回路で発生する交流電力を前記２次側回路へ伝達するための電力伝達手段における１次側要素と、を備え、前記２次側回路は、前記発光素子に光結合するフォトダイオードアレイと、前記電力伝達手段における２次側要素と、前記電力伝達手段の出力を整流平滑化する整流平滑回路と、前記フォトダイオードアレイと前記整流平滑回路との接続形態を切り換える切り換え手段と、を備えることを特徴とする。
【００１２】
この半導体リレーにおいて、前記切り換え手段は、前記２次側回路から前記充放電回路を介して前記ゲート容量を充電している途中で前記接続形態が並列接続から直列接続に切り換わるように構成されていることが好ましい。
【００１３】
この半導体リレーにおいて、前記電力伝達手段は、絶縁トランスであり、前記１次側要素が前記絶縁トランスの１次巻線であり、前記２次側要素が前記絶縁トランスの２次巻線であることが好ましい。
【００１４】
この半導体リレーにおいて、前記電力伝達手段は、一対のコンデンサであり、前記１次側要素が前記一対のコンデンサそれぞれの第１電極であり、前記２次側要素が前記一対のコンデンサそれぞれの第２電極であることが好ましい。
【００１５】
この半導体リレーにおいて、前記切り換え手段は、前記整流平滑回路の高電位側の出力端と前記フォトダイオードアレイのカソードとの間に接続された第１の半導体スイッチと、前記第１の半導体スイッチと前記フォトダイオードアレイのアノードとの間に接続された第２の半導体スイッチと、前記第１の半導体スイッチと前記整流平滑回路の低電位側の出力端との間に接続された第３の半導体スイッチと、を備え、前記第１の半導体スイッチは、バイポーラトランジスタであり、前記バイポーラトランジスタは、ベースが、抵抗を介して前記整流平滑回路に接続されていることが好ましい。
【００１６】
この半導体リレーにおいて、前記切り換え手段は、前記整流平滑回路の高電位側の出力端と前記フォトダイオードアレイのカソードとの間に接続された第１の半導体スイッチと、前記第１の半導体スイッチと前記フォトダイオードアレイのアノードとの間に接続された第２の半導体スイッチと、前記第１の半導体スイッチと前記整流平滑回路の低電位側の出力端との間に接続された第３の半導体スイッチと、を備え、前記第１の半導体スイッチは、第２のＭＯＳＦＥＴであることが好ましい。
【００１７】
この半導体リレーにおいて、前記フォトダイオードアレイのアノードと前記整流平滑回路の低電位側の出力端との間に接続された抵抗分圧回路を備え、前記第２のＭＯＳＦＥＴのゲートが、前記抵抗分圧回路の出力端に接続されていることが好ましい。
【００１８】
この半導体リレーにおいて、前記切り換え手段は、前記整流平滑回路の高電位側の出力端と前記フォトダイオードアレイのカソードとの間に接続された第１の半導体スイッチと、前記第１の半導体スイッチと前記フォトダイオードアレイのアノードとの間に接続された第２の半導体スイッチと、前記第１の半導体スイッチと前記整流平滑回路の低電位側の出力端との間に接続された第３の半導体スイッチと、を備え、前記第２の半導体スイッチは、第１のダイオードであり、前記第３の半導体スイッチは、第２のダイオードであることが好ましい。
【００１９】
この半導体リレーにおいて、前記第１の半導体スイッチは、ｐｎｐ型のバイポーラトランジスタであり、エミッタが、前記第２の半導体スイッチに接続され、コレクタが、前記第３の半導体スイッチに接続され、ベースが、抵抗を介して前記整流平滑回路の低電位側の出力端に接続されていることが好ましい。
【００２０】
この半導体リレーにおいて、前記第１の半導体スイッチは、エンハンスメント型のＭＯＳＦＥＴであり、ドレインが、前記第２の半導体スイッチに接続され、ソースが、前記第３の半導体スイッチに接続され、ゲートが、前記フォトダイオードアレイにおける所定の２つのダイオード同士の接続点に接続されていることが好ましい。
【００２１】
この半導体リレーにおいて、前記発光素子に通電するための一対の第１入力端子と、前記発振回路へ通電するための一対の第２入力端子と、前記整流平滑回路の出力電圧を一定時間だけ維持するホールド回路と、を備えることが好ましい。
【発明の効果】
【００２２】
本発明の半導体リレーでは、動作速度の高速化を図ることが可能となる。
【図面の簡単な説明】
【００２３】
【図１】図１は、実施形態１の半導体リレーの概略回路図である。
【図２】図２は、比較例の半導体リレーの概略回路図である。
【図３】図３は、参考例１の半導体リレーの概略回路図である。
【図４】図４は、参考例２の半導体リレーの概略回路図である。
【図５】図５は、参考例１の半導体リレーにおける２次側回路の電圧−電流特性の模式的な説明図である。
【図６】図６は、参考例２の半導体リレーにおける２次側回路の電圧−電流特性の模式的な説明図である。
【図７】図７は、実施形態１の半導体リレーにおける２次側回路の電圧−電流特性の模式的な説明図である。
【図８】図８は、実施形態１の半導体リレーにおける電力伝達手段の構成例を説明するための概略回路図である。
【図９】図９は、実施形態１の半導体リレーにおける充放電回路の構成例を示す回路図である。
【図１０】図１０は、実施形態１の半導体リレーの動作説明図である。
【図１１】図１１は、実施形態１の半導体リレーの動作説明図である。
【図１２】図１２は、実施形態１の半導体リレーの動作説明図である。
【図１３】図１３は、実施形態１の半導体リレーの動作を説明するタイミングチャートである。
【図１４】図１４は、実施形態１の半導体リレーにおける切り換え手段の構成例を説明するための概略回路図である。
【図１５】図１５は、実施形態１の半導体リレーにおける切り換え手段の構成例を説明するための概略回路図である。
【図１６】図１６は、実施形態２の半導体リレーの概略回路図である。
【図１７】図１７は、実施形態２の半導体リレーの第１変形例の概略回路図である。
【図１８】図１８は、実施形態２の半導体リレーの第２変形例の概略回路図である。
【図１９】図１９は、実施形態２の半導体リレーの第２変形例の動作を説明するタイミングチャートである。
【図２０】図２０は、実施形態３の半導体リレーの概略回路図である。
【図２１】図２１は、従来例の半導体リレーの概略回路図である。
【発明を実施するための形態】
【００２４】
（実施形態１）
以下では、本実施形態の半導体リレー１ａについて、図１を参照しながら説明する。
【００２５】
半導体リレー１ａは、一対の出力端子３ａ、３ｂと、一対の出力端子３ａ、３ｂ間に接続されたＭＯＳＦＥＴ４と、ＭＯＳＦＥＴ４を駆動する駆動回路５と、を備える。駆動回路５は、１次側回路５１と、１次側回路５１から直流的に絶縁された２次側回路５２と、２次側回路５２の出力端５２ａ、５２ｂ間に接続された、ＭＯＳＦＥＴ４のゲート容量を充放電するための充放電回路５３と、を備える。１次側回路５１は、発光素子６と、発振回路７と、発振回路７で発生する交流電力を２次側回路５２へ伝達するための電力伝達手段８における１次側要素８１と、を備える。２次側回路５２は、発光素子６に光結合するフォトダイオードアレイ９と、電力伝達手段８における２次側要素８２と、電力伝達手段８の出力を整流平滑化する整流平滑回路１０と、フォトダイオードアレイ９と整流平滑回路１０との接続形態を切り換える切り換え手段２０と、を備える。これにより、半導体リレー１ａは、フォトダイオードアレイ９と整流平滑回路１０との接続形態を切り換える切り換え手段２０を備えるので、動作速度の高速化を図ることが可能となる。これは、半導体リレー１ａでは、切り換え手段２０を備えていない比較例の半導体リレー１０１ａ（図２参照）に比べて、充放電回路５３の入力電圧を高めることができることによる。なお、本明細書では、ＭＯＳＦＥＴ４が、第１のＭＯＳＦＥＴを構成している。また、半導体リレー１ａは、発振回路７と１次側要素８１とで、２次側回路５２へ電力を供給する電力供給入力部８０ａを構成している。また、半導体リレー１ａは、２次側要素８２と整流平滑回路１０とで、充放電回路５３を介してＭＯＳＦＥＴ４へ電力を供給する電力供給出力部８０ｂを構成している。
【００２６】
半導体リレー１０１ａでは、２次側回路５２の出力端５２ａ、５２ｂ間の電圧−電流特性が、参考例１の半導体リレー１０１ｂ（図３参照）の電圧−電流特性と、参考例２の半導体リレー１０１ｃ（図４参照）の電圧−電流特性と、を重ねた特性となる。
【００２７】
参考例１の半導体リレー１０１ｂは、比較例の半導体リレー１０１ａにおける電力伝達手段８を備えていない。一方、参考例２の半導体リレー１０１ｃは、比較例の半導体リレー１０１ａにおける発光素子６及びフォトダイオードアレイ９を備えていない。
【００２８】
半導体リレー１０１ｂ、１０１ｃにおける２次側回路５２の出力端５２ａ、５２ｂ間の電圧−電流特性は、図５、６に、それぞれ示す。図５と図６とは、横軸のスケール、縦軸のスケール、それぞれを同じにして記載してある。
【００２９】
参考例１の半導体リレー１０１ｂは、１次側回路５１と２次側回路５２とが直流的に絶縁された状態で、発光素子６とフォトダイオードアレイ９との光結合のみにより、電力の伝送を行う。しかしながら、半導体リレー１０１ｂでは、フォトダイオードアレイ９における、光から光起電力への変換効率が原理的に数％であるため、２次側回路５２から出力できる電流が小さく、図５に示すような電圧−電流特性となる。２次側回路５２から出力できる電圧については、フォトダイオードアレイ９のフォトダイオードの数（セル数）を増やせば増加させることができる。
【００３０】
参考例２の半導体リレー１０１ｃは、１次側回路５１と２次側回路５２とが直流的に絶縁された状態で、電力伝達手段８のみにより、電力の伝送を行う。しかしながら、半導体リレー１０１ｃでは、２次側回路５２から出力できる電流を大きくできるものの、２次側回路５２から出力できる電圧が小さく、図６に示すような電圧−電流特性となる。
【００３１】
本実施形態の半導体リレー１ａは、２次側回路５２の出力端５２ａ、５２ｂ間の電圧−電流特性を、例えば図７に実線で示すような特性とすることが可能となる。図７には、比較例の半導体リレー１０１ａの電圧−電流特性を破線で示してある。なお、図５、図７は、半導体リレー１ａ、１０１ａ及び１０１ｂで、発光素子６として同一仕様のものを使用し、且つ、フォトダイオードアレイ９として同一仕様のものを使用した場合を想定して記載してある。
【００３２】
図７から、本実施形態の半導体リレー１ａは、比較例の半導体リレー１０１ａの電圧−電流特性に比べて、２次側回路５２の出力端５２ａ、５２ｂ間の電圧を高めることが可能となることが分かる。要するに、２次側回路５２の出力端５２ａ、５２ｂ間の電圧でみれば、半導体リレー１０１ａでは、電力伝達手段８の最大出力電圧までしか高められないのに対して、半導体リレー１ａでは、電力伝達手段８の最大出力電圧とフォトダイオードアレイ９の出力電圧との合計の電圧まで高めることが可能となる。
【００３３】
本願発明者らは、図２１に示す構成の半導体リレーのターンオン時間の短縮化及びオン抵抗の低減を図るために、各フォトダイオードの面積を増やしたり、フォトダイオードの数を増やすことで、光起電力素子２０９の光起電力を増加させることを考えた。しかしながら、図２１に示す構成の半導体リレーでは、光起電力素子２０９の光起電力を増加させようとすると、半導体リレーの大型化の要因となる。
【００３４】
また、図２１に示す構成の半導体リレーでは、電力伝達手段である電磁トランスＴにより、光起電力素子２０９に比べて大きな電流が得られるが、光起電力素子２０９と同等の電圧を得ようとした場合、電力伝達手段の大型化の要因となる。
【００３５】
これに対して、半導体リレー１ａは、フォトダイオードアレイ９、電力伝達手段８それぞれを大型化することなく、ＭＯＳＦＥＴ４の動作速度の高速化及びオン抵抗の低抵抗化を図ることが可能となる。
【００３６】
半導体リレー１ａの各構成要素については、以下に詳細に説明する。
【００３７】
ＭＯＳＦＥＴ４は、エンハンスメント型ＭＯＳＦＥＴにより構成することができる。これにより、半導体リレー１ａは、接点構成をａ接点とすることができる。ＭＯＳＦＥＴ４は、内蔵ダイオード（「ボディダイオード」や「寄生ダイオード」とも呼ばれている。）４１を備えている。ＭＯＳＦＥＴ４は、エンハンスメント型ＭＯＳＦＥＴに代えて、デプレッション型ＭＯＳＦＥＴにより構成してもよい。これにより、半導体リレー１ａは、接点構成をｂ接点とすることができる。
【００３８】
ＭＯＳＦＥＴ４は、エンハンスメント型ＭＯＳＦＥＴの場合、ｎチャネルのエンハンスメント型ＭＯＳＦＥＴが好ましい。これにより、半導体リレー１ａは、ＭＯＳＦＥＴ４をｐチャネルのエンハンスメント型ＭＯＳＦＥＴにより構成する場合に比べて、高速動作が可能となるとともに、オン抵抗を低減することが可能となる。ＭＯＳＦＥＴ４としては、例えば、Ｓｉ系ＭＯＳＦＥＴを採用することができる。
【００３９】
ＭＯＳＦＥＴ４は、ドレイン（ドレイン電極）が、一対の出力端子３ａ、３ｂのうちの一方の出力端子３ａに接続され、ソース（ソース電極）が、一対の出力端子３ａ、３ｂのうちの他方の出力端子３ｂに接続されている。半導体リレー１ａは、駆動回路５の２次側回路５２がＭＯＳＦＥＴ４のゲート（ゲート電極）とソースとの間に接続されている。
【００４０】
ＭＯＳＦＥＴ４のゲート容量とは、ＭＯＳＦＥＴ４のゲート電極とソース電極との間に存在するキャパシタ（一般的に「ゲート入力容量」という。）及びゲート電極とドレイン電極との間に存在するキャパシタ（一般的に「ゲート出力容量」という。）である。
【００４１】
半導体リレー１ａは、１次側回路５１に通電するための一対の入力端子２ａ、２ｂを備えている。１次側回路５１は、一対の入力端子２ａ、２ｂ間に、発光素子６と発振回路７との並列回路が接続されている。
【００４２】
発光素子６は、例えば、発光ダイオードにより構成するのが好ましい。発光ダイオードは、ベアチップが好ましい。発光素子６は、アノードが、一対の入力端子２ａ、２ｂのうちの一方の入力端子２ａに接続され、カソードが、一対の入力端子２ａ、２ｂのうちの他方の入力端子２ｂに接続されている。半導体リレー１ａは、一対の入力端子２ａ、２ｂ間への通電が開始されたときに発光素子６が発光し、一対の入力端子２ａ、２ｂ間への通電が終了したときに発光素子６の発光が終了する。
【００４３】
発振回路７は、例えば、ＲＣ発振回路により構成することができる。半導体リレー１ａは、一対の入力端子２ａ、２ｂへの通電が開始されたときに発振回路７が発振することで交流電力が発生し、一対の入力端子２ａ、２ｂ間への通電が終了したときに発振回路７の発振が終了して交流電力の発生が停止する。
【００４４】
フォトダイオードアレイ９は、アレイ状に配置された複数個のフォトダイオード９ａを直列接続して構成された光起電力素子であり、発光素子６からの光を受光して光起電力を発生する。フォトダイオードアレイ９は、１つの半導体チップにおいて、複数個のフォトダイオード９ａが２次元アレイ状に配置されているのが好ましい。半導体リレー１ａは、発光素子６とフォトダイオードアレイ９とを対向配置することで、発光素子６とフォトダイオードアレイ９とが光結合するように構成してある。発光素子６とフォトダイオードアレイ９との間には、電気絶縁性を有し且つ発光素子６から放射される光を透過する材料により形成された光透過部を設けてあるのが好ましい。これにより、半導体リレー１ａは、発光素子６とフォトダイオードアレイ９との光結合効率を向上させることが可能となる。光透過部の材料としては、例えば、樹脂やガラス等を採用することができる。樹脂としては、例えば、エポキシ樹脂やシリコーン樹脂等を採用することができる。光透過部は、発光素子６及びフォトダイオードアレイ９を封止する封止部を兼ねるように形成してもよい。
【００４５】
半導体リレー１ａは、フォトダイオードアレイ９とＭＯＳＦＥＴ４とが、１つの半導体チップに形成されているのが好ましい。これにより、半導体リレー１ａは、フォトダイオードアレイ９とＭＯＳＦＥＴ４とが互いに異なる半導体チップに形成されている場合に比べて、半導体リレー１ａの小型化を図ることが可能となる。
【００４６】
電力伝達手段８は、例えば、図８に示すように、絶縁トランスＴにより構成することができる。これにより、半導体リレー１ａは、電力伝達手段８が磁気結合により電力を伝達するので、電力伝達手段８の出力電流として、フォトダイオードアレイ９よりも大きな出力電流を得ることが可能となる。電力伝達手段８は、絶縁トランスＴにより構成する場合、電力伝達手段８の１次側要素８１が、絶縁トランスＴの１次巻線ｎ１により構成され、２次側要素８２が、絶縁トランスＴの２次巻線ｎ２により構成される。
【００４７】
整流平滑回路１０は、電力伝達手段８の出力を整流平滑化するように構成されている。整流平滑回路１０は、例えば、４個のダイオードがブリッジ接続された全波整流回路と、全波整流回路の出力端間に接続されたコンデンサと、で構成することができる。整流平滑回路１０は、例えば、整流用のダイオードと、このダイオードに直列接続されたコンデンサと、で構成してもよい。また、整流平滑回路１０は、両波倍電圧整流回路により構成してもよい。
【００４８】
充放電回路５３は、例えば、図９に示すように、抵抗５５とｎチャネルのデプレッション型ＭＯＳＦＥＴ５６（以下、「Ｄ型ＭＯＳＦＥＴ５６」という。）とで構成することができる。抵抗５５は、Ｄ型ＭＯＳＦＥＴ５６のゲートとソースとの間に接続されている。また、Ｄ型ＭＯＳＦＥＴ５６は、ドレイン、ゲートが、整流平滑回路１０の高電位側の出力端、低電位側の出力端に、それぞれ接続されている。また、Ｄ型ＭＯＳＦＥＴ５６は、ドレイン、ソースが、ＭＯＳＦＥＴ４のゲート、ソースに、それぞれ接続されている。
【００４９】
充放電回路５３が図９の構成の場合、整流平滑回路１０は、ＭＯＳＦＥＴ４のゲート容量を充電する電流と、Ｄ型ＭＯＳＦＥＴ５６を流れる電流と、を発生させる。
【００５０】
充放電回路５３が図９の構成の場合、整流平滑回路１０の出力電圧が０Ｖのときには、Ｄ型ＭＯＳＦＥＴ５６がオン状態で、Ｄ型ＭＯＳＦＥＴ５６のドレインとソースとの間が低インピーダンス状態となっている。また、充放電回路５３は、整流平滑回路１０からの電流が流れると、抵抗５５の両端間にＤ型ＭＯＳＦＥＴ５６のゲートとソースとの間を逆バイアスする向きに電圧降下が発生する。そして、充放電回路５３は、抵抗５５の両端電圧がＤ型ＭＯＳＦＥＴ５６の閾値電圧を超えると、Ｄ型ＭＯＳＦＥＴ５６がオフ状態となり、ドレインとソースとの間が高インピーダンス状態となる。これにより、充放電回路５３は、ＭＯＳＦＥＴ４のゲート容量を充電するとき、Ｄ型ＭＯＳＦＥＴ５６のドレインとソースとの間が高インピーダンス状態となるので、ＭＯＳＦＥＴ４のゲート容量を効率的に充電することが可能となる。また、充放電回路５３は、ＭＯＳＦＥＴ４のゲート容量に蓄積されている電荷を放電させるとき、Ｄ型ＭＯＳＦＥＴ５６のドレインとソースとの間が低インピーダンス状態となる。これにより、充放電回路５３は、ＭＯＳＦＥＴ４のゲート容量に蓄積されている電荷を効率的に放電させることが可能となる。
【００５１】
充放電回路５３は、例えば、ｐチャネルのＤ型ＭＯＳＦＥＴと抵抗とを用いて構成することもできる。これに対して、充放電回路５３は、ｎチャネルのＤ型ＭＯＳＦＥＴ５６と抵抗５５とを用いて構成したほうが、充放電回路５３のインピーダンスが切り替わるのに要する時間が短くなる。これにより、半導体リレー１ａは、ＭＯＳＦＥＴ４のターンオン時間、ターンオフ時間それぞれの短縮化を図ることが可能となる。要するに、半導体リレー１ａは、動作速度の高速化を図ることが可能となる。
【００５２】
切り換え手段２０は、２次側回路５２から充放電回路５３を介してＭＯＳＦＥＴ４のゲート容量を充電している途中で前記接続形態が並列接続から直列接続に切り換わるように構成されているのが好ましい。これにより、半導体リレー１ａは、動作速度の高速化及びオン抵抗の低抵抗化を図ることが可能となる。
【００５３】
切り換え手段２０は、例えば、第１〜第３の半導体スイッチ２１〜２３を備えた構成とすることができる。
【００５４】
第１の半導体スイッチ２１は、整流平滑回路１０の高電位側の出力端とフォトダイオードアレイ９のカソードとの間に接続されている。フォトダイオードアレイ９のカソードとは、フォトダイオードアレイ９を１つの光起電力素子としてみたときのカソードである。第２の半導体スイッチ２２は、第１の半導体スイッチ２１とフォトダイオードアレイ９のアノードとの間に接続されている。フォトダイオードアレイ９のアノードとは、フォトダイオードアレイ９を１つの光起電力素子としてみたときのアノードである。第３の半導体スイッチ２３は、第１の半導体スイッチ２１と整流平滑回路１０の低電位側の出力端との間に接続されている。
【００５５】
切り換え手段２０は、例えば、第１の半導体スイッチ２１がオン、第２の半導体スイッチ２２がオフ、第３の半導体スイッチ２３がオン、の組み合わせのときに、前記接続形態を並列接続とすることができる。また、切り換え手段２０は、例えば、第１の半導体スイッチ２１がオフ、第２の半導体スイッチ２２がオン、第３の半導体スイッチ２３がオフ、の組み合わせのときに、前記接続形態を直列接続とすることができる。
【００５６】
半導体リレー１ａでは、例えば、外部の直流電源から一対の入力端子２ａ、２ｂ間へ入力電圧の印加が開始されると、発光素子６へ電流が流れて発光素子６が発光するとともに、発振回路７へ電流が流れて発振回路７が交流電力を発生する。よって、半導体リレー１ａは、フォトダイオードアレイ９に光起電力が発生するとともに、電力供給出力部８０ｂの出力端間に電圧が発生する。このときに半導体リレー１ａにおける２次側回路５２、充放電回路５３及びＭＯＳＦＥＴ４に流れる電流の経路は、図１０、図１１、図１２の順に変化することができる。なお、図１０では、太線の矢印が、電力供給出力部８０ｂからＭＯＳＦＥＴ４へ流れる電流の経路を示し、細線の矢印が、フォトダイオードアレイ９からＭＯＳＦＥＴ４へ流れる電流の経路を示している。
【００５７】
半導体リレー１ａは、第１、２及び３の半導体スイッチ２１、２２及び２３が、それぞれ、オン、オフ及びオフの状態で、一対の入力端子２ａ、２ｂへの通電開始が開始されると、図１０中に太線の矢印で示す経路と細線の矢印で示す経路との両方で電流が流れる。これにより、半導体リレー１ａは、ＭＯＳＦＥＴ４のゲート容量が充電される。
【００５８】
その後、半導体リレー１ａは、２次側回路５２の出力端５２ａ、５２ｂ間の電圧が電力伝達手段８の最大出力電圧を超えると、図１１に示すように、電力供給出力部８０ｂから充放電回路５３側へ電流を出力できなくなる。これにより、半導体リレー１ａは、フォトダイオードアレイ９のみからＭＯＳＦＥＴ４へ電流が流れるようになる。
【００５９】
その後、半導体リレー１ａは、前記接続形態が直列接続に切り換わると、図１２に示すように、電力伝達手段８とフォトダイオードアレイ９との両方を通る経路でＭＯＳＦＥＴ４へ電流が流れる。これにより、半導体リレー１ａは、ＭＯＳＦＥＴ４のゲートとソースとの間に、電力伝達手段８の出力電圧とフォトダイオードアレイ９の出力電圧との合計の電圧が印加され、ＭＯＳＦＥＴ４のゲート容量が更に充電される。そして、半導体リレー１ａは、ＭＯＳＦＥＴ４のゲートとソースとの間の電圧が、ＭＯＳＦＥＴ４の閾値電圧を超えると、ＭＯＳＦＥＴ４のドレインとソースとの間が高インピーダンス状態から低インピーダンス状態となる。つまり、半導体リレー１ａは、一対の出力端子３ａ、３ｂ間がオフ状態からオン状態へ移行する。ＭＯＳＦＥＴ４の閾値電圧は、ＭＯＳＦＥＴ４のＭＯＳ構造部に強い反転層が形成され始めるゲート電圧であり、ゲート閾値電圧とも呼ばれている。
【００６０】
図１３は、上述の半導体リレー１ａの動作を説明するためのタイムチャートの一例を示したものである。図１３では、横軸を時間、縦軸を電圧、電流としてある。また、図１３では、一対の出力端子３ａ、３ｂ間の電圧をＶＯＵＴ、一対の入力端子２ａ、２ｂへの入力電圧をＶＩＮ、ＭＯＳＦＥＴ４のゲートとソースとの間の電圧をＶＧＳ、消費電流をＩＣＯ、として記載してある。
【００６１】
また、半導体リレー１ａでは、上述の直流電源から一対の入力端子２ａ、２ｂへの入力電圧の印加が停止されると、発光素子６の発光が停止するとともに、発振回路７での交流電力の発生が停止する。これにより、半導体リレー１ａは、フォトダイオードアレイ９の光起電力が低下するとともに、電力供給出力部８０ｂの出力端間の電圧が低下する。すると、半導体リレー１ａは、ＭＯＳＦＥＴ４のゲート容量に蓄えられていた電荷が充放電回路５３を介して放電され、ＭＯＳＦＥＴ４のドレインとソースとの間が低インピーダンス状態から高インピーダンス状態となる。つまり、半導体リレー１ａは、一対の出力端子３ａ、３ｂ間がオン状態からオフ状態へ移行する。
【００６２】
なお、外部電源から一対の入力端子２ａ、２ｂ間への通電の有無は、制御装置（図示せず）により制御することができる。制御装置は、例えば、適宜のプログラムを搭載したマイクロコンピュータ等により構成することができる。制御装置は、マイクロコンピュータに限らず、例えば、ディスクリートの電子部品により構成することもできる。
【００６３】
第１の半導体スイッチ２１は、例えば、図１４に示すように、バイポーラトランジスタ２１ａにより構成することができる。この場合、バイポーラトランジスタ２１ａは、エミッタが、第２の半導体スイッチ２２に接続され、コレクタが、第３の半導体スイッチ２３に接続され、ベースが、抵抗Ｒ２０を介して整流平滑回路１０に接続されている。これにより、半導体リレー１ａは、２次側回路５２の各構成要素の回路定数を適宜設定することにより、切り換え手段２０が前記接続形態を自動的に切り換えるように構成することも可能となる。また、半導体リレー１ａは、第２の半導体スイッチ２２及び第３の半導体スイッチ２３それぞれに、外部信号により制御される半導体スイッチを採用することが可能となる。この種の半導体スイッチとしては、例えば、ｎｐｎ型バイポーラトランジスタ、ｐｎｐ型バイポーラトランジスタ、エンハンスメント型ＭＯＳＦＥＴ、デプレッション型ＭＯＳＦＥＴ、ＪＦＥＴ等を用いることができる。また、半導体リレー１ａは、抵抗Ｒ２０の抵抗値を変更することにより、前記接続形態を切り換えるときの電圧を、連続的に調整することが可能となる。
【００６４】
第２の半導体スイッチ２２は、例えば、図１５に示すように、ダイオード２２ａ（以下、「第１のダイオード２２ａ」という。）により構成することもできる。この場合、第１のダイオード２２ａのアノードは、第１の半導体スイッチ２１に接続されている。また、第１のダイオード２２ａのカソードは、フォトダイオードアレイ９のアノードに接続されている。また、第３の半導体スイッチ２３は、図１５に示すように、ダイオード２３ａ（以下、「第２のダイオード２３ａ」という。）により構成することもできる。半導体リレー１ａは、第２の半導体スイッチ２２が第１のダイオード２２ａであり、第３の半導体スイッチ２３が第２のダイオード２３ａであることにより、切り換え手段２０において前記接続形態の切り換えに必要な要求機能を容易に実現することが可能となる。この場合、第２のダイオード２３ａのアノードは、整流平滑回路１０の低電位側の出力端に接続されている。また、第２のダイオード２３ａのカソードは、第１の半導体スイッチ２１とフォトダイオードアレイ９のカソードとの接続点に接続されている。半導体リレー１ａは、図１５の構成において、半導体スイッチ素子２１を、ｐｎｐ型のバイポーラトランジスタ２１ａにより構成することができる。この場合、バイポーラトランジスタ２１ａは、エミッタが、第２の半導体スイッチ２２に接続され、コレクタが、第３の半導体スイッチ２３に接続され、ベースが、抵抗Ｒ２０を介して整流平滑回路１０の低電位側の出力端に接続される。これにより、半導体リレー１ａは、バイポーラトランジスタ２１ａのベースに電流が流れることにより、前記接続形態が並列接続から直列接続へ自動的に切り換わる。この切り換わるポイントは、抵抗Ｒ２０の抵抗値を変更することにより、連続的に調整可能である。第１の半導体スイッチ２１は、ｐｎｐ型のバイポーラトランジスタ２１ａに限らず、例えば、ｎｐｎ型のバイポーラトランジスタや、ＪＦＥＴ、ダイオード等を採用することもできる。
【００６５】
半導体リレー１ａは、ＭＯＳＦＥＴ４と、駆動回路５の複数の構成部品と、を収納したパッケージ（図示せず）を備えているのが好ましい。パッケージは、電気絶縁性を有し且つ発光素子６から放射される光及び外来光に対する遮光性を有する樹脂等により形成されているのが好ましい。半導体リレー１ａは、一対の入力端子２ａ、２ｂ及び一対の出力端子３ａ、３ｂそれぞれが各別のリード端子により構成され、各リード端子がパッケージから露出している。なお、半導体リレー１ａは、駆動回路５の複数の構成部品のうちの一部の構成部品が、パッケージの外に設けられたものでもよい。例えば、半導体リレー１ａは、パッケージが実装される基板を別途に備え、この基板に前記一部の構成部品が実装される構成としてもよい。
【００６６】
（実施形態２）
以下では、本実施形態の半導体リレー１ｂについて、図１６を参照しながら説明する。
【００６７】
本実施形態の半導体リレー１ｂは、実施形態１の半導体リレー１ａと同様に、切り換え手段２０が第１〜第３の半導体スイッチ２１〜２３により構成されている。本実施形態の半導体リレー１ｂは、第１の半導体スイッチ２１が、ＭＯＳＦＥＴ２１ｂにより構成されている点が実施形態１の半導体リレー１ａと相違する。これにより、半導体リレー１ｂは、ＭＯＳＦＥＴ２１ｂのゲート電圧により、切り換え手段２０が前記接続形態を自動的に切り換えるように構成することも可能となる。なお、本明細書では、ＭＯＳＦＥＴ２１ｂが、第２のＭＯＳＦＥＴを構成している。実施形態１と同様の構成要素には、同一の符号を付して説明を適宜省略する。
【００６８】
本実施形態の半導体リレー１ｂは、実施形態１と同様に、切り換え手段２０が、整流平滑回路１０の高電位側の出力端とフォトダイオードアレイ９のカソードとの間に接続された第１の半導体スイッチ２１と、第１の半導体スイッチ２１とフォトダイオードアレイ９のアノードとの間に接続された第２の半導体スイッチ２２と、第１の半導体スイッチ２１と整流平滑回路１０の低電位側の出力端との間に接続された第３の半導体スイッチ２３と、を備える。
【００６９】
半導体リレー１ｂは、第１の半導体スイッチ２１を構成するＭＯＳＦＥＴ２１ｂとして、エンハンスメント型のＭＯＳＦＥＴを採用するのが好ましい。この場合、ＭＯＳＦＥＴ２１ｂは、例えば、ドレインが、第２の半導体スイッチ２２に接続され、ソースが、第３の半導体スイッチ２３に接続され、ゲートが、フォトダイオードアレイ９における所定の２つのダイオード９ａ同士の接続点に接続される。これにより、半導体リレー１ｂは、所定の２つのダイオード９ａ同士の接続点の電位で第１の半導体スイッチ２１を制御することができるので、第１の半導体スイッチ２１を制御するための制御回路等を別途に設ける必要がなく、低コスト化及び小型化を図ることが可能となる。
【００７０】
なお、第１の半導体スイッチ２１としては、デプレッション型のＭＯＳＦＥＴを採用することもできる。
【００７１】
半導体リレー１ｂは、第１の半導体スイッチ２１以外の構成について、実施形態１等で説明した種々の構成を適宜採用することもできる。
【００７２】
図１７は、本実施形態の半導体リレー１ｂの第１変形例の半導体リレー１ｃの概略回路図である。半導体リレー１ｃは、フォトダイオードアレイ９のアノードと整流平滑回路１０の低電位側の出力端との間に接続された抵抗分圧回路１１を備え、ＭＯＳＦＥＴ２１ｂのゲートが、抵抗分圧回路１１の出力端に接続されている。これにより、半導体リレー１ｃは、抵抗分圧回路１１の出力電圧によりＭＯＳＦＥＴ２１ｂを制御することができる。
【００７３】
抵抗分圧回路１１は、２つの抵抗Ｒ１、Ｒ２を直列接続してあり、抵抗Ｒ１、Ｒ２の接続点が、前記出力端を構成している。
【００７４】
半導体リレー１ｃは、抵抗分圧回路１１の出力電圧により、前記接続形態が並列接続から直列接続へ自動的に切り換わる。この切り換わるポイントは、２つの抵抗Ｒ１、Ｒ２のうちの少なくとも一方の抵抗値を変更することにより、連続的に調整可能である。抵抗分圧回路１１は、少なくとも２つの抵抗を備えていればよく、３つ以上の抵抗が直列接続された構成としてもよい。
【００７５】
半導体リレー１ｃは、第１の半導体スイッチ２１及び抵抗分圧回路１１以外の構成について、実施形態１等で説明した種々の構成を適宜採用することもできる。
【００７６】
図１８は、本実施形態の半導体リレー１ｂの第２変形例の半導体リレー１ｄの概略回路図である。
【００７７】
半導体リレー１ｄは、発光素子６に通電するための一対の第１入力端子２ａ１、２ｂ１と、発振回路７へ通電するための一対の第２入力端子２ａ２、２ｂ２と、整流平滑回路１０の出力電圧を一定時間だけ維持するホールド回路１２と、を備える。これにより、半導体リレー１ｄは、発光素子６及び発振回路７への通電を開始した後、前記一定時間の経過後に一対の第２入力端子２ａ２、２ｂ２への通電を停止することで、消費電力を低減することが可能となり、また、ノイズを低減することが可能となる。半導体リレー１ｄは、一対の第１入力端子２ａ１、２ｂ１のうち低電位側の入力端子２ｂ１と、一対の第２入力端子２ａ２、２ｂ２のうち低電位側の入力端子２ｂ２と、を共通端子としてあるのが好ましい。
【００７８】
図１９は、上述の半導体リレー１ｄの動作を説明するためのタイムチャートの一例を示したものである。図１９では、横軸を時間、縦軸を電圧、電流としてある。また、図１９では、一対の出力端子３ａ、３ｂ間の電圧をＶＯＵＴ、一対の第１入力端子２ａ１、２ｂ１への入力電圧をＶＩＮ１、一対の第２入力端子２ａ２、２ｂ２への入力電圧をＶＩＮ２、ＭＯＳＦＥＴ４のゲートとソースとの間の電圧をＶＧＳ、消費電流をＩＣＯ、として記載してある。
【００７９】
半導体リレー１ｄでは、ホールド回路１２を備えているので、実施形態１の半導体リレー１ａに比べて、低消費電流化を図ることが可能となる。
【００８０】
ホールド回路１２は、例えば、整流平滑回路１０の出力端間に接続されるコンデンサ（図示せず）により構成することができる。半導体リレー１ｄは、ホールド回路１２を構成するコンデンサの保持している電荷を放電させるリセット回路（図示せず）と、リセット回路を制御する制御回路（図示せず）とを設けてもよい。制御回路は、実施形態１において説明した制御装置が兼ねた構成としてもよい。
【００８１】
半導体リレー１ｄは、ホールド回路１２以外の構成について、実施形態１、２等で説明した種々の構成を採用することもできる。
【００８２】
（実施形態３）
以下では、本実施形態の半導体リレー１ｅについて、図２０を参照しながら説明する。
【００８３】
本実施形態の半導体リレー１ｅは、電力伝達手段８が、一対のコンデンサＣ、Ｃであり、１次側要素８１が一対のコンデンサＣ、Ｃそれぞれの第１電極ｅ１であり、２次側要素８２が一対のコンデンサＣ、Ｃそれぞれの第２電極ｅ２である点が実施形態１の半導体リレー１ａと相違する。これにより、半導体リレー１ｅは、電力伝達手段８が容量結合（静電結合）により電力を伝達するので、電力伝達手段８の出力電流として、フォトダイオードアレイ９よりも大きな出力電流を得ることが可能となる。なお、実施形態１と同様の構成要素には、同一の符号を付して説明を適宜省略する。
【００８４】
電力伝達手段８を構成する一対のコンデンサＣ、Ｃは、発振回路７の出力の交流成分のみを伝達し、直流成分を遮断する。一対のコンデンサＣ、Ｃは、例えば、ＩＣチップ上に形成されたキャパシタにより構成することができる。一対のコンデンサＣ、Ｃは、パッケージの外に設ける外付けの絶縁キャパシタで構成してもよい。
【００８５】
半導体リレー１ｅは、電力伝達手段８以外の構成について、実施形態１、２等で説明した種々の構成を採用することができる。
【００８６】
以上、本願発明の構成を、実施形態１〜３等に基いて説明したが、本願発明は、実施形態１〜３等の構成に限らず、例えば、実施形態１〜３等の部分的な構成を、適宜組み合わせてある構成であってもよい。また、本願発明は、その技術的思想の範囲を逸脱しない範囲で、構成に適宜変更を加えることが可能である。
【符号の説明】
【００８７】
１ａ  半導体リレー
２ａ１、２ｂ１  第１入力端子
２ａ２、２ｂ２  第２入力端子
３ａ、３ｂ  出力端子
４  ＭＯＳＦＥＴ（第１のＭＯＳＦＥＴ）
５  駆動回路
６  発光素子
７  発振回路
８  電力伝達手段
９  フォトダイオードアレイ
１０  整流平滑回路
１１  抵抗分圧回路
１２  ホールド回路
２０  切り換え手段
２１  第１の半導体スイッチ
２１ａ  バイポーラトランジスタ
２１ｂ  ＭＯＳＦＥＴ（第２のＭＯＳＦＥＴ）
２２  第２の半導体スイッチ
２２ａ  ダイオード（第１のダイオード）
２３  第３の半導体スイッチ
２３ａ  ダイオード（第２のダイオード）
５１  １次側回路
５２  ２次側回路
５２ａ、５２ｂ  出力端
５３  充放電回路
８１  １次側要素
８２  ２次側要素
Ｃ  コンデンサ
ｅ１  第１電極
ｅ２  第２電極
ｎ１  １次巻線
ｎ２  ２次巻線
Ｔ  絶縁トランス
【図１】
2015041893.tif 000003
【図２】
2015041893.tif 000004
【図３】
2015041893.tif 000005
【図４】
2015041893.tif 000006
【図５】
2015041893.tif 000007
【図６】
2015041893.tif 000008
【図７】
2015041893.tif 000009
【図８】
2015041893.tif 000010
【図９】
2015041893.tif 000011
【図１０】
2015041893.tif 000012
【図１１】
2015041893.tif 000013
【図１２】
2015041893.tif 000014
【図１３】
2015041893.tif 000015
【図１４】
2015041893.tif 000016
【図１５】
2015041893.tif 000017
【図１６】
2015041893.tif 000018
【図１７】
2015041893.tif 000019
【図１８】
2015041893.tif 000020
【図１９】
2015041893.tif 000021
【図２０】
2015041893.tif 000022
【図２１】
2015041893.tif 000023