(57)【要約】【課題】電気特性が良好で信頼性の高い薄膜トランジスタ及び当該薄膜トランジスタをスイッチング素子として用いた表示装置を提供することを課題とする。【解決手段】ハロー状のパターンが現れる従来公知のアモルファス状態とも異なり、スポットが明確に現れる従来公知の結晶状態とも異なる電子線回折パターンを示すインキュベーション状態を有するＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を形成し、チャネルエッチ型の薄膜トランジスタのチャネル形成領域として用いる。【選択図】図１
2015165583.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記基板を加熱しつつ、スパッタ法により前記ゲート絶縁膜上に酸化物半導体層を形成し、
前記酸化物半導体層形成後に、不活性気体雰囲気下で前記酸化物半導体層を加熱し、
前記酸化物半導体層は、インジウムを有することを特徴する半導体装置の作製方法。
【請求項２】
請求項１において、
前記基板の前記加熱は、４００℃以上７００℃以下で行うことを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または請求項２において、
前記酸化物半導体層は、電子回折パターンの解析において、ハロー状のパターンではない領域を有することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
酸化物半導体を用いる薄膜トランジスタと、該薄膜トランジスタを用いた半導体装置及び
その作製方法に関する。
【背景技術】
【０００２】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数ｎｍ以上数百ｎｍ以下程
度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トラン
ジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置の
スイッチング素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途
に用いられている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで
必要とされる透光性を有する電極材料として用いられている。
【０００３】
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化スズ、酸化インジウム、酸化亜鉛などがあり、このよ
うな半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知ら
れている（特許文献１及び特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一態様は、新規な状態を有する酸化物半導体層を用いる半導体装置を提供するこ
と課題とする。
【０００６】
また、本発明の一態様は、電気特性が良好で信頼性の高い薄膜トランジスタ及び当該薄膜
トランジスタをスイッチング素子として用いた半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
従来公知のアモルファス状態とも異なり、従来公知の結晶状態とも異なる電子線回折パタ
ーンを示す新規な状態（インキュベーション状態）を有するＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を
形成し、薄膜トランジスタのチャネル形成領域として用いる。インキュベーション状態を
有するＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を薄膜トランジスタのチャネル形成領域として用いると
、オン電流及び電界効果移動度を高めることができ、さらに信頼性の向上も実現すること
ができる。
【０００８】
本明細書で開示する本発明の一態様は、電子線回折パターンの解析においてスポットが明
確に現れる結晶系、及び、ハロー状のパターンが現れる非晶質系のいずれでもないインキ
ュベーション状態を有するＩｎ−Ｇａ−Ｚｎ−Ｏ系で、一部、或いは全部が構成されてい
るチャネル形成領域を有する薄膜トランジスタを備えた半導体装置である。
【０００９】
上記構成は、上記課題の少なくとも一つを解決する。
【００１０】
なお、酸化物半導体層としては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を
形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。なお、Ｍ
は、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を
示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、
Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍと
して含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、また
は該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ３（Ｚ
ｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造
の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−
Ｚｎ−Ｏ系膜とも呼ぶ。
【００１１】
また、従来公知のアモルファス状態とも異なり、従来公知の結晶状態とも異なる電子線回
折パターンを示すインキュベーション状態を有する金属酸化物であれば特にＩｎ−Ｇａ−
Ｚｎ−Ｏ系金属酸化物に限定されず、酸化物半導体層に適用する金属酸化物として上記の
他にも、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−
Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ
系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、またはＺｎ−Ｏ系
の金属酸化物を適用することができる。また上記金属酸化物からなる酸化物半導体層中に
酸化珪素を含ませてもよい。
【００１２】
本発明の一態様として、ボトムゲート構造の薄膜トランジスタを用いる。具体的には、酸
化膜半導体層上にソース電極層及びドレイン電極層が重なるチャネルエッチ型であり、酸
化物半導体層はチャネル形成領域上部において酸化物半導体層の一部がエッチングされて
いる構造とする。
【００１３】
また、本発明の他の一態様は、絶縁表面上にゲート電極層と、ゲート電極層上方に第１の
絶縁層と、第１の絶縁層上方にインジウム、ガリウム、及び亜鉛を含む酸化物半導体層と
、酸化物半導体層上方にソース電極層またはドレイン電極層と、ソース電極層またはドレ
イン電極層を覆う第２の絶縁層とを有し、酸化物半導体層は、ソース電極層またはドレイ
ン電極層と重なる領域よりも膜厚の薄い領域を有し、第２の絶縁層は、酸化物半導体層の
膜厚の薄い領域と接し、酸化物半導体層の膜厚の薄い領域は、電子線回折パターンの解析
においてスポットが明確に現れる結晶系、及び、ハロー状のパターンが現れる非晶質系の
いずれでもないインキュベーション状態を有することを特徴とする半導体装置である。
【００１４】
本明細書において、インキュベーション状態とは、電子線回折パターンの解析においてス
ポットが明確に現れる結晶系、及び、ハロー状のパターンが現れる非晶質系のいずれでも
ないが、電子線回折パターンの解析におけるスポットは明確でないがそれが現れ、周期性
を有している状態を指している。また、インキュベーション状態は、モル数比がＩｎ２Ｏ
３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１や、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２
のスパッタ法による成膜用ターゲットなどを用いて得られる酸化物半導体膜の状態であり
、ＩｎＧａＺｎＯ４の結晶構造（図３５参照。）や、Ｉｎ２Ｇａ２ＺｎＯ７の結晶構造（
図３４参照。）などの安定な結晶構造にいたる直前の状態、即ち、一部の結合はできてい
るが、一つの結晶にまで安定な分子構造を有する結晶になっていない前駆体を指している
。
【００１５】
インキュベーション状態を示すパターンの例を図２８、図２９、図３０、及び図３１に示
す。また、インキュベーション状態を有するＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体層を
薄膜トランジスタのチャネル形成領域として用いたチャネルエッチ型の薄膜トランジスタ
の断面を高分解能透過電子顕微鏡（日立製作所製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で観
察した写真を図２６に示し、酸化物半導体層とその上に接する酸化物絶縁層の界面を走査
透過型電子顕微鏡（日立製作所製「ＨＤ−２７００」：ＳＴＥＭ）で加速電圧を２００ｋ
Ｖとし、観察した高倍写真（４００万倍）を図２７に示す。
【００１６】
また、比較例として電子線回折パターンの解析においてスポットが明確に現れる結晶系の
パターンの一例を図３２に示す。図３２に示す電子線回折パターンは、既知の格子定数を
比較すると、結晶構造は、図３４に示すＩｎ２Ｇａ２ＺｎＯ７である。図３４は、結晶構
造の模式図であり、ａｂ面内でＩｎ原子が取りうるサイト２０１、Ｉｎ原子２０２、Ｇａ
原子またはＺｎ原子のいずれか一の原子２０３、酸素原子２０４をそれぞれ示している。
【００１７】
また、比較例として電子線回折パターンの解析においてハロー状のパターンが現れる非晶
質系のパターンを図３３に示す。
【００１８】
図２８、図２９、図３０、及び図３１に示されるインキュベーション状態を示すパターン
は、図３２や図３３と異なっている。
【００１９】
また、上記構成において、薄膜トランジスタのゲート電極層、ソース電極層及びドレイン
電極層は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、
ネオジム、スカンジウムから選ばれた金属元素を主成分とする膜、若しくはそれらの合金
膜を用いる。また、ソース電極層及びドレイン電極層は、上述した元素を含む単層に限定
されず、二層以上の積層を用いることができる。
【００２０】
また、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸
化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の
透光性を有する酸化物導電層をソース電極層、ドレイン電極層及びゲート電極層に用いる
ことで画素部の透光性を向上させ、開口率を高くすることもできる。
【００２１】
また、本発明の一態様である薄膜トランジスタを用いて、駆動回路部及び画素部を同一基
板上に形成し、ＥＬ素子、液晶素子または電気泳動素子などを用いて表示装置を作製する
ことができる。
【００２２】
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが
好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ま
しい。
【００２３】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
【００２４】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【００２５】
また、本明細書中で連続成膜とは、スパッタ法で行う第１の成膜工程からスパッタ法で行
う第２の成膜工程までの一連のプロセス中、被処理基板の置かれている雰囲気が大気等の
汚染雰囲気に触れることなく、常に真空中または不活性ガス雰囲気（窒素雰囲気または希
ガス雰囲気）で制御されていることを言う。連続成膜を行うことにより、清浄化された被
処理基板の水分等の再付着を回避して成膜を行うことができる。
【００２６】
同一チャンバー内で第１の成膜工程から第２の成膜工程までの一連のプロセスを行うこと
は本明細書における連続成膜の範囲にあるとする。
【００２７】
また、異なるチャンバーで第１の成膜工程から第２の成膜工程までの一連のプロセスを行
う場合、第１の成膜工程を終えた後、大気にふれることなくチャンバー間を基板搬送して
第２の成膜を施すことも本明細書における連続成膜の範囲にあるとする。
【００２８】
なお、第１の成膜工程と第２の成膜工程の間に、基板搬送工程、アライメント工程、徐冷
工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有し
ても、本明細書における連続成膜の範囲にあるとする。
【００２９】
ただし、洗浄工程、ウエットエッチング、レジスト形成といった液体を用いる工程が第１
の成膜工程と第２の成膜工程の間にある場合、本明細書でいう連続成膜の範囲には当ては
まらないとする。
【発明の効果】
【００３０】
酸化物半導体層の一部または全部をインキュベーション状態とすることにより寄生チャネ
ルの発生を抑えることができる。また、オンオフ比の高い薄膜トランジスタを得ることが
でき、良好な動特性を有する薄膜トランジスタを作製できる。
【図面の簡単な説明】
【００３１】
【図１】本発明の一態様を説明する断面図。
【図２】本発明の一態様を説明する断面図工程図。
【図３】本発明の一態様を説明する断面図工程図。
【図４】本発明の一態様を説明する平面図。
【図５】本発明の一態様を説明する平面図。
【図６】本発明の一態様を説明する平面図。
【図７】本発明の一態様を説明する平面図。
【図８】本発明の一態様を説明する断面図及び平面図。
【図９】本発明の一態様を説明する平面図。
【図１０】本発明の一態様を説明する平面図。
【図１１】半導体装置のブロック図を説明する図。
【図１２】信号線駆動回路の回路構成及びタイミングチャートを説明する図。
【図１３】シフトレジスタの構成を示す回路図。
【図１４】シフトレジスタの動作を説明する回路図およびタイミングチャート。
【図１５】本発明の一態様を説明する断面図及び平面図。
【図１６】本発明の一態様を説明する断面図。
【図１７】半導体装置の画素等価回路を説明する図。
【図１８】本発明の一態様を説明する断面図。
【図１９】本発明の一態様を説明する断面図及び平面図。
【図２０】本発明の一態様を説明する断面図。
【図２１】電子ペーパーの使用形態の例を説明する図。
【図２２】電子書籍の一例を示す外観図。
【図２３】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。
【図２４】遊技機の例を示す外観図。
【図２５】携帯電話機の一例を示す外観図。
【図２６】薄膜トランジスタの断面ＴＥＭ写真。
【図２７】薄膜トランジスタの酸化物半導体層と酸化物絶縁層の界面付近の断面ＴＥＭ写真。
【図２８】本発明の一態様を説明する電子線回折パターン。
【図２９】本発明の一態様を説明する電子線回折パターン。
【図３０】本発明の一態様を説明する電子線回折パターン。
【図３１】本発明の一態様を説明する電子線回折パターン。
【図３２】比較例である電子線回折パターン。
【図３３】比較例である電子線回折パターン。
【図３４】酸化物半導体の結晶構造の比較例を説明する図。
【図３５】酸化物半導体の結晶構造の比較例を説明する図。
【発明を実施するための形態】
【００３２】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
【００３３】
（実施の形態１）
本実施の形態では、薄膜トランジスタの構造について、図１を用いて説明する。
【００３４】
本実施の形態のチャネルエッチ型の薄膜トランジスタを図１に示す。図１は断面図であり
、その平面図を図４（Ａ）に示す。図１は、図４（Ａ）における線Ａ１−Ａ２の断面図と
なっている。
【００３５】
図１に示す薄膜トランジスタは、基板１００上にゲート電極層１０１、ゲート絶縁層１０
２、酸化物半導体層１０３、ソース電極層１０５ａ及びドレイン電極層１０５ｂを含む。
また、酸化物半導体層１０３、ソース電極層１０５ａ及びドレイン電極層１０５ｂ上に酸
化物絶縁層１０７が設けられている。
【００３６】
なお、図１に示す薄膜トランジスタは、ソース電極層１０５ａとドレイン電極層１０５ｂ
との間で酸化膜半導体層の一部がエッチングされた構造である。
【００３７】
ゲート電極層１０１は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タ
ングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分
とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で
形成することができる。好ましくはアルミニウムや銅などの低抵抗金属材料での形成が有
効であり、耐熱性や腐食性の問題から高融点金属材料と組み合わせて用いると良い。高融
点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム
、スカンジウム等を用いることができる。
【００３８】
また、画素部の開口率を向上させる目的として、ゲート電極層１０１に酸化インジウム、
酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミ
ニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導
電層を用いることもできる。
【００３９】
ゲート絶縁層１０２はＣＶＤ法やスパッタ法などで形成する酸化シリコン、酸化窒化シリ
コン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化タンタルなどの単層膜
または積層膜を用いることができる。
【００４０】
酸化物半導体層１０３は、Ｉｎ、Ｇａ、及びＺｎを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を用い
、例えばＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造とする。なお、Ｍは、ガリ
ウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃｏ）
から選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａの場合があ
ることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合が
ある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素
としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものが
ある。
【００４１】
酸化物半導体層１０３はスパッタ法を用いて形成する。膜厚は、１０ｎｍ以上３００ｎｍ
以下とし、好ましくは２０ｎｍ以上１００ｎｍ以下とする。なお、図１のように酸化物半
導体層１０３は、ソース電極層１０５ａとドレイン電極層１０５ｂの間の一部をエッチン
グするため、ソース電極層１０５ａ又はドレイン電極層１０５ｂと重なる領域よりも膜厚
の薄い領域を有する。
【００４２】
酸化物半導体層１０３は、成膜された段階でインキュベーション状態とすることが好まし
いが必要があれば加熱処理を行ってもよい。また、酸化物半導体層が成膜された段階で多
くの未結合手を有する非晶質である場合、脱水化または脱水素化処理の加熱工程を行うこ
とで、近距離にある未結合手同士が結合し合い、インキュベーション状態とする。例えば
、ＲＴＡ法等で高温短時間の脱水化または脱水素化処理を行うことが好ましい。なお、本
明細書では、窒素、または希ガス等の不活性気体雰囲気下での加熱処理を脱水化または脱
水素化のための加熱処理と呼ぶ。本明細書では、この加熱処理によってＨ２として脱離さ
せていることのみを脱水素化と呼んでいるわけではなく、Ｈ、ＯＨなどを脱離することを
含めて脱水化または脱水素化と便宜上呼ぶこととする。
【００４３】
ソース電極層１０５ａ及びドレイン電極層１０５ｂは、第１の導電層１１２ａ、１１２ｂ
、第２の導電層１１３ａ、１１３ｂ、第３の導電層１１４ａ、１１４ｂからなる３層構造
となっている。これらの材料としては、前述したゲート電極層１０１と同様の材料を用い
ることができる。
【００４４】
また、ゲート電極層１０１と同様に前述の透光性を有する酸化物導電層をソース電極層１
０５ａ及びドレイン電極層１０５ｂに用いることで画素部の透光性を向上させ、開口率を
高くすることもできる。
【００４５】
また、ソース電極層１０５ａ及びドレイン電極層１０５ｂとなる前述の金属材料を主成分
とする膜と酸化物半導体層１０３のそれぞれの間に前述の酸化物導電層を形成し、接触抵
抗を低減させることもできる。
【００４６】
酸化物半導体層１０３、ソース電極層１０５ａ及びドレイン電極層１０５ｂ上には、チャ
ネル保護層として機能する酸化物絶縁層１０７を有する。酸化物絶縁層１０７にはスパッ
タ法を用いる無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニ
ウム膜、または酸化窒化アルミニウムなどを用いる。
【００４７】
また、従来公知のアモルファス状態とも異なり、従来公知の結晶状態とも異なる電子線回
折パターンを示すインキュベーション状態を有する金属酸化物をチャネル形成領域とする
ことにより、信頼性が高く、オン電流及び電界効果移動度が高いなどの電気特性の向上し
た薄膜トランジスタを提供することができる。
【００４８】
（実施の形態２）
本実施の形態では、実施の形態１で示したチャネルエッチ型薄膜トランジスタを含む表示
装置の作製工程を例として、図２乃至図１０を用いて説明する。図２と図３は断面図で、
図４乃至図７は平面図となっており、図４乃至図７の線Ａ１−Ａ２及び線Ｂ１−Ｂ２は、
図２及び図３の断面図Ａ１−Ａ２、Ｂ１−Ｂ２に対応している。
【００４９】
まず、基板１００を準備する。基板１００は、フュージョン法やフロート法で作製される
ガラス基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を
用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板
を適用しても良い。
【００５０】
なお、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。酸化ホウ素（Ｂ２Ｏ３）と比較して酸化バリウム（ＢａＯ）を多く含ませることで、よ
り実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板
を用いることが好ましい。
【００５１】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
【００５２】
また基板１００上に下地膜として絶縁膜を形成してもよい。下地膜としては、ＣＶＤ法や
スパッタ法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、または
窒化酸化シリコン膜の単層、又は積層で形成すればよい。基板１００としてガラス基板の
ようにナトリウム等の可動イオンを含有する基板を用いる場合、下地膜として窒化シリコ
ン膜、窒化酸化シリコン膜などの窒素を含有する膜を用いることで、可動イオンが酸化物
半導体層に侵入することを防ぐことができる。
【００５３】
次に、ゲート電極層１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１を
形成するための導電膜をスパッタ法や真空蒸着法で基板１００全面に成膜する。次いで、
導電膜を基板１００全面に形成した後、第１のフォトリソグラフィ工程を行い、レジスト
マスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極層１
０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する。このとき
段切れ防止のために、少なくともゲート電極層１０１の端部にテーパー形状が形成される
ようにエッチングするのが好ましい。この段階での断面図を図２（Ａ）に示した。なお、
この段階での平面図が図４（Ｂ）に相当する。
【００５４】
ゲート電極層１０１を含むゲート配線と容量配線１０８、ゲート配線端子部の第１の端子
１２１は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、
ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分とする合金材
料、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で形成すること
ができる。好ましくはアルミニウムや銅などの低抵抗金属材料での形成が有効であるが、
耐熱性や腐食性の問題から高融点金属材料と組み合わせて用いると良い。高融点金属材料
としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジ
ウム等を用いることができる。
【００５５】
例えば、ゲート電極層１０１の積層構造としては、アルミニウム層上にモリブデン層が積
層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層
上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデ
ン層とを積層した二層構造とすることが好ましい。３層の積層構造としては、アルミニウ
ム、アルミニウムとシリコンの合金、アルミニウムとチタンの合金またはアルミニウムと
ネオジムの合金を中間層とし、タングステン、窒化タングステン、窒化チタンまたはチタ
ンを上下層として積層した構造とすることが好ましい。
【００５６】
このとき、一部の電極層や配線層に透光性を有する酸化物導電層を用いて開口率を向上さ
せることもできる。例えば、酸化物導電層には酸化インジウム、酸化インジウム酸化スズ
合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アル
ミニウム、または酸化亜鉛ガリウム等を用いることができる。
【００５７】
次いで、ゲート電極層１０１を覆い、ゲート絶縁層１０２を全面に成膜する。ゲート絶縁
層１０２はＣＶＤ法やスパッタ法などを用い、膜厚を５０ｎｍ以上２５０ｎｍ以下とする
。
【００５８】
例えば、ゲート絶縁層１０２としてスパッタ装置を用いて酸化シリコン膜を１００ｎｍの
厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリコン膜に限定されるも
のでなく、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウ
ム、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造
として形成しても良い。
【００５９】
また、島状の酸化物半導体層１０３を形成するための酸化物半導体膜を成膜する前に、ア
ルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層１０２の表
面に付着しているゴミを除去する処理を行ってもよい。逆スパッタとは、ターゲット側に
電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近
傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素
、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、Ｎ２Ｏなどを加えた雰囲
気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行って
もよい。逆スパッタ処理後、大気に曝すことなく酸化物半導体膜を成膜することによって
、ゲート絶縁層１０２と酸化物半導体層１０３の界面にゴミや水分が付着するのを防ぐこ
とができる。
【００６０】
次いで、ゲート絶縁層１０２上に、膜厚５ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ
以上４０ｎｍ以下の酸化物半導体膜を形成する。
【００６１】
酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚ
ｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系
、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、
またはＺｎ−Ｏ系の酸化物半導体膜を用いることができる。また、酸化物半導体膜は、希
ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン
）及び酸素混合雰囲気下においてスパッタ法により形成することができる。
【００６２】
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体成膜用ターゲット（モル数比がＩｎ
２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１
：１：２）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直
流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下で成膜する。なお、
パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミと
もいう）が軽減でき、膜厚分布も均一となるために好ましい。本実施の形態では、酸化物
半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体成膜用ターゲットを用い、スパッ
タ装置により膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を成膜する。
【００６３】
また、酸化物半導体成膜用ターゲットの相対密度は８０％以上、好ましくは９５％以上、
さらに好ましくは９９．９％以上とするのが好ましい。相対密度の高いターゲットを用い
ると、形成される酸化物半導体膜中の不純物濃度を低減することができ、電気特性及び信
頼性の高い薄膜トランジスタを得ることができる。
【００６４】
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法、直流電源を用いる
ＤＣスパッタ法、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法がある。ＲＦ
スパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜
する場合に用いられる。
【００６５】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
【００６６】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
【００６７】
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
【００６８】
また、スパッタ法による成膜中に光やヒータによって基板を４００℃以上７００℃以下に
加熱してもよい。成膜中に加熱することで、成膜と同時にスパッタによる損傷を修復させ
る。
【００６９】
また、酸化物半導体膜の成膜を行う前に、スパッタ装置内壁や、ターゲット表面やターゲ
ット材料中に残存している水分または水素を除去するためにプレヒート処理を行うと良い
。プレヒート処理としては成膜チャンバー内を減圧下で２００℃〜６００℃に加熱する方
法や、加熱しながら窒素や不活性ガスの導入と排気を繰り返す方法等がある。プレヒート
処理を終えたら、基板またはスパッタ装置を冷却した後大気にふれることなく酸化物半導
体膜の成膜を行う。この場合のターゲット冷却液は、水ではなく油脂等を用いるとよい。
加熱せずに窒素の導入と排気を繰り返しても一定の効果が得られるが、加熱しながら行う
となお良い。
【００７０】
また、酸化物半導体膜の成膜を行う前、または成膜中、または成膜後に、スパッタ装置内
に残存している水分などをクライオポンプを用いて除去することが好ましい。
【００７１】
次に、第２のフォトリソグラフィ工程を行い、レジストマスクを形成し、Ｉｎ−Ｇａ−Ｚ
ｎ−Ｏ系膜をエッチングする。エッチングには、クエン酸やシュウ酸などの有機酸をエッ
チングとして用いることができる。ここでは、ＩＴＯ０７Ｎ（関東化学社製）を用いたウ
ェットエッチングにより、不要な部分を除去してＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を島状にし、
酸化物半導体層１１１を形成する。酸化物半導体層１１１の端部をテーパー状にエッチン
グすることで、段差形状による配線の段切れを防ぐことができる。なお、ここでのエッチ
ングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。この段階で
の断面図を図２（Ｂ）に示した。この段階での平面図が図５に相当する。
【００７２】
また、必要であれば、酸化物半導体層の脱水化または脱水素化を行う。この脱水化または
脱水素化を行う第１の加熱処理は、高温のガス（窒素、または希ガス等の不活性ガス）や
光を用いて５００℃以上７５０℃以下（若しくはガラス基板の歪点以下の温度）で１分間
以上１０分間以下程度、好ましくは６５０℃、３分間以上６分間以下程度のＲＴＡ（Ｒａ
ｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）処理で行うことができる。ＲＴＡ法を用いれば
、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理
することができる。なお、第１の加熱処理は、酸化物半導体層１１１を形成後のタイミン
グに限らず、フォトリソグラフィ工程の前や、酸化物半導体層１１１を形成後などで複数
回行っても良い。
【００７３】
なお、第１の加熱処理においては、雰囲気中に、水、水素などが含まれないことが好まし
い。または、加熱処理装置に導入する不活性ガスの純度を、６Ｎ（９９．９９９９％）以
上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好
ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００７４】
次いで、第３のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングに
より不要な部分を除去してゲート電極層１０１と同じ材料の配線や電極層に達するコンタ
クトホールを形成する。このコンタクトホールは後に形成する導電膜と直接接続するため
に設ける。例えば、駆動回路部において、ゲート電極層とソース電極層或いはドレイン電
極層と直接接する薄膜トランジスタや、端子部のゲート配線と電気的に接続する端子を形
成する場合にコンタクトホールを形成する。
【００７５】
次に、酸化物半導体層１１１およびゲート絶縁層１０２上に金属材料からなる第１の導電
層１１２、第２の導電層１１３、第３の導電層１１４をスパッタ法や真空蒸着法で成膜す
る。この段階での平面図を図２（Ｃ）に示した。
【００７６】
第１の導電層１１２、第２の導電層１１３、第３の導電層１１４の材料としては、前述し
たゲート電極層１０１と同様の材料を用いることができる。
【００７７】
ここでは、第１の導電層１１２及び第３の導電層１１４として耐熱性導電性材料であるチ
タンを用い、第２の導電層１１３としてネオジムを含むアルミニウム合金を用いる。この
ような構成にすることで、アルミニウムの低抵抗性を活かしつつ、ヒロックの発生を低減
することができる。なお、本実施の形態では第１の導電層１１２乃至第３の導電層１１４
からなる３層構造としたが、これに限られることはなく、単層構造としてもよいし、２層
構造としてもよいし、４層以上の構造としてもよい。例えば、チタン膜の単層構造として
もよいし、シリコンを含むアルミニウム膜の単層構造としてもよい。
【００７８】
次に、第４のフォトリソグラフィ工程を行い、レジストマスク１３１を形成し、エッチン
グにより不要な部分を除去してソース電極層１０５ａ及びドレイン電極層１０５ｂ、酸化
物半導体層１０３及び接続電極１２０を形成する。この際のエッチング方法としてウェッ
トエッチングまたはドライエッチングを用いる。例えば、第１の導電層１１２及び第３の
導電層１１４にチタンを、第２の導電層１１３にネオジムを含むアルミニウム合金を用い
る場合には、過酸化水素水又は加熱塩酸をエッチャントに用いてウェットエッチングする
ことができる。このエッチング工程において、酸化物半導体層１０３の一部がエッチング
され、ソース電極層１０５ａとドレイン電極層１０５ｂの間に、ソース電極層１０５ａ又
はドレイン電極層１０５ｂと重なる領域よりも膜厚の薄い領域を有する酸化物半導体層１
０３となる。この段階での断面図を図３（Ａ）に示した。なお、この段階での平面図が図
６に相当する。
【００７９】
また、第１の導電層１１２、第２の導電層１１３、第３の導電層１１４、酸化物半導体層
１０３のエッチングを過酸化水素水又は加熱塩酸をエッチャントとするエッチングで一度
に行うことができるため、ソース電極層１０５ａ又はドレイン電極層１０５ｂ及び酸化物
半導体層１０３の端部は一致し、連続的な構造とすることができる。またウェットエッチ
ングを用いるために、エッチングが等方的に行われ、ソース電極層１０５ａ及びドレイン
電極層１０５ｂの端部はレジストマスク１３１より後退している。以上の工程で酸化物半
導体層１０３をチャネル形成領域とする薄膜トランジスタ１７０が作製できる。
【００８０】
ここで、ゲート電極層１０１と同様に前述の透光性を有する酸化物導電層をソース電極層
１０５ａ及びドレイン電極層１０５ｂに用いることで画素部の透光性を向上させ、開口率
を高くすることもできる。
【００８１】
また、この第４のフォトリソグラフィ工程において、ソース電極層１０５ａ及びドレイン
電極層１０５ｂと同じ材料である第２の端子１２２をソース配線端子部に残す。なお、第
２の端子１２２はソース配線（ソース電極層１０５ａ又はドレイン電極層１０５ｂを含む
ソース配線）と電気的に接続されている。
【００８２】
また、端子部において、接続電極１２０は、ゲート絶縁膜に形成されたコンタクトホール
を介して端子部の第１の端子１２１と直接接続される。なお、ここでは図示しないが、上
述した工程と同じ工程を経て駆動回路の薄膜トランジスタのソース配線あるいはドレイン
配線とゲート電極が直接接続される。
【００８３】
また、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジ
ストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低
コスト化が図れる。
【００８４】
次いで、レジストマスク１３１を除去し、薄膜トランジスタ１７０を覆う酸化物絶縁層１
０７を形成する。酸化物絶縁層１０７はスパッタ法などを用いて得られる酸化シリコン膜
、酸化窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などの酸化物絶縁層を用い
ることができる。
【００８５】
酸化物絶縁層１０７は、スパッタリング法など、酸化物絶縁層に水、水素等の不純物を混
入させない方法を適宜用いて形成することができる。本実施の形態では、酸化物絶縁層と
して酸化珪素膜をスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上３
００℃以下とすればよく、本実施の形態では１００℃とする。ここで、成膜時に水、水素
等の不純物を混入させない方法として、成膜前に減圧下で１５０℃以上３５０℃以下の温
度で２分間以上１０分間以下のプリベークを行い、大気に触れることなく酸化物絶縁層を
形成することが望ましい。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的
にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素
混合雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットま
たは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及
び希ガス雰囲気下でスパッタリング法により酸化珪素膜を形成することができる。低抵抗
化した酸化物半導体層に接して形成する酸化物絶縁層は、水分や、水素イオンや、ＯＨ−
などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜が好ま
しい。
【００８６】
本実施の形態では、純度が６Ｎであり、柱状多結晶Ｂドープの珪素ターゲット（抵抗値０
．０１Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧
力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパル
スＤＣスパッタ法により成膜する。膜厚は３００ｎｍとする。
【００８７】
次いで、必要であれば、不活性ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上
４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５
０℃、１時間の第２の加熱処理を行う。または、第１の加熱処理と同様に高温短時間のＲ
ＴＡ処理を行っても良い。
【００８８】
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物絶縁層１
０７のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成
する。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２
７、接続電極１２０に達するコンタクトホール１２６も形成する。この段階での断面図を
図３（Ｂ）に示す。
【００８９】
次いで、レジストマスクを除去した後、透光性を有する導電膜を成膜する。透光性を有す
る導電膜の材料としては、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金
（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用い
て形成する。このような材料のエッチング処理は塩酸系の溶液により行う。ただし、特に
ＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化
インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
【００９０】
次に、第６のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去して画素電極層１１０を形成する。
【００９１】
また、この第６のフォトリソグラフィ工程において、容量部におけるゲート絶縁層１０２
及び酸化物絶縁層１０７を誘電体として、容量配線１０８と画素電極層１１０とで保持容
量が形成される。
【００９２】
また、この第６のフォトリソグラフィ工程において、第１の端子１２１及び第２の端子１
２２をレジストマスクで覆い端子部に形成された透光性を有する導電膜１２８、１２９を
残す。透光性を有する導電膜１２８、１２９はＦＰＣとの接続に用いられる電極または配
線となる。第１の端子１２１と直接接続された接続電極１２０上に形成された透光性を有
する導電膜１２８は、ゲート配線の入力端子として機能する接続用の端子電極となる。第
２の端子１２２上に形成された透光性を有する導電膜１２９は、ソース配線の入力端子と
して機能する接続用の端子電極である。
【００９３】
次いで、レジストマスクを除去し、この段階での断面図を図３（Ｃ）に示す。なお、この
段階での平面図が図７に相当する。
【００９４】
また、図８（Ａ１）、図８（Ａ２）は、この段階でのゲート配線端子部の平面図及び断面
図をそれぞれ図示している。図８（Ａ１）は図８（Ａ２）中のＣ１−Ｃ２線に沿った断面
図に相当する。図８（Ａ１）において、保護絶縁膜１５４および第２の端子１５０上に形
成される透光性を有する導電膜１５５は、入力端子として機能する接続用の端子電極であ
る。また、図８（Ａ１）において、ゲート配線端子部では、ゲート配線と同じ材料で形成
される第１の端子１５１と、ソース配線と同じ材料で形成される接続電極１５３とがゲー
ト絶縁層１５２を介して重なり直接接して導通させている。また、接続電極１５３と透光
性を有する導電膜１５５が保護絶縁膜１５４に設けられたコンタクトホールを介して直接
接して導通させている。
【００９５】
また、図８（Ｂ１）、及び図８（Ｂ２）は、ソース配線端子部の平面図及び断面図をそれ
ぞれ図示している。また、図８（Ｂ１）は図８（Ｂ２）中のＤ１−Ｄ２線に沿った断面図
に相当する。図８（Ｂ１）において、保護絶縁膜１５４および接続電極１５３上に形成さ
れる透光性を有する導電膜１５５は、入力端子として機能する接続用の端子電極である。
また、図８（Ｂ１）において、ソース配線端子部では、ゲート配線と同じ材料で形成され
る電極１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲート絶縁
層１５２を介して重なる。電極１５６は第２の端子１５０とは電気的に接続しておらず、
電極１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなど
に設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することが
できる。また、第２の端子１５０は、保護絶縁膜１５４を介して透光性を有する導電膜１
５５と電気的に接続している。
【００９６】
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【００９７】
こうして６回のフォトリソグラフィ工程により、６枚のフォトマスクを使用して、チャネ
ルエッチ型の薄膜トランジスタ１７０及び保持容量部を完成させることができる。また、
チャネルエッチ型の薄膜トランジスタ１７０は、インキュベーション状態を有するＩｎ−
Ｇａ−Ｚｎ−Ｏ系の酸化物半導体層をチャネル形成領域として用いた薄膜トランジスタで
あり、その断面を高分解能透過電子顕微鏡で観察した写真が図２６に相当する。
【００９８】
そして、これらを個々の画素に対応してマトリクス状に配置し、画素部を構成することに
よりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる
。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００９９】
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子
部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定す
るための端子である。
【０１００】
また、本実施の形態は、図７の画素構成に限定されず、図７とは異なる平面図の例を図９
に示す。図９では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜
及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及び
容量配線と接続する第３の端子は省略することができる。なお、図９において、図７と同
じ部分には同じ符号を用いて説明する。
【０１０１】
また、図７の画素構成とは異なる例を図１０に示す。図１０では、ソース電極層１０５ａ
及びドレイン電極層１０５ｂと同じ材料である容量電極層１２４をゲート絶縁層１０２上
に形成し、画素電極層１１０は酸化物絶縁層１０７に設けられたコンタクトホール１０９
を介して容量電極層１２４と電気的に接続する。図１０の画素構成において、保持容量は
、容量部におけるゲート絶縁層１０２を誘電体として、容量電極層１２４と容量配線１０
８とで保持容量が形成される。
【０１０２】
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
【０１０３】
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、また
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
【０１０４】
また、垂直同期周波数を１．５倍、好ましくは２倍以上にすることで動画特性を改善する
、所謂、倍速駆動と呼ばれる駆動技術もある。
【０１０５】
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源とし
て、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して
複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥ
Ｄの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
【０１０６】
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
【０１０７】
本実施の形態で得られるｎチャネル型のトランジスタは、インキュベーション状態である
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜をチャネル形成領域に用いており、良好な動特性を有するため
、これらの駆動技術を組み合わせることができる。
【０１０８】
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は
、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電
位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示
装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従
って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
【０１０９】
以上の工程により、電気特性が良好で信頼性の高い薄膜トランジスタ及び該薄膜トランジ
スタを用いた表示装置を提供することができる。
【０１１０】
なお、本実施の形態に示す構成は、実施の形態１に示した構成を適宜組み合わせて用いる
ことができる。
【０１１１】
（実施の形態３）
本実施の形態では、同一基板上に少なくとも駆動回路部の一部と、画素部に配置する薄膜
トランジスタを作製する例について以下に説明する。
【０１１２】
画素部に配置する薄膜トランジスタは、実施の形態１または実施の形態２に従って形成す
る。また、実施の形態１または実施の形態２に示す薄膜トランジスタはｎチャネル型ＴＦ
Ｔであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の
一部を画素部の薄膜トランジスタと同一基板上に形成する。
【０１１３】
アクティブマトリクス型表示装置のブロック図の一例を図１１（Ａ）に示す。表示装置の
基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆
動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線
が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路
５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線
と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されてい
る。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉ
ｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御Ｉ
Ｃともいう）に接続されている。
【０１１４】
図１１（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信
号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため
、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。ま
た、基板５３００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の
接続数が増える。同じ基板５３００上に駆動回路を設けた場合、その配線間の接続数を減
らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
【０１１５】
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）（スタート信号はスタートパルス
ともいう）、走査線駆動回路用クロック信号（ＧＣＫ１）を供給する。また、タイミング
制御回路５３０５は、第２の走査線駆動回路５３０３に対し、一例として、第２の走査線
駆動回路用スタート信号（ＧＳＰ２）、走査線駆動回路用クロック信号（ＧＣＫ２）を供
給する。タイミング制御回路５３０５は、信号線駆動回路５３０４に、信号線駆動回路用
スタート信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、ビデオ信号用デー
タ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラッチ信号（ＬＡＴ）を供給するものとす
る。なお各クロック信号は、周期のずれた複数のクロック信号でもよいし、クロック信号
を反転させた信号（ＣＫＢ）とともに供給されるものであってもよい。なお、第１の走査
線駆動回路５３０２と第２の走査線駆動回路５３０３との一方を省略することが可能であ
る。
【０１１６】
図１１（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第
２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆
動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該
構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄
膜トランジスタによって、基板５３００に形成する駆動回路を構成することができる。し
たがって、表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを
図ることができる。
【０１１７】
また、実施の形態１または実施の形態２に示す薄膜トランジスタは、ｎチャネル型ＴＦＴ
である。図１２（Ａ）、図１２（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路
の構成、動作について一例を示し説明する。
【０１１８】
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。
スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然
数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々
、薄膜トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトランジス
タを有する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋが、ｎチャネル型ＴＦＴであ
る例を説明する。
【０１１９】
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する
。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１
〜５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第２端子
は、各々、信号線Ｓ１〜Ｓｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿
ｋのゲートは、配線５６０５＿１と接続される。
【０１２０】
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号
、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６
０２＿Ｎを順番に選択する機能を有する。
【０１２１】
スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋ
との導通状態（第１端子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿
１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。
このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。また薄
膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋ
と信号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋ
の電位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６
０３＿１〜５６０３＿ｋは、各々、スイッチとしての機能を有する。
【０１２２】
なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。
【０１２３】
次に、図１２（Ａ）の信号線駆動回路の動作について、図１２（Ｂ）のタイミングチャー
トを参照して説明する。図１２（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号
Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各
々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ
＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、
信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲー
ト選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々
、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間で
ある。
【０１２４】
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０
５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５
６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ
５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信
号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、
Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ
）は、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属
する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにお
いて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が
書き込まれる。
【０１２５】
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。
【０１２６】
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１ま
たは実施の形態２に示す薄膜トランジスタで構成される回路を用いることが可能である。
この場合、シフトレジスタ５６０１が有する全てのトランジスタを単極性のトランジスタ
で構成することができる。
【０１２７】
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図１３及び図１４を用いて説明する。
【０１２８】
走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバ
ッファを有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（
ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成さ
れる。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給され
る。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そし
て、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファ
は大きな電流を流すことが可能なものが用いられる。
【０１２９】
シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（
Ｎは３以上の自然数）を有している（図１３（Ａ）参照）。図１３（Ａ）に示すシフトレ
ジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の
配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２
、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信
号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からの
スタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎの
パルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回
路からの信号（前段信号ＯＵＴ（ｎ−１）という）（ｎは２以上の自然数）が入力される
。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３か
らの信号が入力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段
後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ
＋２）という）が入力される。従って、各段のパルス出力回路からは、後段及び／または
二つ前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）〜Ｏ
ＵＴ（Ｎ）（ＳＲ））、別の配線等に入力される第２の出力信号（ＯＵＴ（１）〜ＯＵＴ
（Ｎ））が出力される。なお、図１３（Ａ）に示すように、シフトレジスタの最終段の２
つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないが、一例としては、別途第６の配
線１６より第２のスタートパルスＳＰ２、第７の配線１７より第３のスタートパルスＳＰ
３をそれぞれ入力する構成とすればよい。または、別途シフトレジスタの内部で生成され
た信号であってもよい。例えば、画素部へのパルス出力に寄与しない第（Ｎ＋１）のパル
ス出力回路１０＿（Ｎ＋１）、第（Ｎ＋２）のパルス出力回路１０＿（Ｎ＋２）を設け（
ダミー段ともいう）、当該ダミー段より第２のスタートパルス（ＳＰ２）及び第３のスタ
ートパルス（ＳＰ３）に相当する信号を生成する構成としてもよい。
【０１３０】
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位
レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第
４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第
１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ
、ＳＣＫということもあるが、ここではＣＫとして説明を行う。
【０１３１】
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１
〜第４の配線１４のいずれかと電気的に接続されている。例えば、図１３（Ａ）において
、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接
続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３
が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、
第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の
配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続され
ている。
【０１３２】
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１３（Ｂ）参
照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信
号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３
の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタート
パルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力
端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より
第２の出力信号ＯＵＴ（１）が出力されていることとなる。
【０１３３】
次に、パルス出力回路の具体的な回路構成の一例について、図１３（Ｃ）で説明する。
【０１３４】
図１３（Ｃ）に示した第１のパルス出力回路１０＿１は、第１のトランジスタ３１〜第
１１のトランジスタ４１を有している。また、上述した第１の入力端子２１〜第５の入力
端子２５、及び第１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤ
Ｄが供給される電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電
位ＶＳＳが供給される電源線５３から、第１のトランジスタ３１〜第１１のトランジスタ
４１に信号、または電源電位が供給される。ここで図１３（Ｃ）における各電源線の電源
電位の大小関係は、第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上とし、第２の電源
電位ＶＣＣは第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（
ＣＫ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返
す信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源
線５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動作に影響を
与えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、
トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。
【０１３５】
図１３（Ｃ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接
続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極
が第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子
が電源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気
的に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されて
いる。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、
第２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、
第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接
続されている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、
第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電
極に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第
６のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２の
トランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続
され、ゲート電極が第５の入力端子２５に電気的に接続されている。第７のトランジスタ
３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８
の第２端子に電気的に接続され、ゲート電極が第３の入力端子２３に電気的に接続されて
いる。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び
第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第２の入力端子
２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジ
スタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端
子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に
電気的に接続され、ゲート電極が電源線５２に電気的に接続されている。第１０のトラン
ジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出
力端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気
的に接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接
続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトラン
ジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されて
いる。
【０１３６】
図１３（Ｃ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ
４０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする
。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、
第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトラン
ジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノード
Ｂとする（図１４（Ａ）参照）。
【０１３７】
図１４（Ａ）に、図１３（Ｃ）で説明したパルス出力回路を第１のパルス出力回路１０＿
１に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６
及び第２の出力端子２７に入力または出力される信号を示している。
【０１３８】
具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端
子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信
号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子
２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ
（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力
される。
【０１３９】
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの
端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導
体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソー
スの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トラ
ンジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインである
かを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソ
ースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１
端子、第２端子と表記する場合がある。
【０１４０】
ここで、図１４（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図１４（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場
合、図１４（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当
する。
【０１４１】
なお、図１４（Ａ）に示すように、ゲート電極に第２の電源電位ＶＣＣが印加される第９
のトランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以
下のような利点がある。
【０１４２】
ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブ
ートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２
端子であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして
、第１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。その
ため、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間
ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタ
の劣化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９
のトランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電
位は上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないように
することができる。つまり、第９のトランジスタ３９を設けることにより、第１のトラン
ジスタ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることが
できる。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１の
ゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる
第１のトランジスタ３１の劣化を抑制することができる。
【０１４３】
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２
端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトラン
ジスタ３９を省略してもよく、トランジスタ数を削減する利点がある。
【０１４４】
なお第１のトランジスタ３１乃至第１１のトランジスタ４１の半導体層として、インキュ
ベーション状態を有するＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を用いることにより、薄膜トランジス
タのオフ電流を低減すると共に、オン電流及び電界効果移動度を高めることが出来ると共
に、劣化の度合いを低減することが出来るため、回路内の誤動作を低減することができる
。またインキュベーション状態を有するＩｎ−Ｇａ−Ｚｎ−Ｏ系膜をチャネル形成領域に
用いたトランジスタは、アモルファスシリコンを用いたトランジスタに比べ、ゲート電極
に高電位が印加されることによるトランジスタの劣化の程度が小さい。そのため、第２の
電源電位ＶＣＣを供給する電源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得
られ、且つ回路間を引き回す電源線の数を低減することができるため、回路の小型化を図
ることが出来る。
【０１４５】
なお、第７のトランジスタ３７のゲート電極に第３の入力端子２３によって供給されるク
ロック信号、第８のトランジスタ３８のゲート電極に第２の入力端子２２によって供給さ
れるクロック信号は、第７のトランジスタ３７のゲート電極に第２の入力端子２２によっ
て供給されるクロック信号、第８のトランジスタ３８のゲート電極に第３の入力端子２３
によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏
する。なお、図１４（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び
第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８の
トランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジ
スタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３
の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲー
ト電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して
２回生じることとなる。一方、図１４（Ａ）に示すシフトレジスタにおいて第７のトラン
ジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７
がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオフ
、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第
３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のトラン
ジスタ３８のゲート電極の電位の低下による一回に低減することができる。そのため、第
７のトランジスタ３７のゲート電極に第３の入力端子２３からクロック信号ＣＫ３が供給
され、第８のトランジスタ３８のゲート電極に第２の入力端子２２からクロック信号ＣＫ
２が供給される結線関係とすることが好適である。なぜなら、ノードＢの電位の変動回数
が低減され、またノイズを低減することが出来るからである。
【０１４６】
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する
期間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス
出力回路の誤動作を抑制することができる。
【０１４７】
（実施の形態４）
実施の形態１及び２に示す薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さ
らには駆動回路部に用いて表示機能を有する半導体装置（表示装置ともいう）を作製する
ことができる。また、実施の形態１及び２に示す薄膜トランジスタを用いて駆動回路部の
一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成するこ
とができる。
【０１４８】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
【０１４９】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的に
は、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜
を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、
あらゆる形態があてはまる。
【０１５０】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒ
ｉｎｔｅｄ  ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０１５１】
本実施の形態では、半導体装置の一形態に相当する液晶表示パネルの外観及び断面につい
て、図１５を用いて説明する。図１５（Ａ１）（Ａ２）は、第１の基板４００１上に形成
された実施の形態１及び２で示したインキュベーション状態であるＩｎ−Ｇａ−Ｚｎ−Ｏ
系膜をチャネル形成領域として含む薄膜トランジスタ４０１０、４０１１、及び液晶素子
４０１３を、第１の基板４００１と第２の基板４００６との間にシール材４００５によっ
て封止した、パネルの上面図であり、図１５（Ｂ）は、図１５（Ａ１）（Ａ２）のＭ−Ｎ
における断面図に相当する。
【０１５２】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体又は多結晶半導体で形成された信号線駆動回路４００３が実装されている。
【０１５３】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ法、ワ
イヤボンディング法、或いはＴＡＢ法などを用いることができる。図１５（Ａ１）は、Ｃ
ＯＧ方法により信号線駆動回路４００３を実装する例であり、図１５（Ａ２）は、ＴＡＢ
方法により信号線駆動回路４００３を実装する例である。
【０１５４】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図１５（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２
１が設けられている。
【０１５５】
薄膜トランジスタ４０１０、４０１１は、インキュベーション状態であるＩｎ−Ｇａ−Ｚ
ｎ−Ｏ系膜をチャネル形成領域として含む実施の形態１及び２に示す薄膜トランジスタを
適用することができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１は
ｎチャネル型薄膜トランジスタである。
【０１５６】
絶縁層４０４４上において駆動回路用の薄膜トランジスタ４０１１の酸化物半導体層のチ
ャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０は画素
電極層４０３０と同じ材料を用いて同一工程で形成することができる。導電層４０４０を
酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後に
おける薄膜トランジスタ４０１１のしきい値電圧の変化量を低減することができる。また
、導電層４０４０は、電位が薄膜トランジスタ４０１１のゲート電極層と同じでもよいし
、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電
層４０４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０１５７】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが
重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電
極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶
縁層４０３２、４０３３を介して液晶層４００８を挟持している。なお、図示はしていな
いが、カラーフィルタは第１の基板４００１または第２の基板４００６のどちら側に設け
ても良い。
【０１５８】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フ
ィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステ
ルフィルムで挟んだ構造のシートを用いることもできる。
【０１５９】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続され
る。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０
３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４０
０５に含有させる。
【０１６０】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓｅ
ｃ．以上１００μｓｅｃ．以下と短く、光学的等方性であるため配向処理が不要であり、
視野角依存性が小さい。なお、ブルー相を用いる場合は、図１５の構成に限らず、対向電
極層４０３１に相当する電極層が画素電極層４０３０と同じ基板側に形成された構造の、
所謂横電界モードの構成を用いても良い。
【０１６１】
なお本実施の形態は透過型液晶表示装置の例であるが、本発明は反射型液晶表示装置でも
半透過型液晶表示装置でも適用できる。
【０１６２】
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に
着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設
けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び
着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスと
して機能する遮光膜を設けてもよい。
【０１６３】
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トラン
ジスタの信頼性を向上させるため、実施の形態２で得られた薄膜トランジスタを保護膜や
平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成とな
っている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物
の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、
酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アル
ミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム
膜の単層、又は積層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する
例を示すが、特に限定されず種々の方法で形成すればよい。
【０１６４】
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２
０の一層目として、スパッタ法を用いて酸化シリコン膜を形成する。保護膜として酸化シ
リコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒ
ロック防止に効果がある。
【０１６５】
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目とし
て、スパッタ法を用いて窒化シリコン膜を形成する。保護膜として窒化シリコン膜を用い
ると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化さ
せることを抑制することができる。
【０１６６】
また、保護膜を形成した後に、酸化物半導体層のアニール（３００℃以上４００℃以下）
を行ってもよい。
【０１６７】
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、アクリ
ル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性
を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏ
ｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス
）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させるこ
とで、絶縁層４０２１を形成してもよい。
【０１６８】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
【０１６９】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベ
ークする工程で同時に、酸化物半導体層のアニール（３００℃以上４００℃以下）を行っ
てもよい。絶縁層４０２１の焼成工程と酸化物半導体層のアニールを兼ねることで効率よ
く半導体装置を作製することが可能となる。
【０１７０】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
【０１７１】
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
【０１７２】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０１７３】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４及び画素部４０
０２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０１７４】
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０
３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０
１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
【０１７５】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
【０１７６】
また図１５においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
【０１７７】
図１６は、実施の形態１及び２に示すＴＦＴを適用して作製されるＴＦＴが設けられた基
板、即ちＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一
例を示している。
【０１７８】
図１６は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５等が設けられ表示領域を形成している。また、ＴＦＴ
基板２６００及び対向基板２６０１は偏光板２６０６、偏光板２６０７を備えている。着
色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の
各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基
板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されてい
る。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フ
レキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され
、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶
層との間に位相差板を有した状態で積層してもよい。
【０１７９】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉ
ｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑ
ｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０１８０】
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
【０１８１】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
【０１８２】
（実施の形態５）
本実施の形態では、実施の形態１及び２に示す薄膜トランジスタを適用した半導体装置と
して発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロ
ルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する
発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一
般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０１８３】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光する。このようなメカニズムから
、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０１８４】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
【０１８５】
図１７は、本発明を適用した半導体装置の例としてデジタル時間階調駆動を適用可能な画
素構成の一例を示す図である。
【０１８６】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は、実施の形態１及び２で示した、インキュベーション状態である酸化物半導体層（Ｉｎ
−Ｇａ−Ｚｎ−Ｏ系膜）をチャネル形成領域に用いるｎチャネル型のトランジスタを、１
つの画素に２つ用いる例を示す。
【０１８７】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一
基板上に形成される共通電位線と電気的に接続される。
【０１８８】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
【０１８９】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
【０１９０】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【０１９１】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合も信号の入力を異な
らせることで、図１７と同じ画素構成を用いることができる。
【０１９２】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、発光素子を所望の輝度とする場合の電圧を指しており、少なくと
も順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作する
ようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動
用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用
トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで
、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことがで
きる。
【０１９３】
なお、図１７に示す画素構成は、これに限定されない。例えば、図１７に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【０１９４】
次に、発光素子の構成について、図１８を用いて説明する。ここでは、発光素子駆動用Ｔ
ＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１８（Ａ）（Ｂ）
（Ｃ）の半導体装置に用いられる発光素子駆動用ＴＦＴであるＴＦＴ７００１、７０１１
、７０２１は、実施の形態１及び２で示す薄膜トランジスタと同様に作製でき、インキュ
ベーション状態であるＩｎ−Ｇａ−Ｚｎ−Ｏ系膜をチャネル形成領域として含む薄膜トラ
ンジスタである。インキュベーション状態であるＩｎ−Ｇａ−Ｚｎ−Ｏ系膜をチャネル形
成領域として含む薄膜トランジスタを用いることにより発光素子を有する半導体装置の低
消費電力を実現することができる。
【０１９５】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透光性を有していれば
よい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から
発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板
とは反対側の面から発光を取り出す両面射出構造の発光素子があり、図１７に示す画素構
成はどの射出構造の発光素子にも適用することができる。
【０１９６】
下面射出構造の発光素子について図１８（Ａ）を用いて説明する。
【０１９７】
発光素子駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が第１の電
極７０１３側に射出する場合の、画素の断面図を示す。図１８（Ａ）では、発光素子駆動
用ＴＦＴ７０１１のドレイン電極層と電気的に接続された透光性を有する導電膜７０１７
上に、発光素子７０１２の第１の電極７０１３が形成されており、第１の電極７０１３上
にＥＬ層７０１４、第２の電極７０１５が順に積層されている。
【０１９８】
透光性を有する導電膜７０１７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いることができる。
【０１９９】
また、発光素子の第１の電極７０１３は様々な材料を用いることができる。例えば、第１
の電極７０１３を陰極として用いる場合には、仕事関数が小さい材料、具体的には、例え
ば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およ
びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等
が好ましい。図１８（Ａ）では、第１の電極７０１３の膜厚は、光を透過する程度（好ま
しくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜
を、第１の電極７０１３として用いる。
【０２００】
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングし
て透光性を有する導電膜７０１７と第１の電極７０１３を形成してもよく、この場合、同
じマスクを用いてエッチングすることができるため、好ましい。
【０２０１】
また、第１の電極７０１３の周縁部は、隔壁７０１９で覆う。隔壁７０１９は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、第１の電極７０
１３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面と
なるように形成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合
、レジストマスクを形成する工程を省略することができる。
【０２０２】
また、第１の電極７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、少なくとも
発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。ＥＬ層７０１４が複数の層で構成されている場合、陰極とし
て機能する第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホ
ール注入層の順に積層する。なお、これらの内、発光層以外の層を全て設ける必要はない
。
【０２０３】
また、上記積層順に限定されず、第１の電極７０１３を陽極として機能させ、第１の電極
７０１３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層
してもよい。ただし、消費電力を比較する場合、第１の電極７０１３を陰極として機能さ
せ、第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注
入層の順に積層するほうが、駆動回路部の電圧上昇を抑制でき、消費電力を少なくできる
ため好ましい。
【０２０４】
また、ＥＬ層７０１４上に形成する第２の電極７０１５としては、様々な材料を用いるこ
とができる。例えば、第２の電極７０１５を陽極として用いる場合、仕事関数が大きい材
料、例えば、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ等や、ＩＴＯ、ＩＺＯ、ＺｎＯなどの
透光性を有する導電性材料が好ましい。また、第２の電極７０１５上に遮蔽膜７０１６、
例えば光を遮光する金属、光を反射する金属等を用いる。本実施の形態では、第２の電極
７０１５としてＩＴＯ膜を用い、遮蔽膜７０１６としてＴｉ膜を用いる。
【０２０５】
第１の電極７０１３及び第２の電極７０１５で、発光層を含むＥＬ層７０１４を挟んでい
る領域が発光素子７０１２に相当する。図１８（Ａ）に示した素子構造の場合、発光素子
７０１２から発せられる光は、矢印で示すように第１の電極７０１３側に射出する。
【０２０６】
なお、図１８（Ａ）において、発光素子７０１２から発せられる光は、カラーフィルタ層
７０３３を通過し、第２のゲート絶縁層７０３１、第１のゲート絶縁層７０３０、及び基
板７０１０を通過して射出させる。
【０２０７】
カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング法などでそれぞれ形成する。
【０２０８】
また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁
層７０３５によって覆う。なお、図１８（Ａ）ではオーバーコート層７０３４は薄い膜厚
で図示したが、オーバーコート層７０３４は、アクリル樹脂などの樹脂材料を用い、カラ
ーフィルタ層７０３３に起因する凹凸を平坦化する機能を有している。
【０２０９】
また、第２のゲート絶縁層７０３１、絶縁層７０３２、カラーフィルタ層７０３３、オー
バーコート層７０３４、及び保護絶縁層７０３５に形成され、且つ、ドレイン電極層に達
するコンタクトホールは、隔壁７０１９と重なる位置に配置する。
【０２１０】
次に、両面射出構造の発光素子について、図１８（Ｂ）を用いて説明する。
【０２１１】
図１８（Ｂ）では、発光素子駆動用ＴＦＴ７０２１のドレイン電極層と電気的に接続され
た透光性を有する導電膜７０２７上に、発光素子７０２２の第１の電極７０２３が形成さ
れており、第１の電極７０２３上にＥＬ層７０２４、第２の電極７０２５が順に積層され
ている。
【０２１２】
透光性を有する導電膜７０２７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いることができる。
【０２１３】
また、第１の電極７０２３は様々な材料を用いることができる。例えば、第１の電極７０
２３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ
等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む
合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。本
実施の形態では、第１の電極７０２３を陰極として用い、その膜厚は、光を透過する程度
（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニ
ウム膜を、第１の電極７０２３として用いる。
【０２１４】
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングし
て透光性を有する導電膜７０２７と第１の電極７０２３を形成してもよく、この場合、同
じマスクを用いてエッチングすることができ、好ましい。
【０２１５】
また、第１の電極７０２３の周縁部は、隔壁７０２９で覆う。隔壁７０２９は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、陰極である第１
の電極７０２３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成され
る傾斜面となるように形成することが好ましい。隔壁７０２９として感光性の樹脂材料を
用いる場合、レジストマスクを形成する工程を省略することができる。
【０２１６】
また、第１の電極７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、少なくとも
発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。ＥＬ層７０２４が複数の層で構成されている場合、陰極とし
て機能する第１の電極７０２３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホ
ール注入層の順に積層する。なおこれらの内、発光層以外の層を全て設ける必要はない。
【０２１７】
また、上記積層順に限定されず、第１の電極７０２３を陽極として機能させ、第１の電極
７０２３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層
に積層してもよい。ただし、消費電力を比較する場合、第１の電極７０２３を陰極として
機能させ、第１の電極７０２３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホ
ール注入層の順に積層するほうが消費電力が少ないため好ましい。
【０２１８】
また、ＥＬ層７０２４上に形成する第２の電極７０２５としては、様々な材料を用いるこ
とができる。例えば、第２の電極７０２５を陽極として用いる場合、仕事関数が大きい材
料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透光性を有する導電性材料を好ましく用いる
ことができる。本実施の形態では、第２の電極７０２５を陽極として用い、酸化珪素を含
むＩＴＯ膜を形成する。
【０２１９】
第１の電極７０２３及び第２の電極７０２５で、発光層を含むＥＬ層７０２４を挟んでい
る領域が発光素子７０２２に相当する。図１８（Ｂ）に示した素子構造の場合、発光素子
７０２２から発せられる光は、矢印で示すように第２の電極７０２５側と第１の電極７０
２３側の両方に射出する。
【０２２０】
なお、図１８（Ｂ）において、発光素子７０２２から第１の電極７０２３側に発せられる
一方の光は、カラーフィルタ層７０４３を通過し、第２のゲート絶縁層７０４１、第１の
ゲート絶縁層７０４０、及び基板７０２０を通過して射出させる。
【０２２１】
カラーフィルタ層７０４３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
【０２２２】
また、カラーフィルタ層７０４３はオーバーコート層７０４４で覆われ、さらに保護絶縁
層７０４５によって覆う。
【０２２３】
また、第２のゲート絶縁層７０４１、絶縁層７０４２、カラーフィルタ層７０４３、オー
バーコート層７０４４、及び保護絶縁層７０４５に形成され、且つ、ドレイン電極層に達
するコンタクトホールは、隔壁７０２９と重なる位置に配置する。
【０２２４】
ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、
第２の電極７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カラ
ーフィルタ層を備えた封止基板を第２の電極７０２５上方に設けることが好ましい。
【０２２５】
次に、上面射出構造の発光素子について、図１８（Ｃ）を用いて説明する。
【０２２６】
図１８（Ｃ）に、発光素子駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せら
れる光が第２の電極７００５側に抜ける場合の、画素の断面図を示す。図１８（Ｃ）では
、発光素子駆動用ＴＦＴ７００１のドレイン電極層と電気的に接続された発光素子７００
２の第１の電極７００３が形成されており、第１の電極７００３上にＥＬ層７００４、第
２の電極７００５が順に積層されている。
【０２２７】
また、第１の電極７００３は様々な材料を用いることができる。例えば、第１の電極７０
０３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ
等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む
合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。
【０２２８】
また、第１の電極７００３の周縁部は、隔壁７００９で覆う。隔壁７００９は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極７０
０３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面と
なるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合
、レジストマスクを形成する工程を省略することができる。
【０２２９】
また、第１の電極７００３及び隔壁７００９上に形成するＥＬ層７００４は、少なくとも
発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。ＥＬ層７００４が複数の層で構成されている場合、陰極とし
て機能する第１の電極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホ
ール注入層の順に積層する。なおこれらの内、発光層以外の層を全て設ける必要はない。
【０２３０】
また、上記積層順に限定されず、陽極として機能する第１の電極７００３上にホール注入
層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。
【０２３１】
図１８（Ｃ）ではＴｉ膜、アルミニウム膜、Ｔｉ膜の順に積層した積層膜上に、ホール注
入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にＭｇ：Ａ
ｇ合金薄膜とＩＴＯとの積層を形成する。
【０２３２】
ただし、ＴＦＴ７００１がｎ型の場合、第１の電極７００３上に電子注入層、電子輸送層
、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路部における電圧
上昇を抑制することができ、消費電力を少なくできるため好ましい。
【０２３３】
第２の電極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸
化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物
、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウ
ム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透
光性を有する導電膜を用いても良い。
【０２３４】
第１の電極７００３及び第２の電極７００５で発光層を含むＥＬ層７００４を挟んでいる
領域が発光素子７００２に相当する。図１８（Ｃ）に示した素子構造の場合、発光素子７
００２から発せられる光は、矢印で示すように第２の電極７００５側に射出する。
【０２３５】
また、図１８（Ｃ）において、ＴＦＴ７００１は薄膜トランジスタ１７０を用いる例を示
しているが、特に限定されない。
【０２３６】
また、図１８（Ｃ）において、ＴＦＴ７００１のドレイン電極層は、保護絶縁層７０５２
及び絶縁層７０５５に設けられたコンタクトホールを介して第１の電極７００３と電気的
に接続する。平坦化絶縁層７０５３は、ポリイミド、アクリル、ベンゾシクロブテン、ポ
リアミド、エポキシ等の樹脂材料を用いることができる。また上記樹脂材料の他に、低誘
電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リ
ンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複
数積層させることで、平坦化絶縁層７０５３を形成してもよい。平坦化絶縁層７０５３の
形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、
ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット
印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用
いることができる。
【０２３７】
また、第１の電極７００３と、隣り合う画素の第１の電極７００８とを絶縁するために隔
壁７００９を設ける。隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等
の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は
、特に感光性の樹脂材料を用い、第１の電極７００３上に開口部を形成し、その開口部の
側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔
壁７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略
することができる。
【０２３８】
また、図１８（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７０
０２として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の
発光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４
種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
【０２３９】
また、図１８（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子とし
て、発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、
フルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材
料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行う
ことができる。
【０２４０】
もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成して
もよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
【０２４１】
また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。
【０２４２】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
【０２４３】
なお、発光素子の駆動を制御する薄膜トランジスタ（発光素子駆動用ＴＦＴ）と発光素子
が電気的に接続されている例を示したが、発光素子駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
【０２４４】
なお本実施の形態で示す半導体装置は、図１８に示した構成に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。
【０２４５】
次に、実施の形態１及び２に示す薄膜トランジスタを適用した半導体装置の一形態に相当
する発光表示パネル（発光パネルともいう）の外観及び断面について、図１９を用いて説
明する。図１９（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発光素子を、
第２の基板との間にシール材によって封止した、パネルの上面図であり、図１９（Ｂ）は
、図１９（Ａ）のＨ−Ｉにおける断面図に相当する。
【０２４６】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
【０２４７】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図１９（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０２４８】
薄膜トランジスタ４５０９、４５１０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜をチャネル形成領域
として含む実施の形態１及び２に示す薄膜トランジスタを適用することができる。本実施
の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタ
である。
【０２４９】
絶縁層４５４４上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体層のチ
ャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化
物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけ
る薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導
電層４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよいし、異
なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４
５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０２５０】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定
されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の
構成は適宜変えることができる。
【０２５１】
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２５２】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
【０２５３】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
【０２５４】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、及び画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂ
から供給されている。
【０２５５】
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４
５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４
５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
【０２５６】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
【０２５７】
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透光性を有する材料を用いる。
【０２５８】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒
素を用いた。
【０２５９】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２６０】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体又は多結晶半導体によって形成された駆動回路で
実装されていてもよい。また、信号線駆動回路のみ、或いはその一部、又は走査線駆動回
路のみ、或いはその一部のみを別途形成して実装しても良く、本実施の形態は図１９の構
成に限定されない。
【０２６１】
以上の工程により、半導体装置として低消費電力であり、信頼性の高い発光表示装置（表
示パネル）を作製することができる。
【０２６２】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
【０２６３】
（実施の形態６）
本実施の形態では、実施の形態１及び２に示す薄膜トランジスタを適用した半導体装置と
して電子ペーパーの例を示す。
【０２６４】
図２０は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられる薄膜トランジスタ５８１としては、実施の形態１及び２で示すインキュ
ベーション状態を有するＩｎ−Ｇａ−Ｚｎ−Ｏ系で、一部、或いは全部が構成されている
チャネル形成領域を有する薄膜トランジスタを適用することができる。
【０２６５】
図２０の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０２６６】
基板５８０上に設けられた薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジス
タであり、ソース電極層又はドレイン電極層は第１の電極層５８７と、絶縁層５８３、５
８４、５８５に形成する開口で接しており電気的に接続している。第１の電極層５８７と
第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液
体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子
５８９の周囲は樹脂等の充填材５９５で充填されている（図２０参照。）。本実施の形態
においては、第１の電極層５８７が画素電極に相当し、対向基板５９６に設けられる第２
の電極層５８８が共通電極に相当する。
【０２６７】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ以上２
００μｍ以下程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設
けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられる
と、白い微粒子と、黒い微粒子が互いに逆の方向に移動し、白または黒を表示することが
できる。この原理を応用した表示素子が電気泳動表示素子であり、電気泳動表示素子を用
いたデバイスは一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素
子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い
場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合で
あっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付
き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた
場合であっても、表示された像を保存しておくことが可能となる。
【０２６８】
以上の工程により、半導体装置として、電気特性が高く、且つ、信頼性の高い電子ペーパ
ーを作製することができる。
【０２６９】
電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可
能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車な
どの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用すること
ができる。電子機器の一例を図２１、図２２に示す。
【０２７０】
図２１（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれ
ば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像
が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
【０２７１】
また、図２１（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用い
れば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩
れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成
としてもよい。
【０２７２】
また、図２２は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７
０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０
３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行う
ことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０２７３】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２２では表示部２７０５）に文章を表示し、左側の表示部
（図２２では表示部２７０７）に画像を表示することができる。
【０２７４】
また、図２２では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
【０２７５】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
【０２７６】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
【０２７７】
（実施の形態７）
実施の形態１及び２に示すインキュベーション状態を有するＩｎ−Ｇａ−Ｚｎ−Ｏ系で、
一部、或いは全部が構成されているチャネル形成領域を有する薄膜トランジスタを用いた
半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。インキュ
ベーション状態を有するＩｎ−Ｇａ−Ｚｎ−Ｏ系で、一部、或いは全部が構成されている
チャネル形成領域を有する薄膜トランジスタを用いた電子機器は、信頼性が向上する。電
子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともい
う）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ
、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲ
ーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる
。
【０２７８】
図２３（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、
筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持し
た構成を示している。
【０２７９】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０２８０】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２８１】
図２３（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォト
フレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０
３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像
データを表示させることで、通常の写真立てと同様に機能させることができる。
【０２８２】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレーム９７００
の記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して
画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができ
る。
【０２８３】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０２８４】
図２４（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２４（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明に
係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とする
ことができる。図２４（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラ
ム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行っ
て情報を共有する機能を有する。なお、図２４（Ａ）に示す携帯型遊技機が有する機能は
これに限定されず、様々な機能を有することができる。
【０２８５】
図２４（Ｂ）は大型遊技機であるスロットマシンの一例を示している。スロットマシン９
９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９
９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、
スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限
定されず、少なくとも本発明に係る半導体装置を備えた構成であればよく、その他付属設
備が適宜設けられた構成とすることができる。
【０２８６】
図２５（Ａ）は、携帯電話機の一例を示している。携帯電話機１０００は、筐体１００１
に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、ス
ピーカ１００５、マイク１００６などを備えている。
【０２８７】
図２５（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情
報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部
１００２を指などで触れることにより行うことができる。
【０２８８】
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０２８９】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
【０２９０】
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
【０２９１】
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
【０２９２】
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
【０２９３】
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０２９４】
図２５（Ｂ）も携帯電話機の一例である。図２５（Ｂ）の携帯電話機は、筐体９４１１に
、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に
操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び
着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有
する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能で
ある。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表
示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機
能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置
９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通
信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッ
テリーを有する。
【０２９５】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
【符号の説明】
【０２９６】
１０    パルス出力回路
１１    第１の配線
１２    第２の配線
１３    第３の配線
１４    第４の配線
１５    第５の配線
１６    第６の配線
１７    第７の配線
２１    入力端子
２２    入力端子
２３    入力端子
２４    入力端子
２５    入力端子
２６    出力端子
２７    出力端子
２８    薄膜トランジスタ
３１    トランジスタ
３２    トランジスタ
３３    トランジスタ
３４    トランジスタ
３５    トランジスタ
３６    トランジスタ
３７    トランジスタ
３８    トランジスタ
３９    トランジスタ
４０    トランジスタ
４１    トランジスタ
４２    トランジスタ
４３    トランジスタ
５１    電源線
５２    電源線
５３    電源線
１００    基板
１０１    ゲート電極層
１０２    ゲート絶縁層
１０３    酸化物半導体層
１０５ａ    ソース電極層
１０５ｂ    ドレイン電極層
１０７    酸化物絶縁層
１０８    容量配線
１０９    コンタクトホール
１１０    画素電極層
１１２    導電層
１１２ａ、１１２ｂ    導電層
１１３    導電層
１１３ａ、１１３ｂ    導電層
１１４    導電層
１１４ａ、１１４ｂ    導電層
１２０    接続電極
１２１    端子
１２２    端子
１２４    容量電極層
１２５    コンタクトホール
１２６    コンタクトホール
１２７    コンタクトホール
１２８    透光性を有する導電膜
１２９    透光性を有する導電膜
１３１    レジストマスク
１５０    端子
１５１    端子
１５２    ゲート絶縁層
１５３    接続電極
１５４    保護絶縁膜
１５５    透光性を有する導電膜
１５６    電極
１７０    薄膜トランジスタ
２０１    サイト
２０２    Ｉｎ原子
２０３    原子
２０４    酸素原子
５８０    基板
５８１    薄膜トランジスタ
５８５    絶縁層
５８７    電極層
５８８    電極層
５８９    球形粒子
５９０ａ    黒色領域
５９０ｂ    白色領域
５９４    キャビティ
５９５    充填材
５９６    対向基板
１０００    携帯電話機
１００１    筐体
１００２    表示部
１００３    操作ボタン
１００４    外部接続ポート
１００５    スピーカ
１００６    マイク
２６００    ＴＦＴ基板
２６０１    対向基板
２６０２    シール材
２６０３    画素部
２６０４    表示素子
２６０５    着色層
２６０６    偏光板
２６０７    偏光板
２６０８    配線回路部
２６０９    フレキシブル配線基板
２６１０    冷陰極管
２６１１    反射板
２６１２    回路基板
２６１３    拡散板
２６３１    ポスター
２６３２    車内広告
２７００    電子書籍
２７０１    筐体
２７０３    筐体
２７０５    表示部
２７０７    表示部
２７１１    軸部
２７２１    電源
２７２３    操作キー
２７２５    スピーカ
４００１    基板
４００２    画素部
４００３    信号線駆動回路
４００４    走査線駆動回路
４００５    シール材
４００６    基板
４００８    液晶層
４０１０    薄膜トランジスタ
４０１１    薄膜トランジスタ
４０１３    液晶素子
４０１５    接続端子電極
４０１６    端子電極
４０１８    ＦＰＣ
４０１９    異方性導電膜
４０２０    絶縁層
４０２１    絶縁層
４０３０    画素電極層
４０３１    対向電極層
４０３２    絶縁層
４０４０    導電層
４０４４    絶縁層
４５０１    基板
４５０２    画素部
４５０３ａ、４５０３ｂ    信号線駆動回路
４５０４ａ、４５０４ｂ    走査線駆動回路
４５０５    シール材
４５０６    基板
４５０７    充填材
４５０９    薄膜トランジスタ
４５１０    薄膜トランジスタ
４５１１    発光素子
４５１２    電界発光層
４５１３    電極層
４５１５    接続端子電極
４５１６    端子電極
４５１７    電極層
４５１８ａ、４５１８ｂ    ＦＰＣ
４５１９    異方性導電膜
４５２０    隔壁
４５４０    導電層
４５４４    絶縁層
５３００    基板
５３０１    画素部
５３０２    走査線駆動回路
５３０３    走査線駆動回路
５３０４    信号線駆動回路
５３０５    タイミング制御回路
５６０１    シフトレジスタ
５６０２    スイッチング回路
５６０３    薄膜トランジスタ
５６０４    配線
５６０５    配線
６４００    画素
６４０１    スイッチング用トランジスタ
６４０２    駆動用トランジスタ
６４０３    容量素子
６４０４    発光素子
６４０５    信号線
６４０６    走査線
６４０７    電源線
６４０８    共通電極
７００１    発光素子駆動用ＴＦＴ
７００２    発光素子
７００３    電極
７００４    ＥＬ層
７００５    電極
７００８    電極
７００９    隔壁
７０１０    基板
７０１１    発光素子駆動用ＴＦＴ
７０１２    発光素子
７０１３    電極
７０１４    ＥＬ層
７０１５    電極
７０１６    遮蔽膜
７０１７    導電膜
７０１９    隔壁
７０２０    基板
７０２１    発光素子駆動用ＴＦＴ
７０２２    発光素子
７０２３    電極
７０２４    ＥＬ層
７０２５    電極
７０２７    導電膜
７０２９    隔壁
７０３０    第１のゲート絶縁層
７０３１    第２のゲート絶縁層
７０３２    絶縁層
７０３３    カラーフィルタ層
７０３４    オーバーコート層
７０３５    保護絶縁層
７０４０    第１のゲート絶縁層
７０４１    第２のゲート絶縁層
７０４２    絶縁層
７０４３    カラーフィルタ層
７０４４    オーバーコート層
７０４５    保護絶縁層
７０５２    保護絶縁層
７０５３    平坦化絶縁層
７０５５    絶縁層
９４００    通信装置
９４０１    筐体
９４０２    操作ボタン
９４０３    外部入力端子
９４０４    マイク
９４０５    スピーカ
９４０６    発光部
９４１０    表示装置
９４１１    筐体
９４１２    表示部
９４１３    操作ボタン
９６００    テレビジョン装置
９６０１    筐体
９６０３    表示部
９６０５    スタンド
９６０７    表示部
９６０９    操作キー
９６１０    リモコン操作機
９７００    デジタルフォトフレーム
９７０１    筐体
９７０３    表示部
９８８１    筐体
９８８２    表示部
９８８３    表示部
９８８４    スピーカ部
９８８５    操作キー
９８８６    記録媒体挿入部
９８８７    接続端子
９８８８    センサ
９８８９    マイクロフォン
９８９０    ＬＥＤランプ
９８９１    筐体
９８９３    連結部
９９００    スロットマシン
９９０１    筐体
９９０３    表示部
【図１】
2015165583.tif 000003
【図２】
2015165583.tif 000004
【図３】
2015165583.tif 000005
【図４】
2015165583.tif 000006
【図５】
2015165583.tif 000007
【図６】
2015165583.tif 000008
【図７】
2015165583.tif 000009
【図８】
2015165583.tif 000010
【図９】
2015165583.tif 000011
【図１０】
2015165583.tif 000012
【図１１】
2015165583.tif 000013
【図１２】
2015165583.tif 000014
【図１３】
2015165583.tif 000015
【図１４】
2015165583.tif 000016
【図１５】
2015165583.tif 000017
【図１６】
2015165583.tif 000018
【図１７】
2015165583.tif 000019
【図１８】
2015165583.tif 000020
【図１９】
2015165583.tif 000021
【図２０】
2015165583.tif 000022
【図２１】
2015165583.tif 000023
【図２２】
2015165583.tif 000024
【図２３】
2015165583.tif 000025
【図２４】
2015165583.tif 000026
【図２５】
2015165583.tif 000027
【図３４】
2015165583.tif 000028
【図３５】
2015165583.tif 000029
【図２６】
2015165583.tif 000030
【図２７】
2015165583.tif 000031
【図２８】
2015165583.tif 000032
【図２９】
2015165583.tif 000033
【図３０】
2015165583.tif 000034
【図３１】
2015165583.tif 000035
【図３２】
2015165583.tif 000036
【図３３】
2015165583.tif 000037