(57)【要約】【課題】製造ラインの必要性に適合した、機械的に安定な、かつ自律型の、マイクロエレクトロニクスデバイスの製造を提供する。【解決手段】本発明の１つの態様は、デバイスの少なくとも第１の面からの電気的接続を可能にする少なくとも１つの電気ビアを含む機械的自律型マイクロエレクトロニクスデバイスの製造方法に関する。本発明によれば、製造方法は以下の一連の段階を含む。・第１の基板の第１の面に露出された電気ビアの第１の部分を含む第１の基板から、および第２の基板の第１の面に露出された電気ビアの第２の部分を含む第２の基板から、電気ビアの第１の部分と第２の部分が電気的に連続であるようにその第１の面を結合することによって、第１の基板を第２の基板上に結合する段階、・第１の基板の一部を、前記第１の基板の第１の面の反対側である、第１の基板の第２の面から部分的に除去して、電気ビアの第１の部分に達するようにする段階。【選択図】図６
2015026829.tif 000002
【特許請求の範囲】
【請求項１】
デバイスの少なくとも１つの第１の面からの電気接続を可能にする少なくとも１つの電気ビア（５０）を含む機械的自律型マイクロエレクトロニクスデバイス（１０）の製造方法であって、
以下の一連の操作を含むことを特徴とする製造方法：
・第１の基板（１００）の第１の面に露出された電気ビア（５０）の第１の部分（５１）を含む第１の基板（１００）から、および第２の基板（２００）の第１の面に露出された電気ビア（５０）の第２の部分（５２）を含む第２の基板（２００）から、電気ビア（５０）の第１の部分（５１）と第２の部分（５２）が電気的に連続であるようにその第１の面をダイレクトボンディングすることによって、第１の基板（１００）を第２の基板（２００）上に結合する段階、
・第１の基板（１００）の一部を、前記第１の基板（１００）の第１の面の反対側である、第１の基板（１００）の第２の面から部分的に除去して、電気ビア（５０）の第１の部分（５１）に達するようにする段階。
【請求項２】
第２の基板（２００）の一部を、前記第２の基板（２００）の第１の面の反対側である、第２の基板（２００）の第２の面から部分的に除去して、電気ビア（５０）の第２の部分（５２）に達するようにする段階を含む、請求項１に記載の製造方法。
【請求項３】
前記少なくとも１つの電気ビア（５０）と同時の少なくとも他の電気ビア（５０）の製造であって、ビアは熱特性および電気特性を備えた材料を含み、前記他の電気ビア（５０）がサーマルビアを形成する製造を含む、請求項１または２に記載の製造方法。
【請求項４】
少なくとも他の基板を第１の基板（１００）および／または第２の基板（２００）上に結合する少なくとも１つの段階を含む、請求項１から３の何れか１項に記載の製造方法。
【請求項５】
第１の基板（１００）を第２の基板（２００）上に結合する段階は、第１の基板（１００）の電気ビア（５０）の第１の部分（５１）を、第２の基板（２００）の電気ビア（５０）の第２の部分（５２）と合わせる段階を含む、請求項１から４の何れか１項に記載の製造方法。
【請求項６】
第１の基板（１００）を第２の基板（２００）上に結合する段階の後にアニーリングの段階が実施される、請求項１から５の何れか１項に記載の製造方法。
【請求項７】
第１の基板（１００）の一部および／または第２の基板（２００）の一部を部分的に除去する段階が研磨を含む、請求項１から６の何れか１項に記載の製造方法。
【請求項８】
デバイス（１０）の少なくとも１つの第１の面からの電気接続を可能にする少なくとも１つの電気ビア（５０）を含む機械的自律型マイクロエレクトロニクスデバイス（１０）であって、第１の基板（１００）が第１の基板（１００）の第１の面に露出された電気ビア（５０）の第１の部分（５１）を含み、第２の基板（２００）が第２の基板（２００）の第１の面に露出された電気ビア（５０）の第２の部分（５２）を含み、電気ビア（５０）が結合界面からの電気接続において前記第１の部分（５１）および前記第２の部分（５２）を含み、結合界面がダイレクトボンディング界面であることを特徴とする、機械的自律型マイクロエレクトロニクスデバイス（１０）。
【請求項９】
インターポーザを形成するように構成される、請求項８に記載のデバイス。
【請求項１０】
少なくとも１つの電気ビア（５０）が容量電極を形成するように配置される請求項８または９に記載のデバイス。
【請求項１１】
第１の基板（１００）の電気ビア（５０）の第１の部分（５１）の領域が第２の基板（２００）の電気ビア（５０）の第２の部分（５２）の領域と等しい、請求項８から１０の何れか１項に記載のデバイス。
【請求項１２】
第１の基板（１００）の電気ビア（５０）の第１の部分（５１）の領域が第２の基板（２００）の電気ビア（５０）の第２の部分（５２）よりも大きい、請求項８から１０の何れか１項に記載のデバイス。
【請求項１３】
前記少なくとも１つの電気ビア（５０）と同時に少なくとも他の電気ビア（５０）を含み、ビアは熱特性および電気特性を有し、前記他の電気ビア（５０）がサーマルビアを形成する、請求項８から１２の何れか１項に記載のデバイス。
【請求項１４】
電気ビア（５０）の各々の部分の高さが２００ミクロンよりも小さく、一般的に１５０ミクロンよりも小さい、請求項８から１３の何れか１項に記載のデバイス。
【請求項１５】
電気ビア（５０）の直径が２０ミクロンよりも小さく、一般的に１５ミクロンよりも小さい、請求項８から１４の何れか１項に記載のデバイス。
【請求項１６】
少なくとも１つの電気ビア（５０）が金属材料で作られる、請求項８から１５の何れか１項に記載のデバイス。
【請求項１７】
少なくとも１つの基板（１００、２００）が、全てまたは部分的にシリコン系材料またはガラス系材料で作られる、請求項８から１６の何れか１項に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターポーザ技術としても知られる、３Ｄ（３次元）集積化、より詳細には２．５Ｄ集積化に関する。より詳細には、本発明は少なくとも１つの電気ビアを含む機械的自律型マイクロエレクトロニクスデバイスの製造に関する。
【背景技術】
【０００２】
電子産業において部品の集積度が２年毎に倍になることを経験的に予測するムーアの法則を参照して、電子工学の今日の発展は以下の２つの補完的な方向性を有するとして言及されることが多い。１つの発展は「Ｍｏｒｅ  Ｍｏｏｒｅ」小型化、すなわち基本部品の寸法を連続的に小さくすることからなる。同時に、「Ｍｏｒｅ  ｔｈａｎ  Ｍｏｏｒｅ」多様化は、小型化の程度がどのようなものであれ、同じチップ内にさらに多くの異なる機能を集積するという方向性を定義する。双方の発展は同時に起こり、かつ全ての主要な研究開発機関によって研究される幅広い技術および方法に関係する。研究される方法のうち、３次元（３Ｄ集積化）構造体は、チップおよび／またはウェハを重ね合わせることによる、かつ層を直接通ってそのような部品間の短い電気的接続を設けることによる、垂直積層電子部品である。３Ｄ集積化は、様々な垂直積層チップ間の電気的接続の制御を必要とする。それは多くの課題に、より詳細には設計が複雑であること、熱の消散に伴う問題、標準化の欠如、信頼性、積層された回路に採用される試験戦略の規定、に直面しなくてはならない。
【０００３】
回路の入力および出力に信号をもたらすために使用される、一般的に使用される２つのタイプの接続は「ワイヤボンディング」および「フリップチップ」ボンディングである。外部ワイヤリングによる解決法を選択することなく、同じ「パッケージング」内の幾つかのチップを接続するために、幾つかの方法が利用できる。そのような集積化法全てにおいて、共通の方向性は、チップ外部の配線を用いることなく、第１の面から第２の面に電気的接続を結合するための貫通電気ビアの使用にある。チップ内接続を実行するために２つの選択肢が提供される。第１の選択肢は、積層体の活性チップの１つの内部に直接貫通電気ビアを実装することである。通常使用される第２の選択肢は、機械的に自律したマイクロエレクトロニクスデバイス、またはデバイス周囲の２つの「狭装」実装されたチップを接続する、インターポーザとも呼ばれる受動基板を設計することである。双方のシステムは、インターポーザを通じて、内部経路およびインターポーザの前面および後面を接続する貫通電気ビアを用いて通信する。幾つかの部品は同じ機械的自律型マイクロエレクトロニクスデバイスの上に並んで配置され、これは２．５Ｄ集積化と呼ばれる。
【０００４】
シリコンインターポーザは、近年産業において開発が進められている。しかしながら、一定の欠点がその使用を困難にする。実は、現在のインターポーザは、その厚みが小さいために機械的に自律ではない。一般的にいえば、上面（チップ相互接続）から下面（基板相互接続）への電気信号の通過を可能にする垂直な電気接続（ＴＳＶタイプ、すなわち「Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ」の頭字語、または「Ｔｈｒｏｕｇｈ  Ｇｌａｓｓ  Ｖｉａ」の頭字語ＴＧＶ）を備えているので、それらはかなり薄い。
【０００５】
シリコンの場合、現在の進んだ製造技術により、約１０：１の形状因子を有する貫通電気ビアを形成することが可能になる。電気的要求および銅で作られた貫通電気ビアの充填を考慮すると、多くの事業者は貫通電気ビアの実際の直径として約１０ミクロン程度を選択している。１０対１という形状因子は、貫通電気ビアの長さ、結果的にインターポーザの厚みが、一般的に８０から１２０ミクロンに限定されることを意味する。今後数年にわたって、貫通電気ビアに関して、大きな形状因子を目指す必要があり、例えば２０対１という形状因子は、ある実業者にとっては目標でさえある。しかしながら、改良された形状因子を有していたとしても、電気ビアの長さは非常に薄いインターポーザを製造しかつ使用することを必要とし、結果的に機械的脆性を本来的に有する。
【０００６】
シリコンインターポーザは、相対的に薄く、その結果機械的に脆いという大きな欠点を有し、電気的測定および試験は益々難しくなり、直ぐにもほぼ不可能となる可能性がある。インターポーザは大抵組み立ての前に試験され、その結果規格を満たさないことに係るコストは非常に高い。現在のところチップとインターポーザの両方を製造することができる企業は殆ど無い。唯一つの製造者がチップおよびインターポーザの製造に関わっているとき、規格を満たさないことに係るコストを取り戻すという問題は内部的に処理することができ、より容易に制御することができる。しかし、試験および定量化を如何に実施するかが不明であるため、２つの異なる製造会社が不履行条項および条件に同意することは非常に難しい。これは、チップを製造する会社と基板を製造する他の会社とがもはや協働できないことを意味し、製造ユニットを持たない会社の製造ライン並びに開発コストに不可避的に影響する。
【０００７】
現在のところシリコンインターポーザの製造工程は難しい（また結果的にコストがかかる）。（高いコストに加えて）主な理由の１つは、現在の方法が非常に薄いウェハの取り扱いおよび加工を必要とすることである。非常に薄いシリコンインターポーザが一時的な結合を用いてシリコンまたはガラス基板に取り付けられているとき、ウェハを取り扱う際に高度な技法が使用される。非常に薄い部品の取り扱いの後の、結合および結合解除は、結果的に非常に難しくなる。例えば、いわゆる「レーザリリース」、「温度リリース」、「多層接着剤」、「スピンオン」、「ラミネート」法など、多くの代替的な結合法および結合解除法が存在する。しかしながら、一般的に言えば、産業界は言及された技術を認めることができない。各々の技術は欠点を有する。
【０００８】
シリコンインターポーザを製造するためにどのような集積方法が選択されたとしても、最終的なデバイスは非常に薄い。インターポーザはその面の各々の１つが異なる応力に曝されるので（上面および下面が大きく異なる構造を有し、明らかに相互接続の位置が異なる必要がある）、シリコンインターポーザは曲がり、その後変形する傾向がある。インターポーザの面が大きいほど、その曲げおよび変形は大きい。
【０００９】
これは、現在インターポーザを設計する際、コスト以前に、技術上の主な課題である。
【００１０】
本発明は、現在の技術の欠点の全てまたは少なくとも一部を改善することを可能にする。本発明は、製造ラインの必要性に適合した、機械的に安定な、かつ自律型の、マイクロエレクトロニクスデバイスの製造を提供する。
【発明の概要】
【課題を解決するための手段】
【００１１】
本発明の１つの態様は、デバイスの少なくとも第１の面からの電気的接続を可能にする少なくとも１つの電気ビアを含む機械的自律型マイクロエレクトロニクスデバイスの製造方法に関する。
【００１２】
本発明によれば、製造方法は以下の一連の段階を含む。
・第１の基板の第１の面に露出された電気ビアの第１の部分を含む第１の基板から、および第２の基板の第１の面に露出された電気ビアの第２の部分を含む第２の基板から、電気ビアの第１の部分と第２の部分が電気的に連続であるようにその第１の面を結合することによって、第１の基板を第２の基板上に結合する段階、
・第１の基板の一部を、前記第１の基板の第１の面の反対側である、第１の基板の第２の面から部分的に除去して、電気ビアの第１の部分に達するようにする段階、
【００１３】
本発明によれば、マイクロエレクトロニクスデバイスとは、マイクロメートルおよび／またはナノメートルの寸法を有する要素を含むデバイスを意味し、機械的自立型デバイスはそのような要素を含み、センチメートルまたはそれ未満の寸法を有する。
【００１４】
本発明は、デバイスの少なくとも１つの第１の面からの電気的接続を可能にする少なくとも１つの電気ビアを含む機械的自律型マイクロエレクトロニクスデバイスにも関し、第１の基板の第１の面に露出された電気ビアの第１の部分を含む第１の基板、および第２の基板の第１の面に露出された電気ビアの第２の部分を含む第２の基板が結合界面から協働することを特徴とする。
【００１５】
本発明によりもたらされる技術的効果は、異なる基板の電気ビアの部分から、高い形状因子を有する固体電気ビアを形成することである。
【００１６】
さらに、本発明により、少なくとも１つの電気ビアを含む機械的マイクロエレクトロニクスデバイスを安定かつ自律型にすることができる。本発明による方法は、より詳細には、インターポーザの脆性、変形、および曲げを低減することを可能にする。
【００１７】
本発明の目的および対象並びに特徴および利点は、以下に添付される図面によって説明される、後述の実施形態の詳細な記載からより明らかになる。
【００１８】
ここに添付される図面は例示のために与えられ、本発明を制限しない。これらは本発明の理解を容易にすることを意図する概略的図面であり、必ずしも実際の用途での倍率ではない。より詳細には、様々な層および基板の相対的な厚みは実際のものを表しているのではない。
【図面の簡単な説明】
【００１９】
【図１Ａ】従来技術の既知の方法に従う基板およびチップを含むマイクロエレクトロニクスデバイスを説明する。
【図１Ｂ】小さな間隔（チップから）と大きな間隔（基板から）との間の出力配線を提供する、少なくとも１つのチップと基板との間に挿入されたインターポーザを説明する。
【図２】少なくとも１つの電気ビアを含む第１の基板を説明する。
【図３】少なくとも１つの第２の基板上部に第１の基板を結合する段階を説明する。
【図４】電気ビアの第１の部分に達するように、第１の基板の一部を、前記第１の基板の第１の面の反対側の、第１の基板の第２の面から部分的に除去する段階を説明する。
【図５】少なくとも１つの電気ビアを含み、インターポーザとしての使用に適した機械的自律型マイクロエレクトロニクスデバイスを説明する。
【図６】四倍の形状因子を有し、異なる直径を有する電気ビア部分を備えた機械的自律型マイクロエレクトロニクスデバイスを説明する。
【図７】四倍の形状因子を有し、少なくとも第１の面上の再分配層を備えた機械的自律型マイクロエレクトロニクスデバイスを説明する。
【発明を実施するための形態】
【００２０】
本発明の実施形態を詳細に説明する前に、任意の組み合わせで、または代替的な解決方法として使用することができる任意の特徴が以下に列挙される。
【００２１】
本方法はダイレクトボンディングを含む組み立て段階を含む。
【００２２】
本方法は、電気ビアの第２の部分に達するように、第２の基板の第１の面の反対側の、前記第２の基板の第２の面から第２の基板の一部を部分的に除去する段階を含む。
【００２３】
本方法は、少なくとも１つの電気ビアと同時の少なくとも他の電気ビアの製造であって、ビアは熱特性および電気特性を備えた材料を含み、前記他の電気ビアがサーマルビアを形成する製造を含む。
【００２４】
本方法は、第１の基板および／または第２の基板上に少なくとも他の基板を取り付ける段階を含む。
【００２５】
本発明は、第１の基板の電気ビアの第１の部分を、第２の基板の電気ビアの第２の部分と合わせる段階を含む組み立てる段階を含む。
【００２６】
本方法は組み立てる段階の後にアニーリングの段階を含む。
【００２７】
本発明は研磨を含む第１の基板の一部を部分的に除去する段階を含む。
【００２８】
本デバイスはダイレクトボンディング界面を含む。
【００２９】
本デバイスはインターポーザを製造するために構成される。
【００３０】
本デバイスは容量電極を製造するように配置された少なくとも１つの電気ビアを含む。
【００３１】
本デバイスは、第２の基板の電気ビアの第２の部分の領域と等しい第１の基板の電気ビアの第１の部分の領域を含む。
【００３２】
本デバイスは、第２の基板の電気ビアの第２の部分の領域よりも大きな第１の基板の電気ビアの第１の部分の領域を含む。
【００３３】
本デバイスは、少なくとも１つの電気ビアと同時に少なくとも他の電気ビアを含み、他の電気ビアがサーマルビアを形成するように、ビアは熱的特性および電気特性を有する材料で作られる。
【００３４】
本デバイスは、ビアの各々の部分を含み、その高さは２００ミクロンよりも小さく、一般的に１５０ミクロンよりも小さい。
【００３５】
本デバイスは、電気ビアの直径を有し、その高さは２０ミクロンよりも小さく、一般的に１５ミクロンよりも小さい。
【００３６】
本デバイスは、金属材料で作られた少なくとも１つの電気ビアを含む。
【００３７】
本デバイスは、全て、または部分的にシリコン系またはガラス系の材料で作られた少なくとも１つの基板を含む。
【００３８】
図１Ａは、基板５およびチップ１５を含むマイクロエレクトロニクスデバイスを説明する。有機基板５（そのような基板はセラミックで作られてもよい）上に配置された、好ましくはシリコンで作られたフリップチップ１５の使用が従来技術で知られており、組立体は例えばポリマーで作られた保護「パッケージング」内に封入される。シリコンチップ１５および基板５は様々な種類の開発技術を用いて電気的に接続される。
【００３９】
ムーアの法則で、およびチップ１５の数の減少で、そのようなチップが常に小さい一方で、各々のチップ１５上の相互接続の数は常に増加する。その結果、現在のチップ１５上の相互接続の幅は徐々に小さくなる。しかしながら、基板５、とりわけ有機基板の上の相互接続の幅を比例的に低減することは難しい。有機／セラミック基板５は、相互接続の幅に関して、その限界に近づいている、または既にその限界に達している。結果的に、現在のシリコンチップ１５に必要とされる相互接続の小さな幅に関する要求と、相互接続の広い幅を要求する基板５上の制限との間の寸法スケールにおいて乖離が存在する。
【００４０】
産業上開発されたこの問題に対する解決方法の１つは、好ましくはシリコンで作られた、インターポーザ１５の開発である。図１Ｂは、少なくとも１つのシリコンチップ１５と１つの有機基板５との間に挿入された、小さな間隔（チップ１５から）と大きな間隔（基板５から）との間の出力配線を提供する、インターポーザ１０を説明する。電気信号はインターポーザ１０の第１の面から、第１の面の反対側の、インターポーザ１０の第２の面まで、ＴＳＶタイプの、シリコンで作られた少なくとも１つの電気ビア５０を通って流れなくてはならない。
【００４１】
上述したように、ＴＳＶタイプの貫通電気ビアの技術により、インターポーザ１０の厚みは約２００ミクロンに制限される。インターポーザ１０の標準的な製造工程の間、インターポーザ１０の基板が約２００から１００ミクロンの厚みに達するように薄化される前に、インターポーザ１０の第１の面は、一時的な支持体に取り付けられ、結果的に少なくとも１つの電気ビア５０を前記インターポーザ１０の基板の第２の面から露出する。このように、現在のインターポーザ１０は、厚みが小さいために、機械的にさほど安定ではない。
【００４２】
以下の方法は、機械的自律型マイクロエレクトロニクスデバイスを提供することを目的とし、図２〜７を参照する。機械的自律型デバイスは、他のデバイスとは独立に使用され得る、かつ機械的にセルフワーキングである自立型デバイスを意味する。
【００４３】
図２は、少なくとも１つの電気ビア５０の少なくとも第１の部分５１を含む第１の基板１００を説明する。第１の基板１００は、好ましくは非導電性の、または僅かに導電性を有する材料で作られる。今日、インターポーザタイプ１０の機械的自律型マイクロエレクトロニクスデバイスの多くは、好ましくはシリコン系（例えば多結晶シリコン）基板１００から製造される。しかしながら、全てがまたは部分的に多結晶シリコンで作られた基板１００、またはガラスで作られた基板１００もまた、使用されてよい。特に有利には、基板１００はプレート（現在「ウェハ」と呼ばれる）として提供されるが、パネルであってもよい。特に有利には、第１の基板１００の厚みは、１００ミクロンから１ミリメートルの範囲である。
【００４４】
本発明は、好ましくは第１のシリコン基板１００を通る少なくとも１つの電気ビア５０（「シリコン貫通ビア（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ）」または頭字語ＴＳＶとしても知られる）の使用に本質的に基づく実施形態に関する。他の実施形態によれば、本発明はガラスで作られた第１の基板１００を通って提供される電気ビア５０（ガラス貫通ビア（Ｔｈｒｏｕｇｈ  Ｇｌａｓｓ  Ｖｉａ）または頭字語ＴＧＶとしても知られる）に適用されてよい。少なくとも１つの電気ビア５０は、有利には第１の基板１００上に形成される。
【００４５】
電気ビアは基板の厚みと一致する方向に置かれる部品であり、またはより一般的には、基板またはデバイスの厚みに関して２つの異なるレベルの間の電気的連続性を提供する電気デバイスである。そのようなレベルとは、基板の面であってよい。
【００４６】
電気ビア５０を、それが貫通する基板から、より詳細には基板が導電性であるとき、電気的に絶縁することが可能でなくてはならない。電気ビア５０および基板を構成する導電体の間の任意の電気の漏れを回避するために非常に良好な電気的絶縁が提供されなくてはならない。一実施形態によれば、絶縁誘電体層が、電気ビア５０を作製するために基板中に予め作られた孔内に形成される。その後連続的導電性底部の堆積が、一方で、電気ビア５０の電界充填を可能にすることを意図して、他方で、拡散障壁を作ることによって、そのような操作の過程での、電気ビア５０を構成する導電性材料の基板への任意の拡散を防ぐことを意図して、行われる。
【００４７】
電気ビア５０は導電性である。特に有利には、電気ビア５０は、銅またはタングステンを含む。しかしながら、電気ビア５０は任意の金属で作られてよい。
【００４８】
銅で作られた電気ビア５０の充填の電気的必要要件およびコストを考慮すると、第１の基板１００内に形成された電気ビア５０の第１の部分５１の高さは２００ミクロンよりも小さい（例えば１００ミクロン）。電気ビア５０の第１の部分５１は有利には５ミクロンから２０ミクロンの間の直径を有し、好ましくは実際の直径は約１０ミクロンである。
【００４９】
好ましい実施形態によれば、電気ビア５０の第１の部分５１は円筒状である。他の実施形態によれば、電気ビア５０の第１の部分５１は環状の形状を有する。
【００５０】
特に有利には、第１の基板１００の第１の面の電気ビア５０の第１の部分５１は全て同じ領域、同じ直径、同じ高さ、および同じ形状を有する。好ましい実施形態によれば、第１の基板１００の電気ビア５０の第１の部分５１は同じ間隔によって分離される。電気ビア５０の各々の第１の部分５１の間の間隔は、例えば１０ナノメートルから１０ミクロンの間の範囲にある。
【００５１】
図３は、少なくとも１つの第２の基板２００を有する第１の基板を組み立てる段階を説明する。第２の基板２００は、好ましくは非導電性または僅かに導電性を有する材料で作られる。第２の基板２００は、好ましくはシリコン系（例えば多結晶シリコン）材料、ポリシリコン、またはガラスで作られる。有利には、第２の基板２００は、ウェハ形状またはパネル形状である。特に有利には、第２の基板２００の厚みは１００ミクロンから１ミリメートルの範囲である。
【００５２】
第２の基板２００は少なくとも１つの電気ビア５０の第２の部分５２を含む。第２の基板２００内に形成された電気ビア５０の第２の部分５２の高さは、好ましくは２００ミクロンよりも小さい（例えば１００ミクロン）。電気ビア５０の第２の部分５２は５ミクロンから２０ミクロンの間の直径を有し、好ましくは実際の直径は約１０ミクロンである。
【００５３】
特に有利には、第２の基板２００の電気ビア５０の第２の部分５２各々の領域は同じである。第２の基板２００の電気ビア５０の第２の部分５２各々の間の間隔は好ましくは同じである。好ましい実施形態によれば、第２の基板２００の電気ビア５０の第２の部分５２各々の領域は、第１の基板１００の電気ビア５０の第１の部分５１の各々の領域に等しい。好ましい実施形態によれば、第２の基板２００の電気ビア５０の第２の部分５２の各々の間の間隔は、第１の基板１００の電気ビア５０の第１の部分５１の各々の間の間隔と同じである。
【００５４】
一般的に言って、以下に述べるように、基板１００、２００の第１の面が組み立てられたとき、電気ビア５０の第１の部分５１および第２の部分５２が整合する位置に配置されることは有利である。
【００５５】
好ましくは、組み立て段階は、第１の基板１００の電気ビア５０の第１の部分５１を、第２の基板２００の電気ビア５０の第２の部分５２と合わせる段階を含む。
【００５６】
第１の基板１００の電気ビア５０の第１の部分５１を、第２の基板２００の電気ビア５０の第２の部分５２と合わせる段階の間のオフセットの正確さは、例えば１ミクロンよりも小さい。第１の基板１００および第２の基板２００の電気ビア５０の各々の部分５１、５２の直径は、各々第１の基板１００および第２の基板２００の電気ビア５０の第１の部分５１および第２の部分５２を合わせる際のオフセットを補償するように構成される。配列における可能なオフセットに関して、許容範囲が大きいことは、特に有利には、生産速度の増加を可能にする（対照的に、配列における精度が高いことにより、工程において速度の低下が起こる）。インターポーザ上で、相互接続の直径は、一般的には下面と比較して上面で小さく、これはその第１の面の直径が、第１の面とは反対側の第２の面の直径とは異なる電気ビア５０の形成が許容されることを意味する。
【００５７】
特に有利には、これは本発明で使用されているような電気ビア５０の積層部分５１、５２の技術のみを用いて可能である。
【００５８】
合わせる段階が完了すると、第１の基板１００の電気ビア５０の第１の部分５１の、第２の基板２００の電気ビア５０の第２の部分５２に対するパーマネントボンディングの段階が実施される。
【００５９】
相互接続の分野では、様々なタイプの電気コンタクト（「ピッチ」、すなわちコンタクトのサイズおよびその間隔、数百から数ミクロンの範囲）に適切に（「ソルダーボール」、「銅ピラー」、銅−銅直接接合など）適合された電気コンタクト、およびそれらが幾何学的にかつ機械的に全ての後続の操作（積層および組み立て／ボンディングなど）と両立し得る再分配の双方に関して幅広い技術が使用可能である。
【００６０】
製造者により要求される全ての仕様を対象とする様々な「ボンディング」技術が提供される。
【００６１】
しかしながら、ウェハ間またはチップ間のダイレクトボンディングを可能にし、ボンディング材料を必要とせず、実質的な加熱または高圧も必要としない「ダイレクトボンディング」法が、最も好ましく使用される。そのような技術は、２つの向かい合った表面の原子間の分子接着に基づく。ダイレクトボンディングは、調達ラインと両立し得る機械的に安定なインターポーザを製造することを可能とする技術として使われてこなかった。
【００６２】
特に有利には、第１の基板１００は、第１の基板１００の電気ビア５０の第１の位置５１から、および第２の基板２００の電気ビア５０の第２の位置５２から、機械的かつ電気的な結合によって、第２の基板２００上に結合される。第１の基板１００の電気ビア５０の第１の部分５１および第２の基板２００の電気ビア５０の第２の部分５２は、第１の基板１００および第２の基板２００の配列が少なくとも１つの連続的な電気ビア５０を形成し、一方で電気ビア５０の長さを有効に倍にするように合わせられる。例示的な実施形態は、５μｍ２の表面を有するコンタクトパッドとの１ミクロン未満の配列許容誤差を示した（これはＴＳＶタイプの現在の電気ビアの直径１０ミクロンと比較して非常に小さい）。貫通電気ビアの抵抗と比較したとき、接点の抵抗は無視することができる。
【００６３】
好ましい実施形態によれば、組み立ての段階は、パーマネントボンディングタイプのダイレクトボンディングを含む。「ダイレクトボンディング」は、基板１００および２００が一度互いに接触すると一体であるように実施される、基板１００および２００の組み立てを意味し、前記組み立ては有利には中間手段を必要としない。「パーマネントボンディング」は、例えば基板を他の基板上部に永続的に接着する結合を意味する。第１の基板１００の電気ビア５０の第１の部分５１の、第２の基板２００の電気ビア５０の第２の位置５２との、好ましくは銅で作られた電気ビア５０からのダイレクトボンディングが、電気ビア５０の第１の部分５１および第２の部分５２の間の機械的および電気的双方の結合を可能にすることによって、前記第１の基板１００および第２の基板２００上に提供されてよい。
【００６４】
第１の基板１００の電気ビア５０の第１の部分５１と、第２の基板２００の電気ビア５０の第２の部分５２との間の結合界面は、意外にも、機械的に頑丈であり、信頼性を有し、低い電気抵抗を有することが測定されている。この概念は、特に有利に他の基板１００、２００、または導電体に拡張され得る。
【００６５】
任意のタイプの支持体上の全てのタイプのパーマネントボンディングを用いることが、本発明による方法で可能である。結合は「シリコンダイレクトボンディング」タイプであってよい。この例示的実施形態によれば、組み立て支持体１００、２００はシリコン／シリコンタイプである。組み立てられることを意図する各々の支持体１００、２００の表面は、好ましくは二酸化ケイ素（ＳｉＯ２）を含む。本発明の非制限的な他の実施形態によれば、導電性材料はガラス／ガラス、金属／金属、または金属酸化物／金属酸化物の組立体であってよい。したがって、本発明の方法は結合の段階、すなわちダイレクトボンディングまたは分子ボンディングの段階を含む。基板結合の技術はマイクロエレクトロニクスデバイスの製造工程に属する。しかしながら、基板結合の技術は、一般的にレジスト、ポリマー、または金属層などの、例えば基板間に挿入された、中間接着層の使用を必要とする。
【００６６】
特に有利には、本発明は、第１の基板１００と第２の基板２００との間に中間層を使用することを必要としない。
【００６７】
結合の段階の後に好ましくはアニーリングが行われる。アニーリングは、電気ビア５０を形成する材料の局所的な溶融を促進する。アニーリングの利点は、第１の基板１００と第２の基板２００との間の結合力を強化することにある。特に有利には、第１の基板１００と第２の基板２００との間の密封を強化することを目的とするこのアニーリングの段階は、各々の結合および／または様々な結合された基板１００および２００との積層の形成の後、実施することができる。有利な実施形態によれば、本発明は厚みの少ない有機基板１００および２００に適用されてよい。この場合、有機材料は銅をアニーリングして電気ビア５０を形成する温度に耐えなくてはならず、その温度は４００℃近い。有利には、アニーリング温度は、電気ビア５０の部分の間の界面における機械的結合および電気接点が強化されるように選択される。特に有利には、電気ビア５０の金属表面上の酸化物の存在は、無視し得る程度であり得、しかしながらガラス転移温度を超えることを必要とすることなく、電気接点を強化することを可能にする。アニーリングに使用される温度範囲は、電気ビア５０の部分の金属表面上の酸化物の存在、並びに電気ビア５０の前記部分に関して使用される材料に従って変化する。有利には、アニーリング温度は０℃から１，０００℃の範囲、および好ましくは１００℃から８００℃の範囲である。銅を含む特定の実施形態によれば、最適なアニーリング温度は好ましくは１００℃から４００℃の範囲である。特に有利には、アニーリング温度は、一方ではダイレクトボンディングを強化するように選択され、他方では、ビアの導電性材料の密封を促進するように選択される。
【００６８】
図４は、前記第１の基板１００の第１の面の反対側の、第１の基板１００の第２の面から、電気ビア５０の第１の部分５１に達するように、第１の基板１００の一部を部分的に除去する段階を説明する。特に有利には、第１の基板１００の一部を部分的に除去する段階は、研磨を含む。第１の基板１００の一部の研磨は、好ましくは機械化学研磨（または平坦化）（またはＣＭＰ、「Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｌａｎａｒｉｚａｔｉｏｎ」または「Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ」の英語の頭字語）である。例えば、この工程はシリコン酸化物層またはポリシリコン層、並びに金属層上の起伏を平坦化する。それは、後続のリソグラフィー段階に向けて層の準備をし、結果的に感光性レジストに光を当てたときに様々な深さから生じる調整の問題を回避するために、そのような層を平坦化するために使用される。
【００６９】
第１の基板１００の一部を部分的に除去するそのような段階は、前記基板１００を薄化するために使用される平坦化である。結果的に、この段階は、電気ビア５０の第１の部分５１に達するように第２の面から第１の基板１００を薄化するものである。第１の基板１００の一部を部分的に除去する段階は、電気ビア５０の第１の部分５１に達すると直ぐに停止する。好ましい実施形態によれば、第１の基板１００の一部を部分的に除去する段階は、抵抗トルクの増加が検知されると直ぐに停止される。この特別な場合において、開口率が非常に低い（１％未満）ため、化学機械平坦化の機械的動作が、電気ビア５０の第１の部分５１の突出した材料を研磨することを可能にする。ここで、開口率はウェハの全表面で除した突出する表面に対応する。突出部が研磨されるとき、電気ビア５０の第１の部分５１を形成する材料は結果的にほぼウェハの全表面を表し、研磨速度は結果的に大きく低下する。電気ビア５０の第１の部分５１は、化学機械研磨段階のための障壁層となる。さらに、第１の基板１００上に提供される各々の電気ビア５０の間の間隔は、化学機械研磨を停止するためのより良い制御を促進するように構成される。
【００７０】
有利には、第１の基板１００の一部を部分的に除去するこの段階が終了すると、第１の基板１００の第２の面は完全に平坦化され、電気ビア５０の部分５１は表面と同じ高さになる。
【００７１】
特に有利には、第１の基板１００および第２の基板２００は積層され、元々の形状因子と比較して２倍優れた形状因子を有する電気ビア５０を少なくとも形成する。なぜなら、第１の基板１００の第１の部分５１および第２の基板２００の第２の部分５２を含むためである。
【００７２】
ＴＳＶまたはＴＧＶタイプの電気ビア５０の既に許容可能な抵抗と比較したとき、銅コンタクトの間の接触抵抗は無視できることに注意すべきである。また、試験の後、エレクトロマイグレーションの信頼性が結合界面に依存しないことにも注意すべきである。言い換えると、例えば直径約１０ミクロンの銅配線のものと同様の電気性能が得られる。
【００７３】
第１の基板１００の一部を部分的に除去する段階が終了すると、機械的自律型マイクロエレクトロニクスデバイスが得られ、これは従来の場合において、例えば少なくとも２倍の形状因子を有する電気ビア５０からの容量電極を形成する。これは、第２の基板２００の電気ビアの第２の部分上への第１の基板１００の第１の部分の結合を通じて得られる。特に有利には、電気ビア５０の部分５１および５２を積層することにより容量を提供することで、非常に深い容量を得ることができ、結果的にその電気容量を強めることができる。ダイレクトボンディング技術が有する利点の結果、低い電気抵抗を有する経路が、第１および第２の部分５１および５２により形成される電気ビア５０を通じて提供され得る。
【００７４】
この方法は、好ましくは複数の基板１００および２００の積層体が十分な厚みを有して機械的安定性が得られるまで繰り返されてよい。積層は、１つの基板の第２の面から実行され、前記面は電気ビア５０の部分５１および５２を露出するために好ましくは化学機械研磨によって予め研磨される。有利には、電気ビア５０の部分５１および５２は、化学機械研磨段階の終了時には、表面と同じ高さである。そのような研磨段階は、有利には表面を平坦化し、均一性を高めることを可能にする。電気ビア５０の部分は表面と同じ高さである。結合による基板１００および２００の組み立ては改良され、基板１００および２００の間の機械的接合をより良好にし、並びに表面と同じ高さである電気ビア５０の部分５１および５２の間の電気接続を良好にする。
【００７５】
図５は、少なくとも１つの電気ビアを含み、インターポーザとして使用可能な機械的自律型マイクロエレクトロニクスデバイスを説明する。特に有利には、少なくとも１つの電気ビアを含む機械的自律型マイクロエレクトロニクスデバイス１０はデバイスの少なくとも第１の面からの電気的接続を可能にする。第１の基板１００の第１の面に露出された電気ビア５０の第１の部分５１を含む第１の基板１００および第２の基板２００の第１の面に露出された電気ビアの第２の部分５２を含む第２の基板２００は、好ましくは結合界面から協働する。
【００７６】
特に有利には、本発明による方法は、電気ビア５０の形状因子を有効に、少なくとも２倍にすることを可能にする。結果的にそのような機械的自律型マイクロエレクトロニクスデバイス１０は、厚みを有するため、元々の型のものと比較して機械的により安定な構造を有する。もしもデバイス１０が既に十分厚みを有する場合、または十分機械的に安定である場合、それはそのようなものとしてさらなる標準の加工段階で使用され得る。
【００７７】
好ましい実施形態によれば、複数の基板１００および２００から電気ビア５０の部分５１および５２を積層する段階は、機械的自律型マイクロエレクトロニクスデバイス１０に特有の厚み、すなわち電気ビア５０の所定の長さに達するまでそのまま続けられる。
【００７８】
一実施形態によれば、少なくとも１つの電気ビア５０および２倍の形状因子を有する、２つのさらなる基板の２つの積層体は、結合により組み立てられ、４倍の形状因子を有する電気ビア５０を少なくとも形成する。
【００７９】
さらに他の実施形態によれば、少なくとも１つの電気ビア５０を含む基板が、電気ビア５０の、３×、４×、５×、…、ｎ×部分を形成するための、通常可能であるものと比較して、ｎ倍優れた電気ビア５０の形状因子を有する、少なくとも１つの電気ビア５０を含む基板積層体上に積層される。
【００８０】
最終的な機械的自律型マイクロエレクトロニクスデバイスの厚みは、電気ビア５０の最終的形状因子を決定することによって制御することができ、電気ビア５０の積層された部分の数によって同様に制御することができる。
【００８１】
直径３００ミリメートルのシリコン基板の場合、約４００ミクロンの厚みを有する機械的自律型マイクロエレクトロニクスデバイスが十分であるようだ。ＴＳＶタイプの電気ビアの現在用いられる技術で、少なくとも１つの電気ビア５０を含む４つの基板の積層が使用されるべきである。直径２００ミリメートルのシリコン基板の場合、機械的自律型マイクロエレクトロニクスデバイスは約３００ミクロンの厚みを持つことができる。電気ビアの現在用いられる技術で、少なくとも１つの電気ビア５０を含む３つの基板の積層が結果的に使用されるべきである。
【００８２】
しかしながら、ＴＳＶまたはＴＧＶタイプの貫通電気ビアの形状因子の改善を考慮すると、どちらの場合にも、基板の数が低減され得る。
【００８３】
特に有利には、積層の順序は異なっていてよい。好ましい実施形態によれば、電気ビア５０の部分５１および５２の積層は、電気ビア５０の部分５１および５２を備える基板の第１の面から実行される。他の実施形態によれば、電気ビア５０の部分５１および５２の積層は、電気ビア５０の部分５１および５２を備える基板の第２の面から実行される。
【００８４】
特に有利には、電気ビア５０の部分５１および５２の積層体の少なくとも１つの基板は半導体材料、有機材料、またはガラス材料を含む。他の実施形態によれば、電気ビア５０の部分５１および５２の積層体の様々な基板は、全て導体材料、有機材料、またはガラス材料から作られる。
【００８５】
３つ以上の基板が積層される一実施形態によれば、配列オフセットの補償の原理も適用可能である。
【００８６】
図６は、機械的自律型マイクロエレクトロニクスデバイス１０が４つの基板１００、２００、３００、および４００の積層により形成された構成を説明する。電気ビア５０は、有利には、ビアの第１の部分５１、第２の部分５２、第３の部分５３、および第４の部分５４のダイレクトボンディングによって形成される。他の解決方法によれば、電気ビア５０の第１の部分、第２の部分、第３の部分、および第４の部分、５１、５２、５３、および５４は基板１００、２００、３００、および４００の厚みに一致する同じ縦軸を有する。第２の基板２００の電気ビア５０の第２の部分５２は、第１および第３の基板１００および３００の電気ビア５０の第１の部分５１および第３の部分５３の各々と比較して大きな直径を有する。
【００８７】
他の例示的実施形態によれば、電気ビア５０は電気ビア５０の部分５１、５２、５３、および５４の積層体であってよく、各々の部分５１、５２、５３、および５４の直径は、電気ビア５０の第１の面から電気ビアの第２の面まで徐々に増加または減少している。
【００８８】
図７は、有利には電気ビア５０の部分５１、５２、５３、および５４を備える４つの基板１００、２００、３００、および４００の積層体にさらに４倍の形状因子を提供する機械的自律型マイクロエレクトロニクスデバイス１０を説明する。機械的自律型マイクロエレクトロニクスデバイス１０は、好ましくは、少なくとも第１の面上に再分配層７５を有する。再分配層７５は、一般的には層の積層体を含み、これらのうち少なくとも１つは導電性であり構造化された層である。そのような再分配層は、図示されてはいないが、もちろん図１Ｂにおいて使用することができる。より一般的には、再分配層７５は、機械的自律型マイクロエレクトロニクスデバイス１０の２つの面の各々の１つ上において使用されてよい。本発明の方法に従って製造された機械的自律型マイクロエレクトロニクスデバイス１０に関して、少なくとも１つの電気ビア５０が露出された機械的自律型マイクロエレクトロニクスデバイス１０の第１の面上部に再分配層７５が好ましくは堆積されてよい。特に有利には、再分配層７５は、少なくとも１つ電気ビア５０が露出された、機械的自律型マイクロエレクトロニクスデバイス１０の第１の面、および第１の面の反対側の第２の面上に堆積されてよい。
【００８９】
インターポーザの主な関心が、幅の小さなチップ相互接続と好ましくは有機物の、非常に幅が広い基板５との間の配線の再配分の提供にあるのに対して、更なる利点は、機械的自律型マイクロエレクトロニクスデバイス１０上の再分配層７５の存在がチップ１５を隣り合わせに積層することも可能にする点にある。これにより、チップ１５間の短く、接近した直接的な垂直接続が可能となり、すなわち従来の３Ｄ集積化から期待される利点である、よりよい回線容量および高い伝達速度が可能となる。本発明は、有利には全ての３Ｄ集積化法に関する。
【００９０】
図６に示される一実施形態によれば、同じ基板１００、２００、３００、および４００上の各々の電気ビア５０の間の間隔は異なる。特に有利には、第１の基板１００の電気ビア５０の各々の部分５１の間の間隔は、積層体の他の基板２００、３００、および４００の電気ビア５０の各々の部分５２、５３、および５４の間の間隔と整合するように構成される。特に有利には、同じ基板１００、２００、３００、および４００上に備えられた各々の電気ビア５０の間の間隔は、基板１００、２００、３００、および４００の各々の１つ上で、少なくとも他の基板１００、２００、３００、および４００とのダイレクトボンディングを確実にするために基板に含まれる材料の十分な比率が保持されるように構成される。
【００９１】
任意に、この方法は、電気ビア５０の部分５１、５２、５３、および５４を有する同じ基板１００、２００、３００、および４００を製造するように標準化される。
【００９２】
機械的自律型マイクロエレクトロニクスデバイス１０には多数の用途が存在する。従来のインターポーザを必要とする任意の用途において、本発明のデバイスのような機械的自律型マイクロエレクトロニクスデバイス１０を活用し得る。
【００９３】
この機械的自律型マイクロエレクトロニクスデバイス１０が用いられ得る用途は、例えばチップ１５の組み立てからなる「パッケージング」であり、これは短い（したがってより効率的かつ迅速な）相互接続を含む方法によって最適化されてよく、結果的により小型のシステムをもたらす。この場合、有利には、インターポーザは３つの機能を有する。チップ１５接続の基板５への接続に対する再ルーティング、チップ１５の表面を減少することによる収量強化（例えば１つのチップの代わりに、１つのパッケージあたり４つのチップ１５）、および不均一な集積、すなわちシリコンの同じパッケージ内の様々な技術での積層、である。
【００９４】
本発明は、パーマネントボンディングを通じて、一般的にはおよびより詳細にはダイレクトボンディングを通じて、電気ビア５０の形状因子の増加を可能にし、これは従来の３Ｄ集積化法における使用を可能にする。本発明は、少なくとも１つの電気ビア５０を含む、機械的に安定なかつ自律型のマイクロエレクトロニクスデバイス１０の作成を可能とする。これは、より詳細には、インターポーザの脆性、変形、および曲げの低減を可能にする。
【００９５】
本発明は、非常に薄い材料の取り扱いを回避することを可能にする。この製造方法において、非常に薄い基板は必要ではない。最終的な機械的自律型マイクロエレクトロニクスデバイス１０は、前記デバイスの曲げまたは変形から生じる応力を完全に取り除くために必要とされる程度に薄くてよい（または厚くてよい）。
【００９６】
本発明は、上述の実施形態に制限されず、その精神に従う任意の実施形態に適用される。より詳細には、本発明はインターポーザに制限されず、任意のタイプの機械的自律型マイクロエレクトロニクスデバイスに適用される。
【００９７】
本発明は電気接続のみに使用される電気ビアの製造にも限定されない。実は、本方法は、前記少なくとも１つの電気ビアと同時に少なくとも他の電気ビア５０の製造を含んでよく、前記他の電気ビアがサーマルビアを形成するように、ビアは熱特性および電気特性を有する材料を含む。サーマルビアは有利には熱を伝導することができ、電気接続を形成するために使用することはできない。サーマルビアおよび電気ビアはそれらの構造に関しては同一であるが、機能に関しては異なる。
【符号の説明】
【００９８】
５  基板
１０  インターポーザ、機械的自律型マイクロエレクトロニクスデバイス
１５  チップ
５０  電気ビア
５１  第１の部分
５２  第２の部分
５３  第３の部分
５４  第４の部分
７５  再分配層
１００  第１の基板
２００  第２の基板
３００  第３の基板
４００  第４の基板
【図１Ａ】
2015026829.tif 000003
【図１Ｂ】
2015026829.tif 000004
【図２】
2015026829.tif 000005
【図３】
2015026829.tif 000006
【図４】
2015026829.tif 000007
【図５】
2015026829.tif 000008
【図６】
2015026829.tif 000009
【図７】
2015026829.tif 000010
【外国語明細書】
2015026829000001.pdf