(57)【要約】【課題】ディスプレイドライバＩＣ、該ディスプレイドライバＩＣを含む装置、及びその動作方法を提供する。【解決手段】ディスプレイドライバＩＣ（ＤＤＩ）の動作方法は、以前ラインデータと現在ラインデータとを比較する段階と、比較の結果によって、現在ラインデータを処理するための中間処理回路の一部の活性化如何を制御する段階と、を含む。【選択図】    図１
2015026076.tif 000002
【特許請求の範囲】
【請求項１】
以前ラインデータと現在ラインデータとを比較する段階と、
比較の結果によって、前記現在ラインデータを処理するための中間処理回路の一部の活性化如何を制御する段階と、
を含むディスプレイドライバＩＣ（ＤＤＩ）の動作方法。
【請求項２】
前記以前ラインデータを前記中間処理回路を通じて処理し、該処理された以前ラインデータをデータラッチに伝送する段階と、
前記比較の結果によって、前記以前ラインデータと前記現在ラインデータとが一致する場合、前記処理された以前ラインデータを前記現在ラインデータに相応する出力データとして出力する段階と、
をさらに含む請求項１に記載のディスプレイドライバＩＣの動作方法。
【請求項３】
前記制御する段階は、前記比較の結果によって、前記以前ラインデータと前記現在ラインデータとが一致する場合、前記中間処理回路の前記一部を非活性化させ、前記以前ラインデータと前記現在ラインデータとが一致しない場合、前記中間処理回路の前記一部を活性化させる請求項１に記載のディスプレイドライバＩＣの動作方法。
【請求項４】
前記比較の結果によって、前記中間処理回路に伝送される前記現在ラインデータをゲーティングして、前記中間処理回路の前記一部を非活性化させる請求項３に記載のディスプレイドライバＩＣの動作方法。
【請求項５】
前記比較の結果によって、前記中間処理回路に供給されるクロック信号をゲーティングして、前記中間処理回路の前記一部を非活性化させる請求項３に記載のディスプレイドライバＩＣの動作方法。
【請求項６】
前記比較の結果によって、前記中間処理回路に供給される電源を制御して、前記中間処理回路の前記一部を非活性化させる請求項３に記載のディスプレイドライバＩＣの動作方法。
【請求項７】
前記中間処理回路の前記非活性化された前記一部は、ピクセルデータ処理回路、ソースシフトレジスタコントローラ、及びデータシフトレジスタのうちの少なくとも１つを含む請求項３に記載のディスプレイドライバＩＣの動作方法。
【請求項８】
前記ディスプレイドライバＩＣによって駆動されるディスプレイのバックライトを制御するための情報を生成する前記中間処理回路に含まれたプリプロセッシング回路は、前記比較の結果によって、前記以前ラインデータと前記現在ラインデータとが一致する場合にも活性化される請求項３に記載のディスプレイドライバＩＣの動作方法。
【請求項９】
以前ラインデータと現在ラインデータとを保存する保存回路と、
前記現在ラインデータを処理するための中間処理回路と、
前記以前ラインデータと前記現在ラインデータとを比較し、該比較の結果によって、前記中間処理回路の活性化如何を制御するための比較信号を生成するラインデータ比較回路と、
を含むディスプレイドライバＩＣ。
【請求項１０】
前記保存回路は、前記以前ラインデータと前記現在ラインデータとをバッファリングするラインバッファ回路であり、前記ラインバッファ回路は、重なる時間区間で前記以前ラインデータと前記現在ラインデータとを前記ラインデータ比較回路に出力する請求項９に記載のディスプレイドライバＩＣ。
【請求項１１】
前記中間処理回路を通じて処理された前記以前ラインデータを保存するデータラッチをさらに含み、前記データラッチは、前記比較信号に基づいて、前記以前ラインデータと前記現在ラインデータとが一致する場合、前記処理された以前ラインデータを前記現在ラインデータに相応する出力データとして出力する請求項９に記載のディスプレイドライバＩＣ。
【請求項１２】
ディスプレイドライバＩＣと、
前記ディスプレイドライバＩＣによって駆動されるディスプレイパネルと、を含み、
前記ディスプレイドライバＩＣは、
以前ラインデータと現在ラインデータとを保存する保存回路と、
前記現在ラインデータを処理するための中間処理回路と、
前記以前ラインデータと前記現在ラインデータとを比較し、該比較の結果によって、前記中間処理回路の活性化如何を制御するための比較信号を生成するラインデータ比較回路と、
を含むディスプレイ装置。
【請求項１３】
請求項１２に記載の前記ディスプレイ装置と、
前記以前ラインデータ及び前記現在ラインデータを前記ディスプレイ装置に出力するＡＰ（Ａｐｐｌｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓｏｒ）と、
を含むディスプレイシステム。
【請求項１４】
ディスプレイされるデータを構成するカラーデータ信号を互いに比較してグレーパターンを検出する段階と、
検出結果によって、前記カラーデータ信号を処理するための中間処理回路の一部の活性化如何を制御する段階と、
を含むディスプレイドライバＩＣの動作方法。
【請求項１５】
前記グレーパターンは、前記カラーデータ信号が互いに一致するデータパターンである請求項１４に記載のディスプレイドライバＩＣの動作方法。
【請求項１６】
前記グレーパターンが検出される区間の長さと基準長さとを比較する段階をさらに含み、前記グレーパターンが検出される区間の長さが、前記基準長さよりも長い場合に、前記中間処理回路の前記一部の活性化如何を制御する請求項１４に記載のディスプレイドライバＩＣの動作方法。
【請求項１７】
前記基準長さは、前記ディスプレイドライバＩＣによって駆動されるディスプレイパネルの水平ライン長に相応する請求項１６に記載のディスプレイドライバＩＣの動作方法。
【請求項１８】
前記検出結果によって、前記グレーパターンが検出された場合、前記中間処理回路のうちから前記カラーデータ信号のうちの何れか１つを処理するための部分のみを活性化させ、前記検出結果によって、前記グレーパターンが検出されていない場合、前記中間処理回路全体を活性化させる請求項１４に記載のディスプレイドライバＩＣの動作方法。
【請求項１９】
前記検出結果によって、前記グレーパターンが検出された場合、ラインバッファ回路に保存された前記カラーデータ信号のうちの何れか１つをリードして処理する請求項１４に記載のディスプレイドライバＩＣの動作方法。
【請求項２０】
ディスプレイされるデータを構成するカラーデータ信号を処理するための中間処理回路と、
前記カラーデータ信号を互いに比較してグレーパターンを検出し、該検出結果によって、前記中間処理回路の一部の活性化如何を制御するための比較信号を生成するグレーパターン検出器と、
を含むディスプレイドライバＩＣ。
【請求項２１】
前記中間処理回路は、前記比較信号に基づいて、前記カラーデータ信号をゲーティングするゲーティング回路をさらに含む請求項２０に記載のディスプレイドライバＩＣ。
【請求項２２】
前記中間処理回路は、前記ディスプレイドライバＩＣによって駆動されるディスプレイのバックライトを制御するための情報を生成するプリプロセッシング回路をさらに含み、
前記ゲーティング回路は、前記プリプロセッシング回路に入力される前記カラーデータ信号をゲーティングしない請求項２１に記載のディスプレイドライバＩＣ。
【請求項２３】
前記中間処理回路は、前記カラーデータ信号のデータシフティングを制御するソースシフトレジスタコントローラをさらに含み、前記ソースシフトレジスタコントローラは、前記比較の結果によって、前記何れか１つのカラーデータ信号に関連した内部回路のみ動作させる請求項２０に記載のディスプレイドライバＩＣ。
【請求項２４】
請求項２０に記載の前記ディスプレイドライバＩＣと、
前記ディスプレイドライバＩＣによって駆動されるディスプレイパネルと、
を含むディスプレイ装置。
【請求項２５】
請求項２４に記載の前記ディスプレイ装置と、
前記カラーデータ信号を前記ディスプレイ装置に出力するＡＰと、
を含むディスプレイシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ディスプレイドライバＩＣに係り、特に、ラインデータが重なる場合、中間処理回路の一部を非活性化させることができるディスプレイドライバＩＣ、該ディスプレイドライバＩＣを含む装置、及びその動作方法に関する。
【背景技術】
【０００２】
ディスプレイドライバＩＣ（Ｄｉｓｐｌａｙ Ｄｒｉｖｅｒ ＩＣ；ＤＤＩ）は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）ディスプレイ、またはＯＬＥＤ（Ｏｒｇａｎｉｃ ＬＥＤ）ディスプレイなどに具現されるディスプレイモジュールを駆動するための集積回路である。最近、超高解像度ディスプレイモジュール（ｄｉｓｐｌａｙ ｍｏｄｕｌｅ）がスマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）に搭載されるようになったことから、消費電力が少ないながらも、高い性能を有するディスプレイドライバＩＣが要求されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１５１５９６号公報
【特許文献２】米国特許７７７８４６０号
【特許文献３】米国特許公開第２００８−０２５６０２号公報
【特許文献４】特開２００９−１６９１４１号公報
【特許文献５】特開２０１１−２０５１８９号公報
【特許文献６】特開２００８−１９３２６３号公報
【特許文献７】特開平０８−２５４９６４号公報
【特許文献８】特開２００４−２６０６０３号公報
【特許文献９】特開２００５−５３４０４７号公報
【特許文献１０】韓国特許公開２０１１−００７８７１１号公報
【特許文献１１】韓国特許公開２００７−００１６４３０号公報
【特許文献１２】韓国特許公開２０１２−００３６０６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする技術的な課題は、ラインデータが重なる場合、中間処理回路の一部を非活性化させることができるディスプレイドライバＩＣ、該ディスプレイドライバＩＣを含む装置、及びその動作方法を提供することにある。
また、本発明が解決しようとする他の技術的な課題は、グレーパターン（ｇｒａｙ  ｐａｔｔｅｒｎ）が検出される場合、中間処理回路の一部を非活性化させることができるディスプレイドライバＩＣ、該ディスプレイドライバＩＣを含む装置、及びその動作方法を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の実施形態によるディスプレイドライバＩＣの動作方法は、以前ラインデータと現在ラインデータとを比較する段階と、比較の結果によって、前記現在ラインデータを処理するための中間処理回路の一部の活性化如何を制御する段階と、を含みうる。
実施形態によって、前記ディスプレイドライバＩＣの動作方法は、前記以前ラインデータを前記中間処理回路を通じて処理し、該処理された以前ラインデータをデータラッチに伝送する段階と、前記比較の結果によって、前記以前ラインデータと前記現在ラインデータとが一致する場合、前記処理された以前ラインデータを前記現在ラインデータに相応する出力データとして出力する段階と、をさらに含みうる。
【０００６】
実施形態によって、前記制御する段階は、前記比較の結果によって、前記以前ラインデータと前記現在ラインデータとが一致する場合、前記中間処理回路の前記一部を非活性化させ、前記以前ラインデータと前記現在ラインデータとが一致しない場合、前記中間処理回路の前記一部を活性化させることができる。
実施形態によって、前記ディスプレイドライバＩＣの動作方法は、前記比較の結果によって、前記中間処理回路に伝送される前記現在ラインデータをゲーティング（ｇａｔｉｎｇ）して、前記中間処理回路の前記一部を非活性化させることができる。
【０００７】
実施形態によって、前記ディスプレイドライバＩＣの動作方法は、前記比較の結果によって、前記中間処理回路に供給されるクロック信号をゲーティングして、前記中間処理回路の前記一部を非活性化させることができる。
実施形態によって、前記ディスプレイドライバＩＣの動作方法は、前記比較の結果によって、前記中間処理回路に供給される電源を制御して、前記中間処理回路の前記一部を非活性化させることができる。
【０００８】
実施形態によって、前記中間処理回路の前記一部は、ピクセルデータ処理回路、ソースシフトレジスタコントローラ（ｓｏｕｒｃｅ ｓｈｉｆｔ ｒｅｇｓｉｔｅｒ ｃｏｎｔｒｏｌｌｅｒ）、及びデータシフトレジスタ（ｄａｔａ ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ）を含みうる。
実施形態によって、前記ディスプレイドライバＩＣによって駆動されるディスプレイのバックライト（ｂａｃｋ ｌｉｇｈｔ）を制御するための情報を生成する前記中間処理回路に含まれたプリプロセッシング（ｐｒｅ−ｐｒｏｃｅｓｓｉｎｇ）回路は、前記比較の結果によって、前記以前ラインデータと前記現在ラインデータとが一致する場合にも活性化されうる。
【０００９】
本発明の実施形態によるディスプレイドライバＩＣは、以前ラインデータと現在ラインデータとを保存する保存回路と、前記現在ラインデータを処理するための中間処理回路と、前記以前ラインデータと前記現在ラインデータとを比較し、該比較の結果によって、前記中間処理回路の活性化如何を制御するための比較信号を生成するラインデータ比較回路と、を含みうる。
【００１０】
実施形態によって、前記保存回路は、前記以前ラインデータと前記現在ラインデータとをバッファリングするラインバッファ回路であり、前記ラインバッファ回路は、重なる時間区間で前記以前ラインデータと前記現在ラインデータとを前記ラインデータ比較回路に出力することができる。
実施形態によって、前記ディスプレイドライバＩＣは、前記中間処理回路を通じて処理された前記以前ラインデータを保存するデータラッチ（ｄａｔａ ｌａｔｃｈ）をさらに含み、前記データラッチは、前記比較信号に基づいて、前記以前ラインデータと前記現在ラインデータとが一致する場合、前記処理された以前ラインデータを前記現在ラインデータに相応する出力データとして出力することができる。
【００１１】
本発明の実施形態によるディスプレイ装置は、前記ディスプレイドライバＩＣと、前記ディスプレイドライバＩＣによって駆動されるディスプレイパネルと、を含みうる。
本発明の実施形態によるディスプレイシステムは、前記ディスプレイ装置と、前記以前ラインデータ及び前記現在ラインデータを前記ディスプレイ装置に出力するＡＰ（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｃｅｓｓｏｒ）と、を含みうる。
【００１２】
本発明の他の実施形態によるディスプレイドライバＩＣの動作方法は、ディスプレイされるデータを構成するカラーデータ信号を互いに比較してグレーパターンを検出する段階と、検出結果によって、前記カラーデータ信号を処理するための中間処理回路の一部の活性化如何を制御する段階と、を含みうる。
実施形態によって、前記グレーパターンは、前記カラーデータ信号が互いに一致するデータパターンであり得る。
【００１３】
実施形態によって、前記ディスプレイドライバＩＣの動作方法は、前記グレーパターンが検出される区間の長さと基準長さとを比較する段階をさらに含み、前記グレーパターンが検出される区間の長さが、前記基準長さよりも長い場合に、前記中間処理回路の前記一部の活性化如何を制御することができる。
実施形態によって、前記基準長さは、前記ディスプレイドライバＩＣによって駆動されるディスプレイパネルの水平ライン長に相応することができる。
【００１４】
実施形態によって、前記ディスプレイドライバＩＣの動作方法は、前記検出結果によって、前記グレーパターンが検出された場合、前記中間処理回路のうちから前記カラーデータ信号のうちの何れか１つを処理するための部分のみを活性化させ、前記検出結果によって、前記グレーパターンが検出されていない場合、前記中間処理回路全体を活性化させることができる。
実施形態によって、前記ディスプレイドライバＩＣの動作方法は、前記検出結果によって、前記グレーパターンが検出された場合、ラインバッファ回路に保存された前記カラーデータ信号のうちの何れか１つをリードして処理することができる。
【００１５】
本発明の他の実施形態によるディスプレイドライバＩＣは、ディスプレイされるデータを構成するカラーデータ信号を処理するための中間処理回路と、前記カラーデータ信号を互いに比較してグレーパターンを検出し、該検出結果によって、前記中間処理回路の一部の活性化如何を制御するための比較信号を生成するグレーパターン検出器と、を含みうる。
【００１６】
実施形態によって、前記中間処理回路は、前記比較信号に基づいて、前記カラーデータ信号をゲーティングするゲーティング回路をさらに含みうる。
実施形態によって、前記中間処理回路は、前記ディスプレイドライバＩＣによって駆動されるディスプレイのバックライトを制御するための情報を生成するプリプロセッシング回路をさらに含み、前記ゲーティング回路は、前記プリプロセッシング回路に入力される前記カラーデータ信号をゲーティングしないこともある。
実施形態によって、前記中間処理回路は、前記カラーデータ信号のデータシフティング（ｄａｔａ  ｓｈｉｆｔｉｎｇ）を制御するソースシフトレジスタコントローラをさらに含み、前記ソースシフトレジスタコントローラは、前記比較の結果によって、前記何れか１つのカラーデータ信号に関連した内部回路のみ動作させることができる。
【００１７】
本発明の他の実施形態によるディスプレイ装置は、前記ディスプレイドライバＩＣと、前記ディスプレイドライバＩＣによって駆動されるディスプレイパネルと、を含みうる。
本発明の他の実施形態によるディスプレイシステムは、前記ディスプレイ装置と、前記カラーデータ信号を前記ディスプレイ装置に出力するＡＰと、を含みうる。
【発明の効果】
【００１８】
本発明の実施形態による方法と装置は、ラインデータが重なるか、グレーパターンが検出される場合、中間処理回路の一部を非活性化させることによって、消費電力を減らすことができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態によるディスプレイシステムのブロック図。
【図２】図１に示されたディスプレイドライバＩＣ（ＤＤＩ）の一実施形態によるブロック図。
【図３】図２に示されたラインバッファ回路とラインデータ比較回路のブロック図。
【図４】図３に示されたラインバッファ回路とラインデータ比較回路の動作を説明するタイミング図。
【図５】図２に示されたイメージ処理ユニットのブロック図。
【図６】図５に示されたイメージ処理ユニットの動作を説明するタイミング図。
【図７】図１に示されたディスプレイドライバＩＣ（ＤＤＩ）の他の実施形態によるブロック図。
【図８】図７に示されたグレーパターン検出器の回路図。
【図９】図７に示されたラインバッファ回路のブロック図。
【図１０】図９に示されたラインバッファ回路の動作を説明するタイミング図。
【図１１】図７に示されたイメージ処理ユニットのブロック図。
【図１２】図７に示されたソースシフトレジスタコントローラのブロック図。
【図１３】本発明の一実施形態によるディスプレイドライバＩＣ（ＤＤＩ）の動作方法のフローチャート。
【図１４】本発明の他の実施形態によるディスプレイドライバＩＣ（ＤＤＩ）の動作方法のフローチャート。
【図１５】本発明の一実施形態による電子システムのブロック図。
【発明を実施するための形態】
【００２０】
以下、添付した図面を参照して、本発明を詳細に説明する。
図１は、本発明の一実施形態によるディスプレイシステムのブロック図である。図１を参照すれば、ディスプレイシステム（ｄｉｓｐｌａｙ ｓｙｓｔｅｍ）１０は、アプリケーションプロセッサ（ＡＰ）１００、ディスプレイドライバＩＣ（ＤＤＩ）２００、及びディスプレイパネル（ｄｉｓｐｌａｙ ｐａｎｅｌ）３００を含みうる。
【００２１】
実施形態によって、ディスプレイシステム１０は、携帯用装置として具現可能である。携帯用装置としては、携帯電話、スマートフォン、タブレット（ｔａｂｌｅｔ）ＰＣ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ＥＤＡ（Ｅｎｔｅｒｐｒｉｓｅ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、デジタルスチルカメラ（ＤｉｇｉｔａｌＳｔｉｌｌ Ｃａｍｅｒａ）、デジタルビデオカメラ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｃａｍｅｒａ）、ＰＭＰ（Ｐｏｒｔａｂｌｅ Ｍｕｌｔｉｍｅｄｉａ Ｐｌａｙｅｒ）、ＰＮＤ（Ｐｅｒｓｏｎａｌ Ｎａｖｉｇａｔｉｏｎ ＤｅｖｉｃｅまたはＰｏｒｔａｂｌｅ Ｎａｖｉｇａｔｉｏｎ Ｄｅｖｉｃｅ）、携帯用ゲームコンソール（ｈａｎｄｈｅｌｄ ｇａｍｅ ｃｏｎｓｏｌｅ）、または電子ブック（ｅ−ｂｏｏｋ）があるが、これらに限定されるものではない。
【００２２】
ＡＰ１００は、ディスプレイシステム１０の全般的な動作を制御することができる。実施形態によって、ＡＰ１００は、モバイルＡＰとして具現可能である。ＡＰ１００は、ディスプレイしようとするディスプレイデータ（例えば、イメージデータ）をディスプレイドライバＩＣ（ＤＤＩ）２００に伝送しうる。
ＤＤＩ２００は、ＡＰ１００から伝送されたディスプレイデータを処理してディスプレイパネル３００に伝送しうる。ディスプレイパネル３００は、ＤＤＩ２００から伝送されたディスプレイデータをディスプレイすることができる。実施形態によって、ディスプレイパネル３００は、ＴＦＴ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ−Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）パネル、ＬＥＤディスプレイパネル、ＯＬＥＤディスプレイパネル、またはＡＭＯＬＥＤ（Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ）ディスプレイパネルなどに具現されうる。
【００２３】
図２は、図１に示されたディスプレイドライバＩＣ（ＤＤＩ）の一実施形態によるブロック図である。図１と図２とを参照すれば、図１に示されたディスプレイドライバＩＣ（ＤＤＩ）２００の一実施形態によるディスプレイドライバＩＣ（ＤＤＩ）２００Ａは、インターフェース回路（ｉｎｔｅｒｆａｃｅ ｃｉｒｃｕｉｔ）２１０、ラインバッファ回路（ｌｉｎｅ ｂｕｆｆｅｒ ｃｉｒｃｕｉｔ）２２０、中間処理回路２２５、データラッチ２６０、ソースドライバ（ｓｏｕｒｃｅ ｄｒｉｖｅｒ）２７０、ゲートドライバ（ｇａｔｅ ｄｒｉｖｅｒ）２７５、ラインデータ比較回路（ｌｉｎｅ ｄａｔａ ｃｏｍｐａｒｉｎｇ ｃｉｒｃｕｉｔ）２８０、及びバックライト制御回路（ｂａｃｋ ｌｉｇｈｔ ｃｏｎｔｒｏｌ ｕｎｉｔ）２９０を含みうる。
【００２４】
インターフェース回路２１０は、ＡＰ１００とディスプレイドライバＩＣ（ＤＤＩ）２００との間に送受信される信号をインターフェーシング（ｉｎｔｅｒｆａｃｉｎｇ）することができる。インターフェース回路２１０は、同期信号（ｓｙｎｃｈｒｏｎｉｚｉｎｇｓｉｇｎａｌ）及び／またはクロック信号（ｃｌｏｃｋ ｓｉｇｎａｌ）をラインバッファ回路２２０、中間処理回路２２５に含まれたイメージ処理ユニット２３０、及びラインデータ比較回路２８０に伝送しうる。
【００２５】
ラインバッファ回路２２０は、インターフェース回路から伝送されたディスプレイデータをライン単位でバッファリング（ｂｕｆｆｅｒｉｎｇ）することができる。実施形態によって、ラインバッファ回路２２０は、グラフィックメモリ（ｇｒａｐｈｉｃ ｍｅｍｏｒｙ；図示せず）に代替されうる。ラインバッファ回路２２０の具体的な構造及び動作は、図３を参照して詳しく説明される。
【００２６】
中間処理回路２２５は、ラインバッファ回路２２０からデータラッチ２６０に伝送されるラインデータを処理することができる。この処理は、画質改善（ｉｍａｇｅ ｅｎｈａｎｃｅｍｅｎｔ）、ラインデータのシフティング（ｓｈｉｆｔｉｎｇ）などを含みうる。
中間処理回路２２５は、イメージ処理ユニット（ｉｍａｇｅ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）２３０、ソースシフトレジスタコントローラ２４０、及びデータシフトレジスタ２５０を含みうる。
【００２７】
実施形態によって、中間処理回路２２５は、イメージ処理ユニット２３０、ソースシフトレジスタコントローラ２４０、及びデータシフトレジスタ２５０以外にも、ラインデータを処理するための多様な回路を含み、多様な設計変更が可能である。
イメージ処理ユニット２３０は、ラインバッファ回路２２０から伝送されたラインデータを処理して画質を改善させるか、ラインデータを用いてバックライト制御ユニット２９０のバックライト制御に必要な情報（例えば、フレーム情報）を生成することができる。イメージ処理ユニット２３０は、図５を参照して詳しく説明される。
ソースシフトレジスタコントローラ２４０は、データシフトレジスタ２５０の動作を制御することができる。
【００２８】
データシフトレジスタ２５０は、ソースシフトレジスタコントローラ２４０の制御によって、ソースシフトレジスタコントローラ２４０を通じて伝送されたラインデータをシフティングすることができる。データシフトレジスタ２５０は、シフティングされたラインデータを順次にデータラッチ２６０に伝送しうる。
データラッチ２６０は、データシフトレジスタ２５０から順次に伝送されたラインデータを保存し、該保存されたラインデータをディスプレイパネル３００の水平ライン単位でソースドライバ２７０に伝送しうる。
【００２９】
ソースドライバ２７０は、データラッチ２６０から伝送されたラインデータをディスプレイパネル３００に伝送しうる。ゲートドライバ２７５は、ディスプレイパネル３００のゲートラインを駆動することができる。すなわち、ソースドライバ２７０とゲートドライバ２７５とによってディスプレイパネル３００のピクセルの動作が制御されることによって、ＡＰ１００から入力されたイメージデータまたはグラフィックデータに相応するイメージが、ディスプレイパネル３００でディスプレイされうる。
ラインデータ比較回路２８０は、ラインバッファ回路２２０から伝送された以前ラインデータと現在ラインデータとを比較して、該比較の結果によって、比較信号ＳＣＯＭＰを生成することができる。
【００３０】
本明細書で、以前ラインデータ信号と現在ラインデータ信号のそれぞれは、ラインバッファ回路で連続して出力されるラインデータ信号のうちから先立って出力されたラインデータ信号と、その後に出力されたラインデータ信号とを意味する。
比較信号ＳＣＯＭＰは、イメージ処理ユニット２３０、ソースシフトレジスタコントローラ２４０、及びデータシフトレジスタ２５０の活性化如何を制御することができる。実施形態によって、活性化有無は、入力されるデータ信号のゲーティング、クロック信号のゲーティング、または供給電源を制御することで制御される。
【００３１】
データラッチ２６０は、比較信号ＳＣＯＭＰによって、以前ラインデータと現在ラインデータとが一致する場合、中間処理回路２２５によって処理されて、データラッチ２６０に保存されていた以前ラインデータを現在ラインデータに相応する出力データとしてソースドライバ２７０に出力することができる。
バックライト制御ユニット２９０は、イメージ処理ユニット２３０から伝送された情報に基づいてディスプレイパネル３００のバックライトを制御することができる。
【００３２】
図３は、図２に示されたラインバッファ回路とラインデータ比較回路のブロック図である。図４は、図３に示されたラインバッファ回路とラインデータ比較回路との動作を説明するタイミング図である。図２ないし図４を参照すれば、ラインバッファ回路２２０は、ラインバッファコントローラ（ｌｉｎｅ ｂｕｆｆｅｒ ｃｏｎｔｒｏｌｌｅｒ）２２２、動作選択回路（ｏｐｅｒａｔｉｏｎ ｓｅｌｅｃｔｉｎｇ ｃｉｒｃｕｉｔ）２２４、複数のラインバッファ（ｌｉｎｅ ｂｕｆｆｅｒｓ）２２６−１〜２２６−３、及び出力選択回路（ｏｕｔｐｕｔ ｓｅｌｅｃｔｉｎｇ ｃｉｒｃｕｉｔ）２２８を含みうる。
【００３３】
ラインバッファコントローラ２２２は、インターフェース回路２１０から伝送された垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、及びデータイネーブル信号ＤＥに応答して、ディスプレイデータ（ｄｉｓｐｌａｙ ｄａｔａ）ＤＤＡＴＡをライン単位でバッファリングする動作を制御することができる。
ラインバッファコントローラ２２２は、ラインバッファ回路２２０のライト動作を制御するためのライトコントローラ（ｗｒｉｔｅ ｃｏｎｔｒｏｌｌｅｒ）２２２−１とラインバッファ回路２２０のリード動作を制御するためのリードコントローラ（ｒｅａｄ ｃｏｎｔｒｏｌｌｅｒ）２２２−２とを含みうる。
【００３４】
ライトコントローラ２２２−１は、ライトラインデータ信号ＷＤＡＴＡ１〜ＷＤＡＴＡ１０、ライトアドレス信号ＷＡＤＤ、及びライトイネーブル信号ＷＥＮ１〜ＷＥＮ３を動作選択回路２２４に伝送しうる。
ライトイネーブル信号ＷＥＮ１は、ライト動作のために第１ラインバッファ２２６−１を活性化させるための信号であり、ライトイネーブル信号ＷＥＮ２は、ライト動作のために第２ラインバッファ２２６−２を活性化させるための信号であり、ライトイネーブル信号ＷＥＮ３は、ライト動作のために第３ラインバッファ２２６−３を活性化させるための信号である。
【００３５】
ライトアドレス信号ＷＡＤＤは、ライトラインデータ信号ＷＤＡＴＡ１〜ＷＤＡＴＡ１０のそれぞれをライトする位置、例えば、ラインバッファ２２６−１〜２２６−３のうちの何れか１つに関するアドレス情報を含みうる。
ライトイネーブル信号ＷＥＮ１〜ＷＥＮ３のそれぞれは、データイネーブル信号ＤＥに同期して活性化されうる。
【００３６】
動作選択回路２２４は、ラインバッファコントローラ２２２から伝送された動作選択信号ＳＥＬ１によってライト動作を選択することができる。この場合、動作選択回路２２４は、ライトコントローラ２２２−１から伝送されたライトアドレス信号ＷＡＤＤ、及びライトイネーブル信号ＷＥＮ１〜ＷＥＮ３に基づいて、ライトラインデータ信号ＷＤＡＴＡ１〜ＷＤＡＴＡ１０を順次にラインバッファ２２６−１〜２２６−３のそれぞれに伝送しうる。
【００３７】
図４を参照すれば、ライトラインデータ信号ＷＤＡＴＡ１は、ライトイネーブル信号ＷＥＮ１に応答して第１ラインバッファ２２６−１に伝送することができる。ライトラインデータ信号ＷＤＡＴＡ２は、ライトイネーブル信号ＷＥＮ２に応答して第２ラインバッファ２２６−２に伝送することができる。ライトラインデータ信号ＷＤＡＴＡ３は、ライトイネーブル信号ＷＥＮ３に応答して第３ラインバッファ２２６−３に伝送することができる。同様に、残りのライトラインデータ信号ＷＤＡＴＡ４〜ＷＤＡＴＡ１０も、順次にラインバッファ２２６−１〜２２６−３のそれぞれに伝送することができる。
【００３８】
リードコントローラ２２２−２は、リードアドレス信号ＲＡＤＤとリードイネーブル信号ＲＥＮ１〜ＲＥＮ３とを動作選択回路２２４に伝送しうる。
リードイネーブル信号ＲＥＮ１は、リード動作のために第１ラインバッファ２２６−１を活性化させるための信号であり、リードイネーブル信号ＲＥＮ２は、リード動作のために第２ラインバッファ２２６−２を活性化させるための信号であり、リードイネーブル信号ＲＥＮ３は、リード動作のために第３ラインバッファ２２６−３を活性化させるための信号である。
【００３９】
リードアドレス信号ＷＡＤＤは、保存されたデータをリードしようとするラインバッファ２２６−１〜２２６−３のアドレス情報を含みうる。
動作選択回路２２４は、ラインバッファコントローラ２２２から伝送された動作選択信号ＳＥＬ１によってリード動作を選択することができる。動作選択回路２２４は、リードコントローラ２２２−２から伝送されたリードアドレス信号ＲＡＤＤ、及びリードイネーブル信号ＲＥＮ１〜ＲＥＮ３に基づいて、ラインバッファ２２６−１〜２２６−３にリード動作を行わせうる。
【００４０】
この場合、ラインバッファ２２６−１〜２２６−３は、動作選択回路２２４の制御によってリードラインデータ信号ＲＤＡＴＡ１〜ＲＤＡＴＡ１０を出力選択回路２２８とラインデータ比較回路２８０のそれぞれに伝送しうる。
すなわち、リードラインデータ信号ＲＤＡＴＡ１〜ＲＤＡＴＡ１０は、順次にラインバッファ２２６−１〜２２６−３のそれぞれから出力される。
【００４１】
図４を参照すれば、リードラインデータ信号ＲＤＡＴＡ１は、リードイネーブル信号ＲＥＮ１に応答して第１ラインバッファ２２６−１から出力される。リードラインデータ信号ＲＤＡＴＡ２は、リードイネーブル信号ＲＥＮ２に応答して第２ラインバッファ２２６−２から出力される。リードラインデータ信号ＲＤＡＴＡ３は、リードイネーブル信号ＲＥＮ３に応答して第３ラインバッファ２２６−３から出力される。
同様に、残りのリードラインデータ信号ＲＤＡＴＡ４〜ＲＤＡＴＡ１０も、順次にラインバッファ２２６−１〜２２６−３のそれぞれから出力される。
【００４２】
以前ラインデータ信号と現在ラインデータ信号とを互いに比較するために、リードラインデータ信号ＲＤＡＴＡ１〜ＲＤＡＴＡ１０のそれぞれは、２回ずつリードされうる。
出力選択回路２２８は、ラインバッファコントローラ２２２から伝送された出力選択信号ＳＥＬ２に応答して、ラインバッファ２２６−１〜２２６−３から伝送されたリードラインデータ信号ＲＤＡＴＡ１〜ＲＤＡＴＡ１０のうちの何れか１つを選択して出力ラインデータ信号ＯＤＡＴＡとして出力することができる。
ラインデータ比較回路２８０は、ラインバッファ２２６−１〜２２６−３から伝送されたリードラインデータ信号ＲＤＡＴＡ１〜ＲＤＡＴＡ１０に基づいて、以前ラインデータと現在ラインデータとが一致するか否かを比較することができる。
【００４３】
図４を参照すれば、第１区間ＴＩ１は、垂直バッグポーチ（ｖｅｒｔｉｃａｌ ｂａｃｋｐｏｒｃｈ）区間である。第２区間ＴＩ２と第４区間ＴＩ４は、ライトラインデータ信号ＷＤＡＴＡ１〜２及びＷＤＡＴＡ８〜１０が互いに一致しない区間であり、第３区間ＴＩ３は、ライトラインデータ信号ＷＤＡＴＡ３〜７が互いに一致する区間である。
実施形態によって、ラインデータ比較回路２８０は、以前ラインデータ（例えば、リードラインデータ信号ＲＤＡＴＡ１）と現在ラインデータ（例えば、リードラインデータ信号ＲＤＡＴＡ２）とを比較し、該比較の結果によって、以前ラインデータと現在ラインデータとが互いに異なるという情報を含む比較信号ＳＣＯＭＰを生成することができる。
【００４４】
他の実施形態によって、ラインデータ比較回路２８０は、以前ラインデータ（例えば、リードラインデータ信号ＤＡＴＡ３）と現在ラインデータ（例えば、リードラインデータ信号ＲＤＡＴＡ４）とを比較し、該比較の結果によって、以前ラインデータと現在ラインデータとが互いに一致するという情報を含む比較信号ＳＣＯＭＰを生成することができる。
ラインデータ比較回路２８０は、垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣとに同期して比較信号ＳＣＯＭＰを出力することができる。
【００４５】
図５は、図２に示されたイメージ処理ユニットのブロック図である。図６は、図５に示されたイメージ処理ユニットの動作を説明するタイミング図である。図２、図５、及び図６を参照すれば、イメージ処理ユニット２３０は、ピクセルデータプロセッシング回路（ｐｉｘｅｌ ｄａｔａ ｐｒｏｃｅｓｓｉｎｇ ｃｉｒｃｕｉｔ）２３２、プリプロセッシング回路（ｐｒｅ−ｐｒｏｃｅｓｓｉｎｇ ｃｉｒｃｕｉｔ）２３４、及びゲーティング回路（ｇａｔｉｎｇ ｃｉｒｃｕｉｔ）２３６を含みうる。
【００４６】
ピクセルデータプロセッシング回路２３２は、ラインバッファ回路２２０から伝送された出力ラインデータ信号ＯＤＡＴＡを処理して画質を改善させることができる。実施形態によって、ピクセルデータプロセッシング回路２３２は、ラインバッファ回路２２０から伝送された出力ラインデータ信号ＯＤＡＴＡに含まれた不要なデータをフィルタリングすることもできる。ピクセルデータプロセッシング回路２３２は、処理されたラインデータ信号ＰＤＡＴＡをソースシフトレジスタコントローラ２４０に伝送しうる。
【００４７】
プリプロセッシング回路２３４は、ラインバッファ回路２２０から伝送された出力ラインデータ信号ＯＤＡＴＡを用いてバックライト制御ユニット２９０のバックライト制御に必要なフレーム情報を生成することができる。プリプロセッシング回路２３４は、フレーム情報を含むフレームデータ信号ＤＦＲＡＭＥをバックライト制御ユニット２９０に伝送しうる。プリプロセッシング回路２３４は、ピクセルデータプロセッシング回路２３２の処理動作に必要な情報を提供することもできる。
【００４８】
ゲーティング回路２３６は、ラインデータ比較回路２８０から伝送された比較信号ＳＣＯＭＰに基づいて、ラインバッファ回路２２０から伝送された出力ラインデータ信号ＯＤＡＴＡがピクセルデータプロセッシング回路２３２に入力されることをゲーティングすることができる。
実施形態によって、以前ラインデータと現在ラインデータとが一致する場合、ゲーティング回路２３６は、出力ラインデータ信号ＯＤＡＴＡがピクセルデータプロセッシング回路２３２に入力されることを遮断することができる。他の実施形態によって、以前ラインデータと現在ラインデータとが一致しない場合、ゲーティング回路２３６は、出力ラインデータ信号ＯＤＡＴＡをピクセルデータプロセッシング回路２３２に通過させることができる。
【００４９】
ゲーティング回路２３６は、比較信号ＳＣＯＭＰに基づいてインターフェース回路２１０からピクセルデータプロセッシング回路２３２に供給されるクロック信号ＣＬＫをゲーティングすることができる。実施形態によって、以前ラインデータと現在ラインデータとが一致する場合、クロック信号ＣＬＫが、ピクセルデータプロセッシング回路２３２に入力されることを遮断することができる。他の実施形態によって、以前ラインデータと現在ラインデータとが一致しない場合、クロック信号ＣＬＫをピクセルデータプロセッシング回路２３２に通過させることができる。
【００５０】
さらに他の実施形態によって、ゲーティング回路２３６は、比較信号ＳＣＯＭＰに基づいてピクセルデータプロセッシング回路２３２に供給される電源を制御することもできる。
ゲーティング回路２３６は、プリプロセッシング回路２３４に供給される出力ラインデータ信号ＯＤＡＴＡ、クロック信号ＣＬＫ、及び電源はゲーティングしない。
【００５１】
図６を参照すれば、ＩＰ垂直同期信号ＩＰＶＳＹＮＣは、垂直同期信号ＶＳＹＮＣに相応する同期信号であり、ＩＰ水平同期信号ＩＰＨＳＹＮＣは、水平同期信号ＶＨＳＹＮＣに相応する同期信号であり、ＩＰデータイネーブル信号ＩＰＤＥは、データイネーブル信号ＤＥに相応する信号であって、中間処理回路２２５に使われる。
ＩＰデータイネーブル信号ＩＰＤＥは、比較信号ＳＣＯＭＰに応答して以前ラインデータと現在ラインデータとが一致する一致区間ＴＳＡＭＥの間は非活性化されうる。すなわち、一致区間ＴＳＡＭＥの間ではイメージ処理ユニット２３０で消費電力が減少しうる。
【００５２】
図７は、図１に示されたディスプレイドライバＩＣ（ＤＤＩ）の他の実施形態によるブロック図である。図１、図２、及び図７を参照すれば、図１に示されたＤＤＩ２００の他の実施形態によるＤＤＩ２００Ｂの構造及び動作は、グレーパターン検出器（ｇｒａｙ  ｐａｔｔｅｒｎ  ｄｅｔｅｃｔｏｒ）２１５、ラインバッファ回路２２０′、及び中間処理回路２２５′を除けば、図２に示されたＤＤＩ２００Ａの構造及び動作と実質的に同一である。
【００５３】
グレーパターン検出器２１５は、インターフェース回路２１０から伝送されたカラーデータ信号に基づいてグレーパターンを検出することができる。グレーパターンは、カラーデータ信号が互いに一致するデータパターンを意味する。
グレーパターン検出器２１５は、図８を参照して詳しく説明される。ラインバッファ回路２２０′の構造及び動作は、図９と図１０とを参照して詳しく説明される。
中間処理回路２２５′は、イメージ処理ユニット２３０′、ソースシフトレジスタコントローラ２４０′、及びデータシフトレジスタ２５０′を含みうる。
【００５４】
イメージ処理ユニット２３０′は、グレーパターン検出器２１５から出力された比較信号ＳＣＯＭＰ′に基づいてカラーデータ信号のうちの何れか１つのカラーデータ信号を処理するための部分のみを活性化させることができる。
ソースシフトレジスタコントローラ２４０′も、比較信号ＳＣＯＭＰ′に基づいてカラーデータ信号のうちの何れか１つのカラーデータ信号を処理するための部分のみを活性化させることができる。
【００５５】
図８は、図７に示されたグレーパターン検出器の回路図である。図７と図８とを参照すれば、グレーパターン検出器２１５は、比較回路３０２とグレーパターン区間確認回路３０４とを含みうる。
比較回路３０２は、複数のＸＯＲゲート３０２Ａ−１１〜３０２Ａ−Ｎ３、複数のＯＲゲート３０２Ｂ１〜３０２ＢＮ、及びＮＯＲゲート３０２Ｃを含みうる。
複数のＸＯＲゲート３０２Ａ−１１〜３０２Ａ−Ｎ３のそれぞれは、カラーデータ信号のそれぞれのビットのそれぞれを互いに比較することができる。
【００５６】
ＸＯＲゲート３０２Ａ−１１は、レッドカラーに相応するカラーデータ信号の最初のビットＲ１とグリーンカラーに相応するカラーデータ信号の最初のビットＧ１とを互いに比較することができる。この場合、最初のビットＲ１及びＧ１が、互いに一致するか否かによってカラー比較信号ＣＲＧ１を出力することができる。
例えば、最初のビットＲ１及びＧ１が、互いに一致する場合、ローレベルまたは‘０’値を有するカラー比較信号ＣＲＧ１を出力し、互いに一致しない場合、ハイレベルまたは‘１’値を有するカラー比較信号ＣＲＧ１を出力することができる。
【００５７】
ＸＯＲゲート３０２Ａ−１２は、グリーンカラーに相応するカラーデータ信号の最初のビットＧ１とブルーカラーに相応するカラーデータ信号の最初のビットＢ１とを互いに比較することができる。この場合、最初のビットＧ１及びＢ１が、互いに一致するか否かによってカラー比較信号ＣＧＢ１を出力することができる。
例えば、最初のビットＧ１及びＢ１が、互いに一致する場合、ローレベルまたは‘０’値を有するカラー比較信号ＣＧＢ１を出力し、互いに一致しない場合、ハイレベルまたは‘１’値を有するカラー比較信号ＣＧＢ１を出力することができる。
【００５８】
ＸＯＲゲート３０２Ａ−１３は、ブルーカラーに相応するカラーデータ信号の最初のビットＢ１とレッドカラーに相応するカラーデータ信号の最初のビットＲ１とを互いに比較することができる。この場合、最初のビットＢ１及びＲ１が、互いに一致するか否かによってカラー比較信号ＣＢＲ１を出力することができる。
例えば、最初のビットＢ１及びＲ１が、互いに一致する場合、ローレベルまたは‘０’値を有するカラー比較信号ＣＢＲ１を出力し、互いに一致しない場合、ハイレベルまたは‘１’値を有するカラー比較信号ＣＢＲ１を出力することができる。
【００５９】
ＸＯＲゲート３０２Ａ−Ｎ１〜３０２Ａ−Ｎ３を含む残りのＸＯＲゲートのそれぞれも、ＸＯＲゲート３０２Ａ−１１〜３０２Ａ−１３のそれぞれのような方式で動作することができる。
ＯＲゲート３０２Ｂ１は、カラー比較信号ＣＲＧ１、ＣＧＢ１、及びＣＢＲ１がいずれもローレベルまたは‘０’である場合に、ローレベルまたは‘０’値を有するグレービット信号ＧＢ１を出力する。すなわち、ＯＲゲート３０２Ｂ１は、最初のビットＲ１、Ｇ１、及びＢ１がいずれも同一である場合に、ローレベルまたは‘０’値を有するグレービット信号ＧＢ１を出力する。
【００６０】
ＯＲゲート３０２ＢＮを含む残りのＯＲゲートのそれぞれも、ＯＲゲート３０２Ｂ１のような方式で動作することができる。
ＮＯＲゲート３０２Ｃは、グレービット信号ＧＢ１〜ＧＢＮを入力され、該入力されたグレービット信号ＧＢ１〜ＧＢＮがいずれもローレベルまたは‘０’である場合に、ハイレベルまたは‘１’値を有する比較信号ＧＣＯＭＰを出力する。すなわち、ＮＯＲゲート３０２Ｃは、カラーデータ信号がグレーカラーを表わす場合、ハイレベルまたは‘１’値を有する比較信号ＧＣＯＭＰを出力することができる。
【００６１】
グレーパターン区間確認回路３０４は、カウンタ回路（ｃｏｕｎｔｅｒ ｃｉｒｃｕｉｔ）３０６とカウント値チェック回路（ｃｏｕｎｔ ｖａｌｕｅ ｃｈｅｃｋｉｎｇ ｃｉｒｃｕｉｔ）３０８とを含みうる。
カウンタ回路３０６は、比較回路３０２から出力された比較信号ＧＣＯＭＰがハイレベルまたは‘１’値を有する回数をカウントし、該カウント結果によって、カウント信号ＣＮＴをカウント値チェック回路３０８に伝送しうる。すなわち、カウント信号ＣＮＴは、複数のカラーデータ信号間に互いに一致するビットの数を意味する。
【００６２】
カウント値チェック回路３０８は、カウント信号ＣＮＴのカウント値と基準値とを比較し、該比較の結果によって、グレーパターン検出信号ＳＣＯＭＰ′を出力することができる。
実施形態によって、前記基準値は、ユーザによって設定された値であるか、ディスプレイパネル（図１の３００）の水平ラインの長さと同じ値であり得る。
【００６３】
図９は、図７に示されたラインバッファ回路のブロック図である。図１０は、図９に示されたラインバッファ回路の動作を説明するタイミング図である。図７ないし図１０を参照すれば、図９に示されたラインバッファ回路２２０′は、ラインバッファコントローラ２２２′、動作選択回路２２４′、ラインバッファ２２６′−１、２２６′−２、及び出力選択回路２２８′を含みうる。
ラインバッファコントローラ２２２′は、ライトコントローラ２２２′−１とリードコントローラ２２２′−２とを含む。ライトコントローラ２２２′−１の構造及び動作は、図３のライトコントローラ２２２−１の構造及び動作と実質的に同一である。
【００６４】
リードコントローラ２２２′−２は、グレーパターン検出信号ＳＣＯＭＰ′に基づいて、第１ラインバッファ２２６′−１と第２ラインバッファ２２６′−２とのリード動作を活性化させるためのリードイネーブル信号ＲＥＮ１Ｒ、ＲＥＮ１Ｇ、ＲＥＮ１Ｂ、ＲＥＮ２Ｒ、ＲＥＮ２Ｇ、ＲＥＮ２Ｂを生成することができる。
リードイネーブル信号ＲＥＮ１Ｒ、ＲＥＮ１Ｇ、及びＲＥＮ１Ｂのそれぞれは、第１ラインバッファ２２６′−１でレッドカラー、グリーンカラー、ブルーカラーのそれぞれに相応するカラーデータのみをリードするための信号を意味する。リードイネーブル信号ＲＥＮ２Ｒ、ＲＥＮ２Ｇ、及びＲＥＮ２Ｂのそれぞれは、第２ラインバッファ２２６′−２でレッドカラー、グリーンカラー、ブルーカラーのそれぞれに相応するカラーデータのみをリードするための信号を意味する。
【００６５】
図１０を参照すれば、第１区間ＴＩ１は、垂直バッグポーチ区間である。第３区間ＴＩ３と第５区間ＴＩ５は、グレーパターンのカラーデータ信号がラインバッファ回路２２０′に入力される区間であり、第２区間ＴＩ２、第４区間ＴＩ４、第６区間ＴＩ６は、グレーパターンではないカラーデータ信号がラインバッファ回路２２０′に入力される区間である。
【００６６】
ラインバッファ２２６′−１または２２６′−２からリードされるカラーデータＲＤＡＴＡ１−Ｒ、ＲＤＡＴＡ１−Ｇ、ＲＤＡＴＡ−Ｂは、ラインバッファ２２６′−１または２２６′−２にライトされるカラーデータＷＤＡＴＡ１に相応し、カラー成分別に区分されたデータを意味する。
グレーパターン検出信号ＳＣＯＭＰ′に基づいてグレーパターンが検出された区間ＴＩＲＧ１、ＴＩＲＧ２では、レッドカラー、グリーンカラー、ブルーカラーのうちの何れか１つ（例えば、レッドカラー）に相応するカラーデータのみをリードすることができる。
【００６７】
例えば、グレーパターンが検出された区間ＴＩＲＧ１でレッドカラーに相応する第３カラーデータＲＤＡＴＡ３−Ｒと第４カラーデータＲＤＡＴＡ４−Ｒのみをリードし、グレーパターンが検出された区間ＴＩＲＧ２でレッドカラーに相応する第７カラーデータＲＤＡＴＡ７−Ｒ、第８カラーデータＲＤＡＴＡ８−Ｒ、第９カラーデータＲＤＡＴＡ９−Ｒ、及び第１０カラーデータＲＤＡＴＡ１０−Ｒのみをリードすることができる。
【００６８】
動作選択回路２２４′に接続されたラインバッファ２２６′−１、２２６′−２が２個である点と、リードイネーブル信号ＲＥＮ１Ｒ、ＲＥＮ１Ｇ、ＲＥＮ１Ｂ、ＲＥＮ２Ｒ、ＲＥＮ２Ｇ、及びＲＥＮ２Ｂが異なる点とを除けば、動作選択回路２２４′の動作は、図３の動作選択回路２２４の動作と実質的に同一である。
ラインバッファ２２６′−１、２２６′−２は、動作選択回路２２４′の制御によってカラーデータ信号ＲＤＡＴＡ１−Ｒ〜ＲＤＡＴＡ１０−Ｒ、ＲＤＡＴＡ１−Ｇ〜ＲＤＡＴＡ１０−Ｇ、及びＲＤＡＴＡ１−Ｂ〜ＲＤＡＴＡ１０−Ｂを出力選択回路２２８′に出力することができる。
【００６９】
ラインバッファ２２６′−１、２２６′−３のそれぞれは、レッドカラー、グリーンカラー、ブルーカラーのそれぞれに相応するカラーデータ信号を出力するための別途の出力ラインＲＬＩＮＥ、ＧＬＩＮＥ、及びＢＬＩＮＥを含みうるが、これに限定されるものではない。
実施形態によって、グレーパターンが検出されていない場合に、リードイネーブル信号ＲＥＮ１Ｒ、ＲＥＮ１Ｇ、ＲＥＮ１Ｂ、ＲＥＮ２Ｒ、ＲＥＮ２Ｇ、及びＲＥＮ２Ｂによってラインバッファ２２６′−１、２２６′−３のそれぞれの出力ラインＲＬＩＮＥ、ＧＬＩＮＥ、及びＢＬＩＮＥがいずれが活性化されうる。
【００７０】
他の実施形態によって、グレーパターンが検出された場合に、リードイネーブル信号ＲＥＮ１Ｒ、ＲＥＮ１Ｇ、ＲＥＮ１Ｂ、ＲＥＮ２Ｒ、ＲＥＮ２Ｇ、及びＲＥＮ２Ｂによってラインバッファ２２６′−１、２２６′−３のそれぞれの出力ラインＲＬＩＮＥ、ＧＬＩＮＥ、及びＢＬＩＮＥのうちの何れか１つ（例えば、ＲＬＩＮＥ）のみ活性化されうる。
出力選択回路２２８′は、選択信号ＳＥＬ２によってラインバッファ２２６′−１、２２６′−３のそれぞれから出力されたカラーデータ信号のうちの何れか１つを出力カラーデータ信号ＯＤＡＴＡ′として出力することができる。
【００７１】
図１１は、図７に示されたイメージ処理ユニットのブロック図である。図７と図１１とを参照すれば、イメージ処理ユニット２３０′は、ピクセルデータプロセッシング回路２３２、プリプロセッシング回路２３４、及びゲーティング回路２３６′を含みうる。
ゲーティング回路２３６′は、グレーパターン検出信号ＳＣＯＭＰ′によって出力カラーデータ信号ＯＤＡＴＡ′に含まれたカラーデータ信号ＯＤＡＴＡ−Ｒ、ＯＤＡＴＡ−Ｇ、及びＯＤＡＴＡ−Ｂをゲーティングすることができる。実施形態によって、グレーパターンが検出されていない場合に、カラーデータ信号ＯＤＡＴＡ−Ｒ、ＯＤＡＴＡ−Ｇ、及びＯＤＡＴＡ−Ｂをいずれもピクセルデータプロセッシング回路２３２に通過させることができる。
【００７２】
他の実施形態によって、グレーパターンが検出された場合に、カラーデータ信号ＯＤＡＴＡ−Ｒ、ＯＤＡＴＡ−Ｇ、及びＯＤＡＴＡ−Ｂのうちの何れか１つ（例えば、ＯＤＡＴＡ−Ｒ）をピクセルデータプロセッシング回路２３２に通過させることができる。
この場合、ピクセルデータプロセッシング回路２３２は、ゲーティング回路２３６′から伝送された何れか１つのカラーデータ信号（例えば、ＯＤＡＴＡ−Ｒ）を処理し、該処理されたカラーデータ信号を複製して残りのカラーデータ信号（例えば、ＯＤＡＴＡ−ＧとＯＤＡＴＡ−Ｂ）を生成して、処理されたカラーデータ信号ＰＤＡＴＡ′として出力することができる。
【００７３】
図１２は、図７に示されたソースシフトレジスタコントローラのブロック図である。図７と図１２とを参照すれば、ソースシフトレジスタコントローラ２４０′は、データ信号選択回路（ｄａｔａ ｓｉｇｎａｌ ｓｅｌｅｃｔｉｎｇ ｃｉｒｃｕｉｔ）２４２と内部回路２４０′−１〜２４０′−３とを含みうる。
データ信号選択回路２４２は、第１選択器２４２−１と第２選択器２４２−２とを含みうる。実施形態によって、第１選択器２４２−１と第２選択器２４２−２のそれぞれは、マルチプレクサ（ｍｕｌｉｐｌｅｘｅｒ）として具現可能である。
【００７４】
第１内部回路２４０′−１は、レッドカラーに相応するカラーデータを処理するための内部回路であり、第２内部回路２４０′−２は、グリーンカラーに相応するカラーデータを処理するための内部回路であり、第３内部回路２４０′−３は、ブルーカラーに相応するカラーデータを処理するための内部回路である。
データ信号選択回路２４２は、処理されたカラーデータ信号ＰＤＡＴＡ′を構成するレッドカラーデータ信号ＰＤＡＴＡ−Ｒ、グリーンカラーデータ信号ＰＤＡＴＡ−Ｇ、及びブルーカラーデータ信号ＰＤＡＴＡ−Ｂのそれぞれをグレーパターン検出信号ＳＣＯＭＰ′に基づいて、選択的に内部回路２４０′−１〜２４０′−３のそれぞれに伝送しうる。
【００７５】
実施形態によって、グレーパターンが検出されていない場合に、第１選択器２４２−１は、グリーンカラーデータ信号ＰＤＡＴＡ−Ｇを選択して第２内部回路２４０′−２に伝送し、第２選択器２４２−２は、ブルーカラーデータ信号ＰＤＡＴＡ−Ｂを選択して第３内部回路２４０′−３に伝送しうる。
他の実施形態によって、グレーパターンが検出された場合に、第１選択器２４２−１は、レッドカラーデータ信号ＰＤＡＴＡ−Ｒを選択して第２内部回路２４０′−２に伝送し、第２選択器２４２−２は、レッドカラーデータ信号ＰＤＡＴＡ−Ｒを選択して第３内部回路２４０′−３に伝送しうる。
【００７６】
図１３は、本発明の一実施形態によるディスプレイドライバＩＣ（ＤＤＩ）の動作方法のフローチャートである。図１ないし図６、及び図１３を参照すれば、ラインデータ比較回路２８０は、リードラインデータ信号ＲＤＡＴＡ１〜ＲＤＡＴＡ１０に基づいて、以前ラインデータと現在ラインデータとが一致するか否かを比較することができる（ステップＳ１０）。
実施形態によって、ラインデータ比較回路２８０は、以前ラインデータ（例えば、リードラインデータ信号ＲＤＡＴＡ１）と現在ラインデータ（例えば、リードラインデータ信号ＲＤＡＴＡ２）とを比較し、該比較の結果によって、以前ラインデータと現在ラインデータとが互いに異なるという情報を含む比較信号ＳＣＯＭＰを生成することができる。
【００７７】
他の実施形態によって、ラインデータ比較回路２８０は、以前ラインデータ（例えば、リードラインデータ信号ＤＡＴＡ３）と現在ラインデータ（例えば、リードラインデータ信号ＲＤＡＴＡ４）とを比較し、該比較の結果によって、以前ラインデータと現在ラインデータとが互いに一致するという情報を含む比較信号ＳＣＯＭＰを生成することができる。
比較信号ＳＣＯＭＰによって、中間処理回路２２５の一部の活性化有無が制御される（ステップＳ１２）。
【００７８】
実施形態によって、比較信号ＳＣＯＭＰによって、イメージ処理ユニット２３０、ソースシフトレジスタコントローラ２４０、及びデータシフトレジスタ２５０の活性化有無が制御される。
他の実施形態によって、中間処理回路２２５に含まれたプリプロセッシング回路２３４は、以前ラインデータと現在ラインデータとが一致する場合にも活性化されうる。
【００７９】
図１４は、本発明の他の実施形態によるディスプレイドライバＩＣ（ＤＤＩ）の動作方法のフローチャートである。図７ないし図１２、及び図１４を参照すれば、グレーパターン検出器２１５は、インターフェース回路２１０から伝送されたカラーデータ信号Ｒ１〜ＲＮ、Ｇ１〜ＧＮ、及びＢ１〜ＢＮに基づいてグレーパターンを検出することができる（ステップＳ２０）。
【００８０】
グレーパターン検出器２１５は、検出結果によって、グレーパターン検出信号ＳＣＯＭＰ′を生成することができる。グレーパターン検出信号ＳＣＯＭＰ′によって、中間処理回路２２５′の一部の活性化有無が制御される（ステップＳ２２）。
実施形態によって、比較信号ＳＣＯＭＰによって、イメージ処理ユニット２３０′、ソースシフトレジスタコントローラ２４０′、及びデータシフトレジスタ２５０′のそれぞれの一部の活性化有無が制御される。
【００８１】
図１５は、本発明の一実施形態による電子システムのブロック図である。図１と図１５とを参照すれば、電子システム１０００は、ＭＩＰＩＲ（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）を使用または支援することができるデータ処理装置、例えば、ＰＤＡ、ＰＭＰ、ＩＰＴＶ（Ｉｎｔｅｒｎｅｔ ＰｒｏｔｏｃｏｌＴｅｌｅｖｉｓｉｏｎ）、またはスマートフォンとして具現可能である。アプリケーションプロセッサ１０１０は、図１のＡＰ１００として具現可能である。
【００８２】
アプリケーションプロセッサ１０１０に具現されたＣＳＩホスト（Ｃａｍｅｒａ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ（ＣＳＩ）ｈｏｓｔ）１０１２は、カメラシリアルインターフェースを通じてイメージセンサー１００のＣＳＩ装置１０４１とシリアル通信することができる。この際、例えば、ＣＳＩホスト１０１２は、デシリアライザ（ｄｅｓｅｒｉａｌｉｚｅｒ（ＤＥＳ））を含み、ＣＳＩ装置１０４１は、シリアライザ（ｓｅｒｉａｌｉｚｅｒ（ＳＥＲ））を含みうる。
【００８３】
アプリケーションプロセッサ１０１０に具現されたＤＳＩホスト１０１１は、ディスプレイシリアルインターフェース（Ｄｉｓｐｌａｙ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ；ＤＳＩ）を通じてディスプレイ１０５０のＤＳＩ装置１０５１とシリアル通信することができる。この際、例えば、ＤＳＩホスト１０１１は、シリアライザ（ＳＥＲ）を含み、ＤＳＩ装置１０５１は、デシリアライザ（ＤＥＳ）を含みうる。ディスプレイ１０５０は、図１のＤＤＩ２００とディスプレイパネル３００とを含んで具現されうる。
【００８４】
実施形態によって、電子システム１０００は、アプリケーションプロセッサ１０１０と通信することができるＲＦチップ１０６０をさらに含みうる。アプリケーションプロセッサ１０１０に含まれたＰＨＹ（ＰＨＹｓｉｃａｌ ｌａｙｅｒ）１０１３とＲＦチップ１０６０とに含まれたＰＨＹ１０６１は、ＭＩＰＩ ＤｉｇＲＦによってデータを送受信することができる。
【００８５】
実施形態によって、電子システム１０００は、ＧＰＳ１０２０受信器、ストレージ（ｓｔｏｒａｇｅ）１０７０、マイクロホン（ｍｉｃｒｏｐｈｏｎｅ（ＭＩＣ））１０８０、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１０８５、及びスピーカー（ｓｐｅａｋｅｒ）１０９０をさらに含みうる。電子システム１０００は、Ｗｉｍａｘ（Ｗｏｒｌｄ ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ ｆｏｒ ｍｉｃｒｏｗａｖｅ ａｃｃｅｓｓ）１０３０モジュール、ＷＬＡＮ（Ｗｉｒｅｌｅｓｓ  ＬＡＮ）１１００モジュール、及び／またはＵＷＢ（Ｕｌｔｒａ Ｗｉｄｅｂａｎｄ）１１１０モジュールなどを用いて通信することができる。
【産業上の利用可能性】
【００８６】
本発明は、ディスプレイドライバＩＣ、それを含むディスプレイ装置、及びそれを含むディスプレイシステムに利用されうる。
【符号の説明】
【００８７】
１０：ディスプレイシステム
１００：アプリケーションプロセッサ
２００、２００Ａ、２２０Ｂ：ディスプレイドライバＩＣ（ＤＤＩ）
２１０：インターフェース回路
２１５：グレーパターン検出器
２２０、２２０′：ラインバッファ回路
２２５、２２５′：中間処理回路
２６０：データラッチ
３００：ディスプレイパネル
１０００：電子システム
【図１】
2015026076.tif 000003
【図２】
2015026076.tif 000004
【図３】
2015026076.tif 000005
【図４】
2015026076.tif 000006
【図５】
2015026076.tif 000007
【図６】
2015026076.tif 000008
【図７】
2015026076.tif 000009
【図８】
2015026076.tif 000010
【図９】
2015026076.tif 000011
【図１０】
2015026076.tif 000012
【図１１】
2015026076.tif 000013
【図１２】
2015026076.tif 000014
【図１３】
2015026076.tif 000015
【図１４】
2015026076.tif 000016
【図１５】
2015026076.tif 000017