(57)【要約】【課題】コア基板と電子素子との密着力を向上させ、変形、クラック、及び破損等の発生を減少させることができるとともに、コスト及び時間を低減することができるコア基板及びコア基板の製造方法を提供する。【解決手段】本発明のコア基板１００は、空隙１３１が形成された多孔性支持体１３０と、多孔性支持体１３０の空隙１３１を満たすように形成された絶縁材１４０と、多孔性支持体１３０及び絶縁材１４０に内蔵され、両側面に内部電極１１１が露出されるように形成された電子素子１１０と、を含むものである。【選択図】図１
2015088752.tif 000002
【特許請求の範囲】
【請求項１】
空隙が形成された多孔性支持体と、
前記多孔性支持体の空隙を満たすように形成された絶縁材と、
前記多孔性支持体及び絶縁材に内蔵され、両側面に内部電極が露出されるように形成された電子素子と、を含むコア基板。
【請求項２】
前記多孔性支持体は、エアロゲル、シリカ、溶融シリカ、ガラス、アルミナ、白金、ニッケル、チタニア、ジルコニア、ルテニウム、コバルト及びこれらの組み合わせからなる群から選択される１種以上の多孔性無機物質、及びユリア樹脂、フェノール樹脂、ポリスチレン樹脂及びこれらの組み合わせからなる群から選択される１種以上の多孔性高分子から選択される一つ以上からなる、請求項１に記載のコア基板。
【請求項３】
前記絶縁材はプリプレグ（Ｐｒｅｐｒｅｇ）である、請求項１に記載のコア基板。
【請求項４】
前記内部電極は、前記電子素子の両側面に露出されるように形成される、請求項１に記載のコア基板。
【請求項５】
前記内部電極は、前記電子素子の上面及び下面に露出されるように形成される、請求項１に記載のコア基板。
【請求項６】
前記絶縁材の前記多孔性支持体と接触する面の反対面に形成される金属層をさらに含む、請求項１に記載のコア基板。
【請求項７】
前記電子素子の両側に形成され、前記金属層と前記内部電極とを電気的に連結するビアをさらに含む、請求項６に記載のコア基板。
【請求項８】
前記金属層は前記内部電極と接触して互いに電気的に連結される、請求項６に記載のコア基板。
【請求項９】
前記電子素子はＭＬＣＣ（Ｍｕｌｔｉ  Ｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）である、請求項１に記載のコア基板。
【請求項１０】
両側面に内部電極が露出されるように形成された電子素子を焼成基板に実装する段階と、
前記焼成基板に高分子スラリーを塗布及び焼結する段階と、
前記焼結された高分子スラリーを焼成して多孔性支持体を形成する段階と、
前記焼成基板を除去する段階と、
前記多孔性支持体の片面または両面に絶縁材を積層及び加圧して、前記多孔性支持体の空隙に絶縁材を満たす段階と、を含むコア基板の製造方法。
【請求項１１】
前記高分子スラリーは、エアロゲル、シリカ、溶融シリカ、ガラス、アルミナ、白金、ニッケル、チタニア、ジルコニア、ルテニウム、コバルト及びこれらの組み合わせからなる群から選択される１種以上の多孔性無機物質、及びユリア樹脂、フェノール樹脂、ポリスチレン樹脂及びこれらの組み合わせからなる群から選択される１種以上の多孔性高分子から選択される一つ以上からなる、請求項１０に記載のコア基板の製造方法。
【請求項１２】
前記多孔性支持体の空隙に前記絶縁材を満たす段階で、前記絶縁材はプリプレグである、請求項１０に記載のコア基板の製造方法。
【請求項１３】
前記多孔性支持体の空隙に前記絶縁材を満たす段階の後に、
前記絶縁材の前記多孔性支持体と接触する面の反対面に金属層を形成する段階をさらに含む、請求項１０に記載のコア基板の製造方法。
【請求項１４】
前記金属層を形成する段階の後に、
前記電子素子の内部電極が露出されるように、前記多孔性支持体及び絶縁材にビアホールを形成する段階と、
前記ビアホールに伝導性物質を形成して、前記金属層と前記内部電極とを電気的に連結する段階と、をさらに含む、請求項１３に記載のコア基板の製造方法。
【請求項１５】
前記金属層を形成する段階で、前記金属層は前記電子素子の内部電極と接触されて電気的に連結される、請求項１３に記載のコア基板の製造方法。
【請求項１６】
前記多孔性支持体の空隙に前記絶縁材を満たす段階で、前記絶縁材は、前記多孔性支持体と接触する面の反対面に形成された金属層を含む、請求項１０に記載のコア基板の製造方法。
【請求項１７】
前記多孔性支持体の空隙に前記絶縁材を満たす段階の後に、
前記電子素子の内部電極が露出されるように、前記多孔性支持体及び絶縁材にビアホールを形成する段階と、
前記ビアホールに伝導性物質を形成して、前記金属層と前記内部電極とを電気的に連結する段階と、をさらに含む、請求項１６に記載のコア基板の製造方法。
【請求項１８】
前記多孔性支持体の空隙に前記絶縁材を満たす段階で、前記金属層は前記電子素子の内部電極と接触されて電気的に連結される、請求項１６に記載のコア基板の製造方法。
【請求項１９】
前記内部電極は、前記電子素子の両側面に露出されるように形成される、請求項１０に記載のコア基板の製造方法。
【請求項２０】
前記内部電極は、前記電子素子の上面及び下面に露出されるように形成される、請求項１０に記載のコア基板の製造方法。
【請求項２１】
前記電子素子はＭＬＣＣ（Ｍｕｌｔｉ  Ｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）である、請求項１０に記載のコア基板の製造方法。
【請求項２２】
前記電子素子は、未焼結及び未焼成状態である、請求項１０に記載のコア基板の製造方法。
【請求項２３】
前記焼成基板に高分子スラリーを塗布及び焼結する段階で、前記電子素子が焼結される、請求項２２に記載のコア基板の製造方法。
【請求項２４】
前記焼結された高分子スラリーを焼成して多孔性支持体を形成する段階で、前記電子素子が焼成される、請求項２２に記載のコア基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コア基板及びコア基板の製造方法に関する。
【背景技術】
【０００２】
携帯電話を始めとするＩＴ分野の電子機器が多機能化及び軽薄短小化しており、このような技術的要求に応えるべく、ＩＣ、半導体チップ、または能動素子及び受動素子等の電子部品を基板内に挿入するための技術が要求されている。近年、多様な方式で基板内に部品を内蔵するための技術が開発されている。
【０００３】
一般的な部品内蔵基板は、通常、基板の絶縁層にキャビティを形成し、このキャビティ内に各種素子及びＩＣや半導体チップ等の電子部品を挿入する。その後、キャビティの内部及び電子部品が挿入された絶縁層上にプリプレグ等の接着性樹脂を塗布する。このように接着性樹脂を塗布することで、電子部品を固定するとともに絶縁層を形成する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７８８６４３３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、電子素子が内蔵されたコア基板及びコア基板の製造方法を提供することにある。
【０００６】
本発明の他の目的は、内蔵された電子素子との密着力が向上されたコア基板及びコア基板の製造方法を提供することにある。
【０００７】
本発明のさらに他の目的は、製作コスト及び時間が低減されたコア基板及びコア基板の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の実施例によれば、空隙が形成された多孔性支持体と、多孔性支持体の空隙を満たすように形成された絶縁材と、多孔性支持体及び絶縁材に内蔵され、両側面に内部電極が露出されるように形成された電子素子と、を含むコア基板が提供される。
【０００９】
多孔性支持体は、エアロゲル、シリカ、溶融シリカ、ガラス、アルミナ、白金、ニッケル、チタニア、ジルコニア、ルテニウム、コバルト及びこれらの組み合わせからなる群から選択される１種以上の多孔性無機物質、及びユリア樹脂、フェノール樹脂、ポリスチレン樹脂及びこれらの組み合わせからなる群から選択される１種以上の多孔性高分子から選択される一つ以上からなることができる。
【００１０】
絶縁材は、プリプレグ（Ｐｒｅｐｒｅｇ）であることができる。
【００１１】
内部電極は、電子素子の両側面に露出されるように形成されることができる。
【００１２】
内部電極は、電子素子の上面及び下面に露出されるように形成されることができる。
【００１３】
前記コア基板は、絶縁材の多孔性支持体と接触する面の反対面に形成される金属層をさらに含むことができる。
【００１４】
前記コア基板は、電子素子の両側に形成され、金属層と内部電極とを電気的に連結するビアをさらに含むことができる。
【００１５】
金属層は、内部電極と接触して互いに電気的に連結されることができる。
【００１６】
電子素子は、ＭＬＣＣ（Ｍｕｌｔｉ  Ｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）であることができる。
【００１７】
本発明の他の実施例によれば、両側面に内部電極が露出されるように形成された電子素子を焼成基板に実装する段階と、焼成基板に高分子スラリーを塗布及び焼結する段階と、焼結された高分子スラリーを焼成して多孔性支持体を形成する段階と、焼成基板を除去する段階と、多孔性支持体の片面または両面に絶縁材を積層及び加圧して、多孔性支持体の空隙に絶縁材を満たす段階と、を含むコア基板の製造方法が提供される。
【００１８】
高分子スラリーは、エアロゲル、シリカ、溶融シリカ、ガラス、アルミナ、白金、ニッケル、チタニア、ジルコニア、ルテニウム、コバルト及びこれらの組み合わせからなる群から選択される１種以上の多孔性無機物質、及びユリア樹脂、フェノール樹脂、ポリスチレン樹脂及びこれらの組み合わせからなる群から選択される１種以上の多孔性高分子から選択される一つ以上からなることができる。
【００１９】
多孔性支持体の空隙に絶縁材を満たす段階で、絶縁材は、プリプレグであることができる。
【００２０】
多孔性支持体の空隙に絶縁材を満たす段階の後に、絶縁材の多孔性支持体と接触する面の反対面に金属層を形成する段階をさらに含むことができる。
【００２１】
金属層を形成する段階の後に、電子素子の内部電極が露出されるように、多孔性支持体及び絶縁材にビアホールを形成する段階と、ビアホールに伝導性物質を形成して、金属層と内部電極とを電気的に連結する段階と、をさらに含むことができる。
【００２２】
金属層を形成する段階で、金属層は電子素子の内部電極と接触されて電気的に連結されることができる。
【００２３】
多孔性支持体の空隙に絶縁材を満たす段階で、絶縁材は、多孔性支持体と接触する面の反対面に形成された金属層を含むことができる。
【００２４】
多孔性支持体の空隙に絶縁材を満たす段階の後に、電子素子の内部電極が露出されるように、多孔性支持体及び絶縁材にビアホールを形成する段階と、ビアホールに伝導性物質を形成して、金属層と内部電極とを電気的に連結する段階をさらに含むことができる。
【００２５】
多孔性支持体の空隙に絶縁材を満たす段階で、金属層は、電子素子の内部電極と接触されて電気的に連結されることができる。
【００２６】
内部電極は、電子素子の両側面に露出されるように形成されることができる。
【００２７】
内部電極は、電子素子の上面及び下面に露出されるように形成されることができる。
【００２８】
電子素子は、ＭＬＣＣ（Ｍｕｌｔｉ  Ｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）であることができる。
【００２９】
電子素子は、未焼結及び未焼成状態であることができる。
【００３０】
焼成基板に高分子スラリーを塗布及び焼結する段階で、電子素子が焼結されることができる。
【００３１】
焼結された高分子スラリーを焼成して多孔性支持体を形成する段階で、電子素子が焼成されることができる。
【発明の効果】
【００３２】
本発明の実施例によるコア基板及びコア基板の製造方法によれば、コア基板と電子素子との密着力を向上させることができる。
【００３３】
本発明の実施例によるコア基板及びコア基板の製造方法によれば、電子素子との密着力を向上させることにより、変形、クラック、及び破損等の発生を減少させることができる。
【００３４】
本発明の実施例によるコア基板及びコア基板の製造方法によれば、電子素子の焼成工程及び外部電極形成工程を省略することにより、コスト及び時間を低減することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施例によるコア基板を示した例示図である。
【図２】本発明の実施例によるコア基板の製造方法を示した例示図である。
【図３】本発明の実施例によるコア基板の製造方法を示した例示図である。
【図４】本発明の実施例によるコア基板の製造方法を示した例示図である。
【図５】本発明の実施例によるコア基板の製造方法を示した例示図である。
【図６】本発明の実施例によるコア基板の製造方法を示した例示図である。
【図７】本発明の実施例によるコア基板の製造方法を示した例示図である。
【図８】本発明の実施例によるコア基板の製造方法を示した例示図である。
【図９】本発明の他の実施例によるコア基板を示した例示図である。
【図１０】本発明の他の実施例によるコア基板の製造方法を示した例示図である。
【図１１】本発明の他の実施例によるコア基板の製造方法を示した例示図である。
【図１２】本発明の他の実施例によるコア基板の製造方法を示した例示図である。
【図１３】本発明の他の実施例によるコア基板の製造方法を示した例示図である。
【図１４】本発明の他の実施例によるコア基板の製造方法を示した例示図である。
【発明を実施するための形態】
【００３６】
本発明の目的、特定の長所及び新規の特徴は、添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第１」、「第２」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。
【００３７】
以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。
【００３８】
図１は、本発明の実施例によるコア基板を示した例示図である。
【００３９】
図１を参照すれば、本発明の実施例によるコア基板１００は、電子素子１１０を内蔵することができる。
【００４０】
電子素子１１０は、コア基板１００に内蔵することができる。本発明の実施例による電子素子１１０は、外部電極が形成されていないＭＬＣＣ（Ｍｕｌｔｉ  Ｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）であることができる。
【００４１】
電子素子１１０の両側面には、内部電極１１１を露出することができる。本発明の実施例による内部電極１１１としては、焼成温度で安定性を有し、ＭＬＣＣの内部電極として用いることができる物質であれば使用可能である。また、本発明の実施例によれば、内部電極１１１は、電子素子１１０の両側面に露出することができる。ここで、内部電極１１１が電子素子１１０の両側面に露出されるということは、内部電極１１１が金属層１５０の垂直線上に露出されることを説明するためのことである。図１に図示されたように、両側面に内部電極１１１が露出された電子素子１１０は、コア基板１００に横方向に内蔵することができる。
【００４２】
コア基板１００は、多孔性支持体１３０と、絶縁材１４０と、金属層１５０と、ビア１７０と、を含むことができる。
【００４３】
多孔性支持体１３０は、多数の空隙を含む多孔性構造を有することができる。本発明の多孔性支持体１３０は、熱的安定性に優れた材質で形成することができる。例えば、多孔性支持体１３０は、エアロゲル、シリカ、溶融シリカ、ガラス、アルミナ、白金、ニッケル、チタニア、ジルコニア、ルテニウム、コバルト及びこれらの組み合わせからなる群から選択される１種以上の多孔性無機物質、及びユリア樹脂、フェノール樹脂、ポリスチレン樹脂及びこれらの組み合わせからなる群から選択される１種以上の多孔性高分子から選択される一つ以上からなることができる。
【００４４】
絶縁材１４０は、多孔性支持体１３０の空隙を満たすように形成することができる。また、絶縁材１４０は、図１に図示されたように、上部及び下部にも形成することができる。しかし、絶縁材１４０が形成される形態がこれに限定されるものではない。即ち、絶縁材１４０は、多孔性支持体１３０の空隙を満たすことができれば、多孔性支持体１３０の上部及び下部への形成有無及び厚さ等は当業者の選択に応じて変更され得る。本発明の実施例によれば、絶縁材は、エポキシ樹脂にガラス繊維または無機フィラー等の補強材が含浸された樹脂であることができる。例えば、絶縁材は、プリプレグ（Ｐｒｅｐｒｅｇ）であることができる。
【００４５】
金属層１５０は、絶縁材１４０に形成することができる。本発明の実施例によれば、金属層１５０は、多孔性支持体１３０の空隙を満たす面の反対面に形成することができる。金属層１５０は、パターニングされて、回路パターンの役割を遂行することができる。
【００４６】
ビア１７０は、コア基板１００に内蔵された電子素子１１０の両側に形成することができる。本発明の実施例によれば、ビア１７０は、コア基板１００を貫通する貫通ビアであることができる。したがって、ビア１７０の上部は金属層１５０と接合され、側面は電子素子１１０の内部電極１１１と接合させることができる。このように形成されたビア１７０により、電子素子１１０と金属層１５０とを電気的に連結させることができる。本発明の実施例では、ビア１７０が貫通ビアで図示されているが、これに限定されるものではない。即ち、ビア１７０の形態は、金属層１５０と電子素子１１０の内部電極１１１とを電気的に連結することができる如何なる形態で形成されてもよい。
【００４７】
このように形成されたコア基板１００は、内蔵された電子素子１１０との間の空隙がないように形成されるため、相互密着力に優れる。
【００４８】
図２から図８は、本発明の実施例によるコア基板の製造方法を示した例示図である。
【００４９】
先ず、図２を参照すれば、焼成基板３００に電子素子１１０を実装することができる。
【００５０】
焼成基板３００は、電子素子１１０を実装して焼成する過程で、電子素子１１０及び高分子スラリー（不図示）を支持する役割を遂行することができる。焼成基板３００は、セラミックからなることができる。しかし、焼成基板３００の材質がセラミックに限定されるものではなく、焼成温度範囲で物理的且つ化学的に安定性を有する材料を用いることができる。
【００５１】
焼成基板３００に実装される電子素子１１０は、例えば、外部電極が形成されていないＭＬＣＣ（Ｍｕｌｔｉ  Ｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）であることができる。即ち、電子素子１１０は、両側面に内部電極１１１が露出されるように形成されたものであることができる。両側面に内部電極１１１が露出された電子素子１１０を焼成基板３００に横方向に実装することができる。本発明の実施例による内部電極１１１としては、焼成温度で安定性を有し、ＭＬＣＣの内部電極として用いることができる物質であれば何れも使用可能である。
【００５２】
また、本発明の実施例による電子素子１１０は、焼結及び焼成工程が行われていないＭＬＣＣであることができる。即ち、電子素子１１０は、グリーンシート（Ｇｒｅｅｎ  Ｓｈｅｅｔ）及び内部電極を積層及び加圧した後、所望のサイズに切断したものであることができる。
【００５３】
本発明の実施例では、電子素子１１０が焼結及び焼成工程が行われていないＭＬＣＣであることを説明したが、これに限定されるものではなく、焼成工程が行われた後のＭＬＣＣを用いてもよい。
【００５４】
次に、図３を参照すれば、焼成基板３００に高分子スラリー１２０を塗布及び焼結することができる。
【００５５】
そのために、先ず、焼成基板３００に高分子スラリー１２０を塗布することができる。高分子スラリー１２０は、エアロゲル、シリカ、溶融シリカ、ガラス、アルミナ、白金、ニッケル、チタニア、ジルコニア、ルテニウム、コバルト及びこれらの組み合わせからなる群から選択される１種以上の多孔性無機物質、及びユリア樹脂、フェノール樹脂、ポリスチレン樹脂及びこれらの組み合わせからなる群から選択される１種以上の多孔性高分子から選択される一つ以上からなることができる。
【００５６】
その後、焼成基板３００に塗布された高分子スラリー１２０を焼結することができる。
【００５７】
この際、電子素子１１０は、高分子スラリー１２０が焼結される際に同時に焼結されることができる。
【００５８】
次に、図４を参照すれば、多孔性支持体１３０を形成することができる。
【００５９】
そのために、焼成基板３００上に焼結された高分子スラリー１２０を焼成加工することができる。例えば、高分子スラリー１２０を約２００℃で焼成加工することができる。焼成加工温度は、高分子スラリー１２０を成す材質に応じて変更され得る。
【００６０】
高分子スラリー１２０を焼成加工すると、高分子が分解されて、高分子があった部分が空隙１３１になる。即ち、高分子スラリー１２０を焼成加工して高分子を除去することで、空隙１３１を有する多孔性支持体１３０を形成することができる。
【００６１】
この際、電子素子１１０も同時に焼成加工することができる。
【００６２】
このように高分子スラリー１２０及び電子素子１１０の焼成加工を同時に行うことができる。したがって、電子素子１１０の焼成加工工程を省略することができるため、電子素子１１０の焼成加工を別に行う場合よりコスト及び時間を低減することができる。
【００６３】
次に、図５を参照すれば、焼成基板３００を除去することができる。
【００６４】
焼成基板３００を除去すると、電子素子１１０が内蔵された多孔性支持体１３０が残る。
【００６５】
次に、図６を参照すれば、コア基板１００を形成することができる。
【００６６】
そのために、電子素子１１０が内蔵された多孔性支持体１３０に、絶縁材１４０を積層及び加圧することができる。本発明の実施例によれば、絶縁材１４０は、プリプレグであることができる。また、本発明の実施例によれば、絶縁材１４０の一面に金属層１５０を形成することができる。この際、多孔性支持体１３０と接触する面の反対面に金属層１５０を形成することができる。
【００６７】
多孔性支持体１３０に絶縁材１４０を積層及び加圧すると、絶縁材１４０が多孔性支持体１３０の空隙１３１に満たされることができる。また、多孔性支持体１３０の上部及び下部にも絶縁材１４０を形成することができる。このような過程により、電子素子１１０が内蔵されたコア基板１００を形成することができる。
【００６８】
本発明の実施例では、絶縁材１４０の一面に金属層１５０を形成することを例として説明したが、これに限定されるものではない。当業者の選択に応じて、絶縁材１４０及び金属層１５０を別の構成部として順に形成してもよい。
【００６９】
従来のように、コア基板にキャビティを形成し、それに電子素子を実装する場合、コア基板と電子素子との間に生じる空隙により、クラック（Ｃｒａｃｋ）、破損、及び変形等の問題が発生した。しかし、本発明の実施例によるコア基板１００は、電子素子１１０が内蔵された多孔性支持体１３０に絶縁材１４０を積層及び加圧して形成することで、電子素子１１０とコア基板１００との間の空隙がないように形成することができるため、相互密着力に優れる。したがって、従来のコア基板１００と電子素子１１０との間の空隙により発生する問題を防止することができる。
【００７０】
次に、図７を参照すれば、コア基板１００にビアホール１６０を形成することができる。
【００７１】
本発明の実施例によるビアホール１６０は、貫通ビアホールであって、コア基板１００を貫通するように形成することができる。この際、コア基板１００に内蔵された電子素子１１０の内部電極１１１が露出するようにビアホール１６０を形成することができる。ビアホール１６０は、レーザードリルにより形成してもよく、回路基板分野において公知されたビアホールの形成方法により形成してもよい。
【００７２】
次に、図８を参照すれば、コア基板１００にビア１７０を形成することができる。
【００７３】
コア基板１００のビアホール１６０に伝導性物質を形成することで、ビア１７０を形成することができる。例えば、ビア１７０は、銅で形成することができる。しかし、ビア１７０を形成する材質が銅に限定されるものではなく、基板分野で用いられる伝導性物質の何れも使用可能である。また、ビア１７０は、回路基板分野において公知されたビア形成方法により形成することができる。
【００７４】
このように形成されたビア１７０は、上部は金属層１５０と接合され、側面は電子素子１１０の内部電極１１１と接合させることができる。したがって、コア基板１００の金属層１５０と電子素子１１０とをビア１７０により互いに電気的に連結させることができる。
【００７５】
本発明の実施例では、ビア１７０を貫通ビアの形態に形成することを説明したが、ビア１７０の形態がこれに限定されるものではない。即ち、ビア１７０は、金属層１５０と電子素子１１０の内部電極１１１とを電気的に連結することができれば、如何なる形態に形成してもよい。
【００７６】
本発明の実施例では図示されていないが、当業者の選択に応じて、金属層１５０をパターニングすることができる。
【００７７】
図９は、本発明の他の実施例によるコア基板を示した例示図である。
【００７８】
図９を参照すれば、本発明の実施例によるコア基板２００は電子素子２１０を内蔵することができる。
【００７９】
電子素子２１０は、コア基板２００に内蔵することができる。本発明の実施例による電子素子２１０は、外部電極が形成されていないＭＬＣＣ（Ｍｕｌｔｉ  Ｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）であることができる。
【００８０】
電子素子２１０の両側面には、内部電極２１１を露出することができる。本発明の実施例による内部電極２１１としては、焼成温度で安定性を有し、ＭＬＣＣの内部電極として用いることができる物質であれば何れも使用可能である。また、本発明の実施例によれば、内部電極２１１は、電子素子２１０の上面及び下面に形成することができる。ここで、内部電極２１１が電子素子２１０の上面及び下面に形成されるということは、内部電極２１１が金属層２５０の平行線上に露出されることを説明するためのことである。図９に図示されたように、両側面に内部電極２１１が露出された電子素子２１０は、コア基板２００に縦方向に内蔵することができる。
【００８１】
コア基板２００は、多孔性支持体２３０と、絶縁材２４０と、金属層２５０と、を含むことができる。
【００８２】
多孔性支持体２３０は、多数の空隙を含む多孔性構造を有することができる。本発明の多孔性支持体２３０は、熱的安定性に優れた材質で形成することができる。例えば、多孔性支持体２３０は、エアロゲル、シリカ、溶融シリカ、ガラス、アルミナ、白金、ニッケル、チタニア、ジルコニア、ルテニウム、コバルト及びこれらの組み合わせからなる群から選択される１種以上の多孔性無機物質、及びユリア樹脂、フェノール樹脂、ポリスチレン樹脂及びこれらの組み合わせからなる群から選択される１種以上の多孔性高分子から選択される一つ以上からなることができる。
【００８３】
絶縁材２４０は、多孔性支持体２３０の空隙を満たすように形成することができる。また、絶縁材２４０は、図９に図示されたように、上部及び下部にも形成することができる。しかし、絶縁材２４０が形成される形態がこれに限定されるものではない。即ち、絶縁材２４０は、多孔性支持体２３０の空隙を満たすことができれば、多孔性支持体２３０の上部及び下部への形成有無及び厚さ等は当業者の選択に応じて変更され得る。本発明の実施例によれば、絶縁材は、エポキシ樹脂にガラス繊維または無機フィラー等の補強材が含浸された樹脂であることができる。例えば、絶縁材は、プリプレグであることができる。
【００８４】
金属層２５０は、絶縁材２４０に形成することができる。本発明の実施例によれば、金属層２５０は、多孔性支持体２３０の空隙を満たす面の反対面に形成することができる。金属層２５０は、パターニングされて、回路パターンの役割を遂行することができる。また、金属層２５０は、電子素子２１０の内部電極２１１と接触させることができる。金属層２５０を電子素子２１０の内部電極２１１と接触させることで、別の構成部なしに互いに電気的に連結することができる。
【００８５】
このように形成されたコア基板２００は、内蔵された電子素子２１０との間の空隙がないように形成されるため、相互密着力に優れる。
【００８６】
図１０から図１４は、本発明の他の実施例によるコア基板の製造方法を示した例示図である。
【００８７】
先ず、図１０を参照すれば、焼成基板３００に電子素子２１０を実装することができる。
【００８８】
焼成基板３００は、電子素子２１０を実装して焼成する過程で、電子素子２１０及び高分子スラリー（不図示）を支持する役割を遂行することができる。焼成基板３００は、セラミックからなることができる。しかし、焼成基板３００の材質がセラミックに限定されるものではなく、焼成温度範囲で物理的且つ化学的に安定性を有する材料を用いることができる。
【００８９】
焼成基板３００に実装される電子素子２１０は、例えば、外部電極が形成されていないＭＬＣＣ（Ｍｕｌｔｉ  Ｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）であることができる。即ち、電子素子２１０は、両側面に内部電極２１１が露出されるように形成されたものであることができる。即ち、上面及び下面に内部電極２１１が露出されるように形成された電子素子２１０を焼成基板３００に横方向に実装することができる。または、両側面に内部電極２１１が露出されるように形成された電子素子２１０を焼成基板３００に縦方向に実装することができる。したがって、電子素子２１０は、下面に露出された内部電極２１１のみを焼成基板３００に接触させることができる。本発明の実施例による内部電極２１１としては、焼成温度で安定性を有し、ＭＬＣＣの内部電極として用いることができる物質であれば何れも使用可能である。
【００９０】
また、本発明の実施例による電子素子２１０は、焼結及び焼成工程が行われていないＭＬＣＣであることができる。即ち、電子素子２１０は、グリーンシート及び内部電極を積層及び加圧した後、所望のサイズに切断したものであることができる。
【００９１】
本発明の実施例では、電子素子２１０が焼結及び焼成工程が行われていないＭＬＣＣであることを説明したが、これに限定されるものではなく、焼成工程が行われた後のＭＬＣＣを用いてもよい。
【００９２】
次に、図１１を参照すれば、焼成基板３００に高分子スラリー２２０を塗布及び焼結することができる。
【００９３】
そのために、先ず、焼成基板３００に高分子スラリー２２０を塗布することができる。高分子スラリー２２０は、エアロゲル、シリカ、溶融シリカ、ガラス、アルミナ、白金、ニッケル、チタニア、ジルコニア、ルテニウム、コバルト及びこれらの組み合わせからなる群から選択される１種以上の多孔性無機物質、及びユリア樹脂、フェノール樹脂、ポリスチレン樹脂及びこれらの組み合わせからなる群から選択される１種以上の多孔性高分子から選択される一つ以上からなることができる。
【００９４】
この際、高分子スラリー２２０は、電子素子２１０より低い高さを有するように塗布することができる。即ち、電子素子２１０の上面の内部電極２１１を露出するように高分子スラリー２２０を塗布することができる。
【００９５】
その後、焼成基板３００に塗布された高分子スラリー２２０を焼結することができる。
【００９６】
この際、電子素子２１０は、高分子スラリー２２０が焼結される際に同時に焼結することができる。
【００９７】
次に、図１２を参照すれば、多孔性支持体２３０を形成することができる。
【００９８】
そのために、焼成基板３００上に焼結された高分子スラリー２２０を焼成加工することができる。例えば、高分子スラリー２２０を約２００℃で焼成加工することができる。焼成加工温度は、高分子スラリー２２０を成す材質に応じて変更され得る。
【００９９】
このように高分子スラリー２２０を焼成加工すると、高分子が分解されて、高分子があった部分が空隙２３１になる。
【０１００】
即ち、高分子スラリー２２０を焼成加工して高分子を除去することで、空隙２３１を有する多孔性支持体２３０を形成することができる。
【０１０１】
この際、電子素子２１０も同時に焼成加工することができる。
【０１０２】
このように高分子スラリー２２０及び電子素子２１０の焼成加工を同時に行うことができる。したがって、電子素子２１０の焼成加工を別に行う場合よりコスト及び時間を低減することができる。したがって、電子素子２１０の焼成加工工程を省略することができるため、電子素子２１０の焼成加工を別に行う場合よりコスト及び時間を低減することができる。
【０１０３】
次に、図１３を参照すれば、焼成基板３００を除去することができる。
【０１０４】
焼成基板３００を除去すると、電子素子２１０が内蔵された多孔性支持体２３０が残る。
【０１０５】
次に、図１４を参照すれば、コア基板２００を形成することができる。
【０１０６】
そのために、電子素子２１０が内蔵された多孔性支持体２３０に絶縁材２４０を積層及び加圧することができる。本発明の実施例によれば、絶縁材２４０は、プリプレグであることができる。また、本発明の実施例によれば、絶縁材２４０の一面に金属層２５０を形成することができる。この際、多孔性支持体２３０と接触する面の反対面に金属層２５０を形成することができる。
【０１０７】
多孔性支持体２３０に絶縁材２４０を積層及び加圧すると、絶縁材２４０を多孔性支持体２３０の空隙２３１に満たすことができる。また、多孔性支持体２３０の上部及び下部にも絶縁材２４０を形成することができる。このような過程により、電子素子２１０が内蔵されたコア基板２００を形成することができる。この際、金属層２５０は、電子素子２１０の内部電極２１１と接触させることができる。金属層２５０と電子素子２１０の内部電極２１１とが接触されることにより、別の構成部なしに金属層２５０と電子素子２１０とを電気的に連結することができる。
【０１０８】
本発明の実施例では、絶縁材２４０の一面に金属層２５０を形成することを例として説明したが、これに限定されるものではない。当業者の選択に応じて、絶縁材２４０及び金属層２５０を別の構成部として順に形成してもよい。
【０１０９】
また、本発明では図示されていないが、当業者の選択に応じて、金属層２５０をパターニングすることができる。
【０１１０】
従来のように、コア基板にキャビティを形成し、それに電子素子を実装する場合、コア基板と電子素子との間に生じる空隙により、クラック、破損、及び変形等の問題が発生した。しかし、本発明の実施例によるコア基板２００は、電子素子２１０が内蔵された多孔性支持体２３０に絶縁材２４０を積層及び加圧して形成することで、電子素子２１０とコア基板２００との間の空隙がないように形成することができるため、相互密着力に優れる。したがって、従来のコア基板２００と電子素子２１０との間の空隙により発生する問題を防止することができる。
【０１１１】
また、金属層２５０を電子素子２１０の内部電極２１１と直接接合させることで、電子素子２１０の外部電極を形成する工程を省略することができる。したがって、電子素子２１０の外部電極を形成するための時間及びコストを低減することができる。
【０１１２】
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
【０１１３】
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
【産業上の利用可能性】
【０１１４】
本発明は、コア基板及びコア基板の製造方法に適用可能である。
【符号の説明】
【０１１５】
１００、２００  コア基板
１１０、２１０  電子素子
１１１、２１１  内部電極
１２０、２２０  高分子スラリー
１３０、２３０  多孔性支持体
１３１、２３１  空隙
１４０、２４０  絶縁材
１５０、２５０  金属層
１６０  ビアホール
１７０  ビア
３００  焼成基板
【図１】
2015088752.tif 000003
【図２】
2015088752.tif 000004
【図３】
2015088752.tif 000005
【図４】
2015088752.tif 000006
【図５】
2015088752.tif 000007
【図６】
2015088752.tif 000008
【図７】
2015088752.tif 000009
【図８】
2015088752.tif 000010
【図９】
2015088752.tif 000011
【図１０】
2015088752.tif 000012
【図１１】
2015088752.tif 000013
【図１２】
2015088752.tif 000014
【図１３】
2015088752.tif 000015
【図１４】
2015088752.tif 000016