(57)【要約】【課題】レギュレーターの起動時の突入電流を低減するソフトスタートの安定した動作を実現できる回路装置及び電子機器等の提供。【解決手段】回路装置は、クロック信号ＣＬＫに基づいて、第１の電源電圧ＶＤＤ１を生成するためのスイッチングレギュレート動作を行うスイッチングレギュレーター１０と、第１の電源電圧ＶＤＤ１を降圧して、定電圧の第２の電源電圧ＶＤＤ２を生成して出力ノードＮＢ１に出力するレギュレーター５０と、クロック信号ＣＬＫに基づいてカウント動作を行うカウンター９０を有し、カウンター９０のカウント値に基づいて、レギュレーター５０の起動時におけるソフトスタート動作を行うソフトスタート回路８０を含む。【選択図】  図２
2015152997.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号に基づいて、第１の電源電圧を生成するためのスイッチングレギュレート動作を行うスイッチングレギュレーターと、
前記第１の電源電圧を降圧して、定電圧の第２の電源電圧を生成して出力ノードに出力するレギュレーターと、
前記クロック信号に基づいてカウント動作を行うカウンターを有し、前記カウンターのカウント値に基づいて、前記レギュレーターの起動時におけるソフトスタート動作を行うソフトスタート回路と、
を含むことを特徴とする回路装置。
【請求項２】
請求項１において、
前記レギュレーターは、
前記第１の電源電圧のノードと前記レギュレーターの前記出力ノードとの間に並列に設けられる第１の駆動トランジスター及び第２の駆動トランジスターと、
前記レギュレーターの前記出力ノードと第３の電源電圧のノードとの間に設けられ、前記第２の電源電圧と前記第３の電源電圧の間の分割電圧を生成する電圧分割回路と、
第１の入力端子に基準電圧が入力され、第２の入力端子に前記分割電圧が入力され、前記第１の駆動トランジスター及び前記第２の駆動トランジスターの制御信号を出力端子に出力する演算増幅器と、
を含み、
前記ソフトスタート回路は、
前記演算増幅器の前記出力端子と前記第２の駆動トランジスターのゲートとの間に設けられるスイッチ回路と、
前記カウンターの前記カウント値に基づいて、前記スイッチ回路のオン・オフを制御するスイッチ信号を生成するスイッチ信号生成回路と、
を含むことを特徴とする回路装置。
【請求項３】
請求項２において、
前記スイッチ信号生成回路は、
基準カウント値を設定するための基準カウント値レジスターを有し、前記カウント値と前記基準カウント値の比較結果に基づいて、前記スイッチ信号を生成することを特徴とする回路装置。
【請求項４】
請求項２又は３において、
前記レギュレーターは、
前記第１の電源電圧のノードと前記レギュレーターの前記出力ノードとの間に前記第１の駆動トランジスター及び前記第２の駆動トランジスターに並列に設けられる第３の駆動トランジスターを含み、
前記ソフトスタート回路は、
前記演算増幅器の前記出力端子と前記第３の駆動トランジスターのゲートとの間に設けられる第２のスイッチ回路を含み、
前記スイッチ信号生成回路は、
前記カウンターの前記カウント値に基づいて、前記第２のスイッチ回路のオン・オフを制御する第２のスイッチ信号を生成することを特徴とする回路装置。
【請求項５】
請求項１において、
前記レギュレーターは、
前記第１の電源電圧のノードと前記レギュレーターの前記出力ノードとの間に設けられる駆動トランジスターと、
前記レギュレーターの前記出力ノードと第３の電源電圧のノードとの間に設けられ、前記第２の電源電圧と前記第３の電源電圧の間の分割電圧を生成する電圧分割回路と、
第１の入力端子に基準電圧が入力され、第２の入力端子に前記分割電圧が入力され、前記駆動トランジスターの制御信号を出力端子に出力する演算増幅器と、
を含み、
前記ソフトスタート回路は、
前記カウンターの前記カウント値に基づいて段階的に変化する前記基準電圧を、前記演算増幅器の前記第１の入力端子に出力する基準電圧変更回路を含むことを特徴とする回路装置。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記スイッチングレギュレーターは、
前記クロック信号を生成する発振回路と、
前記発振回路からの前記クロック信号に基づいて、前記スイッチングレギュレート動作のためのＰＷＭ制御を行うＰＷＭ回路と、
を含み、
前記カウンターは、
前記発振回路からの前記クロック信号に基づいて前記カウント動作を行うことを特徴とする回路装置。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記カウンターは、
前記レギュレーターの起動信号がアクティブになってから、前記カウント動作を開始することを特徴とする回路装置。
【請求項８】
請求項７において、
前記起動信号は、前記第１の電源電圧が所与の閾値電圧を超えた場合にアクティブになることを特徴とする回路装置。
【請求項９】
請求項１乃至８のいずれかに記載の回路装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置及び電子機器等に関する。
【背景技術】
【０００２】
従来より、電源電圧を降圧して定電圧を生成するレギュレーター（ＬＤＯ：Low Drop Out）が知られている。このレギュレーターでは、負荷に対して定電圧を出力するための駆動トランジスターが設けられている。また、生成された定電圧を安定化するためのキャパシターが、レギュレーターの出力に設けられている。定電圧を、より安定化するためには、安定化用のキャパシターとして大きな容量値のキャパシターを用いる必要がある。
【０００３】
しかし、安定化用のキャパシターの容量値が大きいと、レギュレーターの駆動トランジスターがオンするタイミングで、オンになった駆動トランジスターを介して安定化用のキャパシターに対して、大電流の突入電流が流れ込む事態が発生する。このような突入電流が発生すると、突入電流の発生時の電源電圧の電位変化が他の回路等に悪影響を与えてしまうおそれがある。このような突入電流を低減する従来技術としては、例えば特許文献１に記載される技術が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−２５５７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の従来技術では、オン抵抗が異なる第１、第２の駆動トランジスターを並列に設けると共に、抵抗とキャパシターから構成されるソフトスタート回路を設け、第１の駆動トランジスターがオンしてから、遅延時間の経過後に第２の駆動トランジスターをオンにすることで、突入電流を低減している。
【０００６】
しかしながら、このような抵抗とキャパシターから構成されるソフトスタート回路では、抵抗やキャパシターの素子バラツキが原因で、上記の遅延時間にバラツキが発生してしまう。また遅延時間を長く設定するためには、抵抗の抵抗値やキャパシターの容量値を大きくする必要があり、回路装置のレイアウト面積の大規模化を招いてしまう。
【０００７】
本発明の幾つかの態様によれば、レギュレーターの起動時の突入電流を低減するソフトスタートの安定した動作を実現できる回路装置及び電子機器等を提供できる。
【課題を解決するための手段】
【０００８】
本発明の一態様は、クロック信号に基づいて、第１の電源電圧を生成するためのスイッチングレギュレート動作を行うスイッチングレギュレーターと、前記第１の電源電圧を降圧して、定電圧の第２の電源電圧を生成して出力ノードに出力するレギュレーターと、前記クロック信号に基づいてカウント動作を行うカウンターを有し、前記カウンターのカウント値に基づいて、前記レギュレーターの起動時におけるソフトスタート動作を行うソフトスタート回路と、を含む回路装置に関係する。
【０００９】
本発明の一態様によれば、スイッチングレギュレーターにより第１の電源電圧が生成され、生成された第１の電源電圧に基づいて、レギュレーターにより定電圧の第２の電源電圧が生成される。そしてソフトスタート回路は、スイッチングレギュレーターに使用されるクロック信号に基づくカウント値を用いて、レギュレーターの起動時におけるソフトスタート動作を行う。このようにすれば、スイッチングレギュレーターに使用されるクロック信号を有効活用して、レギュレーターの起動時の突入電流を低減するソフトスタートの安定した動作を実現できるようになる。
【００１０】
また本発明の一態様では、前記レギュレーターは、前記第１の電源電圧のノードと前記レギュレーターの前記出力ノードとの間に並列に設けられる第１の駆動トランジスター及び第２の駆動トランジスターと、前記レギュレーターの前記出力ノードと第３の電源電圧のノードとの間に設けられ、前記第２の電源電圧と前記第３の電源電圧の間の分割電圧を生成する電圧分割回路と、第１の入力端子に基準電圧が入力され、第２の入力端子に前記分割電圧が入力され、前記第１の駆動トランジスター及び前記第２の駆動トランジスターの制御信号を出力端子に出力する演算増幅器と、を含み、前記ソフトスタート回路は、前記演算増幅器の前記出力端子と前記第２の駆動トランジスターのゲートとの間に設けられるスイッチ回路と、前記カウンターの前記カウント値に基づいて、前記スイッチ回路のオン・オフを制御するスイッチ信号を生成するスイッチ信号生成回路と、を含んでもよい。
【００１１】
このようにすれば、レギュレーターの起動時に、まず第１の駆動トランジスターをオンにし、その後に、カウンターのカウント値に基づくスイッチ信号を用いて第２の駆動トランジスターをオンにすることなどが可能になる。例えば、第１の駆動トランジスターがオンになった後に、カウンターのカウント値に基づく遅延時間経過後に、第２の駆動トランジスターをオンにして、レギュレーターのソフトスタート動作を実現できるようになる。
【００１２】
また本発明の一態様では、前記スイッチ信号生成回路は、基準カウント値を設定するための基準カウント値レジスターを有し、前記カウント値と前記基準カウント値の比較結果に基づいて、前記スイッチ信号を生成してもよい。
【００１３】
このようにすれば、例えば第１の駆動トランジスターがオンになった後、第２の駆動トランジスターがオンになるまでの遅延時間を、基準カウント値に基づき設定できるようになる。従って、例えばレギュレーターの出力電圧の安定化用のキャパシターの容量値に応じた最適な遅延時間を、基準カウント値を用いて設定できるようになる。
【００１４】
また本発明の一態様では、前記レギュレーターは、前記第１の電源電圧のノードと前記レギュレーターの前記出力ノードとの間に前記第１の駆動トランジスター及び前記第２の駆動トランジスターに並列に設けられる第３の駆動トランジスターを含み、前記ソフトスタート回路は、前記演算増幅器の前記出力端子と前記第３の駆動トランジスターのゲートとの間に設けられる第２のスイッチ回路を含み、前記スイッチ信号生成回路は、前記カウンターの前記カウント値に基づいて、前記第２のスイッチ回路のオン・オフを制御する第２のスイッチ信号を生成してもよい。
【００１５】
このようにすれば、レギュレーターの起動時に、まず第１の駆動トランジスターをオンにし、その後に、カウンターのカウント値に基づくスイッチ信号を用いて第２の駆動トランジスターをオンにし、その後に、カウンターのカウント値に基づく第２のスイッチ信号を用いて第３の駆動トランジスターをオンにすることが可能になる。
【００１６】
また本発明の一態様では、前記レギュレーターは、前記第１の電源電圧のノードと前記レギュレーターの前記出力ノードとの間に設けられる駆動トランジスターと、前記レギュレーターの前記出力ノードと第３の電源電圧のノードとの間に設けられ、前記第２の電源電圧と前記第３の電源電圧の間の分割電圧を生成する電圧分割回路と、第１の入力端子に基準電圧が入力され、第２の入力端子に前記分割電圧が入力され、前記駆動トランジスターの制御信号を出力端子に出力する演算増幅器と、を含み、前記ソフトスタート回路は、前記カウンターの前記カウント値に基づいて段階的に変化する前記基準電圧を、前記演算増幅器の前記第１の入力端子に出力する基準電圧変更回路を含んでもよい。
【００１７】
このようにすれば、レギュレーターの起動時に、演算増幅器の第１の入力端子に入力される基準電圧を、カウンターのカウント値に基づき段階的に変化させることが可能になる。これにより、例えばレギュレーターの起動時に、レギュレーターの出力電圧である第２の電源電圧を段階的に変化させることが可能になり、スイッチングレギュレーターに使用されるクロック信号を有効活用して、レギュレーターの起動時の突入電流を低減するソフトスタート動作を実現できるようになる。
【００１８】
また本発明の一態様では、前記スイッチングレギュレーターは、前記クロック信号を生成する発振回路と、前記発振回路からの前記クロック信号に基づいて、前記スイッチングレギュレート動作のためのＰＷＭ制御を行うＰＷＭ回路と、を含み、前記カウンターは、前記発振回路からの前記クロック信号に基づいて前記カウント動作を行ってもよい。
【００１９】
このようにすれば、スイッチングレギュレーターのＰＷＭ回路に用いられるクロック信号を有効活用して、レギュレーターのソフトスタート動作を実現できるようになる。
【００２０】
また本発明の一態様では、前記カウンターは、前記レギュレーターの起動信号がアクティブになってから、前記カウント動作を開始してもよい。
【００２１】
このようにすれば、レギュレーターの起動信号がアクティブになったタイミングから、例えばスイッチングレギュレーターからのクロック信号に基づくカウント動作を行い、カウント動作により得られるカウント値を用いて、レギュレーターのソフトスタート動作を実現できるようになる。
【００２２】
また本発明の一態様では、前記起動信号は、前記第１の電源電圧が所与の閾値電圧を超えた場合にアクティブになってもよい。
【００２３】
このようにすれば、例えば第１の電源電圧が所与の基準電圧を越えて、レギュレーターが動作可能状態になったタイミングから、例えばクロック信号に基づくカウント動作を行い、得られたカウント値を用いて、レギュレーターのソフトスタート動作を実現できるようになる。
【００２４】
また本発明の他の態様は、上記のいずれかに記載の回路装置を含む電子機器に関係する。
【図面の簡単な説明】
【００２５】
【図１】本実施形態の比較例の回路装置の構成例。
【図２】本実施形態の回路装置の基本構成例。
【図３】本実施形態の回路装置の第１の構成例。
【図４】駆動トラジスターの接続構成の一例。
【図５】第１の構成例の動作説明図。
【図６】スイッチングレギュレーターの動作説明図。
【図７】本実施形態の回路装置の第２の構成例。
【図８】第２の構成例の動作説明図。
【図９】スイッチングレギュレーターの変形例。
【図１０】電子機器の構成例。
【発明を実施するための形態】
【００２６】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２７】
１．突入電流
図１に本実施形態の比較例の回路装置の構成例を示す。この比較例の回路装置は、上述の特許文献１の回路装置に対応するものであり、電源電圧ＶＤＤ１を降圧した定電圧の電源電圧ＶＤＤ２を生成して負荷２００に出力するレギュレーター５５０を有する。レギュレーター５５０は、演算増幅器ＯＰＡと、駆動トランジスターＴＡ１、ＴＡ２と、電圧分割回路５５２を有する。
【００２８】
演算増幅器ＯＰＡの第１の入力端子（反転入力端子）には、基準電圧生成回路５６０からの基準電圧ＶＲＦが入力され、第２の入力端子（非反転入力端子）には、電圧分割回路５５２からの分割電圧ＶＤＶが入力される。
【００２９】
駆動トランジスターＴＡ１、ＴＡ２は、電源電圧ＶＤＤ１のノードとレギュレーター５５０の出力ノードＮＡ１との間に並列に設けられる。駆動トランジスターＴＡ１のオン抵抗ＲＯＮ１は、駆動トランジスターＴＡ２のオン抵抗ＲＯＮ２よりも大きな抵抗値に設定される。電圧分割回路５５２は、出力ノードＮＡ１と電源電圧ＶＳＳ（ＧＮＤ）の間に設けられ、抵抗ＲＡ１、ＲＡ２による分割電圧ＶＤＶを電圧分割ノードＮＡ２に生成する。この分割電圧ＶＤＶが演算増幅器ＯＰＡの第２の入力端子に入力されることで、レギュレーター５５０は、定電圧の電源電圧ＶＤＤ２＝｛（ＲＡ１＋ＲＡ２）／ＲＡ２｝×ＶＲＦを生成して、回路装置の端子ＴＭＢに出力する。また回路装置の外部には、外付けの安定化用のキャパシターＣＡ１が設けられており、この安定化用のキャパシターＣＡ１により、定電圧の電源電圧ＶＤＤ２の電位が安定化され、電位変動が抑制される。
【００３０】
この比較例の回路装置では、駆動トランジスターＴＡ２のゲートのノードに、抵抗ＲＡ３とキャパシターＣＡ２から構成されるソフトスタート回路５８０が設けられている。ソフトスタート回路５８０を設けることで、演算増幅器ＯＰＡの出力信号を遅延させた信号が駆動トランジスターＴＡ２のゲートに入力されるようになる。これにより、駆動トランジスターＴＡ１がオンしてから、遅延時間の経過後に駆動トランジスターＴＡ２がオンになるようになり、突入電流が抑制される。即ち、回路装置の起動時において、まず駆動トランジスターＴＡ１がオンになることで、駆動トランジスターＴＡ１を介した電流ＩＡ１が、電流ＩＣとしてキャパシターＣＡ１に流れる（負荷２００に流れる電流をゼロとした場合）。そして、ソフトスタート回路５８０による遅延時間の経過後に、駆動トランジスターＴＡ２がオンになり、電流ＩＡ１に加えて、駆動トランジスターＴＡ２を介した電流ＩＡ２が、電流ＩＣとしてキャパシターＣＡ１に流れる。
【００３１】
この場合に駆動トランジスターＴＡ１のオン抵抗ＲＯＮ１は、駆動トランジスターＴＡ２のオン抵抗ＲＯＮ２よりも大きいため、電流ＩＡ１は電流ＩＡ２よりも小さくなる。従って、キャパシターＣＡ１には、最初は小さな電流ＩＡ１が流れ、遅延時間経過後に、ＩＡ１よりも大きな電流ＩＡ２が流れることになり、過大な電流ＩＣがキャパシターＣＡ１に一気に流れることが防止され、突入電流を抑制できる。
【００３２】
しかしながら、この比較例の回路装置では、受動素子である抵抗ＲＡ３、キャパシターＣＡ２によりソフトスタート回路５８０を構成している。従って、抵抗ＲＡ３、キャパシターＣＡ２の素子バラツキ等が原因で、ソフトスタート回路５８０による遅延時間にもバラツキが発生してしまう。また、安定化用のキャパシターＣＡ１として大きな容量値のキャパシターを用いる場合には、ソフトスタート回路５８０による遅延時間も長くすることが望ましい。しかしながら、この遅延時間を長くするためには、抵抗ＲＡ３の抵抗値やキャパシターＣＡ２の容量値を大きくする必要があるが、これは回路装置のレイアウト面積の増大化という問題を招く。
【００３３】
２．基本構成例
以上のような課題を解決する本実施形態の回路装置の基本構成例を図２に示す。なお本実施形態の回路装置は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００３４】
図２の回路装置は、スイッチングレギュレーター１０、レギュレーター５０、ソフトスタート回路８０を有する。なお、スイッチングレギュレーター１０の出力側には、回路装置（ＩＣ）の外付け部品として、インダクターＬＤ（コイル）、ダイオードＤＩＤ、キャパシターＣＤ（コンデンサー）、電圧分割回路３０が設けられている。またレギュレーター５０の出力側には、回路装置の外付け部品として、安定化用のキャパシターＣＢ（コンデンサー）が設けられている。
【００３５】
スイッチングレギュレーター１０は、クロック信号ＣＬＫに基づいて、電源電圧ＶＤＤ１（第１の電源電圧）を生成するためのスイッチングレギュレート動作を行う。具体的にはスイッチングレギュレーター１０には、回路装置の端子ＴＭＥ（パッド）を介して電源電圧ＶＤＤＨが入力される。そしてスイッチングレギュレーター１０が有するスイッチングトランジスターがオン・オフされるスイッチングレギュレート動作により、電源電圧ＶＤＤＨを降圧した電源電圧ＶＤＤ１が、ノードＮＤ１に生成される。
【００３６】
例えば、スイッチングトランジスターは、クロック信号ＣＬＫに基づくＰＷＭ（Pulse Width Modulation）信号によりオン・オフされる。スイッチングトランジスターがオン・オフされることで、断続された直流電圧の信号である出力信号ＳＱが、回路装置の端子ＴＭＣ（パッド）を介して外部に出力される。この出力信号ＳＱは、例えばスイッチングトランジスターのオン期間において電源電圧ＶＤＤＨになる信号である。この出力信号ＳＱが、インダクターＬＤとキャパシターＣＤから構成されるＬＣ回路に入力されることで、ノードＮＤ１に、電源電圧ＶＤＤＨを降圧した電源電圧ＶＤＤ１が生成される。
【００３７】
例えばスイッチングトランジスターのオン期間においては、出力信号ＳＱとして電源電圧ＶＤＤＨが出力され、インダクターＬＤにおいて電気エネルギーが磁気エネルギーに変換されて蓄積される。一方、スイッチングトランジスターのオフ期間においては、出力信号ＳＱのノードはハイインピーダンス状態になり、インダクターＬＤに蓄えられた磁気エネルギーが電気エネルギーとしてダイオードＤＩＤを介して放電される。このオン期間とオフ期間の時間比であるデューティ比により、電源電圧ＶＤＤ１の大きさが設定される。
【００３８】
具体的には、電圧分割回路３０が、電源電圧ＶＤＤ１を電圧分割したフィードバック電圧ＶＦＢを生成する。例えば電圧分割回路３０は、ＶＤＤ１のノードとＶＳＳのノードの間に直列接続された抵抗ＲＤ１、ＲＤ２を有し、これらの抵抗ＲＤ１、ＲＤ２により電圧分割された電圧がフィードバック電圧ＶＦＢとして、回路装置の端子ＴＭＤ（パッド）を介してスイッチングレギュレーター１０に入力される。スイッチングレギュレーター１０では、例えば基準電圧とフィードバック電圧ＶＦＢの比較処理が行われ、比較処理の結果に基づいてＰＷＭ信号が生成される。そしてＰＷＭ信号に基づいてスイッチングトランジスターのオン・オフが制御されて、定電圧の電源電圧ＶＤＤ１がノードＮＤ１に生成されるようになる。
【００３９】
レギュレーター５０は、電源電圧ＶＤＤ１を降圧して、定電圧の電源電圧ＶＤＤ２（第２の電源電圧）を生成して出力ノードＮＢ１に出力する。例えば図２では、スイッチングレギュレーター１０により生成された電源電圧ＶＤＤ１が、回路装置の端子ＴＭＡ（パッド）を介してレギュレーター５０に入力される。レギュレーター５０は、例えばリニアレギュレーター（シリーズレギュレーター）であり、電源電圧ＶＤＤ１を降圧した定電圧の電源電圧ＶＤＤ２を生成して、回路装置の端子ＴＭＢ（パッド）を介して外部に出力し、負荷２００に対して供給する。レギュレーター５０の出力側には、この電源電圧ＶＤＤ２（広義には定電圧）の電位の安定化用のキャパシターＣＢが設けられている。
【００４０】
ソフトスタート回路８０は、レギュレーター５０の起動時（電源投入時等）におけるソフトスタート動作を行う。具体的にはソフトスタート回路８０は、クロック信号ＣＬＫに基づいてカウント動作を行うカウンター９０を有し、カウンター９０のカウント値に基づいて、レギュレーター５０のソフトスタート動作を行う。ここでソフトスタート動作は、電源回路であるレギュレーター５０の起動時に発生する突入電流を低減（抑制）するための動作である。例えば図２では、ソフトスタート回路８０は、レギュレーター５０から安定化用のキャパシターＣＢ等に流れる突入電流（ＩＣ）を減少させるソフトスタート動作を行う。
【００４１】
この場合に図１の比較例の回路装置では、抵抗ＲＡ３とキャパシターＣＡ２により構成されるＲＣ回路のアナログ的な遅延時間を用いて、ソフトスタート動作を実現していた。これに対して図２の本実施形態の回路装置では、スイッチングレギュレーター１０で使用されるクロック信号ＣＬＫにより動作するカウンター９０のカウント値を用いて、突入電流の低減のためのソフトスタート動作を実現する。具体的にはソフトスタート回路８０は、レギュレーター５０の起動時において、レギュレーター５０の出力電流又は出力電圧を例えば段階的（徐々に）に増加させるソフトスタート動作を行う。例えばレギュレーター５０の起動タイミングから所与の起動期間が経過するまでの間に、レギュレーター５０の出力電流又は出力電圧が段階的（徐々に）に増加するように制御する。
【００４２】
例えばソフトスタート回路８０のカウンター９０は、レギュレーター５０の起動タイミング（起動信号がアクティブになるタイミング）から、クロック信号ＣＬＫに基づくカウント動作を開始する。これによりカウンター９０のカウント値は、起動タイミングから、クロック信号ＣＬＫに基づき変化（インクリメント又はデクリメント）する。例えばクロック信号ＣＬＫがアクティブになるごとに変化する。そして、ソフトスタート回路８０は、このように変化するカウント値を用いて、レギュレーター５０の出力電流又は出力電圧を段階的（徐々に）に増加させるソフトスタート動作を行うことで、突入電流を低減する。
【００４３】
以上のように本実施形態によれば、スイッチングレギュレーター１０で使用されるクロック信号ＣＬＫを有効活用して、レギュレーター５０のソフトスタート動作が行われて、安定化用のキャパシターＣＢ等への突入電流が低減される。従って、レギュレーター５０の起動時の突入電流を低減するソフトスタートの安定した動作を実現できるようになる。即ち、図１の比較例では、抵抗やキャパシターの素子バラツキ等の影響により、ソフトスタート動作のための遅延時間にバラツキが生じていた。これに対して本実施形態によれば、スイッチングレギュレーター１０用のクロック信号ＣＬＫを用いてソフトスタート動作が制御されるため、遅延時間のバラツキ等を最小限に抑えることができると共に適切な遅延時間の設定が可能になる。
【００４４】
例えば電源電圧ＶＤＤＨが２０Ｖ〜４０Ｖというような高電圧である場合に、この電源電圧ＶＤＤＨを、レギュレーター５０により直接に降圧してしまうと、レギュレーター５０の駆動トランジスターでのジュール熱による電力損失が原因で、電力変換効率が低下してしまう。
【００４５】
この点、図２の本実施形態の回路装置では、例えば２０Ｖ〜４０Ｖというような高電圧である電源電圧ＶＤＤＨを、まずスイッチングレギュレーター１０が降圧して、例えば３．３Ｖ〜５Ｖというような電源電圧ＶＤＤ１を生成する。スイッチングレギュレーター１０では、電力損失がレギュレーター５０に比べて小さくなるため、高い電力変換効率で電源電圧ＶＤＤＨから電源電圧ＶＤＤ１を生成できる。そして、レギュレーター５０により、電源電圧ＶＤＤ１を降圧した定電圧の電源電圧ＶＤＤ２を生成して、負荷２００に供給できる。レギュレーター５０はリニアレギュレーターであるため、スイッチングレギュレーター１０で直接に電源電圧ＶＤＤ２を生成する場合に比べて、電源電圧ＶＤＤ２のリプル等を最小限に抑えることが可能になる。
【００４６】
そして本実施形態では、このような電源回路構成においてはスイッチングレギュレーター１０用のクロック信号ＣＬＫが存在することに着目し、このクロック信号ＣＬＫを有効活用したレギュレーター５０のソフトスタート動作を実現している。これにより本実施形態によれば、高電圧の電源電圧ＶＤＤＨから、高い電力変換効率で電源電圧ＶＤＤ２を生成して負荷２００に供給できると共に、起動時における突入電流を低減するソフトスタートの安定した動作についても実現できるようになる。
【００４７】
３．第１の構成例
図３に本実施形態の回路装置の詳細な第１の構成例を示す。なお本実施形態の回路装置は図３の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００４８】
図３では、レギュレーター５０は、駆動トランジスターＴＢ１、ＴＢ２（第１、第２の駆動トランジスター）と、電圧分割回路５２と、演算増幅器ＯＰＢを含む。駆動トランジスターＴＢ１、ＴＢ２は、電源電圧ＶＤＤ１（第１の電源電圧）のノードとレギュレーター５０の出力ノードＮＢ１との間に並列に設けられる。例えば、Ｐ型の駆動トラジスターＴＢ１、ＴＢ２のソースは、電源電圧ＶＤＤ１のノードに接続され、駆動トラジスターＴＢ１、ＴＢ２のドレインは、レギュレーター５０の出力ノードＮＢ１に接続される。
【００４９】
電圧分割回路５２は、出力ノードＮＢ１と電源電圧ＶＳＳ（第３の電源電圧）のノードとの間に設けられ、電源電圧ＶＤＤ２（第２の電源電圧）と電源電圧ＶＳＳの間の分割電圧ＶＤＶを生成する。具体的には電圧分割回路５２は、出力ノードＮＢ１と電源電圧ＶＳＳとの間に直列に接続される抵抗ＲＢ１、ＲＢ２を有し、抵抗ＲＢ１、ＲＢ２の接続ノードＮＢ２に分割電圧ＶＤＶを生成する。
【００５０】
演算増幅器ＯＰＢは、第１の入力端子（反転入力端子）に基準電圧ＶＲＦが入力され、第２の入力端子（非反転入力端子）に分割電圧ＶＤＶが入力される。そして駆動トランジスターＴＢ１、ＴＢ２の制御信号ＯＰＱを演算増幅器ＯＰＢの出力端子に出力する。ここで図３では、演算増幅器ＯＰＢに入力される基準電圧ＶＲＦとして、スイッチングレギュレーター１０が有する基準電圧生成回路２２が生成した基準電圧ＶＲＦを用いている。
【００５１】
そして本実施形態のソフトスタート回路８０は、スイッチ回路ＳＷとスイッチ信号生成回路８２を有する。スイッチ回路ＳＷは、演算増幅器ＯＰＢの出力端子（ノードＮＢ３）と駆動トランジスターＴＢ２のゲートとの間に設けられる。このスイッチ回路ＳＷは、例えばトランジスターやトランスファーゲートなどにより実現できる。
【００５２】
スイッチ信号生成回路８２は、スイッチ回路ＳＷのオン・オフを制御するスイッチ信号ＣＳＷを生成する。具体的には、カウンター９０のカウント値ＣＴＲに基づいてスイッチ信号ＣＳＷを生成して、スイッチ回路ＳＷに出力する。例えばスイッチ信号生成回路８２は、カウント値ＣＴＲが所定値になった場合に、スイッチ信号ＣＳＷを非アクティブ（他例えばローレベル）からアクティブ（例えばハイレベル）にする。
【００５３】
更に具体的には、スイッチ信号生成回路８２は、カウンター９０と基準カウント値レジスター９２を含む。またスイッチ信号生成回路８２は比較回路９３を含むことができる。比較回路９３はデジタル・コンパレーター（組合わせ回路）などにより実現できる。デジタル・コンパレーターは例えばデジタル値の比較処理などを行うものである。
【００５４】
カウンター９０は、スイッチングレギュレーター１０からのクロック信号ＣＬＫに基づいてカウント値ＣＴを変化（インクリメント又はデクリメント）させるカウント動作を行う。基準カウント値レジスター９２は、基準カウント値ＣＴＲを設定するためのレジスターである。例えば図示しない回路装置のインターフェースを介して、基準カウント値レジスター９２に対して基準カウント値ＣＴＲを可変に設定できるようになっている。基準カウント値レジスター９２は例えば半導体メモリー（ＲＡＭ等）やフリップフロップ等により実現できる。
【００５５】
そしてスイッチ信号生成回路８２は、カウンター９０のカウント値ＣＴと、基準カウント値レジスター９２の基準カウント値ＣＴＲの比較結果に基づいて、スイッチ信号ＣＳＷを生成する。具体的には比較回路９３は、カウント値ＣＴと基準カウント値ＣＴＲを比較する。そしてカウント値ＣＴが基準カウント値ＣＴＲに達した場合に、スイッチ信号ＣＳＷを非アクティブからアクティブにする。
【００５６】
またレギュレーター５０には起動信号ＣＬＤＯが入力されている。起動信号ＣＬＤＯはレギュレーター５０の起動（動作開始）を指示する信号である。起動信号ＣＬＤＯが非アクティブの場合にはレギュレーター５０は動作を停止し、起動信号ＣＬＤＯが非アクティブからアクティブになるとレギュレーター５０が起動されて動作を開始する。
【００５７】
この起動信号ＣＬＤＯは、例えばスイッチングレギュレーター１０により生成された電源電圧ＶＤＤ１が、所与の閾値電圧（例えば２．７Ｖ）に達した場合にアクティブになる。この閾値値電圧は、例えばレギュレーター５０の動作が可能になる電圧（例えば動作下限電圧）である。例えば図示しない電圧検出回路が、電源電圧ＶＤＤ１をモニターし、電源電圧ＶＤＤ１がこの閾値電圧に達すると、起動信号ＣＬＤＯをアクティブにし、これによりレギュレーター５０が起動される。
【００５８】
そしてカウンター９０は、レギュレーター５０の起動信号ＣＬＤＯがアクティブになってから、カウント動作を開始する。即ち、起動信号ＣＬＤＯがアクティブになったタイミングから、カウント値ＣＴが変化（インクリメント又はデクリメント）し、カウント値ＣＴが基準カウント値ＣＴＲに達すると、スイッチ信号ＣＳＷが非アクティブからアクティブになる。
【００５９】
スイッチ信号ＣＳＷが非アクティブである場合にはスイッチ回路ＳＷはオフになる。これにより、演算増幅器ＯＰＢの制御信号ＯＰＱは駆動トランジスターＴＢ１のゲートには入力されるが、駆動トランジスターＴＢ２のゲートには入力されないようになる。従って、駆動トランジスターＴＢ１だけがオンになって、駆動トランジスターＴＢ１を介した電流ＩＢ１が電流ＩＣとして安定化用のキャパシターＣＢに流れる。
【００６０】
カウント値ＣＴが基準カウント値ＣＴＲに達して、スイッチ信号ＣＳＷがアクティブになると、スイッチ回路ＳＷはオンになる。これにより、演算増幅器ＯＰＢの制御信号ＯＰＱは駆動トランジスターＴＢ１、ＴＢ２の両方のゲートに入力されるようになる。従って、駆動トランジスターＴＢ１、ＴＢ２が共にオンになって、駆動トランジスターＴＢ１を介した電流ＩＢ１及び駆動トランジスターＴＢ２を介した電流ＩＢ２が電流ＩＣとして安定化用のキャパシターＣＢに流れる。
【００６１】
ここで駆動トランジスターＴＢ１、ＴＢ２のオン抵抗を、各々、ＲＯＮ１、ＲＯＮ２とすると、ＲＯＮ１＞ＲＯＮ２となっている。例えば駆動トランジスターＴＢ１のＷ／Ｌ比は、駆動トランジスターＴＢ２のＷ／Ｌ比に比べて小さくなっている。従って、電流ＩＢ１は電流ＩＢ２よりも小さくなる。
【００６２】
例えば、起動信号ＣＬＤＯがアクティブになると、クロック信号ＣＬＫに基づくカウンター９０のカウント動作が開始する。そして、カウント値ＣＴが基準カウント値ＣＴＲに達する前の期間では、スイッチ信号ＣＳＷが非アクティブになる。従って、駆動トランジスターＴＢ１だけがオンになって、小さな電流値の電流ＩＢ１が安定化用のキャパシターＣＢに流れる。その後、カウント値ＣＴが基準カウント値ＣＴＲに達して、スイッチ信号ＣＳＷがアクティブになると、駆動トランジスターＴＢ２がオンになる。これにより、電流ＩＢ１に加えて、駆動トランジスターＴＢ２を介して電流ＩＢ２が、電流ＩＣとして安定化用のキャパシターＣＢに流れる。
【００６３】
即ち、キャパシターＣＢには、最初は小さな電流ＩＢ１が流れ、カウント値ＣＴが基準カウント値ＣＴＲに達すると、ＩＢ１よりも大きな電流ＩＢ２が流れる。従って、大きな電流ＩＣがキャパシターＣＢに一気に流れることが防止され、突入電流を抑制できるようになる。
【００６４】
そして図１の比較例の回路装置では、駆動トランジスターＴＡ１がオンになってから駆動トランジスターＴＡ２がオンになるまでの遅延時間は、抵抗ＲＡ３の抵抗値とキャパシターＣＡ２の容量値で決定されていた。このため、素子バラツキ等の影響により遅延時間にバラツキが生じるという問題があった。
【００６５】
これに対して本実施形態では、駆動トランジスターＴＢ１がオンになってから駆動トランジスターＴＢ２がオンになるまでの遅延時間は、例えばクロック信号ＣＬＫの周波数と基準カウント値ＣＴＲによって決定される。従って、遅延時間のバラツキが最小限に抑えられ、ソフトスタートの安定した動作を実現できるようになる。
【００６６】
また図１の比較例の回路装置では、駆動トランジスターＴＡ１がオンになってから駆動トランジスターＴＡ２がオンになるまでの遅延時間を長くするためには、抵抗ＲＡ３の抵抗値やキャパシターＣＡ２の容量値を大きくする必要がある。このため、抵抗ＲＡ３やキャパシターＣＡ２のレイアウト面積が大きくなり、回路装置の大規模化を招くという問題があった。
【００６７】
これに対して本実施形態によれば、駆動トランジスターＴＢ１がオンになってから駆動トランジスターＴＢ２がオンになるまでの遅延時間を長くするためには、例えば基準カウント値ＣＴＲを大きな値に設定するだけで済む。従って、回路装置が大規模化することなく、遅延時間を長くするなどの設定が可能になる。
【００６８】
また、安定化用のキャパシターＣＢの容量値は、回路装置が組み込まれる電子機器に応じ様々な値になる。そして、突入電流の効果的・効率的な抑制のためには、キャパシターＣＢの容量値が大きい場合には、遅延時間を長くし、キャパシターＣＢの容量値が小さい場合には、遅延時間を短くすることが望ましい。即ち、キャパシターＣＢの容量値に応じて遅延時間を可変に設定できることが望ましい。
【００６９】
この点、図１の比較例の回路装置では、抵抗ＲＡ３の抵抗値とキャパシターＣＡ２の容量値により遅延時間が設定されるため、キャパシターＣＢの容量値に応じて遅延時間を可変に設定することは容易ではない。
【００７０】
これに対して本実施形態の回路装置によれば、例えば基準カウント値レジスター９２に設定される基準カウント値ＣＴＲの大小によって、遅延時間を可変に設定できる。例えばキャパシターＣＢの容量値が大きい場合には、基準カウント値ＣＴＲを大きな値に設定し、キャパシターＣＢの容量値が小さい場合には、基準カウント値ＣＴＲを小さい値に設定すればよい。例えば図示しない回路装置のインターフェースを介して、キャパシターＣＢの容量値に応じた基準カウント値ＣＴＲを基準カウント値レジスター９２に書き込むだけで済む。従って、キャパシターＣＢの容量値に応じた遅延時間の設定を容易に実現できるという利点がある。
【００７１】
また図３では、２つの駆動トランジスターＴＢ１、ＴＢ２を設けた場合について示したが、本実施形態はこれに限定されず、３つ以上の駆動トランジスターを設けてもよい。例えば図４に、４つの駆動トランジスターＴＢ１、ＴＢ２、ＴＢ３、ＴＢ４を設けた例を示す。
【００７２】
例えば図４では、レギュレーター５０は、電源電圧ＶＤＤ１のノードと出力ノードＮＢ１との間に駆動トランジスターＴＢ１及びＴＢ２に並列に設けられる駆動トランジスターＴＢ３（第３の駆動トランジスター）を有する。ソフトスタート回路８０は、演算増幅器ＯＰＢの出力端子と駆動トランジスターＴＢ３のゲートとの間に設けられるスイッチ回路ＳＷ２（第２のスイッチ回路）を有する。そしてスイッチ信号生成回路８２は、カウンター９０のカウント値ＣＴに基づいて、スイッチ回路ＳＷ２のオン・オフを制御するスイッチ信号ＣＳＷ２（第２のスイッチ信号）を生成して、スイッチ回路ＳＷ２に出力する。
【００７３】
またレギュレーター５０は、電源電圧ＶＤＤ１のノードと出力ノードＮＢ１との間に駆動トランジスターＴＢ１、ＴＢ２及びＴＢ３に並列に設けられる駆動トランジスターＴＢ４を有する。ソフトスタート回路８０は、演算増幅器ＯＰＢの出力端子と駆動トランジスターＴＢ４のゲートとの間に設けられるスイッチ回路ＳＷ３を有する。そしてスイッチ信号生成回路８２は、カウンター９０のカウント値ＣＴに基づいて、スイッチ回路ＳＷ３のオン・オフを制御するスイッチ信号ＣＳＷ３を生成して、スイッチ回路ＳＷ３に出力する。
【００７４】
ここで駆動トランジスターＴＢ１、ＴＢ２、ＴＢ３、ＴＢ４のオン抵抗を、各々、ＲＯＮ１、ＲＯＮ２、ＲＯＮ３、ＲＯＮ４とした場合に、ＲＯＮ１＞ＲＯＮ２＞ＲＯＮ３＞ＲＯＮ４の関係が成り立っている。即ち、駆動トランジスターＴＢ１、ＴＢ２、ＴＢ３、ＴＢ４のＷ／Ｌ比をＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４とした場合に、ＷＬ１＜ＷＬ２＜ＷＬ３＜ＷＬ４の関係が成り立っている。従って、駆動トランジスターＴＢ１、ＴＢ２、ＴＢ３、ＴＢ４に流れる電流ＩＢ１、ＩＢ２、ＩＢ３、ＩＢ４には、ＩＢ１＜ＩＢ２＜ＩＢ３＜ＩＢ４の関係が成り立つ。
【００７５】
また図３の基準カウント値レジスター９２には、スイッチ信号ＣＳＷ（スイッチ回路ＳＷ）に対応する基準カウント値ＣＴＲ、スイッチ信号ＣＳＷ２（スイッチ回路ＳＷ２）に対応する基準カウント値ＣＴＲ２、スイッチ信号ＣＳＷ３（スイッチ回路ＳＷ３）に対応する基準カウント値ＣＴＲ３が設定される。そして、例えばＣＴＲ＜ＣＴＲ２＜ＣＴＲ３の関係が成り立っている。
【００７６】
従って、起動信号ＣＬＤＯがアクティブになった後、カウント値ＣＴが基準カウント値ＣＴＲに達すると、スイッチ信号ＣＳＷがアクティブになってスイッチ回路ＳＷがオンになる。これにより、駆動トランジスターＴＢ２がオンになり、駆動トランジスターＴＢ１を介した電流ＩＢ１に加えて、駆動トランジスターＴＢ２を介した電流ＩＢ２が、キャパシターＣＢに流れるようになる。
【００７７】
次にカウント値ＣＴが基準カウント値ＣＴＲ２に達すると、スイッチ信号ＣＳＷ２がアクティブになってスイッチ回路ＳＷ２がオンになる。これにより、駆動トランジスターＴＢ３がオンになり、電流ＩＢ１及びＩＢ２に加えて、駆動トランジスターＴＢ３を介した電流ＩＢ３がキャパシターＣＢに流れるようになる。
【００７８】
次にカウント値ＣＴが基準カウント値ＣＴＲ３に達すると、スイッチ信号ＣＳＷ３がアクティブになってスイッチ回路ＳＷ３がオンになる。これにより、駆動トランジスターＴＢ４がオンになり、電流ＩＢ１、ＩＢ２及びＩＢ３に加えて、駆動トランジスターＴＢ４を介した電流ＩＢ４がキャパシターＣＢに流れるようになる。
【００７９】
図５は、以上の本実施形態の回路装置の動作を説明する図である。例えばタイミングＴ１でレギュレーター５０の起動信号ＣＬＤＯがアクティブになる。これにより、駆動トランジスターＴＢ１がオンになり、図５のＡ１に示すようにレギュレーター５０の出力電流が流れる（ＩＢ１）。そしてＡ５に示すようにレギュレーター５０の出力電圧である電源電圧ＶＤＤ２が上昇する。
【００８０】
次にタイミングＴ２で、カウント値ＣＴが基準カウント値ＣＴＲに達すると、スイッチ信号ＣＳＷがアクティブになり、スイッチ回路ＳＷがオンになる。これにより、駆動トランジスターＴＢ２がオンになり、図５のＡ２に示すようにレギュレーター５０の出力電流が増加する（ＩＢ１＋ＩＢ２）。そしてＡ６に示すように電源電圧ＶＤＤ２が上昇する。
【００８１】
次にタイミングＴ３で、カウント値ＣＴが基準カウント値ＣＴＲ２に達すると、スイッチ信号ＣＳＷ２がアクティブになり、スイッチ回路ＳＷ２がオンになる。これにより、駆動トランジスターＴＢ３がオンになり、Ａ３に示すようにレギュレーター５０の出力電流が増加する（ＩＢ１＋ＩＢ２＋ＩＢ３）。そしてＡ７に示すように電源電圧ＶＤＤ２が上昇する。
【００８２】
次にタイミングＴ４で、カウント値ＣＴが基準カウント値ＣＴＲ３に達すると、スイッチ信号ＣＳＷ３がアクティブになり、スイッチ回路ＳＷ３がオンになる。これにより、駆動トランジスターＴＢ４がオンになり、Ａ４に示すようにレギュレーター５０の出力電流が増加する（ＩＢ１＋ＩＢ２＋ＩＢ３＋ＩＢ４）。そしてＡ８に示すように電源電圧ＶＤＤ２が上昇する。
【００８３】
図５のようにレギュレーター５０の出力電流が徐々に増加するように制御されることで、レギュレーター５０の起動時に安定化用のキャパシターＣＢに大きな突入電流が流れてしまう事態が抑制される。即ち、キャパシターＣＢに流れる電流が徐々に増加するようになり、レギュレーター５０の突入電流を抑制できる。
【００８４】
次に図３に戻り、スイッチングレギュレーター１０の構成及び動作について説明する。図３のスイッチングレギュレーター１０は、クロック信号ＣＬＫを生成する発振回路１２（クロック信号生成回路）と、発振回路１２からのクロック信号ＣＬＫに基づいて、スイッチングレギュレート動作のためのＰＷＭ制御を行うＰＷＭ回路１４を含む。そしてソフトスタート回路８０のカウンター９０は、発振回路１２からのクロック信号ＣＬＫに基づいてカウント動作を行うことになる。なお発振回路１２からＰＷＭ回路１４に出力されるクロック信号ＣＬＫの周波数と発振回路１２からカウンター９０に出力されるクロック信号ＣＬＫの周波数は異なっていてもよい。また発振回路１２は例えばＣＲ発振回路などにより実現できる。
【００８５】
更に具体的にはスイッチングレギュレーター１０は、発振回路１２、ＰＷＭ回路１４に加えて、三角波発生回路１６、プリドライバー１８、電流検出回路２０、基準電圧生成回路２２、演算増幅器ＯＰＥ、キャパシターＣＥ、抵抗ＲＥ、比較回路ＣＰＥ、スイッチングトランジスターＴＥを含むことができる。なお、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００８６】
誤差増幅器として動作する演算増幅器ＯＰＥは、第１の入力端子（反転入力端子）に、電圧分割回路３０からのフィードバック電圧ＶＦＢが入力され、第２の入力端子（非反転入力端子）に、基準電圧生成回路２２からの基準電圧ＶＲＦが入力される。そして演算増幅器ＯＰＥの出力信号ＶＥＲ（誤差信号）は、コンパレーター等により実現される比較回路ＣＰＥの第１の入力端子（反転入力端子）に入力される。また三角波発生回路１６からの三角波信号ＶＣＷが、比較回路ＣＰＥの第２の入力端子（非反転入力端子）に入力される。そしてＰＷＭ回路１４は、比較回路ＣＰＥの出力信号ＶＣとクロック信号ＣＬＫに基づいてＰＷＭ信号ＶＰＷを生成する。このＰＷＭ信号ＶＰＷは、プリドライバー１８を介してスイッチングトランジスターＴＥのゲートに入力される。
【００８７】
スイッチングトランジスターＴＥは、電源電圧ＶＤＤＨのノードと、スイッチングレギュレーター１０の出力ノードＮＥとの間に設けられ、プリドライバー１８を介して入力されるＰＷＭ信号ＶＰＷに基づいてオン・オフ制御される。例えばＰＷＭ信号ＶＰＷがアクティブ（オン期間）である場合には、Ｐ型のスイッチングトランジスターＴＥはオンになり、電源電圧ＶＤＤＨが出力信号ＳＱとして出力ノードＮＥから出力される。一方、ＰＷＭ信号ＶＰＷが非アクティブ（オフ期間）である場合には、スイッチングトランジスターＴＥはオフになり、出力ノードＮＥはハイインピーダンス状態に設定される。なお電源電圧ＶＤＤＨのノードとスイッチングトランジスターＴＥとの間には、スイッチングトランジスターＴＥに流れる電流を検出する電流検出回路２０が設けられる。そして電流検出回路２０の電流検出結果に応じて三角波発生回路１６での三角波の傾きが制御される。
【００８８】
図６はスイッチングレギュレーター１０の動作を概念的に説明する図である。図３に示すように比較回路ＣＰＥは、三角波発生回路１６からの三角波信号ＶＣＷと演算増幅器ＯＰＥの出力信号ＶＥＲの電圧を比較する。そして図６のＢ１〜Ｂ２の期間、Ｂ３〜Ｂ４の期間、Ｂ５〜Ｂ６の期間では、三角波信号ＶＣＷの方が演算増幅器ＯＰＥの出力信号ＶＥＲよりも電圧が高くなっている。この場合にはＢ７、Ｂ９、Ｂ１１に示すように、ＰＷＭ回路１４から出力されるＰＷＭ信号ＶＰＷがアクティブ（例えばハイレベル）になる。
【００８９】
一方、Ｂ２〜Ｂ３の期間、Ｂ４〜Ｂ５の期間では、演算増幅器ＯＰＥの出力信号ＶＥＲの方が三角波信号ＶＣＷよりも電圧が高くなっている。この場合にはＢ８、Ｂ１０に示すように、ＰＷＭ信号ＶＰＷが非アクティブ（例えばローレベル）になる。
【００９０】
ＰＷＭ信号ＶＰＷがアクティブになる期間は、スイッチングトランジスターＴＥのオン期間ＴＯＮに対応し、ＰＷＭ信号ＶＰＷが非アクティブになる期間は、スイッチングトランジスターＴＥのオフ期間ＴＯＦＦに対応する。例えばオン期間の長さをＴＯＮ、オフ期間の長さをＴＯＦＦと表した場合に、電源電圧ＶＤＤＨを降圧するスイッチングレギュレーター１０が生成する電源電圧ＶＤＤ１は、ＶＤＤ１＝｛ＴＯＮ／（ＴＯＮ＋ＴＯＦＦ）｝×ＶＤＤＨと表すことができる。
【００９１】
４．第２の構成例
図７に本実施形態の回路装置の詳細な第２の構成例を示す。なお本実施形態の回路装置は図７の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００９２】
図７の第２の構成例では、レギュレーター５０は、電源電圧ＶＤＤ１のノードとレギュレーター５０の出力ノードＮＢ１との間に設けられる駆動トランジスターＴＢと、分割電圧を生成する電圧分割回路５２と、演算増幅器ＯＰＢを有する。なお電圧分割回路５２やスイッチングレギュレーター１０の構成は図３の第１の構成例と同様であるため、詳細な説明を省略する。
【００９３】
演算増幅器ＯＰＢは、第１の入力端子（反転入力端子）に基準電圧ＶＲＦＣが入力され、第２の入力端子（非反転入力端子）に分割電圧ＶＤＶが入力され、駆動トランジスターＴＢの制御信号ＯＰＱを演算増幅器ＯＰＢの出力端子に出力する。
【００９４】
即ち、図３の第１の構成例では２つの駆動トランジスターＴＢ１、ＴＢ２が設けられると共にスイッチ回路ＳＷが設けられていたが、図７の第２の構成例では、１つの駆動トランジスターＴＢだけが設けられ、スイッチ回路ＳＷは設けられていない。
【００９５】
その代わりに図７の第２の構成例では、ソフトスタート回路８０が基準電圧変更回路８４を含む。この基準電圧変更回路８４は、カウンター９０のカウント値に基づいて段階的に変化する基準電圧ＶＲＦＣを、演算増幅器ＯＰＢの第１の入力端子に出力する。具体的には基準電圧変更回路８４は、カウンター９０とＤＡＣ９４（Ｄ／Ａ変換回路）を有する。ＤＡＣ９４には、基準電圧生成回路２２からの基準電圧ＶＲＦとカウンター９０からのカウント値が入力される。カウンター９０からのカウント値はスイッチングレギュレーター１０からのクロック信号ＣＬＫに基づいて変化（インクリメント又はデクリメント）する。そしてＤＡＣ９４は、基準電圧ＶＲＦと、クロック信号ＣＬＫに基づき変化するカウント値とに基づいて、段階的に変化する基準電圧ＶＲＦＣを生成して、演算増幅器ＯＰＢの第１の入力端子に出力する。
【００９６】
図８は図７の第２の構成例の動作を概念的に説明する図である。図８のＣ１において、レギュレーター５０の起動信号ＣＬＤＯがアクティブになると、基準電圧変更回路８０により、Ｃ１に示すように基準電圧ＶＲＦＣが例えばＶＳＳの電圧レベルから上昇する。即ち、カウンター９０のカウント値の変化に連動して、基準電圧ＶＲＦＣが上昇する。例えばカウント値が所定値だけ変化するごとに、基準電圧ＶＲＦＣが段階的に上昇する。こうすることで、レギュレーター５０の出力電圧である電源電圧ＶＤＤ２もＣ３に示すように段階的に上昇するようになる。この結果、レギュレーター５０の起動時に、過大な電流が一気に安定化用のキャパシターＣＢに流れ込むのが抑制され、突入電流を低減できるようになる。
【００９７】
なお、スイッチングレギュレーター１０の構成は、図３、図７に示す構成に限定されず種々の変形実施が可能である。例えば図９に同期整流型のスイッチングレギュレーター１０の構成例を示す。図９のスイッチングレギュレーター１０は、演算増幅器ＯＰＧ（誤差増幅器）、発振回路２２、ＰＷＭ回路２４、プリドライバー２６、検出回路２８、Ｐ型の駆動トランジスターＴＧ１、Ｎ型の駆動トランジスターＴＧ２を有する。なおダイオードＤＩＧは駆動トランジスターＴＧ２のボディーダイオードである。
【００９８】
演算増幅器ＯＰＧの第１の入力端子にはフィードバック電圧ＶＦＢが入力され、第２の入力端子には基準電圧ＶＲＦが入力される。ＰＷＭ回路２４は、演算増幅器ＯＰＧからの出力信号ＶＥＲと発振回路２２からのクロック信号ＣＬＫに基づいてＰＷＭ信号ＶＰＷを出力する。プリドライバー２６は、ＰＷＭ回路２４からのＰＷＭ信号ＶＰＷを受けて、駆動トランジスターＴＧ１、ＴＧ２のゲートを駆動する。駆動トランジスターＴＧ１、ＴＧ２は、電源電圧ＶＤＤＨのノードと電源電圧ＶＳＳのノードの間に直列に接続される。駆動トランジスターＴＧ１、ＴＧ２のドレインが接続される出力ノードＮＧ１から、スイッチングレギュレーター１０の出力信号ＳＱが出力される。出力ノードＮＧ１の電圧は検出回路２８によりモニターされる。そしてインダクターＬＧ及びキャパシターＣＧにより、ノードＮＧ２に定電圧の電源電圧ＶＤＤ１が生成される。
【００９９】
５．電子機器
図１０に、本実施形態の回路装置２７０が適用された電子機器の構成例を示す。電子機器は、処理部３００、記憶部３１０、操作部３２０、入出力部３３０、回路装置２７０、これらの各部を接続するバス３４０、モーター２８０を含む。なお、以下では、電子機器として、モーター駆動によりヘッドや紙送りを制御するプリンターを例にとり説明するが、本実施形態はこれに限定されず、種々の電子機器（例えばスマートフォン、携帯電話機、デジタルカメラ、ビデオカメラ、カーナビゲーションシステム、ロボット、ゲーム機、時計、健康器具、或いは情報処理装置等）に適用可能である。
【０１００】
入出力部３３０は例えばＵＳＢコネクターや無線ＬＡＮ等のインターフェースで構成され、画像データや文書データが入力される。入力されたデータは、例えばＤＲＡＭ等の内部記憶装置である記憶部３１０に記憶される。操作部３２０により印刷指示を受け付けると、処理部３００は、記憶部３１０に記憶されたデータの印刷動作を開始する。処理部３００は、データの印刷レイアウトに合わせて回路装置２７０に指示を送り、回路装置２７０は、その指示に基づいてモーター２８０を回転させ、ヘッドの移動や紙送りを行う。
【０１０１】
回路装置２７０は、図２等で説明したようにスイッチングレギュレーター１０、レギュレーター５０を有する。スイッチングレギュレーター１０は、モーター２８の駆動用の高電圧の電源電圧ＶＤＤＨを降圧して、電源電圧ＶＤＤ１を生成する。レギュレーター５０は、この電源電圧ＶＤＤ１を降圧して電源電圧ＶＤＤ２を生成する。処理部３００、記憶部３１０、入出力部３３０等は、この電源電圧ＶＤＤ２に基づいて動作する。
【０１０２】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、電子機器の構成・動作や、電源電圧の生成手法等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１０３】
ＬＤ  インダクター、ＣＤ  キャパシター、ＤＩＤ  ダイオード、ＲＤ１、ＲＤ２  抵抗、
ＣＢ  安定化用のキャパシター、ＴＢ１、ＴＢ２  第１、第２の駆動トランジスター、
ＴＢ  駆動トランジスター、ＳＷ、ＳＷ２、ＳＷ３  スイッチ回路、
ＲＢ１、ＲＢ２、ＲＥ  抵抗、ＣＥ  キャパシター、ＯＰＢ、ＯＰＥ  演算増幅器、
ＣＰＥ  比較回路、ＴＥ  スイッチングトランジスター、
ＶＤＤＨ  高電圧の電源電圧、ＶＤＤ１  第１の電源電圧、ＶＤＤ２  第２の電源電圧、
１０  スイッチングレギュレーター、１２  発振回路、１４  ＰＷＭ回路、
１６  三角波発生回路、１８  プリドライバー、２０  電流検出回路、
２２  基準電圧生成回路、３０  電圧分割回路、
５０  レギュレーター、５２  電圧分割回路、８０  ソフトスタート回路、
８２  スイッチ信号生成回路、８４  基準電圧変更回路、９０  カウンター、
９２  基準カウント値レジスター、９３  比較回路、９４  ＤＡＣ、２００  負荷、
２７０  回路装置、２８０  モーター、３００  処理部、
３１０  記憶部、３２０  操作部、３３０  入出力部
【図１】
2015152997.tif 000003
【図２】
2015152997.tif 000004
【図３】
2015152997.tif 000005
【図４】
2015152997.tif 000006
【図５】
2015152997.tif 000007
【図６】
2015152997.tif 000008
【図７】
2015152997.tif 000009
【図８】
2015152997.tif 000010
【図９】
2015152997.tif 000011
【図１０】
2015152997.tif 000012