(57)【要約】【課題】ロウ材同士の接触を抑えつつ、配線の強度の低下を抑制すること。【解決手段】複数の電極１４が設けられた半導体チップ１０と、第１領域３０と第１領域３０よりも幅が細い第２領域３２とを含む複数の配線１８が設けられた基板１２と、電極１４と配線１８とを接続させるロウ材１６と、を備え、電極１４はロウ材１６を介して第２領域３２を含んで配線１８に接続され、配線１８はロウ材１６が接続された領域以外の領域に第１領域３０を含む半導体装置。【選択図】図２
2015060990.tif 000002
【特許請求の範囲】
【請求項１】
複数の電極が設けられた半導体チップと、
第１領域と前記第１領域よりも幅が細い第２領域とを含む複数の配線が設けられた基板と、
前記電極と前記配線とを接続させるロウ材と、を備え、
前記電極は前記ロウ材を介して前記第２領域を含んで前記配線に接続され、前記配線は前記ロウ材が接続された領域以外の領域に前記第１領域を含むことを特徴とする半導体装置。
【請求項２】
前記ロウ材は、前記第１領域と前記第２領域とを含んで前記配線に接続されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記配線に凹部が設けられ、前記ロウ材の一部が前記凹部に埋め込まれていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
隣接する前記配線それぞれの前記ロウ材が接続された部分において、前記第１領域が、前記隣接する配線が並んだ方向で重ならないことを特徴とする請求項１から３のいずれか一項記載の半導体装置。
【請求項５】
前記基板に、前記配線と交互に前記第２領域よりも幅の太い配線が設けられ、
前記電極と前記幅の太い配線とはロウ材を介して接続されていることを特徴とする請求項１から３のいずれか一項記載の半導体装置。
【請求項６】
半導体チップ上に設けられた複数の電極にロウ材を形成する工程と、
基板上に、前記ロウ材が接続される領域以外の領域に第１領域を含み、前記ロウ材が接続される領域に前記第１領域よりも幅が細い第２領域を含む複数の配線を形成する工程と、
前記第２領域を含むように、前記電極を前記ロウ材を介して前記配線に接続させる工程と、を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、例えば半導体チップが基板に接続された半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
電子機器の小型化・高機能化に伴い、電子機器に使用される半導体装置の小型化が進んでいる。半導体装置の小型化に関して、例えば半導体チップを基板にフリップチップ接続させる方法が知られている。また、フリップチップ接続の信頼性を向上させるための様々な方法が提案されている（例えば、特許文献１から６参照）。例えば、半導体チップの電極と基板の配線とを接続させる半田が互いに接触しないよう、配線の幅を電極の幅より細くする技術が提案されている（例えば、特許文献５、６参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−２１７２３６号公報
【特許文献２】特開平４−３５５９３３号公報
【特許文献３】実開平５−２８０３７号公報
【特許文献４】特開２００２−１６１０１号公報
【特許文献５】特開２００４−２２１２０５号公報
【特許文献６】特開２０１０−１４１０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体チップの電極と基板の配線とをロウ材を用いて接続させる場合に、配線の幅を電極の幅よりも細くすることで、隣接するロウ材同士の接触を抑制することができる。しかしながら、半導体チップの小型化に伴って電極の間隔が狭くなると、ロウ材同士の接触を抑制するためには、配線の幅をより細くすることになり、配線の強度が低下してしまう。
【０００５】
本半導体装置及びその製造方法は、ロウ材同士の接触を抑えつつ、配線の強度の低下を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本明細書に記載の半導体装置は、複数の電極が設けられた半導体チップと、第１領域と前記第１領域よりも幅が細い第２領域とを含む複数の配線が設けられた基板と、前記電極と前記配線とを接続させるロウ材と、を備え、前記電極は前記ロウ材を介して前記第２領域を含んで前記配線に接続され、前記配線は前記ロウ材が接続された領域以外の領域に前記第１領域を含む。
【０００７】
本明細書に記載の半導体装置の製造方法は、半導体チップ上に設けられた複数の電極にロウ材を形成する工程と、基板上に、前記ロウ材が接続される領域以外の領域に第１領域を含み、前記ロウ材が接続される領域に前記第１領域よりも幅が狭い第２領域を含む複数の配線を形成する工程と、前記第２領域を含むように、前記電極を前記ロウ材を介して前記配線に接続させる工程と、を備える。
【発明の効果】
【０００８】
本明細書に記載の半導体装置及びその製造方法によれば、ロウ材同士の接触を抑えつつ、配線の強度の低下を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】図１（ａ）は、実施例１に係る半導体装置の全体を示す上面図、図１（ｂ）は、図１（ａ）のＡ−Ａ間の断面図である。
【図２】図２（ａ）は、実施例１でのフリップチップ接続部の上面図、図２（ｂ）及び図２（ｃ）は、図２（ａ）のＡ−Ａ間及びＢ−Ｂ間の断面図である。
【図３】図３（ａ）から図３（ｅ）は、実施例１に係る半導体装置の製造方法を示す断面図である。
【図４】図４（ａ）は、比較例１でのフリップチップ接続部の上面図、図４（ｂ）及び図４（ｃ）は、図４（ａ）のＡ−Ａ間及びＢ−Ｂ間の断面図である。
【図５】図５（ａ）は、比較例２でのフリップチップ接続部の上面図、図５（ｂ）及び図５（ｃ）は、図５（ａ）のＡ−Ａ間及びＢ−Ｂ間の断面図である。
【図６】図６（ａ）、図６（ｄ）、図６（ｇ）は、実施例１の変形例１から変形例３でのフリップチップ接続部の上面図である。図６（ｂ）、図６（ｅ）、図６（ｈ）は、図６（ａ）、図６（ｄ）、図６（ｇ）のＡ−Ａ間、図６（ｃ）、図６（ｆ）、図６（ｉ）は、図６（ａ）、図６（ｄ）、図６（ｇ）のＢ−Ｂ間の断面図である。
【図７】図７（ａ）は、実施例２でのフリップチップ接続部の上面図、図７（ｂ）及び図７（ｃ）は、図７（ａ）のＡ−Ａ間及びＢ−Ｂ間の断面図である。
【図８】図８（ａ）、図８（ｄ）、図８（ｇ）は、実施例２の変形例１から変形例３でのフリップチップ接続部の上面図である。図８（ｂ）、図８（ｅ）、図８（ｈ）は、図８（ａ）、図８（ｄ）、図８（ｇ）のＡ−Ａ間、図８（ｃ）、図８（ｆ）、図８（ｉ）は、図８（ａ）、図８（ｄ）、図８（ｇ）のＢ−Ｂ間の断面図である。
【図９】図９（ａ）は、実施例３でのフリップチップ接続部の上面図、図９（ｂ）及び図９（ｃ）は、図９（ａ）のＡ−Ａ間及びＢ−Ｂ間の断面図である。
【図１０】図１０（ａ）は、実施例４でのフリップチップ接続部の上面図、図１０（ｂ）及び図１０（ｃ）は、図１０（ａ）のＡ−Ａ間及びＢ−Ｂ間の断面図である。
【図１１】図１１（ａ）、図１１（ｄ）、図１１（ｇ）は、実施例４の変形例１から変形例３でのフリップチップ接続部の上面図である。図１１（ｂ）、図１１（ｅ）、図１１（ｈ）は、図１１（ａ）、図１１（ｄ）、図１１（ｇ）のＡ−Ａ間、図１１（ｃ）、図１１（ｆ）、図１１（ｉ）は、図１１（ａ）、図１１（ｄ）、図１１（ｇ）のＢ−Ｂ間の断面図である。
【図１２】図１２（ａ）、図１２（ｄ）、図１２（ｇ）は、実施例４の変形例４から変形例６でのフリップチップ接続部の上面図である。図１２（ｂ）、図１２（ｅ）、図１２（ｈ）は、図１２（ａ）、図１２（ｄ）、図１２（ｇ）のＡ−Ａ間、図１２（ｃ）、図１２（ｆ）、図１２（ｉ）は、図１２（ａ）、図１２（ｄ）、図１２（ｇ）のＢ−Ｂ間の断面図である。
【図１３】図１３（ａ）は、実施例５でのフリップチップ接続部の上面図、図１３（ｂ）及び図１３（ｃ）は、図１３（ａ）のＡ−Ａ間及びＢ−Ｂ間の断面図である。
【図１４】図１４（ａ）、図１４（ｄ）、図１４（ｇ）は、実施例５の変形例１から変形例３でのフリップチップ接続部の上面図である。図１４（ｂ）、図１４（ｅ）、図１４（ｈ）は、図１４（ａ）、図１４（ｄ）、図１４（ｇ）のＡ−Ａ間、図１４（ｃ）、図１４（ｆ）、図１４（ｉ）は、図１４（ａ）、図１４（ｄ）、図１４（ｇ）のＢ−Ｂ間の断面図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しつつ、実施例について説明する。
【実施例１】
【００１１】
図１（ａ）は、実施例１に係る半導体装置の全体を示す上面図、図１（ｂ）は、図１（ａ）のＡ−Ａ間の断面図である。なお、図１（ａ）では、半導体チップ１０、アンダーフィル材２４、及びソルダーレジスト２２の一部を透視して、配線１８及び電極１４を図示している。図１（ａ）及び図１（ｂ）のように、実施例１の半導体装置は、基板１２の上面に、半導体チップ１０がフェイスダウンでフリップチップ接続されている。つまり、半導体チップ１０の上面に設けられた複数の電極１４が、複数のロウ材１６によって、基板１２の上面に設けられた複数の配線１８に接続されることで、半導体チップ１０は基板１２にフリップチップ接続されている。複数の電極１４の少なくとも一部は、互いに隣接して並んで設けられていて、ピッチ間隔（隣接する電極１４の中心間の距離）は、例えば４５μｍである。複数の配線１８の少なくとも一部も、互いに隣接して並んで設けられていて、ピッチ間隔は電極１４と同じであり、例えば４５μｍである。電極１４は、例えば銅（Ｃｕ）で形成された柱状（ピラー状）の電極であり、配線１８は、例えばＣｕ配線であり、ロウ材１６は、例えば半田である。
【００１２】
基板１２は、例えばエポキシ樹脂等の絶縁基板が複数積層された積層配線基板であり、内部に内部配線２０が形成されている。半導体チップ１０は、電極１４がロウ材１６を介して配線１８に接続されることで、内部配線２０に電気的に接続されている。基板１２の上面及び下面には、配線１８等を保護するソルダーレジスト２２が設けられている。なお、図１（ｂ）では、基板１２の上下方向に延在する内部配線２０のみを図示しているが、基板１２の左右方向に延在する内部配線２０も存在する。
【００１３】
半導体チップ１０と基板１２との間には、例えばエポキシ樹脂からなるアンダーフィル材２４が設けられている。半導体チップ１０の周囲の基板１２の上面には、内部配線２０に電気的に接続されたパッド２６に、例えば半田ボールからなる金属製の外部端子２８が搭載されている。基板１２の下面にも、内部配線２０に電気的に接続されたパッド２６に、例えば半田ボールからなる金属製の外部端子２８が搭載されている。
【００１４】
図２（ａ）は、実施例１でのフリップチップ接続部の上面図、図２（ｂ）及び図２（ｃ）は、図２（ａ）のＡ−Ａ間及びＢ−Ｂ間の断面図である。なお、図２（ａ）では、半導体チップ１０、電極１４及びアンダーフィル材２４を透視して図示し、ロウ材１６は輪郭のみを図示している。図２（ｂ）及び図２（ｃ）では、アンダーフィル材２４を透視して図示している（以下のフリップチップ接続部の上面図及び断面図において同じ）。図２（ａ）から図２（ｃ）のように、基板１２に設けられた配線１８は、長さ方向に第１領域３０と第１領域３０よりも幅が細い第２領域３２とを含む。第１領域３０の幅は、例えば２５μｍであり、第２領域３２の幅は、例えば１５μｍである。第２領域３２の幅は、例えば半導体チップ１０に設けられた電極１４の幅よりも細い。電極１４と配線１８とを接続させるロウ材１６は、第２領域３２を含んで配線１８に接続されており、例えば、第２領域３２にのみ接続されている。配線１８は、ロウ材１６が接続された領域以外の領域に第１領域３０を含む。
【００１５】
次に、実施例１に係る半導体装置の製造方法について説明する。図３（ａ）から図３（ｅ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図３（ａ）のように、ウエハに形成された半導体チップ１０上に複数の電極１４を形成する。複数の電極１４の少なくとも一部は、図１（ａ）のように、並んで形成される。半導体チップ１０に形成された複数の電極１４それぞれにロウ材１６を形成する。電極１４とロウ材１６とを形成した後、ウエハをダイシングして、複数の半導体チップ１０を個片化する。
【００１６】
図３（ｂ）のように、上面に配線１８及びパッド２６が設けられ、下面にパッド２６が設けられ、内部に配線１８とパッド２６とを電気的に接続させる内部配線２０が設けられた基板１２を形成する。配線１８、パッド２６、及び内部配線２０には、例えば防錆処理である表面処理を施す。基板１２の上面及び下面に、配線１８等を保護するためのソルダーレジスト２２を形成する。基板１２上の配線１８は、図２（ａ）のように、ロウ材１６が接続される領域に第２領域３２を含み、ロウ材１６が接続される領域以外の領域に第１領域３０を含むように形成する。第１領域３０及び第２領域３２を含む配線１８は、フォトリソ工程とメッキ工程とを用いることによって形成することができる。
【００１７】
図３（ｃ）のように、半導体チップ１０が搭載される位置の基板１２上に、例えばペースト状又はフィルム状のアンダーフィル材２４を塗布する。図３（ｄ）のように、基板１２に、半導体チップ１０をフリップチップ接続させる。フリップチップ接続は、半導体チップ１０に形成した電極１４を、基板１２に形成した配線１８上に位置決めした後、ロウ材１６を加熱・加圧して溶かし、電極１４をロウ材１６を介して配線１８に接続することで行う。この際、図２（ａ）のように、ロウ材１６を、第２領域３２を含むように接続する。例えば、ロウ材１６を、第２領域３２にのみ接続する。ロウ材１６を加熱・加圧することで、アンダーフィル材２４の硬化も同時に行う。
【００１８】
図３（ｅ）のように、基板１２の上面及び下面に形成したパッド２６に、例えば半田ボールからなる外部端子２８を搭載する。その後、基板１２を切断して、半導体チップ１０ごとに個片化し、検査等を経て、実施例１に係る半導体装置が完成する。
【００１９】
ここで、比較例１及び比較例２に係る半導体装置について説明する。比較例１及び比較例２の半導体装置は、基板１２上に設けられた配線の幅が一定である点で、実施例１の半導体装置と異なる。図４（ａ）は、比較例１でのフリップチップ接続部の上面図、図４（ｂ）及び図４（ｃ）は、図４（ａ）のＡ−Ａ間及びＢ−Ｂ間の断面図である。図４（ａ）から図４（ｃ）のように、比較例１では、基板１２に設けられた複数の配線７８の幅が一定である。このため、配線７８の幅が太い場合では、配線７８の幅方向へのロウ材１６のはみ出しによって、隣接するロウ材１６同士が互いに接触することが生じてしまう。
【００２０】
図５（ａ）は、比較例２でのフリップチップ接続部の上面図、図５（ｂ）及び図５（ｃ）は、図５（ａ）のＡ−Ａ間及びＢ−Ｂ間の断面図である。図５（ａ）から図５（ｃ）のように、ロウ材１６同士の接触を回避するために、配線７８の幅を細くすることが考えられる。しかしながら、配線７８の幅が一定であることから、配線７８全体が細くなり、その結果、配線７８の基板１２に対する接合強度が低下してしまう。
【００２１】
一方、実施例１では、図２（ａ）から図２（ｃ）のように、配線１８は、第１領域３０と第１領域３０よりも幅が細い第２領域３２とを含む。そして、電極１４はロウ材１６を介して第２領域３２を含んで配線１８に接続されている。このように、電極１４と配線１８とを接続させるロウ材１６が幅の細い第２領域３２を含んで接続されることで、配線１８の幅方向へのロウ材１６の広がりを抑えることができる。よって、ロウ材１６同士が互いに接触することを抑制できる。また、配線１８は、ロウ材１６が接続された領域以外の領域に幅の太い第１領域３０を含む。このため、配線１８の基板１２に対する接合強度の低下を抑制できる。したがって、実施例１によれば、ロウ材１６同士の接触を抑えつつ、配線１８の強度の低下を抑制することができる。
【００２２】
図２（ａ）及び図２（ｂ）のように、ロウ材１６は、第２領域３２の上面から側面に延在して配線１８に接続されていることが好ましい。これにより、ロウ材１６の配線１８に対する接合強度を向上させることができる。例えば、電極１４のピッチ間隔が狭い場合、第２領域３２の幅が細くなるが、ロウ材１６が第２領域３２の上面から側面に延在して接続されることで、ロウ材１６の配線１８に対する接合強度を確保することができる。また、ロウ材１６と配線１８との接合面積が増えることから、ロウ材１６と配線１８との間の抵抗の増加を抑制する効果も得られる。
【００２３】
図３（ａ）から図３（ｅ）で説明したように、実施例１の半導体装置は、以下の工程を含んで製造することができる。半導体チップ１０上に設けられた複数の電極１４にロウ材１６を形成する。基板１２上に、ロウ材１６が接続される領域以外の領域に第１領域３０を含み、ロウ材１６が接続される領域に第１領域３０よりも幅が細い第２領域３２を含む複数の配線１８を形成する。そして、第２領域３２を含むように、電極１４をロウ材１６を介して配線１８に接続させる。
【００２４】
第２領域３２を含むように、ロウ材１６を配線１８に接続させる際、ロウ材１６同士の接触を抑制する点から、ロウ材１６の中心が第２領域３２の幅方向の中心に重なるように接続させることが好ましい。
【００２５】
次に、実施例１の変形例１から変形例３について説明する。図６（ａ）、図６（ｄ）、図６（ｇ）は、実施例１の変形例１から変形例３でのフリップチップ接続部の上面図である。図６（ｂ）、図６（ｅ）、図６（ｈ）は、図６（ａ）、図６（ｄ）、図６（ｇ）のＡ−Ａ間、図６（ｃ）、図６（ｆ）、図６（ｉ）は、図６（ａ）、図６（ｄ）、図６（ｇ）のＢ−Ｂ間の断面図である。
【００２６】
図６（ａ）から図６（ｃ）のように、実施例１の変形例１では、ソルダーレジスト２２の開口において、配線１８は、開口の一方側から他方側まで延在してなく途中で途切れている。その他の構成は、実施例１の図２（ａ）から図２（ｃ）と同じであるため説明を省略する。
【００２７】
図６（ｄ）から図６（ｆ）のように、実施例１の変形例２では、ソルダーレジスト２２の開口において、配線１８の例えば半分は、開口の一方側から延在し、残りは他方側から延在している。開口の一方側及び他方側から延在する配線１８は共に、開口の途中で途切れている。開口の一方側から延在する配線１８の先端は、他方側から延在する配線１８の間に位置し、他方側から延在する配線１８の先端は、一方側から延在する配線１８の間に位置している。即ち、開口の一方側から延在する配線１８と他方側から延在する配線１８とは、櫛歯状に互い違いに配置されている。その他の構成は、実施例１の図２（ａ）から図２（ｃ）と同じであるため説明を省略する。
【００２８】
図６（ｇ）から図６（ｉ）のように、実施例１の変形例３では、ソルダーレジスト２２の開口において、配線１８の例えば半分は、開口の一方側から延在し、残りは他方側から延在している。開口の一方側から延在する配線１８の先端は、他方側から延在する配線１８まで届かず、他方側から延在する配線１８の先端も同様に、一方側から延在する配線１８まで届いていない。即ち、開口の一方側から延在する配線１８の先端と他方側から延在する配線１８の先端とは、対向するように設けられている。その他の構成は、実施例１の図２（ａ）から図２（ｃ）と同じであるため説明を省略する。
【００２９】
実施例１の変形例１から変形例３であっても、実施例１と同様に、ロウ材１６同士の接触を抑えつつ、配線１８の強度の低下を抑制することができる。
【実施例２】
【００３０】
図７（ａ）は、実施例２でのフリップチップ接続部の上面図、図７（ｂ）及び図７（ｃ）は、図７（ａ）のＡ−Ａ間及びＢ−Ｂ間の断面図である。図７（ａ）から図７（ｃ）のように、配線３８は、実施例１の配線１８と同様に、長さ方向に第１領域３０と第１領域３０よりも幅が細い第２領域３２とを含む。実施例１と異なる点は、配線３８の第２領域３２の長さが、実施例１の配線１８に比べて短く、ロウ材１６が、第１領域３０と第２領域３２とを含んで接続されている点である。実施例２に係る半導体装置のその他の構成は、実施例１の図１（ａ）及び図１（ｂ）と同じであるため説明を省略する。
【００３１】
実施例２に係る半導体装置は、実施例１の図３（ｄ）の工程を以下のように行うことで、実施例１と同様な製造方法によって形成することができる。即ち、実施例１の図３（ｄ）の工程において、図７（ａ）のように、第１領域３０と第２領域３２とを含むように、ロウ材１６を配線３８に接続させる。
【００３２】
実施例２においても、ロウ材１６が幅の細い第２領域３２を含んで配線３８に接続されているため、ロウ材１６同士が互いに接触することを抑制できる。配線３８が、ロウ材１６が接続された領域以外の領域に幅の太い第１領域３０を含むため、配線３８の強度の低下を抑制できる。また、配線３８は、実施例１の配線１８に比べて、第１領域３０の面積が大きいことから、配線３８の強度の低下をより抑制できる。
【００３３】
実施例２では、図７（ａ）のように、ロウ材１６は、第１領域３０と第２領域３２とを含んで配線３８に接続されている。これにより、ロウ材１６と配線３８との間の接合面積が大きくなるため、ロウ材１６の配線３８に対する接合強度を向上させることができる。例えば、配線３８の幅が全体的に細くなった場合でも、ロウ材１６の配線３８に対する接合強度を確保することができる。
【００３４】
また、図７（ａ）のような、ロウ材１６が接続される領域のみに幅の細い第２領域３２を含む配線３８は、比較例２のように、全体の幅が細い配線７８に比べて、製造が容易であるとの利点もある。
【００３５】
次に、実施例２の変形例１から変形例３について説明する。図８（ａ）、図８（ｄ）、図８（ｇ）は、実施例２の変形例１から変形例３でのフリップチップ接続部の上面図である。図８（ｂ）、図８（ｅ）、図８（ｈ）は、図８（ａ）、図８（ｄ）、図８（ｇ）のＡ−Ａ間、図８（ｃ）、図８（ｆ）、図８（ｉ）は、図８（ａ）、図８（ｄ）、図８（ｇ）のＢ−Ｂ間の断面図である。
【００３６】
図８（ａ）から図８（ｃ）のように、実施例２の変形例１では、実施例１の変形例１と同様に、配線３８は、ソルダーレジスト２２の開口の一方側から他方側まで延在してなく途中で途切れている。その他の構成は、実施例２の図７（ａ）から図７（ｃ）と同じであるため説明を省略する。
【００３７】
図８（ｄ）から図８（ｆ）のように、実施例２の変形例２では、実施例１の変形例２と同様に、ソルダーレジスト２２の開口の一方側から延在する配線３８と他方側から延在する配線３８とは互い違いに配置されている。その他の構成は、実施例２の図７（ａ）から図７（ｃ）と同じであるため説明を省略する。
【００３８】
図８（ｇ）から図８（ｉ）のように、実施例２の変形例３では、実施例１の変形例３と同様に、ソルダーレジスト２２の開口の一方側から延在する配線３８の先端と他方側から延在する配線３８の先端とは対向している。その他の構成は、実施例２の図７（ａ）から図７（ｃ）と同じであるため説明を省略する。
【００３９】
実施例２の変形例１から変形例３であっても、実施例２と同様に、ロウ材１６同士が互いに接触することを抑制しつつ、配線３８の強度の低下をより抑制することができる。また、ロウ材１６の配線３８に対する接合強度を向上させることができる。
【実施例３】
【００４０】
図９（ａ）は、実施例３でのフリップチップ接続部の上面図、図９（ｂ）及び図９（ｃ）は、図９（ａ）のＡ−Ａ間及びＢ−Ｂ間の断面図である。図９（ａ）から図９（ｃ）のように、配線４８は、長さ方向に第１領域３０と第１領域３０よりも幅が細い第２領域３２とを含むことに加え、凹部３４が設けられている。凹部３４は、例えば第２領域３２に設けられている。ロウ材１６は、第１領域３０と第２領域３２とを含んで配線４８に接続され、且つ一部が凹部３４に埋め込まれている。実施例３に係る半導体装置のその他の構成は、実施例１の図１（ａ）及び図１（ｂ）と同じであるため説明を省略する。
【００４１】
実施例３に係る半導体装置は、実施例１の図３（ｂ）及び図３（ｄ）の工程を以下のように行うことで、実施例１と同様な製造方法によって形成することができる。即ち、実施例１の図３（ｂ）の工程において、第１領域３０、第２領域３２及び凹部３４を含む配線４８を形成する。凹部３４は、フォトリソ工程とエッチング工程とを用いることによって形成することができる。実施例１の図３（ｄ）の工程において、ロウ材１６の一部が凹部３４に埋め込まれるように、ロウ材１６を配線４８に接続させる。
【００４２】
実施例３によれば、配線４８に凹部３４が設けられ、ロウ材１６の一部が凹部３４に埋め込まれている。これにより、配線４８の幅方向へのロウ材１６のはみ出し量を低減させ、ロウ材１６の広がりをより抑えることができる。よって、ロウ材１６同士が互いに接触することをより抑制できる。
【００４３】
実施例３の半導体装置の製造では、ロウ材１６の一部が凹部３４に埋め込まれるように、ロウ材１６を配線３８に接続させるため、凹部３４が目印となり、電極１４と配線３８との位置合せがし易くなる。
【００４４】
なお、実施例３においても、配線４８を、実施例２の変形例１から変形例３のような形状としてもよい。
【実施例４】
【００４５】
図１０（ａ）は、実施例４でのフリップチップ接続部の上面図、図１０（ｂ）及び図１０（ｃ）は、図１０（ａ）のＡ−Ａ間及びＢ−Ｂ間の断面図である。図１０（ａ）から図１０（ｃ）のように、配線５８は、長さ方向に第１領域３０と第１領域３０よりも幅が細い第２領域３２とを含む。ロウ材１６は、実施例２と同様に、第１領域３０と第２領域３２とを含んで配線５８に接続されている。実施例２と異なる点は、隣接する配線５８において、ロウ材１６が接続される部分の第１領域３０が、隣接する配線５８が並んだ方向で互いに重ならないように配置されている点である。言い換えると、複数の配線５８の第２領域３２が、複数の配線５８が並んだ方向でジグザグになるように配置されている点である。実施例４に係る半導体装置のその他の構成は、実施例１の図１（ａ）及び図１（ｂ）と同じであるため説明を省略する。
【００４６】
実施例４に係る半導体装置は、実施例１の図３（ｄ）の工程を以下のように行うことで、実施例１と同様な製造方法によって形成することができる。即ち、実施例１の図３（ｄ）の工程において、隣接する配線５８それぞれのロウ材１６が接続される部分において、第１領域３０が、隣接する配線５８が並んだ方向で重ならないように、ロウ材１６を配線５８に接続させる。
【００４７】
実施例４によれば、隣接する配線５８それぞれのロウ材１６が接続された部分において、第１領域３０が、隣接する配線５８が並んだ方向で重なっていない。これにより、ロウ材１６が幅の太い第１領域３０に接続される場合でも、第１領域３０でのロウ材１６の広がりによるロウ材１６同士の接触をより抑制することができる。
【００４８】
実施例４では、複数の配線５８の第２領域３２を、複数の配線５８が並んだ方向でジグザグに配置している。これにより、隣接する配線５８それぞれのロウ材１６が接続された部分において、第１領域３０が、隣接する配線５８が並んだ方向で重ならないようにしている。しかしながら、複数の配線５８の第２領域３２が、図７（ａ）のように、複数の配線５８が並んだ方向で直線状に配置されている場合でもよい。この場合、ロウ材１６を、複数の配線５８が並んだ方向でジグザグになるように配置すればよい。これにより、隣接する配線５８それぞれのロウ材１６が接続された部分において、第１領域３０が、隣接する配線５８が並んだ方向で重ならないようにすることができる。
【００４９】
次に、実施例４の変形例１から変形例６について説明する。図１１（ａ）、図１１（ｄ）、図１１（ｇ）は、実施例４の変形例１から変形例３でのフリップチップ接続部の上面図である。図１１（ｂ）、図１１（ｅ）、図１１（ｈ）は、図１１（ａ）、図１１（ｄ）、図１１（ｇ）のＡ−Ａ間、図１１（ｃ）、図１１（ｆ）、図１１（ｉ）は、図１１（ａ）、図１１（ｄ）、図１１（ｇ）のＢ−Ｂ間の断面図である。図１２（ａ）、図１２（ｄ）、図１２（ｇ）は、実施例４の変形例４から変形例６でのフリップチップ接続部の上面図である。図１２（ｂ）、図１２（ｅ）、図１２（ｈ）は、図１２（ａ）、図１２（ｄ）、図１２（ｇ）のＡ−Ａ間、図１２（ｃ）、図１２（ｆ）、図１２（ｉ）は、図１２（ａ）、図１２（ｄ）、図１２（ｇ）のＢ−Ｂ間の断面図である。
【００５０】
図１１（ａ）から図１１（ｃ）のように、実施例４の変形例１では、実施例１の変形例１と同様に、配線５８は、ソルダーレジスト２２の開口の一方側から他方側まで延在してなく途中で途切れている。その他の構成は、実施例４の図１０（ａ）から図１０（ｃ）と同じであるため説明を省略する。
【００５１】
図１１（ｄ）から図１１（ｆ）のように、実施例４の変形例２では、実施例１の変形例２と同様に、ソルダーレジスト２２の開口の一方側から延在する配線５８と他方側から延在する配線５８とは互い違いに配置されている。その他の構成は、実施例４の図１０（ａ）から図１０（ｃ）と同じであるため説明を省略する。
【００５２】
図１１（ｇ）から図１１（ｉ）のように、実施例４の変形例３では、実施例１の変形例３と同様、ソルダーレジスト２２の開口の一方側から延在する配線５８の先端と他方側から延在する配線５８の先端とは対向している。その他の構成は、実施例４の図１０（ａ）から図１０（ｃ）と同じであるため説明を省略する。
【００５３】
図１２（ａ）から図１２（ｃ）のように、実施例４の変形例４では、実施例１の変形例１と同様に、配線５８ａは、ソルダーレジスト２２の開口の一方側から他方側まで延在してなく途中で途切れている。配線５８ａは、実施例４から実施例４の変形例３の配線５８とは異なり、隣接する配線５８ａの間で第２領域３２の長さが異なっている。即ち、第２領域３２の長さが長い配線５８ａと短い配線５８ａとが交互に設けられている。ロウ材１６は、隣接する配線５８ａの一方には第２領域３２にのみ接続され、他方には第１領域３０と第２領域３２とに接続されている。
【００５４】
図１２（ｄ）から図１２（ｆ）のように、実施例４の変形例５では、実施例１の変形例２と同様、ソルダーレジスト２２の開口の一方側から延在する配線５８ａと他方側から延在する配線５８ａとは互い違いに配置されている。開口の一方側から延在する配線５８ａの第２領域３２の長さは、他方側から延在する配線５８ａの第２領域３２の長さよりも長い。ロウ材１６は、開口の一方側から延在する配線５８ａに対しては、第２領域３２にのみ接続され、他方側から延在する配線５８ａに対しては、第１領域３０と第２領域３２とに接続されている。即ち、実施例４の変形例３と同様に、ロウ材１６は、隣接する配線５８ａの一方には第２領域３２にのみ接続され、他方には第１領域３０と第２領域３２とに接続されている。
【００５５】
図１２（ｇ）から図１２（ｉ）のように、実施例４の変形例６では、実施例１の変形例３と同様、ソルダーレジスト２２の開口の一方側から延在する配線５８ａの先端と他方側から延在する配線５８ａの先端とは対向している。その他の構成は、実施例４の変形例４の図１２（ａ）から図１２（ｃ）と同じであるため説明を省略する。
【００５６】
実施例４の変形例１から変形例６であっても、実施例４と同様に、第１領域３０でのロウ材１６の広がりによるロウ材１６同士の接触をより抑制することができる。
【実施例５】
【００５７】
図１３（ａ）は、実施例５でのフリップチップ接続部の上面図、図１３（ｂ）及び図１３（ｃ）は、図１３（ａ）のＡ−Ａ間及びＢ−Ｂ間の断面図である。図１３（ａ）から図１３（ｃ）のように、基板１２に配線６８ａと配線６８ｂとが交互に設けられている。配線６８ａは、実施例１の配線１８と同様に、長さ方向に第１領域３０と第１領域３０よりも幅が細い第２領域３２とを含む。配線６８ｂは、配線６８ａと異なり、第２領域３２より太い幅（例えば第１領域３０と同程度の幅）で形成されている。配線６８ｂは、例えば一定の幅で形成されている。ロウ材１６は、配線６８ａと配線６８ｂとに接続されており、配線６８ａでは第２領域３２にのみ接続されている。実施例５に係る半導体装置のその他の構成は、実施例１の図１（ａ）及び図１（ｂ）と同じであるため説明を省略する。
【００５８】
実施例５に係る半導体装置は、実施例１の図３（ｂ）及び図３（ｄ）の工程を以下のように行うことで、実施例１と同様な製造方法によって形成することができる。即ち、実施例１の図３（ｂ）の工程において、第１領域３０と第２領域３２を含む配線６８ａに加えて、配線６８ａと交互に第２領域３２よりも幅の太い配線６８ｂを形成する。実施例１の図３（ｄ）の工程において、第２領域３２を含むように、ロウ材１６を配線６８ａに接続させることに加え、ロウ材１６を配線６８ｂに接続させる。
【００５９】
実施例５によれば、基板１２に、第１領域３０と第１領域３０よりも幅が細い第２領域３２とを含む配線６８ａと交互に、第２領域３２よりも幅の太い配線６８ｂが設けられている。そして、電極１４と配線６８ａ及び配線６８ｂとはロウ材１６によって接続されている。このような構成の場合でも、ロウ材１６が配線６８ａの第２領域３２を含んで接続されているため、配線６８ａに接続するロウ材１６の配線６８ａの幅方向への広がりが抑えられる。したがって、配線６８ｂに接続するロウ材１６の配線６８ｂの幅方向への広がりが大きい場合でも、ロウ材１６同士の接触を抑制することができる。また、ロウ材１６が、第２領域３２よりも幅の太い配線６８ｂに接続されているため、フリップチップ接続全体の接合強度を向上させることができる。
【００６０】
フリップチップ接続の接合強度を向上させる観点から、配線６８ｂの幅は太いことが好ましく、例えば第１領域３０と同程度の幅であることが好ましい。
【００６１】
実施例５では、配線６８ａに接続されるロウ材１６は、第２領域３２にのみ接続されているが、実施例２のように、第１領域３０と第２領域３２とを含んで接続される場合でもよい。
【００６２】
次に、実施例５の変形例１から変形例３について説明する。図１４（ａ）、図１４（ｄ）、図１４（ｇ）は、実施例５の変形例１から変形例３でのフリップチップ接続部の上面図である。図１４（ｂ）、図１４（ｅ）、図１４（ｈ）は、図１４（ａ）、図１４（ｄ）、図１４（ｇ）のＡ−Ａ間、図１４（ｃ）、図１４（ｆ）、図１４（ｉ）は、図１４（ａ）、図１４（ｄ）、図１４（ｇ）のＢ−Ｂ間の断面図である。
【００６３】
図１４（ａ）から図１４（ｃ）のように、実施例５の変形例１では、実施例１の変形例１と同様に、配線６８ａ、６８ｂは、ソルダーレジスト２２の開口の一方側から他方側まで延在してなく途中で途切れている。その他の構成は、実施例５の図１３（ａ）から図１３（ｃ）と同じであるため説明を省略する。
【００６４】
図１４（ｄ）から図１４（ｆ）のように、実施例５の変形例２では、配線６８ａは、ソルダーレジスト２２の開口の一方側から延在し、配線６８ｂは、他方側から延在している。ソルダーレジスト２２の開口の一方側から延在する配線６８ａと他方側から延在する配線６８ｂとは、実施例１の変形例２と同様に、互い違いに配置されている。その他の構成は、実施例５の図１３（ａ）から図１３（ｃ）と同じであるため説明を省略する。
【００６５】
図１３（ｇ）から図１３（ｉ）のように、実施例５の変形例３では、配線６８ａ、６８ｂが、ソルダーレジスト２２の開口の両側から延在している。開口の一方側から延在する配線６８ａ、６８ｂの先端と他方側から延在する配線６８ａ、６８ｂの先端とは、実施例１の変形例３と同様に、対向している。その他の構成は、実施例５の図１３（ａ）から図１３（ｃ）と同じであるため説明を省略する。
【００６６】
実施例５の変形例１から変形例３であっても、実施例５と同様に、ロウ材１６同士の接触を抑制することができ、また、フリップチップ接続全体の接合強度を向上させることができる。
【００６７】
実施例１から実施例５では、電極１４が柱状（ピラー状）の電極である場合を例に説明したが、これに限られる訳ではない。電極１４は、平坦状の電極の場合でもよい。しかしながら、電極１４が柱状電極の場合では、電極１４のピッチ間隔を狭くできるため、ロウ材１６同士の接触が起こり易くなる。したがって、電極１４が柱状電極の場合に、本発明を適用することが好ましい。また、ロウ材１６は、半田の場合に限らず、銀ロウ、銅ロウ等、その他の材料の場合でもよく、融点が低いものが好ましい。
【００６８】
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００６９】
なお、以上の説明に関して更に以下の付記を開示する。
（付記１）複数の電極が設けられた半導体チップと、第１領域と前記第１領域よりも幅が細い第２領域とを含む複数の配線が設けられた基板と、前記電極と前記配線とを接続させるロウ材と、を備え、前記電極は前記ロウ材を介して前記第２領域を含んで前記配線に接続され、前記配線は前記ロウ材が接続された領域以外の領域に前記第１領域を含むことを特徴とする半導体装置。
（付記２）前記ロウ材は、前記第１領域と前記第２領域とを含んで前記配線に接続されていることを特徴とする付記１記載の半導体装置。
（付記３）前記ロウ材は、前記第２領域でのみ前記配線に接続されていることを特徴とする付記１記載の半導体装置。
（付記４）前記配線に凹部が設けられ、前記ロウ材の一部が前記凹部に埋め込まれていることを特徴とする付記１から３のいずれか一項記載の半導体装置。
（付記５）隣接する前記配線それぞれの前記ロウ材が接続された部分において、前記第１領域が、前記隣接する配線が並んだ方向で重ならないことを特徴とする付記１から４のいずれか一項記載の半導体装置。
（付記６）複数の前記配線の前記第２領域は、前記複数の配線が並んだ方向でジグザグに配置されていることを特徴とする付記５記載の半導体装置。
（付記７）前記ロウ材は、前記隣接する配線の一方には前記第２領域にのみ接続され、他方には前記第１領域と第２領域とに接続されていることを特徴とする付記５記載の半導体装置。
（付記８）前記基板に、前記配線と交互に前記第２領域よりも幅の太い配線が設けられ、前記電極と前記幅の太い配線とはロウ材を介して接続されていることを特徴とする付記１から４のいずれか一項記載の半導体装置。
（付記９）前記ロウ材は、前記第２領域の上面から側面に延在して前記配線に接続されていることを特徴とする付記１から８のいずれか一項記載の半導体装置。
（付記１０）前記電極は、柱状電極であることを特徴とする付記１から９記載の半導体装置。
（付記１１）半導体チップ上に設けられた複数の電極にロウ材を形成する工程と、基板上に、前記ロウ材が接続される領域以外の領域に第１領域を含み、前記ロウ材が接続される領域に前記第１領域よりも幅が細い第２領域を含む複数の配線を形成する工程と、前記第２領域を含むように、前記電極を前記ロウ材を介して前記配線に接続させる工程と、を備えることを特徴とする半導体装置の製造方法。
（付記１２）前記第１領域と前記第２領域とを含むように、前記ロウ材を前記配線に接続させることを特徴とする付記１１記載の半導体装置の製造方法。
（付記１３）凹部を含む前記配線を形成し、前記ロウ材の一部が前記凹部に埋め込まれるように、前記ロウ材を前記配線に接続させることを特徴とする付記１１または１２記載の半導体装置の製造方法。
（付記１４）隣接する前記配線それぞれの前記ロウ材が接続される部分において、前記第１領域が、前記隣接する配線が並んだ方向で重ならないように、前記ロウ材を前記配線に接続させることを特徴とする付記１１から１３のいずれか一項記載の半導体装置の製造方法。
（付記１５）前記基板上に、前記配線と交互に前記第２領域よりも幅の太い配線を形成する工程と、前記電極と前記幅の太い配線とをロウ材を介して接続させる工程と、を含むことを特徴とする付記１１から１３のいずれか一項記載の半導体装置の製造方法。
【符号の説明】
【００７０】
１０            半導体チップ
１２            基板
１４            電極
１６            ロウ材
１８            配線
３０            第１領域
３２            第２領域
３４            凹部
３８            配線
４８            配線
５８、５８ａ    配線
６８ａ、６８ｂ  配線
【図１】
2015060990.tif 000003
【図２】
2015060990.tif 000004
【図３】
2015060990.tif 000005
【図４】
2015060990.tif 000006
【図５】
2015060990.tif 000007
【図６】
2015060990.tif 000008
【図７】
2015060990.tif 000009
【図８】
2015060990.tif 000010
【図９】
2015060990.tif 000011
【図１０】
2015060990.tif 000012
【図１１】
2015060990.tif 000013
【図１２】
2015060990.tif 000014
【図１３】
2015060990.tif 000015
【図１４】
2015060990.tif 000016