(57)【要約】【課題】ＧａＮ層との間のショットキ障壁のエネルギー差を低減することができ、且つ、効率よくｐ−ＧａＮ中のキャリアを活性化させる。【解決手段】基板１１の表面に発光層１４と該発光層の表面に積層されたｐ−ＧａＮ層１５とを備えた窒化物半導体発光ダイオード１０Ａであって、前記ｐ−ＧａＮ層の発光層反対側表面に積層されたＭｇ２Ｎｉ層１６を備えた。また、Ｍｇ２Ｎｉ層と前記ｐ−ＧａＮ層との間にパラジウム層を介挿することが好ましい。【選択図】図１
2015060854.tif 000002
【特許請求の範囲】
【請求項１】
発光層と該発光層の表面に積層されたｐ−ＧａＮ層とを備えた窒化物半導体発光ダイオードであって、
前記ｐ−ＧａＮ層の発光層反対側表面に積層されたＭｇ２Ｎｉ層を備えた
ことを特徴とする窒化物半導体発光ダイオード。
【請求項２】
請求項１に記載の窒化物半導体発光ダイオードにおいて、
前記Ｍｇ２Ｎｉ層と前記ｐ−ＧａＮ層との間にパラジウム層を介挿したことを特徴とする窒化物半導体発光ダイオード。
【請求項３】
請求項１又は請求項２に記載の窒化物半導体発光ダイオードにおいて、
前記Ｍｇ２Ｎｉ層は、Ｎｉの比率を３３原子％超乃至４０原子％とし、
前記ｐ−ＧａＮ層は、７６０℃未満でＭｇ活性化アニールが行われたものであることを特徴とする窒化物半導体発光ダイオード。
【請求項４】
請求項１乃至請求項３の何れか一項に記載の窒化物半導体発光ダイオードにおいて、
前記Ｍｇ２Ｎｉ層の発光層反対側表面に透明導電膜を積層したことを特徴とする窒化物半導体発光ダイオード。
【請求項５】
請求項４に記載の窒化物半導体発光ダイオードにおいて、
前記Ｍｇ２Ｎｉ層は、厚さが０．５ｎｍ〜２ｎｍであることを特徴とする窒化物半導体発光ダイオード。
【請求項６】
請求項２に記載の窒化物半導体発光ダイオードにおいて、
前記Ｍｇ２Ｎｉ層は、厚さが０．５ｎｍ〜１．５ｎｍであり、
前記パラジウム層は、厚さが２５０ｎｍ乃至３５０ｎｍであり、
前記発光層からの光は、前記発光層が積層される基板から出射される
ことを特徴とする窒化物半導体発光ダイオード。
【請求項７】
発光層と該発光層の表面に積層されたｐ−ＧａＮ層とを備えた窒化物半導体発光ダイオードの製造方法であって、
Ｍｇ２Ｎｉ層が、前記ｐ−ＧａＮ層の発光層反対側表面に積層されるステップと、
前記ｐ−ＧａＮ層が、Ｍｇ活性化アニールされるステップと
を備えたことを特徴とする窒化物半導体発光ダイオードの製造方法。
【請求項８】
請求項７に記載の窒化物半導体発光ダイオードの製造方法であって、
前記ｐ−ＧａＮ層がＭｇ活性化アニールされた後に、前記Ｍｇ２Ｎｉ層が除去されるステップを備えたことを特徴とする窒化物半導体発光ダイオードの製造方法。
【請求項９】
請求項８に記載の窒化物半導体発光ダイオードの製造方法であって、
新たなＭｇ２Ｎｉ層が、前記ｐ−ＧａＮ層の発光層反対側表面に積層されるステップを備えたことを特徴とする窒化物半導体発光ダイオードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体発光ダイオード、及びその製造方法に関し、特に、ｐ−ＧａＮ層の活性化促進による性能向上に効果のある窒化物半導体発光ダイオード、及びその製造方法に関する。
【背景技術】
【０００２】
近年、発光ダイオード（ＬＥＤ：Light Emitting Diode）は、輝度や、光量の増大が求められており、接触抵抗の低減等を行って発光効率を向上させることが問題となっている。まず、従来の発光ダイオードの構成、特に、非発光部（電極）の構成について説明する。
図２８は、特許文献１に記載されているような、従来の窒化物半導体発光ダイオードの断面図であり、主要部を説明するための概略図でもある。窒化物半導体発光ダイオード１０Ｃは、支持基板としてのＳｉ基板１１の表面に、バッファ層１２、ｎ型クラッド層１３、発光層１４、及びｐ型クラッド層１５が順次、積層されて構成されている。以下、発光ダイオードをＬＥＤ素子と称することもある。
【０００３】
特許文献２は、発光面積を縮小させない構造として、従来のＬＥＤ構造をフリップチップ化し、基板の裏面から光を取り出す方法が記載されている。しかしながら、この方法は、支持基板には炭化珪素（ＳｉＣ）やサファイアなどの透明な基板が必要になるが、ＳｉＣや、サファイアは、Ｓｉに比べると高価であるという欠点がある。
【０００４】
ところで、ＬＥＤは、消費電力低減や発熱低減のために、ｐ−ＧａＮの低抵抗化が求められている。このため、窒化物系発光ダイオードやレーザダイオード（ＬＤ）を有機金属気相成長法（ＭＯＣＶＤ）で形成する場合、特許文献３，４のようにｐ型層の低抵抗化のためにキャリア活性化プロセスが必要になる。このキャリア活性化プロセスは、例えば、活性化アニールとして８００〜１０００℃あたりで行われている。
【０００５】
また、非特許文献１には、Ｍｇ２Ｎｉは、他の合金よりも水素を貯蔵しやすい材料であることが記載されている。また、非特許文献２には、パラジウムＰｄは、プロトン効果で、水素を透過し易い材料であることが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２３２６４９号公報
【特許文献２】特開２００９−０４９３４２
【特許文献３】特許２５４０７９１号公報
【特許文献４】特開平２−２５７６７９号公報
【非特許文献】
【０００７】
【非特許文献１】「水素吸蔵合金の現状と最近の研究開発」，村上陽太郎，www.ostec.or.jp/nmc/TOP/34.pdf
【非特許文献２】J.Shuet.al.,”atalyticPalladium-Based Membrane Reactors:A Review,”Canadian J.Chem. Eng. ,69，1036-1060(1991)
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＬＥＤは、透明電極、例えば、ＩＴＯ(酸化インジウム錫)やＺｎＯ(酸化亜鉛)などを用いることにより、表面から光を取り出すことが可能になる。しかしながら、窒化物半導体発光ダイオードを構成するｐ−ＧａＮ層は、真空準位からフェルミ準位までのエネルギーが、約７ｅＶと非常に大きく、ＩＴＯ（Indium Tin Oxide）は、真空準位からの仕事関数が、およそ４．１〜４．７ｅＶと組成や形成条件で変化する不安定な材料である。このため、ｐ−ＧａＮ層とＩＴＯ電極との接合は、ショットキ接合となり、発光層に効率の良い電力供給を行うことができない。
また、図２８に記載のｐ型電極２０は、オーミック性を高めるためにＮｉ／Ａｕ電極を用いているが、光透過性を欠き、発光素子には向かない。なお、Ｎｉの仕事関数は５．２ｅＶであり、Ａｕの仕事関数は５．１ｅＶであり、双方共に高い値を有している。
そこで、ｐ−ＧａＮ層との間のショットキ障壁のエネルギー差を低減し、オーミック性を目指すことが求められる。この点、ＩＴＯ膜（透明導電膜）とｐ−ＧａＮ層との間に、仕事関数がＩＴＯよりも高いＮｉの合金を介挿することが考えられる。
【０００９】
ところで、活性化アニールを行っても、活性化されるキャリアはｐ型窒化ガリウム（ｐ−ＧａＮ）中にドープされる濃度に対して、１割程度で十分なキャリアを得ることができない。また、低抵抗化のためには、Ｍｇのドープ量を増やすことも考えられるが、ドープ量増加に従いＧａＮの結晶性が悪化するため、低抵抗化が制限されてしまう。
【００１０】
そこで、本発明は、ＧａＮ層との間のショットキ障壁のエネルギー差を低減することができ、且つ、ｐ−ＧａＮ中のキャリアを効率よく活性化させることができる窒化物半導体発光ダイオード、及び透明電極成膜方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記目的を達成するため、本発明の窒化物半導体発光ダイオードは、発光層と該発光層の表面に積層されたｐ−ＧａＮ層とを備えた窒化物半導体発光ダイオードであって、前記ｐ−ＧａＮ層の発光層反対側表面に積層されたＭｇ２Ｎｉ層を備えたことを特徴とする。ここで、発光層反対側表面とは、発光層に対して反対側の表面を意味し、ｐ−ＧａＮ層の発光層反対側表面とは、発光層とｐ−ＧａＮ層とが接合していない面をいう。また、前記Ｍｇ２Ｎｉ層と前記ｐ−ＧａＮ層との間にパラジウム層を介挿することが好ましい。
【００１２】
水素吸蔵材料の１つであるマグネシウムニッケル（Ｍｇ２Ｎｉ）や、プロトン効果により水素透過が行える材料の一つであるパラジウム（Ｐｄ）を用いて、ショットキ障壁を小さくして、ｐ−ＧａＮの低抵抗化を実現する。また、効率よくｐ−ＧａＮ中のキャリアを活性化させる。また、プロセス負荷を小さくできるため、従来プロセスよりもＧａＮの結晶性を保つことができるので、ＬＥＤの劣化を防ぐこともできる。なお、Ｍｇ２Ｎｉや、Ｐｄは、そのまま、ｐ−ＧａＮの電極として使用することができる。
【００１３】
また、Ｍｇ２Ｎｉ／Ｐｄ／ＧａＮの構造とすれば、Ｐｄの持つ高い仕事関数（ｐ−ＧａＮ：約７ｅＶ、ＩＴＯ：約４．２ｅＶ、Ｐｄ：約５．２ｅＶ）により、ショットキ障壁の高さが小さくなり、良好なコンタクト性を実現する。また、ＩＴＯを直接ｐ−ＧａＮ層に接触させないのでＩＴＯの酸素がｐ−ＧａＮ層を酸化させ素子の劣化を起こすことも防ぐことができる。
【発明の効果】
【００１４】
本発明によれば、ＧａＮ層との間のショットキ障壁のエネルギー差を低減することができ、且つ、効率よくｐ−ＧａＮ層中のキャリアを活性化させることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態である窒化物半導体発光ダイオードの構成を示す断面図である。
【図２】ｐｎ接合とオーミック接合とを説明するためのバンド図である。
【図３】Ｍｇ２Ｎｉ／ＩＴＯ膜の光の透過率と波長との関係を示すグラフである。
【図４】第１の実施形態の製造工程を示すフローチャートである。
【図５】ＭＯＣＶＤで形成したＬＥＤ構造を示す断面図である。
【図６】Ｍｇ２Ｎｉ膜を形成し、活性化アニールした状態の素子断面図である。
【図７】フッ化水素酸でＭｇ２Ｎｉ膜を除去した状態の素子断面図である。
【図８】Ｍｇ２Ｎｉ膜・ＩＴＯ膜を堆積した状態の素子断面図である。
【図９】第１のパターニング工程を説明するための素子断面図である。
【図１０】ドライエッチング工程を説明するための素子断面図である。
【図１１】第２のパターニング工程を説明するための素子断面図である。
【図１２】ｐ型電極を堆積する工程を説明するための素子断面図である。
【図１３】リフトオフ工程を説明するための素子断面図である。
【図１４】Ｍｇ２Ｎｉの状態図である。
【図１５】ドロップレット発生の原理図、及び表面写真である。
【図１６】第２の実施形態の製造工程を示すフローチャートである。
【図１７】第２の実施形態における第１のパターニング工程を説明するための素子断面図である。
【図１８】Ｐｄ／Ｍｇ２Ｎｉ膜を堆積した状態の素子構造図である。
【図１９】第２のパターニング工程を説明するための素子断面図である。
【図２０】第２実施形態におけるドライエッチング工程を説明するための素子断面図である。
【図２１】ｐ型電極が形成された状態の素子断面図である。
【図２２】第３の実施形態の製造工程を示すフローチャートである。
【図２３】第３の実施形態における第１のパターニング工程を説明するための素子断面図である。
【図２４】Ｍｇ２Ｎｉ膜・透明導電材（ＩＴＯ膜）を堆積した状態の素子断面図である。
【図２５】第３実施形態における第２のパターニング工程を説明するための素子断面図である。
【図２６】第３実施形態におけるドライエッチング工程を説明するための素子断面図である。
【図２７】Ｍｇ２Ｎｉ膜を形成しない窒化物半導体発光ダイオードの製造工程を示すフローチャートである。
【図２８】従来構造の窒化物発光ダイオードの断面図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して、本発明の実施の形態（以下、「本実施形態」と称する）につき詳細に説明する。なお、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。よって、本発明は、図示例のみに限定されるものではない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。
【００１７】
(第１実施形態)
図１は、本発明の第１実施形態の窒化物半導体発光ダイオードの構成を示す断面図である。
図１において、窒化物半導体発光ダイオード１０Ａは、支持基板としてのＳｉ基板，サファイア基板、又はＳｉＣ基板１１（以下、「基板」と称する。）の表面にバッファ層１２が積層され、バッファ層１２の基板反対側表面には、ｎ型クラッド層１３が積層され、ｎ型クラッド層１３の基板反対側表面の一部領域には、発光層１４が積層され、発光層１４の基板反対側表面には、ｐ型クラッド層１５が積層され、ｐ型クラッド層１５の基板反対側表面にはＭｇ２Ｎｉ膜、又はＰｄ／Ｍｇ２Ｎｉ膜１６が積層され、Ｍｇ２Ｎｉ膜１６の基板反対側表面には透明導電材１７が積層され、透明導電材１７の基板反対側表面の端部には、ｐ型電極２０が積層されている。また、窒化物半導体発光ダイオード１０Ａは、ｎ型クラッド層１３の基板反対側表面の他の領域には、ｎ型電極１９が積層されている。
【００１８】
Ｓｉ基板１１は、例えば直径３インチ、厚さ６００μｍの単結晶シリコンからなり、主面の結晶方位が（１１１）であることが好ましい。格子定数（単位：１０−１０ｍ）は、Ｓｉ（１１１）基板が３．８４であり、ＧａＮが３．１８であり、ＡｌＮが３．１１である。Ｓｉ（１１１）基板とＡｌＮとのドメイン不整合は約１％と小さいので、良質なヘテロエピタキシャル成長が可能である。また、支持基板は、サファイア基板であるときには（０００１）面サファイア基板が好ましく、ＳｉＣ基板であるときは（０００１）面ＳｉＣ基板が好ましい。
【００１９】
バッファ層１２は、例えば、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）なる組成で基板に堆積され、Ｓｉ基板１１とｎ型クラッド層１３との間の格子定数及び熱膨張係数の差分を緩和するために積層される多層膜であり、ｘ＝１であるＡｌＮを含む。なお、室温での熱膨張係数（単位：１０−６／Ｋ）は、シリコンが３．５９であり、ＧａＮが５．５９であり、ＡｌＮが４．１５である。室温での熱膨張係数は、ＧａＮ＞ＡｌＮであるが、結晶成長温度（１４００Ｋ）では、ＧａＮが５．３９６であり、ＡｌＮが６．９４２であるので、ＧａＮ＜ＡｌＮとなる。
【００２０】
ｎ型クラッド層１３は、ＳｉドープしたＧａＮ層であり、ｎ−ＧａＮ層という。また、ｐ型クラッド層１５は、ＭｇドープしたＧａＮ層であり、ｐ−ＧａＮ層という。ＧａＮは、通常、ウルツ鉱型（Wurtzite）結晶構造をとり、六角柱の結晶格子で表現される。
【００２１】
発光層１４は、量子井戸層を複数持つ多重量子井戸構造の活性層であり、バルク型よりも明るく鮮やかな発光が可能である。発光層１４は、通常は、ＩｎＧａＮ井戸層と、ＧａＮ又はＩｎＧａＮ障壁層とした多重量子井戸（ＭＱＷ: Multi Quantum Well）構造とする。なお、量子井戸構造においては、電子やホールが閉じ込められるバンドギャップの小さい材料の層を井戸層と呼び、電子やホールに対して壁の役割をするバンドギャップの大きい材料の層をバリア層と呼ぶ。
【００２２】
ｎ型電極１９、及びｐ型電極２０は、Ｔｉ／Ａｌの積層電極が使われる。これらの金属電極１９，２０は、同一のＴｉやＡｌの材料が使われることにより、同一工程で堆積させ、リフトオフにより形成することができる。
【００２３】
図２は、ｐｎ接合とオーミック接合とを説明するためのバンド図である。
ＬＥＤは、ｐｎ接合で構成されているが、ｐ型電極がφｍ１＞χ＋ＥＧで接続され、ｎ型電極がφｍ２＜χで接続されることによって、ｐ型電極、及びｎ型電極ともにオーミック接合される。
ここで、φｍ１は、ｐ型電極材料の真空準位からフェルミ準位ＥＦまでのエネルギーであり、φｍ２は、ｎ型電極材料の真空準位からフェルミ準位ＥＦまでのエネルギーであり、χは、真空準位から半導体の伝導帯ＥＣまでのエネルギーであり、ＥＧは、半導体の禁制帯のエネルギーである。
しかしながら、窒化物半導体発光ダイオードでは、ｐ−ＧａＮに接合させるには高い仕事関数φｍを持ったｐ型電極材料が必要になる。この点、ニッケル（Ｎｉ）は、仕事関数がおよそ５．２ｅＶと高いので、不安定なＩＴＯ（４．１〜４．７ｅＶ）よりもｐ−ＧａＮとの間のショットキ障壁のエネルギー差を低減させて、オーミック性を目指すことができる。
【００２４】
ところで、ｐ−ＧａＮは、ドーパントとして一般的にＭｇが使用されており、通常は、８００〜１０００℃あたりの温度でアニールすることで、Ｍｇと結合した水素を脱離させようとする。しかしながら、ＧａＮの成長温度付近であるため、ＧａＮ中の窒素も脱離してしまい、表面が荒れたり、ＬＥＤとしての性能を劣化させたりしていた。しかも、このプロセスにおいてもＭｇドーパントの活性化率は１割と低く、ドープ量に見合ったキャリアを生むことができていなかった。
【００２５】
そこで、発明者は、水素吸蔵合金であり、水素の取込量が他の合金よりも多いＭｇ２Ｎｉに着目した。このＭｇ２Ｎｉは、一方の成分であるＭｇが既にｐ−ＧａＮのドーパント材料として含まれており、他方の成分であるＮｉがｐ型電極としてよく使われる材料である点でも好ましいと考えられる。
【００２６】
図３は、Ｍｇ２Ｎｉ／ＩＴＯ電極の光の透過率と波長との関係を示すグラフである。縦軸は光の透過率［％］を示し、横軸は光の波長［ｎｍ］を示している。このＭｇ２Ｎｉ／ＩＴＯ電極は、１ｎｍの膜厚のＭｇ２Ｎｉと、３００ｎｍの膜厚のＩＴＯとをサファイア基板に積層しており、アニール温度は６００℃である。その透過率は、可視光領域で８０％以上あり、Ｍｇ２Ｎｉは、ｐ−ＧａＮの透明電極として適応しやすい。なお、第３実施形態では、ＰｄとＭｇ２Ｎｉとの双方で１ｎｍの膜厚としている。
【００２７】
図４は、第１の実施形態の製造工程を示すフローチャートである。
以下、図４のフローチャート、及び図５乃至図１３を用いて、窒化物半導体発光ダイオード１０Ａの製造工程について説明する。
（Ｓ１０）まず、図５に示すようなＬＥＤ構造がＭＯＣＶＤで作製される。作製されたＬＥＤ構造基板は、支持基板としての（１１１）面のＳｉ基板（、サファイア基板、又はＳｉＣ基板）１１と、その表面に有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）により積層されたバッファ層１２と、その表面にエピタキシャル成長されたｎ型クラッド層１３と、その表面に積層された発光層１４と、その表面に１次結晶成長されたｐ型クラッド層１５とから構成されている。ｐ型クラッド層１５は、Ｍｇドープされたｐ−ＧａＮ層である。なお、ｐ型クラッド層１５は、ｐ−ＧａＮ層だけでなく、さらにＡｌＧａＮ層が積層されることが多い。
【００２８】
なお、ｎ型クラッド層１３は、Ｓｉドープされたｎ−ＧａＮ層であり、ＧａＮが、例えば、トリメチルガリウム（ＴＭＧ）、及びアンモニア（ＮＨ３）を原料ガスとし、窒素（Ｎ２）や水素（Ｈ２）をキャリアガスとして、エピタキシャル成長される。
【００２９】
（Ｓ１２）次に、図６の素子断面図に示すように、Ｓ１０で作製されたＬＥＤ構造基板（積層基板）は、ｐ型クラッド層１５の基板反対側表面にＭｇ２Ｎｉ膜１６Ａが形成され、急速アニール炉で活性化アニールが施される。ここで、Ｍｇ２Ｎｉ膜１６Ａは、任意の厚さ、例えば、２５０ｎｍ〜３５０ｎｍ（好ましくは、３００ｎｍ）に堆積される。Ｍｇ２Ｎｉ膜１６Ａの３００ｎｍの堆積は、スパッタを用い、交流電力が１５０Ｗで、堆積時間８分１秒である。
【００３０】
また、活性化アニールの条件は、４００〜７６０℃であり、窒素雰囲気中で３分である。活性化アニールとは、原料ガスのアンモニア（ＮＨ３）に含まれる水素、又はキャリアガスの水素との結合により不活性化されたＭｇアクセプタを、窒素雰囲気中の熱処理により、水素原子を乖離させ、アクセプタを活性化させることである。ここで、Ｍｇ２Ｎｉ膜１６Ａは、乖離された水素を吸蔵するので、効率よくキャリアの活性化が行われる。
【００３１】
（Ｓ１４）次に、図７の素子断面図に示すように、活性化アニールされた積層基板は、フッ化水素酸でＭｇ２Ｎｉ膜１６Ａが除去される。
（Ｓ１６）次に、図８の素子断面図に示すように、Ｍｇ２Ｎｉ膜１６Ａが除去された積層基板は、新たなＭｇ２Ｎｉ膜１６、及び透明導電材１７が堆積される。ここで、新たなＭｇ２Ｎｉ膜１６は、厚さが１ｎｍに堆積され、透過率が高くなっている。
【００３２】
Ｍｇ２Ｎｉ膜１６の基板反対側表面に透明電極であるＩＴＯ膜を堆積させる。透明導電材１７（ＩＴＯ）は、蒸着又はスパッタで３００ｎｍに堆積される。フリップチップ構造であれば、ＩＴＯの代わりに、不透明電極のＮｉ、Ｍｇ２Ｎｉ、Ｐｄ／Ｍｇ２Ｎｉ膜を堆積させる。
【００３３】
（Ｓ１８）次に、透明導電材１７が堆積された積層基板は、図９に示される第１のパターニング工程が実行される。この工程は、透明導電材１７（ＩＴＯ）を堆積した積層基板の表面を発光領域とｎ型電極領域とｐ型電極領域とに分割し、発光領域、及びｐ型電極領域にレジスト１８を塗布する工程である。
【００３４】
（Ｓ２０）次に、レジスト１８が塗布された積層基板は、図１０に示されるドライエッチング工程が実行される。
この工程は、レジスト１８が塗布されていない領域（すなわち、ｎ型電極領域）をｎ型クラッド層１３の一部まで除去し、いわゆるＭＥＳＡ構造（Mesa Structure）を形成する工程である。ドライエッチングは、例えば、塩素（Ｃｌ２）や三塩化ホウ素（ＢＣｌ３）のガスによる誘導結合型反応性イオンエッチング法がある。
【００３５】
（Ｓ２２）次に、ドライエッチングが行われた積層基板は、図１１に示される第２のパターニング工程が実行される。この工程は、透明導電材１７が積層された発光領域、及びｎ型電極領域の一部にフォトレジストを塗布する工程である。
（Ｓ２４）次に、第２のパターニングが行われた積層基板は、図１２に示されるｐ型電極堆積工程が実行される。この工程は、ｐ型電極領域、及び塗布されたフォトレジストの表面にＴｉ／Ａｌ積層膜を堆積する工程である。
【００３６】
（Ｓ２６）次に、ｐ型電極が堆積された積層基板は、図１３に示されるリフトオフ工程が実行される。この工程は、フォトレジスト、及びフォトレジストに堆積されたＴｉ／Ａｌを剥がすことで、ｐ型電極領域にｐ型電極２０を形成し、ｎ型電極領域の他の領域にｎ型電極１９を形成する工程である。電極の堆積はスパッタ法や真空蒸着法を用いることができる。
【００３７】
（Ｓ２８）次に、リフトオフにより電極が形成された発光ダイオードは、ＲＴＡ（Rapid Thermal Annealing：急速アニール装置）を用いて、４５０℃〜７００℃のＮ２雰囲気で３分間アニールが行われる。なお、このアニール温度は、４５０℃以上であればよいが、後記するように、Ｍｇ２Ｎｉ膜が固相になる条件である７６０℃未満が好ましい。また、ＩＴＯ成膜時に、例えば、２５０℃程度で成膜する場合は、アニールが必要ない場合もある。
【００３８】
以上説明したように、本実施形態によれば、ｐ型クラッド層（ｐ−ＧａＮ層）１５の基板反対側表面（発光層１４と反対側の表面）に水素吸蔵材料であるＭｇ２Ｎｉ膜１６Ａを堆積してから、Ｍｇ活性化アニールを行ったので（Ｓ１２）、Ｍｇ２Ｎｉ膜１６Ａが解離する水素を吸蔵し、効率よくＭｇ活性化アニールが行われる。また、Ｍｇ２Ｎｉ膜１６Ａを除去してから、新たなＭｇ２Ｎｉ膜、及びＩＴＯ膜を形成している。これにより、Ｍｇ２Ｎｉ膜１６Ａが水素を吸着しつつ、ショットキ障壁が低下し、透過率が高くなる。
【００３９】
図１４は、Ｍｇ−Ｎｉの状態図である（the HANDBOOK of BINARY PHASE DIAGRAMS by W.G.Moffatt参照）。この図は、Ｎｉが３３原子％未満、５０６℃未満ではＭｇとＭｇ２Ｎｉとの混合物質となり、Ｎｉが３３原子％超、７６０℃未満では、ＭｇＮｉ２とＭｇ２Ｎｉとの混合物質となり、これらの温度よりも高いと液相を含むことを示している。つまり、Ｍｇ２Ｎｉが合金（固相）として存在できる組成領域は、Ｎｉが３３原子％近傍の一点であることは、本件で提案する材料の大きな特徴である。この条件以外では、割れが生じたり、組成が均一にならず、六方晶から外れて、水素を吸蔵しにくくなったりする。
【００４０】
この条件を言い換えれば、Ｎｉが３３原子％超の近傍（例えば、３３原子％超乃至４０原子％好ましくは３５原子％）ではＭｇ活性化アニールの温度を７６０℃未満にする必要があり、Ｎｉが３３原子％未満の近傍（例えば、３３原子％未満乃至２５原子％好ましくは３０原子％）ではＭｇ活性化アニールの温度を５０６℃未満にする必要がある。なお、Ｍｇ／Ｎｉの積層構造では、Ｍｇ２Ｎｉの合金化はできない。
【００４１】
図１５は、Ｍｇ２Ｎｉ膜を積層せずに活性化アニールを行う際にドロップアウトが発生する様子を説明するための図である。仮に、活性化アニールが高温（９００℃）で行われるとすると、この温度はｐ−ＧａＮ層（ｐ型クラッド層１５）の成長温度（１１００℃）に近いので、ＧａＮの分解により、Ｇａのドロップレットが現れ、表面が荒れ結晶性も劣化してしまう。これに対し、実施形態の構成では、Ｍｇ活性化アニールを７６０℃未満又は５０６℃未満の低温で行うため、Ｇａのドロップアウトが発生することがない。なお、図１５に示す写真は、Ｍｇ２Ｎｉ膜の表面をＡＦＭ（Atomic Force Microscope）で撮像した写真である。
【００４２】
（第２実施形態）
第１実施形態は、光が透明導電材（ＩＴＯ）１７を透過する構成したが、サファイア基板１１側を透過させるフリップチップ構造にして、Ｍｇ２Ｎｉ膜とｐ型クラッド層との間に任意の厚さ（例えば、２５０ｎｍ〜３５０ｎｍ、好ましくは３００ｎｍ）のパラジウムＰｄを介挿し、Ｐｄ／Ｍｇ２Ｎｉ膜をそのまま金属電極とすることもできる。
【００４３】
パラジウムＰｄは、非特許文献２に記載されているように、プロトン効果により水素が透過し易い材料である。このため、Ｍｇ２Ｎｉ膜とｐ型クラッド層との間にパラジウムＰｄを介挿させても、Ｍｇ２Ｎｉ膜がｐ型クラッド層から解離した水素原子を吸蔵することができる。また、パラジウムＰｄは、自身が持つ仕事関数が大きく、ｐ−ＧａＮのイオン化ポテンシャルとの差が小さくなり、他の電極材料よりもＬＥＤへの電流供給を効率よく行うことができる。
【００４４】
以下、図１６のフローチャート、及び図１７乃至図２１を用いて、窒化物半導体発光ダイオード１０Ｂ（図２１）の製造工程について説明する。
（Ｓ３２）まず、図５と同様に、ＬＥＤ構造をＭＯＣＶＤで形成する。そして、図１７に示されるようにレジスト１８が塗布され、パターニングが行われる。
【００４５】
（Ｓ３４）次に、図１８に示すＰｄ／Ｍｇ２Ｎｉ膜堆積工程が実行される。
ｐ型クラッド層１５の基板反対側表面にＭｇ２Ｎｉ、又はＰｄ／Ｍｇ２Ｎｉが任意の厚さに堆積される。ここで、Ｐｄ／Ｍｇ２Ｎｉの場合は、パラジウムがｐ型クラッド層１５の表面に堆積され、その表面にＭｇ２Ｎｉが堆積される。例えば、Ｐｄ：０．５ｎｍ〜１．５ｎｍ、好ましくは１ｎｍ、Ｍｇ２Ｎｉ：２５０ｎｍ〜３５０ｎｍ、好ましくは３００ｎｍで堆積される。厚さ１ｎｍのＰｄは、交流電力１５Ｗで堆積時間２４秒であり、厚さ３００ｎｍのＭｇ２Ｎｉは、交流電力１５０Ｗで堆積時間８分１秒である。
【００４６】
（Ｓ３６）次に、図１９に示されるパターニング工程が実行される。この工程は、透明導電材１７（ＩＴＯ）を堆積した積層基板の平面を発光領域とｎ型電極領域とｐ型電極領域とに分割し、発光領域、及びｐ型電極領域にレジスト１８を塗布する工程である。
【００４７】
（Ｓ３８）次に、レジスト１８を塗布された積層基板は、図２０に示されるドライエッチング工程が実行される。この工程は、レジスト１８が塗布されていない領域（すなわち、ｎ型電極領域）をｎ型クラッド層１３の一部まで除去し、いわゆるＭＥＳＡ構造（Mesa Structure）を形成する工程である。ドライエッチングは、例えば、塩素（Ｃｌ２）や三塩化ホウ素（ＢＣｌ３）のガスによる誘導結合型反応性イオンエッチング法がある。
【００４８】
（Ｓ４０）次に、ドライエッチングが行われた積層基板は、図２１に示されるｐ型電極堆積工程が実行される。この工程は、ｐ型電極領域、及び塗布されたフォトレジストの表面にＴｉ／Ａｌ積層膜を堆積する。
【００４９】
（第３実施形態）
前記第１実施形態は、厚さ１ｎｍのＭｇ２Ｎｉ膜、及びＩＴＯ膜を堆積させて透光性を高め、前記第２実施形態では、厚さ１ｎｍのＰｄを介挿させて、厚さ３００ｎｍのＭｇ２Ｎｉ膜を非透光性の電極として用いたが、Ｐｄの厚さを０．５ｎｍにして、Ｍｇ２Ｎｉ膜の厚さを１ｎｍにして、さらにＩＴＯ膜を３００ｎｍ堆積させて、透光性電極とすることもできる。
【００５０】
以下、図２２のフローチャート、及び図２２乃至図２６を用いて、窒化物半導体発光ダイオードの製造工程について説明する。
（Ｓ４２）まず、図５と同様に、ＬＥＤ構造をＭＯＣＶＤで形成する。そして、図１７に示されるようにレジスト１８が塗布され、パターニングが行われる。
（Ｓ４４）次に、図２３の素子断面図に示すように、ＬＥＤ構造の積層基板は、ｐ型クラッド層１５の表面にレジスト１８でパターニングが行われる。
【００５１】
（Ｓ４６）次に、パターニングが行われた積層基板は、図２４に示されるように、まずＰｄ／Ｍｇ２Ｎｉ膜１６Ｂが堆積される。
つまり、積層基板は、ｐ型クラッド層１５の基板反対側表面に厚さ０．５ｎｍのパラジウムが堆積され、該パラジウムの基板反対側表面に厚さ１ｎｍのＭｇ２Ｎｉ膜が堆積される。このとき、Ｐｄは交流電力１５Ｗ、堆積時間１２秒で堆積され、Ｍｇ２Ｎｉは交流電力１５Ｗ、堆積時間２４秒で堆積される。
【００５２】
（Ｓ４８）Ｍｇ２Ｎｉ膜１６が堆積された積層基板は、図２４に示されるように、さらに透明導電材１７が堆積される。つまり、積層基板は、Ｍｇ２Ｎｉ膜の基板反対側表面に厚さ３００ｎｍの透明導電材１７が堆積される。このとき、透明導電材１７としてのＩＴＯは交流電力１５０Ｗ、堆積時間１５分５８秒で堆積される。
【００５３】
（Ｓ５０）透明導電材１７が堆積された積層基板は、レジスト１８が塗布され、パターニングが行われる。
（Ｓ５２）パターニングが行われた積層基板は、図２６に示すように、ｎ−ＧａＮ層（ｎ型クラッド層１３）までドライエッチングが行われる。そして、図１１に示すように、フォトレジストでパターニングが行われ、図１２に示すように、Ｔｉ／Ａｌが透明導電材１７の表面に堆積され、図１３に示すように、リフトオフにより、ｎ型電極１９，ｐ型電極２０が形成され（Ｓ５４）、ＲＴＡ（急速アニール装置）を用いて４５０〜７６０℃のＮ２雰囲気で３分アニールされる。
【００５４】
なお、第２実施形態や第３実施形態のような工程であれば、第１実施形態のようにアニールを２回する必要も無いので、工程短縮にも繋がる。
【００５５】
（第４実施形態）
前記第１実施形態は、Ｍｇ２Ｎｉ膜１６Ａを形成し、活性化アニールを行った後（Ｓ１２）、フッ化水素酸でＭｇ２Ｎｉ膜１６Ａを除去し（Ｓ１４）、新たなＭｇ２Ｎｉ膜１６を形成したが（Ｓ１６）、フッ化水素酸でＭｇ２Ｎｉ膜１６Ａを除去した状態でもＬＥＤとして機能する。
【００５６】
この窒化物半導体発光ダイオードの製造工程について、図２７を用いて説明する。
第４実施形態は、第１実施形態と同様に、ＬＥＤ構造をＭＯＣＶＤで形成し（Ｓ６０）、Ｍｇ２Ｎｉ膜を形成し、活性化アニールを行い（Ｓ６２）、フッ化水素酸でＭｇ２Ｎｉ膜を除去する（Ｓ６４）。次に、Ｍｇ２Ｎｉ膜が除去された積層素子は、パターニング（Ｓ６６）、ドライエッチング（Ｓ６８）、パターニング（Ｓ７０）、ｐ型電極堆積（Ｓ７２）、リフトオフ（Ｓ７４）、アニールが行われ（Ｓ７６）、窒化物半導体発光ダイオード（図２８参照）が作製される。なお、従来の窒化物半導体発光ダイオード１０Ｃとは、構造上類似しているが、ｐ型クラッド層１５のＭｇ活性化が効率よく行われている点で異なっている。
【００５７】
（変形例）
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。
（１）前記実施形態は、透明導電材１７として、ＩＴＯ膜を用いたが、ＩＴＯ膜の代わりに、ＺｎＯ、ＡＺＯ（アルミニウムドープ酸化亜鉛）、ＧＺＯ（ガリウムドープ酸化亜鉛）、ＩＺＯ（登録商標）(インジウムドープ酸化亜鉛)、ＴｉＯ２(二酸化チタン)などであっても、同様の効果が得られる。また、前記実施形態は、ＬＥＤの主原料として、ＧａＮを用いたが、ＧａＮの代わりに、ＧａＡｓ、ＩｎＰなどを使用することができる。
（２）前記実施形態は、発光ダイオード単体について説明したが、Ｓｉ基板１１に複数の窒化物半導体発光ダイオード１０Ａ，１０Ｂを二次元配列して、表示装置とすることができる。
【符号の説明】
【００５８】
１０Ａ，１０Ｂ，１０Ｃ  窒化物半導体発光ダイオード
１１  Ｓｉ基板、サファイア基板、又はＳｉＣ基板
１２  バッファ層
１３  ｎ型クラッド層
１４  発光層
１５  ｐ型クラッド層（ｐ−ＧａＮ層）
１６，１６Ａ  Ｍｇ２Ｎｉ膜
１６Ｂ  Ｐｄ／Ｍｇ２Ｎｉ膜
１７  透明導電材
１８  レジスト
１９  ｎ型電極
２０  ｐ型電極
【図１】
2015060854.tif 000003
【図２】
2015060854.tif 000004
【図３】
2015060854.tif 000005
【図４】
2015060854.tif 000006
【図５】
2015060854.tif 000007
【図６】
2015060854.tif 000008
【図７】
2015060854.tif 000009
【図８】
2015060854.tif 000010
【図９】
2015060854.tif 000011
【図１０】
2015060854.tif 000012
【図１１】
2015060854.tif 000013
【図１２】
2015060854.tif 000014
【図１３】
2015060854.tif 000015
【図１４】
2015060854.tif 000016
【図１６】
2015060854.tif 000017
【図１７】
2015060854.tif 000018
【図１８】
2015060854.tif 000019
【図１９】
2015060854.tif 000020
【図２０】
2015060854.tif 000021
【図２１】
2015060854.tif 000022
【図２２】
2015060854.tif 000023
【図２３】
2015060854.tif 000024
【図２４】
2015060854.tif 000025
【図２５】
2015060854.tif 000026
【図２６】
2015060854.tif 000027
【図２７】
2015060854.tif 000028
【図２８】
2015060854.tif 000029
【図１５】
2015060854.tif 000030