(57)【要約】【課題】増幅の利得を高くし、かつ動作を安定化させることができる増幅回路を提供することを課題とする。【解決手段】増幅回路は、直列に接続された複数の増幅器（１０１）を有し、前記複数の増幅器の各々は、信号を非反転増幅する増幅素子（２０１）と、前記増幅素子の出力端子に接続され、信号の位相を調整する位相調整素子（１０３）とを有し、前記増幅素子は、負帰還がかかり、前記複数の増幅器と同じ数の前記増幅素子を直列に接続した回路の安定係数が１未満である。【選択図】図３
2015156580.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された複数の増幅器を有し、
前記複数の増幅器の各々は、
信号を非反転増幅する増幅素子と、
前記増幅素子の出力端子に接続され、信号の位相を調整する位相調整素子とを有し、
前記増幅素子は、負帰還がかかり、
前記複数の増幅器と同じ数の前記増幅素子を直列に接続した回路の安定係数が１未満であることを特徴とする増幅回路。
【請求項２】
前記増幅素子は、ゲート接地電界効果トランジスタ又はベース接地バイポーラトランジスタを有することを特徴とする請求項１記載の増幅回路。
【請求項３】
前記増幅素子は、ゲート端子を交流的に接地し、ソース端子及びドレイン端子をそれぞれ入力端子及び出力端子とする電界効果トランジスタを有することを特徴とする請求項１記載の増幅回路。
【請求項４】
前記増幅素子は、前記電界効果トランジスタのゲート端子及びドレイン端子間に接続される寄生容量を有することを特徴とする請求項３記載の増幅回路。
【請求項５】
前記電界効果トランジスタのドレイン端子の出力信号は、前記位相調整素子を通過した後に反射し、
前記反射した信号は、前記位相調整素子及び前記寄生容量を介して、前記電界効果トランジスタのゲート端子に入力されることを特徴とする請求項４記載の増幅回路。
【請求項６】
前記位相調整素子は、信号を遅延させるための線路又は容量を有することを特徴とする請求項１〜５のいずれか１項に記載の増幅回路。
【請求項７】
前記位相調整素子は、信号を遅延させるための移相量が異なる複数の線路と、前記増幅素子の出力端子を前記複数の線路のうちのいずれかに接続するスイッチ素子とを有することを特徴とする請求項１〜５のいずれか１項に記載の増幅回路。
【請求項８】
前記位相調整素子は、バラクタダイオードを有することを特徴とする請求項１〜５のいずれか１項に記載の増幅回路。
【請求項９】
前記複数の増幅器と同じ数の前記増幅素子を直列に接続した回路のＳパラメータＳ２２が０ｄＢより大きいことを特徴とする請求項１〜８のいずれか１項に記載の増幅回路。
【請求項１０】
前記増幅素子の出力反射係数が０．７５より大きいことを特徴とする請求項１〜９のいずれか１項に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路に関する。
【背景技術】
【０００２】
入力端子に接続され、ゲートが交流的に接地された第１のトランジスタと、第１のトランジスタに対して直列に接続され、ゲートが交流的に接地された第２のトランジスタとを有する増幅回路が知られている（例えば、特許文献１参照）。第１の共振回路は、第２のトランジスタのゲートに対して直列に接続されるインダクタ及び容量を含む。第１の共振回路のインダクタ及び／又は容量は可変である。
【０００３】
また、ＲＦ信号を増幅する双方向増幅器が知られている（例えば、特許文献２参照）。第１入力ポートは、ＲＦ伝送線路の一端に電気的に結合される。第２入力ポートは、ＲＦ伝送線路の対向端に電気的に結合される。少なくとも１つの可変整合ネットワークは、第１入力ポートと第２入力ポートとの間で、伝送線路に電気的に結合される。少なくとも１つの増幅デバイスは、第１入力ポートと第２入力ポートとの間で、ＲＦ伝送線路に電気的に結合される。少なくとも１つの増幅デバイスは、第１入力ポート又は第２入力ポートのいずれかに印加されるＲＦ信号を増幅する。可変整合ネットワークは、第１入力ポートに印加されるＲＦ信号及び第２入力ポートに印加されるＲＦ信号に対して、異なるインピーダンス整合を行う。
【０００４】
また、高周波を分配する信号分配手段と、信号分配手段により分配された一方の変調波の位相を調整する位相調整手段と、位相調整された変調波を入力信号とする増幅手段とを有する高周波増幅装置が知られている（例えば、特許文献３参照）。包絡線信号検出手段は、信号分配手段により分配された他方の変調波の包絡線信号を検出する。制御電圧生成手段は、アナログ−デジタル変換手段、デジタル−アナログ変換手段、及び記憶手段を有する。アナログ−デジタル変換手段は、包絡線信号検出手段により検出した包絡線信号をデジタル信号に変換する。デジタル−アナログ変換手段は、デジタル信号をアナログ電圧に変換する。記憶手段は、アナログ−デジタル変換手段とデジタル−アナログ変換手段を結ぶ。増幅手段を、ソース接地ＦＥＴのドレイン端子とゲート接地ＦＥＴのソース端子を互いに直接接続したカスコード増幅素子からなる増幅回路で構成する。制御電圧生成手段の出力をゲート接地ＦＥＴのゲートに与えてソース接地ＦＥＴとゲート接地ＦＥＴのバイアス配分を変化させることにより、包絡線信号に従って増幅回路の出力レベルを制御する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２００７／０９９６２２号
【特許文献２】特開２００４−７７０３号公報
【特許文献３】特開平９−１８２４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ゲートが交流的に接地された複数のトランジスタを直列に接続すると、ゲート接地トランジスタは非反転増幅素子であるため、入力信号が高周波数の場合に、正帰還がかかり、発振してしまい、増幅動作が不安定になってしまう課題がある。また、抵抗を用いて、増幅動作を安定化させようとすると、増幅の利得が低下してしまう。増幅の安定化及び高利得化を両立させることは困難である。
【０００７】
本発明の目的は、増幅の利得を高くし、かつ動作を安定化させることができる増幅回路を提供することである。
【課題を解決するための手段】
【０００８】
増幅回路は、直列に接続された複数の増幅器を有し、前記複数の増幅器の各々は、信号を非反転増幅する増幅素子と、前記増幅素子の出力端子に接続され、信号の位相を調整する位相調整素子とを有し、前記増幅素子は、負帰還がかかり、前記複数の増幅器と同じ数の前記増幅素子を直列に接続した回路の安定係数が１未満である。
【発明の効果】
【０００９】
位相調整素子が増幅素子の出力信号に対する反射信号の位相を調整することにより、増幅素子に負帰還をかけ、発振を防止することができる。これにより、増幅の利得を高くし、かつ動作を安定化させることができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本実施形態による増幅回路の構成例を示す図である。
【図２】図２（Ａ）は増幅素子を示す概念図であり、図２（Ｂ）は４段増幅素子のＳパラメータのシミュレーション結果を示す図である。
【図３】図３は、図１の増幅回路の概念図である。
【図４】図４（Ａ）〜（Ｄ）は、位相調整素子の構成例を示す図である。
【図５】図５（Ａ）は本実施形態の増幅回路の構成例を示す図であり、図５（Ｂ）は図５（Ａ）の４段増幅回路の利得及び出力リターンロスのシミュレーション結果を示す図である。
【図６】図６は、図５（Ａ）の４段増幅回路のＳパラメータの周波数特性のシミュレーション結果を示すグラフである。
【図７】図７（Ａ）〜（Ｃ）は、ユニット増幅素子及び４段増幅素子の特性を説明するための図である。
【発明を実施するための形態】
【００１１】
図１は、本実施形態による増幅回路の構成例を示す図である。増幅回路は、入力端子ＩＮ及び出力端子ＯＵＴ間に直列に接続された複数（例えば４個）の増幅器１０１を有する。複数の増幅器１０１の各々は、ｎチャネル電界効果トランジスタ１０２、寄生インダクタＬ１、容量Ｃ１、寄生容量Ｃｇｄ及び位相調整素子１０３を有する。電界効果トランジスタ１０２は、ソース端子Ｓ、ゲート端子Ｇ及びドレイン端子Ｄを有する。電界効果トランジスタ１０２のソース端子Ｓは、増幅器１０１の入力端子に接続される。寄生インダクタＬ１及び容量Ｃ１の直列接続回路は、電界効果トランジスタ１０２のゲート端子Ｇ及び基準電位ノード（グランド電位ノード）間に接続される。寄生インダクタＬ１により、負性抵抗をもつような周波数で動作させる。寄生容量Ｃｇｄは、電界効果トランジスタ１０２のゲート端子Ｇ及びドレイン端子Ｄ間に接続されている。電界効果トランジスタ１０２は、ゲート端子Ｇを交流的に接地し、ソース端子Ｓ及びドレイン端子Ｄをそれぞれ入力端子及び出力端子とするゲート接地電界効果トランジスタであり、信号を非反転増幅する。位相調整素子１０３は、電界効果トランジスタ１０２のドレイン端子Ｄ及び増幅器１０１の出力端子間に接続され、信号の位相を調整する。入力端子ＩＮは、初段の増幅器１０１の入力端子に接続される。出力端子ＯＵＴは、最終段の増幅器１０１の出力端子に接続される。増幅回路は、入力端子ＩＮに入力される交流信号を増幅し、出力端子ＯＵＴから出力する。
【００１２】
図２（Ａ）は、図１において、位相調整素子１０３がない増幅器１０１を示す概念図である。増幅素子２０１は、図１の電界効果トランジスタ１０２、寄生インダクタＬ１、容量Ｃ１及び寄生容量Ｃｇｄに対応する。増幅素子２０１は、入力端子が電界効果トランジスタ１０２のソース端子Ｓであり、出力端子が電界効果トランジスタ１０２のドレイン端子Ｄである。増幅素子２０１の入力信号は、電界効果トランジスタ１０２のソース端子Ｓ及びゲート端子Ｇ間電圧である。電界効果トランジスタ１０２のドレイン端子Ｄの出力信号は、次段の増幅器１０１の入力端子を介して反射する。その反射した信号は、寄生容量Ｃｇｄを介して、電界効果トランジスタ１０２のドレイン端子Ｄからゲート端子Ｇに入力される。これは、反射した信号が、増幅素子２０１の出力端子から入力端子に移相量θで帰還することを意味する。ここで、ゲート接地電界効果トランジスタ１０２は、出力信号の位相が入力信号の位相と同じである非反転増幅トランジスタである。そのため、入力信号が高周波数になると、帰還の移相量θが０度となり、増幅素子２０１の入力信号と帰還信号の位相が同じになり、増幅素子２０１に正帰還がかかり、発振し、動作が不安定になる。
【００１３】
図２（Ｂ）は、図１において、位相調整素子１０３がない４個の増幅器１０１を直列に接続した増幅回路のＳパラメータのシミュレーション結果を示す図である。横軸は、増幅回路の入力信号の周波数である。ＳパラメータＳ１１、Ｓ２２、Ｓ２１、Ｓ１２は、次式で表される。なお、図２（Ｂ）では、ＳパラメータＳ１２を省略している。
【００１４】
Ｓ１１＝１０×ｌｏｇ10｛（入力端子の反射波の電力）／（入力端子の入射波の電力）｝［ｄＢ］
Ｓ２２＝１０×ｌｏｇ10｛（出力端子の反射波の電力）／（出力端子の入射波の電力）｝［ｄＢ］
Ｓ２１＝１０×ｌｏｇ10｛（出力端子の出力波の電力）／（入力端子の入射波の電力）｝［ｄＢ］
Ｓ１２＝１０×ｌｏｇ10｛（入力端子の出力波の電力）／（出力端子の入射波の電力）｝［ｄＢ］
【００１５】
特に、入力信号の周波数が３００ＧＨｚ付近で、ＳパラメータＳ２２が０ｄＢより大きくなり、増幅回路は発振し、動作が不安定になる。３００ＧＨｚ付近の周波数帯で、この増幅回路を使用することは困難である。ここで、インピーダンス整合回路を用いて、反射波を小さくし、発振を防止する方法が考えられる。しかし、本実施形態では、反射波を小さくするのではなく、反射波を積極的に使用し、発振を防止する。そのため、ＳパラメータＳ２２が大きい増幅素子２０１を用いる。以下、図７（Ａ）〜（Ｃ）を参照しながら、本実施形態で使用する増幅素子２０１の特性を説明する。
【００１６】
図７（Ａ）は、４個の増幅素子２０１の直列接続回路（４段増幅素子）を示す図である。図７（Ｂ）は、１個の増幅素子２０１（ユニット増幅素子）のＳパラメータＳ２２［ｄＢ］、１個の増幅素子２０１（ユニット増幅素子）の出力反射係数Γ、４個の増幅素子２０１の直列接続回路（４段増幅素子）のＳパラメータＳ２１［ｄＢ］、４個の増幅素子２０１の直列接続回路（４段増幅素子）のＳパラメータＳ２２［ｄＢ］、及び４個の増幅素子２０１の直列接続回路（４段増幅素子）の安定係数Ｋのシミュレーション結果を示す図である。
【００１７】
出力反射係数Γは、ＳパラメータＳ２２と同様に、次式で表される。
Γ＝（出力端子の反射波の電力）／（出力端子の入射波の電力）
ＳパラメータＳ２１は、利得である。安定係数Ｋは、次式で表される。
Ｋ＝（１＋｜Ｄ｜2−｜Ｓ１１｜2−｜Ｓ２２｜2）／（２×｜Ｓ１２×Ｓ２１｜）
Ｄ＝Ｓ１１×Ｓ２２−Ｓ１２×Ｓ２１
【００１８】
増幅回路は、安定係数Ｋが１未満である場合に、不安定になり、発振する。したがって、本実施形態では、増幅回路を構成する複数（例えば４個）の増幅器１０１と同じ数（例えば４個）の増幅素子２０１を直列に接続した回路の安定係数Ｋが１未満であることが好ましい。
【００１９】
また、４段増幅素子の安定係数Ｋが１未満である場合、４段増幅素子のＳパラメータＳ２２は０ｄＢより大きくなり、発振する。したがって、本実施形態では、増幅回路を構成する複数（例えば４個）の増幅器１０１と同じ数（例えば４個）の増幅素子２０１を直列に接続した回路のＳパラメータＳ２２が０ｄＢより大きいことが好ましい。
【００２０】
また、図７（Ｂ）及び（Ｃ）に示すように、４段増幅素子のＳパラメータＳ２２が０ｄＢより大きい場合、１個の増幅素子２０１（ユニット増幅素子）の出力反射係数Γは０．７５より大きくなり、発振する。したがって、増幅素子２０１の出力反射係数Γが０．７５より大きいことが好ましい。
【００２１】
図３は、図１の増幅回路の概念図である。増幅回路は、入力端子ＩＮ及び出力端子ＯＵＴ間に直列に接続された複数（例えば４個）の増幅器１０１を有する。４個の増幅器１０１の各々は、増幅素子２０１及び位相調整素子１０３を有する。増幅素子２０１は、図１の電界効果トランジスタ１０２、寄生インダクタＬ１、容量Ｃ１及び寄生容量Ｃｇｄを有し、信号を非反転増幅する。増幅素子２０１は、入力端子が電界効果トランジスタ１０２のソース端子Ｓであり、出力端子が電界効果トランジスタ１０２のドレイン端子Ｄである。位相調整素子１０３は、増幅素子２０１の出力端子に接続され、信号の位相を移相量φだけシフトさせる。
【００２２】
増幅素子２０１は、信号を非反転増幅する。すなわち、増幅素子２０１の入力信号の位相と出力信号の位相は同じである。増幅素子２０１の出力端子（電界効果トランジスタ１０２のドレイン端子Ｄ）の出力信号は、位相調整素子１０３を通過すると、移相量φで位相がシフトし、その後、次段の増幅器１０１の入力端子を介して反射する。その反射した信号３０１は、位相調整素子１０３を通過すると、移相量φで位相がシフトし、その後、寄生容量Ｃｇｄを介して、電界効果トランジスタ１０２のドレイン端子Ｄからゲート端子Ｇに入力される。これは、図２（Ａ）と同様に、反射した信号３０１が、増幅素子２０１の出力端子から入力端子に移相量θで帰還することを意味する。上記のように、増幅素子２０１の出力信号が位相調整素子１０３により移相量φで位相シフトされ、反射信号３０１が位相調整素子１０３により移相量φで位相シフトされ、帰還信号が移相量θで位相シフトされる。したがって、増幅素子２０１の帰還信号は、増幅素子２０１の入力信号に対して、移相量が２×φ＋θである。移相量２×φ＋θが１８０度であれば、増幅素子２０１に負帰還がかかり、発振を防止し、動作を安定化させることができる。本実施形態では、上記のように、図７（Ａ）の４段増幅素子の安定係数Ｋが１未満になるような増幅素子２０１を用いることにより、反射信号３０１を比較的大きくし、その反射信号３０１を積極的に使用し、増幅素子２０１に負帰還をかける。位相調整素子１０３を設けることにより、移相量２×φ＋θを１８０度にし、増幅素子２０１に負帰還をかけて、発振を防止し、動作を安定化させる。
【００２３】
例えば、入力信号が３００ＧＨｚの周波数帯では、移相量θが９０度である。この場合、位相調整素子１０３の移相量φを４５°にすることにより、移相量２×φ＋θが１８０度になり、発振を防止し、動作を安定化させることができる。
【００２４】
図４（Ａ）〜（Ｄ）は、位相調整素子１０３の構成例を示す図である。図４（Ａ）では、位相調整素子１０３は、信号を遅延させるための線路４０１を有し、線路４０１の長さに応じて移相量φを調整することができる。図４（Ｂ）では、位相調整素子１０３は、容量４０２を有する。
【００２５】
入力信号の周波数帯により、帰還の移相量θが変わるので、位相調整素子１０３の移相量φも変える必要がある。図４（Ｃ）及び（Ｂ）は、移相量φが可変である位相調整素子１０３の構成例を示す。図４（Ｃ）では、位相調整素子１０３は、信号を遅延させるための移相量φが異なる複数の線路４０１ａ〜４０１ｃと、スイッチ素子４０３，４０４とを有する。スイッチ素子４０３は、増幅素子２０１の出力端子を複数の線路４０１ａ〜４０１ｃのうちのいずれかに接続する。スイッチ素子４０４は、スイッチ素子４０３に対応し、増幅器１０１の出力端子を複数の線路４０１ａ〜４０１ｃのうちのいずれかに接続する。
【００２６】
図４（Ｄ）では、位相調整素子１０３は、バラクタダイオード４０５と、チョークコイル４０６と、直流電源４０７とを有する。バラクタダイオード４０５は、カソードが増幅素子２０１の出力端子に接続され、アノードが増幅器１０１の出力端子に接続される。チョークコイル４０６は、バラクタダイオード４０５のアノード及び直流電源４０７の負極端子間に接続される。直流電源４０７の正極端子は、基準電位ノード（グランド電位ノード）に接続される。直流電源４０７の直流電圧を変えることにより、バラクタダイオード４０５の容量が変わり、移相量φを変えることができる。
【００２７】
なお、バラクタダイオード４０５及び直流電源４０７の極性を逆にしてもよい。その場合、バラクタダイオード４０５は、アノードが増幅素子２０１の出力端子に接続され、カソードが増幅器１０１の出力端子に接続される。直流電源４０７は、正極端子がチョークコイル４０６を介してバラクタダイオード４０５のカソードに接続され、負極端子が基準電位ノードに接続される。
【００２８】
図５（Ａ）は、本実施形態の増幅回路の構成例を示す図である。増幅回路は、図１と同様に、４個の増幅器１０１が直列に接続されている。各増幅器１０１は、電界効果トランジスタ１０２と、寄生インダクタＬ１と、容量Ｃ１と、寄生容量Ｃｇｄと、位相調整素子１０３とを有する。
【００２９】
図５（Ｂ）は、図５（Ａ）の４段増幅回路の利得５０１及び出力リターンロス５０２のシミュレーション結果を示す図であり、入力信号が３００ＧＨｚの周波数帯である場合を示す。横軸は、位相調整素子１０３の移相量φを示す。この例では、帰還の移相量θは９０度である。位相調整素子１０３の移相量φが２０度以下の範囲５１１では、利得５０１は高くなるが、出力リターンロス５０２が大きくなり、不安定になる。これに対し、位相調整素子１０３の移相量φが３０度以上６５度以下の範囲では、出力リターンロス５０２は−１０ｄＢ以下となり、安定化する。特に、位相調整素子１０３の移相量φが４０度以上４５度以下の最適範囲５１２では、利得５０１が２０ｄＢ程度であり、出力リターンロス５０２は−１０ｄＢ以下となり、安定化し、かつ高利得が得られる。帰還信号と入力信号との位相差を１８０度にするには、移相量φは４５度であるが、４５度に限定されず、４５度を中心とした範囲５１２が好適である。
【００３０】
図６は、図５（Ａ）の４段増幅回路のＳパラメータＳ２１、Ｓ２２及びＳ１１の周波数特性のシミュレーション結果を示すグラフである。信号の周波数が３００ＧＨｚにおいて、利得を示すＳパラメータＳ２１が大きくなり、出力反射係数を示すＳパラメータＳ２２が小さくなり、高利得、かつ低出力リターンロスになる。本実施形態は、抵抗を用いないで安定化させるため、高利得を維持することができる。本実施形態（図６）は、図２（Ｂ）に対して、３００ＧＨｚ付近において、利得を示すＳパラメータＳ２１が同等であり、出力反射係数を示すＳパラメータＳ２２が小さくなっている。図６では、ＳパラメータＳ２２が０ｄＢより小さいので、発振を防止し、動作を安定化させることができる。
【００３１】
なお、図３の増幅素子２０１は、ゲート接地電界効果トランジスタ１０２を有する場合を例に説明したが、これに限定されず、信号を非反転増幅する増幅素子であればよい。例えば、増幅素子２０１は、ゲート接地電界効果トランジスタ１０２の代わりに、ベース接地バイポーラトランジスタを有していてもよい。
【００３２】
以上のように、本実施形態によれば、位相調整素子１０３が増幅素子２０１の出力信号に対する反射信号３０１の位相を調整することにより、増幅素子２０１に負帰還をかけ、発振を防止することができる。これにより、増幅の利得を高くし、かつ動作を安定化させることができる。
【００３３】
近年、無線ローカルエリアネットワーク（ＬＡＮ）やレーダなど高周波数を用いた通信システムの需要が高まっている。このような通信システムを実現するためには、送信部又は受信部に増幅回路が用いられる。これらの増幅回路には、利得が高く、また、動作周波数範囲（周波数帯域）が広いなどの特性が求められる。１００ＧＨｚ以上の高い周波数では、利得の高い増幅回路を実現することが難しい。本実施形態の増幅回路は、このような無線ＬＡＮやレーダなどのＧＨｚ帯の高周波数回路に用いられるのに適している。
【００３４】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００３５】
１０１  増幅器
１０２  電界効果トランジスタ
１０３  位相調整素子
２０１  増幅素子
【図１】
2015156580.tif 000003
【図２】
2015156580.tif 000004
【図３】
2015156580.tif 000005
【図４】
2015156580.tif 000006
【図５】
2015156580.tif 000007
【図６】
2015156580.tif 000008
【図７】
2015156580.tif 000009