(57)【要約】【課題】消費電力を少なくし、昇圧能力と降圧能力を向上させる昇降圧回路を備えたスイッチング装置を提供する。【解決手段】本実施形態によるスイッチング装置は、発振信号を出力する発振回路を備える。昇圧回路は、発振信号をおよび第１の基準電圧を入力し第１の設定電圧を出力する。降圧回路は、発振信号および第２の基準電圧を入力し第２の設定電圧を出力する。補助変圧部は、発振信号をおよび第１の基準電圧を入力して第１の設定電圧を出力しあるいは発振信号をおよび第２の基準電圧を入力して第２の設定電圧を出力する。補助変圧部は、第１の基準電圧を第１の設定電圧へ昇圧しあるいは第２の基準電圧を第２の設定電圧へ降圧するときに動作し、かつ、昇圧回路からの出力電圧を第１の設定電圧に維持しあるいは降圧回路からの出力電圧を第２の設定電圧に維持しているときに停止している。スイッチ回路は、第１および第２の設定電圧を入力しスイッチング動作する。【選択図】図３
2015208162.tif 000002
【特許請求の範囲】
【請求項１】
発振信号を出力する発振回路と、
前記発振信号および第１の基準電圧を入力し、第１の設定電圧を出力する昇圧回路と、
前記発振信号および第２の基準電圧を第２の設定電圧を出力する降圧回路と、
前記発振信号をおよび前記第１の基準電圧を入力して前記第１の設定電圧を出力し、あるいは、前記発振信号をおよび前記第２の基準電圧を入力して前記第２の設定電圧を出力する補助変圧部であって、前記第１の基準電圧を前記第１の設定電圧へ昇圧しあるいは前記第２の基準電圧を前記第２の設定電圧へ降圧するときに動作し、かつ、前記昇圧回路からの出力電圧を前記第１の設定電圧に維持しあるいは前記降圧回路からの出力電圧を前記第２の設定電圧に維持しているときに停止している補助変圧部と、
前記第１および第２の設定電圧入力しスイッチング動作するスイッチ回路とを備えているスイッチング装置。
【請求項２】
前記昇圧回路からの出力電圧を前記第１の設定電圧に維持するように前記昇圧回路を制御する第１の制御信号を出力し、前記降圧回路からの出力電圧を前記第２の設定電圧に維持するように前記降圧回路を制御する第２の制御信号を出力するレギュレータをさらに備え、
前記レギュレータは、前記昇圧回路からの出力電圧と前記第１の設定電圧との差が所定値以上である場合、あるいは、前記降圧回路からの出力電圧と前記第２の設定電圧との差が所定値以上である場合に、前記補助変圧部を駆動させる第３の制御信号を出力することを特徴とする請求項１に記載のスイッチング装置。
【請求項３】
前記昇圧回路は、前記発振信号を入力し、第１のクロック信号を生成する第１のバッファと、前記第１のクロックを入力し、前記第１の基準電圧を出力する第１のチャージポンプとを含み、
前記降圧回路は、前記発振信号を入力し、第２のクロック信号を生成する第２のバッファと、前記第２のクロックを入力し、前記第２の基準電圧を出力する第２のチャージポンプとを含み、
前記補助変圧部は、前記発振信号を入力し、第３のクロック信号を生成する第３のバッファと、前記第３のクロックを入力し、前記第１の基準電圧を昇圧しあるいは前記第２の基準電圧を降圧する第３のチャージポンプとを含むことを特徴とする請求項１または請求項２に記載のスイッチング装置。
【請求項４】
前記補助変圧部は、前記第１の基準電圧を昇圧する場合、前記昇圧回路と同じ構成を有し、該昇圧回路に並列に接続され、
前記補助変圧部は、前記第２の基準電圧を降圧する場合、前記降圧回路と同じ構成を有し、該降圧回路に並列に接続されることを特徴とする請求項１から請求項３のいずれか一項に記載のスイッチング装置。
【請求項５】
前記第１のバッファは、前記第１の制御信号に応じて前記第１のクロックの生成動作を実行または停止し、
前記第２のバッファは、前記第２の制御信号に応じて前記第２のクロックの生成動作を実行または停止し、
前記第３のバッファは、前記第３の制御信号に応じて前記第３のクロックの生成動作を実行または停止することを特徴とする請求項３または請求項４に記載のスイッチング装置。
【請求項６】
前記レギュレータは、
前記昇圧回路の出力電圧に応じた第１のモニタ電圧と第３の基準電圧とを比較し、その比較結果を前記第１の制御信号として出力する第１のオペアンプと、
前記降圧回路の出力電圧に応じた第２のモニタ電圧と前記第２の基準電圧とを比較し、その比較結果を前記第２の制御信号として出力する第２のオペアンプと、
前記昇圧回路の出力電圧に応じかつ前記第１のモニタ電圧よりも高い第３のモニタ電圧と前記第３の基準電圧とを比較し、あるいは、前記降圧回路の出力電圧に応じかつ前記第２のモニタ電圧よりも低い第３のモニタ電圧と前記第２の基準電圧とを比較し、その比較結果を前記第３の制御信号として出力する第３のオペアンプとを含むことを特徴とする請求項２から請求項５のいずれか一項に記載のスイッチング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明による実施形態は、スイッチング装置に関する。
【背景技術】
【０００２】
従来から通信機器には、信号の切り替えやアンテナの切り替え等のために、高周波スイッチング装置（以下、ＲＦスイッチともいう）が用いられている。ＲＦスイッチには、昇圧・降圧回路が設けられており、昇圧・降圧回路内のチャージポンプが電源電圧を昇圧し、あるいは、接地電圧を降圧することによって、所望の電圧を生成している。昇圧・降圧回路から出力された昇圧電圧または降圧電圧に基づいて、ＲＦスイッチはスイッチング動作を行う。
【０００３】
このようなＲＦスイッチにおいて、昇圧・降圧回路への供給電力を増大させれば、チャージポンプの昇圧能力および降圧能力は増大する。しかし、この場合、レギュレータからの出力電圧が定常状態になった後においても、チャージポンプは電流を定常的に流し続ける。従って、チャージポンプの昇圧能力または降圧能力が高いと、消費電力の無駄が多くなる。一方、消費電流を低下させるために昇圧・降圧回路への供給電力を減少させると、チャージポンプの昇圧能力および降圧能力が低下する。この場合、レギュレータからの出力電圧が定常状態になるまでの時間が長くなってしまう。このように、チャージポンプの昇圧能力および降圧能力の向上と昇圧・降圧回路の消費電力の低減とはトレードオフの関係になっていた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２４６０８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
消費電力を少なくし、かつ、昇圧能力および降圧能力を向上させることができる昇圧・降圧回路を備えたスイッチング装置を提供する。
【課題を解決するための手段】
【０００６】
本実施形態によるスイッチング装置は、発振信号を出力する発振回路を備える。昇圧回路は、発振信号をおよび第１の基準電圧を入力し、第１の設定電圧を出力する。降圧回路は、発振信号および第２の基準電圧を入力し、第２の設定電圧を出力する。補助変圧部は、発振信号をおよび第１の基準電圧を入力して第１の設定電圧を出力し、あるいは、発振信号をおよび第２の基準電圧を入力して第２の設定電圧を出力する。補助変圧部は、第１の基準電圧を第１の設定電圧へ昇圧しあるいは第２の基準電圧を第２の設定電圧へ降圧するときに動作し、かつ、昇圧回路からの出力電圧を第１の設定電圧に維持しあるいは降圧回路からの出力電圧を第２の設定電圧に維持しているときに停止している。スイッチ回路は、第１および第２の設定電圧を入力しスイッチング動作する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態によるＲＦスイッチング装置１００の構成の一例を示すブロック図。
【図２】レギュレータ回路ＲＥの内部構成の一例を示すブロック図。
【図３】発振回路ＲＯ、チャージポンプ回路ＣＰおよびＶｐＶｎレギュレータＲＥ＿ＶｐＶｎの関係をより詳細に示すブロック図。
【図４】発振回路ＲＯの内部構成の一例を示す回路図。
【図５】昇圧部ＢＳＴ＿Ｖｐ１の内部構成の一例を示す回路図。
【図６】降圧部ＢＳＴ＿Ｖｎ１の内部構成の一例を示す回路図。
【図７】補助降圧部ＢＳＴ＿Ｖｎ２の内部構成の一例を示す回路図。
【図８】ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎの内部構成の一例を示す回路図。
【図９】スイッチング装置１００の起動時おける出力電圧Ｖｐ、出力電圧Ｖｎ、第１〜第３の制御信号Ｐｂｓｔ、Ｎｂｓｔ、Ｎ２ｂｓｔの動作を示すグラフ。
【図１０】本実施形態によるスイッチ回路ＳＷの切替え時における出力電圧ＶｐおよびＶｎの動作を示すグラフ。
【図１１】第２の実施形態による発振回路ＲＯ、チャージポンプ回路ＣＰおよびＶｐＶｎレギュレータＲＥ＿ＶｐＶｎの関係をより詳細に示すブロック図。
【図１２】第２の実施形態によるＶｐＶｎレギュレータＲＥ＿ＶｐＶｎの内部構成の一例を示す回路図。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
【０００９】
（第１の実施形態）
図１は、第１の実施形態によるＲＦスイッチング装置１００の構成の一例を示すブロック図である。ＲＦスイッチング装置１００は、電源回路ＶＬと、レギュレータ回路ＲＥと、ロジック回路ＬＯと、スイッチ回路ＳＷとを備えている。
【００１０】
電源回路ＶＬは、外部電源端子ＴＶｄｄを介して供給された外部電源電圧Ｖｄｄから電源電圧Ｖｄ１、Ｖｄ２および基準電圧Ｖｒｅｆを生成する。
【００１１】
レギュレータ回路ＲＥは、第１の基準電圧としての電源電圧Ｖｄ１よりも高い第１の設定電圧まで昇圧された出力電圧Ｖｐを生成し、並びに、第２の基準電圧としての接地電圧ＧＮＤよりも低い第２の設定電圧まで降圧された出力電圧Ｖｎを生成する。
【００１２】
ロジック回路ＬＯは、入力端子ＴＶｃを介して入力された入力信号（データ信号）Ｖｃ[ｎ]をデコードして、出力電圧Ｖｐまたは出力電圧Ｖｎから生成したスイッチ制御信号Ｃｏｎ１Ａ〜Ｃｏｎ８Ｂを出力する。スイッチ制御信号Ｃｏｎ１Ａ〜Ｃｏｎ８Ｂには、出力電圧Ｖｐまたは出力電圧Ｖｎが用いられる。このように、電源電圧Ｖｄ１より高い電圧まで昇圧された出力電圧Ｖｐと、接地電圧ＧＮＤより低い電圧まで降圧された出力電圧Ｖｎとを用いることにより、ＲＦスイッチング装置１００のスイッチング動作を安定化させることができる。
【００１３】
スイッチ回路ＳＷは、共通端子ＴＣＯＭと出力端子ＴＲＦ１〜ＴＲＦ８との間に直列に接続された複数のスイッチ（半導体スイッチ）ＳＷ１〜ＳＷ８を備えている。スイッチＳＷ１〜ＳＷ８は、それぞれスイッチ制御信号Ｃｏｎ１Ａ〜Ｃｏｎ８Ｂによりオンまたはオフに制御される。スイッチＳＷ１〜ＳＷ８は、高周波スイッチ（ＲＦスイッチ）として機能する。スイッチ制御信号Ｃｏｎ１Ａ〜Ｃｏｎ８Ｂは、定常状態において、第１の設定電圧まで昇圧された出力電圧Ｖｐ、または、第２の設定電圧まで降圧された出力電圧Ｖｎとなる。従って、スイッチ回路ＳＷは、第１の設定電圧および第２の設定電圧をスイッチ制御信号Ｃｏｎ１Ａ〜Ｃｏｎ８Ｂとして入力し、第１の設定電圧および第２の設定電圧によってスイッチング動作する。
【００１４】
このような構成を有するスイッチング装置１００は、入力信号（データ信号）Ｖｃ[ｎ]に応じて、共通端子ＴＣＯＭと出力端子ＴＲＦ１〜ＴＲＦ８との間を導通状態（オン状態）または開放状態（オフ状態）に制御する。これにより、高周波信号ＲＦ１〜ＲＦ８が制御される。
【００１５】
図２は、レギュレータ回路ＲＥの内部構成の一例を示すブロック図である。レギュレータ回路ＲＥは、発振回路ＲＯと、チャージポンプ回路ＣＰと、ＶｐＶｎレギュレータ回路ＲＥ＿ＶｐＶｎと、電源端子Ｔｄ１、Ｔｄ２と、Ｖｐ出力端子ＴＯＵＴｐと、Ｖｎ出力端子ＴＯＵＴｎと、基準電圧端子Ｔｒｅｆと、接地端子ＴＧＮＤと、第１のダイオードＤｐと、第１のキャパシタＣｐと、第２のダイオードＤｎと、第２のキャパシタＣｎとを備える。
【００１６】
電源端子Ｔｄ１には、電源電圧Ｖｄ１が印加される。電源端子Ｔｄ２には、電源電圧Ｖｄ２が印加される。基準電圧端子Ｔｒｅｆには、基準電圧（第３の基準電圧）Ｖｒｅｆが印加される。接地端子ＴＧＮＤには、接地電圧ＧＮＤが印加される。Ｖｐ出力端子ＴＯＵＴｐは、昇圧される（昇圧された）出力電圧Ｖｐを出力する。Ｖｎ出力端子ＴＯＵＴｎは、降圧される（降圧された）出力電圧Ｖｎを出力する。
【００１７】
第１のダイオード（以下、昇圧ダイオード）Ｄｐは、電源端子Ｔｄ１とＶｐ出力端子ＴＯＵＴｐとの間に接続されている。第１のキャパシタ（以下、昇圧キャパシタ）Ｃｐは、Ｖｐ出力端子ＴＯＵＴｐと接地端子ＴＧＮＤとの間に接続されている。昇圧ダイオードＤｐおよび昇圧キャパシタＣｐは、出力電圧Ｖｐの過渡的な変化を抑制し、また、高周波ノイズを除去する。第２のダイオード（以下、降圧ダイオード）Ｄｎは、Ｖｎ出力端子ＴＯＵＴｎと接地端子ＴＧＮＤとの間に接続されている。第２のキャパシタ（以下、降圧キャパシタ）Ｃｎは、Ｖｎ出力端子ＴＯＵＴｎと接地端子ＴＧＮＤとの間に接続されている。降圧ダイオードＤｎおよび降圧キャパシタＣｎは、出力電圧Ｖｎの過渡的な変化を抑制し、また、高周波ノイズを除去する。
【００１８】
発振回路ＲＯは、第１の基準電圧としての電源電圧Ｖｄ１および第２の基準電圧としての接地電圧ＧＮＤを受けて発振信号ＯＳを出力する。発振回路ＲＯの内部構成については、後で図４を参照して説明する。
【００１９】
チャージポンプ回路ＣＰは、発振信号ＯＳを受けて電源電圧Ｖｄ１（例えば、２Ｖ）を第１の設定電圧（例えば、３Ｖ）へ昇圧して出力電圧Ｖｐとして出力し、並びに、発振信号ＯＳを受けて接地電圧ＧＮＤ（例えば、０Ｖ）を第２の設定電圧（例えば、−３Ｖ）へ降圧して出力電圧Ｖｎとして出力する。チャージポンプ回路ＣＰの内部構成については、後で図３、図５〜図７を参照して説明する。
【００２０】
ＶｐＶｎレギュレータ回路ＲＥ＿ＶｐＶｎは、チャージポンプ回路ＣＰにおいて、第１の設定電圧または第２の設定電圧まで昇圧または降圧された出力電圧Ｖｐおよび出力電圧Ｖｎを入力し、チャージポンプ回路ＣＰを制御する第１から第３の制御信号Ｐｂｓｔ、ＮｂｓｔおよびＮ２ｂｓｔを出力する。これにより、ＶｐＶｎレギュレータ回路ＲＥ＿ＶｐＶｎは、出力電圧Ｖｐを第１の設定電圧に昇圧し、維持するようにチャージポンプ回路ＣＰを制御する。また、ＶｐＶｎレギュレータ回路ＲＥ＿ＶｐＶｎは、出力電圧Ｖｎを第２の設定電圧に降圧し、維持するようにチャージポンプ回路ＣＰを制御する。ＶｐＶｎレギュレータ回路ＲＥ＿ＶｐＶｎの内部構成については、後で図８を参照して説明する。
【００２１】
図３は、発振回路ＲＯ、チャージポンプ回路ＣＰおよびＶｐＶｎレギュレータＲＥ＿ＶｐＶｎの関係をより詳細に示すブロック図である。本実施形態によるチャージポンプ回路ＣＰは、昇圧部（昇圧回路）ＢＤＳＴ＿Ｖｐ１と、降圧部（降圧回路）ＢＳＴ＿Ｖｎ１と、補助降圧部（補助降圧回路）ＢＳＴ＿Ｖｎ２とを備えている。
【００２２】
昇圧部ＢＳＴ＿Ｖｐ１は、第１のバッファＢＵＦＦ＿Ｖｐ１と、第１のチャージポンプ回路ＣＰ＿Ｖｐ１とを含む。第１のバッファＢＵＦＦ＿Ｖｐ１は、発振回路ＲＯからの発振信号ＯＳを受けてクロック信号Ｐｃｋａ、Ｐｃｋｂを生成する。第１のバッファＢＵＦＦ＿Ｖｐ１は、第１の制御信号Ｐｂｓｔに応じてクロック信号Ｐｃｋａ、Ｐｃｋｂの生成動作を実行または停止する。第１のチャージポンプ回路ＣＰ＿Ｖｐ１は、クロックＰｃｋａ、Ｐｃｋｂを受けて出力電圧Ｖｐを電源電圧Ｖｄ１から第１の設定電圧まで昇圧する。
【００２３】
降圧部ＢＳＴ＿Ｖｎ１は、第２のバッファＢＵＦＦ＿Ｖｎ１と、第２のチャージポンプ回路ＣＰ＿Ｖｎ１とを含む。第２のバッファＢＵＦＦ＿Ｖｎ１は、発振回路ＲＯからの発振信号ＯＳを受けてクロック信号Ｎｃｋａ、Ｎｃｋｂを生成する。第２のバッファＢＵＦＦ＿Ｖｎ１は、第２の制御信号Ｎｂｓｔに応じてクロック信号Ｎｃｋａ、Ｎｃｋｂの生成動作を実行または停止する。第２のチャージポンプ回路ＣＰ＿Ｖｎ１は、クロックＮｃｋａ、Ｎｃｋｂを受けて出力電圧Ｖｎを接地電圧ＧＮＤから第２の設定電圧まで降圧する。
【００２４】
補助降圧部（補助変圧部）ＢＳＴ＿Ｖｎ２は、第３のバッファＢＵＦＦ＿Ｖｎ２と、第３のチャージポンプ回路ＣＰ＿Ｖｎ２とを含む。第３のバッファＢＵＦＦ＿Ｖｎ２は、発振回路ＲＯからの発振信号ＯＳを受けてクロック信号Ｎ２ｃｋａ、Ｎ２ｃｋｂを生成する。第３のバッファＢＵＦＦ＿Ｖｎ２は、第３の制御信号Ｎ２ｂｓｔに応じてクロック信号Ｎ２ｃｋａ、Ｎ２ｃｋｂの生成動作を実行または停止する。第３のチャージポンプ回路ＣＰ＿Ｖｎ２は、クロックＮ２ｃｋａ、Ｎ２ｃｋｂを受けて、降圧部ＢＳＴ＿Ｖｎ１とともに出力電圧Ｖｎを降圧する。
【００２５】
補助降圧部ＢＳＴ＿Ｖｎ２は、降圧部ＢＳＴ＿Ｖｎ１と同じ構成を有し、降圧部ＢＳＴ＿Ｖｎ１に並列に接続されている。補助降圧部ＢＳＴ＿Ｖｎ２は、降圧部ＢＳＴ＿Ｖｎ１を補助し、出力電圧Ｖｎを短時間で接地電圧ＧＮＤから第２の設定電圧まで降圧するために設けられている。尚、補助降圧部ＢＳＴ＿Ｖｎ２の降圧能力は、降圧部ＢＳＴ＿Ｖｎ１のそれと等しくてもよく、あるいは、相違させてもよい。尚、降圧能力とは、チャージポンプ回路の単位時間当たりの出力電荷量またはチャージポンプ回路の降圧速度である。
【００２６】
ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、出力電圧Ｖｐを第１の設定電圧に維持するように第１の制御信号Ｐｂｓｔを第１のバッファＢＵＦＦ＿Ｖｐ１へフィードバックし、第１のバッファＢＵＦＦ＿Ｖｐ１の動作をアナログ値として制御する。例えば、出力電圧Ｖｐが第１の設定電圧（例えば、３Ｖ）よりも大きく下回っている場合、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、第１の制御信号Ｐｂｓｔを大きく立ち上げ、第１のバッファＢＵＦＦ＿Ｖｐ１から出力されるクロック信号Ｐｃｋａ、Ｐｃｋｂの振幅（パルス振幅）を大きくする。クロック信号Ｐｃｋａ、Ｐｃｋｂの振幅が大きくなると、図５のキャパシタＣｃｐ１、Ｃｃｐ２からキャパシタＣｃｐ３、Ｃｃｐ４へ受け渡す電荷量が多くなるので、各クロック信号Ｐｃｋａ、Ｐｃｋｂごとに出力電圧Ｖｐは大きく昇圧される。これにより、第１のチャージポンプ回路ＣＰ＿Ｖｐ１の昇圧能力を増大させ、出力電圧Ｖｐを第１の設定電圧に短時間で昇圧する。尚、昇圧能力とは、チャージポンプ回路の単位時間当たりの出力電荷量またはチャージポンプ回路の昇圧速度である。出力電圧Ｖｐが第１の設定電圧に近づくにつれて、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、第１の制御信号Ｐｂｓｔをアナログ値として小さくし、第１のバッファＢＵＦＦ＿Ｖｐ１から出力されるクロック信号Ｐｃｋａ、Ｐｃｋｂのパルス振幅を小さくしていく。クロック信号Ｐｃｋａ、Ｐｃｋｂのパルス振幅を小さくすると、図５のキャパシタＣｃｐ１、Ｃｃｐ２からキャパシタＣｃｐ３、Ｃｃｐ４へ受け渡す電荷量が少なくなるので、各クロック信号Ｐｃｋａ、Ｐｃｋｂごとに出力電圧Ｖｐは比較的小さく昇圧される。これにより、第１のチャージポンプ回路ＣＰ＿Ｖｐ１の昇圧能力を次第に低下させ、出力電圧Ｖｐを第１の設定電圧へ接近させる。そして、出力電圧Ｖｐが第１の設定電圧に等しくなると、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、出力電圧Ｖｐを第１の設定電圧に維持するように昇圧部ＢＳＴ＿Ｖｐ１を制御し、定常状態となる。
【００２７】
また、ＶｐＶｎレギュレータ回路ＲＥ＿ＶｐＶｎは、出力電圧Ｖｎを第２の設定電圧に維持するように第２の制御信号Ｎｂｓｔを第２のバッファＢＵＦＦ＿Ｖｎ１へフィードバックし、第２のバッファＢＵＦＦ＿Ｖｎ１の動作をアナログ値として制御する。例えば、出力電圧Ｖｎの絶対値が第２の設定電圧（例えば、−３Ｖ）の絶対値よりも大きく下回っている場合、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、第２の制御信号Ｎｂｓｔを大きく立ち上げ、第２のバッファＢＵＦＦ＿Ｖｎ１から出力されるクロック信号Ｎｃｋａ、Ｎｃｋｂのパルス振幅を大きくする。クロック信号Ｎｃｋａ、Ｎｃｋｂの振幅が大きくなると、図６のキャパシタＣｃｐ１３、Ｃｃｐ１４からキャパシタＣｃｐ１１、Ｃｃｐ１２へ受け渡す電荷量が多くなるので、各クロック信号Ｎｃｋａ、Ｎｃｋｂごとに出力電圧Ｖｎは大きく降圧される。これにより、第２のチャージポンプ回路ＣＰ＿Ｖｎ１の降圧能力を増大させ、出力電圧Ｖｎを第２の設定電圧に短時間で降圧する。尚、降圧能力とは、チャージポンプ回路の単位時間当たりの出力電荷量またはチャージポンプ回路の降圧速度である。出力電圧Ｖｎが第２の設定電圧に近づくにつれて、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、第２の制御信号Ｎｂｓｔをアナログ値として小さくし、第２のバッファＢＵＦＦ＿Ｖｎ１から出力されるクロック信号Ｎｃｋａ、Ｎｃｋｂのパルス振幅を小さくしていく。クロック信号Ｎｃｋａ、Ｎｃｋｂの振幅が小さくなると、図６のキャパシタＣｃｐ１３、Ｃｃｐ１４からキャパシタＣｃｐ１１、Ｃｃｐ１２へ受け渡す電荷量が少なくなるので、各クロック信号Ｎｃｋａ、Ｎｃｋｂごとに出力電圧Ｖｎは比較的小さく降圧される。これにより、第２のチャージポンプ回路ＣＰ＿Ｖｎ１の降圧能力を次第に低下させ、出力電圧Ｖｎを第２の設定電圧へ接近させる。そして、出力電圧Ｖｎが第２の設定電圧に等しくなると、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、出力電圧Ｖｎを第２の設定電圧に維持するように降圧部ＢＳＴ＿Ｖｎ１を制御し、定常状態となる。
【００２８】
さらに、ＶｐＶｎレギュレータ回路ＲＥ＿ＶｐＶｎは、出力電圧Ｖｎを第２の設定電圧へ短時間に降圧させるために第３の制御信号Ｎ２ｂｓｔを第３のバッファＢＵＦＦ＿Ｖｎ２へフィードバックし、第３のバッファＢＵＦＦ＿Ｖｎ２の動作を制御する。例えば、出力電圧Ｖｎと第２の設定電圧（例えば、−３Ｖ）との差が第１の電圧差（例えば、０．２Ｖ）以上である場合、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、第３の制御信号Ｎ３ｂｓｔをロジック値として立ち上げ、第３のバッファＢＵＦＦ＿Ｖｎ２からクロック信号Ｎ２ｃｋａ、Ｎ２ｃｋｂを出力させる。クロック信号Ｎ２ｃｋａ、Ｎ２ｃｋｂごとに、図７のキャパシタＣｃｐ１３、Ｃｃｐ１４からキャパシタＣｃｐ１１、Ｃｃｐ１２へ電荷が受け渡されるので、各クロック信号Ｐｃｋａ、Ｐｃｋｂごとに出力電圧Ｖｎは降圧される。これにより、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、第３のチャージポンプ回路ＣＰ＿Ｖｎ２の降圧動作を実行させ、降圧部ＢＳＴ＿Ｖｎ１とともに、出力電圧Ｖｎを第２の設定電圧に短時間で降圧する。即ち、補助降圧部ＢＳＴ＿Ｖｎ２は、出力電圧Ｖｎを第２の設定電圧に短時間で接近させるために降圧部ＢＳＴ＿Ｖｎ１を補助する。出力電圧Ｖｎが第２の設定電圧に接近し、出力電圧Ｖｎと第２の設定電圧との差が第１の電圧差未満になった場合、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、第３の制御信号Ｎ２ｂｓｔをロジック値として立ち下げ、第３のバッファＢＵＦＦ＿Ｖｎ２からのクロック信号Ｎｃｋａ、Ｎｃｋｂの出力を停止させる。これにより、第３のチャージポンプ回路ＣＰ＿Ｖｎ２の降圧動作を停止させ、第２のチャージポンプ回路ＣＰ＿Ｖｎ１が出力電圧Ｖｎを第２の設定電圧へ接近させる。その後、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、出力電圧Ｖｎを第２の設定電圧に維持するように降圧部ＢＳＴ＿Ｖｎ１を制御し、定常状態となる。尚、補助降圧部ＢＳＴ＿Ｖｎ２は、定常状態においては停止しているが、出力電圧Ｖｎの絶対値と第２の設定電圧の絶対値との差が第１の電圧差以上になった場合には再度起動する。
【００２９】
図４は、発振回路（リングオシレータ）ＲＯの内部構成の一例を示す回路図である。発振回路ＲＯは、トランジスタＭ１〜Ｍ１０と、抵抗ＲＭと、キャパシタＣＭ１、ＣＭ２と、インバータＩＲ１〜ＩＲ４とを備えている。トランジスタＭ１〜Ｍ１０、抵抗ＲＭおよびキャパシタＣＭ１、ＣＭ２は、カレントミラー回路を構成している。
【００３０】
奇数個のインバータＩＲ１〜ＩＲ３は、リング状に接続されている。インバータＩＲ１の出力はインバータＩＲ２の入力へ接続され、インバータＩＲ２の出力は、インバータＩＲ３の入力に接続され、並びに、インバータＩＲ３の出力は、インバータＩＲ１の入力へフィードバックされている。従って、インバータＩＲ１の出力が論理ハイである場合には、インバータＩＲ３は論理ロウをインバータＩＲ４へ出力するとともにインバータＩＲ１へも出力する。インバータＩＲ１の出力が論理ロウである場合には、インバータＩＲ３は論理ハイをインバータＩＲ４へ出力するとともにインバータＩＲ１の入力へも出力する。インバータＩＲ１に入力された信号がインバータＩＲ３から出力されるまでに所定時間だけかかる。従って、インバータＩＲ４は、論理ハイ（第１の電源電圧Ｖｄ１）と論理ロウ（接地電圧ＧＮＤ）とを所定の周期で繰り返し出力する。即ち、発振回路ＲＯは、論理ハイと論理ロウとを所定の周期で繰り返す発振信号ＯＳを出力する。
【００３１】
図５は、昇圧部ＢＳＴ＿Ｖｐ１の内部構成の一例を示す回路図である。昇圧部ＢＳＴ＿Ｖｐ１の第１のバッファＢＵＦＦ＿Ｖｐ１は、インバータＩｎ１、Ｉｎ２と、ｎ型トランジスタＴｎｔｓｔ１とを含む。インバータＩｎ１は、発振信号ＯＳの周期に従って、電源電圧Ｖｄ２（例えば、１．５Ｖ）と接地電圧ＧＮＤ（例えば、０Ｖ）とを繰り返し出力する。これにより、電源電圧Ｖｄ２を高レベル電圧とし、接地電圧ＧＮＤを低レベル電圧とするクロック信号Ｐｃｋａが生成される。インバータＩｎ２は、インバータＩｎ１の出力信号の反転信号をクロック信号Ｐｃｋｂとして出力する。従って、クロック信号Ｐｃｋｂは、クロック信号Ｐｃｋａと同じ振幅および周期を有するが、クロック信号Ｐｃｋａとは逆相の信号となる。
【００３２】
トランジスタＴｎｂｓｔ１は、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎからの第１の制御信号Ｐｂｓｔによってアナログ値として制御される。第１の制御信号Ｐｂｓｔが充分に高く、トランジスタＴｎｂｓｔ１が低抵抗で導通状態となっている場合、インバータＩｎ１、Ｉｎ２は、電源電圧Ｖｄ２と接地電圧ＧＮＤとの間の大きなパルス振幅を有するクロック信号Ｐｃｋａ、Ｐｃｋｂを出力する。第１の制御信号Ｐｂｓｔが低くなると、トランジスタＴｎｂｓｔ１が比較的高抵抗となるため、クロック信号Ｐｃｋａ、Ｐｃｋｂのパルス振幅は、比較的小さくなる。第１の制御信号Ｐｂｓｔが充分に低く、トランジスタＴｎｂｓｔ１が非導通状態となった場合、クロック信号Ｐｃｋａ、Ｐｃｋｂの振幅は、ほぼゼロになる。このように、第１の制御信号Ｐｂｓｔは、アナログ信号であり、クロック信号Ｐｃｋａ、Ｐｃｋｂの振幅をアナログ値として制御することができる。
【００３３】
第１のチャージポンプ回路ＣＰ＿Ｖｐ１は、ｎ型トランジスタＴｎｃｐ１〜Ｔｎｃｐ４と、ｐ型トランジスタＴｐｃｐ１〜Ｔｐｃｐ４と、キャパシタＣｃｐ１〜Ｃｃｐ４と、抵抗Ｒｃｐ１と、キャパシタＣｃｐ５とを備えている。トランジスタＴｎｃｐ１、Ｔｐｃｐ１、Ｔｎｃｐ３、Ｔｐｃｐ３は、電源電圧Ｖｄ１を入力するノードＮ１と、出力電圧Ｖｐを出力するノードＮ２との間に直列に接続されている。また、トランジスタＴｎｃｐ２、Ｔｐｃｐ２、Ｔｎｃｐ４、Ｔｐｃｐ４も、ノードＮ１とノードＮ２との間に直列に接続されており、トランジスタＴｎｃｐ１、Ｔｐｃｐ１、Ｔｎｃｐ３、Ｔｐｃｐ３に対して並列に接続されている。
【００３４】
トランジスタＴｎｃｐ１、Ｔｐｃｐ１の各ゲートは、共通にトランジスタＴｎｃｐ２とＴｐｃｐ２との間の接続ノードＮｃ２に接続されている。トランジスタＴｎｃｐ２、Ｔｐｃｐ２の各ゲートは、共通にトランジスタＴｎｃｐ１とＴｐｃｐ１との間の接続ノードＮｃ１に接続されている。即ち、トランジスタＴｎｃｐ１、Ｔｐｃｐ１の共通ゲートとトランジスタＴｎｃｐ２、Ｔｐｃｐ２の共通ゲートとは互いにクロス結合されている。
【００３５】
トランジスタＴｎｃｐ３、Ｔｐｃｐ３の各ゲートは、共通にトランジスタＴｎｃｐ４とＴｐｃｐ４との間の接続ノードＮｃ４に接続されている。トランジスタＴｎｃｐ４、Ｔｐｃｐ４の各ゲートは、共通にトランジスタＴｎｃｐ３とＴｐｃｐ３との間の接続ノードＮｃ３に接続されている。即ち、トランジスタＴｎｃｐ３、Ｔｐｃｐ３の共通ゲートとトランジスタＴｎｃｐ４、Ｔｐｃｐ４の共通ゲートとは互いにクロス結合されている。
【００３６】
キャパシタＣｃｐ１は、ノードＮｃ１とインバータＩｎ１の出力との間に接続されている。キャパシタＣｃｐ２は、ノードＮｃ２とインバータＩｎ２の出力との間に接続されている。キャパシタＣｃｐ３は、ノードＮｃ３とインバータＩｎ２の出力との間に接続されている。キャパシタＣｃｐ４は、ノードＮｃ４とインバータＩｎ１の出力との間に接続されている。
【００３７】
これにより、キャパシタＣｃｐ１、Ｃｃｐ４とキャパシタＣｃｐ２、Ｃｃｐ３とは、それぞれクロック信号Ｐｃｋａとクロック信号Ｐｃｋｂとを受けて、ノードＮｃ１、Ｎｃ４とノードＮｃ２、Ｎｃ３とを交互に昇圧する。即ち、第１のチャージポンプ回路ＣＰ＿Ｖｐ１は、電荷をノードＮ１からノードＮ２へ向かってポンピングする。これにより、第１のチャージポンプ回路ＣＰ＿Ｖｐ１は、クロック信号Ｐｃｋａ、Ｐｃｋｂのパルスを交互に受けることによって、電源電圧Ｖｄ１よりも高い出力電圧Ｖｐを出力することができる。尚、抵抗Ｒｃｐ１およびキャパシタＣｃｐ５は、出力電圧Ｖｐから高周波ノイズを除去するローパスフィルタとして機能する。
【００３８】
図６は、降圧部ＢＳＴ＿Ｖｎ１の内部構成の一例を示す回路図である。降圧部ＢＳＴ＿Ｖｎ１の第２のバッファＢＵＦＦ＿Ｖｎ１は、インバータＩｎ１１、Ｉｎ１２と、ｎ型トランジスタＴｎｔｓｔ１１とを含む。インバータＩｎ１１、Ｉｎ１２は、インバータＩｎ１、Ｉｎ２と同様に動作する。従って、電源電圧Ｖｄ２を高レベル電圧とし、接地電圧ＧＮＤを低レベル電圧とするクロック信号Ｎｃｋａ、Ｎｃｋｂが生成される。クロック信号Ｎｃｋａ、Ｎｃｋｂは、ともに同じ振幅および周期を有するが、互いに相補の信号となる。
【００３９】
トランジスタＴｎｂｓｔ１１は、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎからの第２の制御信号Ｎｂｓｔによってアナログ値として制御される。第２の制御信号Ｎｂｓｔが充分に高く、トランジスタＴｎｂｓｔ１１が低抵抗で導通状態となっている場合、インバータＩｎ１１、Ｉｎ１２は、電源電圧Ｖｄ２と接地電圧ＧＮＤとの間の大きな振幅を有するクロック信号Ｎｃｋａ、Ｎｃｋｂを出力する。第２の制御信号Ｎｂｓｔが低くなると、トランジスタＴｎｂｓｔ１１が比較的高抵抗となるため、クロック信号Ｎｃｋａ、Ｎｃｋｂの振幅は、比較的小さくなる。第２の制御信号Ｎｂｓｔが充分に低く、トランジスタＴｎｂｓｔ１１が非導通状態となった場合、クロック信号Ｎｃｋａ、Ｎｃｋｂの振幅は、ほぼゼロになる。このように、第２の制御信号Ｎｂｓｔは、アナログ信号であり、クロック信号Ｎｃｋａ、Ｎｃｋｂの振幅をアナログ値として制御することができる。
【００４０】
第２のチャージポンプ回路ＣＰ＿Ｖｎ１は、ｎ型トランジスタＴｎｃｐ１１〜Ｔｎｃｐ１４と、ｐ型トランジスタＴｐｃｐ１１〜Ｔｐｃｐ１４と、キャパシタＣｃｐ１１〜Ｃｃｐ１４と、抵抗Ｒｃｐ１１と、キャパシタＣｃｐ１５とを備えている。トランジスタＴｐｃｐ１、Ｔｎｃｐ１、Ｔｐｃｐ３、Ｔｎｃｐ３は、接地電圧ＧＮＤに接続されたノードＮ１１と、出力電圧Ｖｎを出力するノードＮ１２との間に直列に接続されている。また、トランジスタＴｐｃｐ１２、Ｔｎｃｐ１２、Ｔｐｃｐ１４、Ｔｎｃｐ１４も、ノードＮ１１とノードＮ１２との間に直列に接続されており、トランジスタＴｐｃｐ１１、Ｔｎｃｐ１１、Ｔｐｃｐ１３、Ｔｎｃｐ１３に対して並列に接続されている。
【００４１】
トランジスタＴｐｃｐ１１、Ｔｎｃｐ１１の各ゲートは、共通にトランジスタＴｐｃｐ１２とＴｎｃｐ１２との間の接続ノードＮｃ１２に接続されている。トランジスタＴｐｃｐ１２、Ｔｎｃｐ１２の各ゲートは、共通にトランジスタＴｐｃｐ１１とＴｎｃｐ１１との間の接続ノードＮｃ１１に接続されている。即ち、トランジスタＴｐｃｐ１１、Ｔｎｃｐ１１の共通ゲートとトランジスタＴｐｃｐ１２、Ｔｎｃｐ１２の共通ゲートとは互いにクロス結合されている。
【００４２】
トランジスタＴｎｃｐ１３、Ｔｐｃｐ１３の各ゲートは、共通にトランジスタＴｎｃｐ１４とＴｐｃｐ１４との間の接続ノードＮｃ１４に接続されている。トランジスタＴｎｃｐ１４、Ｔｐｃｐ１４の各ゲートは、共通にトランジスタＴｎｃｐ１３とＴｐｃｐ１３との間の接続ノードＮｃ１３に接続されている。即ち、トランジスタＴｎｃｐ１３、Ｔｐｃｐ１３の共通ゲートとトランジスタＴｎｃｐ１４、Ｔｐｃｐ１４の共通ゲートとは互いにクロス結合されている。
【００４３】
キャパシタＣｃｐ１１は、ノードＮｃ１１とインバータＩｎ１１の出力との間に接続されている。キャパシタＣｃｐ１２は、ノードＮｃ１２とインバータＩｎ１２の出力との間に接続されている。キャパシタＣｃｐ１３は、ノードＮｃ１３とインバータＩｎ１２の出力との間に接続されている。キャパシタＣｃｐ１４は、ノードＮｃ１４とインバータＩｎ１１の出力との間に接続されている。
【００４４】
これにより、キャパシタＣｃｐ１１、Ｃｃｐ１４とキャパシタＣｃｐ１２、Ｃｃｐ１３とは、それぞれクロック信号Ｎｃｋａとクロック信号Ｎｃｋｂとを受けて、ノードＮｃ１１、Ｎｃ１４とノードＮｃ１２、Ｎｃ１３とを交互に降圧する。即ち、第２のチャージポンプ回路ＣＰ＿Ｖｎ１は、第１のチャージポンプ回路ＣＰ＿Ｖｐ１とは逆に、電荷をノードＮ１２からノードＮ１１へ向かってポンピングする。これにより、第２のチャージポンプ回路ＣＰ＿Ｖｎ１は、クロック信号Ｎｃｋａ、Ｎｃｋｂのパルスを交互に受けることによって、接地電圧ＧＮＤよりも低い出力電圧Ｖｎを出力することができる。
【００４５】
尚、抵抗Ｒｃｐ１１およびキャパシタＣｃｐ１５は、出力電圧Ｖｎから高周波ノイズを除去するローパスフィルタとして機能する。
【００４６】
図７は、補助降圧部ＢＳＴ＿Ｖｎ２の内部構成の一例を示す回路図である。補助降圧部ＢＳＴ＿Ｖｎ２の第３のバッファＢＵＦＦ＿Ｖｎ２の構成は、降圧部ＢＳＴ＿Ｖｎ１の第２のバッファＢＵＦＦ＿Ｖｎ１の構成と同様でよい。ただし、第３のバッファＢＵＦＦ＿Ｖｎ２のｎ型トランジスタＴｎｂｓｔ１１は、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎからの第３の制御信号Ｎ２ｂｓｔによってロジック値として制御（デジタル制御）される。即ち、第３のバッファＢＵＦＦ＿Ｖｎ２のトランジスタＴｎｂｓｔ１１は、オン状態またはオフ状態のいずれかに制御される。例えば、第３の制御信号Ｎ２ｂｓｔが論理ハイである場合、トランジスタＴｎｂｓｔ１１は、オン状態となり、インバータＩｎ１１、Ｉｎ１２は、クロック信号Ｎ２ｃｋａ、Ｎ２ｃｋｂを出力する。第３の制御信号Ｎ２ｂｓｔが論理ロウである場合、トランジスタＴｎｂｓｔ１１はオフ状態となり、インバータＩｎ１１、Ｉｎ１２は、クロック信号Ｎ２ｃｋａ、Ｎ２ｃｋｂの出力を停止する。このように、第３の制御信号Ｎ２ｂｓｔは、ロジック信号であり、クロック信号Ｎ２ｃｋａ、Ｎ２ｃｋｂをオン／オフ制御する。
【００４７】
第３のチャージポンプ回路ＣＰ＿Ｖｎ２の構成は、第２のチャージポンプ回路ＣＰ＿Ｖｎ１の構成と同様でよい。従って、第３のチャージポンプ回路ＣＰ＿Ｖｎ２は、クロック信号Ｎ２ｃｋａ、Ｎ２ｃｋｂに従って、電荷をノードＮ１２からノードＮ１１へ向かって受け渡す。クロック信号Ｎ２ｃｋａ、Ｎ２ｃｋｂごとに、図７のキャパシタＣｃｐ１、Ｃｃｐ２からキャパシタＣｃｐ３、Ｃｃｐ４へ電荷を受け渡す。これにより、第３のチャージポンプ回路ＣＰ＿Ｖｎ２は、クロック信号Ｎ２ｃｋａ、Ｎ２ｃｋｂのパルスを交互に受けることによって、第２のチャージポンプ回路ＣＰ＿Ｖｎ１とともに出力電圧Ｖｎを接地電圧ＧＮＤよりも低い電圧へ降圧することができる。
【００４８】
補助降圧部ＢＳＴ＿Ｖｎ２は、出力電圧Ｖｎを接地電圧ＧＮＤから第２の設定電圧に短時間で接近させるために降圧部ＢＳＴ＿Ｖｎ１とともに降圧動作を行う。出力電圧Ｖｎと第２の設定電圧との差が所定電圧値未満になった場合、補助降圧部ＢＳＴ＿Ｖｎ２は停止し、降圧部ＢＳＴ＿Ｖｎ１が継続して降圧動作を行う。その後、出力電圧Ｖｎを第２の設定電圧に維持する定常状態においては、出力電圧Ｖｎと第２の設定電圧との差が所定電圧値以上にならない限りにおいて、補助降圧部ＢＳＴ＿Ｖｎ２は停止したままである。一方、定常状態において、降圧部ＢＳＴ＿Ｖｎ１は出力電圧Ｖｎを第２の設定電圧に維持するように制御される。尚、第１〜第３のチャージポンプ回路ＣＰ＿Ｖｐ１、ＣＰ＿Ｖｎ１、ＣＰ＿Ｖｐ２の構成は、特に限定されず、図５〜図７に示す構成とは異なる構成を有するチャージポンプ回路であってもよい。
【００４９】
図８は、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎの内部構成の一例を示す回路図である。ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、オペアンプＡＭＰｐ１、ＡＭＰｎ１、ＡＭＰｎ２と、分圧回路Ｄｉｖｐ、Ｄｉｖｎと、トランジスタＴｂｓｔｎと、インバータＩｎｎと、キャパシタＣｐ１、Ｃｐ２、Ｃｎ１、Ｃｎ２と、トランジスタＴｎｐ１、Ｔｎｎ１〜Ｔｎｎ３とを備えている。
【００５０】
分圧回路Ｄｉｖｐは、出力電圧Ｖｐと接地電圧ＧＮＤとの間に直列に接続されたダイオードＤｐ１〜Ｄｐ３および抵抗Ｒｐ１〜Ｒｐ４を備えている。これにより、分圧回路Ｄｉｖｐは、出力電圧Ｖｐを分圧した第１のモニタ電圧Ｖｍｏｎｐを生成する。第１のモニタ電圧Ｖｍｏｎｐは、出力電圧Ｖｐに追従して変化する電圧であり、分圧回路Ｄｉｖｐの抵抗を変更することによって調節することができる。
【００５１】
キャパシタＣｐ１、Ｃｐ２は、第１のモニタ電圧Ｖｍｏｎｐおよび第１の制御信号Ｐｂｓｔから高周波ノイズを除去し、第１のモニタ電圧Ｖｍｏｎｐおよび第１の制御信号Ｐｂｓｔを安定させるために設けられている。トランジスタＴｎｐ１は、信号ＶＢに基づいた電流値を流す定電流源として機能する。
【００５２】
オペアンプＡＭＰｐ１は、出力電圧Ｖｐに応じた第１のモニタ電圧Ｖｍｏｎｐと第３の基準電圧Ｖｒｅｆとを比較する。オペアンプＡＭＰｐ１は、電源電圧Ｖｄ２と接地電圧ＧＮＤとの間に接続され、第１のモニタ電圧Ｖｍｏｎｐと第３の基準電圧Ｖｒｅｆとの比較結果を第１の制御信号Ｐｂｓｔとして出力する。
【００５３】
例えば、出力電圧Ｖｐを第１の設定電圧（例えば、３Ｖ）に昇圧したときに、第１のモニタ電圧Ｖｍｏｎｐは１Ｖになると仮定する。この場合、第３の基準電圧Ｖｒｅｆは、１Ｖに設定される。これにより、出力電圧Ｖｐが第１の設定電圧よりも低く、第１のモニタ電圧Ｖｍｏｎｐが１Ｖよりも低い場合、オペアンプＡＭＰｐ１は、第１の制御電圧Ｐｂｓｔを上昇させて図５の昇圧部ＢＳＴ＿Ｖｐ１の昇圧能力を上げる。これにより、出力電圧Ｖｐが昇圧される。一方、出力電圧Ｖｐが第１の設定電圧に接近すると、第１のモニタ電圧Ｖｍｏｎｐが１Ｖに接近し、オペアンプＡＭＰｐ１は、第１の制御電圧Ｐｂｓｔを低下させて昇圧部ＢＳＴ＿Ｖｐ１の昇圧能力を低下させる。これにより、出力電圧Ｖｐの昇圧動作が緩和される。さらに、出力電圧Ｖｐが第１の設定電圧にほぼ等しくなると、第１のモニタ電圧Ｖｍｏｎｐが１Ｖにほぼ等しくなり、オペアンプＡＭＰｐ１は、第１の制御電圧Ｐｂｓｔを立ち下げる。そして、昇圧部ＢＳＴ＿Ｖｐ１は、出力電圧Ｖｐを第１の設定電圧に維持するように動作する。
【００５４】
このように、オペアンプＡＭＰｐ１は、出力電圧Ｖｐに応じた第１のモニタ電圧Ｖｍｏｎｐと第３の基準電圧Ｖｒｅｆとを比較し、その比較結果を第１の制御信号Ｐｂｓｔとして昇圧部ＢＳＴ＿Ｖｐ１へフィードバックする。これにより、出力電圧Ｖｐは第１の設定電圧に維持され得る。
【００５５】
分圧回路Ｄｉｖｎは、出力電圧Ｖｎと電源電圧Ｖｄ２との間に直列に接続されたダイオードＤｎ１、Ｄｎ２および抵抗Ｒｎ１、Ｒｎ２を備えている。これにより、分圧回路Ｄｉｖｎは、出力電圧Ｖｎを分圧した第２のモニタ電圧Ｖｍｏｎｎ１および第３のモニタ電圧Ｖｍｏｎｎ２を生成する。尚、第３のモニタ電圧Ｖｍｏｎｎ２と第２のモニタ電圧Ｖｍｏｎｎ１との間には抵抗Ｒｎ１が介在するので、第３のモニタ電圧Ｖｍｏｎｎ２は、第２のモニタ電圧Ｖｍｏｎｎ１よりも低い電圧となる。第２のモニタ電圧Ｖｍｏｎｎ１および第３のモニタ電圧Ｖｍｏｎｎ２は、分圧回路Ｄｉｖｎの抵抗Ｒｎ１、Ｒｎ２を変更することによって調節することができる。
【００５６】
キャパシタＣｎ１、Ｃｎ２は、第２および第３の制御信号Ｎｂｓｔ、Ｎ２ｂｓｔから高周波ノイズを除去し、第２および第３の制御信号Ｎｂｓｔ、Ｎ２ｂｓｔを安定させるために設けられている。トランジスタＴｎｎ１〜Ｔｎｎ３は、ダイオードＤｎ２の電流を折り返すミラー回路であり定電流源として機能する。
【００５７】
オペアンプＡＭＰｎ１は、出力電圧Ｖｎに応じた第２のモニタ電圧Ｖｍｏｎｎ１と接地電圧ＧＮＤ（第２の基準電圧）とを比較する。オペアンプＡＭＰｎ１は、電源電圧Ｖｄ２と出力電圧Ｖｎとの間に接続され、第２のモニタ電圧Ｖｍｏｎｎ１と接地電圧ＧＮＤとの比較結果を第２の制御信号Ｎｂｓｔとして出力する。
【００５８】
例えば、出力電圧Ｖｎを第２の設定電圧（例えば、−３Ｖ）に降圧したとき、第２のモニタ電圧Ｖｍｏｎｎ１は接地電圧ＧＮＤに等しく０Ｖになると仮定する。この場合、出力電圧Ｖｎが第２の設定電圧よりも高く、第２のモニタ電圧Ｖｍｏｎｎ１が接地電圧ＧＮＤよりも高い場合、オペアンプＡＭＰｎ１は、第２の制御電圧Ｎｂｓｔを上昇させて図６の降圧部ＢＳＴ＿Ｖｎ１の降圧能力を上げる。これにより、出力電圧Ｖｎが降圧される。一方、出力電圧Ｖｎが低下して第２の設定電圧に接近すると、第２のモニタ電圧Ｖｍｏｎｎ１が接地電圧ＧＮＤに接近し、オペアンプＡＭＰｎ１は、第２の制御電圧Ｎｂｓｔを低下させて降圧部ＢＳＴ＿Ｖｎ１の降圧能力を低下させる。これにより、出力電圧Ｖｎの降圧動作が緩和される。さらに、出力電圧Ｖｎが第２の設定電圧にほぼ等しくなると、第２のモニタ電圧Ｖｍｏｎｎ１が接地電圧ＧＮＤにほぼ等しくなり、オペアンプＡＭＰｎ１は、第２の制御電圧Ｎｂｓｔを立ち下げる。そして、降圧部ＢＳＴ＿Ｖｎ１は、出力電圧Ｖｎを第２の設定電圧に維持するように動作する。
【００５９】
このように、オペアンプＡＭＰｎ１は、出力電圧Ｖｎに応じた第２のモニタ電圧Ｖｍｏｎｎ１と第２の基準電圧としての接地電圧ＧＮＤとを比較し、その比較結果を第２の制御信号Ｎｂｓｔとして降圧部ＢＳＴ＿Ｖｎ１へフィードバックする。これにより、出力電圧Ｖｎは第２の設定電圧に維持され得る。
【００６０】
オペアンプＡＭＰｎ２は、差動増幅部のほか、ｐ型トランジスタＴｂｓｔｎと、インバータＩｎｎとを含む。オペアンプＡＭＰｎ２は、出力電圧Ｖｎに応じた第３のモニタ電圧Ｖｍｏｎｎ２と接地電圧ＧＮＤ（第２の基準電圧）とを比較する。オペアンプＡＭＰｎ２は、電源電圧Ｖｄ２と出力電圧Ｖｎとの間に接続され、第３のモニタ電圧Ｖｍｏｎｎ２と接地電圧ＧＮＤとの比較結果を第３の制御信号Ｎ２ｂｓｔとして出力する。
【００６１】
オペアンプＡＭＰｎ２の差動増幅部の出力は、ｐ型トランジスタＴｂｓｔｎのゲートに接続されている。トランジスタＴｂｓｔｎは、差動増幅部の出力に応じて電源電圧Ｖｄ２をインバータＩｎｎへ電気的に接続しあるいは切断する。インバータＩｎｎは、電源電圧Ｖｄ２に接続された場合に接地電圧ＧＮＤ（論理ロウ）を第３の制御信号Ｎ２ｂｓｔとして出力する。一方、インバータＩｎｎは、電源電圧Ｖｄ２から切断された場合に電源電圧Ｖｄ２（論理ハイ）を第３の制御信号Ｎ２ｂｓｔとして出力する。
【００６２】
例えば、出力電圧Ｖｎを第２の設定電圧（例えば、−３Ｖ）に降圧したとき、第３のモニタ電圧Ｖｍｏｎｎ２は−０．２Ｖになると仮定する。即ち、第３のモニタ電圧Ｖｍｏｎｎ２は、第２のモニタ電圧Ｖｍｏｎｎ１と同様に出力電圧Ｖｎに応じた電圧であるが、第２のモニタ電圧Ｖｍｏｎｎ１よりも低い電圧になる。よって、出力電圧Ｖｎを接地電圧ＧＮＤから低下させていくと、第３のモニタ電圧Ｖｍｏｎｎ２は、第２のモニタ電圧Ｖｍｏｎｎ１よりも先に接地電圧ＧＮＤ（０Ｖ）に等しくなる。第３のモニタ電圧Ｖｍｏｎｎ２が接地電圧ＧＮＤ（０Ｖ）に等しくなったときの出力電圧Ｖｎと第２の設定電圧との差を第１の電圧差とする。
【００６３】
出力電圧Ｖｎが第２の設定電圧よりも高く、出力電圧Ｖｎと第２の設定電圧との差が第１の電圧差値以上である場合、オペアンプＡＭＰｎ２は、第３の制御電圧Ｎ２ｂｓｔを論理ハイに立ち上げて図７の補助降圧部ＢＳＴ＿Ｖｎ２を駆動する。これにより、補助降圧部ＢＳＴ＿Ｖｎ２は、降圧部ＢＳＴ＿Ｖｎ１とともに出力電圧Ｖｎを降圧する。一方、出力電圧Ｖｎが第２の設定電圧に接近し、出力電圧Ｖｎと第２の設定電圧との差が第１の電圧差値未満になると、第３のモニタ電圧Ｖｍｏｎｎ２が接地電圧ＧＮＤを下回る。このとき、オペアンプＡＭＰｎ２は、第３の制御電圧Ｎ２ｂｓｔを論理ロウに立ち下げ、補助降圧部ＢＳＴ＿Ｖｎ２を停止させる。これにより、出力電圧Ｖｎの降圧動作が停止する。即ち、出力電圧Ｖｎと第２の設定電圧との差が第１の電圧差値未満になると、補助降圧部ＢＳＴ＿Ｖｎ２は停止する。尚、降圧部ＢＳＴ＿Ｖｎ１は降圧動作を継続する。
【００６４】
このように、オペアンプＡＭＰｎ２は、出力電圧Ｖｎに応じた第３のモニタ電圧Ｖｍｏｎｎ２と接地電圧ＧＮＤとを比較し、その比較結果を第３の制御信号Ｎ２ｂｓｔとして補助降圧部ＢＳＴ＿Ｖｎ２へフィードバックする。これにより、補助降圧部ＢＳＴ＿Ｖｎ２は、出力電圧Ｖｎを短時間で第２の設定電圧に接近させるために降圧部ＢＳＴ＿Ｖｎ１を補助することができる。
【００６５】
図９は、スイッチング装置１００の起動時おける出力電圧Ｖｐ、出力電圧Ｖｎ、第１〜第３の制御信号Ｐｂｓｔ、Ｎｂｓｔ、Ｎ２ｂｓｔの動作を示すグラフである。尚、横軸は時間を示し、縦軸は電圧値を示す。また、グラフのＶｎは、本実施形態による出力電圧を示し、Ｖｎ０は、補助降圧部ＢＳＴ＿Ｖｎ２の無いスイッチング装置の出力電圧を示す。
【００６６】
時点ｔ０においてスイッチング装置１００が起動する。このとき、出力電圧Ｖｐおよび出力電圧Ｖｎはそれぞれ第１の設定電圧（例えば、３Ｖ）および第２の設定電圧（例えば、−３Ｖ）から大きく離れている。従って、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、第１〜第３の制御信号Ｐｂｓｔ、Ｎｂｓｔ、Ｎ２ｂｓｔをすべて立ち上げる。これにより、昇圧部ＢＳＴ＿Ｖｐ１は、出力電圧Ｖｐを昇圧し、降圧部ＢＳＴ＿Ｖｎ１および補助降圧部ＢＳＴ＿Ｖｎ２は、出力電圧Ｖｎを降圧する。このとき、降圧部ＢＳＴ＿Ｖｎ１だけでなく、補助降圧部ＢＳＴ＿Ｖｎ２も出力電圧Ｖｎを降圧するので、出力電圧Ｖｎは高速で低下する（高速ブースト動作）。
【００６７】
時点ｔ１において、出力電圧Ｖｎと第２の設定電圧（例えば、−３Ｖ）との差が第１の電圧差Ｖｄ未満になると、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、第３の制御信号Ｎ２ｂｓｔを立ち下げる。これにより、補助降圧部ＢＳＴ＿Ｖｎ２は降圧動作を停止し、高速ブースト動作が終了する。一方、昇圧部ＢＳＴ＿Ｖｐ１は昇圧動作を継続し、降圧部ＢＳＴ＿Ｖｎ１は降圧動作を継続する。従って、ｔ１〜ｔ２において、出力電圧Ｖｎの傾きは、Ｖｎ０の傾きとほぼ等しくなる（通常ブースト動作）。
【００６８】
時点ｔ２において、出力電圧Ｖｎと第２の設定電圧とがほぼ等しくなると、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、第２の制御信号Ｎｂｓｔを立ち下げる。これにより、降圧部ＢＳＴ＿Ｖｎ１は降圧動作を停止する。
【００６９】
また、出力電圧Ｖｐと第１の設定電圧（例えば、３Ｖ）とがほぼ等しくなると、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、第１の制御信号Ｐｂｓｔも立ち下げる。これにより、昇圧部ＢＳＴ＿Ｖｐ１は昇圧動作を停止し、通常ブースト動作が終了する。
【００７０】
その後、出力電圧Ｖｎを第２の設定電圧に維持し、出力電圧Ｖｐを第１の設定電圧に維持するために、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、第１および第２の制御信号Ｐｂｓｔ、Ｎｂｓｔによって、昇圧部ＢＳＴ＿Ｖｐ１および降圧部ＢＳＴ＿Ｖｎ１を制御する（定常状態）。
【００７１】
このように、本実施形態によるスイッチング装置１００は、降圧部ＢＳＴ＿Ｖｎ１に並列して補助変圧部ＢＳＴ＿Ｖｐ２を備えている。補助変圧部ＢＳＴ＿Ｖｐ２は、出力電圧Ｖｎを第２の基準電圧へ接近させるときに降圧部ＢＳＴ＿Ｖｎ１ともに降圧動作する。これにより、出力電圧Ｖｎは、高速にかつ短時間で第２の基準電圧の近傍まで降圧され得る。その結果、スイッチング装置１００は、出力電圧Ｖｎを短時間で定常状態にすることができる。
【００７２】
一方、出力電圧Ｖｎを第２の設定電圧に維持している定常状態において、補助降圧部ＢＳＴ＿Ｖｎ２は降圧動作を停止している。従って、定常状態においては、スイッチング装置１００の消費電力は小さくなる。このように、スイッチング装置１００は、降圧能力の向上と消費電力の低減とを両立させることができる。
【００７３】
図１０は、本実施形態によるスイッチ回路ＳＷの切替え時における出力電圧Ｖｐおよび出力電圧Ｖｎの動作を示すグラフである。尚、第１〜第３の制御信号Ｐｂｓｔ、Ｎｂｓｔ、Ｎ２ｂｓｔの動作については、図１０では省略している。
【００７４】
時点ｔ１０以前において、出力電圧Ｖｐおよび出力電圧Ｖｎは、それぞれ第１および第２の設定電圧に維持されており、定常状態である。
【００７５】
時点ｔ１０において図１に示す入力信号Ｖｃ［ｎ］が変化し、スイッチ回路ＳＷが切り替わる。このとき、出力電圧Ｖｐが大きく低下し、出力電圧Ｖｎが大きく上昇している。従って、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは第１の制御信号Ｐｂｓｔを立ち上げ、昇圧部ＢＳＴ＿Ｖｐ１は出力電圧Ｖｐを昇圧する。また、出力電圧Ｖｎと第２の設定電圧との差が第１の電圧差Ｖｄを超えると、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは第２の制御信号Ｎｂｓｔおよび第３の制御信号Ｎ２ｂｓｔを立ち上げ、降圧部ＢＳＴ＿Ｖｎ１および補助降圧部ＢＳＴ＿Ｖｎ２がともに降出力電圧Ｖｎを降圧する。従って、出力電圧Ｖｎは高速ブースト動作によって降圧される。
【００７６】
時点ｔ１１において、出力電圧Ｖｎと第２の設定電圧との差が第１の電圧差Ｖｄ未満になると、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、第３の制御信号Ｎ２ｂｓｔを立ち下げる。これにより、補助降圧部ＢＳＴ＿Ｖｎ２は降圧動作を停止し、高速ブースト動作が終了する。一方、昇圧部ＢＳＴ＿Ｖｐ１は昇圧動作を継続し、降圧部ＢＳＴ＿Ｖｎ１は降圧動作を継続する。従って、ｔ１１〜ｔ１２において、出力電圧Ｖｎは通常ブースト動作によって降圧される。
【００７７】
時点ｔ１２において、出力電圧Ｖｎと第２の設定電圧とがほぼ等しくなり、出力電圧Ｖｐと第１の設定電圧とがほぼ等しくなると、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、第１および第２の制御信号Ｐｂｓｔ、Ｎｂｓｔを立ち下げる。その後、昇圧部ＢＳＴ＿Ｖｐ１および降圧部ＢＳＴ＿Ｖｎ１は定常状態になる。
【００７８】
このように、本実施形態によるスイッチング装置１００は、起動時だけでなく、スイッチ回路ＳＷの切り替え時においても、高速ブースト動作および通常ブースト動作によって出力電圧Ｖｎを短時間で定常状態にすることができる。また、定常状態において、補助変圧部ＢＳＴ＿Ｖｐ２は降圧動作を停止している。従って、スイッチング装置１００は、スイッチ回路ＳＷの切り替え時においても、降圧能力の向上と消費電力の低減とを両立させることができる。
【００７９】
（第２の実施形態）
図１１は、第２の実施形態による発振回路ＲＯ、チャージポンプ回路ＣＰおよびＶｐＶｎレギュレータＲＥ＿ＶｐＶｎの関係をより詳細に示すブロック図である。第２の実施形態によるチャージポンプ回路ＣＰは、補助降圧部ＢＳＴ＿Ｖｎ２に代えて、補助昇圧部（補助昇圧回路）ＢＳＴ＿Ｖｐ２を備えている。補助昇圧部ＢＳＴ＿Ｖｐ２は、出力電圧Ｖｐの昇圧動作を補助する。第２の実施形態のその他の構成は、第１の実施形態の対応する構成と同様でよい。
【００８０】
補助昇圧部ＢＳＴ＿Ｖｐ２は、第３のバッファＢＵＦＦ＿Ｖｐ２と、第３のチャージポンプ回路ＣＰ＿Ｖｐ２とを含む。第３のバッファＢＵＦＦ＿Ｖｐ２は、発振回路ＲＯからの発振信号ＯＳを受けてクロック信号Ｐ２ｃｋａ、Ｐ２ｃｋｂを生成する。第３のバッファＢＵＦＦ＿Ｖｐ２は、第３の制御信号Ｐ２ｂｓｔに応じてクロック信号Ｐ２ｃｋａ、Ｐ２ｃｋｂの生成動作を実行または停止する。第３のチャージポンプ回路ＣＰ＿Ｖｐ２は、クロックＰ２ｃｋａ、Ｐ２ｃｋｂを受けて、昇圧部ＢＳＴ＿Ｖｐ１とともに出力電圧Ｖｐを昇圧する。
【００８１】
補助昇圧部ＢＳＴ＿Ｖｐ２は、昇圧部ＢＳＴ＿Ｖｐ１と同じ構成を有し、昇圧部ＢＳＴ＿Ｖｐ１に並列に接続されている。補助昇圧部ＢＳＴ＿Ｖｐ２は、昇圧部ＢＳＴ＿Ｖｐ１を補助し、出力電圧Ｖｐを短時間で電源電圧Ｖｄ２から第１の設定電圧まで昇圧するために設けられている。尚、補助昇圧部ＢＳＴ＿Ｖｐ２の昇圧能力は、昇圧部ＢＳＴ＿Ｖｐ１のそれと等しくてもよく、あるいは、相違させてもよい。
【００８２】
ＶｐＶｎレギュレータ回路ＲＥ＿ＶｐＶｎは、第１の実施形態と同様に、第１および第２の制御信号ＰｂｓｔおよびＮｂｓｔを第１および第２のバッファＢＵＦＦ＿Ｖｐ１、ＢＵＦＦ＿Ｖｎ１へフィードバックする。
【００８３】
さらに、ＶｐＶｎレギュレータ回路ＲＥ＿ＶｐＶｎは、出力電圧Ｖｐを第１の設定電圧へ短時間に昇圧するように第３の制御信号Ｐ２ｂｓｔを第３のバッファＢＵＦＦ＿Ｖｐ２へフィードバックし、第３のバッファＢＵＦＦ＿Ｖｐ２の動作を制御する。例えば、出力電圧Ｖｐと第２の設定電圧（例えば、３Ｖ）との差が所定電圧値（例えば、０．２Ｖ）以上である場合、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、第３の制御信号Ｐ３ｂｓｔをロジック値として立ち上げ、第３のバッファＢＵＦＦ＿Ｖｐ２からクロック信号Ｐ２ｃｋａ、Ｐ２ｃｋｂを出力させる。これにより、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、第３のチャージポンプ回路ＣＰ＿Ｖｐ２の昇圧動作を実行させ、昇圧部ＢＳＴ＿Ｖｐ１とともに、出力電圧Ｖｐを第１の設定電圧に短時間で昇圧する。即ち、補助昇圧部ＢＳＴ＿Ｖｐ２は、出力電圧Ｖｐを第１の設定電圧に短時間で接近させるために昇圧部ＢＳＴ＿Ｖｐ１を補助する。出力電圧Ｖｐが第１の設定電圧に接近し、出力電圧Ｖｐと第１の設定電圧との差が第２の電圧差未満になった場合、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、第３の制御信号Ｐ２ｂｓｔをロジック値として立ち下げ、第３のバッファＢＵＦＦ＿Ｖｐ２からのクロック信号Ｐｃｋａ、Ｐｃｋｂの出力を停止させる。これにより、第３のチャージポンプ回路ＣＰ＿Ｖｐ２の昇圧動作を停止させ、第１のチャージポンプ回路ＣＰ＿Ｖｐ１が出力電圧Ｖｐを第１の設定電圧へ接近させる。その後、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、出力電圧Ｖｐを第１の設定電圧に維持するように昇圧部ＢＳＴ＿Ｖｐ１を制御し、定常状態となる。尚、補助昇圧部ＢＳＴ＿Ｖｐ２は、出力電圧Ｖｐと第１の設定電圧との差が第２の電圧差以上になった場合にデジタル的に動作するので、定常状態においては停止している。
【００８４】
補助昇圧部ＢＳＴ＿Ｖｐ２の構成は、図６に示す昇圧部ＢＳＴ＿Ｖｐ１の構成と同じである。
【００８５】
図１２は、第２の実施形態によるＶｐＶｎレギュレータＲＥ＿ＶｐＶｎの内部構成の一例を示す回路図である。第２の実施形態によるＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、ＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、オペアンプＡＭＰｐ１、ＡＭＰｎ１、ＡＭＰｐ２と、分圧回路Ｄｉｖｐ、Ｄｉｖｎと、トランジスタＴｂｓｔｐと、インバータＩｎｐと、キャパシタＣｐ１〜Ｃｐ３、Ｃｎ１と、トランジスタＴｎｐ１〜Ｔｎｐ３、Ｔｎｎ１とを備えている。尚、オペアンプＡＭＰｐ１、ＡＭＰｎ１、ＡＭＰｐ２、および、分圧回路Ｄｉｖｐ、Ｄｉｖｎの構成およびそれらの接続関係は、第１の実施形態の対応する構成および接続関係と同様でよい。
【００８６】
第２の実施形態によるＶｐＶｎレギュレータＲＥ＿ＶｐＶｎは、第３の制御信号Ｐ２ｂｓｔを生成するために、図８のオペアンプＡＭＰｎ２に代わってオペアンプＡＭＰｐ２を備えている。
【００８７】
オペアンプＡＭＰｐ２は、差動増幅部のほか、ｐ型トランジスタＴｂｓｔｐと、インバータＩｎｐとを含む。オペアンプＡＭＰｐ２は、出力電圧Ｖｎに応じた第３のモニタ電圧Ｖｍｏｎｐ２と第３の基準電圧Ｖｒｅｆとを比較する。オペアンプＡＭＰｐ２は、電源電圧Ｖｄ２と接地電圧ＧＮＤとの間に接続され、第３のモニタ電圧Ｖｍｏｎｐ２と第３の基準電圧Ｖｒｅｆとの比較結果を第３の制御信号Ｐ２ｂｓｔとして出力する。
【００８８】
第３のモニタ電圧Ｖｍｏｎｐ２は、分圧回路Ｄｉｖｐにおいて生成される。第１のモニタ電圧Ｖｍｏｎｐ１と第３のモニタ電圧Ｖｍｏｎｐ２との間には抵抗Ｒｐ３が介在するので、第３のモニタ電圧Ｖｍｏｎｐ２は、第１のモニタ電圧Ｖｍｏｎｐ１よりも高い電圧となる。
【００８９】
オペアンプＡＭＰｐ２の差動増幅部の出力は、ｐ型トランジスタＴｂｓｔｐのゲートに接続されている。トランジスタＴｂｓｔｐは、差動増幅部の出力に応じて電源電圧Ｖｄ２をインバータＩｎｐへ電気的に接続しあるいは切断する。インバータＩｎｐは、電源電圧Ｖｄ２に接続された場合に接地電圧ＧＮＤ（論理ロウ）を第３の制御信号Ｐ２ｂｓｔとして出力する。一方、インバータＩｎｐは、電源電圧Ｖｄ２から切断された場合に電源電圧Ｖｄ２（論理ハイ）を第３の制御信号Ｐ２ｂｓｔとして出力する。
【００９０】
例えば、出力電圧Ｖｐを第１の設定電圧（例えば、３Ｖ）に昇圧すると、第１のモニタ電圧Ｖｍｏｎｐ１は、Ｖｒｅｆになり、第３のモニタ電圧Ｖｍｏｎｐ２は、Ｖｒｅｆ＋０．２Ｖになると仮定する。即ち、第３のモニタ電圧Ｖｍｏｎｐ２は、第１のモニタ電圧Ｖｍｏｎｐ１と同様に出力電圧Ｖｐに応じた電圧であるが、第１のモニタ電圧Ｖｍｏｎｐ１よりも高い電圧になる。よって、出力電圧Ｖｐを上昇させていくと、第３のモニタ電圧Ｖｍｏｎｐ２は、第１のモニタ電圧Ｖｍｏｎｐ１よりも先に第３の基準電圧Ｖｒｅｆに等しくなる。第３のモニタ電圧Ｖｍｏｎｐ２が第３の基準電圧Ｖｒｅｆに等しくなったときの出力電圧Ｖｐと第１の設定電圧との差を第２の電圧差（例えば、０．２Ｖ）とする。
【００９１】
出力電圧Ｖｎが第１の設定電圧よりも低く、出力電圧Ｖｐと第１の設定電圧との差が第２の電圧差値以上である場合、オペアンプＡＭＰｐ２は、第３の制御電圧Ｐ２ｂｓｔを論理ハイに立ち上げて図１１の補助昇圧部ＢＳＴ＿Ｖｐ２を駆動する。これにより、補助昇圧部ＢＳＴ＿Ｖｐ２は、昇圧部ＢＳＴ＿Ｖｐ１とともに出力電圧Ｖｐを昇圧する。一方、出力電圧Ｖｐが第１の設定電圧に接近し、出力電圧Ｖｐと第１の設定電圧との差が第２の電圧差値未満になると、第３のモニタ電圧Ｖｍｏｎｐ２が第３の基準電圧Ｖｒｅｆを超える。このとき、オペアンプＡＭＰｐ２は、第３の制御電圧Ｐ２ｂｓｔを論理ロウに立ち下げ、補助昇圧部ＢＳＴ＿Ｖｐ２を停止させる。これにより、出力電圧Ｖｐの昇圧動作が停止する。即ち、出力電圧Ｖｐと第１の設定電圧との差が第２の電圧差値未満になると補助昇圧部ＢＳＴ＿Ｖｐ２は停止する。尚、昇圧部ＢＳＴ＿Ｖｐ１が昇圧動作を継続する。
【００９２】
このように、オペアンプＡＭＰｐ２は、出力電圧Ｖｐに応じた第３のモニタ電圧Ｖｍｏｎｐ２と第３の基準電圧Ｖｒｅｆとを比較し、その比較結果を第３の制御信号Ｐ２ｂｓｔとして補助昇圧部ＢＳＴ＿Ｖｐ２へフィードバックする。これにより、補助昇圧部ＢＳＴ＿Ｖｐ２は、出力電圧Ｖｐを短時間で第１の設定電圧に接近させるように昇圧部ＢＳＴ＿Ｖｐ１を補助することができる。
【００９３】
第２の実施形態によれば、出力電圧Ｖｐが、高速かつ短時間で第１の基準電圧の近傍まで昇圧され得る。その結果、スイッチング装置１００は、出力電圧Ｖｐを短時間で定常状態にすることができる。
【００９４】
一方、出力電圧Ｖｐを第１の設定電圧に維持している定常状態において、補助昇圧部ＢＳＴ＿Ｖｐ２は昇圧動作を停止している。従って、定常状態においては、スイッチング装置１００の消費電力は小さくなる。このように、第２の実施形態は、第１の実施形態と同様の効果を得ることができる。
【００９５】
第１および第２の実施形態は、組み合わせてもよい。即ち、スイッチング装置１００は、補助降圧部ＢＳＴ＿Ｖｎ２および補助昇圧部ＢＳＴ＿Ｖｐ２の両方を備えていてもよい。これにより、スイッチング装置１００は、第１および第２の実施形態の両方の効果を得ることができる。このとき、第１および第２の電圧差は互いに異なっていてもよい。
【００９６】
さらに、チャージポンプ回路ＣＰは、複数の補助降圧部ＢＳＴ＿Ｖｎ２および／または複数の補助昇圧部ＢＳＴ＿Ｖｐ２を備えていてもよい。これにより、チャージポンプ回路ＣＰの昇圧能力および／または降圧能力をより細かく設定することができる。
【００９７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００９８】
１００・・・スイッチング装置、ＶＬ・・・電源回路、ＲＥ・・・レギュレータ回路、ＬＯ・・・ロジック回路、ＳＷ・・・スイッチ回路、ＲＯ・・・発振回路、ＣＰ・・・チャージポンプ回路、ＲＥ＿ＶｐＶｎ・・・ＶｐＶｎレギュレータ回路、ＢＤＳＴ＿Ｖｐ１・・・昇圧部、ＢＳＴ＿Ｖｎ１・・・降圧部、ＢＳＴ＿Ｖｎ２・・・補助降圧部、ＢＳＴ＿Ｖｐ２・・・補助昇圧部
【図１】
2015208162.tif 000003
【図２】
2015208162.tif 000004
【図３】
2015208162.tif 000005
【図４】
2015208162.tif 000006
【図５】
2015208162.tif 000007
【図６】
2015208162.tif 000008
【図７】
2015208162.tif 000009
【図８】
2015208162.tif 000010
【図９】
2015208162.tif 000011
【図１０】
2015208162.tif 000012
【図１１】
2015208162.tif 000013
【図１２】
2015208162.tif 000014