(57)【要約】      （修正有）【課題】ボイドの無い貫通電極を備え、ガラスに対しても配線が密着力を有する信頼性が高く電気特性にも優れたガラス製インターポーザとその簡便な製造方法を提供する。【解決手段】ガラス１にスルーホール２を形成させる工程と、ガラス１及びスルーホール２上に密着層３を形成する工程と、無電解めっきでスルーホール２をブラインドホール５とする工程と、ビアフィリングにより貫通電極６を形成する工程と、配線層７を除去してガラス面を露出させる工程と、配線層８を薄化・パターニングしてランド１０とする工程と、表裏面に絶縁層１１を設けさらに接続用のビア１２を形成させる工程と、絶縁層１１上に回路パターンを形成する工程とを特徴とする。【選択図】図２
2015156424.tif 000002
【特許請求の範囲】
【請求項１】
貫通孔を持つ基材と、
１層以上の絶縁層と、
１層以上の配線層と、
前記絶縁層の各層に形成されたビアと、
前記基材の第二の面に積層されたランドと、
からなる印刷回路基板であって、
前記貫通孔は、導電材料で充填されており貫通電極をなし、
前記貫通孔は、前記基材の第一の面における第一の径を持ち、
前記貫通孔は、前記基材の第二の面における第二の径を持ち、
前記第一の径は第二の径より大きく、
前記絶縁層の第一の層は、前記基材の第一の面に積層され、かつ前記第一の層における前記ビアは前記貫通電極と直接接続され、
前記絶縁層と前記配線層は交互に積層され、
前記配線層から選ばれる各配線層は、前記各配線層に積層された絶縁層に形成された前記ビアを介して、隣接する別の配線層または前記貫通電極と電気的に接続され、
前記ランドは、前記貫通電極と直接接続されていることを特徴とする、印刷回路基板。
【請求項２】
前記基材は、ガラスであることを特徴とする、請求項１に記載の印刷回路基板。
【請求項３】
前記第二の径は、４０μｍ以下であることを特徴とする、請求項１または２に記載の印刷回路基板。
【請求項４】
前記導電材料がＣｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅまたはこれらの金属を含む化合物のいずれかであることを特徴とする、請求項１から３のいずれかに記載の印刷回路基板。
【請求項５】
前記基材と前記貫通電極との間に密着層を持ち、かつ前記基材と前記ランドとの間に、密着層を持つことを特徴とする、請求項１から４のいずれかに記載の印刷回路基板。
【請求項６】
請求項１から５のいずれかに記載の印刷回路基板の一方の表面に半導体素子を載せ、前記印刷回路基板の他方の表面がプリント配線基板に載せられていることを特徴とする、半導体装置。
【請求項７】
印刷回路基板の製造方法であって、
基材の第一の面から第二の面にかけて貫通する孔を、前記基材の第一の面における前記貫通孔の第一の径が、前記基材の第二の面における前記貫通孔の第二の径より大きくなるように形成させる貫通孔形成工程と、
前記第二の面における前記貫通孔が塞がるまで無電解めっきを実施し、ブラインドホールとするブラインドホール形成工程と、
前記ブラインドホールを電解めっきで充填し、貫通電極を形成するフィリング工程と、
前記フィリング工程において、前記基材の第一の面に形成された金属層を除去し、前記基材の表面を露出させる表面露出工程と、
前記フィリング工程において、前記基材の第二の面に形成された金属層を、事前に定めた厚さまで薄化する金属層薄化工程と、
前記事前に定めた厚さまで薄化された前記金属層をパターニングして、ランドを形成するランド形成工程と、
前記基材の第一の面と、前記基材の第二の面とのそれぞれに、絶縁層を積層させる絶縁層形成工程と、
前記基材の第一の面に積層された前記絶縁層の一部を除去し、開口部を形成し、前記開口部をフィリングし、前記貫通電極と接続するビアを形成し、
前記基材の第二の面に積層された前記絶縁層の一部を除去し、開口部を形成し、前記開口部をフィリングし、前記ランドと接続するビアを形成するビア形成工程と、
前記基材の第一の面に積層された前記絶縁層に積層され、前記貫通電極と接続するビアと電気的に接続される配線層を形成し、かつ前記基材の第二の面に積層された前記絶縁層に積層され、前記ランドと接続するビアと電気的に接続される配線層を形成する配線層形成工程と、
を含むことを特徴とする、印刷回路基板の製造方法。
【請求項８】
前記ガラスと前記貫通孔に前記密着層を設ける工程と、
貫通孔形成工程後に、前記基材と前記貫通孔の少なくとも一部に密着層を形成する密着層形成工程を含むことを特徴とする、請求項７に記載の印刷回路基板の製造方法。
【請求項９】
請求項７または８に記載の印刷回路基板の製造方法の前記配線層形成工程の後、
積層された配線層を覆うように積層された絶縁層を形成し、前記積層された配線層と電気的に接続されるビアを形成し、絶縁層多層化工程により形成されたビアと電気的に接続される配線層を形成する多層化工程を１回以上行い、
前記基材に積層された配線層の一方の表面に半導体素子を載せる半導体素子実装工程と、
前記基材に積層された配線層の他方の表面をプリント配線基板に載せる半導体装置形成工程と、
を含むことを特徴とする、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貫通孔を有する印刷回路基板に関する。
【背景技術】
【０００２】
ウェハープロセスで製造される各種のメモリー、ＣＭＯＳ、ＣＰＵ等の半導体素子は、電気的接続用の端子を有する。その接続用端子のピッチと、半導体素子と電気的な接続がなされるべきプリント配線板側の接続部のピッチとは、そのスケールが数倍から数十倍程度異なる。そのため、半導体素子とプリント基板を電気的に接続しようとする場合、インターポーザと称されるピッチ変換のための仲介用基板（半導体素子実装用基板）が使用される。このインターポーザの一方の面に、半導体素子を実装し、他方の面もしくは基板の周辺でプリント配線板との接続がとられる。
【０００３】
半導体素子をプリント配線板に実装するためのインターポーザは、従来有機材料を用いた基板が使用されてきた。しかし、近年のスマートフォンに代表される急速な電子機器の発展により、半導体素子を縦に積層させる、または異なるタイプの半導体素子を同一基板上に並べて実装する、３次元又は２．５次元実装技術が不可欠となりつつある。前述の技術開発により、電子機器のさらなる高速化・大容量化・低消費電力化が実現可能と考えられている。一方で、半導体素子が高密度化するに従い、インターポーザにもより微細な配線を作りこむことが求められる。しかしながら、従来の有機基板では樹脂の吸湿や温度による伸縮が大きく、スケールを合わせた微細配線の形成が難しいという課題があった。
【０００４】
そこで、近年基材にシリコンやガラスを用いるインターポーザの開発に大きな注目が集まっている。これらの材料は、吸湿や伸縮の影響を受けにくいため、微細配線の形成に有利となる。また内部に微細な貫通孔をあけ導電性物質を充填させる、ＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ  Ｖｉａ）やＴＧＶ（Ｔｈｒｏｕｇｈ−Ｇｌａｓｓ  Ｖｉａ）と呼ばれる貫通電極が形成できる。この貫通電極は、基板の表裏面の配線を最短距離で接続し、信号伝送速度の高速化など優れた電気特性を実現させる。さらには内部に配線を形成する構造のため、デバイスの小型化や高密度化にも有効な実装方法であるといえる。また貫通電極の採用により、多ピン並列接続が可能となるため、ＬＳＩ自体を高速化させる必要がなくなり、低消費電力化が実現できる。このような多数の利点が挙げられている。
【０００５】
両者を比較すると、シリコンインターポーザ（Ｓｉ−ＩＰ）はガラスインターポーザ（Ｇ−ＩＰ）よりもさらに微細加工性に優れ、配線・ＴＳＶ形成プロセスも既に確立されている。一方で、円形のシリコンウエハでしか扱えないためウエハ周辺部が使用できないことや、大型サイズで一括生産できないため、コストが高くなるという欠点を有する。Ｇ−ＩＰは、大型パネルでの一括処理が可能であり、またロール・ツー・ロール方式での生産方法も考えられるため大幅なコストダウンが可能となる。さらに放電やレーザー加工などで貫通孔を形成させるＴＧＶとは異なり、ＴＳＶはガスエッチングにより穴を掘っていくため、加工時間が長くなることや、ウエハ薄化工程を含むことなども、コスト高の要因となっている。
【０００６】
さらに電気特性の面では、Ｇ−ＩＰは基板自体がＳｉ−ＩＰと違って絶縁体のため、高速回路においても寄生素子発生の懸念がなく、より電気特性に優れている。そもそも基板にガラスを用いると絶縁膜を形成させる工程自体が必要ないため、絶縁信頼が高く、タクトも短い。
【０００７】
以上のように、低コストにインターポーザを作ることができるガラスであるが、課題として、微細配線やＴＧＶを形成させるプロセスが未だ確立されていないこと、また配線材料の主流である銅とガラスの密着性が悪いことなどが挙げられる。特に一般的に考えられるＴＧＶの形成方法は、スルーホールフィリング（ＴＨＦ）の工程を必要とするため、貫通電極にボイドが発生し、信頼性を大きく下げる要因となる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第４６３４７３５号公報
【特許文献２】特開２０１２−１１４４００号公報
【特許文献３】特許第５１９１３３１号公報
【０００９】
特許文献１から３は、ＴＨＦ方法に関する文献である。それぞれの文献で手法は異なるが、基本的にはスルーホールの片側のみを先に塞ぎ、フィリングしやすいブラインドホールを経由して貫通電極を形成させている。特許文献１では、片側に選択的にシード層を形成し、その面にレジストをパターニング、さらに電解めっきで片側のスルーホールを塞いでから、もう一方の開口部に金属を充填させるというものである。金属を充填させるには、再度シード層の形成、レジストパターニング、電解めっき及び導電性ペーストの使用を必要とする。
【００１０】
特許文献２の手法は、まず保護フィルムにより片側のスルーホールを塞ぎ、ブラインドホール内に一度樹脂を充填させる。その後、保護フィルムを剥離して片側のみシード層を形成する。ここで充填した樹脂を除去して再度ブラインドホールとし、シード層を用いたポストめっきで貫通電極を形成させる。
【００１１】
特許文献３の手法は、スルーホールを含む全面にシード層を形成して電解めっきを行うが、基板の表裏面にかかる電流密度に高低差をつける。すると、高電流密度側のめっき析出速度が速いため、スルーホールの片方が先に塞がりブラインドホールが形成できる。
特許文献１や２と異なり簡便な手法であるといえるが、この手法では高価な電源が１基板に対し倍の２つ必要となる。さらに片側を選択的に塞ぐため、めっきの電流密度を表裏で大きく変える必要があるが、これでは貫通電極内のめっき皮膜特性に分布が生じ、欠陥部位の発生など信頼性が大きく低下する恐れがある。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明の課題は、ボイドが無い貫通電極を持つ印刷回路基板を簡便に提供することである。
【課題を解決するための手段】
【００１３】
本発明は、貫通孔を持つ基材と、１層以上の絶縁層と、１層以上の配線層と、前記基材の第二の面に積層されたランドと、からなる印刷回路基板であって、前記貫通孔は、導電材料で充填されており貫通電極をなし、前記貫通孔は、前記基材の第一の面における第一の径を持ち、前記貫通孔は、前記基材の第二の面における第二の径を持ち、前記第一の径は第二の径より大きく、前記絶縁層の各層はビアを持ち、前記絶縁層の第一の層は、前記基材の第一の面に積層され、かつ前記第一の層における前記ビアは前記貫通電極と直接接続され、前記ランドは、前記貫通電極と直接接続されていることを特徴とする。
【００１４】
本発明は、印刷回路基板の製造方法であって、基材の第一の面から第二の面にかけて貫通する孔を、前記基材の第一の面における前記貫通孔の第一の径が、前記基材の第二の面における前記貫通孔の第二の径より大きくなるように形成させる貫通孔形成工程と、前記第二の面における前記貫通孔が塞がるまで無電解めっきを実施し、ブラインドホールとするブラインドホール形成工程と、前記ブラインドホールを電解めっきで充填し、貫通電極を形成するフィリング工程と、前記フィリング工程において、前記基材の第一の面に形成された金属層を除去し、前記基材の表面を露出させる表面露出工程と、前記フィリング工程において、前記基材の第二の面に形成された金属層を、事前に定めた厚さまで薄化する金属層薄化工程と、前記事前に定めた厚さまで薄化された前記金属層をパターニングして、ランドを形成するランド形成工程と、前記基材の第一の面と、前記基材の第二の面とのそれぞれに、絶縁層を積層させる絶縁層形成工程と、前記基材の第一の面に積層された前記絶縁層の一部を除去し、開口部を形成し、前記開口部をフィリングし、前記貫通電極と接続するビアを形成し、前記基材の第二の面に積層された前記絶縁層の一部を除去し、開口部を形成し、前記開口部をフィリングし、前記ランドと接続するビアを形成するビア形成工程と、前記基材の第一の面に積層された前記絶縁層に積層され、前記貫通電極と接続するビアと電気的に接続される配線層を形成し、かつ前記基材の第二の面に積層された前記絶縁層に積層され、前記ランドと接続するビアと電気的に接続される配線層を形成する配線層形成工程と、を含むことを特徴とする。
【発明の効果】
【００１５】
本発明の課題は、ボイドが無い貫通電極を持つ印刷回路基板を簡便に提供することが出来る。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施例である、貫通電極付き印刷回路基板の概念図である。
【図２】本発明の一実施例である、貫通電極付き印刷回路の製造方法の概念図である。
【図３】本発明の一実施例である、半導体装置として使用する際の概念図である。
【発明を実施するための形態】
【００１７】
本発明の実施について図１に基づいて以下に説明する。
本実施の形態に係る印刷回路基板１００は、図１に示す構造を有している。
基材は、シリコン、ガラス、あるいは一般的に使用されている材料であれば良い。以下では、基材としてガラスを使用した場合について説明をする。
基材としてガラスを使用した場合、吸湿や伸縮の影響を受けにくいため、微細配線の形成に有利となる。
図１に示すように印刷回路基板１００は、基材であるガラス１の内部にテーパー構造である貫通電極６を有し、貫通電極６の一方の直径が５０μｍ以上で、もう一方の直径は４０μｍ以下であり、小さい直径を有する面のみに接続用のランド１０が形成されている。ガラス１と貫通電極６及びランド１０の間には、密着層３を有する。ガラス１をコア材として、ビルドアップ法で配線層を多層化させている。
【００１８】
基材は、厚みと垂直な方向に広がる、第一の面と第二の面を持つ。貫通孔は、基材の第一の面から第二の面にかけて貫通する。基材表面の貫通孔の径が大きい側の面を、基材の第一の面とする。基材の第一の面、および第二の面における貫通孔の径を、それぞれ、第一の径、第二の径とする。貫通孔は必ずしも完全な円ではないが、貫通孔を円で近似した際の径を、貫通孔の径とする。
【００１９】
次に製造方法について図２に基づきながら詳細に説明する。
【００２０】
（貫通孔形成工程）
まずガラス１に、表裏の開口部の径が異なり、大きい直径が５０μｍ以上で小さい直径が４０μｍ以下、望ましくは２０μｍ以下となるテーパー構造の貫通孔、すなわちスルーホール２を形成させる。形成させる手段としては、レーザーやブラスト、エッチングなどを用いることができるが、タクトの短縮や良好な貫通孔をあけるには、レーザーであることが好ましい。レーザーの種類は、例えばＣＯ２レーザーやエキシマレーザー等を用いることができる。レーザーであけた貫通孔は、加工の原理から一般的に入射面側の直径が大きく出射面側の直径が小さいテーパー構造となる。よって、入射面の直径と出射面の直径がそれぞれ５０μ以上、４０μｍ以下となるようにレーザー照射条件を制御すれば、目的とするスルーホール２を得ることができる。
【００２１】
用いるガラス１の種類に関しては特に限定はしない。例えば、無アルカリガラスやほうけい酸ガラス、石英ガラスなどを用いることができる。しかしながら、コストや電気特性の面を考えると、無アルカリガラスを用いることが好ましい。また、ガラスの厚さに関しても限定はしないが、ガラスの加工のしやすさやハンドリング面を考えると、５０μｍから４００μｍ程度の範囲であることが好ましい。
【００２２】
（密着層形成工程）
スルーホール２を形成後、基板全面に密着層３を形成させる。密着層の種類は、ＩＴＯやＺｎＯ、ＳｎＯ２などの無機酸化物の他、シランカップリング剤などの有機物も用いることができ、ガラスと配線の密着性を向上させるもの全てを含む。形成させる手段としては、材料によって選択することが可能であり、スパッタや蒸着などの物理的手法、あるいは溶液系を用いるめっきやスピンコート、ディップなどを用いることができる。
【００２３】
貫通電極やランドといった金属層とガラス間に密着層を設けることで、密着力を向上させた信頼性が高いインターポーザが作製できる。一般的にガラスのような平滑面の上に金属層は密着しにくいため、ハンドリング時に金属層が剥離したり、熱がかかると金属層に膨れが発生したりする。密着力を向上させる方法としては、エッチングなどによりガラス表面を凹凸化させたアンカー効果を用いる方法なども考えられる。しかしながら、アンカー効果を十分に発揮させるには、ガラスを大きく粗化する必要があり、微細配線形成に不利となってしまう。本発明では無電解めっきやスパッタ、有機単分子膜によって密着層を形成させるため、粗い面を形成させることなく密着性を確保できる。
【００２４】
また、配線材料に銅を用いる場合、銅がガラス上へ拡散し絶縁不良や銅配線の抵抗値の増加といった問題が起きる可能性があるため、密着層３上にバリア層を形成させてもよい。バリア層の種類は、例えばＴｉＮやＴａＮなど半導体プロセスで用いられる材料をスパッタで形成させることができる。また、真空系大型装置を使用せずに、無電解めっきにより形成させることも可能であり、例えばホウ素を含むＮｉや、リンやホウ素を含むＣｏ、Ｗの合金などを形成させることができる。配線材料に銅を使用しない場合や銅を用いても貫通電極のピッチが広い場合は、バリア層を形成する必要は無い。
【００２５】
（ブラインドホール形成工程）
次いで、ブラインドホール５を形成させるため、貫通孔２の小さい直径を有する開口部、すなわち基材の第二の面における貫通孔の開口部、が塞がるまで無電解めっきを行い、無電解めっきシード層４を形成させる。無電解めっきシード層４は、無電解銅めっきや無電解ニッケルめっきにより形成させることができる。タクトを考えると、通常の浴よりも析出速度が早い高速無電解めっきを行うことが好ましく、また塞ぐ貫通孔の開口部の直径は４０μｍ以下、より好ましくは２０μｍ以下である。そのことにより、無電解めっきのみで小さい開口部を選択的に塞ぎ、ブラインドホールを形成することができる。無電解めっきは均一析出性に優れるため、良好なブラインドホールを形成でき、次工程の電解めっきによるフィリングが容易となる。そのことにより、ボイドのない貫通電極を形成できる。
【００２６】
ブラインドホール５を形成するその他の手法として、例えばテーパー形状のスルーホールを析出速度の速い電解めっきで片側を塞ぎ、その後ビアフィリング用の添加剤を用いてビアフィリングを行う方法も考えられる。しかしながら、電解めっきは開口部にめっきが析出しやすいという特徴がある。よって、片側が塞がった段階で、もう一方の開口部にもめっき析出が集中してしまう。結果、良好なブラインドビアの形成には至らず、ボイドの原因となる。しかしながら本発明では、無電解めっきの均一析出性を利用して一方の開口部を塞ぐ手法のため、もう一方の開口部にはめっき析出が集中せず、良好なブラインドホールとなる。ブラインドホールは無電解めっきのみの工程しか用いない簡便な手法である。さらに特許文献３のように電解めっきの電流密度を大きく変化させたりすることがないため、信頼性の高い貫通電極が形成できる。
【００２７】
また小さい直径を有する面の開口径は４０μｍを超えると、無電解めっきで塞ぐことは可能であるがタクトの問題を考慮する必要がある。これは、無電解めっきが電解めっきよりも析出速度が劣るためである。よって、小さい直径を有する面の開口径は望ましくは２０μｍ以下にすると、本発明の効果を十分に発揮することができる。しかしながら、無電解めっきを高速に行う方法も一般的に行われているため、本発明は工程数を先行文献よりも大幅に減らすことが可能となる。さらに大きい直径を有する面の開口径が５０μｍ以上であると、上層の配線層との接続でランドを設ける必要がなくなる。上層の配線層と貫通電極はビアで電気的に接続させるが、通常アライメントを合わせるため、微細な貫通電極ではランドが必要となる。しかしながら本発明では、貫通電極の大きい開口部においては径がランド径と同等になるため、ランドは不必要となる。よって、ランドの形成工程は片側のみでよく、工程の短縮が可能となる。
【００２８】
（フィリング工程）
次に電解めっきによるブラインドホール５のフィリングを行い、貫通電極６及び金属層７（貫通電極６の大きい直径を有する面）、金属層８（貫通電極６の小さい直径を有する面）を形成させる。電解めっき液は、促進成分や抑制成分などの添加剤を含む一般的なビアフィリング用のめっき液を用いることができる。例えば、貫通電極の主材料が、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅまたはこれらの金属を含む化合物である。これらの物質は単体又は合金としてめっきにより容易に析出させることが可能であり、また電気特性も優れている。中でも特に電気特性やコストの両面で優れているのは銅である。
【００２９】
また、ブラインドホール５のアスペクト比が高い場合などは、硫酸濃度が高いハイスロー浴組成にすると、均一電着性に優れるため、ボイドの無いフィリングが可能となる。貫通電極材料としてはコストや電気特性の両面に優れる銅であることが好ましい。
【００３０】
（表面露出工程）
続いて金属層７を、ガラス面と貫通電極６の開口部９が露出するまで除去する。除去する手段としては、ＣＭＰやエッチングなどを用いることができる。このとき直径が５０μｍ以上と大きいため、後の工程で形成させる配線層との接続の際、ランドが不要となる。
【００３１】
（金属層薄化工程）
次に金属層８を薄化させる。薄化させる手段としては、「表面露出工程」同様に、ＣＭＰやエッチングなどを用いることができる。薄化させた金属層の膜厚は特に規定はしないが、膜厚が厚すぎると次工程以降のハンドリングの際の剥離が懸念されるため、約２０μｍ以下であることが好ましい。
【００３２】
（ランド形成工程）
次に薄化させた金属層８にランド１０を形成させる。形成させる手段としては、レジストをパターニングし、ランドとなる部分以外の配線層及びバリア層と密着層をエッチングなどで除去する方法を用いることができる（サブトラクティブ法）。ランド１０の直径は特に限定はしないが、上層との接続用のビア形成でアライメントを考慮する必要があるため、５０μｍ以上であることが好ましい。
【００３３】
この他にも、無電解めっきシード層４を形成後、ランド部以外にレジストをパターニングし、電解めっき工程後にレジストを除去して、ランド部以外に残ったシード層、バリア層、密着層をエッチングで除去する方法も用いることができる（セミアディティブ法）。ランド１０は、形成後にＣＭＰなどを用いて薄化させても良い。
【００３４】
（絶縁層形成工程）
続いて表裏面に絶縁層１１を形成させる。絶縁層はＳｉＯ２やＳｉ３Ｎ４、エポキシ系、ポリイミド系の樹脂などを用いることができるが材料はこれらに限定しない。形成させる手段としては、スピンコートやディップ、ＣＶＤやゾルゲル、ラミネート、印刷などを多様であり、材料が液状かフィルムかによって、方法を使い分けることが可能である。
【００３５】
（ビア形成工程）
次に絶縁層１１上に回路形成を行う。形成させる手段としては、セミアディティブ法やサブトラクティブ法などが考えられるが、微細配線を形成させる場合、セミアディティブ法を用いることが好ましい。セミアディティブ法では、まず上層に形成させる配線層と貫通電極６を接続させるため、レーザーなどにより絶縁層１１にビア１２をあける。このときアライメントをあわせ、開口部９とランド１０のみを露出させるようにする。続いて、絶縁層１１とビア１２の底部及び側壁にシード層１３を形成させる。シード層１３は、無電解めっきにより形成させることができる。無電解めっきの種類は限定しないが、電気特性の面から無電解銅めっきを用いることが好ましい。
【００３６】
（配線層形成工程）
次いでシード層１３上にレジスト１４をパターニングし、電解めっきによりビアフィリング及び配線層１５を形成させる。レジスト１４除去後、配線間に残ったシード層１３をフラッシュエッチングにより除去することで、貫通電極６と表裏面の配線層１５が接続された回路パターンを形成させることができる。
【００３７】
絶縁層形成工程と、ビア形成工程と、配線層形成工程を繰り返すことで、印刷回路基板の配線層の数を何層でもアレンジ出来る。多層化させた印刷回路基板は、一方の面に半導体素子を載せ、他方の面をプリント配線板に載せることにより、半導体装置として使用が可能となる。半導体装置は貫通電極で接続されているため、高速伝送特性など優れた電気特性を有する。また、印刷回路基板が密着層を持つと、貫通電極にボイドがない上に、ガラスと金属層とが良く密着しているため、信頼性が高い。
【００３８】
最後に、多層構造を有する印刷回路基板１００をインターポーザとして用いた半導体装置２００の概略を図３に示す。表裏面の最表層部にソルダーレジスト１６を形成し、フォトリソグラフィーによりパターニングする。半田ボール１７を用いて積層半導体素子１９を表面に搭載し、裏面をプリント配線基板（ＰＣＢ）１８に実装することで３次元実装構造のガラスインターポーザとして使用することが可能となる。
【実施例】
【００３９】
本発明の実施例を以下に示す。
まず貫通電極付き印刷回路基板である、ガラスインターポーザの実施例を示す。
厚さ２００μｍの無アルカリガラスを用意し、エキシマレーザーにより大きい直径が６０μｍ（第一の面、すなわち表面）、小さい直径が２０μｍ（第二の面、すなわち裏面）のテーパー形状を有するスルーホール、すなわち貫通孔を形成させた。スルーホール形成後、密着層となる酸化亜鉛膜を無電解めっきにより、ガラス表裏面及びスルーホール側壁に均一に２００ｎｍ形成させた。
【００４０】
次いで、バリア層となるＮｉ−Ｂ膜を先ほどと同様に無電解めっきにより形成した。Ｎｉ−Ｂ膜は、酸化亜鉛膜を被覆するように全面に厚さ５０ｎｍ形成させた。その後、無電解銅めっきにより、ガラス裏面の直径２０μｍを有する開口部が塞がるまで銅を析出させた。この時点でスルーホールはブラインドホールとなる。
【００４１】
ブラインドホールが形成できたら、すぐに無電解めっきを止める。そして形成させた銅をシード層として、電解めっきによりビアフィリングを行い、貫通電極を形成した。貫通電極形成後の基板は、最終的に両面に銅により形成された金属層の厚みは約３５μｍとなった。
【００４２】
次に表面の厚さ約３５μｍの銅をＣＭＰにより研磨し全て除去した。このとき表面はガラスと貫通電極の開口部が露出している。裏面の銅も同様にＣＭＰにより研磨するが、裏面は銅の厚さ１０μｍとなるように薄化させた。さらに裏面のみにフォトリソグラフィーによりレジストをパターニングし、エッチングすることで直径６０μｍを有するランドを形成させた。
【００４３】
（絶縁層形成工程およびビア形成工程）
続いて絶縁層としてエポキシ系の樹脂であるＡＢＦフィルムをラミネートにより表裏面に形成した。その後、表面の貫通電極の開口部と裏面のランド部にアライメントを合わせて、炭酸ガスレーザーで４５μｍのビアをあけた。その後、ＡＢＦ及びビアに無電解銅めっきで厚さ１μｍのシード層を形成した。このシード層上にフォトリソグラフィーによりレジストを再度パターニングし、電解銅めっきでビアフィリング及び厚さ１０μｍの銅配線層を形成した。
【００４４】
（配線層形成工程）
最後に配線間のシード層をフラッシュエッチングにより除去することで、目的の構造を持つ印刷回路基板を作製することができた。配線層を多層化させる場合、第二層目以降の配線層は、基材の表裏面共に、上述の絶縁層形成工程、ビア形成工程、および配線層形成工程を繰り返すことで作製した。
【００４５】
以上説明した通り、テーパー形状のスルーホールを用いて、無電解めっきのみで片側の開口部を塞いだブラインドホールを形成するという簡便な方法により、さらにガラスと導電材料の間に密着層を形成させる構造にする事により、本発明品であるボイドが無くガラス基板上にも配線が高密着し、ランド形成工程も短縮できる、貫通電極を有する印刷回路基板の簡便な製造方法を示すことができた。
【産業上の利用可能性】
【００４６】
上述の発明は、３次元実装や２．５次元実装における電子機器の高機能化、高速化に対応可能なインターポーザの製造方法として利用できる。
【符号の説明】
【００４７】
１…基材（ガラス）
２…貫通孔（スルーホール）
３…密着層
４…無電解めっきシード層
５…ブラインドホール
６…貫通電極
７…金属層（貫通電極６の大きい直径を有する面に形成させたもの）
８…金属層（貫通電極６の小さい直径を有する面に形成させたもの）
９…開口部
１０…ランド
１１…絶縁層
１２…ビア
１３…シード層
１４…レジスト
１５…配線層
１６…ソルダーレジスト
１７…半田ボール
１８…プリント配線基板（ＰＣＢ）
１９…積層半導体素子
１００…貫通電極付き印刷回路基板
２００…貫通電極付き印刷回路基板を用いた半導体装置
【図１】
2015156424.tif 000003
【図２】
2015156424.tif 000004
【図３】
2015156424.tif 000005