(57)【要約】【課題】低ノイズであり且つ良好なスプリアス特性を有する広帯域の信号を出力する。【解決手段】基準信号と入力信号との位相差を検出する位相比較器１２と、位相比較器１２により検出した位相差に応じた周波数の発振信号を生成する電圧制御発振器１５と、発振信号と局部信号とをミキシングしてミキシング信号を出力するミキシング部１６と、ミキシング部１６と位相比較器１２との間に設けられており、通過周波数帯域が可変の帯域制限部２０と、帯域制限部２０の通過周波数帯域を制御する制御部３０と、を備える。【選択図】図１
2015082668.tif 000002
【特許請求の範囲】
【請求項１】
基準信号と入力信号との位相差を検出する位相比較器と、
前記位相比較器により検出した前記位相差に応じた周波数の発振信号を生成する電圧制御発振器と、
前記発振信号と局部信号とをミキシングしてミキシング信号を出力するミキシング部と、
前記ミキシング部と前記位相比較器との間に設けられており、通過周波数帯域が可変の帯域制限部と、
前記帯域制限部の前記通過周波数帯域を制御する制御部と、
を備えるＰＬＬシンセサイザ。
【請求項２】
前記帯域制限部は、前記通過周波数帯域が可変のフィルタ、及び前記電圧制御発振器が発振可能な周波数帯域幅以上の通過周波数帯域を有する伝送路を有し、前記フィルタ及び前記伝送路のいずれかを通過した信号を、前記入力信号として前記位相比較器に入力する、
請求項１に記載のＰＬＬシンセサイザ。
【請求項３】
前記制御部は、前記ＰＬＬシンセサイザがロックしていない状態において、前記帯域制限部の前記通過周波数帯域を、前記電圧制御発振器が発振可能な周波数帯域幅以上の周波数帯域に設定し、前記ＰＬＬシンセサイザがロックした後に、前記発振信号が通過し、かつ不要波を通過させない周波数帯域に設定する、
請求項２に記載のＰＬＬシンセサイザ。
【請求項４】
前記帯域制限部は、前記フィルタ及び前記伝送路のいずれか１つを選択する選択部をさらに有し、
前記制御部は、前記ＰＬＬシンセサイザがロックしていない状態において、前記選択部に前記伝送路を選択させ、前記ＰＬＬシンセサイザがロックした後に、前記選択部に前記フィルタを選択させる、
請求項２又は３に記載のＰＬＬシンセサイザ。
【請求項５】
前記フィルタは、それぞれ異なる通過周波数帯域を有し、かつ互いに並列に接続された複数のサブフィルタを有し、前記伝送路は、前記複数のサブフィルタと並列に設けられており、前記複数のサブフィルタの全ての通過周波数帯域を含む周波数帯域の信号を通過させる、
請求項４に記載のＰＬＬシンセサイザ。
【請求項６】
前記制御部は、前記ＰＬＬシンセサイザがロックしていない状態において、前記選択部に前記伝送路を選択させ、前記ＰＬＬシンセサイザがロックしている状態において、前記フィルタが有する複数のサブフィルタのうち、前記発振信号が通過し、かつ不要波を通過させないサブフィルタを前記選択部に選択させる、
請求項５に記載のＰＬＬシンセサイザ。
【請求項７】
前記帯域制限部は、入力される制御電圧に応じて容量が変化する可変容量素子を有する通過帯域可変フィルタを有する、
請求項１から４のいずれか１項に記載のＰＬＬシンセサイザ。
【請求項８】
前記制御部は、前記ＰＬＬシンセサイザがロックしているか否かに基づいて、前記可変容量素子に印加する制御電圧を制御する、
請求項７に記載のＰＬＬシンセサイザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬシンセサイザに関する。
【背景技術】
【０００２】
ＰＬＬシンセサイザにおいて出力信号の位相雑音を改善する方法として、位相比較周波数に対する出力周波数の倍率である逓倍数を小さくすることが知られている。逓倍数を小さくするためには、位相比較周波数を高くすることが考えられる。しかし、位相比較周波数を高くすると、可変周波数ステップも大きくなるため、ＰＬＬシンセサイザを使用する無線機のチャネル間隔に合わないという問題が生じる。この問題を解決するために、ミキシングによって出力周波数を低い周波数に変換して位相比較器に戻すことにより、見かけ上の逓倍数を小さくする手段が知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−３３０４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、ＰＬＬシンセサイザで抑圧したノイズレベルは、主に位相比較器で発生するノイズに１０Ｌｏｇ（ｆｃｏｍｐ）＋２０ＬｏｇＮを加算した値で表される。ここで、ｆｃｏｍｐは位相比較周波数であり、Ｎは逓倍数である。上記の式から、逓倍数を半分にすると６ｄＢのノイズ抑圧改善効果を得られることがわかる。
【０００５】
図８は、出力信号の周波数をミキシングにより周波数変換した信号を位相比較器に入力することで逓倍数を削減する、従来のＰＬＬシンセサイザ１００の構成を示す図である。ＰＬＬシンセサイザ１００においては、電圧制御発振器１１６が出力する発振信号がミキシング部１１７に入力され、局部発振器１１８から出力される局部信号とミキシングされる。ミキシング部１１７と位相比較器１１３との間にはフィルタ１１９が設けられており、ミキシングされた信号は、ミキシングにより発生するスプリアス成分をフィルタ１１９において遮断してからＮカウンタ１１２Ｂを通して位相比較器１１３に入力される。
【０００６】
ところが、スプリアス成分を十分に遮断するためにフィルタ１１９を狭帯域のフィルタにすると、ＰＬＬがロックする過程で電圧制御発振器１１６の出力周波数が遮断されてしまう。その結果、位相比較器１１３に入力される信号レベルが低下し、ＰＬＬがロックできなくなるという問題があった。
【０００７】
他方、フィルタ１１９の帯域幅を電圧制御発振器１１６の出力周波数範囲よりも広くすることにより、ＰＬＬがロックできるようにすると、出力周波数の広帯域化に伴ってフィルタ１１９も広帯域化する必要がある。その結果、フィルタ１１９において、スプリアス成分が十分に減衰せず、ＰＬＬシンセサイザ１００の出力信号のスプリアスレベルが大きくなるという問題があった。
【０００８】
そこで、本発明はこれらの点に鑑みてなされたものであり、低ノイズであり且つ良好なスプリアス特性を有する広帯域の信号を出力できるＰＬＬシンセサイザを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係るＰＬＬシンセサイザは、基準信号と入力信号との位相差を検出する位相比較器と、前記位相比較器により検出した前記位相差に応じた周波数の発振信号を生成する電圧制御発振器と、前記発振信号と局部信号とをミキシングしてミキシング信号を出力するミキシング部と、前記ミキシング部と前記位相比較器との間に設けられており、通過周波数帯域が可変の帯域制限部と、前記帯域制限部の前記通過周波数帯域を制御する制御部と、を備える。
【００１０】
前記帯域制限部は、例えば、前記通過周波数帯域が可変のフィルタ、及び前記電圧制御発振器が発振可能な周波数帯域幅以上の通過周波数帯域を有する伝送路を有し、前記フィルタ及び前記伝送路のいずれかを通過した信号を、前記入力信号として前記位相比較器に入力する。
【００１１】
前記制御部は、例えば、前記ＰＬＬシンセサイザがロックしていない状態において、前記帯域制限部の前記通過周波数帯域を、前記電圧制御発振器が発振可能な周波数帯域幅以上の周波数帯域に設定し、前記ＰＬＬシンセサイザがロックした後に、前記発振信号が通過し、かつ不要波を通過させない周波数帯域に設定する。
【００１２】
前記帯域制限部は、前記フィルタ及び前記伝送路のいずれか１つを選択する選択部をさらに有し、前記制御部は、前記ＰＬＬシンセサイザがロックしていない状態において、前記選択部に前記伝送路を選択させ、前記ＰＬＬシンセサイザがロックした後に、前記選択部に前記フィルタを選択させてもよい。
【００１３】
前記フィルタは、例えば、それぞれ異なる通過周波数帯域を有し、かつ互いに並列に接続された複数のサブフィルタを有し、前記伝送路は、前記複数のサブフィルタと並列に設けられており、前記複数のサブフィルタの全ての通過周波数帯域を含む周波数帯域の信号を通過させる。
【００１４】
前記制御部は、前記ＰＬＬシンセサイザがロックしていない状態において、前記選択部に前記伝送路を選択させ、前記ＰＬＬシンセサイザがロックしている状態において、前記フィルタが有する複数のサブフィルタのうち、前記発振信号が通過し、かつ不要波を通過させないサブフィルタを前記選択部に選択させてもよい。
【００１５】
前記帯域制限部は、入力される制御電圧に応じて容量が変化する可変容量素子を有する通過帯域可変フィルタを有してもよい。この場合、前記制御部は、前記ＰＬＬシンセサイザがロックしているか否かに基づいて、前記可変容量素子に印加する制御電圧を制御する。
【発明の効果】
【００１６】
本発明によれば、低ノイズであり且つ良好なスプリアス特性を有する広帯域の信号を出力できるという効果を奏する。
【図面の簡単な説明】
【００１７】
【図１】第１の実施形態に係るＰＬＬシンセサイザの構成を示す図である。
【図２Ａ】ＰＬＬシンセサイザがロックしていない状態における帯域制限部の通過周波数帯域を示す図である。
【図２Ｂ】ＰＬＬシンセサイザがロックした後における帯域制限部の通過周波数帯域を示す図である。
【図３】ＰＬＬシンセサイザの動作フローチャートである。
【図４】第２の実施形態に係るＰＬＬシンセサイザの構成を示す図である。
【図５】チューナブルフィルタの内部構成を示す図である。
【図６】チューナブルフィルタの通過可能周波数帯域が変化する様子を示す図である。
【図７】第３の実施形態に係るＰＬＬシンセサイザの構成を示す図である。
【図８】従来のＰＬＬシンセサイザの構成を示す図である。
【発明を実施するための形態】
【００１８】
＜第１の実施形態＞
図１は、第１の実施形態に係るＰＬＬシンセサイザ１の構成を示す図である。
ＰＬＬシンセサイザ１は、基準発振器１０、Ｒカウンタ１１Ａ、Ｎカウンタ１１Ｂ、位相比較器１２、チャージポンプ回路１３、ループフィルタ１４、電圧制御発振器１５、ミキシング部１６、局部発振器１７、帯域制限部２０、制御部３０、記憶部４０、及びロック検出部５０を備える。
【００１９】
基準発振器１０は、例えば水晶振動子を含み、所定の発振周波数の基準発振信号を出力する。Ｒカウンタ１１Ａは、基準発振器１０が出力した基準発振信号を分周してＲ分周信号を生成し、Ｒ分周信号を位相比較器１２に入力する。Ｎカウンタ１１Ｂは、帯域制限部２０が出力する信号を分周してＮ分周信号を生成し、Ｎ分周信号を位相比較器１２に入力する。
【００２０】
位相比較器１２は、基準信号と入力信号との位相差を検出する。具体的には、Ｒカウンタ１１Ａから入力されるＲ分周信号の位相と、Ｎカウンタ１１Ｂから入力されるＮ分周信号の位相とを比較し、位相差に応じた電圧をチャージポンプ回路１３に対して出力する。チャージポンプ回路１３は、位相比較器１２からの位相比較結果に応じた電圧のチャージポンプ信号を、ループフィルタ１４に対して出力する。
【００２１】
ループフィルタ１４は、チャージポンプ回路１３から入力されるチャージポンプ信号に含まれている、所定のカットオフ周波数より低い周波数成分を通過させる低域通過フィルタである。ループフィルタ１４は、例えばラグリードフィルタである。ループフィルタ１４を通過した信号は、電圧制御発振器１５に入力される。
【００２２】
電圧制御発振器１５は、位相比較器１２により検出した位相差に応じた周波数の発振信号を生成する。すなわち、電圧制御発振器１５は、ループフィルタ１４を通過した信号の電圧に応じた周波数の発振信号を生成する。電圧制御発振器１５が生成した発振信号は、ＰＬＬシンセサイザ１の外部に出力されるとともに、ミキシング部１６に入力される。
【００２３】
ミキシング部１６は、電圧制御発振器１５が出力する発振信号と局部発振器１７が出力する局部信号とをミキシングしてミキシング信号を出力する。ミキシング部１６が出力したミキシング信号は帯域制限部２０に入力される。
【００２４】
帯域制限部２０は、ミキシング部１６と位相比較器１２との間に設けられている。また、帯域制限部２０は、通過周波数帯域が可変である。帯域制限部２０は、ミキシング部１６からミキシング信号の入力を受け、所定の通過周波数帯域にミキシング部１６から入力される信号の周波数帯域を制限した信号を、Ｎカウンタ１１Ｂを介して位相比較器１２に入力する。
【００２５】
具体的には、帯域制限部２０は、通過周波数帯域が可変のフィルタ２０３、電圧制御発振器１５が発振可能な周波数帯域幅以上の通過周波数帯域を有する伝送路２０４、並びにフィルタ２０３及び伝送路２０４のいずれか１つを選択する選択部２０１及び選択部２０２を有する。フィルタ２０３は、それぞれ異なる通過周波数帯域を有し、かつ互いに並列に接続された複数のサブフィルタを有する。また、伝送路２０４は、複数のサブフィルタと並列に設けられており、複数のサブフィルタの全ての通過周波数帯域を含む周波数帯域の信号を通過させる。すなわち、伝送路２０４は、電圧制御発振器１５が出力可能な全ての発振信号を通過させることができる。
【００２６】
選択部２０１及び選択部２０２は、制御部３０の制御に基づいて内部接続を切り替える。具体的には、選択部２０１は、制御部３０の制御に基づいて、ミキシング部１６の出力側を、フィルタ２０３が有する複数のサブフィルタ及び伝送路２０４のうちのいずれに接続するかを選択する。また。選択部２０２は、制御部３０の制御に基づいて、フィルタ２０３が有する複数のサブフィルタ及び伝送路２０４のうちのいずれを位相比較器１２に接続するかを選択する。
【００２７】
制御部３０は、例えばＣＰＵにより構成される。制御部３０は、例えば外部から入力されるデータ又は記憶部４０に格納されたプログラムにおいて定められた条件に基づいて、選択部２０１及び選択部２０２の内部接続を切り替えるための制御を行う。また、制御部３０は、外部から設定された周波数に基づくカウンタ値をＲカウンタ１１ＡとＮカウンタ１１Ｂに設定する。
【００２８】
制御部３０は、ＰＬＬシンセサイザ１がロックしていない状態における選択部２０１及び選択部２０２の接続状態と、ロックした後の選択部２０１及び選択部２０２の接続状態とを切り替えるように制御することにより、ロックの前後において位相比較器１２に入力される信号の周波数帯域を切り替える。より具体的には、制御部３０は、位相比較器１２、電圧制御発振器１５及び帯域制限部２０を含む制御系がロックしていない状態において、選択部２０１及び選択部２０２に伝送路２０４を選択させ、制御系がロックしている状態において、複数のサブフィルタのうち、発振信号の周波数の信号が通過し、かつ不要波を通過させないサブフィルタを選択部２０１及び選択部２０２に選択させる。ここで、不要波とは、位相比較器１２に入力させるべきミキシング信号の周波数以外の高調波成分やスプリアス成分を含む信号である。
【００２９】
以上のとおり、制御部３０は、制御系がロックしていない状態において、帯域制限部２０の通過周波数帯域を、電圧制御発振器１５が発振可能な周波数帯域幅以上の周波数帯域に設定し、制御系がロックした後に、電圧制御発振器１５が出力する発振信号が通過し、かつ不要波を通過させない周波数帯域に設定する。帯域制限部２０は、制御部３０の制御により、制御系がロックした後には、ミキシング部１６から出力される最も高いレベルのミキシング信号を選択的に通過させる。
【００３０】
図２Ａは、ＰＬＬシンセサイザ１がロックしていない状態における帯域制限部２０の通過周波数帯域を示す図である。図２Ｂは、ＰＬＬシンセサイザ１がロックした後における帯域制限部２０の通過周波数帯域を示す図である。図２Ａ及び図２Ｂの横軸は周波数を示し、縦軸は帯域制限部２０の信号通過レベルを示す。図２Ａ及び図２Ｂにおける点線で囲まれた領域は、帯域制限部２０の通過周波数帯域である。
【００３１】
図２Ａにおいては、電圧制御発振器１５が出力可能な全ての発振信号の周波数が、通過周波数帯域に含まれているのに対して、図２Ｂにおいては、電圧制御発振器１５が出力可能な１つの発振信号の周波数のみが、通過周波数帯域に含まれている。制御部３０が選択部２０１及び選択部２０２を制御することにより、図２Ｂの点線で示された通過周波数帯域が移動する。
【００３２】
記憶部４０は、例えばＥＥＰＲＯＭ及びＲＡＭのような、書き込み／読み出し可能な不揮発性メモリである。記憶部４０は、制御部３０を動作させるプログラムを記憶するとともに、制御部３０が選択部２０１及び選択部２０２の制御に用いるデータを記憶する。
【００３３】
ロック検出部５０は、位相比較器１２、電圧制御発振器１５、帯域制限部２０を含む制御系がロックしているか否かを検出する。ロック検出部５０は、例えば、位相比較器１２が検出する位相差が所定の範囲に入っていない場合にロックしていないと検出し、位相差が所定の範囲に入っている場合にロックしていると検出する。ロック検出部５０は、制御系がロックしていない状態において論理値０のロック検出信号を制御部３０に入力し、制御系がロックしている状態において論理値１のロック検出信号を制御部３０に入力する。
【００３４】
図３は、ＰＬＬシンセサイザ１の動作フローチャートである。制御部３０は、外部から設定周波数の指示を取得すると（Ｓ１）、選択部２０１及び選択部２０２を制御して、ミキシング信号の通過経路として伝送路２０４を選択する（Ｓ２）。続いて、制御部３０は、Ｓ１において指示を取得した設定周波数に応じたカウンタ値をＲカウンタ１１ＡとＮカウンタ１１Ｂに設定し（Ｓ３）、ロック検出部５０から出力されるロック検出信号の論理値を監視する（Ｓ４）。
【００３５】
制御部３０は、Ｓ４においてロック検出信号の論理値が０である場合には、制御系がロックしていない状態であると判定し、ロック検出信号の論理値の監視を継続する。制御部３０は、Ｓ４においてロック検出信号の論理値が１である場合には、制御系がロックしたと判定し、選択部２０１及び選択部２０２を制御して、ミキシング信号の通過経路として、設定周波数に対応するミキシング信号を通過させることができるサブフィルタを選択する（Ｓ５）。以上の手順により、ＰＬＬシンセサイザ１は、設定された周波数にロックして、良好なスプリアス特性を有する広帯域の信号を出力できる。
【００３６】
［第１の実施形態における効果］
以上のとおり、第１の実施形態に係るＰＬＬシンセサイザ１によれば、帯域制限部２０は、通過周波数帯域が可変のフィルタ、及び電圧制御発振器１５が発振可能な周波数帯域幅以上の通過周波数帯域を有する伝送路を有する。したがって、制御系がロックしていない状態において、帯域制限部２０の通過周波数帯域を、広帯域の信号が通過する帯域に設定し、制御系がロックした後に、電圧制御発振器１５が出力する発振信号の周波数の信号が通過し、かつ不要波を通過させない周波数帯域に設定することにより、ＰＬＬシンセサイザ１が、低ノイズであり且つ良好なスプリアス特性を有する広帯域の信号を出力することができるという効果を奏する。
【００３７】
＜第２の実施形態＞
図４は、第２の実施形態に係るＰＬＬシンセサイザ１の構成を示す図である。図４に示すＰＬＬシンセサイザ１は、図１におけるフィルタ２０３の代わりに、帯域制限部２０が入力される制御電圧に応じて容量が変化する可変容量素子を有するチューナブルフィルタ（通過帯域可変フィルタ）３００、及びチューナブルフィルタ３００と並列に設けられた伝送路２０４を有する。また、制御部３０と帯域制限部２０との間に、デジタルアナログ変換器６０が設けられている。デジタルアナログ変換器６０は、制御部３０から出力されるデジタル信号をアナログ信号に変換して、変換したアナログ信号をチューナブルフィルタ３００の可変容量素子に入力する。
【００３８】
図５は、チューナブルフィルタ３００の内部構成を示す図である。チューナブルフィルタ３００は、インダクタ３０１、キャパシタ３０２、抵抗３０３、可変容量素子３０４、可変容量素子３０５、抵抗３０６、キャパシタ３０７、インダクタ３０８、インダクタ３０９、キャパシタ３１０、キャパシタ３１１、可変容量素子３１２、及び抵抗３１３を有する。インダクタ３０１は、選択部２０１に接続される入力端子に接続されている。インダクタ３０８は、選択部２０２に接続される出力端子に接続されている。
【００３９】
可変容量素子３０４、可変容量素子３０５及び可変容量素子３１２は、例えばバリキャップダイオードである。可変容量素子３０４及び可変容量素子３０５のカソードは、それぞれ抵抗３０３及び抵抗３０６を介して制御電圧端子Ｖｃ１に接続されている。可変容量素子３１２のカソードは、抵抗３１３を介して制御電圧端子Ｖｃ２に接続されている。制御電圧端子Ｖｃ１及び制御電圧端子Ｖｃ２は、デジタルアナログ変換器６０に接続されており、制御部３０の制御によってデジタルアナログ変換器６０から出力される制御電圧を受ける。
【００４０】
可変容量素子３０４及び可変容量素子３０５は、制御電圧端子Ｖｃ１に印加される制御電圧に応じて容量値が変化する。可変容量素子３１２は、制御電圧端子Ｖｃ２に印加される制御電圧に応じて容量値が変化する。可変容量素子３０４、可変容量素子３０５及び可変容量素子３１２の容量値が変化すると、チューナブルフィルタ３００の周波数特性が変化し、チューナブルフィルタ３００の通過可能周波数帯域が変化する。
【００４１】
図６は、制御電圧端子Ｖｃ１及び制御電圧端子Ｖｃ２に印加される制御電圧の変化により、チューナブルフィルタ３００の通過可能周波数帯域が変化する様子を示す図である。図６の横軸は周波数（ＭＨｚ）を示し、縦軸は通過レベル（ｄＢ）を示す。図６においては、それぞれ異なる４つの制御電圧をチューナブルフィルタ３００に印加した場合の通過特性が示されており、制御電圧を変化させることにより、通過特性が変化することがわかる。
【００４２】
制御部３０は、制御系がロックしていない状態において、選択部２０１及び選択部２０２を制御して、ミキシング信号の通過経路として伝送路２０４を選択する。制御部３０は、制御系がロックした後に、選択部２０１及び選択部２０２を制御して、ミキシング信号の通過経路としてチューナブルフィルタ３００を選択する。また、制御部３０は、電圧制御発振器１５が出力する発振信号の周波数の信号が通過し、かつ不要波を通過させない通過周波数帯域に設定するべく、可変容量素子３０５、可変容量素子３１２及び可変容量素子３１２に印加する制御電圧を制御する。
【００４３】
［第２の実施形態における効果］
第２の実施形態に係るＰＬＬシンセサイザ１によれば、チューナブルフィルタ３００を用いることにより、複数のサブフィルタが設けられた構成に比べて少ない部品数で、狭帯域で微細な周波数調整が可能になるという効果を奏する。
【００４４】
＜第３の実施形態＞
図７は、第３の実施形態に係るＰＬＬシンセサイザ１の構成を示す図である。図７に示すＰＬＬシンセサイザ１における帯域制限部２０は、チューナブルフィルタ３２０を有し、選択部２０１、選択部２０２及び伝送路２０４を有しない点で、第２の実施形態に係る図４に示したＰＬＬシンセサイザ１と異なる。また、チューナブルフィルタ３２０は、デジタルアナログ変換器６０を介することなく、制御部３０からの制御を受ける。
【００４５】
本実施形態に係るチューナブルフィルタ３２０は、内部に信号通過経路を切り替えるトランジスタや通過周波数帯域を変化させるための可変容量素子を内蔵しており、通過周波数帯域幅及び通過周波数帯域を変化させることができる。具体的には、チューナブルフィルタ３２０は、制御部３０から入力される設定情報に基づいて、発振信号の周波数の信号が通過し、かつ不要波を通過させない複数の通過周波数帯域のいずれか、又は、電圧制御発振器１５が発振可能な周波数帯域に、通過周波数帯域を切り替えることができる。
【００４６】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００４７】
１  シンセサイザ、１０  基準発振器、１１Ａ  Ｒカウンタ、１１Ｂ  Ｎカウンタ、１２  位相比較器、１３  チャージポンプ回路、１４  ループフィルタ、１５  電圧制御発振器、１６  ミキシング部、１７  局部発振器、２０  帯域制限部、３０  制御部、４０  記憶部、５０  ロック検出部、６０  デジタルアナログ変換器、１００  シンセサイザ、１１２Ａ  Ｒカウンタ、１１２Ｂ  Ｎカウンタ、１１３  位相比較器、１１６  電圧制御発振器、１１７  ミキシング部、１１８  局部発振器、１１９  フィルタ、２０１  選択部、２０２  選択部、２０３  フィルタ、２０４  伝送路、３００  チューナブルフィルタ、３０１  インダクタ、３０２  キャパシタ、３０３  抵抗、３０４  可変容量素子、３０５  可変容量素子、３０６  抵抗、３０７  キャパシタ、３０８  インダクタ、３０９  インダクタ、３１０  キャパシタ、３１１  キャパシタ、３１２  可変容量素子、３１３  抵抗
【図１】
2015082668.tif 000003
【図２Ａ】
2015082668.tif 000004
【図２Ｂ】
2015082668.tif 000005
【図３】
2015082668.tif 000006
【図４】
2015082668.tif 000007
【図５】
2015082668.tif 000008
【図７】
2015082668.tif 000009
【図８】
2015082668.tif 000010
【図６】
2015082668.tif 000011