(57)【要約】【課題】バッファ層を薄膜化してクラック発生を抑止し、窒化物半導体層を厚膜化してその結晶性を向上させることを可能とした信頼性の高い化合物半導体装置を提供する。【解決手段】ＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、第１の凹凸表面を有するＳｉ基板１と、Ｓｉ基板１上に第２の窒化膜２ａを介して形成され、第１の凹凸表面を反映した表面を有する第２の窒化膜２ｂと、第２の窒化膜２ｂ上に形成され、第２の窒化膜２ｂの表面形状に起因した横方向の結晶成長による第２の凹凸表面を有するバッファ層３と、バッファ層３上に形成されたＧａＮ結晶からなる電子走行層４ａとを備えて構成される。【選択図】図４
2015060883.tif 000002
【特許請求の範囲】
【請求項１】
第１の凹凸表面を有する基板と、
前記基板上に形成され、前記第１の凹凸表面を反映した表面を有する窒化膜と、
前記窒化膜上に形成され、前記窒化膜の表面形状に起因した横方向の結晶成長による第２の凹凸表面を有するバッファ層と、
前記バッファ層上に形成された結晶性の窒化物半導体層と
を含むことを特徴とする化合物半導体装置。
【請求項２】
前記窒化膜は、前記基板上に形成された第１の窒化膜と、前記第１の窒化膜上に当該第１の窒化膜よりも厚く形成された第２の窒化膜とを有することを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記第１の窒化膜は熱窒化膜であり、前記第２の窒化膜はエピタキシャル成長膜であることを特徴とする請求項２に記載の化合物半導体装置。
【請求項４】
前記基板は、ストライプ状の複数の溝により、前記第１の凹凸表面が形成されていることを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
【請求項５】
前記基板は、上面が平坦なドットにより、前記第１の凹凸表面が形成されていることを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
【請求項６】
基板に第１の凹凸表面を形成する工程と、
前記基板上に、前記第１の凹凸表面を反映した表面形状となるように窒化膜を形成する工程と、
前記窒化膜上に、前記窒化膜の表面形状に起因して横方向に結晶成長して第２の凹凸表面を有するバッファ層を形成する工程と、
前記バッファ層上に結晶性の窒化物半導体層を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【請求項７】
前記窒化膜は、前記基板上に形成された第１の窒化膜と、前記第１の窒化膜上に当該第１の窒化膜よりも厚く形成された第２の窒化膜とを有することを特徴とする請求項６に記載の化合物半導体装置の製造方法。
【請求項８】
前記第１の窒化膜は熱窒化法により形成され、前記第２の窒化膜はエピタキシャル成長法により形成されることを特徴とする請求項７に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
化合物半導体装置、特に窒化物半導体装置は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスとしての開発が活発に行われている。窒化物半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。特に、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高耐圧及び高出力が実現できる。
【０００３】
ＧａＮの結晶を成長させるにあたり、格子定数が合致する適当な基板はなく、サファイアやＳｉＣの基板が用いられることが多いが、これらは高価で希少である。この点、Ｓｉ基板は安価で汎用性が高い。ところがＳｉ基板は、ＧａＮとの格子定数差が大きいため、成長させたＧａＮには結晶欠陥が多く発生する。また、ＧａとＳｉとの反応により、Ｓｉ基板に所謂メルトバックエッチングが引き起こされ、ＧａＮの結晶性が著しく損なわれる。このため、Ｓｉ基板上にＧａＮを成長させる際には、ＡｌＮを両者のバッファ層として形成することが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１１０５６９号公報
【特許文献２】特開２００２−２４９４００号公報
【特許文献３】特開２００３−２５７８７９号公報
【特許文献４】特開２０１１−６６３９０号公報
【特許文献５】特開平１１−２６５８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＧａとＳｉとの反応を抑止するうえで、ＡｌＮのバッファ層に十分な機能を持たせるためには、バッファ層を厚く形成することが必要である。ところが、バッファ層は、その厚膜化により、ＡｌＮとＳｉとの格子定数差による歪に起因したクラックの発生が誘発される。クラックの多いバッファ層上に成長させたＧａＮの窒化物半導体層には多くの結晶欠陥が発生し、ＧａＮの品質が大きく損なわれる。また、バッファ層の厚膜化により、ＧａＮを成長させる前にＳｉ基板に大きな引っ張り応力が既に印加されていることから、更に窒化物半導体層を厚く成長すればＳｉ基板の破壊に至る。このため、窒化物半導体層を薄膜化する必要に迫られる。しかしながら、窒化物半導体層を薄膜化すれば、ＧａＮの結晶性の悪化を招来する。
【０００６】
本発明は、上記の課題に鑑みてなされたものであり、バッファ層を薄膜化してクラック発生を抑止し、窒化物半導体層を厚膜化してその結晶性を向上させることを可能とした信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
半導体装置の一態様は、第１の凹凸表面を有する基板と、前記基板上に形成され、前記第１の凹凸表面を反映した表面を有する窒化膜と、前記窒化膜上に形成され、前記窒化膜の表面形状に起因した横方向の結晶成長による第２の凹凸表面を有するバッファ層と、前記バッファ層上に形成された結晶性の窒化物半導体層とを含む。
【０００８】
半導体装置の製造方法の一態様は、基板に第１の凹凸表面を形成する工程と、前記基板上に、前記第１の凹凸表面を反映した表面形状となるように窒化膜を形成する工程と、前記窒化膜上に、前記窒化膜の表面形状に起因して横方向に結晶成長して第２の凹凸表面を有するバッファ層を形成する工程と、前記バッファ層上に結晶性の窒化物半導体層を形成する工程とを含む。
【発明の効果】
【０００９】
上記の諸態様によれば、バッファ層を薄膜化してクラック発生を抑止し、窒化物半導体層を厚膜化してその結晶性を向上させることを可能とした信頼性の高い化合物半導体装置が実現する。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図４】図３に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図５】Ｓｉ基板に形成された第１の凹凸表面を示す概略斜視図である。
【図６】バッファ層及び電子走行層の形成状態（形成過程）を示す概略断面図である。
【図７】第２の実施形態による電源装置の概略構成を示す結線図である。
【図８】第３の実施形態による高周波増幅器の概略構成を示す結線図である。
【発明を実施するための形態】
【００１１】
（第１の実施形態）
本実施形態では、半導体装置として、化合物半導体である窒化物半導体のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図４は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【００１２】
図１（ａ）に示すように、成長用基板として例えばＳｉ基板１を用意し、Ｓｉ基板１の表面に凹凸を形成する。
本実施形態では、成長用基板として、廉価で汎用性の高い基板であるＳｉ基板１を用いる。Ｓｉ基板１の代わりに、例えば半絶縁性のＳｉＣ基板や、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
【００１３】
Ｓｉ基板１の表面を、リソグラフィー及び反応性イオンエッチング（ＲＩＥ）により加工し、凹凸表面を形成する。具体的には、図５（ａ）に示すように、Ｓｉ基板１の表面に互いに平行なストライプ状に、複数の順テーパ状の傾斜角を持つ溝１ａを形成する。Ｓｉ基板１の表面に複数の溝１ａが形成されることにより、当該表面が凹凸状（第１の凹凸表面）となる。第１の凹凸表面において、溝１ａの幅Ｌ１は０．１μｍ程度〜１０μｍ程度、溝１ａにより形成された凸部１ｂの幅Ｌ２は０．５μｍ程度〜２０μｍ程度、溝１ａの深さＤは０．１μｍ程度〜２μｍ程度、溝１ａの傾斜角θは２５°程度以上の鋭角とされる。より好ましくは、幅Ｌ１は１μｍ程度〜３μｍ程度、幅Ｌ２は５μｍ程度〜１０μｍ程度、Ｄは０．５μｍ程度〜１μｍ程度、傾斜角θは４５°程度〜６０°程度である。
【００１４】
Ｓｉ基板１の第１の凹凸表面としては、溝１ａを形成する代わりに、図５（ｂ），（ｃ）のようなパターンを形成することで実現するようにしても良い。
図５（ｂ）では、Ｓｉ基板１の表面に互いに平行なストライプ状に、複数の逆テーパ状の傾斜角を持つ溝１ｃを形成する。Ｓｉ基板１の表面に複数の溝１ｃが形成されることにより、当該表面が凹凸状（第１の凹凸表面）となる。当該第１の凹凸表面では、溝１ｃの傾斜角θは１５５°程度以下の鈍角とされる。
【００１５】
図５（ｃ）では、Ｓｉ基板１の表面に上面が平坦なドット１ｄを形成する。Ｓｉ基板１の表面に複数のドット１ｄが形成されることにより、当該表面が凹凸状（第１の凹凸表面）となる。ドット１ｄは、上記した溝１ａ，１ｃの凹部（或いは溝１ａ，１ｃにより形成される凸部）とは異なり、特定の方向性を有しない。そのため、後述する電子走行層となるＧａＮの横方向のエキタキシャル成長時に、各ドット１ｄの周囲で全体として方向性を有しない対称で均一なＧａＮの横方向成長が得られ、ＧａＮの欠陥密度の更なる低減が実現する。
【００１６】
続いて、図１（ｂ）〜図２（ｃ）に示すように、第１の窒化膜２ａ、第２の窒化膜２ｂ、及び化合物半導体積層構造３を形成する。第１の窒化膜２ａ、第２の窒化膜２ｂ、及び化合物半導体積層構造３は、例えば有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法により、ＭＯＣＶＤ装置の反応室内でin situの一連工程で形成される。in situの一連工程により、工程の削減が実現する。ＭＯＣＶＤ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
【００１７】
先ず、図１（ｂ）に示すように、Ｓｉ基板１の表面に第１の窒化膜２ａを形成する。
詳細には、ＭＯＣＶＤ装置の反応室内において、Ｓｉ基板１の表面を熱窒化処理する。熱窒化の条件としては、例えば圧力を５ｋＰａ程度〜１０ｋＰａ程度、ＮＨ3の流量を１ｓｌｍ程度〜５０ｓｌｍ程度、アニール温度を１０００℃程度〜１３００℃程度とする。この熱処理により、Ｓｉ基板１の全面に第１の凹凸表面を反映した表面を有する薄い第１の窒化膜２ａが形成される。第１の窒化膜２ａは、例えば３ｎｍ程度以内の厚みに薄く形成される。第１の窒化膜２ａを３ｎｍ程度よりも厚く形成すると、表面モフォロジーの悪化が懸念される。例えば３ｎｍ程度以内の厚みに形成することで、良質な表面モフォロジーを持った第１の窒化膜２ａが得られる。
【００１８】
次に、図１（ｃ）に示すように、第１の窒化膜２ａ上に第２の窒化膜２ｂを形成する。
詳細には、ＭＯＣＶＤ装置の反応室内において、第１の窒化膜２ａの形成に引き続き、ＳｉＨ4ガスを原料ガスとしてＳｉＮをエピタキシャル成長する。エピタキシャル成長の条件としては、例えば圧力を５ｋＰａ程度〜１０ｋＰａ程度、ＳｉＨ4の流量を５０ｓｃｃｍ程度〜３００ｓｃｃｍ程度、ＮＨ3の流量を１ｓｌｍ程度〜５０ｓｌｍ程度、成長温度を８００℃程度〜１１００℃程度とする。このエピタキシャル成長により、第１の窒化膜２ａ上の全面にＳｉ基板１の第１の凹凸表面を反映した表面を有する第２の窒化膜２ｂが形成される。第２の窒化膜２ｂは、第１の窒化膜２ａよりも厚く、例えば５ｎｍ程度〜５０ｎｍ程度の厚みに形成される。第２の窒化膜２ｂは、５ｎｍ程度よりも薄いと後述するＳｉ基板１のＳｉの拡散防止効果が十分ではなく、５０ｎｍ程度よりも厚いと次工程のアニール処理による高品質化の効果が十分に得られない。例えば５ｎｍ程度〜５０ｎｍ程度の厚みに形成することで、高品質で且つＳｉ基板１のＳｉの十分な拡散防止機能を有する第２の窒化膜２ｂが得られる。第１の窒化膜２ａ及び第２の窒化膜２ｂの積層構造として、窒化膜２が構成される。
【００１９】
次に、図２（ａ）に示すように、第２の窒化膜２ｂをアニール処理する。
詳細には、ＭＯＣＶＤ装置の反応室内において、第２の窒化膜２ｂの形成に引き続き、第２の窒化膜２ｂをアニール処理する。アニール処理の条件としては、例えば圧力を５ｋＰａ程度〜１０ｋＰａ程度、ＮＨ3の流量を１ｓｌｍ程度〜５０ｓｌｍ程度、アニール温度を１０００℃程度〜１３００℃程度、アニール時間を１０分間程度〜６０分間程度とする。このアニール処理により、第２の窒化膜２ｂは、そのＳｉＮの結晶性が向上し、高品質化する。
【００２０】
次に、図２（ｂ）に示すように、バッファ層３を形成する。
詳細には、ＭＯＣＶＤ装置の反応室内において、第２の窒化膜２ｂのアニール処理に引き続き、第２の窒化膜２ｂ上にＡｌＮをエピタキシャル成長する。エピタキシャル成長の条件としては、例えば圧力を５ｋＰａ程度〜１０ｋＰａ程度、ＮＨ3の流量を１ｓｌｍ程度〜５０ｓｌｍ程度、成長温度を１０００℃程度〜１３００℃程度とし、トリメチルアルミニウム（ＴＭＡｌ）ガスの流量を適宜調節する。このエピタキシャル成長は、いわゆるＥＬＯ（Epitaxially Lateral Overgrowth）法によるものである。このＥＬＯ法により、第２の窒化膜２ｂの表面形状に起因して、ＡｌＮがＳｉ基板１の面方向に対して平行な（垂直でない）方向（横方向）に、垂直な方向よりも優先的に結晶成長する。これにより、バッファ層３が形成される。
【００２１】
バッファ層３の形成状態を図６（ａ）に例示する。ＡｌＮの第２の窒化膜２ｂのＳｉＮとの格子定数差によって生じた転位欠陥Ａ１は、垂直方向から横方向へ屈曲する。この転位欠陥Ａ１の屈曲により、バッファ層３上に形成される後述するＧａＮへの垂直方向の転位欠陥Ａ１の伝播が抑止される。以上により、第２の窒化膜２ｂ上に表面が凹凸（第２の凹凸表面）とされたバッファ層３が形成される。バッファ層３は、比較的薄く、最大厚部分で０．０１μｍ程度〜０．５μｍ程度に形成される。本実施形態では、バッファ層３を比較的薄く形成することにより、バッファ層３におけるクラック発生が抑制される。バッファ層３は、低クラック且つ第２の凹凸表面を有しており、その上に電子走行層のＧａＮを成長するための結晶性に優れた良質なテンプレートとなる。
【００２２】
次に、図２（ｃ）に示すように、バッファ層３上に化合物半導体積層構造４を形成する。
化合物半導体積層構造４は、電子走行層４ａ、スペーサ層４ｂ、電子供給層４ｃ、及びキャップ層４ｄを有して構成される。
詳細には、ＭＯＣＶＤ装置の反応室内において、バッファ層３上に、例えばｉ（インテンショナリ・アンドープ）−ＧａＮを比較的厚く、例えば０．５μｍ程度〜３．０μｍ程度、ここでは１．０μｍ程度の厚みに成長する。引き続き、例えばｉ−ＡｌＧａＮを５ｎｍ程度の厚みに、例えばｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに、例えばｎ−ＧａＮを１０ｎｍ程度の厚みに順次成長する。これにより、電子走行層４ａ、スペーサ層４ｂ、電子供給層４ｃ、及びキャップ層４ｄが形成される。
【００２３】
ＧａＮの成長条件としては、原料ガスとしてトリメチルガリウム（ＴＭＧａ）ガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡｌガス、ＴＭＧａガス、及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ｇａ源であるＴＭＧａガス、Ａｌ源であるＴＭＡｌガスの供給の有無及び流量を適宜設定する。
【００２４】
ＡｌＧａＮ、ＧａＮをｎ型として成長する際、即ち電子供給層４ｃ及びキャップ層４ｄを形成する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
【００２５】
ここで先ず、バッファ層３上に電子走行層４ａのＧａＮを成長する際には、エピタキシャル成長の条件としては、例えば圧力を５ｋＰａ程度〜８０ｋＰａ程度、ＮＨ3の流量を１ｓｌｍ程度〜５０ｓｌｍ程度、成長温度を９００℃程度〜１２００℃程度とし、ＴＭＡｌガスの流量を適宜調節する。このエピタキシャル成長は、ＥＬＯ法によるものである。
【００２６】
電子走行層４ａの形成過程を図６（ｂ），（ｃ）に例示する。このＥＬＯ法により、第２の凹凸表面を有するバッファ層３をテンプレートとしてＧａＮが横方向に成長するため、バッファ層３の転移欠陥Ａ１は殆どＧａＮにおいて転移欠陥Ａ２として横方向に伝播し、垂直方向への伝播が抑制される。所定厚に成長したＧａＮの表面付近では、転移欠陥Ａ２は極めて少なく、転位密度が低減される。以上により、結晶欠陥の発生が可及的に抑止されて結晶性に優れた高品質のＧａＮからなる電子走行層４ａが形成される。
【００２７】
本実施形態では、Ｓｉ基板１上に第１の窒化膜２ａを介して結晶性の高い第２の窒化膜２ｂを形成することにより、Ｓｉ基板１からのＳｉ拡散の抑制効果が大きくなり、バッファ層３の薄膜化が可能となる。これにより、バッファ層３のクラック発生が抑制され、その上に成長する電子走行層４ａのＧａＮの結晶の高品質化が実現する。また、ＧａＮを成長させる前の歪が小さくなることから、ＧａＮの厚膜化が可能となり、ＧａＮの結晶性が向上する。
【００２８】
また、バッファ層３のＡｌＮをＥＬＯ法で成長し、上方に対して転位欠陥を屈曲させ、表面を凹凸形状とする。これにより、バッファ層３上に成長する電子走行層４ａのＧａＮの転位欠陥を更に屈曲させ、上方への転位伝播を効果的に抑制され、ＧａＮの高品質化が可能となる。
【００２９】
完成したＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、その動作時において、電子走行層４ａの電子供給層４ｃとの界面近傍（正確には、電子走行層４ａのスペーサ層４ｂとの界面近傍）に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層４ａの化合物半導体（ここではＧａＮ）と電子供給層４ｃの化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に基づいて生成される。
【００３０】
続いて、図３（ａ）に示すように、素子分離構造５を形成する。
詳細には、化合物半導体積層構造４の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体積層構造４に素子分離構造５が形成される。素子分離構造５により、化合物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造４のドライエッチングには、例えば塩素系のエッチングガスを用いる。
【００３１】
続いて、図３（ｂ）に示すように、ソース電極６及びドレイン電極７を形成する。
詳細には、先ず、化合物半導体積層構造４の表面におけるソース電極及びドレイン電極の形成予定位置（電極形成予定位置）に電極用リセス４Ａ，４Ｂを形成する。
化合物半導体積層構造４の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する化合物半導体積層構造４の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００３２】
このレジストマスクを用いて、電子供給層４ｃの表面が露出するまで、キャップ層４ｄの電極形成予定位置をドライエッチングして除去する。これにより、電子供給層４ｃの表面の電極形成予定位置を露出する電極用リセス４Ａ，４Ｂが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用い、例えばＣｌ2を流量３０ｓｃｃｍ、圧力を２Ｐａ、ＲＦ投入電力を２０Ｗとする。なお、電極用リセス４Ａ，４Ｂは、キャップ層４ｄの途中までエッチングして形成しても、また電子供給層４ｃ以降までエッチングして形成しても良い。
レジストマスクは、灰化処理等により除去される。
【００３３】
ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造４上に塗布し、電極用リセス４Ａ，４Ｂを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌ（Ｔａが下層、Ａｌが上層、又はＴｉ／Ａｌ等）を、例えば蒸着法により、電極用リセス４Ａ，４Ｂを露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層４ｃとオーミックコンタクトさせる。Ｔａ／Ａｌの電子供給層４ｃとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス４Ａ，４Ｂを電極材料の一部で埋め込むソース電極６及びドレイン電極７が形成される。
【００３４】
続いて、図３（ｃ）に示すように、化合物半導体積層構造４にゲート電極の電極用リセス４Ｃを形成する。
詳細には、先ず、化合物半導体積層構造４の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定位置（電極形成予定位置）に相当する化合物半導体積層構造４の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００３５】
このレジストマスクを用いて、電極形成予定位置における、キャップ層４ｄ及び電子供給層４ｃの一部をドライエッチングして除去する。これにより、キャップ層４ｄ及び電子供給層４ｃの一部まで掘り込まれた電極用リセス４Ｃが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用い、例えばＣｌ2を流量３０ｓｃｃｍ、圧力を２Ｐａ、ＲＦ投入電力を２０Ｗとする。なお、電極用リセス４Ｃは、キャップ層４ｄの途中までエッチングして形成しても、また電子供給層４ｃより深い箇所までエッチングして形成しても良い。
レジストマスクは、灰化処理等により除去される。
【００３６】
続いて、図４（ａ）に示すように、ゲート絶縁膜８を形成する。
詳細には、電極用リセス４Ｃの内壁面を覆うように、化合物半導体積層構造４上に絶縁材料として例えばＡｌ2Ｏ3を堆積する。Ａｌ2Ｏ3は、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により膜厚２ｎｍ程度〜２００ｎｍ程度、ここでは１０ｎｍ程度に堆積する。これにより、ゲート絶縁膜８が形成される。
【００３７】
なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
【００３８】
続いて、図４（ｂ）に示すように、ゲート電極９を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストをゲート絶縁膜８上に塗布し、ゲート絶縁膜８の電極用リセス４Ｃの部分を露出させる各開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００３９】
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、ゲート絶縁膜８の電極用リセス４Ｃの部分を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電極用リセス４Ｃ内をゲート絶縁膜８を介して電極材料の一部で埋め込むゲート電極９が形成される。
【００４０】
本実施形態では、ゲート絶縁膜８を有するＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示するが、ゲート絶縁膜８を有さずゲート電極９が化合物半導体積層構造４と直接的に接触する、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを作製するようにしても良い。
また、電極用リセス４Ｃ内にゲート電極９を形成するゲートリセス構造を採用することなく、リセスのない化合物半導体積層構造４上に、ゲート絶縁膜を介して、或いは直接的に、ゲート電極を形成しても良い。
【００４１】
しかる後、層間絶縁膜の形成、ソース電極６、ドレイン電極７、ゲート電極９と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００４２】
以上説明したように、本実施形態では、バッファ層３を薄膜化してクラック発生を抑止し、電子走行層４ａを厚膜化してその結晶性を向上させることを可能とした信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００４３】
（第２の実施形態）
本実施形態では、第１の実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図７は、第２の実施形態による電源装置の概略構成を示す結線図である。
【００４４】
本実施形態による電源装置は、高圧の一次側回路１１及び低圧の二次側回路１２と、一次側回路１１と二次側回路１２との間に配設されるトランス１３とを備えて構成される。
一次側回路１１は、交流電源１４と、いわゆるブリッジ整流回路１５と、複数（ここでは４つ）のスイッチング素子１６ａ，１６ｂ，１６ｃ，１６ｄとを備えて構成される。また、ブリッジ整流回路１５は、スイッチング素子１６ｅを有している。
二次側回路４２は、複数（ここでは３つ）のスイッチング素子１７ａ，１７ｂ，１７ｃを備えて構成される。
【００４５】
本実施形態では、一次側回路１１のスイッチング素子１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅが、第１の実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路１２のスイッチング素子１７ａ，１７ｂ，１７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
【００４６】
本実施形態では、バッファ層を薄膜化してクラック発生を抑止し、窒化物半導体層を厚膜化してその結晶性を向上させることを可能とした信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
【００４７】
（第３の実施形態）
本実施形態では、第１の実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図８は、第３の実施形態による高周波増幅器の概略構成を示す結線図である。
【００４８】
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路２１と、ミキサー２２ａ，２２ｂと、パワーアンプ２３とを備えて構成される。
ディジタル・プレディストーション回路２１は、入力信号の非線形歪みを補償するものである。ミキサー２２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ２３は、交流信号とミキシングされた入力信号を増幅するものであり、第１の実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図８では、例えばスイッチの切り替えにより、出力側の信号をミキサー２２ｂで交流信号とミキシングしてディジタル・プレディストーション回路２１に送出できる構成とされている。
【００４９】
本実施形態では、バッファ層を薄膜化してクラック発生を抑止し、窒化物半導体層を厚膜化してその結晶性を向上させることを可能とした信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【００５０】
（他の実施形態）
上述した第１〜第３の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
【００５１】
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１の実施形態では、電子走行層がｉ−ＧａＮ、スペーサ層がｉ−ＡｌＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｎ−ＧａＮで形成される。また、この場合のピエゾ分極が殆ど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
【００５２】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、バッファ層を薄膜化してクラック発生を抑止し、電子走行層を厚膜化してその結晶性を向上させることを可能とした信頼性の高い高耐圧のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
【００５３】
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１の実施形態では、電子走行層がｉ−ＧａＮ、スペーサ層がｉ−ＡｌＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｎ−ＧａＮで形成される。
【００５４】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、バッファ層を薄膜化してクラック発生を抑止し、電子走行層を厚膜化してその結晶性を向上させることを可能とした信頼性の高い高耐圧のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００５５】
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
【００５６】
（付記１）
第１の凹凸表面を有する基板と、
前記基板上に形成され、前記第１の凹凸表面を反映した表面を有する窒化膜と、
前記窒化膜上に形成され、前記窒化膜の表面形状に起因した横方向の結晶成長による第２の凹凸表面を有するバッファ層と、
前記バッファ層上に形成された結晶性の窒化物半導体層と
を含むことを特徴とする化合物半導体装置。
【００５７】
（付記２）前記窒化膜は、前記基板上に形成された第１の窒化膜と、前記第１の窒化膜上に当該第１の窒化膜よりも厚く形成された第２の窒化膜とを有することを特徴とする付記１に記載の化合物半導体装置。
【００５８】
（付記３）前記第１の窒化膜は熱窒化膜であり、前記第２の窒化膜はエピタキシャル成長膜であることを特徴とする付記２に記載の化合物半導体装置。
【００５９】
（付記４）前記第１の窒化膜は３ｎｍ以下の厚みに形成され、前記第２の窒化膜は５ｎｍ以上５０ｎｍ以下の厚みに形成されていることを特徴とする付記３に記載の化合物半導体装置。
【００６０】
（付記５）前記基板は、ストライプ状の複数の溝により、前記第１の凹凸表面が形成されていることを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
【００６１】
（付記６）前記溝は、順テーパ状の傾斜角に形成されていることを特徴とする付記５に記載の化合物半導体装置。
【００６２】
（付記７）前記溝は、逆テーパ状の傾斜角に形成されていることを特徴とする付記５に記載の化合物半導体装置。
【００６３】
（付記８）前記基板は、上面が平坦なドットにより、前記第１の凹凸表面が形成されていることを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
【００６４】
（付記９）基板に第１の凹凸表面を形成する工程と、
前記基板上に、前記第１の凹凸表面を反映した表面形状となるように窒化膜を形成する工程と、
前記窒化膜上に、前記窒化膜の表面形状に起因して横方向に結晶成長して第２の凹凸表面を有するバッファ層を形成する工程と、
前記バッファ層上に結晶性の窒化物半導体層を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【００６５】
（付記１０）前記窒化膜は、前記基板上に形成された第１の窒化膜と、前記第１の窒化膜上に当該第１の窒化膜よりも厚く形成された第２の窒化膜とを有することを特徴とする付記９に記載の化合物半導体装置の製造方法。
【００６６】
（付記１１）前記第１の窒化膜は熱窒化法により形成され、前記第２の窒化膜はエピタキシャル成長法により形成されることを特徴とする付記１０に記載の化合物半導体装置の製造方法。
【００６７】
（付記１２）前記第１の窒化膜は３ｎｍ以下の厚みに形成され、前記第２の窒化膜は５ｎｍ以上５０ｎｍ以下の厚みに形成されることを特徴とする付記１１に記載の化合物半導体装置の製造方法。
【００６８】
（付記１３）前記第２の窒化膜をエピタキシャル成長した後に、前記第２の窒化膜をアニール処理することを特徴とする付記１１又は１２に記載の化合物半導体装置の製造方法。
【００６９】
（付記１４）前記基板は、ストライプ状の複数の溝により、前記第１の凹凸表面が形成されることを特徴とする付記９〜１３のいずれか１項に記載の化合物半導体装置の製造方法。
【００７０】
（付記１５）前記溝は、順テーパ状の傾斜角に形成されることを特徴とする付記１４に記載の化合物半導体装置の製造方法。
【００７１】
（付記１６）前記溝は、逆テーパ状の傾斜角に形成されることを特徴とする付記１４に記載の化合物半導体装置の製造方法。
【００７２】
（付記１７）前記基板は、上面が平坦なドットにより、前記第１の凹凸表面が形成されることを特徴とする付記９〜１３のいずれか１項に記載の化合物半導体装置の製造方法。
【００７３】
（付記１８）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
第１の凹凸表面を有する基板と、
前記基板上に形成され、前記第１の凹凸表面を反映した表面を有する窒化膜と、
前記窒化膜上に形成され、前記窒化膜の表面形状に起因した横方向の結晶成長による第２の凹凸表面を有するバッファ層と、
前記バッファ層上に形成された結晶性の窒化物半導体層と
を含むことを特徴とする電源回路。
【００７４】
（付記１９）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
第１の凹凸表面を有する基板と、
前記基板上に形成され、前記第１の凹凸表面を反映した表面を有する窒化膜と、
前記窒化膜上に形成され、前記窒化膜の表面形状に起因した横方向の結晶成長による第２の凹凸表面を有するバッファ層と、
前記バッファ層上に形成された結晶性の窒化物半導体層と
を含むことを特徴とする高周波増幅器。
【符号の説明】
【００７５】
１  Ｓｉ基板
１ａ，１ｃ  溝
１ｂ  凸部
１ｄ  ドット
２  窒化膜
２ａ  第１の窒化膜
２ｂ  第２の窒化膜
４Ａ，４Ｂ，４Ｃ  電極用リセス
３  バッファ層
４  化合物半導体積層構造
４ａ電子走行層
４ｂ  スペーサ層
４ｃ  電子供給層
４ｄ  キャップ層
５  素子分離領域
６  ソース電極
７  ドレイン電極
８  ゲート絶縁膜
９  ゲート電極
１１  一次側回路
１２  二次側回路
１３  トランス
１４  交流電源
１５  ブリッジ整流回路
１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ，１７ａ，１７ｂ，１７ｃ  スイッチング素子
２１  ディジタル・プレディストーション回路
２２ａ，２２ｂ  ミキサー
２３  パワーアンプ
【図１】
2015060883.tif 000003
【図２】
2015060883.tif 000004
【図３】
2015060883.tif 000005
【図４】
2015060883.tif 000006
【図５】
2015060883.tif 000007
【図６】
2015060883.tif 000008
【図７】
2015060883.tif 000009
【図８】
2015060883.tif 000010