(57)【要約】【課題】電子回路内部に設定された動作観測ポイントにおける信号波形を、高い時間精度で観測することを可能とする。【解決手段】電子回路の動作観測ポイントの状態を出力するモニタピンが示す信号波形である観測波形を観測し、前記観測波形を、前記動作観測ポイントからその動作観測ポイントの状態を出力するモニタピンまで信号が伝達する間に生じる遅延時間を示す値分だけ位相を前に遷移させた信号波形である遅延時間補正波形を、前記遅延時間を示す値を包含する遅延時間情報に従って算出する算出手段を備える。【選択図】      図１
2015017951.tif 000002
【特許請求の範囲】
【請求項１】
電子回路の動作観測ポイントの状態を出力するモニタピンが示す信号波形である観測波形を観測し、前記観測波形を、前記動作観測ポイントからその動作観測ポイントの状態を出力するモニタピンまで信号が伝達する間に生じる遅延時間を示す値分だけ位相を前に遷移させた信号波形である遅延時間補正波形を、前記遅延時間を示す値を包含する遅延時間情報に従って算出する算出手段
を備える電子回路観測装置。
【請求項２】
前記遅延時間情報を外部から受信して前記算出手段へ入力する入力手段をさらに備え、
前記入力手段は、前記動作観測ポイントと前記モニタピンの組み合わせを識別可能な識別子と、当該動作観測ポイントに関する前記遅延時間を関連付けた前記遅延時間情報を前記算出手段へ入力し、
前記算出手段は、前記識別子と関連付けられた前記遅延時間が示す値と、当該識別子により特定される前記モニタピンに関する前記観測波形とから、前記遅延時間補正波形を算出する、
請求項１に記載の電子回路観測装置。
【請求項３】
前記識別子が示す値と、前記識別子に関する前記遅延時間補正波形を関連付けて画面表示する表示手段を更に備える
請求項２に記載の電子回路観測装置。
【請求項４】
前記表示手段は、前記観測波形と、複数の前記識別子に関する一覧情報とを画面表示して、画面上で指定された前記識別子のいずれかと、前記観測波形の組み合わせに関する情報である組み合わせ情報を、前記算出手段へ入力し、
前記算出手段は、前記組み合わせ情報を使用して、前記表示手段により表示された前記観測波形から、前記遅延時間補正波形を算出する、
請求項３に記載の電子回路観測装置。
【請求項５】
請求項１乃至４の何れかに記載の電子回路観測装置と、前記電子回路と、前記遅延時間情報を生成する遅延時間情報生成装置と、を有する電子回路観測システム。
【請求項６】
情報処理装置によって、
電子回路の動作観測ポイントの状態を出力するモニタピンが示す信号波形である観測波形を観測し、
前記観測波形を、前記動作観測ポイントからその動作観測ポイントの状態を出力するモニタピンまで信号が伝達する間に生じる遅延時間を示す値分だけ位相を前に遷移させた信号波形である遅延時間補正波形を、前記遅延時間を示す値を包含する遅延時間情報に従って算出する、
電子回路観測方法。
【請求項７】
情報処理装置によって、
前記動作観測ポイントと前記モニタピンの組み合わせを識別可能な識別子と、当該動作観測ポイントに関する前記遅延時間を関連付けた前記遅延時間情報を入力し、
前記識別子と関連付けられた前記遅延時間が示す値と、当該識別子により特定される前記モニタピンに関する前記観測波形とから、前記遅延時間補正波形を算出する、
請求項７に記載の電子回路観測方法。
【請求項８】
情報処理装置によって、
前記識別子が示す値と、前記識別子に関する前記遅延時間補正波形とを関連付けて画面表示する
請求項７に記載の電子回路観測方法。
【請求項９】
情報処理装置によって、
前記観測波形と、複数の前記識別子に関する一覧情報とを画面表示して、画面上で指定された前記識別子のいずれかと、前記観測波形の組み合わせに関する情報である組み合わせ情報を入力し、
前記組み合わせ情報を使用して、画面表示された前記観測波形から、前記遅延時間補正波形を算出する、
請求項８に記載の電子回路観測方法。
【請求項１０】
電子回路の動作観測ポイントの状態を出力するモニタピンが示す信号波形である観測波形を観測し、前記観測波形を、前記動作観測ポイントからその動作観測ポイントの状態を出力するモニタピンまで信号が伝達する間に生じる遅延時間を示す値分だけ位相を前に遷移させた信号波形である遅延時間補正波形を、前記遅延時間を示す値を包含する遅延時間情報に従って算出する算出処理
をコンピュータに実行させる電子回路観測プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、電子回路内の動作観測ポイントの状態を、モニタピンを通して観測する電子回路観測装置等に関する。
【背景技術】
【０００２】
Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ（以下、本願では「ＦＰＧＡ」と略称する）やＰｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ（以下、本願では「ＰＬＤ」と略称する）に代表されるプログラム可能な電子回路の開発においては、実機評価やデバッグのために、電子回路内部に設定された観測ポイントの動作をモニタするための信号ピンであるモニタピンが、係る電子回路に確保されることが多い。
【０００３】
また、電子回路を動作させるクロック周波数が高速化するに伴い、電子回路における信号のタイミング規則が厳しくなるため、モニタピンを使用して、電子回路における信号を、高い精度でモニタリングを行う機能が、益々重要になってきている。
【０００４】
このような機能に関連する技術として、引用文献１には、プログラム可能な電子回路に、デバッグのための論理アナライザを埋め込み、トリガ条件の前、及び、後の双方において、信号を補足することを可能にした技術が公開されている。
【０００５】
また、特許文献２には、ストローブ信号と内部状態信号に関する位相調整を、電子回路外部にあるプリント基板上における回路やロジックアナライザ等の測定器で行うことにより、電子回路内部における位相調整を不要にすることを可能にした技術が公開されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平11-296403号公報
【特許文献２】特開2006-337128号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
モニタピンを使用して観測する信号は、電子回路内部に設定された観測ポイントから信号を分岐させて、係るモニタピンに配線された信号線を通る。したがって、係るモニタピンにおいて観測される信号波形は、観測ポイントにおける実際の信号波形から、観測ポイントと当該モニタピンとの間の配線遅延時間分、時間が遅れた波形である。
【０００８】
電子回路内部における複数の観測ポイントについて、それら複数のモニタピンを使用して観測する場合、観測ポイントから当該モニタピンまでの配線遅延時間は、当該観測ポイントごとに異なる値である。これら観測ポイント間における信号波形に関するタイミング関係を観測する場合に、電子回路を動作させるクロック周波数が低速であれば、観測ポイントごとに異なる配線遅延時間は無視しても問題ないが、クロック周波数が高速である場合は、配線遅延時間は無視できなくなる。
【０００９】
したがって、高周波数で動作する電子回路を使用した近年のコンピュータシステムにおいては、観測ポイントにおける実際の信号波形を、高い時間精度で観測することは困難である。特許文献１乃至２が開示した技術では、この問題は解決できない。
【００１０】
本願発明の主たる目的は、この問題を解決した、電子回路観測装置、電子回路観測システム、電子回路観測方法、及び、電子回路観測プログラムを提供することである。
【課題を解決するための手段】
【００１１】
本願発明に係る電子回路観測装置は、電子回路の動作観測ポイントの状態を出力するモニタピンが示す信号波形である観測波形を観測し、前記観測波形を、前記動作観測ポイントからその動作観測ポイントの状態を出力するモニタピンまで信号が伝達する間に生じる遅延時間を示す値分だけ位相を前に遷移させた信号波形である遅延時間補正波形を、前記遅延時間を示す値を包含する遅延時間情報に従って算出する算出手段を備える。
【００１２】
上記目的を達成する他の見地において、本願発明の電子回路観測方法は、情報処理装置によって、電子回路の動作観測ポイントの状態を出力するモニタピンが示す信号波形である観測波形を観測し、前記観測波形を、前記動作観測ポイントからその動作観測ポイントの状態を出力するモニタピンまで信号が伝達する間に生じる遅延時間を示す値分だけ位相を前に遷移させた信号波形である遅延時間補正波形を、前記遅延時間を示す値を包含する遅延時間情報に従って算出する。
【００１３】
また、上記目的を達成する更なる見地において、本願発明に係る電子回路観測プログラムは、電子回路の動作観測ポイントの状態を出力するモニタピンが示す信号波形である観測波形を観測し、前記観測波形を、前記動作観測ポイントからその動作観測ポイントの状態を出力するモニタピンまで信号が伝達する間に生じる遅延時間を示す値分だけ位相を前に遷移させた信号波形である遅延時間補正波形を、前記遅延時間を示す値を包含する遅延時間情報に従って算出する算出処理をコンピュータに実行させる。
【００１４】
更に、本発明の他の見地は、係る情報読取プログラム（コンピュータプログラム）を、コンピュータ読み取り可能な、不揮発性の記憶媒体によっても実現可能である。
【発明の効果】
【００１５】
本願発明は、電子回路内部に設定された動作観測ポイントにおける信号波形を、高い時間精度で観測することを可能とする。
【図面の簡単な説明】
【００１６】
【図１】本願発明の第１の実施形態の電子回路観測システムの構成を示すブロック図である。
【図２】本願発明の第１の実施形態における、電子回路観測システムの動作を示すフローチャートである。
【図３】本願発明の第１の実施形態における、モニタピンでの観測波形と遅延時間補正波形の関係を例示するタイムチャートである。
【図４】本願発明の第１の実施形態における、表示部が表示する表示画面を例示する図である。
【図５】本願発明の第２の実施形態の電子回路観測装置の構成を示すブロック図である。
【図６】本願発明の第１、及び、第２の実施形態の電子回路観測装置を実行可能な情報処理装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１７】
本願発明の第１の実施の形態について図面を参照して詳細に説明する。
【００１８】
図１は本実施形態の電子回路観測システム１の構成を概念的に示すブロック図である。本実施形態の電子回路観測システム１は、電子回路観測装置１０、ＦＰＧＡ２０、及び、遅延時間情報生成装置３０を有している。
【００１９】
ＦＰＧＡ２０は、メモリ２１と、論理回路２２と、を備えている。メモリ２１は、論理回路２２の回路仕様を規定するＦＰＧＡ回路データ２１０を記憶している。
【００２０】
論理回路２２は、モニタピン２２０乃至２２３と、観測ポイント２２４乃至２２７と、を備えている。観測ポイント２２４乃至２２７は、電子回路観測システム１が観測対象とする、論理ゲートやレジスタ等の出力であり、それぞれ、“ＳＩＧＮＡＬ１”、“ＳＩＧＮＡＬ２”、“ＳＩＧＮＡＬ３”、及び、“ＳＩＧＮＡＬ４”という信号名が、ＦＰＧＡ２０の開発担当者により付与されている。尚、本実施形態では、便宜上、モニタピン、及び、観測ポイントの数はそれぞれ４つとしているが、モニタピン、及び、観測ポイントの数は４つに限定されるわけではない。
【００２１】
モニタピン２２０乃至２２３は、それぞれ、観測ポイント２２４乃至２２７における信号波形を観測するときに使用する、ＦＰＧＡ２０における出力ピンである。モニタピン２２０乃至２２３は、ＦＰＧＡ回路データ２１０にしたがい、それぞれ、観測ポイント２２４乃至２２７から出力された配線パターンを、ＦＰＧＡ２０の外部に接続する。
【００２２】
遅延時間情報生成装置３０は、ＦＰＧＡ回路データ２１０を生成してＦＰＧＡ２０へ入力するとともに、論理回路２２における各配線パターンに関する信号伝達遅延時間を、所定の算出式を使用して算出し、遅延時間情報１１０を生成して電子回路観測装置１０へ入力する。遅延時間情報生成装置３０は、信号名“ＳＩＧＮＡＬ１”と、モニタピン２２０と観測ポイント２２４を接続する配線パターンに関する信号伝達遅延時間を関連付けたレコードを、遅延時間情報１１０として生成する。遅延時間情報生成装置３０は、同様に、信号名“ＳＩＧＮＡＬ２”と、モニタピン２２１と観測ポイント２２５を接続する配線パターンに関する信号伝達遅延時間を関連付けたレコードを、遅延時間情報１１０として生成する。遅延時間情報生成装置３０は、信号名“ＳＩＧＮＡＬ３”、及び、“ＳＩＧＮＡＬ４”についても、上述と同様に、配線パターンに関する信号伝達遅延時間を関連付けたレコードを、遅延時間情報１１０として生成する。
【００２３】
電子回路観測装置１０は、入力部１１、算出部１２、及び、表示部１３を備えている。入力部１１、算出部１２、及び、表示部１３は、電子回路の場合もあれば、コンピュータプログラムとそのコンピュータプログラムに従って動作するプロセッサである場合もある。
【００２４】
入力部１１は、遅延時間情報生成装置３０から入手した遅延時間情報１１０を、算出部１２へ入力する。
【００２５】
算出部１２は、観測ポイント２２４乃至２２５から、モニタピン２２０乃至２２１に出力された信号波形である観測波形１２０を、モニタピン２２０乃至２２１から入手する。尚、本実施形態は、４つのモニタピンのうち、モニタピン２２０乃至２２１を観測するケースを示している。算出部１２は、遅延時間情報１１０を使用して、観測波形１２０から遅延時間補正波形１２１を算出する。算出部１２は、観測波形１２０、遅延時間補正波形１２１、及び、遅延時間情報１１０を、表示部１３へ入力する。
【００２６】
観測波形１２０と遅延時間補正波形１２１との関係例を図３に示す。図３におけるｔ1は、モニタピン２２０と観測ポイント２２４を接続する配線パターンに関する信号伝達遅延時間を示す値である。ｔ１は、遅延時間情報１１０において、信号名“ＳＩＧＮＡＬ１”と関連付けられている。図３におけるｔ２は、モニタピン２２１と観測ポイント２２５を接続する配線パターンに関する信号伝達遅延時間を示す値である。ｔ２は、遅延時間情報１１０において、信号名“ＳＩＧＮＡＬ２”と関連付けられている。
【００２７】
算出部１２は、観測波形１２０における、信号名が“ＳＩＧＮＡＬ１”である信号波形を、ｔ１が示す値分だけ位相を前に遷移させた信号波形（即ち、時間を前にずらした信号波形）である遅延時間補正波形１２１を算出する。算出部１２は、観測波形１２０における、信号名が“ＳＩＧＮＡＬ２”である信号波形を、ｔ２が示す値分だけ位相を前に遷移させた信号波形である遅延時間補正波形１２１を算出する。
【００２８】
算出部１２は、表示部１３が表示画面１３０に表示している観測波形１２０と、遅延時間情報１１０における信号名の組み合わせを示す組み合わせ情報を、表示部１３から入手する。算出部１２は、組み合わせ情報を基に、表示画面１３０に表示された観測波形１２０に関する信号名を特定したのち、上述した処理を行い、遅延時間補正波形１２１を算出する。
【００２９】
表示部１３は表示画面１３０を備えている。表示部１３は、算出部１２から入手した、観測波形１２０、遅延時間補正波形１２１、及び、遅延時間情報１１０を、表示画面１３０に表示する。表示画面１３０が、これらの情報を表示する表示例を図４に示す。
【００３０】
表示部１3は、算出部１２から観測波形１２０を入手すると、図４（ａ）に示すとおり、観測波形１２０、及び、遅延時間情報１１０に包含された信号名の一覧を、表示画面１３０に表示する。電子回路観測装置１０の使用者は、表示画面１３０におけるカーソルを動かして、観測波形１２０と信号名との関連付けを行う。
【００３１】
図４（ａ）に示す例の場合、例えば、電子回路観測装置１０の使用者は、カーソルを信号名一覧における“ＳＩＧＮＡＬ１”が表示された場所に移動させて、“ＳＩＧＮＡＬ１”の表示を反転表示させる。電子回路観測装置１０の使用者は、次に、カーソルを移動させて、表示画面１３０における上部に表示された観測波形１２０を選択する操作を行う。電子回路観測装置１０の使用者は、信号名一覧における“ＳＩＧＮＡＬ２”と、表示画面１３０における下部に表示された観測波形１２０の間に関しても同様の作業を行う。この作業により、観測波形１２０と信号名とが関連付けされる。
【００３２】
表示部１３は、電子回路観測装置１０の使用者により関連付けられた、遅延時間情報１１０における信号名と観測波形１２０の組み合わせに関する情報を、算出部１２へ入力する。
【００３３】
表示部１3は、算出部１２から遅延時間補正波形１２１を入手すると、図４（ｂ）に示すとおり、遅延時間情報１１０における信号名と、当該信号名に関する遅延時間補正波形１２１を関連付けて、表示画面１３０に表示する。
【００３４】
次に図２のフローチャートを参照して、本実施形態の電子回路観測システム１の動作について詳細に説明する。
【００３５】
入力部１１は、遅延時間情報生成装置３０から遅延時間情報１１０を受信し、遅延時間情報１１０を算出部１２へ入力する（ステップＳ１０１）。算出部１２は、モニタピン２２０乃至２２１から入手した観測波形１２０、及び、入力部１１から入手した遅延時間情報１１０を、表示部１３へ入力する（ステップＳ１０２）。
【００３６】
表示部１３は、観測波形１２０、及び、遅延時間情報１１０に包含された信号名の一覧を、表示画面１３０に表示する（ステップＳ１０３）。表示部１３は、表示画面１３０において指定された、動作観測ポイント２２４乃至２２５に関する信号名と、観測波形１２０の組み合わせを示す組み合わせ情報とを、算出部１２へ入力する（ステップＳ１０４）。
【００３７】
算出部１２は、組み合わせ情報が包含する動作観測ポイント２２４乃至２２５に関する信号名により特定される、観測波形１２０に関する遅延時間の値を使用して、遅延時間補正波形１２１を算出し、表示部１３へ入力する（ステップＳ１０５）。表示部１３は、動作観測ポイント２２４乃至２２５に関する信号名と、遅延時間補正波形１２１とを関連付けて、表示画面１３０に表示し（ステップＳ１０６）、全体の処理は終了する。
【００３８】
本実施形態には、電子回路内部に設定された動作観測ポイントにおける信号波形を、高い時間精度で観測することを可能とする効果がある。その理由は、算出部１２が、モニタピン２２０乃至２２１を観測した観測波形１２０を、観測ポイント２２４乃至２２５からモニタピン２２０乃至２２１まで信号が伝達する遅延時間分だけ位相を前に遷移させた遅延時間補正波形１２１を算出し、表示部１３が遅延時間補正波形１２１を表示するからである。
【００３９】
電子回路測定装置は、電子回路内部に設定された動作観測ポイントにおける信号波形を直接観測することができないため、通常、配線パターンにより動作観測ポイントと接続されたモニタピンを通して、その動作観測ポイントにおける信号波形を観測する。したがって、電子回路測定装置は、実際には、動作観測ポイントからモニタピンまで信号が伝達する遅延時間分だけ位相が遅れた信号波形を観測していることになる。
【００４０】
電子回路の動作周波数が、現在ほど高速でなかった時代においては、動作観測ポイントからモニタピンまで信号が伝達する遅延時間は、無視しても特に問題はなかった。しかしながら、電子回路の動作周波数が高速化するにつれて、複数の観測ポイントにおける信号波形に関するタイミング関係を観測する際に、この遅延時間は無視できなくなってきている。
【００４１】
本実施形態においては、算出部１２が、観測波形１２０を、動作観測ポイント２２４乃至２２５からモニタピン２２０乃至２２１まで信号が伝達する遅延時間分だけ位相を前に遷移させた遅延時間補正波形１２１を算出する。したがって、遅延時間補正波形１２１は、観測ポイント２２４乃至２２５における信号波形を正確に示している。
【００４２】
算出部１２は、複数の観測ポイントの各々について、観測波形１２０から遅延時間補正波形１２１を算出し、表示部１３が遅延時間補正波形１２１を表示するため、電子回路観測装置１０は、複数の観測ポイントにおける信号波形に関するタイミング関係を正確に観測することを可能とする。
【００４３】
尚、本実施形態は、ＦＰＧＡを観測対象にした例であるが、観測対象は、プログラム可能でない一般的な電子回路であってもよい。その場合、遅延時間情報生成装置３０は、電子回路に関する設計データの一部である配線情報を使用して、遅延時間情報１１０を生成する。
＜第二の実施形態＞
次に、本願発明の第２の実施形態について図面を参照して詳細に説明する。
【００４４】
図５は本実施形態の電子回路観測装置１０の構成を概念的に示すブロック図である。
【００４５】
本実施形態の情報読取装置１０は、算出部１２を備えている。
【００４６】
算出部１２は、電子回路の動作観測ポイントの状態を出力するモニタピンが示す信号波形である観測波形１２０を観測する。算出部１２は、その観測波形１２０を、係る動作観測ポイントからその動作観測ポイントの状態を出力するモニタピンまで信号が伝達する間に生じる遅延時間を示す値分だけ位相を前に遷移させた信号波形である遅延時間補正波形１２１を、係る遅延時間を示す値を包含する遅延時間情報１２１に従って算出する。
【００４７】
本実施形態には、第１の実施形態と同様に、電子回路内部に設定された動作観測ポイントにおける信号波形を、高い時間精度で観測することを可能とする効果がある。その理由は、算出部１２が、モニタピンを観測した観測波形１２０を、動作観測ポイントからモニタピンまで信号が伝達する遅延時間分だけ位相を前に遷移させた遅延時間補正波形１２１を算出するからである。
＜ハードウェア構成例＞
上述した実施形態において図１、及び、図５に示した各部は、ソフトウェアプログラムの機能（処理）単位（ソフトウェアモジュール）と捉えることができる。但し、これらの図面に示した各部の区分けは、説明の便宜上の構成であり、実装に際しては、様々な構成が想定され得る。この場合のハードウェア環境の一例を、図６を参照して説明する。
【００４８】
図６は、本発明の模範的な実施形態に係る情報読取装置を実行可能な情報処理装置９００（コンピュータ）の構成を例示的に説明する図である。即ち、図６は、図１、及び、図５に示した情報読取装置を実現可能なコンピュータ（情報処理装置）の構成であって、上述した実施形態における各機能を実現可能なハードウェア環境を表す。
【００４９】
図６に示した情報処理装置９００は、ＣＰＵ９０１（Ｃｅｎｔｒａｌ＿Ｐｒｏｃｅｓｓｉｎｇ＿Ｕｎｉｔ）、ＲＯＭ９０２（Ｒｅａｄ＿Ｏｎｌｙ＿Ｍｅｍｏｒｙ）、ＲＡＭ９０３（Ｒａｎｄｏｍ＿Ａｃｃｅｓｓ＿Ｍｅｍｏｒｙ）、ハードディスク９０４（記憶装置）、外部装置との通信インタフェース９０５（Ｉｎｔｅｒｆａｃｅ：以降、「Ｉ／Ｆ」と称する）、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ＿Ｄｉｓｃ＿Ｒｅａｄ＿Ｏｎｌｙ＿Ｍｅｍｏｒｙ）等の記憶媒体９０７に格納されたデータを読み書き可能なリーダライタ９０８、及び、入出力インタフェース９０９を備え、これらの構成がバス９０６（通信線）を介して接続された一般的なコンピュータである。
【００５０】
そして、上述した実施形態を例に説明した本発明は、図６に示した情報処理装置９００に対して、その実施形態の説明において参照したブロック構成図（図１、及び、図５）或いはフローチャート（図２）の機能を実現可能なコンピュータプログラムを供給した後、そのコンピュータプログラムを、当該ハードウェアのＣＰＵ９０１に読み出して解釈し実行することによって達成される。また、当該装置内に供給されたコンピュータプログラムは、読み書き可能な揮発性の記憶メモリ（ＲＡＭ９０３）またはハードディスク９０４等の不揮発性の記憶デバイスに格納すれば良い。
【００５１】
また、前記の場合において、当該ハードウェア内へのコンピュータプログラムの供給方法は、ＣＤ−ＲＯＭ等の各種記憶媒体９０７を介して当該装置内にインストールする方法や、インターネット等の通信回線を介して外部よりダウンロードする方法等のように、現在では一般的な手順を採用することができる。そして、このような場合において、本発明は、係るコンピュータプログラムを構成するコード或いは、そのコードが格納された記憶媒体９０７によって構成されると捉えることができる。
【００５２】
以上、上述した実施形態を模範的な例として本発明を説明した。しかしながら、本発明は、上述した実施形態には限定されない。即ち、本発明は、本発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。
【００５３】
尚、上述した各実施形態の一部又は全部は、以下の付記のようにも記載されうる。しかしながら、上述した各実施形態により例示的に説明した本発明は、以下には限られない。すなわち、
（付記１）
電子回路の動作観測ポイントの状態を出力するモニタピンが示す信号波形である観測波形を観測し、前記観測波形を、前記動作観測ポイントからその動作観測ポイントの状態を出力するモニタピンまで信号が伝達する間に生じる遅延時間を示す値分だけ位相を前に遷移させた信号波形である遅延時間補正波形を、前記遅延時間を示す値を包含する遅延時間情報に従って算出する算出手段
を備える電子回路観測装置。
（付記２）
前記遅延時間情報を外部から受信して前記算出手段へ入力する入力手段をさらに備え、
前記入力手段は、前記動作観測ポイントと前記モニタピンの組み合わせを識別可能な識別子と、当該動作観測ポイントに関する前記遅延時間を関連付けた前記遅延時間情報を前記算出手段へ入力し、
前記算出手段は、前記識別子と関連付けられた前記遅延時間が示す値と、当該識別子により特定される前記モニタピンに関する前記観測波形とから、前記遅延時間補正波形を算出する、
付記１に記載の電子回路観測装置。
（付記３）
前記識別子が示す値と、前記識別子に関する前記遅延時間補正波形を関連付けて画面表示する表示手段を更に備える
付記２に記載の電子回路観測装置。
（付記４）
前記表示手段は、前記観測波形と、複数の前記識別子に関する一覧情報とを画面表示して、画面上で指定された前記識別子のいずれかと、前記観測波形の組み合わせに関する情報である組み合わせ情報を、前記算出手段へ入力し、
前記算出手段は、前記組み合わせ情報を使用して、前記表示手段により表示された前記観測波形から、前記遅延時間補正波形を算出する、
付記３に記載の電子回路観測装置。
（付記５）
付記１乃至４の何れかに記載の電子回路観測装置と、前記電子回路と、前記遅延時間情報を生成する遅延時間情報生成装置と、を有する電子回路観測システム。
（付記６）
情報処理装置によって、
電子回路の動作観測ポイントの状態を出力するモニタピンが示す信号波形である観測波形を観測し、
前記観測波形を、前記動作観測ポイントからその動作観測ポイントの状態を出力するモニタピンまで信号が伝達する間に生じる遅延時間を示す値分だけ位相を前に遷移させた信号波形である遅延時間補正波形を、前記遅延時間を示す値を包含する遅延時間情報に従って算出する、
電子回路観測方法。
（付記７）
情報処理装置によって、
前記動作観測ポイントと前記モニタピンの組み合わせを識別可能な識別子と、当該動作観測ポイントに関する前記遅延時間を関連付けた前記遅延時間情報を入力し、
前記識別子と関連付けられた前記遅延時間が示す値と、当該識別子により特定される前記モニタピンに関する前記観測波形とから、前記遅延時間補正波形を算出する、
付記６に記載の電子回路観測方法。
（付記８）
情報処理装置によって、
前記識別子が示す値と、前記識別子に関する前記遅延時間補正波形とを関連付けて画面表示する
付記７に記載の電子回路観測方法。
（付記９）
情報処理装置によって、
前記観測波形と、複数の前記識別子に関する一覧情報とを画面表示して、画面上で指定された前記識別子のいずれかと、前記観測波形の組み合わせに関する情報である組み合わせ情報を入力し、
前記組み合わせ情報を使用して、画面表示された前記観測波形から、前記遅延時間補正波形を算出する、
付記８に記載の電子回路観測方法。
（付記１０）
電子回路の動作観測ポイントの状態を出力するモニタピンが示す信号波形である観測波形を観測し、前記観測波形を、前記動作観測ポイントからその動作観測ポイントの状態を出力するモニタピンまで信号が伝達する間に生じる遅延時間を示す値分だけ位相を前に遷移させた信号波形である遅延時間補正波形を、前記遅延時間を示す値を包含する遅延時間情報に従って算出する算出処理
をコンピュータに実行させる電子回路観測プログラム。
（付記１１）
前記動作観測ポイントと前記モニタピンの組み合わせを識別可能な識別子と、当該動作観測ポイントに関する前記遅延時間を関連付けた前記遅延時間情報を前記算出処理へ入力する入力処理と、
前記識別子と関連付けられた前記遅延時間が示す値と、当該識別子により特定される前記モニタピンに関する前記観測波形とから、前記遅延時間補正波形を算出する前記算出処理と、
をコンピュータに実行させる付記１０に記載の電子回路観測プログラム。
（付記１２）
前記識別子が示す値と、前記識別子に関する前記遅延時間補正波形を関連付けて画面表示する表示処理
をコンピュータに実行させる付記１１に記載の電子回路観測プログラム。
（付記１３）
前記観測波形と、複数の前記識別子に関する一覧情報とを画面表示して、画面上で指定された前記識別子のいずれかと、前記観測波形の組み合わせに関する情報である組み合わせ情報を、前記算出処理へ入力する前記表示処理と、
前記組み合わせ情報を使用して、前記表示処理により表示された前記観測波形から、前記遅延時間補正波形を算出する前記算出処理と、
をコンピュータに実行させる付記１２に記載の電子回路観測プログラム。
【符号の説明】
【００５４】
１    電子回路観測システム
１０    電子回路観測装置
１１    入力部
１１０    遅延時間情報
１２    算出部
１２０    観測波形
１２１    遅延時間補正波形
１３    表示部
１３０    表示画面
２０    ＦＰＧＡ
２１    メモリ
２１０    ＦＰＧＡ回路データ
２２    論理回路
２２０乃至２２３    モニタピン
２２４乃至２２７    観測ポイント
３０    遅延時間情報生成装置
９００    情報処理装置
９０１    ＣＰＵ
９０２    ＲＯＭ
９０３    ＲＡＭ
９０４    ハードディスク
９０５    通信インタフェース
９０６    バス
９０７    記憶媒体
９０８    リーダライタ
９０９    入出力インタフェース
【図１】
2015017951.tif 000003
【図２】
2015017951.tif 000004
【図３】
2015017951.tif 000005
【図４】
2015017951.tif 000006
【図５】
2015017951.tif 000007
【図６】
2015017951.tif 000008