(57)【要約】【課題】キャパシタシートを内蔵した多層回路基板において、キャパシタシートのＥＳＬを低く抑えること。【解決手段】多層回路基板は、第１及び第２の絶縁層と、第１の絶縁層と第２の絶縁層の間に位置するシートキャパシタを備える。シートキャパシタは、誘電体を挟んで一対の電極が対向しており、電極に連なるリード配線は、第１又は第２の絶縁層のシートキャパシタとは反対側において、多層回路基板の積層方向から視て、電極と重なるように配置されている。多層回路基板の積層方向において、リード配線が電極と重なるように配置されていることで、キャパシタシートのＥＳＬを低く抑えることができる。【選択図】図３
2015082516.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の絶縁層と、前記第１の絶縁層と前記第２の絶縁層の間に位置するシートキャパシタを備えた多層回路基板において、
前記シートキャパシタは、誘電体を挟んで一対の電極が対向しており、
前記電極に連なるリード配線は、前記第１又は第２の絶縁層の前記シートキャパシタとは反対側において、前記多層回路基板の積層方向から視て、前記電極と重なるように配置されている、多層回路基板。
【請求項２】
請求項１記載の多層回路基板であって、
前記リード配線は、対応する電極のうち、前記誘電体に対向する対向部から前記積層基板の平面方向外側に拡張して形成されたタグ部において該電極に接続されている、多層回路基板。
【請求項３】
請求項１または請求項２に記載の多層回路基板であって、
前記リード配線は、前記多層回路基板の一方の表面に設けられ、前記多層回路基板外部の半導体チップの電源系におけるチップ側接続パッドと接続される基板側接続パッドであって、前記積層基板の積層方向から視て、前記電極と重なるように配置されている前記基板側接続パッドに連なっている、多層回路基板。
【請求項４】
請求項３記載の多層回路基板であって、
各基板側接続パッドに対して、前記対応する電極の異なる箇所に連なる複数の前記リード配線を有する、多層回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサ素子を内蔵してなる多層回路基板に関する。
【背景技術】
【０００２】
多層回路基板は、表面に銅箔等で配線パターンが形成された複数の絶縁層を互いに積層して形成される。多層回路基板が半導体チップ等の電子部品を実装する実装基板として使用される際に、多層回路基板にバイパスコンデンサとして機能するコンデンサ素子が設けられることがある。コンデンサ素子は、電子部品との間の配線距離に比例して、コンデンサ素子の等価回路のインダクタンス成分（ＥＳＬ）が増大し、高周波特性が悪化することが知られている。そのため、従来から、絶縁層間にコンデンサ素子を内蔵させることで、コンデンサ素子を電子部品に近接して配置する技術が用いられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１６５８１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、例えばシートキャパシタなどのコンデンサ素子を多層回路基板に内蔵して形成した場合でも、シートキャパシタの配置の制限等により、シートキャパシタを必ずしも電子部品に近接して配置できるとは限らず、配線を短縮するにも限界がある。そのため、配線の短縮とは異なる方法で、シートキャパシタのＥＳＬを低く抑える技術が望まれている。
【０００５】
本発明は上記のような事情に基づいて完成されたものであって、キャパシタシートを内蔵した多層回路基板において、キャパシタシートのＥＳＬを低く抑えることを目的とする。
【課題を解決するための手段】
【０００６】
本明細書によって開示される多層回路基板は、第１及び第２の絶縁層と、前記第１の絶縁層と前記第２の絶縁層の間に位置するシートキャパシタを備えた多層回路基板において、前記シートキャパシタは、誘電体を挟んで一対の電極が対向しており、前記電極に連なるリード配線は、前記第１又は第２の絶縁層の前記シートキャパシタとは反対側において、前記多層回路基板の積層方向から視て、前記電極と重なるように配置されている。
【０００７】
この多層回路基板では、リード配線が多層回路基板の積層方向においてシートキャパシタの電極と重なるように配置されている。これにより、リード配線を流れる電流により生ずる磁界と、電極のうちのリード配線と対向する部分を流れる電流による磁界とが、相互に打ち消され、シートキャパシタのＥＳＬを低減させることができる。
【０００８】
上記の多層回路基板では、前記リード配線は、対応する電極のうち、前記誘電体に対向する対向部から前記積層基板の平面方向外側に拡張して形成されたタグ部において該電極に接続されていてもよい。
【０００９】
シートキャパシタの各電極に、外側に拡張したタグ部を設けた構成では、タグ部を通って電極に電流が出入りする。従来の積層基板のように、リード配線が電極と重ならない構造では、高周波領域では電流は電極のうち一対のタグ部間の外縁に沿って流れる傾向を呈する。このような電流の集中、すなわち導電路の狭隘化は、シートキャパシタの等価回路の抵抗成分（ＥＳＲ）の増大をもたらす。
これに対して、本発明の多層回路基板では、磁界の打ち消しによって電流は電極の広い領域に拡がって流れることになり、従来の構造に比べてシートキャパシタのＥＳＲを低減することができる。
【００１０】
本発明の多層回路基板では、前記リード配線は、前記多層回路基板の一方の表面に設けられ、前記多層回路基板外部の半導体チップの電源系におけるチップ側接続パッドと接続される基板側接続パッドであって、前記積層基板の積層方向から視て、前記電極と重なるように配置されている前記基板側接続パッドに連なっていてもよい。
【００１１】
この多層回路基板によれば、多層回路基板外部の半導体チップのバイパスコンデンサとして機能するシートキャパシタのＥＳＬを低減させることができる。また、多層回路基板の積層方向においてシートキャパシタと重なる位置に基板側接続パッドを配置することで、リード配線によるシートキャパシタのＥＳＬの増大が抑制される。
【００１２】
上記の多層回路基板では、各基板側接続パッドに対して、前記対応する電極の異なる箇所に連なる複数の前記リード配線を有していてもよい。
【００１３】
この多層回路基板によれば、シートキャパシタの各電極に対して、複数箇所から分散して電流が供給されるので、１箇所に集中して電流が供給される場合に比べてシートキャパシタのＥＳＲを低減することができる。
【発明の効果】
【００１４】
本発明によれば、電流による磁界が打ち消されることで、リード配線を含めたコンデンサ素子のＥＳＬを低く抑えることができるという効果を奏する。
【図面の簡単な説明】
【００１５】
【図１】多層回路基板を使用したＬＳＩパッケージングの一例を示す断面図
【図２】シートキャパシタの断面図
【図３】シートキャパシタ部分の拡大平面図
【図４】多層回路基板の積層過程を示す断面図
【図５】両面銅張積層板とした状態の断面図
【図６】層間接続導体の形成過程を示す拡大断面図
【図７】大径ビアを形成した状態の拡大断面図
【図８】導体穴開け工程を示す拡大断面図
【図９】小径ビアを形成した状態の拡大断面図
【図１０】層間接続導体の形成過程を示す拡大断面図
【図１１】メッキ充填後の断面図
【図１２】両面回路を形成した断面図
【図１３】ソルダレジストを形成した状態の断面図
【図１４】折り返し型のキャパシターの斜視図
【図１５】折り返し型のキャパシターの電極における電流分布を示す図
【図１６】従来のキャパシターの斜視図
【図１７】従来のキャパシターの電極における電流分布を示す図
【図１８】Ｓパラメータの周波数特性を示すグラフ
【図１９】対向折り返し型のキャパシターの斜視図
【図２０】その他の実施形態の多層回路基板を使用したＬＳＩパッケージングの一例を示す断面図
【発明を実施するための形態】
【００１６】
＜実施形態１＞
本発明の実施形態１を図１から図１８によって説明する。
図１は、本発明に係る多層回路基板１を中継基板としてＬＳＩ２のパッケージングを行った例を示している。多層回路基板１の下面には多数の外部接続パッド３が形成され、ここに外部接続用の半田ボール４が設けられている。多層回路基板１の上面にはＬＳＩ２の図示しないパッド群に対応させた多数のチップ接続用パッド５が形成され、ここに設けたマイクロ半田ボール６によって多層回路基板１がＬＳＩ２と接続されている。多層回路基板１は内部に複数のシートキャパシタ７を内蔵しており、これらがＬＳＩ２の複数対の電源端子／ＧＮＤ端子間に位置してバイパスキャパシタとして機能するようになっている。チップ接続用パッド５は、基板側接続パッドの一例である。
【００１７】
上記の多層回路基板１は次のようにして製造されている。まず、シートキャパシタ７が製造される。シートキャパシタ７は、図２に示すように、例えば厚さ３０μｍ程度の絶縁基板１０の一方の面に誘電体層１１を挟んで一対の面電極１２を積層形成してなる一方の面電極１２は絶縁基板１０の一方の面上に、厚さ数μｍの銅等の金属薄膜により矩形状に形成され、図３に示すように外周縁部にタブ部１２Ａが形成されている。誘電体層１１は、例えばチタン酸ストロンチウム等の常誘電体材料を一方の面電極１２の上にＣＶＤ法或いはエアロゾルＣＶＤ法によって数百ｎｍの厚さに形成したものであり、誘電体の一例である。そして、他方の面電極１２は誘電体層１１に重なるように、先の面電極１２と同様に形成したもので、本実施形態では、両面電極１２の各タブ部１２Ａ、１２Ａは互いに同一側に位置する。場合によっては、両面電極１２の各タブ部１２Ａ、１２Ａは互いに反対側に位置する場合もある。
【００１８】
次に、図４に示すように、上記シートキャパシタ７を形成した絶縁基板１０を挟んで、一対のＢステージのプリプレグシート２０、２１が上下から宛がわれ、さらにその上下に銅箔２２、２３が積層され、これらが真空加熱プレスされる。すると、プリプレグシート２０、２１が硬化し、シートキャパシタ７を内蔵した両面銅張積層板３０が完成する（図５参照）。プリプレグシート２０、２１は、第１及び第２の絶縁層の一例である。なお、図２、図４から図１３は、図１とは上下関係を逆にして描いてある。
【００１９】
さて、上記のように製造された両面銅張積層板３０は、シートキャパシタ７の両面電極１２を一層分と数えるとすると、上下の銅箔２２、２３と併せて３層の導電回路を有することになる。そこで、次に、これらの導電回路間を相互に接続する層間接続構造の形成方法を説明する。
【００２０】
まず、紫外線レーザの照射によって、上面側の銅箔２２に開口部２２Ａを形成する（図６参照）。ここで紫外線レーザを使用する理由は、一般的な炭酸ガスレーザでは銅箔２２に開口を形成するには波長・エネルギーが不足して十分な開口を形成できないからである。次に、その開口部２２Ａを通して炭酸ガスレーザを照射することで、上側のプリプレグシート２０及びシートキャパシタ７の絶縁基板１０を除去して例えば１６０μｍ程度の大径ビア３１を形成する。炭酸ガスレーザは、これらの有機質材料の除去に最適でありながら面電極１２を貫通できないから、図７に示すように、大径ビア３１の底では面電極１２の一部の面が露出した状態となる。
【００２１】
次に、再び紫外線レーザを先の照射よりは照射スポット径を絞った形で、大径ビア３１の底部に照射する。紫外線レーザは大径ビア３１の底部において露出する面電極１２を除去しうる波長エネルギーを有するから、図８に示すように、その面電極１２に例えば６０μｍ程度の小開口部１２Ｄが形成される。そこで、再び炭酸ガスレーザを、小開口部１２Ｄを通して照射することで、図９に示すように、下面側のプリプレグシート２１を除去して小径ビア３２を形成する。この小径ビア３２は、面電極１２のタグ部１２Ａに形成された小開口部１２Ｄを通して大径ビア３１と連なる。また、面電極１２のタグ部１２Ａに形成された小開口部１２Ｄひいては小径ビア３２は、大径ビア３１よりも径を小さく設定してあるから、大径ビア３１の底部において銅箔２３の一部の面が露出した状態となっている。なお、詳述はしないが、各レーザ照射工程の後には、必要なデスミア処理等を行うものとする。
【００２２】
この後、段付きのビア３１、３２を形成した上記の両面銅張積層板３０に対してメッキ処理を行い、図１０に示すように、大径ビア３１及び小径ビア３２の内部にメッキ金属を充填する。これにより、図１１に示すように、銅箔２２、シートキャパシタ７の面電極１２のタグ部１２Ａ、及び、銅箔２３の三層の導電回路を互いに導通させる層間接続導体３３が形成されたことになる。
【００２３】
図６から図１０では、説明の簡略化のため、シートキャパシタ７の一方の面電極１２に連なる層間接続導体３３の形成手順を示したが、実際には全てのシートキャパシタ７について各面電極１２に連なる層間接続導体３３を形成する。なお、以後の説明では、図面の簡略化のために、層間接続工程で形成されたメッキ層と銅箔２２、２３、及び面電極１２とは区別することなく、一体に図示してある。
【００２４】
そして、最外層に位置する各銅箔２２、２３に対して周知のプリント配線手法によって所要の回路を形成すると、図１２に示すような上下両面に導電回路３４、３５が形成される。図１３に示すように、導電回路３４、３５の必要な部分には、外部接続パッド３、チップ接続用パッド５が形成される。導電回路３５では、除去されずに残った銅箔２３によって、チップ接続用パッド５と層間接続導体３３との間を接続するリード配線３７が設けられる。更に、必要な部位にソルダレジスト層３６を形成することで、前述した多層回路基板１が完成する。
【００２５】
リード配線３７は、多層回路基板１の上面、つまり、プリプレグシート２１のシートキャパシタ７とは反対側に配置され、図３に示すように、多層回路基板１の積層方向から視て、シートキャパシタ７の面電極１２と重なるように配置されている。
【００２６】
チップ接続用パッド５は、導電回路３５のリード配線３７上に形成され、詳細には、リード配線３７のうち、タブ部１２Ａ以外の面電極１２と重なる範囲に形成されている。リード配線３７は、多層回路基板１の上面側において、チップ接続用パッド５と層間接続導体３３の間を直線状に結んでおり、層間接続導体３３を介して面電極１２と接続されている。
【００２７】
そのため、図１４に、多層回路基板１からチップ接続用パッド５とシートキャパシタ７と層間接続導体３３とリード配線３７を抜き出して示すように、チップ接続用パッド５からシートキャパシタ７に供給される電荷による電流は、リード配線３７によって面電極１２と重なる位置から面電極１２のタブ部１２Ａと重なる位置にまで流れた後、タブ部１２Ａから面電極１２に折り返して流れる。つまり、本実施形態の多層回路基板１では、チップ接続用パッド５とシートキャパシタ７と層間接続導体３３とリード配線３７によって、折り返して流れる電流経路を有する、いわば折り返し型のキャパシターが形成されている。
【００２８】
折り返し型のキャパシターでは、多層回路基板１の積層方向から視て、リード配線３７が極めて薄い絶縁層を介してシートキャパシタ７の面電極１２と重なるように配置されているため、リード配線３７を流れる電流による磁界が、面電極１２のうちのリード配線３７と対向する対向部１２Ｂの電流分布に影響を与える。すなわち、面電極１２へはタブ部１２Ａを通って電流が出入りするから、タブ部１２Ａから面電極１２の中心側に向かう電流分布が存在する。その電流の流れ方向は、対向するリード配線３７に流れる電流とは逆向きになる。その結果、リード配線３７に流れる電流による磁界と、面電極１２に流れる磁界とが打ち消し合うことになり、磁界の強さによって決まる導電路の自己インダクタンスが低下するのである。
【００２９】
有限要素法による３次元電磁界シミュレータプログラムを用いてシミュレーションをした結果でも、図１５に矢印で示すように、折り返し型のキャパシターでは、面電極１２の対向部１２Ｂにおいて、対向するリード配線３７と逆向きの電流分布が増加する傾向が得られた。これは、面電極１２の対向部１２Ｂにリード配線３７と逆向きに電流が流れることで、リード配線３７に流れる電流による磁界と、面電極１２の対向部１２Ｂに流れる電流による磁界が打ち消しあい、シートキャパシタ７のインダクタンス成分が低く抑えられたと考えられる。
【００３０】
ちなみに、折り返し構造を持たない従来のキャパシター（図１６参照）について同様なシミュレーションを行った。従来のキャパシターでは、同図に示すように、リード配線３７がシートキャパシタ７のタブ部１２Ａ以外の面電極１２と重ならないように配置され、静電容量は図１４のものと同じに設定してある。
【００３１】
図１７に示すように、従来のキャパシターにおけるシミュレーション結果では、一対の面電極１２における一対のタブ部１２Ａ間の外周縁部１２Ｃに電流分布が集中する結果が得られた。これは、リード配線３７が面電極１２と重なっていないため、両者に流れる電流による磁界が打ち消し合う効果が発揮されず、面電極１２の外周縁部１２Ｃに集中して電流が流れたものと考えられる。
【００３２】
これに比較して、折り返し型のキャパシターのシミュレーション結果では、面電極１２の対向部１２Ｂにおいて、対向するリード配線３７に沿って面電極１２の内部にも電流が流れる。そのため、折り返し型のキャパシターでは、従来のキャパシターに比べて、面電極１２に流れる電流の集中による抵抗成分の増大が抑えられ、シートキャパシタ７の抵抗成分も低く抑えられる。
【００３３】
図１８に、折り返し型のキャパシター及び従来のキャパシターの共振周波数近傍におけるインピーダンスの周波数特性を示す。
【００３４】
図１８に示すように、実線で示す折り返し型のキャパシターでは、点線で示す従来のキャパシターに比べて共振周波数が上昇しており、シートキャパシタ７のＥＳＬが低く抑えられていることが示された。また、折り返し型のキャパシターでは、従来のシートキャパシタ７に比べてインピーダンスが１Ω以下となる周波数帯域が広がっており、シートキャパシタ７のＥＳＲを示す共振点におけるインピーダンスも低く抑えられていることが示された。
【００３５】
この実施形態によれば、リード配線３７が多層回路基板１の積層方向においてシートキャパシタ７の面電極１２と重なるように配置されているので、リード配線３７を流れる電流による発生磁界と、面電極１２の対向部１２Ｂを流れる電流による発生磁界とが、相互に打ち消され、シートキャパシタ７のＥＳＬを低減させることができる。
【００３６】
さらに、面電極１２のタブ部１２Ａにリード配線３７が接続されるシートキャパシタ７において、面電極１２に流れる電流を面電極１２の対向部１２Ｂに拡散させて流すことができるので、面電極１２の外周縁部１２Ｃに集中して電流が流れていた従来のキャパシターに比べて、シートキャパシタ７のＥＳＲを低減させることができる。
【００３７】
また、シートキャパシタ７は、ＬＳＩチップ２の複数対の電源端子／ＧＮＤ端子間に位置してバイパスキャパシタとして機能する。このため、ＬＳＩチップ２側から見た電源インピーダンスを低くでき、ＬＳＩチップ２の高速動作が可能になる。
【００３８】
そして、ＬＳＩチップ２と接続されるチップ接続用パッド５が、多層回路基板１の積層方向においてシートキャパシタ７の面電極１２と重なるように配置されているので、リード配線３７の全域をシートキャパシタ７の面電極１２と重なるように配置することができ、リード配線３７によるシートキャパシタ７のＥＳＬの増大が抑制される。
【００３９】
この実施形態によれば、リード配線３７によるシートキャパシタ７のＥＳＬの増大が抑制されることから、以下の効果も得ることができる。
一般的に、ＬＳＩチップと当該ＬＳＩチップのパッケージやプリント配線基板とを接続する場合に、４０ＭＨｚから２００ＭＨｚの周波数領域で発生する並列共振であって、ＬＳＩチップ内部の寄生容量と、ＬＳＩチップのパッケージやプリント配線基板のインダクタンスによる並列共振を原因とする電源電圧の変動が問題となっている。この問題に対して、通常、ＬＳＩチップ内部の寄生容量を調整することで、この共振周波数をコントロールしてノイズ低減が行われ、電源電圧の変動が抑制されている。しかし、ＬＳＩチップ内部に所望の寄生容量のコンデンサを形成するためには、ＬＳＩチップの面積が大きくなり、コストが高くなる要因となっていた。
【００４０】
上記の問題に対して、この実施形態のように、ＥＳＬの低いシートキャパシタ７であれば、上記の周波数領域において、多層回路基板１に設けられたシートキャパシタ７、つまり、ＬＳＩチップ２に対しては外付けのシートキャパシタ７を、ＬＳＩチップ２内部のシートキャパシタ７とみなすことができる。そのため、ＬＳＩチップ２内部に比較的大面積のコンデンサを形成しなくても、ノイズの原因となる共振周波数を制御でき、これを原因とするノイズを抑制することが可能となる。
【００４１】
また、この実施形態では、多層回路基板１にシートキャパシタ７を内蔵するに際し、シートキャパシタ７の各面電極１２は層間接続導体３３を介して基板１上面のリード配線３７、チップ接続用パッド５、及び、基板１下面の外部接続パッド３に接続する。層間接続導体３３は、内径寸法が異なる大径ビア３１及び小径ビア３２にメッキ金属が充填されることで形成され、大径ビア３１及び小径ビア３２は、小径ビア３２の上端部が大径ビア３１の下端部よりも径が小さいことで段付き形状となっている。
【００４２】
そして、シートキャパシタ７の面電極１２は大径ビア３１の底部に位置しており、面電極１２の上面の一部は、大径ビア３１の底部であって小径ビア３２の上端開口部の周囲において面として露出した形態となっている。そのため、大径ビア３１及び小径ビア３２にメッキ金属が充填されて形成される層間接続導体３３では、層間接続導体３３が大径ビア３１の底部に露出した面電極１２と面接触した状態となり、十分な接触面積が確保され、その接触抵抗が低く抑えられている。
【００４３】
つまり、この実施形態では、多層回路基板１にシートキャパシタ７を内蔵した場合でも、シートキャパシタ７とリード配線３７等との接触抵抗を低く抑えることができ、シートキャパシタ７のインダクタンス成分を低く抑えたまま、多層回路基板１にシートキャパシタ７を形成する場合の面積効率を向上させることができる。
【００４４】
＜実施形態２＞
次に、本発明の実施形態２を図１９によって説明する。以下の説明では、説明の簡略化のため、実施形態１と同一部分には同一符号を付して詳細な説明を省略する。
本実施形態の多層回路基板４１では、図１９に示すように、シートキャパシタ７を構成する各面電極１２では、対向する外周縁部にそれぞれ一組のタブ部１２Ａが形成されている。各タブ部１２Ａには、それぞれ層間接続導体３３及びリード配線３７が設けられており、対応するチップ接続用パッド５に接続されている。
【００４５】
各タブ部１２Ａに接続される各リード配線３７は、多層回路基板１の積層方向から視て、シートキャパシタ７の面電極１２と重なるように配置されており、チップ接続用パッド５は、同一の面電極１２に接続されるリード配線３７の共通部分上に形成される。つまり、本実施形態の多層回路基板４１では、折り返して流れる電流経路が対向して配置される、いわば対向折り返し型のキャパシターが形成されている。
【００４６】
対向折り返し型のキャパシターでは、チップ接続用パッド５からシートキャパシタ７に流れる電流は、各面電極１２に対して複数のリード配線３７に分散して流れ込む。そのため、各面電極１２に対して１つのリード配線３７のみによって電流が流れ込む折り返し型のキャパシターに比べて、面電極１２に流れる電流の集中による抵抗成分の増大が抑えられる。
【００４７】
その結果、図１８に示すように、一点鎖線で示す対向折り返し型のキャパシターでは、実線で示す折り返し型のキャパシターに比べてインピーダンスが１Ω以下となる周波数帯域が広がっているとともに、共振周波数におけるインピーダンスも低くなっており、シートキャパシタ７のＥＳＲが低く抑えられていることが示された。
【００４８】
この実施形態によれば、シートキャパシタ７の各面電極１２に対して、複数箇所から分散して電流が流れ込むので、１箇所に集中して電流が流れ込む場合に比べてシートキャパシタのＥＳＲを低減することができる。
＜他の実施形態＞
【００４９】
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような種々の態様も本発明の技術的範囲に含まれる。
（１）上記実施形態１、２では、リード配線３７を多層回路基板１、４１の下面に積層された銅箔２３から設ける形態について説明したが、これに限られず、リード配線３７を多層回路基板１、４１の内部配線から設ける形態に適用してもよい。図２０に示すように、シートキャパシタ７以外の内部配線３８を有する多層回路基板５１において、多層回路基板５１の積層方向から視て、シートキャパシタ７の面電極１２と重なるように内部配線３８を配置することで、上記実施形態１、２と同様に、シートキャパシタ７のＥＳＬを低減させることができる。
【００５０】
（２）上記各実施形態１、２では、各面電極１２に連なるリード配線３７を、共に多層回路基板１、４１の下面に設ける形態について説明したが、これに限られず、リード配線３７を多層回路基板１、４１の上面と下面にそれぞれ設ける形態に適用してもよい。例えば、シートキャパシタ７の面電極１２のうち、多層回路基板の上面側に設けられた面電極１２に連なるリード配線３７を、多層回路基板の上面に設け、多層回路基板の下面側に設けられた面電極１２に連なるリード配線３７を、多層回路基板の下面に設けてもよい。これにより、各リード配線３７を流れる電流による磁界が、対応する面電極１２の対向部１２Ｂに与える影響を強くすることができる。
【００５１】
（３）上記各実施形態１、２では、各面電極１２に連なる層間接続導体３３を各面電極１２のタブ部１２Ａに連なるように形成する形態に適用したが、これに限られず、面電極１２の中央部分において連なる形態に本発明を適用してもよい。
【００５２】
（４）上記各実施形態１、２では、多層回路基板１、４１に多層回路基板１、４１の積層方向から視てシートキャパシタ７が単数段形成されている例を用いて説明を行ったが、複数段形成されていてもよい。この場合に、複数段形成される各シートキャパシタ７の面電極１２に対して、多層回路基板の上面側及び下面側に設けられるビア３１が段付き形状に形成されることで、多層回路基板の積層方向にシートキャパシタ７が複数段形成されている場合でも、各シートキャパシタ７とリード配線３７等との接触抵抗を低く抑えることができるとともに、各キャパシタシート７のインダクタンスを低く抑えることができる。
【００５３】
（５）上記各実施形態１では、両面電極１２の各タブ部１２Ａ、１２Ａは両面電極１２に対して互いに同一側に配置する形態について説明したが、これに限られず、両面電極１２の各タブ部１２Ａ、１２Ａは両面電極１２に対して互いに対向する側、或は、異なる側に配置されてもよい。
【００５４】
（６）上記各実施形態１、２では、層間接続導体３３を形成する孔をレーザ照射等によって複数回の工程に分けて形成する形態について説明したが、これに限られず、ドリル等の手法によって１回で孔を空けるようにしてもよい。
【００５５】
（７）上記各実施形態１、２では、層間接続導体３３をメッキ手法によって形成する形態について説明したが、これに限られず、大径ビア及び小径ビア内に導電性材料を印刷等によって充填して形成するようにしてもよい。
【符号の説明】
【００５６】
１、４１、５１…多層回路基板
５…チップ接続用パッド
７…シートキャパシタ
１２…面電極
１２Ａ…タブ部
１２Ｂ…対向部
１２Ｃ…外周縁部
２０、２１…プリプレグシート
３３…層間接続導体
３７…リード配線
３８…内部配線
【図１】
2015082516.tif 000003
【図２】
2015082516.tif 000004
【図３】
2015082516.tif 000005
【図４】
2015082516.tif 000006
【図５】
2015082516.tif 000007
【図６】
2015082516.tif 000008
【図７】
2015082516.tif 000009
【図８】
2015082516.tif 000010
【図９】
2015082516.tif 000011
【図１０】
2015082516.tif 000012
【図１１】
2015082516.tif 000013
【図１２】
2015082516.tif 000014
【図１３】
2015082516.tif 000015
【図１４】
2015082516.tif 000016
【図１５】
2015082516.tif 000017
【図１６】
2015082516.tif 000018
【図１７】
2015082516.tif 000019
【図１８】
2015082516.tif 000020
【図１９】
2015082516.tif 000021
【図２０】
2015082516.tif 000022
【手続補正書】
【提出日】平成26年10月17日(2014.10.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１及び第２の絶縁層と、前記第１の絶縁層と前記第２の絶縁層の間に位置するシートキャパシタを備えた多層回路基板において、
前記シートキャパシタは、誘電体を挟んで一対の電極が対向しており、
前記一対の電極に個別に連なる各リード配線は、共に、前記第１又は第２の絶縁層の前記シートキャパシタとは反対側において、前記多層回路基板の積層方向から視て、前記電極と重なるように配置されている、多層回路基板。
【請求項２】
請求項１記載の多層回路基板であって、
前記リード配線は、対応する電極のうち、前記誘電体に対向する対向部から前記多層回路基板の平面方向外側に拡張して形成されたタブ部において該電極に接続されている、多層回路基板。
【請求項３】
請求項１または請求項２に記載の多層回路基板であって、
前記リード配線は、
前記多層回路基板の一方の表面に設けられ、前記多層回路基板外部の半導体チップの電源系におけるチップ側接続パッドと接続される基板側接続パッドであって、前記多層回路基板の積層方向から視て、前記電極と重なるように配置されている前記基板側接続パッドに連なっている、多層回路基板。
【請求項４】
請求項３記載の多層回路基板であって、
各基板側接続パッドに対して、前記対応する電極の異なる箇所に連なる複数の前記リード配線を有する、多層回路基板。
【手続補正書】
【提出日】平成27年2月6日(2015.2.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１及び第２の絶縁層と、前記第１の絶縁層と前記第２の絶縁層の間に位置するシートキャパシタを備えた多層回路基板において、
前記シートキャパシタは、誘電体を挟んで一対の電極が対向しており、
前記一対の電極に個別に連なる各リード配線は、共に、前記第１又は第２の絶縁層の前記シートキャパシタとは反対側において、前記多層回路基板の積層方向から視て、前記電極と重なるように配置されており、
各リード配線は、対応する電極のうち、前記誘電体に対向する対向部から前記多層回路基板の平面方向外側に拡張して形成されたタブ部において該電極に接続されている、多層回路基板。
【請求項２】
請求項１に記載の多層回路基板であって、
前記リード配線は、
前記多層回路基板の一方の表面に設けられ、前記多層回路基板外部の半導体チップの電源系におけるチップ側接続パッドと接続される基板側接続パッドであって、前記多層回路基板の積層方向から視て、前記電極と重なるように配置されている前記基板側接続パッドに連なっている、多層回路基板。
【請求項３】
請求項２に記載の多層回路基板であって、
各基板側接続パッドに対して、前記対応する電極の異なる箇所に連なる複数の前記リード配線を有する、多層回路基板。