(57)【要約】【課題】短期間で、かつ低コストで製造することができると共に、幅広い用途に適用することが可能な半導体素子搭載用基板の製造方法および半導体素子搭載用基板並びに半導体素子搭載用基板を用いた半導体装置を提供する。【解決手段】半導体素子搭載用基板１０は、半導体素子１２からの配線に応じて配置された端子２０と、端子２０を固定すると共に、半導体素子１２を搭載するための搭載部３１が形成された基板部３０とを備えている。半導体素子搭載用基板１０を製造するときには、接着シートに端子２０を配置し、第１金型と第２金型とで端子２０を挟み込み、金型の隙間に、基板成形用樹脂を充填して基板部３０を成形する。この半導体素子搭載用基板１０に、半導体素子１２を搭載し、半導体素子１２から端子２０にワイヤ１３を配線し、半導体素子１２およびワイヤ１３に接触状態で封止部材１４により封止することで、半導体装置１１を得ることができる。【選択図】図３
2015156442.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子からのワイヤが接続される端子を、前記半導体素子からの配線に応じて、接着シートに配置して仮固定する配置工程と、
前記接着シートを介在させた状態で前記端子を、第１金型および第２金型で型締する型締工程と、
前記第１金型および前記第２金型の間に基板成形用樹脂を充填して硬化させて、前記端子を固定し、前記半導体素子を搭載するための搭載部が形成された基板部を成形する充填工程と、
前記接着シートを剥離する剥離工程とを含むことを特徴とする半導体素子搭載用基板の製造方法。
【請求項２】
前記配置工程にて、前記搭載部となる位置に対応させてスペース部材を、前記接着シートに配置し、
前記剥離工程の後に、基板成形用樹脂が硬化した前記基板部から、前記スペース部材を取り除いて、前記搭載部を凹部に形成する除去工程を含む請求項１記載の半導体素子搭載用基板の製造方法。
【請求項３】
前記配置工程にて、１個の半導体素子に対応させて配置される前記端子と、前記スペース部材とを１単位として、前記接着シートに複数単位を配置するときに、隣接するスペース部材同士を繋ぐ接続部が形成された連結スペース部材を、前記スペース部材として配置する請求項２記載の半導体素子搭載用基板の製造方法。
【請求項４】
前記型締工程にて、前記接着シートに前記第１金型を当接させ、前記搭載部となる位置に対応した凸部が形成された前記第２金型を前記端子に当接させて型締する請求項１記載の半導体素子搭載用基板の製造方法。
【請求項５】
半導体素子からの配線に応じて配置された端子と、
前記端子を固定すると共に、前記半導体素子を搭載するための搭載部が形成された基板部とを備え、
前記基板部は、接着シートに仮固定された前記端子を、基板成形用樹脂により固定した後に、前記接着シートを剥離して形成されたことを特徴とする半導体素子搭載用基板。
【請求項６】
前記搭載部は、凹部により形成されている請求項５記載の半導体素子搭載用基板。
【請求項７】
前記基板部を第１基板部として、前記搭載部に対応する輪郭形状に開口部が形成された第２基板部が、前記第１基板部に貼り合わせされ、
前記端子を第１端子として、前記第１端子に接続すると共に、前記半導体素子から配線される第２端子が、前記第２基板部に形成された請求項６記載の半導体素子搭載用基板。
【請求項８】
前記搭載部は、前記基板部の両面から露出した熱伝導体により形成されている請求項５から７のいずれかの項に記載の半導体素子搭載用基板。
【請求項９】
前記端子は、前記半導体素子と接続される第１面と、前記第１面と反対側の第２面を有し、前記第１面は、前記第２面を前記第１面に投影した輪郭よりも外側に輪郭を有する形状に形成されている請求項５から８のいずれかの項に記載の半導体素子搭載用基板。
【請求項１０】
前記端子は、前記第１面と、前記第２面とが円形状に形成されている請求項９記載の半導体素子搭載用基板。
【請求項１１】
前記請求項５に記載の半導体素子搭載用基板と、
前記半導体素子搭載用基板の搭載部に搭載された半導体素子と、
前記半導体素子から端子に配線されたワイヤと、
前記半導体素子および前記ワイヤに接触状態で封止する封止部材とを備えたことを特徴とする半導体装置。
【請求項１２】
前記請求項５に記載の半導体素子搭載用基板と、
前記半導体素子搭載用基板の搭載部に搭載された半導体素子と、
前記半導体素子から端子に配線されたワイヤと、
前記半導体素子および前記ワイヤに非接触状態で封止する封止部材とを備えたことを特徴とする半導体装置。
【請求項１３】
前記半導体素子搭載用基板をベース基板部として、前記ワイヤが配線された端子および前記搭載部を露出させる開口部が形成された封止部材用基板部が、前記ベース基板部に貼り合わせされ、前記搭載部に搭載された前記半導体素子に蓋をするように、前記封止部材用基板部の開口部に、前記封止部材の脚部が嵌め込まれて、前記半導体素子および前記ワイヤが非接触状態で封止された請求項１２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を搭載して封止するための半導体素子搭載用基板の製造方法および半導体素子搭載用基板並びに半導体素子搭載用基板を用いた半導体装置に関するものである。
【背景技術】
【０００２】
半導体装置を製造するときに、半導体素子が搭載されるダイパッドや端子は、一枚の導電性金属板を、パターンニングによるエッチングにより不要な部分を除去して形成される。しかし、パターンニングは、エッチングするためのエッチングマスクを形成する必要があることから大きな初期費用が掛かる。また、パターンレイアウトの変更がある際にも、エッチングマスクを作製し直す必要があるため、半導体装置を作製するために長期間が必要となり、更に費用が嵩む。
【０００３】
このような問題に対し、エッチングマスクを不要とする技術が特許文献１に記載されている。
特許文献１の半導体装置の製造方法では、まず、接着部材上に予めパターン形成された端子やダイパッドを固定し、次に、例えばボンディングワイヤによって、半導体チップを端子に電気的に接続し、そして、接着部材上の端子、ダイパッドおよび半導体チップを封止樹脂によって封止して、封止樹脂による封止後に、接着部材を除去するということが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−９１１９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に記載の半導体装置の製造方法では、端子、ダイパッドおよび半導体チップを封止樹脂によって封止しているため、例えば、加速度センサや圧力センサ、ジャイロスコープなど、機械的に変位する部材を内蔵するようなＭＥＭＳ（Micro Electro Mechanical Systems）技術、水晶振動子技術、ＳＡＷ（surface acoustic wave）フィルタ技術を用いた半導体装置においては適用できない。従って、特許文献１に記載の半導体装置の製造方法では、この方法が適用できる半導体装置の種類が限られてしまう。
【０００６】
そこで本発明は、短期間で、かつ低コストで製造することができると共に、幅広い用途に適用することが可能な半導体素子搭載用基板の製造方法および半導体素子搭載用基板並びに半導体素子搭載用基板を用いた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の半導体素子搭載用基板の製造方法は、半導体素子からのワイヤが接続される端子を、前記半導体素子からの配線に応じて、接着シートに配置する配置工程と、前記接着シートを介在させた状態で前記端子を、第１金型および第２金型で型締する型締工程と、前記第１金型および前記第２金型の間に基板成形用樹脂を充填して硬化させて、前記端子を固定し、前記半導体素子を搭載するための搭載部が形成された基板部を成形する充填工程と、前記接着シートを剥離する剥離工程とを含むことを特徴とする。
【０００８】
また、本発明の半導体素子搭載用基板は、半導体素子からの配線に応じて配置された端子と、前記端子を固定すると共に、前記半導体素子を搭載するための搭載部が形成された基板部とを備え、前記基板部は、接着シートに仮固定された前記端子を、基板成形用樹脂により固定した後に、前記接着シートを剥離して形成されたことを特徴とする。
【０００９】
本発明の半導体素子搭載用基板の製造方法および半導体素子搭載用基板によれば、端子が接着シートに配置されて仮固定され、基板成形用樹脂により成形された基板部により固定されているため、エッチングマスクを作製することなく、端子の配置を自由に決定することができる。また、本発明の半導体素子搭載用基板の製造方法によれば、半導体素子を搭載する基板であるため、半導体素子に密着するように封止部材を形成したり、半導体素子の周囲に空間を設けるように被せる封止部材を形成したりして、半導体装置とすることができる。
【００１０】
本発明の半導体素子搭載用基板の製造方法は、前記配置工程にて、前記搭載部となる位置に対応させてスペース部材を、前記接着シートに配置し、前記剥離工程の後に、基板成形用樹脂が硬化した前記基板部から、前記スペース部材を取り除いて、前記搭載部を凹部に形成する除去工程を含むことが望ましい。
スペース部材を端子と共に、接着シートに配置して、基板成形用樹脂を硬化させた後に、スペース部材を取り除くことで、搭載部を凹部に形成することができ、搭載部の周囲面より半導体素子を一段低い位置に搭載することができる。
【００１１】
前記配置工程にて、１個の半導体素子に対応させて配置される前記端子と、前記スペース部材とを１単位として、前記接着シートに複数単位を配置するときに、隣接するスペース部材同士を繋ぐ接続部が形成された連結スペース部材を、前記スペース部材として配置することが望ましい。
除去工程にて、スペース部材を取り除く際に、スペース部材が隣接するスペース部材同士を繋ぐ接続部が形成された連結スペース部材であれば、一度の取り除き操作で、複数のスペース部材を取り除くことができる。
【００１２】
前記型締工程にて、前記接着シートに前記第１金型を当接させ、前記搭載部となる位置に対応した凸部が形成された前記第２金型を前記端子に当接させて型締することが望ましい。
第２金型に搭載部となる位置に対応した凸部が形成されていると、スペース部材を用いなくても搭載部として凹部が形成できる。
【００１３】
本発明の半導体素子搭載用基板は、前記搭載部が、凹部により形成されていると、搭載部の周囲面より半導体素子を一段低い位置に搭載することができるので、半導体装置としたときに低背化を図ることができる。
【００１４】
前記基板部を第１基板部として、前記搭載部に対応する輪郭形状に開口部が形成された第２基板部が、前記第１基板部に貼り合わせされ、前記端子を第１端子として、前記第１端子に接続すると共に、前記半導体素子から配線される第２端子が、前記第２基板部に形成されていることが望ましい。
基板部に搭載部として凹部を形成する際に、搭載部に対応する輪郭形状に開口部が形成された第２基板部を第１基板部に貼り合せ、開口部によってできた凹部に搭載した半導体素子からの配線を、第２端子に接続するようにしてもよい。
【００１５】
前記搭載部が、前記基板部の両面から露出した熱伝導体により形成されていると、半導体素子からの熱を、熱伝導体を介して外部へ伝熱することができるので、高温となる半導体素子を搭載することが可能である。
【００１６】
前記端子は、前記半導体素子と接続される第１面と、前記第１面と反対側の第２面を有し、前記第１面は、前記第２面を前記第１面に投影した輪郭よりも外側に輪郭を有する形状に形成されているのが望ましい。半導体素子と接続される第１面が、反対面となる第２面より大きいため、半導体素子を搭載し、封止部材を形成して半導体装置としたときに、端子が基板部から外側へ脱落してしまうことを防止することができる。
【００１７】
前記端子は、前記第１面と、前記第２面とが円形状に形成されていると、半導体素子との接続に使用される第１面の向きや、外部との接合に使用される第２面の向きに制約がなくなるため、マウント装置などで端子を配置する際に、端子の向きの調整が不要になる。
【００１８】
本発明の半導体装置は、本発明の半導体素子搭載用基板と、前記半導体素子搭載用基板の搭載部に搭載された半導体素子と、前記半導体素子から端子に配線されたワイヤと、前記半導体素子および前記ワイヤに接触状態で封止する封止部材とを備えたものとすることができる。
【００１９】
また、本発明の半導体装置は、本発明の半導体素子搭載用基板と、前記半導体素子搭載用基板の搭載部に搭載された半導体素子と、前記半導体素子から端子に配線されたワイヤと、前記半導体素子および前記ワイヤに非接触状態で封止する封止部材と備えたものとすることもできる。
【００２０】
前記半導体素子搭載用基板をベース基板部として、前記ワイヤが配線された端子および前記搭載部を露出させる開口部が形成された封止部材用基板部が、前記ベース基板部に貼り合わせされ、前記搭載部に搭載された前記半導体素子に蓋をするように、前記封止部材用基板部の開口部に、前記封止部材の脚部が嵌め込まれて、前記半導体素子および前記ワイヤが非接触状態で封止されたことが望ましい。封止部材の脚部を封止部材用基板部の開口部に嵌め込むと、封止部材が開口部の蓋となって、端子にワイヤを配線した半導体素子とワイヤを非接触状態で封止することができる。
【発明の効果】
【００２１】
本発明は、導電性基板をエッチングするためのエッチングマスクを形成する必要がないため、短期に製造することができ、コストも抑えることができる。また、本発明は、様々な封止部材を形成して半導体装置として使用することができる。
従って、本発明は、短期間で、かつ低コストで製造することができると共に、幅広い用途に適用が可能である。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施の形態１に係る半導体素子搭載用基板を示す平面図である。
【図２】図１に示す半導体素子搭載用基板のＡ−Ａ線断面図である。
【図３】図１に示す半導体素子搭載用基板を用いた半導体装置の断面図である。
【図４】図１に示す半導体素子搭載用基板の端子の斜視図である。
【図５】（Ａ）から（Ｄ）は、図１に示す半導体搭載用基板の製造方法の各工程を説明するための図、（Ｅ）は、（Ａ）から（Ｄ）に続く、図３に示す半導体装置の製造方法の工程を説明するための図である。
【図６】図４に示す実施の形態１に係る端子の変形例の斜視図である。
【図７】本発明の実施の形態２に係る半導体素子搭載用基板を示す平面図である。
【図８】図７に示す半導体素子搭載用基板のＢ−Ｂ線断面図である。
【図９】図７に示す半導体素子搭載用基板を用いた半導体装置の断面図である。
【図１０】（Ａ）から（Ｅ）は、図７に示す半導体搭載用基板の製造方法の各工程を説明するための図である。
【図１１】本発明の実施の形態２の第１変形例に係る半導体素子搭載用基板を製造方法を説明するための図である。
【図１２】（Ａ）から（Ｃ）は、本発明の実施の形態２の第２変形例に係る半導体素子搭載用基板の製造方法の各工程を説明するための図である。
【図１３】本発明の実施の形態２の第３変形例に係る半導体素子搭載用基板を示す平面図である。
【図１４】図１３に示す半導体素子搭載用基板の底面図である。
【図１５】図１３に示す半導体素子搭載用基板を個片化する前の状態の断面図である。
【図１６】図１３に示す半導体素子搭載用基板の端子の斜視図である。
【図１７】（Ａ）から（Ｃ）は、図１３に示す半導体素子搭載用基板を製造方法の各工程を説明するため図である。
【図１８】本発明の実施の形態３に係る半導体素子搭載用基板を示す平面図である。
【図１９】図１７に示す半導体素子搭載用基板のＣ−Ｃ線断面図である。
【図２０】図１７に示す半導体素子搭載用基板を用いた半導体装置の断面図である。
【図２１】（Ａ）から（Ｄ）は、図１７に示す半導体搭載用基板の製造方法の各工程を説明するための図、（Ｅ）は、（Ａ）から（Ｄ）に続く、図２０に示す半導体装置の製造方法を説明するための図である。
【図２２】本発明の実施の形態４に係る半導体装置を示す断面図である。
【図２３】本発明の実施の形態４の変形例に係る半導体装置を示す平面図である。
【図２４】図２３に示す半導体装置のＤ−Ｄ線断面図である。
【発明を実施するための形態】
【００２３】
（実施の形態１）
本発明の実施の形態１に係る半導体素子搭載用基板について、図面に基づいて説明する。図１および図２に示す半導体素子搭載用基板１０は、図３に示す半導体装置１１を製造するための基板である。半導体装置１１は、他の回路部品が実装される実装用基板などの基体に実装される。半導体装置１１は、半導体素子搭載用基板１０に半導体素子１２が搭載され、半導体素子１２からワイヤ１３により配線され、封止部材１４により半導体素子１２およびワイヤ１３が封止されている。
【００２４】
図１および図２に示すように、半導体素子搭載用基板１０は、端子２０と、基板部３０とを備えている。
端子２０は、中央部の搭載部３１に搭載される半導体素子からの配線に応じて、一辺に３個ずつ、合計１２個が、搭載部３１を囲むように、矩形状に配置されている。端子２０は、平面視してＴ字状に形成され、側面視して逆Ｌ字状に形成されている。
端子２０は、図４に示すように、半導体素子とワイヤにより接続されるワイヤボンディング面となる第１面２１と、第１面２１と反対側の面であって、実装基板に形成された電極と接合される接合面となる第２面２２とを有している。本実施の形態１の端子２０では、第１面２１を天面とした直方体状に形成された第１ブロック２３と、第１ブロック２３より厚みが薄く、第１ブロック２３の３つの側面に接して嵌るようにＵ字状に形成された第２ブロック２４とから形成されている。従って、第１面２１は、第２面２２を第１面２１に投影した輪郭よりも外側に輪郭を有する形状に形成されている。
【００２５】
基板部３０は、輪郭が正方形状に形成されている。基板部３０は、端子２０を固定する基板成形用樹脂により成形されている。基板部３０は、搭載部３１を含んで全体的に窪みが無い平坦面に形成され、基板部３０から露出する端子２０の第１面２１と同じ平面位置である。
【００２６】
以上のように構成された本発明の実施の形態１に係る半導体素子搭載用基板の製造方法、および半導体装置の製造方法を説明する。
まず、端子２０を仮固定するための接着シートを準備する。図５（Ａ）に示すように、半導体素子からのワイヤが接続される第１面２１を接着シート４１に向けて、端子２０を、接着シート４１に配置する（配置工程）。端子２０の配置位置は、半導体素子からの配線に応じて決定されたレイアウトに準じて、マウント装置により行う。
接着シート４１側に、第２面２２より面積の広い第１面２１を向けて配置するので、端子２０が安定した状態で配置することができる。
【００２７】
次に、図５（Ｂ）に示すように、端子２０の配置が完了すると、接着シート４１を介在させた状態で端子２０を、下金型となる第１金型４２および上金型となる第２金型４３で型締する（型締工程）。
第１金型４２は、端子２０の第１面２１に、接着シート４１を介在させて接する平坦面を有する金型である。第２金型４３は、端子２０の第２面２２に接する平坦面を有する金型である。
【００２８】
そして、第１金型４２と第２金型４３との間に、基板成形用樹脂を充填して硬化させ、基板部３０を成形する（充填工程）。端子２０は、第１金型４２と第２金型４３とにより、しっかりと挟まれた状態である。そのため、勢いよく基板成形用樹脂が充填されても、図５（Ｃ）に示すように、端子２０は、接着シート４１に配置された位置から移動したり、浮き上がったりしない。従って、端子２０を基板部３０内に精度よく位置させた状態で、基板部３０を成形することができる。このようにして、端子２０の側面全体は、基板部３０により覆われて固定される。
図５（Ｄ）に示すように、基板部３０の成形が完了すると、端子２０は基板部３０により固定されるので、接着シート４１を剥離することで、半導体素子搭載用基板１０を製造することができる（剥離工程）。
【００２９】
次に、図５（Ｅ）に示すように、基板部３０の搭載部３１の樹脂面をダイパッドとして、半導体素子１２を搭載し、半導体素子１２から端子２０の第１面２１にワイヤ１３を配線し、半導体素子１２およびワイヤ１３を封止用樹脂により封止して封止部材１４を形成する。そして、ダイシング装置で、個々の半導体装置１１に分割して個片化することで、大量の半導体装置１１を同時に製造することができる。
【００３０】
このように、半導体素子搭載用基板１０によれば、端子２０が基板成形用樹脂により成形された基板部３０に固定されているため、エッチングマスクを作製することなく、端子２０の配置を自由に決定することができるので、搭載部３１に搭載される半導体素子１２に応じて、端子２０のレイアウトの変更が容易であり、半導体素子１２の端子数に応じて端子２０の数を変更することも容易である。更に、半導体素子搭載用基板１０は、端子２０のサイズを変更したい場合でも、サイズに応じた端子２０を準備して基板部３０に配置するだけなので、端子２０のサイズの変更も容易である。
また、半導体素子搭載用基板１０は、半導体素子を搭載して、半導体素子に密着するように封止部材を形成したり、半導体素子の周囲に空間を設けるように被せる封止部材を形成したりして、半導体装置とすることができる。
【００３１】
従って、半導体素子搭載用基板１０は、導電性基板をエッチングするためのエッチングマスクを形成する必要がないため、短期に製造することができ、コストも抑えることができる。また、半導体素子搭載用基板１０は、様々な封止部材を形成して半導体装置として幅広い用途に適用することが可能である。
【００３２】
特許文献１に記載の半導体装置の製造方法では、接着部材上に、予めパターン形成され、固定された端子やダイパッドおよび半導体チップを封止樹脂によって封止する際に、トランスファーモールドまたはポッティングによって行うことが記載されている。
しかし、トランスファーモールドまたはポッティングによって、端子やダイパッドおよび半導体チップを封止すると、溶融樹脂の充填により接着部材上の端子が揺れて、接着部材から部分的に浮き上がり、傾斜した状態で封止されるおそれがある。
【００３３】
そうなると、外部に露出して、実装基板の電極と接合する端子の接合面が傾斜した状態となるため、端子は実装基板の電極と接続不良を起こすおそれがある。従って、特許文献１に記載の半導体装置の製造方法では、高い接合信頼性を図ることができない。
【００３４】
本実施の形態１に係る半導体素子搭載用基板１０の製造方法によれば、端子２０を、接着シート４１を介在させた状態で、第１金型４２および第２金型４３で型締する型締工程を備えているため、端子２０が基板成形用樹脂を充填した際に、移動したり、浮き上がったりすることを防止することができるので、短期間で、かつ低コストで半導体装置を製造することができると共に、高い接合信頼性を確保することができる。
【００３５】
また、端子２０は、半導体素子１２と接続される第１面２１が、反対面となる第２面２２より大きいため、半導体素子１２を搭載し、封止部材を形成して半導体装置としたときに、端子２０が基板部３０から外側へ脱落してしまうことを防止することができる。
【００３６】
更に、本実施の形態１に係る半導体素子搭載用基板１０は、基板部３０により、端子２０の側面全体が覆われて固定されているため、基板部３０の側面から端子２０が露出していない。従来の半導体素子搭載用基板では、１枚の導電性金属板をパターンニングして、搭載部としてのダイパッドや端子が枠フレームにリード部を介して接続され、樹脂により基板部を形成した後に、基板部を切断する際にリード部を一緒に切断して個片化して製造される。従って、従来の半導体素子搭載用基板では、リード部の切断面が基板部の側面から露出しているので、端子に繋がるリード部の残余部分を伝わって湿気が浸入してしまうおそれがある。
半導体素子搭載用基板１０では、端子２０が単体で基板部３０に配置されているため、基板部３０の側面から露出していないので、湿気の浸入を防止することができる。
【００３７】
（実施の形態１の変形例）
本発明の実施の形態１に係る半導体素子搭載用基板１０では、図４に示すように、平面視してＴ字状に形成され、側面視して逆Ｌ字状に形成された端子２０を用いていたが、端子は、ワイヤボンディング面となる第１面が、実装基板に形成された電極と接合される第２面を第１面に投影した輪郭よりも外側に輪郭を有する形状であれば、他の形状でもよい。
例えば、図６に示すように、端子２０ａは、ワイヤボンディング面となる第１面２１ａと、実装基板に形成された電極と接合される第２面２２ａとが円形状に形成されている。
端子２０ａでは、第１面２１ａを天面とした円柱状に形成された第１ブロック２３ａと、第１ブロック２３ａと同軸に形成され、第１ブロック２３ａの第１面２１ａより直径が大きい円柱状の第２ブロック２４ａとから形成されている。
【００３８】
このように端子２０ａが形成されていることで、半導体素子との接続に使用される第１面２１ａの向きや、外部との接合に使用される第２面２２ａの向きに制約がなくなるため、マウント装置などで端子２０ａを配置する際に、端子２０ａの向きの調整を不要とすることができる。
【００３９】
（実施の形態２）
本発明の実施の形態２に係る半導体素子搭載用基板を図面に基づいて説明する。なお、図７から図１０においては、図１から図５と同じ構成のものは同符号を付して説明を省略する。
本実施の形態２に係る半導体素子搭載用基板は、搭載部が、凹部により形成されていることを特徴とするものである。
【００４０】
図７および図８に示すように、半導体素子搭載用基板１０ａは、搭載部３１が半導体素子１２の輪郭形状に合わせて周囲面から一段低くなった矩形状の凹部３１ａにより形成された基板部３０ａを備えている。搭載部３１が凹部３１ａにより形成されていることで、図８に示すように、半導体素子１２を搭載部３１に搭載したときに、搭載部３１の周囲面３２より低い位置に半導体素子１２を搭載することができる。従って、半導体装置１１ａは、ワイヤ１３の配線の高さを低くできることにより、封止部材１４の厚みを薄くできるので、半導体装置１１ａの高さを低くすることができる。よって、半導体装置１１ａの低背化（薄型化）を図ることができる。
【００４１】
このような図７および図８に示す半導体素子搭載用基板１０ａは、図１０（Ａ）から同図（Ｅ）に示す各工程にて製造することができる。
図１０（Ａ）に示すように、配置工程にて、端子２０を接着シート４１に配置するときに、搭載部３１に対応する位置に、スペース部材３１ｂを配置する。
【００４２】
次に、図１０（Ｂ）に示すように、型締工程にて、第１金型４２および第２金型４３により、端子２０を型締する。
次に、充填工程にて、第１金型４２と第２金型４３との間に、基板成形用樹脂を充填して硬化させ、図１０（Ｃ）に示すように、基板部３０ａを成形する。スペース部材３１ｂは、端子２０と比較して接着シート４１の粘着面と接する面積が広いため、しっかりと接着シート４１に貼り付いている。また、本実施の形態２に係る半導体素子搭載用基板１０ａでは、搭載部３１に対応するスペース部材３１ｂの周囲に端子２０が配置されているため、端子２０が基板成形用樹脂の充填の勢いを緩和する。従って、スペース部材３１ｂは、第１金型４２と第２金型４３との間に、基板成形用樹脂を充填しても、浮き上がったり、移動したりし難い。
【００４３】
図１０（Ｄ）に示すように、基板部３０ａの成形が完了すると、接着シート４１を剥離する（剥離工程）。そして、スペース部材３１ｂを基板部３０ａから取り除くことによって、基板部３０ａに凹部３１ａが形成される（除去工程）。
【００４４】
このようにして、端子２０を接着シート４１に配置するときに、スペース部材３１ｂを配置して基板部３０ａを成形することで、図１０（Ｅ）に示すように、搭載部３１の周囲面より半導体素子１２（図８参照）を一段低い凹部３１ａに搭載することができる半導体素子搭載用基板１０ａを製造することができる。
【００４５】
（実施の形態２の第１変形例）
本発明の実施の形態２の第１変形例に係る半導体素子搭載用基板の製造方法は、例えば、図１０（Ａ）に示すように、１個の半導体素子に対応させて配置される端子２０と、スペース部材３１ｂとを１単位として、接着シート４１に複数単位を配置するときに、隣接するスペース部材３１ｂ同士を繋ぐ接続部が形成された連結スペース部材を用いると、作業効率を向上させることができるという方法である。
【００４６】
図１１に示すように、端子２０を配置するときに、連結スペース部材３１ｄを一緒に配置する。連結スペース部材３１ｄは、搭載部３１となる位置に凹部３１ａ（図８参照）を形成するためスペース部材３１ｂと、隣接するスペース部材３１ｂ同士を繋ぐ接続部３１ｅとから形成されている。
連結スペース部材３１ｄは、縦列および横列のスペース部材３１ｂが、それぞれ接続部３１ｅにより繋がっているため、格子状に形成されている。接続部３１ｅは、端子２０の間を通って隣接するスペース部材３１ｂに接続されている。
【００４７】
このように接続されていることで、図１０（Ｄ）に示す除去工程にて、スペース部材３１ｂを取り除く際に、図１１に示す連結スペース部材３１ｄのいずれかの箇所、例えば、連結スペース部材３１ｄの端部を基板部３０ａから持ち上げる。すると、連結スペース部材３１ｄは、それぞれのスペース部材３１ｂが接続部３１ｅによってつながっているため、連鎖的に連結スペース部材３１ｄを基板部３０ａから引き剥がすことができる。従って、作業者は、除去工程を効率的に行うことができる。
【００４８】
なお、基板部３０ａには、連結スペース部材３１ｄを取り除いたためにできる搭載部３１の凹部３１ａと、この凹部３１ａから延びる接続部３１ｅに対応する十字状の溝ができる。しかし、半導体素子１２を搭載して封止部材を成形するときに、凹部３１ａと共に溝に封止用樹脂が充填されるため溝を塞ぐことができる。
【００４９】
（実施の形態２の第２変形例）
本発明の実施の形態２の第２変形例に係る半導体素子搭載用基板の製造方法は、スペース部材を用いずに、基板部の搭載部として凹部を形成することができるという方法である。なお、図１２においては、図１０と同じ構成は同符号を付して説明を省略する。
図１２（Ａ）に示すように、配置工程にて、端子２０を仮固定するための接着シート４１を準備する。実装基板に形成された電極と接合される第２面２２を接着シート４１に向けて、端子２０を、接着シート４１に配置する。
【００５０】
次に、図１２（Ｂ）に示すように、型締工程にて、接着シート４１に第１金型４２を当接させる。この場合、第１金型４２が下金型であるため、端子２０が仮固定された接着シート４１を、第１金型４２に載置する。そして、搭載部となる位置に対応した凸部４４ａが形成された第２金型４４を上金型として、端子２０の第１面２１に当接させて型締する。この凸部４４ａは、搭載部の周囲面より一段低い凹部が形成できるよう、接着シートに接触しないような突出長さに形成されている。
【００５１】
次に、充填工程にて、第１金型４２と第２金型４４との間に、基板成形用樹脂を充填して硬化させ、図１２（Ｃ）に示すように、接着シート４１を剥がして、基板部３０ａを成形する。第２金型４４に凸部４４ａが形成されているため、この凸部４４ａが搭載部３１としての凹部３１ａとなる。
【００５２】
このようにして、端子２０を第１金型４２と第２金型４４により型締するときに、搭載部３１に対応した位置に凸部４４ａが形成された第２金型４４を用いることにより、実施の形態２や実施の形態２の第１変形例にて説明したようなスペース部材３１ｂや連結スペース部材３１ｄを用いなくても搭載部３１として基板部３０ａに凹部３１ａを形成することができる。
【００５３】
（実施の形態２の第３変形例）
本発明の実施の形態２の第３変形例に係る半導体素子搭載用基板は、２枚の基板部を貼り合わせて、１枚の半導体素子搭載用基板としたものである。なお、図１３および図１４は、１個の半導体素子搭載用基板を示すものであり、図１５は、多数個取りするために縦列および横列に、半導体素子搭載用基板が繋がった状態を示すものである。
【００５４】
図１３から図１５に示すように、半導体素子搭載用基板１０ｂは、基板部３０ｂが、第１基板部３０ｍと第２基板部３０ｎとが貼り合わされて形成されている。
第１基板部３０ｍは、実施の形態１の基板部３０と同様にして製造することができる。
実施の形態２の第３変形例に係る第１基板部３０ｍでは、側面視してＴ字状の端子２０ｂを、第１端子２０ｍとして用いている。
第１基板部３０ｍの端子２０ｂは、実装基板に形成された電極と接合されるため、実装基板の電極の配置に合わせて形成される。
【００５５】
端子２０ｂは、図１６に示すように、ワイヤボンディング面となる第１面２１ｂと、実装基板に形成された電極と接合される第２面２２ｂとが矩形状に形成されている。
端子２０ｂでは、第１面２１ｂを天面とした直方体状（または立方体状）に形成された第１ブロック２３ｂと、第１ブロック２３ｂと角部の方向を合わせて、第１ブロック２３ｂの第１面２１ｂのそれぞれの辺より第２面２２ｂのそれぞれの辺の方が短い直方体状（または立方体状）の第２ブロック２４ｂとから形成されている。従って、第１面２１ｂは、第２面２２ｂを第１面２１ｂに投影した輪郭よりも外側に輪郭を有する形状に形成されている。
【００５６】
このように端子２０ｂが形成されていることで、半導体素子１２と接続される第１面２１ｂが、反対面となる第２面２２ｂより大きいため、半導体素子１２を搭載し、封止部材を形成して半導体装置としたときに、端子２０ｂが基板部３０ｂから外側へ脱落してしまうことを防止することができる。
【００５７】
第２基板部３０ｎは、搭載部３１に対応する輪郭形状に開口部３１ｐが形成されている。また、第２基板部３０ｎは、第１基板部３０ｍと同様に、端子２０ｂを第２端子２０ｎとして用いている。第２基板部３０ｎの端子２０ｂは、半導体素子からの配線に応じて配置されている。
第２基板部３０ｎの端子２０ｂと第１基板部３０ｍの端子２０ｂとは、第１基板部３０ｍに第２基板部３０ｎを貼り合わせたときに、第２基板部３０ｎの端子２０ｂの第２面２２ｂが、第１基板部３０ｍの端子２０ｂの第１面２１ｂに接続するように配置されている。
【００５８】
ここで、第２基板部３０ｎの製造方法について説明する。
図１７（Ａ）に示すように、配置工程にて、端子２０ｂを仮固定するための接着シート４１を準備する。第１端子２０ｍに接続する第２端子２０ｎの第２面２２ｂを接着シート４１に向けて、端子２０ｂを、接着シート４１に配置する。
【００５９】
次に、図１７（Ｂ）に示すように、型締工程にて、接着シート４１に第１金型４２を当接させ、そして、搭載部となる位置に対応した凸部４５ａが形成された第２金型４５を端子２０の第１面２１に当接させて型締する。
【００６０】
次に、充填工程にて、第１金型４２と第２金型４５との間に、基板成形用樹脂を充填して硬化させ、端子２０ｂを固定し、図１７（Ｃ）に示すように、接着シート４１を剥がして、第２基板部３０ｎを成形する。第２金型４５に凸部４５ａ（図１７（Ｂ）参照）が形成されているため、この凸部４５ａが第２基板部３０ｎの開口部３１ｐとなる。
【００６１】
次に、第１基板部３０ｍと第２基板部３０ｎとを、接着材により貼り合わせる。第１基板部３０ｍと第２基板部３０ｎとを貼り合わせるときには、図１３に示すように、第１基板部３０ｍの搭載部３１に第２基板部３０ｎの開口部３１ｐの位置を合わせて貼り合わせる。
そして、図１５に示すように、ダイシング装置で、個々の半導体素子搭載用基板１０ｂに分割して個片化する。
【００６２】
このようにして、半導体素子搭載用基板１０ｂは、基板部３０ｂが、第１基板部３０ｍに第２基板部３０ｎを貼り合わせて形成されているため、第２基板部３０ｎに開口部３１ｐを形成することで、半導体素子（図示せず）を、第２基板部３０ｎより低い位置の第１基板部３０ｍの搭載部３１に搭載することができるため、この半導体素子搭載用基板１０ｂを用いた半導体装置は低背化（薄型化）を図ることができる。
また、基板部３０ｂでは、第１基板部３０ｍの第１端子２０ｍは実装基板の電極の配置に合わせて配置することができ、第２基板部３０ｎの第２端子２０ｎは、第１端子２０ｍの配置位置より半導体素子に接近させて配置することができる。そのため、半導体素子搭載用基板１０ｂは、半導体素子１２から第２端子２０ｎへのワイヤの配線長さを短く配線したり、配線高さを低く形成したりすることができる。
【００６３】
（実施の形態３）
本発明の実施の形態３に係る半導体素子搭載用基板を図面に基づいて説明する。なお、図１８から図２１においては、図１から図５と同じ構成のものは同符号を付して説明を省略する。
本実施の形態３に係る半導体素子搭載用基板は、搭載部が、基板部の両面から露出した熱伝導体により形成されていることを特徴とするものである。
【００６４】
図１８および図１９に示すように、半導体素子搭載用基板１０ｃは、搭載部３１が半導体素子１２（図２０参照）の輪郭形状に合わせて矩形状に形成された熱伝導体３１ｃにより形成された基板部３０ｃを備えている。
この熱伝導体３１ｃは、基板部３０ｃの両面から露出している。熱伝導体３１ｃは、熱伝導率が少なくとも基板３０ｃを成形するための基板成形用樹脂より高い材質のものが採用できる。例えば、熱伝導体３１ｃは、金属とするのが望ましい。熱伝導体３１は、端子２０と同様に、半導体素子１２を搭載する面が、反対側の実装基板と接触する面より大きい輪郭を有している。このような形状に熱伝導体３１が形成されていることで、端子２０と同様に、熱伝導体３１が簡単に基板部３０ｃから脱落しないようにしている。
【００６５】
搭載部３１が熱伝導体３１ｃにより形成されていることで、図２０に示すように、半導体素子１２を搭載部３１に搭載した半導体装置１１ｃは、半導体素子１２の底面が熱伝導体３１ｃの第１面３１１ａに接触する。また、第１面３１１ａと反対側の第２面３１１ｂが半導体装置１１ｃから露出して、実装基板と接触する。
従って、半導体素子搭載用基板１０ｃは、半導体素子１２からの熱を、熱伝導体３１ｃを介して外部へ伝熱することができるので、高温となる半導体素子１２を搭載することが可能である。
【００６６】
このような半導体素子搭載用基板１０ｃを用いた半導体装置１１ｃは、図２１（Ａ）から同図（Ｅ）に示す各工程にて製造することができる。
図２１（Ａ）に示すように、配置工程にて、端子２０を接着シート４１に配置するときに、搭載部３１に対応する位置に、熱伝導体３１ｃを配置する。
【００６７】
次に、図２１（Ｂ）に示すように、型締工程にて、第１金型４２および第２金型４３により、端子２０と共に、熱伝導体３１ｃを型締する。
次に、充填工程にて、第１金型４２と第２金型４３との間に、基板成形用樹脂を充填して硬化させ、基板部３０ｃを成形する
【００６８】
端子２０と共に、熱伝導体３１ｃは、第１金型４２と第２金型４３とにより、しっかりと挟まれた状態である。そのため、勢いよく基板成形用樹脂が充填されても、図２１（Ｃ）に示すように、端子２０および熱伝導体３１ｃは、接着シート４１に配置された位置から移動したり、浮き上がったりしない。従って、端子２０を基板部３０ｃ内に精度よく位置させた状態で、基板部３０ｂを成形することができる。
図２１（Ｄ）に示すように、基板部３０ｃの成形が完了すると、接着シート４１を剥離することで、半導体素子搭載用基板１０ｃを製造することができる（剥離工程）。
【００６９】
次に、図２１（Ｅ）に示すように、熱伝導体３１ｃをダイパッドとして、半導体素子１２を搭載し、半導体素子１２から端子２０の第１面２１にワイヤ１３を配線し、半導体素子１２およびワイヤ１３を封止用樹脂により封止して封止部材１４を形成する。そして、ダイシング装置で、個々の半導体装置１１ｃに分割して個片化することで、大量の半導体装置１１ｂを同時に製造することができる。
【００７０】
（実施の形態４）
本発明の実施の形態４に係る半導体装置を図面に基づいて説明する。
なお、図２２においては、図３と同じ構成のものは同符号を付して説明を省略する。
本実施の形態４に係る半導体装置は、中空の封止部材を備えたことを特徴とするものである。
【００７１】
実施の形態１に係る半導体装置１１（図３参照）、実施の形態２に係る半導体装置１１ａ（図９参照）および実施の形態３に係る半導体装置１１ｃ（図２０参照）では、半導体素子搭載用基板１０，１０ａ，１０ｃに搭載された半導体素子１２やワイヤ１３を、封止用樹脂により接触状態で封止した封止部材１４が形成されている。しかし、半導体素子１２に封止部材１４が密着すると、不都合が生じる場合がある。例えば、半導体素子１２の種類で、高周波用のものは、封止用樹脂の誘電率の影響で、半導体素子１２の特性が悪化することがある。また、ＭＥＭＳや水晶振動子、ＳＡＷフィルタなどの半導体素子１２表面に物理的機能を持たせているものは、半導体素子１２が機能しなくなる。
【００７２】
このような種類の半導体素子１２であれば、図２２に示すように、本実施の形態４に係る半導体装置１１ｄのように、中空の封止部材１４ａを、例えば、実施の形態１に係る半導体素子搭載用基板１０上に被せる。そうすることで、封止部材１４ａが半導体素子１２やワイヤ１３を非接触状態で封止するので、半導体素子１２の機能を発揮させることができる。
【００７３】
このように、半導体装置１１ｄに中空の封止部材１４ａを形成することができるのは、半導体素子搭載用基板１０を先に形成して、半導体素子１２をこの半導体素子搭載用基板１０に搭載してから、中空の封止部材１４ａや封止用樹脂が密着した状態の封止部材１４（例えば、図３参照）を半導体素子搭載用基板１０に被せているからである。従って、半導体素子搭載用基板１０は、様々な封止部材を形成して半導体装置として使用することができるので、幅広い用途に適用することが可能である。
【００７４】
なお、図２２では、実施の形態１に係る半導体装置１１（図３参照）に中空の封止部材１４ａを形成しているが、実施の形態２に係る半導体装置１１ａ（図９参照）または実施の形態３に係る半導体装置１１ｃ（図２０参照）に中空の封止部材１４ａを形成してもよい。
【００７５】
（実施の形態４の変形例）
本発明の実施の形態４に係る半導体装置を図面に基づいて説明する。
なお、図２３および図２４においては、図１３から図１４と同じ構成のものは同符号を付して説明を省略する。
【００７６】
本実施の形態４の変形例に係る半導体装置は、封止部材が嵌め込み方式により半導体素子搭載用基板に取り付けられていることを特徴とするものである。
図２３および図２４に示すように半導体装置１１ｅは、半導体素子搭載用基板１０ｄに半導体素子１２が搭載され、蓋のような封止部材１４ｅが半導体素子１２およびワイヤ１３を封止している。
【００７７】
半導体素子搭載用基板１０ｄは、実施の形態２の第３変形例に係る半導体素子搭載用基板１０ｃの端子２０ｂが設けられた第１基板部３０ｍ（図１４および図１５参照）をベース基板部３０ｐとして、ベース基板部３０ｐの搭載部３１およびワイヤ１３を露出させる開口部３１ｆが形成された封止部材用基板部３０ｑを貼り合わせている。
封止部材１４ｅは、封止部材用基板部３０ｑの開口部３１ｆに被さる蓋部１４１と、蓋部１４１の底面から開口部３１ｆに向かって吐出した脚部１４２とを備えている。
脚部１４２は、封止部材用基板部３０ｑの開口部３１ｆの４つの角部に対応する位置で突出している。
【００７８】
封止部材１４ｅの脚部１４２が開口部３１ｆに差し込まれることで、脚部１４２が開口部３１ｆに嵌め込まれ、蓋部１４１が開口部３１ｆの蓋となって、封止部材１４ｅがベース基板部３０ｐの搭載部３１に搭載された半導体素子１２やワイヤ１３を非接触状態で封止する。
このように形成された半導体装置１１ｅは、封止部材１４ｅにより、簡単に半導体素子１２やワイヤ１３を、非接触状態で封止することができる。
【００７９】
なお、図２３および図２４では、封止部材１４ｅの脚部１４２が開口部３１ｆの角部の内側面に接するようにして嵌め込まれているが、ワイヤ１３の配線に邪魔にならなければ、開口部３１ｆのそれぞれの辺に接するようにして嵌め込むようにしてもよい。
【産業上の利用可能性】
【００８０】
本発明は、様々な半導体素子を搭載して封止するための半導体素子搭載用基板の製造方法および半導体素子搭載用基板並びに半導体素子搭載用基板を用いた半導体装置に好適であるため、あらゆる半導体分野に適用することができる。特に、本発明の半導体素子搭載用基板は、短期間で、かつ低コストで製造することができるため半導体装置の試作に最適である。
【符号の説明】
【００８１】
１０，１０ａ，１０ｂ，１０ｃ，１０ｄ  半導体素子搭載用基板
１１，１１ａ，１１ｃ，１１ｄ，１１ｅ  半導体装置
１２  半導体素子
１３  ワイヤ
１４，１４ａ，１４ｅ  封止部材
１４１  蓋部
１４２  脚部
２０，２０ａ，２０ｂ  端子
２０ｍ  第１端子
２０ｎ  第２端子
２１，２１ａ，２１ｂ  第１面
２２，２２ａ，２２ｂ  第２面
２３，２３ａ，２３ｂ  第１ブロック
２４，２４ａ，２４ｂ  第２ブロック
３０，３０ａ，３０ｂ，３０ｃ  基板部
３０ｍ  第１基板部
３０ｎ  第２基板部
３０ｐ  ベース基板部
３０ｑ  封止部材用基板部
３１  搭載部
３１ａ  凹部
３１ｂ  スペース部材
３１ｃ  熱伝導体
３１ｄ  連結スペース部材
３１ｅ  接続部
３１ｆ  開口部
３１１ａ  第１面
３１１ｂ  第２面
３１ｐ  開口部
３２  周囲面
４１  接着シート
４２  第１金型
４３，４４，４５  第２金型
４４ａ，４５ａ  凸部
【図１】
2015156442.tif 000003
【図２】
2015156442.tif 000004
【図３】
2015156442.tif 000005
【図４】
2015156442.tif 000006
【図５】
2015156442.tif 000007
【図６】
2015156442.tif 000008
【図７】
2015156442.tif 000009
【図８】
2015156442.tif 000010
【図９】
2015156442.tif 000011
【図１０】
2015156442.tif 000012
【図１１】
2015156442.tif 000013
【図１２】
2015156442.tif 000014
【図１３】
2015156442.tif 000015
【図１４】
2015156442.tif 000016
【図１５】
2015156442.tif 000017
【図１６】
2015156442.tif 000018
【図１７】
2015156442.tif 000019
【図１８】
2015156442.tif 000020
【図１９】
2015156442.tif 000021
【図２０】
2015156442.tif 000022
【図２１】
2015156442.tif 000023
【図２２】
2015156442.tif 000024
【図２３】
2015156442.tif 000025
【図２４】
2015156442.tif 000026