(57)【要約】【課題】第１半導体層と第１電極との接触抵抗が大きくなるのを抑えることができる、光電変換素子を提供することを、目的とする。【解決手段】光電変換素子は、第１導電型を有するシリコン基板１３と、シリコン基板１３の裏面側に形成された真性非晶質半導体層３２，３３と、第１導電型を有し、真性非晶質半導体層３２上に形成された第１非晶質半導体層３４と、第１導電型と反対の第２導電型を有し、第１非晶質半導体層３４が形成されない領域で真性非晶質半導体層３３上に形成された第２非晶質半導体層３６と、第１非晶質半導体層３４上に形成された第１電極２４ｎと、第２非晶質半導体層３６上に形成された第２電極２４ｐとを備え、第１電極２４ｎと第１非晶質半導体層３４との接触界面が第２電極２４ｐと第２非晶半導体層３６との接触界面に比較して平坦性に劣るように、第１電極２４ｎと第１非晶質半導体層３４との接触界面に凹凸が形成されている。【選択図】図５
2015188120.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型を有するシリコン基板と、
前記シリコン基板の裏面側に形成された真性非晶質半導体層と、
前記第１導電型を有し、前記真性非晶質半導体層上に形成された第１非晶質半導体層と、
前記第１導電型と反対の第２導電型を有し、前記第１非晶質半導体層が形成されない領域で前記真性非晶質半導体層上に形成された第２非晶質半導体層と、
前記第１非晶質半導体層上に形成された第１電極と、
前記第２非晶質半導体層上に形成された第２電極とを備え、
前記第１電極と前記第１非晶質半導体層との接触界面が前記第２電極と前記第２非晶半導体層との接触界面に比較して平坦性に劣るように、前記第１電極と前記第１非晶質半導体層との接触界面に凹凸が形成されている、光電変換素子。
【請求項２】
第１導電型を有するシリコン基板と、
前記シリコン基板の裏面側に形成された真性非晶質半導体層と、
前記第１導電型を有し、前記真性非晶質半導体層上に形成された第１非晶質半導体層と、
前記第１導電型と反対の第２導電型を有し、前記第１非晶質半導体層が形成されない領域で前記真性非晶質半導体層上に形成された第２非晶質半導体層と、
前記第１非晶質半導体層上に形成された第１電極と、
前記第２非晶質半導体層上に形成された第２電極とを備え、
前記第１電極と前記第１非晶質半導体層との接触界面が、前記第２電極と前記第２非晶半導体層との接触界面よりも凹んだ部分を有する、光電変換素子。
【請求項３】
請求項１または２に記載の光電変換素子であって、
前記シリコン基板の面内方向の幅寸法が前記第１非晶質半導体層よりも大きい第２非晶質半導体層の方が大きい、光電変換素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子に関し、特に裏面接合型の太陽電池に関する。
【背景技術】
【０００２】
近年、光電変換素子としての太陽電池が注目されている。太陽電池には、裏面接合型の太陽電池がある。
【０００３】
裏面接合型の太陽電池は、例えば、特開２００６−３３２２７３号公報に開示されている。裏面接合型の太陽電池は、シリコン基板と、第１ドーピング領域（第１半導体層）と、第２ドーピング領域（第２半導体層）と、第１電極と、第２電極とを備える。シリコン基板は、第１導電型を有する。第１ドーピング領域は、第１導電型のドーパントを含み、シリコン基板の裏面側に形成される。第２ドーピング領域は、第１導電型と反対の第２導電型のドーパントを含み、シリコン基板の裏面側に形成される。第１電極は、第１ドーピング領域上に形成される。第２電極は、第２ドーピング領域上に形成される。
【０００４】
裏面接合型の太陽電池では、変換効率を向上させるために、シリコン基板の面内方向において、第１ドーピング領域の幅寸法を第２拡散領域の幅寸法よりも小さくする必要がある。そのため、多数キャリアを取り出す第１電極と第１ドーピング領域との接触面積が小さくなる。その結果、第１電極と第１ドーピング領域との接触抵抗が大きくなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３３２２７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、第１電極と第１半導体層との接触抵抗が大きくなるのを抑えることができる、光電変換素子を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の光電変換素子は、第１導電型を有するシリコン基板と、前記シリコン基板の裏面側に形成された真性非晶質半導体層と、前記第１導電型を有し、前記真性非晶質半導体層上に形成された第１非晶質半導体層と、前記第１導電型と反対の第２導電型を有し、前記第１非晶質半導体層が形成されない領域で前記真性非晶質半導体層上に形成された第２非晶質半導体層と、前記第１非晶質半導体層上に形成された第１電極と、前記第２非晶質半導体層上に形成された第２電極とを備え、前記第１電極と前記第１非晶質半導体層との接触界面が前記第２電極と前記第２非晶半導体層との接触界面に比較して平坦性に劣るように、前記第１電極と前記第１非晶質半導体層との接触界面に凹凸が形成されている。
【０００８】
本発明の光電変換素子は、第１導電型を有するシリコン基板と、前記シリコン基板の裏面側に形成された真性非晶質半導体層と、前記第１導電型を有し、前記真性非晶質半導体層上に形成された第１非晶質半導体層と、前記第１導電型と反対の第２導電型を有し、前記第１非晶質半導体層が形成されない領域で前記真性非晶質半導体層上に形成された第２非晶質半導体層と、前記第１非晶質半導体層上に形成された第１電極と、前記第２非晶質半導体層上に形成された第２電極とを備え、前記第１電極と前記第１非晶質半導体層との接触界面が、前記第２電極と前記第２非晶半導体層との接触界面よりも凹んだ部分を有する。
【発明の効果】
【０００９】
本発明の光電変換素子は、第１電極と第１半導体層との接触抵抗が大きくなるのを抑えることができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の第１の実施形態に係る光電変換素子の概略構成の一例を示す断面図である。
【図２Ａ】図２Ａは、図１に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の受光面の全体にテクスチャ構造が形成され、且つ、シリコン基板の裏面の一部に凹凸が形成された状態を示す断面図である。
【図２Ｂ】図２Ｂは、図１に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の裏面側にｎ型拡散領域とｐ型拡散領域とが形成された状態を示す断面図である。
【図２Ｃ】図２Ｃは、図１に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の受光面にパッシベーション膜が形成された状態を示す断面図である。
【図２Ｄ】図２Ｄは、図１に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の裏面に電極が形成された状態を示す断面図である。
【図３】図３は、本発明の第１の実施形態の応用例１に係る光電変換素子の概略構成の一例を示す断面図である。
【図４】図４は、本発明の第１の実施形態の応用例２に係る光電変換素子の概略構成の一例を示す断面図である。
【図５】図５は、本発明の第２の実施形態に係る光電変換素子の概略構成の一例を示す断面図である。
【図６Ａ】図６Ａは、図５に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の受光面の全体にテクスチャ構造が形成され、且つ、シリコン基板の裏面の一部に凹凸が形成された状態を示す断面図である。
【図６Ｂ】図６Ｂは、図５に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の裏面に真性非晶質シリコン層が形成された状態を示す断面図である。
【図６Ｃ】図６Ｃは、図５に示す光電変換素子の製造方法を説明するための断面図であって、真性非晶質シリコン層上にｐ型非晶質シリコン層が形成された状態を示す断面図である。
【図６Ｄ】図６Ｄは、図５に示す光電変換素子の製造方法を説明するための断面図であって、真性非晶質シリコン層上にｎ型非晶質シリコン層が形成された状態を示す断面図である。
【図６Ｅ】図６Ｅは、図５に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の受光面にパッシベーション膜が形成された状態を示す断面図である。
【図６Ｆ】図６Ｆは、図５に示す光電変換素子の製造方法を説明するための断面図であって、電極が形成された状態を示す断面図である。
【図７】図７は、本発明の第２の実施形態の応用例１に係る光電変換素子の概略構成の一例を示す断面図である。
【図８】図８は、本発明の第２の実施形態の応用例２に係る光電変換素子の概略構成の一例を示す断面図である。
【発明を実施するための形態】
【００１１】
本発明の一実施形態に係る光電変換素子は、シリコン基板と、第１半導体層と、第２半導体層と、第１電極と、第２電極とを備える。シリコン基板は、第１導電型を有する。第１半導体層は、第１導電型を有し、シリコン基板の裏面側に形成される。第２半導体層は、第１導電型と反対の第２導電型を有し、シリコン基板の面内方向において前記第１半導体層に隣接して形成されるとともに、第１半導体層よりもシリコン基板の面内方向の幅寸法が大きい。第１電極は、第１半導体層上に形成される。第２電極は、第２半導体層上に形成される。第１電極と第１半導体層との接触界面に凹凸が形成されている。
【００１２】
この場合、第１半導体層は、シリコン基板と同じ導電型を有する。一方、第２半導体層は、シリコン基板と反対の導電型を有する。つまり、第１半導体層上に形成される第１電極は多数キャリアを収集し、第２半導体層上に形成される第２電極は少数キャリアを収集する。
【００１３】
シリコン基板の面内方向で、第１半導体層の幅寸法は、第２半導体層の幅寸法よりも小さい。そのため、第１電極と第１半導体層との接触面積は、第２電極と第２半導体層との接触面積よりも小さくなる。つまり、多数キャリアを収集する第１電極と第１半導体層との接触抵抗は、少数キャリアを収集する第２電極と第２半導体層との接触抵抗よりも大きくなってしまう。
【００１４】
ここで、第１電極と第１半導体層との接触界面には、凹凸が形成されている。そのため、第１電極と第１半導体層との接触面積が増える。その結果、シリコン基板の面内方向で第１半導体層の幅寸法が第２半導体層の幅寸法よりも小さくても、第１電極と第１半導体層との接触抵抗が増大するのを抑えることができる。
【００１５】
以下、本発明のより具体的な実施形態について、図面を参照しながら説明する。図中同一または相当部分には同一符号を付してその説明は繰り返さない。なお、以下で参照する図面においては、説明を分かりやすくするために、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。
【００１６】
［第１の実施形態］
図１には、本発明の第１の実施形態に係る光電変換素子１０が示されている。光電変換素子１０は、裏面接合型の太陽電池である。
【００１７】
［光電変換素子の全体構成］
光電変換素子１０は、シリコン基板１２と、パッシベーション膜１６と、電極（第１電極）２４ｎと、電極（第２電極）２４ｐとを備える。シリコン基板１２は、ｎ型の単結晶シリコン基板からなり、ｎ型拡散領域（第１半導体層）１８と、ｐ型拡散領域（第２半導体層）２０とを含む。シリコン基板１２の厚さは、例えば、１００〜３００μｍである。シリコン基板１２の比抵抗は、例えば、１．０〜１０．０Ω・ｃｍである。
【００１８】
シリコン基板１２の受光面には、テクスチャ構造１４が形成されている。これにより、シリコン基板１２に入射した光を閉じ込めて、光の利用効率を高めることができる。
【００１９】
シリコン基板１２の面方位は（１００）が望ましい。これにより、テクスチャ構造１４の形成が容易になる。
【００２０】
シリコン基板１２の受光面は、パッシベーション膜１６で覆われている。パッシベーション膜１６は、例えば、シリコン窒化膜である。パッシベーション膜１６の膜厚は、例えば、５０〜１００ｎｍである。
【００２１】
シリコン基板１２の裏面側（図１の下面側）には、ｎ型拡散領域１８と、ｐ型拡散領域２０とが、シリコン基板１２の面内方向に交互に形成されている。図１に示す例では、ｎ型拡散領域１８とｐ型拡散領域２０の何れもが、図１の紙面に垂直な方向に延びている。
【００２２】
ｎ型拡散領域１８の不純物濃度は、例えば、１×１０１９ｃｍ−３〜１×１０２０ｃｍ−３である。ｎ型拡散領域１８の深さ寸法（図１の上下方向の寸法）は、例えば、０．３〜１．０μｍである。
【００２３】
ｐ型拡散領域２０の不純物濃度は、例えば、１×１０１９ｃｍ−３〜１×１０２０ｃｍ−３である。ｐ型拡散領域２０の深さ寸法（図１の上下方向の寸法）は、例えば、０．３〜１．０μｍである。
【００２４】
シリコン基板１２の面内方向において、ｎ型拡散領域１８の幅寸法は、ｐ型拡散領域２０の幅寸法よりも小さい。ｎ型拡散領域１８の面積とｐ型拡散領域２０の面積の和に対するｐ型拡散領域２０の面積の割合（ｐ型拡散領域２０の面積率）が高いほど、光生成された少数キャリア（正孔）が、ｐ型拡散領域２０に到達するまでに移動しなくてはならない距離が減少する。そのため、ｐ型拡散領域２０に到達するまでに再結合する正孔の数が減少し、短絡光電流が増加する。したがって、光電変換素子１０の変換効率が向上する。好ましいｐ型拡散領域２０の面積率は、６３〜９０％である。
【００２５】
ｎ型拡散領域１８の表面には、凹凸２２が形成されている。図１に示す例では、凹凸２２は、テクスチャ構造である。凹凸２２は、規則性を有していてもよいし、ランダムであってもよい。凹凸２２の高低差は、例えば、１〜２０μｍである。凹凸２２の高低差は、テクスチャ構造１４の高低差と同じであってもよいし、異なっていてもよい。図１に示す例では、凹凸２２は、ｎ型拡散領域１８の表面全体に形成されている。図１に示す例では、ｎ型拡散領域１８の深さ寸法は、ｎ型拡散領域１８の全体で略一定である。
【００２６】
ｎ型拡散領域１８上には、電極２４ｎが形成されている。これにより、電極２４ｎがｎ型拡散領域１８に対して電気的に接続されている。電極２４ｎは、例えば、銀である。電極２４ｎのｎ型拡散領域１８に接触する面は、凹凸２２に対応した形状を有している。
【００２７】
ｐ型拡散領域２０上には、電極２４ｐが形成されている。これにより、電極２４ｐがｐ型拡散領域２０に対して電気的に接続されている。電極２４ｐは、例えば、銀である。
【００２８】
［光電変換素子の製造方法］
続いて、図２Ａ〜図２Ｄを参照しながら、光電変換素子１０の製造方法について説明する。
【００２９】
先ず、図２Ａに示すように、受光面の全体にテクスチャ構造１４を有するとともに、裏面の一部に凹凸２２を有するシリコン基板１２を準備する。
【００３０】
テクスチャ構造１４及び凹凸２２を形成する方法は、例えば、以下のとおりである。
【００３１】
先ず、シリコン基板１２の裏面に、マスクとしてのシリコン酸化膜を形成する。シリコン酸化膜は、例えば、熱ＣＶＤ等で形成される。
【００３２】
続いて、シリコン基板１２に形成されたシリコン酸化膜をパターニングする。これにより、シリコン酸化膜に開口が形成される。パターニングは、例えば、フォトリソグラフィ及びエッチングによって実施される。開口は、後にｎ型拡散領域１８が形成される位置に形成される。
【００３３】
続いて、シリコン基板１２の受光面の全体及び裏面の一部にウェットエッチングを実施する。これにより、シリコン基板１２の受光面の全体にテクスチャ構造１４が形成されるとともに、シリコン基板１２の裏面の一部に凹凸２２が形成される。ウェットエッチングは、例えば、アルカリ溶液等を用いて実施される。ウェットエッチングの時間は、例えば、１０〜６０分である。ウェットエッチングに用いられるアルカリ溶液は、例えば、ＮａＯＨやＫＯＨであり、その濃度は、例えば、５％である。
【００３４】
続いて、シリコン基板１２の裏面に形成されたシリコン酸化膜を除去する。これにより
、受光面の全体にテクスチャ構造１４を有するとともに、裏面の一部に凹凸２２を有するシリコン基板１２が得られる。
【００３５】
続いて、図２Ｂに示すように、シリコン基板１２の裏面側にｎ型拡散領域１８とｐ型拡散領域２０とを形成する。
【００３６】
ｎ型拡散領域１８は、例えば、シリコン基板１２の裏面からｎ型不純物（例えば、リン）を熱拡散させることによって形成される。ｎ型不純物の拡散源は、例えば、ＰＳＧ（Phosphorus Silicate Glass）である。
【００３７】
ｐ型拡散領域２０は、例えば、シリコン基板１２の裏面からｐ型不純物（例えば、ホウ素）を熱拡散させることによって形成される。ｐ型不純物の拡散源は、例えば、ＢＳＧ（Boron Silicate Glass）である。
【００３８】
続いて、図２Ｃに示すように、シリコン基板１２の受光面にパッシベーション膜１６を形成する。パッシベーション膜１６は、例えば、プラズマＣＶＤによって形成される。
【００３９】
続いて、図２Ｄに示すように、電極２４ｎ、２４ｐを形成する。これにより、目的とする光電変換素子１０が得られる。
【００４０】
電極２４ｎ、２４ｐの形成方法は、例えば、以下のとおりである。先ず、電極ペーストをｎ型拡散領域１８上及びｐ型拡散領域２０上に印刷する。電極ペーストの印刷は、例えば、スクリーン印刷法によって実施される。電極ペーストは、例えば、銀ペーストである。続いて、シリコン基板１２を加熱炉等で熱処理する。これにより、電極ペーストが焼成される。その結果、電極２４ｎ、２４ｐが形成される。
【００４１】
このような光電変換素子１０においては、多数キャリアを収集する電極２４ｎとｎ型拡散領域１８との接触界面に凹凸２２が形成されている。そのため、電極２４ｎとｎ型拡散領域１８との接触面積が増える。その結果、シリコン基板１２の面内方向でｎ型拡散領域１８の幅寸法がｐ型拡散領域２０の幅寸法より小さくても、電極２４ｎとｎ型拡散領域１８との接触抵抗が増加するのを抑えられる。
【００４２】
［第１の実施形態の応用例１］
図１に示す例では、ｎ型拡散領域１８の深さ寸法は、ｎ型拡散領域１８の全体で略同じであったが、例えば、図３に示すように、ｎ型拡散領域１８１内で異なっていてもよい。図３に示すシリコン基板１２１では、ｎ型拡散領域１８１の深さ寸法は、凸部の先端で最大となり、凹部の底で最小となる。この場合、ｎ型拡散領域１８１を形成した後、ｎ型拡散領域１８１の表面に凹凸２２を形成する必要がある。凹凸２２は、例えば、反応性イオンエッチング等のドライエッチングで形成することができる。反応性イオンエッチングで凹凸２２を形成する場合、反応ガスは、例えば、ＣＦ４やＳＦ６等である。チャンバ内の圧力は、例えば、１Ｐａである。プラズマを発生させるためのパワーは、例えば、１００Ｗ〜１ｋＷである。ドライエッチングの他に凹凸２２を形成する方法としては、例えば、レーザ照射がある。レーザ照射で凹凸２２を形成する場合、レーザは、例えば、ＹＡＧレーザ等である。ＹＡＧレーザの場合、エネルギー密度は例えば１００〜６００ｍＪ／ｃｍ２であり、パルス発振周波数は例えば３０〜２００ｋＨｚである。凹凸２２を形成する前において、ｎ型拡散領域１８１の深さ寸法は、例えば、０．１〜３μｍあればよい。
【００４３】
［第１の実施形態の応用例２］
凹凸は、ｎ型拡散領域１８の全体に形成されている必要はない。例えば、図４に示すシリコン基板１２２のように、ｎ型拡散領域１８２に１つの凹部２６を形成するだけでもよ
い。この場合、凹部２６が形成された位置に、電極２４ｎを形成する。これにより、電極２４ｎとｎ型拡散領域１８２との接触面積が大きくなる。その結果、シリコン基板１２２の面内方向でｎ型拡散領域１８２の幅寸法がｐ型拡散領域２０の幅寸法より小さくても、電極２４ｎとｎ型拡散領域１８２との接触抵抗が大きくなるのを抑えることができる。凹部２６は、例えば、反応性イオンエッチング等のドライエッチングで形成することができる。図４に示す例では、凹部２６の底面は平坦であるが、凹部２６の底面に凹凸を設けることも、勿論可能である。
【００４４】
［第１の実施形態の応用例３］
例えば、ｐ型拡散領域２０の表面に凹凸が形成されていてもよい。つまり、ｐ型拡散領域２０と電極２４ｐとの接触界面に凹凸が形成されていてもよい。この場合、ｐ型拡散領域２０と電極２４ｐとの接触抵抗を下げることができる。
【００４５】
［第２の実施形態］
図５を参照しながら、本発明の第２の実施形態に係る光電変換素子３０について説明する。本実施形態の光電変換素子３０は、シリコン基板１２の代わりに、シリコン基板１３を備える。シリコン基板１３は、ｎ型拡散領域１８及びｐ型拡散領域２０を備えていない点を除いて、シリコン基板１２と同じである。シリコン基板１３の裏面上には、真性非晶質シリコン層（真性非晶質半導体層）３２，３３が形成されている。真性非晶質シリコン層３２上には、ｎ型非晶質シリコン層（第１非晶質半導体層）３４が形成されている。真性非晶質シリコン層３３上には、ｐ型非晶質シリコン層（第２非晶質半導体層）３６が形成されている。
【００４６】
真性非晶質シリコン層３２，３３は、例えば、ｉ型アモルファスシリコン（ａ‐Ｓｉ）からなる。真性非晶質シリコン層３２はシリコン基板１３の裏面の一部に形成されており、真性非晶質シリコン層３３はシリコン基板１３の裏面において真性非晶質シリコン層３２の形成領域に隣接して形成されている。つまり、真性非晶質シリコン層３２，３３は、シリコン基板１２の裏面の全体に形成されている。真性非晶質シリコン層３２，３３の厚さは、例えば、１０ｎｍである。
【００４７】
ｎ型非晶質シリコン層３４は、ｎ型不純物（例えば、リン）を含む非晶質シリコンからなり、例えば、ｎ型ａ‐Ｓｉからなる。ｎ型非晶質シリコン層３４の厚さは、例えば、１０ｎｍである。
【００４８】
ここで、シリコン基板１２において、ｎ型非晶質シリコン層３４が形成された位置には、凹凸２２が形成されている。そのため、真性非晶質シリコン層３２の表面には、シリコン基板１３の裏面に形成された凹凸２２に対応する凹凸３８が形成されている。また、ｎ型非晶質シリコン層３４の表面には、シリコン基板１２の裏面に形成された凹凸２２に対応する凹凸４０が形成されている。電極２４ｎのｎ型非晶質シリコン層３４に接触する面は、凹凸４０に対応した形状を有している。
【００４９】
ｐ型非晶質シリコン層３６は、ｐ型不純物（例えば、ボロン）を含む非晶質シリコンからなり、例えば、ｐ型ａ‐Ｓｉからなる。ｐ型非晶質シリコン層３６の厚さは、例えば、１０ｎｍである。
【００５０】
［光電変換素子の製造方法］
図６Ａ〜図６Ｆを参照しながら、光電変換素子３０の製造方法について説明する。
【００５１】
先ず、図６Ａに示すように、受光面の全体にテクスチャ構造１４を有するとともに、裏面の一部に凹凸２２を有するシリコン基板１３を準備する。テクスチャ構造１４及び凹凸
２２を形成する方法は、例えば、第１の実施形態で説明した方法等である。
【００５２】
続いて、図６Ｂに示すように、シリコン基板１３の裏面に真性非晶質シリコン層３２，３３を形成する。その結果、真性非晶質シリコン層３２には、シリコン基板１３の裏面に形成された凹凸２２と対応する凹凸３８が形成される。
【００５３】
真性非晶質シリコン層３２，３３は、例えば、プラズマＣＶＤで形成することができる。プラズマＣＶＤで形成する場合、プラズマＣＶＤ装置が備える反応室に導入される反応ガスは、シランガス及び水素ガスである。シランガスの流量は、例えば、１０ｓｃｃｍである。水素ガスの流量は、例えば、１００ｓｃｃｍである。シリコン基板１２の温度は、例えば、２００℃である。反応室内の圧力は、例えば、１３．５〜６６５Ｐａである。プラズマＣＶＤ装置が備えるＲＦ電源の出力は、例えば、１６〜８０ｍＷ／ｃｍ２である。
【００５４】
続いて、図６Ｃに示すように、ｐ型非晶質シリコン層３６を真性非晶質シリコン層３３上に形成する。具体的には、先ず、真性非晶質シリコン層３２上に、マスクとしてのレジストパターンを形成する。このレジストパターンは、例えば、真性非晶質シリコン層３２，３３上に形成されたレジストをパターニングすることで得られる。パターニングは、例えば、フォトリソグラフィ及びエッチングによって実施される。
【００５５】
続いて、ｐ型非晶質シリコン層を真性非晶質シリコン層３３上及び真性非晶質シリコン層３２上に形成されたレジストパターン上に形成する。ｐ型非晶質シリコン層は、例えば、プラズマＣＶＤで形成することができる。プラズマＣＶＤで形成する場合、プラズマＣＶＤ装置が備える反応室に導入される反応ガスは、シランガス、水素ガス及び水素希釈されたジボランガスである。シランガスの流量は、例えば、２ｓｃｃｍである。水素ガスの流量は、例えば、４２ｓｃｃｍである。水素希釈されたジボランガスの流量は、例えば、１２ｓｃｃｍである。水素希釈されたジボランガスの濃度は、例えば、０．１％である。シリコン基板１３の温度は、例えば、２００℃である。反応室内の圧力は、例えば、１３．５〜６６５Ｐａである。プラズマＣＶＤ装置が備えるＲＦ電源の出力は、例えば、１６〜８０ｍＷ／ｃｍ２である。
【００５６】
続いて、真性非晶質シリコン層３２上に形成されたレジストパターンを除去する。これにより、ｐ型非晶質シリコン層３６が真性非晶質シリコン層３３上に形成される。真性非晶質シリコン層３２上に形成されたレジストパターンを除去する方法は、例えば、ウェットエッチングである。
【００５７】
続いて、図６Ｄに示すように、ｎ型非晶質シリコン層３４を真性非晶質シリコン層３２上に形成する。具体的には、先ず、ｐ型非晶質シリコン層３６上に、マスクとしてのレジストパターンを形成する。このレジストパターンは、例えば、真性非晶質シリコン層３２上及びｐ型非晶質シリコン層３６上に形成されたレジストパターンをパターニングすることで得られる。パターニングは、例えば、フォトリソグラフィ及びエッチングによって実施される。
【００５８】
続いて、ｎ型非晶質シリコン層を真性非晶質シリコン層３２上及びｐ型非晶質シリコン層３６上に形成されたレジストパターン上に形成する。ｎ型非晶質シリコン層のうち、凹凸３８上の領域には、凹凸３８に対応する凹凸４０が形成される。ｎ型非晶質シリコン層は、例えば、プラズマＣＶＤで形成することができる。プラズマＣＶＤで形成する場合、プラズマＣＶＤ装置が備える反応室に導入される反応ガスは、シランガス、水素ガス及び水素希釈されたフォスフィンガスである。シランガスの流量は、例えば、２０ｓｃｃｍである。水素ガスの流量は、例えば、１５０ｓｃｃｍである。水素希釈されたフォスフィンガスの流量は、例えば、５０ｓｃｃｍである。水素希釈されたフォスフィンガスの濃度は
、例えば、０．２％である。シリコン基板１３の温度は、例えば、２００℃である。反応室内の圧力は、例えば、１３．５〜６６５Ｐａである。プラズマＣＶＤ装置が備えるＲＦ電源の出力は、例えば、１６〜８０ｍＷ／ｃｍ２である。
【００５９】
続いて、ｐ型非晶質シリコン層３６上に形成されたレジストパターンを除去する。これにより、ｐ型非晶質シリコン層３６が真性非晶質シリコン層３３上に形成され、且つ、ｎ型非晶質シリコン層３４が真性非晶質シリコン層３２上に形成される。ｐ型非晶質シリコン層３６上に形成されたレジストパターンを除去する方法は、例えば、ウェットエッチングである。
【００６０】
続いて、図６Ｅに示すように、シリコン基板１２の受光面にパッシベーション膜１６を形成する。パッシベーション膜１６は、例えば、プラズマＣＶＤによって形成される。
【００６１】
続いて、図６Ｆに示すように、電極２４ｎ、２４ｐを形成する。これにより、目的とする光電変換素子３０が得られる。電極２４ｎ、２４ｐの形成方法は、例えば、第１の実施形態で説明した方法等である。
【００６２】
このような光電変換素子３０においては、多数キャリアを収集する電極２４ｎとｎ型非晶質シリコン層３４との接触界面に凹凸４０が形成されている。そのため、電極２４ｎとｎ型非晶質シリコン層３４との接触面積が増える。その結果、シリコン基板１３の面内方向でｎ型非晶質シリコン層３４の幅寸法がｐ型非晶質シリコン層３６の幅寸法より小さくても、電極２４ｎとｎ型非晶質シリコン層３４との接触抵抗が増加するのを抑えられる。
【００６３】
ｎ型非晶質シリコン層３４の電極２４ｎ側の表面がシリコン基板１３に形成された凹凸２２に対応した形状を有する。そのため、ｎ型非晶質シリコン層３４を形成するときに、凹凸４０を形成することができる。
【００６４】
［第２の実施形態の応用例１］
図５に示す例では、ｎ型非晶質シリコン層３４の膜厚は、ｎ型非晶質シリコン層３４の全体で略同じであったが、例えば、図７に示すように、ｎ型非晶質シリコン層３４１内で異なっていてもよい。図７に示すシリコン基板１３１では、凹凸２２が形成されていない。その代わりに、ｎ型非晶質シリコン層３４１に凹凸４０１が形成されている。凹凸４０１が形成された領域において、ｎ型非晶質シリコン層３４１の膜厚は、凸部の先端で最大となり、凹部の底で最小となる。この場合、ｎ型非晶質シリコン層３４１を形成した後、ｎ型非晶質シリコン層３４１の表面に凹凸４０１を形成する必要がある。凹凸４０１は、例えば、反応性イオンエッチング等のドライエッチングで形成することができる。反応性イオンエッチングで凹凸４０１を形成する場合、反応ガスは、例えば、ＣＦ４やＳＦ６等である。チャンバ内の圧力は、例えば、１Ｐａである。プラズマを発生させるためのパワーは、例えば、１００Ｗ〜１ｋＷである。凹凸４０１を形成する前において、ｎ型非晶質シリコン層３４１の深さ寸法は、例えば、５〜１０ｎｍあればよい。
【００６５】
［第２の実施形態の応用例２］
凹凸は、ｎ型非晶質シリコン層３４の全体に形成されている必要はない。例えば、図８に示すシリコン基板１３２のように、ｎ型非晶質シリコン層３４２に１つの凹部４２を形成するだけでもよい。この場合、凹部４２が形成された位置に、電極２４ｎを形成する。これにより、電極２４ｎとｎ型非晶質シリコン層３４２との接触面積が大きくなる。その結果、シリコン基板１３の面内方向でｎ型非晶質シリコン層３４２の幅寸法がｐ型非晶質シリコン層３６の幅寸法より小さくても、電極２４ｎとｎ型非晶質シリコン層３４２との接触抵抗が大きくなるのを抑えることができる。凹部４２は、例えば、反応性イオンエッチング等のドライエッチングで形成することができる。なお、図８に示す例では、凹部４
２の底面は平坦であるが、凹部４２の底面に凹凸を設けることも、勿論可能である。
【００６６】
［第２の実施形態の応用例３］
例えば、ｐ型非晶質シリコン層３６の表面に凹凸が形成されていてもよい。つまり、ｐ型非晶質シリコン層３６と電極２４ｐとの接触界面に凹凸が形成されていてもよい。この場合、ｐ型非晶質シリコン層３６と電極２４ｐとの接触抵抗を下げることができる。
【００６７】
以上、本発明の実施形態について、詳述してきたが、これらはあくまでも例示であって、本発明は、上述の実施形態によって、何等、限定されない。
【００６８】
例えば、第１の実施形態において、シリコン基板１２はｐ型の単結晶シリコン基板であってもよい。この場合、シリコン基板１２の面内方向でｐ型拡散領域２０の幅寸法がｎ型拡散領域１８の幅寸法よりも小さくなり、且つ、電極２４ｐとｐ型拡散領域２０との接触界面に凹凸が形成される。第１の実施形態の応用例１，２についても、同様である。
【００６９】
第２の実施形態において、シリコン基板１３はｐ型の単結晶シリコン基板であってもよい。この場合、シリコン基板１３の面内方向でｐ型非晶質シリコン層３６の幅寸法がｎ型非晶質シリコン層３４の幅寸法よりも小さくなり、且つ、電極２４ｐとｐ型非晶質シリコン層３６との接触界面に凹凸が形成される。第２の実施形態の応用例１，２についても、同様である。
【００７０】
第２の実施形態において、真性非晶質シリコン層３２，３３は必須の構成要素ではない。つまり、シリコン基板１３の裏面上にｎ型非晶質シリコン層３４とｐ型非晶質シリコン層３６とが直接形成されていてもよい。第２の実施形態の応用例１，２についても、同様である。
【００７１】
第１及び第２の実施形態において、テクスチャ構造１４及びパッシベーション１６は必須の構成要素ではない。これらの実施形態の応用例についても、同様である。
【００７２】
第１及び第２の実施形態において、シリコン基板１２，１３の受光面側に高濃度領域が形成されていてもよい。高濃度領域は、シリコン基板１２，１３と同じ導電型を有する不純物がシリコン基板１２，１３よりも高濃度にドーピングされた領域である。高濃度領域は、ＦＳＦ（Front Surface Field）として機能する。第１及び第２の実施形態の応用例
についても、同様である。
【００７３】
第１及び第２の実施形態において、シリコン基板１２，１３の受光面側のテクスチャ構造１４と、シリコン基板１２，１３の裏面側の凹凸２２とは、同時に形成する必要はない。これらの実施形態の応用例についても、同様である。
【００７４】
第１の実施形態では、シリコン基板１２の裏面側であって、且つ、シリコン基板１２内にｎ型拡散領域１８とｐ型拡散領域２０とが形成されているとともに、ｎ型拡散領域１８と電極２４ｎとの接触界面に凹凸２２が形成されている。第２の実施形態では、シリコン基板１３の裏面上にｎ型非晶質シリコン層３４とｐ型非晶質シリコン層３６とが形成されているとともに、ｎ型非晶質シリコン層３４と電極２４ｎとの間に凹凸４０が形成されている。つまり、本発明では、シリコン基板と同じ導電型を有する第１半導体層と、シリコン基板と反対の導電型を有する第２半導体層とがシリコン基板の裏面側に形成されているとともに、第１半導体層と当該第１半導体層上に形成された第１電極との間に凹凸が形成されていればよい。
【符号の説明】
【００７５】
１０：光電変換素子、１２，１３：シリコン基板、１８：ｎ型拡散領域、２０：ｐ型拡散領域、２２：凹凸、２４ｎ：電極、２４ｐ：電極、３０：光電変換素子、３２：真性非晶質シリコン層、３３：真性非晶質シリコン層、３４：ｎ型非晶質シリコン層、３６：ｐ型非晶質シリコン層、４０：凹凸
【図１】
2015188120.tif 000003
【図２Ａ】
2015188120.tif 000004
【図２Ｂ】
2015188120.tif 000005
【図２Ｃ】
2015188120.tif 000006
【図２Ｄ】
2015188120.tif 000007
【図３】
2015188120.tif 000008
【図４】
2015188120.tif 000009
【図５】
2015188120.tif 000010
【図６Ａ】
2015188120.tif 000011
【図６Ｂ】
2015188120.tif 000012
【図６Ｃ】
2015188120.tif 000013
【図６Ｄ】
2015188120.tif 000014
【図６Ｅ】
2015188120.tif 000015
【図６Ｆ】
2015188120.tif 000016
【図７】
2015188120.tif 000017
【図８】
2015188120.tif 000018