(57)【要約】      （修正有）【課題】照明用途向けであって列間のバランス崩壊（クリティカリティ）を防ぐ、平行な複数の列に配列された発光ダイオード（ＬＥＤ）および有機ＬＥＤを駆動するためのパワーコンバータを提供する。【解決手段】トランスの励磁インダクタンスの電流に関係なく、インダクタの電流によって、スイッチング回路のデッドタイム中にスイッチの寄生出力容量をそれぞれ充放電できるよう、直列接続された１以上のトランスの１次巻線とスイッチング回路の出力との両方に並列接続されたＣＬＬ共振回路のインダクタによりパワーコンバータの第２段におけるスイッチング回路のスイッチにおいてゼロ電圧スイッチング（ＺＶＳ）を実現する。。【選択図】図１Ｂ
2015202036.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧に基づいて自身の出力電圧を調整するための第１段と、
前記第１段の出力電圧をトランスの１次巻線に接続および遮断するためのスイッチング回路、
前記トランスの２次巻線からの出力を負荷に供給する整流回路、および、
実質的に電流のバランスをとるのに十分な励磁インダクタンスを有する前記トランスを含む共振回路を有する第２段とを備え、
前記共振回路は、前記トランスの１次巻線と前記スイッチング回路とに並列接続されたインダクタであって、前記トランスの１次巻線の励磁インダクタンスより小さな値を有するインダクタを含み、前記スイッチング回路においてゼロ電圧スイッチングを実現する
パワーコンバータ。
【請求項２】
前記整流回路は、少なくとも２個の負荷に電力を供給する倍電圧回路として機能する
請求項１に記載のパワーコンバータ。
【請求項３】
さらに、前記トランスの２次巻線から前記少なくとも２個の負荷への電流のバランスをとる回路を備える
請求項２に記載のパワーコンバータ。
【請求項４】
電流のバランスをとる前記回路は、直列接続されたコンデンサを介した基準電圧と前記トランスの２次巻線との結線を備える
請求項３に記載のパワーコンバータ。
【請求項５】
前記整流回路はフィルタコンデンサを備える
請求項１に記載のパワーコンバータ。
【請求項６】
前記共振回路はＣＬＬ回路である
請求項１に記載のパワーコンバータ。
【請求項７】
前記トランスおよび前記整流回路はトランスモジュールを構成する
請求項１に記載のパワーコンバータ。
【請求項８】
前記パワーコンバータは、前記トランスモジュールを１以上備え、
前記１以上のトランスモジュールのトランスの１次巻線は、前記共振回路の出力に直列接続される
請求項７に記載のパワーコンバータ。
【請求項９】
前記トランスモジュールは、さらに、直列接続された複数の発光ダイオードを含んだ負荷を備える
請求項７に記載のパワーコンバータ。
【請求項１０】
前記第２段は、前記第１段の出力電圧を制御するための電流検出器を備える
請求項１に記載のパワーコンバータ。
【請求項１１】
入力電圧に基づいて自身の出力電圧を調整するための第１段と、
前記第１段の出力電圧をトランスの１次巻線に接続および遮断するためのスイッチング回路、
前記トランスの２次巻線からの出力を負荷に供給する整流回路、および、
前記トランスの１次巻線を含む共振回路を有する第２段とを備え、
前記共振回路は、前記トランスの１次巻線と前記スイッチング回路とに並列接続されたインダクタであって、前記トランスの励磁インダクタンスの電流とは関係なく、前記スイッチング回路のデッドタイム中における当該インダクタの電流が前記スイッチング回路のスイッチの寄生出力容量を充放電するのに十分な量となるようなインダクタンス値を有するインダクタを含む
パワーコンバータ。
【請求項１２】
前記整流回路は、少なくとも２個の負荷に電力を供給する倍電圧回路として機能する
請求項１１に記載のパワーコンバータ。
【請求項１３】
さらに、前記トランスの２次巻線から前記少なくとも２個の負荷への電流のバランスをとる回路を備える
請求項１２に記載のパワーコンバータ。
【請求項１４】
電流のバランスをとる前記回路は、直列接続されたコンデンサを介した基準電圧と前記トランスの２次巻線との結線を備える
請求項１３に記載のパワーコンバータ。
【請求項１５】
前記整流回路はフィルタコンデンサを備える
請求項１１に記載のパワーコンバータ。
【請求項１６】
前記共振回路はＣＬＬ回路である
請求項１１に記載のパワーコンバータ。
【請求項１７】
前記トランスおよび前記整流回路はトランスモジュールを構成する
請求項１１に記載のパワーコンバータ。
【請求項１８】
前記パワーコンバータは、前記トランスモジュールを１以上備え、
前記１以上のトランスモジュールのトランスの１次巻線は、前記共振回路の出力に直列接続される
請求項１７に記載のパワーコンバータ。
【請求項１９】
前記トランスモジュールは、さらに、直列接続された複数の発光ダイオードを含んだ負荷を備える
請求項１７に記載のパワーコンバータ。
【請求項２０】
前記第２段は、前記第１段の出力電圧を制御するための電流検出器を備える
請求項１１に記載のパワーコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスおよび電子素子を駆動するのに適したパワーコンバータに関し、特に、とりわけ照明用途向けであって列間のバランス崩壊（クリティカリティ）を防ぐ、平行な複数の列に配列された発光ダイオード（ＬＥＤ）および有機ＬＥＤを駆動するためのパワーコンバータに関する。
【０００２】
［関連出願の記述］
本出願は、２０１４年４月４日に出願された米国仮特許出願第６１／９７５４４５号の優先権の利益を主張するものであり、その全ての内容を援用によって引用することとする。
【背景技術】
【０００３】
発光ダイオード（ＬＥＤ）は、何年にもわたって知られているものであり、機能性および解像度が向上しつつある電子ディスプレイで用いられてきた。有機発光ダイオード（ＯＬＥＤ）は、近年開発されたものであって、向上した色解像度などの特性をいくつか有しており、高画質で大画面のテレビで商業的に用いられるようになってきた。また、両タイプのデバイス（以下、まとめて単にＬＥＤと呼ぶ）から利用可能な発光強度が近年さらに向上したことにより、照明用途にもこのようなデバイスを利用できるようになってきた。また、発光ダイオードは、白熱灯、蒸気アーク光源、および、蛍光灯などの従来の光源と比べて寿命が長い。さらに、ＬＥＤは、環境に優しく、演色性が良好である（例えば、可視太陽光を含む様々な既知光源のスペクトル成分に近づけることができる）。したがって、ＬＥＤは、かなり有望な光源であり、室内照明、ディスプレイのバックライト、および、街路照明など、多くの用途で広く用いることができる。これらの用途には、ＬＥＤを複数直列接続した列構造が費用対効果、信頼性、および、安全性の問題から採用されてきた。
【０００４】
ＬＥＤが発光していると、ＬＥＤの順電流は、その順電圧に対して指数関数的に増加する。したがって、順電圧のわずかな変動で、電流が劇的に変化し、発光出力だけでなく消費電力も劇的に変化する。複数の並列ＬＥＤ列を有する照明用途には、明るさと熱的性能が均一であるように異なるＬＥＤ列の電流は全て等しいことが望まれる。したがって、ＬＥＤ列間の電流バランスは、非常にクリティカルなものである。
【０００５】
良好な電流バランスを実現する方法がいくつか提案されており、一般的には、能動方法と受動方法の２つに分類することができる。能動方法の場合、電力段には、第１段目としてフロントエンドＤＣ−ＤＣコンバータが、第２段目としてマルチチャンネル型定電流源が通常含まれる。各チャンネルは、専用のスイッチングモードコンバータまたはリニア電流レギュレータで制御されて定電流を出力する。この方法により、各列の順電流を高精度に制御することができ、電流のアンバランス問題は生じない。しかしながら、これらの方法では非実用的な数の素子が必要であり、特に、リニア電流レギュレータを用いる場合には、十分な高効率を実現できない。
【０００６】
受動方法の場合、各ＬＥＤ列に直列配置された結合インダクタ、コンデンサ、または、抵抗器などの受動素子によって良好な電流バランスを実現できる。この方法はとてもシンプルである。しかしながら、電流バランスの精度は、受動素子のインピーダンスの影響を非常に受けやすい。また、電流バランスに用いる場合、直列抵抗器における電力損失は相当なものであり、特に調光が必要であれば、許容できないレベルにまで効率が下がることも多い。さらに、コンデンサまたは結合インダクタを用いてＬＥＤ列のバランスを実現する場合には、ＬＥＤドライバが満たすべき特別な要件がいくつかある。例えば、ＬＥＤドライバは、正常に機能するために、かかる無効分に対するＡＣ電流またはＡＣ電圧を生成しなければならず、素子の数、費用、および、複雑度が増し、パワー密度と効率を譲歩することになる。
【０００７】
近年、１段式のマルチチャンネルＬＥＤドライバ構造がいくつか提案されている。具体的には、２次側が倍電流構造の電圧形ハーフブリッジトポロジーを基にしたＬＥＤドライバが提案されている。この構造は、複数のＬＥＤ列を同時に駆動することができる。しかしながら、特に、多数のＬＥＤ列を同時に駆動する場合、このＬＥＤドライバの動作は若干複雑である。提案された別のＬＥＤドライバでは、２次側が倍電圧構造のＬＬＣ共振コンバータを用いている。このタイプのＬＥＤドライバでは、入力電圧が変動するとコンバータのスイッチング周波数が調整される。したがって、入力電圧が大きく変動する状況下では高効率を保証することができない。
【０００８】
また、スイッチング周波数ｆｓが出力要件に同調される１段式のマルチチャンネル定電流（ＭＣ３）ＬＬＣ共振ＬＥＤドライバも提案されている。しかしながら、この１段式ＭＣ３ＬＬＣ共振ＬＥＤドライバでは、低い調光条件下で動作していると、スイッチング周波数が共振周波数よりもかなり大きくなるせいで効率が劇的に悪くなるので、低い調光を実現することがかなり難しい。
【発明の概要】
【０００９】
したがって、本発明の目的は、実質的にバランスがとれた電流と全列の全ＬＥＤから同等に発光する明るさとを実現する一方でかなりアンバランスな負荷となってもよく、広範囲の制御可能な明るさにわたって高効率を実現かつ維持できる、複数のＬＥＤ列に対する回路素子を限定個数有するシンプルな駆動回路を提供することである。
【００１０】
また、本発明の別の目的は、駆動回路の複雑性および動作が、電流バランスをとるように駆動されているＬＥＤ列の数の影響を実質的に受けない、つまり、ＬＥＤ列によって示される負荷のアンバランスに関係ないＬＥＤ駆動回路を提供することである。
【００１１】
本発明のこれらの目的およびその他の目的を実現するために、パワーコンバータは、入力電圧に基づいて自身の出力電圧を調整するための第１段と、前記第１段の出力電圧をトランスの１次巻線に接続および遮断するためのスイッチング回路、前記トランスの２次巻線からの出力を負荷に供給する整流回路、および、前記トランスの１次巻線を含む共振回路を有する第２段とを備え、前記共振回路は、前記トランスの１次巻線と前記スイッチング回路とに並列接続されたインダクタであって、前記トランスの励磁インダクタンスの電流とは関係なく、前記スイッチング回路のデッドタイム中における当該インダクタの電流が前記スイッチング回路のスイッチの寄生出力容量を充放電するのに十分な量となるようなインダクタンス値を有するインダクタを含む。トランスの１次巻線と並列に接続されたインダクタと、スイッチング回路のスイッチの共通ノードとにより、アンバランスな負荷に流れる電流のバランスをとるトランスのより大きな励磁インダクタンスを用いながらスイッチング回路においてゼロ電圧スイッチングを実現できる、トランスの励磁インダクタンスより十分小さなインダクタンスをインダクタが有するように、トランスのインダクタンスからスイッチング回路を分離する。
【図面の簡単な説明】
【００１２】
前述およびその他の目的、態様、ならびに、利点は、本発明の好適な実施の形態について以下に示す詳細な説明から、図面を参照することによってより理解されるであろう。
【図１Ａ】図１Ａは、本発明が多数の改良点および利点をもたらす２段式ＬＬＣ共振ＬＥＤ駆動回路の概略図である。
【図１Ｂ】図１Ｂは、本発明に係る２段式ＬＥＤ駆動回路の概略図である。
【図２Ａ】図２Ａは、ある調光レベルに対する図１のＬＥＤドライバの波形である。
【図２Ｂ】図２Ｂは、別の調光レベルに対する図１のＬＥＤドライバの波形である。
【図２Ｃ】図２Ｃは、さらに別の調光レベルに対する図１のＬＥＤドライバの波形である。
【図３】図３は、本発明に係る基本ＣＬＬ共振コンバータの概略図である。
【図４Ａ】図４Ａは、図１ＡのＬＬＣ共振コンバータの電圧ゲインを示すグラフである。
【図４Ｂ】図４Ｂは、図１ＢのＣＬＬ共振コンバータの電圧ゲインを示すグラフである。
【図５】図５は、４列のＬＥＤ列でアンバランスな負荷を有するＬＥＤドライバの概略図である。
【図６】図６は、図５のＬＥＤドライバにおけるアンバランスな負荷による波形のグラフ表示である。
【図７】図７は、ＬＥＤ列を１０列含むＬＥＤドライバの概略図である。
【図８】図８は、列ごとにＬＥＤの個数が異なり、アンバランスな負荷を示している３列のＬＥＤ列のＬＥＤ電流のグラフィック描写である。
【図９】図９は、ゼロ電圧スイッチング（ＺＶＳ）の達成を示す１次側ＬＥＤドライバ波形のグラフィック描写である。
【図１０】図１０は、様々なＬＥＤ調光度合いに対する第２段目効率のグラフである。
【図１１】図１１は、様々なＬＥＤ調光度合いに対する全ＬＥＤドライバ効率のグラフである。
【発明を実施するための形態】
【００１３】
ここで図面を参照すると、図１Ａは、本発明が多数の改良点および利点をもたらす一般的な２段式ＬＬＣ共振ＬＥＤ駆動回路の概略図を示している。この図は、本発明との比較が容易になるように一般化および配置して、本発明をより把握できるようにしたものであるため、図１Ａのいずれの部分も本発明に関する先行技術にはならない。したがって、図１Ａには、「関連技術」の語が付される。その全ての内容を援用によって引用する２０１３年１２月２４日に出願した米国特許出願第１４／１４０００８号の図１および図３に同様の回路が概略的に示されている。
【００１４】
図１Ａに示されているＬＥＤドライバは、他の周知のＬＥＤドライバよりも低い調光率を実現し、比較的少ない数の素子で実現する。素子の数が少ないことにより、比較的高いパワー密度と費用削減とが適宜実現される。このＬＥＤドライバは、第１段目として、他のコンバータトポロジーも利用可能であるが、シンプルで素子数が少ないバックコンバータ１０と、第２段目として、容易に実装可能なマルチチャンネル定電流（ＭＣ３）ＬＬＣ共振コンバータ２０とを備えることが好ましい。ＭＣ３ＬＬＣ共振コンバータは規制がなく、ＤＣトランス（ＤＣＸ）として機能する。トランスの２次側接続部と整流器とフィルタコンデンサとは、２列のＬＥＤ列３５を駆動するために倍電圧器として機能する。さらなるＬＥＤ列を駆動する場合には、トランスの右側に示された、トランスを含む一部の回路２５を複製し、トランスの１次巻線を直列にして回路へ挿入することができる。本発明を含むＬＥＤ駆動回路におけるこのような結線は、以下で詳述する図３および図５に示される。電流検出抵抗器３０（Ｒｉ）がＬＥＤ列のうちの１列に含まれる。そこで生じる電圧は、電流を電流基準値Ｉｒｅｆと比較するためにパルス幅変調（ＰＷＭ）コントローラにフィードバックされて、バックコンバータ１０のデューティ比を制御するので、両方のＬＥＤ列における電流は同じ値になるよう制御される。トランスの２次巻線と直列なＤＣブロッキングコンデンサＣｄｃは、２列のＬＥＤ列間の電流差のバランスをとるものである。このフィードバック制御をクロスレギュレーションと呼ぶ。上記で触れたように一部の回路２５を複製することによってさらなるＬＥＤ列を設ける場合、直列接続された１次巻線を流れる電流は当然同じであるため、ＬＥＤ列の電流を同様にクロスレギュレーションする。例えば、ＬＥＤ列がそれぞれ９個のＬＥＤを含む場合、電流が例えば３００ｍＡという全負荷条件下では、各ＬＥＤ列の順電圧は約９０Ｖである。上記で触れたように９個のＬＥＤからなるＬＥＤ列をさらに設ける場合は、それらの順電圧および電流は同じになるであろう。トランスの巻数比が３：１であれば、一次巻線（それぞれ）の反射電圧は約３０Ｖになり、入力電圧が適切だとすると、バックコンバータ１０のクロスレギュレーション制御によってトランスの１次巻線またはその直列接続部に十分な電圧が供給される。したがって、ＬＥＤ列の数または長さが等しい場合の電流バランス性能は優れている。
【００１５】
しかしながら、実際には、ＬＥＤ列それぞれにおけるＬＥＤの長さまたは数は、常に等しいとは限らない。例えば、ＬＥＤ列の長さまたは数は、デザイン（例えば、不規則な光源の形状を収納するような）によって異なる場合があり、また、たとえ最初は均等に設計かつ構成されていたとしても、既定の列の１以上のＬＥＤの不具合（例えば、オープンまたはショート）や各ＬＥＤの順電圧のばらつきによってさえ列のＬＥＤ数が変わる場合もある。そうすると、ＬＥＤ列間の電流バランスは良好であることが望ましいにもかかわらず負荷はアンバランスになり、異なるＬＥＤ列のＬＥＤの発光出力を一定にすることが非常に重要となる。しかしながら、発明者らは、第２段２０における１次側スイッチのゼロ電圧スイッチング（ＺＶＳ）を実現するのに極めて重要なトランスの励磁インダクタンスの選択が、実現可能な電流バランスの度合いにも極めて重要なことを見出した。
【００１６】
理想的なトランスでは、コアの磁気抵抗がゼロと考えられるので励磁インダクタンスは無限大であり、１次巻線の電流がゼロに近づくにつれてインダクタは電圧源として機能できない。したがって、コアの磁気抵抗がとても低い理想的でないトランスでも、大部分の回路設計において励磁インダクタンスを無視することができる。無視できない場合、励磁インダクタンスは、通常、トランスの１次巻線と並列なインダクタンスとして概略的に示される。しかしながら、スイッチングコンバータでは、１次巻線にかかる電圧は、トランスを駆動するために交流電流を生成するスイッチにもかかるように見える。スイッチング周期のデッドタイム中にゼロ電圧スイッチング（ＺＶＳ）を実現するために、励磁インダクタンスは低くなければならず、コンバータの全負荷でＺＶＳを保証するように設計されなければならない。（ＺＶＳを全負荷照明負荷に対して実現する場合。）例えば、トランスコア内の空隙を大きくすることにより励磁インダクタンスを小さくしてもよい。ＺＶＳを保証するために、ＬＬＣ共振回路の選択周波数と、ＣｒおよびＬｒの選択値と、選択デッドタイム期間とを考慮して、励磁インダクタンスの値として１３．３μＨを選択する。（入力電源バスの短絡を避けるため、直列接続されたスイッチのうちの一方を、他方のスイッチがオンされるのに先立ってオフするようにスイッチ駆動回路を制御することによってデッドタイムは設けられる。）ＺＶＳの場合、トランスの励磁電流（１次巻線に並列なインダクタの電流とみなしてもよい）は、主に、１次側スイッチの寄生出力容量を充放電する働きをして、スイッチング損失を最小にするためにデッドタイム中におけるＺＶＳの実現を手助けするので、ＬＥＤ列のバランスをとるために用いたＤＣＸ回路の数にかかわらず全負荷条件下においてＺＶＳを保証するように励磁インダクタンスを選択する。これについては、より詳しく後述する。しかしながら、負荷またはＬＥＤ列がアンバランスであれば、バランスのとれた負荷またはＬＥＤ列に対しては等しいことが望ましい励磁インダクタンスが、ＬＥＤ列における悪化した電流差の原因となる。
【００１７】
図１Ａと同様であるが、２個のＤＣＸ部分２５と４列のＬＥＤ列を有するＬＬＣ共振ＬＥＤドライバであって、２列のＬＥＤ列は、２個のＤＣＸ部分のうち一方を用いて駆動され、それぞれ９個のＬＥＤを有し（クロスレギュレーション用に、電流検出はこれら２列のＬＥＤ列のうち一方で行われる）、もう２列のＬＥＤ列は、他方のＤＣＸ部分を用いて駆動され、それぞれ３個のＬＥＤを有するＬＬＣ共振ＬＥＤドライバを考える。この状況において、それぞれが９個のＬＥＤを有するＬＥＤ列の全負荷電流は、前述したように、３００ｍＡのままであるが、それぞれが３個のＬＥＤを有するＬＥＤ列の電流は３８７ｍＡとなり、２９％の差が生じる。したがって、それぞれが３個のＬＥＤを有するＬＥＤ列の順電圧（例えば、３０Ｖ）は、それぞれが９個のＬＥＤを有するＬＥＤ列の順電圧（例えば、９０Ｖ）の約３分の１である。したがって、ＤＣＸ部分それぞれのトランスの１次巻線にかかる反射電圧が（前述したように巻数比を３：１と仮定すると）３０Ｖと１０Ｖになることによって、各トランスの２次巻線に非常に大きな差を同じく生じさせる各トランスの励磁電流差は著しいものとなる。その結果、ＬＥＤ列に大きな電流差が生じ、ＤＣＸ部分それぞれのＬＥＤ列の発光出力にも差が生じるであろう。
【００１８】
このように、負荷またはＬＥＤ列間の不均衡が大きいほどＬＥＤ列の電流差は大きくなり、既定の列の負荷またはＬＥＤの数が少なくなると電流がより大きくなることが容易に理解できる。同様に、（各トランスの１次巻線を効果的にシャントする）励磁インダクタンスが小さいほど、アンバランスな負荷またはＬＥＤ列の間で電流の不均衡はますます悪くなる。逆に、励磁インダクタンス（およびインピーダンス）を大きくすると、励磁電流を、全トランス電流のうち適宜小さく潜在的に無視できるほどにまで低減することができ、ＬＥＤ列の電流インピーダンスが小さくなって、ＬＥＤの発光出力を実質的に均一にする。例えば、一方のＤＣＸ部分に対しては９個のＬＥＤを有する列で、他方のＤＣＸ部分では３個のＬＥＤを有する列という上記の例で触れたような１３．３μＨの励磁インダクタンスを１６０μＨまで大きくすると、トランスの１次巻線の電圧および励磁電流に大きな差がまだあったとしても、ＬＥＤ列間の電流のばらつきを１％以下にまで低減することができ、励磁電流は、トランスの１次巻線における共振電流のうちのほんの一部にまでただ低減される。したがって、励磁インダクタンスをこのようにより大きくする（例えば、全負荷でＺＶＳを保証する励磁インダクタンス値から１桁以上大きくする）ことで優れたＬＥＤ列電流バランスを実現できる。
【００１９】
したがって、アンバランスな負荷またはＬＥＤ列を駆動するためのＬＬＣ共振回路の動作をまとめると、負荷またはＬＥＤ列の電流バランスには大きな励磁インダクタンスが好ましい一方、励磁インダクタンスは直列接続された共振インダクタンスＬｒと共に共振静電容量Ｃｒと共振するので、ＺＶＳを容易に実現するには小さな励磁インダクタンスが好ましい。ＬＥＤ駆動回路の所望の特性それぞれに好ましいインダクタンス値はこのように矛盾するため、負荷またはＬＥＤ列間の不均衡が大きい可能性があるＬＬＣ共振コンバータはよい選択肢ではない。なぜなら、トランスの励磁インダクタンスを大きくして負荷またはＬＥＤ列電流の不均衡を低減すれば、ＬＬＣ共振コンバータの有益なＺＶＳ特性は大幅に譲歩されるか、または、完全になくなるからである。ＺＶＳがなくなることにより、１次側スイッチのターンオン損失はかなり増加すると考えられる。なぜなら、各スイッチを導通にすると、１次側スイッチそれぞれの寄生出力容量に蓄えられたエネルギーがスイッチ導通チャネルにおいて放散されるからである。さらに、ＺＶＳがなければ、相補型（ターンオフ）スイッチの寄生容量を充電するための電流も、導通した１次側スイッチの導通チャネルで運ばれ、さらなる電力損失と効率低下が生じる。したがって、ＬＥＤを用いた照明装置とＬＥＤドライバとがあれば、十分な動作を得るための設計ウィンドウはかなり狭い。動き始めた後に各ＬＥＤが予期せず機能しなくなる可能性もあるので、ＬＬＣ共振回路は、それらのシンプルさ、部品数の少なさ、低価格、および、小容量のために本発明より前になされた選択肢である共振回路のままでありながら、ＬＬＣ共振回路を用いた全ＬＥＤ照明装置の製造生産量と有効な寿命とについて妥協する。また、上述したとおり、発光出力を高レベルで制御することが望まれる用途に対してより多様なＬＥＤ列の調光度合いを提供できるため、ＬＬＣ共振コンバータが選択されてきた。
【００２０】
しかしながら、発明者らは、たった一つの追加電子部品を含む共振回路トポロジーのわずかな変更によって、照明装置用ＬＥＤドライバの所望の共振回路特性における先の解決困難な矛盾に対する解決策を提供できることを見出した。本発明にかかる共振回路をＣＬＬ共振回路と呼び、その基本形を図１Ｂに概略的に示す。図１Ａと図１Ｂの比較から、ＣＬＬ共振回路がＬＬＣ共振回路と異なる点は、トランスと外部共振インダクタの直列結線と並列で、かつ、直列接続された複数の１次側スイッチと並列な通常小さな値のインダクタが単に１つ追加されている点であると容易に分かる。設計上の矛盾点を解決し、かつ、ＬＥＤドライバに適用するとさらに有益で望ましい特性を生み出しながら、ＬＬＣ共振回路を用いた場合の利点全てを継承する本発明の理解を容易にするため、ここでは、パワーコンバータのＬＬＣ共振回路とＣＬＬ共振回路とを比較する。
【００２１】
図１Ａに示すようなＬＬＣパワーコンバータでは、ＣｒとＬｒは、直列であり、共振タンク回路を構成する。通常の動作条件下では、ＣｒとＬｒは互いに共振する。２次側電流ｉｓがゼロになった後、励磁インダクタンスＬｍは共振インダクタンスも増大させて（この時点では、Ｌｒと励磁インダクタンスＬｍが直列なので、共振インダクタンスはＬｒ＋Ｌｍである）Ｃｒと共振する。これは、ＬＬＣ共振コンバータの基本的な動作原理である。ＬＬＣ共振コンバータの電圧ゲインを図４Ａにグラフ表示する。ここでは、ＬＬＣのゼロ電流スイッチング（ＺＣＳ）とＺＶＳの２つの動作帯が示されており、これらは、図示のとおり、直列共振周波数域と並列共振周波数域とに点線で分けられている。ＬＬＣ共振コンバータでは、ＺＶＳが上述したように実現されるのであれば、直列共振周波数での動作は固有なものと考えられる。励磁インダクタンスは、ＬｒおよびＣｒと直列であってそれらと必ず共振するので、ＺＶＳを実現するのに極めて重要なものであり、負荷またはＬＥＤ列電流の不均衡を許容可能なレベルに抑えるために励磁インダクタンスを大きくすれば、ＬＬＣ共振コンバータでＺＶＳが実質的に不可能になる原因である。直列共振周波数における電圧ゲインは１である。
【００２２】
一方、図１ＢのＣＬＬ共振コンバータでは、Ｃｒは、Ｌｒ１と外部インダクタＬｅ２の並列結線と直列であって、通常動作中にそれらと共振する。しかしながら、２次側電流ｉｓがゼロになった後では、ＣｒはＬｒ１とのみ共振する。これは、ＣＬＬ共振コンバータの基本的な動作原理である。ＣＬＬ共振コンバータの電圧ゲインを図４Ｂにグラフ表示する。直列共振点におけるＣＬＬコンバータの電圧ゲインは、１＋１／Ｌｎである。ただし、Ｌｎ＝Ｌｒ１／Ｌｅ２であり、ＬＬＣ共振コンバータの電圧ゲインより大きな値である。このようにゲインを上げることは、昇圧用途では有益かもしれないが、そうでなければ、本発明にとって重要なことではない。なぜなら、ＬＥＤドライバは、入力電圧より小さな出力電圧を用いて設計されてもよいからである。
【００２３】
励磁電流で１次側スイッチの寄生容量が充放電されるＬＬＣ共振コンバータに対し、ＣＬＬ共振コンバータでは、Ｌｒ１を流れる電流により１次側スイッチの寄生容量が充放電される。したがって、ＺＶＳの実現を励磁インダクタンスの値から分離することができ、励磁インダクタンスを、各ＬＥＤ列のＬＥＤ数のばらつきが大きくても実質的に完全な負荷またはＬＥＤ列電流のバランスを実現する所望の値と同程度の値にすることができる。実際、ＣＬＬ共振コンバータの励磁インダクタンスは全く重要なものではなく、ほとんどではないにしろ、上記援用した米国仮特許出願に分析的に記載されており後述するような、Ｌｒ１の設計およびそのインダクタンス値の選択を単純化するような場合には無視できる。その他の点では、パワーコンバータのＬＬＣ共振回路の望ましい特性がＣＬＬ共振回路で維持される。ＣＬＬ共振コンバータにおけるＺＶＳの実現にＬｒ１の値は重要であるが、Ｌｒ１の値を合わせることによってデッドタイム中のＺＶＳを比較的簡単に実現することができる。
【００２４】
前述したように、本発明にかかるＬＥＤドライバとＣＬＬ共振コンバータの構造、トポロジー、および、動作は、当該技術分野において周知かつ理解されているＬＬＣ共振コンバータと類似している。しかしながら、ここで、本発明の説明を完全なものにするためにＣＬＬ共振コンバータの態様について述べる。
【００２５】
本発明にかかる２段式ＣＬＬ共振ＬＥＤドライバの構造は、とてもシンプルである。図１Ｂに示すように、バックコンバータは第１段目として好ましく、ＭＣ３ＣＬＬ共振コンバータは第２段目として設けられる。第２段目では、所望の数のＬＥＤ列を駆動するために備えられるＤＣトランス（ＤＣＸ）モジュールまたは回路の数にかかわらず、ＣＬＬ共振タンク回路が１個だけある。図３に示したように、複数のトランスモジュールを１次側で直列接続することができる。各ＤＣＸモジュール内のトランスの２次側では、倍電圧構造が採用されている。このように、各トランスモジュールは２列のＬＥＤ列を同時に駆動する。同じトランスで駆動される２列のＬＥＤ列電流は、トランスの２次側巻線と直列なＤＣブロッキングコンデンサＣｄｃを介してバランスがとられる。全てのトランスの１次側巻線を流れる電流は直列接続のため同じなので、トランスの２次側巻線を流れる電流も、ＬＥＤ列の長さが等しいかバランスがとれていれば、ほぼ同じである。しかしながら、２次電流のばらつきは、各ＬＥＤの順電圧とインピーダンスのばらつきに起因するかもしれないが、比較的長いＬＥＤ列を設けた場合には、だいたい同じに平均化される傾向がある。より多くのＬＥＤ列が必要であれば、１次側でさらにトランスモジュールを単につないで直列にすることにより実現できる。また、ＭＣ３ＣＬＬ共振コンバータは規制がなく、最もよい効率を達成するため、ＣＬＬ共振周波数に近い周波数で常に動作している。
【００２６】
ある特定のＬＥＤ列１列（任意で選択可能）の電流をフィードバック制御のために検出して、図３に示すようなバックコンバータのデューティ比を調整し、上述したような追加ＤＣＸモジュールのクロスレギュレーションを提供する。したがって、ＭＣ３ＣＬＬの入力電圧でもあるＶｂｕｓは、出力要求（所望するような、ＬＥＤ列の数および各ＬＥＤ列のＬＥＤ数の変化と制御調光との少なくとも一方）に応じて調整される。ＬＥＤ列の数、または、各列のＬＥＤ数が変化するのであれば（例えば、回路のうち１以上のＤＣＸモジュールをスイッチングすることや１以上のＬＥＤ列のＬＥＤ数を選択的に制御することによって様々な設計または制御要件に合わせるため、または、１以上のＬＥＤに不具合が生じた場合）、Ｖｂｕｓは変化に応じて自動的に調整される。発光出力のどんな所望の調光も満たすようにＶｂｕｓを自由に調整することができ、また、ＬＬＣ共振コンバータと同様かつ同程度にＩｒｅｆを調節することによって、低い調光もこの構造で簡単に実現できる。ゆえに、この２段式ＬＥＤドライバは、ＬＥＤ列が多数の用途にとても適している。さらに、この構造は、ＬＥＤ列の数および各ＬＥＤ列のＬＥＤ数の変化に合わせることができる。
【００２７】
例えば、図３に概略的に示されるように、５個のトランスモジュールと１０列のＬＥＤ列がある場合、同じトランスモジュールで駆動される２列のＬＥＤ列は合わせて２８個のＬＥＤを有し、負荷のバランスはとれている。ＬＥＤが全負荷（５０％調光および５％調光）で動いている場合の２段式ＬＥＤドライバのシミュレーション波形を図２Ａ〜図２Ｃに示す。重要な点は、Ｉｏの変化に応じてＶｂｕｓが変化することが分かることである。したがって、Ｖｂｕｓを変化させることにより、ＩｏおよびＬＥＤ列の発光出力を制御することができる。また、Ｉｏが変化したとしてもＩＣｒは正弦波のままであることが分かるのも重要である。これは、たとえＩｏに変化の可能性があるとしても、ＭＣ３ＣＬＬ共振コンバータのスイッチング周波数は常に共振周波数に近いことを意味する。これらの見解は重要である。なぜなら、従来のＬＬＣ共振コンバータは、周波数制御を用いてＩｏを制御するので、結果として生じる効率損失を伴ってＩｏが異なる様々な周波数で動作するからである。この効率損失は、本発明のＣＬＬ共振コンバータにより回避できる。また、これらの波形を比較することによって、ＩＣｒはＩｏに比例して変化するが、Ｉｌｒは一定値のままであり、ＩＣｒとＩｌｒの差分がダイオード列に流れる電流であることも分かる。Ｖｂｕｓは調光要件に応じて調整され、ＭＣ３ＣＬＬ共振コンバータは共振周波数またはその付近で常に動作している。ＣＬＬ回路の共振周波数は、以下のように求められる。
【数１】
2015202036.tif 000003
【００２８】
ここで、Ｌｅｑは以下のとおりである。
【数２】
2015202036.tif 000004
【００２９】
上述したように、ＣＬＬ共振コンバータは、ＬＬＣ共振コンバータの変形例とみなしてもよいが、さらなる機能特性と、重要な点として、動作に違いをもたらす。ＣＬＬ共振タンク回路は、ＣｒとＬｒ１とＬｅ２とを備える。通常動作では、ＣｒはＬｒ１およびＬｅ２と共振する。共振内には３個の素子があり、直列共振周波数と呼ばれる共振周波数は上記式（１）から求められる。ｉｓがゼロになった後、負荷が過剰でなければ、ＣｒはＬｒ１と共振し始める。このとき、共振内には２個の素子しかなく、この共振周波数を並列共振周波数と呼び、以下の式（２）で求めることができる。
【数３】
2015202036.tif 000005
【００３０】
このように、ＣＬＬ回路の動作は、ＬＬＣ回路の動作と若干異なる。ＬＬＣ回路の場合、通常動作の共振内に２個の素子があり、２次巻線を流れる電流がゼロになった後の共振に関わる素子は３個ある。上述したように、ＣＬＬ回路では、通常動作の共振内に３個の素子があり、２次側の電流がゼロになった後の共振内に２個の素子がある。
【００３１】
ＣＬＬの電圧ゲインを図４Ｂに示す。ＣＬＬの特性は、ＬＬＣの特性と非常に似ている。１次側メインスイッチＱ１およびＱ２に対して２つの動作帯がある。一方はＺＣＳ帯であり、他方はＺＶＳ帯である。図示のとおり、これら２つの動作帯は点線で分けられる。しかしながら、共振周波数点におけるＣＬＬの電圧ゲインが１よりも大きく、昇圧用途にとても有用である。これは、ＣＬＬをＬＬＣと差別化するさらなる特徴である。
【００３２】
ＣＬＬ共振回路の主な特性は、式（３）〜（７）で表される。
電圧ゲイン
【数４】
2015202036.tif 000006
共振インダクタ比
【数５】
2015202036.tif 000007
特性インピーダンス
【数６】
2015202036.tif 000008
Ｑ値
【数７】
2015202036.tif 000009
共振周波数における電圧ゲイン
【数８】
2015202036.tif 000010
ここで、ＲＬは、２列の並列ＬＥＤ列の等価抵抗値である。
【００３３】
重要なことだが、ＣＬＬ共振コンバータの場合、励磁電流はデッドタイム中のＺＶＳ実現において重要な役割を果たさないので、トランスの励磁インダクタンスは、良好な電流バランスまたはシェアリングに望ましい大きさと同程度の大きさである。ＬＬＣ共振コンバータとは対照的に、外部インダクタンスＬｒ１を流れる電流は、良好な電流バランスにするために低レベルにまで低減する必要がある励磁電流というよりむしろ、Ｑ１およびＱ２それぞれの出力コンデンサを充放電するために用いられる。これは、ＣＬＬ共振コンバータとＬＬＣ共振コンバータのさらなる重要な差異である。なぜなら、ＣＬＬ共振コンバータは、ＺＶＳの実現に必要な条件から電流バランスを分離しているからである。
【００３４】
単純化のために、実際は小さな励磁電流の影響を無視することができ、デッドタイム中は
【数９】
2015202036.tif 000011
である。したがって、インダクタンスの最大値に関する広範な１制限内でＱ１およびＱ２のＺＶＳ要件を満たすようにＬｒ１を簡単かつ適切に設計することができる。また、Ｌｒ１の既定値に対し、ＤＣＸ回路の数が増えるほどより大きな電圧でＶｂｕｓを調整するので、ＤＣＸ回路とＬＥＤ列の数が増えるほどＺＶＳをより簡単に実現することができる。
【００３５】
特に、ＺＶＳには、相補型スイッチのうちの一方が導通する前に、他方の相補型スイッチの寄生出力容量にかかる電圧がゼロになることだけが必要である。このように、Ｌｒ１に対するインダクタンス値の限度は、以下の例と同様に算出することができる。
【００３６】
ＭＣ３ＣＬＬ共振コンバータは共振周波数で動作しているので、外部インダクタＬｒ１を流れる電流は、デッドタイム中に一方のスイッチの出力コンデンサを充電し他方のスイッチの出力コンデンサを放電するのに重要な役割を果たす。トランスの励磁インダクタンスは非常に大きいので、デッドタイム中の励磁電流の影響は無視できる。対応するスイッチが導通する前に出力コンデンサにかかる電圧がゼロになれば、ＺＶＳは達成される。ＣＬＬの効率をより上げるには、ＺＶＳが好ましい。デッドタイム期間は電流ｉＬｒ１が一定に保たれるので、デッドタイム中はインダクタＬｒ１を電流源とみなすことができる。
【００３７】
回路につながれたトランスモジュールの数が１個から５個に変化すれば、バス電圧は全負荷条件下において６０Ｖから３００Ｖに変化するであろう。パワーＭＯＳＦＥＴの寄生出力コンデンサは非線形コンデンサであってＶｄｓにより決まるので、トランスが１個の場合と５個の場合とではＺＶＳ条件が異なる。
【００３８】
トランスモジュールが１個の場合、ＬＥＤ列が２列あれば、トランスは１個だけ必要である。各列が９個のＯＬＥＤを有していれば、全負荷条件下で（Ｉｏ＝３００ｍＡ）、Ｖｏ＝９０Ｖである。この条件下のバス電圧は、
【数１０】
2015202036.tif 000012
である。
【００３９】
ｉＬｒ１のピーク値は、以下の式から求められる。
【数１１】
2015202036.tif 000013
ここで、
【数１２】
2015202036.tif 000014
１次側スイッチのＺＶＳを実現するために、電流Ｉｐは、以下の不等式を満たす必要がある。
【数１３】
2015202036.tif 000015
【００４０】
この不等式（１０）のＩｐを式（８）で置き換えると、以下のようになる。
【数１４】
2015202036.tif 000016
【００４１】
既定のデッドタイムｔｄでＺＶＳを実現するための１トランスモジュールに対する最大Ｌｐ＿ｍａｘは、以下のとおりである。
【数１５】
2015202036.tif 000017
以下の部分を
【数１６】
2015202036.tif 000018
以下で置き換えると、
【数１７】
2015202036.tif 000019
次のようになる。
【数１８】
2015202036.tif 000020
つまり、トランスモジュールが１個の場合の最大Ｌｐは、以下のとおりである。
【数１９】
2015202036.tif 000021
トランスモジュールが５個の場合、ＬＥＤ列は１０列ある。ＬＥＤ列がそれぞれ９個のＬＥＤを有していれば、全負荷条件下で（Ｉｏ＝３００ｍＡ）、Ｖｏ＝９０Ｖである。この条件でのバス電圧は、以下のとおりである。
【数２０】
2015202036.tif 000022
ｉＬｒ１のピーク値は、以下の式から求められる。
【数２１】
2015202036.tif 000023
ここで、
【数２２】
2015202036.tif 000024
【００４２】
式（１６）を式（８）と比較すると、トランスモジュールが５個のバス電圧は、トランスモジュールが１個のバス電圧の５倍である。１次側スイッチのＺＶＳを実現するために、電流Ｉｐは、以下の不等式を満たす必要がある。
【数２３】
2015202036.tif 000025
この不等式（１８）のＩｐを式（１６）で置き換えると、以下のようになる。
【数２４】
2015202036.tif 000026
【００４３】
トランスモジュールが５個の場合、既定のデッドタイムｔｄでＺＶＳを実現するための最大Ｌｐは、以下のとおりである。
【数２５】
2015202036.tif 000027
以下の部分を
【数２６】
2015202036.tif 000028
以下で置き換えると、
【数２７】
2015202036.tif 000029
次のようになる。
【数２８】
2015202036.tif 000030
つまり、トランスモジュールが５個の場合の最大Ｌｐは、以下のとおりである。
【数２９】
2015202036.tif 000031
以下の部分は、
【数３０】
2015202036.tif 000032
以下より小さいので、
【数３１】
2015202036.tif 000033
Ｖｂｕｓが大きいほど、スイッチは既定のＬｐに対してＺＶＳを実現しやすい。すなわち、共振タンクのパラメータが同じであれば、トランスモジュールが５個の１次側スイッチのＺＶＳはトランスモジュールが１個の場合よりも実現しやすい。要するに、十分な入力電圧Ｖｂｕｓが供給されれば、トランスモジュールが１個の場合にスイッチングデッドタイム内でＺＶＳを実現するのに十分なＬｒ１の値で、トランスモジュール数がどんなに多い場合でも十分にＺＶＳを実現できるということである。また、Ｌｒ１＿ｍａｘより小さなインダクタンス値を設けさえすればよいので、利用可能なインダクタコアの磁気抵抗と、当業者にとって明白であっていずれの場合でも上記援用された仮特許出願に詳細に記載されている１次および２次トランス電流の所要ＲＭＳ値に対する選択デッドタイム期間とを考慮して、市販のインダクタを用いてもよいし、設計および製造してもかまわない。
【００４４】
以上より、本発明が、ＬＥＤ駆動に適したものを提供することがはっきりと分かる。当然のことながら、ＬＥＤ列がアンバランスな場合の良好な電流シェアリングを、トランスの励磁インダクタンスと並列な追加インダクタンスを設けることによるＺＶＳの実現から分離し、ＣＬＬトポロジー以外の多数の共振回路トポロジーにこのような素子を含めることはできる。しかしながら、ＣＬＬトポロジーは、そのシンプルさと周知のＬＬＣ共振回路との類似性のため、大変好まれる。図１に示すようなＭＣ３ＣＬＬ共振コンバータの場合、トランスの励磁インダクタンスは非常に大きいと考えられるので、励磁電流は、トランスの２次巻線を流れる電流にほとんど影響しない。したがって、トランスモジュール間の優れた電流シェアリングが実現できる。同じトランスで駆動される２列のＬＥＤ列に対し、それらの電流は、トランスの２次巻線と直列なＤＣブロックコンデンサＣｄｃを介してバランスがとられる。したがって、２列のＬＥＤ列間の電圧差は、ＣｄｃにかかるＤＣバイアス電圧とバランスがとられる。
【００４５】
例えば、２個のトランスモジュールと４列のＬＥＤ列を図５に示す。第１トランスによって駆動される２列はそれぞれ２８個のＬＥＤを有し、第２トランスによって駆動される残りの２列はそれぞれ１０個のＬＥＤを有する。このように、負荷は、上述のＬＬＣ共振コンバータの例と同様に、ほぼ３：１の比率で著しくアンバランスである。この場合、フィードバックに用いられるＬＥＤ列の電流は、全負荷電流として選択された３００ｍＡになるよう設定される。各列の順電圧および平均順電流を表１に示す。
【表１】
2015202036.tif 000034
順電圧は異なるが、平均順電流はほぼ同じである（０．７％のずれのみ）。また、このＭＣ３ＣＬＬ共振コンバータのシミュレーション波形を図６に示す。Ｌｒ１を流れる電流を用いて、デッドタイム中にＱ１およびＱ２の出力コンデンサを充放電する。トランスの励磁インダクタンスは大きいが、Ｑ１およびＱ２のＺＶＳは、上述のとおり適切に設計されたＬｒ１で実現される。
【００４６】
アンバランスなＬＥＤ列を駆動した場合に１次側スイッチのＺＶＳとＬＥＤドライバの優れた電流均一性とを実現する本発明の有効性を実証および検証するために、バックコンバータスイッチング周波数が１００ｋＨｚで、ＭＣ３ＣＬＬ共振コンバータ周波数とＱ１およびＱ２のスイッチング周波数とが３００ｋＨｚであって、各ＬＥＤ列のＬＥＤ数が同じかまたは異なる５個のＤＣＸモジュールを有するプロトタイプのＬＥＤドライバを構築した。バス電圧を調整して全ての列にクロスレギュレーションを提供するために、第１列の電流を検出する。ＺＶＳを保証する上記設計に従って、インダクタＬｒ１の値として８０．６μＨを選択した。概略図を図７に示す。
【００４７】
全てのＬＥＤ列が２８個のディスクリートＬＥＤを有する場合、３０３ｍＡに設定された第１列の電流に対して表２の出力特性が示すような各ＬＥＤのインピーダンス差のために見られるばらつきによって、負荷は理想的にバランスがとられると考えられる。
【表２】
2015202036.tif 000035
各ＬＥＤ列にかかる電圧にばらつきがあったとしても、１０列のＬＥＤ列間の電流ばらつきは、名目上バランスがとれている負荷に対して約５ｍＡつまり約２％に保たれる。
【００４８】
別の同一駆動回路において負荷がアンバランスなときの性能を検証するため、同様に、トランスモジュールが５個ある。２列のＬＥＤ列が同じトランスモジュールで駆動され、それぞれ、１０、１６、１９、２２、および、２８個のＬＥＤを有する。前述同様、ＬＥＤが２８個のＬＥＤ列１列分の電流をフィードバック制御用に検出し、このＬＥＤ列の電流を３０３ｍＡに設定する（全負荷条件）。ただし、ここでは、第１列はＬＥＤを１０個だけ有する。ＬＥＤ列それぞれでＬＥＤ数が異なる１０列のＬＥＤ列の出力特性を表３に示す。
【表３】
2015202036.tif 000036
負荷は著しくアンバランスであるが、１０列間の電流のばらつきは、３％より小さい約８ｍＡだけである。基本的に、既定列のＬＥＤ数が多くなるほど、流れる出力電流Ｉｏは小さくなり、直列接続された複数のダイオードの順電圧Ｖｏは大きくなる。増大したＶｏはトランスの１次側に反映され、励磁電流を増大させる。トランスの１次巻線は直列なので１次巻線における電流はどれも同じであり、その結果、より大きな励磁電流を有するトランスほど、ＬＥＤに流れる２次電流は低減する。１０個のＬＥＤ、１９個のＬＥＤ、および、２８個のＬＥＤを有するＬＥＤ列に対する出力電流波形を図８に示す。これらの波形は非常に類似していることが分かる。このように、著しくアンバランスな負荷条件下でも、良好な電流バランス性能を実現できる。また、図９に示すとおり、Ｖｇｓ２（ターンオン）パルスの立ち上がりエッジより前にＶｄｓ２はゼロに放電されており、Ｑ１およびＱ２のＺＶＳはＭＣ３ＣＬＬ共振コンバータによって実現されているので、上述したスイッチング損失を防ぐことができる。
【００４９】
異なるＬＥＤ列長のＤＣＸモジュールを５個有する同一ＬＥＤドライバ構成に対し、異なる調光率で第２段の効率をテストした。第１段目の（バック）コンバータのスイッチング周波数は１００ＫＨｚであり、共振用の第２段目のスイッチング周波数は３００ＫＨｚであった。結果を図１０に示す。図１０から、均等に広範囲なＬＥＤ列長と２０％以上の調光率とに対して、高効率で実質的に均一な効率が９０％以上維持されていることが分かる。Ｖｂｕｓ電圧は全負荷からかなり低減されたレベルで調整されて列電流は小さいと考えられるので、より大きな調光に対する効率損失は特に重要なものではない。
【００５０】
同一の第１および第２段目のスイッチング周波数で、図１１に示すように、本発明に係る２段式ＭＣ３ＣＬＬ共振コンバータの全効率（例えば、バックコンバータ段における損失を含む）に対して同様の結果が得られる。この場合も、高効率で実質的に均一な効率が、２０％以上の調光率に対して広範囲なＬＥＤ列長にわたり維持されている。
【００５１】
したがって、本発明は、スイッチング回路とトランス１次巻線のどちらとも並列なインダクタを設けた共振回路トポロジー全体で部品数が少なく、好ましくは、ＣＬＬ共振回路に具現化されるとてもシンプルな回路でＬＥＤドライバに望ましいどちらの特性も簡単かつ同時に達成できるように、高効率のためのＺＶＳ実現と高レベルなＬＥＤ駆動電流および照明の均一性とを分離することを提供すると分かる。したがって、本発明に係るＭＣ３ＣＬＬ共振コンバータは、たとえ負荷が著しくアンバランスであっても、複数のＬＥＤ列を駆動するのに非常に適している。
【００５２】
本発明は、１つの好適な実施形態に関して説明してきたが、当業者であれば、添付の請求項の趣旨と範囲内で変形例を実施できることが分かるであろう。
【図１Ａ】
2015202036.tif 000037
【図１Ｂ】
2015202036.tif 000038
【図２Ａ】
2015202036.tif 000039
【図２Ｂ】
2015202036.tif 000040
【図２Ｃ】
2015202036.tif 000041
【図３】
2015202036.tif 000042
【図４Ａ】
2015202036.tif 000043
【図４Ｂ】
2015202036.tif 000044
【図５】
2015202036.tif 000045
【図６】
2015202036.tif 000046
【図７】
2015202036.tif 000047
【図１０】
2015202036.tif 000048
【図１１】
2015202036.tif 000049
【図８】
2015202036.tif 000050
【図９】
2015202036.tif 000051
【外国語明細書】
2015202036.tif 000052
2015202036.tif 000053
2015202036.tif 000054
2015202036.tif 000055
2015202036.tif 000056
2015202036.tif 000057
2015202036.tif 000058
2015202036.tif 000059
2015202036.tif 000060
2015202036.tif 000061
2015202036.tif 000062
2015202036.tif 000063
2015202036.tif 000064
2015202036.tif 000065
2015202036.tif 000066
2015202036.tif 000067
2015202036.tif 000068
2015202036.tif 000069
2015202036.tif 000070
2015202036.tif 000071
2015202036.tif 000072
2015202036.tif 000073
2015202036.tif 000074
2015202036.tif 000075
2015202036.tif 000076
2015202036.tif 000077
2015202036.tif 000078
2015202036.tif 000079
2015202036.tif 000080
2015202036.tif 000081
2015202036.tif 000082
2015202036.tif 000083
2015202036.tif 000084
2015202036.tif 000085
2015202036.tif 000086
2015202036.tif 000087
2015202036.tif 000088
【図１Ａ】
2015202036.tif 000089
【図１Ｂ】
2015202036.tif 000090
【図２Ａ】
2015202036.tif 000091
【図２Ｂ】
2015202036.tif 000092
【図２Ｃ】
2015202036.tif 000093
【図３】
2015202036.tif 000094
【図４Ａ】
2015202036.tif 000095
【図４Ｂ】
2015202036.tif 000096
【図５】
2015202036.tif 000097
【図６】
2015202036.tif 000098
【図７】
2015202036.tif 000099
【図８】
2015202036.tif 000100
【図９】
2015202036.tif 000101
【図１０】
2015202036.tif 000102
【図１１】
2015202036.tif 000103