(57)【要約】【課題】温度変化の影響を減らして電流を検出できる、ＤＣ−ＤＣコンバータの提供。【解決手段】降圧用のハイサイドトランジスタと、同期整流用のローサイドトランジスタと、前記ローサイドトランジスタに並列に接続され、ダイオードと抵抗とが直列に接続される直列回路と、前記ハイサイドトランジスタと前記ローサイドトランジスタとが両方ともオフしているデッドタイムに前記抵抗に流れる電流を検出する検出回路とを備え、前記デッドタイムでの前記直列回路の電圧降下分が、前記ローサイドトランジスタの寄生ダイオードの順方向電圧よりも低い、ＤＣ−ＤＣコンバータ。【選択図】図１
2015208133.tif 000002
【特許請求の範囲】
【請求項１】
降圧用のハイサイドトランジスタと、
同期整流用のローサイドトランジスタと、
前記ローサイドトランジスタに並列に接続され、ダイオードと抵抗とが直列に接続される直列回路と、
前記ハイサイドトランジスタと前記ローサイドトランジスタとが両方ともオフしているデッドタイムに前記抵抗に流れる電流を検出する検出回路とを備え、
前記デッドタイムでの前記直列回路の電圧降下分が、前記ローサイドトランジスタの寄生ダイオードの順方向電圧よりも低い、ＤＣ−ＤＣコンバータ。
【請求項２】
前記デッドタイムは、前記ハイサイドトランジスタがオンからオフに切り替わってから、前記ローサイドトランジスタがオフからオンに切り替わるまでの期間である、請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記電流が閾値を超えるとき、前記ハイサイドトランジスタをオフさせる駆動回路を備える、請求項１又は２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
負荷と、前記負荷に給電するＤＣ−ＤＣコンバータとを備え、
前記ＤＣ−ＤＣコンバータは、
降圧用のハイサイドトランジスタと、
同期整流用のローサイドトランジスタと、
前記ローサイドトランジスタに並列に接続され、ダイオードと抵抗とが直列に接続される直列回路と、
前記ハイサイドトランジスタと前記ローサイドトランジスタとが両方ともオフしているデッドタイムに前記抵抗に流れる電流を検出する検出回路とを備え、
前記デッドタイムでの前記直列回路の電圧降下分が、前記ローサイドトランジスタの寄生ダイオードの順方向電圧よりも低い、装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータ及びそれを備える装置に関する。
【背景技術】
【０００２】
従来、コイル電流がトランジスタのオン抵抗に流れることにより発生する電圧を検出することによって、当該コイル電流の大きさを検出するスイッチングレギュレータが知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２６１１０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、トランジスタのオン抵抗は温度に比例する特徴を有するため、上述の従来技術では、電流の検出誤差がトランジスタの環境温度によって大きくなる場合がある。
【０００５】
そこで、温度変化の影響を減らして電流を検出できる、ＤＣ−ＤＣコンバータの提供を目的とする。
【課題を解決するための手段】
【０００６】
一つの案では、
降圧用のハイサイドトランジスタと、
同期整流用のローサイドトランジスタと、
前記ローサイドトランジスタに並列に接続され、ダイオードと抵抗とが直列に接続される直列回路と、
前記ハイサイドトランジスタと前記ローサイドトランジスタとが両方ともオフしているデッドタイムに前記抵抗に流れる電流を検出する検出回路とを備え、
前記デッドタイムでの前記直列回路の電圧降下分が、前記ローサイドトランジスタの寄生ダイオードの順方向電圧よりも低い、ＤＣ−ＤＣコンバータが提供される。
【発明の効果】
【０００７】
一態様によれば、温度変化の影響を減らして電流を検出できる。
【図面の簡単な説明】
【０００８】
【図１】ＤＣ−ＤＣコンバータの一例を示す構成図
【図２】ＤＣ−ＤＣコンバータの動作の一例を示す波形図
【図３】ＤＣ−ＤＣコンバータを備える装置の一例を示す図
【図４】電源分配の一例を示す図
【図５】ＤＣ−ＤＣコンバータの動作シミュレーションの一例を示す波形図
【発明を実施するための形態】
【０００９】
図１は、コンバータ１００の一例を示す構成図である。コンバータ１００は、トランジスタ１０と、トランジスタ２０と、直列回路３０と、インダクタ４０と、キャパシタ５０と、制御回路７０とを備えるＤＣ−ＤＣコンバータの一例である。コンバータ１００は、例えば、同期整流式の降圧コンバータである。
【００１０】
コンバータ１００は、集積回路により形成された構成を有する半導体デバイスでもよいし、ディスクリート部品により形成された構成を有する半導体デバイスでもよい。
【００１１】
トランジスタ１０は、インダクタ４０の入力端に対して入力ノード８１側に設けられた、降圧用のハイサイドトランジスタの一例である。トランジスタ２０は、インダクタ４０の入力端に対してグランド８４側に設けられた、同期整流用のローサイドトランジスタの一例である。入力ノード８１は、直流の入力電圧Ｖｉｎが入力される導電部の一例である。
【００１２】
トランジスタ１０は、ゲート電圧Ｖｇ１が印加されるゲート電極を有する絶縁ゲート型のトランジスタの一例であり、ゲート電圧Ｖｇ１の電圧レベル（ハイレベル又はローレベル）によってオンオフ制御されるスイッチング素子である。同様に、トランジスタ２０は、ゲート電圧Ｖｇ２が印加されるゲート電極を有する絶縁ゲート型のトランジスタの一例であり、ゲート電圧Ｖｇ２の電圧レベル（ハイレベル又はローレベル）によってオンオフ制御されるスイッチング素子である。
【００１３】
トランジスタ１０，２０は、例えば、Ｎチャネル型のＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）である。トランジスタ１０は、入力ノード８１に接続されるドレインと、トランジスタ２０のドレイン及びインダクタ４０の入力端に接続されるソースとを有している。トランジスタ２０は、トランジスタ１０のソース及びインダクタ４０の入力端に接続されるドレインと、グランド８４に接続されるソースとを有している。
【００１４】
トランジスタ１０，２０は、ソース−ドレイン間に寄生ダイオードを有している。図１には、トランジスタ２０の寄生ダイオード２１が示されている。寄生ダイオード２１のアノードは、トランジスタ２０のソースであり、寄生ダイオード２１のカソードは、トランジスタ２０のドレインである。
【００１５】
直列回路３０は、トランジスタ２０の寄生ダイオード２１に並列に接続され、ショットキーバリアダイオード３１とセンス抵抗３２とが直列に接続される直列回路の一例である。直列回路３０は、寄生ダイオード２１に並列に接続される電流経路を有し、ショットキーバリアダイオード３１とセンス抵抗３２は当該電流経路に直列に挿入される。
【００１６】
ショットキーバリアダイオード３１は、寄生ダイオード２１のカソード（トランジスタ２０のドレイン）側に接続されるカソードと、寄生ダイオード２１のアノード（トランジスタ２０のソース）側に接続されるアノードとを有している。図示の場合、ショットキーバリアダイオード３１のアノードは、センス抵抗３２を介して、寄生ダイオード２１のアノード（トランジスタ２０のソース）側に接続されている。ショットキーバリアダイオード３１とセンス抵抗３２の位置は、互いに置換されてもよい。センス抵抗３２は、抵抗素子の一例である。
【００１７】
インダクタ４０の他端は、出力ノード８２に接続される。出力ノード８２は、直流の出力電圧Ｖｏｕｔが出力される導電部の一例である。出力ノード８２には、出力電圧Ｖｏｕｔの供給先である負荷６０が接続される。キャパシタ５０は、出力ノード８２とグランド８４との間に挿入されるように出力ノード８２に接続され、出力電圧Ｖｏｕｔを平滑化する。
【００１８】
制御回路７０は、入力電圧Ｖｉｎよりも電圧値の低い出力電圧Ｖｏｕｔを生成する降圧動作を制御する制御部の一例であり、電源ノード８３から供給される電源電圧Ｖｃｃで動作する。制御回路７０は、例えば、駆動回路７１と検出回路７２とを有する制御ＩＣ（Integrated  Circuit）である。
【００１９】
駆動回路７１は、トランジスタ１０をオンオフさせる電圧値にゲート電圧Ｖｇ１を制御するとともに、トランジスタ２０をオンオフさせる電圧値にゲート電圧Ｖｇ２を制御するゲート駆動回路である。駆動回路７１は、トランジスタ１０がオンのときトランジスタ２０がオフであり、且つ、トランジスタ１０がオフのときトランジスタ２０がオンであるように、トランジスタ１０のオンオフに同期してトランジスタ２０をオンオフさせる。
【００２０】
検出回路７２は、センス抵抗３２の両端に発生するセンス電圧Ｖｒを検出することによって、センス抵抗３２に流れるセンス電流Ｉｒ（つまり、直列回路３０に流れる電流）を検出する電流検出回路である。
【００２１】
図２は、コンバータ１００の動作波形の一例を示すタイミングチャートである。Ｖｇ１は、トランジスタ１０のゲート電圧、Ｖｇ２は、トランジスタ２０のゲート電圧、Ｉｏｕｔは、出力ノード８２（言い換えれば、インダクタ４０）を流れる出力電流、Ｉ２は、トランジスタ２０のソース−ドレイン間に流れるドレイン電流、Ｉｒは、センス抵抗３２に流れるセンス電流、Ｖｒは、センス抵抗３２の両端に発生するセンス電圧を表している。
【００２２】
駆動回路７１は、ゲート電圧Ｖｇ１をハイレベルにすることでトランジスタ１０をオンさせ、ゲート電圧Ｖｇ１をローレベルにすることでトランジスタ１０をオフさせる。同様に、駆動回路７１は、ゲート電圧Ｖｇ２をハイレベルにすることでトランジスタ２０をオンさせ、ゲート電圧Ｖｇ２をローレベルにすることでトランジスタ２０をオフさせる。
【００２３】
駆動回路７１は、トランジスタ１０とトランジスタ２０が両方ともオンすることによって貫通電流がトランジスタ１０，２０に流れることを防ぐため、デッドタイムＤＴが存在するようにトランジスタ１０，２０をオンオフさせる。デッドタイムＤＴは、トランジスタ１０とトランジスタ２０とが両方ともオフしている期間である（図２の場合、期間ｔ２−ｔ３，ｔ４−ｔ５，ｔ６−ｔ７など）。
【００２４】
コンバータ１００では、直列回路３０にデッドタイムＤＴに流れる電流によって直列回路３０の両端に発生する電圧降下分Ｖｘが、トランジスタ２０の寄生ダイオード２１の順方向電圧Ｖｆ１よりも低く設定されている。このように設定されることにより、デッドタイムＤＴに流れる還流電流は、寄生ダイオード２１を流れずに、直列回路３０を流れる。
【００２５】
電圧降下分Ｖｘは、図示の場合、ショットキーバリアダイオード３１の順方向電圧Ｖｆ２とセンス抵抗３２の電圧降下分（すなわち、センス電圧Ｖｒ）との和に等しい。デッドタイムＤＴでの直列回路３０の電圧降下分Ｖｘが、寄生ダイオード２１の順方向電圧Ｖｆ１よりも低く設定されるように、例えば、ショットキーバリアダイオード３１の順方向電圧Ｖｆ２は順方向電圧Ｖｆ１よりも低いとよい。
【００２６】
デッドタイムＤＴに流れるセンス電流Ｉｒは、出力電流Ｉｏｕｔに等しい。したがって、検出回路７２は、例えば、デッドタイムＤＴに流れるセンス電流Ｉｒの電流値Ｉｒ２をセンス電圧Ｖｒの電圧値Ｖｒ２に基づいて検出することによって、出力電流Ｉｏｕｔの大きさを検出できる。
【００２７】
特に、トランジスタ１０がオンからオフに切り替わるタイミングからトランジスタ２０がオフからオンに切り替わるタイミングまでのデッドタイムＤＴ（例えば、期間ｔ２−ｔ３）に流れるセンス電流Ｉｒの最大電流値Ｉｒ１は、出力電流Ｉｏｕｔの最大電流値Ｉｏｕｔ１に等しい。したがって、検出回路７２は、例えば、タイミングｔ２からタイミングｔ３までのデッドタイムＤＴに流れるセンス電流Ｉｒの最大電流値Ｉｒ１をセンス電圧Ｖｒの最大電圧値Ｖｒ１（絶対値）に基づいて検出することによって、出力電流Ｉｏｕｔの最大電流値Ｉｏｕｔ１を検出できる。
【００２８】
このように、検出回路７２は、トランジスタ１０，２０のオン時間よりも極めて短いデッドタイムＤＴに流れるセンス電流Ｉｒをセンス抵抗３２を用いて検出する。これにより、センス抵抗３２の損失を抑制でき、温度変化に対する影響を減らして出力電流Ｉｏｕｔ（特に、出力電流Ｉｏｕｔの最大電流値）を検出できる。また、センス抵抗３２の損失を抑制できるため、ＤＣ−ＤＣコンバータ１００の効率（入力電力に対する出力電力の比）の低下を抑制できる。
【００２９】
駆動回路７１は、デッドタイムＤＴに流れるセンス電流Ｉｒの電流値が所定の閾値Ｖｔｈを超えることがセンス電圧Ｖｒに基づいて検出回路７２により検出されたとき、トランジスタ１０のみ又はトランジスタ１０，２０の両方をオフさせてもよい。これにより、過大な出力電流Ｉｏｕｔが流れることを防止できる。この場合、閾値Ｖｔｈと比較されるセンス電流Ｉｒは、トランジスタ１０がオンからオフに切り替わってからトランジスタ２０がオフからオンに切り替わるまでの期間に流れる電流でもよいし、トランジスタ２０がオンからオフに切り替わってからトランジスタ１０がオフからオンに切り替わるまでの期間に流れる電流でもよい。
【００３０】
駆動回路７１は、トランジスタ１０がオンからオフに切り替わってからトランジスタ２０がオフからオンに切り替わるまでのデッドタイムＤＴに流れるセンス電流Ｉｒの電流値が所定の閾値Ｖｔｈを超えることがセンス電圧Ｖｒに基づいて検出回路７２により検出されたとき、トランジスタ１０のみ又はトランジスタ１０，２０の両方をオフさせてもよい。これにより、過大な出力電流Ｉｏｕｔがトランジスタ１０のオン期間に流れてから過大な出力電流Ｉｏｕｔの流れが遮断されるまでの時間を短縮できる。
【００３１】
図３は、ノートパソコン２００の一例を示す図である。ノートパソコン２００は、情報を処理する機能を有する情報処理装置の一例である。ノートパソコン２００は、商用電源２０３に接続されるＡＣアダプタ２０１から供給される直流電力で動作する。コンバータ１００は、例えば、ノートパソコン２００内のマザーボード２０２上に実装される。
【００３２】
図４は、マザーボード２０２上の電源分配の一例を示す。ＡＣアダプタ２０１は、マザーボード２０２の入力端子２１１に接続され、マザーボード２０２の入力端子２１２に接続されるバッテリ２０４を充電回路２１３を介して充電可能である。ＡＣアダプタ２０１の直流電力又はバッテリ２０４の直流電力は、ダイオード２１４，２１５を介して、各電源２１６，２１７，２１８，２１９に供給される。電源２１６は、ＣＰＵ（Central  Processing  Unit）２２６に直流電力を供給し、電源２１７は、ＶＧＡ（Video  Graphics  Accelerator）２２７に直流電力を供給する。電源２１８は、電源２２０〜２２４に直流電力を供給する。電源２２０は、ＶＧＡ２２７に直流電力を供給し、電源２２１は、ＰＣＨ（Platform  Controller  Hub）２２８に直流電源を供給し、電源２２２は、ＶＲＡＭ（Video  Random  Access  Memory）２２９に直流電力を供給し、電源２２３，２２４は、ＤＩＭＭ（Dual  Inline  Memory  Module）２３０に直流電力を供給する。電源２１９は、ＭＭＣ（Multi  Media  Card）２３１と電源２２５に直流電力を供給し、電源２２５は、ＰＣＨ２２８に直流電力を供給する。本実施形態のコンバータ１００は、これらの各電源のいずれもに適用できる。
【００３３】
図５は、出力電圧５Ｖ／出力電流１０Ａの電源２１８に本実施形態のコンバータ１００を適用した場合のシミュレーション結果の一例を示す。図５において、入力電圧Ｖｉｎ＝１９Ｖ、出力電圧Ｖｏｕｔ＝５Ｖ，出力電流Ｉｏｕｔ＝１０Ａに設定した。また、トランジスタ１０，２０のモデルは、irfru3711z（IR）である。ショットキーバリアダイオード３１のモデルは、MBRB2545CT（オン・セミコンダクター）である。インダクタ４０のモデルは、2.2uH/DCR:6.8mΩである。キャパシタ５０のモデルは、660uF/ESR:20mΩである。
【００３４】
図５に示されるように、センス抵抗３２にデッドタイムの時に流れるセンス電流Ｉｒの電流値は出力電流Ｉｏｕｔのピークにほぼ等しい。このデッドタイムでセンス抵抗３２に発生しているセンス電圧Ｖｒは、センス電流Ｉｒの電流値に応じて変化するため、カレントリミットの判定に使用できる。
【００３５】
また、本実施形態のコンバータ１００の効率を計算すると、94.7%であるのに対し、センス抵抗３２を削除して代わりのセンス抵抗をインダクタ４０と出力ノード８２との間に挿入した場合のコンバータ（比較例）の効率を計算すると、92.9%である。このように、本実施形態のコンバータによれば、効率の向上が可能である。
【００３６】
以上、ＤＣ−ＤＣコンバータ及びそれを備える装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【００３７】
例えば、ＤＣ−ＤＣコンバータは、同期整流式の降圧コンバータに限らず、昇圧又は降圧を切り替えて行うことが可能なコンバータ（例えば、Ｈブリッジ型のコンバータ）であってもよい。
【００３８】
また、ＤＣ−ＤＣコンバータを備える装置は、ノートパソコンに限らず、他の情報処理装置（例えば、サーバなど）であってもよいし、情報処理装置以外の装置（例えば、携帯電話、スマートフォンなど）であってもよい。
【００３９】
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
降圧用のハイサイドトランジスタと、
同期整流用のローサイドトランジスタと、
前記ローサイドトランジスタに並列に接続され、ダイオードと抵抗とが直列に接続される直列回路と、
前記ハイサイドトランジスタと前記ローサイドトランジスタとが両方ともオフしているデッドタイムに前記抵抗に流れる電流を検出する検出回路とを備え、
前記デッドタイムでの前記直列回路の電圧降下分が、前記ローサイドトランジスタの寄生ダイオードの順方向電圧よりも低い、ＤＣ−ＤＣコンバータ。
（付記２）
前記デッドタイムは、前記ハイサイドトランジスタがオンからオフに切り替わってから、前記ローサイドトランジスタがオフからオンに切り替わるまでの期間である、付記１に記載のＤＣ−ＤＣコンバータ。
（付記３）
前記電流が閾値を超えるとき、前記ハイサイドトランジスタをオフさせる駆動回路を備える、付記１又は２に記載のＤＣ−ＤＣコンバータ。
（付記４）
前記ダイオードは、ショットキーバリアダイオードである、付記１から３のいずれか一つに記載のＤＣ−ＤＣコンバータ。
（付記５）
負荷と、前記負荷に給電するＤＣ−ＤＣコンバータとを備え、
前記ＤＣ−ＤＣコンバータは、
降圧用のハイサイドトランジスタと、
同期整流用のローサイドトランジスタと、
前記ローサイドトランジスタに並列に接続され、ダイオードと抵抗とが直列に接続される直列回路と、
前記ハイサイドトランジスタと前記ローサイドトランジスタとが両方ともオフしているデッドタイムに前記抵抗に流れる電流を検出する検出回路とを備え、
前記デッドタイムでの前記直列回路の電圧降下分が、前記ローサイドトランジスタの寄生ダイオードの順方向電圧よりも低い、装置。
【符号の説明】
【００４０】
１０，２０  トランジスタ
２１  寄生ダイオード
３０  直列回路
３１  ショットキーバリアダイオード
３２  センス抵抗
４０  インダクタ
５０  キャパシタ
６０  負荷
７０  制御回路
７１  駆動回路
７２  検出回路
８１  入力ノード
８２  出力ノード
８３  電源ノード
８４  グランド
１００  コンバータ
２００  ノートパソコン
２０１  ＡＣアダプタ
２０２  マザーボード
２０３  商用電源
２０４  バッテリ
【図１】
2015208133.tif 000003
【図２】
2015208133.tif 000004
【図３】
2015208133.tif 000005
【図４】
2015208133.tif 000006
【図５】
2015208133.tif 000007