(57)【要約】【課題】電荷の漏洩による出力信号の誤出力が抑制可能な記憶装置、及び当該記憶装置を用いた表示装置を得ることを課題とする。【解決手段】光信号を電気信号に変換する光電変換素子と、当該光電変換素子に電気的に接続され、チャネル形成領域に酸化物半導体膜を有するトランジスタと、当該トランジスタに電気的に接続され、当該電気信号を蓄積することで出力電圧を生成する保持容量とを有する記憶装置、及び当該記憶装置を用いた表示装置に関する。【選択図】図１
2015188263.tif 000002
【特許請求の範囲】
【請求項１】
光信号を電気信号に変換する光電変換素子と、前記光電変換素子に電気的に接続され、チャネル形成領域に酸化物半導体膜を有するトランジスタと、前記トランジスタに電気的に接続され、前記電気信号を蓄積することで出力電圧を生成する保持容量と、を有することを特徴とする記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
開示される発明の一態様は、記憶装置及びその駆動方法に関する。
【背景技術】
【０００２】
近年、大量の情報を高速に搬送できる光信号を書き込みが可能な半導体光メモリ装置が望
まれている。
【０００３】
このような半導体光メモリ装置の一つとして、複数の光検出器を有する光検出アレイを有
する半導体光メモリ装置が知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１４１５４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に示される記憶装置において、上記光検出器を制御する回路を構成する素子の
リーク電流が大きい場合、電荷の漏洩によって出力信号が誤出力される恐れがある。
【０００６】
以上を鑑みて、開示される発明の一態様において、電荷の漏洩による出力信号の誤出力が
抑制可能な記憶装置を得ることを課題の一とする。
【０００７】
また、開示される発明の一態様において、電荷の漏洩による出力信号の誤出力が抑制可能
な記憶装置を用いた表示装置を得ることを課題の一とする。
【課題を解決するための手段】
【０００８】
開示される発明の一態様は、光信号を電気信号に変換する光電変換素子と、当該光電変換
素子に電気的に接続され、チャネル形成領域に酸化物半導体膜を有するトランジスタと、
当該トランジスタに電気的に接続され、当該電気信号を蓄積することで出力電圧を生成す
る保持容量とを有することを特徴とする記憶装置に関する。
【０００９】
開示される発明の一態様は、光信号を電気信号に変換する光電変換素子と、当該光電変換
素子に電気的に接続され、チャネル形成領域に酸化物半導体膜を有する第１のトランジス
タと、当該第１のトランジスタに電気的に接続され、チャネル形成領域に酸化物半導体膜
を有する第２のトランジスタで構成され、当該第２のトランジスタのゲート及びソース間
容量に当該電気信号を蓄積することで、出力電圧を生成するバッファ回路と、当該第１の
トランジスタ及び当該バッファ回路と電気的に接続され、チャネル形成領域に酸化物半導
体膜を有する第３のトランジスタとを有することを特徴とする記憶装置に関する。
【００１０】
開示される発明の一態様は、光信号を電気信号に変換する光電変換素子と、当該光電変換
素子に電気的に接続され、チャネル形成領域に酸化物半導体膜を有する第１のトランジス
タと、当該第１のトランジスタに電気的に接続され、チャネル形成領域に酸化物半導体膜
を有する第２のトランジスタで構成され、当該第２のトランジスタのゲート及びソース間
容量に当該電気信号を蓄積することで、出力電圧を生成するバッファ回路と、当該第１の
トランジスタ及びバッファ回路と電気的に接続され、チャネル形成領域に酸化物半導体膜
を有する第３のトランジスタと、当該第１のトランジスタ、当該バッファ回路、当該第３
のトランジスタに電気的に接続され、当該電気信号を蓄積することで、当該出力電圧を生
成する保持容量とを有することを特徴とする記憶装置に関する。
【００１１】
開示される発明の一態様は、チャネル形成領域に酸化物半導体膜を有するトランジスタと
、当該トランジスタに電気的に接続され、光信号を電気信号に変換する光電変換素子と、
当該光電変換素子に電気的に接続され、当該電気信号を蓄積することで出力電圧を生成す
る保持容量とを有することを特徴とする記憶装置に関する。
【００１２】
開示される発明の一態様は、チャネル形成領域に酸化物半導体膜を有する第１のトランジ
スタと、当該第１のトランジスタに電気的に接続され、光信号を電気信号に変換する光電
変換素子と、当該光電変換素子に電気的に接続され、チャネル形成領域に酸化物半導体膜
を有する第２のトランジスタで構成され、当該第２のトランジスタのゲート及びソース間
容量に当該電気信号を蓄積することで、出力電圧を生成するバッファ回路と、当該光電変
換素子及びバッファ回路と電気的に接続され、チャネル形成領域に酸化物半導体膜を有す
る第３のトランジスタとを有することを特徴とする記憶装置に関する。
【００１３】
開示される発明の一態様は、チャネル形成領域に酸化物半導体膜を有する第１のトランジ
スタと、当該第１のトランジスタに電気的に接続され、光信号を電気信号に変換する光電
変換素子と、当該光電変換素子に電気的に接続され、チャネル形成領域に酸化物半導体膜
を有する第２のトランジスタで構成され、当該第２のトランジスタのゲート及びソース間
容量に当該電気信号を蓄積することで、出力電圧を生成するバッファ回路と、当該光電変
換素子及びバッファ回路と電気的に接続され、チャネル形成領域に酸化物半導体膜を有す
る第３のトランジスタと、当該光電変換素子、バッファ回路、第３のトランジスタに電気
的に接続され、当該電気信号を蓄積することで、当該出力電圧を生成する保持容量とを有
することを特徴とする記憶装置に関する。
【００１４】
開示される発明の一態様において、当該トランジスタのドレイン電流は、１×１０−１３
Ａ以下であることを特徴とする。
【００１５】
開示される発明の一態様において、当該第１のトランジスタ、当該第２のトランジスタ、
及び当該第３のトランジスタそれぞれのドレイン電流は、１×１０−１３Ａ以下であるこ
とを特徴とする。
【発明の効果】
【００１６】
開示される発明の一態様により、電荷の漏洩による出力信号の誤出力が抑制可能な記憶装
置を得ることができる。
【００１７】
また開示される発明の一態様により、電荷の漏洩による出力信号の誤出力が抑制可能な記
憶装置を用いた表示装置を得ることができる。
【図面の簡単な説明】
【００１８】
【図１】記憶装置の回路図。
【図２】記憶装置の回路図。
【図３】酸化物半導体トランジスタの断面図。
【図４】記憶装置の駆動方法を説明する図。
【図５】記憶装置の駆動方法を説明する図。
【図６】記憶装置の駆動方法を説明する図。
【図７】記憶装置の駆動方法を説明する図。
【図８】表示装置の駆動方法を説明する図。
【図９】表示装置の駆動方法を説明する図。
【図１０】表示装置の駆動方法を説明する図。
【図１１】インバータの回路図。
【図１２】メモリセルの回路図。
【図１３】メモリセルの回路図。
【図１４】記憶装置を説明する図。
【発明を実施するための形態】
【００１９】
以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し
、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書
に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変
更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限
定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機
能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
［実施の形態１］
【００２１】
＜図１（Ａ）に示す記憶装置とその動作方法＞
図１（Ａ）に示す記憶装置は、フォトダイオード１０１、トランジスタ１０２、端子１０
３、端子１０４、保持容量１０５を有している。
【００２２】
フォトダイオード１０１の一方の端子は、高電位電圧ＶＤＤに電気的に接続されている。
フォトダイオード１０１の他方の端子は、トランジスタ１０２のソース又はドレインの一
方に電気的に接続されている。
【００２３】
トランジスタ１０２のソース又はドレインの一方は、フォトダイオード１０１の他方の端
子に電気的に接続されている。トランジスタ１０２のソース又はドレインの他方は、端子
１０４及び保持容量１０５の一方の端子に電気的に接続されている。トランジスタ１０２
のゲートは、端子１０３に電気的に接続されている。
【００２４】
保持容量１０５の一方の端子は、トランジスタ１０２のソース又はドレインの他方に電気
的に接続されている。保持容量１０５の他方の端子は接地されている。
【００２５】
本実施の形態では、トランジスタ１０２として、酸化物半導体膜をチャネル形成領域に有
するトランジスタ（以下「酸化物半導体トランジスタ」と呼ぶ）を用いる。酸化物半導体
膜トランジスタは、リーク電流が０とみなせることができるほど小さい。
【００２６】
トランジスタ１０２としてリーク電流が０とみなせるほど小さい酸化物半導体トランジス
タを用いると、電荷の漏洩による出力信号の誤出力を抑制することができる。
【００２７】
なお、本明細書においてリーク電流（オフ電流ともいう）とは、ｎチャネル型トランジス
タでしきい値Ｖｔｈが正である場合、室温において０Ｖ以下の範囲で任意のゲート電圧を
印加したときにトランジスタのソース−ドレイン間を流れる電流のことを指す。本明細書
に開示する酸化物半導体膜を用いたトランジスタはチャネル幅が１０ｍｍの場合でさえも
、ドレイン電圧が１Ｖ及び１０Ｖの場合において、ゲート電圧が０Ｖ以下の範囲において
、ドレイン電流は１×１０−１３Ａ以下となる。そのため、本明細書に開示する酸化物半
導体膜を用いたトランジスタは、リーク電流が０とみなせることができるほど小さいと言
える。
【００２８】
なお本明細書の酸化物半導体膜において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎ
ｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）によって測定されたナトリウ
ム（Ｎａ）の濃度が、５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３以下
、さらに好ましくは１×１０１５ｃｍ−３以下が好適である。また本明細書の酸化物半導
体膜において、ＳＩＭＳによって測定されたリチウム（Ｌｉ）の濃度が、５×１０１５ｃ
ｍ−３以下、好ましくは１×１０１５ｃｍ−３以下が好適である。また本明細書の酸化物
半導体膜において、ＳＩＭＳによって測定されたカリウム（Ｋ）の濃度が、５×１０１５
ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下が好適である。
【００２９】
当該酸化物半導体膜中において、ナトリウム（Ｎａ）、リチウム（Ｌｉ）、カリウム（Ｋ
）等のアルカリ金属、並びに、アルカリ土類金属の濃度が高い場合、トランジスタ特性の
劣化及びトランジスタ特性のばらつきをもたらす恐れがある。そのため、トランジスタ特
性の劣化及びトランジスタ特性のばらつきを抑制するために、酸化物半導体膜中のアルカ
リ金属及びアルカリ土類金属は、上述の濃度範囲であることが好適である。
【００３０】
特に、酸化物半導体膜に接する接する絶縁膜が酸化物絶縁膜である場合、ナトリウム（Ｎ
ａ）は、当該絶縁膜中に拡散し、ナトリウムイオン（Ｎａ＋）となる。また、ナトリウム
（Ｎａ）は、酸化物半導体膜中において、金属と酸素の結合を分断し、あるいは結合中に
割り込む恐れがある。
【００３１】
ナトリウム（Ｎａ）が絶縁膜中でナトリウムイオン（Ｎａ＋）となる場合、ナトリウム（
Ｎａ）が酸化物半導体膜中において、金属と酸素の結合を分断し、或いは、ナトリウム（
Ｎａ）が酸化物半導体膜中において、結合中に割り込む場合、トランジスタ特性の劣化（
例えば、ノーマリオン化（しきい値の負へのシフト）、移動度の低下等）の原因となる恐
れがある。さらに、このようなナトリウム（Ｎａ）の振る舞いは、トランジスタ特性のば
らつきの原因ともなる。
【００３２】
上述のトランジスタ特性の劣化及びトランジスタ特性のばらつきは、特に酸化物半導体膜
中の水素の濃度が十分に低い場合において顕著となる。従って、酸化物半導体膜中の水素
の濃度が、５×１０１９ｃｍ−３以下、特に５×１０１８ｃｍ−３以下である場合には、
アルカリ金属の濃度を上述の値にすることが好適である。
【００３３】
本明細書の酸化物半導体膜として、以下の酸化物半導体の薄膜を用いる。
【００３４】
酸化物半導体としては、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−
Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ
系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系
や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、
Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系や、Ｉｎ−
Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などの酸化物半導体を用いることができる。
【００３５】
また、上記酸化物半導体はＳｉを含んでいてもよい。また、これらの酸化物半導体は、非
晶質であってもよいし、結晶質であってもよい。または、非単結晶であってもよいし、単
結晶であってもよい。
【００３６】
なお、本明細書において、三元系金属酸化物とは、酸素（Ｏ）の他に３つの金属元素を含
む金属酸化物を指す。同様にして、四元系金属酸化物とは、酸素（Ｏ）の他に４つの金属
元素を含む金属酸化物、二元系金属酸化物とは、酸素（Ｏ）の他に２つの金属元素を含む
金属酸化物を指す。
【００３７】
また、酸化物半導体膜として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用
いることもできる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複
数の金属元素である。例えば、Ｍとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧ
ａ及びＣｏが挙げられる。
【００３８】
トランジスタ１０２として用いることの可能な酸化物半導体トランジスタの断面図を、図
３（Ａ）〜図３（Ｄ）に示す。
【００３９】
図３（Ａ）に示すトランジスタ３００は、ボトムゲート型トランジスタである。トランジ
スタ３００は、基板３０１上に形成されたゲート電極３０２と、ゲート電極３０２上のゲ
ート絶縁膜３０３と、ゲート絶縁膜３０３上においてゲート電極３０２と重畳し、チャネ
ル形成領域として機能する酸化物半導体膜３０４と、酸化物半導体膜３０４上においてゲ
ート電極３０２と重畳するチャネル保護膜３０５と、酸化物半導体膜３０４上に形成され
た導電膜３０６及び導電膜３０７とを有する。さらに、トランジスタ３００は、酸化物半
導体膜３０４上に形成された絶縁膜３０８を、その構成要素に含めても良い。トランジス
タ３００は、ソース電極及びドレイン電極である導電膜３０６及び導電膜３０７が、チャ
ネル形成領域である酸化物半導体膜３０４の上面で接しているので、トップコンタクト型
のトランジスタと言える。
【００４０】
トランジスタ３００をトランジスタ１０２として用いた場合、トランジスタ１０２のソー
ス又はドレインの一方は、トランジスタ３００の導電膜３０６又は導電膜３０７の一方で
ある。またトランジスタ１０２のソース又はドレインの他方は、トランジスタ３００の導
電膜３０６又は導電膜３０７の他方である。さらに、トランジスタ１０２のゲートは、ト
ランジスタ３１０のゲート電極３０２である。
【００４１】
図３（Ｂ）に、トランジスタ３００と別の構成のトランジスタ３１０を示す。
【００４２】
図３（Ｂ）に示すトランジスタ３１０は、ボトムゲート型トランジスタである。トランジ
スタ３１０は、基板３０１上に形成されたゲート電極３１１と、ゲート電極３１１上のゲ
ート絶縁膜３１２と、ゲート絶縁膜３１２上の導電膜３１３及び導電膜３１４と、ゲート
電極３１１と重畳し、チャネル形成領域として機能する酸化物半導体膜３１５とを有する
。さらに、トランジスタ３１０は、酸化物半導体膜３１５上に形成された絶縁膜３１６を
、その構成要素に含めても良い。トランジスタ３１０は、ソース電極及びドレイン電極で
ある導電膜３１３及び導電膜３１４が、チャネル形成領域である酸化物半導体膜３１５の
下面で接しているので、ボトムコンタクト型のトランジスタと言える。
【００４３】
トランジスタ３１０をトランジスタ１０２として用いた場合、トランジスタ１０２のソー
ス又はドレインの一方は、トランジスタ３１０の導電膜３１３又は導電膜３１４の一方で
ある。またトランジスタ１０２のソース又はドレインの他方は、トランジスタ３１０の導
電膜３１３又は導電膜３１４の他方である。さらに、トランジスタ１０２のゲートは、ト
ランジスタ３１０のゲート電極３１１である。
【００４４】
図３（Ｃ）に、トランジスタ３００と別の構成のトランジスタ３２０を示す。
【００４５】
図３（Ｃ）に示すトランジスタ３２０は、基板３０１上に、絶縁膜３２１、チャネル形成
領域として機能する酸化物半導体膜３２２、ソース電極及びドレイン電極である導電膜３
２３及び導電膜３２４、ゲート絶縁膜３２５、及び、ゲート電極３２６を有する。導電膜
３２３及び導電膜３２４はそれぞれ導電膜３２７及び導電膜３２８が接して設けられ、電
気的に接続されている。トランジスタ３２０は、ソース電極及びドレイン電極である導電
膜３２７及び導電膜３２８が、チャネル形成領域である酸化物半導体膜３２２の上面で接
しているので、トップコンタクト型のトランジスタと言える。
【００４６】
トランジスタ３２０をトランジスタ１０２として用いた場合、トランジスタ１０２のソー
ス又はドレインの一方は、トランジスタ３２０の導電膜３２３又は導電膜３２４の一方で
ある。またトランジスタ１０２のソース又はドレインの他方は、トランジスタ３２０の導
電膜３２３又は導電膜３２４の他方である。さらに、トランジスタ１０２のゲートは、ト
ランジスタ３２０のゲート電極３２６である。
【００４７】
図３（Ｄ）に、トランジスタ３００と別の構成のトランジスタ３３０を示す。
【００４８】
図３（Ｄ）に示すトランジスタ３３０は、トップゲート型トランジスタである。トランジ
スタ３３０は、基板３０１上に形成された導電膜３３１及び導電膜３３２と、導電膜３３
１及び導電膜３３２上に形成され、チャネル形成領域として機能する酸化物半導体膜３３
３と、酸化物半導体膜３３３上のゲート絶縁膜３３４と、ゲート絶縁膜３３４上において
酸化物半導体膜３３３と重なっているゲート電極３３５とを有する。さらに、トランジス
タ３３０は、ゲート電極３３５上に形成された絶縁膜３３６を、その構成要素に含めても
良い。トランジスタ３３０は、ソース電極及びドレイン電極である導電膜３３１及び導電
膜３３２が、チャネル形成領域である酸化物半導体膜３３３の下面で接しているので、ボ
トムコンタクト型のトランジスタと言える。
【００４９】
トランジスタ３３０をトランジスタ１０２として用いた場合、トランジスタ１０２のソー
ス又はドレインの一方は、トランジスタ３３０の導電膜３３１又は導電膜３３２の一方で
ある。またトランジスタ１０２のソース又はドレインの他方は、トランジスタ３３０の導
電膜３３１又は導電膜３３２の他方である。さらに、トランジスタ１０２のゲートは、ト
ランジスタ３３０のゲート電極３３５である。
【００５０】
なお、端子１０４をトランジスタ１０２及び保持容量１０５から電気的に切り離す回路を
設けてもよい。これにより、フォトダイオード１０１、トランジスタ１０２、及び保持容
量１０５が、端子１０４と電気的に接続される装置から影響を受け難くすることができる
。
【００５１】
図１（Ａ）に示す記憶装置の駆動方法を以下に説明する。
【００５２】
トランジスタ１０２のソース又はドレインの他方、及び保持容量１０５の一方の端子が接
地電圧（ＧＮＤ）となるように、端子１０４に電圧Ｖ１を印加する。なおトランジスタ１
０２のソース又はドレインの他方、及び保持容量１０５の一方の端子が、既に接地電圧で
ある場合は端子１０４に電圧Ｖ１を印加しなくてもよい。なおトランジスタ１０２のソー
ス又はドレインの他方、及び保持容量１０５の一方の端子が接地電圧となるように、端子
１０４に電圧Ｖ１を印加する工程を第１の工程とする。
【００５３】
次いで、端子１０３に電圧Ｖ２を印加することにより、トランジスタ１０２のゲートに電
圧Ｖ２を印加する。トランジスタ１０２のゲートに電圧Ｖ２を印加することにより、トラ
ンジスタ１０２のソース及びドレイン間を導通させる。これにより、一方の端子に高電位
電圧ＶＤＤが印加されたフォトダイオード１０１と、トランジスタ１０２が導通する。な
おトランジスタ１０２のソース及びドレイン間を導通させるために、端子１０３に電圧Ｖ
２を印加する工程を第２の工程とする。
【００５４】
次いで、一定時間後、端子１０３への電圧Ｖ２の印加を停止し、トランジスタ１０２のゲ
ートへの電圧Ｖ２の印加を停止する。トランジスタ１０２のゲートへの電圧Ｖ２の印加を
停止することにより、トランジスタ１０２のソース及びドレイン間を非導通状態とする。
これにより、電源電圧ＶＤＤとフォトダイオード１０１の接続を遮断する。なおトランジ
スタ１０２のソース及びドレイン間を非導通状態するために、端子１０３への電圧Ｖ２の
印加を停止する工程を第３の工程とする。
【００５５】
光がフォトダイオード１０１に入射した場合、入射した光信号がフォトダイオード１０１
により光電変換される。光電変換により生成された電荷が、保持容量１０５に蓄積される
ことで電圧ＶＨ１が生じる。電圧ＶＨ１は、端子１０４から検出することができる。
【００５６】
本実施の形態において、トランジスタ１０２としてリーク電流が０とみなせるほど小さい
酸化物半導体トランジスタを用いるため、電荷の漏洩による出力信号の誤出力を抑制する
ことができる。
【００５７】
なお光がフォトダイオード１０１に入射する工程を第４の工程とする。
【００５８】
一方、光がフォトダイオード１０１に入射しない場合、端子１０４から電圧ＶＬ１（ただ
し電圧ＶＬ１は接地電圧）が出力される。
【００５９】
なお、本実施の形態では、トランジスタ１０２としてｎチャネル型トランジスタを用いた
例について説明した。ただしトランジスタ１０２は、ｎチャネル型トランジスタに限定さ
れず、ｐチャネル型トランジスタであってもよい。
【００６０】
トランジスタ１０２がｐチャネル型トランジスタである場合は、トランジスタ１０２のゲ
ートに電圧を印加する場合、又はトランジスタ１０２のソース電圧からしきい値電圧を引
いた電圧が、トランジスタ１０２のゲート電圧よりも小さい場合、ソース及びドレイン間
が非導通状態となる。トランジスタ１０２のゲートに電圧を印加しない場合、又はトラン
ジスタ１０２のソース電圧からしきい値電圧を引いた電圧が、トランジスタ１０２のゲー
ト電圧よりも大きい場合、ソース及びドレイン間が導通状態となる。
【００６１】
そのため上記の工程において、トランジスタ１０２を導通状態にする場合は、ゲートに電
圧を印加しない、又は、トランジスタ１０２のソース電圧からしきい値電圧を引いた電圧
が、トランジスタ１０２のゲート電圧よりも大きくなるようにする。トランジスタ１０２
を非導通状態にする場合は、ゲートに電圧を印加する、又は、又はトランジスタ１０２の
ソース電圧からしきい値電圧を引いた電圧が、トランジスタ１０２のゲート電圧よりも小
さくなるようにする。
【００６２】
以上第１の工程乃至第４の工程により、照射された光信号を記録する記憶装置を得ること
が可能である。
【００６３】
また当該記憶装置は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）として用いることが
可能である。
【００６４】
なお以上のようにして得られた記憶装置を、書き換え可能な記憶装置（例えばＲＡＭ（Ｒ
ａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ））として用いるには、第１の工程乃至第４の
工程を繰り返せばよい。
【００６５】
＜図１（Ｂ）に示す記憶装置とその動作方法＞
図１（Ｂ）に示す記憶装置は、フォトダイオード１１１、トランジスタ１１２、端子１１
３、バッファ回路１１４、端子１１５、トランジスタ１１６、端子１１７を有している。
【００６６】
フォトダイオード１１１の一方の端子は高電位電圧ＶＤＤに電気的に接続されている。フ
ォトダイオード１１１の他方の端子はトランジスタ１１２のソース又はドレインの一方に
電気的に接続されている。
【００６７】
トランジスタ１１２のソース又はドレインの一方は、フォトダイオード１１１の他方に電
気的に接続されている。トランジスタ１１２のソース又はドレインの他方は、バッファ回
路１１４の入力端子、及びトランジスタ１１６のソース又はドレインの一方と電気的に接
続されている。トランジスタ１１２のゲートは、端子１１３に電気的に接続されている。
【００６８】
バッファ回路１１４の入力端子は、トランジスタ１１２のソース又はドレインの他方、及
びトランジスタ１１６のソース又はドレインの一方と電気的に接続されている。バッファ
回路１１４の出力端子は、端子１１５に電気的に接続されている。
【００６９】
本実施の形態のバッファ回路１１４として、波形調整回路やインバータ等を用いることが
可能である。本実施の形態では、バッファ回路１１４の回路構成の一例として、図１１（
Ａ）〜図１１（Ｂ）に示すインバータ１６５を用いた場合について説明する。
【００７０】
図１１（Ａ）は、インバータ１６５、インバータ１６５の出力端子に電気的に接続されて
いる端子１１５、及びインバータ１６５の入力端子に電気的に接続されている端子１６１
を示している。
【００７１】
図１１（Ｂ）は、インバータ１６５をトランジスタ１６２及びトランジスタ１６３で構成
した場合の回路図である。
【００７２】
トランジスタ１６２のソース又はドレインの一方は、高電位電圧ＶＤＤ、及びトランジス
タ１６２のゲートに電気的に接続されている。トランジスタ１６２のソース又はドレイン
の他方は、端子１１５、及びトランジスタ１６３のソース又はドレインの一方に電気的に
接続されている。トランジスタ１６２のゲートは、トランジスタ１６２のソース又はドレ
インの一方、及び高電位電圧ＶＤＤに電気的に接続されている。
【００７３】
トランジスタ１６３のソース又はドレインの一方は、トランジスタ１６２のソース又はド
レインの他方、及び端子１１５に電気的に接続されている。トランジスタ１６３のソース
又はドレインの他方は、接地されている。トランジスタ１６３のゲートは、端子１６１に
電気的に接続されている。
【００７４】
以上のようにして、バッファ回路１１４としてインバータ１６５を用いることができる。
【００７５】
トランジスタ１１６のソース又はドレインの一方は、トランジスタ１１２のソース又はド
レインの他方、及びバッファ回路１１４の入力端子と電気的に接続されている。トランジ
スタ１１６のソース又はドレインの他方は、接地されている。トランジスタ１１６のゲー
トは、端子１１７に電気的に接続されている。
【００７６】
本実施の形態では、トランジスタ１１２、トランジスタ１１６、及びインバータ１６５を
構成するトランジスタとして、酸化物半導体トランジスタを用いる。
【００７７】
なおトランジスタ１１２、トランジスタ１１６、並びに、バッファ回路１１４として用い
るインバータ１６５を構成するトランジスタ１６２及びトランジスタ１６３として、酸化
物半導体トランジスタである、図３（Ａ）に示すトランジスタ３００、図３（Ｂ）に示す
トランジスタ３１０、図３（Ｃ）に示すトランジスタ３２０、及び図３（Ｄ）に示すトラ
ンジスタ３３０を用いることが可能である。
【００７８】
トランジスタ１１２、トランジスタ１１６、トランジスタ１６２、及びトランジスタ１６
３として、トランジスタ３００を用いた場合、トランジスタ１１２、トランジスタ１１６
、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は
、トランジスタ３００の導電膜３０６又は導電膜３０７の一方である。またトランジスタ
１１２、トランジスタ１１６、トランジスタ１６２及びトランジスタ１６３それぞれのソ
ース又はドレインの他方は、トランジスタ３００の導電膜３０６又は導電膜３０７の他方
である。さらに、トランジスタ１１２、トランジスタ１１６、トランジスタ１６２及びト
ランジスタ１６３それぞれのゲートは、トランジスタ３１０のゲート電極３０２である。
【００７９】
トランジスタ１１２、トランジスタ１１６、トランジスタ１６２、及びトランジスタ１６
３として、トランジスタ３１０を用いた場合、トランジスタ１１２、トランジスタ１１６
、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は
、トランジスタ３１０の導電膜３１３又は導電膜３１４の一方である。またトランジスタ
１１２、トランジスタ１１６、トランジスタ１６２、及びトランジスタ１６３それぞれの
ソース又はドレインの他方は、トランジスタ３１０の導電膜３１３又は導電膜３１４の他
方である。さらに、トランジスタ１１２、トランジスタ１１６、トランジスタ１６２、及
びトランジスタ１６３それぞれのゲートは、トランジスタ３１０のゲート電極３１１であ
る。
【００８０】
トランジスタ１１２、トランジスタ１１６、トランジスタ１６２、及びトランジスタ１６
３として、トランジスタ３２０を用いた場合、トランジスタ１１２、トランジスタ１１６
、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は
、トランジスタ３２０の導電膜３２３又は導電膜３２４の一方である。またトランジスタ
１１２、トランジスタ１１６、トランジスタ１６２、及びトランジスタ１６３それぞれの
ソース又はドレインの他方は、トランジスタ３２０の導電膜３２３又は導電膜３２４の他
方である。さらに、トランジスタ１１２、トランジスタ１１６、トランジスタ１６２、及
びトランジスタ１６３それぞれのゲートは、トランジスタ３２０のゲート電極３２６であ
る。
【００８１】
トランジスタ１１２、トランジスタ１１６、トランジスタ１６２、及びトランジスタ１６
３それぞれとして、トランジスタ３３０を用いた場合、トランジスタ１１２、トランジス
タ１１６、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレイン
の一方は、トランジスタ３３０の導電膜３３１又は導電膜３３２の一方である。またトラ
ンジスタ１１２、トランジスタ１１６、トランジスタ１６２及びトランジスタ１６３それ
ぞれのソース又はドレインの他方は、トランジスタ３３０の導電膜３３１又は導電膜３３
２の他方である。さらに、トランジスタ１１２、トランジスタ１１６、トランジスタ１６
２、及びトランジスタ１６３それぞれのゲートは、トランジスタ３３０のゲート電極３３
５である。
【００８２】
上述のようにトランジスタ１１２及びトランジスタ１１６としてリーク電流が０とみなせ
るほど小さい酸化物半導体トランジスタを用いると、電荷の漏洩による出力信号の誤出力
を抑制することができる。
【００８３】
また本実施の形態では、バッファ回路１１４として用いるインバータ１６５を構成するト
ランジスタ（トランジスタ１６２及びトランジスタ１６３）のゲート及びソース間容量を
、保持容量として用いる。インバータ１６５を構成するトランジスタ１６２及びトランジ
スタ１６３として、リーク電流が０とみなせるほど小さい酸化物半導体トランジスタを用
いることにより、蓄えた電荷をほぼ失わない保持容量を得ることができる。
【００８４】
なお、バッファ回路１１４をトランジスタ１１２及びトランジスタ１１６から電気的に切
り離す回路を設けてもよい。これにより、フォトダイオード１１１、トランジスタ１１２
、及びトランジスタ１１６が、端子１１５と電気的に接続される装置から影響を受け難く
することができる。
【００８５】
図１（Ｂ）に示す記憶装置の駆動方法を以下に説明する。
【００８６】
端子１１７に電圧Ｖ３を印加することにより、トランジスタの１１６のゲートに電圧Ｖ３
を印加する。電圧Ｖ３を印加することにより、トランジスタ１１６のソース及びドレイン
間を導通させる。これにより、バッファ回路１１４の入力端子を接地電圧とし、バッファ
回路１１４の入力端子が浮遊電圧となっている状態を解消する。なおトランジスタ１１６
のソース及びドレイン間を導通させるために、端子１１７に電圧Ｖ３を印加する工程を第
５の工程とする。
【００８７】
次いで、端子１１３に電圧Ｖ４を印加して、トランジスタの１１２のゲートに電圧Ｖ４を
印加する。トランジスタの１１２のゲートに電圧Ｖ４を印加することにより、トランジス
タ１１２のソース及びドレイン間を導通させる。これにより、一方の端子に高電位電圧Ｖ
ＤＤが印加されたフォトダイオード１１１と、トランジスタ１１２を導通させる。なおト
ランジスタ１１２のソース及びドレイン間を導通させるために、端子１１３に電圧Ｖ４を
印加する工程を第６の工程とする。
【００８８】
次いで、端子１１７への電圧Ｖ３の印加を停止し、トランジスタ１１６のゲートへの電圧
Ｖ３の印加を停止する。トランジスタ１１６のゲートへの電圧Ｖ３の印加を停止すること
により、トランジスタ１１６のソース及びドレイン間を非導通状態とする。なおトランジ
スタ１１６のソース及びドレイン間を非導通状態とするために、端子１１７への電圧Ｖ３
の印加を停止する工程を第７の工程とする。
【００８９】
次いで、一定時間後、端子１１３への電圧Ｖ４の印加を停止し、トランジスタ１１２のゲ
ートへの電圧Ｖ４の印加を停止する。トランジスタ１１６のゲートへの電圧Ｖ３の印加を
停止することにより、トランジスタ１１２のソース及びドレイン間を非導通状態とする。
これにより、電源電圧ＶＤＤとフォトダイオード１１１の接続を遮断する。なおトランジ
スタ１１２のソース及びドレイン間を非導通状態とするために、端子１１３への電圧Ｖ４
の印加を停止する工程を第８の工程とする。
【００９０】
光がフォトダイオード１１１に入射した場合、入射した光信号がフォトダイオード１１１
により光電変換される。光電変換により生成された電荷が、バッファ回路１１４に用いる
インバータ１６５を構成する酸化物半導体トランジスタ（トランジスタ１６２及びトラン
ジスタ１６３）のゲート及びソース間容量に蓄積されることで電圧ＶＨ２が生じる。電圧
ＶＨ２は、端子１１５から検出することができる。
【００９１】
本実施の形態において、トランジスタ１１２及びトランジスタ１１６としてリーク電流が
０とみなせるほど小さい酸化物半導体トランジスタを用いるため、電荷の漏洩による出力
信号の誤出力を抑制することができる。
【００９２】
以上のようにして、フォトダイオード１１１に照射された光信号を記録することが可能で
ある。
【００９３】
なお光がフォトダイオード１１１に入射する工程を第９の工程とする。
【００９４】
一方、光がフォトダイオード１１１に入射しない場合、出力は保存され、端子１１５から
電圧ＶＤＤが出力される。
【００９５】
なお、本実施の形態では、トランジスタ１１２及びトランジスタ１１６としてｎチャネル
型トランジスタを用いた例について説明した。ただしトランジスタ１１２及びトランジス
タ１１６は、ｎチャネル型トランジスタに限定されず、ｐチャネル型トランジスタであっ
てもよい。
【００９６】
トランジスタ１１２及びトランジスタ１１６がｐチャネル型トランジスタである場合の駆
動方法は、トランジスタ１０２がｐチャネル型トランジスタである場合の駆動方法を援用
する。
【００９７】
以上第５の工程乃至第９の工程により、照射された光信号を記録する記憶装置を得ること
が可能である。
【００９８】
また当該記憶装置は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）として用いることが
可能である。
【００９９】
なお以上のようにして得られた記憶装置を、書き換え可能な記憶装置（例えばＲＡＭ（Ｒ
ａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ））として用いるには、第５の工程乃至第９の
工程を繰り返せばよい。
【０１００】
＜図１（Ｃ）に示す記憶装置とその駆動方法＞
図１（Ｃ）に示す記憶装置は、フォトダイオード１２１、トランジスタ１２２、端子１２
３、バッファ回路１２４、端子１２５、保持容量１２６、トランジスタ１２７、端子１２
８を有している。
【０１０１】
フォトダイオード１２１の一方の端子は、高電位電圧ＶＤＤに電気的に接続されている。
フォトダイオード１２１の他方の端子は、トランジスタ１２２のソース又はドレインの一
方に電気的に接続されている。
【０１０２】
トランジスタ１２２のソース又はドレインの一方は、フォトダイオード１２１の他方に電
気的に接続されている。トランジスタ１２２のソース又はドレインの他方は、バッファ回
路１２４の入力端子、保持容量１２６の一方の端子、及びトランジスタ１２７のソース又
はドレインの一方と電気的に接続されている。トランジスタ１２２のゲートは、端子１２
３に電気的に接続されている。
【０１０３】
バッファ回路１２４の入力端子は、トランジスタ１２２のソース又はドレインの他方、保
持容量１２６の一方の端子、及びトランジスタ１２７のソース又はドレインの一方と電気
的に接続されている。バッファ回路１２４の出力端子は、端子１２５に電気的に接続され
ている。
【０１０４】
本実施の形態のバッファ回路１２４として、波形調整回路やインバータ等を用いることが
可能である。本実施の形態では、バッファ回路１２４の回路構成の一例として、図１１（
Ａ）〜図１１（Ｂ）に示すインバータ１６５を用いる。
【０１０５】
保持容量１２６の一方の端子は、トランジスタ１２２のソース又はドレインの他方、バッ
ファ回路１２４の入力端子、トランジスタ１２７のソース又はドレインの一方に電気的に
接続されている。保持容量１２６の他方の端子は、トランジスタ１２７のソース又はドレ
インの他方に電気的に接続されており、かつ接地されている。
【０１０６】
トランジスタ１２７のソース又はドレインの一方は、トランジスタ１２２のソース又はド
レインの他方、バッファ回路１２４の入力端子、及び保持容量１２６の一方の端子と電気
的に接続されている。トランジスタ１１６のソース又はドレインの他方は、保持容量１２
６と電気的に接続されており、かつ接地されている。トランジスタ１２７のゲートは、端
子１２８に電気的に接続されている。
【０１０７】
なおトランジスタ１２２、トランジスタ１２７、バッファ回路１２４として用いるインバ
ータ１６５を構成するトランジスタ１６２及びトランジスタ１６３として、酸化物半導体
トランジスタである、図３（Ａ）に示すトランジスタ３００、図３（Ｂ）に示すトランジ
スタ３１０、図３（Ｃ）に示すトランジスタ３２０、及び図３（Ｄ）に示すトランジスタ
３３０を用いることが可能である。
【０１０８】
トランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６
３として、トランジスタ３００を用いた場合、トランジスタ１２２、トランジスタ１２７
、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は
、トランジスタ３００の導電膜３０６又は導電膜３０７の一方である。またトランジスタ
１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６３それぞれの
ソース又はドレインの他方は、トランジスタ３００の導電膜３０６又は導電膜３０７の他
方である。さらに、トランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及
びトランジスタ１６３それぞれのゲートは、トランジスタ３１０のゲート電極３０２であ
る。
【０１０９】
トランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６
３として、トランジスタ３１０を用いた場合、トランジスタ１２２、トランジスタ１２７
、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は
、トランジスタ３１０の導電膜３１３又は導電膜３１４の一方である。またトランジスタ
１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６３それぞれの
ソース又はドレインの他方は、トランジスタ３１０の導電膜３１３又は導電膜３１４の他
方である。さらに、トランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及
びトランジスタ１６３それぞれのゲートは、トランジスタ３１０のゲート電極３１１であ
る。
【０１１０】
トランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６
３として、トランジスタ３２０を用いた場合、トランジスタ１２２、トランジスタ１２７
、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は
、トランジスタ３２０の導電膜３２３又は導電膜３２４の一方である。またトランジスタ
１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６３それぞれの
ソース又はドレインの他方は、トランジスタ３２０の導電膜３２３又は導電膜３２４の他
方である。さらに、トランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及
びトランジスタ１６３それぞれのゲートは、トランジスタ３２０のゲート電極３２６であ
る。
【０１１１】
トランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６
３として、トランジスタ３３０を用いた場合、トランジスタ１２２、トランジスタ１２７
、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は
、トランジスタ３３０の導電膜３３１又は導電膜３３２の一方である。またトランジスタ
１２２、トランジスタ１２７、トランジスタ１６２、及びトランジスタ１６３それぞれの
ソース又はドレインの他方は、トランジスタ３３０の導電膜３３１又は導電膜３３２の他
方である。さらに、トランジスタ１２２、トランジスタ１２７、トランジスタ１６２、及
びトランジスタ１６３それぞれのゲートは、トランジスタ３３０のゲート電極３３５であ
る。
【０１１２】
トランジスタ１２２及びトランジスタ１２７として、リーク電流が０とみなせるほど小さ
い酸化物半導体トランジスタを用いると、電荷の漏洩による出力信号の誤出力を抑制する
ことができる。
【０１１３】
また本実施の形態では、バッファ回路１２４として用いるインバータ１６５を構成するト
ランジスタ（トランジスタ１６２及びトランジスタ１６３）のゲート及びソース間容量、
及び保持容量１２６を、保持容量として用いる。インバータ１６５を構成するトランジス
タ１６２及びトランジスタ１６３として、リーク電流が０とみなせるほど小さい酸化物半
導体トランジスタを用いることにより、蓄えた電荷をほぼ失わない保持容量を得ることが
できる。
【０１１４】
なお、バッファ回路１２４をトランジスタ１２２、トランジスタ１２７、及び保持容量１
２６びから電気的に切り離す回路を設けてもよい。これにより、フォトダイオード１２１
、トランジスタ１２２、保持容量１２６、及びトランジスタ１２７が、端子１２５と電気
的に接続される装置から影響を受け難くすることができる。
【０１１５】
図１（Ｃ）に示す記憶装置の駆動方法は、図１（Ｂ）に示す装置の駆動方法と同様である
。図１（Ｃ）に示す記憶装置の駆動方法は、上述の図１（Ｂ）に示す記憶装置の駆動方法
において、フォトダイオード１１１、トランジスタ１１２、端子１１３、バッファ回路１
１４、端子１１５、トランジスタ１１６、端子１１７をそれぞれ、フォトダイオード１２
１、トランジスタ１２２、端子１２３、バッファ回路１２４、端子１２５、トランジスタ
１２７、端子１２８に置き換えればよい。光電変換により生成された電荷が、バッファ回
路１２４に用いられるインバータ１６５を構成する酸化物半導体トランジスタ（トランジ
スタ１６２及びトランジスタ１６３）のゲート及びソース間容量、並びに保持容量１２６
に蓄積されることにより、電圧ＶＨ２が生じる。
【０１１６】
本実施の形態において、トランジスタ１２２及びトランジスタ１２７として、リーク電流
が０とみなせるほど小さい酸化物半導体トランジスタを用いるため、電荷の漏洩による出
力信号の誤出力を抑制することができる。
【０１１７】
以上のようにして、フォトダイオード１２１に照射された光信号を記録することが可能で
ある。
【０１１８】
なお、本実施の形態では、トランジスタ１２２及びトランジスタ１２７としてｎチャネル
型トランジスタを用いた例について説明した。ただしトランジスタ１２２及びトランジス
タ１２７は、ｎチャネル型トランジスタに限定されず、ｐチャネル型トランジスタであっ
てもよい。
【０１１９】
トランジスタ１２２及びトランジスタ１２７がｐチャネル型トランジスタである場合の駆
動方法は、トランジスタ１０２がｐチャネル型トランジスタである場合の駆動方法を援用
する。
【０１２０】
以上により、照射された光信号を記録する記憶装置を得ることが可能である。
【０１２１】
また当該記憶装置は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）として用いることが
可能である。
【０１２２】
なお以上のようにして得られた記憶装置を、書き換え可能な記憶装置（例えばＲＡＭ（Ｒ
ａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ））として用いるには、第５の工程乃至第９の
工程を繰り返せばよい。
【０１２３】
図２（Ａ）〜図２（Ｃ）に、積算用メモリ（累積をカウントするメモリ）として機能する
記憶装置の例を示す。
【０１２４】
＜図２（Ａ）に示す記憶装置とその駆動方法＞
図２（Ａ）に示す記憶装置は、フォトダイオード１３１、トランジスタ１３２、端子１３
３、端子１３４、保持容量１３５を有している。
【０１２５】
トランジスタ１３２のソース又はドレインの一方は、高電位電圧ＶＤＤに電気的に接続さ
れている。トランジスタ１３２のソース又はドレインの他方は、フォトダイオード１３１
の一方の端子に電気的に接続されている。トランジスタ１３２のゲートは、端子１３３に
電気的に接続されている。
【０１２６】
フォトダイオード１３１の一方の端子は、トランジスタ１３２のソース又はドレインの他
方に電気的に接続されている。フォトダイオード１３１の他方の端子は、端子１３４、及
び保持容量１３５の一方の端子に電気的に接続されている。
【０１２７】
保持容量１３５の一方の端子は、フォトダイオード１３１の他方の端子及び端子１３４に
電気的に接続されている。保持容量１３５の他方の端子は接地されている。
【０１２８】
トランジスタ１３２を構成する酸化物半導体トランジスタとして、図３（Ａ）に示すトラ
ンジスタ３００、図３（Ｂ）に示すトランジスタ３１０、図３（Ｃ）に示すトランジスタ
３２０、及び図３（Ｄ）に示すトランジスタ３３０を用いることが可能である。
【０１２９】
トランジスタ１３２として、トランジスタ３００を用いた場合、トランジスタ１３２のソ
ース又はドレインの一方は、トランジスタ３００の導電膜３０６又は導電膜３０７の一方
である。またトランジスタ１３２のソース又はドレインの他方は、トランジスタ３００の
導電膜３０６又は導電膜３０７の他方である。さらに、トランジスタ１３２のゲートは、
トランジスタ３１０のゲート電極３０２である。
【０１３０】
トランジスタ１３２として、トランジスタ３１０を用いた場合、トランジスタ１３２のソ
ース又はドレインの一方は、トランジスタ３１０の導電膜３１３又は導電膜３１４の一方
である。またトランジスタ１３２のソース又はドレインの他方は、トランジスタ３１０の
導電膜３１３又は導電膜３１４の他方である。さらに、トランジスタ１３２のゲートは、
トランジスタ３１０のゲート電極３１１である。
【０１３１】
トランジスタ１３２として、トランジスタ３２０を用いた場合、トランジスタ１３２のソ
ース又はドレインの一方は、トランジスタ３２０の導電膜３２３又は導電膜３２４の一方
である。またトランジスタ１３２のソース又はドレインの他方は、トランジスタ３２０の
導電膜３２３又は導電膜３２４の他方である。さらに、トランジスタ１３２のゲートは、
トランジスタ３２０のゲート電極３２６である。
【０１３２】
トランジスタ１３２として、トランジスタ３３０を用いた場合、トランジスタ１３２のソ
ース又はドレインの一方は、トランジスタ３３０の導電膜３３１又は導電膜３３２の一方
である。またトランジスタ１３２のソース又はドレインの他方は、トランジスタ３３０の
導電膜３３１又は導電膜３３２の他方である。さらに、トランジスタ１３２のゲートは、
トランジスタ３３０のゲート電極３３５である。
【０１３３】
トランジスタ１３２としてリーク電流が０とみなせるほど小さい酸化物半導体トランジス
タを用いると、電荷の漏洩による出力信号の誤出力を抑制することができる。
【０１３４】
図２（Ａ）に示す記憶装置の駆動方法を以下に説明する。
【０１３５】
フォトダイオード１３１の他方の端子、及び保持容量１３５の一方の端子が接地電圧とな
るように、端子１３４に電圧Ｖ５を印加する。なおフォトダイオード１３１の他方の端子
、及び保持容量１３５の一方の端子が、既に接地電圧である場合は端子１３４に電圧Ｖ５
を印加しなくてもよい。なおフォトダイオード１３１の他方の端子、及び保持容量１３５
の一方の端子が接地電圧となるように、端子１３４に電圧Ｖ５を印加する工程を第１０の
工程とする。
【０１３６】
次いで、端子１３３に電圧Ｖ６を印加することにより、トランジスタ１３２のゲートに電
圧Ｖ６を印加する。トランジスタ１３２のゲートに電圧Ｖ６を印加することにより、トラ
ンジスタ１３２のソース及びドレイン間を導通させる。これにより、フォトダイオード１
３１の一方の端子に、高電位電圧ＶＤＤが印加される。なおトランジスタ１３２のソース
及びドレイン間を導通させるために、端子１３３に電圧Ｖ６を印加する工程を第１１の工
程とする。
【０１３７】
次いで、一定時間後、端子１３３への電圧Ｖ６の印加を停止し、トランジスタ１３２のゲ
ートへの電圧Ｖ６の印加を停止する。トランジスタ１３２のゲートへの電圧Ｖ６の印加を
停止することにより、トランジスタ１３２のソース及びドレイン間を非導通状態とする。
これにより、電源電圧ＶＤＤとフォトダイオード１３１の接続を遮断する。なおトランジ
スタ１３２のソース及びドレイン間を非導通状態するために、端子１３３への電圧Ｖ６の
印加を停止する工程を第１２の工程とする。
【０１３８】
光がフォトダイオード１３１に入射した場合、入射した光信号がフォトダイオード１３１
により光電変換される。光電変換により生成された電荷が、保持容量１３５に蓄積される
ことで電圧ＶＨ３が生じる。電圧ＶＨ３は、端子１３４から検出することができる。
【０１３９】
本実施の形態において、トランジスタ１３２としてリーク電流が０とみなせるほど小さい
酸化物半導体トランジスタを用いるため、電荷の漏洩による出力信号の誤出力を抑制する
ことができる。
【０１４０】
以上のようにして、フォトダイオード１３１に照射された光信号を記録することが可能で
ある。
【０１４１】
なお光がフォトダイオード１３１に入射する工程を第１３の工程とする。
【０１４２】
一方、光がフォトダイオード１３１に入射しない場合、端子１３４から電圧ＶＬ２（ただ
し電圧ＶＬ２は接地電圧）が出力される。
【０１４３】
また端子１３３を介して、トランジスタ１３２のゲートに常に電圧Ｖ６を印加すると、光
が照射される度に電圧ＶＨ３が保持容量１３５に蓄積される。これにより照射された光信
号を累積して保存する記憶装置を得ることができる。
【０１４４】
なお、本実施の形態では、トランジスタ１３２としてｎチャネル型トランジスタを用いた
例について説明した。ただしトランジスタ１３２は、ｎチャネル型トランジスタに限定さ
れず、ｐチャネル型トランジスタであってもよい。
【０１４５】
トランジスタ１３２がｐチャネル型トランジスタである場合の駆動方法は、トランジスタ
１０２がｐチャネル型トランジスタである場合の駆動方法を援用する。
【０１４６】
以上第１０の工程乃至第１３の工程により、照射された光信号を記録する記憶装置を得る
ことが可能である。
【０１４７】
また当該記憶装置は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）として用いることが
可能である。
【０１４８】
なおトランジスタ１３２を、ソース及びドレイン間のリーク電流が極小である酸化物半導
体トランジスタを用いて構成することで、待機時の消費電力を削減することができる。
【０１４９】
＜図２（Ｂ）に示す記憶装置及びその駆動方法＞
図２（Ｂ）に示す記憶装置は、フォトダイオード１４１、トランジスタ１４２、端子１４
３、バッファ回路１４４、端子１４５、トランジスタ１４６、端子１４７を有している。
【０１５０】
トランジスタ１４２のソース又はドレインの一方は、高電位電圧ＶＤＤに電気的に接続さ
れている。トランジスタ１４２のソース又はドレインの他方は、フォトダイオード１４１
の一方に電気的に接続されている。トランジスタ１４２のゲートは、端子１４３に電気的
に接続されている。
【０１５１】
フォトダイオード１４１の一方の端子は、トランジスタ１４２のソース又はドレインの他
方に電気的に接続されている。フォトダイオード１４１の他方の端子は、バッファ回路１
４４の入力端子、及びトランジスタ１４６のソース又はドレインの一方に電気的に接続さ
れている。
【０１５２】
バッファ回路１４４の入力端子は、フォトダイオード１４１の他方の端子、及びトランジ
スタ１４６のソース又はドレインの一方に電気的に接続されている。バッファ回路１４４
の出力端子は、端子１４５に電気的に接続されている。本実施の形態では、バッファ回路
１４４の回路構成の一例として、図１１（Ａ）〜図１１（Ｂ）に示すインバータ１６５を
用いる。
【０１５３】
トランジスタ１４６のソース又はドレインの一方は、バッファ回路１４４の入力端子、及
びフォトダイオード１４１の他方の端子に電気的に接続されている。トランジスタ１４６
のソース又はドレインの他方は、接地されている。
【０１５４】
なおトランジスタ１４２、トランジスタ１４６、及びバッファ回路１４４として用いるイ
ンバータ１６５を構成するトランジスタ１６２及びトランジスタ１６３として、酸化物半
導体トランジスタである、図３（Ａ）に示すトランジスタ３００、図３（Ｂ）に示すトラ
ンジスタ３１０、図３（Ｃ）に示すトランジスタ３２０、及び図３（Ｄ）に示すトランジ
スタ３３０を用いることが可能である。
【０１５５】
トランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６
３として、トランジスタ３００を用いた場合、トランジスタ１４２、トランジスタ１４６
、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は
、トランジスタ３００の導電膜３０６又は導電膜３０７の一方である。またトランジスタ
１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６３それぞれの
ソース又はドレインの他方は、トランジスタ３００の導電膜３０６又は導電膜３０７の他
方である。さらに、トランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及
びトランジスタ１６３それぞれのゲートは、トランジスタ３１０のゲート電極３０２であ
る。
【０１５６】
トランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６
３として、トランジスタ３１０を用いた場合、トランジスタ１４２、トランジスタ１４６
、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は
、トランジスタ３１０の導電膜３１３又は導電膜３１４の一方である。またトランジスタ
１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６３それぞれの
ソース又はドレインの他方は、トランジスタ３１０の導電膜３１３又は導電膜３１４の他
方である。さらに、トランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及
びトランジスタ１６３それぞれのゲートは、トランジスタ３１０のゲート電極３１１であ
る。
【０１５７】
トランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６
３として、トランジスタ３２０を用いた場合、トランジスタ１４２、トランジスタ１４６
、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は
、トランジスタ３２０の導電膜３２３又は導電膜３２４の一方である。またトランジスタ
１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６３それぞれの
ソース又はドレインの他方は、トランジスタ３２０の導電膜３２３又は導電膜３２４の他
方である。さらに、トランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及
びトランジスタ１６３それぞれのゲートは、トランジスタ３２０のゲート電極３２６であ
る。
【０１５８】
トランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６
３として、トランジスタ３３０を用いた場合、トランジスタ１４２、トランジスタ１４６
、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は
、トランジスタ３３０の導電膜３３１又は導電膜３３２の一方である。またトランジスタ
１４２、トランジスタ１４６、トランジスタ１６２、及びトランジスタ１６３それぞれの
ソース又はドレインの他方は、トランジスタ３３０の導電膜３３１又は導電膜３３２の他
方である。さらに、トランジスタ１４２、トランジスタ１４６、トランジスタ１６２、及
びトランジスタ１６３それぞれのゲートは、トランジスタ３３０のゲート電極３３５であ
る。
【０１５９】
トランジスタ１４２及びトランジスタ１４６として、リーク電流が０とみなせるほど小さ
い酸化物半導体トランジスタを用いると、電荷の漏洩による出力信号の誤出力を抑制する
ことができる。
【０１６０】
また本実施の形態では、バッファ回路１４４として用いるインバータ１６５を構成するト
ランジスタ（トランジスタ１６２及びトランジスタ１６３）として用いるのゲート及びソ
ース間容量を、保持容量として用いる。バッファ回路１４４として用いるインバータ１６
５を構成するトランジスタ（トランジスタ１６２及びトランジスタ１６３）として、リー
ク電流が０とみなせるほど小さい酸化物半導体トランジスタを用いることにより、蓄えた
電荷をほぼ失わない保持容量を得ることができる。
【０１６１】
図２（Ｂ）に示す記憶装置の駆動方法を以下に説明する。
【０１６２】
端子１４７に電圧Ｖ７を印加することにより、トランジスタ１４６のゲートに電圧Ｖ７を
印加する。トランジスタ１４６のゲートに電圧Ｖ７を印加することにより、トランジスタ
１４６のソース及びドレイン間を導通させる。これにより、バッファ回路１４４の入力端
子を接地電圧とし、バッファ回路１４４の入力端子が浮遊電圧となっている状態を解消す
る。なおトランジスタ１４６のソース及びドレイン間を導通させるために、端子１４７に
電圧Ｖ７を印加する工程を第１４の工程とする。
【０１６３】
次いで、端子１４３に電圧Ｖ８を印加して、トランジスタ１４２のソース及びドレイン間
を導通させる。これにより、フォトダイオード１４１の一方の端子に高電位電圧ＶＤＤが
印加される。なおトランジスタ１４２のソース及びドレイン間を導通させるために、端子
１４３に電圧Ｖ８を印加する工程を第１５の工程とする。
【０１６４】
次いで、端子１４７への電圧Ｖ７の印加を停止し、トランジスタ１４６のゲートへの電圧
Ｖ７の印加を停止する。トランジスタ１４６のゲートへの電圧Ｖ７の印加を停止すること
により、トランジスタ１４６のソース及びドレイン間を非導通状態とする。なおトランジ
スタ１４６のソース及びドレイン間を非導通状態とするために、端子１４７への電圧Ｖ７
の印加を停止する工程を第１６の工程とする。
【０１６５】
次いで、一定時間後、端子１４３への電圧Ｖ８の印加を停止し、トランジスタ１４２のゲ
ートへの電圧Ｖ８の印加を停止する。トランジスタ１４２のゲートへの電圧Ｖ８の印加を
停止することにより、トランジスタ１４２のソース及びドレイン間を非導通状態とする。
これにより、高電位電圧ＶＤＤとフォトダイオード１４１の接続を遮断する。なおトラン
ジスタ１４２のソース及びドレイン間を非導通状態とするために、端子１４３への電圧Ｖ
８の印加を停止する工程を第１７の工程とする。
【０１６６】
光がフォトダイオード１４１に入射した場合、入射した光信号がフォトダイオード１４１
により光電変換される。光電変換により生成された電荷が、バッファ回路１４４に用いる
インバータ１６５を構成する酸化物半導体トランジスタ（トランジスタ１６２及びトラン
ジスタ１６３）のゲート及びソース間容量に蓄積されることで電圧ＶＨ４が生じる。電圧
ＶＨ４は、端子１４５から検出することができる。
【０１６７】
本実施の形態において、トランジスタ１４２及びトランジスタ１４６として、リーク電流
が０とみなせるほど小さい酸化物半導体トランジスタを用いるため、電荷の漏洩による出
力信号の誤出力を抑制することができる。
【０１６８】
以上のようにして、フォトダイオード１４１に照射された光信号を記録することが可能で
ある。
【０１６９】
なお、本実施の形態では、トランジスタ１４２及びトランジスタ１４６としてｎチャネル
型トランジスタを用いた例について説明した。ただしトランジスタ１４２及びトランジス
タ１４６は、ｎチャネル型トランジスタに限定されず、ｐチャネル型トランジスタであっ
てもよい。
【０１７０】
トランジスタ１４２及びトランジスタ１４６がｐチャネル型トランジスタである場合の駆
動方法は、トランジスタ１０２がｐチャネル型トランジスタである場合の駆動方法を援用
する。
なお光がフォトダイオード１４１に入射する工程を第１７の工程とする。
【０１７１】
一方、光がフォトダイオード１４１に入射しない場合、出力は保存され、端子１４５から
電圧ＶＤＤが出力される。
【０１７２】
また端子１４３を介して、トランジスタ１４２のゲートに常に電圧Ｖ８を印加すると、光
が照射される度に電圧ＶＨ４が、バッファ回路１４４に用いるインバータ１６５を構成す
る酸化物半導体トランジスタ（トランジスタ１６２及びトランジスタ１６３）のゲート及
びソース間容量に蓄積される。これにより照射された光信号を累積して保存する記憶装置
を得ることができる。
【０１７３】
以上第１４の工程乃至第１７の工程により、照射された光信号を記録する記憶装置を得る
ことが可能である。
【０１７４】
また当該記憶装置は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）として用いることが
可能である。
【０１７５】
なおトランジスタ１４２を、ソース及びドレイン間のリーク電流が極小である酸化物半導
体トランジスタを用いて構成することで、待機時の消費電力を削減することができる。
【０１７６】
＜図２（Ｃ）に示す記憶装置とその駆動方法＞
図２（Ｃ）に示す記憶装置は、フォトダイオード１５１、トランジスタ１５２、端子１５
３、バッファ回路１５４、端子１５５、保持容量１５６、トランジスタ１５７、端子１５
８を有している。
【０１７７】
トランジスタ１５２のソース又はドレインの一方は、高電位電圧ＶＤＤに電気的に接続さ
れている。トランジスタ１５２のソース又はドレインの他方は、フォトダイオード１５１
の一方に電気的に接続されている。トランジスタ１５２のゲートは、端子１４３に電気的
に接続されている。
【０１７８】
フォトダイオード１５１の一方の端子は、トランジスタ１５２のソース又はドレインの他
方に電気的に接続されている。フォトダイオード１５１の他方の端子は、バッファ回路１
５４の入力端子、保持容量１５６の一方の端子、及びトランジスタ１５７のソース又はド
レインの一方に電気的に接続されている。
【０１７９】
バッファ回路１５４の入力端子は、フォトダイオード１５１の他方の端子、保持容量１５
６の一方の端子、及びトランジスタ１５７のソース又はドレインの一方に電気的に接続さ
れている。バッファ回路１５４の出力端子は、端子１５５に電気的に接続されている。バ
ッファ回路１５４の回路構成の一例として、図１１（Ａ）〜図１１（Ｂ）に示すインバー
タ１６５を用いる。
【０１８０】
保持容量１５６の一方の端子は、フォトダイオード１５１の他方の端子、バッファ回路１
５４の入力端子、及びトランジスタ１５７のソース又はドレインの一方に電気的に接続さ
れている。保持容量１５６の他方の端子は、トランジスタ１５７のソース又はドレインの
他方に電気的に接続され、かつ接地されている。
【０１８１】
トランジスタ１５７のソース又はドレインの一方は、フォトダイオード１５１の他方の端
子、バッファ回路１５４の入力端子、及び保持容量１５６の一方の端子に電気的に接続さ
れている。トランジスタ１５７のソース又はドレインの他方は、保持容量１３５の他方の
端子に電気的に接続され、かつ接地されている。
【０１８２】
なおトランジスタ１５２、トランジスタ１５７、バッファ回路１５４を構成するインバー
タ１６５のトランジスタ１６２及びトランジスタ１６３として、酸化物半導体トランジス
タである、図３（Ａ）に示すトランジスタ３００、図３（Ｂ）に示すトランジスタ３１０
、図３（Ｃ）に示すトランジスタ３２０、及び図３（Ｄ）に示すトランジスタ３３０を用
いることが可能である。
【０１８３】
トランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６
３として、トランジスタ３００を用いた場合、トランジスタ１５２、トランジスタ１５７
、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は
、トランジスタ３００の導電膜３０６又は導電膜３０７の一方である。またトランジスタ
１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６３それぞれの
ソース又はドレインの他方は、トランジスタ３００の導電膜３０６又は導電膜３０７の他
方である。さらに、トランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及
びトランジスタ１６３それぞれのゲートは、トランジスタ３１０のゲート電極３０２であ
る。
【０１８４】
トランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６
３として、トランジスタ３１０を用いた場合、トランジスタ１５２、トランジスタ１５７
、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は
、トランジスタ３１０の導電膜３１３又は導電膜３１４の一方である。またトランジスタ
１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６３それぞれの
ソース又はドレインの他方は、トランジスタ３１０の導電膜３１３又は導電膜３１４の他
方である。さらに、トランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及
びトランジスタ１６３それぞれのゲートは、トランジスタ３１０のゲート電極３１１であ
る。
【０１８５】
トランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６
３として、トランジスタ３２０を用いた場合、トランジスタ１５２、トランジスタ１５７
、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は
、トランジスタ３２０の導電膜３２３又は導電膜３２４の一方である。またトランジスタ
１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６３それぞれの
ソース又はドレインの他方は、トランジスタ３２０の導電膜３２３又は導電膜３２４の他
方である。さらに、トランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及
びトランジスタ１６３それぞれのゲートは、トランジスタ３２０のゲート電極３２６であ
る。
【０１８６】
トランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６
３として、トランジスタ３３０を用いた場合、トランジスタ１５２、トランジスタ１５７
、トランジスタ１６２、及びトランジスタ１６３それぞれのソース又はドレインの一方は
、トランジスタ３３０の導電膜３３１又は導電膜３３２の一方である。またトランジスタ
１５２、トランジスタ１５７、トランジスタ１６２、及びトランジスタ１６３それぞれの
ソース又はドレインの他方は、トランジスタ３３０の導電膜３３１又は導電膜３３２の他
方である。さらに、トランジスタ１５２、トランジスタ１５７、トランジスタ１６２、及
びトランジスタ１６３それぞれのゲートは、トランジスタ３３０のゲート電極３３５であ
る。
【０１８７】
トランジスタ１５２及びトランジスタ１５７として、リーク電流が０とみなせるほど小さ
い酸化物半導体トランジスタを用いると、電荷の漏洩による出力信号の誤出力を抑制する
ことができる。
【０１８８】
また本実施の形態では、バッファ回路１５４に用いるインバータ１６５を構成するトラン
ジスタ（トランジスタ１６２及びトランジスタ１６３）のゲート及びソース間容量、及び
保持容量１５６を、保持容量として用いる。バッファ回路１５４に用いるインバータ１６
５を構成するトランジスタ（トランジスタ１６２及びトランジスタ１６３）として、リー
ク電流が０とみなせるほど小さい酸化物半導体トランジスタを用いることにより、蓄えた
電荷をほぼ失わない保持容量を得ることができる。
【０１８９】
図２（Ｃ）に示す記憶装置の駆動方法は、図２（Ｂ）に示す記憶装置の駆動方法と同様で
ある。図２（Ｃ）に示す記憶装置の駆動方法は、上述の図２（Ｂ）に示す記憶装置の駆動
方法において、フォトダイオード１４１、トランジスタ１４２、端子１４３、バッファ回
路１４４、端子１４５、トランジスタ１４６、端子１４７をそれぞれ、フォトダイオード
１５１、トランジスタ１５２、端子１５３、バッファ回路１５４、端子１５５、トランジ
スタ１５７、端子１５８に置き換えればよい。光電変換により生成された電荷が、バッフ
ァ回路１５４に用いるインバータ１６５を構成するトランジスタ（トランジスタ１６２及
びトランジスタ１６３）のゲート及びソース間容量、並びに保持容量１５６に蓄積される
ことにより、電圧ＶＨ４が生じる。
【０１９０】
本実施の形態において、トランジスタ１５２及びトランジスタ１５７として、リーク電流
が０とみなせるほど小さい酸化物半導体トランジスタを用いるため、電荷の漏洩による出
力信号の誤出力を抑制することができる。
【０１９１】
以上のようにして、フォトダイオード１５１に照射された光信号を記録することが可能で
ある。
【０１９２】
なお、本実施の形態では、トランジスタ１５２及びトランジスタ１５７としてｎチャネル
型トランジスタを用いた例について説明した。ただしトランジスタ１５２及びトランジス
タ１５７は、ｎチャネル型トランジスタに限定されず、ｐチャネル型トランジスタであっ
てもよい。
【０１９３】
トランジスタ１５２及びトランジスタ１５７がｐチャネル型トランジスタである場合の駆
動方法は、トランジスタ１０２がｐチャネル型トランジスタである場合の駆動方法を援用
する。
【０１９４】
また端子１５３を介して、トランジスタ１５２のゲートに常に電圧Ｖ６を印加すると、光
が照射される度に電圧ＶＨ４がバッファ回路１５４に用いるインバータ１６５を構成する
酸化物半導体トランジスタ（トランジスタ１６２及びトランジスタ１６３）のゲート及び
ソース間容量、及び保持容量１５６に蓄積される。これにより照射された光信号を累積し
て保存する記憶装置を得ることができる。
【０１９５】
以上により、照射された光信号を記録する記憶装置を得ることが可能である。
【０１９６】
また当該記憶装置は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）として用いることが
可能である。
【０１９７】
なお、トランジスタ１５２を、ソース及びドレイン間のリーク電流が極小である酸化物半
導体トランジスタを用いて構成することで、待機時の消費電力を削減することができる。
【０１９８】
＜記憶装置及びその駆動方法＞
図１（Ａ）〜図１（Ｃ）及び図２（Ａ）〜図２（Ｃ）に示す記憶装置及びその駆動方法に
ついて、以下に説明する。
【０１９９】
本実施の形態の記憶装置は、センサ基板２１１及び光源２１２を有している。光源２１２
からの光信号２１３がセンサ基板２１１に照射され、照射された光信号２１３がセンサ基
板２１１に記録される（図４（Ａ）参照）。なお光源２１２からの光信号２１３は、セン
サ基板２１１の全体に照射してもよいし、局所的に照射してもよい。
【０２００】
センサ基板２１１は、行デコーダ２１５、列デコーダ２１４、及びメモリセル２１６を有
している。メモリセル２１６は、ｍ行×ｎ列のメモリセル２１６１１〜２１６ｍｎを有し
ている（図４（Ｂ）参照）。なおメモリセル２１６のうち、ｉ行目ｊ列目に位置する任意
のメモリセルを、メモリセル２１６ｉｊとする。メモリセル２１６ｉｊは、図１（Ａ）及
び図２（Ａ）で示された記憶装置のいずれかを用いて構成されている。
【０２０１】
メモリセル２１６ｉｊを、図１（Ａ）で述べた記憶装置を用いて構成した例を、図１２に
示す。
【０２０２】
図１２に示すメモリセル２１６ｉｊにおいて、端子１０３は、配線１７３により選択線１
７１に電気的に接続されている。選択線１７１は、行デコーダ２１５に電気的に接続され
ている。行デコーダ２１５は、選択線１７１及び配線１７３を介して端子１０３に電圧Ｖ
２を印加する。
【０２０３】
端子１０４は、配線１７４により信号線１７２に電気的に接続されている。信号線１７２
は、列デコーダ２１４に電気的に接続されている。列デコーダ２１４は、信号線１７２及
び配線１７４を介して、端子１０４に電圧Ｖ１を印加する。また列デコーダ２１４には、
光信号が光電変換されたことによって生じる電圧ＶＨ１が出力される。また、光信号がフ
ォトダイオード１０１に入射しなかった場合は、列デコーダ２１４に接地電圧である電圧
ＶＬ１が出力される。
【０２０４】
図１２に示すメモリセル２１６ｉｊにおいては、図１（Ａ）に示す記憶装置に代えて、図
２（Ａ）に示す記憶装置を用いることもできる。図１２に示すメモリセル２１６ｉｊにお
いて図２（Ａ）に示す記憶装置を用いる場合は、端子１３３に配線１７３を接続し、端子
１３４に配線１７４を接続すればよい。
【０２０５】
図１４に、図１（Ｂ）、図１（Ｃ）、図２（Ｂ）、図２（Ｃ）に示す記憶装置を用いた場
合のセンサ基板２１１の構成を示す。
【０２０６】
図１４に示すセンサ基板２１１は、行デコーダ２１５、列デコーダ２１４、行デコーダ２
１９、及びメモリセル２１６を有している。メモリセル２１６は、ｍ行×ｎ列のメモリセ
ル２１６１１〜２１６ｍｎを有している。なおメモリセル２１６のうち、ｉ行目ｊ列目に
位置する任意のメモリセルを、メモリセル２１６ｉｊとする。メモリセル２１６ｉｊは、
図１（Ｂ）、図１（Ｃ）、図２（Ｂ）、図２（Ｃ）で示された記憶装置のいずれかを用い
て構成されている。
【０２０７】
メモリセル２１６ｉｊを、図１（Ｂ）で述べた記憶装置を用いて構成した例を、図１３に
示す。
【０２０８】
図１３に示すメモリセル２１６ｉｊにおいて、端子１１３は、配線１７３により選択線１
７１に電気的に接続されている。選択線１７１は、行デコーダ２１５に電気的に接続され
ている。行デコーダ２１５は、選択線１７１及び配線１７３を介して、端子１１３に電圧
Ｖ４を印加する。
【０２０９】
端子１１５は、配線１７４により信号線１７２に電気的に接続されている。信号線１７２
は、列デコーダ２１４に電気的に接続されている。また列デコーダ２１４には、信号線１
７２及び配線１７４を介して、光信号が光電変換されたことによって生じる電圧ＶＨ２が
端子１１５から出力される。また、光信号がフォトダイオード１０１に入射しなかった場
合は、列デコーダ２１４に電圧ＶＤＤが出力される。
【０２１０】
端子１１７は、配線１７５によりリセット線１７６に電気的に接続されている。リセット
線１７６は行デコーダ２１９に電気的に接続されている。行デコーダ２１９は、リセット
線１７６及び配線１７５を介して、端子１１７に電圧Ｖ３を印加する。
【０２１１】
図１３に示すメモリセル２１６ｉｊにおいては、図１（Ｂ）に示す記憶装置に代えて、図
１（Ｃ）、図２（Ｂ）、図２（Ｃ）に示す記憶装置を用いることもできる。
【０２１２】
図１３に示すメモリセル２１６ｉｊにおいて図１（Ｃ）に示す記憶装置を用いる場合は、
端子１２３に配線１７３を接続し、端子１２５に配線１７４を接続し、端子１２８に配線
１７５を接続すればよい。
【０２１３】
図１３に示すメモリセル２１６ｉｊにおいて図２（Ｂ）に示す記憶装置を用いる場合は、
端子１４３に配線１７３を接続し、端子１４５に配線１７４を接続し、端子１４７に配線
１７５を接続すればよい。
【０２１４】
図１３に示すメモリセル２１６ｉｊにおいて図２（Ｃ）に示す記憶装置を用いる場合は、
端子１５３に配線１７３を接続し、端子１５５に配線１７４を接続し、端子１５８に配線
１７５を接続すればよい。
【０２１５】
行デコーダ２１５及び列デコーダ２１４は、メモリセル２１６に対して、選択的に書き込
む機能及び読み出す機能を有している。
【０２１６】
本実施の形態の記憶装置の駆動方法を、図４（Ｂ）に示すセンサ基板を用いて以下に説明
する。
【０２１７】
まず光信号２１３１１を照射し（図５（Ａ）参照）、かつメモリセル２１６１１をオン状
態とし、光信号２１３１１をメモリセル２１６１１に記録させる（図５（Ｂ）参照）。つ
まり、照射された光信号２１３１１が光電変換されて発生した電圧ＶＨを、メモリセル２
１６１１内の容量に維持させる。
【０２１８】
この際、メモリセル２１６１１以外のメモリセル２１６ｉｊはオフ状態とし、光信号２１
３１１をメモリセル２１６１１以外のメモリセル２１６ｉｊには記録させない。
【０２１９】
次いで光信号２１３１１とは異なる情報を有する光信号２１３１２を照射し（図６（Ａ）
参照）、かつメモリセル２１６１２をオン状態とし、光信号２１３１２をメモリセル２１
６１２に記録させる（図６（Ｂ）参照）。
【０２２０】
上述した光信号２１３（光信号２１３１１〜光信号２１３ｍｎ）を照射する工程を繰り返
し（図７（Ａ）参照）、全てのメモリセル２１６１１〜メモリセル２１６ｍｎに、光信号
２１３を記録させる（図７（Ｂ）参照）。なおメモリセル２１６１１〜メモリセル２１６
ｍｎには、それぞれ異なる光学情報を記録させることが可能である。
【０２２１】
本実施の形態の記憶装置は、光信号２１３を照射する光源２１２と、それを記録するセン
サ基板２１１のみで構成できる。
【０２２２】
一方、従来の光ディスク（例えばＤＶＤ）に情報を記録する際には、光により情報を出力
するためのヘッドや、光ディスクを高速で回転させる治具や、光を選択及び操作するため
のプリズム、ハーフミラー、レンズ等が必要である。
【０２２３】
そのため、本実施の形態の記憶装置は、従来の光ディスクよりも少ない部品で構成するこ
とが可能である。よって、本実施の形態の記憶装置は、従来の従来の光ディスクよりも作
製コストを削減できるという点で好適である。
【０２２４】
以上、本実施の形態により、電荷の漏洩による出力信号の誤出力が抑制可能な記憶装置を
得ることができる。
【０２２５】
［実施の形態２］
本実施の形態では、実施の形態１で述べた装置を用いた表示装置について説明する。
【０２２６】
本実施の形態のセンサ付き表示装置は、光源２１２、及びセンサ付きディスプレイ２２１
を有している。本実施の形態の光源２１２は、実施の形態１の光源２１２と同様である。
【０２２７】
センサ付きディスプレイ２２１は、光源２１２から照射された光信号２１３を情報として
記録し、自らその情報を再現することができる。
【０２２８】
センサ付きディスプレイ２２１に含まれるディスプレイとして、液晶ディスプレイやＥＬ
ディスプレイが挙げられる。
【０２２９】
本実施の形態のセンサ付き表示装置の駆動方法を、以下に説明する。
【０２３０】
まず光源２１２から光信号２１３が照射され、照射された光信号２１３がセンサ付きディ
スプレイ２２１に記録される（図８（Ａ）参照）。なお、光源２１２から照射された光信
号２１３を記録する工程については、実施の形態１の記載を援用する。本実施の形態のセ
ンサ付きディスプレイ２２１には、実施の形態１で述べた行デコーダ２１５、列デコーダ
２１４、及びメモリセル２１６を有している。
【０２３１】
本実施の形態の表示装置では、まず光源２１２から光信号２１３が照射される。次いで、
照射された光信号２１３がセンサ付きディスプレイ２２１に記録される。その後センサ付
きディスプレイ２２１に含まれるディスプレイが、照射された光信号２１３からの情報を
基に映像２２２を出力する。
【０２３２】
図８（Ｂ）に示すセンサ付き表示装置では、センサ付きディスプレイ２２１が、光源２１
２から光信号２１３が照射されつつ、センサ付きディスプレイ２２１に含まれるディスプ
レイから映像２２２を出力する様子を示している。
【０２３３】
この際、センサ付きディスプレイ２２１が既に記録した情報と、光源２１２からセンサ付
きディスプレイ２２１に新たに得られる情報が同じ場合は、当該センサ付きディスプレイ
２２１への新たな情報を記録することができる。一方、センサ付きディスプレイ２２１が
既に記録した情報と、光源２１２からセンサ付きディスプレイ２２１に新たに得られる情
報が異なる場合は、当該センサ付きディスプレイ２２１への新たな情報を記録することが
できない。
【０２３４】
従って、通常は所望の情報を記録した後は、センサ付きディスプレイ２２１が情報を記録
しない様に制御する。
【０２３５】
図９（Ａ）は、本実施の形態のセンサ付き表示装置において、センサ付きディスプレイ２
２１が既に記録している情報と、光源２１２から照射された光信号２１７に含まれる情報
が異なる場合を示している。
【０２３６】
センサ付きディスプレイ２２１が既に記録している情報と、光源２１２から照射された光
信号２１７に含まれる情報が異なる場合は、光源２１２から新たに得られる情報を記録せ
ず、センサ付きディスプレイ２２１が既に記録している情報に従って、センサ付きディス
プレイ２２１に含まれるディスプレイから映像２２２を出力する
【０２３７】
従って、通常は、所望の情報を記録した後は、センサ付きディスプレイ２２１が情報を記
録しない様に制御する。
【０２３８】
図９（Ｂ）は、本実施の形態のセンサ付き表示装置において、光源２１２から情報が得ら
れない場合でも、センサ付きディスプレイ２２１が既に記録した情報に従って、センサ付
きディスプレイ２２１に含まれるディスプレイから映像２２２を出力することを示してい
る。
【０２３９】
図１０は、本実施の形態のセンサ付き表示装置において、光源２１２がない場合でも、セ
ンサ付きディスプレイ２２１が既に記録した情報に従って、センサ付きディスプレイ２２
１に含まれるディスプレイから映像２２２を出力することを示している。
【０２４０】
なお本実施の形態のセンサ付き表示装置において、光源２１２から照射される光信号２１
３は、可視光、紫外光、赤外光、Ｘ線などの光信号を用いることが可能である。
【０２４１】
以上、本実施の形態により、電荷の漏洩による出力信号の誤出力が抑制可能な記憶装置を
用いた表示装置を得ることができる。
【符号の説明】
【０２４２】
１０１    フォトダイオード
１０２    トランジスタ
１０３    端子
１０４    端子
１０５    保持容量
１１１    フォトダイオード
１１２    トランジスタ
１１３    端子
１１４    バッファ回路
１１５    端子
１１６    トランジスタ
１１７    端子
１２１    フォトダイオード
１２２    トランジスタ
１２３    端子
１２４    バッファ回路
１２５    端子
１２６    保持容量
１２７    トランジスタ
１２８    端子
１３１    フォトダイオード
１３２    トランジスタ
１３３    端子
１３４    端子
１３５    保持容量
１４１    フォトダイオード
１４２    トランジスタ
１４３    端子
１４４    バッファ回路
１４５    端子
１４６    トランジスタ
１４７    端子
１５１    フォトダイオード
１５２    トランジスタ
１５３    端子
１５４    バッファ回路
１５５    端子
１５６    保持容量
１５７    トランジスタ
１５８    端子
１６１    端子
１６２    トランジスタ
１６３    トランジスタ
１６５    インバータ
１７１    選択線
１７２    信号線
１７３    配線
１７４    配線
１７５    配線
１７６    リセット線
２１１    センサ基板
２１２    光源
２１３    光信号
２１４    列デコーダ
２１５    行デコーダ
２１６    メモリセル
２１７    光信号
２１９    行デコーダ
２２１    ディスプレイ
２２２    映像
３００    トランジスタ
３０１    基板
３０２    ゲート電極
３０３    ゲート絶縁膜
３０４    酸化物半導体膜
３０５    チャネル保護膜
３０６    導電膜
３０７    導電膜
３０８    絶縁膜
３１０    トランジスタ
３１１    ゲート電極
３１２    ゲート絶縁膜
３１３    導電膜
３１４    導電膜
３１５    酸化物半導体膜
３１６    絶縁膜
３２０    トランジスタ
３２１    絶縁膜
３２２    酸化物半導体膜
３２３    導電膜
３２４    導電膜
３２５    ゲート絶縁膜
３２６    ゲート電極
３２７    導電膜
３２８    導電膜
３３０    トランジスタ
３３１    導電膜
３３２    導電膜
３３３    酸化物半導体膜
３３４    ゲート絶縁膜
３３５    ゲート電極
３３６    絶縁膜
２１３１１    光信号
２１３１２    光信号
２１３ｍｎ    光信号
２１６１１    メモリセル
２１６１２    メモリセル
２１６ｉｊ    メモリセル
２１６ｍｎ    メモリセル
【図１】
2015188263.tif 000003
【図２】
2015188263.tif 000004
【図３】
2015188263.tif 000005
【図４】
2015188263.tif 000006
【図５】
2015188263.tif 000007
【図６】
2015188263.tif 000008
【図７】
2015188263.tif 000009
【図８】
2015188263.tif 000010
【図９】
2015188263.tif 000011
【図１０】
2015188263.tif 000012
【図１１】
2015188263.tif 000013
【図１２】
2015188263.tif 000014
【図１３】
2015188263.tif 000015
【図１４】
2015188263.tif 000016
【手続補正書】
【提出日】平成27年7月14日(2015.7.14)
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１乃至第４のフォトダイオードと、第１乃至第４の容量素子と、第１乃至第４のトランジスタと、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のフォトダイオードと電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第１の容量素子と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第２のフォトダイオードと電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第２の容量素子と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第３のフォトダイオードと電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第３の容量素子と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第４のフォトダイオードと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第４の容量素子と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第１のトランジスタのゲートは、第３の配線と電気的に接続され、
前記第２のトランジスタのゲートは、前記第３の配線と電気的に接続され、
前記第３のトランジスタのゲートは、第４の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第４の配線と電気的に接続されることを特徴とする半導体装置。
【請求項２】
第１乃至第４のフォトダイオードと、第１乃至第４のトランジスタと、第１乃至第４の容量素子と、を有し、
前記第１乃至第４のトランジスタは、チャネル形成領域に酸化物半導体を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のフォトダイオードと電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第１の容量素子と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第２のフォトダイオードと電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第２の容量素子と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第３のフォトダイオードと電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第３の容量素子と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第４のフォトダイオードと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第４の容量素子と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第１のトランジスタのゲートは、第３の配線と電気的に接続され、
前記第２のトランジスタのゲートは、前記第３の配線と電気的に接続され、
前記第３のトランジスタのゲートは、第４の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第４の配線と電気的に接続されることを特徴とする半導体装置。