(57)【要約】【課題】駆動トランジスタのゲート電極に書き込まれる信号電圧に対応した所望の輝度にて表示を行うことが可能な表示装置及び当該表示装置を有する電子機器を提供する。【解決手段】本開示の表示装置は、映像信号の信号電圧をサンプリングするサンプリングトランジスタ、サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、保持容量に保持された信号電圧に応じて発光部を駆動する駆動トランジスタを含む画素回路を有する。そして、発光部は、少なくとも２つの電気光学素子が積層されて成り、最上部の電極が駆動トランジスタの一方のソース／ドレイン電極に接続され、最下部の電極が基準電位のノードに接続されており、最上部の電極と最下部の電極との間の中間の電極の消光時の電圧は、基準電位側の電気光学素子の閾値電圧よりも低く、基準電位よりも高い電位関係に設定されている。【選択図】  図１０
2015060020.tif 000002
【特許請求の範囲】
【請求項１】
映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量に保持された信号電圧に応じて発光部を駆動する駆動トランジスタを含む画素回路を有し、
発光部は、少なくとも２つの電気光学素子が積層されて成り、最上部の電極が駆動トランジスタの一方のソース／ドレイン電極に接続され、最下部の電極が基準電位のノードに接続されており、
最上部の電極と最下部の電極との間の中間ノードの消光時の電位は、基準電位側の電気光学素子の閾値電圧よりも低く、基準電位よりも高い電位関係に設定されている表示装置。
【請求項２】
消光時の中間ノードの電位は、少なくとも２つの電気光学素子の各容量値によって決定される請求項１に記載の表示装置。
【請求項３】
駆動トランジスタ側の電気光学素子の容量値に比べて、基準電位側の電気光学素子の容量値の方が大きい請求項２に記載の表示装置。
【請求項４】
電気光学素子は、発光層を挟む２つの電極を有し、
少なくとも２つの電気光学素子の各容量値は、２つの電極間の距離の違いによって決まる請求項３に記載の表示装置。
【請求項５】
１表示フレーム期間を２つに分割した前半の分割期間において駆動トランジスタの閾値補正を行い、後半の分割期間においてサンプリングトランジスタによる信号書込みを行う請求項１に記載の表示装置。
【請求項６】
後半の分割期間は、前半の分割期間よりも長く設定されている請求項５に記載の表示装置。
【請求項７】
閾値補正の動作は、駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から駆動トランジスタの閾値電圧を減じた電位に向けて、駆動トランジスタの一方のソース／ドレイン電極の電位を変化させることによって行なわれる請求項５に記載の表示装置。
【請求項８】
前半の分割期間において、駆動トランジスタの初期化電位を決める基準電圧が駆動トランジスタのゲート電極に印加される請求項７に記載の表示装置。
【請求項９】
基準電圧は、映像信号の信号電圧が供給される信号線に対して、当該信号電圧と異なるタイミングで供給され、
サンプリングトランジスタは、信号線に供給される基準電圧をサンプリングすることによって駆動トランジスタのゲート電極に印加する請求項８に記載の表示装置。
【請求項１０】
後半の分割期間において、駆動トランジスタの移動度補正を行う請求項５に記載の表示装置。
【請求項１１】
移動度補正の動作は、駆動トランジスタに流れる電流に応じた帰還量で保持容量に対して負帰還をかけることによって行なわれる請求項１０に記載の表示装置。
【請求項１２】
複数の画素行の各々に割り当てられている走査期間を合わせて第１期間及び第２期間を含む合成走査期間とし、第１期間で複数の画素行に対して一斉に閾値補正を行ない、第２期間で複数の画素行に対して順次サンプリングトランジスタによる信号電圧のサンプリングを行なう請求項１に記載の表示装置。
【請求項１３】
閾値補正の動作は、駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から駆動トランジスタの閾値電圧を減じた電位に向けて、駆動トランジスタの一方のソース／ドレイン電極の電位を変化させることによって行なわれる請求項１２に記載の表示装置。
【請求項１４】
移動度補正の動作は、サンプリングトランジスタによって映像信号の信号電圧をサンプリングする期間において、駆動トランジスタに流れる電流に応じた帰還量で保持容量に対して負帰還をかけることによって行なわれる請求項１２に記載の表示装置。
【請求項１５】
発光部を構成する電気光学素子は、有機エレクトロルミネッセンス素子である請求項１に記載の表示装置。
【請求項１６】
映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量に保持された信号電圧に応じて発光部を駆動する駆動トランジスタを含む画素回路を有し、
発光部は、少なくとも２つの電気光学素子が積層されて成り、最上部の電極が駆動トランジスタの一方のソース／ドレイン電極に接続され、最下部の電極が基準電位のノードに接続されており、
最上部の電極と最下部の電極との間の中間ノードの消光時の電位は、基準電位側の電気光学素子の閾値電圧よりも低く、基準電位よりも高い電位関係に設定されている表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置及び電子機器に関し、特に、発光部を含む画素が行列状（マトリクス状）に配置されて成る平面型（フラットパネル型）の表示装置及び当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
平面型の表示装置の一つとして、例えば、有機エレクトロルミネッセンス（以下、「有機ＥＬ」と記述する）素子を画素の発光部として用いた有機ＥＬ表示装置がある。有機ＥＬ素子は、有機材料のエレクトロルミネッセンス（Electro Luminescence：ＥＬ）を利用し、有機薄膜に電界をかけると発光する現象を用いた発光素子である。
【０００３】
有機ＥＬ表示装置に代表される平面型の表示装置にあっては、発光部を駆動する駆動回路が、少なくとも、サンプリングトランジスタ、保持容量、及び、駆動トランジスタを有する構成となっている（例えば、特許文献１参照）。サンプリングトランジスタは、映像信号の信号電圧をサンプリングする。保持容量は、サンプリングトランジスタによってサンプリングされた信号電圧を保持する。駆動トランジスタは、保持容量に保持された信号電圧に応じて発光部を駆動する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の構成の駆動回路を有する平面型の表示装置、例えば、発光部が有機ＥＬ素子から成る有機ＥＬ表示装置にあっては、発光部に逆方向の電圧（逆バイアス電圧）が印加された状態が長く続くと、次のような不具合が生じる。有機ＥＬ素子は、ダイオードの特性を示すものの、逆バイアス電圧が印加された状態であっても、リーク電流が流れることが知られている。このため、逆バイアス状態が長く続くと、リーク電流の影響によって駆動トランジスタのソース電位が上昇し、保持容量による容量カップリングによってゲート電位も上昇する。すると、信号電圧を書き込む直前の駆動トランジスタのゲート電位が所望の電位よりも高電位になるため、駆動トランジスタのゲート電極に書き込まれる実効的な信号電圧が圧縮され、所望の輝度が得られないことになる。
【０００６】
ここでは、発光部が有機ＥＬ素子から成る有機ＥＬ表示装置の場合を例に挙げて従来の問題について説明したが、有機ＥＬ素子と同様に、逆バイアス状態でリーク電流が流れる発光素子（電気光学素子）を発光部として用いる表示装置全般に言える問題である。
【０００７】
そこで、本開示は、駆動トランジスタのゲート電極に書き込まれる信号電圧に対応した所望の輝度にて表示を行うことが可能な表示装置及び当該表示装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するための本開示の表示装置は、
映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量に保持された信号電圧に応じて発光部を駆動する駆動トランジスタを含む画素回路を有し、
発光部は、少なくとも２つの電気光学素子が積層されて成り、最上部の電極が駆動トランジスタの一方のソース／ドレイン電極に接続され、最下部の電極が基準電位のノードに接続されており、
最上部の電極と最下部の電極との間の中間ノードの消光時の電位は、基準電位側の電気光学素子の閾値電圧よりも低く、基準電位よりも高い電位関係に設定されている。
【０００９】
上記の目的を達成するための本開示の電子機器は、
映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量に保持された信号電圧に応じて発光部を駆動する駆動トランジスタを含む画素回路を有し、
発光部は、少なくとも２つの電気光学素子が積層されて成り、最上部の電極が駆動トランジスタの一方のソース／ドレイン電極に接続され、最下部の電極が基準電位のノードに接続されており、
最上部の電極と最下部の電極との間の中間ノードの消光時の電位は、基準電位側の電気光学素子の閾値電圧よりも低く、基準電位よりも高い電位関係に設定されている表示装置を有する。
【００１０】
少なくとも２つの電気光学素子が積層されて成る発光部において、消光時の中間ノードの電位が、基準電位側の電気光学素子の閾値電圧よりも低く、基準電位よりも高い電位関係を満たすことで、基準電位側の電気光学素子には順方向の電圧が印加される。このため、中間ノードの電位が下がる方向にシフトし、駆動トランジスタ側の電気光学素子の等価容量と保持容量の容量カップリングにより、最上部の電極の電位も低下する方向にシフトする。これにより、発光部が逆バイアスの状態にあっても、駆動トランジスタの一方のソース／ドレイン電極の電位の上昇、ひいてはゲート電位の上昇を抑えることができる。従って、駆動トランジスタのゲート電極に書き込まれる実効的な信号電圧が圧縮されることはない。
【発明の効果】
【００１１】
本開示によれば、発光部が逆バイアスの状態にあっても、駆動トランジスタのゲート電極に書き込まれる実効的な信号電圧が圧縮されないため、当該信号電圧に対応した所望の輝度にて表示を行うことができる。
尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
【図面の簡単な説明】
【００１２】
【図１】図１は、本開示の技術が適用されるアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。
【図２】図２は、画素（画素回路）の具体的な回路構成の一例を示す回路図である。
【図３】図３は、本開示の技術が適用されるアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作を説明するためのタイミングチャートである。
【図４】図４Ａは、前表示フレームの発光期間における動作説明図であり、図４Ｂは、消光期間における動作説明図である。
【図５】図５Ａは、閾値補正準備期間における動作説明図であり、図５Ｂは、閾値補正期間における動作説明図である。
【図６】図６Ａは、信号書込み＆移動度補正期間における動作説明図であり、図６Ｂは、現表示フレームの発光期間における動作説明図である。
【図７】図７は、実施例１に係る駆動法についてのタイミングチャートである。
【図８】図８は、実施例１に係る駆動法の場合の信号線の電位、電源電位ＤＳ、書込み走査信号ＷＳ、駆動トランジスタのゲート電位Ｖg及びソース電位Ｖsのそれぞれの変化を示す波形図である。
【図９】図９は、閾値補正後の待機期間における動作点と駆動トランジスタのソース電極に流れ込むリーク電流について説明する図である。
【図１０】図１０Ａは、実施形態に係る有機ＥＬ表示装置における実施例２に係る発光部を含む画素回路の等価回路図であり、図１０Ｂは、実施例２に係る発光部の断面構造図である。
【図１１】図１１は、実施例２に係る発光部の場合の信号線３３の電位、書込み走査信号ＷＳ、電源電位ＤＳ、駆動トランジスタ２２のゲート電位Ｖg、ノードＡの電位ＶA、及び、ノードＢの電位ＶBのそれぞれの変化を示す波形図である。
【図１２】図１２は、３層構造の発光部を含む画素回路の等価回路図である。
【図１３】図１３は、変形例１に係る駆動法についての動作シーケンスを示すタイミングチャートである。
【図１４】図１４は、変形例２に係る駆動法についての動作シーケンスを示すタイミングチャートである。
【発明を実施するための形態】
【００１３】
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではない。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明
２．本開示の技術が適用される表示装置
２−１．システム構成
２−２．画素回路
２−３．基本的な回路動作
３．実施形態に係る表示装置
３−１．実施例１
３−２．実施例２
４．変形例
４−１．変形例１
４−２．変形例２
５．電子機器
【００１４】
＜本開示の表示装置及び電子機器、全般に関する説明＞
本開示の表示装置は、サンプリングトランジスタ、保持容量、及び、駆動トランジスタを有する画素回路が配置されて成る平面型（フラットパネル型）の表示装置である。平面型表示装置としては、有機ＥＬ表示装置、液晶表示装置、プラズマ表示装置などを例示することができる。これらの表示装置のうち、有機ＥＬ表示装置は、有機材料のエレクトロルミネッセンスを利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子を画素の発光素子（電気光学素子）として用いている。
【００１５】
画素の発光部として有機ＥＬ素子を用いる有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために、有機ＥＬ表示装置は低消費電力である。有機ＥＬ素子が自発光型の素子であるために、有機ＥＬ表示装置は、同じ平面型の表示装置である液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子の応答速度が数マイクロ秒程度と非常に高速であるために、有機ＥＬ表示装置は動画表示時の残像が発生しない。
【００１６】
発光部を構成する有機ＥＬ素子は、自発光型の素子であるとともに、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である。電流駆動型の電気光学素子としては、有機ＥＬ素子の他に、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子などを例示することができる。
【００１７】
有機ＥＬ表示装置等の平面型の表示装置は、表示部を備える各種の電子機器において、その表示部（表示装置）として用いることができる。各種の電子機器としては、デジタルカメラ、ビデオカメラ、ゲーム機、ノート型パーソナルコンピュータ、電子書籍等の携帯情報機器、ＰＤＡ（Personal Digital Assistant）や携帯電話機等の携帯通信機器などを例示することができる。
【００１８】
本開示の表示装置及び電子機器にあっては、消光時の中間ノードの電位について、少なくとも２つの電気光学素子の各容量値によって決定される構成とすることができる。このとき、駆動トランジスタ側の電気光学素子の容量値に比べて、基準電位側の電気光学素子の容量値の方が大きい構成とすることができる。
【００１９】
上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、電気光学素子について、発光層を挟む２つの電極を有する構成とすることができる。このとき、少なくとも２つの電気光学素子の各容量値が、２つの電極間の距離の違いによって決まる構成とすることができる。
【００２０】
上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、１表示フレーム期間を２つに分割した前半の分割期間において駆動トランジスタの閾値補正を行い、後半の分割期間においてサンプリングトランジスタによる信号書込み（信号電圧のサンプリング）を行う構成とすることができる。このとき、後半の分割期間について、前半の分割期間よりも長く設定される構成とすることができる。
【００２１】
上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、閾値補正については、駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から駆動トランジスタの閾値電圧を減じた電位に向けて、駆動トランジスタの一方のソース／ドレイン電極の電位を変化させることによって行なわれる構成とすることができる。
【００２２】
上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、前半の分割期間において、駆動トランジスタ初期化電位を決める基準電圧が駆動トランジスタのゲート電極に印加される構成とすることができる。また、基準電圧については、映像信号の信号電圧が供給される信号線に対して、当該信号電圧と異なるタイミングで供給される一方、サンプリングトランジスタによるサンプリングによって駆動トランジスタのゲート電極に印加される構成とすることができる。
【００２３】
上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、後半の分割期間において、駆動トランジスタの移動度補正を行う構成とすることができる。移動度補正については、駆動トランジスタに流れる電流に応じた帰還量で保持容量に対して負帰還をかけることによって行なわれる構成とすることができる。
【００２４】
上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、複数の画素行の各々に割り当てられている走査期間を合わせて第１期間及び第２期間を含む合成走査期間とする構成とすることができる。そして、第１期間で複数の画素行に対して一斉に閾値補正を行ない、第２期間で複数の画素行に対して順次サンプリングトランジスタによる信号電圧のサンプリングを行なう構成とすることができる。
【００２５】
＜本開示の技術が適用される表示装置＞
［システム構成］
図１は、本開示の技術が適用されるアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。
【００２６】
アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）を用いることができる。
【００２７】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である例えば有機ＥＬ素子を、画素（画素回路）の発光素子（発光部）として用いるアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。以下では、「画素回路」を単に「画素」と記述する場合もある。
【００２８】
図１に示すように、本開示の前提となる有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素２０が行列状（マトリクス状）に２次元配置されて成る画素アレイ部３０と、当該画素アレイ部３０の周辺に配置される駆動回路部（駆動部）とを有する構成となっている。駆動回路部は、例えば、画素アレイ部３０と同じ表示パネル７０上に搭載された書込み走査部４０、駆動走査部５０、及び、信号出力部６０等から成り、画素アレイ部３０の各画素２０を駆動する。尚、書込み走査部４０、駆動走査部５０、及び、信号出力部６０のいくつか、あるいは全部を表示パネル７０外に設ける構成を採ることも可能である。
【００２９】
ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素（単位画素／ピクセル）は複数の副画素（サブピクセル）から構成される。このとき、副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色（Ｒｅｄ；Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ；Ｇ）光を発光する副画素、青色（Ｂｌｕｅ；Ｂ）光を発光する副画素の３つの副画素から構成される。
【００３０】
但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００３１】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向／水平方向）に沿って走査線３１（３１1〜３１m）と電源供給線３２（３２1〜３２m）とが画素行毎に配線されている。更に、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列の画素の配列方向／垂直方向）に沿って信号線３３（３３1〜３３n）が画素列毎に配線されている。
【００３２】
走査線３１1〜３１mは、書込み走査部４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２1〜３２mは、駆動走査部５０の対応する行の出力端にそれぞれ接続されている。信号線３３1〜３３nは、信号出力部６０の対応する列の出力端にそれぞれ接続されている。
【００３３】
書込み走査部４０は、シフトレジスタ回路等によって構成されている。この書込み走査部４０は、画素アレイ部３０の各画素２０への映像信号の信号電圧の書込みに際して、走査線３１（３１1〜３１m）に対して書込み走査信号ＷＳ（ＷＳ1〜ＷＳm）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査する、所謂、線順次走査を行う。
【００３４】
駆動走査部５０は、書込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。この駆動走査部５０は、書込み走査部４０による線順次走査に同期して、第１電源電位Ｖcc_Hと当該第１電源電位Ｖcc_Hよりも低い第２電源電位Ｖcc_Lとで切り替わることが可能な電源電位ＤＳ（ＤＳ1〜ＤＳm）を電源供給線３２（３２1〜３２m）に供給する。後述するように、駆動走査部５０による電源電位ＤＳのＶcc_H／Ｖcc_Lの切替えによって、画素２０の発光／非発光（消光）の制御が行なわれる。
【００３５】
信号出力部６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと基準電圧Ｖofsとを選択的に出力する。ここで、基準電圧Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）であり、後述する閾値補正処理の際に用いられる。
【００３６】
信号出力部６０から出力される信号電圧Ｖsig／基準電圧Ｖofsは、信号線３３（３３1〜３３n）を介して画素アレイ部３０の各画素２０に対して、書込み走査回路４０による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力部６０は、信号電圧Ｖsigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００３７】
［画素回路］
図２は、画素（画素回路）２０の具体的な回路構成の一例を示す回路図である。画素２０の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子２１から成る。
【００３８】
図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源線３４にカソード電極が接続されている。図２には、有機ＥＬ素子２１の等価容量ＣELについても図示している。
【００３９】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、サンプリングトランジスタ２３、及び、保持容量２４を有する構成となっている。駆動トランジスタ２２及びサンプリングトランジスタ２３として、Ｎチャネル型のＴＦＴを用いることができる。但し、ここで例示した、駆動トランジスタ２２及びサンプリングトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００４０】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ソース／ドレイン電極）が電源供給線３２（３２1〜３２m）に接続されている。
【００４１】
サンプリングトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３1〜３３n）に接続され、他方の電極（ソース／ドレイン電極）が駆動トランジスタ２２のゲート電極に接続されている。また、サンプリングトランジスタ２３のゲート電極は、走査線３１（３１1〜３１m）に接続されている。
【００４２】
駆動トランジスタ２２及びサンプリングトランジスタ２３において、一方の電極とは、一方のソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、他方のソース／ドレイン領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００４３】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の一方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。
【００４４】
上記構成の画素２０において、サンプリングトランジスタ２３は、書込み走査部４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、サンプリングトランジスタ２３は、信号線３３を通して信号出力部６０から異なるタイミングで供給される、輝度情報に応じた映像信号の信号電圧Ｖsigまたは基準電圧Ｖofsをサンプリングして画素２０内に書き込む。サンプリングトランジスタ２３によって書き込まれた信号電圧Ｖsigまたは基準電圧Ｖofsは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００４５】
駆動トランジスタ２２は、電源供給線３２（３２1〜３２m）の電源電位ＤＳが第１電源電位Ｖcc_Hにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖsigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００４６】
駆動トランジスタ２２は更に、電源電位ＤＳが第１電源電位Ｖcc_Hから第２電源電位Ｖcc_Lに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、電源電位ＤＳ（Ｖcc_H／Ｖcc_L）の切替えの下に、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００４７】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に、動画の画品位をより優れたものとすることができる。
【００４８】
駆動走査部５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖcc_H，Ｖcc_Lのうち、第１電源電位Ｖcc_Hは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖcc_Lは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖcc_Lは、基準電圧Ｖofsよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶthとするとき、Ｖofs−Ｖthよりも低い電位、好ましくは、Ｖofs−Ｖthよりも十分に低い電位に設定される。
【００４９】
［基本的な回路動作］
続いて、上記の構成の有機ＥＬ表示装置１０の基本的な回路動作について、図３のタイミングチャートに基づいて図４乃至図６の動作説明図を用いて説明する。尚、図４乃至図６の動作説明図では、図面の簡略化のために、サンプリングトランジスタ２３をスイッチのシンボルで図示している。
【００５０】
図３のタイミング波形図には、走査線３１の電位（書込み走査信号）ＷＳ、電源供給線３２の電位（電源電位）ＤＳ、信号線３３の電位（Ｖsig／Ｖofs）、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsのそれぞれの変化を示している。ここで、信号線３３の電位の切替え周期、即ち、映像信号の信号電圧Ｖsigと基準電圧Ｖofsとの切替え周期が１水平期間（１Ｈ）となっている。
【００５１】
尚、サンプリングトランジスタ２３がＮチャネル型であるため、書込み走査信号ＷＳの高電位の状態がアクティブ状態、低電位の状態が非アクティブ状態となる。そして、サンプリングトランジスタ２３は、書込み走査信号ＷＳのアクティブ（Ｈｉｇｈアクティブ）状態で導通状態となり、非アクティブ状態で非導通状態となる。
【００５２】
（前表示フレームの発光期間）
図３のタイミング波形図において、時刻ｔ1よりも前は、前の表示フレームにおける有機ＥＬ素子２１の発光期間となる。この前表示フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖcc_Hにあり、また、サンプリングトランジスタ２３が非導通状態にある。
【００５３】
このとき、駆動トランジスタ２２は飽和領域で動作するように設定されている。これにより、図４Ａに示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに応じた駆動電流（ドレイン−ソース間電流）Ｉdsが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。従って、有機ＥＬ素子２１が駆動電流Ｉdsの電流値に応じた輝度で発光する。
【００５４】
有機ＥＬ素子２１に供給される駆動電流（駆動トランジスタ２２のドレイン−ソース間電流）Ｉdsは、次式（１）で与えられる。
Ｉds＝（１／２）・ｕ（Ｗ／Ｌ）Ｃox（Ｖgs−Ｖth）2         ・・・（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌは駆動トランジスタ２２のチャネル長、Ｃoxは駆動トランジスタ２２の単位面積当たりのゲート容量である。
【００５５】
（消光期間）
時刻ｔ1になると、線順次走査の新しい表示フレーム（現表示フレーム）の非発光期間に入る。そして、時刻ｔ1で、図４Ｂに示すように、電源供給線３２の電位ＤＳが高電位Ｖcc_Hから第２電源電位（以下、「低電位」と記述する）Ｖcc_Lに切り替わる。
【００５６】
ここで、有機ＥＬ素子２１の閾値電圧をＶth_EL、共通電源線３４の電位（カソード電位）をＶcathとする。このとき、低電位Ｖcc_LをＶcc_L＜Ｖth_EL＋Ｖcathとすると、有機ＥＬ素子２１は逆バイアス状態となるために消光する。また、駆動トランジスタ２２の電源供給線３２側のソース／ドレイン領域がソース領域となり、有機ＥＬ素子２１側のソース／ドレイン領域がドレイン領域となる。このとき、有機ＥＬ素子２１のアノード電極は、低電位Ｖcc_Lに充電される。
【００５７】
（閾値補正準備期間）
次に、信号線３３に基準電圧Ｖofsが供給されているときに、時刻ｔ2で走査線３１の電位ＷＳが低電位Ｖws_Lから高電位Ｖws_Hに遷移すると、図５Ａに示すように、サンプリングトランジスタ２３が導通状態になって、基準電圧Ｖofsをサンプリングする。これにより、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofsになる。また、駆動トランジスタ２２のソース電位Ｖsは、基準電圧Ｖofsよりも十分に低い電位、即ち、低電位Ｖcc_Lにある。
【００５８】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶofs−Ｖcc_Lとなる。ここで、Ｖofs−Ｖcc_Lが駆動トランジスタ２２の閾値電圧Ｖthよりも大きくないと、後述する閾値補正処理（閾値補正動作）を行うことができないために、Ｖofs−Ｖcc_L＞Ｖthなる電位関係に設定する必要がある。
【００５９】
このように、駆動トランジスタ２２のゲート電位Ｖgを基準電圧Ｖofsに設定し、かつ、ソース電位Ｖsを低電位Ｖcc_Lに設定して（確定させて）初期化する処理が、後述する閾値補正処理を行う前の準備（閾値補正準備）の処理である。従って、基準電圧Ｖofs及び低電位Ｖcc_Lが、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsの各初期化電位となる。
【００６０】
このようにして、走査線３１の電位ＷＳが高電位Ｖws_Hとなる時刻ｔ2から時刻ｔ3までの期間において１回目の閾値補正準備の動作が行われる。そして、続く１水平期間における時刻ｔ4から時刻ｔ5までの期間において２回目の閾値補正準備の動作が、１回目の閾値補正準備の動作と同様にして行われる。
【００６１】
（閾値補正期間）
続いて、信号線３３の電位が基準電圧Ｖofsにあり、走査線３１の電位ＷＳが高電位Ｖws_Hとなる期間において、時刻ｔ6で電源供給線３２の電位ＤＳが低電位Ｖcc_Lから高電位Ｖcc_Hに切り替わる。これにより、駆動トランジスタ２２の電源供給線３２側のソース／ドレイン領域がドレイン領域となり、有機ＥＬ素子２１側のソース／ドレイン領域がソース領域となり、図５Ｂに示すように、駆動トランジスタ２２に電流が流れる。
【００６２】
有機ＥＬ素子２１の等価回路は、ダイオードと等価容量ＣELで表わされる。従って、駆動トランジスタ２２のソース電位Ｖsが、Ｖs≦Ｖth_EL＋Ｖcath（有機ＥＬ素子２１のリーク電流が駆動トランジスタ２２に流れる電流よりも十分小さい）である限り、駆動トランジスタ２２に流れる電流は、保持容量２４及び有機ＥＬ素子２１の等価容量ＣELを充電するために使われる。このとき、駆動トランジスタ２２のソース電位Ｖsは、時間の経過とともに図３のタイミング波形図に示すように上昇してゆく。
【００６３】
一定時間が経過した時刻ｔ7で走査線３１の電位ＷＳが高電位Ｖws_Hから低電位Ｖcc_Lに遷移することで、サンプリングトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが閾値電圧Ｖthよりも大きいために駆動トランジスタ２２に電流が流れ、図３のタイミング波形図に示すように、駆動トランジスタ２２のゲート電位Ｖg、ソース電位Ｖsが共に上昇してゆく。
【００６４】
このように、駆動トランジスタ２２のゲート電位Ｖgの初期化電位Ｖofsを基準とし、当該初期化電位Ｖofsから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けてソース電位Ｖsを変化させる処理（動作）が閾値補正処理（動作）である。このとき、Ｖs≦Ｖth_EL＋Ｖcathである限り、有機ＥＬ素子２１には逆バイアスがかかるため発光することはない。
【００６５】
信号線３３の電位が再び基準電圧Ｖofsとなる次の１水平期間において、時刻ｔ8で走査線３１の電位ＷＳが再び高電位Ｖws_Hに遷移し、サンプリングトランジスタ２３が導通状態になることで、２回目の閾値補正処理が開始される。２回目の閾値補正処理は、走査線３１の電位ＷＳが低電位Ｖws_Lに遷移する時刻ｔ9まで行われる。
【００６６】
以上の動作を繰り返すことにより、最終的に、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２４に保持される。このとき、Ｖs＝Ｖofs−Ｖth≦Ｖth_EL＋Ｖcathとなる。
【００６７】
本例では、閾値補正処理を分割して複数回実行する、所謂、分割閾値補正を行う駆動法を採っている。但し、分割閾値補正の駆動法の採用に限らず、閾値補正処理を１回だけ実行する駆動法を採ってもよいことは勿論である。ここで、「分割閾値補正」とは、閾値補正処理を後述する信号書込み＆移動度補正処理と共に行う１水平期間に加えて、当該１水平期間に先行する複数の水平期間に亘って分割して閾値補正処理を複数回実行する駆動法である。
【００６８】
この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって１水平期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平期間に亘って十分な時間を確保することができる。従って、１水平期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。
【００６９】
本例では、分割閾値補正の駆動法の下に、閾値補正処理を上記の１回目、２回目に加えて更に２回、計４回行うようにしている。すなわち、２回目の水平期間に続く２水平期間において、走査線３１の電位ＷＳが低電位Ｖcc_Lから高電位Ｖws_Hに遷移するタイミングに同期して順次３回目、４回目の閾値補正処理を行う。具体的には、時刻ｔ10−時刻ｔ11の期間で３回目の閾値補正処理を、時刻ｔ12−時刻ｔ13の期間で４回目の閾値補正処理をそれぞれ行うようにしている。
【００７０】
（信号書込み＆移動度補正期間）
４回目の閾値補正処理が終了すると、同じ水平期間において、信号線３３の電位が基準電圧Ｖofsから映像信号の信号電圧Ｖsigに切り替わることで、信号書込み＆移動度補正の処理が行われる。すなわち、信号線３３に映像信号の信号電圧Ｖsigが供給されている期間において、時刻ｔ14で走査線３１の電位ＷＳが低電位Ｖcc_Lから高電位Ｖws_Hに遷移することで、図６Ａに示すように、サンプリングトランジスタ２３が導通状態となり、信号電圧Ｖsigをサンプリングし、画素２０内に書き込む。
【００７１】
このサンプリングトランジスタ２３による信号電圧Ｖsigの書込みにより、駆動トランジスタ２２のゲート電位Ｖgが信号電圧Ｖsigになる。そして、映像信号の信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖthが保持容量２４に保持された閾値電圧Ｖthに相当する電圧と相殺されることにより、最終的に、閾値補正処理が行われる。
【００７２】
また、図３のタイミング波形図に示すように、駆動トランジスタ２２のソース電位Ｖsが時間の経過とともに上昇していく。このとき、駆動トランジスタ２２のソース電位Ｖsが、有機ＥＬ素子２１の閾値電圧Ｖth_ELとカソード電位Ｖcathの和を超えなければ、即ち、有機ＥＬ素子２１のリーク電流が駆動トランジスタ２２に流れる電流よりも十分小さければ、駆動トランジスタ２２に流れる電流は、保持容量２４及び等価容量ＣELに流れ込む。これにより、保持容量２４及び等価容量ＣELの充電が開始される。
【００７３】
保持容量２４及び等価容量ＣELが充電されることにより、駆動トランジスタ２２のソース電位Ｖsが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖthの補正処理（補正動作）が完了しているため、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsは当該駆動トランジスタ２２の移動度ｕに依存したものとなる。尚、駆動トランジスタ２２の移動度ｕは、当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度である。
【００７４】
ここで、映像信号の信号電圧Ｖsigに対する保持容量２４の保持電圧Ｖgsの比率、即ち、書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位ＶsがＶofs−Ｖth＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶとなる。
【００７５】
すなわち、駆動トランジスタ２２のソース電位Ｖsの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖsig−Ｖofs＋Ｖth）から差し引かれるように、即ち、保持容量２４の充電電荷を放電するように作用する。換言すれば、ソース電位Ｖsの上昇分ΔＶは、保持容量２４に対して負帰還がかけられたことになる。従って、ソース電位Ｖsの上昇分ΔＶは負帰還の帰還量となる。
【００７６】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖgsに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsの移動度ｕに対する依存性を打ち消すことができる。この依存性を打ち消す処理が、駆動トランジスタ２２の移動度ｕの画素毎のばらつきを補正する移動度補正処理（動作）である。
【００７７】
より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖin（＝Ｖsig−Ｖofs）が高い程ドレイン−ソース間電流Ｉdsが大きくなるため、負帰還の帰還量ΔＶの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
【００７８】
また、映像信号の信号振幅Ｖinを一定とした場合、駆動トランジスタ２２の移動度ｕが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるため、画素毎の移動度ｕのばらつきを取り除くことができる。従って、負帰還の帰還量ΔＶは、移動度補正処理の補正量と言うこともできる。
【００７９】
具体的には、移動度ｕが大きい駆動トランジスタ２２はこのときの電流量が大きく、ソース電位Ｖsの上昇も早い。逆に、移動度ｕが小さい駆動トランジスタ２２はこのときの電流量が小さく、ソース電位Ｖsの上昇は遅くなる。これにより、サンプリングトランジスタ２３が導通状態になってから駆動トランジスタ２２のソース電位Ｖsは上昇し、サンプリングトランジスタ２３が非導通状態になったときには移動度ｕを反映した電圧Ｖs0となる。駆動トランジスタ２２のドレイン−ソース間電圧Ｖdsは、Ｖsig−Ｖs0となり、移動度ｕを補正する電圧となる。
【００８０】
（発光期間）
時刻ｔ15で走査線３１の電位ＷＳが高電位Ｖws_Hから低電位Ｖcc_Lに遷移することで、図６Ａに示すように、サンプリングトランジスタ２３が非導通状態となり、信号書込み＆移動度補正の処理が終了する。また、サンプリングトランジスタ２３が非導通状態となることで、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００８１】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖsの変動に連動してゲート電位Ｖgも変動する。従って、駆動トランジスタ２２のドレイン−ソース間電圧Ｖdsは一定に保たれたままである。
【００８２】
このように、駆動トランジスタ２２のゲート電位Ｖgがソース電位Ｖsの変動に連動して変動する動作が、換言すれば、保持容量２４に保持されたゲート−ソース間電圧Ｖdsを一定に保ったまま、ゲート電位Ｖg及びソース電位Ｖsが上昇する動作がブートストラップ動作である。
【００８３】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉdsに応じて有機ＥＬ素子２１のアノード電位が上昇する。
【００８４】
そして、有機ＥＬ素子２１のアノード電位がＶth_EL＋Ｖcathを超えることで、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち、駆動トランジスタ２２のソース電位Ｖsの上昇に他ならない。そして、駆動トランジスタ２２のソース電位Ｖsが上昇すると、保持容量２４に伴うブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖgも連動して上昇する。
【００８５】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、駆動トランジスタ２２のゲート電位Ｖgの上昇量はソース電位Ｖsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ２２のゲート‐ソース間電圧Ｖdsは、Ｖsig−Ｖofs＋Ｖth−ΔＶで一定に保持される。
【００８６】
以上説明した基本的な回路動作では、閾値補正と信号書込みを１Ｈ（１水平期間）の間に行うようにしている。従って、例えば黒画面表示の場合であっても、信号線３３に対して基準電圧Ｖofsと映像信号の信号電圧Ｖsigとを１Ｈ毎に書き換えることになる。
【００８７】
そのため、信号線３３1〜３３nの各々における充放電の回数が多く、トータルの充放電電流が増えるために、信号出力部６０の消費電力が多くなってしまう。換言すれば、従来技術に係る駆動方法では、画素２０を構成する素子の特性ばらつき等に起因する表示むらの補正動作に伴って信号出力部６０、ひいては表示装置１０の消費電力が増大することになる。
【００８８】
また、閾値補正と信号書込みを１Ｈの間に行うと、閾値補正期間や信号書込み期間としてとり得る期間が１水平期間と一定の関係を持ち制約があるために、補正期間の設定に関して自由度が少なく、十分な補正時間を確保できない場合が生ずる。例えば、表示パネル７０の大型化に伴う書込み走査信号ＷＳや映像信号の信号電圧Ｖsigの鈍化や高速駆動化により、１水平期間の時間が短くなると、１回当たりの補正動作時間（オペレーション時間）が十分に確保できなくなる。たとえ、先述した分割閾値補正の駆動法を用いたとしても、１回目の閾値補正期間の時間が短すぎる場合に、閾値補正のオペレーションを正常に行うことができず、良好なユニフォーミティが得られないことになる。
【００８９】
＜実施形態に係る表示装置＞
そこで、本実施形態に係る表示装置（有機ＥＬ表示装置）にあっては、１表示フレーム期間（１Ｆ）を２つに分割し、その前半の分割期間において駆動トランジスタ２２の閾値補正を行い、後半の分割期間において信号書込みを行うようにする。信号書込みと同じ期間では移動度補正も行なわれる。
【００９０】
このとき、信号出力部６０は、前半の分割期間においてはほぼ全期間に亘って、閾値補正のための基準電圧Ｖofsを信号線３３に対して出力（供給）する。すなわち、信号線３３の電位は、前半の分割期間のほぼ全期間に亘って基準電圧Ｖofsに設定される。また、信号出力部６０は、後半の分割期間においては、全ライン（行）についての映像信号の信号電圧Ｖsigを信号線３３に対して順に出力（供給）する。
【００９１】
そして、先述した基本的な回路動作の場合と同様に、閾値補正準備→閾値補正→信号書込み＆移動度補正→発光→消光という順番でオペレーションが行われる。具体的には、１Ｆの前半の分割期間において閾値補正準備→閾値補正のオペレーションがライン単位で順番に行われ、後半の分割期間において信号書込み＆移動度補正→発光→消光のオペレーションがライン単位で順番に行われる。
【００９２】
このように、１Ｆを２つに分割し、その前半の分割期間において閾値補正を行い、後半の分割期間において信号書込みを行うことで、信号線３３に対して基準電圧Ｖofsと信号電圧Ｖsigとを１Ｆ毎に書き換えればよいことになる。これにより、基準電圧Ｖofsと信号電圧Ｖsigとを１Ｈ毎に書き換える駆動法に比べて、信号線３３1〜３３nの各々における充放電の回数を大幅に削減できる。
【００９３】
ラスター表示の場合を例に挙げると、基準電圧Ｖofsと信号電圧Ｖsigとを１Ｈ毎に書き換える駆動法では、信号線３３1〜３３nの各々の充放電が１Ｈ毎に行われる。これに対して、本実施形態に係る有機ＥＬ表示装置では、１表示フレーム中の信号線３３1〜３３nの各々の充放電の回数は１回のみとなる。従って、信号出力部６０の消費電力は限りなく０［Ｗ］に近く、当該信号出力部６０、ひいては有機表示装置１０の低消費電力化を図ることができる。
【００９４】
また、前半の分割期間では、信号線３３にはほぼ全期間に亘って常に基準電圧Ｖofsが書き込まれているため、閾値補正期間として比較的自由に長い時間を確保することができる。これにより、例えば、表示パネル７０の大型化に伴う書込み走査信号ＷＳや映像信号の信号電圧Ｖsigの鈍化や高速駆動化により、１水平期間の時間が短くなった際に、基準電圧Ｖofsと信号電圧Ｖsigとを１Ｈ毎に書き換える駆動法で懸念されるオペレーション時間の不足をきたすことはない。その結果、回路構成を変更することなく、駆動タイミングの変更のみで、１回当たりの閾値補正時間の長時間化を図ることができるため、十分な閾値補正のオペレーションにより良好なユニフォーミティを得ることができる。
【００９５】
以下に、本実施形態に係る有機ＥＬ表示装置１０の駆動法の具体的な実施例について説明する。
【００９６】
［実施例１］
図７は、実施例１に係る駆動法についてのタイミングチャートである。実施例１に係る駆動法では、１表示フレーム期間（１Ｆ）を、１／２フレームずつ均等に２分割し、その前半の１／２フレームの分割期間において閾値補正を行い、後半の１／２フレームの分割期間において信号書込みを行うようにする。図８に、信号線３３の電位、電源電位ＤＳ、書込み走査信号ＷＳ、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsのそれぞれの変化を示す。尚、ソース電位Ｖsの波形については一点鎖線で図示している。
【００９７】
信号線３３には信号出力部６０から、前半の１／２フレームの分割期間ではほぼ全期間に亘って基準電圧Ｖofsが出力され、後半の１／２フレームの分割期間では全ライン（行）についての信号電圧Ｖsigが順に出力される。そして、先述した基本的な回路動作の場合と同様に、閾値補正準備→閾値補正→信号書込み＆移動度補正→発光→消光という順番でオペレーションが行われる。
【００９８】
具体的には、前半の１／２フレームの分割期間において閾値補正準備→閾値補正のオペレーションがライン単位で順番に行われる。すなわち、電源供給線３２の電位（電源電位）ＤＳが高電位Ｖws_Hから低電位Ｖcc_Lへ遷移するタイミングから、低電位Ｖcc_Lから再び高電位Ｖws_Hへ遷移するタイミングまでの期間において、閾値補正準備のオペレーションが行われる。続いて、電源電位ＤＳが低電位Ｖcc_Lから高電位Ｖws_Hへ遷移するタイミングから、書込み走査信号ＷＳが高電位側から低電位側へ遷移するタイミングまでの期間において、閾値補正のオペレーションが行われる。
【００９９】
また、後半の１／２フレームの分割期間において信号書込み＆移動度補正→発光→消光のオペレーションがライン単位で順番に行われる。すなわち、電源電位ＤＳが高電位Ｖws_Hの状態にあり、書込み走査信号ＷＳが高電位の状態（アクティブ状態）にある期間において、信号書込み＆移動度補正のオペレーションが行われる。図７のタイミング波形図において、Ｖsig_1〜Ｖsig_mは、１ライン（行）目〜ｍ行目の映像信号の信号電圧であり、Ｈ／２の周期で順に信号出力部６０から信号線３３1〜３３nに供給される。
【０１００】
１表示フレーム期間（１Ｆ）を、１／２フレームずつ均等に２分割する場合は、前半のＦ／２の分割期間では、信号線３３に基準電圧Ｖofsのみが出力されるため、１つのラインについて、閾値補正から信号書込み＆移動度補正まで約１／２フレーム期間の間待機することになる。
【０１０１】
このように、１表示フレーム期間を１／２フレームずつ均等に２分割する駆動法によれば、信号線３３に前半の１／２フレームの分割期間のほぼ全期間に亘って基準電圧Ｖofsが出力されるために、１／２フレームの分割期間内において比較的自由に閾値補正時間を確保することができる。具体的には、Ｈ／２期間＋垂直ブランキング（ＶＢＬＫ）期間を、閾値補正期間として使用することができる。すなわち、閾値補正と信号書込みを１Ｈ期間の間に行う駆動法の１回当たりの閾値補正時間に対して、垂直ブランキング（ＶＢＬＫ）期間の分だけ補正時間を余分に確保できる。
【０１０２】
これにより、回路構成を変更することなく、駆動タイミングの変更のみで、１回当たりの閾値補正時間の長時間化を図ることができるため、十分な閾値補正のオペレーションにより、表示画面の良好なユニフォーミティを得ることができる。因みに、信号書込み＆移動度補正については、先述した基本的な回路動作の場合と同様にＨ／２期間にて動作が行われることになる。
【０１０３】
また、実施例１に係る駆動法によれば、閾値補正動作から信号書込み＆移動度補正動作までの待機期間の時間を各ラインで一定にすることができる。これにより、この待機期間に発生する駆動トランジスタ２２の微少なリーク電流がライン毎に一定となるため、縦シェーディングの発生を抑えることができる。
【０１０４】
以上説明した実施例１に係る駆動法の特徴として、閾値補正から移動度補正までの間に待機期間が存在することが挙げられる。これは、図７のタイミング波形図から明らかなように、前半１／２フレームの期間では、信号線３３に基準電圧Ｖofsのみが出力されているため、閾値補正から移動度補正まで約１／２フレームに相当する期間だけ待機する必要があるからである。
【０１０５】
ここで、閾値補正から移動度補正までの約１／２フレームの待機期間における動作点について考察する。待機期間では、有機ＥＬ素子２１には逆方向の電圧（逆バイアス電圧）が印加された状態にあるが、厳密には、図９に示すように、リーク電流Ｉleakが流れている。リーク電流Ｉleakは、駆動トランジスタ２２のソース電極に流れ込む。このリーク電流Ｉleakの影響で、図８の波形図に示すように、待機期間では駆動トランジスタ２２のソース電位Ｖsが上昇する。
【０１０６】
このとき、サンプリングトランジスタ２３が非導通状態にあり、駆動トランジスタ２２のゲート電極がフローティング状態にある。そして、保持容量２４による容量カップリングによって駆動トランジスタ２２のゲート電位Ｖgもソース電位Ｖsに追従して上昇する。これにより、映像信号の信号電圧Ｖsigを書き込む直前の駆動トランジスタ２２のゲート電位Ｖgが所望の電位（＝Ｖofs）よりも高電位になる。従って、駆動トランジスタ２２のゲート電極に書き込まれる実効的な信号電圧Ｖinがゲート電位Ｖgの上昇分だけ圧縮されるため、所望の輝度が得られないことになる。ここで、所望の輝度とは、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号電圧Ｖsigに対応した輝度を言う。
【０１０７】
そこで、本実施形態では、待機期間中におけるリーク電流Ｉleakの影響による駆動トランジスタ２２のソース電位Ｖsの上昇を抑制し、所望の輝度を得るために、発光部について、少なくとも２つの電気光学素子（発光素子）が積層されて成る多層構造としている。本実施形態に係る有機ＥＬ表示装置１０にあっては、発光部を構成する電気光学素子として有機ＥＬ素子を用い、当該有機ＥＬ素子を複数積層した構造となっている。
【０１０８】
［実施例２］
以下に、本実施形態に係る有機ＥＬ表示装置１０における発光部の具体的な実施例（実施例２）について説明する。因みに、発光部を構成する有機ＥＬ素子は、基本的に、第１の電極（例えば、陽極）と第２の電極（例えば、陰極）との間に、発光層を含む有機層が設けられ、第１の電極と第２の電極との間に直流電圧が印加されることにより、発光層において電子と正孔が再結合する際に発光する構造となっている。
【０１０９】
図１０Ａは、本実施形態に係る有機ＥＬ表示装置１０における実施例２に係る発光部を含む画素回路の等価回路図である。図１０Ａに示すように、実施例２に係る発光部にあっては、２つの有機ＥＬ素子２１_A，２１_Bを積層した２層構造となっている。そして、有機ＥＬ素子２１_Aのアノード電極が駆動トランジスタ２２の一方のソース／ドレイン電極に接続され、有機ＥＬ素子２１_Bのカソード電極が基準電位（カソード電位Ｖcath）のノードである共通電源線３４に接続されている。ここで、有機ＥＬ素子２１_Aの等価容量をＣEL_Aとし、有機ＥＬ素子２１_Bの等価容量をＣEL_Bとする。
【０１１０】
図１０Ｂに、実施例２に係る発光部の断面構造の一例を示す。実施例２に係る発光部において、最上部の電極２１１が有機ＥＬ素子２１_Aのアノード電極となり、最下部の電極２１２が有機ＥＬ素子２１_Bのカソード電極となる。そして、有機ＥＬ素子２１_Aと有機ＥＬ素子２１_Bとの間に設けられた接続層２１３が、有機ＥＬ素子２１_Aのカソード電極と有機ＥＬ素子２１_Bのアノード電極を兼ねている。
【０１１１】
接続層２１３と最上部の電極２１１との間には、正孔注入層２１４１、正孔輸送層２１４２、発光層２１４３、及び、電子輸送層２１４４が順に堆積されることによって有機ＥＬ素子２１_Aの有機層２１４が形成されている。これと同様に、最下部の電極２１２と接続層２１３との間には、正孔注入層２１５１、正孔輸送層２１５２、発光層２１５３、及び、電子輸送層２１５４が順に堆積されることによって有機ＥＬ素子２１_Bの有機層２１５が形成されている。
【０１１２】
ここで、有機ＥＬ素子２１_Aのアノード電極のノードをノードＡとし、有機ＥＬ素子２１_Aのカソード電極と有機ＥＬ素子２１_Bのアノード電極との間のノード（中間ノード）をノードＢとする。また、発光部（有機ＥＬ素子）の発光時のノードＡ，Ｂの各電位をＶA，ＶBとし、有機ＥＬ素子２１_A，２１_Bの各閾値電圧をＶth_A，Ｖth_Bとする。
【０１１３】
上記の２層構造の構成を採る発光部（有機ＥＬ素子）において、待機期間中におけるリーク電流Ｉleakの影響による駆動トランジスタ２２のソース電位Ｖsの上昇を抑制するために、次のような構成を採る。消光タイミング、即ち、電源電位ＤＳが高電位Ｖws_Hから低電位Ｖcc_Lに切り替わるタイミングでノードＢの電位ＶBが次式（２）の電位関係を満たすようにする。
Ｖth_B＞ＶB＞Ｖcath                                    ・・・（２）
すなわち、消光時のノード（中間ノード）Ｂの電位ＶBが、基準電位であるカソード電位Ｖcath側の有機ＥＬ素子２１_Bの閾値電圧Ｖth_Bよりも低く、カソード電位Ｖcathよりも高い電位関係を満たすようにする。
【０１１４】
ここで、消光時のノード（中間ノード）Ｂの電位ＶBを式化すると、次式（３）で表わすことができる。
ＶB＝Ｖth_B-(Ｖth_A-Ｖcc_L)×ＣEL_A/(ＣEL_A+ＣEL_B)      ・・・（３）
式（３）は、消光時のノードＢの電位ＶBは、有機ＥＬ素子２１_A，２１_Bの等価容量ＣEL_A，ＣEL_Bによって決定されることを表わしている。
【０１１５】
ここで更に、有機ＥＬ素子２１_A，２１_Bの等価容量ＣEL_A，ＣEL_Bに関して、次式（４）の関係であれば、式（２）の条件を満たしやすいためより好ましい。
ＣEL_A＜ＣEL_B                                           ・・・（４）
有機ＥＬ素子２１_A，２１_Bの等価容量ＣEL_A，ＣEL_Bは、対向する２つの電極間の距離や電極面積等で決まる。画素の開口面積の観点からすると、電極面積は有機ＥＬ素子２１_A，２１_B間で同じ方が好ましい。従って、式（４）の関係を満たすためには、対向する２つの電極間の距離の違い、本例にあっては、有機層２１４，２１５の膜厚の違いによって等価容量ＣEL_A，ＣEL_Bを決めるようにするとよい。
【０１１６】
上述したように、２層構造の発光部において、消光時のノードＢの電位ＶBが式（２）の電位関係を満たすことで、カソード電位Ｖcath側の有機ＥＬ素子２１_Bには順方向の電圧（順バイアス電圧）が印加される。そのため、ノードＢの電位ＶBが下がる方向にシフトし、有機ＥＬ素子２１_Aの等価容量ＣEL_Aと保持容量２４の容量カップリングにより、ノードＡの電位ＶAも低下する方向にシフトする。
【０１１７】
これにより、発光部全体が、ノードＡの電位ＶA（駆動トランジスタ２２のソース電位Ｖs）がカソード電位Ｖcathよりも低い逆バイアスの状態にあっても、駆動トランジスタ２２のソース電位Ｖsの上昇、ひいてはゲート電位Ｖgの上昇を抑えることができる。従って、駆動トランジスタ２２のゲート電極に書き込まれる実効的な信号電圧Ｖinが圧縮されることがないため、当該信号電圧Ｖinに対応した所望の輝度にて表示を行うことができることになる。
【０１１８】
図１１に、信号線３３の電位、書込み走査信号ＷＳ、電源電位ＤＳ、駆動トランジスタ２２のゲート電位Ｖg、ノードＡの電位ＶA（駆動トランジスタ２２のソース電位Ｖs）、及び、ノードＢの電位ＶBのそれぞれの変化を示す。尚、ノードＡの電位ＶAの波形については一点鎖線で図示し、ノードＢの電位ＶBの波形については二点鎖線で図示している。
【０１１９】
＜変形例＞
以上、本開示の技術について実施形態を用いて説明したが、本開示の技術は上記の実施形態に記載の範囲には限定されない。すなわち、本開示の技術の要旨を逸脱しない範囲内で上記の実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本開示の技術の技術的範囲に含まれる。
【０１２０】
例えば、上記の実施形態では、有機ＥＬ素子２１を駆動する駆動回路について、２つのトランジスタ（２２，２３）及び１つ容量素子（２４）から成る２Ｔｒ／１Ｃ型の回路構成としたが、これに限られるものではない。有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるために、必要に応じて、一方の電極を有機ＥＬ素子２１のアノード電極に接続し、他方の電極を固定電位のノードに接続した補助容量を追加した２Ｔｒ／２Ｃ型の回路構成とすることもできる。また、閾値補正に用いる基準電圧Ｖofsを選択的に駆動トランジスタ２２のゲート電極に与えるスイッチングトランジスタを追加した３Ｔｒ／１Ｃ（２Ｃ）型の回路構成や、必要に応じて更に１つあるいは複数のトランジスタを追加した回路構成とすることもできる。
【０１２１】
更に、上記の実施形態では、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本開示はこの適用例に限られるものではない。具体的には、本開示は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子を用いた表示装置全般に対して適用可能である。
【０１２２】
また、上記の実施形態では、発光部（有機ＥＬ素子）について、２つの有機ＥＬ素子２１_A，２１_Bを積層した２層構造を例に挙げて説明したが、２層構造に限られるものではなく、３層以上の多層構造とすることも可能である。３層以上の多層構造の場合にも、最上部の電極と最下部の電極との間の中間ノードの消光時の電位を、カソード電位Ｖcath側の電気光学素子の閾値電圧よりも低く、カソード電位Ｖcathよりも高い電位関係に設定することで、所期の目的を達成することができる。
【０１２３】
図１２に、３層構造の発光部を含む画素回路の等価回路を示す。ここで、有機ＥＬ素子２１_Aのアノード電極のノードをノードＡとし、有機ＥＬ素子２１_Aのカソード電極と有機ＥＬ素子２１_Bのアノード電極との間のノードをノードＢとし、有機ＥＬ素子２１_Bのカソード電極と有機ＥＬ素子２１_Cのアノード電極との間のノードをノードＣとする。また、発光部（有機ＥＬ素子）の発光時のノードＡ，Ｂ，Ｃの各電位をＶA，ＶB，ＶCとし、有機ＥＬ素子２１_A，２１_B，２１_Cの各閾値電圧をＶth_A，Ｖth_B，Ｖth_Cとする。
【０１２４】
上述した発光部が３層構造の場合にあっては、消光時の中間ノード、即ち、ノードＢ，Ｃの各電位ＶB，ＶCを、有機ＥＬ素子２１_Cの閾値電圧Ｖth_Cよりも低く、カソード電位Ｖcathよりも高い電位関係に設定すればよいことになる。そして、当該設定により、発光部全体が逆バイアスの状態にあっても、駆動トランジスタ２２のソース電位Ｖsの上昇、ひいてはゲート電位Ｖgの上昇を抑えることができる。従って、駆動トランジスタ２２のゲート電極に書き込まれる実効的な信号電圧Ｖinが圧縮されることがないため、所望の輝度にて表示を行うことができることになる。
【０１２５】
本開示にあっては更に、以下に説明するような変形例（変形例１及び変形例２）に係る駆動法を採ることもできる。
【０１２６】
［変形例１］
実施例１に係る駆動法では、１表示フレーム期間（１Ｆ）を２分割し、その前半の分割期間において閾値補正を実行し、後半の分割期間において信号書込みを実行することにより、閾値補正時間を比較的自由に確保できる。その反面、信号書込み＆移動度補正に関しては、走査スピードが先述した基本的な回路動作の場合の２倍になり、移動度補正時間が短くなるため、移動度ｕの補正不足が生じる懸念がある。因みに、先述した基本的な回路動作とは、閾値補正と移動度補正を１Ｈ期間の間に行う駆動法の下での動作を言う。
【０１２７】
そこで、変形例１に係る駆動法では、１Ｆの前半の分割期間で閾値補正を実行し、後半の分割期間で信号書込みを実行するに当たって、後半の分割期間を前半の分割期間よりも長く設定する構成を採る。図１３に、変形例１に係る駆動法についての動作シーケンスを示す。
【０１２８】
このように、後半の分割期間を前半の分割期間よりも長く設定し、信号書込み＆移動度補正についての走査スピードを、閾値補正についての走査スピードよりも遅くすることにより、移動度補正のオペレーション時間のマージンを確保できる。これにより、移動度補正をより確実に行うことができるために、高ユニフォーミティの表示画面を得ることができる。また、閾値補正に関しても、閾値補正と移動度補正を１Ｈ期間の間に行う駆動法に比べて、１回当たりの閾値補正時間の長時間化を図ることができるため、十分な閾値補正のオペレーションにより良好なユニフォーミティを得ることができる。
【０１２９】
［変形例２］
本開示の技術では、発光部の逆バイアス状態が長く続く場合に生じるリーク電流Ｉleakに起因する不具合を解消することを目的としている。そして、発光部の逆バイアス状態が長く続く場合の例として、実施例１や変形例１に係る駆動法では、１Ｆを２つに分割し、その前半の分割期間において閾値補正を行い、後半の分割期間において信号書込みを行う駆動法を例示している。但し、発光部の逆バイアス状態が長く続く場合の例としては、実施例１や変形例１に係る駆動法に限られるものではない。
【０１３０】
発光部の逆バイアス状態が長く続く場合の他の例として変形例２の駆動法を例示することができる。変形例２の駆動法では、複数の画素行（ライン）の各々に割り当てられている走査期間を合わせて、第１期間及び第２期間を含む合成走査期間とする。そして、第１期間で複数のラインに対して一斉に閾値補正を行ない、第２期間で複数のラインに対して順次サンプリングトランジスタ２３による信号電圧Ｖsigの書込み（サンプリング）を行なう。
【０１３１】
図１４に、変形例２に係る駆動法についての動作シーケンスを示す。書込み走査部４０では複数の走査線（本例では２本）の各々に割り当てられている走査期間（１Ｈ）を合わせて第１期間及び第２期間を含む合成走査期間としている。換言すると、この合成走査期間は２Ｈに相当する。第１期間で２本の走査線（ＮラインとＮ＋１ライン）に一斉に書込み走査信号ＷＳを出力して、閾値補正動作を一斉に実行する。
【０１３２】
続いて、第２期間で２本の走査線（ラインＮとラインＮ＋１）に順次書込み走査信号ＷＳを出力して、信号電圧Ｖsigの書込み動作を順次実行している。図示の例では、信号線２２の電位は、合成走査期間２Ｈの前半に相当する第１期間では基準電圧Ｖofsであり、後半の第２期間では順に信号電圧Ｖsig1から信号電圧Ｖsig2に変化する。このときＮライン目のサンプリングトランジスタ３３は書込み走査信号ＷＳ（Ｎ）に応じて導通状態となり、信号電圧Ｖsig1をサンプリングする。続いて、Ｎ＋１ライン目のサンプリングトランジスタ３３が書込み走査信号ＷＳ（Ｎ＋１）に応じて導通状態となり、信号電圧Ｖsig2をサンプリングする。
【０１３３】
上述したように、変形例２に係る駆動法では、複数の走査期間（水平期間）を合成し、その合成した期間の前半で閾値補正動作を共通に行い、しかる後、信号書込み動作を順次行うようにしている。この変形例２に係る駆動法によれば、１水平期間が短縮化された場合でも正常に閾値補正動作及び信号書込み動作を行うことが可能になる。その結果、アクティブマトリクス型表示装置の画素の高精細化及び駆動の高速化に対応することができる。また、閾値補正期間を実質的に長く取ることが可能であるため、確実に閾値補正動作を行うことができ、むらのない均一な画質を得ることができる。
【０１３４】
この変形例２に係る駆動法の場合には、図１４から明らかなように、閾値補正動作から信号書込み動作までの時間が、ＮラインとＮ＋１ラインとで異なる。具体的には、ＮラインよりもＮ＋１ラインの方が長くなる。このように閾値補正動作から信号書込み動作までの時間が長いＮ＋１ラインにあっては、先述したリーク電流Ｉleakに起因する不具合が発生する懸念がある。従って、本開示の技術を変形例２に係る駆動法に対して適用することで、リーク電流Ｉleakに起因する不具合を解消することができる。すなわち、本開示の技術は、実施例１や変形例１に係る駆動法への適用に限らず、変形例２に係る駆動法にも適用することができる。
【０１３５】
＜電子機器＞
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器において、その表示部（表示装置）として用いることが可能である。
【０１３６】
上述した実施形態の説明から明らかなように、本開示の表示装置は、画素を構成する素子の特性ばらつき等に起因する表示むらの補正動作に伴う消費電力の低減を図りつつ、高ユニフォーミティの表示画面を得ることができる。従って、あらゆる分野の電子機器において、その表示部として本開示の表示装置を用いることで、電子機器の低消費電力化に寄与できるとともに、優れた画品位の表示画面を得ることができる。
【０１３７】
本開示の表示装置を表示部に用いる電子機器としては、テレビジョンシステムの他、例えば、デジタルカメラ、ビデオカメラ、ゲーム機器、ノート型パーソナルコンピュータなどを例示することができる。また、本開示の表示装置は、電子書籍機器や電子腕時計等の携帯情報機器や、携帯電話機やＰＤＡ等の携帯通信機器などの電子機器において、その表示部として用いることもできる。
【０１３８】
尚、本開示は以下のような構成をとることもできる。
［１］映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量に保持された信号電圧に応じて発光部を駆動する駆動トランジスタを含む画素回路を有し、
発光部は、少なくとも２つの電気光学素子が積層されて成り、最上部の電極が駆動トランジスタの一方のソース／ドレイン電極に接続され、最下部の電極が基準電位のノードに接続されており、
最上部の電極と最下部の電極との間の中間ノードの消光時の電位は、基準電位側の電気光学素子の閾値電圧よりも低く、基準電位よりも高い電位関係に設定されている表示装置。
［２］消光時の中間ノードの電位は、少なくとも２つの電気光学素子の各容量値によって決定される上記［１］に記載の表示装置。
［３］駆動トランジスタ側の電気光学素子の容量値に比べて、基準電位側の電気光学素子の容量値の方が大きい上記［２］に記載の表示装置。
［４］電気光学素子は、発光層を挟む２つの電極を有し、
少なくとも２つの電気光学素子の各容量値は、２つの電極間の距離の違いによって決まる上記［３］に記載の表示装置。
［５］１表示フレーム期間を２つに分割した前半の分割期間において駆動トランジスタの閾値補正を行い、後半の分割期間においてサンプリングトランジスタによる信号書込みを行う上記［１］から上記［４］のいずれかに記載の表示装置。
［６］後半の分割期間は、前半の分割期間よりも長く設定されている上記［５］に記載の表示装置。
［７］閾値補正の動作は、駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から駆動トランジスタの閾値電圧を減じた電位に向けて、駆動トランジスタの一方のソース／ドレイン電極の電位を変化させることによって行なわれる上記［５］又は上記［６］に記載の表示装置。
［８］前半の分割期間において、駆動トランジスタの初期化電位を決める基準電圧が駆動トランジスタのゲート電極に印加される上記［７］に記載の表示装置。
［９］基準電圧は、映像信号の信号電圧が供給される信号線に対して、当該信号電圧と異なるタイミングで供給され、
サンプリングトランジスタは、信号線に供給される基準電圧をサンプリングすることによって駆動トランジスタのゲート電極に印加する上記［８］に記載の表示装置。
［１０］後半の分割期間において、駆動トランジスタの移動度補正を行う上記［５］から上記［９］のいずれかに記載の表示装置。
［１１］移動度補正の動作は、駆動トランジスタに流れる電流に応じた帰還量で保持容量に対して負帰還をかけることによって行なわれる上記［１０］に記載の表示装置。
［１２］複数の画素行の各々に割り当てられている走査期間を合わせて第１期間及び第２期間を含む合成走査期間とし、第１期間で複数の画素行に対して一斉に閾値補正を行ない、第２期間で複数の画素行に対して順次サンプリングトランジスタによる信号電圧のサンプリングを行なう上記［１］から上記［４］のいずれか１項に記載の表示装置。
［１３］閾値補正の動作は、駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から駆動トランジスタの閾値電圧を減じた電位に向けて、駆動トランジスタの一方のソース／ドレイン電極の電位を変化させることによって行なわれる上記［１２］に記載の表示装置。
［１４］移動度補正の動作は、サンプリングトランジスタによって映像信号の信号電圧をサンプリングする期間において、駆動トランジスタに流れる電流に応じた帰還量で保持容量に対して負帰還をかけることによって行なわれる上記［１２］又は上記［１３］に記載の表示装置。
［１５］発光部を構成する電気光学素子は、有機エレクトロルミネッセンス素子である上記［１］から上記［１４］のいずれかに記載の表示装置。
［１６］映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量に保持された信号電圧に応じて発光部を駆動する駆動トランジスタを含む画素回路を有し、
発光部は、少なくとも２つの電気光学素子が積層されて成り、最上部の電極が駆動トランジスタの一方のソース／ドレイン電極に接続され、最下部の電極が基準電位のノードに接続されており、
最上部の電極と最下部の電極との間の中間ノードの消光時の電位は、基準電位側の電気光学素子の閾値電圧よりも低く、基準電位よりも高い電位関係に設定されている表示装置を有する電子機器。
【符号の説明】
【０１３９】
１０・・・有機ＥＬ表示装置、２０・・・画素、２１・・・有機ＥＬ素子、２２・・・駆動トランジスタ、２３・・・サンプリングトランジスタ、２４・・・保持容量、３０・・・画素アレイ部、３１（３１1〜３１m）・・・走査線、３２（３２1〜３２m）・・・電源供給線、３３（３３1〜３３n）・・・信号線、４０・・・書込み走査部、５０・・・駆動走査部、６０・・・信号出力部、７０・・・表示パネル、ＷＳ（ＷＳ1〜ＷＳm）・・・書込み走査信号、ＤＳ（ＤＳ1〜ＤＳm）・・・電源供給線の電位（電源電位）
【図１】
2015060020.tif 000003
【図２】
2015060020.tif 000004
【図３】
2015060020.tif 000005
【図４】
2015060020.tif 000006
【図５】
2015060020.tif 000007
【図６】
2015060020.tif 000008
【図７】
2015060020.tif 000009
【図８】
2015060020.tif 000010
【図９】
2015060020.tif 000011
【図１０】
2015060020.tif 000012
【図１１】
2015060020.tif 000013
【図１２】
2015060020.tif 000014
【図１３】
2015060020.tif 000015
【図１４】
2015060020.tif 000016