(57)【要約】【課題】高感度設定の際においても特定の階調の色づきを抑制する。【解決手段】撮像素子１００２は２次元マトリックス状に配列された複数の画素２００８と、複数の画素から読み出されたアナログ信号とランプ信号とを比較して当該比較結果に応じてカウントを行って前記アナログ信号に応じたデジタル信号を出力するＡ／Ｄ変換回路２００３とを有しており、ＤＳＰ１００７はデジタル信号についてゲインアップを行う。タイミング制御部２００７はＣＰＵ１００４の制御下で、Ａ／Ｄ変換回路の動作を、ＤＳＰにおける入力ダイナミックレンジに応じた出力ダイナミックレンジで制御し、出力ダイナミックレンジと入力ダイナミックレンジとの差分に応じた電圧を最大電圧としてランプ信号の初期電圧を、ゲインアップを行わない場合に対してその設定を変更する。【選択図】図２
2015156613.tif 000002
【特許請求の範囲】
【請求項１】
２次元マトリックス状に配列された複数の画素と、前記複数の画素から読み出されたアナログ信号とランプ信号とを比較して当該比較結果に応じてカウントを行って前記アナログ信号に応じたデジタル信号を出力するＡ／Ｄ変換手段とを有する撮像素子と、前記デジタル信号についてゲイン調整を行うゲイン調整手段とを有する撮像装置であって、
前記Ａ／Ｄ変換手段の動作を、前記ゲイン調整手段における入力ダイナミックレンジに応じた出力ダイナミックレンジで制御する制御手段と、
前記出力ダイナミックレンジと前記入力ダイナミックレンジとの差分に応じた電圧を最大電圧として前記ランプ信号の初期電圧を、前記ゲイン調整を行わない場合に対してその設定を変更する第１の設定手段と、
を有することを特徴とする撮像装置。
【請求項２】
前記制御手段は、前記出力ダイナミックレンジを前記入力ダイナミックレンジと略等しくすることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第１の設定手段は、前記ランプ信号の初期電圧を、前記ゲイン調整を行わない場合に比べてその設定を高くすることを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
前記出力ダイナミックレンジと前記入力ダイナミックレンジとの差分に応じたカウント値を最大カウント値として前記比較結果に応じたカウントの開始タイミングを、前記ゲイン調整を行わない場合に対して変更する第２の設定手段を有することを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
【請求項５】
前記第２の設定手段は、前記カウントの開始タイミングを、前記ゲイン調整を行わない場合に比べて遅延させることを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記第２の設定手段は、前記カウントの開始タイミングを、前記ゲイン調整を行わない場合に比べて早くすることを特徴とする請求項４に記載の撮像装置。
【請求項７】
前記第１の設定手段の代わりに、前記出力ダイナミックレンジと前記入力ダイナミックレンジとの差分に応じた電圧を最大電圧として前記比較結果を得るための比較手段に入力する前記アナログ信号の初期電圧を、前記ゲイン調整を行わない場合に対してその設定を変更する第３の設定手段を有することを特徴とする請求項１、２および４〜６のいずれか１項に記載の撮像装置。
【請求項８】
前記第３の設定手段は、前記アナログ信号の初期電圧を、前記ゲイン調整を行わない場合に比べて高く設定することを特徴とする請求項７に記載の撮像装置。
【請求項９】
前記入力ダイナミックレンジに対応するＡ／Ｄ変換期間を最小として、当該Ａ／Ｄ変換期間の開始から所定の期間が経過すると、前記ランプ信号を生成するためのランプ信号生成手段に供給される電源を断とする電源断手段を有することを特徴とする請求項１〜８のいずれか１項に記載の撮像装置。
【請求項１０】
２次元マトリックス状に配列された複数の画素と、前記複数の画素から読み出されたアナログ信号とランプ信号とを比較して当該比較結果に応じてカウントを行って前記アナログ信号に応じたデジタル信号を出力するＡ／Ｄ変換手段とを有する撮像素子と、前記デジタル信号についてゲイン調整を行うゲイン調整手段とを有する撮像装置の制御方法であって、
前記Ａ／Ｄ変換手段の動作を、前記ゲイン調整手段における入力ダイナミックレンジに応じた出力ダイナミックレンジで制御する制御ステップと、
前記出力ダイナミックレンジと前記入力ダイナミックレンジとの差分に応じた電圧を最大電圧として前記ランプ信号の初期電圧を、前記ゲイン調整を行わない場合に対してその設定を変更する設定ステップと、
を有することを特徴とする制御方法。
【請求項１１】
２次元マトリックス状に配列された複数の画素と、前記複数の画素から読み出されたアナログ信号とランプ信号とを比較して当該比較結果に応じてカウントを行って前記アナログ信号に応じたデジタル信号を出力するＡ／Ｄ変換手段とを有する撮像素子と、前記デジタル信号についてゲイン調整を行うゲイン調整手段とを有する撮像装置で用いられる制御プログラムであって、
前記撮像装置が備えるコンピュータに、
前記Ａ／Ｄ変換手段の動作を、前記ゲイン調整手段における入力ダイナミックレンジに応じた出力ダイナミックレンジで制御する制御ステップと、
前記出力ダイナミックレンジと前記入力ダイナミックレンジとの差分に応じた電圧を最大電圧として前記ランプ信号の初期電圧を、前記ゲイン調整を行わない場合に対してその設定を変更する設定ステップと、
を実行させることを特徴とする制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、その、制御方法、および制御プログラムに関する。
【背景技術】
【０００２】
一般に、光を電気信号に変換する撮像素子は、デジタルビデオカメラ又はデジタルスチルカメラなどの撮像装置、そして、ファクシミリなどの種々の電子機器で用いられている。この撮像素子として、例えば、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の撮像素子が知られている。
【０００３】
ＣＭＯＳ型の撮像素子には、２次元マトリックス状に配列された複数の画素から読み出された電気信号（アナログ信号）を列毎に設けたＡ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換部においてデジタル信号に変換して出力するものがある（特許文献１参照）。
【０００４】
上記したＡ／Ｄ変換部には、入射光量に応じたアナログ信号が列毎の垂直信号線から入力され、垂直信号線の電圧が参照電圧（ランプ信号）と等しくなるまでの時間をカウントして、当該カウント値によってアナログ信号をデジタル信号に変換する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１１８６３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ここで、従来の撮像装置における出力の劣化について説明する。
【０００７】
図６は、従来の撮像装置における入射光量と出力との関係を説明するための図である。図６（ａ）は、従来の撮像装置で用いられる撮像素子における入射光量と出力との関係を示す図であり、図６（ｂ）は、撮像素子で用いられるランプ信号と時間との関係を示す図である。また、図６（ｃ）は、撮像素子の出力をゲインアップした際の撮像装置の出力を示す図であり、図６（ｄ）は、入射光量と撮像装置の出力との関係を示す図である。
【０００８】
前述のように、撮像素子は、入射光量に応じたアナログ信号をＡ／Ｄ変換してデジタル信号として出力する。一方、近年、撮像素子の高速化に伴って、例えば、図６（ａ）に示すように、入力レベル（入射光量）が低い領域ｙにおいて、撮像素子の出力においてリニアリティ（線形性）の劣化が発生し、特定の階調で色づきが発生することがある。
【０００９】
このようなリニアリティの劣化は、図６（ｂ）に示すように、ランプ信号の立ち上がり時に相当する期間ｙにおける過渡応答特性によって、ランプ信号のリニアリティが劣化して発生する。そして、このようなリニアリティの劣化はランプ信号の傾きが急峻になるほど顕著となる。
【００１０】
加えて、撮像素子の読み出しを行う際のフレームレートが高くなり、又は単時間当たりの読み出しデータ量が多くなると、Ａ／Ｄ変換期間を短縮する必要がある。そして、Ａ／Ｄ変換期間の短縮とランプ信号のリニアリティの劣化とはトレードオフの関係にある。
【００１１】
ところで、撮像素子から出力されるデジタル信号は、撮像装置に備えられたデジタルシグナルプロセッサ（ＤＳＰ）によってゲイン調整（例えば、アップ）されることがある。撮像素子においては、画素毎にカラーフィルタを備えるものがあり、この種の撮像素子では、カラーフィルタ毎に（つまり、画素出力毎に）ゲインアップを行ってホワイトバランスを合わせることが行われる。さらには、撮像素子の上限感度を超える高感度とするためゲインアップが行われる。
【００１２】
図６（ｃ）に示すように、ＤＳＰによるゲインアップは理想的にはリニアリティを有しているものの、実際にはリニアリティの劣化が発生する。つまり、図６（ｄ）に示すように、ＤＳＰによって撮像素子の出力をゲインアップする際、出力レンジＡの広範な領域でリニアリティの劣化が発生する。
【００１３】
例えば、“ＤＳＰゲインアップｘ１”（１倍のゲインアップ）の際、撮像装置の出力レンジＢにおいてリニアリティの劣化が発生し、“ＤＳＰゲインアップｘ２”（２倍のゲインアップ）においては、全域に相当する出力レンジＡでリニアリティの劣化が発生する。
【００１４】
図６（ａ）に示すように、撮像素子の出力では、高出力レベル部（出力領域Ｃ）に比べて低出力レベル部（出力領域Ｂ）においてリニアリティの劣化が顕著である。一方、図６（ｄ）に示す“ＤＳＰゲインアップｘ２”における撮像装置の出力において、撮像素子の出力におけるリニアリティの劣化が顕著な低出力レベル部（図６（ａ）に示す出力領域Ｂ）のみが用いられる結果、上述のような撮像装置の出力におけるリニアリティの劣化が生じる。
【００１５】
この結果、撮像装置の出力において、特に、高感度設定の際に特定の諧調に色づきが生じることがある。
【００１６】
本発明の目的は、高感度設定の際においても特定の階調の色づきを抑制することのできる撮像装置、その制御方法、および制御プログラムを提供することにある。
【課題を解決するための手段】
【００１７】
上記の目的を達成するため、本発明による撮像装置は、２次元マトリックス状に配列された複数の画素と、前記複数の画素から読み出されたアナログ信号とランプ信号とを比較して当該比較結果に応じてカウントを行って前記アナログ信号に応じたデジタル信号を出力するＡ／Ｄ変換手段とを有する撮像素子と、前記デジタル信号についてゲイン調整を行うゲイン調整手段とを有する撮像装置であって、前記Ａ／Ｄ変換手段の動作を、前記ゲイン調整手段における入力ダイナミックレンジに応じた出力ダイナミックレンジで制御する制御手段と、前記出力ダイナミックレンジと前記入力ダイナミックレンジとの差分に応じた電圧を最大電圧として前記ランプ信号の初期電圧を、前記ゲイン調整を行わない場合に対してその設定を変更する第１の設定手段と、を有することを特徴とする。
【００１８】
本発明による制御方法は、２次元マトリックス状に配列された複数の画素と、前記複数の画素から読み出されたアナログ信号とランプ信号とを比較して当該比較結果に応じてカウントを行って前記アナログ信号に応じたデジタル信号を出力するＡ／Ｄ変換手段とを有する撮像素子と、前記デジタル信号についてゲイン調整を行うゲイン調整手段とを有する撮像装置の制御方法であって、前記Ａ／Ｄ変換手段の動作を、前記ゲイン調整手段における入力ダイナミックレンジに応じた出力ダイナミックレンジで制御する制御ステップと、前記出力ダイナミックレンジと前記入力ダイナミックレンジとの差分に応じた電圧を最大電圧として前記ランプ信号の初期電圧を、前記ゲイン調整を行わない場合に対してその設定を変更する設定ステップと、を有することを特徴とする。
【００１９】
本発明による制御プログラムは、２次元マトリックス状に配列された複数の画素と、前記複数の画素から読み出されたアナログ信号とランプ信号とを比較して当該比較結果に応じてカウントを行って前記アナログ信号に応じたデジタル信号を出力するＡ／Ｄ変換手段とを有する撮像素子と、前記デジタル信号についてゲイン調整を行うゲイン調整手段とを有する撮像装置で用いられる制御プログラムであって、前記撮像装置が備えるコンピュータに、前記Ａ／Ｄ変換手段の動作を、前記ゲイン調整手段における入力ダイナミックレンジに応じた出力ダイナミックレンジで制御する制御ステップと、前記出力ダイナミックレンジと前記入力ダイナミックレンジとの差分に応じた電圧を最大電圧として前記ランプ信号の初期電圧を、前記ゲイン調整を行わない場合に対してその設定を変更する設定ステップと、を実行させることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、Ａ／Ｄ変換手段の動作を、ゲイン調整手段における入力ダイナミックレンジに応じた出力ダイナミックレンジで制御し、出力ダイナミックレンジと入力ダイナミックレンジとの差分に応じた電圧を最大電圧としてランプ信号の初期電圧を、ゲイン調整を行わない場合に対してその設定を変更する。これによって、高感度設定の際においても特定の階調の色づきを抑制することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施形態による撮像装置の一例についてその構成を示すブロック図である。
【図２】図１に示す撮像素子の構成についてその一例を示すブロック図である。
【図３】図２に示すＡＤ変換部の動作を説明するためのタイミングチャートである。
【図４】図２に示す撮像素子の入射光量とカメラの出力である映像信号のリニア特性を示す図である。
【図５】本発明の第２の実施形態に係るカメラで用いられる撮像素子に備えられたＡＤ変換部の動作を説明するためのタイミングチャートである。
【図６】従来の撮像装置における入射光量と出力との関係を説明するための図であり、（ａ）は従来の撮像装置で用いられる撮像素子における入射光量と出力との関係を示す図、（ｂ）は撮像素子で用いられるランプ信号と時間との関係を示す図、（ｃ）は撮像素子の出力をゲインアップした際の撮像装置の出力を示す図、（ｄ）は入射光量と撮像装置の出力との関係を示す図である。
【発明を実施するための形態】
【００２２】
以下に、本発明の実施の形態による撮像装置の一例について図面を参照して説明する。
【００２３】
［第１の実施形態］
図１は、本発明の第１の実施形態による撮像装置の一例についてその構成を示すブロック図である。
【００２４】
図示の撮像装置は、例えば、デジタルスチルカメラ（以下、単にカメラと呼ぶ）であり、撮像光学系（以下単に光学系と呼ぶ）１００１を有している。図示はしないが、この光学系１００１においては鏡筒にズームレンズおよび絞り機構などが配置されている。そして、光学系１００１を通過した光学像（被写体像）はＣＭＯＳ型の撮像素子１００２の受光面に結像する。
【００２５】
なお、光学系１００１は、後述するＣＰＵ１００４によって制御され、ＣＰＵ１００４は光学系１００１を駆動制御してオートフォーカス（ＡＦ）制御などを行う。
【００２６】
撮像素子１００２は、光学像に応じたデジタル信号を出力する。つまり、図示の撮像素子１００２は、ＯＢ（オプティカルブラック）クランプおよびＡ／Ｄ変換を行ってデジタル信号を出力する。そして、このデジタル信号は、撮像信号としてデジタルシグナルプロセッサ（ＤＳＰ）１００７に送られる。
【００２７】
ＣＰＵ１００４は、カメラ全体の制御を司る。ＣＰＵ１００４は、ＲＯＭ１００５に記録されたプログラムをＲＡＭ１００６に展開してカメラを制御する。また、ＣＰＵ１００４は、撮像素子１００２に対してＤＳＰ１００７の入力信号（つまり、撮像信号）に必要な入力レンジを信号ＤＲＡＭＧＥにより指示する。
【００２８】
なお、ＲＯＭ１００５にはカメラを制御するためのファームウェアなどのプログラムが記憶され、ＲＡＭ１００６は、カメラに係る制御情報などを一時的に格納するためのメモリとして用いられる。
【００２９】
前述のＤＳＰ１００７は、撮像素子１００２の出力である撮像信号について各種の信号処理を行って、所定のフォーマットの静止画又は動画の映像信号（例えば、ＹＵＶ信号）を生成する。外部インターフェース１００８には、各種のエンコーダおよびＤ／Ａ変換器が備えられ、外部要素（ここでは、ディスプレイ１０１２、メモリ媒体コントローラ１０１０、および操作パネル１０１１）と各種の制御信号およびデータを送受する。
【００３０】
ディスプレイ１０１２は、外部インターフェース１００８から送られる映像信号（画像データ）に応じた画像を表示する。当該ディスプレイ１０１２はカメラに組み込まれているが、ディスプレイ１０１２に加えて、外部インターフェース１００８から外部の表示装置（図示せず）に画像データを伝送して、画像を表示するようにしてもよい。
【００３１】
メモリ媒体コントローラ１０１０にはメモリ媒体１００９が装着される。メモリ媒体１００９は、例えば、メモリカードであり、メモリ媒体コントローラ１０１０はメモリ媒体１００９に画像データを保存する。さらに、メモリ媒体コントローラ１０１０はＣＰＵ１００４の制御下で、メモリ媒体１００９に保存された画像データを読み出す。
【００３２】
なお、メモリ媒体１００９として、メモリカードの他に、例えば、磁気又は光を用いたディスク媒体を用いることができる。
【００３３】
操作パネル１０１１は、撮影の際にユーザによって操作され、ユーザは操作パネル１０１１を用いて各種の指示を行う。そして、ＣＰＵ１００４は、操作パネル１０１１からの指示入力に応じてカメラを制御する。
【００３４】
図２は、図１に示す撮像素子１００２の構成について、その一例を示すブロック図である。
【００３５】
図示の撮像素子１００２は、前述のように、ＣＭＯＳ型の撮像素子である。そして、撮像素子１００２は、画素アレイ２００１、垂直走査部２００２、Ａ／Ｄ変換部２００３、参照電圧生成部（ランプ信号生成手段）２００４、水平走査部２００５、水平出力線２００６、タイミング制御部２００７、垂直出力線２０１５、およびアンプ基準電圧生成部２０１６を備えている。
【００３６】
Ａ／Ｄ変換部２００３は、列信号線（つまり、垂直出力線２０１５）毎にアンプ２０１４およびＡ／Ｄ変換回路２０１３を備えている。そして、Ａ／Ｄ変換回路２０１３の各々は、コンパレータ２００９およびアップ／ダウンカウンタ２０１１を有している。
【００３７】
タイミング制御部２００７は、ＣＰＵ１００４の制御下で垂直走査部２００２、Ａ／Ｄ変換部２００３、参照電圧生成部２００４、および水平走査部２００５の動作タイミングを制御する。なお、タイミング制御部２００７には、ＣＰＵ１００４からタイミング制御用クロックＭＣＬＫが供給される。
【００３８】
動作タイミング制御の際、タイミング制御部２００７は、アップ／ダウンカウンタ２０１１を動作させるための動作クロックＡＤＣＬＫをアップ／ダウンカウンタ２０１１に与えるとともに、アップ／ダウンカウンタ２０１１におけるアップカウントおよびダウンカウントを切り替える切り替え信号Ｄｏｗｎ  ｓｅｌｅｃｔをアップ／ダウンカウンタ２０１１に与える。なお、動作クロックＡＤＣＬＫは、参照電圧生成部２００４にも与えられる。
【００３９】
タイミング制御部２００７は、ＣＰＵ１００４から前述の信号ＤＲＡＮＧＥを受けて、アンプ基準電圧生成部２０１６に対してアンプ２０１４の出力電圧に関するオフセット設定値を送る。なお、信号ＤＲＡＮＧＥは、ＤＳＰ１００７の入力レンジを示す信号である。
【００４０】
画素アレイ２００１は、２次元マトリックス状に配列された複数の単位画素（以下単に画素と呼ぶ）２００８を有している。画素２００８の各々は、受光した光を信号電圧に変換して、当該信号電圧を列毎に設けられた列信号線（つまり、垂直出力線２０１５）に出力する。
【００４１】
垂直操作部２００２は、画像アレイ２００１においてその行を順次選択する垂直走査を行う。垂直出力線２０１５の各々にはアンプ２０１４が接続されており、当該アンプ２０１４には、アンプ基準電圧生成部２０１６からアンプ基準電圧が与えられる。このアンプ基準電圧生成部２０１６は、タイミング制御部２００７から送られるオフセット設定値に応じたオフセット信号（ＯＦＦＳＥＴ）をアンプ２０１４に送る。
【００４２】
このオフセット信号は、撮像素子１００２の出力レンジとＤＳＰの入力レンジとの差分に相当する信号である。そして、アンプ２０１４は、オフセット信号に応じて出力電圧のオフセット量を変更する。
【００４３】
アンプ２０１４は、垂直出力線２０１５の出力であるアナログ信号を増幅して、増幅信号としてコンパレータ２００９に送る。参照電圧生成部２００４からは参照電圧（つまり、ランプ信号）がコンパレータ２００９に供給されて、コンパレータ２００９は、垂直出力線２０１５の電圧（アナログ信号）および参照電圧（ランプ信号）を比較する。そして、コンパレータ２００９は、当該比較結果に応じた比較結果信号（ハイレベル（Ｈ）信号又はロー（Ｈ）レベル信号）を出力する。
【００４４】
図２には示されていないが、前述の動作クロックＡＤＣＬＫは分周部において分周され、アップ／ダウンカウンタ２０１１に複数のクロック信号が与えられる。アップ／ダウンカウンタ２０１１はクロック信号に応じて動作し、コンパレータ２００９の出力である比較結果信号をカウントしてそのカウント値を出力する。そして、アップ／ダウンカウンタ２０１１の出力であるカウント値は、メモリ（ＭＥＭ）２０１２に保持される。このようにして、Ａ／Ｄ変換部２００３は、Ａ／Ｄ変換によって複数の列信号線（垂直出力線２０１５）に出力された信号電圧に応じたデジタル信号を出力する。
【００４５】
水平走査部２００５は、タイミング制御部２００７の制御下で順次メモリ（ＭＥＭ）２０１２の読み出しを行って、水平出力線２００６にカウント値、つまり、デジタル信号を出力する。
【００４６】
図３は、図２に示すＡＤ変換部２００３の動作を説明するためのタイミングチャートである。
【００４７】
図３において、時刻ｔ１よりも前においては、参照電圧生成部２００４の出力であるランプ信号は初期値（初期電圧：ランプ信号基準電圧）に設定される。ここで、撮像素子１００２の出力（Ａ／Ｄ変換後）において、そのダイナミックレンジの広さはデジタル信号のビット長に比例する。ここでは、アップ／ダウンカウンタ２０１１の精度が１２ビットであるものとして説明する。
【００４８】
なお、Ａ／Ｄ変換の際のアップ／ダウンカウンタ２０１１のカウント速度は常に一定であるものとする。さらに、ランプ信号の傾きが変化すると、撮像素子１００２の出力は変化する。具体的には、一定時間当たりのランプ信号の電圧変化量が大きい程、撮像素子１００２の出力は低下し、一定時間当たりのランプ信号の電圧変化量が小さい程、撮像素子１００２の出力は上昇する。ここでは、説明の便宜上、Ａ／Ｄ変換の際に設定されるランプ信号の傾きは一定であるものとする。
【００４９】
さらに、撮像素子１００２におけるランプ信号のダイナミックレンジ（つまり、出力ダイナミックレンジ）を”ａ”とし、ＤＳＰ１００７における入力ダイナミックレンジを”ｂ”とした際、ランプ信号の基準電圧を画素出力基準電圧に対して（ａ−ｂ）分だけ（つまり、（ａ−ｂ）を最大電圧としてその分だけ）上方に設定する。これによって、Ｓ信号およびＮ信号のＡ／Ｄ変換期間をランプ信号のリニア期間(リニアリティが劣化しない期間)に収める。但し、実際のランプ信号においては、ランプ信号の傾きおよび電源など周辺回路の安定性などに起因して、リニア期間とノンリニア期間（リニアリティが劣化する期間）との比率が変化する。
【００５０】
以下の説明では、理想的にＳ信号およびＮ信号のＡ／Ｄ変換期間はランプ信号のリニア期間に収まるものとして説明するが、Ｓ信号およびＮ信号のＡ／Ｄ変換期間の一部がランプ信号のノンリニア期間と重なったとしても、従来に比べて特定の階調における色づきは改善される。
【００５１】
まず、タイミング制御部２００７は、参照電圧生成部２００４をタイミング制御して、時刻ｔ１において、Ｎ信号に係るＡ／Ｄ変換のランプ信号（Ｎ信号ＡＤ変換ランプ信号という）を立ち上げる。ここで、Ｎ信号とは、例えば、画素２００８をリセットした際に生じる信号をいう。
【００５２】
立ち上がり直後においてＮ信号ＡＤ変換ランプ信号は過渡応答特性を示し、直線ではないノンリニア期間が発生する（時刻ｔ１〜ｔ２）。このノンリニア期間においてＡ／Ｄ変換が行われると、入射光量に対して撮像素子１００２の出力がリニアリティ劣化を示す。
【００５３】
ノンリニア期間の長さは、Ｎ信号ＡＤ変換ランプ信号の傾きの大きさ（単位時間当たりの電圧変化量に相当）に依存し、その傾きが大きい程Ａ／Ｄ変換期間におけるノンリニア期間が長くなって、リニアリティ（直線性）が保たれた理想的なランプ信号からのずれ量が大きくなる。
【００５４】
時刻ｔ２において、Ｎ信号ＡＤ変換ランプ信号がリニア期間に入るものとする。撮像素子１００２の出力について良好なリニア特性を得るためには、Ｎ信号ＡＤ変換ランプ信号がリニア期間に入った後にＡ／Ｄ変換を行う必要がある。
【００５５】
従来、ランプ信号基準電圧は、ＤＳＰ１００７におけるゲイン設定に拘わらず、一定である。このため、図６で説明したように、ＤＳＰ１００７においてゲイン調整（ゲインアップ）を行うとリニアリティ劣化が顕著となって、特定の階調において色づきが発生する。
【００５６】
時刻ｔ３において、タイミング制御部２００７の制御下で、垂直走査部２００２は垂直走査を行って垂直信号線２０１５に画素２００８におけるＮ信号を読み出す。垂直出力信号線２０１５に読み出されたＮ信号はアンプ２０１４においてゲイン調整およびオフセット調整された後、コンパレータ２００９に入力される。
【００５７】
ここでは、オフセット調整におけるオフセット量はＤＳＰ１００７のゲインアップ設定に拘わらず一定であるとものとする。また、アンプ２０１４からコンパレータ２００９に入力される信号を画素出力とする。
【００５８】
時刻ｔ４において、Ｎ信号ＡＤ変換ランプ信号と画素出力の大きさが反転して、コンパレ―タ２００９の出力がＨレベルとなる。なお、コンパレ―タ２００９の出力制御はタイミング制御部２００７によって行われる。
【００５９】
コンパレ―タ２００９の出力がＨレベルとなると、アップ／ダウンカウンタ２０１１はＮ信号のカウントをダウンカウントによって開始する。アップ／ダウンカウンタ２０１１はコンパレ―タ２００９の出力がＨレベル期間中Ｎ信号のカウントを行う。
【００６０】
この期間（つまり、Ｈレベル期間）がＮ信号カウント期間である。また、時刻ｔ４からＮ信号ＡＤ変換ランプ信号が終了する時刻ｔ６までの期間がＮ信号Ａ／Ｄ変換期間である。
【００６１】
時刻ｔ５において、Ｎ信号ＡＤ変換ランプ信号と画素出力の関係が逆転して、コンパレータの出力はＬレベルとなる。これによって、アップ／ダウンカウンタ２０１１はダウンカウントを停止する。なお、Ｎ信号の出力に応じて、ダウンカウントの停止は時刻ｔ４〜ｔ６の間で変化する。そして、時刻ｔ６において、Ｎ信号ＡＤ変換期間が終了する。この際、Ｎ信号ＡＤ変換ランプ信号はランプ信号基準電圧に再設定される。
【００６２】
続いて、タイミング制御部２００７の制御下で、垂直走査部２００２は垂直走査を行って、時刻ｔ７〜ｔ８の期間において、垂直信号線２０１５に画素２００８のＳ信号を読み出す。なお、Ｓ信号とは、画素２００８における光電変換による信号（つまり、画像信号）である。
【００６３】
時刻ｔ９において、タイミング制御部２００７は、参照電圧生成部２００４をタイミング制御して、Ｓ信号に係るＡ／Ｄ変換のランプ信号（Ｓ信号ＡＤ変換ランプ信号という）を立ち上げる。ここでは、時刻ｔ９〜ｔ１０までの期間がＳ信号ＡＤ変換ランプ信号のノンリニア期間である。
【００６４】
時刻ｔ１１において、タイミング制御部２００７の制御下で、アップ／ダウンカウンタ２０１１はＳ信号のカウントを開始する。この際、タイミング制御部２００７は切り替え信号Ｄｏｗｎ  ｓｅｌｅｃｔをＬレベルとして、アップ／ダウンカウンタ２０１１によるアップカウントを行う。さらに、同一のタイミングで、Ｓ信号ＡＤ変換ランプ信号と画素出力の大きさが反転して、コンパレ―タ２００９の出力がＨレベルとなる。
【００６５】
コンパレ―タ２００９の出力がＨレベルとなると、アップ／ダウンカウンタ２０１１はＳ信号のカウントをアップカウントによって開始する。アップ／ダウンカウンタ２０１１は、コンパレ―タ２００９の出力がＨレベルの期間中Ｓ信号のカウントを行う。
【００６６】
この期間（つまり、Ｈレベル期間）がＳ信号カウント期間であり、時刻ｔ１１からＳ信号ＡＤ変換ランプ信号が終了する時刻ｔ１３までの期間がＳ信号ＡＤ変換期間である。
【００６７】
時刻ｔ１２において、Ｓ信号ＡＤ変換ランプ信号と画素出力との関係が逆転して、コンパレータ２００９の出力はＬレベルとなる。これによって、アップ／ダウンカウンタ２０１１はアップカウントを停止する。なお、Ｓ信号の出力に応じて、アップカウントの停止は時刻ｔ１１〜時刻ｔ１３の間で変化する。
【００６８】
いま、ＤＳＰ１００７におけるゲインアップが”×１”（１倍）である場合、アップ／ダウンカウンタ２０１１の精度を１２ビットとすると、その最大カウント値は４０９５ＬＳＢである。また、ＤＳＰ１００７のゲインアップが”×２”（２倍）である場合、図３に示す時刻ｔ１３までＳ信号のカウントを行うと、その最大カウント値は２０４７ＬＳＢである。
【００６９】
ＤＳＰ１００７によるゲインアップの際の最大カウント値は、ゲインアップ無しにおける最大カウント値に、上述のダイナミックレンジａとＤＳＰ１００７の入力ダイナミックレンジｂとの比を乗算した値に等しい。また、アップ／ダウンカウンタ２０１１のカウント値がＤＳＰ１００７の入力ダイナミックレンジ最大値に達した後、コンパレータの電源をオフすれば、省電力化につながる。つまり、ここでは、ＤＳＰ１００７の入力ダイナミックレンジに対応するＡ／Ｄ変換期間を最小として、当該Ａ／Ｄ変換期間の開始から所定の期間が経過すると、参照電圧生成部２００４をオフしてコンパレータ２００９を停止する。
【００７０】
なお、ランプ信号のカウント期間をＡ、ＤＳＰ１００７のダイナミックレンジ相当のカウント期間をＢとした場合、Ｎ信号カウント期間開始時刻およびＳ信号カウント期間開始時刻は、それぞれＮ信号ＡＤ変換ランプ信号の立ち上がりから（Ａ−Ｂ）経過後およびＳ信号ＡＤ変換ランプ信号の立ち上がりの後（Ａ−Ｂ）経過後とする。このようにＮ信号カウント期間開始時刻およびＳ信号カウント期間開始時刻を規定するのは、ＤＳＰ１００７のダイナミックレンジ相当のカウント期間Ｂがノンリニア期間に掛らなければよいからである。
【００７１】
さらに、ランプ基準電圧と画素出力基準電圧との差を小さくして、Ｎ信号カウント期間およびＳ信号カウント期間の開始時刻をランプ信号の立ち上げから（Ａ−Ｂ）経過後よりも前側とすることによって、Ｓ信号カウント値が最大値に達するタイミングを早めることができる。これによって、コンパレータ２００９の電源をより早くオフしてさらなる省電力化を実現することができる。
【００７２】
図４は、図２に示す撮像素子の入射光量とカメラの出力である映像信号のリニア特性を示す図である。
【００７３】
図４において、横軸は画素２００８に入射する光量を正規化した正規化光量レベルを示し、縦軸はカメラの出力レベル（装置出力レベル）を示す。装置出力レベルは、撮像素子１００２の出力（Ｓ信号−Ｎ信号）にＤＳＰ１００７においてゲインを乗算した出力である。図４においては、ＤＳＰ１００７におけるゲイン×１（１倍）のリニアリティ特性は、図６（ｄ）に示すリニアリティ特性に等しい。
【００７４】
以下の説明では、ＤＳＰ１００７のゲインを”×１”とした場合と”×２”とした場合の２つの特性について説明する。
【００７５】
まず、ＤＳＰ１００７のゲインを”×１”とした際には、画素２００８に対する入射光量ｘのダイナミックレンジに対して装置出力の出力レンジはＡとなる。この際には、低出力側における出力レンジＢにおいてリニアリティ劣化が見られる。
【００７６】
ここでは、リニアティの劣化領域は撮像素子１００２の出力レンジＢの範囲で発生している。このことはＡ／Ｄ変換の際に図６（ｂ）に示すランプ信号のレンジＢの領域を用いるためである。
【００７７】
さらに、高出力レベル側の撮像出力の出力レンジＣにおいてはリニアリティ劣化は見られない。このことは、Ａ／Ｄ変換の際に図６（ｂ）に示すランプ信号のレンジＣの領域を用いるためである。
【００７８】
ＤＳＰ１００７のゲインを”×２”とした際には、図３に関連して説明したように、ＤＳＰ１００７の入力レンジと撮像素子１００２のＡ／Ｄ変換レンジとの差分に相当する期間分、ランプ信号の開始からＳ信号ＡＤ変換期間の開始を遅延させる（つまり、カウントの開始タイミングを遅延させる）。これによって、ランプ信号のリニアリティ劣化がない図６（ｂ）に示すランプ信号のレンジＣの領域を用いることが可能となる。
【００７９】
この結果、画素２００８に対する入射光量ｙのダイナミックレンジに対して装置出力の出力レンジは”Ａ”となる。これによって、ＤＳＰ１００７はランプ信号のリニア期間においてＳ信号およびＮ信号の変換を行うことが可能となって、特に、高感度の際におけるリニアティ劣化を抑制することができる。
【００８０】
［第２の実施形態］
続いて、本発明の第２の実施形態に係るカメラについて説明する。
【００８１】
なお、第２の実施形態に係るカメラの構成は、図１に示すカメラと同様である。また、第２の実施形態に係るカメラで用いられる撮像素子の構成は、図２に示す撮像素子と同様である。よって、ここでは、カメラおよび撮像素子の構成についてはその説明を省略する。
【００８２】
図５は、本発明の第２の実施形態に係るカメラで用いられる撮像素子に備えられたＡ／Ｄ変換部２００３の動作を説明するためのタイミングチャートである。
【００８３】
図５に示すタイミングチャートにおいては、Ａ／Ｄ変換部２００３の通常出力領域における動作が示されている。ここでは、時刻ｔ１よりも前においては、画素出力基準電圧は参照電圧生成部２００４の出力であるランプ信号基準電圧と略等しく設定される。そして、画素出力に対して画素出力基準電圧から所定のオフセットを設定する。
【００８４】
このため、ＤＳＰ１００７によってゲインアップを行う際、撮像素子１００２におけるランプ信号のダイナミックレンジを”ａ”とし、ＤＳＰ１００７における入力ダイナミックレンジを”ｂ”とした場合、画素出力基準電圧に対して画素出力を（ａ−ｂ）分だけ下方に設定する。
【００８５】
これによって、Ｓ信号およびＮ信号のＡ／Ｄ変換期間をランプ信号のリニア期間に収める。但し、実際のランプ信号においては、ランプ信号の傾きおよび電源など周辺回路の安定性などに起因して、リニア期間とノンリニア期間との比率が変化する。
【００８６】
以下の説明では、理想的にＳ信号およびＮ信号のＡ／Ｄ変換期間はランプ信号のリニア期間に収まるとして説明するが、Ｓ信号およびＮ信号のＡ／Ｄ変換期間の一部がランプ信号のノンリニア期間と重なったとしても、従来に比べて特定の階調における色づきは改善される。
【００８７】
なお、時刻ｔ１〜ｔ１３までの動作については、図３で説明したタイミングチャートと同様であるので、ここでは説明を省略する。
【００８８】
このように、本発明の第２の実施形態では、ＤＳＰ１００７はランプ信号のリニア期間においてＳ信号およびＮ信号の変換を行うことが可能となって、特に、高感度の際におけるリニアティ劣化を抑制することができる。
【００８９】
［第３の実施形態］
次に、本発明の第３の実施形態に係るカメラについて説明する。
【００９０】
なお、第３の実施形態に係るカメラの構成は、図１に示すカメラと同様である。また、第３の実施形態に係るカメラで用いられる撮像素子の構成は、図２に示す撮像素子と同様である。よって、ここでは、カメラおよび撮像素子の構成についてはその説明を省略する。
【００９１】
ここでは、画素出力基準電圧を予め測定して、Ａ／Ｄ変換期間がノンリニア期間の領域外になるように設定する。これによって、ランプ信号の使用可能領域が狭くなり、さらに、アップ／ダウンカウンタ２０１１のカウント値の上限値が低くなるとともに、撮像素子１００２の出力レンジが狭くなる。
【００９２】
撮像素子１００２の出力について、ＤＳＰ１００７においてゲインアップを行うことによって、カメラでは最大出力を得ることができる。また、レンジが狭くなった結果として用いることができないカウント分を補うようにランプ信号の傾きを変更するようにしてもよい。これによって、カメラにおける出力レンジを保つことができる。
【００９３】
具体的に図５を用いて説明すると、撮像素子１００２の出力レンジ”ａ”に対して、ランプ信号の使用可能領域を狭くした後の出力レンジは”ｂ”に相当する。そして、比率ｂ／ａだけ、時間の経過に応じたランプ信号の変化量を小さくする。これによって、画素出力基準電圧の変更によって使用できないカウント分を補うことが可能となる。
【００９４】
この結果、本発明の第３の実施形態では、リニアリティの劣化を解消しつつ、ダイナミックレンジを確保することができる。
【００９５】
このように、本発明の実施の形態では、列毎にＡ／Ｄ変換回路を備えて、Ａ／Ｄ変換回路が列毎の出力値とランプ波形との比較を行って、その結果に応じてカウントを行いデジタル信号に変換する際、ランプ信号の立ち上がりにおける過渡特性によるリニアリティ劣化を回避して、高感度設定の際における特定の階調の色づきを抑制することができる。
【００９６】
上述の説明から明らかなように、図１および図２に示す例では、ＣＰＵ１００４およびＤＳＰ１００７がゲイン調整手段として機能する。また、ＣＰＵ１００４およびタイミング制御部２００７は制御手段、第１の設定手段、第２の設定手段、および第３の設定手段として機能する。さらに、ＣＰＵ１００４およびタイミング制御部２００７は電源断手段として機能する。
【００９７】
以上、本発明について実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。
【００９８】
例えば、上記の実施の形態の機能を制御方法として、この制御方法を撮像装置に実行させるようにすればよい。また、上述の実施の形態の機能を有するプログラムを制御プログラムとして、当該制御プログラムを撮像装置が備えるコンピュータに実行させるようにしてもよい。なお、制御プログラムは、例えば、コンピュータに読み取り可能な記録媒体に記録される。
【００９９】
上記の制御方法および制御プログラムの各々は、少なくとも制御ステップおよび設定ステップを有している。
【０１００】
また、本発明は、以下の処理を実行することによっても実現される。つまり、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種の記録媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵなど）がプログラムを読み出して実行する処理である。
【符号の説明】
【０１０１】
１００２  撮像素子
１００７  ＤＳＰ
２００１  画素アレイ
２００３  Ａ／Ｄ変換部
２００４  参照電圧生成部
２００７  タイミング制御部
２００８  単位画素
２００９  コンパレータ
２０１１  アップ／ダウンカウンタ
２０１６  アンプ基準電圧生成部
【図１】
2015156613.tif 000003
【図２】
2015156613.tif 000004
【図３】
2015156613.tif 000005
【図４】
2015156613.tif 000006
【図５】
2015156613.tif 000007
【図６】
2015156613.tif 000008