(57)【要約】【課題】より低背化を図る。【解決手段】固体撮像素子は、画素ごとにフォトダイオードが形成される半導体基板と、半導体基板に対して光が照射される光照射面に積層され、少なくともフォトダイオードが配置されている箇所が開口するように形成される遮光膜と、半導体基板の光照射面および遮光膜を覆うように積層され、光を吸収して電荷を発生する光電変換膜とを備える。そして、光電変換膜は、半導体基板において光を吸収する吸収率よりも高い吸収率を有する材料により構成される。本技術は、例えば、CMOSイメージセンサに適用できる。【選択図】図１
2015082510.tif 000002
【特許請求の範囲】
【請求項１】
画素ごとにフォトダイオードが形成される半導体基板と、
前記半導体基板に対して光が照射される光照射面に積層され、少なくとも前記フォトダイオードが配置されている箇所が開口するように形成される遮光膜と、
前記半導体基板の前記光照射面および前記遮光膜を覆うように積層され、前記光を吸収して電荷を発生する光電変換膜と
を備え、
前記光電変換膜は、前記半導体基板において光を吸収する吸収率よりも高い吸収率を有する材料により構成される
固体撮像素子。
【請求項２】
前記光電変換膜の表面が平坦化されている
請求項１に記載の固体撮像素子。
【請求項３】
前記遮光膜に対して負バイアスが印加される
請求項１に記載の固体撮像素子。
【請求項４】
前記画素の平面的な配置に応じて、前記固体撮像素子の端部近傍に配置されている前記画素では、前記遮光膜の配置位置が前記固体撮像素子の中央側に移動するように調整される
請求項１に記載の固体撮像素子。
【請求項５】
前記遮光膜は、前記フォトダイオードから転送される電荷を一時的に保持するメモリ部、および、前記フォトダイオードから転送される電荷を電圧に変換する電荷検出部を少なくとも覆うように形成される
請求項１に記載の固体撮像素子。
【請求項６】
前記遮光膜は、前記フォトダイオードから転送される電荷を一時的に保持するメモリ部を少なくとも覆うように形成される
請求項１に記載の固体撮像素子。
【請求項７】
前記遮光膜を覆うように、光の反射率が高い高反射膜が形成される
請求項１に記載の固体撮像素子。
【請求項８】
前記光電変換膜上に積層され、前記画素ごとに所定の色の光を透過するカラーフィルタ層
をさらに備え、
前記カラーフィルタ層における色に対応して、前記画素ごとに、前記遮光膜の膜厚、並びに、前記遮光膜を覆うように形成される膜の膜厚および反射率が異なって形成される
請求項１に記載の固体撮像素子。
【請求項９】
前記光照射面は、前記半導体基板に対して配線層が積層される面を表面としたときの裏面である
請求項１に記載の固体撮像素子。
【請求項１０】
画素ごとにフォトダイオードが形成される半導体基板に対して光が照射される光照射面に、少なくとも前記フォトダイオードが配置されている箇所が開口するように形成される遮光膜を積層し、
前記半導体基板の前記光照射面および前記遮光膜を覆うように、前記光を吸収して電荷を発生する光電変換膜を積層する
ステップを含み、
前記光電変換膜は、前記半導体基板において光を吸収する吸収率よりも高い吸収率を有する材料により構成される
固体撮像素子の製造方法。
【請求項１１】
画素ごとにフォトダイオードが形成される半導体基板と、
前記半導体基板に対して光が照射される光照射面に積層され、少なくとも前記フォトダイオードが配置されている箇所が開口するように形成される遮光膜と
前記半導体基板の前記光照射面および前記遮光膜を覆うように積層され、前記光を吸収して電荷を発生する光電変換膜と
を有し、
前記光電変換膜は、前記半導体基板において光を吸収する吸収率よりも高い吸収率を有する材料により構成される
固体撮像素子を備える電子機器。
【請求項１２】
前記光電変換膜の表面が平坦化されている
請求項１１に記載の電子機器。
【請求項１３】
前記遮光膜に対して負バイアスが印加される
請求項１１に記載の電子機器。
【請求項１４】
前記画素の平面的な配置に応じて、前記固体撮像素子の端部近傍に配置されている前記画素では、前記遮光膜の配置位置が前記固体撮像素子の中央側に移動するように調整される
請求項１１に記載の電子機器。
【請求項１５】
前記遮光膜は、前記フォトダイオードから転送される電荷を一時的に保持するメモリ部、および、前記フォトダイオードから転送される電荷を電圧に変換する電荷検出部を少なくとも覆うように形成される
請求項１１に記載の電子機器。
【請求項１６】
前記遮光膜は、前記フォトダイオードから転送される電荷を一時的に保持するメモリ部を少なくとも覆うように形成される
請求項１１に記載の電子機器。
【請求項１７】
前記遮光膜を覆うように、光の反射率が高い高反射膜が形成される
請求項１１に記載の電子機器。
【請求項１８】
前記光電変換膜上に積層され、前記画素ごとに所定の色の光を透過するカラーフィルタ層
をさらに備え、
前記カラーフィルタ層における色に対応して、前記画素ごとに、前記遮光膜の膜厚、並びに、前記遮光膜を覆うように形成される膜の膜厚および反射率が異なって形成される
請求項１１に記載の電子機器。
【請求項１９】
前記光照射面は、前記半導体基板に対して配線層が積層される面を表面としたときの裏面である
請求項１１に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像素子および製造方法、並びに電子機器に関し、特に、より低背化を図ることができるようにした固体撮像素子および製造方法、並びに電子機器に関する。
【背景技術】
【０００２】
従来、デジタルスチルカメラやデジタルビデオカメラなどの撮像機能を備えた電子機器においては、例えば、CCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像素子が使用されている。固体撮像素子は、光電変換を行うＰＤ（photodiode：フォトダイオード）と複数のトランジスタとが組み合わされた画素を有しており、平面的に配置された複数の画素から出力される画素信号に基づいて画像が構築される。
【０００３】
また、従来のCMOSイメージセンサでは、画素の行ごとに順次、ＰＤから電荷を転送して画素信号の読み出しを行うローリングシャッタ方式により駆動されていた。これに対し、近年、全てのＰＤから略同一のタイミングで電荷を転送し、画素ごとに設けられたメモリ部において電荷を保持して、画素の行ごとに順次、画素信号の読み出しを行うグローバルシャッタ方式による駆動が可能なCMOSイメージセンサが開発されている。このようなCMOSイメージセンサでは、シリコン基板に形成されるメモリ部に対する遮光性が必要となる。
【０００４】
一方、ＰＤが形成されるシリコン基板上に、光電変換膜（例えば、CIGS（CuInGaS2：Copper Indium Gallium DiSelenide）膜）を積層する構造を有した固体撮像素子が開発されている（特許文献１および２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−６４８２２号公報
【特許文献２】特開２０１３−２６３３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上述したようなグローバルシャッタ方式による駆動が可能なCMOSイメージセンサにおいて、シリコン基板上に光電変換膜を積層する構造を採用する構成では、光電変換膜により光を吸収することで、シリコン基板に形成されるメモリ部に対する遮光を行うことができる。即ち、光電変換膜が、メモリ部に対する遮光性を兼ねた構造を有した固体撮像素子が開発されている。そして、光電変換膜の遮光性能を向上させるためには、光電変換膜を厚膜化することが有効である。
【０００７】
しかしながら、例えば、CIGSによる光電変換膜により完全にメモリ部を遮光するには、１μｍまたは１μｍ以上の膜厚が必要となる。この厚膜化によって、成膜および加工工程への負荷が増加することになる。さらに、固体撮像素子の厚みが増す（高背化する）ことによって、最終製品への組み込みの際における自由度が低下することになる。
【０００８】
本開示は、このような状況に鑑みてなされたものであり、より低背化を図ることができるようにするものである。
【課題を解決するための手段】
【０００９】
本開示の一側面の固体撮像素子は、画素ごとにフォトダイオードが形成される半導体基板と、前記半導体基板に対して光が照射される光照射面に積層され、少なくとも前記フォトダイオードが配置されている箇所が開口するように形成される遮光膜と、前記半導体基板の前記光照射面および前記遮光膜を覆うように積層され、前記光を吸収して電荷を発生する光電変換膜とを備え、前記光電変換膜は、前記半導体基板において光を吸収する吸収率よりも高い吸収率を有する材料により構成される。
【００１０】
本開示の一側面の製造方法は、画素ごとにフォトダイオードが形成される半導体基板に対して光が照射される光照射面に、少なくとも前記フォトダイオードが配置されている箇所が開口するように形成される遮光膜を積層し、前記半導体基板の前記光照射面および前記遮光膜を覆うように、前記光を吸収して電荷を発生する光電変換膜を積層するステップを含み、前記光電変換膜は、前記半導体基板において光を吸収する吸収率よりも高い吸収率を有する材料により構成される。
【００１１】
本開示の一側面の電子機器は、画素ごとにフォトダイオードが形成される半導体基板と、前記半導体基板に対して光が照射される光照射面に積層され、少なくとも前記フォトダイオードが配置されている箇所が開口するように形成される遮光膜と前記半導体基板の前記光照射面および前記遮光膜を覆うように積層され、前記光を吸収して電荷を発生する光電変換膜とを有し、前記光電変換膜は、前記半導体基板において光を吸収する吸収率よりも高い吸収率を有する材料により構成される固体撮像素子を備える。
【００１２】
本開示の一側面においては、画素ごとにフォトダイオードが形成される半導体基板に対して光が照射される光照射面に、少なくともフォトダイオードが配置されている箇所が開口するように形成される遮光膜が積層され、半導体基板の光照射面および遮光膜を覆うように、光を吸収して電荷を発生する光電変換膜が積層される。そして、光電変換膜は、半導体基板において光を吸収する吸収率よりも高い吸収率を有する材料により構成される。
【発明の効果】
【００１３】
本開示の一側面によれば、より低背化を図ることができる。
【図面の簡単な説明】
【００１４】
【図１】本技術を適用した固体撮像素子の第１の実施の形態の構成例を示す図である。
【図２】固体撮像素子の製造方法における第１乃至第３の工程を説明する図である。
【図３】固体撮像素子の製造方法における第４乃至第６の工程を説明する図である。
【図４】固体撮像素子の第２の実施の形態の構成例を示す図である。
【図５】固体撮像素子の第３の実施の形態の構成例を示す図である。
【図６】固体撮像素子の第４の実施の形態の構成例を示す図である。
【図７】固体撮像素子の第５の実施の形態の構成例を示す図である。
【図８】固体撮像素子の第６の実施の形態の構成例を示す図である。
【図９】固体撮像素子の第７の実施の形態の構成例を示す図である。
【図１０】遮光膜の形状が異なる画素を備える固体撮像素子の変形例を示す図である。
【図１１】固体撮像素子の第８の実施の形態の構成例を示す図である。
【図１２】画素共有構造が採用されていない構成における遮光膜の形状を示す図である。
【図１３】２画素共有構造および４画素共有構造における遮光膜の形状を示す図である。
【図１４】固体撮像素子の第９の実施の形態の構成例を示す図である。
【図１５】電子機器に搭載される撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１５】
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【００１６】
図１は、本技術を適用した固体撮像素子の第１の実施の形態の構成例を示す図である。図１Ａには、固体撮像素子の断面的な構成例が示されており、図１Ｂには、固体撮像素子の平面的な構成例が示されている。
【００１７】
固体撮像素子１１は、平面的にアレイ状に配置された複数の画素１２を有して構成される。図１Ａには、２つの画素１２−１および１２−２が配置され領域における断面的な構成が示されており、図１Ｂには、４つの画素１２−１乃至１２−４が配置された領域における平面的な構成が示されている。なお、以下、適宜、画素１２−１乃至１２−４を、それぞれ区別する必要がない場合、単に、画素１２と称する。また、画素１２を構成する各部についても同様とする。さらに、図１Ａにおいて上側を向く固体撮像素子１１の面に対して光が照射され、以下、適宜、この面を光照射面と称する。また、図１において下側を向く固体撮像素子１１の面に対して、図示しない配線層が積層され、以下、適宜、この面を配線層積層面と称する。
【００１８】
図１Ａに示すように、固体撮像素子１１は、半導体基板１３に光電変換膜１４が積層されて構成される。
【００１９】
半導体基板１３は、例えば、高純度シリコンの単結晶が薄くスライスされたシリコンウェハである。半導体基板１３の内部には、画素１２ごとに、ＰＤ２１、チャネル領域２２、メモリ部２３、チャネル領域２４、およびＦＤ（Floating Diffusion：フローティングディフュージョン）部２５が形成され、半導体基板１３の配線層積層面には、図示しない絶縁層を介してゲート電極２６、電極２７、ゲート電極２８、およびゲート電極２９が積層される。
【００２０】
また、半導体基板１３の光照射面に対して画素１２ごとに、絶縁膜３１、遮光膜３２、および低反射膜３３が積層された上に、光電変換膜１４が形成される。
【００２１】
光電変換膜１４は、半導体基板１３に画素１２が配置される領域において、半導体基板１３の光照射面と半導体基板１３に積層される遮光膜３２との全面を覆うように積層され、固体撮像素子１１に照射される光を光電変換し、画素１２ごとに、受光量に応じた電荷を発生する。そして、固体撮像素子１１では、光電変換膜１４として、シリコン（Si）だけでなく、シリコンよりも光の吸収率の高い材料（膜種）が用いられる。即ち、光電変換膜１４としては、例えば、GaAs，InP，CuInGaS，CuInGaSe，AgInGaSe2，FeS2，Cu2S，SnS2，BaSi2，GaP、またはInGaPなどの複数の元素により構成される化合物を用いることができる。
【００２２】
ＰＤ２１は、例えば、Ｐ型の半導体基板１３にｎ型の不純物をイオン注入することにより形成されるｎ型領域により構成され、ｐｎ接合による光電変換を行う。また、ＰＤ２１を構成するｎ型領域の少なくとも一部が半導体基板１３の配線層積層面に向かって延在し、チャネル領域２２に隣接するように形成される。このようにチャネル領域２２に隣接するように延在するｎ型領域が、ＰＤ２１で発生した電荷、および、ＰＤ２１に接続する光電変換膜１４で発生した電荷を転送する経路となる。
【００２３】
チャネル領域２２は、ＰＤ２１に隣接するように半導体基板１３の配線層積層面側に形成され、ＰＤ２１からメモリ部２３に電荷を転送する経路を形成する。
【００２４】
メモリ部２３は、チャネル領域２２に隣接するように半導体基板１３の配線層積層面側に形成され、チャネル領域２２を介してＰＤ２１から転送されてくる電荷を一時的に保持する。
【００２５】
チャネル領域２４は、メモリ部２３に隣接するように半導体基板１３の配線層積層面側に形成され、メモリ部２３からＦＤ部２５に電荷を転送する経路を形成する。
【００２６】
ＦＤ部２５は、図示しない増幅トランジスタに接続され、所定の電荷容量を有する浮遊拡散領域であり、ＰＤ２１から転送される電荷を一時的に蓄積する。また、ＦＤ部２５は、電荷を電圧に変換する電荷検出部であり、ＦＤ部２５に蓄積される電荷が増幅トランジスタにおいて電圧に変換される。
【００２７】
ゲート電極２６は、チャネル領域２２に対応する位置に配置され、ＰＤ２１からメモリ部２３への電荷転送を行う転送トランジスタを構成する。例えば、ゲート電極２６に所定の電位が印加されると、ＰＤ２１に蓄積されている電荷が、チャネル領域２２を介してメモリ部２３に転送される。また、固体撮像素子１１では、例えば、全ての画素１２において、ＰＤ２１からメモリ部２３に略同一のタイミングで一斉に電荷が転送される。
【００２８】
電極２７は、メモリ部２３に対応する位置に配置され、電極２７に所定の電位が印加されることによってメモリ部２３のポテンシャルを深くし、ＰＤ２１からの電荷の転送をアシストする。
【００２９】
ゲート電極２８は、チャネル領域２４に対応する位置に配置され、メモリ部２３からＦＤ部２５への電荷転送を行う転送トランジスタを構成する。例えば、ゲート電極２８に所定の電位が印加されると、メモリ部２３に蓄積されている電荷が、チャネル領域２４を介してＦＤ部２５に転送される。また、固体撮像素子１１では、例えば、画素１２の列ごとに順次、メモリ部２３からＦＤ部２５に電荷が転送されて、画素信号が読み出される。
【００３０】
ゲート電極２９は、ＦＤ部２５に隣接する位置に配置され、ＦＤ部２５に蓄積されている電荷を排出してＦＤ部２５をリセットするリセットトランジスタを構成する。例えば、ゲート電極２９に所定の電位が印加されると、ＦＤ部２５に蓄積されている電荷が、図示しない電源電圧に排出される。
【００３１】
絶縁膜３１は、例えば、絶縁性を備えた酸化膜により形成され、半導体基板１３の光照射面に対して積層され、半導体基板１３と遮光膜３２とを絶縁する。
【００３２】
遮光膜３２は、絶縁膜３１を介して半導体基板１３に積層される。遮光膜３２は、例えば、タングステン（Ｗ）などの遮光性を備えた金属により形成される。また、遮光膜３２は、図１Ｂに示すように、ＰＤ２１が配置される領域に対応した開口部が設けられており、ＰＤ２１以外の各部、例えば、メモリ部２３およびＦＤ部２５を遮光する。
【００３３】
低反射膜３３は、光の反射率が低い膜であり、遮光膜３２を覆うように形成され、遮光膜３２に照射される光の反射を抑制する。
【００３４】
以上のように構成される固体撮像素子１１は、遮光膜３２を設ける構造とすることにより、メモリ部２３に対する遮光を光電変換膜１４だけで行う構造よりも、光電変換膜１４を薄膜化することができる。また、固体撮像素子１１では、光電変換膜１４としてシリコンよりも光の吸収率の高い膜種を用いることにより、光電変換膜１４にシリコンを用いる構成と比較して、光電変換膜１４を薄膜化することができる。
【００３５】
例えば、上述したように、CIGSによる光電変換膜により完全にメモリ部２３を遮光するには、１μｍまたは１μｍ以上の膜厚が必要とされる。これに対し、固体撮像素子１１では、遮光膜３２を設けるとともに、光電変換膜１４としてシリコンよりも光の吸収率の高い膜種を用いることで、膜厚が１μｍ未満であっても、メモリ部２３を確実に遮光することができる。
【００３６】
このように、光電変換膜１４を薄膜化するのに伴って、固体撮像素子１１の低背化を図ることができ、例えば、電子機器などに組み込む際の自由度を向上させることができる。
【００３７】
また、固体撮像素子１１では、遮光膜３２を低反射膜３３で覆う構成とすることにより、遮光膜３２で反射した光が、図示しない光学系で反射することにより発生するゴーストを抑制することができる。
【００３８】
また、固体撮像素子１１では、半導体基板１３の光照射面の全面を光電変換膜１４で覆う構成とし、ＰＤ２１で光電変換を行うのに加えて、光電変換膜１４において光電変換を行うことによって、画素１２の感度を向上させることができる。さらに、光電変換膜１４の表面を平坦な形状にすることによって、光電変換膜１４に対して積層するフィルタ（図示せず）などの加工を容易に行うことができるとともに、感度の向上を図ることができる。
【００３９】
次に、図２および図３を参照して、固体撮像素子１１の製造方法について説明する。
【００４０】
まず、第１の工程において、図２Ａに示すように、半導体基板１３に対して画素１２ごとに、ＰＤ２１、チャネル領域２２、メモリ部２３、チャネル領域２４、およびＦＤ部２５が形成される。また、半導体基板１３の配線層積層面に積層するように、図示しない絶縁層を介してゲート電極２６、電極２７、ゲート電極２８、およびゲート電極２９が形成される。そして、半導体基板１３の光照射面側にＰＤ２１が現れるように、半導体基板１３の裏面（配線層が積層される面を表面としたときの裏となる面）が研磨される。
【００４１】
第２の工程において、図２Ｂに示すように、半導体基板１３の光照射面に対して絶縁膜３１となる材料が一面に成膜され、絶縁膜層４１が形成される。
【００４２】
第３の工程において、図２Ｃに示すように、第２の工程で形成された絶縁膜層４１に対して遮光膜３２となる材料（例えば、タングステンなど）が一面に成膜され、遮光膜層４２が形成される。
【００４３】
第４の工程において、図３Ａに示すように、図２Ｃの絶縁膜層４１に対する加工（フォトリソグラフィおよびドライエッチング）が行われることで、例えば、図１Ｂに示したような開口部となる部分が絶縁膜層４１から除去され、遮光膜３２が形成される。
【００４４】
第５の工程において、図３Ｂに示すように、絶縁膜層４１および遮光膜３２に対して低反射膜３３となる材料が一面に成膜され、低反射膜層４３が形成される。
【００４５】
第６の工程において、図３Ｃに示すように、絶縁膜層４１および低反射膜層４３に対する加工（フォトリソグラフィおよびドライエッチング）が行われ、絶縁膜３１および低反射膜３３が形成される。このとき、半導体基板１３の光照射面から絶縁膜層４１を除去する際のダメージを除去するためのクリーニングを行う必要がある。
【００４６】
その後、半導体基板１３の光照射面側の全面に対して光電変換膜１４が積層され、光電変換膜１４の表面を平坦化する処理を行うことにより、図１に示すような固体撮像素子１１が製造される。
【００４７】
次に、図４は、固体撮像素子の第２の実施の形態の構成例を示す図である。なお、図４に示されている固体撮像素子１１Ａについて、図１の固体撮像素子１１と共通する構成については、同一の符号を付しており、その詳細な説明は省略する。
【００４８】
図４に示すように、固体撮像素子１１Ａは、半導体基板１３に光電変換膜１４Ａが積層されて構成され、画素１２Ａごとに、ＰＤ２１、チャネル領域２２、メモリ部２３、チャネル領域２４、ＦＤ部２５、ゲート電極２６、電極２７、ゲート電極２８、ゲート電極２９、絶縁膜３１、遮光膜３２、および低反射膜３３が形成される点で、図１の固体撮像素子１１と同様に構成されている。一方、固体撮像素子１１Ａは、光電変換膜１４Ａの形状が、図１の固体撮像素子１１の光電変換膜１４と異なるものとされている。
【００４９】
即ち、図１の固体撮像素子１１では、光電変換膜１４の表面が平坦に形成されていたのに対し、固体撮像素子１１Ａでは、光電変換膜１４Ａの表面が画素１２Ａごとに上方に向かって凸形状の曲面となるように形成されている。具体的には、図１の固体撮像素子１１では、光電変換膜１４を成膜した後に、光電変換膜１４の表面を平坦化する処理が施されていたのに対し、固体撮像素子１１Ａでは、その平坦化する処理を行わない状態のままで光電変換膜１４Ａが形成されている。
【００５０】
つまり、光電変換膜１４Ａを成膜する際に、半導体基板１３の表面から成長するように光電変換膜１４Ａが成膜されるため、低反射膜３３が形成されている領域では、半導体基板１３の表面よりも光電変換膜１４Ａの成膜が行われるのが遅れることになる。そのため、半導体基板１３の表面が露出している領域における膜厚が厚くなり、低反射膜３３が形成されている領域における光電変換膜１４Ａの膜厚が薄くなるように光電変換膜１４Ａが形成される。なお、光電変換膜１４Ａの形状は、プロセス条件により制御可能であり、垂直に近い形状となるように、または、傾斜の角度が小さな形状になるように、様々な形状となるように光電変換膜１４Ａを成膜することができる。
【００５１】
このように構成される固体撮像素子１１Ａは、図１の固体撮像素子１１と同様に、遮光膜３２を設けるとともに、光電変換膜１４Ａに吸収係数の高い材料を用いることで、光電変換膜１４を薄膜化することができ、低背化を図ることができる。
【００５２】
次に、図５は、固体撮像素子の第３の実施の形態の構成例を示す図である。なお、図５に示されている固体撮像素子１１Ｂについて、図１の固体撮像素子１１と共通する構成については、同一の符号を付しており、その詳細な説明は省略する。
【００５３】
図５に示すように、固体撮像素子１１Ｂは、半導体基板１３に光電変換膜１４が積層されて構成され、画素１２Ｂごとに、ＰＤ２１、チャネル領域２２、メモリ部２３、チャネル領域２４、ＦＤ部２５、ゲート電極２６、電極２７、ゲート電極２８、ゲート電極２９、絶縁膜３１、遮光膜３２、および低反射膜３３が形成される点で、図１の固体撮像素子１１と同様に構成されている。
【００５４】
一方、固体撮像素子１１Ｂは、半導体基板１３の内部の配線層積層面側に、Ｐ型の不純物濃度が半導体基板１３よりも濃い領域（拡散層）であるＰ型領域３４が形成され、Ｐ型領域３４に対応する半導体基板１３の配線層積層面に電極３５が積層されている点で、図１の固体撮像素子１１と異なる構成とされている。さらに、固体撮像素子１１Ｂでは、遮光膜３２および電極３５に負バイアスが印加されるように構成されている点で、図１の固体撮像素子１１と異なる構成とされている。
【００５５】
即ち、固体撮像素子１１Ｂは、遮光膜３２に負バイアスを印加することで、光電変換膜１４に電位勾配を設けることができるように構成されている。これにより、遮光膜３２の近傍にｐ領域が形成される一方、遮光膜３２の開口部の中央領域には、半導体基板１３のｎ型から拡がるように空乏層３６が形成される。さらに、半導体基板１３の配線層積層面にある電極３５に負バイアスを印加する（またはＧＮＤとする）ことで、遮光膜３２の近傍におけるホール（ｈ＋）が半導体基板１３を通り抜けてＰ型領域３４に逃げるためのアシストとなり、ＰＤ２１においてエレクトロン（ｅ−）を収集し易くなる。これにより、固体撮像素子１１Ｂでは、画素１２Ｂの高感度化を図ることができる。さらに、半導体基板１３の表面のピニング効果があるため、固体撮像素子１１Ｂでは、半導体基板１３側のノイズを低減することができる。
【００５６】
また、固体撮像素子１１Ｂは、図１の固体撮像素子１１と同様に、遮光膜３２を設けるとともに、光電変換膜１４に吸収係数の高い材料を用いることで、光電変換膜１４を薄膜化することができ、低背化を図ることができる。
【００５７】
なお、固体撮像素子１１Ｂにおいて、画素１２Ｂごとに、Ｐ型領域３４および電極３５を設ける構成とするのに替えて、例えば、固体撮像素子１１Ｂの周辺領域にまとまったコンタクト層を形成し、そのコンタクト層に負バイアスを印加するような構成としてもよい。
【００５８】
次に、図６は、固体撮像素子の第４の実施の形態の構成例を示す図である。なお、図６に示されている固体撮像素子１１Ｃについて、図１の固体撮像素子１１と共通する構成については、同一の符号を付しており、その詳細な説明は省略する。
【００５９】
図６Ａには、固体撮像素子１１Ｃの中央に配置される画素１２Ｃ−１および１２Ｃ−２の断面的な構成例が示されており、図６Ｂには、固体撮像素子１１Ｃの端部近傍に配置される画素１２Ｃ−３および１２Ｃ−４の断面的な構成例が示されている。
【００６０】
また、図６において、固体撮像素子１１Ｃの光照射面に対して照射される光の向きが白抜きの矢印で示されている。つまり、固体撮像素子１１Ｃの中央においては、光照射面に対して略垂直に光が照射される。一方、固体撮像素子１１Ｃの端部近傍においては、光照射面に対して斜め方向（中央から端部に向かうように斜めとなる方向）から光が照射される。このように、照射される光の向きが異なることによって、光学系に配置されるレンズ（図示せず）による瞳位置が、画素１２Ｃの位置によって異なることになる。
【００６１】
従って、固体撮像素子１１Ｃは、光の入射方向に従って、つまり、瞳位置に従って、ＰＤ２１に対する遮光膜３２の配置位置が調整されるように構成される。例えば、固体撮像素子１１Ｃの端部近傍において、ＰＤ２１に対する遮光膜３２Ｃの配置位置が中央側に移動するような調整が行われる。このときの遮光膜３２Ｃの配置位置を調整する調整量は、光の照射角度によって適切に設定される。
【００６２】
このように、画素１２Ｃの位置（中央または端部）によって遮光膜３２の配置位置を調整することにより、瞳補正が可能となり、固体撮像素子１１Ｃでは、ＰＤ２１に照射されるべき光が遮光膜３２Ｃによって遮光されることを回避することができる。これにより、端部近傍に配置される画素１２Ｃの感度が低下することを防止することができる。
【００６３】
また、固体撮像素子１１Ｃは、図１の固体撮像素子１１と同様に、遮光膜３２Ｃを設けるとともに、光電変換膜１４に吸収係数の高い材料を用いることで、光電変換膜１４を薄膜化することができ、低背化を図ることができる。
【００６４】
次に、図７は、固体撮像素子の第５の実施の形態の構成例を示す図である。なお、図７に示されている固体撮像素子１１Ｄについて、図１の固体撮像素子１１と共通する構成については、同一の符号を付しており、その詳細な説明は省略する。
【００６５】
図７Ａには、固体撮像素子１１Ｄの断面的な構成例が示されており、図７Ｂには、固体撮像素子１１Ｄの平面的な構成例が示されている。
【００６６】
図７に示すように、固体撮像素子１１Ｄは、半導体基板１３に光電変換膜１４が積層されて構成され、画素１２Ｄごとに、ＰＤ２１、チャネル領域２２、メモリ部２３、チャネル領域２４、ＦＤ部２５、ゲート電極２６、電極２７、ゲート電極２８、およびゲート電極２９が形成される点で、図１の固体撮像素子１１と同様に構成されている。一方、固体撮像素子１１Ｄは、絶縁膜３１Ｄ、遮光膜３２Ｄ、および低反射膜３３Ｄの形状が、図１の固体撮像素子１１と異なるものとされている。
【００６７】
即ち、図１の固体撮像素子１１では、遮光膜３２は、ＰＤ２１に対応する領域だけ開口するように形成される。これに対し、固体撮像素子１１Ｄでは、遮光膜３２Ｄは、画素１２Ｄの列の間に配置されるメモリ部２３を遮光するようにストライプ（櫛形）に形成され、かつ、ＦＤ部２５を遮光するように画素１２Ｄの行の間に突出するように形成されている。即ち、固体撮像素子１１Ｄでは、少なくともメモリ部２３およびＦＤ部２５を遮光するように遮光膜３２Ｄが形成されている。
【００６８】
例えば、固体撮像素子１１Ｄは、電荷がＦＤ部２５に蓄積される時間が長く（例えば、後述する図８の固体撮像素子１１Ｅと比較して長く）なる電荷の読み出し方法を行う構成とされており、ＦＤ部２５を覆うように遮光膜３２Ｄを形成する必要がある。
【００６９】
このように構成される固体撮像素子１１Ｄは、ＦＤ部２５に電荷が蓄積される時間が長くなる電荷の読み出し方法に対応するように遮光膜３２Ｄが形成される。これにより、例えば、固体撮像素子１１Ｄは、図１の固体撮像素子１１よりも、遮光膜３２Ｄの開口部を広く形成することができ、画素１２Ｄの感度を向上させることができる。
【００７０】
また、固体撮像素子１１Ｄは、図１の固体撮像素子１１と同様に、遮光膜３２Ｄを設けるとともに、光電変換膜１４に吸収係数の高い材料を用いることで、光電変換膜１４を薄膜化することができ、低背化を図ることができる。
【００７１】
次に、図８は、固体撮像素子の第６の実施の形態の構成例を示す図である。なお、図８に示されている固体撮像素子１１Ｅについて、図１の固体撮像素子１１と共通する構成については、同一の符号を付しており、その詳細な説明は省略する。
【００７２】
図８Ａには、固体撮像素子１１Ｅの断面的な構成例が示されており、図８Ｂには、固体撮像素子１１Ｅの平面的な構成例が示されている。
【００７３】
図８に示すように、固体撮像素子１１Ｅは、図７の固体撮像素子１１Ｄと同様に、絶縁膜３１Ｅ、遮光膜３２Ｅ、および低反射膜３３Ｅの形状が、図１の固体撮像素子１１と異なるものとされている。
【００７４】
即ち、図７の固体撮像素子１１Ｄでは、メモリ部２３およびＦＤ部２５を覆うように遮光膜３２Ｄが形成されていたのに対し、固体撮像素子１１Ｅでは、メモリ部２３を覆うように遮光膜３２Ｅが形成されている。つまり、固体撮像素子１１Ｅでは、遮光膜３２Ｅは、画素１２Ｅの列の間に配置されるメモリ部２３を遮光するようにストライプ（櫛形）に形成される。
【００７５】
例えば、固体撮像素子１１Ｅは、電荷がＦＤ部２５に蓄積される時間が短く（例えば、上述の図７の固体撮像素子１１Ｄと比較して短く）なる電荷の読み出し方法を行う構成とされており、メモリ部２３を覆うように遮光膜３２Ｄが形成されていればよい。つまり、固体撮像素子１１Ｅは、グローバルシャッタにより全ての画素１２Ｄで略同一のタイミングで電荷を読み出す駆動をする場合、メモリ部２３において電荷を保持し、その電荷を読み出すときだけＦＤ部２５に電荷が蓄積される。
【００７６】
このように構成される固体撮像素子１１Ｅは、ＦＤ部２５に電荷が蓄積される時間が短くなる電荷の読み出し方法に対応するように遮光膜３２Ｅが形成される。これにより、例えば、固体撮像素子１１Ｅは、図１の固体撮像素子１１よりも、遮光膜３２Ｅの開口部を広く形成することができ、画素１２Ｅの感度を向上させることができる。
【００７７】
また、固体撮像素子１１Ｅは、図１の固体撮像素子１１と同様に、遮光膜３２Ｅを設けるとともに、光電変換膜１４に吸収係数の高い材料を用いることで、光電変換膜１４を薄膜化することができ、低背化を図ることができる。
【００７８】
次に、図９は、固体撮像素子の第７の実施の形態の構成例を示す図である。なお、図９に示されている固体撮像素子１１Ｆについて、図１の固体撮像素子１１と共通する構成については、同一の符号を付しており、その詳細な説明は省略する。
【００７９】
図９に示すように、固体撮像素子１１Ｆは、半導体基板１３に光電変換膜１４が積層されて構成され、画素１２Ｆごとに、ＰＤ２１、チャネル領域２２、メモリ部２３、チャネル領域２４、ＦＤ部２５、ゲート電極２６、電極２７、ゲート電極２８、ゲート電極２９、絶縁膜３１、および遮光膜３２が形成される点で、図１の固体撮像素子１１と同様に構成されている。一方、固体撮像素子１１Ａは、図１の固体撮像素子１１の低反射膜３３に替えて、遮光膜３２を覆うように、光の反射率が高い高反射膜３７が形成される構成となっている。
【００８０】
即ち、固体撮像素子１１Ｆは、遮光膜３２上に高反射膜３７を成膜する構成とし、高反射膜３７によって積極的に光を反射させることにより、その反射した光を光電変換膜１４において光電変換させることで感度の向上を図ることができる。つまり、光電変換膜１４は、高反射膜３７に向かって入射する光と、高反射膜３７で反射した光と両方を吸収することで感度が向上することになる。また、例えば、遮光膜３２の材料および膜厚と、光電変換膜１４の材料および膜厚との組み合わせを適宜選択することで、固体撮像素子１１Ｆの感度を適切に向上させることができる。
【００８１】
さらに、固体撮像素子１１Ｆでは、入射光を適切に反射させるように、様々な形状の遮光膜３２Ｆを有する画素１２Ｆを採用することができる。例えば、図１０には、遮光膜３２の形状が異なる画素１２Ｆを備える固体撮像素子１１Ｆの変形例が示されている。
【００８２】
例えば、図１０Ａには、図９の遮光膜３２よりも側壁面の面積が広くなるように壁形状に形成された遮光膜３２Ｆ−ａを有する構成の画素１２Ｆ−ａが示されている。また、図１０Ｂには、断面形状が略半円となるように形成された遮光膜３２Ｆ−ｂを有する構成の画素１２Ｆ−ｂが示されている。また、図１０Ｃには、断面形状が略三角形となるように形成された遮光膜３２Ｆ−ｃを有する構成の画素１２Ｆ−ｃが示されている。
【００８３】
また、固体撮像素子１１Ｆは、図１の固体撮像素子１１と同様に、遮光膜３２を設けるとともに、光電変換膜１４に吸収係数の高い材料を用いることで、光電変換膜１４を薄膜化することができ、低背化を図ることができる。
【００８４】
次に、図１１は、固体撮像素子の第８の実施の形態の構成例を示す図である。なお、図１１に示されている固体撮像素子１１Ｇについて、図１の固体撮像素子１１と共通する構成については、同一の符号を付しており、その詳細な説明は省略する。
【００８５】
図１１には、３つの画素１２Ｇ−１乃至１２Ｇ−３が配置される領域における固体撮像素子１１Ｇの断面的な構成例が示されており、光電変換膜１４に対してカラーフィルタ層４１およびオンチップレンズ４２が積層されている。カラーフィルタ層４１は、例えば、画素１２Ｇごとに赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）の光を透過するフィルタが平面的に配置されて構成され、オンチップレンズ４２は、画素１２Ｇごとに入射光を集光する。
【００８６】
図１１に示すように、固体撮像素子１１Ｇは、半導体基板１３に光電変換膜１４が積層されて構成され、画素１２Ｇごとに、ＰＤ２１、チャネル領域２２、メモリ部２３、チャネル領域２４、ＦＤ部２５、ゲート電極２６、電極２７、ゲート電極２８、およびゲート電極２９が形成される点で、図１の固体撮像素子１１と同様に構成されている。一方、固体撮像素子１１Ｇは、絶縁膜３１Ｇ、遮光膜３２Ｇ、および高反射膜３３Ｇの形状が、図１の固体撮像素子１１と異なるものとされている。
【００８７】
即ち、固体撮像素子１１Ｇでは、画素１２Ｇに対応して配置されるカラーフィルタ層４１の色ごとに、遮光膜３２Ｇの膜厚、並びに、高反射膜３３Ｇの膜厚および屈折率が最適化されている。例えば、図１１の例では、カラーフィルタ層４１において赤色のフィルタが配置されている画素１２Ｇでは、遮光膜３２Ｇの膜厚が薄く、かつ、高反射膜３３Ｇの膜厚が厚くなるように、遮光膜３２Ｇおよび高反射膜３３Ｇが形成されている。
【００８８】
このように構成される固体撮像素子１１Ｇは、画素１２Ｇごとに最適となるように、光電変換膜１４において入射光を効率良く変換することができる。
【００８９】
また、固体撮像素子１１Ｇは、図１の固体撮像素子１１と同様に、遮光膜３２を設けるとともに、光電変換膜１４に吸収係数の高い材料を用いることで、光電変換膜１４を薄膜化することができ、低背化を図ることができる。
【００９０】
次に、図１２および図１３を参照して、複数の画素１２でメモリ部２３およびＦＤ部２５を共有する構造（以下、適宜、画素共有構造と称する）における遮光膜３２の形状のバリエーションについて説明する。
【００９１】
例えば、図１２には、画素共有構造が採用されていない構成における遮光膜３２の形状が示されており、図１３Ａには、２つの画素１２を共有する２画素共有構造における遮光膜３２の形状が示されており、図１３Ｂには、４つの画素１２を共有する４画素共有構造における遮光膜３２の形状が示されている。
【００９２】
図１２Ａには、画素１２Ｈの列ごとにストライプ（櫛型）の形状に形成された遮光膜３２Ｈを有する固体撮像素子１１Ｈの平面的な構成例が示されている。また、図１２Ｂには、画素１２ＨのＰＤ２１に対応して開口部が形成されるように格子型の形状に形成された遮光膜３２Ｊを有する固体撮像素子１１Ｊの平面的な構成例が示されている。
【００９３】
このように、画素共有構造が採用されていない固体撮像素子１１Ｈでは、遮光膜３２Ｈに負バイアスを印加することで、画素１２Ｈどうしのクロストークを低減することができる。同様に、固体撮像素子１１Ｊにおいても、遮光膜３２Ｊに負バイアスを印加することで、画素１２Ｊどうしのクロストークを低減することができる。
【００９４】
図１３Ａには、画素１２Ｋの２列ごとにストライプ型（櫛型）の形状に形成された遮光膜３２Ｋを有する固体撮像素子１１Ｋの平面的な構成例が示されており、例えば、図１３Ａにおいて二点鎖線の枠で囲われる画素１２Ｋ−９および１２Ｋ−１０が共有構造とされている。また、図１３Ｂには、画素１２Ｌの４列ごとにストライプ（櫛型）の形状に形成された遮光膜３２Ｌを有する固体撮像素子１１Ｌの平面的な構成例が示されており、例えば、図１３Ｂにおいて二点鎖線の枠で囲われる画素１２Ｌ−９乃至１２Ｋ−１２が共有構造とされている。
【００９５】
このように、画素共有構造が採用されている固体撮像素子１１Ｋでは、遮光膜３２Ｋをストライプ型にすることで、格子形状に形成される構成と比較して、遮光膜３２Ｋの面積を縮小（例えば、略半分に縮小）することができ、体積効率を向上させることができる。同様に、固体撮像素子１１Ｌにおいても、体積効率を向上させることができる。
【００９６】
次に、図１４は、固体撮像素子の第９の実施の形態の構成例を示す図である。なお、図１４に示されている固体撮像素子１１Ｍについて、図１の固体撮像素子１１と共通する構成については、同一の符号を付しており、その詳細な説明は省略する。
【００９７】
図１４Ａには、固体撮像素子１１Ｍの周辺部を含めた断面的な構成例が示されており、
図１４Ｂには、固体撮像素子１１Ｍの周辺部を含めた平面的な構成例が示されている。
【００９８】
図１４に示すように、固体撮像素子１１Ｍは、画素１２が形成されている領域における構成は、図１の固体撮像素子１１と同様とされている。即ち、固体撮像素子１１Ｍは、半導体基板１３に光電変換膜１４が積層されて構成され、画素１２ごとに、ＰＤ２１、チャネル領域２２、メモリ部２３、チャネル領域２４、ＦＤ部２５、ゲート電極２６、電極２７、ゲート電極２８、ゲート電極２９、絶縁膜３１、遮光膜３２、および低反射膜３３が形成される点で、図１の固体撮像素子１１と同様に構成されている。
【００９９】
そして、固体撮像素子１１Ｍでは、その周辺部に、遮光膜コンタクト部５１が形成されている。遮光膜コンタクト部５１では、半導体基板１３を貫通するように貫通配線５２が形成されている。なお、貫通配線５２は、光電変換膜１４を形成する前に形成される。
【０１００】
また、固体撮像素子１１Ｍでは、半導体基板１３の光照射面に対して、貫通配線５２に対応して開口するような開口部が設けられた絶縁膜５３が積層され、絶縁膜５３に対して遮光膜５４が積層されている。即ち、貫通配線５２に開口部が設けられることにより、遮光膜５４は、貫通配線５２に接続されている。そして、遮光膜５４に対して低反射膜５５が積層されている。また、図１４Ｂに示すように、遮光膜３２はＰＤ２１に対応して開口するようなメッシュ状に形成されており、遮光膜３２および遮光膜５４は一体に形成されている。
【０１０１】
このように、固体撮像素子１１Ｍでは、遮光膜コンタクト部５１を周辺部に形成することにより、容易に、遮光膜３２にバイアスを印加することができる。
【０１０２】
また、固体撮像素子１１Ｍは、図１の固体撮像素子１１と同様に、遮光膜３２を設けるとともに、光電変換膜１４に吸収係数の高い材料を用いることで、光電変換膜１４を薄膜化することができ、低背化を図ることができる。
【０１０３】
なお、上述したような各実施の形態の固体撮像素子１１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【０１０４】
図１５は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
【０１０５】
図１５に示すように、撮像装置１０１は、光学系１０２、撮像素子１０３、信号処理回路１０４、モニタ１０５、およびメモリ１０６を備えて構成され、静止画像および動画像を撮像可能である。
【０１０６】
光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０３に導き、撮像素子１０３の受光面（センサ部）に結像させる。
【０１０７】
撮像素子１０３としては、上述した各実施の形態の固体撮像素子１１が適用される。撮像素子１０３には、光学系１０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子１０３に蓄積された電子に応じた信号が信号処理回路１０４に供給される。
【０１０８】
信号処理回路１０４は、撮像素子１０３から出力された画素信号に対して各種の信号処理を施す。信号処理回路１０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０５に供給されて表示されたり、メモリ１０６に供給されて記憶（記録）されたりする。
【０１０９】
このように構成されている撮像装置１０１では、上述した各実施の形態の固体撮像素子１１を適用することによって、例えば、より高感度で高画質な画像を得ることができる。
【０１１０】
なお、本技術は以下のような構成も取ることができる。
（１）
画素ごとにフォトダイオードが形成される半導体基板と、
前記半導体基板に対して光が照射される光照射面に積層され、少なくとも前記フォトダイオードが配置されている箇所が開口するように形成される遮光膜と、
前記半導体基板の前記光照射面および前記遮光膜を覆うように積層され、前記光を吸収して電荷を発生する光電変換膜と
を備え、
前記光電変換膜は、前記半導体基板において光を吸収する吸収率よりも高い吸収率を有する材料により構成される
固体撮像素子。
（２）
前記光電変換膜の表面が平坦化されている
上記（１）に記載の固体撮像素子。
（３）
前記遮光膜に対して負バイアスが印加される
上記（１）または（２）に記載の固体撮像素子。
（４）
前記画素の平面的な配置に応じて、前記固体撮像素子の端部近傍に配置されている前記画素では、前記遮光膜の配置位置が前記固体撮像素子の中央側に移動するように調整される
上記（１）から（３）までのいずれかに記載の固体撮像素子。
（５）
前記遮光膜は、前記フォトダイオードから転送される電荷を一時的に保持するメモリ部、および、前記フォトダイオードから転送される電荷を電圧に変換する電荷検出部を少なくとも覆うように形成される
上記（１）から（４）までのいずれかに記載の固体撮像素子。
（６）
前記遮光膜は、前記フォトダイオードから転送される電荷を一時的に保持するメモリ部を少なくとも覆うように形成される
上記（１）から（５）までのいずれかに記載の固体撮像素子。
（７）
前記遮光膜を覆うように、光の反射率が高い高反射膜が形成される
上記（１）から（６）までのいずれかに記載の固体撮像素子。
（８）
前記光電変換膜上に積層され、前記画素ごとに所定の色の光を透過するカラーフィルタ層
をさらに備え、
前記カラーフィルタ層における色に対応して、前記画素ごとに、前記遮光膜の膜厚、並びに、前記遮光膜を覆うように形成される膜の膜厚および反射率が異なって形成される
上記（１）から（７）までのいずれかに記載の固体撮像素子。
（９）
前記光照射面は、前記半導体基板に対して配線層が積層される面を表面としたときの裏面である
上記（１）から（８）までのいずれかに記載の固体撮像素子。
（１０）
画素ごとにフォトダイオードが形成される半導体基板に対して光が照射される光照射面に、少なくとも前記フォトダイオードが配置されている箇所が開口するように形成される遮光膜を積層し、
前記半導体基板の前記光照射面および前記遮光膜を覆うように、前記光を吸収して電荷を発生する光電変換膜を積層する
ステップを含み、
前記光電変換膜は、前記半導体基板において光を吸収する吸収率よりも高い吸収率を有する材料により構成される
固体撮像素子の製造方法。
（１１）
画素ごとにフォトダイオードが形成される半導体基板と、
前記半導体基板に対して光が照射される光照射面に積層され、少なくとも前記フォトダイオードが配置されている箇所が開口するように形成される遮光膜と
前記半導体基板の前記光照射面および前記遮光膜を覆うように積層され、前記光を吸収して電荷を発生する光電変換膜と
を有し、
前記光電変換膜は、前記半導体基板において光を吸収する吸収率よりも高い吸収率を有する材料により構成される
固体撮像素子を備える電子機器。
（１２）
前記光電変換膜の表面が平坦化されている
上記（１１）に記載の電子機器。
（１３）
前記遮光膜に対して負バイアスが印加される
上記（１１）または（１２）に記載の電子機器。
（１４）
前記画素の平面的な配置に応じて、前記固体撮像素子の端部近傍に配置されている前記画素では、前記遮光膜の配置位置が前記固体撮像素子の中央側に移動するように調整される
上記（１１）から（１３）までのいずれかに記載の電子機器。
（１５）
前記遮光膜は、前記フォトダイオードから転送される電荷を一時的に保持するメモリ部、および、前記フォトダイオードから転送される電荷を電圧に変換する電荷検出部を少なくとも覆うように形成される
上記（１１）から（１４）までのいずれかに記載の電子機器。
（１６）
前記遮光膜は、前記フォトダイオードから転送される電荷を一時的に保持するメモリ部を少なくとも覆うように形成される
上記（１１）から（１５）までのいずれかに記載の電子機器。
（１７）
前記遮光膜を覆うように、光の反射率が高い高反射膜が形成される
上記（１１）から（１６）までのいずれかに記載の電子機器。
（１８）
前記光電変換膜上に積層され、前記画素ごとに所定の色の光を透過するカラーフィルタ層
をさらに備え、
前記カラーフィルタ層における色に対応して、前記画素ごとに、前記遮光膜の膜厚、並びに、前記遮光膜を覆うように形成される膜の膜厚および反射率が異なって形成される
上記（１１）から（１７）までのいずれかに記載の電子機器。
（１９）
前記光照射面は、前記半導体基板に対して配線層が積層される面を表面としたときの裏面である
上記（１１）から（１８）までのいずれかに記載の電子機器。
【０１１１】
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０１１２】
１１  固体撮像素子，  １２  画素，  １３  半導体基板，  １４  光電変換膜，  ２１  ＰＤ，  ２２  チャネル領域，  ２３  メモリ部，  ２４  チャネル領域，  ２５  ＦＤ部，  ２６  ゲート電極，  ２７  電極，  ２８  ゲート電極，  ２９  ゲート電極，  ３１  絶縁膜，  ３２  遮光膜，  ３３  低反射膜，  ３４  Ｐ型領域，  ３５  電極，  ３６  空乏層，  ３７  高反射膜，  ４１  カラーフィルタ層，  ４２  オンチップレンズ，  ５１  遮光膜コンタクト部，  ５２  貫通配線，  ５３  絶縁膜，  ５４  遮光膜，  ５５  低反射膜
【図１】
2015082510.tif 000003
【図２】
2015082510.tif 000004
【図３】
2015082510.tif 000005
【図４】
2015082510.tif 000006
【図５】
2015082510.tif 000007
【図６】
2015082510.tif 000008
【図７】
2015082510.tif 000009
【図８】
2015082510.tif 000010
【図９】
2015082510.tif 000011
【図１０】
2015082510.tif 000012
【図１１】
2015082510.tif 000013
【図１２】
2015082510.tif 000014
【図１３】
2015082510.tif 000015
【図１４】
2015082510.tif 000016
【図１５】
2015082510.tif 000017