(57)【要約】【課題】低温で製造可能な多結晶シリコン錫、多結晶シリコンゲルマニウム錫、それらの製造方法及びデバイスを提供すること。【解決手段】絶縁膜としての支持基板上に非晶質半導体膜を付着して熱処理する多結晶半導体膜は、前記非晶質半導体膜を含むシリコンに対する錫の比率の固溶限界およびゲルマニウムに対する錫の比率の固溶限界の双方を超える１ａｔｍ％以上であって、かつ、５０ａｔｍ％以下にする。非晶質半導体膜を含むゲルマニウムに対するシリコンの比率は２５ａｔｍ％以上である。【選択図】 図１
2015156430.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜としての支持基板上に非晶質半導体膜を設ける半導体結晶の製造方法において、
前記絶縁膜としての支持基板の上方に、ゲルマニウム、錫およびシリコンを含んだ膜、または錫およびシリコンを含んだ膜として、固溶限界以上の錫を含む非晶質半導体膜を形成する工程と、
ゲルマニウム、錫およびシリコンを含む多結晶半導体膜、または、錫およびシリコンを含む多結晶半導体膜を形成するように、前記非晶質半導体膜に対し、支持基板に設ける金属配線の軟化温度程度より低い温度で熱処理する工程とを備えた多結晶半導体膜の製造方法。
【請求項２】
請求項１に記載の多結晶半導体膜の製造方法において、
前記非晶質半導体膜に含まれるシリコンに対する錫の比率の固溶限界または前記非晶質半導体膜に含まれるゲルマニウムに対する錫の比率の固溶限界を超える、１ａｔｍ％以上であって、かつ、５０ａｔｍ％以下になることを特徴とする多結晶半導体膜の製造方法。
【請求項３】
請求項１または２に記載の多結晶半導体膜の製造方法において、
前記非晶質半導体膜を熱処理する工程における熱処理温度が１００℃以上であって５００℃以下であること、かつ、その熱処理時間が１分以上であって３００分間以下であることを特徴とする多結晶半導体膜の製造方法。
【請求項４】
絶縁膜としての支持基板上に形成したゲルマニウム、錫およびシリコンを含み、または、錫およびシリコンを含む多結晶半導体膜において、
前記シリコンに対する錫の比率の固溶限界または前記ゲルマニウムに対する錫の比率の固溶限界を超える１ａｔｍ％以上であって、かつ、５０ａｔｍ％以下になることを特徴とする多結晶半導体膜。
【請求項５】
請求項４に記載の多結晶半導体膜において
前記非晶質半導体膜を含むゲルマニウムに対するシリコンの比率が２５ａｔｍ％以上であることを特徴とする多結晶半導体膜。
【請求項６】
絶縁膜としての支持基板上に形成された請求項４または５に記載の多結晶半導体膜をトランジスタのチャネル層あるいは光検出器のダイオード層として用いることを特徴とする半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体結晶の製造方法、半導体結晶及び半導体デバイスに関する。
【背景技術】
【０００２】
近年、低消費電力化、低コスト化等の観点から、３次元集積デバイスが注目されており、その製造方法が種々提案されている（特許文献１および２参照）。３次元集積デバイスにおいては、半導体結晶層を積層する必要がある。また、３次元集積デバイスとして、シリコン半導体を利用した高性能な光検出器の出現が強く求められている。しかしながら、シリコンは間接遷移型半導体であるため、光検出器には適さない。そのため、検出光を受信する電子デバイス材料に好適に用いることができる半導体結晶の出現が期待されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４５７５７８２号公報
【特許文献２】特開２０１２ー２４４０６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体結晶膜を積層する方法として、まず、シリコン（Ｓｉ：以下単に「Ｓｉ」と表記する）やシリコンゲルマニウム（ＳｉＧｅ：以下単に「ＳｉＧｅ」と表記する）等から成る非晶質半導体膜を形成した後、その膜を熱処理により結晶化する方法がある。しかしながら、ＳｉやＳｉＧｅの非晶質半導体膜を結晶化するには、一般的に高い熱処理温度が必要になる。その場合、非晶質半導体膜の下層に結晶学的な損傷を与える懸念がある。
【０００５】
また、ＳｉやＳｉＧｅへ錫（Ｓｎ：以下単に「Ｓｎ」と表記する）を固溶させた場合、光検出に適する直接遷移型エネルギーバンド構造になることが理論的に知られており、例えば、３０〜５０原子パーセント（これ以降ａｔｍ％と表記する）以上のＳｎをＳｉに固溶できれば、光検出や発光に好適である直接遷移型エネルギーバンド構造への変調が可能となると言われている。しかしながら、ＳｉおよびＧｅ中のＳｎの固溶濃度はそれぞれ０．１ａｔｍ％および１ａｔｍ％程度であり限界があるため、これを解決する新たな製造方法等の開発が求められている。
【０００６】
本発明は以上の点に鑑みなされたものであり、上述した課題を解決できる半導体結晶の製造方法、半導体結晶及び半導体デバイス、すなわち、多結晶シリコン錫（ＳｉＳｎ：以下単に「ＳｉＳｎ」と表記する）、多結晶ＳｉＧｅＳｎ、それらの製造方法及び半導体デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の半導体結晶の製造方法は、絶縁膜としての支持基板上に非晶質半導体膜を設ける半導体結晶の製造方法において、前記絶縁膜としての支持基板の上方に、ゲルマニウム、錫およびシリコンを含んだ膜、または錫およびシリコンを含んだ膜として、固溶限界以上の錫を含む非晶質半導体膜を形成する工程と、ゲルマニウム、錫およびシリコンを含む多結晶半導体膜、または、錫およびシリコンを含む多結晶半導体膜を形成するように、前記非晶質半導体膜に対し、支持基板に設ける金属配線の軟化温度程度より低い温度で熱処理する工程とを備えることを特徴とする。
【０００８】
本発明の半導体結晶の上記製造方法によれば、前記非晶質半導体膜に含まれるシリコンに対する錫の比率の固溶限界または前記非晶質半導体膜に含まれるゲルマニウムに対する錫の比率の固溶限界を超える、１ａｔｍ％以上であって、かつ、５０ａｔｍ％以下になるのが好ましい。また、熱処理時に生じ得る錫の析出を防ぐため、非晶質半導体膜を熱処理する工程における熱処理温度が１００℃以上、かつ５００℃以下および熱処理時間が１分以上、かつ３００分間以下であることが好ましい。
【０００９】
Ｓｎの比率、熱処理温度および熱処理時間がこれらの範囲であることにより、従来よりも低温の熱処理での非晶質半導体膜の多結晶化を誘起し、上記固溶限界を超える多結晶ＳｉＳｎおよび多結晶ＳｉＧｅＳｎを金属配線に損傷を与えることなく形成できるという効果を奏する。
【００１０】
とくに、上記多結晶ＳｉＳｎは、光通信帯域(例えば、波長:１．５５μｍ)の光を受信するのに適したエネルギーバンドギャップ（０．８ｅＶ）およびエネルギーバンド構造を有するので、半導体デバイスの構成要素（例えば、光検出器のダイオード層）とすることができる。また、上記多結晶ＳｉＧｅＳｎは、従来の錫を含まない多結晶ＳｉＧｅに比べて、優れた電気的特性を有するため、半導体デバイスの構成要素（例えば、薄膜トランジスタのチャネル層）に好適に用いることができる。さらには、上記多結晶ＳｉＳｎおよび多結晶ＳｉＧｅＳｎは、従来のＳｎを含まない多結晶Ｓｉおよび多結晶ＳｉＧｅに比べて、低温で製造することができる。また、２００℃以下での低温形成も可能となるため、本発明は、プラスチック、高耐熱ペーパー等のフレキシブル基板上への形成も好適に用いることができる。
【００１１】
本発明の多結晶半導体膜は、絶縁膜としての支持基板上に形成したゲルマニウム、錫およびシリコンを含み、または、錫およびシリコンを含む多結晶半導体膜において、前記シリコンに対する錫の比率の固溶限界または前記ゲルマニウムに対する錫の比率の固溶限界を超える１ａｔｍ％以上であって、かつ、５０ａｔｍ％以下になる非晶質半導体膜を有することを特徴とする。
【００１２】
本発明によれば、前記多結晶半導体膜を構成するゲルマニウムに対するシリコンの比率が２５ａｔｍ％以上であることが好ましい。錫の比率およびゲルマニウムに対するシリコンの比率がこれらの範囲であることにより、光通信帯域(例えば、波長:１．５５μｍ)の光を受信するのに適したエネルギーバンドギャップ（０．８ｅＶ）およびバンド構造を得ることが可能となる。さらには、当該範囲でＳｉと同程度のエネルギーバンドギャップ（０．９〜１．０ｅＶ）を得られるため、Ｇｅ（エネルギーバンドギャップ：０．６７ｅＶ）で問題となっている半導体デバイス（例えば、薄膜トランジスタ）のオフ動作時の漏れ電流の抑制も可能となる。
【００１３】
本発明の半導体デバイスは、絶縁膜としての支持基板上に形成された上記に記載の多結晶半導体膜をトランジスタのチャネル層あるいは光検出器のダイオード層として用いることを特徴とする。
【００１４】
この場合、支持基板の金属配線にダメージを与えることなく、かつ光通信帯域(例えば、波長:１．５５μｍ)の光を受信するのに適したエネルギーバンドギャップ（０．８ｅＶ）およびバンド構造が得られるため各種半導体デバイスの構成要素（例えば、薄膜トランジスタおよび光検出器）として好適に用いることができる。本発明の半導体デバイスの主成分は現在主流のＳｉであるため、製造コストを大きく上昇させることなく、３次元集積デバイスとしての高性能な各種半導体デバイス（例えば、薄膜トランジスタおよび光検出器）の製造が可能になる。
【図面の簡単な説明】
【００１５】
【図１】光検出器の構成を表す説明図である。
【図２】熱処理における温度の推移を表すグラフである。
【図３】多結晶ＳｉＳｎ膜の顕微ラマンスペクトルである。
【図４】多結晶ＳｉＳｎ膜の顕微ラマンスペクトルである。
【図５】原料Ｓｎ濃度及び熱処理温度Ｔaと、多結晶ＳｉＳｎ膜の生成の有無との相関関係を表すグラフである。
【図６】原料Ｓｎ濃度及び熱処理温度Ｔaと、Δωとの相関関係を表すグラフである。
【図７】多結晶ＳｉＳｎ膜の光吸収スペクトルである。
【図８】多結晶ＳｉＧｅＳｎ膜のシート抵抗値を表すグラフである。
【図９】多結晶ＳｉＧｅＳｎ膜のＸＲＤ−２θ測定結果である。
【図１０】多結晶ＳｉＧｅＳｎ膜の顕微ラマンスペクトルである。
【図１１】多結晶ＳｉＧｅＳｎ膜のＨａｌｌ正孔密度を表すグラフである。
【図１２】多結晶ＳｉＧｅＳｎ膜のキャリア移動度を表すグラフである。
【図１３】半導体デバイスの一例である。
【発明を実施するための形態】
【００１６】
本発明の実施形態を説明する。ゲルマニウム（Ｇｅ：以下単に「Ｇｅ」と表記する）、錫（Ｓｎ：以下単に「Ｓｎ」と表記する）およびシリコン（Ｓｉ：以下単に「Ｓｉ」と表記する）を含む非晶質半導体膜、またはＳｎおよびＳｉを含む非晶質半導体膜は、絶縁膜としての支持基板上に形成されている。この場合、非晶質半導体膜を含むＳｉに対するＳｎの比率の固溶限界またはＧｅに対するＳｎの比率の固溶限界を超える１ａｔｍ％以上であって、かつ、５０ａｔｍ％以下になるように設定してある。また、非晶質半導体膜を含むＧｅに対するＳｉの比率が２５ａｔｍ％以上であるように設定してある。Ｓｎの濃度は、２ａｔｍ％以上が好ましく、５ａｔｍ％以上がより好ましく、７ａｔｍ％以上が更に好ましい。
【００１７】
Ｓｎの濃度は、以下の方法で測定できる。まず、多結晶ＳｉＳｎ膜の顕微ラマンスペクトルをとる。この顕微ラマンスペクトルには、多結晶ＳｉＳｎ膜に起因したピーク（図４で「ｐｏｌｙ−ＳｉＳｎ」と表記）が５２０ｃｍ-1よりも低波数側（例えば、５００ｃｍ-1）に現れる。この差分（例えば、２０ｃｍ-1）をΔω（ｃｍ-1）とする。この場合、多結晶ＳｉＳｎ膜におけるＳｎの濃度Ａ（ａｔｍ％）は、以下の式（１）により算出できる。
【００１８】
式（１）：Δω＝Ａ×０．７
多結晶ＳｉＳｎ膜は、例えば、基板上に非晶質ＳｉＳｎ膜を形成し、真空下又は不活性ガス雰囲気において熱処理する方法で製造できる。基板の材質は適宜選択することができ、例えば、シリコン基板、プラスチック基板等が挙げられる。Ｓｉ基板の場合、例えば、表面に絶縁膜としての二酸化シリコン（ＳｉＯ2：以下単に「ＳｉＯ2」と表記する）膜を形成しておくことができる。
【００１９】
非晶質半導体膜は、例えば、分子線成長法、スパッタリング法、化学気相成長法等の方法で形成できる。成膜に用いる原料におけるＳｎ濃度は、目的とする非晶質半導体膜の組成に応じて適宜調整できる。原料におけるＳｎ濃度は、例えば、シリコンに対する錫の比率の固溶限界またはゲルマニウムに対する錫の比率の固溶限界を超える１〜５０ａｔｍ％、好ましくは２〜３０ａｔｍ％とすることができる。
【００２０】
非晶質半導体膜の膜厚は、特に限定されず、例えば、１０ｎｍ〜１μｍとすることができる。熱処理に用いる不活性ガスとしては、例えば、窒素、アルゴン等が挙げられる。熱処理は、例えば、基板を収容した炉の中に不活性ガスを流しながら行うことができる。また、熱処理は真空中でも行うことができる。
【００２１】
熱処理時の温度は、例えば、１００℃以上、かつ支持基板に設けた金属配線の軟化温度程度より低い温度（５００℃）とすることができる。非晶質半導体膜におけるＳｎ濃度が高いほど、低い熱処理温度で多結晶半導体膜を製造することができる。なお、「支持基板に設ける金属配線の軟化温度程度より低い温度」は金属配線の材質等により軟化温度が異なるため一概に設定できないが、金属配線が軟化する温度（及び支持基板等が損傷しない温度）を基準と考え、その軟化温度より低い温度がよく、例えば、この場合は５００℃程度である。
【００２２】
熱処理の時間は、非晶質半導体膜の組成や、熱処理時の温度に応じて適宜設定でき、例えば、１分以上、かつ５時間以下とすることができる。
多結晶ＳｉＳｎ膜については、光通信帯域(例えば、波長:１．５５μｍ)の光を受信するのに適したバンドギャップおよびバンド構造を有する可能性があることが、理論的には予測されている（例えば、Ｂｏｕｈａｆｓ  ｅｔ  ａｌ．，  Ｉｎｆｒａｒｅｄ  Ｐｈｙｓ．  Ｔｅｃｈｎｏｌ．  ３６，  ９６７  （１９９５）．）。この場合、Ｓｉ0.7Ｓｎ0.3のバンドギャップは０．８ｅＶ、バンド構造は直接遷移型と予測されている。
【００２３】
そのため、多結晶ＳｉＳｎ膜は、その特性を利用して、各種デバイスの構成要素とすることができる。デバイスとしては、例えば、図１に示す光検出器が挙げられる。この光検出器は、ｎ形−Ｓｉ基板上に、ｉ形（ｉｎｔｒｉｎｓｉｃ）−多結晶ＳｉＳｎ膜、及びｐ形−多結晶ＳｉＳｎ膜が積層された構造である。ｐ形−多結晶ＳｉＳｎ膜上に２つの電極が設けられている。また、ｎ形−Ｓｉ基板上には１つの電極が設けられている。
【００２４】
光検出器のｐ形−多結晶ＳｉＳｎ膜側から光が入射すると、i形−多結晶ＳｉＳｎ膜で光エネルギーを吸収する。その際、i形−多結晶ＳｉＳｎ膜中で電子と正孔が発生し、それぞれ、電子はｎ形−Ｓｉ基板へ、正孔はｐ形−多結晶ＳｉＳｎ膜へ移動することで、電流が流れる。一方、光が入射しないときは、電流が流れない。よって、上記の電流の有無により、光の入射を検出することができる。
（実施例１）
１．多結晶ＳｉＳｎ膜の製造
以下の方法で多結晶ＳｉＳｎ膜を製造した。まず、表面にＳｉＯ2膜が形成されたＳｉ基板を化学洗浄した後、分子線成長装置に導入し、ＳｉＯ2膜上に非晶質ＳｉＳｎ膜（厚さ：５０ｎｍ）を形成した。次に、非晶質ＳｉＳｎ膜形成後のＳｉ基板を電気炉に入れた。電気炉内は、窒素を流すことで窒素雰囲気とした。所定の温度条件で５時間熱処理した。
【００２５】
上記の製造方法において、非晶質ＳｉＳｎ膜の形成に用いる原料は、Ｓｉ、Ｓｎの濃度が２ａｔｍ％であるＳｉＳｎ、Ｓｎの濃度が１０ａｔｍ％であるＳｉＳｎ、及びＳｎの濃度が３０ａｔｍ％であるＳｉＳｎのいずれかとした。なお、以下では、非晶質ＳｉＳｎ層の形成に用いる原料におけるＳｎの濃度を、原料Ｓｎ濃度とする。
【００２６】
また、熱処理における炉内温度の推移は、図２に示すものである。熱処理における最高到達温度である温度Ｔaは、２００〜７００℃の範囲内において複数設定した。多結晶ＳｉＳｎ膜の製造は、原料Ｓｎ濃度と、熱処理温度Ｔaとの組み合わせを、上述した範囲内で種々に変化させて行った。
【００２７】
２．多結晶ＳｉＳｎ膜の評価
（１）顕微ラマンスペクトル測定
上述した方法で製造した多結晶ＳｉＳｎ膜について、顕微ラマンスペクトル測定を行った。その一部の結果を図３、図４に示す。図３における「Ｓｎ＝０％」のスペクトルは、原料Ｓｎ濃度が０ａｔｍ％（すなわち原料がＳｉ）である条件のものであり、「Ｓｎ＝２％」のスペクトルは、原料Ｓｎ濃度が２ａｔｍ％である条件のものである。
【００２８】
また、図３において、「４００℃」、「５００℃」、「６００℃」、「７００℃」は、熱処理温度Ｔaを示す。
また、図４における「０％  （７００℃、５ｈ）」は、原料Ｓｎ濃度が０ａｔｍ％であり、熱処理温度Ｔaが７００℃である条件を表し、「２％  （５００℃、５ｈ）」は、原料Ｓｎ濃度が２ａｔｍ％であり、熱処理温度Ｔaが５００℃である条件を表し、「１０％  （３００℃、５ｈ）」は、原料Ｓｎ濃度が１０ａｔｍ％であり、熱処理温度Ｔaが３００℃である条件を表し、「３０％  （１５０℃、５ｈ）」は、原料Ｓｎ濃度が３０ａｔｍ％であり、熱処理温度Ｔaが１５０℃である条件を表す。
【００２９】
図３において、原料Ｓｎ濃度が２ａｔｍ％であり、熱処理温度Ｔaが５００℃以上の条件では、非晶質Ｓｉ膜に起因する、４７０ｃｍ-1付近のブロードなピーク（以下、非晶質Ｓｉピークとする）が消えている。このことは、非晶質Ｓｉ膜中のＳｉ原子が熱振動により再配列し、結晶化したことを意味する。すなわち、原料Ｓｎ濃度が２ａｔｍ％という少量でも、５００℃の熱処理で多結晶ＳｉＳｎ膜を形成することが可能であることを示している。さらに、原料Ｓｎ濃度を増加させると、図４に示すように、１０ａｔｍ％では、３００℃の熱処理で非晶質ＳｉＳｎ膜が結晶化し、３０ａｔｍ％では１５０℃の熱処理で非晶質ＳｉＳｎ膜が結晶化することも可能となる。
【００３０】
図３および４で示したような顕微ラマン測定により、多結晶ＳｉＳｎ膜の生成の有無と熱処理温度Ｔaとの相関を調査した結果を図５に示す。図５における横軸は原料Ｓｎ濃度を表し、縦軸は温度Ｔaを表す。グラフにおける「○」は、その位置の条件で多結晶ＳｉＳｎ膜が生成したことを表し、「×」は、その位置の条件で多結晶ＳｉＳｎ膜が生成しなかったことを表す。また、グラフにおける「ｃｒｙｓｔａｌｌｉｚｅｄ  ｒｅｇｉｏｎ」は、多結晶ＳｉＳｎ膜が生成する領域を表し、「ａｍｏｒｐｈｏｕｓ  ｒｅｇｉｏｎ」は、多結晶ＳｉＳｎ膜が生成しない領域を表す。図５から明らかなように、原料Ｓｎ濃度が高いほど、熱調理温度Ｔaが低くても、多結晶ＳｉＳｎ膜の製造が可能になる。
【００３１】
（２）多結晶ＳｉＳｎ膜におけるＳｉの濃度測定
多結晶ＳｉＳｎ膜におけるＳｎの濃度は、上述したように、顕微ラマンスペクトルに基づき、上記式（１）により算出できる。各条件で製造した多結晶ＳｉＳｎ膜について、この方法でＳｎの濃度を算出した。その結果を表１に示す。
【００３２】
【表１】
2015156430.tif 000003
図６は、熱処理温度Ｔa（横軸）、及び原料Ｓｎ濃度（「Ｉｎｉｔｉａｌ  Ｓｎ％」と表記）と、Δω（縦軸）との相関関係を表す。図６から明らかなように、原料Ｓｎ濃度にはあまり依存せず、熱処理温度Ｔaが高いほど、Δωは小さくなっている。上記式（１）に示されているように、Δωと多結晶ＳｉＳｎ膜におけるＳｉの濃度とは比例するので、原料Ｓｎ濃度にはあまり依存せず、熱処理温度Ｔaが高いほど、多結晶ＳｉＳｎ膜におけるＳｉの濃度は低くなる。
【００３３】
（３）多結晶ＳｉＳｎ膜の光吸収スペクトル測定
上述した方法で製造した多結晶ＳｉＳｎ膜について、フーリエ変換赤外分光（ＦＴＩＲ：Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ  Ｉｎｆｒａｒｅｄ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）法による光吸収スペクトルの測定を行った。その典型例として、Ｓｎ濃度２０％の多結晶ＳｉＳｎ膜の光吸収スペクトルを図７に示す。図７は、多結晶ＳｉＳｎ膜に照射した光のエネルギー（横軸）と光吸収係数（縦軸）との関係を表す。図７から明らかなように、０．８ｅＶを境界に光吸収スペクトルが鋭く立ち上がっている。これは、本発明で製造したＳｎ濃度２０％の多結晶ＳｉＳｎ膜が、０．８ｅＶのバンドギャップを有することを表しており、光通信帯域（例えば、波長：１．５５μｍ）の光を受信するのに好適に用いることができる。単結晶ＳｉＳｎ膜の場合、Ｓｎ濃度が固溶限界の０．１ａｔｍ％に制限されるため、０．８ｅＶのバンドギャップを有さない。そのため、単結晶ＳｉＳｎ膜では、光通信帯域(例えば、波長:１．５５μｍ)の光を受信できないと理論的に言われている。
【００３４】
３．多結晶ＳｉＳｎ膜が奏する効果
（１）多結晶ＳｉＳｎ膜は、光通信帯域(例えば、波長:１．５５μｍ)の光を受信するのに適したバンドギャップ（例えば、０．８ｅＶ）およびバンド構造を有するので、半導体デバイスの構成要素（例えば光検出器ダイオード層）とすることができる。
【００３５】
（２）多結晶ＳｉＳｎ膜は、多結晶Ｓｉ膜に比べて、低温で製造できる。すなわち、図３に示すように、原料Ｓｎ濃度が０ａｔｍ％の条件では、熱処理温度Ｔaを７００℃以上にしなければ、非晶質Ｓｉピークが残る（多結晶Ｓｉは製造できない）のに対し、原料Ｓｎ濃度が２ａｔｍ％の条件では、熱処理温度Ｔaを５００℃にすれば、非晶質Ｓｉピークが消える（多結晶ＳｉＳｎ膜が製造できる）。
【００３６】
また、図５においても、「ｃｒｙｓｔａｌｌｉｚｅｄ  ｒｅｇｉｏｎ」の領域は、原料Ｓｎ濃度が０ａｔｍ％より大きい方が、原料Ｓｎ濃度が０ａｔｍ％の場合よりも、熱処理温度Ｔaが低い方向に広がっている。
【００３７】
よって、多結晶ＳｉＳｎ膜は、低い熱処理温度でも形成できるので、耐熱温度が低い基板（例えばプラスチック基板等）上に形成できる可能性がある。また、多結晶ＳｉＳｎ膜をデバイスの上に形成した場合、デバイスに損傷を与えにくい。
（実施例２）
１．多結晶ＳｉＧｅＳｎ膜の製造
以下の方法で多結晶ＳｉＧｅＳｎ膜を製造した。まず、表面にＳｉＯ2膜が形成されたＳｉ基板を化学洗浄した後、分子線成長装置に導入し、ＳｉＯ2膜上に非晶質ＳｉＧｅＳｎ膜（厚さ：１５０ｎｍ）を室温堆積により形成した。なお、非晶質ＳｉＧｅＳｎ膜におけるＳｉとＧｅの濃度（ａｔｍ％）比は、Ｓｉと同等のバンドギャップ（例えば、０．９〜１．０ｅＶ）が得られるよう常に１：３とし、非晶質ＳｉＧｅＳｎ膜におけるＳｎの濃度は、０ａｔｍ％、２ａｔｍ％、１０ａｔｍ％のいずれかとした。非晶質ＳｉＧｅＳｎ膜の形成時、分子線成長装置内は超高真空（１０-8Ｐａ）とした。また、Ｓｉは電子銃で供給し、ＧｅとＳｎはクヌーセンセル（Ｋ−ｃｅｌｌ）で供給した。
【００３８】
次に、非晶質ＳｉＧｅＳｎ膜形成後のＳｉ基板を電気炉に入れた。電気炉内は、窒素を流すことで窒素雰囲気とした。その状態で、所定の温度条件で熱処理し、非晶質ＳｉＧｅＳｎ膜の多結晶化を誘起した。
【００３９】
また、熱処理の温度は、４００〜５００℃の範囲内から設定し、熱処理の時間は、１分間〜５時間の範囲内から設定した。
多結晶ＳｉＧｅＳｎ膜の製造は、非晶質ＳｉＧｅＳｎ膜におけるＳｎの濃度と、熱処理温度と、熱処理時間との組み合わせを、上述した範囲内で種々に変化させて行った。
【００４０】
２．多結晶ＳｉＧｅＳｎ膜の評価
（１）シート抵抗値の測定
上述した方法で製造した多結晶ＳｉＧｅＳｎ膜について、マイクロ４探針測定装置を用いて、シート抵抗値を測定した。その結果を図８に示す。図８の横軸は熱処理時間であり、縦軸はシート抵抗値である。また、図８における「Ｓｎ０％」は、非晶質ＳｉＧｅＳｎ膜におけるＳｎの濃度が０ａｔｍ％である条件を表し、「Ｓｎ２％」は、非晶質ＳｉＧｅＳｎ膜におけるＳｎの濃度が２ａｔｍ％である条件を表し、「Ｓｎ１０％」は、非晶質ＳｉＧｅＳｎ膜におけるＳｎの濃度が１０ａｔｍ％である条件を表す。また、図８において、「４００℃」は、熱処理温度が４００℃の条件を表し、その他は、熱処理温度が５００℃の条件である。
【００４１】
図８に示されているように、「Ｓｎ２％」、「Ｓｎ１０％」の条件では、５００℃の熱処理により、シート抵抗値が大きく低下している。これは、高抵抗な非晶質構造から、低抵抗な多結晶構造へ変化したこと（多結晶ＳｉＧｅＳｎ膜が製造されたこと）を示している。
【００４２】
また、「Ｓｎ２％」、「Ｓｎ１０％」の条件では、「Ｓｎ０％」の条件に比べて、それぞれ２４０分間および３０分間の短時間の熱処理でシート抵抗値が大幅に低下している。この結果は、Ｓｎの濃度が高いほど、多結晶ＳｉＧｅＳｎ膜の結晶化時間が、多結晶ＳｉＧｅ膜に比べて大幅に短時間化できることを示している。
【００４３】
（２）ＸＲＤ−２θ測定
上述した方法で製造した多結晶ＳｉＧｅＳｎ膜について、ＸＲＤ−２θ測定を行った。なお、測定対象の全てにおいて、熱処理温度は５００℃であり、熱処理時間は５時間である。測定結果を図９に示す。
【００４４】
図９に示されているように、「Ｓｎ２％」、「Ｓｎ１０％」の条件においても、多結晶ＳｉＧｅＳｎ膜に起因する複数の回折ピーク（（１１１）、（２２０）、（３１１））が観察された。このことは、非晶質ＳｉＧｅＳｎ膜から、多結晶ＳｉＧｅＳｎ膜へ変化したことを示している。
【００４５】
（３）顕微ラマン散乱分光測定
上述した方法で製造した多結晶ＳｉＧｅＳｎ膜のうち、「Ｓｎ０％」、「Ｓｎ２％」の条件で製造したものについて、顕微ラマン散乱分光測定を行った。全ての測定対象について、熱処理温度は５００℃である。また、熱処理時間は、１時間、３時間、５時間の３種類である。測定結果を図１０に示す。
【００４６】
図１０に示されているように、「Ｓｎ２％」の条件では、短い熱処理時間において、Ｇｅ−Ｇｅ結合ピークおよびＳｉ−Ｇｅ結合ピークが表れている。これは、非晶質構造から、多結晶構造へ変化したこと（多結晶ＳｉＧｅＳｎ膜が製造されたこと）を示している。
【００４７】
また、「Ｓｎ２％」の条件では、「Ｓｎ０％」の条件に比べて、短時間の熱処理で、Ｇｅ−Ｇｅ結合ピークおよびＳｉ−Ｇｅ結合ピークが表れている。このことは、多結晶ＳｉＧｅＳｎ膜は、多結晶ＳｉＧｅ膜に比べて、短時間の熱処理で製造可能であることを示している。
【００４８】
（４）Ｈａｌｌ効果測定
上述した方法で製造した多結晶ＳｉＧｅＳｎ膜について、Ｈａｌｌ効果測定を行い、電気的な特性を評価した。その結果を図１１、図１２に示す。図１１の横軸は熱処理時間であり、縦軸はＨａｌｌ正孔密度である。図１２の横軸は熱処理時間であり、縦軸はキャリア移動度である。全ての測定対象について、熱処理温度は５００℃である。
【００４９】
図１１に示される測定結果から、多結晶ＳｉＧｅＳｎ膜を流れる主要なキャリアは正の電荷を持つ正孔（ホール）であることが明らかになった。つまり、多結晶ＳｉＧｅＳｎ膜の伝導型はｐ型（positive）である。なお、正孔の起源としては、多結晶ＳｉＧｅＳｎ膜中において、アクセプタ準位として機能する空孔欠陥などの存在が推測される。
【００５０】
図１２に示されるように、「Ｓｎ２％」の条件では、「Ｓｎ０％」の条件に比べて、キャリア移動度が約２倍増大している。これは、「Ｓｎ２％」の条件において、結晶化後の結晶粒径が大きいためであると推測される。結晶粒径の増大に伴い、結晶粒同士の界面におけるキャリア（正孔）の散乱が減少した結果、キャリア移動度が改善されるものと考えられる。このようなキャリア移動度の増大効果は、多結晶ＳｉＧｅＳｎ膜の半導体デバイスへの応用を考えた時、高速および省電力動作に向けて、好適な特性である。
【００５１】
図１１および１２の結果から、２ａｔｍ％のＳｎを含む多結晶ＳｉＧｅＳｎ膜は、移動度が高く、空孔欠陥が少ない。そのため、多結晶ＳｉＧｅＳｎ膜は、その特性を利用して、各種デバイス等の構成要素とすることができる。多結晶ＳｉＧｅＳｎ膜の用途としては、例えば、基板上に形成されたデバイス上に追加積層される半導体薄膜、液晶用等ガラス基板上やフレキシブル基板上に形成される薄膜トランジスタ（ＴＦＴ：  Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）用の半導体薄膜材料等が挙げられる。
【００５２】
３．多結晶ＳｉＧｅＳｎ膜が奏する効果
（１）多結晶ＳｉＧｅＳｎ膜は、上述したとおり、優れた電気的特性を有するので、各種デバイスの構成要素（例えば、トランジスタのチャネル層）とすることができる。
【００５３】
（２）多結晶ＳｉＧｅＳｎ膜は、多結晶ＳｉＧｅ膜に比べて、低温で製造できる。よって、多結晶ＳｉＧｅＳｎ膜は、耐熱温度が低い基板（例えばプラスチック基板等）上に形成できる可能性がある。また、多結晶ＳｉＧｅＳｎ膜をデバイスの上に形成した場合、デバイスにダメージを与えにくい。例えば、図１３に示すような半導体デバイスに好適に用いることができる。図１３においては、ＳｉＧｅＳｎは多結晶ＳｉＧｅＳｎ膜を表す。また，図１３の絶縁膜上に形成されている半導体デバイスは、薄膜トランジスタ（左）および光検出器（右）である。
【図１】
2015156430.tif 000004
【図２】
2015156430.tif 000005
【図３】
2015156430.tif 000006
【図４】
2015156430.tif 000007
【図５】
2015156430.tif 000008
【図６】
2015156430.tif 000009
【図７】
2015156430.tif 000010
【図８】
2015156430.tif 000011
【図９】
2015156430.tif 000012
【図１０】
2015156430.tif 000013
【図１１】
2015156430.tif 000014
【図１２】
2015156430.tif 000015
【図１３】
2015156430.tif 000016