(57)【要約】【課題】  小形で良好な高周波特性を有するマルチチップの半導体モジュールを得る。【解決手段】  基板と、第１のグランドパターンおよび第２のグランドパターンを有する第１の半導体チップと、ビアホールを有する第２の半導体チップと、前記基板上に設けられ、前記第１のグランドパターンと接続される第１のグランド面と、前記基板上に前記第１のグランド面とは分離して設けられ、前記ビアホールと接続される第２のグランド面と、前記第２のグランドパターンと前記ビアホールを電気的に接続する接続手段と、を備える。【選択図】  図１
2015082514.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
第１のグランドパターンおよび第２のグランドパターンを有する第１の半導体チップと、
ビアホールを有する第２の半導体チップと、
前記基板上に設けられ、前記第１のグランドパターンと接続される第１のグランド面と、
前記基板上に前記第１のグランド面とは分離して設けられ、前記ビアホールと接続される第２のグランド面と、
前記第２のグランドパターンと前記ビアホールを電気的に接続する接続手段と、
を備えたことを特徴とする半導体モジュール。
【請求項２】
前記第２の半導体チップと前記第２のグランド面を、それぞれ複数個備えたことを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
前記第１の半導体チップに、アナログ回路とデジタル回路が実装され、
前記第１のグランドパターンは前記デジタル回路のグランドであり、
前記第２のグランドパターンは前記アナログ回路のグランドである
ことを特徴とする請求項１または請求項２に記載の半導体モジュール。
【請求項４】
前記接続手段はワイヤであることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体モジュール。
【請求項５】
前記接続手段はフリップチップ実装バンプであることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、地上マイクロ波通信、移動体通信等に使用される複数の半導体チップを実装する半導体モジュールに関するものである。
【背景技術】
【０００２】
地上マイクロ波通信、移動体通信で使用される半導体モジュールにおいては、１つのモジュール（パッケージ）の中に異なる機能を有する複数の回路を実装するシステムインパッケージが用いられることがある。特に、異なる機能を有する複数の回路が半導体チップとして実現される場合にはマルチチップパッケージとよばれる。高集積化と低コスト化が実現可能なＳｉ（シリコン、珪素）回路の開発が進む近年では、Ｓｉ半導体チップと例えばＧａＡｓ（砒化ガリウム、ガリウム砒素）半導体チップなど異なる半導体チップを同一パッケージ上に実装するマルチチップパッケージが用いられることがある。
【０００３】
図５は例えば従来例として、非特許文献１に記載されている高出力増幅器モジュールのブロック図を簡易的に示したものである。ＶＩＡ（ビア）ホール構造を有しないＳｉ半導体チップと、ＶＩＡホール構造を有するＧａＡｓ半導体チップが同一モジュール上に実装された例である。ここで１０１はＳｉ半導体チップ、１０２はＧａＡｓ半導体チップ、１０３は実装グランド面、１０４は信号線路、１０５はＳｉ半導体基板上のグランドパッド、１０６はグランド接続ワイヤ、１０７はＧａＡｓ半導体基板上のＶＩＡホール、１０８はＧａＡｓ半導体基板上のグランドパッド、１０９はグランド接続ワイヤ、１１０はＳｉ半導体基板上の信号パッド、１１１は信号接続ワイヤ、１１２はＧａＡｓ半導体基板上の信号パッド、１１３は信号接続ワイヤである。
【０００４】
ＶＩＡホール構造を有しないＳｉ半導体チップ１０１のグランドは、Ｓｉ半導体基板上のグランドパッド１０５からグランド接続ワイヤ１０６を介して実装グランド面１０３と接続する。ＶＩＡホール構造を有するＧａＡｓ半導体チップ１０２上に集積される回路のうち例えば増幅回路用トランジスタの高周波グランドなどはＧａＡｓ半導体基板上のＶＩＡホール１０７を介して実装グランド面１０３と接続し、例えばバイアス回路の直流グランドなどはＧａＡｓ半導体基板上のグランドパッド１０８からグランド接続ワイヤ１０９を介して実装グランド面１０３と接続する。また、Ｓｉ半導体チップ１０１とＧａＡｓ半導体チップ１０２の間の信号接続のためには、Ｓｉ半導体基板上の信号パッド１１０からの信号接続ワイヤ１１１と、ＧａＡｓ半導体基板上の信号パッド１１２からの信号接続ワイヤ１１３をそれぞれ信号線路１０４と接続させることによって実現する。本従来例ではＧａＡｓ半導体チップにはＧａＡｓ半導体特有の高効率高周波増幅器を構成し、Ｓｉ半導体チップにはＳｉ半導体特有の電源回路や制御回路が構成されている。
【０００５】
以上のように、異なる２つの半導体チップを同一モジュール上に実装することによって、１つの半導体チップでは実現困難な機能や性能を１つのモジュールで実現することができるというメリットを有する。さらに単一モジュール化することにより、複数個のモジュールを並列配置した場合と比べ、小形・低コスト化を実現することができる。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】2007 IEEE Radio Frequency Integrated Circuit Symposiumで発表された、Hau, G、他、”A WCDMA HBT Power Amplifier Module with Integrated Si DC Power Management IC for Current Reduction under Backoff Operation”、pp. 75-78.（ＷＣＤＭＡは登録商標。）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、例えばＳｉ半導体チップ上に高周波回路を集積する場合、半導体基板上のグランドパッドと実装グランド面を接続するワイヤによるインダクタンス成分がＶＩＡホールのインダクタンス成分に比べて大きいため、高周波特性を劣化させてしまうことがある。またワイヤを接続させるための広い実装グランド面が必要となるため、パッケージサイズが大きくなってしまうことがある。
【０００８】
本発明は上記のような問題点を解決するためになされたもので、ＶＩＡホール構造を有しない半導体チップ上のグランドパッドとＶＩＡホール構造を有する半導体基板上のＶＩＡホールにつながるグランドパッドとを接続し、さらにＶＩＡホール構造を有しない半導体基板の実装グランド面とＶＩＡホール構造を有する半導体基板上の実装グランド面を分離することによって、小形で良好な高周波特性を有するマルチチップ半導体パッケージを提供することを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係る半導体モジュールは、
基板と、
第１のグランドパターンおよび第２のグランドパターンを有する第１の半導体チップと、
ビアホールを有する第２の半導体チップと、
前記基板上に設けられ、前記第１のグランドパターンと接続される第１のグランド面と、
前記基板上に前記第１のグランド面とは分離して設けられ、前記ビアホールと接続される第２のグランド面と、
前記第２のグランドパターンと前記ビアホールを電気的に接続する接続手段と、
を備えたことを特徴とするものである。
【発明の効果】
【００１０】
この発明によれば、小形で良好な高周波特性を有するマルチチップの半導体モジュールを得られるという効果がある。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１による半導体モジュールを示す構成図
【図２】この発明の実施の形態２による半導体モジュールを示す構成図
【図３】この発明の実施の形態３による半導体モジュールを示す構成図
【図４】この発明の実施の形態４による半導体モジュールを示す構成図
【図５】従来の半導体モジュールを示す構成図
【発明を実施するための形態】
【００１２】
実施の形態１．
図１は本発明の実施の形態１を示した半導体モジュールを示している。ビア（ＶＩＡ）ホール構造を有しない例えばＳｉ半導体チップと、ビアホール構造を有する例えばＧａＡｓ半導体チップが同一モジュール上に実装された例である。ここで１は第１の半導体チップであるＳｉ半導体チップ、２は第２の半導体チップであるＧａＡｓ半導体チップ、３は第１のグランド面であるＳｉ半導体チップの実装グランド面、４は第２のグランド面であるＧａＡｓ半導体チップの実装グランド面、５は信号線路、６は第１のグランドパターンであるＳｉ半導体基板上のグランドパッド、７はグランド接続ワイヤ、８は第２のグランドパターンであるＳｉ半導体基板上のグランドパッド、９は接続手段でありパッド間を接続するワイヤ、１０はＧａＡｓ半導体基板上のグランドパッド、１１はＧａＡｓ半導体基板上のビアホール、１２はＧａＡｓ半導体基板上のグランドパッド、１３はグランド接続ワイヤ、１４はＳｉ半導体基板上の信号パッド、１５は信号接続ワイヤ、１６は信号接続ワイヤ、１７はＧａＡｓ半導体基板上の信号パッド、２０は基板である。
【００１３】
Ｓｉ半導体チップ１とＧａＡｓ半導体チップ２は基板２０の上に実装されている。Ｓｉ半導体チップ１には、複数の高周波回路が集積されており、本発明の実施の形態１ではその一例として高周波多段増幅回路が集積されているとする。なおＧａＡｓ半導体チップ２に集積される回路に特段の条件はなく、どのような回路が配置されていても良い。
【００１４】
図１についてさらに詳しく説明する。
高周波多段増幅回路が集積されているＳｉ半導体チップ１上のドライバ段増幅器の高周波グランドやバイアス回路などの直流グランドは、Ｓｉ半導体基板上のグランドパッド６からグランド接続ワイヤ７を介して、基板２０の上に設けられた実装グランド面３と接続する。またＳｉ半導体チップ１上の高出力段増幅器の高周波グランドは、Ｓｉ半導体基板１上のグランドパッド８からパッド間接続手段であるワイヤ９を介して、ＧａＡｓ半導体基板２上のグランドパッド１０と接続し、その後グランドパッド１０とつながるＧａＡｓ半導体基板２上のビアホール１１を介して、基板２０の上に設けられた実装グランド面４と接続する。ここで、実装グランド面４は実装グランド面３とは、基板２０上において分離して設けられている。一方、ＧａＡｓ半導体チップ２上の回路のグランドの一部はＧａＡｓ半導体基板２上のグランドパッド１２からグランド接続ワイヤ１３を介して、基板２０の上に設けられた実装グランド面４と接続する。また、Ｓｉ半導体チップ１とＧａＡｓ半導体チップ２の間の信号接続のためには、Ｓｉ半導体基板１上の信号パッド１４からの信号接続ワイヤ１５と、ＧａＡｓ半導体基板２上の信号パッド１７からの信号接続ワイヤ１６をそれぞれ信号線路５と接続させることによって実現する。
【００１５】
図１に示した通り、Ｓｉ半導体チップ１上の回路の一部のグランド８（図１では高出力段増幅器のグランド）をＧａＡｓ半導体チップ２上のグランドパッド１０およびビアホール１１を介して、Ｓｉ半導体チップの実装グランド３とは異なる実装グランド４と接続することによって、Ｓｉ半導体チップの実装グランド３の面積を低減し、半導体モジュールの小形化を可能にする。
【００１６】
また図１に示した通り、Ｓｉ半導体チップ１上の高出力段増幅器のグランドをＧａＡｓ半導体チップ２上のグランドパッド１０およびビアホール１１を介して実装グランド４と接続することによって、図中横方向の長さだけでなく縦方向の長さを短縮することが可能となり、その結果、高出力増幅段のグランド端子とグランド間のインダクタンス成分を低減し、増幅器の利得などの高周波特性を改善することができる。
【００１７】
また図１に示した通り、Ｓｉ半導体チップ１上の高出力段増幅器のグランドを実装グランド４と接続し、Ｓｉ半導体チップ１上のその他の回路のグランドを高出力段増幅器とは異なる実装グランド３と接続することによって、実装グランド面を介し高出力増幅段とドライバ増幅段の間で形成されるループを基板２０上で切断することができ、アイソレーションを高め安定性を改善することができる。
【００１８】
なお本発明の実施の形態１で示した図１は１つの構成例であり、半導体チップ上のパッドの数、配置はこれに限らない。またＳｉ半導体チップ１に複数の高周波回路を内蔵しており、その回路の一部のグランドを実装グランド３とは異なる実装グランド４に分離させることにより、回路の種類によらず同様の効果を得られる。
【００１９】
また本発明の実施の形態１で示した図は、ビアホール構造を有しない半導体チップとしてＳｉ半導体チップ、ビアホール構造を有する半導体チップとしてＧａＡｓ半導体チップの例をそれぞれ示したが、これには限らない。例えばビアホール構造を有する半導体チップとしてＧａＮ（窒化ガリウム）などの半導体チップを用いても同様の効果を有する。
【００２０】
実施の形態２．
図２は本発明の実施の形態２を示した半導体モジュールを示している。第１の半導体チップであるビアホール構造を有しない例えばＳｉ半導体チップ１と、ビアホール構造を有する例えばＧａＡｓ半導体チップ２つが同一モジュール上に実装された例である。ここで２および２１は第２の半導体チップであるＧａＡｓ半導体チップ、４および２２は第２のグランド面であるＧａＡｓ半導体チップの実装グランド面であり、その他は図１と同様である。図では基板２０は省略しているが、図１と同様に実装グランド面３、４、２２は、基板２０上にそれぞれ分離して設けられている。Ｓｉ半導体チップ１には、複数の高周波回路が集積されており、本発明の実施の形態２ではその一例として高周波多段増幅回路が集積されているとする。なおＧａＡｓ半導体チップ２、２１に集積される回路に特段の条件はない。
【００２１】
図２についてさらに詳しく説明する。高周波多段増幅回路が集積されているＳｉ半導体チップ１上の高周波グランドの一部は、Ｓｉ半導体基板１上のグランドパッド８からパッド間接続手段であるワイヤ９を介して、ＧａＡｓ半導体基板２上のグランドパッド１０と接続し、その後グランドパッド１０とつながるＧａＡｓ半導体基板２上のビアホール１１を介して実装グランド面４と接続する。同様に、Ｓｉ半導体チップ１上の高周波グランドの一部もまたＧａＡｓ半導体基板２１上のビアホール１１を介して実装グランド面２２と接続する。つまり、Ｓｉ半導体チップ１上のグランドは異なるＧａＡｓ基板２、２１上のビアホール１１を介してそれぞれ異なる実装グランド面４、２２と接続することになる。
【００２２】
Ｓｉ半導体チップ１上には、例えば異なる周波数帯域に対応した複数の回路や、増幅器以外にも発振器などの種々の回路を配置することができ、必要に応じてこれらの回路のグランドを、異なるＧａＡｓ基板２、２１のいずれにも選択的に接続することができる。
【００２３】
このとき図２に示すようにＳｉ半導体チップ１と複数のＧａＡｓ半導体チップ２、２１から構成される半導体モジュールにおいて、Ｓｉ半導体チップ１上のグランドを異なるＧａＡｓ基板２、２１上のビアホール１１を介して異なる実装グランド面４、２２と接続することによって、発明の実施の形態１に示した効果に加え、ＧａＡｓ半導体チップ２、２１間の高アイソレーション化、およびＳｉ半導体チップ１上に設けたそれぞれの回路の高アイソレーション化をはかることも可能である。
【００２４】
なお本発明の実施の形態２で示した図２は１つの構成例であり、半導体チップ上のパッドの数、配置はこれに限らない。またＧａＡｓ半導体チップは複数個実装されていれば、同様の効果を有する。またＧａＡｓ半導体チップの実装グランド面は分離されていればより高アイソレーション化が得られるが、少なくともＳｉ半導体チップ１の実装グランド面と分離されていればこれに限らない。
【００２５】
また本発明の実施の形態２で示した図２はビアホール構造を有しない半導体チップとしてＳｉ半導体チップ、ビアホール構造を有する半導体チップとしてＧａＡｓ半導体チップの例をそれぞれ示したが、これに限らない。例えばビアホール構造を有する半導体チップとしてＧａＮなどの半導体チップを用いても、ＧａＡｓとＧａＮが混載していても同様の効果を有する。
【００２６】
実施の形態３．
図３は本発明の実施の形態３を示した半導体モジュールを示している。ビアホール構造を有しない例えばＳｉ半導体チップと、ビアホール構造を有する例えばＧａＡｓ半導体チップからなる半導体モジュールの例である。ここで１は第１の半導体チップであるＳｉ半導体チップ、２は第２の半導体チップであるＧａＡｓ半導体チップ、４は図示せぬ基板２０上に設けられた第２のグランド面であるＧａＡｓ半導体チップの実装グランド面、６は第１のグランドパターンであるＳｉ半導体基板上のグランドパッド、７はグランド接続ワイヤ、８は第２のグランドパターンであるＳｉ半導体基板上のグランドパッド、３１は図示せぬ基板２０上に設けられた第１のグランド面であるグランド面である。Ｓｉ半導体チップ１には、複数の高周波回路が集積されており、本発明の実施の形態３ではその一例として高周波多段増幅回路が集積されているとする。なおＧａＡｓ半導体チップに集積される回路に特段の条件はない。
【００２７】
図３についてさらに詳しく説明する。高周波多段増幅回路が集積されているＳｉ半導体チップ１上のドライバ段増幅器の高周波グランドやバイアス回路などの直流グランドは、Ｓｉ半導体基板上のグランドパッド６からグランド接続ワイヤ７を介して図示せぬ基板２０上に設けられたグランド面３１と接続する。高周波多段増幅回路が集積されているＳｉ半導体チップ１上の高周波グランドは、Ｓｉ半導体基板１上のグランドパッド８とＧａＡｓ半導体基板２上のグランドパッド１０（図示せず）とをフリップ実装で接続し、その後グランドパッド１０とつながるＧａＡｓ半導体基板２上のビアホール１１（図示せず）を介して基板２０（図示せず）上に設けられた実装グランド面４と接続する。
【００２８】
フリップ実装では、金属等によるバンプ（図３ではＳｉ半導体チップ１の図面上の裏面になるため図示せず）を用いることにより、ＧａＡｓ半導体基板２上にＳｉ半導体チップ１を直接実装できる。
【００２９】
図３に示すようにＳｉ半導体チップ１とＧａＡｓ半導体チップ２から構成される半導体モジュールにおいて、Ｓｉ半導体チップ１上のグランド８をフリップ実装によりＧａＡｓ基板２上のビアホール１１とつながるグランドパッド１０と接続の上、実装グランド面４と接続することによって、Ｓｉ半導体チップ１の実装グランド面の面積を削減することができ、半導体モジュールの大幅な小形化を可能にする。
【００３０】
また図３に示した通り、Ｓｉ半導体チップ１上のグランド８をフリップ実装によりＧａＡｓ基板２上のビアホール１１とつながるグランドパッド１０と接続の上、実装グランド面４と接続することによって、高出力増幅段のグランド端子とグランド間のインダクタンス成分を大幅に低減し、増幅器の利得などの高周波特性を改善することができる。
【００３１】
また図３に示した発明の実施の形態３においては、発明の実施の形態１と同様の効果も有する。
【００３２】
なお本発明の実施の形態３で示した図は１つの構成例であり、半導体チップ上のパッドの数、配置はこれに限らない。またＳｉ半導体チップに複数の高周波回路を内蔵し、その回路の一部のグランドを分離させることにより、回路の種類によらず高アイソレーション化を図れる等の同様の効果を有する。
【００３３】
また本発明の実施の形態３で示した図は、ビアホール構造を有しない半導体チップとしてＳｉ半導体チップ、ビアホール構造を有する半導体チップとしてＧａＡｓ半導体チップの例をそれぞれ示したが、これに限らない。例えばビアホール構造を有する半導体チップとしてＧａＮなどの半導体チップを用いても同様の効果を有する。
【００３４】
実施の形態４．
図４は本発明の実施形態４を示した半導体モジュールを示している。ビアホール構造を有しない例えばＳｉ半導体チップと、ビアホール構造を有する例えばＧａＡｓ半導体チップが同一モジュール上に実装された例であり、図１と同様の素子から構成されるとする。但し、Ｓｉ半導体チップには、デジタル回路３２とアナログ回路３３が混載しているものとする。ＧａＡｓ半導体チップに集積される回路に特段の条件はない。
【００３５】
図４についてさらに詳しく説明する。デジタル回路とアナログ回路が混載しているＳｉ半導体チップ１上の少なくともデジタル回路のグランドは、第１のグランドパターンであるＳｉ半導体基板１上のグランドパッド６からグランド接続ワイヤ７を介して実装グランド面３と接続する。またその他のアナログ回路のグランドは、第２のグランドパターンであるＳｉ半導体基板１上のグランドパッド８からパッド間接続手段であるワイヤ９を介して、ＧａＡｓ半導体基板２上のグランドパッド１０と接続し、その後グランドパッド１０とつながるＧａＡｓ半導体基板２上のビアホール１１を介して実装グランド面４と接続する。その他の構成は図１と同様である。
【００３６】
図４に示した通り、Ｓｉ半導体チップ１上の回路の一部のグランドをＧａＡｓ半導体チップ２上のグランドパッド１０およびビアホール１１を介して、Ｓｉ半導体チップ１の実装グランド３とは異なる実装グランド４と接続することによって、Ｓｉ半導体チップ１の実装グランド３の面積を低減し、半導体モジュールの小形化を可能にする。
【００３７】
また図４に示した通り、Ｓｉ半導体チップ１上のアナログ回路のグランドをＧａＡｓ半導体チップ２上のグランドパッド１０およびビアホール１１を介して実装グランド４と接続することによって、グランド端子とグランド間のインダクタンス成分を低減し、利得特性などの高周波特性を改善することができる。
【００３８】
また図４に示した通り、Ｓｉ半導体チップ１上の少なくともデジタル回路のグランドを実装グランド３と接続し、Ｓｉ半導体チップ１上のその他の回路のグランドを実装グランド４と接続することによって、デジタル回路とアナログ回路の間のアイソレーションを高めることができ、デジタル回路から不要な信号をアナログ回路へ供給することなく、アナログ回路を安定に動作させることができる。
【００３９】
なお本発明の実施の形態４で示した図４は１つの構成例であり、半導体チップ上のパッドの数、配置はこれに限らず同様の効果を有する。
【００４０】
また本発明の実施の形態４で示した図４はビアホール構造を有しない半導体チップとしてＳｉ半導体チップ、ビアホール構造を有する半導体チップとしてＧａＡｓ半導体チップの例をそれぞれ示したが、これに限らない。例えばビアホール構造を有する半導体チップとしてＧａＮなどの半導体チップを用いても同様の効果を有する。
【００４１】
また本発明の実施の形態４で示した図４は１つのＧａＡｓ半導体チップの例を示したが、本発明の実施の形態２と同様にビアホールを有する半導体チップが複数個実装されていれば、本発明の実施の形態２と同様の効果も有する。その場合、ビアホールを有する半導体チップはＧａＮなどの半導体チップを用いても、ＧａＡｓとＧａＮが混載していてもよい。
【００４２】
また本発明の実施の形態４で示した図４はＳｉ半導体チップとＧａＡｓ半導体チップがそれぞれパッケージ上の実装グランド面に実装されている例を示したが、本発明の実施の形態３と同様にフリップチップ実装により、Ｓｉ半導体基板のグランドパッドとＧａＡｓ半導体基板のビアホールにつながるグランドパッドが接続されていれば、本発明の実施の形態３と同様の効果も有する。
【００４３】
以上の実施の形態において、基板に第１の半導体チップと第２の半導体チップを実装したものを示したが、第１の半導体チップまたは第２の半導体チップの少なくとも１つを封入するように、基板に蓋を設けても良い。また、１の半導体チップまたは第２の半導体チップの少なくとも１つを樹脂等でモールドして、基板に実装しても良い。
【符号の説明】
【００４４】
１  Ｓｉ半導体チップ、２  ＧａＡｓ半導体チップ、３  実装グランド面、４  実装グランド面、５  信号線路、６  グランドパッド、７  グランド接続ワイヤ、８  グランドパッド、９  ワイヤ、１０  グランドパッド、１１  ビアホール、１２  グランドパッド、１３  グランド接続ワイヤ、１４  信号パッド、１５  信号接続ワイヤ、１６  信号接続ワイヤ、１７  信号パッド、２０  基板、２１  ＧａＡｓ半導体チップ、２２  実装グランド面、３１  グランド面、３２  デジタル回路、３３  アナログ回路、１０１  Ｓｉ半導体チップ、１０２  ＧａＡｓ半導体チップ、１０３  実装グランド面、１０４  信号線路、１０５  グランドパッド、１０６  グランド接続ワイヤ、１０７  ビアホール、１０８  グランドパッド、１０９  グランド接続ワイヤ、１１０  信号パッド、１１１  信号接続ワイヤ、１１２  信号パッド、１１３  信号接続ワイヤ
【図１】
2015082514.tif 000003
【図２】
2015082514.tif 000004
【図３】
2015082514.tif 000005
【図４】
2015082514.tif 000006
【図５】
2015082514.tif 000007