(57)【要約】【課題】高信頼性の表示装置及び半導体装置を提供する。【解決手段】実施形態によれば、第１電極と、第２電極と、有機発光層と、第１トランジスタと、第２トランジスタと、を備えた表示装置が提供される。第１電極は、光透過性である。第２電極は、第１電極と対向する。有機発光層は、第１電極と第２電極との間に設けられる。第１トランジスタは、第１半導体層と、第１導電部と、第２導電部と、第１ゲート電極と、第１ゲート絶縁膜と、を含む。前記第２トランジスタは、第２半導体層と、第３導電部と、第４導電部と、第２ゲート電極と、第２ゲート絶縁膜と、を含む。前記第１ゲート絶縁膜に含まれる水素の量は、前記第２ゲート絶縁膜に含まれる水素の量よりも多い。【選択図】図１
2015060996.tif 000002
【特許請求の範囲】
【請求項１】
光透過性の第１電極と、
前記第１電極と対向する第２電極と、
前記第１電極と前記第２電極との間に設けられた有機発光層と、
第１トランジスタであって、
第１部分と、第２部分と、前記第１部分と前記第２部分との間に設けられた第３部分と、を含む第１半導体層と、
前記第１電極及び前記第２電極の一方と電気的に接続されるとともに、前記第１部分と電気的に接続される第１導電部と、
前記第１導電部と離間し、前記第２部分と電気的に接続された第２導電部と、
前記第１導電部及び前記第２導電部と離間し、前記第３部分と対向する第１ゲート電極と、
前記第３部分と前記第１ゲート電極との間に設けられた第１ゲート絶縁膜と、
を含む第１トランジスタと、
第２トランジスタであって、
第４部分と、第５部分と、前記第４部分と前記第５部分との間に設けられた第６部分と、を含む第２半導体層と、
前記第１導電部、前記第２導電部及び前記第１ゲート電極のいずれかと電気的に接続されるとともに、前記第４部分と電気的に接続される第３導電部と、
前記第３導電部と離間し、前記第５部分と電気的に接続された第４導電部と、
前記第３導電部及び前記第４導電部と離間し、前記第６部分と対向する第２ゲート電極と、
前記第６部分と前記第２ゲート電極との間に設けられた第２ゲート絶縁膜と、
を含む第２トランジスタと、
を備え、
前記第１ゲート絶縁膜に含まれる水素の量は、前記第２ゲート絶縁膜に含まれる水素の量よりも多い表示装置。
【請求項２】
前記第１ゲート絶縁膜の厚さは、前記第２ゲート絶縁膜の厚さよりも厚い請求項１記載の表示装置。
【請求項３】
前記第１ゲート絶縁膜の単位体積当たりの水素の濃度は、前記第２ゲート絶縁膜の単位体積当たりの水素の濃度よりも高い請求項１または２に記載の表示装置。
【請求項４】
前記第１ゲート絶縁膜の単位体積当たりの水素の濃度は、１０２０（個／ｃｍ３）以上１０２２（個／ｃｍ３）以下であり、
前記第２ゲート絶縁膜の単位体積当たりの水素の濃度は、１０１９（個／ｃｍ３）以上１０２１（個／ｃｍ３）以下である請求項３記載の表示装置。
【請求項５】
前記第１ゲート絶縁膜及び前記第２ゲート絶縁膜は、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜の少なくともいずれかを含む請求項１〜４のいずれか１つに記載の表示装置。
【請求項６】
前記第１ゲート絶縁膜は、第１層と、前記第１ゲート電極と前記第１層との間に設けられた第２層と、を含む請求項１〜５のいずれか１つに記載の表示装置。
【請求項７】
前記第１層は、シリコン酸化膜及びシリコン窒化膜の一方を含み、
前記第２層は、シリコン酸化膜及びシリコン窒化膜の他方を含む請求項６記載の表示装置。
【請求項８】
前記第１層は、シリコン酸化膜を含み、
前記第２層は、シリコン窒化膜を含み、
前記第２ゲート絶縁膜は、シリコン酸化膜を含む請求項７記載の表示装置。
【請求項９】
前記第１トランジスタは、第１チャネル保護膜をさらに含み、
前記第１ゲート絶縁膜は、前記第１ゲート電極の上に設けられ、
前記第１半導体層は、前記第１ゲート絶縁膜の上に設けられ、
前記第１チャネル保護膜は、前記第３部分の上に設けられ、
前記第１導電部は、少なくとも前記第１部分の上に設けられ、
前記第２導電部は、少なくとも前記第２部分の上に設けられ、
前記第２トランジスタは、第２チャネル保護膜をさらに含み、
前記第２ゲート絶縁膜は、前記第２ゲート電極の上に設けられ、
前記第２半導体層は、前記第２ゲート絶縁膜の上に設けられ、
前記第２チャネル保護膜は、前記第６部分の上に設けられ、
前記第３導電部は、少なくとも前記第５部分の上に設けられ、
前記第４導電部は、少なくとも前記第６部分の上に設けられる請求項１〜８のいずれか１つに記載の表示装置。
【請求項１０】
第１トランジスタであって、
第１部分と、第２部分と、前記第１部分と前記第２部分との間に設けられた第３部分と、を含む第１半導体層と、
前記第１部分と電気的に接続される第１導電部と、
前記第１導電部と離間し、前記第２部分と電気的に接続された第２導電部と、
前記第１導電部及び前記第２導電部と離間し、前記第３部分と対向する第１ゲート電極と、
前記第３部分と前記第１ゲート電極との間に設けられた第１ゲート絶縁膜と、
を含む第１トランジスタと、
第２トランジスタであって、
第４部分と、第５部分と、前記第４部分と前記第５部分との間に設けられた第６部分と、を含む第２半導体層と、
前記第１導電部、前記第２導電部及び前記第１ゲート電極のいずれかと電気的に接続されるとともに、前記第４部分と電気的に接続される第３導電部と、
前記第３導電部と離間し、前記第５部分と電気的に接続された第４導電部と、
前記第３導電部及び前記第４導電部と離間し、前記第６部分と対向する第２ゲート電極と、
前記第６部分と前記第２ゲート電極との間に設けられた第２ゲート絶縁膜と、
を含む第２トランジスタと、
を備え、
前記第１ゲート絶縁膜に含まれる水素の量は、前記第２ゲート絶縁膜に含まれる水素の量よりも多い半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置及び半導体装置に関する。
【背景技術】
【０００２】
有機ＥＬ（Electro-Luminescence）素子に流れる電流を、薄膜トランジスタによって制御するアクティブマトリクス方式の表示装置がある。表示装置に用いられる半導体装置がある。こうした表示装置及び半導体装置において、信頼性の向上が望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１０３９５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、高信頼性の表示装置及び半導体装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、第１電極と、第２電極と、有機発光層と、第１トランジスタと、第２トランジスタと、を備えた表示装置が提供される。前記第１電極は、光透過性である。前記第２電極は、前記第１電極と対向する。前記有機発光層は、前記第１電極と前記第２電極との間に設けられる。前記第１トランジスタは、第１半導体層と、第１導電部と、第２導電部と、第１ゲート電極と、第１ゲート絶縁膜と、を含む。前記第１半導体層は、第１部分と、第２部分と、前記第１部分と前記第２部分との間に設けられた第３部分と、を含む。前記第１導電部は、前記第１電極及び前記第２電極の一方と電気的に接続されるとともに、前記第１部分と電気的に接続される。前記第２導電部は、前記第１導電部と離間し、前記第２部分と電気的に接続される。前記第１ゲート電極は、前記第１導電部及び前記第２導電部と離間し、前記第３部分と対向する。前記第１ゲート絶縁膜は、前記第３部分と前記第１ゲート電極との間に設けられる。前記第２トランジスタは、第２半導体層と、第３導電部と、第４導電部と、第２ゲート電極と、第２ゲート絶縁膜と、を含む。前記第２半導体層は、第４部分と、第５部分と、前記第４部分と前記第５部分との間に設けられた第６部分と、を含む。前記第３導電部は、前記第１導電部、前記第２導電部及び前記第１ゲート電極のいずれかと電気的に接続されるとともに、前記第４部分と電気的に接続される。前記第４導電部は、前記第３導電部と離間し、前記第５部分と電気的に接続される。前記第２ゲート電極は、前記第３導電部及び前記第４導電部と離間し、前記第６部分と対向する。前記第２ゲート絶縁膜は、前記第６部分と前記第２ゲート電極との間に設けられる。前記第１ゲート絶縁膜に含まれる水素の量は、前記第２ゲート絶縁膜に含まれる水素の量よりも多い。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る表示装置を模式的に表す断面図である。
【図２】第１の実施形態に係る表示装置を模式的に表す等価回路図である。
【図３】図３（ａ）及び図３（ｂ）は、薄膜トランジスタの電流−電圧特性の一例を表すグラフ図である。
【図４】図４（ａ）及び図４（ｂ）は、薄膜トランジスタの特性の一例を表すグラフ図である。
【図５】第２の実施形態に係る表示装置を模式的に表す断面図である。
【図６】第２の実施形態に係る別の表示装置を模式的に表す断面図である。
【図７】第３の実施形態に係る表示装置を模式的に表す断面図である。
【図８】第４の実施形態に係る表示装置を模式的に表す断面図である。
【図９】第５の実施形態に係る半導体装置を模式的に表す断面図である。
【発明を実施するための形態】
【０００７】
以下に、各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）  
図１は、第１の実施形態に係る表示装置を模式的に表す断面図である。  
図１に表したように、表示装置１１０は、第１電極１１と、第２電極１２と、有機発光層１３と、第１トランジスタ２１と、第２トランジスタ２２と、を備える。
【０００９】
第１電極１１は、光透過性を有する。第２電極１２は、第１電極１１と対向する。この例では、第２電極１２が、光反射性である。第２電極１２の光反射率は、第１電極１１の光反射率よりも高い。第２電極１２は、光透過性でもよい。例えば、第１電極１１が、陽極であり、第２電極１２が、陰極である。第１電極１１を陰極とし、第２電極１２を陽極としてもよい。第１電極１１は、例えば、画素電極と呼ばれる場合もある。
【００１０】
有機発光層１３は、第１電極１１と第２電極１２との間に設けられる。有機発光層１３は、第１電極１１及び第２電極１２と電気的に接続される。有機発光層１３は、例えば、第１電極１１の少なくとも一部に接し、第２電極１２の少なくとも一部と接する。
【００１１】
第１電極１１、第２電極１２及び有機発光層１３により、有機ＥＬ型の発光素子部１５が形成される。より詳しくは、有機発光層１３の第１電極１１及び第２電極１２のそれぞれと電気的に接続された部分において、発光素子部１５が形成される。第１電極１１と第２電極１２との間に電流を流す。これにより、有機発光層１３から光が放出される。有機発光層１３から放出された光は、第１電極１１を透過する。
【００１２】
発光素子部１５の発光は、第１トランジスタ２１及び第２トランジスタ２２によって駆動される。表示装置１１０において、複数の発光素子部１５と、複数の第１トランジスタ２１と、複数の第２トランジスタ２２と、の組み合わせが、マトリクス状に並べて配置される。複数の第１トランジスタ２１及び複数の第２トランジスタ２２の駆動を制御することにより、複数の発光素子部１５の発光を制御する。これにより、表示装置１１０において、画像が表示される。表示装置１１０は、有機ＥＬを用いたアクティブマトリクス型の表示装置である。
【００１３】
ここで、第１電極１１と第２電極１２と有機発光層１３との積層方向に対して平行な方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。Ｚ軸方向は、例えば、第１電極１１、第２電極１２及び有機発光層１３のそれぞれの膜面に対して垂直である。Ｚ軸方向は、例えば、第１電極１１、第２電極１２及び有機発光層１３のそれぞれの厚さ方向と同義である。
【００１４】
第１トランジスタ２１は、第１半導体層３０と、第１導電部３１と、第２導電部３２と、第１ゲート電極３３と、第１ゲート絶縁膜３４と、を含む。
【００１５】
第１半導体層３０は、第１部分３０ａと、第２部分３０ｂと、第１部分３０ａと第２部分３０ｂとの間の第３部分３０ｃと、を含む。
【００１６】
第１導電部３１は、第１電極１１及び第２電極１２の一方と電気的に接続されるとともに、第１部分３０ａと電気的に接続される。この例では、第１導電部３１が、第１電極１１と電気的に接続される。第２導電部３２は、第１導電部３１と離間し、第２部分３０ｂと電気的に接続される。例えば、第１導電部３１と第２導電部３２との一方が、ドレインであり、他方が、ソースである。
【００１７】
第１ゲート電極３３は、第１導電部３１及び第２導電部３２と離間し、第３部分３０ｃと対向する。第１ゲート電極３３は、例えば、Ｚ軸方向において、第３部分３０ｃと対向する。第１ゲート絶縁膜３４は、第３部分３０ｃと第１ゲート電極３３との間に設けられる。
【００１８】
第２トランジスタ２２は、第２半導体層４０と、第３導電部４１と、第４導電部４２と、第２ゲート電極４３と、第２ゲート絶縁膜４４と、を含む。
【００１９】
第２半導体層４０は、第４部分４０ａと、第５部分４０ｂと、第４部分４０ａと第５部分４０ｂとの間の第６部分４０ｃと、を含む。
【００２０】
第３導電部４１は、第４部分４０ａと電気的に接続される。また、第３導電部４１は、図示を省略した配線などを介して、第１導電部３１、第２導電部３２及び第１ゲート電極３３のいずれかと電気的に接続される。第４導電部４２は、第３導電部４１と離間し、第５部分４０ｂと電気的に接続される。例えば、第３導電部４１と第４導電部４２との一方が、ドレインであり、他方が、ソースである。
【００２１】
第２ゲート電極４３は、第３導電部４１及び第４導電部４２と離間し、第６部分４０ｃと対向する。第２ゲート電極４３は、例えば、Ｚ軸方向において、第６部分４０ｃと対向する。第２ゲート絶縁膜４４は、第６部分４０ｃと第２ゲート電極４３との間に設けられる。
【００２２】
表示装置１１０は、例えば、基板５０と、バリア層５１と、保護層５２と、平坦化層５３と、バンク層５４と、封止層５５と、をさらに備える。これらの各部は、表示装置１１０に適宜設けられ、省略可能である。
【００２３】
基板５０は、主面５０ａを有する。主面５０ａは、例えば、Ｚ軸方向に対して垂直な面である。基板５０には、例えば、光透過性を有する材料が用いられる。基板５０には、例えば、ガラス材料や樹脂材料が用いられる。基板５０は、例えば、可撓性をさらに有する。この場合、基板５０には、例えば、ポリイミドなどの可撓性を有する樹脂材料が用いられる。
【００２４】
バリア層５１は、主面５０ａの上に設けられる。バリア層５１は、例えば、基板５０側からの水分の浸入を抑制する。バリア層５１には、例えば、シリコン酸化膜、シリコン窒化膜、または、シリコン酸窒化膜などが用いられる。
【００２５】
第１トランジスタ２１及び第２トランジスタ２２は、主面５０ａの上に設けられる。この例では、第１トランジスタ２１及び第２トランジスタ２２が、バリア層５１の上に設けられる。第１トランジスタ２１及び第２トランジスタ２２は、例えば、バリア層５１の上に並べて設けられる。
【００２６】
第１ゲート電極３３及び第２ゲート電極４３は、バリア層５１の上に設けられる。第１ゲート電極３３及び第２ゲート電極４３には、例えば、モリブデンタングステン（ＭｏＷ）、モリブデンタンタル（ＭｏＴａ）及びタングステン（Ｗ）などの高融点金属が用いられる。第１ゲート電極３３及び第２ゲート電極４３の材料は、例えば、ヒロック対策を施したＡｌを主成分とするＡｌ合金や、より低抵抗のＣｕなどでもよい。
【００２７】
第１ゲート絶縁膜３４は、第１ゲート電極３３の上に設けられる。第２ゲート絶縁膜４４は、第２ゲート電極４３の上に設けられる。この例では、第２ゲート絶縁膜４４が、第１ゲート絶縁膜３４と連続している。第１ゲート絶縁膜３４及び第２ゲート絶縁膜４４は、例えば、連続した１つの絶縁層５６である。例えば、絶縁層５６が、第１ゲート電極３３の上、第２ゲート電極４３の上、及び、バリア層５１の上に設けられる。第１ゲート絶縁膜３４は、例えば、絶縁層５６の一部であり、第２ゲート絶縁膜４４は、例えば、絶縁層５６の別の一部である。絶縁層５６は、例えば、絶縁性と光透過性とを有する。
【００２８】
第１ゲート絶縁膜３４は、第２ゲート絶縁膜４４と離間していてもよい。第１ゲート絶縁膜３４は、少なくとも第１半導体層３０と第１ゲート電極３３との間に存在していればよい。第２ゲート絶縁膜４４は、少なくとも第２半導体層４０と第２ゲート電極４３との間に存在していればよい。
【００２９】
第１ゲート絶縁膜３４及び第２ゲート絶縁膜４４（絶縁層５６）には、例えば、シリコン酸化膜（例えば、ＳｉＯ２）、シリコン窒化膜（例えば、ＳｉＮｘ）、及び、シリコン酸窒化膜（ＳｉＯＮ）の少なくともいずれかが用いられる。この例において、第１ゲート絶縁膜３４の材料は、第２ゲート絶縁膜４４の材料と実質的に同じである。
【００３０】
また、この例では、第１ゲート絶縁膜３４の厚さｔ１が、第２ゲート絶縁膜４４の厚さｔ２よりも厚い。厚さｔ１は、換言すれば、第１ゲート絶縁膜３４のＺ軸方向の長さである。厚さｔ２は、換言すれば、第２ゲート絶縁膜４４のＺ軸方向の長さである。厚さｔ１は、例えば、１０ｎｍ以上１０００ｎｍ以下である。厚さｔ２は、例えば、５ｎｍ以上５００ｎｍ以下である。
【００３１】
この例では、第１ゲート絶縁膜３４の材料が、第２ゲート絶縁膜４４の材料と実質的に同じである。従って、第１ゲート絶縁膜３４の単位体積当たりの水素の濃度は、第２ゲート絶縁膜４４の単位体積当たりの水素の濃度と実質的に同じである。一方、第１ゲート絶縁膜３４の体積は、第２ゲート絶縁膜４４の体積よりも大きい。従って、第１ゲート絶縁膜３４に含まれる水素の量は、第２ゲート絶縁膜４４に含まれる水素の量よりも多い。
【００３２】
第１半導体層３０は、第１ゲート絶縁膜３４の上に設けられる。第２半導体層４０は、第２ゲート絶縁膜４４の上に設けられる。すなわち、この例において、第１トランジスタ２１及び第２トランジスタ２２は、いわゆるボトムゲート型である。
【００３３】
第１半導体層３０及び第２半導体層４０は、例えば、ガリウム、亜鉛、錫、珪素の少なくともいずれかと、インジウムと、を含む酸化物を含む。すなわち、第１半導体層３０及び第２半導体層４０は、例えば、ＩｎとＧａとＺｎとを含む酸化物膜（すなわち、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物膜）である。また、第１半導体層３０及び第２半導体層４０は、ＩｎとＺｎとを含む酸化物膜（すなわち、Ｉｎ−Ｚｎ−Ｏ酸化物膜）でも良い。また、第１半導体層３０及び第２半導体層４０は、ＩｎとＺｎとＳｉを含む酸化物膜（すなわち、Ｉｎ−Ｚｎ−Ｓｉ−Ｏ酸化物膜）でも良い。以下、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物膜を総称して、「ＩｎＧａＺｎＯ膜」と言うことにする。
【００３４】
なお、第１半導体層３０の材料は、第２半導体層４０の材料と同じでもよいし、異なってもよい。第１半導体層３０及び第２半導体層４０は、例えば、ｎ形の導電性またはｐ形の導電性を有する。以下、この例では、第１半導体層３０及び第２半導体層４０がｎ形である場合として説明する。
【００３５】
この例では、第１トランジスタ２１が、第１チャネル保護膜３５をさらに含み、第２トランジスタ２２が、第２チャネル保護膜４５をさらに含む。第１チャネル保護膜３５は、第１半導体層３０の第３部分３０ｃの上に設けられる。第２チャネル保護膜４５は、第２半導体層４０の第６部分４０ｃの上に設けられる。第１チャネル保護膜３５は、第１半導体層３０を保護する。第２チャネル保護膜４５は、第２半導体層４０を保護する。第１チャネル保護膜３５及び第２チャネル保護膜４５には、例えば、シリコン酸化膜が用いられる。
【００３６】
第１導電部３１は、少なくとも第１半導体層３０の第１部分３０ａの上に設けられる。第１導電部３１は、例えば、第１部分３０ａに接する。これにより、第１導電部３１が、第１半導体層３０と電気的に接続される。
【００３７】
第２導電部３２は、少なくとも第１半導体層３０の第２部分３０ｂの上に設けられる。第２導電部３２は、例えば、第２部分３０ｂに接する。これにより、第２導電部３２が、第１半導体層３０と電気的に接続される。これにより、第１ゲート電極３３に電圧を印加することで、第１半導体層３０にチャネルが発生し、第１導電部３１と第２導電部３２との間に電流が流れる。
【００３８】
第３導電部４１は、少なくとも第２半導体層４０の第４部分４０ａの上に設けられる。第３導電部４１は、例えば、第４部分４０ａに接する。これにより、第３導電部４１が、第２半導体層４０と電気的に接続される。
【００３９】
第４導電部４２は、少なくとも第２半導体層４０の第５部分４０ｂの上に設けられる。第４導電部４２は、例えば、第５部分４０ｂに接する。これにより、第４導電部４２が、第２半導体層４０と電気的に接続される。これにより、第２ゲート電極４３に電圧を印加することで、第２半導体層４０にチャネルが発生し、第３導電部４１と第４導電部４２との間に電流が流れる。
【００４０】
第１導電部３１、第２導電部３２、第３導電部４１及び第４導電部４２のそれぞれには、例えば、Ｔｉ、Ａｌ及びＭｏなどが用いられる。第１導電部３１、第２導電部３２、第３導電部４１及び第４導電部４２のそれぞれは、例えば、Ｔｉ、Ａｌ及びＭｏの少なくともいずれかを含む積層体でもよい。
【００４１】
この例において、第１導電部３１は、第１チャネル保護膜３５の一部の上に設けられている。第１導電部３１は、例えば、第１チャネル保護膜３５の一部を覆う。第２導電部３２は、第１チャネル保護膜３５の別の一部の上に設けられている。第２導電部３２は、例えば、第１チャネル保護膜３５の別の一部を覆う。
【００４２】
この例において、第３導電部４１は、第２チャネル保護膜４５の一部の上に設けられている。第３導電部４１は、例えば、第２チャネル保護膜４５の一部を覆う。第４導電部４２は、第２チャネル保護膜４５の別の一部の上に設けられている。第４導電部４２は、例えば、第２チャネル保護膜４５の別の一部を覆う。
【００４３】
第１チャネル保護膜３５の一部は、第１導電部３１及び第２導電部３２に覆われない。換言すれば、第１チャネル保護膜３５の一部は、例えば、Ｘ−Ｙ平面（上面５０ａと平行な平面）に投影した時に、第１導電部３１及び第２導電部３２のそれぞれと重ならない。
【００４４】
第２チャネル保護膜４５の一部は、第３導電部４１及び第４導電部４２に覆われない。換言すれば、第２チャネル保護膜４５の一部は、例えば、Ｘ−Ｙ平面に投影した時に、第３導電部４１及び第４導電部４２のそれぞれと重ならない。
【００４５】
このように構成された第１トランジスタ２１及び第２トランジスタ２２では、例えば、薄型化が容易になる。例えば、第１トランジスタ２１及び第２トランジスタ２２の厚さ（Ｚ軸方向の長さ）を抑制することができる。
【００４６】
保護層５２は、第１トランジスタ２１の上、第２トランジスタ２２の上、及び、絶縁層５６の上に設けられる。保護層５２は、第１トランジスタ２１及び第２トランジスタ２２を覆う。保護層５２は、絶縁性を有する。保護層５２は、例えば、光透過性をさらに有する。保護層５２には、第１導電部３１の一部を露呈させる開口５２ａが設けられている。保護層５２は、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜のいずれかが用いられる。
【００４７】
平坦化層５３は、保護層５２の上に設けられる。平坦化層５３は、例えば、絶縁性と光透過性とを有する。平坦化層５３には、第１導電部３１の一部を露呈させる開口５３ａが設けられている。開口５３ａは、Ｘ−Ｙ平面に投影した時に、保護層５２の開口５２ａと重なる位置に設けられる。平坦化層５３には、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜のいずれかが用いられる。
【００４８】
第１電極１１は、平坦化層５３の上に設けられる。第１電極１１には、例えば、導電性と光透過性とを有する材料が用いられる。第１電極１１には、例えば、ＩＴＯなどが用いられる。第１電極１１の一部１１ａは、開口５２ａ及び開口５３ａに入り込んでいる。一部１１ａは、例えば、第１導電部３１に接する。これにより、第１電極１１が、第１導電部３１と電気的に接続される。
【００４９】
バンク層５４は、平坦化層５３の上及び第１電極１１の一部の上に設けられる。バンク層５４は、第１電極１１の一部を露呈させる。バンク層５４は、例えば、発光素子部１５となる領域を区画する。バンク層５４には、例えば、絶縁性を有する材料が用いられる。バンク層５４には、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜のいずれかが用いられる。
【００５０】
有機発光層１３は、第１電極１１の上及びバンク層５４の上に設けられる。有機発光層１３は、例えば、第１電極１１のバンク層５４から露呈した部分において、第１電極１１と接触する。有機発光層１３には、例えば、正孔輸送層と、発光層と、電子輸送層と、を積層させた積層体が用いられる。
【００５１】
第２電極１２は、有機発光層１３の上に設けられる。第２電極１２には、導電性を有する材料が用いられる。第２電極１２には、例えば、Ａｌが用いられる。
【００５２】
この例では、有機発光層１３から放出される光が、第１電極１１、平坦化層５３、保護層５２、絶縁層５６、バリア層５１及び基板５０を透過して表示装置１１０の外部に出射される。すなわち、この例において、表示装置１１０は、いわゆるボトムエミッション型である。
【００５３】
例えば、基板５０の上に第２電極１２を設け、第２電極１２の上に有機発光層１３を設け、有機発光層１３の上に第１電極１１を設けることにより、基板５０と反対側に向けて光を出射させてもよい。すなわち、表示装置１１０は、トップエミッション型でもよい。表示装置１１０をトップエミッション型とする場合、基板５０、バリア層５１、絶縁層５６、保護層５２及び平坦化層５３のそれぞれは、光透過性を有しなくてもよい。例えば、基板５０は、紙やステンレスなどの非光透過性の基体と、基体の上に設けられた絶縁層と、を含むものでもよい。
【００５４】
例えば、表示装置１１０において、保護層５２と平坦化層５３との間や、平坦化層５３と第１電極１１との間などに、カラーフィルタを設けてもよい。これにより、例えば、所望の色に光を出射させることができる。
【００５５】
封止層５５は、第２電極１２の上に設けられる。封止層５５は、第２電極１２及び有機発光層１３を覆う。封止層５５は、例えば、第２電極１２及び有機発光層１３を保護する。封止層５５には、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜のいずれかが用いられる。
【００５６】
図２は、第１の実施形態に係る表示装置を模式的に表す等価回路図である。  
図２に表したように、表示装置１１０は、例えば、発光素子部１５と、駆動トランジスタ６０と、書き込みトランジスタ６１と、発光制御トランジスタ６２と、Ｖｔｈ検出トランジスタ６３と、リセットトランジスタ６４と、コンデンサ６５、６６と、電源線６７と、信号線６８と、を含む。各トランジスタ６０〜６４は、例えば、Ｎチャネル型の薄膜トランジスタである。
【００５７】
駆動トランジスタ６０のソースは、発光素子部１５のアノードと電気的に接続されている。駆動トランジスタ６０のソースは、例えば、第１電極１１と電気的に接続される。駆動トランジスタ６０のドレインは、発光制御トランジスタ６２のソースと電気的に接続されている。駆動トランジスタ６０のゲートは、コンデンサ６５の一端、及び、Ｖｔｈ検出トランジスタ６３のドレインと電気的に接続されている。
【００５８】
書き込みトランジスタ６１のドレインは、信号線６８と電気的に接続されている。書き込みトランジスタ６１のソースは、コンデンサ６５の他端と電気的に接続されている。書き込みトランジスタ６１のソースは、コンデンサ６５を介して駆動トランジスタ６０のゲートと電気的に接続される。書き込みトランジスタ６１のゲートは、図示を省略したゲート線（信号線）と電気的に接続されている。
【００５９】
発光制御トランジスタ６２のドレインは、電源線６７と電気的に接続されている。発光制御トランジスタ６２のゲートは、図示を省略したゲート線と電気的に接続されている。
【００６０】
Ｖｔｈ検出トランジスタ６３のソースは、駆動トランジスタ６０のドレインと電気的に接続されている。Ｖｔｈ検出トランジスタ６３のゲートは、図示を省略したゲート線と電気的に接続されている。
【００６１】
リセットトランジスタ６４のドレインは、コンデンサ６５の他端と電気的に接続されている。リセットトランジスタ６４のドレインは、コンデンサ６５を介して駆動トランジスタ６０のゲートと電気的に接続される。リセットトランジスタ６４のソースは、図示を省略したリセット線と電気的に接続されている。リセットトランジスタ６４のゲートは、図示を省略したゲート線と電気的に接続されている。
【００６２】
コンデンサ６６の一端は、電源線６７と電気的に接続されている。コンデンサ６６の他端は、コンデンサ６５の他端と電気的に接続されている。
【００６３】
表示装置１１０においては、発光素子部１５を発光させる場合に、まず、各トランジスタ６１〜６４のうちのリセットトランジスタ６４のみをオンにし、残りをオフにする。これにより、コンデンサ６５の両端の電圧が、リセット線に設定されたリセット電圧と実質的に同じになる。すなわち、駆動トランジスタ６０のゲート電圧が、リセット電圧と実質的に同じになる。
【００６４】
この後、リセットトランジスタ６４をオフにし、Ｖｔｈ検出トランジスタ６３をオンにする。これにより、駆動トランジスタ６０がオンになり、コンデンサ６５に蓄積された電荷に応じて、駆動トランジスタ６０のドレイン−ソース間に電流が流れる。
【００６５】
コンデンサ６５の電圧が駆動トランジスタ６０の閾値電圧Ｖｔｈ以下になると、駆動トランジスタ６０がオフになり、駆動トランジスタ６０に電流が流れなくなる。これにより、コンデンサ６５の両端の電圧が、駆動トランジスタ６０の閾値電圧Ｖｔｈと実質的に同じになる。すなわち、駆動トランジスタ６０の閾値電圧Ｖｔｈが検出される。
【００６６】
続いて、Ｖｔｈ検出トランジスタ６３をオフにし、書き込みトランジスタ６１をオンにする。これにより、コンデンサ６５の電圧を、信号線６８に設定された電圧にする。より詳しくは、コンデンサ６５の電圧が、信号線６８の電圧をコンデンサ６５とコンデンサ６６との容量比で分圧した電圧に設定される。
【００６７】
続いて、書き込みトランジスタ６１をオフにし、発光制御トランジスタ６２をオンにする。これにより、コンデンサ６５に設定された電圧に応じた電流が、駆動トランジスタ６０のドレイン−ソース間、及び、発光素子部１５に流れる。これにより、発光素子部１５が、発光する。
【００６８】
各トランジスタ６１〜６４のそれぞれのゲートには、例えば、各トランジスタ６１〜６４のそれぞれをオフ状態にする際に、負の電圧が印加される。これにより、各トランジスタ６１〜６４でのリークの発生を抑制することができる。一方、駆動トランジスタ６０のゲートには、概ね正の電圧が印加される。
【００６９】
駆動トランジスタ６０のゲート電圧は、例えば、０Ｖ以上１０Ｖ以下である。駆動トランジスタ６０をオフ状態にする時の駆動トランジスタ６０のゲート電圧は、例えば、０Ｖ以上５Ｖ以下である。駆動トランジスタ６０をオン状態にする時の駆動トランジスタ６０のゲート電圧は、例えば、１Ｖ以上１０Ｖ以下である。
【００７０】
各トランジスタ６１〜６４のそれぞれのゲート電圧は、例えば、−２０Ｖ以上３０Ｖ以下である。各トランジスタ６１〜６４のそれぞれにおいて、オフ状態にする時のゲート電圧は、例えば、−２０Ｖ以上０Ｖ以下である。各トランジスタ６１〜６４のそれぞれにおいて、オン状態にする時のゲート電圧は、例えば、０Ｖ以上３０Ｖ以下である。
【００７１】
各トランジスタ６１〜６４のそれぞれのゲート電圧の絶対値は、例えば、駆動トランジスタ６０のゲート電圧の絶対値よりも大きい。なお、「オン状態」とは、例えば、閾値電圧以上の電圧がゲートに印加されている状態である。「オフ状態」とは、例えば、閾値電圧未満の電圧がゲートに印加されている状態である。
【００７２】
図１で表した第１トランジスタ２１は、例えば、駆動トランジスタ６０に相当する。駆動トランジスタ６０とは、例えば、発光素子部１５への供給電流を制御する薄膜トランジスタである。
【００７３】
第２トランジスタ２２は、例えば、書き込みトランジスタ６１、発光制御トランジスタ６２、Ｖｔｈ検出トランジスタ６３、及び、リセットトランジスタ６４の少なくともいずれかに相当する。各トランジスタ６１〜６４は、いわゆるスイッチトランジスタである。
【００７４】
第２トランジスタ２２においては、第３導電部４１が、第１トランジスタ２１の第１導電部３１、第２導電部３２及び第１ゲート電極３３のいずれかと電気的に接続される。例えば、第３導電部４１が、駆動トランジスタ６０のドレイン、ソース及びゲートのいずれかと電気的に接続される。
【００７５】
第１トランジスタ２１は、駆動トランジスタ６０に限ることなく、例えば、第１電極１１及び第２電極１２の一方と電気的に接続される第１導電部３１を含み、かつ、負の電圧を第１ゲート電極３３に印加する必要のない任意のトランジスタでよい。
【００７６】
第２トランジスタ２２は、上記の各トランジスタ６１〜６４に限ることなく、例えば、第１導電部３１、第２導電部３２及び第１ゲート電極３３のいずれかと電気的に接続される第３導電部４１を含み、かつ、第２ゲート電極４３に負の電圧が印加される任意のトランジスタでよい。なお、負の電圧とは、例えば、ゲートに設定されている電位が、ソースに設定されている電位よりも低い状態である。
【００７７】
なお、第１トランジスタ２１の第１ゲート絶縁膜３４及び第２トランジスタ２２の第２ゲート絶縁膜４４のそれぞれは、例えば、駆動ストレスのデューティ比に関わり、またリーク発生の致命度に依る。例えば、周辺のゲートドライバ回路を構成する薄膜トランジスタも、第２トランジスタ２２と同様に形成されるのが好ましい。
【００７８】
本願発明者は、複数の試料を作製して実験を行うことにより、ＩｎＧａＺｎＯ膜を含む薄膜トランジスタの特性について評価を行った。実験では、ゲート電圧を変化させてドレイン電流を測定することにより、各試料の電流−電圧特性を取得した。実験では、光照射下でゲートに負の電圧（負バイアスストレス）を印加した。すなわち、負バイアスストレスの印加前後での電流−電圧特性の変化を取得した。
【００７９】
図３（ａ）及び図３（ｂ）は、薄膜トランジスタの電流−電圧特性の一例を表すグラフ図である。  
図３（ａ）は、第１試料の負バイアスストレス印加前の特性Ｓ１Ａと、負バイアスストレス印加後の特性Ｓ１Ｂと、を表す。図３（ｂ）は、第２試料の負バイアスストレス印加前の特性Ｓ２Ａと、負バイアスストレス印加後の特性Ｓ２Ｂと、表す。図３（ａ）及び図３（ｂ）において、横軸は、ゲート電圧Ｖｇ（Ｖ）であり、縦軸は、ドレイン電流Ｉｄ（Ａ）である。
【００８０】
第１試料では、ゲート絶縁膜の厚さを３５０ｎｍにした。第２試料では、ゲート絶縁膜の厚さを１７５ｎｍにした。すなわち、第２試料のゲート絶縁膜の厚さは、第１試料のゲート絶縁膜の厚さの半分とした。また、第１試料及び第２試料では、４５０ｎｍ以下の波長を含む光を試料に入射させた状態で、一定時間負バイアスストレスを印加し、その前後で電流−電圧特性の測定を行った。
【００８１】
図３（ａ）に表したように、第１試料では、負バイアスストレスの印加によって、閾値電圧が、大きくマイナス側にシフトした。このように、光の入射する環境では、負のゲート電圧に対する耐性が劣化し易いことが分かった。
【００８２】
表示装置では、有機発光層から放出される光や外光などが薄膜トランジスタに入射する。このため、表示装置及び表示装置に用いられる薄膜トランジスタにおいては、光が入射した場合の、負のゲート電圧に対する特性の劣化を抑制することが望まれる。
【００８３】
図３（ｂ）に表したように、第２試料では、第１試料に比べて、光照射下での負のゲート電圧に対する特性の劣化が抑制されている。このように、ＩｎＧａＺｎＯ膜を含む薄膜トランジスタにおいては、ゲート絶縁膜を薄くすることで、光照射下での負のゲート電圧に対する特性の劣化を抑制できることが分かった。
【００８４】
これは、ＴＦＴの製造工程のアニール処理においてゲート絶縁膜からＩｎＧａＺｎＯ膜に拡散する水素の量に起因していると考えられる。ゲート絶縁膜を薄くすることにより、ゲート絶縁膜に含まれる水素の量が低下する。従って、アニールにおいて、ゲート絶縁膜からＩｎＧａＺｎＯ膜に拡散する水素の量も低下する。これにより、特性の劣化が抑制されたと考えられる。
【００８５】
本願発明者は、ゲート絶縁膜の厚さと初期閾値電圧との関係性についても評価を行った。本願発明者は、さらに、ゲートに正の電圧を一定時間印加したストレス試験前後での電流−電圧特性の変化についても評価を行った。
【００８６】
図４（ａ）及び図４（ｂ）は、薄膜トランジスタの特性の一例を表すグラフ図である。  図４（ａ）は、ゲート絶縁膜の厚さと初期閾値電圧との関係性を表すグラフ図である。図４（ａ）の横軸は、ゲート絶縁膜の膜厚Ｔ（ｎｍ）であり、縦軸は、初期閾値電圧Ｖｔｈ（Ｖ）である。  
図４（ｂ）は、初期閾値電圧と初期閾値電圧の変化量との関係性を表すグラフ図である。図４（ｂ）の横軸は、初期閾値電圧Ｖｔｈ（Ｖ）であり、縦軸は、初期閾値電圧の変化量Ｄｖ（Ｖ）である。変化量Ｄｖとは、詳しくは、正バイアスストレス試験後の閾値電圧からストレス試験前の閾値電圧（初期値閾値電圧）を引いた値である。すなわち、ストレス試験前の閾値電圧をＶｔｈ１とし、ストレス試験後の閾値電圧をＶｔｈ２とするとき、変化量Ｄｖは、Ｄｖ＝Ｖｔｈ２−Ｖｔｈ１である。
【００８７】
図４（ａ）に表したように、初期閾値電圧Ｖｔｈは、ゲート絶縁膜の膜厚Ｔを薄くする程、高くなる。ゲート絶縁膜の膜厚Ｔを薄くすると、初期閾値電圧Ｖｔｈが正側にシフトする。
【００８８】
図４（ｂ）に表したように、変化量Ｄｖは、初期閾値電圧Ｖｔｈが高くなる程、大きくなる。すなわち、ＩｎＧａＺｎＯ膜を含む薄膜トランジスタでは、初期閾値電圧Ｖｔｈが高い程、正のゲート電圧に対する耐性が劣化し易いことが分かった。従って、正のゲート電圧に対しては、ゲート絶縁膜を厚くする。これにより、正のゲート電圧に対する耐性を高めることができる。例えば、ＴＦＴの製造工程のアニール処理において、ゲート絶縁膜からＩｎＧａＺｎＯ膜に適度に水素を供給する。これにより、正のゲート電圧に対する耐性を高めることができると考えられる。
【００８９】
このように、ＩｎＧａＺｎＯ膜を含む薄膜トランジスタにおいては、ゲート絶縁膜を薄くすると、光照射下での負のゲート電圧に対する耐性を高めることができる反面、正のゲート電圧に対して劣化し易くなることが分かった。すなわち、ゲート絶縁膜に含まれる水素の量を少なくする程、負のゲート電圧に対する耐性を高めることができる反面、正のゲート電圧に対して劣化し易くなると考えられる。これは、本願発明者の検討によって見出された新たな効果である。
【００９０】
本実施形態に係る表示装置１１０では、第１トランジスタ２１の第１ゲート絶縁膜３４の厚さｔ１を、第２トランジスタ２２の第２ゲート絶縁膜４４の厚さｔ２よりも厚くしている。すなわち、主に正のゲート電圧が第１ゲート電極３３に印加される第１トランジスタ２１においては、第１ゲート絶縁膜３４の厚さｔ１を厚くする。そして、主に負のゲート電圧が第２ゲート電極４３に印加される第２トランジスタ２２においては、第２ゲート絶縁膜４４の厚さｔ２を薄くする。これにより、第１トランジスタ２１において、正のゲート電圧に対する耐性を高めることができる。第１トランジスタ２１の信頼性を高めることができる。そして、第２トランジスタ２２において、負のゲート電圧に対する耐性を高めることができる。第２トランジスタ２２の信頼性を高めることができる。これにより、表示装置１１０において、高い信頼性を得ることができる。
【００９１】
次に、表示装置１１０の製造方法の一例について説明する。  
表示装置１１０の製造においては、まず、基板５０としてのガラス基板の主面５０ａ上に、ＳｉＮ層を、ＰＥ−ＣＶＤ法で２００ｎｍ成膜する。これにより、主面５０ａ上にバリア層５１を形成する。
【００９２】
バリア層５１の上に、Ａｌ膜とＭｏ膜との積層膜を形成する。積層膜は、第１ゲート電極３３及び第２ゲート電極４３となる。Ａｌ膜の厚さは、例えば、１５０ｎｍである。Ｍｏ膜の厚さは、例えば、３０ｎｍである。Ａｌ膜及びＭｏ膜の成膜には、例えば、スパッタリングが用いられる。この後、積層膜を所定のパターンに加工することにより、積層膜から第１ゲート電極３３と第２ゲート電極４３とを形成する。積層膜の加工においては、例えば、フォトリソグラフィが用いられる。エッチングには、例えば、燐酸、酢酸及び硝酸の混酸が用いられる。
【００９３】
絶縁層５６となるＳｉＯ２膜を、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）を用いたプラズマＣＶＤ（ＰＥ−ＣＶＤ：Plasma Enhanced Chemical Vapor Deposition）法で、例えば２００ｎｍの厚さで成膜する。この後、ＳｉＯ２膜の第２ゲート電極４３の上の部分を、フォトリソグラフィを用いて、エッチングし、１００ｎｍに薄膜化する。これにより、第１ゲート絶縁膜３４と第２ゲート絶縁膜４４とを形成する。すなわち、第１ゲート絶縁膜３４の厚さｔ１を、第２ゲート絶縁膜４４の厚さｔ２よりも厚くする。
【００９４】
絶縁層５６の上に、第１半導体層３０及び第２半導体層４０となるＩｎＧａＺｎＯ膜（例えばＩｎ２Ｏ３−Ｇａ２Ｏ３−ＺｎＯ膜）を、リアクティブＤＣスパッタリング法で、例えば３０ｎｍの厚さで成膜する。この時、用いるターゲットの組成比は、例えば、Ｉｎ：Ｇａ：Ｚｎの原子数比で、１：１：１である。成膜時の酸素の分圧は、例えば、０．００７Ｐａである。ＩｎＧａＺｎＯ膜の成膜においては、加熱等を施さなくてもよい。従って、成膜温度は、数十℃程度である。
【００９５】
この後、ＩｎＧａＺｎＯ膜を、フォトリソグラフィにより、所定の形状に加工する。これにより、ＩｎＧａＺｎＯ膜から第１半導体層３０と第２半導体層４０とを形成する。エッチング液には、例えば、シュウ酸を水で希釈したものが用いられる。
【００９６】
第１半導体層３０及び第２半導体層４０の上に、ＰＥ−ＣＶＤ法などでＳｉＯ２膜を形成する。そして、フォトリソグラフィにより、ＳｉＯ２膜を所定の形状に加工する。これにより、ＳｉＯ２膜から第１チャネル保護膜３５及び第２チャネル保護膜４５を形成する。
【００９７】
更に図示は省略するが、第１ゲート電極３３の取出し部となる開口、及び、第２ゲート電極４３の取出し部となる開口を、それぞれ絶縁層５６に形成する。この後、５０ｎｍの厚さのＭｏ膜、２００ｎｍの厚さのＡｌ膜、及び、５０ｎｍの厚さのＭｏ膜を、スパッタリングによって順次成膜し、所定の形状に形成する。これにより、Ｍｏ膜／Ａｌ膜／Ｍｏ膜の積層膜から、第１導電部３１、第２導電部３２、第３導電部４１及び第４導電部４２を形成する。
【００９８】
保護層５２としてＳｉＯ２とＳｉＮｘとの積層膜をＳｉＨ４ガスらを用いたＰＥ−ＣＶＤ法により形成する。そして、第１導電部３１、第２導電部３２、第３導電部４１及び第４導電部４２のそれぞれの取り出し部分を保護層５２に形成する。例えば、開口５２ａを形成する。これにより、第１トランジスタ２１及び第２トランジスタ２２が完成する。
【００９９】
プロセス直後の第１トランジスタ２１及び第２トランジスタ２２は、工程中の紫外線等のダメージを受けている。このため、例えば、アニール炉でアニール処理（加熱処理）を施す。アニール処理の温度は、例えば、２５０℃である。アニール処理の時間は、例えば、１時間である。
【０１００】
続いて発光素子部１５を形成する。まず、ＨＲＣ（有機絶縁膜）で保護層５２の上に、平坦化層５３を形成する。そして、第１電極１１のコンタクト部である開口５３ａを平坦化層５３に形成する。次に、ＩＴＯを成膜・パターニングして、平坦化層５３の上に第１電極１１を形成する。ＨＲＣを用いて、平坦化層５３の上及び第１電極１１の上に、バンク層５４を形成する。この後、有機発光層１３及び第２電極１２を形成する。有機発光層１３は、例えば、蒸着法によって形成する。第２電極１２は、例えば、ＬｉＦ膜とＡｌ膜との積層膜を蒸着法により形成する。そして、シリコン窒化膜と有機樹脂との積層膜を封止層５５として形成し、発光素子部１５の膜封止を行う。  
以上により、表示装置１１０が完成する。
【０１０１】
（第２の実施形態）  
図５は、第２の実施形態に係る表示装置を模式的に表す断面図である。  
図５に表したように、表示装置１１２では、第１ゲート絶縁膜３４が、第１層３４ａと、第２層３４ｂと、を含む。第２層３４ｂは、第１ゲート電極３３と第１層３４ａとの間に設けられる。第１層３４ａは、例えば、第２ゲート絶縁膜４４と連続している。第１層３４ａの材料は、第２ゲート絶縁膜４４の材料と実質的に同じである。この例では、第１層３４ａと第２ゲート絶縁膜４４とが、連続する１つの絶縁層５６である。
【０１０２】
第１層３４ａの厚さは、第２ゲート絶縁膜４４の厚さと実質的に同じである。すなわち、表示装置１１２では、第２層３４ｂを設けることによって、第１ゲート絶縁膜３４の厚さを第２ゲート絶縁膜４４の厚さよりも厚くしている。第１層３４ａの厚さ及び第２ゲート絶縁膜４４の厚さは、例えば、５ｎｍ以上５００ｎｍ以下である。第２層３４ｂの厚さは、例えば、１０ｎｍ以上１０００ｎｍ以下である。
【０１０３】
第２層３４ｂの材料は、第１層３４ａの材料と同じでもよいし、異なってもよい。例えば、第２層３４ｂの水素濃度を、第１層３４ａ及び第２ゲート絶縁膜４４の水素濃度よりも高くする。これにより、例えば、第１ゲート絶縁膜３４に含まれる水素の量をより多くすることができ、第２ゲート絶縁膜４４に含まれる水素の量をより少なくすることができる。例えば、第１トランジスタ２１において、正のゲート電圧に対する耐性をより高めることができる。第２トランジスタ２２において、負のゲート電圧に対する耐性をより高めることができる。これにより、表示装置１１２において、より高い信頼性を得ることができる。
【０１０４】
第１層３４ａ及び第２ゲート絶縁膜４４には、例えば、シリコン酸化膜が用いられる。第２層３４ｂには、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜のいずれかが用いられる。例えば、シリコン窒化膜は、シリコン酸化膜に比べて、水素の濃度を高くし易い。このため、例えば、第１層３４ａ及び第２ゲート絶縁膜４４は、シリコン酸化膜とし、第２層３４ｂは、シリコン窒化膜とする。これにより、例えば、第１ゲート絶縁膜３４に含まれる水素の量を多くし易くすることができる。
【０１０５】
第１層３４ａ及び第２層３４ｂにシリコン酸化膜を用いる場合には、例えば、第１ゲート電極３３及び第２ゲート電極４３の形成後に、ＳｉＨ４／Ｎ２Ｏ比が高い条件で第２層３４ｂとなるＳｉＯ２膜を１００ｎｍの厚さで形成する。この後、フォトリソグラフィを用いてＳｉＯ２膜の第２ゲート電極４３の上の部分をエッチング除去することにより、ＳｉＯ２膜から第２層３４ｂを形成する。
【０１０６】
次に、ＳｉＨ４／Ｎ２Ｏ比が低い条件で第１層３４ａ及び第２ゲート絶縁膜４４となるＳｉＯ２膜を５０ｎｍ形成する。これにより、表示装置１１２の第１ゲート絶縁膜３４及び第２ゲート絶縁膜４４が形成される。
【０１０７】
第１層３４ａにシリコン酸化膜を用い、第２層３４ｂにシリコン窒化膜を用いる場合には、例えば、第１ゲート電極３３及び第２ゲート電極４３の形成後に、第２層３４ｂとなるＳｉＮｘ膜を１００ｎｍの厚さで形成する。この後、フォトリソグラフィを用いてＳｉＮｘ膜の第２ゲート電極４３の上の部分をエッチング除去することにより、ＳｉＮｘ膜から第２層３４ｂを形成する。
【０１０８】
次に、ＳｉＨ４／Ｎ２Ｏ比が低い条件で第１層３４ａ及び第２ゲート絶縁膜４４となるＳｉＯ２膜を５０ｎｍ形成する。これにより、表示装置１１２の第１ゲート絶縁膜３４及び第２ゲート絶縁膜４４が形成される。
【０１０９】
図６は、第２の実施形態に係る別の表示装置を模式的に表す断面図である。  
図６に表したように、表示装置１１４では、第２層３４ｂが、第２ゲート絶縁膜４４と連続している。第２層３４ｂの材料は、第２ゲート絶縁膜４４の材料と実質的に同じである。この例では、第２層３４ｂと第２ゲート絶縁膜４４とが、連続する１つの絶縁層５６である。第２層３４ｂの厚さは、第２ゲート絶縁膜４４の厚さと実質的に同じである。第１層３４ａの厚さと第２層３４ｂの厚さとの関係は、例えば、表示装置１１２の場合と反対である。
【０１１０】
このように、第２層３４ｂを第２ゲート絶縁膜４４と連続させてもよい。この場合、例えば、第２層３４ｂ及び第２ゲート絶縁膜４４は、シリコン酸化膜とし、第１層３４ａは、シリコン窒化膜とする。これにより、例えば、第１ゲート絶縁膜３４に含まれる水素の量を多くし易くすることができる。
【０１１１】
（第３の実施形態）  
図７は、第３の実施形態に係る表示装置を模式的に表す断面図である。  
図７に表したように、表示装置１１６では、第１ゲート絶縁膜３４の厚さが、第２ゲート絶縁膜４４の厚さと実質的に同じである。この例では、第１ゲート絶縁膜３４の単位体積当たりの水素の濃度が、第２ゲート絶縁膜４４の単位体積当たりの水素の濃度よりも高い。すなわち、この例では、第１ゲート絶縁膜３４の材料が、第２ゲート絶縁膜４４の材料と異なる。
【０１１２】
この例において、第１ゲート絶縁膜３４の単位体積当たりの水素の濃度は、例えば、１０２０（個／ｃｍ３）以上１０２２（個／ｃｍ３）以下である。第２ゲート絶縁膜４４の単位体積当たりの水素の濃度は、例えば、１０１９（個／ｃｍ３）以上１０２１（個／ｃｍ３）以下である。
【０１１３】
このように、第１ゲート絶縁膜３４及び第２ゲート絶縁膜４４において、実質的に同じ厚さとし、水素の濃度を変化させてもよい。表示装置１１６においても、上記各実施形態と同様に、第１トランジスタ２１において、正のゲート電圧に対する耐性を高めることができる。第２トランジスタ２２において、負のゲート電圧に対する耐性を高めることができる。表示装置１１６において、高い信頼性を得ることができる。
【０１１４】
（第４の実施形態）  
図８は、第４の実施形態に係る表示装置を模式的に表す断面図である。  
図８に表したように、表示装置１１８では、第１トランジスタ２１及び第２トランジスタ２２が、上記各実施形態と異なっている。
【０１１５】
表示装置１１８においても、第１トランジスタ２１は、第１半導体層３０と、第１導電部３１と、第２導電部３２と、第１ゲート電極３３と、第１ゲート絶縁膜３４と、を含む。第１導電部３１は、第１部分３０ａと電気的に接続される。第２導電部３２は、第１導電部３１と離間し、第２部分３０ｂと電気的に接続される。第１ゲート電極３３は、第１導電部３１及び第２導電部３２と離間し、第３部分３０ｃと対向する。第１ゲート絶縁膜３４は、第３部分３０ｃと第１ゲート電極３３との間に設けられる。
【０１１６】
また、表示装置１１８においても、第２トランジスタ２２は、第２半導体層４０と、第３導電部４１と、第４導電部４２と、第２ゲート電極４３と、第２ゲート絶縁膜４４と、を含む。第３導電部４１は、第４部分４０ａと電気的に接続される。第４導電部４２は、第３導電部４１と離間し、第５部分４０ｂと電気的に接続される。第２ゲート電極４３は、第３導電部４１及び第４導電部４２と離間し、第６部分４０ｃと対向する。第２ゲート絶縁膜４４は、第６部分４０ｃと第２ゲート電極４３との間に設けられる。
【０１１７】
一方、表示装置１１８では、第１トランジスタ２１において、第１半導体層３０が、バリア層５１の上に設けられる。第１ゲート絶縁膜３４が、第１半導体層３０の上に設けられる。第１ゲート電極３３が、第１ゲート絶縁膜３４の上に設けられる。第１導電部３１が、第１部分３０ａの上に設けられる。第２導電部３２が、第２部分３０ｂの上に設けられる。
【０１１８】
同様に、表示装置１１８では、第２トランジスタ２２において、第２半導体層４０が、バリア層５１の上に設けられる。第２ゲート絶縁膜４４が、第２半導体層４０の上に設けられる。第２ゲート電極４３が、第２ゲート絶縁膜４４の上に設けられる。第３導電部４１が、第４部分４０ａの上に設けられる。第４導電部４２が、第５部分４０ｂの上に設けられる。
【０１１９】
すなわち、表示装置１１８では、第１トランジスタ２１及び第２トランジスタ２２が、いわゆるトップゲート型である。トップゲート型の第１トランジスタ２１及び第２トランジスタ２２において、第１ゲート絶縁膜３４に含まれる水素の量を、第２ゲート絶縁膜４４に含まれる水素の量よりも多くする。例えば、第１ゲート絶縁膜３４を厚くする。または、第１ゲート絶縁膜３４の水素の濃度を高くする。これにより、表示装置１１８においても、上記各実施形態と同様に、表示装置１１８の信頼性を高くすることができる。
【０１２０】
この例では、絶縁層５６の上に保護層５８が設けられ、保護層５８の上に第１導電部３１、第２導電部３２、第３導電部４１及び第４導電部４２が設けられる。保護層５８は、必要に応じて設けられ、省略可能である。保護層５８には、例えば、保護層５２に関して説明した材料を用いることができる。
【０１２１】
（第５の実施形態）  
図９は、第５の実施形態に係る半導体装置を模式的に表す断面図である。  
図９に表したように、半導体装置２００は、第１トランジスタ２１と、第２トランジスタ２２と、を備える。第１トランジスタ２１及び第２トランジスタ２２には、上記各実施形態で説明したいずれかのものを用いることができる。
【０１２２】
半導体装置２００において、第１ゲート絶縁膜３４に含まれる水素の量を、第２ゲート絶縁膜４４に含まれる水素の量よりも多くする。これにより、半導体装置２００の信頼性を高めることができる。
【０１２３】
半導体装置２００は、例えば、上記各実施形態で説明した表示装置１１０などの製造に用いられる。半導体装置２００は、表示装置以外に用いてもよい。
【０１２４】
実施形態によれば、高信頼性の表示装置及び半導体装置が提供される。
【０１２５】
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。本願明細書において、「上に設けられる」状態は、直接接して設けられる状態の他に、間に他の要素が挿入されて設けられる状態も含む。「積層される」状態は、互いに接して重ねられる状態の他に、間に他の要素が挿入されて重ねられる状態も含む。「対向する」状態は、直接的に面する状態の他に、間に別の要素が挿入されて面する状態も含む。本願明細書において、「電気的に接続」には、直接接触して接続される場合の他に、他の導電性部材などを介して接続される場合も含む。
【０１２６】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。  
しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、表示装置及び半導体装置に含まれる、第１電極、第２電極、有機発光層、第１トランジスタ、第１半導体層、第１導電部、第２導電部、第１ゲート電極、第１ゲート絶縁膜、第２トランジスタ、第２半導体層、第３導電部、第４導電部、第２ゲート電極、第２ゲート絶縁膜、第１層、第２層、第１チャネル保護膜、及び、第２チャネル保護膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１２７】
その他、本発明の実施の形態として上述した表示装置及び半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置及び半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１２８】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１２９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１３０】
１１…第１電極、  １２…第２電極、  １３…有機発光層、  １５…発光素子部、  ２１…第１トランジスタ、  ２２…第２トランジスタ、  ３０…第１半導体層、  ３１…第１導電部、  ３２…第２導電部、  ３３…第１ゲート電極、  ３４…第１ゲート絶縁膜、  ３４ａ…第１層、  ３４ｂ…第２層、  ３５…第１チャネル保護膜、  ４０…第２半導体層、  ４１…第３導電部、  ４２…第４導電部、  ４３…第２ゲート電極、  ４４…第２ゲート絶縁膜、  ４５…第２チャネル保護膜、  ５０…基板、  ５１…バリア層、  ５２…保護層、  ５３…平坦化層、  ５４…バンク層、  ５５…封止層、  ５６…絶縁層、  ５８…保護層、  ６０…駆動トランジスタ、  ６１…書き込みトランジスタ、  ６２…発光制御トランジスタ、  ６３…Ｖｔｈ検出トランジスタ、  ６４…リセットトランジスタ、  ６５、６６…コンデンサ、  ６７…電源線、  ６８…信号線、  １１０、１１２、１１４、１１６、１１８…表示装置、  ２００…半導体装置
【図１】
2015060996.tif 000003
【図２】
2015060996.tif 000004
【図３】
2015060996.tif 000005
【図４】
2015060996.tif 000006
【図５】
2015060996.tif 000007
【図６】
2015060996.tif 000008
【図７】
2015060996.tif 000009
【図８】
2015060996.tif 000010
【図９】
2015060996.tif 000011