(57)【要約】【課題】製造コストが低減された撮像装置を提供する。【解決手段】受光部と、受光部に接続する第１のトランジスタと、周辺回路を有する撮像装置において、受光部において櫛歯状のｎ型半導体と櫛歯状のｐ型半導体が平面視において噛み合うように配置される。また、受光部と第１のトランジスタは互いに重なる。周辺回路は第２のトランジスタと第３のトランジスタとを有する。また、第２のトランジスタと第３のトランジスタは、互いに禁制帯幅の異なる半導体層を有する。また、第２のトランジスタまたは第３のトランジスタの一方は、第１のトランジスタの半導体層と同じ禁制帯幅の半導体層を有する。【選択図】図１
2015188077.tif 000002
【特許請求の範囲】
【請求項１】
受光部と、第１のトランジスタと、第１の回路と、を有し、
前記受光部は、前記第１のトランジスタと電気的に接続し、
前記第１のトランジスタは、前記第１の回路と電気的に接続し、
前記受光部は、第１の領域と第２の領域を有し、
前記第１の領域と前記第２の領域は、平面視において櫛歯形状を有し、
前記第１の領域と前記第２の領域は、互いに噛み合うように配置されることを特徴とする撮像装置。
【請求項２】
請求項１において、
前記受光部と、前記第１のトランジスタは、互いに重なることを特徴とする撮像装置。
【請求項３】
請求項１または請求項２において、
前記第１の領域は、ｎ型半導体であることを特徴とする撮像装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第１の回路は、第２のトランジスタと第３のトランジスタとを有し、
前記第２のトランジスタのチャネル形成領域と、前記第３のトランジスタのチャネル形成領域は、異なる禁制帯幅を有することを特徴とする撮像装置。
【請求項５】
請求項４において、
前記第２のトランジスタのチャネル形成領域または前記第３のトランジスタのチャネル形成領域の一方は、前記第１のトランジスタのチャネル形成領域と同じ禁制帯幅を有することを特徴とする撮像装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記第１のトランジスタはチャネルが形成される半導体層に酸化物半導体を有することを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置に関する。特に、本発明の一態様は、酸化物半導体を含む半導体装置に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。例えば、本発明の一態様は、物、方法、もしくは製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、もしくは組成物（コンポジション・オブ・マター）に関する。または、本発明の一態様は、記憶装置、プロセッサそれらの駆動方法またはそれらの製造方法に関する。
【０００３】
本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を指す。よって、トランジスタやダイオードなどの半導体素子や半導体回路は半導体装置である。また、表示装置、発光装置、照明装置、電気光学装置、撮像装置、および電子機器などは、半導体素子や半導体回路を含む場合がある。よって、表示装置、発光装置、照明装置、電気光学装置、撮像装置、および電子機器なども半導体装置を有する場合がある。
【背景技術】
【０００４】
絶縁表面を有する基板上に形成された半導体薄膜を用いて薄膜トランジスタを構成する技術が注目されている。薄膜トランジスタは液晶テレビに代表されるような表示装置に用いられている。薄膜トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が公知であるが、その他の材料として酸化物半導体が注目されている。
【０００５】
酸化物半導体の材料としては、酸化亜鉛又は酸化亜鉛を成分とするものが知られている。そして、電子キャリア濃度が１０１８／ｃｍ３未満である非晶質酸化物（酸化物半導体）なるもので形成された薄膜トランジスタが開示されている（特許文献１乃至３）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１６５５２７号公報
【特許文献２】特開２００６−１６５５２８号公報
【特許文献３】特開２００６−１６５５２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
一方で、表示装置に近い構成ながらも、高い電気特性が要求される固体撮像素子などでは、ＳＯＩやバルクの単結晶シリコンを用いたバルク型の電界効果型トランジスタが一般的に用いられている。
【０００８】
しかしながら、単結晶シリコンを用いた電界効果型トランジスタであっても万能ではなく、例えばオフ電流（リーク電流などとも呼ぶ）は実質的にゼロといえる程度に小さいものではない。また、シリコンは温度特性の変化が大きい材料でもあり、特にオフ電流は変化しやすい。従って、固体撮像素子など電荷保持型の半導体装置を構成する場合には、環境に左右されず十分な電位保持期間の確保が可能であり、よりオフ電流が低減されたデバイスの開発が望まれている。
【０００９】
そこで、開示する本発明の一態様は、安定した電気特性（例えば、オフ電流が極めて低減されている）を有するトランジスタを含んで構成される撮像素子を提供することを目的とする。
【００１０】
固体撮像素子であるＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサは信号電荷蓄積部に電位を保持し、それを増幅トランジスタを介して配線に出力する。ここで、リセットトランジスタおよび／または転送トランジスタにリーク電流があるとそれによって充電または放電が起こり、信号電荷蓄積部の電位が変わってしまう。信号電荷蓄積部の電位が変わると増幅トランジスタの電位も変わってしまい、本来の電位からずれた値となり、撮像された映像が劣化してしまうという問題点があった。
【００１１】
また、受光素子と受光素子を駆動するための画素回路は、一つの画素中に同一の半導体層の異なる部分を用いて設けられる。このため、受光素子の大型化がしにくく、受光感度の向上が難しかった。また、解像度を高めるために１画素あたりの面積を小さくすると、受光素子の占有面積が小さくなり受光感度が低下してしまう。このため、解像度の高い撮像装置の作製が困難であった。
【００１２】
本発明の一態様は、解像度の高い撮像装置を提供することを目的の一つとする。または、検出感度の高い撮像装置を提供することを目的の一つとする。または、低消費電力の撮像装置を提供することを目的の一つとする。または、動作温度範囲が広い撮像装置を提供することを目的の一つとする。または、ノイズの影響を受けにくい撮像装置を提供することを目的の一つとする。または、リニアリティが高い撮像装置を提供することを目的の一つとする。または、信頼性の高い撮像装置を提供することを目的の一つとする。または、製造コストが低減された撮像装置を提供することを目的の一つとする。または、新規な撮像装置などを提供することを目的の一つとする。
【００１３】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１４】
本発明の一態様は、受光部と、第１のトランジスタと、第１の回路と、を有し、受光部は、第１のトランジスタと電気的に接続し、第１のトランジスタは、第１の回路と電気的に接続し、受光部は、第１の領域と第２の領域を有し、第１の領域と第２の領域は、平面視において櫛歯形状を有し、第１の領域と第２の領域は、互いに噛み合うように配置されることを特徴とする撮像装置である。
【００１５】
また、受光部と、第１のトランジスタは、互いに重なる。また、第１の回路は、第２のトランジスタと第３のトランジスタとを有し、第２のトランジスタのチャネル形成領域と、第３のトランジスタのチャネル形成領域は、異なる禁制帯幅を有する。また、第２のトランジスタのチャネル形成領域または第３のトランジスタのチャネル形成領域の一方は、第１のトランジスタのチャネル形成領域同じ禁制帯幅を有する。
【発明の効果】
【００１６】
本発明の一態様により、安定した電気特性（例えば、オフ電流が極めて低減されている）を有するトランジスタを含んで構成される固体撮像素子を提供することができる。または、検出感度の高い撮像装置を提供することができる。または、低消費電力の撮像装置を提供することができる。または、動作温度範囲が広い撮像装置を提供することができる。または、ノイズの影響を受けにくい撮像装置を提供することができる。または、リニアリティが高い撮像装置を提供することができる。または、信頼性の高い撮像装置を提供することができる。または、製造コストが低減された撮像装置を提供することができる。または、新規な撮像装置などを提供することができる。
【００１７】
なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合もある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果を有さない場合もある。
【図面の簡単な説明】
【００１８】
【図１】本発明の一態様の撮像装置の構成例を説明する図。
【図２】画素の一例を説明する図。
【図３】画素の一例を説明する斜視図。
【図４】画素の等価回路図。
【図５】撮像装置の一例を説明する断面図。
【図６】トランジスタの一例を説明する断面図。
【図７】エネルギーバンド構造を説明する図。
【図８】回路構成の一例を説明する図。
【図９】撮像装置の画素の構成について説明する断面図。
【図１０】撮像素子の画素の構成について説明する図。
【図１１】撮像素子の画素の動作について説明する図。
【図１２】フォトダイオードの動作について説明する図。
【図１３】撮像装置の画素の構成について説明する図。
【図１４】撮像装置の画素の動作について説明する図。
【図１５】撮像装置の画素の構成について説明する図。
【図１６】撮像装置の画素の動作について説明する図。
【図１７】撮像装置の画素の構成について説明する図。
【図１８】撮像装置の画素の動作について説明する図。
【図１９】撮像装置の画素の構成について説明する図。
【図２０】撮像装置の画素の動作について説明する図。
【図２１】撮像装置の構成について説明する図。
【図２２】リセット端子駆動回路および転送端子駆動回路の構成について説明する図。
【図２３】配線駆動回路の構成について説明する図。
【図２４】シフトレジスタとバッファ回路の一例を示す図。
【図２５】画素回路の構成を説明する図。
【図２６】グローバルシャッタ方式とローリングシャッタ方式の動作を説明するタイミングチャート。
【図２７】トランジスタの一形態を説明する断面図。
【図２８】トランジスタの一形態を説明する断面図。
【図２９】撮像装置の画像処理エンジンの構成例を説明するブロック図。
【図３０】ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。
【図３１】ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。
【図３２】ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。
【図３３】ＣＡＡＣ−ＯＳの電子回折パターンを示す図。
【図３４】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【図３５】ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図、ペレットおよびＣＡＡＣ−ＯＳの断面図。
【図３６】ｎｃ−ＯＳの成膜モデルを説明する模式図、およびペレットを示す図。
【図３７】ペレットを説明する図。
【図３８】被形成面においてペレットに加わる力を説明する図。
【図３９】被形成面におけるペレットの動きを説明する図。
【図４０】ＩｎＧａＺｎＯ４の結晶を説明する図。
【図４１】原子が衝突する前のＩｎＧａＺｎＯ４の構造などを説明する図。
【図４２】原子が衝突した後のＩｎＧａＺｎＯ４の構造などを説明する図。
【図４３】原子が衝突した後の原子の軌跡を説明する図。
【図４４】ＣＡＡＣ−ＯＳおよびターゲットの断面ＨＡＡＤＦ−ＳＴＥＭ像。
【図４５】本発明の一態様に係る電子機器を説明する図。
【発明を実施するための形態】
【００１９】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略することがある。
【００２０】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【００２１】
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【００２２】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００２３】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００２４】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００２５】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００２６】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【００２７】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【００２８】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００２９】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第４の接続経路を有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００３０】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００３１】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００３２】
なお、本明細書等において、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、またはアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、またはポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
【００３３】
なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
【００３４】
また、図面等において示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。
【００３５】
また、特に上面図（「平面図」ともいう。）において、図面をわかりやすくするために、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線等の記載を省略する場合がある。
【００３６】
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
【００３７】
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
【００３８】
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」および「直交」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
【００３９】
また、電圧は、ある電位と、基準の電位（例えば接地電位またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
【００４０】
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅ）が高くなることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。
【００４１】
半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。
【００４２】
また、半導体がシリコン膜である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【００４３】
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
【００４４】
また、本明細書等において、高電源電位ＶＤＤ（以下、単に「ＶＤＤ」ともいう）とは、低電源電位ＶＳＳよりも高い電位の電源電位を示す。また、低電源電位ＶＳＳ（以下、単に「ＶＳＳ」ともいう）とは、高電源電位ＶＤＤよりも低い電位の電源電位を示す。また、接地電位をＶＤＤまたはＶＳＳとして用いることもできる。例えばＶＤＤが接地電位の場合には、ＶＳＳは接地電位より低い電位であり、ＶＳＳが接地電位の場合には、ＶＤＤは接地電位より高い電位である。
【００４５】
なお、「チャネル長」とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００４６】
また、「チャネル幅」とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００４７】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【００４８】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【００４９】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
【００５０】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【００５１】
（実施の形態１）
本実施の形態では、本発明の一態様の撮像装置について、図面を参照して説明する。
【００５２】
［撮像装置１００］
図１（Ａ）は、本発明の一態様の撮像装置１００の構成例を示す平面図である。撮像装置１００は、画素アレイ１２０と、画素アレイ１２０を駆動するための第１の回路２７０および第２の回路２８０を有する。画素アレイ１２０は、マトリクス状に配置された複数の画素２１０を有する。第１の回路２７０および第２の回路２８０は、複数の画素２１０に接続し、それぞれの画素２１０を駆動するための信号を供給する機能を有する。なお、本明細書等において、第１の回路２７０および第２の回路２８０などを「周辺回路」もしくは「駆動回路」と呼ぶ場合がある。例えば、第１の回路２７０は周辺回路の一部である。また、第２の回路２８０は周辺回路の一部である。
【００５３】
また、図１（Ｂ）に示すように、撮像装置１００が有する画素アレイ１２０において画素２１０を傾けて配置してもよい。画素２１０を傾けて配置することにより、行方向および列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置１００で撮像された画像の品質をより高めることができる。
【００５４】
図２は、画素２１０の一例を説明する平面図である。また、図３は、画素２１０の一例を説明する斜視図である。また、図４は画素２１０に用いることのできる回路の等価回路図の一例であり、後述する回路やその他の回路を用いることもできる。画素２１０は、画素回路２３０および光電変換素子（フォトダイオード）として機能する受光素子２２０を有する。なお、画素回路２３０と受光素子２２０の配置をわかりやすくするため、図３の斜視図では、画素回路２３０と受光素子２２０を分けて示している。
【００５５】
本発明の一態様の撮像装置１００は、固体撮像素子の一種であるＣＭＯＳイメージセンサである。
【００５６】
図５は、図２中に一点鎖線で示した部位Ａ１−Ａ２の断面図である。なお、図５では、第１の回路２７０（または第２の回路２８０）の一部の断面図も併記している。よって、図５は、撮像装置１００の一部の断面図である。また、図５に示すトランジスタ２４１の拡大図を図６（Ａ）に示す。また、図５に示すトランジスタ２８１の拡大図を図６（Ｂ）に示す。
【００５７】
［受光素子２２０］
本発明の一態様の受光素子２２０は、ｐｉｎ型の接合を有する。具体的には、基板１０１上に絶縁層１０２が形成され、絶縁層１０２上にｐ型半導体層２２１、ｉ型半導体層２２４、およびｎ型半導体層２２５が形成されている。
【００５８】
基板１０１としては、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基板、半導体基板などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。その基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ（ＳＯＩ：Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、などがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。
【００５９】
また、受光素子２２０および画素回路２３０の形成後に、機械研磨法やエッチング法などを用いて基板１０１を除去してもよい。基板１０１を残す場合は、基板１０１として受光素子２２０で検出する光が透過できる材料を用いればよい。
【００６０】
絶縁層１０２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物材料や、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物材料などを、単層または多層で形成することができる。絶縁層１０２は、スパッタリング法やＣＶＤ法、熱酸化法、塗布法、印刷法等を用いて形成することが可能である。
【００６１】
ｐ型半導体層２２１、ｉ型半導体層２２４、およびｎ型半導体層２２５の形成は、例えば、絶縁層１０２上に島状のｉ型半導体層２２４を形成した後に、ｉ型半導体層２２４の上にマスクを形成し、ｉ型半導体層２２４の一部に選択的に不純物元素を導入すればよい。不純物元素の導入は、例えば、質量分離を伴うイオン注入法や、質量分離を伴わないイオンドーピング法を用いて行うことができる。不純物元素の導入後、マスクを除去する。
【００６２】
ｐ型半導体層２２１、ｉ型半導体層２２４、およびｎ型半導体層２２５は、単結晶半導体、多結晶半導体、微結晶半導体、ナノクリスタル半導体、セミアモルファス半導体、非晶質半導体、等を用いて形成することができる。例えば、非晶質シリコンや、微結晶ゲルマニウム等を用いることができる。また、炭化シリコンやガリウム砒素などの化合物半導体を用いることができる。
【００６３】
ｐ型半導体層２２１、ｉ型半導体層２２４、およびｎ型半導体層２２５を形成するための材料としてシリコンを用いる場合、ｐ型の不純物元素としては、例えば第１３族元素を用いることができる。また、ｎ型の不純物元素としては、例えば第１５族元素を用いることができる。
【００６４】
ｐ型半導体層２２１およびｎ型半導体層２２５は、平面視において櫛歯状に形成し、ｉ型半導体層２２４を介して噛み合うように形成することが好ましい。ｐ型半導体層２２１およびｎ型半導体層２２５を櫛歯状にすることで、ｐ型半導体層２２１とｎ型半導体層２２５が向き合う長さを大きくすることができる。ｐ型半導体層２２１とｎ型半導体層２２５が向き合う長さを大きくすることにより、受光素子２２０の検出感度を高めることができる。よって、検出感度の高い撮像装置１００を提供することができる。
【００６５】
また、例えば、上記半導体層をＳＯＩにより形成する場合、絶縁層１０２はＢＯＸ層（ＢＯＸ：Ｂｕｒｉｅｄ  Ｏｘｉｄｅ）であってもよい。
【００６６】
本実施の形態に示す撮像装置１００は、ｐ型半導体層２２１、ｉ型半導体層２２４、およびｎ型半導体層２２５上に絶縁層１０３と絶縁層１０４を有する。絶縁層１０３および絶縁層１０４は、絶縁層１０２と同様の材料および方法で形成することができる。なお、絶縁層１０３と絶縁層１０４のどちらか一方を省略してもよいし、絶縁層をさらに積層してもよい。
【００６７】
また、本実施の形態に示す撮像装置１００は、絶縁層１０４上に平坦な表面を有する絶縁層１０５を形成する。絶縁層１０５は、絶縁層１０２と同様の材料および方法で形成することができる。また、絶縁層１０５として、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）などを用いてもよい。また、絶縁層１０５表面に化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理（以下、「ＣＭＰ処理」ともいう。）を行ってもよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
【００６８】
また、絶縁層１０３乃至絶縁層１０５のｐ型半導体層２２１と重なる領域に開口２２２が形成され、絶縁層１０３乃至絶縁層１０５のｎ型半導体層２２５と重なる領域に開口２２６が形成されている。また、開口２２２および開口２２６中に、コンタクトプラグ１０６が形成されている。コンタクトプラグ１０６は絶縁層に設けられた開口内に導電性材料を埋め込むことで形成される。導電性材料として、例えば、タングステン、ポリシリコン等の埋め込み性の高い導電性材料を用いることができる。また、図示しないが、当該材料の側面および底面を、チタン層、窒化チタン層又はこれらの積層等からなるバリア層（拡散防止層）で覆うことができる。この場合、バリア層も含めてコンタクトプラグという。
【００６９】
また、絶縁層１０５の上に、電極２２３および電極２２７が形成されている。電極２２３は、開口２２２において、コンタクトプラグ１０６を介してｐ型半導体層２２１と電気的に接続されている。また、電極２２７は、開口２２６において、コンタクトプラグ１０６を介してｎ型半導体層２２５と電気的に接続されている。
【００７０】
また、電極２２３および電極２２７を覆って絶縁層１０７を形成する。絶縁層１０７は、絶縁層１０５と同様の材料および方法で形成することができる。また、絶縁層１０７表面にＣＭＰ処理を行ってもよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
【００７１】
電極２２３および電極２２７は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、マンガン、銀、タンタル、またはタングステンからなる金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。例えば、マンガンを含む銅膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造、タングステン膜上に銅膜を積層し、さらにその上にタングステン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【００７２】
なお、インジウム錫酸化物、亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの酸素を含む導電性材料、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料を組み合わせた積層構造とすることもできる。また、前述した金属元素を含む材料と、窒素を含む導電性材料を組み合わせた積層構造とすることもできる。また、前述した金属元素を含む材料、酸素を含む導電性材料、および窒素を含む導電性材料を組み合わせた積層構造とすることもできる。
【００７３】
受光素子２２０は、絶縁層１０２側から入射した光２６０を検出する。
【００７４】
［画素回路２３０］
画素回路２３０は、トランジスタ２３１、トランジスタ２３６、トランジスタ２４１、およびトランジスタ２４６を有する。本実施の形態では、トランジスタ２３１、トランジスタ２３６、トランジスタ２４１、およびトランジスタ２４６をトップゲート構造のトランジスタとして例示しているが、ボトムゲート構造のトランジスタとしてもよい。
【００７５】
また、上記トランジスタとして、逆スタガ型のトランジスタや、順スタガ型のトランジスタを用いることも可能である。また、チャネルが形成される半導体層を２つのゲート電極で挟む構造の、デュアルゲート型のトランジスタを用いることも可能である。また、シングルゲート構造のトランジスタに限定されず、複数のチャネル形成領域を有するマルチゲート型トランジスタ、例えばダブルゲート型トランジスタとしてもよい。
【００７６】
また、上記トランジスタとして、プレーナ型、ＦＩＮ型（フィン型）、ＴＲＩ−ＧＡＴＥ型（トライゲート型）などの、様々な構成のトランジスタを用いることが出来る。
【００７７】
上記トランジスタは、それぞれが同様の構造を有していてもよいし、異なる構造を有していてもよい。トランジスタのサイズ（例えば、チャネル長、およびチャネル幅）等は、各トランジスタで適宜調整することができる。
【００７８】
画素回路２３０が有する複数のトランジスタを全て同じ構造とする場合は、それぞれのトランジスタを同じ工程で同時に作製することができる。
【００７９】
本実施の形態に示すトランジスタ２３１は、ゲート電極として機能することができる電極２３３と、ソース電極またはドレイン電極の一方として機能することができる電極２３４と、ソース電極またはドレイン電極の他方として機能することができる電極２３５と、半導体層２３２とを有する。また、トランジスタ２３６は、ゲート電極として機能することができる電極２３８と、ソース電極またはドレイン電極の一方として機能することができる電極２３９と、ソース電極またはドレイン電極の他方として機能することができる電極２３５と、半導体層２３７とを有する（図２、図３参照。）。
【００８０】
なお、本実施の形態に例示する画素回路２３０では、トランジスタ２３１のソース電極またはドレイン電極の他方として機能することができる電極と、トランジスタ２３６のソース電極またはドレイン電極の他方として機能することができる電極を、どちらも電極２３５を用いて形成している。ただし、本発明の一態様はこれに限定されない。トランジスタ２３１のソース電極またはドレイン電極の他方として機能することができる電極と、トランジスタ２３６のソース電極またはドレイン電極の他方として機能することができる電極を、それぞれ異なる電極を用いて形成してもよい。
【００８１】
また、トランジスタ２４１は、ゲート電極として機能することができる電極２４３と、ソース電極またはドレイン電極の一方として機能することができる電極２４４と、ソース電極またはドレイン電極の他方として機能することができる電極２４５と、半導体層１１０とを有する。また、トランジスタ２４６は、ゲート電極として機能することができる電極２４８と、ソース電極またはドレイン電極の一方として機能することができる電極２４５と、ソース電極またはドレイン電極の他方として機能することができる電極２４９と、半導体層２４７とを有する（図２、図３参照。）。
【００８２】
電極２３８は、配線２６３に電気的に接続され、電極２３９は配線２６４に電気的に接続されている。また、電極２３３は、配線２６２に電気的に接続され、電極２４３は開口２５２において電極２３５と電気的に接続されている。また、電極２４４は、配線２６５と電気的に接続されている。また、電極２４８は、配線２６６に電気的に接続され、電極２４９は、配線２６７に電気的に接続されている。
【００８３】
画素回路２３０は、受光素子２２０と重ねて形成する。具体的には、トランジスタ２３１、トランジスタ２３６、トランジスタ２４１、およびトランジスタ２４６を、絶縁層１０８と絶縁層１０９を介して絶縁層１０７上に形成する。
【００８４】
絶縁層１０８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等の不純物の拡散を防ぐ機能を有する絶縁膜を用いて形成することが好ましい。該絶縁膜としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、該絶縁膜として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等を用いることで、受光素子２２０側から拡散する不純物が、半導体層１１０、半導体層２３２、半導体層２３７、および半導体層２４７（以下、これらの半導体層１１０と同時に形成される半導体層をまとめて「半導体層１１０」という場合がある。）へ到達することを抑制することができる。なお、絶縁層１０８は、スパッタリング法、ＣＶＤ法、蒸着法、熱酸化法などにより形成することができる。絶縁層１０８は、これらの材料を単層で、もしくは積層して用いることができる。
【００８５】
絶縁層１０９は絶縁層１０２と同様の材料および方法で形成することができる。また、半導体層１１０として酸化物半導体を用いる場合、絶縁層１０８に化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層を用いて形成することが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁層である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
【００８６】
また、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層は、絶縁層に酸素を添加する処理を行って形成することもできる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いることができる。なお、本明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。
【００８７】
本実施の形態では、半導体層１１０として酸化物半導体を用いる。また、本実施の形態では、半導体層１１０を、半導体層１１０ａ、半導体層１１０ｂ、および半導体層１１０ｃの積層とする場合について説明する。
【００８８】
半導体層１１０ａ、半導体層１１０ｂ、および半導体層１１０ｃは、ＩｎもしくはＧａの一方、または両方を含む材料で形成する。代表的には、Ｉｎ−Ｇａ酸化物（ＩｎとＧａを含む酸化物）、Ｉｎ−Ｚｎ酸化物（ＩｎとＺｎを含む酸化物）、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｉｎと、元素Ｍと、Ｚｎを含む酸化物。元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆから選ばれた１種類以上の元素で、Ｉｎよりも酸素との結合力が強い金属元素である。）がある。
【００８９】
半導体層１１０ａおよび半導体層１１０ｃは、半導体層１１０ｂを構成する金属元素のうち、１種類以上の同じ金属元素を含む材料により形成されることが好ましい。このような材料を用いると、半導体層１１０ａおよび半導体層１１０ｂとの界面、ならびに半導体層１１０ｃおよび半導体層１１０ｂとの界面に界面準位を生じにくくすることができる。よって、界面におけるキャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減することが可能となる。よって、良好な電気特性を有する半導体装置を実現することが可能となる。
【００９０】
半導体層１１０ａおよび半導体層１１０ｃの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、半導体層１１０ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
【００９１】
また、半導体層１１０ｂがＩｎ−Ｍ−Ｚｎ酸化物であり、半導体層１１０ａおよび半導体層１１０ｃもＩｎ−Ｍ−Ｚｎ酸化物であるとき、半導体層１１０ａおよび半導体層１１０ｃをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、半導体層１１０ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなるように半導体層１１０ａ、半導体層１１０ｃ、および半導体層１１０ｂを選択する。好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上大きくなるように半導体層１１０ａ、半導体層１１０ｃ、および半導体層１１０ｂを選択する。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きくなるように半導体層１１０ａ、半導体層１１０ｃ、および半導体層１１０ｂを選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きくなるように半導体層１１０ａ、半導体層１１０ｃおよび半導体層１１０ｂを選択する。このとき、半導体層１１０ｂにおいて、ｙ２がｘ２以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２の３倍未満であると好ましい。半導体層１１０ａ乃至半導体層１１０ｃを上記構成とすることにより、半導体層１１０ａおよび半導体層１１０ｃを、半導体層１１０ｂよりも酸素欠損が生じにくい層とすることができる。
【００９２】
なお、半導体層１１０ａおよび半導体層１１０ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎと元素Ｍの原子数比率は好ましくはＩｎが５０ａｔｏｍｉｃ％未満、元素Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、元素Ｍが７５ａｔｏｍｉｃ％以上とする。また、半導体層１１０ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎと元素Ｍの原子数比率は好ましくはＩｎが２５ａｔｏｍｉｃ％以上、元素Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、元素Ｍが６６ａｔｏｍｉｃ％未満とする。
【００９３】
例えば、ＩｎまたはＧａを含む半導体層１１０ａ、およびＩｎまたはＧａを含む半導体層１１０ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：６：４、または１：９：６などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物や、Ｉｎ：Ｇａ＝１：９などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ酸化物を用いることができる。また、半導体層１１０ｂとしてＩｎ：Ｇａ：Ｚｎ＝３：１：２、１：１：１または５：５：６などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、半導体層１１０ａ乃至半導体層１１０ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
【００９４】
半導体層１１０ｂを用いたトランジスタに安定した電気特性を付与するためには、半導体層１１０ｂ中の不純物および酸素欠損を低減して高純度真性化し、半導体層１１０ｂを真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。また、少なくとも半導体層１１０ｂ中のチャネル形成領域が真性または実質的に真性と見なせる半導体層とすることが好ましい。
【００９５】
なお、実質的に真性と見なせる酸化物半導体層とは、酸化物半導体層中のキャリア密度が、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上である酸化物半導体層をいう。
【００９６】
［酸化物半導体のエネルギーバンド構造］
ここで、半導体層１１０ａ、半導体層１１０ｂ、および半導体層１１０ｃの積層により構成される半導体層１１０の機能およびその効果について、図７に示すエネルギーバンド構造図を用いて説明する。図７は、図６（Ａ）にＣ１−Ｃ２の一点鎖線で示す部位のエネルギーバンド構造図である。図７は、トランジスタ２４１のチャネル形成領域のエネルギーバンド構造を示している。
【００９７】
図７中、Ｅｃ３８２、Ｅｃ３８３ａ、Ｅｃ３８３ｂ、Ｅｃ３８３ｃ、Ｅｃ３８６は、それぞれ、絶縁層１０９、半導体層１１０ａ、半導体層１１０ｂ、半導体層１１０ｃ、絶縁層１１１の伝導帯下端のエネルギーを示している。
【００９８】
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ  ＪＯＢＩＮ  ＹＶＯＮ社  ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社  ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
【００９９】
なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．４ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．３ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．９ｅＶ、電子親和力は約４．３ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：８のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．４ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．２ｅＶ、電子親和力は約４．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約２．８ｅＶ、電子親和力は約５．０ｅＶである。
【０１００】
絶縁層１０９と絶縁層１１１は絶縁物であるため、Ｅｃ３８２とＥｃ３８６は、Ｅｃ３８３ａ、Ｅｃ３８３ｂ、およびＥｃ３８３ｃよりも真空準位に近い（電子親和力が小さい）。
【０１０１】
また、Ｅｃ３８３ａは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ａは、Ｅｃ３８３ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近いことが好ましい。
【０１０２】
また、Ｅｃ３８３ｃは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ｃは、Ｅｃ３８３ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近いことが好ましい。
【０１０３】
また、半導体層１１０ａと半導体層１１０ｂとの界面近傍、および、半導体層１１０ｂと半導体層１１０ｃとの界面近傍では、混合領域が形成されるため、伝導帯下端のエネルギーは連続的に変化する。即ち、これらの界面において、準位は存在しないか、ほとんどない。
【０１０４】
従って、当該エネルギーバンド構造を有する積層構造において、電子は半導体層１１０ｂを主として移動することになる。そのため、半導体層１１０ａと絶縁層１０９との界面、または、半導体層１１０ｃと絶縁層１１１との界面に準位が存在したとしても、当該準位は電子の移動にほとんど影響しない。また、半導体層１１０ａと半導体層１１０ｂとの界面、および半導体層１１０ｃと半導体層１１０ｂとの界面に準位が存在しないか、ほとんどないため、当該領域において電子の移動を阻害することもない。従って、上記酸化物半導体の積層構造を有するトランジスタ２４１は、高い電界効果移動度を実現することができる。
【０１０５】
なお、図７に示すように、半導体層１１０ａと絶縁層１０９の界面、および半導体層１１０ｃと絶縁層１１１の界面近傍には、不純物や欠陥に起因したトラップ準位３９０が形成され得るものの、半導体層１１０ａ、および半導体層１１０ｃがあることにより、半導体層１１０ｂと当該トラップ準位とを遠ざけることができる。
【０１０６】
特に、本実施の形態に例示するトランジスタ２４１は、半導体層１１０ｂの上面と側面が半導体層１１０ｃと接し、半導体層１１０ｂの下面が半導体層１１０ａと接して形成されている。このように、半導体層１１０ｂを半導体層１１０ａと半導体層１１０ｃで覆う構成とすることで、上記トラップ準位の影響をさらに低減することができる。
【０１０７】
ただし、Ｅｃ３８３ａまたはＥｃ３８３ｃと、Ｅｃ３８３ｂとのエネルギー差が小さい場合、半導体層１１０ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁層の界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
【０１０８】
従って、Ｅｃ３８３ａ、およびＥｃ３８３ｃと、Ｅｃ３８３ｂとのエネルギー差を、それぞれ０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、トランジスタの電気特性を良好なものとすることができるため、好ましい。
【０１０９】
また、半導体層１１０ａ、および半導体層１１０ｃのバンドギャップは、半導体層１１０ｂのバンドギャップよりも広いほうが好ましい。
【０１１０】
本発明の一態様によれば、電気特性のばらつきが少ないトランジスタを実現することができる。よって、電気特性のばらつきが少ない半導体装置を実現することができる。本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。よって、信頼性の良好な半導体装置を実現することができる。
【０１１１】
また、酸化物半導体のバンドギャップは２ｅＶ以上あるため、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタは、オフ電流を極めて小さくすることができる。具体的には、チャネル幅１μｍ当たりのオフ電流を室温下において１×１０−２０Ａ未満、好ましくは１×１０−２２Ａ未満、さらに好ましくは１×１０−２４Ａ未満とすることができる。すなわち、オンオフ比を２０桁以上１５０桁以下とすることができる。
【０１１２】
本発明の一態様によれば、消費電力が少ないトランジスタを実現することができる。よって、消費電力が少ない半導体装置を実現することができる。
【０１１３】
また、酸化物半導体はバンドギャップが広いため、酸化物半導体を用いた半導体装置は使用できる環境の温度範囲が広い。本発明の一態様によれば、動作温度範囲が広い半導体装置を実現することができる。
【０１１４】
なお、上述の３層構造は一例である。例えば、半導体層１１０ａまたは半導体層１１０ｃの一方を形成しない２層構造としても構わない。
【０１１５】
［酸化物半導体について］
ここで、半導体層１１０に適用可能な酸化物半導体について詳細に説明する。
【０１１６】
半導体層１１０ａ、半導体層１１０ｂ、および半導体層１１０ｃに適用可能な酸化物半導体の一例として、インジウムを含む酸化物を挙げることができる。酸化物は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、酸化物半導体は、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。元素Ｍは、例えば、酸化物のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体は、亜鉛を含むと好ましい。酸化物が亜鉛を含むと、例えば、酸化物を結晶化しやすくなる。
【０１１７】
ただし、酸化物半導体は、インジウムを含む酸化物に限定されない。酸化物半導体は、例えば、亜鉛酸化物、亜鉛スズ酸化物、ガリウムスズ酸化物、ガリウム酸化物であっても構わない。
【０１１８】
また酸化物半導体は、エネルギーギャップが大きい酸化物を用いる。酸化物半導体のエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
【０１１９】
以下では、酸化物半導体中における不純物の影響について説明する。なお、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減し、低キャリア密度化および高純度化することが有効である。酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。
【０１２０】
例えば、酸化物半導体中のシリコンは、キャリアトラップやキャリア発生源となる場合がある。そのため、酸化物半導体中のシリコン濃度を、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０１２１】
また、酸化物半導体中に水素が含まれると、キャリア密度を増大させてしまう場合がある。酸化物半導体の水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体中に窒素が含まれると、キャリア密度を増大させてしまう場合がある。酸化物半導体の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１２２】
また、酸化物半導体の水素濃度を低減するために、半導体層１１０と接する絶縁層１０９および絶縁層１１１の水素濃度を低減すると好ましい。絶縁層１０９および絶縁層１１１の水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体の窒素濃度を低減するために、絶縁層１０９および絶縁層１１１の窒素濃度を低減すると好ましい。絶縁層１０９および絶縁層１１１の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１２３】
＜酸化物半導体の構造＞
次に、酸化物半導体膜の構造について説明する。
【０１２４】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ  ｌｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
【０１２５】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
【０１２６】
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
【０１２７】
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ  ＯＳは、微小な領域において周期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。
【０１２８】
［ＣＡＡＣ−ＯＳ］
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０１２９】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
【０１３０】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０１３１】
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図３０（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ  Ｃｏｒｒｅｃｔｉｏｎ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
【０１３２】
図３０（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図３０（Ｂ）に示す。図３０（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０１３３】
図３０（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図３０（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図３０（Ｂ）および図３０（Ｃ）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０１３４】
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図３０（Ｄ）参照。）。図３０（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図３０（Ｄ）に示す領域５１６１に相当する。
【０１３５】
また、図３１（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図３１（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図３１（Ｂ）、図３１（Ｃ）および図３１（Ｄ）に示す。図３１（Ｂ）、図３１（Ｃ）および図３１（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
【０１３６】
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図３２（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
【０１３７】
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
【０１３８】
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図３２（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図３２（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０１３９】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図３３（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図３３（Ｂ）に示す。図３３（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図３３（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図３３（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
【０１４０】
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０１４１】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
【０１４２】
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
【０１４３】
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
【０１４４】
［ｎｃ−ＯＳ］
次に、ｎｃ−ＯＳについて説明する。
【０１４５】
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
【０１４６】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
【０１４７】
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０１４８】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０１４９】
［ａ−ｌｉｋｅ  ＯＳ］
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
【０１５０】
ａ−ｌｉｋｅ  ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
【０１５１】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ  ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
【０１５２】
電子照射を行う試料として、ａ−ｌｉｋｅ  ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０１５３】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
【０１５４】
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０１５５】
図３４は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図３４より、ａ−ｌｉｋｅ  ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図３４中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図３４中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
【０１５６】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
【０１５７】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
【０１５８】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
【０１５９】
なお、ある組成の単結晶が存在しない場合がある。その場合、適切な割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
【０１６０】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０１６１】
［成膜モデル］
次に、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルについて説明する。
【０１６２】
図３５（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成膜室内の模式図である。
【０１６３】
ターゲット３１３０は、バッキングプレート上に接着されている。ターゲット３１３０およびバッキングプレート下には、複数のマグネットが配置される。該複数のマグネットによって、ターゲット３１３０上には磁場が生じている。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
【０１６４】
ターゲット３１３０は、多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。なお、劈開面の詳細については後述する。
【０１６５】
基板３１２０は、ターゲット３１３０と向かい合うように配置しており、その距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５０体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット３１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確認される。なお、ターゲット３１３０上の磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン３１０１が生じる。イオン３１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
【０１６６】
イオン３１０１は、電界によってターゲット３１３０側に加速され、やがてターゲット３１３０と衝突する。このとき、劈開面から平板状又はペレット状のスパッタ粒子であるペレット３１００ａおよびペレット３１００ｂが剥離し、叩き出される。なお、ペレット３１００ａおよびペレット３１００ｂは、イオン３１０１の衝突の衝撃によって、構造に歪みが生じる場合がある。
【０１６７】
ペレット３１００ａは、三角形、例えば正三角形の平面を有する平板状又はペレット状のスパッタ粒子である。また、ペレット３１００ｂは、六角形、例えば正六角形の平面を有する平板状又はペレット状のスパッタ粒子である。なお、ペレット３１００ａおよびペレット３１００ｂなどの平板状又はペレット状のスパッタ粒子を総称してペレット３１００と呼ぶ。ペレット３１００の平面の形状は、三角形、六角形に限定されない、例えば、三角形が２個以上６個以下合わさった形状となる場合がある。例えば、三角形（正三角形）が２個合わさった四角形（ひし形）となる場合もある。
【０１６８】
ペレット３１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、ペレット３１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。
【０１６９】
ペレット３１００は、プラズマを通過する際に電荷を受け取ることで、側面が負または正に帯電する場合がある。ペレット３１００は、側面に酸素原子を有し、当該酸素原子が負に帯電する可能性がある。例えば、ペレット３１００ａが、側面に負に帯電した酸素原子を有する例を図３７に示す。このように、側面が同じ極性の電荷を帯びることにより、電荷同士の反発が起こり、平板状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳが、Ｉｎ−Ｇａ−Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。または、インジウム原子、ガリウム原子および亜鉛原子と結合した酸素原子が負に帯電する可能性がある。
【０１７０】
図３５（Ａ）に示すように、例えば、ペレット３１００は、プラズマ中を凧のように飛翔し、ひらひらと基板３１２０上まで舞い上がっていく。ペレット３１００は電荷を帯びているため、ほかのペレット３１００が既に堆積している領域が近づくと、斥力が生じる。ここで、基板３１２０の上面では、基板３１２０の上面に平行な向きの磁場が生じている。また、基板３１２０およびターゲット３１３０間には、電位差が与えられているため、基板３１２０からターゲット３１３０に向けて電流が流れている。したがって、ペレット３１００は、基板３１２０の上面において、磁場および電流の作用によって、力（ローレンツ力）を受ける（図３８参照。）。このことは、フレミングの左手の法則によって理解できる。なお、ペレット３１００に与える力を大きくするためには、基板３１２０の上面において、基板３１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基板３１２０の上面において、基板３１２０の上面に平行な向きの磁場が、基板３１２０の上面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以上となる領域を設けるとよい。
【０１７１】
また、基板３１２０は加熱されており、ペレット３１００と基板３１２０との間で摩擦などの抵抗が小さい状態となっている。その結果、図３９（Ａ）に示すように、ペレット３１００は、基板３１２０の上面を滑空するように移動する。ペレット３１００の移動は、平板面を基板３１２０に向けた状態で起こる。その後、図３９（Ｂ）に示すように、既に堆積しているほかのペレット３１００の側面まで到達すると、側面同士が結合する。このとき、ペレット３１００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中の酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。
【０１７２】
また、ペレット３１００が基板３１２０上で加熱されることにより、原子が再配列し、イオン３１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット３１００は、ほぼ単結晶となる。ペレット３１００がほぼ単結晶となることにより、ペレット３１００同士が結合した後に加熱されたとしても、ペレット３１００自体の伸縮はほとんど起こり得ない。したがって、ペレット３１００間の隙間が広がることで結晶粒界などの欠陥を形成し、クレバス化することがない。また、隙間には、伸縮性のある金属原子などが敷き詰められ、向きのずれたペレット３１００同士の側面を高速道路のように繋いでいると考えられる。
【０１７３】
以上のようなモデルにより、ペレット３１００が基板３１２０上に堆積していくと考えられる。したがって、エピタキシャル成長とは異なり、被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であることがわかる。例えば、基板３１２０の上面（被形成面）の構造が非晶質構造であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
【０１７４】
また、ＣＡＡＣ−ＯＳは、平坦面に対してだけでなく、被形成面である基板３１２０の上面に凹凸がある場合でも、その形状に沿ってペレット３１００が配列することがわかる。例えば、基板３１２０の上面が原子レベルで平坦な場合、ペレット３１００はａｂ面と平行な平面である平板面を下に向けて並置するため、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−ＯＳを得ることができる（図３５（Ｂ）参照。）。
【０１７５】
一方、基板３１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット３１００が凸面に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板３１２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット３１００間に隙間が生じやすい場合がある。ただし、ペレット３１００間で分子間力が働き、凹凸があってもペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有するＣＡＡＣ−ＯＳとすることができる（図３５（Ｃ）参照。）。
【０１７６】
したがって、ＣＡＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜が可能である。
【０１７７】
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのないペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合、基板３１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合がある。
【０１７８】
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性を有するＣＡＡＣ−ＯＳを得ることができる。
【０１７９】
また、ＣＡＡＣ−ＯＳは、ペレット３１００のほかに酸化亜鉛粒子を有する成膜モデルによっても説明することができる。
【０１８０】
酸化亜鉛粒子は、ペレット３１００よりも質量が小さいため、先に基板３１２０に到達する。基板３１２０の上面において、酸化亜鉛粒子は、水平方向に優先的に結晶成長することで薄い酸化亜鉛層を形成する。該酸化亜鉛層は、ｃ軸配向性を有する。なお、該酸化亜鉛層の結晶のｃ軸は、基板３１２０の法線ベクトルに平行な方向を向く。該酸化亜鉛層は、ＣＡＡＣ−ＯＳを成長させるためのシード層の役割を果たすため、ＣＡＡＣ−ＯＳの結晶性を高める機能を有する。なお、該酸化亜鉛層は、厚さが０．１ｎｍ以上５ｎｍ以下、ほとんどが１ｎｍ以上３ｎｍ以下となる。該酸化亜鉛層は十分薄いため、結晶粒界をほとんど確認することができない。
【０１８１】
したがって、結晶性の高いＣＡＡＣ−ＯＳを成膜するためには、化学量論的組成よりも高い割合で亜鉛を含むターゲットを用いることが好ましい。
【０１８２】
同様に、ｎｃ−ＯＳは、図３６に示す成膜モデルによって理解することができる。なお、図３６と図３５（Ａ）との違いは、基板３１２０の加熱の有無のみである。
【０１８３】
したがって、基板３１２０は加熱されておらず、ペレット３１００と基板３１２０との間で摩擦などの抵抗が大きい状態となっている。その結果、ペレット３１００は、基板３１２０の上面を滑空するように移動することができないため、不規則に降り積もっていくことでｎｃ−ＯＳを得ることができる。
【０１８４】
［劈開面］
以下では、ＣＡＡＣ−ＯＳの成膜モデルにおいて記載のターゲットの劈開面について説明する。
【０１８５】
まずは、ターゲットの劈開面について図４０を用いて説明する。図４０に、ＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図４０（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。また、図４０（Ｂ）は、ｃ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。
【０１８６】
ＩｎＧａＺｎＯ４の結晶の各結晶面における劈開に必要なエネルギーを、第一原理計算により算出する。なお、計算には、擬ポテンシャルと、平面波基底を用いた密度汎関数プログラム（ここでは、ＣＡＳＴＥＰ）を用いる。なお、擬ポテンシャルには、ウルトラソフト型の擬ポテンシャルを用いる。また、汎関数には、ＧＧＡ  ＰＢＥを用いる。また、カットオフエネルギーは４００ｅＶとする。
【０１８７】
初期状態における構造のエネルギーは、セルサイズを含めた構造最適化を行った後に導出する。また、各面で劈開後の構造のエネルギーは、セルサイズを固定した状態で、原子配置の構造最適化を行った後に導出する。
【０１８８】
図４０に示したＩｎＧａＺｎＯ４の結晶の構造をもとに、第１の面、第２の面、第３の面、第４の面のいずれかで劈開した構造を作製し、セルサイズを固定した構造最適化計算を行う。ここで、第１の面は、Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面である（図４０（Ａ）参照。）。第２の面は、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面である（図４０（Ａ）参照。）。第３の面は、（１１０）面に平行な結晶面である（図４０（Ｂ）参照。）。第４の面は、（１００）面（またはｂｃ面）に平行な結晶面である（図４０（Ｂ）参照。）。
【０１８９】
以上のような条件で、各面で劈開後の構造のエネルギーを算出する。次に、劈開後の構造のエネルギーと初期状態における構造のエネルギーとの差を、劈開面の面積で除すことで、各面における劈開しやすさの尺度である劈開エネルギーを算出する。なお、構造のエネルギーは、構造に含まれる原子と電子に対して、電子の運動エネルギーと、原子間、原子−電子間、および電子間の相互作用と、を考慮したエネルギーである。
【０１９０】
計算の結果、第１の面の劈開エネルギーは２．６０Ｊ／ｍ２、第２の面の劈開エネルギーは０．６８Ｊ／ｍ２、第３の面の劈開エネルギーは２．１８Ｊ／ｍ２、第４の面の劈開エネルギーは２．１２Ｊ／ｍ２であることがわかった（下表参照。）。
【０１９１】
【表１】
2015188077.tif 000003
@0001
【０１９２】
この計算により、図４０に示したＩｎＧａＺｎＯ４の結晶の構造において、第２の面における劈開エネルギーが最も低くなる。即ち、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間が最も劈開しやすい面（劈開面）であることがわかる。したがって、本明細書において、劈開面と記載する場合、最も劈開しやすい面である第２の面のことを示す。
【０１９３】
Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間である第２の面に劈開面を有するため、図４０（Ａ）に示すＩｎＧａＺｎＯ４の結晶は、二つの第２の面と等価な面で分離することができる。したがって、ターゲットにイオンなどを衝突させる場合、もっとも劈開エネルギーの低い面で劈開したウェハース状のユニット（我々はこれをペレットと呼ぶ。）が最小単位となって飛び出してくると考えられる。その場合、ＩｎＧａＺｎＯ４のペレットは、Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層となる。
【０１９４】
また、第１の面（Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面）よりも、第３の面（（１１０）面に平行な結晶面）、第４の面（（１００）面（またはｂｃ面）に平行な結晶面）の劈開エネルギーが低いことから、ペレットの平面形状は三角形状または六角形状が多いことが示唆される。
【０１９５】
次に、古典分子動力学計算により、ターゲットとしてホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を仮定し、当該ターゲットをアルゴン（Ａｒ）または酸素（Ｏ）によりスパッタした場合の劈開面について評価する。計算に用いたＩｎＧａＺｎＯ４の結晶（２６８８原子）の断面構造を図４１（Ａ）に、上面構造を図４１（Ｂ）に示す。なお、図４１（Ａ）に示す固定層は、位置が変動しないよう原子の配置を固定した層である。また、図４１（Ａ）に示す温度制御層は、常に一定の温度（３００Ｋ）とした層である。
【０１９６】
古典分子動力学計算には、富士通株式会社製Ｍａｔｅｒｉａｌｓ  Ｅｘｐｌｏｒｅｒ５．０を用いる。なお、初期温度を３００Ｋ、セルサイズを一定、時間刻み幅を０．０１フェムト秒、ステップ数を１０００万回とする。計算では、当該条件のもと、原子に３００ｅＶのエネルギーを与え、ＩｎＧａＺｎＯ４の結晶のａｂ面に垂直な方向からセルに原子を衝突させる。
【０１９７】
図４２（Ａ）は、図４１に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが衝突してから１００ピコ秒（ｐｓｅｃ）後の原子配列を示す。また、図４２（Ｂ）は、セルに酸素が衝突してから１００ピコ秒後の原子配列を示す。なお、図４２では、図４１（Ａ）に示した固定層の一部を省略して示す。
【０１９８】
図４２（Ａ）より、アルゴンがセルに衝突してから１００ピコ秒までに、図４０（Ａ）に示した第２の面に対応する劈開面から亀裂が生じる。したがって、ＩｎＧａＺｎＯ４の結晶に、アルゴンが衝突した場合、最上面を第２の面（０番目）とすると、第２の面（２番目）に大きな亀裂が生じることがわかる。
【０１９９】
一方、図４２（Ｂ）より、酸素がセルに衝突してから１００ピコ秒までに、図４０（Ａ）に示した第２の面に対応する劈開面から亀裂が生じることがわかる。ただし、酸素が衝突した場合は、ＩｎＧａＺｎＯ４の結晶の第２の面（１番目）において大きな亀裂が生じることがわかる。
【０２００】
したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットの上面から原子（イオン）が衝突すると、ＩｎＧａＺｎＯ４の結晶は第２の面に沿って劈開し、平板状の粒子（ペレット）が剥離することがわかる。また、このとき、ペレットの大きさは、アルゴンを衝突させた場合よりも、酸素を衝突させた場合の方が小さくなることがわかる。
【０２０１】
なお、上述の計算から、剥離したペレットは損傷領域を含むことが示唆される。ペレットに含まれる損傷領域は、損傷によって生じた欠陥に酸素を反応させることで修復できる場合がある。
【０２０２】
そこで、衝突させる原子の違いによって、ペレットの大きさが異なることについて調査する。
【０２０３】
図４３（Ａ）に、図４１に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが衝突した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図４３（Ａ）は、図４１から図４２（Ａ）の間の期間に対応する。
【０２０４】
図４３（Ａ）より、アルゴンが第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突すると、当該ガリウムが第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該亜鉛が第６層（Ｇａ−Ｚｎ−Ｏ層）の近傍まで到達することがわかる。なお、ガリウムと衝突したアルゴンは、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットにアルゴンを衝突させた場合、図４１（Ａ）における第２の面（２番目）に亀裂が入ると考えられる。
【０２０５】
また、図４３（Ｂ）に、図４１に示したＩｎＧａＺｎＯ４の結晶を有するセルに酸素が衝突した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図４３（Ｂ）は、図４１から図４２（Ａ）の間の期間に対応する。
【０２０６】
一方、図４３（Ｂ）より、酸素が第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突すると、当該ガリウムが第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該亜鉛が第５層（Ｉｎ−Ｏ層）まで到達しないことがわかる。なお、ガリウムと衝突した酸素は、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットに酸素を衝突させた場合、図４１（Ａ）における第２の面（１番目）に亀裂が入ると考えられる。
【０２０７】
本計算からも、ＩｎＧａＺｎＯ４の結晶は、原子（イオン）が衝突した場合、劈開面から剥離することが示唆される。
【０２０８】
また、亀裂の深さの違いを保存則の観点から検討する。エネルギー保存則および運動量保存則は、式（１）および式（２）のように示すことができる。ここで、Ｅは衝突前のアルゴンまたは酸素の持つエネルギー（３００ｅＶ）、ｍＡはアルゴンまたは酸素の質量、ｖＡは衝突前のアルゴンまたは酸素の速度、ｖ’Ａは衝突後のアルゴンまたは酸素の速度、ｍＧａはガリウムの質量、ｖＧａは衝突前のガリウムの速度、ｖ’Ｇａは衝突後のガリウムの速度である。
【０２０９】
【数１】
2015188077.tif 000004
@0002
【０２１０】
【数２】
2015188077.tif 000005
@0003
【０２１１】
アルゴンまたは酸素の衝突が弾性衝突であると仮定すると、ｖＡ、ｖ’Ａ、ｖＧａおよびｖ’Ｇａの関係は式（３）のように表すことができる。
【０２１２】
【数３】
2015188077.tif 000006
@0004
【０２１３】
式（１）、式（２）および式（３）より、ｖＧａを０とすると、アルゴンまたは酸素が衝突した後のガリウムの速度ｖ’Ｇａは、式（４）のように表すことができる。
【０２１４】
【数４】
2015188077.tif 000007
@0005
【０２１５】
式（４）において、ｍＡにアルゴンの質量または酸素の質量を代入し、それぞれの原子が衝突した後のガリウムの速度を比較する。アルゴンおよび酸素の衝突前に持つエネルギーが同じである場合、アルゴンが衝突した場合の方が、酸素が衝突した場合よりも１．２４倍ガリウムの速度が高いことがわかる。したがって、ガリウムの持つエネルギーもアルゴンが衝突した場合の方が、酸素が衝突した場合よりも速度の二乗分だけ高くなる。
【０２１６】
アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも、衝突後のガリウムの速度（エネルギー）が高くなることがわかる。したがって、アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも深い位置に亀裂が生じたと考えられる。
【０２１７】
以上の計算により、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットをスパッタすると、劈開面から剥離し、ペレットが形成されることがわかる。一方、劈開面を有さないターゲットの他の構造の領域をスパッタしてもペレットは形成されず、ペレットよりも微細な原子レベルの大きさのスパッタ粒子が形成される。該スパッタ粒子は、ペレットと比べて小さいため、スパッタリング装置に接続されている真空ポンプを介して排気されると考えられる。したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットをスパッタした場合、様々な大きさ、形状の粒子が基板まで飛翔し、堆積することで成膜されるモデルは考えにくい。スパッタされたペレットが堆積してＣＡＡＣ−ＯＳを成膜する図３５（Ａ）などに記載のモデルが道理に適っている。
【０２１８】
このようにして成膜されたＣＡＡＣ−ＯＳの密度は、単結晶ＯＳと同程度の密度を有する。例えば、ＩｎＧａＺｎＯ４のホモロガス構造を有する単結晶ＯＳの密度は６．３６ｇ／ｃｍ３であるのに対し、同程度の原子数比であるＣＡＡＣ−ＯＳの密度は６．３ｇ／ｃｍ３程度となる。
【０２１９】
図４４に、スパッタリング法で成膜したＣＡＡＣ−ＯＳであるＩｎ−Ｇａ−Ｚｎ酸化物（図４４（Ａ）参照。）、およびそのターゲット（図４４（Ｂ）参照。）の断面における原子配列を示す。原子配列の観察には、高角散乱環状暗視野走査透過電子顕微鏡法（ＨＡＡＤＦ−ＳＴＥＭ：Ｈｉｇｈ−Ａｎｇｌｅ  Ａｎｎｕｌａｒ  Ｄａｒｋ  Ｆｉｅｌｄ  Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ）を用いる。なお、ＨＡＡＤＦ−ＳＴＥＭでは、各原子の像強度は原子番号の二乗に比例する。したがって、原子番号の近いＺｎ（原子番号３０）とＧａ（原子番号３１）とは、ほとんど区別できない。ＨＡＡＤＦ−ＳＴＥＭには、日立走査透過電子顕微鏡ＨＤ−２７００を用いる。
【０２２０】
図４４（Ａ）および図４４（Ｂ）を比較すると、ＣＡＡＣ−ＯＳと、ターゲットは、ともにホモロガス構造を有しており、それぞれの原子の配置が対応していることがわかる。したがって、図３５（Ａ）などの成膜モデルに示したように、ターゲットの結晶構造が転写されることでＣＡＡＣ−ＯＳが成膜されることがわかる。
【０２２１】
本実施の形態では、まず、絶縁層１０９上に半導体層１１０ａを形成し、半導体層１１０ａ上に半導体層１１０ｂを形成する。
【０２２２】
なお、酸化物半導体層の成膜には、スパッタ法を用いることが好ましい。スパッタ法としては、ＲＦスパッタ法、ＤＣスパッタ法、ＡＣスパッタ法等を用いることができる。ＤＣスパッタ法、またはＡＣスパッタ法は、ＲＦスパッタ法よりも均一性良く成膜することができる。
【０２２３】
本実施の形態では、半導体層１１０ａとして、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）を用いて、スパッタリング法により厚さ２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を形成する。なお、半導体層１１０ａに適用可能な構成元素および組成はこれに限られるものではない。
【０２２４】
また、半導体層１１０ａ形成後に酸素ドープ処理を行ってもよい。
【０２２５】
次に、半導体層１１０ａ上に、半導体層１１０ｂを形成する。本実施の形態では、半導体層１１０ｂとして、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用いて、スパッタリング法により厚さ３０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を形成する。なお、半導体層１１０ｂに適用可能な構成元素および組成はこれに限られるものではない。
【０２２６】
また、半導体層１１０ｂ形成後に酸素ドープ処理を行ってもよい。
【０２２７】
次に、半導体層１１０ａおよび半導体層１１０ｂに含まれる水分または水素などの不純物をさらに低減して、半導体層１１０ａおよび半導体層１１０ｂを高純度化するために、加熱処理を行ってもよい。
【０２２８】
例えば、減圧雰囲気下、窒素や希ガスなどの不活性雰囲気下、酸化性雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、半導体層１１０ａおよび半導体層１１０ｂに加熱処理を施す。なお、酸化性雰囲気とは、酸素、オゾンまたは窒化酸素などの酸化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、不活性雰囲気とは、前述の酸化性ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気をいう。
【０２２９】
また、加熱処理を行うことにより、不純物の放出と同時に絶縁層１０９に含まれる酸素を半導体層１１０ａおよび半導体層１１０ｂに拡散させ、半導体層１１０ａおよび半導体層１１０ｂの酸素欠損を低減することができる。なお、不活性ガス雰囲気で加熱処理した後に、酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。なお、加熱処理は、半導体層１１０ｂの形成後であれば、いつ行ってもよい。例えば、半導体層１１０ｂの選択的なエッチング後に加熱処理を行ってもよい。
【０２３０】
加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。処理時間は２４時間以内とする。２４時間を超える加熱処理は生産性の低下を招くため好ましくない。
【０２３１】
次に、半導体層１１０ｂ上にレジストマスクを形成し、該レジストマスクを用いて、半導体層１１０ａおよび半導体層１１０ｂの一部を選択的にエッチングする。この時、絶縁層１０９の一部がエッチングされ、絶縁層１０９に凸部が形成される場合がある。
【０２３２】
半導体層１１０ａおよび半導体層１１０ｂのエッチングは、ドライエッチング法でもウェットエッチング法でもよく、両方を用いてもよい。エッチング終了後、レジストマスクを除去する。
【０２３３】
また、トランジスタ２４１は、半導体層１１０ｂ上に、半導体層１１０ｂの一部と接して、電極２４４および電極２４５を有する。電極２４４および電極２４５（これらと同じ層で形成される他の電極または配線を含む）は、電極２２３と同様の材料および方法で形成することができる。
【０２３４】
また、トランジスタ２４１は、半導体層１１０ｂ、電極２４４、および電極２４５上に半導体層１１０ｃを有する。半導体層１１０ｃは、半導体層１１０ｂ、電極２４４、および電極２４５の、それぞれの一部と接する。
【０２３５】
本実施の形態では、半導体層１１０ｃを、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）を用いたスパッタリング法により形成する。なお、半導体層１１０ｃに適用可能な構成元素および組成はこれに限られるものではない。例えば、半導体層１１０ｃとして酸化ガリウムを用いてもよい。また、半導体層１１０ｃに酸素ドープ処理を行ってもよい。
【０２３６】
また、トランジスタ２４１は、半導体層１１０ｃ上に絶縁層１１１を有する。絶縁層１１１はゲート絶縁層として機能することができる。絶縁層１１１は、絶縁層１０２と同様の材料および方法で形成することができる。また、絶縁層１１１に酸素ドープ処理を行ってもよい。
【０２３７】
半導体層１１０ｃおよび絶縁層１１１の形成後、絶縁層１１１上にマスクを形成し、半導体層１１０ｃおよび絶縁層１１１の一部を選択的にエッチングして、島状の半導体層１１０ｃ、および島状の絶縁層１１１としてもよい。
【０２３８】
また、トランジスタ２４１は、絶縁層１１１上に電極２４３を有する。電極２４３（これらと同じ層で形成される他の電極または配線を含む）は、電極２２３と同様の材料および方法で形成することができる。
【０２３９】
本実施の形態では、電極２４３を電極２４３ａと電極２４３ｂの積層とする例を示している。例えば、電極２４３ａを窒化タンタルで形成し、電極２４３ｂを銅で形成する。電極２４３ａがバリア層として機能し、銅元素の拡散を防ぐことができる。よって、信頼性の高い半導体装置を実現することができる。
【０２４０】
また、トランジスタ２４１は、電極２４３を覆う絶縁層１１２を有する。絶縁層１１２は、絶縁層１０２と同様の材料および方法で形成することができる。また、絶縁層１１２に酸素ドープ処理を行ってもよい。また、絶縁層１１２表面にＣＭＰ処理を行ってもよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
【０２４１】
また、絶縁層１１２上に絶縁層１１３を有する。絶縁層１１３は、絶縁層１０５と同様の材料および方法で形成することができる。また、絶縁層１１３表面にＣＭＰ処理を行ってもよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。また、絶縁層１１３および絶縁層１１２の一部に開口が形成されている。また、該開口中に、コンタクトプラグ１１４が形成されている。
【０２４２】
また、絶縁層１１３の上に、配線２６１、配線２６２、配線２６４、配線２６５、および配線２６７（これらと同じ層で形成される他の電極または配線を含む）が形成されている。図５において、配線２６５は、開口において、コンタクトプラグ１１４を介して電極２４４と電気的に接続されている。また、配線２６７は、開口において、コンタクトプラグ１１４を介して電極２４９と電気的に接続されている。
【０２４３】
また、撮像装置１００は、配線２６１、配線２６２、配線２６４、配線２６５、および配線２６７を覆って絶縁層１１５を有する。絶縁層１１５は、絶縁層１０５と同様の材料および方法で形成することができる。また、絶縁層１１５表面にＣＭＰ処理を行ってもよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。また、絶縁層１１５の一部に開口が形成されている。また、該開口中に、コンタクトプラグが形成されている。
【０２４４】
なお、図５に図示しないが、配線２６１、配線２６２、および配線２６４も、それぞれが絶縁層中に形成された開口およびコンタクトプラグを介して、下層の配線または下層の電極と電気的に接続されている。
【０２４５】
また、絶縁層１１５の上に、配線２６３、および配線２６６（これらと同じ層で形成される他の電極または配線を含む）が形成されている（図５に図示せず。）。配線２６３、および配線２６６（これらと同じ層で形成される他の電極または配線を含む）は、それぞれが絶縁層中に形成された開口およびコンタクトプラグを介して、他層の配線または他層の電極と電気的に接続することができる。
【０２４６】
また、配線２６３、および配線２６６を覆って絶縁層１１６を有する。絶縁層１１６は、絶縁層１０５と同様の材料および方法で形成することができる。また、絶縁層１１６表面にＣＭＰ処理を行ってもよい。
【０２４７】
［受光素子２２０と画素回路２３０の接続］
上記に説明したとおり、本発明の一態様の撮像装置１００は、受光素子２２０に重ねて画素回路２３０を形成する。受光素子２２０上に画素回路２３０を設けることで、平面視において受光素子２２０の占有面積を大きくすることができる。よって、撮像装置１００の受光感度を高めることができる。また、解像度を高めても受光感度が低下しにくい撮像装置１００を実現することができる。
【０２４８】
画素回路２３０が有する電極２３４は、開口２５１を介して受光素子２２０が有する電極２２３と接続される。また、受光素子２２０が有する電極２２７は、開口２５３を介して配線２６１に接続される。
【０２４９】
［周辺回路］
周辺回路を構成するトランジスタの一例として、図５にトランジスタ２８１とトランジスタ２８２を示す。本実施の形態では、一例として、トランジスタ２８１がｐチャネル型のトランジスタである場合について説明する。また、図５に示すトランジスタ２８１の拡大図を図６（Ｂ）に示す。
【０２５０】
トランジスタ２８１は、チャネルが形成されるｉ型半導体層２８３、ｐ型半導体層２８５、絶縁層２８６、電極２８７、側壁２８８を有する。また、ｉ型半導体層２８３中の側壁２８８と重なる領域に低濃度不純物領域２８４を有する。
【０２５１】
トランジスタ２８１が有するｉ型半導体層２８３は、受光素子２２０が有するｉ型半導体層２２４と同一工程で同時に形成することができる。また、トランジスタ２８１が有するｐ型半導体層２８５は、受光素子２２０が有するｐ型半導体層２２１と同一工程で同時に形成することができる。
【０２５２】
絶縁層２８６はゲート絶縁層として機能できる。また、電極２８７はゲート電極として機能できる。低濃度不純物領域２８４は、電極２８７形成後、側壁２８８形成前に、電極２８７をマスクとして用いて不純物元素を導入することにより形成することができる。すなわち、低濃度不純物領域２８４は、自己整合方式により形成することができる。低濃度不純物領域２８４はｐ型半導体層２８５と同じ導電型を有し、導電型を付与する不純物の濃度がｐ型半導体層２８５よりも低い。
【０２５３】
トランジスタ２８２は、トランジスタ２４１と同一工程で同時に形成することができる。また、トランジスタ２８１とトランジスタ２８２を組み合わせて、ＣＭＯＳ回路を構成することができる。周辺回路をＣＭＯＳ回路で作製することにより、消費電力の少ない撮像装置を実現することができる。
【０２５４】
また、周辺回路に用いるｎチャネル型のトランジスタを、画素回路２３０が有するトランジスタと同時に形成することで、撮像装置１００の作製工程を低減することができる。よって、製造コストが低減された撮像装置を実現できる。
【０２５５】
［回路構成例］
図８（Ａ）乃至図８（Ｃ）に、周辺回路に用いることができるＣＭＯＳ回路などの一例を示す。また、図８（Ｄ）に画素２１０に用いることができる回路構成の一例を示す。図８（Ａ）乃至図８（Ｄ）に示す回路図において、酸化物半導体を用いたトランジスタであることを明示するために、酸化物半導体を用いたトランジスタの回路記号に「ＯＳ」の記載を付している。
【０２５６】
図８（Ａ）に示すＣＭＯＳ回路は、ｐチャネル型のトランジスタとｎチャネル型のトランジスタを直列に接続し、且つ、それぞれのゲートを接続した、いわゆるインバータの構成例を示している。
【０２５７】
図８（Ｂ）に示すＣＭＯＳ回路は、ｐチャネル型のトランジスタとｎチャネル型のトランジスタを並列に接続した、いわゆるアナログスイッチの構成例を示している。
【０２５８】
図８（Ｃ）に示す回路は、ｎチャネル型のトランジスタのソースまたはドレインの一方を、ｐチャネル型のトランジスタのゲートおよび容量素子２５７の一方の電極に接続した、いわゆるメモリ素子の構成例を示している。図８（Ｃ）に示す回路は、ｎチャネル型のトランジスタのソースまたはドレインの他方から入力された電荷を、ノード２５６に保持することができる。また、トランジスタ２８１を、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタとしてもよい。また、当該メモリ素子を画素２１０に設けることもできる。
【０２５９】
図８（Ｄ）に示す回路は、光センサの構成例を示している。チャネルが形成される半導体層に酸化物半導体を用いたトランジスタは、オフ電流を極めて小さくすることができるため、受光した光量に応じて決定されるノード２５４の電位が変動しにくい。よって、ノイズの影響を受けにくい撮像装置を実現することができる。また、リニアリティが高い撮像装置を実現することができる。
【０２６０】
なお画素は、図９（Ａ）の断面図に示すように画素回路２３０に形成したレンズ６００、フィルター６０２（フィルター６０２ａ、フィルター６０２ｂ、フィルター６０２ｃ）、および画素回路２３０等を通して光２６０を受光素子２２０に入射させる構造とすることができる。ただし、二点鎖線で囲んだ領域に示すように、矢印で示す光２６０の一部が配線層６０４の一部によって遮光されてしまうことがある。したがって、図９（Ｂ）に示すように受光素子２２０側にレンズ６００およびフィルター６０２を形成して、入射光を受光素子２２０に効率良く受光させる構造が好ましい。受光素子２２０側から光２６０を受光素子２２０に入射させることで、検出感度の高い撮像装置１００を提供することができる。
【０２６１】
フィルター６０２としてカラーフィルタを用いると、画素２１０毎に受光する光の波長帯域を変えることができる。例えば、赤の波長帯域の光を透過するフィルター６０２ａと重なる受光素子２２０、緑の波長帯域の光を透過するフィルター６０２ｂと重なる受光素子２２０、青の波長帯域の光を透過するフィルター６０２ｃと重なる受光素子２２０を用いることで、フルカラー画像表示を実現するための情報を取得することができる。この時、赤を検出する画素、緑を検出する画素、および青を検出する画素の画素数比（または受光面積比）は、必ずしも１：１：１である必要は無い。例えば、画素数比（または受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。また、画素数比（または受光面積比）を赤：緑：青＝１：６：１としてもよい。また、使用するカラーフィルタの色の組み合わせは赤、緑、青に限らない。例えば、黄、シアン、マゼンダとしてもよい。また、使用するカラーフィルタの色は３色に限らず、２色以下でもよいし、４色以上でもよい。１つの画素２１０に使用するカラーフィルタの種類を増やすことで、取得した画像の色の再現性をさらに高めることができる。
【０２６２】
また、フィルター６０２としてＮＤ（ＮＤ：Ｎｅｕｔｒａｌ  Ｄｅｎｓｉｔｙ）フィルター（減光フィルター）を用いると、受光素子２２０に大光量光が入射した時に生じる画素２１０の出力飽和することを防ぐことができる。減光量の異なるＮＤフィルターを組み合わせて用いることで、撮像装置のダイナミックレンジを大きくすることができる。
【０２６３】
また、フィルター６０２としてＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）フィルター（赤外光フィルター）を用いると、赤外光を検出可能な撮像装置１００を実現することができる。
【０２６４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２６５】
（実施の形態２）
本実施の形態では、画素２１０に用いることができる回路構成例とともに、撮像装置１００の動作について説明する。
【０２６６】
［回路構成例１］
図１０（Ａ）は、画素２１０に用いることができる回路構成の一例を示す図である。図１０（Ａ）に示す回路１０００は、光電変換素子であるフォトダイオード１００２、転送トランジスタ１００４、リセットトランジスタ１００６、増幅トランジスタ１００８、配線１１００、配線１１１０、および配線１１２０で構成されている。複数の回路１０００をマトリクス状に配置して、画素アレイを構成することができる。
【０２６７】
フォトダイオード１００２は、例えば、上記実施の形態に示した受光素子２２０に相当する。また、転送トランジスタ１００４は、例えば、トランジスタ２３１に相当する。また、リセットトランジスタ１００６は、例えば、トランジスタ２３６に相当する。また、増幅トランジスタ１００８は、例えば、トランジスタ２４１に相当する。
【０２６８】
回路１０００において、フォトダイオード１００２は、転送トランジスタ１００４のソースまたはドレインの一方と電気的に接続されており、転送トランジスタ１００４のソースまたはドレインの他方は信号電荷蓄積部１０１０（ＦＤ：フローティングディフュージョンとも呼ぶ。）と電気的に接続されている。信号電荷蓄積部１０１０にはリセットトランジスタ１００６のソースまたはドレインの一方と、増幅トランジスタ１００８のゲートが電気的に接続されている。また、リセットトランジスタ１００６のソースまたはドレインの他方は配線１１１０と電気的に接続されている。また、増幅トランジスタ１００８のソースまたはドレインの一方は配線１１２０と電気的に接続され、ソースまたはドレインの他方は配線１１００と電気的に接続されている。
【０２６９】
配線１１００には、例えば、ＶＤＤが供給される。配線１１１０には、例えば、リセット電位が供給される。なお、別の構成として、配線１１１０を削除することもできる。例えば、リセットトランジスタ１００６のソースまたはドレインの他方を、配線１１１０ではなく、配線１１００または配線１１２０につなぐ方法がある。
【０２７０】
次に図１１のタイミングチャートを用いて動作を説明する。まず、配線１１００にＶＤＤが供給される。続いて、リセットトランジスタ１００６のゲートにリセット信号（ＲＳＴ）が供給され、リセットトランジスタ１００６がオン状態となる。信号電荷蓄積部１０１０はリセット電位（例えば、ＶＤＤ。）に充電される。その後、ＲＳＴの供給が停止してリセットトランジスタ１００６がオフ状態になり、信号電荷蓄積部１０１０にリセット電位が保持される（期間Ｔ１）。ここで、リセットトランジスタ１００６および転送トランジスタ１００４にリーク電流がほとんど流れなければ、次のトランジスタの動作まで電位は保持される。
【０２７１】
次に、転送トランジスタ１００４のゲートに転送信号（ＴＲＦ）が供給されて転送トランジスタ１００４がオン状態となると、フォトダイオード１００２の受光強度に応じた電流がフォトダイオード１００２と転送トランジスタ１００４に流れる。すなわち、受光量に応じて信号電荷蓄積部１０１０の電位が変化する（期間Ｔ２）。ＴＲＦの供給が停止して転送トランジスタ１００４がオフ状態となると、オフ状態となった時点での電位が信号電荷蓄積部１０１０に保持される（期間Ｔ３）。リセットトランジスタ１００６および転送トランジスタ１００４にリーク電流がほとんど流れなければ、次のトランジスタの動作まで電位は保持される。
【０２７２】
そして、増幅トランジスタ１００８を介して信号電荷蓄積部１０１０に保持されている電位に応じた電位が配線１１２０に出力される。配線１１２０の電位を検出することで、フォトダイオード１００２の受光量を知ることができる。その後、配線１１００へのＶＤＤの供給が停止する。
【０２７３】
リセットトランジスタ１００６および転送トランジスタ１００４に極めてオフ電流の低いトランジスタを適用することによって、信号電荷蓄積部１０１０からトランジスタを介したリーク電流をほとんど無くすことができ、上記期間Ｔ１およびＴ３の保持期間中に極めて高い電位保持機能を作用させることができる。
【０２７４】
また、フォトダイオードに入射する光量が少ない場合、一回の撮像に要する期間を長くする必要がある。リセットトランジスタ１００６および転送トランジスタ１００４に極めてオフ電流の低いトランジスタを適用することによって、長い撮像期間においても信号電荷蓄積部１０１０の電荷量が変化しにくい。すなわち、撮像装置を低速で動作させる場合においても、信号電荷蓄積部１０１０の電荷量が変化し過ぎずに、良好な映像を取得することができる。
【０２７５】
また、図１０（Ｂ）に示す回路１０００ａのように、回路１０００に含まれる増幅トランジスタ１００８のソースまたはドレインの他方と配線１１００の間に、選択トランジスタ１００７を設けてもよい。選択トランジスタ１００７は、例えば、トランジスタ２４６に相当する。選択トランジスタ１００７のゲートに選択信号（ＳＥＬ）が供給されると、選択トランジスタ１００７がオン状態となる。選択トランジスタ１００７がオン状態である期間中に配線１１２０に出力される電位を測定して、フォトダイオード１００２の受光量を知ることができる。
【０２７６】
［フォトダイオードの動作例］
次にフォトダイオード１００２の動作について図１２を用いて説明する。フォトダイオードは光が照射されないときは通常のダイオードと同じ電圧電流特性を示す（図１２に示すＡの曲線。）光が照射されると、特に逆バイアス時において、照射されないときに比較して大きな電流が流れる（図１２に示すＢの曲線。）フォトダイオード動作点の動きを図１０（Ａ）の画素の動作に合わせて説明する。転送トランジスタ１００４がオフ状態では、フォトダイオード１００２に電流経路がないため、光が照射されるとフォトダイオードのカソード（またはアノード）の電位は図１２のｃ点に位置する。リセットトランジスタ１００６がオンし信号電荷蓄積部１０１０がリセット電源電位に保持されたあと、転送トランジスタ１００４がオンするとフォトダイオード１００２のカソード（またはアノード）の電位はリセット電源電位となる。図１２ではｄ点に移動する。そして、信号電荷蓄積部１０１０から転送トランジスタ１００４を介して、放電電流がフォトダイオード１００２に流れ、信号電荷蓄積部１０１０の電位は低下する。転送トランジスタ１００４がオフしたところで、放電は止まり、そのときの電位が図１２中のｅ点とすると、ｄとｅの間の電位差がフォトダイオード１００２の放電によって得られる信号の電位差となる。
【０２７７】
次に、リセットトランジスタ、増幅トランジスタ、各配線を複数の画素で兼用する場合の動作について説明する。図１３は、リセットトランジスタ、転送トランジスタ、増幅トランジスタ、フォトダイオードが各画素に一つずつあり、かつリセット線、転送スイッチ線、配線が画素に接続された基本形である。
【０２７８】
基本形の動作を図１４のタイミングチャートに従って説明する。配線１２３０および配線１３３０にはＶＤＤが供給されている。１ライン目の駆動については、まず第１のリセット線１２４０に第１のリセット信号（ＲＳＴ１）が供給され、第１のリセットトランジスタ１２１６がオン状態となり、第１の信号電荷蓄積部１２１０（ＦＤ１）の電位がＶＤＤとなる。その後、ＲＳＴ１の供給が停止して第１のリセットトランジスタ１２１６がオフ状態となり、第１の信号電荷蓄積部１２１０の電位はＶＤＤに保持される。この時、他に電流パスがなければＦＤ１の電位はＶＤＤに保持される。次に、第１の転送スイッチ線１２５０に第１の転送信号（ＴＲＦ１）が供給されて第１の転送トランジスタ１２１４がオン状態となり、第１のフォトダイオード１２１２（ＰＤ１）に光が当たると、受光強度に応じた電流が第１のフォトダイオード１２１２と第１の転送トランジスタ１２１４に流れ、ＦＤ１の電位が低下する。次に、ＴＲＦ１の供給が停止して第１の転送トランジスタ１２１４がオフ状態となり、この時のＦＤ１の電位が保持される。そして、ＦＤ１に保持された電位に応じた電位が、第１の増幅トランジスタ１２１８を介して配線１２２０に出力される。配線１２２０の電位を検出することで、ＰＤ１の受光量を知ることができる。
【０２７９】
次に２ライン目の駆動が行われる。まず第２のリセット線１３４０に第２のリセット信号（ＲＳＴ２）が供給され、第２のリセットトランジスタ１３１６がオン状態となり、第２の信号電荷蓄積部１３１０（ＦＤ２）の電位がＶＤＤとなる。その後、ＲＳＴ２の供給が停止して第２のリセットトランジスタ１３１６がオフ状態となり、ＦＤ２の電位はＶＤＤに保持される。次に、第２の転送スイッチ線１３５０に第２の転送信号（ＴＲＦ２）が供給されて第２の転送トランジスタ１３１４がオン状態となり、第２のフォトダイオード１３１２（ＰＤ２）に光が当たると、受光量に応じた電流が第２のフォトダイオード１３１２と第２の転送トランジスタ１３１４に流れ、ＦＤ２の電位が低下する。次に、ＴＲＦ２の供給が停止して第２の転送トランジスタ１３１４がオフ状態となり、この時のＦＤ２の電位が保持される。そして、ＦＤ２に保持された電位に応じた電位が、第２の増幅トランジスタ１３１８を介して配線１２２０に出力される。配線１２２０の電位を検出することで、ＰＤ２の受光量を知ることができる。この様にして順次駆動することができる。
【０２８０】
［回路構成例２］
図１５は上記の回路構成とは異なり、縦４個の画素について、リセットトランジスタ、増幅トランジスタ、リセット線を兼用する垂直４画素共有型の構成を示している。トランジスタおよび配線を削減することで画素面積の縮小による微細化や、フォトダイオードの受光面積拡大によってノイズを低減することができる。縦４個の各画素の転送トランジスタのドレイン側が電気的に接続され、信号電荷蓄積部１４１０が形成されており、信号電荷蓄積部１４１０にはリセットトランジスタ１４０６のソースおよび増幅トランジスタ１４０８のゲートが接続されている。
【０２８１】
垂直４画素共有型の動作を図１６のタイミングチャートに従って説明する。まず、配線１４３０にＶＤＤが供給される。１ライン目の駆動は、まず第１のリセット線１４６１にＲＳＴ１が供給され、第１のリセットトランジスタ１４０６がオン状態となる。すると、信号電荷蓄積部１４１０（ＦＤ）の電位がＶＤＤとなる。ＲＳＴ１の供給が停止すると第１のリセットトランジスタ１４０６がオフ状態となる。ＦＤの電位はＶＤＤに保持される。次に、第１の転送スイッチ線１４５１に第１の転送信号（ＴＲＦ１）が供給されると、第１の転送トランジスタ１４１４がオン状態となる。この時、第１のフォトダイオード１４１２（ＰＤ１）に光が当たると、受光強度に応じた電流がＰＤ１と第１の転送トランジスタ１４１４に流れ、信号電荷蓄積部１４１０の電位が低下する。ＴＲＦ１の供給が停止すると第１の転送トランジスタ１４１４がオフ状態となり、この時の電位がＦＤに保持される。この電位に応じた電位が第１の増幅トランジスタ１４０８を介して配線１４７０に出力される。配線１４７０の電位を検出することで、ＰＤ１の受光量を知ることができる。
【０２８２】
２ライン目の駆動は、再び第１のリセット線１４６１にＲＳＴ１が供給されて第１のリセットトランジスタ１４０６がオン状態となる。すると、ＦＤの電位がＶＤＤとなる。ＲＳＴ１の供給が停止すると第１のリセットトランジスタ１４０６がオフ状態となる。信号電荷蓄積部１４１０の電位はＶＤＤに保持される。次に、第２の転送スイッチ線１４５２に第２の転送信号（ＴＲＦ２）が供給されると、第２の転送トランジスタ１４２４がオン状態となる。この時、第２のフォトダイオード１４２２（ＰＤ２）に光が当たると、受光強度に応じた電流がＰＤ２と第２の転送トランジスタ１４２４に流れ、ＦＤの電位が低下する。ＴＲＦ２の供給が停止すると第２の転送トランジスタ１４２４がオフ状態となり、この時の電位がＦＤに保持される。この電位に応じた電位が第１の増幅トランジスタ１４０８を介して配線１４７０に出力される。配線１４７０の電位を検出することで、ＰＤ２の受光量を知ることができる。
【０２８３】
３ライン目の駆動は、再び第１のリセット線１４６１にＲＳＴ１が供給されて第１のリセットトランジスタ１４０６がオン状態となる。これで、ＦＤの電位がＶＤＤとなる。ＲＳＴ１の供給が停止すると第１のリセットトランジスタ１４０６がオフ状態となる。ＦＤの電位はＶＤＤに保持される。次に、第３の転送スイッチ線１４５３に第３の転送信号（ＴＲＦ３）が供給されると、第３の転送トランジスタ１４３４がオン状態となる。この時、第３のフォトダイオード１４３２（ＰＤ３）に光が当たると、受光強度に応じた電流が第３のフォトダイオード１４３２と第３の転送トランジスタ１４３４に流れ、ＦＤの電位が低下する。ＴＲＦ３の供給が停止すると第３の転送トランジスタ１４３４がオフ状態となり、この時の電位がＦＤに保持される。この電位に応じた電位が第１の増幅トランジスタ１４０８を介して配線１４７０に出力される。配線１４７０の電位を検出することで、ＰＤ３の受光量を知ることができる。
【０２８４】
４ライン目の駆動は、再び第１のリセット線１４６１にＲＳＴ１が供給されて第１のリセットトランジスタ１４０６がオン状態となる。これで、ＦＤの電位がＶＤＤとなる。ＲＳＴ１の供給が停止すると第１のリセットトランジスタ１４０６がオフ状態となる。ＦＤの電位はＶＤＤに保持される。次に、第４の転送スイッチ線１４５４に第４の転送信号（ＴＲＦ４）が供給されると、第４の転送トランジスタ１４４４がオン状態となる。この時、第４のフォトダイオード１４４２（ＰＤ４）に光が当たると、受光強度に応じた電流が第４のフォトダイオード１４４２と第４の転送トランジスタ１４４４に流れ、ＦＤの電位が低下する。ＴＲＦ４の供給が停止すると第４の転送トランジスタ１４４４がオフ状態となり、この時の電位がＦＤに保持される。この電位に応じた電位が第１の増幅トランジスタ１４０８を介して配線１４７０に出力される。配線１４７０の電位を検出することで、ＰＤ４の受光量を知ることができる。
【０２８５】
５ライン目から８ライン目までの駆動については、第２のリセット線１４６２にＲＳＴ２が供給されて、１ライン目から４ライン目までと同様に順次駆動される。
【０２８６】
［回路構成例３］
図１７は図１５とは異なる画素共有構成で、垂直、水平それぞれ２個ずつの画素について、リセット線、リセットトランジスタ、増幅トランジスタを兼用する垂直水平４画素共有型である。垂直４画素共有型と同じく、トランジスタおよび配線を削減することで画素面積の縮小による微細化や、フォトダイオードの受光面積拡大によってノイズを低減することができる。縦横に隣り合う４個の画素について、各画素の転送トランジスタのドレイン側が電気的に接続され、信号電荷蓄積部１５１０が形成されており、信号電荷蓄積部１５１０にはリセットトランジスタ１５０６のソースおよび増幅トランジスタ１５０８のゲートが接続されている。
【０２８７】
垂直水平４画素共有型の動作を図１８のタイミングチャートに従って説明する。まず、配線１５８０にＶＤＤが供給される。次に、１ライン目の駆動について説明する。はじめに、第１のリセット線１５６１にＲＳＴ１が供給されて第１のリセットトランジスタ１５０６がオン状態となる。これで信号電荷蓄積部１５１０（ＦＤ）の電位がＶＤＤとなる。その後、ＲＳＴ１の供給が停止して第１のリセットトランジスタ１５０６がオフ状態となり、ＦＤの電位はＶＤＤに保持される。次に、第１の転送スイッチ線１５５１に第１の転送信号（ＴＲＦ１）が供給されると、第１の転送トランジスタ１５１４がオン状態となる。この時、第１のフォトダイオード１５１２（ＰＤ１）に光が当たると、受光強度に応じた電流がＰＤ１と第１の転送トランジスタ１５１４に流れ、ＦＤの電位が低下する。ＴＲＦ１の供給が停止すると第１の転送トランジスタ１５１４がオフ状態となり、この時の電位がＦＤに保持される。この電位に応じた電位が第１の増幅トランジスタ１５０８を介して配線１５７０に出力される。配線１５７０の電位を検出することで、ＰＤ１の受光量を知ることができる。
【０２８８】
次に、再度第１のリセット線１５６１にＲＳＴ１が供給されると、第１のリセットトランジスタ１５０６がオン状態となる。すると、信号電荷蓄積部１５１０（ＦＤ）の電位がＶＤＤとなる。ＲＳＴ１の供給が停止すると、第１のリセットトランジスタ１５０６がオフ状態となり、ＦＤの電位はＶＤＤに保持される。次に、第２の転送スイッチ線１５５２に第２の転送信号（ＴＲＦ２）が供給されると、第２の転送トランジスタ１５２４がオン状態となる。この時、第２のフォトダイオード１５２２（ＰＤ２）に光が当たると、受光強度に応じた電流がＰＤ２と第２の転送トランジスタ１５２４に流れ、ＦＤの電位が低下する。ＴＲＦ２の供給が停止すると第２の転送トランジスタ１５２４がオフ状態となり、この時の電位がＦＤに保持される。この電位に応じた電位が第１の増幅トランジスタ１５０８を介して配線１５７０に出力される。配線１５７０の電位を検出することで、ＰＤ２の受光量を知ることができる。これらの２つの動作で１ライン目の画素の出力が、順に配線１５７０に出力される。
【０２８９】
次に、２ライン目の駆動について説明する。再び第１のリセット線１５６１にＲＳＴ１を供給すると、第１のリセットトランジスタ１５０６がオン状態となる。すると、信号電荷蓄積部１５１０（ＦＤ）の電位がＶＤＤとなる。ＲＳＴ１の供給が停止すると、第１のリセットトランジスタ１５０６がオフ状態となり、信号電荷蓄積部１５１０の電位はＶＤＤに保持される。次に、第３の転送スイッチ線１５５３に第３の転送信号（ＴＲＦ３）が供給されると、第３の転送トランジスタ１５３４がオン状態となる。この時、第３のフォトダイオード１５３２（ＰＤ３）に光が当たると、受光強度に応じた電流がＰＤ３と第３の転送トランジスタ１５３４に流れ、ＦＤの電位が低下する。ＴＲＦ３の供給が停止すると第３の転送トランジスタ１５３４がオフ状態となり、この時の電位がＦＤに保持される。この電位に応じた電位が第１の増幅トランジスタ１５０８を介して配線１５７０に出力される。配線１５７０の電位を検出することで、ＰＤ３の受光量を知ることができる。
【０２９０】
次に、再度第１のリセット線１５６１にＲＳＴ１が供給されると、第１のリセットトランジスタ１５０６がオン状態となる。すると、信号電荷蓄積部１５１０（ＦＤ）の電位がＶＤＤとなる。ＲＳＴ１の供給が停止すると、第１のリセットトランジスタ１５０６がオフ状態となり、ＦＤの電位はＶＤＤに保持される。次に、第４の転送スイッチ線１５５４に第４の転送信号（ＴＲＦ４）が供給されると、第４の転送トランジスタ１５４４がオン状態となる。この時、第４のフォトダイオード１５４２（ＰＤ４）に光が当たると、受光強度に応じた電流が、ＰＤ４と第４の転送トランジスタ１５４４に流れ、信号電荷蓄積部１５１０の電位が低下する。ＴＲＦ４の供給が停止すると、第４の転送トランジスタ１５４４がオフ状態となり、この時の電位がＦＤに保持される。この電位に応じた電位が第１の増幅トランジスタ１５０８を介して配線１５７０に出力される。配線１５７０の電位を検出することで、ＰＤ４の受光量を知ることができる。次に、第２のリセット線１５６２に第２のリセット信号（ＲＳＴ２）が供給され、３ライン目および４ライン目の駆動を順次行う。
【０２９１】
［回路構成例４］
図１９は、垂直、水平それぞれ２個ずつの画素について、リセット線、転送スイッチ線、リセットトランジスタ、増幅トランジスタを兼用する転送スイッチ線共有型である。前述した画素共有型に更に転送スイッチ線を共有させたもので、トランジスタおよび配線を削減することで画素面積の縮小による微細化や、フォトダイオードの受光面積拡大によってノイズを低減することができる。縦横に隣り合う４個の画素について、各画素の転送トランジスタのドレイン側が電気的に接続され、信号電荷蓄積部が形成されており、信号電荷蓄積部にはリセットトランジスタのソースおよび増幅トランジスタのゲートが接続されている。また、この構成は、垂直方向に位置する２つの転送トランジスタが転送スイッチ線を共有していることで、水平方向だけでなく、垂直方向にも同時に動くトランジスタがあることを特徴としている。
【０２９２】
転送スイッチ線共有型の動作を図２０のタイミングチャートに従って説明する。はじめに、１ライン目と２ライン目の駆動について説明する。まず第１のリセット線１６６５に第１のリセット信号（ＲＳＴ１）が供給されて第１のリセットトランジスタ１６１６がオン状態となる。また、第２のリセット線１６６６に第２のリセット信号（ＲＳＴ２）が供給されて第２のリセットトランジスタ１６２６がオン状態となる。すると、第１の信号電荷蓄積部１６１０（ＦＤ１）と第２の信号電荷蓄積部１６２０（ＦＤ２）の電位がＶＤＤとなる。次に、ＲＳＴ１とＲＳＴ２の供給が停止すると、第１のリセットトランジスタ１６１６と第２のリセットトランジスタ１６２６がオフ状態となり、ＦＤ１とＦＤ２の電位はＶＤＤに保持される。
【０２９３】
次に第１の転送スイッチ線１７５１に第１の転送信号（ＴＲＦ１）が供給されると、第１の転送トランジスタ１６１４および第３の転送トランジスタ１６３４がオン状態となる。この時、第１のフォトダイオード１６１２（ＰＤ１）に光が当たると、受光強度に応じた電流が第１のフォトダイオード１６１２と第１の転送トランジスタに流れ、ＦＤ１の電位が低下する。また、第３のフォトダイオード１６３２（ＰＤ３）に光が当たると、受光強度に応じた電流が第３のフォトダイオード１６３２と第３の転送トランジスタ１６３４に流れ、ＦＤ２の電位が低下する。
【０２９４】
ＴＲＦ１の供給が停止すると第１の転送トランジスタ１６１４および第３の転送トランジスタ１６３４がオフ状態となり、ＦＤ１およびＦＤ２の電位は保持される。そして、ＦＤ１に保持された電位に応じた電位が第１の増幅トランジスタ１６１８を介して第１の配線１６７５に出力される。第１の配線１６７５の電位を検出することで、ＰＤ１の受光量を知ることができる。また、ＦＤ２に保持された電位に応じた電位が第２の増幅トランジスタ１６２８を介して第２の配線１６７６に出力される。第２の配線１６７６の電位を検出することで、ＰＤ３の受光量を知ることができる。
【０２９５】
次に、再度第１のリセット線１６６５にＲＳＴ１が供給され、第１のリセットトランジスタ１６１６がオン状態となる。また、第２のリセット線１６６６にＲＳＴ２が供給され、第２のリセットトランジスタ１６２６がオン状態となる。すると、ＦＤ１およびＦＤ２の電位がＶＤＤとなる。その後、ＲＳＴ１およびＲＳＴ２の供給が停止すると、第１のリセットトランジスタ１６１６および第２のリセットトランジスタ１６２６がオフ状態となり、ＦＤ１およびＦＤ２の電位が保持される。
【０２９６】
次に、第２の転送スイッチ線１７５２に第２の転送信号（ＴＲＦ２）が供給されると、第２の転送トランジスタ１６２４と第４の転送トランジスタ１６４４がオン状態となる。この時、第２のフォトダイオード１６２２（ＰＤ２）に光が当たると、受光強度に応じた電流がＰＤ２と第２の転送トランジスタ１６２４に流れ、ＦＤ１の電位が低下する。また、この時、第４のフォトダイオード１６４２（ＰＤ４）に光が当たると、受光強度に応じた電流がＰＤ４と第４の転送トランジスタ１６４４に流れ、ＦＤ２の電位が低下する。ＴＲＦ２の供給が停止すると、第２の転送トランジスタ１６２４および第４の転送トランジスタ１６４４がオフ状態となり、ＦＤ１およびＦＤ２の電位は保持される。そして、ＦＤ１に保持された電位に応じた電位が、第１の増幅トランジスタ１６１８を介して第１の配線１６７５に出力される。第１の配線１６７５の電位を検出することで、ＰＤ２の受光量を知ることができる。また、ＦＤ２に保持された電位に応じた電流が第２の増幅トランジスタ１６２８を介して第２の配線１６７６に流れる。第２の配線１６７６の電位を検出することで、ＰＤ４の受光量を知ることができる。このようにして１ライン目および２ライン目の画素の情報を、順に第１の配線１６７５および第２の配線１６７６に出力することができる。
【０２９７】
続いて、２ライン目と３ライン目の駆動について説明する。まず第２のリセット線１６６６にＲＳＴ２が供給されて第２のリセットトランジスタ１６２６がオン状態となる。また、第３のリセット線１６６７に第３のリセット信号（ＲＳＴ３）が供給されて第３のリセットトランジスタ１６３６がオン状態となる。すると、ＦＤ２と第３の信号電荷蓄積部１６３０（ＦＤ３）の電位がＶＤＤとなる。次に、ＲＳＴ２とＲＳＴ３の供給が停止すると、第２のリセットトランジスタ１６２６と第３のリセットトランジスタ１６３６がオフ状態となり、ＦＤ２とＦＤ３の電位はＶＤＤに保持される。
【０２９８】
次に、第３の転送スイッチ線１７５３に第３の転送信号（ＴＲＦ３）が供給されると、第５の転送トランジスタ１６５４および第７の転送トランジスタ１６７４がオン状態となる。この時、第５のフォトダイオード１６５２（ＰＤ５）に光が当たると、受光強度に応じた電流がＰＤ５と第５の転送トランジスタ１６５４に流れ、ＦＤ２の電位が低下する。また、第７のフォトダイオード１６７２（ＰＤ７）に光が当たると、受光強度に応じた電流がＰＤ７と第７の転送トランジスタ１６７４に流れ、ＦＤ３の電位が低下する。
【０２９９】
ＴＲＦ３の供給が停止すると第５の転送トランジスタ１６５４および第７の転送トランジスタ１６７４がオフ状態となり、ＦＤ２およびＦＤ３の電位は保持される。そして、ＦＤ２に保持された電位に応じた電位が第２の増幅トランジスタ１６２８を介して第２の配線１６７６に出力される。第２の配線１６７６の電位を検出することで、ＰＤ５の受光量を知ることができる。また、ＦＤ３に保持された電位に応じた電位が第３の増幅トランジスタ１６３８を介して第１の配線１６７５に出力される。第１の配線１６７５の電位を検出することで、ＰＤ７の受光量を知ることができる。
【０３００】
次に、第２のリセット線１６６６にＲＳＴ２が供給され、第２のリセットトランジスタ１６２６がオン状態となる。また、第３のリセット線１６６７にＲＳＴ３が供給され、第３のリセットトランジスタ１６３６がオン状態となる。すると、ＦＤ２およびＦＤ３の電位がＶＤＤとなる。その後、ＲＳＴ２およびＲＳＴ３の供給が停止すると、第２のリセットトランジスタ１６２６と第３のリセットトランジスタ１６３６がオフ状態となり、ＦＤ２およびＦＤ３の電位が保持される。
【０３０１】
次に、第４の転送スイッチ線１７５４に第４の転送信号（ＴＲＦ４）が供給されると、第６の転送トランジスタ１６６４および第８の転送トランジスタ１６８４がオン状態となる。この時、第６のフォトダイオード１６６２（ＰＤ６）に光が当たると、受光強度に応じた電流がＰＤ６と第６の転送トランジスタ１６６４に流れ、ＦＤ２の電位が低下する。また、この時、第８のフォトダイオード１６６２（ＰＤ８）に光が当たると、受光強度に応じた電流がＰＤ８と第８の転送トランジスタ１６８４に流れ、ＦＤ３の電位が低下する。ＴＲＦ４の供給が停止すると、第６の転送トランジスタ１６６４および第８の転送トランジスタ１６８４がオフ状態となり、ＦＤ２およびＦＤ３の電位は保持される。そして、ＦＤ２に保持された電位に応じた電位が第２の増幅トランジスタ１６２８を介して第２の配線１６７６に出力される。第２の配線１６７６の電位を検出することで、ＰＤ６の受光量を知ることができる。また、ＦＤ３に保持された電位に応じた電位が第３の増幅トランジスタ１６３８を介して第１の配線１６７５に出力される。第１の配線１６７５の電位を検出することで、ＰＤ８の受光量を知ることができる。このようにして、３ライン目、４ライン目の画素の情報を順に第２の配線１６７６および第１の配線１６７５に出力することができる。次に第３のリセット線１６６７にＲＳＴ３を供給し、第４のリセット線に第４のリセット信号を供給する。順次このように動作を行う。
【０３０２】
なお、図１９では、５ライン目の画素を構成する第９のフォトダイオード１６９２（ＰＤ９）、第１０のフォトダイオード１７０２（ＰＤ１０）、第９の転送トランジスタ１６９４、および第１０の転送トランジスタ１７０４と、第５の転送信号（ＴＲＦ５）が供給される第５の転送スイッチ線１７５５、および第６の転送信号（ＴＲＦ６）が供給される第６の転送スイッチ線１７５６も付記している。
【０３０３】
［撮像装置の構成例］
図２１は撮像装置全体の図である。画素２０００を有する画素アレイ２１００の両側にリセット端子駆動回路２０２０、転送端子駆動回路２０４０が配置されている。図２１では画素アレイ２１００の両側に駆動回路を配置しているが、片側に２つの駆動回路を配置しても良い。上記駆動回路が配置されていない側に配線駆動回路２０６０が配置されている。リセット端子駆動回路２０２０および転送端子駆動回路２０４０は、ロウおよびハイの２値出力の駆動回路であるので、図２２で示す様にシフトレジスタ２２００とバッファ回路２３００の組み合わせで駆動することができる。これらの駆動回路は単結晶シリコンなどを用いたバルクトランジスタ、または酸化物半導体を用いたトランジスタなどで構成することができる。
【０３０４】
配線駆動回路２０６０は、図２３に示すようにシフトレジスタ２２１０とバッファ回路２３１０とアナログスイッチ２４００によって構成することができる。各配線２１２０をアナログスイッチ２４００によって、選択し映像出力線２５００に出力する。アナログスイッチ２４００はシフトレジスタ２２１０とバッファ回路２３１０で順次選択していくものとする。配線駆動回路２０６０はバルクトランジスタ、または薄膜トランジスタで構成することができるが、相補型トランジスタの形成が可能なシリコン半導体を用いたバルクトランジスタを用いることが好ましい。
【０３０５】
図２４にシフトレジスタとバッファ回路の例を示す。図２４に示すのはクロックドインバーターによって構成されたシフトレジスタ２２２０とインバータによって構成されたバッファ回路２３２０の例である。シフトレジスタ、バッファ回路はこの回路に限定されるものではなく、リセット端子駆動回路２０２０、転送端子駆動回路２０４０、配線駆動回路２０６０も上記構成に限定されるものではない。
【０３０６】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０３０７】
（実施の形態３）
本実施の形態では、図２５に示す画素回路の駆動方法の一例について説明する。
【０３０８】
画素２１０として用いることのできる回路の一例を、回路２１１として図２５（Ａ）に示す。回路２１１は、受光素子２２０としてフォトダイオード３２０、当該受光素子と接続される第１のトランジスタ３０１、第２のトランジスタ３０２、および第３のトランジスタ３０３を含んだ構成となっている。
【０３０９】
フォトダイオード３２０のアノードは第１の配線３１１（ＲＳ）、フォトダイオード３２０のカソードは第１のトランジスタ３０１のソースまたはドレインの一方、第１のトランジスタ３０１のソースまたはドレインの他方は配線３０５（ＦＤ）、第１のトランジスタ３０１のゲートは第２の配線３１２（ＴＸ）、第２のトランジスタ３０２のソースまたはドレインの一方は第４の配線３１４（ＧＮＤ）、第２のトランジスタ３０２のソースまたはドレインの他方は第３のトランジスタ３０３のソースまたはドレインの一方、第２のトランジスタ３０２のゲートは配線３０５（ＦＤ）、第３のトランジスタ３０３のソースまたはドレインの他方は第５の配線３１５（ＯＵＴ）、第３のトランジスタ３０３のゲートは第３の配線３１３（ＳＥ）、に各々電気的に接続されている。
【０３１０】
なお、第４の配線３１４には、ＧＮＤ、ＶＳＳ、ＶＤＤなどの電位が供給されていてもよい。ここで、電位や電圧は相対的なものである。そのため、ＧＮＤの電位の大きさは、必ずしも、０ボルトであるとは限らないものとする。
【０３１１】
フォトダイオード３２０は受光素子であり、画素回路に入射した光に応じた電流を生成する動作を行う。第１のトランジスタ３０１は、フォトダイオード３２０による配線３０５（ＦＤ）への電荷蓄積を制御する。第２のトランジスタ３０２は、配線３０５（ＦＤ）の電位に応じた信号を出力する動作を行う。第３のトランジスタ３０３は、読み出し時に画素回路の選択を制御する。
【０３１２】
なお、配線３０５（ＦＤ）は、電荷保持ノードであり、フォトダイオード３２０が受ける光の量に応じて変化する電荷を保持する、所謂電荷蓄積部である。実質的な電荷蓄積部は、配線３０５（ＦＤ）と電気的に接続される第１のトランジスタ３０１のソース領域またはドレイン領域近傍の空乏層容量、配線３０５（ＦＤ）の配線容量、配線３０５（ＦＤ）と電気的に接続される第２のトランジスタ３０２のゲート容量などである。
【０３１３】
なお、第２のトランジスタ３０２と第３のトランジスタ３０３とは、第５の配線３１５と第４の配線３１４との間で、直列接続されていればよい。したがって、第４の配線３１４、第２のトランジスタ３０２、第３のトランジスタ３０３、第５の配線３１５の順で並んでもよいし、第４の配線３１４、第３のトランジスタ３０３、第２のトランジスタ３０２、第５の配線３１５の順で並んでもよい。
【０３１４】
第１の配線３１１（ＲＳ）は、配線３０５（ＦＤ）をリセットするための信号線である。なお、回路２１１における第１の配線３１１（ＲＳ）は、配線３０５（ＦＤ）への電荷蓄積を行うための信号線でもある。第２の配線３１２（ＴＸ）は、第１のトランジスタ３０１を制御するための信号線である。第３の配線３１３（ＳＥ）は、第３のトランジスタ３０３を制御するための信号線である。第４の配線３１４（ＧＮＤ）は、基準電位（例えばＧＮＤ）を設定する信号線である。第５の配線３１５（ＯＵＴ）は、回路２１１で得られた情報を読み出すための信号線である。
【０３１５】
また、画素２１０として用いることのできる回路の一例を、回路２１２として図２５（Ｂ）に示す。図２５（Ｂ）に示す回路２１２は、図２５（Ａ）に示す回路２１１と構成要素は同じであるが、フォトダイオード３２０のアノードが第１のトランジスタ３０１のソースまたはドレインの一方と電気的に接続され、フォトダイオード３２０のカソードが第１の配線３１１（ＲＳ）と電気的に接続される点で異なる。
【０３１６】
フォトダイオード３２０には、シリコン半導体などでｐｎ型やｐｉｎ型の接合が形成された素子を用いることができる。なお、ｉ型の半導体層を非晶質シリコンで形成したｐｉｎ型フォトダイオードを用いてもよい。非晶質シリコンは可視光の波長領域における感度が高く、微弱な可視光を検知しやすい。
【０３１７】
なお、ｉ型の半導体とは、フェルミ準位がバンドギャップの中央に位置する所謂真性半導体の他、半導体に含まれるｐ型を付与する不純物、またはｎ型を付与する不純物がそれぞれ１×１０２０ａｔｏｍｓ／ｃｍ３以下の濃度であり、暗伝導度に対して光伝導度が高い半導体を指す。
【０３１８】
第１のトランジスタ３０１、第２のトランジスタ３０２、および第３のトランジスタ３０３は、非晶質シリコン、微結晶シリコン、多結晶シリコン、単結晶シリコンなどのシリコン半導体を用いて形成することも可能であるが、酸化物半導体を用いたトランジスタで形成することが好ましい。酸化物半導体でチャネル形成領域を形成したトランジスタは、極めてオフ電流が低い特性を示す特徴を有している。
【０３１９】
特に、配線３０５（ＦＤ）と接続されている第１のトランジスタ３０１のリーク電流が大きいと、配線３０５（ＦＤ）に蓄積された電荷が保持できる時間が十分でなくなる。したがって、当該トランジスタに酸化物半導体を用いたトランジスタを使用することで、フォトダイオード３２０を介した不要な電荷の流出を防止することができる。
【０３２０】
また、第２のトランジスタ３０２、第３のトランジスタ３０３においても、リーク電流が大きいと、第４の配線３１４または第５の配線３１５に不必要な電荷の出力が起こるため、これらのトランジスタとして、酸化物半導体でチャネル形成領域を形成したトランジスタを用いることが好ましい。
【０３２１】
また、第２のトランジスタ３０２に酸化物半導体を用いた極めてオフ電流の低いトランジスタを用いることで、撮像のダイナミックレンジを拡大することができる。図２５（Ａ）に示す画素回路構成では、フォトダイオード３２０に入射する光の強度が大きいときに第２のトランジスタ３０２のゲート電位が小さくなる。また、図２５（Ｂ）に示す画素回路構成では、フォトダイオード３２０に入射する光の強度が小さいときに第２のトランジスタ３０２のゲート電位が小さくなる。酸化物半導体を用いたトランジスタは極めてオフ電流が低いため、ゲート電位が極めて小さい場合においても当該ゲート電位に応じた電流を正確に出力することができる。したがって、検出することのできる照度のレンジ、すなわちダイナミックレンジを広げることができる。
【０３２２】
また、図２５（Ｂ）に示す画素回路構成においては、第２のトランジスタ３０２のゲート電位が比較的小さいとき、すなわち、フォトダイオードに照射される光の強度が小さい場合においても十分なダイナミックレンジを得られる。
【０３２３】
画素回路の動作は、リセット動作、蓄積動作、および選択動作の繰り返しである。撮像装置１００を用いて動画を撮影する際には、一回の撮像に要する期間を短くする必要がある。撮像期間の短縮を実現するためには、全画素回路のリセット動作、蓄積動作、選択動作を速やかに実行することが必要である。
【０３２４】
そのため、撮像方法としては、図２６（Ａ）のタイミングチャートに示すようなグローバルシャッタ方式での駆動方法を用いることが好ましい。なお、図２６（Ａ）は、マトリクス状に複数の画素回路を有し、当該画素回路に図２５（Ａ）の回路２１１を有する撮像装置を例として、第１行目から第ｎ行目（ｎは３以上の自然数）の回路２１１の動作を説明するものである。なお、下記の動作説明は、本明細書に開示した他の回路にも適用することができる。
【０３２５】
図２６（Ａ）において、信号５０１、信号５０２、信号５０３は、第１行目、第２行目、第ｎ行目の各画素回路に接続された第１の配線３１１（ＲＳ）に入力される信号である。また、信号５０４、信号５０５、信号５０６は、第１行目、第２行目、第ｎ行目の各画素回路に接続された第２の配線３１２（ＴＸ）に入力される信号である。また、信号５０７、信号５０８、信号５０９は、第１行目、第２行目、第ｎ行目の各画素回路に接続された第３の配線３１３（ＳＥ）に入力される信号である。
【０３２６】
また、期間５１０は、１回の撮像に要する期間である。また、期間５１１は、各行の画素回路がリセット動作を同時に行っている期間であり、期間５２０は、各行の画素回路が蓄積動作を同時に行っている期間である。なお、選択動作は各行の画素回路で順次行われる。一例として、期間５３１は、第１行目の画素回路が選択動作を行っている期間である。このように、グローバルシャッタ方式では、全画素回路で略同時にリセット動作が行われた後、全画素回路で略同時に蓄積動作が行われ、１行毎に順次読み出し動作が行われる。
【０３２７】
つまり、グローバルシャッタ方式では、全ての画素回路において蓄積動作が略同時に行われているため、各行の画素回路における撮像の同時性が確保される。したがって、１回の撮像に要する期間を短縮することができる。すなわち、グローバルシャッタ方式では、期間５２０のみで蓄積動作を行うことができる。
【０３２８】
一方、図２６（Ｂ）は、ローリングシャッタ方式を用いた場合のタイミングチャートである。なお、信号５０１乃至５０９は図２６（Ａ）の説明を参照することができる。期間６１０は１回の撮像に要する期間である。期間６１１、期間６１２、期間６１２はそれぞれ、第１行目、第２行目、第ｎ行目のリセット期間であり、期間６２１、期間６２２、期間６２３はそれぞれ、第１行目、第２行目、第ｎ行目の蓄積動作期間である。また、期間６３１は、１行目の画素回路が選択動作を行っている期間である。このように、ローリングシャッタ方式では、蓄積動作が全ての画素回路では同時に行われず、行毎に順次行われるため、各行の画素回路における撮像の同時性が確保されない。したがって、グローバルシャッタ方式よりも撮像期間が長くなってしまう。ただし、蓄積動作期間を短くすることなどによって、期間６２０を短くすることができるため、本発明の一態様の撮像装置の駆動方式として、ローリングシャッタ方式を用いることもできる。
【０３２９】
グローバルシャッタ方式を実現するためには、蓄積動作が終了した後も、読み出しまでの間に各画素回路における配線３０５（ＦＤ）の電位を長時間保つ必要がある。配線３０５（ＦＤ）の電位の長時間の保持は、前述したように第１のトランジスタ３０１に極めてオフ電流の低い、チャネル形成領域を酸化物半導体で形成したトランジスタを用いることで実現できる。一方、第１のトランジスタ３０１にチャネル形成領域をシリコン半導体などで形成したトランジスタを適用した場合は、オフ電流が高いために配線３０５（ＦＤ）の電位を長時間保持できず、グローバルシャッタ方式を用いることが困難となる。
【０３３０】
以上のように、画素回路にチャネル形成領域を酸化物半導体で形成したトランジスタを用いることでグローバルシャッタ方式を容易に実現することができる。
【０３３１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３３２】
（実施の形態４）
本実施の形態では、上記実施の形態に示したトランジスタ２３１、トランジスタ２３６、トランジスタ２４１、トランジスタ２４６、および／またはトランジスタ２８２に用いることができるトランジスタの構成例について、図２７および図２８を用いて説明する。
【０３３３】
〔ボトムゲート型トランジスタ〕
図２７（Ａ１）に例示するトランジスタ４１０は、ボトムゲート型のトランジスタの１つであるチャネル保護型のトランジスタである。トランジスタ４１０は、半導体層１１０のチャネル形成領域上に、チャネル保護層として機能できる絶縁層２０９を有する。絶縁層２０９は、絶縁層１１１と同様の材料および方法により形成することができる。電極２４４の一部、および電極２４９の一部は、絶縁層２０９上に形成される。
【０３３４】
チャネル形成領域上に絶縁層２０９を設けることで、電極２４４および電極２４９の形成時に生じる半導体層１１０の露出を防ぐことができる。よって、電極２４４および電極２４９の形成時に半導体層１１０の薄膜化を防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
【０３３５】
図２７（Ａ２）に示すトランジスタ４１１は、絶縁層１１２上にバックゲート電極として機能できる電極２１３を有する点が、トランジスタ４１０と異なる。電極２１３は、電極２４３と同様の材料および方法で形成することができる。
【０３３６】
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、ＧＮＤ電位や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
【０３３７】
電極２４３および電極２１３は、どちらもゲート電極として機能することができる。よって、絶縁層１１１、絶縁層２０９、および絶縁層１１２は、ゲート絶縁層として機能することができる。
【０３３８】
なお、電極２４３または電極２１３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という場合がある。例えば、トランジスタ４１１において、電極２１３を「ゲート電極」と言う場合、電極２４３を「バックゲート電極」と言う場合がある。また、電極２１３を「ゲート電極」として用いる場合は、トランジスタ４１１をトップゲート型のトランジスタの一種と考えることができる。また、電極２４３および電極２１３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
【０３３９】
半導体層１１０を挟んで電極２４３および電極２１３を設けることで、更には、電極２４３および電極２１３を同電位とすることで、半導体層１１０においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ４１１のオン電流が大きくなる共に、電界効果移動度が高くなる。
【０３４０】
したがって、トランジスタ４１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０３４１】
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気に対する静電遮蔽機能）を有する。
【０３４２】
また、電極２４３および電極２１３は、それぞれが外部からの電界を遮蔽する機能を有するため、絶縁層１０９側もしくは電極２１３上方に生じる荷電粒子等の電荷が半導体層１１０のチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負の電荷を印加する−ＧＢＴ（Ｇａｔｅ  Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制することができる。なお、この効果は、電極２４３および電極２１３が、同電位、または異なる電位の場合において生じる。
【０３４３】
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（すなわち、経年変化）を、短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
【０３４４】
また、電極２４３および電極２１３を有し、且つ電極２４３および電極２１３を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタにおける電気特性のばらつきも同時に低減される。
【０３４５】
また、バックゲート電極を有するトランジスタは、ゲートに正の電荷を印加する＋ＧＢＴストレス試験前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジスタより小さい。
【０３４６】
また、バックゲート電極側から光が入射する場合に、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
【０３４７】
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。
【０３４８】
図２７（Ｂ１）に例示するトランジスタ４２０は、ボトムゲート型のトランジスタの１つであるチャネル保護型のトランジスタである。トランジスタ４２０は、トランジスタ４１０とほぼ同様の構造を有しているが、絶縁層２０９が半導体層１１０を覆っている点が異なる。また、半導体層１１０と重なる絶縁層２０９の一部を選択的に除去して形成した開口部において、半導体層１１０と電極２４４が電気的に接続している。また、半導体層１１０と重なる絶縁層２０９の一部を選択的に除去して形成した開口部において、半導体層１１０と電極２４９が電気的に接続している。絶縁層２０９の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
【０３４９】
図２７（Ｂ２）に示すトランジスタ４２１は、絶縁層１１２上にバックゲート電極として機能できる電極２１３を有する点が、トランジスタ４２０と異なる。
【０３５０】
絶縁層２０９を設けることで、電極２４４および電極２４９の形成時に生じる半導体層１１０の露出を防ぐことができる。よって、電極２４４および電極２４９の形成時に半導体層１１０の薄膜化を防ぐことができる。
【０３５１】
また、トランジスタ４２０およびトランジスタ４２１は、トランジスタ４１０およびトランジスタ４１１よりも、電極２４４と電極２４３の間の距離と、電極２４９と電極２４３の間の距離が長くなる。よって、電極２４４と電極２４３の間に生じる寄生容量を小さくすることができる。また、電極２４９と電極２４３の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
【０３５２】
〔トップゲート型トランジスタ〕
図２８（Ａ１）に例示するトランジスタ４３０は、トップゲート型のトランジスタの１つである。トランジスタ４３０は、絶縁層１０９の上に半導体層１１０を有し、半導体層１１０および絶縁層１０９上に、半導体層１１０の一部に接する電極２４４および半導体層１１０の一部に接する電極２４９を有し、半導体層１１０、電極２４４、および電極２４９上に絶縁層１１１を有し、絶縁層１１１上に電極２４３を有する。
【０３５３】
トランジスタ４３０は、電極２４３および電極２４４、並びに、電極２４３および電極２４９が重ならないため、電極２４３および電極２４４間に生じる寄生容量、並びに、電極２４３および電極２４９間に生じる寄生容量を小さくすることができる。また、電極２４３を形成した後に、電極２４３をマスクとして用いて不純物元素２５５を半導体層１１０に導入することで、半導体層１１０中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図２８（Ａ３）参照）。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
【０３５４】
なお、不純物元素２５５の導入は、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。
【０３５５】
不純物元素２５５としては、例えば、第１３族元素または第１５族元素のうち、少なくとも一種類の元素を用いることができる。また、半導体層１１０に酸化物半導体を用いる場合は、不純物元素２５５として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を用いることも可能である。
【０３５６】
図２８（Ａ２）に示すトランジスタ４３１は、電極２１３および絶縁層２１７を有する点がトランジスタ４３０と異なる。トランジスタ４３１は、絶縁層１０９の上に形成された電極２１３を有し、電極２１３上に形成された絶縁層２１７を有する。前述した通り、電極２１３は、バックゲート電極として機能することができる。よって、絶縁層２１７は、ゲート絶縁層として機能することができる。絶縁層２１７は、絶縁層２０５と同様の材料および方法により形成することができる。
【０３５７】
トランジスタ４１１と同様に、トランジスタ４３１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４３１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０３５８】
図２８（Ｂ１）に例示するトランジスタ４４０は、トップゲート型のトランジスタの１つである。トランジスタ４４０は、電極２４４および電極２４９を形成した後に半導体層１１０を形成する点が、トランジスタ４３０と異なる。また、図２８（Ｂ２）に例示するトランジスタ４４１は、電極２１３および絶縁層２１７を有する点が、トランジスタ４４０と異なる。トランジスタ４４０およびトランジスタ４４１において、半導体層１１０の一部は電極２４４上に形成され、半導体層１１０の他の一部は電極２４９上に形成される。
【０３５９】
トランジスタ４１１と同様に、トランジスタ４４１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４４１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０３６０】
トランジスタ４４０およびトランジスタ４４１も、電極２４３を形成した後に、電極２４３をマスクとして用いて不純物元素２５５を半導体層１１０に導入することで、半導体層１１０中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０３６１】
なお、本明細書等で開示された、金属膜、半導体膜、無機絶縁膜など様々な膜はスパッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を使っても良い。
【０３６２】
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
【０３６３】
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
【０３６４】
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
【０３６５】
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、およびジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
【０３６６】
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドあるいはハフニウムアミド、代表的にはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
【０３６７】
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
【０３６８】
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
【０３６９】
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを順次繰り返し導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
【０３７０】
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次繰り返し導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスで水をバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
【０３７１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３７２】
（実施の形態５）
本実施の形態では、撮像装置（イメージセンサ）の画像処理エンジンの構成例について、図２９を用いて説明する。
【０３７３】
撮像装置は撮像部４０００、アナログメモリ部４０１０、画像処理エンジン部４０２０、Ａ／Ｄ変換部４０３０より構成される。撮像部４０００は、マトリクス状に配置された複数の画素と、ドライバ回路４００１と、読み出し回路４００２と、を有する。各画素はフォトダイオードとトランジスタから構成される。アナログメモリ部４０１０は、複数のアナログメモリ４０１１を有する。ここで、各々のアナログメモリは、撮像部４０００における画素数以上のメモリセルを有する構成とする。すなわち、各々のアナログメモリは、撮像部４０００で取得した撮像データ４００５を１フレーム分格納できる。
【０３７４】
以下、撮像装置の動作について説明する。第１のステップとして、各画素で第１の撮像データ４００５を取得する。撮像は、各画素で順次露光し順次撮像データ４００５を読み出す、所謂ローリングシャッタ方式でも良く、各画素で一括露光し順次撮像データ４００５を読み出す、所謂グローバルシャッタ方式でも良い。
【０３７５】
ローリングシャッタ方式とすることで、ある行の画素の撮像データ４００５を読み出している際に、他の行の画素で露光を行うことができ、撮像のフレーム周波数を高めることが容易である。また、グローバルシャッタ方式とすることで、被写体が移動する場合においても、歪みが少ない撮像画像を取得することができる。
【０３７６】
第２のステップとして、各画素で取得した第１の撮像データ４００５を読み出し回路４００２を介して、第１のアナログメモリに格納する。ここで、通常の撮像装置と異なり、撮像データ４００５をアナログデータのまま第１のアナログメモリに格納する構成が有効である。すなわち、アナログ−ディジタル変換処理が不要なため、撮像のフレーム周波数を高めることが容易である。
【０３７７】
以降、第１のステップ、第２のステップをｎ回繰り返す。ただし、ｎ回目の繰り返しにおいては、各画素で取得した第ｎの撮像データ４００５を読み出し回路４００２を介して、第ｎのアナログメモリに格納する。
【０３７８】
第３のステップとして、画像処理エンジン部４０２０において、複数のアナログメモリに格納された第１の撮像データ４００５乃至第ｎの撮像データ４００５を用いて、所望の画像処理を行い、画像処理後撮像データ４０２５を取得する。
【０３７９】
第４のステップとして、画像処理後撮像データ４０２５をＡ／Ｄ変換部４０３０において、アナログ−ディジタル変換を行い、画像データ４０３５を取得する。
【０３８０】
上記画像処理の一つとして、複数の撮像データ４００５から、焦点ボケの無い画像処理後撮像データ４０２５を取得する。当該画像処理後撮像データ４０２５を取得するために、各撮像データ４００５の鮮鋭度を算出して、鮮鋭度が最も高い撮像データ４００５を画像処理後撮像データ４０２５として取得する構成が可能である。また、各撮像データ４００５から、鮮鋭度の高い領域を抽出し、これらをつなぎ合わせて、画像処理後撮像データ４０２５とする構成が可能である。
【０３８１】
また、上記画像処理の異なる一つとして、複数の撮像データ４００５から、明るさが最適な画像処理後データを取得する。当該画像処理後撮像データ４０２５を取得するために、各撮像データ４００５の最高明度を算出し、白浮きしている撮像データ４００５、すなわち、最高明度が飽和値に達している撮像データ４００５を除外した撮像データ４００５から画像処理後撮像データ４０２５を取得する構成が可能である。
【０３８２】
また、各撮像データ４００５の最低明度を算出し、黒つぶれしている撮像データ４００５、すなわち、最低明度が飽和値に達している撮像データ４００５を除外した撮像データ４００５から画像処理後撮像データ４０２５を取得する構成が可能である。
【０３８３】
なお、撮像用のフラッシュライトの点灯に合わせて、上記第１のステップおよび第２のステップを実行した場合、最適な光量が照射されたタイミングに対応した撮像データ４００５を取得することが可能である。
【０３８４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３８５】
（実施の形態６）
本実施の形態では、本発明の一態様に係る撮像装置を用いた電子機器の一例について説明する。
【０３８６】
本発明の一態様に係る撮像装置を用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、ナビゲーションシステム、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブレット型端末、パチンコ機などの大型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、燃料を用いたエンジンや、非水系二次電池からの電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。
【０３８７】
図４５（Ａ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４２との間の角度に従って切り替える構成としても良い。レンズ９４５の焦点となる位置には本発明の一態様の撮像装置を備えることができる。
【０３８８】
図４５（Ｂ）は携帯電話であり、筐体９５１に、表示部９５２、マイク９５７、スピーカー９５４、カメラ９５９、入出力端子９５６、操作用のボタン９５５等を有する。カメラ９５９には本発明の一態様の撮像装置を用いることができる。
【０３８９】
図４５（Ｃ）はデジタルカメラであり、筐体９２１、シャッターボタン９２２、マイク９２３、発光部９２７、レンズ９２５等を有する。レンズ９２５の焦点となる位置には本発明の一態様の撮像装置を備えることができる。
【０３９０】
図４５（Ｄ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイク９０５、スピーカー９０６、操作キー９０７、スタイラス９０８、カメラ９０９等を有する。なお、図４５（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。カメラ９０９には本発明の一態様の撮像装置を用いることができる。
【０３９１】
図４５（Ｅ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９３３、カメラ９３９等を有する。表示部９３２はタッチパネルとなっていてもよい。カメラ９３９には本発明の一態様の撮像装置を用いることができる。
【０３９２】
図４５（Ｆ）は携帯データ端末であり、第１筐体９１１、表示部９１２、カメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。カメラ９１９には本発明の一態様の撮像装置を用いることができる。
【０３９３】
なお、本発明の一態様の撮像装置を具備していれば、上記で示した電子機器に特に限定されないことは言うまでもない。
【０３９４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３９５】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、および／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
【０３９６】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
【０３９７】
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、および／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
【０３９８】
なお、明細書の中の図面や文章において規定されていない内容について、その内容を除くことを規定した発明の一態様を構成することが出来る。または、ある値について、上限値と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで、または、その範囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定することができる。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に入らないことを規定することができる。
【０３９９】
具体例としては、ある回路において、第１乃至第５のトランジスタを用いている回路図が記載されているとする。その場合、その回路が、第６のトランジスタを有していないことを発明として規定することが可能である。または、その回路が、容量素子を有していないことを規定することが可能である。さらに、その回路が、ある特定の接続構造をとっているような第６のトランジスタを有していない、と規定して発明を構成することができる。または、その回路が、ある特定の接続構造をとっている容量素子を有していない、と規定して発明を構成することができる。例えば、ゲートが第３のトランジスタのゲートと接続されている第６のトランジスタを有していない、と発明を規定することが可能である。または、例えば、第１の電極が第３のトランジスタのゲートと接続されている容量素子を有していない、と発明を規定することが可能である。
【０４００】
別の具体例としては、ある値について、例えば、「ある電圧が、３Ｖ以上１０Ｖ以下であることが好適である」と記載されているとする。その場合、例えば、ある電圧が、−２Ｖ以上１Ｖ以下である場合を除く、と発明の一態様を規定することが可能である。または、例えば、ある電圧が、１３Ｖ以上である場合を除く、と発明の一態様を規定することが可能である。なお、例えば、その電圧が、５Ｖ以上８Ｖ以下であると発明を規定することも可能である。なお、例えば、その電圧が、概略９Ｖであると発明を規定することも可能である。なお、例えば、その電圧が、３Ｖ以上１０Ｖ以下であるが、９Ｖである場合を除くと発明を規定することも可能である。なお、ある値について、「このような範囲であることが好ましい」、「これらを満たすことが好適である」となどと記載されていたとしても、ある値は、それらの記載に限定されない。つまり、「好ましい」、「好適である」などと記載されていたとしても、必ずしも、それらの記載には、限定されない。
【０４０１】
別の具体例としては、ある値について、例えば、「ある電圧が、１０Ｖであることが好適である」と記載されているとする。その場合、例えば、ある電圧が、−２Ｖ以上１Ｖ以下である場合を除く、と発明の一態様を規定することが可能である。または、例えば、ある電圧が、１３Ｖ以上である場合を除く、と発明の一態様を規定することが可能である。
【０４０２】
別の具体例としては、ある物質の性質について、例えば、「ある膜は、絶縁膜である」と記載されているとする。その場合、例えば、その絶縁膜が、有機絶縁膜である場合を除く、と発明の一態様を規定することが可能である。または、例えば、その絶縁膜が、無機絶縁膜である場合を除く、と発明の一態様を規定することが可能である。または、例えば、その膜が、導電膜である場合を除く、と発明の一態様を規定することが可能である。または、例えば、その膜が、半導体膜である場合を除く、と発明の一態様を規定することが可能である。
【０４０３】
別の具体例としては、ある積層構造について、例えば、「Ａ膜とＢ膜との間に、ある膜が設けられている」と記載されているとする。その場合、例えば、その膜が、４層以上の積層膜である場合を除く、と発明を規定することが可能である。または、例えば、Ａ膜とその膜との間に、導電膜が設けられている場合を除く、と発明を規定することが可能である。
【０４０４】
なお、本明細書等において記載されている発明の一態様は、さまざまな人が実施することが出来る。しかしながら、その実施は、複数の人にまたがって実施される場合がある。例えば、送受信システムの場合において、Ａ社が送信機を製造および販売し、Ｂ社が受信機を製造および販売する場合がある。別の例としては、トランジスタおよび発光素子を有する発光装置の場合において、トランジスタが形成された半導体装置は、Ａ社が製造および販売する。そして、Ｂ社がその半導体装置を購入して、その半導体装置に発光素子を成膜して、発光装置として完成させる、という場合がある。
【０４０５】
このような場合、Ａ社またはＢ社のいずれに対しても、特許侵害を主張できるような発明の一態様を、構成することが出来る。つまり、Ａ社のみが実施するような発明の一態様を構成することが可能であり、別の発明の一態様として、Ｂ社のみが実施するような発明の一態様を構成することが可能である。また、Ａ社またはＢ社に対して、特許侵害を主張できるような発明の一態様は、明確であり、本明細書等に記載されていると判断する事が出来る。例えば、送受信システムの場合において、送信機のみの場合の記載や、受信機のみの場合の記載が本明細書等になかったとしても、送信機のみで発明の一態様を構成することができ、受信機のみで別の発明の一態様を構成することができ、それらの発明の一態様は、明確であり、本明細書等に記載されていると判断することが出来る。別の例としては、トランジスタおよび発光素子を有する発光装置の場合において、トランジスタが形成された半導体装置のみの場合の記載や、発光素子を有する発光装置のみの場合の記載が本明細書等になかったとしても、トランジスタが形成された半導体装置のみで発明の一態様を構成することができ、発光素子を有する発光装置のみで発明の一態様を構成することができ、それらの発明の一態様は、明確であり、本明細書等に記載されていると判断することが出来る。
【０４０６】
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であると言える。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先が複数のケース考えられる場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
【０４０７】
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であると言える。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【０４０８】
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そして、その発明の一態様は明確であると言える。そのため、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、装置、動作方法、製造方法などが単数もしくは複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、Ｎ個（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の要素を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、「Ａは、Ｂ、Ｃ、Ｄ、Ｅ、または、Ｆを有する」と記載されている文章から、一部の要素を任意に抜き出して、「Ａは、ＢとＥとを有する」、「Ａは、ＥとＦとを有する」、「Ａは、ＣとＥとＦとを有する」、または、「Ａは、ＢとＣとＤとＥとを有する」などの発明の一態様を構成することは可能である。
【０４０９】
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は、明確であると言える。
【０４１０】
なお、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は明確であると言える。
【符号の説明】
【０４１１】
１００    撮像装置
１０１    基板
１０２    絶縁層
１０３    絶縁層
１０４    絶縁層
１０５    絶縁層
１０６    コンタクトプラグ
１０７    絶縁層
１０８    絶縁層
１０９    絶縁層
１１０    半導体層
１１１    絶縁層
１１２    絶縁層
１１３    絶縁層
１１４    コンタクトプラグ
１１５    絶縁層
１１６    絶縁層
１２０    画素アレイ
２０５    絶縁層
２０９    絶縁層
２１０    画素
２１１    回路
２１２    回路
２１３    電極
２１７    絶縁層
２２０    受光素子
２２１    ｐ型半導体層
２２２    開口
２２３    電極
２２４    ｉ型半導体層
２２５    ｎ型半導体層
２２６    開口
２２７    電極
２３０    画素回路
２３１    トランジスタ
２３２    半導体層
２３３    電極
２３４    電極
２３５    電極
２３６    トランジスタ
２３７    半導体層
２３８    電極
２３９    電極
２４１    トランジスタ
２４３    電極
２４４    電極
２４５    電極
２４６    トランジスタ
２４７    半導体層
２４８    電極
２４９    電極
２５１    開口
２５２    開口
２５３    開口
２５４    ノード
２５５    不純物元素
２５６    ノード
２５７    容量素子
２６０    光
２６１    配線
２６２    配線
２６３    配線
２６４    配線
２６５    配線
２６６    配線
２６７    配線
２７０    回路
２８０    回路
２８１    トランジスタ
２８２    トランジスタ
２８３    ｉ型半導体層
２８４    低濃度不純物領域
２８５    ｐ型半導体層
２８６    絶縁層
２８７    電極
２８８    側壁
３０１    トランジスタ
３０２    トランジスタ
３０３    トランジスタ
３０５    配線
３１１    配線
３１２    配線
３１３    配線
３１４    配線
３１５    配線
３２０    フォトダイオード
３８２    Ｅｃ
３８６    Ｅｃ
３９０    トラップ準位
４１０    トランジスタ
４１１    トランジスタ
４２０    トランジスタ
４２１    トランジスタ
４３０    トランジスタ
４３１    トランジスタ
４４０    トランジスタ
４４１    トランジスタ
５０１    信号
５０２    信号
５０３    信号
５０４    信号
５０５    信号
５０６    信号
５０７    信号
５０８    信号
５０９    信号
５１０    期間
５１１    期間
５２０    期間
５３１    期間
６００    レンズ
６０２    フィルター
６０４    配線層
６１０    期間
６１１    期間
６１２    期間
６２０    期間
６２１    期間
６２２    期間
６２３    期間
６３１    期間
９０１    筐体
９０２    筐体
９０３    表示部
９０４    表示部
９０５    マイク
９０６    スピーカー
９０７    操作キー
９０８    スタイラス
９０９    カメラ
９１１    筐体
９１２    表示部
９１９    カメラ
９２１    筐体
９２２    シャッターボタン
９２３    マイク
９２５    レンズ
９２７    発光部
９３１    筐体
９３２    表示部
９３３    リストバンド
９３９    カメラ
９４１    筐体
９４２    筐体
９４３    表示部
９４４    操作キー
９４５    レンズ
９４６    接続部
９５１    筐体
９５２    表示部
９５４    スピーカー
９５５    ボタン
９５６    入出力端子
９５７    マイク
９５９    カメラ
１０００    回路
１００２    フォトダイオード
１００４    転送トランジスタ
１００６    リセットトランジスタ
１００７    選択トランジスタ
１００８    増幅トランジスタ
１０１０    信号電荷蓄積部
１１００    配線
１１１０    配線
１１２０    配線
１２１０    信号電荷蓄積部
１２１２    フォトダイオード
１２１４    転送トランジスタ
１２１６    リセットトランジスタ
１２１８    増幅トランジスタ
１２２０    配線
１２３０    配線
１２４０    リセット線
１２５０    転送スイッチ線
１３１０    信号電荷蓄積部
１３１２    フォトダイオード
１３１４    転送トランジスタ
１３１６    リセットトランジスタ
１３１８    増幅トランジスタ
１３３０    配線
１３４０    リセット線
１３５０    転送スイッチ線
１４０６    リセットトランジスタ
１４０８    増幅トランジスタ
１４１０    信号電荷蓄積部
１４１２    フォトダイオード
１４１４    転送トランジスタ
１４２２    フォトダイオード
１４２４    転送トランジスタ
１４３０    配線
１４３２    フォトダイオード
１４３４    転送トランジスタ
１４４２    フォトダイオード
１４４４    転送トランジスタ
１４５１    転送スイッチ線
１４５２    転送スイッチ線
１４５３    転送スイッチ線
１４５４    転送スイッチ線
１４６１    リセット線
１４６２    リセット線
１４７０    配線
１５０６    リセットトランジスタ
１５０８    増幅トランジスタ
１５１０    信号電荷蓄積部
１５１２    フォトダイオード
１５１４    転送トランジスタ
１５２２    フォトダイオード
１５２４    転送トランジスタ
１５３２    フォトダイオード
１５３４    転送トランジスタ
１５４２    フォトダイオード
１５４４    転送トランジスタ
１５５１    転送スイッチ線
１５５２    転送スイッチ線
１５５３    転送スイッチ線
１５５４    転送スイッチ線
１５６１    リセット線
１５６２    リセット線
１５７０    配線
１５８０    配線
１６１０    信号電荷蓄積部
１６１２    フォトダイオード
１６１４    転送トランジスタ
１６１６    リセットトランジスタ
１６１８    増幅トランジスタ
１６２０    信号電荷蓄積部
１６２２    フォトダイオード
１６２４    転送トランジスタ
１６２６    リセットトランジスタ
１６２８    増幅トランジスタ
１６３０    信号電荷蓄積部
１６３２    フォトダイオード
１６３４    転送トランジスタ
１６３６    リセットトランジスタ
１６３８    増幅トランジスタ
１６４２    フォトダイオード
１６４４    転送トランジスタ
１６５２    フォトダイオード
１６５４    転送トランジスタ
１６６２    フォトダイオード
１６６４    転送トランジスタ
１６６５    リセット線
１６６６    リセット線
１６６７    リセット線
１６７２    フォトダイオード
１６７４    転送トランジスタ
１６７５    配線
１６７６    配線
１６８４    転送トランジスタ
１６９２    フォトダイオード
１６９４    転送トランジスタ
１７０２    フォトダイオード
１７０４    転送トランジスタ
１７５１    転送スイッチ線
１７５２    転送スイッチ線
１７５３    転送スイッチ線
１７５４    転送スイッチ線
１７５５    転送スイッチ線
１７５６    転送スイッチ線
２０００    画素
２０２０    リセット端子駆動回路
２０４０    転送端子駆動回路
２０６０    配線駆動回路
２１００    画素アレイ
２１２０    配線
２２００    シフトレジスタ
２２１０    シフトレジスタ
２２２０    シフトレジスタ
２３００    バッファ回路
２３１０    バッファ回路
２３２０    バッファ回路
２４００    アナログスイッチ
２５００    映像出力線
３１００    ペレット
３１０１    イオン
３１２０    基板
３１３０    ターゲット
４０００    撮像部
４００１    ドライバ回路
４００２    回路
４００５    撮像データ
４０１０    アナログメモリ部
４０１１    アナログメモリ
４０２０    画像処理エンジン部
４０２５    画像処理後撮像データ
４０３０    Ａ／Ｄ変換部
４０３５    画像データ
５１００    ペレット
５１２０    基板
５１６１    領域
１０００ａ    回路
１１０ａ    半導体層
１１０ｂ    半導体層
１１０ｃ    半導体層
２４３ａ    電極
２４３ｂ    電極
３１００ａ    ペレット
３１００ｂ    ペレット
３８３ａ    Ｅｃ
３８３ｂ    Ｅｃ
３８３ｃ    Ｅｃ
６０２ａ    フィルター
６０２ｂ    フィルター
６０２ｃ    フィルター
【図１】
2015188077.tif 000008
【図２】
2015188077.tif 000009
【図３】
2015188077.tif 000010
【図４】
2015188077.tif 000011
【図５】
2015188077.tif 000012
【図６】
2015188077.tif 000013
【図７】
2015188077.tif 000014
【図８】
2015188077.tif 000015
【図９】
2015188077.tif 000016
【図１０】
2015188077.tif 000017
【図１１】
2015188077.tif 000018
【図１２】
2015188077.tif 000019
【図１３】
2015188077.tif 000020
【図１４】
2015188077.tif 000021
【図１５】
2015188077.tif 000022
【図１６】
2015188077.tif 000023
【図１７】
2015188077.tif 000024
【図１８】
2015188077.tif 000025
【図１９】
2015188077.tif 000026
【図２０】
2015188077.tif 000027
【図２１】
2015188077.tif 000028
【図２２】
2015188077.tif 000029
【図２３】
2015188077.tif 000030
【図２４】
2015188077.tif 000031
【図２５】
2015188077.tif 000032
【図２６】
2015188077.tif 000033
【図２７】
2015188077.tif 000034
【図２８】
2015188077.tif 000035
【図２９】
2015188077.tif 000036
【図３４】
2015188077.tif 000037
【図３５】
2015188077.tif 000038
【図３６】
2015188077.tif 000039
【図３７】
2015188077.tif 000040
【図３８】
2015188077.tif 000041
【図３９】
2015188077.tif 000042
【図４５】
2015188077.tif 000043
【図３０】
2015188077.tif 000044
【図３１】
2015188077.tif 000045
【図３２】
2015188077.tif 000046
【図３３】
2015188077.tif 000047
【図４０】
2015188077.tif 000048
【図４１】
2015188077.tif 000049
【図４２】
2015188077.tif 000050
【図４３】
2015188077.tif 000051
【図４４】
2015188077.tif 000052