(57)【要約】【課題】多相のマルチレベル電力変換装置において、使用する素子の数を減少させ、装置におけるコストの低減，小型化を図る。【解決手段】Ｎ個（Ｎ≧１）直列接続された各相共通の直流電圧源ＤＣＣ１〜ＤＣＣＮと、各直流電圧源ＤＣＣ１〜ＤＣＣＮの負極端に一端が接続された各相共通の第１フライングキャパシタＦＣ１，ＦＣ３，…，ＦＣ２Ｎ−１と、各直流電圧源ＤＣＣ１〜ＤＣＣＮの正極端に一端が接続された各相共通の第２フライングキャパシタＦＣ２，ＦＣ４，…，ＦＣ２Ｎと、第１フライングキャパシタＦＣ１，ＦＣ３，…，ＦＣ２Ｎ−１の正極端，負極端，第２フライングキャパシタＦＣ２，ＦＣ４，…，ＦＣ２Ｎの正極端，負極端を入力端子とする相モジュールと、を備える。相モジュールには、出力段の２つのスイッチング素子Ｓｕ７，Ｓｕ８に対してキャパシタＦＣ１ｕを並列に接続する。【選択図】図２
2015047056.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧源、フライングキャパシタ、およびキャパシタの電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置であって、
Ｎ個（Ｎ≧１）直列接続された各相共通の直流電圧源と、
各直流電圧源の負極端に一端が接続された各相共通の第１フライングキャパシタと、
各直流電圧源の正極端に一端が接続された各相共通の第２フライングキャパシタと、
第１フライングキャパシタの正極端，負極端，第２フライングキャパシタの正極端，負極端を入力端子とし、
各入力端子にスイッチング素子の一端を接続し、隣り合う２つのスイッチング素子の他端同士を接続し、他端同士を接続したスイッチング素子の共通接続点にスイッチング素子の一端を接続し、これをスイッチング素子が２つになる最終段まで繰り返し、最終段の２つのスイッチング素子の他端間に２つの出力段のスイッチング素子を直列接続し、出力段の２つのスイッチング素子に対してキャパシタを並列に接続し、出力段のスイッチング素子の共通接続点を出力端子とし、
各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタの電圧を加算，減算した電位を出力端子から出力するＭ相（Ｍ≧２）の相モジュールと、
を備えたことを特徴とするマルチレベル電力変換装置。
【請求項２】
直流電圧源、フライングキャパシタおよびキャパシタの電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置であって、
Ｎ個（Ｎ≧２）の直列接続された各相共通の直流電圧源と、
第ｎ直流電圧源（ｎ：奇数）と第ｎ＋１直流電圧源（ｎ＋１：偶数）の共通接続点に正極端が接続された第１フライングキャパシタと、
各ｎ直流電圧源と第ｎ＋１直流電圧源の共通接続点に負極端が接続された第２フライングキャパシタと、
第ｎ直流電圧源の負極端，第１フライングキャパシタの負極端，第ｎ＋１直流電圧源の正極端，第２フライングキャパシタの正極端を入力端子とし、
各入力端子にスイッチング素子の一端を接続し、隣り合う２つのスイッチング素子の他端同士を接続し、他端同士を接続したスイッチング素子の共通接続点にスイッチング素子の一端を接続し、これをスイッチング素子が２つになる最終段まで繰り返し、最終段の２つのスイッチング素子の他端間に２つの出力段のスイッチング素子を直列接続し、出力段の２つのスイッチング素子に対してキャパシタを並列に接続し、出力段のスイッチング素子の共通接続点を出力端子とし、
各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタの電圧を加算，減算した電位を出力端子から出力するＭ相（Ｍ≧２）の相モジュールと、
を備えたことを特徴とするマルチレベル電力変換装置。
【請求項３】
直流電圧源、フライングキャパシタおよびキャパシタの電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置であって、
２個直列接続された各相共通の直流電圧源と、
第１直流電圧源の負極端に、負極端が順次直列接続された各相共通のＮ個の第１〜第Ｎフライングキャパシタと、
第１直流電圧源と第２直流電圧源の共通接続点に正極端が順次直列接続された各相共通のＮ個の第２Ｎ〜第Ｎ＋１フライングキャパシタと、
第１直流電圧源と第２直流電圧源の共通接続点に負極端が順次直列接続された各相共通のＮ個の第２Ｎ＋１〜第３Ｎフライングキャパシタと、
第２直流電圧源の正極端に、正極端が順次直列接続された各相共通のＮ個の第４Ｎ〜第３Ｎ＋１フライングキャパシタと、
第１フライングキャパシタの正極端，負極端，第２〜第Ｎフライングキャパシタの正極端，第Ｎ＋１〜第２Ｎフライングキャパシタの負極端，第２Ｎ＋１〜第３Ｎフライングキャパシタの正極端，第３Ｎ＋１〜第４Ｎ−１フライングキャパシタの負極端，第４Ｎフライングキャパシタの正極端，負極端を入力端子とし、
各入力端子にスイッチング素子の一端を接続し、隣り合う２つのスイッチング素子の他端同士を接続し、他端同士を接続したスイッチング素子の共通接続点にスイッチング素子の一端を接続し、これをスイッチング素子が２つになる最終段まで繰り返し、最終段の２つのスイッチング素子の他端間に２つの出力段のスイッチング素子を直列接続し、出力段の２つのスイッチング素子に対してキャパシタを並列に接続し、出力段のスイッチング素子の共通接続点を出力端子とし、
各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタの電圧を加算，減算した電位を出力端子から出力するＭ相（Ｍ≧２）の相モジュールと、
を備えたことを特徴とするマルチレベル電力変換装置。
【請求項４】
直流電圧源、フライングキャパシタおよびキャパシタの電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置であって、
２個直列接続された各相共通の直流電圧源と、
第１直流電圧源の負極側に、負極端が順次直列接続された各相共通のＮ個の第１〜第Ｎフライングキャパシタと、
第２直流電圧源の正極側に、正極端が順次直列接続された各相共通のＮ個の第Ｎ＋１〜第２Ｎフライングキャパシタと、
第１フライングキャパシタの正，負極端，第２〜第Ｎフライングキャパシタの正極端，第Ｎ＋１〜第２Ｎ−１フライングキャパシタの負極端，第２Ｎフライングキャパシタの正，負極端を入力端子とし、
各入力端子にスイッチング素子の一端を接続し、隣り合う２つのスイッチング素子の他端同士を接続し、他端同士を接続したスイッチング素子の共通接続点にスイッチング素子の一端を接続し、これをスイッチング素子が２つになる最終段まで繰り返し、最終段の２つのスイッチング素子の他端間に２つの出力段のスイッチング素子を直列接続し、出力段の２つのスイッチング素子に対してキャパシタを並列に接続し、出力段のスイッチング素子の共通接続点を出力端子とし、
各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタの電圧を加算，減算した電位を出力端子から出力するＭ相（Ｍ≧２）の相モジュールと、
を備えたことを特徴とするマルチレベル電力変換装置。
【請求項５】
第１直流電圧源と第２直流電圧源を１つの直流電圧源に統合したことを特徴とする請求項４に記載のマルチレベル電力変換装置。
【請求項６】
直流電圧源およびキャパシタの電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置であって、
２Ｎ＋２個（Ｎ≧１）直列接続された各相共通の直流電圧源と、
第１，第２Ｎ＋２直流電圧源の正極端，負極端，第２〜第Ｎ直流電圧源の正極端，第Ｎ＋３〜第２Ｎ＋１直流電圧源の負極端を入力端子とし、
各入力端子にスイッチング素子の一端を接続し、隣り合う２つのスイッチング素子の他端同士を接続し、他端同士を接続したスイッチング素子の共通接続点にスイッチング素子の一端を接続し、これをスイッチング素子が２つになる最終段まで繰り返し、最終段の２つのスイッチング素子の他端間に２つの出力段のスイッチング素子を直列接続し、出力段の２つのスイッチング素子に対してキャパシタを並列に接続し、出力段のスイッチング素子の共通接続点を出力端子とし、
各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタの電圧を加算，減算した電位を出力端子から出力するＭ相（Ｍ≧２）の相モジュールと、
を備えたことを特徴とするマルチレベル電力変換装置。
【請求項７】
第Ｎ＋１直流電圧源と第Ｎ＋２直流電圧源を１つの直流電圧源に統合したことを特徴とする請求項６に記載のマルチレベル電力変換装置。
【請求項８】
直流電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置であって、
Ｎ個（Ｎ≧２）直列接続された各相共通の直流電圧源と、
各直流電圧源の正極端に一端が接続された第１半導体素子と、各直流電圧源の負極端に一端が接続された第２半導体素子と、第１半導体素子の他端と、第２半導体素子の他端との間に接続されたフライングキャパシタと、第１半導体素子とフライングキャパシタの共通接続点と第２半導体素子とフライングキャパシタの共通接続点との間に直列接続された第３，第４半導体素子と、を有する各相共通の基本セルと、
第１半導体素子の一端と第２半導体素子の一端とのうち少なくとも一方と、第３，第４半導体素子の共通接続点と、を入力端子とし、各入力端子と出力端子間にスイッチング素子を有し、各スイッチング素子を選択的にＯＮ，ＯＦＦ制御するＭ相（Ｍ≧３）の相モジュールと、
を備えたことを特徴とするマルチレベル電力変換装置。
【請求項９】
前記相モジュールは、
各入力端子にスイッチング素子の一端を接続し、隣り合う２つのスイッチング素子の他端同士を接続し、他端同士を接続したスイッチング素子の共通接続点にスイッチング素子の一端を接続し、これをスイッチング素子が２つになる最終段まで繰り返し、最終段の２つのスイッチング素子の他端間に２つの出力段のスイッチング素子を直列接続し、出力段の２つのスイッチング素子に対してキャパシタを並列に接続し、出力段のスイッチング素子の共通接続点を出力端子とし、
各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタの電圧を加算，減算した電位を出力端子から出力することを特徴とする請求項８記載のマルチレベル電力変換装置。
【請求項１０】
前記相モジュールは、
第１半導体素子の一端と第２半導体素子の一端とのうち一方に第１スイッチング素子の一端を接続し、第３，第４半導体素子の共通接続点に第２スイッチング素子の一端を接続し、第１，第２スイッチング素子の他端同士を接続し、第１，第２スイッチング素子の共通接続点に第３スイッチング素子の一端を接続し、
第３スイッチング素子の他端に、第４スイッチング素子と第５スイッチング素子とを直列接続した直列回路の一端を接続し、
第１半導体素子の一端と第２半導体素子の一端のうち他方の共通接続点に、第１ダイオードのカソードと第２ダイオードのアノードを接続し、第１ダイオードと第２ダイオードに対して並列に第４スイッチング素子と第５スイッチング素子とを直列接続した直列回路を接続し、
第４，第５スイッチング素子の共通接続点を出力端子とし、または、第４，第５スイッチング素子が複数ある場合は、第４，第５スイッチング素子の共通接続点にスイッチング素子の一端を接続し、隣り合う２つのスイッチング素子の他端同士を接続し、他端同士を接続したスイッチング素子の共通接続点にスイッチング素子を接続し、これをスイッチング素子が２つになる出力段まで繰り返し、出力段の２つのスイッチング素子の共通接続点を出力端子とし、
各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位を出力端子から出力することを特徴とする請求項８記載のマルチレベル電力変換装置。
【請求項１１】
前記相モジュールは、
第１半導体素子の一端と第２半導体素子の一端とのうち一方に第１スイッチング素子の一端を接続し、第３，第４半導体素子の共通接続点に第２スイッチング素子の一端を接続し、第１，第２スイッチング素子の他端同士を接続し、第１，第２スイッチング素子の共通接続点に第３スイッチング素子の一端を接続し、
第１半導体素子の一端と第２半導体素子の一端のうち他方の共通接続点に、双方向スイッチの一端を接続し、双方向スイッチの他端に第３スイッチング素子の他端を接続し、
第３スイッチング素子と、双方向スイッチの共通接続点を出力端子とし、
各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位を出力端子から出力することを特徴とする請求項８記載のマルチレベル電力変換装置。
【請求項１２】
最終段以外の隣り合う２つのスイッチング素子の他端間に２つのスイッチング素子を直列接続し、その直列接続された２つのスイッチング素子にキャパシタを並列接続し、直列接続された２つのスイッチング素子の共通接続点に次段のスイッチング素子の一端を接続し、各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位に、出力段のスイッチング素子に並列接続されたキャパシタや、最終段以外の隣り合うスイッチング素子間に直列接続されたスイッチング素子に並列接続されたキャパシタの電圧を加算，減算した電位を出力端子から出力することを特徴とする請求項１〜７，９のうち何れかに記載のマルチレベル電力変換装置。
【請求項１３】
各直流電圧源を直列数２以上に分割したことを特徴とする請求項１〜１２のうち何れかに記載のマルチレベル電力変換装置。
【請求項１４】
スイッチング素子および半導体素子の一部または全てを直列数２以上に分割したことを特徴とする請求項１〜１３のうち何れかに記載のマルチレベル電力変換装置。
【請求項１５】
スイッチング素子および半導体素子の一部または全てを並列数２以上に分割したことを特徴とする請求項１〜１４のうち何れかに記載のマルチレベル電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多相のマルチレベル電力変換装置に係り、特に、各相においてフライングキャパシタを共通に用いたマルチレベル電力変換装置に関する。
【背景技術】
【０００２】
図２９は、特許文献１におけるマルチレベル電力変換装置を示す回路構成図である。相電圧基準点を端子０とし、直流電圧源ＤＣＣ１，ＤＣＣ２を２Ｅ，フライングキャパシタＦＣ１，ＦＣ２をＥに制御することにより、出力端子Ｕ，Ｖ，Ｗから２Ｅ，Ｅ，０，−Ｅ，−２Ｅの５レベルの相電圧を出力できる。
【０００３】
なお、図２９において、各スイッチング素子Ｓｕ１〜Ｓｕ８，Ｓｖ１〜Ｓｖ８，Ｓｗ１〜Ｓｗ８と各ダイオード素子Ｓｕ９〜Ｓｕ１２，Ｓｖ９〜Ｓｖ１２，Ｓｗ９〜Ｓｗ１２の定常時の最大印加電圧はＥである。この最大印加電圧を全スイッチング素子とダイオード素子で等しくするために、Ｓｕ６ｂとＳｕ８は２直列で構成している。スイッチング素子Ｓｕ７とＳｕ５ｂ，Ｓｖ６ｂとＳｖ８，Ｓｖ７とＳｖ５ｂ，Ｓｗ６ｂとＳｗ８，Ｓｗ７とＳｗ５ｂ，Ｓｕ９とＳｕ１０，Ｓｕ１１とＳｕ１２，Ｓｖ９とＳｖ１０，Ｓｖ１１とＳｖ１２，Ｓｗ９とＳｗ１０，Ｓｗ１１とＳｗ１２についても同様である。
【０００４】
また、図３０に示すようなマルチレベル電力変換装置が提案されている。図２９，図３０に示す回路は使用する直流電圧源ＤＣＣ１，ＤＣＣ２，フライングキャパシタＦＣ１，ＦＣ２を３相共通にすることで使用するキャパシタの数を削減し、装置の小型化を図っている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特願２０１３−１３２２６１号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図２９の回路は、５レベルの相電圧を出力でき、１相あたり１０個のスイッチング素子と４個のダイオード素子から構成される。図２９を三相ＤＣ／ＡＣ変換器で考えると、使用するスイッチング素子数が３０個、ダイオード素子数が１２個で、合計数は４２個となる。このように、従来のマルチレベル電力変換装置は、使用する素子の数が多く、装置が高コスト，大型化してしまっていた。
【０００７】
図３０に示すマルチレベル電力変換装置は、出力する相電圧レベルに関係なく、共通のフライングキャパシタの充放電パターンを任意に選ぶことが可能である。しかし、直流電圧源ＤＣＣ１，ＤＣＣ２，フライングキャパシタＦＣ１，ＦＣ２以外を各相で独立して使用しているためスイッチング素子の数が多く、装置が高コスト，大型化してしまっていた。たとえば、図３０に示す３相の５レベル電力変換装置では、３相あたり４８個もスイッチング素子が必要となる。
【０００８】
また、図３１に示すように、Ｍ相共通のスイッチング素子Ｓ１，Ｓ２を設けることにより、使用するスイッチング素子の総数を削減することができるが、各相共通のフライングキャパシタＦＣ１，ＦＣ２の充放電パターンを任意に選ぶことができないという欠点があった。
【０００９】
図３２に出力相電圧レベルＥ，−Ｅのスイッチングパターンを示す。また、図３３にフライングキャパシタＦＣ２に、任意に選ぶことのできない充放電パターン例を示す。また、図中の○は導通しているスイッチング素子を表す。
【００１０】
図３２に示すように、出力相電圧レベルＥ，−Ｅにはそれぞれ２パターンずつの出力方法があり、ＥのパターンではフライングキャパシタＦＣ２の充電、放電、−ＥのパターンではフライングキャパシタＦＣ１の充電、放電を行うことが可能である。
【００１１】
しかし、図３３に示すようにＵ相がＥ，Ｖ相が０，Ｗ相が−Ｅの時に、図３２の（ｂ），（ｄ）のパターンを同時に使用すると、スイッチング素子Ｓｕ４，Ｓｕ１４，Ｓ１が同時に導通してしまうため、直流電圧源ＤＣＣ２とフライングキャパシタＦＣ２が短絡を起こしてしまう。
【００１２】
したがって、直流電圧源ＤＣＣ２とフライングキャパシタＦＣ２の短絡を回避してＥを出力するためには、図３２の（ｂ）の出力パターンは適用できずに図３２の（ａ）の出力パターンに制限されてしまうことがわかる。このように充放電のパターンが制限されてしまうと、フライングキャパシタＦＣ１とＦＣ２の充放電が任意に切り換えることができなくなり、制御方式が複雑になるという問題が発生する。
【００１３】
以上示したようなことから、多相のマルチレベル電力変換装置において、使用する素子の数を減少させ、装置におけるコストの低減，小型化を図ることが課題となる。
【課題を解決するための手段】
【００１４】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、直流電圧源、フライングキャパシタ、およびキャパシタの電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置であって、Ｎ個（Ｎ≧２）直列接続された各相共通の直流電圧源と、各直流電圧源の負極端に一端が接続された各相共通の第１フライングキャパシタと、各直流電圧源の正極端に一端が接続された各相共通の第２フライングキャパシタと、第１フライングキャパシタの正極端，負極端，第２フライングキャパシタの正極端，負極端を入力端子とし、各入力端子にスイッチング素子の一端を接続し、隣り合う２つのスイッチング素子の他端同士を接続し、他端同士を接続したスイッチング素子の共通接続点にスイッチング素子の一端を接続し、これをスイッチング素子が２つになる最終段まで繰り返し、最終段の２つのスイッチング素子の他端間に２つの出力段のスイッチング素子を直列接続し、出力段の２つのスイッチング素子に対してキャパシタを並列に接続し、出力段のスイッチング素子の共通接続点を出力端子とし、各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタの電圧を加算，減算した電位を出力端子から出力するＭ相（Ｍ≧２）の相モジュールと、を備えたことを特徴とする。
【００１５】
また、別の態様として、直流電圧源、フライングキャパシタおよびキャパシタの電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置であって、Ｎ個（Ｎ≧２）の直列接続された各相共通の直流電圧源と、第ｎ直流電圧源（ｎ：奇数）と第ｎ＋１直流電圧源（ｎ＋１：偶数）の共通接続点に正極端が接続された第１フライングキャパシタと、各ｎ直流電圧源と第ｎ＋１直流電圧源の共通接続点に負極端が接続された第２フライングキャパシタと、第ｎ直流電圧源の負極端，第１フライングキャパシタの負極端，第ｎ＋１直流電圧源の正極端，第２フライングキャパシタの正極端を入力端子とし、各入力端子にスイッチング素子の一端を接続し、隣り合う２つのスイッチング素子の他端同士を接続し、他端同士を接続したスイッチング素子の共通接続点にスイッチング素子の一端を接続し、これをスイッチング素子が２つになる最終段まで繰り返し、最終段の２つのスイッチング素子の他端間に２つの出力段のスイッチング素子を直列接続し、出力段の２つのスイッチング素子に対してキャパシタを並列に接続し、出力段のスイッチング素子の共通接続点を出力端子とし、各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタの電圧を加算，減算した電位を出力端子から出力するＭ相の相モジュールと、を備えたことを特徴とする。
【００１６】
また、別の態様として、直流電圧源、フライングキャパシタおよびキャパシタの電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置であって、２個直列接続された各相共通の直流電圧源と、第１直流電圧源の負極端に、負極端が順次直列接続された各相共通のＮ個の第１〜第Ｎフライングキャパシタと、第１直流電圧源と第２直流電圧源の共通接続点に正極端が順次直列接続された各相共通のＮ個の第２Ｎ〜第Ｎ＋１フライングキャパシタと、第１直流電圧源と第２直流電圧源の共通接続点に負極端が順次直列接続された各相共通のＮ個の第２Ｎ＋１〜第３Ｎフライングキャパシタと、第２直流電圧源の正極端に、正極端が順次直列接続された各相共通のＮ個の第４Ｎ〜第３Ｎ＋１フライングキャパシタと、第１フライングキャパシタの正極端，負極端，第２〜第Ｎフライングキャパシタの正極端，第Ｎ＋１〜第２Ｎフライングキャパシタの負極端，第２Ｎ＋１〜第３Ｎフライングキャパシタの正極端，第３Ｎ＋１〜第４Ｎ−１フライングキャパシタの負極端，第４Ｎフライングキャパシタの正極端，負極端を入力端子とし、各入力端子にスイッチング素子の一端を接続し、隣り合う２つのスイッチング素子の他端同士を接続し、他端同士を接続したスイッチング素子の共通接続点にスイッチング素子の一端を接続し、これをスイッチング素子が２つになる最終段まで繰り返し、最終段の２つのスイッチング素子の他端間に２つの出力段のスイッチング素子を直列接続し、出力段の２つのスイッチング素子に対してキャパシタを並列に接続し、出力段のスイッチング素子の共通接続点を出力端子とし、各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタの電圧を加算，減算した電位を出力端子から出力するＭ相の相モジュールと、を備えたことを特徴とする。
【００１７】
また、別の態様として、直流電圧源、フライングキャパシタおよびキャパシタの電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置であって、２個直列接続された各相共通の直流電圧源と、第１直流電圧源の負極側に、負極端が順次直列接続された各相共通のＮ個の第１〜第Ｎフライングキャパシタと、第２直流電圧源の正極側に、正極端が順次直列接続された各相共通のＮ個の第Ｎ＋１〜第２Ｎフライングキャパシタと、第１フライングキャパシタの正，負極端，第２〜第Ｎフライングキャパシタの正極端，第Ｎ＋１〜第２Ｎ−１フライングキャパシタの負極端，第２Ｎフライングキャパシタの正，負極端を入力端子とし、各入力端子にスイッチング素子の一端を接続し、隣り合う２つのスイッチング素子の他端同士を接続し、他端同士を接続したスイッチング素子の共通接続点にスイッチング素子の一端を接続し、これをスイッチング素子が２つになる最終段まで繰り返し、最終段の２つのスイッチング素子の他端間に２つの出力段のスイッチング素子を直列接続し、出力段の２つのスイッチング素子に対してキャパシタを並列に接続し、出力段のスイッチング素子の共通接続点を出力端子とし、各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタの電圧を加算，減算した電位を出力端子から出力するＭ相の相モジュールと、を備えたことを特徴とする。
【００１８】
また、第１直流電圧源と第２直流電圧源を１つの直流電圧源に統合してもよい。
【００１９】
また、別の態様として、直流電圧源およびキャパシタの電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置であって、２Ｎ＋２個直列接続された各相共通の直流電圧源と、第１，第２Ｎ＋２直流電圧源の正極端，負極端，第２〜第Ｎ直流電圧源の正極端，第Ｎ＋３〜第２Ｎ＋１直流電圧源の負極端を入力端子とし、各入力端子にスイッチング素子の一端を接続し、隣り合う２つのスイッチング素子の他端同士を接続し、他端同士を接続したスイッチング素子の共通接続点にスイッチング素子の一端を接続し、これをスイッチング素子が２つになる最終段まで繰り返し、最終段の２つのスイッチング素子の他端間に２つの出力段のスイッチング素子を直列接続し、出力段の２つのスイッチング素子に対してキャパシタを並列に接続し、出力段のスイッチング素子の共通接続点を出力端子とし、各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタの電圧を加算，減算した電位を出力端子から出力するＭ相の相モジュールと、を備えたことを特徴とする。
【００２０】
また、第Ｎ＋１直流電圧源と第Ｎ＋２直流電圧源を１つの直流電圧源に統合しても良い。
【００２１】
また、別の態様として、直流電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置であって、Ｎ個（Ｎ≧２）直列接続された各相共通の直流電圧源と、各直流電圧源の正極端に一端が接続された第１半導体素子と、各直流電圧源の負極端に一端が接続された第２半導体素子と、第１半導体素子の他端と、第２半導体素子の他端との間に接続されたフライングキャパシタと、第１半導体素子とフライングキャパシタの共通接続点と第２半導体素子とフライングキャパシタの共通接続点との間に直列接続された第３，第４半導体素子と、を有する各相共通の基本セルと、第１半導体素子の一端と第２半導体素子の一端とのうち少なくとも一方と、第３，第４半導体素子の共通接続点と、を入力端子とし、各入力端子と出力端子間にスイッチング素子を有し、各スイッチング素子を選択的にＯＮ，ＯＦＦ制御するＭ相（Ｍ≧３）の相モジュールと、を備えたことを特徴とする。
【００２２】
また、その一態様として、前記相モジュールは、各入力端子にスイッチング素子の一端を接続し、隣り合う２つのスイッチング素子の他端同士を接続し、他端同士を接続したスイッチング素子の共通接続点にスイッチング素子の一端を接続し、これをスイッチング素子が２つになる最終段まで繰り返し、最終段の２つのスイッチング素子の他端間に２つの出力段のスイッチング素子を直列接続し、出力段の２つのスイッチング素子に対してキャパシタを並列に接続し、出力段のスイッチング素子の共通接続点を出力端子とし、各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタの電圧を加算，減算した電位を出力端子から出力することを特徴とする。
【００２３】
また、別の態様として、前記相モジュールは、第１半導体素子の一端と第２半導体素子の一端とのうち一方に第１スイッチング素子の一端を接続し、第３，第４半導体素子の共通接続点に第２スイッチング素子の一端を接続し、第１，第２スイッチング素子の他端同士を接続し、第１，第２スイッチング素子の共通接続点に第３スイッチング素子の一端を接続し、第３スイッチング素子の他端に、第４スイッチング素子と第５スイッチング素子とを直列接続した直列回路の一端を接続し、第１半導体素子の一端と第２半導体素子の一端のうち他方の共通接続点に、第１ダイオードのカソードと第２ダイオードのアノードを接続し、第１ダイオードと第２ダイオードに対して並列に第４スイッチング素子と第５スイッチング素子とを直列接続した直列回路を接続し、第４，第５スイッチング素子の共通接続点を出力端子とし、または、第４，第５スイッチング素子が複数ある場合は、第４，第５スイッチング素子の共通接続点にスイッチング素子の一端を接続し、隣り合う２つのスイッチング素子の他端同士を接続し、他端同士を接続したスイッチング素子の共通接続点にスイッチング素子を接続し、これをスイッチング素子が２つになる出力段まで繰り返し、出力段の２つのスイッチング素子の共通接続点を出力端子とし、各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位を出力端子から出力することを特徴とする。
【００２４】
また、別の態様として、前記相モジュールは、第１半導体素子の一端と第２半導体素子の一端とのうち一方に第１スイッチング素子の一端を接続し、第３，第４半導体素子の共通接続点に第２スイッチング素子の一端を接続し、第１，第２スイッチング素子の他端同士を接続し、第１，第２スイッチング素子の共通接続点に第３スイッチング素子の一端を接続し、第１半導体素子の一端と第２半導体素子の一端とのうち他方に、双方向スイッチの一端を接続し、双方向スイッチの他端に第３スイッチング素子の他端を接続し、第３スイッチング素子と、双方向スイッチの共通接続点を出力端子とし、各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位を出力端子から出力することを特徴とする。
【００２５】
また、最終段以外の前記隣り合う２つのスイッチング素子の他端間に２つのスイッチング素子を直列接続し、その直列接続された２つのスイッチング素子にキャパシタを並列接続し、直列接続された２つのスイッチング素子の共通接続点に次段のスイッチング素子の一端を接続し、各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位に、出力段のスイッチング素子に並列接続されたキャパシタや、最終段以外の隣り合うスイッチング素子間に直列接続されたスイッチング素子に並列接続されたキャパシタの電圧を加算，減算した電位を出力端子から出力してもよい。
【００２６】
さらに、各直流電圧源を直列数２以上に分割してもよい。
【００２７】
また、スイッチング素子の一部または全てを直列数２以上に分割してもよく、スイッチング素子の一部または全てを並列数２以上に分割してもよい。
【発明の効果】
【００２８】
本発明によれば、多相のマルチレベル電力変換装置において、使用する素子の数を減少させ、装置におけるコストの低減，小型化を図ることが可能となる。
【図面の簡単な説明】
【００２９】
【図１】従来回路の０出力時パターンを示す概略図。
【図２】実施形態１におけるマルチレベル電力変換装置を示す回路構成図。
【図３】実施形態１における出力電圧別動作例を示す概略図。
【図４】実施形態２におけるマルチレベル電力変換装置を示す回路構成図。
【図５】実施形態２における出力電圧別動作例を示す概略図。
【図６】実施形態３におけるマルチレベル電力変換装置を示す回路構成図。
【図７】実施形態４におけるマルチレベル電力変換装置を示す回路構成図。
【図８】実施形態５におけるマルチレベル電力変換装置を示す回路構成図。
【図９】実施形態６におけるマルチレベル電力変換装置を示す回路構成図。
【図１０】実施形態７におけるマルチレベル電力変換装置を示す回路構成図。
【図１１】実施形態８におけるマルチレベル電力変換装置を示す回路構成図。
【図１２】実施形態９におけるマルチレベル電力変換装置を示す回路構成図。
【図１３】相モジュールを示す概略図。
【図１４】実施形態１０におけるマルチレベル電力変換装置を示す回路構成図。
【図１５】実施形態１１におけるマルチレベル電力変換装置を示す回路構成図。
【図１６】実施形態１２におけるマルチレベル電力変換装置を示す回路構成図。
【図１７】実施形態１３におけるマルチレベル電力変換装置を示す回路構成図。
【図１８】基本セルの構成を示す回路構成図。
【図１９】基本セルを直列接続した回路構成図。
【図２０】実施形態１４におけるマルチレベル電力変換装置を示す回路構成図。
【図２１】基本セルのスイッチングパターンを示す概略図。
【図２２】実施形態１４におけるマルチレベル電力変換装置の電圧別スイッチングパターンを示す概略図。
【図２３】実施形態１５におけるマルチレベル電力変換装置を示す回路構成図。
【図２４】実施形態１５におけるマルチレベル電力変換装置の電圧別スイッチングパターンを示す概略図。
【図２５】実施形態１６におけるマルチレベル電力変換装置を示す回路構成図。
【図２６】実施形態１６におけるマルチレベル電力変換装置の電圧別スイッチングパターンを示す概略図。
【図２７】実施形態１６におけるマルチレベル電力変換装置を示すブロック図。
【図２８】相モジュールを示す概略図。
【図２９】従来のマルチレベル電力変換装置の一例を示す回路構成図。
【図３０】従来のマルチレベル電力変換装置の他例を示す回路構成図。
【図３１】従来のマルチレベル電力変換装置の他例を示す回路構成図。
【図３２】従来のマルチレベル電力変換装置の出力相電圧Ｅ，−Ｅのスイッチングパターンを示す概略図。
【図３３】選択できないスイッチングパターンを示す概略図。
【発明を実施するための形態】
【００３０】
以下、本願発明におけるマルチレベル電力変換装置の実施形態１〜１７を図１〜２８に基づいて詳細に説明する。
【００３１】
［実施形態１］
図２９に示す従来技術における相電圧０を出力するパターンの例を、図１に示す。図２９に示す従来技術においては、ダイオード素子Ｓｕ９〜Ｓｕ１２を用いて、相電圧０を出力しているが、ほかの手段で相電圧０を出力することができれば、これらのダイオード素子Ｓｕ９〜Ｓｕ１２は省略できる。
【００３２】
本実施形態１は、図２に示すように、新たなフライングキャパシタＦＣ１ｕ，ＦＣ１ｖ，ＦＣ１ｗを各相に接続することにより、ダイオード素子Ｓｕ９〜Ｓｕ１２，Ｓｖ９〜Ｓｖ１２，Ｓｗ９〜Ｓｗ１２を省略し、素子の数を低減したものである。
【００３３】
以下、本実施形態１におけるマルチレベル電力変換装置の回路構成を図２に基づいて説明する。本実施形態１におけるマルチレベル電力変換装置は、各相共通の直流電圧源ＤＣＣ１，ＤＣＣ２，フライングキャパシタＦＣ１，ＦＣ２を備え、各相にそれぞれ設けられた相モジュールにより、電圧を選択して出力端子Ｕ，Ｖ，Ｗから出力する。相モジュールは、Ｕ相において、スイッチング素子Ｓｕ１〜Ｓｕ８，キャパシタＦＣ１ｕを備える。
【００３４】
以下、具体的な回路構成をＵ相を例にとって説明する。直流電圧源（直流キャパシタまたは直流電源）ＤＣＣ１，ＤＣＣ２が直列に接続され、この直流電圧源ＤＣＣ１，ＤＣＣ２の共通接続点（中性点）を端子０としている。
【００３５】
直流電圧源ＤＣＣ１の負極端に各相共通のフライングキャパシタＦＣ１の負極端が接続され、直流電圧源ＤＣＣ２の正極端にフライングキャパシタＦＣ２の正極端が接続される。
【００３６】
各相の相モジュールには、フライングキャパシタＦＣ１の正極端，負極端，フライングキャパシタＦＣ２の正極端，負極端が入力端子として接続される。
【００３７】
各入力端子にスイッチング素子Ｓｕ１〜Ｓｕ４の一端を接続し、隣り合うスイッチング素子Ｓｕ１とＳｕ２，Ｓｕ３とＳｕ４の他端同士を接続する。隣り合うスイッチング素子Ｓｕ１とＳｕ２，Ｓｕ３とＳｕ４の共通接続点にスイッチング素子Ｓｕ５ａ，Ｓｕ６ａの一端を接続し、最終段のスイッチング素子Ｓｕ５ａ，Ｓｕ６ａの他端間にスイッチング素子Ｓｕ５ｂ，Ｓｕ６ｂを介して、出力段のスイッチング素子Ｓｕ７，Ｓｕ８を順次直列接続する。出力段のスイッチング素子Ｓｕ７，Ｓｕ８に対してキャパシタＦＣ１ｕを並列に接続し、出力段のスイッチング素子Ｓｕ７，Ｓｕ８の共通接続点を出力端子Ｕとする。なお、スイッチング素子Ｓｕ５ｂ，Ｓｕ６ｂは耐電圧のためにスイッチング素子Ｓｕ５ａ，Ｓｕ６ａに直列接続されたものである。
【００３８】
この相モジュールの各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタＦＣ１ｕの電圧を加算，減算した電位を出力端子Ｕから出力することができる。
【００３９】
なお、Ｖ相，Ｗ相についても同様に構成される。
【００４０】
このような回路構成において、直流電圧源ＤＣＣ１，ＤＣＣ２の電圧を２Ｅ，フライングキャパシタＦＣ１，ＦＣ２，キャパシタＦＣ１ｕ，ＦＣ１ｖ，ＦＣ１ｗの電圧をＥに制御することにより、出力端子Ｕ，Ｖ，Ｗから２Ｅ，Ｅ，０，−Ｅ，−２Ｅの５レベルの相電圧を出力できる。なお、相電圧の基準点は端子０とする。また、三相ＤＣ／ＡＣ変換器を考えると、使用するスイッチング素子は３０個、ダイオード素子は０個となる。
【００４１】
キャパシタＦＣ１ｕ，ＦＣ１ｖ，ＦＣ１ｗを使用することによって、出力端子Ｕ，Ｖ，Ｗから０電圧を出力できるようになるため、従来技術（図１）のダイオード素子Ｓｕ９〜Ｓｕ１２，Ｓｖ９〜Ｓｖ１２，Ｓｗ９〜Ｓｗ１２を省略でき、図２９に示す従来の回路構成よりも使用するダイオード素子の数を１２個低減することができる。
【００４２】
したがって、図２９に示す回路構成と比べて、スイッチング素子数を変えずにダイオード素子数を０個に低減できる。
【００４３】
Ｕ相の代表的なスイッチングパターンを表1、図３に示す。表１のパターンでスイッチングすることにより、図３に示した経路で２Ｅ，Ｅ，０，−Ｅ，−２Ｅの５レベルの相電圧を出力することが可能である。図中の○は導通中のスイッチング素子を表す。
【００４４】
【表１】
2015047056.tif 000003
【００４５】
各フライングキャパシタの印加電圧について説明する。図３の（２）、（３）のパターン時にフライングキャパシタＦＣ２は充電される。また、図３の（３）のパターン時にキャパシタＦＣ１ｕは充電される。さらに図３には示していないが、フライングキャパシタＦＣ１が充電されるパターン，フライングキャパシタＦＣ１，ＦＣ２およびキャパシタＦＣ１ｕが放電されるパターンもある。これらの充放電を行うことで、相電圧を出力しつつ、フライングキャパシタＦＣ１，ＦＣ２およびフライングキャパシタＦＣ１ｕの電圧をＥに制御することができる。
【００４６】
なお、図２に示す実施形態１において、各スイッチング素子の定常時の最大印加電圧はＥである。これは、図２９に示す従来回路と同じ値である。
【００４７】
以上示したように、本実施形態１によれば、多相のマルチレベル電力変換装置において、素子の数を減少させることができ、装置の低コスト化・小型化を図ることが可能となる。
【００４８】
［実施形態２］
図４に実施形態２におけるマルチレベル電力変換装置の回路構成を示す。本実施形態２は実施形態1と回路構成は同一であるが、直流電圧源ＤＣＣ１，ＤＣＣ２とフライングキャパシタＦＣ１，ＦＣ２，キャパシタＦＣ１ｕ，ＦＣ１ｖ，ＦＣ１ｗの電圧比を変えたものである。なお、相電圧の基準点は端子０とする。
【００４９】
本実施形態２では、直流電圧源ＤＣＣ１，ＤＣＣ２の電圧を２．５Ｅ，フライングキャパシタＦＣ１，ＦＣ２の電圧をＥ，キャパシタＦＣ１ｕ，ＦＣ１ｖ，ＦＣ１ｗの電圧を２Ｅに制御することで出力端子Ｕ，Ｖ，Ｗから２．５Ｅ，１．５Ｅ，０．５Ｅ，−０．５Ｅ，−１．５Ｅ，−２．５Ｅの６レベルの相電圧を出力できる。各出力電圧別の動作例および電流経路を図５に示す。
【００５０】
このように、直流電圧源ＤＣＣ１，ＤＣＣ２とフライングキャパシタＦＣ１，ＦＣ２，キャパシタＦＣ１ｕ，ＦＣ１ｖ，ＦＣ１ｗの電圧比を変えることにより、実施形態１と比較して、レベル数を拡張することができる。その結果、スイッチング素子の個数を同一のまま、実施形態１と比べてレベル数を増加できるため、出力電圧・電流の高調波を抑制できる。
【００５１】
［実施形態３］
図６に、本実施形態３におけるマルチレベル電力変換装置の回路構成を示す。本実施形態３におけるマルチレベル電力変換装置は、各相共通の直流電圧源ＤＣＣ１〜ＤＣＣ４を備え、各相にそれぞれ設けられた相モジュールにより、電圧を選択して出力端子Ｕ，Ｖ，Ｗから出力する。相モジュールは、Ｕ相において、スイッチング素子Ｓｕ１〜Ｓｕ８，キャパシタＦＣ１ｕを備える。
【００５２】
以下、具体的な回路構成を、Ｕ相を例にとって説明する。直流電圧源（直流キャパシタまたは直流電源）ＤＣＣ１〜ＤＣＣ４が直列に接続され、直流電圧源ＤＣＣ２，ＤＣＣ３の共通接続点（中性点）を端子０としている。
【００５３】
各相の相モジュールには、直流電圧源ＤＣＣ１の正負極端，直流電圧源ＤＣＣ４の正負極端が入力端子として接続される。
【００５４】
各入力端子に第１スイッチング素子Ｓｕ１〜Ｓｕ４の一端を接続し、隣り合うスイッチング素子Ｓｕ１とＳｕ２，Ｓｕ３とＳｕ４の他端同士を接続する。隣り合うスイッチング素子Ｓｕ１とＳｕ２，Ｓｕ３とＳｕ４の共通接続点にスイッチング素子Ｓｕ５ａ，Ｓｕ６ａの一端を接続し、最終段のスイッチング素子Ｓｕ５ａ，Ｓｕ６ａの他端間にスイッチング素子Ｓｕ５ｂ，Ｓｕ６ｂを介して、出力段のスイッチング素子Ｓｕ７，Ｓｕ８を順次直列接続する。出力段のスイッチング素子Ｓｕ７，Ｓｕ８に対してキャパシタＦＣ１ｕを並列に接続し、出力段のスイッチング素子Ｓｕ７，Ｓｕ８の共通接続点を出力端子Ｕとする。
【００５５】
この相モジュールの各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタＦＣ１ｕの電圧を加算，減算した電位を出力端子Ｕから出力することができる。
【００５６】
なお、Ｖ相，Ｗ相についても同様に構成される。
【００５７】
このような回路構成において、直流電圧源ＤＣＣ１〜ＤＣＣ４の電圧をＥ，キャパシタＦＣ１ｕ，ＦＣ１ｖ，ＦＣ１ｗの電圧をＥに制御することにより、出力端子Ｕ，Ｖ，Ｗから５レベルの相電圧を出力することができる。なお、相電圧の基準点は端子０とする。
【００５８】
本実施形態３におけるマルチレベル電力変換装置によれば、実施形態１と同様に、フライングキャパシタＦＣ１ｕ，ＦＣ１ｖ，ＦＣ１ｗを使用することによって、出力端子Ｕ，Ｖ，Ｗから０を出力できるようになるため、従来技術（図１８）のダイオード素子Ｓｕ９〜Ｓｕ１２，Ｓｖ９〜Ｓｖ１２，Ｓｗ９〜Ｓｗ１２を省略でき、図１８に示す従来の回路構成よりも使用するダイオード素子の数を１２個低減することができる。
【００５９】
なお、各スイッチング素子の定常時の最大印加電圧は、実施形態１、実施形態２と同様にＥである。
【００６０】
また、実施形態２と同様に電圧比を変更することにより、レベル数を拡張することができる。例えば、直流電圧源ＤＣＣ１，ＤＣＣ４の電圧をＥ，ＤＣＣ２，ＤＣＣ３の電圧を１．５Ｅ，キャパシタＦｃ１ｕ，ＦＣ１ｖ、ＦＣ１ｗの電圧を２Ｅに制御する場合、各出力端子Ｕ，Ｖ，Ｗから２．５Ｅ，１．５Ｅ，０．５Ｅ，−０．５Ｅ，−１．５Ｅ，２．５Ｅの６レベルの相電圧を出力できる。
【００６１】
［実施形態４］
図７に、本実施形態４におけるマルチレベル電力変換装置の回路構成を示す。
【００６２】
以下、本実施形態４におけるマルチレベル電力変換装置の回路構成を説明する。本実施形態４におけるマルチレベル電力変換装置は、各相共通の直流電圧源ＤＣＣ１，ＤＣＣ２，フライングキャパシタＦＣ１，ＦＣ２を備え、各相にそれぞれ設けられた相モジュールにより、電圧を選択して出力端子Ｕ，Ｖ，Ｗから出力する。相モジュールは、Ｕ相において、スイッチング素子Ｓｕ１〜Ｓｕ８，キャパシタＦＣ１ｕを備える。
【００６３】
以下、具体的な回路構成をＵ相を例にとって説明する。直流電圧源（直流キャパシタまたは直流電源）ＤＣＣ１，ＤＣＣ２が直列に接続され、この直流電圧源ＤＣＣ１，ＤＣＣ２の共通接続点（中性点）を端子０としている。
【００６４】
各直流電圧源ＤＣＣ１，ＤＣＣ２の共通接続点にフライングキャパシタＦＣ１の正極端，フライングキャパシタＦＣ２の負極端が接続されている。
【００６５】
相モジュールには、直流電圧源ＤＣＣ１の負極端，フライングキャパシタＦＣ１の負極端，直流電圧源ＤＣＣ２の正極端，フライングキャパシタＦＣ２の正極端が入力端子として接続される。
【００６６】
各入力端子に第１スイッチング素子Ｓｕ１〜Ｓｕ４の一端を接続し、隣り合うスイッチング素子Ｓｕ１とＳｕ２，Ｓｕ３とＳｕ４の他端同士を接続する。隣り合うスイッチング素子Ｓｕ１とＳｕ２，Ｓｕ３とＳｕ４の共通接続点にスイッチング素子Ｓｕ５ａ，Ｓｕ６ａの一端を接続し、最終段のスイッチング素子Ｓｕ５ａ，Ｓｕ６ａの他端間にスイッチング素子Ｓｕ５ｂ，Ｓｕ６ｂを介して、出力段のスイッチング素子Ｓｕ７，Ｓｕ８を順次直列接続する。出力段のスイッチング素子Ｓｕ７，Ｓｕ８に対してキャパシタＦＣ１ｕを並列に接続し、出力段のスイッチング素子Ｓｕ７，Ｓｕ８の共通接続点を出力端子Ｕとする。
【００６７】
この相モジュールの各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタＦＣ１ｕの電圧を加算，減算した電位を出力端子Ｕから出力することができる。
【００６８】
なお、Ｖ相，Ｗ相についても同様に構成される。
【００６９】
直流電圧源ＤＣＣ１，ＤＣＣ２を２Ｅ、フライングキャパシタＦＣ１，ＦＣ２をＥ、キャパシタＦＣ１ｕ，ＦＣ１ｖ，ＦＣ１ｗをＥに制御することにより、出力端子Ｕ，Ｖ，Ｗから２Ｅ，Ｅ，０，−Ｅ，−２Ｅの５レベルの相電圧を出力できる。なお、相電圧の基準点は端子０とする。
【００７０】
本実施形態４におけるマルチレベル電力変換装置によれば、実施形態１と同様に、キャパシタＦＣ１ｕ，ＦＣ１ｖ，ＦＣ１ｗを使用することによって、出力端子Ｕ，Ｖ，Ｗから０を出力できるようになるため、従来技術（図２９）のダイオード素子Ｓｕ９〜Ｓｕ１２，Ｓｖ９〜Ｓｖ１２，Ｓｗ９〜Ｓｗ１２を省略でき、図２９に示す従来の回路構成よりも使用するダイオード素子の数を１２個低減することができる。
【００７１】
なお、各スイッチング素子の定常時の最大印加電圧は、実施形態１、実施形態２と同様にＥである。
【００７２】
また、実施形態２と同様に電圧比を変更することにより、レベル数を拡張することができる。例えば、直流電圧源ＤＣＣ１，ＤＣＣ２の電圧を２．５Ｅ，フライングキャパシタＦＣ１，ＦＣ２の電圧を１．５Ｅ，キャパシタＦｃ１ｕ，ＦＣ１ｖ、ＦＣ１ｗの電圧を２Ｅに制御する場合、２．５Ｅ，１．５Ｅ，０．５Ｅ，−０．５Ｅ，−１．５Ｅ，−２．５Ｅの６レベルの相電圧を出力できる。
【００７３】
［実施形態５］
図８に、本実施形態５におけるマルチレベル電力変換装置の回路構成を示す。
【００７４】
以下、本実施形態５におけるマルチレベル電力変換装置の回路構成を説明する。本実施形態５におけるマルチレベル電力変換装置は、実施形態１のマルチレベル電力変換装置における各相共通のフライングキャパシタＦＣ１，ＦＣ２をそれぞれ２段にしたものである。すなわち、各相共通の直流電圧源ＤＣＣ１，ＤＣＣ２，フライングキャパシタＦＣ１，ＦＣ２，ＦＣ３，ＦＣ４を備え、各相にそれぞれ設けられた相モジュールにより、電圧を選択して出力端子Ｕ，Ｖ，Ｗから出力する。相モジュールは、Ｕ相において、スイッチング素子Ｓｕ１〜Ｓｕ１２，フライングキャパシタＦＣ１ｕを備える。
【００７５】
以下、具体的な回路構成をＵ相を例にとって説明する。直流電圧源（直流キャパシタまたは直流電源）ＤＣＣ１，ＤＣＣ２が直列に接続され、この直流電圧源ＤＣＣ１，ＤＣＣ２の共通接続点（中性点）を端子０としている。
【００７６】
直流電圧源ＤＣＣ１の負極端に、フライングキャパシタＦＣ１の負極端が接続される。フライングキャパシタＦＣ１には、フライングキャパシタＦＣ２が直列に接続される。
【００７７】
直流電圧源ＤＣＣ２の正極端に、フライングキャパシタＦＣ４の正極端が接続される。フライングキャパシタＦＣ４には、フライングキャパシタＦＣ３が直列接続される。
【００７８】
相モジュールには、フライングキャパシタＦＣ１の正極端，負極端，フライングキャパシタＦＣ２の正極端，フライングキャパシタＦＣ３の負極端，フライングキャパシタＦＣ４の正極端，負極端が入力端子として接続される。
【００７９】
各入力端子にスイッチング素子Ｓｕ１〜Ｓｕ４，Ｓｕ６，Ｓｕ７の一端が接続され、隣り合うスイッチング素子Ｓｕ１とＳｕ２，Ｓｕ３とＳｕ４の他端同士を接続する。隣り合うスイッチング素子Ｓｕ１とＳｕ２，Ｓｕ３とＳｕ４の共通接続点にスイッチング素子Ｓｕ５，Ｓｕ８の一端を接続する。隣り合うスイッチング素子Ｓｕ５とＳｕ６，Ｓｕ７とＳｕ８の他端同士を接続し、隣り合うスイッチング素子Ｓｕ５とＳｕ６，Ｓｕ７とＳｕ８の共通接続点にスイッチング素子Ｓｕ９ａ，Ｓｕ１０ａの一端が接続される。最終段のスイッチング素子Ｓｕ９ａ，Ｓｕ１０ａの他端間に、スイッチング素子Ｓｕ９ｂ，Ｓｕ１０ｂを介して、出力段のスイッチング素子Ｓｕ１１，Ｓｕ１２を順次直列接続する。出力段のスイッチング素子Ｓｕ１１，Ｓｕ１２に対してキャパシタＦＣ１ｕを並列に接続し、出力段のスイッチング素子Ｓｕ１１，Ｓｕ１２の共通接続点を出力端子Ｕとする。
【００８０】
この相モジュールの各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタＦＣ１ｕの電圧を加算，減算した電位を出力端子Ｕから出力することができる。
【００８１】
なお、Ｖ相，Ｗ相についても同様に構成される。
【００８２】
直流電圧源ＤＣＣ１，ＤＣＣ２の電圧を３．５Ｅ、フライングキャパシタＦＣ１，ＦＣ２，ＦＣ３，ＦＣ４の電圧をＥ、キャパシタＦＣ１ｕ，ＦＣ１ｖ，ＦＣ１ｗの電圧を２Ｅに制御することにより、出力端子Ｕ，Ｖ，Ｗから３．５Ｅ，２．５Ｅ，１，５Ｅ，０．５Ｅ，−０．５Ｅ，−１．５Ｅ，−２．５Ｅ，−３．５Ｅの８レベルの相電圧を出力できる。なお、相電圧の基準点は端子０とする。
【００８３】
表２に本実施形態５における代表的なスイッチングパターンを示す。
【００８４】
【表２】
2015047056.tif 000004
【００８５】
なお、各スイッチング素子の定常時の最大印加電圧は、実施形態１、実施形態２と同様にＥである。
【００８６】
本実施形態５は出力できる相電圧レベル数が増加するため、必要なスイッチング素子数は増加するが、実施形態１の各相共通のフライングキャパシタを多段化した構成なので、同じ相電圧レベル数の従来回路方式と比較して、スイッチング素子数を変えずにダイオード素子の数を低減できる。また、レベル数が増加することから、実施形態１〜３と比較して、出力電圧・電流の高調波を抑制でき高調波抑制フィルタを小型化できる。
【００８７】
［実施形態６］
図９に、本実施形態６におけるマルチレベル電力変換装置の回路構成を示す。
【００８８】
以下、本実施形態６におけるマルチレベル電力変換装置の回路構成を説明する。各相共通の直流電圧源ＤＣＣ１，ＤＣＣ２，フライングキャパシタＦＣ１，ＦＣ２，ＦＣ３，ＦＣ４を備え、各相にそれぞれ設けられた相モジュールにより、電圧を選択して出力端子Ｕ，Ｖ，Ｗから出力する。相モジュールは、Ｕ相において、スイッチング素子Ｓｕ１〜Ｓｕ１２，キャパシタＦＣ１ｕを備える。
【００８９】
以下、具体的な回路構成をＵ相を例にとって説明する。直流電圧源（直流キャパシタまたは直流電源）ＤＣＣ１，ＤＣＣ２が直列に接続され、この直流電圧源ＤＣＣ１，ＤＣＣ２の共通接続点（中性点）を端子０としている。
【００９０】
直流電圧源ＤＣＣ１の負極端に、フライングキャパシタＦＣ１の負極端が接続される。直流電圧源ＤＣＣ１と直流電圧源ＤＣＣ２の共通接続点にフライングキャパシタＦＣ２の正極端とフライングキャパシタＦＣ３の負極端が接続される。直流電圧源ＤＣＣ２の正極端に、フライングキャパシタＦＣ４の正極端が接続される。
【００９１】
相モジュールには、フライングキャパシタＦＣ１の正極端，負極端，フライングキャパシタＦＣ２の負極端，フライングキャパシタＦＣ３の正極端，フライングキャパシタＦＣ４の正極端，負極端が入力端子として接続される。
【００９２】
各入力端子にスイッチング素子Ｓｕ１〜Ｓｕ４，Ｓｕ６，Ｓｕ７の一端が接続され、隣り合うスイッチング素子Ｓｕ１とＳｕ２，Ｓｕ３とＳｕ４の他端同士を接続する。隣り合うスイッチング素子Ｓｕ１とＳｕ２，Ｓｕ３とＳｕ４の共通接続点にスイッチング素子Ｓｕ５，Ｓｕ８の一端を接続する。隣り合うスイッチング素子Ｓｕ５とＳｕ６，Ｓｕ７とＳｕ８の他端同士を接続し、隣り合うスイッチング素子Ｓｕ５とＳｕ６，Ｓｕ７とＳｕ８の共通接続点にスイッチング素子Ｓｕ９ａ，Ｓｕ１０ａの一端が接続される。最終段のスイッチング素子Ｓｕ９ａ，Ｓｕ１０ａの他端間に、スイッチング素子Ｓｕ９ｂ，Ｓｕ１０ｂを介して、出力段のスイッチング素子Ｓｕ１１，Ｓｕ１２を順次直列接続する。出力段のスイッチング素子Ｓｕ１１，Ｓｕ１２に対してキャパシタＦＣ１ｕを並列に接続し、出力段のスイッチング素子Ｓｕ１１，Ｓｕ１２の共通接続点を出力端子Ｕとする。
【００９３】
この相モジュールの各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタＦＣ１ｕの電圧を加算，減算した電位を出力端子Ｕから出力することができる。
【００９４】
なお、Ｖ相，Ｗ相についても同様に構成される。
【００９５】
直流電圧源ＤＣＣ１，ＤＣＣ２の電圧を３．５Ｅ、フライングキャパシタＦＣ１，ＦＣ４の電圧をＥ，ＦＣ２，ＦＣ３の電圧を１．５Ｅ、キャパシタＦＣ１ｕ，ＦＣ１ｖ，ＦＣ１ｗの電圧を２Ｅに制御することにより、出力端子Ｕ，Ｖ，Ｗから３．５Ｅ，２．５Ｅ，１，５Ｅ，０．５Ｅ，−０．５Ｅ，−１．５Ｅ，−２．５Ｅ，−３．５Ｅの８レベルの相電圧を出力できる。なお、相電圧の基準点は端子０とする。
【００９６】
本実施形態６は出力できるレベル数が増加するため、必要なスイッチング素子数は増加するが、実施形態１の各相共通のフライングキャパシタを多段化した構成であるので従来構成の図２９を同等のレベル数まで拡張した場合と比較すると、同様にスイッチング素子数を変えずにダイオード素子の数を低減できる。また、レベル数が増加することから、実施形態１〜３と比較すると、出力電圧・電流高調波を抑制でき、高調波抑制フィルタを小型化できる。
【００９７】
［実施形態７］
図１０に、本実施形態７におけるマルチレベル電力変換装置の回路構成を示す。
【００９８】
以下、本実施形態７におけるマルチレベル電力変換装置の回路構成を説明する。本実施形態７におけるマルチレベル電力変換装置は、実施形態１のマルチレベル電力変換装置における各相共通のフライングキャパシタＦＣ１，ＦＣ２をＦＣ１，ＦＣ２，ＦＣ３，ＦＣ４の４段にしたものである。すなわち、各相共通の直流電圧源ＤＣＣ１，ＤＣＣ２，フライングキャパシタＦＣ１，ＦＣ２，ＦＣ３，ＦＣ４を備え、各相にそれぞれ設けられた相モジュールにより、電圧を選択して出力端子Ｕ，Ｖ，Ｗから出力する。相モジュールは、Ｕ相において、スイッチング素子Ｓｕ１〜Ｓｕ１６，キャパシタＦＣ１ｕを備える。
【００９９】
以下、具体的な回路構成をＵ相を例にとって説明する。直流電圧源（直流キャパシタまたは直流電源）ＤＣＣ１，ＤＣＣ２が直列に接続され、この直流電圧源ＤＣＣ１，ＤＣＣ２の共通接続点（中性点）を端子０としている。
【０１００】
直流電圧源ＤＣＣ１の負極端にフライングキャパシタＦＣ１の負極が接続され、直流電圧源ＤＣＣ１の正極端にフライングキャパシタＦＣ２の正極端が接続される。直流電圧源ＤＣＣ２の負極端にフライングキャパシタＦＣ３の負極端が接続され、直流電圧源ＤＣＣ２の正極端に、フライングキャパシタＦＣ４の正極端が接続される。
【０１０１】
相モジュールは、フライングキャパシタＦＣ１〜ＦＣ４の正極端，負極端を入力端子とする。
【０１０２】
各入力端子に第１スイッチング素子Ｓｕ１〜Ｓｕ８の一端を接続し、隣り合うスイッチング素子Ｓｕ１とＳｕ２，Ｓｕ３とＳｕ４，Ｓｕ５とＳｕ６，Ｓｕ７とＳｕ８の他端同士を接続し、隣り合うスイッチング素子Ｓｕ１とＳｕ２，Ｓｕ３とＳｕ４，Ｓｕ５とＳｕ６，Ｓｕ７とＳｕ８の共通接続点にスイッチング素子Ｓｕ９〜Ｓｕ１２の一端が接続される。隣り合うスイッチング素子Ｓｕ９とＳｕ１０，Ｓｕ１１とＳｕ１２の他端同士を接続し、隣り合うスイッチング素子Ｓｕ９とＳｕ１０，Ｓｕ１１とＳｕ１２の共通接続点にスイッチング素子Ｓｕ１３，Ｓｕ１４が接続される。最終段のスイッチング素子Ｓｕ１３，Ｓｕ１４の他端間に、出力段のスイッチング素子Ｓｕ１５，Ｓｕ１６を順次直列接続する。出力段のスイッチング素子Ｓｕ１５，Ｓｕ１６に対してキャパシタＦＣ１ｕを並列に接続し、出力段のスイッチング素子Ｓｕ１５，Ｓｕ１６の共通接続点を出力端子Ｕとする。
【０１０３】
この相モジュールの各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタＦＣ１ｕの電圧を加算，減算した電位を出力端子Ｕから出力することができる。
【０１０４】
なお、Ｖ相，Ｗ相についても同様に構成される。
【０１０５】
直流電圧源ＤＣＣ１，ＤＣＣ２の電圧を４Ｅ、フライングキャパシタＦＣ１，ＦＣ２，ＦＣ３，ＦＣ４の電圧をＥ、キャパシタＦＣ１ｕ，ＦＣ１ｖ，ＦＣ１ｗの電圧をＥに制御することにより、出力端子Ｕ，Ｖ，Ｗから４Ｅ，３Ｅ，２Ｅ，１Ｅ，０，−１Ｅ，−２Ｅ，−３Ｅ，−４Ｅの９レベルの相電圧を出力できる。なお、相電圧の基準点は端子０とする。
【０１０６】
表３に本実施形態７における代表的なスイッチングパターンを示す。
【０１０７】
【表３】
2015047056.tif 000005
【０１０８】
実施形態７は出力できるレベル数が増加するため、必要なスイッチング素子数は増加するが、実施形態１の各相共通のフライングキャパシタを多段化した構成であるので従来構成の図２９を同等のレベル数まで拡張した場合と比較すると、同様にスイッチング素子数を変えずにダイオード素子の数を低減できる。また、レベル数が増加することから、実施例１〜３と比較すると、出力電圧・電流高調波を抑制でき、高調波抑制フィルタを小型化できる。
【０１０９】
［実施形態８］
図１１に、本実施形態８におけるマルチレベル電力変換装置の回路構成を示す。
【０１１０】
以下、本実施形態８におけるマルチレベル電力変換装置の回路構成を説明する。本実施形態８におけるマルチレベル電力変換装置は、実施形態７のマルチレベル電力変換装置におけるスイッチング素子Ｓｕ９とＳｕ１０，Ｓｕ１１とＳｕ１２との間にスイッチング素子Ｓｕ１７，Ｓｕ１８，Ｓｕ１９，Ｓｕ２０を介挿し、スイッチング素子Ｓｕ１７，Ｓｕ１８に対してキャパシタＦＣ３ｕ，スイッチング素子Ｓｕ１９，Ｓｕ２０に対してキャパシタＦＣ２ｕを並列に接続し、スイッチング素子Ｓｕ１７とＳｕ１８，Ｓｕ１９とＳｕ２０の共通接続点に次段のスイッチング素子Ｓｕ１３，Ｓｕ１４の一端を接続したものである。すなわち、本実施形態８は最終段のスイッチング素子以外にもスイッチング素子とキャパシタの並列接続回路を設けたものである。
【０１１１】
相モジュールにおいて、各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタＦＣ１ｕ，ＦＣ２ｕ，ＦＣ３ｕの電圧を加算，減算した電位を出力端子から出力する。
【０１１２】
なお、Ｖ相，Ｗ相についても同様に構成される。
【０１１３】
本実施形態８では、直流電圧源ＤＣＣ１，ＤＣＣ２の電圧を５Ｅ、フライングキャパシタＦＣ１，ＦＣ２，ＦＣ３，ＦＣ４の電圧をＥ、キャパシタＦＣ１ｕ，ＦＣ２ｕ，ＦＣ３ｕ，ＦＣ１ｖ，ＦＣ２ｖ，ＦＣ３ｖ，ＦＣ１ｗ，ＦＣ２ｗ，ＦＣ３ｗの電圧をＥに制御することで５Ｅ，４Ｅ，３Ｅ，２Ｅ，Ｅ，０，−Ｅ，−２Ｅ，−３Ｅ，−４Ｅ，−５Ｅの１１レベルの相電圧を出力できる。なお、相電圧の基準点は端子０とする。Ｕ相の代表的なスイッチングパターンを表４に示す。
【０１１４】
【表４】
2015047056.tif 000006
【０１１５】
本実施形態８は、実施形態７と同様にダイオード素子数が０である。
また、レベル数が増加することから、実施形態７と比較すると、出力電圧・電流高調波を抑制でき、高調波抑制フィルタを小型化できる。
【０１１６】
［実施形態９］
図１２に本実施形態９におけるマルチレベル電力変換装置を示す。
【０１１７】
図１２は、実施形態１のマルチレベル電力変換装置の一相分の回路を、Ｍ相Ｎ段に拡張したマルチレベル電力変換器装置である。段数Ｎ（Ｎ＝１，２，３…）は、直流電圧源の直列数であり、直流電圧源ＤＣＣ１〜ＤＣＣＮは直列に接続されている。
【０１１８】
この直流電圧源ＤＣＣ１〜ＤＣＣＮの負極端にフライングキャパシタＦＣ１，ＦＣ３，…，ＦＣ２Ｎ−１の負極端がそれぞれ接続され、直流電圧源ＤＣＣ１〜ＤＣＣＮの正極端にフライングキャパシタＦＣ２，ＦＣ４，…，ＦＣ２Ｎの正極端が接続される。
【０１１９】
本実施形態９のマルチレベル電力変換装置に使用する相モジュールの構成例を図１３に示す。図１３（ａ）〜（ｄ）に示すように、（ａ）〜（ｄ）の全てにおいて、出力段のスイッチング素子に対して並列に各相のフライングキャパシタＦＣＭ０が設けられている。図１３（ａ），（ｂ）は相モジュールの入力端子数が４の倍数、図１３（ｃ），（ｄ）は相モジュールの入力端子数が４の倍数以外の偶数の場合の構成例である。図１３（ａ）と図１３（ｂ）との差異、および、図１３（ｃ）と図１３（ｄ）との差異は、出力段のスイッチング素子に対して並列接続されたキャパシタＦＣＭ０以外のキャパシタＦＣＭ１〜ＦＣＭＮの有無である。
【０１２０】
本実施形態９の回路は、図１２に示すように、相モジュールの入力端子数は４Ｎで４の倍数であるため、図１３（ａ）または図１３（ｂ）が選択される。相モジュールの各入力端子は、各相共通のフライングキャパシタＦＣ１〜ＦＣＮの正負極端に接続される。
【０１２１】
また、相電圧のレベル数は、適用する相モジュールの種類および直流電圧源ＤＣＣ１〜ＤＣＣＮ，各相共通のフライングキャパシタＦＣ１〜ＦＣ２Ｎ，および相モジュール内の各キャパシタＦＣＭ０，ＦＣＭ１〜ＦＣＭＮの印加電圧による。図１３（ｂ）の相モジュールを用いた場合では、図１２の直流電圧源ＤＣＣ１〜ＤＣＣＮの電圧を４Ｅ、フライングキャパシタＦＣ１〜ＦＣ２Ｎおよび図１３（ｂ）の相モジュールのフライングキャパシタＦＣＭ０の電圧をＥに制御することにより、相電圧レベル数は（４Ｎ＋１）となる。
【０１２２】
実施形態１は本実施形態９をＮ＝１，Ｍ＝３として、図１３の（ｂ）の相モジュールを適用した場合、実施形態７は本実施形態９をＮ＝２，Ｎ＝３として、図１３（ｂ）の相モジュールを適用し、図１２の直流電圧源ＤＣＣ１〜ＤＣＣＮの電圧を４Ｅ、フライングキャパシタＦＣ１〜ＦＣ２Ｎの電圧をＥ、図１３の相モジュールのキャパシタＦＣＭ０の電圧をＥに制御した場合である。実施形態２は、本実施形態９をＮ＝１，Ｍ＝３として、図１３（ｂ）の相モジュールを適用し、図１２の直流電圧源ＤＣＣ１〜ＤＣＣＮの電圧を５Ｅ、フライングキャパシタＦＣ１〜ＦＣ２Ｎの電圧をＥ、図１３の相モジュールのキャパシタＦＣＭ０の電圧を２Ｅに制御した場合である。実施形態８は本実施形態９をＮ＝２，Ｎ＝３として、図１３の（ａ）の相モジュールを適用した場合において、図１２の直流電圧源ＤＣＣ１〜ＤＣＣＮの電圧を５Ｅ、図１２のフライングキャパシタＦＣ１〜ＦＣＮの電圧をＥ、図１３（ａ）の相モジュールのキャパシタＦＣＭ０，ＦＣＭ１〜ＦＣＭＮの電圧をＥに制御した場合である。
【０１２３】
なお、直流電圧源ＤＣＣ１〜ＤＣＣＮは、各々において分割してもよい。
【０１２４】
［実施形態１０］
図１４に本実施形態１０におけるマルチレベル電力変換装置を示す。
【０１２５】
本実施形態１０におけるマルチレベル電力変換装置は、フライングキャパシタＦＣ１〜ＦＣ２Ｎの接続構成が、実施形態９と異なっている。
【０１２６】
２Ｎは、直流電圧源の直列数であり、直流電圧源ＤＣＣ１〜ＤＣＣ２Ｎが直列に接続されている。また、フライングキャパシタＦＣ１〜ＦＣ２Ｎの個数も２Ｎであり、各直流電圧源ＤＣＣｎ（ｎ：奇数）とＤＣＣｎ＋１（ｎ＋１：偶数）の共通接続点に第１フライングキャパシタＦＣ１，ＦＣ３，…，ＦＣｎ−１の正極端が接続され、各直流電圧源ＤＣＣｎ（ｎ：奇数）とＤＣＣｎ＋１（ｎ＋１：偶数）の共通接続点にフライングキャパシタＦＣ２，ＦＣ４，…，ＦＣ２Ｎの負極端が接続される。
【０１２７】
したがって、本実施形態１０では直流電圧源ＤＣＣ１〜ＤＣＣ２Ｎの直列数および各相共通のフライングキャパシタＦＣＣ１〜ＦＣＣ２Ｎの個数は偶数となる。なお、Ｍ≧２である。
【０１２８】
相モジュールは、直流電圧源ＤＣＣｎ（ｎ：奇数）の負極端，フライングキャパシタＦＣｎの負極端，直流電圧源ＤＣＣｎ＋１の正極端，フライングキャパシタＦＣｎ＋１の正極端を入力端子とする。
【０１２９】
また、相電圧のレベル数は、適用する相モジュールの種類および直流電圧源ＤＣＣ１〜ＤＣＣＮ，各相共通のフライングキャパシタＦＣ１〜ＦＣ２Ｎ、および相モジュール内の各相のキャパシタの印加電圧による。図１４における直流電圧源ＤＣＣ１〜ＤＣＣ２Ｎの電圧を２Ｅ、各相共通のフライングキャパシタＦＣ１〜ＦＣ２Ｎおよび図１３（ｂ）に示す相モジュールのキャパシタＦＣＭ０の電圧をＥに制御することにより、相電圧レベル数は（４Ｎ＋１）となる。
【０１３０】
実施形態４は、本実施形態９をＮ＝１，Ｍ＝３とし、図１３（ｂ）の相モジュールを選択し、図１４の直流電圧源ＤＣＣ１〜ＤＣＣＮの電圧を２Ｅ、フライングキャパシタＦＣ１〜ＦＣ２Ｎの電圧をＥ、図１３の相モジュールのキャパシタＦＣＭ０の電圧をＥに制御したものである。
【０１３１】
なお、直流電圧源ＤＣＣ１〜ＤＣＣ２Ｎは、各々において分割してもよい。
【０１３２】
［実施形態１１］
図１５に、本実施形態１１におけるマルチレベル電力変換装置を示す。
【０１３３】
直流電圧源ＤＣＣ１，ＤＣＣ２が直列に接続されている。
【０１３４】
フライングキャパシタＦＣ１〜ＦＣ４Ｎの接続構成が、実施形態９，１０と異なっている。直流電圧源ＤＣＣ１の負極端にフライングキャパシタＦＣ１〜ＦＣＮの負極端が順次直列接続され、直流電圧源ＤＣＣ１とＤＣＣ２の共通接続点にフライングキャパシタＦＣ２Ｎ〜ＦＣＮ＋１の正極端が順次直列接続され、直流電圧源ＤＣＣ１とＤＣＣ２の共通接続点にフライングキャパシタＦＣ２Ｎ＋１〜ＦＣ３Ｎの負極端が順次直列接続され、直流電圧源ＤＣＣ２の正極端に、フライングキャパシタＦＣ４Ｎ〜ＦＣ３Ｎ＋１の正極端が順次直列接続される。
【０１３５】
相モジュールは、フライングキャパシタＦＣ１の正極端，負極端，フライングキャパシタＦＣ２〜ＦＣＮの正極端，フライングキャパシタＦＣＮ＋１〜ＦＣ２Ｎの負極端，フライングキャパシタＦＣ２Ｎ＋１〜ＦＣ３Ｎの正極端，フライングキャパシタＦＣ３Ｎ＋１〜ＦＣ４Ｎ−１の負極端と、フライングキャパシタＦＣ４Ｎの正極端，負極端を入力端子とする。
【０１３６】
４Ｎは、フライングキャパシタの個数である。したがって、本実施形態１１ではフライングキャパシタＦＣ１〜ＦＣ４Ｎの個数は４の倍数となる。なお、Ｍ≧２である。
【０１３７】
本実施形態１１の場合、相モジュールの入力端子数４Ｎ＋２が４の倍数とならない偶数であるため、図１３（ｃ），（ｄ）に示す相モジュールを適用する。
【０１３８】
また、出力相電圧のレベル数は、適用する相モジュールの種類および直流電圧源ＤＣＣ１〜ＤＣＣ２、各相共通のフライングキャパシタＦＣ１〜ＦＣ４Ｎ、および相モジュール内の各キャパシタＦＣＭ０，ＦＣＭ１〜ＦＣＭＮの印加電圧による
実施形態６は、本実施形態１１をＮ＝１，Ｍ＝３とし、図１３（ｄ）の相モジュールを使用し、図１５の直流電圧源ＤＣＣ１〜ＤＣＣＮの電圧を３.５Ｅ、フライングキャパシタＦＣ１、ＦＣ４Ｎの電圧をＥ、フライングキャパシタＦＣ２Ｎ、ＦＣ２Ｎ＋１の電圧を１.５Ｅ、図１３の相モジュールのキャパシタＦＣＭ０の電圧を２Ｅに制御した場合の例である。
【０１３９】
なお、直流電圧源ＤＣＣ１〜ＤＣＣ２は、各々において分割してもよい。
【０１４０】
［実施形態１２］
図１６に、本実施形態１２におけるマルチレベル電力変換装置を示す。
【０１４１】
直流電圧源ＤＣＣ１，ＤＣＣ２が直列に接続されている。
【０１４２】
本実施形態１２は、Ｍ相でフライングキャパシタＦＣ１〜ＦＣ２Ｎを共通にしたＭ相Ｎ段マルチレベル変換装置である。実施形態９〜実施形態１１とは、フライングキャパシタＦＣ１〜ＦＣ２Ｎの接続構成が異なっている。
【０１４３】
直流電圧源ＤＣＣ１の負極端に、フライングキャパシタＦＣ１〜ＦＣＮの負極端が順次直列接続され、直流電圧源ＤＣＣ２の正極端に、フライングキャパシタＦＣ２Ｎ〜ＦＣＮ＋１の正極端が順次直列接続される。
【０１４４】
２Ｎは、フライングキャパシタＦＣ１〜ＦＣ２Ｎの個数である。したがって、本構成ではフライングキャパシタＦＣ１〜ＦＣ２Ｎの個数は偶数となる。なお、Ｍ≧２である。
【０１４５】
相モジュールは、フライングキャパシタＦＣ１の正極端，負極端，フライングキャパシタＦＣ２〜ＦＣＮの正極端，フライングキャパシタＦＣＮ＋１〜ＦＣ２Ｎ−１の負極端，フライングキャパシタＦＣ２Ｎの正極端，負極端を入力端子とする。
【０１４６】
本実施形態１２の場合、相モジュールの入力端子数２Ｎ＋２が４の倍数とならない場合がある。相モジュールの入力端子数２Ｎ＋２が４の倍数の場合、図１３（ａ），（ｂ）に示す相モジュールを適用し、相モジュールの入力端子数２Ｎ＋２が４の倍数でない偶数の場合、図１３（ｃ），（ｄ）に示すような入力端子数が適合している相モジュールを適用する。
【０１４７】
また、相電圧のレベル数は、適用する相モジュールの種類および直流電圧源ＤＣＣ１〜ＤＣＣ２，フライングキャパシタＦＣ１〜ＦＣ４Ｎ、および相モジュール内の各キャパシタの印加電圧による。
【０１４８】
実施形態５は、図１６をＮ＝２、Ｍ＝３とし、図１３（ｄ）の相モジュールを使用し、図１５の直流電圧源ＤＣＣ１〜ＤＣＣＮの電圧を３.５Ｅ、フライングキャパシタＦＣ１〜ＦＣ２Ｎの電圧をＥ、図１３の相モジュールのキャパシタＦＣＭ０の電圧を２Ｅに制御した場合の例である。
【０１４９】
なお、直流電圧源ＤＣＣ１〜ＤＣＣ２は、各々において分割してもよい。なお、直流電圧源ＤＣＣ１とＤＣＣ２を１つの直流電圧源に統合してもよい。
【０１５０】
［実施形態１３］
図１７に、本実施形態１３におけるマルチレベル電力変換装置を示す。
【０１５１】
図１７は、Ｍ相共通の直流電圧源を（２Ｎ＋２）個に分割したマルチレベル変換装置である（Ｎ＝１，２，３，…）。すなわち、直流電圧源ＤＣＣ１〜ＤＣＣ２Ｎ＋２が直列接続されている。
【０１５２】
相モジュールの各入力端子は、直流電圧源ＤＣＣ１〜ＤＣＣ２Ｎ＋２と接続する。具体的には、直流電圧源ＤＣＣ１，ＤＣＣ２Ｎ＋２の正極端，負極端，直流電圧源ＤＣＣ２〜ＤＣＣＮの正極端，直流電圧源ＤＣＣＮ＋３〜ＤＣＣ２Ｎ＋１の負極端を入力端子とする。すなわち、直流電圧源同士の共通接続点の中で、直流電圧源ＤＣＣＮ＋１とＤＣＣＮ＋２との接続点のみは相モジュールと接続しない。なお、Ｍ≧２である。
【０１５３】
本実施形態１３の場合、相モジュールの入力端子数２Ｎ＋２が４の倍数とならない場合がある。相モジュールの入力端子数２Ｎ＋２が４の倍数の場合、図１３（ａ），（ｂ）に示す相モジュールを適用し、相モジュールの入力端子数２Ｎ＋２が４の倍数でない偶数の場合、図１３（ｃ），（ｄ）に示すような入力端子数が適合している相モジュールを適用する。
【０１５４】
また、相電圧のレベル数は、適用する相モジュールの種類および直流電圧源ＤＣＣ１〜ＤＣＣ２Ｎ＋２、および相モジュール内の各キャパシタの印加電圧による。
【０１５５】
実施形態３は、図１７をＮ＝１、Ｍ＝３とし、図１３（ｂ）の相モジュールを使用し、図１７の直流電圧源ＤＣＣ１〜ＤＣＣ２Ｎ＋２の電圧をＥ、図１３の相モジュールのキャパシタＦＣＭ０の電圧をＥに制御した場合の例である。
【０１５６】
なお、直流電圧源ＤＣＣ１〜ＤＣＣ２Ｎ＋２は、各々分割してもよい。また、直流電圧源ＤＣＣＮ＋１とＤＣＣＮ＋２を１つの直流電圧源に統合してもよい。
【０１５７】
［実施形態１４］
実施形態１４〜１７におけるマルチレベル電力変換装置で用いる基本セルを図１８に示す。基本セルはフライングキャパシタＦＣ１と半導体素子（例えば、ＩＧＢＴ）Ｓｆ１，Ｓｆ２，Ｓｆ３，Ｓｆ４とを備え、Ｍ相で共通化する。以上のように、各相共通の基本セルを設けることで、使用するスイッチング素子（半導体素子含む）数を低減することが可能となる。
【０１５８】
端子３は装置の直流電圧源（キャパシタまたは直流電源）の正極と接続し、端子１は装置の直流電圧源（キャパシタまたは直流電源）の負極と接続する。端子２は装置の相モジュールと接続する。相モジュールに関しては、後述する。
【０１５９】
図１８の基本セルをＮ個直列に接続した構成が図１９である。ここで、Ｎ≧２とする。端子２Ｎ＋１，２Ｎ−１には直流電圧源（キャパシタまたは直流電源）を接続する。端子２Ｎには相モジュールを接続する。
【０１６０】
図１９の基本セルを使用した実施形態１４におけるマルチレベル電力変換装置の回路構成を図２０に示す。
【０１６１】
以下、本実施形態１４におけるマルチレベル電力変換装置の回路構成を図２０に基づいて説明する。本実施形態１４におけるマルチレベル電力変換装置は、各相共通の直流電圧源ＤＣＣ１，ＤＣＣ２，第１，第２基本セル１０ａ，１０ｂを備え、各相にそれぞれ設けられた相モジュールにより、電圧を選択して出力端子Ｕ，Ｖ，Ｗから出力する。
【０１６２】
以下、具体的な回路構成をＵ相を例にとって説明する。直流電圧源（直流キャパシタまたは直流電源）ＤＣＣ１，ＤＣＣ２が直列に接続され、この直流電圧源ＤＣＣ１，ＤＣＣ２の共通接続点（中性点）を端子０としている。
【０１６３】
第１，第２基本セル１０ａ，１０ｂは、各直流電圧源ＤＣＣ１，ＤＣＣ２の正極端に一端が接続された半導体素子Ｓｆ１ａ，Ｓｆ１ｂと、各直流電圧源ＤＣＣ１，ＤＣＣ２の負極端に一端が接続された半導体素子Ｓｆ２ａ，Ｓｆ２ｂと、半導体素子Ｓｆ１ａ，Ｓｆ１ｂの他端と、半導体素子Ｓｆ２ａ，Ｓｆ２ｂの他端との間に接続されたフライングキャパシタＦＣ１，ＦＣ２と、半導体素子Ｓｆ１ａ，Ｓｆ１ｂとフライングキャパシタＦＣ１，ＦＣ２の共通接続点と、半導体素子Ｓｆ２ａ，Ｓｆ２ｂとフライングキャパシタＦＣ１，ＦＣ２の共通接続点と、の間に直列接続された半導体素子Ｓｆ３ａ，Ｓｆ４ａ，Ｓｆ３ｂ，Ｓｆ４ｂと、を備えている。基本セル１０ａ，１０ｂは、半導体素子Ｓｆ１ａ，Ｓｆ１ｂとＳｆ４ａ，Ｓｆ４ｂ、または、Ｓｆ２ａ，Ｓｆ２ｂとＳｆ３ａ，Ｓｆ３ｂをＯＮすることにより、Ｅ，−Ｅレベルの電圧を相モジュールに出力する。
【０１６４】
各相の相モジュールには、半導体素子Ｓｆ２ａの一端と、半導体素子Ｓｆ３ａ，Ｓｆ４ａの共通接続点と、半導体素子Ｓｆ３ｂ，Ｓｆ４ｂの共通接続点と、半導体素子Ｓｆ１ｂの一端と、が入力端子として接続される。
【０１６５】
各入力端子にスイッチング素子Ｓｕ１〜Ｓｕ４の一端を接続し、隣り合うスイッチング素子Ｓｕ１とＳｕ２，Ｓｕ３とＳｕ４の他端同士を接続する。隣り合うスイッチング素子Ｓｕ１とＳｕ２，Ｓｕ３とＳｕ４の共通接続点にスイッチング素子Ｓｕ５ａ，Ｓｕ６ａの一端を接続し、最終段のスイッチング素子Ｓｕ５ａ，Ｓｕ６ａの他端間にスイッチング素子Ｓｕ５ｂ，Ｓｕ６ｂを介して、出力段のスイッチング素子Ｓｕ７，Ｓｕ８を順次直列接続する。出力段のスイッチング素子Ｓｕ７，Ｓｕ８に対してキャパシタＦＣ１ｕを並列に接続し、出力段のスイッチング素子Ｓｕ７，Ｓｕ８の共通接続点を出力端子Ｕとする。なお、スイッチング素子Ｓｕ５ｂ，Ｓｕ６ｂは耐電圧のためにスイッチング素子Ｓｕ５ａ，Ｓｕ６ａに直列接続されたものである。
【０１６６】
この相モジュールの各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタＦＣ１ｕの電圧を加算，減算した電位を出力端子Ｕから出力することができる。
【０１６７】
なお、Ｖ相，Ｗ相についても同様に構成される。
【０１６８】
このような回路構成において、直流電圧源ＤＣＣ１，ＤＣＣ２の電圧を２Ｅ，フライングキャパシタＦＣ１，ＦＣ２，キャパシタＦＣ１ｕ，ＦＣ１ｖ，ＦＣ１ｗの電圧をＥに制御することにより、出力端子Ｕ，Ｖ，Ｗから２Ｅ，Ｅ，０，−Ｅ，−２Ｅの５レベルの相電圧を出力できる。  Ｕ相の代表的なスイッチングパターンを図２１に示す。図中の○は導通している半導体素子，スイッチング素子を表す。図２１に示した経路で２Ｅ，Ｅ，０，−Ｅ，−２Ｅの５レベルの相電圧を出力することが可能である。
【０１６９】
本実施形態１４では、使用するスイッチング素子（半導体素子Ｓｆ１ａ〜Ｓｆ４ａ，Ｓｆ１ｂ〜Ｓｆ４ｂ含む）の数を３８個に削減できる。（図３０の従来回路のスイッチング素子の数は４８個であり、図３１の従来回路のスイッチング素子の数は４４個である。）さらに、スイッチング素子を駆動するためのゲート駆動回路などを削減できるため、低コスト化を実現できる。
【０１７０】
また、基本セル１０ａ，１０ｂのスイッチング素子Ｓｆ３ａとＳｆ４ａ，Ｓｆ３ｂとＳｆ４ｂの共通接続点の電圧レベルをＥ，−Ｅ（電圧基準点は各直流電圧源ＤＣＣ１〜ＤＣＣＮの負極端子とする）に限定することにより、充放電の自由度を確保できるため、制御の簡易化を図ることが可能となる。
【０１７１】
先行技術である図３１の回路はスイッチングパターンの中に、直流電圧源ＤＣＣ１とフライングキャパシタＦＣ１，直流電圧源ＤＣＣ２とフライングキャパシタＦＣ２を短絡してしまう組み合わせがあったが、本実施形態１４の構成では短絡するパターンが存在しない。
【０１７２】
その理由について図２２を用いて説明する。図中の○は導通している素子を表す。各相共通の基本セル１０ａ，１０ｂは、図２２のように２パターンのスイッチングしか行わない。したがって、どのような電圧レベルを出力する場合でも半導体素子Ｓｆ１，Ｓｆ２を同時にＯＮすることがないため、直流電圧源ＤＣＣ１とフライングキャパシタＦＣ１，直流電圧源ＤＣＣ２とフライングキャパシタＦＣ２の短絡が発生せずにフライングキャパシタＦＣ１，ＦＣ２の接続パターンを切り換えることができる。電流に応じて接続パターンを切り換えることでフライングキャパシタＦＣ１，ＦＣ２に流出入する電流を切り換え充放電が行えることから、フライングキャパシタＦＣ１，ＦＣ２の充放電の自由度が確保できていることがわかる。
【０１７３】
［実施形態１５］
本実施形態１５におけるマルチレベル電力変換装置の回路構成を図２３に示す。以下、本実施形態１５におけるマルチレベル電力変換装置の回路構成を図２３に基づいて説明する。本実施形態１５におけるマルチレベル電力変換装置は、各相共通の直流電圧源ＤＣＣ１，ＤＣＣ２，第１，第２基本セル１０ａ，１０ｂを備え、各相にそれぞれ設けられた相モジュールにより、電圧を選択して出力端子Ｕ，Ｖ，Ｗから出力する。
【０１７４】
以下、具体的な回路構成をＵ相を例にとって説明する。直流電圧源ＤＣＣ１，ＤＣＣ２と基本セル１０ａ，１０ｂとの接続については、実施形態１４と同様である。
【０１７５】
各相の相モジュールには、半導体素子Ｓｆ２ａの一端と、半導体素子Ｓｆ３ａ，Ｓｆ４ａの共通接続点と、半導体素子Ｓｆ３ｂ，Ｓｆ４ｂの共通接続点と、半導体素子Ｓｆ１ｂの一端と、半導体素子Ｓｆ１ａ，Ｓｆ２ｂの共通接続点と、が入力端子として接続される。
【０１７６】
前記相モジュールは、半導体素子Ｓｆ２ａの一端にスイッチング素子Ｓｕ１ａの一端を接続、半導体素子Ｓｆ１ｂの一端にスイッチング素子Ｓｕ１ｂを接続する。半導体素子Ｓｆ３ａ，Ｓｆ４ａの共通接続点にスイッチング素子Ｓｕ２ａの一端を接続し、半導体素子Ｓｆ３ｂ，Ｓｆ４ｂの共通接続点にスイッチング素子Ｓｕ２ｂを接続する。
【０１７７】
スイッチング素子Ｓｕ１ａとＳｕ２ａ，Ｓｕ１ｂとＳｕ２ｂの他端同士を接続し、スイッチング素子Ｓｕ１ａとＳｕ２ａ，Ｓｕ１ｂとＳｕ２ｂの共通接続点にスイッチング素子Ｓｕ３ａ，Ｓｕ３ｂの一端を接続する。
【０１７８】
スイッチング素子Ｓｕ３ａの他端に、スイッチング素子Ｓｕ４ａを接続し、スイッチング素子Ｓｕ３ｂの他端とスイッチング素子Ｓｕ５ａを接続する。ここで、スイッチング素子Ｓｕ４ａ，Ｓｕ４ｂ，Ｓｕ５ｂ，Ｓｕ５ａを直列接続して直列回路を構成している。
【０１７９】
半導体素子Ｓｆ１ａと半導体素子Ｓｆ２ｂの共通接続点に、ダイオードＤｕ１ａのカソードとダイオードＤｕ２ａのアノードを接続し、ダイオードＤｕ１ａとダイオードＤｕ２ａに対して並列にスイッチング素子Ｓｕ４ａ，Ｓｕ４ｂ，Ｓｕ５ｂ，Ｓｕ５ａを直列接続した直列回路が接続される。なお、ダイオードＤｕ１ａ，Ｄｕ２ａ，スイッチング素子Ｓｕ４ａ，Ｓｕ５ａには、耐電圧のために、ダイオードＤｕ１ｂ，Ｄｕ２ｂ，スイッチング素子Ｓｕ４ｂ，Ｓｕ５ｂが直列接続される。
【０１８０】
スイッチング素子Ｓｕ４ｂ，Ｓｕ５ｂの共通接続点を出力端子とし、各スイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位を出力端子から出力する。
【０１８１】
なお、Ｖ相，Ｗ相についても同様に構成される。
【０１８２】
このような回路構成において、直流電圧源ＤＣＣ１，ＤＣＣ２の電圧を２Ｅ，フライングキャパシタＦＣ１，ＦＣ２の電圧をＥに制御することにより、出力端子Ｕ，Ｖ，Ｗから２Ｅ，Ｅ，０，−Ｅ，−２Ｅの５レベルの相電圧を出力できる。Ｕ相の代表的なスイッチングパターンを図２４に示す。図中の○は導通している半導体素子，スイッチング素子を表す。図２４に示した経路で２Ｅ，Ｅ，０，−Ｅ，−２Ｅの５レベルの相電圧を出力することが可能である。
【０１８３】
本実施形態１４では、使用するスイッチング素子（半導体素子を含む）の数を３８個に削減できる。（図３０の従来回路のスイッチング素子の数は４８個である。図３１の従来回路のスイッチング素子の数は４４個である。）さらに、スイッチング素子を駆動するためのゲート駆動回路などを削減できるため、低コスト化を実現できる。
【０１８４】
また、基本セル１０ａ，１０ｂを使用し基本セル１０ａ，１０ｂから出力される電圧レベルをＥ，−Ｅに限定することにより、充放電の自由度を確保できるため、制御の簡易化を図ることが可能となる。
【０１８５】
また、図３３の回路と比較して共通部の損失低減が見込まれる。
【０１８６】
［実施形態１６］
本実施形態１６におけるマルチレベル電力変換装置の回路構成を図２５に示す。以下、本実施形態１６におけるマルチレベル電力変換装置の回路構成を図２５に基づいて説明する。本実施形態１６におけるマルチレベル電力変換装置は、各相共通の直流電圧源ＤＣＣ１，ＤＣＣ２，第１，第２基本セル１０ａ，１０ｂを備え、各相にそれぞれ設けられた相モジュールにより、電圧を選択して出力端子Ｕ，Ｖ，Ｗから出力する。
【０１８７】
以下、具体的な回路構成をＵ相を例にとって説明する。直流電圧源ＤＣＣ１，ＤＣＣ２と基本セル１０ａ，１０ｂとの接続については、実施形態１４，１５と同様である。
【０１８８】
各相の相モジュールには、半導体素子Ｓｆ２ａの一端と、半導体素子Ｓｆ３ａ，Ｓｆ４ａの共通接続点と、半導体素子Ｓｆ３ｂ，Ｓｆ４ｂの共通接続点と、半導体素子Ｓｆ１ｂの一端と、半導体素子Ｓｆ１ａ，Ｓｆ２ｂの共通接続点と、が入力端子として接続される。
【０１８９】
前記相モジュールは、半導体素子Ｓｆ２ａの一端にスイッチング素子Ｓｕ１ａの一端を接続し、半導体素子Ｓｆ１ｂの一端にスイッチング素子Ｓｕ１ｂを接続する。半導体素子Ｓｆ３ａ，Ｓｆ４ａの共通接続点にスイッチング素子Ｓｕ２ａの一端を接続し、半導体素子Ｓｆ３ｂ，Ｓｆ４ｂの共通接続点にスイッチング素子Ｓｕ２ｂを接続する。
【０１９０】
スイッチング素子Ｓｕ１ａとＳｕ２ａ，Ｓｕ１ｂとＳｕ２ｂの他端同士を接続し、スイッチング素子Ｓｕ１ａとＳｕ２ａ，Ｓｕ１ｂとＳｕ２ｂの共通接続点にスイッチング素子Ｓｕ３ａ，Ｓｕ３ｂの一端を接続する。
【０１９１】
半導体素子Ｓｆ１ａと半導体素子Ｓｆ２ｂの共通接続点に双方向スイッチの一端を接続し、双方向スイッチの他端とスイッチング素子Ｓｕ３ａ，Ｓｕ３ｂの他端を接続する。本実施形態１６では、スイッチング素子Ｓｕ４，Ｓｕ５を逆接続することにより、双方向スイッチが構成されている。スイッチング素子Ｓｕ３ａ，Ｓｕ３ｂと、双方向スイッチの共通接続点を出力端子とし、各スイッチング素子（半導体素子を含む）を選択的にＯＮ，ＯＦＦ制御することにより、前記入力端子のうち何れかの端子の電位を出力端子から出力する。
【０１９２】
なお、Ｖ相，Ｗ相についても同様に構成される。
【０１９３】
このような回路構成において、直流電圧源ＤＣＣ１，ＤＣＣ２の電圧を２Ｅ，フライングキャパシタＦＣ１，ＦＣ２の電圧をＥに制御することにより、出力端子Ｕ，Ｖ，Ｗから２Ｅ，Ｅ，０，−Ｅ，−２Ｅの５レベルの相電圧を出力できる。Ｕ相の代表的なスイッチングパターンを図２６に示す。図中の○は導通している半導体素子，スイッチング素子を表す。図２６に示した経路で２Ｅ，Ｅ，０，−Ｅ，−２Ｅの５レベルの相電圧を出力することが可能である。
【０１９４】
本実施形態１６では、使用するスイッチング素子（半導体素子を含む）の数を３２個に削減できる。さらに、スイッチング素子を駆動するためのゲート駆動回路などを削減できるため、低コスト化を実現できる。
【０１９５】
また、基本セル１０ａ，１０ｂを使用し、基本セル１０ａ，１０ｂから出力される電圧レベルをＥ，−Ｅに限定することにより、充放電の自由度を確保できるため、制御の簡易化を図ることが可能となる。
【０１９６】
［実施形態１７］
本実施形態１７におけるマルチレベル電力変換装置の回路構成を図２７示す。この回路は、フライングキャパシタＦＣ１〜ＦＣＮを三相で共通化している。
【０１９７】
図２７のマルチレベル電力変換装置は、直流電圧源ＤＣＣ１〜ＤＣＣＮと、図１８の基本セルをＮ段に拡張した回路と、Ｍ相の相モジュールを用いてＭ相Ｎ段に構成している。なお、Ｎ≧２，Ｍ≧３である。また、実施形態１４，１５，１６は図２７の回路においてＮ＝２、Ｍ＝３としたものである。
【０１９８】
各相共通のＮ個の直流電圧源ＤＣＣ１〜ＤＣＣＮを直列に接続する。直流電圧源ＤＣＣ１〜ＤＣＣＮの正極端に半導体素子Ｓｆ１ａ〜Ｓｆ１ｎの一端が接続され、直流電圧源ＤＣＣ１〜ＤＣＣＮの負極端に半導体素子Ｓｆ２ａ〜Ｓｆ２ｎの一端が接続される。基本セル１０ａ〜１０ｎの構成は実施形態１４と同様である。
【０１９９】
基本セル１０ａ〜１０ｎの端子１，２，３，…，２Ｎ−１，２Ｎ，２Ｎ＋１を相モジュールの入力端子とする。なお、端子３,端子２Ｎ−１は必ずしも各相モジュールに接続しなくてもよい。実施形態１４は、図２７の端子３および端子２Ｎ−１を各相モジュールに接続していない例である。
【０２００】
ここで、直流電圧源ＤＣＣ１〜ＤＣＣＮの電圧を２Ｅとし、フライングキャパシタＦＣ１〜ＦＣＮの電圧をＥに制御すると、２Ｎ＋１レベルの相電圧を出力することができる。
【０２０１】
相モジュールの例を図２８に示す。図２８（ａ）は図１３（ｃ）と同様であり、図２８（ｄ）は図１３（ｄ）と同様である。
【０２０２】
図２８（ｂ）は、端子１，２，２Ｎ，２Ｎ＋１にスイッチング素子Ｓ１ａ，Ｓ２ａ，Ｓ２ｂ，Ｓ１ｂの一端を接続し、隣り合う２つのスイッチング素子Ｓ１ａとＳ２ａ，Ｓ２ｂとＳ１ｂの他端同士を接続し、他端同士を接続したスイッチング素子Ｓ１ａとＳ２ａ，Ｓ２ｂとＳ１ｂの共通接続点にスイッチング素子Ｓ３ａ，Ｓ３ｂの一端を接続する。
【０２０３】
スイッチング素子Ｓ３ａの他端に、スイッチング素子Ｓ４ａとスイッチング素子Ｓ５ａを直列接続した直列回路の一端を接続し、スイッチング素子Ｓ３ｂの他端に、スイッチング素子Ｓ４ｂとスイッチング素子Ｓ５ｂとを直列接続した直列回路を接続する。
【０２０４】
端子３，２Ｎ−１には、ダイオードＤ１１，Ｄ１ｎのカソードとダイオードＤ２１，Ｄ２ｎのアノードが接続される。ダイオードＤ１１とＤ２１，Ｄ１ｎとＤ２ｎには、並列にスイッチング素子Ｓ４ａとＳ５ａとを直列接続した直列回路，Ｓ４ｂとＳ５ｂとを直列接続した直列回路が接続される。スイッチング素子Ｓ４ａとＳ５ａ，Ｓ４ｂとＳ５ｂの共通接続点にスイッチング素子Ｓ８，Ｓ７の一端が接続される。スイッチング素子Ｓ７，Ｓ８の他端同士を接続し、その共通接続点を出力端子とする。
【０２０５】
実施形態１５では、端子３と端子２Ｎ−１を一つとし、スイッチング素子Ｓ４ｂ，Ｓ５ｂの共通接続点を出力端子Ｕとしている。また、耐電圧化のために、ダイオードＤｕ１ａとＤｕ１ｂ，Ｄｕ２ａとＤｕ２ｂ，Ｓｕ４ａとＳｕ４ｂ，Ｓｕ５ａとＳｕ５ｂを直列接続している。
【０２０６】
図２８（ｃ）は、端子１，２Ｎ＋１にスイッチング素子Ｓ１ａ，Ｓ１ｂの一端を接続し、端子２，２Ｎにスイッチング素子Ｓ２ａ，Ｓ２ｂの一端を接続し、スイッチング素子Ｓ１ａとＳ２ａ，Ｓ１ｂとＳ２ｂの他端同士を接続し、スイッチング素子Ｓ１ａとＳ２ａ，Ｓ１ｂとＳ２ｂの共通接続点にスイッチング素子３ａ，３ｂの一端を接続する。
【０２０７】
また、端子３，２Ｎ−１に双方向スイッチの一端を接続し、双方向スイッチの他端とスイッチング素子Ｓ３ａ，Ｓ３ｂの他端を接続し、スイッチング素子Ｓ３ａ，Ｓ３ｂと、双方向スイッチの共通接続点を出力端子とする。なお、実施形態１６では、端子３と２Ｎ−１を１つとしている。
【０２０８】
相モジュールは、その内部のスイッチング素子のＯＮ／ＯＦＦ動作によって、入力端子１，２，…，２Ｎ＋１のいずれかを出力端子ＯＵＴに選択接続する機能を持つ。
【０２０９】
また、図２７に示すように直流電圧源ＤＣＣ１〜ＤＣＣＮから各相の相モジュールへ入力するまでの回路群（すなわち、直流電圧源ＤＣＣ１〜ＤＣＣＮと基本セル１０ａ〜１０ｎ）を、直流電圧群１〜Ｎとする。図２７において、１つの直流電圧群１〜Ｎから相モジュールへ入力される電圧レベルは、０，Ｅ，２Ｅの３レベルである。（電圧基準点は、直流電圧群の直流電圧源ＤＣＣ１〜ＤＣＣＮの負極端子とする。）
また、ある直流電圧群の電圧レベル２Ｅと、その１つ上段の直流電圧群の電圧レベル０は、相モジュールの出力端子から見ると同じ相電圧となる。直流電圧群がＮ段ある構成では、上記のように電圧レベルが重なる部位が（Ｎ−１）箇所ある。したがって、図２７において、出力端子ＯＵＴ１〜ＯＵＴＭには、（３Ｎ−（Ｎ−１））＝（２Ｎ＋１）レベルの電圧を出力できる。
【０２１０】
実施形態１４は図２８（ｄ）の相モジュール、実施形態１５は図２８（ｂ）の相モジュール、実施形態１６は図２８（ｃ）の相モジュールを使用した場合の例である。実施形態１４〜１６の直流電圧群数Ｎ＝２なので、出力電圧のレベル数は５レベルとなっている。
【符号の説明】
【０２１１】
ＤＣＣ１〜ＤＣＣ２Ｎ＋２…直流電圧源
ＦＣ１〜ＦＣ４Ｎ…フライングキャパシタ
ＦＣ１ｕ，ＦＣ１ｖ，ＦＣ１ｗ…キャパシタ
Ｓｕ１〜Ｓｕ１６，Ｓｖ１〜Ｓｖ１６，Ｓｗ１〜Ｓｗ１６…スイッチング素子
【図１】
2015047056.tif 000007
【図２】
2015047056.tif 000008
【図３】
2015047056.tif 000009
【図４】
2015047056.tif 000010
【図５】
2015047056.tif 000011
【図６】
2015047056.tif 000012
【図７】
2015047056.tif 000013
【図８】
2015047056.tif 000014
【図９】
2015047056.tif 000015
【図１０】
2015047056.tif 000016
【図１１】
2015047056.tif 000017
【図１２】
2015047056.tif 000018
【図１３】
2015047056.tif 000019
【図１４】
2015047056.tif 000020
【図１５】
2015047056.tif 000021
【図１６】
2015047056.tif 000022
【図１７】
2015047056.tif 000023
【図１８】
2015047056.tif 000024
【図１９】
2015047056.tif 000025
【図２０】
2015047056.tif 000026
【図２１】
2015047056.tif 000027
【図２２】
2015047056.tif 000028
【図２３】
2015047056.tif 000029
【図２４】
2015047056.tif 000030
【図２５】
2015047056.tif 000031
【図２６】
2015047056.tif 000032
【図２７】
2015047056.tif 000033
【図２８】
2015047056.tif 000034
【図２９】
2015047056.tif 000035
【図３０】
2015047056.tif 000036
【図３１】
2015047056.tif 000037
【図３２】
2015047056.tif 000038
【図３３】
2015047056.tif 000039