(57)【要約】【課題】  異常状態が互いに影響する影響範囲に含まれる複数の筐体において、他筐体の複数の情報処理装置の状態を、自筐体の複数の情報処理装置で検出し、電源を遮断する。【解決手段】  情報処理システムは、複数の他の筐体と、複数の他の筐体にそれぞれ内蔵された複数の他の情報処理装置の各々と通信経路を介してそれぞれ接続された複数の情報処理装置を内蔵する筐体とを有し、各情報処理装置は、複数の他の筐体のうち、他の筐体が内蔵する全ての情報処理装置が停止した場合、自筐体が内蔵する全ての情報処理装置が所定の影響を受ける影響範囲に属する対象筐体が内蔵する全ての対象情報処理装置の対象通信経路の接続状態を検出する検出部と、検出部が検出する全ての対象通信経路の接続状態を示す接続状態情報を保持する保持部と、保持部が保持した接続状態情報に基づき、自装置の電源を制御する制御部を有する。【選択図】    図１
2015156102.tif 000002
【特許請求の範囲】
【請求項１】
複数の他の筐体と、前記複数の他の筐体にそれぞれ内蔵された複数の他の情報処理装置の各々と通信経路を介してそれぞれ接続された複数の情報処理装置を内蔵する筐体とを有する情報処理システムにおいて、
前記複数の情報処理装置の各々は、
前記複数の他の筐体のうち、他の筐体が内蔵する複数の他の情報処理装置が全て停止した場合、自筐体が内蔵する複数の情報処理装置の全てが所定の影響を受ける影響範囲に属する対象筐体が内蔵する複数の対象情報処理装置との全ての対象通信経路の接続状態を検出する検出部と、
前記検出部が検出する前記全ての対象通信経路の接続状態を示す接続状態情報を保持する保持部と、
前記保持部が保持した接続状態情報に基づき、自装置の電源を制御する制御部を有することを特徴とする情報処理システム。
【請求項２】
前記情報処理システムはさらに、
前記筐体が内蔵する複数の情報処理装置を冷却する冷却装置を有し、
前記影響範囲に属する対象筐体は、
前記複数の他の筐体のうち、前記冷却装置がさらに冷却を行う他の筐体であることを特徴とする請求項１記載の情報処理システム。
【請求項３】
前記情報処理システムはさらに、
前記筐体と前記冷却装置との間、および、前記対象筐体と前記冷却装置との間が冷却管を介してそれぞれ接続されることを特徴とする請求項２記載の情報処理システム。
【請求項４】
前記制御部は、
前記保持部が保持した接続状態情報が、前記全ての対象通信経路が接続断状態であることを示す場合、自装置の電源を遮断することを特徴とする請求項１乃至３のいずれか１項に記載の情報処理システム。
【請求項５】
前記複数の情報処理装置のそれぞれは、さらに、
前記保持部が保持した接続状態情報をマスクするマスク情報を保持するマスク情報保持部と、
前記マスク情報保持部が保持したマスク情報に基づき、前記保持部が保持した接続状態情報をマスクするマスク部を有し、
前記制御部は、
前記マスク部がマスクした後の接続状態情報に基づき、自装置の電源を制御することを特徴とする請求項１乃至４のいずれか１項に記載の情報処理システム。
【請求項６】
所定の影響を受ける影響範囲に属する対象筐体が内蔵する複数の対象情報処理装置に対応するマスク情報保持部は、前記マスク部に接続状態情報をマスクさせないマスク情報を保持し、
所定の影響を受ける影響範囲に属さない非対象筐体が内蔵する複数の非対象情報処理装置に対応するマスク情報保持部は、前記マスク部に接続状態情報をマスクさせるマスク情報を保持することを特徴とする請求項５記載の情報処理システム。
【請求項７】
前記情報処理システムはさらに、
前記冷却装置が冷却を行う他の筐体の冷却の異常を検出するセンサを有し、
他の筐体が内蔵する複数の他の情報処理装置は、前記センサが検出した異常に基づいて複数の他の情報処理装置のそれぞれの電源を遮断する制御部を有することを特徴とする請求項２乃至６のいずれか１項に記載の情報処理システム。
【請求項８】
複数の他の筐体と、前記複数の他の筐体にそれぞれ内蔵された複数の他の情報処理装置の各々と通信経路を介してそれぞれ接続された複数の情報処理装置を内蔵する筐体とを有する情報処理システムの制御方法において、
前記複数の情報処理装置の各々が有する検出部が、前記複数の他の筐体のうち、他の筐体が内蔵する複数の他の情報処理装置が全て停止した場合、自筐体が内蔵する複数の情報処理装置の全てが所定の影響を受ける影響範囲に属する対象筐体が内蔵する複数の対象情報処理装置との全ての対象通信経路の接続状態を検出し、
前記複数の情報処理装置の各々が有する保持部が、前記検出部が検出する前記全ての対象通信経路の接続状態を示す接続状態情報を保持し、
前記複数の情報処理装置の各々が有する制御部が、前記保持部が保持した接続状態情報に基づき、自装置の電源を制御することを特徴とする情報処理システムの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理システムおよび情報処理システムの制御方法に関する。
【背景技術】
【０００２】
従来、複数のプロセッサを並列に動作させることで、情報処理の能力を向上させる情報処理システムが提案されている。この種の情報処理システムでは、プロセッサに発生するエラーを示すエラー情報が格納されるレジスタが設けられる。監視部は、システムの再起動時にレジスタを参照し、レジスタの内容にエラー情報が含まれる場合、エラーを発生したプロセッサへの電源電圧の供給を停止する（例えば、特許文献１参照）。
【０００３】
また、複数の論理パッケージと電源ユニットとが複数の筐体の各々に収納される並列計算機システムでは、例えば、所定数の論理パッケージ毎に電源ユニットが配置される。筐体内の動作を制御するソフトウェアは、論理パッケージの１つが故障した場合、故障した論理パッケージとともに共通の電源電圧を受ける論理パッケージを特定し、特定した論理パッケージに対して退避処理を実行した後、電源ユニットの動作を停止する。そして、動作を停止していない電源ユニットに接続される論理パッケージを動作させながら、並列計算機システムの保守が実行される（例えば、特許文献２参照）。
【０００４】
さらに、コンピュータ装置に搭載される結露センサにより、コンピュータ装置に発生する結露を検出し、コンピュータ装置への電源の供給を停止することで、結露による故障の発生が抑制される（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−５３３２９号公報
【特許文献２】特開平７−２１９６８４号公報
【特許文献３】特開平２−１２１０１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
例えば、複数の情報処理装置を内蔵する複数の筐体が、情報処理装置を冷却する冷却装置を共有する場合、他の筐体で発生した結露等の異常は、自筐体にも影響し、自筐体に結露が発生する可能性がある。このため、結露等の影響を受ける影響範囲に属する他の筐体に内蔵される所定数の情報処理装置の電源が結露等の原因で遮断された場合、自筐体に内蔵される情報処理装置の電源を遮断することが望ましい。一方、冷却装置を共有しない筐体は、他筐体で発生した結露等の異常の影響を受けないため、内蔵する情報処理装置の電源を遮断せず、動作を継続させることが可能である。
【０００７】
しかしながら、異常状態が互いに影響する影響範囲に含まれる複数の筐体において、他筐体に内蔵される情報処理装置のそれぞれの状態を、自筐体に内蔵される情報処理装置のそれぞれで検出し、電源を遮断する手法は提案されていない。
【０００８】
本件開示の情報処理システムおよび情報処理システムの制御方法は、異常状態が互いに影響する影響範囲に含まれる複数の筐体において、他筐体の複数の情報処理装置の状態を、自筐体の複数の情報処理装置で検出し、電源を遮断することを目的とする。
【課題を解決するための手段】
【０００９】
一つの観点によれば、複数の他の筐体と、複数の他の筐体にそれぞれ内蔵された複数の他の情報処理装置の各々と通信経路を介してそれぞれ接続された複数の情報処理装置を内蔵する筐体とを有する情報処理システムでは、複数の情報処理装置の各々は、複数の他の筐体のうち、他の筐体が内蔵する複数の他の情報処理装置が全て停止した場合、自筐体が内蔵する複数の情報処理装置の全てが所定の影響を受ける影響範囲に属する対象筐体が内蔵する複数の対象情報処理装置との全ての対象通信経路の接続状態を検出する検出部と、検出部が検出する全ての対象通信経路の接続状態を示す接続状態情報を保持する保持部と、保持部が保持した接続状態情報に基づき、自装置の電源を制御する制御部を有する。
【００１０】
別の観点によれば、複数の他の筐体と、複数の他の筐体にそれぞれ内蔵された複数の他の情報処理装置の各々と通信経路を介してそれぞれ接続された複数の情報処理装置を内蔵する筐体とを有する情報処理システムの制御方法では、複数の情報処理装置の各々が有する検出部が、複数の他の筐体のうち、他の筐体が内蔵する複数の他の情報処理装置が全て停止した場合、自筐体が内蔵する複数の情報処理装置の全てが所定の影響を受ける影響範囲に属する対象筐体が内蔵する複数の対象情報処理装置との全ての対象通信経路の接続状態を検出し、複数の情報処理装置の各々が有する保持部が、検出部が検出する全ての対象通信経路の接続状態を示す接続状態情報を保持し、複数の情報処理装置の各々が有する制御部が、保持部が保持した接続状態情報に基づき、自装置の電源を制御する。
【発明の効果】
【００１１】
本件開示の情報処理システムおよび情報処理システムの制御方法は、異常状態が互いに影響する影響範囲に含まれる複数の筐体において、他筐体の複数の情報処理装置の状態を、自筐体の複数の情報処理装置で検出し、電源を遮断することができる。
【図面の簡単な説明】
【００１２】
【図１】情報処理システムおよび情報処理システムの制御方法の一実施形態を示す図である。
【図２】図１に示す情報処理システムの動作の例を示す図である。
【図３】図１に示す情報処理システムの動作の別の例を示す図である。
【図４】情報処理システムおよび情報処理システムの制御方法の別の実施形態を示す図である。
【図５】図４に示すノード間の接続仕様の例を示す図である。
【図６】図４に示すノードの例を示す図である。
【図７】図６に示す構成表の例を示す図である。
【図８】図４に示す制御部の例を示す図である。
【図９】図８に示すマスク部、レジスタ部および集約部の例を示す図である。
【図１０】図４に示す情報処理システムの動作の例を示す図である。
【図１１】図４に示す情報処理システムの動作の別の例を示す図である。
【図１２】図４に示す情報処理システムの動作のさらなる別の例を示す図である。
【図１３】図４に示す情報処理システムの動作のさらなる別の例を示す図である。
【図１４】図４に示す各ノードの動作の例を示す図である。
【図１５】図４に示す制御部の動作の例を示す図である。
【図１６】情報処理システムおよび情報処理システムの制御方法の別の実施形態における制御部の例を示す図である。
【図１７】図１６に示すレジスタ部および集約部の例を示す図である。
【図１８】図１６に示す制御部の動作の例を示す図である。
【発明を実施するための形態】
【００１３】
以下、図面を用いて実施形態を説明する。
【００１４】
図１は、情報処理システムおよび情報処理システムの制御方法の一実施形態を示す。図１に示す情報処理システムＳＹＳ１は、情報処理装置ＩＰＥ（ＩＰＥ１、ＩＰＥ２、ＩＰＥ３、ＩＰＥ４、ＩＰＥ５、ＩＰＥ６）が内蔵された複数の筐体ＣＳ（ＣＳ１、ＣＳ２、ＣＳ３）を有する。例えば、筐体ＣＳ２、ＣＳ３は、冷却管Ｐ（Ｐ２、Ｐ３）を介して筐体ＣＳ２、ＣＳ３に共通の冷却装置ＣＤＵ２に接続される。筐体ＣＳ１は、冷却管Ｐ（Ｐ１）を介して、冷却装置ＣＤＵ２と異なる冷却装置ＣＤＵ１に接続される。各冷却装置ＣＤＵ１、ＣＤＵ２は、冷却水等のクーラントを冷却管Ｐ内に循環させ、情報処理装置ＩＰＥを冷却する。なお、各冷却装置ＣＤＵ１、ＣＤＵ２は、３以上の筐体ＣＳに共通に設けられてもよい。また、各筐体ＣＳは、装置架またはロッカーでもよい。
【００１５】
情報処理装置ＩＰＥ３は、情報が伝送される通信経路ＣＬ（ＣＬ１、ＣＬ３）を介して情報処理装置ＩＰＥ１、ＩＰＥ５のそれぞれに接続される。情報処理装置ＩＰＥ４は、情報が伝送される通信経路ＣＬ（ＣＬ２、ＣＬ４）を介して情報処理装置ＩＰＥ２、ＩＰＥ６のそれぞれに接続される。
【００１６】
各情報処理装置ＩＰＥは、検出部ＤＥＴ（ＤＥＴ１、ＤＥＴ２、ＤＥＴ３、ＤＥＴ４、ＤＥＴ５、ＤＥＴ６）、保持部ＨＬＤ（ＨＬＤ１、ＨＬＤ２、ＨＬＤ３、ＨＬＤ４、ＨＬＤ５、ＨＬＤ６）を有する。また、各情報処理装置ＩＰＥは、制御部ＣＮＴ（ＣＮＴ１、ＣＮＴ２、ＣＮＴ３、ＣＮＴ４、ＣＮＴ５、ＣＮＴ６）を有する。例えば、各情報処理装置ＩＰＥは、ＣＰＵ（Central Processing Unit）等のプロセッサと、自筐体ＣＳに内蔵される情報処理装置ＩＰＥおよび他筐体ＣＳに内蔵される情報処理装置ＩＰＥとの間で通信する機能を有するコントローラとを有する。
【００１７】
各検出部ＤＥＴは、検出部ＤＥＴを含む情報処理装置ＩＰＥを内蔵する筐体ＣＳに接続された通信経路ＣＬの接続状態を検出することで、冷却装置ＣＤＵを共有する他の筐体に内蔵される情報処理装置ＩＰＥが停止したことを検出する。例えば、検出部ＤＥＴ３は、通信経路ＣＬ３の接続状態を検出し、検出した通信経路ＣＬ３の接続状態を検出部ＤＥＴ４に通知し、検出部ＤＥＴ４が検出した通信経路ＣＬ４の接続状態を受ける。同様に、検出部ＤＥＴ４は、通信経路ＣＬ４の接続状態を検出し、検出した通信経路ＣＬ４の接続状態を検出部ＤＥＴ３に通知し、検出部ＤＥＴ３が検出した通信経路ＣＬ３の接続状態を受ける。
【００１８】
筐体ＣＳ２が内蔵する情報処理装置ＩＰＥ３、ＩＰＥ４は、筐体ＣＳ１、ＣＳ３のうち、冷却装置ＣＤＵ２を共有する筐体ＣＳ３が内蔵する情報処理装置ＩＰＥ５、ＩＰＥ６が停止した場合、所定の影響を受ける場合がある。例えば、冷却装置ＣＤＵ２の異常によりクーラントの過冷却が発生し、冷却管Ｐ３に結露が発生した場合、情報処理装置ＩＰＥ５、ＩＰＥ６の電源は遮断される。この場合、冷却管Ｐ２内を循環するクーラントも過冷却され、冷却管Ｐ２に結露が発生する可能性が高い。このため、筐体ＣＳ２に内蔵される情報処理装置ＩＰＥ３、ＩＰＥ４は、検出部ＤＥＴ３、ＤＥＴ４が通信経路ＣＬ３、ＣＬ４の接続状態（通信状態）の遮断を検出したことに基づいて停止（例えば、電源ＰＳの遮断）されることが望ましい。
【００１９】
一方、冷却装置ＣＤＵ１の異常により冷却管Ｐ１に結露が発生し、情報処理装置ＩＰＥ１、ＩＰＥ２が停止した場合、通信経路ＣＬ１、ＣＬ２を介した情報処理装置ＩＰＥ１、ＩＰＥ２から情報処理装置ＩＰＥ３、ＩＰＥ４への通信は遮断される。しかしながら、冷却装置ＣＤＵ１を共有しない情報処理装置ＩＰＥ３、ＩＰＥ４は、冷却管Ｐ１の結露の影響を受けない。このため、情報処理装置ＩＰＥ３、ＩＰＥ４は、検出部ＤＥＴ３、ＤＥＴ４が通信経路ＣＬ１、ＣＬ２の接続状態（通信状態）の遮断を検出した場合、動作を継続しても問題ない。
【００２０】
なお、冷却管Ｐ３の破損によりクーラントが漏水した場合、冷却管Ｐ２内を循環するクーラントが無くなるおそれがあるため、情報処理装置ＩＰＥ３、ＩＰＥ４は、情報処理装置ＩＰＥ５、ＩＰＥ６とともに停止されることが望ましい。一方、冷却管Ｐ１の破損によりクーラントが漏水した場合、冷却装置ＣＤＵ１を共有しない情報処理装置ＩＰＥ３、ＩＰＥ４は、冷却管Ｐ１の破損の影響を受けないため、動作を継続しても問題ない。さらに、冷却装置ＣＤＵ２が故障により停止した場合、情報処理装置ＩＰＥ３、ＩＰＥ４は、情報処理装置ＩＰＥ５、ＩＰＥ６とともに停止されることが望ましい。一方、冷却装置ＣＤＵ１が故障により停止した場合、情報処理装置ＩＰＥ３、ＩＰＥ４は、冷却装置ＣＤＵ１が故障の影響を受けないため、動作を継続しても問題ない。
【００２１】
このように、検出部ＤＥＴ３、ＤＥＴ４は、情報処理装置ＩＰＥ５、ＩＰＥ６が停止した場合に情報処理装置ＩＰＥ３、ＩＰＥ４が所定の影響を受ける影響範囲に属する対象筐体ＣＳ３との対象通信経路ＣＬ３、ＣＬ４の接続状態を検出する。換言すれば、検出部ＤＥＴ３、ＤＥＴ４は、筐体ＣＳ２と同じ運用条件で運用される筐体ＣＳ３の情報処理装置ＩＰＥ５、ＩＰＥ６が停止した場合、運用条件が同じ対象筐体ＣＳ３との対象通信経路ＣＬ３、ＣＬ４の接続状態を検出する。図１に示す例では、運用条件は、共通の冷却装置ＣＤＵ２を用いるという冷却条件である。
【００２２】
なお、検出部ＤＥＴ３、ＤＥＴ４は、情報処理装置ＩＰＥ１、ＩＰＥ２が停止した場合に、情報処理装置ＩＰＥ３、ＩＰＥ４が所定の影響を受ける影響範囲に属さない筐体ＣＳ１との通信経路ＣＬ１、ＣＬ２の接続状態の検出をマスクしてもよい。検出部ＤＥＴ３、ＤＥＴ４が対象通信経路ＣＬ１、ＣＬ２の接続状態（通信状態）の遮断を検出した場合、情報処理装置ＩＰＥ３、ＩＰＥ４は停止せず、動作を継続する。なお、検出部ＤＥＴ３、ＤＥＴ４は、通信経路ＣＬ１、ＣＬ２の接続状態を検出する機能を省いてもよい。
【００２３】
各保持部ＨＬＤ３、ＨＬＤ４は、各検出部ＤＥＴ３、ＤＥＴ４が検出する通信経路である対象通信経路ＣＬ３、ＣＬ４の接続状態を示す接続状態情報（接続状態または遮断状態のいずれかを示す）を保持する。例えば、検出部ＤＥＴ３は、検出部ＤＥＴ４が検出する対象通信経路ＣＬ４の接続状態情報を検出部ＤＥＴ４を介して受け、検出部ＤＥＴ４は、検出部ＤＥＴ３が検出する対象通信経路ＣＬ３の接続状態情報を検出部ＤＥＴ３を介して受ける。
【００２４】
なお、各保持部ＨＬＤ３、ＨＬＤ４は、各検出部ＤＥＴ３、ＤＥＴ４が検出する通信経路ＣＬ１、ＣＬ２の接続状態を示す接続状態情報を保持してもよい。但し、通信経路ＣＬ１、ＣＬ２は、所定の影響を受ける影響範囲に属さない筐体ＣＳ１に接続されており、対象通信経路でないため、通信経路ＣＬ１、ＣＬ２の接続状態を示す接続状態情報は使用されない。
【００２５】
各制御部ＣＮＴ３、ＣＮＴ４は、保持部ＨＬＤ３、ＨＬＤ４が保持した接続状態情報に基づき、情報処理装置ＩＰＥ３、ＩＰＥ４の電源ＰＳ３、ＰＳ４のそれぞれを制御する。例えば、各制御部ＣＮＴ３、ＣＮＴ４は、保持部ＨＬＤ３、ＨＬＤ４に保持された接続状態情報が、対象通信経路ＣＬ３、ＣＬ４の接続断状態を示す場合、情報処理装置ＩＰＥ３、ＩＰＥ４の電源ＰＳ３、ＰＳ４を遮断する。特に限定されないが、各制御部ＣＮＴ３、ＣＮＴ４は、電源ＰＳ３、ＰＳ４を情報処理装置ＩＰＥ３、ＩＰＥ４に供給する経路に設けられたスイッチＳＷ３、ＳＷ４を遮断状態に設定することにより電源ＰＳ３、ＰＳ４を遮断する。
【００２６】
なお、例えば、検出部ＤＥＴ１、ＤＥＴ２および検出部ＤＥＴ５、ＤＥＴ６は、検出部ＤＥＴ３、ＤＥＴ４と同様の機能を有してもよく、保持部ＨＬＤ１、ＨＬＤ２および保持部ＨＬＤ５、ＨＬＤ６は、保持部ＨＬＤ３、ＨＬＤ４と同様の機能を有してもよい。また、制御部ＣＮＴ１、ＣＮＴ２および制御部ＣＮＴ５、ＣＮＴ６は、制御部ＣＮＴ３、ＣＮＴ４と同様の機能を有してもよい。
【００２７】
図２は、図１に示す情報処理システムＳＹＳ１の動作の例を示す。この例では、筐体ＣＳ３内の異常により、筐体内ＣＳ３内の一部の情報処理装置ＩＰＥ５の電源ＰＳ５が遮断される。電源ＰＳ５の遮断により、通信経路ＣＬ３の通信が遮断される（図２のＸ印）。図中の太い矢印は、動作の流れを示す。
【００２８】
検出部ＤＥＴ３は、情報処理装置ＩＰＥ５に接続された通信経路ＣＬ３が接続断状態であることを検出し、保持部ＨＬＤ３に接続状態情報を書き込む（図２（ａ）、（ｂ））。また、検出部ＤＥＴ３は、通信経路ＣＬ３が接続断状態であることを示す情報を、筐体内ＣＳ２内の他の検出部（この例では、ＤＥＴ４）に通知する（図２（ｃ））。検出部ＤＥＴ４は、検出部ＤＥＴ３から受けた接続状態情報を保持部ＨＬＤ４に書き込む（図２（ｄ））。
【００２９】
制御部ＣＮＴ３は、保持部ＨＬＤ３に保持された接続状態情報が、冷却装置ＣＤＵ２を共有する筐体ＣＳ３に接続された通信経路ＣＬ３、ＣＬ４の接続断状態を示さないため、電源ＰＳ３を遮断する制御を実行しない。同様に、制御部ＣＮＴ４は、保持部ＨＬＤ４に保持された接続状態情報が、冷却装置ＣＤＵ２を共有する筐体ＣＳ３に接続された通信経路ＣＬ３、ＣＬ４の接続断状態を示さないため、電源ＰＳ４を遮断する制御を実行しない。すなわち、所定の影響を受ける影響範囲に属する対象筐体ＣＳ３との対象通信経路ＣＬ３、ＣＬ４のいずれかが接続状態を示す場合、情報処理装置ＩＰＥ３、ＩＰＥ４は、電源ＰＳ３、ＰＳ４を遮断せず、動作を継続する。
【００３０】
図３は、図１に示す情報処理システムＳＹＳ１の動作の別の例を示す。図２と同一または同様の動作については、図２と同じ符号を付し、詳細な説明は省略する。図３に示す符号（ａ）−（ｄ）は、図２に符号（ａ）−（ｄ）で示す動作と同様である。この例では、クーラントの過冷却による冷却管Ｐ３の結露、冷却管Ｐ３からのクーラントの漏れまたは冷却装置ＣＤＵ２の故障等により、筐体内ＣＳ３内の情報処理装置ＩＰＥ５、ＩＰＥ６の電源ＰＳ５、ＰＳ６が遮断される。電源ＰＳ５、ＰＳ６の遮断により、通信経路ＣＬ３、ＣＬ４の通信が遮断される（図３のＸ印）。
【００３１】
検出部ＤＥＴ４は、情報処理装置ＩＰＥ６に接続された通信経路ＣＬ４が接続断状態であることを検出し、保持部ＨＬＤ４に接続状態情報を書き込む（図３（ｅ）、（ｆ））。また、検出部ＤＥＴ４は、通信経路ＣＬ４が接続断状態であることを示す情報を、筐体ＣＳ２内の他の検出部（この例では、ＤＥＴ３）に通知する（図３（ｇ））。
【００３２】
検出部ＤＥＴ３は、図２で説明した動作に加えて、検出部ＤＥＴ４から受けた接続状態情報を保持部ＨＬＤ３に書き込む（図３（ｈ））。制御部ＣＮＴ３は、保持部ＨＬＤ３に保持された接続状態情報が、冷却装置ＣＤＵ２を共有する筐体ＣＳ３に接続された通信経路ＣＬ３、ＣＬ４の接続断状態を示すため、電源ＰＳ３を遮断する（図３（ｉ）、（ｊ））。
【００３３】
同様に、制御部ＣＮＴ４は、保持部ＨＬＤ４に保持された接続状態情報が、冷却装置ＣＤＵ２を共有する筐体ＣＳ３に接続された通信経路ＣＬ３、ＣＬ４の接続断状態を示すため、電源ＰＳ４を遮断する（図３（ｋ）、（ｌ））。すなわち、所定の影響を受ける影響範囲に属する対象筐体ＣＳ３との対象通信経路ＣＬ３、ＣＬ４が接続断状態を示す場合、情報処理装置ＩＰＥ３、ＩＰＥ４は、電源ＰＳ３、ＰＳ４を遮断する。
【００３４】
なお、図１から図３に示す例では、所定の影響を受ける影響範囲に属する対象筐体ＣＳ３との全ての対象通信経路ＣＬ３、ＣＬ４が接続断状態を示す場合、情報処理装置ＩＰＥ３、ＩＰＥ４が電源ＰＳ３、ＰＳ４を遮断する例を述べた。しかしながら、例えば、対象筐体ＣＳ３が３以上の多数の情報処理装置ＩＰＥ（例えば、１００台）を有する場合、所定の影響を受ける影響範囲に属する対象筐体ＣＳ３との所定数の対象通信経路ＣＬの接続断状態が検出されてもよい。そして、例えば、所定数（例えば、８０台）の対象通信経路ＣＬの接続断状態が検出された場合、筐体ＣＳ２に搭載される複数の情報処理装置ＩＰＥの電源ＰＳが遮断されてもよい。
【００３５】
以上、図１から図３に示す実施形態では、筐体ＣＳ２内の情報処理装置ＩＰＥ３、ＩＰＥ４は、筐体ＣＳ３内の情報処理装置ＩＰＥ５、ＩＰＥ６に接続された通信経路ＣＬ３、ＣＬ４の接続断に基づいて、電源ＰＳ３、ＰＳ４を遮断することができる。例えば、筐体ＣＳ２、ＣＳ３で共有される冷却系の異常により、対象筐体ＣＳ３との対象通信経路ＣＬ３、ＣＬ４が接続断状態を示す場合、異常の影響を受ける情報処理装置ＩＰＥ３、ＩＰＥ４は、電源ＰＳ３、ＰＳ４を遮断することができる。すなわち、異常状態が互いに影響する影響範囲に含まれる他筐体ＣＳ３の情報処理装置ＩＰＥ５、ＩＰＥ６の電源ＰＳ５、ＰＳ６の遮断を自筐体ＣＳ２の情報処理装置ＩＰＥ３、ＩＰＥ４で検出し、電源ＰＳ３、ＰＳ４を遮断することができる。
【００３６】
各情報処理装置ＩＰＥ３、ＩＰＥ４は、通信経路ＣＬ３、ＣＬ４の接続断状態を互いに通知するため、異常状態が互いに影響する影響範囲に含まれる筐体ＣＳ３の情報処理装置ＩＰＥ５、ＩＰＥ６の電源ＰＳ５、ＰＳ６の遮断を検出することができる。通信経路ＣＬ３、ＣＬ４の接続断状態を示す接続状態情報は、各保持部ＨＬＤ３、ＨＬＤ４に保持されるため、通信経路ＣＬ３、ＣＬ４の接続断が時期をずらして発生する場合にも、各情報処理装置ＩＰＥ３、ＩＰＥ４は電源ＰＳ３、ＰＳ４を遮断することができる。
【００３７】
筐体ＣＳを管理する管理装置等を介することなく、他の筐体ＣＳ３で発生した異常に基づいて、情報処理装置ＩＰＥ３、ＩＰＥ４の電源ＰＳ３、ＰＳ４を遮断することができる。すなわち、管理装置等を介する場合に比べて、情報処理装置ＩＰＥ３、ＩＰＥ４の電源ＰＳ３、ＰＳ４を迅速に遮断することができる。
【００３８】
通信経路ＣＬ３、ＣＬ４の一方の接続断が発生した場合、情報処理装置ＩＰＥ３、ＩＰＥ４は、電源ＰＳ３、ＰＳ４を遮断しない。すなわち、異常状態が互いに影響する影響範囲に含まれる筐体ＣＳ３の情報処理装置ＩＰＥ５、ＩＰＥ６の一方が動作する場合、情報処理装置ＩＰＥ３、ＩＰＥ４は、電源ＰＳ３、ＰＳ４を遮断しない。この結果、情報処理装置ＩＰＥ３、ＩＰＥ４は、異常状態が影響する不具合と異常状態が影響しない不具合とを区別して、電源ＰＳ３、ＰＳ４を遮断するか否かを判定することができる。
【００３９】
図４は、情報処理システムおよび情報処理システムの制御方法の別の実施形態を示す。この実施形態の情報処理システムＳＹＳ２は、複数の筐体ＣＳ（ＣＳＡ、ＣＳＢ、ＣＳＣ、ＣＳＤ）、複数の電源装置ＰＳ（ＰＳＡ１、ＰＳＡ２、ＰＳＢ１、ＰＳＢ２、ＰＳＣ１、ＰＳＣ２、ＰＳＤ１、ＰＳＤ２）を有する。また、情報処理システムＳＹＳ２は、筐体ＣＳＡ、ＣＳＢ内を冷却する冷却装置ＣＤＵ１と、筐体ＣＳＣ、ＣＳＤ内を冷却する冷却装置ＣＤＵ２とを有する。例えば、冷却装置ＣＤＵ１、ＣＤＵ２は、クーラント循環装置である。なお、各冷却装置ＣＤＵ１、ＣＤＵ２は、２つの筐体ＣＳに共通に設けられるが、３以上の筐体ＣＳに共通に設けられてもよい。
【００４０】
筐体ＣＳＡは、複数の情報処理装置ＩＰＥＡ（ＩＰＥＡ１、ＩＰＥＡ２、ＩＰＥＡ３）、冷却装置ＣＤＵ１から供給される冷却水等のクーラントを各情報処理装置ＩＰＥＡに循環させる冷却管Ｐ１、および冷却管Ｐ１に接触する結露センサＳ１を有する。筐体ＣＳＢは、複数の情報処理装置ＩＰＥＢ（ＩＰＥＢ１、ＩＰＥＢ２、ＩＰＥＢ３）、冷却装置ＣＤＵ１から供給されるクーラントを各情報処理装置ＩＰＥＢに循環させる冷却管Ｐ２、および冷却管Ｐ２に接触する結露センサＳ２を有する。筐体ＣＳＣは、複数の情報処理装置ＩＰＥＣ（ＩＰＥＣ１、ＩＰＥＣ２、ＩＰＥＣ３）、冷却装置ＣＤＵ２から供給されるクーラントを各情報処理装置ＩＰＥＣに循環させる冷却管Ｐ３、および冷却管Ｐ３に接触する結露センサＳ３を有する。筐体ＣＳＤは、複数の情報処理装置ＩＰＥＤ（ＩＰＥＤ１、ＩＰＥＤ２、ＩＰＥＤ３）、冷却装置ＣＤＵ２から供給されるクーラントを各情報処理装置ＩＰＥＤに循環させる冷却管Ｐ４、および冷却管Ｐ４に接触する結露センサＳ４を有する。例えば、各筐体ＣＳＡ、ＣＳＢ、ＣＳＣ、ＣＳＤは、装置架またはロッカーでもよい。
【００４１】
筐体ＣＳＡにおいて、情報処理装置ＩＰＥＡ１は、複数のノードＡ１（Ａ１１、Ａ１２、Ａ１３、Ａ１４）およびノードＡ１の動作を制御する制御部ＣＮＴＡ１を有する。情報処理装置ＩＰＥＡ２は、複数のノードＡ２（Ａ２１、Ａ２２、Ａ２３、Ａ２４）およびノードＡ２の動作を制御する制御部ＣＮＴＡ２を有する。情報処理装置ＩＰＥＡ３は、複数のノードＡ３（Ａ３１、Ａ３２、Ａ３３、Ａ３４）およびノードＡ３の動作を制御する制御部ＣＮＴＡ３を有する。
【００４２】
筐体ＣＳＢにおいて、情報処理装置ＩＰＥＢ１は、複数のノードＢ１（Ｂ１１、Ｂ１２、Ｂ１３、Ｂ１４）およびノードＢ１の動作を制御する制御部ＣＮＴＢ１を有する。情報処理装置ＩＰＥＢ２は、複数のノードＢ２（Ｂ２１、Ｂ２２、Ｂ２３、Ｂ２４）およびノードＢ２の動作を制御する制御部ＣＮＴＢ２を有する。情報処理装置ＩＰＥＢ３は、複数のノードＢ３（Ｂ３１、Ｂ３２、Ｂ３３、Ｂ３４）およびノードＢ３の動作を制御する制御部ＣＮＴＢ３を有する。
【００４３】
筐体ＣＳＣにおいて、情報処理装置ＩＰＥＣ１は、複数のノードＣ１（Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４）およびノードＣ１の動作を制御する制御部ＣＮＴＣ１を有する。情報処理装置ＩＰＥＣ２は、複数のノードＣ２（Ｃ２１、Ｃ２２、Ｃ２３、Ｃ２４）およびノードＣ２の動作を制御する制御部ＣＮＴＣ２を有する。情報処理装置ＩＰＥＣ３は、複数のノードＣ３（Ｃ３１、Ｃ３２、Ｃ３３、Ｃ３４）およびノードＣ３の動作を制御する制御部ＣＮＴＣ３を有する。
【００４４】
筐体ＣＳＤにおいて、情報処理装置ＩＰＥＤ１は、複数のノードＤ１（Ｄ１１、Ｄ１２、Ｄ１３、Ｄ１４）およびノードＤ１の動作を制御する制御部ＣＮＴＤ１を有する。情報処理装置ＩＰＥＤ２は、複数のノードＤ２（Ｄ２１、Ｄ２２、Ｄ２３、Ｄ２４）およびノードＤ２の動作を制御する制御部ＣＮＴＤ２を有する。情報処理装置ＩＰＥＤ３は、複数のノードＤ３（Ｄ３１、Ｄ３２、Ｄ３３、Ｄ３４）およびノードＤ３の動作を制御する制御部ＣＮＴＤ３を有する。
【００４５】
筐体ＣＳＡの各情報処理装置ＩＰＥＡのノードＡ１、Ａ２、Ａ３と、筐体ＣＳＢの各情報処理装置ＩＰＥＢのノードＢ１、Ｂ２、Ｂ３とは、通信経路ＣＬ１０を介して互いに接続される。筐体ＣＳＢの各情報処理装置ＩＰＥＢのノードＢ１、Ｂ２、Ｂ３と、筐体ＣＳＣの各情報処理装置ＩＰＥＣのノードＣ１、Ｃ２、Ｃ３とは、通信経路ＣＬ２０を介して互いに接続される。筐体ＣＳＣの各情報処理装置ＩＰＥＣのノードＣ１、Ｃ２、Ｃ３と、筐体ＣＳＤの各情報処理装置ＩＰＥＤのノードＤ１、Ｄ２、Ｄ３とは、通信経路ＣＬ３０を介して互いに接続される。
【００４６】
各ノードＡ１１−Ａ３３、Ｂ１１−Ｂ３４、Ｃ１１−Ｃ３４、Ｄ１１−Ｄ３４は、互いに同一または同様の構成を有し、ノードＢ１１の例が代表的に図６に示される。図６に示すように、各ノードＡ１１−Ａ３４、Ｂ１１−Ｂ３４、Ｃ１１−Ｃ３４、Ｄ１１−Ｄ３４は、インタフェースチップＩＦＣと、ＣＰＵ等のプロセッサＰＲＯＣとを有する。各ノードＡ１１−Ａ３４、Ｂ１１−Ｂ３４、Ｃ１１−Ｃ３４、Ｄ１１−Ｄ３４の接続仕様は、図５に示される。
【００４７】
各制御部ＣＮＴＡ（ＣＮＴＡ１−ＣＮＴＡ３）、ＣＮＴＢ（ＣＮＴＢ１−ＣＮＴＢ３）、ＣＮＴＣ（ＣＮＴＣ１−ＣＮＴＣ３）、ＣＮＴＤ（ＣＮＴＤ１−ＣＮＴＤ３）は、互いに同一または同様の構成を有する。制御部ＣＮＴＢ１の例が代表として図８に示される。図８に示すように、各制御部ＣＮＴＡ、ＣＮＴＢ、ＣＮＴＣ、ＣＮＴＤは、バスインタフェースＢＩＦ、デコーダ部ＤＥＣ、マスク部ＭＳＫ、レジスタ部ＲＥＧＵ、集約部ＳＵＭ、電源制御部ＰＣＮＴおよびマスク情報保持部ＭＢＩＴ−、ＭＢＩＴ＋を有する。
【００４８】
筐体ＣＳＢ、ＣＳＣ、ＣＳＤの構成および仕様は、筐体ＣＳＡの構成と同一または同様のため、以下では、筐体ＣＳＡの構成が説明される。
【００４９】
冷却管Ｐ１は、情報処理装置ＩＰＥＡ１のノードＡ１１−Ａ１４、情報処理装置ＩＰＥＡ２のノードＡ２１−Ａ２４、情報処理装置ＩＰＥＡ３のノードＡ３１−Ａ３４のそれぞれに設けられるヒートシンク等の放熱部材に接続される。例えば、結露センサＳ１は、冷却管Ｐ１を流れるクーラントの温度が低下することに伴い冷却管Ｐ１に発生する結露によって導通する素子を有する。結露センサＳ１は、結露を検出したことを制御部ＣＮＴＡ１、ＣＮＴＡ２、ＣＮＴＡ３に通知する。結露センサＳ１は、図４に示す場所に限定されることなく、結露が発生しやすい場所に設置されることが好ましく、各筐体に設置されてもよく、冷却管Ｐ１の複数箇所に設置されてもよい。
【００５０】
なお、筐体ＣＳＡは、結露センサＳ１の代わりに、冷却管Ｐ１に流れるクーラントの漏水を検出し、制御部ＣＮＴＡに通知するセンサを有してもよい。例えば、漏水は、冷却管Ｐ１に流れるクーラントの圧力が所定値より低下した場合に検出してもよく、結露センサにより検出してもよい。あるいは、筐体ＣＳＡは、結露センサＳ１の代わりに、冷却管Ｐ１に流れるクーラントの温度が所定値より低下したことを検出し、制御部ＣＮＴＡに通知するセンサを有してもよい。同様に、筐体ＣＳＢ、ＣＳＣ、ＣＳＤは、結露センサＳ２、Ｓ３、Ｓ４の代わりに、漏水を検出するセンサ、あるいは、クーラントの温度を検出するセンサを有してもよい。すなわち、筐体ＣＳＡ、ＣＳＢ、ＣＳＣ、ＣＳＤは、結露センサと同様に、冷却装置ＣＤＵによる冷却の異常を検出するセンサを有してもよい。
【００５１】
例えば、各制御部ＣＮＴＡ１、ＣＮＴＡ２、ＣＮＴＡ３の発熱量は、各ノードＡ１１−Ａ１４、ノードＡ２１−Ａ２４、Ａ３１−Ａ３４の発熱量より小さく、各制御部ＣＮＴＡ１、ＣＮＴＡ２、ＣＮＴＡ３の信頼性は、自然放熱により維持できる。このため、例えば、冷却管Ｐ１は、制御部ＣＮＴＡ１、ＣＮＴＡ２、ＣＮＴＡ３に接続されず、制御部ＣＮＴＡ１、ＣＮＴＡ２、ＣＮＴＡ３は、結露の影響を受けない。
【００５２】
電源装置ＰＳＡ１は、情報処理装置ＩＰＥＡ１−ＩＰＥＡ３に対応して設けられ、情報処理装置ＩＰＥＡ１のノードＡ１１−Ａ１４、情報処理装置ＩＰＥＡ２のノードＡ２１−Ａ２４、情報処理装置ＩＰＥＡ３のノードＡ３１−Ａ３４のそれぞれに電源を供給する。電源装置ＰＳＡ２は、情報処理装置ＩＰＥＡ１−ＩＰＥＡ３に対応して設けられ、情報処理装置ＩＰＥＡ１の制御部ＣＮＴＡ１、情報処理装置ＩＰＥＡ２の制御部ＣＮＴＡ２、情報処理装置ＩＰＥＡ３の制御部ＣＮＴＡ３のそれぞれに電源を供給する。
【００５３】
電源装置ＰＳＢ１は、情報処理装置ＩＰＥＢ１−ＩＰＥＢ３に対応して設けられ、情報処理装置ＩＰＥＢ１のノードＢ１１−Ｂ１４、情報処理装置ＩＰＥＢ２のノードＢ２１−Ｂ２４、情報処理装置ＩＰＥＢ３のノードＢ３１−Ｂ３４のそれぞれに電源を供給する。電源装置ＰＳＢ２は、情報処理装置ＩＰＥＢ１−ＩＰＥＢ３に対応して設けられ、情報処理装置ＩＰＥＢ１の制御部ＣＮＴＢ１、情報処理装置ＩＰＥＢ２の制御部ＣＮＴＢ２、情報処理装置ＩＰＥＢ３の制御部ＣＮＴＢ３のそれぞれに電源を供給する。
【００５４】
電源装置ＰＳＣ１、ＰＳＤ１の構成および電源の供給仕様は、電源装置ＰＳＡ１と同様であり、電源装置ＰＳＣ２、ＰＳＤ２の構成および電源の供給仕様は、電源装置ＰＳＡ２と同様である。すなわち、電源装置ＰＳＣ１、ＰＳＣ２は、情報処理装置ＩＰＥＣ１、ＩＰＥＣ２、ＩＰＥＣ３にそれぞれ対応して設けられ、電源装置ＰＳＤ１、ＰＳＤ２は、情報処理装置ＩＰＥＤ１、ＩＰＥＤ２、ＩＰＥＤ３にそれぞれ対応して設けられる。
【００５５】
図５は、図４に示すノード間の接続仕様の例を示す。Ｘ軸（Ｘ−方向とＸ＋方向）は、各筐体ＣＳの情報処理装置ＩＰＥを互いに接続する通信経路（図４のＣＬ１−ＣＬ３）を示す。
【００５６】
例えば、ノードＡ１１は、Ｘ軸のＸ＋方向がノードＢ１１のＸ軸（Ｘ−方向）に接続され、Ｂ軸のＢ＋方向がノードＡ２１のＢ軸（Ｂ−方向）に接続され、Ｂ軸のＢ−方向がノードＡ３１のＢ軸（Ｂ＋方向）に接続される。同様に、ノードＡ２２は、Ｘ軸のＸ＋方向がノードＢ２２のＸ軸（Ｘ−方向）に接続され、Ｂ軸のＢ＋方向がノードＡ３２のＢ軸（Ｂ−方向）に接続され、Ｂ軸のＢ−方向がノードＡ１２のＢ軸（Ｂ＋方向）に接続される。
【００５７】
例えば、ノードＢ１２は、Ｘ軸のＸ＋方向がノードＣ１２のＸ軸（Ｘ−方向）に接続され、Ｘ軸のＸ−方向がノードＡ１２のＸ軸（Ｘ＋方向）に接続される。また、ノードＢ１２は、Ｂ軸のＢ＋方向がノードＢ２２のＢ軸（Ｂ−方向）に接続され、Ｂ軸のＢ−方向がノードＢ３２のＢ軸（Ｂ＋方向）に接続される。同様に、ノードＢ２３は、Ｘ軸のＸ＋方向がノードＣ２３のＸ軸（Ｘ−方向）に接続され、Ｘ軸のＸ−方向がノードＡ２３のＸ軸（Ｘ＋方向）に接続される。また、ノードＢ２３は、Ｂ軸のＢ＋方向がノードＢ３３のＢ軸（Ｂ−方向）に接続され、Ｂ軸のＢ−方向がノードＢ１３のＢ軸（Ｂ＋方向）に接続される。
【００５８】
なお、各情報処理装置ＩＰＥＡ１−ＩＰＥＡ３、ＩＰＥＢ１−ＩＰＥＢ３、ＩＰＥＣ１−ＩＰＥＣ３、ＩＰＥＤ１−ＩＰＥＤ３（ＩＰＥＤ１−ＩＰＥＤ３は図示せず）内の４つのノードは、例えば、Ｘ軸、Ｂ軸と異なる軸によりトーラス接続される。このように、図４に示す情報処理システムＳＹＳ２は、Ｂ軸により筐体内の３つのノードが接続され、Ｘ軸により筐体間の４つのノードが接続され、Ｘ軸、Ｂ軸と異なる軸により情報処理装置ＩＰＥ内の４つのノードが接続されるメッシュ／トーラス構造を有する。
【００５９】
図６は、図４に示すノードＢ１１の例を示す。図４に示すノードＡ１１−Ａ３４、ノードＢ１２−Ｂ３４、ノードＣ１１−Ｃ３４、ノードＤ１１−Ｄ３４は、ノードＢ１１と同一または同様の構成を有する。
【００６０】
ノードＢ１１は、インタフェースチップＩＦＣとＣＰＵ等のプロセッサＰＲＯＣとを有する。インタフェースチップＩＦＣは、ノードＢ１１をＢ軸（Ｂ＋方向とＢ−方向）およびＸ軸（Ｘ＋方向とＸ−方向）を介して接続される他のノードＢ２１、Ｂ３１、Ｃ１１、Ａ１１と通信する機能を有する。インタフェースチップＩＦＣは、ポートＰＴＢ＋、ＰＴＢ−、ＰＴＸ＋、ＰＴＸ−、ネットワークインタフェースＮＩ、プロセッサインタフェースＰＩＦおよび制御インタフェースＣＩＦを有する。
【００６１】
ポートＰＴＢ＋は、Ｂ軸（Ｂ＋方向）に接続されるノードＢ２１に信号を送信し、ノードＢ２１から信号を受信する機能を有する。ポートＰＴＢ−は、Ｂ軸（Ｂ−方向）に接続されるノードＢ３１に信号を送信し、ノードＢ３１から信号を受信する機能を有する。ポートＰＴＸ＋は、Ｘ軸（Ｘ＋方向）に接続されるノードＣ１１に信号を送信し、ノードＣ１１から信号を受信する機能を有する。ポートＰＴＸ−は、Ｘ軸（Ｘ−方向）に接続されるノードＡ１１に信号を送信し、ノードＡ１１から信号を受信する機能を有する。各ポートＰＴＢ＋、ＰＴＢ−、ＰＴＸ＋、ＰＴＸ−は、受信する信号の電圧レベルと、受信する信号により示されるパケット等の情報とが正常か異常かを検出し、検出結果をネットワークインタフェースＮＩに通知する検出部ＤＥＴを有する。すなわち、検出部ＤＥＴは、通信経路を介して各ポートＰＴＢ＋、ＰＴＢ−、ＰＴＸ＋、ＰＴＸ−に接続されるノードとの通信が遮断されたことを検出する機能を有する。
【００６２】
例えば、ネットワークインタフェースＮＩは、各ポートＰＴＢ＋、ＰＴＢ−、ＰＴＸ＋、ＰＴＸ−が受信した信号に含まれるパケットのヘッダ情報を解読する機能を有する。ネットワークインタフェースＮＩは、解読したヘッダ情報に含まれる送信先にしたがって、受信したパケットをポートＰＴＢ＋、ＰＴＢ−、ＰＴＸ＋、ＰＴＸ−またはプロセッサインタフェースＰＩＦに出力する。また、ネットワークインタフェースＮＩは、各検出部ＤＥＴが異常を検出した場合、制御インタフェースＣＩＦおよび制御バスＣＢＵＳを介して、図４に示す制御部ＣＮＴＢ１に異常を示す情報を出力する。さらに、ネットワークインタフェースＮＩは、各検出部ＤＥＴが異常を検出した場合、構成表ＣＮＦＧに登録された送信先が示すポートに、異常を示す情報を出力させる。構成表ＣＮＦＧの例は、図７に示す。
【００６３】
プロセッサインタフェースＰＩＦは、ネットワークインタフェースＮＩとＣＰＵ等のプロセッサＰＲＯＣとの間の通信を制御する。制御インタフェースＣＩＦは、ネットワークインタフェースＮＩと制御部ＣＮＴＢ１との間の通信を制御する。
【００６４】
図７は、図６に示す構成表ＣＮＦＧの例を示す。構成表ＣＮＦＧは、各ノードＡ１１−Ａ３４、ノードＢ１１−Ｂ３４、ノードＣ１１−Ｃ３４、ノードＤ１１−Ｄ３４に設けられる。構成表ＣＮＦＧは、Ｘ軸（Ｘ＋方向とＸ−方向）を介して他の筐体ＣＳのノードが接続されるか否かを示す情報（筐体外接続）と、Ｂ軸（Ｂ＋方向とＢ−方向）を介して筐体ＣＳ内のノードが接続されることを示す情報（筐体内接続）とを含む。
【００６５】
例えば、筐体ＣＳＡに搭載される各ノードＡ１１−Ａ３４は、図５に示すように、Ｘ＋方向で各ノードＢ１１−Ｂ３４に接続され、Ｘ−方向に接続されるノードはない。このため、Ｘ＋方向の接続を示す領域に”あり”を示す情報が記憶され、Ｘ−方向の接続を示す領域に”なし”を示す情報が記憶される。例えば、図６に示すネットワークインタフェースＮＩは、Ｘ＋方向に対応するポートＰＴＸ＋から異常を示す情報を受信した場合、構成表ＣＮＦＧ内の”あり”に基づいて、受信した情報を制御インタフェースＣＩＦに通知する。また、ネットワークインタフェースＮＩは、Ｘ＋方向に対応するポートＰＴＸ＋から異常を示す情報を受信した場合、構成表ＣＮＦＧ内の”筐体内接続”の”Ｂ＋、Ｂ−”に基づいて、受信した情報をポートＰＴＢ＋、ＰＴＢ−に通知する。一方、例えば、ネットワークインタフェースＮＩは、Ｘ−方向に対応するポートＰＴＸ−から異常を示す情報を受信した場合、構成表ＣＮＦＧ内の”なし”に基づいて、受信した情報を無視する。
【００６６】
同様に、筐体ＣＳＢに搭載される各ノードＢ１１−Ｂ３４は、Ｘ＋方向で各ノードＣ１１−Ｃ３４に接続され、Ｘ−方向で各ノードＡ１１−Ａ３４に接続される。このため、Ｘ＋方向の接続を示す領域およびＸ−方向の接続を示す領域に”あり” を示す情報が記憶される。筐体ＣＳＣに搭載される各ノードＣ１１−Ｃ３４の構成表ＣＮＦＧも、各ノードＢ１１−Ｂ３４の構成表ＣＮＦＧと同様である。
【００６７】
筐体ＣＳＤに搭載される各ノードＤ１１−Ｄ３４は、Ｘ＋方向に接続されるノードはなく、Ｘ−方向で各ノードＣ１１−Ｃ３４に接続される。このため、Ｘ＋方向の接続を示す領域に”なし” を示す情報が記憶され、Ｘ−方向の接続を示す領域に”あり” を示す情報が記憶される。なお、図７に示す構成表ＣＮＦＧは、レジスタ等の記憶部にテーブルとして記憶されてもよく、論理回路（すなわち、ハードウェア）により設計されてもよい。
【００６８】
図８は、図４に示す制御部ＣＮＴＢ１の例を示す。図４に示す制御部ＣＮＴＡ１−ＣＮＴＡ３、ＣＮＴＢ２−ＣＮＴＢ３、ＣＮＴＣ１−ＣＮＴＣ３、ＣＮＴＤ１−ＣＮＴＤ３は、制御部ＣＮＴＢ１と同一または同様の構成を有する。
【００６９】
制御部ＣＮＴＢ１は、バスインタフェースＢＩＦ、デコーダ部ＤＥＣ、マスク情報保持部ＭＢＩＴ−、ＭＢＩＴ＋、マスク部ＭＳＫ、レジスタ部ＲＥＧＵ、集約部ＳＵＭおよび電源制御部ＰＣＮＴを有する。バスインタフェースＢＩＦは、制御バスＣＢＵＳを介して、ノードＢ１１、Ｂ１２、Ｂ１３、Ｂ１４から伝送される異常を示す情報を受信する。バスインタフェースＢＩＦは、制御部ＣＮＴＢ１内で生成された情報をノードＢ１１、Ｂ１２、Ｂ１３、Ｂ１４に送信する機能を有してもよい。
【００７０】
例えば、ノードＢ１１から伝送される異常を示す情報は、ノードＢ１１のＸ軸（Ｘ＋方向またはＸ−方向）との通信の遮断を示す情報を含む。あるいは、ノードＢ１１から伝送される異常を示す情報は、Ｂ軸を介してノードＢ１１に接続されるノードＢ２１またはノードＢ３１のＸ軸（Ｘ＋方向またはＸ−方向）との通信の遮断を示す情報を含む。ノードＢ１１、Ｂ１２、Ｂ１３、Ｂ１４から伝送される異常を示す情報は、例えば、割り込み要求としてバスインタフェースＢＩＦに伝達される。割り込み要求は、パケットとして伝送されてもよく、ノードＢ１１、Ｂ１２、Ｂ１３、Ｂ１４毎に割り当てられた専用線（制御バスＣＢＵＳに含まれる）を用いて伝送されてもよい。
【００７１】
デコーダ部ＤＥＣは、バスインタフェースＢＩＦで受けたノードＢ１１、Ｂ１２、Ｂ１３、Ｂ１４からの割り込み要求を解読する。そして、デコーダ部ＤＥＣは、接続の異常を示すノード（Ｂ１１−Ｂ１４、Ｂ２１−Ｂ２４、Ｂ３１−Ｂ３４のいずれか）と、接続の異常を示すＸ軸の方向（Ｘ＋方向またはＸ−方向）とを特定する。デコーダ部ＤＥＣは、特定した情報を、例えば、ビット値としてマスク部ＭＳＫに出力する。ビット値の例は、図９で説明する。
【００７２】
マスク情報保持部ＭＢＩＴ−、ＭＢＩＴ＋は、レジスタ部ＲＥＧＵが保持した接続状態情報をマスクするマスク情報を保持する。例えば、マスク情報保持部ＭＢＩＴ−は、筐体ＣＳＢ、ＣＳＡが共通の冷却装置ＣＤＵを使用するか否かの情報を記憶する。マスク情報保持部ＭＢＩＴ＋は、筐体ＣＳＢ、ＣＳＣが共通の冷却装置ＣＤＵを使用するか否かの情報を記憶する。例えば、マスク情報保持部ＭＢＩＴ−、ＭＢＩＴ＋は、ラッチ回路またはレジスタであり、情報処理システムＳＹＳ２の起動時に設定される。
【００７３】
マスク部ＭＳＫは、筐体ＣＳＢ、ＣＳＡが共通の冷却装置ＣＤＵを使用することを示す情報がマスク情報保持部ＭＢＩＴ−に記憶される場合、デコーダ部ＤＥＣから出力される筐体ＣＳＡに対応するビット値をレジスタ部ＲＥＧＵに設定する。マスク部ＭＳＫは、筐体ＣＳＢ、ＣＳＡが共通の冷却装置ＣＤＵを使用しないことを示す情報がマスク情報保持部ＭＢＩＴ−に記憶される場合、デコーダ部ＤＥＣから出力される筐体ＣＳＡに対応するビット値のレジスタ部ＲＥＧＵへの設定をマスクする。
【００７４】
また、マスク部ＭＳＫは、筐体ＣＳＢ、ＣＳＣが共通の冷却装置ＣＤＵを使用することを示す情報がマスク情報保持部ＭＢＩＴ＋に記憶される場合、デコーダ部ＤＥＣから出力される筐体ＣＳＣに対応するビット値をレジスタ部ＲＥＧＵに設定する。マスク部ＭＳＫは、筐体ＣＳＢ、ＣＳＣが共通の冷却装置ＣＤＵを使用しないことを示す情報がマスク情報保持部ＭＢＩＴ＋に記憶される場合、デコーダ部ＤＥＣから出力される筐体ＣＳＣに対応するビット値のレジスタ部ＲＥＧＵへの設定をマスクする。
【００７５】
すなわち、マスク情報保持部ＭＢＩＴ−は、筐体ＣＳＢ、ＣＳＡが所定の影響を受ける影響範囲に属する場合（共通の条件で運用される場合）、レジスタ部ＲＥＧＵの設定を許可する許可情報を記憶する。また、マスク情報保持部ＭＢＩＴ−は、筐体ＣＳＢ、ＣＳＡが所定の影響を受ける影響範囲に属さない場合（異なる条件で運用される場合）、レジスタ部ＲＥＧＵの設定を禁止するマスク情報を記憶する。同様に、マスク情報保持部ＭＢＩＴ＋は、筐体ＣＳＢ、ＣＳＣが所定の影響を受ける影響範囲に属する場合、レジスタ部ＲＥＧＵの設定する許可情報を記憶する。マスク情報保持部ＭＢＩＴ＋は、筐体ＣＳＢ、ＣＳＣが所定の影響を受ける影響範囲に属さない場合、レジスタ部ＲＥＧＵの設定を禁止するマスク情報を記憶する。
【００７６】
レジスタ部ＲＥＧＵは、筐体ＣＳＢに搭載されるノードＢ１１−Ｂ１４、Ｂ２１−Ｂ２４、Ｂ３１−Ｂ３４のそれぞれについて、Ｘ＋方向およびＸ−方向の通信経路の接続状態を示す接続状態情報を保持する複数のレジスタＲＥＧを有する。すなわち、レジスタ部ＲＥＧＵは、情報処理装置ＩＰＥＢ１に搭載されるノードＢ１１−Ｂ１４に対応するレジスタＲＥＧを有する。また、レジスタ部ＲＥＧＵは、制御部ＣＮＴＢ１が搭載されない情報処理装置ＩＰＥＢ２、ＩＰＥＢ３に搭載されるＢ２１−Ｂ２４、Ｂ３１−Ｂ３４に対応するレジスタＲＥＧとを有する。そして、デコーダ部ＤＥＣにより特定されたレジスタＲＥＧであって、マスク部ＭＳＫにより許可されたレジスタＲＥＧがセットされる。各レジスタに設定された値は、集約部ＳＵＭに出力される。レジスタ部ＲＥＧＵは、検出部ＤＥＴが検出する所定の影響を受ける影響範囲に属する対象筐体ＣＳＡに接続された対象通信経路の接続状態を示す接続状態情報を保持する保持部の一例である。
【００７７】
集約部ＳＵＭは、レジスタＲＥＧＵのＸ＋方向に対応するレジスタＲＥＧがセットされたことを検出した場合、オフ信号ＰＯＦＦを出力し、またはＸ−方向に対応するレジスタＲＥＧがセットされたことを検出した場合、オフ信号ＰＯＦＦを出力する。集約部ＳＵＭの例は、図９に示す。
【００７８】
電源制御部ＰＣＮＴは、オフ信号ＰＯＦＦに基づいて、電源装置ＰＳＢ１から出力される電源を遮断する遮断信号ＰＳＢ１ｏｆｆを出力する。すなわち、遮断信号ＰＳＢ１ｏｆｆに基づいて、制御部ＣＮＴＢ１とともに情報処理装置ＩＰＥＢ１に搭載されたノードＮＢ１１、ＮＢ１２、ＮＢ１３、ＮＢ１４に供給される電源が遮断される。集約部ＳＵＭおよび電源制御部ＰＣＮＴは、ノードＮＢ１１、ＮＢ１２、ＮＢ１３、ＮＢ１４の電源を制御する制御部の一例である。
【００７９】
この実施形態では、ノードＡ１１、Ａ２１、Ａ３１（図５）のように、Ｘ−方向に接続されるノードがない場合、マスク情報保持部ＭＢＩＴ−にマスク情報（論理０）が設定される。これにより、Ｘ−方向に対応するレジスタＲＥＧがセットされることをマスクすることができる。また、マスク情報保持部ＭＢＩＴ−、ＭＢＩＴ＋に記憶される値に基づいて、マスク部ＭＳＫによりデコーダ部ＤＥＣから出力されるビット値をレジスタＲＥＧに設定するか否かが決定される。このため、マスク情報保持部ＭＢＩＴ−、ＭＢＩＴ＋の書き替えにより、マスク部ＭＳＫによるレジスタＲＥＧのセットのマスク機能を有効または無効にすることができる。この結果、制御部ＣＮＴＡ１−ＣＮＴＡ３、ＣＮＴＢ１−ＣＮＴＢ３、ＣＮＴＣ１−ＣＮＴＣ３、ＣＮＴＤ１−ＣＮＴＤ３を共通の仕様で設計することができる。さらに、マスク部ＭＳＫによるマスク機能により、デコーダ部ＤＥＣが誤動作した場合にも、レジスタＲＥＧがセットされることはなく、オフ信号ＰＯＦＦが誤って出力されることはない。
【００８０】
図９は、図８に示すマスク部ＭＳＫ、レジスタ部ＲＥＧＵおよび集約部ＳＵＭの例を示す。なお、図９では、説明を分かりやすくするために、デコーダ部ＤＥＣ、マスク部ＭＳＫおよびレジスタ部ＲＥＧＵは分割して示される。
【００８１】
図９の左側のデコーダ部ＤＥＣ、マスク部ＭＳＫおよびレジスタ部ＲＥＧＵは、Ｘ−方向に接続されるノード（この例では、筐体ＣＳＡのノードＡ１１−Ａ１４、Ａ２１−Ａ２４、Ａ３１−Ａ３４）との間の通信の遮断に対する制御に使用される。図９の右側のデコーダ部ＤＥＣ、マスク部ＭＳＫおよびレジスタ部ＲＥＧＵは、Ｘ＋方向に接続されるノード（この例では、筐体ＣＳＣのノードＣ１１−Ｃ１４、Ｃ２１−Ｃ２４、Ｃ３１−Ｃ３４）との間の通信の遮断に対する制御に使用される。
【００８２】
図９の左側において、デコーダ部ＤＥＣは、例えば、ノードＢ１１のＸ−方向の接続の異常を特定した場合、ビットＢ１１Ｘ−をアクティブレベル（この例では論理１）に設定する。例えば、ノードＢ１１のＸ−方向の接続の異常は、ノードＡ１１との間で通信が遮断された場合に特定される。
【００８３】
同様に、デコーダ部ＤＥＣは、各ノードＢ１２、Ｂ１３、Ｂ１４のＸ−方向の接続の異常を特定した場合、各ビットＢ１２Ｘ−、Ｂ１３Ｘ−、Ｂ１４Ｘ−をアクティブレベル（この例では論理１）に設定する。デコーダ部ＤＥＣは、各ノードＢ２１、Ｂ２２、Ｂ２３、Ｂ２４のＸ−方向の接続の異常を特定した場合、各ビットＢ２１Ｘ−、Ｂ２２Ｘ−、Ｂ２３Ｘ−、Ｂ２４Ｘ−をアクティブレベル（この例では論理１）に設定する。デコーダ部ＤＥＣは、各ノードＢ３１、Ｂ３２、Ｂ３３、Ｂ３４のＸ−方向の接続の異常を特定した場合、各ビットＢ３１Ｘ−、Ｂ３２Ｘ−、Ｂ３３Ｘ−、Ｂ３４Ｘ−をアクティブレベル（この例では論理１）に設定する。
【００８４】
図９の左側に示すマスク部ＭＳＫは、各ビットＢ１１Ｘ−、Ｂ１２Ｘ−、...、Ｂ３４Ｘ−の値と、マスク情報保持部ＭＢＩＴ−が記憶する値とをそれぞれ受ける複数のアンド回路ＡＮＤを有する。この例では、制御部ＣＮＴＢ１を搭載する筐体ＣＳＢのＸ−方向は、筐体ＣＳＢと冷却装置ＣＤＵ１を共有する筐体ＣＳＡのノードＡ１１−Ａ３４が接続される。このため、マスク情報保持部ＭＢＩＴ−は、デコーダ部ＤＥＣの出力のレジスタ部ＲＥＧＵへの転送の許可を示す論理１に設定される。図９の左側に示すマスク部ＭＳＫの各アンド回路ＡＮＤは、各ビットＢ１１Ｘ−、Ｂ１２Ｘ−、...、Ｂ３４Ｘ−の値を、マスクすることなくレジスタ部ＲＥＧＵに出力する。図９の左側に示すマスク部ＭＳＫが受ける各ビットＢ１１Ｘ−、Ｂ１２Ｘ−、...、Ｂ３４Ｘ−は、筐体ＣＳＢとともに冷却系を共有する筐体ＣＳＡのノードＡ１１−Ａ３４との通信経路の接続状態を示す。すなわち、筐体ＣＳＢとともに冷却系の影響を受ける影響範囲に属する対象筐体ＣＳＡが内蔵する対象情報処理装置ＩＰＥＡに対応するマスク情報保持部ＭＢＩＴ−は、マスク部ＭＳＫ（左側）に接続状態情報をマスクさせないマスク情報（論理１）を保持する。
【００８５】
図９の右側に示すデコーダ部ＤＥＣは、図９の左側に示すデコーダ部ＤＥＣと同様に動作する。すなわち、図９の右側に示すデコーダ部ＤＥＣは、各ノードＢ１１、Ｂ１２、Ｂ１３、Ｂ１４のＸ＋方向の接続の異常を特定した場合、各ビットＢ１１Ｘ＋、Ｂ１２Ｘ＋、Ｂ１３Ｘ＋、Ｂ１４Ｘ＋をアクティブレベル（この例では論理１）に設定する。例えば、ノードＢ１１のＸ＋方向の接続の異常は、ノードＣ１１との間で通信が遮断された場合に特定される。
【００８６】
デコーダ部ＤＥＣは、各ノードＢ２１、Ｂ２２、Ｂ２３、Ｂ２４のＸ＋方向の接続の異常を特定した場合、各ビットＢ２１Ｘ＋、Ｂ２２Ｘ＋、Ｂ２３Ｘ＋、Ｂ２４Ｘ＋をアクティブレベル（この例では論理１）に設定する。デコーダ部ＤＥＣは、各ノードＢ３１、Ｂ３２、Ｂ３３、Ｂ３４のＸ＋方向の接続の異常を特定した場合、各ビットＢ３１Ｘ＋、Ｂ３２Ｘ＋、Ｂ３３Ｘ＋、Ｂ３４Ｘ＋をアクティブレベル（この例では論理１）に設定する。
【００８７】
図９の右側に示すマスク部ＭＳＫは、図９の左側に示すマスク部ＭＳＫと同様に、各ビットＢ１１Ｘ＋、Ｂ１２Ｘ＋、...、Ｂ３４Ｘ＋の値とマスク情報保持部ＭＢＩＴ＋が記憶する値とをそれぞれ受ける複数のアンド回路ＡＮＤを有する。この例では、制御部ＣＮＴＢ１を搭載する筐体ＣＳＢのＸ＋方向は、筐体ＣＳＢが使用する冷却装置ＣＤＵ１を共有しない筐体ＣＳＣのノードＣ１１−Ｃ３４が接続される。このため、マスク情報保持部ＭＢＩＴ＋は、デコーダ部ＤＥＣの出力のレジスタ部ＲＥＧＵへの転送の禁止を示す論理０に設定される。図９の右側に示すマスク部ＭＳＫの各アンド回路ＡＮＤは、各ビットＢ１１Ｘ−、Ｂ１２Ｘ−、...、Ｂ３４Ｘ−の値がレジスタ部ＲＥＧＵに出力されることをマスクする。図９の右側に示すマスク部ＭＳＫが受ける各Ｂ１１Ｘ＋、Ｂ１２Ｘ＋、...、Ｂ３４Ｘ＋は、筐体ＣＳＢとともに冷却系を共有しない筐体ＣＳＣのノードＣ１１−Ｃ３４との通信経路の接続状態を示す。すなわち、筐体ＣＳＢとともに冷却系の影響を受ける影響範囲に属さない非対象筐体ＣＳＣが内蔵する非対象情報処理装置ＩＰＥＣに対応するマスク情報保持部ＭＢＩＴ＋は、マスク部ＭＳＫ（右側）に接続状態情報をマスクさせるマスク情報（論理０）を保持する。
【００８８】
レジスタ部ＲＥＧＵの各レジスタＲＥＧは、マスク部ＭＳＫを介してデコーダ部ＤＥＣから受けるビット値を保持し、保持した値を集約部ＳＵＭに出力する。例えば、制御部ＣＮＴＢ１は、筐体ＣＳＡ、ＣＳＢ、ＣＳＣ、ＣＳＤを管理する管理装置等が発行するレジスタ部ＲＥＧＵのリセットの指示に基づいて、各レジスタＲＥＧを論理０にリセットする。管理装置等は、情報処理システムＳＹＳ２を起動する場合、制御部ＣＮＴＢ１、ＣＮＴＢ２、ＣＮＴＢ３のレジスタ部ＲＥＧＵのリセットを指示する。また、管理装置等は、筐体ＣＳＡに供給される電源が遮断状態から復帰し、筐体ＣＳＡの各ノードと筐体ＣＳＢの各ノードとが正常に接続された場合、制御部ＣＮＴＢ１、ＣＮＴＢ２、ＣＮＴＢ３のレジスタ部ＲＥＧＵのリセットを指示する。図９は、各レジスタＲＥＧがリセットされた状態を示す。
【００８９】
集約部ＳＵＭは、図９の左側に示すレジスタＲＥＧの出力を受けるアンド回路ＡＮＤＬと図９の右側に示すレジスタＲＥＧの出力を受けるアンド回路ＡＮＤＲと、アンド回路ＡＮＤＬ、ＡＮＤＲの出力を受け、オフ信号ＰＯＦＦを出力するオア回路ＯＲとを有する。集約部ＳＵＭは、図９の左側に示す全てのレジスタＲＥＧの出力が論理１にセットされた場合、または、図９の右側に示す全てのレジスタＲＥＧの出力が論理１にセットされた場合、オフ信号ＰＯＦＦをアクティブレベル（この例では、論理１）に設定する。
【００９０】
なお、図９は、制御部ＣＮＴＢ１の例を示すが、他の制御部ＣＮＴＢ２、ＣＮＴＢ３、ＣＮＴＡ１−ＣＮＴＡ３、ＣＮＴＣ−ＣＮＴＣ３、ＣＮＴＤ１−ＣＮＴＤ３は、図９と同様の構成を有する。制御部ＣＮＴＢ２、ＣＮＴＢ３において、デコーダ部ＤＥＣから出力される各ビットＢ１１Ｘ−、Ｂ１２Ｘ−、...、Ｂ３４Ｘ−、Ｂ１１Ｘ＋、Ｂ１２Ｘ＋、...、Ｂ３４Ｘ＋は、制御部ＣＮＴＢ１と同じである。また、制御部ＣＮＴＢ２、ＣＮＴＢ３において、マスク情報保持部ＭＢＩＴ−、ＭＢＩＴ＋のそれぞれに設定される論理は、制御部ＣＮＴＢ１と同じである。なお、制御部ＣＮＴＢ１、ＣＮＴＢ２、ＣＮＴＢ３のマスク情報保持部ＭＢＩＴ＋は、論理０に設定されるため、図９の右側に示すレジスタＲＥＧは、セットされない。このため、オフ信号ＰＯＦＦが、図９の右側に示すレジスタＲＥＧのセットに基づいてセットされることはない。
【００９１】
図５に示すように、ノードＡ１１−Ａ１４、Ａ２１−Ａ２４、Ａ３１−Ａ３４のＸ軸のＸ−方向は、他のノードに接続されない。このため、制御部ＣＮＴＡ１−ＣＮＴＡ３において、マスク情報保持部ＭＢＩＴ−は、マスクを示す論理０に設定される。ノードＡ１１−Ａ１４、Ａ２１−Ａ２４、Ａ３１−Ａ３４のＸ軸のＸ＋方向は、冷却装置ＣＤＵ１を共有するノードＢ１１−Ｂ１４、Ｂ２１−Ｂ２４、Ｂ３１−Ｂ３４に接続される。このため、制御部ＣＮＴＡ１−ＣＮＴＡ３において、マスク情報保持部ＭＢＩＴ＋は、マスクを禁止する論理１に設定される。例えば、制御部ＣＮＴＡ１−ＣＮＴＡ３のデコーダ部ＤＥＣは、各ビットＢ１１Ｘ−、Ｂ１２Ｘ−、...、Ｂ３４Ｘ−、Ｂ１１Ｘ＋、Ｂ１２Ｘ＋、...、Ｂ３４Ｘ＋の先頭の符号を”Ｂ”から”Ａ”に置き換えたビットを出力する。
【００９２】
図４および図５に示すように、筐体ＣＳＣのノードＣ１１−Ｃ１４、Ｃ２１−Ｃ２４、Ｃ３１−Ｃ３４のＸ軸のＸ−方向は、冷却装置ＣＤＵ１を共有しない筐体ＣＳＢのノードＢ１１−Ｂ１４、Ｂ２１−Ｂ２４、Ｂ３１−Ｂ３４に接続される。このため、制御部ＣＮＴＣ１−ＣＮＴＣ３において、マスク情報保持部ＭＢＩＴ−は、マスクを示す論理０に設定される。ノードＣ１１−Ｃ１４、Ｃ２１−Ｃ２４、Ｃ３１−Ｃ３４のＸ軸のＸ＋方向は、冷却装置ＣＤＵ２を共有するノードＤ１１−Ｄ１４、Ｄ２１−Ｄ２４、Ｄ３１−Ｄ３４に接続される。このため、制御部ＣＮＴＣ１−ＣＮＴＣ３において、マスク情報保持部ＭＢＩＴ＋は、マスクを禁止する論理１に設定される。例えば、制御部ＣＮＴＣ１−ＣＮＴＣ３のデコーダ部ＤＥＣは、各ビットＢ１１Ｘ−、Ｂ１２Ｘ−、...、Ｂ３４Ｘ−、Ｂ１１Ｘ＋、Ｂ１２Ｘ＋、...、Ｂ３４Ｘ＋の先頭の符号を”Ｂ”から”Ｃ”に置き換えたビットを出力する。
【００９３】
図４および図５に示すように、筐体ＣＳＤのノードＤ１１−Ｄ１４、Ｄ２１−Ｄ２４、Ｄ３１−Ｄ３４のＸ軸のＸ−方向は、冷却装置ＣＤＵ２を共有するノードＣ１１−Ｃ１４、Ｃ２１−Ｃ２４、Ｃ３１−Ｃ３４に接続される。このため、制御部ＣＮＴＤ１−ＣＮＴＤ３において、マスク情報保持部ＭＢＩＴ−は、マスクを禁止する論理１に設定される。ノードＤ１１−Ｄ１４、Ｄ２１−Ｄ２４、Ｄ３１−Ｄ３４のＸ軸のＸ＋方向は、他のノードに接続されない。このため、制御部ＣＮＴＤ１−ＣＮＴＤ３において、マスク情報保持部ＭＢＩＴ＋は、マスクを示す論理０に設定される。例えば、制御部ＣＮＴＤ１−ＣＮＴＤ３のデコーダ部ＤＥＣは、各ビットＢ１１Ｘ−、Ｂ１２Ｘ−、...、Ｂ３４Ｘ−、Ｂ１１Ｘ＋、Ｂ１２Ｘ＋、...、Ｂ３４Ｘ＋の先頭の符号を”Ｂ”から”Ｄ”に置き換えたビットを出力する。
【００９４】
図１０は、図４に示す情報処理システムＳＹＳ２の動作の例を示す。この例では、ノードＡ１１の異常により、ノードＡ１１、Ｂ１１間の通信（すなわち、接続）が遮断される（図１０のＸ印）。図中の太い矢印は、制御部ＣＮＴＢ１、ＣＮＴＢ２、ＣＮＴＢ３への割り込み要求およびノードＢ２１、Ｂ３１への通信の遮断の通知を示す。
【００９５】
ノードＢ１１のポートＰＴＸ−は、Ｘ−方向の通信の遮断を検出し、通信の遮断を示す情報をネットワークインタフェースＮＩに通知する。ネットワークインタフェースＮＩは、図７に示す構成表ＣＮＦＧを参照し、Ｘ−方向に他のノードが接続中であることを認識し、Ｘ−方向の通信の遮断を示す割り込み要求を、制御部ＣＮＴＢ１に出力する（図１０（ａ））。また、ネットワークインタフェースＮＩは、構成表ＣＮＦＧを参照し、Ｘ−方向の通信の遮断を、Ｂ＋方向およびＢ−方向にそれぞれ接続されたノードＢ２１、Ｂ３１に通知する（図１０（ｂ）、（ｃ））。
【００９６】
ノードＢ２１のネットワークインタフェースＮＩは、構成表ＣＮＦＧを参照し、Ｘ−方向に他のノードが接続中であることを認識し、他のノードＢ１１のＸ−方向の通信の遮断を示す割り込み要求を、制御部ＣＮＴＢ２に出力する（図１０（ｄ））。ノードＢ３１のネットワークインタフェースＮＩは、構成表ＣＮＦＧを参照し、Ｘ−方向に他のノードが接続中であることを認識し、他のノードＢ１１のＸ−方向の通信の遮断を示す割り込み要求を、制御部ＣＮＴＢ３に出力する（図１０（ｅ））。
【００９７】
制御部ＣＮＴＢ１は、ノードＢ１１からの割り込み要求に応答して、割り込み要因をノードＢ１１から読み出す。制御部ＣＮＴＢ１は、ノードＢ１１のＸ−方向の通信が遮断されたことを示す割り込み要因をノードＢ１１から受信し、レジスタ部ＲＥＧＵにおける割り込み要因に対応するレジスタＲＥＧを論理１にセットする。（図１０（ｆ））。
【００９８】
制御部ＣＮＴＢ２は、ノードＢ２１からの割り込み要求に応答して、割り込み要因をノードＢ２１から読み出す。そして、制御部ＣＮＴＢ１と同様に、レジスタ部ＲＥＧＵにおける割り込み要因に対応するレジスタＲＥＧを論理１にセットする。（図１０（ｇ））。同様に、制御部ＣＮＴＢ３は、ノードＢ３１からの割り込み要求に応答して、割り込み要因をノードＢ３１から読み出し、レジスタ部ＲＥＧＵにおける割り込み要因に対応するレジスタＲＥＧを論理１にセットする。（図１０（ｈ））。
【００９９】
しかしながら、Ｘ−方向に割り当てられたレジスタＲＥＧがセットされないため、制御部ＣＮＴＢ１の集約部ＳＵＭ（図８）は、オフ信号ＰＯＦＦを出力しない。このため、制御部ＣＮＴＢ１とともに情報処理装置ＩＰＥＢ１に搭載されるノードＢ１１、Ｂ１２、Ｂ１３、Ｂ１４の電源は遮断されない。
【０１００】
図１１は、図４に示す情報処理システムＳＹＳ２の動作の別の例を示す。図１０と同様の動作については、詳細な説明は省略する。この例では、ノードＡ１１、Ａ２１、Ａ３１の異常により、ノードＡ１１、Ｂ１１間、ノードＡ２１、Ｂ２１間およびノードＡ３１、Ｂ３１間の通信が遮断される（図１１の３つのＸ印）。図１１に示す符号（ａ）−（ｈ）は、図１０に示す符号（ａ）−（ｈ）と同じ動作を示す。
【０１０１】
ノードＢ１１のネットワークインタフェースＮＩは、ノードＢ２１のＸ−方向との通信の遮断を示す通知をポートＰＴＢ＋を介して受ける（図１１（ｉ））。また、ノードＢ１１のネットワークインタフェースＮＩは、ノードＢ３１のＸ−方向との通信の遮断を示す通知をポートＰＴＢ−を介して受ける（図１１（ｊ））。そして、ノードＢ１１のネットワークインタフェースＮＩは、図１０に示す動作に加えて、ノードＢ２１のＸ−方向とノードＢ３１のＸ−方向との通信の遮断を示す割り込み要求を、制御部ＣＮＴＢ１に出力する（図１１（ｋ）、（ｌ））。
【０１０２】
制御部ＣＮＴＢ１は、ノードＢ１１からの割り込み要求に応答して、ノードＢ１１、Ｂ２１、Ｂ３１のＸ−方向との通信が遮断されたことを示す割り込み要因をノードＢ１１から受信する。制御部ＣＮＴＢ１は、割り込み要因に対応するレジスタＲＥＧを論理１にセットする（図１１（ｆ）、（ｍ）、（ｎ））。
【０１０３】
ノードＢ２１のネットワークインタフェースＮＩは、Ｘ−方向との通信が遮断されたことを示す通知をポートＰＴＸ−から受ける。また、ノードＢ２１のネットワークインタフェースＮＩは、ノードＢ３１のＸ−方向との通信が遮断されたことを示す通知をポートＰＴＢ＋を介して受ける（図１１（ｏ））。そして、ノードＢ２１のネットワークインタフェースＮＩは、図１０に示す動作に加えて、ノードＢ２１のＸ−方向とノードＢ３１のＸ−方向との通信の遮断を示す割り込み要求を、制御部ＣＮＴＢ２に出力する（図１１（ｐ）、（ｑ））。
【０１０４】
制御部ＣＮＴＢ２は、ノードＢ２１からの割り込み要求に応答して、ノードＢ１１、Ｂ２１、Ｂ３１のＸ−方向との通信が遮断されたことを示す割り込み要因をノードＢ２１から受信する。制御部ＣＮＴＢ２は、割り込み要因に対応するレジスタＲＥＧを論理１にセットする（図１１（ｇ）、（ｒ）、（ｓ））。
【０１０５】
ノードＢ３１のネットワークインタフェースＮＩは、Ｘ−方向との通信が遮断されたことを示す通知をポートＰＴＸ−から受ける。また、ノードＢ３１のネットワークインタフェースＮＩは、ノードＢ２１のＸ−方向との通信が遮断されたことを示す通知をポートＰＴＢ−を介して受ける（図１１（ｔ））。そして、ノードＢ３１のネットワークインタフェースＮＩは、図１０に示す動作に加えて、ノードＢ３１のＸ−方向とノードＢ２１のＸ−方向との通信の遮断を示す割り込み要求を、制御部ＣＮＴＢ３に出力する（図１１（ｕ）、（ｖ））。
【０１０６】
制御部ＣＮＴＢ３は、ノードＢ３１からの割り込み要求に応答して、ノードＢ１１、Ｂ２１、Ｂ３１のＸ−方向との通信が遮断されたことを示す割り込み要因をノードＢ３１から受信する。制御部ＣＮＴＢ３は、割り込み要因に対応するレジスタＲＥＧを論理１にセットする（図１１（ｈ）、（ｗ）、（ｘ））。
【０１０７】
図１１に示す状態では、各制御部ＣＮＴＢ１、ＣＮＴＢ２、ＣＮＴＢ３は、Ｘ−方向に割り当てられたレジスタＲＥＧをセットしないため、各集約部ＳＵＭ（図８）は、オフ信号ＰＯＦＦを出力しない。このため、情報処理装置ＩＰＥＢ１、ＩＰＥＢ２、ＩＰＥＢ３のそれぞれに搭載されるノードＢ１１−Ｂ１４、Ｂ２１−Ｂ２４、Ｂ３１−Ｂ３４の電源は遮断されない。
【０１０８】
図１２は、図４に示す情報処理システムＳＹＳ２の動作のさらなる別の例を示す。図１０と同様の動作については、詳細な説明は省略する。この例では、図４に示す結露センサＳ１が筐体ＣＳＡ内で発生した結露を検出し、各制御部ＣＮＴＡ１、ＣＮＴＡ２、ＣＮＴＡ３のそれぞれは、結露の検出に基づいて電源装置ＰＳＡ１から供給される電源を遮断する。これにより、筐体ＣＳＡに搭載されるノードＡ１１−Ａ１４、Ａ２１−Ａ２４、Ａ３１−Ａ３４の通信は遮断される（図１２のＸ印）。
【０１０９】
ノードＢ１１、Ｂ２１、Ｂ３１の動作は、図１１と同様である。ノードＢ１２−Ｂ１４は、図１１に示すノードＢ１１と同様に動作し、ノードＢ２２−Ｂ２４は、図１１に示すノードＢ２１と同様に動作し、ノードＢ３２−Ｂ３４は、図１１に示すノードＢ３１と同様に動作する。
【０１１０】
制御部ＣＮＴＢ１は、図１１と同様に、ノードＢ１１からの割り込み要求に応答して、ノードＢ１１、Ｂ２１、Ｂ３１のＸ−方向との通信が遮断されたことを示す割り込み要因をノードＢ１１から受信する。さらに、制御部ＣＮＴＢ１は、ノードＢ１２からの割り込み要求に応答して、ノードＢ１２、Ｂ２２、Ｂ３２のＸ−方向との通信が遮断されたことを示す割り込み要因をノードＢ１２から受信する。制御部ＣＮＴＢ１は、ノードＢ１３からの割り込み要求に応答して、ノードＢ１３、Ｂ２３、Ｂ３３のＸ−方向との通信が遮断されたことを示す割り込み要因をノードＢ１３から受信する。制御部ＣＮＴＢ１は、ノードＢ１４からの割り込み要求に応答して、ノードＢ１４、Ｂ２４、Ｂ３４のＸ−方向との通信が遮断されたことを示す割り込み要因をノードＢ１４から受信する。
【０１１１】
制御部ＣＮＴＢ１は、割り込み要因に対応するレジスタＲＥＧを論理１にセットする。すなわち、制御部ＣＮＴＢ１のレジスタ部ＲＥＧＵにおけるＸ−方向が割り当てられたレジスタＲＥＧが論理１にセットされ、制御部ＣＮＴＢ１は、遮断信号ＰＳＢ１ｏｆｆを出力する。これにより、情報処理装置ＩＰＥＢ１に搭載されるノードＢ１１−Ｂ１４の電源が遮断される。
【０１１２】
各制御部ＣＮＴＢ２、ＣＮＴＢ３は、制御部ＣＮＴＢ１と同様に動作し、レジスタ部ＲＥＧＵにおけるＸ−方向が割り当てられたレジスタＲＥＧを論理１にセットする。これにより、情報処理装置ＩＰＥＢ２に搭載されるノードＢ２１−Ｂ２４の電源を遮断する遮断信号ＰＳＢ２ｏｆｆが出力され、情報処理装置ＩＰＥＢ３に搭載されるノードＢ３１−Ｂ３４の電源を遮断する遮断信号ＰＳＢ３ｏｆｆが出力される。
【０１１３】
図１２に示すように、結露等により筐体ＣＳＡ内のノードＡ１１−Ａ３４との通信経路が遮断された場合、筐体ＣＳＡと冷却装置ＣＤＵ１を共有する筐体ＣＳＢ内のノードＢ１１−Ｂ３４の電源が遮断される。この際、筐体ＣＳＡ、ＣＳＢを管理する管理装置等を介することなく、ノードＢ１１−Ｂ３４の電源が遮断可能なため、管理装置等を介する場合に比べて、ノードＢ１１−Ｂ３４の電源を迅速に遮断することができる。
【０１１４】
なお、筐体ＣＳＢ内のノードＢ１１−Ｂ３４の電源は、冷却装置ＣＤＵ１を共有する筐体ＣＳＡ内の全てのノードＡ１１−Ａ３４との通信経路が遮断された場合に限定されず、所定数のノードＡとの通信経路が遮断された場合に遮断されてもよい。この場合、例えば、筐体ＣＳＢ内の情報処理装置ＩＰＥＢが所定の影響を受ける影響範囲に属する筐体ＣＳＡが内蔵する情報処理装置ＩＰＥＡは、所定数のノードＡを含む情報処理装置ＩＰＥＡである。
【０１１５】
また、筐体ＣＳＢ内の情報処理装置ＩＰＥＢ１、ＩＰＥＢ２、ＩＰＥＢ３間で、各情報処理装置ＩＰＥＢ１、ＩＰＥＢ２、ＩＰＥＢ３のノードＢ１１−Ｂ３４に発生した通信の遮断を、相互に通知する。これにより、情報処理装置ＩＰＥＢ１、ＩＰＥＢ２、ＩＰＥＢ３毎に、筐体ＣＳＡ内のノードＡ１１−Ａ３４の電源が遮断されたことを検出することができ、各情報処理装置ＩＰＥＢ１、ＩＰＥＢ２、ＩＰＥＢ３のノード用の電源を遮断することができる。
【０１１６】
図１３は、図４に示す情報処理システムＳＹＳ２の動作のさらなる別の例を示す。図１０および図１２と同様の動作については、詳細な説明は省略する。この例では、図１１と同様に、ノードＡ１１、Ａ２１、Ａ３１の異常により、ノードＡ１１、Ｂ１１間、ノードＡ２１、Ｂ２１間およびノードＡ３１、Ｂ３１間の通信が遮断される（図１３のＸ−方向の３つのＸ印）。また、図４に示す結露センサＳ３が筐体ＣＳＣ内で発生した結露を検出し、各制御部ＣＮＴＣ１、ＣＮＴＣ２、ＣＮＴＣ３のそれぞれは、結露の検出に基づいて電源装置ＰＳＣ１から供給される電源を遮断する。これにより、筐体ＣＳＣに搭載されるノードＣ１１−Ｃ１４、Ｃ２１−Ｃ２４、Ｃ３１−Ｃ３４の通信は遮断される（図１３のＸ＋方向のＸ印）。
【０１１７】
制御部ＣＮＴＢ１、ＣＮＴＢ２、ＣＮＴＢ３は、ノードＡ１１、Ａ２１、Ａ３１の通信の遮断に基づいて、図１１と同様に、ノードＢ１１、Ｂ２１、Ｂ３１のＸ−方向に対応するレジスタＲＥＧをセットする。また、制御部ＣＮＴＢ１、ＣＮＴＢ２、ＣＮＴＢ３は、割り込み要求に基づいて、Ｘ軸のＸ＋方向に接続されたノードＣ１１−Ｃ１４、Ｃ２１−Ｃ２４、Ｃ３１−Ｃ３４の通信の遮断を検出する。しかし、図９の右側に示すマスク部ＭＳＫは、マスク情報保持部ＭＢＩＴ＋に設定された論理０により、各ビットＢ１１Ｘ＋、Ｂ１２Ｘ＋、...、Ｂ３４Ｘ＋のレジスタＲＥＧへの入力がマスクされる。このため、図９の右側に示すレジスタ部ＲＥＧＵのレジスタＲＥＧはセットされず、オフ信号ＰＯＦＦは出力されない。
【０１１８】
このように、冷却装置ＣＤＵ１を共有しない筐体ＣＳＣ内のノードＣ１１−Ｃ３４の電源が遮断された場合、マスク部ＭＳＫによりレジスタのセットが禁止される。例えば、冷却装置ＣＤＵ２によるクーラントの過剰な冷却により、筐体ＣＳＣ内に結露が発生する場合にも、冷却装置ＣＤＵ１により冷却される筐体ＣＳＢ内に結露は発生しない。このように、筐体ＣＳＢと異なる条件で運用される筐体ＣＳＣのノードＣ１１−Ｃ３４の電源が遮断された場合、筐体ＣＳＢ内のノードＢ１１−Ｂ３４の電源が、誤って遮断されることはない。したがって、情報処理システムＳＹＳ２の性能が、電源の誤った遮断により低下することはない。なお、筐体ＣＳＣ内のノードＣ１１−Ｃ３４の電源が遮断された場合、例えば、筐体ＣＳＡ、ＣＳＢ、ＣＳＣ、ＣＳＤを管理する管理装置等は、ノードＣ１１−Ｃ３４の通信が遮断された原因を調べ、ノードＢ１１−Ｂ３４の電源の遮断を判断する。
【０１１９】
図１４は、図４に示す各ノードＡ１１−Ａ３４、Ｂ１−Ｂ３４、Ｃ１１−Ｃ３４、Ｄ１１−Ｄ３４の動作の例を示す。以下では、図１０に示すノードＢ１１、Ｂ２１の動作を例に説明する。なお、図１４に示す動作は、各ノードのインタフェースチップＩＦＣ（ハードウェア）により実現されるが、各ノードに搭載されるプロセッサＰＲＯＣがプログラムを実行することで実現されてもよい。
【０１２０】
ステップＳ１０２において、ノードＢ１１は、ポートＰＴＸ−、ＰＴＸ＋の検出部ＤＥＴを用いて、Ｘ軸のＸ−方向、Ｘ＋方向の通信経路のそれぞれに接続されたノードＡ１１、Ｃ１１の通信が遮断されたか否かを検出する。ノードＢ２１は、ポートＰＴＸ−、ＰＴＸ＋の検出部ＤＥＴを用いて、Ｘ軸のＸ−方向、Ｘ＋方向の通信経路のそれぞれに接続されたノードＡ２１、Ｃ２１の通信が遮断されたか否かを検出する。通信の遮断が検出された場合、動作はステップＳ１０４に移行され、通信の遮断が検出されない場合、動作はステップＳ１１０に移行される。
【０１２１】
ステップＳ１０４において、各ノードＢ１１、Ｂ２１は、通信の遮断を検出したノード（自分自身）を示す情報と、通信の遮断が検出されたノードを示す情報（例えば、Ｘ−方向、Ｘ＋方向のいずれか）とを割り込み要因として保持する。
【０１２２】
次に、ステップＳ１０６において、ノードＢ１１は、制御部ＣＮＴＢ１に割り込み要求を発行し、ノードＢ２１は、制御部ＣＮＴＢ２に割り込み要求を発行する。
【０１２３】
次に、ステップＳ１０８において、ノードＢ１１は、筐体ＣＳＢ内の他の情報処理装置ＩＰＥＢ２、ＩＰＥＢ３に搭載され、ノードＢ１１に接続されるノードＢ２１、Ｂ３１に、ノードＡ１１の通信の遮断を通知する。ノードＢ２１は、筐体ＣＳＢ内の他の情報処理装置ＩＰＥＢ３、ＩＰＥＢ１に搭載され、ノードＢ２１に接続されるノードＢ３１、Ｂ１１に、ノードＡ２１の通信の遮断を通知する。すなわち、Ｘ−方向またはＸ＋方向に接続されるノードとの通信の遮断が、Ｂ−方向およびＢ＋方向に接続されるノードに通知される。この後、動作はステップＳ１１０に移行される。
【０１２４】
ステップＳ１１０において、ノードＢ１１は、筐体ＣＳＢ内の他の情報処理装置ＩＰＥＢ２、ＩＰＥＢ３に搭載され、ノードＢ１１に接続されるノードＢ２１、Ｂ３１から通信の遮断の通知があるか否かを判定する。ノードＢ２１は、筐体ＣＳＢ内の他の情報処理装置ＩＰＥＢ３、ＩＰＥＢ１に搭載され、ノードＢ２１に接続されるノードＢ３１、Ｂ１１から通信の遮断の通知があるか否かを判定する。他の情報処理装置ＩＰＥＢ３、ＩＰＥＢ１から通信の遮断の通知がある場合、動作はステップＳ１１２に移行され、他の情報処理装置ＩＰＥＢ３、ＩＰＥＢ１から通信の遮断の通知がない場合、動作はステップＳ１０２に戻る。
【０１２５】
ステップＳ１１２において、各ノードＢ１１、Ｂ２１は、通信の遮断を通知したノードを示す情報と、通信が遮断されたノードを示す情報（例えば、Ｘ−方向、Ｘ＋方向のいずれか）とを割り込み要因として保持する。
【０１２６】
次に、ステップＳ１１４において、ノードＢ１１は、制御部ＣＮＴＢ１に割り込み要求を発行し、ノードＢ２１は、制御部ＣＮＴＢ２に割り込み要求を発行する。この後、動作はステップＳ１０２に戻り、上述した動作が繰り返される。
【０１２７】
図１５は、図４に示す制御部ＣＮＴＡ、ＣＮＴＢ、ＣＮＴＣ、ＣＮＴＤの動作の例を示す。以下では、図８に示す制御部ＣＮＴＢ１の動作を例に説明する。なお、図１５に示す動作は、制御部ＣＮＴＢ１（ハードウェア）により実現されるが、制御部ＣＮＴＢ１がＣＰＵ等のプロセッサを含む場合、プロセッサがプログラムを実行することで実現されてもよい。
【０１２８】
ステップＳ２０２において、制御部ＣＮＴＢ１は、割り込み要求が発行されたか否かを検出する。例えば、ステップＳ２０２は、図８に示すバスインタフェースＢＩＦの動作を示す。割り込み要求が発行された場合、動作はステップＳ２０４に移行され、割り込み要求が発行されない場合、動作はステップＳ２０２を繰り返す。
【０１２９】
ステップＳ２０４において、制御部ＣＮＴＢ１は、割り込み要求を発行したノードから割り込み要因を読み出す。
【０１３０】
次に、ステップＳ２０６において、制御部ＣＮＴＢ１は、割り込み要因で示される通信が遮断されたノードが、制御部ＣＮＴＢ１が搭載される筐体ＣＳＢとともに冷却装置ＣＤＵ１を共用するか否かを判断する。すなわち、制御部ＣＮＴＢ１は、制御部ＣＮＴＢ１が搭載される筐体ＣＳＢと同じ運用条件で動作するノードの通信が遮断されたか否かを判定する。例えば、ステップＳ２０６は、図８に示すマスク部ＭＳＫの動作を示す。同じ運用条件で動作するノードとの通信が遮断された場合、動作はステップＳ２０８に移行され、異なる運用条件で動作するノードとの通信が遮断された場合、動作はステップＳ２１０に移行される。
【０１３１】
ステップＳ２０８において、制御部ＣＮＴＢ１は、通信が遮断されたノードに対応するレジスタＲＥＧをセットする。例えば、ステップＳ２０８は、図８に示すデコーダ部ＤＥＣおよびレジスタ部ＲＥＧＵの動作を示す。
【０１３２】
次に、ステップＳ２１０において、制御部ＣＮＴＢ１は、レジスタＲＥＧの値に基づいて、筐体ＣＳＢとともに冷却装置ＣＤＵ１を共用する筐体ＣＳＡ内のノードＡ１１−Ａ３４の通信が遮断されたか否かを判定する。すなわち、同じ条件で運用中の筐体の全てのノードの通信が遮断されたか否かが判定される。例えば、ステップＳ２１０は、図８に示す集約部ＳＵＭの動作を示す。同じ条件で運用中の筐体の全てノードとの通信が遮断された場合、動作はステップＳ２１２に移行され、同じ条件で運用中の筐体のいずれかのノードの通信が可能な場合、動作はステップＳ２０２に戻り、上述した動作が繰り返される。なお、ステップＳ２１０では、同じ条件で運用中の筐体の所定数（例えば、５０％あるいは８０％など）のノードの通信が遮断されたか否かが判定されてもよい。
【０１３３】
ステップＳ２１２において、制御部ＣＮＴＢ１は、制御部ＣＮＴＢ１とともに情報処理装置ＩＰＥＢ１に搭載されるノードＢ１１−Ｂ１４に供給される電源を遮断する。例えば、ステップＳ２１２は、図８に示す電源制御部ＰＣＮＴの動作を示す。制御部ＣＮＴＢ１が、筐体ＣＳＡ内のノードＡ１１−Ａ３４との通信が遮断されたことを検出した場合、図１２に示すように、筐体ＣＳＢ内の他の制御部ＣＮＴＢ２、ＣＮＴＢ３も、ノードＡ１１−Ａ３４との通信が遮断されたことを検出する。このため、制御部ＣＮＴＢ２は、情報処理装置ＩＰＥＢ２に搭載されるノードＢ２１−Ｂ２４に供給される電源を遮断し、制御部ＣＮＴＢ３は、情報処理装置ＩＰＥＢ３に搭載されるノードＢ３１−Ｂ３４に供給される電源を遮断する。すなわち、筐体ＣＳＡ内のノードＡ１１−Ａ３４との通信が遮断されたことに基づいて、筐体ＣＳＢ内のノードＢ１１−Ｂ３４に供給される電源が遮断される。
【０１３４】
以上、図４から図１５に示す実施形態においても、図１から図３に示す実施形態と同様の効果を得ることができる。すなわち、異常状態が互いに影響する影響範囲に含まれる他筐体ＣＳＡの情報処理装置ＩＰＥＡの電源ＰＳの遮断を自筐体ＣＳＢの情報処理装置ＩＰＥＢのそれぞれで検出し、電源ＰＳを遮断することができる。各情報処理装置ＩＰＥＢは、通信経路の接続断状態を互いに通知するため、異常状態が互いに影響する影響範囲に含まれる筐体ＣＳＡの情報処理装置ＩＰＥＡの電源ＰＳの遮断を検出することができる。筐体ＣＳを管理する管理装置等を介することなく、他の筐体ＣＳＡで発生した異常に基づいて、情報処理装置ＩＰＥＢの電源ＰＳを遮断することができ、情報処理装置ＩＰＥＢの電源ＰＳを迅速に遮断することができる。情報処理装置ＩＰＥＢは、異常状態が影響する不具合と異常状態が影響しない不具合とを区別して、電源ＰＳを遮断するか否かを判定することができる。
【０１３５】
さらに、図４から図１５に示す実施形態では、冷却装置ＣＤＵを共用しない筐体ＣＳＣに対応するマスク情報保持部ＭＢＩＴ＋にマスク部ＭＳＫの動作をマスクする値を設定する。これにより、筐体ＣＳＣ内のノードＣ１１−Ｃ３４との通信が遮断された場合にも、オフ信号ＰＯＦＦの出力をマスクすることができ、ノードＢ１１−Ｂ３４の電源の遮断を禁止することができる。すなわち、筐体ＣＳＢと運用条件が異なる筐体ＣＳＣのノードＣ１１−Ｃ３４との通信が遮断された場合、ノードＢ１１−Ｂ３４の電源の誤った遮断をなくすことができる。
【０１３６】
マスク情報保持部ＭＢＩＴ−、ＭＢＩＴ＋に値を設定することで、ノードＢ１１−Ｂ３４の電源の遮断をマスクするか否かを決めることができる。このため、制御部ＣＮＴＡ１−ＣＮＴＡ３、ＣＮＴＢ１−ＣＮＴＢ３、ＣＮＴＣ１−ＣＮＴＣ３、ＣＮＴＤ１−ＣＮＴＤ３を共通の仕様で設計することができる。
【０１３７】
図１６は、情報処理システムおよび情報処理システムの制御方法の別の実施形態における制御部ＣＮＴＢ１の例を示す。図４から図９に示す実施形態で説明した要素と同一または同様の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
【０１３８】
この実施形態の情報処理システムＳＹＳ３は、図４に示す制御部ＣＮＴＢ１の代わりに、制御部ＣＮＴＢ１ａを有する。また、情報処理システムＳＹＳ３は、図４に示す制御部ＣＮＴＡ１−ＣＮＴＡ３、ＣＮＴＢ２−ＣＮＴＢ３、ＣＮＴＣ１−ＣＮＴＣ３、ＣＮＴＤ１−ＣＮＴＤ３の代わりに、制御部ＣＮＴＢ１ａと同一または同様の機能を有する制御部を有する。情報処理システムＳＹＳ３のその他の構成は、図４と同一または同様である。
【０１３９】
すなわち、情報処理システムＳＹＳ３は、図４と同様に、複数の筐体ＣＳ（ＣＳＡ、ＣＳＢ、ＣＳＣ、ＣＳＤ）、複数の電源装置ＰＳ（ＰＳＡ１、ＰＳＡ２、ＰＳＢ１、ＰＳＢ２、ＰＳＣ１、ＰＳＣ２、ＰＳＤ１、ＰＳＤ２）を有する。また、情報処理システムＳＹＳ３は、図４と同様に、筐体ＣＳＡ、ＣＳＢを冷却する冷却装置ＣＤＵ１と、筐体ＣＳＣ、ＣＳＤを冷却する冷却装置ＣＤＵ２とを有する。
【０１４０】
制御部ＣＮＴＢ１ａは、バスインタフェースＢＩＦ、デコーダ部ＤＥＣ、レジスタ部ＲＥＧＵ、集約部ＳＵＭａおよび電源制御部ＰＣＮＴを有する。バスインタフェースＢＩＦ、デコーダ部ＤＥＣ、レジスタ部ＲＥＧＵおよび電源制御部ＰＣＮＴは、図８に示すインタフェースＢＩＦ、デコーダ部ＤＥＣ、レジスタ部ＲＥＧＵおよび電源制御部ＰＣＮＴと同一または同様である。すなわち、制御部ＣＮＴＢ１ａは、図８に示す制御部ＣＮＴＢ１のマスク部ＭＳＫを有さず、図８に示す制御部ＣＮＴＢ１の集約部ＳＵＭの代わりに集約部ＳＵＭａを有する。集約部ＳＵＭａは、図８に示したマスク部ＭＳＫの機能を有する。
【０１４１】
デコーダ部ＤＥＣは、図８に示すデコーダ部ＤＥＣと同様に、ノードＢ１１、Ｂ１２、Ｂ１３、Ｂ１４からの割り込み要求を解読し、接続の異常を示すノードと、接続の異常を示すＸ軸の方向（Ｘ＋方向またはＸ−方向）とを特定する。ここで、接続の異常が特定されるノードは、制御部ＣＮＴＢ１ａとともに筐体ＣＳＢに搭載されるノードＢ１１−Ｂ１４、Ｂ２１−Ｂ２４、Ｂ３１−Ｂ３４のいずれかである。なお、筐体ＣＳＢに搭載される他の制御部（図４のＣＮＴＢ２、ＣＮＴＢ３に対応）のそれぞれも、ノードＢ１１−Ｂ１４、Ｂ２１−Ｂ２４、Ｂ３１−Ｂ３４の接続の異常を特定する。制御部ＣＮＴＢ１ａは、特定した異常を示す情報を、例えば、ビット値としてレジスタ部ＲＥＧＵに出力する。
【０１４２】
集約部ＳＵＭａは、レジスタＲＥＧＵのＸ＋方向に対応するレジスタＲＥＧがセットされたことを検出した場合、Ｘ＋方向に対応するマスク情報に応じて、オフ信号ＰＯＦＦを出力する。また、集約部ＳＵＭａは、レジスタＲＥＧＵのＸ−方向に対応するレジスタＲＥＧがセットされたことを検出した場合、Ｘ−方向に対応するマスク情報に応じて、オフ信号ＰＯＦＦを出力する。集約部ＳＵＭａの例は、図１７に示す。
【０１４３】
図１７は、図１６に示すレジスタ部ＲＥＧＵおよび集約部ＳＵＭａの例を示す。図９と同一または同様の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。なお、図１７では、説明を分かりやすくするために、図９と同様に、レジスタ部ＲＥＧＵとデコーダ部ＤＥＣとは分割して示される。
【０１４４】
図９と同様に、左側のデコーダ部ＤＥＣおよびレジスタ部ＲＥＧＵは、Ｘ−方向に接続されるノード（この例では、筐体ＣＳＡのノードＡ１１−Ａ１４、Ａ２１−Ａ２４、Ａ３１−Ａ３４）との間の通信の遮断に対する制御に使用される。右側のデコーダ部ＤＥＣおよびレジスタ部ＲＥＧＵは、Ｘ＋方向に接続されるノード（この例では、筐体ＣＳＣのノードＣ１１−Ｃ１４、Ｃ２１−Ｃ２４、Ｃ３１−Ｃ３４）との間の通信の遮断に対する制御に使用される。
【０１４５】
集約部ＳＵＭａは、アンド回路ＡＮＤＬａ、ＡＮＤＲａおよびオア回路ＯＲを有する。アンド回路ＡＮＤＬａは、図１７の左側に示すレジスタＲＥＧの出力およびマスク情報保持部ＭＢＩＴ−に記憶された値を受ける。すなわち、アンド回路ＡＮＤＬａは、マスク情報保持部ＭＢＩＴ−に記憶された値が論理１の場合であって、Ｘ−方向に対応する全てのレジスタＲＥＧが論理１を保持する場合、論理１を出力する。アンド回路ＡＮＤＬａは、マスク情報保持部ＭＢＩＴ−に記憶された値が論理０の場合、論理０を出力する。
【０１４６】
アンド回路ＡＮＤＲａは、図１７の右側に示すレジスタＲＥＧの出力およびマスク情報保持部ＭＢＩＴ＋に記憶された値を受ける。すなわち、アンド回路ＡＮＤＲａは、マスク情報保持部ＭＢＩＴ＋に記憶された値が論理１の場合であって、Ｘ＋方向に対応する全てのレジスタＲＥＧが論理１を保持する場合、論理１を出力する。アンド回路ＡＮＤＲａは、マスク情報保持部ＭＢＩＴ＋に記憶された値が論理０の場合、論理０を出力する。
【０１４７】
これにより、図４に示すように、冷却装置ＣＤＵ１を共用しない筐体ＣＳＣのノードＣ１１−Ｃ３４との通信が遮断される場合にも、制御部ＣＮＴＢ１ａは、オフ信号ＰＯＦＦの出力をマスクする。したがって、図１３と同様に、運用条件が異なる筐体ＣＳＣのノードＣ１１−Ｃ３４の電源が遮断された場合、ノードＢ１１−Ｂ３４の電源が、誤って遮断されることはなく、情報処理システムＳＹＳ２の性能が、電源の誤った遮断により低下することはない。
【０１４８】
図１７では、マスク情報保持部ＭＢＩＴ−に記憶された値をアンド回路ＡＮＤＬａに入力し、あるいは、マスク情報保持部ＭＢＩＴ＋に記憶される値をアンド回路ＡＮＤＲａに入力することで、オフ信号ＰＯＦＦの出力がマスクされる。このため、図９に比べて、マスク情報保持部ＭＢＩＴ−、ＭＢＩＴ＋に記憶された値が伝達される信号線の長さおよび分岐数を減らすことができ、制御部ＣＮＴＢ１の回路を簡易にすることができる。
【０１４９】
アンド回路ＡＮＤＬａは、マスク情報保持部ＭＢＩＴ−が論理０を記憶する場合、オフ信号ＰＯＦＦの出力を禁止し、ノードの電源の遮断をマスクするマスク部の一例である。アンド回路ＡＮＤＲａは、マスク情報保持部ＭＢＩＴ＋が論理０を記憶する場合、オフ信号ＰＯＦＦの出力を禁止し、ノードの電源の遮断をマスクするマスク部の一例である。
【０１５０】
図１８は、図１６に示す制御部ＣＮＴＢ１ａの動作の例を示す。図１５と同一または同様の動作については、詳細な説明は省略する。ステップＳ３０２、Ｓ３０４、Ｓ３０８、Ｓ３１０、Ｓ３１２の動作は、図１５に示すステップＳ２０２、Ｓ２０４、Ｓ２０８、Ｓ２１０、Ｓ２１２の動作と同一または同様である。
【０１５１】
制御部ＣＮＴＢ１ａは、ステップＳ３０４の後、ステップＳ３０８を実行する。また、制御部ＣＮＴＢ１ａは、ステップＳ３１０とステップＳ３１２の間に、ステップＳ３１１を実行する。ステップＳ３１１では、制御部ＣＮＴＢ１ａは、割り込み要因で示される通信が遮断されたノードが、制御部ＣＮＴＢ１ａが搭載される筐体ＣＳＢとともに冷却装置ＣＤＵ１を共用するか否かを判断する。ステップＳ３１１の動作は、図１５に示すステップＳ２０６の動作と同様であるが、レジスタＲＥＧがセットされた後に実行される。すなわち、図１８では、レジスタＲＥＧは、マスク情報保持部ＭＢＩＴ−（またはＭＢＩＴ＋）に記憶された値に拘わりなくセットされ、図１７に示すオフ信号ＰＯＦＦの出力をマスクするか否かが、レジスタＲＥＧがセットされた後に判定される。なお、ステップＳ３１０では、同じ条件で運用中の筐体の所定数（例えば、５０％あるいは８０％など）のノードの通信が遮断されたか否かが判定されてもよい。
【０１５２】
以上、図１６から図１８に示す実施形態においても、図１から図３に示す実施形態および図４から図１５に示す実施形態と同様の効果を得ることができる。さらに、図１６から図１８に示す実施形態では、図９に比べて、マスク情報保持部ＭＢＩＴ−、ＭＢＩＴ＋に記憶された値が伝達される信号線の長さおよび分岐数を減らすことができ、制御部ＣＮＴＢ１の回路を簡易にすることができる。
【０１５３】
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
【符号の説明】
【０１５４】
Ａ１１−Ａ１４、Ａ２１−Ａ２４、Ａ３１−Ａ３４…ノード；Ｂ１１−Ｂ１４、Ｂ２１−Ｂ２４、Ｂ３１−Ｂ３４…ノード；ＢＩＦ…バスインタフェース；Ｃ１１−Ｃ１４、Ｃ２１−Ｃ２４、Ｃ３１−Ｃ３４…ノード；ＣＢＵＳ…制御バス；ＣＤＵ１、ＣＤＵ２…冷却装置；ＣＩＦ…制御インタフェース；ＣＭ１−ＣＭ４…通信部；ＣＮＦＧ…構成表；ＣＮＴＡ１−ＣＮＴＡ３、ＣＮＴＢ１−ＣＮＴＢ３、ＣＮＴＢ１ａ、ＣＮＴＣ１−ＣＮＴＣ３、ＣＮＴＤ１−ＣＮＴＤ３…制御部；Ｄ１１−Ｄ１４、Ｄ２１−Ｄ２４、Ｄ３１−Ｄ３４…ノード；ＤＥＣ…デコーダ部；ＤＥＴ、ＤＥＴ１−ＤＥＴ４…検出部；ＩＦＣ…インタフェースチップ；ＩＰＥ１−ＩＰＥ４…情報処理装置；ＮＩ…ネットワークインタフェース；ＭＢＩＴ−、ＭＢＩＴ＋…マスク情報保持部；ＭＳＫ…マスク部；ＯＦＦ１−ＯＦＦ４…遮断部；Ｐ１−Ｐ４…冷却管；ＰＣＮＴ…電源制御部；ＰＩＦ…プロセッサインタフェース；ＰＯＦＦ…オフ信号；ＰＲＯＣ…プロセッサ；ＰＳ１、ＰＳ２、ＰＳ３、ＰＳ４…電源；ＰＳＡ１、ＰＳＡ２、ＰＳＢ１、ＰＳＢ２、ＰＳＣ１、ＰＳＣ２、ＰＳＤ１、ＰＳＤ２…電源装置；ＰＳＢ１ｏｆｆ…遮断信号；ＰＴＢ＋、ＰＴＢ−、ＰＴＸ＋、ＰＴＸ−…ポート；ＣＳ１、ＣＳ２、ＣＳＡ、ＣＳＢ、ＣＳＣ、ＣＳＤ…筐体；ＲＥＧ、ＲＥＧ１−ＲＥＧ８…レジスタ；ＲＥＧＵ…レジスタ部；Ｓ１−Ｓ４…結露センサ；ＳＵＭ、ＳＵＭａ…集約部；ＳＷ１−ＳＷ４…スイッチ；ＳＹＳ１、ＳＹＳ２、ＳＹＳ３…情報処理システム；ＩＰＥＡ１−ＩＰＥＡ３、ＩＰＥＢ１−ＩＰＥＢ３、ＩＰＥＣ１−ＩＰＥＣ３、ＩＰＥ１−ＩＰＥ４…情報処理装置
【図１】
2015156102.tif 000003
【図２】
2015156102.tif 000004
【図３】
2015156102.tif 000005
【図４】
2015156102.tif 000006
【図５】
2015156102.tif 000007
【図６】
2015156102.tif 000008
【図７】
2015156102.tif 000009
【図８】
2015156102.tif 000010
【図９】
2015156102.tif 000011
【図１０】
2015156102.tif 000012
【図１１】
2015156102.tif 000013
【図１２】
2015156102.tif 000014
【図１３】
2015156102.tif 000015
【図１４】
2015156102.tif 000016
【図１５】
2015156102.tif 000017
【図１６】
2015156102.tif 000018
【図１７】
2015156102.tif 000019
【図１８】
2015156102.tif 000020