(57)【要約】【課題】電界効果移動度を向上することができる半導体装置及びその製造方法を提供すること。【解決手段】実施形態に係る半導体装置は、第１半導体領域と、第２半導体領域と、第３半導体領域と、第１電極と、第２電極と、制御電極と、絶縁膜と、を含む。第１半導体領域はＳｉＣを含み、第１導電型を有する。第２半導体領域は第１半導体領域の上に設けられ第１面を有し、ＳｉＣを含み、第２導電型を有する。第３半導体領域は第２半導体領域の上に設けられ、ＳｉＣを含み、第１導電型を有する。第１電極は第１半導体領域と導通する。第２電極は第３半導体領域と導通する。制御電極は第２半導体領域の上に設けられる。絶縁膜は第２半導体領域と制御電極との間に設けられる。絶縁膜は、第１面及び制御電極と接し、窒素を含む。窒素の濃度分布のピークの位置は第１面から２ｎｍ以上１０ｎｍ未満離れ、ピークにおける半値幅は１０ｎｍ以上２０ｎｍ未満である。【選択図】図１
2015060905.tif 000002
【特許請求の範囲】
【請求項１】
ＳｉＣを含む第１導電型の第１半導体領域と、
前記第１半導体領域の上に設けられ、第１面を有し、ＳｉＣを含む第２導電型の第２半導体領域と、
前記第２半導体領域の上に設けられ、ＳｉＣを含む第１導電型の第３半導体領域と、
前記第１半導体領域と導通する第１電極と、
前記第３半導体領域と導通する第２電極と、
前記第２半導体領域の上に設けられた制御電極と、
前記第２半導体領域と前記制御電極との間に設けられ、前記第１面及び前記制御電極と接し、窒素を含み、前記窒素の濃度分布のピークの位置が前記第１面から２ナノメートル以上１０ナノメートル未満離れ、前記ピークにおける半値幅が１０ナノメートル以上２０ナノメートル未満である絶縁膜と、
を備えた半導体装置。
【請求項２】
前記ピークの位置における前記窒素の濃度は、５×１０２０ｃｍ−３以上１×１０２２ｃｍ−３以下である請求項１記載の半導体装置。
【請求項３】
前記絶縁膜における前記ピークの位置よりも前記第１面側の前記窒素の濃度は、５×１０１９ｃｍ−３以上５×１０２１ｃｍ−３未満である請求項１または２に記載の半導体装置。
【請求項４】
前記第１面は、ＳｉＣの（０００１）面、（０００−１）面及び（１１−２０）面のうちのいずれかの面である請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
ＳｉＣを含む第１導電型の第１半導体領域と、
前記第１半導体領域の上に設けられ、第１面を有し、ＳｉＣを含む第２導電型の第２半導体領域と、
前記第２半導体領域の上に設けられ、ＳｉＣを含む第１導電型の第３半導体領域と、
前記第１半導体領域と導通する第１電極と、
前記第３半導体領域と導通する第２電極と、
前記第２半導体領域の上に設けられた制御電極と、
前記第２半導体領域と前記制御電極との間に設けられ、前記第１面及び前記制御電極と接し、窒素を含み、前記窒素の濃度が前記第１面から少なくとも５ナノメートルまで増加した絶縁膜と、
を備えた半導体装置。
【請求項６】
前記第１面から５ナノメートル以上離れた位置における前記窒素の濃度は、５×１０２０ｃｍ−３以上１×１０２２ｃｍ−３以下である請求項５記載の半導体装置。
【請求項７】
前記絶縁膜における前記ピークの位置よりも前記第１面側の前記窒素の濃度は、５×１０１９ｃｍ−３以上５×１０２１ｃｍ−３未満である請求項６記載の半導体装置。
【請求項８】
前記第１面は、ＳｉＣの（０００１）面、（０００−１）面及び（１１−２０）面のうちのいずれかの面である請求項６または７に記載の半導体装置。
【請求項９】
第１面を有し、ＳｉＣを含む半導体領域を形成する工程と、
前記半導体領域の前記第１面と接するＳｉ酸窒化膜を形成する工程と、
前記Ｓｉ酸窒化膜における前記第１面の近傍を酸窒化する工程と、
を備えた半導体装置の製造方法。
【請求項１０】
前記Ｓｉ酸窒化膜を形成する工程は、
Ｓｉ酸化膜を形成する工程と、
前記Ｓｉ酸化膜を、ＮＨ３を含む雰囲気中で第１の熱処理を行う工程と、を含む請求項９記載の半導体装置の製造方法。
【請求項１１】
前記Ｓｉ酸化膜を形成する工程は、ウェット酸化法、ドライ酸化法、化学気相成長法及び原子層堆積法のうちの少なくともいずれかによって前記Ｓｉ酸化膜を形成することを含む請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記第１の熱処理の条件は、１１５０℃以上１３５０℃以下の温度、１０分以上１２０分以内の時間を含む請求項１０または１１に記載の半導体装置の製造方法。
【請求項１３】
前記第１面の近傍を酸窒化する工程は、前記Ｓｉ酸窒化膜をＮ２Ｏ及びＮＯの少なくともいずれか含む雰囲気中で第２の熱処理を行うすることを含む請求項９〜１２のいずれか１つに記載の半導体装置の製造方法。
【請求項１４】
前記第２の熱処理の条件は、１１５０℃以上１３５０℃以下の温度、１０分以上１２０分以内の時間を含む請求項１３記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）と比較してバンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。ＳｉＣをＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体装置に適用することで、低損失かつ高い電界効果移動度（チャネル移動度）のデバイスが実現される。半導体装置においては、さらなる電界効果移動度の向上が望ましい。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２１０８１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、電界効果移動度を向上することができる半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１半導体領域と、第２半導体領域と、第３半導体領域と、第１電極と、第２電極と、制御電極と、絶縁膜と、を含む。
前記第１半導体領域の導電型は第１導電型である。前記第１半導体領域はＳｉＣを含む。
前記第２半導体領域は、前記第１半導体領域の上に設けられ、第１面を有する。前記第２半導体領域の導電型は第２導電型である。前記第２半導体領域は、ＳｉＣを含む。
前記第３半導体領域は、前記第２半導体領域の上に設けられる。前記第３半導体領域の導電型は、第１導電型である。前記第３半導体領域は、ＳｉＣを含む。
前記第１電極は、前記第１半導体領域と導通する。
前記第２電極は、前記第３半導体領域と導通する。
前記制御電極は、前記第２半導体領域の上に設けられる。
前記絶縁膜は、前記第２半導体領域と前記制御電極との間に設けられる。前記絶縁膜は、前記第１面及び前記制御電極と接し、窒素を含む。前記窒素の濃度分布のピークの位置は、前記第１面から２ナノメートル（ｎｍ）以上１０ｎｍ未満離れる。前記ピークにおける半値幅は、１０ｎｍ以上２０ｎｍ未満である。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１の実施形態に係る半導体装置の構成を例示する模式的断面図である。
【図２】図２は、絶縁膜中のＮの濃度分布を例示する図である。
【図３】図３は、界面準位を例示する図である。
【図４】図４は、電界効果移動度を例示する図である。
【図５】図５は、絶縁膜中のＮの濃度分布の他の例を示す図である。
【図６】図６は、半導体装置の製造方法を例示するフローチャートである。
【図７】図７は、半導体装置の製造方法を例示する模式的断面図である。
【図８】図８は、半導体装置の製造方法を例示する模式的断面図である。
【図９】図９は、半導体装置の製造方法を例示する模式的断面図である。
【図１０】図１０は、半導体装置の製造方法を例示する模式的断面図である。
【図１１】図１１は、第３の実施形態に係る半導体装置の構成を例示する模式的断面図である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態を図に基づき説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及びｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわち、ｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。
また、以下の説明では、一例として、第１導電型をｎ型、第２導電型をｐ型とした具体例を挙げる。
【０００８】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の構成を例示する模式的断面図である。
図１に表したように、本実施形態に係る半導体装置１１０は、第１半導体領域１０と、第２半導体領域２０と、第３半導体領域３０と、第１電極８１と、第２電極８２と、制御電極８０と、絶縁膜５０と、を備える。
【０００９】
半導体装置１１０において、第１半導体領域１０、第２半導体領域２０及び第３半導体領域３０は、ＳｉＣを含む。半導体装置１１０は、ＳｉＣを用いた例えばＭＯＳＦＥＴである。
【００１０】
第１半導体領域１０の導電型は第１導電型である。本実施形態において、第１半導体領域１０の導電型は、ｎ−型である。第１半導体領域１０は、基板１１の上に設けられていてもよい。基板１１の導電型は第１導電型である。本実施形態において、基板１１は、ｎ＋型のＳｉＣ基板である。本実施形態では、基板１１と第１半導体領域１０とを結ぶ方向をＺ方向、Ｚ方向に直交する方向の１つをＸ方向、Ｚ方向及びＸ方向に直交する方向をＹ方向ということにする。
【００１１】
基板１１は、例えば六方晶の４Ｈ−ＳｉＣを含む。基板１１は、第１主面１１ａを有する。第１主面１１ａは、４Ｈ−ＳｉＣの例えば（０００−１）面である。第１主面１１ａは、４Ｈ−ＳｉＣの（０００１）面でもよい。基板１１に含まれる不純物は、例えば燐（Ｐ）及び窒素（Ｎ）の少なくともいずれかである。基板１１の不純物濃度は、例えば５×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下程度である。
【００１２】
第１半導体領域１０は、基板１１の第１主面１１ａ上に形成される。第１半導体領域１０は、ＭＯＳＦＥＴの耐圧保持層である。第１半導体領域１０に含まれる不純物は、例えばＮである。第１半導体領域１０の不純物濃度は、例えば５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下程度である。第１半導体領域１０の厚さ（Ｚ方向の厚さ）は、例えば５マイクロメートル（μｍ）以上１０μｍ以下程度である。
【００１３】
第２半導体領域２０は、第１半導体領域１０の上に設けられる。本実施形態において、第２半導体領域２０は、第１半導体領域１０の一部の上に設けられる。第２半導体領域２０は、ＭＯＳＦＥＴのベース領域である。第２半導体領域２０は、第１面２０ａを有する。
【００１４】
第２半導体領域２０の導電型は第２導電型である。本実施形態において、第２半導体領域２０の導電型は、ｐ型である。第２半導体領域２０に含まれる不純物は、例えばアルミニウム（Ａｌ）である。第２半導体領域２０の不純物濃度は、例えば１×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下程度である。ノーマリオフのＭＯＳＦＥＴを構成するには、第２半導体領域２０の不純物濃度は、例えば５×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下程度にすることが望ましい。第２半導体領域２０の厚さは、例えば０．６μｍ程度である。
【００１５】
第３半導体領域３０は、第２半導体領域２０の上に設けられる。本実施形態において、第３半導体領域３０は、第２半導体領域２０の一部の上に設けられる。第３半導体領域３０は、ＭＯＳＦＥＴの例えばソース領域である。半導体装置１１０では、例えばＸ方向において、第１半導体領域１０と第３半導体領域３０との間に第２半導体領域２０が設けられる。
【００１６】
第３半導体領域３０の導電型は第１導電型である。本実施形態において、第３半導体領域３０の導電型は、ｎ＋型である。第３半導体領域３０に含まれる不純物は、例えばＮである。第３半導体領域３０の不純物濃度は、第１半導体領域１０の不純物濃度よりも高い。第３半導体領域３０の不純物濃度は、例えば１×１０２０ｃｍ−３程度である。第３半導体領域３０の厚さは、第２半導体領域２０の厚さよりも薄い。第３半導体領域３０の厚さは、例えば０．３μｍ程度である。
【００１７】
半導体装置１１０では、第１面２０ａに沿って第１半導体領域１０、第２半導体領域２０及び第３半導体領域３０が並んで設けられる。
【００１８】
半導体装置１１０では、第３半導体領域３０に隣接する第４半導体領域４０が設けられていてもよい。第４半導体領域４０は、ＭＯＳＦＥＴのコンタクト領域である。第４半導体領域４０の導電型は、第２導電型である。本実施形態において、第４半導体領域４０の導電型は、ｐ＋型である。第４半導体領域４０に含まれる不純物は、例えばＡｌである。第４半導体領域４０の不純物濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２０ｃｍ−３以下程度である。第４半導体領域４０の厚さは、第２半導体領域２０の厚さよりも薄い。第４半導体領域４０の厚さは、例えば０．３μｍ程度である。
【００１９】
第１電極８１は、第１半導体領域１０と導通する。第１電極８１は、ＭＯＳＦＥＴの例えばドレイン電極である。第１電極８１は、例えば基板１１の第２主面１１ｂと接する。第１電極８１は、基板１１とオーミック接触する。
【００２０】
第２電極８２は、第３半導体領域３０と導通する。第２電極８２は、ＭＯＳＦＥＴの例えばソース電極である。第２電極８２は、第３半導体領域３０と接する。第４半導体領域４０が設けられている場合、第２電極８２は、第３半導体領域３０とともに、第４半導体領域４０と接する。この場合、第２電極８２は、ＭＯＳＦＥＴの共通電極である。
【００２１】
制御電極８０は、第２半導体領域２０の上に設けられる。制御電極８０は、ＭＯＳＦＥＴのゲート電極である。本実施形態においては、制御電極８０は、Ｘ方向に並ぶ第１半導体領域１０、第２半導体領域２０及び第３半導体領域３０の上に設けられる。制御電極８０と第２電極８２との間には層間絶縁膜９０が設けられる。
【００２２】
絶縁膜５０は、第２半導体領域２０と制御電極８０との間に設けられる。絶縁膜５０は、第１面２０ａと制御電極８０とに接する。絶縁膜５０は、ＭＯＳＦＥＴのゲート絶縁膜である。本実施形態においては、絶縁膜５０は、Ｘ方向に並ぶ第１半導体領域１０、第２半導体領域２０及び第３半導体領域３０の上に設けられる。
【００２３】
絶縁膜５０の厚さ（Ｚ方向の厚さ）は、例えば３０ｎｍ以上１００ｎｍ以下程度であることが望ましい。絶縁膜５０の厚さが３０ｎｍ未満では、ゲート絶縁膜としての初期耐圧や信頼性の低下を招く可能性がある。絶縁膜５０の厚さが１００ｎｍを超えると、ＭＯＳＦＥＴの駆動力の低下を招く可能性がある。
【００２４】
絶縁膜５０は、Ｎを含む。本実施形態において、絶縁膜５０の主成分は、Ｓｉ、酸素（Ｏ）及びＮである。絶縁膜５０に含まれるＮの濃度分布（図１に示すＺ方向と平行なａ−ａ線に沿った濃度分布）のピークの位置は、第１面２０ａからＺ方向に２ｎｍ以上１０ｎｍ未満離れている。さらに、絶縁膜５０に含まれるＮの濃度分布のピークにおける半値幅は、１０ｎｍ以上２０ｎｍ未満である。
【００２５】
ここで、半導体装置１１０の動作について説明する。
第１電極８１に、第２電極８２に対して正の電圧が印加された状態で、制御電極８０に閾値以上の電圧が印加されると、第２半導体領域２０における絶縁膜５０との界面付近に反転層（チャネル）が形成される。これにより、半導体装置１１０はオン状態になり、第１電極８１から第２電極８２へ電流が流れる。
【００２６】
一方、制御電極８０に印加される電圧が閾値よりも小さいと、チャネルが消失する。これにより、半導体装置１１０はオフ状態になって、第１電極８１から第２電極８２へ流れる電流が遮断される。
【００２７】
半導体装置１１０では、上記のようなＮの濃度分布を有する絶縁膜５０を備えることで、電界効果移動度の向上が達成される。
【００２８】
次に、絶縁膜５０に含まれるＮの濃度分布について説明する。
図２は、絶縁膜中のＮの濃度分布を例示する図である。
図２には、濃度分布Ｃ１、Ｃ２及びＣ３が表される。濃度分布Ｃ１は、本実施形態に係る半導体装置１１０の絶縁膜５０におけるＮの濃度分布である。濃度分布Ｃ２は、第１参考例に係る半導体装置の絶縁膜５０１におけるＮの濃度分布である。濃度分布Ｃ３は、第２参考例に係る半導体装置の絶縁膜５０２におけるＮの濃度分布である。
【００２９】
図２の横軸は絶縁膜５０、５０１及び５０２の表面を基準にした深さ（ｎｍ）、縦軸はＮの濃度（ｃｍ−３）を表している。図２には、Ｎの濃度のＳＩＭＳ（Secondary Ion Mass Spectrometry）による分析結果の一例が示される。図２に表した例において、絶縁膜５０、５０１及び５０２の厚さは約４０ｎｍである。したがって、絶縁膜５０、５０１及び５０２と第２半導体領域２０との境界面（第１面２０ａ）は、絶縁膜５０、５０１及び５０２の表面から約４０ｎｍの深さである。
【００３０】
図２の濃度分布Ｃ１に表したように、本実施形態に係る半導体装置１１０の絶縁膜５０に含まれるＮの濃度は、絶縁膜５０の表面から深さ方向に徐々に増加する。そして、絶縁膜５０と第２半導体領域２０との境界面（第１面２０ａ）の近傍でＮの濃度はピークＰｋに達する。Ｎの濃度は、ピークＰｋの位置から境界面（第１面２０ａ）まで徐々に減少する。
【００３１】
濃度分布Ｃ１では、Ｎの濃度のピークＰｋの位置は、境界面（第１面２０ａ）から約８ｎｍの位置である。また、Ｎの濃度のピークにおける半値幅は、約１５ｎｍである。なお、半値幅は、Ｎの濃度のピークＰｋの濃度の１／２の濃度の分布の幅である。図２に表した例では、半値幅を示す分布の半分（矢印Ｗ）のみが示されている。
【００３２】
濃度分布Ｃ２に表したように、第１参考例に係る半導体装置の絶縁膜５０１に含まれるＮの濃度は、絶縁膜５０１の表面から深さ方向に徐々に増加する。濃度分布Ｃ２において、Ｎの濃度は、絶縁膜５０１と第２半導体領域２０との境界面（第１面２０ａ）でピークに達する。
【００３３】
濃度分布Ｃ３に表したように、第２参考例に係る半導体装置の絶縁膜５０２に含まれるＮの濃度分布は、絶縁膜５０２の表面から、絶縁膜５０２と第２半導体領域２０との境界面（第１面２０ａ）まで、ほぼ一定である。
【００３４】
本願発明者らは、絶縁膜５０のＮの濃度分布が電界効果移動度に影響を与えるという新たな課題を見出した。すなわち、半導体装置１１０では、このような絶縁膜５０のＮの濃度分布によって、第１参考例及び第２参考例に係る半導体装置に比べて電界効果移動度の向上が達成されることを確認した。
【００３５】
先ず、本願発明者らが行った考察の一つである、絶縁膜５０、５０１及び５０２を用いた場合の界面準位について説明する。
図３は、界面準位を例示する図である。
図３には、界面準位Ｄ１、Ｄ２及びＤ３が表される。界面準位Ｄ１には、本実施形態で用いられる絶縁膜５０によってＭＯＳキャパシタを作製し、界面準位を調べた結果が表される。界面準位Ｄ２には、第１参考例で用いられる絶縁膜５０１によってＭＯＳキャパシタを作製し、界面準位を調べた結果が表される。界面準位Ｄ３には、第２参考例で用いられる絶縁膜５０２によってＭＯＳキャパシタを作製し、界面準位を調べた結果が表される。
【００３６】
図３の横軸はエネルギー準位（ｅＶ）、縦軸は界面準位密度（ｃｍ−２ｅＶ−１）を表している。図３に表したように、界面準位Ｄ１は、界面準位Ｄ２及びＤ３よりも減少していることが分かる。このような界面準位Ｄ１、Ｄ２及びＤ３の違いは、電界効果移動度に影響を与える。
【００３７】
次に、本願発明者らが行った考察の他の一つである電界効果移動度について説明する。  図４は、電界効果移動度を例示する図である。
図４には、電界効果移動度Ｍ１、Ｍ２及びＭ３が表される。電界効果移動度Ｍ１は、本実施形態で用いられる絶縁膜５０によってＭＯＳＦＥＴを作製し、電界効果移動度を測定した結果が表される。電界効果移動度Ｍ２は、第１参考例で用いられる絶縁膜５０１によってＭＯＳＦＥＴを作製し、電界効果移動度を測定した結果が表される。電界効果移動度Ｍ３は、第２参考例で用いられる絶縁膜５０２によってＭＯＳＦＥＴを作製し、電界効果移動度を測定した結果が表される。
【００３８】
図４の横軸はゲート電圧（Ｖ）、縦軸は電界効果移動度（ｃｍ２／Ｖｓ）を表している。図４に表したように、電界効果移動度Ｍ１は、電界効果移動度Ｍ２及びＭ３よりも向上していることが分かる。
【００３９】
このように、絶縁膜５０を用いた場合の界面準位Ｄ１は、絶縁膜５０１及び５０２を用いた場合の界面準位Ｄ２及びＤ３よりも低い。これにより、本実施形態に係る半導体装置１１０では、第１参考例及び第２参考例に係る半導体装置に比べて電界効果移動度が向上する。
【００４０】
特に、絶縁膜５０に含まれるＮの濃度分布のピークの位置におけるＮの濃度は、５×１０２０ｃｍ−３以上１×１０２２ｃｍ−３以下であることが望ましい。また、絶縁膜５０に含まれるＮの濃度分布のピークの位置よりも第１面２０ａ側のＮの濃度は、５×１０１９ｃｍ−３以上５×１０２１ｃｍ−３未満であることが望ましい。
【００４１】
さらに、本願発明者らは、絶縁膜５０と第２半導体領域２０との境界面（第１面２０ａ）から絶縁膜５０側に約５ｎｍまでの領域のＮの濃度分布が重要であることを見出した。すなわち、図２の丸枠Ｒ１で示したように、第１面２０ａから絶縁膜５０側の少なくとも約５ｎｍまでＮの濃度が増加していることが望ましい。
【００４２】
電界効果移動度は、絶縁膜５０と第２半導体領域２０との界面近傍における第２半導体領域２０の欠陥や結合状態によって影響を受ける。具体的には、界面（第１面２０ａ）から絶縁膜５０側の約５ｎｍまで領域Ｒ１のＮの濃度分布が増加傾向を示すことが重要である。
【００４３】
つまり、絶縁膜５０に含まれるＮの濃度分布は、第１面２０ａから２ｎｍ以上１０ｎｍ未満にピークがなくても、第１面２０ａから少なくとも５ｎｍまでＮの濃度が増加していれば、ピークがある場合と同様な効果が得られると考えられる。
【００４４】
図５は、絶縁膜中のＮの濃度分布の他の例を示す図である。
図５の横軸は絶縁膜５０の表面を基準にした深さ（ｎｍ）、縦軸はＮの濃度（ｃｍ−３）を表している。
図５に表したように、濃度分布Ｃ１１は、絶縁膜５０の表面から深さ方向に徐々に増加する。そして、濃度分布Ｃ１１は、第１面２０ａから少なくとも５ｎｍまで増加傾向を示す。濃度分布Ｃ１１には主たるピークは存在しない。すなわち、Ｎの濃度は、第１面２０ａから少なくとも５ｎｍまで増加傾向を示し、それよりも第１面２０ａから離れても減少傾向にはならない。このような濃度分布Ｃ１１を示す絶縁膜５０を用いた場合でも、第１参考例及び第２参考例に係る半導体装置に比べて電界効果移動度が向上すると考えられる。
【００４５】
一方、絶縁膜５０に含まれるＮの濃度は、第１面２０ａから少なくとも５ｎｍまでＮの濃度が増加した後、いずれかの位置にピークを有していてもよい。Ｎの濃度分布がピークを有する場合、ピークにおける半値幅は、１０ｎｍ以上２０ｎｍ未満であることが望ましい。また、ピークの位置におけるＮの濃度は、５×１０２０ｃｍ−３以上１×１０２２ｃｍ−３以下であることが望ましい。また、絶縁膜５０に含まれるＮの濃度分布のピークの位置よりも第１面２０ａ側のＮの濃度は、５×１０１９ｃｍ−３以上５×１０２１ｃｍ−３未満であることが望ましい。これにより、半導体装置１１０の電界効果移動度が向上する。
【００４６】
（第２の実施形態）
次に、第２の実施形態に係る半導体装置の製造方法について説明する。
図６は、半導体装置の製造方法を例示するフローチャートである。
図６に表したように、本実施形態に係る半導体装置の製造方法は、半導体領域の形成（ステップＳ１０１）、Ｓｉ酸窒化膜の形成（ステップＳ１０２）及び酸窒化処理（ステップＳ１０３）を含む。
【００４７】
ステップＳ１０１に表した半導体領域の形成では、第１面を有し、ＳｉＣを含む半導体領域を形成する処理が行われる。ステップＳ１０２に表したＳｉ酸窒化膜の形成では、ステップＳ１０１で形成した半導体領域の第１面と接するＳｉ酸窒化膜を形成する処理が行われる。ステップＳ１０３に表した酸窒化処理では、ステップＳ１０２で形成したＳｉ酸窒化膜における第１面の近傍を酸窒化する処理が行われる。
【００４８】
ステップＳ１０３に表した酸窒化処理によって、Ｓｉ酸窒化膜のＮの濃度分布のピークの位置を、第１面から２ｎｍ以上１０ｎｍ未満離れた位置にする。
【００４９】
また、ステップＳ１０３に表した酸窒化処理によって、Ｓｉ酸窒化膜のＮの濃度分布のピークにおける半値幅を１０ｎｍ以上２０ｎｍ未満にしてもよい。
【００５０】
また、ステップＳ１０３に表した酸窒化処理によって、Ｓｉ酸窒化膜のＮの濃度分布のピークの位置におけるＮの濃度を、５×１０２０ｃｍ−３以上１×１０２２ｃｍ−３以下にしてもよい。
【００５１】
また、ステップＳ１０３に表した酸窒化処理によって、Ｓｉ酸窒化膜におけるピークの位置よりも第１面側のＮの濃度を、５×１０１９ｃｍ−３以上５×１０２１ｃｍ−３未満にしてもよい。
【００５２】
また、ステップＳ１０３に表した酸窒化処理によって、Ｓｉ酸窒化膜におけるＮの濃度を第１面から少なくとも５ｎｍまで増加させるようにしてもよい。
【００５３】
次に、具体的な製造方法の例について説明する。
図７〜図１０は、半導体装置の製造方法を例示する模式的断面図である。
先ず、図７に表したように、基板１１を用意する。基板１１は、４Ｈ−ＳｉＣを含む。基板１１は、ｎ型不純物として、Ｎ及びＰの少なくともいずれかを含む。基板１１の不純物濃度は、例えば５×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下程度である。基板１１の厚さは、３００μｍ程度である。基板１１の第１主面１１ａは、例えば（０００−１）面である。なお、第１主面１１ａは（０００１）面でもよい。
【００５４】
次に、基板１１の第１主面１１ａ上に第１半導体領域１０を形成する。第１半導体領域１０は、第１主面１１ａ上に例えばエピタキシャル成長によって形成される。第１半導体領域１０は、ｎ型不純物として、例えばＮを含む。第１半導体領域１０の不純物濃度は、例えば５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下程度である。第１半導体領域１０の厚さは、例えば１０μｍ程度である。
【００５５】
次に、第１半導体領域１０の上に、第２半導体領域２０を形成する。すなわち、第１半導体領域１０の上に図示しないマスク材を形成し、マスク材の開口からｐ型不純物として例えばＡｌをイオン注入する。
【００５６】
次に、第２半導体領域２０の上に、第３半導体領域３０を形成する。すなわち、第２半導体領域２０の上に図示しないマスク材を形成し、マスク材の開口からｎ型不純物である例えばＰをイオン注入する。
【００５７】
次に、第２半導体領域２０の上であって第３半導体領域３０と隣接する領域に、必要に応じて第４半導体領域４０を形成する。すなわち、第２半導体領域２０の上に図示しないマスク材を形成し、マスク材の開口からｐ型不純物である例えばＡｌをイオン注入する。
【００５８】
第２半導体領域２０、第３半導体領域３０及び第４半導体領域４０に対するイオン注入を行った後は、例えば１７００℃程度の温度で熱処理を行う。これにより、不純物が活性化される。
【００５９】
次に、第１半導体領域１０、第２半導体領域２０、第３半導体領域３０及び第４半導体領域４０の上に、Ｓｉ酸化膜５０ａを形成する。Ｓｉ酸化膜５０ａは、例えばウェット酸化法、ドライ酸化法、化学気相成長法（ＣＶＤ法）及び原子層堆積法（ＡＬＤ法）のうちの少なくともいずれかによって形成される。Ｓｉ酸化膜５０ａの厚さは、例えば５０ｎｍ程度である。
【００６０】
次に、図８に表したように、アンモニア（ＮＨ３）を含む雰囲気で、例えば１２００℃の熱処理を施す。これにより、Ｓｉ酸化膜５０ａ中にＮが添加され、Ｓｉ酸窒化膜５０ｂが形成される。Ｓｉ酸窒化膜５０ｂにおけるＮの濃度は、例えば５×１０２１ｃｍ−３程度である。
【００６１】
なお、Ｓｉ酸窒化膜５０ｂは、第１半導体領域１０、第２半導体領域２０、第３半導体領域３０及び第４半導体領域４０の上に、ＣＶＤ法やＡＬＤ法によって直接形成されてもよい。すなわち、Ｓｉ酸窒化膜５０ｂは、Ｓｉ酸化膜５０ａを形成した後、ＮＨ３を含む雰囲気で熱処理して形成されても、Ｓｉ酸化膜５０ａを形成せずに、Ｓｉ酸窒化膜５０ｂを形成されてもよい。
【００６２】
次に、図９に表したように、Ｓｉ酸窒化膜５０ｂに、例えば一酸化二窒素（Ｎ２Ｏ）及び一酸化窒素（ＮＯ）の少なくともいずれかを含む雰囲気で、例えば１２００℃の熱処理（酸窒化処理）を施す。これにより、Ｓｉ酸窒化膜５０ｂと第２半導体領域２０との界面が酸窒化された絶縁膜５０が形成される。すなわち、この酸窒化処理によって、Ｓｉ酸窒化膜５０ｂのＮの濃度分布のピークの位置を、第１面２０ａから２ｎｍ以上１０ｎｍ未満離れた位置にする。
【００６３】
また、この酸窒化処理によって、Ｓｉ酸窒化膜５０ｂのＮの濃度分布のピークにおける半値幅を１０ｎｍ以上２０ｎｍ未満にしてもよい。また、この酸窒化処理によって、Ｓｉ酸窒化膜のＮの濃度分布のピークの位置におけるＮの濃度を、５×１０２０ｃｍ−３以上１×１０２２ｃｍ−３以下にしてもよい。また、この酸窒化処理によって、Ｓｉ酸窒化膜におけるピークの位置よりも第１面側のＮの濃度を、５×１０１９ｃｍ−３以上５×１０２１ｃｍ−３未満にしてもよい。また、この酸窒化処理によって、Ｓｉ酸窒化膜におけるＮの濃度を第１面から少なくとも５ｎｍまで増加させるようにしてもよい。
【００６４】
次に、図１０に表したように、絶縁膜５０の上に例えばポリシリコンを堆積し、図示しないマスク材を用いてポリシリコンをパターニングする。これにより、制御電極８０が形成される。その後、制御電極８０を覆う層間絶縁膜９０を形成し、層間絶縁膜９０の上に第２電極８２を形成する。また、基板１１の第２主面１１ｂに第１電極８１を形成する。これによって、半導体装置１１０が完成する。
【００６５】
図２に表した濃度分布Ｃ１、図３に表した界面準位Ｄ１及び図４に表した電界効果移動度Ｍ１は、上記のような絶縁膜５０を用いた半導体装置１１０の特性を表している。絶縁膜５０は、図８に表したＳｉ酸窒化膜５０ｂを形成した後、図９に表したＮ２Ｏ等による酸窒化処理を行って形成された膜である。Ｓｉ酸窒化膜５０ｂを形成した後にＮ２Ｏ等による酸窒化処理を施すことで、Ｓｉ酸窒化膜５０ｂのＮの濃度分布が調整される。これにより、絶縁膜５０が形成される。
【００６６】
ここで、図２に表した濃度分布Ｃ２、図３に表した界面準位Ｄ２及び図４に表した電界効果移動度Ｍ２は、絶縁膜５０１を用いた第１参考例に係る半導体装置の特性を表している。絶縁膜５０１は、図７に表したＳｉ酸化膜５０ａを形成した後、図９に表したＮ２Ｏ等による酸窒化処理を行って形成された膜である。すなわち、絶縁膜５０１は、図８に表したＮＨ３による熱処理を行わないで形成された膜である。
【００６７】
また、図２に表した濃度分布Ｃ３、図３に表した界面準位Ｄ３及び図４に表した電界効果移動度Ｍ３は、絶縁膜５０２を用いた第２参考例に係る半導体装置の特性を表している。絶縁膜５０２は、図７に表したＳｉ酸化膜５０ａを形成した後、図８に表したＮＨ３による熱処理を行って形成された膜である。すなわち、絶縁膜５０２は、図９に表したＮ２Ｏ等による酸窒化処理を行わないで形成された膜である。
【００６８】
本実施形態に係る製造方法のように、Ｓｉ酸窒化膜５０ｂを形成した後にＮ２Ｏ等による酸窒化処理を施すことで、絶縁膜５０のＮの濃度分布のピークの位置が、絶縁膜５０と第２半導体領域２０との界面（第１面２０ａ）から２ｎｍ以上１０ｎｍ未満離れることになる。これにより、絶縁膜５０の第１面２０ａの近傍の過剰なＮが排除され、欠陥の少ない良好な結合状態を有する界面が形成される。これにより、半導体装置１１０の電界効果移動度は、第１参考例及び第２参考例に係る半導体装置の電界効果移動度よりも高くなる。
【００６９】
（第３の実施形態）
次に、第３の実施形態に係る半導体装置を説明する。
図１１は、第３の実施形態に係る半導体装置の構成を例示する模式的断面図である。
図１１に表した半導体装置１２０では、制御電極８５の構造が図１に表した半導体装置１１０の制御電極８０の構造とは相違する。これ以外の構成は、半導体装置１１０と同様である。
【００７０】
半導体装置１２０の制御電極８５の構造は、トレンチゲート構造である。制御電極８５は、Ｚ方向に延在する。制御電極８５の一端８５ａの位置は、第３半導体領域３０の一端３０ａとほぼ同じである。制御電極８５の他端８５ｂの位置は、第２半導体領域２０と第１半導体領域１０との境界よりも基板１１側である。半導体装置１２０において、第２半導体領域２０の第１面２０ａは、４Ｈ−ＳｉＣの（０００１）面または（０００−１）面と直交する面（例えば、（１１−２０）面）である。
【００７１】
制御電極８５と第２半導体領域２０の第１面２０ａとの間には、絶縁膜５０が設けられる。絶縁膜５０に含まれるＮの濃度分布（図１１に示すＸ方向と平行なｂ−ｂ線に沿った濃度分布）のピークの位置は、第１面２０ａからＸ方向に２ｎｍ以上１０ｎｍ未満離れている。さらに、絶縁膜５０に含まれるＮの濃度分布のピークにおける半値幅は、１０ｎｍ以上２０ｎｍ未満である。絶縁膜５０に含まれるＮの濃度は、半導体装置１１０と同様である。
【００７２】
半導体装置１２０において、絶縁膜５０の厚さは、Ｘ方向の厚さである。半導体装置１２０において、第２半導体領域２０の深さ（第３半導体領域３０の一端３０ａからのＺ方向の深さ）は、例えば１μｍ程度である。
【００７３】
絶縁膜５０は、第３半導体領域３０の一端３０ａの位置からＺ方向に第１半導体領域１０の途中まで形成されたトレンチＴの内壁に沿って形成される。制御電極８５は、この絶縁膜５０を介してトレンチＴの内側に埋め込まれる。
【００７４】
このようなトレンチゲート構造の半導体装置１２０においても、半導体装置１１０と同様に電界効果移動度が向上する。また、トレンチゲート構造の半導体装置１２０は、プレーナ構造の半導体装置１１０に比べてチャネルの高密度化に有利である。また、プレーナ構造における第２半導体領域２０の間に存在する第１半導体領域１０に生じるＪＦＥＴ抵抗が、トレンチゲート型では存在しない。このため、半導体装置１２０は、低オン抵抗化に有利である。さらに、トレンチゲート構造の半導体装置１２０では、基板１１として（０００１）面または（０００−１）面を用いた場合、例えば（１１−２０）面にチャネルが形成される。したがって、（０００１）面または（０００−１）面にチャネルが形成される場合に比べてさらに高い電界効果移動度が期待される。
【００７５】
以上説明したように、実施形態に係る半導体装置及びその製造方法によれば、電界効果移動度の向上を図ることができる。
【００７６】
なお、上記に本実施形態を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
【００７７】
例えば、前述の各実施形態においては、第１の導電型をｎ型、第２の導電型をｐ型として説明したが、本発明は第１の導電型をｐ型、第２の導電型をｎ型としても実施可能である。
【００７８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７９】
１０…第１半導体領域、２０…第２半導体領域、２０ａ…第１面、３０…第３半導体領域、４０…第４半導体領域、５０…絶縁膜、５０ａ…Ｓｉ酸化膜、５０ｂ…Ｓｉ酸窒化膜、８０，８５…制御電極、８１…第１電極、８２…第２電極、９０…層間絶縁膜、１１０，１２０…半導体装置
【図１】
2015060905.tif 000003
【図６】
2015060905.tif 000004
【図７】
2015060905.tif 000005
【図８】
2015060905.tif 000006
【図９】
2015060905.tif 000007
【図１０】
2015060905.tif 000008
【図１１】
2015060905.tif 000009
【図２】
2015060905.tif 000010
【図３】
2015060905.tif 000011
【図４】
2015060905.tif 000012
【図５】
2015060905.tif 000013