(57)【要約】      （修正有）【課題】狭ピッチのトレンチ溝であっても容易に形成することができるトレンチゲート型MOSFETおよびその製造方法を提供する。【解決手段】トレンチ溝４表面のコーナー部８に、トレンチ溝内に充填されたゲート電極６の一部と半導体基板表面の一部を酸化して厚い絶縁膜１０を形成する。この厚い絶縁膜は、ゲート電極引き出し部では、電界集中を緩和し、コーナー部の絶縁膜が絶縁破壊に至ることを防止し、トランジスタ部では、ソース領域３を形成する際に、トレンチ側面に斜めから注入されるイオンを遮蔽する。【選択図】図１
2015082503.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体領域と、該第１の半導体領域上に積層した第２導電型の第２の半導体領域と、該第２の半導体領域上に積層した第１導電型の第３の半導体領域を備えた半導体基板と、該半導体基板表面の前記第３の半導体領域から前記第２の半導体領域を貫き前記第１の半導体領域に達するトレンチ溝と、該トレンチ溝表面に形成されたゲート絶縁膜を介して前記トレンチ溝内に充填されたゲート電極とを有する半導体装置において、
前記トレンチ溝表面のコーナー部に形成された絶縁膜は、前記トレンチ溝内に充填された前記ゲート電極の一部と前記半導体基板表面の一部が酸化した絶縁膜を含み、前記ゲート絶縁膜より厚いことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、前記ゲート絶縁膜より厚い前記絶縁膜は、ゲート電極引き出し部の前記トレンチ溝表面のコーナー部に形成された絶縁膜であることを特徴とする半導体装置。
【請求項３】
第１導電型の第１の半導体領域と、該第１の半導体領域上に積層した第２導電型の第２の半導体領域とを備えた半導体基板を用意する工程と、
該半導体基板表面から、前記第２の半導体領域を貫き前記第１の半導体領域に達するトレンチ溝を形成する工程と、
トレンチ溝表面を酸化し、ゲート絶縁膜を形成する工程と、
該ゲート絶縁膜を介して前記トレンチ溝内に、ゲート電極を充填する工程と、
前記ゲート電極の一部及び前記第２の半導体領域の一部を酸化し、前記トレンチ溝表面のコーナー部に厚い絶縁膜を形成する工程と、
前記ゲート電極を前記半導体基板表面に引き出すゲート引き出し部の酸化されずに残る前記ゲート電極に接続するゲート電極引き出し電極を形成する工程と、
前記半導体基板表面の前記第２の半導体領域表面に、第１導電型の第３の半導体領域を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記半導体基板表面に耐酸化膜を被覆した後、前記トレンチ溝形成予定領域を開口する耐酸化マスク膜を形成する工程と、
該耐酸化マスク膜をエッチングマスクとして使用し、前記トレンチ溝を形成する工程と、
該耐酸化マスク膜をマスクとして使用し、前記トレンチ溝表面にゲート絶縁膜を形成する工程と、
該ゲート絶縁膜を介して前記トレンチ溝内および前記耐酸化マスク膜間に、ゲート電極を充填する工程と、
前記耐酸化マスク膜間および前記トレンチ溝内の前記ゲート電極の一部と、前記第２の半導体領域の一部を酸化し、前記トレンチ溝表面のコーナー部に厚い絶縁膜を形成する工程と、
前記トレンチ溝から突出する前記酸化されずに残る前記ゲート電極に接続する前記ゲート電極引き出し電極を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項５】
請求項３記載の半導体装置の製造方法において、
前記第３の半導体領域を形成する工程は、前記トレンチ溝表面のコーナー部に形成された厚い絶縁膜より深く形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に高電圧、大電流、低オン抵抗が要求される用途に好適なトレンチゲート型MOSFETに関する。
【背景技術】
【０００２】
近年、高電圧、大電流、低オン抵抗が要求されるスイッチング半導体装置として、トレンチゲート構造を有するMOSFETが用いられている。図９は、従来のトレンチゲート型MOSFETの断面図である。図９に示すように、トランジスタ部ではｎ型半導体領域からなるドレイン領域１上に、ｐ型不純物イオンを添加して形成したチャネル領域２、チャネル領域２内にｎ型不純物イオンを添加して形成したソース領域３が形成された半導体基板上に、その表面からソース領域３、チャネル領域２を貫通して、ドレイン領域１に達するトレンチ溝４が形成されている。
【０００３】
トレンチ溝４内には、その表面を熱酸化することによって形成した熱酸化膜からなるゲート絶縁膜５を介してポリシリコンからなるゲート電極６が埋め込まれている。このゲート電極６は、ゲート電極引き出し部においてゲート電極引き出す電極７により半導体装置の表面側に引き出される。
【０００４】
このように形成されるトレンチゲート型MOSFETでは、トレンチ溝４表面のコーナー部８のゲート絶縁膜５の膜厚が、薄くなってしまうことが知られている。また、トレンチ溝４は、図１０に模式的に示すように、深さ方向に向かって、一旦開口寸法が広がり、その後狭くなる形状となっているため、コーナー部８が鋭角となり、電界集中が発生し、ゲート絶縁膜５の絶縁破壊の原因となっていた。
【０００５】
このような問題点を解消するには、ゲート絶縁膜を厚く形成する必要がある。そのため、ゲート酸化膜の形成温度を１０００℃を越える高温にしたり、特別な処理を加えて、ゲート酸化膜を厚くする方法が提案されている。後者の一例として特許文献１には、トレンチ溝表面にゲート酸化膜を形成する際、塩酸希釈酸化法によりゲート酸化膜を形成する方法が記載されている。この方法によれば、トレンチ溝表面のコーナー部は、高濃度にドープされた不純物による増速酸化の効果により、その部分だけトレンチ内部のゲート絶縁膜の厚さより厚く形成することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−２６９４９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ゲート酸化膜を厚くする方法として、ゲート酸化膜を１０００℃を越える高温で形成する方法では、この熱処理によってチャネル領域２の熱拡散が生じるため、半導体装置の特性ばらつきが大きくなってしまうという問題が生じていた。
【０００８】
また特許文献１に記載の方法では、酸化のための特別な工程を追加する必要があり、製造コストの増加を招くという問題が生じていた。さらに、トレンチ溝の開口部に厚いゲート絶縁膜を形成して、開口寸法を狭くした後、トレンチ溝内にゲート電極となるポリシリコンを充填する必要がある。
【０００９】
近年、微細化が求められる中では、厚いゲート絶縁膜の開口寸法はますますが狭くなり、トレンチ溝内にゲート電極が充填できなくなってしまうという問題があった。本発明は、このような問題点を解消し、狭ピッチのトレンチ溝であっても容易に形成することができるトレンチゲート型MOSFETおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本願請求項１に係る発明は、第１導電型の第１の半導体領域と、該第１の半導体領域上に積層した第２導電型の第２の半導体領域と、該第２の半導体領域上に積層した第１導電型の第３の半導体領域を備えた半導体基板と、該半導体基板表面の前記第３の半導体領域から前記第２の半導体領域を貫き前記第１の半導体領域に達するトレンチ溝と、該トレンチ溝表面に形成されたゲート絶縁膜を介して前記トレンチ溝内に充填されたゲート電極とを有する半導体装置において、前記トレンチ溝表面のコーナー部に形成された絶縁膜は、前記トレンチ溝内に充填された前記ゲート電極の一部と前記半導体基板表面の一部が酸化した絶縁膜を含み、前記ゲート絶縁膜より厚いことを特徴とする。
【００１１】
本願請求項２に係る発明は、請求項１記載の半導体装置において、前記ゲート絶縁膜より厚い前記絶縁膜は、ゲート電極引き出し部の前記トレンチ溝表面のコーナー部に形成された絶縁膜であることを特徴とする。
【００１２】
本願請求項３に係る発明は、第１導電型の第１の半導体領域と、該第１の半導体領域上に積層した第２導電型の第２の半導体領域とを備えた半導体基板を用意する工程と、該半導体基板表面から、前記第２の半導体領域を貫き前記第１の半導体領域に達するトレンチ溝を形成する工程と、トレンチ溝表面を酸化し、ゲート絶縁膜を形成する工程と、該ゲート絶縁膜を介して前記トレンチ溝内に、ゲート電極を充填する工程と、前記ゲート電極の一部及び前記第２の半導体領域の一部を酸化し、前記トレンチ溝表面のコーナー部に厚い絶縁膜を形成する工程と、前記ゲート電極を前記半導体基板表面に引き出すゲート引き出し部の酸化されずに残る前記ゲート電極に接続するゲート電極引き出し電極を形成する工程と、前記半導体基板表面の前記第２の半導体領域表面に、第１導電型の第３の半導体領域を形成する工程と、を含むことを特徴とする。
【００１３】
本願請求項４に係る発明は、請求項３記載の半導体装置の製造方法において、前記半導体基板表面に耐酸化膜を被覆した後、前記トレンチ溝形成予定領域を開口する耐酸化マスク膜を形成する工程と、該耐酸化マスク膜をエッチングマスクとして使用し、前記トレンチ溝を形成する工程と、該耐酸化マスク膜をマスクとして使用し、前記トレンチ溝表面にゲート絶縁膜を形成する工程と、該ゲート絶縁膜を介して前記トレンチ溝内および前記耐酸化マスク膜間に、ゲート電極を充填する工程と、前記耐酸化マスク膜間および前記トレンチ溝内の前記ゲート電極の一部と、前記第２の半導体領域の一部を酸化し、前記トレンチ溝表面のコーナー部に厚い絶縁膜を形成する工程と、前記トレンチ溝から突出する前記酸化されずに残る前記ゲート電極に接続する前記ゲート電極引き出し電極を形成する工程と、を含むことを特徴とする。
【００１４】
本願請求項５に係る発明は、請求項３記載の半導体装置の製造方法において、前記第３の半導体領域を形成する工程は、前記トレンチ溝表面のコーナー部に形成された厚い絶縁膜より深く形成することを特徴とする。
【発明の効果】
【００１５】
本発明の半導体装置は、トレンチ溝表面のコーナー部に形成された絶縁膜が、トレンチ溝４の内部のゲート絶縁膜より厚い構成となっているため、特にゲート電極引き出し部では、電界集中を緩和し、コーナー部の絶縁膜が絶縁破壊に至ることを防止する。また、トランジスタ部では、ソース領域３を形成する際に、トレンチ側面に斜めから注入されるイオンを遮蔽することができるので、半導体基板表面からの注入イオンのみによりチャネル領域３の深さが決まり、特性ばらつきを抑えることができるという利点がある。
【００１６】
本発明の半導体装置の製造方法は、１０００℃を越えるような高温の加熱処理を必要としないため、熱処理による不純物の再拡散等がなく、特性ばらつきのない半導体装置を形成することができるという利点がある。また、厚い絶縁膜を形成する前にトレンチ溝内にゲート電極を充填するため、狭ピッチのトレンチ構造をとる半導体装置においても、トレンチ溝内にゲート電極を確実に充填することができる。
【００１７】
また、ゲート電極を形成する際、半導体表面を越えてトレンチ溝に充填し、厚い絶縁膜を形成するため熱酸化を行うと、酸化されずに残るゲート電極がトレンチ溝表面から突出した構造となり、ゲート引き出し電極と確実に接続させることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の半導体装置の説明図である。
【図２】本発明の半導体装置の製造工程の説明図である。
【図３】本発明の半導体装置の製造工程の説明図である。
【図４】本発明の半導体装置の製造工程の説明図である。
【図５】本発明の半導体装置の製造工程の説明図である。
【図６】本発明の半導体装置の製造工程の説明図である。
【図７】本発明の半導体装置の製造工程の説明図である。
【図８】本発明の半導体装置の製造工程の説明図である。
【図９】従来のこの種の半導体装置の説明図である。
【図１０】従来の製造方法により形成されるトレンチ溝の説明図である。
【発明を実施するための形態】
【００１９】
本発明の半導体装置は、トレンチ溝表面のコーナー部に形成された絶縁膜が、トレンチ溝内に充填された前記ゲート電極の一部とチャネル領域２を構成する半導体領域の一部が酸化した絶縁膜を含み、トレンチ溝４の内部のゲート絶縁膜より厚い構成となっている。この厚い絶縁膜は、ゲート電極引き出し部では、電界集中を緩和し、コーナー部の絶縁膜が絶縁破壊に至ることを防止する。また、トランジスタ部では、ソース領域３を形成する際に、トレンチ側面に斜めから注入されるイオンを遮蔽することができるので、半導体基板表面からの注入イオンのみによりチャネル領域３の深さが決まり、特性ばらつきを抑えることができる。以下、本発明の実施例について詳細に説明する。
【実施例１】
【００２０】
図１は、本発明に係るトレンチゲート型MOSFETの説明図で、トランジスタ部とゲート電極引き出し部の断面図である。図１に示すようにトランジスタ部では、ｎ型半導体領域からなるドレイン領域１上にｐ型半導体領域からなるチャネル領域２が積層形成されており、さらにその表面にはｎ型半導体領域からなるソース領域３が積層形成されている。そして、ソース領域３表面からソース領域３およびチャネル領域２を貫通し、ドレイン領域１に達するトレンチ溝４が形成されている。トレンチ溝４内の表面には、ゲート絶縁膜５が形成されており、ゲート絶縁膜５を介してゲート電極６が充填された構造となっている。一方ゲート電極取り出し部は、ゲート電極６に接続するようにゲート電極引き出し電極７が形成されている。ここで、ゲート電極取り出し部のコーナー部８の絶縁膜は、図１に示すように厚い絶縁膜１０が形成されている。この厚い絶縁膜１０は、ゲート電極６の一部とチャネル領域２を構成する半導体領域の一部が酸化して形成された絶縁膜となっている。その結果、酸化されずに残ったチャネル領域を構成する半導体領域は、図１０で説明したような鋭角のコーナー部８がなくなり、電界集中が緩和される構造となっている。以下、トレンチゲート型MOSFETの製造方法を説明する。
【００２１】
まず、ｎ型半導体領域からなるドレイン領域１上に、例えば、拡散法あるいはイオン注入法によりｐ型不純物を添加して形成したチャネル領域２が形成された半導体基板を用意する。そして、熱酸化法により、ソース領域３表面にシリコン酸化膜９を、例えば厚さ０．５μｍ形成し、通常のフォトリソグラフ法によりトレンチ溝形成予定領域を開口する（図２）。このシリコン酸化膜９は、耐酸化マスク膜となる。
【００２２】
次に、シリコン酸化膜９をエッチングマスクとして使用し、半導体基板表面からチャネル領域２を貫通して、ドレイン領域１に達するトレンチ溝４を形成する。その後、８００℃〜９００℃、酸化性雰囲気で、トレンチ溝４表面に、ゲート絶縁膜５を形成する。この熱酸化は、従来方法によるため、トレンチ上端のコーナー部８のゲート絶縁膜５は、トレンチ溝４の側壁部や底面部よりも薄くなる（図３）。
【００２３】
トレンチ溝４内のゲート絶縁膜５上に、例えば、燐を不純物として添加したゲート電極６を、トレンチ溝４を越えて厚く形成する。一例としては、シリコン酸化膜９表面より０．１μｍ程度低くなる厚さに形成する（図４）。
【００２４】
次に、ゲート電極６を、前述のゲート絶縁膜の形成条件と同一条件で熱酸化する。この熱酸化により、ゲート電極６及びチャネル領域２の一部が酸化され、コーナー部８も酸化される。その結果、図３で説明したコーナー部８の薄いゲート絶縁膜はなくなり、図５に示すように上方に向かって厚さが徐々に厚くなる厚い絶縁膜１０が形成されることになる。ここで、後工程でゲート引き出し部を形成するため、酸化されずに残るゲート電極６は、チャネル領域２表面より上側に残るように熱酸化時間を設定するのが好ましい。
【００２５】
次に、シリコン酸化膜９を、例えば厚さ０．０５μｍ程度残る程度までエッチバックし、ゲート電極６の一部を露出させる。その後、全面に燐を不純物として添加したポリシリコン膜１１を形成し、少なくともゲート電極引き出し部のゲート電極６と接続させる（図６）。
【００２６】
ゲート引き出し部形成領域を図示しないマスク膜で被覆した後、露出するポリシリコン膜１１ををエッチング除去し、さらに露出するゲート電極６を、その表面が後述する所定の深さとなるまでエッチング除去する（図７）。
【００２７】
その後、露出するチャネル領域２に不純物イオンを注入し、ｎ型のソース領域３を形成する。ここで、チャネル領域２表面には、厚い絶縁膜１０が残っているため、斜め入射イオンは遮断され、表面に対して鉛直方向からの注入のみとなる。形成されるソース領域３の深さは、先に形成したゲート電極６の表面より深く、厚い絶縁膜１０より深い位置となるようにする。
【００２８】
以下、通常の方法により、ソース領域３に接続するソース電極、ドレイン領域１に接続するドレイン電極を形成し、トレンチゲート型MOSFETを完成させることができる。
【００２９】
このように形成したトレンチゲート型MOSFETは、ゲート絶縁膜を形成する際の熱処理条件は、従来条件のままであり、高温の熱処理を必要としないにもかかわらず、ゲート電極引き出し部のコーナー部には厚い絶縁膜を形成することができ、ゲート電極引き出し部のゲー耐圧の低下を防止することができる。
【００３０】
また、厚い絶縁膜を形成することにより、トレンチ溝の開口寸法が狭くなるが、トレンチ溝内には、厚い絶縁膜を形成する前にゲート電極が充填されており、トレンチ溝内へのゲート電極の未充填が生じることもない。
【００３１】
さらに、ソース領域を形成する際、厚い絶縁膜によって斜め入射イオンが遮断され、半導体基板表面から所定の深さに形成することが可能となる。
【符号の説明】
【００３２】
１：ドレイン領域、２：チャネル領域、３：ソース領域、４：トレンチ溝、５：ゲート絶縁膜、６：ゲート電極、７：ゲート電極引き出し電極、８：コーナー部、９：シリコン酸化膜、１０：厚い絶縁膜、１１：ポリシリコン膜
【図１】
2015082503.tif 000003
【図２】
2015082503.tif 000004
【図３】
2015082503.tif 000005
【図４】
2015082503.tif 000006
【図５】
2015082503.tif 000007
【図６】
2015082503.tif 000008
【図７】
2015082503.tif 000009
【図８】
2015082503.tif 000010
【図９】
2015082503.tif 000011
【図１０】
2015082503.tif 000012