(57)【要約】【課題】回路規模を大きくすることなく、変位する物体の位置を高精度に検出できるようにする。【解決手段】信号処理回路１は、物体の変位に応じて生成される正弦波信号ＳＧ１及び余弦波信号ＳＧ２を入力し、それら正弦波信号ＳＧ１及び余弦波信号ＳＧ２のそれぞれを全波整流することにより正弦波整流信号ＳＧ３及び余弦波整流信号ＳＧ４を生成する全波整流回路１０，２０と、正弦波整流信号ＳＧ３と余弦波整流信号ＳＧ４の信号値の大小比較を行う比較回路３０と、正弦波整流信号ＳＧ３と余弦波整流信号ＳＧ４のうち、信号値が大きいと判定された信号を基準電圧として入力し、信号値が小さいと判定された信号を基準電圧に対する比較電圧として入力することにより、基準電圧に対する比較電圧の大きさを所定ビット数のデジタル信号に変換するＡＤ変換回路４０とを備える。【選択図】図２
2015032931.tif 000002
【特許請求の範囲】
【請求項１】
物体の変位に応じて生成される正弦波信号及び余弦波信号を入力し、前記正弦波信号及び前記余弦波信号のそれぞれを全波整流することにより正弦波整流信号と余弦波整流信号とを生成する全波整流回路と、
前記正弦波整流信号と前記余弦波整流信号とを比較し、信号値の大きい信号と小さい信号とを区別して出力する比較回路と、
前記正弦波整流信号と前記余弦波整流信号のうち、前記比較回路によって信号値が大きいと判定された信号を基準電圧として入力し、信号値が小さいと判定された信号を前記基準電圧に対する比較電圧として入力することにより、前記基準電圧に対する前記比較電圧の大きさを所定ビット数のデジタル信号に変換するＡＤ変換回路と、
前記ＡＤ変換回路によって生成される前記デジタル信号を出力する出力手段と、
を備えることを特徴とする信号処理回路。
【請求項２】
前記全波整流回路は、
前記正弦波信号を所定電位で折り返すようにスイッチングすることにより前記正弦波整流信号を生成する第１スイッチング回路と、
前記余弦波信号を所定電位で折り返すようにスイッチングすることにより前記余弦波整流信号を生成する第２スイッチング回路と、
を備え、
前記出力手段は、前記第１スイッチング回路のスイッチング状態を示す信号と、前記第２スイッチング回路のスイッチング状態を示す信号と、前記比較回路の比較結果を示す信号とを前記デジタル信号と合わせて出力することを特徴とする請求項１に記載の信号処理回路。
【請求項３】
前記ＡＤ変換回路は、前記基準電圧に対する前記比較電圧を正接関数又は余接関数に基づく変換を行うことにより前記デジタル信号を生成することを特徴とする請求項１又は２に記載の信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物体の変位に応じて生成される正弦波信号及び余弦波信号に基づいてその物体の位置を検出するための信号処理回路に関する。
【背景技術】
【０００２】
従来、回転や直線移動など物体の変位に応じて正弦波信号及び余弦波信号から成る２相のアナログ信号を生成し、それらのアナログ信号に基づいて物体の変位量（位置）を検知するようにした信号処理回路が種々提案されている。例えば特許文献１のように、回転自在に支持されたシャフトに円板状の磁気記録媒体を取り付け、その磁気記録媒体の外周面全周にわたって正弦波状の磁気情報を記録しておくことにより、その外周面の近傍位置に設けられる２つの磁気センサが正弦波信号及び余弦波信号から成る２相のアナログ信号を生成し、それらの信号に基づいてシャフトの回転角度に応じた信号を出力する信号処理回路が公知である。ただし、この従来例は、正弦波信号及び余弦波信号のそれぞれを閾値比較してパルス信号に変換し、そのパルス数をカウントすることによって変位量を検出するものであるため、正弦波信号及び余弦波信号の一周期内における位置を検出することはできない。
【０００３】
一方、従来において正弦波信号及び余弦波信号の一周期内での位置を検知する手法としては、正弦波信号及び余弦波信号のそれぞれをＡＤ変換回路で個別にデジタル信号に変換し、その後、タンジェント演算とアークタンジェント演算とを行うことにより角度位置を算出する手法が一般的である。
【０００４】
また上記一般的手法の他には、例えば図９に示すように、複数の抵抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄで構成されたブリッジ回路の４点に、正弦波信号（＋ｓｉｎθ）とその反転信号（−ｓｉｎθ）及び余弦波信号（＋ｃｏｓθ）とその反転信号（−ｃｏｓθ）をそれぞれ入力し、Ｖａ＝Ｖｃ又はＶｂ＝Ｖｄの関係が成立するようにΔＲの値を調整すると、ｔａｎθ＝１±Ｒ／ΔＲが成立することから、その抵抗分割比によってｔａｎθを求める手法がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平４−１９５１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上述した一般的手法の場合には、正弦波信号及び余弦波信号を個別にＡＤ変換回路でデジタル信号に変換する必要があるため、回路規模が大きくなるという問題がある。
【０００７】
また図９に示したブリッジ回路を利用する場合には、抵抗分割比に基づいて得られるｔａｎθの値が理論上ゼロから無限大の広範な値を取り得るため、角度位置を高精度で求めようとすると、抵抗分割の分解能を高くする必要がある。しかし、実際には抵抗分割の分解能をそれ程高くすることは困難であり、精度の確保が難しいという問題がある。
【０００８】
本発明は、上記問題点を解決するためになされたものであり、回路規模を大きくすることなく、変位する物体の位置を高精度に検出できるようにした信号処理回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明に係る信号処理回路は、物体の変位に応じて生成される正弦波信号及び余弦波信号を入力し、正弦波信号及び前記余弦波信号のそれぞれを全波整流することにより正弦波整流信号と余弦波整流信号とを生成する全波整流回路と、正弦波整流信号と余弦波整流信号とを比較し、信号値の大きい信号と小さい信号とを区別して出力する比較回路と、正弦波整流信号と余弦波整流信号のうち、比較回路によって信号値が大きいと判定された信号を基準電圧として入力し、信号値が小さいと判定された信号を基準電圧に対する比較電圧として入力することにより、基準電圧に対する比較電圧の大きさを所定ビット数のデジタル信号に変換するＡＤ変換回路と、ＡＤ変換回路によって生成されるデジタル信号を出力する出力手段と、を備えた構成である。
【００１０】
また上記信号処理回路においては、全波整流回路が、正弦波信号を所定電位で折り返すようにスイッチングすることにより正弦波整流信号を生成する第１スイッチング回路と、余弦波信号を所定電位で折り返すようにスイッチングすることにより余弦波整流信号を生成する第２スイッチング回路とを備える構成を採用することが好ましい。この場合、出力手段は、第１スイッチング回路のスイッチング状態を示す信号と、第２スイッチング回路のスイッチング状態を示す信号と、比較回路の比較結果を示す信号とを、デジタル信号と合わせて出力する構成とすることがより好ましい。
【００１１】
また上記信号処理回路におけるＡＤ変換回路は、基準電圧に対する比較電圧を正接関数又は余接関数に基づく変換を行うことによりデジタル信号を生成する構成を採用しても良い。
【発明の効果】
【００１２】
本発明によれば、物体の変位に応じて生成される正弦波信号及び余弦波信号に基づいて正弦波整流信号及び余弦波整流信号が生成され、それら正弦波整流信号及び余弦波整流信号のうち、信号値の大きい方が基準電圧としてＡＤ変換回路に入力すると共に、信号値の小さい方が基準電圧に対する比較電圧としてＡＤ変換回路に入力し、ＡＤ変換回路において基準電圧に対する比較電圧の大きさが所定ビット数のデジタル信号に変換されて出力されるようになる。そのため、物体の変位に応じて０〜１の範囲内で変化する値がＡＤ変換回路によって所定ビット数のデジタル信号に変換されるので、物体の位置を高精度に検出することができる。またＡＤ変換回路は１度の変換を行うだけで物体の位置を検出可能であるため、回路規模を大きくすることなく実現可能である。
【図面の簡単な説明】
【００１３】
【図１】信号処理回路が内蔵されるロータリエンコーダの一構成例を示す図である。
【図２】信号処理回路の該略構成を示すブロック図である。
【図３】信号処理回路の具体的な回路構成の一例を示す図である。
【図４】正弦波信号及び正弦波信号に基づいて生成される信号を示す図である。
【図５】余弦波信号及び余弦波信号に基づいて生成される信号を示す図である。
【図６】比較回路で生成される信号を示す図である。
【図７】信号処理回路から出力される信号を示す図である。
【図８】ＡＤ変換回路がデジタル信号を生成する際の第１の処理の概念及び第２の処理の概念を説明する図である。
【図９】正弦波信号及び余弦波信号の一周期内における位置を検出する従来手法の一例を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明に関する好ましい実施形態について図面を参照しつつ詳細に説明する。尚、以下に説明する実施形態において互いに共通する部材には同一符号を付しており、それらについての重複する説明は省略する。
【００１５】
図１は、本実施形態の信号処理回路１が内蔵されるロータリエンコーダ２の一構成例を示す図である。このロータリエンコーダ２は、例えば図１に示すようにモーター７によって所定方向に回転するシャフト８の一端部に取り付けられた円盤状の磁石９と対向するように配置される。磁石９は一方の半円部がＳ極、他方の半円部がＮ極である。ロータリエンコーダ２は、その磁石９の回転方向に対して所定角度を隔てた位置に設けられる２つの磁気センサ３ａ，３ｂを備えている。これら磁気センサ３ａ，３ｂは、例えば外部磁場の変化によって電気抵抗が変化するＧＭＲ（Giant Magneto Resistive effect）素子などの磁気抵抗素子により構成される。そしてシャフト８と一体となって磁石９が回転すると、それら磁気センサ３ａ，３ｂのそれぞれに作用する外部磁場が変化する。２つの磁気センサ３ａ，３ｂは、磁石９の回転によって変化する外部磁場が互いにπ／２の位相差を生ずる位置又は姿勢に配置されており、これら２つの磁気センサ３ａ，３ｂから正弦波信号と余弦波信号との２相のアナログ信号が出力されるようになっている。本実施形態では、例えばシャフト８が１回転すると、磁気センサ３ａから１周期分の正弦波信号が出力され、磁気センサ３ｂから１周期分の余弦波信号が出力されるものを例示する。そして信号処理回路１は、それら正弦波信号及び余弦波信号を入力し、シャフト８の回転位置θに応じた信号を出力する。
【００１６】
図２はロータリエンコーダ２に内蔵される信号処理回路１の該略構成を示すブロック図である。磁気センサ３ａはシャフト８の回転に伴い正弦波信号ＳＧ１を出力し、磁気センサ３ｂは余弦波信号ＳＧ２を出力する。信号処理回路１は、２つの全波整流回路１０，２０と、比較回路３０と、ＡＤ変換回路４０とを備えている。
【００１７】
全波整流回路１０は、磁気センサ３ａから出力される正弦波信号ＳＧ１を入力し、その正弦波信号ＳＧ１を全波整流した正弦波整流信号ＳＧ３を出力する。この全波整流回路１０は、スイッチング回路１１を備えており、正弦波信号ＳＧ１を所定電位で折り返すようにスイッチング回路１１を動作させることにより正弦波整流信号ＳＧ３を生成する。また全波整流回路２０は、磁気センサ３ｂから出力される余弦波信号ＳＧ２を入力し、その余弦波信号ＳＧ２を全波整流した余弦波整流信号ＳＧ４を出力する。この全波整流回路２０もまたスイッチング回路２１を備えており、余弦波信号ＳＧ２を所定電位で折り返すようにスイッチング回路２１を動作させることにより余弦波整流信号ＳＧ４を生成する。
【００１８】
比較回路３０は、全波整流回路１０，２０から出力される正弦波整流信号ＳＧ３及び余弦波整流信号ＳＧ４を入力し、正弦波整流信号ＳＧ３の信号値と余弦波整流信号ＳＧ４の信号値との大小比較を行う。比較回路３０は、その比較結果に基づいて動作するスイッチング回路３１を備えており、正弦波整流信号ＳＧ３と余弦波整流信号ＳＧ４のうち、信号値の小さい信号ＳＧ５と大きい信号ＳＧ６とを逐次切り替えてＡＤ変換回路４０に出力する。
【００１９】
ＡＤ変換回路４０は、基準電圧端子４１と比較電圧端子４２との２つの入力端子を有しており、比較電圧端子４２に入力する比較電圧が基準電圧端子４１に入力する基準電圧に対してどの程度の大きさであるかを所定ビット数（Ｎビット）のデジタル信号に変換して出力する。このＡＤ変換回路４０は、比較回路３０から出力される信号値の大きい信号ＳＧ６を基準電圧端子４１に入力し、信号値の小さい信号ＳＧ５を比較電圧端子４２に入力する。そのため、ＡＤ変換回路４０は、正弦波整流信号ＳＧ３と余弦波整流信号ＳＧ４とのうち、信号値の大きい信号ＳＧ６に対する信号値の小さい信号ＳＧ５の割合（ＳＧ５／ＳＧ６）に相当するデジタル信号ＳＧ７を出力する。
【００２０】
信号処理回路１は、ＡＤ変換回路４０によって生成されるデジタル信号ＳＧ７と、各スイッチング回路１１，２１，３１を制御するために生成される信号ＳＧ１１，ＳＧ１２，ＳＧ１３とを合わせて出力端子４９から図示を省略する後段の回路に出力する構成である。
【００２１】
図３は、上記のような信号処理回路１の具体的な回路構成の一例を示す図である。まず磁気センサ３ａは、基準抵抗値が等しい４つの磁気抵抗素子５１，５２，５３，５４がブリッジ接続されたブリッジ回路で構成され、その一端が電源電圧Ｖｄｄに接続され、他端が接地されている。この磁気センサ３ａにおいて２つの磁気抵抗素子５１，５４は、互いに同一方向に着磁されており、他の２つの磁気抵抗素子５２，５３は、磁気抵抗素子５１，５４とは逆方向に着磁されている。そのため、磁石９の回転に伴う外部磁場の変化により、２つの磁気抵抗素子５１，５４の抵抗値が減少すると、他の２つの磁気抵抗素子５２，５３の抵抗値が増加する。反対に、２つの磁気抵抗素子５１，５４の抵抗値が増加すると、他の２つの磁気抵抗素子５２，５３の抵抗値が減少する。したがって、ブリッジ回路の一方の中点Ａ１の電位ＶＡ１が電源電圧Ｖｄｄの中間電位を中心にして正弦波状に変動する。またブリッジ回路の他方の中点Ａ２の電位ＶＡ２も電源電圧Ｖｄｄの中間電位を中心にして正弦波状に変動する。ただし、２つの中点Ａ１，Ａ２の電位ＶＡ１，ＶＡ２は互いに位相がπずれた状態となる。それ故、それら２つの中点Ａ１，Ａ２のそれぞれから出力される正弦波信号ＳＧ１は、図４に示すように、電源電圧Ｖｄｄの中間電位を基準にして互い反転した信号となる。
【００２２】
全波整流回路１０は、オペアンプ１３，１４，１５と、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７とによる一般的なインスツルメンテーションアンプの構成を有し、そのインスツルメンテーションアンプの前段回路と後段回路との間にスイッチング回路１１が介挿されると共に、そのスイッチング回路１１を制御するコンパレータ１２を備えている。インスツルメンテーションアンプは、オペアンプ１３，１４に入力する信号ＶＡ１，ＶＡ２の差分を増幅した差分増幅信号ＶＡｏを出力する回路である。スイッチング回路１１は、オペアンプ１３，１４の出力をオペアンプ１５の非反転入力側と反転入力側とに切り替えて入力するための複数のスイッチＳ１，Ｓ２，Ｓ３，Ｓ４を有しており、スイッチＳ１，Ｓ２が閉になるとスイッチＳ３，Ｓ４が開となり、スイッチＳ３，Ｓ４が閉になるとスイッチＳ１，Ｓ２が開となる。
【００２３】
コンパレータ１２は、オペアンプ１３，１４の出力信号を入力し、それら２つの信号の大小比較を行って出力信号ＳＧ１１を生成する。すなわち、コンパレータ１２は、オペアンプ１３，１４のそれぞれに入力する信号ＶＡ１，ＶＡ２の大小関係が反転するタイミングで出力信号ＳＧ１１を反転させる。その結果、出力信号ＳＧ１１は、図４に示すような信号となる。
【００２４】
スイッチング回路１１は、コンパレータ１２の出力信号ＳＧ１１に基づき各スイッチＳ１，Ｓ２，Ｓ３，Ｓ４の開閉状態を切り替える。例えば図４に示すように、コンパレータ１２の出力信号ＳＧ１１が"０"のときには、スイッチＳ１，Ｓ２を閉とし、スイッチＳ３，Ｓ４を開とする。そしてコンパレータ１２の出力信号ＳＧ１１が"１"のときには、スイッチＳ１，Ｓ２を開とし、スイッチＳ３，Ｓ４を閉とする。これにより、インスツルメンテーションアンプの後段回路にはオペアンプ１３，１４からの出力が入れ替わって入力されるため、図４に示すように、差分増幅信号ＶＡｏは、基準電圧Ｖｒｅｆで折り返した信号となる。そしてこの差分増幅信号ＶＡｏが正弦波信号ＳＧ１を全波整流した正弦波整流信号ＳＧ３として後段の比較回路３０へ出力される。
【００２５】
一方、磁気センサ３ｂは、上述した磁気センサ３ａと同様に、基準抵抗値が等しい４つの磁気抵抗素子５５，５６，５７，５８がブリッジ接続されたブリッジ回路で構成されており、磁石９の回転に伴う外部磁場の変化によって２つの磁気抵抗素子５５，５８の抵抗値が減少すると、他の２つの磁気抵抗素子５６，５７の抵抗値が増加し、反対に２つの磁気抵抗素子５５，５８の抵抗値が増加すると、他の２つの磁気抵抗素子５６，５７の抵抗値が減少する。また磁気センサ３ｂは、磁石９の回転に伴って磁気センサ３ａから出力される正弦波信号ＳＧ１に対して位相がπ／２ずれた信号を出力する位置に配置される。したがって、ブリッジ回路の２つの中点Ｂ１，Ｂ２からは、図５に示すように、電源電圧Ｖｄｄの中間電位を基準にして互いに反転した余弦波信号ＳＧ２が出力されるようになる。
【００２６】
また全波整流回路２０は、上述した全波整流回路１０と同様に、オペアンプ２３，２４，２５と、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７とによる一般的なインスツルメンテーションアンプの構成を有し、そのインスツルメンテーションアンプの前段回路と後段回路との間にスイッチング回路２１が介挿されると共に、そのスイッチング回路２１を制御するコンパレータ２２を備える。コンパレータ２２は、オペアンプ２３，２４の出力信号を入力し、それら２つの信号の大小比較を行って出力信号ＳＧ１２を生成する。すなわち、コンパレータ２２は、オペアンプ２３，２４のそれぞれに入力する信号ＶＢ１，ＶＢ２の大小関係が反転するタイミングで出力信号ＳＧ１２を反転させことにより、スイッチング回路２１に設けられた各スイッチＳ５，Ｓ６，Ｓ７，Ｓ８の開閉状態を切り替える。例えば図５に示すように、コンパレータ２２の出力信号ＳＧ１２が"０"のときには、スイッチＳ５，Ｓ６を閉とし、スイッチＳ７，Ｓ８を開とする。そしてコンパレータ２２の出力信号ＳＧ１２が"１"のときには、スイッチＳ５，Ｓ６を開とし、スイッチＳ７，Ｓ８を閉とする。これにより、インスツルメンテーションアンプの後段回路にはオペアンプ２３，２４からの出力が入れ替わって入力するため、図５に示すように、差分増幅信号ＶＢｏは、基準電圧Ｖｒｅｆで折り返した信号となる。そしてこの差分増幅信号ＶＢｏが余弦波信号ＳＧ２を全波整流した余弦波整流信号ＳＧ４として後段の比較回路３０へ出力される。
【００２７】
比較回路３０は、スイッチング回路３１とコンパレータ３２とを備えて構成される。コンパレータ３２は、正弦波整流信号ＳＧ３と余弦波整流信号ＳＧ４との大小比較を行い、その比較結果に応じて出力信号ＳＧ１３を反転させることにより、スイッチング回路３１に設けられた各スイッチＳ１０，Ｓ１１，Ｓ１２，Ｓ１３の開閉状態を切り替える。例えば図６に示すように、正弦波整流信号ＳＧ３が余弦波整流信号ＳＧ４よりも小さいときには、出力信号ＳＧ１３が"０"となり、正弦波整流信号ＳＧ３が余弦波整流信号ＳＧ４よりも大きいときには、出力信号ＳＧ１３が"１"となる。スイッチング回路３１は、その出力信号ＳＧ１３が"０"のときには、スイッチＳ１０，Ｓ１１を閉とし、スイッチＳ１２，Ｓ１３を開とする。また出力信号ＳＧ１３が"１"のときには、スイッチＳ１０，Ｓ１１を開とし、スイッチＳ１２，Ｓ１３を閉とする。すなわち、スイッチング回路３１は、正弦波整流信号ＳＧ３と余弦波整流信号ＳＧ４のうち、信号値の大きい方がＡＤ変換回路４０の基準電圧端子４１に入力し、信号値の小さい方がＡＤ変換回路４０の比較電圧端子４２に入力するように各スイッチＳ１０，Ｓ１１，Ｓ１２，Ｓ１３の開閉状態を切り替える。これにより、ＡＤ変換回路４０には、図６に示すような基準電圧信号ＳＧ６が基準電圧端子４１に入力し、比較電圧信号ＳＧ５が比較電圧端子４２に入力する。そしてＡＤ変換回路４０は、基準電圧信号ＳＧ６に対する比較電圧信号ＳＧ５の大きさ（ＳＧ５／ＳＧ６）に相当する値を所定ビット数（Ｎビット）のデジタル信号として出力する。
【００２８】
ＡＤ変換回路４０に入力する基準電圧信号ＳＧ６と、比較電圧信号ＳＧ５とに着目すると、０〜π／４の区間においては基準電圧信号ＳＧ６として余弦波整流信号ＳＧ４が選択され、比較電圧信号ＳＧ５として正弦波整流信号ＳＧ３が選択される。そのため、この区間においてＡＤ変換回路４０が基準電圧信号ＳＧ６に対する比較電圧信号ＳＧ５の大きさをデジタル信号ＳＧ７に変換すると、ＡＤ変換回路４０において（ｓｉｎθ／ｃｏｓθ）の演算が行われることになり、ＡＤ変換回路４０から出力されるデジタル信号ＳＧ７は、ＳＧ７＝ｔａｎθとして表される。
【００２９】
またπ／４〜π／２の区間においては基準電圧信号ＳＧ６として正弦波整流信号ＳＧ３が選択され、比較電圧信号ＳＧ５として余弦波整流信号ＳＧ４が選択される。そのため、この区間においてＡＤ変換回路４０が基準電圧信号ＳＧ６に対する比較電圧信号ＳＧ５の大きさをデジタル信号ＳＧ７に変換すると、ＡＤ変換回路４０において（ｃｏｓθ／ｓｉｎθ）の演算が行われることになり、ＡＤ変換回路４０から出力されるデジタル信号ＳＧ７は、ＳＧ７＝ｃｏｔθとして表される。
【００３０】
またπ／２〜３π／４の区間においては基準電圧信号ＳＧ６として正弦波整流信号ＳＧ３が選択され、比較電圧信号ＳＧ５として余弦波整流信号ＳＧ４が選択される。このとき選択される余弦波整流信号ＳＧ４は、原信号である余弦波信号ＳＧ２を反転整流させた信号である。そのため、この区間においてＡＤ変換回路４０が基準電圧信号ＳＧ６に対する比較電圧信号ＳＧ５の大きさをデジタル信号ＳＧ７に変換すると、ＡＤ変換回路４０において（｜ｃｏｓθ／ｓｉｎθ｜）の演算が行われることになり、ＡＤ変換回路４０から出力されるデジタル信号ＳＧ７は、ＳＧ７＝｜ｃｏｔθ｜として表される。
【００３１】
さらに３π／４〜πの区間においては基準電圧信号ＳＧ６として余弦波整流信号ＳＧ４が選択され、比較電圧信号ＳＧ５として正弦波整流信号ＳＧ３が選択される。このとき選択される正弦波整流信号ＳＧ３は、原信号である正弦波信号ＳＧ１を反転整流させた信号である。そのため、この区間においてＡＤ変換回路４０が基準電圧信号ＳＧ６に対する比較電圧信号ＳＧ５の大きさをデジタル信号ＳＧ７に変換すると、ＡＤ変換回路４０において（｜ｓｉｎθ／ｃｏｓθ｜）の演算が行われることになり、ＡＤ変換回路４０から出力されるデジタル信号ＳＧ７は、ＳＧ７＝｜ｔａｎθ｜として表される。そしてπ以降の区間は、０〜πの区間と同様の基準電圧信号ＳＧ６及び比較電圧信号ＳＧ５が繰り返し、ＡＤ変換回路４０に入力する。
【００３２】
したがって、ＡＤ変換回路４０は、図７（ａ）に示すように、シャフト８の回転位置θがπ／４進むごとに、ｔａｎθ→ｃｏｔθ→｜ｃｏｔθ｜→｜ｔａｎθ｜→ｔａｎθのように順次入れ替わるデジタル信号ＳＧ７を出力する。このデジタル信号ＳＧ７は０〜１の範囲内の値を所定ビット数（Ｎビット）で表した信号となる。例えば、デジタル信号ＳＧ７が９ビットである場合、０〜１の範囲内で変化するｔａｎθ又はｃｏｔθの値を５１２段階で表現することができ、この５１２段階がｎπ／４〜（ｎ＋１）π／４の範囲内（ただし、ｎ＝０，１，２，…）においてシャフト８の回転位置θを検出する際の分解能となる。このように本実施形態では、０〜１の限られた範囲内で変化する値を高分解能で検知できるため、シャフト８の回転位置θを高精度で検出することが可能である。
【００３３】
ここで、９ビットの場合を例に挙げて、ＡＤ変換回路４０がデジタル信号ＳＧ７を生成する処理について説明する。まず図８（ａ）は、第１の処理の概念を示す図である。この第１の処理では、出力となる０〜１の範囲がΔＹごとに５１２段階で均等分割されている。そのため、この第１の処理では、ＡＤ変換回路４０において基準電圧信号ＳＧ６に対する比較電圧信号ＳＧ５の大きさに比例した９ビットのデジタル信号ＳＧ７が生成されることになる。したがって、デジタル信号ＳＧ７は、シャフト８の回転位置θに対応したｔａｎθの値を９ビットで表した信号となる。このような第１の変換処理を採用する場合には、デジタル信号ＳＧ７で表されるｔａｎθの値からシャフト８の回転位置θを算出するために、ＡＤ変換回路４０の後段の回路（図示省略）に演算回路を設け、その演算回路でアークタンジェント演算を行うことが必要となる。
【００３４】
これに対し、図８（ｂ）は、第２の処理の概念を示す図である。この第２の処理では、シャフト８の回転位置θに対応する０〜π／４の範囲がΔθごとに５１２の位置に均等分割されている。そして出力である０〜１の範囲は、それら５１２の各位置を正接関数（ｔａｎθ）に代入して得られる各値によって５１２段階に分割されている。そのため、この第２の処理では、ＡＤ変換回路４０において基準電圧信号ＳＧ６に対する比較電圧信号ＳＧ５の大きさに基づく変換が行われるときに、正接関数に基づいてｔａｎθの値を回転位置θに変換する処理が同時に行われるようになる。その結果、この第２の処理によって生成されるデジタル信号ＳＧ７は、シャフト８の回転位置θそのものを９ビットで表した信号となる。したがって、この第２の処理を採用する場合には、９ビットのデジタル信号ＳＧ７からシャフト８の回転位置θを０〜π／４の範囲内で直ちに特定することができ、第１の処理のようにアークタンジェント演算を行う演算回路は不要となる。それ故、ＡＤ変換回路４０における変換処理としては、図８（ａ）に示した第１の処理を採用しても良いが、それよりも図８（ｂ）に示した第２の処理を採用することが好ましい。尚、ＡＤ変換回路４０の出力である０〜１の範囲を、余接関数（ｃｏｔθ）に代入して得られる各値によって５１２段階に分割しても構わない。
【００３５】
ところで、上記のようなＡＤ変換回路４０から出力されるデジタル信号ＳＧ７は、図７（ａ）に示すように、シャフト８の回転位置θが０から２πまで進む間に、ｔａｎθ、ｃｏｔθ、｜ｃｏｔθ｜、｜ｔａｎθ｜というように出力される値が８回入れ替わる。言い換えると、ＡＤ変換回路４０は、シャフト８の回転位置θが０から２πまで進む間に、０〜１の範囲内で同じ値を８回出力する。それ故、０から２πまでの間でシャフト８の回転位置θを正確に特定するためには、その回転位置θが、０〜π／４、π／４〜π／２、π／２〜３π／４、３π／４〜π、π〜５π／４、５π／４〜３π／２、３π／２〜７π／４及び７π／４〜２πの８区間のうちのいずれの区間に位置しているかを特定することが必要である。
【００３６】
そこで本実施形態の信号処理回路１は、図２に示すように、上述したスイッチング回路１１，２１，３１を制御するコンパレータ１２，２２，３２の出力信号ＳＧ１１，ＳＧ１２，ＳＧ１３を、ＡＤ変換回路４０から出力されるデジタル信号ＳＧ７に付加して出力する。各コンパレータ１２，２２，３２の出力信号ＳＧ１１，ＳＧ１２，ＳＧ１３は、図７（ｂ）に示すような信号である。つまり、上記８区間のそれぞれにおいて３つの出力信号ＳＧ１１，ＳＧ１２，ＳＧ１３の出力状態が切り替わるので、同一の出力状態となる区間が存在しない。そのため、これら３つの出力信号ＳＧ１１，ＳＧ１２，ＳＧ１３の出力状態を参照すれば、上述した８区間のうち、シャフト８の現在位置に対応する区間を特定することができる。また、３つの出力信号ＳＧ１１，ＳＧ１２，ＳＧ１３の出力状態を参照すれば、ＡＤ変換回路４０から出力されるデジタル信号ＳＧ７が、ｔａｎθ、ｃｏｔθ、｜ｃｏｔθ｜、｜ｔａｎθ｜のいずれの値で出力されているかを特定することもできる。
【００３７】
信号処理回路１は、それら３つの出力信号ＳＧ１１，ＳＧ１２，ＳＧ１３を、デジタル信号ＳＧ７の上位３ビットとして付加することにより、合計（Ｎ＋３）ビットのデジタル信号を出力する。そして後段の回路は、信号処理回路１から出力される合計（Ｎ＋３）ビットのデジタル信号をデコードするとき、上位３ビットを解析することによってＮビットのデジタル信号ＳＧ７がｔａｎθ、ｃｏｔθ、｜ｃｏｔθ｜、｜ｔａｎθ｜のいずれの値であるかを特定し、その値に応じたデコードを行うことにより、シャフト８の回転位置θを正確に特定することが可能である。
【００３８】
上記構成を有する信号処理回路１は、０〜１の範囲内に制限されたｔａｎθやｃｏｔθなどの値をＡＤ変換回路４０においてＮビットのデジタル信号ＳＧ７に変換するため、高分解能のデジタル信号ＳＧ７を生成することができる。またＡＤ変換回路４０による変換を１度だけ行えば良いため、回路規模を抑えることができる。それ故、本実施形態の信号処理回路１によれば、回路規模を大きくすることなく、変位する物体の位置を高精度に検出することができるようになる。
【００３９】
また信号処理回路１は、ＡＤ変換回路４０から出力されるＮビットのデジタル信号ＳＧ７と合わせて、各スイッチング回路１１，２１，３１のスイッチング状態を示す３ビット分の信号ＳＧ１１，ＳＧ１２，ＳＧ１３を出力するため、ＡＤ変換回路４０の分解能よりも高分解能の出力を行うことができる。これにより、０〜２πの範囲内での物体の位置を高精度に検出することが可能となる。
【００４０】
以上、本発明の一実施形態について説明したが、本発明は上述したものに限定されるものではなく、種々の変形例が適用可能である。例えば、上記実施形態では、シャフト８が１回転する間に、各磁気センサ３ａ，３ｂが１周期分の正弦波信号ＳＧ１又は余弦波信号ＳＧ２を出力する形態について説明した。しかし、これに限られるものではなく、例えば磁石９の極数を増やすことにより、シャフト８が１回転する間に、各磁気センサ３ａ，３ｂが複数周期分の正弦波信号ＳＧ１又は余弦波信号ＳＧ２を出力するように構成しても良い。
【００４１】
また上記実施形態では、信号処理回路１がロータリエンコーダ２に搭載される場合を例示したが、これに限られるものでもなく、リニアエンコーダに搭載されるものであっても構わない。すなわち、本発明は、物体が回転方向や直線方向に変位することによって生成される正弦波信号及び余弦波信号からその物体の位置を高精度に検出できるようにするものである。
【００４２】
また上記実施形態においては、正弦波信号ＳＧ１及び余弦波信号ＳＧ２のそれぞれを基準電位Ｖｒｅｆで折り返すことにより正弦波整流信号ＳＧ３及び余弦波整流信号ＳＧ４を生成する場合を例示した。しかし、正弦波信号ＳＧ１及び余弦波信号ＳＧ２のそれぞれを折り返す所定電位は、特定された電位の基準電位Ｖｒｅｆでなくても良く、全波整流回路１０，２０がその入力信号である正弦波信号ＳＧ１又は余弦波信号ＳＧ２を歪みなく増幅させる範囲であれば、基準電位Ｖｒｅｆは任意の値の電位で良い。また正弦波信号ＳＧ１を折り返す電位と、余弦波信号ＳＧ２を折り返す電位とが、それぞれ別の電位であっても良い。ただし、正弦波信号ＳＧ１を折り返す電位と、余弦波信号ＳＧ２を折り返す電位とが、それぞれ別の電位となる場合には、正弦波整流信号ＳＧ３と余弦波整流信号ＳＧ４の信号レベルが異なるものとなるため、比較回路３０およびＡＤ変換回路４０において上述した信号処理が正常に行われなくなる可能性がある。そのような場合には、全波整流回路１０，２０のいずれか一方の出力側に他方の信号レベルと整合させるためのレベルシフト回路などを別途設ければ良い。
【符号の説明】
【００４３】
１…信号処理回路、３ａ，３ｂ…磁気センサ、１０，２０…全波整流回路、３０…比較回路、１１，２１，３１…スイッチング回路、４０…ＡＤ変換回路。
【図１】
2015032931.tif 000003
【図２】
2015032931.tif 000004
【図３】
2015032931.tif 000005
【図４】
2015032931.tif 000006
【図５】
2015032931.tif 000007
【図６】
2015032931.tif 000008
【図７】
2015032931.tif 000009
【図８】
2015032931.tif 000010
【図９】
2015032931.tif 000011