(57)【要約】【課題】ハイサイドのダイオードの逆回復電流が要因となるスイッチング損失の低減を行い、高効率な直流電源装置を提供する。【解決手段】交流電力を変換して得られる直流電力を電源とする直流電源装置１０であって、ハイサイドに第１、第２のスイッチング素子Ｑ１、Ｑ２と、ローサイドに第３、第４のスイッチング素子Ｑ３、Ｑ４と、前記第１〜第４のスイッチング素子Ｑ１〜Ｑ４による同期整流制御を行うコンバータ制御部１０３と、前記ローサイドの第３、第４のスイッチング素子Ｑ３、Ｑ４のオンスピードを、前記ハイサイドの第１、第２のスイッチング素子Ｑ１、Ｑ２のオンスピードに対して相対的に遅くするゲート回路Ｒ１〜Ｒ４と、を備える。【選択図】図１
2015208109.tif 000002
【特許請求の範囲】
【請求項１】
交流電力を変換して得られる直流電力を電源とする直流電源装置であって、
ハイサイドに第１、第２のスイッチング素子と、
ローサイドに第３、第４のスイッチング素子と、
前記第１〜第４のスイッチング素子による同期整流制御を行うコンバータ制御部と、
前記ローサイドの第３、第４のスイッチング素子のオンスピードを、前記ハイサイドの第１、第２のスイッチング素子のオンスピードに対して相対的に遅くするゲート回路と、
を備えることを特徴とする直流電源装置。
【請求項２】
請求項１において、
さらに、前記第１〜第４のスイッチング素子による力率改善制御が併せて行われることを特徴とする直流電源装置。
【請求項３】
請求項１または請求項２において、
前記スイッチング素子はＭＯＳＦＥＴであることを特徴とする直流電源装置。
【請求項４】
交流電力を変換して得られる直流電力を電源とする直流電源装置であって、
ダイオードブリッジ回路を構成する第１〜第４のダイオードと、
前記第１〜第４のダイオードにそれぞれ並列に接続された第１〜第４のＭＯＳＦＥＴと、
前記第１〜第４のＭＯＳＦＥＴのそれぞれのゲートに接続された第１〜第４のゲート回路と、
前記ダイオードブリッジ回路の交流側の入力端子に接続された交流リアクトルと、
前記ダイオードブリッジ回路の直流側の出力端子間に接続された平滑コンデンサと、
を備え、
ローサイドに備えられる前記第３、第４のゲート回路の時定数は、ハイサイドに備えられる前記第１、第２のゲート回路の時定数に対して、相対的に大きいことを特徴とする直流電源装置。
【請求項５】
交流電力を変換して得られる直流電力を電源とする直流電源装置であって、
ダイオードブリッジ回路を構成する第１〜第４のダイオードと、
前記第１〜第４のダイオードにそれぞれ並列に接続された第１〜第４のＭＯＳＦＥＴと、
前記第１〜第４のＭＯＳＦＥＴのそれぞれのゲートに接続された第１〜第４のゲート回路と、
前記ダイオードブリッジ回路の交流側の入力端子に接続された交流リアクトルと、
前記ダイオードブリッジ回路の直流側の出力端子間に接続された平滑コンデンサと、
を備え、
ローサイドに備えられる前記第３、第４のゲート回路のオンスピードは、ハイサイドに備えられる前記第１、第２のゲート回路のオンスピードに対して、相対的に遅いことを特徴とする直流電源装置。
【請求項６】
請求項４または請求項５において、
前記ゲート回路は、抵抗、もしくは抵抗とコンデンサ、もしくは抵抗とコンデンサとダイオードを備えて構成されることを特徴とする直流電源装置。
【請求項７】
請求項６において、
前記ゲート回路は、さらに論理回路を備えて構成されることを特徴とする直流電源装置。
【請求項８】
請求項３乃至請求項７のいずれか一項において、
前記ＭＯＳＦＥＴはスーパー・ジャンクション・ＭＯＳＦＥＴであることを特徴とする直流電源装置。
【請求項９】
請求項３乃至請求項７のいずれか一項において、
前記ＭＯＳＦＥＴはＳｉＣ・ＭＯＳＦＥＴであることを特徴とする直流電源装置。
【請求項１０】
請求項１乃至請求項９のいずれか一項に記載の直流電源装置を備えることを特徴とする空気調和機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電力を変換して得られる直流電力を電源とする直流電源装置、およびそれを用いた空気調和機に関する。
【背景技術】
【０００２】
負荷としてモータを搭載した電車や自動車、あるいは空気調和機等の機器には、交流電力を変換して得られる直流電力を電源とする直流電源装置が搭載されている。そして、電力送電設備の負担軽減のために、前記の直流電源装置には高効率であること、ならびに力率改善による高調波電流の低減が求められている。
高調波電流の低減を実現する方法として、リアクトルを備え、スイッチング素子のスイッチング動作によって回路を複数回、短絡する。それによって、入力電流波形を交流電源電圧波形のような正弦波状に成形して、力率を改善する方法が一般的に用いられている。
この場合の一般的な回路の構成としては交流リアクトル、ダイオードブリッジ回路、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）などの半導体スイッチング素子を使用する場合が多い。
また、特許文献１には、コンバータ回路の導通損低減のためにＭＯＳＦＥＴを使用した同期整流回路の技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１２０３７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記の交流リアクトル、ダイオードブリッジ回路、ＩＧＢＴやＭＯＳＦＥＴなどの半導体スイッチング素子を用いる一般的な回路構成においては、複数回、半導体スイッチング素子によって回路を短絡する際の２ショット目以降のオン時に、コンバータ回路のハイサイド（正電位側）のダイオードに逆回復電流が発生するため、過大なスイッチング損失が発生するという問題がある。
また、特許文献１に開示された技術では、力率改善と昇圧に関しての言及はない。さらに同期整流回路で回路短絡による力率改善動作を行った場合でも、ハイサイドのダイオードに逆回復電流が発生するため、過大なスイッチング損失が発生するという問題がある。
【０００５】
そこで、本発明はこのような問題点を解決するもので、その目的とするところは、前記ハイサイドのダイオードの逆回復電流が要因となるスイッチング損失の低減を行い、高効率な直流電源装置を提供することである。
【課題を解決するための手段】
【０００６】
前記の課題を解決して、本発明の目的を達成するために、以下のように構成した。
すなわち、本発明の直流電源装置は、交流電力を変換して得られる直流電力を電源とする直流電源装置であって、ハイサイドに第１、第２のスイッチング素子と、ローサイドに第３、第４のスイッチング素子と、前記第１〜第４のスイッチング素子による同期整流制御を行うコンバータ制御部と、前記ローサイドの第３、第４のスイッチング素子のオンスピードを、前記ハイサイドの第１、第２のスイッチング素子のオンスピードに対して相対的に遅くするゲート回路と、を備えることを特徴とする。
また、その他の手段は、発明を実施するための形態のなかで説明する。
【発明の効果】
【０００７】
本発明によれば、前記ハイサイドのダイオードの逆回復電流が要因となるスイッチング損失の低減ができて、高効率な直流電源装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態の直流電源装置の回路構成を示す図である。
【図２Ａ】本発明の第１実施形態の直流電源装置において、交流電源の電圧が正のサイクルの場合でＭＯＳＦＥＴＱ３、Ｑ４をオンさせたときの短絡電流の経路を示す図である。
【図２Ｂ】本発明の第１実施形態の直流電源装置において、交流電源の電圧が正のサイクルの場合でＭＯＳＦＥＴＱ３、Ｑ４をオンさせたときの交流リアクトルＬ１に流れるリアクトル電流を示す図である。
【図２Ｃ】本発明の第１実施形態の直流電源装置において、交流電源の電圧が正のサイクルの場合でＭＯＳＦＥＴＱ３、Ｑ４をオンさせたときのＭＯＳＦＥＴＱ３に流れるドレイン電流を示す図である。
【図３Ａ】本発明の第１実施形態の直流電源装置において、動作状態１からＭＯＳＦＥＴＱ３をオフさせて、ＭＯＳＦＥＴＱ１をオンさせたときの電流の経路を示す図である。
【図３Ｂ】本発明の第１実施形態の直流電源装置において、動作状態１からＭＯＳＦＥＴＱ３をオフさせて、ＭＯＳＦＥＴＱ１をオンさせたときの交流リアクトルＬ１流れるリアクトル電流を示す図である。
【図３Ｃ】本発明の第１実施形態の直流電源装置において、動作状態１からＭＯＳＦＥＴＱ３をオフさせて、ＭＯＳＦＥＴＱ１をオンさせたときのＭＯＳＦＥＴＱ３に流れるドレイン電流を示す図である。
【図４Ａ】本発明の第１実施形態の直流電源装置において、動作状態２からＭＯＳＦＥＴＱ１をオフして再びＭＯＳＦＥＴＱ３をオンさせたときの電流の経路を示す図である。
【図４Ｂ】本発明の第１実施形態の直流電源装置において、動作状態２からＭＯＳＦＥＴＱ１をオフして再びＭＯＳＦＥＴＱ３をオンさせたときの交流リアクトルＬ１流れるリアクトル電流を示す図である。
【図４Ｃ】本発明の第１実施形態の直流電源装置において、動作状態２からＭＯＳＦＥＴＱ１をオフして再びＭＯＳＦＥＴＱ３をオンさせたときのＭＯＳＦＥＴＱ３に流れるドレイン電流を示す図である。
【図５Ａ】本発明の第１実施形態の直流電源装置において、動作状態３からＭＯＳＦＥＴＱ３をオフさせて、ＭＯＳＦＥＴＱ１をオンさせたときの電流の経路を示す図である。
【図５Ｂ】本発明の第１実施形態の直流電源装置において、動作状態３からＭＯＳＦＥＴＱ３をオフさせて、ＭＯＳＦＥＴＱ１をオンさせたときの交流リアクトルＬ１流れるリアクトル電流を示す図である。
【図５Ｃ】本発明の第１実施形態の直流電源装置において、動作状態３からＭＯＳＦＥＴＱ３をオフさせて、ＭＯＳＦＥＴＱ１をオンさせたときのＭＯＳＦＥＴＱ３に流れるドレイン電流を示す図である。
【図６】本発明の第１実施形態の直流電源装置において、ゲート回路の構成例１の回路構成を示す図である。
【図７】本発明の第１実施形態の直流電源装置において、ゲート回路の構成例２の回路構成を示す図である。
【図８】本発明の第１実施形態の直流電源装置において、ゲート回路の構成例３の回路構成を示す図である。
【図９】本発明の第１実施形態の直流電源装置において、ゲート回路の構成例４の回路構成を示す図である。
【図１０】本発明の第１実施形態の直流電源装置において、ＮＯＲ回路を備えたゲート回路の構成例を示す図である。
【図１１】本発明の第１実施形態の直流電源装置において、ＮＡＮＤ回路を備えたゲート回路の構成例を示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明を実施するための形態（以下においては「実施形態」と称する）を、図面を参照して説明する。
【００１０】
（第１実施形態・直流電源装置）
本発明に係る直流電源装置の第１実施形態を図１〜図５を参照して説明する。まず、図１を参照して、直流電源装置の回路構成について説明する。そして、図２〜図５を参照して、ハイサイド（正電位側）のダイオードに発生する逆回復電流発生の流れについて説明する。また、図６〜図９を参照して、逆回復電流を抑制するゲート回路の構成例について説明する。その後、直流電源装置の全体の動作の流れについて説明する。
【００１１】
＜回路構成＞
図１は、第１実施形態の直流電源装置１０の回路構成を示す図である。また、直流電源装置１０に電源として入力する交流電源Ｖ１との接続関係、および出力する先の負荷２０１との接続関係も示している。
図１において、第１実施形態の直流電源装置１０は、交流リアクトルＬ１とダイオードＤ１〜Ｄ４と、Ｎ型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）Ｑ１〜Ｑ４と、ゲート回路Ｒ１〜Ｒ４と、平滑コンデンサＣ１と、入力電流検出部１０１と、入力電流判定部１０２と、コンバータ制御部１０３と、負荷検出部１０４と、負荷判定部１０５と、直流電圧検出部１０６と、ゼロクロス検出部１０７と、ゼロクロス判定部１０８と、を備えて構成されている。
【００１２】
直流電源装置１０には、直流電源装置１０の第１の交流電源入力端子１１１と第２の交流電源入力端子１１２とを介して、交流電源Ｖ１が接続されて交流電力が入力している。
また、第１の交流電源入力端子１１１は、交流リアクトルＬ１を介して第３の交流電源入力端子１１３に接続されている。
また、第２の交流電源入力端子１１２は、入力電流検出部１０１を介して第４の交流電源入力端子１１４に接続されている。
また、直流電源装置１０には、後記するように交流電源Ｖ１の交流電力（電圧）を直流電力（電圧）に変換したときの直流電源正極端子１２１と直流電源負極端子１２２とが備えられている。
【００１３】
ダイオードＤ１とＮ型のＭＯＳＦＥＴＱ１は並列に接続されている。
ダイオードＤ１のカソードとＭＯＳＦＥＴＱ１のドレインは、直流電源正極端子１２１に接続されている。
ダイオードＤ１のアノードとＭＯＳＦＥＴＱ１のソースは、第３の交流電源入力端子１１３に接続されている。
ダイオードＤ３とＮ型のＭＯＳＦＥＴＱ３は並列に接続されている。
ダイオードＤ３のカソードとＭＯＳＦＥＴＱ３のドレインは、第３の交流電源入力端子１１３に接続されている。
ダイオードＤ３のアノードとＭＯＳＦＥＴＱ３のソースは、直流電源負極端子１２２接続されている。
【００１４】
ダイオードＤ２とＮ型のＭＯＳＦＥＴＱ２は並列に接続されている。
ダイオードＤ２のカソードとＭＯＳＦＥＴＱ２のドレインは、直流電源正極端子１２１に接続されている。
ダイオードＤ２のアノードとＭＯＳＦＥＴＱ２のソースは、第４の交流電源入力端子１１４に接続されている。
ダイオードＤ４とＮ型のＭＯＳＦＥＴＱ４は並列に接続されている。
ダイオードＤ４のカソードとＭＯＳＦＥＴＱ４のドレインは、第４の交流電源入力端子１１４に接続されている。
ダイオードＤ４のアノードとＭＯＳＦＥＴＱ４のソースは、直流電源負極端子１２２に接続されている。
【００１５】
以上のダイオードＤ１〜Ｄ４によって、ダイオードブリッジの回路が構成されている。
第３の交流電源入力端子１１３と第４の交流電源入力端子１１４がダイオードブリッジの交流側の入力端子であり、直流電源正極端子１２１と直流電源負極端子１２２がダイオードブリッジの直流側の出力端子となっている。
また、カソードが直流電源正極端子１２１に接続されたダイオードＤ１とダイオードＤ２をハイサイドのダイオードと適宜、呼称する。
また、アノードが直流電源負極端子１２２に接続されたダイオードＤ３とダイオードＤ４をローサイドのダイオードと適宜、呼称する。
【００１６】
また、ドレインが直流電源正極端子１２１に接続されたＭＯＳＦＥＴＱ１とＭＯＳＦＥＴＱ２をハイサイドのＭＯＳＦＥＴ（スイッチング素子）と適宜、呼称する。
また、ソースが直流電源負極端子１２２に接続されたＭＯＳＦＥＴＱ３とＭＯＳＦＥＴＱ４をローサイドのＭＯＳＦＥＴ（スイッチング素子）と適宜、呼称する。
また、直流電源正極端子１２１に直接、接続される側または素子を「ハイサイド」、または「ハイサイドの」、あるいは「ハイサイドに」という形容で適宜、表記する。
また、直流電源負極端子１２２に直接、接続される側または素子を「ローサイド」、または「ローサイドの」、あるいは「ローサイドに」という形容で適宜、表記する。
【００１７】
また、平滑コンデンサＣ１は、大容量の電解コンデンサが用いられている。平滑コンデンサＣ１のプラス側は、直流電源正極端子１２１に接続され、平滑コンデンサＣ１のマイナス側は、直流電源負極端子１２２に接続されている。
また、ＭＯＳＦＥＴＱ１、Ｑ２のゲートには、それぞれゲート回路Ｒ１、Ｒ２が接続されている。
また、ＭＯＳＦＥＴＱ３、Ｑ４のゲートには、それぞれゲート回路Ｒ３、Ｒ４が接続されている。
なお、ゲート回路Ｒ１〜Ｒ４を遅延回路としてみた場合には、ゲート回路Ｒ３、Ｒ４の遅延は、ゲート回路Ｒ１、Ｒ２の遅延よりも大きく設定している。そのため、図１において、ゲート回路Ｒ１、Ｒ２に「小」、ゲート回路Ｒ３、Ｒ４に「大」の表記をしている。
また、ＭＯＳＦＥＴＱ１〜Ｑ４のゲートは、ゲート回路Ｒ１〜Ｒ４を介して、コンバータ制御部１０３の制御信号ＳＱ１〜ＳＱ４でそれぞれ制御される。
なお、ＭＯＳＦＥＴＱ１〜Ｑ４においては、それぞれのＭＯＳＦＥＴに逆並列にダイオードが表記されているが、これらのダイオードは、ＭＯＳＦＥＴの構造から生ずる寄生ダイオードである。
【００１８】
以上のダイオードＤ１〜Ｄ４と、Ｎ型のＭＯＳＦＥＴＱ１〜Ｑ４と平滑コンデンサＣ１とによって、交流電力（電圧）を直流電力（電圧）に変換するコンバータの主回路（コンバータ主回路１００）が構成されている。なお、コンバータとしては、コンバータ主回路１００以外にもコンバータ制御部１０３等の他の回路も備えられている。
また、前記の各回路素子の主たる役目についてであるが、ダイオードＤ１〜Ｄ４は、交流電力（電圧）を直流電力（電圧）に整流するものであり、ＭＯＳＦＥＴＱ１〜Ｑ４は、前記の整流の変換効率を高める同期整流回路である。なお、ＭＯＳＦＥＴはスイッチング素子として用いているので、ＭＯＳＦＥＴの代わりに他のスイッチング素子を用いてもよい。
また、交流リアクトルＬ１は、電気エネルギーを一時的に確保すること、および力率を改善するための回路素子であり、平滑コンデンサＣ１は、直流電力（電圧）の平滑化と安定化を図るための回路素子である。
【００１９】
次に、コンバータ主回路１００以外の直流電源装置１０における各回路の構成について説明する。
入力電流検出部１０１は、前記のように第２の交流電源入力端子１１２と第４の交流電源入力端子１１４との間に備えられている。そして、入力電流検出部１０１は、交流電源Ｖ１から直流電源装置１０に入力される入力電流を検出する機能を有している。実際には、例えばカレントトランスなどが用いられる。
入力電流判定部１０２は、入力電流検出部１０１の出力信号を入力し、入力電流検出部１０１が検出した電流値と、予め設定された閾値との大小関係を判定する機能を有している。
負荷検出部１０４は、直流電源負極端子１２２と負荷２０１との間に備えられている。そして、負荷２０１に流れる電流や、その他の特性、例えば負荷２０１がモータの場合には回転速度（回転数／時間）などを検出する機能を有している。負荷検出部１０４は、例えば、シャント抵抗を備えている。
負荷判定部１０５は、負荷検出部１０４の出力信号を入力し、負荷検出部１０４によって検出した検出値と、予め設定された閾値との大小関係を判定する機能を有している。
【００２０】
直流電圧検出部１０６は、その入力端子が直流電源正極端子１２１と直流電源負極端子１２２とに接続されていて、直流電源装置１０の出力電圧を検出する機能を有している。
ゼロクロス検出部１０７は、その入力端子が第１の交流電源入力端子１１１と第２の交流電源入力端子１１２とに接続されていて、交流電源Ｖ１の電圧のゼロクロスを検出する機能を有している。
ゼロクロス判定部１０８は、ゼロクロス検出部１０７の出力信号を入力し、ゼロクロス検出部１０７の検出値によって、交流電源Ｖ１の電圧のゼロクロスを判定する機能を有している。
コンバータ制御部１０３は、入力電流判定部１０２と負荷判定部１０５と直流電圧検出部１０６とゼロクロス判定部１０８とから送信された結果に応じて、ＭＯＳＦＥＴＱ１〜Ｑ４を駆動する制御信号を生成し、この制御信号ＳＱ１〜ＳＱ４を送信する機能を有している。
【００２１】
なお、ＭＯＳＦＥＴＱ１〜Ｑ４は、例えばスーパー・ジャンクション構造のＭＯＳＦＥＴや、ＳiＣ−ＭＯＳＦＥＴ（ＳiＣ・ＭＯＳＦＥＴ）等の低損失のＭＯＳＦＥＴが適している。
また、負荷２０１としては、例えばＡＣモータ（交流モータ）を駆動するためのインバータ（直流電力を交流電力に変換）等がある。
また、図１の直流電源装置１０の全体の動作の流れについての詳細は後記する。
【００２２】
＜コンバータ動作の概要＞
本実施形態の直流電源装置１０は、全波整流動作（全波整流制御、パッシブ動作時）と力率改善動作（力率改善制御、アクティブ動作時）を併せて行う。
また、全波整流動作においては、いわゆる同期整流を行っている。すなわち１周期のうち正のサイクルのときに、コンバータが全波整流を行う場合（パッシブ動作時）には、ＭＯＳＦＥＴＱ１とＭＯＳＦＥＴＱ４はオン（ＯＮ）とする。
また、負のサイクルのときに、コンバータが全波整流を行う場合（パッシブ動作時）には、ＭＯＳＦＥＴＱ２とＭＯＳＦＥＴＱ３はオンとする。
つまり、基本的には、ダイオードＤ１〜Ｄ４によるダイオードブリッジ（Ｄ１〜Ｄ４）によって全波整流を行うが、ＭＯＳＦＥＴＱ１〜Ｑ４をダイオードＤ１〜Ｄ４にそれぞれ並列に接続し、ダイオードＤ１〜Ｄ４に順方向電流が流れるタイミングで、それぞれＭＯＳＦＥＴＱ１〜Ｑ４をオンすることによって、ダイオードＤ１〜Ｄ４の順方向電圧降下による電圧損失や電力損失を補い、全波整流の効率を高めるものである。
【００２３】
また、この全波整流の工程において、発生する高調波が直流電源装置１０の入力側に悪影響を与える場合がある。この高調波を除き、力率を改善するために、交流リアクトルＬ１を第１の交流電源入力端子１１１に直列に挿入し、ダイオードブリッジ（Ｄ１〜Ｄ４）に電流が流れない区間において、ＭＯＳＦＥＴＱ１〜Ｑ４を適切にオン・オフ（ＯＮ／ＯＦＦ）、すなわちアクティブ動作をさせる。
このアクティブ動作時において、ハイサイドのダイオード（Ｄ１）に逆回復電流が発生することがある。この逆回復電流が大きいとスイッチング損失が大きくなる。この逆回復電流について次に説明する。
【００２４】
＜逆回復電流について＞
図２（Ａ、Ｂ、Ｃ）〜図５（Ａ、Ｂ、Ｃ）を参照して、２ショット、つまり回路の短絡を２回行った場合にハイサイドのダイオードに発生する逆回復電流発生の流れについて説明する。
なお、交流電源Ｖ１から入力する電圧は、正のサイクルを例に挙げて説明する。
また、図２Ａ、図３Ａ、図４Ａ、図５Ａは、コンバータ動作をわかりやすく説明するために、図１に示した直流電源装置を簡略化して、コンバータ主回路１００を主体として示した図である。
そのため、図１で示した入力電流検出部１０１、入力電流判定部１０２、コンバータ制御部１０３、負荷検出部１０４、負荷判定部１０５、直流電圧検出部１０６、ゼロクロス検出部１０７、ゼロクロス判定部１０８については、表記を省略している。なお、以上の表記を省略した各部の機能、動作の詳細については後記する。
【００２５】
《動作状態１：アクティブ動作、１ショット目オン時（Ｔ１）》
次に、１ショット目オン時のコンバータにおける電流の経路と、交流リアクトルＬ１に流れるリアクトル電流と、ＭＯＳＦＥＴＱ３に流れるドレイン電流について説明する。
図２Ａは、交流電源Ｖ１から入力する電圧（適宜「入力電源Ｖ１」と表記する）が正のサイクルの場合でハイサイドとローサイド間（直流電源正極端子１２１と直流電源負極端子１２２間）の回路に電流が流れていない状態で、ＭＯＳＦＥＴＱ３、Ｑ４をオンさせたときの短絡電流の経路を示す図である。なお、ＭＯＳＦＥＴＱ１、Ｑ２は、オフ（ＯＦＦ）している。
図２Ｂは、交流電源Ｖ１から入力する電圧が正のサイクルの場合でハイサイドとローサイド間の回路に電流が流れていない状態で、ＭＯＳＦＥＴＱ３、Ｑ４をオンさせたときの交流リアクトルＬ１に流れるリアクトル電流を示す図である。
図２Ｃは、交流電源Ｖ１から入力する電圧が正のサイクルの場合でハイサイドとローサイド間の回路に電流が流れていない状態で、ＭＯＳＦＥＴＱ３、Ｑ４をオンさせたときのＭＯＳＦＥＴＱ３に流れるドレイン電流を示す図である。
【００２６】
図２Ａにおいて、交流電源Ｖ１から入力する電圧が正のサイクルの場合で回路に電流が流れていない状態、つまりゼロ電流の状態でＭＯＳＦＥＴＱ３、Ｑ４をオンさせて回路に短絡電流を通流させたときの電流の経路は、
入力電源Ｖ１⇒交流リアクトルＬ１⇒ＭＯＳＦＥＴＱ３⇒ダイオードＤ４、ＭＯＳＦＥＴＱ４⇒入力電源Ｖ１、
となる。
図２Ｂにおいて、交流リアクトルＬ１の電流波形は、ＭＯＳＦＥＴＱ３、Ｑ４をオンすることによって流れる短絡電流に対応して、増加する。なお、図２Ｂにおいて、Ｔ１の区間は、動作状態１：アクティブ動作、１ショット目オン時における時間の推移に対応している。
図２Ｃにおいて、ＭＯＳＦＥＴＱ３に流れるドレイン電流は、ＭＯＳＦＥＴＱ３、Ｑ４をオンすることによって流れる短絡電流に対応して、図２Ａと同様に増加する。なお、図２Ｃにおいて、Ｔ１の区間は、動作状態１：アクティブ動作、１ショット目オン時における時間の推移に対応している。
【００２７】
《動作状態２：パッシブ動作、１ショット目オフ時（Ｔ２）》
次に、１ショット目オフ時のコンバータにおける電流の経路と、交流リアクトルＬ１に流れるリアクトル電流と、ＭＯＳＦＥＴＱ３に流れるドレイン電流について説明する。
図３Ａは、動作状態１からＭＯＳＦＥＴＱ３をオフさせて、ＭＯＳＦＥＴＱ１をオンさせたときの電流の経路（電流経路）を示す図である。なお、ＭＯＳＦＥＴＱ２、Ｑ３はオフしている。
図３Ｂは、動作状態１からＭＯＳＦＥＴＱ３をオフさせて、ＭＯＳＦＥＴＱ１をオンさせたときの交流リアクトルＬ１流れるリアクトル電流を示す図である。
図３Ｃは、動作状態１からＭＯＳＦＥＴＱ３をオフさせて、ＭＯＳＦＥＴＱ１をオンさせたときのＭＯＳＦＥＴＱ３に流れるドレイン電流を示す図である。
【００２８】
図３Ａにおいて、動作状態１からＭＯＳＦＥＴＱ３をオフさせて、ＭＯＳＦＥＴＱ１をオンさせたときの電流の経路は、
入力電源Ｖ１⇒交流リアクトルＬ１⇒ダイオードＤ１、ＭＯＳＦＥＴＱ１⇒平滑コンデンサＣ１⇒ダイオードＤ４、ＭＯＳＦＥＴＱ４⇒入力電源Ｖ１、
となる。
図３Ｂにおいて、交流リアクトルＬ１の電流波形は、動作状態１からＭＯＳＦＥＴＱ３をオフさせて、ＭＯＳＦＥＴＱ１をオンすることによって流れるは、短絡電流が流れなくなったことに対応して、減少する。なお、図３Ｂにおいて、Ｔ２の区間は、動作状態２：パッシブ動作、１ショット目オフ時における時間の推移に対応している。
図３Ｃにおいて、ＭＯＳＦＥＴＱ３に流れるドレイン電流は、短絡電流が流れなくなったことに対応して０となる。なお、図３Ｃにおいて、Ｔ２の区間は、動作状態２：パッシブ動作、１ショット目オフ時における時間の推移に対応している。
このときダイオードＤ１には順方向に電流が流れることになり、ダイオードＤ１のアノードの電位は入力電源Ｖ１、カソードの電位はＶ１からダイオードの飽和電圧分ドロップした値となる。この飽和電圧は数Ｖであり入力電源Ｖ１の電圧に対して非常に小さい値である。そのためダイオードのアノード、カソード共に高電位となる。
【００２９】
《動作状態３：アクティブ動作、２ショット目オン時（Ｔ３）》
次に、２ショット目オン時のコンバータにおける電流の経路と、交流リアクトルＬ１に流れるリアクトル電流と、ＭＯＳＦＥＴＱ３に流れるドレイン電流について説明する。
図４Ａは、動作状態２からＭＯＳＦＥＴＱ１をオフして再びＭＯＳＦＥＴＱ３をオンさせたときの電流の経路を示す図である。なお、ＭＯＳＦＥＴＱ２はオフしている。
図４Ｂは、動作状態２からＭＯＳＦＥＴＱ１をオフして再びＭＯＳＦＥＴＱ３をオンさせたときの交流リアクトルＬ１流れるリアクトル電流を示す図である。
図４Ｃは、動作状態２からＭＯＳＦＥＴＱ１をオフして再びＭＯＳＦＥＴＱ３をオンさせたときのＭＯＳＦＥＴＱ３に流れるドレイン電流を示す図である。
【００３０】
図４Ａにおいて、動作状態２からＭＯＳＦＥＴＱ１をオフして再びＭＯＳＦＥＴＱ３をオンさせたときの電流の経路は、
入力電源Ｖ１⇒交流リアクトルＬ１⇒ＭＯＳＦＥＴＱ３⇒ダイオードＤ４、ＭＯＳＦＥＴＱ４⇒入力電源Ｖ１、
となる。
図４Ｂにおいて、交流リアクトルＬ１の電流波形は、動作状態２からＭＯＳＦＥＴＱ１をオフして再びＭＯＳＦＥＴＱ３をオンさせたとき、短絡電流が流れることに対応して、増大する。なお、図４Ｂにおいて、Ｔ３の区間は、動作状態３：アクティブ動作、２ショット目オン時における時間の推移に対応している。
【００３１】
図４Ｃにおいて、ＭＯＳＦＥＴＱ３に流れるドレイン電流は、動作状態２からＭＯＳＦＥＴＱ１をオフして再びＭＯＳＦＥＴＱ３をオンさせたとき、短絡電流が流れることに対応して、再び増大している。なお、図４Ｃにおいて、Ｔ３の区間は、動作状態３：アクティブ動作、２ショット目オン時における時間の推移に対応している。
このとき、ダイオードＤ１のアノード側の電位は、ほぼゼロ、カソード側の電位は高電位のままである。つまり、ダイオードＤ１に逆電圧が印加させることになり、図４ＣのＴ３の区間のドレイン電流波形（４０２）に示すような逆回復電流が発生する。
この逆回復電流が大きいほど、ＭＯＳＦＥＴＱ３オン時のスイッチング損失が大きくなってしまい、高効率動作の妨げとなる。なお、逆回復電流の通流経路は、図４Ａの破線４０１で示している。
【００３２】
《動作状態４：パッシブ動作、２ショット目オフ時（Ｔ４）》
次に、２ショット目オフ時のコンバータにおける電流の経路と、交流リアクトルＬ１に流れるリアクトル電流と、ＭＯＳＦＥＴＱ３に流れるドレイン電流について説明する。
図５Ａは、動作状態３からＭＯＳＦＥＴＱ３をオフさせて、ＭＯＳＦＥＴＱ１をオンさせたときの電流の経路を示す図である。なお、ＭＯＳＦＥＴＱ２はオフしている。
図５Ｂは、動作状態３からＭＯＳＦＥＴＱ３をオフさせて、ＭＯＳＦＥＴＱ１をオンさせたときの交流リアクトルＬ１流れるリアクトル電流を示す図である。
図５Ｃは、動作状態３からＭＯＳＦＥＴＱ３をオフさせて、ＭＯＳＦＥＴＱ１をオンさせたときのＭＯＳＦＥＴＱ３に流れるドレイン電流を示す図である。
【００３３】
図５Ａにおいて、動作状態３からＭＯＳＦＥＴＱ３をオフさせて、ＭＯＳＦＥＴＱ１をオンさせたときの電流の経路は、動作状態２と同様に、
入力電源Ｖ１⇒交流リアクトルＬ１⇒ダイオードＤ１、ＭＯＳＦＥＴＱ１⇒平滑コンデンサＣ１⇒ダイオードＤ４、ＭＯＳＦＥＴＱ４⇒入力電源Ｖ１、
となる。
図５Ｂにおいて、交流リアクトルＬ１の電流波形は、動作状態３からＭＯＳＦＥＴＱ３をオフさせて、ＭＯＳＦＥＴＱ１をオンすることによって流れるは、短絡電流が流れなくなったことに対応して、減少する。なお、図５Ｂにおいて、Ｔ４の区間は、動作状態４：パッシブ動作、２ショット目オフ時における時間の推移に対応している。
図５Ｃにおいて、ＭＯＳＦＥＴＱ３に流れるドレイン電流は、短絡電流が流れなくなったことに対応して０となる。なお、図５Ｃにおいて、Ｔ４の区間は、動作状態４：パッシブ動作、２ショット目オフ時における時間の推移に対応している。
【００３４】
以上、交流電源Ｖ１から入力する電圧が正のサイクルで２ショット、つまり回路の短絡を２回行った場合のハイサイドのダイオードＤ１で発生する逆回復電流発生の流れについて説明した。
また、交流電源Ｖ１から入力する電圧が負のサイクルの場合も同様に２ショット目でハイサイドのダイオードＤ２に逆回復電流が発生する。この負のサイクルについては、正負の相違とオン・オフを制御するＭＯＳＦＥＴＱ１とＭＯＳＦＥＴＱ２、ＭＯＳＦＥＴＱ３とＭＯＳＦＥＴＱ４が入れ替わることはあるが、基本的な動作は、正のサイクルと同様であるので、実質的に重複する説明は省略する。
交流電源Ｖ１から入力する電圧が正のサイクルでも負のサイクルにおいても、例えばスイッチング回数を増やして３、４、５、・・・ショットとした場合についても２ショット目以降のＭＯＳＦＥＴＱ３、Ｑ４のオン時に逆回復電流が発生する。さらに、ショット数が増えるほどスイッチング損失が増える。
【００３５】
そこで本発明の直流電源装置１０では、ハイサイドのＭＯＳＦＥＴＱ１、Ｑ２のスイッチングスピードよりも、ローサイドのＭＯＳＦＥＴＱ３、Ｑ４のオンスピードを相対的に遅くした。
ローサイドのダイオードＤ３、Ｄ４、もしくはローサイドのＭＯＳＦＥＴＱ３、Ｑ４のオンスピードが速いほど、ハイサイドのダイオードＤ１、Ｄ２の逆回復電流は大きくなってしまう。そこで逆回復電流を所望の値まで低減できるように、ローサイドのダイオードＤ３、Ｄ４にそれぞれ並列に接続したローサイドのＭＯＳＦＥＴＱ３、Ｑ４のスイッチングスピードを遅くする。
【００３６】
また、本発明の直流電源装置１０は、ＭＯＳＦＥＴＱ１〜Ｑ４による同期整流によって回路導通損の低減を行っている。つまり、ＭＯＳＦＥＴＱ１〜Ｑ４がオンするまでの時間が速いほど同期整流を行う時間も増えるため、導通損低減効果が高まるのである。
また、前記のとおり、ローサイドのＭＯＳＦＥＴＱ３、Ｑ４のスピードが速いと、ハイサイドのダイオードＤ１、Ｄ２の逆回復電流が増大し、スイッチング損失が悪化する。
しかし、ハイサイドのＭＯＳＦＥＴＱ１、Ｑ２に関してはオンスピードを速くしても、ローサイドダイオードの逆回復電流悪化には寄与しないため、できるだけ速くハイサイドのＭＯＳＦＥＴＱ１、Ｑ２をオンさせて、同期整流を素早く行うことが望ましい。
【００３７】
＜ゲート回路＞
以上、説明したように、ハイサイドのＭＯＳＦＥＴＱ１、Ｑ２に関しては、素早く素子をオンさせるためにオンスピードは速くする。また、ローサイドのＭＯＳＥＴＱ３、Ｑ４に関しては、ハイサイドのダイオードＤ１、Ｄ２の逆回復電流低減のため、オンスピードはハイサイドのオンスピードに対して相対的に遅くすることが望ましい。
次に、ゲート回路の具体的な構成について説明する。
【００３８】
《ゲート回路の構成例１》
図６は、ゲート回路の構成例１の回路構成を示す図である。
図６において、コンバータ制御部１０３（図１）からの制御信号ＳＱｎ（ｎ＝１〜４）がＭＯＳＦＥＴＱｎ（ｎ＝１〜４）のゲート端子に入力する間に、抵抗６０１が備えられている。
例えば、ハイサイドのＭＯＳＦＥＴＱｎ（ｎ＝１、２）については、この抵抗６０１の抵抗値（ゲート抵抗値）を小さくし、ローサイドのＭＯＳＦＥＴＱｎ（ｎ＝３、４）については、抵抗６０１の抵抗値をハイサイドに対して大きく設定する。
以上の抵抗６０１の抵抗値の設定によって、ハイサイドのＭＯＳＦＥＴＱ１、Ｑ２（図１）のオンスピードと、ローサイドのＭＯＳＦＥＴＱ３、Ｑ４（図１）のオンスピードに差が生ずる。
なお、図６に示したゲート回路の構成例１は回路構成が簡単であり、素子数が少ないので、省スペースと低コストであるという効果がある。
【００３９】
《ゲート回路の構成例２》
図７は、ゲート回路の構成例２の回路構成を示す図である。
図７において、コンバータ制御部１０３（図１）からの制御信号ＳＱｎ（ｎ＝１〜４）がＭＯＳＦＥＴＱｎ（ｎ＝１〜４）のゲート端子に入力する間に、抵抗６０１とコンデンサ７０１とが備えられている。
この抵抗６０１とコンデンサ７０１とによるＣＲ回路によって、抵抗値Ｒとコンデンサ容量Ｃで決まる時定数τ＝ＣＲをハイサイドに対してローサイドの時定数を相対的に大きく設定する。この時定数の差によって、ハイサイドのＭＯＳＦＥＴＱ１、Ｑ２（図１）のオンスピードと、ローサイドのＭＯＳＦＥＴＱ３、Ｑ４（図１）のオンスピードに差が生ずる。
なお、図７に示したゲート回路の構成例２は回路構成が簡単であり、素子数が少ないので、省スペースと低コストであるという効果があるとともに、遅延時間の設定が容易かつ安定しているという効果がある。
【００４０】
《ゲート回路の構成例３》
図８は、ゲート回路の構成例３の回路構成を示す図である。
図８において、コンバータ制御部１０３（図１）からの制御信号ＳＱｎがＭＯＳＦＥＴＱｎのゲート端子に入力する間に、抵抗６０１とコンデンサ７０１との他に、ダイオード８０１と抵抗６０３の直列回路と、この直列回路に並列接続された抵抗６０２とを備える。なお、ダイオード８０１のアノード側に制御信号ＳＱｎが入力する。
ダイオード８０１のダイオード特性によって、正の電圧（信号）は通りやすいので、オンスピードはオフスピードよりも速くなる。
なお、図８に示したゲート回路の構成例３はオンスピードとオフスピードの差を容易に設定できるという効果がある。
【００４１】
《ゲート回路の構成例４》
図９は、ゲート回路の構成例４の回路構成を示す図である。
図９において、コンバータ制御部１０３（図１）からの制御信号ＳＱｎがＭＯＳＦＥＴＱｎのゲート端子に入力する間に、抵抗６０１とコンデンサ７０１との他に、ダイオード８０２と抵抗６０３の直列回路と、この直列回路に並列接続された抵抗６０２とを備える。なお、ダイオード８０２のカソード側に制御信号ＳＱｎが入力する。このダイオード８０２の極性が図８におけるダイオード８０１の極性とは逆の接続である。
ダイオード８０２のダイオード特性によって、負の電圧（信号）は通りやすいので、オンスピードはオフスピードよりも遅くなる。
なお、図９に示したゲート回路の構成例４はオフスピードとオンスピードの差を容易に設定できるという効果がある。
【００４２】
《ゲート回路についての補足》
以上、図６〜図９を参照して、ゲート回路の構成例１〜構成例４を説明したが、これらの構成例を組み合わせてもよい。
また、実際に抵抗値Ｒやコンデンサ容量Ｃを選定する場合は、逆回復電流、損失、ノイズ等を考慮して所望の効果が得られるよう考慮して、抵抗値Ｒやコンデンサ容量Ｃ、およびＣＲによる時定数τを調整、選定する。
なお、上下素子のオフスピードに関してはできるだけ速い方が望ましいが、こちらも損失やノイズ等を考慮して設定すればよい。
【００４３】
＜直流電源装置の全体の動作の流れ＞
次に本発明の第１実施形態である直流電源装置１０の全体の動作の流れについて説明する。
図１に示す本発明の第１実施形態である直流電源装置１０は、負荷２０１の大きさによって、コンバータ主回路１００の動作状態を変更するためにＭＯＳＦＥＴＱ１〜Ｑ４のスイッチング動作を行う。
負荷の大小の判定には、例えば電源入力を見る。入力電流検出部１０１によって入力電流を検出し、検出値の大小を入力電流判定部１０２によって判定する。
そして、判定結果をコンバータ制御部１０３に送信する。
そして、送信結果に応じてコンバータ制御部１０３はＭＯＳＦＥＴＱ１〜Ｑ４のゲートに制御信号ＳＱ１〜ＳＱ４を送信して、ゼロクロス検出部１０７によって検出した交流電源Ｖ１の電圧のゼロクロス位置を基準にしてスイッチング動作を開始する。
【００４４】
また、負荷２０１としては、例えば三相モータ（不図示）を駆動するため三相インバータがある。この場合、負荷２０１の大小判定として、モータ（三相モータ）の回転速度（回転数／時間）や前記モータに流れる電流など検出することで負荷の大小判定を行うことができる。
この場合には、例えば、モータ回転速度やモータ電流などの負荷の状態を検出する機能を持つ負荷検出部１０４によって負荷を検出する。そして検出値の大小を負荷判定部１０５によって判定する。そして判定結果をコンバータ制御部１０３に送信する。
送信結果に応じてコンバータ制御部１０３は、ＭＯＳＦＥＴＱ１〜Ｑ４のゲートに制御信号ＳＱ１〜ＳＱ４を送信して、ゼロクロス検出部１０７によって検出した交流電源Ｖ１の電圧のゼロクロス位置を基準にしてスイッチング動作を開始する。
【００４５】
以上の一連の動作をまとめる。まず入力電流検出部１０１や負荷検出部１０４によって電流等を検出する。次に検出値の大小を入力電流判定部１０２や負荷判定部１０５によって判定する。
そして、判定結果がコンバータ制御部１０３に送信され、送信結果に応じてＭＯＳＦＥＴＱ１〜Ｑ４に制御信号ＳＱ１〜ＳＱ４が送信され、ＭＯＳＦＥＴＱ１〜Ｑ４をスイッチング動作させる。
以上のように負荷の大小を判定し、ＭＯＳＦＥＴＱ１〜Ｑ４のスイッチング動作を決定する。
【００４６】
例えば入力の低い状態においては、正のサイクル時はＭＯＳＦＥＴＱ１、Ｑ４をオンし、負のサイクル時は、ＭＯＳＦＥＴＱ２、Ｑ３をオンさせて、全波整流を行う（パッシブ動作）。
そして、負荷が大きくなってきた場合、前記したように、ＭＯＳＦＥＴＱ１〜Ｑ４のオン・オフを行うことで、力率の改善を行う（アクティブ動作）。
これらの動作の際のスイッチングの回数、オン時間、デューティー等の動作状態を決定する各パラメータは、運転状態に応じて所望の力率や効率を得るように調整すればよい。
例えば負荷が大きくなり力率が悪化するような場合は、ＭＯＳＦＥＴＱ１〜Ｑ４のスイッチング回数を増やせばよい。
【００４７】
なお、スイッチング素子のスイッチング回数を増やせば、スイッチング損失は増大（悪化）する。すなわち、回路損失が悪化するが、本発明の第１実施形態においては、前記したように、ハイサイドのＭＯＳＦＥＴＱ１、Ｑ２のオンスピードに対して、ローサイドのＭＯＳＦＥＴＱ３、Ｑ４のオンスピードを相対的に遅くしているため、スイッチング損失の増大を最小限に抑えることが可能である。
以上、本発明によってスイッチング損失と導通損失の低減によって回路損失の増大（悪化）を抑えつつ、高効率な直流電源装置を実現することが可能である。
【００４８】
（第２実施形態・空気調和機）
以上において、本発明の実施形態として、高力率・高効率の直流電源装置について説明したが、本発明の技術を用いた空気調和機について次に述べる。
本実施形態の直流電源装置１０を空気調和機に搭載する、もしくは本発明の直流電源装置１０のコンバータ回路（コンバータ主回路１００）に用いた技術を空気調和機のコンバータ回路に使用することで高力率・高効率な空気調和機を実現することが可能である。
例えば、負荷が中間的な条件などの低負荷領域の場合は全波整流のみ行い、定格条件など負荷が上がってきた場合はＭＯＳＦＥＴＱ１〜Ｑ４のスイッチング動作をして力率改善を行う。
さらに、負荷が増えて力率が悪化する場合にはスイッチング回数を増やす。
以上によって、高力率・高効率な空気調和機を実現することができる。
【００４９】
（その他の実施形態）
以上、本発明の実施形態について図面を参照して詳述したが、本発明はこれら実施形態およびその変形に限定されるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があってもよく、以下にその例をあげる。
【００５０】
《ＭＯＳＦＥＴの個数》
本実施形態においては同期整流に用いるＭＯＳＦＥＴを１つで説明しているが、本発明は、その個数に限定されるものではなく、複数個のＭＯＳＦＥＴを用いて特性を改善してもよい。ＭＯＳＦＥＴの個数は、所望の効果を得る事ができるように選定すればよい。
例えば、前記のように、本実施形態においてはＭＯＳＦＥＴによる同期整流を行っているため、導通損低減効果を高める事ができて、スイッチング損失増大による回路損失の悪化分をカバーすることが可能である。
しかし、仮に回路損失の悪化をカバーしきれない場合においても、ＭＯＳＦＥＴを複数個並列接続して同期整流に用いるＭＯＳＦＥＴの個数を増やすことで更なる導通損の低減を行うことが可能である。
【００５１】
《ゲート回路のその他の構成例１》
図６〜図９に示したゲート回路の構成例においては、ゲート回路の構成を抵抗とコンデンサとダイオード等の素子を使用した回路構成で説明しているが、本発明はその素子の個数に限定されるものでない。各素子の個数は所望の効果を得ることができるように選定すればよい。
【００５２】
《ゲート回路のその他の構成例２》
図６〜図９に示したゲート回路の構成例においては、ゲート回路の構成を抵抗６０１〜６０３とコンデンサ７０１、さらにはダイオード８０１、８０２等の素子を使用した回路構成を説明した。
しかし、ゲート回路に論理回路、あるいは論理回路と抵抗、コンデンサとを組み合わせてもよい。次に、論理回路を用いたゲート回路の構成例について説明する。
【００５３】
図１０は、ＮＯＲ回路（否定論理和回路）９０３を備えたゲート回路の構成例を示す図である。
図１０において、２入力のＮＯＲ回路９０３の第１の入力端子には、制御信号ＳＱｎが直接、入力している。また、２入力のＮＯＲ回路９０３の第２の入力端子には、抵抗９０１とコンデンサ９０２とからなるＣＲ回路を介して制御信号ＳＱｎが入力している。
ＮＯＲ回路９０３の出力信号はインバータ回路（反転回路）９０５に入力し、インバータ回路９０５の出力信号がＭＯＳＦＥＴＱｎのゲート端子に入力している。
制御信号ＳＱｎがオンの信号、つまり正電位（高電位）の場合には、ただちにＮＯＲ回路９０３の出力が負電位（低電位）となってインバータ回路９０５が正電位（高電位）を出力し、ＭＯＳＦＥＴＱｎをオンさせる。
【００５４】
これに対し、制御信号ＳＱｎがオフの信号、つまり負電位（低電位）の場合には、ただちにＮＯＲ回路９０３の出力が正電位（高電位）とはならず、抵抗９０１とコンデンサ９０２とからなるＣＲ回路が所定の時間を経過した後、２入力のＮＯＲ回路９０３の第１、第２の入力端子が共に負電位（低電位）となって、初めて２入力のＮＯＲ回路９０３が正電位（高電位）を出力する。そして、インバータ回路９０５が負電位（低電位）を出力し、ＭＯＳＦＥＴＱｎをオフする。
つまり、図１０のＮＯＲ回路９０３を備えたゲート回路は、オンスピードが速く、オフスピードが遅い回路である。
【００５５】
《ゲート回路のその他の構成例３》
図１１は、ＮＡＮＤ回路（否定論理積回路）９０４を備えたゲート回路の構成例を示す図である。
図１１において、２入力のＮＡＮＤ回路９０４の第１の入力端子には、制御信号ＳＱｎが直接入力している。また、２入力のＮＡＮＤ回路９０４の第２の入力端子には、抵抗９０１とコンデンサ９０２とからなるＣＲ回路を介して制御信号ＳＱｎが入力している。
ＮＡＮＤ回路９０４の出力信号はインバータ回路（反転回路）９０５に入力し、インバータ回路９０５の出力信号がＭＯＳＦＥＴＱｎのゲート端子に入力している。
制御信号ＳＱｎがオフの信号、つまり負電位（低電位）の場合には、ただちにＮＡＮＤ回路９０４の出力が正電位（高電位）となってインバータ回路９０５が負電位（低電位）を出力し、ＭＯＳＦＥＴＱｎをオフさせる。
【００５６】
これに対し、制御信号ＳＱｎがオンの信号、つまり正電位（高電位）の場合には、ただちにＮＡＮＤ回路９０４の出力が負電位（低電位）とはならず、抵抗９０１とコンデンサ９０２とからなるＣＲ回路が所定の時間を経過した後、２入力のＮＡＮＤ回路９０４の第１、第２の入力端子が共に正電位（高電位）となって、初めて２入力のＮＡＮＤ回路９０４が負電位（低電位）を出力する。そして、インバータ回路９０５が正電位（高電位）を出力し、ＭＯＳＦＥＴＱｎをオンする。
つまり、図１１のＮＡＮＤ回路９０４を備えたゲート回路は、オフスピードが速く、オンスピードが遅い回路である。
【００５７】
以上のゲート回路のその他の構成例２、３ように、論理回路を用いてオンスピードとオフスピードが異なるゲート回路が構成できる。また、論理回路の構成は、図１０、図１１に限らず様々な回路構成が可能である。
【００５８】
《スイッチング素子》
本発明はＭＯＳＦＥＴ等によるスイッチング素子による同期整流を行うことで回路の導通損低減を行っている。
スイッチング素子であれば、同期整流を行えるので、スイッチング素子はＭＯＳＦＥＴに限定されない。例えばＩＧＢＴでもよい。
また、ＭＯＳＦＥＴに分類されるスイッチング素子でも様々に適用できる。すなわち、前記したように、ＭＯＳＦＥＴとして、スーパー・ジャンクション・ＭＯＳＦＥＴやＳｉＣ・ＭＯＳＦＥＴなどの低損失のＭＯＳＦＥＴを使用することで更なる導通損低減を行うことができる。
従来では、スイッチング素子のショット数を増やすことでスイッチング損失が悪化するため回路損失も悪化していた。しかし、本発明の実施形態の構成とすることで、さらに前記の低損失のＭＯＳＦＥＴを使用して、同期整流による導通損低減を行うことで、ショット数を増やしてスイッチング損失が増える場合においても、回路損失の悪化をカバーしつつ力率改善を行うことが可能である。
【００５９】
《平滑コンデンサ》
図１において、平滑コンデンサＣ１は、電解コンデンサを用いて説明した。しかし負荷２０１に見合うだけの大容量のコンデンサであれば、電解コンデンサに限らない。例えば、プラスチックフィルムコンデンサ等の他のコンデンサを特性が合えば用いてもよい。
【００６０】
《入力電流検出部、負荷検出部》
図１において、入力電流検出部１０１は、第２の交流電源入力端子１１２と第４の交流電源入力端子１１４との間に備えられているが、第１の交流電源入力端子１１１と第３の交流電源入力端子１１３との間に備えられていてもよい。
また、負荷検出部１０４は直流電源負極端子１２２と負荷２０１との間に備えられているが、直流電源正極端子１２１と負荷２０１との間に備えられていてもよい。
【００６１】
《直流電源装置を搭載した機器》
本発明の直流電源装置を空気調和機に搭載した例を第２実施形態として説明したが、効果があるのは前記した空気調和機に限らない。
交流電力を直流電力に変換するコンバータを備えた機器、例えば負荷としてモータを搭載した電車や自動車などの車両、エレベータ等、本発明の直流電源装置を搭載する、もしくは本発明の直流電源装置のコンバータ回路（コンバータ主回路）に用いた技術を前記の車両、エレベータ等のコンバータ回路に使用することで高力率・高効率な各種機器を実現することが可能である。
【符号の説明】
【００６２】
１０    直流電源装置
１００    コンバータ主回路（コンバータ回路）
１０１    入力電流検出部
１０２    入力電流判定部
１０３    コンバータ制御部
１０４    負荷検出部
１０５    負荷判定部
１０６    直流電圧検出部
１０７    ゼロクロス検出部
１０８    ゼロクロス判定部
１１１    第１の交流電源入力端子
１１２    第２の交流電源入力端子
１１３    第３の交流電源入力端子
１１４    第４の交流電源入力端子
１２１    直流電源正極端子
１２２    直流電源負極端子
２０１    負荷
６０１、６０２、６０３、９０１    抵抗
７０１、９０２    コンデンサ
８０１、８０２    ダイオード
９０３    ＮＯＲ回路
９０４    ＮＡＮＤ回路
９０５    インバータ回路（反転回路）
Ｌ１    交流リアクトル
Ｄ１〜Ｄ４    ダイオード
Ｑ１〜Ｑ４    ＭＯＳＦＥＴ（スイッチング素子）
Ｒ１〜Ｒ４    ゲート回路
Ｃ１    平滑コンデンサ
Ｖ１    交流電源（入力電源）
【図１】
2015208109.tif 000003
【図２Ａ】
2015208109.tif 000004
【図２Ｂ】
2015208109.tif 000005
【図２Ｃ】
2015208109.tif 000006
【図３Ａ】
2015208109.tif 000007
【図３Ｂ】
2015208109.tif 000008
【図３Ｃ】
2015208109.tif 000009
【図４Ａ】
2015208109.tif 000010
【図４Ｂ】
2015208109.tif 000011
【図４Ｃ】
2015208109.tif 000012
【図５Ａ】
2015208109.tif 000013
【図５Ｂ】
2015208109.tif 000014
【図５Ｃ】
2015208109.tif 000015
【図６】
2015208109.tif 000016
【図７】
2015208109.tif 000017
【図８】
2015208109.tif 000018
【図９】
2015208109.tif 000019
【図１０】
2015208109.tif 000020
【図１１】
2015208109.tif 000021