(57)【要約】      （修正有）【課題】製造過程で発生する基板の反りや破断を大幅に減少できる化合物半導体基板の製造方法の提供。【解決手段】エピタキシャル成長によって基板１上に化合物半導体層２を成長させる化合物半導体基板２Ａの製造方法であって、基板１は、化合物半導体層２を成長させることができる第１の面６Ａと第２の面６Ｂを有し、第１の面と第２の面に挟まれた部分３を補強するための補強部４が設けられ、補強部４の厚みＴ４が、上記エピタキシャル成長によって成長させる化合物半導体層２の最終厚みＴ２よりも厚い厚みに設定されている。これにより、成長させる化合物半導体と基板１との間に格子定数や熱膨張係数の違いがあっても、最終厚みＴ２まで成長させた単結晶３Ｃ−ＳｉＣ層に反りが発生するのを防止できる化合物半導体基板の製造方法。【選択図】図１
2015202990.tif 000002
【特許請求の範囲】
【請求項１】
エピタキシャル成長によって基板上に化合物半導体層を成長させる化合物半導体基板の製造方法であって、
上記基板は、少なくともいずれかに上記化合物半導体層を成長させることができる第１の面と第２の面を有し、上記第１の面と第２の面に挟まれた部分を補強するための補強部が設けられ、
上記補強部の厚みが、上記エピタキシャル成長によって成長させる化合物半導体層の最終厚みよりも厚い厚みに設定されている
ことを特徴とする化合物半導体基板の製造方法。
【請求項２】
上記補強部は、上記第１の面と第２の面に挟まれた部分の周囲を囲むように形成されている
請求項１記載の化合物半導体基板の製造方法。
【請求項３】
上記基板は、素材基板の片面もしくは両面に対し、研削とエッチングの少なくともいずれかを施すことにより、厚みの薄い上記第１の面と第２の面に挟まれた部分を形成するとともに、それ以外の部分に補強部を形成したものである
請求項１または２記載の化合物半導体基板の製造方法。
【請求項４】
上記第１の面と第２の面に挟まれた部分は、上記エピタキシャル成長によって成長させる化合物半導体層の最終厚みよりも薄い厚みに設定されている
請求項１〜３のいずれか一項に記載の化合物半導体基板の製造方法。
【請求項５】
上記エピタキシャル成長によって上記基板上に上記化合物半導体層として単結晶３Ｃ−ＳｉＣ層を形成する
請求項１〜４のいずれか一項に記載の化合物半導体基板の製造方法。
【請求項６】
上記基板が、単結晶Ｓｉ基板もしくはＳＯＩ基板である
請求項１〜５のいずれか一項に記載の化合物半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体基板の製造方法に関するものである。
【背景技術】
【０００２】
電子デバイスとして各種の化合物半導体基板が用いられている。たとえば、単結晶ＳｉＣ（炭化シリコン）は、Ｓｉに比べてバンドギャップが大きく、熱伝導性および化学的安定性に優れ、機械的強度も高く、放射線照射に対して損傷しにくい。これらの特性から、単結晶ＳｉＣは、次世代の半導体デバイス材料として注目を集めている。また、単結晶ＳｉＣは、ＧａＮと格子定数が近いことから、ＧａＮを成長させるための下地基板としても使用することができる。
【０００３】
従来、単結晶ＳｉＣを得る方法として、昇華法によるＳｉＣバルク基板を得る方法や、Ｓｉ基板やＳＯＩ基板上に単結晶ＳｉＣをエピタキシャル成長させる方法が行われている。Ｓｉ基板やＳＯＩ基板上にエピタキシャル成長させる方法は、Ｓｉ基板やＳＯＩ基板を炭化処理して薄膜のＳｉＣに変成させ、シラン系ガスと炭化水素ガスを用いて単結晶ＳｉＣを成長させる。この方法によれば、ＳｉＣのアモルファス化や多結晶化を抑制できることが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−８４４３５号公報
【特許文献２】特開２００２−２０１０９８号公報
【特許文献３】特開２００７−０８４３７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、エピタキシャル成長により単結晶ＳｉＣを成長させる際、エピタキシャル成長の過程で単結晶ＳｉＣに欠陥が発生しやすいという問題がある。たとえば、結晶内部に積層欠陥などの結晶欠陥が生じることがある。
【０００６】
単結晶ＳｉＣに高品質なＧａＮやＡｌＮを成長させるなど、化合物半導体基板を半導体デバイスに適用するにあたって、上述した各種の欠陥が存在すると、充分な性能が得られない。したがって、単結晶ＳｉＣのエピタキシャル成長においては、欠陥の密度が低い高品質な単結晶ＳｉＣ基板が要求される。
【０００７】
エピタキシャル成長において上述した積層欠陥を低減する方法として、単結晶ＳｉＣを厚く成長する方法が考えられる。
【０００８】
しかしながら、単結晶ＳｉＣをＳｉ基板やＳＯＩ基板上にエピタキシャル成長させる場合、ＳｉＣとＳｉの間に格子定数および熱膨張係数の違いがあることにより、基板に反りやクラックが発生しやすいことが問題になる。また、Ｓｉ基板やＳＯＩ基板上に単結晶ＳｉＣを厚く成長させると基板が破断するため、大口径化が困難である。
【０００９】
また、積層欠陥を低減する方法として、Ｓｉ基板の表面に列状の起伏によるパターンを形成し、そこにＳｉＣを成長させることが提案されている（上記特許文献１〜３）。しかしながら、Ｓｉ基板の表面に列状の起伏によるパターンを形成させなければならず、それだけ工程が複雑化することが問題になる。
【００１０】
〔目的〕
上記課題を解決するため、本発明の目的は、製造過程で発生する基板の反りやクラックならびに基板の破断を抑制して大口径化を図ることができる化合物半導体基板の製造方法を提供することである。
【課題を解決するための手段】
【００１１】
〔請求項１〕
請求項１は、上記の目的を達成するため、つぎの構成を採用した化合物半導体基板の製造方法である。
エピタキシャル成長によって基板上に化合物半導体層を成長させる化合物半導体基板の製造方法であって、
上記基板は、少なくともいずれかに上記化合物半導体層を成長させることができる第１の面と第２の面を有し、上記第１の面と第２の面に挟まれた部分を補強するための補強部が設けられ、
上記補強部の厚みが、上記エピタキシャル成長によって成長させる化合物半導体層の最終厚みよりも厚い厚みに設定されている。
【００１２】
〔請求項２〕
請求項２は、請求項１記載の構成に加えてさらに、つぎの構成を採用した。
上記補強部は、上記第１の面と第２の面に挟まれた部分の周囲を囲むように形成されている。
【００１３】
〔請求項３〕
請求項３は、請求項１または２記載の構成に加えてさらに、つぎの構成を採用した。
上記基板は、素材基板の片面もしくは両面に対し、研削とエッチングの少なくともいずれかを施すことにより、厚みの薄い上記第１の面と第２の面に挟まれた部分を形成するとともに、それ以外の部分に補強部を形成したものである。
【００１４】
〔請求項４〕
請求項４は、請求項１〜３のいずれか一項に記載の構成に加えてさらに、つぎの構成を採用した。
上記第１の面と第２の面に挟まれた部分は、上記エピタキシャル成長によって成長させる化合物半導体層の最終厚みよりも薄い厚みに設定されている。
【００１５】
〔請求項５〕
請求項５は、請求項１〜４のいずれか一項に記載の構成に加えてさらに、つぎの構成を採用した。
上記エピタキシャル成長によって上記基板上に上記化合物半導体層として単結晶ＳｉＣ層を形成する。
【００１６】
〔請求項６〕
請求項６は、請求項１〜５のいずれか一項に記載の構成に加えてさらに、つぎの構成を採用した。
上記基板が、単結晶Ｓｉ基板もしくはＳＯＩ基板である。
【発明の効果】
【００１７】
〔請求項１〕
請求項１記載の化合物半導体基板の製造方法は、上記構成を採用したことにより、つぎの作用効果を奏する。
この方法によれば、反りやクラックが発生することなく、化合物半導体層を厚く成長させることができる。
すなわち、少なくともいずれかに化合物半導体層を成長させることができる第１の面と第２の面を有し、上記第１の面と第２の面に挟まれた部分を補強するための補強部が設けられた上記基板上に、エピタキシャル成長によって化合物半導体層を成長させる。上記化合物半導体層は、上記基板の第１の面と第２の面の少なくともいずれかに成長する。
このとき、上記補強部の厚みは、上記エピタキシャル成長によって成長させる化合物半導体層の最終厚みよりも厚い厚みに設定されている。これにより、厚く強度の高い補強部により、上記第１の面と第２の面に挟まれた部分が補強され、上記第１の面と第２の面に挟まれた部分の反りが抑制される。したがって、最終厚みまで成長させた化合物半導体層に反りやクラックが発生することを防止できる。この方法によれば、反りやクラックが発生することなく化合物半導体層を厚く成長させることができ、表面の積層欠陥を有効に減少させることができる。また、基板の表面に列状の起伏によるパターンを形成させる必要がないため、工程が複雑化することもない。
【００１８】
〔請求項２〕
請求項２記載の化合物半導体基板の製造方法は、上記構成を採用したことにより、つぎの作用効果を奏する。
上記第１の面と第２の面に挟まれた部分の周囲を囲むように形成された上記補強部により、最終厚みまで成長させた化合物半導体層や補強部よりも相対的に厚みが薄く強度の弱い第１の面と第２の面に挟まれた部分を有効に補強する。このため、工程間のハンドリング時やエピタキシャル成長の際に、第１の面と第２の面に挟まれた部分に変形が生じにくく、最終厚みまで成長させた化合物半導体層に、基板の変形に起因する反りや変形が発生することを防止できる。
【００１９】
〔請求項３〕
請求項３記載の化合物半導体基板の製造方法は、上記構成を採用したことにより、つぎの作用効果を奏する。
素材基板の片面もしくは両面に対し、研削とエッチングの少なくともいずれかを施すことにより形成された第１の面と第２の面に挟まれた部分は、研削やエッチングによる微小な段差として表面に形成される。したがって、第１の面と第２の面に挟まれた部分と補強部の境界には、研削やエッチングによって段差が生じる。この境界の段差は、エピタキシャル成長によって応力が加わったときの破断の起点となりやすい。したがって、最終厚みまで化合物半導体層を成長させたときに、上記段差部分で基板に破断が起こる。このため、第１の面と第２の面に挟まれた部分が破断されにくくなり、大口径の化合物半導体基板を得ることができる。
【００２０】
〔請求項４〕
請求項４記載の化合物半導体基板の製造方法は、上記構成を採用したことにより、つぎの作用効果を奏する。
上記第１の面と第２の面に挟まれた部分が、上記エピタキシャル成長によって成長させる化合物半導体層の最終厚みよりも薄い厚みに設定されている。このため、上記化合物半導体層が上記基板の第１の面と第２の面の少なくともいずれかに成長するとき、成長させる化合物半導体と基板との間に格子定数や熱膨張係数の違いがあったとしても、上記化合物半導体層の最終厚みよりも薄い厚みに設定された第１の面と第２の面に挟まれた部分が、相対的に強度が弱いためにスリップ等の塑性変形が生じやすい。したがって、最終厚みまで成長させた化合物半導体層に反りやクラックが発生することを防止できる。この方法によれば、反りやクラックが発生することなく化合物半導体層を厚く成長させることができ、積層欠陥や貫通転位などの結晶欠陥を有効に減少させることができる。
【００２１】
〔請求項５〕
請求項５記載の化合物半導体基板の製造方法は、上記構成を採用したことにより、つぎの作用効果を奏する。
上記エピタキシャル成長によって上記基板上に上記化合物半導体層として単結晶ＳｉＣ層を形成することにより、反りやクラックの少ない単結晶ＳｉＣ基板を得ることができる。
【００２２】
〔請求項６〕
請求項６記載の化合物半導体基板の製造方法は、上記構成を採用したことにより、つぎの作用効果を奏する。
上記基板が単結晶Ｓｉ基板もしくはＳＯＩ基板であるときに、反りやクラックの少ない単結晶ＳｉＣ基板を得ることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態の化合物半導体基板の製造方法に使用する基板の一例を示す図である。
【図２】基板の製法の一例を説明する図である。
【図３】本実施形態の化合物半導体基板の製造方法の一例を説明する図である。
【図４】エピタキシャル成長の成膜条件の一例を示す線図である。
【図５】本発明の化合物半導体基板の製造方法の変形例を説明する図である。
【発明を実施するための形態】
【００２４】
つぎに、本発明を実施するための形態を説明する。
【００２５】
〔概要〕
図１は、本実施形態の化合物半導体基板２Ａの製造方法に使用する基板１の一例を示す図である。
【００２６】
本実施形態の化合物半導体基板２Ａの製造方法は、エピタキシャル成長によってベースとなる基板１上に化合物半導体層２を成長させる方法である。
【００２７】
〔化合物半導体〕
本発明が対象とする化合物半導体には、エピタキシャル成長によって基板１上に成長させることができる各種の化合物半導体を含む趣旨である。たとえば、単結晶３Ｃ−ＳｉＣ、ＧａＮ、ＡｌＮ等をあげることができる。
【００２８】
〔基板の構造〕
上記基板１は、上記化合物半導体層２を成長させることができる第１の面６Ａと第２の面６Ｂを有し、上記第１の面６Ａと第２の面６Ｂに挟まれた部分３を補強するための補強部４が設けられている。
【００２９】
上記基板１は、少なくとも上記第１の面６Ａと第２の面６Ｂが、成長させる化合物半導体との間に格子定数や熱膨張係数の違いがある材質であれば、各種の材質の基板を用いることができる。
【００３０】
具体的には、基板１として、エピタキシャル成長によって化合物半導体層２、好ましくは単結晶３Ｃ−ＳｉＣ層を形成させうるものであれば特に限定するものではなく、各種のものを用いることができる。本発明においては、基板１として、単結晶Ｓｉ基板、ＳＯＩ基板を用いた場合に、特に大きな効果を得ることができる。また、基板としてＭｇＯ基板、昇華法による六方晶ＳｉＣバルク基板、ＢＰ基板、サファイア基板、３Ｃ−ＳｉＣ自立基板、ＧａＮ基板、ＧａＡｓ基板、ＡｌＮ基板、ＩｎＮ基板、ＳｉＧｅ基板、ＳｉＧｅ  ｏｎ  Ｉｎｓｕｌａｔｏｒ基板等を用いた場合にも、本発明の効果を得ることができる。
【００３１】
上記基板１は、素材基板の片面もしくは両面に対し、研削とエッチングの少なくともいずれかを施すことにより、厚みの薄い上記第１の面と第２の面に挟まれた部分３を形成するとともに、それ以外の部分に補強部４を形成したものである。
【００３２】
図示した例は、素材基板の片面（図における下側の面）に、機械的な研削によって凹部５を形成している。研削を施していない反対面（図における上側の面）の全面が第１の面６Ａである。上記研削によって厚みが薄くなった凹部５の底面が第２の面６Ｂである。また、上記凹部５の周辺において研削されなかった部分が補強部４となっている。
【００３３】
上記補強部４は、上記第１の面６Ａと第２の面６Ｂに挟まれた部分３の周囲を囲むように形成されている。すなわちこの例では、円板状の素材基板に対して円形の凹部５を同心状になるように形成している。円形の凹部５に対応して円形の第１の面６Ａと第２の面６Ｂに挟まれた部分３が形成されており、その周囲に環状の補強部４が形成されている。
【００３４】
上記補強部４の厚みＴ４は、上記エピタキシャル成長によって成長させる化合物半導体層２の最終厚みＴ２よりも厚い厚みに設定されている。このように、厚く強度の高い補強部４が存在することにより、上記第１の面６Ａと第２の面６Ｂに挟まれた部分３が補強され、上記第１の面６Ａと第２の面６Ｂに挟まれた部分３の反りが抑制される。
【００３５】
上記第１の面６Ａと第２の面６Ｂに挟まれた部分３は、上記エピタキシャル成長によって成長させる化合物半導体層２の最終厚みＴ２よりも薄い厚みＴ３に設定されている。このようにすることにより、化合物半導体層２の厚みが第１の面６Ａと第２の面６Ｂに挟まれた部分３の厚みＴ３を超えて厚くなったときに、化合物半導体層２に発生する反りを低減することができる。つまり、化合物半導体と基板１の間に格子定数や熱膨張係数の違いがあっても、上記第１の面６Ａと第２の面６Ｂに挟まれた部分３が化合物半導体層２の最終厚みＴ２よりも薄い厚みＴ３に設定されているため、基板１に塑性変形等が生じることにより、反りが防止されるのである。
【００３６】
上記補強部４が形成された部分の厚みＴ４は、上記第１の面６Ａと第２の面６Ｂに挟まれた部分３の厚みＴ３の５倍以上とすることが好ましい。より好ましくは、上記補強部４が形成された部分の厚みＴ４を上記第１の面６Ａと第２の面６Ｂに挟まれた部分３の厚みＴ３の４０倍以上とする。
【００３７】
上記第１の面６Ａと第２の面６Ｂに挟まれた部分３の厚みＴ３は、化合物半導体層２の最終厚みＴ２の０．５倍以下とすることが好ましい。より好ましくは、上記第１の面６Ａと第２の面６Ｂに挟まれた部分３の厚みＴ３を化合物半導体層２の最終厚みＴ２の０．１倍以下とする。
【００３８】
〔基板の製法：研削〕
図２は基板１の製法の一例を説明する図である。図示した例では、研削装置２０により、素材基板の片面に、機械的な研削によって凹部５を形成する。
【００３９】
上記研削装置２０は、素材基板を保持しながら回転するチャックテーブル２１と、上記素材基板を研削するための研削アームユニット２２とを備えて構成される。
【００４０】
研削アームユニット２２は、垂直方向の軸心を有する回転軸２３と、上記回転軸２３の下端に装着されたホイール２４と、ホイール２４の下面に固着された研削砥石２５とを備えて構成される。上記研削砥石２５は、その回転軌道の最外周２５Ａの直径が、第１の面と第２の面に挟まれた部分３の半径より大きく、第１の面６Ａと第２の面６Ｂに挟まれた部分３の直径より小さくなるように設定されている。また、上記研削砥石２５は、回転軌道の最内周２５Ｂの直径が、第１の面６Ａと第２の面６Ｂに挟まれた部分３の半径より小さくなるように形成されている。
【００４１】
まず、素材基板の一面（凹部５を形成する側と反対側の面）に、テープ等の保護部材１１を貼着する。上記素材基板をチャックテーブル２１に保持させる。このとき、保護部材１１側をチャックテーブル２１に当接させる。また、素材基板の中心が、チャックテーブル２１の回転中心と一致するように配置する。この状態で、素材基板は保護部材１１側がチャックテーブル２１によって保持され、反対側の面が露出した状態となる。
【００４２】
そして、チャックテーブル２１が回転するとともに、ホイール２４が回転しながら研削アームユニット２２が下降することにより、回転する研削砥石２５が、回転する素材基板の露出した面に接触して研削が行われる。
【００４３】
このとき、研削砥石２５を、素材基板の露出した表面の回転中心に常時接触させるとともに、外周の余剰領域の表面に接触させないように制御する。つまり、素材基板の回転中心が、常に研削砥石２５の回転軌道の最外周２５Ａよりも内側でかつ回転軌道の最内周２５Ｂより外側に位置するようにして、研削砥石２５を回転中心に常に接触させる。さらに、その回転軌道の最外周２５Ａが外周余剰領域の表面に接触しないように制御する。
【００４４】
このような制御により、露出した表面のうち第１の面６Ａと第２の面６Ｂに挟まれた部分３に対応する領域のみが研削されて凹部５が形成され、外周余剰領域に相当する部分には、研削前の厚さを残すリング状の補強部４が残存する。
【００４５】
なお、上記凹部５は、上述したように機械的な研削によって形成するのが好ましいが、これに限定するものではない。上記凹部５を形成する方法としては、たとえば、電解研削、化学研削、湿式エッチング、乾式エッチング等の各種の手法を採用することができる。また、研削とエッチングを併用して凹部５を形成してもよい。
【００４６】
〔エピタキシャル成長〕
図３は、本実施形態の化合物半導体基板２Ａの製造方法の一例を説明する図である。
【００４７】
（Ａ）上述したように作製した基板１を準備する。保護部材１１は除去しておく。上記基板１として、例えばＳｉ基板を使用する。
（Ｂ）上記基板１の凹部５と反対側の第１の面６Ａに、エピタキシャル成長によって化合物半導体層２を形成させる。エピタキシャル成長させる化合物半導体として、例えば単結晶３Ｃ−ＳｉＣを成長させる。このとき、基板１の第１の面６Ａと第２の面６Ｂに挟まれた部分３は、研削による凹部５が形成されて厚みが薄く、強度が低下している。凹部５の隅や微小な研削痕が、破壊の起点になりうる状態である。
（Ｃ）化合物半導体層２を最終厚みＴ２まで成長させるときに、上記化合物半導体層２の最終厚みＴ２よりも補強部４の厚みＴ４が厚く設定されているため、化合物半導体層２の反りを防止できる。
（Ｄ）その後、基板１は、エッチングなどにより除去することが行われる。基板１がＳｉの場合、フッ化水素酸や硝酸等を混合したエッチング液で溶解する。
【００４８】
図４は、化合物半導体層２をエピタキシャル成長させるときの成長条件の一例を示す。
【００４９】
まず、基板１には、必要に応じて事前に、例えばアンモニア過水洗浄、塩酸過水洗浄、硫酸過水洗浄、希釈ＨＦ洗浄、超音波アセトン洗浄、超音波メタノール洗浄等の公知の洗浄を適宜組み合わせて行ない、表面を清浄化する。また、上記基板１には、必要に応じてアニールを行うことができる。アニールは、例えば、基板温度１０００℃以上、圧力１Ｔｏｒｒ未満の真空雰囲気で１０分程度、加熱保持する。または、例えば、基板温度１０００℃以上、常圧または減圧下の水素雰囲気中で１０分程度、加熱保持してもよい。
【００５０】
ついで、上記基板１に対してエピタキシャル成長により、化合物半導体、好ましくは単結晶３Ｃ−ＳｉＣを成長させる。
【００５１】
エピタキシャル成長工程は、例えば、基板１を処理チャンバー内に配置し、原料ガスを所定量供給しながら、所定の成長温度で処理することにより、化合物半導体層２を成長させる。例えば、単結晶３Ｃ−ＳｉＣをエピタキシャル成長させるのであれば、モノメチルシランガスを含む原料ガスを供給する。なお、Ｓｉ基板やＳＯＩ基板上に単結晶３Ｃ−ＳｉＣをエピタキシャル成長させる場合には、エピタキシャル成長工程に先立ち、基板は水素希釈したプロパンガスなどの炭化水素の雰囲気で加熱することにより、表面を単結晶３Ｃ−ＳｉＣに変成させる工程を入れることが好ましい。この際の基板温度は１１００℃〜１４０５℃とし、プロパン流量は０．１ＳＬＭ〜０．６ＳＬＭ、水素流量は１０ＳＬＭ〜３０ＳＬＭとする。この工程の後に単結晶３Ｃ−ＳｉＣをエピタキシャル成長させる。
【００５２】
図示した例は、単結晶３Ｃ−ＳｉＣをエピタキシャル成長させるケースである。この場合は、室温から基板温度を１０５０〜１１００℃まで昇温し、その温度で５〜１２時間保持し、その後２００℃程度まで降温する。その間、処理チャンバー内にモノメチルシランを２０〜３０ｓｃｃｍの流量で流し、処理チャンバー内の圧力を０．０２Ｐａ以上とする。
【００５３】
〔変形例〕
図５は、本実施形態の化合物半導体基板２Ａの製造方法の変形例を説明する図である。
【００５４】
図５（Ａ）は、基板１の凹部５側の第２の面６Ｂに化合物半導体層２を成長させた例である。
図５（Ｂ）は、基板１の凹部５と反対側の第２の面６Ｂに化合物半導体層２を成長させるときに、補強部４に対応する周縁部にマスク７を施して化合物半導体層２を成長させた例である。マスク７で覆われていない領域は、第２の面６Ｂよりも小さくなるように設定することができる。
図５（Ｃ）は、基板１の凹部５側の第２の面に化合物半導体層２を成長させるときに、周縁の補強部４の表面にマスク７を施し、第１の面６Ａと第２の面６Ｂに挟まれた部分３に対応する部分だけに化合物半導体層２を成長させた例である。
図５（Ｄ）は、基板１の両面に凹部５を形成することにより第１の面６Ａ側と第２の面６Ｂ側の両面に補強部４を形成させた例である。両面における凹部５は、同じ大きさ形状で、配置を一致させる。基板１の断面は、横向きのＩ字状となる。
【００５５】
以上に述べたように、本実施形態によれば、つぎの作用効果を奏する。
【００５６】
この方法によれば、反りやクラックが発生することなく、化合物半導体層２を厚く成長させることができる。
すなわち、少なくともいずれかに化合物半導体層２を成長させることができる第１の面６Ａと第２の面６Ｂを有し、上記第１の面６Ａと第２の面６Ｂに挟まれた部分を補強するための補強部４が設けられた上記基板１上に、エピタキシャル成長によって化合物半導体層２を成長させる。上記化合物半導体層２は、上記基板１の第１の面６Ａと第２の面６Ｂの少なくともいずれかに成長する。
このとき、上記補強部４の厚みＴ４は、上記エピタキシャル成長によって成長させる化合物半導体層２の最終厚みＴ２よりも厚い厚みに設定されている。これにより、厚く強度の高い補強部４により、上記第１の面６Ａと第２の面６Ｂに挟まれた部分３が補強され、上記第１の面６Ａと第２の面６Ｂに挟まれた部分３の反りが抑制される。したがって、最終厚みＴ２まで成長させた化合物半導体層２に反りやクラックが発生することを防止できる。この方法によれば、反りやクラックが発生することなく化合物半導体層２を厚く成長させることができ、表面の積層欠陥を有効に減少させることができる。また、基板１の表面に列状の起伏によるパターンを形成させる必要がないため、工程が複雑化することもない。
【００５７】
上記第１の面６Ａと第２の面６Ｂに挟まれた部分３の周囲を囲むように形成された上記補強部４により、最終厚みＴ２まで成長させた化合物半導体層２や補強部４よりも相対的に厚みが薄く強度の弱い第１の面６Ａと第２の面６Ｂに挟まれた部分３を有効に補強する。このため、工程間のハンドリング時やエピタキシャル成長の際に、第１の面６Ａと第２の面６Ｂに挟まれた部分３に変形が生じにくく、最終厚みＴ２まで成長させた化合物半導体層２に、基板１の変形に起因する反りや変形が発生することを防止できる。
【００５８】
素材基板の片面もしくは両面に対し、研削とエッチングの少なくともいずれかを施すことにより形成された第１の面６Ａと第２の面６Ｂに挟まれた部分３は、研削やエッチングによる微小な段差として表面に形成される。したがって、第１の面６Ａと第２の面６Ｂに挟まれた部分３と補強部４の境界には、研削やエッチングによって段差が生じる。この境界の段差は、エピタキシャル成長によって応力が加わったときの破断の起点となりやすい。したがって、最終厚みＴ２まで化合物半導体層２を成長させたときに、上記段差部分で基板１に破断が起こる。このため、第１の面６Ａと第２の面６Ｂに挟まれた部分３が破断されにくくなり、大口径の化合物半導体基板２Ａを得ることができる。
【００５９】
上記第１の面６Ａと第２の面６Ｂに挟まれた部分３が、上記エピタキシャル成長によって成長させる化合物半導体層２の最終厚みＴ２よりも薄い厚みに設定されている。このため、上記化合物半導体層２が上記基板１の第１の面６Ａと第２の面６Ｂの少なくともいずれかに成長するとき、成長させる化合物半導体と基板１との間に格子定数や熱膨張係数の違いがあったとしても、上記化合物半導体層２の最終厚みＴ２よりも薄い厚みに設定された第１の面６Ａと第２の面６Ｂに挟まれた部分３が、相対的に強度が弱いためにスリップ等の塑性変形が生じやすい。したがって、最終厚みＴ２まで成長させた化合物半導体層２に反りやクラックが発生することを防止できる。この方法によれば、反りやクラックが発生することなく化合物半導体層２を厚く成長させることができ、積層欠陥や貫通転位などの結晶欠陥を有効に減少させることができる。
【００６０】
上記エピタキシャル成長によって上記基板１上に上記化合物半導体層２として単結晶３Ｃ−ＳｉＣ層を形成することにより、反りやクラックの少ない単結晶３Ｃ−ＳｉＣ基板を得ることができる。
【００６１】
〔実施例１〕
図１および図３に示したように、第１の面６Ａに化合物半導体層２を形成した。基板１としてＳｉを用い、化合物半導体層２として単結晶３Ｃ−ＳｉＣ層を形成した。エピタキシャル成長の条件は図４に示したとおりである。
化合物半導体層２の最終厚みＴ２を１００μｍ、第１の面６Ａと第２の面６Ｂに挟まれた部分３の厚みＴ３を５０μｍ、補強部４が形成された部分の厚みＴ４を９００μｍとした。
結果、第１の面６Ａと第２の面６Ｂに挟まれた部分３について、面積の２／３は割れが生じなかった。
【００６２】
〔実施例２〕
図５（Ｂ）に示すように、基板１の凹部５と反対側の第２の面６Ｂに化合物半導体層２を成長させるときに、補強部４に対応する周縁部にマスク７を施して化合物半導体層２を成長させた。マスク７で覆われていない領域は、第２の面６Ｂよりも小さくなるように設定した。
基板１としてＳｉを用い、化合物半導体層２として単結晶３Ｃ−ＳｉＣ層を形成した。エピタキシャル成長の条件は図４に示したとおりである。
化合物半導体層２の最終厚みＴ２を１００μｍ、第１の面６Ａと第２の面６Ｂに挟まれた部分３の厚みＴ３を５０μｍ、補強部４が形成された部分の厚みＴ４を９００μｍとした。
結果、第１の面６Ａと第２の面６Ｂに挟まれた部分３と補強部４の境界に割れが生じた。
【００６３】
〔比較例１〕
実施例１と同様に、第１の面６Ａに化合物半導体層２を形成した。化合物半導体層２の最終厚みＴ２を５０μｍとした。第１の面６Ａと第２の面６Ｂに挟まれた部分３の厚みＴ３も５０μｍである。つまりＴ２とＴ３を同等の厚みとした。それ以外の条件は実施例１と同様である。
結果、基板１の全面が割れてしまった。
【００６４】
〔比較例２〕
凹部５を形成しない全体に均一な厚みのＳｉ基板を準備し、その片面に化合物半導体層２として単結晶３Ｃ−ＳｉＣ層を形成した。エピタキシャル成長の条件は図４に示したとおりである。
Ｓｉ基板の厚みを９００μｍとし、化合物半導体層２の最終厚みＴ２を１００μｍとした。
結果、基板１の全面が割れてしまった。
【００６５】
以上は本発明の特に好ましい実施形態について説明したが、本発明は図示した実施形態に限定する趣旨ではなく、各種の態様に変形して実施することができ、本発明は各種の変形例を包含する趣旨である。
【産業上の利用可能性】
【００６６】
本発明は、例えば、大規模集積回路等に用いる半導体基板の製造等に適用することができる。
【符号の説明】
【００６７】
１  基板
２  化合物半導体層
２Ａ  化合物半導体基板
３  第１の面と第２の面に挟まれた部分
４  補強部
５  凹部
６Ａ  第１の面
６Ｂ  第２の面
７  マスク
１１  保護部材
２０  研削装置
２１  チャックテーブル
２２  研削アームユニット
２３  回転軸
２４  ホイール
２５  研削砥石
２５Ａ  最外周
２５Ｂ  最内周
【図１】
2015202990.tif 000003
【図２】
2015202990.tif 000004
【図３】
2015202990.tif 000005
【図４】
2015202990.tif 000006
【図５】
2015202990.tif 000007