(57)【要約】【課題】過大な電圧の印加時における発熱を抑制することのできる半導体装置及びそれを用いた半導体リレーを提供する。【解決手段】半導体装置１は、発光部２と、受光部３と、スイッチング回路５と、インピーダンス回路６と、無効化回路７とを備える。発光部２は、電気信号を光に変換する。受光部３は、発光部２が出力する光を駆動信号に変換する。スイッチング回路５は、発光部２が出力する光に応じて一対の出力端１１，１２間の電路Ｌ１を開閉する。インピーダンス回路６は、電路Ｌ１が閉成されると一対の出力端１１，１２間に印加される電圧に応じた電圧を出力する。無効化回路７は、インピーダンス回路６の出力電圧が所定の電圧を上回ると、第３出力端１３に対する駆動信号を無効にする。【選択図】図１
2015188124.tif 000002
【特許請求の範囲】
【請求項１】
電気信号を光に変換する発光部と、
前記発光部が出力する光を駆動信号に変換する受光部と、
第１出力端と第２出力端との間に電気的に接続され、前記発光部が出力する光に応じて前記第１出力端と前記第２出力端との間の電路を開閉するスイッチング回路と、
前記第１出力端と前記第２出力端との間に電気的に接続されるインピーダンス回路と、
前記駆動信号が入力される第３出力端に電気的に接続される無効化回路とを備え、
前記インピーダンス回路は、前記第１出力端と前記第２出力端との間で前記スイッチング回路と直列に接続され、前記電路が閉成されている状態で前記第１出力端と前記第２出力端との間に印加される電圧に応じた電圧を出力するように構成され、
前記無効化回路は、前記インピーダンス回路の出力電圧が所定の電圧を上回ると、前記第３出力端に対する前記駆動信号を無効にするように構成されることを特徴とする半導体装置。
【請求項２】
前記スイッチング回路は、前記発光部が出力する光に応じて光起電力を発生するフォトダイオードと、前記光起電力に応じてオン／オフを切り替えるスイッチング素子とを含むことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記スイッチング回路は、前記発光部が出力する光に応じてオン／オフを切り替えるフォトトランジスタを含むことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記インピーダンス回路は、抵抗、コンデンサ、コイルのうち少なくとも１つを含むことを特徴とする請求項１乃至３の何れか１項に記載の半導体装置。
【請求項５】
請求項１乃至４の何れか１項に記載の前記半導体装置と、
前記第１出力端と前記第２出力端との間に電気的に接続され、前記駆動信号に応じてオン／オフを切り替える半導体スイッチとを備えることを特徴とする半導体リレー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に半導体装置、半導体リレー、より詳細には過大な電圧から回路を保護する半導体装置及びそれを用いた半導体リレーに関する。
【背景技術】
【０００２】
従来、制御入力に応じてオン／オフする半導体スイッチング素子により、出力端間を導通状態と非導通状態とに切り替える半導体スイッチ装置が知られている。このような半導体スイッチ装置では、半導体スイッチング素子の熱的破壊を防止するための保護回路が設けられており、例えば特許文献１に開示されている。
【０００３】
特許文献１に記載の従来例は、電流検出抵抗と、ゲート制御用トランジスタとを備えている。電流検出抵抗は、正の温度係数を有する抵抗であり、半導体スイッチング素子（パワーＭＯＳＦＥＴ）の一端と、一方の出力端との間に接続される。ゲート制御用トランジスタは、電流検出抵抗で生じる電圧降下に応じて、半導体スイッチング素子のゲート電位を制御する。
【０００４】
この従来例では、負荷の短絡等が原因で半導体スイッチング素子のドレイン−ソース間に過大な電圧が印加されると、電流検出抵抗の両端電圧が上昇し、ゲート制御用トランジスタがオンになる。すると、半導体スイッチング素子のゲート電圧が低下することでドレイン電流が抑制されるので、半導体スイッチング素子が保護される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−３０７３９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来例では、保護回路が動作している間も半導体スイッチング素子がオンし続ける。このため、上記従来例では、半導体スイッチング素子がオンし続けている状態で出力端間に過大な電圧が印加され続けると、半導体スイッチング素子が発熱する可能性があった。
【０００７】
本発明は、上記の点に鑑みて為されており、過大な電圧の印加時における発熱を抑制することのできる半導体装置及びそれを用いた半導体リレーを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の半導体装置は、電気信号を光に変換する発光部と、前記発光部が出力する光を駆動信号に変換する受光部と、第１出力端と第２出力端との間に電気的に接続され、前記発光部が出力する光に応じて前記第１出力端と前記第２出力端との間の電路を開閉するスイッチング回路と、前記第１出力端と前記第２出力端との間に電気的に接続されるインピーダンス回路と、前記駆動信号が入力される第３出力端に電気的に接続される無効化回路とを備え、前記インピーダンス回路は、前記第１出力端と前記第２出力端との間で前記スイッチング回路と直列に接続され、前記電路が閉成されている状態で前記第１出力端と前記第２出力端との間に印加される電圧に応じた電圧を出力するように構成され、前記無効化回路は、前記インピーダンス回路の出力電圧が所定の電圧を上回ると、前記第３出力端に対する前記駆動信号を無効にするように構成されることを特徴とする。
【０００９】
この半導体装置において、前記スイッチング回路は、前記発光部が出力する光に応じて光起電力を発生するフォトダイオードと、前記光起電力に応じてオン／オフを切り替えるスイッチング素子とを含むことが好ましい。
【００１０】
この半導体装置において、前記スイッチング回路は、前記発光部が出力する光に応じてオン／オフを切り替えるフォトトランジスタを含むことが好ましい。
【００１１】
この半導体装置において、前記インピーダンス回路は、抵抗、コンデンサ、コイルのうち少なくとも１つを含むことが好ましい。
【００１２】
本発明の半導体リレーは、上記何れかの前記半導体装置と、前記第１出力端と前記第２出力端との間に電気的に接続され、前記駆動信号に応じてオン／オフを切り替える半導体スイッチとを備えることを特徴とする。
【発明の効果】
【００１３】
本発明は、第１出力端と第２出力端との間に過大な電圧が印加されると、無効化回路が動作することで第３出力端に対する駆動信号が無効になる。このため、本発明は、駆動信号によりオン／オフを切り替える半導体スイッチを用いる場合に、半導体スイッチがオンし続けている状態で過大な電圧が半導体スイッチに印加されるのを防ぐことができる。したがって、本発明は、過大な電圧の印加時における発熱を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】本実施形態の半導体装置及び半導体リレーを示す概略図である。
【図２】本実施形態の半導体装置の一例を示す回路図である。
【図３】本実施形態の半導体リレーの動作の説明図である。
【図４】本実施形態の半導体装置における、スイッチング回路の一例を示す回路図である。
【図５】従来の半導体装置を示す概略図である。
【発明を実施するための形態】
【００１５】
本発明の実施形態に係る半導体装置１は、図１に示すように、発光部２と、受光部３と、スイッチング回路５と、インピーダンス回路６と、無効化回路７とを備える。発光部２は、電気信号を光に変換する。受光部３は、発光部２が出力する光を駆動信号に変換する。スイッチング回路５は、第１出力端１１と第２出力端１２との間に電気的に接続され、発光部２が出力する光に応じて第１出力端１１と第２出力端１２との間の電路Ｌ１を開閉する。インピーダンス回路６は、第１出力端１１と第２出力端１２との間に電気的に接続される。無効化回路７は、駆動信号が入力される第３出力端１３に電気的に接続される。
【００１６】
インピーダンス回路６は、第１出力端１１と第２出力端１２との間でスイッチング回路５と直列に接続される。そして、インピーダンス回路６は、電路Ｌ１が閉成されている状態で第１出力端１１と第２出力端１２との間に印加される電圧に応じた電圧を出力するように構成される。また、無効化回路７は、インピーダンス回路６の出力電圧が所定の電圧を上回ると、第３出力端１３に対する駆動信号を無効にするように構成される。
【００１７】
また、本発明の実施形態に係る半導体リレー１００は、図１に示すように、半導体装置１と、半導体スイッチ８とを備える。半導体スイッチ８は、第１出力端１１と第２出力端１２との間に電気的に接続され、駆動信号に応じてオン／オフを切り替える。
【００１８】
以下、本実施形態の半導体装置１及びそれを用いた半導体リレー１００について詳細に説明する。但し、以下に説明する構成は、本発明の一例に過ぎず、本発明は下記の実施形態に限定されることはなく、この実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。
【００１９】
本実施形態の半導体リレー１００は、メカニカルリレーのような可動接点を持たない無接点リレーである。本実施形態の半導体リレー１００は、例えばセキュリティ機器、アミューズメント機器、医療機器や蓄電池システム、ヒータ、ＤＣモータ等の制御など、種々の用途がある。
【００２０】
本実施形態の半導体リレー１００は、図１に示すように、本実施形態の半導体装置１と、半導体スイッチ８とを備えている。また、本実施形態の半導体リレー１００は、一対の入力端子１０１，１０２（第１入力端子１０１、第２入力端子１０２）と、一対の出力端子１０３，１０４（第１出力端子１０３、第２出力端子１０４）とを備えている。なお、一対の入力端子１０１，１０２は、本実施形態の半導体装置１の一対の入力端子でもある。また、本実施形態の半導体装置１は、一対の出力端１１，１２（第１出力端１１、第２出力端１２）と、第３出力端１３とを備えている。
【００２１】
一対の入力端子１０１，１０２には、例えばマイコン（マイクロコンピュータ）が電気的に接続される。そして、マイコンが出力する電気信号が一対の入力端子１０１，１０２に入力される。また、一対の出力端子１０３，１０４には、負荷（図示せず）と、当該負荷に電力を供給する電源（直流電源または交流電源、図示せず）が電気的に接続される。そして、一対の出力端子１０３，１０４間が導通しているときは、一対の出力端子１０３，１０４間に電流が流れる。以下では、一対の出力端子１０３，１０４間を流れる電流を「端子間電流」と称する。また、一対の出力端子１０３，１０４間（または一対の出力端１１，１２間）に印加される電圧を「端子間電圧」と称する。
【００２２】
本実施形態の半導体装置１は、図１に示すように、発光部２と、受光部３と、駆動回路４と、スイッチング回路５と、インピーダンス回路６と、無効化回路７とを備えている。
【００２３】
発光部２は、一対の入力端子１０１，１０２に電気的に接続され、一対の入力端子１０１，１０２に入力された電気信号を光に変換するように構成されている。本実施形態の半導体装置１では、図２に示すように、発光部２は発光ダイオード２１で構成されている。発光ダイオード２１は、アノードを第１入力端子１０１に、カソードを第２入力端子１０２に接続する向きで設けられている。したがって、第１入力端子１０１を正極、第２入力端子１０２を負極とする電圧（順方向電圧）を一対の入力端子１０１，１０２間に印加すると、発光ダイオード２１が発光する。
【００２４】
受光部３は、発光部２が出力する光を駆動信号に変換するように構成されている。本実施形態の半導体装置１では、図２に示すように、受光部３は複数のフォトダイオード３１を直列に接続して成るフォトダイオードアレイで構成されている。受光部３は、その受光面（図示せず）を発光部２の発光面（図示せず）に対向させる向きに配置されている。具体的には、受光部３は、電気絶縁性及び透光性を有する光結合部材（図示せず）を介して、発光部２と向かい合わせに配置されている。このため、発光部２と受光部３とが互いに光結合するので、発光部２の発光面から出力される光が受光部３の受光面へ入射する。そして、受光部３は、発光部２から出力する光を受けると光起電力を発生する。
【００２５】
フォトダイオードアレイのアノードは、駆動回路４の正極の入力端に電気的に接続されている。また、フォトダイオードアレイのカソードは、駆動回路４の負極の入力端に電気的に接続されている。このため、駆動回路４の正極の入力端には、受光部３が発生する光起電力により光電流が流れ込むことになる。
【００２６】
駆動回路４は、図２に示すように、受光部３の出力端間に電気的に接続された可変インピーダンス素子４１と、抵抗４２とで構成されている。可変インピーダンス素子４１と抵抗４２とは、受光部３の出力端間に直列に接続されている。本実施形態の半導体装置１では、可変インピーダンス素子４１は、ｎチャネルのデプレッション型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。
【００２７】
可変インピーダンス素子４１のドレインは、受光部３の正極の出力端に電気的に接続されている。可変インピーダンス素子４１のソースは、抵抗４２を介して受光部３の負極の出力端に電気的に接続されている。可変インピーダンス素子４１のゲートは、受光部３の負極の出力端に電気的に接続されている。言い換えれば、抵抗４２は、可変インピーダンス素子４１のゲート−ソース間に電気的に接続されている。また、可変インピーダンス素子４１のドレインは第３出力端１３に、ソースは第２出力端１２にそれぞれ電気的に接続されている。
【００２８】
以下、駆動回路４の動作について簡単に説明する。受光部３が発生する光起電力により、光電流が可変インピーダンス素子４１及び抵抗４２を流れると、抵抗４２の両端に電位差が生じる。この電位差により、可変インピーダンス素子４１はオフに切り替わる。すると、可変インピーダンス素子４１のドレイン−ソース間が高インピーダンス状態となる。したがって、駆動回路４は、光電流が流れると、受光部３の発生する光起電力を駆動信号として出力する。駆動回路４が出力する（言い換えれば、受光部３が出力する）駆動信号は、第３出力端１３に入力される。
【００２９】
受光部３が光起電力を発生しなくなると、光電流が流れずに抵抗４２の両端に電位差が生じなくなるため、可変インピーダンス素子４１はオンに切り替わる。すると、可変インピーダンス素子４１のドレイン−ソース間が低インピーダンス状態となる。したがって、駆動回路４は、受光部３からの光電流が流れなくなると、駆動信号を出力しない。
【００３０】
スイッチング回路５は、一対の出力端１１，１２間に電気的に接続されている。また、スイッチング回路５は、発光部２が出力する光に応じて一対の出力端１１，１２間の電路Ｌ１を開閉するように構成されている。本実施形態の半導体装置１では、図２に示すように、スイッチング回路５は、ＮＰＮ型のフォトトランジスタ５１で構成されている。フォトトランジスタ５１は、その受光面（図示せず）を発光部２の発光面（図示せず）に対向させる向きに配置される。具体的には、フォトトランジスタ５１は、そのベースが発光部２と向かい合わせに配置されている。このため、発光部２とフォトトランジスタ５１のベースとが互いに光結合するので、発光部２の発光面から出力する光がフォトトランジスタ５１のベースへ入射する。そして、フォトトランジスタ５１は、発光部２が出力する光を受けると、コレクタ−エミッタ間が導通し、オンに切り替わる。また、フォトトランジスタ５１は、受光しなくなる（つまり、発光部２が光を出力しなくなる）と、コレクタ−エミッタ間が非導通となり、オフに切り替わる。
【００３１】
フォトトランジスタ５１のコレクタは、第１出力端１１に電気的に接続されている。また、フォトトランジスタ５１のエミッタは、インピーダンス回路６を介して第２出力端１２に電気的に接続されている。したがって、フォトトランジスタ５１は、発光部２の出力する光に応じてオン／オフを切り替えることで、一対の出力端１１，１２間の電路Ｌ１を開閉する。
【００３２】
インピーダンス回路６は、一対の出力端１１，１２間に電気的に接続されている。また、インピーダンス回路６は、一対の出力端１１，１２間でスイッチング回路５と直列に接続されている。そして、インピーダンス回路６は、電路Ｌ１が閉成されている状態で端子間電圧に応じた電圧を出力するように構成されている。本実施形態の半導体装置１では、インピーダンス回路６は、図２に示すように、抵抗６１で構成されている。抵抗６１の一端は、フォトトランジスタ５１のエミッタに電気的に接続されており、抵抗６１の他端は、第２出力端１２に電気的に接続されている。したがって、フォトトランジスタ５１がオン状態のとき、端子間電圧がインピーダンス回路６に印加され、フォトトランジスタ５１がオフ状態のとき、端子間電圧がインピーダンス回路６に印加されない。そして、抵抗６１の両端電圧が無効化回路７に出力される。
【００３３】
無効化回路７は、第３出力端１３に電気的に接続されている。そして、無効化回路７は、インピーダンス回路６の出力電圧が所定の電圧を上回ると、第３出力端１３に対する駆動信号を無効にするように構成されている。本実施形態の半導体装置１では、図２に示すように、無効化回路７は、ｎチャネルのエンハンスメント型ＭＯＳＦＥＴであるスイッチング素子７１で構成されている。スイッチング素子７１のドレインは、駆動回路４の正極の出力端に電気的に接続されている。また、スイッチング素子７１のソースは、駆動回路４の負極の出力端、及び第２出力端１２に電気的に接続されている。更に、スイッチング素子７１のゲートは、フォトトランジスタ５１のエミッタ、及び抵抗６１の正極側の一端に電気的に接続されている。
【００３４】
つまり、スイッチング素子７１のゲート−ソース間には、インピーダンス回路６の出力電圧（ここでは、抵抗６１の両端電圧）が印加される。スイッチング素子７１は、抵抗６１の両端電圧（すなわち、ゲート−ソース間電圧）が第１閾値電圧を上回るとオンになり、抵抗６１の両端電圧が第１閾値電圧を下回るとオフになる。そして、スイッチング素子７１がオンになると、スイッチング素子７１のドレイン−ソース間が低インピーダンス状態となり、駆動信号が第３出力端１３に入力されなくなる。
【００３５】
なお、本実施形態の半導体装置１では、スイッチング回路５の有する抵抗成分を無視すると、抵抗６１の両端に端子間電圧が印加される。したがって、スイッチング素子７１は、端子間電圧が第１閾値電圧（所定の電圧）を上回るとオンに切り替わる。
【００３６】
半導体スイッチ８は、一対の出力端１１，１２間に電気的に接続され、駆動信号に応じてオン／オフを切り替えるように構成されている。本実施形態の半導体リレー１００では、図２に示すように、半導体スイッチ８は、ｎチャネルのエンハンスメント型ＭＯＳＦＥＴであるスイッチング素子８１で構成されている。スイッチング素子８１のドレインは第１出力端１１に電気的に接続されている。また、スイッチング素子８１のソースは第２出力端１２に電気的に接続されている。さらに、スイッチング素子８１のゲートは第３出力端１３に電気的に接続されている。
【００３７】
スイッチング素子８１は、第３出力端１３を介して入力される駆動信号に応じてオン／オフを切り替える。つまり、スイッチング素子８１は、駆動信号の入力によりゲート−ソース間電圧が第２閾値電圧を上回るとオンになる。このとき、一対の出力端子１０３，１０４間が導通する。一方、スイッチング素子８１は、駆動信号が入力されずにゲート−ソース間電圧が第２閾値電圧を下回るとオフになる。このとき、一対の出力端子１０３，１０４間は非導通となる。
【００３８】
以下、本実施形態の半導体リレー１００の動作について説明する。一対の入力端子１０１，１０２間に発光ダイオード２１の順方向電圧が印加されると、発光部２が発光する。そして、受光部３は、発光部２が出力する光を受けて光起電力を発生する。この光起電力により、光電流が駆動回路４に流れ、抵抗４２の両端間に電圧降下が生じる。この電圧降下により、可変インピーダンス素子４１がオフに切り替わるため、可変インピーダンス素子４１のドレイン−ソース間が高インピーダンス状態となる。すると、第３出力端１３に駆動信号が入力されるため、スイッチング素子８１のゲート容量が充電され、スイッチング素子８１がオンに切り替わる。つまり、半導体スイッチ８がオンに切り替わり、一対の出力端子１０３，１０４間が導通する。
【００３９】
一方、一対の入力端子１０１，１０２間に電圧が印加されていない状態、あるいは発光ダイオード２１の順方向電圧を下回る電圧が印加されている状態では、発光部２が発光しない。このため、受光部３で光起電力が発生せず、駆動回路４に光電流が流れない。この状態では、抵抗４２の両端間に電圧降下が生じないため、可変インピーダンス素子４１がオンに切り替わる。すると、可変インピーダンス素子４１のドレイン−ソース間が低インピーダンス状態となる。このとき、第３出力端１３に駆動信号が入力されず、スイッチング素子８１のゲート容量が可変インピーダンス素子４１を介して放電され、スイッチング素子８１がオフに切り替わる。つまり、半導体スイッチ８がオフに切り替わり、一対の出力端子１０３，１０４間が非導通となる。
【００４０】
次に、本実施形態の半導体装置１の動作について説明する。なお、以下の説明では、一対の出力端子１０３，１０４に、負荷と電源とが電気的に接続されていると仮定する。したがって、一対の出力端子１０３，１０４間（一対の出力端１１，１２間）には電源が供給する電圧が印加されている。発光部２が発光すると、フォトトランジスタ５１は、発光部２が出力する光を受けてオンに切り替わる。すると、電路Ｌ１が閉成され、インピーダンス回路６に端子間電圧が印加される。ここで、負荷の短絡等により端子間電圧が増大すると、端子間電流も増大する（図３参照）。そして、端子間電圧が所定の電圧（図３における“Ｖ１”）を上回ると、スイッチング素子７１のゲート−ソース間電圧が第１閾値電圧を上回り、スイッチング素子７１がオンに切り替わる。すると、駆動信号が第３出力端１３に入力されなくなり（つまり、第３出力端１３に対する駆動信号が無効になり）、スイッチング素子７１を介する経路でスイッチング素子８１のゲート容量が放電される。このため、スイッチング素子８１がオフに切り替わる。そして、一対の出力端子１０３，１０４間が非導通となるので、端子間電流が流れなくなる。
【００４１】
つまり、本実施形態の半導体装置１は、半導体スイッチ８に過大な端子間電流が流れるのを防ぐ過電流保護回路として機能する。また、本実施形態の半導体装置１は、半導体スイッチ８がオンし続けている状態で、半導体スイッチ８に過大な端子間電圧が印加されるのを防ぐ過電圧保護回路としても機能する。
【００４２】
上述のように、本実施形態の半導体装置１では、第１出力端１１と第２出力端１２との間に過大な電圧が印加されると、無効化回路７が動作することで第３出力端１３に対する駆動信号が無効になる。このため、本実施形態の半導体装置１は、駆動信号によりオン／オフを切り替える半導体スイッチ８を用いる場合に、第１出力端１１と第２出力端１２との間に過大な電圧が印加されると、半導体スイッチ８をオフに切り替えることができる。つまり、本実施形態の半導体装置１は、半導体スイッチ８がオンし続けている状態で過大な電圧が半導体スイッチ８に印加されるのを防ぐことができる。したがって、本実施形態の半導体装置１は、過大な電圧の印加時における発熱を抑制することができる。
【００４３】
なお、本実施形態の半導体装置１では、スイッチング回路５をフォトトランジスタ５１で構成しているが、この構成に限定する趣旨ではない。すなわち、スイッチング回路５は、例えば図４に示すように、複数のフォトダイオード５２と、ｎチャネルのエンハンス型ＭＯＳＦＥＴであるスイッチング素子５３とで構成されていてもよい。複数のフォトダイオード５２は、それぞれ発光部２が出力する光に応じて光起電力を発生する。また、複数のフォトダイオード５２は、直列に接続されることでフォトダイオードアレイを構成している。フォトダイオードアレイのアノードは、スイッチング素子５３のゲートに電気的に接続されている。また、フォトダイオードアレイのカソードは、スイッチング素子５３のソースに接続されている。したがって、スイッチング素子５３は、複数のフォトダイオード５２が発生する光起電力が第３閾値電圧を上回るとオンに切り替わり、第３閾値電圧を下回るとオフに切り替わる。
【００４４】
スイッチング素子５３のドレインは、第１出力端１１に電気的に接続されている。また、スイッチング素子５３のソースは、インピーダンス回路６を介して第２出力端１２に電気的に接続されている。したがって、スイッチング素子５３は、発光部２の出力する光に応じてオン／オフを切り替えることで、一対の出力端１１，１２間の電路Ｌ１を開閉する。
【００４５】
また、本実施形態の半導体装置１では、インピーダンス回路６を抵抗６１で構成しているが、これには以下に示す利点がある。すなわち、インピーダンス回路６として抵抗６１を用いることで、インピーダンス回路６１を容易に作成することができる。また、抵抗６１は、受光部３（フォトダイオードアレイ）や半導体スイッチ８（スイッチング素子８１）等を作成する半導体プロセスと同様の半導体プロセスで作成することが可能である。したがって、抵抗６１を受光部３や半導体スイッチ８等の部品と併せて同一の半導体チップ上に作成することができ、小型化を図ることができる。
【００４６】
勿論、上述したインピーダンス回路６の構成は一例に過ぎず、適宜変更可能である。すなわち、インピーダンス回路６は、例えば複数の抵抗を直列に接続した回路で構成されていてもよい。この構成では、例えば端子間電圧が無効化回路７の定格電圧を超える場合に、端子間電圧を複数の抵抗で分圧した電圧を無効化回路７に印加することができる。したがって、この構成では、無効化回路７に定格電圧を超える過大な電圧が印加されるのを防ぐことができる。
【００４７】
その他、インピーダンス回路６は、コイルやコンデンサなどのインピーダンス素子で構成されていてもよい。つまり、インピーダンス回路６は、抵抗、コンデンサ、コイルのうち少なくとも１つを含むように構成されていてもよい。
【００４８】
なお、上述した発光部２、受光部３の構成は一例に過ぎず、適宜変更可能である。すなわち、発光部２は、例えば有機ＥＬ（Electro-Luminescence）素子など、発光ダイオード以外の発光素子を用いて構成されていてもよい。また、受光部３は、例えば単発のフォトダイオード、フォトトランジスタや太陽電池などを用いて構成されていてもよい。
【００４９】
また、上述した駆動回路４、半導体スイッチ８の回路構成は一例に過ぎず、適宜変更可能である。例えば、半導体スイッチ８は、エンハンスメント型ＭＯＳＦＥＴを用いた構成に限らず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等を用いて構成されていてもよい。
【００５０】
更に、本実施形態の半導体装置１では、無効化回路７は単一のスイッチング素子７１（エンハンスメント型ＭＯＳＦＥＴ）で構成されているが、この構成に限定する趣旨ではない。すなわち、無効化回路７は、例えば複数のスイッチング素子で構成されていてもよい。なお、無効化回路７を単一のスイッチング素子７１で構成すれば、実装面積が小さくて済み、コストも低減することができる。また、スイッチング素子７１は、例えばＮＰＮ型のバイポーラトランジスタで構成されていてもよい。
【００５１】
なお、本実施形態の半導体装置１と、半導体スイッチ８とが別体である場合は、第１出力端１１、第２出力端１２、第３出力端１３は端子である。一方、本実施形態の半導体装置１と半導体スイッチ８とを一体に形成する場合（つまり、半導体リレー１００）では、第１出力端１１、第２出力端１２、第３出力端１３は端子ではない。
【００５２】
（比較例）
ここで、上記実施形態の半導体装置１との比較例として、特開平８−１６２９３１号公報に記載の半導体装置（スイッチング装置２００）について説明する。このスイッチング装置２００は、図５に示すように、ｎチャネルのＦＥＴ（Field Effect Transistor）２０１と、抵抗２０２と、フォトダイオードアレイ２０３と、発光ダイオード２０４とを備えている。また、スイッチング装置２００の一対の出力端間には、電源３００が電気的に接続されている。また、電源３００の負極には、負荷４００が電気的に接続されている。
【００５３】
ＦＥＴ２０１のドレインは、出力端を介して電源３００の正極に電気的に接続されている。また、ＦＥＴ２０１のソースは、出力端及び負荷４００を介して電源３００の負極に電気的に接続されている。抵抗２０２は、ＦＥＴ２０１のゲート−ソース間に電気的に接続されている。フォトダイオードアレイ２０３は、抵抗２０２と並列に電気的に接続されている。フォトダイオードアレイ２０３は、発光ダイオード２０４の発光により起電力を発生する。
【００５４】
また、スイッチング装置２００は、ＮＰＮ型のトランジスタ２０５と、抵抗２０６，２０７と、コンデンサ２０８とを備えている。トランジスタ２０５のコレクタは、ＦＥＴ２０１のゲートに電気的に接続されている。また、トランジスタ２０５のエミッタは、出力端及び負荷４００を介して電源３００の負極に電気的に接続されている。抵抗２０６，２０７は直列に接続されており、その接続点はトランジスタ２０５のベースに電気的に接続されている。また、抵抗２０７の接続点と反対側の一端は、出力端及び負荷４００を介して電源３００の負極に電気的に接続されている。コンデンサ２０８は、抵抗２０６の接続点と反対側の一端と、ＦＥＴ２０１のコレクタとの間に電気的に接続されている。
【００５５】
以下、スイッチング装置２００の動作について簡単に説明する。入力信号により発光ダイオード２０４が発光すると、フォトダイオードアレイ２０３が起電力を発生する。この起電力によりＦＥＴ２０１のゲート−ソース間に電位差が生じ、ＦＥＴ２０１がオンに切り替わる。すると、一対の出力端間が導通するため、電源３００から負荷４００に電流が流れる。
【００５６】
ここで、電源３００を投入した状態で電源３００及び負荷４００をスイッチング装置２００に接続するか、又は接続した状態で電源３００を投入すると、ＦＥＴ２０１のドレイン−ソース間に急峻に立ち上がる電圧が印加される。このとき、抵抗２０６，２０７及びコンデンサ２０８で構成される微分回路に電流が流れ、トランジスタ２０５がオンに切り替わる。これにより、ＦＥＴ２０１のゲート−ソース間に電位差が生じない。上記の構成により、スイッチング装置２００は、ＦＥＴ２０１が瞬間的にオンに切り替わる現象を防止している。
【００５７】
このスイッチング装置２００は、電源３００を投入してから一定時間だけＦＥＴ２０１を過大な電圧から保護する機能を有しているが、電源３００の投入時における瞬間的な電圧からＦＥＴ２０１を保護するための機能でしかない。すなわち、このスイッチング装置２００は、電源３００を投入してからコンデンサ２０８の充電が完了するまでの間は保護回路として機能するが、コンデンサ２０８の充電が完了すると保護回路として機能しない。
【００５８】
これに対して、上記実施形態の半導体装置１は、発光部２が発光している間はスイッチング回路５が機能するため、電源を投入している間は常に半導体スイッチ８の保護回路として機能する。更に、上記実施形態の半導体装置１は、電源を切るとスイッチング回路５がオフに切り替わって電路Ｌ１を開成する。このため、上記実施形態の半導体装置１では、電源を切っている状態ではインピーダンス回路６に端子間電圧が印加されない。したがって、上記実施形態の半導体装置１は、電源を切っている状態における消費電力を低減することができる。
【符号の説明】
【００５９】
１  半導体装置
２  発光部
３  受光部
５  スイッチング回路
５１  フォトトランジスタ
５２  フォトダイオード
５３  スイッチング素子
６  インピーダンス回路
７  無効化回路
８  半導体スイッチ
１１  第１出力端
１２  第２出力端
１３  第３出力端
１００  半導体リレー
Ｌ１  電路
【図１】
2015188124.tif 000003
【図２】
2015188124.tif 000004
【図３】
2015188124.tif 000005
【図４】
2015188124.tif 000006
【図５】
2015188124.tif 000007