(57)【要約】      （修正有）【課題】ＬＬＣコンバータの起動時の電力を制限して、電源起動時の負荷装置に流れるピーク電流を抑制する。【解決手段】ＬＬＣコンバータは、ハイサイドスイッチＱ１とローサイドスイッチＱ２の直列接続回路と、ローサイドスイッチＱ２の両端子間にトランスＴ１の1次巻線Ｐ１と共振コンデンサＣ２の直列接続回路と、ハイサイドスイッチＱ１を駆動するためのハイサイドドライバーＺ１、ＬＬＣコンバータの制御回路Ｚ２、デッドタイムＤＴ端子駆動回路Ｚ３を備えている。デッドタイムＤＴ端子駆動回路Ｚ３は、電源起動時に前記ハイサイドスイッチと前記ローサイドスイッチを相補的にオン・オフの切替タイミングのデッドタイムを定常動作時よりも大きい時間幅から時間の経過とともに小さい所定の時間幅へ推移させることを特徴とする。【選択図】図１
2015208170.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧とグランドとの間に直列接続されたハイサイドスイッチとローサイドスイッチを接続し、
前記ハイサイドスイッチと前記ローサイドスイッチのいずれか一方のスイッチと並列にトランスの1次巻線とインダクタンスと共振コンデンサとの直列回路を接続し、
前記ハイサイドスイッチと前記ローサイドスイッチを相補的にオン・オフさせる制御回路を有し、
前記トランスの2次巻線には整流素子と平滑コンデンサが接続され、前記平滑コンデンサから直流電圧を負荷に供給するＬＬＣコンバータであって、
前記制御回路は、電源起動時に前記ハイサイドスイッチと前記ローサイドスイッチを相補的にオン・オフの切替タイミングのデッドタイムを定常動作時よりも大きい時間幅から時間の経過とともに小さい所定の時間幅へ推移させることを特徴とするＬＬＣコンバータ。
【請求項２】
前記インダクタンスは、前記トランスのリーケージインダクタンスからなることを特徴とする請求項1項記載のＬＬＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源の両端を、ハイサイドスイッチとローサイドスイッチとの直列回路に接続し、ハイサイドスイッチとローサイドスイッチが交互にオン・オフする共振回路、すなわちＬＬＣコンバータであって、特にＬＬＣコンバータの起動に関するものである。
【背景技術】
【０００２】
図１１はＬＬＣコンバータの基本回路図である。この基本回路図は図１２に示すようにスイッチング素子Ｑ１とＱ２を交互にオン、オフさせて共振回路（コンデンサＣ２、Ｃ３、トランスＴ１の1次巻線Ｐ１及び1次巻線Ｐ１の励磁インダクタンスと図示しないリーケージインダクタンス）とトランスＴ１を介して２次側に電力を伝達するコンバータである。Ｑ１、Ｑ２を駆動するオン・オフ時には、厳密にはデッドタイムを設けるが、デッドタイムの比率は小さいので、それぞれのデューティーは約５０％でオン・オフさせている。
図1の例ではスイッチング素子としてＭＯＳＦＥＴを用いている（以下、スイッチング素子はＭＯＳＦＥＴとして説明する）。また、出力電圧Ｖｏｕｔの電圧制御は、周波数を変化させて制御を行う。この制御は、軽負荷時には周波数を上げることにより２次側に伝達する電力を減らすことができ、負荷が重くなると周波数を下げることにより２次側に伝達する電力を増やすことができる。（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２１７５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＬＬＣコンバータは、起動時に周波数を高い周波数から低い周波数に移行することによってソフトスタートをかけることができるが、ＬＬＣコンバータは、その回路構成および素子特性などから、起動時の出力電圧の立ち上がり時間を自由にコントロールすること、すなわち自由にソフトスタートをかけることが困難である。以下にそれを説明する。
【０００５】
一般的に、ＬＬＣコンバータは周波数の高い状態で起動することによって２次側に伝達する電力を絞った状態で起動させる。
ここで、トランスにはリーケージインダクタンスが存在する。このため、図１３に示すように、トランスＴ１を理想トランスとリーケージインダクタンスとに分けて考えることができる。
この場合、理想トランスの２次巻線出力（図１３のＡおよびＢ）は、巻数比（Ｐ１：Ｓ１またはＰ１：Ｓ２）で決まる電圧がクロック状で出力される。その電圧が、リーケージインダクタンスＬｒ１、Ｌｒ２とコンデンサＣｏの容量で構成されるＬＣローパスフィルタを通って出力される。
【０００６】
ここで、図１４にリーケージインダクタンス（Ｌｒ１、Ｌｒ２）が小さい場合のＶｏｕｔ電圧波形を示す。また、図１５にリーケージインダクタンス（Ｌｒ１、Ｌｒ２）が大きい場合のＶｏｕｔ電圧波形を示す。
リーケージインダクタンス（Ｌｒ１、Ｌｒ２）を大きくできれば出力電圧の立ち上がり時間を長くできるが、一般的にＬＬＣコンバータの設計ではリーケージインダクタンスはさまざまな設計要因により決定されるため自由に大きくはできないことが多い。特にＬＬＣコンバータの電力変換効率を上げたい場合には、リーケージインダクタンスを小さく設計しなければならないことも多く、その場合は出力電圧の立ち上がり時間が短くなってしまう。
【０００７】
また、ＬＬＣコンバータの出力電圧Ｖｏｕｔの立ち上がり時間が短い場合の不具合のケースを図１６に示す。
図１６に示すように、ヒューズＦ１とコンデンサＣＬを備えた負荷Ｌｏａｄが接続されている。出力電圧Ｖｏｕｔの立ち上がりが急峻な場合には、図１７（ａ）に示すように負荷のコンデンサ成分ＣＬの充電のために負荷電流Ｉｏｕｔは大きなピーク値をもった電流となる。これによりＬＬＣコンバータ側の配線パターンや部品にも負担がかかることに加えて、負荷側の部品や配線パターンにも負担がかかる。たとえば、図１６のヒューズＦ１に大きなピーク値をもった電流が流れるので、起動時にヒューズＦ１が切れてしまうなどの不具合も考えられる。対策としてヒューズの溶断耐量を大きくしなければならないなど、信頼性、コスト面で不利になる。
また、大きな電流が流れることから、配線パターンでの電圧ドロップによる負荷側の起動電圧の低下や負荷へのノイズの影響が問題になることも考えられる。
このため、図１７（ｂ）に示すように、出力電圧の立ち上がりを緩やかにしたい。
特に、大きな電力を消費するシステムでは、当然、出力電力の大きな電源が必要になる。出力電力の大きな電源ということは、電力供給能力が大きいため起動時の電流供給能力も大きく、この問題もより顕著である。出力電力の大きな電源ほど、起動時の出力電圧立ち上がり時間のコントロールが必要になる傾向にある。
【０００８】
上記問題に鑑み、本発明は、ＬＬＣコンバータのソフトスタートにおいて出力電圧立ち上り時間を自由に制御可能にすることを課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明に係るＬＬＣコンバータは、入力電圧とグランドとの間に直列接続されたハイサイドスイッチとローサイドスイッチを接続し、前記ハイサイドスイッチと前記ローサイドスイッチのいずれか一方のスイッチと並列にトランスの1次巻線とインダクタンスと共振コンデンサとの直列回路を接続し、前記ハイサイドスイッチと前記ローサイドスイッチを相補的にオン・オフさせる制御回路を有し、前記トランスの2次巻線には整流素子と平滑コンデンサが接続され、前記平滑コンデンサから直流電圧を負荷に供給するＬＬＣコンバータであって、前記制御回路は、電源起動時に前記ハイサイドスイッチと前記ローサイドスイッチを相補的にオン・オフの切替タイミングのデッドタイムを定常動作時よりも大きい時間幅から時間の経過とともに小さい所定の時間幅へ推移させることを特徴とする。
【発明の効果】
【００１０】
本発明によると、ＬＬＣコンバータ起動時に、従来のソフトスタートによる周波数の上昇に加えてハイサイドスイッチとローサイドスイッチのデッドタイムを大きくするので、出力電圧の立ち上り時間を比較的容易に制御することが可能になる。これにより、起動時に負荷装置へ流れる電流のピーク値を抑制できる。
【図面の簡単な説明】
【００１１】
【図１】図１は、実施形態に係るＬＬＣコンバータの構成図である。
【図２】図２は、図１の実施形態のＭＯＳＦＥＴ  Ｑ１，Ｑ２の駆動波形である。
【図３】図３は、図１の実施形態に係るデッドタイムＤＴ端子駆動回路の一例を示す。
【図４】図４は、図３のデッドタイムＤＴ端子への流出電流とデッドタイムの特性例を示す。
【図５】図５は、実施形態に係るＬＬＣコンバータの各部の動作波形を示す。
【図６】図６は、実施形態に係るＬＬＣコンバータの出力電圧立ち上がり波形を示す。
【図７】図７は、実施形態の第１の応用例の一例を示す。
【図８】図８は、図７のＬＬＣコントロールＩＣの構成を示したブロック図である。
【図９】図９は、実施形態の第２の応用例の一例を示す。
【図１０】図１０は、図９のＬＬＣコントロールＩＣの構成を示したブロック図である。
【図１１】図１１は、従来のＬＬＣコンバータの構成図である。
【図１２】図１２は、従来のＬＬＣコンバータのＭＯＳＦＥＴ  Ｑ１，Ｑ２の駆動波形である。
【図１３】図１３は、トランスＴ１のリーケージインダクタンスを示した説明図である。
【図１４】図１４は、リーケージインダクタンスが小さい場合に係る出力電圧立ち上り特性を示した図である。
【図１５】図１５は、リーケージインダクタンスが大きい場合に係る出力電圧立ち上り特性を示した図である。
【図１６】従来のＬＬＣコンバータに負荷装置が接続された場合の構成図である。
【図１７】図１７は、図１６の出力電圧波形と出力電流波形の関係を示した図である。
【発明を実施するための形態】
【００１２】
（実施形態）
図１は、本発明の実施形態に係るＬＬＣコンバータの構成図である。本発明の実施形態と従来のＬＬＣコンバータの構成図との違いは、デットタイムＤＴ端子駆動回路Ｚ３が追加されている。
ＬＬＣコンバータの場合、専用の制御ＩＣとハイサイドドライバを使用することが多い。ハイサイドドライバには、デッドタイムＤＴを調整する機能がついているものも多い。図１はその機能を使用した例である。図１のハイサイドドライバＺ１のＤＴ端子がデッドタイム調整用端子である。ＤＴ端子にＤＴ端子駆動回路Ｚ３が接続されている。
図２は、図１のＭＯＳＦＥＴ  Ｑ１，Ｑ２の駆動波形である。
従来のＬＬＣコンバータでは、起動時でも通常時でもデッドタイムは必要最小限にして、ＯＮのデューティは約５０％で駆動する。（図１４、図１５参照。）また、起動時には周波数を上げることによりトランスに伝達する電力をおさえてソフトスタートを実現している。
これに対して本発明の実施形態に係るＬＬＣコンバータは、図２に示すように、起動時のＭＯＳＦＥＴ  Ｑ１、Ｑ２のゲート信号のデッドタイムを大きくするものである。換言すれば、ＭＯＳＦＥＴ  Ｑ１，Ｑ２のオンデューティを小さくすることと同じ意味である。
起動時に周波数を上げることで電圧の上昇を緩やかにする従来のソフトスタートに加えて、オンデューティを小さくすることによりトランスに伝達する電力をさらに抑えることができ、その結果、出力電圧の上昇をより抑制するソフトスタートを実現できる。
【００１３】
図１に示すハイサイドドライバＺ１にあるデッドタイムＤＴ端子の多くは、内部に電流源や電圧源をもっており、デッドタイムＤＴ端子から流出する電流値によってデッドタイムの時間を設定できるようになっている。すなわち、外付け抵抗の値でデッドタイムを設定する。
図４（ｂ）にデッドタイムＤＴ端子への流出電流とデッドタイムの特性例を示す。デッドタイムＤＴ端子への流出電流が少ないとデッドタイムの時間幅は長く、デッドタイムＤＴ端子への流出電流が大きくなるとデッドタイムは所定の時間幅へ小さく設定される。
また、ＬＬＣコントロールＩＣにはＯＮ/ＯＦＦ機能のあるＩＣを使用するのが便利である。
以下、このようなハイサイドドライバとＬＬＣコントロールＩＣを使用した例で説明する。
【００１４】
図３は、図１の実施形態に係るデッドタイムＤＴ端子駆動回路Ｚ３の一例を示す。デッドタイムＤＴ端子駆動回路Ｚ３は、抵抗Ｒ１１〜Ｒ１３、コンデンサＣ１１、トランジスタＱ１１からなる。トランジスタＱ１１のベース・エミッタ間にコンデンサＣ１１が接続され、ベースとＯＮ／ＯＦＦ信号入力端子間に抵抗Ｒ１１が接続されている。
また、デッドタイムＤＴ端子〜ＧＮＤ間には抵抗Ｒ１２、Ｒ１３が直列接続され、抵抗Ｒ１３と並列にトランジスタＱ１１のコレクタ・エミッタが接続されている。
まず、図１の実施例において、図５のｔａに示すように、ＬＬＣコンバータを動作させるためのＯＮ信号をＯＮ／ＯＦＦ信号入力端子に入力する。その場合、トランジスタＱ１１のベース電圧は抵抗Ｒ１１とコンデンサＣ１１の時定数によって上昇し、ベース電圧が約０．７Vになった時点からトランジスタＱ１１がオンし始める（図５のｔｂ）。さらにベース電圧が上昇することによりトランジスタＱ１１は完全にオンする。つまり、ＯＮ信号をきっかけにして、抵抗Ｒ１１とコンデンサＣ１１の時定数に応じた時間に応じてトランジスタＱ１１をリニアにオンさせることができる。
つまり、時刻ｔａの時点と時刻ｔｃの時点でデッドタイムＤＴ端子の流出電流を変化させることができ、それによってデッドタイムをコントロールできる。もちろん、ＤＴ端子の流出電流は抵抗Ｒ１２と抵抗Ｒ１３で容易に設定できる。
以上の手法をもちいることにより、非常に簡単にデッドタイムをコントロールすることが可能である。
その結果として、図６（ｂ）示すように、周波数によるソフトスタート効果に加えて、デッドタイムによるソフトスタート効果が加わるので、より大きなソフトスタート効果が実現できる。
なお、参考として、図６（ａ）にデッドタイムを制御しない従来回路の場合を示す。
（実施形態の変形例１）
【００１５】
図７は実施形態の変形例１である。
図１の実施形態のなかのデッドタイムＤＴ端子駆動回路Ｚ３をＬＬＣコントロールＩＣの中に取り込んだ例である。
図８は、図７のＬＬＣコントロールＩＣの構成を示したブロック図である。
なお、ＬＬＣコントロールＩＣをマイクロコンピュータに置き換えることも可能である。
図８のなかのデッドタイムＤＴ駆動回路は、図３で示した回路での実現も可能である。
以上、変形例１は実施形態と同様の効果をもたらすことができる。
（実施形態の変形例２）
【００１６】
図９は他の実施例の変形例２である。
図１の実施形態では、デッドタイムＤＴ端子駆動回路Ｚ３をハイサイドドライバに入力していた。しかし、図９ではＬＬＣコントロールＩＣ  Ｚ２ａにてデッドタイムを制御してしまう方法である。ＬＬＣコントロールＩＣ  Ｚ２ａにてデッドタイムが制御されたゲート駆動信号を生成してしまうものである。
この場合はハイサイドドライバのデッドタイムＤＴ端子は必要なくなる。
また、図１０は、ＬＬＣコントロールＩＣ  Ｚ２ａの構成を示したブロック図である。
なお、ＬＬＣコントロールＩＣ  Ｚ２ａではなくイクロコンピュータに置き換えることも可能である。
以上、変形例２は実施形態と同様の効果をもたらすことができる。
【００１７】
以上、本発明の実施の形態を説明したが、上記実施形態は、本発明の技術的思想を具体化するための例示であって、個々の構成、組合せ等を上記のものに特定するものではない。本発明は、要旨を逸脱しない範囲内で種々変更して実施できる。
【産業上の利用可能性】
【００１８】
以上のように、本発明に係るＬＬＣコンバータは、起動時に負荷装置へ流れる電流のピーク値を抑制でき、大容量電源に用いるのに好適である。
【符号の説明】
【００１９】
Ｃ１〜Ｃ３、Ｃｏ、ＣＬ  コンデンサ
Ｄ１〜Ｄ３  ダイオード
Ｅ  入力電源
Ｑ１  ハイサイドスイッチ
Ｑ２  ローサイドスイッチ
Ｑ１１  トランジスタ
Ｒ１、Ｒ１１〜Ｒ１３  抵抗
Ｚ１  ハイサイドドライバー
Ｚ２、Ｚ２ａ、Ｚ２ｂ  ＬＬＣコントロールＩＣ
Ｚ３  デッドタイムＤＴ端子駆動回路
【図１】
2015208170.tif 000003
【図２】
2015208170.tif 000004
【図３】
2015208170.tif 000005
【図４】
2015208170.tif 000006
【図５】
2015208170.tif 000007
【図６】
2015208170.tif 000008
【図７】
2015208170.tif 000009
【図８】
2015208170.tif 000010
【図９】
2015208170.tif 000011
【図１０】
2015208170.tif 000012
【図１１】
2015208170.tif 000013
【図１２】
2015208170.tif 000014
【図１３】
2015208170.tif 000015
【図１４】
2015208170.tif 000016
【図１５】
2015208170.tif 000017
【図１６】
2015208170.tif 000018
【図１７】
2015208170.tif 000019