(57)【要約】【課題】電力消費量を低減するとともに回路規模を削減する。【解決手段】トランジスタＭ１、負荷抵抗Ｒ１およびトランジスタＭ２は、第１発振電流信号LO_IPを出力する第１電流出力端子Ｐipとグランドとの間に直列接続される。トランジスタＭ３、負荷抵抗Ｒ２およびトランジスタＭ４は、第２発振電流信号LO_IMを出力する第２電流出力端子Ｐimとグランドとの間に直列接続される。トランジスタＭ１、Ｍ３のゲートには、バイアス電圧Ｖdc1が与えられる。トランジスタＭ２、Ｍ４は、クロスカップルの接続形態とされる。トランジスタＭ２のドレイン（第１ノードＮ１）およびトランジスタＭ４のドレイン（第２ノードＮ２）の間には、発振周波数を定めるＬＣ回路２が接続される。第１ノードＮ１は、第１発振電圧信号LO_VPを出力する第１電圧出力端子Ｐvpに接続され、第２ノードＮ２は、第２発振電圧信号LO_VMを出力する第２電圧出力端子Ｐvmに接続される。【選択図】図１
2015082720.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された第１トランジスタ（Ｍ１）および第２トランジスタ（Ｍ２）と、
直列に接続された第３トランジスタ（Ｍ３）および第４トランジスタ（Ｍ４）と、
前記第１トランジスタおよび第２トランジスタの相互接続点である第１ノード（Ｎ１）と前記第３トランジスタおよび前記第４トランジスタの相互接続点である第２ノード（Ｎ２）との間に接続されるものであって、発振周波数を定めるＬＣ回路（２）と、
前記第１トランジスタおよび前記第３トランジスタの制御端子にバイアス電圧を与えるバイアス回路（３）と、
を備え、
前記第２トランジスタおよび前記第４トランジスタは、クロスカップルの接続形態となっており、
前記第１ノードは、第１発振電圧信号を出力する第１電圧出力端子（Ｐvp）に接続され、
前記第２ノードは、前記第１発振電圧信号とは逆位相の第２発振電圧信号を出力する第２電圧出力端子（Ｐvm）に接続され、
前記第１トランジスタの主端子のうち前記第１ノードに接続されない方の主端子である一方の主端子は、第１発振電流信号を出力する第１電流出力端子（Ｐip）に接続され、
前記第３トランジスタの主端子のうち前記第２ノードに接続されない方の主端子である一方の主端子は、前記第１発振電流信号とは逆位相の第２発振電流信号を出力する第２電流出力端子（Ｐim）に接続されることを特徴とする発振器。
【請求項２】
前記第１トランジスタは、前記第１ノード側の主端子である他方の主端子を共通とした複数のトランジスタ（Ｍ２１、Ｍ２２）から構成されることを特徴とする請求項１に記載の発振器。
【請求項３】
前記第３トランジスタは、前記第２ノード側の主端子である他方の主端子を共通とした複数のトランジスタ（Ｍ２２、Ｍ２４）から構成されることを特徴とする請求項１または２に記載の発振器。
【請求項４】
前記第１トランジスタおよび前記第１ノードの間に接続される第１負荷（Ｒ１）と、
前記第３トランジスタおよび前記第２ノードの間に接続される第２負荷（Ｒ２）と、
を備えていることを特徴とする請求項１から３のいずれか一項に記載の発振器。
【請求項５】
請求項１から４のいずれか一項に記載の発振器（２２）と、
前記第１トランジスタ（Ｍ２１、Ｍ２２）および前記第３トランジスタ（Ｍ２３、Ｍ２４）の制御端子に対し、容量性素子（Ｃ２１、Ｃ２２）を介して交流電圧信号を入力する入力部（２６）と、
前記第１トランジスタおよび前記第３トランジスタの一方の主端子に流れる電流を用いて所望の信号処理を行う信号処理部（２７）と、
を備えていることを特徴とする信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所望の周波数を持つ発振信号を生成する発振器およびそれを備えた信号処理回路に関する。
【背景技術】
【０００２】
発振器は、例えば通信分野などの集積回路において、通信信号を生成するための重要な構成要素となる。平衡型（差動型）発振器などの一般的な発振器（ＶＣＯ；Voltage Controlled Oscillator）は、ＬＣ回路の容量を変化させることで、その発振周波数を制御するようになっている（例えば、非特許文献１参照）。このような発振器は、所望の周波数の電圧信号（発振電圧信号）を出力する。そして、上記発振器は、ＰＬＬ（Phase Locked Loop）システムの一部を構成することが多く、その場合、発振器から出力される電圧信号は、別回路であるカウンタ回路に入力される（例えば、非特許文献２参照）。
【０００３】
アナログ集積回路では、電圧信号だけでなく、さらに電流信号を組み合わせることにより、様々な機能を実現することが多い。例えば、平衡型の発振器から出力される電圧信号から電流信号（発振電流信号）を生成するためには、差動対をなすスイッチング素子（トランジスタ）および電流源が必要となる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１８４１４１号公報
【非特許文献】
【０００５】
【非特許文献１】アナログＲＦ  ＣＭＯＳ集積回路設計  P.243  図11.7
【非特許文献２】PLL Performance, Simulation, and Design 4th Edition P.9 Figure1.1
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したように、一般的な発振器を用いた場合、発振電圧信号および発振電流信号の両方を得るためには、電圧信号を電流信号に変換するための構成が別途必要となる。このような事情から、上記各信号を利用するシステムを構成する場合において、そのシステムの電力消費量の低減および回路規模の削減が難しいという問題があった。
【０００７】
本発明は上記事情に鑑みてなされたものであり、その目的は、電力消費量の低減および回路規模の削減に寄与することができる発振器およびそれを備えた信号処理回路を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１に記載の発振器は、第１〜第４トランジスタ、発振周波数を定めるＬＣ回路およびバイアス回路を備えている。第１トランジスタおよび第２トランジスタは、直列に接続されている。第３トランジスタおよび第４トランジスタは、直列に接続されている。ＬＣ回路は、第１および第２トランジスタの相互接続点である第１ノードと、第３および第４トランジスタの相互接続点である第２ノードとの間に接続されている。バイアス回路は、第１および第３トランジスタの制御端子にバイアス電圧を与える。
【０００９】
第２および第４トランジスタは、クロスカップルの接続形態となっている。すなわち、第２トランジスタの制御端子が第２ノードに接続されるとともに、第４トランジスタの制御端子が第１ノードに接続されている。第１ノードは、第１発振電圧信号を出力する第１電圧出力端子に接続されている。第２ノードは、第１発振電圧信号とは逆位相の第２発振電圧信号を出力する第２電圧出力端子に接続されている。第１トランジスタの主端子のうち第１ノードに接続されない方の主端子（一方の主端子）は、第１発振電流信号を出力する第１電流出力端子に接続されている。第３トランジスタの主端子のうち第２ノードに接続されない方の主端子（一方の主端子）は、第１発振電流信号とは逆位相の第２発振電流信号を出力する第２電流出力端子に接続されている。
【００１０】
上記構成によれば、第２および第４トランジスタは、ＬＣ回路により定められる周波数でもって、ＯＮ／ＯＦＦを交互に繰り返す。それにより、第１ノードおよび第２ノードには、上記周波数を持つ電圧が現れる。また、第２トランジスタのＯＮ／ＯＦＦに応じて第１トランジスタに電流が流れるとともに、第４トランジスタのＯＮ／ＯＦＦに応じて第３トランジスタに電流が流れる。つまり、第１トランジスタおよび第３トランジスタには、上記周波数を持つ電流が流れる。なお、上記電流の値は、バイアス電圧などにより定まる。このような動作により、第１および第２電圧出力端子を通じて第１および第２発振電圧信号が出力されるとともに、第１および第２電流出力端子を通じて第１および第２発振電流信号が出力される。
【００１１】
このように、本手段によれば、所望の周波数を持つ電圧信号である第１発振電圧信号および第２発振電圧信号と、所望の周波数を持つ電流信号である第１発振電流信号および第２発振電流信号との両方を出力することが可能となっている。従って、電圧信号を電流信号に変換するための構成（以下、変換回路と称す）を別途設けることなく、各信号を利用するシステムを構成することができる。そのため、本手段によれば、一般的な発振器に加えて変換回路を別途設ける従来の構成に比べ、システムの電力消費量を低減するとともに、回路規模を削減することができるという優れた効果が得られる。
【００１２】
以下、上記効果が得られる理由について、詳しく述べる。すなわち、一般的な発振器は、電流源を有する構成となっている。また、従来技術の説明でも述べたように、変換回路も、電流源を有する構成となっている。つまり、従来の構成の場合、２つの電流源が必要となる。一方、本手段の構成では、第１トランジスタ、第３トランジスタおよびバイアス回路により構成される電流源は、発振器の一般的な動作（電圧信号を出力する動作）と、電圧信号を電流信号に変換する動作との双方において利用されるようになっている。つまり、本手段の構成によれば、従来の構成において２つ必要であった電流源が１つにまとめられている（共用化されている）ため、その分だけ、電力消費量の低減および回路規模の削減を図ることができる。
【００１３】
請求項２に記載の発振器では、第１トランジスタは、第１ノード側の主端子（他方の主端子）を共通とした複数のトランジスタから構成されている。このようにすれば、第１発振電流信号を複数出力することができるため、それを利用する回路およびシステムの適用範囲が広がるという効果が得られる。
【００１４】
請求項３に記載の発振器では、第３トランジスタは、第２ノード側の主端子（他方の主端子）を共通とした複数のトランジスタから構成されている。このようにすれば、第２発振電流信号を複数出力することができるため、それを利用する回路およびシステムの適用範囲が広がるという効果が得られる。
【００１５】
請求項４に記載の発振器では、第１トランジスタおよび第１ノードの間に接続される第１負荷と、第３トランジスタおよび第２ノードの間に接続される第２負荷とを備えている。このようにすれば、第１発振電圧信号および第２発振電圧信号の振幅を、第１負荷および第２負荷により、所望する値に設定することができる。
【００１６】
請求項５に記載の信号処理回路は、請求項１から４のいずれか一項に記載の発振器、入力部および信号処理部を備えている。入力部は、第１トランジスタおよび第３トランジスタの制御端子に対し、容量性素子を介して交流電圧信号を入力する。信号処理部は、第１トランジスタおよび第３トランジスタの一方の主端子に流れる電流を用いて所望の信号処理を行う。このような構成は、例えば、発振電流信号と交流電圧信号とをミキシング（混合）して出力するダブルバランスミキサに適用することができる。この場合、第１および第３トランジスタは、第１および第２発振電流信号を出力する（電圧信号を電流信号に変換する）機能と、第１および第２発振電流信号に交流電圧信号を混合する機能とを担う。つまり、本手段によれば、本来、別々の回路により実現する２つの機能を１つの回路により実現している（共用化している）ため、その分だけ、さらなる回路規模の削減を図ることができる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施形態を示すもので、発振器の構成を示す図
【図２】第２の実施形態を示す図１相当図
【図３】第３の実施形態を示すもので、ダブルバランスミキサの構成を示す図
【発明を実施するための形態】
【００１８】
以下、本発明の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１の実施形態）
以下、第１の実施形態について図１を参照しながら説明する。
図１に示す発振器１は、例えば通信分野の集積回路などにおいて用いられる。発振器１は、所望する周波数を持つとともに互いに逆位相となる発振信号を出力する平衡型（差動型）の発振器である。
【００１９】
発振器１は、トランジスタＭ１〜Ｍ４、負荷抵抗Ｒ１、Ｒ２、ＬＣ回路２およびバイアス回路３を備えている。トランジスタＭ１〜Ｍ４は、いずれもＮチャネル型のＭＯＳトランジスタである。トランジスタＭ１（第１トランジスタに相当）のドレイン（一方の主端子）は、第１電流出力端子Ｐipに接続されている。トランジスタＭ１のソース（他方の主端子）は、負荷抵抗Ｒ１（第１負荷に相当）を介して第１ノードＮ１に接続されている。
【００２０】
第１ノードＮ１は、第１電圧出力端子Ｐvpに接続されている。トランジスタＭ２（第２トランジスタに相当）のドレイン（一方の主端子）は、第１ノードＮ１に接続されている。トランジスタＭ２のソースは、グランドに接続されている。すなわち、トランジスタＭ１、負荷抵抗Ｒ１およびトランジスタＭ２は、この順に、直列に接続されている。
【００２１】
トランジスタＭ３（第３トランジスタに相当）のドレイン（一方の主端子）は、第２電流出力端子Ｐimに接続されている。トランジスタＭ３のソース（他方の主端子）は、負荷抵抗Ｒ２（第２負荷に相当）を介して第２ノードＮ２に接続されている。第２ノードＮ２は、第２電圧出力端子Ｐvmに接続されている。トランジスタＭ４（第４トランジスタに相当）のドレイン（一方の主端子）は、第２ノードＮ２に接続されている。トランジスタＭ４のソースは、グランドに接続されている。すなわち、トランジスタＭ３、負荷抵抗Ｒ２およびトランジスタＭ２は、この順に、直列に接続されている。
【００２２】
トランジスタＭ２のゲートは、トランジスタＭ４のドレイン（＝第２ノードＮ２）に接続されている。また、トランジスタＭ４のゲートは、トランジスタＭ２のドレイン（＝第１ノードＮ１）に接続されている。すなわち、トランジスタＭ２、Ｍ４は、クロスカップルの接続形態となっている。
【００２３】
ＬＣ回路２は、第１ノードＮ１および第２ノードＮ２の間に、互いに並列に接続されたインダクタＬ１およびキャパシタＣ１を備えている。ＬＣ回路２を構成するインダクタＬ１およびキャパシタＣ１の容量値により、発振器１における発振の周波数が定まる。バイアス回路３は、所定のバイアス電圧Ｖdc1を生成する。バイアス回路３により生成されるバイアス電圧Ｖdc1は、トランジスタＭ１、Ｍ３のゲート（制御端子）に与えられる。
【００２４】
上記構成の発振器１は、一般的な平衡型の発振器と同様に、ＬＣ回路２により定められる発振周波数を持つ２つの電圧信号（第１発振電圧信号LO_VPおよび第２発振電圧信号LO_VM）を出力する。また、発振器１は、一般的な平衡型の発振器とは異なり、上記発振周波数を持つ２つの電流信号（第１発振電流信号LO_IPおよび第２発振電流信号LO_IM）も出力する。
【００２５】
すなわち、上記構成において、トランジスタＭ２、Ｍ４は、上記発振周波数でもって交互にＯＮ／ＯＦＦを繰り返す。それにより、第１ノードＮ１および第２ノードＮ２には、発振周波数を持つ電圧が現れる。このような動作により、第１電圧出力端子Ｐvpを通じて第１発振電圧信号LO_VPが出力されるとともに、第２電圧出力端子Ｐvmを通じて第２発振電圧信号LO_VMが出力される。第１発振電圧信号LO_VPおよび第２発振電圧信号LO_VMは、同一の周波数であり、且つ、互いに逆位相の信号である。
【００２６】
また、トランジスタＭ２のＯＮ／ＯＦＦに応じてトランジスタＭ１に電流が流れるとともに、トランジスタＭ４のＯＮ／ＯＦＦに応じてトランジスタＭ３に電流が流れる。つまり、トランジスタＭ１、Ｍ３（のドレイン）には、発振周波数を持つ電流が流れる。このような動作により、第１電流出力端子Ｐipを通じて第１発振電流信号LO_IPが出力されるとともに、第２電流出力端子Ｐimを通じて第２発振電流信号LO_IMが出力される。第１発振電流信号LO_IPおよび第２発振電流信号LO_IMは、同一の周波数であり、且つ、互いに逆位相の信号である。
【００２７】
第１発振電流信号LO_IPおよび第２発振電流信号LO_IMの値（振幅）は、バイアス電圧Ｖdc1、トランジスタＭ１、Ｍ３のゲート・ソース間電圧（閾値電圧）および負荷抵抗Ｒ１、Ｒ２の抵抗値により定まる。第１発振電流信号LO_IPおよび第２発振電流信号LO_IMの値は、トランジスタＭ１、Ｍ３の閾値電圧が互いに同一の値Ｖthであり、負荷抵抗Ｒ１、Ｒ２の抵抗値が互いに同一の値Ｒであるとすると、下記（１）式により表される。ただし、トランジスタＭ２、Ｍ４のオン抵抗により生じる電位差およびトランジスタＭ１、Ｍ３のオーバードライブ電圧は無視している。
【００２８】
LO_IP＝LO_IM＝（Ｖdc1−Ｖth）／Ｒ            …（１）
上記（１）式に示すように、発振器１では、バイアス電圧Ｖdc1の値と抵抗Ｒ１、Ｒ２の抵抗値Ｒとにより、第１発振電流信号LO_IP、第２発振電流信号LO_IM、第１発振電圧信号LO_VPおよび第２発振電圧信号LO_VMの値を任意の値に設定することができる。
【００２９】
このように、本実施形態の発振器１は、所望の周波数を持つ電圧信号である第１発振電圧信号LO_VPおよび第２発振電圧信号LO_VMと、所望の周波数を持つ電流信号である第１発振電流信号LO_IPおよび第２発振電流信号LO_IMとの両方を出力することができる。従って、電圧信号を電流信号に変換するための変換回路などの構成を別途設けることなく、各信号を利用するシステムを構成することができる。そのため、本実施形態の発振器１を用いて、発振電圧信号および発振電流信号の両方を利用するシステムを構成すれば、一般的な発振器および変換回路を組み合わせる従来の構成に比べ、そのシステム全体における電力消費量を低減するとともに、回路規模を削減することができるという優れた効果が得られる。
【００３０】
以下、本実施形態の構成により上記した効果が得られる理由について、詳しく述べる。すなわち、一般的な発振器は、電流源を有する構成となっている。また、従来技術の説明でも述べたように、上記変換回路も電流源を有する構成となっている。つまり、従来の構成の場合、２つの電流源が必要となる。一方、本実施形態の発振器１では、トランジスタＭ１、Ｍ３およびバイアス回路３により構成される電流源は、発振器１の一般的な動作（電圧信号を出力する動作）と、電圧信号を電流信号に変換する動作との双方において利用されるようになっている。つまり、本実施形態の構成によれば、従来の構成において２つ必要であった電流源が１つにまとめられている（共用化されている）ため、その分だけ、電力消費量の低減および回路規模の削減を図ることができる。
【００３１】
また、本実施形態のように、発振器１を通信分野の集積回路に適用すれば、次のような理由から、上述した効果が非常に有益なものとなる。すなわち、通信分野の集積回路において、周波数の高い回路ブロック（高周波回路ブロック）に用いられるトランジスタとしては、相互コンダクタンスｇｍの高い仕様が要求される。そして、発振器は、高周波回路ブロックの一構成要素となる。そのため、発振器において、大きなバイアス電流を流す必要が生じ、その結果、消費電流が増加してしまう。しかし、本実施形態の発振器１を用いれば、上述したように電力消費量を低減することができるため、大きなバイアス電流を流すことによるシステム全体の電力消費量の増加を抑制する、あるいは、システム全体の電力消費量を低減することが可能となる。
【００３２】
また、発振器１は、トランジスタＭ１および第１ノードＮ１の間に接続される負荷抵抗Ｒ１と、トランジスタＭ３および第２ノードＮ２の間に接続される負荷抵抗Ｒ２とを備えている。そのため、第１発振電圧信号LO_VPおよび第２発振電圧信号LO_VMの振幅を、負荷抵抗Ｒ１およびＲ２により、所望する値に設定することができる。
【００３３】
また、各トランジスタＭ１〜Ｍ４のうち、飽和領域で動作するトランジスタは、トランジスタＭ１、Ｍ３だけである（トランジスタＭ２、Ｍ４は、スイッチ動作する）。つまり、第１電流出力端子Ｐipまたは第２電流出力端子Ｐimとグランドとの間において、飽和領域で動作するトランジスタは１つだけである。従って、発振器１は、第１発振電流信号LO_IPおよび第２発振電流信号LO_IMの供給先となる回路の電源電圧が低くなっても、上述した発振動作を行うことができる。つまり、本実施形態の発振器１は、比較的低い電圧でも動作可能である（低電圧動作が可能）と言える。
【００３４】
第１発振電圧信号LO_VPおよび第２発振電圧信号LO_VMは、例えば、次のような用途に用いることができる。すなわち、発振器１がＶＣＯとして構成される場合、第１発振電圧信号LO_VPおよび第２発振電圧信号LO_VMは、その発振周波数を所望する値に制御するＰＬＬシステムを構成するカウンタ回路に入力される。上記ＰＬＬシステムは、第１発振電圧信号LO_VPおよび第２発振電圧信号LO_VMと、水晶発振器などから与えられる基準発振電圧信号とに基づいて、ＬＣ回路２のインダクタＬ１またはキャパシタＣ１の値を変化させることにより、発振器１の発振周波数および位相をフィードバック制御するものである。また、第１発振電流信号LO_IPおよび第２発振電流信号LO_IMは、例えば、ミキサ回路などにおけるローカル信号として用いることができる。
【００３５】
（第２の実施形態）
以下、本発明の第２の実施形態について図２を参照しながら説明する。
図２に示すように、本実施形態の発振器１１は、第１の実施形態の発振器１に対し、負荷抵抗Ｒ１、Ｒ２が省かれている点が異なる。この場合、トランジスタＭ１のソースは、直接第１ノードＮ１に接続されている。従って、トランジスタＭ１、Ｍ２が、この順に、直列に接続されている。また、トランジスタＭ３のソースは、直接第２ノードＮ２に接続されている。従って、トランジスタＭ３、Ｍ４が、この順に、直列に接続されている。
【００３６】
このような構成の発振器１１は、第１の実施形態の発振器１と同様の動作により、ＬＣ回路２により定められる発振周波数を持つ２つの電圧信号（第１発振電圧信号LO_VPおよび第２発振電圧信号LO_VM）と、上記発振周波数を持つ２つの電流信号（第１発振電流信号LO_IPおよび第２発振電流信号LO_IM）とを出力する。
【００３７】
この場合、第１発振電流信号LO_IPおよび第２発振電流信号LO_IMの値（振幅）は、バイアス電圧Ｖdc1、トランジスタＭ１、Ｍ３の動作を表す物理定数（後述するＶth、β）により定まる。第１発振電流信号LO_IPおよび第２発振電流信号LO_IMの値は、トランジスタＭ１、Ｍ３の閾値電圧が互いに同一の値Ｖthであるとすると、下記（２）式により表される。ただし、トランジスタＭ２、Ｍ４のオン抵抗により生じる電位差およびトランジスタＭ１、Ｍ３のオーバードライブ電圧は無視している。なお、βは「（Ｗ／Ｌ）・μＣox」で表される物理定数である。ただし、Ｗはチャネル幅、Ｌはチャネル長、μは電子の移動度、Ｃoxは単位面積当たりのゲート酸化膜容量である。
LO_IP＝LO_IM＝（１／２）・β・（Ｖdc1−Ｖth）２            …（２）
【００３８】
また、第１発振電圧信号LO_VPおよび第２発振電圧信号LO_VMは、下記（３）式により表される。
LO_VP＝LO_VM＝Ｖdc1−Ｖth            …（３）
【００３９】
上記（２）および（３）式に示すように、発振器１１では、バイアス電圧Ｖdc1の値により、発振振幅（第１発振電流信号LO_IP、第２発振電流信号LO_IM、第１発振電圧信号LO_VPおよび第２発振電圧信号LO_VMの値）を任意の値に設定することができる。また、発振器１１では、発振振幅は、熱雑音（ノイズ）を発生する負荷抵抗Ｒ１、Ｒ２ではなく、バイアス電圧Ｖdc1およびトランジスタＭ１、Ｍ３の特性（閾値電圧）により定まる。従って、本実施形態の発振器１１によれば、第１の実施形態の発振器１に比べ、位相雑音特性が向上するという効果が得られる。
【００４０】
（第３の実施形態）
以下、本発明の第３の実施形態について図３を参照しながら説明する。
図３に示すミキサ回路２１（信号処理回路に相当）は、一般的な発振器としての機能と、一般的なダブルバランスミキサとしての機能とを、１つの回路として実現したものである。この場合、ミキサ回路２１は、外部から与えられる交流電圧信号（MIX_IP、MIX_IM）を発振器における発振周波数でミキシングし周波数変換して出力する。ミキサ回路２１は、発振器２２、キャパシタＣ２１、Ｃ２２（容量性素子に相当）、抵抗Ｒ２１、Ｒ２２などを備えている。
【００４１】
発振器２２は、基本的には、第１の実施形態の発振器１と同様の構成である。ただし、発振器２２は、発振器１に対し、トランジスタＭ１に代えてトランジスタＭ２１、Ｍ２２を備えている点、トランジスタＭ３に代えてトランジスタＭ２３、Ｍ２４を備えている点、バイアス回路３に代えてバイアス回路２３を備えている点などが異なる。トランジスタＭ２１〜Ｍ２４は、いずれもＮチャネル型のＭＯＳトランジスタである。
【００４２】
トランジスタＭ２１、Ｍ２２の各ソースは、共通に接続されるとともに、負荷抵抗Ｒ１を介して第１ノードＮ１に接続されている。トランジスタＭ２３、Ｍ２４の各ソースは、共通に接続されるとともに、負荷抵抗Ｒ２を介して第２ノードＮ２に接続されている。このように、本実施形態では、ソースを共通とした２つのトランジスタＭ２１、Ｍ２２により第１トランジスタが構成されるとともに、ソースを共通とした２つのトランジスタＭ２３、Ｍ２４により第３トランジスタが構成される。
【００４３】
トランジスタＭ２１、Ｍ２３の各ドレインは、共通に接続されるとともに、抵抗Ｒ２１を介して電源電圧Ｖddが供給される電源端子２４に接続されている。また、トランジスタＭ２１、Ｍ２３の共通接続されたドレインは、周波数変換された交流電圧信号MIX_OPを出力する出力端子Ｐ２１に接続されている。トランジスタＭ２２、Ｍ２４の各ドレインは、共通に接続されるとともに、抵抗Ｒ２２を介して電源端子２４に接続されている。また、トランジスタＭ２２、Ｍ２４の共通接続されたドレインは、周波数変換された交流電圧信号MIX_OMを出力する出力端子Ｐ２２に接続されている。
【００４４】
バイアス回路２３は、バイアス電圧Ｖdc2を生成する電圧源２５および抵抗Ｒ２３、Ｒ２４を備えている。バイアス電圧Ｖdc2の出力端子は、抵抗Ｒ２３、Ｒ２４の一方の端子にそれぞれ接続されている。抵抗Ｒ２３の他方の端子は、トランジスタＭ２１、Ｍ２４のゲートに接続されている。抵抗Ｒ２４の他方の端子は、トランジスタＭ２２、Ｍ２３のゲートに接続されている。
【００４５】
交流電圧信号MIX_IPが与えられる入力端子Ｐ２３には、キャパシタＣ２１の一方の端子が接続されている。キャパシタＣ２１の他方の端子は、トランジスタＭ２１、Ｍ２４のゲートおよび抵抗Ｒ２３の他方の端子に接続されている。交流電圧信号MIX_IPが与えられる入力端子Ｐ２４には、キャパシタＣ２２の一方の端子が接続されている。キャパシタＣ２２の他方の端子は、トランジスタＭ２２、Ｍ２３のゲートおよび抵抗Ｒ２４の他方の端子に接続されている。
【００４６】
なお、本実施形態では、キャパシタＣ２１、Ｃ２２により、交流電圧信号MIX_IP、MIX_IMを入力する入力部２６が構成されている。また、抵抗Ｒ２１、Ｒ２２および発振器２２を構成するトランジスタＭ２１〜Ｍ２４により、ミキサとしての機能を実現する（所望の信号処理を行う）信号処理部２７が構成されている。
【００４７】
上記構成において、発振器２２は、第１の実施形態における発振器１と同様の動作を行う。ただし、発振電流信号（第１発振電流信号LO_IPおよび第２発振電流信号LO_IM）を出力するトランジスタＭ２１〜Ｍ２４のゲートには、交流電圧信号MIX_IP、MIX_IMの交流成分に対しバイアス回路２３から出力されるバイアス電圧Ｖdc2の直流成分（直流バイアス）が加えられた信号が与えられている。
【００４８】
これにより、トランジスタＭ２１〜Ｍ２４のドレインには、第１発振電流信号LO_IPおよび第２発振電流信号LO_IMを、交流電圧信号MIX_IP、MIX_IMにより変化させた電流が流れる。そして、トランジスタＭ２１〜Ｍ２４のドレインに流れる電流が抵抗Ｒ２１、Ｒ２２によりＩ／Ｖ変換され、出力端子Ｐ２１から交流電圧信号MIX_OPが出力されるとともに、出力端子Ｐ２２から交流電圧信号MIX_OMが出力される。
【００４９】
以上説明した本実施形態の構成によれば、電力消費量および回路規模を一層削減する効果が得られる。すなわち、本実施形態では、トランジスタＭ２１〜Ｍ２４は、発振信号（第１発振電流信号LO_IPおよび第２発振電流信号LO_IM）を出力する機能と、発振信号に交流電圧信号MIX_IP、MIX_IMを混合する機能との双方において用いられる。すなわち、本来、別々の回路により実現する２つの機能を１つの回路により実現している（共用化している）ため、その分だけ、さらなる電力消費量および回路規模の削減効果が得られる。
【００５０】
また、各トランジスタＭ２、Ｍ４およびＭ２１〜Ｍ２４のうち、飽和領域で動作するトランジスタは、トランジスタＭ２１〜Ｍ２４だけである（トランジスタＭ２、Ｍ４は、スイッチ動作する）。従って、電源端子２４からグランドへと至るそれぞれの経路において、飽和領域で動作するトランジスタは１つだけとなる。そのため、ミキサ回路２１は、電源電圧Ｖddが低くなっても、上述した各動作を行うことができる。つまり、本実施形態のミキサ回路２１は、比較的低い電圧でも動作可能である（低電圧動作が可能）と言える。
【００５１】
（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
トランジスタＭ１〜Ｍ４およびＭ２１〜Ｍ２４は、Ｎチャネル型のＭＯＳトランジスタに限らずともよく、Ｐチャネル型のＭＯＳトランジスタ、バイポーラトランジスタなど、種々のトランジスタを用いることができる。
ＬＣ回路２は、図１〜図３に示す構成に限らずともよく、発振器において通常用いられる他の構成であってもよい。
【００５２】
第１の実施形態および第２の実施形態において、第１トランジスタおよび第３トランジスタは、単一の素子（トランジスタＭ１およびＭ３）による構成に限らず、複数の素子による構成でもよい。すなわち、第１ノードＮ１側の主端子（ソース）が共通接続された複数のトランジスタにより、第１トランジスタを構成してもよい。また、第２ノードＮ２側の主端子（ソース）が共通接続された複数のトランジスタにより、第３トランジスタを構成してもよい。このようにすれば、第１発振電流信号および第２発振電流信号を複数出力することができるため、それらを利用する回路およびシステムの適用範囲が広がるという効果が得られる。
【符号の説明】
【００５３】
図面中、１、１１、２２は発振器、２はＬＣ回路、３、２３はバイアス回路、２１はミキサ回路（信号処理回路）、２６は入力部、２７は信号処理部、Ｃ２１、Ｃ２２はキャパシタ（容量性素子）、Ｍ１、Ｍ２１、Ｍ２２は第１トランジスタ、Ｍ２は第２トランジスタ、Ｍ３、Ｍ２３、Ｍ２４は第３トランジスタ、Ｍ４は第４トランジスタ、Ｎ１は第１ノード、Ｎ２は第２ノード、Ｐvpは第１電圧出力端子、Ｐvmは第２電圧出力端子、Ｐipは第１電流出力端子、Ｐimは第２電流出力端子、Ｒ１は負荷抵抗（第１負荷）、Ｒ２は負荷抵抗（第２負荷）を示す。
【図１】
2015082720.tif 000003
【図２】
2015082720.tif 000004
【図３】
2015082720.tif 000005