(57)【要約】【課題】簡便な方法で電極面の周辺部から漏れ出す光を減少させたフリップチップ実装用の半導体発光素子を提供する。【解決手段】サファイア基板１７の周囲に存在し、ＬＥＤ素子１０をウェハー３１から切り出す際の切りしろとなったストリートライン２３の上に、遮光部材として金属膜１１，１２を配置した。金属膜１１，１２はスリット１８で４分割している。また金属膜１１，１２は、ｐ側及びｎ側の突起電極１３，１４のアンダーバンプメタル層である金属膜２２と等しい材料からなっている。【選択図】図２
2015188109.tif 000002
【特許請求の範囲】
【請求項１】
透明絶縁基板上に形成された半導体層と、前記半導体層の周囲にウェハーから切り出す際の切りしろになったストリートラインとを備える半導体発光素子において、
前記ストリートライン上に金属膜を備えた遮光部材を有し、
前記半導体層を被覆する第１保護膜と、前記第１保護膜上に形成される中間配線と、前記第１保護膜及び前記中間配線を被覆する第２保護膜と、前記第２保護膜上に形成される突起電極を備え、
前記第１保護膜の開口部で前記半導体層と前記中間配線が接続し、前記第２保護膜の開口部で前記中間配線と前記突起電極が接続し、
前記金属膜が前記中間配線と等しい材料からなっている
ことを特徴とする半導体発光素子。
【請求項２】
前記金属膜は少なくとも２分割していることを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記金属膜はアルミニウムからなる反射層を含んでいることを特徴とする請求項１又は２に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフリップチップ実装用の半導体発光素子及びその製造方法に関する。
【背景技術】
【０００２】
ウェハーから切り出した半導体発光素子（以下特に断らない限りＬＥＤ素子と呼ぶ）は、回路基板やリードフレームに実装しパッケージ化したり（以下ＬＥＤ素子をパッケージ化したものをＬＥＤ装置と呼ぶ）、直接的にマザー基板に実装したりする。サファイア基板のような透明絶縁基板に半導体層を備えるＬＥＤ素子の場合、ＬＥＤ素子の電極と回路基板の電極とを導電接続するとき、ＬＥＤ素子の電極面を回路基板と反対側に向けワイヤボンディングを使うフェイスアップ実装か、ＬＥＤ素子の電極面と回路基板とを対向させて実装するフリップチップ（フェイスダウンとも呼ばれる）実装を採用する。このフリップチップ実装は、フェイスアップ実装にくらべ、ＬＥＤ素子と回路基板の電極同士が直接的に接続していることやワイヤのように陰になる部材がないことから、熱伝導率や発光効率が高いという特徴がある。
【０００３】
一般にＬＥＤ装置は、半導体層から出射し回路基板に向う光を反射し回路基板と反対側に向け発光効率を向上させている。特にフリップチップ実装用のＬＥＤ素子では、反射層を素子に形成することが多い。反射層は、半導体層の製造プロセス内で連続して形成する場合と、接続用の電極の製造プロセス内で形成する場合がある。前者のプロセスは、真空装置内での処理を中心に比較的に薄い膜を積層し、発光素子としての一定の機能と信頼性を確保できるまでの工程であり、反射層と発光層とを平面的に同じ形状で積層することが多い。後者のプロセスは、電解メッキや塗布など大気中の処理を中にして、比較的に厚い膜により接続対象とする基板にあわせて接続用の電極を形成する工程であり、反射層と接続用の電極とを同じ形状で積層することが多い。
【０００４】
例えば特許文献１の図１には、サブマウント１３（回路基板）上に半導体発光素子１１（ＬＥＤ素子）がフリップチップ実装されている様子が示され、図２には半導体発光素子１１がｐ型電極２６（接続用の電極）に反射層を含む様子が示されている。半導体発光素子１１のｐ型電極２６は、ｐ型ＧａＮ層２４側から、オーミック接続用のＮｉ層３２、バリア用のＭｏ層３３、高反射層となるＡｌ層３４、バリア用のＴｉ層３５、オーバーコート用のＡｕ層３６が積層している。ＩｎＧａＮ活性層２２（発光層）からｐ型電極２６に向かって出射した光線は、Ａｌ層３４で反射してサファイア基板２０側に向い半導体発光素子１１から出射する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２６３９２号公報  （図１、図２）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら特許文献１に示された半導体発光素子１１は、たとえＡｌ層３４でサブマウント１３側に向う光をサファイア基板２０側に反射したとしても、半導体発光素子１１の電極面においてｎ型電極２５及びｐ型電極２６のない領域から光が漏れ出してしまう。半導体発光素子１１は前述の反射層が接続用の電極と同じ形状で積層するＬＥＤ素子に属するものであるが、これと同様に前述の反射層が発光層と同じ形で積層する構成のＬＥＤ素子も電極面の周囲、すなわち反射層または接続電極のない領域から光が漏れ出してしまう。このように電極面の周辺部から光が洩れ出すとフリップチップ実装の場合、実装面に
沿って強い発光が現れ好ましくない状況になることがある。
【０００７】
そこで本発明は、上記の課題に鑑みてなされたものであり、簡便な構造及び方法で電極面の周辺部から漏れ出す光を減少させる半導体発光素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため本発明の半導体発光素子は、透明絶縁基板上に形成された半導体層と、前記半導体層の周囲にウェハーから切り出す際の切りしろになったストリートラインとを備える半導体発光素子において、
前記ストリートライン上に金属膜を備えた遮光部材を有し、
前記半導体層を被覆する第１保護膜と、前記第１保護膜上に形成される中間配線と、前記第１保護膜及び前記中間配線を被覆する第２保護膜と、前記第２保護膜上に形成される突起電極を備え、
前記第１保護膜の開口部で前記半導体層と前記中間配線が接続し、前記第２保護膜の開口部で前記中間配線と前記突起電極が接続し、
前記金属膜が前記中間配線と等しい材料からなっている
ことを特徴とする。
【０００９】
本発明の半導体発光素子は周辺部をストリートラインで囲まれている。このストリートラインは半導体発光素子をウェハーから切り出す際の切りしろとなったものである。ストリートライン上に遮光部材を配置すると、発光層から電極面に向かう光線のうち周囲に達したものが遮光部材により電極面側に出射することを阻止される。
【００１０】
前記金属膜は少なくとも２分割していることが好ましい。
【００１１】
前記金属膜はアルミニウムからなる反射層を含んでいても良い。
【００１２】
電解メッキ法で形成した接続用の突起電極を備え、前記金属膜が前記突起電極のアンダーバンプメタル層と等しい材料からなっていても良い。
【００１３】
上記目的を達成するため本発明の半導体発光素子の製造方法は、透明絶縁基板上に形成された半導体層と、周囲に半導体発光素子をウェハーから切り出す際の切りしろとなったストリートラインとを備える半導体発光素子の製造方法において、
前記半導体発光素子が連結して配列したウェハーを準備する準備工程と、
前記ウェハーの前記ストリートラインに遮光部材を配置する遮光部材配置工程と、
前記ストリートラインに沿って前記ウェハーを切断し、前記半導体発光素子に個片化する個片化工程とを備えることを特徴とする。
【００１４】
半導体発光素子の製造工程は、半導体層を形成するプロセスと接続用の電極を形成するプロセスに大きく二分される。前者のプロセスは、真空装置内での処理を中心に比較的薄い膜を積層し、発光素子としての一定の機能と信頼性を確保できるまでの工程であり、電気的接続をとるための開口部を備えた保護膜を形成して完了する。後者のプロセスは、電解メッキや塗布など大気中の処理を中心として、比較的厚い膜により接続対象とする基板にあわせて接続用の電極を形成する工程であり、最後にウェハーを切断し半導体発光素子に個片化する。本発明の半導体発光素子の製造方法では後者のプロセスのなかで遮光部材をストリートライン上に配置しているので取扱が簡便化する。
【００１５】
前記遮光部材配置工程が、
共通電極膜を前記ウェハーに形成する共通電極膜形成工程と、
突起電極を形成する領域に開口部を備えた第１のレジスト膜を前記共通電極膜上に形成する第１レジスト膜形成工程と、
電解メッキ法により前記突起電極を形成するメッキ工程と、
前記レジスト膜を剥離した後、前記ストリートライン上に第２のレジスト膜を形成する第２レジスト膜形成工程と、
前記突起電極と前記第２のレジスト膜をエッチチングマスクとして前記共通電極膜をパターニングする共通電極パターニング工程と
を備えていても良い。
【００１６】
前記遮光部材配置工程が、
中間配線と前記ストリートライン上に配置する金属膜を同時に形成する中間配線パターニング工程と、
前記中間配線と接続する突起電極を形成する突起電極形成工程と
を備えていても良い。
【発明の効果】
【００１７】
以上のように本発明の半導体発光素子及びその製造方法で得られる半導体発光素子は、簡便な構造及び方法でストリートライン上に遮光部材を配置できるため周辺部からの光漏れが減少する。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１実施形態におけるＬＥＤ素子の底面図。
【図２】図１に示したＬＥＤ素子の断面図。
【図３】図１に示したＬＥＤ素子の製造工程の説明図。
【図４】図１に示したＬＥＤ素子の製造工程の説明図。
【図５】本発明の第２実施形態におけるＬＥＤ素子の底面図。
【図６】図５に示したＬＥＤ素子の断面図。
【図７】図５に示したＬＥＤ素子の断面図。
【図８】図５に示したＬＥＤ素子の製造工程の説明図。
【図９】図５に示したＬＥＤ素子の製造工程の説明図。
【発明を実施するための形態】
【００１９】
以下、添付図１〜９を参照して本発明の好適な実施形態について詳細に説明する。なお図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。また説明のため部材の縮尺は適宜変更している。さらに特許請求の範囲に記載した発明特定事項との関係をカッコ内に記載している。
（第１実施形態）
添付図１〜４を参照して本発明の第１実施形態を詳細に説明する。図１は本実施形態のＬＥＤ素子１０（半導体発光素子）の電極面を示す底面図である。ＬＥＤ素子１０の電極面にはｐ側突起電極１３とｎ側突起電極１４がある。ＬＥＤ素子１０の電極面の周囲には金属膜１１，１２（遮光部材）が存在する。金属膜１１と金属膜１２は四つのスリット１８で分離している。なお金属膜１２はｎ側突起電極１４と接続している。またスリット１８からはサファイア基板１７（透明絶縁基板）が見える。ｐ側突起電極１３はｐ型半導体層１５の占める領域内にあり、ｐ型半導体層１５の端部は金属膜１１で覆われている。図中、ｐ型半導体層１５の右上隅に切りかけ部があり、ここからｎ型半導体層１６が露出している。ｎ型半導体層１６には金属膜１２の一部とｎ側突起電極１４が積層している。なお図１では保護膜２１（図２参照）を図示していない。
【００２０】
図２によりＬＥＤ素子１０の積層構造を説明する。図２は図１のＡＡ線に沿って描いたＬＥＤ素子１０の断面図である。ｐ型半導体層１５上にｎ型半導体層１６とサファイア基
板１７が積層している。ｐ型半導体層１５及びｎ型半導体層１６の露出部は保護膜２１で被覆されている。保護膜２１は２個の開口部があり、ｐ型半導体層１５が保護膜２１から露出する開口部では金属膜２２（アンダーバンプメタル層）を介してｐ側突起電極１３が接続している。同様にｎ型半導体層１６が保護膜２１から露出する開口部では金属膜１２の一部（アンダーバンプメタル層）を介してｎ側突起電極１４が接続している。
【００２１】
金属膜１１は、サファイア基板１７表面が現れたストリートライン２３を覆い、さらに保護膜２１を介してｐ型半導体層１５の端部を覆っている。なお図１で省略していた保護膜２１を図２では描き加えたため、金属膜１１の右端とｐ型半導体層１５の左端が水平方向で一致するようになっているが、実際のＬＥＤ素子１０では保護膜２１とｐ型半導体層１５の端部は重なる。またストリートライン２３はＬＥＤ素子１０をウェハーから切り出す際の切りしろの残りであり、幅が１０〜１５μｍ程度である。同様に金属膜１２の一部はサファイア基板１７の表面が現れたストリートライン２３を覆い、さらに保護膜２１を介してｎ型半導体層１６の端部を覆っている。
【００２２】
サファイア基板１７は透明絶縁基板であり厚さが８０〜１２０μｍである。ｎ型半導体層１６はＧａＮバッファ層とｎ型ＧａＮ層からなり厚さが５μｍ程度である。ｐ型半導体層１５は、反射や原子拡散防止などさまざまな機能に対応する金属多層膜とｐ型ＧａＮ層からなり厚みが１μｍ程度である。図示していないが発光層はｐ型半導体層１５とｎ型半導体層１６の境界部にあり、平面形状はｐ型半導体層１５とほぼ等しい。保護膜２１はＳｉＯ２やポリイミドからなり厚さが数１００ｎｍ〜１μｍ程度である。ｐ側突起電極１３及びｎ側突起電極１４はＡｕ又はＣｕをコアとするバンプであり、厚さが１０〜３０μｍである。金属膜１１，１２，２２は、図の上側から高反射金属であるＡｌ層、ＴｉＷ層とＡｕ層が積層している。Ａｌ層、ＴｉＷ層及びＡｕ層は厚さがそれぞれ１００ｎｍ程度である。
【００２３】
図３と図４により本実施形態のＬＥＤ素子１０の製造工程を説明する。図３，４はＬＥＤ素子１０の製造工程の説明図であり、（ａ）〜（ｇ）は各工程の特徴的な状態におけるウェハー３１の電極面又はＬＥＤ素子５０の電極面を示している。
【００２４】
（ａ）は、ＬＥＤ素子１０が連結して配列したウェハー３１を準備する準備工程であり、サファイア基板１７上にｐ型半導体層１５及びｎ型半導体層１６からなる半導体層が島状に形成されている様子を示している。なお一枚のウェハー３１には数万個のＬＥＤ素子１０が配列するが、図３，４では説明のため２個だけを示している。ウェハー３１は、サファイア基板１７上にｐ型半導体層１５及びｎ型半導体層１６からなる半導体層を備え、さらにその上に突起電極を形成する領域が開口した保護膜２１（図２参照）を備えている。このウェハー３１は、洗浄液、純水、ブラシなどで洗われる。
【００２５】
（ｂ）は、電解メッキ用の共通電極膜３２をウェハー３１に形成する共通電極膜形成工程であり、ウェハー３１の全面に共通電極膜３２が形成された状態を示している。共通電極膜３２は、パターニング後金属膜１１，１２，２２になるので、前述のようにＡｌ層、ＴｉＷ層、Ａｕ層からなる。そこでまずウェハー３１の全面にＡｌ層をスパッタリング法で形成し、同様にＴｉＷ層、Ａｕ層もスパッタリング法で形成する。
【００２６】
（ｃ）は、ｐ側及びｎ側の突起電極１３，１４を形成する領域に開口部を備えた第１のレジスト膜３３を共通電極膜３２上に形成する第１レジスト膜形成工程であり、第１のレジスト膜３３に開口部が形成された状態を示している。図中、開口部からは共通電極膜３２が露出している。まず回転塗布法によりウェハー３１表面全体にレジスト材料を塗布してから熱処理を行う。続いてｐ側及びｎ側の突起電極１３，１４を形成する領域が透明なマスクを使ってレジスト材料を露光・現像し開口部を形成する。
【００２７】
（ｄ）は、電解メッキ法によりｐ側及びｎ側の突起電極１３，１４を形成するメッキ工程であり、開口部においてｐ側及びｎ側の突起電極１３，１４が形成された状態を示している。ウェハー３１を金又は銅メッキ液に浸潤させ、Ａｌ層，ＴｉＷ層，Ａｕ層からなる共通電極膜３２をマイナス側にしてメッキ液に電流を流し、ｐ側及びｎ側の突起電極１３，１４を成長させる。ここでｐ側及びｎ側の突起電極１３，１４を第１のレジスト膜３３よりも薄くしておき、ｐ側及びｎ側の突起電極１３，１４の上面にスパッタ法で厚さが１〜２μｍ程度の金錫共晶層を形成しても良い。
【００２８】
（ｅ）は、第１のレジスト膜３３を剥離した後、ストリートライン２３（図２参照）上に第２のレジスト膜３４を形成する第２レジスト膜形成工程であり、第２のレジスト膜３４がストリートライン２３上に配置された様子を示している。なお金錫共晶層を形成していれば、第１のレジスト膜３３を除去したときにｐ側及びｎ側の突起電極１３，１４上に金錫共晶層が残る。第１のレジスト膜３３を除去したらアルコールや純水で洗浄しスピン乾燥し、その後、スリット１８形成領域を除くストリートライン２３上及びその周辺部に第２のレジスト膜３４を配置する。
【００２９】
（ｆ）は、ｐ側及びｎ側の突起電極１３，１４と第２のレジスト膜３４をエッチチングマスクとして共通電極膜３２をパターニングする共通電極パターニング工程であり、金属膜１１，１２が見える状態を示している。まずヨウ素系のエッチング液で共通電極膜３２のＡｕ層を除去し、引き続き過酸化水素水でＴｉＷ層を除去し、次に酢酸系のエッチング液でＡｌ層を除去する。最後に第２のレジスト膜３４を除去する。この結果、ｐ側及びｎ側の突起電極１３，１４の下と周辺部に金属膜１１，１２，２２（ｐ側及びｎ側の突起電極１３，１４の下の金属膜２２，１２（アンダーバンプメタル層）は図２参照）が残る。
【００３０】
（ｇ）は、ストリートライン２３に沿ってウェハー３１を切断し、ＬＥＤ素子１０に個片化する個片化工程であり、連結していたＬＥＤ素子１０が分離した状態を示している。切断はダイサー等を使用する。
【００３１】
ＬＥＤ素子１０ではストリートライン２３に設けた遮光部材が金属膜１１，１２であった。遮光部材はＬＥＤ素子１０の周辺部から洩れ出る光を遮れば良いので、金属膜に限られず、遮光性のある樹脂や絶縁物であっても良い。しかしながら遮光部材として金属を使うことにより加工しやすく、後述するように他の金属膜との兼用や反射機能の付加が行える。
【００３２】
ＬＥＤ素子１０では金属膜１１，１２にスリット１８を設けていた。前述のように遮光部材としては、ＬＥＤ素子１０の周辺部から洩れ出る光を遮れば良いのでスリット１８が無くても良い。しかしながら保護膜２１のピンホールによる金属膜１１とｐ型半導体層１５の短絡や、金属膜１１とｐ側突起電極１３との短絡などがあっても、スリット１８があればＬＥＤ素子１０全体としてｐｎ接合の短絡を回避することができる。
【００３３】
ＬＥＤ素子１０では金属膜１１，１２，２２がサファイア基板１７側にＡｌからなる反射層を備えていた。前述のように遮光部材としては、ＬＥＤ素子１０の周辺部から洩れ出る光を遮れば良いので、金属膜１１，１２が反射層を備えていなくても良い。しかしながら金属膜１１，１２，２２が反射層を備えることにより、金属膜１１，１２，２２に向かってくる光線をサファイア基板１７側に反射し輝度を向上させることができる。
【００３４】
ＬＥＤ素子１０では金属膜１２がｎ側突起電極１４と接続していた。前述のように遮光部材としては、ＬＥＤ素子１０の周辺部から洩れ出る光を遮れば良いので、金属膜１２をｎ側突起電極１４に接続しなくても良い。しかしながらｐ型半導体層１５には反射層が設
けられているのに対しｎ型半導体層１６の露出部には反射層がない。このため露出部から電極面側に向かう光が洩れたり、ｎ側突起電極１４で吸収されたりする。これに対し金属膜１２をｎ側突起電極１４と接続するようにしてｎ型半導体層１６の露出部を覆わせるようにすると、前述の光がサファイア基板１７側に戻るようになり、洩れ光による不具合も減り、さらに輝度が上昇する。
【００３５】
ＬＥＤ素子１０において金属膜１１，１２はもともとメッキ用共通電極膜３２であった。前述のように遮光部材としては、ＬＥＤ素子１０の周辺部から洩れ出る光を遮れば良いので、金属膜１２を共通電極膜３２から形成しなくても良い。しかしながら金属膜１１，１２として共通電極膜３２を使うことで製膜の回数が減り製造し易くなる。
【００３６】
ＬＥＤ素子１０では、ウェハー状態で半導体層が島状に分離していた。ウェハー状態でｎ型半導体層が分離していなくても、ｐ型半導体層が分離していれば切断時にｐ型半導体層とｎ型半導体層が短絡しないので良好なＬＥＤ素子が得られる。このようなＬＥＤ素子の電極面の周辺部、すなわちストリートライン上に遮光部材を設けても良い。しかしながら遮光部材に金属膜を使う場合、切断面でｎ型半導体層と金属膜の短絡が懸念される。これに対し半導体層を島状に形成し、半導体層の側面を保護膜で被覆すれば金属からなる遮光部材と半導体層との短絡が防げる。
（第２実施形態）
第１実施形態のＬＥＤ素子１０は、図１に示したようにｎ側突起電極１４が電極面の角部にあった。しかしながらＬＥＤ素子のサイズが大型化してくると電流分布の偏りをさけるためｎ型半導体層との電気的接続部を半導体層の中央部に移動したり、複数化したりすることがある。またＬＥＤ素子を直接的にマザー基板へ実装する場合、マザー基板の配線ピッチに適合するよう、層間絶縁膜や中間配線を使ってＬＥＤ素子の接続電極を配置し直すことがある。そこで第２実施形態として、ｎ型半導体層との電気的接続部が半導体層の中央部にあり、接続電極を配置しなおしたＬＥＤ素子５０を図５〜９を参照して説明する。
【００３７】
図５は本実施形態のＬＥＤ素子５０（半導体発光素子）の電極面を示す底面図である。ＬＥＤ素子５０の電極面にはｐ側突起電極５３とｎ側突起電極５４がある。ｐ側突起電極５３とｎ側突起電極５４は同じ大きさの接続電極であり、マザー基板の配線ピッチに適合する。ＬＥＤ素子５０の電極面の周囲には金属膜５１，５２（遮光部材）が存在する。金属膜５１と金属膜５２は二つのスリット５８で分離している。なお金属膜５１，５２は保護膜６２（図６，７参照）の下にあるが、位置関係を明確にするため図示した。
【００３８】
図６と図７によりＬＥＤ素子５０の積層構造を説明する。図６は図５のＢＢ線に沿って描いたＬＥＤ素子５０の断面図である。サファイア基板５７（透明絶縁基板）の下面にｎ型半導体層５６が形成され、さらにｎ型半導体層５６の下面に３分割されたｐ型半導体層５５が形成されている。なお三つのｐ型半導体層５５は平面的には接続しており、分断されている領域はｐ型半導体層５５の開口部である。この開口部でｎ型半導体層５６が露出している。ｐ型半導体層５５の下面並びにｐ型半導体層５５及びｎ型半導体層５６の側面は保護膜６１で覆われている。この保護膜６１は層間絶縁膜としても機能する。ｐ型半導体層５５の開口部でｎ型半導体層５６とｎ側の中間配線６５が接続している。中間配線６５は保護膜６２で覆われ、保護膜６２の開口部でｎ側突起電極５４と接続している。なお図６ではｐ側突起電極５３に電気的な接続はない。
【００３９】
金属膜５１はサファイア基板５７の表面が現れたストリートライン６３を覆い、さらに保護膜６１の外側からｐ型半導体層５５の端部を覆っている。なお図５で省略していた保護膜６１を図６では描き加えたため、金属膜５１の右端とｐ型半導体層５５の左端が水平方向で一致するようになっているが、実際のＬＥＤ素子５０では金属膜５１とｐ型半導体
層５５は重なっている。図の右側も同様に金属膜５２がストリートライン６３及びｐ型半導体層５５の端部を覆っている。
【００４０】
サファイア基板５７、ｐ型半導体層５５、ｎ型半導体層５６、保護膜６１、ｐ側突起電極５３及びｎ側突起電極５４の部材及び厚さは、ＬＥＤ素子１０のサファイア基板１７、ｐ型半導体層１５、ｎ型半導体層１６、保護膜２１、ｐ側突起電極１３及びｎ側突起電極１４と同じである。金属膜５１，５２は、ｎ側の中間配線６５と同じくＡｌからなり厚さは１μｍ程度である。
【００４１】
図７は図５のＣＣ線に沿って描いたＬＥＤ素子５０の断面図である。図６との違いはｐ型半導体層５５にｎ型半導体層５６が同じサイズで積層していることと、保護膜６１に３つの開口部があり、この開口部でｐ型半導体層５５がｐ側の中間配線６４と接続していることと、保護膜６２の開口部でｐ側の中間配線６４とｐ側突起電極５３が接続していることである。なお図７ではｎ側突起電極５４に電気的な接続はない。
【００４２】
図８と図９により本実施形態のＬＥＤ素子５０の製造工程を説明する。図８，９はＬＥＤ素子５０の製造工程の説明図であり、（ａ）〜（ｅ）は各工程の特徴的な状態におけるウェハー８１の電極面（ＬＥＤ５０素子の電極面に相当）を示している。
【００４３】
（ａ）は、ＬＥＤ素子５０が連結して配列したウェハー８１を準備する準備工程であり、サファイア基板５７上に島状に保護膜６１が形成されている様子を示している。なお一枚のウェハー８１には数万個のＬＥＤ素子５０が配列するが、図８，９では説明のためウェハー８１をＬＥＤ素子５０の１個分で示している。保護膜６１には複数の開口部８２，８３があり、開口部８２からはｐ型半導体層５５（図７参照）、開口部８３からはｎ型半導体層５６（図６参照）が露出している。保護膜６１の周囲にはサファイア基板５７が見える。
【００４４】
（ｂ）と（ｃ）は、複数の開口部８２が同じ電位になるように開口部８２間を低抵抗で接続するｐ側の中間配線６４と、複数の開口部８３が同じ電位になるように開口部８３間を低抵抗で接続するｎ側の中間配線６５と、並びにストリートライン６３上に金属膜５１，５２とを同時に形成する中間配線パターニング工程である。（ｂ）はウェハー８１全面にＡｌ層を形成した状態を示し、（ｃ）はｐ側及びｎ側の中間配線６４，６５、並びに金属膜５１，５２がパターニングされた状態を示している。Ａｌ層８４はスパッタ方で形成し、パターニングはホトリソグラフィ方で行う。なお（ｃ）では位置関係を明確にするため開口部８２，８３を点線で示した。
【００４５】
（ｄ）と（ｅ）は、ｐ側及びｎ側の中間配線６４，６５と接続するｐ側及びｎ側の突起電極５３，５４を形成する突起電極形成工程である。（ｄ）はウェハー８１に保護膜６２を形成してから保護膜６２に開口部８５，８６を形成した状態を示し、（ｅ）は保護膜６２上にｐ側及びｎ側の突起電極５３，５４を形成した状態を示している。保護膜６２はスパッタ法又は塗布法でウェハー８１全面にＳｉＯ２層又はポリイミド層を形成し、ホトリソグラフィ法で開口部８５，８６を形成する。（ｄ）では開口部８５からｐ側の中間配線６４の一部が露出し、同様に開口部８６からｎ側の中間配線６５の一部が露出している。ｐ側及びｎ側の突起電極５３，５４は電解メッキ法とホトリソグラフィ法を組合せて形成する。最後にストリートライン６３に沿ってウェハー８１を切断しＬＥＤ素子５０に個片化する。
【符号の説明】
【００４６】
１０，５０…ＬＥＤ素子（半導体発光素子）、
１１，１２，５１，５２…金属膜（遮光部材）、
１３，５３…ｐ側突起電極、
１４，５４…ｎ側突起電極、
１５，５５…ｐ型半導体層、
１６，５６…ｎ型半導体層、
１７，５７…サファイア基板（透明絶縁基板）、
１８，５８…スリット、
２１，６１，６２…保護膜、
２２…金属膜（アンダーバンプメタル層）、
２３，６３…ストリートライン、
３１，８１…ウェハー、
３２…共通電極膜、
３３…第１のレジスト膜、
３４…第２のレジスト膜、
６４…ｐ側の中間配線、
６５…ｎ側の中間配線、
８２，８３，８５，８６…開口部、
８４…Ａｌ層。
【図１】
2015188109.tif 000003
【図２】
2015188109.tif 000004
【図３】
2015188109.tif 000005
【図４】
2015188109.tif 000006
【図５】
2015188109.tif 000007
【図６】
2015188109.tif 000008
【図７】
2015188109.tif 000009
【図８】
2015188109.tif 000010
【図９】
2015188109.tif 000011