(57)【要約】      （修正有）【課題】高温時における出力トランジスタのリーク電流の影響を抑制することができ、かつ常温時には低消費電流化することができるリ−ク電流シンク回路を備えたボルテージレギュレータの提供する。【解決手段】基準電圧回路１０３が出力する基準電圧と、出力トランジスタが出力する出力電圧を分圧する分圧回路１０６が出力するフィードバック電圧との差を増幅して出力し、出力トランジスタのゲートを制御する誤差増幅回路１０４と、出力端子に接続され、常温時には動作せず、高温時のみ出力トランジスタからのリーク電流の影響を抑制するリーク電流シンク回路１０７と、を備える構成とした。【選択図】図１
2015082196.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧回路が出力する基準電圧と、出力トランジスタが出力する出力電圧を分圧する分圧回路が出力するフィードバック電圧と、の差を増幅して出力し、前記出力トランジスタのゲートを制御する誤差増幅回路と、
出力端子に接続され、温度検出手段と、前記温度検出手段の出力信号によって制御されるリーク電流を流すトランジスタと、を有し、常温時には動作せず、高温時のみ前記出力端子から前記出力トランジスタのリーク電流の影響を抑制するリーク電流シンク回路と、
を備えることを特徴とするボルテージレギュレータ。
【請求項２】
前記リーク電流シンク回路は、
前記温度検出手段が、
ゲートとソースがグラウンド端子に接続された第一のトランジスタと、
ゲートがグラウンド端子に接続され、ドレインが前記出力端子に接続され、ソースが前記第一のトランジスタのドレインに接続された第二のトランジスタと、を備え、
前記リーク電流を流すトランジスタが、
前記第二のトランジスタのソースの電圧に応じてオンオフする第三のトランジスタと、
前記第三のトランジスタに接続され、前記出力端子からリーク電量を流す第四のトランジスタと、を備え、
て構成されたことを特徴とする請求項１に記載のボルテージレギュレータ。
【請求項３】
前記第四のトランジスタは、ドレインが前記出力端子に接続され、ゲートとソースの間に抵抗が接続され、ゲートが前記第三のトランジスタのドレインに接続される事を特徴とする請求項２に記載のボルテージレギュレータ。
【請求項４】
前記第一のトランジスタは、トリミングにてトランジスタサイズを調整可能な事を特徴とする請求項２または３に記載のボルテージレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高温時に出力トランジスタのリーク電流を抑制し、かつ常温時に低消費電流化できるリ−ク電流シンク回路を備えたボルテージレギュレータの提供に関する。
【背景技術】
【０００２】
図６に、従来の出力トランジスタのリーク電流を抑制するボルテージレギュレータを示す。従来のボルテージレギュレータは、基準電圧回路１０３、差動増幅回路１０４、出力トランジスタ１０５、分圧回路１０６、リーク電流シンク回路１０７を備える。
【０００３】
差動増幅回路１０４は、基準電圧回路１０３の出力する基準電圧ＶＲＥＦ及び分圧回路１０６の出力するフィードバック電圧ＶＦＢを比較し、出力端子１０２の出力電圧ＶＯＵＴが所定の電圧を保持するように出力トランジスタ１０５のゲート電圧を制御する。
【０００４】
出力電圧ＶＯＵＴは、式（１）で示すように電源電圧に依存せず一定になる。
ＶＯＵＴ＝（ＲＳ＋ＲＦ）／ＲＳ×ＶＲＥＦ      ・・・（１）
ここで、ＲＳは抵抗１２２の抵抗値、ＲＦは抵抗１２１の抵抗値を示す。
【０００５】
出力端子１０２に負荷を接続していない状態または、軽負荷を接続している状態では、差動増幅回路１０４は、分圧回路１０６の出力を保つのに必要な電流のみ、または、その電流に軽負荷電流分を加算した電流を流せるように、出力トランジスタ１０５のゲート−ソース間電圧をほぼオフ状態に制御する。このとき、分圧回路１０６に流す電流Ｉｆｂは、理想的には式（２）となる。
Ｉｆｂ＝ＶＲＥＦ／ＲＳ    ・・・（２）
分圧回路１０６に流す電流Ｉｆｂを用いて出力電圧ＶＯＵＴを表現すると、式（３）となる。
ＶＯＵＴ＝（ＲＳ＋ＲＦ）×Ｉｆｂ      ・・・（３）
しかし、高温時では、出力トランジスタ１０５のリーク電流Ｉｌｅａｋが流れる。リーク電流Ｉｌｅａｋは、温度の増加に伴い指数的に増加するため無視ができなくなり、負荷を接続していない状態または、軽負荷を接続している状態では、最終的に分圧回路１０６に流れ込む。
【０００６】
よって、式（３）は、高温時には式（４）となる。
ＶＯＵＴ＝（ＲＳ＋ＲＦ）×（Ｉｆｂ＋Ｉｌｅａｋ）      ・・・（４）
従って、リーク電流Ｉｌｅａｋの影響により出力電圧ＶＯＵＴが上昇し、ボルテージレギュレータの正常に動作が出来なくなる。このため、デプレッション型ＮＭＯＳトランジスタ１１１とＮＭＯＳトランジスタ１１２で構成したリーク電流シンク回路１０７を用いて、リーク電流の影響を低減させる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−２２６４２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来のボルテージレギュレータは、常温時にもリーク電流シンク回路１０７に出力端子１０２から電流が流れるので、低消費電流化できないという課題があった。
【０００９】
本発明は、上記課題に鑑みてなされ、高温時における出力トランジスタのリーク電流の影響を抑制することができ、かつ常温時には低消費電流化することができるリ−ク電流シンク回路を備えたボルテージレギュレータの提供する。
【課題を解決するための手段】
【００１０】
従来の課題を解決するため、本発明のボルテージレギュレータは以下のような構成とした。
基準電圧回路が出力する基準電圧と、出力トランジスタが出力する出力電圧を分圧する分圧回路が出力するフィードバック電圧と、の差を増幅して出力し、出力トランジスタのゲートを制御する誤差増幅回路と、出力端子に接続され、温度検出手段と、温度検出手段の出力信号によって制御されるリーク電流を流すトランジスタと、を有し、常温時には動作せず、高温時のみ出力端子から出力トランジスタのリーク電流の影響を抑制するリーク電流シンク回路と、を備える構成とした。
【発明の効果】
【００１１】
本発明のリーク電流シンク回路を備えたボルテージレギュレータは、常温時は動作せず低消費電流化ができ、高温時には出力トランジスタからのリーク電流をシンクしリーク電流の影響を抑制することができる。また、リーク電流シンク回路を構成している素子をＮＭＯＳトランジスタとデプレッション型ＮＭＯＳトランジスタで揃えることでプロセスばらつきを抑えることが出来る。
【図面の簡単な説明】
【００１２】
【図１】第一の実施形態のボルテージレギュレータを示す回路図である。
【図２】第二の実施形態のボルテージレギュレータを示す回路図である。
【図３】第三の実施形態のボルテージレギュレータを示す回路図である。
【図４】第四の実施形態のボルテージレギュレータを示す回路図である。
【図５】第五の実施形態のボルテージレギュレータを示す回路図である。
【図６】従来のボルテージレギュレータを示す回路図である。
【発明を実施するための形態】
【００１３】
以下、本実施形態について図面を参照して説明する。
［第一の実施形態］
図１は、第一の実施形態のボルテージレギュレータを示す回路図である。第一の実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、リーク電流シンク回路１０７と、グラウンド端子１００と、電源端子１０１と、出力端子１０２で構成されている。基準電圧回路１０３は、デプレッション型ＮＭＯＳトランジスタ１３１とＮＭＯＳトランジスタ１３２で構成されている。分圧回路１０６は、抵抗１２１、１２２で構成されている。リーク電流シンク回路１０７は、デプレッション型ＮＭＯＳトランジスタ１１１及び１１５と、ＮＭＯＳトランジスタ１１２及び１１４と、インバータ１１３で構成されている。
【００１４】
デプレッション型ＮＭＯＳトランジスタ１３１は、ゲートとソースはＮＭＯＳトランジスタ１３２のゲートおよびドレインと差動増幅回路１０４の反転入力端子に接続され、ドレインは電源端子１０１に接続される。ＮＭＯＳトランジスタ１３２のソースはグラウンド端子１００に接続される。差動増幅回路１０４は、出力端子は出力トランジスタ１０５のゲートに接続され、非反転入力端子は抵抗１２１の一方の端子と抵抗１２２の一方の端子の接続点に接続される。出力トランジスタ１０５は、ソースは電源端子１０１に接続され、ドレインは出力端子１０２および抵抗１２１のもう一方の端子に接続される。抵抗１２２のもう一方の端子はグラウンド端子１００に接続される。デプレッション型ＮＭＯＳトランジスタ１１１は、ゲートはグラウンド端子１００に接続され、ドレインは出力端子１０２に接続され、ソースはＮＭＯＳトランジスタ１１２のドレインとインバータ１１３の入力端子に接続される。ＮＭＯＳトランジスタ１１２は、ゲートおよびソースはグラウンド端子１００に接続される。ＮＭＯＳトランジスタ１１４は、ゲートはインバータ１１３の出力に接続され、ドレインは出力端子１０２に接続され、ソースはデプレッション型ＮＭＯＳトランジスタ１１５のドレインに接続される。デプレッション型ＮＭＯＳトランジスタ１１５は、ゲートおよびソースはグラウンド端子１００に接続される。
【００１５】
次に、第一の実施形態のボルテージレギュレータの動作について説明する。
常温時は、ＮＭＯＳトランジスタ１１２により、出力端子１０２とグラウンド端子１００の間に電流は流れず、デプレッション型ＮＭＯＳトランジスタ１１１はチャネルが形成されている状態で起動するので、インバータ１１３の入力端子にＨｉｇｈが入力される。そして、インバータ１１３はＬｏｗを出力し、ＮＭＯＳトランジスタ１１４をオフさせる。このようにして、常温時にリーク電流シンク回路１０７は消費電流を流さない。
【００１６】
高温時は、デプレッション型ＮＭＯＳトランジスタ１１１は基板間に流れるリーク電流とＮＭＯＳトランジスタ１１２のオフリーク電流を流すため、インバータ１１３の入力端子の電圧は下がりＬｏｗが入力される。そして、インバータ１１３はＨｉｇｈを出力して、ＮＭＯＳトランジスタ１１４をオンさせ、デプレッション型ＮＭＯＳトランジスタ１１５に流せる電流分だけ、出力トランジスタ１０５からのリーク電流をシンクする。このようにして、高温時のみ出力トランジスタ１０５のリーク電流をシンクして、リーク電流の影響を抑制することができる。
【００１７】
なお、デプレッション型ＮＭＯＳトランジスタの閾値とＮＭＯＳトランジスタの閾値は、同じ装置で同じイオンを用い濃度を変えてインプラすることで、装置のバラツキにより閾値がばらついた時は同様の方向へばらつきプロセスばらつきを抑えることが可能になる。
また、基準電圧回路１０３は、本発明の動作を満たすものであれば構成を限定されるものでなく、どのような構成であってもよい。
【００１８】
また、図示はしないが、デプレッション型ＮＭＯＳトランジスタ１１１のソースとＮＭＯＳトランジスタ１１２のソースの間に、少なくとも１つ以上のゲートとドレインを接続したデプレッション型ＮＭＯＳトランジスタを直列に接続してもよい。
また、インバータ１１３の電源端子は、電源端子１０１または出力端子１０２のどちらに接続してもよい。
【００１９】
以上により、第一の実施形態のボルテージレギュレータは、常温時にリーク電流シンク回路１０７を動作させず低消費電流化ができ、かつ高温時にリーク電流シンク回路１０７を動作させ出力トランジスタ１０５のリーク電流をシンクして、リーク電流の影響を抑制することができる。
【００２０】
また、リーク電流シンク回路１０７を構成している素子をデプレッション型ＮＭＯＳトランジスタとＮＭＯＳトランジスタで揃えることでプロセスばらつきを抑えることが出来る。
【００２１】
［第二の実施形態］
図２は、第二の実施形態のボルテージレギュレータを示す回路図である。図１との違いは、ＮＭＯＳトランジスタ１１４のドレインがデプレッション型ＮＭＯＳトランジスタ１１６のソースに接続され、デプレッション型ＮＭＯＳトランジスタ１１６のゲートがグラウンド端子１００接続され、ドレインが出力端子１０２に接続された点である。このような構成でも第一の実施形態と同様に動作させることができる。
【００２２】
なお、図示はしないがデプレッション型ＮＭＯＳトランジスタ１１１のゲートをソースに接続しても同様に動作させることができる。また、基準電圧回路１０３は本発明の動作を満たすものであれば構成を限定されるものでなくどのような構成であってもよい。
【００２３】
以上により、第二の実施形態のボルテージレギュレータは、常温時にリーク電流シンク回路１０７を動作させず低消費電流化ができ、かつ高温時にリーク電流シンク回路１０７を動作させリーク電流をシンクしてリーク電流の影響を抑制することができる。また、リーク電流シンク回路１０７を構成している素子をデプレッション型ＮＭＯＳトランジスタとＮＭＯＳトランジスタで揃えることでプロセスばらつきを抑えることが出来る。
【００２４】
［第三の実施形態］
図３は、第三の実施形態のボルテージレギュレータを示す回路図である。図２との違いは、デプレッション型ＮＭＯＳトランジスタ１１６のソースとＮＭＯＳトランジスタ１１４のドレインの間に抵抗１１８が挿入され、デプレッション型ＮＭＯＳトランジスタ１１６のゲートがＮＭＯＳトランジスタ１１４のドレインに接続された点である。
【００２５】
次に、第三の実施形態のボルテージレギュレータの動作について説明する。
常温時は、ＮＭＯＳトランジスタ１１２により、出力端子１０２とグラウンド端子１００の間に電流は流れず、デプレッション型ＮＭＯＳトランジスタ１１１はチャネルが形成されている状態で起動するので、インバータ１１３の入力端子にＨｉｇｈが入力される。そして、インバータ１１３はＬｏｗを出力し、ＮＭＯＳトランジスタ１１４をオフさせる。このようにして、常温時にリーク電流シンク回路１０７は消費電流を流さない。
【００２６】
高温時は、デプレッション型ＮＭＯＳトランジスタ１１１は、基板間に流れるリーク電流とＮＭＯＳトランジスタ１１２のオフリーク電流を流すため、インバータ１１３の入力端子の電圧は下がりＬｏｗが入力される。そして、インバータ１１３はＨｉｇｈを出力して、ＮＭＯＳトランジスタ１１４をオンさせ、デプレッション型ＮＭＯＳトランジスタ１１６に流せる電流分だけ、出力トランジスタ１０５からのリーク電流をシンクする。このようにして、高温時のみリーク電流をシンクしリーク電流の影響を抑制することができる。そして、シンクする電流量は抵抗１１８をトリミングすることで調整され、リーク電流の影響を更に高精度に抑制する事ができる。
【００２７】
なお、抵抗１１８の代わりに、ゲートとドレインを接続した非飽和で動作するデプレッション型ＮＭＯＳトランジスタを直列に接続してもよい。
また、基準電圧回路１０３は、本発明の動作を満たすものであれば構成を限定されるものでなくどのような構成であってもよい。
【００２８】
以上により、第三の実施形態のボルテージレギュレータは、常温時にリーク電流シンク回路１０７を動作させず低消費電流化ができ、かつ高温時にリーク電流シンク回路１０７を動作させリーク電流をシンクしてリーク電流の影響を抑制することができる。また、抵抗１１８をトリミングする事でリーク電流の影響を更に高精度に抑制する事ができる。
【００２９】
［第四の実施形態］
図４は、第四の実施形態のボルテージレギュレータを示す回路図である。図１との違いは、ＮＭＯＳトランジスタ１１４をＰＭＯＳトランジスタ１１９に変更し、インバータ１１３を削除してＰＭＯＳトランジスタ１１９のゲートにＮＭＯＳトランジスタ１１２のドレインを接続した点である。
【００３０】
次に、第四の実施形態のボルテージレギュレータの動作について説明する。
常温時は、ＮＭＯＳトランジスタ１１２により、出力端子１０２とグラウンド端子１００の間に電流は流れず、デプレッション型ＮＭＯＳトランジスタ１１１はチャネルが形成されている状態で起動するので、ＰＭＯＳトランジスタ１１９のゲートにＨｉｇｈが入力され、ＰＭＯＳトランジスタ１１９をオフさせる。このようにして、常温時にリーク電流シンク回路１０７は消費電流を流さない。
【００３１】
高温時は、デプレッション型ＮＭＯＳトランジスタ１１１は、基板間に流れるリーク電流とＮＭＯＳトランジスタ１１２のオフリーク電流を流すため、ＰＭＯＳトランジスタ１１９のゲートの電圧は下がりＰＭＯＳトランジスタ１１９をオンさせる。そして、デプレッション型ＮＭＯＳトランジスタ１１５に流せる電流分だけ、出力トランジスタ１０５からのリーク電流をシンクする。このようにして、高温時のみリーク電流をシンクしリーク電流の影響を抑制することができる。ＮＭＯＳトランジスタ１１２からの信号をＰＭＯＳトランジスタ１１９のゲートで直接受けることで、温度増加に伴いオフリーク電流が増加し、ＰＭＯＳトランジスタ１１９ゲート−ソース間電圧が開き、非飽和状態からシンクする電流を流すことができる。よって、温度がより低い状態からリーク電流を少しずつシンクすることができる。また、素子数が減るため面積も小さくすることができる。
【００３２】
なお、基準電圧回路１０３は本発明の動作を満たすものであれば構成を限定されるものでなくどのような構成であってもよい。
以上により、第四の実施形態のボルテージレギュレータは、常温時にリーク電流シンク回路１０７を動作させず低消費電流化ができ、かつ高温時にリーク電流シンク回路１０７を動作させリーク電流をシンクしてリーク電流の影響を抑制することができる。
【００３３】
図５は、本発明のボルテージレギュレータの他の例を示す回路図である。図１との違いは、ＮＭＯＳトランジスタ２０１、２０２とヒューズ２０３、２０４を追加した点である。
【００３４】
ＮＭＯＳトランジスタ２０１は、ゲート及びソースはグラウンド端子１００に接続され、ドレインはヒューズ２０３の一方の端子に接続される。ヒューズ２０３のもう一方の端子はインバータ１１３の入力端子に接続される。ＮＭＯＳトランジスタ２０２は、ゲート及びソースはグラウンド端子１００に接続され、ドレインはヒューズ２０４の一方の端子に接続される。ヒューズ２０４のもう一方の端子はインバータ１１３の入力端子に接続される。他は図１と同様である。
【００３５】
図５に示したボルテージレギュレータは、ヒューズ２０３、２０４をトリミングする事でリーク電流シンク回路１０７と出力トランジスタ１０５の同一温度時に流れるリーク電流を最適値にすることができ、出力トランジスタ１０５からのリーク電流をシンクする温度を調整することができる。
【００３６】
なお、ＮＭＯＳトランジスタ２０１、２０２、１１２は３個並列に接続したが、３個に限定するものではなく、３個以上を並列に接続しても良い。また、図５に示した構成は、図２から図４に示した回路に構成されても、同様の効果を奏する。
【００３７】
以上説明したように、本発明のボルテージレギュレータは、常温時にリーク電流シンク回路１０７を動作させず低消費電流化ができ、かつ高温時にリーク電流シンク回路１０７を動作させ出力トランジスタ１０５からのリーク電流をシンクして、リーク電流の影響を抑制することができる。
【符号の説明】
【００３８】
１００  グラウンド端子
１０１  電源端子
１０２  出力端子
１０３  基準電圧回路
１０４  差動増幅回路
１０５  出力トランジスタ
１０６  分圧回路
１０７  リーク電流シンク回路
【図１】
2015082196.tif 000003
【図２】
2015082196.tif 000004
【図３】
2015082196.tif 000005
【図４】
2015082196.tif 000006
【図５】
2015082196.tif 000007
【図６】
2015082196.tif 000008