(57)【要約】【課題】複数のレシーバを設ける構成においても、暗電流（待機電流）を低減することができる通信回路装置を提供する【解決手段】複数の通信経路ＬＩＮ１〜ＬＩＮ３からの入力信号を、一つの起動回路６により受信できるようにする。レベルシフト回路９により信号を受信すると、起動用コンパレータ１０にて起動信号Ｓｗを出力する。また、カレントミラー回路部１１により入力された通信経路を識別して識別信号を出力する。識別回路８は、識別信号が入力されると起動信号が入力されたタイミングで対応する選択信号を出力し、制御回路５に与える。制御回路５は、スタンバイ信号を出力して受信用コンパレータ１２を起動して入力信号を受信する。これにより、入力信号を受信する前には３つの受信用コンパレータ１２の暗電流の発生を抑制でき、起動用コンパレータ１０の暗電流だけに低減できる。【選択図】図１
2015032998.tif 000002
【特許請求の範囲】
【請求項１】
複数の通信バス（ＬＩＮ１〜ＬＩＮ３）のそれぞれに対応して入力信号を受ける複数のレベルシフト回路（９）と、
前記複数のレベルシフト回路のいずれかに入力信号があるときにその入力信号レベルが閾値レベルを超えるときに起動信号を生成する起動用比較回路（１０）と、
前記複数のレベルシフト回路にそれぞれ設けられ、入力信号があるときにその入力電流を電圧信号に変換して識別信号として出力する複数の入力電流電圧変換回路（１９）と、
前記複数の入力電流電圧変換回路から出力される前記識別信号に基いて前記複数の通信バスのうちから前記入力信号を受けた通信バスを識別する識別回路（８）と
を備えたことを特徴とする通信回路装置。
【請求項２】
請求項１に記載の通信回路装置において、
前記起動用比較回路により生成される前記起動信号を入力してタイマ動作を実行し所定のタイマ時間経過後に遅延された起動信号として出力する起動用タイマ回路（７、７６）を設けたことを特徴とする通信回路装置。
【請求項３】
請求項１または２に記載の通信回路装置において、
前記入力電流電圧変換回路は、前記レベルシフト回路に設けられたカレントミラー回路（１９）であることを特徴とする通信回路装置。
【請求項４】
請求項１または２に記載の通信回路装置において、
前記入力電流電圧変換回路は、前記レベルシフト回路の通電経路に設けられた抵抗（８６）の電圧をレベル変換する回路であることを特徴とする通信回路装置。
【請求項５】
請求項２から４のいずれか一項に記載の通信回路装置において、
前記識別回路は、前記起動用タイマ回路から前記遅延起動信号が出力されると、そのとき前記入力電流電圧変換回路から入力されている前記識別信号を選択信号として出力することにより前記入力信号を受けた前記通信バスを識別することを特徴とする通信回路装置。
【請求項６】
請求項２から５のいずれか一項に記載の通信回路装置において、
前記起動用タイマ回路（７６）は、前記入力電流電圧変換回路から前記識別信号が入力されるように設けられ、前記起動用比較回路により生成される前記起動信号を入力して前記タイマ動作を実行して遅延された起動信号として出力するまでの間に、新たに識別信号が入力されたときには、新たに前記タイマ動作を実行するように構成されていることを特徴とする通信回路装置。
【請求項７】
請求項１から６のいずれか一項に記載の通信回路装置において、
前記レベルシフト回路（９）は、前記起動用比較回路の入力段のトランジスタ（１７）の複数個と共通にダーリントン接続されるトランジスタ（２４）により構成されていることを特徴とする通信回路装置。
【請求項８】
複数の通信バスに対応して設けられる請求項１から７のいずれか一項に記載の通信回路装置（１、７３）と、
前記複数の通信バスのそれぞれに対応して入力信号を受信するように設けられる通信用比較回路（１２）と、
前記起動信号および前記選択信号から前記入力信号を受信した前記通信用比較回路の出力を選択する選択回路（１４）と
を備えたことを特徴とするトランシーバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信回路装置に関する。
【背景技術】
【０００２】
例えば自動車における多重通信プロトコルのひとつとして、センサやアクチュエータなどの信号の授受に用いられるＬＩＮ（local interconnect network）がある。このＬＩＮプロトコルでは、例えば１チャンネルのＬＩＮトランシーバに、１つのバス起動回路をもち、起動時にはＩＮＨＩＢＩＴなどの信号により、外部回路を起動させて対応する構成を採用している。
【０００３】
ＬＩＮバスの本数が多くなって、複数のトランシーバを１つのＥＣＵ（electronic control unit）に搭載させる場合には、ＥＣＵに設けられるＣＰＵは、バス起動がどのトランシーバで実行されたかを認識する必要がある。その場合、ＩＮＨＩＢＩＴなどの信号を、ＣＰＵのポートに入力したり、シリアル信号などでＣＰＵに伝達するなど、認識の仕方は様々である。
【０００４】
しかしながら、このような構成を１つのＡＳＩＣに搭載するようにした場合、比較回路における暗電流（待機電流）が増大する。これは、レシーバの構成として、１つの比較回路で待機時と通信時の動作を担う為、待機状態においても信号を受信するために常時電流が流れているから、複数チャンネルに対応して複数のレシーバを設けることは待機電流の増大につながる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３１６２０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事情を考慮してなされたもので、その目的は、複数のレシーバを設ける構成においても、暗電流（待機電流）を低減することができる通信回路装置を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載の通信回路装置は、複数の通信バスのそれぞれに対応して入力信号を受ける複数のレベルシフト回路と、前記複数のレベルシフト回路のいずれかに入力信号があるときにその入力信号レベルが閾値レベルを超えるときに起動信号を生成する起動用比較回路と、前記複数のレベルシフト回路にそれぞれ設けられ、入力信号があるときにその入力電流を電圧信号に変換して識別信号として出力する複数の入力電流電圧変換回路と、前記複数の入力電流電圧変換回路から出力される前記識別信号に基いて前記複数の通信バスのうちから前記入力信号を受けた通信バスを識別する識別回路とを備えたことを特徴とする。
【０００８】
上記構成によれば、複数のレベルシフト回路は、複数の通信バスのいずれかに入力信号を受けると対応するものが入力信号を受信する。起動用比較回路は、受信した入力信号の信号レベルが閾値レベルを超えるときに起動信号を生成する。また、入力電流電圧変換回路は、対応するレベルシフト回路に入力信号があると、その入力電流を電圧信号に変換して識別信号として出力する。識別回路は、入力電流電圧変換回路から出力される識別信号に基いて複数の通信バスのうちから入力信号を受けた通信バスを識別する。
【０００９】
これにより、識別信号を受けた通信バスの入力信号を起動信号に基いて受信用比較回路を動作させて受信することができるようになる。そして、起動信号を生成するまでの間は、レベルシフト回路、起動用比較回路、入力電流電圧変換回路が入力信号を受け付ける状態つまり待機状態となっていれば受信可能なので、入力信号を受けてからその通信内容を受信するまでの間は、受信用の比較回路を動作しない状態で待機させることができ、複数の通信バスに対応する構成とする場合でも待機電流（暗電流）の消費を低減することができる。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態を示す電気的なブロック構成図
【図２】起動回路の電気的構成図
【図３】識別回路の電気的構成図
【図４】選択回路の電気的構成図
【図５】通信用コンパレータの電気的構成図
【図６】第２実施形態を示す電気的なブロック構成図
【図７】第３実施形態を示す起動タイマ回路の電気的構成図
【図８】各部の信号レベルの変化を示すタイムチャート
【図９】第４実施形態を示す起動回路の電気的構成図
【発明を実施するための形態】
【００１１】
（第１実施形態）
以下、本発明の第１実施形態について、車両内での通信を行うための通信回路装置に適用した場合の例を図１〜図５を参照して説明する。
全体のブロック構成を示す図１において、車両内部に配設される通信網としてＬＩＮ（Local Interconnect Network）を用いた通信経路であるＬＩＮバスとしてのＬＩＮ１〜ＬＩＮ３などが配設されている。通信経路としては、ＬＩＮ１〜ＬＩＮ３よりもさらに多くのｎ本の通信経路ＬＩＮ１〜ＬＩＮｋ（ｋ＝３もしくはそれ以上）を設けることができる。以下の説明では、複数のＬＩＮバス通信経路の例として３本の通信経路ＬＩＮ１〜ＬＩＮ３を例にとって説明する。
【００１２】
通信回路装置１は、通信経路ＬＩＮ１〜ＬＩＮ３から入力される入力信号Ｓｉ１〜Ｓｉ３（Ｓｉｎ）をそれぞれ受信する３つのトランシーバとしての機能を備えている。通信回路装置１には、起動部２、受信部３および選択部４が設けられ、これらによって受信された信号はマイコンなどからなる制御回路５に通信信号として出力される。
【００１３】
起動部２は、起動回路６、起動用タイマ回路７および識別回路８から構成されている。起動回路６は、レベルシフト回路９、起動用比較回路としての起動用コンパレータ１０および入力電流電圧変換回路としてのカレントミラー回路部１１を備えている。起動回路６は、各通信経路ＬＩＮ１〜ＬＩＮ３のいずれかから入力信号Ｓｉ１〜Ｓｉ３が入力されると、レベルシフト回路９においてレベル変換を行い、起動用コンパレータ１０において所定レベルを超える場合に起動信号Ｓｗとして起動タイマ回路７に出力する。また、起動回路６は、レベルシフト回路９において受信した信号を入力電流とし、カレントミラー回路部１１の各回路において電圧信号に変換して識別信号Ｓｄ１〜Ｓｄ３として識別回路８に出力する。
【００１４】
起動タイマ回路７は、起動信号Ｓｗが入力されると、内部に設けられたクロック回路を起動し、所定のタイマ時間をカウントするカウンタ回路を動作させ、タイマ時間に対応するカウント値に達すると、遅延起動信号Ｓｗｄを識別回路８に出力する。識別回路８は、起動回路６から識別信号Ｓｄ１〜Ｓｄ３のうちのいずれかが入力されると、起動タイマ回路７から入力される遅延起動信号Ｓｗｄが変化するタイミングで該当するものを選択信号Ｓｓ１〜Ｓｓ３として選択部４に出力する。
【００１５】
受信部３は、各通信経路ＬＩＮ１〜ＬＩＮ３に対応して通信用比較回路である通信用コンパレータ１２およびフィルタ回路１３を備えている。制御回路５からスタンバイ信号Ｓｓｔｂが与えられると起動して受信動作を開始する。起動状態では、通信用コンパレータ１２は、各通信経路ＬＩＮ１〜ＬＩＮ３から入力される入力信号Ｓｉ１〜Ｓｉ３に応じて、所定のしきい値電圧Ｖｔｈと比較して受信信号を出力する。フィルタ回路１３は、受信信号のノイズを除去するフィルタリングを行なって選択部４に出力する。
【００１６】
選択部４は、各通信経路ＬＩＮ１〜ＬＩＮ３に対応して選択回路１４を備えている。また、制御回路５からのスタンバイ信号Ｓｓｔｂを増幅するバッファ回路１５が設けられている。バッファ回路１５は、制御回路５から入力されるスタンバイ信号Ｓｓｔｂを増幅して選択回路１４および受信部３に出力する。選択回路１４は、スタンバイ信号Ｓｓｔｂがローレベルの信号の場合には、識別回路８からの信号を制御回路５にＲＸ１〜ＲＸ３のいずれかから出力する。また、選択回路１４は、制御回路５側からハイレベルのスタンバイ信号Ｓｓｔｂが出力されると、受信部３から入力される信号を制御回路５に出力するように切り替わる。
【００１７】
次に、起動回路６の電気的構成を示す図２において、レベルシフト回路９は、ＬＩＮ１〜ＬＩＮ３のそれぞれに対応した回路が設けられている。レベルシフト回路９は、入力抵抗１６がｐｎｐ型トランジスタ１７のベースに接続されている。トランジスタ１７のエミッタは、定電流回路１８を介して電源端子Ｖｂに接続されている。電源端子Ｖｂは、例えば１４Ｖの電源電圧を有する。
【００１８】
各トランジスタ１７のコレクタは、カレントミラー回路部１１に設けられた３つのカレントミラー回路１９に接続されている。各カレントミラー回路１９は、２つのｎｐｎ型トランジスタ２０、２１と抵抗２２から構成されている。トランジスタ２０のコレクタは、ベースと短絡されている。トランジスタ２０とトランジスタ２１とは、ベースおよびエミッタがそれぞれ共通に接続されており、エミッタはグランド端子に接続されている。トランジスタ２１のコレクタは抵抗２２を介して電源端子Ｖｃに接続されている。電源端子Ｖｃは、例えば５Ｖの電源電圧を有する。これにより、各カレントミラー回路１９は、トランジスタ２０に流れる電流を電圧信号に変換してトランジスタ２１のコレクタから識別信号Ｓｄ１〜Ｓｄ３として出力する。
【００１９】
起動用コンパレータ１０において、差動増幅部２３は、ｐｎｐ型トランジスタ２４、２５、ｎｐｎ型トランジスタ２６、２７を有している。トランジスタ２４のエミッタは定電流回路２８を介して電源端子Ｖｂに接続され、コレクタはトランジスタ２６のコレクタおよびベースに接続されている。トランジスタ２５のエミッタは定電流回路２８を介して電源端子Ｖｂに接続され、コレクタはトランジスタ２７のコレクタに接続されている。トランジスタ２６と２７とはベースおよびエミッタがそれぞれ共通に接続され、エミッタはグランド端子に接続されている。
【００２０】
差動入力端子となるトランジスタ２４のベースは、レベルシフト回路９の３個のトランジスタ１７のコレクタに共通に接続されている。トランジスタ１７とトランジスタ２４とはダーリントン接続された状態とされている。また、差動入力端子となるトランジスタ２５のベースはｐｎｐ型トランジスタ２９のエミッタに接続されている。トランジスタ２９は、エミッタが定電流回路３０を介して電源端子Ｖｂに接続され、コレクタがグランド端子に接続されている。トランジスタ２９のベースは抵抗３１を介して基準電圧回路３２の出力端子Ａに接続されている。
【００２１】
基準電圧回路３２は、電源端子Ｖｂとグランド端子との間に抵抗３３、３４、３５の直列回路として設けられている。抵抗３３と３４との共通接続点が出力端子Ａとされている。抵抗３５の両端子には短絡用トランジスタ３６のコレクタ・エミッタ間が接続されている。ｎｐｎ型トランジスタ３７は、コレクタが定電流回路３８を介して電源端子Ｖｂに接続され、エミッタはグランド端子に接続されている。トランジスタ３７のベースは、差動増幅部２３のトランジスタ２７のコレクタに接続されている。トランジスタ３７のコレクタは抵抗３９を介して短絡用トランジスタ３６のベースに接続されている。出力段のｎｐｎ型トランジスタ４０は、出力端子であるコレクタが抵抗４１を介して電源端子Ｖｃに接続され、エミッタはグランド端子に接続されている。トランジスタ４１のベースは抵抗４２を介してトランジスタ３７のコレクタに接続されている。
【００２２】
次に、識別回路８を示す図３において、ＡＮＤ回路４３は、カレントミラー回路部１１の各カレントミラー回路１９に対応して設けられている。各ＡＮＤ回路４３は、一方の入力端子にインバータ回路４４を介して識別信号Ｓｄ１〜Ｓｄ３が入力される。また、各ＡＮＤ回路４３は、他方の入力端子にインバータ回路４５を介して起動信号Ｓｗが入力される。各ＡＮＤ回路４３の出力端子は、それぞれインバータ回路４６を介して選択信号Ｓｓ１〜Ｓｓ３を出力する。
【００２３】
なお、識別回路８の構成では、ローアクティブ信号として入力される起動信号Ｓｗ、識別信号Ｓｄ１〜Ｓｄ３のアンド条件が成立したときにローアクティブ信号としての選択信号Ｓｓ１〜Ｓｓ３を出力する論理構成である。したがって、論理的に成り立つ構成として、ＡＮＤ回路４３、インバータ回路４４〜４６を１つのＯＲ回路に置き換えることもできる。
【００２４】
次に、選択回路１４を示す図４において、ＡＮＤ回路４７は、識別信号Ｓｓｎ（Ｓｓ１〜Ｓｓ３）およびスタンバイ信号Ｓｓｔｂがそれぞれインバータ回路４７ａ、４７ｂを介して反転された信号が入力される。ＡＮＤ回路４８は、スタンバイ信号Ｓｓｔｂが入力されると共に、入力信号Ｓｉｎ（ｎ：１〜３）がインバータ回路４８ａを介して反転された信号が入力される。ＯＲ回路４９は、ＡＮＤ回路４７および４８の出力信号が入力される。ＯＲ回路４９の出力はインバータ回路４９ａを介して反転された信号として端子ＲＸｎ（ｎ：１〜３）から制御回路５に出力される。
【００２５】
次に、ＬＩＮ１〜ＬＩＮ３のそれぞれに対応して設けられた受信用コンパレータ１２を示す図５において、ＬＩＮｎ（ｎ：１〜３）の入力端子は、入力抵抗５０を介してｐｎｐ型トランジスタ５１のベースに接続されている。トランジスタ５１のエミッタは、定電流回路５２を介して電源端子Ｖｂに接続され、コレクタはグランド端子に接続されている。
【００２６】
差動増幅部５３は、ｐｎｐ型トランジスタ５４、５５、ｎｐｎ型トランジスタ５６、５７を有している。トランジスタ５４のエミッタは定電流回路５８を介して電源端子Ｖｂに接続され、コレクタはトランジスタ５６のコレクタおよびベースに接続されている。トランジスタ５５のエミッタは定電流回路５８を介して電源端子Ｖｂに接続され、コレクタはトランジスタ５７のコレクタに接続されている。トランジスタ５６と５７とはベースおよびエミッタがそれぞれ共通に接続され、エミッタはグランド端子に接続されている。
【００２７】
差動入力端子となるトランジスタ５４のベースはトランジスタ５１のコレクタに接続されている。トランジスタ５１とトランジスタ５４とはダーリントン接続された状態とされている。また、差動入力端子となるトランジスタ５５のベースはｐｎｐ型トランジスタ５９のエミッタに接続されている。トランジスタ５９は、エミッタが定電流回路６０を介して電源端子Ｖｂに接続され、コレクタがグランド端子に接続されている。
【００２８】
トランジスタ５９のベースは抵抗６１を介して基準電圧回路６２の出力端子Ｂに接続されている。基準電圧回路６２は、電源端子Ｖｂとグランド端子との間に抵抗６３、６４、６５の直列回路として設けられている。抵抗６３と６４との共通接続点がしきい値電圧Ｖｔｈを設定する出力端子Ｂとされている。抵抗６５の両端子には短絡用トランジスタ６６のコレクタ・エミッタ間が接続されている。ｎｐｎ型トランジスタ６７は、コレクタが定電流回路６８を介して電源端子Ｖｂに接続され、エミッタはグランド端子に接続されている。トランジスタ６７のベースは、差動増幅部５３のトランジスタ５７のコレクタに接続されている。トランジスタ６７のコレクタは抵抗６９を介して短絡用トランジスタ６６のベースに接続されている。出力段のｎｐｎ型トランジスタ７０は、出力端子であるコレクタが抵抗７１を介して電源端子Ｖｃに接続され、エミッタはグランド端子に接続されている。トランジスタ７１のベースは抵抗７２を介してトランジスタ６７のコレクタに接続されている。トランジスタ７０のコレクタである出力端子は、フィルタ回路１３に接続されている。
【００２９】
なお、上記構成の受信用コンパレータ１２は、図示はしていないが、後述するように、回路の外部からハイレベルのスタンバイ信号Ｓｓｔｂが入力されたときに起動状態に切り替えられて入力信号を受信するように構成されている。
【００３０】
次に、上記構成の作用について説明する。
通信経路ＬＩＮ１〜ＬＩＮ３のいずれかから入力される入力信号Ｓｉ１〜Ｓｉ３は、ローアクティブ信号であり、無信号状態をハイレベルとし、信号があるときにはローレベルの信号に続いて通信信号が送信される。
【００３１】
通信経路ＬＩＮ１〜ＬＩＮ３のいずれからも入力信号Ｓｉ１〜Ｓｉ３を受けていない待機状態では、通信回路装置１においては、起動部２および選択部４は動作可能な状態で待機しており、受信部３は動作が停止された状態である。また、制御回路５は、ローレベルのスタンバイ信号Ｓｓｔｂを通信回路装置１側に出力している状態である。したがって、この状態では、通信回路装置１では、受信部２の各受信用コンパレータ１２は待機時の電流が発生しない。また、起動部２においては、通信経路ＬＩＮ１〜ＬＩＮ３のいずれかからの入力信号Ｓｉ１〜Ｓｉ３を受け付けるために起動用コンパレータ１０が待機状態となっていて電流は発生するが、一つで対応可能であるから、待機時電流（暗電流）の発生を抑制している。
【００３２】
次に、通信経路ＬＩＮ１〜ＬＩＮ３のいずれかから入力信号Ｓｉ１〜Ｓｉ３が入力された場合について説明する。簡単のために、通信経路ＬＩＮ１から入力信号Ｓｉ１を受信した場合を例にとって説明する。入力信号Ｓｉ１は、起動部２および受信部３の双方に分岐して入力される。なお、待機状態では、受信部３は動作を停止しているので、入力信号Ｓｉ１は受信用コンパレータ１２において処理されることはない。
【００３３】
起動部２においては、入力信号Ｓｉ１が入力すると、起動回路６のレベルシフト回路９の入力トランジスタ１７が、ベースにローレベルの信号が与えられてオンする。これにより、入力トランジスタ１７のエミッタがローレベルになって電源端子Ｖｂから定電流回路１８により通電される。また、これによって起動用コンパレータ７においては、差動増幅部２３にローレベルの信号が入力されることで基準電圧回路３２により設定される電圧よりも低くなることから、起動回路６の出力信号としてローレベルの起動信号Ｓｗを出力する。
【００３４】
一方、カレントミラー回路部１１においては、待機状態ではいずれの入力トランジスタ１７もオフ状態であるから、カレントミラー回路１９は電流が流れず、トランジスタ２１のコレクタに現れる出力は、電源端子Ｖｃに抵抗２２でプルアップされたハイレベル状態である。そして、上記したように、入力トランジスタ１７がオンすることで、通信経路ＬＩＮ１に対応するカレントミラー回路１９においては、トランジスタ２０に流れる電流がトランジスタ２１のコレクタに出力電圧として変換された状態でローレベルの識別信号Ｓｄ１を出力する。
【００３５】
起動回路６から起動信号Ｓｗが出力されると、起動タイマ回路７においては、所定のタイマ動作を開始し、タイマ時間（例えば７０μｓ）が経過すると遅延起動信号Ｓｗｄを識別回路８に出力する。これは、ノイズなどによるタイマ時間よりも短い入力信号Ｓｉ１が入力された場合には、これに応じた遅延起動信号Ｓｗｄを出力しないようにするためである。
【００３６】
また、識別回路８は、起動回路６から識別信号Ｓｄ１が入力されると、起動タイマ回路７から遅延起動信号Ｓｗｄが入力されるタイミングで選択信号Ｓｓ１を出力する。識別回路８においては、識別信号Ｓｄ１および遅延起動信号Ｓｗｄがいずれもローレベルであるから、それぞれインバータ回路４４、４５を介してハイレベルの信号としてＡＮＤ回路４３に入力される。通信経路ＬＩＮ１に対応したＡＮＤ回路４４は、ハイレベルの信号を出力することで、インバータ回路４６を介してローレベルの選択信号Ｓｓ１を出力する。
【００３７】
選択部４では、通信経路ＬＩＮ１に対応する選択回路１４において、制御回路５からアンプ１５を介してローレベルのスタンバイ信号Ｓｓｔｂが入力されており、また、識別回路８からローレベルの選択信号Ｓｓ１が入力される。これにより、通信経路ＬＩＮ１に対応するＡＮＤ回路４７は、それぞれインバータ回路４７ａ、４７ｂを介してハイレベルの信号が入力されるので、ハイレベルの信号を出力する。また、ＡＮＤ回路４８は、ローレベルのスタンバイ信号Ｓｓｔｂがそのまま入力されているので、ローレベルの信号を出力している。これにより、ＯＲ回路４９からハイレベルの信号が出力され、インバータ回路４９ａを介してアクティブ状態を示すローレベルの出力信号が出力端子ＲＸ１から出力される。
【００３８】
制御回路５は、出力端子ＲＸ１からの出力信号を受信すると、通信経路ＬＩＮ１に入力信号Ｓｉ１が受信されたことを認識し、ハイレベルのスタンバイ信号Ｓｓｔｂを出力する。これにより、通信回路装置１は受信部３および選択回路１４のそれぞれにハイレベルのスタンバイ信号Ｓｓｔｂが入力される。受信部３の各受信用コンパレータ１２は給電されて動作状態に移行する。これにより、受信用コンパレータ１２は、通信経路ＬＩＮ１から入力される入力信号Ｓｉ１の信号レベルがしきい値電圧Ｖｔｈよりも下がった時点でこれを検出し、フィルタ回路１３を介してローレベルの受信信号Ｓｒ１を選択回路１４に出力する。
【００３９】
選択部４では、通信経路ＬＩＮ１に対応する選択回路１４において、スタンバイ信号Ｓｓｔｂがハイレベルに変わったことで、ＡＮＤ回路４７はローレベルの信号が入力されて出力信号がローレベルになる。また、ＡＮＤ回路４８はハイレベルのスタンバイ信号Ｓｓｔｂにより有効な状態となり、受信部３からローレベルの受信信号Ｓｒ１が入力されると、インバータ回路４８ａを介してハイレベルの信号が入力される。これにより、ＡＮＤ回路４８はハイレベルの信号を出力し、インバータ回路４９ａを介してローレベルの受信信号Ｓｒ１を端子ＲＸ１から出力する。この後、入力信号Ｓｉ１がローレベルとハイレベルとの間で変化する信号が入力されると、これに応じて受信信号Ｓｒ１が出力端子ＲＸ１から出力され、制御回路５に入力されるようになる。
【００４０】
この後、起動タイマ回路７からの遅延起動信号Ｓｗｄがローレベルからハイレベルに変化すると、識別回路８はローレベルの選択信号Ｓｓ１の出力を停止し、ハイレベルの選択信号Ｓｓ１になる。これにより、選択部４の選択回路１４も受信部３からの受信信号Ｓｒ１の出力を選択しない状態に変化し、制御回路５への受信信号Ｓｒ１の出力が停止される。
【００４１】
また、これによって制御回路５はスタンバイ信号Ｓｓｔｂをローレベルの信号に変化させるので、受信回路装置１では、受信部３が動作を停止した状態に戻り、起動部２により受信信号を待機する待機状態となる。
【００４２】
なお、上記の動作は、通信経路ＬＩＮ１に入力信号Ｓｉ１が入力された場合の動作として説明したが、他の通信経路ＬＩＮ２、ＬＩＮ３に入力信号Ｓｉ２、Ｓｉ３が入力された場合にも同様にして、対応する回路が動作して制御回路５により受信部３が起動され、これによって受信信号Ｓｒ２、Ｓｒ３が出力端子ＲＸ２、ＲＸ３から出力される。
【００４３】
以上のような第１実施形態によれば、通信経路ＬＩＮ１〜ＬＩＮ３に入力信号Ｓｉ１〜Ｓｉ３が入力されたときには、通信回路装置１において、起動部２が起動するまで受信部３は停止状態で待機したので、待機状態において各通信経路ＬＩＮ１〜ＬＩＮ３に対応する受信用コンパレータ１２はいずれも受信のために暗電流が流れる状態を避けることができる。これにより、暗電流の消費を複数の入力信号Ｓｉ１〜Ｓｉ３に対応して一つの起動部２の起動用コンパレータ１０の待機時の暗電流を消費するだけとすることができ、暗電流の消費を大幅に低減することができる。
【００４４】
起動タイマ回路７を設け、起動信号Ｓｗが入力されてから所定のタイマ時間（７０μｓ）が経過した後に遅延起動信号Ｓｗｄとして出力するようにしたので、通信経路ＬＩＮ１〜ＬＩＮ３から入力する短時間のノイズによる信号で誤動作するのを防止することができる。
【００４５】
また、従来相当の構成として起動用コンパレータと受信用コンパレータとを兼用する構成で、常時通電状態となる基準電圧回路３２での電流を低減する目的で高抵抗の抵抗体を半導体素子として集積回路内に作り込むことが想定されている。しかし、この場合には、製造工程の関係から抵抗形成用のパターンを長く引き回すことで高抵抗化を図ると面積が増大することが予想される。これに対して、本実施形態においては、待機状態での暗電流を一つの起動用コンパレータ１０により構成できるので、半導体素子形成においては省スペース化に貢献できる可能性が高くなる。
【００４６】
（第２実施形態）
図６は第２実施形態を示すもので、第１実施形態と異なるところは、マイコンなどの制御回路５ａに設けられたＳＰＩ（serial peripheral interface）機能を利用して通信回路装置７３との間で通信の制御を行う構成としたところである。
【００４７】
図６において、制御回路５ａは、第１実施形態と同様のマイコンなどを用いたものであるが、一般的なマイコンが備えるシリアル通信用のポートＳＰＩ（serial peripheral interface）を用いて通信回路装置７３に対してスタンバイ信号Ｓｓｔｂの送信を行う構成としている。
【００４８】
通信回路装置７３の選択部７４は、選択部４の構成である選択回路１４および増幅器１５に加えて、ＳＰＩ用の構成として識別レジスタ７５を備えている。また、通信回路装置７３には、外部とのＳＰＩ通信用の端子が備えられ、制御回路５ａのＳＰＩと接続されている。識別レジスタ７５は、識別回路８から出力される選択信号Ｓｓ１〜Ｓｓ３が入力されるように設けられ、いずれかが入力されると、制御回路５ａとの間でシリアル通信を行なって、いずれの通信経路ＬＩＮ１〜ＬＩＮ３から信号を受信したかを示す情報を制御回路５ａに伝える。
【００４９】
制御回路５ａ側では、これを受信すると、通信経路ＬＩＮ１〜ＬＩＮ３のいずれから入力信号Ｓｉ１〜Ｓｉ３を受信したかを認識し、また、ハイレベルのスタンバイ信号Ｓｓｔｂを通信回路装置７３の受信部３および選択部７４に送信する。通信回路装置７３は、これを受けて、受信部３および選択部７４が起動して通信経路ＬＩＮ１〜ＬＩＮ３から受信した入力信号Ｓｉ１〜Ｓｉ３の受信が可能な状態となる。その他の動作については、第１実施形態と同様である。
【００５０】
以上のように、第２実施形態によっても、制御回路５ａのＳＰＩを用いて通信回路装置７３との間で選択信号Ｓｓ１〜Ｓｓ３を受信した後に、スタンバイ信号Ｓｓｔｂを送信するので、第１実施形態と同様の効果を得ることができる。
【００５１】
（第３実施形態）
図７および図８は第３実施形態を示すもので、以下第１実施形態と異なる部分について説明する。この実施形態では、起動タイマ回路７に代わる起動タイマ回路７６を設ける構成としている。起動タイマ回路７６は、通信経路ＬＩＮ１〜ＬＩＮ３から入力する入力信号Ｓｉ１〜Ｓｉ３にノイズが乗っている場合に、連続的なノイズの入力による誤動作を極力防止するように構成したものである。
【００５２】
すなわち、図７に示す起動タイマ回路７６において、起動回路６から起動信号Ｓｗが入力される端子には、バッファ回路７７、インバータ回路７８およびクロック回路７９が設けられている。ローレベルの起動信号Ｓｗが入力されると、バッファ回路７７、インバータ回路７８を介してハイレベルの信号がクロック回路７９に入力され、クロック回路７９が起動してクロック信号ＣＫを出力する。カウンタ回路８０は、クロック回路７９からクロック信号ＣＫを受けるとカウンタ動作を開始し、例えばタイマ時間として７０μｓのカウントを行い、遅延タイマ信号Ｓｗｄを出力する。
【００５３】
起動タイマ回路７６には、起動回路６のカレントミラー回路１１から出力される識別信号Ｓｄ１〜Ｓｄ３が入力される。これらの識別信号Ｓｄ１〜Ｓｄ３が入力されるようにそれぞれにＯＲ回路８１が設けられている。また、３つのＯＲ回路８１の各他方の入力端子には、バッファ回路７７を介して起動信号Ｓｗが入力される。各ＯＲ回路８１の出力端子はそれぞれワンショット生成回路８２に入力される。ワンショット生成回路８２は、ローレベルの信号が入力されるとワンショットでローレベルのリセット信号を出力する。３つのワンショット生成回路８２の出力端子はＡＮＤ回路８３の３つの入力端子に接続されている。
【００５４】
ＡＮＤ回路８３の出力端子は、カウンタ回路８０のリセット端子ＲＢに接続されている。カウンタ回路８０は、ＡＮＤ回路８３からローレベルのリセット信号が入力されると、これを反転したハイレベルのリセット信号として入力し、カウンタ動作をリセットする。このとき、カウンタ回路８０は、クロックＣＫをクロック回路７９から入力している場合には、リセットをした後に再びカウント動作を開始する。
【００５５】
次に、起動タイマ回路７６の動作について、図８を参照して説明する。この場合、ノイズ除去の例を説明するため、次のような場合を想定する。まず、通信経路ＬＩＮ１から短い（例えば５０μｓ）入力信号Ｓｉ１がノイズ信号として入力し、この入力信号Ｓｉ１が入力している期間中に、通信経路ＬＩＮ２から短い（例えば５０μｓ）入力信号Ｓｉ２がノイズ信号として入力したケースについて説明する。
【００５６】
この場合には、まず、起動回路６のカレントミラー回路１１において、ローレベルの識別信号Ｓｄ１が出力され（時刻ｔ０）、この後起動用コンパレータ１０からローレベルの起動信号Ｓｗが出力される（時刻ｔ１）。これは、図８（ａ）、（ｃ）に示されている。これにより、識別信号Ｓｄ１が入力されたＯＲ回路８１は、起動信号Ｓｗが入力された時点でローレベルの信号をワンショット生成回路８２に出力するので、ローレベルのワンショットパルスが出力される。ＡＮＤ回路８３は、ローレベルのワンショットパルスを受けると、カウンタ回路８０にローレベルのリセット信号を出力する。
【００５７】
一方、起動信号Ｓｗが出力されると、クロック回路７９はクロック信号ＣＫを出力するようになり、ＡＮＤ回路８３からリセット信号を受けるので、カウンタ回路８０は、図８（ｈ）に示すように、カウント動作（タイマ動作）を開始する（時刻ｔ１）。
【００５８】
この後、カウンタ回路８０は、このままカウント動作を継続して例えば７０μｓが経過すると、遅延起動信号Ｓｗｄを出力する。しかし、ここでは、ローレベルの識別信号Ｓｄ１が出力されている期間中の時刻ｔ２において通信経路ＬＩＮ２から短い（例えば５０μｓ）入力信号Ｓｉ２がノイズ信号として入力する。このため、起動タイマ回路７６には、その時点で識別信号Ｓｄ２が入力される（図８（ｂ）参照）。これにより、前述と同様にして識別信号Ｓｄ２が入力されたＯＲ回路８１は起動信号Ｓｗが入力されているので、図８（ｆ）に示すように、ローレベルの信号をワンショット生成回路８２に出力する。これによって、図８（ｇ）に示すように、ワンショット生成回路８２からローレベルのワンショットパルスが出力される。ＡＮＤ回路８３は、ローレベルのワンショットパルスを受けると、カウンタ回路８０にローレベルのリセット信号を出力する。カウンタ回路８０は、先の識別信号Ｓｄ１によるカウント動作を実行している最中にリセット動作がかかるので、新たにカウント動作をスタートさせる（図８（ｈ）参照）。
【００５９】
以上のようにして、カウンタ回路８０は、短い識別信号Ｓｄ１に応じてカウント動作を開始し、その途中で短い識別信号Ｓｄ２に応じてカウント動作を新たに開始するようになる。この後、時刻ｔ０から５０μｓが経過した時刻ｔ３で識別信号Ｓｄ１がハイレベルになり、識別信号Ｓｄ１に対応するＯＲ回路８１の出力もハイレベルに変化する。このとき、識別信号Ｓｄ２はまだローレベルで継続しているが、時刻ｔ２から５０μｓが経過した時刻ｔ４になると識別信号Ｓｄ２もハイレベルに変化する。
【００６０】
これにより、識別信号Ｓｄ２に対応するＯＲ回路８１の出力もハイレベルに変化し、これによって、起動信号Ｓｗは時刻ｔ５でハイレベルに変化する。この時点（時刻ｔ５）で、クロック回路７９は動作が停止され、カウンタ回路８０もカウント動作が停止する。この時点（ｔ５）で、カウンタ回路８０はカウント動作を新たに開始して（時刻ｔ２）から７０μｓが経過していないので、遅延起動信号Ｓｗｄが出力されることはない。
【００６１】
この場合、ノイズなどに起因した短い識別信号Ｓｄ１、Ｓｄ２などが連続的に入力して起動信号Ｓｗの出力時間がカウンタ回路８０のタイマ時間以上に継続することがある。しかし、起動信号Ｓｗが、時刻ｔ１から時刻ｔ５までにタイマ時間に対応する７０μｓが経過している場合でも、識別信号が入力される毎にカウンタ回路８０をリセットして新たにカウント動作を開示するので、遅延起動信号Ｓｗｄが出力されることはない。これによって、ノイズなどによる誤動作を防止することができる。
【００６２】
この後、通信経路ＬＩＮ１に正規の入力信号Ｓｉ１が入力して、時刻ｔ６において起動タイマ回路７６に識別信号Ｓｄ１が入力された場合には、起動信号Ｓｗが出力される時刻ｔ７においてカウンタ回路８０がカウント動作を開始する。入力信号Ｓｉ１は例えば１００μｓとかタイマ時間よりも長いので、この後、カウンタ回路８０がタイマ時間である７０μｓが経過して、時刻ｔ８にカウント動作を終了すると、遅延起動信号Ｓｗｄを出力する。これにより、第１実施形態で示したように、受信部３により受信した信号が制御回路５に入力されて通信を実行することができる。また、入力信号Ｓｉ１がハイレベルに変化して識別信号Ｓｄ１がハイレベルになると、遅延起動信号Ｓｗｄの出力もハイレベルに変化して受信動作を停止するようになる。
【００６３】
このような第３実施形態によれば、起動タイマ回路７６として、複数の入力信号Ｓｉ１、Ｓｉ２が短時間で重複して入力するようなノイズ起因の場合には、これらによる受信動作が実行されないように動作させることができるので、ノイズに対して誤動作を極力低減した通信を行うことができるようになる。
なお、カウンタ回路８０によるカウント時間の設定は、７０μｓに限らず、ノイズを除去しつつ通信に適切となる適宜の時間に設定をすることができる。
【００６４】
（第４実施形態）
図９は第４実施形態を示すもので、第１実施形態と異なるところは、入力電流電圧変換回路として、カレントミラー回路１１に代えて、抵抗に電流を流すことで電圧信号に変換する構成としたところである。
【００６５】
すなわち、図９に示す入力電流電圧変換回路８５において、カレントミラー回路１９を構成しているトランジスタ２０に代えて、抵抗８６を設けている。これにより、レベルシフト回路９のトランジスタ１７に流れる電流は、抵抗８６を流れるようになり、この抵抗８６の両端子に現れる電圧はトランジスタ２１のベース・エミッタ間に印加され、トランジスタ２１がオン動作する。これにより、トランジスタ２１がオフ状態にあるときには、抵抗２２を介して接続されている電源端子Ｖｃの電位がハイレベルの信号として出力されており、トランジスタ２１がオンすると、ローレベルの識別信号Ｓｄｎを出力するようになる。
したがって、このような第４実施形態においても、第１実施形態と同様の作用効果を得ることができる。
【００６６】
（他の実施形態）
なお、本発明は、上述した一実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
【００６７】
上記各実施形態では、論理レベルはローレベルをアクティブとすることを基本として設定しているが、ハイレベルを基本とした動作形態を採用することもできる。
起動タイマ回路７は、ノイズ対策の構成を別途に設ける場合や、ノイズ対策を考慮剃る必要がない場合には、設けない構成として、直接起動信号Ｓｗを用いる構成とすることも可能である。
【００６８】
第３実施形態あるいは第４実施形態は、第１実施形態に適用することもできるし、第２実施形態に適用することもできる。また、第３実施形態と第４実施形態とを組み合わせることもできる。
【符号の説明】
【００６９】
図面中、１は通信回路装置、２は起動部、３は受信部、４は選択部、５、５ａは制御回路、６は起動回路、７、７６は起動タイマ回路、８は識別回路、９はレベルシフト回路、１０は起動用コンパレータ（起動用比較回路）、１１はカレントミラー回路（入力電流電圧変換回路）、１２は受信用コンパレータ（受信用比較回路）、１３はフィルタ回路、１４は選択回路、１９はカレントミラー回路、３２は基準電圧回路、７５は識別レジスタ、８４は入力電流電圧変換回路、８６は抵抗である。
【図１】
2015032998.tif 000003
【図２】
2015032998.tif 000004
【図３】
2015032998.tif 000005
【図４】
2015032998.tif 000006
【図５】
2015032998.tif 000007
【図６】
2015032998.tif 000008
【図７】
2015032998.tif 000009
【図８】
2015032998.tif 000010
【図９】
2015032998.tif 000011