(57)【要約】【課題】振動子の信頼性を高く維持し、かつ、該振動子を収容する空洞を小型で精度よく形成することのできる、電子装置の製造方法を提供する。【解決手段】本発明に係る電子装置の製造方法は、基板と、前記基板上に形成され、貫通孔が形成された下部電極と、前記下部電極の上方に前記下部電極と離間して配置され、前記貫通孔に向って突出する突起部を有する上部電極と、前記基板上に形成され、前記突起部に対向する対向部と、を含み、前記対向部及び前記突起部との間の距離は、前記下部電極及び前記上部電極との間の距離よりも小さい。【選択図】図１
2015156611.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成され、貫通孔が形成された下部電極と、
前記下部電極の上方に前記下部電極と離間して配置され、前記貫通孔に向って突出する突起部を有する上部電極と、
前記基板上に形成され、前記突起部に対向する対向部と、
を含み、
前記対向部及び前記突起部との間の距離は、前記下部電極及び前記上部電極との間の距離よりも小さい、振動子。
【請求項２】
請求項１において、
前記上部電極が前記基板側に向って変位した際に、前記突起部が前記対向部に接触し、
前記突起部と前記対向部とが接触する際の接触面積は、１μｍ２以下である、振動子。
【請求項３】
請求項１又は請求項２において、
前記上部電極は、前記基板上に配置された固定部と、前記下部電極に対向して配置された可動部と、前記可動部を前記固定部に連結して支持する支持部と、を有し、
前記突起部は、前記可動部に配置された、振動子。
【請求項４】
基板上に、第１半導体層を形成する工程と、
前記第１半導体層を熱酸化して対向部及び該対向部の表面に形成された第１酸化膜を形成する工程と、
前記基板上及び前記第１酸化膜上に第２半導体層を成膜し、該第２半導体層をパターニングして、前記第１酸化膜が露出する開口を形成する工程と、
前記第２半導体層を熱酸化して下部電極及び該下部電極の表面に形成された第２酸化膜を形成する工程と、
前記基板上、前記第１酸化膜上及び前記第２酸化膜上に第３半導体層を成膜する工程と、
前記第３半導体層をパターニングして上部電極を形成する工程と、
前記第１酸化膜及び前記第２酸化膜をエッチングする工程と、
を含み、
前記第２半導体層のほうが前記第１半導体層よりも不純物濃度が大きい、振動子の製造方法。
【請求項５】
請求項４において、
前記第２半導体層を形成する工程と、前記上部電極を形成する工程との間に、前記第２半導体層に不純物を注入する工程を含む、振動子の製造方法。
【請求項６】
請求項１ないし請求項３に記載の振動子と、前記振動子を駆動する回路部を含む、電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、振動子及びその製造方法、並びに電子装置に関する。
【背景技術】
【０００２】
ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）技術を用いて製造された機能素子（振動子）が知られている。ＭＥＭＳによって製造される機能素子の典型としては、対向離間して配置される一対の電極のうちの一方が基板に固定され、他方が片持ち梁あるいは両持ち梁状に基板に支持された構造を有するものが挙げられる。そして、該他方の電極は、振動や変形が可能な可動電極となっている。
【０００３】
このような固定電極及び可動電極からなる振動子は、通常、可動電極の可動化（リリース）を行うエッチング工程を経て製造されている。このようなリリースエッチングは、一般にウエットエッチングであり、可動電極がリリースされて乾燥される際に、固定電極と可動電極とが液体の表面張力によって密着して剥がれにくくなってしまうことがある。この現象は、スティッキングと呼ばれ、振動子の製造歩留り等を低下させる場合がある。このような現象に対して、例えば、特許文献１には可動部に突起が形成されたＭＥＭＳ素子及びその製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−０９５６３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
スティッキングが生じてしまう一因としては、ウエットエッチング後の乾燥工程において、２つの物体（例えば電極）間にメニスカスが形成された状態で液体（エッチャントや洗浄液）が蒸発する際に、両者を接近させる力（表面張力）が働き、２つの物体（例えば電極）を密着させてしまうことが挙げられる。したがって、メニスカスが形成されても２つの物体が密着（接触）しないようにすれば、スティッキングを生じにくくすることができると考えられる。また２つの物体の密着力（スティッキングの程度）は、両者が接触する面積が大きいほど大きくなる。
【０００６】
上記特許文献１に開示された素子のように、電極の表面に突起を形成することは、スティッキングの抑制にある程度有効であると考えられる。しかしながら、特許文献１に開示された素子では、電極の突起以外の部分において、突起の高さよりも小さい距離で電極を対向させることは困難である。そのため電極間の離間距離を小さくすることには限界があり、突起を設けることによりセンサーとして用いる場合の感度等をある程度犠牲にする必要があった。また、同文献では、当該突起は、先端部分が平坦に描かれており、突起が相対する電極と接触した場合には接触面積が大きく、突起の先端部分におけるスティッキングが懸念される。さらに、当該突起はシリコンにドープされた不純物の種類による熱酸化膜の生成速度の差を利用して形成され、熱による不純物の拡散が生じるため、先端部分の先鋭（シャープ）化は困難であり、なだらかな形状（ｂｌｕｎｔ）となる。これらのことから、特許文献１に開示された素子では、突起によるスティッキングの抑制効果は必ずしも高いものではなかった。
【０００７】
本発明の幾つかの態様に係る目的の一つは、高感度であり、かつスティッキングが生じにくく歩留りよく製造することのできる振動子及びその製造方法並びに電子装置を提供す
ることにある。
【課題を解決するための手段】
【０００８】
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様又は適用例として実現することができる。
【０００９】
［適用例１］本発明に係る振動子の一態様は、基板と、前記基板上に形成され、貫通孔が形成された下部電極と、前記下部電極の上方に前記下部電極と離間して配置され、前記貫通孔に向って突出する突起部を有する上部電極と、前記基板上に形成され、前記突起部に対向する対向部と、を含み、前記対向部及び前記突起部との間の距離は、前記下部電極及び前記上部電極との間の距離よりも小さい。
【００１０】
このような振動子は、下部電極及び上部電極の間の距離が、突起部の高さよりも小さいので、センサーとして用いる際に高い感度を得ることができる。そのうえ、このような振動子は、下部電極及び上部電極が接近した場合に、下部電極及び上部電極が接触する前に、突起部及び対向部が接触するため、下部電極及び上部電極が接近しても両者の間の隙間を確保することができる。そのため、ウエットエッチングによって製造される場合に、スティッキングを生じにくく、歩留りよく製造されることができる。
【００１１】
［適用例２］適用例１において、前記上部電極が前記基板側に向って変位した際に、前記突起部が前記対向部に接触し、前記突起部と前記対向部とが接触する際の接触面積は、１μｍ２以下であってもよい。
【００１２】
このような振動子は、突起部と対向部との接触面積が小さいため、突起部と対向部との間のスティッキングが非常に生じにくい。
【００１３】
［適用例３］適用例１又は適用例２において、前記上部電極は、前記基板上に配置された固定部と、前記下部電極に対向して配置された可動部と、前記可動部を前記固定部に連結して支持する支持部と、を有してもよく、前記突起部は、前記可動部に配置されてもよい。
【００１４】
［適用例４］本発明に係る振動子の製造方法の一態様は、基板上に、第１半導体層を形成する工程と、前記第１半導体層を熱酸化して対向部及び該対向部の表面に形成された第１酸化膜を形成する工程と、前記基板上及び前記第１酸化膜上に第２半導体層を成膜し、該第２半導体層をパターニングして、前記第１酸化膜が露出する開口を形成する工程と、前記第２半導体層を熱酸化して下部電極及び該下部電極の表面に形成された第２酸化膜を形成する工程と、前記基板上、前記第１酸化膜上及び前記第２酸化膜上に第３半導体層を成膜する工程と、前記第３半導体層をパターニングして上部電極を形成する工程と、前記第１酸化膜及び前記第２酸化膜をエッチングする工程と、を含み、前記第２半導体層のほうが前記第１半導体層よりも不純物濃度が大きい。
【００１５】
本適用例の製造方法によれば、第１酸化膜の厚さのほうが第２酸化膜の厚さよりも小さく形成できる。そのため、対向部及び突起部との間の距離が、下部電極及び上部電極との間の距離よりも小さい振動子を容易に製造することができる。
【００１６】
［適用例５］適用例４において、前記第２半導体層を形成する工程と、前記上部電極を形成する工程との間に、前記第２半導体層に不純物を注入する工程を含んでもよい。
【００１７】
このようにすれば、第１半導体層及び第２半導体層に同じ材質を選択した場合であっても、第１半導体層よりも第２半導体層の不純物濃度を高めることができ、第１酸化膜の厚
さのほうが第２酸化膜の厚さよりも小さく形成できる。
【００１８】
［適用例６］本発明に係る電子装置の一態様は、適用例１ないし適用例３に記載の振動子と、前記振動子を駆動する回路部を含む。
【００１９】
このような電子装置は、上述の振動子が含まれるため、下部電極及び上部電極の間の距離が、突起部の高さよりも小さいので、センサーとして用いる際に高い感度を得ることができる。そのうえ、このような振動子を含む電子装置は、下部電極及び上部電極が接近した場合に、下部電極及び上部電極が接触する前に、突起部及び対向部が接触するため、下部電極及び上部電極が接近しても両者の間の隙間を確保することができる。そのため、ウエットエッチングによって製造される場合に、スティッキングを生じにくく、歩留りよく製造されることができる。
【００２０】
本明細書では、「上」という文言について、例えば、「特定のもの（以下、「Ａ」という）の「上」に他の特定のもの（以下、「Ｂ」という）を形成する」などと用いる場合に、Ａ上に直接Ｂを形成する場合と、Ａ上に本発明の作用効果を阻害しない範囲で、他のものを介してＢを形成する場合とが含まれるものとして「上」という文言を用いる。
【００２１】
また、「上部電極」、「下部電極」等の「上部」、「下部」等の文言は、振動子の設置状態に依存した上下関係を意図した文言ではなく、振動子の設置状態にかかわらず、基板が下に存在する状態で見た場合の上下関係を意図した文言である。したがって、例えば、仮に、上部電極が下方となる状態で振動子が設置されたとしても、上部電極は、基板が下に存在する状態で見て上方に存在する電極と解されるべきである。
【図面の簡単な説明】
【００２２】
【図１】実施形態に係る振動子の断面を示す模式図。
【図２】実施形態に係る振動子を平面的にみた模式図。
【図３】実施形態に係る振動子の要部の断面を示す模式図。
【図４】実施形態に係る振動子の製造方法の一工程の断面を示す模式図。
【図５】実施形態に係る振動子の製造方法の一工程の断面を示す模式図。
【図６】実施形態に係る振動子の製造方法の一工程の断面を示す模式図。
【図７】実施形態に係る振動子の製造方法の一工程の断面を示す模式図。
【図８】実施形態に係る振動子の製造方法の一工程の断面を示す模式図。
【図９】実施形態に係る振動子の製造方法の一工程の断面を示す模式図。
【図１０】実施形態に係る発振器を示す回路図。
【図１１】実施形態の変形例に係る発振器を示す回路図。
【発明を実施するための形態】
【００２３】
以下に本発明のいくつかの実施形態について説明する。以下に説明する実施形態は、本発明の一例を説明するものである。本発明は以下の実施形態になんら限定されるものではなく、本発明の要旨を変更しない範囲において実施される各種の変形形態も含む。なお以下で説明される構成の全てが本発明の必須の構成であるとは限らない。
【００２４】
１．振動子
本実施形態の振動子１００は、基板１０と、下部電極２０と、上部電極３０と、対向部４０と、を含む。図１は、本実施形態に係る振動子１００の断面を示す模式図である。図２は、本実施形態に係る振動子１００を平面的にみた模式図である。図３は、本実施形態に係る振動子１００の要部の断面を示す模式図である。図１は、図２のＩ−Ｉ線の断面に相当し、図３は、図１の突起部３２及び対向部４０付近の拡大図に相当する。
【００２５】
１．１．基板
基板１０は、振動子の電極を配置する面として絶縁性の表面を提供できる限り、特に限定されない。また、基板１０は、単層であっても複数層の積層体であってもよい。基板１０は、例えば、単結晶半導体基板、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）などの基板を用いることができる。また基板１０として、セラミックス基板、ガラス基板、サファイア基板、合成樹脂基板などの各種の基板を用いてもよい。基板１０は、単結晶シリコン基板であることが好ましい。基板１０の厚みは、例えば、１０μｍ〜１０００μｍである。
【００２６】
基板１０は、図１に示すような絶縁性の下地となる層を有してもよい。図示の例では、シリコン基板（支持基板１１）の表面にＬＯＣＯＳ（Local Oxidation of Silicon）絶縁層（トレンチ絶縁層、セミリセスＬＯＣＯＳ絶縁層等であってもよい。）（第１下地層１２）が形成され、その上に第２下地層１３が形成された基板１０となっている。第２下地層１３の材質としては、例えば、窒化シリコン（Ｓｉ３Ｎ４）が挙げられる。また、第２下地層１３は、振動子１００を空洞に収容する態様の場合に、該空洞を形成する際のエッチングストッパー層として利用してもよい。
【００２７】
１．２．下部電極
下部電極２０は、基板１０上に形成される。下部電極２０の形状は、特に限定されず、振動子の機能や感度の要請に応じて適宜設計される。下部電極２０には、貫通孔２２が形成されている。下部電極２０は、上部電極３０と対になり振動子１００のセンサー部を構成する。下部電極２０は、信号を入力又は出力するための配線を有してもよい。図１、２に示す例では、下部電極２０は、平面視において矩形形状に形成され、一体的に形成された配線５１に電気的に接続されている。
【００２８】
下部電極２０の厚さは、特に限定されないが、例えば、１００ｎｍ以上１μｍ以下とすることができる。下部電極２０は、導電性を有する材質で形成され、例えば、不純物がドープされた多結晶シリコン（半導体）からなることができる。不純物としては、例えば、砒素（Ａｓ）、リン（Ｐ）、ボロン（Ｂ）等が挙げられる。不純物は、例えば、不純物を含む原料をスパッタにより成膜することや、イオン注入により導入することができる。また、不純物は、熱処理によって活性化されていてもよい。
【００２９】
下部電極２０は、例えば、基板１０の全面にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタ法等により多結晶シリコンの層を成膜した後、フォトリソグラフィー技術及びエッチング技術によってパターニングすることにより形成される。このときのエッチングとしては、ウエットエッチング、ドライエッチングなどが挙げられる。なお、下部電極２０及び対向部４０がいずれも多結晶シリコンで形成される場合には、下部電極２０の多結晶シリコンの不純物濃度は、対向部４０の多結晶シリコンの不純物濃度よりも高い。下部電極２０の不純物濃度の調節は、形成の際に不純物濃度の高い（ドープト）原料を用いることや、イオン注入により行うことができる。
【００３０】
貫通孔２２は、下部電極２０を厚さ方向に沿って貫通する孔である。下部電極２０を上方から平面視した場合に、貫通孔２２を通じて対向部４０の少なくとも一部を望むことができる。すなわち、下部電極２０の貫通孔２２は、対向部４０の少なくとも一部を上方に露出させる。
【００３１】
一方、貫通孔２２は、後述の上部電極３０に形成される突起部３２が貫通孔２２を通って対向部４０に接触できるような形状及び大きさで形成される。また、貫通孔２２は、突起部３２が貫通孔２２内で対向部４０に接触できるような位置に形成される。
【００３２】
貫通孔２２の形状は、特に限定されないが、上部電極３０が基板１０側に変位した際に、上部電極３０の突起部３２と下部電極２０とが接触しないような形状とすることが好ましい。また、貫通孔２２の側面の形状は、突起部３２の側面の外形形状の相似形であって突起部３２の側面よりも大きい形状として、突起部３２と下部電極２０との貫通孔２２内における離間距離が所定の大きさとなるようにしてもよい。さらに、貫通孔２２の形状は、貫通孔２２を基板１０に平行な面で切った断面を、下部電極２０の上面側の位置から下面側の位置に向って移動させた場合に、当該断面における貫通孔２２の面積が小さくなる部分を有する形状であることがより好ましい。このような形状とすれば、上部電極３０の突起部３２を基板１０側に向って先鋭化する（テーパー状にする）ことができる。また、貫通孔２２の基板１０に平行な面で切った断面形状は、円、楕円、多角形、又はそれらを組み合わせた形状とすることができる。図示の例では、貫通孔２２の側面の形状は、円錐台及び円柱を組合わせた形状となっている。
【００３３】
貫通孔２２は、対向部４０の少なくとも一部を下部電極２０の上面側に露出させるため、平面視における貫通孔２２の開口面積が大きいと、下部電極２０及び上部電極３０の対向面積が小さくなる。そのため、貫通孔２２の平面視における開口面積は、小さいほど好ましい。なお、貫通孔２２の開口面積とは、１つの貫通孔２２を上方から見たときに、貫通孔２２を通じて見える対向部４０若しくは基板１０の面積を指す。
【００３４】
貫通孔２２は、複数形成されてもよい。貫通孔２２は、例えば、上部電極３０に形成される突起部３２及びこれに対応して形成される対向部４０の組の数だけ形成される。図示の例では、平面視において、上部電極３０の略中央部に突起部３２及び対向部４０の組が１つ形成されているが、係る組は、上部電極３０の周縁部や端部に複数形成されてもよく、貫通孔２２は、係る組の位置や数に対応して設けられる。
【００３５】
１．３．上部電極
上部電極３０は、下部電極２０の上方に形成される。上部電極３０及び下部電極２０は、上下方向に離間して設けられる。上部電極３０は、下部電極２０の貫通孔２２に向って（基板１０側に向かって）突出する突起部３２を有する。
【００３６】
上部電極３０は、基板１０上に形成された固定部３０ａと、下部電極２０に対向して配置された振動可能な可動部（梁）３０ｂと、可動部３０ｂと固定部３０ａとを連結して支持する支持部３０ｃと、を有してもよい。この場合、突起部３２は、可動部３０ｂに設けられる。また、上部電極３０は、片持ち梁状（図１参照）に形成されてもよいし、両持ち梁状（図示せず）に形成されてもよい。例えば、上部電極３０が固定部３０ａ、支持部３０ｃ及び可動部３０ｂから構成される場合には、可動部３０ｂが片持ち若しくは両持ちの梁となり、当該梁の固定端が支持部３０ｃとなる。また、上部電極３０は、平面視において、少なくとも一部が下部電極２０に重なるように形成される。そして、上部電極３０は、下部電極２０と対になって、一種のキャパシターを構成しており、例えば、下部電極２０との間の静電力によって変形・振動することができる。
【００３７】
上部電極３０の形状は、特に限定されず、振動子の機能や感度の要請に応じて適宜設計される。図１に示す例では、平面視において、下部電極２０と重なるように矩形形状に形成され、配線５２に電気的に接続されている。
【００３８】
上部電極３０の厚みは、例えば１００ｎｍ以上１μｍ以下とすることができる。振動子１００における上部電極３０の機能としては、下部電極２０と対になってセンサー部を構成する一方の電極となることが挙げられる。上部電極３０の材質は、導電性の材料で形成され、上述の下部電極２０で説明したと同様であるが、上部電極３０の不純物濃度は、対向部４０の不純物濃度とは無関係に設定することができる。
【００３９】
上部電極３０に形成される突起部３２は、基板１０側に向って突出している。突起部３２は、上部電極３０の下面側に設けられる。突起部３２は、下部電極２０の貫通孔２２に対応して形成される。換言すると、突起部３２は、下部電極２０の貫通孔２２に向って突出する。
【００４０】
突起部３２は、上部電極３０が振動等により変位していない状態では対向部４０と接触せず、上部電極３０の梁の一部となっており上部電極３０とともに変位する。突起部３２は、上部電極３０が振動等により変位していない状態で下部電極２０の貫通孔２２内に存在している。すなわち、下部電極２０及び上部電極３０の間の距離（図３の符号ｄ２参照）は、突起部３２の高さ（突出する長さ）（図３の符号ｄ３参照）よりも小さい。このように配置されることにより、下部電極２０及び上部電極３０の離間距離（ｄ２）を、単純に上部電極３０の下面に突起を設ける場合に比較して小さくすることができ、振動子１００の静電容量を大きくすることができ、センサーとしての感度を高めることができる。
【００４１】
上部電極３０が変位していない状態における、下部電極２０及び突起部３２以外の部分の上部電極３０の離間距離（ｄ２）は、例えば、２０ｎｍ以上１μｍ以下、好ましくは２０ｎｍ以上１００ｎｍ以下である。
【００４２】
突起部３２の形状は、円柱、角柱、円錐台、角錐台、円錐、角錐、球、回転楕円体及びこれらを組み合わせた形状とすることができる。突起部３２の形状は、貫通孔２２の側面の外形形状を縮小した相似形であってもよい。このようにすれば、突起部３２と下部電極２０との貫通孔２２内における離間距離が所定の大きさとすることができる。突起部３２の高さ（突出する長さ）（ｄ３）は、対向部４０の厚さ（高さ）とともに、対向部４０及び突起部３２との間の距離（図３の符号ｄ１参照）が、下部電極２０及び上部電極３０との間の距離（ｄ２）よりも小さくなるように設定される。突起部３２の具体的な高さとしては、１２０ｎｍ以上２μｍ以下である。突起部３２の高さ（突出する長さ）（ｄ３）は、下部電極２０及び突起部３２以外の部分の上部電極３０の離間距離（ｄ２）と下部電極２０の厚さの和であってもよい。
【００４３】
突起部３２は、上部電極３０を基板１０側に変位させた際に、対向部４０に接触する。この場合、突起部３２は、下部電極２０の貫通孔２２を通じて対向部４０に接触する。突起部３２が対向部４０に接触した状態では、大きい外力が働かない限りは、上部電極３０及び下部電極２０は離間した状態にある。すなわち、図３を参照すると、符号ｄ１で示される距離が、符号ｄ２で示される距離よりも小さいため、突起部３２が対向部４０に接触した状態では、上部電極３０及び下部電極２０は離間した状態となる。
【００４４】
なお、大きい外力とは、下部電極２０及び上部電極３０の間に液体がある場合に、その表面張力によって両電極を接近させる力を越える大きさの力、又は、振動子１００が駆動される際の電位により発生する下部電極２０及び上部電極３０の引力を越えるような外力のことをいい、例えば、両電極を接触させる機械的な力や衝撃のことをいう。すなわち、上記液体の表面張力程度の力や、振動子１００を駆動する程度の力では、上部電極３０を基板１０側に変位させても、突起部３２及び対向部４０が接触することにより、突起部３２が、一種の突っ支い棒（つっかい棒）（ｐｒｏｐ）として機能し、上部電極３０と下部電極２０とを接触しないようにすることができる。
【００４５】
突起部３２と対向部４０との接触は、液体のメニスカスを形成しにくい態様であることが好ましく、この観点から定性的に言えば、いわゆる点接触や線接触の態様であることが好ましい。すなわち、係る観点からは、突起部３２と対向部４０とが接触した場合の接触面積は、小さいほうが好ましく、例えば、９μｍ２（３μｍ四方）以下、好ましくは４μ
ｍ２（２μｍ四方）以下、より好ましくは１μｍ２（１μｍ四方）以下、特に好ましくは０．２５μｍ２（０．５μｍ四方）以下である。
【００４６】
このような接触面積とする場合には、突起部３２の形状が柱状であると突起部３２の機械的強度が不十分となる場合があるため、突起部３２の形状は、少なくとも先端部分を錐台状若しくは錐状とすることが好ましい。図示の例では、突起部３２の形状は、円錐台状となっている。
【００４７】
突起部３２は、複数形成されてもよい。突起部３２は、図示の例では、平面視において、上部電極３０の略中央部に１つ形成されているが、これに限定されず、上部電極３０の周縁部や端部に複数形成されてもよい。
【００４８】
上部電極３０は、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタ法等により多結晶シリコンの層を成膜した後、フォトリソグラフィー技術及びエッチング技術によってパターニングすることにより形成される。このときのエッチングとしては、ウエットエッチング、ドライエッチングなどが挙げられる。突起部３２の材質は、上部電極３０と同様であり、詳細な説明を省略する。また、突起部３２は、上部電極３０と一体的に形成されてもよいし、別体として形成されて上部電極３０に接合されてもよい。
【００４９】
１．４．対向部
対向部４０は、基板１０上に形成される。対向部４０は、上部電極３０の突起部３２に対向する。対向部４０は、下部電極２０の貫通孔２２の内部に形成される。対向部４０は、上部電極３０を基板１０側に変位させた際に、上部電極３０の突起部３２を支えて止める（受け止める）機能を有する。そして、既に述べたとおり、上部電極３０を基板１０側に変位させた際には、突起部３２及び対向部４０が接触して、上部電極３０と下部電極２０とを接触しにくくすることができる。したがって、対向部４０及び突起部３２との間の距離（図３の符号ｄ１参照）は、下部電極２０及び上部電極３０との間の距離（図３の符号ｄ２参照）よりも小さい（すなわちｄ１＜ｄ２）。対向部４０の厚さ及び突起部３２の高さは、このような関係を満足させるように選択される。対向部４０の具体的な高さ（厚さ）は、例えば、１００ｎｍ以上１μｍ以下である。
【００５０】
対向部４０は、下部電極２０とは電気的に絶縁されている。すなわち、対向部４０は、下部電極２０と離間している。そのため、仮に、上部電極３０の一部である突起部３２と接触したとしても、上部電極３０及び下部電極２０の間の絶縁性は維持される。
【００５１】
上部電極３０が変位していない状態における上部電極３０の突起部３２及び対向部４０の間の距離（ｄ１）は、例えば、１ｎｍ以上５００ｎｍ以下、好ましくは１ｎｍ以上５０ｎｍ以下である。
【００５２】
対向部４０の形状は、突起部３２を受け止めることができる限り限定されないが、例えば、円柱状、角柱状、錐台状などとすることができる。対向部４０の平面的な形状は、特に限定されない。また、対向部４０の平面視における面積が大きい場合でも、図示のように、平面視における対向部４０の周囲に、下部電極２０を重ねて配置することができる。
【００５３】
対向部４０は、突起部３２の数や位置に合わせて形成される。対向部４０は、図示の例では、平面視において、下部電極２０の略中央部に設けられた貫通孔２２内に１つ形成されているがこれに限定されない。
【００５４】
対向部４０は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏ
ｎ）法、スパッタ法等により多結晶シリコンの層を成膜した後、フォトリソグラフィー技術及びエッチング技術によってパターニングすることにより形成される。このときのエッチングとしては、ウエットエッチング、ドライエッチングなどが挙げられる。なお、下部電極２０及び対向部４０がいずれも多結晶シリコンで形成される場合には、対向部４０の多結晶シリコンの不純物濃度は、下部電極２０の多結晶シリコンの不純物濃度よりも低い。このような下部電極２０及び対向部４０の間の不純物濃度の関係は、対向部４０の形成の際に不純物濃度の低い原料を用いることや、下部電極２０にイオン注入を行うことにより達成することができる。
【００５５】
１．５．作用効果
本実施形態の振動子１００は、下部電極２０及び上部電極３０の間の距離が、突起部３２の高さよりも小さいので、センサーとして用いる際に高い感度を得ることができる。そのうえ、振動子１００は、下部電極２０及び上部電極３０が接近した場合に、下部電極２０及び上部電極３０が接触する前に、突起部３２及び対向部４０が接触するため、下部電極２０及び上部電極３０が接近しても両者の間の隙間を確保することができる。そのため、ウエットエッチングによって製造される場合に、スティッキングを生じにくく、歩留りよく製造されることができる。
【００５６】
２．振動子の製造方法
本実施形態の振動子１００の製造方法は、基板１０上に、第１半導体層４５を形成する工程と、第１半導体層４５を熱酸化して対向部４０及び対向部４０の表面に形成された第１酸化膜４６を形成する工程と、基板１０上及び第１酸化膜４６上に第２半導体層２５を成膜し、第２半導体層２５をパターニングして、第１酸化膜４６が露出する開口２３を形成する工程と、第２半導体層２５を熱酸化して下部電極２０及び下部電極２０の表面に形成された第２酸化膜２６を形成する工程と、基板１０上、第１酸化膜４６上及び第２酸化膜２６上に第３半導体層３５を成膜する工程と、第３半導体層３５をパターニングして上部電極３０を形成する工程と、第１酸化膜４６及び第２酸化膜２６をエッチングする工程と、を含む。
【００５７】
以下、図面を参照しながら各工程について説明する。図４〜図９は、振動子１００の製造工程を説明するための図である。
【００５８】
まず、図４に示すように、支持基板１１上に第１下地層１２及び第２下地層１３を形成して、基板１０を得る。支持基板１１は、例えば、シリコンウェハーである。第１下地層１２は、例えば、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法、ＬＯＣＯＳ法等により形成される。第２下地層１３は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタ法等により形成される。
【００５９】
次に、図４に示すように、基板１０上に、第１半導体層４５を形成する。本工程は、基板１０上に、半導体層を成膜する工程、半導体層をパターニングする工程によりおこなうことができる。第１半導体層４５は、熱酸化されることにより、対向部４０及び第１酸化膜４６となる。第１半導体層４５は、不純物濃度の小さい（例えばいわゆるノンドープの）多結晶シリコンによって形成される。後述の第２半導体層２５よりも不純物濃度を小さくできるならば、第１半導体層４５は、不純物を含んでもよい。第１半導体層４５は、例えば、ＣＶＤ法やスパッタ法などによる成膜処理により形成され、フォトリソグラフィー技術及びエッチング技術によるパターニング処理により形成される。
【００６０】
次いで、図５に示すように、第１半導体層４５を熱酸化して対向部４０及び対向部４０の表面に形成された第１酸化膜４６を形成する。熱酸化の条件は、特に制限はないが、第１酸化膜４６が後述の第２酸化膜２６よりも薄くなるような条件が選ばれる。なお、第１
半導体層４５の不純物濃度が第２半導体層２５よりも小さいため、第１酸化膜４６を形成する熱酸化の条件と、第２酸化膜２６を形成する熱酸化の条件とが同じであっても、第１酸化膜４６の生成速度（酸化レート）が小さいため、第１酸化膜４６が第２酸化膜２６よりも薄くなる。この工程で形成される第１酸化膜４６の厚さは、突起部３２及び対向部４０の間の距離（図３の符号ｄ１参照）を規定することになる。
【００６１】
次に、図６に示すように、基板１０上及び第１酸化膜４６上に第２半導体層２５を成膜し、図７に示すように第２半導体層２５をパターニングして、第１酸化膜４６が露出する開口２３を形成する。なお本工程のパターニングにより、下部電極２０となる第２半導体層２５の外形形状が形成される。
【００６２】
第２半導体層２５は、多結晶シリコンによって形成される。第２半導体層２５は、第１半導体層４５よりも不純物濃度が高くなるように形成される。第２半導体層２５は、例えば、不純物を含む（ドープト）多結晶シリコンを、例えば、ＣＶＤ法やスパッタ法などにより成膜することによって形成される。これにより第２半導体層２５の導電性が確保される。また、第２半導体層２５がノンドープの多結晶シリコンや不純物濃度の低い多結晶シリコンで形成される場合には、適宜なイオン注入により、導電性を高め、第２半導体層２５の不純物濃度が、第１半導体層４５の不純物濃度よりも高くなるように形成される。また、第１半導体層４５及び第２半導体層２５に同じ材質を選択した場合であっても、第１半導体層４５よりも第２半導体層２５の不純物濃度を高めることができる。
【００６３】
本工程において第１酸化膜４６が上面側に露出する面積は、突起部３２の先端の形状と関係しており、第２酸化膜２６の厚さを考慮して設定される。第１酸化膜４６の露出する面積が小さすぎると、第２酸化膜２６によって、第１酸化膜４６が覆われてしまう場合があり、第１酸化膜４６によって突起部３２及び対向部４０との間の距離（ｄ１）を規定できなくなる場合がある。
【００６４】
また、本工程のパターニングを、図示のように第２半導体層２５の端部（パターンの端部）を斜めに（テーパー状に）エッチングするようにすれば、開口２３（貫通孔２２の一部となる）をテーパー状に形成することができるとともに、上部電極２０の突起部３２を貫通孔２２の側面形状と相似形のテーパー状に形成することができる。
【００６５】
そして、図８に示すように、第２半導体層２５を熱酸化して下部電極２０及び下部電極２０の表面に形成された第２酸化膜２６を形成する。熱酸化の条件は、特に制限はないが、第２酸化膜２６が第１酸化膜４６よりも厚くなるような条件が選ばれる。この工程で形成される第２酸化膜２６の厚さは、下部電極２０及び上部電極３０の間の距離（図３の符号ｄ２参照）を規定することになる。なお、本工程では、対向部４０の表面に形成された第１酸化膜４６が成長して厚くなる場合があるが、上記の通り成膜速度（酸化レート）が第２酸化膜２６のほうが大きいため、最終的には第１酸化膜４６のほうが第２酸化膜２６よりも薄く形成される。
【００６６】
次いで、基板１０上、第１酸化膜４６上及び第２酸化膜２６上に第３半導体層３５を成膜し、図９に示すように、第３半導体層３５をパターニングして上部電極３０を形成する。第３半導体層３５は、多結晶シリコンによって形成される。第３半導体層３５は、導電性を高めるために、イオン注入されてもよい。なお、第３半導体層３５の不純物濃度は、上部電極３０としての導電性が確保できれば任意である。第３半導体層３５は、例えば、ＣＶＤ法やスパッタ法などによる成膜処理により形成されフォトリソグラフィー技術及びエッチング技術によるパターニング処理されることにより上部電極３０が形成される。
【００６７】
そして、第１酸化膜４６及び第２酸化膜２６をエッチングすることにより、図１に示す
ような振動子１００を製造することができる。本工程のエッチングは、フッ化水素酸や緩衝フッ酸（フッ化水素酸とフッ化アンモニウムとの混合液）などを用いたウエットエッチングで行われる。また、本工程にはエッチング後の洗浄工程が含まれてもよい。
【００６８】
本実施形態の振動子の製造方法によれば、第１酸化膜４６の厚さのほうが第２酸化膜２６の厚さよりも小さく形成できる。そのため、対向部４０及び突起部３２との間の距離が、下部電極２０及び上部電極３０との間の距離よりも小さい振動子１００を容易に製造することができる。さらに、第１酸化膜４６及び第２酸化膜２６をウエットエッチングする工程において、スティッキングが生じにくく、振動子１００の生産性（歩留まり等）を良好に製造することができる。
【００６９】
３．電子装置
本実施形態に係る電子装置は、上述の振動子と、振動子を駆動する回路部とを含む。電子装置の構成としては、図示しないが、例えば、上述の振動子１００の基板１０上に空洞が形成され、下部電極２０、上部電極３０及び対向部４０が該空洞に収容され、同一基板１０に、容量素子（キャパシター）や、トランジスター等が設けられた装置を例示することができる。
【００７０】
本実施形態に係る電子装置が発振器である場合について、図面を参照しながら説明する。図１０は、本実施形態に係る発振器３００を示す回路図である。発振器３００は、図１０に示すように、上述の振動子１００と、反転増幅回路１１０と、を含む。振動子１００は、下部電極２０に接続する配線５１と電気的に接続された第１端子１００ａと、上部電極３０に接続する配線５２と電気的に接続された第２端子１００ｂと、を有している。振動子１００の第１端子１００ａは、反転増幅回路１１０の入力端子１１０ａと少なくとも交流的に接続する。振動子１００の第２端子１００ｂは、反転増幅回路１１０の出力端子１１０ｂと少なくとも交流的に接続する。
【００７１】
図示の例では、反転増幅回路１１０は、１つのインバーターから構成されているが、所望の発振条件が満たされるように、複数のインバーター（反転回路）や増幅回路を組み合わせて構成されていてもよい。
【００７２】
発振器３００は、反転増幅回路１１０に対する帰還抵抗を含んで構成されていてもよい。図１０に示す例では、反転増幅回路１１０の入力端子と出力端子とが抵抗１２０を介して接続されている。
【００７３】
発振器３００は、反転増幅回路１１０の入力端子１１０ａと基準電位（接地電位）との間に接続された第１キャパシター１３０（例えば、振動子１００の基板１０に形成されたキャパシターであってもよい。）と、反転増幅回路１１０の出力端子１１０ｂと基準電位（接地電位）との間に接続された第２キャパシター１３２（例えば、同一基板上の他のキャパシターであってもよい。）と、を含んで構成されている。これにより、振動子１００とキャパシター１３０，１３２とで共振回路を構成する発振回路とすることができる。発振器３００は、この発振回路で得られた発振信号ｆを出力する。
【００７４】
発振器３００は、図１１に示すように、さらに、分周回路１４０を有していてもよい。分周回路１４０は、発振回路の出力信号Ｖｏｕｔを分周し、発振信号ｆを出力する。これにより、発振器３００は、例えば、出力信号Ｖｏｕｔの周波数よりも低い周波数の出力信号を得ることができる。なお、反転増幅回路１１０、抵抗１２０、キャパシター１３０，１３２、および分周回路１４０は、基板１０に形成された回路部を構成していてもよい。
【００７５】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例
えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【００７６】
本発明は、上述した実施形態に限定されるものではなく、さらに種々の変形が可能である。例えば、本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【００７７】
１０…基板、１１…支持基板、１２…第１下地層、１３…第２下地層、２０…下部電極、２２…貫通孔、２３…開口、２５…第２半導体層、２６…第２酸化膜、３０…上部電極、３２…突起部、３５…第３半導体層、４０…対向部、４５…第１半導体層、４６…第１酸化膜、１００…振動子、１００ａ…第１端子、１００ｂ…第２端子、１１０…反転増幅回路、１１０ａ…入力端子、１１０ｂ…出力端子、１２０…抵抗、１３０…第１キャパシター、１３２…第２キャパシター、１４０…分周回路、３００…発振器
【図１】
2015156611.tif 000003
【図２】
2015156611.tif 000004
【図３】
2015156611.tif 000005
【図４】
2015156611.tif 000006
【図５】
2015156611.tif 000007
【図６】
2015156611.tif 000008
【図７】
2015156611.tif 000009
【図８】
2015156611.tif 000010
【図９】
2015156611.tif 000011
【図１０】
2015156611.tif 000012
【図１１】
2015156611.tif 000013