(57)【要約】【課題】ストリーキングを低減することが可能な固体撮像装置を提供する。【解決手段】ストリーキング補正部２４には、垂直ＯＢ出力評価部２４Ａ、水平ＯＢ出力評価部２４Ｂおよび水平ライン出力シフト部２４Ｃが設けられ、垂直ＯＢ出力評価部２４Ａは、垂直遮光画素部１Ｂから読み出された画素信号を評価し、水平ＯＢ出力評価部２４Ｂは、水平遮光画素部１Ｃから読み出された画素信号を評価し、水平ライン出力シフト部２４Ｃは、垂直ＯＢ出力評価部１Ｂにて評価された画素信号と水平ＯＢ出力評価部１Ｃにて評価された画素信号との比較結果に基づいて、有効画素部１Ａから読み出された画素信号を水平ラインごとにシフトさせる。【選択図】図１
2015082732.tif 000002
【特許請求の範囲】
【請求項１】
有効画素がマトリックス状に配置された有効画素部と、前記有効画素の垂直方向に遮光画素が配置された垂直遮光画素部と、前記有効画素の水平方向に遮光画素が配置された水平遮光画素部が設けられた画素アレイ部と、
前記有効画素または前記遮光画素から読み出された画素信号と基準電圧との比較結果に基づいて前記画素信号のＡＤ変換値を算出するカラムＡＤＣ回路と、
前記垂直遮光画素部から読み出された画素信号および前記水平遮光画素部から読み出された画素信号の評価結果に基づいて、前記有効画素部のストリーキングが減るように前記有効画素部から読み出された画素信号を補正するストリーキング補正部とを備え、
前記ストリーキング補正部は、
前記垂直遮光画素部から読み出された画素信号の平均値をラインごとに算出する第１ライン平均値算出回路と、
前記第１ライン平均値算出回路にて算出されたラインごとの平均値に基づいて、複数のラインの平均値を算出する平均値算出回路と、
前記平均値算出回路にて算出された平均値から差分が最も大きいラインの平均値に基づいて、前記遮光画素から読み出された画素信号の最大ズレ量を検出する最大ズレ量検出回路と、
前記水平遮光画素部から読み出された画素信号の平均値をラインごとに算出する第２ライン平均値算出回路と、
前記第２ライン平均値算出回路にて算出されたラインごとの平均値が前記最大ズレ量に基づいて設定された範囲内にあるかどうかの判定結果に基づいて、前記ストリーキング補正部による補正を制限する制限回路と、
前記制限回路による制限外の場合、前記有効画素部から読み出された画素信号を補正する補正回路とを備えることを特徴とする固体撮像装置。
【請求項２】
前記補正回路は、前記水平遮光画素部から読み出された画素信号の平均値と、前記垂直遮光画素部から読み出された画素信号の平均値とのズレに基づいて、前記有効画素部から読み出された画素信号をラインごとに補正することを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
有効画素がマトリックス状に配置された有効画素部と、前記有効画素の垂直方向に遮光画素が配置された垂直遮光画素部と、前記有効画素の水平方向に遮光画素が配置された水平遮光画素部が設けられた画素アレイ部と、
前記垂直遮光画素部から読み出された画素信号および前記水平遮光画素部から読み出された画素信号の評価結果に基づいて、前記有効画素部のストリーキングが減るように前記有効画素部から読み出された画素信号を補正するストリーキング補正部とを備えることを特徴とする固体撮像装置。
【請求項４】
前記ストリーキング補正部は、
前記垂直遮光画素部から読み出された画素信号を評価する垂直ＯＢ出力評価部と、
前記水平遮光画素部から読み出された画素信号を評価する水平ＯＢ出力評価部と、
前記垂直ＯＢ出力評価部にて評価された画素信号と前記水平ＯＢ出力評価部にて評価された画素信号との比較結果に基づいて、前記有効画素部から読み出された画素信号を水平ラインごとにシフトさせる水平ライン出力シフト部とを備えることを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記ストリーキング補正部は、
前記遮光画素の傷が修復されるように前記遮光画素から読み出された画素信号を補正する傷補正回路を備えることを特徴とする請求項１から４のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置に関する。
【背景技術】
【０００２】
ＣＭＯＳセンサでは、通常１ラインごとにデータが読み出される。このため、夜景など比較的暗時な撮影時において、ライトなどの強烈なスポット光が被写体にある場合、スポット光が当たる部分のラインと、スポット光が当たらない部分のラインとでは、カラム間での電流変動の違いから、スポット光が当たる部分から水平方向に尾を引くストリーキングが生じていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−３５６８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一つの実施形態は、ストリーキングを低減することが可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一つの実施形態によれば、画素アレイ部と、ストリーキング補正部とが設けられている。画素アレイ部は、有効画素がマトリックス状に配置された有効画素部と、前記有効画素の垂直方向に遮光画素が配置された垂直遮光画素部と、前記有効画素の水平方向に遮光画素が配置された水平遮光画素部が設けられている。ストリーキング補正部は、前記垂直遮光画素部から読み出された画素信号および前記水平遮光画素部から読み出された画素信号の評価結果に基づいて、前記有効画素部のストリーキングが減るように前記有効画素部から読み出された画素信号を補正する。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１の実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図２】図２は、図１のセンサ部２２の画素の配置例を示すブロック図である。
【図３】図３は、図１のセンサ部２２のストリーキングの発生例を示す平面図である。
【図４】図４は、図１のセンサ部およびＡＤ変換部の構成例を示すブロック図である。
【図５】図５は、図４の画素の構成例を示す回路図である。
【図６】図６は、図４のカラムＡＤＣ回路の構成例を示す回路図である。
【図７】図７（ａ）および図７（ｂ）は、ストリーキング検出方法およびストリーキング検出時の水平ライン出力補正方法を示す図である。
【図８】図８は、図１のストリーキング補正部２４の構成例を示すブロック図である。
【図９】図９（ａ）は、図８のストリーキング補正部２４の動作を示すタイミングチャート、図９（ｂ）は、図９（ａ）の水平同期信号Ｈ＿ＳＹＮＣ、水平ＯＢイネーブル信号ＨＯＢ＿ＥＮおよび有効画素イネーブル信号Ｈ＿ＥＮを拡大して示すブタイミングチャートである。
【図１０】図１０は、図８の制限回路４６の構成例を示すブロック図である。
【図１１】図１１は、図８の補正回路４７の構成例を示すブロック図である。
【図１２】図１２は、図８の補正回路４７のその他の構成例を示すブロック図である。
【図１３】図１３は、第２の実施形態に係る固体撮像装置に適用されるストリーキング補正部の概略構成を示すブロック図である。
【図１４】図１４は、第３の実施形態に係る固体撮像装置が適用されたデジタルカメラの概略構成を示すブロック図である。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態に係る固体撮像装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００８】
（第１実施形態）
図１は、第１の実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１において、固体撮像装置には、センサ部２２、ＡＤ変換部２３、ストリーキング補正部２４、黒レベル補正部２５、ラインメモリ２６、傷補正部２７、ノイズキャンセル部２８、レンズシェーディング補正部２９、デジタルゲイン設定部３０およびデジタルアンプ３１が設けられている。センサ部２２の前段にはレンズ２１が設けられている。センサ部２２は被写体を画素ごとに光電変換し、画素信号を生成する。なお、図１の例では、デモザイク処理、γ処理、エッジ強調およびＹＵＶ変換などを行う画像処理部を含まない場合を示したが、この画像処理部を含んでもよい。
【０００９】
図２は、図１のセンサ部２２の画素の配置例を示すブロック図である。
図２において、センサ部２２には、有効画素部１Ａ、垂直遮光画素部１Ｂおよび水平遮光画素部１Ｃが設けられている。有効画素部１Ａは有効画素がマトリックス状に配置されている。垂直遮光画素部１Ｂは有効画素の垂直方向に遮光画素が配置されている。なお、垂直遮光画素部１Ｂには遮光画素を複数ライン分設けることができる。水平遮光画素部１Ｃは有効画素の水平方向に遮光画素が配置されている。なお、水平遮光画素部１Ｃには遮光画素を複数カラム分設けることができる。
【００１０】
図１において、ＡＤ変換部２３はセンサ部２２から出力された画素信号をデジタル値に変換する。ストリーキング補正部２４は、垂直遮光画素部１Ｂから読み出された画素信号および水平遮光画素部１Ｃから読み出された画素信号の評価結果に基づいて、有効画素部１Ａのストリーキングが減るように有効画素部１Ａから読み出された画素信号を補正する。ここで、ストリーキング補正部２４には、垂直ＯＢ出力評価部２４Ａ、水平ＯＢ出力評価部２４Ｂおよび水平ライン出力シフト部２４Ｃが設けられている。垂直ＯＢ出力評価部２４Ａは、垂直遮光画素部１Ｂから読み出された画素信号を評価する。水平ＯＢ出力評価部２４Ｂは、水平遮光画素部１Ｃから読み出された画素信号を評価する。水平ライン出力シフト部２４Ｃは、垂直ＯＢ出力評価部２４Ａにて評価された画素信号と水平ＯＢ出力評価部２４Ｂにて評価された画素信号との比較結果に基づいて、有効画素部１Ａから読み出された画素信号を水平ラインごとにシフトさせる。
【００１１】
図３は、図１のセンサ部２２のストリーキングの発生例を示す平面図である。
図３において、夜景など比較的暗時な撮影時に強烈なスポット光ＳＰがセンサ部２２に入射すると、スポット光ＳＰが当たる部分から水平方向にストリーキングＳＴが生じる。
【００１２】
図１において、黒レベル補正部２５は、遮光画素から読み出された画素信号に基づいて、有効画素から読み出された画素信号の黒レベルを補正する。ラインメモリ２６は、有効画素から読み出された画素信号をラインごとに保持する。傷補正部２７は、有効画素の傷が修復されるように有効画素から読み出された画素信号を補正する。ノイズキャンセル部２８は、有効画素から読み出された画素信号のフィルタリングを行う。レンズシェーディング補正部２９は、レンズ２１のケラレによる周辺部の光量の減衰を補償する。デジタルゲイン設定部３０は、有効画素から読み出された画素信号のデジタルゲインを調整する。デジタルアンプ３１は、有効画素から読み出された画素信号を増幅する。
【００１３】
そして、レンズ２１を介してセンサ部２２に光が入射することにより撮像が行われる。この時、有効画素および遮光画素から画素信号が読み出され、ＡＤ変換部２３にてデジタル値に変換された後、ストリーキング補正部２４にラインごとに入力される。このストリーキング補正部２４では、垂直遮光画素部１Ｂから読み出された画素信号および水平遮光画素部１Ｃから読み出された画素信号が評価され、これらの間の画素信号のレベルのズレが水平遮光画素部１Ｃのラインごとに検出される。そして、垂直遮光画素部１Ｂから読み出された画素信号のレベルのバラツキの範囲を超えて、垂直遮光画素部１Ｂと水平遮光画素部１Ｃとの間で画素信号のレベルにズレがある場合、そのズレに相当する分だけ有効画素部１Ａから読み出された画素信号がラインごとに補正される。
【００１４】
ここで、図３のスポット光ＳＰによるストリーキングＳＴが有効画素部１Ａに発生しても、垂直遮光画素部１Ｂでは、そのストリーキングＳＴに起因する画素信号の変動は発生しない。一方、図３のスポット光ＳＰによるストリーキングＳＴが有効画素部１Ａに発生すると、水平遮光画素部１Ｃでは、そのストリーキングＳＴに起因して画素信号が変動する。この時、ストリーキングＳＴに起因する有効画素部１Ａの画素信号の変動分と、ストリーキングＳＴに起因する水平遮光画素部１Ｃの画素信号の変動分は、各ラインごとに等しいとみなすことができる。このため、垂直遮光画素部１Ｂと水平遮光画素部１Ｃとの間の画素信号のレベルのズレに相当する分だけ有効画素部１Ａから読み出された画素信号をラインごとに補正することにより、ストリーキングＳＴを低減することができる。
【００１５】
ストリーキング補正部２４において有効画素部１Ａから読み出された画素信号が補正されると、黒レベル補正部２５にて画素信号の黒レベルが補正され、ラインメモリ２６に保持される。そして、傷補正部２７およびノイズキャンセル部２８において、ラインメモリ２６に保持された画素信号に基づいて、有効画素部１Ａから読み出された画素信号の傷補正およびノイズキャンセルが行なわれ、デジタルアンプ３１を介して出力される。
【００１６】
図４は、図１のセンサ部およびＡＤ変換部の構成例を示すブロック図である。
図４において、固体撮像装置には、画素アレイ部１が設けられている。画素アレイ部１には、光電変換した電荷を蓄積する画素ＰＣがロウ方向ＲＤおよびカラム方向ＣＤにｍ（ｍは正の整数）行×ｎ（ｎは正の整数）列分だけマトリックス状に配置されている。なお、これらの画素ＰＣは、有効画素および遮光画素に対応する。また、この画素アレイ部１において、ロウ方向ＲＤには画素ＰＣの読み出し制御を行う水平制御線Ｈｌｉｎが設けられ、カラム方向ＣＤには画素ＰＣから読み出された信号を伝送する垂直信号線Ｖｌｉｎが設けられている。
【００１７】
また、固体撮像装置には、読み出し対象となる画素ＰＣを垂直方向に走査する垂直走査回路２、画素ＰＣとの間でソースフォロア動作を行うことにより、画素ＰＣから垂直信号線Ｖｌｉｎにカラムごとに画素信号を読み出す負荷回路３、各画素ＰＣの信号成分をＣＤＳにてカラムごとに検出するカラムＡＤＣ回路４、画素ＰＣから読み出された画素信号を水平方向に転送する水平走査回路５、カラムＡＤＣ回路４に基準電圧ＶＲＥＦを出力する基準電圧発生回路６および各画素ＰＣの読み出しや蓄積のタイミングを制御するタイミング制御回路７が設けられている。なお、基準電圧ＶＲＥＦはランプ波を用いることができる。
【００１８】
そして、垂直走査回路２にて画素ＰＣが垂直方向に走査されることで、ロウ方向ＲＤに画素ＰＣが選択される。そして、負荷回路３において、その画素ＰＣとの間でソースフォロア動作が行われることにより、画素ＰＣから読み出された画素信号が垂直信号線Ｖｌｉｎを介して伝送され、カラムＡＤＣ回路４に送られる。また、基準電圧発生回路６において、基準電圧ＶＲＥＦとしてランプ波が設定され、カラムＡＤＣ回路４に送られる。そして、カラムＡＤＣ回路４において、画素ＰＣから読み出された信号レベルとリセットレベルがランプ波のレベルに一致するまでクロックのカウント動作が行われ、その時の信号レベルとリセットレベルとの差分がとられることで各画素ＰＣの信号成分がＣＤＳにて検出され、出力信号Ｓ１として出力される。
【００１９】
図５は、図４の画素の構成例を示す回路図である。
図５において、各画素ＰＣには、フォトダイオードＰＤ、行選択トランジスタＴａ、増幅トランジスタＴｂ、リセットトランジスタＴｒおよび読み出しトランジスタＴｄが設けられている。また、増幅トランジスタＴｂとリセットトランジスタＴｒと読み出しトランジスタＴｄとの接続点には検出ノードとしてフローティングディフュージョンＦＤが形成されている。
【００２０】
そして、画素ＰＣにおいて、読み出しトランジスタＴｄのソースは、フォトダイオードＰＤに接続され、読み出しトランジスタＴｄのゲートには、読み出し信号ΦＤが入力される。また、リセットトランジスタＴｒのソースは、読み出しトランジスタＴｄのドレインに接続され、リセットトランジスタＴｒのゲートには、リセット信号ΦＲが入力され、リセットトランジスタＴｒのドレインは、電源電位ＶＤＤに接続されている。また、行選択トランジスタＴａのゲートには、行選択信号ΦＡが入力され、行選択トランジスタＴａのドレインは、電源電位ＶＤＤに接続されている。また、増幅トランジスタＴｂのソースは、垂直信号線Ｖｌｉｎに接続され、増幅トランジスタＴｂのゲートは、読み出しトランジスタＴｄのドレインに接続され、増幅トランジスタＴｂのドレインは、行選択トランジスタＴａのソースに接続されている。なお、図４の水平制御線Ｈｌｉｎは、読み出し信号ΦＤ、リセット信号ΦＲおよび行選択信号ΦＡをロウごとに画素ＰＣに伝送することができる。図４の負荷回路３には定電流源ＧＡ１がカラムごとに設けられ、定電流源ＧＡ１は垂直信号線Ｖｌｉｎに接続されている。
【００２１】
図６は、図４のカラムＡＤＣ回路の構成例を示す回路図である。
図６において、カラムＡＤＣ回路４には、比較回路ＣＰ１〜ＣＰｎおよびカウンタＣＴ１〜ＣＴｎがカラムごとに設けられている。そして、比較回路ＣＰ１〜ＣＰｎは、第１列目〜第ｎ列目の画素ＰＣ１〜ＰＣｎにそれぞれ接続されている。比較回路ＣＰ１には、コンデンサＣ２、Ｃ３、コンパレータＰＡ２、スイッチＷ２、Ｗ３およびインバータＶが設けられている。
【００２２】
そして、コンパレータＰＡ２の反転入力端子にはコンデンサＣ２を介して垂直信号線Ｖｌｉｎが接続され、コンパレータＰＡ２の非反転入力端子にはオペアンプＰＡ１の出力端子が接続されている。コンパレータＰＡ２の反転入力端子と出力端子との間にはスイッチＷ２が接続されている。インバータＶの入力端子にはコンデンサＣ３を介してコンパレータＰＡ２の出力端子が接続され、インバータＶの出力端子にはカウンタＣＴ１が接続されている。インバータＶの反転入力端子と出力端子との間にはスイッチＷ３が接続されている。
【００２３】
そして、行選択信号ΦＡがハイレベルになると、画素ＰＣの行選択トランジスタＴａがオンし、増幅トランジスタＴｂのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴｂと定電流源ＧＡ１とでソースフォロアが構成される。そして、フローティングディフュージョンＦＤのリセットレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかる。ここで、増幅トランジスタＴｂと定電流源ＧＡ１とでソースフォロアが構成されているので、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従し、リセットレベルＲＬの画素信号Ｖｓｉｇが垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路４に出力される。
【００２４】
そして、リセットレベルの画素信号Ｖｓｉｇが垂直信号線Ｖｌｉｎに出力されている時に、リセットパルスφＣがスイッチＷ２に印加され、スイッチＷ２がオンすると、コンパレータＰＡ２の反転入力端子の入力電圧が出力電圧ＰＯでクランプされ、動作点が設定される。この時、垂直信号線Ｖｌｉｎからの画素信号Ｖｓｉｇとの差分電圧に応じた電荷がコンデンサＣ２に保持され、コンパレータＰＡ２の入力電圧がゼロ設定される。また、リセットパルスφＣがスイッチＷ３に印加され、スイッチＷ３がオンすると、インバータＶの入力端子の入力電圧が出力電圧でクランプされ、動作点が設定される。この時、インバータＶからの出力信号との差分電圧に応じた電荷がコンデンサＣ３に保持され、インバータＶの入力電圧がゼロ設定される。
【００２５】
スイッチＷ２、Ｗ３がオフした後、リセットレベルの画素信号ＶｓｉｇがコンデンサＣ２を介してコンパレータＰＡ２に入力された状態で、基準電圧ＶＲＥＦとしてランプ波が与えられ、リセットレベルの画素信号Ｖｓｉｇと基準電圧ＶＲＥＦとが比較される。そして、コンパレータＰＡ２の出力電圧ＰＯはインバータＶにて反転された後、カウンタＣＴ１に入力される。
【００２６】
そして、カウンタＣＴ１において、リセットレベルＲＬの画素信号Ｖｓｉｇが基準電圧ＶＲＥＦのレベルと一致するまでダウンカウントされることで、リセットレベルの画素信号Ｖｓｉｇがデジタル値に変換され保持される。
【００２７】
次に、読み出し信号ΦＤが立ち上がると、読み出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送され、フローティングディフュージョンＦＤの信号レベルに応じた電圧が増幅トランジスタＴｂのゲートにかかる。ここで、増幅トランジスタＴｂと定電流源ＧＡ１とでソースフォロアが構成されているので、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従し、信号レベルＳＬの画素信号Ｖｓｉｇが垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路４に出力される。
【００２８】
そして、カラムＡＤＣ回路４において、信号レベルの画素信号ＶｓｉｇがコンデンサＣ２を介してコンパレータＰＡ２に入力された状態で、基準電圧ＶＲＥＦとしてランプ波が与えられ、信号レベルの画素信号Ｖｓｉｇと基準電圧ＶＲＥＦとが比較される。そして、コンパレータＰＡ２の出力電圧ＰＯはインバータＶにて反転された後、カウンタＣＴ１に入力される。
【００２９】
そして、カウンタＣＴ１において、信号レベルの画素信号Ｖｓｉｇが基準電圧ＶＲＥＦのレベルと一致するまで今度はアップカウントされることで、信号レベルの画素信号Ｖｓｉｇがデジタル値に変換される。そして、リセットレベルの画素信号Ｖｓｉｇと信号レベルの画素信号Ｖｓｉｇとの差分がカウンタＣＴ１に保持され、出力信号Ｓ１として出力される。
【００３０】
ここで、自カラムのコンパレータＰＡ２の出力反転に起因するノイズが、カラム間での共通電源線や共通バイアスラインなどを介して他カラムのコンパレータＰＡ２に伝わることで、ストリーキングが発生する。この時、画素信号がラインごとにカラムＡＤＣ回路４に一斉に読み出されるため、スポット光ＳＰが当たる部分から水平方向に尾を引く。ここで、垂直遮光画素部１Ｂでは水平方向に有効画素がないため、スポット光ＳＰが当たる部分から水平方向に尾を引くことがなく、ストリーキングＳＴが発生しない。
一方、自カラムのコンパレータＰＡ２の出力反転に起因するノイズは、有効画素部１Ａのカラムだけでなく、水平遮光画素部１Ｃのカラムにも伝わる。このため、有効画素部１Ａと水平遮光画素部１Ｃとの間において、画素信号の変動分は各ラインごとに等しいとみなすことができる。このため、垂直遮光画素部１Ｂから読み出された画素信号と水平遮光画素部１Ｃから読み出された画素信号とを比較することで、ストリーキングＳＴによる有効画素部１Ａの画素信号の変動分を求めることができる。
【００３１】
図７（ａ）および図７（ｂ）は、ストリーキング検出方法およびストリーキング検出時の水平ライン出力補正方法を示す図である。
図７（ａ）において、ＶＯＢ（垂直オプティカルブラック）出力期間Ｐ１では、垂直遮光画素部１Ｂから複数のラインの画素信号が読み出される。そして、垂直遮光画素部１Ｂから読み出された画素信号の平均値ＶＯＢ＿ＤＡＴＡがラインごとに算出される。また、垂直遮光画素部１Ｂから読み出された複数のラインの画素信号の平均値Ａｖｅが算出される。さらに、平均値Ａｖｅから差分が最も大きいラインの画素信号の平均値ＶＯＢ＿ＤＡＴＡが最大値Ｍａｘとして抽出され、その最大値Ｍａｘと平均値Ａｖｅの差分が最大ズレ量αとして設定される。また、平均値Ａｖｅから最大ズレ量αだけ加減算した範囲が、ストリーキング補正部２４による補正時の制限範囲ＲＨとして設定される。
ＨＯＢ（水平オプティカルブラック）出力期間Ｐ３では、水平遮光画素部１Ｃから画素信号がラインごとに読み出される。そして、水平遮光画素部１Ｃから読み出された画素信号の平均値ＨＯＢ＿ＤＡＴＡがラインごとに算出される。
水平有効画素出力期間Ｐ４では、有効画素部１Ａから１ライン分の画素信号が読み出される。そして、平均値ＨＯＢ＿ＤＡＴＡが制限範囲ＲＨにある場合、ストリーキング補正部２４は、有効画素部１Ａの出力信号Ｓ１の補正を行うことなく、有効画素部１Ａの出力信号Ｓ１を出力信号Ｓ２として出力する。
【００３２】
一方、図７（ｂ）において、平均値ＨＯＢ＿ＤＡＴＡが制限範囲ＲＨ外にある場合、ストリーキング補正部２４は、有効画素部１Ａの出力信号Ｓ１の補正を行うことで有効画素部１Ａの出力信号Ｓ２を生成する。この時、ストリーキング補正部２４は、平均値ＨＯＢ＿ＤＡＴＡと平均値Ａｖｅとの差分を補正値Ｅとして設定することができる。そして、有効画素部１Ａの出力信号Ｓ１を補正値Ｅだけシフトさせることで有効画素部１Ａの出力信号Ｓ２を生成することができる。
【００３３】
図８は、図１のストリーキング補正部２４の構成例を示すブロック図である。
図８において、ストリーキング補正部２４には、制御カウンタ４１、ライン平均値算出回路４２、４３、平均値算出回路４４、最大ズレ量検出回路４５、制限回路４６および補正回路４７が設けられている。
制御カウンタ４１は、垂直同期信号Ｖ＿ＳＹＮＣおよび水平同期信号Ｈ＿ＳＹＮＣが入力され、データイネーブル信号ＤＡＴＡ＿ＥＮ、水平ＯＢイネーブル信号ＨＯＢ＿ＥＮおよび垂直ＯＢイネーブル信号ＶＯＢ＿ＥＮを出力する。ここで、データイネーブル信号ＤＡＴＡ＿ＥＮは補正回路４７に供給され、水平ＯＢイネーブル信号ＨＯＢ＿ＥＮはライン平均値算出回路４２および制限回路４６に供給され、垂直ＯＢイネーブル信号ＶＯＢ＿ＥＮはライン平均値算出回路４３、平均値算出回路４４および最大ズレ量検出回路４５に供給される。ライン平均値算出回路４２は、水平遮光画素部１Ｃから読み出された画素信号の平均値ＨＯＢ＿ＤＡＴＡをラインごとに算出する。ライン平均値算出回路４３は、垂直遮光画素部１Ｂから読み出された画素信号の平均値ＶＯＢ＿ＤＡＴＡをラインごとに算出する。平均値算出回路４４は、ライン平均値算出回路４３にて算出されたラインごとの平均値ＶＯＢ＿ＤＡＴＡに基づいて、複数のラインの平均値Ａｖｅを算出する。最大ズレ量検出回路４５は、平均値算出回路４４にて算出された平均値Ａｖｅから差分が最も大きいラインの平均値ＶＯＢ＿ＤＡＴＡに基づいて、垂直遮光画素部１Ｂから読み出された画素信号の最大ズレ量αを検出する。制限回路４６は、ライン平均値算出回路４２にて算出されたラインごとの平均値ＨＯＢ＿ＤＡＴＡが最大ズレ量αに基づいて設定された範囲内にあるかどうかの判定結果に基づいて、ストリーキング補正部２４による補正を制限する。補正回路４７は、制限回路４６による制限外の場合、有効画素部１Ａから読み出された画素信号を補正する。
ここで、制限回路４６にて補正回路４７の補正を制限することにより、遮光画素からの画素信号のばらつきに起因してストリーキング補正部２４が誤動作するのを防止することができる。
【００３４】
図９（ａ）は、図８のストリーキング補正部２４の動作を示すタイミングチャート、図９（ｂ）は、図９（ａ）の水平同期信号Ｈ＿ＳＹＮＣ、水平ＯＢイネーブル信号ＨＯＢ＿ＥＮおよび水平有効画素イネーブル信号Ｈ＿ＥＮを拡大して示すブタイミングチャートである。
図９（ａ）および図９（ｂ）において、垂直同期信号Ｖ＿ＳＹＮＣに従って、垂直ＯＢイネーブル信号ＶＯＢ＿ＥＮおよび垂直有効画素イネーブル信号Ｖ＿ＥＮが設定される。また、水平同期信号Ｈ＿ＳＹＮＣに従って、水平ＯＢイネーブル信号ＨＯＢ＿ＥＮおよび水平有効画素イネーブル信号Ｈ＿ＥＮが設定される。
また、垂直ＯＢイネーブル信号ＶＯＢ＿ＥＮに基づいてＶＯＢ出力期間Ｐ１が設定され、垂直有効画素イネーブル信号Ｖ＿ＥＮに基づいて垂直有効画素出力期間Ｐ２が設定され、水平ＯＢイネーブル信号ＨＯＢ＿ＥＮに基づいてＨＯＢ出力期間Ｐ３が設定され、水平有効画素イネーブル信号Ｈ＿ＥＮに基づいて水平有効画素出力期間Ｐ４が設定される。
ここで、ライン平均値算出回路４２、４３および補正回路４７には、出力信号Ｓ１が入力される。そして、垂直ＯＢイネーブル信号ＶＯＢ＿ＥＮがハイレベルの場合、ライン平均値算出回路４３において、垂直遮光画素部１Ｂから読み出された画素信号の平均値ＶＯＢ＿ＤＡＴＡがラインごとに算出され、平均値算出回路４４および最大ズレ量検出回路４５に出力される。そして、平均値算出回路４４において、平均値ＶＯＢ＿ＤＡＴＡに基づいて複数のラインの平均値Ａｖｅが算出され、制限回路４６に出力される。また、最大ズレ量検出回路４５において、平均値Ａｖｅから差分が最も大きいラインの平均値ＶＯＢ＿ＤＡＴＡが最大値Ｍａｘとして抽出され、制限回路４６に出力される。
水平ＯＢイネーブル信号ＨＯＢ＿ＥＮがハイレベルの場合、ライン平均値算出回路４２において、水平遮光画素部１Ｃから読み出された画素信号の平均値ＨＯＢ＿ＤＡＴＡがラインごとに算出され、制限回路４６に出力される。そして、制限回路４６において、最大値Ｍａｘと平均値Ａｖｅの差分が最大ズレ量αとして設定され、平均値Ａｖｅから最大ズレ量αだけ加減算した範囲が制限範囲ＲＨとして設定される。そして、平均値ＨＯＢ＿ＤＡＴＡが制限範囲ＲＨにあるかどうかが判断され、平均値ＨＯＢ＿ＤＡＴＡが制限範囲ＲＨ外にある場合、補正指示信号Ｓ３が補正回路４７に出力される。
そして、水平有効画素イネーブル信号Ｈ＿ＥＮがハイレベルの場合、補正指示信号Ｓ３が補正回路４７に出力されると、有効画素部１Ａの出力信号Ｓ１が補正されることで出力信号Ｓ２が生成される。なお、水平有効画素イネーブル信号Ｈ＿ＥＮは、データイネーブル信号ＤＡＴＡ＿ＥＮに含めることができる。
【００３５】
図１０は、図８の制限回路４６の構成例を示すブロック図である。
図１０において、制限回路４６には、乗算器５１、減算器５２、比較器５３、５４、ＡＮＤ回路５５、５７およびインバータ５６が設けられている。そして、比較器５３において、最大値Ｍａｘと平均値ＨＯＢ＿ＤＡＴＡとが比較され、平均値ＨＯＢ＿ＤＡＴＡが最大値Ｍａｘより大きい場合は、ハイレベル信号がＡＮＤ回路５５に出力される。
また、乗算器５１において、平均値Ａｖｅが２倍された後、減算器５２において、平均値Ａｖｅが２倍された値から最大値Ｍａｘが減算され、比較器５４に出力される。そして、比較器５４において、減算器５２の出力と平均値ＨＯＢ＿ＤＡＴＡとが比較され、平均値ＨＯＢ＿ＤＡＴＡが減算器５２の出力より小さい場合は、ハイレベル信号がＡＮＤ回路５５に出力される。
そして、比較器５３、５４の出力が両方ともハイレベルの場合、ＡＮＤ回路５５の出力Ｈｏｓｅｉ＿ＥＮがハイレベルになり、ＡＮＤ回路５７に出力される。さらに、水平ＯＢイネーブル信号ＨＯＢ＿ＥＮはインバータ５６にて反転され、ＡＮＤ回路５７に出力される。そして、水平ＯＢイネーブル信号ＨＯＢ＿ＥＮがロウレベルかつＡＮＤ回路５５の出力Ｈｏｓｅｉ＿ＥＮがハイレベルの場合、ＡＮＤ回路５７の出力がハイレベルになり、補正指示信号Ｓ３として出力される。
【００３６】
図１１は、図８の補正回路４７の構成例を示すブロック図である。
図１１において、補正回路４７には、減算器６１、加算器６２、インバータ６３、ＡＮＤ回路６４およびセレクタ６５が設けられている。そして、セレクタ６５には出力信号Ｓ１が入力される。また、減算器６１において、平均値Ａｖｅから平均値ＨＯＢ＿ＤＡＴＡが減算された後、加算器６２において、減算器６１の出力に出力信号Ｓ１が加算され、セレクタ６５に入力される。
また、インバータ６３において補正指示信号Ｓ３が反転され、ＡＮＤ回路６４に入力されるとともに、データイネーブル信号ＤＡＴＡ＿ＥＮがＡＮＤ回路６４に入力される。そして、ＡＮＤ回路６４の出力に基づいてセレクタ６５が切り替えられる。この時、データイネーブル信号ＤＡＴＡ＿ＥＮがハイレベルかつ補正指示信号Ｓ３がハイレベルの場合、セレクタ６５において、加算器６２の出力が選択され、出力信号Ｓ２として出力される。それ以外の場合は、セレクタ６５にて出力信号Ｓ１が選択され、出力信号Ｓ２として出力される。
図１１の構成では、平均値ＨＯＢ＿ＤＡＴＡと平均値Ａｖｅとの差分が、ストリーキング補正部２４の補正値Ｅとして設定される。
【００３７】
図１２は、図８の補正回路４７のその他の構成例を示すブロック図である。
図１２において、この補正回路４７には図１１の減算器６１の代わりに減算器６６が設けられている。ここで、減算器６６では、最大値Ｍａｘから平均値ＨＯＢ＿ＤＡＴＡが減算された後、加算器６２において、減算器６１の出力に出力信号Ｓ１が加算され、セレクタ６５に入力される。
図１２の構成では、平均値ＨＯＢ＿ＤＡＴＡと最大値Ｍａｘとの差分が、ストリーキング補正部２４の補正値Ｅとして設定される。
【００３８】
（第２実施形態）
図１３は、第２の実施形態に係る固体撮像装置に適用されるストリーキング補正部の概略構成を示すブロック図である。
図１３において、この構成では、図８の構成に加え傷補正回路４８が設けられるとともに、制御カウンタ４１の代わりに制御カウンタ４９が設けられている。傷補正回路４８は、垂直遮光画素部１Ｂおよび水平遮光画素部１Ｃの遮光画素の傷が修復されるように遮光画素から読み出された画素信号を補正する。制御カウンタ４９は、制御カウンタ４１の動作に加え、垂直水平ＯＢイネーブル信号ＶＨＯＢ＿ＥＮを出力する。垂直水平ＯＢイネーブル信号ＶＨＯＢ＿ＥＮは傷補正回路４８に供給される。ここで、傷補正回路４８はライン平均値算出回路４２、４３の前段に設けることができる。
そして、傷補正回路４８において、直水平ＯＢイネーブル信号ＶＨＯＢ＿ＥＮがハイレベルの場合、出力信号Ｓ１が補正され、ライン平均値算出回路４２、４３に出力される。なお、傷補正回路４８の傷補正方法としては、例えば、垂直遮光画素部１Ｂまたは水平遮光画素部１Ｃにおける３×３画素の領域の中心画素の値がしきい値を超えるかどうかを判定する。そして、中心画素の値がしきい値を超える場合、その中心画素をキズとみなし、その中心画素の値を周辺画素の最大値で置き換えることができる。
ここで、ライン平均値算出回路４２、４３の前段に傷補正回路４８を設けることにより、ライン平均値算出回路４２、４３の演算精度を向上させることができ、ストリーキングの補正精度を向上させることができる。
【００３９】
（第３実施形態）
図１４は、第３の実施形態に係る固体撮像装置が適用されたデジタルカメラの概略構成を示すブロック図である。
図１４において、デジタルカメラ１１は、カメラモジュール１２および後段処理部１３を有する。カメラモジュール１２は、撮像光学系１４および固体撮像装置１５を有する。後段処理部１３は、イメージシグナルプロセッサ（ＩＳＰ）１６、記憶部１７及び表示部１８を有する。なお、ストリーキング補正部は固体撮像装置１５に設けるようにしてもよいし、イメージシグナルプロセッサ１６に設けるようにしてもよい。また、ＩＳＰ１６の少なくとも一部の構成は固体撮像装置１５とともに１チップ化するようにしてもよい。
【００４０】
撮像光学系１４は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置１５は、被写体像を撮像する。ＩＳＰ１６は、固体撮像装置１５での撮像により得られた画像信号を信号処理する。記憶部１７は、ＩＳＰ１６での信号処理を経た画像を格納する。記憶部１７は、ユーザの操作等に応じて、表示部１８へ画像信号を出力する。表示部１８は、ＩＳＰ１６あるいは記憶部１７から入力される画像信号に応じて、画像を表示する。表示部１８は、例えば、液晶ディスプレイである。なお、カメラモジュール１２は、デジタルカメラ１１以外にも、例えばカメラ付き携帯端末等の電子機器に適用するようにしてもよい。
【００４１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４２】
１  画素アレイ部、２  垂直走査回路、３  負荷回路、４  カラムＡＤＣ回路、５  水平走査回路、６  基準電圧発生回路、７  タイミング制御回路、ＰＣ  画素、Ｖｌｉｎ  垂直信号線、Ｈｌｉｎ  水平制御線、２１  レンズ、２２  センサ部、２３  ＡＤ変換部、２４  ストリーキング補正部、２４Ａ  垂直ＯＢ出力評価部、２４Ｂ  水平ＯＢ出力評価部、２４Ｃ  水平ライン出力シフト部、２５  黒レベル補正部、２６  ラインメモリ、２７  傷補正部、２８  ノイズキャンセル部、２９  レンズシェーディング補正部、３０  デジタルゲイン設定部、３１  デジタルアンプ
【図１】
2015082732.tif 000003
【図２】
2015082732.tif 000004
【図４】
2015082732.tif 000005
【図５】
2015082732.tif 000006
【図６】
2015082732.tif 000007
【図７】
2015082732.tif 000008
【図８】
2015082732.tif 000009
【図９】
2015082732.tif 000010
【図１０】
2015082732.tif 000011
【図１１】
2015082732.tif 000012
【図１２】
2015082732.tif 000013
【図１３】
2015082732.tif 000014
【図１４】
2015082732.tif 000015
【図３】
2015082732.tif 000016