(57)【要約】【課題】異種材料からなる支持基板上に化合物半導体薄膜を形成した異種半導体基板において、結晶成長、不純物拡散、急速熱処理等の高温プロセスにおいても、結晶性の劣化しない異種半導体基板を提供する。【解決手段】異種材料からなる支持基板上に化合物半導体薄膜が形成された異種半導体基板であって、前記化合物半導体薄膜の膜厚は、室温から前記化合物半導体薄膜に加工を施すために必要な温度までの範囲にわたって生ずる、前記支持基板と前記化合物半導体薄膜との熱膨張係数差に起因した歪量における臨界膜厚よりも薄いことを特徴とする。【選択図】図１
2015156440.tif 000002
【特許請求の範囲】
【請求項１】
異種材料からなる支持基板上に化合物半導体薄膜が形成された異種半導体基板であって、
前記化合物半導体薄膜の膜厚は、室温から前記化合物半導体薄膜に加工を施すために必要な温度までの範囲にわたって生ずる、前記支持基板と前記化合物半導体薄膜との熱膨張係数差に起因した歪量における臨界膜厚よりも薄いことを特徴とする異種半導体基板。
【請求項２】
前記化合物半導体薄膜は、多重量子井戸構造を含むことを特徴とする請求項１に記載の異種半導体基板。
【請求項３】
前記支持基板は、シリコン酸化膜が形成されたシリコン基板であることを特徴とする請求項１または２に記載の異種半導体基板。
【請求項４】
前記化合物半導体薄膜はＩｎＰからなり、前記化合物半導体薄膜と前記シリコン酸化膜とが共有結合により接合される温度は、前記室温と前記加工を施すために必要な温度との中間に設定されていることを特徴とする請求項３に記載の異種半導体基板。
【請求項５】
化合物半導体基板上に、化合物半導体薄膜を形成して第１の基板を作製する工程と、
前記第１の基板と、異種材料からなる第２の基板とを接合する工程と、
前記化合物半導体基板を除去して第３の基板を作製する工程とを備え、
前記化合物半導体薄膜の膜厚は、室温から前記化合物半導体薄膜に加工を施すために必要な温度までの範囲にわたって生ずる、前記支持基板と前記化合物半導体薄膜との熱膨張係数差に起因した歪量における臨界膜厚よりも薄いことを特徴とする異種半導体基板の製造方法。
【請求項６】
前記第２の基板は、シリコン酸化膜が形成されたシリコン基板であることを特徴とする請求項５に記載の異種半導体基板の製造方法。
【請求項７】
前記化合物半導体薄膜はＩｎＰからなり、前記化合物半導体薄膜と前記シリコン酸化膜とが共有結合により接合される温度は、前記室温と前記加工を施すために必要な温度との中間に設定されていることを特徴とする請求項６に記載の異種半導体基板の製造方法。
【請求項８】
請求項５、６または７に記載の異種半導体基板の製造方法に加えて、
前記化合物半導体薄膜をフォトリソグラフィにより加工する工程と、
化合物半導体を結晶成長させ、埋込みヘテロ構造を形成する工程と
をさらに備えたことを特徴とする光半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異種半導体基板およびその製造方法に関し、より詳細には、異種材料からなる支持基板上に化合物半導体薄膜を形成した異種半導体基板と、その製造方法に関する。
【背景技術】
【０００２】
シリコンフォトニクス技術の発展に伴い、シリコン材料と化合物半導体材料とをハイブリッドに集積する技術が開発されている。シリコン材料は、微小な光導波路の作製に有利であり生産性に優れているが、発光素子の作製が困難である。一方、化合物半導体材料は、発光素子材料として優れた特性を有している。例えば、非特許文献１に記載されているように、光導波路の形成されたシリコン基板上に、貼り付け技術を用いて化合物半導体薄膜を形成する。この化合物半導体薄膜上に発光素子が作製され、発光素子から発光されたレーザ光を、シリコン導波路で伝搬する光半導体素子が開発されている。
【０００３】
また、非特許文献２に示されているように、化合物半導体基板上で光半導体素子を作製した後に、光半導体素子が形成された化合物半導体基板に、材料の異なる基板を貼り付ける方法も検討されている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Alexander W. Fang, Hyundai Park, Oded Cohen, Richard Jones, Mario J. Paniccia, and John E. Bowers, “Electrically pumped hybrid AlGaInAs-silicon evanescent laser,” Optics Express, Vol. 14, No. 20, October 2006.
【非特許文献２】Kyohei Doi, Takahiko Shindo, Mitsuaki Futami, Jieun Lee, Takuo Hiratani, Daisuke Inoue, Shu Yang, Tomohiro Amemiya, Nobuhiko Nishiyama, and Shigehisa Arai, “Room-temperature Continuous-wave Operation of Lateral Current Injection Membrane Laser,” The 25th International Conference on Indium Phosphide and Related Materials, WeD2-3, May 2013.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、非特許文献１および２に示すように、シリコンと化合物半導体などの異なる材料とを集積するには、以下のような課題がある。
【０００６】
第１に、２つの材料の熱膨張係数の違いである。多くの場合、熱膨張係数が異なるため、温度変化により基板材料と薄膜材料の熱収縮量、膨張量が異なる。このような異なる材料を結合させると、温度変化より歪や応力が生じることになる。そのため、非特許文献１に示すようなデバイスでは高い温度での加工を施していない。しかしながら、一般的な、化合物半導体基板を用いた半導体素子においては、結晶成長、不純物拡散、急速熱処理など、６００℃以上の高温での加工が、特性の優れた半導体素子を作製するために必須となっている。非特許文献１に示すように、高い温度での加工を施していないと、化合物半導体基板に作製される半導体素子の特性向上を実現することは難しい。
【０００７】
第２に、化合物半導体基板に従来の加工技術を使用して作製された半導体素子を、異種基板上に貼り付ける際の課題について述べる。シリコンフォトニクス技術においては、一般的に、シリコン材料の導波路が用いられ、化合物半導体素子は、このシリコン導波路と何らかの形で結合される。つまり、シリコン導波路と化合物半導体素子とのアライメント（光軸合わせ）が必要になる。一般的なシリコン導波路の幅は、０．３μｍ程度であるのに対し、貼り付け精度は０．２μｍ程度であり、正確なアライメントを施すのは容易ではない。これを解決するためには、非特許文献１に示されているように、シリコン基板と化合物半導体膜を貼り付けた後に、シリコン導波路に合わせて、フォトリソグラフィを用いて化合物半導体膜を加工する必要がある。
【課題を解決するための手段】
【０００８】
本発明の目的は、異種材料からなる支持基板上に化合物半導体薄膜を形成した異種半導体基板において、結晶成長、不純物拡散、急速熱処理等の高温プロセスにおいても、結晶性の劣化しない異種半導体基板を提供することにある。
【０００９】
本発明は、このような目的を達成するために、一実施態様は、異種材料からなる支持基板上に化合物半導体薄膜が形成された異種半導体基板であって、前記化合物半導体薄膜の膜厚は、室温から前記化合物半導体薄膜に加工を施すために必要な温度までの範囲にわたって生ずる、前記支持基板と前記化合物半導体薄膜との熱膨張係数差に起因した歪量における臨界膜厚よりも薄いことを特徴とする。
【００１０】
この異種半導体基板の製造方法は、化合物半導体基板上に、化合物半導体薄膜を形成して第１の基板を作製する工程と、前記第１の基板と、異種材料からなる第２の基板とを接合する工程と、前記化合物半導体基板を除去して第３の基板を作製する工程とを備える。
【００１１】
この異種半導体基板を用いた光半導体素子の製造方法は、前記化合物半導体薄膜をフォトリソグラフィにより加工する工程と、化合物半導体を結晶成長させ、埋込みヘテロ構造を形成する工程とをさらに備える。
【発明の効果】
【００１２】
以上説明したように、本発明によれば、化合物半導体薄膜の厚さが、製造工程において生じる歪量における臨界膜厚未満であるため、転位の発生による結晶性の劣化は生じることはなく、結晶成長、不純物拡散、急速熱処理等の高温プロセスにおいても、結晶性の劣化しない異種半導体基板を提供することが可能となる。
【００１３】
また、異種半導体基板を用いて作製される光半導体素子において、フォトリソグラフィによる加工、結晶成長、不純物拡散、急速熱処理等の高温プロセスによる結晶性の劣化が無いため、素子構造の自由度が高く、良好な特性を有する光半導体素子を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態にかかる半導体基板の製造方法を示す図である。
【図２】ＩｎＰにおける臨界膜厚の理論計算の結果を示す図である。
【図３】本発明の一実施形態にかかる光半導体素子の製造方法を示す図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
【００１６】
図１に、本発明の一実施形態にかかる半導体基板の製造方法を示す。化合物半導体基板としてＩｎＰ基板（たとえば、面方位（００１）方向のＩｎＰ基板）１１を用意し、例えば、有機金属気相エピタキシー（ＭＯＶＰＥ：Metalorganic Vapor Phase Epitaxy）法を用いて、ＩｎＰとの選択ウェットエッチングが可能なエッチストップ層（例えば、ＩｎＧａＡｓ、厚さ３２０ｎｍ）１２を積層する。次に、ＩｎＰバッファ層（例えば、厚さ５０ｎｍ）１３と、下部光閉じ込め層、多重量子井戸構造および上部光閉じ込め層からなる活性層１４と、ＩｎＰキャップ層（例えば、厚さ５０ｎｍ）１５とを順次積層して、第１の基板（半導体基板）を作製する（図１（ａ））。
【００１７】
活性層１４のうち、下部および上部光閉じ込め層は、例えば、バンドギャップ波長１．２μｍのノンドープＩｎＧａＡｓＰ（膜厚２０ｎｍ）からなる。活性層１４の多重量子井戸構造は、ノンドープＩｎＧａＡｓＰ量子井戸層（バンドギャップ波長１．５５μｍ、膜厚６ｎｍ、井戸数６）とノンドープＩｎＧａＡｓＰ障壁層（バンドギャップ波長１．２５μｍ、膜厚１０ｎｍ）とからなり、活性層１４の厚さは、おおよそ１５０ｎｍである（図１（ａ））。
【００１８】
異種材料からなる第２の基板（支持基板）として、熱酸化によりシリコン酸化膜（例えば、厚さ２μｍ）２２が形成されたシリコン基板２１を用意する（図１（ｂ））。
【００１９】
エピタキシャル膜が形成された半導体基板である第１の基板と、異種材料からなる支持基板である第２の基板とを、接合界面Ａで貼り合わせる（図１（ｃ））。具体的には、両基板の接合界面Ａとなる表面に、酸素プラズマ処理を施した後、両基板を貼りあわせ、２００℃の加熱と共に加圧（例えば、２ＭＰａで３時間）することにより仮接合する。この段階では、化合物半導体薄膜とシリコン酸化膜２２とは、水素結合により結合されており、結合力は小さい。
【００２０】
仮接合を行った後、ＩｎＰ基板１１を研磨およびウェットエッチングにより除去する。このとき、ＩｎＧａＡｓエッチストップ層１２がエッチングされないエッチャント（例えば、塩酸と水の混合液）を用いることにより、ＩｎＰを選択的にエッチングする。その後、ＩｎＧａＡｓのみ選択的にウェットエッチング（例えば、硫酸、過酸化水素水、水を混合させた溶液）により除去することにより、シリコン酸化膜２２上に、ＩｎＰキャップ層１５／活性層１４／ＩｎＰバッファ層１３からなる化合物半導体薄膜（厚さ２５０ｎｍ）が形成された仮接合基板が作製されることになる（図１（ｄ））。
【００２１】
その後、この仮接合基板を窒素雰囲気で３２０℃、１時間の熱処理を行うことにより、ＩｎＰキャップ層１５とシリコン酸化膜２２との間の結合状態を、水素結合から共有結合に変化させる。このようにして、シリコン酸化膜上に化合物半導体薄膜が形成された第３の基板（異種半導体基板）を作製する（図１（ｄ））。
【００２２】
この作製した異種半導体基板における、化合物半導体薄膜に加わる歪について考察する。ＩｎＰ、シリコン酸化膜（ＳｉＯ２）、Ｓｉの熱膨張係数は、それぞれ４．６、０．５、２．４ｐｐｍ／Ｋである。化合物半導体薄膜とシリコン酸化膜とが共有結合により接合される３２０℃においては、それぞれの結晶に歪は加わっていない。しかしながら、３２０℃の熱処理により共有結合が形成された後、室温（たとえば２０℃）まで冷却した際には、熱膨張係数差に起因した歪が加わることになる。ＩｎＰは、Ｓｉ、ＳｉＯ２に比べて熱膨張係数が大きいため、温度を低下させた場合には、熱収縮量が大きくなる。つまり、ＩｎＰキャップ層１５には引張歪が発生する。一方、接合温度（ここでは３２０℃）よりも温度を上昇させた場合には、ＩｎＰの熱膨張量が大きくなるため、ＩｎＰキャップ層１５には圧縮歪が発生することなる。
【００２３】
詳細に述べると、ＳｉとＩｎＰが接合される場合、熱膨張係数差は２．２ｐｐｍ／Ｋであり、接合温度である３２０℃から室温（２０℃）まで温度を下げると、３００℃の温度差に起因して６６０ｐｐｍの引張歪がＩｎＰキャップ層１５に生じる。一方、６２０℃まで温度を上昇すると、３００℃の温度差に起因して６６０ｐｐｍの圧縮歪がＩｎＰキャップ層１５に生じることになる。ＳｉＯ２とＩｎＰとを接合した場合には、熱膨張係数差は４．１ｐｐｍ／Ｋであるため、上記の場合には、室温（２０℃）で１２３０ｐｐｍの引張歪が、６２０℃で１２３０ｐｐｍの圧縮歪がＩｎＰキャップ層１５に、それぞれ生じることになる。
【００２４】
本実施形態では、高温プロセスの温度を６２０℃とし、室温までの冷却時に加わる歪量の絶対値を小さくするために、接合温度を中間温度の３２０℃に設定した。つまり、化合物半導体薄膜に加わる歪量を小さくするためには、異種半導体基板が加工工程でさらされる温度範囲の中間の温度で接合することが望ましい。
【００２５】
歪を含有する薄膜においては、ある膜厚を超えた際に転位を形成することにより、蓄積されたエネルギーを開放する。この転位が発生する膜厚は、臨界膜厚と呼ばれている。半導体素子において、転位の発生は素子特性を劣化させるため、転位の発生は望ましくない。歪量に対する臨界膜厚は、Matthews-Blakesleeの式に代表される力学的平衡理論と、エネルギー平衡理論によって計算される。
【００２６】
図２に、ＩｎＰにおける臨界膜厚の理論計算の結果を示す。横軸は歪量、縦軸は臨界膜厚であり、実線は、エネルギー平衡理論による計算結果、破線は、力学的平衡理論による計算結果である。力学的平衡理論による計算値の方が小さい値となるが、実験的に転位が観察される臨界膜厚は、エネルギー平衡理論の値に近いことから、エネルギー平衡理論の計算値を臨界膜厚の最大値と考えることができる。
【００２７】
本実施形態においては、異種半導体基板を６２０℃まで加熱した場合に、最大で１２３０ｐｐｍの歪がＩｎＰキャップ層１５に生じることになる。このとき、エネルギー平衡理論による臨界膜厚は、図２より、２６０ｎｍである。本実施形態における化合物半導体薄膜の厚さは、上記のとおり２５０ｎｍであり、臨界膜厚未満である。従って、室温（２０℃）および結晶成長を行う６２０℃の温度においても、転位が発生することはない。
【００２８】
つまり、本実施形態においては、半導体基板（第１の基板）の化合物半導体薄膜と支持基板（第２の基板）との共有結合が形成される温度と、異種半導体基板（第３の基板）の化合物半導体薄膜に加工を施すために必要な温度（または室温）との差によって生じる歪量における臨界膜厚よりも、化合物半導体薄膜の膜厚を薄くする。これにより、結晶成長を含む化合物半導体膜の高温プロセス工程を経ても転位の発生を抑制することができる。
【００２９】
ここで、エネルギー平衡理論による計算結果を、歪量ｘ、臨界膜厚ｙとし、近似式として表すと下記の式となる。室温から、化合物半導体の結晶成長など、化合物半導体薄膜に加工を施すために必要な温度までの範囲にわたって生ずる、熱膨張係数差に起因した歪量を代入し、化合物半導体薄膜の膜厚を、求められた臨界膜厚未満とする。
ｙ＝８２２７０４．００５ｘ-１．１３３      （式１）
【００３０】
図３に、本発明の一実施形態にかかる光半導体素子の製造方法を示す。シリコン酸化膜上に化合物半導体薄膜（厚さ２５０ｎｍ）が形成された異種半導体基板を用いて、高温プロセスである結晶成長により埋込みヘテロ構造を有する光半導体素子を作製する。
【００３１】
図１に示した製造方法による異種半導体基板の化合物半導体膜上、すなわちＩｎＰバッファ層１３上に、例えば、プラズマＣＶＤによりＳｉＯ２膜（例えば、厚さ１００ｎｍ）３１を形成する（図３（ａ））。その後、フォトレジスト３２を塗布し（図３（ｂ））、フォトリソグラフィにより、フォトレジスト３２をパターニングする（図３（ｃ））。次に、パターニングされたフォトレジストをマスクとして、反応性イオンエッチング（ＲＩＥ）によりＳｉＯ２膜３１をエッチングする（図３（ｄ））。
【００３２】
フォトレジストを有機洗浄により除去した後（図３（ｅ））、加工されたＳｉＯ２膜３１をマスクとして、ドライエッチングとウェットエッチングにより、ＩｎＰバッファ層１３と活性層１４とを除去し、ＩｎＰキャップ層１５を露出させる（図３（ｆ））。この段階で、ＳｉＯ２膜３１に保護された一部の活性層１４’以外の活性層１４が除去される。活性層が除去された領域では、ＩｎＰキャップ層（厚さ５０ｎｍ）１５のみが、シリコン酸化膜２２上に形成されていることになる。最後に、この基板をＭＯＶＰＥ装置に導入し、温度６２０℃、３０Ｔｏｒｒの環境において、２００ｎｍのＩｎＰ埋込み層３３を結晶成長させた（図３（ｇ））。このようにして、埋込みヘテロ構造を有する光半導体素子を作製する。
【００３３】
上述したように、化合物半導体薄膜が形成された異種半導体基板を、６２０℃の温度まで昇温しても、化合物半導体薄膜の厚さが、そのときに生じる歪量における臨界膜厚未満であるため、転位の発生による結晶性の劣化は生じることはなく、特性の優れた埋込みヘテロ構造を実現することができる。この異種半導体基板は、結晶成長だけでなく、不純物の拡散、様々な加工工程における高温プロセスについても同様の効果をもたらすことができることは言うまでもない。
【００３４】
上述したように、異種材料からなる支持基板上に化合物半導体薄膜を形成した後に、半導体レーザなどの光半導体素子の高性能化に有用である埋込みヘテロ構造を作製することができる。シリコン基板に形成されたシリコン導波路に対して、フォトリソグラフィによる高い位置合わせ精度で埋込みヘテロ構造を作製することができる。
【００３５】
本実施形態によれば、結晶成長、不純物拡散、急速熱処理等の高温プロセスによる結晶性の劣化が無いため、素子構造の自由度が高く、良好な特性を有する光半導体素子を提供することができる。
【００３６】
本実施形態では、熱酸化によりシリコン酸化膜が形成されたシリコン基板とＩｎＰ層との接合について示したが、組み合わせはこれに限られるものではない。接合される異なる材料の熱膨張係数差と、接合により作製された半導体基板が晒される温度によって発生する歪量と、そのときの臨界膜厚（例えば、式（１）で計算される膜厚）よってのみ制限されるものであり、材料の制約は受けないことは明らかである。
【符号の説明】
【００３７】
１１  ＩｎＰ基板
１２  エッチストップ層
１３  ＩｎＰバッファ層
１４  活性層
１５  ＩｎＰキャップ層
２１  シリコン基板
２２  シリコンの酸化膜
３１  ＳｉＯ２膜
３２  フォトレジスト
３３  ＩｎＰ埋め込み層
【図１】
2015156440.tif 000003
【図２】
2015156440.tif 000004
【図３】
2015156440.tif 000005
【手続補正書】
【提出日】平成27年3月30日(2015.3.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明は、このような目的を達成するために、一実施態様は、ＩｎＰを含む化合物半導体薄膜が異種材料からなる支持基板上に形成された異種半導体基板であって、前記支持基板と前記化合物半導体薄膜とが共有結合により接合される接合温度は、室温と前記化合物半導体薄膜に加工を施すために必要なプロセス温度との中間に設定され、前記化合物半導体薄膜の膜厚は、前記接合温度と前記プロセス温度との差に、前記支持基板と前記化合物半導体薄膜との熱膨張係数差を乗じた歪量に対して、臨界膜厚よりも薄いことを特徴とする。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
この異種半導体基板の製造方法は、化合物半導体基板上に、ＩｎＰからなる化合物半導体基板上に、ＩｎＰを含む化合物半導体薄膜を形成して第１の基板を作製する工程と、前記第１の基板と、異種材料からなる第２の基板とを接合する工程であって、前記第１の基板と前記第２の基板とが共有結合により接合される接合温度は、室温と前記化合物半導体薄膜に加工を施すために必要なプロセス温度との中間に設定される、工程と、前記化合物半導体基板を除去して第３の基板を作製する工程とを備える。前記化合物半導体薄膜の膜厚は、前記接合温度と前記プロセス温度との差に、前記第２の基板と前記化合物半導体薄膜との熱膨張係数差を乗じた歪量に対して、臨界膜厚よりも薄いことを特徴とする。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＩｎＰを含む化合物半導体薄膜が異種材料からなる支持基板上に形成された異種半導体基板であって、
前記支持基板と前記化合物半導体薄膜とが共有結合により接合される接合温度は、室温と前記化合物半導体薄膜に加工を施すために必要なプロセス温度との中間に設定され、
前記化合物半導体薄膜の膜厚は、前記接合温度と前記プロセス温度との差に、前記支持基板と前記化合物半導体薄膜との熱膨張係数差を乗じた歪量に対して、臨界膜厚よりも薄いことを特徴とする異種半導体基板。
【請求項２】
前記化合物半導体薄膜の膜厚は、前記歪量ｘに対して、下式で表される臨界膜厚ｙ
ｙ＝８２２７０４．００５ｘ-1.133 
よりも薄いことを特徴とする請求項１に記載の異種半導体基板。
【請求項３】
前記支持基板は、シリコン酸化膜が形成されたシリコン基板であることを特徴とする請求項１または２に記載の異種半導体基板。
【請求項４】
前記化合物半導体薄膜は、多重量子井戸構造を含むことを特徴とする請求項１、２または３に記載の異種半導体基板。
【請求項５】
前記化合物半導体薄膜は、単一のＩｎＰ層、複数のＩｎＰ層、または活性層を埋め込んだＩｎＰ層からなることを特徴とする請求項１、２または３に記載の異種半導体基板。
【請求項６】
ＩｎＰからなる化合物半導体基板上に、ＩｎＰを含む化合物半導体薄膜を形成して第１の基板を作製する工程と、
前記第１の基板と、異種材料からなる第２の基板とを接合する工程であって、前記第１の基板と前記第２の基板とが共有結合により接合される接合温度は、室温と前記化合物半導体薄膜に加工を施すために必要なプロセス温度との中間に設定される、工程と、
前記化合物半導体基板を除去して第３の基板を作製する工程とを備え、
前記化合物半導体薄膜の膜厚は、前記接合温度と前記プロセス温度との差に、前記第２の基板と前記化合物半導体薄膜との熱膨張係数差を乗じた歪量に対して、臨界膜厚よりも薄いことを特徴とする異種半導体基板の製造方法。
【請求項７】
前記化合物半導体薄膜の膜厚は、前記歪量ｘに対して、下式で表される臨界膜厚ｙ
ｙ＝８２２７０４．００５ｘ-1.133 
よりも薄いことを特徴とする請求項６に記載の異種半導体基板の製造方法。
【請求項８】
前記第２の基板は、シリコン酸化膜が形成されたシリコン基板であることを特徴とする請求項６または７に記載の異種半導体基板の製造方法。
【請求項９】
請求項６、７または８に記載の異種半導体基板の製造方法に加えて、
前記化合物半導体薄膜をフォトリソグラフィにより加工する工程と、
化合物半導体を結晶成長させ、埋込みヘテロ構造を形成する工程と
をさらに備えたことを特徴とする光半導体素子の製造方法。