(57)【要約】      （修正有）【課題】シリコン基板の上に形成された窒化物半導体により形成される半導体装置であって、超格子バッファ層が形成されているものにおいて、リーク電流を少なくする。【解決手段】基板１０の上に形成された超格子バッファ層１３と、超格子バッファ層１３の上に形成された上部バッファ層２０と、上部バッファ層２０の上に、窒化物半導体により形成された第１の半導体層３１と、第１の半導体層３１の上に、窒化物半導体により形成された第２の半導体層３２と、第２の半導体層３２の上に形成されたゲート電極４１と、ソース電極４２及びドレイン電極４３と、を有し、超格子バッファ層１３は、組成の異なる窒化物半導体膜を周期的に積層することにより形成されており、上部バッファ層２０は、第１の半導体層３１よりもバンドギャップが広い窒化物半導体材料に、アクセプタ準位の深さが０．５ｅＶ以上となる不純物元素がドープされている半導体装置。【選択図】図５
2015060987.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成された超格子バッファ層と、
前記超格子バッファ層の上に形成された上部バッファ層と、
上部バッファ層の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に形成されたゲート電極と、ソース電極及びドレイン電極と、
を有し、
前記超格子バッファ層は、組成の異なる窒化物半導体膜を周期的に積層することにより形成されており、
前記上部バッファ層は、前記第１の半導体層よりもバンドギャップが広い窒化物半導体材料に、アクセプタ準位の深さが０．５ｅＶ以上となる不純物元素がドープされていることを特徴とする半導体装置。
【請求項２】
前記上部バッファ層は、前記基板側から前記第１の半導体層側に向かって、前記不純物元素の濃度が減少していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記上部バッファ層は、前記基板側から前記第１の半導体層側に向かって、バンドギャップが狭くなっていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記上部バッファ層は、第１の上部バッファ層と第２の上部バッファ層を含むものであって、
前記第１の上部バッファ層は前記基板側に形成され、前記第２の上部バッファ層は前記第１の半導体層側に形成されており、
前記第１の上部バッファ層よりも前記第２の上部バッファ層は、バンドギャップが狭いことを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記上部バッファ層は、第１の上部バッファ層と第２の上部バッファ層を含むものであって、
前記第１の上部バッファ層は前記基板側に形成され、前記第２の上部バッファ層は前記第１の半導体層側に形成されており、
前記第１の上部バッファ層よりも前記第２の上部バッファ層は、前記不純物元素の濃度が低いことを特徴とする請求項１または４に記載の半導体装置。
【請求項６】
前記上部バッファ層は、ＧａＮ、ＡｌＮ、ＩｎＮのうちのいずれか、または、ＧａＮ、ＡｌＮ、ＩｎＮのうちの２以上の材料を含む混晶により形成されていることを特徴とする請求項１から５のいずれかに記載の半導体装置。
【請求項７】
前記上部バッファ層は、ＡｌＧａＮを含む材料により形成されており、
前記基板側から前記第１の半導体層側に向かって、Ａｌの組成比が減少していることを特徴とする請求項３に記載の半導体装置。
【請求項８】
前記第１の上部バッファ層及び前記第２の上部バッファ層は、ともにＡｌＧａＮを含む材料により形成されており、
前記第１の上部バッファ層よりも前記第２の上部バッファ層は、Ａｌの組成比が低いことを特徴とする請求項４に記載の半導体装置。
【請求項９】
前記不純物元素は、Ｆｅ、Ｃ、Ｂｅ、Ｃｄ、Ｌｉのうちから選ばれる１又は２以上の元素であることを特徴とする請求項１から８のいずれかに記載の半導体装置。
【請求項１０】
前記上部バッファ層にドープされる前記不純物元素の濃度は、１×１０１７ｃｍ−３以上、１×１０２０ｃｍ−３以下であることを特徴とする請求項１から９のいずれかに記載の半導体装置。
【請求項１１】
前記超格子バッファ層は、ＡｌＮを含む膜とＧａＮを含む膜とを所定の周期で交互に積層することにより形成されていることを特徴とする請求項１から１０のいずれかに記載の半導体装置。
【請求項１２】
基板の上に、超格子バッファ層を形成する工程と、
前記超格子バッファ層の上に、上部バッファ層を形成する工程と、
上部バッファ層の上に、窒化物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成する工程と、
前記第２の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記超格子バッファ層は、組成の異なる窒化物半導体膜を周期的に積層することにより形成されており、
前記上部バッファ層は、前記第１の半導体層よりもバンドギャップが広い窒化物半導体材料に、アクセプタ準位の深さが０．５ｅＶ以上となる不純物元素がドープされていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのため、ＧａＮ等の窒化物半導体は、高電圧動作かつ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
【０００３】
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えば、ＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮからなるＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮからなるＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極差により、高濃度の２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
【０００４】
このような窒化物半導体を用いた半導体装置は、低コスト化のため、Ｓｉ基板の上に結晶成長させる研究もなされている。しかしながら、Ｓｉ基板は絶縁性が低いため、耐圧を高くすることが困難である。このため、Ｓｉ基板の上に超格子構造（ＳＬＳ：Strained-Layer Super lattice）の超格子バッファ層を厚く形成することにより、リーク電流を減らし耐圧を向上させる方法が開示されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５１７９６３５号公報
【特許文献２】特開２０１２−１６０６０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１に、窒化物半導体を用いた半導体装置において、超格子バッファ層が形成されている構造のものを示す。図１に示されるように、この半導体装置は、シリコン基板９１０の上に、窒化物半導体層が積層されている構造のものである。具体的には、シリコン基板９１０の上に、核形成層９１１、バッファ層９１２、超格子バッファ層９１３、電子走行層９３１、電子供給層９３２が順に積層されている。電子供給層９３２の上には、ゲート電極９４１、ソース電極９４２、ドレイン電極９４３が形成されている。
【０００７】
核形成層９１１はＡｌＮにより形成されており、バッファ層９１２はＡｌＧａＮにより形成されており、超格子バッファ層９１３は、ＡｌＮ膜とＧａＮ膜とを所定の周期で交互に積層することにより形成されている。電子走行層９３１は、ｉ−ＧａＮにより形成されており、電子供給層９３２は、ｎ−ＡｌＧａＮにより形成されており、これにより、電子走行層９３１において、電子走行層９３１と電子供給層９３２との界面近傍には、２ＤＥＧ９３１ａが生成される。
【０００８】
図２は、図１に示される半導体装置における超格子バッファ層９１３、電子走行層９３１及び電子供給層９３２におけるエネルギーバンド図である。図２に示されるように、ＡｌＮはバンドギャップが広く、超格子バッファ層９１３のＡｌＮ膜と電子走行層９３１との界面において正孔がたまり、２ＤＨＧ（two- dimensional hole gas）が生成される。
【０００９】
しかしながら、図１に示される構造の半導体装置においては、このように超格子バッファ層９１３と電子走行層９３１との界面に２ＤＨＧが生成されると、シリコン基板９１０に対し略平行な横方向に流れるリーク電流が増大してしまう。
【００１０】
また、図３に示されるように、耐圧を向上させるため超格子バッファ層９１３と電子走行層９３１との間に、ＭｇのドープされたＡｌＧａＮ層９２０を形成する方法がある。この場合、ＡｌＧａＮにＭｇをドープすることにより、図４に示されるように、浅いアクセプタ準位が形成されるため、ＭｇのドープされたＡｌＧａＮ層９２０においてホールが生成されてしまう。従って、シリコン基板９１０に対し略平行な横方向に流れるリーク電流の発生を防ぐことはできない。また、Ｍｇは拡散しやすく、成膜や熱処理において、ＧａＮ等により形成されている電子走行層９３１まで拡散し、更に横方向に流れるリーク電流が増大し、また、バンドが持ち上げられるため、オン抵抗が増加するといった問題も生じてしまう。
【００１１】
よって、シリコン基板の上に形成された窒化物半導体により形成される半導体装置において、超格子バッファ層が形成されているものであって、リーク電流の少ない半導体装置が求められている。
【課題を解決するための手段】
【００１２】
本実施の形態の一観点によれば、基板の上に形成された超格子バッファ層と、前記超格子バッファ層の上に形成された上部バッファ層と、上部バッファ層の上に、窒化物半導体により形成された第１の半導体層と、前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、前記第２の半導体層の上に形成されたゲート電極と、ソース電極及びドレイン電極と、を有し、前記超格子バッファ層は、組成の異なる窒化物半導体膜を周期的に積層することにより形成されており、前記上部バッファ層は、前記第１の半導体層よりもバンドギャップが広い窒化物半導体材料に、アクセプタ準位の深さが０．５ｅＶ以上となる不純物元素がドープされていることを特徴とする。
【００１３】
また、本実施の形態の他の一観点によれば、基板の上に、超格子バッファ層を形成する工程と、前記超格子バッファ層の上に、上部バッファ層を形成する工程と、上部バッファ層の上に、窒化物半導体により第１の半導体層を形成する工程と、前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成する工程と、前記第２の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、を有し、前記超格子バッファ層は、組成の異なる窒化物半導体膜を周期的に積層することにより形成されており、前記上部バッファ層は、前記第１の半導体層よりもバンドギャップが広い窒化物半導体材料に、アクセプタ準位の深さが０．５ｅＶ以上となる不純物元素がドープされていることを特徴とする。
【発明の効果】
【００１４】
開示の半導体装置及び半導体装置の製造方法によれば、シリコン基板の上に形成された窒化物半導体により形成される半導体装置であって、超格子バッファ層が形成されているものにおいて、リーク電流を減少させることができる。
【図面の簡単な説明】
【００１５】
【図１】超格子バッファ層が形成されている半導体装置の構造図（１）
【図２】図１に示される構造の半導体装置における要部のエネルギーバンド図
【図３】超格子バッファ層が形成されている半導体装置の構造図（２）
【図４】図３に示される構造の半導体装置における要部のエネルギーバンド図
【図５】第１の実施の形態における半導体装置の構造図
【図６】第１の実施の形態における半導体装置における要部のエネルギーバンド図
【図７】第１の実施の形態における半導体装置の製造方法の工程図（１）
【図８】第１の実施の形態における半導体装置の製造方法の工程図（２）
【図９】第１の実施の形態における半導体装置の上部バッファ層の説明図
【図１０】第２の実施の形態における半導体装置の構造図
【図１１】第２の実施の形態における半導体装置における要部のエネルギーバンド図
【図１２】第２の実施の形態における半導体装置の上部バッファ層の説明図
【図１３】第２の実施の形態における他の半導体装置の構造図
【図１４】第３の実施の形態における半導体装置の構造図
【図１５】第３の実施の形態における半導体装置における要部のエネルギーバンド図
【図１６】第３の実施の形態における半導体装置の上部バッファ層の説明図
【図１７】第３の実施の形態における他の半導体装置の構造図
【図１８】第４の実施の形態における半導体装置の構造図
【図１９】第４の実施の形態における半導体装置における要部のエネルギーバンド図
【図２０】第４の実施の形態における半導体装置の上部バッファ層の説明図
【図２１】第４の実施の形態における他の半導体装置の構造図
【図２２】第５の実施の形態における半導体装置の構造図
【図２３】第５の実施の形態における半導体装置における要部のエネルギーバンド図
【図２４】第５の実施の形態における半導体装置の上部バッファ層の説明図
【図２５】第５の実施の形態における他の半導体装置の構造図
【図２６】第６の実施の形態を説明するための超格子バッファ層の構造図
【図２７】超格子バッファ層のＡｌＮ層の膜厚とシリコン基板の反りとの相関図
【図２８】超格子バッファ層のＡｌＮ層の膜厚と耐圧との相関図
【図２９】ＡｌＮ層の膜厚が異なる超格子バッファ層のエネルギーバンドの説明図（１）
【図３０】ＡｌＮ層の膜厚が異なる超格子バッファ層のエネルギーバンドの説明図（２）
【図３１】超格子バッファ層におけるＡｌＮ層のＣの濃度とシリコン基板の反りとの相関図
【図３２】超格子バッファ層におけるＡｌＮ層のＦｅの濃度とシリコン基板の反りとの相関図
【図３３】第６の実施の形態における半導体装置の製造方法の工程図（１）
【図３４】第６の実施の形態における半導体装置の製造方法の工程図（２）
【図３５】第７の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図
【図３６】第７の実施の形態における電源装置の回路図
【図３７】第７の実施の形態における高出力増幅器の構造図
【発明を実施するための形態】
【００１６】
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
【００１７】
〔第１の実施の形態〕
（半導体装置）
第１の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図５に示されるように、基板となるシリコン基板１０の上に、核形成層１１、下部バッファ層１２、超格子バッファ層１３、上部バッファ層２０、電子走行層３１、電子供給層３２が順に積層されている。電子供給層３２の上には、ゲート電極４１、ソース電極４２、ドレイン電極４３が形成されている。
【００１８】
核形成層１１はＡｌＮにより形成されており、下部バッファ層１２はＡｌＧａＮにより形成されており、超格子バッファ層１３は、ＡｌＮ膜とＧａＮ膜を所定の周期で交互に積層することにより形成されている。電子走行層３１は、ｉ−ＧａＮにより形成されており、電子供給層３２は、ｎ−ＡｌＧａＮにより形成されており、これにより、電子走行層３１において、電子走行層３１と電子供給層３２との界面近傍には、２ＤＥＧ３１ａが生成される。尚、本実施の形態における半導体装置は、シリコンにより形成された基板であるシリコン基板１０に代えて、ＳｉＣやサファイア等により形成された基板を用いてもよい。また、本実施の形態においては、電子走行層３１を第１の半導体層と記載し、電子供給層３２を第２の半導体層と記載する場合がある。
【００１９】
本実施の形態においては、上部バッファ層２０は、不純物元素としてＦｅが約５×１０１８ｃｍ−３の濃度でドープされているＡｌＧａＮにより形成されている。このように、ＡｌＧａＮにＦｅをドープすることにより、図６に示されるように、深いアクセプタ準位が形成される。これにより、超格子バッファ層１３の最表面におけるＡｌＮ膜による自発分極相殺量が増加し、バンドギャップも広くなるため、２ＤＨＧの発生を抑制することができる。尚、上部バッファ層２０は、電子走行層３１を形成している窒化物半導体よりもバンドギャップの広い窒化物半導体に、Ｆｅ等の不純物元素をドープしたものであってもよい。具体的には、上部バッファ層２０は、ＧａＮ、ＡｌＮ、ＩｎＮのうちのいずれか、または、ＧａＮ、ＡｌＮ、ＩｎＮのうちの２以上のものの混晶により形成されたものに、Ｆｅ等の不純物元素をドープしたものであってもよい。
【００２０】
上述したように、ＦｅがドープされているＡｌＧａＮにより形成される上部バッファ層２０は、深いアクセプタ準位を有するため、活性化率が低く、ホールが殆ど生じることがない。従って、シリコン基板１０に対し略平行な横方向のリークを抑制することができる。更には、電子走行層３１に、上部バッファ層２０にドープされているＦｅが熱処理や成膜工程において拡散したとしても、活性化率が低くホールが生成されない。このため、横方向に流れるリーク電流が増加することを抑制することができ、電子走行層３１においてオン抵抗が増加することも抑制することができる。
【００２１】
下記に示す表１は、上部バッファ層２０にドープされる不純物元素とアクセプタ準位との関係を示す。超格子バッファ層１３との界面近傍において、ホールの発生を抑制するためには、上部バッファ層２０にドープされる不純物元素としては、アクセプタ準位の深さが０．５ｅＶ以上となる元素が好ましい。よって、この観点より、表１に基づくならば、ドープされる不純物元素としては、Ｂｅ、Ｃ、Ｆｅ、Ｃｄ、Ｌｉ等が好ましい。よって、上部バッファ層２０には、Ｂｅ、Ｃ、Ｆｅ、Ｃｄ、Ｌｉ等から選ばれる１又は２以上の不純物元素がドープされていることが好ましい。尚、ＭｇやＺｎは、アクセプタ準位の深さが０．５ｅＶ未満であり、浅いアクセプタ準位が形成されてしまうため、超格子バッファ層１３との界面近傍において、ホールが生成される場合があるため好ましくない。
【００２２】
【表１】
2015060987.tif 000003
【００２３】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図７及び図８に基づき説明する。尚、本実施の形態における半導体装置は、後述するように、電子走行層３１と電子供給層３２との間に、窒化物半導体によりスペーサ層３３が形成されており、電子供給層３２の上に窒化物半導体によりキャップ層３４が形成された構造のものであってもよい。本実施の形態においては、スペーサ層３３を第３の半導体層と記載し、キャップ層３４を第４の半導体層と記載する場合がある。
【００２４】
最初に、図７（ａ）に示されるように、シリコン基板１０の上に、窒化物半導体層を有機金属気相成長（ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）法によるエピタキシャル成長により形成する。尚、シリコン基板１０の上に窒化物半導体層を成膜する際には、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法によるエピタキシャル成長により形成してもよい。
【００２５】
具体的には、シリコン基板１０の上に、ＭＯＶＰＥにより核形成層１１、下部バッファ層１２、超格子バッファ層１３、上部バッファ層２０、電子走行層３１、スペーサ層３３、電子供給層３２、キャップ層３４を順次積層することにより形成する。この際、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。また、上部バッファ層２０において、不純物元素としてＦｅをドープする際には、フェロセン（Ｃｐ２Ｆｅ）が用いられ、ｎ型の不純物元素となるＳｉをドープする際には、ＳｉＨ４（モノシラン）が用いられる。ＭＯＶＰＥにより窒化物半導体層を形成する際の成長圧力は５ｋＰａ〜１００ｋＰａであり、成長の際の基板温度は９００℃〜１２００℃である。
【００２６】
核形成層１１は、原料ガスとしてＴＭＡとＮＨ３を供給することにより形成されたＡｌＮにより形成されている。下部バッファ層１２は、原料ガスとしてＴＭＧとＴＭＡとＮＨ３を供給することにより形成された膜厚が約５０ｎｍのＡｌ０．２Ｇａ０．８Ｎにより形成されている。超格子バッファ層１３は、膜厚が約２ｎｍのＡｌＮ膜と膜厚が約２０ｎｍのＧａＮ膜とを交互に１００周期積層することにより形成されている。超格子バッファ層１３を形成する際には、ＴＭＧとＮＨ３及びＴＭＡとＮＨ３が交互に供給される。尚、超格子バッファ層１３を形成する際には、併せて所定量のＣｐ２Ｆｅを供給することにより、不純物元素としてＦｅが約５×１０１８ｃｍ−３の濃度となるようにドープすることができる。
【００２７】
上部バッファ層２０は、原料ガスとしてＴＭＧとＴＭＡとＮＨ３を供給することにより形成された膜厚が約１００ｎｍのＡｌ０．１Ｇａ０．９Ｎにより形成されており、不純物元素としてＦｅが約５×１０１８ｃｍ−３の濃度となるようにドープされている。上部バッファ層２０にドープされるＦｅは、上部バッファ層２０を形成する際に、併せて所定量のＣｐ２Ｆｅを供給することによりドープすることができる。
【００２８】
電子走行層３１は、原料ガスとしてＴＭＧとＮＨ３を供給することにより形成された膜厚が約２μｍのＧａＮにより形成されている。スペーサ層３３は、原料ガスとしてＴＭＧ、ＴＭＡ、ＮＨ３を供給することにより形成された膜厚が約５ｎｍのＡｌ０．２Ｇａ０．８Ｎにより形成されている。電子供給層３２は、原料ガスとしてＴＭＧ、ＴＭＡ、ＮＨ３、ＳｉＨ４を供給して形成されたｎ−ＡｌＧａＮにより形成されており、膜厚が約３０ｎｍのＡｌ０．２Ｇａ０．８Ｎに、不純物元素としてＳｉが約５×１０１８ｃｍ−３の濃度でドープされている。キャップ層３４は、原料ガスとしてＴＭＧ、ＮＨ３、ＳｉＨ４を供給することにより形成されたｎ−ＧａＮにより形成されており、膜厚が約１０ｎｍのＧａＮに、不純物元素としてＳｉが約５×１０１８ｃｍ−３の濃度でドープされている。
【００２９】
超格子バッファ層１３は、上述したようにＡｌＮ（２ｎｍ）／ＧａＮ（２０ｎｍ）を積層することにより形成されたもの以外のものであってもよい。例えば、Ａｌ０．９Ｇａ０．１Ｎ（１０ｎｍ）／Ａｌ０．１Ｇａ０．９Ｎ（２０ｎｍ）や、ＡｌＮ（２ｎｍ）／Ａｌ０．８Ｉｎ０．２Ｎ（２０ｎｍ）を積層することにより形成されたものであってもよい。本実施の形態においては、超格子バッファ層１３の最表面がＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎとした場合に、ｘ＞０．５であって、膜厚が２０ｎｍ以下となるように形成されているものであってもよい。また、超格子バッファ層１３における周期は、２０周期以上であることが好ましく、更には、５０周期以上であることがより好ましい。また、周期構造は一様ではなく、中間層等を挟んで異なる周期構造のものが分割されているものであってもよい。
【００３０】
図９に示されるように、本実施の形態においては、上部バッファ層２０は、Ａｌ組成比が膜厚に依存することなく均一であり、ドープされる不純物元素であるＦｅ等の濃度が膜厚に依存することなく均一となるように形成されている。具体的には、上部バッファ層２０はＡｌｚＧａ１−ｚＮと記載した場合、０＜ｚ＜１．０の範囲、より好ましくは、０＜ｚ≦０．５の範囲となるように形成されている。また、上部バッファ層２０にドープされているＦｅ等の不純物元素の濃度は、１×１０１７ｃｍ−３以上、１×１０２０ｃｍ−３以下であることが好ましい。尚、図９（ａ）は、本実施の形態における半導体装置において、上部バッファ層２０におけるＡｌ組成比の分布を示すものであり、図９（ｂ）は、上部バッファ層２０における不純物元素の濃度の分布を示すものである。
【００３１】
この後、キャップ層３４の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される部分に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンの開口部において、塩素系ガスを用いたドライエッチング、または、Ａｒ等のイオンのイオン注入を行なうことにより、不図示の素子分離領域を形成する。この後、レジストパターンは、有機溶剤等により除去する。
【００３２】
次に、図７（ｂ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域におけるキャップ層３４を除去する。具体的には、キャップ層３４の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングにより、レジストパターンの開口部におけるキャップ層３４を除去し、電子供給層３２を露出させる。この後、レジストパターンは、有機溶剤等により除去する。これにより、ソース電極４２及びドレイン電極４３が形成される領域においてキャップ層３４が除去され、電子供給層３２を露出させる。
【００３３】
次に、図７（ｃ）に示すように、電子供給層３２の上にソース電極４２及びドレイン電極４３を形成する。具体的には、キャップ層３４及び電子供給層３２の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、電子供給層３２及びレジストパターンの上に、ソース電極４２及びドレイン電極４３を形成するためのＴａ／Ａｌからなる金属積層膜を形成する。この金属積層膜は、膜厚が約２０ｎｍのＴａの上に膜厚が約２００ｎｍのＡｌが積層された膜であり、真空蒸着等による成膜することにより形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成されている金属積層膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存する金属積層膜によりソース電極４２及びドレイン電極４３が形成される。この後、窒素雰囲気中において、４００℃〜１０００℃の温度、例えば、５５０℃で熱処理を行なうことにより、オーミックコンタクトを確立させる。
【００３４】
次に、図８に示すように、キャップ層３４の上に、ゲート電極４１を形成する。具体的には、キャップ層３４、ソース電極４２及びドレイン電極４３の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、キャップ層３４及びレジストパターンの上に、ゲート電極４１を形成するためのＮｉ／Ａｕからなる金属積層膜を形成する。この金属積層膜は、膜厚が約３０ｎｍのＮｉの上に膜厚が約４００ｎｍのＡｕが積層された膜であり、真空蒸着等による成膜することにより形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成されている金属積層膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存する金属積層膜によりゲート電極４１が形成される。
【００３５】
以上の工程により、本実施の形態における半導体装置を製造することができる。尚、上記におけるゲート電極４１、ソース電極４２及びドレイン電極４３の構造は、一例であり、他の多層の金属積層膜により形成してもよく、また、単層の金属膜であってもよい。また、ゲート電極４１、ソース電極４２及びドレイン電極４３は、リフトオフ以外の方法により形成してもよく、ソース電極４２及びドレイン電極４３において、成膜した後においてオーミックコンタクトが得られるのであれば、熱処理等を行わなくともよい。また、ゲート電極４１を形成した後、必要に応じて熱処理を行なってもよい。
【００３６】
上記において説明した半導体装置は、ショットキ型ゲート構造の半導体装置であるが、本実施の形態における半導体装置は、ゲート絶縁膜を有するＭＩＳ型ゲート構造の半導体装置であってもよい。また、本実施の形態における半導体装置は、ゲート電極の直下の窒化物半導体層を除去することによりゲートリセスを形成し、ゲートリセスにゲート電極を形成した構造の半導体装置であってもよい。
【００３７】
また、上部バッファ層２０にドープされる不純物元素がＣの場合には、不純物元素をドープするためのガスを供給することなく、ＭＯＶＰＥの成膜条件を調整すること、例えば、低い基板温度で成膜することにより形成してもよい。具体的には、上部バッファ層２０を成長させる際のＭＯＶＰＥにおける成膜条件を基板温度１０５０℃以下、チャンバー内の圧力を２０ｋＰａ以下の条件で成長させてもよい。このような条件で成長させることにより、原料ガスに含まれるＣ成分が膜中に取り込まれ、Ｃを自動的にドープすることができる。
【００３８】
〔第２の実施の形態〕
次に、第２の実施の形態における半導体装置について説明する。図１０に示されるように、本実施の形態における半導体装置は、シリコン基板１０の上に、核形成層１１、下部バッファ層１２、超格子バッファ層１３、上部バッファ層１２０、電子走行層３１、電子供給層３２が順に積層されている。電子供給層３２の上には、ゲート電極４１、ソース電極４２、ドレイン電極４３が形成されている。
【００３９】
核形成層１１はＡｌＮにより形成されており、下部バッファ層１２はＡｌＧａＮにより形成されており、超格子バッファ層１３は、ＡｌＮ膜とＧａＮ膜を所定の周期で交互に積層することにより形成されている。電子走行層３１は、ｉ−ＧａＮにより形成されており、電子供給層３２は、ｎ−ＡｌＧａＮにより形成されており、これにより、電子走行層３１において、電子走行層３１と電子供給層３２との界面近傍には、２ＤＥＧ３１ａが生成される。尚、図１１は、超格子バッファ層１３、上部バッファ層１２０、電子走行層３１、電子供給層３２におけるエネルギーバンド図である。
【００４０】
本実施の形態においては、上部バッファ層１２０は、不純物元素としてＦｅがドープされているＡｌＧａＮにより形成されている。これにより、超格子バッファ層１３と上部バッファ層１２０との界面近傍において、ホールが生成されることを抑制することができる。
【００４１】
また、本実施の形態においては、上部バッファ層１２０は、図１２に示されるように、超格子バッファ層１３との界面近傍から電子走行層３１との界面近傍に向かって、徐々にＡｌの組成比が減少するように組成傾斜して形成されている。具体的には、上部バッファ層１２０は、超格子バッファ層１３との界面近傍における組成がＡｌ０．２Ｇａ０．８Ｎとなり、電子走行層３１との界面近傍における組成がＡｌ０．０１Ｇａ０．９９Ｎとなるように、Ａｌ組成において組成傾斜するように形成されている。このように上部バッファ層１２０において組成傾斜させることにより、上部バッファ層１２０は、超格子バッファ層１３との界面近傍から電子走行層３１との界面近傍に向かって、徐々にバンドギャップが狭くなっている。尚、図１２（ａ）は、本実施の形態における半導体装置において、上部バッファ層１２０におけるＡｌ組成比の分布を示すものであり、図１２（ｂ）は、上部バッファ層１２０における不純物元素の濃度の分布を示すものである。図１２においては、横軸における０が超格子バッファ層１３との界面となる。
【００４２】
本実施の形態においては、上部バッファ層１２０はＡｌｚＧａ１−ｚＮと記載した場合、０＜ｚ＜１．０の範囲、より好ましくは、０＜ｚ≦０．５の範囲で、シリコン基板１０側から電子走行層３１側に向かってＡｌ組成比が徐々に減少するよう組成傾斜している。また、本実施の形態においては、不純物元素としてＦｅが約５×１０１８ｃｍ−３の濃度となるように略均一にドープされている。
【００４３】
本実施の形態における半導体装置を製造する際には、上部バッファ層１２０を形成する際に、上部バッファ層１２０の成長に伴い、ＴＭＡの供給量を徐々に減少させることにより形成することができる。
【００４４】
本実施の形態における半導体装置は、図１３に示されるように、電子走行層３１と電子供給層３２との間にｉ−ＡｌＧａＮ等によりスペーサ層３３が形成されており、電子供給層３２の上にｎ−ＧａＮ等によりキャップ層３４が形成された構造のものであってもよい。この場合、ゲート電極４１は、キャップ層３４の上に形成される。
【００４５】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００４６】
〔第３の実施の形態〕
次に、第３の実施の形態における半導体装置について説明する。図１４に示されるように、本実施の形態における半導体装置は、シリコン基板１０の上に、核形成層１１、下部バッファ層１２、超格子バッファ層１３、上部バッファ層２２０、電子走行層３１、電子供給層３２が順に積層されている。電子供給層３２の上には、ゲート電極４１、ソース電極４２、ドレイン電極４３が形成されている。
【００４７】
核形成層１１はＡｌＮにより形成されており、下部バッファ層１２はＡｌＧａＮにより形成されており、超格子バッファ層１３は、ＡｌＮ膜とＧａＮ膜を所定の周期で交互に積層することにより形成されている。電子走行層３１は、ｉ−ＧａＮにより形成されており、電子供給層３２は、ｎ−ＡｌＧａＮにより形成されており、これにより、電子走行層３１において、電子走行層３１と電子供給層３２との界面近傍には、２ＤＥＧ３１ａが生成される。尚、図１５は、超格子バッファ層１３、上部バッファ層２２０、電子走行層３１、電子供給層３２におけるエネルギーバンド図である。
【００４８】
本実施の形態においては、上部バッファ層２２０は、不純物元素としてＦｅがドープされているＡｌ０．２Ｇａ０．８Ｎにより形成されている。これにより、超格子バッファ層１３と上部バッファ層２２０との界面近傍において、ホールが生成されることを抑制することができる。
【００４９】
また、本実施の形態においては、上部バッファ層２２０は、図１６に示されるように、超格子バッファ層１３との界面近傍から電子走行層３１との界面近傍に向かって、徐々にＦｅの濃度が減少するように形成されている。具体的には、上部バッファ層２２０は、超格子バッファ層１３との界面近傍におけるＦｅの濃度が５×１０１８ｃｍ−３となり、電子走行層３１との界面近傍におけるＦｅの濃度が１×１０１８ｃｍ−３となるように、Ｆｅの濃度が徐々に減少している。尚、図１６（ａ）は、本実施の形態における半導体装置において、上部バッファ層２２０におけるＡｌ組成比の分布を示すものであり、図１６（ｂ）は、上部バッファ層２２０における不純物元素の濃度の分布を示すものである。図１６においては、横軸における０が超格子バッファ層１３との界面となる。
【００５０】
本実施の形態においては、上部バッファ層２２０は、Ｆｅ等の不純物元素の濃度が、１×１０１７ｃｍ−３以上、１×１０２０ｃｍ−３以下の範囲で、シリコン基板１０側から電子走行層３１側に向かって徐々に減少するように形成されている。本実施の形態においては、更に、上部バッファ層２２０は、超格子バッファ層１３との界面近傍から電子走行層３１との界面近傍に向かって、徐々にＡｌの組成比が減少するように組成傾斜して形成してもよい。
【００５１】
本実施の形態における半導体装置を製造する際には、上部バッファ層２２０を形成する際に、上部バッファ層２２０の成長に伴い、Ｃｐ２Ｆｅの供給量を徐々に減少させることにより形成することができる。
【００５２】
本実施の形態における半導体装置は、図１７に示されるように、電子走行層３１と電子供給層３２との間にｉ−ＡｌＧａＮ等によりスペーサ層３３が形成されており、電子供給層３２の上にｎ−ＧａＮ等によりキャップ層３４が形成された構造のものであってもよい。この場合、ゲート電極４１は、キャップ層３４の上に形成される。
【００５３】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００５４】
〔第４の実施の形態〕
次に、第４の実施の形態における半導体装置について説明する。本実施の形態は、図１８に示されるように、上部バッファ層をＡｌ組成比の異なる２層のＡｌＧａＮ層により形成したものである。具体的には、本実施の形態における半導体装置は、シリコン基板１０の上に、核形成層１１、下部バッファ層１２、超格子バッファ層１３、第１の上部バッファ層３２１、第２の上部バッファ層３２２、電子走行層３１、電子供給層３２が順に積層されている。電子供給層３２の上には、ゲート電極４１、ソース電極４２、ドレイン電極４３が形成されている。
【００５５】
核形成層１１はＡｌＮにより形成されており、下部バッファ層１２はＡｌＧａＮにより形成されており、超格子バッファ層１３は、ＡｌＮ膜とＧａＮ膜を所定の周期で交互に積層することにより形成されている。電子走行層３１は、ｉ−ＧａＮにより形成されており、電子供給層３２は、ｎ−ＡｌＧａＮにより形成されており、これにより、電子走行層３１において、電子走行層３１と電子供給層３２との界面近傍には、２ＤＥＧ３１ａが生成される。尚、図１９は、超格子バッファ層１３、第１の上部バッファ層３２１、第２の上部バッファ層３２２、電子走行層３１、電子供給層３２におけるエネルギーバンド図である。
【００５６】
本実施の形態においては、図２０に示されるように、第１の上部バッファ層３２１は、Ａｌ０．２Ｇａ０．８Ｎにより形成されており、不純物元素としてＦｅが約５×１０１８ｃｍ−３の濃度となるようにドープされている。また、第２の上部バッファ層３２２は、Ａｌ０．１Ｇａ０．９Ｎにより形成されており、不純物元素としてＦｅが約５×１０１８ｃｍ−３の濃度となるようにドープされている。これにより、超格子バッファ層１３と第１の上部バッファ層３２１との界面近傍において、ホールが生成されることを抑制することができる。
【００５７】
尚、図２０（ａ）は、本実施の形態における半導体装置において、第１の上部バッファ層３２１及び第２の上部バッファ層３２２におけるＡｌ組成比の分布を示すものである。図２０（ｂ）は、第１の上部バッファ層３２１及び第２の上部バッファ層３２２における不純物元素の濃度の分布を示すものである。
【００５８】
本実施の形態においては、第１の上部バッファ層３２１及び第２の上部バッファ層３２２は、ともにＡｌｚＧａ１−ｚＮと記載した場合、０＜ｚ＜１．０の範囲、より好ましくは、０＜ｚ≦０．５の範囲で形成されている。第１の上部バッファ層３２１におけるＡｌ組成比が第２の上部バッファ層３２２におけるＡｌ組成比よりも高くなるように形成されている。これにより、第１の上部バッファ層３２１におけるバンドギャップよりも、第２の上部バッファ層３２２におけるバンドギャップが狭くなっている。また、本実施の形態においては、第１の上部バッファ層３２１及び第２の上部バッファ層３２２は、ともにＦｅ等の不純物元素の濃度が、１×１０１７ｃｍ−３以上、１×１０２０ｃｍ−３以下の範囲となるように形成されている。
【００５９】
本実施の形態における半導体装置は、第１の上部バッファ層３２１を形成する際のＴＭＡの供給量よりも第２の上部バッファ層３２２を形成する際のＴＭＡの供給量を減らすことにより作製することが可能である。
【００６０】
本実施の形態における半導体装置は、図２１に示されるように、電子走行層３１と電子供給層３２との間にｉ−ＡｌＧａＮ等によりスペーサ層３３が形成されており、電子供給層３２の上にｎ−ＧａＮ等によりキャップ層３４が形成された構造のものであってもよい。この場合、ゲート電極４１は、キャップ層３４の上に形成される。上記においては、上部バッファ層が組成比の異なる２層のＡｌＧａＮ膜の場合について説明したが、本実施の形態は、上部バッファ層を組成比の異なる３層以上のＡｌＧａＮ膜により形成してもよい。
【００６１】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００６２】
〔第５の実施の形態〕
次に、第５の実施の形態における半導体装置について説明する。本実施の形態は、図２２に示されるように、上部バッファ層をＡｌ組成比及びＦｅ等の不純物濃度の異なる２層のＡｌＧａＮ層により形成したものである。具体的には、本実施の形態における半導体装置は、シリコン基板１０の上に、核形成層１１、下部バッファ層１２、超格子バッファ層１３、第１の上部バッファ層３３１、第２の上部バッファ層３３２、電子走行層３１、電子供給層３２が順に積層されている。電子供給層３２の上には、ゲート電極４１、ソース電極４２、ドレイン電極４３が形成されている。
【００６３】
核形成層１１はＡｌＮにより形成されており、下部バッファ層１２はＡｌＧａＮにより形成されており、超格子バッファ層１３は、ＡｌＮ膜とＧａＮ膜を所定の周期で交互に積層することにより形成されている。電子走行層３１は、ｉ−ＧａＮにより形成されており、電子供給層３２は、ｎ−ＡｌＧａＮにより形成されており、これにより、電子走行層３１において、電子走行層３１と電子供給層３２との界面近傍には、２ＤＥＧ３１ａが生成される。尚、図２３は、超格子バッファ層１３、第１の上部バッファ層３３１、第２の上部バッファ層３３２、電子走行層３１、電子供給層３２におけるエネルギーバンド図である。
【００６４】
本実施の形態においては、図２４に示されるように、第１の上部バッファ層３３１は、Ａｌ０．２Ｇａ０．８Ｎにより形成されており、不純物元素としてＦｅが約５×１０１８ｃｍ−３の濃度となるようにドープされている。また、第２の上部バッファ層３３２は、Ａｌ０．１Ｇａ０．９Ｎにより形成されており、不純物元素としてＦｅが１×１０１８ｃｍ−３の濃度となるようにドープされている。これにより、超格子バッファ層１３と第１の上部バッファ層３３１との界面近傍において、ホールが生成されることを抑制することができる。
【００６５】
尚、図２４（ａ）は、本実施の形態における半導体装置において、第１の上部バッファ層３３１及び第２の上部バッファ層３３２におけるＡｌ組成比の分布を示すものである。図２４（ｂ）は、第１の上部バッファ層３３１及び第２の上部バッファ層３３２における不純物元素の濃度の分布を示すものである。
【００６６】
本実施の形態においては、第１の上部バッファ層３３１及び第２の上部バッファ層３３２は、ともにＡｌｚＧａ１−ｚＮと記載した場合、０＜ｚ＜１．０の範囲、より好ましくは、０＜ｚ≦０．５の範囲で形成されている。第１の上部バッファ層３３１におけるＡｌ組成比が第２の上部バッファ層３３２におけるＡｌ組成比よりも高くなるように形成されている。また、本実施の形態においては、第１の上部バッファ層３３１及び第２の上部バッファ層３３２は、ともにＦｅ等の不純物元素の濃度が、１×１０１７ｃｍ−３以上、１×１０２０ｃｍ−３以下の範囲となるように形成されている。第１の上部バッファ層３３１におけるＦｅ等の不純物元素の濃度が第２の上部バッファ層３３２におけるＦｅ等の不純物元素の濃度よりも高くなるように形成されている。
【００６７】
本実施の形態における半導体装置は、第１の上部バッファ層３３１を形成する際のＴＭＡの供給量及びＣｐ２Ｆｅの供給量よりも第２の上部バッファ層３３２を形成する際のＴＭＡの供給量及びＣｐ２Ｆｅの供給量を減らすことにより作製することができる。
【００６８】
本実施の形態における半導体装置は、図２５に示されるように、電子走行層３１と電子供給層３２との間にｉ−ＡｌＧａＮ等によりスペーサ層３３が形成されており、電子供給層３２の上にｎ−ＧａＮ等によりキャップ層３４が形成された構造のものであってもよい。この場合、ゲート電極４１は、キャップ層３４の上に形成される。
【００６９】
上記においては、上部バッファ層が組成比及びＦｅ等の不純物濃度の異なる２層のＡｌＧａＮ膜の場合について説明したが、本実施の形態は、上部バッファ層を組成比及びＦｅ等の不純物濃度の異なる３層以上のＡｌＧａＮ膜により形成してもよい。また、本実施の形態は、上部バッファ層を組成比が同じで、Ｆｅ等の不純物濃度の異なる２層以上のＡｌＧａＮ膜により形成してもよい。即ち、第１の上部バッファ層３３１及び第２の上部バッファ層３３２を組成比が同じＡｌＧａＮにより形成し、Ｆｅ等の不純物元素の濃度が第１の上部バッファ層３３１よりも第２の上部バッファ層３３２が少なくしてもよい。
【００７０】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００７１】
〔第６の実施の形態〕
次に、第６の実施の形態について説明する。ところで、上述したシリコン基板において縦方向に流れるリーク電流は、超格子バッファ層を厚くすることにより、抑制することができる。しかしながら、超格子バッファ層が厚いとシリコン基板の反りも大きくなってしまう。ここで、図２６に示されるように、超格子バッファ層１３が第１の超格子形成層であるＡｌＮ層１３ａと第２の超格子形成層であるＡｌＧａＮ層１３ｂとを交互に積層することにより形成した場合について検討を行なった結果について説明する。具体的には、超格子バッファ層において、第１の超格子形成層であるＡｌＮ層１３ａの膜厚を変化させた場合について検討を行なった結果について説明する。
【００７２】
図２７は、超格子バッファ層１３における第１の超格子形成層であるＡｌＮ層１３ａの膜厚と、シリコン基板１０の反りのwarp値との関係を示す。図２７に示されるように、超格子バッファ層１３における第１の超格子形成層であるＡｌＮ層１３ａの膜厚を厚くすることにより、シリコン基板１０における反りを低減させることができる。ＡｌＮ層１３ａの膜厚が０．８ｎｍ未満である場合には、シリコン基板１０の反りのwarp値が１２０μｍ以上となり、超格子バッファ層１３や超格子バッファ層１３の上に成膜される窒化物半導体層にクラック等が発生し好ましくない。よって、超格子バッファ層における第１の超格子形成層であるＡｌＮ層１３ａの膜厚は、０．８ｎｍ以上であることが好ましい。
【００７３】
図２８は、超格子バッファ層１３における第１の超格子形成層であるＡｌＮ層１３ａの膜厚と耐圧との関係を示す。尚、本実施の形態においては、耐圧とは、リーク電流が１×１０−３Ａ／ｃｍ２となる電圧であるものとする。図２８に示されるように、超格子バッファ層１３における第１の超格子形成層であるＡｌＮ層１３ａの膜厚を厚くすることにより耐圧が低下し、特に、ＡｌＮ層１３ａの膜厚が２．０ｎｍ前後においては、ＡｌＮ層１３ａの膜厚が厚くなると、耐圧は急激に低下する。ＡｌＮ層１３ａの膜厚が２．０ｎｍを超えると耐圧は、２００Ｖ未満となり好ましくない。よって、超格子バッファ層１３における第１の超格子形成層であるＡｌＮ層１３ａの膜厚は、２．０ｎｍ以下であることが好ましい。
【００７４】
ここで、超格子バッファ層１３におけるＡｌＮ層１３ａの膜厚により耐圧が変化することをＡｌＮ層１３ａの膜厚が１．５ｎｍの場合と膜厚が２．３ｎｍの場合におけるエネルギーバンド図に基づき説明する。図２９は、膜厚が１．５ｎｍのＡｌＮ層１３ａと膜厚が２０ｎｍのＡｌＧａＮ層１３ｂとを交互に積層することにより形成した超格子バッファ層１３におけるエネルギーバンド図である。また、図３０は、膜厚が２．３ｎｍのＡｌＮ層１３ａと膜厚が２０ｎｍのＡｌＧａＮ層１３ｂとを交互に積層することにより形成した超格子バッファ層１３におけるエネルギーバンド図である。図２９に示す場合に比べて、図３０に示す場合の方が、伝導帯の下端が下に位置しており、この部分において電子が溜りやすい。このため、超格子バッファ層１３は、図２９に示す場合に比べて、図３０に示す場合の方が、耐圧が低くなる。
【００７５】
以上より、ＡｌＮ層１３ａの膜厚を変化させた場合にシリコン基板１０の反りと耐圧とはトレードオフの関係にある。上記におけるシリコン基板１０の反りと耐圧との関係に基づくならば、超格子バッファ層１３における第１の超格子形成層であるＡｌＮ層１３ａの膜厚は、０．８ｎｍ以上、２．０ｎｍ以下であることが好ましい。
【００７６】
次に、超格子バッファ層１３における第１の超格子形成層であるＡｌＮ層１３ａにドープされる不純物元素であるＣの濃度と、シリコン基板１０の反りとの関係について説明する。図３１は、超格子バッファ層１３における第１の超格子形成層であるＡｌＮ層１３ａにドープされる不純物元素であるＣの濃度と、シリコン基板１０の反りのwarp値との関係を示す。尚、ＡｌＮ層１３ａの膜厚は２ｎｍである。
【００７７】
図３１に示されるように、超格子バッファ層１３における第１の超格子形成層であるＡｌＮ層１３ａにおけるＣの濃度を高くすることにより、シリコン基板１０における反りが大きくなる。ＡｌＮ層１３ａにおけるＣの濃度が１×１０２０ｃｍ−３を超えると、シリコン基板１０の反りのwarp値が１２０μｍ以上となり、膜にクラック等が発生するため好ましくない。よって、超格子バッファ層１３における第１の超格子形成層であるＡｌＮ層１３ａにドープされる不純物元素であるＣの濃度は、１×１０２０ｃｍ−３以下であることが好ましい。尚、ＡｌＮ層１３ａにはＣはある程度ドープしないと所望の耐圧を得ることができないため、超格子バッファ層１３における第１の超格子形成層であるＡｌＮ層１３ａにドープされる不純物元素であるＣの濃度は、１×１０１７ｃｍ−３以上であることが好ましい。
【００７８】
よって、シリコン基板１０の反りと耐圧との関係に基づくならば、超格子バッファ層１３における第１の超格子形成層であるＡｌＮ層１３ａにドープされる不純物元素であるＣの濃度は、１×１０１７ｃｍ−３以上、１×１０２０ｃｍ−３以下であることが好ましい。
【００７９】
次に、超格子バッファ層１３における第１の超格子形成層であるＡｌＮ層１３ａにドープされる不純物元素であるＦｅの濃度と、シリコン基板１０の反りとの関係について説明する。図３２は、超格子バッファ層１３における第１の超格子形成層であるＡｌＮ層１３ａにドープされる不純物元素であるＦｅの濃度と、シリコン基板１０の反りのwarp値との関係を示す。尚、第１の超格子形成層であるＡｌＮ層１３ａの膜厚は２ｎｍであり、ＡｌＮ層１３ａには、不純物元素としてＣが１×１０１８ｃｍ−３の濃度でドープされている。
【００８０】
図３２に示されるように、超格子バッファ層１３における第１の超格子形成層であるＡｌＮ層１３ａにおけるＦｅの濃度を高くすることにより、シリコン基板１０における反りが大きくなる。ＡｌＮ層１３ａにおけるＦｅの濃度が１×１０２０ｃｍ−３を超えると、シリコン基板１０の反りのwarp値が１２０μｍ以上となり、膜にクラック等が発生するため好ましくない。よって、超格子バッファ層１３における第１の超格子形成層であるＡｌＮ層１３ａにドープされる不純物元素であるＦｅの濃度は、１×１０１９ｃｍ−３以下であることが好ましい。
【００８１】
よって、超格子バッファ層１３におけるＡｌＮ層１３ａの膜厚が０．８ｎｍ以上、２．０ｎｍ以下であり、更には、ＡｌＮ層１３ａにドープされている不純物元素がＣである場合には、Ｃの濃度は、１×１０１７ｃｍ−３以上、１×１０２０ｃｍ−３以下が好ましい。また、超格子バッファ層１３におけるＡｌＮ層１３ａの膜厚が０．８ｎｍ以上、２．０ｎｍ以下であり、更には、超格子バッファ層１３におけるＡｌＮ層にドープされている不純物元素がＦｅである場合には、Ｆｅの濃度は、１×１０１９ｃｍ−３以下が好ましい。本実施の形態における半導体装置は、上記のようなＡｌＮ層１３ａを有する超格子バッファ層１３が形成されている半導体装置である。
尚、本実施の形態においては、ＡｌＮ層１３ａとなる第１の超格子形成層は、ＡｌｘＧａ１−ｘＮとした場合に、ｘの値が０．５以上、１以下となるものにより形成してもよい。また、ＡｌＧａＮ層１３ｂとなる第２の超格子形成層は、ＡｌｙＧａ１−ｙＮとした場合に、ｙの値が０以上、０．５未満となるものにより形成してもよい。従って、ｘ＞ｙとなるように形成されている。また、より好ましくは、第１の超格子形成層は、ＡｌＮにより形成してもよい。また、超格子バッファ層１３にドープされるアクセプタとなる不純物元素としては、Ｃ、Ｆｅの他、Ｍｇ、Ｚｎ、Ｂｅ、Ｃｄ、Ｌｉ等であってもよい。
【００８２】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図３３及び図３４に基づき説明する。本実施の形態における半導体装置の製造方法は、シリコン基板１０の上に、窒化物半導体層をＭＯＣＶＤまたはＭＢＥによりエピタキシャル成長させることにより形成する。本実施の形態における説明では、窒化物半導体層は、ＭＯＣＶＤにより形成する場合について説明する。尚、窒化物半導体層をＭＯＣＶＤにより成膜する際には、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。
【００８３】
最初に、図３３（ａ）に示されるように、シリコン基板１０の上に、窒化物半導体により核形成層１１及び下部バッファ層１２を順次形成する。本実施の形態においては、シリコン基板１０として、シリコン（１１１）基板を用いているが、シリコン基板１０に代えて、ＳｉＣ、サファイア、ＧａＮ等により形成された基板を用いてもよい。核形成層１１は、膜厚が２００ｎｍのＡｌＮ膜により形成されており、下部バッファ層１２は、Ａｌ０．４Ｇａ０．６Ｎにより形成されている。
【００８４】
核形成層１１は、基板温度が約１０００℃、Ｖ／ＩＩＩ比が１０００〜２０００、ＭＯＣＶＤ装置のチャンバー内の圧力が約５ｋＰａの条件において成長させることにより形成する。下部バッファ層１２は、基板温度が約１０００℃、Ｖ／ＩＩＩ比が１００〜３００、ＭＯＣＶＤ装置のチャンバー内の圧力が約５ｋＰａの条件において成長させることにより形成する。本実施の形態においては、上述したように、核形成層１１については、膜中へのＣの取り込み量が少ない条件により成長させることが好ましく、バッファ層については、平坦性を高くするため、Ｖ／ＩＩＩ比を低下させた条件により成長させることが好ましい。
【００８５】
次に、図３３（ｂ）に示すように、下部バッファ層１２の上に超格子バッファ層１３及び上部バッファ層２０を形成する。具体的には、図２６に示されるように、超格子バッファ層１３は、ＡｌＮ層１３ａとＡｌＧａＮ層１３ｂとを交互に周期的に積層することにより超格子バッファ層１３を形成する。この際形成されるＡｌＮ層１３ａの膜厚は約１．５ｎｍであり、ＡｌＧａＮ層１３ｂの膜厚は約２０ｎｍである。尚、ＡｌＮ層１３ａの膜厚は、残留電子発生による耐圧の低下を避けるため、２ｎｍ以下であることが好ましく、シリコン基板１０の反りを低減するため、０．８ｎｍ以上であることが好ましい。また、ＡｌＧａＮ層１３ｂは、Ａｌ０．２Ｇａ０．８Ｎにより形成されている。超格子バッファ層１３を形成する際の基板温度は、約１０２０℃であり、ＭＯＣＶＤ装置のチャンバー内の圧力が約５ｋＰａの条件において成長させることにより形成する。
【００８６】
本実施の形態においては、ＡｌＮ層１３ａにドープされるアクセプタとなる不純物元素としてＣが用いられており、Ｖ／ＩＩＩ比を変化させることによりＣの混入量を調整している。具体的には、ＡｌＮ層１３ａにおけるＣの濃度を１×１０１８ｃｍ−３とするため、ＡｌＮ層１３ａを形成する際には、Ｖ／ＩＩＩ比が約６００の条件で成長させている。尚、本実施の形態においては、ＡｌＮ層１３ａにおける不純物濃度は、１×１０１７ｃｍ−３以上、１×１０２０ｃｍ−３以下であることが好ましい。
【００８７】
次に、図３３（ｃ）に示すように、上部バッファ層２０の上に、電子走行層３１及び電子供給層３２を積層して形成する。具体的には、電子走行層３１は、成長温度が約１０００℃、ＭＯＣＶＤ装置のチャンバー内における圧力が約１００〜３００ｍｂａｒ（１０〜３０ｋＰｓ）の条件で、上部バッファ層２０の上に、膜厚が約１μｍのＧａＮを成長させることにより形成する。電子供給層３２は、成長温度が約１０００℃、ＭＯＣＶＤ装置のチャンバー内における圧力が約１００〜２００ｍｂａｒ（１０〜２０ｋＰｓ）の条件で、電子走行層３１の上に、膜厚が約２０ｎｍのＡｌＧａＮを成長させることにより形成する。本実施の形態においては、電子供給層３２は、Ａｌ０．２Ｇａ０．８Ｎにより形成されている。
【００８８】
次に、図３４に示すように、電子供給層３２の上に、ソース電極４２及びドレイン電極４３を形成し、更に、電子供給層３２の上に、ゲート電極４１を形成する。具体的には、電子供給層３２の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、Ｔｉ／Ａｌ膜からなる金属積層膜を真空蒸着により成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜されている金属積層膜をレジストパターンとともに除去する。これにより、残存する金属積層膜によりソース電極４２及びドレイン電極４３が形成される。この後、ＲＴＡ（ラピッドサーマルアニール）を行なうことにより、ソース電極４２及びドレイン電極４３をオーミックコンタクトさせる。尚、Ｔｉ／Ａｌ膜からなる金属積層膜において、Ｔｉ膜の膜厚は約１００ｎｍであり、Ａｌ膜の膜厚は約３００ｎｍである。
【００８９】
この後、再び電子供給層３２の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、Ｎｉ／Ａｕ膜からなる金属積層膜を真空蒸着により成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜されている金属積層膜をレジストパターンとともに除去する。これにより、残存する金属積層膜によりゲート電極４１が形成される。尚、Ｎｉ／Ａｕ膜からなる金属積層膜において、Ｎｉ膜の膜厚は約５０ｎｍであり、Ａｕ膜の膜厚は約３００ｎｍである。
【００９０】
以上の工程の製造方法により、本実施の形態における半導体装置を製造することができる。
【００９１】
尚、本実施の形態においては、超格子バッファ層１３におけるＡｌＮ層１３ａを形成する際に、アクセプタとなる不純物元素として、Ｆｅをドープしてもよい。この場合においてドープされるＦｅの濃度は、１×１０１９ｃｍ−３以下であることが好ましく、例えば、１×１０１８ｃｍ−３の濃度でドープされていることが好ましい。Ｆｅをドープする際の原料ガスとしては、例えば、フェロセン（Ｃｐ２Ｆｅ）が用いられる。また、上記以外の内容については、第１の実施の形態と同様である。また、本実施の形態における半導体装置は、第２から第５の実施の形態における半導体装置にも適用可能である。
【００９２】
〔第７の実施の形態〕
次に、第７の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
【００９３】
本実施の形態における半導体デバイスは、第１から第６の実施の形態におけるいずれかの半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図３５に基づき説明する。尚、図３５は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第６の実施の形態に示されているものとは、異なっている。
【００９４】
最初に、第１から第６の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１から第６の実施の形態における半導体装置に相当するものである。
【００９５】
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１から第６の実施の形態における半導体装置のゲート電極４１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１から第６の実施の形態における半導体装置のソース電極４２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１から第６の実施の形態における半導体装置のドレイン電極４３と接続されている。
【００９６】
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
【００９７】
次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１から第６の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
【００９８】
最初に、図３６に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図３６に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図３６に示す例では３つ）４６８を備えている。図３６に示す例では、第１から第６の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いられている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
【００９９】
次に、図３７に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図３７に示す例では、パワーアンプ４７３は、第１から第６の実施の形態におけるいずれかの半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図３７に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
【０１００】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【０１０１】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に形成された超格子バッファ層と、
前記超格子バッファ層の上に形成された上部バッファ層と、
上部バッファ層の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に形成されたゲート電極と、ソース電極及びドレイン電極と、
を有し、
前記超格子バッファ層は、組成の異なる窒化物半導体膜を周期的に積層することにより形成されており、
前記上部バッファ層は、前記第１の半導体層よりもバンドギャップが広い窒化物半導体材料に、アクセプタ準位の深さが０．５ｅＶ以上となる不純物元素がドープされていることを特徴とする半導体装置。
（付記２）
前記上部バッファ層は、前記基板側から前記第１の半導体層側に向かって、前記不純物元素の濃度が減少していることを特徴とする付記１に記載の半導体装置。
（付記３）
前記上部バッファ層は、前記基板側から前記第１の半導体層側に向かって、バンドギャップが狭くなっていることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記上部バッファ層は、第１の上部バッファ層と第２の上部バッファ層を含むものであって、
前記第１の上部バッファ層は前記基板側に形成され、前記第２の上部バッファ層は前記第１の半導体層側に形成されており、
前記第１の上部バッファ層よりも前記第２の上部バッファ層は、バンドギャップが狭いことを特徴とする付記１に記載の半導体装置。
（付記５）
前記上部バッファ層は、第１の上部バッファ層と第２の上部バッファ層を含むものであって、
前記第１の上部バッファ層は前記基板側に形成され、前記第２の上部バッファ層は前記第１の半導体層側に形成されており、
前記第１の上部バッファ層よりも前記第２の上部バッファ層は、前記不純物元素の濃度が低いことを特徴とする付記１または４に記載の半導体装置。
（付記６）
前記上部バッファ層は、ＧａＮ、ＡｌＮ、ＩｎＮのうちのいずれか、または、ＧａＮ、ＡｌＮ、ＩｎＮのうちの２以上の材料を含む混晶により形成されていることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記上部バッファ層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記８）
前記上部バッファ層は、ＡｌＧａＮを含む材料により形成されており、
前記基板側から前記第１の半導体層側に向かって、Ａｌの組成比が減少していることを特徴とする付記３に記載の半導体装置。
（付記９）
前記第１の上部バッファ層及び前記第２の上部バッファ層は、ともにＡｌＧａＮを含む材料により形成されており、
前記第１の上部バッファ層よりも前記第２の上部バッファ層は、Ａｌの組成比が低いことを特徴とする付記４に記載の半導体装置。
（付記１０）
前記不純物元素は、Ｆｅ、Ｃ、Ｂｅ、Ｃｄ、Ｌｉのうちから選ばれる１又は２以上の元素であることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
前記上部バッファ層にドープされる前記不純物元素の濃度は、１×１０１７ｃｍ−３以上、１×１０２０ｃｍ−３以下であることを特徴とする付記１から１０のいずれかに記載の半導体装置。
（付記１２）
前記超格子バッファ層は、ＡｌＮを含む膜とＧａＮを含む膜とを所定の周期で交互に積層することにより形成されていることを特徴とする付記１から１１のいずれかに記載の半導体装置。
（付記１３）
前記超格子バッファ層は、ＡｌＮを含む膜とＡｌＧａＮを含む膜とを所定の周期で交互に積層することにより形成されていることを特徴とする付記１から１１のいずれかに記載の半導体装置。
（付記１４）
前記基板は、シリコン、ＳｉＣ、サファイアのうちのいずれかにより形成されていることを特徴とする付記１から１３のいずれかに記載の半導体装置。
（付記１５）
前記第１の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする付記１から１４のいずれかに記載の半導体装置。
（付記１６）
前記第２の半導体層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記１から１５のいずれかに記載の半導体装置。
（付記１７）
前記第１の半導体層と前記第２の半導体層の間には、窒化物半導体により第３の半導体層が形成されていることを特徴とする付記１から１６のいずれかに記載の半導体装置。
（付記１８）
前記第３の半導体層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記１７に記載の半導体装置。
（付記１９）
前記第２の半導体層の上には、窒化物半導体により第４の半導体層が形成されており、
前記第４の半導体層は、ｎ型であることを特徴とする付記１から１８のいずれかに記載の半導体装置。
（付記２０）
前記第４の半導体層は、ＧａＮにｎ型となる不純物元素がドープされていることを特徴とする付記１９に記載の半導体装置。
（付記２１）
前記基板の上には、窒化物半導体により下部バッファ層が形成されており、
前記下部バッファ層の上に超格子バッファ層が形成されていることを特徴とする付記１から２０のいずれかに記載の半導体装置。
（付記２２）
付記１から２１のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記２３）
付記１から２１のいずれかに記載の半導体装置を有することを特徴とする増幅器。
（付記２４）
基板の上に、超格子バッファ層を形成する工程と、
前記超格子バッファ層の上に、上部バッファ層を形成する工程と、
上部バッファ層の上に、窒化物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成する工程と、
前記第２の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記超格子バッファ層は、組成の異なる窒化物半導体膜を周期的に積層することにより形成されており、
前記上部バッファ層は、前記第１の半導体層よりもバンドギャップが広い窒化物半導体材料に、アクセプタ準位の深さが０．５ｅＶ以上となる不純物元素がドープされていることを特徴とする半導体装置の製造方法。
【符号の説明】
【０１０２】
１０        シリコン基板
１１        核形成層
１２        下部バッファ層
１３        超格子バッファ層
２０        上部バッファ層
３１        電子走行層（第１の半導体層）
３１ａ      ２ＤＥＧ
３２        電子供給層（第２の半導体層）
３３        スペーサ層（第３の半導体層）
３４        キャップ層（第４の半導体層）
４１        ゲート電極
４２        ソース電極
４３        ドレイン電極
【図１】
2015060987.tif 000004
【図２】
2015060987.tif 000005
【図３】
2015060987.tif 000006
【図４】
2015060987.tif 000007
【図５】
2015060987.tif 000008
【図６】
2015060987.tif 000009
【図７】
2015060987.tif 000010
【図８】
2015060987.tif 000011
【図９】
2015060987.tif 000012
【図１０】
2015060987.tif 000013
【図１１】
2015060987.tif 000014
【図１２】
2015060987.tif 000015
【図１３】
2015060987.tif 000016
【図１４】
2015060987.tif 000017
【図１５】
2015060987.tif 000018
【図１６】
2015060987.tif 000019
【図１７】
2015060987.tif 000020
【図１８】
2015060987.tif 000021
【図１９】
2015060987.tif 000022
【図２０】
2015060987.tif 000023
【図２１】
2015060987.tif 000024
【図２２】
2015060987.tif 000025
【図２３】
2015060987.tif 000026
【図２４】
2015060987.tif 000027
【図２５】
2015060987.tif 000028
【図２６】
2015060987.tif 000029
【図２７】
2015060987.tif 000030
【図２８】
2015060987.tif 000031
【図２９】
2015060987.tif 000032
【図３０】
2015060987.tif 000033
【図３１】
2015060987.tif 000034
【図３２】
2015060987.tif 000035
【図３３】
2015060987.tif 000036
【図３４】
2015060987.tif 000037
【図３５】
2015060987.tif 000038
【図３６】
2015060987.tif 000039
【図３７】
2015060987.tif 000040