(57)【要約】【課題】複数のＰＬＬ回路を使用して周波数信号を出力するにあたり、一のＰＬＬ回路部から他のＰＬＬ回路部に出力周波数を切り替える時、この周波数の切り替えを高速で行うこと。【解決手段】ＰＬＬ回路部１、２及びスイッチ部３に対して制御信号を出力する制御部２１に、出力される予定の出力周波数ｆとこの出力周波数ｆが出力されるタイミングｔとが対応付けられた周波数データを格納するメモリ２４を設ける。そして、スイッチ部３を切り替える前に、切り替え先のＰＬＬ回路部１（２）に設定される出力周波数ｆを予め読み出すと共に、この出力周波数ｆを当該切り替え先のＰＬＬ回路部１（２）に設定しておく。そして、前記タイミングｔに基づいて、スイッチ部３を切り替え先のＰＬＬ回路部１（２）側に切り替える。【選択図】図１
2015082726.tif 000002
【特許請求の範囲】
【請求項１】
第１のＰＬＬ回路部及び第２のＰＬＬ回路部と、第１のＰＬＬ回路部における第１の可変域と第２のＰＬＬ回路部における第２の可変域との間で出力周波数を切り替えるためにこれらＰＬＬ回路部と出力ポートとの間に設けられたスイッチ部と、を備えた発振装置において、
前記第１のＰＬＬ回路部及び前記第２のＰＬＬ回路部の夫々から前記出力ポートに出力される予定の出力周波数とこの出力周波数が前記出力ポートに出力されるタイミングとを対応付けた周波数データが格納される記憶部と、
前記第１のＰＬＬ回路部及び前記第２のＰＬＬ回路部のうち一方のＰＬＬ回路部に設定される予定の周波数データを前記記憶部から読み出すと共に、他方のＰＬＬ回路部から前記出力ポートに前記スイッチ部を介して出力周波数を出力している間に、前記一方のＰＬＬ回路部に前記周波数データにおける出力周波数を設定して、次いで前記周波数データにおける前記タイミングに基づいて前記一方のＰＬＬ回路部側に前記スイッチ部を切り替えるように制御信号を出力する制御部と、を備え、
前記第１のＰＬＬ回路部及び前記第２のＰＬＬ回路部の各々は、電圧制御発振器から分周器を介して出力される分周出力と、リファレンス信号との位相比較結果に相当する信号を積分して前記電圧制御発振器に制御電圧として供給するように構成され、
前記制御部は、前記第１のＰＬＬ回路部及び前記第２のＰＬＬ回路部の各々における前記分周器の分周率と前記リファレンス信号との少なくとも一方を介して各々のＰＬＬ回路部の出力周波数を設定するように構成されていることを特徴とする発振装置。
【請求項２】
前記一方のＰＬＬ回路部における出力周波数の可変域と、前記他方のＰＬＬ回路部における出力周波数の可変域とは、互いに位置ずれするように構成されていることを特徴とする請求項１に記載の発振装置。
【請求項３】
前記スイッチ部と前記出力ポートとの間には、出力周波数を逓倍するための逓倍回路を備えた分岐回路がスイッチを介して接続されていることを特徴とする請求項１または２に記載の発振装置。
【請求項４】
前記スイッチ部と前記出力ポートとの間には、出力周波数を分周するための分周回路を備えた分岐回路がスイッチを介して接続されていることを特徴とする請求項１ないし３のいずれか１つに記載の発振装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路を使用して周波数信号を出力する発振装置に関する。
【背景技術】
【０００２】
制御電圧に応じて発振周波数が変化するＶＣＯ（Ｖｏｌｔａｇｅ  ｃｏｎｔｒｏｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）では、可変域を広く（広帯域化）する程、ノイズを抑えにくくなる。即ち、可変域の広帯域化を図ることと、当該可変域に亘ってノイズを低く保つこととは、いわばトレードオフの関係になっている。そこで、ノイズを低く抑えながら可変域の広帯域化を図るために、例えば複数のＶＣＯについて、スイッチを介して互いに接続すると共に、要求される可変域を複数の帯域に分割し、これら分割した帯域を各々のＶＣＯに割り当てる技術が知られている。これら帯域のうち一の帯域から他の帯域に周波数を切り替える時には、各々のＶＣＯに配置したＰＬＬ回路が利用される。そのため、例えば携帯電話などのシステムにおける動作の高速化に伴って、各々のＰＬＬ回路の内部で周波数を切り替える時だけでなく、複数のＰＬＬ回路に跨って周波数を変更する場合にも、同様に周波数の切り替えを高速で行う必要がある。
【０００３】
特許文献１には、このように複数のＰＬＬ回路を互いに接続した構成において、一のＰＬＬ回路から他のＰＬＬ回路に出力周波数を切り替える具体的な手法について記載されている。即ち、この文献では、２つのＰＬＬ回路を同時に発振させておき、スイッチを切り替える時にはこれらＰＬＬ回路における出力周波数の位相を互いに揃えるようにしている。従って、切り替え先のＰＬＬ回路では、スイッチが切り替えられた後、目的とする出力周波数が出力されるように例えば分周器における分周率が変更され、当該出力周波数にロックされる。
【０００４】
そのため、切り替え先のＰＬＬ回路では、スイッチを切り替えた後、出力周波数のロックが完了するまでいわば待機時間を設ける必要があるので、この待機時間の分だけ周波数を切り替えるにあたっての時間的なロスに繋がってしまう。また、切り替え先のＰＬＬ回路では、目的とする出力周波数について、スイッチを切り替えた時点の出力周波数との差が大きい程、当該目的とする出力周波数に変更した時に発生するオーバーシュートが大きくなるので、出力周波数の収束（ロック）に要する時間についてもより一層長くなってしまう。
特許文献２〜３には、複数のＰＬＬ回路を利用する技術について記載されているが、既述の課題については検討されていない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１０９５３５
【特許文献２】特開平１０−３０８６６８
【特許文献３】特開平５−３４３９８９
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明はかかる事情に鑑みてなされたものであり、その目的は、複数のＰＬＬ回路を用いた発振装置において、一のＰＬＬ回路が受け持つ帯域から他のＰＬＬ回路が受け持つ帯域に周波数を高速で切り替えることのできる技術を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の発振装置は、
第１のＰＬＬ回路部及び第２のＰＬＬ回路部と、第１のＰＬＬ回路部における第１の可変域と第２のＰＬＬ回路部における第２の可変域との間で出力周波数を切り替えるためにこれらＰＬＬ回路部と出力ポートとの間に設けられたスイッチ部と、を備えた発振装置において、
前記第１のＰＬＬ回路部及び前記第２のＰＬＬ回路部の夫々から前記出力ポートに出力される予定の出力周波数とこの出力周波数が前記出力ポートに出力されるタイミングとを対応付けた周波数データが格納される記憶部と、
前記第１のＰＬＬ回路部及び前記第２のＰＬＬ回路部のうち一方のＰＬＬ回路部に設定される予定の周波数データを前記記憶部から読み出すと共に、他方のＰＬＬ回路部から前記出力ポートに前記スイッチ部を介して出力周波数を出力している間に、前記一方のＰＬＬ回路部に前記周波数データにおける出力周波数を設定して、次いで前記周波数データにおける前記タイミングに基づいて前記一方のＰＬＬ回路部側に前記スイッチ部を切り替えるように制御信号を出力する制御部と、を備え、
前記第１のＰＬＬ回路部及び前記第２のＰＬＬ回路部の各々は、電圧制御発振器から分周器を介して出力される分周出力と、リファレンス信号との位相比較結果に相当する信号を積分して前記電圧制御発振器に制御電圧として供給するように構成され、
前記制御部は、前記第１のＰＬＬ回路部及び前記第２のＰＬＬ回路部の各々における前記分周器の分周率と前記リファレンス信号との少なくとも一方を介して各々のＰＬＬ回路部の出力周波数を設定するように構成されていることを特徴とする。
【０００８】
前記一方のＰＬＬ回路部における出力周波数の可変域と、前記他方のＰＬＬ回路部における出力周波数の可変域とは、互いに位置ずれするように構成されていても良い。前記スイッチ部と前記出力ポートとの間には、出力周波数を逓倍するための逓倍回路を備えた分岐回路と、出力周波数を分周するための分周回路と、の少なくとも一方を備えた分岐回路がスイッチを介して接続されていても良い。
【発明の効果】
【０００９】
本発明は、一方のＰＬＬ回路部に設定される予定の出力周波数とこの出力周波数が設定されるタイミングとを対応付けた周波数データを記憶部から予め読み出している。そして、他方のＰＬＬ回路部からスイッチ部を介して出力ポートに出力周波数を出力している間に、前記一方のＰＬＬ回路部に対して前記周波数データにおける出力周波数を設定すると共に、前記タイミングに基づいてスイッチ部を前記一方のＰＬＬ回路部側に切り替えている。そのため、スイッチ部を切り替えた後で前記一方のＰＬＬ回路部に出力周波数を設定する場合と比べて、出力周波数の安定化に要する時間を短縮できるので、出力周波数の切り替えを高速で行うことができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の発振装置の全体構成を示す概念図である。
【図２】前記発振装置にて発振される出力波形を示す特性図である。
【図３】前記発振装置にて行われる周波数切り替えシーケンスを示すフロー図である。
【図４】前記シーケンスの一部を示すフロー図である。
【図５】前記発振装置にて出力される波形の一例を示す概略図である。
【図６】前記発振装置にて出力される波形の一例を示す概略図である。
【図７】前記発振装置にて出力される波形の一例を示す概略図である。
【図８】前記発振装置にて出力される波形の一例を示す概略図である。
【図９】前記発振装置にて出力される波形の一例を示す概略図である。
【図１０】前記シーケンスの他の例を示すフロー図である。
【図１１】前記シーケンスの他の例を示すフロー図である。
【図１２】前記シーケンスの他の例を示すフロー図である。
【図１３】前記発振装置の他の例を示す概略図である。
【図１４】前記発振装置の他の例を示す概略図である。
【図１５】前記発振装置が受け取る電波の一例を示す概略図である。
【図１６】前記発振装置の他の例を示す概念図である。
【図１７】前記発振装置にて出力される波形を示す概略図である。
【図１８】前記シーケンスの他の例を示すフロー図である。
【図１９】前記シーケンスの他の例を示すフロー図である。
【図２０】前記シーケンスの他の例を示すフロー図である。
【図２１】前記発振装置にて出力される波形の一例を示す概略図である。
【図２２】前記発振装置の他の例を示す概念図である。
【図２３】前記シーケンスの他の例を示すフロー図である。
【図２４】前記シーケンスの他の例を示すフロー図である。
【図２５】前記発振装置の他の例を示す概念図である。
【図２６】前記発振装置の他の例を示す概念図である。
【図２７】前記発振装置の他の例を示す概念図である。
【発明を実施するための形態】
【００１１】
［第１の実施の形態：チャープ信号］
本発明に係る発振装置の第１の実施の形態について、図１及び図２を参照して説明する。この第１の実施の形態の発振装置は、複数の発振部に互いに異なる周波数帯域を割り当てているが、この実施の形態では２つの発振部を用いる場合を例に挙げて説明する。図１において１は第１のＰＬＬ回路部、２は第２のＰＬＬ回路部である。これらＰＬＬ回路部１、２は、参照クロックと分周器１１からのフィードバック信号との位相を比較する比較器１２と、比較器１２にて得られた位相差を積分するループフィルタ１３と、このループフィルタ１３の出力電圧により制御される電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌ  Ｏｓｃｉｌｌａｔｏｒ）１４と、を備えている。こうして各々のＰＬＬ回路部１、２は、ＰＬＬを用いた発振部を構成している。図１中３は、ＰＬＬ回路部１、２の各々の出力端のいずれかを出力ポート４に選択的に接続するスイッチ部である。
【００１２】
第１の実施の形態では、ＰＬＬ回路部１、２を用いて、前記出力ポート４にチャープ信号を出力するように構成されており、図２は、このチャープ信号における波形の一例を示している。即ち、図２では、横軸及び縦軸に夫々時間ｔ及び出力周波数ｆを取ると、当該出力周波数ｆが時間ｔの経過と共にいわば階段状に大きくなる波形となっている。具体的には、この波形は、時間ｔ１にて下端周波数ｆＬが出力され、その後上端周波数ｆＨ（ｆＬ＜ｆＨ）に至るまで、単位時間Δｔ毎に増加分Δｆずつ周波数が順番に高くなり、時間ｔ２にて下端周波数ｆＬが再度出力されるように構成されている。そして、時間ｔ３（ｔ３＞ｔ２）と時間ｔ４（ｔ４＞ｔ３）との間にて、以上説明した時間ｔ１から時間ｔ２までの周波数波形が形成され、こうして概略階段状の波形が繰り返される。
【００１３】
ここで、第１の実施の形態では、チャープ信号における周波数帯域のうち、低周波数側の帯域を第１のＰＬＬ回路部１に割り当てており、残りの帯域（高周波数側の帯域）を第２のＰＬＬ回路部２に割り当てている。即ち、第１のＰＬＬ回路部１では下端周波数ｆＬから中央周波数ｆＭまでの帯域を受け持ち、一方第２のＰＬＬ回路部２では中央周波数ｆＭから上端周波数ｆＨまでの帯域を受け持っている。この例では、第１のＰＬＬ回路部１では、下端周波数ｆＬに対応する１番目の周波数ｆ１１からｎ番目（ｎ：２以上の整数）の周波数ｆ１ｎ（ｆ１ｎ＜ｆＭ）まで発振できるように構成されているものとする。また、第２のＰＬＬ回路部２では、１番目の周波数ｆ２１（ｆ２１≧ｆＭ）から上端周波数ｆＨに対応するｍ番目（ｍ：２以上の整数）の周波数ｆ２ｍまで発振できるように構成されているものとする。尚、図２ではＰＬＬ回路部１、２の各々が受け持つ帯域を簡略化して描画しており、また第１のＰＬＬ回路部１及び第２のＰＬＬ回路部２を夫々「ＰＬＬ１」及び「ＰＬＬ２」として記載している。
【００１４】
従って、図２に示すチャープ信号を出力するにあたって、中央周波数ｆＭを跨いで周波数ｆを切り替える時には、スイッチ部３の接続先について、第１のＰＬＬ回路部１側から第２のＰＬＬ回路部２側に変更することになる。そして、本発明の発振装置は、このようにスイッチ部３の接続先を変更する時、即ち出力ポート４に出力される出力信号を第１のＰＬＬ回路部１から第２のＰＬＬ回路部２に切り替える時、周波数ｆの移行が速やかに完了するように構成されている。
【００１５】
具体的には、発振装置には、図１に示す制御部２０が設けられており、この制御部２０は、ＣＰＵ２１、ワークメモリ２２、プログラム格納部２３及び記憶部をなすメモリ２４を備えている。メモリ２４には、ＰＬＬ回路部１、２の各々から出力される周波数データＤ１、Ｄ２が記憶されており、各々の周波数データＤ１、Ｄ２は、周波数ｆの時系列データをなしている。具体的には、第１のＰＬＬ回路部１における周波数データＤ１には、当該第１のＰＬＬ回路部１が受け持つ帯域における１番目の周波数ｆ１１からｎ番目の周波数ｆ１ｎまでに亘って順番に出力されるように、各々の周波数ｆ１１〜ｆ１ｎが出力される順番ｋと分周器１１の分周比Ｎ１１〜Ｎ１ｎとが対応するように記憶されている。
【００１６】
第２のＰＬＬ回路部２における周波数データＤ２についても、同様に当該第２のＰＬＬ回路部２が受け持つ帯域における１番目の周波数ｆ２１からｍ番目の周波数ｆ２ｍまでに亘って順番に出力されるように、周波数ｆ２１〜ｆ２ｍが出力される順番ｋ’と分周器１１の分周率Ｎ２１〜Ｎ２ｍとが対応するように記憶されている。従って、各々の周波数データＤ１、Ｄ２では、出力される予定の周波数ｆと各々の周波数ｆが出力される順番とが記憶されていることから、各々の周波数ｆは、出力ポート４に出力されるタイミングに対応して記憶されていると言える。
【００１７】
そして、プログラム格納部２３には、メモリ２４から周波数データＤ１、Ｄ２を読み出して、既述のチャープ信号を出力ポート４に出力するためのプログラムが格納されている。具体的には、プログラム格納部２３には、データ読み出しプログラム２３ａと、周波数設定プログラム２３ｂと、スイッチ切り替えプログラム２３ｃとが格納されている。データ読み出しプログラム２３ａは、既述のメモリ２４から周波数データＤ１、Ｄ２を読み出すと共に、後述するシーケンスに沿って各プログラム２３ｂ、２４ｃに対して指示を行うためのものである。
【００１８】
周波数設定プログラム２３ｂは、データ読み出しプログラム２３ａからの指示に基づいて、各ＰＬＬ回路部１、２の出力周波数ｆ（分周器１１の分周率）を設定するためのものである。従って、分周器１１の分周率は、周波数設定値をなしている。スイッチ切り替えプログラム２３ｃは、スイッチ部３の接続先を切り替えるためのものである。以下に、これらプログラム２３ａ〜２４ｃを用いて第１のＰＬＬ回路部１から第２のＰＬＬ回路部２に高速で周波数ｆを切り替える手法について、図３及び図４を参照して詳述する。
【００１９】
先ず、図３に示すように、各ＰＬＬ回路部１、２をＯＮにする（ステップＳ１１）と共に、スイッチ部３の接続先を第１のＰＬＬ回路部１側に設定する（ステップＳ１２）。そして、第１のＰＬＬ回路部１から出力される周波数ｆの順番ｋについて、この時点ではまだチャープ信号の出力を開始していないので、ｋ＝１に設定する（ステップＳ１３）。次いで、第１のＰＬＬ回路部１に対して、１番目の周波数ｆ１１を設定する（ステップＳ１４）。具体的には、メモリ２４における第１のＰＬＬ回路部１の周波数データＤ１から１番目の周波数ｆ１１に対応する分周率Ｎ１１を読み出して、この分周率Ｎ１１を第１のＰＬＬ回路部１における分周器１１に設定する。こうして第１のＰＬＬ回路部１では、図５に示すように、１番目の周波数ｆ１１に安定化して（ロックが完了して）、この周波数ｆ１１が出力ポート４に出力される。尚、図３では、スイッチ部３の接続先を第１のＰＬＬ回路部１側に設定することについて、「ＳＷ１に切り替え」と記載しており、また後述の図４では前記接続先を第２のＰＬＬ回路部２に設定することを「ＳＷ２に切り替え」と記載している。以後の例についても同様である。
【００２０】
次いで、第２のＰＬＬ回路部２に対して、当該第２のＰＬＬ回路部２が受け持つ１番目の周波数ｆ２１を設定する（ステップＳ１５）。具体的には、メモリ２４における第２のＰＬＬ回路部２の周波数データＤ２から、１番目の分周率Ｎ２１を読み出して、当該第２のＰＬＬ回路部２における分周器１１にこの分周率Ｎ２１を設定する。第２のＰＬＬ回路部２では、図６に示すように、分周器１１に分周率Ｎ２１を設定した時点では、例えばオーバーシュートの発生によって出力信号が揺らぎ、その後前記周波数ｆ２１に落ち着いていく（ロックされる）が、既述のようにスイッチ部３が第１のＰＬＬ回路部１側に接続されているので、第２のＰＬＬ回路部２における出力信号の揺らぎは出力ポート４に出力されない。
【００２１】
続いて、ｋ＝２（１＋１）に設定して（ステップＳ１６）、第１のＰＬＬ回路部１における次の順番の（２番目の）分周率Ｎ１２を周波数データＤ１から読み出して（ステップＳ１７）、分周器１１にこの分周率Ｎ１２を設定すると共に、２番目の周波数ｆ１２を出力ポート４に出力する。こうして出力ポート４に出力される周波数ｆが第１のＰＬＬ回路部１における上端周波数ｆ１ｎに到達するまで（ステップＳ１８）、３番目の周波数ｆ１３、４番目の周波数ｆ１４及び後続の周波数ｆが順番に設定される。
【００２２】
次いで、図４に示すように、スイッチ部３の接続先を第２のＰＬＬ回路部２に設定する（ステップＳ２１）。第２のＰＬＬ回路部２が受け持つ周波数ｆの番号ｋ’について、この時点では第２のＰＬＬ回路部２の１番目の周波数ｆ２１が出力されるのでｋ’＝１となる（ステップＳ２２）。ここで、既に詳述したように、第２のＰＬＬ回路部２では既に当該第２のＰＬＬ回路部２の１番目の周波数ｆ２１に設定されていて、しかもこの周波数ｆ２１にて安定化している（ロックが完了している）。言い換えると、図７に示すように、第１のＰＬＬ回路部１から出力ポート４に出力信号を出力している間に、第２のＰＬＬ回路部２における出力信号の安定化を図っている。
【００２３】
従って、既述のチャープ信号において第２のＰＬＬ回路部２が受け持つ１番目の周波数ｆ２１が出力される時点では、当該周波数ｆ２１のロックが既に完了しているので、図８に示すように、第１のＰＬＬ回路部１から第２のＰＬＬ回路部２への周波数の切り替えが瞬時に行われる。言い換えると、スイッチ部３の接続先を第２のＰＬＬ回路部２側に変更した時、周波数ｆ２１の揺らぎが起こらない。尚、図７及び図８では、第２のＰＬＬ回路部２における周波数の揺らぎを模式的に誇張して描画している。
【００２４】
その後、第１のＰＬＬ回路部１に対して、当該第１のＰＬＬ回路部１が受け持つ１番目の周波数ｆ１１を同様に設定する（ステップＳ２３）。また、ｋ’＝２（１＋１）に設定（ステップＳ２４）して、第２のＰＬＬ回路部２が受け持つ２番目の分周率Ｎ２２を読み出すと共に、この分周率Ｎ２２を第２のＰＬＬ回路部２の分周器１１に設定して、周波数ｆ２２を出力ポート４に出力する（ステップＳ２５）。その後、第２のＰＬＬ回路部２が受け持つ上端周波数ｆ２ｍに到達するまで、第２のＰＬＬ回路部２における３番目の周波数ｆ２３及び４番目の周波数ｆ２４に続いて、後続の周波数ｆが順番に設定されて、これら周波数ｆが出力ポート４に出力される（ステップＳ２６）。その後、第２のＰＬＬ回路部２から第１のＰＬＬ回路部１に周波数ｆを変更する時においても、既述の例と同様に速やかに切り替えが完了する。
【００２５】
上述の実施の形態によれば、ＰＬＬ回路部１、２を利用してチャープ信号を出力するにあたって、スイッチ部３を切り替える前に、切り替え先のＰＬＬ回路部２に予め出力周波数ｆを設定している。そのため、スイッチ部３を切り替えた直後には、前記切り替え先のＰＬＬ回路部２では出力周波数ｆのロックが既に完了しているので、出力周波数ｆが落ち着くまでの待機時間を設けずに済む。従って、これらＰＬＬ回路部１、２間における周波数ｆの切り替えを速やかに行うことができる。
【００２６】
本発明の発振装置にて出力する周波数の波形としては、既述のチャープ信号に代えて、図９の信号でも良い。図９では、時間ｔの経過と共に周波数ｆが概略階段状に大きくなり、その後同様に階段状に小さくなって元の周波数ｆ（ｆＬ）に至る波形を示している。このような場合であっても、第１のＰＬＬ回路部１が受け持つ帯域と第２のＰＬＬ回路部２が受け持つ帯域とによって図９の周波数帯が形成され、これらＰＬＬ回路部１、２間にて同様に周波数ｆの切り替えが速やかに行われる。
【００２７】
図１０及び図１１は、図９における信号を出力するための具体的なフローを示しており、図１０は既述の図４に代えて用いられるフローである。即ち、第１のＰＬＬ回路部１から第２のＰＬＬ回路部２にスイッチ部３の選択先を切り替えた（ステップＳ２１）後、第１のＰＬＬ回路部１に対してｎ番目の周波数ｆ１ｎが設定される（ステップＳ２３）。そして、第２のＰＬＬ回路部２にてｍ番目の周波数ｆ２ｍが出力された（ステップＳ２６）後、ｋ’＝ｋ’−１に設定され（ステップＳ２７）、このｋ’番目の周波数ｆ２ｋ’が出力ポート４に出力される（ステップＳ２８）。続いて、第２のＰＬＬ回路部２における１番目の周波数ｆ２１が出力されるまで（ステップＳ２９）、周波数ｆが徐々に低くなるように周波数データＤ２が読み出される。
【００２８】
その後、図１１に示すように、スイッチ部３を第１のＰＬＬ回路部１に切り替えて（ステップＳ１０１）、第１のＰＬＬ回路部１における番号ｋをｎに設定する（ステップＳ１０２）。次いで、第２のＰＬＬ回路部２に対して１番目の周波数ｆ２１を設定（ステップＳ１０３）した後、番号ｋに（ｋ−１）を設定する（ステップＳ１０４）。こうして１つずつ低い周波数ｆが出力ポート４に順番に出力される（ステップＳ１０５）ように周波数データＤ１を読み出し、当該周波数ｆが第１のＰＬＬ回路部１における下端周波数ｆ１１に到達した後（ステップＳ１０６）、既述の図３に示したステップＳ１６〜Ｓ１８が再開される。
【００２９】
ここで、第１のＰＬＬ回路部１及び第２のＰＬＬ回路部２のいずれか一方のＰＬＬ回路部１（２）から出力ポート４に出力信号を出力している間に、他方のＰＬＬ回路部２（１）に周波数ｆを設定するタイミングとしては、予め設定した任意のタイミングであっても良い。図１２は、既述の図３のフローにおいて、第１のＰＬＬ回路部１に１番目の周波数ｆ１１を設定するステップＳ１４と、第２のＰＬＬ回路部２に１番目の周波数ｆ２１を設定するステップＳ１５との間に、このような前記タイミングを調整するステップＳ１００を設けた例を示している。
【００３０】
即ち、このステップＳ１００では、第１のＰＬＬ回路部１から出力ポート４に出力信号を出力し終える時から数えてｒ番目（ｒ：１以上、ｎ以下の整数）の周波数ｆが出力ポート４に出力された時点で第２のＰＬＬ回路部２に周波数ｆ２１を設定するように構成している。このような例について、第２のＰＬＬ回路部２から第１のＰＬＬ回路部１にスイッチ部３の接続先を切り替える時に適用しても良い。
【００３１】
また、図１３は、２逓倍器３１及び２分周器３２を用いることにより、既述の各例よりも発振器の可変域を更に広帯域化した例を示している。具体的には、スイッチ部３と出力ポート４との間には、２逓倍器３１を備えた分岐回路３３が設けられており、分岐回路３３の両端にはスイッチ３３ａ、３３ｂが夫々設けられている。また、同様にスイッチ部３と出力ポート４との間には、２分周器３２を備えた分岐回路３４が設けられており、この分岐回路３４の両端にはスイッチ３４ａ、３４ｂが夫々設けられている。
【００３２】
従って、各ＰＬＬ回路部１、２は、基本波に加えて、当該基本波の２逓倍波及び基本波の２分周波を出力ポート４に出力できるように構成されている。そして、以下の表に示すように、これら２分周波、基本波及び２逓倍波がシームレスに継ぎ目なく接続されるように、基本波の下端周波数及び上限周波数が設定されている。即ち、各々のＰＬＬ回路部１、２における２分周波、基本波及び２逓倍波における夫々の下端周波数及び上端周波数は、第１のＰＬＬ回路部１における基本波の下端周波数及び上端周波数を夫々ｆ１及びｆｋとすると、以下の表のように表される。
（表）
【００３３】
2015082726.tif 000003
第１のＰＬＬ回路部１における基本波の下端周波数ｆ１及び上端周波数ｆｋの一例を挙げると、当該下端周波数ｆ１及び上端周波数ｆｋは、例えば夫々４００ＭＨｚ及び６００ＭＨｚである。
以上の２逓倍器３１及び２分周器３２に代えて、任意の倍率の逓倍器３１や任意の分周率の分周器３２を設けても良いし、このような場合には同様に各分周波及び逓倍波が継ぎ目なく接続されるように各帯域を設定しても良い。
【００３４】
［第２の実施の形態：携帯電話］
続いて、本発明の発振装置を例えば携帯電話などの無線通信機器に適用した第２の実施の形態について説明する。初めに携帯電話の一般的な仕様について簡単に説明する。即ち、携帯電話４２は、図１４に示すように、基地局４１を介して通話（または通信、以下単に「通話」と言う）するように構成されており、通話中、あるいは待機中のいずれの状態においても、通話に使用できる基地局４１（詳しくは基地局４１における使用可能な周波数帯域）をサーチしている。
【００３５】
一方、ある任意の位置における基地局４１が携帯電話４２の通話を賄えるエリア４３には限りがある。そこで、携帯電話４２が通話しながら前記エリア４３を越えて移動しても、この携帯電話４２の通話が途切れないように、一の基地局４１のエリア４３と、当該基地局４１に隣接する他の基地局４１のエリア４３とは、互いに重なり合うように調整されている。図１４は、このような複数の基地局４１（４１ａ〜４１ｃ）が配置された状態を模式的に示しており、第１の基地局４１ａにおける第１のエリア４３ａと、第２の基地局４１ｂにおける第２のエリア４３ｂと、第３の基地局４１ｃにおける第３のエリア４３ｃとは、互いに重なり合っている。
【００３６】
そのため、携帯電話４２は、これらエリア４３ａ〜４３ｃに跨って移動する時、通話に使用する接続先を各々の基地局４１ａ〜４１ｃのいずれかに順次切り替える必要がある。即ち、図１４に示すように、携帯電話４２が例えばエリア４３ａ→エリア４３ｂ→エリア４３ｃの順番に移動する場合には、この携帯電話４２が夫々の基地局４１ａ〜４１ｃから受け取る電波の強度は、時間の経過と共に変化する。そこで、電波の強度の経時変化に応じて、携帯電話４２は切り替え先の基地局４１が分かると言える。具体的には、基地局４１から受け取る電波の強度を携帯電話４２においてモニターしておき、当該強度が時間の経過と共に増大する場合には、前記電波を発する基地局４１に接続先を切り替える。
【００３７】
図１５は、図１４の順番で移動する携帯電話４２が受け取る電波の強度を模式的に示したものであり、第１のエリア４３ａに携帯電話４２が位置している時には第１の基地局４１ａの電波が最も強く、その後移動するにつれて当該第１の基地局４１ａの電波が弱くなると共に、第２の基地局４１ｂの電波が強くなる。続いて、第２の基地局４１ｂの電波が弱くなり、一方第３の基地局４１ｃの電波が強くなる。そして、次に使用可能な基地局４１について、携帯電話４２が分かるタイミングとしては、各々の基地局４１がカバーするエリア４３の広さや携帯電話４２の移動速度に応じてまちまちであり、切り替え先の基地局４１が連続的に分かる場合もあれば、ある程度間隔が空く場合もある。
【００３８】
ここで、携帯電話４２がある周波数帯にて第１の基地局４１ａを介して通話している場合に、次の第２の基地局４１ｂにおいて当該周波数帯が既に他の携帯電話４２に使用されていて空いていない時には、この第２の基地局４１ｂの空いている（使用可能な）周波数帯に移行せざるを得ない。そして、これら基地局４１ａ、４１ｂ間で周波数帯を切り替えるにあたって、切り替えが速やかに完了しないと、通話が途切れたり、あるいは雑音が入ったりするおそれがある。そこで、第２の実施の形態では、本発明の発振装置をこのような携帯電話４２に適用している。
【００３９】
具体的には、制御部２０には、図１６に示すように、既述の構成に加えて、バッファメモリ２５が設けられている。即ち、携帯電話４２が移動する時、移動先のエリア４３にて使用できる周波数ｆは、図１７の上段に示すように、携帯電話４２が周波数ｆを切り替える間隔Ｔよりも短い間隔で当該携帯電話４２に通知される場合が多い。そして、例えば携帯電話４２が移動する速度に応じて、次に使用する周波数ｆに切り替えるタイミングｔが予め分かる。そこで、本発明では、切り替え先の周波数ｆとこの周波数ｆに切り替えるタイミングｔとを対応させて周波数データとしてバッファメモリ２５に記憶して、当該周波数ｆを使用する前に、予めＰＬＬ回路部１、２に設定している。
【００４０】
ここで、携帯電話４２は、図１７の下段に示すように、周波数ｆ０、ｆ１、ｆ２、ｆ３にて発振可能な第１のＰＬＬ回路部１と、周波数ｆ４、ｆ５、ｆ６にて発振可能な第２のＰＬＬ回路部２とを備えているものとする。また、図１７の上段に示すように、携帯電話４２が使用可能な周波数ｆとして周波数ｆ１、ｆ３、ｆ２がこの順番で当該携帯電話４２に通知され、その後間を置いて周波数ｆ４、ｆ６、ｆ１、ｆ５が携帯電話４２に通知されるものとする。図１７の下段では、携帯電話４２に通知される周波数ｆの順序に沿って、ｆ１→ｆ３→ｆ２→ｆ４→ｆ６→ｆ１→ｆ５の順番である一定の間隔Ｔにて周波数ｆを切り替える様子を示している。
【００４１】
続いて、第２の実施の形態におけるフローについて説明する。このフローは、携帯電話４２に通知される周波数データが直ぐに使用可能なデータか否かを確認する工程（図１８）と、周波数データをバッファメモリ２５に格納する工程（図１９）と、直ぐに使用可能なデータがバッファメモリ２５に格納されているか確認する工程（図２０）とにより構成されている。初めに、図１８に示すように、各ＰＬＬ回路部１、２（携帯電話４２）をＯＮにする（ステップＳ５１）。次いで、周波数ｆを設定する時間Ｔについて、この時点ではまだ通話を開始していないことから、Ｔ＝１に設定する（ステップＳ５２）。そして、携帯電話４２が位置しているエリア４３から、あるいは当該携帯電話４２が移動しようとしているエリア４３から、周波数データ（ｆ、ｔ）を取得する（ステップＳ５３）。
【００４２】
続いて、この周波数データが直ぐに携帯電話４２に設定可能なデータか否かを確認し、ｔ＝Ｔとなっている場合（ステップＳ５４）には、周波数ｆがＰＬＬ回路部１、２のいずれの帯域に対応するか確認する（ステップＳ５５）。周波数ｆが第１のＰＬＬ回路部１の帯域に含まれている場合には第１のＰＬＬ回路部１にこの周波数ｆを設定して（ステップＳ５６）、スイッチ部３を当該第１のＰＬＬ回路部１側に設定する（ステップＳ５７）。一方、周波数ｆが第２のＰＬＬ回路部２の帯域に含まれている場合には、第２のＰＬＬ回路部２にこの周波数ｆを設定する（ステップＳ５８）と共に、スイッチ部３を第２のＰＬＬ回路部２側に切り替える（ステップＳ５９）。
【００４３】
ここで、周波数データの時間ｔにまだ至っていない場合（ステップＳ５４）には、図１９に示すように、周波数ｆがＰＬＬ回路部１、２のどちらの帯域に含まれるか確認する（ステップＳ６１）。周波数ｆが第１のＰＬＬ回路部１に対応する場合には、第１のＰＬＬ回路部１が使用中（スイッチ部３が第１のＰＬＬ回路部１側に設定されている）であれば（ステップＳ６２）、この周波数データをバッファメモリ２５に記憶する（ステップＳ６３）。また、第１のＰＬＬ回路部１を使用していない場合であっても、第１のＰＬＬ回路部１に有効な周波数データが設定されている時には、即ち未使用の周波数データが設定されている場合には（ステップＳ６４）、同様に周波数データをバッファメモリ２５に記憶する。一方、第１のＰＬＬ回路部１が使用されておらず（ステップＳ６２）、且つ有効な周波数データが設定されていない（ステップＳ６４）場合には、第１のＰＬＬ回路部１はいわば空いている状態になっているので、周波数データを第１のＰＬＬ回路部１に設定する（ステップＳ６５）。従って、その後第１のＰＬＬ回路部１に設定したデータが使用可能な時間Ｔに到達した時には、既に詳述したように、当該第１のＰＬＬ回路部１では周波数ｆが安定化している。
【００４４】
同様に、周波数データが第２のＰＬＬ回路部２に対応する帯域に含まれている場合（ステップＳ６１）には、第２のＰＬＬ回路部２についても使用中か否か（ステップＳ６６）、有効なデータが既に設定されているか確認する（ステップＳ６８）。そして、第２のＰＬＬ回路部２が空いた状態になっている場合には、周波数データを第２のＰＬＬ回路部２に設定し（ステップＳ６９）、一方空いていない場合には当該周波数データをバッファメモリ２５に記憶する（ステップＳ６７）。
【００４５】
続いて、図２０に示すように、次の周波数ｆに切り替えるために、Ｔ＝Ｔ＋１に設定する（ステップＳ７１）と共に、既述のステップＳ６５、Ｓ６９にて未使用のＰＬＬ回路部１（２）に設定したデータが直ぐに携帯電話４２に設定可能か否かを確認する（ステップＳ７２）。このデータが直ぐに設定可能な場合には、前記未使用のＰＬＬ回路部１（２）側にスイッチ部３を切り替えて（ステップＳ７３）、次の時間Ｔの設定に移る（ステップＳ７４）。
【００４６】
一方、未使用のＰＬＬ回路部１（２）に設定したデータがまだ使用できない時には、第１のＰＬＬ回路部１に直ぐに設定可能なデータがバッファメモリ２５に格納されているか否かを確認する（ステップＳ７５）。そのようなデータがバッファメモリ２５に格納されている場合には、当該データの周波数ｆを第１のＰＬＬ回路部１に設定する（ステップＳ７６）。そして、スイッチ部３が第２のＰＬＬ回路部２側に設定されている場合には、スイッチ部３を当該第１のＰＬＬ回路部１に接続する（ステップＳ７７）。その後、次の時間Ｔの設定に移る（ステップＳ７８）。
【００４７】
一方、第１のＰＬＬ回路部１に直ぐに設定できるデータがバッファメモリ２５に格納されていない場合（ステップＳ７５）には、第２のＰＬＬ回路部２に直ぐに設定可能なデータがバッファメモリ２５に格納されているか否か確認する（ステップＳ７９）。そして、そのようなデータがバッファメモリ２５に格納されているのであれば、当該データにおける周波数ｆを第２のＰＬＬ回路部２に設定する（ステップＳ８１）と共に、スイッチ部３を第２のＰＬＬ回路部２に切り替える（ステップＳ８２）。続いて、次の時間Ｔの設定に移る（ステップＳ８３）。こうして順次直ぐに設定可能なデータについてはＰＬＬ回路部１、２に速やかに設定し、一方後で使用するデータについては、未使用のＰＬＬ回路部１（２）に設定するか、バッファメモリ２５に格納しているので、既述の例と同様の効果が得られる。
【００４８】
［第３の実施の形態：基地局］
続いて、例えば携帯電話４２の基地局４１に本発明の発振装置を適用した第３の実施の形態について、図２１及び図２２を参照して説明する。即ち、基地局４１では、図２２に示すように、当該基地局４１が担う携帯電話４２の数量の分だけチャンネルＣＨ１〜ＣＨｊ（ｊ：自然数）が設けられている。各チャンネルＣＨには、以上説明したＰＬＬ回路部１、２やスイッチ部３を備えた発振装置が夫々設けられており、各々のチャンネルＣＨは、基地局４１が使用可能な帯域の中で出力周波数ｆを任意に変更できるように構成されている。図２１は、ある任意のチャンネルＣＨが発振する周波数ｆを時系列的に模式的に表しており、周波数ｆが設定されてロックされるまでの間の周波数曲線を破線にて描画している。
【００４９】
このような基地局４１を介して複数の携帯電話４２が同時に他の機器と夫々通話している時、当該複数の携帯電話４２の分だけ前記チャンネルＣＨの一部が埋まっていて使用不可の状態となっており、一方残りのチャンネルＣＨについては空いていて使用可能となっている。従って、基地局４１に割り当てられた帯域についても、一部が使用可能となっており、空いているチャンネルＣＨは、使用可能な帯域で夫々発振できるように設定されている。そして、携帯電話４２の通話に要する時間（通話が終了するまでの時間）は、各携帯電話４２に応じてまちまちである。そこで、基地局４１は、別の携帯電話４２が当該基地局４１を介して通話しようとする時には、各々のチャンネルＣＨに対して空いている帯域にて発振するように指示すると共に、当該空いている帯域を携帯電話４２に通知して、基地局４１と携帯電話４２との間における通話を確立している。
【００５０】
具体的には、基地局４１は、図２３に示すように、初めに電源の投入（ステップＳ９１）及び経過時間の初期化を行う（ステップＳ９２）。そして、空いているチャンネルＣＨが夫々使用可能な帯域にて発振するように、前記空いているチャンネルＣＨの各々のメモリ２４に、前記使用可能な帯域のうちいずれかを周波数データとして夫々伝達する（ステップＳ９３）。この時点では、前記空いているチャンネルＣＨでは、第１のＰＬＬ回路部１及び第２のＰＬＬ回路部２のいずれも未使用となっているものとする。そして、各空いているチャンネルＣＨでは、メモリ２４に格納された周波数を発振する時間に至ると（ステップＳ９４、Ｓ９７）、周波数データに基づいて発振して（ステップＳ９５、Ｓ９６）、携帯電話４２との通話に使用される。これらチャンネルＣＨのうち一のチャンネルＣＨでは、第１のＰＬＬ回路部１が携帯電話４２との通話に使用されるものとする。
【００５１】
次いで、基地局４１は、図２４に示すように、前記一のチャンネルＣＨに対して、次の通話で使用可能な帯域として、基地局４１が使用できる帯域のうち空いている帯域（未使用の帯域且つ他のチャンネルＣＨに設定されていない帯域）を当該一のチャンネルＣＨのメモリ２４に保存する（ステップＳ１１１）。この次の通話で使用可能な帯域について、前記チャンネルＣＨが使用している第１のＰＬＬ回路部１とは異なる第２のＰＬＬ回路部２に対応する帯域の場合（ステップＳ１１２）には、既述の各例で説明したように、当該第２のＰＬＬ回路部２に対してこの帯域（出力周波数ｆ）が予め設定される（ステップＳ１１８）。
【００５２】
そして、前記チャンネルＣＨにて携帯電話４２の通話が終了して、別の携帯電話４２が当該チャンネルＣＨを使用する時、以下のように帯域が切り替えられる。具体的には、基地局４１は、前記別の携帯電話４２の通話を開始する時間（タイミングｔ）について、前記チャンネルＣＨにおけるメモリ２４に格納する（ステップＳ１１９）と共に、前記別の携帯電話４２に対して、通話に使用する帯域を伝達する。従って、前記タイミングｔとは、携帯電話４２が基地局４１を介して通話しようとする時、これら携帯電話４２と基地局４１との間で使用する周波数ｆについて、基地局４１が当該携帯電話４２に伝達して切り替えを開始する時点である。
【００５３】
前記チャンネルＣＨでは、既述のように、切り替え先のＰＬＬ回路部２では既に出力周波数ｆのロックが完了しているので、前記タイミングｔに基づいてスイッチ部３を切り替える（ステップＳ１２０、Ｓ１２１、Ｓ１２２）と、出力周波数ｆの移行が速やかに完了する。こうして前記別の携帯電話４２と基地局４１との間において、切り替え先の帯域にて互いに接続される。従って、この例では、周波数データのうち出力周波数ｆが先にメモリ２４に保存され、その後周波数データのうちタイミングｔがメモリ２４に保存されていると言える。
【００５４】
一方、ＰＬＬ回路部１（２）の一方を連続して使用する場合（ステップＳ１１２）には、周波数データ（タイミングｔ）を取得（ステップＳ１１３）した後、次の通話を開始する時（ステップＳ１１４、Ｓ１１５）、周波数の切り替えが行われる（ステップＳ１１６）。
【００５５】
［他の例］
図２５は、各ＰＬＬ回路部１、２に各々給電するための電源部５１と、各ＰＬＬ回路部１、２と電源部５１とを接続するスイッチ５２とを配置した例を示している。即ち、この例では、スイッチ５２を介して、各ＰＬＬ回路部１、２に対して電力の供給及び遮断を行うことができるように構成されている。
【００５６】
この構成では、図２６に示すように、ＰＬＬ回路部１、２のうち出力ポート４に出力信号を出力していないＰＬＬ回路部１、２については、言い換えるとスイッチ部３が選択していないＰＬＬ回路部１、２については、電力の供給を遮断できる。そのため、出力ポート５に出力周波数ｆを出力していないＰＬＬ回路部１、２については、いわば暖機運転をしなくて済む。
【００５７】
具体的には、既述のチャープ信号を出力する場合について説明すると、第１のＰＬＬ回路部１が出力ポート５に出力周波数ｆを出力している間において、第２のＰＬＬ回路部２に出力周波数ｆが設定されるまでは、第２のＰＬＬ回路部２をオフにしても良い。また、第１のＰＬＬ回路部１から第２のＰＬＬ回路部２にスイッチ部３を切り替えた後については、第１のＰＬＬ回路部１をオフにしても良い。
このように、ＰＬＬ回路部１、２について、不必要な時間帯では電源をオフにすることにより、発振装置の省電力化を図ることができる。
【００５８】
図２７は、既述の第１のＰＬＬ回路部１及び第２のＰＬＬ回路部２に加えて、第３のＰＬＬ回路部２００を設けた例を示している。この第３のＰＬＬ回路部２００は、これらＰＬＬ回路部１、２と同様に構成されると共に、スイッチ部３と出力ポート４との間の接続点にスイッチ部７を介して接続されている。第３のＰＬＬ回路部２００において発振可能な帯域は、例えば第２のＰＬＬ回路部２の帯域の高域側に配置される。このような構成においても、既述の各例と同様の効果が得られる。
【００５９】
ここで、各々のＰＬＬ回路部１、２の出力周波数を変更する手法としては、既述の例では分周器１１の分周率を用いたが、当該分周率に代えて、リファレンス信号側に別の分周器を設けて、当該分周器における分周率を利用しても良いし、これら分周器１１及び別の分周器における分周率の両方を利用しても良い。また、ＤＤＳ（ダイレクト・デジタル・シンセサイザ）の出力をリファレンス信号として用いる場合には、当該ＤＤＳの出力周波数を介してＰＬＬ回路部１、２の周波数を変更しても良い。
【符号の説明】
【００６０】
１  第１のＰＬＬ回路部
２  第２のＰＬＬ回路部
４  出力ポート
３  スイッチ部
１４  ＶＣＯ
２０  制御部
２４  メモリ
【図１】
2015082726.tif 000004
【図２】
2015082726.tif 000005
【図３】
2015082726.tif 000006
【図４】
2015082726.tif 000007
【図５】
2015082726.tif 000008
【図６】
2015082726.tif 000009
【図７】
2015082726.tif 000010
【図８】
2015082726.tif 000011
【図９】
2015082726.tif 000012
【図１０】
2015082726.tif 000013
【図１１】
2015082726.tif 000014
【図１２】
2015082726.tif 000015
【図１３】
2015082726.tif 000016
【図１４】
2015082726.tif 000017
【図１５】
2015082726.tif 000018
【図１６】
2015082726.tif 000019
【図１７】
2015082726.tif 000020
【図１８】
2015082726.tif 000021
【図１９】
2015082726.tif 000022
【図２０】
2015082726.tif 000023
【図２１】
2015082726.tif 000024
【図２２】
2015082726.tif 000025
【図２３】
2015082726.tif 000026
【図２４】
2015082726.tif 000027
【図２５】
2015082726.tif 000028
【図２６】
2015082726.tif 000029
【図２７】
2015082726.tif 000030