(57)【要約】【課題】出力電流にショックが発生することを抑制しつつ電圧利用率を向上させることができるマトリクスコンバータを提供すること。【解決手段】実施形態に係るマトリクスコンバータは、双方向スイッチをＰＷＭ制御して交流電源と負荷との間の電力変換を行う第１の制御モード、および、双方向スイッチを制御して交流電源を負荷に直結する第２の制御モードを選択的に実行する制御部を有する。制御部は、出力電圧の周波数と交流電源の周波数との差が所定範囲内となった場合に出力電圧を上昇させる電圧上昇制御と、出力電圧の位相を交流電源の電圧位相に追従させる追従制御とを行い、これらの制御が終了した場合に、第１の制御モードから第２の制御モードへ移行する。【選択図】図５
2015082949.tif 000002
【特許請求の範囲】
【請求項１】
交流電源の各相と負荷の各相とを接続する複数の双方向スイッチを含む電力変換部と、
前記双方向スイッチをＰＷＭ制御して前記交流電源と前記負荷との間の電力変換を行う第１の制御モード、および、前記双方向スイッチを制御して前記交流電源を前記負荷に直結する第２の制御モードを選択的に実行する制御部と、を備え、
前記制御部は、
前記電力変換部から前記負荷への出力電圧の周波数と前記交流電源の周波数との差が所定範囲内となった場合に、前記出力電圧を上昇させる電圧上昇制御と、前記出力電圧の位相を前記交流電源の電圧位相に追従させる追従制御とを行い、これらの制御が終了した場合に、前記双方向スイッチを駆動するモードを前記第１の制御モードから前記第２の制御モードへ移行する
ことを特徴とするマトリクスコンバータ。
【請求項２】
前記制御部は、
前記出力電圧の周波数と前記交流電源の周波数との差が所定範囲内である場合に、周波数一致信号を出力する周波数判定部と、
前記周波数判定部から前記周波数一致信号が出力された場合に、前記電圧上昇制御を行う電圧制限制御部と、
前記出力電圧の振幅と前記交流電源の電圧振幅との差が所定範囲内である場合に、電圧一致信号を出力する電圧判定部と、
前記周波数判定部から前記周波数一致信号が出力された場合に、前記追従制御を行う位相演算部と、
前記出力電圧の位相と前記交流電源の電圧位相との差が所定範囲内である場合に、位相一致信号を出力する位相判定部と、
前記電圧一致信号が出力され、かつ、前記位相一致信号が出力された場合に、前記双方向スイッチを駆動するモードを前記第１の制御モードから前記第２の制御モードへ移行するスイッチ駆動部と、を備える
ことを特徴とする請求項１に記載のマトリクスコンバータ。
【請求項３】
前記周波数一致信号、前記電圧一致信号および前記位相一致信号が出力されている状態で、前記出力電圧の位相とｎπ／６（ｎは、１〜１２のうち１つ以上の整数）との差が所定範囲内である場合に、モード切替信号を出力するモード切替判定部を備え、
前記スイッチ駆動部は、
前記モード切替判定部から前記モード切替信号が出力されたタイミングで、前記双方向スイッチを駆動するモードを前記第１の制御モードから前記第２の制御モードへ移行する
ことを特徴とする請求項２に記載のマトリクスコンバータ。
【請求項４】
前記位相演算部は、前記電圧制限制御部による前記電圧上昇制御の終了後に、前記追従制御を終了させる
ことを特徴とする請求項２または３に記載のマトリクスコンバータ。
【請求項５】
前記出力電圧の周波数が時間の経過に伴って設定周波数に近づくように周波数指令を生成する周波数指令生成部と、
前記周波数指令に基づいて前記出力電圧を制御する電圧指令を生成する電圧指令生成部と、を備え、
前記スイッチ駆動部は、
前記電圧指令に基づいて前記ＰＷＭ制御を行う
ことを特徴とする請求項２〜４のいずれか１つに記載のマトリクスコンバータ。
【請求項６】
前記電圧制限制御部は、
前記電圧指令の大きさを制限するリミッタと、
前記周波数判定部から前記周波数一致信号が出力された場合に、前記電圧指令に対する前記リミッタの制限を段階的に解除する電圧制限解除部と、を備える
ことを特徴とする請求項５に記載のマトリクスコンバータ。
【請求項７】
前記周波数判定部は、
前記交流電源の周波数と前記出力電圧の周波数との差が前記所定範囲内であり、かつ、前記周波数指令と前記交流電源の周波数との差が所定範囲内である場合に、前記周波数一致信号を出力する
ことを特徴とする請求項５または６に記載のマトリクスコンバータ。
【請求項８】
前記位相演算部は、
前記交流電源の電圧位相と前記出力電圧の位相との差が低減するように前記出力電圧の仮想位相を演算する仮想位相演算部と、
時間の経過に伴って前記交流電源の周波数の比率が増加するように前記交流電源の周波数と前記周波数指令とを比率を変えながら互いを加算して位相補償値を演算する補償値演算部と、
前記仮想位相に前記位相補償値を加算して前記出力電圧の位相を算出する位相補償部と、を備え、
前記スイッチ駆動部は、
前記電圧指令生成部から出力される前記電圧指令と前記位相演算部によって算出された前記出力電圧の位相とに基づいて前記ＰＷＭ制御を行う
ことを特徴とする請求項５〜７のいずれか１つに記載のマトリクスコンバータ。
【請求項９】
前記交流電源の電圧位相を検出する位相検出部を備え、
前記位相演算部は、
前記位相検出部から出力される前記交流電源の電圧位相の回転方向が所定方向でない場合に、前記交流電源の電圧位相の回転方向を前記所定方向に置換して前記仮想位相演算部へ出力する位相置換部と、
前記位相置換部により前記交流電源の電圧位相の回転方向が前記所定方向に変換された場合、前記位相補償部から算出された前記出力電圧の位相の回転方向を逆方向に置換する位相逆置換部と、を備える
ことを特徴とする請求項８に記載のマトリクスコンバータ。
【請求項１０】
前記スイッチ駆動部は、
前記設定周波数と前記交流電源の周波数との差が所定範囲外となった場合、前記双方向スイッチを駆動するモードを前記第２の制御モードから前記第１の制御モードに移行する
ことを特徴とする請求項５〜９のいずれか１つに記載のマトリクスコンバータ。
【請求項１１】
前記周波数判定部は、
前記周波数一致信号を出力している状態で、前記設定周波数と前記交流電源の周波数との差が所定範囲から外れた場合、前記周波数一致信号の出力を停止し、
前記電圧制限制御部は、
前記周波数一致信号の出力が停止した場合に、前記出力電圧を所定電圧まで下降させる電圧下降制御を行い、
前記位相演算部は、
前記周波数一致信号の出力が停止した場合に、前記出力電圧の位相を前記交流電源の電圧位相に一致させた状態から不一致の状態に移行させる位相追従停止制御を行い、
前記周波数指令生成部は、
前記設定周波数が下がった場合、前記電圧下降制御および前記位相追従停止制御が終了したことを条件として、前記出力電圧の周波数が時間の経過に伴って前記設定周波数に近づくように前記周波数指令を生成する
ことを特徴とする請求項１０に記載のマトリクスコンバータ。
【請求項１２】
前記位相演算部は、
前記周波数一致信号の出力が停止した場合に、前記出力電圧の位相を前記交流電源の電圧位相に一致させた状態から不一致の状態に移行させる位相追従停止制御を行う
ことを特徴とする請求項１０または１１に記載のマトリクスコンバータ。
【請求項１３】
交流電源の各相と負荷の各相とを接続する複数の双方向スイッチを含む電力変換部と、
前記双方向スイッチをＰＷＭ制御して前記交流電源と前記負荷との間の電力変換を行う第１の制御モード、および、前記双方向スイッチを制御して前記交流電源を前記負荷に直結する第２の制御モードを選択的に実行する制御部と、を備え、
前記制御部は、
前記第２の制御モードで前記双方向スイッチを制御している状態で、前記電力変換部から前記負荷への出力電圧の周波数の目標値である設定周波数と前記交流電源の周波数とが所定範囲外となった場合、前記第１の制御モードに移行し、前記出力電圧を所定電圧まで下降させる電圧下降制御と、前記出力電圧の位相を前記交流電源の電圧位相に一致させた状態から不一致の状態に移行させる位相追従停止制御とを行う
ことを特徴とするマトリクスコンバータ。
【請求項１４】
前記制御部は、
前記出力電圧の周波数が時間の経過に伴って前記設定周波数に近づくように周波数指令を生成する周波数指令生成部と、
前記周波数指令に基づいて前記出力電圧を制御する電圧指令を生成する電圧指令生成部と、
前記設定周波数と前記交流電源の周波数とが所定範囲内である場合に周波数一致信号を出力し、前記設定周波数と前記交流電源の周波数との差が所定範囲から外れた場合に前記周波数一致信号の出力を停止する周波数判定部と、
前記周波数一致信号の出力が停止した場合に、前記電圧下降制御を行う電圧制限制御部と、
前記周波数一致信号の出力が停止した場合に、前記位相追従停止制御を行う位相演算部と、
を備え、
前記周波数指令生成部は、
前記設定周波数が下がった場合、前記電圧下降制御および前記位相追従停止制御が終了したことを条件として、前記出力電圧の周波数が時間の経過に伴って前記設定周波数に近づくように前記周波数指令を生成する
ことを特徴とする請求項１３に記載のマトリクスコンバータ。
【請求項１５】
前記スイッチ駆動部は、
前記第２の制御モードにおいて、前記交流電源の電圧位相の回転方向、および、前記出力電圧の位相の回転方向に応じたスイッチ制御パターンで前記双方向スイッチを制御する
ことを特徴とする請求項２〜１４のいずれか１つに記載のマトリクスコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
開示の実施形態は、マトリクスコンバータに関する。
【背景技術】
【０００２】
マトリクスコンバータは、交流電源と負荷とを接続する複数の双方向スイッチを有し、これら双方向スイッチにより交流電源の各相電圧を直接スイッチングすることで負荷へ任意の電圧・周波数を出力する。かかるマトリクスコンバータは、理論上、電源電圧の基本波の０．８６６倍までしか歪みのない正弦波電圧を出力できず、電圧利用率に課題があることが知られている。
【０００３】
そこで、出力周波数が交流電源の周波数と一致する場合、双方向スイッチのＰＷＭ制御を停止し、双方向スイッチを介して交流電源のそれぞれの相を負荷のそれぞれの相に直結する制御を行うことで、交流電源の電圧を直接負荷へ出力する技術が提案されている（例えば、特許文献１参照）。かかる直結制御により、マトリクスコンバータにおいて電圧利用率を向上させることが可能であり、さらに、双方向スイッチのスイッチング損失を抑制することもできる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−３３７０２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の技術では、例えば、ＰＷＭ制御と直結制御との間の切り替わり時に、電圧利用率が急変し、出力電流にショックが発生する恐れがある。
【０００６】
実施形態の一態様は、上記に鑑みてなされたものであって、出力電流にショックが発生することを抑制しつつ電圧利用率を向上させることができるマトリクスコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００７】
実施形態の一態様に係るマトリクスコンバータは、電力変換部および制御部を備える。前記電力変換部は、交流電源の各相と負荷の各相とを接続する複数の双方向スイッチを含む。前記制御部は、前記双方向スイッチをＰＷＭ制御して前記交流電源と前記負荷との間の電力変換を行う第１の制御モード、および、前記双方向スイッチを制御して前記交流電源を前記負荷に直結する第２の制御モードを選択的に実行する。前記制御部は、前記電力変換部から前記負荷への出力電圧の周波数と前記交流電源の周波数との差が所定範囲内となった場合に、前記出力電圧を上昇させる電圧上昇制御と、前記出力電圧の位相を前記交流電源の電圧位相に追従させる追従制御とを行い、これらの制御が終了した場合に、前記双方向スイッチを駆動するモードを前記第１の制御モードから前記第２の制御モードへ移行する。
【発明の効果】
【０００８】
実施形態の一態様によれば、出力電流にショックが発生することを抑制しつつ電圧利用率を向上させることができるマトリクスコンバータを提供することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施形態に係るマトリクスコンバータの構成例を示す図である。
【図２】図２は、図１に示す電力変換部およびＬＣフィルタの構成を示す図である。
【図３】図３は、図１に示す双方向スイッチの構成例を示す図である。
【図４】図４は、直結制御モードにおける交流電源と負荷と双方向スイッチとの関係を示す図である。
【図５】図５は、ＰＷＭ制御モードと直結制御モードとの切り替えについての説明図である。
【図６】図６は、図１に示す制御部の構成例を示す図である。
【図７】図７は、直結制御モードにおける入力周波数ωｉの極性、出力周波数指令ω*の極性と、オンにする双方向スイッチＳとの関係を示す図である。
【図８】図８は、制御モードの遷移条件を示す図である。
【図９】図９は、図６に示す出力位相演算器の構成例を示す図である。
【図１０】図１０は、図６に示す出力周波数判定器の構成例を示す図である。
【図１１】図１１は、周波数判定信号の状態遷移を示す図である。
【図１２】図１２は、図６に示す出力電圧判定器の構成例を示す図である。
【図１３】図１３は、電圧振幅判定信号の状態遷移を示す図である。
【図１４】図１４は、図６に示す出力位相判定器の構成例を示す図である。
【図１５】図１５は、図６に示すモード切替判定器の構成例を示す図である。
【００１０】
以下、添付図面を参照して、本願の開示するマトリクスコンバータの実施形態を詳細に説明する。なお、以下に示す実施形態によりこの発明が限定されるものではない。
【００１１】
［１．マトリクスコンバータの構成］
図１は、実施形態に係るマトリクスコンバータの構成例を示す図である。図１に示すように、実施形態に係るマトリクスコンバータ１は、３相交流電源２（以下、単に交流電源２と記載する）と負荷３との間に設けられる。負荷３は、例えば、誘導電動機や永久磁石同期式電動機などの交流電動機である。なお、以下においては、交流電源２のＲ相、Ｓ相およびＴ相を入力相と記載し、負荷３のＵ相、Ｖ相およびＷ相を出力相と記載する。
【００１２】
マトリクスコンバータ１は、入力端子ＴR、ＴS、ＴTと、出力端子ＴU、ＴV、ＴWと、電力変換部１０と、ＬＣフィルタ１１と、入力電圧検出部１２と、出力電流検出部１３と、制御部１４とを備える。入力端子ＴR、ＴS、ＴTは、交流電源２のＲ相、Ｓ相、Ｔ相にそれぞれ接続される。出力端子ＴU、ＴV、ＴWは、負荷３のＵ相、Ｖ相、Ｗ相にそれぞれ接続される。
【００１３】
電力変換部１０は、複数の双方向スイッチを備え、これらの双方向スイッチにより交流電源２の各相電圧を直接スイッチングすることで負荷３へ任意の電圧・周波数を出力する。ＬＣフィルタ１１は、交流電源２のＲ相、Ｓ相およびＴ相と電力変換部１０との間に設けられ、電力変換部１０から交流電源２へと流れ込む高周波電流の発生を抑制する。
【００１４】
図２は、電力変換部１０およびＬＣフィルタ１１の構成を示す図である。図２に示すように、電力変換部１０は、交流電源２の各相と負荷３の各相とを接続する複数の双方向スイッチＳRU、ＳSU、ＳTU、ＳRV、ＳSV、ＳTV、ＳRW、ＳSW、ＳTW（以下、双方向スイッチＳと総称する場合がある）を備える。
【００１５】
双方向スイッチＳRU、ＳSU、ＳTUは、交流電源２のＲ相、Ｓ相、Ｔ相と負荷３のＵ相とをそれぞれ接続する。双方向スイッチＳRV、ＳSV、ＳTVは、交流電源２のＲ相、Ｓ相、Ｔ相と負荷３のＶ相とをそれぞれ接続する。双方向スイッチＳRW、ＳSW、ＳTWは、交流電源２のＲ相、Ｓ相、Ｔ相と負荷３のＷ相とをそれぞれ接続する。
【００１６】
図３は、双方向スイッチＳの構成例を示す図である。図３に示すように、双方向スイッチＳは、スイッチング素子ＳｉｏとダイオードＤｉｏの直列回路１５と、スイッチング素子ＳｏｉとダイオードＤｏｉの直列回路１６とを備え、これらの直列回路１５、１６は逆並列接続される。
【００１７】
スイッチング素子Ｓｉｏ、Ｓｏｉは、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor  Field-Effect  Transistor)やＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）などの半導体スイッチング素子である。また、スイッチング素子Ｓｉｏ、Ｓｏｉは、次世代半導体スイッチング素子のＳｉＣ、ＧａＮであってもよい。
【００１８】
なお、双方向スイッチＳは、図３に示す構成に限定されるものではない。例えば、双方向スイッチＳは、ダイオードＤｉｏのカソードとダイオードＤｏｉのカソードとを接続しない構成でもよい。また、スイッチング素子Ｓｉｏ、Ｓｏｉが例えば逆阻止ＩＧＢＴである場合、双方向スイッチＳは、ダイオードＤｉｏおよびダイオードＤｏｉを設けず、スイッチング素子Ｓｉｏ、Ｓｏｉを逆並列接続した構成でもよい。
【００１９】
ＬＣフィルタ１１は、図２に示すように、３つのリアクトルＬR、ＬS、ＬTと３つのコンデンサＣRS、ＣST、ＣTRによって構成される。このＬＣフィルタ１１は、電力変換部１０を構成する双方向スイッチＳのスイッチングに起因する高周波成分を除去する。
【００２０】
図１に戻って、マトリクスコンバータ１の説明を続ける。入力電圧検出部１２は、交流電源２のＲ相、Ｓ相、Ｔ相の各相の瞬時電圧値ＥR、ＥS、ＥT（以下、入力相電圧ＥR、ＥS、ＥTと記載する）を検出する。なお、以下、交流電源２の各相の電圧を総称して入力電圧Ｖｉと記載する場合がある。
【００２１】
出力電流検出部１３は、電力変換部１０と負荷３のＵ相、Ｖ相、Ｗ相のそれぞれとの間に流れる電流の瞬時値ＩU、ＩV、ＩW（以下、出力相電流ＩU、ＩV、ＩWと記載する）を検出する。なお、以下、電力変換部１０から負荷３の各相へ出力される電圧ＶU、ＶV、ＶWを総称して出力電圧Ｖｏと記載する場合がある。
【００２２】
制御部１４は、ＰＷＭ（Pulse  Width  Modulation）制御モード（第１の制御モードの一例）および直結制御モード（第２の制御モードの一例）を選択的に実行する。
【００２３】
制御部１４は、ＰＷＭ制御モードの場合、双方向スイッチＳをＰＷＭ制御して交流電源２と負荷３との間の電力変換を行う。具体的には、制御部１４は、入力電圧検出部１２により検出された入力相電圧ＥR、ＥS、ＥTおよび出力電流検出部１３により検出された出力相電流ＩU、ＩV、ＩWに基づいて、駆動信号Ｓ１〜Ｓ９を生成する。
【００２４】
駆動信号Ｓ１〜Ｓ９のそれぞれは９つの双方向スイッチＳRU、ＳSU、ＳTU、ＳRV、ＳSV、ＳTV、ＳRW、ＳSW、ＳTWのそれぞれを駆動する。駆動信号Ｓ１〜Ｓ９はそれぞれ対応する双方向スイッチＳのスイッチング素子Ｓｉｏ、Ｓｏｉを個別に駆動することができる。なお、マトリクスコンバータ１におけるＰＷＭ制御は、公知の技術であり、例えば、特開平１１−１８４８９号公報や特開２０１２−２３９２６５号公報などに記載された技術を用いることができる。
【００２５】
一方、制御部１４は、直結制御モードの場合、双方向スイッチＳを制御して交流電源２と負荷３とを直結する。図４は、直結制御モードにおける交流電源２と負荷３と双方向スイッチＳとの関係例を示す図である。図４に示すように、制御部１４は、直結制御モードの場合、例えば、双方向スイッチＳRW、ＳSU、ＳTVを継続してオンにすることにより、交流電源２のＲ相、Ｓ相およびＴ相のそれぞれを負荷３のＷ相、Ｕ相およびＶ相のそれぞれに直結する。
【００２６】
ここで、ＰＷＭ制御モードと直結制御モードとの切り替えについて説明する。図５は、ＰＷＭ制御モードと直結制御モードとの切り替えについての説明図である。図５に示す例では、出力周波数指令ω*がゼロから入力電圧Ｖｉの周波数ωｉ（以下、入力周波数ωｉと記載する）まで緩やかに上昇後、出力周波数指令ω*が入力周波数ωｉからゼロまで緩やかに下降する場合の制御モードとの切り替えを示す。制御部１４は、例えば、上位装置（図示せず）から入力される設定周波数ωTG（出力電圧Ｖｏの周波数の目標値の一例）に基づき、出力周波数指令ω*を生成する。なお、ここでは、ωTG＝ωｉであるものとして説明する。また、これら周波数は、正負の値をもつものとする。正の周波数は、対応する入力電圧または出力電圧が正順であることを示す。入力電圧が正順の場合、Ｒ相→Ｓ相→Ｔ相の順に位相がシフトする。出力電圧が正順の場合、Ｕ相→Ｖ相→Ｗ相の順に位相がシフトする。負の周波数は、対応する入力電圧または出力電圧が逆順であることを示す。入力電圧が逆順の場合、Ｒ相→Ｔ相→Ｓ相の順に位相がシフトする。出力電圧が逆順の場合、Ｕ相→Ｗ相→Ｖ相の順に位相がシフトする。
【００２７】
制御部１４は、出力周波数指令ω*と出力電圧Ｖｏの周波数ωｏ（以下、出力周波数ωｏと記載する）とが一致するように出力電圧指令を生成して双方向スイッチＳをＰＷＭ制御する。出力電圧指令の振幅は、出力周波数指令ω*が入力周波数ωｉに近づくほど大きくなるため、出力電圧Ｖｏの振幅が大きくなる。通常運転モードでは、出力電圧Ｖｏの歪みを抑制するために、出力電圧Ｖｏの振幅は、制限電圧Ｖｍまたはそれ以下に制限される（タイミングｔ１）。制限電圧Ｖｍは、例えば、入力電圧Ｖｉの振幅の０．８６６倍である。
【００２８】
その後、出力周波数指令ω*が入力周波数ωｉに近づいて、出力周波数ωｏと入力周波数ωｉとの差が所定範囲内となると（タイミングｔ２）、制御部１４は、出力周波数ωｏが入力周波数ωｉと一致すると判定し、通常運転モードから第１移行モードに移行する。この第１移行モードにおいて、制御部１４は、通常運転モードと同様に、双方向スイッチＳをＰＷＭ制御して交流電源２と負荷３との間の電力変換を行う。なお、入力周波数ωｉは、例えば、商用周波数で５０Ｈｚまたは６０Ｈｚである。また、所定範囲は、例えば、１Ｈｚまたは２Ｈｚである。
【００２９】
第１移行モードに移行すると、制御部１４は、出力電圧Ｖｏの振幅の制限を入力電圧Ｖｉの振幅まで徐々に解除し、出力電圧Ｖｏを入力電圧Ｖｉの大きさまで緩やかに上昇させる電圧上昇制御を実行する。これにより、出力電圧Ｖｏが急激に変化することを防止することができる。制御部１４は、電圧上昇制御により出力電圧Ｖｏと入力電圧Ｖｉとの振幅差が所定範囲内になった場合に、出力電圧Ｖｏの振幅と入力電圧Ｖｉの振幅とが一致すると判定し、電圧上昇制御を終了する。
【００３０】
また、制御部１４は、第１移行モードにおいて、出力電圧Ｖｏの位相θｏ（以下、出力位相θｏと記載する）を入力電圧Ｖｉの位相θｉ（以下、入力位相θｉと記載する）に追従させる位相追従制御を実行する。制御部１４は、かかる位相追従制御により出力位相θｏと入力位相θｉとの差が所定範囲内になった場合に、出力位相θｏと入力位相θｉとが一致すると判定し、位相追従制御を終了する。
【００３１】
制御部１４は、電圧上昇制御や位相追従制御の開始タイミングや終了タイミングは、設定パラメータによって決定する。設定パラメータは、例えば、図示しない入力部を介してマトリクスコンバータ１のユーザ等によって設定される。制御部１４は、例えば、設定パラメータに基づき、電圧上昇制御が終了した後に、位相追従制御を終了させることができる。これにより、位相追従よりも電圧上昇を優先させることができる。
【００３２】
制御部１４は、出力電圧Ｖｏと入力電圧Ｖｉとが一致し、かつ、出力位相θｏと入力位相θｉとが一致すると判定した後、出力位相θｏがｎπ／６（ｎは、１〜１２のうち１つ以上の整数）−θZE_Bandndからｎπ／６＋θZE_Bandの範囲内にある場合に、双方向スイッチＳを駆動するモードを第１移行モードから直結制御モードへ移行する（タイミングｔ３）。なお、ここで、θZE_Bandは出力位相θｏの検出誤差の影響を抑制するための位相一致検出幅である。また、出力位相θｏはＵ相電圧が正の最大値となるときをゼロとする。
【００３３】
以上のように、制御部１４は、第１移行モードから直結制御モードへの移行を行うため、周波数の一致を判定した場合にすぐにＰＷＭ制御モードから直結制御モードへ移行する場合に比べ、出力電流Ｉｏにショックが発生するのを抑制することができる。
【００３４】
また、制御部１４は、出力位相θｏがｎπ／６−θZE_Bandからｎπ／６＋θZE_Bandの範囲内にある場合に、第１移行モードから直結制御モードへ移行することにより、モード切り替え時の出力位相θｏを最適化し、出力電流Ｉｏの変動を低減することができる。なお、制御部１４は、入力位相θｉがｎπ／６−θZE_Bandからｎπ／６＋θZE_Bandの範囲内にある場合に、第１移行モードから直結制御モードへ移行することもできる。
【００３５】
また、制御部１４は、周波数が一致すると判定した場合に位相追従を行うことから、位相追従による加速度への変化を抑制することができ、第１移行モードにおける出力電流Ｉｏの変動を抑制することができる。
【００３６】
制御部１４は、直結制御モードで双方向スイッチＳを制御している状態で、周波数の不一致と判定した場合、出力位相θｏがｎπ／６（ｎは、１〜１２のうち１つ以上の整数）−θZE_Bandからｎπ／６＋θZE_Bandの範囲内になると、直結制御モードから第２移行モードへ移行する（タイミングｔ４）。制御部１４は、例えば、設定周波数ωTGと入力周波数ωｉとの差が所定範囲外となった場合、周波数の不一致を判定する。なお、制御部１４は、周波数の不一致と判定した場合、入力位相θｉに関わらず、直結制御モードから第２移行モードへ移行することもできる。
【００３７】
制御部１４は、第２移行モードへ移行すると、出力電圧Ｖｏを制限電圧Ｖｍまで徐々に下降させる電圧下降制御を実行する。なお、制御部１４は、第２移行モードでは、通常運転モードと同様に、双方向スイッチＳをＰＷＭ制御して交流電源２と負荷３との間の電力変換を行う。
【００３８】
制御部１４は、電圧下降制御が終了した場合（タイミングｔ５）、出力位相θｏの入力位相θｉへの追従を徐々に解除する位相追従停止制御を開始する。その後、位相追従停止制御が終了した場合、制御部１４は、双方向スイッチＳを駆動するモードを第２移行モードから通常運転モードへ移行する（タイミングｔ６）。これにより、第２移行モードから通常運転モードへの切り替え時の出力電流Ｉｏの変動を抑えることができる。なお、制御部１４は、電圧下降制御と位相追従停止制御とは同時または時間的に重複して行うこともできる。
【００３９】
その後、制御部１４は、出力周波数指令ω*が設定周波数ωTGに近づくように、出力周波数指令ω*を低減させることで出力周波数ωｏを低減させる。もし設定周波数がωTGゼロであり停止を指令されている場合は、出力周波数指令ω*が所定周波数になると（タイミングｔ７）、制御部１４は、通常運転モードを停止する。
【００４０】
このように、マトリクスコンバータ１は、周波数の不一致を判定した場合、電圧下降制御と位相追従停止制御とを実行して、直結制御モードから通常運転モードへ移行する。そのため、出力電流Ｉｏにショックが発生を抑制することができる。また、マトリクスコンバータ１は、出力位相θｏがｎπ／６−θZE_Bandからｎπ／６＋θZE_Bandの範囲内にある場合に直結制御モードから第２モードへ移行する。そのため、直結制御モードから第２モードへの移行時の出力電流Ｉｏの変動を低減することができる。
【００４１】
図５に示す例では、制御部１４は、第２移行モードから通常運転モードへ移行した場合に、出力周波数指令ω*が設定周波数ωTGに近づくように制御したが、設定パラメータに基づき、他の制御を行うこともできる。例えば、制御部１４は、設定周波数ωTGが変化したタイミングで出力周波数指令ω*が設定周波数ωTGに近づくように低減することもできる。この場合、制御部１４は、出力電圧Ｖｏの振幅と入力電圧Ｖｉの振幅との差が所定範囲外となった場合に電圧が不一致であると判定し、直結制御モードから第２移行モードへ移行する。第２移行モードへ移行すると、制御部１４は、電圧下降制御および位相追従停止制御を実行する。制御部１４は、電圧下降制御および位相追従停止制御が終了した場合、双方向スイッチＳを駆動するモードを第２移行モードから通常運転モードへ移行する。
【００４２】
［２．制御部１４の構成］
図６は、制御部１４の構成例を示す図である。図６に示すように、制御部１４は、周波数指令生成器２０（周波数指令生成部の一例）と、Ｖ／ｆ制御器２１（電圧指令生成部の一例）と、ｄ軸電圧指令生成器２２と、指令振幅演算器２３と、リミッタ２４と、電圧制限解除器２５（電圧制限解除部の一例）と、指令位相演算器２６と、出力位相演算器２７（位相演算部の一例）と、駆動信号生成器２８（スイッチ駆動部の一例）とを備える。
【００４３】
また、制御部１４は、入力周波数検出器２９と、入力振幅検出器３０と、積分器３１（位相検出部の一例）と、ｓｉｇｎ関数演算器３２、３３と、出力周波数判定器３４（周波数判定部の一例）と、出力電圧判定器３５（電圧判定部の一例）と、出力位相判定器３６（位相判定部の一例）と、モード切替判定器３７（モード切替判定部の一例）と、遅延器３８、３９と、モード判定器４０とを備える。
【００４４】
かかる制御部１４は、例えば、ＣＰＵ（Central  Processing  Unit）、ＲＯＭ（Read  Only  Memory）、ＲＡＭ（Random  Access  Memory）、入出力ポートなどを有するマイクロコンピュータや各種の回路を含む。かかるマイクロコンピュータのＣＰＵは、ＲＯＭに記憶されているプログラムを読み出して実行することにより、各部位２１〜４０として機能する。なお、各部位２１〜４０は、プログラムを用いずにハードウェアのみで構成してもよい。
【００４５】
周波数指令生成器２０は、設定周波数ωTGに応じた出力周波数指令ω*を生成し、Ｖ／ｆ制御器２１へ出力する。例えば、周波数指令生成器２０は、ωTG≧ωｉの関係となる設定周波数ωTGが入力された場合、出力周波数ωｏを所定期間で設定周波数ωTGへ到達させる出力周波数指令ω*を生成する。周波数指令生成器２０は、例えば、図５に示すタイミングｔ０で設定周波数ωTGが入力されると、時間の経過に比例して大きくなってタイミングｔ２で設定周波数ωTGと一致する出力周波数指令ω*を生成する。
【００４６】
また、周波数指令生成器２０は、例えば、直結制御モードにおいて、入力周波数ωｉよりも低い設定周波数ωTGが入力されると、電圧下降制御および位相追従停止制御が終了したことを条件（例えば、図５のように設定周波数ωTGがゼロ付近であればタイミングｔ６）として、出力周波数指令ω*を所定期間で設定周波数ωTGへ到達させる出力周波数指令ω*を生成する。
【００４７】
Ｖ／ｆ制御器２１は、出力周波数指令ω*に応じたｑ軸出力電圧指令Ｖｑ*を指令振幅演算器２３および指令位相演算器２６へ出力する。ｑ軸出力電圧指令Ｖｑ*は、ｄｑ座標系におけるｑ軸の成分の電圧指令である。ｄｑ座標系におけるｄ軸は出力位相θｏであり、ｑ軸はｄ軸に直交する。
【００４８】
ｄ軸電圧指令生成器２２は、ｄ軸出力電圧指令Ｖｄ*を指令振幅演算器２３および指令位相演算器２６へ出力する。ｄ軸出力電圧指令Ｖｄ*は、ｄ軸の成分に対応する電圧指令であり、例えば、ゼロが設定される。なお、ｄ軸電圧指令生成器２２は、通常運転モードにおいて、出力周波数ωｏに応じた値のｄ軸出力電圧指令Ｖｄ*を指令振幅演算器２３および指令位相演算器２６へ出力することも可能である。
【００４９】
指令振幅演算器２３は、ｄ軸出力電圧指令Ｖｄ*とｑ軸出力電圧指令Ｖｑ*とに基づき、出力電圧指令振幅ｖ１を演算する。例えば、指令振幅演算器２３は、以下の式（１）から出力電圧指令振幅ｖ１を演算する。指令振幅演算器２３は、出力電圧指令振幅ｖ１を駆動信号生成器２８へ出力する。
【数１】
2015082949.tif 000003
【００５０】
リミッタ２４は、通常運転モードでは、指令振幅演算器２３から出力される出力電圧指令振幅ｖ１が制限電圧Ｖｍを超えないように制限し、制限電圧Ｖｍ以下の出力電圧指令振幅ｖ１を駆動信号生成器２８へ出力する。制限電圧Ｖｍは、例えば、入力電圧Ｖｉの振幅の０．８６６倍に設定される。
【００５１】
電圧制限解除器２５は、Ｈｉｇｈレベルのモード選択信号Ｓｍ１がモード判定器４０から出力される場合、リミッタ２４による制限電圧Ｖｍ以下の制限を維持させる。また、電圧制限解除器２５は、モード選択信号Ｓｍ２がＬｏｗレベルからＨｉｇｈレベルになった場合、出力電圧指令振幅ｖ１に対するリミッタ２４の制限を段階的に解除する。これにより、出力電圧指令振幅ｖ１が制限電圧Ｖｍよりも徐々に大きくなる。リミッタ２４および電圧制限解除器２５が電圧制限制御部の一例である。
【００５２】
また、電圧制限解除器２５は、モード選択信号Ｓｍ４がＬｏｗレベルからＨｉｇｈレベルになった場合、出力電圧指令振幅ｖ１に対するリミッタ２４の制限を段階的に実行する。これにより、リミッタ２４によって出力電圧指令振幅ｖ１が徐々に制限され、最終的に出力電圧指令振幅ｖ１が制限電圧Ｖｍ以下に制限される電圧下降制御が行われる。電圧制限解除器２５は、電圧下降制御が終了すると、電圧下降終了情報を出力位相演算器２７およびモード判定器４０へ通知する。
【００５３】
指令位相演算器２６は、ｄ軸出力電圧指令Ｖｄ*とｑ軸出力電圧指令Ｖｑ*とに基づき、出力電圧指令位相θｖを求める。例えば、指令位相演算器２６は、以下の式（２）から出力電圧指令位相θｖを求める。かかる出力電圧指令位相θｖは、指令位相演算器２６から出力位相演算器２７へ出力される。なお、Ｖｄ＝０の場合は式（２）においてＶｑ*／Ｖｄ*の演算は行わずθｖ＝９０°とする。
【数２】
2015082949.tif 000004
【００５４】
出力位相演算器２７は、モード判定器４０から出力されるモード選択信号Ｓｍ１〜Ｓｍ４に応じた制御位相θPWM2を出力する。出力位相演算器２７は、通常運転モード、第１移行モード、直結制御モードおよび第２移行モードのそれぞれに応じた位相をモード選択信号Ｓｍ１〜Ｓｍ４に基づいて選択し、制御位相θPWM2として出力する。出力位相演算器２７は、例えば、第１移行モードにおいて位相追従制御を行ない、第２移行モードにおいて位相追従停止制御を行う。出力位相演算器２７は、位相追従停止制御が終了すると、位相追従停止終了情報をモード判定器４０へ通知する。かかる出力位相演算器２７については、図９を参照して後で詳述する。
【００５５】
駆動信号生成器２８は、通常運転モード、第１移行モードおよび第２移行モードの場合、出力電圧指令振幅ｖ１および制御位相θPWM2に応じた振幅および位相の出力電圧指令ＶU*、ＶV*、ＶW*を生成し、かかる出力電圧指令ＶU*、ＶV*、ＶW*に基づき電力変換部１０から出力させる駆動信号Ｓ１〜Ｓ９を生成する。駆動信号生成器２８は、生成した駆動信号Ｓ１〜Ｓ９を電力変換部１０へ出力する。
【００５６】
例えば、駆動信号生成器２８は、出力電圧指令振幅ｖ１および制御位相θPWM2に基づいて、出力電圧指令ＶU*、ＶV*、ＶW*を生成する。駆動信号生成器２８は、出力電圧指令ＶU*、ＶV*、ＶW*に基づき三角波比較等の手法によりＰＷＭ信号を生成し、入力相電圧ＥR、ＥS、ＥTの大小関係や出力相電流ＩU、ＩV、ＩWに基づいてＰＷＭ信号に転流処理を施した駆動信号Ｓ１〜Ｓ９を生成して電力変換部１０へ出力する。これにより、電力変換部１０を構成する双方向スイッチＳが制御され、出力電圧指令ＶU*、ＶV*、ＶW*に応じた３相交流電力が電力変換部１０から負荷３へ出力される。
【００５７】
駆動信号生成器２８は、例えば、ＶU*＝ｖ１×ｃｏｓ（θPWM2）、ＶV*＝ｖ１×ｃｏｓ（θPWM2−２／３π）、ＶW*＝ｖ１×ｃｏｓ（θPWM2＋２／３π）などの演算式を用いて、出力電圧指令ＶU*、ＶV*、ＶW*を生成する。
【００５８】
また、駆動信号生成器２８は、直結制御モードの場合、入力周波数ωｉの極性を示す極性信号Ａｉと出力周波数指令ω*の極性（回転方向の一例）を示す極性信号Ａωとに基づき、双方向スイッチＳを制御する駆動信号Ｓ１〜Ｓ９を生成する。このように、入力周波数ωｉの極性と出力周波数指令ω*の極性に応じたスイッチ制御パターンで双方向スイッチＳを制御することにより、負荷３が電動機である場合、電動機が正転運転／逆転運転に関わらず交流電源２と負荷３との直結を行うことができる。
【００５９】
図７は、直結制御モードにおける入力周波数ωｉの極性と、出力周波数指令ω*の極性と、オンにする双方向スイッチＳとの関係を示す図である。図７に示すように、駆動信号生成器２８は、例えば、入力周波数ωｉおよび出力周波数指令ω*が共に正極性または負極性である場合、双方向スイッチＳRW、ＳSU、ＳTVのみをオンにする駆動信号Ｓ１〜Ｓ９を出力する。また、駆動信号生成器２８は、入力周波数ωｉおよび出力周波数指令ω*のいずれか一方が正極性で他方が負極性である場合、双方向スイッチＳRW、ＳSV、ＳTUのみをオンにする駆動信号Ｓ１〜Ｓ９を出力する。
【００６０】
図６に戻って制御部１４の説明を続ける。入力周波数検出器２９は、入力電圧検出部１２により検出された入力相電圧ＥR、ＥS、ＥTから入力周波数ωｉを演算する。入力周波数検出器２９は、出力位相演算器２７、積分器３１、ｓｉｇｎ関数演算器３２および出力周波数判定器３４へ入力周波数ωｉを出力する。入力周波数検出器２９は、例えば、ＰＬＬ（Phase  Locked  Loop）などにより構成される。
【００６１】
入力振幅検出器３０は、入力電圧検出部１２により検出された入力相電圧ＥR、ＥS、ＥTから入力電圧Ｖｉの振幅ｖｉ（以下、入力電圧振幅ｖｉと記載する）を演算する。
【００６２】
積分器３１は、入力周波数検出器２９から出力される入力周波数ωｉを積分することにより入力位相θｉを演算する。積分器３１は、入力位相θｉを出力位相演算器２７へ出力する。入力周波数検出器２９をＰＬＬで構成した場合、入力位相θｉをＰＬＬから出力し、積分器３１を省略することも可能である。
【００６３】
ｓｉｇｎ関数演算器３２は、入力周波数ωｉの極性が正極性である場合、Ｈｉｇｈレベルの極性信号Ａｉを出力位相演算器２７および駆動信号生成器２８へ出力する。また、ｓｉｇｎ関数演算器３２は、入力周波数ωｉの極性が負極性である場合、Ｌｏｗレベルの極性信号Ａｉを出力位相演算器２７および駆動信号生成器２８へ出力する。
【００６４】
ｓｉｇｎ関数演算器３３は、出力周波数指令ω*の極性が正極性である場合、Ｈｉｇｈレベルの極性信号Ａωを出力位相演算器２７および駆動信号生成器２８へ出力する。また、ｓｉｇｎ関数演算器３３は、出力周波数指令ω*の極性が負極性である場合、Ｌｏｗレベルの極性信号Ａωを出力位相演算器２７および駆動信号生成器２８へ出力する。
【００６５】
出力周波数判定器３４は、出力周波数指令ω*と入力周波数ωｉとの差が所定範囲内であり、かつ、入力周波数ωｉと設定周波数ωTGとの差が所定範囲内である場合に、周波数一致を示すＨｉｇｈレベルの周波数判定信号Ｓｆ（周波数一致信号の一例）を出力する。かかる出力周波数判定器３４については、図１０および図１１を参照して後で詳述する。
【００６６】
なお、図６に示す例では、入力周波数ωｉと比較する出力周波数として出力周波数ωｏに対応する出力周波数指令ω*を用いているが、制御部１４において、出力周波数ωｏを直接検出する出力周波数検出部を設けてもよい。この場合、出力周波数判定器３４は、出力周波数指令ω*に代えて、出力周波数ωｏと入力周波数ωｉとの差が所定範囲内である場合に、周波数一致を示す周波数判定信号Ｓｆを出力する。
【００６７】
出力電圧判定器３５は、出力電圧指令振幅ｖ１と入力電圧振幅ｖｉとの差が所定範囲内である場合に、電圧一致を示すＨｉｇレベルの電圧判定信号Ｓｖ（電圧一致信号の一例）を出力する。かかる出力電圧判定器３５については、図１２および図１３を参照して後で詳述する。
【００６８】
なお、図６に示す例では、入力電圧振幅ｖｉと比較する出力電圧Ｖｏの振幅として出力電圧指令振幅ｖ１を用いているが、制御部１４において、出力電圧Ｖｏの振幅ｖｏ（以下、出力電圧振幅ｖｏと記載する）を直接検出する出力振幅検出部を設けてもよい。この場合、出力電圧判定器３５は、出力電圧指令振幅ｖ１に代えて、出力電圧振幅ｖｏと入力電圧振幅ｖｉとの差が判定閾値Δｖ以下である場合に、電圧一致を示す電圧判定信号Ｓｖを出力する。
【００６９】
出力位相判定器３６は、第１移行モードにおいて、位相変化量Δθの絶対値と位相閾値ΔθZE_cmpの差に応じた位相判定信号Ｓｐを遅延器３８へ出力する。遅延器３８は、位相判定信号Ｓｐをサンプリング時間Ｔｉだけ遅延させてモード判定器４０へ出力する。
【００７０】
モード切替判定器３７は、出力位相判定器３６から位相一致を示す位相判定信号Ｓｐが出力され、かつ、出力位相θｏに対応する仮想出力位相θ１がｎπ／６−θZE_Bandからｎπ／６＋θZE_Bandの範囲内にある場合に、切替指示を示すモード切替信号Ｓｓｗを遅延器３９へ出力する。遅延器３９は、モード切替信号Ｓｓｗをサンプリング時間Ｔｉだけ遅延させてモード判定器４０へ出力する。
【００７１】
モード判定器４０は、周波数判定信号Ｓｆ、電圧判定信号Ｓｖ、位相判定信号Ｓｐおよびモード切替信号Ｓｓｗに基づいて、制御モードを判定する。モード判定器４０は、判定した制御モードに応じたモード選択信号Ｓｍ１〜Ｓｍ４を出力する。
【００７２】
図８は、制御モードの遷移条件を示す図である。モード判定器４０は、通常運転モードの場合、モード選択信号Ｓｍ１をＨｉｇｈレベルにし、その他のモード選択信号Ｓｍ２〜Ｓｍ４をＬｏｗレベルにする。
【００７３】
図８に示すように、モード判定器４０は、通常運転モードにおいて、周波数判定信号ＳｆがＬｏｗレベルからＨｉｇｈレベルとなった場合、制御モードを第１移行モードへ移行する。第１移行モードへの移行は、モード選択信号Ｓｍ１をＨｉｇｈレベルからＬｏｗレベルにし、モード選択信号Ｓｍ２をＬｏｗレベルからＨｉｇｈレベルにすることによって行う。これにより、出力周波数ωｏと入力周波数ωｉとの差が所定範囲内となった場合に、制御モードが通常運転モードから第１移行モードへ切り替わる。
【００７４】
モード判定器４０は、第１移行モードの状態において、電圧判定信号Ｓｖ、位相判定信号Ｓｐおよびモード切替信号ＳｓｗがいずれもＨｉｇｈレベルになった場合、制御モードを直結制御モードへ移行する。直結制御モードへの移行は、モード選択信号Ｓｍ２をＨｉｇｈレベルからＬｏｗレベルにし、モード選択信号Ｓｍ３をＬｏｗレベルからＨｉｇｈレベルにすることによって行われる。これにより、電圧上昇制御および位相追従制御が終了し、出力位相θｏがｎπ／６−θZE_Banからｎπ／６＋θZE_Bandの範囲内dにある場合に、第１移行モードから直結制御モードへ切り替わる。なお、モード判定器４０は、モード切替信号Ｓｓｗの状態に関わらず、電圧判定信号Ｓｖおよび位相判定信号ＳｐがＨｉｇｈレベルになった場合に、第１移行モードから直結制御モードへ切り替えることもできる。
【００７５】
また、モード判定器４０は、第１移行モードの状態において、周波数判定信号ＳｆがＨｉｇｈレベルからＬｏｗレベルとなった場合、制御モードを通常運転モードへ移行する。通常運転モードへの移行は、モード選択信号Ｓｍ２をＨｉｇｈレベルからＬｏｗレベルにし、モード選択信号Ｓｍ１をＬｏｗレベルからＨｉｇｈレベルにすることによって行われる。
【００７６】
モード判定器４０は、直結制御モードにおいて、周波数判定信号ＳｆがＨｉｇｈレベルからＬｏｗレベルになり、かつ、モード切替信号ＳｓｗがＨｉｇｈレベルになった場合、制御モードを第２移行モードへ移行する。第２移行モードへの移行は、モード選択信号Ｓｍ３をＨｉｇｈレベルからＬｏｗレベルにし、モード選択信号Ｓｍ４をＬｏｗレベルからＨｉｇｈレベルにすることによって行われる。これにより、設定周波数ωTGと入力周波数ωｉとの差が所定範囲外になり、かつ、入力位相θｉがｎπ／６±θZE_Bandになった場合に、直結制御モードから第２移行モードへ切り替わる。
【００７７】
モード判定器４０は、第２移行モードにおいて、電圧制限解除器２５から電圧下降終了情報が通知され、出力位相演算器２７から位相追従停止終了情報が通知された場合に、制御モードを通常運転モードへ移行する。通常運転モードへの移行は、モード選択信号Ｓｍ４をＨｉｇｈレベルからＬｏｗレベルにし、モード選択信号Ｓｍ１をＬｏｗレベルからＨｉｇｈレベルにすることによって行われる。なお、これにより、電圧下降制御および位相追従停止処理が終了した場合に、第２移行モードから通常運転モードへ切り替わる。
【００７８】
［３．出力位相演算器２７の構成］
出力位相演算器２７は、モード判定器４０から出力されるモード選択信号Ｓｍ１〜Ｓｍ４に応じた制御位相θPWM2を出力する。図９は、出力位相演算器２７の構成例を示す図である。図９に示すように、出力位相演算器２７は、第１位相演算器４１と、乗算器４２〜４４と、切替器４５と、第２位相演算器４６とを備える。以下、第１位相演算器４１、乗算器４２〜４４、切替器４５および第２位相演算器４６について具体的に説明する。
【００７９】
［３．１．第１位相演算器４１］
第１位相演算器４１は、通常運転モード用の位相演算器である。かかる第１位相演算器４１は、減算器５１と、遅延器５２と、増幅器５３と、加算器５４、５５とを備える。
【００８０】
減算器５１は、出力電圧指令位相θｖを制御位相θPWM2から減算する。減算器５１は、減算結果を遅延器５２へ出力する。遅延器５２は、減算器５１の減算結果をサンプリング時間Ｔｉだけ遅延させて加算器５４へ出力する。増幅器５３は、出力周波数指令ω*にサンプリング時間Ｔｉを乗算することにより、位相変化量Δθ*を求める。増幅器５３は、位相変化量Δθ*を加算器５４へ出力する。
【００８１】
加算器５４は、位相変化量Δθ*に遅延器５２の出力を加算して指令位相θ*を求める。加算器５４は、指令位相θ*を加算器５５へ出力する。加算器５５は、指令位相θ*と出力電圧指令位相θｖとを加算することにより、通常運転モード用の電圧位相θPWM（通常運転用位相θPWMと記載する）を生成する。
【００８２】
このように、第１位相演算器４１は、出力周波数指令ω*および出力電圧指令位相θｖに基づき、通常運転用位相θPWMを生成する。第１位相演算器４１は、通常運転用位相θPWMを乗算器４３へ出力する。
【００８３】
［３．２．乗算器４２〜４４］
乗算器４２〜４４は、出力周波数指令ω*や入力周波数ωｉの極性を調整する。これにより、出力電圧Ｖｏの相順*や入力電圧Ｖｉの相順に関わらず、第１位相演算器４１および第２位相演算器４６において出力周波数指令ω*や入力位相θｉに基づく演算を行うことができる。
【００８４】
乗算器４２（位相置換部の一例）は、入力周波数ωｉの極性を示す極性信号Ａｉと入力位相θｉとを乗算し、乗算結果を第２位相演算器４６へ出力する。これにより、入力位相θｉが負極性であっても、正極性の入力位相θｉが第２位相演算器４６へ入力される。
【００８５】
乗算器４３は、出力周波数指令ω*の極性を示す極性信号Ａωと通常運転用位相θPWMとを乗算し、乗算結果を切替器４５へ出力する。これにより、通常運転用位相θPWMが負極性であっても、正極性の通常運転用位相θPWMが切替器４５へ入力される。
【００８６】
乗算器４４（位相逆置換部の一例）は、出力周波数指令ω*の極性を示す極性信号Ａωと仮想出力位相θ１とを乗算し、乗算結果を駆動信号生成器２８（図６参照）へ出力する。これにより、極性が正しく設定された仮想出力位相θ１が駆動信号生成器２８へ入力される。
【００８７】
［３．３．切替器４５］
切替器４５は、モード判定器４０から出力されるモード選択信号Ｓｍ１〜Ｓｍ４に応じて出力を切り替える。
【００８８】
具体的には、切替器４５は、モード選択信号Ｓｍ１がＨｉｇｈレベルである場合、第１位相演算器４１から乗算器４３を介して出力される通常運転用位相θPWMを仮想出力位相θ１として乗算器４４および第２位相演算器４６へ出力する。これにより、通常運転モードの場合に、出力位相演算器２７から駆動信号生成器２８（図６参照）へ通常運転用位相θPWMが制御位相θPWM2として出力される。
【００８９】
また、切替器４５は、モード選択信号Ｓｍ２またはモード選択信号Ｓｍ４がＨｉｇｈレベルである場合、第２位相演算器４６から出力される位相移行用位相θｍｉｇを仮想出力位相θ１として乗算器４４および第２位相演算器４６へ出力する。これにより、第１移行モードおよび第２移行モードの場合に、出力位相演算器２７から駆動信号生成器２８（図６参照）へ位相移行用位相θｍｉｇが制御位相θPWM2として出力される。
【００９０】
また、切替器４５は、モード選択信号Ｓｍ３がＨｉｇｈレベルである場合、乗算器４２から出力される正極性の入力位相θｉを仮想出力位相θ１として乗算器４４および第２位相演算器４６へ出力する。これにより、直結制御モードの場合に、出力位相演算器２７から駆動信号生成器２８（図６参照）へ入力位相θｉが制御位相θPWM2として出力される。
【００９１】
［３．４．第２位相演算器４６］
第２位相演算器４６は、第１移行モードおよび第２移行モード用の位相演算器である。かかる第２位相演算器４６は、遅延器６１と、減算器６２と、ＰＩ（比例積分）制御器６３と、リミッタ６４と、増幅器６５と、追従位相演算器６６（補償値演算部の一例）と、加算器６７、６８とを備える。遅延器６１、減算器６２、ＰＩ制御器６３、リミッタ６４および増幅器６５が仮想位相演算部の一例である。
【００９２】
遅延器６１は、仮想出力位相θ１をサンプリング時間Ｔｉだけ遅延させる。遅延器６１は、遅延させた仮想出力位相θ１を減算器６２および加算器６７へ出力する。減算器６２は、乗算器４２から出力される正極性の入力位相θｉから遅延器６１により遅延された仮想出力位相θ１を減算することにより位相変化量Δθを求める。減算器６２は、位相変化量ΔθをＰＩ制御器６３へ出力する。
【００９３】
ＰＩ制御器６３は、位相変化量Δθをゼロにする仮想出力周波数ω１を生成し、かかる仮想出力周波数ω１をリミッタ６４へ出力する。仮想出力周波数ω１は、追従位相演算器６６が行う出力位相の前向き制御に対する補償値であり、入力位相と出力位相が一致に至るまでの過渡状態では出力周波数ωｏの変動成分に対応する。ＰＩ制御器６３は、比例ゲインＫｐを有する乗算器１０１と、積分ゲインＫｉを有する乗算器１０２と、積分器１０３と、リミッタ１０４と、加算器１０５とを有する。リミッタ１０４により積分値が制限される。
【００９４】
ＰＩ制御器６３は、入力位相θｉと仮想出力位相θ１との差に基づいて仮想出力周波数ω１を生成する。そのため、入力位相θｉと仮想出力位相θ１との極性が異なれば、入力位相θｉと仮想出力位相θ１との差を収束できない。そこで、乗算器４２によって、入力位相θｉを正極性になるように、また、乗算器４２および４３によって、仮想出力位相θ１が正極性になるようにしている。
【００９５】
また、ＰＩ制御器６３により仮想出力周波数ω１の変動幅が大きくなり、負荷３への出力電流が大きく変動するなど不具合を生じる場合は、図９に示すとおり、ＰＩ制御器６３の出力にリミッタ６４を設けてもよい。リミッタ６４は、仮想出力周波数ω１が所定範囲以下になるように制限し、制限後の仮想出力周波数ω１を増幅器６５へ出力する。さらにリミッタ６４を設けただけでは、ＰＩ制御器６３の積分器１０３の出力が増大し過ぎる場合は、図９に示すとおりリミッタ１０４を設けてもよい。
【００９６】
増幅器６５は、仮想出力周波数ω１にサンプリング時間Ｔｉを乗算し、乗算結果を出力する。仮想出力周波数ω１は、追従位相演算器６６が行う出力位相の前向き制御に対する補償値であり、入力位相と出力位相が一致に至るまでの過渡状態では出力周波数ωｏの変動成分に対応する。出力位相の前向き制御に対する補償は、位相追従の応答を上げつつ、出力周波数ωｏの変動に制限を加えるために行っている。なお、出力位相の前向き制御に対する補償は、必ずしも必要はない。例えば、ＰＩ制御器６３のゲインを上げて位相追従の応答を上げてもよい。なお、ＰＩ制御器６３のゲインを上げると出力周波数の変動は大きくなるため、サンプリング時間を短くすることが望ましい。
【００９７】
追従位相演算器６６は、出力周波数指令ω*と入力周波数ωｉとの差に応じた位相調整量θａｊを生成して出力する。追従位相演算器６６は、第１移行モードの場合、入力周波数ωｉに出力周波数ωｏが追従するように位相調整量θａｊ（位相補償値の一例）を生成し、第２移行モードの場合、出力周波数指令ω*に出力周波数ωｏが追従するように位相調整量θａｊを生成する。
【００９８】
具体的には、追従位相演算器６６は、モード選択信号Ｓｍ２がＨｉｇｈレベルになると、時間の経過に伴って入力周波数ωｉの比率が増加するように、入力周波数ωｉの比率と出力周波数指令ω*の比率とを変えながら、入力周波数ωｉと出力周波数指令ω*とを加算する。また、追従位相演算器６６は、モード選択信号Ｓｍ４がＨｉｇｈレベルになり、かつ、電圧制限解除器２５から電圧下降終了情報が通知されると、時間の経過に伴って出力周波数指令ω*の比率が増加するように、入力周波数ωｉの比率と出力周波数指令ω*の比率とを変えながら、入力周波数ωｉと出力周波数指令ω*とを加算する。
【００９９】
追従位相演算器６６は、絶対値演算器１１０、１１１と、減算比率設定器１１２と、乗算器１１３、１１４と、加算器１１５と、乗算器１１６とを備える。
【０１００】
絶対値演算器１１０は、出力周波数指令ω*の絶対値を演算する。これにより、出力周波数指令ω*の極性が負極性である場合に、出力周波数指令ω*の極性が正極性になる。絶対値演算器１１０は、正極性の出力周波数指令ω*を乗算器１１３へ出力する。
【０１０１】
絶対値演算器１１１は、入力周波数ωｉの絶対値を演算する。これにより、入力周波数ωｉの極性が負極性である場合に、入力周波数ωｉの極性が正極性になる。絶対値演算器１１１は、正極性の入力周波数ωｉを乗算器１１４へ出力する。
【０１０２】
減算比率設定器１１２は、モード選択信号Ｓｍ２がＨｉｇｈレベルになると、時間の経過に伴って比率が１から０まで変化する出力周波数比率Ｒ１と、時間の経過に伴って比率が０から１まで変化する入力周波数比率Ｒ２とを生成する。また、減算比率設定器１１２は、モード選択信号Ｓｍ４がＨｉｇｈレベルになると、時間の経過に伴って比率が０から１まで変化する出力周波数比率Ｒ１と、時間の経過に伴って比率が１から０まで変化する入力周波数比率Ｒ２とを生成する。
【０１０３】
減算比率設定器１１２は、出力周波数比率Ｒ１を乗算器１１３へ出力し、入力周波数比率Ｒ２を乗算器１１４へ出力する。出力周波数比率Ｒ１や入力周波数比率Ｒ２は、例えば、時間の経過に対して設定された傾き係数で線形に変化する。なお、傾き係数は、設定パラメータであり、例えば、図示しない入力部を介してマトリクスコンバータ１のユーザ等によって設定される。
【０１０４】
乗算器１１３は、正極性の出力周波数指令ω*と出力周波数比率Ｒ１とを乗算し、乗算結果を加算器１１５へ出力する。乗算器１１４は、正極性の入力周波数ωｉと入力周波数比率Ｒ２とを乗算し、乗算結果を加算器１１５へ出力する。
【０１０５】
加算器１１５は、乗算器１１４の演算結果と乗算器１１３の演算結果とを加算して周波数調整量ωａｊ（＝｜ωｉ｜×Ｒ２＋｜ω*｜×Ｒ１）を生成し、かかる周波数調整量ωａｊを乗算器１１６へ出力する。乗算器１１６は、周波数調整量ωａｊにサンプリング時間Ｔｉを乗算して位相調整量θａｊを生成し、かかる位相調整量θａｊを加算器６７へ出力する。
【０１０６】
このように、追従位相演算器６６は、出力周波数指令ω*に係る比率と入力周波数ωｉに係る比率とを変えながら周波数調整量ωａｊを求め、かかる周波数調整量ωａｊに基づいて位相調整量θａｊを生成する。これにより、追従位相演算器６６は、出力周波数ωｏを入力周波数ωｉに緩やかに追従させる位相調整量θａｊや出力周波数ωｏを出力周波数指令ω*に緩やかに追従させる位相調整量θａｊを生成することができる。なお、追従位相演算器６６は、入力周波数比率Ｒ２が小さくなり、所定値（例えば、ゼロ付近）以下になった場合に、位相追従停止終了情報をモード判定器４０へ通知する。
【０１０７】
加算器６７は、追従位相演算器６６から出力される位相調整量θａｊと遅延器６１から出力される仮想出力位相θ１を加算し、加算結果を加算器６８へ出力する。加算器６８（位相補償部の一例）は、増幅器６５の演算結果と加算器６７の演算結果とを加算することにより位相移行用位相θｍｉｇを生成し、切替器４５へ出力する。
【０１０８】
［４．出力周波数判定器３４の構成］
出力周波数判定器３４は、出力周波数指令ω*と入力周波数ωｉとの差に応じた周波数判定信号Ｓｆを出力する。図１０は、出力周波数判定器３４の構成例を示す図である。図１０に示すように、出力周波数判定器３４は、絶対値演算器７０〜７２、７５、７６と、減算器７３、７４と、コンパレータ７７、７８と、論理積器（ＡＮＤ回路）７９とを備える。
【０１０９】
絶対値演算器７０は、出力周波数指令ω*の絶対値を演算する。これにより、出力周波数指令ω*の極性が負極性である場合に、出力周波数指令ω*の極性が正極性になる。絶対値演算器７０は、正極性の出力周波数指令ω*を減算器７３へ出力する。
【０１１０】
絶対値演算器７１は、設定周波数ωTGの絶対値を演算する。これにより、設定周波数ωTGの極性が負極性である場合に、設定周波数ωTGの極性が正極性になる。絶対値演算器７１は、正極性の設定周波数ωTGを減算器７４へ出力する。
【０１１１】
絶対値演算器７２は、入力周波数ωｉの絶対値を演算する。これにより、入力周波数ωｉの極性が負極性である場合に、入力周波数ωｉの極性が正極性になる。絶対値演算器７２は、正極性の入力周波数ωｉを減算器７３、７４へ出力する。
【０１１２】
減算器７３は、正極性の出力周波数指令ω*から正極性の入力周波数ωｉを減算し、減算結果を絶対値演算器７５へ出力する。絶対値演算器７５は、減算器７３の減算結果の絶対値を演算する。これにより、絶対値演算器７０の出力と絶対値演算器７２の出力との差分の絶対値である周波数差ωａ１（＝｜ω*−ωｉ｜）が演算される。
【０１１３】
減算器７４は、正極性の設定周波数ωTGから正極性の入力周波数ωｉを減算し、減算結果を絶対値演算器７６へ出力する。絶対値演算器７６は、減算器７４の減算結果の絶対値を演算する。これにより、絶対値演算器７１の出力と絶対値演算器７２の出力との差分の絶対値である周波数差ωａ２（＝｜ωTG−ωｉ｜）が演算される。
【０１１４】
絶対値演算器７５の演算結果はコンパレータ７７を介して論理積器７９へ出力される。また、絶対値演算器７６の演算結果はコンパレータ７８を介して論理積器７９へ出力される。コンパレータ７７、７８には、比較値ωHCが設定される。なお、比較値ωHCは、設定パラメータであり、例えば、図示しない入力部を介してマトリクスコンバータ１のユーザ等により設定される。
【０１１５】
コンパレータ７７は、周波数差ωａ１が比較値ωHC以下の場合に、Ｈｉｇｈレベルの信号を出力し、周波数差ωａ１が比較値ωHCを超えた場合に、Ｌｏｗレベルの信号を出力する。また、コンパレータ７８は、周波数差ωａ２が比較値ωHC以下の場合に、Ｈｉｇｈレベルの信号を出力し、周波数差ωａ２が比較値ωHCを超えた場合に、Ｌｏｗレベルの信号を出力する。なお、コンパレータ７７、７８にはヒステリシス特性をもたせてもよい。
【０１１６】
論理積器７９は、コンパレータ７７、７８が共にＨｉｇｈレベルの信号を出力した場合に、周波数一致を示すＨｉｇｈレベルの周波数判定信号Ｓｆを出力する。一方、論理積器７９は、コンパレータ７７、７８のいずれかがＬｏｗレベルの信号を出力した場合に、周波数不一致を示すＬｏｗレベルの周波数判定信号Ｓｆ（周波数不一致信号の一例）を出力する。
【０１１７】
図１１は、周波数判定信号Ｓｆの状態遷移を示す図である。図１１に示すように、周波数判定信号Ｓｆは、周波数不一致を示す状態から｜ω*−ωｉ｜≦ωHCかつ｜ω*−ωTG｜≦ωHCとなった場合に、周波数一致を示す状態になる。一方、周波数判定信号Ｓｆは、周波数一致の状態から｜ω*−ωｉ｜＞ωHCまたは｜ω*−ωTG｜＞ωHCとなった場合に、周波数不一致を示す状態になる。なお、ωHCは、例えば、１．５Ｈｚに設定される。
【０１１８】
このように、出力周波数判定器３４は、入力周波数ωｉと出力周波数指令ω*との差が所定範囲内の場合であって、かつ、入力周波数ωｉと設定周波数ωTGとの差が所定範囲内の場合に、周波数一致の状態であると判定する。
【０１１９】
出力周波数判定器３４において、コンパレータ７７、７８にヒステリシス特性をもたせることにより、入力周波数ωｉが安定していない場合にモード遷移のハンチングを防止することができる。例えば、出力周波数判定器３４において入力周波数ωｉが瞬間的に低下した場合などに周波数一致の状態または周波数不一致の状態であると判定することを防止できる。
【０１２０】
なお、出力周波数判定器３４は、設定周波数ωTGの状態に関わらず、入力周波数ωｉと出力周波数指令ω*との差が所定範囲内の場合に周波数一致の状態であると判定することもできる。この場合、出力周波数判定器３４において、絶対値演算器７１、７６、減算器７４、コンパレータ７８および論理積器（ＡＮＤ回路）７９を設けず、コンパレータ７７の出力を周波数判定信号Ｓｆとする。
【０１２１】
［５．出力電圧判定器３５の構成］
出力電圧判定器３５は、出力電圧指令振幅ｖ１と入力電圧振幅ｖｉとの差に応じた電圧判定信号Ｓｖを出力する。図１２は、出力電圧判定器３５の構成例を示す図である。図１２に示すように、出力電圧判定器３５は、ローパスフィルタ（ＬＰＦ）８１と、減算器８２と、絶対値演算器８３とコンパレータ８４とを備える。
【０１２２】
ローパスフィルタ８１は、入力電圧振幅ｖｉの高周波成分を除去して減算器８２へ出力する減算器８２は、出力電圧指令振幅ｖ１と高周波成分を除去した入力電圧振幅ｖｉとの差分値ｖｄｉｆを求め、差分値ｖｄｉｆを絶対値演算器８３へ出力する。
【０１２３】
絶対値演算器８３は差分値ｖｄｉｆの絶対値である電圧振幅差ｖｄｉｆａを求め、コンパレータ８４へ出力する。コンパレータ８４には、比較値ｖHCが設定される。比較値ｖHCは、設定パラメータであり、例えば、図示しない入力部を介してマトリクスコンバータ１のユーザ等により設定される。
【０１２４】
コンパレータ８４は、電圧振幅差ｖｄｉｆａが比較値ｖHC以下になった場合に、電圧一致を示すＨｉｇｈレベルの電圧判定信号Ｓｖを出力する。また、コンパレータ８４は、電圧振幅差ｖｄｉｆａが比較値ｖHCを超えた場合に、電圧不一致を示すＬｏｗレベルの電圧判定信号Ｓｖを出力する。なお、図１２に示すようにコンパレータ８４にはヒステリシス特性をもたせてもよい。
【０１２５】
図１３は、電圧判定信号Ｓｖの状態遷移を示す図である。図１３に示すように、電圧判定信号Ｓｖは、電圧不一致を示す状態からｖｄｉｆａ（＝｜ｖ１−ｖｉ｜）≦ｖHCとなった場合に、電圧一致を示す状態になる。一方、電圧判定信号Ｓｖは、電圧一致の状態からｖｄｉｆａ（＝｜ｖ１−ｖｉ｜）＞ｖHCとなった場合に、電圧不一致を示す状態になる。このように、出力電圧判定器３５は、入力電圧振幅ｖｉと出力電圧指令振幅ｖ１との差が所定範囲内の場合に、電圧一致の状態であると判定する。
【０１２６】
［６．出力位相判定器３６の構成］
出力位相判定器３６は、第１移行モードにおいて、位相変化量Δθの絶対値と位相閾値ΔθZE_cmpの差に応じた位相判定信号Ｓｐを出力する。図１４は、出力位相判定器３６の構成例を示す図である。図１４に示すように、出力位相判定器３６は、絶対値演算器９０、９１と、比較器９２、９３と、と、論理積器（ＡＮＤ回路）９４と、を備える。
【０１２７】
絶対値演算器９０は、位相変化量Δθの絶対値を演算し、演算結果を比較器９２へ出力する。絶対値演算器９１は、仮想出力周波数ω１の絶対値を演算し、演算結果を比較器９３へ出力する。
【０１２８】
比較器９２は、位相変化量Δθの絶対値と位相閾値ΔθZE_cmpを比較する。比較器９２は、Δθ≦ΔθZE_cmpである場合にＨｉｇｈレベルの位相差信号Ｓｐａを出力し、Δθ＞ΔθZE_cmpである場合にＬｏｗレベルの位相差信号Ｓｐａを出力する。位相閾値ΔθZE_cmpは、設定パラメータであり、例えば、図示しない入力部を介してマトリクスコンバータ１のユーザ等により設定される。
【０１２９】
比較器９３は、仮想出力周波数ω１の絶対値と周波数閾値ωZE_cmpを比較する。比較器９３は、ω１≦ωZE_cmpである場合にＨｉｇｈレベルの周波数差信号Ｓｆａを出力し、ω１＞ωZE_cmpである場合にＬｏｗレベルの周波数差信号Ｓｆａを出力する。周波数閾値ωZE_cmpは、設定パラメータであり、例えば、図示しない入力部を介してマトリクスコンバータ１のユーザ等により設定される。
【０１３０】
論理積器９４は、位相差信号Ｓｐａ、周波数差信号Ｓｆａおよびモード選択信号Ｓｍ２を入力する。論理積器９４は、これらの信号Ｓｐａ、Ｓｆａ、Ｓｍ２がいずれもＨｉｇｈレベルである場合に、位相一致を示すＨｉｇｈレベルの位相判定信号Ｓｐ（位相一致信号の一例）を出力する。一方、論理積器９４は、これらの信号Ｓｐａ、Ｓｆａ、Ｓｍ２のいずれかがＬｏｗレベルである場合、位相不一致を示すＬｏｗレベルの位相判定信号Ｓｐを出力する。
【０１３１】
このように、出力位相判定器３６は、第１移行モードにおいて、入力位相θｉと仮想出力位相θ１との差が位相閾値ΔθZE_cmp以下、かつ、仮想出力周波数ω１が周波数閾値ωZE_cmp以下になると、位相一致を示す位相判定信号Ｓｐを出力する。
【０１３２】
仮想出力周波数ω１が周波数閾値ωZE_cmp以下であることを条件とすることによって、ＰＩ制御器６３が過渡状態である場合であるにも関わらず、位相一致を示す位相判定信号Ｓｐを出力することを防止することができる。
【０１３３】
なお、出力位相判定器３６は、絶対値演算器９１および比較器９３を設けない構成であってもよい。この場合、出力位相判定器３６は、位相差信号Ｓｐａおよびモード選択信号Ｓｍ２がいずれもＨｉｇｈレベルである場合に、位相一致を示すＨｉｇｈレベルの位相判定信号Ｓｐを出力する。
【０１３４】
［７．モード切替判定器３７の構成］
図１５は、モード切替判定器３７の構成例を示す図である。図１５に示すように、モード切替判定器３７は、減算器９６と、比較器９７と、論理積器（ＡＮＤ回路）９８とを備える。
【０１３５】
減算器９６は、仮想出力位相θ１から位相θZE（＝ｎπ／６；ｎは、１〜１２のうち１つ以上の整数）を減算し、減算結果Δθ１を比較器９７へ出力する。比較器９７は、減算器９６の減算結果Δθ１と位相閾値θZE_Bandとを比較する。比較器９７は、Δθ１≦θZE_Bandである場合に、Ｈｉｇｈレベルのタイミング判定信号Ｓｔを論理積器９８へ出力し、Δθ１＞θZE_Bandである場合に、Ｌｏｗレベルのタイミング判定信号Ｓｔを論理積器９８へ出力する。
【０１３６】
論理積器９８は、タイミング判定信号Ｓｔと位相判定信号ＳｐとがいずれもＨｉｇｈレベルの場合に、切替指示を示すＨｉｇｈレベルのモード切替信号Ｓｓｗを出力し、それ以外の場合には、切替待機を示すＬｏｗレベルのモード切替信号Ｓｓｗを出力する。
【０１３７】
このように、モード切替判定器３７は、出力位相判定器３６から位相一致を示す位相判定信号Ｓｐが出力されている場合に、出力位相θｏがｎπ／６−θZE_Bandからｎπ／６＋θZE_Bandの範囲内であれば、切替指示を示すモード切替信号Ｓｓｗを出力する。
【０１３８】
以上のように、本実施形態に係るマトリクスコンバータ１は、出力周波数ωｏ（出力周波数指令ω*）と入力周波数ωｉとの差が所定範囲内となった場合に、電圧上昇制御と位相追従制御とを行い、これらの制御が終了した場合に、双方向スイッチＳを駆動するモードをＰＷＭ制御モードから直結制御モードへ移行する。これにより、出力電流Ｉｏにショックが発生することを抑制しつつ電圧利用率を向上させることができるマトリクスコンバータ１を提供することができる。
【０１３９】
なお、上述においては、周波数一致や電圧一致などを示す信号の状態として、「Ｈｉｇｈレベル」を一例に挙げたが、周波数一致や電圧一致などを示す信号の状態は、「Ｌｏｗレベル」であってもよい。
【０１４０】
また、上述の追従位相演算器６６は、出力周波数指令ω*と入力周波数ωｉとの差に応じた位相調整量θａｊを生成して出力したが、出力周波数指令ω*を用いずに位相調整量θａｊを生成してもよい。この場合、追従位相演算器６６には、絶対値演算器１１１、乗算器１１４および加算器１１５は設けられない。
【０１４１】
さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。
【符号の説明】
【０１４２】
１  マトリクスコンバータ
２  ３相交流電源
３  負荷
１０  電力変換部
１２  入力電圧検出部
１３  出力電流検出部
１４  制御部
２０  周波数指令生成器（周波数指令生成部の一例）
２１  Ｖ／ｆ制御器（電圧指令生成部の一例）
２４  リミッタ
２５  電圧制限解除器（電圧制限解除部の一例）
２７  出力位相演算器（位相演算部の一例）
２８  駆動信号生成器（スイッチ駆動部の一例）
３１  積分器（位相検出部の一例）
３４  出力周波数判定器（周波数判定部の一例）
３５  出力電圧判定器（電圧判定部の一例）
３６  出力位相判定器（位相判定部の一例）
３７  モード切替判定器（モード切替判定部の一例）
４２  乗算器（位相置換部の一例）
４４  乗算器（位相逆置換部の一例）
４６  第２位相演算器
６６  追従位相演算器（補償値演算部の一例）
６８  加算器（位相補償部の一例）
【図１】
2015082949.tif 000005
【図２】
2015082949.tif 000006
【図３】
2015082949.tif 000007
【図４】
2015082949.tif 000008
【図５】
2015082949.tif 000009
【図６】
2015082949.tif 000010
【図７】
2015082949.tif 000011
【図８】
2015082949.tif 000012
【図９】
2015082949.tif 000013
【図１０】
2015082949.tif 000014
【図１１】
2015082949.tif 000015
【図１２】
2015082949.tif 000016
【図１３】
2015082949.tif 000017
【図１４】
2015082949.tif 000018
【図１５】
2015082949.tif 000019