(57)【要約】【課題】平坦化膜を有する構造の薄膜トランジスタアレイ基板において、コンタクトホールの面積増大を抑えながら工程負荷を低減するとともに、安定したコンタクト抵抗を得る。【解決手段】アレイ基板１１０の画素電極８は、第２層間絶縁膜１２に形成された第１の開口Ｈ１と、第１の開口Ｈ１の底部を包含し共通電極７に形成された第２の開口Ｈ７と、第１の開口Ｈ１の底部の少なくとも一部を包含し第２の開口Ｈ７に包含され第３層間絶縁膜１３に形成された第３の開口Ｈ８と、第３の開口Ｈ８と第１の開口Ｈ１の底部とが重複する領域において第１層間絶縁膜１１に形成された第４の開口Ｈ４とを介して、ＴＦＴ１０のドレイン電極６に接続する。【選択図】図４
2015060029.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された薄膜トランジスタと、
前記基板上に形成された共通配線と、
前記薄膜トランジスタおよび前記共通配線上に形成された第１層間絶縁膜と、
前記第１層間絶縁膜上に形成された第２層間絶縁膜と、
前記第２層間絶縁膜上に形成された共通電極と、
前記共通電極上に形成された第３層間絶縁膜と、
前記第３層間絶縁膜上に形成された画素電極とを備え、
前記画素電極は、前記第２層間絶縁膜に形成された第１の開口と、前記第１の開口の底部を包含し前記共通電極に形成された第２の開口と、前記第１の開口の底部の少なくとも一部を包含し前記第２の開口に包含され前記第３層間絶縁膜に形成された第３の開口と、前記第３の開口と前記第１の開口の底部とが重複する領域と相似形状である前記第１層間絶縁膜に形成された第４の開口とを介して、前記薄膜トランジスタのドレイン電極に接続している
ことを特徴とする薄膜トランジスタアレイ基板。
【請求項２】
前記共通電極は、前記第２層間絶縁膜に形成された第５の開口と、前記第５の開口の底部に包含され前記第１層間絶縁膜に形成された第６の開口とを介して、間接的に前記共通配線に接続しており、
前記共通電極の一部は、前記第５の開口の内壁にて前記第３層間絶縁膜から露出しており、
前記共通電極と前記共通配線との間は、前記第５の開口の内壁に形成された前記共通電極の露出部分および前記第６の開口に露出した前記共通配線に接続した、前記画素電極と同層の導電膜により形成されたコンタクト電極を介して接続されている
請求項１記載の薄膜トランジスタアレイ基板。
【請求項３】
前記第６の開口は、前記第１層間絶縁膜および前記薄膜トランジスタのゲート絶縁膜を貫通して形成されている
請求項２記載の薄膜トランジスタアレイ基板。
【請求項４】
基板上に形成された薄膜トランジスタと、
前記基板上に形成された共通配線と、
前記薄膜トランジスタおよび前記共通配線上に形成された第１層間絶縁膜と、
前記第１層間絶縁膜上に形成された第２層間絶縁膜と、
前記第２層間絶縁膜上に形成された画素電極と、
前記画素電極上に形成された第３層間絶縁膜と、
前記第３層間絶縁膜上に形成された共通電極とを備え、
前記画素電極は、前記第２層間絶縁膜に形成された第１の開口と、前記第１の開口の底部に包含され前記第１層間絶縁膜に形成された第２の開口とを介して、間接的に前記薄膜トランジスタのドレイン電極に接続しており、
前記画素電極の一部は、前記第１の開口の内壁にて前記第３層間絶縁膜から露出しており、
前記画素電極と前記ドレイン電極との間は、前記第１の開口の内壁に形成された前記画素電極の露出部分および前記第２の開口に露出した前記ドレイン電極に接続した、前記共通電極と同層の導電膜により形成されたコンタクト電極を介して接続されており、
前記共通電極は、前記第２層間絶縁膜に形成された第３の開口と、前記第３の開口の底部の少なくとも一部を包含し前記第３層間絶縁膜に形成された第４の開口と、前記第４の開口と前記第３の開口の底部とが重複する領域と相似形状である前記第１層間絶縁膜に形成された第５の開口とを介して、前記共通配線に接続している
ことを特徴とする薄膜トランジスタアレイ基板。
【請求項５】
前記第５の開口は、前記第１層間絶縁膜および前記薄膜トランジスタのゲート絶縁膜を貫通して形成されている
請求項４記載の薄膜トランジスタアレイ基板。
【請求項６】
基板上に形成された薄膜トランジスタと、
前記基板上に形成された共通配線と、
前記薄膜トランジスタおよび前記共通配線上に形成された第１層間絶縁膜と、
前記第１層間絶縁膜上に形成された第２層間絶縁膜と、
前記第２層間絶縁膜上に形成された共通電極と、
前記共通電極上に形成された第３層間絶縁膜と、
前記第３層間絶縁膜上に形成された画素電極と、
前記第２層間絶縁膜に形成され、前記薄膜トランジスタのドレイン電極と前記共通配線とに跨がる第１の開口とを備え、
前記画素電極は、前記第１の開口と、前記第１の開口の底部の一部を包含し前記共通電極に形成された第２の開口と、前記第１の開口の底部の一部を包含し前記第２の開口に包含され前記第３層間絶縁膜に形成された第３の開口と、前記第３の開口と前記第１の開口の底部とが重複する領域と相似形状である前記第１層間絶縁膜に形成された第４の開口とを介して、前記薄膜トランジスタのドレイン電極に接続しており、
前記共通電極は、前記第１の開口と、前記第１の開口の底部に包含され前記第１層間絶縁膜に形成された第５の開口とを介して、間接的に前記共通配線に接続しており、
前記共通電極の一部は、前記第１の開口における前記共通配線側の内壁にて前記第３層間絶縁膜から露出しており、
前記共通電極と前記共通配線との間は、前記第１の開口の内壁に形成された前記共通電極の露出部分および前記第５の開口に露出した前記共通配線に接続した、前記画素電極と同層の導電膜により形成されたコンタクト電極を介して接続されている
ことを特徴とする薄膜トランジスタアレイ基板。
【請求項７】
前記第５の開口は、前記第１層間絶縁膜および前記薄膜トランジスタのゲート絶縁膜を貫通して形成されている
請求項６記載の薄膜トランジスタアレイ基板。
【請求項８】
基板上に形成された薄膜トランジスタと、
前記基板上に形成された共通配線と、
前記薄膜トランジスタおよび前記共通配線上に形成された第１層間絶縁膜と、
前記第１層間絶縁膜上に形成された第２層間絶縁膜と、
前記第２層間絶縁膜上に形成された画素電極と、
前記画素電極上に形成された第３層間絶縁膜と、
前記第３層間絶縁膜上に形成された共通電極と、
前記第２層間絶縁膜に形成され、前記薄膜トランジスタのドレイン電極と前記共通配線とに跨がる第１の開口とを備え、
前記画素電極は、前記第１の開口と、前記第１の開口の底部に包含され第１層間絶縁膜に形成された第２の開口とを介して、間接的に前記ドレイン電極に接続しており、
前記画素電極の一部は、前記第１の開口における前記ドレイン電極側の内壁にて前記第３層間絶縁膜から露出しており、
前記画素電極と前記ドレイン電極との間は、前記第１の開口の内壁に形成された前記画素電極の露出部分および前記第２の開口に露出した前記ドレイン電極に接続した、前記共通電極と同層の導電膜により形成されたコンタクト電極を介して接続されており、
前記共通電極は、前記第１の開口と、前記第１の開口の底部の一部を包含し前記第３層間絶縁膜に形成された第３の開口と、前記第３の開口と前記第１の開口の底部とが重複する領域と相似形状である前記第１層間絶縁膜に形成された第４の開口とを介して、前記共通配線に接続している
ことを特徴とする薄膜トランジスタアレイ基板。
【請求項９】
前記第４の開口は、前記第１層間絶縁膜および前記薄膜トランジスタのゲート絶縁膜を貫通して形成されている
請求項８記載の薄膜トランジスタアレイ基板。
【請求項１０】
基板上に形成された薄膜トランジスタと、
前記基板上に形成された共通配線と、
前記薄膜トランジスタおよび前記共通配線上に形成された第１層間絶縁膜と、
前記第１層間絶縁膜上に形成された第２層間絶縁膜と、
前記第２層間絶縁膜上に形成された共通電極と、
前記共通電極上に形成された第３層間絶縁膜と、
前記第３層間絶縁膜上に形成された画素電極と、
少なくとも前記薄膜トランジスタのドレイン電極の一部と重複するように前記第２層間絶縁膜に形成された第１の開口と、
前記第１の開口の底部を包含し前記共通電極に形成された第２の開口と、
前記第２層間絶縁膜と前記第３層間絶縁膜との間の１層以上の導電膜で形成され、前記第２の開口内に前記ドレイン電極の一部と重複するように配設されたパッドとを備え、
前記画素電極は、前記第１の開口と、前記第１の開口の底部の一部を包含し前記第２の開口に包含され前記パッドを露出するように前記第３層間絶縁膜に形成された第３の開口と、前記第３の開口と前記パッドの非形成領域と前記第１の開口の底部とが重複する領域と相似形状である前記第１層間絶縁膜に形成された第４の開口とを介して、前記ドレイン電極に接続している
ことを特徴とする薄膜トランジスタアレイ基板。
【請求項１１】
前記第３の開口の一部のみが前記第１の開口の底部に包含されており、それによって前記第３の開口内に前記第１の開口の内壁の前記第２層間絶縁膜が露出されている
請求項１０記載の薄膜トランジスタアレイ基板。
【請求項１２】
前記第１の開口および前記第２の開口は、前記ドレイン電極と前記共通配線とに跨がるように形成されており、
前記共通電極は、前記第１の開口と、前記第１の開口の底部に包含され前記第１層間絶縁膜に形成された第５の開口とを介して、間接的に前記共通配線に接続しており、
前記共通電極の一部は、前記第１の開口における前記共通配線側の内壁にて前記第３層間絶縁膜から露出しており、
前記共通電極と前記共通配線との間は、前記第１の開口の内壁に形成された前記共通電極の露出部分および前記第５の開口に露出した前記共通配線に接続した、前記画素電極と同層の導電膜により形成されたコンタクト電極を介して接続されている
請求項１０または請求項１１記載の薄膜トランジスタアレイ基板。
【請求項１３】
前記第５の開口は、前記第１層間絶縁膜および前記薄膜トランジスタのゲート絶縁膜を貫通して形成されている
請求項１２記載の薄膜トランジスタアレイ基板。
【請求項１４】
基板上に形成された薄膜トランジスタと、
前記基板上に形成された共通配線と、
前記薄膜トランジスタおよび前記共通配線上に形成された第１層間絶縁膜と、
前記第１層間絶縁膜上に形成された第２層間絶縁膜と、
前記第２層間絶縁膜上に形成された画素電極と、
前記画素電極上に形成された第３層間絶縁膜と、
前記第３層間絶縁膜上に形成された共通電極と、
前記第２層間絶縁膜に形成され、前記薄膜トランジスタのドレイン電極と前記共通配線とに跨がる第１の開口と、
前記第２層間絶縁膜と前記第３層間絶縁膜との間の１層以上の導電膜で形成され、前記第２の開口内に前記共通配線の一部と重複するように配設されたパッドとを備え、
前記画素電極は、前記第１の開口と、前記第１の開口の底部に包含され前記第１層間絶縁膜に形成された第２の開口とを介して、間接的に前記ドレイン電極に接続しており、
前記画素電極の一部は、前記第１の開口における前記ドレイン電極側の内壁にて前記第３層間絶縁膜から露出しており、
前記画素電極と前記ドレイン電極との間は、前記第１の開口の内壁に形成された前記画素電極の露出部分および前記第２の開口に露出した前記ドレイン電極に接続した、前記共通電極と同層の導電膜により形成されたコンタクト電極を介して接続されており、
前記共通電極は、前記第１の開口と、前記第１の開口の底部の一部を包含し前記パッドを露出するように前記第３層間絶縁膜に形成された第３の開口と、前記第３の開口と前記パッドの非形成領域と前記第１の開口の底部とが重複する領域と相似形状である前記第１層間絶縁膜に形成された第４の開口とを介して、前記共通配線に接続している
ことを特徴とする薄膜トランジスタアレイ基板。
【請求項１５】
前記第３の開口の一部のみが前記第１の開口の底部に包含されており、それによって前記第３の開口内に前記第１の開口の内壁の前記第２層間絶縁膜が露出されている
請求項１４記載の薄膜トランジスタアレイ基板。
【請求項１６】
前記第４の開口は、前記第１層間絶縁膜および前記薄膜トランジスタのゲート絶縁膜を貫通して形成されている
請求項１４または請求項１５記載の薄膜トランジスタアレイ基板。
【請求項１７】
外部配線を接続させる端子の形成領域において前記第２層間絶縁膜が除去されている
請求項１から請求項１６のいずれか一項記載の薄膜トランジスタアレイ基板。
【請求項１８】
互いに異なる層の第１配線と第２配線とを接続させる配線変換部をさらに備え、
前記配線変換部において、
前記第１配線および前記第２配線は、前記第１層間絶縁膜、前記第２層間絶縁膜および前記第３層間絶縁膜によって覆われており、
前記第１層間絶縁膜には、前記第２層間絶縁膜に形成された第７の開口の底部と前記第３層間絶縁膜に形成された第８の開口とが重複する領域に、前記第１配線または前記第２配線に達する第９の開口が形成されており、
前記第８の開口の一部のみが第７の開口の底部に包含されており、それによって前記第８の開口内に前記第７の開口の内壁の前記第２層間絶縁膜が露出されている
請求項１から請求項９のいずれか一項記載の薄膜トランジスタアレイ基板。
【請求項１９】
互いに異なる層の第１配線と第２配線とを接続させる配線変換部をさらに備え、
前記配線変換部において、
前記第１配線および前記第２配線は、前記第１層間絶縁膜および前記第３層間絶縁膜によって覆われており、
前記第１層間絶縁膜と前記第３層間絶縁膜との間に、前記第２層間絶縁膜と前記第３層間絶縁膜との間の１層以上の導電膜で形成されたパッドを備え、
前記第１層間絶縁膜には、前記第３層間絶縁膜に形成された第７の開口と前記パッドの非形成領域とが重複する領域に、前記第１配線または前記第２配線に達する第８の開口が形成されており、
前記第７の開口は前記パッドの一部と重複しており、それによって前記第７の開口内に前記パッドが露出されている
請求項１０から請求項１５のいずれか一項記載の薄膜トランジスタアレイ基板。
【請求項２０】
（ａ）基板上に、薄膜トランジスタを形成する工程と、
（ｂ）前記薄膜トランジスタ上に第１層間絶縁膜を成膜する工程と、
（ｃ）前記第１層間絶縁膜上に第２層間絶縁膜を成膜し、前記第２層間絶縁膜における前記薄膜トランジスタのドレイン電極に対応する位置に第１の開口を形成する工程と、
（ｄ）前記第２層間絶縁膜上に第１透明導電膜を成膜し、前記第１透明導電膜をパターニングすることにより、前記第１の開口を包含する第２の開口を有する共通電極を形成する工程と、
（ｅ）前記共通電極を覆う第３層間絶縁膜を成膜する工程と、
（ｆ）前記第２の開口に包含され前記第１の開口の底部の少なくとも一部を包含する第３の開口を前記第３層間絶縁膜に形成して前記第１の開口の内壁を露出させ、さらに露出した前記第１の開口の内壁をマスクにして、前記第１層間絶縁膜を貫通して前記ドレイン電極に達する第４の開口を形成する工程と、
（ｇ）前記第３層間絶縁膜上に第２透明導電膜を成膜し、前記第２透明導電膜をパターニングして、前記第４の開口を介して前記ドレイン電極に接続する画素電極を形成する工程とを備える
ことを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項２１】
前記工程（ａ）は、前記基板上に前記薄膜トランジスタと共に共通配線を形成する工程を含み、
前記工程（ｃ）は、前記第２層間絶縁膜における前記共通配線に対応する位置に第５の開口を形成する工程を含み、
前記工程（ｄ）において、前記共通電極には、少なくとも一部が前記第５の開口に包含される第６の開口が形成され、
（ｈ）前記工程（ｆ）に並行して、前記第６の開口の少なくとも一部を包含する第７の開口を前記第３層間絶縁膜に形成して前記第５の開口の内壁に形成された前記共通電極の一部分を露出させ、さらに露出した前記共通電極の一部分および露出した前記第２層間絶縁膜の前記第５の開口をマスクにして、前記第１層間絶縁膜を貫通して前記共通配線に達する第８の開口を形成する工程と、
（ｉ）前記工程（ｇ）に並行して、前記第２透明導電膜により、前記第７の開口内において前記第５の開口の内壁に形成された前記共通電極の露出部分および前記第８の開口に露出した前記共通配線に接続するコンタクト電極を形成する工程と、をさらに備える
請求項２０記載の薄膜トランジスタアレイ基板の製造方法。
【請求項２２】
前記第８の開口は、前記第１層間絶縁膜および前記薄膜トランジスタのゲート絶縁膜を貫通して形成される
請求項２１記載の薄膜トランジスタアレイ基板の製造方法。
【請求項２３】
（ａ）基板上に、薄膜トランジスタおよび共通配線を形成する工程と、
（ｂ）前記薄膜トランジスタおよび前記共通配線上に第１層間絶縁膜を成膜する工程と、
（ｃ）前記第１層間絶縁膜上に第２層間絶縁膜を成膜し、前記第２層間絶縁膜における前記薄膜トランジスタのドレイン電極に対応する位置に第１の開口を形成すると共に、前記第２層間絶縁膜における前記共通配線に対応する位置に第２の開口を形成する工程と、
（ｄ）前記第２層間絶縁膜上に第１透明導電膜を成膜し、前記第１透明導電膜をパターニングすることにより、前記第１の開口の底部の少なくとも一部を包含する第３の開口を有する画素電極を形成する工程と、
（ｅ）前記画素電極を覆う第３層間絶縁膜を成膜する工程と、
（ｆ）前記第３の開口の少なくとも一部を包含する第４の開口を前記第３層間絶縁膜に形成して前記第１の開口の内壁に形成された前記画素電極の一部分を露出させ、さらに露出した前記画素電極の一部分および露出した前記第２層間絶縁膜の前記第１の開口をマスクにして、前記第１層間絶縁膜を貫通して前記ドレイン電極に達する第５の開口を形成する工程と、
（ｇ）前記工程（ｆ）に並行して、前記第２の開口の底部の少なくとも一部を包含する第６の開口を前記第３層間絶縁膜に形成して前記第２の開口の内壁を露出させ、さらに露出した前記第２の開口の内壁をマスクにして、前記第１層間絶縁膜を貫通して前記共通配線に達する第７の開口を形成する工程と、
（ｈ）前記第３層間絶縁膜上に第２透明導電膜を成膜し、前記第２透明導電膜をパターニングして、前記第７の開口を介して前記共通配線に接続する共通電極、並びに、前記第４の開口内において前記第１の開口の内壁に形成された前記画素電極の露出部分および前記第５の開口に露出した前記ドレイン電極に接続するコンタクト電極を形成する工程とを備える
ことを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項２４】
前記第７の開口は、前記第１層間絶縁膜および前記薄膜トランジスタのゲート絶縁膜を貫通して形成される
請求項２３記載の薄膜トランジスタアレイ基板の製造方法。
【請求項２５】
（ａ）基板上に、薄膜トランジスタおよび共通配線を形成する工程と、
（ｂ）前記薄膜トランジスタおよび前記共通配線上に第１層間絶縁膜を成膜する工程と、
（ｃ）前記第１層間絶縁膜上に第２層間絶縁膜を成膜し、前記第２層間絶縁膜に前記薄膜トランジスタのドレイン電極と前記共通配線に跨がる第１の開口を形成する工程と、
（ｄ）前記第２層間絶縁膜上に第１透明導電膜を成膜し、前記第１透明導電膜をパターニングすることにより、前記第１の開口の底部の一部を包含する第２の開口および前記第１の開口に少なくとも一部が包含される第３の開口を有する共通電極を形成する工程と、
（ｅ）前記共通電極を覆う第３層間絶縁膜を成膜する工程と、
（ｆ）前記第２の開口に包含され前記第１の開口の底部の少なくとも一部を包含する第４の開口を前記第３層間絶縁膜に形成して前記第１の開口の内壁を露出させ、さらに露出した前記第１の開口の内壁をマスクにして、前記第１層間絶縁膜を貫通して前記ドレイン電極に達する第５の開口を形成する工程と、
（ｇ）前記工程（ｆ）に並行して、前記第３の開口の少なくとも一部を包含する第６の開口を前記第３層間絶縁膜に形成して前記第１の開口の内壁に形成された前記共通電極の一部分を露出させ、さらに露出した前記共通電極の一部分および露出した前記第２層間絶縁膜の前記第１の開口をマスクにして、前記第１層間絶縁膜を貫通して前記共通配線に達する第７の開口を形成する工程と、
（ｈ）前記第３層間絶縁膜上に第２透明導電膜を成膜し、前記第２透明導電膜をパターニングして、前記第５の開口を介して前記ドレイン電極に接続する画素電極、並びに、前記第６の開口内において前記第１の開口の内壁に形成された前記共通電極の露出部分および前記第７の開口に露出した前記共通配線に接続するコンタクト電極を形成する工程とを備える
ことを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項２６】
前記第７の開口は、前記第１層間絶縁膜および前記薄膜トランジスタのゲート絶縁膜を貫通して形成される
請求項２５記載の薄膜トランジスタアレイ基板の製造方法。
【請求項２７】
（ａ）基板上に、薄膜トランジスタおよび共通配線を形成する工程と、
（ｂ）前記薄膜トランジスタおよび前記共通配線上に第１層間絶縁膜を成膜する工程と、
（ｃ）前記第１層間絶縁膜上に第２層間絶縁膜を成膜し、前記第２層間絶縁膜に前記薄膜トランジスタのドレイン電極と前記共通配線に跨がる第１の開口を形成する工程と、
（ｄ）前記第２層間絶縁膜上に第１透明導電膜を成膜し、前記第１透明導電膜をパターニングすることにより、前記第１の開口に少なくとも一部が包含される第２の開口を有する画素電極を形成する工程と、
（ｅ）前記画素電極を覆う第３層間絶縁膜を成膜する工程と、
（ｆ）前記第２の開口の少なくとも一部を包含する第３の開口を前記第３層間絶縁膜に形成して前記第１の開口の内壁に形成された前記画素電極の一部分を露出させ、さらに露出した前記画素電極の一部分および露出した前記第２層間絶縁膜の前記第１の開口をマスクにして、前記第１層間絶縁膜を貫通して前記ドレイン電極に達する第４の開口を形成する工程と、
（ｇ）前記工程（ｆ）に並行して、前記第１の開口の底部の少なくとも一部を包含する第５の開口を前記第３層間絶縁膜に形成して前記第１の開口の内壁を露出させ、さらに露出した前記第１の開口の内壁をマスクにして、前記第１層間絶縁膜を貫通して前記共通配線に達する第６の開口を形成する工程と、
（ｈ）前記第３層間絶縁膜上に第２透明導電膜を成膜し、前記第２透明導電膜をパターニングして、前記第６の開口を介して前記共通配線に接続する共通電極、並びに、前記第３の開口内において前記第１の開口の内壁に形成された前記画素電極の露出部分および前記第４の開口に露出した前記ドレイン電極に接続するコンタクト電極を形成する工程とを備える
ことを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項２８】
前記第６の開口は、前記第１層間絶縁膜および前記薄膜トランジスタのゲート絶縁膜を貫通して形成される
請求項２７記載の薄膜トランジスタアレイ基板の製造方法。
【請求項２９】
（ａ）基板上に、薄膜トランジスタを形成する工程と、
（ｂ）前記薄膜トランジスタ上に第１層間絶縁膜を成膜する工程と、
（ｃ）前記第１層間絶縁膜上に第２層間絶縁膜を成膜し、前記第２層間絶縁膜に前記薄膜トランジスタのドレイン電極の一部と重複するように第１の開口を形成する工程と、
（ｄ）前記第２層間絶縁膜上に第１透明導電膜を成膜し、前記第１透明導電膜をパターニングすることにより、前記第１の開口の底部を包含する第２の開口を有する共通電極、並びに、前記ドレイン電極の一部と重複するように配設されたパッドを形成する工程と、
（ｅ）前記共通電極および前記パッドを覆う第３層間絶縁膜を成膜する工程と、
（ｆ）前記第２の開口に包含され前記第１の開口の底部の一部を包含し前記パッドの一部と重複する第３の開口を前記第３層間絶縁膜に形成して前記パッドを露出させ、さらに露出した前記パッドをマスクにして、前記第１層間絶縁膜を貫通して前記ドレイン電極に達する第４の開口を形成する工程と、
（ｇ）前記第３層間絶縁膜上に第２透明導電膜を成膜し、前記第２透明導電膜をパターニングして、前記第４の開口を介して前記ドレイン電極に接続する画素電極を形成する工程とを備える
ことを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項３０】
前記工程（ａ）は、前記基板上に前記薄膜トランジスタと共に共通配線を形成する工程を含み、
前記工程（ｃ）において、前記第１の開口は、前記薄膜トランジスタのドレイン電極と前記共通配線とに跨がるように形成され、
前記工程（ｄ）において、前記第２の開口は、前記薄膜トランジスタのドレイン電極と前記共通配線とに跨がるように形成され、
（ｈ）前記工程（ｆ）に並行して、前記第２の開口の少なくとも一部を包含する第５の開口を前記第３層間絶縁膜に形成して前記第１の開口の前記共通配線側の内壁に形成された前記共通電極の一部分を露出させ、さらに露出した前記共通電極の一部分および露出した前記第２層間絶縁膜の前記第１の開口をマスクにして、前記第１層間絶縁膜を貫通して前記共通配線に達する第６の開口を形成する工程と、
（ｉ）前記工程（ｇ）に並行して、前記第２透明導電膜により、前記第５の開口内において前記第１の開口の内壁に形成された前記共通電極の露出部分および前記第６の開口に露出した前記共通配線に接続するコンタクト電極を形成する工程と、をさらに備える
請求項２９記載の薄膜トランジスタアレイ基板の製造方法。
【請求項３１】
前記第６の開口は、前記第１層間絶縁膜および前記薄膜トランジスタのゲート絶縁膜を貫通して形成される
請求項３０記載の薄膜トランジスタアレイ基板の製造方法。
【請求項３２】
前記工程（ｆ）において、前記第３の開口には前記第１の開口の内壁も露出され、前記第４の開口は、露出した前記第１の開口の内壁および前記パッドをマスクにして形成される
請求項２９または請求項３０記載の薄膜トランジスタアレイ基板の製造方法。
【請求項３３】
（ａ）基板上に、薄膜トランジスタおよび共通配線を形成する工程と、
（ｂ）前記薄膜トランジスタおよび前記共通配線上に第１層間絶縁膜を成膜する工程と、
（ｃ）前記第１層間絶縁膜上に第２層間絶縁膜を成膜し、前記第２層間絶縁膜に前記薄膜トランジスタのドレイン電極と前記共通配線とに跨がるように第１の開口を形成する工程と、
（ｄ）前記第２層間絶縁膜上に第１透明導電膜を成膜し、前記第１透明導電膜をパターニングすることにより、前記第１の開口の底部の一部を包含する第２の開口を有する画素電極、並びに、前記共通配線の一部と重複するように配設されたパッドを形成する工程と、
（ｅ）前記画素電極および前記パッドを覆う第３層間絶縁膜を成膜する工程と、
（ｆ）前記第２の開口の少なくとも一部を包含する第３の開口を前記第３層間絶縁膜に形成して前記第１の開口の内壁に形成された前記画素電極の一部分を露出させ、さらに露出した前記画素電極の一部分および露出した前記第２層間絶縁膜の前記第１の開口をマスクにして、前記第１層間絶縁膜を貫通して前記ドレイン電極に達する第４の開口を形成する工程と、
（ｇ）前記工程（ｆ）に並行して、前記第１の開口の底部の一部を包含し前記パッドの一部と重複する第５の開口を前記第３層間絶縁膜に形成して前記パッドを露出させ、さらに露出した前記パッドをマスクにして、前記第１層間絶縁膜を貫通して前記共通配線に達する第６の開口を形成する工程と、
（ｈ）前記第３層間絶縁膜上に第２透明導電膜を成膜し、前記第２透明導電膜をパターニングして、前記第６の開口を介して前記共通配線に接続する共通電極、並びに、前記第３の開口内において前記第１の開口の内壁に形成された前記画素電極の露出部分および前記第４の開口に露出した前記ドレイン電極に接続するコンタクト電極を形成する工程とを備える
ことを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項３４】
前記第６の開口は、前記第１層間絶縁膜および前記薄膜トランジスタのゲート絶縁膜を貫通して形成される
請求項３３記載の薄膜トランジスタアレイ基板の製造方法。
【請求項３５】
前記工程（ｇ）において、前記第５の開口には前記第１の開口の内壁も露出され、前記第６の開口は、露出した前記第１の開口の内壁および前記パッドをマスクにして形成される
請求項３３または請求項３４記載の薄膜トランジスタアレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置等に用いられる薄膜トランジスタアレイ基板およびその製造方法に関する。
【背景技術】
【０００２】
従来、液晶表示装置としては、画素電極およびそれに表示信号を供給する薄膜トランジスタ（Thin Film Transistor ；ＴＦＴ）が形成されたＴＦＴアレイ基板（以下「アレイ基板」）と、共通電極が形成された対向基板と、その間に挟持された液晶層とを備えた構造を有し、画素電極と共通電極との間に発生する縦方向（アレイ基板および対向電極の表面に垂直な方向）の電界によって液晶を駆動するＴＮ（Twisted Nematic）モードや、ＶＡ（Vertical Alignment）モードのものが主流であった。また近年では、画素電極および共通電極の両方をアレイ基板に配設し、画素電極と共通電極との間に発生する横方向の電界によって液晶を駆動するＩＰＳ（In-Plane Switching）モード（「ＩＰＳ」は登録商標）や、ＦＦＳ（Fringe Field Switching）モードの液晶表示装置も実用化されている。
【０００３】
例えば下記の特許文献１には、ＦＦＳモードの液晶表示パネルにおいて、ソース配線（表示信号線）上に厚膜の絶縁膜（平坦化膜）を形成するとともに、ソース配線の上方を共通電極で覆う構造が提案されている。この構造によれば、ソース配線上の共通電極が画素からの電界を遮蔽しつつ、画素とソース配線間の寄生容量を抑制して液晶表示パネルの消費電力を低減させることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１２８３９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＦＦＳモードの液晶表示パネルでは、画素電極と共通電極とは異なる層に形成される。そのため、共通電極とそれに電位を供給する配線（共通配線）とを接続するための第１の開口（コンタクトホール）と、画素電極とそれに表示信号を供給するＴＦＴのドレイン電極とを接続するための第２の開口とを形成するためには、少なくとも２回のドライエッチング工程が必要となる。
【０００６】
また、第２の開口の形成工程に先立って、第１の開口の形成工程でＴＦＴのドレイン電極上の平坦化膜を除去する場合、ドレイン電極表面が、第１の開口を形成するドライエッチングと第２の開口を形成するドライエッチングによって２回のダメージを受けることとなり、画素電極とドレイン電極のコンタクト抵抗の増大を引き起こすことがある。一方、第１の開口と第２の開口を同時に形成する場合、共通電極を共通配線に接続させるためにもう一つ開口を形成する必要が生じ、画素領域内におけるコンタクトホールの面積割合が増加するという問題が生じる。
【０００７】
さらには、有機樹脂を材料とする平坦化膜（有機平坦化膜）を用いる場合、端子部の開口以外の領域には有機平坦化膜が残存することになるため、実装時の密着力低下に対する新たな対策が必要となる。
【０００８】
本発明は以上のような課題を解決するためになされたものであり、平坦化膜を有する構造の薄膜トランジスタアレイ基板において、コンタクトホールの面積増大を抑えながら工程負荷を低減するとともに、安定したコンタクト抵抗を得ることを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る薄膜トランジスタアレイ基板は、基板上に形成された薄膜トランジスタと、前記基板上に形成された共通配線と、前記薄膜トランジスタおよび前記共通配線上に形成された第１層間絶縁膜と、前記第１層間絶縁膜上に形成された第２層間絶縁膜と、前記第２層間絶縁膜上に形成された共通電極と、前記共通電極上に形成された第３層間絶縁膜と、前記第３層間絶縁膜上に形成された画素電極とを備え、前記画素電極は、前記第２層間絶縁膜に形成された第１の開口と、前記第１の開口の底部を包含し前記共通電極に形成された第２の開口と、前記第１の開口の底部の少なくとも一部を包含し前記第２の開口に包含され前記第３層間絶縁膜に形成された第３の開口と、前記第３の開口と前記第１の開口の底部とが重複する領域と相似形状であり前記第１層間絶縁膜に形成された第４の開口とを介して、前記薄膜トランジスタのドレイン電極に接続している。
【発明の効果】
【００１０】
本発明によれば、ソース配線上に厚膜の絶縁膜を形成する構造を導入した場合でも、画素の開口率の低下を抑制できる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る液晶表示装置の構成を示す断面図である。
【図２】実施の形態１に係るアレイ基板の構成を示す平面図である。
【図３】実施の形態１に係るアレイ基板の画素の平面図である。
【図４】実施の形態１に係るアレイ基板の主要部の断面図である。
【図５】実施の形態１に係るアレイ基板の製造工程を示す断面図である。
【図６】実施の形態１に係るアレイ基板の製造工程を示す平面図である。
【図７】実施の形態１に係るアレイ基板の製造工程を示す断面図である。
【図８】実施の形態１に係るアレイ基板の製造工程を示す断面図である。
【図９】実施の形態１に係るアレイ基板の製造工程を示す平面図である。
【図１０】実施の形態１に係るアレイ基板の製造工程を示す断面図である。
【図１１】実施の形態１に係るアレイ基板の製造工程を示す断面図である。
【図１２】実施の形態１に係るアレイ基板の製造工程を示す平面図である。
【図１３】実施の形態１に係るアレイ基板の製造工程を示す断面図である。
【図１４】実施の形態１に係るアレイ基板の製造工程を示す断面図である。
【図１５】実施の形態１に係るアレイ基板の製造工程を示す平面図である。
【図１６】実施の形態１に係るアレイ基板の製造工程を示す断面図である。
【図１７】実施の形態１の第１の変形例に係るアレイ基板の画素の平面図である。
【図１８】実施の形態１の第１の変形例に係るアレイ基板の主要部の断面図である。
【図１９】実施の形態１の第１の変形例に係るアレイ基板の製造工程を示す断面図である。
【図２０】実施の形態１の第１の変形例に係るアレイ基板の製造工程を示す平面図である。
【図２１】実施の形態１の第１の変形例に係るアレイ基板の製造工程を示す断面図である。
【図２２】実施の形態１の第１の変形例に係るアレイ基板の製造工程を示す平面図である。
【図２３】実施の形態１の第１の変形例に係るアレイ基板の製造工程を示す断面図である。
【図２４】実施の形態１の第１の変形例に係るアレイ基板の製造工程を示す平面図である。
【図２５】実施の形態１の第２の変形例に係るアレイ基板の画素の平面図である。
【図２６】実施の形態１の第２の変形例に係るアレイ基板の主要部の断面図である。
【図２７】実施の形態１の第２の変形例に係るアレイ基板の画素の平面図である。
【図２８】実施の形態１の第２の変形例に係るアレイ基板の主要部の断面図である。
【図２９】実施の形態２に係るアレイ基板の画素の平面図である。
【図３０】実施の形態２に係るアレイ基板の主要部の断面図である。
【図３１】実施の形態２に係るアレイ基板の製造工程を示す断面図である。
【図３２】実施の形態２に係るアレイ基板の製造工程を示す平面図である。
【図３３】実施の形態２に係るアレイ基板の製造工程を示す断面図である。
【図３４】実施の形態２に係るアレイ基板の製造工程を示す平面図である。
【図３５】実施の形態２に係るアレイ基板の製造工程を示す断面図である。
【図３６】実施の形態２に係るアレイ基板の製造工程を示す平面図である。
【図３７】実施の形態２における第３層間絶縁膜の開口（Ｈ８）および第２層間絶縁膜の開口（Ｈ１１）の配置例を示す平面図である。
【図３８】実施の形態２における第３層間絶縁膜の開口（Ｈ８）および第２層間絶縁膜の開口（Ｈ１１）の配置例を示す平面図である。
【図３９】実施の形態２の変形例に係るアレイ基板の画素の平面図である。
【図４０】実施の形態２の変形例に係るアレイ基板の主要部の断面図である。
【図４１】実施の形態３に係るアレイ基板の画素の平面図である。
【図４２】実施の形態３に係るアレイ基板の主要部の断面図である。
【図４３】実施の形態３に係るアレイ基板の製造工程を示す断面図である。
【図４４】実施の形態３に係るアレイ基板の製造工程を示す断面図である。
【図４５】実施の形態３に係るアレイ基板の製造工程を示す平面図である。
【図４６】実施の形態３に係るアレイ基板の製造工程を示す断面図である。
【図４７】実施の形態３に係るアレイ基板の製造工程を示す平面図である。
【図４８】実施の形態３において第１透明導電膜で形成するパッドの配置例を示す平面図である。
【図４９】実施の形態３において第１透明導電膜で形成するパッドの配置例を示す平面図である。
【図５０】実施の形態３において第１透明導電膜で形成するパッドの配置例を示す平面図である。
【図５１】実施の形態３の第１の変形例に係るアレイ基板の画素の平面図である。
【図５２】実施の形態３の第１の変形例に係るアレイ基板の主要部の断面図である。
【図５３】実施の形態３の第２の変形例に係るアレイ基板の製造工程を示す断面図である。
【図５４】実施の形態３の第２の変形例に係るアレイ基板の製造工程を示す平面図である。
【図５５】実施の形態３の第２の変形例に係るアレイ基板の配線変換部の断面図である。
【図５６】実施の形態３の第２の変形例に係るアレイ基板の配線変換部の断面図である。
【図５７】実施の形態３の第２の変形例に係るアレイ基板の配線変換部の断面図である。
【図５８】実施の形態３の第２の変形例に係るアレイ基板の配線変換部の断面図である。
【図５９】実施の形態３の第２の変形例に係るアレイ基板の配線変換部の断面図である。
【図６０】実施の形態３の第３の変形例に係るアレイ基板の画素の平面図である。
【図６１】実施の形態３の第３の変形例に係るアレイ基板の主要部の断面図である。
【図６２】実施の形態３の第３の変形例に係るアレイ基板の画素の平面図である。
【図６３】実施の形態３の第３の変形例に係るアレイ基板の主要部の断面図である。
【発明を実施するための形態】
【００１２】
＜実施の形態１＞
本発明の実施の形態について説明する。以下に示す実施の形態は一例であり、本発明の適用をそれに限定するものではない。また、各図において同様の機能を有する要素には同一の符号を付しており、重複する説明は適宜省略する。
【００１３】
図１は、実施の形態１に係る液晶表示装置１００の構成を示す断面図である。液晶表示装置１００は、アレイ基板１１０と対向基板１２０が対向して配置され、その間に液晶層１３０が挟持された構造の液晶表示パネルを有している。液晶表示パネルにおいて前面側（視認側）に配置される対向基板１２０は、例えば、カラーフィルタ１２１、ブラックマトリクス（ＢＭ）１２２を備えるカラーフィルタ基板である。また、背面側（反視認側）に配置されるアレイ基板１１０は、例えば、ＴＦＴがアレイ状（マトリクス状）に配設された薄膜トランジスタアレイ基板である。アレイ基板１１０および対向基板１２０の液晶層１３０側の面には、それぞれ配向膜１３１，１３２が形成されている。
【００１４】
アレイ基板１１０の背面側および対向基板１２０の前面側には、偏光板や位相差板などの光学フィルム１４１，１４２がそれぞれ設けられている。また、光学フィルム１４１のさらに背面側には、バックライトユニット１４５が配置される。
【００１５】
図２は、アレイ基板１１０の構成を示す平面図である。アレイ基板１１０は、ＴＦＴ１０を有する画素１１１がマトリクス状に配列される表示領域１１５と、表示領域１１５の外側を囲む額縁領域１１６とに分けられる。表示領域１１５には、複数のゲート配線２１（走査信号線）および複数のソース配線５１（表示信号線）が配設される。複数のゲート配線２１は互いに平行に配設され、複数のソース配線５１も互いに平行に配設される。複数のゲート配線２１と複数のソース配線５１は交差する。隣接するゲート配線２１と隣接するソース配線５１で囲まれた領域が画素１１１となるので、表示領域１１５には、画素１１１がマトリクス状に配列されることになる。画素１１１の詳細な構造については後述する。
【００１６】
本実施の形態では、各画素１１１の共通電極（不図示）に予め定められた電位（共通電位）を供給する共通配線７１が、ゲート配線２１と平行に設けられている。画素１１１の開口率設計によっては、共通配線７１はソース配線５１と平行に設けてもよい。
【００１７】
図示は省略するが、額縁領域１１６において、ゲート配線２１およびソース配線５１から延びた引き出し配線の端には、外部配線を接続させるための端子が設けられる。本実施の形態では、それらの端子はゲート配線２１と同層の導電膜を用いて形成されるものとする。そのため、図２のアレイ基板１１０は、額縁領域１１６に、ソース配線５１と同層の引き出し配線をゲート配線２１と同層の引き出し配線に接続させるための配線変換部５２を備えている。
【００１８】
ＴＦＴ１０は、画素１１１の画素電極（不図示）に表示電圧（表示信号）を供給するためのスイッチング素子として機能し、ゲート配線２１からＴＦＴ１０のゲート電極に与えられるゲート信号（走査信号）により、ＴＦＴ１０のオン／オフが制御される。ＴＦＴ１０がオンになると、ソース配線５１からＴＦＴ１０のドレイン電極に供給された表示電圧が画素電極に印加され、画素電極と共通電極との間に、表示電圧に応じた電界が生じる。この電界によって液晶層１３０の液晶が駆動され、その配向方向が変化する。
【００１９】
液晶の配向方向が変化すると、液晶を通過する光の偏光状態が変化する。よって、アレイ基板１１０側の光学フィルム１４１を通過して直線偏光となったバックライトユニット１４５からの光は、液晶層１３０を通過するときに偏光状態が変化する。液晶層１３０を通過した光の偏光状態により、対向基板１２０側の光学フィルム１４２を通過する光量が変化する。液晶の配向方向は、画素電極に印加されている表示電圧に応じて変化する。したがって、表示電圧を制御することによって、光学フィルム１４２を通過する光量を制御できる。液晶表示装置１００では、画素１１１ごとに印加する表示電圧を表示データに基づいて制御することで、所望の画像を表示させている。
【００２０】
次に、図３および図４を参照して、実施の形態１に係るアレイ基板１１０より詳細な構成について説明する。図３は、アレイ基板１１０における画素１１１の平面構成を示す図であり、図４は、液晶表示装置１００の断面構成を示す図である。図４には、画素１１１の形成領域（画素領域）と、ソース配線５１の引き出し配線５５をゲート配線２１と同層の引き出し配線２５に接続させるための配線変換部５２の形成領域（配線変換領域）と、ゲート配線２１またはソース配線５１の端部に設けられる端子の形成領域（端子領域）の断面が示されている。図４における画素領域の断面は、図３に示すＡ１−Ａ２線に沿った断面に対応している。
【００２１】
図４のように、アレイ基板１１０は、例えばガラス等の透明性絶縁基板である基板１を用いて形成される。基板１上には、画素領域にＴＦＴ１０のゲート電極２、ゲート配線２１および共通配線７１が形成され、配線変換領域および端子領域にゲート配線２１と同層の引き出し配線２５が形成される。これらは同じ第１導電膜を用いて形成されている。ゲート電極２は、ゲート配線２１の一部分である。すなわち、ゲート配線２１から分岐して、ＴＦＴ１０の形成領域まで延びた部分がゲート電極２となっている。
【００２２】
ゲート電極２、ゲート配線２１、共通配線７１および引き出し配線２５の上には、絶縁膜３が形成されている。絶縁膜３は、ＴＦＴ１０のゲート絶縁膜として機能するため、以下では「ゲート絶縁膜」と称する。
【００２３】
ゲート絶縁膜３上には、ゲート電極２に重複するように半導体膜４が形成されている。半導体膜４上には、ＴＦＴ１０のソース電極５およびドレイン電極６が形成されている。またゲート絶縁膜３上には、画素領域にソース電極５に接続するソース配線５１が形成されており、ソース配線５１に接続する引き出し配線５５が配線変換領域まで延在している。これらソース電極５、ドレイン電極６、ソース配線５１および引き出し配線５５は、同じ第２導電膜を用いて形成されている。ソース電極５は、ソース配線５１の一部分である。すなわち、ソース配線５１から分岐して、ＴＦＴ１０の形成領域（半導体膜４の上方）まで延びた部分がソース電極５となっている。
【００２４】
半導体膜４、ソース電極５、ドレイン電極６、ソース配線５１および引き出し配線５５の上には第１層間絶縁膜１１が形成されている。さらに、第１層間絶縁膜１１上には、例えば感光性の有機樹脂膜で形成された厚膜の第２層間絶縁膜１２（平坦化膜）が形成されている。ただし、端子領域およびその周辺では第２層間絶縁膜１２は除去されている。
【００２５】
第２層間絶縁膜１２には、ドレイン電極６に対応する位置に配置され第１層間絶縁膜１１に達する開口Ｈ１と、共通配線７１に対応する位置に配置され第１層間絶縁膜１１に達する開口Ｈ２とが形成されている。開口Ｈ１，Ｈ２は、有機樹脂膜の露光によって形成されるため、図４のように、開口Ｈ１，Ｈ２の内壁（第２層間絶縁膜１２の側面）はなだらかな傾斜面を持っている。なお、本明細書で示す各平面図において、開口Ｈ１，Ｈ２の形状は、開口Ｈ１，Ｈ２の底部の輪郭を示している。
【００２６】
第２層間絶縁膜１２の上には、第１透明導電膜からなる平板状の共通電極７が形成されている。共通電極７には、ドレイン電極６に対応する位置に配置され第２層間絶縁膜１２の開口Ｈ１の底部を包含する開口Ｈ７と、共通配線７１に対応する位置に配置され第２層間絶縁膜１２の開口Ｈ２に少なくとも一部が包含される開口Ｈ３とが形成されている。図４のように、開口Ｈ３の端部は開口Ｈ２の内壁の傾斜面上に位置しており、開口Ｈ２の内壁に共通電極７の一部が形成されている。
【００２７】
共通電極７の上には、第３層間絶縁膜１３が形成されている。第３層間絶縁膜１３には、ドレイン電極６に対応する位置に配置され共通電極７の開口Ｈ７に包含される開口Ｈ８と、共通配線７１に対応する位置に配置され共通電極７の開口Ｈ３の少なくとも一部を包含する開口Ｈ５とが形成されている。
【００２８】
第３層間絶縁膜１３の開口Ｈ８は、第２層間絶縁膜１２の開口Ｈ１の底部の少なくとも一部を含むように配置される。開口Ｈ８と開口Ｈ１の底部とが重複する領域には、第１層間絶縁膜１１に、ドレイン電極６に達する開口Ｈ４が形成されている。開口Ｈ４の形状は、開口Ｈ１の底部と開口Ｈ８とが重複する領域の形状と相似である。図３および図４の例では、開口Ｈ８が開口Ｈ１の底部全体を包含しているため、開口Ｈ４は開口Ｈ１の底部と相似形状になっている。
【００２９】
第３層間絶縁膜１３の開口Ｈ５は、共通電極７の開口Ｈ３の少なくとも一部を包含するため、開口Ｈ５内には、開口Ｈ２の内壁に形成された共通電極７の部分が露出される。また、開口Ｈ５は、第２層間絶縁膜１２の開口Ｈ２の底部の少なくとも一部も含むように配置される。開口Ｈ５と開口Ｈ３と開口Ｈ２の底部とが重複する領域には、第１層間絶縁膜１１およびゲート絶縁膜３に、共通配線７１に達する開口Ｈ６が形成されている。開口Ｈ６の形状は、開口Ｈ２の底部と開口Ｈ３と開口Ｈ５とが重複する領域の形状と相似である。図３および図４の例では、開口Ｈ５が開口Ｈ３の全体を包含し、開口Ｈ３が開口Ｈ２の底部全体を包含しているため、開口Ｈ６は開口Ｈ２の底部と相似形状になっている。
【００３０】
第３層間絶縁膜１３の上には、第２透明導電膜からなる画素電極８およびコンタクト電極７２が形成されている。画素電極８は、スリットを有する格子状または櫛歯状であり、その一部は、共通電極７の開口Ｈ７、第３層間絶縁膜１３の開口Ｈ８、第２層間絶縁膜１２の開口Ｈ１および第１層間絶縁膜１１の開口Ｈ４を介してドレイン電極６に接続している。またコンタクト電極７２は、第３層間絶縁膜１３の開口Ｈ５内の少なくとも一部に形成されており、開口Ｈ５内に露出した共通電極７の部分に接続すると共に、開口Ｈ６を介して共通配線７１にも接続している。つまり、コンタクト電極７２は、共通配線７１と共通電極７とを電気的に接続させている。
【００３１】
このように、画素電極８は、共通電極７に形成された開口Ｈ７と、開口Ｈ７に包含され第３層間絶縁膜１３に形成された開口Ｈ８と、底部の少なくとも一部が開口Ｈ８に包含され第２層間絶縁膜１２に形成された開口Ｈ１と、開口Ｈ１の底部に包含され第１層間絶縁膜１１に形成された開口Ｈ４とを介して、ＴＦＴ１０のドレイン電極６に接続している。また、共通電極７は、第２層間絶縁膜１２に形成された開口Ｈ２と、開口Ｈ２に包含され第１層間絶縁膜１１およびゲート絶縁膜３に形成された開口Ｈ６とを介して、コンタクト電極７２により共通配線７１に電気的に接続されている。
【００３２】
一方、端子領域においては、ゲート配線２１と同層の引き出し配線２５上に、ゲート絶縁膜３、第１層間絶縁膜１１および第３層間絶縁膜１３が形成されている（上記したように、端子領域では第２層間絶縁膜１２は除去されている）。ゲート絶縁膜３、第１層間絶縁膜１１および第３層間絶縁膜１３には、それらを貫通して引き出し配線２５に達する開口Ｈ１００が形成されている。また、第３層間絶縁膜１３の上には、開口Ｈ１００を介して引き出し配線２５に接続する端子パッド８５が、画素電極８と同じ第２透明導電膜を用いて形成されている。
【００３３】
また、配線変換領域においては、ゲート配線２１と同層の引き出し配線２５上にゲート絶縁膜３が形成され、ゲート絶縁膜３上にソース配線５１と同層の引き出し配線５５が形成され、それらを覆うように第１層間絶縁膜１１、第２層間絶縁膜１２および第３層間絶縁膜１３が形成されている。第２層間絶縁膜１２には、引き出し配線２５に対応する位置に配置され第１層間絶縁膜１１に達する開口Ｈ１０１と、引き出し配線５５に対応する位置に配置され第１層間絶縁膜１１に達する開口Ｈ１０２とが形成されている。これらは有機樹脂膜の露光によって形成されるため、開口Ｈ１０１，Ｈ１０２の内壁（第２層間絶縁膜１２の側面）はなだらかな傾斜面を持っている。
【００３４】
第３層間絶縁膜１３には、引き出し配線２５に対応する位置に配置され開口Ｈ１０１の底部の少なくとも一部を包含する開口Ｈ１０５と、引き出し配線５５に対応する位置に配置され開口Ｈ１０２の底部の少なくとも一部を包含する開口Ｈ１０６とが形成されている。開口Ｈ１０５と開口Ｈ１０１の底部とが重複する領域には、ゲート絶縁膜３および第１層間絶縁膜１１を貫通して引き出し配線２５に達する開口Ｈ１０３が形成されている。開口Ｈ１０６と開口Ｈ１０２の底部とが重複する領域には、第１層間絶縁膜１１を貫通して引き出し配線５５に達する開口Ｈ１０４が形成されている。
【００３５】
よって、開口Ｈ１０３の形状は、開口Ｈ１０１の底部と開口Ｈ１０５とが重複する領域の形状と相似である。また、開口Ｈ１０４の形状は、開口Ｈ１０２の底部と開口Ｈ１０６とが重複する領域の形状と相似である。図４の例では、開口Ｈ１０５が開口Ｈ１０１の底部全体を包含しているため、開口Ｈ１０３は開口Ｈ１０１の底部と相似形状になっている。また、開口Ｈ１０６が開口Ｈ１０２の底部全体を包含しているため、開口Ｈ１０４は開口Ｈ１０２の底部と相似形状になっている。
【００３６】
また、第３層間絶縁膜１３上には、開口Ｈ１０１，Ｈ１０３，Ｈ１０５を介して引き出し配線２５に接続するとともに、開口Ｈ１０２，Ｈ１０４，Ｈ１０６を介して引き出し配線５５に接続する接続パターン８６が、画素電極８と同じ第２透明導電膜を用いて形成されている。接続パターン８６は、開口Ｈ１０３に露出した引き出し配線２５と開口Ｈ１０４に露出した引き出し配線５５とに跨がるように形成され、引き出し配線２５と引き出し配線５５とを電気的に接続させている。
【００３７】
図３および図４に示した構成のアレイ基板１１０によれば、画素領域において、共通配線７１と共通電極７の接続に必要なコンタクトホールの面積を小さくでき、アレイ基板１１０の開口率を高くすることができる。アレイ基板１１０の開口率を高くできれば、液晶表示パネルにおける光の損失を小さくできるため、バックライトユニット１４５に出力させる光の輝度を小さく設定でき、消費電力を抑えることができる。
【００３８】
また、第３層間絶縁膜１３の開口Ｈ８に第２層間絶縁膜１２の開口Ｈ１の底部の少なくとも一部が包含されているので、画素電極８とドレイン電極６とを接続させるためのコンタクトホールの内壁に第２層間絶縁膜１２が露出した構造となる。つまり、当該コンタクトホールの内壁において、第１層間絶縁膜１１と第３層間絶縁膜１３が接しない部分が形成される。コンタクトホールの内壁の全周で、第１層間絶縁膜１１と第３層間絶縁膜１３とが積層する場合、第１層間絶縁膜１１と第３層間絶縁膜１３との間に楔状の隙間が生じやすくなるが、その発生を防止することができる。それにより、ドレイン電極６と画素電極８との電気的接続の信頼性が向上する。
【００３９】
一方、端子領域では、厚い第２層間絶縁膜１２（有機樹脂膜）が除去されていることで、アレイ基板１１０とその実装部材との密着力を向上させることができる。例えば、ピッチの狭い端子を有するＩＣ（Integrated Circuit）やＦＰＣ（Flexible Printed Circuit）等をアレイ基板１１０に実装する場合でも、安定した接続を得ることができ、接続不良による歩留まりの低下を抑制できる。
【００４０】
以下、図５〜図１６を参照して、実施の形態１に係る液晶表示装置１００の製造方法を説明する。
【００４１】
まず、基板１上に、スパッタ法を用いて第１導電膜（例えば厚さ２００ｎｍのＡｌ系合金）を成膜する。そして、１回目の写真製版工程によりレジストマスクを形成し、それをマスクにするエッチングにより第１導電膜をパターニングして、ゲート電極２、ゲート配線２１、共通配線７１、引き出し配線２５を形成する。Ａｌ合金は、例えば燐酸、硝酸、酢酸の混液を用いてエッチング可能である。その後、剥離液を用いてレジストマスクを除去する。
【００４２】
次に、ＣＶＤ（Chemical Vapor Deposition）法によりゲート絶縁膜３（例えば厚さ４００ｎｍの窒化シリコン）を成膜する。さらにゲート絶縁膜３の上に、ＣＶＤ法によりイントリンシックのアモルファスＳｉとｎ型のアモルファスＳｉを順次成膜する。そして、２回目の写真製版工程によりレジストマスクを形成し、それをマスクにするドライエッチングによりアモルファスＳｉ膜をパターニングして、ＴＦＴ１０の半導体膜４を形成する。その後、レジストマスクを剥離液により除去する。
【００４３】
続いて、スパッタ法により第２導電膜（例えば上層がＡｌ系合金、下層がＭｏ系合金の積層膜）を成膜する。そして、３回目の写真製版工程によりレジストマスクを形成し、それをマスクにするエッチングにより第２導電膜をパターニングして、ソース電極５、ドレイン電極６、ソース配線５１、引き出し配線５５を形成する。Ａｌ系合金およびＭｏ系合金は、例えば燐酸、硝酸、酢酸の混液を用いてエッチング可能である。
【００４４】
引き続き、露出した半導体膜４の上面にドライエッチングを行う。これにより、ソース電極５とドレイン電極６との間の半導体膜４、すなわちＴＦＴ１０のチャネル領域の上面がエッチングされる。その後、レジストマスクを剥離液により除去すると、図５に示す状態となる。また、その状態における画素領域の平面図を図６に示す。
【００４５】
なお、ここでは半導体膜４の形成とソース配線５１、ソース電極５、ドレイン電極６等の形成とを、別々のレジストマスクを用いて行う例を示したが、例えばレジストマスクを多階調のフォトマスクを用いて露光し、部分的に厚さの異なるレジストマスクを得ることによって、それらを１つのレジストマスクを用いて形成することもできる。つまり、２回目の写真製版工程と３回目の写真製版工程を１回にまとめることができる。
【００４６】
次に、ＣＶＤ法を用いて第１層間絶縁膜１１（例えば２００ｎｍの窒化シリコン）を成膜する（図７）。そして、感光性の有機樹脂膜を塗布して第２層間絶縁膜１２を形成し、４回目の写真製版工程により、第２層間絶縁膜１２を露光して現像することで、ドレイン電極６の上方に開口Ｈ１を、共通配線７１の上方に開口Ｈ２を、それぞれ形成する。それと同時に、配線変換領域の第２層間絶縁膜１２には、ゲート配線２１と同層の引き出し配線２５の上方に開口Ｈ１０１を、ソース配線５１と同層の引き出し配線５５の上方に開口Ｈ１０２を、それぞれ形成する。またこのとき、端子領域の第２層間絶縁膜１２は除去する。その結果、図８に示す状態となる。また、その状態における画素領域の平面図を図９に示す。開口Ｈ１，Ｈ２の底には第１層間絶縁膜１１が露出する。
【００４７】
次に、スパッタ法を用いて第１透明導電膜７０（例えば厚さ８０ｎｍのＩＺＯ）を成膜する（図１０）。そして、５回目の写真製版工程によりレジストマスク２０１を形成し、それをマスクにするエッチングにより第１透明導電膜７０をパターニングして、共通電極７を形成する（図１１）。ＩＺＯは、例えば蓚酸を用いてエッチング可能である。このとき、共通電極７には、第２層間絶縁膜１２の開口Ｈ１に対応する位置に開口Ｈ７を、第２層間絶縁膜１２の開口Ｈ２に対応する位置に開口Ｈ３を、それぞれ形成する。開口Ｈ７は、開口Ｈ１の底部を包含するように形成する。ここでは開口Ｈ７が開口Ｈ１の全体を包含するようにした。開口Ｈ３は、少なくとも一部が開口Ｈ２に包含されるように形成する。ここでは、開口Ｈ３が開口Ｈ２の底部を包含するようにし、開口Ｈ３の端部が開口Ｈ２の内壁の傾斜面上に位置するようにした。
【００４８】
その後、レジストマスク２０１を剥離液により除去する。この状態における画素領域の平面図を図１２に示す。ＴＦＴ１０、ゲート配線２１およびソース配線５１は、共通電極７によって覆われる。開口Ｈ７の内部には、開口Ｈ１の底の第１層間絶縁膜１１が露出する。開口Ｈ３の内部には、開口Ｈ２の底の第１層間絶縁膜１１が露出する。
【００４９】
次に、ＣＶＤ法を用いて第３層間絶縁膜１３（例えば厚さ２００ｎｍの窒化シリコン）を成膜する（図１３）。そして、６回目の写真製版工程によりレジストマスク２０２を形成し、それをマスクにするドライエッチングにより、共通電極７の開口Ｈ７に包含される開口Ｈ８と、共通電極７の開口Ｈ３の少なくとも一部を包含して共通電極７の一部を露出する開口Ｈ５とを、それぞれ第３層間絶縁膜１３に形成する。
【００５０】
第３層間絶縁膜１３に開口Ｈ８が形成されると、その内側に第２層間絶縁膜１２（開口Ｈ１の内壁）が露出するが、さらにエッチングを続けることで、その第２層間絶縁膜１２がマスクとなって開口Ｈ２の底の第１層間絶縁膜１１が除去され、ドレイン電極６に達する開口Ｈ４が形成される。また、第３層間絶縁膜１３に開口Ｈ５が形成されると、その内側に共通電極７および第２層間絶縁膜１２（開口Ｈ２の内壁）が露出するが、さらにエッチングを続けることで、その共通電極７および第２層間絶縁膜１２がマスクとなって開口Ｈ２の底の第１層間絶縁膜１１およびゲート絶縁膜３が除去され、共通配線７１に達する開口Ｈ６が形成される（図１４）。
【００５１】
このように、開口Ｈ４は、開口Ｈ８内に露出した第２層間絶縁膜１２（開口Ｈ１の内壁）をマスクとして自己整合的に形成されるので、その形状は開口Ｈ８と開口Ｈ２の底部とが重複した部分と相似になる。本実施の形態では、開口Ｈ８は開口Ｈ２の底部全体を包含しているため、開口Ｈ４は開口Ｈ２の底部と相似形状になる。また、開口Ｈ６は、開口Ｈ５内に露出した共通電極７および第２層間絶縁膜１２（開口Ｈ２の内壁）をマスクとして自己整合的に形成されるので、その形状は開口Ｈ５と開口Ｈ３と開口Ｈ２の底部とが重複した部分と相似になる。本実施の形態では、開口Ｈ５は開口Ｈ３の全体を包含し、開口Ｈ３は開口Ｈ２の底部全体を包含しているため、開口Ｈ６は開口Ｈ２の底部と相似形状になる。
【００５２】
また、図１４に示すエッチング工程では、配線変換領域において、第２層間絶縁膜１２の開口Ｈ１０１の底部の少なくとも一部を包含する開口Ｈ１０５と、第２層間絶縁膜１２の開口Ｈ１０２の底部の少なくとも一部を包含する開口Ｈ１０６とを、それぞれ第３層間絶縁膜１３に形成する。開口Ｈ１０５が形成されると、その内側に第２層間絶縁膜１２（開口Ｈ１０１の内壁）が露出するが、さらにエッチングを続けることで、その第２層間絶縁膜１２がマスクとなって開口Ｈ１０１の底の第１層間絶縁膜１１およびゲート絶縁膜３が除去され、ゲート配線２１と同層の引き出し配線２５に達する開口Ｈ１０３が形成される。同様に、開口Ｈ１０６が形成されると、その内側に第２層間絶縁膜１２（開口Ｈ１０２の内壁）が露出するが、さらにエッチングを続けることで、その第２層間絶縁膜１２がマスクとなって開口Ｈ１０２の底の第１層間絶縁膜１１が除去され、ソース配線５１と同層の引き出し配線５５に達する開口Ｈ１０４が形成される。
【００５３】
さらに、このエッチング工程では、端子領域において、第３層間絶縁膜１３、第１層間絶縁膜１１およびゲート絶縁膜３を貫通してゲート配線２１と同層の引き出し配線２５に達する開口Ｈ１００が形成される。
【００５４】
その後、レジストマスク２０２を剥離液により除去する。この状態における画素領域の平面図を図１５に示す。開口Ｈ８内には、開口Ｈ４の底のドレイン電極６が露出する。開口Ｈ５には、縁の部分に共通電極７が露出し、底の部分に開口Ｈ６の底の共通配線７１が露出する。
【００５５】
次に、スパッタ法を用いて第２透明導電膜８０（例えば厚さ４０ｎｍのＩＺＯ）を成膜する（図１６）。そして、７回目の写真製版工程によりレジストマスクを形成し、それをマスクにするエッチングにより第２透明導電膜８０をパターニングして、画素電極８およびコンタクト電極７２を形成する。このとき、端子領域には端子パッド８５を、配線変換領域には接続パターン８６を、それぞれ第２透明導電膜８０を用いて形成する。ＩＺＯは、例えば蓚酸を用いてエッチング可能である。
【００５６】
その後、レジストマスクを剥離液により除去すると、図３および図４に示した構成が得られる。画素電極８は、スリットを有する格子状または櫛歯状に形成され、第３層間絶縁膜１３および第１層間絶縁膜１１を貫通する開口Ｈ４を介してＴＦＴ１０のドレイン電極６に接続される。コンタクト電極７２は、少なくとも開口Ｈ５内の一部に形成され、開口Ｈ５内に露出した共通電極７と共通配線７１との間を電気的に接続させる。
【００５７】
端子領域の端子パッド８５は、開口Ｈ１００を介してゲート配線２１と同層の引き出し配線２５に接続する。配線変換領域の接続パターン８６は、開口Ｈ１０３を介してゲート配線２１と同層の引き出し配線２５に接続すると共に、開口Ｈ１０４を介してソース配線５１と同層の引き出し配線５５に接続することにより、引き出し配線２５と引き出し配線５５との間を電気的に接続する。
【００５８】
平坦化膜を備えるアレイ基板の従来の製造方法では、通常、ＴＦＴのドレイン電極における画素電極の接続部分は、２回のドライエッチングと、１回のウエットエッチングと、３回のレジスト剥離に曝されていた。それに対し、本実施の形態の製造方法では、ドレイン電極６における画素電極８の接続部分は、開口Ｈ４の形成に伴う１回のドライエッチングと、１回のレジスト剥離に曝されるだけである。そのため、ドレイン電極６表面のダメージを抑制できる。
【００５９】
また、第１層間絶縁膜１１およびゲート絶縁膜３を貫通して共通配線７１に達する開口Ｈ６は、第３層間絶縁膜１３の開口Ｈ５内に露出した共通電極７および第２層間絶縁膜１２をマスクとするエッチングによって、開口Ｈ２の底部に自己整合的に形成される。そのため、共通電極７の開口Ｈ３および第３層間絶縁膜１３の開口Ｈ５のサイズは、開口Ｈ２に対する開口Ｈ３および開口Ｈ５の位置合わせのみを考慮して設定でき（開口Ｈ６の位置合わせを考慮しなくてよい）、共通配線７１と共通電極７とを接続するコンタクトホールの面積を小さくできる。
【００６０】
さらに、第１層間絶縁膜１１を貫通してドレイン電極６に達する開口Ｈ４は、第３層間絶縁膜１３の開口Ｈ８内に露出した第２層間絶縁膜１２をマスクとするエッチングによって、開口Ｈ１の底部に自己整合的に形成される。そのため、第３層間絶縁膜１３の開口Ｈ８のサイズは、開口Ｈ１に対する開口Ｈ８の位置合わせのみを考慮して設定でき（開口Ｈ４の位置合わせを考慮しなくてよい）、ドレイン電極６と画素電極８とを接続するコンタクトホールの面積を小さくできる。
【００６１】
実施の形態１では、第１導電膜としてＡｌ系合金を用い、第２導電膜としてＡｌ系合金とＭｏ系合金の積層膜を用いたが、他の材料を用いてもよい。第１導電膜および第２導電膜の上層部分は、低抵抗な導電膜（あるいはその積層膜）であればよく、第２導電膜の下層部分は、シリコンとのオーミックコンタクトをとれる導電膜であればよい。
【００６２】
ＴＦＴ１０の半導体膜４としては、アモルファスＳｉ以外の半導体、例えば酸化物半導体やポリＳｉ、マイクロクリスタルＳｉ等を用いてもよい。ゲート絶縁膜３、第１層間絶縁膜１１、第３層間絶縁膜１３としては、シリコン窒化膜以外の絶縁膜、例えばシリコン酸化膜等をもちいてもよい。第１透明導電膜および第２透明導電膜としても、ＩＺＯ以外の透明導電膜、例えばＩＴＯやＩＴＺＯ等を用いてもよい。
【００６３】
また、第２層間絶縁膜１２は、感光性の有機樹脂膜に限られず、例えばＳＯＧ膜等の厚膜の絶縁膜を用いて形成してもよい。その場合、第２層間絶縁膜１２の開口Ｈ１，Ｈ２，Ｈ１０１，Ｈ１０２の形成は、第１層間絶縁膜１１またはゲート絶縁膜３との選択性を確保できるエッチングにより行う。
【００６４】
さらに、実施の形態１では、ＴＦＴ１０のチャネル領域（半導体膜４におけるソース電極５とドレイン電極６の間の部分）が共通電極７で覆われる構造としたが、チャネル領域上方の共通電極７は除去してもよい。
【００６５】
実施の形態１の製造方法では、導電膜はスパッタ法で形成し、絶縁膜はＣＶＤ法で形成した例を示したが、それぞれ他の手法を用いてもよい。
【００６６】
また、共通配線７１と共通電極７とを接続させるために設ける第２層間絶縁膜１２の開口Ｈ２、共通電極７の開口Ｈ３、第３層間絶縁膜１３の開口Ｈ５、第１層間絶縁膜１１およびゲート絶縁膜３の開口Ｈ６の位置関係について、開口Ｈ５は、開口Ｈ３の少なくとも一部を包含し、且つ、開口Ｈ２の底部の少なくとも一部を包含するように形成されればよい。それにより、開口Ｈ５を形成するエッチング工程（図１４）において、開口Ｈ５内に共通配線７１を露出させると共に、開口Ｈ２内に共通電極７に達する開口Ｈ６を形成することができる。
【００６７】
実施の形態１では、共通配線７１を第１導電膜にて形成し、開口Ｈ２，Ｈ６を介して、共通電極７を第２層間絶縁膜１２上の共通配線７１に接続させたが、形成するアレイ基板１１０のサイズによっては、第２層間絶縁膜１２上の第１透明導電膜を用いて共通配線７１を形成してもよい（つまり、共通電極７をそのまま共通配線と使用してもよい）。また、第２層間絶縁膜１２より上層に第３導電膜（不図示）で形成した共通配線７１を配置してもよい。第２層間絶縁膜１２より上層に共通配線７１を配置する場合、共通配線７１を共通電極７の上層または下層に配置して、共通電極７と直接接続する構造としてもよい。
【００６８】
さらには、第３層間絶縁膜１３より上層に第３導電膜で形成した共通配線７１を配置し、第３層間絶縁膜１３に設けた開口を介して共通配線７１と共通電極７とを接続させてもよい。第３層間絶縁膜１３より上層に第３導電膜で形成した共通配線７１を配置する場合、ドレイン電極６上に設ける第１層間絶縁膜１１の開口Ｈ４は、第３導電膜で覆うことが望ましい。さらには、第３層間絶縁膜１３の開口Ｈ８も、第３導電膜で覆うことが望ましい。ドレイン電極６上を第３導電膜で覆うことで、ドレイン電極６が第３導電膜のエッチングによるダメージを与えるのを防止できる。また、開口Ｈ８等の段差で画素電極８が断線することを防止でき、点欠陥を低減する効果も得られる。
【００６９】
また、第２層間絶縁膜１２よりも上層の第３導電膜を用いて、ＴＦＴ１０の上方を覆うパターンを形成してもよい。それにより、アレイ基板１１０の上方からの光が遮られ、光リーク電流の発生を抑制できる。この場合、第３導電膜の最下層をＭｏ等の反射率の低い材料とすることで、アレイ基板１１０の下方からの光が第３導電膜で反射してＴＦＴ１０に照射されることを抑制でき、光リーク電流をさらに低減できる。
【００７０】
［第１の変形例］
共通電極７と画素電極８の上下関係は、図３および図４に示したものと逆にしてもよい。すなわち、図１７および図１８のように、第１透明導電膜からなる平板状の画素電極８を第２層間絶縁膜１２上に配設し、その上方に第２透明導電膜からなる格子状または櫛歯状の共通電極７を配設してもよい。
【００７１】
この場合、ドレイン電極６に対応する位置に形成される第２層間絶縁膜１２の開口Ｈ１の内壁に、画素電極８の一部を形成し、その開口Ｈ１内に、第２透明導電膜からなるコンタクト電極７２を形成する。コンタクト電極７２は、開口Ｈ１の内壁の画素電極８に接続させると共に、開口Ｈ１内に形成される第１層間絶縁膜１１の開口Ｈ４を介してドレイン電極６に接続させる。それによりドレイン電極６と画素電極８とが電気的に接続される。また、共通電極７は、共通配線７１に対応する位置に形成される第２層間絶縁膜１２の開口Ｈ２と、開口Ｈ２内に形成される第１層間絶縁膜１１の開口Ｈ６を介して共通配線７１に接続させる。
【００７２】
この構成は、図３および図４に対して、第１透明導電膜（画素電極８）の開口Ｈ７、第３層間絶縁膜１３の開口Ｈ５，開口Ｈ８それぞれの大きさおよび位置を変更すると共に、コンタクト電極７２を少なくとも開口Ｈ８内の一部に形成することで実現される。
【００７３】
以下、図１７および図１８に示したアレイ基板１１０の製造方法を説明する。端子領域および配線変換領域の形成方法は実施の形態１と同様であるので、それらの形成方法の説明は省略する。
【００７４】
まず、図５〜図８を用いて説明した工程と同様の方法により、基板１上にＴＦＴ１０、第１層間絶縁膜１１および第２層間絶縁膜１２を形成し、第２層間絶縁膜１２に開口Ｈ１，Ｈ２を形成する（図１９）。その状態における画素領域の平面図を図２０に示す。ここまでで４回の写真製版工程が実施されている。
【００７５】
次に、第１透明導電膜（例えば厚さ８０ｎｍのＩＺＯ）を成膜し、その上に、５回目の写真製版工程によりレジストマスク２０１を形成する。そして、レジストマスク２０１をマスクにするエッチングにより第１透明導電膜をパターニングして、画素電極８を形成する（図２１）。このとき、画素電極８には、第２層間絶縁膜１２の開口Ｈ１に対応する位置に開口Ｈ７を形成する。開口Ｈ７は、少なくとも一部が開口Ｈ１に包含されるように配置し、開口Ｈ１の内壁に画素電極８の一部が形成されるようにする。また、開口Ｈ７は、開口Ｈ１の底部の少なくとも一部を包含するように配置する。なお、画素電極８は、開口Ｈ２と重複しないように形成される。
【００７６】
その後、レジストマスク２０１を剥離液により除去する。この状態における画素領域の平面図を図２２に示す。開口Ｈ７の内部には、開口Ｈ１の底の第１層間絶縁膜１１が露出する。画素電極８から離間した領域には、開口Ｈ２の底の第１層間絶縁膜１１が露出する。
【００７７】
次に、ＣＶＤ法を用いて第３層間絶縁膜１３（例えば厚さ２００ｎｍの窒化シリコン）を成膜し、その上に、６回目の写真製版工程によりレジストマスク２０２を形成する。そして、レジストマスク２０２をマスクにするドライエッチングにより、画素電極８の開口Ｈ７の少なくとも一部を包含する開口Ｈ８と、第２層間絶縁膜１２の底部の少なくとも一部を包含する開口Ｈ５を、それぞれ形成する。
【００７８】
第３層間絶縁膜１３に開口Ｈ８が形成されると、その内部に画素電極８および第２層間絶縁膜１２（開口Ｈ１の内壁）が露出するが、さらにエッチングを続けることで、それら画素電極８および第２層間絶縁膜１２がマスクとなって開口Ｈ１の底の第１層間絶縁膜１１が除去され、ドレイン電極６に達する開口Ｈ４が形成される。また、第３層間絶縁膜１３に開口Ｈ５が形成されると、その内部に第２層間絶縁膜１２（開口Ｈ２の内壁）が露出するが、さらにエッチングを続けることで、その第２層間絶縁膜１２がマスクとなって開口Ｈ２の底の第１層間絶縁膜１１およびゲート絶縁膜３が除去され、共通配線７１に達する開口Ｈ６が形成される（図２３）。
【００７９】
このように、開口Ｈ４は、開口Ｈ８内に露出した画素電極８および第２層間絶縁膜１２をマスクとして自己整合的に形成されるので、その形状は開口Ｈ８と開口Ｈ７と開口Ｈ２の底部とが重複する領域の形状と相似になる。また、開口Ｈ６は、開口Ｈ５内に露出した第２層間絶縁膜１２をマスクとして自己整合的に形成されるので、その形状は開口Ｈ６と開口Ｈ２の底部とが重複する領域の形状と相似になる。
【００８０】
その後、レジストマスク２０２を剥離液により除去する。この状態における画素領域の平面図を図２４に示す。開口Ｈ８の内部には、開口Ｈ１の内壁の画素電極８と開口Ｈ４の底のドレイン電極６が露出する。また、開口Ｈ５の内部には開口Ｈ６の底の共通配線７１が露出する。
【００８１】
次に、スパッタ法を用いて第２透明導電膜（例えば厚さ４０ｎｍのＩＺＯ）を成膜し、その上に、７回目の写真製版工程によりレジストマスクを形成する。そして、当該レジストマスクをマスクにするエッチングにより第２透明導電膜をパターニングして、共通電極７およびコンタクト電極７２を形成する。
【００８２】
共通電極７は、スリットを有する格子状または櫛歯状に形成され、開口Ｈ５，Ｈ２，Ｈ６を介して共通配線７１に接続される。コンタクト電極７２は、少なくとも開口Ｈ８内の一部に形成され、開口Ｈ８内に露出した画素電極８および開口Ｈ４の底に露出したドレイン電極６に接触し、画素電極８とドレイン電極６との間を電気的に接続させる。
【００８３】
その後、レジストマスクを剥離液により除去すると、図１７および図１８に示した構成が得られる。
【００８４】
［第２の変形例］
実施の形態１において、第１透明導電膜からなる共通電極７に設ける開口Ｈ３は、第２層間絶縁膜１２の開口Ｈ２の底部の少なくとも一部を包含する必要があるが、開口Ｈ３内には必ずしも開口Ｈ２の内壁が露出しなくてもよい。そのため、図２５および図２６のように、開口Ｈ３の全体が開口Ｈ２の底部に包含されるようにしてもよい。
【００８５】
この場合、開口Ｈ２の内壁に形成された共通電極７が、開口Ｈ２の底の第１層間絶縁膜１１にまで達した構造となる。また、ゲート絶縁膜３および第１層間絶縁膜１１を貫通して共通配線７１に達する開口Ｈ６は、共通電極７の開口Ｈ３内に自己整合的に形成されるため、開口Ｈ６の形状は開口Ｈ３と相似になる。
【００８６】
本変形例では、実施の形態１よりも開口Ｈ３の面積を小さくできる。よって、開口Ｈ５内に共通電極７が露出する領域を規定する開口Ｈ３と開口Ｈ５の重ね合わせのパターンの設計ルールを実施の形態１と同等にしても、開口Ｈ５の面積を実施の形態１よりも小さくできる。よって、コンタクト電極７２の占有面積を小さくし、画素電極８の領域を広くできる。それにより、画素１１１の開口率を高くでき、バックライトユニット１４５の消費電力を抑えることが可能になる。
【００８７】
本変形例は、上記の第１の変形例にも適用可能である。すなわち、図２７および図２８のように、第１透明導電膜からなる画素電極８の上方に第２透明導電膜からなる共通電極７を配設した構成において、画素電極８に設ける開口Ｈ７の全体が、第２層間絶縁膜１２の開口Ｈ１の底部に包含されるようにしてもよい。
【００８８】
この場合、開口Ｈ１の内壁に形成された画素電極８が、開口Ｈ１の底の第１層間絶縁膜１１にまで達した構造となる。また、第１層間絶縁膜１１を貫通してドレイン電極６に達する開口Ｈ４は、画素電極８の開口Ｈ７内に自己整合的に形成されるので、開口Ｈ４の形状は開口Ｈ７と相似になる。
【００８９】
＜実施の形態２＞
図２９および図３０は、実施の形態２に係るアレイ基板１１０の構成を示す図である。図２９はアレイ基板１１０における画素１１１の平面構成を示す図であり、図３０は、画素１１１の形成領域（画素領域）の断面構成を示す図であり、図２９に示すＢ１−Ｂ２線に沿った断面に対応している。なお、ソース配線５１の引き出し配線５５をゲート配線２１と同層の引き出し配線２５に接続させるための配線変換部５２の形成領域（配線変換領域）と、ゲート配線２１またはソース配線５１の端部に設けられる端子の形成領域（端子領域）の構成は実施の形態１と同様であるので、その図示ならびに説明は省略する。
【００９０】
実施の形態１では、ドレイン電極６の上方に設けられる第２層間絶縁膜１２の開口Ｈ１と、共通配線７１の上方に設けられる第２層間絶縁膜１２の開口Ｈ２とは分離していたが、実施の形態２では、開口Ｈ１，Ｈ２を連結して形成する。すなわち、図２９および図３０のように、ドレイン電極６と共通配線７１とを近接させて配置し、第２層間絶縁膜１２にはドレイン電極６と共通配線７１に跨がるように開口Ｈ１１を設ける。なお、平面図における開口Ｈ１１の形状は、開口Ｈ１１の底部の輪郭を示している。
【００９１】
第１透明導電膜からなる共通電極７には、ドレイン電極６に対応する位置に開口Ｈ７が形成され、共通配線７１に対応する位置に開口Ｈ３が形成されている。開口Ｈ７は、開口Ｈ１１の底部の一部を包含する。開口Ｈ７の端の一部は開口Ｈ１１の底部の外側に位置している。開口Ｈ３は、少なくとも一部が開口Ｈ１１に包含される。開口Ｈ３の端部の一部は開口Ｈ１１の共通電極７側の内壁の傾斜面上に位置している。よって、共通電極７の一部は開口Ｈ１１の共通配線７１側の内壁に形成される。
【００９２】
共通電極７を覆う第３層間絶縁膜１３には、共通電極７の開口Ｈ７に包含される開口Ｈ８と、共通電極７の開口Ｈ３の少なくとも一部を包含する開口Ｈ５とが形成されている。開口Ｈ８と開口Ｈ１１の底部とが重複する領域には、第１層間絶縁膜１１を貫通してドレイン電極６に達する開口Ｈ４が形成されている。開口Ｈ４の形状は、開口Ｈ１１の底部と開口Ｈ８とが重複する領域の形状と相似である。
【００９３】
第３層間絶縁膜１３の開口Ｈ５内には、共通電極７における開口Ｈ３の周囲の部分（開口Ｈ１１の内壁に形成された部分を含む）が露出する。また、開口Ｈ１１の底部、開口Ｈ５および開口Ｈ３が重複する領域には、第１層間絶縁膜１１およびゲート絶縁膜３を貫通して共通配線７１に達する開口Ｈ６が形成されている。つまり、開口Ｈ６の形状は、開口Ｈ１１の底部、開口Ｈ５および開口Ｈ３が重複する領域の形状と相似である。
【００９４】
第３層間絶縁膜１３の上には、第２透明導電膜からなる画素電極８およびコンタクト電極７２が形成されている。画素電極８の一部は、開口Ｈ４を介してドレイン電極６に接続している。またコンタクト電極７２は、開口Ｈ５内に形成されており、開口Ｈ６を介して共通配線７１と接続すると共に、開口Ｈ５内に露出した共通電極７にも接続している。つまり、コンタクト電極７２は、共通配線７１と共通電極７とを電気的に接続させている。
【００９５】
このように実施の形態２では、実施の形態１で画素領域の第２層間絶縁膜１２に形成した２つの開口Ｈ１，Ｈ２を、１つの開口Ｈ１１にまとめている。そのため、第２層間絶縁膜１２の開口面積を小さくでき、画素１１１の開口率が向上する。また、第２層間絶縁膜１２の段差部の近傍では液晶の配向不良が生じやすいが、開口を少なくしたことで配向不良が生じる領域が少なくなり、表示品位が向上する。また、配向膜のラビング処理において配向処理が弱くなる部分や、配向布の当たり具合の後引きとなる領域が少なくなり、それによっても表示品位の向上に寄与できる。特に、開口Ｈ１１の長辺方向をラビング方向と一致させれば、配向処理がさらに改善される。
【００９６】
実施の形態２に係る液晶表示装置１００の製造方法を説明する。端子領域および配線変換領域の形成方法は実施の形態１と同様であるので、それらの形成方法の説明は省略する。
【００９７】
まず、実施の形態１で図５〜図７を用いて説明した工程と同様の方法により、基板１上にＴＦＴ１０および第１層間絶縁膜１１を形成する。但し、ＴＦＴ１０のドレイン電極６と共通配線７１とが近接するようにレイアウトを変更する必要がある。ここまでで３回の写真製版工程が実施されている。
【００９８】
そして、感光性の有機樹脂膜を塗布して第２層間絶縁膜１２を形成し、４回目の写真製版工程により、第２層間絶縁膜１２を露光して現像することで、図３１のようにドレイン電極６と共通配線７１に跨がる開口Ｈ１１形成する。また、その状態における画素領域の平面図を図３２に示す。開口Ｈ１１の底には第１層間絶縁膜１１が露出する。
【００９９】
次に、スパッタ法を用いて第１透明導電膜（例えば厚さ８０ｎｍのＩＺＯ）を成膜する。そして、５回目の写真製版工程によりレジストマスクを形成し、それをマスクにするエッチングにより第１透明導電膜をパターニングして、共通電極７を形成する。このとき、共通電極７には、ドレイン電極６に対応する位置に開口Ｈ７を形成すると共に、共通配線７１に対応する位置に開口Ｈ３を形成する。
【０１００】
その後、レジストマスク２０１を剥離液により除去する（図３３）。この状態における画素領域の平面図を図３４に示す。ゲート配線２１およびソース配線５１は、共通電極７によって覆われる。開口Ｈ３，Ｈ７それぞれの内部には、開口Ｈ１１の底の第１層間絶縁膜１１が露出する。
【０１０１】
次に、ＣＶＤ法を用いて第３層間絶縁膜１３（例えば厚さ２００ｎｍの窒化シリコン）を成膜する。そして、６回目の写真製版工程によりレジストマスク２０２を形成し、それをマスクにするドライエッチングにより、ドレイン電極６に対応する位置に開口Ｈ８を、ドレイン電極６に対応する位置に開口Ｈ５を、それぞれ第３層間絶縁膜１３に形成する。
【０１０２】
第３層間絶縁膜１３に開口Ｈ８が形成されると、開口Ｈ８の内部に第２層間絶縁膜１２（開口Ｈ１１の内壁）が露出するが、さらにエッチングを続けることで、その第２層間絶縁膜１２がマスクとなって開口Ｈ１１の底の第１層間絶縁膜１１が除去され、ドレイン電極６に達する開口Ｈ４が形成される。また、第３層間絶縁膜１３に開口Ｈ５が形成されると、開口Ｈ５の内部に共通電極７および第２層間絶縁膜１２（開口Ｈ１１の内壁）が露出するが、さらにエッチングを続けることで、その共通電極７および第２層間絶縁膜１２がマスクとなって開口Ｈ１１の底の第１層間絶縁膜１１およびゲート絶縁膜３が除去され、共通配線７１に達する開口Ｈ６が形成される（図３５）。
【０１０３】
従って、開口Ｈ４の形状は、開口Ｈ１１の底部と開口Ｈ７と開口Ｈ８とが重複する領域の形状と相似になる。また、開口Ｈ６の形状は、開口Ｈ１１の底部と開口Ｈ３と開口Ｈ５とが重複する領域の形状と相似になる。
【０１０４】
その後、レジストマスク２０２を剥離液により除去する。この状態における画素領域の平面図を図３６に示す。開口Ｈ４の底には、ＴＦＴ１０のドレイン電極６が露出する。開口Ｈ５には、縁の部分に共通電極７が露出し、底の部分に共通配線７１が露出する。
【０１０５】
そして、実施の形態１で図１６を用いて説明した工程と同様の方法により、第２透明導電膜を成膜する。そして、７回目の写真製版工程によりレジストマスクを形成し、それをマスクにするエッチングにより第２透明導電膜をパターニングして、画素電極８およびコンタクト電極７２を形成する。画素電極８は、第３層間絶縁膜１３および第１層間絶縁膜１１を貫通する開口Ｈ４を介してＴＦＴ１０のドレイン電極６に接続される。コンタクト電極７２は、開口Ｈ５内の少なくとも一部に形成され、開口Ｈ５内に露出した共通電極７と共通配線７１との間を電気的に接続させる。
【０１０６】
その後、レジストマスクを剥離液により除去すると、図２９および図３０に示した構成が得られる。
【０１０７】
厚膜の第２層間絶縁膜１２に形成した第１の開口の中に第２の開口を形成する場合、第１の開口が狭いと露光不足により第２の開口が上手く形成できなくなることが懸念される。実施の形態２では、第２層間絶縁膜１２に形成する第１の開口を、開口Ｈ１，Ｈ２を繋げた大口径の開口Ｈ１１としているため、第２の開口である開口Ｈ４を安定して形成することができる。
【０１０８】
また、図２９の平面図では、ＴＦＴ１０のチャネル領域（半導体膜４におけるソース電極５とドレイン電極６の間の部分）が共通電極７で覆われない構成としたが、チャネル領域上方を共通電極７で覆うようにしてもよい。
【０１０９】
さらに、第３層間絶縁膜１３の開口Ｈ８と第２層間絶縁膜１２の開口Ｈ１１との位置関係に関して、図２９の平面図では、開口Ｈ８が開口Ｈ１１の底部の隣接する２辺に跨がる例を示したが、例えば、図３７のように開口Ｈ８が開口Ｈ１１の底部の１辺のみに跨がる構成や、図３８のように開口Ｈ８が開口Ｈ１１の底部の１辺を包含して３辺に跨がる構成でもよい。なお、図３７および図３８は、第３層間絶縁膜１３に開口Ｈ８および開口Ｈ５を形成してレジストマスク２０２を除去した直後の状態（図３６に対応）を示している。
【０１１０】
［変形例］
実施の形態２においても、共通電極７と画素電極８の上下関係は、図２９および図３０に示したものと逆にしてもよい。すなわち、図３９および図４０のように、第１透明導電膜からなる平板状の画素電極８を第２層間絶縁膜１２上に配設し、その上方に第２透明導電膜からなる格子状または櫛歯状の共通電極７を配設してもよい。
【０１１１】
この場合、第２層間絶縁膜１１の開口Ｈ１１内のドレイン電極６側の内壁に、画素電極８の一部を形成する。そして、第２透明導電膜からなるコンタクト電極７２を、開口Ｈ１１の内壁の画素電極８に接続させると共に、開口Ｈ１１の底に形成された第１層間絶縁膜１１の開口Ｈ４を介してドレイン電極６に接続させる。それにより、ドレイン電極６と画素電極８とが電気的に接続される。また、共通電極７は、開口Ｈ１１の底に形成された第１層間絶縁膜１１の開口Ｈ６を介して共通配線７１に接続させる。
【０１１２】
この構成は、図２９および図３０に対して、第１透明導電膜（画素電極８）の開口Ｈ７、第３層間絶縁膜１３の開口Ｈ５，開口Ｈ８それぞれの大きさおよび位置を変更すると共に、コンタクト電極７２を少なくとも開口Ｈ８内の一部に形成することで実現される。
【０１１３】
具体的には、第２層間絶縁膜１２の開口Ｈ１１のドレイン電極６側の内壁に画素電極８の一部が形成されるように、画素電極８の開口Ｈ７の少なくとも一部が開口Ｈ１１に包含されるようにする。また、第３層間絶縁膜１３の開口Ｈ８内に画素電極８の一部（開口Ｈ１１の内壁に形成された部分）が露出するように、開口Ｈ８が開口Ｈ７の少なくとも一部を含むようにする。第１層間絶縁膜１１の開口Ｈ４は、開口Ｈ８内に露出した画素電極８および第２層間絶縁膜１２（開口Ｈ１１の内壁）をマスクとして自己整合的に形成されるので、その形状は開口Ｈ８と開口Ｈ７と開口Ｈ１１の底部とが重複する領域の形状と相似になる。コンタクト電極７２は、開口Ｈ１１の内壁の画素電極８と開口Ｈ１１に露出したドレイン電極６とに接続するように形成される。
【０１１４】
また、共通配線７１に対応する位置に形成される第３層間絶縁膜１３の開口Ｈ５は、開口Ｈ１１の一部を含み、且つ、画素電極８を露出しないように形成される。第１層間絶縁膜１１およびゲート絶縁膜３を貫通する開口Ｈ６は、開口Ｈ５内に露出した第２層間絶縁膜１２（開口Ｈ１１の内壁）をマスクとして自己整合的に形成されるので、その形状は開口Ｈ６と開口Ｈ１１の底部とが重複する領域の形状と相似になる。共通電極７は、その一部が開口Ｈ５および開口Ｈ６を介して共通配線７１に接続するように形成される。
【０１１５】
本変形例では、図３９のように、第３層間絶縁膜１３の開口Ｈ５は、その一部のみが第２層間絶縁膜１２の開口Ｈ１１の底部に包含される（つまり、開口Ｈ５は第２層間絶縁膜１２の開口Ｈ１１の底部の輪郭線を横切っている）。これにより、図４０のように、共通電極７を共通配線７１に接続させるためのコンタクトホールの内壁に第２層間絶縁膜１２が露出する構造となる。つまり、当該コンタクトホールの内壁において、第１層間絶縁膜１１と第３層間絶縁膜１３が接しない部分が形成される。その部分では、第３層間絶縁膜１３が庇形状になることが防止され、共通配線７１と共通電極７の接続不良の発生が防止されるので、歩留まりが向上する。
【０１１６】
＜実施の形態３＞
図４１および図４２は、実施の形態３に係るアレイ基板１１０の構成を示す図である。図４１はアレイ基板１１０における画素１１１の平面構成を示す図であり、図４２は、画素１１１の形成領域（画素領域）と、ソース配線５１の引き出し配線５５をゲート配線２１と同層の引き出し配線２５に接続させるための配線変換部５２の形成領域（配線変換領域）との断面構成を示す図である。図４２に示す画素領域の断面は、図４１に示すＢ１−Ｂ２線に沿った断面に相当する。なお、ゲート配線２１またはソース配線５１の端部に設けられる端子の形成領域（端子領域）の構成は実施の形態１と同様であるので、その図示ならびに説明は省略する。
【０１１７】
実施の形態２では、ドレイン電極６に対応する位置に設けられる共通電極７の開口Ｈ７と、共通配線７１に対応する位置に設けられる共通電極７の開口Ｈ３とは分離していたが、実施の形態３では、開口Ｈ３，Ｈ７を連結して一体的に形成する。すなわち、図４１および図４２のように、共通電極７にはドレイン電極６と共通配線７１に跨がるように開口Ｈ１２を設ける。開口Ｈ１２は開口Ｈ１１の底部を包含しており、開口Ｈ１２のドレイン電極６側の端部は開口Ｈ１１の外側に位置し、開口Ｈ１２の共通配線７１側の端部は開口Ｈ１１の内壁の傾斜面上に位置している。
【０１１８】
また、開口Ｈ１２内におけるドレイン電極６の近傍には、共通電極７と同じ第１透明導電膜で形成したパッド９が形成されている。このパッド９は、共通電極７とは分離した島状のパターンであり、共通電極７とは電気的に絶縁されている。
【０１１９】
共通電極７を覆う第３層間絶縁膜１３には、ドレイン電極６に対応する位置に配置された開口Ｈ８と、共通配線７１に対応する位置に配置された開口Ｈ５とが形成されている。開口Ｈ８は、開口Ｈ１１の底部の一部を包含し、パッド９の一部と重複するように形成される。開口Ｈ８と開口Ｈ１１の底部とパッド９の非形成領域とが重複する領域には、第１層間絶縁膜１１に、ドレイン電極６に達する開口Ｈ４が形成されている。開口Ｈ４の形状は、開口Ｈ８と開口Ｈ１１の底部とパッド９の非形成領域とが重複する領域の形状と相似になる。
【０１２０】
第３層間絶縁膜１３の開口Ｈ５は、開口Ｈ１１の底部の一部を包含しており、当該開口Ｈ５の端の一部は開口Ｈ１２の外側に位置している。そのため、開口Ｈ５内には、共通電極７における開口Ｈ１２の周囲の部分（開口Ｈ１１の内壁に形成された共通電極７の部分）が露出する。また、開口Ｈ５と開口Ｈ１１の底部とが重複する領域には、第１層間絶縁膜１１およびゲート絶縁膜３を貫通して共通配線７１に達する開口Ｈ６が形成されている。開口Ｈ６の形状は、開口Ｈ５と開口Ｈ１１の底部とが重複する領域の形状と相似になる。
【０１２１】
第３層間絶縁膜１３の上には、第２透明導電膜からなる画素電極８およびコンタクト電極７２が形成されている。画素電極８の一部は、開口Ｈ４を介してドレイン電極６に接続している。またコンタクト電極７２は、少なくとも開口Ｈ５内の一部に形成され、開口Ｈ６を介して共通配線７１と接続すると共に、開口Ｈ５内に露出した共通電極７にも接続している。つまり、コンタクト電極７２は、共通配線７１と共通電極７とを電気的に接続させている。
【０１２２】
一方、配線変換領域においては、ゲート配線２１と同層の引き出し配線２５上にゲート絶縁膜３が形成され、ゲート絶縁膜３上にソース配線５１と同層の引き出し配線５５が形成され、それらを覆うように第１層間絶縁膜１１が形成されている。配線変換領域では第２層間絶縁膜１２は除去されている。
【０１２３】
第１層間絶縁膜１１の上には共通電極７と同じ第１透明導電膜からなるパッド９１およびパッド９２が形成されている。パッド９１は、ゲート配線２１と同層の引き出し配線２５に対応する位置に形成され、当該引き出し配線２５の一部と重複する開口Ｈ１１１を有している。パッド９２は、ソース配線５１と同層の引き出し配線５５に対応する位置に形成され、当該引き出し配線５５と一部が重複する開口Ｈ１１２を有している。
【０１２４】
パッド９１，９２上には第３層間絶縁膜１３が形成されている。第３層間絶縁膜１３にはパッド９１の開口Ｈ１１１の少なくとも一部を包含する開口Ｈ１１３と、パッド９２の開口Ｈ１１２の少なくとも一部を包含する開口Ｈ１１４とが形成されている。開口Ｈ１１３はパッド９１の一部に重複するように配置されており、当該開口Ｈ１１３の内部にパッド９１の一部が露出される。開口Ｈ１１４はパッド９２の一部に重複するように配置されており、当該開口Ｈ１１４の内部にパッド９２の一部が露出される。
【０１２５】
開口Ｈ１１３と開口Ｈ１１１とが重複する領域には、第１層間絶縁膜１１およびゲート絶縁膜３を貫通して引き出し配線２５に達する開口Ｈ１０３が形成されている。また、開口Ｈ１１４と開口Ｈ１１２とが重複する領域には、第１層間絶縁膜１１を貫通して引き出し配線５５に達する開口Ｈ１０４が形成されている。開口Ｈ１０３の形状は、開口Ｈ１１３と開口Ｈ１１１とが重複する領域の形状と相似であり、開口Ｈ１０４の形状は、開口Ｈ１１４と開口Ｈ１１２とが重複する領域の形状と相似である。
【０１２６】
また、第３層間絶縁膜１３上には、開口Ｈ１０３，Ｈ１１１，Ｈ１１３を介して引き出し配線２５に接続するとともに、開口Ｈ１０４，Ｈ１１２，Ｈ１１４を介して引き出し配線５５に接続する接続パターン８６が、画素電極８と同じ第２透明導電膜を用いて形成されている。接続パターン８６は、開口Ｈ１０３に露出した引き出し配線２５と開口Ｈ１０４に露出した引き出し配線５５とに跨がるように形成され、引き出し配線２５と引き出し配線５５とを電気的に接続させている。
【０１２７】
実施の形態３に係るアレイ基板１１０では、各コンタクトホールの内壁において、第１層間絶縁膜１１と第３層間絶縁膜１３が接しない部分が形成される。例えば、ドレイン電極６と画素電極８とを接続するコンタクトホールの内壁には、第１層間絶縁膜１１と第３層間絶縁膜１３との間にパッド９が露出した部分が形成される。また、共通配線７１と共通電極７とを接続するコンタクトホールの内壁には、第１層間絶縁膜１１と第３層間絶縁膜１３との間に第２層間絶縁膜１２が露出した部分が形成される。
【０１２８】
配線変換領域においても、ゲート配線２１と同層の引き出し配線２５と接続パターン８６とを接続するコンタクトホールの内壁には、第１層間絶縁膜１１と第３層間絶縁膜１３との間にパッド９１が露出した部分が形成される。また、ソース配線５１と同層の引き出し配線５５と接続パターン８６とを接続するコンタクトホールの内壁には、第１層間絶縁膜１１と第３層間絶縁膜１３との間にパッド９２が露出した部分が形成される。
【０１２９】
これらの部分では、第３層間絶縁膜１３が庇形状になることが防止され、各コンタクトホール内において第２透明導電膜（画素電極８、コンタクト電極７２、接続パターン８６等）の段差被覆性が向上し、安定した電気的接続が得られるため歩留まりが向上する。
【０１３０】
実施の形態３に係る液晶表示装置１００の製造方法を説明する。まず、実施の形態２と同様の方法により、基板１上にＴＦＴ１０、第１層間絶縁膜１１および第２層間絶縁膜１２を形成し、第２層間絶縁膜１２に開口Ｈ１１を形成する。但し、実施の形態３では、開口Ｈ１１を形成するのと同時に、配線変換領域の第２層間絶縁膜１２を除去する（図４３）。ここまでで４回の写真製版工程が実施されている。
【０１３１】
次に、スパッタ法を用いて第１透明導電膜（例えば厚さ８０ｎｍのＩＺＯ）を成膜する。そして、５回目の写真製版工程によりレジストマスクを形成し、それをマスクにするエッチングにより第１透明導電膜をパターニングする。それにより、画素領域に共通電極７およびパッド９を、配線変換領域にパッド９１およびパッド９２を、それぞれ形成する。
【０１３２】
このエッチング工程では、共通電極７に、ドレイン電極６と共通配線７１とを跨ぐ開口Ｈ１２を形成する。また、パッド９１にはゲート配線２１と同層の引き出し配線２５と重複するように開口Ｈ１１１を形成し、パッド９２にはソース配線５１と同層の引き出し配線５５と重複するように開口Ｈ１１２を形成する。
【０１３３】
その後、レジストマスク２０１を剥離液により除去する（図４４）。この状態における画素領域の平面図を図４５に示す。ゲート配線２１およびソース配線５１は、共通電極７によって覆われる。開口Ｈ１２の内部には、開口Ｈ１１の底の第１層間絶縁膜１１が露出する。また、パッド９は、少なくともその一部が開口Ｈ１１内でドレイン電極６と重複するように形成される。
【０１３４】
次に、ＣＶＤ法を用いて第３層間絶縁膜１３（例えば厚さ２００ｎｍの窒化シリコン）を成膜する。そして、６回目の写真製版工程によりレジストマスク２０２を形成し、それをマスクにするドライエッチングにより第３層間絶縁膜１３をパターニングする（図４６）。
【０１３５】
このエッチング工程において、画素領域の第３層間絶縁膜１３には、ドレイン電極６に対応する位置に開口Ｈ８が形成され、ドレイン電極６に対応する位置に開口Ｈ５が形成される。開口Ｈ８が形成されると、開口Ｈ８内にパッド９の一部が露出するが、さらにエッチングを続けることで、そのパッド９がマスクとなって開口Ｈ８の底の第１層間絶縁膜１１が除去され、ドレイン電極６に達する開口Ｈ４が形成される。また、開口Ｈ５が形成されると、共通電極７および第２層間絶縁膜１２（開口Ｈ１２のコンタクト電極７２側の内壁）が露出するが、さらにエッチングを続けることで、その共通電極７および第２層間絶縁膜１２がマスクとなって開口Ｈ２の底の第１層間絶縁膜１１およびゲート絶縁膜３が除去され、共通配線７１に達する開口Ｈ６が形成される。
【０１３６】
また、配線変換領域の第３層間絶縁膜１３には、パッド９１の開口Ｈ１１１の少なくとも一部と重複する開口Ｈ１１３と、パッド９２の開口Ｈ１１２の少なくとも一部と重複する開口Ｈ１１４とが形成される。開口Ｈ１１３が形成されると、開口Ｈ１１３内にパッド９１の一部が露出するが、さらにエッチングを続けることで、そのパッド９１がマスクとなって開口Ｈ１１１の底の第１層間絶縁膜１１およびゲート絶縁膜３が除去され、ゲート配線２１と同層の引き出し配線２５に達する開口Ｈ１０３が形成される。また、開口Ｈ１１４が形成されると、開口Ｈ１１４内にパッド９２の一部が露出するが、さらにエッチングを続けることで、そのパッド９２がマスクとなって開口Ｈ１１２の底の第１層間絶縁膜１１が除去され、ソース配線５１と同層の引き出し配線５５に達する開口Ｈ１０４が形成される。
【０１３７】
その後、レジストマスク２０２を剥離液により除去する。この状態における画素領域の平面図を図４７に示す。開口Ｈ８内には、開口Ｈ４の底のドレイン電極６が露出する。開口Ｈ５内には、開口Ｈ１１の内壁の共通電極７と開口Ｈ６の底の共通配線７１とが露出する。
【０１３８】
そして、実施の形態１で図１６を用いて説明した工程と同様の方法により、第２透明導電膜を成膜する。そして、７回目の写真製版工程によりレジストマスクを形成し、それをマスクにするエッチングにより第２透明導電膜をパターニングする。これにより、画素領域に画素電極８およびコンタクト電極７２が形成され、配線変換領域に接続パターン８６が形成される。画素電極８は、第３層間絶縁膜１３および第１層間絶縁膜１１を貫通する開口Ｈ４を介してＴＦＴ１０のドレイン電極６に接続される。コンタクト電極７２は、開口Ｈ５の少なくとも一部に形成され、開口Ｈ５内に露出した共通電極７と共通配線７１との間を電気的に接続させる。接続パターン８６は、開口Ｈ１０３に露出した引き出し配線２５と開口Ｈ１０４に露出した引き出し配線５５とに跨がるように形成され、引き出し配線２５と引き出し配線５５とを電気的に接続させる。
【０１３９】
その後、レジストマスクを剥離液により除去すると、図４１および図４２に示した構成が得られる。
【０１４０】
実施の形態３では、各コンタクトホールの内壁の少なくとも一部において、第１層間絶縁膜１１と第３層間絶縁膜１３との間に第１透明導電膜からなるパッドが露出した構成となる。これにより、有機樹脂膜等の塗布型絶縁膜からなる第２層間絶縁膜１２上に成膜した第３層間絶縁膜１３の膜質が製造プロセスにより変化しても、コンタクトホールの内壁において第３層間絶縁膜１３が庇形状とならない領域を確保できる。よって、構造に制限されない第３層間絶縁膜１３の成膜プロセスを構築することができる。
【０１４１】
また、図４１の平面図では、ＴＦＴ１０のチャネル領域（半導体膜４におけるソース電極５とドレイン電極６の間の部分）が共通電極７で覆われない構成としたが、チャネル領域上方を共通電極７で覆うようにしてもよい。
【０１４２】
画素領域に形成するパッド９の配置に関して、図４１の平面図では、パッド９が、第２層間絶縁膜１２の開口Ｈ１１の１辺に跨がり、且つ、第３層間絶縁膜１３の開口Ｈ８の２辺に跨がる例を示したが、パッド９は第３層間絶縁膜１３の開口Ｈ８に一部が包含されるように配置されればよく、その配置は図４１の例に限られない。例えば、図４８のようにパッド９が開口Ｈ１１の底部の対向する２辺に跨がる構成や、図４９のようにパッド９の全体が開口Ｈ１１の底部に包含される構成、図５０のようにパッド９が開口Ｈ１１の底部の隣接する２辺に跨がる構成でもよい。これらのどの構成でも、第１層間絶縁膜１１の開口Ｈ４の端部にパッド９が露出する構成となるので、実施の形態３の効果が得られる。なお、図４８〜図５０は、第３層間絶縁膜１３に開口Ｈ８および開口Ｈ５を形成してレジストマスク２０２を除去した直後の状態（図４７に対応）を示している。
【０１４３】
また、パッド９が、第３層間絶縁膜１３の開口Ｈ８に一部が包含されるように配置され、第１層間絶縁膜１１の開口Ｈ４の端部にパッド９が露出するのであれば、第２層間絶縁膜１２の開口Ｈ１１は、実施の形態１のように、ドレイン電極６に対応する位置に配置される開口Ｈ１と、共通配線７１に対応する位置に配置される開口Ｈ２とに分離してもよい。
【０１４４】
さらに、共通配線７１は、共通電極７と同じ第１透明導電膜を用いて形成してもよいし、第２層間絶縁膜１２よりも上層に第３導電膜（不図示）を用いて形成してもよい。第２層間絶縁膜１２よりも上層に、第３導電膜からなる共通配線７１を配設する場合、パッド９，９１，９２は、第１透明導電膜ではなく第３導電膜で形成してもよいし、第３導電膜と第１透明導電膜との２層構造としてもよい。すなわち、パッド９，９１，９２は、第２層間絶縁膜１２と第３層間絶縁膜１３との間の１層以上の導電膜で形成されていればよい。
【０１４５】
［第１の変形例］
図４１および図４２では、ドレイン電極６上に形成する第３層間絶縁膜１３の開口Ｈ８を、第２層間絶縁膜１２の開口Ｈ１１の底部に包含されるように配置したが、図５１および図５２に示すように、開口Ｈ８の一部のみが開口Ｈ１１に包含される（開口Ｈ８が開口Ｈ１１の底部の辺を横切る）ように配置してもよい。
【０１４６】
この場合、ドレイン電極６と画素電極８とを接続するためのコンタクトホールの内壁に、第１層間絶縁膜１１と第３層間絶縁膜１３との間に第２層間絶縁膜１２が露出した構造（図４に示す開口Ｈ１の内壁と同様の構造）が形成される。また、開口Ｈ１１内には、第１層間絶縁膜１１と第３層間絶縁膜１３との間にパッド９が露出した構造も形成される。つまり、当該コンタクトホールが、実施の形態１と実施の形態３の両方の特徴を有することになり、ドレイン電極６と画素電極８との電気的接続をさらに安定させることができる。
【０１４７】
図５１および図５２の構成は、上で説明した実施の形態３のアレイ基板１１０の製造方法と同様の手法で形成可能である。すなわち、図４６および図４７を用いて説明した工程において、図５３および図５４に示すように、第３層間絶縁膜１３の開口Ｈ８の端の一部を第２層間絶縁膜１２の開口Ｈ１１の底部の外側に配置して、開口Ｈ８の一部のみが開口Ｈ１１の底部に包含されるようにすればよい。第１層間絶縁膜１１の開口Ｈ４は、開口Ｈ８を形成するエッチングの際に、開口Ｈ８内に露出した第２層間絶縁膜１２（開口Ｈ１１の内壁）およびパッド９がマスクとなって自己整合的に形成される。よって、開口Ｈ４の形状は、開口Ｈ８とパッド９の非形成領域と開口Ｈ１１の底部とが重複する領域の形状と相似になる。
【０１４８】
［第２の変形例］
ここでは、配線変換部５２に配設する第１透明導電膜からなるパッドの変形例を示す。図４２では、配線変換部５２に、開口Ｈ１１１を有するパッド９１と開口Ｈ１１２を有するパッド９２とを配設した構成を示したが、パッド９１およびパッド９２はそれぞれ第３層間絶縁膜１３に形成する開口Ｈ１１３および開口Ｈ１１４と一部が重複するように配置されればよく、それらの位置および形状は図４２の構成に限られない。例えば図５５のように、開口を有しないパッド９１およびパッド９２を、それぞれ開口Ｈ１１３および開口Ｈ１１４と一部が重複するように配設してもよい。
【０１４９】
また、パッド９１とパッド９２との間は電気的に絶縁される必要はないため、両者を一体化したパッド９３に置き換えてもよい。図５６は、図４２に示したパッド９１，９２を一体化したパッド９３を用いた例であり、１つのパッド９３に開口Ｈ１１１および開口Ｈ１１２が形成されている。図５７は、図５５に示したパッド９１，９２を一体化したパッド９３を用いた例であり、開口を形成しない１つのパッド９３を、開口Ｈ１１３および開口Ｈ１１４の両方と重複するように配設している。
【０１５０】
図４６を用いて説明したように、第１層間絶縁膜１１およびゲート絶縁膜３に開口Ｈ１０３，Ｈ１０４を形成する際、パッド９１，９２は、エッチングマスクとして機能する。そのため、パッド９１，９２を一体化したパッド９３を、引き出し配線２５と引き出し配線５５に跨がるように配設した場合、パッド９３の上には図４６に示したレジストマスク２０２を形成する必要はない。パッド９３の上にレジストマスク２０２を形成しない場合、パッド９３の上の第３層間絶縁膜１３が除去されるため、図５８のように、第３層間絶縁膜１３には、図４６の開口Ｈ１１３，Ｈ１１４を繋げた開口Ｈ１１５が形成される。開口Ｈ１１５は、引き出し配線２５と引き出し配線２５に跨がるように形成され、その内部では接続パターン８６がパッド９３の上に直接形成される。
【０１５１】
さらに、図５９のように、配線変換領域に第２層間絶縁膜１２を残存させ、第２層間絶縁膜１２に設けた開口Ｈ１１６内に、図５８の配線変換部５２を形成してもよい。この場合、引き出し配線２５，５５に達する開口Ｈ１０３，Ｈ１０４は、開口Ｈ１１５と開口Ｈ１１６の底部とパッド９３の非形成領域とが重複する領域に形成される。このとき、図５９のように、開口Ｈ１１５の一部のみが開口Ｈ１１６の底部に包含されるようにし、接続パターン８６と引き出し配線２５，５５とを接続させるコンタクトホールの内壁に第２層間絶縁膜１２を露出させるとよい。第２層間絶縁膜１２が露出した部分では、第１層間絶縁膜１１と第３層間絶縁膜１３が接しないため、第３層間絶縁膜１３が庇形状になることが防止され、接続パターン８６と引き出し配線２５，５５との接続不良の発生を防止できる。
【０１５２】
なお、図５５および図５７〜図５９では、配線変換部５２が接続する２つの引き出し配線２５，５５の間の領域に第１透明導電膜からなるパッドを配置した例を示したが、当該パッドは開口Ｈ１０３および開口Ｈ１０４に沿って配置されていれば、その位置は任意でよい。
【０１５３】
［第３の変形例］
第１透明導電膜からなるパッド９は、図４１および図４２に対して共通電極７と画素電極８の上下関係を逆にした構成にも適用できる。図６０および図６１は、第１透明導電膜からなる画素電極８を第２層間絶縁膜１２上に配設し、その上方に第２透明導電膜からなる共通電極７を配設した構成のアレイ基板１１０に、第１透明導電膜からなるパッド９を適用した場合の構成例を示している。
【０１５４】
なお、図４１および図４２においては第１透明導電膜に第２層間絶縁膜１２の開口Ｈ１１を包含する開口Ｈ１２を形成し、その開口Ｈ１２内にパッド９を配置した例を示したが、図６０および図６１では、第１透明導電膜に開口Ｈ１１の一部を包含する開口Ｈ７をドレイン電極６に対応する位置に設け、パッド９はその開口Ｈ７の外側に配置している。具体的には、パッド９は、共通配線７１に対応する位置に設けられる第３層間絶縁膜１３の開口Ｈ５に一部が含まれるように配設される。なお、パッド９は、画素電極８とは電気的に絶縁されている。
【０１５５】
この場合、実施の形態２の変形例（図３９および図４０）と同様に、第２層間絶縁膜１１の開口Ｈ１１内のドレイン電極６側の内壁に、画素電極８の一部を形成する。そして、第２透明導電膜からなるコンタクト電極７２を、開口Ｈ１１の内壁の画素電極８に接続させると共に、開口Ｈ１１の底に形成された第１層間絶縁膜１１の開口Ｈ４を介してドレイン電極６に接続させる。それにより、ドレイン電極６と画素電極８とが電気的に接続される。
【０１５６】
また、共通電極７は、開口Ｈ１１の底に形成された第１層間絶縁膜１１の開口Ｈ６を介して共通配線７１に接続させる。図６０および図６１の例では、第３層間絶縁膜１３の開口Ｈ５を、第２層間絶縁膜１２の開口Ｈ１１の底部に包含されるように配置しており、開口Ｈ６は、第３層間絶縁膜１３の開口Ｈ５とパッド９の非形成領域とが重複する領域に形成される。つまり、開口Ｈ６の形状は、開口Ｈ５とパッド９の非形成領域とが重複する領域の形状と相似になる。
【０１５７】
この構成は、図３９および図４０に対し、第１透明導電膜からなるパッド９を、その後に形成する第３層間絶縁膜１３の開口Ｈ５と一部が重複するように形成すると共に、開口Ｈ５を開口Ｈ１１の底部に含ませるように配置することにより実現される。
【０１５８】
なお、図６０および図６１では、共通配線７１に共通電極７を接続させるためのコンタクトホールの内壁に第２層間絶縁膜１２が露出しない（第３層間絶縁膜１３の開口Ｈ５が開口Ｈ１１の底部に包含される）例を示したが、図３９および図４０と同様に、当該コンタクトホールの内壁に第２層間絶縁膜１２を露出させてもよい。
【０１５９】
すなわち、図６２および図６３のように、第３層間絶縁膜１３の開口Ｈ５の端の一部を、第２層間絶縁膜１２の開口Ｈ１１の底部の外側に配置して、開口Ｈ５の一部のみが開口Ｈ１１の底部に包含されるようにする。それにより、開口Ｈ５内に第２層間絶縁膜１２が露出するようになる。また、この場合も、開口Ｈ５はパッド９の一部と重複するように形成する。
【０１６０】
第３層間絶縁膜１３およびゲート絶縁膜３を貫通する開口Ｈ６は、開口Ｈ５を形成するエッチングの際に、開口Ｈ５内に露出したパッド９と第２層間絶縁膜１２（開口Ｈ１１の内壁）をマスクとして自己整合的に形成される。つまり、開口Ｈ６は、開口Ｈ５とパッド９の非形成領域と開口Ｈ１１の底部とが重複する領域に形成される。よって、開口Ｈ６の形状は、開口Ｈ５とパッド９の非形成領域と開口Ｈ１１の底部とが重複する領域の形状と相似になる。
【０１６１】
図６２および図６３の構成では、共通配線７１と共通電極７とを接続させるためのコンタクトホールの内壁にパッド９と第２層間絶縁膜１２が露出するため、当該コンタクトホールが実施の形態１と実施の形態３の両方の特徴を有することになり、共通配線７１と共通電極７との電気的接続をさらに安定させることができる。
【０１６２】
図６０および図６２の平面図では、ＴＦＴ１０のチャネル領域（半導体膜４におけるソース電極５とドレイン電極６の間の部分）が共通電極７で覆われない構造としたが、チャネル領域上方を共通電極７で覆うようにしてもよい。
【０１６３】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【０１６４】
１  基板、２  ゲート電極、３  ゲート絶縁膜、４  半導体膜、５  ソース電極、６  ドレイン電極、７  共通電極、８  画素電極、９，９１〜９３  パッド、１０  ＴＦＴ、１１  第１層間絶縁膜、１２  第２層間絶縁膜、１３  第３層間絶縁膜、２１  ゲート配線、２５  ゲート配線と同層の引き出し配線、５１  ソース配線、５２  配線変換部、５５  ソース配線と同層の引き出し配線、７０  第１透明導電膜、７１  共通配線、７２  コンタクト電極、８０  第２透明導電膜、８５  端子パッド、８６  接続パターン、Ｈ１〜Ｈ８，Ｈ１１，Ｈ１２，Ｈ１００〜Ｈ１０６，Ｈ１１１〜Ｈ１１６  開口、１００  液晶表示装置、１１０  アレイ基板、１１１  画素、１１５  表示領域、１１６  額縁領域、１２０  対向基板、１２１  カラーフィルタ、１２２  ブラックマトリクス、１３０  液晶層、１３１，１３２  配向膜、１４１，１４２  光学フィルム、１４５  バックライトユニット、２０１，２０２  レジストマスク。
【図１】
2015060029.tif 000003
【図２】
2015060029.tif 000004
【図３】
2015060029.tif 000005
【図４】
2015060029.tif 000006
【図５】
2015060029.tif 000007
【図６】
2015060029.tif 000008
【図７】
2015060029.tif 000009
【図８】
2015060029.tif 000010
【図９】
2015060029.tif 000011
【図１０】
2015060029.tif 000012
【図１１】
2015060029.tif 000013
【図１２】
2015060029.tif 000014
【図１３】
2015060029.tif 000015
【図１４】
2015060029.tif 000016
【図１５】
2015060029.tif 000017
【図１６】
2015060029.tif 000018
【図１７】
2015060029.tif 000019
【図１８】
2015060029.tif 000020
【図１９】
2015060029.tif 000021
【図２０】
2015060029.tif 000022
【図２１】
2015060029.tif 000023
【図２２】
2015060029.tif 000024
【図２３】
2015060029.tif 000025
【図２４】
2015060029.tif 000026
【図２５】
2015060029.tif 000027
【図２６】
2015060029.tif 000028
【図２７】
2015060029.tif 000029
【図２８】
2015060029.tif 000030
【図２９】
2015060029.tif 000031
【図３０】
2015060029.tif 000032
【図３１】
2015060029.tif 000033
【図３２】
2015060029.tif 000034
【図３３】
2015060029.tif 000035
【図３４】
2015060029.tif 000036
【図３５】
2015060029.tif 000037
【図３６】
2015060029.tif 000038
【図３７】
2015060029.tif 000039
【図３８】
2015060029.tif 000040
【図３９】
2015060029.tif 000041
【図４０】
2015060029.tif 000042
【図４１】
2015060029.tif 000043
【図４２】
2015060029.tif 000044
【図４３】
2015060029.tif 000045
【図４４】
2015060029.tif 000046
【図４５】
2015060029.tif 000047
【図４６】
2015060029.tif 000048
【図４７】
2015060029.tif 000049
【図４８】
2015060029.tif 000050
【図４９】
2015060029.tif 000051
【図５０】
2015060029.tif 000052
【図５１】
2015060029.tif 000053
【図５２】
2015060029.tif 000054
【図５３】
2015060029.tif 000055
【図５４】
2015060029.tif 000056
【図５５】
2015060029.tif 000057
【図５６】
2015060029.tif 000058
【図５７】
2015060029.tif 000059
【図５８】
2015060029.tif 000060
【図５９】
2015060029.tif 000061
【図６０】
2015060029.tif 000062
【図６１】
2015060029.tif 000063
【図６２】
2015060029.tif 000064
【図６３】
2015060029.tif 000065