(57)【要約】      （修正有）【課題】実装性を向上させた半導体フラットパッケージを提供する。【解決手段】封止樹脂層１９から露出するリードの端面３１はメッキ層６に覆われ、前記メッキ層６の側端面と封止樹脂層１９の側端面は同一面上とする。半導体フラットパッケージのリード切断部に半田濡れ性の良い材料を形成して、回路基板とのはんだ接続強度を向上させるとともに、半導体パッケージのリード切断部から半田フィレットを形成し、実装後の半田自動外観検査の適応を可能とする。【選択図】図１
2015060917.tif 000002
【特許請求の範囲】
【請求項１】
アイランドに搭載された半導体チップと、
前記半導体チップを覆う封止樹脂と、
前記封止樹脂に部分的に覆われ前記半導体チップと電気的に接続されたリードと、
を有する半導体装置であって、
前記封止樹脂から露出する前記リードの端面はメッキ層に覆われており、
前記メッキ層の側端面と封止樹脂の側端面は同一面上にあることを特徴とする半導体装置。
【請求項２】
前記リードの底面にも前記メッキ層が設けられており、前記アイランド下面にスタンドオフを設けていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記半導体チップ表面には、突起電極が設けられており、前記半導体チップと前記封止樹脂から露出する前記リードとは前記突起電極を介して電気的に接続されていることを特徴とする請求項１または請求項２記載の半導体装置。
【請求項４】
導電性ベース板上に所定のパターニングをした第一レジストパターンを形成する工程と、
前記第一レジストパターンが形成されていない前記導電性ベース板の開口面に電解メッキ法にて第一メッキ層を析出させ、アイランドおよびリードを形成する工程と、
前記第一レジストパターンおよび第一メッキ層の表面にフォトレジストを塗布する工程と、
前記第一レジストパターン及び前記フォトレジストの一部を除去して、前記リードの端面に空隙を有する第二レジストパターンを形成する工程と、
前記空隙に第二メッキ層を析出させ、前記リード端面のメッキ層とする工程と、
前記第二レジストパターンを除去する工程と、前記アイランドに半導体チップを搭載し、前記半導体チップと前記リードとをワイヤで接続する工程と、
前記導電性ベース板上の前記半導体チップと前記ワイヤと前記リード前記第二メッキ層を絶縁性の封止樹脂で覆う工程と、
前記封止樹脂と前記アイランドと前記リードと前記第二メッキ層から前記導電性ベース板を剥離する工程と、
前記封止樹脂および前記第二メッキ層の中央部を切断して、半導体装置に個片化する工程と、
からなる半導体装置の製造方法。
【請求項５】
前記導電性ベース板を剥離する工程と半導体装置に個片化する工程の間に、前記リードの底面に第三メッキ層を形成する工程を設けることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記第二レジストパターンを形成する工程は、薬液によるエッチング法を用いることを特徴とする請求項４または請求項５記載の半導体装置の製造方法。
【請求項７】
前記第二レジストパターンを形成する工程は、レーザ法を用いることを特徴とする請求項４または請求項５記載の半導体装置の製造方法。
【請求項８】
導電性ベース板上に所定のパターニングをした第一レジストパターンを形成する工程と、
前記第一レジストパターンが形成されていない前記導電性ベース板の開口面に電解メッキ法にて第一メッキ層を析出させ、リードを形成する工程と、
前記リード間を埋めるように絶縁性の第一の封止樹脂を設ける工程と、
前記第一の封止樹脂と前記第一メッキ層から前記導電性ベース板を剥離する工程と、
前記第一の封止樹脂と前記第一メッキ層からなる部材の両面にフォトレジストを形成し、前記第一メッキ層上の片側の第一面のフォトレジストを除去してフォトレジスト除去部を形成する工程と、
前記第一メッキ層の端面が露出するように前記フォトレジストと前記第一の封止樹脂を部分的に取り除いて空隙を形成する工程と、
前記空隙と前記フォトレジスト除去部に第二メッキ層を析出させ、前記リード端面のメッキ層とする工程と、
前記フォトレジストの残部を除去する工程と、
前記第一の封止樹脂と前記第一メッキ層及び第二メッキ層からなる部材を表裏反転させ、アイランド部となる前記第一の樹脂表面に半導体チップを搭載し、前記半導体チップと前記リードとをワイヤで接続する工程と、
前記第一の封止樹脂上の前記半導体チップと前記ワイヤと前記リード前記第二メッキ層を絶縁性の第二の封止樹脂で覆う工程と、
前記第二の封止樹脂および前記第二メッキ層の中央部を切断して、半導体装置に個片化する工程と、
からなる半導体装置の製造方法。
【請求項９】
前記空隙を形成する工程は、レーザ法を用いることを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
前記空隙を形成する工程は、金型パンチ法を用いることを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１１】
前記空隙を形成する工程は、ダイシング法を用いることを特徴とする請求項８記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、樹脂封止型の半導体装置であり、リードがフラットで半導体パッケージの底面とリード底面が同一面にある、いわゆるフラットパッケージの半導体装置に関する。
【背景技術】
【０００２】
携帯機器をはじめとして、各種の電子機器は薄型化・小型化・軽量化が進んでいる。それらの電子機器に実装される半導体パッケージにおいても薄型・小型が要求されている。半導体パッケージを薄く、小さくするには、従来のガルウィングタイプの半導体パッケージでは対応出来ないため、リードがフラットで半導体パッケージの底面とリード底面が同一面にある、いわゆるフラットパッケージが有効である。
【０００３】
フラットパッケージでは、パッケージの裏面（回路基板に実装する面）から回路基板と接続するためのリードを露出させている。また、半導体チップを搭載する部分であるアイランドは一般的にリードフレームやメッキ層などからなり、パッケージの裏面から露出させているものと、露出していないものがある。更には、アイランドを形成しないで、封止樹脂に直接半導体チップを搭載しているものもある。フラットパッケージを回路基板へ半田付け実装する際には、アウターリード底面と回路基板のパターンを半田で接合する。
【０００４】
従来のフラットパッケージの製造方法について図を用いて説明する。
図１０は、従来の半導体パッケージの製造方法を説明するための工程に沿った断面図である。図１０（ａ）は、導電性ベース板３上にフォトレジスト２を塗布し、パターニングし、フォトレジストの開口部にメッキ層１を形成して半導体パッケージの電極を形成している。メッキ層１は三層から形成されていることが多く、導電性ベース板３上に金メッキまたは銀メッキがされ、その上にニッケルメッキや銅メッキがされ、更にその上に金メッキまたは銀メッキがされている。図１０（ｂ）は、フォトレジスト２を除去したところである。図１０（ｃ）は、メッキ層１からなるアイランド３６上に半導体チップ７をダイボンディングし、同じくメッキ層１からなるアウターリード３０へワイヤ８を電気的に接続している。図１０（ｄ）は、半導体チップ７やワイヤ８などを保護するために封止樹脂９を形成したところである。図１０（ｅ）は、導電性ベース板（３）を除去したところである。図１０（ｆ）は、個々の半導体パッケージに分割するためのダイシングブレード１０によるダイシングを示している。ダイシングは、メッキ層１からなるアウターリード３０を切断する。図１０（ｇ）は、最終的な半導体パッケージの断面を示している。アウターリード３０の端面３１が露出している。
【０００５】
ダイシングの工程においてはメッキ層１からなるアウターリード３０を切断しているので、その切断面である端面３１にはニッケルや銅が露出している。図１１は、従来の製造方法で製作した半導体パッケージを回路基板へ半田接合した状態を示す断面図である。アウターリード３０の底面３２は金メッキ層や銀メッキ層が露出しているので、半田濡れ性が良く、半田との良好な接合状態が得られる。（例えば、特許文献１参照）
また、従来のガルウィング型半導体パッケージにおけるアウターリードの切断面に対して半田付け性が良好な素材を付けようとする技術が特許文献２、３に記されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−９１９６号公報
【特許文献２】特開平８−２１３５４０号公報
【特許文献３】特開平７−０３００４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述したように、電子機器の薄型化・小型化・軽量化に伴い、パッケージされた半導体装置においてはフラットタイプが増えて来ている。
【０００８】
しかしながら、図１１に示す構造では、アウターリード３０の端面３１はメッキ層１の主な材料であるニッケルや銅が露出しているので、半田の濡れ性が悪く、半田との接合が困難である。従って、図１１に示したように端面３１からの良好な半田フィレットは得られないため回路基板との接合において十分な接合面積が得られず、接合強度が弱いという問題を有する。また、回路基板への半田接合後に行う画像検査による自動外観検査は、フィレットの形状を観察してアウターリード３０と半田１１の接続状態を合否判定するが、半田フィレットアウターリード３０の端面３１が接合していないため、フィレットを観察しただけでは合否判定が出来ず、フラットパッケージには自動外観検査を適用出来ないという問題もある。
【０００９】
本発明は、このような従来のフラットパッケージが有していた問題を解決しようとするものであり、半田接合部では良好なフィレットを形成し、回路基板とは高い接合強度を有し、自動外観検査にも対応出来るパッケージされた半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００１０】
上記課題解決のために下記手段を用いた。
まず、アイランドに搭載された半導体チップと、前記半導体チップを覆う封止樹脂と、前記封止樹脂に部分的に覆われ前記半導体チップと電気的に接続するリードと、を有する半導体装置であって、前記封止樹脂から露出する前記リードの端面はメッキ層に覆われ、前記メッキ層の側端面と封止樹脂の側端面は同一面上にあることを特徴とする半導体装置とした。
【００１１】
また、導電性ベース板上に所定のパターニングをした第一レジストパターンを形成する工程と、前記第一レジストパターンを除く前記導電性ベース板（３）の開口面に電解メッキ法にて第一メッキ層を析出させ、アイランドおよびリードを形成する工程と、前記第一レジストパターンおよび第一メッキ層の表面にフォトレジストを塗布する工程と、前記第一レジストパターン及び前記フォトレジストの一部を除去して、前記リードの端面に空隙を有する第二レジストパターンを形成する工程と、前記空隙に第二メッキ層を析出させ、前記リード（端面のメッキ層とする工程と、前記第二レジストパターンを除去する工程と、前記アイランドに半導体チップを搭載し、前記半導体チップと前記リードとをワイヤで接続する工程と、前記導電性ベース板上の前記半導体チップと前記ワイヤと前記リード前記第二メッキ層を絶縁性の封止樹脂で覆う工程と、前記封止樹脂と前記アイランドと前記リードと前記第二メッキ層から前記導電性ベース板を剥離する工程と、前記封止樹脂および前記第二メッキ層の中央部を切断して、半導体装置に個片化する工程と、からなる半導体装置の製造方法とした。
【００１２】
また、導電性ベース板上に所定のパターニングをした第一レジストパターンを形成する工程と、前記第一レジストパターンを除く前記導電性ベース板の開口面に電解メッキ法にて第一メッキ層を析出させ、リードを形成する工程と、前記リード間を埋めるように絶縁性の第一の封止樹脂を設ける工程と、前記第一の封止樹脂と前記第一メッキ層から前記導電性ベース板を剥離する工程と、前記第一の封止樹脂と前記第一メッキ層からなる部材の両面にフォトレジストを形成し、前記第一メッキ層上の片側の第一面のフォトレジストを除去してフォトレジスト除去部を形成する工程と、前記第一メッキ層の端面が露出するように前記フォトレジストと前記第一の封止樹脂を部分的に取り除いて空隙を形成する工程と、前記空隙と前記フォトレジスト除去部に第二メッキ層を析出させ、前記リード端面のメッキ層とする工程と、前記フォトレジストの残部を除去する工程と、前記第一の封止樹脂と前記第一メッキ層及び第二メッキ層からなる部材を表裏反転させ、アイランド部となる前記第一の樹脂表面に半導体チップを搭載し、前記半導体チップと前記リードとをワイヤで接続する工程と、前記第一の封止樹脂上の前記半導体チップと前記ワイヤと前記リード前記第二メッキ層を絶縁性の第二の封止樹脂で覆う工程と、前記第二の封止樹脂および前記第二メッキ層の中央部を切断して、半導体装置に個片化する工程と、からなる半導体装置の製造方法とした。
【発明の効果】
【００１３】
上記手段を用いることで、半導体パッケージを回路基板に実装した時に、フラットパッケージのアウターリード端面に良好な半田フィレットが形成出来、回路基板との接合強度が向上する。また、半田フィレットの観察による自動外観検査によっても回路基板との接合の合否判定を実施することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明による半導体装置の第一実施例を示す断面図である。
【図２】本発明による半導体装置の第一実施例の製造工程を示す断面図である。
【図３】本発明による半導体装置の第二実施例の製造工程を示す断面図である。
【図４】本発明による半導体装置の第三実施例の製造工程を示す断面図である。
【図５】本発明による半導体装置の第三実施例の製造工程を示す上面図である。
【図６】図５に続く、本発明による半導体装置の第三実施例の製造工程を示す上面図である。
【図７】本発明の第一実施例による半導体装置を回路基板に実装した状態を示した断面図である
【図８】本発明の第二実施例による半導体装置を回路基板に実装した状態を示した断面図である。
【図９】本発明の第二実施例による半導体装置を回路基板に実装した状態を示した断面図である。
【図１０】従来の半導体装置の製造工程の例を示す断面図である。
【図１１】従来の半導体装置を回路基板に実装した状態を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の実施例を詳細に説明する。
図１は本発明の第一の実施例に係る半導体装置の断面図である。
本発明による半導体装置の構成は、半導体チップ７とアウターリード３０を電気的に接続するワイヤ８と、半導体チップ７を搭載するアイランド部封止樹脂３７、アウターリードの端面３１を覆うように形成したメッキ層６、及び半導体装置全体を保護する封止樹脂１９からなる。
【００１６】
本発明の特徴としては、アウターリード３０の端面３１に接してメッキ層６を形成しており、そのメッキ層６は半導体装置の略外形寸法よりはみ出ることがない。すなわち、メッキ層６の側端面と封止樹脂１９の側端面は同一面上にある。
【００１７】
また、図１にはアウターリードの底面３２にもアウターリード底面にメッキ層２６を後から形成して、アイランド下面にスタンドオフを形成している。ただし、このアウターリード底面に後付けしたメッキ層２６は必須ではない。予めアウターリード３０を形成する段階で複数のメッキ層を形成し、半田と接するリード底面３２に金などの半田濡れ性が良好なメッキ層を形成しておけば、それだけで回路基板との半田付けは可能である。この場合、後からメッキ層２６を形成する必要は無い。
【００１８】
図２は、本発明の第一の実施例に係る半導体装置の製造工程を断面図で示して説明するである。
図２（ａ）〜図２（ｄ）までは公知の技術を利用しており、第一の実施例に係る半導体装置の製造方法の特徴は図２（ｅ）〜図２（ｌ）に示している。
【００１９】
図２（ａ）は、導電性ベース板３上にフォトレジスト２をパターニングし、当該フォトレジスト２の開口部にメッキ層１を析出させた図である。メッキ層１は、導電性ベース板３と接する面に直接ニッケルメッキや銅メッキを行い、その上に金メッキや銀メッキを行う二層構造をしている。または、導電性ベース板３上に半田濡れ性の良い金メッキや銀メッキなどをメッキしておき、その上にニッケルメッキや銅メッキを析出させ、更にその上に金メッキや銀メッキなどを行って三層構造としても良い。
【００２０】
図２（ｂ）は、フォトレジスト２を除去した図である。図２（ｃ）は、導電性ベース板３上にメッキ層１を形成した部品に樹脂封止を行い、封止樹脂層９を形成したところで、封止樹脂層９はメッキ層１の空隙に充填されている。図２（ｄ）は、下面の導電性ベース板３を除去したところである。
【００２１】
図２（ｅ）は、封止樹脂層９とメッキ層１が一体になった部品の表裏にフォトレジスト１４を塗布し、メッキ層１の上の片側表面のフォトレジストを取り除いたところで、フォトレジスト除去部を符号１６で示している。図２（ｆ）は、メッキ層（１）の端面が露出するようにフォトレジスト１４と封止樹脂層９を部分的に取り除いて空隙５を形成したところである。
【００２２】
この工程のフォトレジスト１４と封止樹脂層９を取り除く方法としては、レーザ照射、金型を用いたパンチ、ダイシングなどが適用できる。図２（ｇ）は、前の工程で形成した空隙５にメッキ処理でメッキ層６を形成したところである。ここで行うメッキ処理は、半田付け性に良好な錫系のメッキや金メッキなどを適用できる。
【００２３】
図２（ｈ）は、フォトレジスト１４を除去したところである。図２（ｉ）は、前の工程までに出来た部品を表裏（上下）反転し、封止樹脂層９上に半導体チップ７をダイボンディングし、更に半導体チップ７とメッキ層１からなるアウターリード３０をワイヤ８で電気的に接続したところである。ダイボンディング工程では、絶縁ペーストや導電性ペーストを用いて半導体チップを接着させることができる。
【００２４】
図２（ｊ）は、半導体チップ７やワイヤ８を保護するために封止樹脂層１９で覆ったところである。図２（ｋ）は、ダイシングブレード１０によるダイシングなどで個々の半導体パッケージに個片化する工程であるが、メッキ層６の中央部を切断し,アウターリード３０の端面３１にメッキ層６を残すことが重要になる。図２（ｌ）は、最終的に個々の半導体パッケージに分割されたところである。この様な工程を経て、図１に示した半導体装置が完成する。
【００２５】
図３は、本発明の製造方法を示す第二の実施例である。
図３（ａ）は、導電性ベース板３上にフォトレジスト２をパターニングし、その開口部にメッキ層１を形成している。メッキ層１は、導電性ベース板３上に半田濡れ性が良好な金メッキや銀メッキを行い、その上に半導体パッケージの電極の中心材料になるニッケルメッキや銅メッキを行い、更にその上に良好なワイヤーボンディングが出来るように金や銀メッキがされていることが多い。つまり、導電性ベース板３に第一のメッキ層として金メッキがされ、その上にニッケルや銅メッキがされ、最上面に金や銀メッキがされている三層構造になっている。
【００２６】
図３（ｂ）では、前の工程で導電性ベース板３上に形成したメッキ層１とフォトレジスト２の表面に更にフォトレジスト２１を塗布している。図３（ｃ）では、メッキ層１のアウターリード３０になる部分の端面３１を露出させるようにフォトレジスト２及びフォトレジスト２１を部分的に除去している。このフォトレジスト除去方法は薬液によるエッチングやレーザ照射などで行うことが出来る。図３（ｄ）では、前の工程でフォトレジストを除去した部分にメッキ処理を行うことでメッキ層６を形成する。このメッキ層６は、半田濡れ性が良好な材料を用いる。例えば、金メッキや錫系の半田メッキが適している。図３（ｅ）では、前のメッキ工程でマスクの役割をしていたフォトレジスト２及び２１を除去したところである。この工程が終了した時点で、半導体パッケージの構造が明確になってきており、導電性ベース板（３）上に後の工程で半導体チップを搭載するアイランド３６とアウターリード３０及びその端面に形成したメッキ層６が形成されている。
【００２７】
図３（ｆ）では、アイランド１上に半導体チップ７を搭載し、アウターリード３０とワイヤ８と電気的に接続したところである。図３（ｇ）では、半導体チップ７やワイヤ８を保護するために封止樹脂９で全体を覆ったところである。図３（ｈ）では、導電性ベース板３を剥離したところである。図３（ｉ）は、ダイシング工程のブレード１０によって個々の半導体パッケージに分割している工程である。この工程で重要なのは、メッキ層６の中央部で分割し、アウターリード３０の端面にメッキ層６を残すことである。図３（ｊ）は、個々の半導体パッケージに分割された最終的な半導体パッケージ形態を表している。以上のような工程を経ることで、アウターリード３０の端面３１には錫系や金からなるメッキ層６を配置することが出来、さらに、アウターリード３０の底面３２は半田濡れ性が良好な金メッキや銀メッキのメッキ層となっている。
【００２８】
図４は、図３の図３（ａ）〜図３（ｈ）までの共通の工程を経た後に、アウターリード３０及びアイランド３６の底面にも半田濡れ性が良好な材料を形成するものである。しかし、図４に示した工程で半導体パッケージを製造する場合には、図３（ａ）の工程で形成するメッキ層１は三層構造である必要は無く、導電性ベース板３上に直接ニッケルメッキや銅メッキを行い、その上に金メッキや銀メッキを形成するだけで良い。すなわち、メッキ層１はワイヤ８とアウターリード３０を接合するために、ワイヤとの接合面に金メッキや銀メッキを行った二重構造でも良い。
【００２９】
図４（ａ）は、アウターリード３０の底面３２及びアイランド３６の底面３５にメッキ層を形成するためにフォトレジスト３３をパターニングしたところである。図４（ｂ）は、パターニングしたフォトレジスト３６の開口部にメッキ層２６を形成したところである。図４（ｃ）は、フォトレジスト３６を除去したところである。メッキ層２６が封止樹脂層９の底面から突き出た形をしており、半導体パッケージのスタンドオフとしても働くことが出来る。スタンドオフを有することで回路基板への実装時にセルフアライメントが効きやすくなる。図４（ｄ）は、図３（ｉ）と同様にダイシング工程のブレード１０によって個々の半導体パッケージに分割している工程である。この工程で重要なのは、メッキ層６の内部で分割し、アウターリード３０の端面３１にメッキ層６を残すことである。図４（ｅ）は、本発明の工程を経て最終的に仕上がった半導体パッケージの断面図である。アウターリード３０の端面３１と底面３２に半田濡れ性が良好な材料からなるメッキ層６及びメッキ層２６を形成しているのが特徴である。
【００３０】
図５および図６は、図３の一部工程をより分かり易くするために上面から見た図である。
図５（ａ）は、図３（ａ）の上面図である。パターニングしたフォトレジスト２の形状に従ってメッキ層１を形成したところである。メッキ層１は半導体パッケージになったところで、半導体チップを搭載するアイランド部とアウターリードの役割をする。図５（ｂ）は、図３（ｃ）の上面図である。アウターリード３０の端面３１を露出させるためにフォトレジストや封止樹脂層を除去して空隙５を形成している。この空隙５はアウターリード３０の先端３１と接している部分だけに形成した方が良く、隣接するアウターリードの端面間で繋がってしまうのは望ましくない。図５（ｃ）は、図３（ｄ）の上面図である。空隙５にメッキ処理でメッキ層６を形成している。このメッキ層６は半田濡れ性が良い材料である必要がある。図５（ｄ）は、フォトレジスト２を除去して、アイランド３０上に半導体チップ７を搭載し、アウターリード３０とワイヤ７接続した状態を示している。
【００３１】
図６（ｅ）は、封止樹脂層９全体を覆ったところである。図６（ｆ）は、図３（ｉ）と同様に、ダイシングブレード１０で個別の半導体パッケージに分割しているところである。この工程で重要なのは、半田濡れ性が良い材料からなるメッキ層６を切断して、アウターリード３０の端面３１にメッキ層６が残るようにすることである。以上の工程を経て図６（ｇ）に示したように個々に分割された半導体パッケージが完成する。
【００３２】
図７は、図４の工程を経て製作した半導体パッケージを回路基板へ半田接合した状態の断面図である。アウターリード３０の端面３１に形成されたメッキ層６に半田１１が濡れ上がり、良好なフィレットを形成している。アウターリード３０の底面３２にもメッキ層２６が形成していて、半田１１と接合し易くなっている。回路基板への半田接合後に行う画像検査による自動外観検査は、フィレットの形状を観察してアウターリード３０と半田１１の接続状態を合否判定するが、半田フィレット１１がアウターリード３０の端面３１に形成されており、自動外観検査で容易に検査できる。
【００３３】
図８は、図３の工程を経て製作した半導体パッケージを回路基板へ半田接合した状態の断面図である。図７同様に、アウターリード３０の端面３１に形成されたメッキ層６に半田が濡れ上がり、良好なフィレットを形成している。また、この実施例の場合、アウターリード３０の底面３２には後付けのメッキ層２６を形成していないが、図３（ａ）で説明したように、半田濡れ性の良いメッキ層が予め形成されているので半田接合性は良好である。
【００３４】
図９は、本発明による第二の実施例を回路基板に実装した状態を示している。半導体チップ７に形成したバンプをアウターリード３０と接合する所謂フリップチップボンディングを行っている。この様に、半導体パッケージ内では半導体チップ７とアウターリード３０をワイヤだけではなく、バンプ接続することも可能である。
【符号の説明】
【００３５】
１  メッキ層
２  フォトレジスト
３  導電性ベース板
４  フォトレジスト
５  空隙
６  メッキ層
７  半導体チップ
８  ワイヤ
９  封止樹脂層
１０  ダイシングブレード
１１  半田（半田フィレット）
１２  回路基板のパターン
１３  回路基板
１４  フォトレジスト
１５  バンプ
１６  フォトレジスト除去部
１９  封止樹脂層
２１  フォトレジスト
２６  後付けしたメッキ層
３０  アウターリード
３１  端面
３２  底面
３３  フォトレジスト
３６  アイランド
３７  アイランド部封止樹脂
【図１】
2015060917.tif 000003
【図２】
2015060917.tif 000004
【図３】
2015060917.tif 000005
【図４】
2015060917.tif 000006
【図５】
2015060917.tif 000007
【図６】
2015060917.tif 000008
【図７】
2015060917.tif 000009
【図８】
2015060917.tif 000010
【図９】
2015060917.tif 000011
【図１０】
2015060917.tif 000012
【図１１】
2015060917.tif 000013