(57)【要約】【課題】直流電源の正極と負極との間に少なくとも８個のスイッチ素子を直列接続したスイッチ素子直列回路を接続したマルチレベル変換回路の中の、同時にオン状態及びオフ状態を維持する機能を備えた少なくとも３個直列接続したスイッチ素子群のターンオフ動作では、最初に遮断されたスイッチ素子に印加される電圧が大きくなり、高耐圧の素子が必要となり、装置が大型で、高コストとなる。【解決手段】少なくとも３個直列接続したスイッチ素子群のターンオフ動作で、直列接続されたスイッチ素子の中の１個のみのスイッチ素子のコレクタ・エミッタ間又はコレクタ・ゲート間に電圧クランプ回路を接続し、このスイッチ素子を最初に遮断させ、その後所定の時間後に残りのスイッチ素子を遮断させる。【選択図】図１
2015202033.tif 000002
【特許請求の範囲】
【請求項１】
直流から交流、又は交流から直流に変換する電力変換回路であって、正側端子と中間電位点端子と負側端子を備えた直流電源回路と、１相分の回路として、直流電源回路の正側端子と負側端子間に接続した、ダイオードを逆並列接続した半導体スイッチ素子を少なくとも８個直列に接続した第１の半導体スイッチ素子直列回路と、前記第１の半導体スイッチ素子直列回路の半導体スイッチ素子同士の接続点の中の特定の二つの接続点間に接続した、ダイオードを逆並列接続した半導体スイッチ素子を直列接続した第２の半導体スイッチ素子直列回路と、前記第２の半導体スイッチ素子直列回路と並列接続したコンデンサと、前記第２の半導体スイッチ素子直列回路の中間接続点と前記直流電源回路の中間電位点端子との間に接続した双方向性にスイッチングが可能な双方向性スイッチ素子と、を備えたマルチレベル電力変換回路において、
前記第１の半導体スイッチ素子直列回路の中の前記直流電源回路の正側端子又は負側端子に接続された同時にオン状態及びオフ状態を維持する機能を備えた少なくとも３個直列接続した半導体スイッチ素子群の中のいずれか１個のみの半導体スイッチ素子に、コレクタ・エミッタ間電圧又はドレイン・ソース間電圧を所定の電圧にクランプする電圧クランプ回路を接続し、ターンオフ動作は前記クランプ回路を接続した半導体スイッチ素子を最初にターンオフさせ、残りの半導体スイッチ素子は前記最初にターンオフした半導体スイッチ素子のターンオフ完了時点より時間を遅らせてターンオフさせることを特徴とするマルチレベル電力変換回路。
【請求項２】
請求項１に記載のマルチレベル電力変換回路における前記電圧クランプ回路は、コレクタ・エミッタ間、ドレイン・ソース間、コレクタ・ゲート間又はドレイン・ゲート間に接続されるツェナーダイオードと整流ダイオードの逆直列回路で構成することを特徴とするマルチレベル電力変換回路。
【請求項３】
請求項１又は２に記載のマルチレベル電力変換回路におけるターンオフ動作は，過電流時などの非常停止時のみ動作させることを特徴とするマルチレベル電力変換回路。
【請求項４】
請求項１〜３の何れか１項に記載のマルチレベル電力変換回路を７レベル以上のマルチレベル電力変換回路に適用することを特徴とするマルチレベル電力変換回路。
【請求項５】
請求項１〜４の何れか1項に記載の前記マルチレベル電力変換回路の半導体スイッチ素子アームを構成するダイオードの全て，もしくは前記電圧クランプ回路が接続されるアームのダイオードにワイドバンドギャップ半導体材料を適用したことを特徴とするマルチレベル電力変換回路。
【請求項６】
請求項１〜５の何れか1項に記載の前記マルチレベル電力変換回路の半導体スイッチ素子アームを構成する全て，もしくは前記電圧クランプ回路が接続される前記半導体スイッチ素子にワイドバンドギャップ半導体材料を適用したことを特徴とするマルチレベル電力変換回路。
【請求項７】
請求項５又は６に記載のマルチレベル電力変換回路の半導体スイッチ素子アームの半導体素子に適用する前記ワイドバンドギャップ半導体材料は、炭化珪素、窒化ガリウム、酸化ガリウム又はダイアモンドの何れか1種又は複数種の組合せで構成されることを特徴とするマルチレベル電力変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電動機駆動などを目的とした直流電源から５レベル以上の電位を組合せて高調波成分の少ない交流電圧を生成する直流−交流変換又は交流電源から直流電源を生成する交流−直流変換を行うマルチレベル電力変換回路の回路方式に関する。
【背景技術】
【０００２】
図６に直流を交流に変換する電力変換回路である、半導体スイッチ素子としてＩＧＢＴを使用した５レベルインバータの回路例を示す。この回路は特許文献２に示された回路図である。ＤＰ１、ＤＰ２が直列に接続された直流電源（電圧は２Ｅｄ×２）で、正側電位をＰ、負側電位をＮ、中点電位をＭとしている。一般に本直流電源を交流電源システムより構成する場合は、図示していない整流器と大容量のコンデンサを直列接続などによって構成することが可能である。
【０００３】
Ｓ１ａ〜Ｓ１ｃ、Ｓ２、Ｓ３、Ｓ４ａ〜Ｓ４ｃが直流電源の正側電位Ｐと負側電位Ｎとの間に８個直列接続されているダイオードを逆並列接続したＩＧＢＴからなる第１の半導体スイッチ素子直列回路である。Ｓ５、Ｓ６は、ＩＧＢＴＳ１ｃとＳ２との接続点と、ＩＧＢＴＳ３とＳ４ａとの接続点との間に２個直列接続された、ダイオードを逆並列接続したＩＧＢＴからなる第２の半導体スイッチ素子直列回路である。Ｓ７、Ｓ８は直流電源の中点電位であるＭ電位と、ＩＧＢＴＳ５とＳ６との接続点との間に接続された双方向性のスイッチ素子を構成するＩＧＢＴで、図６に示すように逆耐圧を有するＩＧＢＴを逆並列接続するか、もしくは図１０（ａ）、図１０（ｂ）に示すように逆耐圧を有しないＩＧＢＴとダイオードとを組み合わせで構成できる。またＣ１がフライングキャパシタと呼ばれるコンデンサで、第２の半導体スイッチ素子直列回路（ＩＧＢＴＳ５とＳ６との直列回路）と並列に接続される。コンデンサＣ１の両端の平均的な電圧はＥｄに制御され、その充放電現象を利用して一方の直流電源の中間電位の出力を実現する。ここで、直流電源のＰ電位又はＮ電位と、フライングキャパシタの正側電位又は負側電位間に接続されているＩＧＢＴＳ１ａ〜Ｓ１ｃ又はＳ４ａ〜Ｓ４ｃが３直列となっている理由は、この間に印加される電圧の最大値に応じて、全てのＩＧＢＴを同一電圧定格とするためである。
【０００４】
これらの回路群ＡＵを１相分として、３台（ＡＵ、ＡＶ、ＡＷ）を直流電源と並列接続することにより３相のインバータが構成できる。ここで、ＡＶとＡＷについては直流電源の中点電位Ｍとの接続を省略している。
ＡＣＭが本システムの負荷例である交流電動機である。本回路構成とすることで、変換器の出力端子ＡＣの電位は、Ｐ電位、Ｎ電位、Ｍ電位、及びＩＧＢＴのオンオフとコンデンサＣ１の電圧Ｅｄを利用してＰ−ＥｄとＮ＋Ｅｄの中間電位を出力することが可能となるため、５レベル出力のインバータとなる。図１１に出力電圧（Ｖｏｕｔ）波形例を示す。
本方式は２レベルタイプのインバータに対して、低次の高調波成分が少ないことや、スイッチ素子（ＩＧＢＴ）のスイッチング損失が低減することから、高効率システムの構築が可能となる。また、これらの回路構成は双方向性のため、負荷である交流電動機ＡＣＭの代わりに交流電源を、直流電源ＤＰ１，ＤＰ２の代わりに負荷を、フィルタ回路などを用いて接続することにより、交流−直流変換回路を構成できる。
【０００５】
また図７、図８に、図６に示す５レベルの変換回路などのマルチレベル変換回路の基本形となる回路を示す。特許文献１に示された回路図である。図７は図６の回路におけるＩＧＢＴＳ２とＳ３を除き、ＩＧＢＴＳ１ａ〜Ｓ１ｃを一つのスイッチ素子Ｓ１に、Ｓ４ａ〜Ｓ４ｃを一つのスイッチ素子Ｓ４とした構成である。また図８は、図６の回路におけるＩＧＢＴＳ５とＩＧＢＴＳ８の機能を双方向性のスイッチ素子ＡＣＳ１とし、またＩＧＢＴＳ６とＩＧＢＴＳ７の機能を双方向性のスイッチ素子ＡＣＳ２とした構成である。図７の端子部ＴＡ１、ＴＡ２、又は図８の端子部ＴＡ３、ＴＡ４に、ＩＧＢＴなどのスイッチ素子などからなる変換回路を追加することで５レベル以上のマルチレベル化が可能となる（図６はＩＧＢＴＳ２とＳ３を接続した例である）。
【０００６】
図９にはその応用回路として、スイッチ素子としてＩＧＢＴを使用し、全てのＩＧＢＴの電圧定格を全て等しくした場合の７レベルインバータの１相分の回路例を示す。この回路は特許文献３に示された回路図である。図９の回路は、直流電源ＤＰ３とＤＰ４を直列接続して構成した直流電源の電圧（３Ｅｄ×２）に対してＩＧＢＴＳ３のコレクタとＩＧＢＴＳ４のエミッタとの間に１単位の電圧（Ｅｄ）に充電されるコンデンサＣ２を、またＩＧＢＴＳ２のコレクタとＩＧＢＴＳ５のエミッタとの間に２単位の電圧（２Ｅｄ）に充電されるコンデンサＣ３を、さらにＩＧＢＴＳ１０のコレクタとＩＧＢＴＳ１１のエミッタとの間に１単位の電圧（Ｅｄ）に充電されるコンデンサＣ４を接続することにより７レベルの電位の交流出力が可能となる。
図９に示すように全てのＩＧＢＴの電圧を同一電圧定格とした場合、ＩＧＢＴＳ１はＩＧＢＴＳ１ａ〜Ｓ１ｄの４個の直列接続回路に、ＩＧＢＴＳ６はＩＧＢＴＳ６ａ〜Ｓ６ｄの４個の直列接続回路にする必要がある。
【０００７】
図１２（ａ）〜（ｅ）に図６に示す５レベルインバータ回路の１相分の動作遷移図例を示す。直流電源の中間点の電位を零とした場合の交流出力ＡＣの電位の遷移を説明する。図１２（ａ）はＩＧＢＴＳ１ａ〜Ｓ１ｃ及びＳ２がオン状態で、交流出力ＡＣに２Ｅｄの電位が出力される。図１２（ｂ）は、ＩＧＢＴＳ１ａ〜Ｓ１ｃがターンオフし、ＩＧＢＴＳ８、Ｓ６、Ｓ２がオンしている状態で、交流出力ＡＣにはＥｄが出力される。この時、ＩＧＢＴＳ１ａのコレクタとＳ１ｃのエミッタとの間にはＥｄの電圧が印加される。図１２（ｃ）は、ＩＧＢＴＳ２がターンオフし、ＩＧＢＴＳ８、Ｓ６、Ｓ３がオンしている状態で、交流出力ＡＣには零電位（Ｍ電位）が出力される。この時、ＩＧＢＴＳ１ａのコレクタとＳ１ｃのエミッタとの間にはＥｄの電圧が印加される。図１２（ｄ）は、ＩＧＢＴＳ６がターンオフし、ＩＧＢＴＳ８、Ｓ５、Ｓ３がオンしている状態で、交流出力ＡＣには−Ｅｄが出力される。この時ＩＧＢＴＳ１ａのコレクタとＳ１ｃのエミッタとの間には２Ｅｄの電圧が印加される。図１２（ｅ）は、ＩＧＢＴＳ８がターンオフし、ＩＧＢＴＳ４ａ〜Ｓ４ｃ、Ｓ３がオンしている状態で、交流出力ＡＣには−２Ｅｄが出力される。この時ＩＧＢＴＳ１ａのコレクタとＳ１ｃのエミッタとの間には３Ｅｄの電圧が印加される。
以上のように、ＩＧＢＴＳ１ａ〜Ｓ１ｃには図１２（ｂ）以降、静的にＥｄから３Ｅｄまで電圧がステップ的に印加されていく。
以上の５レベルインバータの回路例、マルチレベル回路の基本回路、動作などについては、特許文献１〜３に示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特表２００９−５２５７１７号公報
【特許文献２】特開２０１２−１８２９７４号公報
【特許文献３】特開２０１３−１４６１１７号公報
【特許文献４】特許第３７６７７４０号号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図１２に示すように、通常の運転状態において、Ｓ１ａ〜Ｓ１ｃがターンオフする場合、Ｓ１ａのコレクタとＳ１ｃのエミッタ間に印加される電圧はＥｄとなる。実際にはスイッチング時の過渡時において、配線インダクタンスなどによって発生するサージ電圧が重畳されるが、本提案内容に対しては本質的でないのでここでは無視する。
その後、他のスイッチ素子（ＩＧＢＴ）のスイッチング状態が進み、ＩＧＢＴＳ３、Ｓ４ａ〜Ｓ４ｃがオン状態で、ＩＧＢＴＳ１ａ〜Ｓ１ｃ、Ｓ２がオフの状態となった場合（交流出力にはＮ電位が出力されている状態）は、ＩＧＢＴＳ１ａのコレクタとＳ２のエミッタ間には４Ｅｄの電圧が印加される。すなわち、この状態になった場合はＩＧＢＴＳ１ａのコレクタとＳ１ｃのエミッタ間には３Ｅｄの電圧が印加される。そのためＩＧＢＴを全て同一電圧定格とした場合、理想的にはＳ１として３個の直列数が必要となる。
【００１０】
一般にＩＧＢＴの高耐圧化には限界があり、また高耐圧のＩＧＢＴほどコストが高いという課題がある。また、ＩＧＢＴを直列接続した場合にターンオフさせる場合、各ＩＧＢＴの特性ばらつきやゲート駆動回路の遅延時間ばらつきなどによって、全く同時にスイッチングさせることは不可能である。そのため従来、極力各ＩＧＢＴに印加される電圧を均等化するために、素子特性の選別や、ＩＧＢＴと並列に抵抗とコンデンサの直列回路を接続することや、ゲート駆動配線間にトランスを接続すること、などが行われている。しかしこれらはすべてコストアップ要因であり、課題となっていた。
【００１１】
ところで、図１０に示す動作遷移図からわかるように、図１０（ａ）の状態から図１０（ｂ）に移行する時、直列素子（Ｓ１ａ〜Ｓ１ｃ）を同時にターンオフさせた際の最悪ケースは、ある特定ＩＧＢＴのみ（仮にＳ１ａとする）に電圧Ｅｄが印加され、その他のＩＧＢＴ（Ｓ１ｂ、Ｓ１ｃ）には全く電圧が印加されない状態となる。本回路方式ではこの状態から、その後、図１０（ｃ）→図１０（ｄ）→図１０（ｅ）のように状態が遷移して、静的に３Ｅｄまで電圧が印加されるが、その際、２Ｅｄ（３Ｅｄ−Ｅｄで得られる）の電圧が３素子に均一に印加される（電流遮断を伴わない静的な電圧印加であるため、電圧分担は均一化する）ため、ＩＧＢＴの出力容量の直列回路を２Ｅｄの電圧で決まる電流で充電することになり、最終的に各ＩＧＢＴに印加される電圧は、下記となる。
Ｓ１ａ：  Ｅｄ＋２Ｅｄ／３＝５Ｅｄ／３
Ｓ１ｂ、Ｓ１ｃ：  ２Ｅｄ／３
即ち、本ケースを想定すると、Ｓ１部に必要となるＩＧＢＴの電圧定格は、５Ｅｄ／３に対して余裕のあるものとする必要がある。
また、図９に示す７レベルの回路方式では、５レベルの回路の場合と同様に、
Ｓ１ａ：  Ｅｄ＋３Ｅｄ／４＝７Ｅｄ／４
Ｓ１ｂ〜Ｓ１ｄ：  ３Ｅｄ／４
となり、Ｓ１部に必要となるＩＧＢＴの電圧定格は、７Ｅｄ／４に対して余裕のあるものとする必要がある。
【００１２】
一般に素子耐圧を上げることは、コスト的に得策ではないため、上記過電圧課題に対しては、前述のように各スイッチ素子と並列に抵抗やクランプ回路を接続することが行われているが、それでも回路の大型化とコストアップ要因となっているため課題となっている。
ところで本提案の前提となっているマルチレベル回路では、通常運転時は、図１２の動作遷移図に示すように、直列接続されているスイッチ素子が遮断してから、最大電圧が印加されるまでの時間は交流出力周期の１/６程度の時間を要する。すなわち出力周波数＝１２０Ｈｚとすると約１．４ｍｓとなり、この１．４ｍｓ以内にスイッチ素子と並列接続された抵抗によって電圧が静的にバランスすればよい。
【００１３】
ところが、過電流時など異常発生時で、極力速く全相遮断を実施しなければならないようなときは、抵抗のみによりバランスを図ろうとすると、半導体スイッチ素子の漏れ電流ばらつきを無視できる程度の電流を流せる低抵抗値とする必要があり、コストと大きさの点で非現実的なものとなってしまう。
従って、本発明の課題は、素子の高耐圧化、抵抗の低抵抗化を実施せず、最小限のコストアップ要因のみで素子破壊とならないようなターンオフ動作が可能なマルチレベル電力変換回路を提供することにある。
尚、従来の直列接続ＩＧＢＴの電圧均等化対策例は、特許文献４の図５、図９などに記載されているが、全てのＩＧＢＴと並列に電圧バランス用抵抗とスナバ回路を接続した構成であり、低コスト化と小型化を達成できない。
【課題を解決するための手段】
【００１４】
上述の課題を解決するために、第１の発明においては、直流から交流、又は交流から直流に変換する電力変換回路であって、正側端子と中間電位点端子と負側端子を備えた直流電源回路と、１相分の回路として直流電源回路の正側端子と負側端子間に接続した、ダイオードを逆並列接続した半導体スイッチ素子を少なくとも８個直列に接続した第１の半導体スイッチ素子直列回路と、前記第１の半導体スイッチ素子直列回路の半導体スイッチ素子同士の接続点の中の特定の二つの接続点間に接続した、ダイオードを逆並列接続した半導体スイッチ素子を直列接続した第２の半導体スイッチ素子直列回路と、前記第２の半導体スイッチ素子直列回路と並列接続したコンデンサと、前記第２の半導体スイッチ素子直列回路の中間接続点と前記直流電源回路の中間電位点端子との間に接続した双方向性にスイッチングが可能な双方向性スイッチ素子と、を備えたマルチレベル電力変換回路に関する。前記第１の半導体スイッチ素子直列回路の中の前記直流電源回路の正側端子又は負側端子に接続された同時にオン状態及びオフ状態を維持する機能を備えた少なくとも３個直列接続した半導体スイッチ素子群の中のいずれか１個のみの半導体スイッチ素子にコレクタ・エミッタ間電圧又はドレイン・ソース間電圧を所定の電圧にクランプする電圧クランプ回路を接続する。ターンオフ動作は前記クランプ回路を接続した半導体スイッチ素子を最初にターンオフさせ、残りの半導体スイッチ素子は前記最初にターンオフした半導体スイッチ素子のターンオフ完了時点より時間を遅らせてターンオフさせることを特徴とする。
【００１５】
第２の発明においては、第１の発明に記載のマルチレベル電力変換回路における前記電圧クランプ回路は、コレクタ・エミッタ間、ドレイン・ソース間、コレクタ・ゲート間又はドレイン・ゲート間に接続されるツェナーダイオードと整流ダイオードとの逆直列回路で構成することを特徴とする。
【００１６】
第３の発明においては、第１又は第２の発明に記載のマルチレベル電力変換回路における、前記少なくとも３個直列接続した直列スイッチ素子群の中のいずれか１個の半導体スイッチ素子のみを最初にターンオフさせ、残りの半導体スイッチ素子は前記最初にターンオフした半導体スイッチ素子のターンオフ完了時点より時間を遅らせてターンオフさせるターンオフ動作は、過電流時などの非常停止時のみ動作させることを特徴とする。
【００１７】
第４の発明においては、第１〜第３の発明に記載のマルチレベル電力変換回路を７レベル以上のマルチレベル電力変換回路に適用することを特徴とする。
【００１８】
第５の発明においては、第１〜第４の発明における前記マルチレベル電力変換回路の半導体スイッチ素子アームを構成するダイオードの全て，もしくは前記電圧クランプ回路が接続されるアームのダイオードにワイドバンドギャップ半導体材料を適用したことを特徴とする。
【００１９】
第６の発明においては、第１〜第５の発明における前記マルチレベル電力変換回路の半導体スイッチ素子アームを構成する全て，もしくは前記電圧クランプ回路が接続される前記半導体スイッチ素子にワイドバンドギャップ半導体材料を適用したことを特徴とする。
【００２０】
第７の発明においては、第５又は第６の発明における前記ワイドバンドギャップ半導体材料は、炭化珪素、窒化ガリウム、酸化ガリウム又はダイアモンドの何れか1種又は複数種の組合せで構成されることを特徴とする。
【発明の効果】
【００２１】
本発明では、マルチレベル電力変換回路において、同時にオン状態及びオフ状態を維持する機能を備えた少なくとも３個直列接続された半導体スイッチ素子群の中のいずれか１個のみの半導体スイッチ素子のコレクタ・エミッタ間又はコレクタ・ゲート間に電圧クランプ回路を接続し、ターンオフ動作は前記クランプ回路を接続した半導体スイッチ素子を最初にターンオフさせ、残りの半導体スイッチ素子は前記最初にターンオフした半導体スイッチ素子のターンオフ完了時点より時間を遅らせてターンオフさせるようにした。
この結果、装置の緊急時、過電流時などの非常停止時における半導体スイッチ素子の全相遮断時においても、事前に決められた特定素子のみに電圧が印加されるため、全ての半導体スイッチ素子に電圧クランプ回路を接続する必要がなくなり、小型、低コストのマルチレベル電力変換装置を構築することが可能となる。
ここで、電圧クランプ回路が接続される半導体スイッチ素子と、この半導体スイッチ素子のコレクタ・エミッタ間又はドレイン・ソース間に接続されるダイオードには、他の半導体スイッチ素子と比べて高い電圧が印加される。このため、これらのより高い電圧が印加される半導体スイッチ素子又はダイオードには、ワイドバンドギャップ半導体材料を適用することにより、高耐圧素子が作製し易いことに加え、高速化によるスイッチング損失の低減を容易に実現できる効果がある。
【図面の簡単な説明】
【００２２】
【図１】本発明の第1の実施例を示す回路図である。
【図２】図1の電圧クランプ回路の構成例である。
【図３】本発明の第２の実施例を示す回路図である。
【図４】図３の電圧クランプ回路の構成例である。
【図５】ターンオフ動作時の動作アルゴリズムを示すブロック図である。
【図６】５レベルマルチレベル電力変換回路システム図例である。。
【図７】マルチレベル変換回路の基本形１の回路図である。
【図８】マルチレベル変換回路の基本形２の回路図である。
【図９】７レベルマルチレベル電力変換回路の1相分の回路図である。
【図１０】双方向スイッチの構成例である。
【図１１】５レベルインバータ回路の出力電圧波形例である。
【図１２】５レベルインバータの動作遷移図である。
【発明を実施するための形態】
【００２３】
本発明の要点は、１相分の回路として直流電源回路の正側端子と負側端子間に半導体スイッチ素子を少なくとも８個直列に接続した第１の半導体スイッチ素子直列回路と、前記第１の半導体スイッチ素子直列回路の半導体スイッチ素子同士の接続点の中の特定の二つの接続点間に接続した第２の半導体スイッチ素子直列回路と、前記第２の半導体スイッチ素子直列回路と並列接続したコンデンサと、前記第２の半導体スイッチ素子直列回路の中間接続点と前記直流電源回路の中間電位点端子との間に接続した双方向性スイッチ素子と、を備えたマルチレベル電力変換回路において、前記直流電源回路の正側端子又は負側端子に接続された同時にオン状態及びオフ状態を維持する機能を備えた少なくとも３個直列接続した半導体スイッチ素子群の中の何れか１個のみの半導体スイッチ素子に、コレクタ・エミッタ間電圧を所定の電圧にクランプする電圧クランプ回路を接続し、ターンオフ動作は、前記電圧クランプ回路を接続した半導体スイッチ素子を最初にターンオフさせ、残りの半導体スイッチ素子は前記最初にターンオフした半導体スイッチ素子のターンオフ完了時点より時間を遅らせてターンオフさせようにした点である。
【実施例１】
【００２４】
図１〜図４に、本発明の第1の実施回路図例を示す。図１は、最初にオフされるＩＧＢＴＳ１ａのコレクタ・エミッタ間に電圧クランプ回路を接続した実施例である。Ｓ１ａ〜Ｓ１ｃが半導体スイッチ素子としてのＩＧＢＴ、ＧＤＵａ、ＧＤＵｂ及びＧＤＵｃがＩＧＢＴを駆動するためのゲート駆動回路、Ｒａ、Ｒｂ及びＲｃが直列接続されたＩＧＢＴの静的状態の電圧をバランスさせるためのバランス抵抗、ＶＣ１がＩＧＢＴＳ１ａのコレクタ・エミッタ間の電圧を所定の電圧にクランプするための電圧クランプ回路である。
【００２５】
図２は、電圧クランプ回路ＶＣ１の詳細回路図例を示す。ダイオードＤ１とツェナーダイオードＺ１との直列回路がＩＧＢＴＳ１ａのコレクタ・エミッタ間に接続された構成である。
クランプ電圧は、ツェナーダイオードＺ１で決められるが、ＩＧＢＴとして、直流電源の単位電圧Ｅｄに耐える耐圧の素子を適用するため、ツェナーダイオードＺ１で決まるクランプ電圧はα＊Ｅｄ（ここでαは１．１〜１．２程度）のクランプ電圧が必要となる。このため、実際にはツェナー電圧の低いツェナーダイオードを複数個直列接続するか、アバランシェダイオード、バリスタなどのサージアブソーバなどの適用が可能となる。
【００２６】
一般に直列接続される素子と並列に、電圧の静的な電圧バランスを図るための抵抗Ｒａ〜Ｒｃは必須であるため、スイッチングによる電圧アンバランスから本抵抗によって電圧バランス化が図れるまでの短時間（数１０μｓ〜１００μｓ程度：直流電圧や抵抗値に依存する）の動作に耐えられる電圧クランプ回路とする必要がある。
【００２７】
次に、図３にＩＧＢＴＳ１ａのコレクタ・ゲート間に電圧クランプ回路ＶＣ２を接続した実施例を示す。図４はクランプ回路ＶＣ２の内部回路を示す。ダイオードＤ２とツェナーダイオードＺ２との直列回路がＩＧＢＴＳ１ａのコレクタ・ゲート間に接続された構成で、ＩＧＢＴＳ１ａのターンオフ時、コレクタ電圧がツェナー電圧を越えようとするとコレクタからゲートに電流が流れ、結果的にＩＧＢＴＳ１ａのコレクタ・エミッタ間電圧がツェナー電圧にクランプされる。
クランプ電圧は、ツェナーダイオードＺ２で決められるが、ＩＧＢＴとして、直流単位電圧Ｅｄに耐える耐圧の素子を適用するため、ツェナーダイオードＺ２で決まるクランプ電圧はα＊Ｅｄ（ここでαは１．１〜１．２程度）のクランプ電圧が必要となる。このため、実際にはツェナー電圧の低いツェナーダイオードを複数個直列接続するか、アバランシェダイオード、バリスタなどのサージアブソーバなどの適用が可能となる。
【００２８】
上述のように最初にターンオフさせるＩＧＢＴ（この例ではＳ１ａ）のみに電圧クランプ回路を設けることにより、図１０に示す動作遷移図の図１０（ａ）で電流を遮断して、その後、図１０（ｅ）に状態が遷移した時の各素子に印加される電圧は下記のようになる。ここで、電圧クランプする電圧としては通常の動作でクランプ回路に電流が流れない程度の電圧α＊Ｅｄ（αは１．１〜１．２程度）が選択できるので、各ＩＧＢＴに印加される電圧は下記のようになる。
図６に示す５レベル回路の場合は下記となる。
Ｓ１ａ：α＊Ｅｄ
Ｓ１ｂ、Ｓ１ｃ：（３−α）＊Ｅｄ／２
半導体スイッチＳ１ａに必要となるＩＧＢＴの耐圧は、α＊Ｅｄに対して余裕のあるものとすることができ、従来に比べて低耐圧化できる。
また、図９に示す７レベル回路の場合は下記となる。
Ｓ１ａ：α＊Ｅｄ
Ｓ１ｂ〜Ｓ１ｄ：（４−α）＊Ｅｄ／３
半導体スイッチＳ１ａに必要となるＩＧＢＴの耐圧は、α＊Ｅｄに対して余裕のあるものとすることができ、従来に比べて低耐圧化できる。
【実施例２】
【００２９】
図５に、本発明の第２の実施回路図例を示す。図６に示す５レベル回路の場合の実施アルゴリズムである。
スタートブロックＢＬ０後、非常停止判断ブロックＢＬ１では、通常運転中における遮断か、強制的な全相遮断かが判断される。通常運転中における遮断の場合は、特別な処理はせずブロックＢＬ３での通常処理となり、半導体スイッチＳ１を構成するＳ１ａ〜Ｓ１ｃ、半導体スイッチＳ４を構成するＳ４ａ〜Ｓ４ｃ全てに同時に遮断信号が出力するような通常のＳ１又はＳ４の遮断が行われる。強制的な全相遮断の場合は、ブロックＢＬ２でクランプ回路が接続されている半導体スイッチ素子のみ（本図ではＳ１ａ、Ｓ４ａとしている）に遮断信号を出力し、タイマーブロックＢＬ４による処理後、ブロックＢＬ５において半導体スイッチＳ１及びＳ４を構成するその他の半導体スイッチ素子（Ｓ１ｂ、Ｓ１ｃ、Ｓ４ｂ、Ｓ４ｃ）に遮断信号を出力する。その後、ブロックＢＬ６のタイマーを経て、ブロックＢＬ７で半導体スイッチ素子Ｓ２、Ｓ３などその他の半導体スイッチ素子が順番に遮断され、全相遮断となり、ブロック８でシステム停止となる。
【００３０】
また、図９に示す７レベル変換回路においては、図５のブロックＢＬ２、ＢＬ５は半導体スイッチＳ１及びＳ６が対象となる。即ち、ブロックＢＬ２では、クランプ回路が接続されている半導体スイッチ素子Ｓ１ａ、Ｓ６ａに遮断信号を出力し、ブロックＢＬ５においては、半導体スイッチＳ１及びＳ６を構成するその他の半導体スイッチ素子（Ｓ１ｂ、Ｓ１ｃ、Ｓ１ｄ、Ｓ６ｂ、Ｓ６ｃ、Ｓ６ｄ）に遮断信号を出力する。
【００３１】
本実施回路例では、５レベル変換回路と７レベル変換回路について説明したが、図７又は図８の回路に基づき、直流電圧の中間電位点に双方向性のスイッチ素子を接続して構成した９レベル以上のマルチレベル変換回路においても、適用可能である。
また、その他マルチレベル回路方式において、半導体スイッチ素子を直列に接続したアームが存在し、このアームを構成する半導体スイッチ素子群がスイッチングする場合に、直流電圧に対し十分低い電圧しか印加されないシステムであれば適用可能である。
【００３２】
さらに、電圧クランプ回路が接続される図１〜図４に示すいずれかの半導体スイッチ素子Ｓ１ａと、半導体スイッチ素子Ｓ１ａの一部であるコレクタ・エミッタ間又はドレイン・ソース間に逆並列接続されるダイオードの内、片方又は両方をワイドバンドギャップ半導体材料で構成することにより、前述の通り、素子の高耐圧化やスイッチング損失の低減を容易に実現できる。
【産業上の利用可能性】
【００３３】
本発明は、正側電位Ｐ、負側電位Ｎ、中点電位Ｍを備えた直流電源から５レベル以上のマルチレベルの変換回路を耐圧の等しい半導体スイッチ素子で構成する場合に、直列接続した半導体スイッチ素子の耐圧を低減する回路技術であり、高電圧電動機駆動装置、系統連系用電力変換装置などへの適用が可能である。
【符号の説明】
【００３４】
ＤＰ１、ＤＰ２、ＤＰ３、ＤＰ４・・・直流電源        ＡＣＭ・・・交流電動機
Ｓ１、Ｓ１ａ〜Ｓ１ｄ、Ｓ２〜Ｓ５、Ｓ４ａ〜Ｓ４ｃ、Ｓ６ａ〜Ｓ６ｄ・・・ＩＧＢＴ
Ｓ７〜Ｓ１２・・・ＩＧＢＴ          Ｃ１〜Ｃ４・・・コンデンサ
ＡＣＳ１、ＡＣＳ２・・・双方向性スイッチ素子          Ｄ１、Ｄ２・・・ダイオード
Ｚ１、Ｚ２・・・ツェナーダイオード          Ｒａ、Ｒｂ、Ｒｃ・・・抵抗
ＧＤＵａ、ＧＤＵｂ、ＧＤＵｃ・・・ゲート駆動回路
ＶＣ１、ＶＣ２・・・クランプ回路
【図１】
2015202033.tif 000003
【図２】
2015202033.tif 000004
【図３】
2015202033.tif 000005
【図４】
2015202033.tif 000006
【図５】
2015202033.tif 000007
【図６】
2015202033.tif 000008
【図７】
2015202033.tif 000009
【図８】
2015202033.tif 000010
【図９】
2015202033.tif 000011
【図１０】
2015202033.tif 000012
【図１１】
2015202033.tif 000013
【図１２】
2015202033.tif 000014