(57)【要約】【課題】凹部のアスペクト比が高い場合でも、配線の断線を効果的に抑制できる生産性の高い配線構造の形成方法を提供する。【解決手段】本発明の配線構造の形成方法は、処理対象物を表面に凹部１０が形成されたシリコン基板１０とし、孔部１０の内面を含むシリコン基板１の表面に、バリア層１１，１２を形成する工程と、孔部１０内に深さ方向にのびる空隙Ｓが残るように、バリア層１２の表面にＣｕ層１３を形成する工程と、空隙Ｓにポリマー１４を埋め込む工程とを含む。【選択図】図１
2015032591.tif 000002
【特許請求の範囲】
【請求項１】
処理対象物を表面に凹部が形成されたものとし、この凹部の内面を含む処理対象物の表面に、バリア層を形成する工程と、
凹部内に深さ方向にのびる空隙が残るように、前記バリア層の表面に導電層を形成する工程と、
前記空隙にポリマーを埋め込む工程とを含むことを特徴とする配線構造の形成方法。
【請求項２】
前記空隙に埋め込まれるポリマーは、蒸着重合法により形成されることを特徴とする請求項１記載の配線構造の形成方法。
【請求項３】
前記バリア層は、ポリマーからなるバリア絶縁層を含み、このバリア絶縁層は蒸着重合法により形成されることを特徴とする請求項１または２記載の配線構造の形成方法。
【請求項４】
前記バリア層は、前記バリア絶縁層の表面に形成され、金属を含む材料からなるバリアメタル層を更に含むことを特徴とする請求項３記載の配線構造の形成方法。
【請求項５】
表面に凹部を有する基板と、凹部の内面を含む基板表面に形成されるバリア層と、凹部内に深さ方向にのびる空隙が存するように前記バリア層の表面に形成された導電層と、この空隙に埋め込まれたポリマー層とを備えることを特徴とする配線構造。
【請求項６】
前記バリア層は、ポリマーからなるバリア絶縁層と、このバリア絶縁層の表面に形成され、金属を含む材料からなるバリアメタル層とを含むことを特徴とする請求項５記載の配線構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線構造及びその形成方法に関し、より詳しくは、処理対象物の表面に形成された溝部（トレンチ）や孔部（ホール）等の凹部に配線を形成するものに関する。
【背景技術】
【０００２】
半導体デバイスの高集積化を図る技術の１つに、複数の半導体デバイスを上下に積層する３次元実装技術があり、積層した半導体デバイス相互間を電気的に接続する配線構造として、シリコン貫通電極（ＴＳＶ）が広く用いられている。
【０００３】
ＴＳＶの形成方法は、例えば、特許文献１で知られている。このものでは、処理対象物を表面に孔部が形成されたシリコン基板とし、この孔部の内面を含むシリコン基板の表面にバリア層を形成し、バリア層の表面にＣｕ層を形成することにより、孔部内にＣｕが埋め込まれる。Ｃｕの埋め込みには、一般にめっき法が用いられる。
【０００４】
然し、孔部のアスペクト比が高いとき、めっき法を用いて孔部内にＣｕを埋め込むと、孔部内にボイドが生じる場合がある。この場合、Ｃｕ原子がボイドを介して移動し、Ｃｕに加わる引っ張り応力を低下させようとする（ストレスマイグレーション）。その結果、Ｃｕ配線が断線し、半導体デバイスの信頼性が損なわれる。他方で、めっき法により孔部内にＣｕを埋め込むには比較的長い時間がかかるため、配線構造を生産性よく形成できないという問題もあった。
【０００５】
本発明者らは、上記従来例よりもめっき時間を短縮してＣｕを薄く形成し、これにより孔部内に残る空隙をポリマーで埋め込めば、孔部のアスペクト比が高い場合でも、ボイドの発生を確実に防止できるとの知見を得た。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−１９５３８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、以上の知見に基づき、凹部のアスペクト比が高い場合でも、配線の断線を効果的に抑制できる生産性の高い配線構造の形成方法を提供することをその課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の配線構造の形成方法は、処理対象物を表面に凹部が形成されたものとし、この凹部の内面を含む処理対象物の表面に、バリア層を形成する工程と、凹部内に深さ方向にのびる空隙が残るように、前記バリア層の表面に導電層を形成する工程と、前記空隙にポリマーを埋め込む工程とを含むことを特徴とする。尚、本発明において、バリア層には、導電層を絶縁するバリア絶縁層と、導電層の拡散を防止するバリアメタル層との双方が含まれるものとする。また、導電層には、シード層が含まれるものとする。
【０００９】
本発明によれば、バリア層表面に導電層を薄く形成することで凹部内に深さ方向にのびる空隙を残し、この空隙にポリマーを埋め込むようにした。このため、凹部のアスペクト比が高い場合でも、凹部内にボイドが発生することが確実に防止できる。その結果、Ｃｕ原子の移動に伴うボイドの発生や配線の断線（例えばストレスマイグレーション）を効果的に抑制できる。しかも、従来例の如く凹部内を全て導電層で埋め込む場合に比べて、導電層の形成時間（めっき時間）を短縮できるため、配線構造を生産性よく形成することができる。
【００１０】
本発明者らは、蒸着重合法を用いることにより、空隙に隙間無くポリマーを埋め込むことができることを確認した。
【００１１】
本発明において、バリア層は、ポリマーからなるバリア絶縁層を含み、このバリア絶縁層は蒸着重合法により形成されることが好ましい。さらに、バリア層は、前記バリア絶縁層の表面に形成される、金属を含む材料からなるバリアメタル層を更に含むことが好ましい。
【００１２】
上記課題を解決するために、本発明の配線構造は、表面に凹部を有する基板と、凹部の内面を含む基板表面に形成されるバリア層と、凹部内に深さ方向にのびる空隙が存するように前記バリア層の表面に形成された導電層と、この空隙に埋め込まれたポリマー層とを備えることを特徴とする。
【００１３】
本発明において、バリア層は、ポリマーからなるバリア絶縁層と、このバリア絶縁層の表面に形成される、金属を含む材料からなるバリアメタル層とを含むことが好ましい。
【図面の簡単な説明】
【００１４】
【図１】（ａ）〜（ｅ）は、本発明の配線構造の形成方法を説明する拡大断面図。
【図２】本発明の配線構造の形成方法を実施する真空処理装置の構成を模式的に説明する図。
【発明を実施するための形態】
【００１５】
以下、図面を参照して、処理対象物を、シリコンウエハ等の半導体基板（以下「基板」という）であってその表面に凹部たる孔部を形成したものとし、この孔部内にＣｕ及びポリマーを埋め込み配線構造を形成する場合を例に、本発明の実施形態の配線構造の形成方法を説明する。
【００１６】
図１（ａ）に示すように、処理対象物たる基板１の表面には、配線用の孔部１０が形成されている。この孔部１０は、基板１表面にレジストパターンをリソグラフィー技術を用いて形成し、このレジストパターンをマスクとし、基板１をドライエッチングすることにより形成される。孔部１０の直径ｒは、例えば１μｍ〜１０μｍの範囲に設定され、孔部１０のアスペクト比（＝深さｄ／直径ｒ）は、例えば５〜２０の範囲に設定される。尚、凹部として孔部１０ではなく溝部が形成される場合、溝部の上面開口幅は例えば１０μｍ〜５０μｍ程度、深さは例えば２０μｍ〜２００μｍ程度に設定すればよい。凹部のパターンサイズは用途とは関係なく、アスペクト比が５以上である高アスペクト比の凹部を有する構造を主たる処理対象物とする。
【００１７】
図２を参照して、２は、Ｃｕ配線構造の形成方法を実施する真空処理装置を示す。真空処理装置２は、中央の搬送室２１を備え、搬送室２１には、上記基板１を搬送する搬送ロボットＲが設置されている。搬送ロボットＲは、回転及び上下動自在な回転軸２２ａと、回転軸２２ａの上端に連結した水平方向に伸縮自在なフロッグレッグ式の一対のロボットアーム２２ｂと、両ロボットアーム２２ｂの先端に取り付けた、基板１を支持するロボットハンド２２ｃとを備えている。
【００１８】
搬送室２１の周囲前側（図２中、下側）には、２つのロードロック室Ｌ１，Ｌ２が左右対称に設けられている。そして、ロードロック室Ｌ１，Ｌ２を起点として時計まわりに、脱ガス処理を行う第１の真空処理室Ｆ１と、バリア絶縁層たるポリマー層の形成を行う第２の真空処理室Ｆ２と、バリアメタル層たるＴｉＮ層の形成を行う第３の真空処理室Ｆ３と、バリアメタル層の表面にＣｕシード層の形成を行う第４の真空処理室Ｆ４と、Ｃｕ層の形成を行う第５の真空処理室Ｆ５と、空隙へのポリマーの埋め込みを行う第６の真空処理室Ｆ６とが配置されている。これら各ロードロック室Ｌ１，Ｌ２及び各真空処理室Ｆ１〜Ｆ６には、搬送ロボットＲによりゲートバルブＧＶを介して基板１が搬入、搬出される。
【００１９】
第１の真空処理室Ｆ１としては、特に図示して説明しないが、基板１を保持するステージと、基板１を所定温度に加熱する赤外線ランプ等を備えたものが利用できる。ポリマー層の形成及びポリマーの埋め込み（第２及び第６の真空処理室Ｆ２，Ｆ６）には、公知の構造（例えば、特開２０１２−１９５３８３号公報参照）の真空蒸着重合装置が利用できる。バリアメタル層の形成及びＣｕシード層の形成（第３及び第４の真空処理室Ｆ３，Ｆ４）には、公知の構造のマグネトロンスパッタリング装置が利用できる。また、Ｃｕ層の形成（第５の真空処理室Ｆ５）には、公知の構造のめっき装置やマグネトロンスパッタリング装置が利用できるため、ここでは、各種の処理条件を含め、詳細な説明を省略する。尚、バリアメタル層の形成及びＣｕシード層の形成に用いられる装置は上記に限定されるものではなく、ＣＶＤ装置を用いることもできる。
【００２０】
以下に、図１及び図２を再び参照して、配線構造の形成方法を具体的に説明する。以下では、処理対象物は、上記の如く、表面に孔部１０が形成された基板１とし、基板１は、各処理が施された後のものを指す場合があるものとする。先ず、搬送ロボットＲにより一方のロードロック室Ｌ１から第１の真空処理室Ｆ１に基板１を搬送し、第１の真空処理室Ｆ１で脱ガス処理を施す。この場合、脱ガス処理では、基板１を１００℃〜３００℃に所定時間（１ｍｉｎ）加熱保持する。
【００２１】
脱ガス後、第２の真空処理室Ｆ２に基板１を搬送し、孔部１０の内面を含むシリコン基板１の表面に、蒸着重合法によりバリア絶縁層１１たるポリマー層を形成する（図１（ｂ）参照）。バリア絶縁層１１は、例えば、ポリイミド、ポリアミド、ポリアゾメチン、ポリ尿素等から構成され、ポリイミドで構成することが好ましい。バリア絶縁層１１の厚みは、１００ｎｍ〜２０００ｎｍ（例えば、１０００ｎｍ）に設定することができる。バリア絶縁層１１をポリイミドで構成する場合のモノマーとしては、芳香族ジアミンとテトラカルボン酸二水和物とを用いることができる。尚、後述する空隙に埋め込まれるポリマーを含め、ポリマーの形成については、特開２０１２−１９５３８３号公報の記載を参照できる。
【００２２】
バリア絶縁層１１の形成後、第３の真空処理室Ｆ３に基板１を搬送し、バリア絶縁層１１の表面に、スパッタリング法によりバリアメタル層１２を形成する（図１（ｃ）参照）。バリアメタル層１２は、金属を含む材料、例えば、Ｔａ（タンタル）、Ｔａ窒化物（ＴａＮ）、Ｔａ珪化物、Ｔａ炭化物、Ｔｉ（チタン）、Ｔｉ窒化物、Ｔｉ珪化物、Ｔｉ炭化物、Ｗ（タングステン）窒化物、Ｗ珪化物、Ｗ炭化物、Ｖ（バナジウム）酸化物、Ｎｂ（ニオブ）酸化物などから構成され、ＴａＮで構成することが好ましい。バリアメタル層１２の厚みは、１０ｎｍ〜７０ｎｍ（例えば、２０ｎｍ）に設定することができる。尚、バリア絶縁層１１とバリアメタル層１２とが本発明のバリア層を構成する。
【００２３】
バリアメタル層１２の形成後、第４の真空処理室Ｆ４に基板１を搬送し、バリアメタル層１２の表面に、スパッタリング法によりＣｕシード層（図示省略）を形成する。Ｃｕシード層の厚みは、２０ｎｍ〜１００ｎｍ（例えば、５０ｎｍ）に設定することができる。Ｃｕシード層の形成後、第５の真空処理室Ｆ５に基板１を搬送し、Ｃｕシード層の表面に、めっき法によりＣｕ層１３を形成する（図１（ｄ）参照）。このとき、孔部１０内をＣｕ層１３で完全に埋め込む（フルめっき）のではなく、Ｃｕ層１３の厚みが２０００ｎｍ〜３０００ｎｍ程度になるようにめっき時間を短くすることで、孔部１０内に深さ方向にのびる空隙Ｓが残るようにする（ハーフめっき）。尚、Ｃｕシード層とＣｕ層１３とが本発明の導電層を構成する。
【００２４】
Ｃｕ層１３の形成後、第６の真空処理室Ｆ６に基板１を搬送し、上記空隙Ｓにポリマー１４を埋め込む（図１（ｅ）参照）。このポリマー１４は、上記バリア絶縁層１１と同様、真空蒸着重合法により形成することができる。その結果、シリコン基板１の孔部１０に隙間無く導電層１３及びポリマー（ポリマー層）１４が埋め込まれた配線構造Ｗが得られる。
【００２５】
上記実施形態によれば、孔部１０内に深さ方向にのびる空隙Ｓが残るようにＣｕ層１３を形成した後、空隙Ｓにポリマー１４を埋め込むようにした。ポリマー１４はＣｕ層１３よりも埋め込み性が高いため、孔部１０のアスペクト比が高い場合でも、孔部１０内にボイドが発生することが確実に防止できる。その結果、Ｃｕ原子の移動に伴うボイドの発生や配線の断線（例えばストレスマイグレーション）を効果的に抑制できる。しかも、従来例の如く孔部１０内を全てＣｕで埋め込む場合に比べて、めっき時間を短縮できるため、配線構造を生産性よく形成することができる。
【００２６】
また、空隙Ｓの上部開口が狭くても、蒸着重合法によりポリマー１４を形成することにより、空隙Ｓに隙間無くポリマー１４を埋め込むことができる。
【００２７】
尚、本発明の配線構造をＧＨｚレベルの高周波デバイスに適用すれば、表皮効果によりＣｕ層１３表面を電流が流れるため、配線抵抗が減少する傾向にあり好ましい。
【００２８】
本発明の効果を確認するために、発明者らは次の実験を行った。即ち、処理対象物をφ２００ｍｍのシリコン基板１の表面に直径ｒが２０μｍ、深さｄが１５０μｍ（アスペクト比７．５）の孔部１０が形成されたものとし、孔部１０の内面を含むシリコン基板１表面に、原料モノマーとして芳香族ジアミンとテトラカルボン酸二水和物とを用いる蒸着重合法によりポリイミド層（バリア絶縁層）１１を１５００ｎｍの厚みで形成し、ポリイミド層１１の表面にスパッタリング法によりＴａＮ層（バリアメタル層）１２を２０ｎｍの厚みで形成し、ＴａＮ層１２の表面にスパッタリング法によりＣｕシード層を８０ｎｍの厚みで形成し、Ｃｕシード層の表面にめっき法によりＣｕ層１３を形成した。このとき、めっき時間を調整して（例えば、３０ｍｉｎ）、Ｃｕ層１３の形成後の孔部１０内に深さ方向にのびる空隙Ｓが残るようにした。最後に、空隙Ｓに蒸着重合法により形成したポリイミド１４を埋め込んだ。これにより形成された配線構造のＳＥＭ写真を撮像したところ、孔部１０内にボイドが形成されていないことが確認された。また、上記形成された配線構造をＧＨｚレベルの高周波デバイスに適用した場合の電気特性を測定した結果、配線の断線がなく、配線抵抗の上昇の問題もないことが確認された。
【００２９】
なお、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、ポリイミド層１１とポリイミド層１４とを異なる処理室Ｆ２，Ｆ６で形成する場合について説明したが、１つの処理室で形成してもよい。
【符号の説明】
【００３０】
１…シリコン基板（処理対象物）、１０…孔部（凹部）、１１…バリア絶縁層（バリア層）、１２…バリアメタル層（バリア層）、１３…Ｃｕ層（導電層）、Ｓ…空隙、１４…ポリマー，ポリマー層、Ｗ…配線構造。
【図１】
2015032591.tif 000003
【図２】
2015032591.tif 000004