(57)【要約】【課題】２層からなるソルダレジストを形成して、界面間の密着力を増加させ、界面のアンダーカット（ｕｎｄｅｒｃｕｔ）現象を改善できる高信頼性のプリント回路基板用ソルダレジスト、これを用いたプリント回路基板およびその製造方法を提供する。【解決手段】本発明のプリント回路基板用ソルダレジスト１０００は、第１フィラー層１００と、第１フィラー層１００の下部に形成された第２フィラー層３００と、を含み、第２フィラー層３００のフィラーの含有量は、第１フィラー層１００のフィラーの含有量より少ないものである。【選択図】図１
2015090981.tif 000002
【特許請求の範囲】
【請求項１】
第１フィラー層と、
前記第１フィラー層の下部に形成された第２フィラー層と、を含み、
前記第２フィラー層のフィラーの含有量は、前記第１フィラー層のフィラーの含有量より少ない、プリント回路基板用ソルダレジスト。
【請求項２】
前記第２フィラー層のフィラーの大きさは、前記第１フィラー層のフィラーの大きさより小さい、請求項１に記載のプリント回路基板用ソルダレジスト。
【請求項３】
前記第２フィラー層にはフィラーが含まれていない、請求項１に記載のプリント回路基板用ソルダレジスト。
【請求項４】
前記第１フィラー層の上部および前記第２フィラー層の下部に形成された保護フィルムをさらに含む、請求項１に記載のプリント回路基板用ソルダレジスト。
【請求項５】
基板と、
前記基板に形成された外部接続端子と、
前記外部接続端子の一部を覆うように形成され、第１フィラー層および第１フィラー層の下部に形成された第２フィラー層を含むソルダレジスト層と、を含み、
前記第２フィラー層のフィラーの含有量は、前記第１フィラー層のフィラーの含有量より少ない、プリント回路基板。
【請求項６】
前記第２フィラー層のフィラーの大きさは、前記第１フィラー層のフィラーの大きさより小さい、請求項５に記載のプリント回路基板。
【請求項７】
前記第２フィラー層にはフィラーが含まれていない、請求項５に記載のプリント回路基板。
【請求項８】
前記基板は、１層以上の内部絶縁層および内部回路層を含む、請求項５に記載のプリント回路基板。
【請求項９】
前記ソルダレジスト層は、前記外部接続端子の両側と離隔するように形成される、請求項５に記載のプリント回路基板。
【請求項１０】
外部接続端子が形成された基板を準備する段階と、
前記外部接続端子を覆うように、第１フィラー層および第１フィラー層の下部に形成された第２フィラー層を含むソルダレジスト層を形成する段階と、
前記ソルダレジスト層に露光および現像を施して、前記外部接続端子を露出させる開口部を形成する段階と、
前記ソルダレジスト層に硬化を施す段階と、を含み、
前記第２フィラー層のフィラーの含有量は、前記第１フィラー層のフィラーの含有量より少ない、プリント回路基板の製造方法。
【請求項１１】
前記開口部を形成する段階において、前記開口部は、前記外部接続端子の一部を露出するように形成される、請求項１０に記載のプリント回路基板の製造方法。
【請求項１２】
前記開口部を形成する段階において、前記開口部の幅が前記外部接続端子の幅より広く形成されて、前記開口部の内壁が前記外部接続端子の両側と離隔するように形成される、請求項１０に記載のプリント回路基板の製造方法。
【請求項１３】
前記ソルダレジストを準備する段階において、前記ソルダレジストの上部および下部に保護フィルムをさらに含む、請求項１０に記載のプリント回路基板の製造方法。
【請求項１４】
前記ソルダレジスト層を形成する段階の前に、前記保護フィルムを除去する段階をさらに含む、請求項１３に記載のプリント回路基板の製造方法。
【請求項１５】
前記第２フィラー層のフィラーの大きさは、前記第１フィラー層のフィラーの大きさより小さい、請求項１０に記載のプリント回路基板の製造方法。
【請求項１６】
前記基板は、１層以上の内部絶縁層および内部回路層を含む、請求項１０に記載のプリント回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント回路基板用ソルダレジスト、これを用いたプリント回路基板およびその製造方法に関する。
【背景技術】
【０００２】
近年、電子製品の多機能化および高速化が迅速に進められている。
【０００３】
このような傾向に対応するために、半導体チップ、および半導体チップと基板を連結する半導体チップ実装プリント回路基板も非常に速い速度で発展している。
【０００４】
このような半導体チップの実装において、プリント回路基板の発展に要求される事項は、半導体チップ実装プリント回路基板の高速化および高密度化と密接に係っており、これらを満たすためには、プリント回路基板の軽薄短小化、微細回路化、優れた電気的特性、高信頼性、高速信号伝逹構造など、半導体チップ実装プリント回路基板の改善および発展が必要である。
【０００５】
ここで、プリント回路基板の微細回路化において、回路パターンを微細に形成する場合、微細回路パターンの形成後に行われるエッチング工程によって微細回路パターンもエッチングされるなどの損傷が発生し、結果、プリント回路基板の不良をもたらす恐れがある。
【０００６】
このように微細回路パターンがエッチング工程によって損傷するに伴い、微細回路パターンの信号伝達特性などが低下する問題点がある。そのため、エッチング工程によって微細回路パターンの損傷を防止するための方法が提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】韓国公開特許第２０１３−００５３９４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、２層からなるソルダレジストを形成して、界面間の密着力を増加させ、界面のアンダーカット（ｕｎｄｅｒｃｕｔ）現象を改善できる高信頼性のプリント回路基板用ソルダレジスト、これを用いたプリント回路基板およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一実施例によるプリント回路基板用ソルダレジストは、第１フィラー層と、前記第１フィラー層の下部に形成された第２フィラー層と、を含み、前記第２フィラー層のフィラーの含有量は、前記第１フィラー層のフィラーの含有量より少ないものである。
【００１０】
前記第２フィラー層のフィラーの大きさは、前記第１フィラー層のフィラーの大きさより小さいことができる。
【００１１】
前記第２フィラー層には、フィラーが含まれていないことができる。
【００１２】
前記第１フィラー層の上部および前記第２フィラー層の下部に形成された保護フィルムをさらに含むことができる。
【００１３】
本発明の他の実施例によるプリント回路基板は、基板と、前記基板に形成された外部接続端子と、前記外部接続端子の一部を覆うように形成され、第１フィラー層および第１フィラー層の下部に形成された第２フィラー層を含むソルダレジスト層と、を含み、前記第２フィラー層のフィラーの含有量は、前記第１フィラー層のフィラーの含有量より少ないものである。
【００１４】
前記第２フィラー層のフィラーの大きさは、前記第１フィラー層のフィラーの大きさより小さいことができる。
【００１５】
前記第２フィラー層には、フィラーが含まれていないことができる。
【００１６】
前記基板は、１層以上の内部絶縁層および内部回路層を含むことができる。
【００１７】
前記ソルダレジスト層は、前記外部接続端子の両側と離隔するように形成されることができる。
【００１８】
本発明のさらに他の実施例によるプリント回路基板の製造方法は、外部接続端子が形成された基板を準備する段階と、前記外部接続端子を覆うように、第１フィラー層および第１フィラー層の下部に形成された第２フィラー層を含むソルダレジスト層を形成する段階と、前記ソルダレジスト層に露光および現像を施して、前記外部接続端子を露出させる開口部を形成する段階と、前記ソルダレジスト層に硬化を施す段階と、を含み、前記第２フィラー層のフィラーの含有量は、前記第１フィラー層のフィラーの含有量より少ないものである。
【００１９】
前記開口部を形成する段階において、前記開口部は、前記外部接続端子の一部を露出するように形成されることができる。
【００２０】
前記開口部を形成する段階において、前記開口部の幅が前記外部接続端子の幅より広く形成されて、前記開口部の内壁が前記外部接続端子の両側と離隔するように形成されることができる。
【００２１】
前記ソルダレジストを準備する段階において、前記ソルダレジストの上部および下部に保護フィルムをさらに含むことができる。
【００２２】
前記ソルダレジスト層を形成する段階の前に、前記保護フィルムを除去する段階をさらに含むことができる。
【００２３】
前記第２フィラー層のフィラーの大きさは、前記第１フィラー層のフィラーの大きさより小さいことができる。
【００２４】
前記基板は、１層以上の内部絶縁層および内部回路層を含むことができる。
【発明の効果】
【００２５】
本発明の一実施例によれば、２層からなり、外部接続端子と接する層のフィラーの含有量が他の層のフィラーの含有量より少ないソルダレジストを用いることで、光透過度を向上させて、界面間の密着力を増加させることができる。
【００２６】
また、界面のアンダーカット（ｕｎｄｅｒｃｕｔ）およびフット（ｆｏｏｔ）現象を改善することで、最終の製品の界面間の密着力を向上させて、信頼性を確保することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１実施例によるプリント回路基板用ソルダレジストの断面図である。
【図２】本発明の第２実施例によるプリント回路基板用ソルダレジストの断面図である。
【図３】本発明の第３実施例によるプリント回路基板用ソルダレジストの断面図である。
【図４】本発明の他の実施例によるプリント回路基板の断面図である。
【図５】本発明の他の実施例によるプリント回路基板の断面図である。
【図６】本発明のさらに他の実施例によるプリント回路基板の製造方法における工程図である。
【図７】本発明のさらに他の実施例によるプリント回路基板の製造方法における工程図である。
【図８】本発明のさらに他の実施例によるプリント回路基板の製造方法における工程図である。
【図９】本発明のさらに他の実施例によるプリント回路基板の製造方法における工程図である。
【図１０】本発明のさらに他の実施例によるプリント回路基板の製造方法における工程図である。
【図１１】本発明のさらに他の実施例によるプリント回路基板の製造方法における工程図である。
【図１２】本発明のさらに他の実施例によるプリント回路基板の製造方法における工程図である。
【図１３】本発明のさらに他の実施例によるプリント回路基板の製造方法における工程図である。
【発明を実施するための形態】
【００２８】
本発明の目的、特定の長所および新規の特徴は、添付図面に係る以下の詳細な説明および好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第１」、「第２」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。
【００２９】
以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。
【００３０】
（プリント回路基板用ソルダレジスト）
図１は、本発明の第１実施例によるプリント回路基板用ソルダレジストを示す断面図である。
【００３１】
図１に示されたように、本発明の第１実施例によるプリント回路基板用ソルダレジスト１０００は、第１フィラー層１００と、前記第１フィラー層１００の下部に形成された第２フィラー層３００と、を含む。
【００３２】
この際、前記第２フィラー層３００のフィラーの含有量は、前記第１フィラー層１００のフィラーの含有量より少ないことができる。
【００３３】
ここで、前記第２フィラー層３００は、外部接続端子と接することができる。
【００３４】
また、前記第１フィラー層１００および前記第２フィラー層３００を保護するために、前記第１フィラー層１００の上部および前記第２フィラー層３００の下部に形成された保護フィルム１０１をさらに含むことができる。
【００３５】
本実施例では、前記第１フィラー層１００の厚さを前記第２フィラー層３００の厚さより厚く形成しているが、層の厚さは、当業者が所望の厚さを選択して形成してもよい。
【００３６】
図２は、本発明の第２実施例によるプリント回路基板用ソルダレジストを示す断面図である。
【００３７】
図２に示されたように、本発明の第２実施例によるプリント回路基板用ソルダレジスト２０００は、第１フィラー層１００と、前記第１フィラー層１００の下部に形成された第２フィラー層４００と、を含む。
【００３８】
この際、前記第２フィラー層４００のフィラーの大きさは、前記第１フィラー層１００のフィラーの大きさより小さいことができる。
【００３９】
ここで、前記第２フィラー層４００は、外部接続端子と接することができる。
【００４０】
また、前記第１フィラー層１００および前記第２フィラー層４００を保護するために、前記第１フィラー層１００の上部および前記第２フィラー層４００の下部に形成された保護フィルム１０１をさらに含むことができる。
【００４１】
本実施例では、前記第１フィラー層１００の厚さを前記第２フィラー層４００の厚さより厚く形成しているが、層の厚さは、当業者が所望の厚さを選択して形成してもよい。
【００４２】
図３は、本発明の第３実施例によるプリント回路基板用ソルダレジストを示す断面図である。
【００４３】
図３に示されたように、本発明の第３実施例によるプリント回路基板用ソルダレジスト３０００は、第１フィラー層１００と、前記第１フィラー層１００の下部に形成された第２フィラー層２００と、を含む。
【００４４】
この際、前記第２フィラー層２００には、フィラーが含まれていないことができる。
【００４５】
ここで、前記第２フィラー層２００は、外部接続端子と接することができる。
【００４６】
また、前記第１フィラー層１００および前記第２フィラー層２００を保護するために、前記第１フィラー層１００の上部および前記第２フィラー層２００の下部に形成された保護フィルム１０１をさらに含むことができる。
【００４７】
本実施例では、前記第１フィラー層１００の厚さを前記第２フィラー層２００の厚さより厚く形成しているが、層の厚さは、当業者が所望の厚さを選択して形成してもよい。
【００４８】
（プリント回路基板）
図４は、本発明の他の実施例によるプリント回路基板の断面図である。
【００４９】
図４に示されたように、本発明の他の実施例によるプリント回路基板４０００は、基板９００と、前記基板９００に形成された外部接続端子９０１と、前記外部接続端子９０１の一部を覆うように形成されたソルダレジスト層５００と、を含み、前記ソルダレジスト層５００は、第１フィラー層１００と、前記第１フィラー層１００の下部に形成された第２フィラー層２００と、を含み、前記第２フィラー層２００のフィラーの含有量は、前記第１フィラー層１００のフィラーの含有量より少ないものである。
【００５０】
前記基板９００は、絶縁層に接続端子を含む１層以上の回路が形成された回路基板であって、好ましくは、プリント回路基板であってもよい。本図面では、説明の便宜上、具体的な内層回路の構成は省略しているが、当業者であれば、基板として絶縁層に１層以上の回路が形成された通常の回路基板が適用されることを十分認識することができる。
【００５１】
前記絶縁層としては、樹脂絶縁層を用いることができる。前記樹脂絶縁層としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグを用いてもよく、熱硬化性樹脂および／または光硬化性樹脂などを用いてもよく、特にこれに限定されない。
【００５２】
前記内層回路層としては、回路用伝導性金属として用いられるものであれば制限なく適用することができ、プリント回路基板においては、銅を用いることが一般的である。
【００５３】
前記外部接続端子９０１には、必要に応じて、表面処理層（図示せず）がさらに形成されてもよい。
【００５４】
前記表面処理層は、当業界に公知のものであれば特に限定されず、例えば、電解金めっき（Ｅｌｅｃｔｒｏ  Ｇｏｌｄ  Ｐｌａｔｉｎｇ）、無電解金めっき（Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ  Ｐｌａｔｉｎｇ）、ＯＳＰ（ｏｒｇａｎｉｃ  ｓｏｌｄｅｒａｂｉｌｉｔｙ  ｐｒｅｓｅｒｖａｔｉｖｅ）または無電解スズめっき（Ｉｍｍｅｒｓｉｏｎ  Ｔｉｎ  Ｐｌａｔｉｎｇ）、無電解銀めっき（Ｉｍｍｅｒｓｉｏｎ  Ｓｉｌｖｅｒ  Ｐｌａｔｉｎｇ）、ＥＮＩＧ（ｅｌｅｃｔｒｏｌｅｓｓ  ｎｉｃｋｅｌ  ａｎｄ  ｉｍｍｅｒｓｉｏｎ  ｇｏｌｄ；無電解ニッケルめっき／置換金めっき）、ＤＩＧめっき（Ｄｉｒｅｃｔ  Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ  Ｐｌａｔｉｎｇ）、ＨＡＳＬ（Ｈｏｔ  Ａｉｒ  ｓｏｌｄｅｒ  Ｌｅｖｅｌｌｉｎｇ）などからなってもよい。
【００５５】
本実施例では、前記第１フィラー層１００の厚さを前記第２フィラー層２００の厚さより厚く形成しているが、層の厚さは、当業者が所望の厚さを選択して形成してもよい。
【００５６】
ここで、前記第２フィラー層２００のフィラーの大きさは、前記第１フィラー層１００のフィラーの大きさより小さいことができる。
【００５７】
また、前記第２フィラー層２００には、フィラーが含まれていないことができる。
【００５８】
また、前記第２フィラー層２００のフィラーとしては、透明フィラーまたは混合フィラーを用いることができる。
【００５９】
この際、前記第２フィラー層２００が前記外部接続端子９０１と接するように形成されることができる。
【００６０】
本実施例では、前記外部接続端子９０１と接するように形成された前記第２フィラー層２００のフィラーの含有量が、前記第１フィラー層１００のフィラーの含有量より少ないため、露光を施す際に前記第２フィラー層２００の光透過度が高くなることができる。
【００６１】
これにより、前記第２フィラー層２００の硬化度が向上して、前記第２フィラー層２００と前記外部接続端子９０１との密着力を向上させることができる。すなわち、前記ソルダレジスト層５００と、前記外部接続端子９０１および前記基板９００との密着力を向上させることができる。
【００６２】
また、前記ソルダレジスト層５００に現像を施す際に前記第２フィラー層２００と前記外部接続端子９０１との界面の現像性が向上して、ソルダレジスト層のフット（ｆｏｏｔ）を改善することができる。
【００６３】
図５は、本発明の他の実施例によるプリント回路基板の断面図である。
【００６４】
図５に示されたように、本発明の他の実施例によるプリント回路基板５０００は、基板９００と、前記基板９００に形成された外部接続端子９０１と、前記外部接続端子９０１と離隔するように形成されたソルダレジスト層５００と、を含み、前記ソルダレジスト層５００は、第１フィラー層１００と、前記第１フィラー層１００の下部に形成された第２フィラー層２００と、を含み、前記第２フィラー層２００のフィラーの含有量は、前記第１フィラー層１００のフィラーの含有量より少ないものである。
【００６５】
本実施例では、前記第１フィラー層１００の厚さを前記第２フィラー層２００の厚さより厚く形成しているが、層の厚さは、当業者が所望の厚さを選択して形成してもよい。
【００６６】
ここで、前記第２フィラー層２００のフィラーの大きさは、前記第１フィラー層１００のフィラーの大きさより小さいことができる。
【００６７】
また、前記第２フィラー層２００には、フィラーが含まれていないことができる。
【００６８】
また、前記第２フィラー層２００のフィラーとしては、透明フィラーまたは混合フィラーを用いることができる。
【００６９】
この際、前記第２フィラー層２００が前記外部接続端子９０１と接するように形成されることができる。
【００７０】
本実施例では、前記外部接続端子９０１と接するように形成された前記第２フィラー層２００のフィラーの含有量が、前記第１フィラー層１００のフィラーの含有量より少ないため、露光を施す際に前記第２フィラー層２００の光透過度が高くなることができる。
【００７１】
これにより、前記第２フィラー層２００の硬化度が向上して、前記第２フィラー層２００と前記外部接続端子９０１との密着力を向上させることができる。すなわち、前記ソルダレジスト層５００と、前記外部接続端子９０１および前記基板９００との密着力を向上させることができる。
【００７２】
また、前記ソルダレジスト層５００に現像を施す際に前記第２フィラー層２００と前記外部接続端子９０１との界面の現像性が向上して、ソルダレジスト層のアンダーカット（ｕｎｄｅｒｃｕｔ）を改善することができる。
【００７３】
（プリント回路基板の製造方法）
図６から図９は、本発明のさらに他の実施例によるプリント回路基板の製造方法における工程図である。
【００７４】
図６に示されたように、外部接続端子９０１が形成された基板９００を準備する。
【００７５】
前記基板９００は、絶縁層に接続端子を含む１層以上の回路が形成された回路基板であって、好ましくは、プリント回路基板であってもよい。本図面では、説明の便宜上、具体的な内層回路の構成は省略しているが、当業者であれば、基板として絶縁層に１層以上の回路が形成された通常の回路基板が適用されることを十分認識することができる。
【００７６】
前記絶縁層としては、樹脂絶縁層を用いることができる。前記樹脂絶縁層としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグを用いてもよく、熱硬化性樹脂および／または光硬化性樹脂などを用いてもよく、特にこれに限定されない。
【００７７】
前記内層回路層は、回路用伝導性金属として用いられるものであれば制限なく適用することができ、プリント回路基板においては、銅を用いることが一般的である。
【００７８】
前記外部接続端子９０１には、必要に応じて、表面処理層（図示せず）がさらに形成されてもよい。
【００７９】
前記表面処理層は、当業界に公知のものであれば特に限定されず、例えば、電解金めっき（Ｅｌｅｃｔｒｏ  Ｇｏｌｄ  Ｐｌａｔｉｎｇ）、無電解金めっき（Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ  Ｐｌａｔｉｎｇ）、ＯＳＰ（ｏｒｇａｎｉｃ  ｓｏｌｄｅｒａｂｉｌｉｔｙ  ｐｒｅｓｅｒｖａｔｉｖｅ）または無電解スズめっき（Ｉｍｍｅｒｓｉｏｎ  Ｔｉｎ  Ｐｌａｔｉｎｇ）、無電解銀めっき（Ｉｍｍｅｒｓｉｏｎ  Ｓｉｌｖｅｒ  Ｐｌａｔｉｎｇ）、ＥＮＩＧ（ｅｌｅｃｔｒｏｌｅｓｓ  ｎｉｃｋｅｌ  ａｎｄ  ｉｍｍｅｒｓｉｏｎ  ｇｏｌｄ；無電解ニッケルめっき／置換金めっき）、ＤＩＧめっき（Ｄｉｒｅｃｔ  Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ  Ｐｌａｔｉｎｇ）、ＨＡＳＬ（Ｈｏｔ  Ａｉｒ  ｓｏｌｄｅｒ  Ｌｅｖｅｌｌｉｎｇ）などからなってもよい。
【００８０】
図７に示されたように、前記基板９００上にソルダレジスト層５００を形成した後、露光を施す。
【００８１】
この際、前記ソルダレジスト層５００の上部および下部に形成された保護フィルムを除去することができる。
【００８２】
本実施例では、開口部が形成される領域１０２以外の領域に露光を施しているが、露光を施す位置は当業者が選択してもよい。
【００８３】
ここで、前記ソルダレジスト層５００は、第１フィラー層１００と、第２フィラー層２００と、を含むことができる。
【００８４】
この際、前記第２フィラー層２００のフィラーの含有量は、前記第１フィラー層１００のフィラーの含有量より少ないことができる。
【００８５】
ここで、前記第２フィラー層２００のフィラーの大きさは、前記第１フィラー層１００のフィラーの大きさより小さいことができる。
【００８６】
また、前記第２フィラー層２００には、フィラーが含まれていないことができる。
【００８７】
また、前記第２フィラー層２００のフィラーとしては、透明フィラーまたは混合フィラーを用いることができる。
【００８８】
ここで、前記第２フィラー層２００が前記基板９００および外部接続端子９０１と接することができる。
【００８９】
本実施例では、前記外部接続端子９０１と接するように形成された前記第２フィラー層２００のフィラーの含有量を前記第１フィラー層１００のフィラーの含有量より少なく形成して、露光を施す際に前記第２フィラー層２００の光透過度が高くなることができる。
【００９０】
これにより、前記第２フィラー層２００の硬化度が向上して、前記第２フィラー層２００と前記外部接続端子９０１との密着力を向上させることができる。すなわち、前記ソルダレジスト層５００と、前記外部接続端子９０１および前記基板９００との密着力を向上させることができる。
【００９１】
また、本実施例では、前記第１フィラー層１００の厚さを前記第２フィラー層２００の厚さより厚く形成しているが、層の厚さは、当業者が所望の厚さを選択して形成してもよい。
【００９２】
図８に示されたように、現像を施し、前記ソルダレジスト層５００に開口部１０３を形成する。
【００９３】
この際、前記開口部１０３は、前記外部接続端子９０１の一部を露出するように形成することができる。
【００９４】
ここで、前記ソルダレジスト層５００に現像を施す際に前記第２フィラー層２００と前記外部接続端子９０１との界面の現像性が向上して、ソルダレジスト層のフット（ｆｏｏｔ）を改善することができる。
【００９５】
図９に示されたように、硬化を施すことができる。
【００９６】
本実施例では、前記外部接続端子９０１と接するように形成された前記第２フィラー層２００のフィラーの含有量を前記第１フィラー層１００のフィラーの含有量より少なく形成して、光透過度を向上させることができる。
【００９７】
これにより、前記外部接続端子９０１と接するソルダレジスト層５００の硬化度が向上するため、全体の露光量を低減することができ、これにより生産性を向上させることができる。
【００９８】
図１０から図１３は、本発明のさらに他の実施例によるプリント回路基板の製造方法の工程図である。
【００９９】
図１０に示されたように、外部接続端子９０１が形成された基板９００を準備する。
【０１００】
図１１に示されたように、前記基板９００上にソルダレジスト層５００を形成した後、露光を施す。
【０１０１】
この際、前記ソルダレジスト層５００の上部および下部に形成された保護フィルムを除去することができる。
【０１０２】
本実施例では、開口部が形成される領域１０２以外の領域に露光を施しているが、露光を施す位置は当業者が選択してもよい。
【０１０３】
ここで、前記ソルダレジスト層５００は、第１フィラー層１００と、第２フィラー層２００と、を含むことができる。
【０１０４】
この際、前記第２フィラー層２００のフィラーの含有量は、前記第１フィラー層１００のフィラーの含有量より少ないことができる。
【０１０５】
ここで、前記第２フィラー層２００のフィラーの大きさは、前記第１フィラー層１００のフィラーの大きさより小さいことができる。
【０１０６】
また、前記第２フィラー層２００には、フィラーが含まれていないことができる。
【０１０７】
また、前記第２フィラー層２００のフィラーとしては、透明フィラーまたは混合フィラーを用いることができる。
【０１０８】
ここで、前記第２フィラー層２００が前記基板９００および外部接続端子９０１と接することができる。
【０１０９】
本実施例では、前記外部接続端子９０１と接するように形成された前記第２フィラー層２００のフィラーの含有量を前記第１フィラー層１００のフィラーの含有量より少なく形成して、露光を施す際に前記第２フィラー層２００の光透過度が高くなることができる。
【０１１０】
これにより、前記第２フィラー層２００の硬化度が向上して、前記第２フィラー層２００と前記外部接続端子９０１との密着力を向上させることができる。すなわち、前記ソルダレジスト層５００と、前記外部接続端子９０１および前記基板９００との密着力を向上させることができる。
【０１１１】
また、本実施例では、前記第１フィラー層１００の厚さを前記第２フィラー層２００の厚さより厚く形成しているが、層の厚さは、当業者が所望の厚さを選択して形成してもよい。
【０１１２】
図１２に示されたように、現像を施し、前記ソルダレジスト層５００に開口部１０３を形成する。
【０１１３】
この際、前記開口部１０３は、その両側が前記外部接続端子９０１と離隔するように形成することができる。
【０１１４】
ここで、前記ソルダレジスト層５００に現像を施す際、前記第２フィラー層２００と前記外部接続端子９０１との界面の現像性が向上して、ソルダレジスト層のアンダーカット（ｕｎｄｅｒｃｕｔ）を改善することができる。
【０１１５】
図１３に示されたように、硬化を施すことができる。
【０１１６】
本実施例では、前記外部接続端子９０１と接するように形成された前記第２フィラー層２００のフィラーの含有量を前記第１フィラー層１００のフィラーの含有量より少なく形成して、光透過度を向上させることができる。
【０１１７】
これにより、前記外部接続端子９０１と接するソルダレジスト層５００の硬化度が向上するため、全体露光量を低減することができ、これにより生産性を向上させることができる。
【０１１８】
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
【０１１９】
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
【産業上の利用可能性】
【０１２０】
本発明は、プリント回路基板用ソルダレジスト、これを用いたプリント回路基板およびその製造方法に適用可能である。
【符号の説明】
【０１２１】
１０００、２０００、３０００  プリント回路基板用ソルダレジスト
４０００、５０００  プリント回路基板
１００  第１フィラー層
１０１  保護フィルム
１０２  開口部が形成される領域
１０３  開口部
２００、３００、４００  第２フィラー層
５００  ソルダレジスト層
９００  基板
９０１  外部接続端子
【図１】
2015090981.tif 000003
【図２】
2015090981.tif 000004
【図３】
2015090981.tif 000005
【図４】
2015090981.tif 000006
【図５】
2015090981.tif 000007
【図６】
2015090981.tif 000008
【図７】
2015090981.tif 000009
【図８】
2015090981.tif 000010
【図９】
2015090981.tif 000011
【図１０】
2015090981.tif 000012
【図１１】
2015090981.tif 000013
【図１２】
2015090981.tif 000014
【図１３】
2015090981.tif 000015