(57)【要約】【課題】本発明は、積層セラミックキャパシタに関する。【解決手段】本発明は、複数の誘電体層を含み、厚さ方向に対向する第１及び第２主面、長さ方向に対向する第１及び第２端面、及び幅方向に対向する第１及び第２側面を有するセラミック本体と、上記セラミック本体内で、上記誘電体層を介し上記セラミック本体の第１及び第２端面を通じて交互に露出するように配置された複数の第１及び第２内部電極と、上記第１及び第２内部電極とそれぞれ電気的に連結された第１及び第２外部電極と、を含み、上記第１及び第２外部電極は、第１及び第２内部導電層と、第１及び第２絶縁層と、第１及び第２外部導電層と、を含む積層セラミックキャパシタを提供する。【選択図】図１
2015090977.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層を含み、第１の方向において対向する第１主面及び第２主面、前記第１の方向とは異なる第２の方向において対向する第１端面及び第２端面、並びに前記第１の方向及び前記第２の方向とは異なる第３の方向において対向する第１側面及び第２側面を有するセラミック本体と、
前記セラミック本体内で、前記複数の誘電体層の各々の誘電体層を介し前記セラミック本体の前記第１端面及び前記第２端面を通じて交互に露出するように配置された複数の第１内部電極及び複数の第２内部電極と、
前記複数の第１内部電極及び前記複数の第２内部電極とそれぞれ電気的に連結された第１外部電極及び第２外部電極と、を含み、
前記第１外部電極及び前記第２外部電極は、
前記セラミック本体の前記第１端面及び前記第２端面から前記第１主面の一部までそれぞれ延長形成された第１内部導電層及び第２内部導電層と、
前記第１内部導電層及び前記第２内部導電層上に形成され、前記セラミック本体の前記第１端面及び前記第２端面から前記第１主面の一部までそれぞれ延長形成され、前記第１内部導電層及び前記第２内部導電層の一部が前記第１主面にそれぞれ露出するように前記第１内部導電層及び前記第２内部導電層より短い第１絶縁層及び第２絶縁層と、
前記セラミック本体の前記第１主面に露出した前記第１内部導電層及び前記第２内部導電層にそれぞれ形成された第１外部導電層及び第２外部導電層と、を含む積層セラミックキャパシタ。
【請求項２】
前記第１外部導電層及び前記第２外部導電層は、前記セラミック本体の前記第１主面に形成された前記第１内部導電層と前記第１絶縁層及び前記第２内部導電層と前記第２絶縁層にそれぞれ同時に形成されたことを特徴とする、請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記第１絶縁層及び前記第２絶縁層の前記第１の方向の長さは５０μｍ以上であることを特徴とする、請求項１または２に記載の積層セラミックキャパシタ。
【請求項４】
前記第１絶縁層及び前記第２絶縁層は絶縁性エポキシを含むことを特徴とする、請求項１から３の何れか１項に記載の積層セラミックキャパシタ。
【請求項５】
前記第１外部導電層及び前記第２外部導電層は導電性エポキシを含むことを特徴とする、請求項１から４の何れか１項に記載の積層セラミックキャパシタ。
【請求項６】
複数の誘電体層を含み、第１の方向において対向する第１主面及び第２主面、前記第１の方向とは異なる第２の方向において対向する第１端面及び第２端面、及び前記第１の方向及び前記第２の方向とは異なる第３の方向において対向する第１側面及び第２側面を有するセラミック本体と、
前記セラミック本体内で、前記複数の誘電体層の各々の誘電体層を介し前記セラミック本体の前記第１端面及び前記第２端面を通じて交互に露出するように配置された複数の第１内部電極及び複数の第２内部電極と、
前記複数の第１内部電極及び前記複数の第２内部電極とそれぞれ電気的に連結された第１外部電極及び第２外部電極と、を含み、
前記第１外部電極及び前記第２外部電極は、
前記セラミック本体の前記第１端面及び前記第２端面から前記第１主面の一部までそれぞれ延長形成された第１内部導電層及び第２内部導電層と、
前記セラミック本体の前記第１主面に形成された前記第１内部導電層及び前記第２内部導電層上に形成され、前記第１内部導電層及び前記第２内部導電層の一部がそれぞれ露出するように前記セラミック本体より前記第３の方向の長さが短い第１絶縁層及び第２絶縁層と、
前記セラミック本体の前記第１主面に露出した前記第１内部導電層及び前記第２内部導電層にそれぞれ形成された第１外部導電層及び第２外部導電層と、を含む積層セラミックキャパシタ。
【請求項７】
前記第１外部導電層及び前記第２外部導電層は、前記セラミック本体の前記第１主面に形成された前記第１内部導電層と前記第１絶縁層及び前記第２内部導電層と前記第２絶縁層にそれぞれ同時に形成されたことを特徴とする、請求項６に記載の積層セラミックキャパシタ。
【請求項８】
前記セラミック本体の前記第１主面に前記第１絶縁層及び前記第２絶縁層を連結するように形成された第３絶縁層をさらに含むことを特徴とする、請求項６または７に記載の積層セラミックキャパシタ。
【請求項９】
前記第１絶縁層及び前記第２絶縁層は、前記セラミック本体の前記第１主面から前記第１端面及び前記第２端面の一部までそれぞれ延長形成されたことを特徴とする、請求項６から８の何れか１項に記載の積層セラミックキャパシタ。
【請求項１０】
前記第１外部導電層及び前記第２外部導電層は、前記セラミック本体の前記第１主面から前記第１側面及び前記第２側面の一部までそれぞれ延長形成されたことを特徴とする、請求項６から９の何れか１項に記載の積層セラミックキャパシタ。
【請求項１１】
前記第１絶縁層及び前記第２絶縁層の前記第１の方向の長さは５０μｍ以上であることを特徴とする、請求項６から１０の何れか１項に記載の積層セラミックキャパシタ。
【請求項１２】
前記第１絶縁層及び前記第２絶縁層は絶縁性エポキシを含むことを特徴とする、請求項６から１１の何れか１項に記載の積層セラミックキャパシタ。
【請求項１３】
前記第１外部導電層及び前記第２外部導電層は導電性エポキシを含むことを特徴とする、請求項６から１２の何れか１項に記載の積層セラミックキャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタに関する。
【背景技術】
【０００２】
セラミック材料を使用する電子部品には、キャパシタ、インダクタ、圧電素子、バリスタやサーミスタなどがある。
【０００３】
上記セラミック電子部品のうち積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）は、小型でありながら大容量が確保され、実装が容易であるという利点を有する。
【０００４】
このような積層セラミックキャパシタは、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）などの映像機器、コンピュータ、個人用携帯端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）及び携帯電話など、様々な電子製品の回路基板に装着されて電気を充電または放電させる役割をする。
【０００５】
最近では、映像機器の大型化またはコンピュータの中央処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）の速度上昇などの理由で、電子機器の発熱が酷くなっている。
【０００６】
従って、上記積層セラミックキャパシタは、電子機器に設けられた集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の安定的な動作のために、高温でも安定した容量と信頼性を確保することが求められている。
【０００７】
このような積層セラミックキャパシタは、複数の誘電体層を有し、上記誘電体層を介して異なる極性の内部電極が交互に配置された構造であってもよい。
【０００８】
このとき、上記誘電体層は圧電性を有するため、上記積層セラミックキャパシタに直流または交流電圧が印加されると、内部電極の間に圧電現象が発生し、周波数に応じてセラミック本体の体積を膨張及び収縮させながら周期的な振動を発生させることができる。
【０００９】
このような振動は、基板に実装した時、上記積層セラミックキャパシタの外部電極及び上記外部電極と基板を連結する半田を介して基板に伝達されて、上記基板の全体が音響反射面となり、雑音である振動音を発生させることがある。
【００１０】
該振動音は、人に不快感を与える２０〜２０，０００Ｈｚ領域の可聴周波数に該当することができ、このように人に不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）という。
【００１１】
最近の電子機器は部品の低騒音化により、積層セラミックキャパシタで発生するアコースティックノイズがより目立つことがあるため、積層セラミックキャパシタで発生するアコースティックノイズを効果的に低減させるための研究が必要である。
【００１２】
このようなアコースティックノイズを低減させる一つの方策として、フレーム形状の金属端子を積層セラミックキャパシタの両端面に付着し、基板と積層セラミックキャパシタとを一定間隔離間して実装する方法がある。
【００１３】
しかし、上記金属端子を利用してアコースティックノイズを一定水準に低減させるためには、上記金属端子の高さを一定規格以上に高める必要があった。
【００１４】
このとき、上記金属端子の高さの増加は、結果的に積層セラミックキャパシタが実装された部品の高さを増加させる原因となるため、高さに制限のある製品には使用できないという問題点があった。
【００１５】
下記特許文献１及び２はともに積層セラミックキャパシタに関し、特許文献１は、外部電極が銀−エポキシからなる第２外部電極を含み、特許文献２は、セラミック本体の下面に第１及び第２外部電極を互いに連結するように長さ方向に絶縁層が形成されている。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】韓国公開特許公報第２０１２−００５６５４９号
【特許文献２】韓国公開特許公報第２０１２−００３１２３５号
【発明の概要】
【発明が解決しようとする課題】
【００１７】
当技術分野では、積層セラミックキャパシタの圧電現象により発生した振動が基板に伝達されて発生するアコースティックノイズを効果的に低減させることができる積層セラミックキャパシタに対する新たな方策が求められてきた。
【課題を解決するための手段】
【００１８】
本発明の一側面は、複数の誘電体層を含み、厚さ方向に対向する第１及び第２主面、長さ方向に対向する第１及び第２端面、及び幅方向に対向する第１及び第２側面を有するセラミック本体と、上記セラミック本体内で、上記誘電体層を介し上記セラミック本体の第１及び第２端面を通じて交互に露出するように配置された複数の第１及び第２内部電極と、上記第１及び第２内部電極とそれぞれ電気的に連結された第１及び第２外部電極と、を含み、上記第１及び第２外部電極は、上記セラミック本体の第１及び第２端面から第１主面の一部までそれぞれ延長形成された第１及び第２内部導電層と、上記第１及び第２内部導電層上に形成され、上記セラミック本体の第１及び第２端面から第１主面の一部までそれぞれ延長形成され、上記第１及び第２内部導電層の一部が第１主面にそれぞれ露出するように上記第１及び第２内部導電層より短い第１及び第２絶縁層と、上記セラミック本体の第１主面に露出した上記第１及び第２内部導電層にそれぞれ形成された第１及び第２外部導電層と、を含む積層セラミックキャパシタを提供する。
【００１９】
本発明の他の側面は、複数の誘電体層を含み、厚さ方向に対向する第１及び第２主面、長さ方向に対向する第１及び第２端面、及び幅方向に対向する第１及び第２側面を有するセラミック本体と、上記セラミック本体内で、上記誘電体層を介し上記セラミック本体の第１及び第２端面を通じて交互に露出するように配置された複数の第１及び第２内部電極と、上記第１及び第２内部電極とそれぞれ電気的に連結された第１及び第２外部電極と、を含み、上記第１及び第２外部電極は、上記セラミック本体の第１及び第２端面から第１主面の一部までそれぞれ延長形成された第１及び第２内部導電層と、上記セラミック本体の第１主面に形成された上記第１及び第２内部導電層上に形成され、上記第１及び第２内部導電層の一部がそれぞれ露出するように上記セラミック本体より狭い幅を有する第１及び第２絶縁層と、上記セラミック本体の第１主面に露出した上記第１及び第２内部導電層にそれぞれ形成された第１及び第２外部導電層と、を含む積層セラミックキャパシタを提供する。
【００２０】
本発明の一実施形態における上記第１及び第２外部導電層は、上記セラミック本体の第１主面に形成された上記第１内部導電層と上記第１絶縁層及び上記第２内部導電層と上記第２絶縁層にそれぞれ同時に形成されてもよい。
【００２１】
本発明の一実施形態における本発明の積層セラミックキャパシタは、上記セラミック本体の第１主面に上記第１及び第２絶縁層を連結するように形成された第３絶縁層をさらに含んでもよい。
【００２２】
本発明の一実施形態における上記第１及び第２絶縁層は、上記セラミック本体の第１主面から第１及び第２端面の一部までそれぞれ延長形成されてもよい。
【００２３】
本発明の一実施形態における上記第１及び第２外部導電層は、上記セラミック本体の第１主面から第１及び第２側面の一部までそれぞれ延長形成されてもよい。
【００２４】
本発明の一実施形態における上記第１及び第２絶縁層の厚さは、５０μｍ以上であってもよい。
【００２５】
本発明の一実施形態における上記第１及び第２絶縁層は、絶縁性エポキシを含む材料からなってもよい。
【００２６】
本発明の一実施形態における上記第１及び第２外部導電層は、導電性エポキシを含む材料からなってもよい。
【発明の効果】
【００２７】
本発明の一実施形態によると、セラミック本体の実装面である第１主面に外部電極が階段状に形成されることで、基板に実装する際、積層セラミックキャパシタと基板との間隔を遠くして基板に伝達される振動を減少させ、アコースティックノイズを低減させることができる。
【００２８】
また、上記外部電極の上記絶縁層は、その特性上、柔軟性を有するため、更なる振動吸収効果が期待できる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１実施形態による積層セラミックキャパシタの概略的な構造を示した斜視図である。
【図２】図１のＡ−Ａ'線の断面図である。
【図３】図１の底面図である。
【図４】図１のＢ−Ｂ'線の断面図である。
【図５】本発明の第２実施形態による積層セラミックキャパシタの概略的な構造を示した斜視図である。
【図６】図５のＡ−Ａ'線の断面図である。
【図７】図５の底面図である。
【図８】図５のＢ−Ｂ'線の断面図である。
【発明を実施するための形態】
【００３０】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００３１】
本発明は積層セラミック電子部品に関し、本発明の一実施形態による積層セラミック電子部品には、積層セラミックキャパシタ、インダクタ、圧電体素子、バリスタ、チップ抵抗及びサーミスタなどがあり、以下では、積層セラミック電子製品の一例として、積層セラミックキャパシタについて説明する。
【００３２】
また、本発明の実施形態を明確に説明するために、六面体の方向を定義すると、図１に示されたＬ、Ｗ及びＴは、それぞれ長さ方向、幅方向及び厚さ方向である。厚さ方向は第１の方向の一例であってよく、長さ方向は第２の方向の一例であってよく、幅方向は第３の方向の一例であってよい。
【００３３】
ここで、厚さ方向は、誘電体層が積層された積層方向と同じ概念で使用することができる。
【００３４】
図１は本発明の第１実施形態による積層セラミックキャパシタの概略的な構造を示した斜視図であり、図２は図１のＡ−Ａ'線の断面図である。
【００３５】
図１及び図２を参照すると、本発明の第１実施形態による積層セラミックキャパシタ１００は、複数の誘電体層１１１が厚さ方向に積層されたセラミック本体１１０と、複数の第１及び第２内部電極１２１、１２２と、第１及び第２内部電極１２１、１２２とそれぞれ電気的に連結された第１及び第２外部電極と、を含む。
【００３６】
セラミック本体１１０は、複数の誘電体層１１１を積層して焼成したものであり、隣接する誘電体層１１１同士は、互いの境界が確認できないほどに一体化されていてもよい。
【００３７】
また、セラミック本体１１０は六面体状であってもよい。
【００３８】
本実施形態では、セラミック本体１１０の誘電体層１１１の積層方向に対向する端面を第１及び第２主面、上記第１及び第２主面を連結する長さ方向に対向する端面を第１及び第２端面、幅方向に対向する端面を第１及び第２側面と定義する。
【００３９】
誘電体層１１１は高誘電率のセラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ３）系セラミック粉末などを含んでもよく、十分な静電容量が得られるものであれば、特に限定されない。
【００４０】
また、誘電体層１１１には、上記セラミック粉末とともに、必要に応じて、遷移金属酸化物または炭化物、希土類元素、マグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）などの様々な種類のセラミック添加剤、有機溶剤、可塑剤、結合剤及び分散剤などがさらに添加されてもよい。
【００４１】
第１及び第２内部電極１２１、１２２は異なる極性を有する電極で、誘電体層１１１を形成するセラミックシート上の少なくとも一面に形成されて積層され、セラミック本体１１０の第１及び第２端面を介して交互に露出するように配置することができる。
【００４２】
このとき、第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１により電気的に絶縁され、積層セラミックキャパシタ１００の静電容量は、誘電体層１１１の積層方向に沿って重なる第１及び第２内部電極１２１、１２２の面積と比例する。
【００４３】
また、第１及び第２内部電極１２１、１２２は導電性金属で形成され、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、銅（Ｃｕ）の何れか一つまたはこれらの合金等からなるものを使用してもよいが、本発明はこれに限定されない。
【００４４】
図３は本発明の第１実施形態による積層セラミックキャパシタの底面図であり、図４は図１のＢ−Ｂ'線の断面図である。
【００４５】
図３及び図４を参照すると、上記第１及び第２外部電極は、第１及び第２内部導電層１３１、１３２と、第１及び第２絶縁層１４１、１４２と、第１及び第２外部導電層１５１、１５２と、を含む。
【００４６】
本実施形態における第１及び第２内部導電層１３１、１３２は、セラミック本体１１０の厚さ−幅断面において、セラミック本体１１０の第１及び第２端面を介して交互に露出した複数の第１及び第２内部電極１２１、１２２を覆って電気的に連結されるようにセラミック本体１１０の第１及び第２端面から実装面となる第１主面の一部まで延長形成されてもよい。
【００４７】
また、第１及び第２内部導電層１３１、１３２は、湿気または後述する第１及び第２めっき層の形成時のめっき液が内部電極に浸透することを抑制するために、セラミック本体１１０の第１及び第２端面からセラミック本体１１０の第２主面または第１及び第２側面の一部まで延長形成されてもよい。
【００４８】
このとき、第１及び第２内部導電層１３１、１３２は、良好な電気的特性を有し、且つ優れた耐ヒートサイクル性及び耐湿性などの高信頼性を提供するために、例えば、銅−ガラス（Ｃｕ−Ｇｌａｓｓ）ペーストを使用して形成されてもよく、本発明はこれに限定されない。
【００４９】
第１及び第２絶縁層１４１、１４２は、第１及び第２内部導電層１３１、１３２上に形成され、湿気または後述する第１及び第２めっき層の形成時のめっき液が内部電極に浸透することを抑制するだけでなく、積層セラミックキャパシタ１００を基板などに実装するとき、上記第１及び第２外部電極の実装面を除いた周り面への半田形成を防止するか、最小化する役割をすることができる。
【００５０】
このような第１及び第２絶縁層１４１、１４２は、セラミック本体１１０の第１及び第２端面から第１主面の一部までそれぞれ延長形成され、第１及び第２内部導電層１３１、１３２の一部が第１主面にそれぞれ露出するように第１及び第２内部導電層１３１、１３２が第１主面に形成された長さより短くてもよい。
【００５１】
また、第１及び第２絶縁層１４１、１４２は、必要に応じて、セラミック本体１１０の第１及び第２側面の一部までそれぞれ延長形成されてもよい。
【００５２】
このとき、第１及び第２絶縁層１４１、１４２は、絶縁性を有するエポキシレジスト（ｅｐｏｘｙ  ｒｅｓｉｓｔ）などを使用して形成してもよく、本発明はこれに限定されない。
【００５３】
また、第１及び第２絶縁層１４１、１４２の形成にはホイール（ｗｈｅｅｌ）塗布方法、第１及び第２内部導電層１３１、１３２の表面に溝を形成した後に絶縁性エポキシペースト等を満たして転写する方法、及びスクリーン印刷法などの何れか一つの方法を用いてもよい。
【００５４】
下表１を参照すると、第１及び第２絶縁層１４１、１４２は、振動音を低減するために、サンプル３〜７のように５０μｍ以上の厚さを有することができる。
【００５５】
これは、第１及び第２絶縁層１４１、１４２の厚さが５０μｍ未満、例えば、サンプル１及び２のような場合には、基板に実装する際、積層セラミックキャパシタ１００と基板を十分に離隔させることができないため、発生する振動音が３０ｄＢ以上となり、振動伝達減少効果が少ないためである。
【００５６】
【表１】
2015090977.tif 000003
【００５７】
第１及び第２外部導電層１５１、１５２は、セラミック本体１１０の第１主面に露出した第１及び第２内部導電層１３１、１３２にそれぞれ形成され、基板などに実装する際、半田により付着される外部連結端子としての役割をすることができる。
【００５８】
また、第１及び第２外部導電層１５１、１５２により積層セラミックキャパシタ１００の実装面が明確に区別されるため、積層セラミックキャパシタ１００を上下逆に実装することを防ぐことができる。
【００５９】
このとき、第１及び第２外部導電層１５１、１５２は、例えば、優れた導電性を有し、且つ機械的応力を吸収して信頼性を向上させることができる銅−エポキシ（Ｃｕ−ｅｐｏｘｙ）ペーストなどを使用して形成してもよく、本発明はこれに限定されない。
【００６０】
また、第１及び第２外部導電層１５１、１５２は、セラミック本体１１０の第１主面に形成された第１内部導電層１３１と第１絶縁層１４１及び第２内部導電層１３２と第２絶縁層１４２にそれぞれ同時に付着されるように形成されてもよい。
【００６１】
一方、第１及び第２外部導電層１５１、１５２には、めっき層がさらに形成されてもよい。
【００６２】
上記めっき層は、第１及び第２外部導電層１５１、１５２上に形成されたニッケル（Ｎｉ）めっき層と、上記ニッケルめっき層上に形成されたすず（Ｓｎ）めっき層を含んでもよい。
【００６３】
該めっき層は、積層セラミックキャパシタ１００を基板などに半田付けにより実装する際、互いの接着強度を高めるためのものである。
【００６４】
このように構成された第１及び第２外部電極は、基板に実装する際、セラミック本体１１０の第１及び第２端面または第１及び第２側面に形成された第１及び第２絶縁層１４１、１４２により、半田フィレットが形成される高さを最小化し上記半田を介して伝達される振動を最小化することができる。また、このような第１及び第２絶縁層１４１、１４２は、その特性上、柔軟性を有するため、更なる振動吸収効果が期待できる。
【００６５】
また、セラミック本体１１０の実装面である第１主面に階段状に形成された第１及び第２絶縁層１４１、１４２と第１及び第２外部導電層１５１、１５２の厚さにより、基板に実装する際、積層セラミックキャパシタ１００と基板との間隔を遠くして振動伝達を低減させることができる。
【００６６】
図５は本発明の第２実施形態による積層セラミックキャパシタの概略的な構造を示した斜視図であり、図６は図５のＡ−Ａ'線の断面図である。
【００６７】
図５及び図６を参照すると、本発明の第２実施形態による積層セラミックキャパシタ２００は、複数の誘電体層２１１が厚さ方向に積層されたセラミック本体２１０と、複数の第１及び第２内部電極２２１、２２２と、第１及び第２内部電極２２１、２２２とそれぞれ電気的に連結された第１及び第２外部電極と、を含む。
【００６８】
ここで、セラミック本体２１０と第１及び第２内部電極２２１、２２２の構造は、上述した第１実施形態と類似するため、重複を避けるために、これに対する具体的な説明を省略し、上述した第１実施形態と異なる構造の第１及び第２外部電極を図示し、これについて具体的に説明する。
【００６９】
図７は本発明の第２実施形態による積層セラミックキャパシタの底面図であり、図８は図１のＢ−Ｂ'線の断面図である。
【００７０】
図７及び図８を参照すると、上記第１及び第２外部電極は、第１及び第２内部導電層２３１、２３２と、第１及び第２絶縁層２４１、２４２と、第１及び第２外部導電層２５１、２５２と、を含む。
【００７１】
本実施形態では、第１及び第２内部導電層２３１、２３２は、セラミック本体２１０の厚さ−幅断面において、セラミック本体２１０の第１及び第２端面を介して交互に露出した複数の第１及び第２内部電極２２１、２２２を覆って電気的に連結されるようにセラミック本体２１０の第１及び第２端面から実装面となる第１主面の一部まで延長形成されてもよい。
【００７２】
また、第１及び第２内部導電層２３１、２２２は、必要に応じて、セラミック本体２１０の第１及び第２端面から第１及び第２側面の一部まで延長形成されてもよい。
【００７３】
また、第１及び第２内部導電層２３１、２３２は、湿気または後述する第１及び第２めっき層の形成時のめっき液が内部電極に浸透することを抑制するために、セラミック本体２１０の第１及び第２端面からセラミック本体２１０の第２主面または第１及び第２側面の一部まで延長形成されてもよい。
【００７４】
このとき、第１及び第２内部導電層２３１、２３２は、良好な電気的特性を有し、且つ優れた耐ヒートサイクル性及び耐湿性などの高信頼性を提供するために、例えば、銅−ガラス（Ｃｕ−Ｇｌａｓｓ）ペーストを使用して形成されてもよいが、本発明は限定されない。
【００７５】
第１及び第２絶縁層２４１、２４２は、第１及び第２内部導電層２３１、２３２上に形成され、湿気または後述する第１及び第２めっき層の形成時のめっき液が内部電極に浸透することを抑制するだけでなく、その特性上、柔軟性を有するため、更なる振動吸収効果を期待することができる。
【００７６】
該第１及び第２絶縁層２４１、２４２は、セラミック本体２１０の第１主面にそれぞれ形成され、第１及び第２内部導電層２３１、２３２の一部が第１主面にそれぞれ露出するようにセラミック本体２１０の幅より狭くてもよい。
【００７７】
また、第１及び第２絶縁層２４１、２４２は、必要に応じて、その両端部をセラミック本体２１０の第１主面から第１及び第２端面の一部までそれぞれ延長形成させてもよい。
【００７８】
このとき、第１及び第２絶縁層２４１、２４２は、絶縁性を有するエポキシレジスト（ｅｐｏｘｙ  ｒｅｓｉｓｔ）などを使用して形成されてもよく、本発明はこれに限定されない。
【００７９】
また、第１及び第２絶縁層２４１、２４２の形成には、ホイール（ｗｈｅｅｌ）塗布方法、第１及び第２内部導電層２３１、２３２の表面に溝を形成した後に絶縁性エポキシペースト等を満たして転写する方法、及びスクリーン印刷法などの何れか一つの方法を使用してもよい。
【００８０】
また、第１及び第２絶縁層２４１、２４２は、５０μｍ以上の厚さを有することができる。
【００８１】
これは、第１及び第２絶縁層２４１、２４２の厚さが５０μｍ以下では、基板に実装する際、積層セラミックキャパシタ２００と基板を十分に離隔させることができず、振動伝達低減効果が僅かであるためである。
【００８２】
一方、セラミック本体２１０の第１主面には、第１及び第２絶縁層２４１、２４２を長さ方向に連結するように第３絶縁層２４３が形成されてもよい。本実施形態では、図面符号２４１、２４２、２４３が一つの単一絶縁層２４０を構成することもできる。
【００８３】
第１及び第２外部導電層２５１、２５２は、セラミック本体２１０の第１主面に形成され、第１及び第２絶縁層２４１、２４２により覆われていない第１及び第２内部導電層２３１、２３２と連結されることで、基板などに実装する際に半田により付着される外部連結端子としての役割をすることができる。
【００８４】
このとき、第１及び第２外部導電層２５１、２５２は、セラミック本体２１０の第１主面において、第１及び第２絶縁層２４１、２４２と交差するようにセラミック本体２１０の第１及び第２側面の一部までそれぞれ延長形成されてもよい。
【００８５】
また、第１及び第２外部導電層２５１、２５２により積層セラミックキャパシタ２００の実装面が明確に区別されるため、積層セラミックキャパシタ２００を上下逆に実装することを防ぐことができる。
【００８６】
このとき、第１及び第２外部導電層２５１、２５２は、例えば、優れた導電性を有し、且つ機械的応力を吸収して信頼性を向上させることができる銅−エポキシ（Ｃｕ−ｅｐｏｘｙ）ペーストなどを使用して形成してもよく、本発明はこれに限定されない。
【００８７】
また、第１及び第２外部導電層２５１、２５２は、セラミック本体２１０の第１主面に形成された第１内部導電層２３１と第１絶縁層２４１及び第２内部導電層２３２と第２絶縁層２４２にそれぞれ同時に付着されるように形成されてもよい。
【００８８】
一方、第１及び第２外部導電層２５１、２５２には、めっき層がさらに形成されてもよい。
【００８９】
上記めっき層は、第１及び第２外部導電層２５１、２５２上に形成されたニッケル（Ｎｉ）めっき層と、上記ニッケルめっき層上に形成されたすず（Ｓｎ）めっき層と、を含んでもよい。
【００９０】
該めっき層は、積層セラミックキャパシタ２００を基板などに半田付けにより実装するとき、互いの接着強度を高めるためのものである。
【００９１】
このように構成された第１及び第２外部電極は、セラミック本体２１０の実装面である第１主面に階段状に形成されることで、基板に実装する際、積層セラミックキャパシタ２００と基板との間隔を遠くして振動伝達を低減させることができる。
【００９２】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００９３】
１００、２００  積層セラミックキャパシタ
１１０、２１０  セラミック本体
１１１、２１１  誘電体層
１２１、２２１  第１内部電極
１２２、２２２  第２内部電極
１３１、２３１  第１内部導電層
１３２、２３２  第２内部導電層
１４１、２４１  第１絶縁層
１４２、２４２  第２絶縁層
２４０  絶縁層
２４３  第３絶縁層
１５１、２５１  第１外部導電層
１５２、２５２  第２外部導電層
【図１】
2015090977.tif 000004
【図２】
2015090977.tif 000005
【図３】
2015090977.tif 000006
【図４】
2015090977.tif 000007
【図５】
2015090977.tif 000008
【図６】
2015090977.tif 000009
【図７】
2015090977.tif 000010
【図８】
2015090977.tif 000011