(57)【要約】【課題】部品コストの上昇を抑制しながらもダミー抵抗によるパワーロスの発生を回避或いは低減し、低負荷電流時でも出力電圧の上昇を抑制できる高性能なスイッチング電源装置を提供する。【解決手段】発振回路で規定される制御周期に基づいてデューティ制御される主スイッチング素子Ｔｒ１と、主スイッチング素子Ｔｒ１のオン時にエネルギーを蓄積するとともに蓄積したエネルギーを主スイッチング素子Ｔｒ１のオフ時に負荷側に送り出すコイルＬ１とを備え、発振回路の発振周波数を設定する容量素子としてＭＯＳ−ＦＥＴ（Ｔｒ２）が用いられ、所定の低負荷電流状態になるとＭＯＳ−ＦＥＴ（Ｔｒ２）のスイッチ状態を切替えて、発振回路の発振周波数を切替える周波数切替回路３を備えているスイッチング電源装置。【選択図】図１
2015231257.tif 000002
【特許請求の範囲】
【請求項１】
発振回路で規定される制御周期に基づいてデューティ制御される主スイッチング素子と、前記主スイッチング素子のオン時にエネルギーを蓄積するとともに蓄積したエネルギーを前記主スイッチング素子のオフ時に負荷側に送り出すコイルとを備えているスイッチング電源装置であって、
前記発振回路の発振周波数を設定する容量素子としてＭＯＳ−ＦＥＴが用いられ、所定の低負荷電流状態になると前記ＭＯＳ−ＦＥＴのスイッチ状態を切替えて、前記発振回路の発振周波数を切替える周波数切替回路を備えているスイッチング電源装置。
【請求項２】
前記周波数切替回路は、所定の低負荷電流状態になると前記ＭＯＳ−ＦＥＴのスイッチ状態を切替えて、前記発振回路の発振周波数を下げるように構成されている請求項１記載のスイッチング電源装置。
【請求項３】
前記周波数切替回路は、所定の低負荷電流状態になると前記ＭＯＳ−ＦＥＴのスイッチ状態を切替えて、前記発振回路の発振周波数を上げるように構成されている請求項１記載のスイッチング電源装置。
【請求項４】
発振回路で規定される制御周期に基づいてデューティ制御される主スイッチング素子と、前記主スイッチング素子のオン時にエネルギーを蓄積するとともに蓄積したエネルギーを前記主スイッチング素子のオフ時に負荷側に送り出すコイルとを備えているスイッチング電源装置であって、
所定の低負荷電流状態になると、前記発振回路の発振周波数を下げる周波数切替回路を備えているスイッチング電源装置。
【請求項５】
前記発振回路に発振周波数を設定する容量素子及び／または抵抗素子が設けられ、前記周波数切替回路は前記容量素子及び／または抵抗素子の容量値及び／または抵抗値を切替えるスイッチ素子で構成されている請求項４記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路で規定される制御周期に基づいてデューティ制御される主スイッチング素子と、前記主スイッチング素子のオン時にエネルギーを蓄積するとともに蓄積したエネルギーを前記主スイッチング素子のオフ時に負荷側に送り出すコイルとを備えているスイッチング電源装置に関する。
【背景技術】
【０００２】
図５（ａ），（ｂ）に示すように、スイッチング電源装置の一例である降圧チョッパ回路は、主スイッチング素子Ｔｒ１と、主スイッチング素子Ｔｒ１のオン時にエネルギーを蓄積するとともに蓄積したエネルギーを主スイッチング素子ＴＲ１のオフ時に負荷側に送り出す平滑用のコイルＬ１と、コイルＬ１を挟んで入力電源と並列に接続されたダイオードＤ１及び平滑用のコンデンサＣ１を備えている。
【０００３】
主スイッチング素子Ｔｒ１として、バイポーラトランジスタ、ＭＯＳ−ＦＥＴ、絶縁ゲートバイポーラトランジスタ等が用いられる。主スイッチング素子Ｔｒ１がオンすると、入力電源からコイルＬ１に流れる電流でコンデンサＣ１が充電され、主スイッチング素子Ｔｒ１がオフするとコイルＬ１に蓄えられたエネルギーによってダイオードＤ１、コイルＬ１、コンデンサＣ１で構成される閉ループに沿って電流が流れてコンデンサＣ１が充電される。
【０００４】
降圧チョッパ回路の出力電圧Ｖｏｕｔが所定の目標電圧になるように、主スイッチング素子Ｔｒ１が制御部によって例えばＰＷＭ制御される。即ち、主スイッチング素子Ｔｒ１が一定の周期Ｔの下でオン時間が制御される。周期Ｔに対するオン時間Ｔｏｎの比であるデューティ比Ｄ（＝Ｔｏｎ／Ｔ，（Ｔ＝Ｔｏｎ＋Ｔｏｆｆ）が、出力電圧Ｖｏｕｔに基づいてフィードバック制御される。
【０００５】
このようなスイッチング電源装置では、無負荷時または低負荷電流時にコイルＬ１に流れる電流が途切れる電流不連続状態が発生して、出力電圧の上昇を来し、負荷の異常動作や破損を引き起こす虞があるという問題があった。
【０００６】
図５（ｂ）には、デューティ比一定の下で負荷電流が低下した場合のコイル電流の変動状態が示されている。無負荷時または低負荷電流時には出力電流が極めて小さくなり、主スイッチング素子Ｔｒ１のオン時間Ｔｏｎは変わらないがＬ１導通時間が短くなってコイルＬ１を流れる電流が小さくなり、図中破線で示すように、やがてコイルＬ１での通電電流が不連続になる。
【０００７】
図５（ｃ）に示すように、コイルＬ１での通電電流が不連続になると出力電圧が異常に上昇して、負荷として接続されている回路素子等が破壊される虞がある。そのため、従来はダミー抵抗Ｒ１を出力側に設けて強制的に電流を流すことで電流不連続状態の発生を回避し、出力電圧の変動が一定の範囲に収まるように構成されていたが、そのためにダミー抵抗Ｒ１でエネルギーが無駄に消費されていた。
【０００８】
特許文献１には、ダミー抵抗によるエネルギーの損失を回避可能なＤＣ／ＤＣコンバータを提供することを目的として、直流入力電圧をスイッチング制御して、所定の直流出力電圧を負荷に供給するＤＣ／ＤＣコンバータであって、負荷電流の大きさに応じて直流入力電圧のスイッチング周波数を高くなるように変更する周波数制御手段を含むＤＣ／ＤＣコンバータが提案されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平０９−３０８２３３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、特許文献１に記載された周波数制御手段は、直流入力電圧をスイッチング制御するスイッチング回路の時定数を切り替えることによりスイッチング周波数を変更する構成であり、容量素子や抵抗素子等の時定数回路に加えて、時定数を切り替えるトランジスタ等の別途のスイッチ素子が必要となり部品コストが嵩むという問題があった。
【００１１】
本発明の目的は、上述した問題点に鑑み、部品コストの上昇を抑制しながらもダミー抵抗によるパワーロスの発生を回避或いは低減し、低負荷電流時でも出力電圧の上昇を抑制できる高性能なスイッチング電源装置を提供する点にある。
【課題を解決するための手段】
【００１２】
上述の目的を達成するため、本発明によるスイッチング電源装置の第一の特徴構成は、特許請求の範囲の書類の請求項１に記載した通り、発振回路で規定される制御周期に基づいてデューティ制御される主スイッチング素子と、前記主スイッチング素子のオン時にエネルギーを蓄積するとともに蓄積したエネルギーを前記主スイッチング素子のオフ時に負荷側に送り出すコイルとを備えているスイッチング電源装置であって、前記発振回路の発振周波数を設定する容量素子としてＭＯＳ−ＦＥＴが用いられ、所定の低負荷電流状態になると前記ＭＯＳ−ＦＥＴのスイッチ状態を切替えて、前記発振回路の発振周波数を切替える周波数切替回路を備えている点にある。
【００１３】
発振回路に発振周波数を設定するための容量素子として接続されたＭＯＳ−ＦＥＴに対して、所定の低負荷電流状態になると周波数切替回路によってＭＯＳ−ＦＥＴのスイッチ状態が切替えられる。例えばＭＯＳ−ＦＥＴのゲート−ドレイン間電圧が切り替えられると、ＭＯＳ−ＦＥＴの出力容量ＣＯＳＳが短絡されて変化し、その容量の変化によって発振周波数が切り替わるようになる。
【００１４】
発振周波数が切り替わることによって主スイッチング素子のスイッチング状態が変化して、コイルに流れる電流が途切れる電流不連続状態の発生が回避され、出力電圧の上昇が抑制されるようになる。
【００１５】
同第二の特徴構成は、同請求項２に記載した通り、上述の第一の特徴構成に加えて、前記周波数切替回路は、所定の低負荷電流状態になると前記ＭＯＳ−ＦＥＴのスイッチ状態を切替えて、前記発振回路の発振周波数を下げるように構成されている点にある。
【００１６】
主スイッチング素子に対するデューティ比Ｄは、周期Ｔ＝Ｔｏｎ＋Ｔｏｆｆとして、次式で表される。
Ｄ＝Ｔｏｎ／Ｔ
このとき、スイッチング電源装置の出力電圧Ｖｏｕｔは、次式で表される。
Ｖｏｕｔ＝Ｖｉｎ×（Ｔｏｎ／Ｔ）
所定の低負荷電流状態になると、発振回路の発振周波数を下げて周期Ｔを長くすることによって、出力電圧Ｖｏｕｔの上昇を効果的に抑制することが可能になる。
【００１７】
同第三の特徴構成は、同請求項３に記載した通り、上述の第一の特徴構成に加えて、前記周波数切替回路は、所定の低負荷電流状態になると前記ＭＯＳ−ＦＥＴのスイッチ状態を切替えて、前記発振回路の発振周波数を上げるように構成されている点にある。
【００１８】
主スイッチング素子のオン時にコイルに流れる励磁電流Ｉは、コイルのインダクタンスをＬ、コイルに誘起される電圧をＶとして、次式で表される。
Ｉ＝Ｖ×（Ｔｏｎ／Ｌ）
所定の低負荷電流状態になると、発振回路の発振周波数を上げて周期Ｔを短くすることによって、Ｔｏｎが短くなり励磁電流が抑制され、出力電圧Ｖｏｕｔの上昇を効果的に抑制することが可能になる。
【００１９】
同第四の特徴構成は、同請求項４に記載した通り、発振回路で規定される制御周期に基づいてデューティ制御される主スイッチング素子と、前記主スイッチング素子のオン時にエネルギーを蓄積するとともに蓄積したエネルギーを前記主スイッチング素子のオフ時に負荷側に送り出すコイルとを備えているスイッチング電源装置であって、所定の低負荷電流状態になると、前記発振回路の発振周波数を下げる周波数切替回路を備えている点にある。
【００２０】
上述した第二の特徴構成によれば、容量素子としてのＭＯＳ−ＦＥＴのスイッチング状態を切替えることによって容量値を変化させ、それによって発振回路の発振周波数を下げる構成を説明したが、容量素子としてのＭＯＳ−ＦＥＴを用いなくても、所定の低負荷電流状態になると、発振回路の発振周波数を下げる周波数切替回路を備えれば、周期Ｔが長くなるので出力電圧Ｖｏｕｔの上昇を効果的に抑制できるようになる。
【００２１】
同第五の特徴構成は、同請求項５に記載した通り、上述の第四の特徴構成に加えて、前記発振回路に発振周波数を設定する容量素子及び／または抵抗素子が設けられ、前記周波数切替回路は前記容量素子及び／または抵抗素子の容量値及び／または抵抗値を切替えるスイッチ素子で構成されている点にある。
【００２２】
具体的に、発振回路に発振周波数を設定する容量素子及び／または抵抗素子が設けられていることが好ましく、周波数切替回路は容量素子及び／または抵抗素子の容量値及び／または抵抗値を切替えるスイッチ素子を備えることが好ましい。
【発明の効果】
【００２３】
以上説明した通り、本発明によれば、部品コストの上昇を抑制しながらもダミー抵抗によるパワーロスの発生を回避或いは低減し、低負荷電流時でも出力電圧の上昇を抑制できる高性能なスイッチング電源装置を提供することができるようになった。
【図面の簡単な説明】
【００２４】
【図１】（ａ）は本発明によるスイッチング電源装置の回路図、（ｂ）は通常の動作状態の説明図、（ｃ）は低負荷状態の説明図
【図２】図１のスイッチング電源装置の制御部の回路ブロック図
【図３】低負荷時にスイッチング周波数を低下させた場合の回路動作の説明図
【図４】低負荷時にスイッチング周波数を上昇させた場合の回路動作の説明図
【図５】（ａ）は従来のスイッチング電源装置の回路図、（ｂ）はスイッチング電源装置の動作説明図、（ｃ）は低負荷状態の出力電圧の説明図
【発明を実施するための形態】
【００２５】
以下、本発明によるスイッチング電源装置を図面に基づいて説明する。
図１には、本発明によるスイッチング電源装置１の一例である降圧チョッパ回路が示されている。スイッチング電源装置１は、主スイッチング素子Ｔｒ１と、主スイッチング素子Ｔｒ１のオン時にエネルギーを蓄積するとともに蓄積したエネルギーを主スイッチング素子ＴＲ１のオフ時に負荷側に送り出す平滑用のコイルＬ１と、コイルＬ１を挟んで入力電源と並列に接続されたダイオードＤ１及び平滑用のコンデンサＣ１と、主スイッチング素子Ｔｒ１を制御するＩＣである制御部２等を備えている。
【００２６】
本実施形態では、主スイッチング素子Ｔｒ１としてＰチャンネルＭＯＳ−ＦＥＴが用いられているが、バイポーラトランジスタや絶縁ゲートバイポーラトランジスタ等を用いることも可能である。主スイッチング素子Ｔｒ１がオンすると、入力電源からコイルＬ１に流れる電流でコンデンサＣ１が充電され、主スイッチング素子Ｔｒ１がオフするとコイルＬ１に蓄えられたエネルギーによってダイオードＤ１、コイルＬ１、コンデンサＣ１で構成される閉ループに沿って電流が流れてコンデンサＣ１が充電される。
【００２７】
スイッチング電源装置１の出力電圧Ｖｏｕｔが所定の目標電圧になるように、制御部２には出力電圧Ｖｏｕｔがフィードバックされ、主スイッチング素子Ｔｒ１がＰＷＭ制御される。即ち、主スイッチング素子Ｔｒ１は、一定の周期Ｔに対するオン時間Ｔｏｎが制御され、次式で示される出力電圧Ｖｏｕｔに制御される。
Ｖｏｕｔ＝Ｖｉｎ×Ｔｏｎ／Ｔ
【００２８】
一定の周期Ｔに対するオン時間Ｔｏｎの比をデューティ比といい、デューティ比Ｄは次式で表される。
Ｄ＝Ｔｏｎ／Ｔ，（Ｔ＝Ｔｏｎ＋Ｔｏｆｆ）
【００２９】
図２に示すように、制御部２は制御周期Ｔを設定する発振回路２１と、フィードバックされた出力電圧Ｖｏｕｔと所定のレファレンス電圧を比較する差動増幅器２２と、差動増幅器２２の出力が所定レベルになるように、発振回路２１から出力される周期Ｔのクロック信号に対して所定のデューティ比で主スイッチング素子Ｔｒ１を駆動するＰＷＭ信号を生成するＰＷＭ制御部２３を備えている。
【００３０】
発振回路２１は水晶振動子やセラミック振動子等の発振子を用いた回路で構成され、外付けの容量素子によって発振周波数が設定可能に構成されている。尚、発振回路２１は水晶振動子やセラミック振動子を用いる以外に、ＣＲ発振回路、マルチバイブレータ、ＬＣ発振回路等、容量素子によって発振周波数が設定可能な回路構成であってもよい。
【００３１】
そして、発振周波数を設定する容量素子としてＮチャンネルＭＯＳ−ＦＥＴが用いられている。本実施形態では、発振回路２１の接続端子とグランドとの間に、コンデンサＣ２及びＭＯＳ−ＦＥＴ（Ｔｒ２）のドレイン−ソースが直列接続され、ＭＯＳ−ＦＥＴ（Ｔｒ２）のゲートが低負荷検出回路３に接続されている（図１（ａ）参照）。
【００３２】
ＭＯＳ−ＦＥＴ（Ｔｒ２）の出力容量Ｃｏｓｓはドレイン−ソース間の出力容量で、オンまたはオフ状態で変動する点に着目して可変容量として機能させている。
【００３３】
例えば、制御部２に汎用のＤＣ／ＤＣコンバータＭ６２２１２を用いて、発振回路２１の接続端子とグランドとの間に２００ｐＦのコンデンサＣ２とオフ時の出力容量Ｃｏｓｓが２００ｐＦのＭＯＳ−ＦＥＴ（Ｔｒ２）を直列接続することにより、低負荷電流状態ではない通常の動作状態で合成容量１００ｐＦとなり、発振回路２１から１１５ｋＨｚのクロックパルスが出力され、低負荷検出回路３により無負荷または低負荷状態が検知されるとＭＯＳ−ＦＥＴ（Ｔｒ２）がオンして出力容量Ｃｏｓｓが短絡されて合成容量２００ｐＦとなり、発振回路２１から６２ｋＨｚのクロックパルスが出力されるようになる。
【００３４】
低負荷検出回路３は、コンデンサＣ１と出力端子との間に直列接続され電流値を検知する抵抗と、当該抵抗で生じる電圧降下を所定の低負荷電流状態と示すレファレンス電圧と比較する比較回路とを備えて構成され、当該電圧降下がレファレンス電圧よりも低いときに無負荷または低負荷状態であると識別して、ＭＯＳ−ＦＥＴ（Ｔｒ２）のゲート−ソース間電圧を切替えるように構成されている。
【００３５】
即ち、低負荷検出回路３が、所定の低負荷電流状態になるとＭＯＳ−ＦＥＴ（Ｔｒ２）のスイッチ状態を切替えて、発振回路の発振周波数を切替える周波数切替回路となる。本実施形態では、所定の低負荷電流状態になると発振回路の発振周波数を下げるように作動する。
【００３６】
スイッチング電源装置１の出力電圧Ｖｏｕｔは、次式で表される。
Ｖｏｕｔ＝Ｖｉｎ×（Ｔｏｎ／Ｔ）
所定の低負荷電流状態になり、発振回路の発振周波数を下げると周期Ｔが長くなるので出力電圧Ｖｏｕｔの上昇を効果的に抑制できるようになる。
【００３７】
図３に示すように、負荷電流が低下するとコイルＬ１に対する励磁電流が低下して、図中破線の三角波で示すように、電流が不連続になる臨界電流まで低下する。さらに低下すると電流不連続状態に到る。このような状態に到る前に周波数切替回路（低負荷検出回路３）が作動してＭＯＳ−ＦＥＴ（Ｔｒ２）をオフからオンに切り替える。発振周波数を下げると周期Ｔが長くなり、その結果、コイルＬ１を流れる電流値が不連続状態になることなく低下し、出力電圧Ｖｏｕｔの上昇が抑制されるようになる。
【００３８】
このような構成を採用することにより、ダミー抵抗Ｒ１が不要になる。尚、図３に示す発振周期は上述した発振周波数の数値に正確に対応していないが、理解を容易にするための説明図として示すものである。
【００３９】
以上説明した実施形態は、所定の低負荷電流状態になるとＭＯＳ−ＦＥＴ（Ｔｒ２）のスイッチ状態を切替えて、発振回路の発振周波数を下げるように構成した周波数切替回路の例であるが、周波数切替回路は所定の低負荷電流状態になるとＭＯＳ−ＦＥＴ（Ｔｒ２）のスイッチ状態を切替えて、発振回路の発振周波数を上げるように構成されていてもよい。
【００４０】
例えば、制御部２に汎用のＤＣ／ＤＣコンバータＭ６２２１２を用いて、発振回路２１の接続端子とグランドとの間に１００ｐＦのコンデンサＣ２とオフ時の出力容量Ｃｏｓｓが１００ｐＦのＭＯＳ−ＦＥＴ（Ｔｒ２）を直列接続することにより、低負荷電流状態ではない通常の動作状態でＭＯＳ−ＦＥＴ（Ｔｒ２）がオンして出力容量Ｃｏｓｓが短絡されて合成容量１００ｐＦとなり、発振回路２１から１１５ｋＨｚのクロックパルスが出力され、低負荷検出回路３により無負荷または低負荷状態が検知されるとＭＯＳ−ＦＥＴ（Ｔｒ２）がオフして出力容量Ｃｏｓｓが１００ｐＦに変化して合成容量５０ｐＦとなり、発振回路２１から２０２ｋＨｚのクロックパルスが出力されるようになる。
【００４１】
図４に示すように、負荷電流が低下するとコイルＬ１に対する励磁電流が低下して、図中破線の三角波で示すように、電流が不連続になる臨界電流まで低下する。さらに低下すると電流不連続状態に到る。このような状態に到る前に周波数切替回路（低負荷検出回路３）が作動してＭＯＳ−ＦＥＴ（Ｔｒ２）をオンからオフに切り替える。発振周波数を上げると周期Ｔが短くなり、その結果次式で示すコイル電流Ｉ（Ｌ１）が小さくなって臨界電流への低下が抑制される。そして、ダミー抵抗Ｒ１での無駄な電力消費も抑制されるようになる。ＬはコイルＬ１のインダクタンスである。尚、図４に示す発振周期は図３と同様に上述した発振周波数の数値に対応していないが、理解を容易にするための説明図として示すものである。
Ｉ（Ｌ１）＝Ｖ×（Ｔｏｎ／Ｌ）
【００４２】
以上、制御部２に汎用のＤＣ／ＤＣコンバータＭ６２２１２を用いた例を説明したが、制御部２はＭ６２２１２に限定されるものでないことはいうまでもなく、コンデンサＣ２の容量、ＭＯＳ−ＦＥＴ（Ｔｒ２）の出力容量Ｃｏｓｓも特に限定されるものではなく、適宜設定される値である。また、制御部２に組み込まれる発振回路に応じて周波数設定回路も適宜変更可能であることも言うまでもない。例えば、上述の例ではコンデンサＣ２とＭＯＳ−ＦＥＴ（Ｔｒ２）の直列回路にさらにコンデンサＣ３が並列接続されていてもよい。
【００４３】
以下にさらに別の態様を説明する。上述した実施形態では、所定の低負荷電流状態になると、発振回路に外付けされたＭＯＳ−ＦＥＴ（Ｔｒ２）の容量値を変更することにより発振周波数を下げる例、または上げる例を説明したが、ＭＯＳ−ＦＥＴ（Ｔｒ２）以外の素子を用いて、所定の低負荷電流状態になると発振周波数を下げるような回路構成を採用することも可能である。
【００４４】
つまり、容量素子としてのＭＯＳ−ＦＥＴを用いなくても、所定の低負荷電流状態になると、発振回路の発振周波数を下げる周波数切替回路を備えることによって、周期Ｔを長くして出力電圧Ｖｏｕｔの上昇を抑制することが可能になる。
【００４５】
具体的に、発振回路に発振周波数を設定する容量素子及び／または抵抗素子を設け、所定の低負荷電流状態になると、容量素子及び／または抵抗素子の容量値及び／または抵抗値を切替えるスイッチ素子で周波数切替回路を構成することも可能である。
【００４６】
この場合の発振回路も、水晶振動子やセラミック振動子等の発振子を用いた回路以外に外付けの容量素子や抵抗素子によって発振周波数が設定可能に構成されていればよい。例えば、公知のＣＲ発振回路、マルチバイブレータ、ＬＣ発振回路等、容量素子及び／または抵抗素子の容量値及び／または抵抗値を切替えることによって発振周波数が設定可能な回路構成であればよい。
【００４７】
上述した例では降圧チョッパ回路を例に本発明を説明したが、本発明によるスイッチング電源装置は、発振回路で規定される制御周期に基づいてデューティ制御される主スイッチング素子と、主スイッチング素子のオン時にエネルギーを蓄積するとともに蓄積したエネルギーを主スイッチング素子のオフ時に負荷側に送り出すコイルとを備えているスイッチング電源装置であればよく、降圧チョッパ回路以外に、昇圧チョッパ回路や昇降圧チョッパ回路等にも適用可能であることは言うまでもない。
【００４８】
尚、上述した各実施形態は本発明の一例に過ぎず、本発明が上述した具体例に限定されるものではなく、本発明本発明の作用効果を奏する範囲において各ブロックの具体的構成等を適宜変更設計できることは言うまでもない。
【符号の説明】
【００４９】
１：スイッチング電源装置
２：制御部
３：周波数切替回路（負荷電流検出回路）
２１：発振回路
２２：差動増幅回路
２３：ＰＷＭ制御部
Ｔｒ２：容量素子（ＭＯＳ−ＦＥＴ）
Ｃ２：コンデンサ
【図１】
2015231257.tif 000003
【図２】
2015231257.tif 000004
【図３】
2015231257.tif 000005
【図４】
2015231257.tif 000006
【図５】
2015231257.tif 000007