(57)【要約】【課題】製造時における加熱／冷却過程で半導体チップに対して加えられる応力を抑制しながらも、駆動時に半導体チップから生じる熱を効率的に排熱する機能を十分に発揮できる半導体装置を提供する。【解決手段】  半導体装置は、サブマウントと、サブマウントよりも線熱膨張係数の高い材料で構成され、サブマウントの一部上面に搭載された、サブマウントよりも厚みの薄い半導体チップを有する。サブマウントは、一部の箇所において主平面に対して突出した突出部を有し、半導体チップの一部の側面が突出部に当接している。【選択図】        図２
2015032709.tif 000002
【特許請求の範囲】
【請求項１】
サブマウントと、
前記サブマウントよりも線熱膨張係数の高い材料で構成され、前記サブマウントの一部上面に搭載された、前記サブマウントよりも厚みの薄い半導体チップを有し、
前記サブマウントは、一部の箇所において主平面に対して突出した突出部を有し、
前記半導体チップの一部の側面が前記突出部に当接していることを特徴とする半導体装置。
【請求項２】
前記半導体チップは直方体形状を有し、
前記半導体チップの対向する一対の外側面の少なくとも一部が、前記突出部に当接していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記突出部が、前記半導体チップの外側面を連続的に又は不連続的に取り囲むように形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記サブマウントは、前記突出部を含むサブマウント基材と、前記サブマウント基材の一部上面に形成された第１導電層と、前記サブマウント基材の一部上面に前記第１導電層とは分離して形成された第２導電層を有し、
前記半導体チップは、前記第２導電層が形成されている一部領域の上面に形成され、
前記突出部は、前記半導体チップの少なくとも一辺に沿って、複数が間隙を有して不連続的に配置されており、
前記不連続的に配置された複数の前記突出部に挟まれた領域には前記第２導電層が形成されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記突出部の突出厚みが、前記半導体チップの厚みよりも厚いことを特徴とする請求項２〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記半導体チップは、一部箇所に主平面に対して鉛直方向に貫通する溝部を有し、
前記突出部が前記溝部に嵌合して前記半導体チップよりも突出し、前記半導体チップの前記溝部の内側面と前記突出部が当接していることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記半導体チップは直方体形状を有し、少なくとも短手方向の一対の外縁に沿って、当該一対の外縁の内側の箇所に溝部を有していることを特徴とする請求項５に記載の半導体装置。
【請求項８】
請求項１に記載の半導体装置の製造方法であって、
前記サブマウントを準備する工程（ａ）と、
前記サブマウントの上面に前記半導体チップを載置して、加熱して接合する工程（ｂ）と、
前記工程（ｂ）の後に冷却する工程（ｃ）を有し、
前記工程（ｂ）の実行時において、前記半導体チップの側面と前記サブマウントの前記突出部が接触することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、半導体チップを搭載するサブマウントを備えた半導体装置に関する。また、本発明は、このような半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体レーザ素子等の光半導体素子を含む半導体チップが搭載された半導体装置においては、駆動時に大きな熱が発生する。この発熱による温度変化によって、光半導体素子の発振波長や発光強度が変化する。半導体装置からの発熱量は、出力に比例して増大するため、特に光半導体素子が複数配列されてなるような半導体装置においては、この駆動時に生じる熱をいかに効率的に排熱するかが重要である。
【０００３】
このような観点から、従来、光半導体素子で発生する熱を効率的に排出するために、熱伝導性の高い材料であるダイヤモンドを用いてサブマウントを形成し、このサブマウント上に半導体チップを搭載する技術が提案されている。サブマウント上に半導体チップを搭載するに際しては、サブマウント上の所定の箇所に接合材を介して半導体チップを載置した後、加熱をしてサブマウントと半導体チップを接合する。その後、接合された両者が常温程度に冷却される。
【０００４】
しかし、ダイヤモンドは熱伝導率の値は極めて高いものの、線熱膨張係数の値は極めて低く、１×１０−６／Ｋ程度である。これに対し、光半導体素子を搭載する半導体チップとして一般的に用いられるＧａＡｓ基板の線熱膨張係数は５．６×１０−６／Ｋ〜６．０×１０−６／Ｋ程度であり、ダイヤモンドに比べるとかなり大きい値である。このため、ダイヤモンドで形成されたサブマウント上に、ＧａＡｓで形成された半導体チップを搭載した場合、このプロセス中における加熱／冷却過程を経て、両者間に存在する大きな線熱膨張係数差に起因した熱応力が発生してしまう。このような熱応力が生じると、光半導体素子を破壊し、又は素子特性を大きく損なってしまう。そこで、このような熱応力の問題を生じさせることなく、駆動時の排熱性を高めるための開発が進められている。
【０００５】
このような技術の例としては、下記特許文献１が挙げられる。図２０は、特許文献１に開示された半導体装置の構造を示す模式的な断面図である。半導体装置９０は、サブマウント９１上に半導体チップ９２が搭載されて構成されている。
【０００６】
サブマウント９１はダイヤモンド基板９３の上層に、Ｔｉ、Ｃｒ、Ｎｉ−Ｃｒ、Ｔａ等からなる密着金属層９４、Ｐｔ、Ｐｄ、Ｎｉ−Ｃｒ、Ｔｉ―Ｗ等からなる第１拡散防止層９５、及びＡｕ等からなる主導体層９６を順次積層させて配線層９７を形成している。更に、サブマウント９１は、この配線層９７の上層に、Ａｕ、Ａｇ、Ｃｕ又はこれらの合金から成る金属層９８、Ｐｔ、Ｒｈ、Ｒｕ等からなる第２拡散防止層９９、及びロウ材層１００を順次積層させて接合層１０１を形成している。ロウ材層１００は、Ａｕ−Ｓｎ合金ロウ材、Ａｕ−Ｇｅ合金ロウ材、Ｐｂ−Ｓｎハンダ、Ｉｎ−Ｓｎハンダ等からなり、半導体チップ９２をサブマウント９１上に接合する際の接合材を形成する。
【０００７】
特許文献１には以下のような記述がなされている。図２０に示す半導体装置９０によれば、ダイヤモンド基板９３を含むサブマウント９１上に半導体チップ９２を搭載した際、線熱膨張係数の差に起因してダイヤモンド基板９３と半導体チップ９２との間に熱応力が発生しても、軟質の金属層９８が容易に変形してかかる熱応力を吸収する作用を有する。よって、大きな熱応力が半導体チップ９２側に伝わり難いため、熱応力により光半導体素子が破損されにくくなる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−１２７３７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に開示された構成によれば、半導体チップ９２とダイヤモンド基板９３の間に、ダイヤモンドとは異なる多くの材料の層（９４、９５，９６，９７，９８，９９，１００）が介在する。これらの層は、ダイヤモンドよりも熱伝導率が低いため、結果的に駆動時の排熱性を阻害することになり、高い排熱効果が得られない。加えて、サブマウント９１が異なる材料による多層構造であるため、製造が極めて煩雑化するという別の課題も生じる。
【００１０】
一方で、仮に半導体チップ９２とダイヤモンド基板９３を直接接触させると、排熱性は向上するものの、線熱膨張係数差に起因した熱応力の問題が顕在化するという点は、上述した通りである。
【００１１】
本発明は、上記の課題に鑑み、製造時における加熱／冷却過程で半導体チップに対して加えられる応力を抑制しながらも、駆動時に半導体チップから生じる熱を効率的に排熱する機能を十分に発揮できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の半導体装置は、
サブマウントと、
前記サブマウントよりも線熱膨張係数の大きい材料で構成され、前記サブマウントの一部上面に搭載された、前記サブマウントよりも厚みの薄い半導体チップを有し、
前記サブマウントは、一部の箇所において主平面に対して突出した突出部を有し、
前記半導体チップの一部の側面が前記突出部に当接していることを特徴とする。
【００１３】
なお、本明細書において、ある部材が他の部材に対して「当接する」とは、両部材が完全に接触している場合の他、極めて微小な距離を隔てて対向し、実質的に接触している場合を含む概念である。
【００１４】
上記構成によれば、サブマウントと半導体チップを加熱して接合する際、線熱膨張係数がサブマウントよりも半導体チップの方が大きいため、サブマウントよりも半導体チップの方が大きく熱膨張しようとする。しかし、半導体チップが熱膨張してサブマウントに設けられた突出部に接触すると、この時点で半導体チップとサブマウントが実質的に一体化され、半導体チップは突出部に阻害されて自由に膨張することができなくなる。これ以後は、半導体チップよりも厚みが大きいサブマウントの線熱膨張係数に依存して、サブマウントと同等に膨張する。
【００１５】
そして、サブマウントと半導体チップが接合された後、常温程度にまで冷却される過程において、サブマウントと半導体チップは一体化されているため、やはりサブマウントの線熱膨張係数に依存して収縮する。
【００１６】
つまり、突出部が存在しない従来の構成の場合、半導体チップは加熱によってサブマウントよりも大きく伸びる一方、冷却時にサブマウントと同程度しか収縮しない結果、冷却後の半導体装置においては半導体チップに対して引張り応力が発生することになる。この引張り応力の存在が、半導体チップの損傷や破損、ひいては半導体チップに搭載された光半導体素子の特性劣化につながる。
【００１７】
これに対し、本発明の構成によれば、サブマウントの突出部が存在することで、上述したように半導体チップの側面が突出部に接触した後は、半導体チップの伸びはサブマウントと同程度になる。そして、冷却過程における収縮量もサブマウントと同程度となる。この結果、半導体チップは、従来よりも引張り応力が大幅に軽減され、搭載された光半導体素子の特性に影響が及ばない。なお、加熱接合過程で半導体チップが熱膨張してサブマウントに設けられた突出部に接触した後、冷却条件によっては、冷却過程を経て半導体チップがこの突出部から極めて微小な離間を有して突出部と対向した状態になる場合がある。本発明の半導体装置には、このように極めて微小な離間を有して突出部と半導体チップが対向する場合も含まれる。また、本発明の半導体装置には、当然に、冷却過程を経た上でもなお突出部と半導体チップが接触した状態を保持して形成された半導体装置も含まれる。  
【００１８】
更に、この構成によれば、サブマウントの突出部によって熱応力の問題が解消できているため、サブマウントと半導体チップの間に、熱応力を緩和するための別材料を多層構造で形成する必要はない。このため、半導体チップに搭載された光半導体素子の駆動時に生じる熱を、サブマウントを通じて効率的に排熱することができる。
【００１９】
突出部を有するサブマウントの構造は、種々採用が可能である。第１の形態として、半導体チップの外側に突出部が位置するようにサブマウントを形成することができる。第２の形態としては、半導体チップに主平面に対して鉛直方向に貫通する溝部を設け、突出部がこの溝部を貫通することで半導体チップよりも上方に突出したサブマウントを形成することができる。
【００２０】
前記第１の形態として、
前記半導体チップは直方体形状を有し、
前記半導体チップの対向する一対の外側面の少なくとも一部が、前記突出部に当接する構成が採用できる。
【００２１】
上記構成によれば、突出部によって、半導体チップの対向する一対の外側面が、それぞれ半導体チップに対して外側に伸びるのを抑制できるため、従来よりも半導体チップに対する引張り応力が低減される。
【００２２】
特に、半導体チップの長手方向に対向する一対の外側面、すなわち短手方向に平行な一対の外縁を構成する外側面に突出部を当接させることで、半導体チップに対する引張り応力を大きく緩和することができる。
【００２３】
また、前記第１の形態の別構成として、
前記突出部が、前記半導体チップの外側面を連続的に又は不連続的に取り囲むように形成されている構成が採用できる。
【００２４】
上記構成によれば、突出部によって、半導体チップの外側面が取り囲まれているため、対向する２組の外側面がそれぞれ外側に伸びるのを抑制でき、半導体チップに対する引張り応力が更に低減される。
【００２５】
なお、上記構成において、
前記サブマウントは、前記突出部を含むサブマウント基材と、前記サブマウント基材の一部上面に形成された第１導電層と、前記サブマウント基材の一部上面に前記第１導電層とは分離して形成された第２導電層を有し、
前記半導体チップは、前記第２導電層が形成されている一部領域の上面に形成され、
前記突出部は、前記半導体チップの少なくとも一辺に沿って、複数が間隙を有して不連続的に配置されており、
前記不連続的に配置された複数の前記突出部に挟まれた領域には前記第２導電層が形成されている構成が採用できる。
【００２６】
上記構成によれば、突出部が半導体チップの周囲を取り囲む構成としながらも、不連続的に配置された複数の前記突出部に挟まれた領域に設けられた第２導電層によって、半導体チップの裏面と、当該半導体チップの外側に位置する箇所を同一の第２導電層で連絡することができる。従って、半導体チップの外側に位置する第２導電層と、第１導電層の間に電圧を印加することで、半導体チップに対して表裏方向に通電することができる。
【００２７】
なお、前記第１の形態の構成において、前記突出部の突出厚みを前記半導体チップの厚みよりも厚くしても構わない。これにより、半導体チップの伸びを抑制する効果を更に高めることができる。
【００２８】
また、前記第２の形態として、
前記半導体チップは、一部箇所に主平面に対して鉛直方向に貫通する溝部を有し、
前記突出部が前記溝部に嵌合して前記半導体チップよりも突出し、前記半導体チップの前記溝部の内側面と前記突出部が当接している構成が採用できる。
【００２９】
更に上記構成において、
前記半導体チップは直方体形状を有し、少なくとも短手方向の一対の外縁に沿って、当該一対の外縁の内側の箇所に溝部を有しているものとしても構わない。
【００３０】
上記構成によれば、突出部によって、少なくとも半導体チップの対向する短手方向の一対の外縁を構成する外側面がそれぞれ外側に伸びるのを抑制できるため、従来よりも半導体チップに対する引張り応力が低減される。
【００３１】
また、本発明の半導体装置の製造方法は、
前記サブマウントを準備する工程（ａ）と、
前記サブマウントの上面に前記半導体チップを載置して、加熱して接合する工程（ｂ）と、
前記工程（ｂ）の後に冷却する工程（ｃ）を有し、
前記工程（ｂ）の実行時において、前記半導体チップの側面と前記サブマウントの前記突出部が接触することを特徴とする。
【００３２】
本方法によれば、上述したように接合の際の加熱時に半導体チップの側面とサブマウントの突出部が接触するため、これ以後の半導体チップの熱膨張が抑制される。この結果、冷却後における半導体チップの引張り応力が低減される。
【発明の効果】
【００３３】
本発明によれば、製造時における半導体チップへの応力の抑制機能と、駆動時における半導体チップからの発熱の効率的な排熱機能の両者を従来よりも高めた半導体装置が実現できる。
【図面の簡単な説明】
【００３４】
【図１】本発明の半導体装置の第１実施形態の構造を示す模式的な斜視図である。
【図２】本発明の半導体装置の第１実施形態の構造を示す模式的な斜視図である。
【図３】本発明の半導体装置の第１実施形態の構造を示す模式的な斜視図である。
【図４】図２の状態の半導体装置に関して、各部材を分解して図示した模式的な斜視図である。
【図５】本発明の半導体装置の第１実施形態の構造を示す模式的な平面図である。
【図６】図５におけるＡ−Ａ線の模式的な断面図である。
【図７】図５におけるＢ−Ｂ線の模式的な断面図である。
【図８】比較例の半導体装置の構造を示す模式的な斜視図である。
【図９Ａ】実施例及び比較例における半導体チップに発生した最大主応力の分布状態を示す画像である。
【図９Ｂ】半導体チップに発生する最大主応力分布を求めた方向を説明するための図である。
【図９Ｃ】実施例及び比較例において、半導体チップ７の基準位置７１から経路７２に沿って離れた位置における最大主応力の分布を示すグラフである。
【図９Ｄ】実施例及び比較例において、半導体チップ７の基準位置７３から経路７４に沿って離れた位置における最大主応力の分布を示すグラフである。
【図１０】実施例及び比較例における半導体チップとサブマウントの変形の様子を模式的に示す図である。
【図１１】本発明の半導体装置の第２実施形態の構造を示す模式的な斜視図である。
【図１２】本発明の半導体装置の第２実施形態の構造を示す模式的な斜視図である。
【図１３】図１２における一部分を拡大した図である。
【図１４】図１２の状態の半導体装置に関して、各部材を分解して図示した模式的な斜視図である。
【図１５】本発明の半導体装置の第２実施形態の構造を示す模式的な平面図である。
【図１６】図１５におけるＣ−Ｃ線の模式的な断面図である。
【図１７】図１５におけるＤ−Ｄ線の模式的な断面図である。
【図１８】実施例及び比較例における半導体チップとサブマウントの変形の様子を模式的に示す図である。
【図１９】溝部８の形状に関する別構成を説明するための概念図である。
【図２０】従来のサブマウントに搭載された半導体装置の構造を示す模式的な断面図である。
【発明を実施するための形態】
【００３５】
本発明の半導体装置につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。
【００３６】
［第１実施形態］
半導体装置の第１実施形態につき説明する。
【００３７】
〈構成〉
図１は、第１実施形態の半導体装置の模式的な斜視図である。半導体装置１０は、ヒートシンク３上に、Ｓｎ−Ａｇ−Ｃｕハンダなどで構成された第１接合層５を介して固着されたサブマウント１と、このサブマウント１上に、第２接合層２５（図１では不図示）を介して固着された半導体チップ７を備える。半導体チップ７は、サブマウント１よりも線熱膨張係数の高い材料で構成されている。一例として、サブマウント１は、熱伝導率が高いダイヤモンドで構成され、半導体チップ７はＧａＡｓで構成される。ヒートシンク３は例えばＣｕ等の熱伝導率が高い材料で構成される。なお、ヒートシンク３の半導体チップ７の搭載面と反対側の面には、必要に応じて排熱のための冷却手段（不図示）が設けられる。
【００３８】
以下では、図１に示すように、半導体チップ７の長手方向をＺ方向、短手方向をＸ方向、厚み方向をＹ方向と定義する。
【００３９】
図２は、図１からヒートシンク３と第１接合層５の図示を省略し、サブマウント１及び半導体チップ７の領域を拡大して図示した図面である。図３は、図２から半導体チップ７とワイヤ４３の図示を省略して図示したものである。
【００４０】
図２に示すように、本実施形態の構成では、半導体チップ７には複数の光取り出し部４２がアレイ状に配置されており、半導体チップ７の層内に形成された光半導体素子４１（図２では不図示）からの光が光取り出し部４２を介して上方向に取り出される。また、サブマウント１には、半導体チップ７をほぼ取り囲むように、突出部１１Ａ及び突出部１１Ｂが形成されている。図２では、サブマウント１は、直方体形状の半導体チップ７のうちの３辺を覆う突出部１１Ａと、他の１辺に沿って間隙１２を有して複数が不連続的に配置された突出部１１Ｂを有する。そして、これらの突出部（１１Ａ，１１Ｂ）が、半導体チップ７の外側面に当接している。
【００４１】
図３を参照して、サブマウント１の構成をより詳細に説明する。サブマウント１は、上述したダイヤモンド等の熱伝導率が高い材料で形成されたサブマウント基材１１と、サブマウント基材１１の一部上面に形成された第１導電層２１、及び第１導電層２１と分離した位置においてサブマウント基材１１の一部上面に形成された第２導電層２３を有する。本実施形態では、サブマウント基材１１の一部箇所が主平面に対して突出することで突出部１１Ａ及び突出部１１Ｂを形成しているものとして説明する。ただし、突出部１１Ａ及び突出部１１Ｂは、半導体チップ７よりも線熱膨張係数が低い材料であれば、サブマウント基材１１と全く同じ材料で構成されていなくても構わない。
【００４２】
図４は、図２の斜視図を分解して図示した模式的な斜視図である。図４（ｄ）が突出部１１Ａ及び突出部１１Ｂを含むサブマウント基材１１に対応する。この突出部１１Ａ及び突出部１１Ｂに囲まれる箇所９に、図４（ａ）の半導体チップ７が搭載される。
【００４３】
図５は、半導体装置１０の模式的な平面図である。また、図６は図５におけるＡ−Ａ線の断面図であり、図７は図５におけるＢ−Ｂ線の断面図である。Ａ−Ａ線は、隣接する突出部１１Ｂ同士の間、すなわち間隙１２を通るＸ方向に平行な線であり、Ｂ−Ｂ線は突出部１１Ｂを通るＸ方向に平行な線である。なお、図６及び図７では、ヒートシンク３についても図示している。また、説明の都合上、突出部１１Ａ及び突出部１１Ｂの高さを誇張して図示しており、一部の導電層（電極層）の図示を省略している。
【００４４】
サブマウント基材１１の上面に、図４（ｃ）に示すような第１導電層２１及び第２導電層２３を形成する。これらの導電層（２１，２３）は、Ａｕ等で形成される。ここで、図４（ｃ）によれば、第１導電層２１は、サブマウント基材１１の上面のうち、半導体チップ７を搭載する箇所９の外側に形成される。一方、第２導電層２３は、サブマウント基材１１の上面のうち、半導体チップ７が搭載される箇所９と、その外側の箇所に形成されると共に、両者が連絡されるように形成される。特に、間隙１２を有して複数の突出部１１Ｂが配列されている箇所において、当該間隙１２の底面に位置するサブマウント基材１１の上面に第２導電層２３が位置するように形成される。また、第１導電層２１と第２導電層２３とは分離され、両者の絶縁が確保されている。
【００４５】
サブマウント基材１１の上面に、第１導電層２１及び第２導電層２３が上記のように形成された状態で、突出部１１Ａ及び突出部１１Ｂに囲まれた領域に、Ａｕ−Ｓｎハンダ等で構成された第２接合層２５が形成される。その後、この第２接合層２５の上面に半導体チップ７が載置され、例えば３２０℃程度にまで加熱されることにより、第２接合層２５を介してサブマウント１と半導体チップ７が接合される。その後、加熱を停止すると室温によって冷却され始め、約２８０℃程度を下回った時点で第２接合層２５が固化してサブマウント１と半導体チップ７が一体化される。その後、室温程度にまで冷却される。
【００４６】
半導体チップ７は、半導体チップ基材４５、半導体チップ基材４５の層内に形成された光半導体素子４１、表面に形成された第１電極層２７、及び裏面に形成された第２電極層（不図示）を有する（図６参照）。第１電極層２７と第２電極層の間に電圧が印加されると、光半導体素子４１に電流が供給されて発光し、光取り出し部４２から光が取り出される構成である。
【００４７】
上記のようにサブマウント１と半導体チップ７が接合されると、サブマウント基材１１の上面に形成されていた第２導電層２３と半導体チップ７の裏面側に形成されている第２電極層（不図示）が、第２接合層２５を介して電気的に接続される。そして、サブマウント１と半導体チップ７の接合後、半導体チップ７の表面に形成された第１電極層２７と第１導電層２１がＡｕ等で形成されたワイヤ４３によって接続される。これにより、図２に示す構成が実現される。図示していないが、第１導電層２１に対しては例えば電源の負極が接続され、第２導電層２３に対しては例えば電源の正極が接続される。そして、この電源を通じて第１導電層２１と第２導電層２３の間に電圧が印加されることで、半導体チップ７が備える光半導体素子４１に対して電流が供給され、発光する。
【００４８】
図６に示すように、隣接する突出部１１Ｂ同士の間に位置する箇所においては、半導体チップ７は長手方向の外縁、すなわちＺ方向に平行な外縁を構成する外側面のうちの一方がサブマウント１の突出部１１Ａに当接している（領域３１）。また、図７に示すように、隣接する突出部１１Ｂが形成されている箇所においては、半導体チップ７は長手方向の外縁を構成する外側面のうちの一方がサブマウント１の突出部１１Ａに当接し（領域３１）、その対向する外側面がサブマウント１の突出部１１Ｂに当接する（領域３２）。
【００４９】
また、図２等を参照して上述したように、本実施形態では半導体チップ７の短手方向の外縁を構成する一対の外側面が、サブマウント１の突出部１１Ａに当接している。
【００５０】
なお、このような突出部１１Ａ及び突出部１１Ｂを有するサブマウント１は、種々の方法によって製造することが可能である。一例としては、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法によってダイヤモンドを成長させて平坦なサブマウント基材１１を製造した後、更にＣＶＤ法によって所定の箇所に対してのみダイヤモンドを成長させることで、突出部１１Ａ及び１１Ｂを形成することができる。
【００５１】
なお、突出部１１Ａ及び１１Ｂを形成するに際し、他の材料をＣＶＤ法によって成長させることで実現しても構わない。このとき、第１導電層２１及び第２導電層２３を形成した後に、突出部１１Ａ及び突出部１１Ｂを形成してもよい。本方法を採用する場合には、半導体チップ７が搭載される箇所に形成された第２導電層２３と、その外側に配置された第２導電層２３とが、突出部１１Ｂによって電気的に遮断されることがないので、複数の突出部１１Ｂを図３のように不連続的に配置する必要はなく、突出部１１Ａのように半導体チップ７の辺に沿って連続的に配置することが可能である。
【００５２】
また、別の方法としては、ダイヤモンドをサブマウント基材１１よりも厚膜で成長させた後、突出部１１Ａ及び１１Ｂの形成箇所以外の箇所をエッチング等によって削ることで、突出部１１Ａ及び１１Ｂを有するサブマウント１を形成することができる。
【００５３】
〈性能検証〉
次に、本実施形態の半導体装置１０が備える半導体チップ７の性能につき、比較例との比較結果を参照して説明する。
【００５４】
（実施例）
図１〜図７を参照して説明した構造を有する半導体装置１０を実施例として作製した。なお、各構成の材質と寸法を以下の通りとした。
【００５５】
半導体チップ７の構成について説明する。半導体チップ基材４５をＧａＡｓで構成し、その外形寸法を、Ｚ方向×Ｘ方向×Ｙ方向に関して、６．７ｍｍ×１ｍｍ×０．０６ｍｍとした。また、光エミッタを構成する光半導体素子４１は、ＧａＡｓ系化合物で構成し、その大きさは直径２５０μｍ程度の円形状とした。また、光取り出し部４２の直径を２００μｍの円形状とした。
【００５６】
第１電極層２７及び第２電極層は、いずれもＡｕで構成し、厚みを２μｍとした。
【００５７】
次に、サブマウント１の構成について説明する。サブマウント基材１１をダイヤモンドで構成し、その外形寸法を、Ｚ方向×Ｘ方向×Ｙ方向に関して１０．７ｍｍ×３．５ｍｍ×０．４ｍｍとした。ただしこのＹ方向の寸法には突出部１１Ａ及び突出部１１Ｂの高さは含まれていない。また、突出部１１Ａ及び突出部１１Ｂの高さを１１４μｍとした。
【００５８】
第１導電層２１及び第２導電層２３は、いずれもＡｕで構成し、厚みを３μｍとした。
【００５９】
ヒートシンク３とサブマウント１を接合するための第１接合層５は、ＳｎとＡｇとＣｕとの質量比が９６．５：３：０．５のＳｎＡｇＣｕ共晶ハンダで構成し、その寸法をＺ方向×Ｘ方向×Ｙ方向に関して１１．４ｍｍ×４．５ｍｍ×２０μｍとした。
【００６０】
サブマウント１と半導体チップ７を接合するための第２接合層２５は、ＡｕとＳｎとの質量比が８０：２０のＡｕＳｎ共晶ハンダで構成し、その寸法をＺ方向×Ｘ方向×Ｙ方向に関して６．７ｍｍ×１ｍｍ×１０μｍとした。
【００６１】
次に、ヒートシンク３の構成について説明する。ヒートシンク３はＣｕで構成し、その外形の寸法をＺ方向×Ｘ方向×Ｙ方向に関して３２．８ｍｍ×１８ｍｍ×５．８ｍｍとした。
【００６２】
（比較例）
図８は、比較例の半導体装置６０の構造を模式的に示す斜視図である。なお、図８では説明の都合上、ヒートシンク３、第１接合層５、及びワイヤ４３の図示を省略している。
【００６３】
比較例の半導体装置６０は、実施例のサブマウント１に代えて、突出部１１Ａ及び突出部１１Ｂを有しないサブマウント６１を備えている点が異なる。他の構成は実施例と共通とした。
【００６４】
（検証方法）
上記の実施例及び比較例に関し、それぞれサブマウント（１，６１）の上面に形成された第２接合層２５（Ａｕ−Ｓｎハンダ）上に半導体チップ７を載置した状態で温度２８０℃まで加熱して半導体チップ７とサブマウント（１，６１）を固着させ、その状態から２２℃（室温）まで温度を低下させた。このときの、半導体チップ７に対して加えられる主応力に関し、有限要素法による構造解析によって算出した。
【００６５】
なお、計算に用いた各材料の物性値は以下の通りである。
【００６６】
ＧａＡｓの０℃時における線熱膨張係数は５．６×１０−６／Ｋであり、１００℃時における線熱膨張係数が６．０×１０−６／Ｋである。ＧａＡｓの縦弾性係数は８５ＧＰａであり、ポアソン比は０．３１である。
【００６７】
ダイヤモンドの線熱膨張係数は１．０×１０−６／Ｋであり、縦弾性係数は１２２０ＧＰａであり、ポアソン比は０．２である。
【００６８】
Ａｕの線熱膨張係数は１．４×１０−６／Ｋである。Ａｕの２５℃時における縦弾性係数は７８ＧＰａであり、５０℃時における縦弾性係数は７５ＧＰａであり、１００℃時における縦弾性係数は５９ＧＰａであり、ポアソン比は０．４２である。
【００６９】
Ａｕ−Ｓｎハンダ（Ｓｎ２０ｗｔ％）の線熱膨張係数は１６×１０−６／Ｋである。また、同ハンダの２５℃時における縦弾性係数は５９ＧＰａであり、５０℃時における縦弾性係数は５７ＧＰａであり、１００℃時における縦弾性係数は４５ＧＰａであり、ポアソン比は０．４である。
【００７０】
（検証結果）
図９Ａ〜図９Ｄを参照して、検証結果について説明する。図９Ａは、実施例及び比較例における半導体チップ７に発生した最大主応力の分布状態を、応力の大小に応じて濃淡を付けた二次元画像として表示したものであり、第２電極層側、すなわち裏面側から半導体チップ７を見たときの応力分布である。図９Ａにおいて、最大主応力が大きい箇所ほど薄い色に表示され、小さい箇所ほど濃い色に表示されている。
【００７１】
図９Ｃは、半導体チップ７の長手方向（Ｚ方向）の中心箇所を通る、短手方向に平行な線を基準位置７１とし、この基準位置７１から、長手方向（Ｚ方向）に平行な経路７２に沿って離れた位置における最大主応力（図９Ｂ参照）を、実施例及び比較例のそれぞれで求めて同一のグラフ上に表示したものである。
【００７２】
図９Ｄは、光取り出し部４２及びその下方に光半導体素子４１が形成されている位置において、半導体チップ７の基準位置７３（ここでは半導体チップ７の長手方向に沿った外縁とした。）から半導体チップ７の短手方向（Ｘ方向）に平行な経路７４に沿って離れた位置における最大主応力（図９Ｂ参照）を、実施例及び比較例のそれぞれで求めて同一のグラフ上に表示したものである。
【００７３】
（検証考察）
図９Ａによれば、実施例の方が比較例よりも色が濃い画像になっており、応力が緩和されていることが分かる。また、図９Ｃ及び図９Ｄによれば、長手方向（Ｚ方向）及び短手方向（Ｘ方向）のいずれの方向についても、比較例より実施例の方が半導体チップ７への応力が緩和されていることが分かる。
【００７４】
このように、実施例の構成によれば比較例よりも応力が緩和される理由について、以下に説明する。図１０は、実施例及び比較例における半導体チップ７とサブマウント（１，６１）の変形の様子を模式的に示す図であり、（ａ）が比較例に対応し、（ｂ）が実施例に対応する。なお、説明の都合上、いずれの図面上においても、半導体チップ７の＋Ｚ方向の先端部分のみを示している。
【００７５】
いずれの図面においても、（１）は、室温下においてサブマウント１の上面に形成された第２接合層２５の上面に、半導体チップ７を載置した状態に対応する。（２）は、（１）の状態から加熱された状態に対応する。（３）は、（２）の状態で固着された状態に対応する。（４）は、（３）の状態から室温程度にまで冷却された状態に対応する。
【００７６】
説明の都合上、（１）の時点において半導体チップ７の先端部分が位置するサブマウント１上の箇所を「注目箇所７６」と呼ぶ。
【００７７】
まず、（ａ）の比較例について説明する。（２）の状態においては、第２接合層２５はまだ溶融されていないため、サブマウント６１と半導体チップ７は、それぞれの線熱膨張係数に依存して自由膨張する。（２）の状態においては、半導体チップ７が距離ａだけ伸び、半導体チップ７よりも線熱膨張係数の低い材料で構成されているサブマウント６１は、距離ａよりも短いｂだけ伸びている様子が示されている。
【００７８】
（３）の状態になると、サブマウント６１と半導体チップ７が固着して一体化される。その後、冷却されて（４）の状態になると、半導体チップ７よりも厚みが十分に大きく、構造体としての剛性が大きいサブマウント６１の線熱膨張係数に依存して、サブマウント６１及び半導体チップ７の両者が収縮する。（４）の状態が（１）の状態とほぼ同等の室温であるとすれば、サブマウントの注目箇所７６は、（３）の状態から距離ｂだけ収縮してほぼ（１）の状態と同じ位置に戻る。そして、半導体チップ７もサブマウント６１と同じくほぼ距離ｂだけ収縮する。
【００７９】
この結果、半導体チップ７は、（２）において距離ａだけ膨張した後、（４）において距離ａよりも短い距離ｂだけ収縮するため、（４）の状態では（１）の状態から（ａ−ｂ）だけ伸びた状態となる。このため、半導体チップ７に対して引張り応力が発生する。
【００８０】
次に、（ｂ）の実施例について説明する。実施例の構成では、Ｚ方向に関して半導体チップ７の外側にサブマウント１の突出部１１Ａが位置している。
【００８１】
比較例と同様に、（１）の状態から加熱を開始すると、第２接合層２５はまだ溶融されていないため、サブマウント１と半導体チップ７は、それぞれの線熱膨張係数に依存して自由膨張する。しかし、半導体チップ７がある程度膨張した時点で、半導体チップ７の先端がサブマウント１の突出部１１Ａに接触する（状態（２）参照）。すると、これ以後、半導体チップ７はこの突出部１１Ａに阻害されて自由膨張できなくなる。
【００８２】
つまり、半導体チップ７がサブマウント１の突出部１１Ａに接触した後は、半導体チップ７が自由膨張できなくなる結果、半導体チップ７とサブマウント１は一体的に熱膨張することになる。上述したように、サブマウント１は半導体チップ７よりも厚みが十分に大きく、構造体としての剛性が大きい。このため、半導体チップ７がサブマウント１の突出部１１Ａに接触した後は、サブマウント１の線熱膨張係数に依存してサブマウント１及び半導体チップ７の両者が膨張する。
【００８３】
この結果、（２）の時点における半導体チップ７の伸びａ’は、比較例よりも少なくなる。なお、サブマウント１の伸びについても、比較例と異なる数値になる可能性があるため、ここではｂ’としているが、この伸びｂ’は比較例の伸びｂとほぼ同程度の値となる。
【００８４】
その後、（３）の状態になると、サブマウント１と半導体チップ７が固着して一体化される。その後、冷却されて（４）の状態になると、半導体チップ７よりも厚みが十分に大きく、構造体としての剛性が大きいサブマウント１の線熱膨張係数に依存してサブマウント１及び半導体チップ７の両者が収縮する。（４）の状態が（１）の状態とほぼ同等の室温であるとすれば、サブマウント１上の注目箇所７６は、（３）の状態から距離ｂ’だけ収縮してほぼ（１）の状態と同じ位置に戻る。そして、半導体チップ７も、サブマウント１と同じくほぼ距離ｂ’だけ収縮する。
【００８５】
この結果、半導体チップ７は、（２）において距離ａ’だけ膨張した後、（４）におい距離ｂ’だけ収縮することになる。しかし、これらの距離の差は、（１）の時点における半導体チップ７の先端と突出部１１Ａの外側面との隙間ｄにほぼ相当する。つまり、製造時において、突出部１１Ａと半導体チップ７の隙間ｄが小さくなるように、突出部１１Ａを含むサブマウント１と半導体チップ７の位置関係を調整しておけば、（４）の状態における半導体チップ７には引張り応力を極力小さくすることができる。
【００８６】
上記の内容は、半導体チップ７のＺ方向に関する引張り応力を採り上げて説明したが、サブマウント１が突出部１１Ｂを有することで、Ｘ方向に関する引張り応力の緩和効果も得られる。
【００８７】
以上説明したように、本実施形態の構成によれば、サブマウント１が突出部１１Ａ及び突出部１１Ｂを備える構成としたことで、従来よりも加熱接合時における半導体チップ７の熱膨張による伸びが抑制されるため、その後の冷却過程を経て形成される半導体装置１０において、半導体チップ７に対する引張り応力が抑制される。よって、本発明の構成によれば、従来のように、半導体チップ７とサブマウント１の間に熱応力を緩和させることを目的とした他の層を介在させる必要がない。
【００８８】
従って、半導体装置１０の駆動時に生じる熱は、熱伝導率の高いサブマウント１を介して効率的に排熱することが可能となる。つまり、本実施形態の構成によれば、半導体装置１０の製造時における半導体チップ７への熱応力を抑制しながら、半導体装置１０の駆動時における半導体チップ７からの発熱を効率的に排熱することが可能となる。
【００８９】
なお、前記した説明では、半導体チップ７とサブマウント１が固着により一体化される結果、構造体としての剛性が大きいサブマウント１の線熱膨張係数に依存してサブマウント１及び半導体チップ７の両者が収縮するとした。しかし、実際には、半導体チップ７の方がサブマウント１よりも線熱膨張係数が大きいため、第２接合層２５（Ａｕ−Ｓｎハンダ）の塑性変形分だけ半導体チップ７の方がサブマウント１よりも熱収縮量がわずかに大きくなる。この結果、冷却過程を経て製造された半導体装置１０において、半導体チップ７とサブマウント１の突出部１１Ａの間には、極めて微小の隙間が形成される場合がある。ただし、このような半導体装置１０においても、半導体チップ７とサブマウント１の突出部１１Ａは実質的に接触しているため、両者は「当接」しているといえる。本発明は、かかる構成を排除する趣旨ではない。
【００９０】
〈別構成〉
以下に本実施形態における半導体装置１０の別構成について説明する。
【００９１】
〈１〉上記の実施形態では、サブマウント１が突出部１１Ａ及び突出部１１Ｂを備える構成とした。しかし、少なくとも半導体チップ７の対向する一対の外側面の外側に突出部１１Ａをするサブマウント１を準備し、加熱／冷却過程を経て当該突出部１１Ａが半導体チップ７の外側面に当接する構成であれば、加熱時の半導体チップ７の伸びが抑制される。これにより、冷却後の半導体チップ７の引張り応力が緩和される。
【００９２】
このとき、半導体チップ７の加熱時の熱膨張による伸びは、短手方向（Ｘ方向）よりも長手方向（Ｚ方向）の方が大きくなることから、引張り応力を緩和させる効果を高めるためには、半導体チップ７の長手方向（Ｚ方向）に対向する外側面に突出部１１Ａを当接させるのが好ましい。
【００９３】
〈２〉突出部１１Ａ及び突出部１１Ｂの突出厚みは、半導体チップ７の厚みよりも厚く構成するのが好ましい。これにより、高さ方向（Ｙ方向）に関し、突出部（１１Ａ，１１Ｂ）が半導体チップ７の側面全体に接触するため、その後の半導体チップ７の伸びを抑制することができる。しかし、突出部１１Ａ及び突出部１１Ｂの突出厚みが半導体チップ７の厚みより薄い場合であっても、半導体チップ７の加熱時の伸びを一定程度抑制する効果が得られるため、引張り応力を緩和する効果が得られる。本発明は、かかる構成を排除する趣旨ではない。
【００９４】
〈３〉突出部１１Ａについて、突出部１１Ｂと同様に、半導体チップ７の辺に沿って複数の突出部が不連続的に配置される構成とすることもできる。
【００９５】
〈４〉上記の実施形態では、半導体チップ７が直方体形状を有する場合を採り上げて説明したが、本発明は半導体チップ７が他の形状を有する場合を排除する趣旨ではない。半導体チップ７が直方体形状でない場合であっても、サブマウント１の上面に半導体チップ７が配置される領域の外側において、半導体チップ７の外側面と当接する箇所に突出部（１１Ａ，１１Ｂ）を有するサブマウント１が形成されることで、加熱／冷却工程を経た後の半導体チップ７に対する引張り応力が緩和される。
【００９６】
［第２実施形態］
半導体装置の第２実施形態につき説明する。なお、第１実施形態において上述した構成と同一の構成については、同一の符号を付してその詳細な説明を割愛する。
【００９７】
図１１は、第２実施形態の半導体装置の模式的な斜視図である。本実施形態の半導体装置１０ａは、ヒートシンク３上に第１接合層５を介して固着されたサブマウント１ａと、このサブマウント１ａ上に、第２接合層２５（図１１では不図示）を介して固着された半導体チップ７ａを備える。半導体チップ７ａは、サブマウント１ａよりも線熱膨張係数の高い材料で構成されている。一例として、サブマウント１ａは、熱伝導率が高いダイヤモンドで構成され、半導体チップ７ａはＧａＡｓで構成される。
【００９８】
図１２は、図１１からヒートシンク３と第１接合層５の図示を省略し、サブマウント１ａ及び半導体チップ７ａの領域を拡大して図示した図面である。本実施形態は、第１実施形態と比較して、サブマウント１ａが突出部１１Ａ及び突出部１１Ｂを有しない代わりに、突出部１１Ｃを有する点が異なる。図１３は、この突出部１１Ｃの周辺箇所３３を拡大した図面である。
【００９９】
本実施形態では、突出部１１Ｃが半導体チップ７ａの短手方向（Ｘ方向）の辺を構成する外縁よりも内側に形成されている。より詳細には、半導体チップ７ａは、短手方向の辺を構成する外縁よりも内側において、当該短手方向の辺に沿って、主平面に対して鉛直方向に貫通する溝部８を有する構造である。また、サブマウント１ａは、同箇所に鉛直方向に突出した突出部１１Ｃを有しており、この突出部１１Ｃが溝部８に嵌合することで、半導体チップ７ａの上面よりも突出している。これにより、半導体チップ７ａの溝部８の内側面が、サブマウント１ａの突出部１１Ｃの外側面に当接している。
【０１００】
なお、この溝部８は、半導体装置７ａ上において、光取り出し部４２及び光半導体素子４１よりも外側の位置に形成されている。
【０１０１】
図１４は、図１２の斜視図を分解して図示した模式的な斜視図である。図１４（ｄ）が突出部１１Ｃを含むサブマウント基材１１に対応する。この突出部１１Ｃを含む箇所９に、図１４（ａ）の半導体チップ７ａが搭載される。
【０１０２】
図１５は、半導体装置１０ａの模式的な平面図である。また、図１６は図１５におけるＣ−Ｃ線の断面図であり、図１７は図１５におけるＤ−Ｄ線の断面図である。Ｃ−Ｃ線は、光取り出し部４２を通るＸ方向に平行な線であり、Ｄ−Ｄ線は、光取り出し部４２及びワイヤ４３が形成されていない半導体チップ７ａ上の位置を通るＺ方向に平行な線である。なお、図１６及び図１７では、ヒートシンク３についても図示している。また、説明の都合上、突出部１１Ｃの高さを誇張して図示しており、一部の導電層（電極層）の図示を省略している。
【０１０３】
サブマウント基材１１の上面に、図１４（ｃ）に示すような第１導電層２１及び第２導電層２３を形成する。これらの導電層（２１，２３）は、Ａｕ等で形成される。ここで、図１４（ｃ）によれば、第１導電層２１は、サブマウント基材１１の上面のうち、半導体チップ７ａを搭載する箇所９の外側に配置される。一方、第２導電層２３は、サブマウント基材１１の上面のうち、半導体チップ７ａが搭載される箇所９と、その外側の箇所に連絡されるように配置される。また、第１導電層２１と第２導電層２３とは分離され、両者の絶縁が確保されている。
【０１０４】
サブマウント基材１１の上面に、第１導電層２１及び第２導電層２３が上記のように形成された状態で、半導体チップ７ａを搭載する箇所９のうち、突出部１１Ｃに挟まれた領域にＡｕ−Ｓｎハンダ等で構成された第２接合層２５が形成される。その後、この第２接合層２５の上面に半導体チップ７ａが載置される。この半導体チップ７ａは、一部箇所に主平面に対して鉛直方向に貫通する溝部８を有しており、この溝部８に突出部１１Ｃを嵌合させるように半導体チップ７ａを載置する。その後、例えば３２０℃程度にまで加熱されることにより、第２接合層２５を介してサブマウント１ａと半導体チップ７ａが接合される。その後、加熱を停止すると室温によって冷却され始め、約２８０℃程度を下回った時点で第２接合層２５が固化してサブマウント１ａと半導体チップ７ａが一体化される。その後、室温程度にまで冷却される。
【０１０５】
図１７に示すように、突出部１１Ｃが、半導体チップ７ａに設けられた溝部８に嵌合することによって半導体チップ７ａより突出する構成であるため、半導体チップ７ａの溝部８の内側面と、サブマウント１ａの突出部１１Ｃが当接している。
【０１０６】
なお、このような突出部１１Ｃを有するサブマウント１ａの製造に際しては、第１実施形態で上述した方法と同様の方法を採用することができる。また、半導体チップ７ａは、例えば半導体チップ７に対してドライエッチング施すことで、ビアホール形成技術を利用して鉛直方向に貫通する溝部８を所定箇所に設けることで実現できる。
【０１０７】
上記のような構成とした場合においても、第１実施形態と同様の理由により、半導体チップ７ａへの応力が緩和される。図１８は、図１０にならって実施例及び比較例における半導体チップ（７，７ａ）とサブマウント（１ａ，６１）の変形の様子を模式的に示す図であり、（ａ）が比較例に対応し、（ｂ）が実施例に対応する。なお、ここでいう「比較例」とは第１実施形態で上述した比較例に対応し、「実施例」とは本実施形態の構成に対応する。
【０１０８】
なお、図１８の実施例では、（１）の状態において、溝部８の内側面のうちの半導体チップ７ａの先端から最も遠い箇所の直下に位置する、サブマウント１ａ上の箇所を「注目箇所７６」としている。そして、図１８に示すように、溝部８の内径は突出部１１Ｃの外形よりも少し大きい構成である。すなわち、（１）の状態において、突出部１１Ｃの、半導体チップ７ａの先端から遠い方向（図面上「−Ｚ方向」）には、幅ｓに対応する間隙が形成されており、この箇所は突出部１１Ｃと半導体チップ７ａが接触していない。
【０１０９】
（１）の状態から加熱が開始されると、第２接合層２５はまだ溶融されていないため、サブマウント１ａと半導体チップ７ａは、それぞれの線熱膨張係数に依存して自由膨張する。しかし、半導体チップ７ａがある程度膨張した時点で、半導体チップ７ａの先端から遠い側（−Ｚ側）に位置する突出部１１Ｃの外側面が、溝部８内の半導体チップ７ａの内側面に接触する（状態（２）参照）。すると、これ以後、溝部８よりも−Ｚ側に位置する半導体チップ７ａの部分は、＋Ｚ方向に膨張しようとしても、この突出部１１Ｃに阻害されて自由膨張できなくなる。つまり、第１実施形態の構成において、サブマウント１の突出部１１Ａ（又は１１Ｂ）と半導体チップ７が接触している状態と近似した状態が実現される。
【０１１０】
つまり、半導体チップ７ａの溝部８内の内側面が、サブマウント１ａの突出部１１Ｃの外側面のうちの半導体チップ７ａの先端から遠い側（−Ｚ側）に位置する外側面に接触した後は、半導体チップ７ａが自由膨張できなくなる結果、半導体チップ７ａとサブマウント１ａは一体的に熱膨張することになる。上述したように、サブマウント１ａは半導体チップ７ａよりも厚みが十分に大きく、構造体としての剛性が大きい。よって、これ以後は、サブマウント１ａの線熱膨張係数に依存してサブマウント１ａ及び半導体チップ７ａの両者が膨張する。
【０１１１】
この結果、（２）の時点における半導体チップ７ａの伸びａ’は、比較例よりも少なくなる。なお、サブマウント１ａの伸びについても、比較例と異なる数値になる可能性があるため、ここではｂ’としているが、この伸びｂ’は比較例の伸びｂとほぼ同程度の値となる。なお、実施例の伸び量に関し、第１実施形態の場合と同一の符号である、「ａ’」、「ｂ’」という符号を用いているが、これは第１実施形態の構成の場合と同一の伸び量であることを示す意味ではない。
【０１１２】
その後、（３）の状態になると、サブマウント１ａと半導体チップ７ａが固着して一体化される。その後、冷却されて（４）の状態になると、半導体チップ７ａよりも厚みが十分に大きく、構造体としての剛性が大きいサブマウント１ａの線熱膨張係数に依存してサブマウント１ａ及び半導体チップ７ａの両者が収縮する。（４）の状態が（１）の状態とほぼ同等の室温であるとすれば、サブマウント１ａ上の注目箇所７６は、（３）の状態から距離ｂ’だけ収縮してほぼ（１）の状態と同じ位置に戻る。そして、半導体チップ７ａも、サブマウント１ａと同じくほぼ距離ｂ’だけ収縮する。
【０１１３】
この結果、半導体チップ７ａは、（２）において距離ａ’だけ膨張した後、（４）において距離ｂ’だけ収縮することになる。しかし、これらの距離の差は、（１）の時点における、半導体チップ７ａの先端から遠い側（−Ｚ側）に位置する突出部１１Ｃの外側面と、溝部８内の半導体チップ７ａの内側面の間に設けられた間隙の幅ｓにほぼ相当する。つまり、製造時において、この幅ｓが小さくなるように、溝部８の内径と突出部１１Ｃの外径を調整しておけば、（４）の状態における半導体チップ７には引張り応力を極力小さくすることができる。ただし、溝部８の内径と突出部１１Ｃの外径の差をあまりに小さくし過ぎると、突出部１１Ｃを溝部８内に嵌合させる際に困難性を伴う可能性がある。このため、前記の嵌合作業に支障が生じない範囲内において、幅ｓが小さくなるように溝部８の内径と突出部１１Ｃの外径を調整するものとしても構わない。
【０１１４】
以上説明したように、本実施形態の構成によっても、第１実施形態と同様に、従来よりも加熱接合時における半導体チップ７ａの熱膨張による伸びが抑制されるため、その後の冷却過程を経て形成される半導体装置１０ａにおいて、半導体チップ７ａに対する引張り応力が抑制される。
【０１１５】
なお、実際には、（２）の状態において、溝部８よりも＋Ｚ側に位置する半導体チップ７ａの部分は＋Ｚ方向に膨張することが可能である。しかし、上述したように、溝部８は光取り出し部４２及び光半導体素子４１よりも外側の位置に形成されている。このため、仮に当該部分に応力が発生したとしても、当該箇所は光半導体素子４１が形成されていないため、素子特性の劣化という課題は生じない。また、溝部８が光取り出し部４２及び光半導体素子４１よりも外側の位置に形成される結果、半導体チップ７ａの外縁に近い箇所に形成されることになる。つまり、溝部８よりも内側に位置する半導体チップ７ａが大部分を占めることになるため、突出部１１Ｃと接触した後は半導体チップ７ａの大部分に対して自由膨張を阻害する作用が及ぶ。
【０１１６】
〈別構成〉
以下に本実施形態における半導体装置１０ａの別構成について説明する。
【０１１７】
〈１〉半導体チップ７ａに設けられる溝部８の形状や配置位置については、適宜選択することが可能である。図１９は、この溝部８の形状及び配置位置に関する実施形態を説明するための図面である。なお、図１９では、半導体チップ７ａに設けられた溝部８のうち、短手方向（Ｘ方向）の構成する外縁のうちの一方の外縁（辺）５０の内側に位置する溝部８のみを表示している。
【０１１８】
図１９（ａ）は、半導体チップ７ａが外縁５０に沿って矩形状の溝部８を有する構成を示しており、上述した実施形態の構成に対応する。
【０１１９】
図１９（ｂ）に示すように、溝部８の角を丸めた構成としても構わない。このとき、サブマウント１ａの突出部１１Ｃの形状も、溝部８の形状に合わせて角を丸めた構成とすることができる。このような構成とした場合、（ａ）の構成と比べて溝部８の角の付近に発生する応力の集中を緩和する効果が得られる。更に、図１９（ｅ）に示すように、溝部８の形状自体を円筒形状又は楕円筒形状にしても構わない。
【０１２０】
また、図１９（ｃ）に示すように、半導体チップ７ａが、外縁５０に沿って不連続的に配置された複数の溝部８を備える構成としても構わない。このとき、図１９（ｄ）に示すように、溝部８が半導体チップ７ａの長手方向（Ｚ方向）の外縁５１側に突き抜けることで、ＸＺ平面視で切り込み形状を示す構成であっても構わない。
【０１２１】
〈２〉半導体チップ７ａの長手方向の外縁の内側において、当該外縁に沿って溝部８を形成しても構わない。ただしこの場合、半導体チップ７ａ上には、長手方向に沿って光取り出し部４２やワイヤ４３が形成されているため、これらの機能を害さないように溝部８を設ける必要がある。
【０１２２】
〈３〉上記の実施形態では、半導体チップ７ａが直方体形状を有する場合を採り上げて説明したが、本発明は半導体チップ７ａが他の形状を有する場合を排除する趣旨ではない。半導体チップ７ａが直方体形状でない場合であっても、半導体チップ７ａの外縁の内側に溝部８を設けると共に、サブマウント１ａの突出部１１Ｃを当該溝部８に嵌合させて、半導体チップ７ａの主表面から突出させることで、加熱／冷却工程を経た後の半導体チップ７ａに対する引張り応力が緩和される。
【０１２３】
［別実施形態］
以下、別実施形態について説明する。
【０１２４】
〈１〉上記の各実施形態においては、サブマウント（１，１ａ：より詳細にはサブマウント基材１１）をダイヤモンドで構成し、半導体チップ（７，７ａ：より詳細には半導体チップ基材４５）をＧａＡｓで構成する場合について説明した。しかし、本発明は、サブマウント（１，１ａ）上に、サブマウント（１，１ａ）よりも線熱膨張係数の高い材料で構成された半導体チップ（７，７ａ）を搭載した半導体装置（１０，１０ａ）について一般的に適用可能である。例えば、サブマウント（１，１ａ）と半導体チップ（７，７ａ）の組み合わせとしては、ダイヤモンドとＧａＡｓの他、ダイヤモンドとＧａＮ、ダイヤモンドとＳｉ、タングステンとＧａＡｓ等が採用可能である。
【０１２５】
〈２〉上記の各実施形態では、半導体装置（１０，１０ａ）がサブマウント（１，１ａ）の上面に半導体チップ（７，７ａ）を搭載し、このサブマウント（１，１ａ）がヒートシンク３の上面に搭載されている構造について説明した。しかし、サブマウント（１，１ａ）を通じた排熱効果が極めて高い場合には、半導体装置（１０，１０ａ）は必ずしもヒートシンク３を備えなくても構わない。
【０１２６】
本発明の半導体装置１０は、半導体レーザ装置の他、ＬＥＤやパワー半導体スイッチなどに適用が可能である。
【符号の説明】
【０１２７】
１，１ａ      ：    サブマウント
３      ：    ヒートシンク
５      ：    第１接合層
７，７ａ      ：    半導体チップ
８      ：    半導体チップ７ａに設けられた溝部
９      ：    サブマウント上の半導体チップ搭載箇所
１０，１０ａ      ：    半導体装置
１１      ：    サブマウント基材
１１Ａ    ：    サブマウントの突出部
１１Ｂ    ：    サブマウントの突出部
１１Ｃ    ：    サブマウントの突出部
１２      ：    隣接する突出部１１Ｂ間の間隙
２１      ：    第１導電層
２３      ：    第２導電層
２５      ：    第２接合層
２７      ：    第１電極層
３１      ：    半導体チップ７が突出部１１Ａに当接している箇所
３２      ：    半導体チップ７が突出部１１Ｂに当接している箇所
３３      ：    突出部１１Ｃの周辺箇所
４１      ：    光半導体素子
４２      ：    光取り出し部
４３      ：    ワイヤ
４５      ：    半導体チップ基材
５０      ：    半導体チップの短手方向の外縁
５１      ：    半導体チップの長手方向の外縁
６０      ：    比較例の半導体装置
６１      ：    比較例のサブマウント
７１      ：    基準位置
７２      ：    長手方向に平行な経路
７３      ：    基準位置
７４      ：    短手方向に平行な経路
７６      ：    サブマウント上の注目箇所
９０      ：    従来の半導体装置
９１      ：    従来のサブマウント
９２      ：    半導体チップ
９３      ：    ダイヤモンド基板
９４      ：    密着金属層
９５      ：    第１拡散防止層
９６      ：    主導体層
９７      ：    配線層
９８      ：    金属層
９９      ：    第２拡散防止層
１００      ：    ロウ材層
１０１      ：    接合層
【図１】
2015032709.tif 000003
【図２】
2015032709.tif 000004
【図３】
2015032709.tif 000005
【図４】
2015032709.tif 000006
【図５】
2015032709.tif 000007
【図６】
2015032709.tif 000008
【図７】
2015032709.tif 000009
【図８】
2015032709.tif 000010
【図９Ａ】
2015032709.tif 000011
【図９Ｂ】
2015032709.tif 000012
【図９Ｃ】
2015032709.tif 000013
【図９Ｄ】
2015032709.tif 000014
【図１０】
2015032709.tif 000015
【図１１】
2015032709.tif 000016
【図１２】
2015032709.tif 000017
【図１３】
2015032709.tif 000018
【図１４】
2015032709.tif 000019
【図１５】
2015032709.tif 000020
【図１６】
2015032709.tif 000021
【図１７】
2015032709.tif 000022
【図１８】
2015032709.tif 000023
【図１９】
2015032709.tif 000024
【図２０】
2015032709.tif 000025