(57)【要約】      （修正有）【課題】価格の上昇を抑制することが可能な、電圧監視部を内蔵する電子装置を提供する。【解決手段】電子装置は、第２の電圧を出力する第２電圧変換部１０８と、第２の電圧が、動作電圧として給電される電子部品１０１〜１０４とを具備する。更に、電子装置は、第１の電圧を出力する第１電圧変換部１０９と、第１電圧変換部と第２電圧変換部に接続された電圧切換部１０６と、電圧切換部から出力される第３の電圧が、動作電圧として給電される電圧監視部１０５とを具備する。電圧切換部は、第１の電圧および第２の電圧のうちの少なくとも一の電圧の電圧値が、所定の電圧値を超えているとき、第１の電圧および第２の電圧のうち、所定の電圧値を超える電圧値を有する電圧に従った電圧を、第３の電圧として出力する。【選択図】図１
2015106958.tif 000002
【特許請求の範囲】
【請求項１】
主電源電圧を、その電圧の電圧値とは異なる電圧値を有する第１の電圧へ変換して、出力する第１の電圧変換部と、
前記第１の電圧が、動作電圧として給電される電子部品と、
前記主電源電圧を、その電圧の電圧値とは異なる電圧値を有する第２の電圧へ変換して、出力する第２の電圧変換部と、
前記第１の電圧変換部と前記第２の電圧変換部とに接続され、前記第１の電圧および前記第２の電圧のうちの少なくとも一の電圧の電圧値が、所定の電圧値を超えているとき、前記第１の電圧および前記第２の電圧のうち、前記所定の電圧値を超える電圧値を有する電圧に従った電圧を、第３の電圧として出力する電圧切換部と、
前記第３の電圧が、動作電圧として給電され、電圧値を監視する電圧監視部と、
を具備する、電子装置。
【請求項２】
前記電圧監視部は、前記第１の電圧の電圧値と、前記第２の電圧の電圧値とを監視する、請求項１に記載の電子装置。
【請求項３】
前記電圧監視部からのアラーム信号をログとして記憶するログ記憶部を具備し、
前記電圧監視部は、前記第１の電圧もしくは前記第２の電圧が所定の電圧値よりも低下したときに、所定の電圧値よりも低下した前記第１の電圧もしくは前記第２の電圧についてのアラームを出力する、請求項１または２に記載の電子装置。
【請求項４】
前記電圧監視部は、前記第１の電圧の電圧値が、所定の電圧値よりも低下したとき、前記電子部品をリセットするリセット信号を生成する制御回路を具備する、請求項３に記載の電子装置。
【請求項５】
前記電圧切換部は、それぞれ１対の端子を有する第１および第２のダイオード素子を具備し、
前記第１のダイオード素子の一方の端子には、前記第１の電圧が印加され、前記第２のダイオード素子の一方の端子には、前記第２の電圧が印加され、前記第１および第２のダイオード素子のそれぞれの他方の端子は共通に接続され、他方の端子から前記第３の電圧が出力される、請求項１乃至４のいずれかに記載の電子装置。
【請求項６】
前記電子装置は、ネットワークにおけるフレームを送信あるいは受信する複数のポートを有し、フレームの中継を行う中継装置であり、
前記電子部品は、前記複数のポート間でのフレームの中継を行うスイッチ装置である、請求項５に記載の電子装置。
【請求項７】
第１の電圧を生成する第１の電圧生成部と、
前記第１の電圧が、動作電圧として給電される複数の電子部品と、
第２の電圧を生成する第２の電圧生成部と、
前記第１の電圧生成部と前記第２の電圧生成部とに接続され、前記第１の電圧および前記第２の電圧のうちの少なくとも一の電圧の電圧値が、所定の電圧値を超えているとき、前記第１の電圧および前記第２の電圧のうち、前記所定の電圧値を超える電圧値を有する電圧に従った電圧を、第３の電圧として出力する電圧切換部と、
前記第３の電圧が、動作電圧として給電され、電圧値を監視する電圧監視部と、
を具備する、電子装置。
【請求項８】
前記電圧切換部は、それぞれ１対の端子を有する第１および第２のダイオード素子を具備し、
前記第１のダイオード素子の一方の端子には、前記第１の電圧が印加され、前記第２のダイオード素子の一方の端子には、前記第２の電圧が印加され、前記第１および第２のダイオード素子のそれぞれの他方の端子は共通に接続され、他方の端子から前記第３の電圧が出力される、請求項７に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に関し、例えば電圧監視部を具備する電子装置に有効な技術に関する。
【背景技術】
【０００２】
特許文献１には、電圧監視部を具備する電源装置が示されている。当該特許文献１に示されている電圧監視部は、例えば、その図３に示されている様に、ＡＤコンバータとシステム監視プロセッサとを有しており、ＡＤコンバータとシステム監視プロセッサには、常駐電源により、それぞれの動作電圧が給電されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】再公表特許ＷＯ２００９／０５４０５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電圧監視部は、電子装置に内蔵される、例えば複数の電子部品に給電される電源電圧を監視し、電源電圧の低下等の異常を検知する。電源電圧は、複数の電子部品のそれぞれの動作電圧として適切な電圧値を有する様に、例えば電圧変換部（例えば、コンバータあるいはレギュレータ）により電圧値が変換され、それぞれの電子部品に給電される。
【０００５】
この様な監視を行うところの電圧監視部においても、監視の動作を行うために、動作電圧の給電が必要とされる。特許文献１に記載されている技術においては、常駐電源によって、電圧監視部に電源電圧の給電が行われている。これにより、特許文献１においては、常時電源電圧の監視が可能とされている。しかしながら、常時、電源電圧の監視を行える様にするために、常駐電源には、常時安定した電圧を給電することが要求される。そのため、この様な常駐電源を有する電子装置は、高価となる。
【０００６】
本発明の目的は、価格の上昇を抑制することが可能な、電圧監視部を内蔵する電子装置を提供することにある。
【０００７】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
すなわち、電子装置は、主電源電圧を、その電圧の電圧値とは異なる電圧値を有する第１の電圧へ変換して、出力する第１の電圧変換部（第２電圧変換部）と、第１の電圧が、動作電圧として給電される電子部品とを具備する。更に、電子装置は、主電源電圧を、その電圧の電圧値とは異なる電圧値を有する第２の電圧へ変換して、出力する第２の電圧変換部（第１電圧変換部）と、第１の電圧変換部と第２の電圧変換部とに接続された電圧切換部と、電圧切換部から出力される第３の電圧が、動作電圧として給電される電圧監視部とを具備する。ここで、電圧切換部は、第１の電圧および第２の電圧のうちの少なくとも一の電圧の電圧値が、所定の電圧値を超えているとき、第１の電圧および第２の電圧のうち、所定の電圧値を超える電圧値を有する電圧に従った電圧を、第３の電圧として出力する。
【００１０】
第１の電圧および第２の電圧のいずれかが、所定の電圧値を超えているとき、所定の電圧値を超える電圧に応じた電圧を動作電圧として、電圧監視部は動作する。これにより、電圧監視部を具備する電子装置の価格の上昇を抑制することが可能となる。
【００１１】
一実施の形態においては、電圧監視部は、第１の電圧の電圧値と、第２の電圧の電圧値とを監視する。これにより、電圧監視部は、第１の電圧と第２の電圧における時間的な変化をログとして記録させることが可能となる。
【００１２】
また、一実施の形態においては、電圧監視部は、第１の電圧の電圧値が、所定の電圧値よりも低下したとき、電子部品をリセットするリセット信号を生成する制御回路を具備する。これにより、第１の電圧を動作電圧としている電子部品が、誤動作をすることを防ぐことが可能となる。
【００１３】
更に、一実地の形態においては、電圧切換部は、それぞれ１対の端子を有する第１および第２のダイオード素子を具備する。ここで、第１のダイオード素子の一方の端子には、第１の電圧が印加され、第２のダイオード素子の一方の端子には、第２の電圧が印加され、第１および第２のダイオード素子のそれぞれの他方の端子は、共通に接続され、他方の端子から第３の電圧が出力される。第１および第２のダイオード素子のそれぞれは、他方の端子における電圧値に対して、順方向バイアス電圧値を超える電圧値が、一方の端子に印加されたとき、一方の端子に印加されている電圧を、他方の端子に出力する。
【００１４】
これにより、電圧切換部は、第１の電圧あるいは第２の電圧のうちの少なくとも一の電圧が、所定の電圧値（順方向バイアス電圧値）を超えるとき、所定の電圧値を超えている電圧に応じた電圧を、第３の電圧として出力する。また、第１および第２のダイオード素子は、それぞれ受動素子であるため、電圧切換部は、入力される電圧（第１および第２の電圧）を除き、動作電圧を必要としない。言い換えるならば、電圧切換部を動作させるための常駐電源を必要としない。これによっても、電子装置が高価になるのを抑制することが可能となる。
【００１５】
更に、一実施の形態においては、電子装置は、ネットワークにおけるフレームを送信あるいは受信する複数のポートを有し、フレームの中継を行う中継装置である。また、電子装置に含まれる電子部品は、複数のポート間でのフレームの中継を行うスイッチ装置である。
【００１６】
第１の電圧変換部および第２の電圧変換部のそれぞれは、電圧を生成する。電圧を生成すると言う観点で見ると、第１の電圧変換部および第２の電圧変換部は、第１の電圧生成部および第２の電圧生成部に該当する。この観点で見た場合、一実施の形態において、電子装置は、第１の電圧を形成する第１の電圧生成部と、第１の電圧が、動作電圧として給電される複数の電子部品と、第２の電圧を生成する第２の電圧生成部と、第１の電圧生成部と第２の電圧生成部とに接続された電圧切換部と、電圧監視部とを具備する。ここで、電圧切換部は、第１の電圧および第２の電圧のうちの少なくとも一の電圧の電圧値が、所定の電圧値を超えているとき、第１の電圧および第２の電圧のうち、所定の電圧値を超える電圧値を有する電圧に応じた電圧を、第３の電圧として出力する。この第３の電圧を、電圧監視部は動作電圧として、電圧値を監視する動作を行う。
【００１７】
また、第１の電圧生成部および第２の電圧生成部と言う観点で見た場合、一実施の形態において、電圧切換部は、それぞれ１対の端子を有する第１および第２のダイオード素子を具備する。電圧切換部において、第１のダイオード素子の一方の端子には、第１の電圧が印加され、第２のダイオード素子の一方の端子には、第２の電圧が印加され、第１および第２のダイオード素子のそれぞれの他方の端子は共通に接続され、他方の端子から第３の電圧が出力される。
【発明の効果】
【００１８】
一実施の形態によれば、価格の上昇を抑制することが可能な、電圧監視部を内蔵する電子装置を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】一実施の形態に係わる中継装置の構成を示すブロック図である。
【図２】一実施の形態に係わる電圧監視部の構成を示すブロック図である。
【図３】一実施の形態に係わる電圧切換部の構成を示す回路図である。
【図４】（Ａ）〜（Ｆ）は、電圧を監視する動作の波形図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部分には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２１】
以下の説明においては、電子装置として、ネットワークシステムに用いられる中継装置を例として説明する。勿論、一例であって、電子装置は、中継装置に限定されない。
【００２２】
図１は、中継装置１００の構成を示すブロック図である。同図において、Ｐ１〜Ｐｎのそれぞれは、ポートであり、ＰＶおよびＰＧのそれぞれは、電源ポートである。電源ポートＰＧには、特に制限されないが接地電圧Ｖｓが給電され、電源ポートＰＶには、接地電圧Ｖｓに対して所定の電圧値を有する電源電圧が給電される。中継装置１００は、電源ポートＰＶに給電される電源電圧により動作する。なお、図１においては、信号の流れを矢印付きの配線で示し、電圧の配線を矢印が付されていない配線で示している。
【００２３】
電源ポートＰＶ、ＰＧは、電圧配線により、電圧変換部（例えば、電圧コンバータ）１０７に接続されている。電圧変換部１０７は、電源ポートＰＶに給電されている電源電圧を、例えば降圧し、内部主電源電圧（主電源電圧）Ｖｄを生成する。特に制限されないが、電圧変換部１０７は、降圧により、約５Ｖの電圧を生成し、この約５Ｖの電圧を内部主電源電圧Ｖｄとして出力する。内部主電源電圧Ｖｄは、電圧配線を介して第１電圧変換部（例えば、電圧コンバータ）１０９および第２電圧変換部（例えば、電圧コンバータ）１０８に給電される。第２電圧変換部１０８は、給電された内部主電源電圧Ｖｄを、特に制限されないが降圧し、内部電源電圧Ｖｄ１を生成する。また、第１電圧変換部１０９も、給電された内部主電源電圧Ｖｄを降圧し、内部電源電圧Ｖｄ１を生成する。この実施の形態においては、特に制限されないが、第１電圧変換部１０９および第２電圧変換部１０８のそれぞれは、内部主電源電圧Ｖｄを降圧によって、電圧値を変換し、同じ電圧値を有する内部電源電圧Ｖｄ１を生成して、出力する。この内部電源電圧Ｖｄ１の電圧値は、例えば約３．３Ｖである。
【００２４】
第２電圧変換部１０８により生成された内部電源電圧Ｖｄ１は、電圧配線１１５および１１１を介して、中継装置１００に設けられている各電子部品に電源電圧として給電される。中継装置１００に設けられている電子部品は、複数あるが、図１においては例として、マイクロプロセッサ（以下、ＣＰＵと称する）１０１、メモリ１０２、不揮発性メモリ１０３およびスイッチ装置１０４が示されている。ＣＰＵ１０１、メモリ１０２、不揮発性メモリ１０３およびスイッチ装置１０４のそれぞれは、電圧配線１２１を介して電圧配線１１１に接続され、電圧配線１２１を介して給電される内部電源電圧Ｖｄ１を動作電圧として動作する。
【００２５】
不揮発性メモリ１０３には、例えばＣＰＵ１０１で実行される処理を定めるプログラムおよびデータが格納される。メモリ１０２は、ＣＰＵ１０１が処理を行う際に、一次的にデータを格納する際等に用いられる。ＣＰＵ１０１は、不揮発性メモリ１０３からのプログラム等に従って処理を行う。
【００２６】
スイッチ装置１０４は、ポートＰ１〜Ｐｎのいずれかで受信したフレームを、受信したポートとは異なるポートＰ１〜Ｐｎへ中継する。中継を行う際には、受信したフレームの解析等の処理がＣＰＵ１０１において行われ、フレームを送信するポートがポートＰ１〜Ｐｎから選択される。この選択されたポートとフレームを受信したポートとがスイッチ装置１０４によって電気的に接続される。この様にして、受信したところのフレームを、選択したポートへ送信することにより、中継動作が行われる。すなわち、複数のポート間でのフレームの中継がスイッチ装置１０４により行われる。なお、ＣＰＵ１０１、メモリ１０２、不揮発性メモリ１０３およびスイッチ装置１０４間での信号の送信および受信は、信号配線１２３を介して行われる。
【００２７】
第１電圧変換部１０９により生成された内部電源電圧Ｖｄ１は、電圧配線１１９を介して電圧切換部１０６に給電（出力）されている。電圧切換部１０６には、電圧配線１１６を介して、第２電圧変換部１０８からの内部電源電圧Ｖｄ１が給電（出力）されている。後で、図３を用いて説明するが、電圧切換部１０６は、第１電圧変換部１０９から給電されている内部電源電圧Ｖｄ１と第２電圧変換部１０８から給電されている内部電源電圧Ｖｄ１のうちのすくなくとも一の電圧が、所定の電圧値を超えているとき、所定の電圧値を超えている内部電源電圧Ｖｄ１に応じた電圧値を有する電圧を電圧監視部の動作電圧として出力する。
【００２８】
図１において、１０５は電圧監視部である。電圧監視部１０５は、信号配線１１４を介して、電圧変換部１０７により生成された内部主電源電圧Ｖｄを受信し、信号配線１１７を介して、第２電圧変換部１０８により生成された内部電源電圧Ｖｄ１を受信し、信号配線１１８を介して、第１電圧変換部１０９により生成された内部電源電圧Ｖｄ１を受信する。信号配線１１４、１１７および１１８を介して受信するのは、動作電圧である内部主電源電圧Ｖｄおよび内部電源電圧Ｖｄ１と同じであるが、それぞれの電圧値を監視するために、電圧監視部１０５へ送信されている。電圧監視部１０５は、信号配線１１４、１１７および１１８を介して受信する電源電圧の電圧値を監視し、電源電圧の電圧値が異常な値（例えば、所定の電圧値よりも低下した電圧値）を示した場合、複数のアラーム信号１２６を出力する。このアラーム信号１２６には、リセット信号１２６−１が含まれている。
【００２９】
後で、詳細に説明するが、第２電圧変換部１０８により生成されている内部電源電圧Ｖｄ１が、所定の電圧値よりも低下した場合、各電子部品１０１〜１０４に対してリセット動作を指示する様なリセット信号１２６−１が、電圧監視部１０５により生成される。リセット動作を指示する様なリセット信号１２６−１を各電子部品１０１〜１０４が受信すると、リセット動作が行われ、内部電源電圧の低下により誤動作が生じるのを防ぐことが可能となる。
【００３０】
図１においては、内部電源電圧Ｖｄ１を生成する電圧変換部として、２個の電圧変換部１０８および１０９が示されている。このうち、第１電圧変換部１０９は、電圧監視部１０５の動作電圧である内部電源電圧Ｖｄ１を生成するために設けられている。そのため、この実施の形態においては、第２電圧変換部１０８により生成された内部電源電圧Ｖｄ１が、各電子部品１０１〜１０４に対する動作電圧として給電される。各電子部品に動作電圧である内部電源電圧Ｖｄ１を給電する電圧変換部は、１個ではなく複数個設ける様にしてもよい。この場合、各電子部品により消費される電流に合わせて電圧変換部の数は増加させればよい。
【００３１】
また、電圧変換部１０７、第１電圧変換部１０９、第２電圧変換部１０８のそれぞれの構成は、公知の電圧コンバータを用いることができる。例えば、電圧コンバータは、コイルと、それを周期的に駆動する複数のトランジスタと、複数のトランジスタを制御する制御回路とによって構成することができる。この実施の形態では、それぞれの電圧変換部は、入力された電圧を降圧し、降圧した電圧値を有する電圧を出力する例が示されている。しかしながら、入力された電圧を変換し、入力された電圧の電圧値とは異なる電圧値の電圧を出力する電圧コンバータであればよい。
【００３２】
同図において、１１３、１１０、１２２および１２５は、接地電圧Ｖｓを伝達する電圧配線である。特に制限されないが、これらの電圧配線を介して、電圧切換部１０６を除いた他の部分には、接地電圧Ｖｓが、電圧変換部１０７から給電されている。また、図１において、１２４は、スイッチ装置１０４とポートＰ１〜Ｐｎとの間のフレームの送受信が行われる信号線を示している。
【００３３】
なお、特に制限されないが、ＣＰＵ１０１、メモリ１０２、不揮発性メモリ１０３、スイッチ装置１０４、電圧切換部１０６および電圧監視部１０５のそれぞれは、例えば複数の半導体集積回路装置（図示しない）によって構成されている。
【００３４】
図２は、電圧監視部１０５の構成を示すブロック図である。同図において、２０３−１〜２０３−３のそれぞれは、比較回路である。比較回路２０３−１〜２０３−３は、互いに同じ構成にされている。本明細書において、比較回路２０３−１〜２０３−３に対して、共通の事項を述べる場合には、以下、比較回路２０３と記載する。比較回路２０３は、１対の電源端子（電圧端子Ｖｄ１と接地端子Ｖｓ）と、１対の入力端子Ｉ１、Ｉ２と、出力端子（図示せず）を有する。電圧端子Ｖｄ１に対して所定の電圧が印加されることにより、比較回路２０３は動作する。すなわち、接地端子Ｖｓと電圧端子Ｖｄ１との間に所定の電位差を有する電圧を印加することにより、この電圧を動作電圧として、比較回路２０３は動作を行う。この場合、比較回路２０３−１〜２０３−３のそれぞれの電圧端子Ｖｄ１は、電圧配線１２０に接続され、それぞれの接地端子Ｖｓは、電圧配線１２５に接続されている。従って、電圧切換部１０６から電圧配線１２０を介して給電（出力）される電圧を動作電圧として、比較回路２０３−１〜２０３−３は動作する。
【００３５】
比較回路２０３は、動作電圧が印加されることにより、入力端子Ｉ１における信号の電圧と入力端子Ｉ２における信号の電圧との比較を行い、比較の結果に応じた信号を出力端子（図示せず）から出力する比較動作を行う。例えば入力端子Ｉ１における信号の電圧が、入力端子Ｉ２における信号の電圧よりも高いとき、比較動作により、ハイレベルの信号を出力端子から出力する。一方、入力端子Ｉ１における信号の電圧が、入力端子Ｉ２における信号の電圧よりも低いとき、比較動作により、ロウレベルの信号を出力端子から出力する。
【００３６】
図２において、２０２は基準電圧発生回路である。基準電圧発生回路２０２は、電圧配線１２０、１２５に接続されており、電圧配線１２０を介して給電される電圧に応じた基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を生成する。同図では、１本の配線で示されているが、生成された基準電圧Ｖｒｅｆ１は、比較回路２０３−１の入力端子Ｉ２に印加される。また、生成された基準電圧Ｖｒｅｆ２は、比較回路２０３−２〜２０３−３のそれぞれの入力端子Ｉ２に印加される。基準電圧発生回路２０２は、例えば電圧配線１２０を介して給電される電圧を、複数の抵抗素子で分圧することにより基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を生成する。この場合、抵抗素子による分圧により得られた電圧が基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２とされ、所定の電圧値とされる。すなわち、基準電圧Ｖｒｅｆ１は、内部主電源電圧Ｖｄに対応する所定の電圧値とされ、基準電圧Ｖｒｅｆ２は、内部電源電圧Ｖｄ１に対応する所定の電圧値とされる。特に制限されないが、この実施の形態では、内部主電源電圧Ｖｄの電圧値は、約５Ｖであり、内部電源電圧Ｖｄ１の電圧値は、約３．３Ｖである。そのため、基準電圧Ｖｒｅｆ１は、基準電圧Ｖｒｅｆ２よりも高い電圧値に設定されている。
【００３７】
比較回路２０３−１は、信号配線１１４を介して印加される内部主電源電圧Ｖｄを、入力端子Ｉ１に受信し、内部主電源電圧Ｖｄと基準電圧Ｖｒｅｆ１との間の電圧の比較を行う。同様に、比較回路２０３−２は、信号配線１１７を介して印加される内部電源電圧Ｖｄ１を、入力端子Ｉ１に受信し、内部電源電圧Ｖｄ１と基準電圧Ｖｒｅｆ２との間の電圧の比較を行う。また、比較回路２０３−３は、信号配線１１８を介して印加される内部電源電圧Ｖｄ１を、入力端子Ｉ１に受信し、内部電源電圧Ｖｄ１と基準電圧Ｖｒｅｆ２との間の電圧の比較を行う。
【００３８】
これにより、比較回路２０３−１は、内部主電源電圧Ｖｄが基準電圧Ｖｒｅｆ１の電圧値（所定の電圧値）を超えているとき、ハイレベルの出力信号を出力し、内部主電源電圧Ｖｄが基準電圧Ｖｒｅｆ１の電圧値（所定の電圧値）よりも低いとき、ロウレベルの出力信号を出力する。また、比較回路２０３−２および２０３−３のそれぞれは、内部電源電圧Ｖｄ１が基準電圧Ｖｒｅｆ２の電圧値（所定の電圧値）を超えているとき、ハイレベルの出力信号を出力し、内部主電源電圧Ｖｄが基準電圧Ｖｒｅｆ２の電圧値（所定の電圧値）よりも低いとき、ロウレベルの出力信号を出力する。
【００３９】
比較回路２０３−１〜２０３−３のそれぞれの出力信号は、制御部２００へ送信される。制御部２００は、電圧端子Ｖｄ１と接地端子Ｖｓとを有し、電圧端子Ｖｄ１に給電される電圧を動作電圧として動作する。この実施の形態においては、電圧端子Ｖｄ１は電圧配線１２０に接続され、接地端子Ｖｓは、電圧配線１２５に接続されている。これにより、電圧切換部１０６から電圧配線１２０を介して、電圧が電圧監視部１０５へ出力されることにより、この電圧を動作電圧として、電圧監視部１０５内の各回路は動作を行う。制御部２００は、動作電圧が印加されることにより、比較回路２０３−１〜２０３−３からの出力信号に応じたアラーム信号１２６を形成して、出力する。アラーム信号１２６には、リセット信号１２６−１が含まれている。制御部２００は、比較回路２０３−１〜２０３−３からの出力信号の組み合わせに基づいて、リセット信号１２６−１を生成する制御回路２０１を具備している。
【００４０】
制御回路２０１は、例えば複数の論理回路と保持回路を組み合わせることにより構成することができる。後で図４を用いて説明するが、この実施の形態においては、特に制限されないが、リセット信号１２６−１は、その電圧がハイレベルとなることにより、リセット動作を指示する。一方、リセット信号１２６−１がロウレベルへ変化することによりリセット動作の解除を指示する。
【００４１】
図１に示した様に、ＣＰＵ１０１、メモリ１０２、不揮発性メモリ１０３およびスイッチ装置１０４は、リセット信号１２６−１を受信する。これらの電子部品は、リセット信号１２６−１によりリセット動作が指示されると、初期状態へ変化し、リセット信号１２６−１によりリセット動作の解除が指示されるまで、初期状態となる。リセット信号１２６−１により、リセット動作の解除が指示されると、それぞれの電子部品は、動作を開始する。
【００４２】
例えば、制御回路２００は、比較回路２０３−１〜２０３−３からの出力信号が、全てハイレベルの場合、リセット信号１２６−１をロウレベルへ変化させる。また、リセット信号１２６−１がロウレベルへ変化した後、比較回路２０３−１からの出力信号と、比較回路２０３−２からの出力信号とがハイレベルで、比較回路２０３−３からの出力信号がロウレベルへ変化した場合にも、ロウレベルのリセット信号１２６−１を制御回路２００は形成する。これに対して、比較回路２０３−２からの出力信号がロウレベルへ変化した場合、制御回路２０１は、リセット信号１２６−１をロウレベルからハイレベルへ変化させる。
【００４３】
比較回路２０３−２は、各電子部品１０１〜１０４に給電される内部電源電圧Ｖｄ１と基準電圧Ｖｒｅｆ２とを比較している。すなわち、第２電圧変換部１０８により生成されている内部電源電圧Ｖｄ１と、その基準となる基準電圧Ｖｒｅｆ２とを比較している。そのため、当該比較回路２０３−２がロウレベルへ変化することは、各電子部品１０１〜１０４に給電される内部電源電圧Ｖｄ１が低下していることを意味している。この場合には、上記した様に、リセット動作を指示するリセット信号１２６−１が電圧監視部１０５から各電子部品に送信される。各電子部品１０１〜１０４は、その動作電圧である内部電源電圧Ｖｄ１が低下することにより、誤動作する可能性が生じるが、リセット信号１２６−１によりリセット動作となるため、誤動作による異常が発生するのを防ぐことが可能となる。
【００４４】
一方、比較回路２０３−３は、電圧監視部１０５に給電される内部電源電圧Ｖｄ１と基準電圧Ｖｒｅｆ２とを比較している。すなわち、第１電圧変換部１０９により生成されている内部電源電圧Ｖｄ１と、その基準となる基準電圧Ｖｒｅｆ２とを比較している。そのため、比較回路２０３−２の出力信号がロウレベルへ変化せずに、当該比較回路２０３−３の出力信号のみがロウレベルへ変化した場合には、各電子部品１０１〜１０４に給電される内部電源電圧Ｖｄ１は低下しておらず、電圧監視部１０５へ給電される内部電源電圧Ｖｄ１が低下したものと判定する。そのため、この場合には、電圧監視部１０５から各電子部品に、リセット動作を指示するリセット信号１２６−１は送信されない。
【００４５】
この様に、第１電圧変換部１０９により生成される内部電源電圧Ｖｄ１が低下しても、電圧監視部１０５に動作電圧の給電が行われる様にするために、この実施の形態においては、電圧切換部１０６が設けられている。次に、電圧切換部１０６について説明する。
【００４６】
図３は、電圧切換部１０６の構成を示す回路図である。同図において、Ｄ１およびＤ２のそれぞれは、ダイオード素子である。ダイオード素子Ｄ１およびＤ２のそれぞれは、１対の端子を有し、一方の端子はアノード端子ＡＮであり、他方の端子はカソード端子ＫＮである。ダイオード素子Ｄ１、Ｄ２のそれぞれは、所謂受動素子であり、カソード端子ＫＮに対して正の電圧をアノード端子ＡＮに印加することにより、順方向バイアスされる。この場合、カソード端子ＫＮに対して、所定の電圧値を超える電圧値を有する電圧を順方向バイアスで印加すると、順方向電流が流れることになる。ここで、所定の電圧値は、ダイオード素子のしきい値電圧（ＰＮ接合の順方向電圧）に相当する。
【００４７】
ダイオード素子Ｄ１のアノード端子ＡＮは電圧配線１１９に接続され、ダイオード素子Ｄ２のアノード端子ＡＮは電圧配線１１６に接続され、ダイオード素子Ｄ１とＤ２のカソード端子ＫＮは、共通に接続され、カソード端子ＫＮは電圧配線１２０に接続されている。これにより、ダイオード素子Ｄ１とＤ２は、電圧配線１１６および１１９のすくなくともいずれかにおける内部電源電圧Ｖｄ１の電圧値が、電圧配線１２０における電圧に対して所定の電圧値を超える電圧値になっているとき、所定の電圧値を超える電圧値となっている内部電源電圧Ｖｄ１に応じた電圧を、電圧配線１２０に給電（出力）する。
【００４８】
例えば、電圧配線１１９における内部電源電圧Ｖｄ１（第２の電圧）の電圧値が、電圧配線１２０における電圧に対して、所定の電圧値（ＰＮ接合の順方向電圧）を超える電圧値であったときには、電圧配線１１９における内部電源電圧Ｖｄ１に応じた電圧（すなわち、内部電源電圧Ｖｄ１−所定の電圧値）が、動作電圧（第３の電圧）として、電圧切換部１０６から電圧配線１２０へ出力される。同様に、電圧配線１１６における内部電源電圧Ｖｄ１（第１の電圧）の電圧値が、電圧配線１２０における電圧に対して、所定の電圧値（ＰＮ接合の順方向電圧）を超える電圧値であったときには、電圧配線１１６における内部電源電圧Ｖｄ１に応じた電圧（すなわち、内部電源電圧Ｖｄ１−所定の電圧値）が、動作電圧（第３の電圧）として、電圧切換部１０６から電圧配線１２０へ出力される。すなわち、第１電圧変換部１０９あるいは第２電圧変換部１０８により生成されている内部電源電圧Ｖｄ１の電圧値が、低下しても、低下していない内部電源電圧Ｖｄ１を生成している第２電圧変換部１０８あるいは第１電圧変換部１０９により生成されている内部電源電圧Ｖｄ１に応じた電圧が、電圧切換部１０６から電圧監視部１０５へ出力される。
【００４９】
この場合、電圧切換部１０６は、複数のダイオード素子Ｄ１、Ｄ２により構成されたＯＲ回路と見なすこともできる。また、受動素子により構成されるため、例えば図２において説明した比較回路の様な回路と異なり、電圧切換部１０６は、動作するための動作電圧を必要としない。そのため、電圧切換部１０６に対して常時動作電圧を供給する常駐電源は必要とされない。
【００５０】
この実施の形態においては、電圧監視部１０５に動作電圧を給電する第１電圧変換部１０９に異常が発生した場合あるいはそれを停止させた場合でも、電圧切換部１０６によって、電圧監視部１０５へ動作電圧を継続して給電することが可能となる。また、電圧切換部１０６に対して、常駐電源を設ける必要がない。そのため、電子装置（例えば中継装置）の価格が上昇するのを抑制することが可能となる。
【００５１】
制御部２００から出力されるアラーム信号１２６は、第１電圧変換部１０９、第２電圧変換部１０８および電圧変換部１０７のそれぞれによって生成される電源電圧の時間的な変化を示す情報を含む。この情報を含むアラーム信号１２６は、ログを記憶するログ記憶部（図示せず）へ送信される。例えば、第１電圧変換部１０９に異常あるいは停止をさせても、電圧監視部１０５は、電圧切換部１０６によって給電されているため、制御部２００は、内部主電源電圧Ｖｄおよび内部電源電圧Ｖｄ１の変化を示す情報を生成することができる。生成された情報はログとして記憶することにより、異常等の解析に用いることができる。ログ記憶部は、例えば、ＣＰＵ１０１と不揮発性メモリ１０３により構成してもよい。この場合、上記した情報を含むアラーム信号１２６は、ＣＰＵ１０１によって、不揮発性メモリ１０３へログとして書き込まれる。勿論、ログ記憶部は、ＣＰＵ１０１および不揮発性メモリ１０３とは、別に、電子装置１００に設けるようにしてもよい。
【００５２】
図４（Ａ）〜（Ｆ）は、この実施の形態に係わる動作を示す波形図である。同図において、横軸は時間を示している。また、図４（Ａ）〜（Ｃ）は、この順番で、電圧変換部１０７により生成される内部主電源電圧Ｖｄの電圧波形、第１電圧変換部１０９により生成される内部電源電圧Ｖｄ１の電圧波形、第２電圧変換部１０８により生成される内部電源電圧Ｖｄ１の電圧波形を示している。さらに、図４（Ｄ）〜（Ｆ）は、この順番で、電圧切換部１０６から出力される電圧の電圧波形、電圧監視部１０５から送信されるリセット信号１２６−１の電圧波形、ログ記憶部（図示せず）に格納されるログを示している。なお、図４（Ｄ）においては、図面を見易くするために、電圧切換部１０６から出力される電圧の電圧値がＶｄ１として示されているが、上記した説明から理解される様に、電圧切換部１０６から出力される電圧の電圧値は、内部電源電圧Ｖｄ１よりも低い電圧値である。次に、図１から図３を参照にしながら、図４を用いて、動作を説明する。
【００５３】
図４において、時刻ｔ０より以前では、図４（Ｅ）に示されている様に、リセット信号１２６−１がハイレベルとなっており、ＣＰＵ１０１、メモリ１０２、不揮発性メモリ１０３およびスイッチ装置１０４のそれぞれに対してリセット動作の指示がされているものとする。制御回路２０１は、内部主電源電圧Ｖｄの電圧値が所定の電圧（Ｖｒｅｆ１）を超え、かつ、第１電圧変換部１０９および第２電圧変換部１０８により生成される内部電源電圧Ｖｄ１の電圧値が所定の電圧（Ｖｒｅｆ２）を超えている期間が、所定時間継続すると、リセット信号１２６−１をロウレベルにする。これは、比較回路２０３−１〜２０３−３から送信された出力信号のレベルを、制御回路２０１が判定することにより達成できる。リセット信号１２６−１がロウレベルとなることにより、ＣＰＵ１０１、メモリ１０２、不揮発性メモリ１０３およびスイッチ装置１０４のそれぞれに対してのリセット動作が解除される（時刻ｔ０）。この様に所定時間、内部主電源電圧Ｖｄおよび内部電源電圧Ｖｄ１が所定の電圧値（約５Ｖおよび約３．３Ｖ）を維持した場合に、リセット動作を解除する様にすることにより、不所望にリセット動作とその解除とが繰り返されるのを防ぐことが可能となる。
【００５４】
時刻ｔ０から時刻ｔ１においては、電圧変換部１０７によって生成されている内部主電源電圧Ｖｄが、例えば約５Ｖの電圧（Ｖｄ）となっている。このとき、第１電圧変換部１０９および第２電圧変換部１０８のそれぞれは、内部主電源電圧Ｖｄの電圧値を変換して、内部電源電圧Ｖｄ１を生成している。第１電圧変換部１０９および第２電圧変換部１０８のそれぞれは、異常が発生していないため、内部電源電圧Ｖｄ１は、約３．３Ｖとなっている。ＣＰＵ１０１、メモリ１０２、不揮発性メモリ１０３およびスイッチ装置１０４のそれぞれは、リセット動作が解除されているため、内部電源電圧Ｖｄ１を動作電圧として、動作する。すなわち、中継装置１００はフレームの中継動作を行う。
【００５５】
また、時刻ｔ０から時刻ｔ１においては、ダイオード素子Ｄ１およびＤ２のそれぞれのアノード端子ＡＮに、３．３Ｖの内部電源電圧Ｖｄ１が印加される。そのため、ダイオード素子Ｄ１あるいはＤ２が順方向にバイアスされる。これにより、電圧切換部１０６は、約３．３Ｖの内部電源電圧Ｖｄ１に応じた電圧を、電圧監視部１０５へ出力する（図４（Ｄ））。この電圧を動作電圧として、電圧監視部１０５における各回路（基準電圧発生回路２０２、比較回路２０３−１〜２０３−３、制御部２００）は、動作する。すなわち、電圧監視部１０５は、内部主電源電圧Ｖｄおよび内部電源電圧Ｖｄ１の電圧値の監視を行う。
【００５６】
時刻ｔ１において、第２電圧変換部１０８に例えば異常が発生したとする。この異常により、図４（Ｃ）に示されている様に、第２電圧変換部１０８により生成される内部電源電圧Ｖｄ１の電圧値が低下する。第２電圧変換部１０８により生成される内部電源電圧Ｖｄ１の電圧値が低下すると、電圧監視部１０５内の比較回路２０３−２の入力端子Ｉ１の電位が、基準電圧Ｖｒｅｆ２よりも低下する。これにより、比較回路２０３−２は、ロウレベルの出力信号を形成する。制御部２００は、このロウレベルの出力信号に応答して、アラーム信号１２６を生成する。アラーム信号１２６に含まれている情報は、図示されていないログ記憶部にログ１として記憶される（図４（Ｆ））。また、制御回路２０１は、比較回路２０３−２からの出力信号がロウレベルへ変化すると、この変化に応答して、図４（Ｅ）に示す様に、リセット信号１２６−１をハイレベルへ変化させる。これにより、ＣＰＵ１０１、メモリ１０２、不揮発性メモリ１０３およびスイッチ装置１０４のそれぞれはリセット動作を行う。
【００５７】
例えば異常の発生によって、第２電圧変換部１０８により生成される内部電源電圧Ｖｄ１が、時刻ｔ１から低下していても、電圧切換部１０６は、内部電源電圧Ｖｄ１に応じた電圧を、電圧監視部１０５へ出力することができる。すなわち、この場合には、電圧切換部１０６内のダイオード素子Ｄ１のアノード端子ＡＮに印加されている電圧が、所定の電圧値を超える電圧値となり、ダイオード素子Ｄ１が順方向にバイアスされ、当該ダイオード素子Ｄ１を介して電圧が、電圧監視部１０５に出力される。これにより、電圧監視部１０５は、継続して電圧の監視を行うことができる。
【００５８】
時刻ｔ１以降において、第２電圧変換部１０８により生成される内部電源電圧Ｖｄ１が、正常な電圧値に戻り、電圧変換部１０７、第１電圧変換部１０９および第２電圧変換部１０８から、所定時間継続して正常な電圧値の内部主電源電圧Ｖｄおよび内部電源電圧Ｖｄ１が、電圧監視部１０５に送信されると、リセット動作が解除される。すなわち、時刻ｔ２において、制御回路２０１は、リセット信号１２６−１をハイレベルからロウレベルへ変化させる。これによって、電子部品１０１〜１０４のそれぞれにおけるリセット動作が解除され、中継装置１００はフレームの中継を行う。
【００５９】
時刻ｔ３において、例えば異常の発生により、第１電圧変換部１０９により生成される内部電源電圧Ｖｄ１の電圧値が低下すると（図４（Ｂ））、電圧監視部１０５における比較回路２０３−３の入力端子Ｉ１における内部電源電圧Ｖｄ１の電圧値が、基準電圧Ｖｒｅｆ２よりも低下する。比較回路２０３−３は、入力端子Ｉ１の電圧値が、基準電圧Ｖｒｅｆ２よりも低下するため、ロウレベルの出力信号を制御部２００へ送信する。制御部２００は、比較回路２０３−３からロウレベルの出力信号を受信することにより、第１電圧変換部１０９により生成された内部電源電圧Ｖｄ１が低下したことを示す情報を含むアラーム信号１２６を生成する。この情報はログ記憶部（図示せず）に、ログ２として記憶される（図４（Ｆ））。
【００６０】
一方、制御部２００内の制御回路２０１は、比較回路２０３−３から送信されている出力信号がロウレベルに変化しても、リセット信号１２６−１をロウレベルのままに維持する。これにより、各電子部品１０１〜１０４のそれぞれは、リセット動作を行わず、フレームの中継動作を継続する。また、この場合、電圧切換部１０６においては、ダイオード素子Ｄ１のアノード電極ＡＮの電圧値は低下するが、ダイオード素子Ｄ２のアノード端子ＡＮには、電圧値が低下していない内部電源電圧Ｖｄ１が第２電圧変換部１０８から給電されている。この第２電圧変換部１０８から給電されている電圧は、所定の電圧値（ＰＮ接合の順方向電圧）を超えているため、ダイオード素子Ｄ２は順方向バイアスされ、第２電圧変換部１０８から給電されている電圧値に応じた電圧を電圧監視部１０５へ出力する。
【００６１】
すなわち、電圧監視部１０５に対応して設けられた第１電圧変換部１０９により生成される内部電源電圧Ｖｄ１の電圧値が低下しても、電圧監視部１０５には、継続して内部電源電圧Ｖｄ１に応じた電圧が給電されることになる（図４（Ｄ））。これにより、電圧監視部１０５は、第１電圧変換部１０９により生成される内部電源電圧Ｖｄ１が低下している期間（時刻ｔ３から時刻ｔ４）においても、動作に必要な電圧が給電されることになり、この期間における内部主電源電圧Ｖｄの電圧値および第２電圧変換部１０８により生成される内部電源電圧Ｖｄ１の電圧値を監視することができる。この監視の結果は、ログとしてログ記憶部に格納しておくことができる。
【００６２】
時刻ｔ４において、第１電圧変換部１０９により生成される内部電源電圧Ｖｄ１の電圧値が戻ると、例えばログ記憶部によるログの書き込み動作を終了する。
【００６３】
この様に、この実施の形態においては、第１電圧変換部１０９あるいは第２電圧変換部１０８により生成される内部電源電圧Ｖｄ１が低下しても、電圧監視部１０５により内部主電源電圧Ｖｄおよび内部電源電圧Ｖｄ１のそれぞれの電圧値を監視することができる。そのため、図４（Ａ）においては、その電圧値が変化しない様に示してある内部主電源電圧Ｖｄの電圧変化も、時刻ｔ１から時刻ｔ４において監視し、その結果をログとして記憶することができる。
【００６４】
なお、比較回路２０３−１については、その出力信号がハイレベルとロウレベルとの間でデジタル的に変化するのではなく、基準電圧Ｖｒｅｆ１と入力端子Ｉ１との間の電位差が、制御部２００に送信される様にしてもよい。この様にすることにより、電圧変換部１０７により生成される内部主電源電圧Ｖｄの電圧値の変化をログとして記憶することが可能となる。
【００６５】
この実施の形態によれば、電圧監視部１０５に対応して設けられた第１電圧変換部１０９により生成される内部電源電圧Ｖｄ１が低下した場合でも、電圧監視部１０５は、動作を継続し、ログの情報を残すことができる。これにより、価格の上昇を抑制した中継装置（電子装置）を提供することが可能となる。
【００６６】
実施の形態においては、２個のダイオード素子Ｄ１、Ｄ２により、電圧切換部１０６を構成する例を示したが、ダイオード素子の数を、電圧変換部の個数に応じて増加させることにより、更に多くの電圧変換部を用いることもできる。この場合にも、複数のダイオード素子によりＯＲ回路が構成される。また、電圧変換部の例として、降圧を示したが、勿論、昇圧であってもよい。
【００６７】
図２および図３を用いて、電圧監視部１０５および電圧切換部１０６の構成示したが、電圧監視部および電圧切換部の構成は、これに限定されない。
【００６８】
更に、第１電圧変換部１０９および第２電圧変換部１０８のそれぞれは、内部電源電圧Ｖｄ１を生成する。電圧を生成すると言う観点で見た場合、第１電圧変換部１０９は第１電圧生成部と見なすことができ、第２電圧変換部１０８は第２電圧生成部と見なすことができる。言うまでもなく、この観点で見た場合も、電子装置は、上記した電圧切換部１０６、電圧監視部１０５および各電子部品１０１〜１０４を具備する。
【００６９】
以上本発明者によってなされた発明を、実施の形態に基づき具体的に説明したが、本発明は、前記した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
【符号の説明】
【００７０】
１００  電子装置
１０１  マイクロプロセッサ
１０４  スイッチ装置
１０５  電圧監視部
１０６  電圧切換部
１０７  電圧変換部
１０８  第２電圧変換部
１０９  第１電圧変換部
２００  制御部
２０１  制御回路
２０２  基準電圧発生回路
２０３−１〜２０３−３  比較回路
Ｄ１、Ｄ２  ダイオード素子
【図１】
2015106958.tif 000003
【図２】
2015106958.tif 000004
【図３】
2015106958.tif 000005
【図４】
2015106958.tif 000006