(57)【要約】【課題】計数率の低下を抑制して、ピーク値の頻度分布を得る。【解決手段】本発明の実施形態としての電磁波信号処理装置は少なくとも１つ信号処理部を備え、前記信号処理部は、ピーク検出回路と、ＡＤコンバータと、メモリ部と、書き込み回路とを含む。前記ピーク検出回路は、入力パルス信号の振幅のピーク値を検出する。前記ＡＤコンバータは、前記ピーク値の信号をデジタル信号に変換する。前記メモリ部は、前記ピーク値のデジタル信号が取り得る値に応じたアドレスが割り当てられ、前記ピーク値の頻度を表す複数の内部状態をそれぞれが有する複数のメモリセルを含む。前記書き込み回路は、前記ＡＤコンバータにより変換されたデジタル信号の値に応じたアドレスのメモリセルの内部状態を、前記頻度の値をインクリメントするように変化させる。【選択図】図３
2015001445.tif 000002
【特許請求の範囲】
【請求項１】
入力パルス信号の振幅のピーク値を検出するピーク検出回路と、
前記ピーク値の信号をデジタル信号に変換するＡＤコンバータと、
前記ピーク値のデジタル信号が取り得る値に応じたアドレスが割り当てられ、前記ピーク値の頻度を表す複数の内部状態をそれぞれが有する複数のメモリセルを含むメモリ部と、
前記ＡＤコンバータにより変換されたデジタル信号の値に応じたアドレスのメモリセルの内部状態を、前記頻度の値をインクリメントするように変化させる書き込み回路と、
を含む信号処理部
を少なくとも１つ備えた電磁波信号処理装置。
【請求項２】
前記信号処理部を複数備えた
請求項１に記載の電磁波信号処理装置。
【請求項３】
前記信号処理部は、前記メモリセルの内部状態を読み出す読み出し回路を含む
請求項１または２に記載の電磁波信号処理装置。
【請求項４】
前記書き込み回路は、前記メモリセルに一定量の電荷を書き込むことにより前記メモリセルの内部状態を変化させる
請求項１ないし３のいずれか一項に記載の電磁波信号処理装置。
【請求項５】
前記メモリセルは、行アドレスと列アドレスにより特定され、
前記信号処理部は、前記デジタル信号の上位ビットから行アドレスおよび列アドレスのうちの一方を、下位ビットから前記行アドレスおよび列アドレスのうちの他方を決定するデコーダ部を備え
前記書き込み回路は、前記デコーダ部により特定された行アドレスおよび列アドレスを有するメモリセルの内部状態を変化させる
請求項１ないし４のいずれか一項に記載の電磁波信号処理装置。
【請求項６】
前記ピーク検出回路は、入射される電磁波を検出して電流のパルス信号を出力する信号源の出力信号を前記入力パルス信号として受ける
請求項１ないし５のいずれか一項に記載の電磁波信号処理装置。
【請求項７】
前記信号処理部は、前記信号源の出力信号を波形整形する波形整形回路をさらに備え、
前記ピーク検出回路は、前記波形整形回路の出力信号を前記入力パルス信号として受ける
請求項６に記載の電磁波信号処理装置。
【請求項８】
入射される電磁波を検出して、電流のパルス信号を出力する複数の信号源と、
前記複数の信号源のうちの対応する１つから出力されたパルス信号を処理する複数の信号処理部を含む電磁波信号処理装置と、を備え、
各前記信号処理部は、
前記信号源から出力されたパルス信号の振幅のピーク値を検出するピーク検出回路と、
前記ピーク値の信号をデジタル信号に変換するＡＤコンバータと、
前記ピーク値のデジタル信号が取り得る値に応じたアドレスが割り当てられ、前記ピーク値の頻度を表す複数の内部状態をそれぞれが有する複数のメモリセルを含むメモリ部と、
前記ＡＤコンバータにより変換されたデジタル信号の値に応じたアドレスのメモリセルの内部状態を、前記頻度の値をインクリメントするように変化させる書き込み回路とを含む、
電磁波検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電磁波信号処理装置および電磁波検出装置に関する。
【背景技術】
【０００２】
マルチチャンネルアナライザは、主に、アナログ入力パルスの波形整形、波形整形された信号のAD変換、デジタル信号に基づくピーク検出、およびピーク値の頻度分布の構築を行う機能を有する。
【０００３】
関連技術として、AD変換後のデジタル値をデジタル信号処理回路で信号処理してピーク値を導出し、ピーク値の頻度分布を構築するものがある。
【０００４】
この回路構成では、パルスのピーク値以外のAD値もデジタル信号処理回路に取り込み、ピーク値を導出する演算を行うため、デジタル信号処理回路に取り込むデジタルデータのデータ量、及び演算量が大きい問題がある。特に、多チャネル化により入力端子の数を増加すると、この問題は一層顕著になる。この回路構成では、デジタル信号処理の演算数とクロックで計数率が決まるため、デジタル信号処理のステップが多くなるほど、計数率が低下する問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開2009-175042号公報
【特許文献２】特開平6-180369号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の実施形態は、計数率の低下を抑制して、ピーク値の頻度分布を得ることを可能にすることを目的とする。
【課題を解決するための手段】
【０００７】
本発明の実施形態としての電磁波信号処理装置は少なくとも１つ信号処理部を備え、前記信号処理部は、ピーク検出回路と、ＡＤコンバータと、メモリ部と、書き込み回路と、を含む。
【０００８】
前記ピーク検出回路は、入力パルス信号の振幅のピーク値を検出する。
【０００９】
前記ＡＤコンバータは、前記ピーク値の信号をデジタル信号に変換する。
【００１０】
前記メモリ部は、前記ピーク値のデジタル信号が取り得る値に応じたアドレスが割り当てられ、前記ピーク値の頻度を表す複数の内部状態をそれぞれが有する複数のメモリセルを含む。
【００１１】
前記書き込み回路は、前記ＡＤコンバータにより変換されたデジタル信号の値に応じたアドレスのメモリセルの内部状態を、前記頻度の値をインクリメントするように変化させる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態に係る電磁波信号処理装置を示す。
【図２】図１に示される信号処理部のブロック構成を示す。
【図３】多値メモリ回路の詳細構成例と、信号処理部に接続される信号源および外部回路を示す。
【図４】信号処理部における信号処理のタイミングチャートを示す。
【図５】ピーク値の頻度分布の一例を模式的に示す。
【図６】本実施形態にかかる信号処理フローを示す。
【図７】本発明の実施形態にかかるコンピュータ断層撮像システムを示す。
【発明を実施するための形態】
【００１３】
以下、図面を参照しながら、本発明の実施形態について説明する。
【００１４】
図１は、本実施形態に係る電磁波信号処理装置を示すブロック図である。
【００１５】
図１の電磁波信号処理装置は、それぞれ異なる信号源に対応して配置された複数の信号処理部１１を備える。各信号処理部１１は、対応する信号源から出力されるアナログパルスのピーク値の頻度分布を生成する。
【００１６】
各信号源は、たとえばＸ線や光等の電磁波の検出器である。各信号源は、それぞれ異なる１つの画素に対応する。各信号処理部１１により生成される頻度分布から各画素の値を決定し、各画素の値を配置することで画像を生成できる。信号源としてＸ線検出器を用いた場合、各Ｘ線検出器で検出されたＸ線のエネルギーからＣＴ画像を生成できる。
【００１７】
各信号処理部１１は、それぞれが１つのチップとして存在してもよいし、複数の信号処理部ごとにチップに分かれていてもよい。
【００１８】
図２は、図１に示した信号処理部のブロック図である。図１の電磁波信号処理装置が備える各信号処理部はそれぞれ同じ構成を有するため、図２では、１つの信号処理部の構成のみを示している。また、図４に、信号処理部１１における信号処理のタイミングチャートを示す。
【００１９】
信号処理部１１は、波形整形回路２１、ピーク検出・保持回路２２、波高弁別部２３、および読み出し回路２４を備える。波高弁別部２３は、ＡＤコンバータ３１、および多値メモリ回路３２備える。
【００２０】
波形整形回路２１は、波高分析を行う対象となる信号源から入力されるアナログパルスを、任意のパルス形状に整形する。波形整形されたパルスは、次段のピーク検出・保持回路２２に入力される。信号源から入力されるアナログパルスの例が、図４（Ａ）に示される。また、図４（Ｂ）に、当該アナログパルスを波形整形した後のパルスの例を示す。図４（Ｂ）の例では、アナログパルスを引き延ばすように、波形整形を行っている。
【００２１】
ピーク検出・保持回路２２は、波形整形回路２１から入力されるパルスの振幅のピーク値を検出するとともに、当該ピーク値の信号を保持する。また、ピーク検出・保持回路２２は、ピーク値を検出したタイミングで、ピーク検出信号をＡＤコンバータ３１に出力する。ピーク検出・保持回路２２は、たとえば比較器、電流源、容量、スイッチなどを用いたアナログ回路で構成すればよい。ピーク検出・保持回路２２で保持されるピーク値の信号の例を、図４（Ｃ）に示す。また、ピーク検出信号の例を、図４（Ｄ）に示す。
【００２２】
なお、ピーク検出・保持回路２２と、波形整形回路２１との間に、ポール補償回路等のフィルタ回路を設けてもよい。この場合、波形整形回路２１の出力をフィルタリングした後の信号が、ピーク検出・保持回路２２に入力される。
【００２３】
ピーク検出・保持回路２２で保持されているピーク値の信号は、次段のＡＤコンバータ３１で、ＡＤ変換される。ＡＤコンバータ３１は、ピーク検出・保持回路２２からピーク検出信号が入力されると、ピーク検出・保持回路２２で保持されているピーク値の信号をＡＤ変換し、ピーク値のデジタル信号を、多値メモリ回路３２に出力する。図４（Ｅ）に、ＡＤコンバータから出力されるデジタル信号の例を示す。
【００２４】
多値メモリ回路３２は、複数のメモリセルを含むメモリ部を有する。各メモリセルは、ピーク値のデジタル信号が取り得る値に応じたアドレスが、それぞれ割り当てられている。
【００２５】
また、各メモリセルは、複数の内部状態を有する。当該複数の内部状態は、それぞれピーク値の頻度を表す。たとえば、当該複数の内部状態は、０以上上限値以下の各整数に対応づけられる。メモリセルは、後述する書き込み回路３３からの書き込みより、内部状態が遷移させられる。
【００２６】
多値メモリ回路３２は、ピーク値のデジタル信号の値のアドレスを有するメモリセルにアクセスし、当該メモリセルの内部状態を、当該内部状態が表す頻度の値を１インクリメントするように変化させる。ピーク値が検出されるごとに、このような処理を繰り返すことにより、ピーク値の頻度を表すピーク値頻度分布が、各メモリセルの内部状態の形で得られる。以下、多値メモリ回路３２の詳細を説明する。
【００２７】
図３に、信号処理部１１が備える多値メモリ回路３２の具体的な構成例と、当該信号処理部に接続される信号源５１および外部回路（演算回路）６１を示す。
【００２８】
多値メモリ回路３２は、行デコーダ３５、列デコーダ３６、多値メモリセルアレイ（メモリ部）３４、書き込み回路３３、行マルチプレクサ３７、および列マルチプレクサ３８を備える。
【００２９】
多値メモリセルアレイ３４は、マトリクス状に配置された複数のメモリセルを有する。各メモリセルには、ピーク値が取り得る値のうちの異なる１つを有するアドレスが割り当てられている。アドレスは、行アドレスと列アドレスにより構成される。
【００３０】
メモリセルは、アナログメモリセル、またはデジタル値として値を保持できるメモリセルである。各メモリセルは、たとえば０以上で上限値以下の整数を表す複数の内部状態を有する。このようなメモリセルは、たとえばコンデンサや、ＮＡＮＤフラッシュメモリ、ＭＲＡＭやＲｅＲＡＭ等の次世代不揮発メモリを利用して構成することができる。
【００３１】
本実施形態では、メモリセルとして、コンデンサを想定する。コンデンサの場合、メモリアクセスが行われるごとに、コンデンサに一定量の電荷を書き込むことでその電位（内部状態）を変化させる。その電位からアクセス回数（頻度）を特定することが可能である。ＭＲＡＭであれば、磁気抵抗（内部状態）を変化させることで、アクセス回数を記憶することができる。
【００３２】
行デコーダ３５は、ＡＤコンバータ３１が出力するＡＤ変換値の上位の所定数のビット（上位ビット）を受信し、当該上位ビットから、アクセスするメモリセルの行アドレスを特定する。列デコーダ３６は、ＡＤコンバータが出力するＡＤ変換値の残りの下位ビットを受信し、当該下位ビットから、アクセスするメモリアドレスの列アドレスを特定する。
【００３３】
別の構成として、列デコーダ３６が上位ビットから列アドレスを特定し、行デコーダ３５が下位ビットから行アドレスを特定する構成も可能である。
【００３４】
行デコーダ３５と列デコーダ３６により特定された行アドレスおよび列アドレスを有するメモリセルにアクセスが行われる。
【００３５】
ＡＤ変換値を上位ビットと下位ビットに分割する処理は、ＡＤコンバータ３１で行っても良いし、多値メモリセル回路３４内で行っても良い。図３に示す構成例では、ＡＤコンバータ３１で行う場合が示されている。ＡＤ変換値の上位ビットおよび下位ビットの信号の例を、図４（Ｆ）および図４（Ｇ）にそれぞれ示す。
【００３６】
書き込み回路３３は、行デコーダ３５と列デコーダ３６により特定されたメモリセルに、一定量の電荷を書き込む。書き込み回路３３の出力信号の例を、図４（Ｉ）に示す。電荷を書き込むごとに、メモリセルの保持値（電圧）は、一定値上昇する。メモリセルに保持される電圧の例を図４（Ｊ）に示す。書き込み回路３３の書き込みにより、メモリセルの内部状態が、たとえば１インクリメントされるように、変化させられる。これを繰り返すことで、ピーク値の頻度分布（波高頻度分布）が、各メモリセルの内部状態の集合の形で得られる。
【００３７】
変形例として、メモリセルに複数回（N回）アクセスするごとに、当該メモリセルの内部状態を変化させる構成も考えられる。この場合、各内部状態が一定間隔ごとの値を表す。N回までのアクセス回数を記憶するための回路を、各メモリセルについて、設ける必要がある。この方法によれば、算出する頻度に一定の誤差は発生し得るものの、メモリセルが取ることのできる内部状態の数が少ない場合であっても、高い頻度を記憶できる。
【００３８】
行マルチプレクサ３７と列マルチプレクサ３８は、外部の演算回路６１から与えられる読み出し信号に応じて、行アドレスと列アドレスを指定する。読み出し回路２４は、指定された行アドレスと列アドレスに応じたメモリセルから、当該メモリセルの内部状態の値を読み出す。読み出し回路２４は、メモリセルから読み出した内部状態の値を、外部の演算回路６１に出力する。
【００３９】
演算回路６１は、たとえばＦＰＧＡや、プロセッサ等により構成される。演算回路６１は、測定開始から任意の測定時間後に、読み出し信号を出力することにより、メモリセル群の内部状態を、読み出し回路２４を介して、順次読み出す。外部の演算回路６１は、事前に、メモリアドレスとピーク値との対応と、内部状態と頻度（アクセス回数）との対応に関する情報を与えられている。外部の演算回路６１は、これらの情報に基づき、各メモリセルの内部状態の値を、ピーク値の頻度分布に変換する。図５にピーク値の頻度分布のイメージを示す。このような頻度分布が、図１の信号処理部ごとに得られる。
【００４０】
外部の演算回路６１では、ピーク値の頻度分布に基づき、各信号処理部に対応する画素の画素値（濃度値など）を決定する。そして、各画素の値を配置することで画像（ＣＴ画像等）を得ることができる。
【００４１】
図６に、本実施形態にかかる信号処理フローを示す。
【００４２】
任意の時刻で、測定が開始される。波形整形回路２１に信号源５１からアナログパルスが入力される（Ａ１１）。
【００４３】
波形整形回路２１は、入力されるアナログパルスを波形整形して、次段のピーク検出・保持回路２２に出力する（Ａ１２）。
【００４４】
ピーク検出・保持回路２２は、波形整形回路２１によって整形された信号のピークを検出するとともに、検出したピーク信号の値を保持する（Ａ１３）。
【００４５】
ＡＤコンバータは、ピーク検出・保持回路２２で保持されるピーク信号の値を、ＡＤ変換する（Ａ１４）。
【００４６】
多値メモリ回路３２は、行レコーダ３５と列デコーダ３６を用いて、ＡＤ変換された値のビット列の上位ビットと下位ビットとから、アクセスするメモリアドレス（行アドレス、列アドレス）を特定する（Ａ１５）。多値メモリ回路３２によるアドレスの特定をトリガとして、書き込み回路３３から放電信号が出力される。
【００４７】
ピーク検出・保持回路２２は、書き込み回路３３から出力される放電信号に基づき、保持している値をリセット（放電）する（Ａ１７）。これにより、次のアナログパルスの入力に備える。
【００４８】
また、書き込み回路３３は、ステップＡ１５で特定されたメモリアドレスに対応するメモリセルにアクセスして、メモリセルの内部状態を、１インクリメントするように、変化させる（Ａ１６）。
【００４９】
測定開始から任意の測定時間が経過したかを、書き込み回路３３あるいは図示しない制御回路で、タイマを用いて判断する（Ａ１８）。任意の測定時間が経過するまで、アナログパルスの入力からメモリセルへの書き込みまでの処理（Ａ１１〜Ａ１７）を繰り返す。
【００５０】
任意の測定時間が経過したら、読み出し回路２４により、各メモリセルの内部状態を読み出し、外部の演算回路６１に出力する（Ａ１９）。外部の演算回路６１では、読み出し回路２４により読み出された各メモリセルの内部状態値の集合から、ピーク値の頻度分布を得る（Ａ２０）。
【００５１】
以上、本実施形態によれば、ピーク検出・保持回路２２により検出されたピーク信号の値をAD変換し、ピーク値のデジタル信号の値に応じたアドレスを有するメモリセルの内部状態を、１インクリメントするように変化させる。これを繰り返すことで、各メモリセルの内部状態の集合として、ピーク値の頻度分布として得ることができる。したがって、デジタル回路（デジタル演算処理）は不要であり、よって、回路面積を小さくでき、また計数率を高くできる。また、デジタル演算用に保持しなければならないデータも不要であるから、記憶容量が小さくてすむ。このように、本実施形態では、計数率の低下、および回路規模の増大を、回避することができる。
【００５２】
図７に、本発明の実施形態にかかる電磁波撮像装置としてのコンピュータ断層撮像（ＣＴ）システムを示す。このＣＴシステムは、Ｘ線発生装置（電磁波発生装置）２００と、放射線検出装置（電磁波検出装置）３００とを備えている。
【００５３】
放射線検出装置３００は、シンチレータアレイ３１０と、アバランシェフォトダイオード（ＡＰＤ）アレイパネル３２０と、回路アレイ３３０とを備えている。
【００５４】
回路アレイ３３０は、本実施形態にかかる電磁波信号処理装置、および演算回路を含む。演算回路を回路アレイ３３０から分離して、別途独立した装置として設けても良い。回路アレイ３３０は、ＡＰＤアレイパネル３２０の各ＡＰＤにそれぞれ対応する信号処理部を備える。シンチレータとＡＰＤの組は、図３に示した信号源５１に対応する。
【００５５】
台座５００上に臥された被験者４００に、Ｘ線発生装置２００からＸ線が放射され、被験者４００を通過して減衰したＸ線が、放射線検出装置３００のシンチレータアレイ３１０へ入射する。入射Ｘ線のエネルギーに応じて、シンチレータ内で光子が生成される。生成された光子は、ＡＰＤアレイパネル３２０のＡＰＤにて計測される。ＡＰＤで計測された電流のアナログパルスが、ＡＰＤに対応する信号処理部に入力される。信号処理部では前述した処理が行われ、各メモリセルの内部状態の集合を演算回路に出力する。演算回路では、各信号処理部からそれぞれ出力されるメモリセルの内部状態の集合から、各画素のピーク値頻度分布を生成する。各ピーク値頻度分布から各画素値を決定し、各画素値を配置することで、ＣＴ画像（Ｘ線撮像）を得る。
【００５６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５７】
１１：信号処理部
２１：波形整形回路
２２：ピーク検出・保持回路
２３：波高弁別部
２４：読み出し回路
３１：ＡＤコンバータ
３２：多値メモリ回路
３３：書き込み回路
３４：多値メモリセルアレイ
３５：行デコーダ
３６：列デコーダ
３７：行マルチプレクサ
３８：列マルチプレクサ
５１：信号源
６１：演算回路
２００：Ｘ線発生装置
３００：放射線検出装置
３１０：シンチレータアレイ
３２０：アバランシェフォトダイオードパネル
３３０：回路アレイ
５００：台座
【図１】
2015001445.tif 000003
【図２】
2015001445.tif 000004
【図３】
2015001445.tif 000005
【図４】
2015001445.tif 000006
【図５】
2015001445.tif 000007
【図６】
2015001445.tif 000008
【図７】
2015001445.tif 000009