(57)【要約】【課題】熱膨張係数差に起因して発生する半導体チップの破損を抑制することができる半導体デバイス用基板、半導体デバイス、半導体デバイス用基板の製造方法および半導体デバイスの製造方法を提供する。【解決手段】絶縁性セラミックス基板と、絶縁性セラミックス基板上に設けられた配線回路用金属層とを備え、配線回路用金属層が、銅とモリブデンとの複合材、または銅とタングステンとの複合材を含む、半導体デバイス用基板である。【選択図】図１
2015106648.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性セラミックス基板と、
前記絶縁性セラミックス基板上に設けられた配線回路用金属層とを備え、
前記配線回路用金属層が、銅とモリブデンとの複合材、または銅とタングステンとの複合材を含む、半導体デバイス用基板。
【請求項２】
前記銅に対する前記モリブデンの体積比が１．５以上５．７以下である、請求項１に記載の半導体デバイス用基板。
【請求項３】
前記銅に対する前記タングステンの体積比が３．６以上９以下である、請求項１に記載の半導体デバイス用基板。
【請求項４】
請求項１に記載の半導体デバイス用基板を含む、半導体デバイス。
【請求項５】
絶縁性セラミックス基板上に銅粉末とモリブデン粉末との混合粉末または銅粉末とタングステン粉末との混合粉末を設置する工程と、
前記混合粉末にレーザ光を照射して前記銅粉末を溶融する工程とを含む、半導体デバイス用基板の製造方法。
【請求項６】
前記銅粉末に対する前記モリブデン粉末の体積比が１．５以上５．７以下である、請求項５に記載の半導体デバイス用基板の製造方法。
【請求項７】
前記銅粉末に対する前記タングステン粉末の体積比が３．６以上９以下である、請求項５に記載の半導体デバイス用基板の製造方法。
【請求項８】
前記レーザ光は、波長１０３０ｎｍ以上１１００ｎｍ以下の連続発振レーザ光である、請求項５〜請求項７のいずれか１項に記載の半導体デバイス用基板の製造方法。
【請求項９】
前記レーザ光は、ＹＡＧレーザ光、ファイバーレーザ光、またはＣＯ2レーザ光である、請求項８に記載の半導体デバイス用基板の製造方法。
【請求項１０】
絶縁性セラミックス基板上に銅粉末とモリブデン粉末との混合粉末または銅粉末とタングステン粉末との混合粉末を設置する工程と、
前記混合粉末にレーザ光を照射することによって前記銅粉末を溶融した後に凝固させる工程と、
前記銅粉末が溶融した後に凝固することによって形成された銅とモリブデンとの複合材または銅とタングステンとの複合材を含む配線回路用金属層上に半導体チップを設置する工程とを含む、半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス用基板、半導体デバイス、半導体デバイス用基板の製造方法および半導体デバイスの製造方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）または窒化ガリウム（ＧａＮ）などの半導体チップを用いたパワーデバイスは、窒化アルミニウム（ＡｌＮ）または窒化珪素（Ｓｉ3Ｎ4）などの絶縁性セラミックス基板上に銅（Ｃｕ）などの配線回路用金属層を設けた配線基板（たとえば特許文献１参照）を作製し、ＳｉＣまたはＧａＮなどの半導体チップを配線基板の配線回路用金属層上に鉛スズ（ＰｂＳｎ）等の半田で接続することによって作製されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３５８３０１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記の構造を有するパワーデバイスは、２００℃程度までの動作温度においては問題なく動作するが、エネルギー効率がより高くなる２００℃を超える高温で動作させた場合には、ＳｉＣ（熱膨張係数：４．５×１０-6／Ｋ）またはＧａＮ（熱膨張係数：４×１０-6／Ｋ〜６×１０-6／Ｋ）と、Ｃｕ（熱膨張係数：１６．５×１０-6／Ｋ）との間の熱膨張係数差が大きくなるため、当該熱膨張係数差に起因する応力により、半導体チップが破損してしまう。そのため、従来のパワーデバイスにおいては、ＳｉＣまたはＧａＮなどの半導体チップが本来有している特性である２５０℃以上での動作が実現できていない。
【０００５】
上記の事情に鑑みて、後述の態様においては、熱膨張係数差に起因して発生する半導体チップの破損を抑制することができる半導体デバイス用基板、半導体デバイス、半導体デバイス用基板の製造方法および半導体デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一例である第１の態様によれば、絶縁性セラミックス基板と、前記絶縁性セラミックス基板上に設けられた配線回路用金属層とを備え、前記配線回路用金属層が、銅とモリブデンとの複合材、または銅とタングステンとの複合材を含む、半導体デバイス用基板を提供することができる。
【０００７】
本発明の一例である第２の態様によれば、第１の態様の半導体デバイス用基板を含む半導体デバイスを提供することができる。
【０００８】
本発明の一例である第３の態様によれば、絶縁性セラミックス基板上に銅粉末とモリブデン粉末との混合粉末または銅粉末とタングステン粉末との混合粉末を設置する工程と、前記混合粉末にレーザ光を照射して前記銅粉末を溶融する工程とを含む、半導体デバイス用基板の製造方法を提供することができる。
【０００９】
本発明の一例である第４の態様によれば、絶縁性セラミックス基板上に銅粉末とモリブデン粉末との混合粉末または銅粉末とタングステン粉末との混合粉末を設置する工程と、前記混合粉末にレーザ光を照射することによって前記銅粉末を溶融した後に凝固させる工程と、前記銅粉末が溶融した後に凝固することによって形成された銅とモリブデンとの複合材または銅とタングステンとの複合材を含む配線回路用金属層上に半導体チップを設置する工程とを含む、半導体デバイスの製造方法を提供することができる。
【発明の効果】
【００１０】
上述の態様によれば、熱膨張係数差に起因して発生する半導体チップの破損を抑制することができる半導体デバイス用基板、半導体デバイス、半導体デバイス用基板の製造方法および半導体デバイスの製造方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態の半導体デバイス用基板の模式的な断面図である。
【図２】実施の形態の半導体デバイス用基板の製造方法のフローチャートである。
【図３】実施の形態の半導体デバイス用基板の製造方法の混合粉末設置工程を図解する模式的な断面図である。
【図４】実施の形態の半導体デバイス用基板の製造方法の混合粉末設置工程を図解する模式的な断面図である。
【図５】実施の形態の半導体デバイス用基板の配線回路用金属層上に半導体チップを設置する半導体チップ設置工程を図解する模式的な断面図である。
【発明を実施するための形態】
【００１２】
[本願発明の実施形態の説明]
（１）本発明の第１の態様によれば、絶縁性セラミックス基板と、前記絶縁性セラミックス基板上に設けられた配線回路用金属層とを備え、前記配線回路用金属層が、銅（Ｃｕ）とモリブデン（Ｍｏ）との複合材（Ｃｕ−Ｍｏ複合材）、または銅（Ｃｕ）とタングステン（Ｗ）との複合材（Ｃｕ−Ｗ複合材）を含む、半導体デバイス用基板を提供することができる。配線回路用金属層が、Ｃｕ−Ｍｏ複合材またはＣｕ−Ｗ複合材を含んでいることにより、配線回路用金属層上に設置される半導体チップの熱膨張係数差に起因して発生する破損を抑制することができる。
【００１３】
（２）本発明の第１の態様においては、Ｃｕに対するＭｏの体積比が１．５以上５．７以下であることが好ましい。Ｃｕに対するＭｏの体積比を１．５以上５．７以下とすることにより、配線回路用金属層の熱膨張係数（１／Ｋ）をＳｉＣおよびＧａＮなどの半導体チップを構成する半導体材料の熱膨張係数（１／Ｋ）と近くすることができるため、熱膨張係数差に起因して発生する半導体チップの破損をより抑制することができるとともに、Ｍｏ粒子に対するＣｕの溶融量が多くなるため、ＣｕによるＭｏ粒子の結合力が高くなり、Ｍｏ粒子の結合力の高い強固なＣｕ−Ｍｏ複合材を得ることができる傾向にある。
【００１４】
（３）本発明の第１の態様においては、Ｃｕに対するＷの体積比が３．６以上９以下であることが好ましい。Ｃｕに対するＷの体積比を３．６以上９以下とすることにより、配線回路用金属層の熱膨張係数（１／Ｋ）をＳｉＣおよびＧａＮなどの半導体チップを構成する半導体材料の熱膨張係数（１／Ｋ）と近くすることができるため、熱膨張係数差に起因して発生する半導体チップの破損をより抑制することができるとともに、Ｗ粒子に対するＣｕの溶融量が多くなるため、ＣｕによるＷ粒子の結合力が高くなり、Ｗ粒子の結合力の高い強固なＣｕ−Ｍｏ複合材を得ることができる傾向にある。
【００１５】
（４）本発明の第２の態様によれば、第１の態様の半導体デバイス用基板を含む半導体デバイスを提供することができる。配線回路用金属層が、Ｃｕ−Ｍｏ複合材またはＣｕ−Ｗ複合材を含んでいることにより、配線回路用金属層上に設置される半導体チップの熱膨張係数差に起因して発生する破損を抑制することができる。
【００１６】
（５）本発明の第３の態様によれば、絶縁性セラミックス基板上にＣｕ粉末とＭｏ粉末との混合粉末（Ｃｕ−Ｍｏ混合粉末）またはＣｕ粉末とＷ粉末との混合粉末（Ｃｕ−Ｗ混合粉末）を設置する工程と、前記混合粉末にレーザ光を照射してＣｕ粉末を溶融する工程とを含む、半導体デバイス用基板の製造方法を提供することができる。このような構成とすることにより、Ｃｕ−Ｍｏ複合材またはＣｕ−Ｗ複合材を含む配線回路用金属層を形成することができるため、配線回路用金属層上に設置される半導体チップの熱膨張係数差に起因して発生する破損を抑制することができる。
【００１７】
（６）本発明の第３の態様においては、Ｃｕ粉末に対するＭｏ粉末の体積比が１．５以上５．７以下であることが好ましい。Ｃｕ粉末に対するＭｏ粉末の体積比を１．５以上５．７以下とすることにより、配線回路用金属層の熱膨張係数（１／Ｋ）をＳｉＣおよびＧａＮなどの半導体チップを構成する半導体材料の熱膨張係数（１／Ｋ）と近くすることができるため、熱膨張係数差に起因して発生する半導体チップの破損をより抑制することができるとともに、Ｍｏ粒子に対するＣｕの溶融量が多くなるため、ＣｕによるＭｏ粒子の結合力が高くなり、Ｍｏ粒子の結合力の高い強固なＣｕ−Ｍｏ複合材を得ることができる傾向にある。
【００１８】
（７）本発明の第３の態様においては、Ｃｕ粉末に対するＷ粉末の体積比が３．６以上９以下であることが好ましい。Ｃｕ粉末に対するＷ粉末の体積比を３．６以上９以下とすることにより、配線回路用金属層の熱膨張係数（１／Ｋ）をＳｉＣおよびＧａＮなどの半導体チップを構成する半導体材料の熱膨張係数（１／Ｋ）と近くすることができるため、熱膨張係数差に起因して発生する半導体チップの破損をより抑制することができるとともに、Ｗ粒子に対するＣｕの溶融量が多くなるため、ＣｕによるＷ粒子の結合力が高くなり、Ｗ粒子の結合力の高い強固なＣｕ−Ｍｏ複合材を得ることができる傾向にある。
【００１９】
（８）本発明の第３の態様において、レーザ光は、波長１０３０ｎｍ以上１１００ｎｍ以下の連続発振レーザ光であることが好ましい。この場合には、Ｍｏ粒子の結合力の高いＣｕ−Ｍｏ複合材またはＷ粒子の結合力の高いＣｕ−Ｗ複合材からなる配線回路用金属層を形成することができる。
【００２０】
（９）本発明の第３の態様において、レーザ光は、ＹＡＧ（Yttrium Aluminum Garnet）レーザ光、ファイバーレーザ光、またはＣＯ2レーザ光であることが好ましい。この場合には、Ｍｏ粒子の結合力の高いＣｕ−Ｍｏ複合材またはＷ粒子の結合力の高いＣｕ−Ｗ複合材からなる配線回路用金属層を形成することができる。
【００２１】
（１０）本発明の第４の態様によれば、絶縁性セラミックス基板上にＣｕ−Ｍｏ混合粉末またはＣｕ−Ｗ混合粉末を設置する工程と、前記混合粉末にレーザ光を照射することによって前記Ｃｕ粉末を溶融した後に凝固させる工程と、前記Ｃｕ粉末が溶融した後に凝固することによって形成されたＣｕ−Ｍｏ複合材またはＣｕ−Ｗ複合材を含む配線回路用金属層上に半導体チップを設置する工程とを含む、半導体デバイスの製造方法を提供することができる。半導体デバイスの配線回路用金属層が、Ｃｕ−Ｍｏ複合材またはＣｕ−Ｗ複合材を含んでいることにより、配線回路用金属層上に設置される半導体チップの熱膨張係数差に起因して発生する破損を抑制することができる。
【００２２】
[本願発明の実施形態の詳細]
以下、本発明の一例である実施の形態について説明する。なお、実施の形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００２３】
[半導体デバイス用基板]
図１に、本発明の一例である実施の形態の半導体デバイス用基板の模式的な断面図を示す。図１に示すように、実施の形態の半導体デバイス用基板は、絶縁性セラミックス基板１１と、絶縁性セラミックス基板１１上に設けられた配線回路用金属層１２とを備えている。
【００２４】
＜絶縁性セラミックス基板＞
絶縁性セラミックス基板１１は、絶縁性セラミックス基板１１上において互いに間隔を空けて設けられた配線回路用金属層１２間の短絡を防止できる程度の絶縁性を有している材料であれば特に限定されず、たとえばＡｌＮまたはＳｉ3Ｎ4などを用いることができる。
【００２５】
＜配線回路用金属層＞
配線回路用金属層１２は、ＣｕとＭｏとの複合材であるＣｕ−Ｍｏ複合材、またはＣｕとＷとの複合材であるＣｕ−Ｗ複合材を含んでいる。Ｃｕ−Ｍｏ複合材は、Ｍｏ粒子がＣｕによって結合した複合材である。また、Ｃｕ−Ｗ複合材は、Ｗ粒子がＣｕによって結合した複合材である。
【００２６】
配線回路用金属層１２がＣｕ−Ｍｏ複合材からなる場合には、Ｃｕ−Ｍｏ複合材におけるＣｕに対するＭｏの体積比（（Ｍｏの体積）／（Ｃｕの体積））は１．５以上であることが好ましく、１．８以上であることがより好ましい。配線回路用金属層１２を構成するＣｕ−Ｍｏ複合材におけるＣｕに対するＭｏの体積比が１．５以上である場合、特に１．８以上である場合には、配線回路用金属層１２の熱膨張係数（１／Ｋ）をＳｉＣおよびＧａＮなどの半導体チップを構成する半導体材料の熱膨張係数（１／Ｋ）と近くすることができるため、熱膨張係数差に起因して発生する半導体チップの破損をより抑制することができる傾向にある。
【００２７】
また、配線回路用金属層１２がＣｕ−Ｍｏ複合材からなる場合には、Ｃｕ−Ｍｏ複合材におけるＣｕに対するＭｏの体積比は５．７以下であることが好ましい。配線回路用金属層１２を構成するＣｕ−Ｍｏ複合材におけるＣｕに対するＭｏの体積比が５．７以下である場合には、Ｍｏ粒子に対するＣｕの溶融量が多くなるため、ＣｕによるＭｏ粒子の結合力が高くなり、Ｍｏ粒子の結合力の高い強固なＣｕ−Ｍｏ複合材を得ることができる傾向にある。
【００２８】
配線回路用金属層１２がＣｕ−Ｗ複合材からなる場合には、Ｃｕ−Ｗ複合材におけるＣｕに対するＷの体積比（（Ｗの体積）／（Ｃｕの体積））は３．６以上であることが好ましく、４以上であることがより好ましい。配線回路用金属層１２を構成するＣｕ−Ｗ複合材におけるＣｕに対するＭｏの体積比が３．６以上である場合、特に４以上である場合には、配線回路用金属層１２の熱膨張係数（１／Ｋ）をＳｉＣおよびＧａＮなどの半導体チップを構成する半導体材料の熱膨張係数（１／Ｋ）と近くすることができるため、熱膨張係数差に起因して発生する半導体チップの破損をより抑制することができる傾向にある。
【００２９】
また、配線回路用金属層１２がＣｕ−Ｗ複合材からなる場合には、Ｃｕ−Ｗ複合材におけるＣｕに対するＷの体積比は９以下であることが好ましい。配線回路用金属層１２を構成するＣｕ−Ｗ複合材におけるＣｕに対するＷの体積比が９以下である場合には、Ｗ粒子に対するＣｕの溶融量が多くなるため、ＣｕによるＷ粒子の結合力が高くなり、Ｗ粒子の結合力の高い強固なＣｕ−Ｗ複合材を得ることができる傾向にある。
【００３０】
配線回路用金属層１２がＣｕ−Ｍｏ複合材から構成される場合のＣｕに対するＭｏの体積比（（Ｍｏの体積）／（Ｃｕの体積））は、配線回路用金属層１２を構成するＣｕ−Ｍｏ複合材をＳＥＭ（透過型電子顕微鏡）で２００倍の倍率で観察して得られたＣｕとＭｏのそれぞれの面積を３／２乗してＣｕの体積およびＭｏの体積にそれぞれ換算した後に、Ｍｏの体積をＣｕの体積で割ることによって求めることができる。
【００３１】
配線回路用金属層１２がＣｕ−Ｗ複合材から構成される場合のＣｕに対するＷの体積比（（Ｗの体積）／（Ｃｕの体積））は、配線回路用金属層１２を構成するＣｕ−Ｗ複合材をＳＥＭで２００倍の倍率で観察して得られたＣｕとＷのそれぞれの面積を３／２乗してＣｕの体積およびＷの体積にそれぞれ換算した後に、Ｗの体積をＣｕの体積で割ることによって求めることができる。
【００３２】
[半導体デバイス用基板の製造方法]
図２に、実施の形態の半導体デバイス用基板の製造方法のフローチャートを示す。実施の形態の半導体デバイス用基板の製造方法は、混合粉末作製工程（Ｓ１０）と、混合粉末設置工程（Ｓ２０）と、レーザ光照射工程（Ｓ３０）とを含み、Ｓ１０、Ｓ２０およびＳ３０がこの順に行なわれる。なお、実施の形態の半導体デバイス用基板の製造方法には、Ｓ１０、Ｓ２０およびＳ３０以外の工程が含まれていてもよいことは言うまでもない。
【００３３】
＜混合粉末作製工程＞
混合粉末作製工程（Ｓ１０）は、Ｃｕ粉末とＭｏ粉末との混合粉末であるＣｕ−Ｍｏ混合粉末、またはＣｕ粉末とＷ粉末との混合粉末であるＣｕ−Ｗ混合粉末を作製することにより行なわれる。Ｃｕ粉末とＭｏ粉末との混合方法およびＣｕ粉末とＷ粉末との混合方法は特に限定されず、たとえば従来から公知の方法等を用いることができる。なお、Ｃｕ粉末はＣｕ粒子の集合物であり、Ｍｏ粉末はＭｏ粒子の集合物であり、Ｗ粉末はＷ粒子の集合物である。
【００３４】
ここで、Ｃｕ−Ｍｏ混合粉末は、Ｃｕ粉末に対するＭｏ粉末の体積比（（Ｍｏ粉末の体積）／（Ｃｕ粉末の体積））を１．５以上として作製されることが好ましく、１．８以上として作製されることがより好ましい。Ｃｕ粉末に対するＭｏ粉末の体積比を１．５以上としてＣｕ−Ｍｏ混合粉末を作製した場合、特に１．８以上としてＣｕ−Ｍｏ混合粉末を作製した場合には、配線回路用金属層１２の熱膨張係数（１／Ｋ）をＳｉＣおよびＧａＮなどの半導体チップを構成する半導体材料の熱膨張係数（１／Ｋ）と近くすることができるため、熱膨張係数差に起因して発生する半導体チップの破損をより抑制することができる傾向にある。
【００３５】
また、Ｃｕ−Ｍｏ混合粉末は、Ｃｕ粉末に対するＭｏ粉末の体積比（（Ｍｏ粉末の体積）／（Ｃｕ粉末の体積））を５．７以下として作製されることが好ましい。Ｃｕ粉末に対するＭｏ粉末の体積比を５．７以下としてＣｕ−Ｍｏ混合粉末を作製した場合には、Ｍｏ粒子に対するＣｕの溶融量が多くなるため、ＣｕによるＭｏ粒子の結合力が高くなり、Ｍｏ粒子の結合力の高い強固なＣｕ−Ｍｏ複合材を得ることができる傾向にある。
【００３６】
また、Ｃｕ−Ｗ混合粉末は、Ｃｕ粉末に対するＷ粉末の体積比（（Ｗ粉末の体積）／（Ｃｕ粉末の体積））を３．６以上として作製されることが好ましく、４以上として作製されることがより好ましい。Ｃｕ粉末に対するＷ粉末の体積比を３．６以上としてＣｕ−Ｍｏ混合粉末を作製した場合、特に４以上としてＣｕ−Ｗ混合粉末を作製した場合には、配線回路用金属層１２の熱膨張係数（１／Ｋ）をＳｉＣおよびＧａＮなどの半導体チップを構成する半導体材料の熱膨張係数（１／Ｋ）と近くすることができるため、熱膨張係数差に起因して発生する半導体チップの破損をより抑制することができる傾向にある。
【００３７】
また、Ｃｕ−Ｗ混合粉末は、Ｃｕ粉末に対するＷ粉末の体積比（（Ｗ粉末の体積）／（Ｃｕ粉末の体積））を９以下として作製されることが好ましい。Ｃｕ粉末に対するＷ粉末の体積比を９以下としてＣｕ−Ｗ混合粉末を作製した場合には、Ｗ粒子に対するＣｕの溶融量が多くなるため、ＣｕによるＷ粒子の結合力が高くなり、Ｗ粒子の結合力の高い強固なＣｕ−Ｗ複合材を得ることができる傾向にある。
【００３８】
Ｃｕ−Ｍｏ混合粉末におけるＣｕ粉末に対するＭｏ粉末の体積比、およびＣｕ−Ｗ混合粉末におけるＣｕ粉末に対するＷ粉末の体積比は、それぞれの比重で割った重量の比率を調整することによって調整することができる。
【００３９】
＜混合粉末設置工程＞
混合粉末設置工程（Ｓ２０）は、たとえば図３の模式的断面図に示すように、絶縁性セラミックス基板１１上にＣｕ−Ｍｏ混合粉末またはＣｕ−Ｗ混合粉末からなる混合粉末１２ａを設置することにより行なうことができる。
【００４０】
Ｃｕ−Ｍｏ混合粉末またはＣｕ−Ｗ混合粉末からなる混合粉末１２ａの設置方法は特に限定されないが、たとえば塗布する方法などを用いることができる。
【００４１】
＜レーザ光照射工程＞
レーザ光照射工程（Ｓ３０）は、たとえば図４の模式的断面図に示すように、絶縁性セラミックス基板１１上に設置されたＣｕ−Ｍｏ混合粉末またはＣｕ−Ｗ混合粉末からなる混合粉末１２ａにレーザ光１３を照射することによって行なうことができる。これにより、Ｃｕ−Ｍｏ混合粉末またはＣｕ−Ｗ混合粉末からなる混合粉末１２ａ中のＣｕ粉末を溶融することができ、その後、溶融したＣｕ粉末が凝固することによって、Ｍｏ粒子およびＷ粒子をそれぞれ結合する。これにより、配線回路用金属層１２が形成され、実施の形態の半導体デバイス用基板が作製される。
【００４２】
ここで、レーザ光１３の照射方法は、Ｃｕ−Ｍｏ混合粉末またはＣｕ−Ｗ混合粉末からなる混合粉末１２ａ中のＣｕ粉末を溶融することができるものであれば特に限定されないが、レーザ光１３としては、波長１０３０ｎｍ以上１１００ｎｍ以下の連続発振レーザ光を照射することが好ましい。連続発振レーザ光としては、ＹＡＧレーザ光（波長１０３０ｎｍ以上１１００ｎｍ以下）、ファイバーレーザ光（波長１０３０ｎｍ以上１１００ｎｍ以下）、またはＣＯ2レーザ光（波長１０．６μｍ）を照射することが好ましい。レーザ光１３として波長１０３０ｎｍ以上１１００ｎｍ以下の連続発振レーザ光を照射した場合、特に、ＹＡＧレーザ光、ファイバーレーザ光、またはＣＯ2レーザ光を照射した場合には、Ｍｏ粒子の結合力の高いＣｕ−Ｍｏ複合材またはＷ粒子の結合力の高いＣｕ−Ｗ複合材からなる配線回路用金属層１２を形成することができる。
【００４３】
＜半導体チップ設置工程＞
その後、図５の模式的断面図に示すように、上述のようにして作製した実施の形態の半導体デバイス用基板の配線回路用金属層１２上に半導体チップ１４を設置することによって、実施の形態の半導体デバイスが作製される。
【００４４】
半導体チップ１４の設置方法は特に限定されないが、たとえば従来から公知の銀ロウ材などの導電性接着材を用いて、配線回路用金属層１２上に半導体チップ１４を接合することなどによって行なうことができる。
【００４５】
半導体チップ１４も目的に応じて適宜選択することができ、たとえばＳｉＣまたはＧａＮを含むパワー素子などの半導体チップを用いることができる。
【００４６】
[作用効果]
本発明者らがＣｕに代わる導電性材料を検討した結果、Ｃｕ−Ｍｏ複合材およびＣｕ−Ｗ複合材が配線回路用金属層１２に適していることを見い出したが、Ｃｕ−Ｍｏ混合粉末およびＣｕ−Ｗ混合粉末には従来のＣｕ配線を描くプロセスは適用できないことを見い出した。すなわち、従来、Ｃｕ配線を描く場合には、Ｓｉ3Ｎ4またはＡｌＮといった絶縁性基板１１上にレジストの印刷およびエッチングによって配線を描くことが可能であったが、Ｃｕ−Ｍｏ混合粉末およびＣｕ−Ｗ混合粉末においてはこのような方法を適用することは非常に困難であった。また、このとき、Ｃｕに対するＭｏの体積比およびＣｕに対するＷの体積比が高くなるほど配線回路用金属層１２の熱膨張係数が小さくなるため、ＳｉＣおよびＧａＮの熱膨張係数との差が小さくなり、熱膨張係数差に起因して発生する半導体チップの破損を抑制することができるが、Ｃｕが溶融しないために合金を形成しないことも確認された。実験により、最適なＣｕに対するＭｏの体積比およびＣｕに対するＷの体積比を求めた結果、Ｃｕに対するＭｏの体積比は１．５以上であることが好ましく、１．８以上であることがより好ましいことがわかった。また、Ｃｕに対するＭｏの体積比は５．７以下であることが好ましいこともわかった。また、Ｃｕに対するＷの体積比は３．６以上であることが好ましく、４以上であることがより好ましいこともわかった。さらに、Ｃｕに対するＷの体積比は９以下であることが好ましいこともわかった。
【００４７】
そこで、図３に示すように、Ｃｕ−Ｍｏ混合粉末またはＣｕ−Ｗ混合粉末からなる混合粉末１２ａを絶縁性基板１１上に描画するプロセスを鋭意検討したところ、絶縁性セラミックス基板１１上に上記の混合粉末１２ａを堆積した後に、たとえば図４に示すように、真空中または不活性ガス中でレーザ光１３を混合粉末１２ａに照射して加熱することにより、Ｃｕ粉末を融解し、凝固することによって、ＣｕによりＭｏ粒子またはＷ粒子を結合して複合化させることによって、Ｃｕ−Ｍｏ合金またはＣｕ−Ｗ合金からなる配線回路用金属層１２が形成されることを見い出した。このとき、レーザ光１３は、連続発振レーザ光であることが好ましく、なかでも、ＹＡＧレーザ光、ファイバーレーザ光またはＣＯ2レーザ光であることが好ましいことがわかった。
【実施例】
【００４８】
＜実験例１〜２１＞
まず、表１のＣｕ粉末に対するＭｏ粉末の体積比の欄に示すＣｕ粉末に対するＭｏ粉末の体積比（（Ｍｏ粉末の体積）／（Ｃｕ粉末の体積））となるように、平均粒径が２０μｍ〜３０μｍのＣｕ粉末と平均粒径が３０μｍ〜４０μｍのＭｏ粉末とを秤量してエタノール中で混合した後、真空中で乾燥させることによって、Ｃｕ粉末とＭｏ粉末との混合粉末である実験例１〜２０のＣｕ−Ｍｏ混合粉末を作製した。また、実験例２１においては、Ｍｏ粉末を混合せずにＣｕ粉末のみ用いたこと以外は実験例１〜２０と同様にして実験例２１のＣｕ粉末を作製した。
【００４９】
ここで、Ｃｕ粉末に対するＭｏ粉末の体積比は、Ｃｕ粉末の重量をＣｕの比重（８．８２ｇ／ｃｍ3）で割って得られたＣｕ粉末の体積と、Ｍｏ粉末の重量をＭｏの比重（１０．２８ｇ／ｃｍ3）で割って得られたＭｏ粉末の体積との比率を求めることによって調整した。また、Ｃｕ粉末の平均粒径およびＭｏ粉末の平均粒径は、それぞれ、ＪＩＳ  Ｒ１６２９（１９９７）レーザー回折・散乱法による粒子径分布測定方法で規定される粒度分布の体積平均径Ｄ５０のことである。
【００５０】
次に、幅１００ｍｍ×長さ１００ｍｍ×厚さ５０μｍのＳｉ3Ｎ4基板上に、実験例１〜２０のＣｕ−Ｍｏ混合粉末および実験例２１のＣｕ粉末をそれぞれ、幅１０ｍｍ×長さ３０ｍｍの直線状に描画した。ここで、実験例１〜２０のＣｕ−Ｍｏ混合粉末の描画および実験例２１のＣｕ粉末の描画は、Ｓｉ3Ｎ4基板上に、Ｃｕ−Ｍｏ混合粉末を含むペースト（実験例１〜２０）またはＣｕ粉末を含むペースト（実験例２１）を塗布することにより行なった。
【００５１】
次に、上述のようにしてＳｉ3Ｎ4基板上に描画された実験例１〜２０のＣｕ−Ｍｏ混合粉末にそれぞれアルゴン（Ａｒ）雰囲気中で出力４００Ｗおよび波長１１００ｎｍの連続発振ファイバーレーザ光を照射することによってＣｕ粉末を加熱して溶融させ、その後の溶融したＣｕの凝固によってＭｏ粒子を結合させたＣｕ−Ｍｏ複合材を作製した。ファイバーレーザ光の照射は、Ｃｕ−Ｍｏ複合材の厚さが２００μｍに達するまで繰り返した。また、実験例２１においても同様にして、Ｃｕを溶融させた後に凝固させてＣｕ配線を作製した。
【００５２】
このとき、実験例１〜２０においては、Ｃｕ−Ｍｏ複合材が作製可能かどうかについての評価も併せて行なった。その結果を表１の複合材化可否の欄に示す。表１に示すように、実験例１〜１８および２１においては、Ｃｕ−Ｍｏ複合材の作製が可能であったが、実験例１９および２０においてはＣｕ−Ｍｏ複合材の作製は可能ではなかった。したがって、実験例１〜１８および２１の半導体デバイス用基板は作製することができたが、実験例１９および２０の半導体デバイス用基板は作製することができなかった。また、実験例１〜１８の半導体デバイス用基板のＣｕ−Ｍｏ複合材をＳＥＭ（透過型電子顕微鏡）で２００倍の倍率で観察して得られたＣｕとＭｏのそれぞれの面積を３／２乗してＣｕの体積およびＭｏの体積にそれぞれ換算した後に、Ｍｏの体積をＣｕの体積で割ることによってＣｕに対するＭｏの体積比（（Ｍｏの体積）／（Ｃｕの体積））を確認したところ、それぞれ、表１のＣｕ粉末に対するＭｏ粉末の体積比の欄に示される値であることが確認された。
【００５３】
次に、上述のようにして作製した実験例１〜１８および２１の半導体デバイス用基板のＣｕ−Ｍｏ複合材にそれぞれ、Ａｇロウ材を用いて、幅７ｍｍ×長さ７ｍｍの大きさのＳｉＣパワー素子チップを接合した。これにより、実験例１〜１８および２１の半導体デバイスを作製した。
【００５４】
次に、上述のようにして作製した実験例１〜１８および２１の半導体デバイスのＳｉＣパワー素子チップの温度が２５０℃〜２６０℃になるまでヒータによって加熱した後に氷水に浸漬させて０℃まで急冷する作業を１回のサイクルとしてＳｉＣパワー素子チップの破損の有無を確認するヒートサイクルテストを１００回行なった。その結果を表１のヒートサイクルテスト結果の欄に示す。なお、実験例１〜１８は実施例であり、実験例２１は比較例である。
【００５５】
【表１】
2015106648.tif 000003
【００５６】
表１に示すように、Ｃｕ粉末を用いて作製された実験例２１の半導体デバイスにおいては、１回のヒートサイクルテストにおいてＳｉＣパワー素子チップの破損が確認された。一方、Ｃｕ−Ｍｏ粉末を用いて作製された実験例１〜３の半導体デバイスにおいては、それぞれ、５０回、７０回および９５回のヒートサイクルテストでＳｉＣパワー素子チップの破損が確認され、実験例４〜１８の半導体デバイスにおいては、１００回のヒートサイクルテストでもＳｉＣパワー素子チップの破損は確認されなかった。したがって、実験例１〜１８の半導体デバイスにおいては、実験例２１の半導体デバイスと比べて、ＳｉＣパワー素子チップの破損が抑制できることが確認された。
【００５７】
＜実験例２２〜３３＞
まず、表２のＣｕ粉末に対するＷ粉末の体積比の欄に示すＣｕ粉末に対するＷ粉末の体積比（（Ｗ粉末の体積）／（Ｃｕ粉末の体積））となるように、平均粒径が２０μｍ〜３０μｍのＣｕ粉末と平均粒径が２０μｍ〜３０μｍのＷ粉末とを秤量してエタノール中で混合した後、真空中で乾燥させることによって、Ｃｕ粉末とＷ粉末との混合粉末である実験例２２〜３３のＣｕ−Ｗ混合粉末を作製した。
【００５８】
ここで、Ｃｕ粉末に対するＷ粉末の体積比は、Ｃｕ粉末の重量をＣｕの比重（８．８２ｇ／ｃｍ3）で割って得られたＣｕ粉末の体積と、Ｗ粉末の重量をＷの比重（１９．２５ｇ／ｃｍ3）で割って得られたＷ粉末の体積との比率を求めることによって調整した。また、Ｃｕ粉末の平均粒径およびＷ粉末の平均粒径は、それぞれ、ＪＩＳ Ｒ１６２９（１９９７）レーザー回折・散乱法による粒子径分布測定方法で規定される粒度分布の体積平均径Ｄ５０のことである。
【００５９】
次に、幅１００ｍｍ×長さ１００ｍｍ×厚さ５００μｍのＳｉ3Ｎ4基板上に、実験例２２〜３３のＣｕ−Ｗ混合粉末をそれぞれ、幅１０ｍｍ×長さ３０ｍｍの直線状に描画した。ここで、実験例２２〜３３のＣｕ−Ｗ混合粉末の描画は、Ｓｉ3Ｎ4基板上に、Ｃｕ−Ｗ混合粉末を含むペーストを塗布することにより行なった。
【００６０】
次に、上述のようにしてＳｉ3Ｎ4基板上に描画された実験例２２〜３３のＣｕ−Ｗ混合粉末にそれぞれ真空雰囲気中で出力５００Ｗおよび波長１０．６μｍの連続発振ＣＯ2レーザ光を照射することによってＣｕ粉末を加熱して溶融させ、その後の溶融したＣｕの凝固によってＷ粒子を結合させたＣｕ−Ｗ複合材を作製した。ＣＯ2レーザ光の照射は、Ｃｕ−Ｗ複合材の厚さが３００μｍに達するまで繰り返した。
【００６１】
このとき、実験例２２〜３３においては、Ｃｕ−Ｗ複合材が作製可能かどうかについての評価も併せて行なった。その結果を表２の複合材化可否の欄に示す。表２に示すように、実験例２２〜３０においては、Ｃｕ−Ｗ複合材の作製が可能であったが、実験例３１〜３３においてはＣｕ−Ｗ複合材の作製は可能ではなかった。したがって、実験例２２〜３０の半導体デバイス用基板は作製することができたが、実験例３１〜３３の半導体デバイス用基板は作製することができなかった。また、実験例２２〜３０の半導体デバイス用基板のＣｕ−Ｗ複合材のＷの重量をＷの比重（１９．２５ｇ／ｃｍ3）で割ることによってＷの体積を求めるとともに、Ｃｕの重量をＣｕの比重（８．８２ｇ／ｃｍ3）で割ることによってＣｕの体積を求め、Ｗの体積をＣｕの体積で割ることによってＣｕに対するＷの体積比を確認したところ、それぞれ、表２のＣｕ粉末に対するＷ粉末の体積比の欄に示される値であることが確認された。また、実験例２２〜３０の半導体デバイス用基板のＣｕ−Ｗ複合材をＳＥＭで２００倍の倍率で観察して得られたＣｕとＷのそれぞれの面積を３／２乗してＣｕの体積およびＷの体積にそれぞれ換算した後に、Ｗの体積をＣｕの体積で割ることによってＣｕに対するＷの体積比（（Ｗの体積）／（Ｃｕの体積））を確認したところ、それぞれ、表２のＣｕ粉末に対するＷ粉末の体積比の欄に示される値であることが確認された。
【００６２】
次に、上述のようにして作製した実験例２２〜３０の半導体デバイス用基板のＣｕ−Ｗ複合材にそれぞれ、Ａｇロウ材を用いて、幅７ｍｍ×長さ７ｍｍの大きさのＳｉＣパワー素子チップを接合した。これにより、実験例２２〜３０の半導体デバイスを作製した。
【００６３】
次に、上述のようにして作製した実験例２２〜３０の半導体デバイスのＳｉＣパワー素子チップの温度が２５０℃〜２６０℃になるまでヒータによって加熱した後に氷水に浸漬させて０℃まで急冷する作業を１回のサイクルとしてＳｉＣパワー素子チップの破損の有無を確認するヒートサイクルテストを１００回行なった。その結果を表２のヒートサイクルテスト結果の欄に示す。なお、実験例２２〜３０は実施例である。
【００６４】
【表２】
2015106648.tif 000004
【００６５】
表２に示すように、Ｃｕ−Ｗ粉末を用いて作製された実験例２２および２３の半導体デバイスにおいては、それぞれ、８５回および９０回のヒートサイクルテストでＳｉＣパワー素子チップの破損が確認され、実験例２４〜３０の半導体デバイスにおいては、１００回のヒートサイクルテストでもＳｉＣパワー素子チップの破損は確認されなかった。したがって、実験例２２〜３０の半導体デバイスにおいても、実験例２１の半導体デバイスと比べて、ＳｉＣパワー素子チップの破損が抑制できることが確認された。
【００６６】
以上のように本発明の実施の形態および実験例について説明を行なったが、上述の各実施の形態および各実験例の構成を適宜組み合わせることも当初から予定している。
【００６７】
今回開示された実施の形態および実験例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００６８】
上記の実施形態は、半導体デバイス用基板、半導体デバイス、半導体デバイス用基板の製造方法および半導体デバイスの製造方法に利用することができ、特にパワーデバイスを実装するための積層基板などに好適に利用することができる。
【符号の説明】
【００６９】
１１  絶縁性基板
１２  配線回路用金属層
１２ａ  混合粉末
１３  レーザ光
１４  半導体チップ
【図１】
2015106648.tif 000005
【図２】
2015106648.tif 000006
【図３】
2015106648.tif 000007
【図４】
2015106648.tif 000008
【図５】
2015106648.tif 000009