(57)【要約】【課題】ディスプレイドライバＩＣ、それを含む装置、及びこれらの動作方法を提供する。【解決手段】ディスプレイドライバＩＣは、第１クロック信号を生成するオシレータと、ディスプレイドライバＩＣの外部から入力された第２クロック信号を用いて第１クロック信号の周波数を計算し、ターゲット周波数と計算された周波数とを用いて調節信号を生成する周波数補償回路と、を含み、オシレータは、調節信号に基づいて第１クロック信号の周波数を調節する。【選択図】      図２
2015001745.tif 000002
【特許請求の範囲】
【請求項１】
ディスプレイドライバＩＣにおいて、
第１クロック信号を生成するオシレータと、
前記ディスプレイドライバＩＣの外部から入力された第２クロック信号を用いて前記第１クロック信号の周波数を計算し、ターゲット周波数と計算された周波数とを用いて調節信号を生成する周波数補償回路と、を含み、
前記オシレータは、前記調節信号に基づいて前記第１クロック信号の周波数を調節するディスプレイドライバＩＣ。
【請求項２】
前記オシレータは、前記調節信号に基づいて前記第１クロック信号の周波数に反比例する抵抗キャパシタ（ＲＣ）値を調節するＲＣ制御回路を含む請求項１に記載のディスプレイドライバＩＣ。
【請求項３】
前記オシレータは、前記調節信号を使って前記第１クロック信号の周波数に関連した電流量を調節する電流制御回路を含む請求項１に記載のディスプレイドライバＩＣ。
【請求項４】
前記第２クロック信号を前記周波数補償回路に伝送するためのＭＩＰＩをさらに含む請求項１に記載のディスプレイドライバＩＣ。
【請求項５】
前記周波数補償回路は、
基準時間設定信号を使って基準時間を設定する基準時間設定回路と、
前記第２クロック信号を用いて前記基準時間に相応する基準同期信号を生成する基準同期信号生成回路と、
前記基準同期信号の一周期の間に、前記第１クロック信号のトグル回数をカウントし、カウント値を出力するカウンタと、
前記基準時間と前記カウント値とを用いて前記第１クロック信号の周波数を計算する周波数計算回路と、
前記ターゲット周波数と前記計算された周波数とを用いて前記調節信号を生成する調節信号生成回路と、
を含む請求項１に記載のディスプレイドライバＩＣ。
【請求項６】
前記基準時間設定信号は、前記第２クロック信号の周波数と周期とのうちの少なくとも１つを表わす第１信号と前記第２クロック信号のトグル回数を表わす第２信号とを含む請求項５に記載のディスプレイドライバＩＣ。
【請求項７】
前記周波数補償回路は、前記基準同期信号生成回路のイネーブルとディセーブルとを制御する設定信号を保存するレジスタをさらに含む請求項５に記載のディスプレイドライバＩＣ。
【請求項８】
前記調節信号生成回路は、
前記ターゲット周波数と前記計算された周波数とのオフセットを計算するオフセット計算回路と、
前記ターゲット周波数と前記オフセットとを用いて前記調節信号を生成する調節信号生成器と、
を含む請求項５に記載のディスプレイドライバＩＣ。
【請求項９】
前記オフセット計算回路は、解像度の調節情報を用いて前記オフセットの解像度を制御する請求項８に記載のディスプレイドライバＩＣ。
【請求項１０】
前記調節信号生成器は、選択信号に応答して前記調節信号と前記ターゲット周波数に相応するターゲット調節信号とのうちの何れか１つを前記調節信号として出力する請求項８に記載のディスプレイドライバＩＣ。
【請求項１１】
ディスプレイドライバＩＣと、
前記ディスプレイドライバＩＣの動作を制御するアプリケーションプロセッサと、を含み、
前記ディスプレイドライバＩＣは、
第１クロック信号を生成するオシレータと、
前記アプリケーションプロセッサから出力された第２クロック信号を用いて前記第１クロック信号の周波数を計算し、ターゲット周波数と計算された周波数とを用いて調節信号を生成する周波数補償回路と、を含み、
前記オシレータは、前記調節信号を用いて前記第１クロック信号の周波数を調節する携帯用電子装置。
【請求項１２】
前記ディスプレイドライバＩＣは、前記第２クロック信号を前記周波数補償回路に伝送するためのＭＩＰＩをさらに含む請求項１１に記載の携帯用電子装置。
【請求項１３】
前記周波数補償回路は、
基準時間設定信号を用いて基準時間を設定する基準時間設定回路と、
前記第２クロック信号を用いて前記基準時間に相応する基準同期信号を生成する基準同期信号生成回路と、
前記基準同期信号の一周期の間に、前記第１クロック信号のトグル回数をカウントし、カウント値を出力するカウンタと、
前記基準時間と前記カウント値とを用いて前記第１クロック信号の周波数を計算する周波数計算回路と、
前記ターゲット周波数と前記計算された周波数とを用いて前記調節信号を生成する調節信号生成回路と、
を含む請求項１１に記載の携帯用電子装置。
【請求項１４】
前記周波数補償回路は、外部からプログラム可能な前記基準時間設定信号を保存するレジスタをさらに含み、
前記基準時間設定信号は、前記第２クロック信号の周波数と周期とのうちの少なくとも１つを表わす第１信号と前記第２クロック信号のトグル回数を表わす第２信号とを含む請求項１３に記載の携帯用電子装置。
【請求項１５】
前記調節信号生成回路は、
前記ターゲット周波数と前記計算された周波数とのオフセットを計算するオフセット計算回路と、
前記ターゲット周波数と前記オフセットとを用いて前記調節信号を生成する調節信号生成器と、
を含む請求項１３に記載の携帯用電子装置。
【請求項１６】
前記周波数補償回路は、外部からプログラム可能な解像度の調節信号を保存するレジスタをさらに含み、
前記オフセット計算回路は、前記解像度の調節信号に基づいて前記オフセットの解像度を制御する請求項１５に記載の携帯用電子装置。
【請求項１７】
前記周波数補償回路は、外部からプログラム可能な制御信号を保存するレジスタをさらに含み、
前記オフセット計算回路は、前記制御信号に応答してイネーブルまたはディセーブルされる請求項１５に記載の携帯用電子装置。
【請求項１８】
前記周波数補償回路は、外部からプログラム可能な選択信号を保存するレジスタをさらに含み、
前記調節信号生成器は、前記選択信号に応答して前記調節信号と前記ターゲット周波数に相応するターゲット調節信号とのうちの何れか１つを前記調節信号として出力する請求項１５に記載の携帯用電子装置。
【請求項１９】
調節された第１クロック信号の周波数に応答して動作するグラフィックメモリをさらに含む請求項１１に記載の携帯用電子装置。
【請求項２０】
ディスプレイドライバＩＣの動作方法において、
第１クロック信号を生成する段階と、
前記ディスプレイドライバＩＣの外部から第２クロック信号を受信する段階と、
前記第２クロック信号を用いて前記第１クロック信号の第１周波数を計算する段階と、
前記第１クロック信号の前記第１周波数とターゲット周波数とを用いて調節信号を生成する段階と、
前記調節信号を用いて前記第１クロック信号の前記第１周波数を第２周波数に調節する段階と、
を含むディスプレイドライバＩＣの動作方法。
【請求項２１】
前記ディスプレイドライバＩＣの動作方法は、
前記第１クロック信号の前記第１周波数を前記第２周波数に調節した後、
前記第２周波数と前記ターゲット周波数とを比較する段階と、
前記第２周波数が前記ターゲット周波数と異なるか、または前記第２周波数が前記ターゲット周波数の範囲外にあるかの決定に応答して、前記第２周波数を第３周波数に調節する段階と、
をさらに含む請求項２０に記載のディスプレイドライバＩＣの動作方法。
【請求項２２】
前記調節信号は、第１調節信号を含み、
前記ディスプレイドライバＩＣの動作方法は、
前記第２周波数と前記ターゲット周波数とを用いて第２調節信号を生成する段階をさらに含み、
前記第２周波数を前記第３周波数に調節する段階は、前記第２調節信号を用いて前記第２周波数を前記第３周波数に調節する段階を含み、
前記ディスプレイドライバＩＣの動作方法は、前記第３周波数と前記ターゲット周波数とを比較する段階をさらに含む請求項２１に記載のディスプレイドライバＩＣの動作方法。
【請求項２３】
前記第１クロック信号を生成する段階は、オシレータを用いて前記第１クロック信号を生成する段階を含み、
前記第１周波数を計算する段階は、周波数補償回路を用いて、前記第２クロック信号を用いて前記第１クロック信号の前記第１周波数を計算する段階を含み、
前記調節信号を生成する段階は、前記周波数補償回路を用いて、前記第１クロック信号の前記第１周波数と前記ターゲット周波数とを用いて前記調節信号を生成する段階を含み、
前記第１周波数を調節する段階は、前記オシレータを用いて、前記調節信号を用いて前記第１クロック信号の前記第１周波数を前記第２周波数に調節する段階を含む請求項２０に記載のディスプレイドライバＩＣの動作方法。
【請求項２４】
前記ディスプレイドライバＩＣの外部から前記第２クロック信号を受信する段階は、シリアルインターフェースを通じて前記第２クロック信号を受信する請求項２３に記載のディスプレイドライバＩＣの動作方法。
【請求項２５】
前記第１クロック信号の前記第１周波数を計算する段階は、
基準時間設定信号を用いて基準時間を設定する段階と、
前記第２クロック信号を用いて前記基準時間に相応する基準同期信号を生成する段階と、
前記基準同期信号の一周期の間に、前記第１クロック信号のトグル回数をカウントし、カウント値を出力する段階と、
前記基準時間と前記カウント値とを用いて前記第１クロック信号の前記第１周波数を計算する段階と、
を含む請求項２０に記載のディスプレイドライバＩＣの動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数調節技術に係り、特に、外部クロック信号を用いてオシレータの周波数を調節することができるディスプレイドライバＩＣ、それを含む装置、及びこれらの動作方法に関する。
【背景技術】
【０００２】
最近、ＨＤＴＶ級の超解像度ディスプレイモジュールを含むスマートフォンまたはタブレットＰＣ（Ｔａｂｌｅｔ  Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）が販売されることによって、モバイルディスプレイは、ＷＶＧＡ（Ｗｉｄｅ  Ｖｉｄｅｏ  ＧｒａｐｈｉｃｓＡｒｒａｙ）級またはフルＨＤ（Ｆｕｌｌ−Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ）級に発展しつつある。したがって、このモバイルディスプレイに適したディスプレイドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の開発が要請されている。このディスプレイドライバＩＣは、平面ディスプレイパネルを駆動または制御することができる電子回路を意味する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】韓国特許公開２０１０−００８１４７２号公報
【特許文献２】韓国特許公開２００５−００４８９０６号公報
【特許文献３】韓国特許第１００７４４１３５号公報
【特許文献４】韓国特許公開２００６−００７６８７１号公報
【特許文献５】韓国特許第１０１１８７５７２号公報
【特許文献６】韓国特許第１００７１２５５３号公報
【特許文献７】韓国特許公開２００７−００９４３３２号公報
【特許文献８】韓国特許公開２００６−００７８００８号公報
【特許文献９】米国公開特許第２００２−０１８８８８０号公報
【特許文献１０】韓国特許公開２００４−００２７７６１号公報
【特許文献１１】米国公開特許第２００７−０２０５９７１号公報
【特許文献１２】米国公開特許第２００７−０２００８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする技術的な課題は、外部クロック信号を用いて工程変化（ｐｒｏｃｅｓｓ  ｖａｒｉａｔｉｏｎ）、電圧（ｖｏｌｔａｇｅ）変化、及び温度（ｔｅｍｐｅｒａｔｕｒｅ）変化に鈍感な周波数を有する内部クロック信号を生成することができるオシレータを含むディスプレイドライバＩＣ、それを含む装置、及びこれらの動作方法を提供するところにある。
【課題を解決するための手段】
【０００５】
ディスプレイドライバＩＣは、第１クロック信号を生成するオシレータと、前記ディスプレイドライバＩＣの外部から入力された第２クロック信号を用いて前記第１クロック信号の周波数を計算し、ターゲット周波数と計算された周波数とを用いて調節信号を生成する周波数補償回路と、を含み、前記オシレータは、前記調節信号に基づいて前記第１クロック信号の周波数を調節する。
【０００６】
実施形態によって、前記オシレータは、前記調節信号に基づいて前記第１クロック信号の周波数に反比例する抵抗キャパシタ（ＲＣ）値を調節するＲＣ制御回路を含む。他の実施形態によって、前記オシレータは、前記調節信号を使って前記第１クロック信号の周波数に関連した電流量を調節する電流制御回路を含む。
前記ディスプレイドライバＩＣは、前記第２クロック信号を前記周波数補償回路に伝送するためのＭＩＰＩ（Ｍｏｂｉｌｅ  Ｉｎｄｕｓｔｒｙ  Ｐｒｏｃｅｓｓｏｒ  Ｉｎｔｅｒｆａｃｅ）をさらに含む。
【０００７】
前記周波数補償回路は、基準時間設定信号を使って基準時間を設定する基準時間設定回路と、前記第２クロック信号を用いて前記基準時間に相応する基準同期信号を生成する基準同期信号生成回路と、前記基準同期信号の一周期の間に、前記第１クロック信号のトグル回数をカウントし、カウント値を出力するカウンタと、前記基準時間と前記カウント値とを用いて前記第１クロック信号の周波数を計算する周波数計算回路と、前記ターゲット周波数と前記計算された周波数とを用いて前記調節信号を生成する調節信号生成回路と、を含む。
【０００８】
前記基準時間設定信号は、前記第２クロック信号の周波数と周期とのうちの少なくとも１つを表わす第１信号と前記第２クロック信号のトグル回数を表わす第２信号とを含む。
前記周波数補償回路は、前記基準同期信号生成回路のイネーブルとディセーブルとを制御する設定信号を保存するレジスタをさらに含む。
前記調節信号生成回路は、前記ターゲット周波数と前記計算された周波数とのオフセットを計算するオフセット計算回路と、前記ターゲット周波数と前記オフセットとを用いて前記調節信号を生成する調節信号生成器と、を含む。
前記オフセット計算回路は、解像度の調節情報を用いて前記オフセットの解像度を制御する。前記調節信号生成器は、選択信号に応答して前記調節信号と前記ターゲット周波数に相応するターゲット調節信号とのうちの何れか１つを前記調節信号として出力する。
【０００９】
本発明の実施形態による携帯用電子装置は、ディスプレイドライバＩＣと、前記ディスプレイドライバＩＣの動作を制御するアプリケーションプロセッサと、を含み、前記ディスプレイドライバＩＣは、第１クロック信号を生成するオシレータと、前記アプリケーションプロセッサから出力された第２クロック信号を用いて前記第１クロック信号の周波数を計算し、ターゲット周波数と計算された周波数とを用いて調節信号を生成する周波数補償回路と、を含み、前記オシレータは、前記調節信号を用いて前記第１クロック信号の周波数を調節する。
【００１０】
本発明の実施形態によるディスプレイドライバＩＣの動作方法は、第１クロック信号を生成する段階と、前記ディスプレイドライバＩＣの外部から第２クロック信号を受信する段階と、前記第２クロック信号を用いて前記第１クロック信号の第１周波数を計算する段階と、前記第１クロック信号の前記第１周波数とターゲット周波数とを用いて調節信号を生成する段階と、前記調節信号を用いて前記第１クロック信号の前記第１周波数を第２周波数に調節する段階と、を含む。
【００１１】
前記ディスプレイドライバＩＣの動作方法は、前記第１クロック信号の前記第１周波数を前記第２周波数に調節した後、前記第２周波数と前記ターゲット周波数とを比較する段階と、前記第２周波数が前記ターゲット周波数と異なるか、または前記第２周波数が前記ターゲット周波数の範囲外にあるかの決定に応答して、前記第２周波数を第３周波数に調節する段階と、をさらに含む。
【００１２】
前記調節信号は、第１調節信号を含み、前記ディスプレイドライバＩＣの動作方法は、前記第２周波数と前記ターゲット周波数とを用いて第２調節信号を生成する段階をさらに含み、前記第２周波数を前記第３周波数に調節する段階は、前記第２調節信号を用いて前記第２周波数を前記第３周波数に調節する段階を含み、前記ディスプレイドライバＩＣの動作方法は、前記第３周波数と前記ターゲット周波数とを比較する段階をさらに含む。
【００１３】
前記第１クロック信号を生成する段階は、オシレータを用いて前記第１クロック信号を生成する段階を含み、前記第１周波数を計算する段階は、周波数補償回路を用いて、前記第２クロック信号を用いて前記第１クロック信号の前記第１周波数を計算する段階を含み、前記調節信号を生成する段階は、前記周波数補償回路を用いて、前記第１クロック信号の前記第１周波数と前記ターゲット周波数とを用いて前記調節信号を生成する段階を含み、前記第１周波数を調節する段階は、前記オシレータを用いて、前記調節信号を用いて前記第１クロック信号の前記第１周波数を前記第２周波数に調節する段階を含む。
前記ディスプレイドライバＩＣの外部から前記第２クロック信号を受信する段階は、シリアルインターフェースを通じて前記第２クロック信号を受信する。
【００１４】
前記第１クロック信号の前記第１周波数を計算する段階は、基準時間設定信号を用いて基準時間を設定する段階と、前記第２クロック信号を用いて前記基準時間に相応する基準同期信号を生成する段階と、前記基準同期信号の一周期の間に、前記第１クロック信号のトグル回数をカウントし、カウント値を出力する段階と、前記基準時間と前記カウント値とを用いて前記第１クロック信号の前記第１周波数を計算する段階と、を含む。
前記調節信号を生成する段階は、前記ターゲット周波数と前記第１周波数との間のオフセットを計算する段階と、前記ターゲット周波数と前記オフセットとを用いて前記調節信号を生成する段階と、を含む。
【発明の効果】
【００１５】
本発明の実施形態によるディスプレイドライバＩＣは、外部クロック信号を用いてオシレータのクロック信号の周波数を工程変化、電圧変化、及び温度変化に鈍感にリアルタイムで調節することができる。したがって、オシレータは、一定の周波数を有する内部クロック信号を生成することができるので、ディスプレイドライバＩＣによって駆動されるディスプレイで発生するフリッカ（ｆｌｉｃｋｅｒ）を減らすことができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態によるディスプレイシステムのブロック図。
【図２】図１の周波数補償回路のブロック図。
【図３】図２の周波数補償回路で使われる信号のタイミング図。
【図４】図２のオシレータの一実施形態を示す図。
【図５】図２のオシレータの他の実施形態を示す図。
【図６】図５の電流制御回路の実施形態を示す図。
【図７】図５のオシレータで使われる信号のタイミング図。
【図８】本発明の他の実施形態によるディスプレイシステムのブロック図。
【図９】本発明の実施形態によるディスプレイシステムの動作を説明するフローチャート。
【発明を実施するための形態】
【００１７】
以下、添付した図面を参照して、本発明を詳しく説明する。
図１は、本発明の一実施形態によるディスプレイシステムのブロック図を示す。図１を参照すれば、ディスプレイシステム１００は、ディスプレイドライバＩＣ２００、アプリケーションプロセッサ３００、及びディスプレイパネル４００を含む。
【００１８】
ディスプレイシステム１００は、ディスプレイパネル４００を含む携帯用電子装置として具現可能である。携帯用電子装置は、ノート型パソコン（Ｌａｐｔｏｐ  Ｃｏｍｐｕｔｅｒ）、携帯電話、スマートフォン（ｓｍａｒｔ  ｐｈｏｎｅ）、タブレット（Ｔａｂｌｅｔ）ＰＣ、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、ＥＤＡ（Ｅｎｔｅｒｐｒｉｓｅ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、デジタルスチルカメラ（Ｄｉｇｉｔａｌ  Ｓｔｉｌｌ  Ｃａｍｅｒａ）、デジタルビデオカメラ（Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ  Ｃａｍｅｒａ）、ＰＭＰ（Ｐｏｒｔａｂｌｅ  Ｍｕｌｔｉｍｅｄｉａ  Ｐｌａｙｅｒ）、ＰＮＤ（Ｐｅｒｓｏｎａｌ  Ｎａｖｉｇａｔｉｏｎ  ＤｅｖｉｃｅまたはＰｏｒｔａｂｌｅ  Ｎａｖｉｇａｔｉｏｎ  Ｄｅｖｉｃｅ）、携帯用ゲームコンソール（ｈａｎｄｈｅｌｄ  ｇａｍｅ  ｃｏｎｓｏｌｅ）、モバイルインターネット装置（ＭｏｂｉｌｅＩｎｔｅｒｎｅｔ  Ｄｅｖｉｃｅ：ＭＩＤ）、または電子ブック（ｅ−ｂｏｏｋ）として具現可能である。
【００１９】
ディスプレイドライバＩＣ２００は、プロセッサ、例えば、アプリケーションプロセッサ３００の制御によってディスプレイデータをディスプレイパネル４００にディスプレイすることができる。ディスプレイドライバＩＣ２００がモバイル装置（Ｍｏｂｉｌｅ  Ｄｅｖｉｃｅ）に使われる時、ディスプレイドライバＩＣ２００は、モバイルディスプレイドライバＩＣとも呼ばれる。
【００２０】
ディスプレイドライバＩＣ２００は、直列インターフェース２１０、オシレータ２２０、ロジック回路２３０、及び少なくとも１つのグラフィックメモリ２４１、２４３を含む。グラフィックメモリ２４１、２４３は、グラフィックＲＡＭとして具現可能である。ディスプレイドライバＩＣ２００の直列インターフェース２１０は、アプリケーションプロセッサ３００の直列インターフェース３１０と直列通信を行う。
【００２１】
各直列インターフェース２１０、３１０は、ＭＩＰＩ（Ｍｏｂｉｌｅ  Ｉｎｄｕｓｔｒｙ  Ｐｒｏｃｅｓｓｏｒ  Ｉｎｔｅｒｆａｃｅ）、ＭＤＤＩ（Ｍｏｂｉｌｅ  Ｄｉｓｐｌａｙ  Ｄｉｇｉｔａｌ  Ｉｎｔｅｒｆａｃｅ）、ディスプレイポート（Ｄｉｓｐｌａｙ  Ｐｏｒｔ）、または埋設ディスプレイポート（Ｅｍｂｅｄｄｅｄ  Ｄｉｓｐｌａｙ  Ｐｏｒｔ：ｅＤＰ）のような直列インターフェース（ｓｅｒｉａｌ  ｉｎｔｅｒｆａｃｅ）に適したインターフェースであり得る。例えば、各直列インターフェース２１０、３１０は、ＭＩＰＩインターフェースまたはＤＳＩ（Ｄｉｓｐｌａｙ  Ｓｅｒｉａｌ  Ｉｎｔｅｒｆａｃｅ）であり得る。
【００２２】
オシレータ２２０は、第１クロック信号ＯＳＣを生成する。
ロジック回路２３０は、ディスプレイドライバＩＣ２００の動作に必要な制御信号を生成することができる電子回路を意味し、ロジック回路２３０は、周波数補償回路２３１を含みうる。
周波数補償回路２３１は、ディスプレイドライバＩＣ２００の外部から入力された第２クロック信号ＲＣＬＫを用いてオシレータ２２０から生成された第１クロック信号ＯＳＣの現在周波数を計算し、ターゲット周波数と計算された現在周波数とを用いて調節信号ＣＯＤＥを生成する。調節信号ＣＯＤＥは、１つまたはそれ以上のビットを含むデジタル信号を意味する。
【００２３】
オシレータ２２０は、周波数補償回路２３１から出力された調節信号ＣＯＤＥに基づいて、第１クロック信号ＯＳＣの周波数を調節し、周波数調節された第１クロック信号ＯＳＣを周波数補償回路２３１に出力する。したがって、オシレータ２２０と周波数補償回路２３１との相互動作によって、オシレータ２２０は、第１クロック信号ＯＳＣの周波数がターゲットクロック信号のターゲット周波数と同一になるまで、またはターゲット周波数の許容範囲内に進入（ｅｎｔｅｒ）するまで、第１クロック信号ＯＳＣの周波数をリアルタイムで調節することができる。
【００２４】
周波数補償回路２３１は、外部から入力された第２クロック信号ＲＣＬＫを基準クロック信号に用いて、オシレータ２２０の第１クロック信号ＯＳＣの周波数を調節することができる。したがって、オシレータ２２０は、工程変化、電圧変化、及び温度変化にも拘らず、調節信号ＣＯＤＥによってターゲット周波数またはターゲット周波数に近接した周波数を有する第１クロック信号ＯＳＣを生成することができる。
【００２５】
第１クロック信号ＯＳＣは、少なくとも１つのグラフィックメモリ２４１、２４３に供給されうる。少なくとも１つのグラフィックメモリ２４１、２４３は、ディスプレイパネル４００でディスプレイされるイメージデータまたはグラフィックデータを処理（例えば、保存）することができる。
ディスプレイドライバＩＣ２００は、少なくとも１つのソースドライバ２５１、２５３、ガンマ回路２５５、少なくとも１つのゲートドライバ２６１、２６３、及び少なくとも１つの電力源２７１、２７３をさらに含みうる。
【００２６】
図１では、例示的に２つのソースドライバ２５１、２５３、ガンマ回路２５５、２つのゲートドライバ２６１、２６３、及び２つの電力源２７１、２７３が示されるが、本発明の実施形態によるディスプレイドライバＩＣ２００の構造が、これらに限定されるものではない。
ソースドライバ２５１、２５３は、ガンマ回路２５５から出力された対応するガンマ電圧を用いて、グラフィックメモリ２４１、２４３から出力されたイメージデータまたはグラフィックデータに相応する信号をディスプレイパネル４００のデータラインに駆動（ｄｒｉｖｉｎｇ）することができる。
【００２７】
ゲートドライバ２６１、２６３は、ディスプレイパネル４００のゲートラインを駆動することができる。すなわち、ソースドライバ２５１、２５３とゲートドライバ２６１、２６３との制御によってディスプレイパネル４００のピクセルの動作が制御されるので、グラフィックメモリ２４１、２４３から出力されたイメージデータまたはグラフィックデータに相応するイメージが、ディスプレイパネル４００でディスプレイされうる。
２つの電力源２７１、２７３は、各構成要素２１０、２２０、２３０、２３１、２４１、２４３、２５１、２５３、２５５、２６１、２６３、及び４００に必要な電力を供給する。実施形態によって、ディスプレイパネル４００に供給される電力は、別途の電力源から出力されることもある。
【００２８】
第１クロック信号ＯＳＣは、少なくとも１つのグラフィックメモリ２４１、２４３、少なくとも１つのソースドライバ２５１、２５３、及び／または少なくとも１つのゲートドライバ２６１、２６３に供給されうる。ディスプレイは、ディスプレイパネル４００を含みうる。ディスプレイは、ＴＦＴ−ＬＣＤ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ−Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）ディスプレイ、ＯＬＥＤ（Ｏｒｇａｎｉｃ  ＬＥＤ）ディスプレイ、ＡＭＯＬＥＤ（Ａｃｔｉｖｅ−Ｍａｔｒｉｘ  ＯＬＥＤ）ディスプレイ、またはフレキシブル（Ｆｌｅｘｉｂｌｅ）ディスプレイとして具現可能である。
【００２９】
図２は、図１の周波数補償回路のブロック図を示す。図１と図２とを参照すれば、周波数補償回路２３１は、基準時間設定回路２３１−１、基準同期信号生成回路２３１−２、カウンタ２３１−３、周波数計算回路２３１−４、及び調節信号生成回路２３１−５を含む。
【００３０】
基準時間設定回路２３１−１は、基準時間設定信号ＳＥＴ１、ＳＥＴ２に基づいて基準時間ＲＴを設定（または、計算）する。基準時間設定信号ＳＥＴ１、ＳＥＴ２は、第２クロック信号ＲＣＬＫの周波数と周期とのうちの少なくとも１つを表わす第１設定信号ＳＥＴ１と、第２クロック信号ＲＣＬＫのトグル（ｔｏｇｇｌｅ）回数を表わす第２設定信号ＳＥＴ２と、を含む。例えば、第２設定信号ＳＥＴ２は、トグル回数の代わりに、第２クロック信号ＲＣＬＫの立上りエッジの個数を表わすこともある。
【００３１】
第１レジスタ２３１−１１には、第２クロック信号ＲＣＬＫの周波数と周期とのうちの少なくとも１つを表わす第１設定信号ＳＥＴ１がプログラムされうる。第２レジスタ２３１−１２には、第２クロック信号ＲＣＬＫのトグル回数（または、立上りエッジの個数）を表わす第２設定信号ＳＥＴ２がプログラムされうる。第１レジスタ２３１−１１と第２レジスタ２３１−１２とは、１つのレジスタとして具現されることもある。
【００３２】
基準同期信号生成回路２３１−２は、第２クロック信号ＲＣＬＫを用いて基準時間ＲＴに相応する基準同期信号ＲＳＹＮＣを生成する。基準同期信号生成回路２３１−２は、第３設定信号ＳＥＴ３に応答してイネーブルまたはディセーブルされうる。
第１レベル、例えば、ハイレベルを有する第３設定信号ＳＥＴ３に応答してイネーブルされた基準同期信号生成回路２３１−２は、基準同期信号ＲＳＹＮＣを生成し、第２レベル、例えば、ローレベルを有する第３設定信号ＳＥＴ３に応答してディセーブルされた基準同期信号生成回路２３１−２は、基準同期信号ＲＳＹＮＣを生成することができない。
【００３３】
第３レジスタ２３１−１３には、第３設定信号ＳＥＴ３がプログラムされうる。
カウンタ２１３−３は、基準同期信号ＲＳＹＮＣの一周期の間に、第１クロック信号ＯＳＣのトグル回数（または、立上りエッジの個数）をカウントし、カウント値ＣＮＴを出力する。
【００３４】
周波数計算回路２１３−４は、基準時間ＲＴとカウント値ＣＮＴとを用いて第１クロック信号ＯＳＣの現在周波数ＣＵＦを計算する。調節信号生成回路２３１−５は、ターゲットクロック信号ＴＣＬＫのターゲット周波数と計算された現在周波数ＣＵＦとを用いて調節信号ＣＯＤＥを生成する。ここで、ターゲットクロック信号ＴＣＬＫは、ターゲット周波数を有するターゲットクロック信号ＴＣＬＫを生成することができる情報（または、データ）であり得る。この情報は、調節信号ＣＯＤＥとしてオシレータ２２０にプログラムされうる。
調節信号生成回路２３１−５は、オフセット計算回路２３１−６、調節信号生成器２３１−７、及び選択回路２３１−８を含む。
【００３５】
オフセット計算回路２３１−６は、ターゲットクロック信号ＴＣＬＫのターゲット周波数と計算された現在周波数ＣＵＦとの間のオフセット（ｏｆｆｓｅｔ）、例えば、差を計算し、該計算されたオフセットＯＦＦＳを出力する。オフセット計算回路２３１−６は、第４設定信号ＳＥＴ４に基づいてオフセットの解像度（ｒｅｓｏｌｕｔｉｏｎ）を制御することができる。第４設定信号ＳＥＴ４は、解像度の調節信号である。この解像度は、０．１ＭＨｚ、０．５ＭＨｚ、１ＭＨｚ、または２ＭＨｚのようにオフセットをどれほど精密に計算するか否かを表わす。
【００３６】
第４レジスタ２３１−１４には、第４設定信号ＳＥＴ４がプログラムされうる。第５レジスタ２３１−１５には、オフセット計算回路２３１−６のイネーブルまたはディセーブルを制御することができる第５設定信号ＳＥＴ５がプログラムされうる。
調節信号生成器２３１−７は、ターゲットクロック信号ＴＣＬＫのターゲット周波数と計算されたオフセットＯＦＦＳとを用いて調節信号ＣＯＤＥ１またはＣＯＤＥ２を生成することができる。
【００３７】
第１調節信号ＣＯＤＥ１は、ターゲットクロック信号ＴＣＬＫのターゲット周波数と計算されたオフセットＯＦＦＳとに関連した調節信号であり、第２調節信号ＣＯＤＥ２は、ターゲットクロック信号ＴＣＬＫのターゲット周波数にのみ関連した調節信号である。
選択回路２３１−８は、選択信号ＳＥＬに応答して第１調節信号ＣＯＤＥ１と第２調節信号ＣＯＤＥ２とのうち何れか１つを調節信号ＣＯＤＥとしてオシレータ２２０に出力することができる。実施形態によって、調節信号生成器２３１−７は、選択回路２３１−８を含むように設計されうる。
【００３８】
第６レジスタ２３１−１６には、選択信号ＳＥＬがプログラムされうる。各レジスタ２３１−１１〜２３１−１６は、プログラム可能なメモリの一実施形態を意味するものであって、ロジック回路２３０によってプログラムされうる。また、各レジスタ２３１−１１〜２３１−１６は、アプリケーションプロセッサ３００によってプログラムされるか、ディスプレイドライバＩＣ２００の製造業者またはプログラミングエンジニアによってディスプレイドライバＩＣ２００毎に互いに異ならせてプログラムされうる。
【００３９】
各設定信号ＳＥＴ１〜ＳＥＴ５は、少なくとも１つのビットを含むデジタル信号を意味する。
オシレータ２２０は、調節信号ＣＯＤＥによって第１クロック信号ＯＳＣの周波数をリアルタイムで調節することができる。オシレータ２２０が調節信号ＣＯＤＥによって第１クロック信号ＯＳＣの周波数を調節する方法は、図３から図７を参照して詳しく説明される。
【００４０】
説明の便宜上、各回路２３１−２、２３１−６は、イネーブルされ、第１設定信号ＳＥＴ１は、９ｎｓを表わし、第２設定信号ＳＥＴ２は、２００個を表わし、ターゲットクロック信号ＴＣＬＫのターゲット周波数は、５２．５ＭＨｚであり、この際の調節信号ＣＯＤＥは、ＣＯＤＥ１−１であり、第４設定信号ＳＥＴ４は、０．１ＭＨｚと仮定する。また、第２クロック信号ＲＣＬＫの周波数は、８８８Ｍｂｐｓ、すなわち、１１１．１ＭＨｚであり、周期は、９ｎｓと仮定する。
【００４１】
オシレータ２２０は、調節信号（ＣＯＤＥ＝ＣＯＤＥ１−１）に相応する周波数を有する第１クロック信号ＯＳＣを生成する。基準時間設定回路２３１−１は、第１設定信号（ＳＥＴ１＝９ｎｓ）と第２設定信号（ＳＥＴ２＝２００）との積に基づいて基準時間（ＲＴ＝９ｎｓ＊２００＝１８００ｎｓ）を設定（または、計算）する。
基準同期信号生成回路２３１−２は、第２クロック信号ＲＣＬＫを用いて基準時間（ＲＴ＝１８００ｎｓ）に相応する基準同期信号ＲＳＹＮＣを生成する。この際、基準同期信号ＲＳＹＮＣの周波数は、５５５．５ＫＨｚである。カウンタ２３１−３は、基準同期信号ＲＳＹＮＣの一周期（Ｐ＝１８００ｎｓ）の間に入力される第１クロック信号ＯＳＣのトグル回数（または、立上りエッジの個数）をカウントし、カウント値（ＣＮＴ＝ＣＮＴ１）を出力する。
【００４２】
カウント値（ＣＮＴ＝ＣＮＴ１）が、９０である時、周波数計算回路２３１−４は、基準時間（ＲＴ＝１８００ｎｓ）とカウント値（ＣＮＴ＝ＣＮＴ１＝９０）とを用いて第１クロック信号ＯＳＣの現在周波数ＣＵＦを計算する。例えば、周波数計算回路２３１−４は、基準時間（ＲＴ＝１８００ｎｓ）をカウント値（ＣＮＴ＝ＣＮＴ１＝９０）で割った値（例えば、周期）を計算し、該計算された値を用いて、第１クロック信号ＯＳＣの現在周波数ＣＵＦとして計算することができる。すなわち、第１クロック信号ＯＳＣの現在周波数ＣＵＦは、５０ＭＨｚと計算されうる。
【００４３】
すなわち、オシレータ２２０は、工程変化、電圧変化、及び温度変化によって、ターゲット周波数（すなわち、５２．５ＭＨｚ）を有する第１クロック信号ＯＳＣの代わりに、実際周波数（すなわち、５０ＭＨｚ）を有する第１クロック信号ＯＳＣを出力する。
オフセット計算回路２３１−６は、第４設定信号ＳＥＴ４によるオフセットの解像度、例えば、０．１によってターゲットクロック信号ＴＣＬＫのターゲット周波数（例えば、５２．５ＭＨｚ）と第１クロック信号ＯＳＣの現在周波数ＣＵＦ（例えば、５０ＭＨｚ）とのオフセット、すなわち、差（例えば、２．５ＭＨｚ）を計算し、この差をオフセット（ＯＦＦＳ＝２．５ＭＨｚ）として出力する。
【００４４】
調節信号生成器２３１−７は、オフセット（ＯＦＦＳ＝２．５ＭＨｚ）に基づいて第１クロック信号ＯＳＣの周波数を増加させるための調節信号ＣＯＤＥ１−２をオシレータ２２０に出力する。
オシレータ２２０は、調節信号ＣＯＤＥ１−２に応答して第１クロック信号ＯＳＣの周波数を増加させる。例えば、調節されたカウント値ＣＮＴ２が、９４である時、周波数計算回路２３１−４は、基準時間（ＲＴ＝１８００ｎｓ）を、調節されたカウント値（ＣＮＴ＝ＣＮＴ２＝９４）で割った値（＝１８００ｎｓ／９４）の逆数に該当する値を第１クロック信号ＯＳＣの現在周波数ＣＵＦとして計算する。この際、第１クロック信号ＯＳＣの現在周波数ＣＵＦは、５２．２ＭＨｚと計算されうる。
【００４５】
オフセット計算回路２３１−６は、ターゲットクロック信号ＴＣＬＫのターゲット周波数（例えば、５２．５ＭＨｚ）と第１クロック信号ＯＳＣの現在周波数ＣＵＦ（例えば、５２．２ＭＨｚ）とのオフセット、すなわち、差（例えば、０．３ＭＨｚ）を計算し、この差をオフセット（ＯＦＦＳ＝０．３ＭＨｚ）として出力する。
調節信号生成器２３１−７は、オフセット（ＯＦＦＳ＝０．３ＭＨｚ）に基づいて第１クロック信号ＯＳＣの周波数を増加させるための調節信号をオシレータ２２０に出力する。オシレータ２２０は、調節信号に応答して第１クロック信号ＯＳＣの周波数を増加させる。例えば、調節されたカウント値が、９５である時、周波数計算回路２３１−４は、基準時間（ＲＴ＝１８００ｎｓ）を、調節されたカウント値（ＣＮＴ＝９５）で割った値（＝１８００ｎｓ／９５）の逆数に該当する値を第１クロック信号ＯＳＣの現在周波数ＣＵＦとして計算する。この際、第１クロック信号ＯＳＣの現在周波数ＣＵＦは、５２．８ＭＨｚと計算されうる。
【００４６】
オフセット計算回路２３１−６は、ターゲットクロック信号ＴＣＬＫのターゲット周波数（例えば、５２．５ＭＨｚ）と第１クロック信号ＯＳＣの現在周波数ＣＵＦ（例えば、５２．８ＭＨｚ）とのオフセット、すなわち、差（例えば、−０．３ＭＨｚ）を計算し、この差をオフセット（ＯＦＦＳ＝−０．３ＭＨｚ）として出力する。
調節信号生成器２３１−７は、オフセット（ＯＦＦＳ＝−０．３ＭＨｚ）に基づいて第１クロック信号ＯＳＣの周波数を減少させるための調節信号をオシレータ２２０に出力する。
オシレータ２２０は、この調節信号に応答して第１クロック信号ＯＳＣの周波数を減少させる。前述した過程を通じて、オシレータ２２０は、ターゲットクロック信号ＴＣＬＫのターゲット周波数（例えば、５２．５ＭＨｚ）に非常に近い周波数、例えば、５２．２ＭＨｚまたは５２．８ＭＨｚを有する第１クロック信号ＯＳＣを生成することができる。
【００４７】
図３を説明するために例示された値は、オシレータ２２０と周波数補償回路２３１との動作を説明するために例示的に選択された値である。
すなわち、オシレータ２２０は、工程変化、電圧変化、及び温度変化によってターゲットクロック信号ＴＣＬＫのターゲット周波数と異なる周波数を有する第１クロック信号ＯＳＣを生成するが、第１クロック信号ＯＳＣの周波数がターゲットクロック信号ＴＣＬＫのターゲット周波数と一致するまで、またはこのターゲット周波数の一定範囲内に進入するまで、オシレータ２２０は、調節信号ＣＯＤＥに応答して第１クロック信号ＯＳＣの周波数をリアルタイムで調節することができる。
図３で、Ｐ１は、初期周波数を有する第１クロック信号ＯＳＣのトグル区間を表わし、Ｐ２は、周波数調節された第１クロック信号ＯＳＣのトグル区間を表わす。
【００４８】
図４は、図２のオシレータの一実施形態を示す。図４を参照すれば、オシレータ２２０の一実施形態によるオシレータ２２０Ａは、ＲＣリラクゼーション（ｒｅｌａｘａｔｉｏｎ）オシレータまたは矩形波（ｓｑｕａｒｅ  ｗａｖｅ）オシレータとして具現可能である。
オシレータ２２０Ａは、調節信号ＣＯＤＥに基づいて第１クロック信号ＯＳＣの周波数に関連したＲＣ値を調節することができるＲＣ制御回路５３０Ａを含む。ＲＣ制御回路５３０Ａは、可変抵抗回路５３０と可変キャパシタ回路５５０とを含む。
【００４９】
オシレータ２２０Ａは、バイアス電流生成回路（ｂｉａｓ  ｃｕｒｒｅｎｔ  ｇｅｎｅｒａｔｉｏｎ  ｃｉｒｃｕｉｔ）５０１、電圧分配回路（ｖｏｌｔａｇｅ  ｄｉｖｉｄｅ  ｃｉｒｃｕｉｔ）５１０、比較器５１１、５１５、複数のゲート回路５１３、５１７、５１９、５２１、５２３、５２５、及び５２７、ドライバ５２９、及びＲＣ制御回路５３０Ａを含む。
バイアス電流生成回路５０１は、比較器５１１、５１５のそれぞれに供給されるバイアス電流ＩＢＩＡＳを生成する。電圧分配回路５１０は、電源電圧ＶＤＤを供給する電源ラインと接地ＶＳＳとの間に直列に接続された複数の抵抗を含み、これら複数の抵抗を用いて分配された電圧ＶＨ、ＶＬを生成する。
【００５０】
第１比較器５１１は、第１分配電圧ＶＨと第２ノードＮＤ２の電圧とを比較し、該比較の結果による第１比較信号を出力し、インバータ５１３は、第１比較器５１１の第１比較信号を反転させる。第２比較器５１５は、第２分配電圧ＶＬと第２ノードＮＤ２の電圧とを比較し、該比較の結果による第２比較信号を出力し、インバータ５１７は、第２比較器５１５の第２比較信号を反転させ、インバータ５１９は、インバータ５１７の出力信号を反転させる。
【００５１】
第１ＮＡＮＤゲート５２１は、インバータ５１３の出力信号と第２ＮＡＮＤゲート５２３の出力信号とをＮＡＮＤ演算し、第２ＮＡＮＤゲート５２３は、インバータ５１９の出力信号と第１ＮＡＮＤゲート５２１の出力信号とをＮＡＮＤ演算し、インバータ５２５は、第１ＮＡＮＤゲート５２１の出力信号を反転させ、インバータ５２７は、インバータ５２５の出力信号を反転させる。第１クロック信号ＯＳＣは、インバータ５２５から生成される。
【００５２】
インバータの機能を行うドライバ５２９は、電源電圧ＶＤＤを供給する電源ラインと接地ＶＳＳとの間に直列に接続されたトランジスタＭＰ、ＭＮを含み、ＰＭＯＳトランジスタＭＰは、第１ノードＮＤ１の電圧を電源電圧ＶＤＤにプルアップ（ｐｕｌｌ−ｕｐ）させる機能を行い、トランジスタＭＮは、第１ノードＮＤ１の電圧を接地にプルダウン（ｐｕｌｌ−ｄｏｗｎ）させる機能を行う。
可変抵抗回路５３０は、第１ノードＮＤ１と第２ノードＮＤ２との間に接続され、直列に接続された複数の抵抗５３１〜５３６、及び複数のスイッチ５４１〜５４６を含む。
【００５３】
各抵抗５３１〜５３６の抵抗値（ｒｅｓｉｓｔａｎｃｅ）は、互いに同一に具現されることもあり、互いに異ならせて具現されることもある。また、各抵抗５３１〜５３６の抵抗値には、加重値が付与されうる。各スイッチ５４１〜５４６は、各第１調節信号ＦＤ＜１＞〜ＦＤ＜ｎ＞（ｎは、自然数）に応答してスイッチされる。
可変キャパシタ回路５５０は、第２ノードＮＤ２と接地との間に接続され、並列に接続されたキャパシタユニットを含む。各キャパシタユニットは、各キャパシタ５５１〜５５６と各スイッチ５６１〜５６６とを含む。各キャパシタ５５１〜５５６のキャパシタンス（ｃａｐａｃｉｔａｎｃｅ）は、互いに同一に具現されることもあり、互いに異ならせて具現されることもある。また、各キャパシタ５５１〜５５６のキャパシタンスには、加重値が付与されうる。各スイッチ５６１〜５６６は、各第２調節信号ＦＵ＜１＞〜ＦＵ＜ｍ＞（ｍは、自然数、ｎ＝ｍまたはｎ≠ｍ）に応答してスイッチされる。
【００５４】
第１調節信号ＦＤ＜１＞〜ＦＤ＜ｎ＞は、調節信号ＣＯＤＥの一部であり、第２調節信号ＦＵ＜１＞〜ＦＵ＜ｍ＞は、調節信号ＣＯＤＥの一部であり得る。可変抵抗回路５３０の合計抵抗値Ｒは、第１調節信号ＦＤ＜１＞〜ＦＤ＜ｎ＞によって調節され、可変キャパシタ回路５５０の合計キャパシタンスＣは、第２調節信号ＦＵ＜１＞〜ＦＵ＜ｍ＞によって調節される。
【００５５】
したがって、ＲＣ制御回路５３０ＡのＲＣ値が、第１調節信号ＦＤ＜１＞〜ＦＤ＜ｎ＞と第２調節信号ＦＵ＜１＞〜ＦＵ＜ｍ＞とによって調節されることによって、オシレータ２２０Ａの第１クロック信号ＯＳＣの周波数は調節される。この際、オシレータ２２０Ａの第１クロック信号ＯＳＣの周波数は、ＲＣ制御回路５３０ＡのＲＣ値に反比例し、第１分配電圧ＶＨと第２分配電圧ＶＬとの差に反比例する。
ＲＣ制御回路５３０ＡのＲＣ値が増加するにつれて、オシレータ２２０Ａの第１クロック信号ＯＳＣの周波数は低くなる。
【００５６】
図５は、図２のオシレータの他の実施形態を示し、図６は、図５の電流制御回路の実施形態を示し、図７は、図５のオシレータで使われる信号のタイミング図である。
図５を参照すれば、オシレータ２２０の他の実施形態によるオシレータ２２０Ｂは、調節信号ＣＯＤＥに基づいて第１クロック信号ＯＳＣの周波数に関連した電流量を調節する電流制御回路６１０を含む。
【００５７】
オシレータ２２０Ｂは、バイアス電流生成回路６０１、制御信号生成回路６０２、比較器６０３−１、６０３−２、ＲＳフリップフロップ６０５、及び複数のゲート回路６０７−１、６０７−２、６０７−３、６０９−１、及び６０９−２を含む。バイアス電流生成回路６０１は、比較器６０３−１、６０３−２のそれぞれに供給されるバイアス電流ＩＢＩＡＳを生成する。
【００５８】
制御信号生成回路６０２は、フィードバック信号ＦＥＥＤ、ＦＥＥＤＢと調節信号ＣＯＤＥとに応答して制御電圧ＶＲＥＦ、ＬＥＶＥＬ、及びＬＥＶＥＬＢを生成する。電流制御回路６１０は、第４ノードＮＤ４と接地ＶＳＳとの間に接続され、調節信号ＣＯＤＥに応答して第１制御電圧ＶＲＥＦのレベルを制御する。抵抗６２１は、電源電圧ＶＤＤを供給する第３ノードＮＤ３と第４ノードＮＤ４との間に接続される。
【００５９】
トランジスタ６２２は、インバータ６２３と接地ＶＳＳとの間に接続され、第４ノードＮＤ４の電圧ＶＲＥＦによってゲーティングされる。インバータ６２３は、第３ノードＮＤ３とトランジスタ６２２との間に接続され、第１フィードバック信号ＦＥＤＤに応答して第３制御電圧ＬＥＶＥＬＢのレベルを調節する。キャパシタ６２４は、インバータ６２３の出力端子と接地ＶＳＳとの間に接続される。
【００６０】
例えば、インバータ６２３は、第１フィードバック信号ＦＥＤＤに応答してインバータ６２３の出力端子の電圧を電源電圧ＶＤＤにプルアップさせる機能を行うか、第１フィードバック信号ＦＥＤＤに応答してインバータ６２３の出力端子の電圧をトランジスタ６２２を通じて接地ＶＳＳにプルダウンさせる機能を行う。すなわち、トランジスタ６２２とインバータ６２３との動作によって、キャパシタ６２４は、充電動作と放電動作とを行うことができる。
【００６１】
トランジスタ６２５は、インバータ６２６と接地ＶＳＳとの間に接続され、第４ノードＮＤ４の電圧ＶＲＥＦによってゲーティングされる。インバータ６２６は、第３ノードＮＤ３とトランジスタ６２５との間に接続され、第２フィードバック信号ＦＥＤＤＢに応答して第２制御電圧ＬＥＶＥＬのレベルを調節する。キャパシタ６２７は、インバータ６２６の出力端子と接地ＶＳＳとの間に接続される。例えば、インバータ６２６は、第２フィードバック信号ＦＥＤＤＢに応答してインバータ６２６の出力端子の電圧を電源電圧ＶＤＤにプルアップさせる機能を行うか、第２フィードバック信号ＦＥＤＤＢに応答してインバータ６２６の出力端子の電圧をトランジスタ６２５を通じて接地ＶＳＳにプルダウンさせる機能を行う。
すなわち、トランジスタ６２５とインバータ６２６との動作によって、キャパシタ６２７は、充電動作と放電動作とを行うことができる。
【００６２】
図６に示したように、電流制御回路６１０は、第４ノードＮＤ４に並列に接続されたトランジスタ６１１−１〜６１１−ｋ、及び６１３を含み、各トランジスタ６１１−１〜６１１−ｋに接続された各スイッチＳＷ１〜ＳＷｋを含む。各スイッチＳＷ１〜ＳＷｋは、各調節信号ＦＵ＜１＞〜ＦＵ＜ｋ＞に応答してスイッチされる。
調節信号ＣＯＤＥは、調節信号ＦＵ＜１＞〜ＦＵ＜ｋ＞を含む。各調節信号ＦＵ＜１＞〜ＦＵ＜ｋ＞によってターンオンになるトランジスタ６１１−１〜６１１−ｋの個数が増加すれば、電流制御回路６１０に流れる電流量が増加し、これにより、第１制御電圧ＶＲＥＦのレベルは減少する。したがって、第１クロック信号ＯＳＣの周波数は減少する。
第１クロック信号ＯＳＣの周波数Ｆｒｅｑは、数式１のように表現される。
【００６３】
【数１】
2015001745.tif 000003
【００６４】
ここで、Ｗ２は、各トランジスタ６２２、６２５のチャネル幅（ｃｈａｎｎｅｌ  ｗｉｄｔｈ）であり、Ｗ１は、電流制御回路６１０に含まれたトランジスタの合計チャネル幅であり、ＲＣは、第１クロック信号ＯＳＣの生成に必要な電流制御回路６１０のＲＣ値である。すなわち、オシレータ２２０Ｂは、制御電圧ＶＲＥＦ、ＬＥＶＥＬ、及びＬＥＶＥＬＢのうち対応する２つの制御電圧を比較して、該比較の結果によって第１クロック信号ＯＳＣの周波数を調節することができる。
【００６５】
第１比較器６０３−１は、第１制御電圧ＶＲＥＦと第２制御電圧ＬＥＶＥＬとの差を比較し、該比較の結果によってセット信号Ｓを生成し、第２比較器６０３−２は、第１制御電圧ＶＲＥＦと第２制御電圧ＬＥＶＥＬＢとの差を比較し、該比較の結果によってリセット信号Ｒを生成する。
ＲＳフリップフロップ６０５は、セット信号Ｓとリセット信号Ｒとに応答して出力信号Ｑと相補出力信号ＱＢとを生成する。
【００６６】
インバータ６０７−１は、出力信号Ｑを反転させ、インバータ６０７−２は、インバータ６０７−１の出力信号を反転させ、インバータ６０７−２の出力端子に接続されたインバータ６０７−１は、第１クロック信号ＯＳＣを出力する。インバータ６０９−１は、相補出力信号ＱＢに応答して第１フィードバック信号ＦＥＥＤを生成し、インバータ６０９−２は、第１フィードバック信号ＦＥＥＤに応答して第２フィードバック信号ＦＥＥＤＢを生成する。
【００６７】
図７は、制御電圧ＶＲＥＦ、ＬＥＶＥＬ、及びＬＥＶＥＬＢの波形、セット信号Ｓとリセット信号Ｒとの波形、及び出力信号Ｑと相補出力信号ＱＢとの波形の関係を図示する。
【００６８】
図８は、本発明の他の実施形態によるディスプレイシステムのブロック図を示す。図２から図８を参照すれば、ディスプレイシステム７００は、ＭＩＰＩを使用または支援することができる携帯用電子装置として具現可能である。
ディスプレイシステム７００は、ディスプレイ７３０を含む携帯用電子装置として具現可能である。この携帯用電子装置は、図１に例示された携帯用電子装置であり得る。ディスプレイシステム７００は、アプリケーションプロセッサ（Ａｐｐｌｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓｏｒ：ＡＰ）７１０、イメージセンサ７０１、及びディスプレイ７３０を含む。
【００６９】
ＡＰ７１０に具現されたＣＳＩ（Ｃａｍｅｒａ  Ｓｅｒｉａｌ  Ｉｎｔｅｒｆａｃｅ）ホスト７１３は、カメラシリアルインターフェース（ＣＳＩ）を通じてイメージセンサ７０１のＣＳＩ装置７０３とシリアル通信することができる。実施形態によって、ＣＳＩホスト７１３には、デシリアライザ（ＤＥＳ）が具現され、ＣＳＩ装置７０３には、シリアライザ（ＳＥＲ）が具現されうる。
【００７０】
ＡＰ７１０に具現されたＤＳＩ（Ｄｉｓｐｌａｙ  Ｓｅｒｉａｌ  Ｉｎｔｅｒｆａｃｅ）ホスト７１１は、ディスプレイシリアルインターフェースを通じてディスプレイ７３０のＤＳＩ装置２００とシリアル通信することができる。ＤＳＩ装置２００は、図２から図７を参照して説明されたディスプレイドライバＩＣであり得る。実施形態によって、ＤＳＩホスト７１１には、シリアライザ（ＳＥＲ）が具現され、ＤＳＩ装置２００には、デシリアライザ（ＤＥＳ）が具現されうる。デシリアライザ（ＤＥＳ）とシリアライザ（ＳＥＲ）のそれぞれは、電気的な信号または光学的な信号を処理することができる。
【００７１】
ディスプレイシステム７００は、ＡＰ７１０と通信することができるＲＦ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙ）チップ７４０をさらに含みうる。ＡＰ７１０のＰＨＹ（Ｐｈｙｓｉｃａｌ  Ｌａｙｅｒ）７１５とＲＦチップ７４０のＰＨＹ７４１は、ＭＩＰＩ  ＤｉｇＲＦによってデータを送受信することができる。ディスプレイシステム７００は、ＧＰＳ７５０受信器、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）のようなメモリ７５１、ＮＡＮＤフラッシュメモリのような不揮発性メモリとして具現されたデータ保存装置７５３、マイク７５５、またはスピーカ７５７をさらに含みうる。
【００７２】
ディスプレイシステム７００は、少なくとも１つの通信プロトコル（または、通信標準）、例えば、ＷｉＭＡＸ（ｗｏｒｌｄｗｉｄｅ  ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ  ｆｏｒｍｉｃｒｏｗａｖｅ  ａｃｃｅｓｓ）７５９、ＷＬＡＮ（Ｗｉｒｅｌｅｓｓ  ＬＡＮ）７６１、ＵＷＢ（Ｕｌｔｒａ−ＷｉｄｅＢａｎｄ）７６３、またはＬＴＥＴＭ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）７６５などを用いて外部装置と通信することができる。ディスプレイシステム７００は、ブルートゥース（ｂｌｕｅｔｏｏｔｈ）またはＷｉＦｉを用いて外部装置と通信することができる。
【００７３】
図９は、本発明の実施形態によるディスプレイシステムの動作を説明するフローチャートである。図１から図９を参照すれば、オシレータ２２０Ａまたは２２０Ｂ（集合的に、２２０）は、工程変化、電圧変化、及び温度変化によってターゲットクロック信号ＴＣＬＫのターゲット周波数と異なる周波数を有する第１クロック信号ＯＳＣを生成する（ステップＳ１１０）。
周波数補償回路２３１は、外部から入力された第２クロック信号ＲＣＬＫ、例えば、シリアルインターフェースを通じて入力された第２クロック信号ＲＣＬＫを基準クロック信号に用いて第１クロック信号ＯＳＣの現在周波数ＣＵＦを計算する（ステップＳ１２０）。周波数補償回路２３１は、ターゲット周波数と計算された周波数ＣＵＦとを用いて調節信号ＣＯＤＥを生成する（ステップＳ１３０）。
【００７４】
オシレータ２２０は、調節信号ＣＯＤＥに基づいて第１クロック信号ＯＳＣの周波数を調節する（ステップＳ１４０）。周波数補償回路２３１は、第２クロック信号ＲＣＬＫを用いて、調節された周波数を有する第１クロック信号ＯＳＣの現在周波数ＣＵＦを計算し、ターゲットクロック信号ＴＣＬＫのターゲット周波数と調節された周波数とを比較する。
比較の結果、ターゲット周波数と調節された周波数とが互いに一致しないか、調節された周波数がターゲット周波数の許容範囲を外れる時（ステップＳ１５０）、段階１２０から段階１５０は、繰り返して行われる。
すなわち、比較の結果、ターゲット周波数と調節された周波数とが互いに一致するか、調節された周波数がターゲット周波数の許容範囲内に存在する時（ステップＳ１５０）、周波数補償回路２３１は、周波数補償動作を終了することができる。
【００７５】
図１から図９を参照して説明したように、オシレータ２２０と周波数補償回路２３１との相互作用によって、第１クロック信号ＯＳＣの周波数は、リアルタイムでターゲット周波数に合わせて調節される。
【産業上の利用可能性】
【００７６】
本発明は、ディスプレイドライバＩＣと携帯用電子装置とに利用される。
【符号の説明】
【００７７】
１００、７００：ディスプレイシステム
２００：ディスプレイドライバＩＣ
２１０、３１０：直列インターフェース
２２０：オシレータ
２３０：ロジック回路
２３１：周波数補償回路
２３１−１：基準時間設定回路
２３１−２：基準同期信号生成回路
２３１−３：カウンタ
２３１−４：周波数計算回路
２３１−５：調節信号生成回路
２３１−６：オフセット計算回路
２３１−７：調節信号生成器
２３１−８：選択回路
３００：アプリケーションプロセッサ
【図１】
2015001745.tif 000004
【図２】
2015001745.tif 000005
【図３】
2015001745.tif 000006
【図４】
2015001745.tif 000007
【図５】
2015001745.tif 000008
【図６】
2015001745.tif 000009
【図７】
2015001745.tif 000010
【図８】
2015001745.tif 000011
【図９】
2015001745.tif 000012