(57)【要約】【課題】  本発明の目的は、低温プロセスで２０ｎｍ〜４０ｎｍ程度の極薄膜において低抵抗を達成できる透明導電膜付構造体を用いた素子および当該素子を用いた電子機器を提供することにある。【解決手段】  透過率が４００ｎｍ〜８００ｎｍの波長域において平均８６％以上であり、シート抵抗が１５０Ω／□以下である透明導電膜および、当該透明導電膜を支える基材を含んでなることを特徴とする構造体。【選択図】  図２
2015003493.tif 000002
【特許請求の範囲】
【請求項１】
透過率が４００ｎｍ〜８００ｎｍの波長域において平均８６％以上であり、シート抵抗が１５０Ω／□以下である透明導電膜および、当該透明導電膜を支える基材を含んでなることを特徴とする構造体。
【請求項２】
透明導電膜の厚さが４０ｎｍ以下であることを特徴とする請求項１に記載の構造体。
【請求項３】
透明導電膜を１７５℃以下のプロセス温度で基材に製膜することを特徴とする請求項１または２に記載の構造体の製造方法。
【請求項４】
請求項１または２に記載の構造体を含んでなることを特徴とする素子。
【請求項５】
構造体に高抵抗層を積層することを特徴とする請求項４に記載の素子。
【請求項６】
複数の構造体間に高抵抗層を有することを特徴とする請求項４または５に記載の素子。
【請求項７】
製造プロセス中に当該素子および素子の構成部材にかかる温度が１７５℃以下であることを特徴とする請求項４〜６に記載の素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、透明導電膜付構造体および当該構造体を用いた素子、さらに当該素子を用いた電子機器に関するものである。
【背景技術】
【０００２】
現状の素子および電子機器において、特にタッチパネル付ディスプレイなどでは、素子構造を根本的に変更して、例えば特許文献１に記載されているようなディスプレイ内部にタッチパネルを組み込んだ一つの素子とすることで、より高感度、大面積化を可能にする試みが検討されている。
【０００３】
こうした動きの中で、現状の透明導電膜からなるタッチパネルを上記ディスプレイに用いた場合、微小なセンサ電極パターンが目視できてしまう点が問題となっている。これを目視できないようにするためには、反射防止膜など光学膜を積層する必要があり、製造プロセスの煩雑化およびこれに伴うコスト増などの問題があった。従って、透明導電膜の薄膜化と低抵抗化が必要となっている。しかしながら、透明導電膜を薄膜化すると電気抵抗の増大が不可避であり、タッチパネルの応答感度を著しく損なうことが知られており、現状の透明導電膜では十分な性能が得られていない。さらに、ディスプレイに組み込んだことで有機物と接するようになったことで製造におけるプロセス温度がより低く制限されるようになった。特許文献２では、樹脂基板を用いて、２００℃程度のプロセス温度で抵抗の低い透明導電膜を製膜できるが、上記の素子構造では、液晶などの分子が分解しない温度１８０℃以下の温度が必要とされており、そのような透明導電膜はいまだ開発されていない。
【０００４】
このような、視認性とプロセス温度という二重の制限が課されることで、低温かつ極薄膜で低抵抗を示す透明導電膜への需要が高まっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】ＷＯ２０１３／０１８６２５号パンフレット
【特許文献２】特開２０１２−２１８１６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、低温プロセスで２０ｎｍ〜４０ｎｍ程度の極薄膜において低抵抗を達成できる透明導電膜付構造体を用いた素子および当該素子を用いた電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
このような状況に鑑み、発明者たちは鋭意検討の結果、先に述べたように低温プロセスにおいて極薄膜かつ低抵抗を示す透明導電膜と基材を含んでなる構造体の発明に成功した。
【０００８】
すなわち、本発明では以下の特徴を有する透明導電膜と基材を含んでなる構造および当該構造体を用いた素子および当該素子を用いた電子機器を提供する。
【０００９】
本発明の様態は以下の通りである。
（１）透過率が４００ｎｍ〜８００ｎｍの波長域において平均８６％以上であり、シート抵抗が１５０Ω／□以下である透明導電膜および、当該透明導電膜を支える基材を含んでなることを特徴とする構造体。
（２）透明導電膜の厚さが４０ｎｍ以下であることを特徴とする（１）に記載の構造体。
（３）透明導電膜を１７５℃以下のプロセス温度で基材に製膜することを特徴とする（１）または（２）に記載の構造体の製造方法。
（４）（１）または（２）に記載の構造体を含んでなることを特徴とする素子。
（５）構造体に高抵抗層を積層することを特徴とする（４）に記載の素子。
（６）複数の構造体間に高抵抗層を有することを特徴とする（４）または（５）に記載の素子。
（７）製造プロセス中に当該素子および素子の構成部材にかかる温度が１７５℃以下であることを特徴とする（４）〜（６）に記載の素子の製造方法。
【００１０】
以下に本発明の詳細を説明する。なお、本発明の範囲は以下の説明範囲に限ったものではない。
【００１１】
本発明は低温プロセスにおいて低抵抗を達成することができる透明導電膜と、それを支える基材とを含んでなる構造体、当該構造体を用いた素子、当該素子を用いた電子機器である。これらの発明品は表示素子、検出素子、光電変換素子などに好適に用いることができ、優れた特性を有する電子機器となる。
【００１２】
（１）透明導電膜
本発明で使用する透明導電膜は、基板込みで波長４００ｎｍから８００ｎｍまでの平均透過率が基板込みで８６％以上であり、かつシート抵抗が１５０Ω／□以下であることを特徴とする。
【００１３】
平均透過率の値は、波長４００ｎｍから８００ｎｍにおいて８６％以上であり、波長４００ｎｍから８００ｎｍにおいて８８％以上であることがより好ましい。タッチパネルディスプレイのような表示素子を考慮した場合、平均透過率が８６％未満であるとセンサ電極パターンが目視で確認できるようになるため、視認性が低下する恐れがあり、反射防止膜などの光学膜を積層する必要が生じて製造コストの増加などのデメリットがある。
【００１４】
透明導電膜のシート抵抗値は、１５０Ω／□以下であることが必要である。好ましくは５Ω／□以上１３０Ω／□以下であり、より好ましくは５Ω／□以上１２０Ω／□以下である。シート抵抗が１５０Ω／□を上回ると、タッチパネルの場合は応答速度の低下や検出感度の低下を引き起こす可能性がある。
【００１５】
また、透明導電膜の膜厚は、抵抗率と透過率との兼ね合いによるが、４０ｎｍ以下が好ましい。膜厚が４０ｎｍを上回ると、前述の視認性が悪化して表示素子上に電極形状が目視で確認できるようになるおそれがある。透明導電膜の透過率を考慮した場合、１０ｎｍから３０ｎｍの膜厚がより好ましく、これに抵抗率を考慮した場合、２０ｎｍから３０ｎｍの膜厚の場合がさらに好ましい。この範囲であれば、本発明において低抵抗を維持しつつ、高い透過率を達成し、高い視認性の表示素子、高変換効率の光電変換素子を製造することが可能となる。
【００１６】
透明導電膜については、特に限定はなく、真空蒸着、イオンプレーティング、ＣＶＤ（化学気相堆積法）、ＰＬＤ（パルスレーザー堆積法）、スパッタリングなどを用いることができる。タッチパネルを例とした場合、広い面積に均一で平坦な膜を作製する必要があるため、スパッタリングによる製膜で実施するのが好ましい。
【００１７】
（２）基材
透明導電膜を支持する基材としては、目的に応じて種々の材質、形状のものを使用することができる。一般的には、板状またはシート状のものが使用される。基材は、用途に応じて透明であっても、不透明であってもよい。基材を構成する素材としては、透明ガラス、合成樹脂、セルロース樹脂、金属、その他セラミック又は半導体基板に使用されるシリコンウエハーなどを挙げることができる。より具体的には、透明ガラスとしては、白板ガラス、青板ガラス、シリカコート青板ガラス等が挙げられ、合成樹脂、セルロース樹脂としてはポリカーボネート、ポリエーテルスルホン、ポリエステル、アクリル樹脂、塩化ビニル樹脂、芳香族ポリアミド樹脂、ポリアミドイミド、ポリイミド等が挙げられ、金属としてはアルミニウム、銅、ニッケル、ステンレス等を挙げることができる。これらの基材の導電性層が形成される表面は、所望により、シランカップリング剤などの薬品処理、プラズマ処理、イオンプレーティング、スパッタリング、気相反応法、真空蒸着などの前処理を行うことができる。
【００１８】
（３）プロセス温度
上記の透明導電膜と基材とを含んでなる構造体の製造方法としては、プロセス温度が１７５℃以下であることが必要である。プロセス温度とは、透明導電膜付構造体、素子または電子機器の製造時に、基材を含めた構成部材自身が到達しうる温度を意味する。
【００１９】
これは、表示素子や検出素子などにおいては有機物と共に本発明の構造体が用いられるため、製造温度の上限が制限されるためである。プロセス温度が１７５℃を上回ると素子に用いられている有機物の分解、もしくは基材の劣化や融解が起こり、素子の破損をひき起こす可能性がある。温度の下限値は、制御の必要がない室温が好ましいが、製造時の外気温の影響が素子特性に影響を与える場合があるので、４０℃程度の下限温度制御があってもよい。
【００２０】
また、素子の熱劣化の影響を考慮すると製造プロセス温度の上限は１５０℃以下であることが好ましい。プロセス温度を１５０℃以下とすると、透明導電膜の抵抗を低く抑えつつ、素子のその他部材への影響を最小限に抑制することが可能となる。
【００２１】
素子の性能を向上させるためのアニール処理などにおいては、最終的な性能との兼ね合いになるが、昇温速度を遅くしたアニール条件を用いることができる。特に透明導電膜などの低抵抗化のためのアニール処理などでは、アモルファスから結晶への相転移温度は熱履歴依存性を有し、昇温速度を小さくすると相転移温度が低下して、低温処理で透過率を高めることが出来る。従って、低温でシート抵抗が下げられる場合は、低昇温速度での低温アニールが有効である。
【００２２】
（４）素子
本発明における素子は電気素子であれば特に限定されないが、表示素子、検出素子、光電変換素子などに好適に用いることができる。
【００２３】
ここでは、例としてインセル型のタッチパネルを用いて説明をする。ただし、本発明の素子の種類はこれに限定されるものではなく、例えば、アウトセル型やオンセル型の様々な静電容量方式のタッチパネルにも用いることができる。
【００２４】
インセル型のタッチパネルは表示素子と検出素子が一つの素子となっており、ディスプレイの薄型化、光学特性、視認性の向上などの利点が得られる。特徴的な構造としては、表示パネルあるいは表示装置等の電気光学装置を構成する、ＴＦＴ（薄膜トランジスタ）基板等のアレイ基板と、ＣＦ（カラーフィルタ）基板等の対向基板との間に、物体の接触位置を検出する位置検出電極である所謂センサ電極を作り込んでいることが挙げられる。このように検出素子と表示素子が一つの素子となることで、先に述べたような有機物との接した構造であるため製造温度の制約を大きく受けることになる。従って、低温においても低抵抗を達成できる透明導電膜が必要となる。
【００２５】
以下に詳しく構造を述べる。図１は、インセル型の相互容量方式のタッチパネルを備えた液晶表示装置１の概略構成を示す図である。図示されているように、液晶表示装置１は、ＴＦＴ基板１ａとカラーフィルタ基板１ｂとを備え、上記両基板１ａ・１ｂ間には液晶層１０が挟持されている。
【００２６】
ＴＦＴ基板１ａは、絶縁基板２の液晶層１０と接する側の面上に、画素ＴＦＴ素子（未図示）が形成された構成となっている。ここでいう絶縁基板２、３には、例えば前述した（２）基材で用いられている透明性の基板を用いることができる
一方、カラーフィルタ基板１ｂは、絶縁基板３の液晶層１０と接する側の面上に、ブラックマトリクスおよびカラーフィルタ層４と、ドライブ電極５ａおよびセンス電極５ｂの形成層と、第１の絶縁層６と、ブリッジ電極７の形成層と、第２の絶縁層８と、共通電極層９とが順に積層された構成となっている。
【００２７】
ドライブ電極５ａ、センス電極５ｂおよび共通電極層９は、透過性を確保するため、透明導電膜であるＩＴＯ（インジウム−錫−酸化物）やＩＺＯ（インジウム−亜鉛−酸化物）、ＡＺＯ（アルミニウム−亜鉛−酸化物）などを用いることができる。ドライブ電極５ａとセンス電極５ｂは規則的なパターンで並ぶ構造となっているため、人間の目で極力認識できない薄さに抑えて透過率を高めておき、視認性を良好にしておく必要がある。
【００２８】
また、ここで示す絶縁層６、８の材料としては、例えばポリシロキサン、アクリル系樹脂、及びアクリルモノマーなどの絶縁材料を製膜して用いることができる。
【００２９】
なお、図１においては、薄型化を実現するため、ドライブ電極５ａとセンス電極５ｂとが、同一平面上に形成された構成を用いているが、これに限定されることはなく、ドライブ電極５ａとセンス電極５ｂとが、異なる２層に形成された構成を用いることもできる。
【００３０】
なお、図１においては、画素ＴＦＴ素子１１として、非晶質シリコン層（以下α一Ｓｉ層と称する）を用いているが、これに限定されることはなく、Ｉｎ、Ｇａ、Ｚｎから選択される少なくとも一つの元素を含む酸化物層や多結晶シリコン層や連続粒界結晶シリコン層を用いることもできる。
【発明の効果】
【００３１】
上記のような透明導電膜付構造体を用いた素子および当該素子を用いた電子機器を開発することで、表示素子、検出素子の視認性や精度および感度の向上が期待できる。また、有機エレクトロニクスにおいても発光素子であれば発光効率の増大、光電変換素子であれば光取り込み量の増大による変換効率の向上が期待できる。
【図面の簡単な説明】
【００３２】
【図１】インセル型静電容量式タッチパネルの模式図である。
【図２】評価に用いたタッチパネルの模式図である。
【実施例】
【００３３】
以下に実施例を示すが、本発明はこれに限定されるものではない。
【００３４】
（１）透明導電膜の製膜
所望の組成を有する焼結体を作製して、スパッタリングターゲットとして用いることで所望の組成を有する透明導電膜を作製した。詳細な製膜条件を以下に示す。
（スパッタリング条件）
装置                ：ＤＣマグネトロンスパッタリング装置
磁場強度            ：１０００Ｇａｕｓｓ（ターゲット直上、水平成分）
基板温度            ：室温（２５℃）
到達真空度          ：５×１０−４Ｐａ
スパッタリングガス  ：アルゴン＋酸素
スパッタリングガス圧：０．５ｐａ
ＤＣパワー          ：２００Ｗ
膜厚                ：２０〜５０ｎｍ
使用基板            ：無アルカリガラス（コーニング社製ＥＡＧＬＥ  ＸＧガラス）
厚さ０．７ｍｍ
（成膜後の後処理条件）
基板上に製膜した試料を大気中６０分間、表１に示す温度で熱処理を行った。また、低い熱処理温度で膜を結晶化させるため、加熱時の昇温速度を遅くしたアニール条件でも行った。
【００３５】
膜の組成、電気抵抗および光学特性は、上記と同様の製膜条件でガラス基板上に製膜した試料を用いて以下の方法で測定した。
（薄膜の組成）
ＩＣＰ発光分光分析装置（セイコーインスツルメンツ社製）を用いて、ＩＣＰ発光分光分析法により定量を行った。結果を表１に示す。
（薄膜の透過率）
基板を含めた光透過率を分光光度計Ｕ−４１００（日立製作所製）で測定し、波長４００ｎｍから８００ｎｍの透過率の平均値を可視光領域の透過率、波長８００ｎｍから１２００ｎｍの透過率の平均値を赤外領域の透過率とした。透過率は以下の式で定義される。結果を表１に示す。
透過率（％）＝透過した光の量／入射した光の量
（薄膜の電気抵抗）
薄膜の抵抗率は、ＨＬ５５００（日本バイオ・ラッド  ラボラトリーズ社製）を用いて測定した。結果を表１に示す。
【００３６】
（２）タッチパネルの作製
タッチパネルとしての性能評価としては、図２に示す構造の静電容量式タッチパネルを作製して行った。図２に示すように、静電容量式タッチパネル２０は、透明基板２１上に形成された透明導電膜２２と、誘電体層２３とが順次積層された構造を有している。ここで、誘電体層２３は、上記一般的なタッチパネル表示装置における酸化ケイ素からなる膜などの他、装置構成によっては、ブラックマトリクスおよびカラーフィルタ層である場合も含んでいる。また、静電容量式タッチパネル２０においては、透明導電膜２２と、誘電体層２３とが順次積層された構造に加えて、基板額縁部には、ＡｇあるいはＡｇ合金からなる位置検出用配線部並びに位置検出用電極２４が設けられている。さらに、ブラックマトリクス、カラーフィルタ層、表示用の信号が供給されるＩＴＯ膜等からなる透明導電膜を形成して、タッチパネルとして構成される場合を含んでいる。
【００３７】
作製したタッチパネルの応答時間を測定した結果を、比較例１で得られた値を１．００とし、相対値に換算したものを表１に示す。ただし、ここでいう応答時間とは、タッチパネルにタッチしてから信号が検出回路に検出されるまでに要した時間を意味し、この時間が短いほど応答速度が短く、高性能なタッチパネルといえる。
【００３８】
完成したタッチパネルの電極パターンを目視で確認して、電極パターンが観測されるものを○、わずかに観測されるが許容できる程度のものを△、明確に観測されるものを×として表１に記載した。
（実施例１）
上記の条件で製膜した透明導電膜を用いてタッチパネルの性能を検討するため、図２の構造を有する本発明の静電容量式タッチパネルを作製した。透明基板には、厚さ０．７ｍｍの無アルカリガラス基板（以下、ガラス基板）を用いた。透明導電膜の製膜には、マグネトロンスパッタリング装置（アルバック製）に、所望の膜組成となるように添加元素を添加した酸化インジウム焼結体をスパッタリングターゲットとして用いた。
【００３９】
その後、スパッタリングターゲットの直上、すなわち静止対向位置に基板を配置し、加熱せずに室温で上記の条件でガラス基板上に、透明導電膜を堆積させた。透明導電膜は、表１に示す組成であった。
【００４０】
このとき膜は、Ｘ線回折測定によって調べた結果、非晶質であることが確認された。この透明導電膜の膜厚は２４ｎｍであった。この膜を室温から昇温レート１００℃／分で１７５℃にて６０分大気アニールしたところ膜の表面抵抗は１２９Ω／□となり、結晶化していることが明らかになった。
【００４１】
この膜を用いて作製した静電容量式タッチパネルにおいて静電容量式タッチパネルの位置検出用の信号は位置検出回路に確実に伝わり、問題なく動作した。また、目視で電極パターンは確認されなかった。
【００４２】
得られた膜の物性および、作製したタッチパネルの応答時間を測定した結果と、比較例１で得られた値を１．００とし、相対値に換算したものを表１に併せて示す。
（実施例２）
実施例１と同様の方法で表１に示す組成の透明導電膜を作製し、この膜を室温から１０℃／分の昇温レートで１５０℃にて６０分大気アニールした後、膜が結晶化していることを確認した。この膜を用いて静電容量式タッチパネルを作製した。作製した静電容量式タッチパネルにおいて静電容量式タッチパネルの位置検出用の信号は位置検出回路に確実に伝わり、問題なく動作した。目視で電極パターンは確認されなかった。各物性およびタッチパネル性能評価結果を表１に示す。
（実施例３）
実施例１と同様の方法で表１に示す組成の透明導電膜を作製し、６０分大気アニールした後、膜が結晶化していることを確認した。この膜を用いて静電容量式タッチパネルを作製した。作製した静電容量式タッチパネルにおいて静電容量式タッチパネルの位置検出用の信号は位置検出回路に確実に伝わり、問題なく動作した。しかしながら、目視で電極パターンがわずかに観測できた。各物性およびタッチパネル性能評価結果を表１に示す。
（比較例１）
実施例１と同様の方法で表１に示す組成の透明導電膜を作製し、６０分大気アニールした後、膜が結晶化していることを確認した。この膜を用いて静電容量式タッチパネルを作製した。作製した静電容量式タッチパネルにおいて静電容量式タッチパネルの位置検出用の信号は位置検出回路に確実に伝わり、問題なく動作した。目視で電極パターンは確認されなかった。各物性およびタッチパネル性能評価結果を表１に示す。
（比較例２）
実施例１と同様の方法で表１に示す組成の透明導電膜を作製し、この膜を室温から１０℃／分の昇温レートで１５０℃にて６０分大気アニールしたが、膜はアモルファスであった。この膜を用いて静電容量式タッチパネルを作製した。作製した静電容量式タッチパネルにおいて静電容量式タッチパネルの位置検出用の信号は位置検出回路に確実に伝わり、問題なく動作した。目視で電極パターンは確認されなかった。各物性およびタッチパネル性能評価結果を表１に示す。
（比較例３）
実施例１と同様の方法で表１に示す組成の透明導電膜を作製し、６０分大気アニールした後、膜が結晶化していることを確認した。この膜を用いて静電容量式タッチパネルを作製した。作製した静電容量式タッチパネルにおいて静電容量式タッチパネルの位置検出用の信号は位置検出回路に確実に伝わり、問題なく動作した。目視で電極パターンは確認されなかった。各物性およびタッチパネル性能評価結果を表１に示す。
（比較例４）
実施例１と同様の方法で表１に示す組成の透明導電膜を作製し、６０分大気アニールした後、膜が結晶化していることを確認した。この膜を用いて静電容量式タッチパネルを作製した。作製した静電容量式タッチパネルにおいて静電容量式タッチパネルの位置検出用の信号は位置検出回路に確実に伝わり、問題なく動作した。しかしながら、目視で電極パターンが確認された。各物性およびタッチパネル性能評価結果を表１に示す。
【００４３】
【表１】
2015003493.tif 000003
【産業上の利用可能性】
【００４４】
本発明により、素子の光学的性質および感度特性を飛躍的に改善でき、これを用いた電子機器の性能や視認性を向上させることができる。さらに低い製造プロセスにおいても高い性能を発現できることから、素子を構成する材料の選択幅を広げることができる。
【符号の説明】
【００４５】
１    液晶表示装置
１ａ  ＴＦＴ基板
１ｂ  カラーフィルタ基板
２    絶縁基板（上側）
３    絶縁基板（下側）
４    ブラックマトリックスおよびカラーフィルタ層
５ａ  ドライブ電極
５ｂ  センス電極
６    第一の絶縁層
７    ブリッジ電極
８    第二の絶縁層
９    共通電極層
１０  液晶層
２０  静電容量式タッチパネル
２１  透明基板
２２  透明導電膜
２３  誘電体層
２４  位置検出用配線部並びに位置検出用電極（位置検出用部材）
【図１】
2015003493.tif 000004
【図２】
2015003493.tif 000005