(57)【要約】【課題】ＩＣテスタを用いることなく、プローブ及び半導体デバイスの接触確認を行い、接触確認において異常状態が確認された場合には異常状態の原因を判別することができる基板検査装置を提供する。【解決手段】プローバ１０は、ウエハＷに形成された半導体デバイス２８の各電極パッド３７へ接触する複数のプローブ１６を有するプローブカード１５を備え、該プローブカード１５は、ウエハＷから切り出された半導体デバイス２８が実装されるＤＲＡＭの回路構成を再現するカード側検査回路１８と、プローブ１６及びカード側検査回路１８の間の配線１９の電位を測定するコンパレータ３４とを有する。【選択図】図３
2015190788.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成された半導体デバイスの各電極へ接触するプローブを有するプローブカードを備える基板検査装置であって、
前記プローブカードは、前記基板から切り出された前記半導体デバイスが実装される回路構成を再現する検査回路と、前記プローブ及び前記検査回路の間の配線の電位を測定する電位測定手段とを有することを特徴とする基板検査装置。
【請求項２】
前記プローブ及び前記検査回路の間の配線と、前記電位測定手段との間に高抵抗が配されることを特徴とする請求項１記載の基板検査装置。
【請求項３】
前記高抵抗の値は５００Ω以上であることを特徴とする請求項２記載の基板検査装置。
【請求項４】
前記プローブカードは、前記検査回路及び複数の前記プローブを接続する複数の前記配線と、前記電位測定手段の接続先を複数の前記配線のいずれかに切り替える接続切替手段とを有することを特徴とする請求項１乃至３のいずれか１項に記載の基板検査装置。
【請求項５】
前記電位測定手段はコンパレータ、ＤＭＭ（デジタルマルチメータ）又はＡ／Ｄ変換器であることを特徴とする請求項１乃至４のいずれか１項に記載の基板検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に形成された半導体デバイスを当該基板から切り出すことなく検査する基板検査装置に関する。
【背景技術】
【０００２】
基板としての半導体ウエハ（以下、単に「ウエハ」という。）に形成された半導体デバイス、例えば、パワーデバイスやメモリの電気的特性を検査する基板検査装置としてプローバが知られている。
【０００３】
プローバは、多数の針状のプローブを有するプローブカードと、ウエハを載置して上下左右に自在に移動するステージとを備え、プローブカードの各プローブを半導体デバイスが有する電極パッドや半田バンプに接触させ、各プローブから電極パッドや半田バンプへ検査電流を流すことによって半導体デバイスの電気的特性を検査する（例えば、特許文献１参照。）。
【０００４】
従来、プローバは半導体デバイスの電気的な特性や機能の良否を判定するＩＣテスタと接続されるが、ＩＣテスタの回路構成は製品化された半導体デバイスが実装される回路構成、例えば、マザーボードや機能拡張カードの回路構成と異なるため、ＩＣテスタは実装された状態での半導体デバイスの検査を行うことができず、結果として、ＩＣテスタでは検知されなかった半導体デバイスの不具合が、半導体デバイスを機能拡張カード等に実装した場合に発見されるという問題がある。特に、近年、マザーボードや機能拡張カードが行う処理の複雑化、高速化に伴い、マザーボードや機能拡張カードの回路構成も複雑化してＩＣテスタの回路構成との差異が大きくなっているため、上述した問題が顕著化している。
【０００５】
そこで、半導体デバイスの品質を保証するために、ＩＣテスタによる検査に代えて、プローブカードへ半導体デバイスが実装される回路構成、例えば、機能拡張カードの回路構成を再現する検査回路を設け、当該プローブカードを用いて半導体デバイスを機能拡張カードに実装した状態を模した状態で、半導体デバイスをウエハから切り出すことなく半導体デバイスの電気的特性を測定する技術が提案されている（例えば、特許文献２参照。）。なお、このような実装状態を模した状態での検査をウエハシステムレベルテストという。
【０００６】
ところで、半導体デバイスの電気的特性の測定を確実に行うために、当該測定の前に、プローブカードのプローブと半導体デバイスの電極パッド等とが電気的に接触しているかを確認するテスト（接触確認）を行う必要がある。ＩＣテスタと接続される従来のプローバでは、ＩＣテスタが備えるＤＣモジュールのＩＦＶＭ（I Force V Measure）機能を用いて半導体デバイスの電極パッドへ電圧を印加して接触確認を行い、さらに、接触確認で異常状態が確認された場合には電圧値に基づいて異常状態の原因を判別していた。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平７―２９７２４２号公報
【特許文献２】特願２０１３−１９２１９３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、ＩＣテスタによる検査に代えてウエハシステムレベルテストを行うプローバでは高価なＩＣテスタを廃止しているため、ＤＣモジュールによって接触確認を行うことができず、当然、プローブと電極パッド等との接触に関する異常状態の原因を判別することもできない。
【０００９】
本発明の目的は、ＩＣテスタを用いることなく、プローブ及び半導体デバイスの接触確認を行い、接触確認において異常状態が確認された場合には異常状態の原因を判別することができる基板検査装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の基板検査装置は、基板に形成された半導体デバイスの各電極へ接触する複数のプローブを有するプローブカードを備える基板検査装置であって、前記プローブカードは、前記基板から切り出された前記半導体デバイスが実装される回路構成を再現する検査回路と、前記プローブ及び前記検査回路の間の配線の電位を測定する電位測定手段とを有することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、プローブカードにおいてプローブ及び検査回路の間の配線の電位が測定される。プローブ及び検査回路の間の配線の電位は、プローブ及び半導体デバイスの電極パッド等の接触状態に応じて変化し、さらに、プローブ及び電極パッド等の接触に関する異常状態の原因に応じても変化する。したがって、プローブ及び検査回路の間の配線の電位を測定することにより、ＩＣテスタを用いることなく、プローブ及び半導体デバイスの接触確認を行い、接触確認において異常状態が確認された場合には異常状態の原因を判別することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態に係る基板検査装置としてのプローバの構成を概略的に説明する斜視図である。
【図２】本実施の形態に係る基板検査装置としてのプローバの構成を概略的に説明する正面図である。
【図３】プローブカードにおけるカード側検査回路及びウエハにおける半導体デバイスを含む回路構成を説明する回路図である。
【図４】プローブカードにおけるカード側検査回路及びウエハにおける半導体デバイスを含む回路構成の変形例を説明する回路図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１４】
図１は、本実施の形態に係る基板検査装置としてのプローバの構成を概略的に説明する斜視図であり、図２は、同正面図である。図２は部分的に断面図として描かれ、後述する本体１２、ローダ１３及びテストボックス１４に内蔵される構成要素が示される。
【００１５】
図１及び図２において、プローバ１０は、ウエハＷを載置するステージ１１を内蔵する本体１２と、該本体１２に隣接して配置されるローダ１３と、本体１２を覆うように配置されるテストボックス１４とを備え、ウエハＷに形成された半導体デバイスの電気的特性の検査を行う。
【００１６】
本体１２は内部が空洞の筐体形状を呈し、当該内部には上述したステージ１１の他に、該ステージ１１に対向するようにプローブカード１５が配置され、プローブカード１５はウエハＷと対向する。プローブカード１５におけるウエハＷと対向する下面にはウエハＷの半導体デバイスの電極パッドや半田バンプに対応して多数のプローブ１６が配置される。
【００１７】
ウエハＷはステージ１１に対する相対位置がずれないように該ステージ１１へ固定され、ステージ１１は水平方向及び上下方向に関して移動可能であり、プローブカード１５及びウエハＷの相対位置を調整して半導体デバイスの電極パッド等を各プローブ１６へ接触させる。テストボックス１４は、本体１２を覆う際、フレキシブルな配線１７を介してプローブカード１５と電気的に接続される。
【００１８】
ローダ１３は、搬送容器であるＦＯＵＰ（図示しない）に収容される、半導体デバイスが形成されたウエハＷを取り出して本体１２の内部のステージ１１へ載置し、また、半導体デバイスの電気的特性の検査が終了したウエハＷをステージ１１から除去してＦＯＵＰへ収容する。
【００１９】
プローブカード１５は、ウエハＷから切り出されて製品化された半導体デバイスが実装される回路構成、例えば、ＤＲＡＭの回路構成を再現するカード側検査回路１８を有し、該カード側検査回路１８は各プローブ１６へ後述の配線１９を介して接続される。ステージ１１がプローブカード１５へ接近して各プローブ１６がウエハＷの半導体デバイスの電極パッド等（以下、単に「電極パッド」という。）に接触する際、各プローブ１６は接触する電極パッドからの電気信号をカード側検査回路１８に伝達する。
【００２０】
テストボックス１４は、検査制御ユニットや記録ユニット（いずれも図示しない）と、ＤＲＡＭが実装される回路構成、例えば、マザーボードの回路構成の一部を再現するボックス側検査回路２０と、ＳＳＤ（Solid State Drive）等からなるハードディスク２３を搭載するボード２４とを有する。配線１７はプローブカード１５のカード側検査回路１８から電気信号をボックス側検査回路２０へ伝達する。プローバ１０では、テストボックス１４が有するボックス側検査回路２０を取り替えることにより、複数種のマザーボードの回路構成の一部を再現することができる。
【００２１】
ローダ１３は、電源、コントローラや簡素な測定モジュールからなるベースユニット２１を内蔵する。ベースユニット２１は配線２２によってボックス側検査回路２０へ接続され、コントローラはボックス側検査回路２０へ半導体デバイスの電気的特性の検査開始を指示する。
【００２２】
上述したように、プローバ１０では、ボックス側検査回路２０の取り替えによって複数種のマザーボードの回路構成の一部を再現するが、ベースユニット２１は各種のマザーボードに共通する回路構成を再現する。すなわち、ボックス側検査回路２０及びベースユニット２１が協働してマザーボード全体としての回路構成を再現する。
【００２３】
プローバ１０では、半導体デバイスの電気的特性の検査を行う際、例えば、ボックス側検査回路２０の検査制御ユニットがカード側検査回路１８へデータを送信し、送信されたデータが半導体デバイスへ各プローブ１６を介して接続されたカード側検査回路１８によって正しく処理されたか否かをカード側検査回路１８からの電気信号に基づいて判定する。
【００２４】
また、プローバ１０では、カード側検査回路１８、ボックス側検査回路２０及びベースユニット２１のうち、半導体デバイスが実装されるカード側検査回路１８が物理的に半導体デバイスへ最も近くに配置される。これにより、電気的特性の検査時において、半導体デバイス及びカード側検査回路１８の間の配線の長さの影響、例えば、配線容量の変化の影響を極力抑えることができ、ＤＲＡＭやマザーボードを有する実機としてのコンピュータにおける配線環境に極めて近い配線環境で半導体デバイスの電気的特性の検査を行うことができる。
【００２５】
図３は、プローブカードにおけるカード側検査回路及びウエハにおける半導体デバイスを含む回路構成を説明する回路図である。
【００２６】
図３において、カード側検査回路１８は配線１９を介してプローブ１６と接続されるとともに、保護ダイオード２５を介して検査回路電源２６と接続され、検査回路電源２６及び保護ダイオード２５の間にはスイッチ２７が介在する。ウエハＷの半導体デバイス２８は保護ダイオード２９を介してデバイス電源３０と接続され、保護ダイオード２９及びデバイス電源３０の間の配線３１はスイッチ３２を介して接地する。
【００２７】
また、プローブカード１５は、プローブ１６及びカード側検査回路１８の間において配線１９へ高抵抗３３を介して接続される電位測定手段としてのコンパレータ３４を有する。配線１９及びコンパレータ３４の間の配線３５には、コンパレータ３４の近傍において、プルアップ抵抗３６が設けられ、該プルアップ抵抗３６はコンパレータ３４が測定する電位をプルアップする。
【００２８】
高抵抗３３は、例えば、５００Ω以上の抵抗値（本実施の形態では２ｋΩ）を有し、配線１９を流れる電流が分岐し、配線３５を介してコンパレータ３４へ積極的に流れるのを抑制する。コンパレータ３４は、配線３５の電位が、例えば、３つの電位領域のいずれに属するかを判別するウィンドウコンパレータであり、デジタルＩ／Ｏカード（図示しない）へ接続される。なお、本実施の形態においてプローブカード１５は電位測定手段としてウィンドウコンパレータを用いたが、電位測定手段は電位測定可能な機器であれば他の機器を用いてもよく、例えば、ＤＭＭ（デジタルマルチメータ）、通常のコンパレータやＡ／Ｄ変換器を用いることができる。
【００２９】
プローバ１０では、多数、例えば、１０００個のプローブ１６の各々に対応してカード側検査回路１８や配線１９が設けられ、配線１９の各々に対応して１０００個のコンパレータ３４が設けられる。
【００３０】
また、プローバ１０では、半導体デバイス２８の電気的特性の測定の前にステージ１１がプローブカード１５へ接近した際、各プローブ１６と半導体デバイス２８の電極パッド３７とが電気的に接触しているかを確認する接触確認を行う。接触確認を行う際、スイッチ２７が閉じて検査回路電源２６から、例えば、１．３Ｖの電圧がカード側検査回路１８へ印加され、デバイス電源３０がオフされるとともに、スイッチ３２が閉じて半導体デバイス２８が配線３１を介して接地されるが、コンパレータ３４はこのときの配線１９の電位を測定する。
【００３１】
上述したように、高抵抗３３は配線１９を流れる電流がコンパレータ３４へ積極的に流れるのを抑制するため、高抵抗３３には、例えば、０．５μＡの電流しか流れず、配線１９及びコンパレータ３４の間の電位差は０．１Ｖとなる。また、プローバ１０では、保護ダイオード２５や保護ダイオード２９の電位差が０．７Ｖに設定される。
【００３２】
プローブ１６及び電極パッド３７が電気的に正常に接触している場合（以下、「正常接触状態」という。）、配線１９の電位には、上述したように、例えば、０．７Ｖに設定された保護ダイオード２９の電位差のみが反映されるため、配線１９の電位は０．７Ｖであり、配線３５の電位は、配線１９の電位に配線１９及びコンパレータ３４の間の電位差が加わった０．８Ｖとなる。
【００３３】
プローブ１６及び電極パッド３７が電気的に接触していない異常状態（以下、「非接触状態」という。）では、配線１９の電位には検査回路電源２６が印加する電圧の電位及び保護ダイオード２５の電位差が反映されるため、配線１９の電位は２．０Ｖであり、配線３５の電位は２．１Ｖとなる。
【００３４】
また、プローブ１６及び電極パッド３７が電気的に接触するものの、半導体デバイス２８が配線３１を介さずに直接接地（ショート）している異常状態（以下、「短絡状態」という。）では、配線１９の電位には半導体デバイス２８の電位、換言すれば、接地電位が反映されるため、配線１９の電位は０Ｖであり、配線３５の電位は０．１Ｖとなる。
【００３５】
すなわち、配線１９の電位、引いては配線３５の電位は、プローブ１６及び電極パッド３７が電気的に接触するか否かに応じて変化し、さらに、プローブ１６及び電極パッド３７の接触に関する異常状態の原因に応じても変化する。本実施の形態では、コンパレータ３４が、配線３５の電位が上述した３つの電位領域（０．８Ｖ、２．１Ｖ、０．１Ｖ）のいずれかに属するかを判別する。例えば、配線３５の電位が０．８Ｖの近傍であれば、プローブ１６及び電極パッド３７が電気的に正常に接触していると判別することができ、配線３５の電位が２．１Ｖの近傍であれば、プローブ１６及び電極パッド３７が電気的に接触していないと判別することができ、配線３５の電位が０．１Ｖの近傍であれば、導体デバイス２８が直接接地していると判別する。したがって、本実施の形態に係るプローバ１０は、ＩＣテスタを用いることなく、プローブ１６及び電極パッド３７の接触確認を行い、接触確認において異常状態が確認された場合には異常状態の原因を判別することができる。
【００３６】
また、上述したプローバ１０では、高抵抗３３は配線１９を流れる電流がコンパレータ３４へ積極的に流れるのを抑制するので、プローブ１６及び電極パッド３７が電気的に接触しているかの接触確認を行った後に半導体デバイス２８の電気的特性の測定を行う際、配線１９を流れる電流を安定させることでき、もって、半導体デバイス２８の電気的特性を安定的に測定することができる。
【００３７】
以上、本発明について、上記実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。
【００３８】
例えば、上記実施の形態において、高抵抗３３の抵抗値は２ｋΩであり、検査回路電源２６が印加する電圧は１．３Ｖであり、保護ダイオード２５や保護ダイオード２９の電位差は０．７Ｖであり、高抵抗３３を流れる電流は０．５μＡであるが、これらの抵抗値、電圧、電位差、電流は一例であり、カード側検査回路１８や半導体デバイス２８の仕様に応じて他の値が設定されてもよい。このとき、正常接触状態における配線３５の電位は０．８Ｖと異なる値になり、非接触状態における配線３５の電位は２．１Ｖと異なる値になり、短絡状態における配線３５の電位は０．１Ｖと異なる値になるが、正常接触状態、非接触状態及び短絡状態における配線３５の電位は互いに異なる値となるため、コンパレータ３４が、配線３５の電位が３つの電位領域（正常接触状態における電位近傍、非接触状態における電位近傍、短絡状態における電位近傍）のいずれかに属するかを判別することにより、プローブ１６及び電極パッド３７の接触確認を行い、さらに、接触確認において異常状態が確認された場合には異常状態の原因を判別することができる。
【００３９】
上記実施の形態では、既に述べたように、電位測定手段としてＤＭＭを用いることも可能である。これにより、ＤＵＴ（Device Under Test）である半導体デバイス２８が内蔵するダイオードやその他の終端回路に起因して多岐に変化する電極パッド３７の電位を、電位を測定するための回路を変更すること無く測定することができる。
【００４０】
また、上記実施の形態では、１０００個のプローブ１６に対応する配線１９の各々に対応して１０００個のコンパレータ３４が設けられたが、プローブカード１５においてコンパレータ３４を１つのみ設けてもよい。この場合、図４に示すように、コンパレータ３４の接続先を、各カード側検査回路１８及び各プローブ１６を接続する各配線１９から分岐する複数の配線３５のいずれかに切り替えるリレーマトリクス３８（接続切替手段）が配される。これにより、プローブカード１５において多数のコンパレータ３４を配する必要を無くすことができ、もって、プローブカード１５の構成を簡素化することができる。
【００４１】
さらに、上記実施の形態では、ボックス側検査回路２０やベースユニット２１はマザーボードの回路構成を再現し、カード側検査回路１８はＤＲＡＭの回路構成を再現したが、ボックス側検査回路２０やベースユニット２１が再現する回路構成は、マザーボードの回路構成に限られず、又、カード側検査回路１８が再現する回路構成はＤＲＡＭの回路構成に限られない。すなわち、カード側検査回路１８、ボックス側検査回路２０やベースユニット２１が再現する回路構成は、ＤＵＴである半導体デバイス２８が実装される回路構成であればよい。また、半導体デバイス２８も特に構成が限定されることは無く、例えば、カード側検査回路１８が再現する回路構成が拡張カードの回路構成である場合、半導体デバイス２８はＭＰＵ（Main Processing Unit）であってもよく、ボックス側検査回路２０やベースユニット２１が再現する回路構成が上述したようにマザーボードの回路構成である場合、半導体デバイスはＡＰＵ（Accelerated Processing Unit）やＧＰＵ（Graphics Processing Unit）であってもよく、カード側検査回路１８、ボックス側検査回路２０及びベースユニット２１が再現する回路構成がテレビの回路構成である場合、半導体デバイスはＲＦチューナーであってもよい。
【符号の説明】
【００４２】
Ｗ  ウエハ
１０  プローバ
１５  プローブカード
１６  プローブ
１８  カード側検査回路
１９  配線
２８  半導体デバイス
３３  高抵抗
３４  コンパレータ
３７  電極パッド
３８  リレーマトリクス
【図１】
2015190788.tif 000003
【図２】
2015190788.tif 000004
【図３】
2015190788.tif 000005
【図４】
2015190788.tif 000006