(57)【要約】【課題】構成を簡素化しデッドタイムを解消しながらヒストグラムを作成することができる。【解決手段】多相クロック生成回路２２により、互いに同一のクロック周期を有し且つ位相差を有するＮ個のクロック信号を生成し、Ｎ個のカウンタ３０により、クロック信号に対応して設けられ、かつ、同一のカウントアップ周期を有し、被測定信号及び対応するクロック信号が入力され、対応するクロック信号の所定数のクロック毎にカウントアップし、カウント値を出力し、Ｎ個のメモリ３６を、Ｎ個のカウンタに対応して設け、各番地に頻度を格納し、ヒストグラム作成回路３２を、Ｎ個のカウンタに対応して設け、所定数のクロック毎に、被測定信号の信号レベルをサンプリングし、サンプリングした信号レベルが所定レベルである場合に、カウンタから出力されたカウント値に対して、対応するメモリの番地に格納されている頻度を読み出し、所定値を加算して格納する。【選択図】図２
2015155872.tif 000002
【特許請求の範囲】
【請求項１】
互いに同一のクロック周期を有し且つ位相差を有するＮ個のクロック信号を生成し、出力する多相クロック生成部と、
前記Ｎ個のクロック信号に対応して設けられ、かつ、同一のカウントアップ周期を有し、対応するクロック信号が入力されるＮ個のカウンタであって、対応するクロック信号による所定数のクロック毎にカウントアップし、カウント値を出力するＮ個のカウンタと、
前記Ｎ個のカウンタに対応して設けられ、各番地に頻度を格納するためのＮ個のメモリと、
前記Ｎ個のカウンタに対応して設けられたＮ個のヒストグラム作成部であって、被測定信号及び対応するクロック信号が入力され、対応するクロック信号による前記所定数のクロック毎に、被測定信号の信号レベルをサンプリングし、サンプリングした信号レベルが所定レベルである場合に、前記カウンタから出力されたカウント値に対して予め定められた、前記対応するメモリの番地に格納されている頻度を読み出し、所定値を加算して格納するＮ個のヒストグラム作成部と、
を含む、ヒストグラム作成装置。
【請求項２】
前記多相クロック生成部は、互いに同一のクロック周期を有し且つ、他のクロック信号の何れかと前記カウントアップ周期の１／Ｎの位相差を有するＮ個のクロック信号を生成し、出力する請求項１記載のヒストグラム作成装置。
【請求項３】
前記カウントアップ周期を、前記ヒストグラム作成部が前記メモリから頻度を読み出し、所定値を加算して格納する処理にかかる時間以上の時間とした請求項１又は２記載のヒストグラム作成装置。
【請求項４】
前記Ｎ個のメモリの各々を、メモリを２つ有するダブルバッファ構成とした請求項１〜３の何れか１項記載のヒストグラム作成装置。
【請求項５】
レーザ光を複数回発光する発光部と、
対象物で反射されたレーザ光を受光し、前記レーザ光を含む光の受光に応じた前記被測定信号を出力する受光部と、
請求項１〜請求項４の何れか１項記載のヒストグラム作成装置と、
前記ヒストグラム作成装置の前記Ｎ個のメモリの各番地に格納された頻度から、最大頻度を探索し、探索された最大頻度が格納された番地に基づいて、前記対象物までのレーザ光の飛行時間を求める最大値探索部と、
を含むレーザレーダ装置であって、
前記ヒストグラム作成装置の前記カウンタは、前記発光部によってレーザ光が発光される毎に、カウントを開始するレーザレーダ装置。
【請求項６】
前記受光部は、複数の受光素子を備え、前記受光素子の反応個数を表す前記被測定信号を出力し、
前記ヒストグラム作成装置の前記ヒストグラム作成部は、被測定信号及び対応するクロック信号が入力され、対応するクロック信号による所定数のクロック毎に、被測定信号の信号レベルをサンプリングし、サンプリングした信号レベルが所定レベルである場合に、前記カウンタから出力されたカウント値に対して予め定められた、前記対応するメモリの番地に格納されている頻度を読み出し、前記被測定信号が表す前記反応個数に応じた数値を加算して格納する請求項５記載のレーザレーダ装置。
【請求項７】
互いに同一のクロック周期を有し且つ位相差を有するＮ個のクロック信号を生成し、出力する多相クロック生成部と、
前記Ｎ個のクロック信号に対応して設けられ、かつ、同一のカウントアップ周期を有し被測定信号及び対応するクロック信号が入力されるＮ個のヒストグラム作成部であって、頻度を格納するための先頭レジスタから最後尾レジスタまでのＭ個のレジスタを有し、対応するクロック信号のクロック周期で、各レジスタに格納されている頻度を、循環させるように一つ前のレジスタに各々格納し、前記先頭レジスタに格納されていた頻度を、最後尾レジスタに格納するときに、被測定信号の信号レベルが所定レベルである場合、前記先頭レジスタに格納されていた頻度に、所定値を加算して前記最後尾レジスタに格納するＮ個のヒストグラム作成部と、
を含む、ヒストグラム作成装置。
【請求項８】
前記クロック周期を、前記ヒストグラム作成部が前記レジスタに格納されていた頻度に、所定値を加算して前記レジスタに格納する加算値が確定するまでの時間以上の時間とした請求項７記載のヒストグラム作成装置。
【請求項９】
レーザ光を複数回発光する発光部と、
対象物で反射されたレーザ光を受光し、前記レーザ光を含む光の受光に応じた前記被測定信号を出力する受光部と、
請求項７記載のヒストグラム作成装置と、
前記ヒストグラム作成装置の前記Ｎ個のヒストグラム作成部の各々の前記Ｍ個のレジスタに格納された頻度から、最大頻度を探索し、探索された最大頻度が格納された前記レジスタに基づいて、前記対象物までのレーザ光の飛行時間を求める最大値探索部と、
を含む、レーザレーダ装置であって、
前記ヒストグラム作成装置の前記ヒストグラム作成部は、前記発光部によってレーザ光が発光される毎に、前記クロック周期での各レジスタに格納されている頻度の循環を開始するレーザレーダ装置。
【請求項１０】
前記受光部は、複数の受光素子を備え、前記受光素子の反応個数を表す前記被測定信号を出力し、
前記ヒストグラム作成装置の前記ヒストグラム作成部は、前記先頭レジスタに格納されていた頻度を、最後尾レジスタに格納するときに、被測定信号の信号レベルが所定レベルである場合、前記先頭レジスタに格納されていた頻度に、前記被測定信号が表す前記反応個数に応じた数値を加算して前記最後尾レジスタに格納する請求項９記載のレーザレーダ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヒストグラム作成装置及びレーザレーダ装置に係り、特に、対象物までのレーザ光の飛行時間を外乱光があっても信頼度よく求めるためのヒストグラム作成装置及びレーザレーダ装置に関する。
【背景技術】
【０００２】
従来、図１６に示すように、時間測定回路とヒストグラム作成回路は、別々の回路として構成されていた。時間測定回路は、起点時刻（スタート信号）からイベント発生時刻（ストップ信号）までの経過時間を測定し、その測定結果をヒストグラム作成回路に伝える。ヒストグラム作成回路は、時間測定回路が出力する測定結果をもとに、時間ごとのイベント発生頻度を表すヒストグラムをメモリ内に作成する。処理待ちバッファは、時間測定回路とヒストグラム作成回路の間に介在し、あるイベントにともなうヒストグラム作成処理中に次のイベントが発生したときに、一時的に測定結果をバッファリングするものである。
【０００３】
また、時間測定回路は、スタート信号からストップ信号までの時間を測定し、その結果を出力する。時間分解能が低くても良い場合は、単純なカウンタでクロック数をカウントすればよいが、高い時間分解能が必要な場合は、複数のカウンタを異なる位相で動作させて、結果の平均値を求める等の工夫が必要となる。その例を図１７、及び図１８に示す（特許文献１）。
【０００４】
また、ヒストグラム作成処理は、ヒストグラムメモリのアドレスを指定して、その内容を読み出し、＋１（重みを積算する場合は＋ｗ）加算して、書き戻す処理である。図１６に示す構成では、ヒストグラム作成回路がヒストグラムメモリの内容を更新するシーケンスを実行し、ヒストグラムメモリ内にヒストグラムが作成される。これをタイミング図で表したものが図１９である。図２０には、ヒストグラムメモリのアドレスと時間測定値の関係を示している。作成したヒストグラムは、ヒストグラム読み出し回路の制御によってヒストグラムメモリから読み出され、出力される。
【０００５】
また、ヒストグラムメモリのスループット（単位時間当たりの処理能力）を向上させる従来技術として、図２１に構成を、図２２に動作を示すようなインターリーブという方法がある。メモリを複数のバンクに分割し、各バンクの動作タイミングをずらして並列に動作させることで、スループットを向上させる方法である。図２２の例では、メモリＡ及びＢの各々がバンクａ、ｂ、ｃ、及びｄの４バンクに分割され、１クロックずつ動作タイミングをずらすことにより、１クロック毎にメモリ更新処理を開始できる。また、メモリＡとメモリＢとは、いわゆるダブルバッファを構成しており、メモリＡにヒストグラムを作成している間に、メモリＢのヒストグラムの読出しを行い、メモリＡにおいてのヒストグラムの作成が完了した後に、メモリＡとメモリＢとを切り替える。なお、インターリーブを使わなければ、４クロック毎にしかメモリ更新処理を開始できないため、インタリーブの方法を利用することによりスループットは４倍になる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−２０５０９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、時間測定回路において、時間分解能を高くしたい場合は、時間測定回路の時間分解能だけでなく、ヒストグラムメモリのスループットも相応に向上させる必要があるという問題がある。さらに、処理待ちバッファを介在させたとしても、イベント（時間測定回路の出力）を取りこぼすことなく処理することは困難であり、何らかのデッドタイムが発生するという問題がある。
【０００８】
本発明では、構成を簡素化し、デッドタイムを解消しながらヒストグラムを作成することができるヒストグラム作成装置及びレーザレーダ装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、第１の発明のヒストグラム作成装置は、互いに同一のクロック周期を有し且つ位相差を有するＮ個のクロック信号を生成し、出力する多相クロック生成部と、前記Ｎ個のクロック信号に対応して設けられ、かつ、同一のカウントアップ周期を有し、対応するクロック信号が入力されるＮ個のカウンタであって、対応するクロック信号による所定数のクロック毎にカウントアップし、カウント値を出力するＮ個のカウンタと、前記Ｎ個のカウンタに対応して設けられ、各番地に頻度を格納するためのＮ個のメモリと、前記Ｎ個のカウンタに対応して設けられたＮ個のヒストグラム作成部であって、被測定信号及び対応するクロック信号が入力され、対応するクロック信号による前記所定数のクロック毎に、被測定信号の信号レベルをサンプリングし、サンプリングした信号レベルが所定レベルである場合に、前記カウンタから出力されたカウント値に対して予め定められた、前記対応するメモリの番地に格納されている頻度を読み出し、所定値を加算して格納するＮ個のヒストグラム作成部と、を含んで構成されている。
【００１０】
第１の発明によれば、多相クロック生成部により、Ｎ個のクロック信号を生成し、出力し、Ｎ個のクロック信号に対応して設けられ、かつ、同一のカウントアップ周期を有し、対応するクロック信号が入力されるＮ個のカウンタにより、対応するクロック信号による所定数のクロック毎にカウントアップし、カウント値を出力し、Ｎ個のカウンタに対応して設けられたＮ個のヒストグラム作成部により、被測定信号及び対応するクロック信号が入力され、対応するクロック信号による所定数のクロック毎に、被測定信号の信号レベルをサンプリングし、サンプリングした信号レベルが所定レベルである場合に、カウンタから出力されたカウント値に対して、Ｎ個のカウンタに対応して設けられたＮ個のメモリのうち、対応するメモリの番地に格納されている頻度を読出し、所定値を加算して格納する。
【００１１】
このように、Ｎ個のクロック信号に対応して設けられたＮ個のカウンタと、Ｎ個のメモリと、Ｎ個のカウンタに対応して設けられたＮ個のヒストグラム作成部を用いて、Ｎ個のメモリの各番地に頻度を格納することにより、構成を簡素化し、デッドタイムを解消しながらヒストグラムを作成することができる。
【００１２】
また、第１の発明において、前記多相クロック生成部は、互いに同一のクロック周期を有し且つ、他のクロック信号の何れかと前記カウントアップ周期の１／Ｎの位相差を有するＮ個のクロック信号を生成し、出力してもよい。
【００１３】
また、第１の発明において、前記カウントアップ周期を、前記ヒストグラム作成部が前記メモリから頻度を読み出し、所定値を加算して格納する処理にかかる時間以上の時間としてもよい。
【００１４】
また、第１の発明において、前記Ｎ個のメモリの各々を、メモリを２つ有するダブルバッファ構成としてもよい。
【００１５】
第２の発明のレーザレーダ装置は、レーザ光を複数回発光する発光部と、対象物で反射されたレーザ光を受光し、前記レーザ光を含む光の受光に応じた前記被測定信号を出力する受光部と、第１の発明のヒストグラム作成装置と、前記ヒストグラム作成装置の前記Ｎ個のメモリの各番地に格納された頻度から、最大頻度を探索し、探索された最大頻度が格納された番地に基づいて、前記対象物までのレーザ光の飛行時間を求める最大値探索部と、を含んで構成され、前記ヒストグラム作成装置の前記カウンタは、前記発光部によってレーザ光が発光される毎に、カウントを開始する。
【００１６】
第２の発明によれば、発光部により、レーザ光を複数回発光し、受光部により、受光した対象物で反射されたレーザ光を含む光に応じた被測定信号を出力し、最大値探索部により、ヒストグラム作成装置のＮ個のメモリの各番地に格納された頻度から、最大頻度を探索し、探索された最大頻度が格納された番地に基づいて、対象物までのレーザ光の飛行時間を求める。対象物までのレーザ光の飛行時間が求まれば、対象物までの距離に換算することができる。
【００１７】
このように、ヒストグラム作成装置のＮ個のメモリの各番地に格納された頻度の最大頻度を探索することにより、構成を簡素化し、デッドタイムを解消しながら対象物までのレーザ光の飛行時間を適切に求めることができる。
【００１８】
また、第２の発明において、前記受光部は、複数の受光素子を備え、前記受光素子の反応個数を表す前記被測定信号を出力し、前記ヒストグラム作成装置の前記ヒストグラム作成部は、被測定信号及び対応するクロック信号が入力され、対応するクロック信号による所定数のクロック毎に、被測定信号の信号レベルをサンプリングし、サンプリングした信号レベルが所定レベルである場合に、前記カウンタから出力されたカウント値に対して予め定められた、前記対応するメモリの番地に格納されている頻度を読み出し、前記被測定信号が表す前記反応個数に応じた数値を加算して格納してもよい。
【００１９】
また、第３の発明のヒストグラム作成装置は、互いに同一のクロック周期を有し且つ位相差を有するＮ個のクロック信号を生成し、出力する多相クロック生成部と、前記Ｎ個のクロック信号に対応して設けられ、かつ、同一のカウントアップ周期を有し被測定信号及び対応するクロック信号が入力されるＮ個のヒストグラム作成部であって、頻度を格納するための先頭レジスタから最後尾レジスタまでのＭ個のレジスタを有し、対応するクロック信号のクロック周期で、各レジスタに格納されている頻度を、循環させるように一つ前のレジスタに各々格納し、前記先頭レジスタに格納されていた頻度を、最後尾レジスタに格納するときに、被測定信号の信号レベルが所定レベルである場合、前記先頭レジスタに格納されていた頻度に、所定値を加算して前記最後尾レジスタに格納するＮ個のヒストグラム作成部と、を含んで構成されている。
【００２０】
第３の発明によれば、多相クロック生成部により、互いに同一のクロック周期を有し且つ位相差を有するＮ個のクロック信号を生成し、Ｎ個のクロック信号に対応して設けられ、かつ、同一のカウントアップ周期を有し被測定信号及び対応するクロック信号が入力されるＮ個のヒストグラム作成部により、頻度を格納するための先頭レジスタから最後尾レジスタまでのＭ個のレジスタを有し、対応するクロック信号のクロック周期で、各レジスタに格納されている頻度を、循環させるように一つ前のレジスタに各々格納し、先頭レジスタに格納されていた頻度を、最後尾レジスタに格納するときに、被測定信号の信号レベルが所定レベルである場合、先頭レジスタに格納されていた頻度に、所定値を加算して最後尾レジスタに格納する。
【００２１】
このように、Ｎ個のクロック信号を生成する多相クロック生成部と、Ｍ個のレジスタを有し、対応するクロック信号のクロック周期で、各レジスタに格納されている頻度を、循環させるＮ個のヒストグラム作成部を用いることにより、構成を簡素化し、デッドタイムを解消しながらヒストグラムを作成することができる。
【００２２】
また、第３の発明において、前記クロック周期を、前記ヒストグラム作成部が前記レジスタに格納されていた頻度に、所定値を加算して前記レジスタに格納する加算値が確定するまでの時間以上の時間としてもよい。
【００２３】
また、第４の発明のレーザレーダ装置は、レーザ光を複数回発光する発光部と、対象物で反射されたレーザ光を受光し、前記レーザ光を含む光の受光に応じた前記被測定信号を出力する受光部と、第３の発明のヒストグラム作成装置と、前記ヒストグラム作成装置の前記Ｎ個のヒストグラム作成部の各々の前記Ｍ個のレジスタに格納された頻度から、最大頻度を探索し、探索された最大頻度が格納された前記レジスタに基づいて、前記対象物までのレーザ光の飛行時間を求める最大値探索部と、を含んで構成され、前記ヒストグラム作成装置の前記ヒストグラム作成部は、前記発光部によってレーザ光が発光される毎に、前記クロック周期での各レジスタに格納されている頻度の循環を開始する。
【００２４】
第４の発明によれば、発光部により、レーザ光を複数回発光し、受光部により、受光した対象物で反射されたレーザ光に応じた被測定信号を出力し、最大値探索部により、ヒストグラム作成装置のＮ個のヒストグラム作成部の各々のＭ個のレジスタに格納された頻度から、最大頻度を探索し、探索された最大頻度が格納されたレジスタに基づいて、対象物までのレーザ光の飛行時間を求める。
【００２５】
このように、ヒストグラム作成装置のＮ個のヒストグラム作成部の各々のＭ個のレジスタに格納された頻度の最大頻度を探索することにより、構成を簡素化し、デッドタイムを解消しながら対象物までのレーザ光の飛行時間を適切に求めることができる。
【００２６】
また、第４の発明において、前記受光部は、複数の受光素子を備え、前記受光素子の反応個数を表す前記被測定信号を出力し、前記ヒストグラム作成装置の前記ヒストグラム作成部は、前記先頭レジスタに格納されていた頻度を、最後尾レジスタに格納するときに、被測定信号の信号レベルが所定レベルである場合、前記先頭レジスタに格納されていた頻度に、前記被測定信号が表す前記反応個数に応じた数値を加算して前記最後尾レジスタに格納するようにしてもよい。
【発明の効果】
【００２７】
以上説明したように、本発明のヒストグラム作成装置及びレーザレーダ装置によれば、構成を簡素化し、デッドタイムを解消しながらヒストグラムを作成することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１の実施の形態に係るレーザレーダ装置の機能的構成を示すブロック図である。
【図２】本発明の第１の実施の形態に係るヒストグラム作成装置の機能的構成を示すブロック図である。
【図３】本発明の第１の実施の形態に係る多相クロック生成部の構成を示す図である。
【図４】本発明の第１の実施の形態に係るヒストグラム作成装置の動作を例示するタイミングチャートを示す図である。
【図５】本発明の第２の実施の形態に係るレーザレーダ装置の機能的構成を示すブロック図である。
【図６】本発明の第２の実施の形態に係るヒストグラム作成装置の機能的構成を示すブロック図である。
【図７】本発明の第２の実施の形態に係るヒストグラム作成装置の動作を例示するタイミングチャートである。
【図８】本発明の第３の実施の形態に係るレーザレーダ装置の機能的構成を示すブロック図である。
【図９】本発明の第３の実施の形態に係るヒストグラム作成装置の機能的構成を示すブロック図である。
【図１０】本発明の第４の実施の形態に係るレーザレーダ装置の機能的構成を示すブロック図である。
【図１１】本発明の第４の実施の形態に係るヒストグラム作成装置の機能的構成を示すブロック図である。
【図１２】本発明の第４の実施の形態に係る多相クロック生成部の構成を示す図である。
【図１３】本発明の第５の実施の形態に係るレーザレーダ装置の機能的構成を示すブロック図である。
【図１４】本発明の第５の実施の形態に係るヒストグラム作成装置の機能的構成を示すブロック図である。
【図１５】本発明の第５の実施の形態に係るヒストグラム作成装置の動作を例示するタイミングチャートを示す図である。
【図１６】時間測定回路とヒストグラム作成回路を別々の回路として構成した例を示す図である。
【図１７】複数のカウンタを異なる位相で動作させて結果の平均値を求める例を示す図である。
【図１８】複数のカウンタを異なる位相で動作させて結果の平均値を求める例を示す図である。
【図１９】ヒストグラム作成回路がヒストグラムメモリの内容を更新するシーケンスを実行しヒストグラムメモリ内にヒストグラムを作成する例を示す図である。
【図２０】ヒストグラムメモリのアドレスと時間測定値の関係の例を示す図である。
【図２１】ヒストグラムメモリのスループットを向上させる従来技術の例を示す図である。
【図２２】インターリーブの例を示す図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施形態について図面を参照しつつ説明する。尚、各図面において、実質的に同一又は等価な構成要素又は部分には同一の参照符号を付している。
【００３０】
＜発明の原理＞
ここでは、レーザ光を発光させるタイミングを起点時刻とし、対象物で反射して戻ってきたレーザ光を検出したタイミングをイベント発生時刻とする。この間の時間は、レーザ光が対象物まで行って戻ってくるまでの往復の飛行時間となるので、光速を用いて対象物までの距離を算出することが出来る。
【００３１】
このとき、太陽光などの外乱光の影響を低減させるため、複数回の時間計測結果でヒストグラムを作成し、頻度の多い計測時間を測定値として採用する。距離分解能１５センチ（必要な距離分解能は、システム要件によって異なるため、１５センチは一例である。）を実現するためには、時間分解能は１ｎｓが必要であり、ヒストグラムもその時間分解能で作成する必要がある。
【００３２】
しかしながら、ヒストグラム作成処理は、イベント発生時刻、即ち、飛行時間に対応するヒストグラムのビンに重みを積算していく処理であるから、指定されたメモリ内容を読出し、加算し、書き戻す処理である。現実に利用できるメモリで考えると、１ｎｓの間に一連の処理を完了するのは非常に困難である。そこで、現実的な数値として、メモリ内容の読出しに４ｎｓ、加算に４ｎｓ、書き戻しに８ｎｓと仮定すると、１メモリサイクルの処理に１６ｎｓかかることになる。
【００３３】
そこで、ヒストグラムメモリをＮ個（例えば１６個）のバンクに分割し、各バンクの動作タイミングを１ｎｓずつずらして動作させれば、全体では時間分解能１ｎｓを実現できる。本実施の形態においては、各バンクの動作タイミングは、多相クロック生成回路から供給するものとする。
【００３４】
＜第１の実施の形態＞
本発明の第１の実施の形態に係るレーザレーダ装置について説明する。図１に示すように、本発明の第１の実施の形態に係るレーザレーダ装置１００は、受光素子１０と、パルス整形部１２と、レーザ制御部１４と、レーザ発光素子１６と、ヒストグラム作成装置２０と、出力部９０とを備えている。
【００３５】
受光素子１０は、レーザ発光素子１６により発光されたレーザ光が物体に反射したレーザ光を受光する。受光素子１０は光に反応して電圧パルスをパルス整形部１２に出力する。
【００３６】
パルス整形部１２は、受光素子１０から入力される電圧パルスを波形整形し、ストップ信号として、ヒストグラム作成装置２０に出力する。
【００３７】
レーザ制御部１４は、レーザ発光素子１６にレーザ光の発光指示を行うと同時に、ヒストグラム作成装置２０にスタート信号を出力する。また、レーザ制御部１４は、レーザ発光素子１６に対して、レーザ光の発光指示を複数回行う。
【００３８】
レーザ発光素子１６は、レーザ制御部１４から入力される発光指示に従って、対象物に対してレーザ光を発光する。
【００３９】
ヒストグラム作成装置２０は、レーザ発光素子１６によりレーザ光を発光する毎に、レーザ光の発光時刻から、受光素子１０においてレーザ光を受光するまでの時間を計測し、時間毎の頻度を表すヒストグラムを作成し、出力部９０に出力する。受光素子１０は、太陽光などにも反応するため、目的とするレーザ光とそれ以外の外乱光をより適切に分離するため、ヒストグラム作成装置２０は、複数回の計測結果を統計処理する。
【００４０】
ヒストグラム作成装置２０は、図２に示すように、多相クロック生成回路２２と、１６個のヒストグラム作成部２９Ａ〜２９Ｐと、最大値探索回路４２と、を備えている。
【００４１】
多相クロック生成回路２２は、図３（Ｃ）に示すように、φＧを元クロック１ＧＨｚ（周期１ｎｓ）とし、２段のジョンソンカウンタで、２５０ＭＨｚ（周期４ｎｓ）のクロック信号φ１とφ２を、１ｎｓずらして生成する。さらに、フリップフロップを用いて、クロック信号φ２を１ｎｓずつ遅延させてクロック信号φ３〜φ１６を生成し、生成したクロック信号φ１〜φ１６の各々を、カウンタ３０Ａ〜３０Ｐの各々、ヒストグラム作成回路３２Ａ〜３２Ｐの各々、及びヒストグラムメモリ３６Ａ〜３６Ｐの各々に出力する。見かけ上は｛φ１、φ５、φ９、φ１３｝、｛φ２、φ６、φ１０、φ１４｝、｛φ３、φ７、φ１１、φ１５｝、｛φ４、φ８、φ１２、φ１６｝は、それぞれ同じ波形となる。
【００４２】
また、多相クロック生成回路２２は、図３（Ｂ）に示すように、別の２段のジョンソンカウンタを用いて、クロック信号φＡとφＢを生成する。さらに、生成したクロック信号φＡとφＢをφＡ１、φＢ１とし、フリップフロップ（図示省略）を１つずつ用いて、クロック信号φＡ１、φＢ１それぞれを、１ｎｓずつ遅延させてクロック信号φＡ２〜φＡ１６、及びφＢ２〜φＢ１６を生成し、生成したクロック信号φＡ１〜φＡ１６及びφＢ１〜φＢ１６の各々を、カウンタ３０Ａ〜３０Ｐの各々、ヒストグラム作成回路３２Ａ〜３２Ｐの各々、及びヒストグラムメモリ３６Ａ〜３６Ｐの各々に出力する。上記図３（Ｂ）に示すジョンソンカウンタは、φ１とφ２が０のときのみ動作するよう、イネーブル端子付きのＤ型フリップフロップを用いて構成する。このため、φＡとφＢの周期はφ１の４周期分の時間となる。このクロック信号φＡとφＢから、メモリ更新のためのタイミングが生成される。例えば、φＡ＝１、φＢ＝０のときにメモリ読み出し、φＡ＝１、φＢ＝１のときに加算、φＡ＝０のときに書き戻しが行われる。
【００４３】
また、多相クロック生成回路２２は、図３（Ａ）に示すように、カウント信号を生成して、カウンタ３０Ａ〜３０Ｐに出力する。
【００４４】
具体的には、レーザ制御部１４から入力されるスタート信号を入力として、カウント信号を生成し、生成したカウント信号を、クロック信号φ１〜φ１６を生成するフリップフロップ（Ｃ）のリセット端子、及びクロック信号φＡ、φＢを生成するジョンソンカウンタ（Ｂ）を構成するフリップフロップのリセット端子に出力する。これにより、レーザ制御部１４から入力されるスタート信号に応じて、各クロック信号の生成が開始される。なお、第１の実施の形態においては、φＧから多相クロックを生成する例を示したが、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）を用いて多相クロックを生成してもよい。その場合、ＰＬＬの仕様に合わせて種々の変形を行う。
【００４５】
ヒストグラム作成装置２０は、各バンクに対応してヒストグラム作成部２９Ａ〜２９Ｐを備える。ヒストグラム作成部２９Ａ〜２９Ｐの構成は、同様であるため、以下、ヒストグラム作成部２９Ａを例に説明する。
【００４６】
ヒストグラム作成部２９Ａは、カウンタ３０Ａと、ヒストグラム作成回路３２Ａと、メモリ切替回路３４Ａと、ヒストグラムメモリ３６Ａと、ヒストグラムメモリ３８Ａと、ヒストグラム読出回路４０Ａと、を含んで構成されている。
【００４７】
カウンタ３０Ａは、ヒストグラム作成回路３２Ａと対応するように配置され、多相クロック生成回路２２から入力されるクロック信号φ１、φＡ１、φＢ１、及びカウント信号を入力として、クロック信号φ１による４クロック毎に、カウントアップを行い、カウント値を、ヒストグラム作成回路３２Ａに出力する。本実施の形態では、φＡ１及びφＢ１が０の値であって、かつ、クロック信号φ１が立ち上がる時点で、カウントアップが行われ、これにより、クロック信号φ１による４クロック毎に、カウントアップが行われる。カウント値は、ヒストグラム作成回路３２Ａにより作成されるヒストグラムのビンに対応する、ヒストグラムメモリ３６Ａ内のメモリの番地を表す。なお、４クロックが、カウントアップ周期であり、ヒストグラム作成部３２Ａによる上記の１メモリサイクルの処理にかかる時間と対応している。また、カウントアップ周期が、ヒストグラム作成部３２Ａによる上記の１メモリサイクルの処理にかかる時間より長い時間であってもよい。
【００４８】
ヒストグラム作成回路３２Ａは、多相クロック生成回路２２から入力されるクロック信号φ１、φＡ１、φＢ１、及びカウント信号と、パルス整形部１２から入力されるストップ信号とを入力として、クロック信号φ１による４クロック毎に、ストップ信号の信号レベルをサンプリングし、ストップ信号が１である場合に、カウンタ３０Ａのカウント値が示す、ヒストグラムメモリ３６Ａ内のメモリの番地に従って、ヒストグラムメモリ３６Ａ内の当該メモリの番地の頻度を読出し、１を加算して、当該メモリの番地に格納する。本実施の形態では、φＡ１及びφＢ１が０であって、かつ、クロック信号φ１が立ち上がる時点で、ストップ信号の信号レベルをサンプリングする。これにより、クロック信号φ１による４クロック毎に、ストップ信号のサンプリングが行われる。
【００４９】
メモリ切替回路３４Ａは、ヒストグラム作成回路３２Ａによるアクセス先を、ヒストグラムメモリ３６Ａ及びヒストグラムメモリ３８Ａの何れかに切り替える。ここで、ヒストグラムメモリ３６Ａと、ヒストグラムメモリ３８Ａとは、いわゆるダブルバッファを構成している。すなわち、ヒストグラム作成回路３２Ａがヒストグラムメモリ３６Ａに対してヒストグラムを作成しているときは、ヒストグラム読出回路４０Ａは、ヒストグラムメモリ３８Ａに記憶されているヒストグラムを読出し、ヒストグラム作成回路３２Ａのヒストグラム作成処理及びヒストグラム読出回路４０Ａのヒストグラム読出し処理が終わったところで、メモリ切替回路３４Ａは、ヒストグラム作成回路３２Ａによるアクセス先を、ヒストグラムメモリ３８Ａに切り替える。
【００５０】
ヒストグラム読出回路４０Ａは、ヒストグラム作成回路３２Ａによるアクセス先でない、ヒストグラムメモリ３６Ａ及びヒストグラムメモリ３８Ａの何れか一方に記憶されているヒストグラムを読み出して、最大値探索回路４２に出力する。なお、ヒストグラム読出回路４０Ａが、ヒストグラムメモリ３６Ａ及びヒストグラムメモリ３８Ａの何れか一方に記憶されているヒストグラムを読み出した後に、そのメモリ内容を初期化する。
【００５１】
なお、ヒストグラム作成部２９Ａ〜２９Ｐにより作成されるヒストグラムのビン数やデータのビット幅は設計要件として考慮すればよい。
【００５２】
また、ヒストグラムの読出しは、システム全体の動作周期の中で時間を確保すれば良いため、設計の自由度が大きい。時間的に許されるのであれば、ヒストグラム読出回路４０Ａ〜４０Ｐを順番に動作させることによりヒストグラムを順次読み出してもよいし、ヒストグラム読出回路４０Ａ〜４０Ｐを並列に動作させることによりヒストグラムを並列に読み出して時間を短縮するように構成してもよい。
【００５３】
最大値探索回路４２は、ヒストグラム読出回路４０Ａ〜４０Ｐの各々から出力されるヒストグラムに基づいて、全てのビンの中から最大値を探索し、その最大値のビンに対して予め定められた飛行時間（すなわち距離）を出力部９０に出力する。なお、最大値のビンが複数存在する場合には、その最初のビンを探索結果として採用してもよいし、中央のビンを探索結果として採用してもよい。また、２番目に大きい値のビンに対応する飛行時間、３番目に大きい値のビンに対応する飛行時間を出力部９０に出力してもよい。このように、レーザの飛行時間が得られるため、対象物との距離を測定することができる。
【００５４】
図４は、ヒストグラム作成装置２０の動作を例示するタイミングチャートである。ヒストグラム作成部２９Ｂ〜２９Ｐは、ヒストグラム作成部２９Ａに入力されるクロック信号φ１、φＡ１、及びφＢ１を１ｎｓずつずらしたクロック信号φ２〜φ１６、φＡ２〜φＡ１６、及びφＢ２〜φＢ１６が入力されて、ヒストグラム作成部２９Ａと同様の動作を行うため、まず、ヒストグラム作成部２９Ａの動作について説明する。
【００５５】
レーザ制御部１４から入力されるスタート信号を入力として、多相クロック生成回路２２は、カウント信号を生成すると共に、クロック信号φ１、φＡ１、及びφＢ１を生成する。カウンタ３０Ａは、入力されたカウント信号が１になると、カウントを開始し、クロック信号φ１、φＡ１、及びφＢ１に基づくカウントアップ周期で、カウントアップする。なお、カウント値は、０の値からの整数値をとり、ヒストグラム作成回路３２Ａにより作成されるヒストグラムのビンに対応する、ヒストグラムメモリ３６Ａ内のメモリの番地としてヒストグラム作成回路３２Ａに出力する。なお、図４では、カウント値と併記して括弧内に、１６個のヒストグラム作成部２９Ａ〜２９Ｐにより作成されるヒストグラム全体での通しの番号を示している。通しの番号では、１６飛びの値をとり、１６個のヒストグラム作成部２９Ａ〜２９Ｐにより作成されるヒストグラム全体でのビンに対応する。また、ヒストグラム作成部２９Ｂ〜２９Ｐにおける通しの番号の初期値は、１〜１５である。
【００５６】
次に、ストップ信号が１となったときについて、詳細に説明する。ヒストグラム作成回路３２Ａは、カウンタ３０Ａのカウントアップ（更新）のタイミング（φＡ１及びφＢ１が０であり、かつ、クロック信号φ１が立ち上がるタイミング）でストップ信号をサンプリングし、ストップ信号が１であれば、その時のカウンタ３０Ａの出力値を、ヒストグラム作成回路３２Ａにより作成されるヒストグラムのビンに対応する、ヒストグラムメモリ３６Ａ内の番地として、当該番地のメモリに格納されている値を更新する。
【００５７】
図４の例では、カウンタ３０Ａにおいて、カウント値３、４にカウントアップするタイミングでストップ信号が１となっており、ヒストグラムメモリ３６Ａ内のメモリの番地３、４に格納されている値が更新される。また、カウンタ３０Ｂにおいても、カウント値３、４にカウントアップするタイミングでストップ信号が１となっており、ヒストグラムメモリ３６Ｂ内のメモリの番地３、４に格納されている値が更新される。また、カウンタ３０Ｃにおいては、カウント値３にカウントアップするタイミングで、ストップ信号が０であるが、カウント値４にカウントアップするタイミングでストップ信号が１となっており、ヒストグラムメモリ３６Ｃ内のメモリの番地４に格納されている値が更新される。また、カウンタ３０Ｐにおいて、カウント値３にカウントアップするタイミングでストップ信号が１となっており、ヒストグラムメモリ３６Ｐ内のメモリの番地３に格納されている値が更新されるが、カウント値４にカウントアップするタイミングでストップ信号が０であるため、ヒストグラムメモリ３６Ｐ内のメモリの番地４に格納されている値は更新されない。
【００５８】
また、カウンタ３０Ａにおいて、カウント値６にカウントアップするタイミングの近辺でストップ信号が１となっているが、カウント値６にカウントアップするタイミングでストップ信号が０であるため、ヒストグラムメモリ３６Ａ内のメモリの番地６に格納されている値は更新されない。一方、カウンタ３０Ｂにおいては、カウント値６にカウントアップするタイミングでストップ信号が１となっており、ヒストグラムメモリ３６Ｂ内のメモリの番地６に格納されている値が更新される。また、カウンタ３０Ｃにおいても、カウント値６にカウントアップするタイミングでストップ信号が１となっており、ヒストグラムメモリ３６Ｃ内のメモリの番地６に格納されている値が更新される。
【００５９】
ヒストグラムメモリ３６Ａに格納されている値を更新する際には、ヒストグラム作成回路３２Ａは、クロック信号φＡ１及びφＢ１に基づいて、クロック信号φＡ＝１、φＢ＝０の時にカウンタ３０Ａから取得したヒストグラムメモリ３６Ａ内の番地に基づいて、ヒストグラムメモリ３６Ａから指定された番地のメモリに格納されている値の読出しを行い、クロック信号φＡ＝１、φＢ＝１の時に読み出した値に１を加算し、クロック信号φＡ＝０の時に加算した値を指定された番地のメモリへ書き戻しの動作を行う。
【００６０】
レーザ発光素子１６によってレーザ光が発光される毎に、カウンタ３０Ａ及びヒストグラム作成回路３２Ａは、上記のように動作する。また、カウンタ３０Ｂ〜３０Ｐ及びヒストグラム作成回路３２Ｂ〜３２Ｐについても、組ごとに同様に動作する。これによって、ヒストグラムメモリ３６Ａ〜３６Ｐの各番地に格納された頻度により、飛行時間毎の頻度を表すヒストグラムが作成される。
【００６１】
以上、説明したように、第１の実施の形態に係るレーザレーダ装置１００によれば、１６個のクロック信号に対応して設けられた１６個のカウンタと、１６個のヒストグラムメモリと、１６個のカウンタに対応して設けられた１６個のヒストグラム作成部を用いて、１６個のヒストグラムメモリの各番地に頻度を格納することにより、構成を簡素化し、デッドタイムを解消しながら、レーザ光の飛行時間の各々に対する頻度を表すヒストグラムを作成することができる。また、ヒストグラム作成装置２０の１６個のヒストグラムメモリの各番地に格納された頻度の最大値を探索することにより、対象物までのレーザ光の飛行時間を適切に求めることができる。
【００６２】
また、カウンタとヒストグラムメモリを組にし、デッドタイムが生じないサイクルタイムで動作させると共に、その組を複数組、異なるタイミングで動作させることにより、メモリサイクルタイムに起因するデッドタイムを生じさせずに、必要な時間分解能を得ることができる。
【００６３】
また、カウンタとヒストグラムメモリとを組にし、デッドタイムが生じないサイクルタイムで動作させるため、カウンタとヒストグラム処理との間の処理待ちバッファが不要なり、構成を簡素化することが出来る。
【００６４】
また、カウンタ単独での高精度化が不要となるため、高精度化のための平均値算出回路等を削減することにより、構成を簡素化することができる。
【００６５】
なお、本発明は、上述した実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【００６６】
第１の実施の形態においては、カウント値を０からの整数値をとる場合を例に説明したが、これに限定されるものではない。例えば、通しの番号を、カウント値としてもよい。この場合には、図４のカウント値に併記した値のように、１６飛びの値を、カウント値とする。
【００６７】
また、第１の実施の形態においては、クロック信号φＡ及びφＢを１ｎｓずつ遅延させてクロック信号φＡ２〜φＡ１６、及びφＢ２〜φＢ１６を生成する場合について説明したがこれに限定されるものではない。例えば、クロック信号φＡ及びφＢを生成する場合と同様に、クロック信号φ２、及びφ３を入力として、クロック信号φＡ２及びφＢ２を生成する回路と、クロック信号φ３、及びφ４を入力として、クロック信号φＡ３及びφＢ３を生成する回路と、クロック信号φ４、及びφ５を入力としてクロック信号φＡ４及びφＢ４を生成する回路とを用いてもよい。
【００６８】
また、第１の実施の形態においては、ヒストグラム作成装置をレーザレーダ装置に用いる場合について説明したがこれに限定されるものではない。例えば、ヒストグラム作成装置をオシロスコープなどの測定器、及び放射線物理学などの科学計測分野に応用してもよい。
【００６９】
＜第２の実施の形態＞
次に、第２の実施の形態について説明する。なお、第１の実施の形態と同様の構成及び作用となる部分については、同一符号を付して説明を省略する。
【００７０】
第２の実施の形態では、受光素子が複数ある点が、第１の実施の形態と異なっている。
【００７１】
本発明の第２の実施の形態に係るレーザレーダ装置について説明する。図５に示すように、本発明の第２の実施の形態に係るレーザレーダ装置２００は、複数の受光素子１０と、複数のパルス整形部１２と、加算部２０２と、レーザ制御部１４と、レーザ発光素子１６と、ヒストグラム作成装置２２０と、出力部９０とを備えている。
【００７２】
複数の受光素子１０は、フォトダイオードアレイにより実現されており、レーザ発光素子１６により発光されたレーザ光であって、物体に反射したレーザ光を受光する。受光素子１０の各々は光に反応して電圧パルスを受光素子１０の各々に対応するパルス整形部１２に各々出力する。
【００７３】
加算部２０２は、パルス整形部１２の各々から入力される波形整形された電圧パルスの各々に基づいて、反応した受光素子の個数を特定し、反応した受光素子の個数と、電圧パルスからなるストップ信号とをヒストグラム作成装置２２０に出力する。
【００７４】
ヒストグラム作成装置２２０は、レーザ発光素子１６によりレーザ光を発光する毎に、レーザ光の発光時刻から、複数の受光素子１０においてレーザ光を受光するまでの時間を計測し、時間毎に反応した受光素子の個数を頻度として表すヒストグラムを作成し、出力部９０に出力する。ヒストグラム作成装置２２０は、図６に示すように、多相クロック生成回路２２と、１６個のヒストグラム作成部２９２Ａ〜２９２Ｐと、最大値探索回路４２と、を備えている。
【００７５】
ヒストグラム作成装置２２０は、各バンクに対応してヒストグラム作成部２９２Ａ〜２９２Ｐを備える。ヒストグラム作成部２９２Ａ〜２９２Ｐの構成は、同様であるため、以下、ヒストグラム作成部２９２Ａを例に説明する。
【００７６】
ヒストグラム作成部２９２Ａは、カウンタ３０Ａと、ヒストグラム作成回路２３２Ａと、メモリ切替回路３４Ａと、ヒストグラムメモリ３６Ａと、ヒストグラムメモリ３８Ａと、ヒストグラム読出回路４０Ａと、を含んで構成されている。図７は、ヒストグラム作成装置２２０の動作を例示するタイミングチャートである。なお、図７に示す加算値Ｗｘは、光に反応した受光素子の個数に対応した値である。
【００７７】
ヒストグラム作成回路２３２Ａは、多相クロック生成回路２２から入力されるクロック信号φ１、φＡ１、φＢ１、及びカウント信号と、加算部２０２から入力されるストップ信号とを入力として、クロック信号φ１の４クロック毎に、ストップ信号の信号レベルをサンプリングし、ストップ信号が１である場合に、カウンタ３０Ａのカウント値が示す、ヒストグラムメモリ３６Ａ内のメモリの番地に従って、ヒストグラムメモリ３６Ａ内の当該メモリの番地の頻度を読出し、加算部２０２から入力される反応した受光素子の個数の値を加算して、当該メモリの番地に格納する。
【００７８】
なお、第２の実施の形態に係るレーザレーダ装置２００の他の構成及び作用については、第１の実施の形態と同様であるため、説明を省略する。
【００７９】
以上、説明したように、第２の実施の形態に係るレーザレーダ装置２００によれば、１６個のクロック信号に対応して設けられた１６個のカウンタと、１６個のヒストグラムメモリと、１６個のカウンタに対応して設けられた１６個のヒストグラム作成部を用いて、１６個のヒストグラムメモリの各番地に反応した受光素子の頻度を格納することにより、構成を簡素化し、デッドタイムを解消しながら、レーザ光の飛行時間の各々に対する頻度を表すヒストグラムを作成することができる。また、ヒストグラム作成装置２２０の１６個のヒストグラムメモリの各番地に格納された反応した受光素子の頻度の最大値を探索することにより、対象物までのレーザ光の飛行時間を適切に求めることができる。
【００８０】
＜第３の実施の形態＞
次に、第３の実施の形態について説明する。なお、第１の実施の形態と同様の構成及び作用となる部分については、同一符号を付して説明を省略する。
【００８１】
第３の実施の形態では、シングルメモリ構成とする点が、第１の実施の形態と異なっている。
【００８２】
本発明の第３の実施の形態に係るレーザレーダ装置について説明する。図８に示すように、本発明の第３の実施の形態に係るレーザレーダ装置３００は、受光素子１０と、パルス整形部１２と、レーザ制御部１４と、レーザ発光素子１６と、ヒストグラム作成装置３２０と、出力部９０とを備えている。
【００８３】
ヒストグラム作成装置３２０は、レーザ発光素子１６によりレーザ光を発光する毎に、レーザ光の発光時刻から、受光素子１０においてレーザ光を受光するまでの時間を計測し、時間毎の頻度を表すヒストグラムを作成し、出力部９０に出力する。ヒストグラム作成装置３２０は、図９に示すように、多相クロック生成回路２２と、１６個のヒストグラム作成部２９４Ａ〜２９４Ｐと、最大値探索回路４２と、を備えている。
【００８４】
ヒストグラム作成装置３２０は、各バンクに対応してヒストグラム作成部２９４Ａ〜２９４Ｐを備える。ヒストグラム作成部２９４Ａ〜２９４Ｐの構成は、同様であるため、以下、ヒストグラム作成部２９４Ａを例に説明する。
【００８５】
ヒストグラム作成部２９４Ａは、カウンタ３０Ａと、ヒストグラム作成回路３２Ａと、ヒストグラムメモリ３６Ａと、ヒストグラム読出回路３４０Ａと、を含んで構成されている。
【００８６】
ヒストグラム読出回路３４０Ａは、ヒストグラムメモリ３６Ａに記憶されているヒストグラムを読み出して、最大値探索回路４２に出力する。なお、ヒストグラム読出回路３４０Ａが、ヒストグラムメモリ３６Ａに記憶されているヒストグラムを読み出した後に、そのメモリ内容を初期化する。
【００８７】
なお、第３の実施の形態に係るレーザレーダ装置３００の他の構成及び作用については、第１の実施の形態と同様であるため、説明を省略する。
【００８８】
以上、説明したように、第３の実施の形態に係るレーザレーダ装置３００によれば、シングルメモリ構成において、１６個のクロック信号に対応して設けられた１６個のカウンタと、１６個のヒストグラムメモリと、１６個のカウンタに対応して設けられた１６個のヒストグラム作成部を用いて、１６個のヒストグラムメモリの各番地に頻度を格納することにより、構成を簡素化し、デッドタイムを解消しながら、レーザ光の飛行時間の各々に対する頻度を表すヒストグラムを作成することができる。また、ヒストグラム作成装置３２０の１６個のヒストグラムメモリの各番地に格納された頻度の最大値を探索することにより、対象物までのレーザ光の飛行時間を適切に求めることができる。
【００８９】
＜第４の実施の形態＞
次に、第４の実施の形態について説明する。なお、第１の実施の形態と同様の構成及び作用となる部分については、同一符号を付して説明を省略する。
【００９０】
第４の実施の形態では、スタート信号を多相クロック生成回路で生成する点が、第１の実施の形態と異なっている。
【００９１】
本発明の第４の実施の形態に係るレーザレーダ装置について説明する。図１０に示すように、本発明の第４の実施の形態に係るレーザレーダ装置４００は、受光素子１０と、パルス整形部１２と、レーザ制御部４１４と、レーザ発光素子１６と、ヒストグラム作成装置４２０と、出力部９０とを備えている。
【００９２】
レーザ制御部４１４は、ヒストグラム作成装置４２０からスタート信号を受けると同時に、レーザ発光素子１６にレーザ光の発光指示を行う。
【００９３】
ヒストグラム作成装置４２０は、レーザ発光素子１６によりレーザ光を発光する毎に、レーザ光の発光時刻から、受光素子１０においてレーザ光を受光するまでの時間を計測し、時間毎の頻度を表すヒストグラムを作成し、出力部９０に出力する。ヒストグラム作成装置４２０は、図１１に示すように、多相クロック生成回路４２２と、１６個のヒストグラム作成部２９６Ａ〜２９６Ｐと、最大値探索回路４２と、を備えている。
【００９４】
多相クロック生成回路４２２は、図１２（Ｆ）に示すように、φＧを元クロック１ＧＨｚ（周期１ｎｓ）とし、２段のジョンソンカウンタで、２５０ＭＨｚ（周期４ｎｓ）のクロック信号φ１とφ２を、１ｎｓずらして作成する。さらに、フリップフロップを用いて、クロック信号φ２を１ｎｓずつ遅延させてクロック信号φ３〜φ１６を生成し、生成したクロック信号φ１〜φ１６の各々を、ヒストグラム作成回路３２Ａ〜３２Ｐの各々に出力する。
【００９５】
また、多相クロック生成回路４２２は、図１２（Ｅ）に示すように、別の２段のジョンソンカウンタを用いて、クロック信号φＡ１とφＢ１とを生成する。さらに、生成したクロック信号φＡ１、及びφＢ１のそれぞれを、１ｎｓずつ遅延させてクロック信号φＡ２〜φＡ１６、及びφＢ２〜φＢ１６を生成し、生成したクロック信号φＡ１〜φＡ１６、及びφＢ１〜φＢ１６の各々を、ヒストグラム作成回路３２Ａ〜３２Ｐの各々に出力する。図１２（Ｅ）に示すジョンソンカウンタは、クロック信号φ１とφ２が０のときのみ動作するよう、イネーブル端子付きのＤ型フリップフロップを用いて構成する。
【００９６】
また、多相クロック生成回路４２２は、図１２（Ｄ）に示すように、カウント信号をオンにするための信号であるカウントオン信号（多相クロックに対して非同期）を入力として、多相クロックのクロック信号φＡ１、φＢ１、φ１、及びφ２の全てが同時に０であるタイミングでカウントオン信号をサンプリングし、同信号が１であればカウント信号を立ち上げ、カウンタ３０Ａ〜３０Ｐの各々に出力し、カウント信号の立ち上がりを検出して、スタート信号を生成し、レーザ制御部４１４に出力する。図１２（Ｄ）に示すスタート信号生成回路は、クロック信号φＡ１、φＢ１、φ１、及びφ２の全てが同時に０のときのみ動作するよう、イネーブル端子付きのＤ型フリップフロップを用いて構成する。
【００９７】
ヒストグラム作成装置４２０は、各バンクに対応してヒストグラム作成部２９６Ａ〜２９６Ｐを備える。ヒストグラム作成部２９６Ａ〜２９６Ｐの構成は、同様であるため、以下、ヒストグラム作成部２９６Ａを例に説明する。
【００９８】
ヒストグラム作成部２９６Ａは、カウンタ３０Ａと、ヒストグラム作成回路３２Ａと、メモリ切替回路３４Ａと、ヒストグラムメモリ３６Ａと、ヒストグラムメモリ３８Ａと、ヒストグラム読出回路４０Ａと、を含んで構成されている。
【００９９】
以上、説明したように、第４の実施の形態に係るレーザレーダ装置４００によれば、スタート信号を多相クロック生成回路で生成し、１６個のクロック信号に対応して設けられた１６個のカウンタと、１６個のヒストグラムメモリと、１６個のカウンタに対応して設けられた１６個のヒストグラム作成部を用いて、１６個のヒストグラムメモリの各番地に頻度を格納することにより、構成を簡素化し、デッドタイムを解消しながら、レーザ光の飛行時間の各々に対する頻度を表すヒストグラムを作成することができる。また、ヒストグラム作成装置４２０の１６個のヒストグラムメモリの各番地に格納された頻度の最大値を探索することにより、対象物までのレーザ光の飛行時間を適切に求めることができる。
【０１００】
＜第５の実施の形態＞
次に、第５の実施の形態について説明する。なお、第１の実施の形態と同様の構成及び作用となる部分については、同一符号を付して説明を省略する。
【０１０１】
第５の実施の形態では、ヒストグラムメモリをビン単位に循環可能なレジスタ群で構成し、カウント信号がオンの間、所定時間（クロック周期）毎にレジスタ群の内容を１ビンずつ循環させる点が、第１の実施の形態と異なっている。
【０１０２】
本発明の第５の実施の形態に係るレーザレーダ装置について説明する。図１３に示すように、本発明の第５の実施の形態に係るレーザレーダ装置５００は、受光素子１０と、パルス整形部１２と、レーザ制御部１４と、レーザ発光素子１６と、ヒストグラム作成装置５２０と、出力部９０とを備えている。
【０１０３】
ヒストグラム作成装置５２０は、レーザ発光素子１６によりレーザ光を発光する毎に、レーザ光の発光時刻から、受光素子１０においてレーザ光を受光するまでの時間を計測し、時間毎の頻度を表すヒストグラムを作成し、出力部９０に出力する。ヒストグラム作成装置５２０は、図１４に示すように、多相クロック生成回路５２２と、４個のヒストグラム作成部２９８Ａ〜２９８Ｄと、最大値探索回路４２と、を備えている。
【０１０４】
多相クロック生成回路５２２は、上記図３（Ｃ）と同様に、φＧを元クロック１ＧＨｚ（周期１ｎｓ）とし、２段のジョンソンカウンタで、２５０ＭＨｚ（周期４ｎｓ）のクロック信号φ１とφ２を、１ｎｓずらして生成する。さらに、フリップフロップを用いて、クロック信号φ２を１ｎｓずつ遅延させてクロック信号φ３及びφ４を生成し、生成したクロック信号φ１〜φ４の各々を、加算回路５３２Ａ〜５３２Ｄの各々に出力する。なお、クロック信号φ１〜φ４のクロック周期は、ヒストグラム作成部５２０において後述するレジスタ５３０ＡＭに格納する加算値が確定するまでの時間以上の時間である。
【０１０５】
また、多相クロック生成回路５２２は、カウント信号を生成して、レジスタ５３０Ａ〜５３０Ｄ、及び加算回路５３２Ａ〜５３２Ｄに出力する。なお、ヒストグラム作成部２９８Ａ〜２９８Ｄの各々に備えられているレジスタ５３０Ａ１〜５３０ＡＭ、５３０Ｂ１〜５３０ＢＭ、５３０Ｃ１〜５３０ＣＭ、及び５３０Ｄ１〜５３０ＤＭの各々に格納されているデータが１周する単位の長さ分だけ、カウント信号が１となるように、カウント信号が生成される。また、ヒストグラム作成部２９８Ａ〜２９８Ｄの各々について、レジスタに格納されているデータの各々の循環が１ｎｓずつ遅れて停止するように、ヒストグラム作成部２９８Ａ〜２９８Ｄに入力されるカウント信号が生成される。
【０１０６】
ヒストグラム作成装置５２０は、各バンクに対応してヒストグラム作成部２９８Ａ〜２９８Ｄを備える。ヒストグラム作成部２９８Ａ〜２９８Ｄの構成は、同様であるため、以下、ヒストグラム作成部２９８Ａを例に説明する。
【０１０７】
ヒストグラム作成部２９８Ａは、レジスタ５３０Ａ１〜５３０ＡＭと、加算回路５３２Ａと、ヒストグラム読出回路５４０Ａと、を含んで構成されている。
【０１０８】
レジスタ５３０Ａ１〜５３０ＡＭは、ヒストグラムのビンに対応する頻度を各々格納する。また、ヒストグラム作成部２９８Ａは、対応するクロック信号φ１のクロック周期で、レジスタ５３０Ａ２〜５３０ＡＭの各々に格納されている頻度を、循環させるように一つ前のレジスタ５３０Ａ１〜５３０Ａ（Ｍ−１）に各々格納する。また、ヒストグラム作成部２９８Ａは、先頭のレジスタ５３０Ａ１に格納されていた頻度を、加算回路５３２Ａに入力する。加算回路５３２Ａの出力値が、最後尾のレジスタ５３０ＡＭに格納される。このとき、加算回路５３２Ａに入力されるストップ信号をサンプリングし、ストップ信号が１である場合、加算回路５３２Ａにより、レジスタ５３０Ａ１に格納されていた頻度に、１を加算した値が出力され、最後尾のレジスタ５３０ＡＭに格納される。
【０１０９】
ヒストグラム読出回路５４０は、レジスタ５３０Ａ１〜５３０ＡＭに記憶されているヒストグラムを読み出して、最大値探索回路４２に出力する。なお、ヒストグラム読出回路５４０Ａが、レジスタ５３０Ａ〜５３０ＡＭに記憶されているヒストグラムを読み出した後に、そのメモリ内容を初期化する。第２の実施の形態で示した様に受光素子が複数ある場合は、反応した受光素子の個数の値を加算する様に構成してもよい。
【０１１０】
図１５は、ヒストグラム作成装置５２０の動作を例示するタイミングチャートである。ヒストグラム作成部２９８Ａ〜２９８Ｄの動作はヒストグラム作成部２９８Ａに入力されるクロック信号φ１、及びクロック信号φ１を１ｎｓずつずらしたφ２〜φ４、及びカウント信号が入力されて、ヒストグラム作成部２９８Ａと同様の動作を行うため、以下、ヒストグラム作成部２９８Ａの動作について説明する。
【０１１１】
まず、レーザ制御部１４から入力されるスタート信号を入力として、多相クロック生成回路２２は、カウント信号を生成すると共に、クロック信号φ１を生成する。ヒストグラム作成部２９８Ａは、カウント信号が１である場合に、クロック信号φ１に基づくクロック周期で、レジスタ５３０Ａ１〜５３０ＡＭに格納されている、ヒストグラムのビンに対応する頻度を循環させる。
【０１１２】
ストップ信号が１となった時について、詳細に説明すると、ヒストグラム作成部２９８Ａは、クロック信号φ１のクロック周期毎にストップ信号をサンプリングし、ストップ信号が１であれば、加算回路５３２Ａは、先頭のレジスタ５３０Ａ１に格納されていた頻度に１を加算した値を、最後尾のレジスタ５３０ＡＭに格納する。
【０１１３】
レーザ発光素子１６によってレーザ光が発光される毎に、ヒストグラム作成部２９８Ａは、上記のように動作する。また、ヒストグラム作成部２９８Ｂ〜２９８Ｄも同様に動作する。これによって、レジスタ５３０Ａ１〜レジスタ５３０ＤＭに格納された頻度により、飛行時間毎の頻度を表すヒストグラムが作成される。
【０１１４】
以上、説明したように、第５の実施の形態に係るレーザレーダ装置５００によれば、４個のクロック信号に対応して設けられた４個のヒストグラム作成部の各々に備えられているＭ個のレジスタを用いて、Ｍ個のレジスタに頻度を格納することにより、構成を簡素化し、デッドタイムを解消しながらレーザ光の飛行時間の各々に対する頻度を表すヒストグラムを作成することができる。また、ヒストグラム作成装置５２０の４×Ｍ個のレジスタに格納された頻度の最大値を探索することにより、対象物までのレーザ光の飛行時間を求めることができる。
【０１１５】
なお、本発明は、上述した実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【符号の説明】
【０１１６】
１０   受光素子
１２   パルス整形部
１４   レーザ制御部
１６   レーザ発光素子
２０   ヒストグラム作成装置
２２   多相クロック生成回路
２９   ヒストグラム作成部
３０   カウンタ
３２   ヒストグラム作成回路
３４   メモリ切替回路
３６   ヒストグラムメモリ
３８   ヒストグラムメモリ
４０   ヒストグラム読出回路
４２   最大値探索回路
９０   出力部
１００ レーザレーダ装置
２００ レーザレーダ装置
２０２ 加算部
２２０ ヒストグラム作成装置
２３２ ヒストグラム作成回路
２９２ ヒストグラム作成部
２９４ ヒストグラム作成部
２９６ ヒストグラム作成部
２９８ ヒストグラム作成部
３００ レーザレーダ装置
３２０ ヒストグラム作成装置
３４０ ヒストグラム読出回路
４００ レーザレーダ装置
４１４ レーザ制御部
４２０ ヒストグラム作成装置
４２２ 多相クロック生成回路
５００ レーザレーダ装置
５２０ ヒストグラム作成装置
５２２ 多相クロック生成回路
５３０ レジスタ
５３２ 加算回路
５４０ ヒストグラム読出回路
【図１】
2015155872.tif 000003
【図３】
2015155872.tif 000004
【図８】
2015155872.tif 000005
【図１０】
2015155872.tif 000006
【図１２】
2015155872.tif 000007
【図１３】
2015155872.tif 000008
【図２】
2015155872.tif 000009
【図４】
2015155872.tif 000010
【図５】
2015155872.tif 000011
【図６】
2015155872.tif 000012
【図７】
2015155872.tif 000013
【図９】
2015155872.tif 000014
【図１１】
2015155872.tif 000015
【図１４】
2015155872.tif 000016
【図１５】
2015155872.tif 000017
【図１６】
2015155872.tif 000018
【図１７】
2015155872.tif 000019
【図１８】
2015155872.tif 000020
【図１９】
2015155872.tif 000021
【図２０】
2015155872.tif 000022
【図２１】
2015155872.tif 000023
【図２２】
2015155872.tif 000024