(57)【要約】【課題】所望する間隔の電極間間隙を再現性良く形成することが可能であるとともに、電極間間隙が確実に気密封止された記憶素子を提供する。【解決手段】所定の間隙３０を隔てて配置された第１電極１０及び第２電極２０と、間隙３０を埋めるように、第１電極１０と第２電極２０との間に設けられた絶縁体層４０と、を備え、第１電極１０と第２電極２０との間への所定電圧の印加によって、間隙３０の間隔（ギャップ間隔Ｇ）が変化し、第１電極１０と第２電極２０との間の抵抗状態がトンネル電流の流れにくい高抵抗状態とトンネル電流の流れやすい低抵抗状態に切り替わるスイッチング現象を生じることを特徴とする。【選択図】図１
2015090881.tif 000002
【特許請求の範囲】
【請求項１】
所定の間隙を隔てて配置された第１電極及び第２電極と、
前記間隙を埋めるように、前記第１電極と前記第２電極との間に設けられた絶縁体層と、を備え、
前記第１電極と前記第２電極との間への所定電圧の印加によって、前記間隙の間隔が変化し、前記第１電極と前記第２電極との間の抵抗状態がトンネル電流の流れにくい高抵抗状態とトンネル電流の流れやすい低抵抗状態とに切り替わるスイッチング現象を生じることを特徴とする記憶素子。
【請求項２】
前記絶縁膜は原子間結合緩和構造を持つ絶縁薄膜であることを特徴とする請求項１記載の記憶素子。
【請求項３】
前記絶縁膜は積層方向と積層面方向とで異方性を有することを特徴とする請求項１記載の記憶素子。
【請求項４】
前記絶縁膜は３ｎｍ以下の厚さを有することを特徴とする請求項２又は３記載の記憶素子。
【請求項５】
前記第１電極及び前記第２電極はそれぞれ、土台部を備え、
前記第１電極側の前記土台部と、前記第２電極側の前記土台部と、はトンネル電流を発生可能な間隔を隔てて対向しており、
前記第１電極及び前記第２電極の少なくとも一方は、前記土台部同士の対向部分に低融点部を備え、
前記第１電極が前記低融点部を備える場合、当該低融点部は、前記第１電極側の前記土台部を構成する物質よりも融点が低い物質からなり、
前記第２電極が前記低融点部を備える場合、当該低融点部は、前記第２電極側の前記土台部を構成する物質よりも融点が低い物質からなることを特徴とする請求項１に記載の記憶素子。
【請求項６】
前記低融点部は、前記第１電極及び前記第２電極のうちの、前記電圧印加の際に相対的に高電位となる電極に少なくとも備えられていることを特徴とする請求項５に記載の記憶素子。
【請求項７】
前記低融点部は、前記第１電極及び前記第２電極の双方に備えられていることを特徴とする請求項５又は６に記載の記憶素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶素子に関する。
【背景技術】
【０００２】
現在、デバイスの小型化、高密度化に伴い、電気素子の一層の微細化が望まれている。その一例として、微細な間隙（ナノギャップ）を隔てた２つの電極間への電圧の印加によって、電気抵抗の制御が可能な記憶素子が知られている。
このような記憶素子においては、電極間にナノメートルオーダー（例えば１０ｎｍ以下）の間隙を設け、その間隙の間隔を電気的に変えることで、電極間のトンネル電流を制御するよう構成されている。電極間の間隙（電極間間隙）の間隔が約０．１ｎｍ変化するだけでもトンネル電流は大きく変化するが、電極間間隙の間隔を決める電極表面の形状は電極間間隙内の気体の状態に影響を受けやすく、動作安定性を向上させるためには、電極間間隙の気密封止が必要であった。そこで、記憶素子全体を封止部材により内包すること、電極間間隙を塞ぐことなく保持したまま囲う封止用絶縁体を設けること、２つの電極のうちの一方の電極（第１電極）の一部を露出するホールの開口部を他方の電極（第２電極）で覆うこと等が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２４３９８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、電極間間隙を気密封止するためには、記憶素子全体を封止部材により内包する場合、例えば封止部材内を真空に引く必要があり、電極間間隙を塞ぐことなく保持したまま囲う封止用絶縁体を設ける場合、例えば真空に引いた状態で封止用絶縁体を形成する必要があり、第１電極の一部を露出するホールの開口部を第２電極で覆う場合、例えば真空に引いた状態で第２電極を形成する必要があるが、真空ポンプ等を用いて真空に引いても限度があるため、電極間間隙を確実に気密封止することができないという問題がある。
また、特許文献１に記載されているような従来の記憶素子は、電極間間隙が空洞状であるため、製造バラつきの影響で、所望する間隔の電極間間隙を再現性良く形成することが困難であるという問題もある。
【０００５】
本発明の課題は、所望する間隔の電極間間隙を再現性良く形成することが可能であるとともに、電極間間隙が確実に気密封止された記憶素子を提供することである。
【課題を解決するための手段】
【０００６】
請求項１記載の発明は、記憶素子であって、
所定の間隙を隔てて配置された第１電極及び第２電極と、
前記間隙を埋めるように、前記第１電極と前記第２電極との間に設けられた絶縁体層と、を備え、
前記第１電極と前記第２電極との間への所定電圧の印加によって、前記間隙の間隔が変化し、前記第１電極と前記第２電極との間の抵抗状態がトンネル電流の流れにくい高抵抗状態とトンネル電流の流れやすい低抵抗状態とに切り替わるスイッチング現象を生じることを特徴とする。
【０００７】
請求項２記載の発明は、請求項１記載の記憶素子であって、前記絶縁膜は原子間結合緩和構造を持つ絶縁薄膜であることを特徴とする。
【０００８】
請求項３記載の発明は、請求項１記載の記憶素子であって、前記絶縁膜は積層方向と積層面方向とで異方性を有することを特徴とする。
【０００９】
請求項４記載の発明は、請求項２又は３記載の記憶素子であって、前記絶縁膜は３ｎｍ以下の厚さを有することを特徴とする。
【００１０】
請求項５記載の発明は、請求項１に記載の記憶素子であって、
前記第１電極及び前記第２電極はそれぞれ、土台部を備え、
前記第１電極側の前記土台部と、前記第２電極側の前記土台部と、はトンネル電流を発生可能な間隔を隔てて対向しており、
前記第１電極及び前記第２電極の少なくとも一方は、前記土台部同士の対向部分に低融点部を備え、
前記第１電極が前記低融点部を備える場合、当該低融点部は、前記第１電極側の前記土台部を構成する物質よりも融点が低い物質からなり、
前記第２電極が前記低融点部を備える場合、当該低融点部は、前記第２電極側の前記土台部を構成する物質よりも融点が低い物質からなることを特徴とする。
【００１１】
請求項６記載の発明は、請求項５に記載の記憶素子であって、
前記低融点部は、前記第１電極及び前記第２電極のうちの、前記電圧印加の際に相対的に高電位となる電極に少なくとも備えられていることを特徴とする。
【００１２】
請求項７記載の発明は、請求項５又は６に記載の記憶素子であって、
前記低融点部は、前記第１電極及び前記第２電極の双方に備えられていることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、第１電極と第２電極との間の間隙（電極間間隙）を埋めるように設けられた絶縁体層の層厚を制御することで、電極間間隙の間隔（初期値）を精密に制御することができるので、製造バラつきに影響されずに、所望する間隔の電極間間隙を再現性良く形成することが可能な記憶素子を提供することができる。
また、第１電極と第２電極との間の間隙（電極間間隙）が絶縁体層によって埋められているので、電極間間隙が確実に気密封止された記憶素子を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態の記憶素子の要部を模式的に示す断面図である。
【図２】第１実施形態の記憶素子の一例を模式的に示す図である。
【図３】図２に示す記憶素子の製造方法の一例を説明するための図である。
【図４】実施例の記憶素子のＴＥＭ画像を示す図である。
【図５】実施例の記憶素子に、高抵抗移行電圧と低抵抗移行電圧とを交互に繰り返し印加した場合の、素子の抵抗値変化を示す図である。
【図６】第２実施形態の記憶素子の要部を模式的に示す断面図である。
【図７】第２実施形態の記憶素子の一例を模式的に示す図である。
【図８】図７に示す記憶素子の製造方法の一例を説明するための図である。
【発明を実施するための形態】
【００１５】
以下に、本発明について、図面を用いて具体的な態様を説明する。ただし、発明の範囲は、図示例に限定されない。
【００１６】
＜第１実施形態＞
記憶素子１は、例えば、ナノギャップ電極間（ナノメートルオーダーの間隙３０を隔てて配置された第１電極１０と第２電極２０との間）の抵抗値をスイッチさせて、データの記憶を行うスイッチング素子である。
具体的には、例えば図１に示すように、記憶素子１は、主に、ナノギャップ電極としての第１電極１０及び第２電極２０と、第１電極１０と第２電極２０との間の間隙（電極間間隙）３０を埋めるように第１電極１０と第２電極２０との間に設けられた絶縁体層４０と、を備えて構成される。
【００１７】
第１電極１０は、例えば、第２電極２０と対になって、記憶素子１のスイッチング動作を行うためのものである。
第１電極１０の形状は、特に限定されるものではなく、適宜任意に変更することができる。
第１電極１０の材質、すなわち第１電極１０を構成する物質は、導電性を備えていれば、銅、テルル以外ならば、特に限定されるものではなく、例えば、金、銀、白金、パラジウム、ニッケル、アルミニウム、コバルト、クロム、ロジウム、チタン、タングステン、タンタル、炭素又はこれらの合金から選ばれる少なくとも１つであることが好ましい。
【００１８】
第２電極２０は、例えば、第１電極１０と対になって、記憶素子１のスイッチング動作を行うためのものである。
第２電極２０の形状は、特に限定されるものではなく、適宜任意に変更することができる。
第２電極２０の材質、すなわち第２電極２０を構成する物質は、導電性を備えていれば、銅、テルル以外ならば、特に限定されるものではなく、例えば、金、銀、白金、パラジウム、ニッケル、アルミニウム、コバルト、クロム、ロジウム、チタン、タングステン、タンタル、炭素又はこれらの合金から選ばれる少なくとも１つであることが好ましい。
【００１９】
間隙３０は、例えば、第１電極１０と第２電極２０との間に形成され、記憶素子１の抵抗値変化現象を発現する役割を具備している。
具体的には、間隙３０は、例えば、当該間隙３０の間隔、すなわちギャップ間隔Ｇが第１電極１０と第２電極２０との間への所定電圧の印加により変化することによって、抵抗状態が切り替わるスイッチング現象を生じさせる。
すなわち、本実施形態の記憶素子１は、高抵抗移行電圧の印加に伴いギャップ間隔Ｇが広がることで、第１電極１０と第２電極２０との間の抵抗状態がトンネル電流の流れにくい高抵抗状態へと移行し、低抵抗移行電圧の印加に伴いギャップ間隔Ｇが狭まることで、第１電極１０と第２電極２０との間の抵抗状態がトンネル電流の流れやすい低抵抗状態へと移行するよう構成されている。
【００２０】
絶縁体層４０は、例えば、間隙３０を埋めるように設けられ、間隙３０を気密封止する役割を具備している。
絶縁体層４０の材質、すなわち絶縁体層４０を構成する物質は、絶縁性を備えていれば特に限定されるものではなく、例えば、ＡｌＯｘ（ｘは３/２に近い数字）、ＳｉＮｙ（ｙは４/３に近い数字）、ＳｉＯｚ（ｚは３/２に近い数字）が好ましい。
【００２１】
本実施形態の記憶素子１においては、間隙３０を埋めるように第１電極１０と第２電極２０との間に絶縁体層４０を設け、従来の記憶素子における二つの電極を隔てる空洞部分を絶縁体層４０で置き換えた構造とすることによって、間隙３０を気密封止している。これにより、本実施形態の記憶素子１は、通常のシリコン集積回路と同様な固体素子となり、従来の記憶素子のように記憶素子全体を封止部材により内包すること等が不要となる。また、従来の記憶素子のように記憶素子全体を封止部材により内包した場合等よりも間隙３０を十分に気密封止することができる。
【００２２】
また、従来の記憶素子のように電極間の間隙（電極間間隙）が空洞状である場合には、電極間間隙の間隔を高精度に制御することが難しく、所望する間隔の電極間間隙を再現性良く形成することは困難である。一方、本実施形態の記憶素子１においては、絶縁体層４０の層厚が間隙３０の間隔になるので、所望する間隔の間隙（電極間間隙）３０を再現性良く形成することが容易である。すなわち、絶縁体層４０の層厚を高精度に制御することは容易であり、この高精度制御された絶縁体層４０によって、間隙３０の間隔（初期値）を精密に規定することができるので、製造バラつきに影響されず、所望する間隔（初期値）の間隙３０を再現性良く形成することが可能となる。さらに、間隙３０を埋めるように第１電極１０と第２電極２０との間に絶縁体層４０を設けることで、電極の微細構造変化も抑制されるので、駆動時及び保管時の安定性が増す。これにより、電気特性の製造によるバラつきが低減し、繰り返し動作に対する耐久性も向上する。なお、「初期値」とは、製造時における間隙３０の間隔のことである。
このように、本実施形態の記憶素子は、製造歩留まりの向上、動作安定性の向上、素子レベルの気密封止等を実現することができる。
【００２３】
本実施形態の記憶素子１においては、間隙３０の間隔が変化することによって、第１電極１０と第２電極２０との間の抵抗状態が切り替わるスイッチング現象を生じる。したがって、絶縁体層４０の構造は、間隙３０の間隔の変化を阻害しない構造である必要がある。
絶縁体層４０を、原子層成膜法（ＡＬＤ）などによって作製すると、間隙３０の間隔の変化を阻害しない構造の絶縁体層４０を形成することができる。
【００２４】
例えば、原子層成膜法では原子を一層ずつ順に積層していくため、構成原子同士は、積層方向（膜厚方向）と積層面内とで結合様態（単結晶原子構造からのbond angle、原子間距離のズレ、欠陥の入り方など）が異なる、すなわち、積層方向と積層面方向とで異方性がある。
一方、原子層成膜法、触媒を利用した化学気相成長法（ｃａｔ−ＣＶＤ）を含む低温化学気相成長法、スパッタ、蒸着等の低温製膜技術で堆積された絶縁膜では原子間結合が単結晶または多結晶結合状態から緩和された状態（単結晶または多結晶原子構造からのbond angle、原子間距離のずれた）のアモルファス構造となっていて、そのために膜内に金属原子が移動可能なレベルの空隙または欠陥が多く存在する（本発明ではこの原子結合様態を有する絶縁膜を「原子間結合緩和構造を持つ絶縁薄膜」と呼ぶ。）。なお、原子層成膜法は下地の凹凸があっても一様な膜厚の製膜が可能な技術であり。本発明の絶縁膜、特に３ｎｍ厚以下の絶縁膜の製膜には望ましい技術である。
【００２５】
上記のごとく、原子層成膜法で作製した絶縁体層４０の構造は、「原子間結合緩和構造を持つ絶縁薄膜」となり、当該絶縁体層４０内にランダムに存在する空隙または欠陥を通して第１電極、または第２電極の金属原子が電極間に加えた電圧の影響で動くので、等価的に間隙３０の間隔が変化可能になる。
【００２６】
一方、原子層成膜法で作製した絶縁体層４０において、上記のように積層方向と積層面方向とで異方性があり、かつ構成原子同士の積層方向に対して垂直な方向の結合力が弱い場合は、原子層成膜法で作製した絶縁体層４０の構造は、当該絶縁体層４０を構成する分子（構成分子）が揺らぎやすい構造となり、第１電極１０や第２電極２０の伸縮に伴い構成分子が揺らぎ、第１電極１０や第２電極２０の伸縮が阻害されないため、間隙３０の間隔が変化可能になると考えられる。
なお、間隙３０の間隔の変化を阻害しない構造は、上記アモルファス構造や上記揺らぎやすい構造に限定されるものではない。
また、絶縁体層４０の作製方法は、上記の方法に限定されるものではない。
【００２７】
ここで、本発明の記憶素子１の構造は、ＲｅＲＡＭ（resistance RAM（random access memory））、ＰＲＡＭ（phase change RAM）、ＣＢＲＡＭ(conductive bridging RAM)の構造と、電極間を隔てる薄膜を有している点で類似しているが、異なる点が複数ある。その一例を下記に示す。
（１）ＲｅＲＡＭやＰＲＡＭでは、抵抗変化の主体は電極間を隔てる薄膜の導電性の変化（ＲｅＲＡＭは酸化−還元、ＰＲＡＭは結晶質−非晶質の遷移による）であり、ＣＢＲＡＭでは薄膜が固体電解質（electrolyte）として機能し、電極の銅がその中をイオンとして動く（L.Goux et al.,”Field-driven ultrafast sub-ns programming in W/Al2O3/Ti/CuTe-based 1T1R CBRAM”, p69, 2012 Symposium on VLSI Technology Digest of Technical Papers．等参照）が、本発明の記憶素子１では、電極間を隔てる薄膜（絶縁体層４０）内の空隙または欠陥への電極を構成する金属の原子移動による、または電極間を隔てる薄膜の異方性によって許容される第１電極１０や第２電極２０のナノレベルの変形によって間隙３０の間隔が変化し、当該変化に伴いトンネル電流が変化する。
（２）ＲｅＲＡＭやＰＲＡＭでは、電極間を隔てる薄膜の材質はイオン導電性を有し、組成分布が変化することが必須であるが、本発明の記憶素子１では、電極間を隔てる薄膜（絶縁体層４０）はマクロレベルで均質で、動作過程での導電性、結晶性の変化を伴わない安定な絶縁性素材で構成され、その絶縁素材は電極間でトンネル電流を流す。
（３）ＲｅＲＡＭやＰＲＡＭでは、電極間を隔てる薄膜の膜厚として抵抗を確保するために１０〜３０ｎｍ程度の膜厚が必要であるが、本発明の記憶素子１では、電極間を隔てる薄膜（絶縁体層４０）の膜厚（層厚）は電極変形が起きる１０ｎｍ以下が好ましく、より好ましくは３ｎｍ以下である。
（４）本発明の記憶素子１は、ＲｅＲＡＭ、ＰＲＡＭ、ＣＢＲＡＭに比べて電極の素材の選択範囲が広い。
（５）ＲｅＲＡＭやＰＲＡＭの電圧電流特性は、直線的であるが、本発明の記憶素子１の電圧電流特性は、負性抵抗を示す。
【００２８】
次に、本実施形態の記憶素子１の製造方法の一例を、図３を参照して説明する。本実施形態の記憶素子１は、図２に示すように、第１電極１０と第２電極２０とが、絶縁性基板１００の上面に対して垂直方向に並んで配置された縦型構造の記憶素子である。
まず、図３（ａ）に示すように、絶縁性基板１００の上面に、第１電極１０を形成する。
次いで、図３（ｂ）に示すように、第１電極１０の上面に、絶縁体層４０を形成し、その後、第２電極２０を支持するための絶縁支持層３００を形成する。
次いで、図３（ｃ）に示すように、絶縁体層４０及び絶縁支持層３００の上面に、第２電極２０を形成する。この際、第２電極２０の厚さは、第２電極２０を介して間隙３０（絶縁体層４０）内へ外気が侵入することを防止可能な厚さが好ましい。
このようにして、本実施形態の記憶素子１を製造することができる。
【００２９】
ここで、第１電極１０と第２電極２０との間の間隙３０が空洞状である従来の記憶素子の一例として、絶縁体層４０の代わりにスペーサー層を形成し、第２電極２０を形成した後にスペーサー層のみを溶解除去可能な溶液等を用いて当該スペーサー層を選択的に除去することにより、間隙３０を空洞にすることによって製造される記憶素子がある。これに対し、本実施形態の記憶素子１は、絶縁体層４０を除去する必要がないので、当該従来の記憶素子よりも少ない工程で、製造することができる。
【００３０】
＜実施例＞
以下に、具体的な実施例によって本発明を更に詳細に説明するが、本発明はこれらに限定されるものではない。
【００３１】
まず、白金からなる第１電極１０と、白金からなる第２電極２０と、ＡｌＯｘ（ｘは３/２に近い数字）からなる絶縁体層４０と、を有する記憶素子１を作製した。絶縁体層４０は原子層成膜法で形成した。
作製した記憶素子１のＴＥＭ画像を図４に示す。図４における白線で囲った部分が図１に相当する部分である。このＴＥＭ画像とＸ線元素分析から、第１電極１０と第２電極２０との間に数ｎｍ厚のＡｌＯｘ（ｘは３/２に近い数字）膜（絶縁体層４０）が形成されていることが確認された。また、ＴＥＭ画像から、ＡｌＯｘ（ｘは３/２に近い数字）膜（絶縁体層４０）内の元素密度には揺らぎがあることが確認された。
【００３２】
そして、作製した記憶素子１に対して、高抵抗移行電圧及び低抵抗移行電圧の印加を繰り返し交互に行い、当該記憶素子１が有する間隙３０の抵抗値を、各電圧の印加後に測定した。
高抵抗移行電圧の印加では、パルス幅（１回のパルス電圧の印加時間）を１６ｎｓに設定して、パルス電圧を印加した。
また、低抵抗移行電圧の印加では、電流コンプライアンス（電流制限）を２μＡに設定するとともに、パルス幅を２５０ｍｓに設定して、パルス電圧を印加した。
【００３３】
その結果を、図５に示す。
図５に示す結果から、高抵抗移行電圧及び低抵抗移行電圧の交互印加を１０万回以上繰り返し行っても、安定したスイッチング動作が可能であることが分かった。また、低抵抗状態から高抵抗状態への遷移（移行）も高速で、ＡｌＯｘ（ｘは３/２に近い数字）膜（絶縁体層４０）を除去した記憶素子（すなわち、間隙３０が空洞状の記憶素子）と同等以上の性能であることが確認された。
【００３４】
以上説明した第１実施形態の記憶素子１によれば、所定の間隙３０を隔てて配置された第１電極１０及び第２電極２０と、間隙３０を埋めるように、第１電極１０と第２電極２０との間に設けられた絶縁体層４０と、を備え、第１電極１０と第２電極２０との間への所定電圧の印加によって、間隙３０の間隔（ギャップ間隔Ｇ）が変化し、第１電極１０と第２電極２０との間の抵抗状態がトンネル電流の流れにくい高抵抗状態とトンネル電流の流れやすい低抵抗状態とに切り替わるスイッチング現象を生じるよう構成されている。
【００３５】
したがって、第１電極１０と第２電極２０との間の間隙（電極間間隙）３０を埋めるように設けられた絶縁体層４０の層厚を制御することで、第１電極１０と第２電極２０との間の間隙３０の間隔（初期値）を精密に制御することができるので、製造バラつきに影響されずに、所望する間隔の間隙３０を再現性良く形成することが可能な記憶素子１を提供することができる。
また、第１電極１０と第２電極２０との間の間隙（電極間間隙）３０が絶縁体層４０によって埋められているので、間隙３０が確実に気密封止された記憶素子１を提供することができる。
【００３６】
＜第２実施形態＞
次に、第２実施形態の記憶素子１について説明する。
なお、第１実施形態の記憶素子１においては、第１電極１０及び第２電極２０の双方が単層構造であるのに対し、第２実施形態の記憶素子１においては、第１電極１０及び第２電極２０の双方が二層構造である点が、第１実施形態の記憶素子１と異なる。したがって、以下、第１実施形態と同様の構成を有する部分については同じ符号を付して説明を省略し、主に異なる部分について説明する。
【００３７】
図６は、第２実施形態の記憶素子１の要部を模式的に示す断面図である。
第２実施形態の記憶素子１において、第１電極１０は、例えば図６に示すように、土台部１１と、土台部１１を構成する物質よりも融点が低い物質からなる低融点部１２と、を備えて構成される。すなわち、第１電極１０は、二層構造となっている。
【００３８】
土台部１１の材質、すなわち土台部１１を構成する物質は、導電性を備えていれば特に限定されるものではなく、例えば、金、銀、白金、パラジウム、ニッケル、アルミニウム、コバルト、クロム、ロジウム、チタン、タングステン、タンタル、炭素又はこれらの合金から選ばれる少なくとも１つであることが好ましい。
低融点部１２は、土台部１１のうちの第２電極２０と対向する部分に設けられている。低融点部１２の材質、すなわち低融点部１２を構成する物質は、土台部１１を構成する物質よりも融点が低く、かつ導電性を備えていれば特に限定されるものではない。
【００３９】
また、第２実施形態の記憶素子１において、第２電極２０は、例えば図６に示すように、土台部２１と、土台部２１を構成する物質よりも融点が低い物質からなる低融点部２２と、を備えて構成される。すなわち、第２電極２０も、二層構造となっている。
【００４０】
土台部２１の材質、すなわち土台部２１を構成する物質は、導電性を備えていれば特に限定されるものではなく、例えば、金、銀、白金、パラジウム、ニッケル、アルミニウム、コバルト、クロム、ロジウム、チタン、タングステン、タンタル、炭素又はこれらの合金から選ばれる少なくとも１つであることが好ましい。
低融点部２２は、土台部２１のうちの第１電極１０と対向する部分に設けられている。低融点部２２の材質、すなわち低融点部２２を構成する物質は、土台部２１を構成する物質よりも融点が低く、かつ導電性を備えていれば特に限定されるものではない。
【００４１】
なお、第１電極１０側の土台部１１を構成する物質と、第２電極２０側の土台部２１を構成する物質と、は同じであってもよいし、異なっていてもよい。
また、第１電極１０側の低融点部１２を構成する物質と、第２電極２０側の低融点部２２を構成する物質と、は同じであってもよいし、異なっていてもよい。
第１電極１０側の土台部１１を構成する物質と、第２電極２０側の土台部２１を構成する物質と、が異なる場合、第１電極１０側の低融点部１２を構成する物質の融点は、土台部１１を構成する物質の融点と、土台部２１を構成する物質の融点と、の双方よりも低いことが好ましい。
また、第１電極１０側の土台部１１を構成する物質と、第２電極２０側の土台部２１を構成する物質と、が異なる場合、第２電極２０側の低融点部２２を構成する物質の融点は、土台部１１を構成する物質の融点と、土台部２１を構成する物質の融点と、の双方よりも低いことが好ましい。
【００４２】
ナノギャップ電極を構成する物質の融点が高いほど、低抵抗状態から高抵抗状態への切り替わりに必要な電圧値（以下「切替電圧値」という。）が高くなることが分かっている。すなわち、融点が高い物質ほど動きにくく、融点が低い物質ほど動きやすい。
したがって、例えば、ナノギャップ電極の一方の電極と他方の電極との双方が単層構造である場合であって、これらの電極を構成する物質の融点が低い場合には、これらの電極を構成する物質は動きやすいので、高抵抗移行電圧の印加に伴い、パルスの立ち上がり立ち下り時のエッジ部のオーバーシュート、リンギング等のノイズや電圧印加前のナノギャップ（間隙３０）の状態などによって、ギャップ間隔Ｇ（間隙３０の間隔）が過剰に広がってしまうことがある。ギャップ間隔Ｇが過剰に広がると、ナノギャップ電極間が絶縁状態もしくは過剰な高抵抗状態になったり、ナノギャップ構造自体が破壊されたりして、次の低抵抗状態への移行動作が行えない、もしくは行いにくくなり、安定したスイッチング動作が困難になる。
一方、例えば、ナノギャップ電極の一方の電極と他方の電極との双方が単層構造である場合であって、これらの電極を構成する物質の融点が高い場合には、これらの電極を構成する物質は動きにくいので、高抵抗移行電圧を印加しても高抵抗状態へと十分に移行しないことがあり、この場合も、安定したスイッチング動作が困難になる。
【００４３】
そこで、本実施形態では、比較的低融点の物質、すなわち比較的動きやすい物質からなる低融点部１２，２２で間隙３０を形成し、その低融点部１２，２２を、比較的高融点の物質、すなわち比較的動きにくい物質からなる土台部１１，２１で挟み込んでいる。これにより、土台部１１，２１が低融点部１２，２２の動きを制限するストッパーとして働くので、高抵抗状態への移行時に、低融点部１２，２２が過剰に動いてギャップ間隔Ｇが過剰に広がってしまうことを防止することができる。
【００４４】
したがって、高抵抗移行電圧の印加に伴いギャップ間隔Ｇが過剰に広がって、ナノギャップ電極間が絶縁状態もしくは過剰な高抵抗状態になったり、ナノギャップ構造自体が破壊されたりすることがない。
また、高抵抗移行電圧の印加に伴いギャップ間隔Ｇが過剰に広がってしまうことがないので、高抵抗移行電圧の電圧値を高く設定することが可能である。そのため、高抵抗移行電圧を印加しても高抵抗状態へと十分に移行しないという不都合の発生を防止することが可能となる。
また、第１電極１０及び第２電極２０の双方に、高抵抗移行電圧や低抵抗移行電圧の印加に伴い動く低融点部１２，２２を備えているので、電圧印加に伴いギャップ間隔Ｇがより大きく変化することとなって、より安定したスイッチング動作が可能となる。また、駆動時の極性を考慮することなく素子設計できる。
【００４５】
ここで、ナノメートルオーダーのギャップ間隔Ｇを維持するためには、第１電極１０側の土台部１１と、第２電極２０側の土台部２１と、の間の間隔が大きいほど、低融点部１２，２２を厚くする必要がある。しかし、低融点部１２，２２が厚いほど、低融点部１２，２２の可動範囲が広くなるので、ギャップ間隔Ｇが過剰に広がる可能性が高くなる。すなわち、土台部１１，２１間の間隔が大きいと、土台部１１，２１はストッパーとしての役割を果たせなくなる可能性が高くなる。
そこで、本実施形態では、土台部１１，２１がストッパーとしての役割を確実に果たすことができるように、土台部１１，２１間の間隔に制限を設けている。具体的には、土台部１１，２１間の間隔は、トンネル電流を発生可能な間隔に設定されている。
【００４６】
「トンネル電流を発生可能な間隔」とは、土台部１１，２１間にトンネル電流が流れる範囲の間隔のことであり、記憶素子１への電圧印加時において土台部１１，２１間に直接導通があることを意味するものではない。
例えば、Ａｕ（金）のみからなる一対の電極の場合、当該一対の電極間の間隔が１３ｎｍを上回ると、トンネル電流が流れなくなる。したがって、土台部１１，２１を構成する物質がＡｕである場合、「トンネル電流を発生可能な間隔」は１３ｎｍ以下の間隔であり、当該土台部１１，２１は、１３ｎｍ以下の間隔を隔てて対向するように配設される。そして、その１３ｎｍ以下の間隔内に、Ａｕよりも融点の低い物質からなる低融点部１２，２２がギャップ間隔Ｇの間隔を隔てて対向するように配設され、記憶素子１への電圧印加時には、低融点部１２，２２間にトンネル電流が流れる。
【００４７】
本実施形態では、高抵抗移行電圧として、土台部１１，２１間の間隔は広がらないが、間隙３０は広がる（すなわち、ギャップ間隔Ｇは広がる）電圧値の電圧を印加する。
具体的には、本実施形態の場合、高抵抗移行電圧として、土台部１１，２１を構成する物質の切替電圧値未満で、低融点部１２，２２を構成する物質の切替電圧値以上の電圧値の中から、金属配線抵抗の影響等を考慮して決定した電圧値の電圧を印加する。
したがって、土台部１１，２１を構成する物質の切替電圧値と、低融点部１２，２２を構成する物質の切替電圧値と、の差が小さいほど、高抵抗移行電圧の印加に伴い、ノイズ等によって、低融点部１２，２２だけでなく土台部１１，２１も動いて土台部１１，２１間の間隔が広がってしまい、ギャップ間隔Ｇが過剰に広がってしまう可能性が高くなる。
よって、土台部１１，２１を構成する物質の切替電圧値と、低融点部１２，２２を構成する物質の切替電圧値と、の差は大きいほど好ましい。すなわち、土台部１１，２１を構成する物質の融点と、低融点部１２，２２を構成する物質の融点と、の差は大きいほど好ましい。これにより、土台部１１，２１がノイズ等の影響を受けにくくなるので、ギャップ間隔Ｇが過剰に広がることを効果的に防止することができる。
【００４８】
具体的には、例えば、金（融点：１０６４℃）、銀（融点：９６２℃）、白金（融点：１７６９℃）、パラジウム（融点：１５５２℃）、ニッケル（融点：１４５５℃）、アルミニウム（融点：６６０℃）、コバルト（融点：１４９５℃）、クロム（融点：１８５７℃）、ロジウム（融点：１９６０℃）、チタン（融点：１６６６℃）、タングステン（融点：３０４７℃）、タンタル（融点：２９８５℃）、炭素（昇華点：３９００Ｋ、常圧下では融点を持たない）の中から、土台部１１，２１を構成する物質と、低融点部１２，２２を構成する物質と、を選択する場合、土台部１１，２１を構成する物質は、タングステン、タンタル、又は炭素が好ましく、低融点部１２，２２を構成する物質は、金、銀、白金、パラジウム、ニッケル、アルミニウム、コバルト、クロム、ロジウム、又はチタンが好ましい。
【００４９】
次に、本実施形態の記憶素子１の製造方法の一例を、図８を参照して説明する。本実施形態の記憶素子１は、図７に示すように、第１電極１０と第２電極２０とが、絶縁性基板１００の上面に対して垂直方向に並んで配置された縦型構造の記憶素子である。
まず、図８（ａ）に示すように、絶縁性基板１００の上面に、第１電極１０を形成する。具体的には、絶縁性基板１００の上面に、第１電極１０側の土台部１１を形成し、その後、土台部１１の上面に、第１電極１０側の低融点部１２を形成する。
次いで、図８（ｂ）に示すように、第１電極１０の上面に、絶縁体層４０を形成し、その後、第２電極２０を支持するための絶縁支持層３００を形成する。
【００５０】
次いで、図８（ｃ）に示すように、絶縁体層４０及び絶縁支持層３００の上面に、第２電極２０を形成する。具体的には、絶縁体層４０の上面に、第２電極２０側の低融点部２２を形成し、その後、低融点部２２及び絶縁支持層３００の上面に、第２電極２０側の土台部２１を形成する。
このようにして、本実施形態の記憶素子１を製造することができる。
【００５１】
以上説明した第２実施形態の記憶素子１によれば、第１電極１０及び第２電極２０はそれぞれ、第１電極１０及び第２電極２０とそれぞれに接した又は少なくとも一方の電極に代わる土台部１１，２１を備え、第１電極１０側の土台部１１と、第２電極２０側の土台部２１と、はトンネル電流を発生可能な間隔を隔てて対向しており、第１電極１０及び第２電極２０はそれぞれ、土台部１１，２１同士の対向部分に低融点部１２，２２を備え、第１電極１０側の低融点部１２は、第１電極１０側の土台部１１を構成する物質よりも融点が低い物質からなり、第２電極２０側の低融点部２２は、第２電極２０側の土台部２１を構成する物質よりも融点が低い物質からなる。
【００５２】
したがって、土台部１１，２１が低融点部１２，２２の過剰な動きを防止するためのストッパーとして働くので、高抵抗状態への移行時に、低融点部１２，２２が過剰に動いて間隙３０が過剰に広がってしまうことを防止することができる。よって、次の低抵抗移行動作が行いやすくなるので、安定したスイッチング動作が可能となる。
【００５３】
なお、低融点部は、第１電極１０及び第２電極２０の少なくとも一方に備えられていればよい。すなわち、第１電極１０及び第２電極２０の一方を、土台部及び低融点部を備える二層構造にし、他方を、土台部は備えるが低融点部を備えない単層構造とすることも可能である。
第１電極１０及び第２電極２０の一方のみが低融点部を備える場合、当該低融点部と、他方側の土台部と、の間が間隙３０になる。また、この場合、当該低融点部を構成する物質の融点は、少なくとも一方側の土台部を構成する物質よりも融点が低ければよく、一方側の土台部を構成する物質の融点と、他方側の土台部を形成する物質の融点と、の双方よりも低い方が好ましい。
【００５４】
また、第１電極１０及び第２電極２０の一方のみが低融点部を備える場合、当該低融点部は、第１電極１０及び第２電極２０のうちの、電圧印加の際に相対的に高電位となる電極に備えられていることが好ましい。
具体的には、第１電極１０及び第２電極２０の一方のみが低融点部を備える場合であって、例えば、高抵抗移行電圧や低抵抗移行電圧の印加の際に、第１電極１０が相対的に高電位となり、第２電極２０が相対的に低電位となる場合には、低融点部は、第１電極１０に備えられることが好ましい。
【００５５】
すなわち、高抵抗移行電圧や低抵抗移行電圧の印加の際に、第１電極１０が相対的に高電位となり、第２電極２０が相対的に低電位となる場合には、上記実施形態のように、第１電極１０及び第２電極２０の双方を、土台部及び低融点部を備える二層構造としてもよいし、第１電極１０を土台部１１及び低融点部１２を備える二層構造とするとともに、第２電極２０を土台部２１は備えるが低融点部２２は備えない単層構造とすることも可能である。
また、高抵抗移行電圧や低抵抗移行電圧の印加の際に、第２電極２０が相対的に高電位となり、第１電極１０が相対的に低電位となる場合には、上記実施形態のように、第１電極１０及び第２電極２０の双方を、土台部及び低融点部を備える二層構造としてもよいし、第２電極２０を土台部２１及び低融点部２２を備える二層構造とするとともに、第１電極１０を土台部１１は備えるが低融点部１２は備えない単層構造とすることも可能である。
【００５６】
高抵抗移行電圧の印加に伴いギャップ間隔Ｇが広がる要因の一つとして、エレクトロマイグレーションによる電極を構成する原子の移動が考えられている。少なくとも相対的に高電位となる電極側に、動きやすい物質からなる低融点部を備えた方が、ギャップ間隔Ｇが広がりやすくなり、より安定したスイッチング動作が可能となる。
【００５７】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
例えば、第１実施形態及び第２実施形態の記憶素子は、第１電極１０と第２電極２０とが絶縁性基板１００の上面に対して垂直方向に並んで配置された縦型構造の記憶素子ではなく、第１電極１０と第２電極２０とが絶縁性基板１００の上面に対して平行方向に並んで配置された横型構造の記憶素子であってもよい。
【符号の説明】
【００５８】
１  記憶素子
１０  第１電極
１１  土台部
１２  低融点部
２０  第２電極
２１  土台部
２２  低融点部
３０  間隙
４０  絶縁体層
【図１】
2015090881.tif 000003
【図２】
2015090881.tif 000004
【図３】
2015090881.tif 000005
【図４】
2015090881.tif 000006
【図５】
2015090881.tif 000007
【図６】
2015090881.tif 000008
【図７】
2015090881.tif 000009
【図８】
2015090881.tif 000010