(57)【要約】      （修正有）【課題】半導体スイッチの短絡故障に伴う破損や装置全体への被害の波及を確実に防止するようにした半導体電力変換装置を提供する。【解決手段】直流電源の正負極間に接続された上下アームが、互いに並列接続された複数の半導体スイッチによりそれぞれ構成され、各アームの複数の半導体スイッチを同一の駆動回路１００により同時にオン・オフさせると共に、駆動回路１００が、半導体スイッチの短絡を検出して当該スイッチをオフさせる手段を備えた半導体電力変換装置において、駆動回路１００と、半導体スイッチＴ１１，Ｔ１２のゲート及びエミッタと、の間の信号線２１０ｇ，２１０ｅに、スイッチ間電流抑制部としてのコモンモード抑制素子２０１Ａを設ける。【選択図】図１
2015029397.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の正負極間に接続された上下アームが、互いに並列接続された複数の半導体スイッチにより構成され、各アームの複数の半導体スイッチを同一の駆動回路によりそれぞれ同時にオン・オフさせる半導体電力変換装置であって、前記駆動回路が、前記半導体スイッチの短絡を検出して当該半導体スイッチをオフさせる手段を備えた半導体電力変換装置において、
前記駆動回路と、前記半導体スイッチの制御信号入力端子及び電流出力端子と、の間の信号線に、スイッチ間電流抑制部を設け、
前記上下アームのうち一方のアームの少なくとも１個の半導体スイッチが短絡故障し、かつ、他方のアームの複数の半導体スイッチが同時にオンした時に、前記スイッチ間電流抑制部により、前記他方のアームの複数の半導体スイッチの前記電流出力端子間に流れるスイッチ間電流を抑制することを特徴とする半導体電力変換装置。
【請求項２】
請求項１に記載した半導体電力変換装置において、
前記スイッチ間電流抑制部をコモンモード抑制素子により構成し、
前記コモンモード抑制素子が有するインダクタンス成分が、前記信号線に直列に接続されることを特徴とする半導体電力変換装置。
【請求項３】
請求項１に記載した半導体電力変換装置において、
前記スイッチ間電流抑制部を定電圧ダイオードにより構成し、
前記定電圧ダイオードが、前記制御信号入力端子と前記電流出力端子との間の電圧を定電圧に保つことを特徴とする半導体電力変換装置。
【請求項４】
請求項１に記載した半導体電力変換装置において、
前記スイッチ間電流抑制部を抵抗により構成し、
前記抵抗を、互いに並列接続された前記複数の半導体スイッチの前記電流出力端子の相互間に接続したことを特徴とする半導体電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチを短絡故障から保護する機能を備えた半導体電力変換装置に関するものである。
【背景技術】
【０００２】
半導体電力変換装置において、アーム短絡時の半導体スイッチの保護回路としては、半導体スイッチに直列にヒューズを接続し、短絡電流をヒューズの溶断によって遮断するものが一般的であった。しかしながら、最近では、装置の低インダクタンス化や部品点数の削減のために、ヒューズを用いずに半導体スイッチを保護する回路が種々提供されている。
【０００３】
例えば、図４は、特許文献１に記載された半導体スイッチ（ＩＧＢＴ）の保護回路を概念的に示したブロック図、図５（ａ）は図４の通常のスイッチング時における動作波形、図５（ｂ）は図４における半導体スイッチの短絡時の動作波形である。
【０００４】
図４において、１００は、半導体スイッチＴに対するゲート信号を生成する駆動回路、２００は、半導体スイッチＴを有する電力変換装置の主回路である。
駆動回路１００は、クランプダイオード等により半導体スイッチＴのコレクタ−エミッタ間電圧Ｖｃｅを監視するＶｃｅ検出回路１０１を備えている。図５（ｂ）に示すように素子点弧オン指令が出力されている時に半導体スイッチＴに短絡が発生すると、Ｖｃｅが、通常時のオン状態における低い電圧レベルから高い電圧レベルに移行することに基づいて、半導体スイッチＴの短絡を検出する。なお、図６は、ＩＧＢＴのコレクタ−エミッタ間電圧Ｖｃｅとエミッタ電流Ｉｅとの関係を示す特性図である。
【０００５】
図４の従来技術では、「素子点弧オン指令」と「Ｖｃｅが第１のしきい値Ｖｔｈ１以上であること」とのＡＮＤ条件により、まず、第１の短絡検出回路１０２が短絡を検出する。
ここで、図５（ａ）に示すように、Ｖｃｅに基づく短絡の検出にはある一定時間Ｔｔｈ以上、検出動作をマスクする必要があり、フィルタ回路１０３がその機能を果たしている。このマスク機能は、半導体スイッチの素子特性や回路インピーダンスに起因して、通常のスイッチング時に、素子点弧オン指令からＶｃｅが一定の電圧レベル以下になるまでに一定の時間を要するので、短絡の誤検出を防止するために必要とされている。
【０００６】
図４の従来技術では、図５（ｂ）に示すように、第１の短絡検出回路１０２の出力をフィルタ回路１０３に入力してマスク期間Ｔｔｈ以上の時間遅れを持たせ、その出力を第２の短絡検出回路１０４に入力する。そして、マスク期間Ｔｔｈの経過後も短絡検出状態が継続しており、フィルタ回路１０３の出力電圧が第２のしきい値Ｖｔｈ２を超えた場合を真の短絡故障と判定して第２の短絡検出回路１０４が短絡検出信号を出力する。この短絡検出信号により、オフ回路１０５が素子点弧オフ指令を出力して半導体スイッチＴをオフし、短絡状態を解除して半導体スイッチＴを保護している。
【０００７】
さて、電力変換装置の容量を増加させる手段の一つとして、図７に示すように、複数の半導体スイッチを並列に接続して一つのアームを構成する方法が挙げられる。
図７は、電力変換器（インバータ）の一相分の上下アームを、互いに並列接続された半導体スイッチＴ１１，Ｔ１２及びＴ２１，Ｔ２２によりそれぞれ構成した例であり、前記同様に１００は駆動回路、２００は主回路を示している。なお、３００は直流電源、Ｐは直流電源３００の正極、Ｎは負極、Ｕは交流出力端子である。
【０００８】
図７に示した主回路２００において、一アーム内で並列接続された２個の半導体スイッチのうちの一つに短絡故障が発生した場合の動作を、図８に基づいて説明する。
図８において、例えば下アームの半導体スイッチＴ２１が短絡故障したときに上アームの半導体スイッチＴ１１，Ｔ１２をオンすると、上下アームが短絡した状態となり、半導体スイッチＴ１１，Ｔ１２，Ｔ２１に直流電源３００からの短絡電流Ｉ１１，Ｉ１２，Ｉ２１がそれぞれ流れる。このうち、短絡電流Ｉ１１，Ｉ１２の大小関係は、半導体スイッチＴ１１，Ｔ１２に共通接続されている主回路導体のインダクタンスＬ１２（流れる電流をＩ３とする）によって、Ｉ１１＞Ｉ１２となる。つまり、上アームの半導体スイッチＴ１１，Ｔ１２のうち、短絡故障した下アームの半導体スイッチＴ２１に至るまでのインダクタンスが小さいスイッチ（この例ではＴ１１）に大きな短絡電流が流れ、上記インダクタンスが大きいスイッチ（この例ではＴ１２）には小さな短絡電流が流れることになる。
【０００９】
上述した短絡電流Ｉ１１，Ｉ１２の差が大きいと、駆動回路１００からの配線を通じて半導体スイッチＴ１１，Ｔ１２のエミッタ間に電流Ｉ４が流れ、その結果、駆動回路１００との間の配線インダクタンスＬ１１とＩ４とによる電圧降下が生じるので、半導体スイッチＴ１１のゲート電圧が相対的に上昇する。
ＩＧＢＴ等の半導体スイッチはゲート電圧が高いほど大きな短絡電流を流す性質があるため、半導体スイッチＴ１１，Ｔ１２のうち大きな短絡電流が流れている半導体スイッチＴ１１では、ゲート電圧上昇→短絡電流Ｉ１１が増加→エミッタ間電流Ｉ４が増加→ゲート電圧上昇という正帰還になり、前述したマスク期間Ｔｔｈ中に素子の短絡耐量を超える短絡電流が流れると半導体スイッチＴ１１が破損することとなる。
上記の現象は、主回路導体のインダクタンスＬ１２が大きいほど、また、同一アーム内の半導体スイッチの並列接続数が多いほど発生しやすくなる。
【００１０】
一方、特許文献２では、複数の半導体スイッチを並列接続して使用する場合のアーム保護の高速化について言及しているが、この従来技術でも、マスク期間Ｔｔｈ中に素子が破損する現象を完全に防止することはできない。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００９−１５３２５７号公報（段落［００２２］〜［００２７］、図１，図２等）
【特許文献２】特開２０１２−３４５２８号公報（段落［００２１］〜［００２４］、図１等）
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上述したように、特許文献１，２等の従来技術では、一つのアームが複数の半導体スイッチを並列接続して構成される電力変換装置において、短絡発生時に、並列接続された複数の半導体スイッチの間に流れる電流に起因して短絡電流が増大し、結果的に破損してしまう現象を完全に防止することができなかった。
そこで、本発明の解決課題は、半導体スイッチの短絡故障に伴う破損や装置全体への被害の波及を確実に防止するようにした半導体電力変換装置を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、請求項１に係る発明は、直流電源の正負極間に接続された上下アームが、互いに並列接続された複数の半導体スイッチにより構成され、各アームの複数の半導体スイッチを同一の駆動回路によりそれぞれ同時にオン・オフさせる半導体電力変換装置であって、前記駆動回路が、前記半導体スイッチの短絡を検出して当該半導体スイッチをオフさせる手段を備えた半導体電力変換装置において、
前記駆動回路と、前記半導体スイッチの制御信号入力端子及び電流出力端子と、の間の信号線に、スイッチ間電流抑制部を設け、
前記上下アームのうち一方のアームの少なくとも１個の半導体スイッチが短絡故障し、かつ、他方のアームの複数の半導体スイッチが同時にオンした時に、前記スイッチ間電流抑制部により、前記他方のアームの複数の半導体スイッチの前記電流出力端子間に流れるスイッチ間電流を抑制するものである。
【００１４】
請求項２に係る発明は、請求項１に記載した半導体電力変換装置において、前記スイッチ間電流抑制部をコモンモード抑制素子により構成し、前記コモンモード抑制素子が有するインダクタンス成分が、前記信号線に直列に接続されるものである。
【００１５】
請求項３に係る発明は、請求項１に記載した半導体電力変換装置において、前記スイッチ間電流抑制部を定電圧ダイオードにより構成し、前記定電圧ダイオードが、前記制御信号入力端子と前記電流出力端子との間の電圧を定電圧に保つものである。
【００１６】
請求項４に係る発明は、請求項１に記載した半導体電力変換装置において、前記スイッチ間電流抑制部を抵抗により構成し、前記抵抗を、互いに並列接続された前記複数の半導体スイッチの前記電流出力端子の相互間に接続したものである。
【発明の効果】
【００１７】
本発明によれば、コモンモード抑制素子、定電圧ダイオード、抵抗等からなるスイッチ間電流抑制部を設けたため、一方のアームの半導体スイッチが短絡し、かつ、他方のアームの複数の半導体スイッチが同時にオンして上下アームが短絡状態となった際に、前記複数の半導体スイッチの電流出力端子の間にスイッチ間電流が流れるのを抑制することができる。これにより、上記のスイッチ間電流による電圧降下が、半導体スイッチに対してその短絡電流を増大させる方向に働くのを防ぎ、過大な短絡電流による半導体スイッチの破損や電力変換装置全体に被害が波及するのを防止することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１実施形態に係る主要部の回路図である。
【図２】本発明の第２実施形態に係る主要部の回路図である。
【図３】本発明の第３実施形態に係る主要部の回路図である。
【図４】特許文献１に記載された従来技術を概念的に示したブロック図である。
【図５】図４の動作波形図である。
【図６】ＩＧＢＴのコレクタ−エミッタ間電圧とエミッタ電流との関係を示す特性図である。
【図７】電力変換器の一相分の主回路、駆動回路等を示した回路図である。
【図８】電力変換器の一相分の主回路、駆動回路等を示した回路図である。
【発明を実施するための形態】
【００１９】
以下、図に沿って本発明の実施形態を説明する。
図１は、本発明の第１実施形態を示す主要部の回路図であり、電力変換装置の一相分の主回路２００Ａの主要部を駆動回路１００と共に示したものである。なお、以下の実施形態も、半導体スイッチとしてＩＧＢＴを用いた場合につき説明する。
図１（ａ）において、主回路２００Ａの上アームを構成する半導体スイッチＴ１１，Ｔ１２は、直流電源（図示せず）の正極Ｐと交流出力端子Ｕとの間に互いに並列に接続されている。図示されていないが、下アームを構成する半導体スイッチ（図７，図８におけるＴ２１，Ｔ２２）は、直流電源の負極Ｎと交流出力端子Ｕとの間に互いに並列に接続されている。図中の２０２は、交流出力端子Ｕに接続された半導体スイッチＴ１１，Ｔ１２同士の共通接続点であり、２０３は、主回路導体である。
【００２０】
半導体スイッチＴ１１，Ｔ１２を同時にオン・オフさせるための駆動回路１００と、半導体スイッチＴ１１，Ｔ１２のゲート（制御信号入力端子）及びエミッタ（電流出力端子）との間の信号線２１０ｇ，２１０ｅには、スイッチ間電流抑制部としての、コモンモードコア等のコモンモード抑制素子２０１Ａがそれぞれ設けられている。なお、図１（ｂ）に示すように、コモンモード抑制素子２０１Ａは、そのインダクタンス成分が信号線２１０ｇ，２１０ｅに直列に接続される。
ここで、コモンモード抑制素子２０１Ａとしては、コモンモードチョークコイルを用いても良い。
【００２１】
図示されていないが、駆動回路１００は、図８と同様に、半導体スイッチのコレクタ−エミッタ間電圧Ｖｃｅを監視してこの電圧Ｖｃｅが所定のしきい値を超えた場合に短絡を検出し、当該スイッチに素子オフ指令を送ってオフさせる手段を備えている。また、下アームを構成する半導体スイッチも、この駆動回路１００から素子オン指令及び素子オフ指令が与えられるようになっている。
【００２２】
この第１実施形態において、下アームの一方の半導体スイッチが短絡故障した状態で上アームの半導体スイッチＴ１１，Ｔ１２が同時にオンすると、上下アームが短絡する。この場合、図８により説明したように、主回路導体２０３のインダクタンスに起因して半導体スイッチＴ１１，Ｔ１２を流れる短絡電流Ｉ１１，Ｉ１２に偏りが生じるので、半導体スイッチＴ１１，Ｔ１２のエミッタ間電流（スイッチ間電流）Ｉ４が流れようとするが、コモンモード抑制素子２０１Ａの作用により、上記エミッタ間電流Ｉ４の通流が抑制される。
このため、短絡電流が多く流れている方の半導体スイッチ、例えばスイッチＴ１１のゲート電圧の上昇も抑制されるので、短絡電流が増大し続けるのを防止することができる。その間、駆動回路１００の短絡検出機能を動作させて下アームの短絡した半導体スイッチをオフさせることにより、上下アームの半導体スイッチの破損を防止することができる。
【００２３】
ここで、通常の電力変換装置では、ＥＭＣ対策や素子の誤点弧防止のためにコモンモードコア等を備えている場合が多いため、主回路導体や配線のインダクタンスに応じて短絡時のエミッタ間電流Ｉ４を抑制するのに効果的な特性のコモンモード抑制素子を選定すれば、部品点数の増加を最小限に抑えつつ、半導体スイッチひいては電力変換装置を保護することができる。
【００２４】
次に、図２は、本発明の第２実施形態を示す主要部の回路図であり、図１と同一の回路部品については同一の参照符号を付してある。
第２実施形態では、図２（ａ）に示すように、駆動回路１００と、主回路２００Ｂの半導体スイッチＴ１１，Ｔ１２のゲート、エミッタとの間の信号線２１０ｇ，２１０ｅに、スイッチ間電流抑制部としての定電圧ダイオード２０１Ｂがそれぞれ設けられている。この定電圧ダイオード２０１Ｂは、図２（ｂ）に示すように２個の定電圧ダイオード素子を逆直列に接続して構成されており、半導体スイッチＴ１１，Ｔ１２のゲート−エミッタ間電圧を定電圧に保つように接続することが必要である。
【００２５】
この第２実施形態においては、半導体スイッチの短絡時にエミッタ間電流Ｉ４が流れて駆動回路１００と半導体スイッチＴ１１またはＴ１２のエミッタとの間の配線に電圧降下が発生したとしても、定電圧ダイオード２０１Ｂにより各スイッチのゲート−エミッタ間電圧を一定に保つことができる。従って、短絡電流が多く流れている方の半導体スイッチ、例えばスイッチＴ１１の短絡電流が増大し続けるのを防止することができ、第１実施形態と同一の原理により、上下アームの半導体スイッチの破損を防止することができる。
【００２６】
図３は、本発明の第３実施形態を示す主要部の回路図であり、図１，図２と同一の回路部品については同一の参照符号を付してある。
第３実施形態では、図３（ａ），（ｂ）に示すように、駆動回路１００と、主回路２００Ｃの半導体スイッチＴ１１，Ｔ１２のエミッタとの間の信号線２１０ｅに、スイッチ間電流抑制部としてのエミッタ抵抗２０１Ｃが直列に接続されている。
【００２７】
この第３実施形態においては、下アームの半導体スイッチの短絡時に、上アームの半導体スイッチＴ１１，Ｔ１２間に流れるエミッタ間電流Ｉ４をエミッタ抵抗２０１Ｃが制限することにより、例えば半導体スイッチＴ１１のゲート電圧の上昇を防ぐことができる。
よって、第１，第２実施形態と同様の原理により、短絡電流が増大し続けるのを防止して上下アームの半導体スイッチの破損を防止することができる。
なお、この実施形態では、半導体スイッチＴ１１，Ｔ１２の通常のスイッチング動作時にもエミッタ抵抗２０１Ｃにより駆動信号に遅れが生じるので、スイッチング特性の変化に注意することが必要である。
【００２８】
第１〜第３実施形態では、上アームの半導体スイッチＴ１１，Ｔ１２の信号線２１０ｇ，２１０ｅにスイッチ間電流抑制部（コモンモード抑制素子２０１Ａまたは定電圧ダイオード２０１Ｂまたはエミッタ抵抗２０１Ｃ）を設けた場合について説明したが、下アームの２個の半導体スイッチと駆動回路１００との間の信号線にも、同様にスイッチ間電流抑制部を設けることができる。これにより、始めに上アームの半導体スイッチが短絡した場合でも、下アームの半導体スイッチの短絡電流の増大を防止することが可能である。
なお、各アームにおける半導体スイッチの並列接続数が２個に限定されないのは言うまでもなく、並列接続されている半導体スイッチごとにスイッチ間電流抑制部をそれぞれ設ければ良い。
【産業上の利用可能性】
【００２９】
本発明は、ＩＧＢＴばかりでなく、パワーバイポーラトランジスタやＭＯＳＦＥＴ等の半導体スイッチを複数、並列接続して各アームが構成される電力変換装置にも利用可能である。
【符号の説明】
【００３０】
１００：駆動回路
２００Ａ，２００Ｂ，２００Ｃ：主回路
２０１Ａ：コモンモード抑制素子（スイッチ間電流抑制部）
２０１Ｂ：定電圧ダイオード（スイッチ間電流抑制部）
２０１Ｃ：エミッタ抵抗（スイッチ間電流抑制部）
２０２：共通接続端子
２０３：主回路導体
２１０ｇ，２１０ｅ：信号線
３００：直流電源
Ｔ１１，Ｔ１２，Ｔ２１，Ｔ２２：半導体スイッチ
Ｐ：正極
Ｎ：負極
Ｕ：交流出力端子
【図１】
2015029397.tif 000003
【図２】
2015029397.tif 000004
【図３】
2015029397.tif 000005
【図４】
2015029397.tif 000006
【図５】
2015029397.tif 000007
【図６】
2015029397.tif 000008
【図７】
2015029397.tif 000009
【図８】
2015029397.tif 000010