(57)【要約】【課題】後段のタイミング制約が厳しい場合でも機能ブロック信号と内部信号を多重して出力することのできる半導体装置を得る。【解決手段】クロック逓倍部１０４は、クロック源２００からのクロックを逓倍する。出力切替部（Ａ）１０３−１、出力切替部（Ｂ）１０３−２、…、出力切替部（Ｃ）１０３−３は、機能ブロック信号と内部信号とを切り替えて出力する。出力制御部１０５は、クロック逓倍部１０４からのクロックに基づいて、出力切替部（Ａ）１０３−１、出力切替部（Ｂ）１０３−２、…、出力切替部（Ｃ）１０３−３における機能ブロック信号と内部信号の切替制御を行う。【選択図】図１
2015106352.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置を構成する回路の出力信号である機能ブロック信号と、前記回路内の内部状態を示す内部信号とを切り替えて出力する出力切替部と、
クロック源からのクロックを逓倍するクロック逓倍部と、
前記逓倍後のクロックを用いて、前記出力切替部における前記機能ブロック信号と前記内部信号の切替制御を行う出力制御部とを備えた半導体装置。
【請求項２】
クロック逓倍数と、前記機能ブロック信号と前記内部信号に割り当てるクロック周期分配比率と、出力する前記内部信号の種類のうち、少なくともいずれかを指定する出力設定部を備え、
前記出力制御部は、当該出力設定部から指定された情報に基づいて前記出力切替部の切替制御を行うことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記内部信号の出力タイミングを示す信号を出力する信号生成部を備え、
前記出力制御部は、当該信号生成部の出力に応じて前記出力切替部の切替制御を行うことを特徴とする請求項１または請求項２記載の半導体装置。
【請求項４】
前記信号生成部は、前記内部信号が変化した場合に前記出力タイミングを示す信号を出力することを特徴とする請求項３記載の半導体装置。
【請求項５】
半導体装置を構成する回路の出力信号である機能ブロック信号と、前記回路内の内部状態を示す内部信号とを切り替えて出力する出力切替部と、
前記回路への入力クロックのデューティ比を変更するクロック制御部と、
前記デューティ比を変更したクロックを用いて、前記出力切替部における前記機能ブロック信号と前記内部信号の切替制御を行う出力制御部とを備えた半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路の本来用途の出力である機能ブロック信号と回路内の状態を示す内部信号を出力する半導体装置に関するものである。
【背景技術】
【０００２】
半導体装置のデバッグ情報を出力するため、デバッグ専用の出力ポートを設けずにその内部信号を出力する構成として、例えば特許文献１に記載されるような装置があった。この装置は、装置内の機能ブロックからの出力信号と、デバッグ情報を収集するための内部信号とを切り替える出力制御部を有し、この出力制御部の切替制御によって単一の出力ポートから複数の信号を出力するようにしたものである。すなわち、この装置では、機能ブロック信号と内部信号の重畳の方法として、クロックの立ち上がりエッジと立ち下がりエッジを用いている。クロックの立ち上がりエッジで機能ブロック信号を出力し、立ち下がりエッジで内部信号を出力するよう制御することで、機能ブロック信号と内部状態信号を１つの出力ポートに重畳させている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−３２９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の半導体装置では、クロックの立ち上がりと立ち下がりを用いて機能ブロック信号と内部信号を重畳し、また、クロックのデューティ比は一般的に１：１とされていることから、機能ブロック信号の出力時間はクロック周期の半分となるため、機能ブロック信号を用いて処理を行う後段デバイスのセットアップ時間とホールド時間の和がクロックの半周期より長い、といったようにタイミング制約が厳しいときに、機能ブロック信号出力を後段デバイスに正しく伝えられない、という問題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、後段のタイミング制約が厳しい場合でも機能ブロック信号と内部信号を多重して出力することのできる半導体装置を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る半導体装置は、半導体装置を構成する回路の出力信号である機能ブロック信号と、回路内の内部状態を示す内部信号とを切り替えて出力する出力切替部と、クロック源からのクロックを逓倍するクロック逓倍部と、逓倍後のクロックを用いて、出力切替部における機能ブロック信号と内部信号の切替制御を行う出力制御部とを備えたものである。
【発明の効果】
【０００７】
この発明の半導体装置は、クロックを逓倍し、この逓倍後のクロックを用いて、機能ブロック信号と内部信号の切替制御を行うようにしたので、後段のタイミング制約が厳しい場合でも機能ブロック信号と内部信号を多重して出力することができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１による半導体装置を示す構成図である。
【図２】この発明の実施の形態１による半導体装置のクロックと信号出力の関係を示す説明図である。
【図３】この発明の実施の形態２による半導体装置を示す構成図である。
【図４】この発明の実施の形態３による半導体装置を示す構成図である。
【図５】この発明の実施の形態３による半導体装置のクロックと信号出力の関係を示す説明図である。
【図６】この発明の実施の形態３による半導体装置の他の例のクロックと信号出力の関係を示す説明図である。
【図７】この発明の実施の形態４による半導体装置を示す構成図である。
【図８】この発明の実施の形態４による半導体装置のクロックと信号出力の関係を示す説明図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
図１は、この発明の実施の形態１による半導体装置を示す構成図である。
図１に示す半導体装置は、半導体回路１００、クロック源２００、後段デバイス２０１、内部情報取得装置２０２を備えている。半導体回路１００は、例えばＦＰＧＡといった半導体集積回路であり、機能ブロック（Ａ）１０１−１、機能ブロック（Ｂ）１０１−２、…、機能ブロック（Ｃ）１０１−３、内部バス１０２、出力切替部（Ａ）１０３−１、出力切替部（Ｂ）１０３−２、…、出力切替部（Ｃ）１０３−３、クロック逓倍部１０４、出力制御部１０５、出力ポート１０６−１〜１０６−３を備えている。
【００１０】
機能ブロック（Ａ）１０１−１、機能ブロック（Ｂ）１０１−２、…、機能ブロック（Ｃ）１０１−３は、それぞれ、クロック源２００から与えられるクロックに同期して種々の処理を行い、それぞれの処理結果を出力切替部（Ａ）１０３−１、出力切替部（Ｂ）１０３−２、…、出力切替部（Ｃ）１０３−３に出力するブロックである。内部バス１０２は、これら機能ブロック（Ａ）１０１−１、機能ブロック（Ｂ）１０１−２、…、機能ブロック（Ｃ）１０１−３と、出力切替部（Ａ）１０３−１、出力切替部（Ｂ）１０３−２、…、出力切替部（Ｃ）１０３−３、および出力制御部１０５を相互に接続するためのバスである。出力切替部（Ａ）１０３−１、出力切替部（Ｂ）１０３−２、…、出力切替部（Ｃ）１０３−３は、出力制御部１０５からの指示に従って、それぞれが機能ブロック（Ａ）１０１−１、機能ブロック（Ｂ）１０１−２、…、機能ブロック（Ｃ）１０１−３の信号をそのまま出力するか、内部バス１０２を介していずれかの機能ブロック（Ａ）１０１−１、機能ブロック（Ｂ）１０１−２、…、機能ブロック（Ｃ）１０１−３の出力信号を選択して出力ポート１０６−１〜１０６−３に出力するための切替部である。
【００１１】
クロック逓倍部１０４は、クロック源２００からのクロックを入力して、これを逓倍する処理部である。出力制御部１０５は、クロック逓倍部１０４で逓倍されたクロックを用いて、各出力切替部（Ａ）１０３−１、出力切替部（Ｂ）１０３−２、…、出力切替部（Ｃ）１０３−３における切替制御を行う制御部である。出力ポート１０６−１〜１０６−３は、それぞれ出力切替部（Ａ）１０３−１、出力切替部（Ｂ）１０３−２、…、出力切替部（Ｃ）１０３−３の出力を外部に出力するための半導体回路１００のポートである。
【００１２】
クロック源２００は、半導体回路１００への動作クロックを供給するクロック発生部である。後段デバイス２０１は、半導体回路１００の出力信号に基づいて処理を行うデバイスである。内部情報取得装置２０２は、デバッグといった処理を行うため、半導体回路１００から出力される内部信号を収集する装置である。
【００１３】
なお、機能ブロック（Ａ）１０１−１からの出力は出力切替部（Ａ）１０３−１への接続に限定されず、また、機能ブロック（Ａ）１０１−１からの出力は１本に限定されない。機能ブロック（Ｂ）１０１−２や機能ブロック（Ｃ）１０１−３についても同様である。また、図１では、後段デバイス２０１および内部情報取得装置２０２をそれぞれ１つのものとして記載しているが、これらは、出力ポート１０６−１〜１０６−３ごとに異なるデバイスまたは装置であってもよい。
【００１４】
次に、実施の形態１の半導体装置の動作について説明する。クロック逓倍部１０４は、予め決められた逓倍数で、クロック源１１０からの動作クロックを逓倍し、出力制御部１０５に供給する。出力制御部１０５は、逓倍されたクロックを元に、逓倍されたクロックの周期を分配することで、機能ブロック信号と内部信号のどれを出力するかを制御する。なお、機能ブロック信号とは、半導体回路１００としての本来用途の出力信号であり、内部信号とは、各機能ブロック（Ａ）１０１−１、機能ブロック（Ｂ）１０１−２、…、機能ブロック（Ｃ）１０１−３の出力信号であり、本来用途の信号ではないものを意味している。出力制御部１０５は、出力制御の結果を出力切替部（Ａ）１０３−１、出力切替部（Ｂ）１０３−２、…、出力切替部（Ｃ）１０３−３に指示する。出力切替部（Ａ）１０３−１、出力切替部（Ｂ）１０３−２、…、出力切替部（Ｃ）１０３−３は、出力制御部１０５からの指示を受けて、機能ブロック信号と内部信号を切り替えて出力ポート１０６−１〜１０６−３に出力する。
【００１５】
実施の形態１にて用いるクロックおよび出力を図２に示す。図２は、入力クロック３００と逓倍クロック３０１、また、出力ポート１０６−１からの出力値３０２を示している。図２においては、一例として、クロック逓倍数を５とし、逓倍したクロック５周期のうち３周期を機能ブロック信号の出力に、１周期を内部信号１に、１周期を内部信号２に割り当て、機能ブロック信号、内部信号１、内部信号２の出力時間比を３：１：１としている。また、例えば、内部信号１は機能ブロック（Ｂ）１０１−２からの出力、内部信号２は機能ブロック（Ｃ）１０１−３からの出力である。なお、クロック逓倍数および出力時間比は、後段デバイス２０１のタイミング制約を踏まえて設定される値となるため、ここで示した値以外となってもよい。
【００１６】
また、出力値３０２で示したように、１つのポートから複数の内部信号を出力する場合の動作は例えば以下の通りである。
・機能ブロック（Ａ）１０１−１からは、出力切替部（Ａ）１０３−１に機能ブロック信号を直接出力する。
・機能ブロック（Ｂ）１０１−２からは、出力切替部（Ｂ）１０３−２に別の機能ブロック信号Ｂを直接出力しているのに加え、内部信号１を内部バス１０２経由で出力切替部（Ａ）１０３−１に出力している。
・機能ブロック（Ｃ）１０１−３からは、出力切替部（Ｃ）１０３−３に、さらに別の機能ブロック信号Ｃを直接出力しているのに加え、内部信号２を内部バス１０２経由で出力切替部（Ａ）１０３−１に出力している。
・出力切替部（Ａ）は、出力制御部１０５からの指示を受けて、機能ブロック（Ａ）１０１−１からの機能ブロック信号と、機能ブロック（Ｂ）１０１−２からの内部信号１と、機能ブロック（Ｃ）１０１−３からの内部信号２を時分割で出力する。
【００１７】
このように、実施の形態１では、半導体回路１００や後段デバイス２０１のタイミング制約が厳しい場合においても機能ブロック信号と内部信号を重畳することができる上、１つのポートから内部信号を複数同時に出力することが出来るため、半導体回路１００の小型化に加えて、半導体回路１００および半導体回路１００を含む基板・システムのデバッグを加速させることが出来る。
【００１８】
なお、実施の形態１において、クロック逓倍部１０４を半導体回路１００の中に設けた例を示したが、クロック逓倍部１０４は半導体回路１００の外に設けられてもよい。
【００１９】
以上説明したように、実施の形態１の半導体装置によれば、半導体装置を構成する回路の出力信号である機能ブロック信号と、回路内の内部状態を示す内部信号とを切り替えて出力する出力切替部と、クロック源からのクロックを逓倍するクロック逓倍部と、逓倍後のクロックを用いて、出力切替部における機能ブロック信号と内部信号の切替制御を行う出力制御部とを備えたので、後段のタイミング制約が厳しい場合でも機能ブロック信号と内部信号を多重して出力することができると共に、複数種類の内部信号の出力にも対応することができる。
【００２０】
実施の形態２．
実施の形態１では、クロック逓倍部１０４における逓倍数と出力制御部１０５におけるクロック周期分配の比を予め決められた値としていたが、クロック逓倍数とクロック周期分配の比に加え、出力する内部信号の種類を外部から設定できるようにしてもよく、これを実施の形態２として以下に説明する。
【００２１】
図３は、実施の形態２の半導体装置を示す構成図である。
図３に示す半導体装置は、半導体回路１００ａ、クロック源２００、後段デバイス２０１、内部情報取得装置２０２、出力設定部２０３を備えている。半導体回路１００ａは、出力設定部２０３の設定を入力ポート１０７を介して入力し、この設定入力に従って、出力制御部１０５ａが制御を行うよう構成されている以外は図１に示した実施の形態１と同様である。また、クロック源２００、後段デバイス２０１、内部情報取得装置２０２についても実施の形態１と同様である。出力設定部２０３は、半導体回路１００ａの外部に設けられ、クロック逓倍数と、機能ブロック信号と内部信号に割り当てるクロック周期分配比率と、出力する内部信号の種類のうち、少なくともいずれかを指定する指示を出力制御部１０５ａに対して行うものである。
【００２２】
次に、実施の形態２の半導体装置の動作について説明する。出力設定部２０３は、出力制御部１０５ａに対し、クロックの逓倍数、クロック周期分配の比、出力する内部信号の種類を設定する。出力制御部１０５ａは、この設定を受けて、クロック逓倍部１０４に対し、設定に基づく出力切替を行うためのクロック生成を指示する。クロック逓倍部１０４は、出力制御部１０５ａからの指示を受けて、クロック源２００からの入力クロックを逓倍して、出力制御部１０５ａに供給する。出力制御部１０５ａは、この逓倍クロックと、出力設定部２０３から設定されたクロック周期分配比、出力する内部信号の種類とを用いて、出力する信号を制御し、出力切替部（Ａ）１０３−１、出力切替部（Ｂ）１０３−２、…、出力切替部（Ｃ）１０３−３に指示する。出力切替部（Ａ）１０３−１、出力切替部（Ｂ）１０３−２、…、出力切替部（Ｃ）１０３−３は、この指示を受けて、機能ブロック信号と内部信号を切り替えて出力ポート１０６−１に出力する。
【００２３】
このように、実施の形態２では、内部信号を取得する装置が途中で変わり、タイミング制約が厳しくなった場合においても、そのタイミング制約を満たすべく設定値を変えることで、前記装置の変化によるデバッグ効率低下を防ぐことが出来る。また、出力する内部信号の種類をその都度変えることが出来るようになるため、実施の形態１に比べ、外部に出力できる内部信号の種類が増加し、デバッグを効率的に実施することが出来る。
【００２４】
以上説明したように、実施の形態２の半導体装置によれば、クロック逓倍数と、機能ブロック信号と内部信号に割り当てるクロック周期分配比率と、出力する内部信号の種類のうち、少なくともいずれかを指定する出力設定部を備え、出力制御部は、出力設定部から指定された情報に基づいて出力切替部の切替制御を行うようにしたので、内部信号を出力する状況が変化した場合でも、容易に対応することができる。
【００２５】
実施の形態３．
実施の形態１および実施の形態２では、内部信号を単純に出力信号に多重していたが、その代わりに、一部の出力ポートについて、内部信号の値を元に信号を生成し、この信号を出力するようにしてもよく、これを実施の形態３として以下説明する。
【００２６】
図４は、実施の形態３の半導体装置を示す構成図である。
図示の半導体装置は、半導体回路１００ｂ、クロック源２００、後段デバイス２０１、内部情報取得装置２０２からなり、クロック源２００〜内部情報取得装置２０２は、実施の形態１、２と同様である。半導体回路１００ｂには、信号生成部１０８が設けられている。この信号生成部１０８は、内部信号の出力タイミングに基づいて信号生成を行う処理部である。また、出力制御部１０５ｂは、信号生成部１０８における信号生成に対応して、出力切替部（Ａ）１０３−１、出力切替部（Ｂ）１０３−２、…、出力切替部（Ｃ）１０３−３の切替制御を行うよう構成されている。
【００２７】
次に、実施の形態３の半導体装置の動作について実施の形態１、２とは異なる部分について説明する。出力制御部１０５ｂは、内部信号を出力するタイミングに合わせて、パルスの出力を信号生成部１０８に指示する。信号生成部１０８はその指示を受けてパルスを生成し、出力切替部（Ｂ）１０３−２と出力切替部（Ｃ）１０３−３に出力する。この場合の出力信号を図５に示す。
【００２８】
図５に示す出力値３０２は出力ポート１０６−１からの信号、出力値３０３は出力ポート１０６−２からの信号、出力値３０４は出力ポート１０６−３からの信号となる。機能ブロック信号、内部信号１および内部信号２は、いずれも出力値３０２に多重され、内部信号１の出力タイミングに合わせたパルスが出力値３０３として出力される。また、内部信号２の出力タイミングに合わせたパルスが出力値３０４として出力される。ここで、例えば、内部信号１、２は共に機能ブロック（Ａ）１０１−１の信号であり、それぞれの内部信号が内部バス１０２を介して信号生成部１０８に入力されるタイミングで、信号生成部１０８でパルスが生成され、これが出力切替部（Ｂ）１０３−２と出力切替部（Ｃ）１０３−３に送出される。出力値３０３は、出力切替部（Ｂ）１０３−２から出力ポート１０６−２を介して出力され、出力値３０４は、出力切替部（Ｃ）１０３−３から出力ポート１０６−３を介して出力される。
【００２９】
上記の説明では、出力値３０３および出力値３０４を、それぞれ内部信号１および内部信号２の出力タイミングに合わせたパルスとしたが、内部信号１の値変化を示すパルス、内部信号２の値変化を示すパルスとしてもよい。この場合の出力波形を図６に示す。内部信号１の値が変化したタイミングで、出力値３０５にパルスが出力され、内部信号２の値が変化したタイミングで、出力値３０６にパルスが出力される。なお、この場合のパルス出力は、信号生成部１０８において、内部信号１と内部信号２の値を保持し、それぞれの値が前回の値と異なるかを判定することで行う。
【００３０】
このように、実施の形態３では、内部信号の出力タイミング、または内部信号変化のタイミングを、内部信号を取得する内部情報取得装置２０２に伝えることが出来るため、内部情報取得装置２０２が必要とするサンプリング数を減らし、内部情報取得装置２０２にて長期間の内部信号取得が可能となる。
【００３１】
以上説明したように、実施の形態３の半導体装置によれば、内部信号の出力タイミングを示す信号を出力する信号生成部を備え、出力制御部は、信号生成部の出力に応じて出力切替部の切替制御を行うようにしたので、内部信号を取得する装置の負荷を軽減させることができる。
【００３２】
また、実施の形態３の半導体装置によれば、信号生成部は、内部信号が変化した場合に出力タイミングを示す信号を出力するようにしたので、内部信号を取得する装置の負荷をさらに軽減させることができる。
【００３３】
実施の形態４．
実施の形態１〜実施の形態３では、入力クロックを元に逓倍したり位相を変えたりしたクロックを用いたが、これらを用いず、入力クロックとしてデューティ比を１：１からずらし、立ち上がりと立ち下がりを用いて出力信号を切り替えてもよく、これを実施の形態４として以下に説明する。
【００３４】
図７は、実施の形態４の半導体装置を示す構成図である。
図示の半導体装置は、半導体回路１００ｃ、後段デバイス２０１、内部情報取得装置２０２、クロック制御部２０４からなり、後段デバイス２０１と内部情報取得装置２０２は、実施の形態１〜３と同様である。クロック制御部２０４は、半導体回路１００ｃへの入力クロックのデューティ比を制御して供給するクロック供給部であり、それぞれのクロックを、機能ブロック（Ａ）１０１−１、機能ブロック（Ｂ）１０１−２、…、機能ブロック（Ｃ）１０１−３および出力制御部１０５ｃに供給するよう構成されている。また、出力制御部１０５ｃは、外部から設定される機能ブロック信号と内部信号の送信順番および送信時間比率といった入力情報に基づいてクロック制御部２０４から出力されるクロックのデューティ比を調整し、かつ、クロック制御部２０４で調整されたクロックを用いて、出力切替部（Ａ）１０３−１、出力切替部（Ｂ）１０３−２、…、出力切替部（Ｃ）１０３−３の切替制御を行うよう構成されている。なお、半導体回路１００ｃ内の機能ブロック（Ａ）１０１−１、機能ブロック（Ｂ）１０１−２、…、機能ブロック（Ｃ）１０１−３および内部バス１０２は実施の形態１〜３と同様である。
【００３５】
次に、実施の形態４の半導体装置の動作について説明する。
外部から、出力制御部１０５ｃに対し、機能ブロック信号と内部信号の送信順番および送信時間比率を設定する。出力制御部１０５ｃは、これらの設定を受けて、クロック制御部２０４から出力されるクロックのデューティ比を調整する。また、調整されたデューティ比のクロックを用い、立ち上がりで機能ブロック信号を出力、立ち下がりで内部信号を出力する。このデューティ比は外部から自由に調整でき、また、機能ブロック信号出力と内部信号出力の順序は逆でもかまわない。図８に、元クロックとデューティ比を調整したクロックおよび出力信号を示す。図８において、元のクロック入力４００に対し、クロック制御部２０４によりデューティ比調整後クロック４０１が生成され、これが機能ブロック（Ａ）１０１−１、機能ブロック（Ｂ）１０１−２、…、機能ブロック（Ｃ）１０１−３の動作や出力制御部１０５ｃの出力切替制御に用いられる。出力４０２は、出力ポート１０６−１〜１０６−３からの信号である。
【００３６】
この実施の形態４では、機能ブロック信号と内部信号の送信時間比を１：１からずらした出力を１つのクロックのみで実現できるため、消費電力を減らすことができる。
【００３７】
なお、図７に示す構成では、クロック制御部２０４は半導体回路１００ｃの外に設けられているが、半導体回路１００ｃ内に設けられてもよい。
【００３８】
以上説明したように、実施の形態４の半導体装置によれば、半導体装置を構成する回路の出力信号である機能ブロック信号と、回路内の内部状態を示す内部信号とを切り替えて出力する出力切替部と、回路への入力クロックのデューティ比を変更するクロック制御部と、デューティ比を変更したクロックを用いて、出力切替部における機能ブロック信号と内部信号の切替制御を行う出力制御部とを備えたので、後段のタイミング制約が厳しい場合でも機能ブロック信号と内部信号を多重して出力することができると共に、消費電力を削減することができる。
【００３９】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００４０】
１００，１００ａ，１００ｂ，１００ｃ  半導体回路、１０１−１  機能ブロック（Ａ）、１０１−２  機能ブロック（Ｂ）、１０１−３  機能ブロック（Ｃ）、１０２  内部バス、１０３−１  出力切替部（Ａ）、１０３−２  出力切替部（Ｂ）、１０３−３  出力切替部（Ｃ）、１０４  クロック逓倍部、１０５，１０５ａ，１０５ｂ，１０５ｃ  出力制御部、１０６−１〜１０６〜３  出力ポート、１０７  入力ポート、１０８  信号生成部、２００  クロック源、２０１  後段デバイス、２０２  内部情報取得装置、２０３  出力設定部、２０４  クロック制御部。
【図１】
2015106352.tif 000003
【図２】
2015106352.tif 000004
【図３】
2015106352.tif 000005
【図４】
2015106352.tif 000006
【図５】
2015106352.tif 000007
【図６】
2015106352.tif 000008
【図７】
2015106352.tif 000009
【図８】
2015106352.tif 000010