(57)【要約】【課題】ＥＭＩノイズの影響による誤動作を抑制しつつ、高耐圧の被保護回路に対する精度の高いＥＳＤ保護動作を実現することが可能なＥＳＤ保護回路、半導体装置、車載用電子装置及び車載用電子システムを提供すること。【解決手段】一実施の形態によれば、ＥＳＤ保護回路１０は、外部入力端子ＩＮと基準電圧端子ＶＳＳとの間に設けられたパワーＭＯＳトランジスタ１０１と、外部入力端子ＩＮとパワーＭＯＳトランジスタ１０１のゲートとの間に設けられ、外部入力端子ＩＮとパワーＭＯＳトランジスタ１０１のゲートとの間の電圧を所定値以下にクランプするクランプ回路１０２と、パワーＭＯＳトランジスタ１０１のゲート及びソース間に設けられた抵抗素子１０３と、パワーＭＯＳトランジスタ１０１に直列に設けられ、ゲートとソースが共通接続されたＭＯＳトランジスタ２０１と、を備える。【選択図】図１
2015029251.tif 000002
【特許請求の範囲】
【請求項１】
第１の被制御装置からの第１の情報を入力するための第１外部接続端子と、
第２の被制御装置へ第２の情報を出力するための第２外部接続端子と、
第１の情報を基に前記第２の情報を生成する制御部と、
少なくとも前記第１外部接続端子及び前記第２外部接続端子の各々に対して設けられたＥＳＤ保護回路と、を備え、
各前記ＥＳＤ保護回路は、
前記第１又は前記第２外部接続端子と、基準電圧端子と、の間に設けられたパワーＭＯＳトランジスタと、
前記第１又は前記第２外部接続端子と、前記パワーＭＯＳトランジスタのゲートと、の間に設けられ、前記第１又は前記第２外部接続端子と、前記パワーＭＯＳトランジスタのゲートと、の間の電圧を所定値以下にクランプするクランプ回路と、
前記パワーＭＯＳトランジスタのゲート及びソース間に設けられた抵抗素子と、
前記パワーＭＯＳトランジスタに直列に設けられ、ゲートとソースが共通接続されたＭＯＳトランジスタと、を有する、半導体装置。
【請求項２】
前記制御部は、ロジック部と、周辺回路と、により構成され、
前記ロジック部は、入力された論理信号に対して演算処理を実行して前記第２の情報を出力し、
前記周辺回路は、前記第１の情報を前記論理信号に変換して前記ロジック部へ受け渡すとともに、前記ロジック部からの前記第２の情報を前記第２外部接続端子を介して外部に出力する、請求項１に記載の半導体装置。
【請求項３】
前記周辺回路は、ＩＦ部と、スクイブドライバと、により構成され、
前記ＩＦ部は、前記第１の情報を入力段のＩ／Ｏブロックで受け取り、受け取った前記第１の情報を前記論理信号に変換して前記ロジック部に渡し、
前記スクイブドライバは、前記ロジック部からの前記第２の情報を前記第２外部接続端子を介して外部に出力する、請求項２に記載の半導体装置。
【請求項４】
前記ＭＯＳトランジスタのドレイン、バックゲート及びソースを、それぞれコレクタ、ベース及びエミッタとする寄生バイポーラトランジスタが形成されている、請求項１に記載の半導体装置。
【請求項５】
半導体装置と、
前記半導体装置からの信号を受けとって演算処理を実行し、処理結果を当該半導体装置に送信する演算処理装置と、を基板上に備え、
前記半導体装置は、
第１の被制御装置からの第１の情報を入力するための第１外部接続端子と、
第２の被制御装置へ第２の情報を出力するための第２外部接続端子と、
第１の情報を基に前記第２の情報を生成する制御部と、
少なくとも前記第１外部接続端子及び前記第２外部接続端子の各々に対して設けられたＥＳＤ保護回路と、を備え、
各前記ＥＳＤ保護回路は、
前記第１又は前記第２外部接続端子と、基準電圧端子と、の間に設けられたパワーＭＯＳトランジスタと、
前記第１又は前記第２外部接続端子と、前記パワーＭＯＳトランジスタのゲートと、の間に設けられ、前記第１又は前記第２外部接続端子と、前記パワーＭＯＳトランジスタのゲートと、の間の電圧を所定値以下にクランプするクランプ回路と、
前記パワーＭＯＳトランジスタのゲート及びソース間に設けられた抵抗素子と、
前記パワーＭＯＳトランジスタに直列に設けられ、ゲートとソースが共通接続されたＭＯＳトランジスタと、を有する、車載用電子装置。
【請求項６】
前記ＭＯＳトランジスタのドレイン、バックゲート及びソースを、それぞれコレクタ、ベース及びエミッタとする寄生バイポーラトランジスタが形成されている、請求項５に記載の車載用電子装置。
【請求項７】
半導体装置と、
当該半導体装置に電力を供給するバッテリと、
前記半導体装置との間で信号の受け渡しを行う被制御装置と、を備え、
前記半導体装置は、
前記バッテリとハーネスを介して接続された第１外部接続端子と、
前記被制御装置と前記ハーネスを介して接続された第２外部接続端子と、
前記バッテリから前記第１外部接続端子に供給された電力を変圧して電源電圧を生成する電源と、
前記第２外部接続端子を介して前記被制御装置との間で信号の受け渡しを行う制御部と、
前記第２外部接続端子に対して設けられたＥＳＤ保護回路と、を備え、
前記ＥＳＤ保護回路は、
前記第２外部接続端子と基準電圧端子との間に設けられたパワーＭＯＳトランジスタと、
前記第２外部接続端子と前記パワーＭＯＳトランジスタのゲートとの間に設けられ、前記第２外部接続端子と前記パワーＭＯＳトランジスタのゲートとの間の電圧を所定値以下にクランプするクランプ回路と、
前記パワーＭＯＳトランジスタのゲート及びソース間に設けられた抵抗素子と、
前記パワーＭＯＳトランジスタに直列に設けられ、ゲートとソースが共通接続されたＭＯＳトランジスタと、を有する、車載用電子システム。
【請求項８】
前記被制御装置として、第１及び第２被制御装置を備え、
前記ＥＳＤ保護回路として、前記第１及び前記第２被制御装置に対してそれぞれ設けられた第１及び第２ＥＳＤ保護回路を備え、
前記第１被制御装置は、車両の衝突を検知する衝突センサユニットであって、
前記第２被制御装置は、前記衝突センサユニットの検知結果に基づいて開閉が制御されるエアバックを搭載したエアバックユニットである、請求項７に記載の車載用電子システム。
【請求項９】
前記ＭＯＳトランジスタのドレイン、バックゲート及びソースを、それぞれコレクタ、ベース及びエミッタとする寄生バイポーラトランジスタが形成されている、請求項７に記載の車載用電子システム。
【請求項１０】
外部接続端子と基準電圧端子との間に設けられたパワーＭＯＳトランジスタと、
前記外部接続端子と前記パワーＭＯＳトランジスタのゲートとの間に設けられ、前記外部接続端子と前記パワーＭＯＳトランジスタのゲートとの間の電圧を所定値以下にクランプするクランプ回路と、
前記パワーＭＯＳトランジスタのゲート及びソース間に設けられた第１抵抗素子と、
前記パワーＭＯＳトランジスタに直列に設けられ、ゲートとソースが共通接続されたＭＯＳトランジスタと、を備えたＥＳＤ保護回路。
【請求項１１】
前記ＭＯＳトランジスタのドレイン、バックゲート及びソースを、それぞれコレクタ、ベース及びエミッタとする寄生バイポーラトランジスタが形成されている、請求項１０に記載のＥＳＤ保護回路。
【請求項１２】
前記ＭＯＳトランジスタは、前記パワーＭＯＳトランジスタのソースと前記基準電圧端子との間に設けられている、請求項１０に記載のＥＳＤ保護回路。
【請求項１３】
前記ＭＯＳトランジスタは、前記外部接続端子と前記パワーＭＯＳトランジスタの
ドレインとの間に設けられている、請求項１０に記載のＥＳＤ保護回路。
【請求項１４】
前記ＭＯＳトランジスタのソース及びドレイン間に設けられた第２抵抗素子をさらに備えた請求項１０に記載のＥＳＤ保護回路。
【請求項１５】
請求項１０に記載のＥＳＤ保護回路と、
前記外部接続端子の電圧が供給される被保護回路と、を備えた半導体装置。
【請求項１６】
複数の外部接続端子に対して共通に設けられた請求項１２に記載のＥＳＤ保護回路と、
前記複数の外部接続端子にそれぞれのアノードが接続され、前記パワーＭＯＳトランジスタのドレイン及び前記クランプ回路にそれぞれのカソードが接続された、複数の第１ダイオードと、
前記複数の外部接続端子にそれぞれのカソードが接続され、前記基準電圧端子にそれぞれのアノードが接続された、複数の第２ダイオードと、を備えたＥＳＤ保護システム。
【請求項１７】
複数の外部接続端子に対して共通に設けられた請求項１２に記載のＥＳＤ保護回路と、
前記複数の外部接続端子にそれぞれのアノードが接続され、前記パワーＭＯＳトランジスタのドレインにそれぞれのカソードが接続された、複数の第１ダイオードと、
前記複数の外部接続端子にそれぞれのカソードが接続され、前記基準電圧端子にそれぞれのアノードが接続された、複数の第２ダイオードと、
前記複数の外部接続端子にそれぞれのアノードが接続され、前記クランプ回路にそれぞれのカソードが接続された、複数の第３ダイオードと、を備えたＥＳＤ保護システム。
【請求項１８】
複数の外部接続端子に対して共通に設けられた請求項１３に記載のＥＳＤ保護回路と、
前記複数の外部接続端子にそれぞれのアノードが接続され、前記ＭＯＳトランジスタのドレイン及び前記クランプ回路にそれぞれのカソードが接続された、複数の第１ダイオードと、
前記複数の外部接続端子にそれぞれのカソードが接続され、前記基準電圧端子にそれぞれのアノードが接続された、複数の第２ダイオードと、を備えたＥＳＤ保護システム。
【請求項１９】
複数の外部接続端子に対して共通に設けられた請求項１３に記載のＥＳＤ保護回路と、
前記複数の外部接続端子にそれぞれのアノードが接続され、前記ＭＯＳトランジスタのドレインにそれぞれのカソードが接続された、複数の第１ダイオードと、
前記複数の外部接続端子にそれぞれのカソードが接続され、前記基準電圧端子にそれぞれのアノードが接続された、複数の第２ダイオードと、
前記複数の外部接続端子にそれぞれのアノードが接続され、前記クランプ回路にそれぞれのカソードが接続された、複数の第３ダイオードと、を備えたＥＳＤ保護システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＳＤ保護回路、半導体装置、車載用電子装置及び車載用電子システムに関し、例えば精度の高いＥＳＤ保護動作を実現するのに適したＥＳＤ保護回路、半導体装置、車載用電子装置及び車載用電子システムに関する。
【背景技術】
【０００２】
近年、ＥＳＤ（Electro-Static Discharge；サージ電圧）を吸収することで被保護回路の破壊を防ぐ、ＥＳＤ保護回路の開発が進んでいる。
【０００３】
関連する技術が特許文献１に開示されている。特許文献１に開示されたサージ保護回路は、パワーＭＯＳＦＥＴと、パワーＭＯＳＦＥＴのオンオフを制御するゲート駆動回路と、パワーＭＯＳＦＥＴのドレイン及びゲート間に設けられ、パワーＭＯＳＦＥＴのドレインにサージ電圧が印加された場合にブレークダウンするツェナーダイオード群と、パワーＭＯＳＦＥＴのゲートとゲート駆動回路との間に設けられ、パワーＭＯＳＦＥＴのゲートからゲート駆動回路に電流が流れるのを防ぐ抵抗素子と、を備えている（文献中の図１３参照）。このサージ保護回路では、パワーＭＯＳＦＥＴのドレインにサージ電圧が印加されてツェナーダイオード群がブレークダウンすると、パワーＭＯＳＦＥＴのゲート電圧が上昇してパワーＭＯＳＦＥＴがオンするため、サージ電圧は吸収される。
【０００４】
その他、特許文献２には、ドレインが入出力端子に接続されゲート及びソースが接地端子に接続されたＮＭＯＳトランジスタを保護素子として備えたＣＭＯＳ保護回路が開示されている（文献中の図７参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−７７５３７号公報
【特許文献２】特開２００２−３２４８４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示されたサージ保護回路では、通常動作時にパワーＭＯＳＦＥＴのドレインに伝搬してきたＥＭＩノイズが、パワーＭＯＳＦＥＴのゲート及びドレイン間に形成された寄生容量を介して、当該パワーＭＯＳＦＥＴのゲートに伝搬してしまう可能性がある。それにより、このサージ保護回路は、意図せずにパワーＭＯＳＦＥＴがオンしてしまうため、精度の高いＥＳＤ保護動作を実現することができない、という問題があった。
【０００７】
なお、ＥＭＩノイズによる誤動作を回避するために、パワーＭＯＳＦＥＴのゲートとゲート駆動回路との間に設けられた抵抗素子の抵抗値を小さくすると、ＥＭＩノイズの影響は低減するが、サージ電圧が印加されたときのパワーＭＯＳＦＥＴのゲート電圧の上昇が遅く（反応が鈍く）なってしまうため、十分なＥＳＤ保護動作を実現することができなくなってしまう。
【０００８】
このように、特許文献１に開示されたサージ保護回路は、ＥＭＩノイズの影響による誤動作を抑制しつつ、精度の高いＥＳＤ保護動作を実現することができない、という問題があった。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態によれば、半導体装置は、外部接続端子に対して設けられたＥＳＤ保護回路を備え、前記ＥＳＤ保護回路は、パワーＭＯＳトランジスタと、前記外部接続端子と前記パワーＭＯＳトランジスタのゲートとの間の電圧を所定値以下にクランプするクランプ回路と、前記パワーＭＯＳトランジスタのゲート及びソース間に設けられた抵抗素子と、前記パワーＭＯＳトランジスタに直列に設けられ、ゲートとソースが共通接続されたＭＯＳトランジスタと、を有する。
【００１０】
一実施の形態によれば、車載用電子装置は、半導体装置及び演算処理装置を基板上に備え、前記半導体装置は、外部接続端子に対して設けられたＥＳＤ保護回路を備え、前記ＥＳＤ保護回路は、パワーＭＯＳトランジスタと、前記外部接続端子と前記パワーＭＯＳトランジスタのゲートとの間の電圧を所定値以下にクランプするクランプ回路と、前記パワーＭＯＳトランジスタのゲート及びソース間に設けられた抵抗素子と、前記パワーＭＯＳトランジスタに直列に設けられ、ゲートとソースが共通接続されたＭＯＳトランジスタと、を有する。
【００１１】
一実施の形態によれば、車載用電子システムは、半導体装置及び被制御装置を備え、前記半導体装置は、前記被制御装置が接続される外部接続端子に対して設けられたＥＳＤ保護回路と、を備え、前記ＥＳＤ保護回路は、パワーＭＯＳトランジスタと、前記外部接続端子と前記パワーＭＯＳトランジスタのゲートとの間の電圧を所定値以下にクランプするクランプ回路と、前記パワーＭＯＳトランジスタのゲート及びソース間に設けられた抵抗素子と、前記パワーＭＯＳトランジスタに直列に設けられ、ゲートとソースが共通接続されたＭＯＳトランジスタと、を有する。
【００１２】
一実施の形態によれば、ＥＳＤ保護回路は、外部入力端子と基準電圧端子との間に設けられた高耐圧のパワーＭＯＳトランジスタと、前記外部入力端子と前記パワーＭＯＳトランジスタのゲートとの間に設けられ、前記外部入力端子と前記パワーＭＯＳトランジスタのゲートとの間の電圧を所定値以下にクランプするクランプ回路と、前記パワーＭＯＳトランジスタのゲート及びソース間に設けられた第１抵抗素子と、前記パワーＭＯＳトランジスタに直列に設けられ、ゲートとソースが共通接続されたＭＯＳトランジスタと、を備える。
【発明の効果】
【００１３】
前記一実施の形態によれば、ＥＭＩノイズの影響による誤動作を抑制しつつ、高耐圧の被保護回路に対する精度の高いＥＳＤ保護動作を実現することが可能なＥＳＤ保護回路、半導体装置、車載用電子装置及び電子システムを提供することができる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１にかかるＥＳＤ保護回路の構成例を示す図である。
【図２Ａ】保護ブロック１００単体の構成例を示す図である。
【図２Ｂ】保護ブロック１００単体の動作特性を示す図である。
【図３Ａ】保護ブロック２００単体の構成例を示す図である。
【図３Ｂ】保護ブロック２００単体の動作特性を示す図である。
【図４】実施の形態１にかかるＥＳＤ保護回路の動作特性を示す図である。
【図５】実施の形態１にかかるＥＳＤ保護回路の変形例を示す図である。
【図６】実施の形態２にかかるＥＳＤ保護回路の構成例を示す図である。
【図７】実施の形態２にかかるＥＳＤ保護回路の動作特性を示す図である。
【図８Ａ】パワーＭＯＳトランジスタの構成例を示す図である。
【図８Ｂ】パワーＭＯＳトランジスタの動作特性を示す図である。
【図９】実施の形態２にかかるＥＳＤ保護回路の効果を説明するための図である。
【図１０】実施の形態２にかかるＥＳＤ保護回路の変形例を示す図である。
【図１１】実施の形態３にかかるＥＳＤ保護システムの構成例を示す図である。
【図１２】実施の形態３にかかるＥＳＤ保護システムの変形例を示す図である。
【図１３】実施の形態４にかかるＥＳＤ保護システムの構成例を示す図である。
【図１４】実施の形態４にかかるＥＳＤ保護システムの変形例を示す図である。
【図１５】実施の形態５にかかる電子システムを示すブロック図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
【００１６】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１７】
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【００１８】
＜実施の形態１＞
実施の形態１にかかるＥＳＤ保護回路について説明する。本実施の形態にかかるＥＳＤ保護回路は、外部入力端子と基準電圧端子との間に設けられたパワーＭＯＳトランジスタと、外部入力端子の電圧を所定値以下にクランプするクランプ回路と、パワーＭＯＳトランジスタのゲート及びソース間に設けられた第１抵抗素子と、パワーＭＯＳトランジスタに直列に設けられ、ベース及びエミッタ間が接続されたバイポーラトランジスタと、を備える。それにより、本実施の形態にかかるＥＳＤ保護回路は、ＥＭＩノイズの影響による誤動作を抑制しつつ、高耐圧の被保護回路に対する精度の高いＥＳＤ保護動作を実現することができる。以下、具体的に説明する。
【００１９】
（実施の形態１にかかるＥＳＤ保護回路１０の構成）
図１は、実施の形態１にかかるＥＳＤ保護回路１０の構成例を示す図である。なお、図１には、ＥＳＤ保護回路１０の保護対象である被保護回路２０も示されている。
【００２０】
ＥＳＤ保護回路１０及び被保護回路２０は、外部から入力電圧が供給される外部入力端子（外部接続端子）ＩＮと、基準電圧ＶＳＳが供給される基準電圧端子（以下、基準電圧端子ＶＳＳと称す）と、の間に並列に設けられている。
【００２１】
ＥＳＤ保護回路１０は、外部入力端子ＩＮに印加されるＥＳＤ（サージ電圧）を吸収することで高耐圧の被保護回路２０をＥＳＤから保護する。なお、ＥＳＤ保護回路１０は、外部入力端子ＩＮの電圧値が、被保護回路２０の最大定格よりも大きく、かつ、被保護回路２０の耐圧よりも小さい所定の電圧値に達した場合に、外部入力端子ＩＮの電圧をクランプするように調整されている。本実施の形態では、被保護回路２０の最大定格が４０Ｖ、被保護回路２０の耐圧が６５Ｖ程度である場合を例に説明する。また、ＥＳＤ保護回路１０の保護動作範囲の耐圧を持つ回路を高耐圧の回路と呼ぶ。
【００２２】
ＥＳＤ保護回路１０は、保護ブロック１００と、保護ブロック２００と、を備える。保護ブロック１００は、パワーＭＯＳトランジスタ１０１と、クランプ回路１０２と、抵抗素子（第１抵抗素子）１０３と、ツェナーダイオード１０５と、を有する。保護ブロック２００は、ＭＯＳトランジスタ２０１を有する。
【００２３】
なお、ＥＳＤ保護回路１０の高電圧端子はａｇＨと表され、低電圧端子はａｇＬと表される。保護ブロック１００の高電圧端子はａＨと表され、低電圧端子はａＬと表される。保護ブロック２００の高電圧端子はｇＨと表され、低電圧端子はｇＬと表される。以下の説明では、これらの端子は省略される場合がある。
【００２４】
保護ブロック１００と保護ブロック２００とは、ＥＳＤ保護回路１０の高電圧端子ａｇＨと低電圧端子ａｇＬとの間に直列に接続する。より具体的には、ＥＳＤ保護回路１０は、外部入力端子ＩＮを高電圧端子ａｇＨに接続し、基準電圧端子ＶＳＳを低電圧端子ａｇＬに接続する。保護ブロック１００は、高電圧端子ａＨを、ＥＳＤ保護回路１０の高電圧端子ａｇＨに接続し、低電圧端子ａＬを保護ブロック２００の高電圧端子ｇＨに接続する。保護ブロック２００は、低電圧端子ｇＬをＥＳＤ保護回路１０の低電圧端子ａｇＬに接続する。
【００２５】
パワーＭＯＳトランジスタ１０１は、例えば、Ｎチャネル型のパワーＭＯＳトランジスタであって、外部入力端子ＩＮと基準電圧端子ＶＳＳとの間に設けられている。より具体的には、パワーＭＯＳトランジスタ１０１のドレインは、（保護ブロック１００の高電圧端子ａＨ及びＥＳＤ保護回路１０の高電圧端子ａｇＨを介して、）外部入力端子ＩＮに接続され、パワーＭＯＳトランジスタ１０１のソースは、（保護ブロック１００の低電圧端子ａＬを介して、）ノードＮ１に接続されている。なお、パワーＭＯＳトランジスタ１０１のゲート及びドレイン間には、寄生容量素子１０４が形成されている。
【００２６】
クランプ回路１０２は、パワーＭＯＳトランジスタ１０１のゲートと、外部入力端子ＩＮと、の間に設けられている。より具体的には、クランプ回路１０２は、例えば、直列接続された複数のツェナーダイオードにより構成されており、アノード側が、パワーＭＯＳトランジスタ１０１のゲートに接続され、カソード側が、（保護ブロック１００の高電圧端子ａＨ及びＥＳＤ保護回路１０の高電圧端子ａｇＨを介して、）外部入力端子ＩＮに接続されている。
【００２７】
クランプ回路１０２は、外部入力端子ＩＮに印加された高電圧を所定値以下にクランプする。より具体的には、外部入力端子ＩＮの電圧が上昇してパワーＭＯＳトランジスタ１０１のゲート−ドレイン間電圧がクランプ電圧（所定値）より大きくなると、クランプ回路１０２はブレークダウンする。この時、ブレークダウン電流が抵抗素子１０３に流れて電圧降下を起こす。それにより、パワーＭＯＳトランジスタ１０１のゲート−ソース間電圧が上昇して当該パワーＭＯＳトランジスタ１０１がオンする。そのため、外部入力端子ＩＮの電圧は所定値付近にクランプされ、それ以上に上昇しない。これにより、被保護回路２０に過電圧がかかるのを防ぐ（保護動作状態にする）ことができる。
【００２８】
抵抗素子１０３は、パワーＭＯＳトランジスタ１０１のゲート及びソース間に設けられている。抵抗素子１０３は、クランプ回路１０２がブレークダウンしていない状態（非保護動作状態）において、パワーＭＯＳトランジスタ１０１のゲート電圧をソース電圧にバイアスする。それにより、非保護動作状態においてパワーＭＯＳトランジスタ１０１が意図せずオンすることを防ぐことができる。
【００２９】
なお、抵抗素子１０３は、比較的高い抵抗値を有する。それにより、ある電流値での電圧降下（電流値×抵抗値）を大きくすることができるため、ＥＳＤ印加等によってクランプ回路１０２がブレークダウンした場合に、パワーＭＯＳトランジスタ１０１のゲート−ソース間電圧を速やかに上昇させて当該パワーＭＯＳトランジスタ１０１をオンさせることができる。
【００３０】
ツェナーダイオード１０５は、パワーＭＯＳトランジスタ１０１のゲート及びソース間に、抵抗素子１０３に並列に設けられている。ツェナーダイオード１０５は、パワーＭＯＳトランジスタ１０１のゲート−ソース間電圧を所定値以下にクランプする。より具体的には、ツェナーダイオード１０５は、パワーＭＯＳトランジスタ１０１のゲート電圧が上昇して当該パワーＭＯＳトランジスタ１０１のゲート−ソース間電圧が所定値より大きくなると、ブレークダウンする。それにより、パワーＭＯＳトランジスタ１０１のゲート電圧の過度な上昇を防止することができ、パワーＭＯＳトランジスタ１０１のゲート絶縁膜や抵抗素子１０３が過電圧で破壊されて故障することを避けることができる。なお、パワーＭＯＳトランジスタ１０１のゲート絶縁膜と抵抗素子１０３が、想定するＥＳＤ電圧及び時間（プロファイル）に対して十分に耐性がある場合には、ツェナーダイオード１０５は、必須ではない。
【００３１】
ＭＯＳトランジスタ２０１は、例えば、Ｎチャネル型のＭＯＳトランジスタであって、パワーＭＯＳトランジスタ１０１に直列に設けられている。より具体的には、ＭＯＳトランジスタ２０１のゲート及びソースは、（保護ブロック２００の低電圧端子ｇＬ及びＥＳＤ保護回路１０の低電圧端子ａｇＬを介して、）基準電圧端子ＶＳＳに接続され、ＭＯＳトランジスタ２０１のドレインは、（保護ブロック２００の高電圧端子ｇＨを介して、）ノードＮ１に接続されている。
【００３２】
ここで、ＭＯＳトランジスタ２０１には、ＮＰＮ型の寄生バイポーラトランジスタ２０２が形成されている。寄生バイポーラトランジスタ２０２では、ベースがＭＯＳトランジスタ２０１のバックゲートに接続され、コレクタがＭＯＳトランジスタ２０１のドレインに接続され、エミッタがＭＯＳトランジスタ２０１のソースに接続されている。なお、寄生バイポーラトランジスタ２０２のベース−エミッタ間は、実際には、ＭＯＳトランジスタ２０１に形成された寄生抵抗を介して接続されている。
【００３３】
次に、ＥＳＤ保護回路１０の動作について説明する。まず、本実施の形態にかかるＥＳＤ保護回路１０との比較のため、各保護ブロック１００，２００単体の動作について説明する。
【００３４】
（保護ブロック１００単体の動作）
図２Ａは、保護ブロック１００単体の構成例を示す図である。図２Ａに示す保護ブロック１００の構成については、既に説明したとおりである。なお、図２Ａの例では、保護ブロック１００の高電圧端子ａＨに電圧Ｖａが供給され、低電圧端子ａＬに基準電圧ＶＳＳ（接地電圧）が供給されている。
【００３５】
図２Ｂは、図２Ａに示す保護ブロック１００単体の動作特性を示す図である。なお、図中の「ＥＳＤ動作」は、高電圧端子ａＨに印加される瞬間的な高電圧Ｖａ（ＥＳＤに相当）と、保護ブロック１００に流れる電流Ｉａと、の関係を示している。また、図中の「通常動作」は、高電圧端子ａＨに印加される緩やかな変動の電圧Ｖａ（通常動作時に外部入力端子ＩＮに供給される入力電圧に相当）と、保護ブロック１００に流れる電流Ｉａと、の関係を示している。なお、ＥＳＤ動作は、高速動作である（電圧の変化率が大きい＝電圧の高周波成分が大きい）と言うことができ、通常動作は、低速動作である（電圧の変化率が小さい＝電圧の高周波成分が小さい）と言うことができる。
【００３６】
まず、ＥＳＤ動作について説明する。ＥＳＤ動作では、パワーＭＯＳトランジスタ１０１のドレイン電圧が上昇し始めると、その高周波成分が寄生容量素子１０４を通して抵抗素子１０３に流れて電圧降下を起こすことにより、パワーＭＯＳトランジスタ１０１のゲート−ソース間電圧も上昇し始める。それにより、パワーＭＯＳトランジスタ１０１のオン抵抗が低下し始めるため、パワーＭＯＳトランジスタ１０１のソース−ドレイン間に電流が流れ始める。
【００３７】
パワーＭＯＳトランジスタ１０１のドレイン電圧がさらに上昇して、パワーＭＯＳトランジスタ１０１のゲート−ドレイン間電圧がクランプ回路１０２のクランプ電圧（本例では５０Ｖ付近）より大きくなると、当該クランプ回路１０２がブレークダウンするため、ブレークダウン電流が抵抗素子１０３に流れてさらに電圧降下を起こすことで、パワーＭＯＳトランジスタ１０１のゲート−ソース間電圧は急峻にさらに上昇する。それにより、パワーＭＯＳトランジスタ１０１のオン抵抗がさらに低下するため、パワーＭＯＳトランジスタ１０１のソース−ドレイン間には大電流が流れる。つまり、パワーＭＯＳトランジスタ１０１によってＥＳＤ電流は吸収される。
【００３８】
次に、通常動作について説明する。通常動作では、パワーＭＯＳトランジスタ１０１のドレイン電圧が上昇し始めても、ＥＳＤ動作時よりも電圧変動が緩やかであるため高周波成分が小さく、寄生容量素子１０４にはほとんど電流は流れない。そのため、抵抗素子１０３にも電流が流れないため、パワーＭＯＳトランジスタ１０１のゲート−ソース間電圧は０Ｖに維持される。それにより、パワーＭＯＳトランジスタ１０１がオフを維持するため、パワーＭＯＳトランジスタ１０１のソース−ドレイン間には電流は流れない。
【００３９】
パワーＭＯＳトランジスタ１０１のドレイン電圧がさらに上昇して、パワーＭＯＳトランジスタ１０１のゲート−ドレイン間電圧がクランプ回路１０２のクランプ電圧（本例では５０Ｖ付近）より大きくなると、当該クランプ回路１０２がブレークダウンするため、ブレークダウン電流が抵抗素子１０３に流れて電圧降下を起こすことで、パワーＭＯＳトランジスタ１０１のゲート−ソース間電圧は急峻に上昇する。それにより、パワーＭＯＳトランジスタ１０１がオンするため、パワーＭＯＳトランジスタ１０１のソース−ドレイン間には大電流が流れる。つまり、パワーＭＯＳトランジスタ１０１によって通常動作時の過電圧はクランプされる。
【００４０】
ここで、通常動作時に、ＥＭＩノイズが高電圧端子ａＨに印加された場合における保護ブロック１００単体の動作について説明する。ＥＭＩノイズは、ＥＳＤノイズより電圧の値は小さいが、高周波成分を多く含むという点は同一である。この場合、パワーＭＯＳトランジスタ１０１のドレインに伝搬してきたＥＭＩノイズの高周波成分は、寄生容量素子１０４及び抵抗素子１０３に流れて、抵抗素子１０３に電圧降下を起こすため、当該パワーＭＯＳトランジスタ１０１のゲートに伝搬してしまう。それにより、意図せずにパワーＭＯＳトランジスタ１０１がオンしてしまうため、精度の高いＥＳＤ保護動作を実現することができない、という問題がある。
【００４１】
なお、ＥＭＩノイズによる誤動作を回避するために、抵抗素子１０３の抵抗値を小さくして電圧降下の値を小さくしようとすると、ＥＭＩノイズの影響は低減するが、ＥＳＤが印加されたときのパワーＭＯＳトランジスタ１０１のゲート電圧の上昇が遅く（反応が鈍く）なってしまうため、十分なＥＳＤ保護動作を実現することができなくなってしまう。そのため、抵抗素子１０３の抵抗値を小さくする回避策には限界がある。
【００４２】
このように、保護ブロック１００単体では、抵抗素子１０３の抵抗値を大きくすると、ＥＭＩノイズ耐量が低下してしまい、抵抗素子１０３の抵抗値を小さくすると、ＥＳＤ耐量が低下してしまう。つまり、保護ブロック１００単体では、ＥＭＩノイズ耐量とＥＳＤ耐量とがトレードオフの関係となってしまい、ＥＭＩノイズ耐量及びＥＳＤ耐量を何れも満足させることが困難であった。パワーＭＯＳトランジスタの閾値電圧の低下及びソース長の微細化が進むにつれて、パワーＭＯＳトランジスタのゲート−ドレイン間に形成された寄生容量素子によるゲート−ドレイン間の電圧感度が高くなっているため、この問題はさらに顕著になっている。
【００４３】
（保護ブロック２００単体の動作）
図３Ａは、保護ブロック２００単体の構成例を示す図である。図３Ａに示す保護ブロック２００の構成については、既に説明したとおりである。なお、図３Ａの例では、保護ブロック２００の高電圧端子ｇＨに電圧Ｖｇが供給され、低電圧端子ｇＬに基準電圧ＶＳＳ（接地電圧）が供給されている。
【００４４】
図３Ｂは、図３Ａに示す保護ブロック２００単体の動作特性を示す図である。なお、図中の「ＥＳＤ動作」は、高電圧端子ｇＨに印加される瞬間的な高電圧Ｖｇ（ＥＳＤに相当）と、保護ブロック２００に流れる電流Ｉｇと、の関係を示している。また、図中の「通常動作」は、高電圧端子ｇＨに印加される緩やかな変動の電圧Ｖｇ（通常動作時に外部入力端子ＩＮに供給される入力電圧に相当）と、保護ブロック２００に流れる電流Ｉｇと、の関係を示している。
【００４５】
図３Ｂに示すように、ＥＳＤ動作及び通常動作の何れの場合でも、保護ブロック２００単体は同じような動作特性を示す。具体的には、まず、ＭＯＳトランジスタ２０１のドレイン電圧がトリガ電圧（本例では約１２．５Ｖ）に達するまでは、ＭＯＳトランジスタ２０１がオフ（高インピーダンス）を維持するため、ＭＯＳトランジスタ２０１のソース−ドレイン間には電流は流れない。そして、ＭＯＳトランジスタ２０１のドレイン電圧がトリガ電圧に達すると、ＭＯＳトランジスタ２０１がブレークダウンした後、寄生バイポーラトランジスタ２０２が動作することでスナップバック現象が発生する。それにより、ＭＯＳトランジスタ２０１のソース−ドレイン間に電流が流れ始める。
【００４６】
ここで、ＥＭＩノイズが高電圧端子ｇＨに印加された場合でも、ＭＯＳトランジスタ２０１のドレイン電圧がトリガ電圧に達しない限り、ＭＯＳトランジスタ２０１のソース−ドレイン間に電流は流れない。つまり、ＥＭＩノイズにより意図せずにＭＯＳトランジスタ２０１がオンしてしまうことはない。
【００４７】
ただし、保護ブロック２００単体は、低耐圧用（本例では約１２．５Ｖ）であり、被保護回路２０に設けられた高耐圧のパワーＭＯＳトランジスタをＥＳＤから保護することはできない。
【００４８】
そこで、本実施の形態にかかるＥＳＤ保護回路１０は、保護ブロック１００，２００を組み合わせることで、ＥＭＩノイズの影響による誤動作を抑制しつつ、高耐圧の被保護回路２０に対する精度の高いＥＳＤ保護動作を実現している。
【００４９】
（実施の形態１にかかるＥＳＤ保護回路１０の動作）
以下、図４を参照して、図１に示すＥＳＤ保護回路１０の動作について説明する。図４は、ＥＳＤ保護回路１０の動作特性を示す図である。なお、図中の「ＥＳＤ動作」は、外部入力端子ＩＮに印加される瞬間的な高電圧Ｖａｇ（ＥＳＤに相当）と、ＥＳＤ保護回路１０に流れる電流Ｉａｇと、の関係を示している。また、図中の「通常動作」は、通常動作時に外部入力端子ＩＮに供給される入力電圧Ｖａｇと、ＥＳＤ保護回路１０に流れる電流Ｉａｇと、の関係を示している。
【００５０】
まず、ＥＳＤ動作について説明する。ＥＳＤ動作では、外部入力端子ＩＮの電圧上昇に伴ってパワーＭＯＳトランジスタ１０１のドレイン電圧が上昇し始めると、寄生容量素子１０４の影響により、パワーＭＯＳトランジスタ１０１のゲート電圧も上昇し始める。しかしながら、ＭＯＳトランジスタ２０１のドレイン電圧がトリガ電圧（本例では約２５Ｖ）に達するまでは、ＭＯＳトランジスタ２０１がオフ（高インピーダンス）を維持する。そのため、抵抗素子１０３に電流が流れず電圧降下が起きないため、パワーＭＯＳトランジスタ１０１のゲート−ソース間電圧は０Ｖのままであり、パワーＭＯＳトランジスタ１０１はオンしない。パワーＭＯＳトランジスタ１０１がオフで、ＭＯＳトランジスタ２０１もオフのため、この期間にＥＳＤ保護回路１０に電流は流れない。
【００５１】
外部入力端子ＩＮの電圧がさらに上昇して、ＭＯＳトランジスタ２０１のドレイン電圧がトリガ電圧に達すると、ＭＯＳトランジスタ２０１はブレークダウンする。その後、寄生バイポーラトランジスタ２０２が動作することでスナップバック現象が発生するため、保護ブロック２００に電流が流れ始める。すると、外部入力端子ＩＮの電圧上昇に伴って、その高周波成分による電流が、寄生容量素子１０４と抵抗素子１０３に流れる。それにより、抵抗素子１０３の電圧降下によってパワーＭＯＳトランジスタ１０１のゲート−ソース間電圧が大きくなるため、ＥＳＤ保護回路１０に電流が流れ始める。
【００５２】
外部入力端子ＩＮの電圧がさらに上昇して、パワーＭＯＳトランジスタ１０１のドレイン電圧がさらに上昇して、パワーＭＯＳトランジスタ１０１のゲート−ドレイン間電圧がクランプ回路１０２のクランプ電圧より大きくなると、当該クランプ回路１０２がブレークダウンし、そのブレークダウン電流が抵抗素子１０３に流れる。そのため、パワーＭＯＳトランジスタ１０１のゲート−ソース間電圧は急峻にさらに上昇する。それにより、パワーＭＯＳトランジスタ１０１のオン抵抗がさらに低下するため、ＥＳＤ保護回路１０には大電流（ＥＳＤ保護電流）が流れる。つまり、ＥＳＤ保護回路１０によってＥＳＤ電流は吸収される。
【００５３】
次に、通常動作について説明する。通常動作では、外部入力端子ＩＮの電圧上昇に伴ってパワーＭＯＳトランジスタ１０１のドレイン電圧が上昇し始めても、ＥＳＤ動作時よりも電圧変動が緩やかであるため高周波成分が小さく、寄生容量素子１０４にはほとんど電流は流れない。そのため、抵抗素子１０３にも電流も流れないため、パワーＭＯＳトランジスタ１０１のゲート−ソース間電圧は０Ｖに維持される。それにより、パワーＭＯＳトランジスタ１０１がオフを維持するため、ＥＳＤ保護回路１０に電流は流れない。
【００５４】
外部入力端子ＩＮの電圧がさらに上昇して、パワーＭＯＳトランジスタ１０１のドレイン電圧がさらに上昇して、パワーＭＯＳトランジスタ１０１のゲート−ドレイン間電圧がクランプ回路１０２のクランプ電圧より大きくなると、当該クランプ回路１０２がブレークダウンする。すると、ＭＯＳトランジスタ２０１のドレイン電圧が急峻に上昇し、ＭＯＳトランジスタ２０１のトリガ電圧を超えるため、保護ブロック２００がオンする。これにより、クランプ回路１０２のブレークダウン電流が抵抗素子１０３に流れるため、パワーＭＯＳトランジスタ１０１のゲート−ソース間電圧は急峻に上昇する。それにより、パワーＭＯＳトランジスタ１０１はオンする。パワーＭＯＳトランジスタ１０１とＭＯＳトランジスタ２０１とがオンするため、ＥＳＤ保護回路１０には大電流が流れる。つまり、ＥＳＤ保護回路１０によって通常動作時の過大電流が吸収される。
【００５５】
ここで、通常動作時に、ＥＭＩノイズが外部入力端子ＩＮに印加された場合におけるＥＳＤ保護回路１０の動作について説明する。この場合、パワーＭＯＳトランジスタ１０１のドレインに伝搬してきたＥＭＩノイズは、寄生容量素子１０４を介して、当該パワーＭＯＳトランジスタ１０１のゲートに伝搬する。しかしながら、ＭＯＳトランジスタ２０１が高インピーダンスを維持しているため、ＥＳＤ保護回路１０に電流は流れない。つまり、ＥＭＩノイズにより意図せずにＥＳＤ保護回路１０に電流が流れることはない。
【００５６】
なお、ＥＳＤ保護回路１０のＥＳＤ保護電圧（ＥＳＤ保護回路１０に大電流が流れる電圧）は、クランプ回路１０２のクランプ電圧と、パワーＭＯＳトランジスタ１０１のトリガ電圧と、の和である。本例では、クランプ回路１０２のクランプ電圧と、ＭＯＳトランジスタ２０１のトリガ電圧と、の和は、約５０Ｖである。
【００５７】
このように、本実施の形態にかかるＥＳＤ保護回路１０は、保護ブロック１００，２００を組み合わせることで、ＥＭＩノイズの影響による誤動作を抑制しつつ、高耐圧の被保護回路２０に対する精度の高いＥＳＤ保護動作を実現することができる。換言すると、本実施の形態にかかるＥＳＤ保護回路１０は、ＥＭＩノイズ耐量及びＥＳＤ耐量を何れも満足させることができる。
【００５８】
なお、ＥＳＤ保護回路１０は、ＭＯＳトランジスタ２０１を備える代わりに、寄生バイポーラトランジスタ２０２と同じ導電型及び接続関係を有するバイポーラトランジスタを直接備えてもよい。
【００５９】
また、ＥＳＤ保護回路１０は、図５に示すように、保護ブロック２００に並列に接続された抵抗素子（第２抵抗素子）Ｒ１をさらに備えてもよい。それにより、ノードＮ１の初期バイアスを安定させることが可能となる。
【００６０】
＜実施の形態２＞
図６は、実施の形態２にかかるＥＳＤ保護回路１０ａの構成例を示す図である。なお、図６には、ＥＳＤ保護回路１０ａの保護対象である被保護回路２０も示されている。図６に示すＥＳＤ保護回路１０ａは、図１に示すＥＳＤ保護回路１０と比較して、保護ブロック１００の内部に保護ブロック２００を備える。
【００６１】
より具体的には、保護ブロック２００に設けられたＭＯＳトランジスタ２０１のゲート及びソースは、パワーＭＯＳトランジスタ１０１のドレインに接続され、ＭＯＳトランジスタ２０１のドレインは、外部入力端子ＩＮに接続される。
【００６２】
ＭＯＳトランジスタ２０１には、寄生バイポーラトランジスタ２０２が形成されている。寄生バイポーラトランジスタ２０２では、ベースがＭＯＳトランジスタ２０１のバックゲートに接続され、コレクタがＭＯＳトランジスタ２０１のドレインに接続され、エミッタがＭＯＳトランジスタ２０１のソースに接続されている。なお、ＭＯＳトランジスタ２０１のベース及びエミッタは、ＭＯＳトランジスタ２０１に形成された寄生抵抗を介して接続されている。
【００６３】
図６に示すＥＳＤ保護回路１０ａのその他の構成については、図１に示すＥＳＤ保護回路１０の場合と同様であるため、その説明を省略する。
【００６４】
（実施の形態２にかかるＥＳＤ保護回路１０ａの動作）
続いて、図７を参照して、図６に示すＥＳＤ保護回路１０ａの動作について説明する。図７は、ＥＳＤ保護回路１０ａの動作特性を示す図である。なお、図中の破線は、ＥＳＤ動作時におけるパワーＭＯＳトランジスタ１０１のドレイン電圧と、ＥＳＤ保護回路１０ａに流れる電流Ｉａｇと、の関係を示している。
【００６５】
まず、ＥＳＤ動作について説明する。ＥＳＤ動作では、外部入力端子ＩＮの電圧が上昇しても、ＭＯＳトランジスタ２０１のドレイン電圧がトリガ電圧（本例では約２５Ｖ）に達するまでは、ＭＯＳトランジスタ２０１がオフ（高インピーダンス）を維持するため、ＥＳＤ保護回路１０ａに電流は流れない。
【００６６】
外部入力端子ＩＮの電圧がさらに上昇して、ＭＯＳトランジスタ２０１のドレイン電圧がトリガ電圧に達すると、ＭＯＳトランジスタ２０１はブレークダウンする。その後、寄生バイポーラトランジスタ２０２が動作することでスナップバック現象が発生するため、保護ブロック２００に電流が流れ始める。すると、寄生容量素子１０４及び抵抗素子１０３に電流が流れるため、抵抗素子１０３の電圧降下によってパワーＭＯＳトランジスタ１０１のゲート−ソース間電圧が上昇し始める。それにより、ＥＳＤ保護回路１０ａに電流が流れ始める。
【００６７】
外部入力端子ＩＮの電圧がさらに上昇して、外部入力端子ＩＮとパワーＭＯＳトランジスタ１０１のゲートとの間の電圧がクランプ回路１０２のクランプ電圧（本例では５０Ｖ付近）より大きくなると、当該クランプ回路１０２がブレークダウンし、そのブレークダウン電流が抵抗素子１０３に流れる。そのため、パワーＭＯＳトランジスタ１０１のゲート−ソース間電圧は急峻にさらに上昇する。それにより、パワーＭＯＳトランジスタ１０１のオン抵抗がさらに低下するため、ＥＳＤ保護回路１０ａには大電流（ＥＳＤ保護電流）が流れる。つまり、ＥＳＤ保護回路１０ａによってＥＳＤ電流は吸収される。
【００６８】
ここで、図７を見ると、パワーＭＯＳトランジスタ１０１のドレイン電圧（破線）は、外部入力端子ＩＮの電圧ＶａｇよりもＭＯＳトランジスタ２０１の電圧降下分だけ低いことがわかる。それによるＥＳＤ保護回路１０ａの有利な効果について、以下に簡単に説明する。
【００６９】
図８Ａは、パワーＭＯＳトランジスタ単体の構成例を示す図である。なお、図８Ａの例では、パワーＭＯＳトランジスタのソースには、電圧Ｖｄｓが供給され、ドレインには、基準電圧ＶＳＳ（接地電圧）が供給され、ゲートには、可変電圧Ｖｇａｔｅが供給されている。
【００７０】
図８Ｂは、図８Ａに示すパワーＭＯＳトランジスタ単体の動作特性を示す図である。図８Ｂに示すように、パワーＭＯＳトランジスタには、ゲート電圧Ｖｇａｔｅが高いほど、ソース−ドレイン間の破壊電圧が低下するが、ドレイン電流Ｉｄｓが増大する、という特性がある。
【００７１】
ここで、図６に示すＥＳＤ保護回路１０ａでは、図１に示すＥＳＤ保護回路１０の場合よりも、パワーＭＯＳトランジスタ１０１のドレイン電圧が低く抑えられている。そのため、図９に示すように、ＥＳＤ保護回路１０ａでは、ＥＳＤ保護回路１０の場合よりも、パワーＭＯＳトランジスタ１０１のゲート電圧を上昇させて、ドレイン電流を大きくすることができる。つまり、効率良くＥＳＤ電流を吸収することができる。
【００７２】
図７に戻り、次に通常動作について説明する。通常動作では、外部入力端子ＩＮの電圧が上昇しても、外部入力端子ＩＮとパワーＭＯＳトランジスタ１０１のゲートとの間の電圧がクランプ回路１０２のクランプ電圧（本例では５０Ｖ付近）より大きくなるまでは、パワーＭＯＳトランジスタ１０１がオフ（高インピーダンス）を維持するため、ＥＳＤ保護回路１０ａに電流は流れない。
【００７３】
外部入力端子ＩＮの電圧がさらに上昇して、外部入力端子ＩＮとパワーＭＯＳトランジスタ１０１のゲートとの間の電圧がクランプ回路１０２のクランプ電圧（本例では５０Ｖ付近）より大きくなると、当該クランプ回路１０２がブレークダウンするため、パワーＭＯＳトランジスタ１０１のゲート電圧は急峻に上昇する。それにより、パワーＭＯＳトランジスタ１０１がオンし、ＭＯＳトランジスタ２０１も瞬時にオンするため、ＥＳＤ保護回路１０ａには大電流が流れる。つまり、ＥＳＤ保護回路１０ａによって通常動作時の大電流は吸収される。なお、このとき、ＭＯＳトランジスタ２０１が瞬時にオンするため、スナップバック動作によるクランプ電圧の揺らぎは生じない。
【００７４】
ここで、通常動作時に、ＥＭＩノイズが外部入力端子ＩＮに印加された場合におけるＥＳＤ保護回路１０ａの動作について説明する。この場合でも、ＭＯＳトランジスタ２０１が高インピーダンスを維持しているため、ＥＳＤ保護回路１０ａに電流は流れない。つまり、ＥＭＩノイズにより意図せずにＥＳＤ保護回路１０ａに電流が流れることはない。
【００７５】
このように、本実施の形態にかかるＥＳＤ保護回路１０ａは、実施の形態１にかかるＥＳＤ保護回路１０と同等以上の効果を奏することができる。
【００７６】
なお、ＥＳＤ保護回路１０ａは、ＭＯＳトランジスタ２０１を備える代わりに、寄生バイポーラトランジスタ２０２と同じ導電型及び接続関係を有するバイポーラトランジスタを直接備えてもよい。
【００７７】
また、ＥＳＤ保護回路１０ａは、図１０に示すように、保護ブロック２００に並列に接続された抵抗素子（第２抵抗素子）Ｒ１をさらに備えてもよい。それにより、ノードＮ１の初期バイアスを安定させることが可能となる。
【００７８】
（ＥＳＤ保護回路１０，１０ａのＥＳＤ保護動作時の電圧の相違点）
まず、図２Ａ及び図２Ｂを参照して、保護ブロック１００単体のＥＳＤ保護動作時の動作特性について説明する。ＥＳＤ保護動作時の高電圧端子ａＨの電圧Ｖａの値をＶｄｓ１、クランプ回路１０２のクランプ電圧をＶｃ、パワーＭＯＳトランジスタ１０１のゲート−ソース間電圧をＶｇｓとすると、ＥＳＤ保護動作時にはＶｄｓ１＝Ｖｃ＋Ｖｇｓの関係が保たれる。このとき、保護ブロック１００に流れる電流をＩｄｓ１とすると、ＥＳＤ保護動作時における電流変化に対する電圧変化量（Ｒｄｓ１）は、主にＶｇｓ及びＩｄｓ１の特性によって決まる。
【００７９】
次に、図３Ａ及び図３Ｂを参照して、保護ブロック２００単体のＥＳＤ保護動作時の動作特性について説明する。ＥＳＤ保護動作時の高電圧端子ｇＨの電圧Ｖｇの値をＶｄｓ２、ホールド電圧をＶｈ、電流をＩｄｓ２とすると、ＥＳＤ保護動作時にはＶｄｓ２＝Ｖｈ＋Ｒｄｓ２×Ｉｄｓ２が成り立つ。このとき、ＥＳＤ保護動作時における電流変化に対する電圧変化量（Ｒｄｓ２）は、寄生バイポーラトランジスタ２０２のベース−エミッタ間に形成された寄生抵抗によって決まる。
【００８０】
ここで、図１及び図４を参照して、ＥＳＤ保護回路１０のＥＳＤ保護動作時の動作特性について説明する。ＥＳＤ保護回路１０では、ＥＳＤ保護動作時の外部入力端子ＩＮの電圧Ｖａｇの値をＶａｇ１とすると、以下の式（１）が成り立つ。
【００８１】
Ｖａｇ１＝Ｖｄｓ１＋Ｖｄｓ２
＝Ｖｃ＋Ｖｇｓ＋Ｖｈ＋Ｒｄｓ２×Ｉｄｓ２  ・・・（１）
【００８２】
それに対し、図６に示すＥＳＤ保護回路１０ａでは、ＥＳＤ保護動作時の外部入力端子ＩＮの電圧Ｖａｇの値をＶａｇ２とすると、保護ブロック１００単体の場合と同様に、クランプ時にはＶａｇ２＝Ｖｃ＋Ｖｇｓの関係が保たれる。このとき、ＥＳＤ保護回路１０ａに流れる電流をＩａｇ２とすると、ＥＳＤ保護動作時における電流変化に対する電圧変化量は、主にＶｇｓ及びＩａｇ２の特性によって決まる。つまり、ＥＳＤ保護回路１０ａのＥＳＤ保護電圧Ｖａｇ２の電流依存性は、ＥＳＤ保護回路１０のＥＳＤ保護電圧Ｖａｇ１の電流依存性よりも小さい。そのため、当該ＥＳＤ保護電圧Ｖａｇ２の調整はＥＳＤ保護電圧Ｖａｇ１の場合よりも容易である。
【００８３】
＜実施の形態３＞
図１１は、実施の形態３にかかるＥＳＤ保護システム１の構成例を示す図である。図１１に示すＥＳＤ保護システム１は、複数の被保護回路に対して共通のＥＳＤ保護回路１０を備えている。以下、具体的に説明する。
【００８４】
図１１に示すＥＳＤ保護システム１は、ＥＳＤ保護回路１０と、ダイオード（第１ダイオード）Ｄ１１〜Ｄ１３と、ダイオード（第２ダイオード）Ｄ２１〜Ｄ２３と、を備える。なお、図１１には、被保護回路としての複数のＩ／Ｏブロック２０−１〜２０−３も示されている。ここで、ＥＳＤ保護回路１０及びダイオードＤ１１〜Ｄ１３は、正極性のＥＳＤ保護のために用いられる。ダイオードＤ２１〜Ｄ２３は、負極性のＥＳＤ保護のために用いられる。
【００８５】
Ｉ／Ｏブロック２０−１〜２０−３は、それぞれ外部入力端子ＩＮ１〜ＩＮ３と、基準電圧端子ＶＳＳと、の間に設けられている。ＥＳＤ保護回路１０は、外部入力端子ＩＮ１〜ＩＮ３と、基準電圧端子ＶＳＳと、の間に、Ｉ／Ｏブロック２０−１〜２０−３に並列に設けられている。
【００８６】
ダイオードＤ１１〜Ｄ１３は、それぞれ外部入力端子ＩＮ１〜ＩＮ３と、ＥＳＤ保護回路１０と、の間に設けられている。より具体的には、ダイオードＤ１１〜Ｄ１３のアノードは、それぞれ外部入力端子ＩＮ１〜ＩＮ３に接続され、ダイオードＤ１１〜Ｄ１３のカソードは、ＥＳＤ保護回路１０に設けられたパワーＭＯＳトランジスタ１０１のドレイン及びクランプ回路１０２に接続されている。
【００８７】
ダイオードＤ２１〜Ｄ２３は、それぞれ外部入力端子ＩＮ１〜ＩＮ３と、基準電圧端子ＶＳＳと、の間に設けられている。より具体的には、ダイオードＤ２１〜Ｄ２３のアノードは、基準電圧端子ＶＳＳに接続され、ダイオードＤ２１〜Ｄ２３のカソードは、それぞれ外部入力端子ＩＮ１〜ＩＮ３に接続されている。
【００８８】
なお、クランプ回路１０２のクランプ電圧の値は、ＭＯＳトランジスタ２０１のトリガ電圧に加え、ダイオードＤ１１〜Ｄ１３の順方向電圧降下分を考慮して、設定される。
【００８９】
図１１に示すＥＳＤ保護システム１は、上記のような構成により、一つのＥＳＤ保護回路１０を用いて複数のＩ／Ｏブロック２０−１〜２０−３をＥＳＤから保護することができる。
【００９０】
ここで、被保護回路毎にＥＳＤ保護回路を設置した場合と、本実施の形態３のように複数の被保護回路に対して１つのＥＳＤ保護回路を設置した場合との経済性を検討する。ＥＳＤ保護動作状態では、各ダイオードＤ１１〜Ｄ１３の両端の電圧は、ほぼダイオードの順方向電圧降下ＶＦ（シリコンダイオードで、ＶＦ＝０．７Ｖ程度）の値である。また、電流が流れる時間も短い。そのため、それほど大きなダイオードを使用しなくても十分である。これに対して、ＥＳＤ保護回路１０の両端の電圧の電圧は、その数十倍（この例では５０Ｖ以上）であるため、ＥＳＤ保護動作でＥＳＤ保護回路１０を故障させないためには、パワーＭＯＳトランジスタやＭＯＳトランジスタのサイズを十分に大きくする必要がある。したがって、図１１に示すＥＳＤ保護システム１は、複数のＩ／Ｏブロック２０−１〜２０−３に対してそれぞれ異なる複数のＥＳＤ保護回路を備える場合よりも、回路規模の増大を抑制することができる。
【００９１】
本実施の形態では、ＥＳＤ保護システム１が、ＥＳＤ保護回路１０を備えた場合を例に説明したが、これに限られない。ＥＳＤ保護システム１は、図１２に示すように、ＥＳＤ保護回路１０に代えて、ＥＳＤ保護回路１０ａを備えてもよい。この場合、ダイオードＤ１１〜Ｄ１３のカソードは、ＥＳＤ保護回路１０ａに設けられたＭＯＳトランジスタ２０１のドレイン（寄生バイポーラトランジスタ２０２のコレクタ）に接続される。また、ＥＳＤ保護システム１に設けられたＥＳＤ保護回路（１０，１０ａ）は、保護ブロック２００に並列に接続された抵抗素子Ｒ１をさらに備えていてもよい。
【００９２】
＜実施の形態４＞
図１３は、実施の形態４にかかるＥＳＤ保護システム１ａの構成例を示す図である。図１３に示すＥＳＤ保護システム１ａは、図１１に示すＥＳＤ保護システム１と比較して、ダイオード（第３ダイオード）Ｄ３１〜Ｄ３３をさらに備える。
【００９３】
ダイオードＤ３１〜Ｄ３３は、それぞれ外部入力端子ＩＮ１〜ＩＮ３と、ＥＳＤ保護回路１０に設けられたクランプ回路１０２と、の間に設けられている。より具体的には、ダイオードＤ３１〜Ｄ３３のアノードは、それぞれ外部入力端子ＩＮ１〜ＩＮ３に接続され、ダイオードＤ３１〜Ｄ３３のカソードは、ＥＳＤ保護回路１０に設けられたクランプ回路１０２に接続されている。
【００９４】
なお、ダイオードＤ１１〜Ｄ１３のアノードは、それぞれ外部入力端子ＩＮ１〜ＩＮ３に接続され、ダイオードＤ１１〜Ｄ１３のカソードは、ＥＳＤ保護回路１０に設けられたパワーＭＯＳトランジスタ１０１のドレインのみに接続されている。
【００９５】
図１３に示すＥＳＤ保護システム１ａのその他の構成については、図１１に示すＥＳＤ保護システム１と同様であるため、その説明を省略する。
【００９６】
図１３に示すＥＳＤ保護システム１ａは、大きなＥＳＤ電流が流れる経路（ダイオードＤ１１〜Ｄ１３側の経路）と、クランプ回路１０２のセンスライン（ダイオードＤ３１〜Ｄ３３側の経路）と、を分離している。それにより、図１３に示すＥＳＤ保護システム１ａは、大電流が流れるダイオードＤ１１〜Ｄ１３及びその配線抵抗の電圧降下の影響を受けることなく、精度良くＥＳＤ保護回路１０によるＥＳＤ保護動作を実現することができる。
【００９７】
なお、ダイオードＤ３１〜Ｄ３３に流れる電流は、ダイオードＤ１１〜Ｄ１３に流れる電流と比較して、非常に小さい。したがって、ダイオードＤ３１〜Ｄ３３の素子サイズは非常に小さくてすむ。
【００９８】
本実施の形態では、ＥＳＤ保護システム１ａが、ＥＳＤ保護回路１０を備えた場合を例に説明したが、これに限られない。ＥＳＤ保護システム１ａは、図１４に示すように、ＥＳＤ保護回路１０に代えて、ＥＳＤ保護回路１０ａを備えてもよい。この場合、ダイオードＤ１１〜Ｄ１３のカソードは、ＥＳＤ保護回路１０ａに設けられたＭＯＳトランジスタ２０１のドレイン（寄生バイポーラトランジスタ２０２のコレクタ）に接続される。また、ＥＳＤ保護システム１ａに設けられたＥＳＤ保護回路（１０，１０ａ）は、保護ブロック２００に並列に接続された抵抗素子Ｒ１をさらに備えていてもよい。
【００９９】
このように、上記実施の形態１〜４にかかるＥＳＤ保護回路は、保護ブロック１００，２００を組み合わせることで、ＥＭＩノイズの影響による誤動作を抑制しつつ、高耐圧の被保護回路に対する精度の高いＥＳＤ保護動作を実現することができる。
【０１００】
なお、上記実施の形態１〜４にかかるＥＳＤ保護回路は、例えば、自動車に搭載するＥＣＵ(Engine Control Unit)モジュール内の半導体装置の一部に適用される。ＥＣＵモジュール内の半導体装置は、数チャネルのエアバックユニットや、数チャネルのセンサーユニット等を制御する装置であって、これらエアバックユニットやセンサーユニット等と多くのハーネス線を介して接続されている。そのため、この半導体装置は、ハーネス線から伝わってくるＥＭＩノイズの影響を受けやすい。したがって、このような半導体装置の一部に上記実施の形態にかかるＥＳＤ保護回路を適用することは有効である。
【０１０１】
＜実施の形態５＞
本実施の形態では、ＥＳＤ保護回路１０，１０ａやＥＳＤ保護システム１，１ａの適用事例について説明する。
【０１０２】
図１５は、ＥＳＤ保護回路１０が適用された車載用電子システム３０を示すブロック図である。ここでは、一例として、エアバッグシステムが示されている。なお、当然ながら、ＥＳＤ保護回路１０の代わりに、ＥＳＤ保護回路１０ａや、ＥＳＤ保護システム１，１ａが適用されてもよい。
【０１０３】
図１５に示すように、車載用電子システム３０は、ＥＣＵモジュール（車載用電子装置）３００と、発電機４０１と、バッテリ４０２と、衝突センサユニット（被制御装置）４０３，４０４と、エアバックユニット（被制御装置）４０５，４０６と、ハーネス４００と、を備える。ＥＣＵモジュール３００と、発電機４０１及びバッテリ４０２とは、ハーネス４００を介して接続されている。また、ＥＣＵモジュール３００と、被制御装置（例えば、衝突センサユニット４０３，４０４及びエアバックユニット４０５，４０６等のＥＣＵモジュール３００により制御される外部装置）とは、ハーネス４００を介して接続されている。なお、ハーネス４００は、電線４０９〜４１３を束にしたものである。ここでは、衝撃センサユニット４０３及びエアバックユニット４０５が運転席用であり、衝撃センサユニット４０４及びエアバックユニット４０６が助手席用である場合を例に説明する。
【０１０４】
ＥＣＵモジュール３００は、例えば一つの電子制御ユニットであって、半導体チップ（半導体装置）３０１と、ＭＣＵ（演算処理装置）３０２と、コネクタＣ０〜Ｃ８と、を半導体基板上に備える。
【０１０５】
半導体チップ３０１は、電源３１０と、ロジック部３１１と、ＩＦ部３１２と、スクイブドライバ３１３，３１４と、これらの内部に設けられたＩ／Ｏブロック３２０〜３２８に対応して設けられた複数のＥＳＤ保護回路１０と、複数の外部接続端子Ｔ０〜Ｔ８と、を備える。ロジック部３１１及びその周辺回路（ＩＦ部３１２及びスクイブドライバ３１３，３１４）を含めて単に制御部とも称す。
【０１０６】
バッテリ４０２は、発電機４０１により充電され、ハーネス４００（より詳細には電線４０９）、コネクタＣ０及び外部接続端子Ｔ０を介して電源３１０に電力を供給する。電源３１０は、外部からの電力を入力段のＩ／Ｏブロック３２０で受け取り、変圧して半導体装置３０１を駆動する。なお、Ｉ／Ｏブロック３２０と外部接続端子Ｔ０との間の配線には、保護回路１０が設けられている。
【０１０７】
衝撃センサユニット４０３は、車両の衝撃を検知するユニットである。衝撃センサユニット４０３は、ハーネス４００（より詳細には電線４１０）、コネクタＣ１，Ｃ２及び外部接続端子Ｔ１，Ｔ２を介して、ＩＦ部３１２に検知結果を送信する。ＩＦ部３１２は、衝撃センサユニット４０３からの検知結果（通信信号；第１の情報）を入力段のＩ／Ｏブロック３２１，３２２で受け取り、受け取った検知結果を論理信号に変換してロジック部３１１に渡す。なお、Ｉ／Ｏブロック３２１，３２２と外部接続端子Ｔ１，Ｔ２との間の配線には、保護回路１０がそれぞれ設けられている。
【０１０８】
同じく、衝撃センサユニット４０４は、車両の衝撃を検知するユニットである。衝撃センサユニット４０４は、ハーネス４００（より詳細には電線４１１）、コネクタＣ３，Ｃ４及び外部接続端子Ｔ３，Ｔ４を介して、ＩＦ部３１２に検知結果を送信する。ＩＦ部３１２は、衝撃センサユニット４０４からの検知結果（通信信号；第１の情報）を入力段のＩ／Ｏブロック３２３，３２４で受け取り、受け取った検知結果を論理信号に変換してロジック部３１１に渡す。なお、Ｉ／Ｏブロック３２３，３２４と外部接続端子Ｔ３，Ｔ４との間の配線には、保護回路１０がそれぞれ設けられている。
【０１０９】
ロジック部３１１は、衝撃センサユニット４０３，４０４の検知結果に基づいて、エアバックユニット４０５，４０６に対して制御信号（第２の情報）を出力する。具体的には、ロジック部３１１は、衝撃センサユニット４０３，４０４によって車両の衝撃が検知された場合、エアバックユニット４０５，４０６のそれぞれのエアバックを膨らませる（展開する）ための制御信号を出力する。ここで、ロジック部３１１は、例えば、衝撃センサユニット４０３，４０４の検知結果又はその中間信号をＭＣＵ３０２に出力する。ＭＣＵ３０２は、ロジック部３１１からの信号を受けて演算処理を実行し、処理結果をロジック部３１１に送信する。
【０１１０】
スクイブドライバ３１３は、ロジック部３１１から制御信号を受け取ると、外部接続端子Ｔ５，Ｔ６、コネクタＣ５，Ｃ６及びハーネス４００（より詳細には電線４１２）を介して、エアバックユニット４０５のスクイブ４０７に電流を流す（信号を出力する）。それにより、起爆素子としてのスクイブ４０７が作動してエアバックユニット４０５のエアバックが膨らむ。なお、スクイブドライバ３１３は、外部接続端子Ｔ５，Ｔ６の地絡や天絡を診断する故障診断機能をさらに有し、故障と診断すると、ＭＣＵ３０２に故障情報を送り、ＭＣＵ３０２では車両の衝撃を検知した場合でも半導体装置３０１に展開する制御信号を送らない演算処理を行う。それにより、エアバックユニット４０５のエアバックは膨らまなくなる。なお、スクイブドライバ３１３は、スクイブ４０７への電流供給を橋渡しするＩ／Ｏブロック３２５，３２６を備える。また、Ｉ／Ｏブロック３２５，３２６と外部接続端子Ｔ５，Ｔ６との間の配線には、保護回路１０がそれぞれ設けられている。
【０１１１】
スクイブドライバ３１４は、ロジック部３１１から制御信号を受け取ると、外部接続端子Ｔ７，Ｔ８、コネクタＣ７，Ｃ８及びハーネス４００（より詳細には電線４１３）を介して、エアバックユニット４０６のスクイブ４０８に電流を流す。それにより、起爆素子としてのスクイブ４０８が作動してエアバックユニット４０６のエアバックが膨らむ。なお、スクイブドライバ３１４は、外部接続端子Ｔ７，Ｔ８の地絡や天絡を診断する故障診断機能をさらに有し、故障と診断すると、ＭＣＵ３０２に故障情報を送り、ＭＣＵ３０２では車両の衝撃を検知した場合でも半導体装置３０１に展開する制御信号を送らない演算処理を行う。それにより、エアバックユニット４０６のエアバックは膨らまなくなる。スクイブドライバ３１４は、スクイブ４０８への電流供給を橋渡しするＩ／Ｏブロック３２７，３２８を備える。また、Ｉ／Ｏブロック３２７，３２８と外部接続端子Ｔ７，Ｔ８との間の配線には、保護回路１０がそれぞれ設けられている。
【０１１２】
車載用電子システム３０では、主に発電機４０１にてＥＭＩノイズが発生する。発電機４０１にて発生したＥＭＩノイズは、電線４０９を介して、外部接続端子Ｔ０に供給されるとともに、電線４０９とともにハーネス４００を構成する他の電線４１０〜４１３に伝搬して、外部接続端子Ｔ１〜Ｔ８に供給される。つまり、ＥＭＩノイズは、ハーネス４００に接続される外部接続端子Ｔ０〜Ｔ８の何れにも供給され得る。そのため、半導体装置３０１の外部接続端子Ｔ０〜Ｔ８は、何れもＥＭＩノイズ耐性を必要とする。特に車両は電動化が進み、他の電子システムで発生したＥＭＩノイズが並走するハーネスを介して伝搬してしまうため、半導体装置の外部接続端子に対するＥＭＩノイズ耐性の必要性は高まっている。換言すると、半導体装置の外部接続端子に対して設けられたＥＳＤ保護回路１０は、ＥＭＩノイズの影響により誤動作することなく精度の高いＥＳＤ保護動作を実現する必要がある。
【０１１３】
仮に、外部接続端子Ｔ１〜Ｔ４に対してＥＭＩノイズ耐性が低いＥＳＤ保護回路が設けられた場合、ハーネス４００から受けたＥＭＩノイズの影響によりこれらＥＳＤ保護回路が誤動作してしまう。そのため、衝撃センサユニット４０３，４０４からの通信信号に、ＥＳＤ保護回路の動作電流が加算されてしまい、その結果、通信信号が正確に伝わらない可能性がある。
【０１１４】
また、仮に、外部接続端子Ｔ５〜Ｔ８に対してＥＭＩノイズ耐性の低いＥＳＤ保護回路が設けられた場合、ハーネス４００から受けたＥＭＩノイズの影響によりＥＳＤ保護回路が誤動作してしまう。これらＥＳＤ保護回路の動作電流の影響により、スクイブドライブ３１３，３１４が故障診断を正常に行えなくなる可能性がある。その結果、車両の衝突時にエアバックユニット４０５，４０６のそれぞれのエアバックが膨らまない可能性がある。
【０１１５】
そこで、車載用電子システム３０は、外部接続端子Ｔ０〜Ｔ８に対してそれぞれＥＭＩノイズ耐性の高いＥＳＤ保護回路１０を備えている。それにより、車載用電子システム３０は、ＥＭＩノイズの影響により誤動作することなく精度の高いＥＳＤ保護動作を実現することができるため、精度良くエアバックの開閉を制御することができる。
【０１１６】
本実施の形態では、車載用電子システム３０がエアバックシステムである場合を例に説明したが、これに限られない。車載用電子システム３０は、障害物に接近した場合のブレーキ制御やエンジン制御等を実行する他の電子システムであってもよい。
【０１１７】
なお、近年では、パワーＭＯＳトランジスタの閾値電圧の低電圧化により、ＥＭＩノイズ耐量を確保しつつＥＳＤ保護動作を実現することが困難になってきている。この問題を回避するには、一般的には、ＥＳＤ保護に用いられるパワーＭＯＳトランジスタにおいて、ソース長を長くしてゲートの電圧感度を低くしたり、ゲート−ソース間のインピーダンスを低くしてゲート電圧の反応を遅くしたりすることでＥＭＩノイズ耐量を確保するとともに、サイズを大きくすることでＥＳＤノイズ耐量を確保することが考えられる。しかしながら、それでは、回路規模が増大してしまう。それに対し、上記実施の形態に係るＥＳＤ保護回路は、パワーＭＯＳトランジスタのサイズを大きくする必要が無いので、回路規模の増大を抑制することができる。
【０１１８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【０１１９】
例えば、上記の実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層（拡散領域）などの導電型（ｐ型もしくはｎ型）を反転させた構成としてもよい。そのため、ｎ型、及びｐ型の一方の導電型を第１の導電型とし、他方の導電型を第２の導電型とした場合、第１の導電型をｐ型、第２の導電型をｎ型とすることもできるし、反対に第１の導電型をｎ型、第２の導電型をｐ型とすることもできる。
【符号の説明】
【０１２０】
１  ＥＳＤ保護システム
１ａ  ＥＳＤ保護システム
１０  ＥＳＤ保護回路
１０ａ  ＥＳＤ保護回路
２０  被保護回路
２０−１〜２０−３  Ｉ／Ｏブロック
３０  車載用電子システム
１００  保護ブロック
１０１  パワーＭＯＳトランジスタ
１０２  クランプ回路
１０３  抵抗素子
１０４  寄生容量素子
１０５  ツェナーダイオード
２００  保護ブロック
２０１  ＭＯＳトランジスタ
２０２  寄生バイポーラトランジスタ
３００  ＥＣＵモジュール
３０１  半導体チップ（半導体装置）
３０２  ＭＣＵ
３１０  電源
３１１  ロジック部
３１２  ＩＦ部
３１３  スクイブドライバ
３１４  スクイブドライバ
３２１〜３２８  Ｉ／Ｏブロック
４０１  発電機
４０２  バッテリ
４０３  センサユニット
４０４  センサユニット
４０５  エアバッグユニット
４０６  エアバッグユニット
４０７  スクイブ
４０８  スクイブ
４０９  ハーネス
４１０  ハーネス
４１１  ハーネス
４１２  ハーネス
４１３  ハーネス
Ｃ０〜Ｃ８  コネクタ
Ｔ０〜Ｔ８  外部接続端子
Ｄ１１〜Ｄ１３  ダイオード
Ｄ２１〜Ｄ２３  ダイオード
Ｄ３１〜Ｄ３３  ダイオード
ＩＮ  外部入力端子
ＩＮ１〜ＩＮ３  外部入力端子
Ｎ１  ノード
Ｎ２  ノード
Ｒ１  抵抗素子
【図１】
2015029251.tif 000003
【図２Ａ】
2015029251.tif 000004
【図２Ｂ】
2015029251.tif 000005
【図３Ａ】
2015029251.tif 000006
【図３Ｂ】
2015029251.tif 000007
【図４】
2015029251.tif 000008
【図５】
2015029251.tif 000009
【図６】
2015029251.tif 000010
【図７】
2015029251.tif 000011
【図８Ａ】
2015029251.tif 000012
【図８Ｂ】
2015029251.tif 000013
【図９】
2015029251.tif 000014
【図１０】
2015029251.tif 000015
【図１１】
2015029251.tif 000016
【図１２】
2015029251.tif 000017
【図１３】
2015029251.tif 000018
【図１４】
2015029251.tif 000019
【図１５】
2015029251.tif 000020