(57)【要約】【課題】歩留まりを向上させることにより、信頼性に優れた多層配線基板を製造することが可能な多層配線基板の製造方法を提供すること。【解決手段】本発明の多層配線基板は、コア基板準備工程及び配線積層部形成工程を経て製造される。コア基板準備工程では、絶縁性を有する無機材料を含むコア基板１１を準備する。配線積層部形成工程では、配線積層部をコア主面１２上及びコア裏面１３上の両方に形成する。なお、コア基板準備工程後かつ配線積層部形成工程前には、ダミー電極５１，５２を、コア主面１２上及びコア裏面１３上の両方においてコア基板１１を介して互いに向かい合うように形成する。そして、配線積層部形成工程では、コア主面１２上及びコア裏面１３上の両方にそれぞれ少なくとも１層の樹脂絶縁層３３，３４を積層した状態で、ダミー電極５１とダミー電極５２との間の静電容量を測定する。【選択図】図６
2015002262.tif 000002
【特許請求の範囲】
【請求項１】
コア主面及びコア裏面を有し、絶縁性を有する無機材料を含むコア基板を準備するコア基板準備工程と、
前記コア基板準備工程後、樹脂絶縁層及び導体層を積層した構造を有する配線積層部を、前記コア主面上及び前記コア裏面上の両方に形成する配線積層部形成工程と
を含む多層配線基板の製造方法において、
前記コア基板準備工程後かつ前記配線積層部形成工程前に、ダミー電極を、前記コア主面上及び前記コア裏面上の両方において前記コア基板を介して互いに向かい合うように形成するダミー電極形成工程を行い、
前記配線積層部形成工程では、前記コア主面上及び前記コア裏面上の両方にそれぞれ少なくとも１層の前記樹脂絶縁層を積層した状態で、前記コア主面側のダミー電極と前記コア裏面側のダミー電極との間の静電容量を測定する
ことを特徴とする多層配線基板の製造方法。
【請求項２】
前記配線積層部形成工程は、前記コア主面上及び前記コア裏面上の両方にそれぞれ少なくとも１層の前記樹脂絶縁層を積層した状態で、前記樹脂絶縁層に、前記ダミー電極に電気的に接続される測定用配線を形成する測定用配線形成工程を含み、
前記測定用配線形成工程後、前記コア主面側の測定用配線及び前記コア裏面側の測定用配線の両方に対してそれぞれ検査用治具を当接させた状態で、前記静電容量を測定する
ことを特徴とする請求項１に記載の多層配線基板の製造方法。
【請求項３】
前記静電容量を測定した後、前記測定用配線を、前記配線積層部内に設けられた電源配線またはグランド配線と電気的に接続することを特徴とする請求項２に記載の多層配線基板の製造方法。
【請求項４】
前記ダミー電極形成工程では、前記ダミー電極を、前記コア主面の外周部全体及び前記コア裏面の外周部全体の少なくとも一方を覆うように形成することを特徴とする請求項１乃至３のいずれか１項に記載の多層配線基板の製造方法。
【請求項５】
前記コア基板はガラス基板であることを特徴とする請求項１乃至４のいずれか１項に記載の多層配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コア基板を準備するコア基板準備工程と、配線基板積層部をコア主面上及びコア裏面上の両方に形成する配線積層部形成工程とを含む多層配線基板の製造方法に関するものである。
【背景技術】
【０００２】
近年、電気機器、電子機器の小型化に伴い、これらの機器に搭載される多層配線基板にも小型化や高密度化が要求されている。このような多層配線基板としては、例えば、樹脂絶縁層及び導体層を積層した構造を有するビルドアップ層をコア基板の両面に形成したものが実用化されている。そして、従来では、多層配線基板の内部の密着性を向上させるための技術が種々提案されている（例えば特許文献１〜３参照）。具体的に言うと、特許文献１には、低温焼成セラミック基板（コア基板）と樹脂絶縁層との間にダミーメタライズ層（ダミー電極）を設けることにより、樹脂絶縁層のデラミネーションを防止する技術が提案されている。また、特許文献２には、銅張積層板（コア基板）の両面全体にダミー導体（ダミー電極）を形成することにより、絶縁シート（樹脂絶縁層）との密着性を向上させる技術が提案されている。さらに、特許文献３には、エッチング等によって導体層の表面を粗化して微細な凹凸を形成し、凹凸によって得られるアンカー効果により、樹脂絶縁層との密着性を向上させる技術が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１９１２４３号公報（図１〜図３等）
【特許文献２】特開２００９−２３９１１４号公報（図１等）
【特許文献３】特開２０００−３４０９４８号公報（段落［０００８］等）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年、多層配線基板のさらなる小型化や高密度化が要求されており、例えば、コア基板をガラス基板にすることが考えられている。ガラス基板は、コア主面及びコア裏面の平坦度が高いため、寸法精度が高く、配線の微細化に有利だからである。
【０００５】
しかし、コア基板がガラス基板である場合、特許文献１〜３に記載の従来技術を採用すると、以下の問題が生じてしまう。即ち、特許文献１，２に記載の従来技術を採用して、コア基板と樹脂絶縁層との間にダミー電極を形成する場合、コア基板が割れやすいガラスからなるため、ダミー電極近傍のガラス部分にクラックが発生するおそれがある。しかも、ガラス部分に発生したクラックは進展しやすいために、コア基板そのものの破損を招いてしまうが、コア基板内のクラックを検査することは困難である。この場合、不具合があるコア基板を用いて多層配線基板が製造される可能性が高いため、多層配線基板の歩留まりが低下するという問題がある。なお、一般的には、クラックを超音波探傷によって検査することができるが、水中で検査する必要がある上、検査に時間が掛かるという問題もある。また、特許文献３に記載の従来技術を採用する場合、ダミー電極と樹脂絶縁層との密着性は向上するが、平滑なガラスに対する樹脂の密着力は小さいため、ビルドアップ層を形成する工程中に、コア基板から樹脂絶縁層が徐々に剥離する可能性が高い。以上のことから、多層配線基板に必要とされる所定の信頼性を付与できないという問題がある。
【０００６】
本発明は上記の課題に鑑みてなされたものであり、その目的は、歩留まりを向上させることにより、信頼性に優れた多層配線基板を製造することが可能な多層配線基板の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するための手段（手段１）としては、コア主面及びコア裏面を有し、絶縁性を有する無機材料を含むコア基板を準備するコア基板準備工程と、前記コア基板準備工程後、樹脂絶縁層及び導体層を積層した構造を有する配線積層部を、前記コア主面上及び前記コア裏面上の両方に形成する配線積層部形成工程とを含む多層配線基板の製造方法において、前記コア基板準備工程後かつ前記配線積層部形成工程前に、ダミー電極を、前記コア主面上及び前記コア裏面上の両方において前記コア基板を介して互いに向かい合うように形成するダミー電極形成工程を行い、前記配線積層部形成工程では、前記コア主面上及び前記コア裏面上の両方にそれぞれ少なくとも１層の前記樹脂絶縁層を積層した状態で、前記コア主面側のダミー電極と前記コア裏面側のダミー電極との間の静電容量を測定することを特徴とする多層配線基板の製造方法がある。
【０００８】
従って、手段１に記載の発明によると、ダミー電極形成工程を行うことにより、コア基板に形成されたダミー電極と樹脂絶縁層との接触面積が大きくなり、コア基板と樹脂絶縁層との密着性が向上するため、樹脂絶縁層の剥離（デラミネーション）が発生しにくくなる。また、配線積層部形成工程において、コア主面側のダミー電極とコア裏面側のダミー電極との間の静電容量を測定することにより、得られた測定値に基づいて不具合（具体的には、ダミー電極の剥離や、コア基板内でのクラックの発生）が生じているか否かを検出することができる。ゆえに、不具合があるコア基板を用いて多層配線基板が製造されてしまう、といった問題が未然に防止されるため、多層配線基板の歩留まりを向上させることができる。以上のことから、信頼性に優れた多層配線基板を製造することができる。
【０００９】
以下、多層配線基板の製造方法について説明する。
【００１０】
コア基板準備工程では、コア主面及びコア裏面を有し、絶縁性を有する無機材料を含むコア基板を従来周知の手法により作製し、あらかじめ準備しておく。コア基板の形成材料は、絶縁性を有する材料であれば特に限定されるものではなく、コスト性、加工性、機械的強度などを考慮して適宜選択することができる。よって、コア基板としては、例えば、セラミック基板やガラス基板などが挙げられる。なお、セラミック基板の形成材料としては、低温焼成ガラスセラミック、ガラスセラミック等が好適に使用される。また、ガラス基板の形成材料としては、ホウケイ酸ガラス、低温焼成ガラスセラミック、ガラスセラミック等が好適に使用される。なお、コア基板が、絶縁性及び平滑性に優れたガラスからなるガラス基板であれば、コア基板が例えば樹脂基板である場合よりも狭ピッチでコア基板に貫通孔を形成できるため、多層配線基板に設けられる配線の自由度が大きくなる。しかも、後述するダミー電極形成工程においてダミー電極を形成するのに伴い、平滑なガラス（コア基板）と樹脂（樹脂絶縁層）との接触面積が低下するため、樹脂絶縁層の剥離が生じにくくなる。
【００１１】
ここで、コア基板の厚さは特に限定されないが、例えば１０μｍ以上４００μｍ以下であることがよい。仮に、コア基板の厚さが１０μｍ未満になると、コア基板が薄くなりすぎるため、コア基板の強度が低下して破損する可能性がある。一方、コア基板の厚さが４００μｍよりも大きくなると、配線積層部形成工程において静電容量を測定したとしても、測定される静電容量が小さくなり、ダミー電極が剥離するなどした際の測定値の変化が僅かになるため、測定値に基づいて良否を判定することが困難になる。
【００１２】
続く配線積層部形成工程では、樹脂絶縁層及び導体層を積層した構造を有する配線積層部を、コア主面上及びコア裏面上の両方に形成する。樹脂絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂絶縁層を形成するための高分子材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。また、導体層は、主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。
【００１３】
なお、コア基板準備工程後かつ配線積層部形成工程前には、ダミー電極を、コア主面上及びコア裏面上の両方においてコア基板を介して互いに向かい合うように形成するダミー電極形成工程を行う。ここで、「ダミー電極」とは、導電体で形成されているものの、基本的に電極としては機能しないものをいい、他の電極と電気的及び物理的に接続されないものである。ダミー電極は主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的に言うと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやＣＶＤ等の手法により薄膜を形成した後にエッチングを行うことでダミー電極を形成したり、導電性ペースト等の印刷によりダミー電極を形成したりすることも可能である。
【００１４】
ここで、コア主面及びコア裏面の少なくとも一方においてダミー電極が占める割合は、５０％以上９８％以下であることがよい。仮に、ダミー電極が占める割合が５０％未満になると、コア基板と樹脂絶縁層との接触面積が大きくなるため、特にコア基板が平滑なガラス基板である場合には、樹脂絶縁層の剥離が生じやすくなる。また、配線積層部形成工程において静電容量を測定したとしても、測定される静電容量が小さくなり、ダミー電極が剥離するなどした際の測定値の変化が僅かになるため、測定値に基づいて良否を判定することが困難になる。一方、ダミー電極が占める割合が９８％よりも大きくなると、コア基板にコア主面及びコア裏面を貫通する導体柱が設けられ、コア主面及びコア裏面に導体柱に電気的に接続される表面電極が形成される場合に、ダミー電極と表面電極との隙間が小さくなるため、短絡を招くおそれがある。
【００１５】
さらに、ダミー電極形成工程では、ダミー電極を、コア主面の外周部全体及びコア裏面の外周部全体の少なくとも一方を覆うように形成することがよい。なお、樹脂絶縁層の剥離は、コア基板の外周部で最も生じやすくなっている。また、多層配線基板の製造時には、コア基板の側面（コア側面）に衝撃が加わることが多い。よって、コア主面の外周部全体及びコア裏面の外周部全体をダミー電極で覆うようにすれば、樹脂絶縁層の剥離や製造時におけるコア基板の破損を防止できるため、多層配線基板の歩留まりを向上させることができる。
【００１６】
また、配線積層部形成工程では、コア主面上及びコア裏面上の両方にそれぞれ少なくとも１層の樹脂絶縁層を積層した状態で、コア主面側のダミー電極とコア裏面側のダミー電極との間の静電容量を測定する。以上のプロセスを経て、多層配線基板が製造される。
【００１７】
なお、配線積層部形成工程は、コア主面上及びコア裏面上の両方にそれぞれ少なくとも１層の樹脂絶縁層を積層した状態で、樹脂絶縁層に、ダミー電極に電気的に接続される測定用配線を形成する測定用配線形成工程を含み、測定用配線形成工程後、コア主面側の測定用配線及びコア裏面側の測定用配線の両方に対してそれぞれ検査用治具を当接させた状態で、静電容量を測定してもよい。このようにした場合、ダミー電極とは別に形成した測定用配線に検査用治具を当接させることによって、静電容量を測定するため、得られた測定値に基づいて不具合を確実に検出することができる。
【００１８】
また、静電容量を測定した後、測定用配線を、配線積層部内に設けられた電源配線またはグランド配線と電気的に接続するようにしてもよい。このようにすれば、完成後の多層配線基板において、測定用配線を有効に利用することができる。
【図面の簡単な説明】
【００１９】
【図１】本実施形態における多層配線基板を示す概略断面図。
【図２】ダミー電極が形成されたコア基板を示す概略平面図。
【図３】多層配線基板の製造方法を示す説明図。
【図４】多層配線基板の製造方法を示す説明図。
【図５】多層配線基板の製造方法を示す説明図。
【図６】多層配線基板の製造方法を示す説明図。
【図７】多層配線基板の製造方法を示す説明図。
【図８】他の実施形態においてダミー電極が形成されたコア基板を示す概略平面図。
【図９】他の実施形態においてダミー電極が形成されたコア基板を示す概略平面図。
【図１０】他の実施形態においてダミー電極が形成されたコア基板を示す概略平面図。
【発明を実施するための形態】
【００２０】
以下、本発明の多層配線基板１０を具体化した一実施形態を図面に基づき詳細に説明する。
【００２１】
図１に示されるように、本実施形態の多層配線基板１０は、ＩＣチップ搭載用のガラスインターポーザ（ガラス中継基板）である。多層配線基板１０は、略矩形板状のコア基板１１と、コア基板１１のコア主面１２（図１では上面）上に形成される主面側ビルドアップ層３１（配線積層部）と、コア基板１１のコア裏面１３（図１では下面）上に形成される裏面側ビルドアップ層３２（配線積層部）とからなる。
【００２２】
図１，図２に示されるように、コア基板１１は、１つのコア主面１２、１つのコア裏面１３、及び、４つのコア側面１４を有し、略矩形板状をなしている。本実施形態のコア基板１１は、絶縁性を有する無機材料（本実施形態ではホウケイ酸ガラス）からなるガラス基板である。なお、コア基板１１の大きさは、縦１０ｍｍ×横１０ｍｍに設定されている。また、コア基板１１の厚さは、１０μｍ以上４００μｍ以下（本実施形態では１００μｍ）に設定されている。本実施形態において、コア基板１１の熱膨張係数は、１５ｐｐｍ／℃未満、具体的には４〜５ｐｐｍ／℃程度となっている。なお、コア基板１１の熱膨張係数は、３０℃〜４００℃間の測定値の平均値をいう。
【００２３】
また、コア基板１１には、コア主面１２及びコア裏面１３の両方にて開口する複数の貫通孔１５が格子状に形成されている。各貫通孔１５は、平面視円形状をなし、コア主面１２側及びコア裏面１３側のそれぞれに向かうに従って徐々に内径が大きくなる両テーパ状をなしている。そして、かかる貫通孔１５内には、銅からなる導体柱１６が設けられている。なお、本実施形態では、説明の便宜上、導体柱１６を３列×３列で図示したが、実際にはさらに多くの列（具体的には、１０列×１０列）が存在している。また、隣接する導体柱１６の中心間距離（ピッチ）は、４００μｍに設定されている。
【００２４】
図１，図２に示されるように、コア基板１１のコア主面１２上には、平面視円形状をなす主面側表面電極２１がコア主面１２の面方向に沿って縦横に複数配列され、コア基板１１のコア裏面１３上には、同じく平面視円形状をなす裏面側表面電極２２がコア裏面１３の面方向に沿って縦横に複数配列されている。各表面電極２１，２２は、導体柱１６に電気的に接続されている。なお、各表面電極２１，２２の外径は、導体柱１６の最大径（本実施形態では１００μｍ）よりも大きく（本実施形態では１５０μｍ）設定されている。また、本実施形態における各表面電極２１，２２の厚さは、１０μｍに設定されている。
【００２５】
さらに、コア基板１１のコア主面１２上には、厚さ１０μｍの銅からなるダミー電極５１がパターン形成され、コア基板１１のコア裏面１３上には、同じく厚さ１０μｍの銅からなるダミー電極５２がパターン形成されている。ダミー電極５１及びダミー電極５２は、コア基板１１を介して互いに向かい合うように配置されている。詳述すると、ダミー電極５１は、コア主面１２をほぼ全体的に覆っており、特には、コア主面１２の外周部全体を覆っている。同様に、ダミー電極５２は、コア裏面１３をほぼ全体的に覆っており、特には、コア裏面１３の外周部全体を覆っている。なお、コア主面１２においてダミー電極５１が占める割合、及び、コア裏面１３においてダミー電極５２が占める割合は、いずれも９６．９％である。
【００２６】
図１，図２に示されるように、ダミー電極５１には、主面側表面電極２１を露出させる複数の主面側開口部５３が形成され、ダミー電極５２には、裏面側表面電極２２を露出させる複数の裏面側開口部５４が形成されている。なお、開口部５３，５４は、平面視円形状をなし、内径が２００μｍに設定されている。従って、開口部５３，５４の平面視の形状は、表面電極２１，２２の平面視の形状と相似形をなしている。また、主面側表面電極２１は、外側面が主面側開口部５３の内側面と向かい合うように主面側開口部５３内に配置され、裏面側表面電極２２は、外側面が裏面側開口部５４の内側面と向かい合うように裏面側開口部５４内に配置されている。そして、主面側表面電極２１の外側面と主面側開口部５３の内側面との隙間の大きさ（本実施形態では２５μｍ）は均一になっており、裏面側表面電極２２の外側面と裏面側開口部５４の内側面との隙間の大きさ（本実施形態では２５μｍ）は均一になっている。即ち、ダミー電極５１，５２は、表面電極２１，２２からは電気的に独立している。
【００２７】
図１に示されるように、主面側ビルドアップ層３１は、厚さ１７．５μｍの熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂絶縁層３３，３５と、銅からなる導体層４１，４２とを積層した構造を有している。本実施形態において、樹脂絶縁層３３，３５の完全硬化状態での熱膨張係数は、１０〜６０ｐｐｍ／℃程度であり、具体的には４６ｐｐｍ／℃となっている。なお、樹脂絶縁層３３，３５の完全硬化状態での熱膨張係数は、２５℃〜１５０℃間の測定値の平均値をいう。また、樹脂絶縁層３３，３５内には、それぞれ銅めっきによって形成されたビア導体４３が設けられている。さらに、樹脂絶縁層３５の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、導体層４２を露出させる開口部４６が形成されている。導体層４２の表面上には、複数のはんだバンプ４５が配設されている。
【００２８】
なお、図１に示されるように、主面側ビルドアップ層３１内には、コア主面１２側のダミー電極５１に電気的に接続される測定用配線６１が複数箇所に設けられている。各測定用配線６１は、測定用ビア導体６２及び測定用導体層６３からなっている。測定用ビア導体６２は、銅めっきによって形成されており、樹脂絶縁層３３内に設けられるとともに、ダミー電極５１の表面に接続されている。測定用導体層６３は、銅からなり、樹脂絶縁層３３の表面に形成されるとともに、測定用ビア導体６２の端面に電気的に接続されている。
【００２９】
そして、各はんだバンプ４５は、ＩＣチップ（半導体集積回路素子）の面接続端子に電気的に接続されている。本実施形態のＩＣチップは、縦１２．０ｍｍ×横１２．０ｍｍ×厚さ０．９ｍｍの平面視矩形状をなす板状物であって、熱膨張係数が３〜４ｐｐｍ／℃程度（具体的には３．５ｐｐｍ／℃程度）のシリコンからなる。
【００３０】
図１に示されるように、裏面側ビルドアップ層３２は、上述した主面側ビルドアップ層３１とほぼ同じ構造を有している。即ち、裏面側ビルドアップ層３２は、厚さ１７．５μｍの熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂絶縁層３４，３６と、銅からなる導体層４１，４２とを積層した構造を有している。本実施形態において、樹脂絶縁層３４，３６の完全硬化状態での熱膨張係数は、１０〜６０ｐｐｍ／℃程度であり、具体的には４６ｐｐｍ／℃となっている。なお、樹脂絶縁層３４，３６の完全硬化状態での熱膨張係数は、２５℃〜１５０℃間の測定値の平均値をいう。また、樹脂絶縁層３４，３６内には、それぞれ銅めっきによって形成されたビア導体４７が設けられている。さらに、樹脂絶縁層３６の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、樹脂絶縁層３６の下面上に配設された導体層４２を露出させる開口部４８が形成されている。そして、導体層４２の表面上には、図示しないマザーボード側との電気的な接続を図るための複数のはんだバンプ４９が配設されている。
【００３１】
なお、図１に示されるように、裏面側ビルドアップ層３２内には、コア裏面１３側のダミー電極５２に電気的に接続される測定用配線７１が複数箇所に設けられている。各測定用配線７１は、測定用ビア導体７２及び測定用導体層７３からなっている。測定用ビア導体７２は、銅めっきによって形成されており、樹脂絶縁層３４内に設けられるとともに、ダミー電極５２の表面に接続されている。測定用導体層７３は、銅からなり、樹脂絶縁層３４の表面に形成されるとともに、測定用ビア導体７２の端面に電気的に接続されている。
【００３２】
次に、本実施形態の多層配線基板１０の製造方法を説明する。
【００３３】
まず、コア基板準備工程では、コア基板１１を従来周知の手法により作製し、あらかじめ準備しておく（図３参照）。なお、本実施形態のコア基板準備工程では、コア基板１１となるべき基板形成領域が平面方向に沿って縦横に複数配置された多数個取り用コア基板を準備する。
【００３４】
コア基板１１は以下のように作製される。まず、市販の薄ガラス基板（日本電気硝子株式会社製  ＯＡ−１０Ｇ）を用意する。次に、レーザー照射、ドリル加工、サンドブラストなどといった周知の手法によって薄ガラス基板に貫通孔１５を多数個貫通形成する（図４参照）。さらに、コア主面１２側からチタン（Ｔｉ）のスパッタリングを行ってチタン層を形成し、コア主面１２に形成されるチタン層と、貫通孔１５のコア主面１２側の内側面に形成されるチタン層とを、分断されることなく連続した層とする。また、コア裏面１３側からチタンのスパッタリングを行ってチタン層を形成し、コア裏面１３に形成されるチタン層と、貫通孔１５のコア裏面１３側の内側面に形成されるチタン層とを、分断されることなく連続した層とする。さらに、コア主面１２側及びコア裏面１３側から銅（Ｃｕ）のスパッタリングを行い、チタン層上に銅層を形成する。
【００３５】
また、コア基板準備工程後かつ後述する配線積層部形成工程前にダミー電極形成工程を行い、コア主面１２上にダミー電極５１を形成するとともに、コア裏面１３上にダミー電極５２を形成する（図５参照）。具体的に言うと、チタン層及び銅層が形成されたコア主面１２及びコア裏面１３にそれぞれドライフィルムをラミネートして、めっきレジスト(図示略)を形成する。次に、フォトリソグラフィーによるパターニングを行った後、貫通孔１５の内側面に形成された銅層の表面、コア主面１２に形成された銅層の表面、及び、コア裏面１３に形成された銅層の表面に対してそれぞれ電解銅めっきを行う。この時点で、貫通孔１５内に導体柱１６が形成され、コア主面１２上にダミー電極５１が主面側表面電極２１と同時に形成されるとともに、コア裏面１３上にダミー電極５２が裏面側表面電極２２と同時に形成される（図５参照）。その後、めっきレジストを剥離し、めっきレジストで保護されていたチタン層及び銅層をエッチングにより除去する。なお、ガラスセラミックのグリーンシートに導体柱を形成する場合には、銅層を形成した後に、図示しないペースト圧入充填装置を用いて、導体柱用銅ペーストを各貫通孔１５内に充填する。この後、グリーンシートの乾燥を行い、グリーンシートをある程度固化させる。次に、グリーンシートを脱脂し、さらに所定温度で所定時間焼成を行う。その結果、ガラスセラミック及びペースト中の銅が同時焼結し、複数の導体柱が形成されたコア基板となる。
【００３６】
なお、ダミー電極５１，５２を別の方法で形成してもよい。詳述すると、めっきレジストを形成せずに、コア主面１２に形成された銅層の表面、及び、コア裏面１３に形成された銅層の表面に対してそれぞれ電解銅めっきを行う。この時点で、コア主面１２全体を覆うベタパターンが形成されるとともに、コア裏面１３全体を覆うベタパターンが形成される。その後、サブトラクティブ法でパターニングを行う。具体的には、コア主面１２上及びコア裏面１３上に対してドライフィルムをラミネートし、ドライフィルムに対して露光及び現像を行うことにより、所定パターンのエッチングレジストを形成する。この状態で、コア主面１２側及びコア裏面１３側のベタパターンに対して、エッチングによるパターニングを行う。この時点で、コア主面１２上にダミー電極５１及び主面側表面電極２１が形成されるとともに、コア裏面１３上にダミー電極５２及び裏面側表面電極２２が形成される（図５参照）。その後、エッチングレジストを剥離する。
【００３７】
続く配線積層部形成工程では、従来周知の手法に基づいて、コア主面１２上に主面側ビルドアップ層３１を形成するとともに、コア裏面１３上に裏面側ビルドアップ層３２を形成する（図６，図７参照）。具体的に言うと、まず、厚さ１７．５μｍの熱硬化性エポキシ樹脂をコア主面１２上に被着（貼付）することにより、樹脂絶縁層３３を形成する。また、厚さ１７．５μｍの熱硬化性エポキシ樹脂をコア裏面１３上に被着（貼付）することにより、樹脂絶縁層３４を形成する。なお、熱硬化性エポキシ樹脂を被着する代わりに、感光性エポキシ樹脂や絶縁樹脂や液晶ポリマー（ＬＣＰ：Liquid Crystalline Polymer）を被着してもよい。
【００３８】
なお、配線積層部形成工程は、測定用配線形成工程及び検査工程を含んでいる。測定用配線形成工程では、コア主面１２上に１層の樹脂絶縁層３３を積層した状態で、樹脂絶縁層３３に測定用配線６１を形成するとともに、コア裏面１３上に１層の樹脂絶縁層３４を積層した状態で、樹脂絶縁層３４に測定用配線７１を形成する。詳述すると、ＹＡＧレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、ビア導体４３，４７及び測定用ビア導体６２，７２が形成されるべき位置にビア孔を形成する。具体的には、樹脂絶縁層３３を貫通するビア孔を形成し、主面側表面電極２１の表面及びダミー電極５１の表面を露出させる。また、樹脂絶縁層３４を貫通するビア孔を形成し、裏面側表面電極２２の表面及びダミー電極５２の表面を露出させる。次に、従来公知の手法に従って電解銅めっきを行い、ビア孔の内部にビア導体４３，４７及び測定用ビア導体６２，７２を形成するとともに、樹脂絶縁層３３，３４上に導体層４１及び測定用導体層６３，７３を形成する。この時点で、測定用ビア導体６２及び測定用導体層６３からなる測定用配線６１と、測定用ビア導体７２及び測定用導体層７３とからなる測定用配線７１が形成される（図６参照）。
【００３９】
測定用配線形成工程後に行われる検査工程では、コア主面１２側の測定用導体層６３に対してプローブ６４（検査用治具）を当接させるとともに、コア裏面１３側の測定用導体層７３に対してプローブ７４（検査用治具）を当接させる（図６参照）。そして、この状態で、コア主面１２側のダミー電極５１とコア裏面１３側のダミー電極５２との間の静電容量を測定する。そして、静電容量を測定して得られた測定値に基づいて、良否を判定する。具体的に言うと、得られた測定値が、ダミー電極５１，５２が剥離していない場合の測定値（基準値）の範囲内にある場合には、コア基板１１に不具合がないと判定する（良）。一方、得られた測定値が、基準値の範囲よりも低い場合には、コア基板１１に不具合があると判定する（否）。
【００４０】
検査工程後、厚さ１７．５μｍの熱硬化性エポキシ樹脂を樹脂絶縁層３３，３４上に被着して、樹脂絶縁層３５，３６を形成する。なお、熱硬化性エポキシ樹脂を被着する代わりに、感光性エポキシ樹脂や絶縁樹脂や液晶ポリマーを被着してもよい。この場合、レーザー加工機などにより、樹脂絶縁層３５，３６においてビア導体４３，４７が形成されるべき位置にビア孔が形成される。次に、従来公知の手法に従って電解銅めっきを行い、樹脂絶縁層３５，３６のビア孔内にビア導体４３，４７を形成するとともに、樹脂絶縁層３５，３６上に導体層４２を形成する。この時点で、図７に示すビルドアップ層３１，３２が完成する。
【００４１】
配線積層部形成工程後、樹脂絶縁層３５，３６上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト３７，３８を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７，３８に開口部４６，４８をパターニングする。
【００４２】
さらに、樹脂絶縁層３５上に形成された導体層４２上に、はんだペーストを印刷する。また、樹脂絶縁層３６上に形成された導体層４２上に、はんだペーストを印刷する。次に、はんだペーストが印刷された多数個取り用基板をリフロー炉内に配置して、はんだの融点より１０〜４０℃高い温度に加熱する。この時点で、はんだペーストが溶融し、半球状に盛り上がった形状のＩＣチップ搭載用のはんだバンプ４５が形成されるとともに、同じく半球状に盛り上がった形状のマザーボード実装用のはんだバンプ４９が形成される。
【００４３】
さらに、従来周知の切断装置（レーザー加工機やダイシング装置等）を用いて、多数個取り用基板を基板形成領域の外形線に沿って切断することにより、基板形成領域同士が分割され、図１の多層配線基板１０が複数個同時に得られる。
【００４４】
その後、多層配線基板１０を構成する主面側ビルドアップ層３１の表面にＩＣチップを載置する。このとき、ＩＣチップ側の面接続端子と各はんだバンプ４５とを位置合わせする。そして、２２０〜２４０℃程度の温度に加熱して各はんだバンプ４５をリフローすることにより、各はんだバンプ４５と面接続端子とが接合し、多層配線基板１０側とＩＣチップ側とを電気的に接続する。その結果、多層配線基板１０にＩＣチップが搭載される。
【００４５】
従って、本実施形態によれば以下の効果を得ることができる。
【００４６】
（１）本実施形態の多層配線基板１０の製造方法によれば、ダミー電極形成工程を行うことにより、コア基板１１に形成されたダミー電極５１，５２と樹脂絶縁層３３，３４との接触面積が大きくなり、コア基板１１と樹脂絶縁層３３，３４との密着性が向上するため、樹脂絶縁層３３，３４の剥離（デラミネーション）が発生しにくくなる。また、配線積層部形成工程（検査工程）において、コア主面１２側のダミー電極５１とコア裏面１３側のダミー電極５２との間の静電容量を測定することにより、得られた測定値に基づいて不具合（具体的には、ダミー電極５１，５２の剥離や、コア基板１１内でのクラックの発生）が生じているか否かを知ることができる。ゆえに、不具合があるコア基板１１を用いて多層配線基板１０が製造されてしまう、といった問題が未然に防止されるため、多層配線基板１０の歩留まりを向上させることができる。以上のことから、信頼性に優れた多層配線基板１０を製造することができる。
【００４７】
（２）本実施形態では、コア主面１２上にダミー電極５１が形成されるとともにコア裏面１３上にダミー電極５２が形成されることによって、コア基板１１の剛性が高くなるため、コア基板１１のハンドリング性が向上する。即ち、多層配線基板１０の製造時において、コア基板１１を前工程から後工程に搬送する際に、コア基板１１が破損しにくくなる。
【００４８】
（３）本実施形態では、コア基板１１に設けられた貫通孔１５が、基板主面１２側及びコア裏面１３側のそれぞれに向かうに従って徐々に内径が大きくなる両テーパ状をなしている。このため、貫通孔１５の内側面は、コア主面１２及びコア裏面１３に対して垂直な面となるのではなく、コア主面１２及びコア裏面１３に対して傾斜した面となる。その結果、異方性の薄膜形成方法であるチタンまたは銅のスパッタリングをコア主面１２側及びコア裏面１３側から行う際に、貫通孔１５の内側面にチタンや銅を付着させやすくなる。しかも、めっきの充填により、効率良くかつ確実に導体柱１６を形成することができる。従って、導体柱１６による導通を確実に確保できるため、よりいっそう信頼性に優れた多層配線基板１０を製造することができる。
【００４９】
（４）本実施形態のＩＣチップはコア基板１１の真上に配置される。その結果、ＩＣチップとコア基板１１とを電気的に接続する導通経路が最短となる。ゆえに、ＩＣチップに対する電源供給をスムーズに行うことができる。また、ＩＣチップとコア基板１１との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
【００５０】
また、ＩＣチップは、高剛性であって、樹脂絶縁層３３〜３６よりも熱膨張率が小さく、ＩＣチップに熱膨張率が近いガラス基板（コア基板１１）によって支持される。よって、コア基板１１が変形しにくくなるため、コア基板１１に実装されるＩＣチップをより安定的に支持できる。従って、大きな熱応力に起因するＩＣチップのクラックや接続不良を防止することができる。ゆえに、ＩＣチップとして、熱膨張差による応力（歪）が大きくなり熱応力の影響が大きく、かつ発熱量が大きく使用時の熱衝撃が厳しい１０ｍｍ角以上の大型のＩＣチップや、脆いとされるＬｏｗ−ｋ（低誘電率）のＩＣチップを用いることができる。
【００５１】
なお、本実施形態を以下のように変更してもよい。
【００５２】
・上記実施形態では、コア主面１２上及びコア裏面１３上の両方にそれぞれ１層の樹脂絶縁層３３，３４を積層した状態で、ダミー電極５１，５２に電気的に接続される測定用配線６１，７１を形成し、両方の測定用配線６１，７１に対してそれぞれプローブ６４，７４を当接させた状態で、静電容量を測定していた。しかし、コア主面１２上及びコア裏面１３上にそれぞれ２層以上の樹脂絶縁層を積層した状態で測定用配線６１，７１を形成し、両方の測定用配線６１，７１に対してそれぞれプローブ６４，７４を当接させた状態で、静電容量を測定するようにしてもよい。また、コア主面１２上及びコア裏面１３上に樹脂絶縁層を積層する前の段階で、ダミー電極５１，５２に直接プローブ６４，７４を当接させ、この状態で、静電容量を測定するようにしてもよい。
【００５３】
・上記実施形態のコア基板１１では、ダミー電極５１，５２が、表面電極２１，２２を回避するための開口部５３，５４を有するベタパターン（広面積パターン）となるように形成されていたが、ダミー電極の形状を適宜変更してもよい。例えば、図８のコア基板１１１に示されるように、全ての表面電極１１２が配置される平面視矩形状の開口部１１３を中央部に有し、平面視で矩形枠状をなすダミー電極１１４であってもよい。なお、コア主面１１５（及びコア裏面）においてダミー電極１１４が占める割合は、５０％以上９８％以下であることがよい。例えば、ダミー電極１１４の幅を２ｍｍに設定することにより、コア主面１１５においてダミー電極１１４が占める割合を６４％にしてもよい。また、ダミー電極１１４の幅を１．５ｍｍに設定にすることにより、コア主面１１５においてダミー電極１１４が占める割合を５１％にしてもよい。
【００５４】
・上記実施形態のコア基板１１では、ダミー電極５１がコア主面１２の外周部全体を覆うように形成され、ダミー電極５２がコア裏面１３の外周部全体を覆うように形成されていた。しかし、図９のコア基板１２１に示されるように、ダミー電極１２２を、コア主面１２３の外周部を覆わずに、コア主面１２３の中央部のみを覆うように形成してもよい。なお、コア主面１２３（及びコア裏面）においてダミー電極１２２が占める割合は、５０％以上９８％以下であることがよい。例えば、ダミー電極１２２を縦８ｍｍ×横８ｍｍの平面視矩形状に形成することにより、コア主面１２３においてダミー電極１２２が占める割合を６０．９％にしてもよい。
【００５５】
・上記実施形態のコア基板１１では、ダミー電極５１，５２の開口部５３，５４の形状（平面視円形状）と、表面電極２１，２２の形状（平面視円形状）とが、互いに等しくなっていたが、ダミー電極の開口部の形状と表面電極の形状とを、互いに異なる形状にしてもよい。例えば、図１０のコア基板１３１に示されるように、ダミー電極１３２の開口部１３３を平面視矩形状にするとともに、表面電極１３４を平面視円形状にしてもよい。
【００５６】
・上記実施形態において、検査工程において静電容量を測定した後、測定用配線６１，７１を、ビルドアップ層３１，３２内に設けられた電源配線（図示略）またはグランド配線（図示略）と電気的に接続するようにしてもよい。このようにすれば、完成後の多層配線基板１０において、測定用配線６１，７１を有効に利用することができる。
【００５７】
・上記実施形態において、コア基板１１に設けられる貫通孔１５は、コア主面１２側及びコア裏面１３側のそれぞれに向かうに従って徐々に内径が大きくなる両テーパ状をなしていたが、コア主面１２側またはコア裏面１３側に向かうに従って徐々に内径が大きくなる片テーパ状をなしていてもよい。なお、貫通孔は、テーパ状をなしていなくてもよい。
【００５８】
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００５９】
（１）上記手段１において、前記コア主面及び前記コア裏面の少なくとも一方において前記ダミー電極が占める割合は、５０％以上９８％以下であることを特徴とする多層配線基板の製造方法。
【００６０】
（２）上記手段１において、前記コア基板準備工程後かつ前記ダミー電極形成工程前に、チタンのスパッタリングを行うことにより、前記コア主面及び前記コア裏面に対してチタン層を形成するチタン層形成工程と、銅のスパッタリングを行うことにより、前記チタン層上に銅層を形成する銅層形成工程とを行い、前記ダミー電極形成工程では、前記銅層の表面に対して前記ダミー電極を形成することを特徴とする多層配線基板の製造方法。
【００６１】
（３）上記手段１において、前記ダミー電極形成工程では、前記コア主面上に対して、前記導体層に電気的に接続される主面側表面電極を形成すると同時に前記ダミー電極を形成し、前記コア裏面に対して、前記導体層に電気的に接続される裏面側表面電極を形成すると同時に前記ダミー電極を形成することを特徴とする多層配線基板の製造方法。
【符号の説明】
【００６２】
１０…多層配線基板
１１，１１１，１２１，１３１…コア基板
１２，１１５，１２３…コア主面
１３…コア裏面
３１…配線積層部としての主面側ビルドアップ層
３２…配線積層部としての裏面側ビルドアップ層
３３，３４，３５，３６…樹脂絶縁層
４１，４２…導体層
５１，５２，１１４，１２２，１３２…ダミー電極
６１，７１…測定用配線
６４，７４…検査用治具としてのプローブ
【図１】
2015002262.tif 000003
【図２】
2015002262.tif 000004
【図３】
2015002262.tif 000005
【図４】
2015002262.tif 000006
【図５】
2015002262.tif 000007
【図６】
2015002262.tif 000008
【図７】
2015002262.tif 000009
【図８】
2015002262.tif 000010
【図９】
2015002262.tif 000011
【図１０】
2015002262.tif 000012