(57)【要約】【課題】短手方向に並んだ複数のドレイン電極のうちの端のドレイン電極に接続するビアホールの破壊の発生を軽減した窒化物半導体装置を提供すること。【解決手段】短手方向に並んだ上記複数のドレイン電極１１のうち、上記短手方向の最も外側のドレイン電極１１は、ビアホール４５を介して、ソース電極パッド３２に接続されている。一方、上記短手方向に並んだ上記複数のドレイン電極１１のうち、上記短手方向の最も外側のドレイン電極以外のドレイン電極１１は、ビアホール２５を介して、上記ドレイン電極パッド３１に接続されている。複数のソース電極１２は、ビアホール２６を介して、ソース電極パッド３２に接続されている。【選択図】図２
2015002330.tif 000002
【特許請求の範囲】
【請求項１】
ヘテロ接合を有するＧａＮ系積層体と、
上記ＧａＮ系積層体上に形成され、短手方向に並んでいる細長い複数のドレイン電極と、
上記ＧａＮ系積層体上に形成され、上記ドレイン電極の長手方向と略同じ方向に延び、上記短手方向に並んでいる細長い複数のソース電極と、
平面視において、上記ドレイン電極とソース電極との間に形成されている複数のゲート電極と、
上記ＧａＮ系積層体上に絶縁層を介して形成されたドレイン電極パッドおよびソース電極パッドと
を備え、
上記短手方向に並んだ上記複数のドレイン電極のうち、上記短手方向の最も外側のドレイン電極は、ビアホールを介して、上記ソース電極パッドに接続されている一方、短手方向に並んだ上記複数のドレイン電極のうち、上記短手方向の最も外側のドレイン電極以外のドレイン電極は、ビアホールを介して、上記ドレイン電極パッドに接続されており、
上記複数のソース電極は、ビアホールを介して、上記ソース電極パッドに接続されている
ことを特徴とする窒化物半導体装置。
【請求項２】
請求項１に記載の窒化物半導体装置において、
平面視において、上記ソース電極パッドと上記ドレイン電極パッドとは、上記短手方向に、上記ソース電極の上記短手方向の幅よりも大きな隙間を有し、
この隙間に、上記短手方向に並んだ上記複数のソース電極のうち、上記短手方向の最も外側から２番目のソース電極が重なっていて、上記２番目のソース電極は上記ドレイン電極パッドに重なっていない
ことを特徴とする窒化物半導体装置。
【請求項３】
請求項１または２に記載の窒化物半導体装置において、
上記平面視において、上記ドレイン電極パッドに、上記短手方向に隣り合う上記ソース電極パッドの部分に切欠きが設けられている
ことを特徴とする窒化物半導体装置。
【請求項４】
請求項１から３の何れか１つに記載の窒化物半導体装置において、
上記平面視において、上記ドレイン電極パッドは、略矩形をしており、
上記ソース電極パッドは略Ｌ字形状をしていて、このソース電極パッドの隣り合う２辺は、上記ドレイン電極パッドの隣り合う２辺に対向している
ことを特徴とする窒化物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、窒化物半導体装置に関する。
【背景技術】
【０００２】
従来、窒化物半導体装置としては、特開２００８−１７７５２７号公報（特許文献１）に記載のヘテロ接合電界効果トランジスタ（ＨＦＥＴ）がある。この窒化物半導体装置は、アンドープＧａＮ層とアンドープＡｌＧａＮ層との積層体であってヘテロ接合を有するＧａＮ系積層体と、ドレイン電極と、ソース電極と、ゲート電極と、絶縁層とを有する。そして、チップ面積を小さくするために、いわゆるエリアパッドという方法を採用して、上記ＧａＮ系積層体の活性領域上に、絶縁層を介して、ドレイン電極パッド、ソース電極パッドおよびゲート電極パッドを設け、これらのドレイン電極パッド、ソース電極パッドおよびゲート電極パッドに、ビアホールを介してドレイン電極、ソース電極およびゲート電極を夫々接続している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１７７５２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところが、上記従来の窒化物半導体装置には、次のような問題があることを発見した。すなわち、従来例と略同じ構成の図４に模式的に示す比較例のように、細長い複数のドレイン電極１１と細長い複数のソース電極１２とを交互に並べて、複数のドレイン電極１１を、ビアホール２５を介してドレイン電極パッド５１に接続し、複数のソース電極１２を、ビアホール２６を介してソース電極パッド５２に接続した構造の窒化物半導体装置を製作し、ドレイン電極１１とソース電極１２との間に高電圧を印加すると、外周部のコーナ近傍に位置する点線丸Ａで囲んだ領域Ａのビアホール２５、つまり、短手方向に並んだ複数のドレイン電極１１のうちの端のドレイン電極１１に接続するビアホール２５に著しく破壊が発生することを発見した。
【０００５】
そこで、この発明の課題は、短手方向に並んだ複数のドレイン電極のうちの端のドレイン電極に接続するビアホールの破壊の発生を軽減した窒化物半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、この発明の窒化物半導体装置は、
ヘテロ接合を有するＧａＮ系積層体と、
上記ＧａＮ系積層体上に形成され、短手方向に並んでいる細長い複数のドレイン電極と、
上記ＧａＮ系積層体上に形成され、上記ドレイン電極の長手方向と略同じ方向に延び、上記短手方向に並んでいる細長い複数のソース電極と、
平面視において、上記ドレイン電極とソース電極との間に形成されている複数のゲート電極と、
上記ＧａＮ系積層体上に絶縁層を介して形成されたドレイン電極パッドおよびソース電極パッドと
を備え、
上記短手方向に並んだ上記複数のドレイン電極のうち、上記短手方向の最も外側のドレイン電極は、ビアホールを介して、上記ソース電極パッドに接続されている一方、短手方向に並んだ上記複数のドレイン電極のうち、上記短手方向の最も外側のドレイン電極以外のドレイン電極は、ビアホールを介して、上記ドレイン電極パッドに接続されており、
上記複数のソース電極は、ビアホールを介して、上記ソース電極パッドに接続されている
ことを特徴としている。
【０００７】
この明細書で、ＧａＮ系積層体とは、ＡlＸＩｎＹＧａ１−Ｘ−ＹＮ(Ｘ≧０、Ｙ≧０、０≦Ｘ＋Ｙ＜１)で表されるＧａＮ系半導体層を積層した積層体のことを言う。また、ＧａＮ系半導体とは、例えば、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮなどを言う。
【０００８】
また、「上記短手方向の最も外側のドレイン電極以外のドレイン電極」とは、短手方向の最も外側から、ドレイン電極を１番目、２番目、３番目・・・と数えて、２番目以降のドレイン電極を意味する。
【発明の効果】
【０００９】
この発明の窒化物半導体装置によれば、短手方向に並んだ複数のドレイン電極のうちの端のドレイン電極に接続するビアホールに破壊が発生するのを軽減することができる。
【図面の簡単な説明】
【００１０】
【図１】この発明の第１実施形態の窒化物半導体装置の断面図である。
【図２】上記第１実施形態の窒化物半導体装置のドレイン電極、ソース電極、ドレイン電極パッド、ソース電極パッドおよびビアホールの関係を示す平面模式図である。
【図３】この発明の第２実施形態の窒化物半導体装置のドレイン電極、ソース電極、ドレイン電極パッド、ソース電極パッドおよびビアホールの関係を示す平面模式図である。
【図４】従来の窒化物半導体装置と略同じ構成の比較例のドレイン電極、ソース電極、ドレイン電極パッド、ソース電極パッドおよびビアホールの関係を示す平面模式図である。
【発明を実施するための形態】
【００１１】
以下、この発明を図示の実施の形態により詳細に説明する。
【００１２】
(第１実施形態)
図１は、図２のＸ−Ｘ線断面図である。図１に示すように、この第１実施形態の窒化物半導体装置は、Ｓｉ基板１上に、アンドープＧａＮ層２,アンドープＡｌＧａＮ層３を形成している。このアンドープＧａＮ層２とアンドープＡｌＧａＮ層３とがヘテロ接合を有するＧａＮ系積層体５を構成している。上記アンドープＧａＮ層２とアンドープＡlＧａＮ層３との界面に２ＤＥＧ(２次元電子ガス)６が発生する。また、上記ＧａＮ系積層体５上には、絶縁層としての保護膜７と、絶縁層としての層間絶縁膜８とを順次形成している。上記保護膜７の材料としては、例えば、ここでは、ＳｉＮを用いたが、ＳｉＯ２、Ａｌ２Ｏ３などを用いてもよい。また、上記層間絶縁膜８の材料としては、例えば、ここでは、ポリイミドを用いたが、ＳＯＧ(Ｓpin Ｏn Ｇlass)やＢＰＳＧ(Ｂoron Ｐhosphorous Ｓilicate Ｇlass)などの絶縁材料を用いてもよい。
【００１３】
また、上記ＧａＮ系積層体５には、アンドープＧａＮ層２に達するリセスを形成し、このリセスにドレイン電極１１とソース電極１２とをオーミック電極として形成している。このドレイン電極１１とソース電極１２は、例えば、一例として、Ｔｉ層、Ａｌ層、ＴｉＮ層が順に積層されたＴｉ/Ａｌ/ＴｉＮ電極である。また、上記保護膜７には開口を形成し、この開口にゲート電極１３を形成している。このゲート電極１３は、例えば、アンドープＡlＧａＮ層３とショットキー接合するショットキー電極であり、例えば、ＴｉＮで作製している。
【００１４】
また、上記層間絶縁膜８中には、ドレイン配線層２１、ソース配線層２２、配線層４６を設けている。また、上記層間絶縁膜８上には、ドレイン電極パッド３１とソース電極パッド３２とゲート電極パッド（図示せず）を形成している。なお、上記ゲート電極パッドは、図示しないが、特許文献１の記載のゲート電極パッドと同様に設けている。
【００１５】
上記ドレイン電極１１とドレイン配線層２１とは、ビアホール２５で電気接続し、上記ソース電極１２とソース配線層２２とは、ビアホール２６で電気接続している。また、上記ドレイン配線層２１とドレイン電極パッド３１とは、ビアホール３５で電気接続している。上記ソース配線層２２とソース電極パッド３２とは、図１、２では、図示していないが、ビアホールで電気接続している。
【００１６】
図２に示すように、平面視において、上記ドレイン電極パッド３１は、略矩形をしており、上記ソース電極パッド３２は略Ｌ字形状をしていて、このソース電極パッド３２の隣り合う２辺は、上記ドレイン電極パッド３１の隣り合う２辺に対向している。
【００１７】
複数の上記ドレイン電極１１は、図２に示すように、長手方向に延びる細長い形状をしている。複数の上記ソース電極１２も、ドレイン電極１１と平行に長手方向に延びる細長い形状をしている。上記ドレイン電極１１とソース電極１２とは、上記長手方向と交差する短手方向に等間隔に隣り合っている。図２においては、上記ドレイン電極１１とソース電極１２との間に設けられたゲート電極は、図が煩雑になるため、省略している。また、ゲート電極パッドも省略している。
【００１８】
図２に示すように、上記短手方向に並んだ上記複数のドレイン電極１１のうち、上記短手方向の最も外側、つまり、左端のドレイン電極１１は、ビアホール４５を介して、ソース電極パッド３２に接続している。より詳しくは、図１に示すように、上記短手方向の最も外側、つまり、左端のドレイン電極１１は、ビアホール４５、配線層４６、ビアホール４７を介して、ソース電極パッド３２に接続している。上記ソース電極パッド３２は、略Ｌ字形状をしているから、上記短手方向の端のドレイン電極１１のソース電極パッド３２への接続が容易である。
【００１９】
なお、図２において、図示しないが、右端のドレイン電極も、ビアホール、配線層を介して、ソース電極パッド３２に接続している。
【００２０】
一方、図２に示すように、短手方向に並んだ上記複数のドレイン電極１１のうち、上記短手方向の最も外側のドレイン電極１１以外のドレイン電極１１は、つまり、上記短手方向に数えて２番目からのドレイン電極１１は、図１に示すように、ビアホール２５，３５および配線層２１を介して、ドレイン電極パッド３１に接続している。
【００２１】
また、上記複数のソース電極１２は、図２に示すように、ビアホール２６を介して、上記ソース電極パッド３２に接続している。より詳しくは、図１に示すように、上記ソース電極１２は、ビアホール２６、配線層２２、図示しないビアホールを介して、ソース電極パッド３２に接続している。
【００２２】
また、図２に示すように、平面視において、上記ドレイン電極パッド３１に、上記短手方向に隣り合う上記ソース電極パッド３２の部分に略矩形の切欠き６１を設けている。この切欠き６１の深さは、ドレイン電極１１の短手方向の幅よりも大きくしていて、この切欠き６１により、電気容量を小さくし、ゴミ等による短絡も生じ難いようにしている。
【００２３】
上記構成の窒化物半導体装置は、ノーマリオンタイプのヘテロ接合電界効果トランジスタ（ＨＦＥＴ）であり、上記ゲート電極１３に負電圧を印加すると、オフとなる。
【００２４】
この第１実施形態の窒化物半導体装置と、図４に示す比較例の比較試験の結果を、下の表１に示す。
【００２５】
【表１】
2015002330.tif 000003
【００２６】
この比較試験において、図２に示す第１実施形態のドレイン電極パッド３１およびソース電極パッド３２と、図４の従来例と略同じ配置の比較例のドレイン電極パッド５１およびソース電極パッド５２とは、形状が異なるが、第１実施形態と図４の比較例とで、ドレイン電極１１、ソース電極１２およびビアホール２５，２６は、それらの寸法構成は同じであり、ドレイン電極パッド３１，５１およびソース電極パッド３２，５２の全体のコーナの縁に対する配置構成も同じである。また、図４に示す比較例の左端のドレイン電極１１のビアホール２５と、図２に示す第１実施形態の左端のドレイン電極１１のビアホール４５も寸法構成は同じであるが、比較例では、上記ビアホール２５がドレイン電極パッド５１に接続しているのに対して、第１実施形態では、上記ビアホール４５は、ソース電極パッド３２に接続している点が異なる。このように、前提となる条件をほぼ同じにして、次のように、比較試験をおこなった。
【００２７】
窒化物半導体装置（ＨＦＥＴ）のゲート電極１３に−１０Ｖを印加し続けているオフ状態において、ソース電極１２に０Ｖを印加し、ドレイン電極１１に６００ボルトの電圧を印加して、５分の経過後に、ビアホール２５，４５の箇所の破壊の有無を調べた。その結果が、上述の表１である。
【００２８】
この表１から分かるように、この第１実施形態によれば、ビアホール４５に破壊痕が生じるのを比較例に比べて、１／５（＝６／３０）と飛躍的に低減することができた。
【００２９】
これらの物理的な理由は、確かではないが、比較例では、４隅のドレイン電極１１に加わった高電界によって、チップ端面に破壊が起こり、その破壊痕がビアホール２６に現れたと推測される。
【００３０】
この第１実施形態によれば、チップの４隅近傍にドレイン電極１１が配置されないことになるから、ビアホール４７に破壊痕が生じなくなって、窒化物半導体装置の歩留りが飛躍的に向上したと、推測される。
【００３１】
(第２実施形態)
図３は、この発明の第２実施形態の窒化物半導体装置の平面模式図である。図３において、図１および２に示す第１実施形態の窒化物半導体装置の構成部と同一または類似の構成部については、図１および２の構成部と同一参照番号を付して、それらの構成および作用の説明を省略し、異なる構成部のみについて、以下に説明する。なお、第２実施形態の説明において、第１実施形態の図１を援用する。
【００３２】
図３に示すように、平面視において略Ｌ字形のソース電極パッド３２と略矩形のドレイン電極パッド４１とは、ドレイン電極１１およびソース電極１２の短手方向に、そのソース電極１２の上記短手方向の幅よりも大きな寸法Ｃの隙間６２を有する。この隙間６２に、上記短手方向に並んだ上記複数のソース電極１２のうち、上記短手方向の最も外側から２番目のソース電極１２が重なっていて、上記２番目のソース電極１２は上記ドレイン電極パッド４１に重なっていない。また、切欠き６１の底と、ドレイン電極パッド４１の縁との距離は、４７μｍである。
【００３３】
この第２実施形態の窒化物半導体装置と、図４に示す比較例との比較試験の結果を、下の表２に示す。
【００３４】
【表２】
2015002330.tif 000004
【００３５】
この比較試験の条件は、表１の第１実施形態の比較試験の条件と同じである。
【００３６】
この表２から分かるように、この第２実施形態によれば、ビアホール４５に破壊痕が生じるのを比較例に比べて、１／６（＝５／３０）と飛躍的に低減することができた。
【００３７】
また、この第２実施形態の窒化物半導体装置では、ソース電極パッド３２とドレイン電極パッド４１との間には、そのソース電極１２の短手方向の幅よりも大きな寸法Ｃの隙間６２を有し、この隙間６２に、複数のソース電極１２のうち、短手方向の最も外側から２番目のソース電極１２が重なっていて、上記２番目のソース電極１２は上記ドレイン電極パッド４１に重なっていないから、ゴミ等による短絡も生じ難いという利点を有する。
【００３８】
この発明および実施形態を纏めると、次のようになる。
【００３９】
この発明の窒化物半導体装置は、
ヘテロ接合を有するＧａＮ系積層体５と、
上記ＧａＮ系積層体５上に形成され、短手方向に並んでいる細長い複数のドレイン電極１１と、
上記ＧａＮ系積層体５上に形成され、上記ドレイン電極１１の長手方向と略同じ方向に延び、上記短手方向に並んでいる細長い複数のソース電極１２と、
平面視において、上記ドレイン電極１１とソース電極１２との間に形成されている複数のゲート電極１３と、
上記ＧａＮ系積層体５上に絶縁層８を介して形成されたドレイン電極パッド３１，４１およびソース電極パッド３２と
を備え、
上記短手方向に並んだ上記複数のドレイン電極１１のうち、上記短手方向の最も外側のドレイン電極１１は、ビアホール４５，４７を介して、上記ソース電極パッド３２に接続されている一方、短手方向に並んだ上記複数のドレイン電極１１のうち、上記短手方向の最も外側のドレイン電極以外のドレイン電極１１は、ビアホール２５，３５を介して、上記ドレイン電極パッド３１，４１に接続されており、
上記複数のソース電極１２は、ビアホール２６を介して、上記ソース電極パッド３２に接続されている
ことを特徴としている。
【００４０】
上記構成によれば、上記短手方向の最も外側のドレイン電極１１は、ビアホール４５，４７を介して、上記ソース電極パッド３２に接続されているから、チップの４隅近傍のドレイン電極１１に高電界が印加されなくて、チップ端面に破壊を引き起こし難くて、ビアホール４６，４７に破壊痕が生じなくなって、窒化物半導体装置の歩留りが飛躍的に向上する。
【００４１】
１実施形態では、
平面視において、上記ソース電極パッド３２と上記ドレイン電極パッド４１とは、上記短手方向に、上記ソース電極１２の上記短手方向の幅よりも大きな隙間６２を有し、
この隙間６２に、上記短手方向に並んだ上記複数のソース電極１２のうち、上記短手方向の最も外側から２番目のソース電極１２が重なっていて、上記２番目のソース電極１２は上記ドレイン電極パッド４１に重なっていない。
【００４２】
上記実施形態によれば、上記ソース電極パッド３２とドレイン電極パッド４１との間には、そのソース電極１２の短手方向の幅よりも大きな寸法Ｃの隙間６２を有し、この隙間６２に、複数のソース電極１２のうち、短手方向の最も外側から２番目のソース電極１２が重なっていて、上記２番目のソース電極１２は上記ドレイン電極パッド４１に重なっていないから、ゴミ等による短絡も生じ難い。
【００４３】
１実施形態では、
上記平面視において、上記ドレイン電極パッド３１，４１に上記短手方向に隣り合う上記ソース電極パッド３２の部分に切欠き６１が設けられている。
【００４４】
上記実施形態によれば、上記切欠き６１によって、ゴミ等による短絡も生じ難くなる。
【００４５】
１実施形態では、
上記平面視において、上記ドレイン電極パッド３１，４１は、略矩形をしており、
上記ソース電極パッド３２は略Ｌ字形状をしていて、このソース電極パッド３２の隣り合う２辺は、上記ドレイン電極パッド３１の隣り合う２辺に対向している。
【００４６】
上記実施形態によれば、上記ソース電極パッド３２が略Ｌ字形状をしているから、上記短手方向の端のドレイン電極１１のソース電極パッド３２への接続が容易である。
【００４７】
上記第１および第２実施形態では、ドレイン電極１１およびソース電極１２は、略短冊形の電極であったが、櫛状のフィンガー電極であってもよい。
【００４８】
また、上記第１および第２実施形態では、上記ソース電極パッド３２は、略Ｌ字形状をしていたが、ソース電極パッドは、平面視において、略矩形のドレイン電極パッドを両側から挟むＵ字形状をしていてもよい。この場合、短手方向の両端のドレイン電極を簡単にソース電極パッドに接続することができる。
【００４９】
また、上記第１および第２実施形態では、基板１としてＳｉ基板を用いたが、Ｓｉ基板に限らない。例えば、サファイヤ基板やＳｉＣ基板を用い、このサファイヤ基板やＳｉＣ基板上に窒化物半導体層を成長させてもよいし、ＧａＮ基板にＡｌＧａＮ層を成長させる等のように、Ｇａ系半導体からなる基板上にＧａ系半導体層を成長させてもよい。また、適宜、バッファ層を基板と各層間に形成してもよい。また、アンドープＧａＮ層とアンドープＡｌＧａＮ層との間に、ＡｌＮで作製したヘテロ改善層を形成してもよい。また、上記アンドープＡｌＧａＮ層上にＧａＮキャップ層を形成してもよい。
【００５０】
また、上記第１および第２実施形態では、ＧａＮ系積層体５は、アンドープＧａＮ層２とアンドープＡｌＧａＮ層３を積層して構成していたが、ＧａＮ系積層体は、ＡｌＸＩｎＹＧａ１−Ｘ−ＹＮ(Ｘ≧０、Ｙ≧０、０≦Ｘ＋Ｙ＜１)で表されるＧａＮ系半導体層を積層したものであればよい。例えば、ＧａＮ系積層体は、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ等を含むものであってもよい。
【００５１】
また、上記第１および第２実施形態では、アンドープＧａＮ層に達するリセスを形成し、このリセスにドレイン電極１１とソース電極１２をオーミック電極として形成したが、上記リセスを形成しないで、上記アンドープＧａＮ層上のアンドープＡｌＧａＮ層上にドレイン電極とソース電極を形成し、アンドープＡｌＧａＮ層の層厚を薄くすることによってドレイン電極とソース電極がオーミック電極になるようにしてもよい。
【００５２】
また、上記第１および第２実施形態では、ドレイン電極１１とソース電極１２は、一例として、Ｔｉ/Ａｌ/ＴｉＮ電極としたが、Ｔｉ/Ａｌ電極としてもよく、Ｈｆ/Ａｌ電極としてもよく、Ｔｉ/ＡｌＣｕ/ＴｉＮ電極としてもよい。また、上記ドレイン電極、ソース電極としては、Ｔｉ/ＡｌまたはＨｆ/Ａｌ上にＮｉ/Ａｕを積層したものであってもよく、Ｔｉ/ＡｌまたはＨｆ/Ａｌ上にＰｔ/Ａｕを積層したものであってもよく、Ｔｉ/ＡｌまたはＨｆ/Ａｌ上にＡｕを積層したものであってもよい。
【００５３】
また、上記第１および第２実施形態では、ゲート電極１３は、ショトキー電極構造であったが、絶縁ゲート電極構造であってもよい。
【００５４】
また、上記第１および第２実施形態では、ゲート電極１３をＴｉＮで作製したが、ＷＮで作製してもよい。また、ゲート電極をＴｉ/ＡｕやＮｉ/Ａｕで作製してもよい。
【００５５】
また、上記第１および第２実施形態では、ノーマリオンタイプのHFETについて説明したがノーマリオフタイプのHFETでも同様の効果が得られる。
【００５６】
上述の第１、第２実施形態および変形例で述べた構成要素は、適宜、組み合わせてもよく、また、適宜、選択、置換、あるいは、削除してもよいのは、勿論である。
【符号の説明】
【００５７】
１  基板
２  アンドープＧａＮ層
３  アンドープＡｌＧａＮ層
５  ＧａＮ系積層体
６  ２ＤＥＧ(２次元電子ガス)
８  層間絶縁膜
１１  ドレイン電極
１２  ソース電極
１３  ゲート電極
２５，２６，３５，４６，４７  ビアホール
３１，４１，５１  ドレイン電極パッド
３２、５２  ソース電極パッド
６１  切欠き
６２  隙間
【図１】
2015002330.tif 000005
【図２】
2015002330.tif 000006
【図３】
2015002330.tif 000007
【図４】
2015002330.tif 000008