(57)【要約】【課題】従来技術に比較して動作速度を速くすることができる光電変換回路を提供する。【解決手段】光電変換回路は、入射光の強度に対応する光電流を出力するフォトトランジスタ１と、待機時に上記光電流をバイアス線に出力するＭＯＳトランジスタ３と、読み出し時に上記光電流を出力線に出力するＭＯＳトランジスタ２とを備えた光電変換回路であって、上記ＭＯＳ電界効果トランジスタ２，３の飽和ドレイン電流を利用して上記出力される光電流を所定の制限電流値に制限する。ここで、ＭＯＳトランジスタ２，３の各ゲートに印加されるゲート−ソース間電圧を設定することにより上記制限電流値を設定し、もしくは、ＭＯＳトランジスタ２，３の各トランジスタサイズを設定することにより上記制限電流値を設定する。【選択図】図１
2015002463.tif 000002
【特許請求の範囲】
【請求項１】
入射光の強度に対応する光電流を出力するフォトトランジスタと、
待機時に上記光電流をバイアス線に出力する第１の電界効果トランジスタと、
読み出し時に上記光電流を出力線に出力する第２の電界効果トランジスタとを備えた光電変換回路であって、
上記第１及び第２の電界効果トランジスタの飽和ドレイン電流を利用して上記出力される光電流を所定の制限電流値に制限することを特徴とする光電変換回路。
【請求項２】
上記第１及び第２の電界効果トランジスタはＮチャネル電界効果トランジスタであることを特徴とする請求項１記載の光電変換回路。
【請求項３】
上記第１及び第２の電界効果トランジスタはＰチャネル電界効果トランジスタであることを特徴とする請求項１記載の光電変換回路。
【請求項４】
上記第１及び第２の電界効果トランジスタのゲート−ソース間電圧が所定値となるように各ゲートに印加されるゲート電圧を設定することにより上記制限電流値を設定したことを特徴とする請求項１〜３のうちのいずれか１つに記載の光電変換回路。
【請求項５】
上記第１及び第２の電界効果トランジスタの各トランジスタサイズを設定することにより上記制限電流値を設定したことを特徴とする請求項１〜３のうちのいずれか１つに記載の光電変換回路。
【請求項６】
請求項１〜５のうちのいずれか１つに記載の複数の光電変換回路を備えたことを特徴とする光電変換装置。
【請求項７】
請求項６記載の光電変換装置を備えたことを特徴とする電子機器。
【請求項８】
入射光の強度に対応する光電流を出力するフォトトランジスタと、
待機時に上記光電流をバイアス線に出力する第１の電界効果トランジスタと、
読み出し時に上記光電流を出力線に出力する第２の電界効果トランジスタとを備えた光電変換回路の光電流制限方法であって、
上記第１及び第２の電界効果トランジスタの飽和ドレイン電流を利用して上記出力される光電流を所定の制限電流値に制限することを含むことを特徴とする光電変換回路の光電流制限方法。
【請求項９】
上記制限電流値に制限することは、記第１及び第２の電界効果トランジスタのゲート−ソース間電圧が所定値となるように各ゲートに印加されるゲート電圧を設定することにより上記制限電流値を設定することを含むことを特徴とする請求項８記載の光電変換回路の光電流制限方法。
【請求項１０】
上記制限電流値に制限することは、上記第１及び第２の電界効果トランジスタの各トランジスタサイズを設定することにより上記制限電流値を設定することを含むことを特徴とする請求項８記載の光電変換回路の光電変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入射光を電気信号に変換する光電変換回路と、複数の光電変換回路からなる光電変換装置と、上記光電変換装置を備えた電子機器と、光電変換回路の光電流制限方法とに関する。
【背景技術】
【０００２】
高感度なフォトセンサとして受光部分にフォトトランジスタを採用したものが知られている。フォトトランジスタには増幅作用があり大きな出力信号が得られることから高感度化が可能となるが、ダイナミックレンジに関してはフォトダイオード同様に接合容量に蓄積できる飽和電荷量により上限が決められていた。現在、この制約を回避して広ダイナミックレンジ化を図る方法がいくつか考案されており、その一つとして、光電流が広範囲でリニア特性を持つことに着目した、電荷を蓄積せずに光電流をそのまま出力信号として扱う非蓄積の信号読み出し方式が既に知られている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
この読み出し方式では照射光量に応じた光電流を安定して出力する必要があるが、フォトトランジスタは反応速度が遅く光電流が安定するまで一定の時間が掛かるという問題点があった。例えば、特許文献１では、消費電流を低減するための光電変換装置が開示されているが、光信号の出力開始から光電流が安定するまで時間を要し、動作速度が遅いという問題があった。
【０００４】
本発明の目的は以上の問題点を解決し、従来技術に比較して動作速度を速くすることができる光電変換回路を提供することにある。
【課題を解決するための手段】
【０００５】
本発明に係る光電変換回路は、
入射光の強度に対応する光電流を出力するフォトトランジスタと、
待機時に上記光電流をバイアス線に出力する第１の電界効果トランジスタと、
読み出し時に上記光電流を出力線に出力する第２の電界効果トランジスタとを備えた光電変換回路であって、
上記第１及び第２の電界効果トランジスタの飽和ドレイン電流を利用して上記出力される光電流を所定の制限電流値に制限することを特徴とする。
【発明の効果】
【０００６】
本発明によれば、従来技術に比較して動作速度を速くすることができる光電変換回路を提供できる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態にかかる光電変換回路である画素セル回路１１とその周辺回路を示す回路図である。
【図２】図１の画素セル回路１１を２次元で並置してなる光電変換装置の構成を示すブロック図である。
【図３】図１の画素セル回路１１のスイッチトランジスタ２，３がＮチャネルＭＯＳトランジスタであるときにおけるスイッチトランジスタ２，３のドレイン−ソース間電圧Ｖｄｓに対するドレイン電流Ｉｄ特性を示すグラフである。
【図４】図１の画素セル回路１１のスイッチトランジスタ２，３がＰチャネルＭＯＳトランジスタであるときにおけるスイッチトランジスタ２，３のドレイン−ソース間電圧Ｖｄｓに対するドレイン電流Ｉｄ特性を示すグラフである。
【発明を実施するための形態】
【０００８】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【０００９】
図１は本発明の実施形態にかかる光電変換回路である画素セル回路１１とその周辺回路を示す回路図である。図１において、画素セル回路１１は１つの画素に対応し、フォトトランジスタ１と、例えばＮチャネルＭＯＳ電界効果トランジスタ（以下、ＭＯＳ電界効果トランジスタをＭＯＳトランジスタという。）であるスイッチトランジスタ２，３とを備えて構成される。ここで、フォトトランジスタ１のコレクタは直流電圧ＶＤＤに接続され、そのエミッタはスイッチトランジスタ２，３の各ドレインに接続される。フォトトランジスタ１は入射光を光電変換して当該入射光の強度に対応する光電流を出力する。スイッチトランジスタ２のソースはフォトトランジスタ１からの光電流を出力する出力線４に接続される。スイッチトランジスタ３のソースは、所定のバイアス電圧を発生するバイアス電圧源７に接続されたバイアス線５に接続される。スイッチトランジスタ２，３の各ゲートには、ゲート電圧発生回路６からスイッチトランジスタ２，３をそれぞれオン又はオフするためのゲート電圧が印加される。
【００１０】
図２は図１の画素セル回路１１を２次元で並置してなる光電変換装置の構成を示すブロック図である。図２の光電変換装置は、２次元アレー状に配置された複数の画素セル回路１１−１−１〜１１−Ｍ−Ｎと、複数の行選択線１２−１〜１２−Ｍと、複数の列出力線４−１〜４−Ｎ（図１の出力線４に対応する）と、行セレクタ１０と、ＩＶ変換回路２０と、ＡＤ変換回路３０とを備える。ここで、画素セル回路１１−１−１〜１１−Ｍ−Ｎはそれぞれ図１の画素セル回路１１である。
【００１１】
画素セル回路１１−１−１〜１１−Ｍ−Ｎのそれぞれは、入射光の強度に対応する大きさの出力電流を発生するフォトトランジスタ１（図１）をそれぞれ含む光電変換手段として動作する。画素セル回路１１−１−１〜１１−Ｍ−Ｎのそれぞれは、行選択線１２−１〜１２−Ｍのうちの１つに接続され、さらに、列出力線４−１〜４−Ｎのうちの１つに接続される。１つの列出力線４−ｎ（１≦ｎ≦Ｎ）には、異なる行選択線１２−１〜１２−Ｍにそれぞれ接続された画素セル回路１１−１−ｎ〜１１−Ｍ−ｎが接続される。行セレクタ１０は、行選択線１２−１〜１２−Ｍを用いて、画素セル回路１１−１−ｎ〜１１−Ｍ−ｎのうちの１つのみをイネーブルにする。イネーブルにされた画素セルは、光が入射したとき、入射光の強度に対応する大きさの光電流を、列出力線を介してＩＶ変換回路２０に送る。
【００１２】
ＩＶ変換回路２０は、列出力線４−１〜４−Ｎにそれぞれ接続されたＩＶ変換器２１−１〜２１−Ｎを備える。ＩＶ変換器２１−１〜２１−Ｎは、画素セルの出力電流を出力電圧に変換する電流電圧変換手段として動作する。このとき、ＩＶ変換器２１−１〜２１−Ｎのそれぞれは、画素セルの出力電流を出力電圧に変換するとき、好ましくは、出力電流のダイナミックレンジに対して出力電圧のダイナミックレンジを圧縮するようにしてもよい。ＡＤ変換回路３０は、ＩＶ変換回路２０の出力電圧に対するアナログ／ディジタル変換などの処理を実行して、出力画像信号を生成する。
【００１３】
図２の光電変換装置では、複数の画素セル回路１１を含む光電変換回路を備えて光電変換装置を構成しているが、本発明はこれに限らず、１つの画素セル回路１１を用いてフォトセンサを構成してもよい。また、光電変換装置を用いてイメージセンサ、画像読取装置、デジタルカメラ、セキュリティ用監視カメラなどの電子機器を構成してもよい。
【００１４】
次いで、本実施形態にかかる画素セル回路１１の動作について、特に、非蓄積の信号読み出し方式で駆動する光電変換回路における待機時バイアス電流の制御方法について、図１を参照して以下に説明する。ここで、図１の画素セル回路１１は、画素内のスイッチトランジスタ２，３の飽和電流を利用して電流制限手段を持たせることにより画素レベルでの電流制御を行うことを特徴としている。
【００１５】
図１において、初期状態として待機中の各画素セル回路１１において、ゲート電圧発生回路６はローレベル電圧をスイッチトランジスタ２のゲートに印加し、ハイレベル電圧をスイッチトランジスタ３のゲートに印加する。このとき、スイッチトランジスタ２はオフされ、スイッチトランジスタ３はオンされて、バイアス線５が選択され、受光時のフォトトランジスタ１からバイアス線５へ光電流が出力されている。ある画素セル回路１１に信号読み出しの順番が回ってくると、スイッチトランジスタ２，３のオン／オフが切り替わる。すなわち、ゲート電圧発生回路６はハイレベル電圧をスイッチトランジスタ２のゲートに印加し、ローレベル電圧をスイッチトランジスタ３のゲートに印加する。このとき、スイッチトランジスタ２はオンされ、スイッチトランジスタ３はオフされて出力線４が選択される。このように、スイッチトランジスタ２，３は同時にオン、オフすることはなく、待機時はスイッチトランジスタ３を経由してバイアス線５へ、信号読み出し期間中はトランジスタ２を経由して出力線４へと光電流が出力される。
【００１６】
このような画素構成で駆動することにより、各画素セル回路１１から出力できる電流はスイッチトランジスタ２，３に流すことができる値（＝飽和ドレイン電流）が上限値となり、この値を適切に設定することにより、詳細後述するように、所望の動作速度を確保することができる。
【００１７】
さらに、後述するように、バイアス線５に電流制限機能付きバイアス電圧源を有する比較例にかかる回路ではバイアス電流の総和で電流制限を行っており一定の動作速度を確保するためには上限値を高めに設定する必要があった。しかし、本実施形態では、光の強い領域では画素毎に電流制限が働き、光の弱い領域ではバイアス電流を流し続けるという動作になるため、同じ動作速度を確保するのに電流の上限値を上げる必要がなくなる。結果として、このように簡単な構成の画素セルで画素レベルの電流制限が可能となり全体の消費電力を抑えることが可能となる。
【００１８】
図３は図１の画素セル回路１１のスイッチトランジスタ２，３がＮチャネルＭＯＳトランジスタであるときにおけるスイッチトランジスタ２，３のドレイン−ソース間電圧Ｖｄｓに対するドレイン電流Ｉｄ特性を示すグラフである。図３に示すように、ドレイン−ソース間電圧Ｖｄｓが飽和領域（Ｖｄｓ＞Ｖｇｓ−Ｖｔｈ）に入ると、ドレイン電流Ｉｄはほぼ一定の値に収束する。飽和領域でのドレイン電流Ｉｄは次式（１）で表され、チャネル長変調パラメータλを無視できるＭＯＳトランジスタを想定した場合、ドレイン電流Ｉｄはゲート−ソース間電圧Ｖｇｓ及びトランジスタサイズＷ／Ｌで決定される。
【００１９】
【数１】
2015002463.tif 000003
【００２０】
ここで、μはキャリア移動度、Ｃｏｘ単位面積あたりのゲート容量、Ｗはトランジスタ幅、Ｌはトランジスタ長、Ｖｔｈはしきい値電圧である。
【００２１】
スイッチトランジスタ２，３がＮチャネルＭＯＳトランジスタである場合の動作について以下に説明する。図１のフォトトランジスタ１に光が照射されて光電流が発生すると、選択されているスイッチトランジスタ２又は３は光電流に応じたドレイン−ソース間電圧Ｖｄｓを確保すべくエミッタ電圧（スイッチトランジスタ２，３のドレイン電圧）が上昇する。光が強くなるに連れて光電流が増しエミッタ電圧が上昇していくが、その電圧は電源電圧ＶＤＤを超えることはない。図３のドレイン電流Ｉｄの特性から、光電流が比較的小さい場合はドレイン−ソース間電圧Ｖｄｓが小さく非飽和領域で動作する。そのため、スイッチトランジスタ２，３は光電流に応じた電流を流すことができるが、光電流が大きくなりドレイン−ソース間電圧Ｖｄｓが飽和領域に入ると式（１）から算出される飽和ドレイン電流値までしか流せなくなる。
【００２２】
以上のことから、フォトトランジスタ１から出力線４及びバイアス線５へ出力できる電流はトランジスタ２，３の飽和ドレイン電流で律束されており、この値を任意に設定することにより制限電流値を決めることができる。そして、（１）式より飽和ドレイン電流の値はスイッチトランジスタ２，３のゲートへの印加電圧Ｖｇｓ及びトランジスタサイズＷ／Ｌにより決定される。言い換えれば、ゲート電圧発生回路６からスイッチトランジスタ２，３のゲートへの印加電圧Ｖｇｓ及びトランジスタサイズＷ／Ｌを変化させて設定することにより、上記制限電流値を設定できる。
【００２３】
以上の実施形態においては、スイッチトランジスタ２，３としてＮチャネルＭＯＳトランジスタを用いているが、本発明はこれに限らず、ＰチャネルＭＯＳトランジスタなどの電界効果トランジスタの選択スイッチ素子で構成してもよい。
【００２４】
図４は図１の画素セル回路１１のスイッチトランジスタ２，３がＰチャネルＭＯＳトランジスタであるときにおけるスイッチトランジスタ２，３のドレイン−ソース間電圧に対するドレイン電流特性を示すグラフである。図４において、点線は図３のＮチャネルＭＯＳトランジスタの場合を比較のため図示している。
【００２５】
フォトトランジスタ１に光が照射され光電流が発生すると、ＰチャネルＭＯＳトランジスタにおいても、ドレイン−ソース間電圧｜Ｖｄｓ｜を確保するためにエミッタ電圧が上昇する。しかし、この場合のエミッタはフォトトランジスタ１にとってのソースに相当するため、エミッタ電圧が上昇するとドレイン−ソース間電圧｜Ｖｄｓ｜が大きくなると同時にゲート−ソース間電圧｜Ｖｇｓ｜も変化していく。このため、ＰチャネルＭＯＳトランジスタはＮチャネルＭＯＳトランジスタの場合とは異なり常に飽和動作しながら電流を出力していく。光電流が大きくなるに連れてエミッタ電圧も上昇していくが、電源電圧ＶＤＤを越えることはない。また、このエミッタ電圧の上限に対するゲート印加電圧がゲート−ソース間電圧｜Ｖｇｓ｜の上限となる。ＰチャネルＭＯＳトランジスタの飽和ドレイン電流は次式（２）で算出され、ＮチャネルＭＯＳトランジスタと同様にゲート電圧発生回路６からのゲートへの印加電圧｜Ｖｇｓ｜及びトランジスタサイズＷ／Ｌを適切に設定でき、任意の値で電流制限を実現できる。ここで、ＭＯＳトランジスタ２，３のゲート−ソース間電圧Ｖｇｓが所定値となるように各ゲートに印加されるゲート電圧を設定することにより上記制限電流値を設定する。
【００２６】
【数２】
2015002463.tif 000004
【００２７】
従って、スイッチトランジスタ２，３がＰチャネルＭＯＳトランジスタであっても、ＮチャネルＭＯＳトランジスタと同様の作用効果を有する。
【００２８】
比較例との相違点と本実施形態の作用効果．
比較例として、図１の実施形態に比較して図１のバイアス電圧源７が電流制限機能付きバイアス電圧源である場合を考える。
【００２９】
比較例において、初期状態として待機中の各画素セル回路はバイアス線５が選択されておりバイアス線５へ光電流が出力されている。画素に信号読み出しの順番が回ってくるとスイッチトランジスタ２がオフからオンに切り替わり出力線４が選択される。読み出し期間中、光電流は出力線４へと流れＩＶ変換回路２０での電圧変換を経て各画素の出力信号として後段で処理されていくため、読み出し期間内に照度に応じた光電流となるように安定させる必要がある。光電流の早期安定化には待機時と出力時のベース、エミッタ電位の変動を小さく抑えることが効果的であり、待機中に光電流を出力しない従来方式ではこの間にベース、エミッタ電圧が上昇してしまう。しかし、この方式では待機時もバイアス線５へ光電流を流しているため切り替え直後のベース、エミッタ電位の変動を抑えられることがポイントとなっている。また、安定化に要する時間は光電流が大きいほど短くなるが、待機中画素の光電流は全てバイアス線５へ流れシステム全体の消費電力に大きく影響を与えるため、電流制限機能付きバイアス電圧源により上限値を制御している。よって、この上限値を高めに設定すると動作速度は向上するが消費電力も増す、低めに設定すると動作速度は低下するが消費電力も低減することができるため、用途に応じて制限電流値を設定する必要があるという問題点があった。
【００３０】
すなわち、比較例にかかるバイアス電流の総和を検出する方法は、複数の画素が配置されたセンサー全面に均一な光が照射されている場合は問題ないが、局所的に光の強弱があるような場合は対応が難しくなる。例えば、部分的に光が強い領域があるとその部分での光電流が増えることにより全体のバイアス電流の総和が電流制限値を越えてセンサー全体に電流制限が働く可能性がある。そうなると、待機中画素のベース、エミッタ電位が上昇するため、弱い光しか受けていない領域では読み出し時の光電流の安定に時間が掛かり高速動作出来なくなる。これを回避してある程度の動作速度を確保するためには電流制限値を上げる必要があるが、そうするとバイアス電流の総和が増しセンサー全体の消費電力が高くなるという問題があった。
【００３１】
これに対して、本実施形態では、画素内のスイッチトランジスタ２，３に電流制限手段を持たせることにより画素毎にリミット検知することができる。それ故、画素毎に電流制限を行うことができるため、光が強い領域にある画素は制限電流値を越えて電流制限が働き、光が弱い領域にある画素は電流制限が働かずバイアス電流を流し続ける、といった動作が可能となる。それ故、徒に電流制限値を上げることなく動作速度を維持したまま効果的に消費電力を低減できるという特有の効果を奏する。
【符号の説明】
【００３２】
１…フォトトランジスタ、
２，３…スイッチトランジスタ、
４…出力線、
４−１〜４−Ｎ…列出力線、
５…バイアス線、
６…ゲート電圧発生回路、
７…バイアス電圧源、
１０…行セレクタ、
１１，１１−１−１〜１１−Ｍ−Ｎ…画素セル回路、
１２−１〜１２−Ｍ…行選択線、
２０…ＩＶ変換回路、
２１−１〜２１−Ｎ…ＩＶ変換器、
３０…ＡＤ変換回路。
【先行技術文献】
【特許文献】
【００３３】
【特許文献１】特開２０００−２４４００４号公報
【図１】
2015002463.tif 000005
【図２】
2015002463.tif 000006
【図３】
2015002463.tif 000007
【図４】
2015002463.tif 000008