(57)【要約】【課題】ＡＧＣループのオフ期間での駆動により高い検出性能での所望信号の検出処理を実現する検出装置、センサー、電子機器及び移動体等の提供。【解決手段】検出装置は、物理量トランスデューサーからのフィードバック信号ＤＩを受けて、物理量トランスデューサーを駆動する駆動回路３０と、物理量トランスデューサーからの検出信号ＩＱ１、ＩＱ２を受けて、所望信号を検出する検出回路６０と、駆動回路３０におけるＡＧＣループのオン・オフを制御する制御部１４０を含む。駆動回路３０は、ＡＧＣループのオン期間においてＡＧＣループにより設定された制御電圧ＤＳに基づく駆動信号ＤＱを、ＡＧＣループのオフ期間において、物理量トランスデューサーに出力して物理量トランスデューサーを駆動する。【選択図】図２
2015090351.tif 000002
【特許請求の範囲】
【請求項１】
物理量トランスデューサーからのフィードバック信号を受けて、前記物理量トランスデューサーを駆動する駆動回路と、
前記物理量トランスデューサーからの検出信号を受けて、所望信号を検出する検出回路と、
前記駆動回路におけるＡＧＣ（Automatic Gain control）ループのオン・オフを制御する制御部と、
を含み、
前記駆動回路は、
前記ＡＧＣループのオン期間にて前記ＡＧＣループにより設定された制御電圧に基づく駆動信号を、前記ＡＧＣループのオフ期間において、前記物理量トランスデューサーに出力して前記物理量トランスデューサーを駆動することを特徴とする検出装置。
【請求項２】
請求項１に記載の検出装置において、
前記駆動回路は、
前記フィードバック信号を増幅する増幅回路と、
前記増幅回路による増幅後の信号に基づいて、前記駆動信号を出力する駆動信号出力回路と、
前記駆動信号出力回路に前記制御電圧を出力して、前記駆動信号の振幅を制御するゲイン制御回路と、
を含み、
前記制御部は、
前記ゲイン制御回路において前記ＡＧＣループの経路に設けられるスイッチ素子のオン・オフを制御することで、前記ＡＧＣループのオン・オフを制御することを特徴とする検出装置。
【請求項３】
請求項２に記載の検出装置において、
前記ゲイン制御回路は、
前記駆動信号の振幅を制御する前記制御電圧を前記駆動信号出力回路に出力する積分器を有し、
前記積分器は、
演算増幅器と、
前記演算増幅器の出力ノードと前記演算増幅器の反転入力端子のノードとの間に設けられるキャパシターと、
前記積分器の入力ノードに一端が電気的に接続される抵抗素子とを含み、
前記スイッチ素子は、
前記抵抗素子の他端と前記演算増幅器の前記反転入力端子のノードとの間に設けられるスイッチ素子であり、
前記ゲイン制御回路は、
前記スイッチ素子がオフになることで前記積分器にサンプルホールドされた前記制御電圧を、前記ＡＧＣループのオフ期間において、前記駆動信号出力回路に出力し、
前記駆動信号出力回路は、
サンプルホールドされた前記制御電圧に基づく前記駆動信号を、前記ＡＧＣループのオフ期間において、前記物理量トランスデューサーに出力して前記物理量トランスデューサーを駆動することを特徴とする検出装置。
【請求項４】
請求項３に記載の検出装置において、
前記抵抗素子は、抵抗が可変の抵抗素子であり、
前記ＡＧＣループのオン期間では、前記抵抗素子は低抵抗に設定され、前記ＡＧＣループのオフ期間では、前記抵抗素子は高抵抗に設定されることを特徴とする検出装置。
【請求項５】
請求項４に記載の検出装置において、
前記ＡＧＣループがオンからオフに切り替わるタイミングの前のタイミングで、前記抵抗素子が低抵抗から高抵抗に切り替わることを特徴とする検出装置。
【請求項６】
請求項５に記載の検出装置において、
前記ＡＧＣループがオフからオンに切り替わるタイミングの前のタイミングで、前記抵抗素子が高抵抗から低抵抗に切り替わることを特徴とする検出装置。
【請求項７】
請求項３乃至６のいずれか一項に記載の検出装置において、
前記ゲイン制御回路は、
前記増幅回路の出力信号を全波整流し、全波整流後の信号を前記積分器に出力する全波整流器を含み、
前記ＡＧＣループのオフ期間において、前記全波整流器が動作オフ状態又は低消費電力モードに設定されることを特徴とする検出装置。
【請求項８】
請求項２乃至７のいずれか一項に記載の検出装置において、
前記ゲイン制御回路は、
前記スイッチ素子と前記増幅回路の出力ノードとの間に設けられる第２のスイッチ素子を有し、
前記ＡＧＣループのオフ期間において、前記第２のスイッチ素子がオフになることを特徴とする検出装置。
【請求項９】
請求項１に記載の検出装置において、
前記駆動回路は、
前記フィードバック信号を増幅する増幅回路と、
前記増幅回路による増幅後の信号に基づいて、前記駆動信号を出力する駆動信号出力回路と、
前記駆動信号出力回路に前記制御電圧を出力して、前記駆動信号の振幅を制御するゲイン制御回路と、
を含み、
前記ゲイン制御回路は、
前記ＡＧＣループのオン期間にて設定された前記制御電圧をサンプルホールドし、前記ＡＧＣループのオフ期間において、サンプルホールドされた前記制御電圧を前記駆動信号出力回路に出力し、
前記駆動信号出力回路は、
サンプルホールドされた前記制御電圧に基づく前記駆動信号を、前記ＡＧＣループのオフ期間において、前記物理量トランスデューサーに出力して前記物理量トランスデューサーを駆動することを特徴とする検出装置。
【請求項１０】
請求項１乃至９のいずれか一項に記載の検出装置において、
前記ＡＧＣループのオン・オフ制御用の制御レジスターを有するレジスター部を、
含み、
前記制御部は、
前記制御レジスターの設定に基づいて前記ＡＧＣループのオン・オフ制御を行うことを特徴とする検出装置。
【請求項１１】
請求項１０に記載の検出装置において、
前記レジスター部は、
前記制御レジスターとして、前記ＡＧＣループのオン・オフを繰り返すモードの設定レジスターを有することを特徴とする検出装置。
【請求項１２】
請求項１０又は１１に記載の検出装置において、
前記レジスター部は、
前記制御レジスターとして、起動時にＡＧＣループがオンになり、起動完了後にＡＧＣループがオフになるモードの設定レジスターを有することを特徴とする検出装置。
【請求項１３】
請求項１０乃至１２のいずれか一項に記載の検出装置において、
前記レジスター部は、
前記制御レジスターとして、前記ＡＧＣループのオン期間の長さ情報及び前記ＡＧＣループのオフ期間の長さ情報の少なくとも一方を設定するレジスターを有することを特徴とする検出装置。
【請求項１４】
請求項１乃至１３のいずれか一項に記載の検出装置と、
前記物理量トランスデューサーと、
を含むことを特徴とするセンサー。
【請求項１５】
請求項１乃至１３のいずれか一項に記載の検出装置を含むことを特徴とする電子機器。
【請求項１６】
請求項１乃至１３のいずれか一項に記載の検出装置を含むことを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検出装置、センサー、電子機器及び移動体等に関する。
【背景技術】
【０００２】
デジタルカメラ、スマートフォン等の電子機器や車、飛行機等の移動体には、外的な要因で変化する物理量を検出するためのジャイロセンサーが組み込まれている。このようなジャイロセンサーは、角速度等の物理量を検出し、いわゆる手振れ補正、姿勢制御、ＧＰＳ自律航法などに用いられる。
【０００３】
このようなジャイロセンサーの一つとして、水晶圧電振動ジャイロセンサーなどの振動ジャイロセンサーが知られている。振動ジャイロセンサーでは、回転によって発生するコリオリ力に対応した物理量を検出している。このような振動ジャイロセンサーの検出装置としては、例えば特許文献１に開示される従来技術が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１３９２８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の従来技術では、低消費電力を実現するためのスリープモードが用意されている。しかしながら、特許文献１では、スリープモード時において、ＡＧＣによる発振ループとは別の発振ループが形成され、当該発振ループに設けられたコンパレーターを用いて生成された駆動信号により振動子を駆動している。そして、このようなＡＧＣの制御が全く関与していない駆動信号による駆動では、振動子の駆動電流を一定にする機能が働かないため、所望信号を適正に検出することができない。従って、当該スリープモードによって、低消費電力化は図れるものの、スリープモード期間中においては振動子を用いた所望信号の適正な検出処理を実現できないという課題がある。
【０００６】
本発明の幾つかの態様によれば、ＡＧＣループのオフ期間での駆動により高い検出性能での所望信号の検出処理を実現する検出装置、センサー、電子機器及び移動体等を提供できる。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または態様として実現することが可能である。
【０００８】
本発明の一態様は、物理量トランスデューサーからのフィードバック信号を受けて、前記物理量トランスデューサーを駆動する駆動回路と、前記物理量トランスデューサーからの検出信号を受けて、所望信号を検出する検出回路と、前記駆動回路におけるＡＧＣ（Automatic Gain control）ループのオン・オフを制御する制御部と、を含み、前記駆動回路は、前記ＡＧＣループのオン期間にて前記ＡＧＣループにより設定された制御電圧に基づく駆動信号を、前記ＡＧＣループのオフ期間において、前記物理量トランスデューサーに出力して前記物理量トランスデューサーを駆動する検出装置に関係する。
【０００９】
本発明の一態様では、制御部により、駆動回路におけるＡＧＣループのオン・オフが制御される。そして、ＡＧＣループのオン期間にてＡＧＣループにより設定された制御電圧に基づく駆動信号が、ＡＧＣループのオフ期間において出力されて、物理量トランスデューサーが駆動される。このようにすれば、ノイズが少ないと考えられるＡＧＣループのオフ期間において、ＡＧＣループのオン期間での設定に基づく駆動信号で物理量トランスデューサーを駆動して、所望信号の検出処理を実行できる。従って、ＡＧＣループのオン期間の駆動のみで検出処理を行う場合に比べて、高い検出性能での所望信号の検出処理を実現できるようになる。
【００１０】
また、本発明の一態様は、物理量トランスデューサーからのフィードバック信号を受けて、前記物理量トランスデューサーと発振ループを形成し、前記発振ループのゲインを制御するＡＧＣ（Automatic Gain control）ループを含み、前記物理量トランスデューサーを駆動する駆動回路と、前記物理量トランスデューサーからの検出信号を受けて、所望信号を検出する検出回路と、前記駆動回路における前記ＡＧＣループのオン・オフを制御する制御部と、を含み、前記駆動回路は、前記ＡＧＣループのオン期間にて前記ＡＧＣループにより設定された制御電圧に基づく駆動信号を、前記ＡＧＣループのオフ期間において、前記物理量トランスデューサーに出力して前記物理量トランスデューサーを駆動する検出装置に関係する。
【００１１】
本発明の一態様では、制御部により、駆動回路におけるＡＧＣループのオン・オフが制御される。そして、ＡＧＣループのオン期間にてＡＧＣループにより設定された制御電圧に基づく駆動信号が、ＡＧＣループのオフ期間において出力されて、物理量トランスデューサーが駆動される。このようにすれば、ノイズが少ないと考えられるＡＧＣループのオフ期間において、ＡＧＣループのオン期間での設定に基づく駆動信号で物理量トランスデューサーを駆動して、所望信号の検出処理を実行できる。従って、ＡＧＣループのオン期間の駆動のみで検出処理を行う場合に比べて、高い検出性能での所望信号の検出処理を実現できるようになる。
【００１２】
また本発明の一態様では、前記駆動回路は、前記フィードバック信号を増幅する増幅回路と、前記増幅回路による増幅後の信号に基づいて、前記駆動信号を出力する駆動信号出力回路と、前記駆動信号出力回路に前記制御電圧を出力して、前記駆動信号の振幅を制御するゲイン制御回路と、を含み、前記制御部は、前記ゲイン制御回路において前記ＡＧＣループの経路に設けられるスイッチ素子のオン・オフを制御することで、前記ＡＧＣループのオン・オフを制御してもよい。
【００１３】
このようにすれば、ＡＧＣループの経路に設けられるスイッチ素子をオフにすることで、ＡＧＣループをオフにし、ノイズが少ないと考えられるＡＧＣループのオフ期間において、ＡＧＣループのオン期間での設定に基づく駆動信号を物理量トランスデューサーに出力して駆動できるようになる。
【００１４】
また本発明の一態様では、前記ゲイン制御回路は、前記駆動信号の振幅を制御する前記制御電圧を前記駆動信号出力回路に出力する積分器を有し、前記積分器は、演算増幅器と、前記演算増幅器の出力ノードと前記演算増幅器の反転入力端子のノードとの間に設けられるキャパシターと、前記積分器の入力ノードに一端が電気的に接続される抵抗素子とを含み、前記スイッチ素子は、前記抵抗素子の他端と前記演算増幅器の前記反転入力端子のノードとの間に設けられるスイッチ素子であり、前記ゲイン制御回路は、前記スイッチ素子がオフになることで前記積分器にサンプルホールドされた前記制御電圧を、前記ＡＧＣループのオフ期間において、前記駆動信号出力回路に出力し、前記駆動信号出力回路は、サンプルホールドされた前記制御電圧に基づく前記駆動信号を、前記ＡＧＣループのオフ期間において、前記物理量トランスデューサーに出力して前記物理量トランスデューサーを駆動してもよい。
【００１５】
このようにすればゲイン制御回路に用いられる積分器の回路構成を有効活用して、ＡＧＣループのオン期間での制御電圧をサンプルホールドし、サンプルホールドされた制御電圧に基づく駆動信号を、ＡＧＣループのオフ期間において物理量トランスデューサーに出力できるようになる。
【００１６】
また本発明の一態様では、前記抵抗素子は、抵抗が可変の抵抗素子であり、前記ＡＧＣループのオン期間では、前記抵抗素子は低抵抗に設定され、前記ＡＧＣループのオフ期間では、前記抵抗素子は高抵抗に設定されてもよい。
【００１７】
このようにすれば、スイッチ素子がオフになるＡＧＣループのオフ期間において抵抗素子が高抵抗になることで、スイッチ素子からのリーク電流の電流経路等を制限することが可能になり、制御電圧の電荷蓄積ノードからの電荷抜け等を抑制できるようになる。
【００１８】
また本発明の一態様では、前記ＡＧＣループがオンからオフに切り替わるタイミングの前のタイミングで、前記抵抗素子が低抵抗から高抵抗に切り替わってもよい。
【００１９】
このようにすれば、ＡＧＣループがオンからオフに切り替わるタイミングでは、抵抗素子が高抵抗に設定されるようになる。従って、当該タイミングが変動することによる、制御電圧の電荷蓄積ノードの電位変動を、最小限に抑えることが可能になる。
【００２０】
また本発明の一態様では、前記ＡＧＣループがオフからオンに切り替わるタイミングの前のタイミングで、前記抵抗素子が高抵抗から低抵抗に切り替わってもよい。
【００２１】
このようにすれば、ＡＧＣループがオフからオンに切り替わるタイミングでは、抵抗素子が低抵抗に設定されるようになる。従って、ＡＧＣのゲイン制御の収束時間が短縮化され、ＡＧＣの収束動作を高速化することが可能になる。
【００２２】
また本発明の一態様では、前記ゲイン制御回路は、前記増幅回路の出力信号を全波整流し、全波整流後の信号を前記積分器に出力する全波整流器を含み、前記ＡＧＣループのオフ期間において、前記全波整流器が動作オフ状態又は低消費電力モードに設定されてもよい。
【００２３】
このようにすれば、ＡＧＣループのオフ期間において、全波整流器において電力の無駄な消費が行われるのを抑制できる。
【００２４】
また本発明の一態様では、前記ゲイン制御回路は、前記スイッチ素子と前記増幅回路の出力ノードとの間に設けられる第２のスイッチ素子を有し、前記ＡＧＣループのオフ期間において、前記第２のスイッチ素子がオフになってもよい。
【００２５】
このように、ＡＧＣループのオフ期間において、スイッチ素子の前段の第２のスイッチ素子をオフにすれば、スイッチ素子のリーク電流の電流経路を制限できるため、当該リーク電流を原因とする電荷抜け等を抑制できるようになる。
【００２６】
また本発明の一態様では、前記駆動回路は、前記フィードバック信号を増幅する増幅回路と、前記増幅回路による増幅後の信号に基づいて、前記駆動信号を出力する駆動信号出力回路と、前記駆動信号出力回路に前記制御電圧を出力して、前記駆動信号の振幅を制御するゲイン制御回路と、を含み、前記ゲイン制御回路は、前記ＡＧＣループのオン期間にて設定された前記制御電圧をサンプルホールドし、前記ＡＧＣループのオフ期間において、サンプルホールドされた前記制御電圧を前記駆動信号出力回路に出力し、前記駆動信号出力回路は、サンプルホールドされた前記制御電圧に基づく前記駆動信号を、前記ＡＧＣループのオフ期間において、前記物理量トランスデューサーに出力して前記物理量トランスデューサーを駆動してもよい。
【００２７】
このようにすれば、ＡＧＣループのオン期間にて設定された制御電圧がサンプルホールドされて、ＡＧＣループのオフ期間では、サンプルホールドされた制御電圧に基づく駆動信号が物理量トランスデューサーに出力されるようになる。従って、ＡＧＣループのオン期間にてＡＧＣループにより設定された制御電圧に基づく駆動信号により、物理量トランスデューサーを駆動できるようになる。
【００２８】
また本発明の一態様では、前記ＡＧＣループのオン・オフ制御用の制御レジスターを有するレジスター部を、含み、前記制御部は、前記制御レジスターの設定に基づいて前記ＡＧＣループのオン・オフ制御を行ってもよい。
【００２９】
このようにすれば、アプリケーションに応じた好適な設定を制御レジスターに対して行って、ＡＧＣループのオン・オフ制御を実行できるようになる。
【００３０】
また本発明の一態様では、前記レジスター部は、前記制御レジスターとして、前記ＡＧＣループのオン・オフを繰り返すモードの設定レジスターを有してもよい。
【００３１】
このようにすれば、例えばＡＧＣループのオフ期間において駆動電流が変動した場合にも、次のオン期間において駆動電流を元に戻すことが可能になる。従って、検出処理が長時間に亘るようなアプリケーションに好適なＡＧＣループのオン・オフ制御を実現できるようになる。
【００３２】
また本発明の一態様では、前記レジスター部は、前記制御レジスターとして、起動時にＡＧＣループがオンになり、起動完了後にＡＧＣループがオフになるモードの設定レジスターを有してもよい。
【００３３】
このようにすれば、起動後の所定期間の間だけ高い検出性能での検出処理が要求されるようなアプリケーションに好適なＡＧＣループのオン・オフ制御を実現できるようになる。
【００３４】
また本発明の一態様では、前記レジスター部は、前記制御レジスターとして、前記ＡＧＣループのオン期間の長さ情報及び前記ＡＧＣループのオフ期間の長さ情報の少なくとも一方を設定するレジスターを有してもよい。
【００３５】
このようにすれば、アプリケーション等に応じた好適な期間長に、ＡＧＣループのオン期間やオフ期間の長さを設定できるようになる。
【００３６】
また本発明の他の態様は、上記のいずれかに記載の検出装置と、前記物理量トランスデューサーとを含むことを特徴とするセンサーに関係する。
【００３７】
また本発明の他の態様は、上記のいずれかに記載の検出装置を含む電子機器に関係する。
【００３８】
また本発明の他の態様は、上記のいずれかに記載の検出装置を含む移動体に関係する。
【図面の簡単な説明】
【００３９】
【図１】本実施形態の電子機器、ジャイロセンサーの構成例。
【図２】本実施形態の検出装置の構成例。
【図３】ＡＧＣループをオン・オフした場合のノイズの周波数特性の例。
【図４】駆動回路の詳細な構成及び動作の説明図。
【図５】駆動回路の詳細な構成及び動作の説明図。
【図６】ＡＧＣの閉ループ周波数特性を求めるための駆動回路の回路モデルの例。
【図７】ＡＧＣの閉ループ周波数特性。
【図８】図８（Ａ）〜図８（Ｃ）はＡＧＣループのオン時の検出性能の低下の問題についての説明図。
【図９】ＡＧＣループのオフ時のスイッチ素子のリーク電流による問題点の説明図。
【図１０】ＡＧＣループのオフ期間での時間経過に伴う駆動電流の変動率を示す図。
【図１１】図１１（Ａ）、図１１（Ｂ）はＡＧＣループのオン・オフ繰り返しモード、起動完了後オフモードについての説明図。
【図１２】図１２（Ａ）〜図１２（Ｄ）はＡＧＣループのオン・オフの制御レジスターのレジスターマップ例。
【図１３】ＡＧＣループのオフ時のスイッチ素子のリーク電流による悪影響を抑制する手法の説明図。
【図１４】図１４（Ａ）、図１４（Ｂ）は積分器の抵抗素子の抵抗制御手法の説明図。
【図１５】図１５（Ａ）〜図１５（Ｃ）は積分器の抵抗素子の抵抗制御手法の詳細例の説明図。
【図１６】図１６（Ａ）、図１６（Ｂ）は積分器の抵抗素子の抵抗の大きさとＡＧＣの収束時間との関係を示す図。
【図１７】検出回路の構成例。
【図１８】図１８（Ａ）、図１８（Ｂ）は検出回路の他の構成例。
【図１９】移動体の一具体例としての自動車の構成を概略的に示す概念図。
【発明を実施するための形態】
【００４０】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。例えば以下では、物理量トランスデューサーが圧電型の振動子（振動ジャイロ）であり、センサーがジャイロセンサーである場合を例にとり説明するが、本発明はこれに限定されない。例えばシリコン基板などから形成された静電容量検出方式の振動子（振動ジャイロ）や、角速度情報と等価な物理量や角速度情報以外の物理量を検出する物理量トランスデューサー、センサー等にも本発明は適用可能である。
【００４１】
１．電子機器、ジャイロセンサー
図１に本実施形態の検出装置２０を含むジャイロセンサー５１０（広義にはセンサー）と、ジャイロセンサー５１０を含む電子機器５００の構成例を示す。なお電子機器５００、ジャイロセンサー５１０は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また本実施形態の電子機器５００としては、デジタルカメラ、ビデオカメラ、スマートフォン、携帯電話機、カーナビゲーションシステム、ロボット、ゲーム機、時計、健康器具、或いは携帯型情報端末等の種々の機器を想定できる。
【００４２】
電子機器５００はジャイロセンサー５１０と処理部５２０を含む。またメモリー５３０、操作部５４０、表示部５５０を含むことができる。処理部５２０（ＣＰＵ、ＭＰＵ等）はジャイロセンサー５１０等の制御や電子機器５００の全体制御を行う。また処理部５２０は、ジャイロセンサー５１０により検出された角速度情報（広義には物理量）に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、ＧＰＳ自律航法などのための処理を行う。メモリー５３０（ＲＯＭ、ＲＡＭ等）は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能する。操作部５４０はユーザーが電子機器５００を操作するためのものであり、表示部５５０は種々の情報をユーザーに表示する。
【００４３】
ジャイロセンサー５１０（センサー）は振動子１０、検出装置２０を含む。図１の振動子１０（広義には物理量トランスデューサー）は、水晶などの圧電材料の薄板から形成される音叉型の圧電振動子であり、駆動用振動子１１、１２と、検出用振動子１６、１７を有する。駆動用振動子１１、１２には駆動端子２、４が設けられ、検出用振動子１６、１７には検出端子６、８が設けられている。
【００４４】
検出装置２０が含む駆動回路３０は、駆動信号（駆動電圧）を出力して振動子１０を駆動する。そして振動子１０からフィードバック信号を受け、これにより振動子１０を励振させる。検出回路６０は、駆動信号により駆動される振動子１０から検出信号（検出電流、電荷）を受け、検出信号から、振動子１０に印加された物理量に応じた所望信号（コリオリ力信号）を検出（抽出）する。
【００４５】
具体的には、駆動回路３０からの交流の駆動信号（駆動電圧）が駆動用振動子１１の駆動端子２に印加される。すると逆電圧効果によって駆動用振動子１１が振動を開始し、音叉振動により駆動用振動子１２も振動を開始する。この時、駆動用振動子１２の圧電効果によって発生する電流（電荷）が、駆動端子４からフィードバック信号として駆動回路３０にフィードバックされる。これにより振動子１０を含む発振ループが形成される。
【００４６】
駆動用振動子１１、１２が振動すると、検出用振動子１６、１７が図１に示す方向で振動速度ｖで振動する。すると、検出用振動子１６、１７の圧電効果によって発生する電流（電荷）が、検出信号（第１、第２の検出信号）として検出端子６、８から出力される。すると、検出回路６０は、この振動子１０からの検出信号を受け、コリオリ力に応じた信号である所望信号（所望波）を検出する。即ち、検出軸１９を中心に振動子１０（ジャイロセンサー）が回転すると、振動速度ｖの振動方向と直交する方向にコリオリ力Ｆｃが発生する。例えば検出軸１９を中心に回転したときの角速度をωとし、振動子の質量をｍとし、振動子の振動速度をｖとすると、コリオリ力はＦｃ＝２ｍ・ｖ・ωと表される。従って検出回路６０が、コリオリ力に応じた信号である所望信号を検出することで、ジャイロセンサーの回転角速度ωを求めることができる。そして求められた角速度ωを用いることで、処理部５２０は、手振れ補正、姿勢制御、或いはＧＰＳ自律航法等のための種々の処理を行うことができる。
【００４７】
なお図１では、振動子１０が音叉型である場合の例を示しているが、本実施形態の振動子１０はこのような構造に限定されない。例えばＴ字型やダブルＴ字型等であってもよい。また振動子１０の圧電材料は水晶以外であってもよい。
【００４８】
２．検出装置
図２に本実施形態の検出装置２０の構成例を示す。検出装置２０は、振動子１０（物理量トランスデューサー）からのフィードバック信号ＤＩを受けて、振動子１０を駆動する駆動回路３０と、振動子１０からの検出信号ＩＱ１、ＩＱ２を受けて、所望信号を検出する検出回路６０を含む。
【００４９】
駆動回路３０は、振動子１０からのフィードバック信号ＤＩが入力される増幅回路３２と、自動ゲイン制御を行うゲイン制御回路４０と、駆動信号ＤＱを振動子１０に出力する駆動信号出力回路５０を含む。また同期信号ＳＹＣを検出回路６０に出力する同期信号出力回路５２を含む。なお、駆動回路３０の構成は図２に限定されず、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００５０】
増幅回路３２（Ｉ／Ｖ変換回路）は、振動子１０からのフィードバック信号ＤＩを増幅する。例えば振動子１０からの電流の信号ＤＩを電圧の信号ＤＶに変換して出力する。この増幅回路３２は、キャパシター、抵抗素子、演算増幅器などにより実現できる。
【００５１】
駆動信号出力回路５０は、増幅回路３２による増幅後の信号ＤＶに基づいて、駆動信号ＤＱを出力する。例えば駆動信号出力回路５０は、矩形波（又は正弦波）の駆動信号を出力する。この駆動信号出力回路５０はコンパレーター等により実現できる。
【００５２】
ゲイン制御回路４０（ＡＧＣ）は、駆動信号出力回路５０に制御電圧ＤＳを出力して、駆動信号ＤＱの振幅を制御する。具体的には、ゲイン制御回路４０は、信号ＤＶを監視して、発振ループのゲインを制御する。例えば駆動回路３０では、ジャイロセンサーの感度を一定に保つために、振動子１０（駆動用振動子）に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのゲイン制御回路４０が設けられる。ゲイン制御回路４０は、振動子１０からのフィードバック信号ＤＩの振幅（振動子の振動速度ｖ）が一定になるように、ゲインを可変に自動調整する。
【００５３】
同期信号出力回路５２は、増幅回路３２による増幅後の信号ＤＶを受け、同期信号ＳＹＣ（参照信号）を検出回路６０に出力する。この同期信号出力回路５２は、正弦波（交流）の信号ＤＶの２値化処理を行って矩形波の同期信号ＳＹＣを生成するコンパレーターや、同期信号ＳＹＣの位相調整を行う位相調整回路（移相器）などにより実現できる。
【００５４】
検出回路６０は、増幅回路６１、同期検波回路８１、Ａ／Ｄ変換回路１００を含む。増幅回路６１は、振動子１０からの第１、第２の検出信号ＩＱ１、ＩＱ２を受けて、信号増幅や電荷−電圧変換を行う。同期検波回路８１は、駆動回路３０からの同期信号ＳＹＣに基づいて同期検波を行う。Ａ／Ｄ変換回路１００は、同期検波後の信号のＡ／Ｄ変換を行う。なお検出回路６０の構成としては、後述するように種々の方式の構成を採用することができる。これらについては後に詳述する。
【００５５】
検出装置２０は、制御部１４０、レジスター部１５０を更に含むことができる。制御部１４０は、検出装置２０の制御処理を行う。この制御部１４０は、ロジック回路（ゲートアレイ等）やプロセッサー等により実現できる。レジスター部１５０は検出装置２０の各種制御や各種設定を行うためのレジスターを有する。レジスター部１５０のレジスターは例えばメモリーやフリップフロップ回路等により実現できる。レジスター部１５０のレジスターには、例えば図示しない外部インターフェースを介してレジスター値が設定される。そして制御部１４０は、レジスターのレジスター値に基づいて各種制御処理を実行する。
【００５６】
３．ＡＧＣループのオン・オフ制御
本実施形態では、駆動回路３０におけるＡＧＣ（Automatic Gain control）ループのオン・オフが制御される。例えばＡＧＣループのオン・オフ制御は制御部１４０により行われる。そして駆動回路３０は、ＡＧＣループのオン期間での設定に基づく駆動信号ＤＱを、ＡＧＣループのオフ期間において、振動子１０に出力して振動子１０（物理量トランスデューサー）を駆動する。例えばＡＧＣループのオン期間においてＡＧＣループ（ゲイン制御回路４０）により設定された制御電圧ＤＳ（制御信号）に基づく駆動信号ＤＱを、ＡＧＣループのオフ期間において、振動子１０に出力して駆動する。
【００５７】
即ち、ＡＧＣループのオン期間では、ゲイン制御回路４０が、ＡＧＣループにより生成される制御電圧ＤＳを、駆動信号出力回路５０に出力する。具体的には発振ループのゲインであるループゲインが１になるようにＡＧＣループにより設定される制御電圧ＤＳを出力する。駆動信号出力回路５０は、この制御電圧ＤＳにより振幅が制御される駆動信号ＤＱを出力する。即ち、ループゲインが１になるように制御された駆動信号ＤＱを出力する。この駆動信号ＤＱは例えば矩形波の信号であるが、正弦波の信号であってもよい。そして検出回路６０は、このような駆動信号ＤＱにより駆動される振動子１０からの検出信号ＩＱ１、ＩＱ２を受けて、所望信号を検出する。
【００５８】
一方、ＡＧＣループのオフ期間では、ゲイン制御回路４０は、当該オフ期間の前のＡＧＣループのオン期間での設定に基づく制御電圧ＤＳを、駆動信号出力回路５０に出力する。例えばゲイン制御回路４０は、ＡＧＣループのオン期間において設定された制御電圧ＤＳをサンプルホールドする。例えば後述する積分器４４により制御電圧ＤＳがサンプルホールドされる。但し、積分器４４以外の回路構成により制御電圧ＤＳをサンプルホールドしてもよい。そしてゲイン制御回路４０は、ＡＧＣループのオフ期間において、オン期間においてサンプルホールドされた制御電圧ＤＳを駆動信号出力回路５０に出力する。そして駆動信号出力回路５０は、サンプルホールドされた制御電圧ＤＳに基づく駆動信号ＤＱを、ＡＧＣループのオフ期間において、振動子１０に出力して振動子１０を駆動する。
【００５９】
このように駆動信号出力回路５０は、ＡＧＣループのオン期間においてＡＧＣループにより設定された制御電圧ＤＳに基づく駆動信号ＤＱを出力して振動子１０を駆動する。そして検出回路６０は、ＡＧＣループのオフ期間では、オン期間でサンプルホールドされた制御電圧ＤＳに基づく駆動信号ＤＱにより駆動される振動子１０からの検出信号ＩＱ１、ＩＱ２を受けて、所望信号を検出する。
【００６０】
ここでＡＧＣループのオフ期間とは、ＡＧＣループが切断されて、ＡＧＣループによるゲイン制御が作用しなくなる期間である。一方、ＡＧＣループのオン期間とは、ＡＧＣループが切断されておらず、ＡＧＣループによるゲイン制御が作用して、駆動信号ＤＱの振幅が制御される期間である。例えばゲイン制御回路４０におけるＡＧＣループの経路には、スイッチ素子（例えば後述するスイッチ素子ＳＷ）が設けられている。そして制御部１４０は、このＡＧＣループの経路に設けられるスイッチ素子のオン・オフを制御することで、ＡＧＣループのオン・オフを制御する。
【００６１】
ゲイン制御回路４０のＡＧＣループによるゲイン制御は、例えば温度に依らずに振動子１０の駆動電流を一定にして、検出感度を一定にすることを目的として行われる。具体的には、ゲイン制御回路４０が振動子１０からのフィードバック信号に基づく制御電圧ＤＳを生成して、駆動信号出力回路５０に出力する。そして駆動信号出力回路５０が、当該制御電圧ＤＳに基づいて振動子１０の駆動信号ＤＱの振幅（電圧レベル）を調整することで、駆動電流を一定に保つフィードバック制御が行われる。
【００６２】
しかしながら、このようなＡＧＣループによるフィードバック制御を行うと、ノイズが増加して、検出性能が悪化する場合があることが判明した。
【００６３】
例えば図３に、ＡＧＣループをオン・オフした場合のジャイロセンサー出力におけるノイズの周波数特性を示す。図３に示すように、ＡＧＣループをオンにすると、ＡＧＣループをオフにした場合に比べて、例えば１００Ｈｚ付近（数十Ｈｚ〜数百Ｈｚ）の周波数帯域ＲＦＺにおいてノイズ成分（ノイズ密度）が高くなり、検出装置の検出性能が悪化する。このノイズ成分が高くなる周波数帯域ＲＦＺには、製品バラツキがあり、例えば検出装置の回路定数等に応じて変動する。
【００６４】
このような検出性能の悪化に対処する手法として、例えば検出装置のデジタルフィルター処理のカットオフ周波数を、周波数帯域ＲＦＺよりも低い周波数に設定して、当該ノイズ成分を除去する手法が考えられる。即ち、検出装置には、所望信号のアプリケーションに応じた帯域制限のデジタルフィルター処理を行うＤＳＰ部が設けられており、このＤＳＰ部によるデジタルフィルター処理のカットオフ周波数を、周波数帯域ＲＦＺよりも低くする。
【００６５】
しかしながら、アプリケーションによっては、周波数帯域ＲＦＺよりも高いカットオフ周波数（例えば２００Ｈｚ）による帯域制限が要求されるものがある。従って、このようなアプリケーションに対応するためには、検出装置の回路定数等を変更する必要性が生じてしまう。つまり、アプリケーションごとに、検出装置の回路定数等を変更しなければならなくなり、共通の回路定数の回路を使用できなくなるため、製品コストの増加や製品管理の煩雑化などの事態を招く。
【００６６】
一方、前述の特許文献１のスリープモードのように、通常動作時とは異なる発振ループに切り替える手法であると、当該発振ループを用いた振動子の駆動では、振動子の駆動電流を一定にすることができず、所望信号を適切に検出できないという課題がある。
【００６７】
そこで本実施形態では、ＡＧＣループをオンにして当該ＡＧＣループによるゲイン制御で振動子１０を駆動した後、ＡＧＣループをオフに切り替える。そして、オン期間のＡＧＣループにより設定された制御電圧ＤＳに基づく駆動信号ＤＱにより、ＡＧＣループのオフ期間においても振動子１０を駆動して、検出回路６０により所望信号を検出する。
【００６８】
このようにすれば、ノイズが少ないＡＧＣループのオフ期間において、所望信号の検出処理を行うことが可能になるため、ＡＧＣループのオン期間でのみ検出処理を行う場合に比べて、検出装置の検出性能を向上できる。
【００６９】
しかも本実施形態では、ＡＧＣループのオン期間で設定された制御電圧ＤＳに基づく駆動信号ＤＱを用いて、ＡＧＣループのオフ期間での振動子１０の駆動を行っている。例えばゲイン制御回路４０にサンプルホールドされた制御電圧ＤＳに基づく駆動信号ＤＱを用いることで、例えばＡＧＣループのオン期間からオフ期間への切替タイミングでの信号と同じ状態の駆動信号ＤＱを用いて、振動子１０を駆動できる。従って、駆動電流を一定にする機能を維持しつつ、検出装置の検出性能を向上できるという利点がある。
【００７０】
また本実施形態では、このようなＡＧＣループのオン・オフ手法を実現するモードとして、種々のモードを用意している。
【００７１】
具体的には本実施形態では、図２に示すように、レジスター部１５０に、ＡＧＣループのオン・オフ制御用の制御レジスター１５２を設けている。即ち、ＡＧＣループのオン・オフ制御についての各種モードの設定や、オン期間やオフ期間の長さ情報の設定のための制御レジスター１５２を設けている。そして制御部１４０は、制御レジスター１５２の設定（レジスター値）に基づいてＡＧＣループのオン・オフ制御を行う。
【００７２】
例えばレジスター部１５０は、制御レジスター１５２として、ＡＧＣループのオン・オフを繰り返すモードの設定レジスターを有している。このモードが設定されると、制御部１４０は、ＡＧＣループのオン・オフ（ＡＧＣループの経路に設けられるスイッチ素子のオン・オフ）を所与の期間ごとに繰り返す制御を行う。
【００７３】
例えば、ジャイロセンサーにより慣性航法を行うアプリケーションでは、ＡＧＣループがオンからオフに切り替わった後、オフ期間が長時間続くと、駆動電流が変動してしまい、適正な検出処理を実現できなくなるおそれがある。従って、このようなアプリケーションでは、ＡＧＣループのオン・オフを繰り返すモードに設定することで、長時間に亘る検出処理においても、検出性能を維持できるようになる。
【００７４】
またレジスター部１５０は、制御レジスター１５２として、起動時（起動期間）においてＡＧＣループがオンになり、起動完了後（起動期間の経過後）にＡＧＣループがオフになるモードの設定レジスターを有している。このモードが設定されると、制御部１４０は、発振の起動時（電源オン時）において、ＡＧＣループをオンにし、起動が完了したと判断された後に、ＡＧＣループをオフにする制御を行う。
【００７５】
例えば、デジタルカメラ等のアプリケーションでは、電源をオンにして、シャッターを押した後、直ぐに電源を切るという使い方が多い。従って、このようなアプリケーションでは、起動時（起動期間）においてＡＧＣループをオンにし、起動完了後（起動期間経過後）に、ＡＧＣループをオフにするモードに設定することで、検出性能の向上と低消費電力化を両立して実現できる。
【００７６】
またレジスター部１５０は、制御レジスター１５２として、ＡＧＣループのオン期間の長さ情報及びＡＧＣループのオフ期間の長さ情報の少なくとも一方を設定するレジスターを有している。例えば、ＡＧＣループのオン・オフを繰り返すモードでは、制御レジスター１５２の長さ情報によりその期間長が設定されたオン期間及びオフ期間が交互に繰り返されるようになる。また起動時においてＡＧＣループがオンになり起動完了後にＡＧＣループがオフになるモードにおいても、制御レジスター１５２に設定された長さ情報に基づいて、起動時におけるＡＧＣループのオン期間の長さなどが設定されるようになる。
【００７７】
このようなオン期間やオフ期間の長さ情報を設定するレジスターを設けることで、各アプリケーションに対応した最適な期間長にオン期間やオフ期間を設定できるようになる。なお長さ情報は、例えば期間の長さを表す時間情報であるが、本実施形態はこれには限定されず、期間の長さを実質的に特定する種々の情報を採用できる。
【００７８】
４．駆動回路の詳細な構成及び動作
図４、図５は、駆動回路３０の詳細な構成及び動作を説明する図である。
【００７９】
図４において、増幅回路３２は、ローパスフィルター特性をもつ積分型の電流−電圧変換回路（Ｉ／Ｖ変換回路）であり、演算増幅器ＯＰＥ、キャパシターＣＥ、抵抗素子ＲＥを有する。演算増幅器ＯＰＥの非反転入力端子（第１の入力端子）は所定電位（例えばＡＧＮＤ）に設定され、反転入力端子（第２の入力端子）には振動子１０からの信号ＤＩが入力される。キャパシターＣＥ及び抵抗素子ＲＥは、増幅回路３２の出力ノードと演算増幅器ＯＰＥの反転入力端子のノードとの間に設けられる。
【００８０】
ローパスフィルター３４は、増幅回路３２と駆動信号出力回路５０との間に設けられ、ローパスフィルター処理後の信号ＤＶを駆動信号出力回路５０に出力する。このローパスフィルター３４は、抵抗素子ＲＨとキャパシターＣＨを有する。なお、ローパスフィルター３４の構成を省略したり、ローパスフィルター３４の代わりにハイパスフィルターを設けるなどの種々の変形実施が可能である。
【００８１】
ゲイン制御回路４０（ＡＧＣ）は、発振定常状態において、ループゲインが１になるようにゲインを自動調整する回路であり、全波整流器４２、積分器４４を有する。なお、ゲイン制御回路４０に、発振状態を検出する発振検出器等を含ませてもよい。
【００８２】
全波整流器４２は、増幅回路３２の出力信号ＤＶを全波整流し、全波整流後の信号ＤＲを積分器４４に出力する。全波整流器４２は、演算増幅器ＯＰＦ、抵抗素子ＲＦ１、ＲＦ２、コンパレーターＣＰ３、スイッチ素子ＳＦ１、ＳＦ２、インバーター回路ＩＮＶを有する。
【００８３】
抵抗素子ＲＦ１は、信号ＤＶの入力ノードと演算増幅器ＯＰＦの反転入力端子のノードとの間に設けられ、抵抗素子ＲＦ２は、演算増幅器ＯＰＦの出力ノードと反転入力端子のノードとの間に設けられる。
【００８４】
スイッチ素子ＳＦ１は、演算増幅器ＯＰＦの出力ノードと積分器４４の入力ノードＮＧ１との間に設けられ、スイッチ素子ＳＦ２は、信号ＤＶのノードと積分器４４の入力ノードＮＧ１との間に設けられる。そしてスイッチ素子ＳＦ１、ＳＦ２は、信号ＤＶの電圧と所定電位の電圧とを比較するコンパレーターＣＰ３の出力信号に基づいて、排他的にオン・オフ制御される。これにより信号ＤＲは、信号ＤＶを全波整流した信号になる。
【００８５】
積分器４４は、駆動信号ＤＱの振幅の制御電圧ＤＳを駆動信号出力回路５０に出力する。具体的には積分器４４は、全波整流器４２により全波整流された信号ＤＲの積分処理を行って、積分処理により得られた制御電圧ＤＳを駆動信号出力回路５０に出力する。
【００８６】
積分器４４は、演算増幅器ＯＰＧ、抵抗素子ＲＧ、キャパシターＣＧを有する。キャパシターＣＧは、演算増幅器ＯＰＧの出力ノードＮＧ４と演算増幅器ＯＰＧの反転入力端子のノードＮＧ３との間に設けられる。演算増幅器ＯＰＧの非反転入力端子は所定電圧ＶＲ３に設定される。抵抗素子ＲＧは、積分器４４の入力ノードＮＧ１と演算増幅器ＯＰＧの反転入力端子のノードＮＧ３との間に設けられる。
【００８７】
駆動信号出力回路５０を構成するコンパレーターＣＰ１は、非反転入力端子が所定電位（例えばＡＧＮＤ）に設定され、反転入力端子に増幅回路３２での増幅後の信号ＤＶ（例えばフィルター処理後の信号）が入力される。そしてコンパレーターＣＰ１は、信号ＤＶを２値化した矩形波の駆動信号ＤＱを出力する。矩形波の駆動信号ＤＱを振動子１０に出力しても、振動子１０が持つ周波数フィルター作用によって不要な高調波が低減され、目的とする周波数（共振周波数）の駆動信号ＤＱを得ることが可能になる。このコンパレーターＣＰ１は、差動部と、差動部に接続された出力部を有する。そして、ゲイン制御回路４０（積分器）からの制御電圧ＤＳは、コンパレーターＣＰ１の出力部の電源電圧（高電位側電源電圧）として供給される。これにより、コンパレーターＣＰ１が出力する駆動信号ＤＱの振幅は、ゲイン制御回路４０の制御電圧ＤＳに応じて変化するようになり、発振定常状態においてループゲインを１にするゲイン制御が実現される。
【００８８】
なお駆動回路３０の構成は図４の構成に限定されず、種々の変形実施が可能である。例えば図４では、駆動信号出力回路５０が、矩形波の駆動信号ＤＱを出力するコンパレーターＣＰ１により構成されているが、駆動信号出力回路５０を、正弦波の駆動信号ＤＱを出力するゲインアンプ等により構成してもよい。この場合には、ゲイン制御回路４０からの制御電圧ＤＳに基づいて、ゲインアンプのゲインを制御することで、駆動信号ＤＱの振幅を制御すればよい。
【００８９】
そして本実施形態では、ゲイン制御回路４０におけるＡＧＣループの経路にスイッチ素子ＳＷが設けられている。制御部１４０は、このスイッチ素子ＳＷのオン・オフを制御することで、ＡＧＣループのオン・オフを制御する。
【００９０】
例えばＡＧＣループをオンにする場合には、図４に示すようにスイッチ素子ＳＷをオンにする。こうすることで、振動子１０からのフィードバック信号ＤＩに基づきＡＧＣループにより制御された制御電圧ＤＳが、駆動信号出力回路５０に出力されて、駆動電流が一定になるように駆動信号ＤＱの振幅が制御されるようになる。
【００９１】
一方、ＡＧＣループをオフにする場合には、図５に示すようにスイッチ素子ＳＷをオフにする。こうすることでＡＧＣループが切断される。そしてこの場合にも、ＡＧＣループのオン期間において設定された制御電圧ＤＳが駆動信号出力回路５０に出力され、駆動信号出力回路５０は、当該制御電圧ＤＳに基づく駆動信号ＤＱを出力して振動子１０を駆動する。例えば前述の特許文献１のスリープモードでは、別の発振ループに切り替えられるが、本実施形態では、ＡＧＣループがオンからオフに切り替わっても、同じ発振ループが使用されて、ＡＧＣループのオン期間での制御電圧ＤＳに基づく駆動信号ＤＱで振動子１０の発振駆動が行われる。
【００９２】
具体的には、積分器４４の抵抗素子ＲＧは、積分器４４の入力ノードＮＧ１にその一端が電気的に接続されており、スイッチ素子ＳＷは、この抵抗素子ＲＧの他端と演算増幅器ＯＰＧの反転入力端子のノードとの間に設けられる。このようなスイッチ素子ＳＷを設けることで、積分器４４を、制御電圧ＤＳのサンプルホールド回路として機能させることができる。即ち、スイッチ素子ＳＷがオフすると、キャパシターＣＧのノードＮＧ３側の電極に蓄積された電荷の移動が制限されるため、ＡＧＣがオンからオフに切り替わったタイミングでの制御電圧ＤＳが、積分器４４にサンプルホールドされるようになる。
【００９３】
そしてゲイン制御回路４０は、スイッチ素子ＳＷがオフになることで積分器４４にサンプルホールドされた制御電圧ＤＳを、駆動信号出力回路５０に出力する。駆動信号出力回路５０は、サンプルホールドされた制御電圧ＤＳに基づく駆動信号ＤＱを、ＡＧＣループのオフ期間において、振動子１０に出力して駆動する。
【００９４】
この場合に、ＡＧＣループのオン期間の長さが十分に長ければ、振動子１０の発振の起動は完了している。従って、ＡＧＣループ（スイッチ素子ＳＷ）のオンからオフの切替タイミングでサンプルホールドされた制御電圧ＤＳに基づく振幅の駆動信号ＤＱで駆動すれば、振動子１０の駆動電流をある程度一定に保つことが期待できる。
【００９５】
次に、図３のようにＡＧＣループのオン時にノイズ性能が低下する現象の理由について説明する。
【００９６】
図６は、ＡＧＣの閉ループ周波数特性を求めるための駆動回路３０の回路モデルの例である。水晶の振動子１０は、図６に示すようにインダクタンスＬ、抵抗Ｒ、寄生容量ＣＰの等価回路で表される。なお水晶の容量成分については省略している。
【００９７】
増幅回路３２、積分器４４は、実際の回路の通りの回路モデルとする。一方、全波整流器４２については、１／πのゲインを持つ回路としてモデル化し、駆動信号出力回路５０（コンパレータＣＰ１）については、４／π（矩形波）×１／２（時間）＝２／πのゲインを持つ回路としてモデル化する。
【００９８】
このような回路モデルにおいて、演算増幅器ＯＰＧの非反転入力端子に対して小振幅信号ＩＮを入力し、反転入力端子での出力信号ＯＵＴのゲイン及び位相の周波数特性を求めると、図７に示すようになる。
【００９９】
本来ならば、ＩＮの非反転入力端子のノードと、ＯＵＴの反転入力端子のノードとは、負帰還により仮想接地状態となるノードでるため、ゲインとしては０ｄＢ（ゲイン＝１）が期待されるはずである。
【０１００】
しかしながら、図７に示す数式で表される周波数ＦＺにおいてゼロ点が存在するため、実際にはゲインは０ｄＢにはならない。このため積分器４４が出力する制御電圧ＤＳ、つまり駆動信号ＤＱの高電位側電圧ＶＴＣが、周波数ＦＺで波打つように微少に変化するようになる。
【０１０１】
ここで図８（Ａ）に示すように、駆動回路３０の駆動端子と検出回路６０の入力端子の間には寄生容量ＣＰ１、ＣＰ２が存在しており、この寄生容量ＣＰ１、ＣＰ２が原因で、いわゆる静電漏れによる不要信号が発生する。そして、ＣＰ１、ＣＰ２の容量値が同一であれば、図２の増幅回路６１による差動増幅により、ＣＰ１、ＣＰ２による不要信号を除去できる。しかしながら、ＣＰ１、ＣＰ２の容量値が異なると、増幅回路６１による差動増幅によっては当該不要信号は除去されず、検出装置の検出性能を低下させてしまう。また図８（Ｂ）、図８（Ｃ）に示すように、駆動信号ＤＱの高電位側電圧ＶＴＣが、低い周波数ＦＺで微少に変化することで、検出電流（電荷）が変動してしまい、検出感度が変動するおそれもある。例えば、周波数ＦＺによる微少な揺れは、発振ループの駆動周波数ＦＤで周波数変換されることで、ＦＤ±ＦＺの周波数でのノイズ（位相ノイズ）として現れるようになってしまう。
【０１０２】
この点、本実施形態では、ＡＧＣループがオフにされ、オン期間での制御電圧ＤＳの設定に基づく駆動信号ＤＱで振動子１０が駆動される。従って、周波数ＦＺで制御電圧ＤＳが変動する事態を抑制できるため、制御電圧ＤＳの微少変動を要因とする上記のような不具合の発生を抑制でき、検出装置の検出性能を向上できる。
【０１０３】
５．電荷抜け現象
さて、本実施形態ではＡＧＣループのオフ期間においてスイッチ素子ＳＷをオフにしているが、オフになったスイッチ素子ＳＷにおいて電荷抜けの現象が生じるおそれがある。例えばスイッチ素子ＳＷがトランジスター（ＭＯＳトランジスター）により構成される場合に、トランジスターのリーク電流による電荷抜けの現象が発生する。具体的には図９において、スイッチ素子ＳＷがオフになった場合に、スイッチ素子ＳＷを構成するトランジスターのバルク側へのリーク電流ＩＬＢやチャネル側へのリーク電流ＩＬＣが原因で、キャパシターＣＧの蓄積電荷の電荷抜け現象が発生してしまう。このような電荷抜け現象が発生すると、積分器４４にサンプルホールドされた制御電圧ＤＳが変化してしまい、駆動電流が変動する問題が生じる。例えば図４の回路構成では、電荷抜け現象により制御電圧ＤＳが上昇すると、駆動信号ＤＱの振幅が大きくなり、時間経過に伴い駆動電流が増加する現象が生じる。
【０１０４】
例えば図１０は、各温度における時間に対する駆動電流の変動率を示す図である。図１０に示すように時間経過に伴い駆動電流が増加する。また、温度が高いほどリーク電流が大きくなるため、駆動電流の変動率も大きくなる。
【０１０５】
そこで本実施形態では、図１１（Ａ）に示すように、ＡＧＣループのオン・オフを繰り返すモード（以下、適宜、オン・オフ繰り返しモードと呼ぶ）を用意している。このようなオン・オフ繰り返しモードによれば、ＡＧＣループのオフ期間において、図１０のように電荷抜け現象により駆動電流が変動した場合にも、次のＡＧＣループのオン期間において、ＡＧＣループによるゲイン制御が働くようになる。これにより、ＡＧＣループのオフ期間において変動（増加）した駆動電流が、ＡＧＣループのゲイン制御により適正な電流値に戻るようになる。従って、電荷抜け現象による駆動電流の変動の影響を最小限に抑えることが可能になる。
【０１０６】
例えば慣性航法等のアプリケーションでは、長時間に亘り、振動子１０の検出信号から所望信号（角速度）を検出する必要がある。従って、このようなアプリケーションにおいては、図１１（Ａ）に示すようなオン・オフ繰り返しモードに設定することが望ましい。図１０に示すように時間経過に伴う駆動電流の変動率はそれほど大きくないため、ＡＧＣループのオン・オフの繰り返し周期を短くすることで、駆動電流の変動による悪影響を最小限に抑えることができる。そして図３で説明したように、ＡＧＣループをオフにすることで、ノイズ成分が低減され、検出装置の検出装置の向上できるようになる。
【０１０７】
一方、デジタルカメラ等の電子機器のアプリケーションでは、カメラの電源をオンにして、シャッターを切った後、それほど時間を待たずに電源をオフにするのが一般的な使い方である。従って、このようなアプリケーションにおいては、図１１（Ｂ）に示すように、起動時にＡＧＣループをオンにし、起動完了後にＡＧＣループをオフにするモード（以下、適宜、起動完了後オフモードと呼ぶ）を採用する。
【０１０８】
このような起動完了後オフモードに設定すれば、電子機器の電源がオンになると、ＡＧＣループがオンになって駆動回路３０による振動子１０の発振起動が開始して、駆動電流を一定にするＡＧＣの制御が行われるようになる。そして、起動期間が経過し、駆動電流が一定になって発振の起動が完了したと判断されるタイミングになると、ＡＧＣループがオフになる。そして、例えばこのＡＧＣループのオフ期間において、検出回路６０が検出信号から所望信号を検出することで、高い検出性能での所望信号の検出が可能になる。そして、その後に、それほど時間が経たずに電子機器の電源がオフになることが予想されるため、図１０のような駆動電流の変動が大きな問題とならなくなる。
【０１０９】
図１２（Ａ）〜図１２（Ｄ）に、ＡＧＣループのオン・オフの制御レジスターのレジスターマップの例を示す。
【０１１０】
図１２（Ａ）は、検出装置の動作モードの設定レジスターの例であり、ＡＧＭＯＤＥ［１：０］のレジスター値の設定により、ＡＧＣループが常時オンになるモードや、図１１（Ａ）のオン・オフ繰り返しモードや、ＡＧＣループが常時オフになるモードや、図１１（Ｂ）の起動完了後オフモードの設定が可能になる。例えば、外部インターフェースによりユーザーがこのレジスターにアクセスしてレジスター値を設定することで、検出装置の動作モードを、アプリケーションに最適なモードに設定することが可能になる。
【０１１１】
図１２（Ｂ）は、上述した起動完了後オフモード（図１１（Ｂ））において、ＡＧＣループがオンからオフに切り替わるまでの期間の長さを設定するためのレジスターの例である。ＡＧＳＴＡＲＴ［１：０］のレジスター値の設定により、駆動電流が所定電流（例えば２０μＡｐｐ）に達してから、どれくらいの時間が経過してから、ＡＧＣループがオンからオフに切り替わるのかを設定できる。即ち、このレジスター値の設定により、図１１（Ｂ）の起動完了後オフモードにおいて、ＡＧＣループのオン期間の長さを設定できるようになる。
【０１１２】
図１２（Ｃ）、図１２（Ｄ）は、上述したオン・オフ繰り返しモード（図１１（Ａ））において、ＡＧＣループのオフ期間、オン期間の長さを設定するためのレジスターの例である。ＡＧＯＦＴＭ［７：０］、ＡＧＯＮＴＭ［７：０］のレジスター値の設定により、オン・オフ繰り返しモードでのＡＧＣループのオフ時間やオン時間を設定できるようになる。
【０１１３】
また本実施形態では図１３に示すように、ＡＧＣループのオフ期間において、全波整流器４２を動作オフ状態（又は低消費電力モード）に設定している。この動作オフ状態の設定は例えば制御部１４０により行われる。
【０１１４】
即ち、ＡＧＣループのオフ期間においては、ＡＧＣループによるゲイン制御は働いていないため、このオフ期間において全波整流器４２が動作していると、電力の無駄な消費となる。
【０１１５】
この点、本実施形態ではＡＧＣループのオフ期間において、全波整流器４２を動作オフ状態（低消費電力モード）に設定しているため、このような電力の無駄な消費を抑制でき、検出装置の省電力化を図れるようになる。
【０１１６】
また、このような全波整流器４２の動作オフ状態の設定は、全波整流器４２のオペアンプＯＰＦやコンパレーターＣＰ３を動作オフにすることで実現される。具体的には、オペアンプＯＰＦやコンパレーターＣＰ３のバイアス電流をオフにすることなどで実現される。そして、オペアンプＯＰＦやコンパレーターＣＰ３が動作オフになると、図１３に示すように、これらのオペアンプＯＰＦやコンパレーターＣＰ３の出力側から見たインピーダンスが高インピーダンス状態になる。そして、このように高インピーダンス状態に設定すれば、図９のスイッチ素子ＳＷでのリーク電流ＩＬＣの流れる電流経路が制限されるようになるため、結果的に、リーク電流ＩＬＣを原因とする電荷抜けが抑制される。これにより、電荷抜けによる悪影響が低減され、ＡＧＣループのオフ期間での駆動電流の変動等を抑制できるようになる。なお、ＡＧＣループのオフ期間において、全波整流器４２を、完全な動作オフ状態ではなく、低消費電力モードに設定してもよい。低消費電力モードでは、バイアス電流等を通常動作時よりも減少させるなどの設定が行われる。
【０１１７】
また本実施形態では、図１３に示すように、ＡＧＣループのオフ期間において、スイッチ素子ＳＦ１、ＳＦ２をオフにしている。
【０１１８】
即ち図１３では、ゲイン制御回４０は、スイッチ素ＳＷと増幅回路３２の出力ノードとの間に設けられるスイッチ素子ＳＦ１、ＳＦ２（広義には第２のスイッチ素子）を有している。この場合に、スイッチ素子ＳＷがオフになるＡＧＣループのオフ期間において、スイッチ素子ＳＦ１、ＳＦ２（第２のスイッチ素子）についてもオフにする。即ち、制御部１４０は、ＡＧＣループのオフ期間において、スイッチ素子ＳＷのみならず、前段の全波整流器４２を構成するスイッチ素子ＳＦ１、ＳＦ２についてもオフにする。つまり、ＡＧＣループのオン期間での全波整流の動作時には排他的にオン・オフになるスイッチ素子ＳＦ１、ＳＦ２を、ＡＧＣのオフ期間では両方ともオフにする。
【０１１９】
このようにスイッチ素子ＳＷの前段のスイッチ素子ＳＦ１、ＳＦ２をオフにすれば、図９のスイッチ素子ＳＷのリーク電流ＩＬＣの電流経路を制限できるようになるため、リーク電流ＩＬＣを原因とする電荷抜けを抑制できるようになる。即ち、スイッチ素子ＳＷにおいてチャネル側に流れるリーク電流ＩＬＣは、スイッチ素子ＳＦ１、ＳＦ２がオフになることで、その電流経路が制限（遮断）されるようになる。これにより、電荷抜けによる悪影響が低減され、ＡＧＣループのオフ期間での駆動電流の変動等を抑制できる。
【０１２０】
なお図１３では、全波整流器４２のスイッチ素子ＳＦ１、ＳＦ２を有効活用して、スイッチ素子ＳＷのリーク電流ＩＬＣの電流経路を制限しているが、スイッチ素子ＳＦ１、ＳＦ２とは異なるスイッチ素子を別に設けて、リーク電流ＩＬＣの電流経路を制限するようにしてもよい。
【０１２１】
また本実施形態では、図１４（Ａ）、図１４（Ｂ）に示すように、積分器４４の抵抗素子ＲＧとして、抵抗が可変の抵抗素子を用いている。そして図１４（Ａ）に示すように、ＡＧＣループのオン期間では、抵抗素子ＲＧが低抵抗（第１の抵抗値）に設定される。即ち、制御部１４０の制御により、抵抗素子ＲＧの抵抗が低くなるように設定される。一方、ＡＧＣループのオフ期間では、抵抗素子ＲＧが高抵抗（第１の抵抗値よりも高い第２の抵抗値）に設定される。即ち、制御部１４０の制御により、抵抗素子ＲＧの抵抗が高くなるように設定される。
【０１２２】
例えばＡＧＣループのオン期間においては、抵抗素子ＲＧが低抵抗に設定されることで、積分器４４の積分処理の応答性を高めることができる。一方、ＡＧＣループのオフ期間において抵抗素子ＲＧが高抵抗に設定されることで、抵抗素子ＲＧが低抵抗である場合に比べて、スイッチ素子ＳＷのリーク電流ＩＬＣの電流経路をより制限できる。従って、リーク電流ＩＬＣを原因とする電荷抜けの抑制が可能になる。
【０１２３】
図１５（Ａ）〜図１５（Ｃ）は、本実施形態の抵抗制御手法の詳細例の説明図である。図１５（Ａ）は、図１２（Ａ）のレジスターマップにおいて常時ＡＧＣループオンのモードが設定された場合の例である。この場合には、発振起動期間において、スイッチ素子ＳＷがオンになってＡＧＣループがオンになると共に抵抗素子ＲＧが低抵抗に設定される。そして発振起動期間の完了後においても、ＡＧＣループがオンになると共に抵抗素子ＲＧが低抵抗になる状態が継続する。
【０１２４】
図１５（Ｂ）は、図１２（Ａ）のレジスターマップにおいて起動完了後オフモードが設定された場合の例である。まず、タイミングｔ１〜ｔ２の発振起動期間においてスイッチ素子ＳＷがオンになってＡＧＣループがオンになると共に抵抗素子ＲＧが低抵抗に設定される。そしてタイミングｔ２で抵抗素子ＲＧが低抵抗から高抵抗に切り替わり、その後のタイミングｔ３で、スイッチ素子ＳＷがオンからオフになってＡＧＣループがオンからオフに切り替わる。即ち、ＡＧＣループがオンからオフに切り替わるタイミングｔ３の前のタイミングｔ２で、抵抗素子ＲＧが低抵抗から高抵抗に切り替わる。
【０１２５】
図１５（Ｃ）は、図１２（Ａ）のレジスターマップにおいてオン・オフ繰り返しモードが設定された場合の例である。まず、タイミングｔ１〜ｔ２の発振起動期間においてスイッチ素子ＳＷがオンになってＡＧＣループがオンになると共に抵抗素子ＲＧが低抵抗に設定される。そしてタイミングｔ２で抵抗素子ＲＧが低抵抗から高抵抗に切り替わり、その後のタイミングｔ３で、スイッチ素子ＳＷがオンからオフになってＡＧＣループがオンからオフになる。次に、タイミングｔ４で抵抗素子ＲＧが高抵抗から低抵抗に切り替わり、その後のタイミングｔ５で、スイッチ素子ＳＷがオフからオンになってＡＧＣループがオフからオンに切り替わる。即ち、ＡＧＣループがオフからオンに切り替わるタイミングｔ５の前のタイミングｔ４で、抵抗素子ＲＧが高抵抗から低抵抗に切り替わる。
【０１２６】
前述のように、スイッチ素子ＳＷのオン・オフ制御は制御部１４０が行っているが、このオン・オフ制御のタイミングにはバラツキがある。例えば制御部１４０は、振動子１０の発振（水晶発振）に基づくクロック信号（同期信号ＳＹＣ）などを用いて、スイッチ素子ＳＷのオン・オフを制御しているが、回路の素子遅延量が温度等により変動するため、スイッチ素子ＳＷのオン・オフ制御のタイミングも変動してしまう。
【０１２７】
そして図１５（Ｂ）、図１５（Ｃ）においてスイッチ素子ＳＷがオンかオフに切り替わるタイミングｔ３において、積分器４４には、ＡＧＣループのオフ期間で使用される制御電圧ＤＳがサンプルホールドされる。従って、このタイミングｔ３に時間的な変動があると、サンプルホールドされる制御電圧ＤＳの電位も変動してしまう。そして、このように制御電圧ＤＳの電位が変動すると、ＡＧＣループのオフ期間での駆動電流も変動してしまう。
【０１２８】
ここで図１４（Ａ）、図１４（Ｂ）の積分器４４では、キャパシターＣＧの容量値が一定の場合には、抵抗素子ＲＧが高抵抗であるほど、電荷蓄積ノードＮＧ３の電位変動が少なくなる。従って、図１５（Ｂ）、図１５（Ｃ）において、タイミングｔ２で抵抗素子ＲＧを低抵抗から高抵抗に切り替えておけば、その後のタイミングｔ３でスイッチ素子ＳＷがオンからオフに切り替わる際に、電荷蓄積ノードＮＧ３の電位変動を最小限に抑えることが可能になる。このように、電荷蓄積ノードＮＧ３の電位変動が最小限に抑えられれば、サンプルホールドされる制御電圧ＤＳの電位変動も抑えられ、ＡＧＣループのオフ期間での駆動電流の変動（誤差量）も抑制できる。即ち、スイッチ素子ＳＷがオンからオフに切り替わるタイミングｔ３がずれることによる駆動電流の変動を最小限に抑えることが可能になる。
【０１２９】
図１６（Ａ）、図１６（Ｂ）は積分器４４の抵抗素子ＲＧの抵抗の大きさとＡＧＣの収束時間の関係を示す図である。図１６（Ａ）は抵抗素子ＲＧが低抵抗の場合であり、図１６（Ｂ）は抵抗素子ＲＧが高抵抗の場合である。図１６（Ａ）、図１６（Ｂ）に示すように、積分器４４の抵抗素子ＲＧの抵抗が高いほど、ＡＧＣの応答速度が遅くなり、ＡＧＣの収束時間が長くなる。
【０１３０】
そこで図１５（Ｂ）、（Ｃ）では、スイッチ素子ＳＷがオフからオンに切り替わるタイミングｔ５の前のタイミングｔ４において、抵抗素子ＲＧを高抵抗から低抵抗に切り替えておく。このようにすれば、タイミングｔ５でＡＧＣループがオフからオンになり、駆動電流を一定にするＡＧＣループのゲイン制御が開始したときに、抵抗素子ＲＧが低抵抗に設定されているため、ＡＧＣの収束時間を図１６（Ａ）に示すように短縮化できる。即ち、駆動電流が一定になるまでの時間を短縮化でき、ＡＧＣの収束動作を高速化することが可能になる。
【０１３１】
６．検出回路
図１７に検出回路６０の詳細な構成例を示す。図１７は全差動スイッチングミキサー方式の検出回路６０の例である。
【０１３２】
図１７に示すように、全差動スイッチングミキサー方式の検出回路６０は、第１、第２のＱ／Ｖ変換回路６２、６４、第１、第２のゲイン調整アンプ７２、７４、スイッチングミキサー８０、第１、第２のフィルター９２、９４、Ａ／Ｄ変換回路１００、ＤＳＰ部１１０（デジタル信号処理部）を含む。
【０１３３】
Ｑ／Ｖ変換回路６２、６４（電荷−電圧変換回路）には振動子１０からの差動の第１、第２の検出信号ＩＱ１、ＩＱ２が入力される。そしてＱ／Ｖ変換回路６２、６４は振動子１０で発生した電荷（電流）を電圧に変換する。
【０１３４】
ゲイン調整アンプ７２、７４は、Ｑ／Ｖ変換回路６２、６４の出力信号ＱＡ１、ＱＡ２をゲイン調整して増幅する。ゲイン調整アンプ７２、７４は、いわゆるプログラマブルゲインアンプであり、制御部１４０により設定されたゲインで信号ＱＡ１、ＱＡ２を増幅する。例えばＡ／Ｄ変換回路１００の電圧変換範囲に適合する振幅の信号に増幅する。
【０１３５】
スイッチングミキサー８０は、駆動回路３０からの同期信号ＳＹＣに基づいて差動の同期検波を行うミキサーである。具体的にはスイッチングミキサー８０では、ゲイン調整アンプ７２の出力信号ＱＢ１が第１の入力ノードＮＩ１に入力され、ゲイン調整アンプ７４の出力信号ＱＢ２が第２の入力ノードＮＩ２に入力される。そして駆動回路３０からの同期信号ＳＹＣにより差動の同期検波を行って、差動の第１、第２の出力信号ＱＣ１、ＱＣ２を第１、第２の出力ノードＮＱ１、ＮＱ２に出力する。このスイッチングミキサー８０により、前段の回路（Ｑ／Ｖ変換回路、ゲイン調整アンプ）が発生したノイズ（１／ｆノイズ）などの不要信号が高周波帯域に周波数変換される。また、コリオリ力に応じた信号である所望信号が直流信号に落とし込まれる。
【０１３６】
フィルター９２には、スイッチングミキサー８０の第１の出力ノードＮＱ１からの第１の出力信号ＱＣ１が入力される。フィルター９４には、スイッチングミキサー８０の第２の出力ノードＮＱ２からの第２の出力信号ＱＣ２が入力される。これらのフィルター９２、９４は、例えば不要信号を除去（減衰）して所望信号を通過させる周波数特性を有するローパスフィルターである。例えばスイッチングミキサー８０により高周波帯域に周波数変換された１／ｆノイズ等の不要信号は、フィルター９２、９４により除去される。またフィルター９２、９４は、演算増幅器を用いずに、抵抗素子やキャパシターなどのパッシブ素子で構成されるパッシブフィルターである。
【０１３７】
Ａ／Ｄ変換回路１００は、フィルター９２からの出力信号ＱＤ１とフィルター９４からの出力信号ＱＤ２を受けて、差動のＡ／Ｄ変換を行う。具体的には、Ａ／Ｄ変換回路１００は、フィルター９２、９４をアンチエイリアシング用のフィルター（前置きフィルター）として、出力信号ＱＤ１、ＱＤ２のサンプリングを行ってＡ／Ｄ変換を行う。そして本実施形態では、フィルター９２からの出力信号ＱＤ１及びフィルター９４からの出力信号ＱＤ２は、アクティブ素子を介さずにＡ／Ｄ変換回路１００に入力される。Ａ／Ｄ変換回路１００としては、例えばΔシグマ型や逐次比較型などの種々の方式のＡ／Ｄ変換回路を採用できる。Δシグマ型を採用する場合には、例えば１／ｆノイズ低減のためのＣＤＳ（Correlated double sampling）やチョッパーの機能などを有し、例えば２次のΔシグマ変調器などにより構成されるＡ／Ｄ変換回路を用いることができる。
【０１３８】
ＤＳＰ（Digital Signal Processing）部１１０は、各種のデジタル信号処理を行う。例えばＤＳＰ部１１０は、例えば所望信号のアプリケーションに応じた帯域制限のデジタルフィルター処理や、Ａ／Ｄ変換回路１００等により発生したノイズを除去するデジタルフィルター処理を行う。また、ゲイン補正（感度調整）、オフセット補正などのデジタル補正処理を行う。
【０１３９】
図１７の検出回路６０では、全差動スイッチングミキサー方式を採用している。即ち、振動子１０からの差動の検出信号ＩＱ１、ＩＱ２は、Ｑ／Ｖ変換回路６２、６４、ゲイン調整アンプ７２、７４により信号増幅やゲイン調整が行われて、差動の信号ＱＢ１、ＱＢ２としてスイッチングミキサー８０に入力される。そして、これらの差動の信号ＱＢ１、ＱＢ２に対して、スイッチングミキサー８０により、不要信号が高周波帯域に周波数変換される同期検波処理が行われる。そして、フィルター９２、９４により、高周波帯域に周波数変換された不要信号が除去されて、差動の信号ＱＤ１、ＱＤ２としてＡ／Ｄ変換回路１００に入力されて、差動のＡ／Ｄ変換が行われる。
【０１４０】
このような全差動スイッチングミキサー方式の検出回路６０によれば、Ｑ／Ｖ変換回路６２、６４やゲイン調整アンプ７２、７４で発生した１／ｆノイズ等は、スイッチングミキサー８０での周波数変換とフィルター９２、９４によるローパスフィルター特性により除去される。そしてゲイン調整アンプ７２、７４とＡＤ変換回路１００の間には、ゲインは稼げないが発生ノイズが少ない（１／ｆノイズが発生しない）スイッチングミキサー８０や、低ノイズのパッシブ素子により構成されるフィルター９２、９４が設けられる構成となっている。従って、Ｑ／Ｖ変換回路６２、６４やゲイン調整アンプ７２、７４で発生したノイズが除去されると共に、スイッチングミキサー８０やフィルター９２、９４が発生するノイズも最小限に抑えられるため、低ノイズの状態の信号ＱＤ１、ＱＤ２をＡ／Ｄ変換回路１００に入力して、Ａ／Ｄ変換できるようになる。しかも、信号ＱＤ１、ＱＤ２を差動信号としてＡ／Ｄ変換できるため、シングルエンドの信号でＡ／Ｄ変換する場合に比べて、Ｓ／Ｎ比を更に向上できるようになる。
【０１４１】
なお本実施形態の検出回路６０は、図１７に示す全差動スイッチングミキサー方式には限定されない。例えば図１８（Ａ）に示すダイレクトサンプリング方式や、図１８（Ｂ）に示すアナログ同期検波方式などの種々の方式の検出回路６０を採用できる。
【０１４２】
図１８（Ａ）のダイレクトサンプリング方式の検出回路６０は、離散型Ｑ／Ｖ変換回路２６０、Ａ／Ｄ変換回路２７０、ＤＳＰ部２８０を有する。このダイレクトサンプリング方式は、回路の小規模化という意味において優位な構成となる。但し、Ａ／Ｄ変換回路２７０の前段にアンチエイリアシング用のフィルターがないため、折り返し雑音による性能劣化は避けられないという課題がある。これに対して図１７の全差動スイッチングミキサー方式では、Ｑ／Ｖ変換回路６２、６４は、帰還抵抗素子を有する連続型の電荷−電圧変換回路となっているため、ダイレクトサンプリング方式で生じる折り返し雑音による性能劣化の問題を防止でき、小規模の回路構成で低ノイズでの検出処理を実現できるという利点がある。
【０１４３】
図１８（Ｂ）のアナログ同期検波方式の検出回路６０は、Ｑ／Ｖ変換回路３６２、３６４、差動増幅回路３６６、ハイパスフィルター３６７、ＡＣアンプ３６８、オフセット調整回路３７０、同期検波回路３８０、ローパスフィルター３８２、ゲイン調整アンプ３８４、ＤＣアンプ３８６、ＳＣＦ３８８（スイッチトキャパシターフィルター）を有する。また、例えば検出装置の外付けの回路として、Ａ／Ｄ変換回路３９０やＤＳＰ部３９２（デジタルフィルター）が設けられている。
【０１４４】
このアナログ同期検波方式では、例えば検出回路６０での信号のゲインを大きくとることで、ノイズ特性を向上できるという利点がある。但し、回路ブロック数が多くなり、回路が大規模化したり、電流を多く消費するアナログの回路ブロックが多いため、消費電力が過大になってしまうという課題がある。これに対して図１７の全差動スイッチングミキサー方式は、アナログ同期検波方式に比べて回路ブロック数が少なく、回路の小規模化や消費電力の低減化を容易に実現できるという利点がある。また全差動スイッチングミキサー方式では、振動子１０からの差動の信号ＩＱ１、ＩＱ２は、差動信号の状態のままで、ゲイン調整、同期検波処理、フィルター処理が行われ、Ａ／Ｄ変換回路１００に入力されてＡ／Ｄ変換が行われる。このため、シングルエンド信号の状態でフィルター処理、同期検波処理、ゲイン調整処理等が行われるアナログ同期検波方式に比べて、ノイズ低減の点で有利な構成となる。
【０１４５】
なお、本実施形態のジャイロセンサー５１０（センサー）は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。
【０１４６】
図１９は移動体の一具体例としての自動車２０６を概略的に示す。自動車２０６には振動子１０及び検出装置２０を有するジャイロセンサー５１０が組み込まれる。ジャイロセンサー５１０は車体２０７の姿勢を検出することができる。ジャイロセンサー５１０の検出信号は車体姿勢制御装置２０８に供給されることができる。車体姿勢制御装置２０８は例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり個々の車輪２０９のブレーキを制御したりすることができる。その他、こういった姿勢制御は二足歩行ロボットや航空機、ヘリコプター等の各種移動体で利用されることができる。姿勢制御の実現にあたってジャイロセンサー５１０は組み込まれることができる。
【０１４７】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（センサー、物理量トランスデューサー、物理量等）と共に記載された用語（ジャイロセンサー、振動子、角速度情報等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、検出装置やセンサーや電子機器や移動体の構成、振動子の構造等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１４８】
ＯＰＥ、ＯＰＦ、ＯＰＧ  演算増幅器、ＣＰ１、ＣＰ３  コンパレーター、
ＣＥ、ＣＧ、ＣＨ  キャパシター、ＲＥ、ＲＦ１、ＲＦ２、ＲＧ、ＲＨ  抵抗素子、
ＳＷ、ＳＦ１、ＳＦ２  スイッチ素子、
１０  振動子、２０  検出装置、３０  駆動回路、３２  増幅回路、
３４  ローパスフィルター、４０  ゲイン制御回路、４２  全波整流器、
４４  積分器、５０  駆動信号出力回路、５２  同期信号出力回路、
６０  検出回路、６１  増幅回路、６２、６４  Ｑ／Ｖ変換回路、
７２、７４  ゲイン調整アンプ、８０  スイッチングミキサー、８１  同期検波回路、
９２、９４  フィルター、１００  Ａ／Ｄ変換回路、１１０  ＤＳＰ部、
１４０  制御部、１５０  レジスター部、１５２  制御レジスター、
２０６  移動体（自動車）、２０７  車体、２０８  車体姿勢制御装置、２０９  車輪、
２６０  離散型Ｑ／Ｖ変換回路、２７０  Ａ／Ｄ変換回路、２８０  ＤＳＰ部、
３６２、３６４  Ｑ／Ｖ変換回路、３６６  差動増幅回路、
３６７  ハイパスフィルター、３６８  ＡＣアンプ、３７０  オフセット調整回路、
３８０  同期検波回路、３８２  ローパスフィルター、３８４  ゲイン調整アンプ、
３８６  ＤＣアンプ、３８８  ＳＣＦ、３９０  Ａ／Ｄ変換回路、３９２  ＤＳＰ部、
５００  電子機器、５１０  ジャイロセンサー、５２０  処理部、５３０  メモリー、
５４０  操作部、５５０  表示部
【図１】
2015090351.tif 000003
【図２】
2015090351.tif 000004
【図３】
2015090351.tif 000005
【図４】
2015090351.tif 000006
【図５】
2015090351.tif 000007
【図６】
2015090351.tif 000008
【図７】
2015090351.tif 000009
【図８】
2015090351.tif 000010
【図９】
2015090351.tif 000011
【図１０】
2015090351.tif 000012
【図１１】
2015090351.tif 000013
【図１２】
2015090351.tif 000014
【図１３】
2015090351.tif 000015
【図１４】
2015090351.tif 000016
【図１５】
2015090351.tif 000017
【図１６】
2015090351.tif 000018
【図１７】
2015090351.tif 000019
【図１８】
2015090351.tif 000020
【図１９】
2015090351.tif 000021