(57)【要約】【課題】より良好な画質の画像を得る。【解決手段】固体撮像素子は、複数のフォトダイオードが平面的に配置される半導体基板と、フォトダイオード間を分離する画素分離部とを備える。そして、画素分離部は、半導体基板に形成されるトレンチに、高い光吸収係数かつ高い量子効率を有する材料が埋め込まれて形成される光電変換部を有し、光電変換部の側面および底面にはＰ型ドープ層が形成され、光電変換部の上面にはバッファ層を介して透明電極が形成される。本技術は、例えば、CMOSイメージセンサに適用できる。【選択図】図１
2015106621.tif 000002
【特許請求の範囲】
【請求項１】
複数のフォトダイオードが平面的に配置される半導体基板と、
前記フォトダイオード間を分離する分離部と
を備え、
前記分離部は、前記半導体基板に形成されるトレンチに、高い光吸収係数かつ高い量子効率を有する材料が埋め込まれて形成される光電変換部を有する
固体撮像素子。
【請求項２】
前記トレンチに埋め込まれる材料は、カルコパイライト構造を持つ化合物半導体またはIII-V族化合物半導体である
請求項１に記載の固体撮像素子。
【請求項３】
前記分離部は、
前記光電変換部の上部に積層される透明電極と、
前記光電変換部の側面および底面を覆うように設けられるＰ型ドープ層と
をさらに有し、
前記透明電極および前記Ｐ型ドープ層が共にグランドに接続される
請求項１に記載の固体撮像素子。
【請求項４】
前記分離部に入射する入射光による光電変換によって前記光電変換部で生成される光電子が前記透明電極を介して取り出されるとともに、前記光電変換部で生成される正孔が前記Ｐ型ドープ層を介して取り出され、
前記光電変換部から取り出される光起電力を駆動に利用する駆動デバイスをさらに備える
請求項３に記載の固体撮像素子。
【請求項５】
前記分離部は、前記光電変換部と前記透明電極との間に積層されるバッファ層をさらに有する
請求項２に記載の固体撮像素子。
【請求項６】
前記光電変換部は、前記トレンチの所定の深さよりも浅い部分に形成されており、
前記トレンチの所定の深さよりも深い部分には、絶縁膜、金属膜、または有機膜のいずれかが埋め込まれる
請求項１に記載の固体撮像素子。
【請求項７】
前記光電変換部が形成される部分の深さは400ｎｍ以上である
請求項６に記載の固体撮像素子。
【請求項８】
前記分離部は、前記光電変換部の所定の深さよりも深い部分において前記光電変換部の側面を覆う金属薄膜をさらに有する
請求項１に記載の固体撮像素子。
【請求項９】
前記半導体基板に絶縁層およびカラーフィルタが積層されており、
前記分離部は、前記半導体基板から前記カラーフィルタ側に向かって延在するように、前記カラーフィルタの厚み方向の途中まで前記半導体基板から突出して、または、前記カラーフィルタを分割するまで前記半導体基板から突出して形成される
請求項１に記載の固体撮像素子。
【請求項１０】
前記分離部は、
前記光電変換部の上方に配置され、負バイアスが印加される透明電極と、
前記光電変換部の下方に配置され、正バイアスが印加される電極と、
前記光電変換部および前記電極の間に配置され、前記分離部に入射する入射光による光電変換によって前記光電変換部で生成される光電子を蓄積するメモリ部と、
前記メモリ部に蓄積された前記光電子を信号として取り出す転送トランジスタを構成するゲート電極と
をさらに有する
請求項１に記載の固体撮像素子。
【請求項１１】
前記フォトダイオードから読み出された信号であるフォトダイオード信号と前記光電変換部から読み出された信号である画素分離信号との比率である信号強度比と、前記信号強度比に対応する混合度合があらかじめシミュレーションまたは実測により予測されて登録されているデータベースとに基づいて、前記画素分離信号を前記フォトダイオード信号に合算する際の前記混合度合を求め、その混合度合に従った割合で前記画素分離信号を前記フォトダイオード信号に合算する信号処理を行う信号処理回路
をさらに備える請求項１０に記載の固体撮像素子。
【請求項１２】
複数のフォトダイオードが平面的に配置される半導体基板と、
前記フォトダイオード間を分離する分離部と
を備える固体撮像素子の製造方法において、
前記分離部を形成する際に、
前記半導体基板にトレンチを形成し、
前記トレンチに、高い光吸収係数かつ高い量子効率を有する材料を埋め込んで光電変換部を形成する
ステップを含む製造方法。
【請求項１３】
複数のフォトダイオードが平面的に配置される半導体基板と、
前記フォトダイオード間を分離する分離部と
を備え、
前記分離部は、前記半導体基板に形成されるトレンチに、高い光吸収係数かつ高い量子効率を有する材料が埋め込まれて形成される光電変換部を有する
固体撮像素子を備える電子機器。
【請求項１４】
前記トレンチに埋め込まれる材料は、カルコパイライト構造を持つ化合物半導体またはIII-V族化合物半導体である
請求項１３に記載の電子機器。
【請求項１５】
前記分離部は、
前記光電変換部の上部に積層される透明電極と、
前記光電変換部の側面および底面を覆うように設けられるＰ型ドープ層と
をさらに有し、
前記透明電極および前記Ｐ型ドープ層が共にグランドに接続される
請求項１３に記載の電子機器。
【請求項１６】
前記分離部に入射する入射光による光電変換によって前記光電変換部で生成される光電子が前記透明電極を介して取り出されるとともに、同時に前記光電変換部で生成される正孔が前記Ｐ型ドープ層を介して取り出され、
前記光電変換部から取り出される光起電力を駆動に利用する駆動デバイスをさらに備える
請求項１５に記載の電子機器。
【請求項１７】
前記光電変換部から取り出される光起電力を充電する充電部と、
前記充電部に充電を行うモードが指定された場合、前記光電変換部における光起電力が最大となるように、前記固体撮像素子に対して入射光を結像させる光学系を駆動する駆動回路と
をさらに備える請求項１６に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像素子および製造方法、並びに電子機器に関し、特に、より良好な画質の画像を得ることができるようにした固体撮像素子および製造方法、並びに電子機器に関する。
【背景技術】
【０００２】
従来、デジタルスチルカメラやデジタルビデオカメラなどの撮像機能を備えた電子機器においては、例えば、CCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像素子が使用されている。固体撮像素子は、光電変換を行うＰＤ（photodiode：フォトダイオード）と複数のトランジスタとが組み合わされた画素を有しており、平面的に配置された複数の画素から出力される画素信号に基づいて画像が構築される。
【０００３】
このような固体撮像素子では、画素間を物理的に分離するように構成されており、例えば、画素の間にトレンチを掘り込み、そのトレンチ内を絶縁膜や有機材料、金属材料などを埋め込んだ構造により画素間分離が行われる。
【０００４】
例えば、本願出願人は、画素間にドライエッチングでトレンチを掘り込み、そのトレンチに固定電荷膜および絶縁膜を形成し、その上に遮光膜を埋め込む構造の画素分離領域が形成された撮像素子を提案している（特許文献１参照）。
【０００５】
この撮像素子では、例えば、固定電荷膜としてはハフニウム（HfO2）などが用いられ、遮光膜としては金属材料（Ti, W, Ta, Al）または黒色材料（カーボンブラック、TiO, FeO）の何れかが用いられる。これにより、撮像素子では、混色成分となる斜入射光を画素分離領域において反射または吸収させることで、混色の発生を抑制することができる。
【０００６】
さらに、本願出願人は、光を吸収する無機系材料、または、黒色色素を含む感光性樹脂をトレンチ内部に埋め込み、さらにトレンチの上に金属遮光膜（W, Ti）を形成する構造の画素分離領域が形成された撮像素子を提案している（特許文献２参照）。
【０００７】
この撮像素子では、例えば、無機系材料を用いる構成とすることで、その広ギャップバンドを利用して上層の遮光膜で遮光しきれない青色領域の短波長の光を吸収することができ、混色を低減することができる。また、感光性樹脂を用いる構成とすることで、有機膜の組成を変更して、短波長だけでなく長波長までの入射光を選択的に吸収することができ、混色を低減することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１３−１２８０３６号公報
【特許文献２】特開２０１２−１７５０５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述のように、特許文献１および２の撮像素子では、画素間に光を反射ないしは吸収させる絶縁膜、金属、有機材料を埋め込む構成の画素分離領域が形成されること特徴としている。ところが、このような構成においては、金属材料により反射する反射光が光学系に再入射する影響によって、フレアやゴーストといった画質悪化が促進されることが懸念される。
【００１０】
また、感光性樹脂のような有機材料では、実際の１μｍ程度の画素の画素分離として十分な吸収性能を発揮させるためには、たとえば、0.5μｍ以上といったある程度の広いトレンチ幅を必要とし、画素の微細化には十分対応できないことが懸念される。
【００１１】
従って、入射する光の反射による悪影響を回避することや、画素の微細化に対応するために、画素分離領域に入射する光の反射を防止するとともに、より狭い幅で光を吸収することができる構成の画素分離領域が必要とされている。これにより、混色を抑制するのに加えて、入射する光の反射による悪影響を回避し、画素の微細化に対応することで、より良好な画質の画像を得ることができる撮像素子が求められている。
【００１２】
本開示は、このような状況に鑑みてなされたものであり、より良好な画質の画像を得ることができるようにするものである。
【課題を解決するための手段】
【００１３】
本開示の一側面の固体撮像素子は、複数のフォトダイオードが平面的に配置される半導体基板と、前記フォトダイオード間を分離する分離部とを備え、前記分離部は、前記半導体基板に形成されるトレンチに、高い光吸収係数かつ高い量子効率を有する材料が埋め込まれて形成される光電変換部を有する。
【００１４】
本開示の一側面の製造方法は、複数のフォトダイオードが平面的に配置される半導体基板と、前記フォトダイオード間を分離する分離部とを備える固体撮像素子の製造方法において、前記分離部を形成する際に、前記半導体基板にトレンチを形成し、前記トレンチに、高い光吸収係数かつ高い量子効率を有する材料を埋め込んで光電変換部を形成するステップを含む。
【００１５】
本開示の一側面の電子機器は、複数のフォトダイオードが平面的に配置される半導体基板と、前記フォトダイオード間を分離する分離部とを備え、前記分離部は、前記半導体基板に形成されるトレンチに、高い光吸収係数かつ高い量子効率を有する材料が埋め込まれて形成される光電変換部を有する固体撮像素子を備える。
【００１６】
本開示の一側面においては、分離部は、半導体基板に形成されるトレンチに、高い光吸収係数かつ高い量子効率を有する材料が埋め込まれて形成される光電変換部を有する。
【発明の効果】
【００１７】
本開示の一側面によれば、より良好な画質の画像を得ることができる。
【図面の簡単な説明】
【００１８】
【図１】本技術を適用した固体撮像素子の第１の実施の形態の構成例を示す図である。
【図２】画素分離部における光吸収能力について説明する図である。
【図３】画素分離部の平面的な構成例を示す図である。
【図４】固体撮像素子の製造方法を説明する図である。
【図５】固体撮像素子の第２および第３の実施の形態の構成例を示す図である。
【図６】固体撮像素子の第４の実施の形態の構成例を示す図である。
【図７】固体撮像素子の第５および第６の実施の形態の構成例を示す図である。
【図８】固体撮像素子の第７の実施の形態の構成例を示す図である。
【図９】固体撮像素子の第８の実施の形態の構成例を示す図である。
【図１０】固体撮像素子の製造方法を説明する図である。
【図１１】固体撮像素子の製造方法を説明する図である。
【図１２】固体撮像素子の製造方法を説明する図である。
【図１３】固体撮像素子の第９の実施の形態の構成例を示す図である。
【図１４】信号強度比および混合度合の関係を示す図である。
【図１５】電子機器の第１の構成例を示すブロック図である。
【図１６】電子機器の第２の構成例を示すブロック図である。
【発明を実施するための形態】
【００１９】
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【００２０】
図１は、本技術を適用した固体撮像素子の第１の実施の形態の構成例を示す図である。
【００２１】
固体撮像素子１１は、複数の画素１２が平面的にアレイ状に配置されて構成されており、それぞれの画素１２を分離するために、半導体基板１３に画素分離部１４が形成される。図１には、２つの画素１２−１および１２−２を分離する画素分離部１４における固体撮像素子１１の断面的な構成例が示されている。
【００２２】
画素１２−１は、ＰＤ２１−１、カラーフィルタ２２−１、およびマイクロレンズ２３−１を有して構成され、画素１２−２は、ＰＤ２１−２、カラーフィルタ２２−２、およびマイクロレンズ２３−２を有して構成される。このように、画素１２−１および１２−２は同様に構成されており、それぞれを区別する必要がない場合、以下適宜、画素１２と称し、画素１２を構成する各部についても同様とする。また、画素１２のＰＤ２１が形成される半導体基板１３と、カラーフィルタ２２との間に絶縁層２４が積層されている。
【００２３】
ＰＤ２１は、半導体基板１３の内部に形成されるＰＮ接合により構成され、受光した光に応じて光電変換を行って、受光量に応じた電荷を発生する。
【００２４】
カラーフィルタ２２は、画素１２ごとに所定の色の光を透過するフィルタであり、例えば、カラーフィルタ２２−１は赤色（Ｒ）の光を透過し、カラーフィルタ２２−２は緑色（Ｇ）の光を透過する。また、カラーフィルタ２２は、例えば、膜厚が800ｎｍ程度となるように形成される。なお、膜厚は、この値に限定されるものではない。
【００２５】
マイクロレンズ２３は、画素１２ごとにＰＤ２１に照射される光を集光する。
【００２６】
絶縁層２４は、半導体基板１３の表面を絶縁する。絶縁層２４は、例えば、膜厚が500nm程度となるように、窒化シリコン（SiN）等により形成される。なお、膜厚は、この値に限定されるものではない。
【００２７】
画素分離部１４は、画素１２−１および１２−２の間に配置される光電変換膜３２、光電変換膜３２の周囲を囲うように半導体基板１３に形成されるＰ型ドープ層３１、並びに、光電変換膜３２に積層されるバッファ層３３および透明電極３４を有して構成される。
【００２８】
Ｐ型ドープ層３１は、半導体基板１３に対してＰ型の不純物（例えば、ボロン）を添加することにより形成され、光電変換膜３２の周辺（側面および底面）を囲うように設けられる。
【００２９】
光電変換膜３２は、例えば、200ｎｍ程度の狭い幅のトレンチを画素１２の間にドライエッチングによって加工し、高い光吸収係数（所定の高光吸収係数）かつ高い量子効率（所定の高量子効率）を有する物質、例えば、カルコパイライト構造を持つ化合物半導体やIII-V族化合物半導体などを、そのトレンチに埋め込むことにより形成される。ここで、高い光吸収係数かつ高い量子効率を有する物質としては、例えば、CIGS（銅、インジウム、ガリウム、セレンの化合物）を用いることができ、インジウムとガリウムの配合率を変えることで、吸収波長を制御することができる。また、CIGSは、配合率や成膜条件によって、シリコン（Si）の２倍近くの量子効率を実現することができる。
【００３０】
バッファ層３３は、光電変換膜３２の上部に積層される高抵抗の材料、例えば、CdS（Cadmium sulfide：硫化カドミウム）膜により形成される。なお、バッファ層３３は、光電変換膜３２の内部で光電変換により発生する光電子を透明電極３４から効率良く取り出すために設けられ、例えば、バッファ層３３を有しない構成としてもよい。
【００３１】
透明電極３４は、バッファ層３３の上部に積層される導電性を有する透明な材料、例えば、ＩＴＯ（Indium Tin Oxide）膜により形成される。
【００３２】
そして、画素分離部１４では、光電変換膜３２の側面および底面を覆うＰ型ドープ層３１がグランドに接続されるとともに、光電変換膜３２の上面（絶縁層２４側の端面）がバッファ層３３および透明電極３４を介してグランドに接続される。
【００３３】
このように画素分離部１４は構成されており、白色の矢印で図示されているように斜め方向から画素分離部１４に入射する入射光は、光電変換膜３２において光電変換される。そして、光電変換により生成された光電子および正孔（ホール）の再結合が起こる前に、光電変換膜３２から透明電極３４を介して光電子が取り出されるとともに、光電変換膜３２からＰ型ドープ層３１を介して正孔が取り出される。
【００３４】
即ち、光電変換膜３２を構成するカルコパイライト構造を持つ化合物半導体またはIII-V族化合物半導体は直接遷移であるため、光電変換膜３２において生成された光電子およびホールによる再結合放射によって、可視光が周囲に放出される。従って、この可視光が、周囲の画素１２に再入射することによる混色の悪化を防止するため、光電子および正孔（ホール）の再結合が起こる前に、それらを光電変換膜３２から取り出す必要がある。なお、例えば、シリコンのような間接遷移の物質では、主に熱（格子振動）に変わるため、一般に、光電子およびホールの再結合によって光が発生することはなく、このようなことを考慮する必要はない。
【００３５】
このように、固体撮像素子１１では、画素分離部１４において、斜め方向からの入射光を吸収することができ、混色の発生を抑制することができる。
【００３６】
次に、図２を参照して、画素分離部１４における光吸収能力について、光電変換膜３２にCIGSを用いた構成を例にして説明する。
【００３７】
図２に示すように、光電変換膜３２の内部を通過する入射光の光路Ｌ、光電変換膜３２の膜厚Ｄ（トレンチ幅）、および入射光の入射角度αは、幾何学的な関係から、次の式（１）に示す関係となる。
【００３８】
【数１】
2015106621.tif 000003
【００３９】
ここで、光電変換膜３２の膜厚Ｄを200ｎｍとし、入射光の入射角度αを30度としたときに、図２に示す光線１のように、光電変換膜３２の一方の側面から他方の側面まで到達する入射光の光路Ｌは、式（１）に従って、400ｎｍと求めることができる。そして、この光路Ｌ（＝400ｎｍ）を、CIGSを用いた光電変換膜３２の吸収係数の波長依存性を用いてシリコン膜厚に換算すると、青色領域（波長400ｎｍ）において８μｍと求められる。同様に、緑色領域（波長550ｎｍ）において１２μｍ、Red領域（波長650ｎｍ）：３６μｍと求められる。なお、ここでは、斜入射耐性として、入射光の入射角度αには３０度を目安として選択した。同様に、図２に示す光線２のように、マイクロレンズ２３の端部から入射する入射光の光路Ｌは、上述の光線１で求めた値の１／２になる。
【００４０】
このように、斜め方向に入射する入射光の光路Ｌは、固体撮像素子１１の画素１２を構成する半導体基板１３（Si）の膜厚が３μｍ程度であることを考慮すると、その膜厚よりも大きな値となる。従って、固体撮像素子１１では、各波長帯における入射光を光電変換膜３２で十分に吸収することが可能であり、光電変換膜３２による光吸収能力は妥当性があることと認めることができる。
【００４１】
このように、固体撮像素子１１では、画素分離部１４への入射光を反射させることなく、従来よりも薄い膜厚の光電変換膜３２により画素１２間に入射する光を吸収することができ、混色の発生を抑制することができる。
【００４２】
従って、固体撮像素子１１は、入射する光の反射による悪影響を回避することができるとともに、画素１２の微細化に対応することができる。このように、固体撮像素子１１は、画素１２の微細化に対応した混色低減が可能になることより、撮影時のカラー画像の色再現性を向上させることができ、より高画質な画像を得ることができる。
【００４３】
次に、図３を参照して、画素分離部１４の平面的な構成例について説明する。
【００４４】
図３には、４つの画素１２−１乃至１２−４を分離する画素分離部１４の平面的な構成例が示されている。例えば、固体撮像素子１１の画素１２のサイズは、平面的に見たときの一辺の長さが1.2μｍの正方形とされる。
【００４５】
例えば、図３Ａに示すように、画素分離部１４は、画素１２−１および１２−３と画素１２−２および１２−４とを分離する水平方向に沿って延在する部分、並びに、画素１２−１および１２−２と画素１２−３および１２−４とを分離する垂直方向に沿って延在する部分が交差するように接続されたクロス構成とすることができる。
【００４６】
また、例えば、図３Ｂに示すように、画素分離部１４は、画素１２−１と１２−２とを分離する画素分離部１４−１、画素１２−３と１２−４とを分離する画素分離部１４−２、画素１２−１と１２−３とを分離する画素分離部１４−３、および画素１２−２と１２−４とを分離する画素分離部１４−４が、それぞれ分割された分割構造とすることができる。
【００４７】
次に、図４を参照して、固体撮像素子１１の製造方法について説明する。
【００４８】
まず、第１の工程において、Ｐ型ドープ層３１を形成する。
【００４９】
例えば、半導体基板１３において画素１２−１および１２−２の間における画素分離部１４を形成する領域に、例えば、１０１５/ｃｍ３の濃度でボロンをイオン注入する。そして、半導体基板１３の表面に対し、CVD（Chemical Vapor Deposition）により窒化シリコンを成膜することにより、絶縁膜４１を形成する。その後、例えば、500ｎｍの膜厚のフォトレジストマスク（図示せず）をリソグラフィーで形成し、深さ２μｍかつ幅200ｎｍのトレンチ４２をドライエッチングによって形成する。なお、トレンチ４２のサイズは、一例であり、このサイズに限定されることはない。これにより、トレンチ４２の側面および底面にＰ型ドープ層３１される。
【００５０】
ここで、トレンチ４２を形成するためのエッチングのプロセス条件は、バイアス周波数は60/13.56MHzとされ、ガス種と流量はC4F8/SF6=200/200sccmとされ、圧力は30mTorrとされ、基板温度は60度とされ、基板バイアス電圧Vppは200Vとされ、加工時間は150秒とされる。なお、このプロセス条件は一例であって、トレンチ４２を形成するためのエッチングは、このプロセス条件に限られることはない。
【００５１】
次に、第２の工程において、トレンチ４２の内部にCIGS４３を一層埋め込む。このとき、絶縁膜４１の表面にもCIGS４３の膜が形成され、そのCIGS４３の膜の上にCdS膜４４を成膜し、さらにITO膜４５を成膜する。
【００５２】
例えば、CIGS４３は、MOCVD（Metal Organic Chemical Vapor Deposition）法によりトレンチ４２の内部に埋め込まれ、CdS膜４４は、溶液成長法またはスパッタ法により成膜される。また、ITO膜４５は、スパッタ法により成膜され、そのプロセス条件は、ガス種と流量はAr/O2=100/2sccmとされ、圧力は2mTorrとされ、基板温度は27度とされ、基板バイアス電圧Vppは400Vとされ、加工時間は400秒とされる。なお、このプロセス条件は一例であって、ITO膜４５を成膜するためのスパッタ法は、このプロセス条件に限られることはない。また、トレンチ４２には、CIGS４３の他、カルコパイライト構造を持つ化合物またはIII-V族化合物を埋め込んでもよい。
【００５３】
次に、第３の工程において、フォトレジストマスクをリソグラフィーで形成し、ITO膜４５、CdS膜４４、およびCIGS４３をエッチバックで絶縁膜４１までエッチングすることにより、透明電極３４、バッファ層３３、および光電変換膜３２を形成する。
【００５４】
そして、第４の工程において、絶縁膜４１に対して、さらにCVDにより窒化シリコンを成膜することにより、絶縁層２４を形成する。
【００５５】
その後、図１に示すようなカラーフィルタ２２およびマイクロレンズ２３を形成することにより、固体撮像素子１１が製造される。
【００５６】
次に、図５は、固体撮像素子１１の第２および第３の実施の形態の構成例を示す図である。
【００５７】
図５に示すように、第２の実施の形態である固体撮像素子１１Ａ、および、第３の実施の形態である固体撮像素子１１Ｂは、トレンチ内が二重構造とされている点で、図１の固体撮像素子１１と異なる構成となっている。なお、固体撮像素子１１Ａおよび１１Ｂは、その他の部分において図１の固体撮像素子１１と同様に構成されており、共通する構成要素については同一の符号を付し、その詳細な説明は省略する。
【００５８】
例えば、固体撮像素子１１Ａの画素分離部１４Ａでは、光電変換膜３２Ａおよび絶縁膜５１の二層構造とされている。即ち、固体撮像素子１１Ａは、画素分離部１４Ａに形成されるトレンチの所定の深さよりも深い部分に、例えば、二酸化ケイ素（SiO2）や、シリコン窒化膜（SiN）、窒素添加シリコンカーバイト（SiCN）、炭素添加シリコン酸化膜（SiOC）などの絶縁膜５１が埋め込まれ、絶縁膜５１の上部に光電変換膜３２Ａが埋め込まれて構成される。
【００５９】
また、固体撮像素子１１Ｂの画素分離部１４Ｂでは、光電変換膜３２Ｂおよび金属材料５２の二層構造とされている。即ち、固体撮像素子１１Ｂは、画素分離部１４Ｂに形成されるトレンチの所定の深さよりも深い部分に、例えば、タングステン（W）や、チタン（Ti）、タンタル（Ta）、アルミニウム（Al）などの金属材料５２が埋め込まれ、金属材料５２の上部に光電変換膜３２Ｂが埋め込まれて構成される。
【００６０】
このように構成される固体撮像素子１１Ａまたは１１Ｂでは、斜め方向からの入射光を、画素分離部１４Ａまたは１４Ｂの上層側の光電変換膜３２Ａまたは３２Ｂにおける光電変換により吸収することができ、混色の発生を抑制することができる。さらに、固体撮像素子１１Ａまたは１１Ｂでは、ＰＤ２１の内部に起因する電子による混色は、絶縁膜５１または金属材料５２により物理的に防止することができる。
【００６１】
なお、光電変換膜３２Ａおよび３２Ｂは、光電変換膜３２と同様に、CIGSなどのカルコパイライト構造を持つ化合物かIII-V族化合物により構成される。また、絶縁膜５１および金属材料５２に替えて、例えば、黒色色素を含む感光樹脂などの有機膜を埋め込んだ二層構造としてもよい。また、光電変換膜３２Ａおよび３２Ｂの深さは、400ｎｍ以上とすることが好適であるが、400ｎｍ以上に限定されることはない。
【００６２】
次に、図６は、固体撮像素子１１の第４の実施の形態の構成例を示す図である。
【００６３】
図６に示すように、固体撮像素子１１Ｃは、トレンチ側壁表面に金属薄膜５３が形成されている点で、図１の固体撮像素子１１と異なる構成となっている。なお、固体撮像素子１１Ｃは、その他の部分において図１の固体撮像素子１１と同様に構成されており、共通する構成要素については同一の符号を付し、その詳細な説明は省略する。
【００６４】
例えば、固体撮像素子１１Ｃの画素分離部１４Ｃでは、光電変換膜３２の所定の深さよりも深い部分が金属薄膜５３により覆われる構成とされている。金属薄膜５３は、例えば、タングステン（W）、チタン（Ti）、タンタル（Ta）、またはアルミニウム（Al）を用いることができ、膜厚は例えば３０ｎｍに形成される。
【００６５】
このように構成される固体撮像素子１１Ｃでは、斜め方向からの入射光を、画素分離部１４Ｃの上層側に露出している光電変換膜３２における光電変換により吸収することができ、混色の発生を抑制することができる。さらに、固体撮像素子１１Ｃでは、ＰＤ２１を介して画素分離部１４Ｃに入射してきた光を、金属薄膜５３によってＰＤ２１に向かって再度反射させることができる。これにより、そのような光が隣接するＰＤ２１に侵入することを防止することができるとともに、光路長を増加させることで、実効的には、ＰＤ２１における光電変換効率を向上させることができる。
【００６６】
次に、図７は、固体撮像素子１１の第５および第６の実施の形態の構成例を示す図である。
【００６７】
図７に示すように、第５の実施の形態である固体撮像素子１１Ｄ、および、第６の実施の形態である固体撮像素子１１Ｅは、画素分離部１４Ｄおよび１４Ｅがカラーフィルタ２２まで半導体基板１３から突出する構造とされている点で、図１の固体撮像素子１１と異なる構成となっている。なお、固体撮像素子１１Ｄおよび１１Ｅは、その他の部分において図１の固体撮像素子１１と同様に構成されており、共通する構成要素については同一の符号を付し、その詳細な説明は省略する。
【００６８】
例えば、固体撮像素子１１Ｄの画素分離部１４Ｄでは、光電変換膜３２Ｄが、図１の光電変換膜３２よりもカラーフィルタ２２側に向かって延在するように形成され、画素分離部１４Ｄがカラーフィルタ２２の厚み方向の途中まで半導体基板１３から突出して形成される。また、固体撮像素子１１Ｄでは、この突出している部分における光電変換膜３２Ｄの幅は、半導体基板１３に埋め込まれている部分と同じ幅に形成される。
【００６９】
また、固体撮像素子１１Ｅの画素分離部１４Ｅでは、光電変換膜３２Ｅが、図１の光電変換膜３２よりもカラーフィルタ２２側に向かって延在するように形成され、画素分離部１４Ｅがカラーフィルタ２２−１と２２−２とを分割するまで突出して形成される。また、固体撮像素子１１Ｅでは、この突出している部分における光電変換膜３２Ｅの幅は、半導体基板１３に埋め込まれている部分よりも狭い幅に形成される。
【００７０】
このように構成される固体撮像素子１１Ｄまたは１１Ｅでは、より斜入射耐性を向上させることができ、カラーフィルタ２２での混色を低減することができる。
【００７１】
次に、図８は、固体撮像素子１１の第７の実施の形態の構成例を示す図である。
【００７２】
図８に示すように、固体撮像素子１１Ｆは、透明電極３４とグランドとの間に駆動デバイス５４が接続される点で、図１の固体撮像素子１１と異なる構成となっている。なお、固体撮像素子１１Ｆは、その他の部分において図１の固体撮像素子１１と同様に構成されており、共通する構成要素については同一の符号を付し、その詳細な説明は省略する。
【００７３】
上述したように、画素分離部１４では、光電変換膜３２において光電変換が行われ、これにより光起電力を得ることができる。
【００７４】
例えば、図３Ａに示したようなクロス構造では、各画素１２を分離する画素分離部１４は並列に接続されている。従って、１つの画素１２あたりの光起電力Ｐｉを積算することによって、固体撮像素子１１Ｆ全体における総電力Ｐｔは、次の式（２）により求めることができる。
【００７５】
【数２】
2015106621.tif 000004
【００７６】
また、図３Ｂに示したような分離構造では、分割された画素分離部１４ごとに独立して電力を取り出すことができる。
【００７７】
このように、固体撮像素子１１Ｆでは、いわゆる太陽電池のように光電変換膜３２を利用して、透明電極３４を介して駆動デバイス５４に取り出される電力を、例えば、駆動デバイス５４の駆動に利用することができる。これにより、固体撮像素子１１Ｆが搭載される撮像装置（例えば、後述する図１６の電子機器１０１Ａ）の低消費電力化を図ることができる。
【００７８】
次に、図９は、固体撮像素子１１の第８の実施の形態の構成例を示す図である。
【００７９】
図９に示すように、固体撮像素子１１Ｇは、光電変換膜３２での光電変換により発生した電子を信号として取り出せるように構成される点で、図１の固体撮像素子１１と異なる構成となっている。なお、固体撮像素子１１Ｇは、その他の部分において図１の固体撮像素子１１と同様に構成されており、共通する構成要素については同一の符号を付し、その詳細な説明は省略する。また、固体撮像素子１１Ｇは、図３Ｂを参照して上述したように、平面的な構成では、画素分離部１４が分割された分割構造とされる。
【００８０】
固体撮像素子１１Ｇは、図１の固体撮像素子１１の構造に加えて、半導体基板１３の下面にエピタキシャル層６１、シリコン層６２、および絶縁層６３が積層されて構成される。さらに、固体撮像素子１１Ｇは、光電変換膜３２の下面に接するエピタキシャル層６１はメモリ部６４の役割を担うとともに、メモリ部６４の下面に電子ブロック層６５が形成され、電子ブロック層６５の下面側に電極６６が積層されて構成される。さらに、メモリ部６４に蓄積された電子を取り出すロジック部には、メモリ部６４から電子を転送する転送トランジスタを構成するゲート電極６７が形成される。
【００８１】
また、画素１２から電子を取り出すロジック部には、ＰＤ２１からエピタキシャル層６１の下面まで貫通するように形成される転送経路部６８、ＰＤ２１から電子を転送する転送トランジスタを構成するゲート電極６９、および、転送トランジスタを介して転送された電荷を一時的に蓄積するＦＤ（Floating Diffusion）部７０が形成される。
【００８２】
さらに、固体撮像素子１１Ｇでは、光電変換膜３２の上方の透明電極３４に負バイアスが印加されるとともに、光電変換膜３２の下方の電極６６に正バイアスが印加される。これにより、光電変換膜３２における光電変換により生成された光電子および正孔（ホール）を取り出すことができる。
【００８３】
即ち、固体撮像素子１１Ｇでは、電子は下部の電極６６から縦型トランジスタを経由して取り出すことができるとともに、ホールは上部の透明電極３４から取り出すことができる。このように、固体撮像素子１１Ｇは、ＰＤ２１の信号とは切り分けて、光電変換膜３２での光電変換により発生した電子を信号として読み出すことができる。
【００８４】
次に、図１０乃至図１２を参照して、固体撮像素子１１Ｇの製造方法について説明する。なお、図１０乃至図１２では、図の下側を向く面を表面と称し、図の上側を向く面を裏面と称する。
【００８５】
まず、第１１の工程（図１０の上側）において、シリコン基板の表面にCMOSロジック（ゲート電極６７、転送経路部６８、ゲート電極６９、およびＦＤ部７０）を作り込み、絶縁層６３を積層する。そして、シリコン基板の裏面からCMP(Chemical Mechanical  Polishing)により薄膜化を行い、シリコン層６２を形成する。
【００８６】
次に、第１２の工程（図１０の中央）において、リソグラフィーでフォトレジストマスクを作成し、電極６６を形成するための浅いトレンチをドライエッチングで加工する。そして、そのトレンチにITOまたは金属（例えば、CuやAlなど）をスパッタ法により成膜し、さらにエッチバックすることにより電極６６を形成する。その後、電極６６上に絶縁膜（例えば、SiO2またはSiN）をCVDで成膜し、リソグラフィーでフォトレジストマスクを形成した後、ドライエッチングすることにより電子ブロック層６５を形成する。
【００８７】
次に、第１３の工程（図１０の下側）において、シリコン層６２の裏面に対してエピタキシャル成長によりエピタキシャル層６１を形成する。また、エピタキシャル層６１に替えて、ｎ型ドープのポリシリコン層をCVDにより形成してもよい。そして、エピタキシャル層６１に対して、メモリ部６４となるｎ＋型ドープ層をイオン注入で形成するとともに、Ｐ型ドープ層３１に接続される部分にＰ型ドープ層をイオン注入で形成する。この際、ｎ＋型ドープ層は、好適には、ゲート電極６７を有して構成される転送トランジスタに効率よく光電子を引き込むようなポテンシャル分布とする。
【００８８】
次に、第１４の工程（図１１の上側）において、エピタキシャル層６１に対して半導体基板１３を貼り合せ、図４を参照して説明した第１の工程と同様に、Ｐ型ドープ層３１、絶縁膜４１、およびトレンチ４２を形成する。
【００８９】
次に、第１５の工程（図１１の下側）において、図４を参照して説明した第２の工程と同様に、トレンチ４２の内部にCIGSを埋め込んで光電変換膜３２を形成する。次に、第１６の工程（図１２の上側）において、図４を参照して説明した第３の工程と同様に、透明電極３４およびバッファ層３３を形成する。次に、第１７の工程（図１２の下側）において、図４を参照して説明した第４の工程と同様に、CVDにより窒化シリコンを成膜することにより、絶縁層２４を形成し、エッチバックする。
【００９０】
その後、図９に示すようなカラーフィルタ２２およびマイクロレンズ２３を形成することにより、固体撮像素子１１Ｇが製造される。
【００９１】
次に、図１３は、固体撮像素子１１の第９の実施の形態の構成例を示す図である。
【００９２】
図１３に示すように、固体撮像素子１１Ｈは、図９に示した固体撮像素子１１Ｇの構成において、画素分離部１４において発生した電子を画素信号として利用するように構成されている。なお、固体撮像素子１１Ｈにおいて、図９の固体撮像素子１１Ｇと同様に構成されている構成要素については同一の符号を付し、その詳細な説明は省略する。
【００９３】
例えば、固体撮像素子１１Ｈは、図９の固体撮像素子１１Ｇの構成に加え、ＡＤ（Analog Digital）コンバータ８１および８２、並びに、信号処理回路８３を備えて構成される。
【００９４】
ＡＤコンバータ８１は、画素１２−１のＰＤ２１−１から読み出されるフォトダイオード信号ＳｐｄをＡＤ変換する。ＡＤコンバータ８２は、画素分離部１４の光電変換膜３２から読み出される画素分離信号ＳｉをＡＤ変換する。なお、フォトダイオード信号Ｓｐｄおよび画素分離信号Ｓｉは、同期して読み出される。
【００９５】
信号処理回路８３は、ＡＤコンバータ８１によりＡＤ変換されたフォトダイオード信号Ｓｐｄ、および、ＡＤコンバータ８２によりＡＤ変換された画素分離信号Ｓｉに対する信号演算処理を行って、色ごとの合算強度（合算信号）を算出する。
【００９６】
また、信号処理回路８３は、信号演算処理部およびデータベースを含んで構成されている。信号処理回路８３のデータベースには、画素分離信号Ｓｉとフォトダイオード信号Ｓｐｄとの信号強度比Ｓｉ／Ｓｐｄに対する混合度合がデータベース化されて登録されている。ここで、信号強度比Ｓｉ／Ｓｐｄに対する混合度合は、シミュレーションまたは実測によって、あらかじめ予測されたのもである。
【００９７】
例えば、信号強度比Ｓｉ／Ｓｐｄに対する、赤色の画素１２−１の画素信号Ｒｉと緑色の画素１２−２の画素信号Ｇｉについての混合度合Ｒｉ／Ｇｉは、図１４に示すように、あらかじめ求められて、信号処理回路８３のデータベースに登録される。
【００９８】
そして、信号処理回路８３の信号演算処理部は、ＡＤコンバータ８１からの画素分離信号ＳｐｄおよびＡＤコンバータ８２からの画素分離信号Ｓｉから求められる信号強度比Ｓｉ／Ｓｐｄを用いて、データベースを参照することにより、色ごとの混合度合（色割り当て値）を求める。さらに、信号処理回路８３の信号演算処理部は、求めた混合度合に従った割合の画素分離信号Ｓｉを、フォトダイオード信号Ｓｐｄに合算して、合算信号を出力する。このような合算信号をイメージングに用いることにより、固体撮像素子１１Ｈの感度を向上させることができる。
【００９９】
さらに、例えば、固体撮像素子１１Ｈでは、従来、積極的に利用されていなかった遮光成分を画素分離信号Ｓｉとして、フォトダイオード信号Ｓｐｄと切り離して抽出することが可能になることより、信号強度比Ｓｉ／Ｓｐｄの変化を用いた像面位相差オートフォーカスや物体のトラッキング機能などを実現することができる。
【０１００】
なお、上述したような各実施の形態の固体撮像素子１１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【０１０１】
図１５は、電子機器に搭載される撮像装置の第１の構成例を示すブロック図である。
【０１０２】
図１５に示すように、撮像装置１０１は、光学系１０２、撮像素子１０３、信号処理回路１０４、モニタ１０５、駆動回路１０６、およびユーザインタフェイス１０７を備えて構成され、静止画像および動画像を撮像可能である。
【０１０３】
光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０３に導き、撮像素子１０３の撮像面上に結像させる。
【０１０４】
撮像素子１０３には、上述した各実施の形態の固体撮像素子１１が適用される。撮像素子１０３には、光学系１０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子１０３に蓄積された電子に応じた信号が信号処理回路１０４に供給される。また、撮像素子１０３は、駆動回路１０６から供給される駆動信号（タイミング信号）に従って信号転送を行う。
【０１０５】
信号処理回路１０４は、撮像素子１０３から出力された画素信号に対して各種の信号処理を施す。なお、信号処理回路１０４は、図１３の信号処理回路８３としての機能を含んで構成されてもよい。信号処理回路１０４が信号処理を施すことにより得られた画像信号は、図示しないメモリに供給されて記憶（記録）される。
【０１０６】
モニタ１０５は、LCD（Liquid Crystal Display）などにより構成され、信号処理回路１０４から出力される画像信号を表示する。
【０１０７】
駆動回路１０６は、光学系１０２および撮像素子１０３を駆動する。
【０１０８】
ユーザインタフェイス１０７は、ボタンやタッチパネルなどにより構成され、ユーザの操作を受け付けて、その操作に応じた信号をモニタ１０５または駆動回路１０６に供給する。
【０１０９】
このように構成される撮像装置１０１では、上述した各実施の形態の固体撮像素子１１を適用することによって、例えば、混色の発生を抑制した高画質な画像を得ることができる。
【０１１０】
次に、図１６は、電子機器に搭載される撮像装置の第２の構成例を示すブロック図である。
【０１１１】
図１６に示す撮像装置１０１Ａは、蓄電部１０８を備え、信号処理回路１０４からの信号が駆動回路１０６に供給されるように構成されている点で、図１５の撮像装置１０１と異なる構成となっている。なお、撮像装置１０１Ａは、その他の部分において図１５の撮像装置１０１と同様に構成されており、共通する構成要素については同一の符号を付し、その詳細な説明は省略する。
【０１１２】
撮像装置１０１Ａでは、撮像素子１０３は、画素分離部１４の光電変換膜３２における光起電力を取り出すことができるように構成されており、その光起電力は、撮像素子１０３から蓄電部１０８に供給される。
【０１１３】
蓄電部１０８は、撮像素子１０３から供給される光起電力を蓄積することができる。
【０１１４】
また、撮像装置１０１Ａでは、信号処理回路１０４は、画素分離部１４の光電変換膜３２における光起電力を測定することができ、その測定結果を駆動回路１０６に供給する。
【０１１５】
そして、駆動回路１０６は、例えば、ユーザインタフェイス１０７に対して充電モードを指定する操作が行われると、その操作に従い、信号処理回路１０４により測定される光起電力が最大となるように、光学系１０２のレンズ位置を特定する。これにより、画素分離部１４の光電変換膜３２における光起電力が最大効率で、例えば、上述した式（２）で求められる総電力Ｐｔが最大となるように発電が行われ、蓄電部１０８に電力が蓄積される。
【０１１６】
また、駆動回路１０６は、撮影モードでないときには、自動的に充電モードとして光学系１０２を駆動し、光起電力が最大効率で蓄電部１０８に蓄積されるようにしてもよい。なお、撮影モードであるときには、そのまま斜入射光による画素分離部１４での光電変換によって光起電力が得られる。
【０１１７】
このように構成される撮像装置１０１Ａでは、混色の発生を抑制した高画質な画像を得ることができるとともに、画素分離部１４の光電変換膜３２における光起電力を駆動に利用することによって省電力化を図ることができる。
【０１１８】
なお、本実施の形態においては、撮像装置１０１について説明したが、例えば、上述した各実施の形態の固体撮像素子１１は、内視鏡、ビジョンチップ（人工網膜）、生体センサーなど、光（電磁波）をイメージングする電子機器全般に適用することができる。
【０１１９】
さらに、固体撮像素子１１は、裏面照射型のCMOSイメージセンサ、および、表面照射型のCMOSイメージセンサ（固体撮像素子１１Ｇおよび１１Ｈを除く）のどちらにも適用することができる。また、CCD型イメージセンサに適用しても良い。
【０１２０】
なお、本技術は以下のような構成も取ることができる。
（１）
複数のフォトダイオードが平面的に配置される半導体基板と、
前記フォトダイオード間を分離する分離部と
を備え、
前記分離部は、前記半導体基板に形成されるトレンチに、高い光吸収係数かつ高い量子効率を有する材料が埋め込まれて形成される光電変換部を有する
固体撮像素子。
（２）
前記トレンチに埋め込まれる材料は、カルコパイライト構造を持つ化合物半導体またはIII-V族化合物半導体である
上記（１）に記載の固体撮像素子。
（３）
前記分離部は、
前記光電変換部の上部に積層される透明電極と、
前記光電変換部の側面および底面を覆うように設けられるＰ型ドープ層と
をさらに有し、
前記透明電極および前記Ｐ型ドープ層が共にグランドに接続される
上記（１）または（２）に記載の固体撮像素子。
（４）
前記分離部に入射する入射光による光電変換によって前記光電変換部で生成される光電子が前記透明電極を介して取り出されるとともに、前記光電変換部で生成される正孔が前記Ｐ型ドープ層を介して取り出され、
前記光電変換部から取り出される光起電力を駆動に利用する駆動デバイスをさらに備える
上記（３）に記載の固体撮像素子。
（５）
前記分離部は、前記光電変換部と前記透明電極との間に積層されるバッファ層をさらに有する
上記（３）または（４）に記載の固体撮像素子。
（６）
前記光電変換部は、前記トレンチの所定の深さよりも浅い部分に形成されており、
前記トレンチの所定の深さよりも深い部分には、絶縁膜、金属膜、または有機膜のいずれかが埋め込まれる
上記（１）から（５）までのいずれかに記載の固体撮像素子。
（７）
前記光電変換部が形成される部分の深さは400ｎｍ以上である
上記（６）に記載の固体撮像素子。
（８）
前記分離部は、前記光電変換部の所定の深さよりも深い部分において前記光電変換部の側面を覆う金属薄膜をさらに有する
上記（１）から（５）までのいずれかに記載の固体撮像素子。
（９）
前記半導体基板に絶縁層およびカラーフィルタが積層されており、
前記分離部は、前記半導体基板から前記カラーフィルタ側に向かって延在するように、前記カラーフィルタの厚み方向の途中まで前記半導体基板から突出して、または、前記カラーフィルタを分割するまで前記半導体基板から突出して形成される
上記（１）から（８）までのいずれかに記載の固体撮像素子。
（１０）
前記分離部は、
前記光電変換部の上方に配置され、負バイアスが印加される透明電極と、
前記光電変換部の下方に配置され、正バイアスが印加される電極と、
前記光電変換部および前記電極の間に配置され、前記分離部に入射する入射光による光電変換によって前記光電変換部で生成される光電子を蓄積するメモリ部と、
前記メモリ部に蓄積された前記光電子を信号として取り出す転送トランジスタを構成するゲート電極と
をさらに有する
上記（１）または（２）に記載の固体撮像素子。
（１１）
前記フォトダイオードから読み出された信号であるフォトダイオード信号と前記光電変換部から読み出された信号である画素分離信号との比率である信号強度比と、前記信号強度比に対応する混合度合があらかじめシミュレーションまたは実測により予測されて登録されているデータベースとに基づいて、前記画素分離信号を前記フォトダイオード信号に合算する際の前記混合度合を求め、その混合度合に従った割合で前記画素分離信号を前記フォトダイオード信号に合算する信号処理を行う信号処理回路
をさらに備える上記（１０）に記載の固体撮像素子。
（１２）
複数のフォトダイオードが平面的に配置される半導体基板と、
前記フォトダイオード間を分離する分離部と
を備える固体撮像素子の製造方法において、
前記分離部を形成する際に、
前記半導体基板にトレンチを形成し、
前記トレンチに、高い光吸収係数かつ高い量子効率を有する材料を埋め込んで光電変換部を形成する
ステップを含む製造方法。
（１３）
複数のフォトダイオードが平面的に配置される半導体基板と、
前記フォトダイオード間を分離する分離部と
を備え、
前記分離部は、前記半導体基板に形成されるトレンチに、高い光吸収係数かつ高い量子効率を有する材料が埋め込まれて形成される光電変換部を有する
固体撮像素子を備える電子機器。
（１４）
前記トレンチに埋め込まれる材料は、カルコパイライト構造を持つ化合物半導体またはIII-V族化合物半導体である
上記（１３）に記載の電子機器。
（１５）
前記分離部は、
前記光電変換部の上部に積層される透明電極と、
前記光電変換部の側面および底面を覆うように設けられるＰ型ドープ層と
をさらに有し、
前記透明電極および前記Ｐ型ドープ層が共にグランドに接続される
上記（１３）または（１４）に記載の電子機器。
（１６）
前記分離部に入射する入射光による光電変換によって前記光電変換部で生成される光電子が前記透明電極を介して取り出されるとともに、同時に前記光電変換部で生成される正孔が前記Ｐ型ドープ層を介して取り出され、
前記光電変換部から取り出される光起電力を駆動に利用する駆動デバイスをさらに備える
上記（１５）に記載の電子機器。
（１７）
前記光電変換部から取り出される光起電力を充電する充電部と、
前記充電部に充電を行うモードが指定された場合、前記光電変換部における光起電力が最大となるように、前記固体撮像素子に対して入射光を結像させる光学系を駆動する駆動回路と
をさらに備える上記（１６）に記載電子機器。
【０１２１】
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０１２２】
１１  固体撮像素子，  １２  画素，  １３  半導体基板，  １４  画素分離部，  ２１  ＰＤ，  ２２  カラーフィルタ，  ２３  マイクロレンズ，  ２４  絶縁層，  ３１  Ｐ型ドープ層，  ３２  光電変換膜，  ３３  バッファ層，  ３４  透明電極，  ４１  絶縁膜，  ４２  トレンチ，  ４３  CIGS，  ４４  CdS膜，  ４５  ITO膜，  ５１  絶縁膜，  ５２  金属材料，  ５３  金属薄膜，  ５４  駆動デバイス
【図１】
2015106621.tif 000005
【図２】
2015106621.tif 000006
【図３】
2015106621.tif 000007
【図４】
2015106621.tif 000008
【図５】
2015106621.tif 000009
【図６】
2015106621.tif 000010
【図７】
2015106621.tif 000011
【図８】
2015106621.tif 000012
【図９】
2015106621.tif 000013
【図１０】
2015106621.tif 000014
【図１１】
2015106621.tif 000015
【図１２】
2015106621.tif 000016
【図１３】
2015106621.tif 000017
【図１４】
2015106621.tif 000018
【図１５】
2015106621.tif 000019
【図１６】
2015106621.tif 000020