(57)【要約】【課題】画像情報をシリアル伝送する伝送路を用いて、制御情報を効率よくシリアル伝送する。【解決手段】取得した制御情報及び取得した画像情報の一方を予め定めたデータ長以下の複数の分割データに分割し、分割データに当該分割データの内容を示す識別情報を含むヘッダを付加して、予め定めたパケット長の複数のパケットを生成する生成手段と、前記生成手段で生成された複数のパケットをシリアルデータとしてシリアル伝送路に送信する送信手段と、を備えた送信装置を有する。【選択図】図３
2015002528.tif 000002
【特許請求の範囲】
【請求項１】
取得した制御情報及び取得した画像情報の一方を予め定めたデータ長以下の複数の分割データに分割し、分割データに当該分割データの内容を示す識別情報を含むヘッダを付加して、予め定めたパケット長の複数のパケットを生成する生成手段と、
前記生成手段で生成された複数のパケットをシリアルデータとしてシリアル伝送路に送信する送信手段と、
を備えた送信装置。
【請求項２】
更に、制御情報を含む情報を授受する制御手段を備え、
前記制御手段は、生成した制御情報が前記送信手段により送信されるように、生成した制御情報を前記生成手段に取得させる、
請求項１に記載の送信装置。
【請求項３】
更に、画像情報及び制御情報を記憶する記憶手段を備え、
前記制御手段は、生成した制御情報を前記記憶手段に書き込み、
前記生成手段は、画像情報及び制御情報を前記記憶手段から取得する、
請求項２に記載の送信装置。
【請求項４】
前記生成手段は、前記送信手段が制御情報のデータを格納した複数のパケットを送信し終わると、前記制御手段に送信完了を通知する、
請求項２又は請求項３に記載の送信装置。
【請求項５】
制御情報のデータを格納した複数のパケットに付加するヘッダに、前記制御情報のデータを格納した複数のパケットの全数と各パケットの連続番号とを表す連続情報を含ませる、請求項１から請求項４までのいずれか１項に記載の送信装置。
【請求項６】
取得した制御情報及び取得した画像情報の一方を予め定めたデータ長以下の複数の分割データに分割し、分割データに当該分割データの内容を示す識別情報を含むヘッダを付加して、予め定めたパケット長の複数のパケットを生成する生成手段と、前記生成手段で生成された複数のパケットをシリアルデータとしてシリアル伝送路に送信する送信手段と、を備えた送信部と、
前記シリアルデータとして送信された複数のパケットを受信する受信手段と、受信された複数のパケットのヘッダを解析する解析手段と、複数のパケットの各々から格納されたデータを抽出する抽出手段と、を備えた受信部と、
を備えた送受信装置。
【請求項７】
更に、制御情報を含む情報を授受する制御部を備え、
前記制御部は、生成した制御情報が前記送信手段により送信されるように、生成した制御情報を前記生成手段に取得させる、
請求項６に記載の送受信装置。
【請求項８】
更に、画像情報及び制御情報を記憶する記憶部を備え、
前記制御部は、生成した制御情報を前記記憶部に書き込み、
前記送信部は、画像情報及び制御情報を前記記憶部から取得し、
前記受信部は、抽出された画像情報又は制御情報を前記記憶部に書き込む、
請求項７に記載の送受信装置。
【請求項９】
前記送信部は、制御情報のデータを格納した複数のパケットを送信し終わると、前記制御部に送信完了を通知し、
前記受信部は、制御情報のデータを格納した複数のパケットを受信し終わると、前記制御部に受信完了を通知する、
請求項７又は請求項８に記載の送受信装置。
【請求項１０】
制御情報のデータを格納した複数のパケットに付加するヘッダに、前記制御情報のデータを格納した複数のパケットの全数と各パケットの連続番号とを表す連続情報を含ませる、請求項６から請求項９までのいずれか１項に記載の送受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信装置及び送受信装置に関する。
【背景技術】
【０００２】
特許文献１には、シリアルデータ転送において、受信するシリアルデータを記憶手段に蓄積するとともに該シリアルデータから、パケット先頭を表わすパケット先頭データを検出し、該パケット先頭データを検出するとパケット長を表わすパケット長データを検出し、該パケット長データを検出すると受信データの計数を開始して、計数値が前記パケット長データ相当値になると終了割り込み処理を起動して、前記記憶手段に蓄積した受信データを読出す、ことを特徴とするシリアルデータ受信方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−６５７１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、画像情報をシリアル伝送する伝送路を用いて、制御情報を効率よくシリアル伝送する送信装置及び送受信装置を提供することにある。
【課題を解決するための手段】
【０００５】
請求項１に係る発明は、取得した画像情報を予め定めたデータ長以下の長さに分割し、分割されたデータに画像情報であることを示す識別情報を含むヘッダを付加して、予め定めたパケット長の複数のパケットを生成すると共に、取得した制御情報を前記データ長以下の長さに分割し、分割されたデータに制御情報であることを示す識別情報を含むヘッダを付加して、前記パケット長の複数のパケットを生成する生成手段と、前記生成手段で生成された複数のパケットをシリアルデータとしてシリアル伝送路に送信する送信手段と、を備えた送信装置である。
【０００６】
請求項２に係る発明は、更に、制御情報を含む情報を授受する制御手段を備え、前記制御手段は、生成した制御情報が前記送信手段により送信されるように、生成した制御情報を前記生成手段に取得させる、請求項１に記載の送信装置である。
【０００７】
請求項３に係る発明は、更に、画像情報及び制御情報を記憶する記憶手段を備え、前記制御手段は、生成した制御情報を前記記憶手段に書き込み、前記生成手段は、画像情報及び制御情報を前記記憶手段から取得する、請求項２に記載の送信装置である。
【０００８】
請求項４に係る発明は、前記生成手段は、前記送信手段が制御情報のデータを格納した複数のパケットを送信し終わると、前記制御手段に送信完了を通知する、請求項２又は請求項３に記載の送信装置である。
【０００９】
請求項５に係る発明は、制御情報のデータを格納した複数のパケットに付加するヘッダに、前記制御情報のデータを格納した複数のパケットの全数と各パケットの連続番号とを表す連続情報を含ませる、請求項１から請求項４までのいずれか１項に記載の送信装置である。
【００１０】
請求項６に係る発明は、取得した画像情報を予め定めたデータ長以下の長さに分割し、分割されたデータに画像情報であることを示す識別情報を含むヘッダを付加して、予め定めたパケット長の複数のパケットを生成すると共に、取得した制御情報を前記データ長以下の長さに分割し、分割されたデータに制御情報であることを示す識別情報を含むヘッダを付加して、前記パケット長の複数のパケットを生成する生成手段と、前記生成手段で生成された複数のパケットをシリアルデータとしてシリアル伝送路に送信する送信手段と、を備えた送信部と、前記シリアルデータとして送信された複数のパケットを受信する受信手段と、受信された複数のパケットのヘッダを解析する解析手段と、複数のパケットの各々から格納されたデータを抽出する抽出手段と、を備えた受信部と、を備えた送受信装置である。
【００１１】
請求項７に係る発明は、更に、制御情報を含む情報を授受する制御部を備え、前記制御部は、生成した制御情報が前記送信手段により送信されるように、生成した制御情報を前記生成手段に取得させる、請求項６に記載の送受信装置である。
【００１２】
請求項８に係る発明は、更に、画像情報及び制御情報を記憶する記憶部を備え、前記制御部は、生成した制御情報を前記記憶部に書き込み、前記送信部は、画像情報及び制御情報を前記記憶部から取得し、前記受信部は、抽出された画像情報又は制御情報を前記記憶部に書き込む、請求項７に記載の送受信装置である。
【００１３】
請求項９に係る発明は、前記送信部は、制御情報のデータを格納した複数のパケットを送信し終わると、前記制御部に送信完了を通知し、前記受信部は、制御情報のデータを格納した複数のパケットを受信し終わると、前記制御部に受信完了を通知する、請求項７又は請求項８に記載の送受信装置である。
【００１４】
請求項１０に係る発明は、制御情報のデータを格納した複数のパケットに付加するヘッダに、前記制御情報のデータを格納した複数のパケットの全数と各パケットの連続番号とを表す連続情報を含ませる、請求項６から請求項９までのいずれか１項に記載の送受信装置である。
【発明の効果】
【００１５】
請求項１、請求項６に係る発明によれば、画像情報をシリアル伝送する伝送路を用いて、制御情報が効率よくシリアル伝送される。
【００１６】
請求項２、請求項７に係る発明によれば、制御情報の送信が指示される。
【００１７】
請求項３、請求項８に係る発明によれば、画像情報及び制御情報が保持される。
【００１８】
請求項４、請求項９に係る発明によれば、本構成を備えない場合に比べて、割り込み発生頻度が低下する。
【００１９】
請求項５、請求項１０に係る発明によれば、本構成を備えない場合に比べて、制御情報を含む複数のパケットを全部送受信したか否かが容易に分かるようになる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態に係る送受信装置を用いた情報伝送システムの概略構成の一例を示すブロック図である。
【図２】送受信されるパケットの構成の一例を示す模式図である。
【図３】制御情報を予め定めたデータ長に分割する一例を示す模式図である。
【図４】（Ａ）は制御情報のデータを格納したパケットの構成の一例を示す模式図である。（Ｂ）は画像情報のデータを格納したパケットの構成の一例を示す模式図である。
【図５】制御部が実行する「制御情報の送信処理」の手順を示すフローチャートである。
【図６】パケット生成部の動作を説明するためのフローチャートである。
【図７】パケット受信部の動作を説明するためのフローチャートである。
【発明を実施するための形態】
【００２１】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。なお、以下では、２つの送受信装置間でシリアル伝送にて情報の送受信を行う情報伝送システムに本発明を適用した場合について説明する。
【００２２】
＜情報伝送システム＞
図１は本発明の実施の形態に係る送受信装置を用いた情報伝送システムの概略構成の一例を示すブロック図である。なお、送受信装置１２と送受信装置１４とは同様の構成であるため、以下では、情報を送信する送信側については主に送受信装置１２の構成を用いて説明し、情報を受信する受信側については主に送受信装置１４の構成を用いて説明する。
【００２３】
送受信装置１２と送受信装置１４の対応する部分には、同一符号を付して説明を省略する。また、以下の説明において、送受信装置１２と送受信装置１４の対応する部分を区別する必要がある場合は、送信側の送受信装置１２の符号の末尾に「Ｔ」を付し、受信側の送受信装置１４の符号の末尾「Ｒ」を付す。
【００２４】
図１に示すように、情報伝送システム１０は、送受信装置１２と送受信装置１４とが一対の伝送路１６（１６Ａ、１６Ｂ）で接続されている。伝送路１６Ａは、送受信装置１２から送受信装置１４へ情報をシリアル伝送するための伝送路であり、伝送路１６Ｂは、送受信装置１４から送受信装置１２へ情報をシリアル伝送するための伝送路である。
【００２５】
各伝送路１６は、それぞれ２本の線路により構成され、差動信号が伝送される差動線路とされている。伝送路１６Ａと伝送路１６Ｂは、４本の線路を束ねて外部から被覆を被せることで１本のケーブルとしてもよく、伝送路１６Ａと伝送路１６Ｂでそれぞれ２本の線路を束ねて２本のケーブルとしてもよい。また、本実施の形態では、伝送路１６Ａ、１６Ｂをそれぞれ１つとしているが、複数並列化することにより送受信装置間のデータ伝送の高速化を図ってもよい。
【００２６】
送受信装置１２は、中央処理装置（ＣＰＵ）等で構成された制御部２０と、パケット処理によりシリアル伝送を行うプロトコルが搭載されており、ハード制御より通信に関する動作を行う通信処理部２２と、を備えている。通信処理部２２は、制御情報が入出力される制御情報インターフェイス（Ｉ/Ｆ）２４と、画像情報が入出力される画像情報インターフェイス（Ｉ/Ｆ）２６と、を備えている。制御部２０は、ＣＰＵバス等の伝送路２８により制御情報Ｉ/Ｆ２４に接続されている。制御情報Ｉ/Ｆ２４と画像情報Ｉ/Ｆ２６とは、通信処理部２２に接続されている。
【００２７】
通信処理部２２は、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）、ゲートアレイなどの回路（ＩＣ：Integrated Circuit）により実装される。
【００２８】
通信処理部２２は、情報を記憶する情報記憶部３０を備えている。情報記憶部３０は、制御情報を一時的に記憶する制御情報バッファ３２と、画像情報を一時的に記憶する画像情報バッファ３４と、通信処理部２２に対する設定や通信処理部２２の状態を一時的に記憶する制御用レジスタ群３６と、を備えている。画像情報バッファ３４には、画像情報Ｉ/Ｆ２４又は後述するパケット受信部５６を介して、送受信の対象である画像情報が書き込まれる。パケット受信部５６から書き込まれた画像情報は、画像情報Ｉ/Ｆ２４に転送される。
【００２９】
制御部２０は、制御情報を生成し、生成された制御情報を制御情報Ｉ/Ｆ２４を介して制御情報バッファ３２に書き込む。そして、制御部２０は、書き込まれた制御情報が通信処理部２２により送信されるように、制御情報Ｉ/Ｆ２４を介して制御用レジスタ群３６を設定する（送信指示）。この送信指示により、書き込まれた制御情報が、後述するパケット生成部４０により取得される。
【００３０】
また、制御部２０は、通信処理部２２から、受信された制御情報、割り込み信号（ＩＮＴ）等の各種情報を受け取る。制御部２０は、割り込み信号（ＩＮＴ）を受け取ると、制御情報Ｉ/Ｆ２４を介して制御用レジスタ群３６の状態を確認する。これにより「割り込み要因」が確認されて、割り込み信号（ＩＮＴ）が後述する「送信完了通知信号」や「受信完了通知信号」か否かが、制御部２０により認識される。
【００３１】
通信処理部２２は、情報を送信する送信側に、パケット生成部４０と、８Ｂ／１０Ｂエンコーダ４２と、パラレル／シリアル（Ｐ／Ｓ）変換器４４と、差動ドライバ４６とを備えている。パケット生成部４０は、情報記憶部３０の出力側に接続されている。パケット生成部４０の出力側には、８Ｂ／１０Ｂエンコーダ４２が接続されている。８Ｂ／１０Ｂエンコーダ４２の出力側には、Ｐ／Ｓ変換器４４が接続されている。Ｐ／Ｓ変換器４４の出力側には、差動ドライバ４６が接続されている。
【００３２】
パケット生成部４０は、情報記憶部３０から情報を取得し、取得した情報からパケットを生成する。まず、取得した情報を予め定めたデータ長以下の長さに分割し、分割されたデータの各々を複数のパケットに格納する。次に、複数のパケットの各々にヘッダを付加して、８Ｂ／１０Ｂエンコーダ４２に出力する。
【００３３】
また、パケット生成部４０は、送信する制御情報を含む複数のパケットを出力し終わると、複数のパケットの送信が完了したものとして「送信完了通知信号」を発生させる。「送信完了通知信号」は割り込み信号として、制御部２０に出力される。例えば、割り込み信号が発生すると、「割り込み信号の発生」が制御用レジスタ群３６に設定されて、割り込み信号が制御部２０に出力される。或いは、発生した割り込み信号を、制御情報Ｉ/Ｆ２４を介して制御部２０が受け取るようにしてもよい。また、割り込み信号に対する「割り込み要因」が制御用レジスタ群３６に設定される。なお、パケット生成部４０の詳細な動作については後述する（図６参照）。
【００３４】
８Ｂ／１０Ｂエンコーダ４２は、パケット生成部４０から入力されたデータに対して８Ｂ／１０Ｂエンコードを行う。８Ｂ／１０Ｂエンコードは、８ビットの情報に対して、１０ビットのパターンを複数予め記憶しており、シリアルデータ上で１または０の均等なバランスとなるように変換するパターンを選択する。
【００３５】
Ｐ／Ｓ変換器４４は、８Ｂ／１０Ｂエンコーダ４２でエンコードされたデータをシリアルのビット列に変換して差動ドライバ４６に出力する。
【００３６】
差動ドライバ４６は、Ｐ／Ｓ変換器４４から入力されたデジタルのビット列を電気信号に変換して伝送路１６へ出力する。
【００３７】
送受信装置１４は、情報を受信する受信側に、差動レシーバ５０と、シリアル／パラレル（Ｓ／Ｐ）変換器５２と、１０Ｂ／８Ｂデコーダ５４と、パケット受信部５６と、を備えている。差動レシーバ５０の出力側には、Ｓ／Ｐ変換器５２が接続されている。Ｓ／Ｐ変換器５２の出力側には、１０Ｂ／８Ｂデコーダ５４が接続されている。１０Ｂ／８Ｂデコーダ５４の出力側には、パケット受信部５６が接続されている。パケット受信部５６の出力側には、情報記憶部３０が接続されている。
【００３８】
差動レシーバ５０は、伝送路１６から受信される電気信号をデジタルのシリアルデータに変換する。
【００３９】
Ｓ／Ｐ変換器５２は、差動レシーバ５０で変換されたシリアルデータをパラレルのビット列に変換して、１０Ｂ／８Ｂデコーダ５４に出力する。
【００４０】
１０Ｂ／８Ｂデコーダ５４は、Ｓ／Ｐ変換器５２で変換されたパラレルデータに対して１０Ｂ／８Ｂデコードを行い、パケット受信部５６に出力する。
【００４１】
パケット受信部５６は、受信されたパケットに格納されたデータを抽出し、抽出されたデータを情報記憶部３０に書き込む。また、パケット受信部５６は、送信された制御情報のデータを格納した複数のパケットを受信し終わると、「受信完了通知信号」を発生させる。「受信完了通知信号」は割り込み信号として、制御部２０に出力される。なお、パケット受信部５６の詳細な動作については後述する（図７参照）。
【００４２】
＜パケットの構成＞
次に、パケットの構成について説明する。
図２は送受信されるパケットの構成の一例を示す模式図である。図２に示すように、パケットは、ヘッダと、送受信の対象であるデータが格納されるデータ格納部と、で構成されている。本実施の形態では、送受信するパケットのパケット長Ｔは固定長とされる。格納されるデータのデータ長Ｄ（最大の長さ）は、パケット長Ｔに応じて予め定められた固定長である。従って、送信される情報はデータ長Ｄ以下の長さに分割される。
【００４３】
従来、画像形成装置と外部機器（コントローラ）との間の通信では、画像情報はパケット処理によりシリアル伝送されるが、制御情報は専用の信号線により１バイトずつ伝送されていた。この場合は、制御情報を１バイト送信する度に、割り込み信号を発生させることになる。また、画像情報をシリアル伝送する場合に、パケット長Ｔは固定長とされていた。パケット長Ｔを固定長とすれば、送信するパケットにパケットの開始を示すスタートパケットを付加するだけでよく、パケットの終了を示すエンドパケットを付加する必要は無くなる。
【００４４】
本実施の形態では、制御部２０により生成される制御信号も、パケット処理によりシリアル伝送される（図１参照）。制御情報をシリアル伝送する場合のパケット長Ｔ、データ長Ｄを、画像情報と同じ長さ（固定長）として、画像情報をシリアル伝送する伝送路を用いてシリアル伝送する。これにより、専用の信号線は不要となる。また、制御情報を１バイトずつ送信する場合に比べて、割り込み発生の頻度が低下する。
【００４５】
図３は制御情報を予め定めたデータ長に分割する一例を示す模式図である。例えば、図３に示すように、制御情報のデータ長が１６０バイトであり、データ長Ｄが５０バイトであるとすると、制御情報は、５０バイト、５０バイト、５０バイト、１０バイトの４つのデータに分割される。分割されたデータは、４つのパケットの各々に格納される。
【００４６】
４つのパケットの内、第１のパケット（１／４パケット）には５０バイトのデータが格納され、第２のパケット（２／４パケット）には５０バイトのデータが格納され、第３のパケット（３／４パケット）には５０バイトのデータが格納され、第４のパケット（４／４パケット）には１０バイトのデータが格納される。
【００４７】
本実施の形態では、送信するパケットには、識別情報を含むヘッダが付加される。ここで「識別情報」とは、送受信の対象であるデータが、画像情報であるか制御情報であるかを識別するための識別情報である。具体的には、画像情報のデータを含むパケットには「画像情報あり」を表すデータがヘッダとして付加され、制御情報のデータを含むパケットには「制御情報あり」を表すデータがヘッダとして付加される。ヘッダを解析することで、画像情報のデータを含むパケットか、制御情報のデータを含むパケットかが分かる。
【００４８】
また、制御情報のデータを含むパケットである場合には、識別情報と連続情報とを含むヘッダが付加される。ここで「連続情報」とは、送信する制御情報のデータを含む複数のパケットの全数と各パケットの連続番号とを表す情報である。例えば、全数が「４」、連続番号（連番）が「３」の場合は、「３／４（連番／全数）」を表すデータである。
【００４９】
パケット長Ｔ、データ長Ｄを固定長とすると、制御情報が複数のデータに分割されて複数のパケットに格納される。制御情報が複数のデータに分割された場合でも、ヘッダを解析することで、送信する制御情報のデータを含む複数のパケットが全部送信されたか、送信された制御情報のデータを含む複数のパケットが全部受信されたかが分かる。例えば、上記の例では、最後のパケットであることを示す「４／４」を表すデータが検出されると、４つのパケットが全部送受信されたと分かる。
【００５０】
図４（Ａ）は制御情報のデータを含むパケットの構成の一例を示す模式図である。制御情報のデータを含むパケットには、「制御情報あり」を表すデータ（識別情報）がヘッダとして付加されると共に、「連番／全数」を表すデータ（連続情報）がヘッダとして付加される。
【００５１】
図４（Ｂ）は画像情報のデータを格納したパケットの構成の一例を示す模式図である。画像情報のデータを含むパケットには、「画像情報あり」を表すデータ（識別情報）がヘッダとして付加される。「連番／全数」を表すデータ（連続情報）をヘッダとして付加するか否かは任意である。
【００５２】
＜制御情報の送信処理＞
次に、図１に示す制御部２０の処理動作について説明する。
図５は制御部が実行する「制御情報の送信処理」の手順を示すフローチャートである。図５に示すように、制御部は、ステップ１００で、制御情報を生成する。次に、ステップ１０２で、制御情報の送受信が完了しているか否かを判断する。上記の通り、「送信完了通知信号」又は「受信完了通知信号」を表す割り込み信号（ＩＮＴ）を受け取ると、ＣＰＵにより「送受信の完了」が認識される。
【００５３】
制御情報の送受信が完了している場合には、ステップ１０４に進む。制御情報の送受信が完了していない場合には、ステップ１０２で判定を繰り返す。即ち、制御情報の送受信が完了するまで、次の制御情報は送信されない。ステップ１０４で、生成した次の制御情報を情報記憶部の制御情報バッファに書き込む。次に、ステップ１０６で、書き込まれた制御情報が送信されるように、情報記憶部の制御用レジスタ群を設定して（送信指示を行い）、ルーチンを終了する。上記の通り、送受信装置の送信処理部は、送信指示に従い、書き込まれた制御情報をパケット処理によりシリアル伝送する。
【００５４】
＜パケット生成部の動作＞
次に、図１に示すパケット生成部４０の動作について詳しく説明する。図６はパケット生成部４０の動作を説明するためのフローチャートである。なお、パケット生成部４０は、各手順（ステップ）を実行する機能ブロック（手段）を有するハードウエアで構成される。また、手順は追加又は省略されてもよく、順序を入れ替えてもよい。
【００５５】
まず、ステップ２００で、送信指示を確認する。上記の通り、制御部により情報記憶部の制御用レジスタ群が設定される。パケット生成部は、制御用レジスタ群の設定を確認する。画像情報の送信処理である場合には、ステップ２０２に進む。ステップ２０２で、画像情報バッファから画像情報を取得する。次に、ステップ２０４で、画像情報をデータ長Ｄ以下の長さに分割し、分割個数に応じた複数のパケットを用意し、分割されたデータの各々を複数のパケットの各々に格納する。次に、ステップ２０６で、「画像情報あり」を表すデータ（識別情報）を、各パケットにヘッダとして付加する。次に、ステップ２０８で、複数のパケットを８Ｂ／１０Ｂエンコーダに出力する。これで、画像情報の送信処理が終了する。
【００５６】
一方、制御情報の送信処理である場合には、ステップ２１０に進む。ステップ２１０で、制御情報バッファから制御情報を取得する。次に、ステップ２１２で、制御情報をデータ長Ｄ以下の長さに分割し、分割個数に応じた複数のパケットを用意し、分割されたデータの各々を複数のパケットの各々に格納する。次に、ステップ２１４で、「制御情報あり」を表すデータ（識別情報）を、各パケットにヘッダとして付加する。
【００５７】
次に、ステップ２１６で、「連番／全数」を表すデータ（連続情報）を、各パケットにヘッダとして付加する。次に、ステップ２１８で、複数のパケットを８Ｂ／１０Ｂエンコーダに出力する。次に、ステップ２２０で、送信する制御情報のデータを含む複数のパケットを全部送信し終わったとして、「送信完了通知信号」を発生させて制御部に出力する。複数のパケットを全部送信した場合に割り込み信号を発生させるので、割り込み発生の頻度が更に低下する。これで、制御情報の送信処理が終了する。
【００５８】
＜パケット受信部の動作＞
次に、図１に示すパケット受信部５６の動作について詳しく説明する。図７はパケット受信部５６の動作を説明するためのフローチャートである。なお、パケット受信部５６は、パケット生成部４０と同様に、各手順（ステップ）を実行する機能ブロック（手段）を有するハードウエアで構成される。
【００５９】
まず、ステップ３００で、受信されたパケットのヘッダを解析する。識別情報から、画像情報のデータを格納したパケットか、制御情報のデータを格納したパケットかが分かる。また、「連番／全数」を表す連続情報から、送信された制御情報のデータを格納した複数のパケットが全部受信されたか否かが分かる。
【００６０】
画像情報の受信処理である場合には、ステップ３０２に進む。ステップ３０２で、受信されたパケットに格納されたデータを抽出する。次に、ステップ３０４で、抽出されたデータを情報記憶部の画像情報バッファに書き込む。画像情報バッファには、復元された画像情報が記憶される。これで、画像情報の受信処理が終了する。
【００６１】
一方、制御情報の受信処理である場合には、ステップ３０６に進む。ステップ３０６で、受信されたパケットに格納されたデータを抽出する。次に、ステップ３０８で、抽出されたデータを情報記憶部の制御情報バッファに書き込む。制御情報バッファには、復元された制御情報が記憶される。次に、ステップ３１０で、複数のパケットの内の最後のパケットを検出すると、ステップ３１２で、送信された制御情報のデータを格納した複数のパケットを全部受信し終わったとして、「受信完了通知信号」を発生させて制御部に出力する。複数のパケットを全部受信した場合に割り込み信号を発生させるので、割り込み発生の頻度が更に低下する。これで、制御情報の受信処理が終了する。
【００６２】
なお、上記の実施の形態で説明した送受信装置の構成は一例であり、本発明の主旨を逸脱しない範囲内においてその構成を変更してもよいことは言うまでもない。
【符号の説明】
【００６３】
１０   情報伝送システム
１２   送受信装置
１４   送受信装置
１６   伝送路
２０   制御部
２２   通信処理部
２４   制御情報Ｉ/Ｆ
２６   画像情報Ｉ/Ｆ
２８   伝送路
３０   情報記憶部
３２   制御情報バッファ
３４   画像情報バッファ
３６   制御用レジスタ群
４０   パケット生成部
４２   ８Ｂ/１０Ｂエンコーダ
４４   Ｐ/Ｓ変換器
４６   差動ドライバ
５０   差動レシーバ
５２   Ｓ/Ｐ変換器
５４   １０Ｂ/８Ｂデコーダ
５６   パケット受信部
Ｄ     データ長
Ｔ     パケット長
【図１】
2015002528.tif 000003
【図２】
2015002528.tif 000004
【図３】
2015002528.tif 000005
【図４】
2015002528.tif 000006
【図５】
2015002528.tif 000007
【図６】
2015002528.tif 000008
【図７】
2015002528.tif 000009