(57)【要約】【課題】高放熱性を確保しながら、高周波数特性を確保することを目的とする。【解決手段】ヒートスプレッダ２２の素子搭載面である主面５０を斜面にすることにより、高放熱性を確保しながら、高周波数特性を確保することができる。【選択図】図１
2015231042.tif 000002
【特許請求の範囲】
【請求項１】
ベースプレートと、
前記ベースプレート上に形成される絶縁層と、
前記絶縁層上に形成された導電性パターンと、
前記導電性パターン上に設けられたヒートスプレッダと、
前記ヒートスプレッダ上に搭載された半導体素子とを備え、
前記ヒートスプレッダは、前記ベースプレートの前記絶縁層が形成される面に対して傾斜する主面を有し、
前記半導体素子は、前記主面に搭載される、
半導体装置。
【請求項２】
前記導電性パターンと前記半導体素子のパッドとを電気的に接続するワイヤーをさらに備え、
前記半導体素子のパッドは、前記ヒートスプレッダの斜面下方に配置された、
請求項１に記載の半導体装置。
【請求項３】
前記半導体素子が電力用半導体素子であり、前記パッドの１つであるソース電極と、前記導電性パターンの１つが、板状のリードにより接続されている、
請求項１または２に記載の半導体装置。
【請求項４】
前記ベースプレートに遠い側で前記主面と連続する副面と前記主面との成す角度をθとした場合、角度θが、１０５°＜θ＜１４０°の関係を満たす、
請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
前記ベースプレートに近い側で前記主面と連続する底面と前記主面との成す角度をαとした場合、角度αが、２０°＜α≦３２°の関係を満たす、
請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
前記主面は、第１主面および第２主面から構成され、
前記第１主面に前記半導体素子としてトランジスタが配置され、前記第２主面に前記半導体素子としてダイオードが配置された、
請求項１から５のいずれか１項に記載の半導体装置。
【請求項７】
前記トランジスタと前記ダイオードとは、平面視で千鳥配置された、
請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を搭載するヒートスプレッダを備える半導体装置に関するものである。
【背景技術】
【０００２】
従来より、Ｓｉ−ＩＧＢＴの実装において、放熱性を高くする取り組みが行なわれている。例えば、半導体素子の両面から放熱させる方式や、ヒートスプレッダを用いる方式がある。ヒートスプレッダを用いて電力用半導体素子の熱抵抗を低減させる例が、特許文献１に開示されており、図８に示す。図８は従来の半導体装置の構成を示す側面図である。
【０００３】
図８に示すように、従来の半導体装置では、熱抵抗を低減させるために、ベースプレート２０上の絶縁層２３上の配線１０５に設置されたヒートスプレッダ１２２に、電力用半導体素子１が搭載される。大電流が流れる配線１０５と電力用半導体素子１とがワイヤー１０４にて電気的に接続される。また、同様に電力用半導体素子１のゲートパッド、ソースパッドとゲートパターンである配線１０６ｂおよびソースパターンである配線１０７ｂとが、ワイヤー１０８ａ、１０８ｂを介して電気的に接続される。
【０００４】
電力用半導体素子１からの発熱は、ヒートスプレッダ１２２の熱拡散領域２００を介して拡散され、４５°の角度である熱拡散領域２００により電力用半導体素子１の面積より拡張して絶縁層２３に伝えられる。このように、ヒートスプレッダ１２２により絶縁層２３に放熱面積を拡張させて熱を伝えることで、熱抵抗を低減させることが可能になる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１８０２６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、例えば、ＳｉＣ−ＭＯＳＦＥＴにおいて電流密度を上げるためには、半導体素子面積が小さくなる分だけヒートスプレッダ１２２の厚みを厚くする必要があるが、ヒートスプレッダ１２２が厚くなると、各配線１０５、１０６ａ及び１０６ｂに接続するワイヤー１０４、１０８ａ及び１０８ｂを、ヒートスプレッダ１２２の高さ分だけ長く設定しなければならない。このようにワイヤーが長くなると、ゲート・ソース配線、及び、パワー回路における主電流が流れる配線に寄生インダクタンスが発生するため、高周波動作には不向きとなる。高周波動作を可能とするには、寄生インダクタンスの制約からヒートスプレッダ１２２を薄く設定する必要があるが、ヒートスプレッダ１２２を薄くすると十分に熱拡散させることができない可能性がある。したがって、一般的なヒートスプレッダ形状では、高周波特性と放熱性がトレードオフの関係を持つという課題がある。
【０００７】
上記課題を解決するために、本発明は、高放熱性を確保しながら、高周波数特性を確保することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の半導体装置は、ベースプレートと、前記ベースプレート上に形成される絶縁層と、前記絶縁層上に形成された導電性パターンと、前記導電性パターン上に設けられたヒートスプレッダと、前記ヒートスプレッダ上に搭載された半導体素子と備え、前記ヒートスプレッダは、前記ベースプレートの前記絶縁層が形成される面に対して傾斜する主面を有し、前記半導体素子は、前記主面に搭載されることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、高放熱性を確保しながら、高周波数特性を確保することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１における半導体装置の構成を示す図であって、（ａ）概略断面図、（ｂ）要部斜視図
【図２】実施の形態１における半導体装置の構成を示す平面図
【図３】実施の形態１の半導体装置におけるヒートスプレッダを示す図であって、（ａ）構成を示す図、（ｂ）放熱領域を示す図
【図４】実施の形態１の電力用半導体装置におけるヒートスプレッダの角度に対する熱拡張倍率の依存性を示す図であって、（ａ）角度αに関する図、（ｂ）角度θに関する図
【図５】実施の形態１における三相電力用半導体装置の構成を示す図であって、（ａ）構成図、（ｂ）回路図
【図６】実施の形態２における半導体装置の構成を示す図であって、（ａ）概略断面図、（ｂ）要部斜視図
【図７】実施の形態２における半導体装置の構成を示す平面図
【図８】従来の半導体装置の構成を示す側面図
【発明を実施するための形態】
【００１１】
（実施の形態１）
まず、図１〜図５を用いて、実施の形態１における半導体装置について説明する。
図１は実施の形態１における半導体装置の構成を示す図であり、図１（ａ）は概略断面図、図１（ｂ）は要部斜視図である。図２は実施の形態１における半導体装置の構成を示す平面図である。なお、図１（ａ）は、図２のＡ−Ａ’概略断面図である。図３は実施の形態１の半導体装置におけるヒートスプレッダの構成および放熱領域を示す図である。図４は実施の形態１の電力用半導体装置におけるヒートスプレッダの傾斜角に対する熱拡張倍率の依存性を示す図である。図５は実施の形態１における三相電力用半導体装置の構成を示す図である。
【００１２】
図１，図２を用いて、本発明の電力用半導体装置の構成について説明する。電力用半導体装置は、半導体装置の一例であり、電力用半導体素子は、半導体素子の一例である。
図１、２に示すように、ベースプレート２０上には絶縁層２３が形成され、その上に導電性配線パターン５が形成されている。導電性配線パターン５の一部の上に搭載されたヒートスプレッダ２２上には、電力用半導体素子１が搭載されている。本実施の形態の半導体装置は、その内部のヒートスプレッダ２２における電力用半導体素子１を搭載した面が、ベースプレート２０の素子搭載面に対して傾斜していることを特徴とする。導電性配線パターン５は、導電性パターンの一例である。
【００１３】
また、本発明の電力用半導体装置には、少なくとも一対のゲート端子６ａとソース端子７ａとが備えつけられており、電力用半導体素子１には、ゲートパッド６ｃ、ソースパッド７ｃが設けられている。ベースプレート２０上には、ゲートパターン６ｂおよびソースパターン７ｂが形成されている。ゲート端子６ａが配線８ｂによりゲートパターン６ｂに電気的に接続され、ゲートパッド６ｃがゲート配線８ａによりゲートパターン６ｂに電気的に接続されることにより、ゲート端子６ａとゲートパッド６ｃとが電気的に接続される。ソース端子７ａが配線９ｂによりソースパターン７ｂに電気的に接続され、ソースパッド７ｃがソース配線９ａによりソースパターン７ｂに電気的に接続されることにより、ソース端子７ａとソースパッド７ｃとが電気的に接続される。電力用半導体素子１のソース電極７ｄは、板状のリード４により、導電性配線パターン５に電気的に接続される。ここで、リード４と電力用半導体素子１のソース電極７ｄとの接続、リード４と導電性配線パターン５との接続は、半田により接合している。なお、これら接合は、超音波による接合を用いても良い。図２では、電力用半導体素子１が３並列で実装されている例を示し、板状のリード４を用いることで配線長を最短距離に最適化している。各電力用半導体素子１のドレイン電極は、図２の紙面中央および上部の導電性配線パターン５を介してパワー端子１５および出力端子１７に接続され、各電力用半導体素子１のソース電極は、図２の紙面中央および下部の導電性配線パターン５を介して出力端子１７および接地端子１６に電気的に接続される。パワー端子１５と接地端子１６との間には、導電性配線パターン５を介して、配線インダクタンスを低減するためのスナバコンデンサ２４が実装される。
【００１４】
ヒートスプレッダ２２において、図１に示すように、電力用半導体素子１が搭載されている面を主面５０、その反対側を副面５１と呼ぶことにすると、主面５０と副面５１のなす角度θを１３５°程度に設定するのが好ましい。主面５０は、素子搭載面である。ここで、副面５１は、ベースプレート２０から遠い側である主面５０の上部の辺で主面５０と連続する面である。これは、電力用半導体素子１から発生する熱は、ヒートスプレッダ２２中で４５°の方向に拡がるように熱伝導するので、主面５０と副面５１のなす角度θを１３５°よりも大きく設定すると、ヒートスプレッダ２２の設置面積が大きくなって配置が困難になるのに加えて、ヒートスプレッダ２２内に熱が拡散しない領域ができるため熱抵抗を下げる効率が低くなるためである。また、主面５０と副面５１のなす角度θを１３５°よりも小さく設定すると、図３（ａ）に示すように、放熱領域が小さくなることにより熱抵抗が大きくなってしまうため望ましくない。なお、ヒートスプレッダ２２を銅により構成する場合は、銅が熱拡散の異方性を有さないため、角度θを１３５°に設定するのが適切となる。
【００１５】
図１（ｂ）に、導電性配線パターン５上に搭載されたヒートスプレッダ２２の実装例を示す。図１（ｂ）は、ヒートスプレッダ２２上に電力用半導体素子１が、３チップ搭載されている実装例である。ここでは、ヒートスプレッダ２２を三角柱としているが、必ずしもこの限りではない。主面５０と副面５１を有していれば、例えば断面が台形形状の四角柱でも実用上の問題はない。
【００１６】
ヒートスプレッダ２２を三角柱とした場合、図１（ｂ）において、断面２６で切断した形状は三角形であり、図３（ａ）に示すように、ヒートスプレッダ２２の電力用半導体素子１が搭載された主面５０と、導電性配線パターン５と接する面である底面５２とが成す角度をαと定義する。底面５２は、ベースプレート２０に近い側である主面５０の下部の辺で主面５０と連続する面である。図３（ｂ）は、電力用半導体素子１から発生した熱が導電性配線パターン５上での熱の拡がり領域を真上から見た平面図である。電力用半導体素子１において発生した熱が、電力用半導体素子１が実装された主面５０から４５°斜め下の範囲で拡がるように放熱されることを前提として、ヒートスプレッダ２２の底面５２で熱が放熱される実行面積を放熱領域５３とする。ここでは、電力用半導体素子１が搭載された主面５０がヒートスプレッダ２２の底面５２に対して傾斜しているため、放熱される放熱領域５３は、台形状となる。角度αが大きくなればなるほど放熱領域５３は拡張してベースプレート２０と平行な方向の放熱面積が大きくなり、熱拡張効果は大きくなる。この放熱領域５３の面積を電力用半導体素子１の面積で割った値を熱拡張倍率Ｆと定義する。このＦの値が大きくなればなるほど、絶縁層２３に到達する熱が分散され、ヒートスプレッダ２２下の絶縁層２３での熱抵抗の値は低減する。全体の熱抵抗の内訳で熱伝導率が一番大きい絶縁層２３の熱抵抗が低減すれば、全体の熱抵抗も下がることになり有利となる。
【００１７】
このように、本実施の形態では、ヒートスプレッダ２２の主面５０をベースプレート２０の実装面に対して傾斜させ、傾斜したヒートスプレッダ２２の主面５０上に電力用半導体素子１を実装する。このように構成することにより、電力用半導体素子１の斜面下方の方が斜面上方よりもヒートスプレッダ２２の厚みが薄くなる。従って、図３（ｂ）に示す放熱領域５３では、ヒートスプレッダ２２の厚みが薄くなるところでは熱の拡がりが小さくなり、逆側では熱の拡がりが大きくなる。本実施の形態では、このように構成することにより、ヒートスプレッダ２２全体の厚みを増やすことなく、ヒートスプレッダ２２全体として熱拡散領域を増やし、放熱効率を向上させることを可能としている。
【００１８】
同時に、本実施の形態の構成では、ゲートパッド６ｃおよびソースパッド７ｃがヒートスプレッダ２２の斜面下方に配置されるため、斜面下方における電力用半導体素子１とベースプレート２０との高さの差が小さくなり、これらを接続するワイヤー長を短くすることができる。そのため、寄生インダクタンスが抑制され、高周波動作が可能となる。なお、電力用半導体素子１からヒートスプレッダ２２の斜面下方の底面までの距離と斜面上方の底面までの距離とは異なり、これらの間でヒートスプレッダ２２の内部における熱抵抗の分布が生じるものではあるが、ヒートスプレッダ２２の下側に配置された絶縁層２３の熱伝導率が１０Ｗ／ｍＫであるのに対して、ヒートスプレッダ２２を構成する、例えば銅の熱伝導率は１９８Ｗ／ｍＫであり、ヒートスプレッダ２２内での熱抵抗は、絶縁層２３内の熱抵抗に比べて小さい。そのため、ヒートスプレッダ２２の斜面上方における厚さと斜面下方における厚さの差による熱抵抗の分布は、実用上は問題とならない。
【００１９】
さらに、複数搭載する電力用半導体素子１間の距離であるチップ間距離の最適値として、電力用半導体素子１の横寸法、縦寸法を、それぞれ、ａ、ｂとし、図３（ａ）に示すヒートスプレッダ２２の傾斜面と底面との角度αをとした場合、以下の式（１）で与えられる値以上で間隔を空けて電力用半導体素子１を配置するのが望ましい。これは、熱伝導の熱拡散角度が４５°とした場合、図３（ｂ）に示すように、ヒートスプレッダ２２の傾斜角度αに依存して拡がる平面上の放熱領域５３が、隣接する電力用半導体素子１の熱拡散領域と重ならず、放熱効率を維持するための条件である。
最小チップ間距離＝ａ×ｔａｎ（α）／ｔａｎ（４５°−α）    （１）
図４に熱拡張倍率Ｆの角度α、θの依存性の計算結果を示す。図４（ａ）は、角度θを１３５°に固定し、角度αを変化させた際の熱拡散倍率Ｆの計算結果である。角度αを３２°に設定すれば、熱拡張倍率Ｆが傾斜を設けないときの約６倍になり、ＳｉＣデバイスが最大電流密度に増大した場合でも、充分な放熱特性を有するものとなる。つまり、Ｓｉ−ＩＧＢＴよりも電流密度が６倍になったとしても熱抵抗を同等以下に維持することが可能となる。なお、角度αを３２°より大きく設定した方がさらに熱拡張倍率Ｆは増大し熱抵抗を下げることができるが、この場合、急な斜面に電力用半導体素子１を実装することになり実装が困難になる。従って、角度αの上限としては、将来的なＳｉＣデバイスの最大電流密度でも熱抵抗を適正な値まで低減できる３２°が好ましい。また、現状のＳｉＣ−ＭＯＳＦＥＴの電流密度の実力が１．５倍程度（将来的には６倍程度が見込まれる）とすると、角度αの下限としては、２０°程度と見積もられる。この範囲では、熱抵抗を理想的に低減することが可能となる。
【００２０】
図４（ｂ）は、角度αを３２°に設定し、角度θを変化させた時の熱拡張倍率Ｆの変化を示す計算結果である。角度θを大きくする程、熱拡張倍率Ｆは大きくなるが、角度θを１３５°以上に設定すると、ヒートスプレッダ２２を設置するベースプレート２０の領域が大きくなり、回路構成自体の小型化が図れない。そのため、ヒートスプレッダ２２の傾斜角θの加工精度を１０％程度と考えると、角度θは、１４０°よりも小さいことが望ましい。また、現状のＳｉＣ−ＭＯＳＦＥＴの電流密度の実力が１．５倍程度（将来的には６倍程度が見込まれる）とすると、角度θの下限としては、１０５°程度と見積もられる。従って、α、θの範囲としては、以下の式（２）、（３）の範囲が好適な条件ということができる。
【００２１】
２０＜α≦３２°    （２）
１０５°＜θ＜１４０°    （３）
次に、最適な構成の具体的な寸法例を以下に示す。
【００２２】
電力用半導体素子１の大きさを、５×４．２ｍｍ□とし、図１（ｂ）のように３チップ（電力用半導体素子１）が並列に横になるように配置するものとする。つまり、横寸法ａが５ｍｍで、縦寸法ｂが４．２ｍｍとする。電力用半導体素子１を搭載するヒートスプレッダ２２の主面５０の傾斜角度αを３２°とし、主面５０と副面５１とが成す角度θを１３５°とする。この時、上記式（１）より、最小チップ間距離は、１３．５ｍｍとなるので、１５ｍｍ程度の間隔でチップを並列に並べるのがよい。本構成をとることで、熱拡張倍率Ｆは、約６倍となり、電力用半導体素子１の電流密度がＳｉＣ−ＭＯＳＦＥＴの６倍になっても熱抵抗を劣化させることの無い構成を提供することが可能になる。また、本構成によれば、ゲート配線を短くして実装することができ、ＧＳ間の配線インダクタンスを低く抑えると共に、主電流配線インダクタンスも大幅に低減させることが可能となる。これらにより、熱拡張倍率Ｆと、ゲート・ソース配線長は独立に設計することが可能になり、高周波動作と放熱性のトレードオフの関係を解消することが可能となる。また、電力半導体素子１のドレイン側の電極とゲート・ソースワイヤー間に十分な空間を確保することができるようになるため、ゲート配線に発生する寄生容量を低く抑制することができ、ノイズにも強い構造とすることができる。その結果、デバイスの十分な放熱性を確保した上でＧＤ間、ＤＳ間インダクタンスを最適化することが可能となり、電力用半導体素子１の接合温度上昇を抑えた上で高周波動作を可能とする。その結果、電力変換装置といった機器の小型化・省エネルギー化を実現することが可能になる。
【００２３】
図５（ａ）に、三相出力を実現する為の電力用半導体装置３０の構成例を示す。実施の形態１における三相出力の電力用半導体装置３０は、パワー端子１５、接地端子１６、出力端子１７、ゲート端子６ａ、ソース端子７ａを備え、スナバコンデンサ２４が組み込まれる。
【００２４】
図５（ｂ）に、電力用半導体装置３０を実用回路に組み付けた際の概略回路図を記す。この回路では、直流電源４５が、平滑コンデンサ４３を介して接続される。必要に応じてパワー端子１５と接地端子１６の直近にスナバコンデンサ４２が接続される。また、電力用半導体素子１がＳｉＣ−ＭＯＳＦＥＴの場合には、高周波動作を目的として、電力用半導体装置３０内部にもスナバコンデンサ２４を配置する。電力用半導体装置３０の出力３５は、負荷に対して接続される。制御信号生成基板４０で発生した制御信号は、駆動基板３９にて電圧、電流が増幅されて、電力用半導体素子１に対する駆動信号として伝達される。このようにして、直流電源が、交流電力に電力変換されることになる。
【００２５】
（実施の形態２）
次に、図６，図７を用いて、実施の形態２における半導体装置について説明する。
【００２６】
図６は実施の形態２における半導体装置の構成を示す図であり、図６（ａ）は概略断面図、図６（ｂ）は要部斜視図である。図７は実施の形態２における半導体装置の構成を示す平面図である。図６（ａ）は、図７のＢ−Ｂ’断面図である。
【００２７】
図６，図７は、実施の形態２の電力用半導体装置を用いてハーフブリッジ回路を構成した場合の実現例である。
実施の形態１の電力用半導体装置は、還流ダイオードを搭載しない場合の形態であった。しかし、電力変換における出力が大きくなると、還流ダイオードを搭載する必要がある場合がある。そのような場合には、図６に示すように、実施の形態２の電力用半導体装置構造のようにすれば良い。
【００２８】
実施の形態２の電力用半導体装置は、ベースプレート２０上に絶縁層２３を形成し、その上に導電性配線パターン５が形成されている。電力用半導体素子の例であるトランジスタ２０１とダイオード２０２を内包しており、導電性配線パターン５上に搭載されたヒートスプレッダ２２２上に搭載されている。ヒートスプレッダ２２２は断面が台形形状をしており、ヒートスプレッダ２２２において、トランジスタ２０１が搭載された斜面である主面（第１主面）と、ダイオード２０２が搭載された斜面である主面（第２主面）がある。図６（ａ）に示すように、ヒートスプレッダ２２２上面とトランジスタ２０１が搭載された面およびダイオード２０２が搭載された面とが成すそれぞれの角度η、ζは、前述の如く角度θと同じ条件に設定するのが好ましい。ここで、ヒートスプレッダ２２２上面は副面に相当し、主面の上部の辺で２つの主面と連続する面である。トランジスタ２０１とダイオード２０２のソースパッドおよびアノードパッドは、リード２０４により、導電性配線パターン５に電気的に接続される。ここで、リード２０４とトランジスタ２０１とダイオード２０２のそれぞれのソースパッドおよびアノードパッドの接続は、半田接着または超音波接合により接続する。
【００２９】
このように、実施の形態２においても、ヒートスプレッダ２２２の素子搭載面を斜面とすることにより、ヒートスプレッダ２２２全体の厚みを増やすことなく、ヒートスプレッダ２２２全体として熱拡散領域を増やし、放熱効率を向上させることが可能になる。同時に、斜面下方はベースプレート２０との段差が小さくなり、ワイヤー長を短くすることができ、寄生インダクタンスを抑制し、高周波動作が可能となる。
【００３０】
トランジスタ２０１とダイオード２０２は、平面視で千鳥配置にすることが好ましい。このようにすれば、トランジスタ２０１とダイオード２０２の内の一方の放熱が他方のチップ間において行われ、図３（ｂ）に示すように、放熱領域５３におけるチップ間のデッドスペースを有効活用することができる。
【００３１】
図６（ｂ）に、導電性配線パターン５上に搭載されたヒートスプレッダ２２２の実装例を示す。ヒートスプレッダ２２２上にトランジスタ２０１が３チップ、ダイオード２０２が２チップ搭載されている実装例である。
【００３２】
なお、上記各実施の形態では、電力用半導体素子を搭載する電力用半導体装置を例に説明したが、他の半導体素子を搭載する半導体装置にも適用でき、高放熱性と高周波数特性の両立を図ることができる。
【００３３】
また、端子や導電性配線パターン，パッドの配置や形状，数についても、半導体素子や半導体装置の用途等に応じて任意の構成とすることができる。この際、高周波数動作に係る半導体素子のパッドがヒートスプレッダの斜面下側になるように半導体素子を配置することにより、ワイヤー長を短くでき、寄生インダクタンスを抑制し、高周波動作を実現できる。
【産業上の利用可能性】
【００３４】
本発明は、ヒートスプレッダの素子搭載面を斜面にすることにより、高放熱性を確保しながら、高周波数特性を確保することができ、電力用等の半導体素子を搭載するヒートスプレッダを備える半導体装置等に有用である。
【符号の説明】
【００３５】
１    電力用半導体素子
４、２０４    リード
５    導電性配線パターン
６ａ    ゲート端子
６ｂ    ゲートパターン
６ｃ    ゲートパッド
７ａ    ソース端子
７ｂ    ソースパターン
７ｃ    ソースパッド
７ｄ    ソース電極
８ａ    ゲート配線
８ｂ、９ｂ、１０５、１０６ａ、１０６ｂ、１０７ｂ    配線
９ａ    ソース配線
１５    パワー端子
１６    接地端子
１７    出力端子
２０    ベースプレート
２２、１２２、２２２    ヒートスプレッダ
２３    絶縁層
２４、４２    スナバコンデンサ
２６    断面
３０    電力半導体装置
３５    出力
３９    駆動基板
４０    制御信号生成基板
４３    平滑コンデンサ
４５    直流電源
５０    主面
５１    副面
５２    底面
５３    放熱領域
１０４、１０８ａ、１０８ｂ    ワイヤー
２００    熱拡散領域
２０１    トランジスタ
２０２    ダイオード
【図１】
2015231042.tif 000003
【図２】
2015231042.tif 000004
【図３】
2015231042.tif 000005
【図４】
2015231042.tif 000006
【図５】
2015231042.tif 000007
【図６】
2015231042.tif 000008
【図７】
2015231042.tif 000009
【図８】
2015231042.tif 000010