(57)【要約】【課題】耐雑音特性に優れた半導体デバイスを提供する。【解決手段】半導体デバイスは、半導体スイッチと、第一の整流回路と、第二の整流回路と、を備える。半導体スイッチと第一の整流回路と第二の整流回路とは共通の基板上に集積化されている。基板上において、第一の整流回路の第一の出力端子は、半導体スイッチの第一のゲート端子に接続され、第一の整流回路の第一の出力基準端子は、半導体スイッチの第一のソース端子に接続される。基板上において、第二の整流回路の第二の出力端子は、半導体スイッチの第二のゲート端子に接続され、第二の整流回路の第二の出力基準端子は、半導体スイッチの第二のソース端子に接続される。【選択図】図１
2015164290.tif 000002
【特許請求の範囲】
【請求項１】
第一のソース端子、第二のソース端子、第一のゲート端子、及び第二のゲート端子を有する半導体スイッチと、
第一の入力端子、第一の入力基準端子、第一の出力端子、及び、第一の出力基準端子を有し、前記第一の入力基準端子と前記第一の出力基準端子とは等電位に接続され、前記第一の入力端子及び前記第一の入力基準端子から入力された第一の高周波信号を整流して第一の出力信号を生成し、前記第一の出力信号を前記第一の出力端子及び前記第一の出力基準端子に出力する第一の整流回路と、
第二の入力端子、第二の入力基準端子、第二の出力端子、及び、第二の出力基準端子を有し、前記第二の入力基準端子と前記第二の出力基準端子とは等電位に接続され、前記第二の入力端子及び前記第二の入力基準端子から入力された第二の高周波信号を整流して第二の出力信号を生成し、前記第二の出力信号を前記第二の出力端子及び前記第二の出力基準端子に出力する第二の整流回路と、を備え、
前記半導体スイッチと前記第一の整流回路と前記第二の整流回路とは共通の基板上に集積化され、
前記基板上において、前記第一の整流回路の前記第一の出力端子は、前記半導体スイッチの前記第一のゲート端子に接続され、前記第一の整流回路の前記第一の出力基準端子は、前記半導体スイッチの前記第一のソース端子に接続され、
前記基板上において、前記第二の整流回路の前記第二の出力端子は、前記半導体スイッチの前記第二のゲート端子に接続され、前記第二の整流回路の前記第二の出力基準端子は、前記半導体スイッチの前記第二のソース端子に接続される、
半導体デバイス。
【請求項２】
前記半導体スイッチは、前記第一のゲート端子に入力される前記第一の出力信号と前記第二のゲート端子に入力される前記第二の出力信号とに応じて、前記第一のソース端子および前記第二のソース端子間の導通が制御される双方向スイッチである、
請求項１に記載の半導体デバイス。
【請求項３】
前記第一の入力基準端子と前記第二の入力基準端子とは、互いに絶縁されている、
請求項１または２に記載の半導体デバイス。
【請求項４】
前記基板は窒化物半導体層を含み、前記半導体スイッチと前記第一の整流回路と前記第二の整流回路とは、窒化物半導体層上に集積化されている、
請求項１から３のいずれか一項に記載の半導体デバイス。
【請求項５】
前記半導体デバイスが、横型デバイスである、
請求項１から４のいずれか一項に記載の半導体デバイス。
【請求項６】
前記第一の整流回路は、第一の結合キャパシタと、第一のインダクタと、第一のダイオードとを含み、
前記第二の整流回路は、第二の結合キャパシタと、第二のインダクタと、第二のダイオードとを含む、
請求項１から５のいずれか一項に記載の半導体デバイス。
【請求項７】
前記第一のダイオードのカソードは前記第一の入力端子に接続され、前記第一のダイオードのアノードは前記第一の入力基準端子に接続され、前記第二のダイオードのカソードは前記第二の入力端子に接続され、前記第二のダイオードのアノードは前記第二の入力基準端子に接続される、
請求項６に記載の半導体デバイス。
【請求項８】
前記第一の整流回路は、前記第一の出力端子及び前記第一の出力基準端子の間に互いに並列に接続される第一のキャパシタ及び第一の抵抗器をさらに含み、
前記第二の整流回路は、前記第二の出力端子及び前記第二の出力基準端子の間に互いに並列に接続される第二のキャパシタ及び第二の抵抗器をさらに含む、
請求項６または７に記載の半導体デバイス。
【請求項９】
前記第一のインダクタのインダクタンスと前記第二のインダクタのインダクタンスとが異なる、
請求項６から８のいずれか一項に記載の半導体デバイス。
【請求項１０】
前記第一の高周波信号の周波数と、前記第二の高周波信号の周波数とが互いに異なる、
請求項１から９のいずれか一項に記載の半導体デバイス。
【請求項１１】
前記半導体スイッチは第一の双方向スイッチであり、
前記半導体デバイスは、
第三のソース端子、第四のソース端子、第三のゲート端子、及び第四のゲート端子を有する第二の双方向スイッチと、
第五のソース端子、第六のソース端子、第五のゲート端子、及び第六のゲート端子を有する第三の双方向スイッチと、
前記第二の双方向スイッチの第三のソース端子及び第三のゲート端子に接続される第三の整流回路と、
前記第二の双方向スイッチの第四のソース端子及び第四ゲート端子に接続される第四の整流回路と、
前記第三の双方向スイッチの第五のソース端子及び第五のゲート端子に接続される第五の整流回路と、
前記第三の双方向スイッチの第六のソース端子及び第六のゲート端子に接続される第六の整流回路と、をさらに備え、
前記第一の双方向スイッチ、前記第二の双方向スイッチ、前記第三の双方向スイッチ、前記第一の整流回路、前記第二の整流回路、前記第三の整流回路、前記第四の整流回路、前記第五の整流回路、及び前記第六の整流回路が前記基板上に集積化されている、
請求項１から９のいずれか一項に記載の半導体デバイス。
【請求項１２】
前記第一の双方スイッチの前記第一のソース端子及び前記第二のソース端子のいずれか一方と、前記第二の双方向スイッチの前記第三のソース端子及び前記第四のソース端子のいずれか一方と、前記第三の双方向スイッチの前記第五のソース端子及び前記第六のソース端子のいずれか一方とが共通して接続される共通接続部をさらに備え、
前記第一の整流回路、前記第二の整流回路、前記第三の整流回路、前記第四の整流回路、前記第五の整流回路、及び前記第六の整流回路は、前記基板上の整流回路領域に集積化されており、
前記第一の双方向スイッチ及び前記第二の双方向スイッチは、前記共通接続部を挟んで隣り合い、かつ、前記第三の双方向スイッチ及び前記整流回路領域は、前記共通接続部を挟んで隣り合う、
請求項１１に記載の半導体デバイス。
【請求項１３】
請求項１から１０のいずれか一項に記載の半導体デバイスと、
入力信号に応じて高周波を変調して高周波信号を生成し、前記高周波信号を送信する送信回路と、
前記送信回路から入力された前記高周波信号を絶縁伝送して、前記第一の高周波信号と前記第二の高周波信号を前記半導体デバイスに出力する共鳴結合器とを備える、
スイッチングシステム。
【請求項１４】
請求項１から１０のいずれか一項に記載の半導体デバイスを含む少なくとも９つの半導体デバイスと、
少なくとも３つの送信回路が集積化された集積送信回路であって、前記少なくとも３つの送信回路のそれぞれが、入力信号に応じて高周波を変調して高周波信号を生成する、集積送信回路と、
少なくとも９つの共鳴結合器が集積化された集積絶縁素子であって、前記少なくとも９つの共鳴結合器のそれぞれが、前記送信回路から入力された前記高周波信号を絶縁伝送して、前記第一の高周波信号と前記第二の高周波信号を前記半導体デバイスに出力する、集積絶縁素子とを備え、
前記集積送信回路に入力された少なくとも９つの入力信号に応じて、前記少なくとも９つの半導体デバイスが駆動される、
マトリックスコンバータ。
【請求項１５】
前記少なくとも３つの送信回路のそれぞれは、３つの入力信号に応じて３つの高周波信号を生成し、
前記少なくとも９つの共鳴結合器のそれぞれは、前記集積送信回路から入力された１つの高周波信号を２つの高周波信号に分割して出力し、
前記少なくとも９つの半導体デバイスのそれぞれは、前記集積絶縁素子から入力された２つの高周波信号に応じて駆動する、
請求項１４に記載のマトリックスコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、例えば、半導体デバイス、スイッチングシステム及びマトリックスコンバータに関する。
【背景技術】
【０００２】
ゲート駆動回路は、半導体スイッチのゲート端子にゲート電圧を印加し、半導体スイッチのオンオフを制御する。ゲート駆動回路は、高耐圧の半導体スイッチのゲート端子にゲート電圧を印加する。
【０００３】
特許文献１は、ＧａＮ半導体を用いた双方向スイッチを開示している。双方向スイッチは、オン時に２端子間のどちらの方向にも電流を流すことができ、オフ時に双方向の電流を遮断できる。
【０００４】
１次側と２次側の間で直流成分を絶縁する素子は、信号絶縁素子、あるいは非接触信号伝送器と呼ばれる。信号絶縁素子は、高耐圧の半導体スイッチを駆動するためには不可欠な素子である。
【０００５】
特許文献２は、ゲート信号と電力を絶縁伝送できるオープンリング型の電磁共鳴結合器を開示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第５５５２２３０号公報
【特許文献２】特開２００８−０６７０１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来の技術において、耐雑音特性に優れた半導体デバイスが望まれていた。
【課題を解決するための手段】
【０００８】
本開示の一態様に係る半導体デバイスは、第一のソース端子、第二のソース端子、第一のゲート端子、及び第二のゲート端子を有する半導体スイッチと、第一の入力端子、第一の入力基準端子、第一の出力端子、及び、第一の出力基準端子を有し、前記第一の入力基準端子と前記第一の出力基準端子とは等電位に接続され、前記第一の入力端子及び前記第一の入力基準端子から入力された第一の高周波信号を整流して第一の出力信号を生成し、前記第一の出力信号を前記第一の出力端子及び前記第一の出力基準端子に出力する第一の整流回路と、第二の入力端子、第二の入力基準端子、第二の出力端子、及び、第二の出力基準端子を有し、前記第二の入力基準端子と前記第二の出力基準端子とは等電位に接続され、前記第二の入力端子及び前記第二の入力基準端子から入力された第二の高周波信号を整流して第二の出力信号を生成し、前記第二の出力信号を前記第二の出力端子及び前記第二の出力基準端子に出力する第二の整流回路と、を備え、前記半導体スイッチと前記第一の整流回路と前記第二の整流回路とは共通の基板上に集積化され、前記基板上において、前記第一の整流回路の前記第一の出力端子は、前記半導体スイッチの前記第一のゲート端子に接続され、前記第一の整流回路の前記第一の出力基準端子は、前記半導体スイッチの前記第一のソース端子に接続され、前記基板上において、前記第二の整流回路の前記第二の出力端子は、前記半導体スイッチの前記第二のゲート端子に接続され、前記第二の整流回路の前記第二の出力基準端子は、前記半導体スイッチの前記第二のソース端子に接続される。
【発明の効果】
【０００９】
本開示によれば、耐雑音特性に優れた半導体デバイスを実現できる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態に係る半導体デバイスの構成例を示すブロック回路図である。
【図２】実施の形態に係る第一の整流回路の構成例を示す回路図である。
【図３】実施の形態に係る集積半導体デバイスの構成例を示すブロック回路図である。
【図４】実施の形態に係る集積半導体デバイスの具体例を示す平面レイアウト図である。
【図５】実施の形態に係る半導体デバイスの実施例の動作を示す特性図である。
【図６】実施の形態の３相ＡＣマトリックスコンバータシステムの構成例を示すブロック構成図である。
【図７】実施の形態の３相ＡＣマトリックスコンバータシステムの具体例を示す上面図である。
【図８】図７のＡ−Ａ’線における断面図である。
【図９】従来の３相ＡＣ−ＡＣ変換のマトリックスコンバータの構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
（実施の形態の概要）
本開示の一態様に係る半導体デバイスは、第一のソース端子、第二のソース端子、第一のゲート端子、及び第二のゲート端子を有する半導体スイッチと、第一の入力端子、第一の入力基準端子、第一の出力端子、及び、第一の出力基準端子を有し、前記第一の入力基準端子と前記第一の出力基準端子とは等電位に接続され、前記第一の入力端子及び前記第一の入力基準端子から入力された第一の高周波信号を整流して第一の出力信号を生成し、前記第一の出力信号を前記第一の出力端子及び前記第一の出力基準端子に出力する第一の整流回路と、第二の入力端子、第二の入力基準端子、第二の出力端子、及び、第二の出力基準端子を有し、前記第二の入力基準端子と前記第二の出力基準端子とは等電位に接続され、前記第二の入力端子及び前記第二の入力基準端子から入力された第二の高周波信号を整流して第二の出力信号を生成し、前記第二の出力信号を前記第二の出力端子及び前記第二の出力基準端子に出力する第二の整流回路と、を備え、前記半導体スイッチと前記第一の整流回路と前記第二の整流回路とは共通の基板上に集積化され、前記基板上において、前記第一の整流回路の前記第一の出力端子は、前記半導体スイッチの前記第一のゲート端子に接続され、前記第一の整流回路の前記第一の出力基準端子は、前記半導体スイッチの前記第一のソース端子に接続され、前記基板上において、前記第二の整流回路の前記第二の出力端子は、前記半導体スイッチの前記第二のゲート端子に接続され、前記第二の整流回路の前記第二の出力基準端子は、前記半導体スイッチの前記第二のソース端子に接続される。
【００１２】
以上の構成を備える半導体デバイスは、高周波信号で動作するため、耐雑音特性が向上しうる。また、半導体デバイスは高周波で駆動され、かつ、各要素が集積化されているので、伝送損失が低減され、かつ、信号遅延が低減されうる。半導体デバイスは、集積されているので、小型化が実現されうる。
【００１３】
本開示の一態様に係る半導体デバイスにおいて、例えば、前記半導体スイッチは、前記第一のゲート端子に入力される前記第一の出力信号と前記第二のゲート端子に入力される前記第二の出力信号とに応じて、前記第一のソース端子および前記第二のソース端子間の導通が制御される双方向スイッチであってもよい。
【００１４】
本開示の一態様に係る半導体デバイスにおいて、例えば、前記第一の入力基準端子と前記第二の入力基準端子とは、互いに絶縁されていてもよい。
第一の整流回路の基準端子と、第二の整流回路の基準端子とが別々の構成であるため、半導体スイッチを簡素な回路で駆動させることができる。
【００１５】
本開示の一態様に係る半導体デバイスにおいて、例えば、前記基板は窒化物半導体層を含み、前記半導体スイッチと前記第一の整流回路と前記第二の整流回路とは、窒化物半導体層上に集積化されていてもよい。
【００１６】
半導体デバイスが窒化物半導体層上に集積化されることにより、耐熱性が向上する。これにより、集積化によって熱密度が上がった場合でも、安定して動作しうる。
【００１７】
本開示の一態様に係る半導体デバイスにおいて、例えば、前記半導体デバイスが、横型デバイスであってもよい。
【００１８】
半導体デバイスが横型デバイスであることにより、集積化が容易となり、小型化できる。横型デバイスとは、第一のソース端子、第二のソース端子、第一のゲート端子、第二のゲート端子が、基板の一対の主面のうち片方のみに形成されていることを意味する。
【００１９】
本開示の一態様に係る半導体デバイスにおいて、例えば、前記第一の整流回路は、第一の結合キャパシタと、第一のインダクタと、第一のダイオードとを含み、前記第二の整流回路は、第二の結合キャパシタと、第二のインダクタと、第二のダイオードとを含んでもよい。
【００２０】
ダイオードを含む整流回路は、高周波の変換効率が高く、かつ、小型化が容易である。インダクタを含む整流回路は、周波数特性を有しているため、雑音に強い。
【００２１】
本開示の一態様に係る半導体デバイスにおいて、例えば、前記第一のダイオードのカソードは前記第一の入力端子に接続され、前記第一のダイオードのアノードは前記第一の入力基準端子に接続され、前記第二のダイオードのカソードは前記第二の入力端子に接続され、前記第二のダイオードのアノードは前記第二の入力基準端子に接続されてもよい。
【００２２】
本開示の一態様に係る半導体デバイスにおいて、例えば、前記第一の整流回路は、前記第一の出力端子及び前記第一の出力基準端子の間に互いに並列に接続される第一のキャパシタ及び第一の抵抗器をさらに含み、前記第二の整流回路は、前記第二の出力端子及び前記第二の出力基準端子の間に互いに並列に接続される第二のキャパシタ及び第二の抵抗器をさらに含んでもよい。
【００２３】
抵抗器を含む整流回路は、半導体スイッチを高速化でターンオフできる。
【００２４】
本開示の一態様に係る半導体デバイスにおいて、例えば、前記第一のインダクタのインダクタンスと前記第二のインダクタのインダクタンスとが異なってもよい。
【００２５】
本開示の一態様に係る半導体デバイスにおいて、例えば、前記第一の高周波信号の周波数と、前記第二の高周波信号の周波数とが互いに異なってもよい。
【００２６】
以上の構成によれば、第一の整流回路の動作周波数と第二の整流回路の動作周波数が異なる。これにより、各高周波信号の混信が低減される。例えば、半導体デバイスが小さな領域に集積された場合であっても、各高周波信号の混信による誤動作を防ぐことができる。
【００２７】
本開示の一態様に係る半導体デバイスにおいて、例えば、前記半導体スイッチは第一の双方向スイッチであり、前記半導体デバイスは、第三のソース端子、第四のソース端子、第三のゲート端子、及び第四のゲート端子を有する第二の双方向スイッチと、第五のソース端子、第六のソース端子、第五のゲート端子、及び第六のゲート端子を有する第三の双方向スイッチと、前記第二の双方向スイッチの第三のソース端子及び第三のゲート端子に接続される第三の整流回路と、前記第二の双方向スイッチの第四のソース端子及び第四ゲート端子に接続される第四の整流回路と、前記第三の双方向スイッチの第五のソース端子及び第五のゲート端子に接続される第五の整流回路と、前記第三の双方向スイッチの第六のソース端子及び第六のゲート端子に接続される第六の整流回路と、をさらに備え、前記第一の双方向スイッチ、前記第二の双方向スイッチ、前記第三の双方向スイッチ、前記第一の整流回路、前記第二の整流回路、前記第三の整流回路、前記第四の整流回路、前記第五の整流回路、及び前記第六の整流回路が前記基板上に集積化されていてもよい。
【００２８】
複数の双方向スイッチが集積化されているので、それらの間の配線が簡素化され、小型化できる。また、組立てコストが削減されうる。配線距離が短くなることにより各信号の遅延が低減されうる。
【００２９】
本開示の一態様に係る半導体デバイスは、例えば、前記第一の双方スイッチの前記第一のソース端子及び前記第二のソース端子のいずれか一方と、前記第二の双方向スイッチの前記第三のソース端子及び前記第四のソース端子のいずれか一方と、前記第三の双方向スイッチの前記第五のソース端子及び前記第六のソース端子のいずれか一方とが共通して接続される共通接続部をさらに備え、前記第一の整流回路、前記第二の整流回路、前記第三の整流回路、前記第四の整流回路、前記第五の整流回路、及び前記第六の整流回路は、前記基板上の整流回路領域に集積化されており、前記第一の双方向スイッチ及び前記第二の双方向スイッチは、前記共通接続部を挟んで隣り合い、かつ、前記第三の双方向スイッチ及び前記整流回路領域は、前記共通接続部を挟んで隣り合ってもよい。
【００３０】
以上の構成によれば、整流回路領域と、複数の双方向スイッチの設置領域を別にしているので、混信などがなく安定動作する。また、半導体デバイスは、小型化されうる。
【００３１】
本開示の一態様に係るスイッチングシステムは、例えば、上記のいずれか１つに記載の半導体デバイスと、入力信号に応じて高周波を変調して高周波信号を生成し、前記高周波信号を送信する送信回路と、前記送信回路から入力された前記高周波信号を絶縁伝送して、前記第一の高周波信号と前記第二の高周波信号を前記半導体デバイスに出力する共鳴結合器とを備える。
【００３２】
本開示の一態様に係るマトリックスコンバータは、例えば、上記半導体デバイスを含む少なくとも９つの半導体デバイスと、少なくとも３つの送信回路が集積化された集積送信回路であって、前記少なくとも３つの送信回路のそれぞれが、入力信号に応じて高周波を変調して高周波信号を生成する、集積送信回路と、少なくとも９つの共鳴結合器が集積化された集積絶縁素子であって、前記少なくとも９つの共鳴結合器のそれぞれが、前記送信回路から入力された前記高周波信号を絶縁伝送して、前記第一の高周波信号と前記第二の高周波信号を前記半導体デバイスに出力する、集積絶縁素子とを備え、前記集積送信回路に入力された少なくとも９つの入力信号に応じて、前記少なくとも９つの半導体デバイスが駆動される。
【００３３】
本開示の一態様に係るマトリックスコンバータにおいて、例えば、前記少なくとも３つの送信回路のそれぞれは、３つの入力信号に応じて３つの高周波信号を生成し、前記少なくとも９つの共鳴結合器のそれぞれは、前記集積送信回路から入力された１つの高周波信号を２つの高周波信号に分割して出力し、前記少なくとも９つの半導体デバイスのそれぞれは、前記集積絶縁素子から入力された２つの高周波信号に応じて駆動してもよい。
【００３４】
この構成によれば、３つの入力信号から、基準電圧がそれぞれ異なる１８個の出力信号が生成されうる。また、各回路が集積化されるため、絶縁ゲート配線が低減され、システムが単純化されうる。
【００３５】
以下、実施の形態について、図面を参照しながら具体的に説明する。
【００３６】
なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００３７】
なお、以下の全ての図において、同一又は相当部分には、同一の符号が付され、重複する説明は省略される場合がある。
【００３８】
（本開示の基礎となった知見）
まず、本開示の発明者らの着眼点について説明する。
【００３９】
双方向スイッチは、例えば、マトリックスコンバータに用いられる。マトリックスコンバータは、交流電力を、振幅や周波数が異なる交流電力に直接変換する電力変換回路である。マトリックスコンバータにおいて、双方向スイッチはマトリックス状に配置される。
【００４０】
図９は、３相のＡＣマトリックスコンバータシステムを示す。図９に示されるＡＣマトリックスコンバータは、９個の双方向スイッチと、１８個のゲート駆動回路とで構成される。ゲート駆動回路は、それぞれ絶縁トランスとフォトカップラとを含む。図９に示されるＡＣマトリックスコンバータは、三相交流電源から任意の周波数の交流電流を生成し、三相モータを回転させることができる。
【００４１】
双方向スイッチは、２つのゲート端子、２つのソース端子を有している。双方向スイッチのオンオフを制御するために、例えば、それぞれのソース端子に対して正のゲート電圧が印加される。双方向スイッチが配置された回路において、各ソースの電圧は変動する。そのため、各ソースは、他の電位から直流的に絶縁されたフローティング状態にされる。つまり、半導体スイッチに出力信号（駆動信号）を出力するゲート駆動回路内の２次側は、入力信号が入力されるゲート駆動回路内の１次側と直流成分で絶縁される。
【００４２】
電力変換回路は、多くの素子を用いているため、複雑な配線構造を有する。特に、マトリックスコンバータは、多くのゲート制御配線を有する。
【００４３】
配線の多さは、組立てコストを高くする。加えて、高い耐圧を確保しながら多くの配線が配置されるため、配線の占める領域が大きくなる。配線による遅延が発生するならば、動作が不安定になるおそれがある。したがって、マトリックスコンバータを構成する素子が集積されれば、小型で、低コストで、安定したマトリックスコンバータが実現されうる。
【００４４】
電力変換回路の変換効率は、電力変換回路に含まれる半導体スイッチを高速動作させることにより、向上する。しかし、この場合、低周波の雑音、つまりグランドを伝わる同相信号（コモンモード）雑音が問題となる場合がある。この雑音は、直流電圧で駆動される半導体スイッチに、大きな影響を与える。これに対して、絶縁素子の容量を小さくして、同相信号雑音を抑える方法がある。しかし、この場合、低周波であるゲート信号も遮断される可能性がある。
【００４５】
そこで、本発明者らは、安価で小型でノイズに強い半導体デバイスを検討し、本開示に至った。
【００４６】
（実施の形態）
（構成）
以下、本実施の形態に係る半導体デバイスの一例について、図面を参照しながら説明する。図１は、半導体デバイス１００の構成例を示す回路ブロック図である。半導体デバイス１００は、高周波で駆動されるパワーデバイスである。高周波とは、例えば、１ＭＨｚ以上１００ＧＨｚ以下を意味する。高周波は、例えば５ＧＨｚである。半導体デバイス１００は、入力された高周波信号に応じて、オンオフされる。
【００４７】
図１の半導体デバイス１００は、第一の双方向スイッチ１０１、第一の整流回路１２１、第二の整流回路１３１を備える。第一の双方向スイッチ１０１は、半導体スイッチの一例である。第一の整流回路１２１及び第二の整流回路１３１は、高周波を整流する回路である。
【００４８】
第一の整流回路１２１は、第一の入力端子１２２と第一の入力基準端子１２３と第一の出力端子１２９と第一の出力基準端子１３０とを具備している。第二の整流回路１３１は、第二の入力端子１３２と、第二の入力基準端子１３３と第二の出力端子１３９と第二の出力基準端子１４０とを具備している。第一の双方向スイッチ１０１は、第一のソース端子１１３と第二のソース端子１１４と、第一のゲート端子１１１と、第二のゲート端子１１２を有している。第一のゲート端子１１１は、第一の整流回路１２１の第一の出力端子１２９に接続されている。第二のゲート端子１１２は、第二の整流回路１３１の第二の出力端子１３９に接続されている。第一のソース端子１１３は、第一の整流回路１２１の第一の出力基準端子１３０に接続されている。第二のソース端子１１４は、第二の整流回路１３１の第二の出力基準端子１４０に接続されている。第一の入力基準端子１２３と第一の出力基準端子１３０とは等電位である。第二の入力基準端子１３３と第二の出力基準端子１４０とは等電位である。第一の入力基準端子１２３と、第二の入力基準端子１３３とは絶縁されている。第一の双方向スイッチ１０１は、例えば、窒化ガリウム半導体から形成されている。
【００４９】
第一の整流回路１２１の具体例について、図２の回路図を用いて説明する。
【００５０】
第一の整流回路１２１は、第一の入力端子１２２と、第一の入力基準端子１２３と、第一の出力端子１２９と、第一の出力基準端子１３０とを有する。第一の整流回路１２１は、例えば、第一のダイオード１２６と、第一の結合キャパシタ１２４と、第一のインダクタ１２５と第一のキャパシタ１２８と、第一の抵抗１２７とを含む。第一の出力端子１２９は、第一の双方向スイッチ１０１の第一のゲート端子１１１と接続されている。第一の出力基準端子１３０は第一の双方向スイッチ１０１の第一のソース端子１１３と接続されている。
【００５１】
第一の入力端子１２２と第一の出力端子１２９との間に、第一の結合キャパシタ１２４と第一のインダクタ１２５が直列に接続されている。第一の結合キャパシタ１２４と第一のインダクタ１２５の接続点と、第一の入力基準端子１２３との間に、第一のダイオード１２６が接続されている。第一のダイオード１２６のアノードは、第一の入力基準端子１２３と接続されている。
【００５２】
第一の出力端子１２９と第一の出力基準端子１３０との間に第一のキャパシタ１２８が接続されている。第一の出力端子１２９と第一の出力基準端子１３０との間に第一の抵抗１２７が接続されている。第二の整流回路１３１は、第一の整流回路１２１と同じ回路構成を有する。
【００５３】
第一の結合キャパシタ１２４の容量は、例えば０．４ｐＦである。第一のインダクタ１２５のインダクタンスは、例えば１．６ｎＨである。第一のキャパシタ１２８の容量は、例えば１０ｐＦである。第一の抵抗１２７の抵抗値は、例えば５００Ωである。第一のダイオード１２６は、例えば接合容量が１．５ｐＦのショットキーバリアダイオードである。
【００５４】
（動作）
半導体デバイス１００の動作の一例について、説明する。半導体デバイス１００は、例えば、５ＧＨｚの高周波信号の入力により動作する。
【００５５】
第一の入力端子１２２に高周波信号が入力された場合、第一の整流回路１２１は、高周波信号の強度に応じて、第一の出力基準端子１３０に対して第一の出力端子１２９が正となる電圧を発生させる。これにより、第一のソース端子１１３に対して、第一のゲート端子１１１が正となるゲート電圧が生成される。その結果、第一の双方向スイッチ１０１の第一のソース端子１１３側がオン状態となる。
【００５６】
第二の入力端子１３２に高周波信号が入力された場合、第二の整流回路１３１は、高周波信号の強度に応じて、第二の出力基準端子１４０に対して第二の出力端子１３９が正となる電圧を発生させる。これにより、第二のソース端子１１４に対して、第二のゲート端子１１２が正となるゲート電圧が生成される。その結果、第一の双方向スイッチ１０１の第二のソース端子１１４側がオン状態となる。
【００５７】
第一の整流回路１２１と第二の整流回路１３１の両方に高周波信号が入力された場合、第一のソース端子１１３側と第二のソース端子１１４側がオン状態、つまり導通状態となる。その結果、第一のソース端子１１３と第二のソース端子１１４との間に電流が流れる。
導通状態の第一の双方向スイッチ１０１において、電流は、第一のソース端子１１３から第二のソース端子１１４へ向かう方向、及び、第二のソース端子１１４から第一のソース端子１１３へ向かう方向のどちらにも流れる。
【００５８】
第一の入力端子１２２に高周波信号が入力されていない場合、第一の整流回路１２１で電力が生成されない。そのため、第一の双方向スイッチ１０１の第一のゲート端子１１１と第一のソース端子１１３とは、第一の抵抗１２７で短絡されている。その結果、第一の双方向スイッチ１０１の第一のソース側はオフ状態となる。
【００５９】
第二の入力端子１３２に高周波信号が入力されていない場合、第二の整流回路１３１で電力が生成されない。そのため、第一の双方向スイッチ１０１の第二のゲート端子１１２と第二のソース端子１１４とは、第二の抵抗１３７で短絡されている。その結果、第一の双方向スイッチ１０１の第二のソース側はオフ状態となる。
【００６０】
第一の整流回路１２１と第二の整流回路１３１の両方に高周波が入力されていない場合、第一のソース端子１１３と第二のソース端子１１４がオフ状態、つまり絶縁状態となる。その結果、第一のソース端子１１３と第二のソース端子１１４との間に電流は流れない。
【００６１】
第一の整流回路１２１において、第一のインダクタ１２５の線路長は、例えば、動作周波数を波長に換算した値の４分の１程度となっている。このとき、第一の整流回路１２１は、ある特定の周波数帯域、例えば５ＧＨｚ帯の高周波信号に応じて電圧を生成する。第一の整流回路１２１、及び第二の整流回路１３１は、その他のある特定の高周波を整流する回路であってもよい。
【００６２】
（効果）
半導体デバイス１００は、高周波の有無、あるいは高周波信号のハイレベルまたはローレベルに応じて動作する。そのため、半導体デバイス１００は、低周波の雑音に強く、安定したスイッチング動作を実現できる。
【００６３】
第一の整流回路１２１及び第二の整流回路１３１は、それぞれ、周波数特性を有し、特定の周波数のみで動作する。そのため、半導体デバイスが複数の半導体スイッチを備える場合に、整流回路毎に動作周波数を異ならせてもよい。この場合、複数の整流回路の間の混信を防ぐことができる。特に、半導体スイッチが集積された半導体デバイスにおいて、混信による誤動作を防ぐことができる。
【００６４】
半導体デバイス１００は、高周波信号によって駆動される。そのため、例えば、半導体デバイス１００の第一の入力端子１２２及び／又は第二の入力端子１３２に絶縁素子が接続されてもよい。この場合、高周波信号は、絶縁素子の結合容量が小さくても、絶縁素子を通過することができる。このため、半導体デバイス１００と絶縁素子とを有する装置は、高いコモンモード抑圧比を実現できる。
【００６５】
半導体デバイス１００が窒化物半導体層に形成される場合、半導体デバイス１００の耐熱性が高くなる。そのため、第一の整流回路と第二の整流回路と第一の双方向スイッチ１０１とは、より小さい面積に集積化されうる。その結果、半導体デバイス１００は、小型化される。
【００６６】
半導体デバイス１００において、第一の整流回路１２１と第一のゲート端子１１１との距離及び、第二の整流回路１３１と第二のゲート端子１１２との距離が短く設計されうる。これにより、配線インダクタンスを低減でき、第一の双方向スイッチ１０１が高速に動作しうる。
【００６７】
双方向スイッチとゲート駆動回路とがワイヤで接続される場合、双方向スイッチの第一のゲート端子に入力される信号と、第二のゲート端子に入力される信号との間に遅延が発生するおそれがある。これにより、双方向スイッチの２つのゲートが同時にオンしなくなり、スイッチング特性が損なわれるおそれがある。加えて、高周波がワイヤで伝送されるとき、伝送損失が発生する。
【００６８】
一方、半導体デバイス１００は、第一の整流回路１２１と第二の整流回路１３１と第一の双方向スイッチ１０１とが集積されているため、配線による遅延が低減される。そのため、第一の双方向スイッチ１０１の特性が向上しうる。また、ワイヤを経由しないため、伝送損失が低減されうる。
【００６９】
第一の整流回路１２１と第二の整流回路１３１は、高周波で動作するよう設計されている。そのため、回路サイズが小型化されうる。
【００７０】
窒化物半導体スイッチは、典型的にゲートの閾値電圧が低いので、外来の雑音により誤動作するおそれがある。しかし、半導体デバイス１００は、ゲートの手前に高周波回路が接続されているので、雑音に強く設計されうる。
【００７１】
なお、高周波は、５ＧＨｚ以外の周波数、例えば、数ＭＨｚから１００ＧＨｚの間の周波数を有してよい。
【００７２】
第一の入力端子１２２に入力される高周波信号と、第二の入力端子１３２に入力される高周波信号とは、互いに異なる周波数を有してもよい。第一の入力端子１２２に入力される高周波信号の強度と第二の入力端子１３２に入力される高周波信号の強度は、異なっていてもよい。その場合、第一のソース端子１１３と第二のソース端子１１４間の抵抗が、電流の方向により異なるように設定されうる。例えば、半導体スイッチは、ダイオード特性を有するように設定されうる。
【００７３】
第一の整流回路１２１は、第一のキャパシタ１２８を備えなくてもよい。この場合、第一の双方向スイッチ１０１のゲート容量が代用されうる。第一の整流回路１２１は、第一の抵抗１２７を備えなくてもよい。ただし、第一の整流回路１２１が第一の抵抗１２７を備える場合、第一の双方向スイッチ１０１のゲート電荷を引き抜いて、高速にオフすることができる。第二の整流回路１３１も同様の構成を採りうる。
【００７４】
第一の入力基準端子１２３と第一のダイオード１２６の間、及び/または、第二の入力基準端子１３３と第二のダイオードの間に直列にキャパシタが接続されてもよい。
【００７５】
第一の双方向スイッチ１０１は、本開示における半導体スイッチの一例である。半導体スイッチは、双方向性を有さず、ゲートが一つであるパワースイッチングデバイスであってもよい
【００７６】
第一の双方向スイッチ１０１は、例えば、窒化ガリウム（ＧａＮ）半導体であってもよいし、その他の半導体であってもよい。
【００７７】
第一の整流回路１２１と第二の整流回路１３１は同じ回路構成を有してもよいし、異なる回路構成を有してもよい。
【００７８】
なお、第一の整流回路１２１の第一の入力端子１２２、または、第二の整流回路１３１の第二の入力端子１３２に、高周波を受信するアンテナが接続されてもよい。
【００７９】
（集積）
本実施の形態に係る半導体デバイスの集積化の一例について述べる。
【００８０】
図３は、集積半導体デバイス３５０の一例を示す回路ブロック図である。集積半導体デバイス３５０は、例えば、マトリックスコンバータに用いられる。集積半導体デバイス３５０は、本開示の半導体デバイスの一例である。
【００８１】
集積半導体デバイス３５０は、第一の半導体デバイス３５１と、第二の半導体デバイス３５２と、第三の半導体デバイス３５３とが集積化されている。第一の半導体デバイス３５１は、第一の整流回路３２１と第二の整流回路３３１と第一の双方向スイッチ３０１を含む。第二の半導体デバイス３５２は、第三の整流回路３６３と第四の整流回路３６４と第二の双方向スイッチ３０２を含む。第三の半導体デバイス３５３は、第五の整流回路３６５と第六の整流回路３６６と第三の双方向スイッチ３０３を含む。集積半導体デバイス３５０は、第一の端子３４１と、第二の端子３４２と、第三の端子３４３と、第四の端子３４４を備えている。
【００８２】
第一の半導体デバイス３５１の一端のソース端子は、第四の端子３４４に接続されている。第一の半導体デバイス３５１の他端のソース端子は、第一の端子３４１と接続されている。第二の半導体デバイス３５２の一端のソース端子は、第四の端子３４４に接続されている。第二の半導体デバイス３５２の他端のソース端子は、第二の端子３４２と接続されている。第三の半導体デバイス３５３の一端のソース端子は、第四の端子３４４に接続されている。第三の半導体デバイス３５３の他端のソース端子は、第三の端子３４３と接続されている。
【００８３】
第一の双方向スイッチ３０１、第二の双方向スイッチ３０２、及び第三の双方向スイッチ３０３は、例えば、窒化物半導体等の横型デバイスである。
【００８４】
３つの集積半導体デバイス３５０を組み合わせてもよい。これにより、例えば、図７に示されるような３×３のマトリクスコンバータが実現されうる。この場合、例えば、第一の端子３４１同士、各第二の端子３４２同士、各第三の端子３４３同士が接続される。
【００８５】
３つの集積半導体デバイス３５０は、１つのチップに集積されていてもよい。言い換えると、９個の双方向スイッチと１８個の整流回路とが１つのチップに集積されていてもよい。
【００８６】
集積半導体デバイス３５０は、各素子間での信号の遅延が少ない。これにより、各双方向スイッチは、良好な特性を示しうる。さらに、集積半導体デバイス３５０は、ゲート配線等が短くなるため、従来に比べて小型化が実現されうる。
【００８７】
集積半導体デバイス３５０は、例えば、窒化物半導体に形成される。これにより、半導体スイッチの集積化によって発熱密度が高くなる場合であっても、適切に動作しうる。
【００８８】
図４に、図３の集積半導体デバイス３５０の平面構造図の一例を示す。
【００８９】
集積半導体デバイス３５０は、第一の双方向スイッチ３０１と、第二の双方向スイッチ３０２と、第三の双方向スイッチ３０３と、第一の整流回路３２１と、第二の整流回路３３１と、第三の整流回路３６３と、第四の整流回路３６４と、第五の整流回路３６５と、第六の整流回路３６６と、第一の端子３４１、第二の端子３４２、第三の端子３４３と、第四の端子３４４を備えている。第四の端子３４４は、本開示における「共通接続部」の一例である。
【００９０】
第四の端子３４４が、第一の双方向スイッチ３０１と第二の双方向スイッチ３０２と、第三の双方向スイッチ３０３までの距離が最短となるように配置されている。
【００９１】
具体的には、第一の双方向スイッチ３０１と第二の双方向スイッチ３０２とは、第四の端子３４４を挟んで隣り合っている。また、第三の双方向スイッチ３０３と各双方向スイッチの整流回路が集積された領域とは、第四の端子３４４を挟んで隣り合っている。
【００９２】
配線が立体的に交差すると、その幅で耐圧が決定されてしまう。そのため、第一の双方向スイッチ３０１の２つのソース配線と、第二の双方向スイッチ３０２の２つのソース配線と、第三の双方向スイッチ３０３の２つのソース配線とは、いずれも互いに交わらないように配置されている。図４に示される配置によって、集積半導体デバイス３５０は、耐圧性を高めながら、かつ、配線長を短くでき、かつ、小型化されうる。
【００９３】
（動作）
図５は、半導体デバイス１００の実施例に係る特性を示す。
【００９４】
図５の横軸は、第一のソース端子と第二のソース端子間に印加された電圧を示している。図５の縦軸は、第一のソース端子と第二のソース端子間に流れる電流を示している。図５は、第一の入力端子１２２及び第二の入力端子１３２に５ＧＨｚの高周波信号を、信号強度０ｄＢｍ，１０ｄＢｍ，１３ｄＢｍ，１５ｄＢｍでそれぞれ入力した場合の、Ｉ−Ｖ特性を示している。
【００９５】
高周波信号の強度が０ｄＢｍのとき、第一のソース端子１１３と第二のソース端子１１４間に電流は流れなかった。これは半導体デバイス１００がオフの状態に相当する。しかし、高周波信号の信号強度が大きくなるにつれて、第一のソース端子１１３と第二のソース端子１１４の間の抵抗が下がり、両端子間に電流が流れた。これは半導体デバイス１００がオンの状態に相当する。
【００９６】
図５の結果は、半導体デバイス１００がオン状態のとき、第一のソース端子１１３と第二のソース端子１１４の間の電圧の極性に依存せずに、双方向に電流が流れることを示している。
【００９７】
（マトリックスコンバータ）
図６は、本実施の形態に係る半導体デバイスを含む３相ＡＣマトリックスコンバータシステムの一例を示す。
【００９８】
図６に示される３相ＡＣマトリックスコンバータシステムは、集積送信回路６７１、集積絶縁素子６７２、集積半導体デバイス６５０で構成される。集積送信回路６７１は、ゲート駆動用の高周波信号を送信する回路である。集積絶縁素子６７２は、高周波信号を絶縁伝送する素子である。集積絶縁素子６７２は、例えば、共鳴結合器が集積化されている。集積半導体デバイス６５０は、実施の形態にかかる半導体デバイスが集積化されている。
【００９９】
集積送信回路６７１は、９個の高周波信号を出力する回路である。集積送信回路６７１は、例えば、３個の送信回路を含む。各送信回路は、例えば、３つの入力信号に応じて３つの高周波信号を生成する。集積絶縁素子６７２は、例えば、９個の電磁界共鳴結合器で構成される。各電磁界共鳴結合器は、１つの高周波信号が入力され、２つの高周波信号を出力する。集積半導体デバイス６５０は、第一の双方向スイッチ６０１、第二の双方向スイッチ６０２、第三の双方向スイッチ６０３を含む９個の双方向スイッチと、１８個の整流回路で構成される。以上の構成により、非常に小型のマトリックスコンバータが実現されうる。
図７は、図６に示される３相ＡＣマトリックスコンバータシステムの具体例の上面図を示す。図８は、図７に示されるＡ−Ａ’線上の断面模式図を示す。
【０１００】
図７に示される３相ＡＣマトリックスコンバータは、第一の端子６４１と、第二の端子６４２と、第三の端子６４３と、第四の端子６４４とを備える。第一の端子６４１と、第二の端子６４２と、第三の端子６４３とは、三相モータに接続される。第四の端子は三相電源に接続される。ヒートシンク６０５の上にプリント基板が配置されている。集積絶縁素子６７２はプリント基板内に形成されている。プリント基板の上部に集積送信回路６７１が実装されている。プリント基板の一部に、ヒートシンク６０５まで貫通する穴が形成されている。その穴の中に集積半導体デバイス６５０が配置され、ヒートシンク６０５と接触している。集積絶縁素子６７２は、集積半導体デバイス６５０と集積送信回路６７１との間に配置されている。
【０１０１】
このような配置とすることで、高周波領域と低周波領域を分けることができ、安定して動作をするマトリックスコンバータシステムが実現されうる。
【０１０２】
集積送信回路６７１は、例えば、集積絶縁素子６７２の上に設置されてもよい。
【０１０３】
なお、本実施の形態に係る半導体デバイスは、その他のマトリクスコンバータ、または、電力変換装置であってもよい。電力変換装置は、例えば、２相３相変換システム、単相３相変換システム、または２相２相変換システムであってもよい。
【０１０４】
なお、本開示は、これらの実施の形態またはその変形例に限定されない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態またはその変形例に施したもの、あるいは異なる実施の形態またはその変形例における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。
【産業上の利用可能性】
【０１０５】
本開示は、例えば、マトリックスコンバータ等の電力変換器やパワーシステムに利用されうる。
【符号の説明】
【０１０６】
１００    半導体デバイス
１０１，３０１，６０１    第一の双方向スイッチ
３０２，６０２    第二の双方向スイッチ
３０３，６０３    第三の双方向スイッチ
１１１    第一のゲート端子
１１２    第二のゲート端子
１１３    第一のソース端子
１１４    第二のソース端子
１２１，３２１    第一の整流回路
１２２    第一の入力端子
１２３    第一の入力基準端子
１２４    第一の結合キャパシタ
１２５    第一のインダクタ
１２６    第一のダイオード
１２７    第一の抵抗
１２８    第一のキャパシタ
１２９    第一の出力端子
１３０    第一の出力基準端子
１３１，３３１    第二の整流回路
１３２    第二の入力端子
１３３    第二の入力基準端子
１４０    第二の出力基準端子
３４１，６４１    第一の端子
３４２，６４２    第二の端子
３４３，６４３    第三の端子
３４４，６４４    第四の端子
３５０，６５０    集積半導体デバイス
３５１    第一の半導体デバイス
３５２    第二の半導体デバイス
３５３    第三の半導体デバイス
３６３    第三の整流回路
３６４    第四の整流回路
３６５    第五の整流回路
３６６    第六の整流回路
６７１    集積送信回路
６７２    集積絶縁素子
【図１】
2015164290.tif 000003
【図２】
2015164290.tif 000004
【図３】
2015164290.tif 000005
【図５】
2015164290.tif 000006
【図６】
2015164290.tif 000007
【図７】
2015164290.tif 000008
【図８】
2015164290.tif 000009
【図９】
2015164290.tif 000010
【図４】
2015164290.tif 000011