(57)【要約】【課題】設計工数を低減させることが可能な半導体テスト装置及び半導体テスト方法を提供すること。【解決手段】一実施の形態によれば、半導体テスト装置１０は、外部に設けられたテスターサーバー３０からテストプログラムを受信する無線通信部１２と、無線通信部１２によって受信されたテストプログラムを、テストボード２０に設けられた複数のテスト対象ＩＣ５０に送信することにより、複数のテスト対象ＩＣ５０のテストを行うテスト制御部１１と、を備える。それにより、半導体テスト装置１０は、テスターを用いることなく複数のテスト対象ＩＣ５０のテストを実施することができるため、設計工数を低減させることができる。【選択図】図１
2015001430.tif 000002
【特許請求の範囲】
【請求項１】
外部に設けられたテスターサーバーからテストプログラムを受信する通信部と、
前記通信部によって受信された前記テストプログラムを、テストボードに設けられた複数のテスト対象ＩＣに送信することにより、当該複数のテスト対象ＩＣのテストを行うテスト制御部と、を備えた半導体テスト装置。
【請求項２】
前記通信部は、無線通信により前記テスターサーバーから前記テストプログラムを受信する、請求項１に記載の半導体テスト装置。
【請求項３】
前記通信部は、ＰＬＣ通信により前記テスターサーバーから前記テストプログラムを受信する、請求項１に記載の半導体テスト装置。
【請求項４】
前記通信部は、前記複数のテスト対象ＩＣのテスト結果を前記テスターサーバーに送信する、請求項１に記載の半導体テスト装置。
【請求項５】
前記通信部は、無線通信により、前記テスターサーバーから前記テストプログラムを受信するとともに、前記テスト結果を前記テスターサーバーに送信する、請求項４に記載の半導体テスト装置。
【請求項６】
前記通信部は、ＰＬＣ通信により前記テスターサーバーから前記テストプログラムを受信するとともに、前記テスト結果を前記テスターサーバーに送信する、請求項４に記載の半導体テスト装置。
【請求項７】
前記複数のテスト対象ＩＣは何れもマイクロコンピュータである、請求項１に記載の半導体テスト装置。
【請求項８】
前記テスト制御部は、前記複数のテスト対象ＩＣである複数のマイクロコンピュータのそれぞれにシングルチップモードにてセルフテストを実行させる、請求項７に記載の半導体テスト装置。
【請求項９】
前記テスト制御部は、前記複数のテスト対象ＩＣである複数のマイクロコンピュータのそれぞれにテスト結果を保存させる、請求項７に記載の半導体テスト装置。
【請求項１０】
前記複数のテスト対象ＩＣをＤＣテストするためのＤＣＢＯＳＴ回路をさらに備えた、請求項１に記載の半導体テスト装置。
【請求項１１】
前記複数のテスト対象ＩＣのテストが完了したか否かによって発光するか否かが制御されるＬＥＤをさらに備えた、請求項１に記載の半導体テスト装置。
【請求項１２】
前記テストボードは、バーンインボードにより形成されている、請求項１に記載の半導体テスト装置。
【請求項１３】
前記テストボードは、パレットにより形成されている、請求項１に記載の半導体テスト装置。
【請求項１４】
前記テストボードは、前記複数のテスト対象ＩＣがそれぞれ搭載される着脱式の複数の子基板を備えた、請求項１に記載の半導体テスト装置。
【請求項１５】
前記テストボードは、１５０度以上の耐熱性を有する材質により形成されている、請求項１に記載の半導体テスト装置。
【請求項１６】
請求項１に記載の半導体テスト装置と、
前記テストボードと、
前記テスターサーバーと、を備えた半導体テストシステム。
【請求項１７】
外部に設けられたテスターサーバーからテストプログラムを受信し、
前記テストプログラムを、テストボードに設けられた複数のテスト対象ＩＣに送信することにより当該複数のテスト対象ＩＣのテストを行う、半導体テスト方法。
【請求項１８】
無線通信により前記テスターサーバーから前記テストプログラムを受信する、請求項１７に記載の半導体テスト方法。
【請求項１９】
前記複数のテスト対象ＩＣのテスト結果を前記テスターサーバーに送信する、請求項１７に記載の半導体テスト方法。
【請求項２０】
無線通信により、前記テスターサーバーから前記テストプログラムを受信するとともに、前記テスト結果を前記テスターサーバーに送信する、請求項１９に記載の半導体テスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体テスト装置及び半導体テスト方法
【背景技術】
【０００２】
従来、ＩＣ(Integrated Circuit)は、アセンブリ完了後でもテスターに空きが生じるまではテストされることなく放置された状態であった。そのため、設計工数が増大してしまうという問題があった。
【０００３】
関連する技術が特許文献１及び特許文献２に開示されている。
【０００４】
特許文献１には、複数のバーンイン炉と、バーインイン炉に空きが生じた場合に、優先的に入炉すべきロットを、ロットの待ち時間及び納期と、製品毎のテストの平均収束時間と、に基づいて決定するバーンインテスト投入装置と、を備えたバーンインテストシステムが開示されている。なお、バーンインテスト投入装置は、各バーンイン炉でのテストが収束するたびに、製品毎のテストの平均収束時間を算出し直し更新している。
【０００５】
特許文献２には、内部回路により動作する半導体集積回路において、内部回路に対して試験を行う試験部と、この試験部と電気的に接続し、無線通信を行う無線インターフェースモジュールと、を設けた半導体集積回路が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−５１０１３号公報
【特許文献２】特開２００７−７８４０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に開示されたバーンインテスト投入装置は、複数のロットのうち何れのロットをバーンイン炉に入炉するかを決定するにすぎず、ロットに対するテストプログラムをバーンイン炉に送信しているわけではない。したがって、テスト自体はそれ以前の方式のままである。そのため、特許文献１では、ＩＣはアセンブリ完了後でもテスターに空きが生じるまではテストされることなく放置された状態であるため、依然として設計工数が増大してしまうという問題があった。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態によれば、半導体テスト装置は、外部に設けられたテスターサーバーからテストプログラムを受信する通信部と、前記通信部によって受信された前記テストプログラムを、テストボードに設けられた複数のテスト対象ＩＣに送信することにより、当該複数のテスト対象ＩＣのテストを行うテスト制御部と、を備える。
【０００９】
一実施の形態によれば、半導体テスト方法は、外部に設けられたテスターサーバーからテストプログラムを受信し、前記テストプログラムを、テストボードに設けられた複数のテスト対象ＩＣに送信することにより当該複数のテスト対象ＩＣのテストを行う。
【発明の効果】
【００１０】
前記一実施の形態によれば、設計工数を低減させることが可能な半導体テスト装置及び半導体テスト方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１にかかる半導体テスト装置の構成例を示す概略平面図である。
【図２】実施の形態１にかかる半導体テスト装置の構成例を示すブロック図である。
【図３】実施の形態１にかかる半導体テストシステムの構成例を示す図である。
【図４】実施の形態１にかかる半導体テストシステムの動作を示すフローチャートである。
【図５】実施の形態１にかかる半導体テストシステムの動作を説明するための図である。
【図６】実施の形態１にかかる半導体テストシステムの動作を説明するための図である。
【図７】テスト結果の一例を示す図である。
【図８】実施の形態１にかかる半導体テストシステムの変形例を示す図である。
【図９】専用パレットの拡大平面図である。
【図１０】専用パレットの拡大断面図である。
【図１１】実施の形態２にかかる半導体テストシステムの動作を示すフローチャートである。
【図１２】実施の形態３にかかる半導体テスト装置の構成例を示す概略平面図である。
【図１３】実施の形態３にかかる半導体テストシステムの構成例を示す図である。
【図１４】実施の形態４にかかる半導体テストシステムの構成例を示す図である。
【図１５】実施の形態４にかかる半導体テストシステムの動作を説明するための図である。
【図１６】実施の形態５にかかる半導体テスト装置の構成例を示す概略平面図である。
【図１７】ＤＣＢＯＳＴ回路の構成例を示す回路図である。
【図１８】実施の形態５にかかる半導体テストシステムの接続関係の一部を示す図である。
【図１９】実施の形態６にかかる半導体テスト装置の構成例を示す概略平面図である。
【図２０】実施の形態６にかかる半導体テスト装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
【００１３】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１４】
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【００１５】
＜実施の形態１＞
以下、実施の形態１にかかる半導体テスト装置１０について説明する。本実施の形態にかかる半導体テスト装置１０は、外部に設けられたテスターサーバーからテストプログラムを受信して、テストボードに設けられた複数のテスト対象ＩＣに送信することにより、当該複数のテスト対象ＩＣをテストする。それにより、本実施の形態にかかる半導体テスト装置１０は、テスターを用いることなく複数のテスト対象ＩＣのテストを実施することができるため、設計工数を低減させることができる。以下、具体的に説明する。
【００１６】
＜半導体テスト装置１０及び半導体テストシステムの構成例＞
図１は、実施の形態１にかかる半導体テスト装置１０の構成例を示す概略平面図である。また、図２は、実施の形態１にかかる半導体テスト装置１０の構成例を示すブロック図である。図３は、半導体テスト装置１０が適用された半導体テストシステム１の構成例を示す図である。
【００１７】
図１〜図３に示すように、半導体テスト装置１０（基板）は、テスト制御部１１と、無線通信部（通信部）１２と、アンテナ１３と、電源１４と、スイッチ１５と、コネクタ１６と、を備える。また、図３に示すように、半導体テストシステム１は、半導体テスト装置１０と、テストボード２０と、テスターサーバー３０と、を備える。
【００１８】
電源１４は、バッテリー、太陽電池等である。なお、電源１４は、半導体テスト装置１０の外部に設けられていてもよい。具体的には、電源１４は、半導体テスト装置１０の外部に設けられたＡＣ電源等であってもよい。この場合、ＡＣ電源からの交流電流は直流電流に変換して用いられる。
【００１９】
電源１４は、スイッチ１５を介して、テスト制御部１１、無線通信部１２及びコネクタ１６に接続される。それにより、テスト制御部１１、無線通信部１２、及び、コネクタ１６を介して接続された複数のテスト対象ＩＣ５０（後述）は、スイッチ１５がオンした場合に動作することができる。
【００２０】
無線通信部１２は、無線通信により、半導体テスト装置１０の外部に設けられたテスターサーバー３０からテストプログラムを受信したり、テスト結果（後述）をテスターサーバー３０に送信したりする。なお、無線通信部１２とテスターサーバー３０との間の無線通信は、無線通信部１２のアンテナ１３及びテスターサーバー３０のアンテナ３１を介して行われる。
【００２１】
テスト制御部１１は、無線通信部１２によって受信されたテストプログラムを、テストボード２０に設けられた複数のテスト対象ＩＣ５０に送信することにより、当該複数のテスト対象ＩＣ５０のテストを実施する。なお、テスト制御部１１は、複数のテスト対象ＩＣ５０のうちテストを実施するＩＣを選択したり、選択したテスト対象ＩＣに対してテスト用のクロック信号やリセット信号を出力したりもする。さらに、テスト制御部１１は、複数のテスト対象ＩＣ５０のテスト結果を受け取り、（例えば、図示しないメモリに保存した後、）無線通信部１２に伝送する。
【００２２】
テストボード２０は、複数のテスト対象ＩＣ５０が着脱可能に搭載されたボードである。本実施の形態では、テストボード２０がバーンインボードである場合を例に説明する。このように、一般的なバーンインボードをテストボード２０として用いることにより、テストコストを低減することができる。テストボード２０は、コネクタ１６を介して半導体テスト装置１０に接続されている。
【００２３】
各テスト対象ＩＣ５０は、スキャンテストやメモリテスト等のファンクションテストが実施されるＩＣである。本実施の形態では、各テスト対象ＩＣ５０がマイクロコンピュータである場合を例に説明する。なお、マイクロコンピュータのテスト内容のほとんどはファンクションテストであるため、半導体テスト装置１０によるマイクロコンピュータのテストは有効である。
【００２４】
＜半導体テストシステム１の動作＞
次に、図４〜図６を参照して、半導体テストシステム１の動作について説明する。図４は、半導体テストシステム１の動作を示すフローチャートである。図５及び図６は、半導体テストシステム１の動作を説明するための図である。
【００２５】
まず、複数のテスト対象ＩＣ５０が搭載されたテストボード２０を半導体テスト装置１０に接続する。その後、スイッチ１５をオンすることにより、テスト制御部１１、無線通信部１２、及び、各テスト対象ＩＣ５０を駆動する（図４のステップＳ１０１）。
【００２６】
それにより、無線通信部１２とテスターサーバー３０とが無線通信を開始する。具体的には、無線通信部１２は、テスターサーバー３０から送信されたテストプログラムを受信（ロード）する（図４のステップＳ１０２）。そして、無線通信部１２は、受信したテストプログラムをテスト制御部１１に伝送する（図４のステップＳ１０３）。このときの動作の流れについては、図５も参照されたい。
【００２７】
次に、テスト制御部１１は、複数のテスト対象ＩＣ５０のうちテストを実施するテスト対象ＩＣを選択する（図４のステップＳ１０４）。そして、テスト制御部１１は、選択したテスト対象ＩＣ５０にテストプログラム（さらにはクロック信号、リセット信号）を送信することにより、当該テスト対象ＩＣ５０のテストを実施する（図４のステップＳ１０５）。
【００２８】
より具体的には、テスト制御部１１は、選択したテスト対象ＩＣ５０（本例ではマイクロコンピュータ）をテストプログラム受信状態に制御した後、当該テスト対象ＩＣ５０に対してテストプログラムを送信する。テスト対象ＩＣ５０は、テストプログラムを受信すると、初期化後、シングルチップモード動作にてセルフテストを実行する。なお、テスト対象ＩＣ５０の初期化は、テスト制御部１１からのリセット信号又はソフトウエアリセットにより行われる。
【００２９】
テスト制御部１１は、選択したテスト対象ＩＣ５０のテストが完了すると、当該テスト対象ＩＣ５０から出力されたテスト結果を受け取り、図示しないメモリ等に保存しておく（図４のステップＳ１０６）。
【００３０】
テスト制御部１１は、全てのテスト対象ＩＣ５０のテストが完了していない場合（図４のステップＳ１０７のＮＯ）、複数のテスト対象ＩＣ５０のうち未だテストを実施していないテスト対象ＩＣを選択してテストを実施する（図４のステップＳ１０４〜Ｓ１０６）。
【００３１】
テスト制御部１１は、全てのテスト対象ＩＣ５０のテストが完了した場合（図４のステップＳ１０７のＹＥＳ）、全てのテスト対象ＩＣ５０のテスト結果を無線通信部１２に伝送する。そして、無線通信部１２は、全てのテスト対象ＩＣ５０のテスト結果をテスターサーバー３０に送信する（図４のステップＳ１０８）。このときの動作の流れについては、図６も参照されたい。
【００３２】
その後、テスターサーバー３０にて各テスト対象ＩＣ５０の良否判定が行われる（図４のステップＳ１０９）。図７は、テストボード２０に搭載された複数のテスト対象ＩＣ５０のテスト結果の一例を示す図である。図７の例では、テストボード２０に搭載された複数のテスト対象ＩＣ５０のうち、Ｘ＝１，Ｙ＝１に配置されたテスト対象ＩＣがＧＯ（良品）、Ｘ＝１，Ｙ＝２に配置されたテスト対象ＩＣがＮＧ（不良品）、Ｘ＝１，Ｙ＝３に配置されたテスト対象ＩＣがＧＯ（良品）と示されている。なお、Ｘは行番号を示し、Ｙは列番号を示す。
【００３３】
このように、本実施の形態にかかる半導体テスト装置１０は、外部に設けられたテスターサーバー３０からテストプログラムを受信して、テストボード２０に設けられた複数のテスト対象ＩＣ５０に送信することにより、当該複数のテスト対象ＩＣ５０をテストする。それにより、本実施の形態にかかる半導体テスト装置１０は、テスターを用いることなく複数のテスト対象ＩＣ５０のテストを実施することができるため、設計工数を低減させることができる。また、高額なテスターも不要である。
【００３４】
本実施の形態では、テストボード２０がバーンインボードである場合を例に説明したが、これに限られない。テストボード２０は、ＩＣを持ち運ぶために使用されるパレットにより形成されてもよい。パレットをテストボード２０として用いることにより、テストコストを低減することができる。以下、図８〜図１０を参照して、簡単に説明する。
【００３５】
図８は、半導体テストシステム１の変形例を示す図である。図８に示す半導体テストシステム１は、テストボード２０に代えてテストボード２０ａを備える。テストボード２０ａは、パレットにより形成されている。具体的には、テストボード２０ａは、電源線、テストプログラムやテスト結果伝搬用の信号線、クロック信号線、リセット信号線、テスト対象ＩＣ５０選択用のＤＵＴ切替リレー、半導体テスト装置１０との接続部（コネクタ）等が付加されたパレット（専用パレット）により形成されている。図８に示す半導体テストシステム１のその他の構成については、図３に示す半導体テストシステム１の場合と同様であるため、その説明を省略する。
【００３６】
図９は、専用パレットの拡大平面図である。図１０は、専用パレットの拡大断面図である。図９及び図１０に示すように、専用パレット上の各ＩＣ搭載部には、複数のＰａｄが配置されている。また、複数のＰａｄと、半導体テスト装置１０との接続部（不図示）と、の間には、電源線、テストプログラムやテスト結果伝搬用の信号線、クロック信号線、リセット信号線、及び、ＤＵＴ切替リレーが追加されている。なお、テスト対象ＩＣの複数のリード線は、ＩＣ搭載部に配置された複数のＰａｄにそれぞれ接続されることとなる。それにより、テスト対象ＩＣのテストが可能となる。
【００３７】
＜実施の形態２＞
図１１を参照して、実施の形態２にかかる半導体テストシステム１の動作について説明する。図１１は、実施の形態２にかかる半導体テストシステム１の動作を示すフローチャートである。なお、本実施の形態にかかる半導体テストシステム１の構成については、実施の形態１の場合と同様であるため、その説明を省略する。
【００３８】
まず、複数のテスト対象ＩＣ５０が搭載されたテストボード２０を半導体テスト装置１０に接続する。その後、スイッチ１５をオンすることにより、テスト制御部１１、無線通信部１２、及び、各テスト対象ＩＣ５０を駆動する（図１１のステップＳ２０１）。
【００３９】
それにより、無線通信部１２とテスターサーバー３０とが無線通信を開始する。具体的には、無線通信部１２は、テスターサーバー３０から送信されたテストプログラムを受信（ロード）する（図１１のステップＳ２０２）。そして、無線通信部１２は、受信したテストプログラムをテスト制御部１１に伝送する（図１１のステップＳ２０３）。
【００４０】
次に、テスト制御部１１は、複数のテスト対象ＩＣ５０のうちテストを実施するテスト対象ＩＣを選択する（図１１のステップＳ２０４）。そして、テスト制御部１１は、選択したテスト対象ＩＣ５０にテストプログラム（さらにはクロック信号、リセット信号）を送信することにより、当該テスト対象ＩＣ５０のテストを実施する（図１１のステップＳ２０５）。
【００４１】
より具体的には、テスト制御部１１は、選択したテスト対象ＩＣ５０（本例ではマイクロコンピュータ）をテストプログラム受信状態に制御した後、当該テスト対象ＩＣ５０に対してテストプログラムを送信する。テスト対象ＩＣ５０は、テストプログラムを受信すると、初期化後、シングルチップモード動作にてセルフテストを実行する。なお、テスト対象ＩＣ５０の初期化は、テスト制御部１１からのリセット信号又はソフトウエアリセットにより行われる。
【００４２】
選択されたテスト対象ＩＣ５０は、テストが完了すると、テスト完了通知をテスト制御部１１に出力するとともに、テスト結果を内蔵メモリに保存する（図１１のステップＳ２０６）。
【００４３】
テスト制御部１１は、全てのテスト対象ＩＣ５０のテストが完了していない場合（図１１のステップＳ２０７のＮＯ）、複数のテスト対象ＩＣ５０のうち未だテストを実施していないテスト対象ＩＣを選択してテストを実施する（図１１のステップＳ２０４〜Ｓ２０６）。
【００４４】
全てのテスト対象ＩＣ５０のテストが完了すると（図１１のステップＳ２０７のＹＥＳ）、汎用テスターを用いて各テスト対象ＩＣ５０に保存されたテスト結果を読み出すことにより、当該各テスト対象ＩＣ５０の良否判定が行われる（図１１のステップＳ２０８）。
【００４５】
このように、本実施の形態にかかる半導体テスト装置１０は、テスト結果を判定する程度の短い期間テスターを用いるだけで、複数のテスト対象ＩＣ５０のテストを実施することができるため、設計工数を低減させることができる。また、このとき使用されるテスターは、テスト結果を判定できる程度の安価な汎用テスターでよい。つまり、高額なテスターは不要である。
【００４６】
＜実施の形態３＞
図１２は、実施の形態３にかかる半導体テスト装置１０ａの構成例を示す概略平面図である。図１３は、実施の形態３にかかる半導体テスト装置１０ａが適用された半導体テストシステム１ａの構成例を示す図である。本実施の形態にかかる半導体テスト装置１０ａは、無線通信に代えて、ＰＬＣ通信により、テスターサーバー３０との間でデータの送受信を行う。以下、具体的に説明する。
【００４７】
図１２に示す半導体テスト装置１０ａは、図１に示す半導体テスト装置１０と比較して、無線通信部１２及びアンテナ１３に代えてＰＬＣ通信部１２ａを備える。また、電源１４は、半導体テスト装置１０ａの外部に設けられている。なお、本実施の形態では、電源１４がＡＣ電源である場合を例に説明する。したがって、半導体テスト装置１０ａは、ＡＣ／ＤＣコンバータ１７をさらに備えることにより、電源１４からの交流電流を直流電流に変換している。
【００４８】
ここで、ＰＬＣ通信部１２ａは、電源線を介した通信、即ち、ＰＬＣ通信により、テスターサーバー３０からテストプログラムを受信したり、各テスト対象ＩＣ５０のテスト結果をテスターサーバー３０に送信したりする。なお、テスターサーバー３０は、電源線上に、ＰＬＣ通信を可能にするためのＰＬＣ通信モジュール（不図示）を備え、ＰＬＣ通信部１２ａは、電源線上に、フィルタや保護回路等（不図示）をさらに備える。
【００４９】
図１２及び図１３に示す半導体テスト装置１０ａ及び半導体テストシステム１ａのその他の構成については、図１及び図３に示す半導体テスト装置１０及び半導体テストシステム１の場合と同様であるため、その説明を省略する。
【００５０】
本実施の形態にかかる半導体テスト装置１０ａも、実施の形態１及び実施の形態２にかかる半導体テスト装置１０と同等の効果を奏することができる。
【００５１】
＜実施の形態４＞
図１４は、実施の形態４にかかる半導体テストシステム１ｂの構成例を示す図である。図１４に示す半導体テストシステム１ｂは、半導体テスト装置１０ｂと、テストボード２０ｂと、テスターサーバー３０と、を備える。本実施の形態にかかる半導体テストシステム１ｂでは、複数のテスト対象ＩＣ５０が各自でテスターサーバーからテストプログラムを受信してテストを行う。以下、具体的に説明する。
【００５２】
半導体テスト装置１０ｂは、図３等に示す半導体テスト装置１０と比較して、テスト制御部１１、無線通信部１２、アンテナ１３を備えない。テストボード２０ｂは、図３に示すテストボード２０と比較して、各種信号線のうち電源線のみを備えるとともに、複数のＩＣ搭載部に対応して複数のアンテナ２１をさらに備える。複数のＩＣ搭載部には、着脱可能な複数のテスト対象ＩＣ５０が設けられている。ここで、各テスト対象ＩＣ５０は、テスト制御部１１及び無線通信部１２に相当する機能を有するように予め設計されている。
【００５３】
図１５は、実施の形態４にかかる半導体テストシステム１ｂの動作を説明するための図である。図１５の例では、テスト対象ＩＣ５０として、第１のテスト対象ＩＣ５０−１及び第２のテスト対象ＩＣ５０−２が示されている。第１のテスト対象ＩＣ５０−１は、テスト制御部５１−１及び無線通信部５２−１を備える。第２のテスト対象ＩＣ５０−２は、テスト制御部５１−２及び無線通信部５２−２を備える。
【００５４】
各テスト対象ＩＣ５０−１，５０−２では、無線通信部５２−１，５２−２が、テスターサーバー３０からテストプログラムを受信したり、テスト結果をテスターサーバー３０に送信したりする。なお、無線通信部５２−１，５２−１とテスターサーバー３０との間の無線通信は、テストボード２０ｂ上に設けられたアンテナ２１−１，２１−２及びテスターサーバー３０のアンテナ３１を介して行われる。
【００５５】
また、各テスト対象ＩＣ５０−１，５０−２では、テスト制御部５１−１，５１−２が当該テスト対象ＩＣ５０−１，５０−２のテストを実施する。テスト制御部５１−１，５１−２の具体的な動作については、基本的にはテスト制御部１１と同じであるため、その説明を省略する。
【００５６】
本実施の形態にかかる半導体テストシステム１ｂも、実施の形態１〜３にかかる半導体テストシステムと同等の効果を奏することができる。さらに、半導体テスト装置１０ｂに搭載される部品が少なくなるため、半導体テストシステム１ｂの製造コストが低減される。
【００５７】
＜実施の形態５＞
図１６は、実施の形態５にかかる半導体テスト装置１０ｃの構成例を示す概略平面図である。図１６に示す半導体テスト装置１０ｃは、図１に示す半導体テスト装置１０と比較して、複数のテスト対象ＩＣ５０をＤＣテストするためのＤＣＢＯＳＴ回路１８をさらに備える。図１６に示す半導体テスト装置１０ｃのその他の構成については、図１に示す半導体テスト装置１０と同様であるため、その説明を省略する。
【００５８】
図１７は、ＤＣＢＯＳＴ回路１８の構成例を示す回路図である。図１７に示すＤＣＢＯＳＴ回路１８は、電流計１８１と、電圧計１８２と、電圧供給源１８３と、定電流源１８４と、スイッチＳＷ１，ＳＷ２と、を有する。
【００５９】
電流計１８１には、電圧供給源１８３の出力電圧が印加される。電圧計１８２には、定電流源１８４の出力電流が供給される。なお、電圧供給源１８３の出力電圧は、電源１４からの電源電圧であってもよい。また、定電流源１８４の出力電流は、電源１４の出力電流に基づいて生成されていてもよい。
【００６０】
スイッチＳＷ１は、テスト対象ＩＣの何れかの端子（測定端子）と、電流計１８１及び電圧計１８２の何れかと、をテスト制御部１１からの制御信号に基づいて選択的に接続する。スイッチＳＷ２は、テスト制御部１１と、電流計１８１及び電圧計１８２の何れかと、をテスト制御部１１からの制御信号に基づいて選択的に接続する。このような構成により、ＤＣＢＯＳＴ回路１８は、テスト対象ＩＣの何れかの端子（測定端子）の電流値又は電圧値を測定し、その測定結果をテスト制御部１１に送信することができる。例えば、ＤＣＢＯＳＴ回路１８は、測定端子のリーク電流についてテストする場合、ＤＣＢＯＳＴ回路１８は、リーク電流の電流値を測定し、その測定結果をテスト制御部１１に送信する。
【００６１】
図１８は、本実施の形態にかかる半導体テストシステムの接続関係の一部を示す図である。通常、ＤＣテストでは、１測定端子ずつ電圧測定及び電流測定が行われる。そのため、ＤＣＢＯＳＴ回路１８と、複数のテスト対象ＩＣ５０のそれぞれの測定端子と、を接続する複数の信号線上には、測定端子切替用の端子切替リレーが設けられている。
【００６２】
このように、本実施の形態にかかる半導体テスト装置１０ｃは、ファンクションテストのみならずＤＣテストもテスターを用いずに実施することができるため、設計工数をさらに低減させることができる。
【００６３】
本実施の形態では、ＤＣＢＯＳＴ回路１８が電流計１８１及び電圧計１８２を有する場合を例に説明したが、これに限られない。例えば、ＤＣＢＯＳＴ回路１８は、電流計１８１に代えて、測定電流と基準電流とを比較して比較結果を出力する電流比較器を備えてもよい。ＤＣＢＯＳＴ回路１８は、電圧計１８２に代えて、測定電圧と基準電圧とを比較して比較結果を出力する電圧比較器を備えてもよい。
【００６４】
＜実施の形態６＞
図１９は、実施の形態６にかかる半導体テスト装置１０ｄの構成例を示す概略平面図である。図２０は、実施の形態６にかかる半導体テスト装置１０ｄの構成例を示すブロック図である。図１９，図２０に示す半導体テスト装置１０ｄは、図１，図２に示す半導体テスト装置１０と比較して、ＬＥＤ１９をさらに備える。図１９，図２０に示す半導体テスト装置１０ｄのその他の構成については、図１，図２に示す半導体テスト装置１０と同様であるため、その説明を省略する。
【００６５】
ＬＥＤ１９は、全てのテスト対象ＩＣ５０のテストが完了したか否かによって発光するか否かが制御される。例えば、ＬＥＤ１９は、全てのテスト対象ＩＣ５０のテストが完了していない場合には発光せず、全てのテスト対象ＩＣ５０のテストが完了した場合には発光する。それにより、全てのテスト対象ＩＣ５０のテストが完了したことを目視で確認することが可能となる。
【００６６】
以上のように、上記実施の形態１〜６にかかる半導体テスト装置は、外部に設けられたテスターサーバーからテストプログラムを受信して、テストボードに設けられた複数のテスト対象ＩＣに送信することにより、当該複数のテスト対象ＩＣをテストする。それにより、上記実施の形態１〜６にかかる半導体テスト装置は、テスターを用いることなく、又は、テスト結果を判定する程度の短い期間テスターを用いるだけで、複数のテスト対象ＩＣのテストを実施することができるため、設計工数を低減させることができる。また、高額なテスターも不要である。
【００６７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【００６８】
例えば、上記実施の形態１〜６では、複数のテスト対象ＩＣが一つずつテストされる場合を例に説明したが、これに限られない。複数のテスト対象ＩＣは一括でテストされてもよい。
【００６９】
また、テストボードは、上記したバーンインボードや専用パレットに限られず、これらと同等の機能を実現可能な他のボードであってもよい。さらに、テストボードは、半導体テスト装置（１０等）と一体に形成されていてもよい。
【００７０】
また、テストボードとして用いられる専用パレットは、バーンインボードと同じく、耐熱性を有する材質（例えば、１５０度以上の耐熱性を有する材質）により形成されていてもよい。それにより、高温状態でのテストが可能となる。また、半導体テスト装置からバーンインテスト用波形を出力できるようにしておけば、バーンインテストも可能となる。
【００７１】
また、テストボードは、異なるパッケージやピン数のテスト対象ＩＣを搭載可能な着脱式の子基板を複数備えた構成であってもよい。それにより、一枚のテストボードを用いて異なるパッケージ製品やピン数の異なる製品のテストを実施することが可能となる。その結果、バーンインボード及び専用パレットの製作枚数を少なくすることができるため、コストを低減することができる。
【００７２】
＜関連技術との差異＞
特許文献２に開示された半導体集積回路は、チップ内に、内部回路と、当該内部回路に対して試験を行う試験部と、無線通信を行う無線インターフェースモジュールと、を備える。つまり、特許文献２に開示された半導体集積回路は、自身の内部回路のテストを実施することしかできない。そのため、特許文献２の構成では、複数のチップを効率よくテストを実施することができない。それに対し、上記実施の形態１〜６にかかる半導体テスト装置は、一組のテスト制御部１１及び無線通信部１２を用いて複数のテスト対象ＩＣを効率よくテストすることができる。
【符号の説明】
【００７３】
１  半導体テストシステム
１ａ  半導体テストシステム
１ｂ  半導体テストシステム
１０  半導体テスト装置
１０ａ  半導体テスト装置
１０ｂ  半導体テスト装置
１０ｃ  半導体テスト装置
１０ｄ  半導体テスト装置
１１  テスト制御部
１２  無線通信部
１２ａ  ＰＬＣ通信部
１３  アンテナ
１４  電源
１５  スイッチ
１６  コネクタ
１７  ＡＣ／ＤＣコンバータ
１８  ＤＣＢＯＳＴ回路
１８１  電流計
１８２  電圧計
１８３  電圧供給源
１８４  定電流源
１９  ＬＥＤ
２０  テストボード
２０ａ  テストボード
２０ｂ  テストボード
２１  アンテナ
２１−１，２１−２  アンテナ
３０  テスターサーバー
３１  アンテナ
５０  テスト対象ＩＣ
５０−１，５０−２  テスト対象ＩＣ
５１−１，５１−２  テスト制御部
５２−１，５２−２  無線通信部
ＳＷ１，ＳＷ２  スイッチ
【図１】
2015001430.tif 000003
【図２】
2015001430.tif 000004
【図３】
2015001430.tif 000005
【図４】
2015001430.tif 000006
【図５】
2015001430.tif 000007
【図６】
2015001430.tif 000008
【図７】
2015001430.tif 000009
【図８】
2015001430.tif 000010
【図９】
2015001430.tif 000011
【図１０】
2015001430.tif 000012
【図１１】
2015001430.tif 000013
【図１２】
2015001430.tif 000014
【図１３】
2015001430.tif 000015
【図１４】
2015001430.tif 000016
【図１５】
2015001430.tif 000017
【図１６】
2015001430.tif 000018
【図１７】
2015001430.tif 000019
【図１８】
2015001430.tif 000020
【図１９】
2015001430.tif 000021
【図２０】
2015001430.tif 000022