(57)【要約】【課題】より安定な動作が可能な炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置１は、主面１１Ａおよび主面１１Ｂを有し、主面１１Ａの一部および主面１１Ｂを構成するドリフト領域１２とドリフト領域１２に接触するボディ領域１３とを含む炭化珪素層１１と、主面１１Ａに接触して配置されるソース電極４０およびショットキー電極８０と、主面１１Ｂ側に配置されるドレイン電極７０とを備えている。炭化珪素半導体装置１には、ＭＯＳＦＥＴ１ＡとＳＢＤ１Ｂとが形成されている。ＭＯＳＦＥＴ１Ａにおけるオン抵抗の温度依存性は、ＳＢＤ１Ｂにおけるオン抵抗の温度依存性と同じ傾向になっている。【選択図】図１
2015090883.tif 000002
【特許請求の範囲】
【請求項１】
第１の主面および前記第１の主面と反対側の第２の主面を有し、前記第１の主面の一部および前記第２の主面を構成する第１導電型領域と前記第１導電型領域に接触する第２導電型領域とを含む炭化珪素層と、
前記第１の主面に接触して配置される第１の電極および第２の電極と、
前記第２の主面側に配置される第３の電極とを備え、
前記第１導電型領域および前記第２導電型領域を含む前記炭化珪素層と、前記炭化珪素層に対してオーミック接触を形成するように前記第１の主面に接触して配置される前記第１の電極と、前記炭化珪素層と電気的に接続されるように前記第２の主面側に配置される前記第３の電極とを含むように第１のデバイスが形成され、
前記第１導電型領域から構成される前記炭化珪素層と、前記炭化珪素層に対してショットキー接触を形成するように前記第１の主面に接触して配置される前記第２の電極と、前記炭化珪素層と電気的に接続されるように前記第２の主面側に配置される前記第３の電極とを含むように第２のデバイスが形成され、
前記第１のデバイスにおけるオン抵抗の温度依存性は、前記第２のデバイスにおけるオン抵抗の温度依存性と同じ傾向である、炭化珪素半導体装置。
【請求項２】
前記第１のデバイスにおける前記オン抵抗は温度上昇とともに増加し、
前記第２のデバイスにおける前記オン抵抗は温度上昇とともに増加する、請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記炭化珪素層には、前記第１の主面側に開口し、前記第２導電型領域の一部を露出させる壁面を有するトレンチが形成されており、
前記壁面は、前記炭化珪素層の｛０００１｝面に対して５０°以上６５°以下のオフ角を有しており、
前記第１のデバイスは、前記第２導電型領域において前記壁面に隣接する領域であるチャネル領域をキャリアが移動して動作する、請求項１または請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記第１の主面は、炭化珪素の｛０００１｝面に対して５０°以上６５°以下のオフ角を有しており、
前記第２導電型領域は、前記第１の主面の一部を構成し、
前記第１のデバイスは、前記第２導電型領域において前記第１の主面に隣接する領域であるチャネル領域をキャリアが移動して動作する、請求項１または請求項２に記載の炭化珪素半導体装置。
【請求項５】
前記チャネル領域における前記キャリアの移動度は、５０ｃｍ２／Ｖｓ以上である、請求項３または請求項４に記載の炭化珪素半導体装置。
【請求項６】
前記第１導電型領域の抵抗は１ｍΩｃｍ２以上である、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置。
【請求項７】
前記第１のデバイスにおける前記オン抵抗の前記温度依存性および前記第２のデバイスにおける前記オン抵抗の前記温度依存性は、前記オン抵抗をＲｏｎ、前記第１のデバイスおよび前記第２のデバイスの動作温度をＴ、定数をＡおよびαとした場合に、Ｒｏｎ∝ＡＴα（１．５≦α≦２．１）、の関係式により表わされる、請求項１〜請求項６のいずれか１項に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置に関し、より特定的には、より安定な動作が可能な炭化珪素半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置の高耐圧化、低損失化などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められている。炭化珪素は、従来より半導体装置を構成する材料として広く用いられている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
【０００３】
炭化珪素を材料として用いた半導体装置には、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などがある。ＭＯＳＦＥＴは、所定の閾値電圧を境としてチャネル領域における反転層の形成の有無を制御し、電流の導通および遮断をする半導体装置である。また、ＳＢＤ（Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ）が内蔵されたＭＯＳＦＥＴなども提案されている（たとえば非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Ｂａｌｉｇａ，Ｂ．Ｊａｙａｎｔ著、「Ａｄｖａｎｃｅｄ  ｐｏｗｅｒ  ＭＯＳＦＥＴ  Ｃｏｎｃｅｐｔｓ」、（米国）、Ｓｐｒｉｎｇｅｒ、２０１０年、ｐ．４１３
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記非特許文献１に提案されているＳＢＤが内蔵されたＭＯＳＦＥＴでは、ＭＯＳＦＥＴおよびＳＢＤにおけるオン抵抗の温度依存性が異なる場合がある。具体的には、ＳＢＤのオン抵抗においては温度上昇に伴い増加するドリフト抵抗が支配的であるのに対して、ＭＯＳＦＥＴのオン抵抗においては温度上昇に伴い減少するチャネル抵抗が支配的になる。そのため、ＳＢＤが内蔵されたＭＯＳＦＥＴでは、デバイスの動作温度が変化した場合にＭＯＳＦＥＴおよびＳＢＤのオン抵抗の変化の傾向が異なり、デバイス全体として安定な動作が困難になるという問題がある。
【０００６】
本発明は、上記課題に鑑みてなされたものであり、その目的は、より安定な動作が可能な炭化珪素半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明に従った炭化珪素半導体装置は、第１の主面および第１の主面と反対側の第２の主面を有し、第１の主面の一部および第２の主面を構成する第１導電型領域と第１導電型領域に接触する第２導電型領域とを含む炭化珪素層と、第１の主面に接触して配置される第１の電極および第２の電極と、第２の主面側に配置される第３の電極とを備えている。上記炭化珪素半導体装置には、第１導電型領域および第２導電型領域を含む炭化珪素層と、炭化珪素層に対してオーミック接触を形成するように第１の主面に接触して配置される第１の電極と、炭化珪素層と電気的に接続されるように第２の主面側に配置される第３の電極とを含むように第１のデバイスが形成されている。上記炭化珪素半導体装置には、第１導電型領域から構成される炭化珪素層と、炭化珪素層に対してショットキー接触を形成するように第１の主面に接触して配置される第２の電極と、炭化珪素層と電気的に接続されるように第２の主面側に配置される第３の電極とを含むように第２のデバイスが形成されている。第１のデバイスにおけるオン抵抗の温度依存性は、第２のデバイスにおけるオン抵抗の温度依存性と同じ傾向になっている。
【発明の効果】
【０００８】
本発明に従った炭化珪素半導体装置によれば、より安定な動作が可能な炭化珪素半導体装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】実施形態１に係る炭化珪素半導体装置の構造を概略的に示す断面図である。
【図２】実施形態１の変形例に係る炭化珪素半導体装置の構造を概略的に示す断面図である。
【図３】実施形態１に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。
【図４】実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ１０）を説明するための概略図である。
【図５】実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ２０）および（Ｓ３０）を説明するための概略図である。
【図６】実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ４０）を説明するための概略図である。
【図７】実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ５０）〜（Ｓ７０）を説明するための概略図である。
【図８】実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ８０）〜（Ｓ１００）を説明するための概略図である。
【図９】実施形態２に係る炭化珪素半導体装置の構造を概略的に示す断面図である。
【図１０】実施形態２に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。
【図１１】実施形態２に係る炭化珪素半導体装置の製造方法における工程（Ｓ１３０）を説明するための概略図である。
【図１２】実施形態２に係る炭化珪素半導体装置の製造方法における工程（Ｓ１４０）および（Ｓ１５０）を説明するための概略図である。
【図１３】実施形態２に係る炭化珪素半導体装置の製造方法における工程（Ｓ１６０）〜（Ｓ１８０）を説明するための概略図である。
【図１４】実施形態２に係る炭化珪素半導体装置の製造方法における工程（Ｓ１９０）〜（Ｓ２１０）を説明するための概略図である。
【図１５】実施形態１に係る炭化珪素半導体装置におけるＭＯＳＦＥＴのオン抵抗の温度依存性を示すグラフである。
【図１６】実施形態１に係る炭化珪素半導体装置におけるＳＢＤのオン抵抗の温度依存性を示すグラフである。
【図１７】実施形態２に係る炭化珪素半導体装置におけるＭＯＳＦＥＴのオン抵抗の温度依存性を示すグラフである。
【図１８】比較例に係るＭＯＳＦＥＴのオン抵抗の温度依存性を示すグラフである。
【発明を実施するための形態】
【００１０】
[本願発明の実施形態の説明]
まず、本発明の実施形態の内容を列記して説明する。
【００１１】
（１）本実施形態に係る炭化珪素半導体装置（１，２）は、第１の主面（１１Ａ，９１Ａ）および第１の主面と反対側の第２の主面（１１Ｂ，９１Ｂ）を有し、第１の主面の一部および第２の主面を構成する第１導電型領域（ドリフト領域１２，９２）と第１導電型領域に接触する第２導電型領域（ボディ領域１３，９３）とを含む炭化珪素層（１１，９１）と、第１の主面に接触して配置される第１の電極（ソース電極４０，４１）および第２の電極（ショットキー電極８０，８１）と、第２の主面側に配置される第３の電極（ドレイン電極７０，７１）とを備えている。上記炭化珪素半導体装置には、第１導電型領域および第２導電型領域を含む炭化珪素層と、炭化珪素層に対してオーミック接触を形成するように第１の主面に接触して配置される第１の電極と、炭化珪素層と電気的に接続されるように第２の主面側に配置される第３の電極とを含むように第１のデバイス（ＭＯＳＦＥＴ１Ａ，２Ａ）が形成されている。また、上記炭化珪素半導体装置には、第１導電型領域から構成される炭化珪素層と、炭化珪素層に対してショットキー接触を形成するように第１の主面に接触して配置される第２の電極と、炭化珪素層と電気的に接続されるように第２の主面側に配置される第３の電極とを含むように第２のデバイス（ＳＢＤ１Ｂ，２Ｂ）が形成されている。第１のデバイスにおけるオン抵抗の温度依存性は、第２のデバイスにおけるオン抵抗の温度依存性と同じ傾向になっている。
【００１２】
上記炭化珪素半導体装置１，２では、ＭＯＳＦＥＴ１Ａ，２ＡおよびＳＢＤ１Ｂ，２Ｂのオン抵抗の温度依存性が同じ傾向であるため、従来の炭化珪素半導体装置に比べて温度変化に対するデバイス動作の安定性をより向上させることができる。したがって、上記炭化珪素半導体装置１，２によれば、より安定な動作が可能な炭化珪素半導体装置を得ることができる。
【００１３】
ここで、第１および第２のデバイスにおけるオン抵抗の温度依存性が同じ傾向である状態とは、温度上昇により第１のデバイスのオン抵抗および第２のデバイスのオン抵抗がともに単調増加する状態、ともに単調減少する状態、あるいはともに一定になる状態を意味し、オン抵抗を温度の関数とした場合に温度に掛ける係数の符号が同じである状態が含まれる。
【００１４】
（２）上記炭化珪素半導体装置（１，２）では、第１のデバイス（ＭＯＳＦＥＴ１Ａ，２Ａ）におけるオン抵抗は温度上昇とともに増加し、かつ、第２のデバイス（ＳＢＤ１Ｂ，２Ｂ）におけるオン抵抗は温度上昇とともに増加する。
【００１５】
これにより、上記炭化珪素半導体装置１，２を低温で動作させた場合にＭＯＳＦＥＴ１Ａ，２ＡおよびＳＢＤ１Ｂ，２Ｂの両方のオン抵抗を低減させることができる。
【００１６】
（３）上記炭化珪素半導体装置（１）において、炭化珪素層（１１）には、第１の主面（１１Ａ）側に開口し、第２導電型領域（ボディ領域１３）の一部を露出させる壁面（ＳＷ）を有するトレンチ（ＴＲ）が形成されている。上記壁面は、炭化珪素層の｛０００１｝面に対して５０°以上６５°以下のオフ角を有している。第１のデバイス（ＭＯＳＦＥＴ１Ａ）は、第２導電型領域において上記壁面に隣接する領域であるチャネル領域（ＣＨ１）をキャリアが移動して動作する。
【００１７】
これにより、チャネル領域ＣＨ１をキャリア移動度が高い結晶面が表出した壁面ＳＷに形成することができるため、チャネル領域ＣＨ１を移動するキャリアの移動度をより向上させることができる。その結果、ＭＯＳＦＥＴ１Ａのオン抵抗においてチャネル抵抗の影響が小さくなり、ＭＯＳＦＥＴ１Ａのオン抵抗の温度依存性をＳＢＤ１Ｂのオン抵抗の温度依存性と同じ傾向にすることができる。
【００１８】
（４）上記炭化珪素半導体装置（２）において、第１の主面（９１Ａ）は、炭化珪素の｛０００１｝面に対して５０°以上６５°以下のオフ角を有している。第２導電型領域（ボディ領域９３）は、第１の主面の一部を構成している。第１のデバイス（ＭＯＳＦＥＴ２Ａ）は、第２導電型領域において第１の主面に隣接する領域であるチャネル領域（ＣＨ２）をキャリアが移動して動作する。
【００１９】
これにより、チャネル領域ＣＨ２を移動するキャリアの移動度をより向上させることができる。その結果、ＭＯＳＦＥＴ２Ａのオン抵抗においてチャネル抵抗の影響が小さくなり、ＭＯＳＦＥＴ２Ａのオン抵抗の温度依存性をＳＢＤ２Ｂのオン抵抗の温度依存性と同じ傾向にすることができる。
【００２０】
（５）上記炭化珪素半導体装置（１，２）において、チャネル領域（ＣＨ１，ＣＨ２）におけるキャリアの移動度は５０ｃｍ２／Ｖｓ以上である。
【００２１】
これにより、チャネル領域ＣＨ１，ＣＨ２を移動するキャリアの移動度をさらに向上させることができる。その結果、ＭＯＳＦＥＴ１Ａ，２Ａのオン抵抗の温度依存性をより確実にＳＢＤ１Ｂ，２Ｂのオン抵抗の温度依存性と同じ傾向にすることができる。
【００２２】
（６）上記炭化珪素半導体装置（２）において、第１導電型領域（ドリフト領域９２）の抵抗は１ｍΩｃｍ２以上である。
【００２３】
これにより、ＭＯＳＦＥＴ２Ａのオン抵抗においてドリフト抵抗の影響が大きくなりチャネル抵抗の影響が相対的に小さくなる。その結果、ＭＯＳＦＥＴ２Ａのオン抵抗の温度依存性をＳＢＤ２Ｂのオン抵抗の温度依存性と同じ傾向にすることができる。
【００２４】
（７）上記炭化珪素半導体装置（１，２）において、第１のデバイス（ＭＯＳＦＥＴ１Ａ，２Ａ）におけるオン抵抗の温度依存性および第２のデバイス（ＳＢＤ１Ｂ，２Ｂ）におけるオン抵抗の温度依存性は、オン抵抗をＲｏｎ、第１のデバイスおよび第２のデバイスの動作温度をＴ、定数をＡおよびαとした場合に、Ｒｏｎ∝ＡＴα（１．５≦α≦２．１）、の関係式により表わされる。
【００２５】
これにより、ＭＯＳＦＥＴ１Ａ，２Ａのオン抵抗の温度依存性をさらに確実にＳＢＤ１Ｂ，２Ｂのオン抵抗の温度依存性と同じ傾向にすることができる。
【００２６】
[本願発明の実施形態の詳細]
次に、本発明の実施形態の具体例を図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中においては、個別方位を[]、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
【００２７】
（実施形態１）
まず、本発明の一実施形態である実施形態１について説明する。図１を参照して、本実施形態に係る炭化珪素（ＳｉＣ）半導体装置１は、炭化珪素（ＳｉＣ）基板１０と、炭化珪素（ＳｉＣ）層１１と、ゲート酸化膜２０と、ゲート電極３０と、ソース電極４０（第１の電極）と、ショットキー電極８０（第２の電極）と、パッド電極６０と、層間絶縁膜５０と、ドレイン電極７０（第３の電極）とを主に備えている。
【００２８】
ＳｉＣ層１１は、ドリフト領域１２（第１導電型領域）と、ボディ領域１３（第２導電型領域）と、ソース領域１４と、コンタクト領域１５とを含んでいる。ＳｉＣ層１１は主面１１Ａ（第１の主面）および当該主面１１Ａと反対側の主面１１Ｂ（第２の主面）を有している。ＳｉＣ層１１には、主面１１Ａ側に開口し、側壁面ＳＷおよび底面ＢＷを有するトレンチＴＲが形成されている。側壁面ＳＷはソース領域１４、ボディ領域１３およびドリフト領域１２の一部を露出させるように形成され、ＳｉＣ層１１の｛０００１｝面に対して５０°以上６５°以下のオフ角を有している。側壁面ＳＷは、たとえば｛０−３３−８｝面になっている。図２を参照して、ＳｉＣ層１１においてはトレンチＴＲの底面ＢＷよりも主面１１Ｂ側の領域に埋め込みｐ領域１６がさらに形成されていてもよい。
【００２９】
図１を参照して、トレンチＴＲは、ソース領域１４およびボディ領域１３を貫通してドリフト領域１２に到達するように形成されている。より具体的には、トレンチＴＲは、側壁面ＳＷがソース領域１４、ボディ領域１３およびドリフト領域１２により構成され、底面ＢＷがドリフト領域１２内に位置するように形成されている。
【００３０】
ＳｉＣ基板１０は主面１０Ａおよび当該主面１０Ａと反対側の主面１０Ｂを有している。ＳｉＣ基板１０はたとえば窒素（Ｎ）などのｎ型不純物を含むことにより、導電型がｎ型になっている。ＳｉＣ基板１０は、厚みが３５０μｍ以上５００μｍ以下であり、抵抗率が０．０１５Ωｃｍ以上０．０２０Ωｃｍ以下になっている。
【００３１】
ドリフト領域１２はトレンチＴＲの側壁面ＳＷおよび底面ＢＷを含み、ＳｉＣ基板１０の主面１０Ａ上に形成されている。ドリフト領域１２は主面１１Ａの一部および主面１１Ｂを構成している。ドリフト領域１２は窒素などのｎ型不純物を含むことにより導電型がｎ型になっており、当該ｎ型不純物濃度が５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下になっている。ドリフト領域１２は厚みが７μｍ以上２０μｍ以下になっている。なおドリフト領域１２のｎ型不純物濃度や厚みは上記値に限定されず、たとえば抵抗が１ｍΩｃｍ２以上になるように調整されてもよい。
【００３２】
ボディ領域１３はトレンチＴＲの側壁面ＳＷの一部を構成し、ドリフト領域１２から見てＳｉＣ基板１０とは反対側に形成されている。ボディ領域１３はドリフト領域１２、ソース領域１４およびコンタクト領域１５に接触し、側壁面ＳＷに隣接する領域であるチャネル領域ＣＨ１を有している。ボディ領域１３はＡｌ（アルミニウム）やＢ（硼素）などのｐ型不純物を含むことにより導電型がｐ型になっており、当該ｐ型不純物濃度が１×１０１７ｃｍ−３以上５×１０１８ｃｍ−３以下になっている。ボディ領域１３の厚み（ＳｉＣ層１１の厚み方向において主面１１Ａからドリフト領域１２とボディ領域１３との接触面までの距離）はたとえば１μｍになっている。
【００３３】
ソース領域１４は主面１１Ａを含み、トレンチＴＲの側壁面ＳＷの一部を構成するように形成されている。ソース領域１４はボディ領域１３およびコンタクト領域１５に接触するように形成されている。ソース領域１４はＰ（リン）などのｎ型不純物を含むことにより導電型がｎ型になっており、当該ｎ型不純物濃度がたとえば２×１０１９ｃｍ−３になっている。ソース領域１４の厚み（ＳｉＣ層１１の厚み方向において主面１１Ａからボディ領域１３とソース領域１４との接触面までの距離）はたとえば０．３μｍである。
【００３４】
コンタクト領域１５は主面１１Ａを含み、ボディ領域１３およびソース領域１４に接触するように形成されている。コンタクト領域１５はＡｌ（アルミニウム）やＢ（硼素）などのｐ型不純物を含むことにより導電型がｐ型になっており、当該ｐ型不純物濃度がたとえば８×１０１９ｃｍ−３になっている。コンタクト領域１５の厚み（ＳｉＣ層１１の厚み方向において主面１１Ａからボディ領域１３とコンタクト領域１５との接触面までの距離）はたとえば０．２μｍである。
【００３５】
ゲート酸化膜２０は主面１１Ａの一部ならびに側壁面ＳＷおよび底面ＢＷに接触するように形成されている。ゲート酸化膜２０はたとえばＳｉＯ２（二酸化珪素）などからなっている。ゲート酸化膜２０の厚みはたとえば５０ｎｍである。
【００３６】
ゲート電極３０はゲート酸化膜２０に接触するように形成されている。ゲート電極３０は不純物が添加されたポリシリコンなどの導電体からなり、トレンチＴＲ内を充填している。
【００３７】
層間絶縁膜５０はゲート酸化膜２０とともにゲート電極３０を取り囲むように形成されている。層間絶縁膜５０はソース電極４０に対してゲート電極３０を電気的に絶縁している。層間絶縁膜５０はたとえば二酸化珪素（ＳｉＯ２）などからなっている。
【００３８】
ソース電極４０は主面１１Ａ上（ソース領域１４およびコンタクト領域１５上）に接触するように配置されている。ソース電極４０はソース領域１４に対してオーミック接触することができる材料、たとえばＮｉＳｉ（ニッケルシリサイド）やＴｉＡｌＳｉ（チタンアルミシリサイド）などからなり、ソース領域１４に対してオーミック接触を形成している。
【００３９】
ショットキー電極８０は、ソース電極４０との間にトレンチＴＲを挟むように主面１１Ａ上（ドリフト領域１２上）に接触して配置されている。ショットキー電極８０はたとえばＴｉ（チタン）、Ｎｉ（ニッケル）、Ａｕ（金）またはＭｏ（モリブデン）あるいはこれらの合金からなり、ドリフト領域１２に対してショットキー接触を形成している。
【００４０】
ドレイン電極７０はＳｉＣ基板１０の主面１０Ｂ上に接触して配置されている。ドレイン電極７０はたとえばＮｉＳｉ、ＴｉＰｔＡｕまたはＴｉＮｉＡｇなどからなり、ＳｉＣ基板１０に対してオーミック接触を形成している。
【００４１】
パッド電極６０は、ソース電極４０およびショットキー電極８０のそれぞれに接触するように形成されている。パッド電極６０はＡｌ（アルミニウム）などの導電体からなり、ソース電極４０およびショットキー電極８０を介してＳｉＣ層１１と電気的に接続されている。
【００４２】
炭化珪素半導体装置１は、ＭＯＳＦＥＴ１Ａ（第１のデバイス）と当該ＭＯＳＦＥＴ１Ａに隣接するＳＢＤ１Ｂ（第２のデバイス）とを含んでいる。ＭＯＳＦＥＴ１Ａはトレンチ型のＭＯＳＦＥＴであって、ＳｉＣ基板１０とＳｉＣ層１１とゲート酸化膜２０とゲート電極３０とソース電極４０と層間絶縁膜５０とパッド電極６０とドレイン電極７０とを含み、当該ＳｉＣ層１１にはドリフト領域１２とボディ領域１３とソース領域１４とコンタクト領域１５とが形成されている。ＳＢＤ１Ｂは、ＳｉＣ基板１０とＳｉＣ層１１とショットキー電極８０とパッド電極６０とドレイン電極７０とを含み、当該ＳｉＣ層１１はドリフト領域１２から構成されている。
【００４３】
ＭＯＳＦＥＴ１Ａは以下のように動作する。まず、ゲート電極３０に印加された電圧が閾値電圧未満の状態（オフ状態）では、ソース電極４０とドレイン電極７０との間に電圧が印加されても、ボディ領域１３とドリフト領域１２との間に形成されるｐｎ接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極３０に閾値電圧以上の電圧が印加されると、チャネル領域ＣＨ１にキャリアが蓄積して反転層が形成され、デバイスがオン状態になる。そしてオン状態でソース電極４０とドレイン電極７０との間に所定の電圧が印加されることにより、ソース電極４０から供給されたキャリアがソース領域１４、ボディ領域１３（チャネル領域ＣＨ１）、ドリフト領域１２およびＳｉＣ基板１０を順に通過してドレイン電極７０にまで到達し、ソース電極４０とドレイン電極７０との間に電流が流れる。チャネル領域ＣＨ１におけるキャリアの移動度はたとえば５０ｃｍ２／Ｖｓ以上である。以上のようにしてＭＯＳＦＥＴ１Ａが動作する。
【００４４】
ＳＢＤ１Ｂでは、一定値以上の順方向電圧が印加された場合にはショットキー電極８０とドレイン電極７０との間に電流（順方向電流）が流れ、一方で逆方向電圧が印加された場合にはショットキー電極８０とドリフト領域１２との間に形成されるショットキー障壁（バリア）により電流が抑制される。このようにしてＳＢＤ１Ｂの整流特性が得られる。
【００４５】
ＭＯＳＦＥＴ１Ａのオン抵抗Ｒｏｎは、チャネル領域ＣＨ１における抵抗であるチャネル抵抗Ｒｃｈおよびドリフト領域１２における抵抗であるドリフト抵抗Ｒｄを主に含んでいる。またＳＢＤ１Ｂのオン抵抗Ｒｏｎは、ドリフト抵抗Ｒｄを主に含んでいる。チャネル抵抗Ｒｃｈは温度上昇に伴い減少するのに対し、ドリフト抵抗Ｒｄは温度上昇に伴い増加する。ＭＯＳＦＥＴ１Ａでは側壁面ＳＷが｛０００１｝面に対して上記範囲のオフ角を有するためチャネル領域ＣＨ１におけるキャリア移動度が高く、チャネル抵抗Ｒｃｈが低減されている。そのため、ＭＯＳＦＥＴ１Ａのオン抵抗Ｒｏｎにおいてはドリフト抵抗Ｒｄが支配的であり、当該オン抵抗Ｒｏｎは温度上昇とともに増加する。一方、ＳＢＤ１Ｂのオン抵抗Ｒｏｎはドリフト抵抗Ｒｄの影響により温度上昇とともに増加する。そのため炭化珪素半導体装置１では、ＭＯＳＦＥＴ１Ａにおけるオン抵抗Ｒｏｎの温度依存性と、ＳＢＤ１Ｂにおけるオン抵抗Ｒｏｎの温度依存性とが同じ傾向になっている。
【００４６】
図１５は、ＭＯＳＦＥＴ１Ａにおけるオン抵抗Ｒｏｎの温度依存性の一例を示すグラフである。図１６は、ＳＢＤ１Ｂにおけるオン抵抗Ｒｏｎの温度依存性の一例を示すグラフである。図１５および図１６のグラフ中、横軸は温度（Ｋ）を示し、縦軸はオン抵抗（ｍΩｃｍ２）を示している。図１５および図１６に示すように、ＭＯＳＦＥＴ１ＡおよびＳＢＤ１Ｂにおけるオン抵抗は温度上昇とともに増加している。より具体的には、ＭＯＳＦＥＴ１ＡおよびＳＢＤ１Ｂにおけるオン抵抗Ｒｏｎの温度依存性は、上記デバイスの動作温度をＴ（Ｋ）とした場合に、Ｒｏｎ∝ＡＴα、の関係式により表わされる。ここで、Ａはデバイスにより異なる定数であり、αは室温以上１７５℃以下の温度範囲において１．５以上２．１以下の値を有する温度係数である。図１５に示す近似曲線はＲｏｎ＝０．０００６Ｔ１．５１４８の関係式により表わされ、図１６に示す近似曲線はＲｏｎ＝０．００００５Ｔ１．９３２８の関係式により表わされる。
【００４７】
ＭＯＳＦＥＴ１ＡおよびＳＢＤ１Ｂのオン抵抗Ｒｏｎは以下のように測定される。まず、複数のＭＯＳＦＥＴ１ＡおよびＳＢＤ１Ｂが形成された基板がダイシングにより切断されて個々のチップに分離される。次に、チップの裏面側をリードフレームに対してダイボンドにより接続し、表（おもて）面側がワイヤボンディングされ、その後トランスファーモールドがなされて測定用の素子が作製される。次に、恒温槽中において素子を十分な時間保持し、測定温度においてデバイスの動作を安定させた後、恒温槽中に素子を保持した状態で電流‐電圧特性が測定される。これにより各々の測定温度においてデバイスのオン抵抗Ｒｏｎが得られる。なお上記電流‐電圧特性は、たとえばカーブトレーサや半導体パラメータアナライザーを用いて測定することができる。
【００４８】
以上のように、本実施形態に係る炭化珪素半導体装置１では、トレンチＴＲの側壁面ＳＷの｛０００１｝面に対するオフ角が上記範囲であるため、チャネル領域ＣＨ１を移動するキャリアの移動度が５０ｃｍ２／Ｖｓ以上にまで向上している。そのため、ＭＯＳＦＥＴ１Ａのオン抵抗Ｒｏｎにおいてチャネル抵抗Ｒｃｈの影響が相対的に小さくなり、その結果ＭＯＳＦＥＴ１Ａのオン抵抗Ｒｏｎの温度依存性をＳＢＤ１Ｂのオン抵抗Ｒｏｎの温度依存性と同じ傾向にすることができる。したがって、上記炭化珪素半導体装置１によればより安定な動作が可能な炭化珪素半導体装置を得ることができる。
【００４９】
次に、本実施形態に係る炭化珪素半導体装置の製造方法について説明する。図３を参照して、上記炭化珪素半導体装置の製造方法では、まず工程（Ｓ１０）として炭化珪素層形成工程が実施される。この工程（Ｓ１０）では、図４を参照して、まず４Ｈ−ＳｉＣからなるインゴット（図示しない）を切断し、研磨処理などを行うことによりＳｉＣ基板１０が準備される。そして、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によりＳｉＣ基板１０の主面１０Ａ上においてＳｉＣ層１１がエピタキシャル成長する。
【００５０】
次に、工程（Ｓ２０）としてイオン注入工程が実施される。この工程（Ｓ２０）では、図５を参照して、たとえばＡｌ（アルミニウム）イオンが主面１１Ａ側からＳｉＣ層１１内に注入されることにより、当該ＳｉＣ層１１内に導電型がｐ型であるボディ領域１３が形成される。次に、たとえばＰ（リン）イオンが上記Ａｌイオンよりも浅い深さでボディ領域１３内に注入されることにより、当該ボディ領域１３内に導電型がｎ型であるソース領域１４が形成される。次に、たとえばＡｌ（アルミニウム）イオンが上記Ｐイオンよりも浅い深さでボディ領域１３内に注入されることにより、当該ボディ領域１３内にコンタクト領域１５が形成される。そして、ＳｉＣ層１１においてボディ領域１３、ソース領域１４およびコンタクト領域１５のいずれも形成されない領域がドリフト領域１２になる。
【００５１】
次に、工程（Ｓ３０）として活性化アニール工程が実施される。この工程（Ｓ３０）では、図５を参照して、上記イオン注入によりＳｉＣ層１１内に不純物領域が形成された後にＳｉＣ基板１０が加熱される。これにより、ＳｉＣ層１１内に形成された不純物領域において所望のキャリアが発生する。
【００５２】
次に、工程（Ｓ４０）としてトレンチ形成工程が実施される。この工程（Ｓ４０）では、図６を参照して、まずＳｉＣ層１１の主面１１Ａ上に開口部を有する二酸化珪素（ＳｉＯ２）からなるマスク（図示しない）が形成される。次に、当該マスクを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）によりＳｉＣ層１１に溝部が形成される。その後、塩素（Ｃｌ２）などのハロゲン系ガスを用いた熱エッチングにより側壁面ＳＷおよび底面ＢＷを有するトレンチＴＲがＳｉＣ層１１に形成される。
【００５３】
次に、工程（Ｓ５０）としてゲート酸化膜形成工程が実施される。この工程（Ｓ５０）では、図７を参照して、たとえば酸素（Ｏ２）を含む雰囲気中においてＳｉＣ基板１０が加熱される。これにより、ＳｉＣ層１１の主面１１ＡならびにトレンチＴＲの側壁面ＳＷおよび底面ＢＷ上において二酸化珪素（ＳｉＯ２）からなるゲート酸化膜２０が形成される。その後、たとえば一酸化窒素（ＮＯ）を含む雰囲気中においてＳｉＣ基板１０がさらに加熱され、ＳｉＣ層１１とゲート酸化膜２０との界面に窒素原子が導入される。
【００５４】
次に、工程（Ｓ６０）としてゲート電極形成工程が実施される。この工程（Ｓ６０）では、図７を参照して、たとえばＬＰ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ）−ＣＶＤ法によりゲート酸化膜２０に接触するようにゲート電極３０が形成される。
【００５５】
次に、工程（Ｓ７０）として層間絶縁膜形成工程が実施される。この工程（Ｓ７０）では、図７を参照して、たとえばＰ（Ｐｌａｓｍａ）−ＣＶＤ法により二酸化珪素（ＳｉＯ２）からなる層間絶縁膜５０がゲート電極３０およびゲート酸化膜２０を覆うように形成される。
【００５６】
次に、工程（Ｓ８０）としてソース電極形成工程が実施される。この工程（Ｓ８０）では、図８を参照して、まずソース電極４０を形成すべき領域において層間絶縁膜５０およびゲート酸化膜２０が除去され、ソース領域１４およびコンタクト領域１５が露出した領域が形成される。次に、当該領域にニッケル（Ｎｉ）などからなる金属膜が形成される。そして、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）などによりＳｉＣ基板１０が１０００℃程度で加熱され、当該金属膜の少なくとも一部がシリサイド化される。これにより、ソース領域１４に対してオーミック接触を形成するソース電極４０が形成される。
【００５７】
次に、工程（Ｓ９０）としてショットキー電極形成工程が実施される。この工程（Ｓ９０）では、図８を参照して、まずショットキー電極８０を形成すべき領域に開口部を有するマスク（図示しない）がフォトリソグラフィにより層間絶縁膜５０上に形成される。次に、ＲＩＥなどのドライエッチングやバッファードフッ酸（ＢＨＦ）を用いたウェットエッチングにより層間絶縁膜５０およびゲート酸化膜２０が選択的に除去される。これにより、ショットキー電極８０を形成すべき領域においてドリフト領域１２が露出した領域が形成される。次に、ドリフト領域１２上およびマスク上にＴｉ（チタン）、Ｎｉ（ニッケル）、Ａｕ（金）またはＭｏ（モリブデン）あるいはこれらの合金からなる金属膜が堆積され、その後リフトオフにより当該マスク上の金属膜が除去される。その後、ＳｉＣ基板１０が所定温度で加熱されることにより、ドリフト領域１２に対してショットキー接触を形成するショットキー電極８０が形成される。
【００５８】
次に、工程（Ｓ１００）としてパッド電極形成工程が実施される。この工程（Ｓ１００）では、図８を参照して、まず蒸着法などによりＡｌ（アルミニウム）などの導電体からなる金属膜（厚み３μｍ）がソース電極４０およびショットキー電極８０ならびに層間絶縁膜５０を覆うように形成される。そして、当該金属膜上にフォトリソグラフィによりパターニングされたマスク（図示しない）が形成され、当該マスクを介したドライエッチングにより当該金属膜が選択的に除去される。これにより、図８に示すようにソース電極４０およびショットキー電極８０上に接触するパッド電極６０が形成される。
【００５９】
次に、工程（Ｓ１１０）として裏面研削工程が実施される。この工程（Ｓ１１０）では、図１を参照して、ＳｉＣ基板１０の主面１０Ｂに研削加工を施すことにより当該ＳｉＣ基板１０の厚みが低減される。
【００６０】
次に、工程（Ｓ１２０）としてドレイン電極形成工程が実施される。この工程（Ｓ１２０）では、図１を参照して、上記工程（Ｓ１１０）において研削加工が施された主面１０Ｂ上にＮｉ（ニッケル）からなる金属膜が形成され、当該金属膜にレーザーアニールが施される。これにより、ＳｉＣ基板１０に対してオーミック接触を形成するドレイン電極７０が形成される。上記工程（Ｓ１０）〜（Ｓ１２０）が実施されることにより上記本実施形態に係る炭化珪素半導体装置１が製造され、本実施形態に係る炭化珪素半導体装置の製造方法が完了する。
【００６１】
（実施形態２）
次に、本発明の他の実施形態である実施形態２について説明する。図９を参照して、本実施形態に係る炭化珪素半導体装置２は、ＳｉＣ基板９０と、ＳｉＣ層９１と、ゲート酸化膜２１と、ゲート電極３１と、ソース電極４１（第１の電極）と、ショットキー電極８１（第２の電極）と、パッド電極６１と、層間絶縁膜５１と、ドレイン電極７１（第３の電極）とを主に備えている。ＳｉＣ層９１はドリフト領域９２（第１導電型領域）と、ボディ領域９３（第２導電型領域）と、ソース領域９４と、コンタクト領域９５とを含んでいる。ＳｉＣ層９１は、主面９１Ａ（第１の主面）および当該主面９１Ａと反対側の主面９１Ｂ（第２の主面）を有している。
【００６２】
ドリフト領域９２は、ＳｉＣ基板９０の主面９０Ａ上においてエピタキシャル成長により形成されている。ドリフト領域９２はたとえば窒素（Ｎ）などのｎ型不純物を含むことにより導電型がｎ型になっており、当該ｎ型不純物濃度が１×１０１４ｃｍ−３以上５×１０１５ｃｍ−３以下になっている。ドリフト領域９２の厚み（ＳｉＣ層９１の厚み方向において主面９１Ａから主面９１Ｂまでの距離）は、２５μｍ以上１５０μｍ以下になっている。そのためドリフト領域９２における抵抗は１ｍΩｃｍ２以上（好ましくは３．５ｍΩｃｍ２以上）になっている。
【００６３】
ボディ領域９３は、主面９１Ａの一部を構成するように当該ＳｉＣ層９１内に形成されている。ボディ領域９３は、たとえばＡｌ（アルミニウム）やＢ（ホウ素）などのｐ型不純物を含むことにより導電型がｐ型になっており、当該ｐ型不純物濃度は５×１０１６ｃｍ−３以上５×１０１８ｃｍ−３以下になっている。ボディ領域９３の厚み（ＳｉＣ層９１の厚み方向において主面９１Ａからドリフト領域９２とボディ領域９３との接触面までの距離）はたとえば１μｍになっている。また、ボディ領域９３では主面９１Ａを含む表層部におけるｐ型不純物濃度が１×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下になっており、主面９１Ａからの距離が０．６μｍ以上０．７μｍ以下である領域（高濃度領域）では５×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下になっている。
【００６４】
ソース領域９４は、主面９１Ａを含むようにボディ領域９３内において形成されている。ソース領域９４はたとえばＰ（リン）などのｎ型不純物を含むことにより導電型がｎ型となっている。ソース領域９４におけるｎ型不純物濃度は、ドリフト領域９２におけるｎ型不純物濃度よりも大きくなっている。
【００６５】
コンタクト領域９５は、主面９１Ａを含み、かつソース領域９４と隣接するようにボディ領域９３内において形成されている。コンタクト領域９５は、たとえばＡｌ（アルミニウム）などのｐ型不純物を含むことにより導電型がｐ型となっている。コンタクト領域９５におけるｐ型不純物濃度は、ボディ領域９３におけるｐ型不純物濃度よりも大きくなっている。
【００６６】
ゲート酸化膜２１は、ＳｉＣ層９１の主面９１Ａの一部の上に接触するように形成されている。ゲート酸化膜２１はたとえば二酸化珪素（ＳｉＯ２）などからなっている。
【００６７】
ゲート電極３１は、ゲート酸化膜２１上に接触するように形成されている。ゲート電極３１は、たとえば不純物が添加されたポリシリコンやＡｌ（アルミニウム）などの導電体からなっている。
【００６８】
層間絶縁膜５１はゲート酸化膜２１とともにゲート電極３１を取り囲むように形成されている。層間絶縁膜５１はソース電極４１に対してゲート電極３１を電気的に絶縁している。層間絶縁膜５１はたとえば二酸化珪素（ＳｉＯ２）などからなっている。
【００６９】
ソース電極４１は主面９１Ａ上（ソース領域９４およびコンタクト領域９５上）に接触するように配置されている。ソース電極４１はソース領域９４に対してオーミック接触することができる材料、たとえばＮｉＳｉ（ニッケルシリサイド）やＴｉＡｌＳｉ（チタンアルミシリサイド）などからなり、ソース領域９４に対してオーミック接触を形成している。
【００７０】
ショットキー電極８１は、ソース電極４１との間にゲート酸化膜２１を挟むように主面９１Ａ上（ドリフト領域９２上）に接触して配置されている。ショットキー電極８１はＴｉ（チタン）、Ｎｉ（ニッケル）、Ａｕ（金）またはＭｏ（モリブデン）あるいはこれらの合金からなり、ドリフト領域９２に対してショットキー接触を形成している。
【００７１】
ドレイン電極７１はＳｉＣ基板９０の主面９０Ｂ上に接触して配置されている。ドレイン電極７１はたとえばＮｉＳｉ、ＴｉＰｔＡｕまたはＴｉＮｉＡｇなどからなり、ＳｉＣ基板９０に対してオーミック接触を形成している。
【００７２】
パッド電極６１は、ソース電極４１およびショットキー電極８１ならびに層間絶縁膜５１を覆うように形成されている。パッド電極６１はＡｌ（アルミニウム）などの導電体からなり、ソース電極４１およびショットキー電極８１を介してＳｉＣ層９１と電気的に接続されている。
【００７３】
炭化珪素半導体装置２は、ＭＯＳＦＥＴ２Ａ（第１のデバイス）と当該ＭＯＳＦＥＴ２Ａに隣接するＳＢＤ２Ｂ（第２のデバイス）とを含んでいる。ＭＯＳＦＥＴ２Ａはプレーナ型のＭＯＳＦＥＴであって、ＳｉＣ基板９０とＳｉＣ層９１とゲート酸化膜２１とゲート電極３１とソース電極４１と層間絶縁膜５１とパッド電極６１とドレイン電極７１とを含み、当該ＳｉＣ層９１にはドリフト領域９２とボディ領域９３とソース領域９４とコンタクト領域９５とが形成されている。ＳＢＤ２Ｂは、ＳｉＣ基板９０とＳｉＣ層９１とショットキー電極８１とパッド電極６１とドレイン電極７１とを含み、当該ＳｉＣ層９１はドリフト領域９２から構成されている。
【００７４】
ＭＯＳＦＥＴ２Ａは、基本的に上記ＭＯＳＦＥＴ１Ａと同様に動作する。すなわち、ゲート電極３１に閾値電圧以上の電圧が印加されると、ボディ領域９３において主面９１Ａに隣接する領域であるチャネル領域ＣＨ２に反転層が形成されてオン状態になり、当該チャネル領域ＣＨ２をキャリアが移動してソース電極４１とドレイン電極７１との間に電流が流れる。
【００７５】
上記炭化珪素半導体装置２では、ドリフト領域９２における抵抗が１ｍΩｃｍ２以上と高く、耐圧が３ｋＶ以上になっている。そのためＭＯＳＦＥＴ２Ａのオン抵抗Ｒｏｎにおいてはチャネル抵抗Ｒｃｈよりもドリフト抵抗Ｒｄが支配的であり、ＭＯＳＦＥＴ２Ａのオン抵抗Ｒｏｎはドリフト抵抗Ｒｄの影響を受けて温度上昇とともに増加する。一方で、ＳＢＤ２Ｂのオン抵抗Ｒｏｎはドリフト抵抗Ｒｄの影響を受けて温度上昇とともに増加する。そのため炭化珪素半導体装置２では、上記実施形態１に係る炭化珪素半導体装置１と同様にＭＯＳＦＥＴ２Ａにおけるオン抵抗Ｒｏｎの温度依存性とＳＢＤ２Ｂにおけるオン抵抗Ｒｏｎの温度依存性とが同じ傾向になっている。
【００７６】
図１７は、ＭＯＳＦＥＴ２Ａにおけるオン抵抗Ｒｏｎの温度依存性の一例を示すグラフである。図１８は、耐圧が２ｋＶ以下のプレーナ型ＭＯＳＦＥＴ（比較例）におけるオン抵抗Ｒｏｎの温度依存性を示すグラフである。図１７および図１８のグラフ中、横軸は温度（Ｋ）を示し、縦軸はオン抵抗（ｍΩｃｍ２）を示している。比較例のＭＯＳＦＥＴにおけるオン抵抗Ｒｏｎは温度上昇に伴い一旦低下した後に上昇する傾向を示すのに対し（図１８）、ＭＯＳＦＥＴ２Ａにおけるオン抵抗Ｒｏｎは温度上昇とともに単調に増加する（図１７）。またＳＢＤ２Ｂのオン抵抗の温度依存性は、上記実施形態１のＳＢＤ１Ｂと同様に図１６のグラフに示すような傾向を有する。ＭＯＳＦＥＴ２Ａにおけるオン抵抗Ｒｏｎの温度依存性は上記実施形態１のＭＯＳＦＥＴ１Ａと同様に、Ｒｏｎ∝ＡＴα（１．５≦α≦２．１）、の関係式により表わされる。図１７に示す近似曲線は、Ｒｏｎ＝０．０００６Ｔ１．７７０４、の関係式により表わされ、図１８に示す近似曲線は、Ｒｏｎ＝０．５４４４Ｔ０．５０９２、の関係式により表わされる。
【００７７】
以上のように、本実施形態に係る炭化珪素半導体装置２では、ドリフト領域９２の抵抗が１ｍΩｃｍ２以上と高くなっている。これにより、ＭＯＳＦＥＴ２Ａのオン抵抗においてドリフト抵抗Ｒｄが支配的になり、チャネル抵抗Ｒｃｈの影響が相対的に小さくなる。そのため、上記炭化珪素半導体装置２によれば上記実施形態１の炭化珪素半導体装置１と同様に、ＭＯＳＦＥＴ２Ａのオン抵抗Ｒｏｎの温度依存性をＳＢＤ２Ｂのオン抵抗Ｒｏｎの温度依存性と同じ傾向にすることができる。
【００７８】
また上記本実施形態では、ドリフト領域９２の抵抗を高くすることによりＭＯＳＦＥＴ２Ａのオン抵抗Ｒｏｎに対するチャネル抵抗Ｒｃｈの寄与が小さくなっているが、これに限定されない。たとえばＳｉＣ層９１の主面９１Ａを、上記実施形態１のトレンチＴＲの側壁面ＳＷと同様に｛０００１｝面に対して５０°以上６５°以下のオフ角を有する面にしてもよい。これにより、チャネル領域ＣＨ２を移動するキャリアの移動度が向上し、その結果ＭＯＳＦＥＴ２Ａのオン抵抗Ｒｏｎに対するチャネル抵抗Ｒｃｈの寄与を小さくすることができる。この場合チャネル領域ＣＨ２におけるキャリアの移動度は、上記実施形態１と同様に５０ｃｍ２／Ｖｓ以上であることが好ましい。またドリフト領域９２の抵抗を１ｍΩｃｍ２以上とし、かつ主面９１Ａの｛０００１｝面に対するオフ角を上記範囲にすることにより、オン抵抗Ｒｏｎに対するチャネル抵抗Ｒｃｈの寄与を一層小さくすることができる。
【００７９】
次に、本実施形態に係る炭化珪素半導体装置の製造方法について説明する。図１０を参照して、上記炭化珪素半導体装置の製造方法では、まず工程（Ｓ１３０）として炭化珪素層形成工程が実施される。この工程（Ｓ１３０）では、図１１を参照して、上記実施形態１の場合と同様にまずＳｉＣ基板９０が準備され、その後ＳｉＣ基板９０の主面９０Ａ上においてエピタキシャル成長によりＳｉＣ層９１が形成される。
【００８０】
次に、工程（Ｓ１４０）としてイオン注入工程が実施される。この工程（Ｓ１４０）では、図１２を参照して、上記実施形態１の場合と同様にＳｉＣ層９１にイオン注入されることにより、当該ＳｉＣ層９１内にドリフト領域９２、ボディ領域９３、ソース領域９４およびコンタクト領域９５が形成される。
【００８１】
次に、工程（Ｓ１５０）として活性化アニール工程が実施される。この工程（Ｓ３０）では、図１２を参照して、上記実施形態１の場合と同様にＳｉＣ基板９０がアニールされ、ＳｉＣ層９１内の不純物領域において所望のキャリアが発生する。
【００８２】
次に、工程（Ｓ１６０）としてゲート酸化膜形成工程が実施される。この工程（Ｓ１６０）では、図１３を参照して、上記実施形態１の場合と同様に酸素を含む雰囲気中においてＳｉＣ基板９０が加熱されることにより主面１１Ａ上にゲート酸化膜２１が形成される。その後、ＳｉＣ層９１とゲート酸化膜２１との界面に窒素原子が導入される。
【００８３】
次に、工程（Ｓ１７０）としてゲート電極形成工程が実施される。この工程（Ｓ１７０）では、図１３を参照して、上記実施形態１の場合と同様にしてゲート酸化膜２１に接触するようにゲート電極３１が形成される。
【００８４】
次に、工程（Ｓ１８０）として層間絶縁膜形成工程が実施される。この工程（Ｓ１８０）では、図１３を参照して、上記実施形態１の場合と同様にしてゲート電極３１およびゲート酸化膜２１を覆うように層間絶縁膜５１が形成される。
【００８５】
次に、工程（Ｓ１９０）としてソース電極形成工程が実施される。この工程（Ｓ１９０）では、図１４を参照して、上記実施形態１の場合と同様にしてソース領域９４に対してオーミック接触するソース電極４１が形成される。
【００８６】
次に、工程（Ｓ２００）としてショットキー電極形成工程が実施される。この工程（Ｓ２００）では、図１４を参照して、上記実施形態１の場合と同様にしてドリフト領域９２に対してショットキー接触を形成するショットキー電極８１が形成される。また、たとえばアルゴン雰囲気中において３００℃〜５００℃程度の温度でアニール処理することにより、ショットキーバリアハイトを１．０〜１．５ｅＶ程度に調整することができる。
【００８７】
次に、工程（Ｓ２１０）としてパッド電極形成工程が実施される。この工程（Ｓ２１０）では、図１４を参照して、上記実施形態１の場合と同様にしてソース電極４１およびショットキー電極８１ならびに層間絶縁膜５１を覆うようにパッド電極６１が形成される。
【００８８】
次に、工程（Ｓ２２０）として裏面研削工程が実施される。この工程（Ｓ２２０）では、図９を参照して、上記実施形態１の場合と同様にしてＳｉＣ基板９０の主面９０Ｂに研削加工が施される。
【００８９】
次に、工程（Ｓ２３０）としてドレイン電極形成工程が実施される。この工程（Ｓ２３０）では、図９を参照して、上記実施形態１の場合と同様にしてＳｉＣ基板９０の主面９０Ｂ上において当該ＳｉＣ基板９０に対してオーミック接触を形成するドレイン電極７１が形成される。上記工程（Ｓ１３０）〜（Ｓ２３０）が実施されることにより上記本実施形態に係る炭化珪素半導体装置２が製造され、本実施形態に係る炭化珪素半導体装置の製造方法が完了する。
【００９０】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００９１】
本発明の炭化珪素半導体装置は、より安定な動作が要求される炭化珪素半導体装置において、特に有利に適用され得る。
【符号の説明】
【００９２】
１，２  炭化珪素（ＳｉＣ）半導体装置
１Ａ，２Ａ  ＭＯＳＦＥＴ
１０，９０  炭化珪素（ＳｉＣ）基板
１０Ａ，１０Ｂ，１１Ａ，１１Ｂ，９０Ａ，９０Ｂ，９１Ａ，９１Ｂ  主面
１１，９１  炭化珪素（ＳｉＣ)層
１２，９２  ドリフト領域
１３，９３  ボディ領域
１４，９４  ソース領域
１５，９５  コンタクト領域
１６  埋め込みｐ領域
２０，２１  ゲート酸化膜
３０，３１  ゲート電極
４０，４１  ソース電極
５０，５１  層間絶縁膜
６０，６１  パッド電極
７０，７１  ドレイン電極
８０，８１  ショットキー電極
ＴＲ  トレンチ
ＳＷ  側壁面
ＢＷ  底面
ＣＨ１，ＣＨ２  チャネル領域
【図１】
2015090883.tif 000003
【図２】
2015090883.tif 000004
【図３】
2015090883.tif 000005
【図４】
2015090883.tif 000006
【図５】
2015090883.tif 000007
【図６】
2015090883.tif 000008
【図７】
2015090883.tif 000009
【図８】
2015090883.tif 000010
【図９】
2015090883.tif 000011
【図１０】
2015090883.tif 000012
【図１１】
2015090883.tif 000013
【図１２】
2015090883.tif 000014
【図１３】
2015090883.tif 000015
【図１４】
2015090883.tif 000016
【図１５】
2015090883.tif 000017
【図１６】
2015090883.tif 000018
【図１７】
2015090883.tif 000019
【図１８】
2015090883.tif 000020