(57)【要約】【課題】ＩＧＢＴ領域側のＰＮ接合部分に欠陥を生じさせること及びダイオード領域側のオーミック特性を低下させることを抑制することができる半導体装置及びその製造方法を提供すること。【解決手段】実施形態の半導体装置は、第１面及び第２面を有する半導体基板と、第１面側に設けられた第１導電型の第１半導体領域と、第１面側に形成され、第１半導体領域の一部に設けられた第２導電型の第２半導体領域と、第１面に設けられ、第１半導体領域よりも第１導電型不純物濃度が低い第１導電型の第３半導体領域と、第２面側に設けられた第１導電型の第１半導体層と、第１半導体領域及び第３半導体領域と第２面との間に設けられた第２導電型の第２半導体層と、第１半導体領域と第２半導体領域上に設けられた金属層と、金属層と第３半導体領域上に設けられたアルミニウム層と、を具備していることを特徴とする。【選択図】図１
2015106695.tif 000002
【特許請求の範囲】
【請求項１】
第１面及び第２面を有する半導体基板と、
前記第１面側に設けられた第１導電型の第１半導体領域と、
前記第１面側に形成され、前記第１半導体領域の一部に設けられた第２導電型の第２半導体領域と、
前記第１面に設けられ、前記第１半導体領域よりも第１導電型不純物濃度が低い第１導電型の第３半導体領域と、
前記第２面側に設けられた第１導電型の第１半導体層と、
前記第１半導体領域及び前記第３半導体領域と前記第２面との間に設けられた第２導電型の第２半導体層と、
前記第１面側から前記第２面側に向かって前記第２半導体層まで絶縁膜を介して設けられたゲート電極と、
前記第１半導体領域と前記第２半導体領域上に設けられた金属層と、
前記金属層と前記第３半導体領域上に設けられたアルミニウム層と、
を具備していることを特徴とする半導体装置。
【請求項２】
前記第２面と前記第２半導体層との間に設けられた第２導電型の第３半導体層と、
前記第１半導体層及び前記第３半導体層と前記第２半導体層との間に設けられた第２導電型の第４半導体層と
を具備していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２半導体層の第２導電型不純物濃度は、前記第４半導体層の不純物濃度より低く、
前記第４半導体層の第２導電型不純物濃度は、前記第３半導体層の不純物濃度より低いことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記金属層上に設けられたアルミニウム層の厚みは、前記第３半導体領域上に設けられたアルミニウム層よりも厚いことを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記金属層は、前記第３半導体層領域側のアルミニウム層上にも設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項６】
半導体基板の第１面側から不純物イオンを注入し、第１導電型の第１半導体領域と前記第１半導体領域よりも第１導電型不純物濃度が低い第１導電型の第３半導体領域とを形成する工程と、
前記第１半導体領域の一部に不純物イオンを注入し、第２導電型の第２半導体領域を形成する工程と、
前記半導体基板の第２面側から不純物イオンを注入し、第１導電型の第１半導体層を形成する工程と、
前記半導体基板の第１面側から不純物イオンを注入し、前記第１半導体領域及び前記第３半導体領域と前記第２面との間に第２導電型の第２半導体層を形成する工程と、
前記第１面側から前記第２面側に向かって前記第２半導体層まで絶縁膜を介してゲート電極を形成する工程と、
前記第１半導体領域と前記第３半導体領域上にアルミニウム層を形成する工程と、
前記第１半導体領域上の前記アルミニウム層を取り除く工程と、
前記アルミニウム層を取り除いた前記第１半導体領域上に金属層を形成する工程と
を具備していることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
一般に逆導通型ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）は、ＩＧＢＴ領域とダイオード領域とを有している。両領域の表面側には、シリコン（Ｓｉ）層に接して金属層が設けられている。例えば、チタン（Ｔｉ）、チタンタングステン（ＴｉＷ）又はチタンナトリウム（ＴｉＮ）等である。ＩＧＢＴ領域側のＳｉ層には接触抵抗を抑制するアルミニウム等の金属を接続することが望ましい。しかし、アルミニウム等の金属を接続すると、ＩＧＢＴ領域のＳｉ層にアルミニウム等の金属が入り込むことがある。アルミニウム等の金属がボディ領域に入り込むと、ボディ領域とドリフト層が接合するＰＮ接合の一部に欠陥を生じさせ、所望の定格電圧を得ることができなくなるという問題がある。この問題を避けるために、Ｓｉ層とアルミニウム層との間にＴｉ、ＴｉＷ又はＴｉＮ等の金属層を用いている。しかし、この金属層は製造上ダイオード領域側にも形成されることがある。ダイオード領域側の金属層は、それぞれの接合箇所で異なる抵抗値となり、ダイオード領域側のＳｉ層にアルミニウム層を設ける場合と比べて、オーミック特性が低下することになる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１９２５９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、ＩＧＢＴ領域側のＰＮ接合部分に欠陥を生じさせること及びダイオード領域側のオーミック特性を低下させることを抑制することができる半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００５】
本発明の一実施形態の半導体装置は、第１面及び第２面を有する半導体基板と、前記第１面側に設けられた第１導電型の第１半導体領域と、前記第１面側に形成され、前記第１半導体領域の一部に設けられた第２導電型の第２半導体領域と、前記第１面に設けられ、前記第１半導体領域よりも第１導電型不純物濃度が低い第１導電型の第３半導体領域と、前記第２面側に設けられた第１導電型の第１半導体層と、前記第１半導体領域及び前記第３半導体領域と前記第２面との間に設けられた第２導電型の第２半導体層と、前記第１面側から前記第２面側に向かって前記第２半導体層まで絶縁膜を介して設けられたゲート電極と、前記第１半導体領域と前記第２半導体領域上に設けられた金属層と、前記金属層と前記第３半導体領域上に設けられたアルミニウム層と、を具備していることを特徴とする。
【０００６】
また、本発明の一実施形態の半導体装置の製造方法は、半導体基板の第１面側から不純物イオンを注入し、第１導電型の第１半導体領域と前記第１半導体領域よりも第１導電型不純物濃度が低い第１導電型の第３半導体領域とを形成する工程と、前記第１半導体領域の一部に不純物イオンを注入し、第２導電型の第２半導体領域を形成する工程と、前記半導体基板の第２面側から不純物イオンを注入し、第１導電型の第１半導体層を形成する工程と、前記半導体基板の第１面側から不純物イオンを注入し、前記第１半導体領域及び前記第３半導体領域と前記第２面との間に第２導電型の第２半導体層を形成する工程と、前記第１面側から前記第２面側に向かって前記第２半導体層まで絶縁膜を介してゲート電極を形成する工程と、前記第１半導体領域と前記第３半導体領域上にアルミニウム層を形成する工程と、前記第１半導体領域上の前記アルミニウム層を取り除く工程と、前記アルミニウム層を取り除いた前記第１半導体領域上に金属層を形成する工程とを具備していることを特徴とする。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施形態を示す半導体装置の模式的な断面図。
【図２】本発明の一実施形態において製造プロセス毎に示す半導体装置の模式的な断面図。
【図３】本発明の一実施形態において製造プロセス毎に示す半導体装置の模式的な断面図。
【図４】本発明の一実施形態において製造プロセス毎に示す半導体装置の模式的な断面図。
【図５】本発明の一実施形態において製造プロセス毎に示す半導体装置の模式的な断面図。
【図６】本発明の一実施形態において製造プロセス毎に示す半導体装置の模式的な断面図。
【図７】本発明の一実施形態において製造プロセス毎に示す半導体装置の模式的な断面図。
【図８】本発明の一実施形態において製造プロセス毎に示す半導体装置の模式的な断面図。
【図９】本発明の一実施形態において製造プロセス毎に示す半導体装置の模式的な断面図。
【図１０】本発明の一実施形態において製造プロセス毎に示す半導体装置の模式的な断面図。
【発明を実施するための形態】
【０００８】
以下、本発明の一実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【０００９】
図１は、本発明の一実施形態の半導体装置１の模式的な断面図を示している。図１に示すように、半導体装置１は、主にシリコン（Ｓｉ）からなる半導体基板２６を備えている。半導体基板２６は、ＩＧＢＴ領域３とダイオード領域２を有している。
【００１０】
ＩＧＢＴ領域３において、複数のトレンチ１１は、半導体基板２６の上面２５ａ側に設けられている。絶縁膜１６は、トレンチ１１の内壁面に設けられている。ゲート電極１５は、絶縁膜１６を介してトレンチ１１内に設けられている。また別の絶縁膜１８は、ゲート電極１５の上部に設けられている。
【００１１】
第１導電型の第１半導体領域としてのＰ型ボディ領域１３は、半導体基板２６の上面２５ａ側に設けられている。第２導電型の第２半導体領域としてのＮ型エミッタ領域１４は、同じく上面２５ａ側に形成され、Ｐ型ボディ領域１３に選択的に設けられている。Ｎ型エミッタ領域１４は、絶縁膜１６と接するように設けられている。第２導電型の第２半導体層としてのＮ型ドリフト層１０は、Ｐ型ボディ領域１３の下側に設けられている。第２導電型の第４半導体層としてのＮ型バッファ層１９は、Ｎ型ドリフト層１０の下側に設けられている。Ｎ型コンタクト層１９のＮ型不純物濃度は、Ｎ型ドリフト層１０のＮ型不純物濃度より高い。第１導電型の第１半導体層としてのＰ型コレクタ層２１は、半導体基板２６の下面２５ｂ側に設けられている。Ｐ型コレクタ層２１のＰ型不純物濃度は、Ｐ型ボディ領域１３のＰ型不純物濃度より高い。
【００１２】
ダイオード領域２において、複数のトレンチ２７は、半導体基板２６の上面２５ａ側に設けられている。トレンチ２７は、トレンチ１１と略同じ深さまで伸びている。絶縁膜１６は、トレンチ２７の内壁面に設けられている。トレンチ電極１７は、トレンチ２７内に形成されている。絶縁膜１８は、トレンチ電極１７の上部に設けられている。
【００１３】
第１導電型の第３半導体領域としてのＰ型アノード領域１２は、上面２５ａ側に設けられている。Ｐ型アノード領域１２のＰ型不純物濃度は、Ｐ型ボディ領域１３のＰ型不純物濃度より低い。
【００１４】
第２導電型の第２半導体層としてのＮ型カソード層２８は、Ｐ型アノード領域１２の下側に設けられている。Ｎ型カソード層２８は、ＩＧＢＴ領域３のＮ型ドリフト層１０と同じ層である。Ｎ型カソード層２８のＮ型不純物濃度は、Ｎ型ドリフト層１０のＮ型不純物濃度と略等しく、Ｎ型コンタクト層１９のＮ型不純物濃度より低い。そうすることで、パンチスルー現象による半導体装置の耐圧を確保することができる。
【００１５】
第２導電型の第３半導体層としてのＮ型コンタクト層２０は、下面２５ｂ側に設けられている。下部電極２３は、半導体基板２６の下面２５ｂ上に全面に亘って設けられている。下部電極２３は、Ｐ型コレクタ層２１及びＮ型コンタクト層２０とオーミック接触している。また、Ｎ型コンタクト層２０のＮ型不純物濃度は、Ｎ型バッファ層１９のＮ型不純物濃度より高い。そうすることで、Ｎ型コンタクト層２０と下部電極２３の接触抵抗を抑制することができる。
【００１６】
金属層２２は、ＩＧＢＴ領域３の上面２５ａのＰ型ボディ領域１３とＮ型エミッタ領域１４上に設けられている。アルミニウム層２４は、前記金属層２２上に設けられている。また、アルミニウム層２４は、ダイオード領域２の上面２５ａのＰ型アノード領域１２上に設けられている。ＩＧＢＴ領域３の金属層２２上に設けられているアルミニウム層２４は、ダイオード領域２のＰ型アノード領域１２上に設けられているアルミニウム層２４より薄いことが望ましい。そうすることで、アルミニウムの量が少なくなりＰ型ボディ領域１３に入り込むことを抑制することができる。さらに、金属層２２は、ダイオード領域２の絶縁膜１８とアルミニウム層２４の上に設けられている。ＩＧＢＴ領域３の金属層２２は、ダイオード領域２の絶縁膜１８とアルミニウム層２４の上に設けられている金属層２２より厚いことが望ましい。そうすることで、アルミニウム層がＰ型ボディ領域１３に入り込むことを金属層により抑制することができる。なお、金属層２２の素材として、Ｔｉ、ＴｉＷやＴｉＮなどがある。
【００１７】
以上に説明したように、金属層２２はＩＧＢＴ領域３では上面２５ａのＰ型ボディ領域１３とＮ型エミッタ領域１４上に、アルミニウム層２４はダイオード領域２では上面２５ａのＰ型アノード領域１２上に設けられている。これにより、ＩＧＢＴ領域３において、アルミニウム層２４は金属層２２上に設けられているため、アルミニウムがＰ型ボディ領域１３に入り込むことを抑制できる。よって、Ｐ型ボディ領域１３とＮ型ドリフト層１０が接合するＰＮ接合部分に欠陥を生じることはなく、所望の定格電圧を得ることができる。また、ダイオード領域２において、ダイオード領域２側のＰ型アノード領域１２とアルミニウム層２４との間に金属層２２を設ける場合と比べて、異なる金属による接合箇所が少ないのでオーミック特性の低下を抑制することができる。上記実施形態では、ＩＧＢＴ領域３のＳｉ層であるＰ型ボディ領域１３とダイオード領域２のＳｉ層であるＰ型アノード領域１２とのそれぞれの特性に合う金属を設けることで、ＩＧＢＴ領域３側のＰＮ接合部分に欠陥を生じさせること及びダイオード領域２側のオーミック特性を低下させることを抑制する半導体装置２６が形成することができる。
【００１８】
次に、半導体装置１の動作について説明する。
【００１９】
上部電極（図示せず）に高電位を印加し、下部電極２３に低電位を印加する場合を考える。この場合、ダイオード領域２は、アノード側（上部電極）が高電位となり、カソード側（下部電極２３）が低電位となる。すなわち、順電圧を印加されている状態となる。このため、ダイオード領域２はオンする。
【００２０】
一方、ＩＧＢＴ領域３は、エミッタ側（上部電極）が高電位となり、コレクタ側（下部電極２３）が低電位となる。このため、ＩＧＢＴ領域３は、オンしない。
【００２１】
ダイオード領域２をフリーホイールダイオードとして機能させる場合には、ダイオード領域２に順電圧が印加されている状態から、ダイオード領域２に逆電圧が印加されている状態に切換えられる。すなわち、下部電極２３に高電位を印加し、上部電極に低電位を印加する状態に切換えられる。すると、ダイオード領域２がオフするとともに、ダイオード領域２に逆電流（下部電極２３から上部電極に向かう電流）が流れる。
【００２２】
すなわち、順電圧が印加されてダイオード領域２がオンしている状態においては、Ｎ型カソード層２８を電子とホールが流れている。この状態から、ダイオード領域２に逆電圧を印加すると、Ｎ型カソード層２８中に存在している電子がカソード側（下部電極２３）に排出され、Ｎ型カソード層２８中に存在しているホールがアノード側（上部電極）に排出される。このため、ダイオード領域２に逆電流が流れる。
【００２３】
また、下部電極２３に高電位を印加し、上部電極に低電位を印加すると、ＩＧＢＴ領域３は、コレクタ側（下部電極２３）が高電位となり、エミッタ側（上部電極）が低電位となる。この状態で、ゲート電極１５に正の電位を印加すると、絶縁膜１６と接している範囲のＰ型ボディ領域１３が、Ｐ型からＮ型に反転する。これによって、チャネルは、絶縁膜１６と接している範囲のＰ型ボディ領域１３に形成される。
【００２４】
チャネルが形成されると、下部電極２３と上部電極の間の電位差（すなわち、コレクタ−エミッタ間電圧）によって、電子が、上部電極から、Ｎ型エミッタ領域１４、Ｐ型ボディ領域１３内のチャネル、Ｎ型ドリフト層１０、Ｐ型コレクタ層２１を経由して、下部電極２３に流れる。また、ホールが、下部電極２３から、Ｐ型コレクタ層２１、Ｎ型ドリフト層１０、Ｐ型ボディ領域１３（チャネル以外の部分）を経由して、Ｐ型ボディ領域１３から上部電極に流れる。すなわち、ＩＧＢＴ領域３がオンする。
【００２５】
以上に説明したように、金属層２２はＩＧＢＴ領域３では上面２５ａのＰ型ボディ領域１３とＮ型エミッタ領域１４上に設けることで、金属層２２上に設けられたアルミニウムがＰ型ボディ領域１３に入り込むことを抑制し、ＰＮ接合部分に欠陥を生じることなく動作時に所望の定格電圧を得ることができる。また、ダイオード領域２において、オーミック性の低下を抑制するためにＰ型アノード領域１２の不純物濃度を高くする必要がなくなり、Ｎ型カソード層２８に存在しているホールの量を抑制しホールを排出する時間を短くすることができる。
【００２６】
次に、半導体装置１の製造方法について図面を参照して説明する。図２から図１０は、本発明の一実施形態において製造プロセス毎示す半導体装置の模式的な断面図を示している。
【００２７】
図２に示すように、半導体基板２６は、Ｎ型ドリフト層１０及びＮ型カソード層２８と略同じ濃度のＮ型不純物を含有するシリコンウエハから製造される。
【００２８】
最初に、不純物イオン注入及び熱拡散等によって、シリコンウエハの上面２５ａ側に、Ｐ型ボディ層１３とＰ型アノード層１２を形成する。このとき、Ｐ型アノード領域１２のＰ型不純物濃度は、Ｐ型ボディ領域１３のＰ型不純物濃度より低く設定する。
【００２９】
次に、図３に示すように、ＣＶＤ法等によって、シリコンウエハ上にトレンチ１１とトレンチ２７に対応するパターンのマスクを形成する。そして、シリコンウエハの上面をＲＩＥ法によりエッチングして、ＩＧＢＴ領域３側のトレンチ１１とダイオード領域２側のトレンチ２７を形成する。トレンチ１１とトレンチ２７を形成したら、まずトレンチ１１の内面に熱酸化膜を形成し、その熱酸化膜をウェットエッチングにより除去することで、トレンチ１１の内面を表面処理する。このウェットエッチングの際に、マスクも除去する。
【００３０】
次に、トレンチ１１の内面に熱酸化膜を成長させて、絶縁膜１６を形成する。そして、ＣＶＤ法によりトレンチ１１内にポリシリコンを充填する。その後、ポリシリコンをエッチバックしてトレンチ１１内にのみポリシリコンを残存させることによって、図４に示すように、ゲート電極１５を形成する。
【００３１】
次に、トレンチ２７の内面に薄い熱酸化膜を形成し、ＣＶＤ法によりトレンチ２７内にポリシリコンを充填する。その後、ポリシリコンをエッチバックしてトレンチ２７内にのみポリシリコンを残存させることによって、図４に示すように、トレンチ電極１７を形成する。ゲート電極１７の形成後に、図５に示すように、不純物イオン注入及び熱拡散等によって、Ｎ型エミッタ領域１４を形成する。
【００３２】
次に従来公知の方法によって、図６に示すように、Ｎ型バッファ層１９、Ｐ型コレクタ層２１、Ｎ型コンタクト層２０、上部電極６４、及び、下部電極２３を形成する。このとき、Ｎ型バッファ層１９のＮ型不純物濃度は、Ｎ型コンタクト層２０のＮ型不純物濃度より低く設定し、Ｎ型カソード層２８のＮ型不純物濃度は、Ｎ型コンタクト層１９のＮ型不純物濃度より低く設定する。また、Ｐ型コレクタ層２１のＰ型不純物濃度は、Ｐ型ボディ領域１３のＰ型不純物濃度より高く設定する。そして、図７に示すように、熱酸化膜によりゲート電極１５とトレンチ電極１７上に絶縁膜１８を形成する。
【００３３】
その後、図８に示すように、ダイオード領域２の上面２５ａのＰ型アノード領域１２上にアルミニウム層２４を形成する。そして、図９に示すように、ＩＧＢＴ領域３の上面２５ａのＰ型ボディ領域１３、Ｎ型エミッタ領域１４及びダイオード領域側のアルミニウム層上に金属層２２を形成する。最後に、図１０に示すように、ＩＧＢＴ領域３の金属層２２上にアルミニウム層２４を形成することで、図１の半導体装置１が完成する。このとき、ＩＧＢＴ領域３の金属層２２上に設けられているアルミニウム層２４は、ダイオード領域２のＰ型アノード領域１２上に設けられているアルミニウム層２４より薄く形成する。また、ＩＧＢＴ領域３の金属層２２は、ダイオード領域２の絶縁膜１８とアルミニウム層２４の上に設けられている金属層２２より厚く形成する。
【００３４】
以上に説明したように、金属層２２はＩＧＢＴ領域３では上面２５ａのＰ型ボディ領域１３とＮ型エミッタ領域１４上に、アルミニウム層２４はダイオード領域２では上面２５ａのＰ型アノード領域１２上に形成することができる。
【００３５】
以上のように、上記実施形態に係る半導体装置の製造方法によれば、ＩＧＢＴ領域３のＳｉ層であるＰ型ボディ領域１３とダイオード領域２のＳｉ層であるＰ型アノード領域１２とのそれぞれの特性に合う金属を設けることで、ＩＧＢＴ領域３側のＰＮ接合部分に欠陥を生じさせること及び、ダイオード領域２側のオーミック特性を低下させることを抑制する半導体装置１を形成することができる。
【００３６】
なお、上記実施形態は唯一の実施形態では無く、種々の変形が可能である。すなわち、上記一実施形態は複数の態様を含んでおり、その一部のみが実施されても良い。
【００３７】
本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００３８】
１…半導体装置、２…ダイオード領域、３…ＩＧＢＴ領域、１０…Ｎ型ドリフト層、１１…トレンチ、１２…Ｐ型アノード領域、１３…Ｐ型ボディ領域、１４…Ｎ型エミッタ領域、１５…ゲート電極、１６…絶縁膜、１７…トレンチ電極、１８…絶縁膜、１９…Ｎ型バッファ層、２０…Ｎ型コンタクト層、２１…Ｎ型コレクタ層、２２…金属層、２３…下部電極、２４…アルミニウム層、２５ａ…上面、２５ｂ…下面、２６…半導体基板、２７…トレンチ、２８…Ｎ型カソード層
【図１】
2015106695.tif 000003
【図２】
2015106695.tif 000004
【図３】
2015106695.tif 000005
【図４】
2015106695.tif 000006
【図５】
2015106695.tif 000007
【図６】
2015106695.tif 000008
【図７】
2015106695.tif 000009
【図８】
2015106695.tif 000010
【図９】
2015106695.tif 000011
【図１０】
2015106695.tif 000012