(57)【要約】【課題】２つの光電変換部を有する画素部を備える撮像素子を有し、第１の光電変換部からの第１の画像信号と、第１および第２の光電変換部からの第２の画像信号とに基づいて、精度良く、焦点調節処理に用いる第３の画像信号を得る撮像装置を提供する。【解決手段】２つの光電変換部を有する画素部を備える撮像素子を有する撮像装置が、第１の光電変換部からの第１の画像信号を第１の読み出し動作で読み出した時の出力と第２の読み出し動作で読み出した時の出力との出力差を記憶する。撮像装置が、第１の光電変換部から第１の読み出し動作で第１の画像信号を、第１および第２の光電変換部から第２の読み出し動作で第２の画像信号を読み出し、第１の画像信号と上記出力差に基づき、第１の画像信号を第２の読み出し動作で読み出した時の出力信号を生成する。撮像装置が、第２の画像信号と上記出力信号に基づき、焦点調節処理用の信号を生成する。【選択図】図７
2015231227.tif 000002
【特許請求の範囲】
【請求項１】
一つのマイクロレンズに対して撮像光学系の射出瞳の分割された異なる領域を通過した光束を光電変換して画像信号を生成する第１、第２の光電変換部を有する画素部を備える撮像素子と、
前記第１の光電変換部が生成した第１の画像信号を第１の読み出し動作で読み出した時の出力と、当該第１の画像信号を第２の読み出し動作で読み出した時の出力との出力差を補正値として予め記憶する記憶手段と、
前記第１の光電変換部から前記第１の読み出し動作で前記第１の画像信号を読み出し、第１および第２の光電変換部から第２の読み出し動作で第２の画像信号を読み出す制御手段とを備え、
前記制御手段は、
前記第１の読み出し動作で読み出した前記第１の画像信号と、前記記憶手段に記憶されている補正値とに基づいて、前記第１の画像信号を前記第２の読み出し動作で読み出した時の出力信号を生成し、
前記読み出された第２の画像信号と、前記出力信号とに基づいて、焦点調節処理に用いる第３の画像信号を生成する
ことを特徴とする撮像装置。
【請求項２】
前記制御手段は、
前記第１の読み出し動作で読み出した前記第１の画像信号から前記補正値を引くことで、前記出力信号を生成し、
前記読み出された第２の画像信号から前記生成された出力信号を引くことで、前記第３の画像信号を生成する
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記制御手段は、
前記第１の読み出し動作では、第１の読み出し動作期間で画像信号の読み出し動作を実行し、
前記第２の読み出し動作では、第２の読み出し動作期間で画像信号の読み出し動作を実行し、
前記第１の読み出し動作期間は、前記第２の読み出し動作期間より短い
ことを特徴とする請求項１または請求項２に記載の撮像装置。
【請求項４】
前記制御手段は、
前記第１の読み出し動作では、第１の駆動電流で画像信号の読み出し動作を実行し、
前記第２の読み出し動作では、第２の駆動電流で画像信号の読み出し動作を実行し、
前記第１の駆動電流は、前記第２の駆動電流より小さい
ことを特徴とする請求項１または請求項２に記載の撮像装置。
【請求項５】
前記第３の画像信号は、前記第２の光電変換部が生成した画像信号について前記第２の読み出し動作を実行したときの出力信号に対応し、
前記制御手段は、前記第１の読み出し動作で読み出した第１の画像信号と、前記第３の画像信号とに基づいて、焦点調節処理を実行する
ことを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
【請求項６】
前記第２の画像信号は、撮影画像に対応する画像信号である
ことを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
【請求項７】
一つのマイクロレンズに対して撮像光学系の射出瞳の分割された異なる領域を通過した光束を光電変換して画像信号を生成する第１、第２の光電変換部を有する画素部を備える撮像素子と、記憶手段とを備える撮像装置の制御方法であって、
前記記憶手段には、前記第１の光電変換部が生成した第１の画像信号を第１の読み出し動作で読み出した時の出力と、当該第１の画像信号を第２の読み出し動作で読み出した時の出力との出力差が補正値として予め記憶されており、
前記第１の光電変換部から前記第１の読み出し動作で前記第１の画像信号を読み出し、前記第１および第２の光電変換部から前記第２の読み出し動作で第２の画像信号を読み出す読み出し工程と、
前記第１の読み出し動作で読み出した前記第１の画像信号と、前記記憶手段に記憶されている補正値とに基づいて、前記第１の画像信号を前記第２の読み出し動作で読み出した時の出力信号を生成する第１の生成工程と、
前記読み出された第２の画像信号と、前記出力信号とに基づいて、第３の画像信号を生成する第２の生成工程とを有する
ことを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置およびその制御方法に関する。
【背景技術】
【０００２】
撮像素子の感度向上や画像処理の高度化、メモリ容量の増加に伴い、高画素、高速読み出しによる高フレームレートの撮影が可能なデジタルビデオカメラやデジタルスチル等の撮像装置が提案されている。そして、ＡＦ(Auto Focus)の高速化や動画の品質改善が実現されていることから、さらに高フレームレートの撮影が求められている。
【０００３】
撮像素子が備える複数の画素の各々において、マイクロレンズで集光された光を受光するフォトダイオード（以下ＰＤ）を分割することによって、撮像素子面で位相差検出方式の焦点検出を行う焦点調節方法が提案されている。また、固体撮像素子において、瞳分割方式の焦点検出が可能な技術が提案されている。
【０００４】
特許文献１は、２つのＰＤを有する画素を備え、各ＰＤが異なる射出瞳を通過した光を受光するよう構成されている撮像素子を有する撮像装置を開示している。各ＰＤの出力信号を比較することで、位相差検出方式の焦点検出が可能となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１２４９８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
撮像装置が、隣接する第１、第２のＰＤのうち、第１のＰＤから第１の画像信号を読み出し、第１のＰＤおよび第２のＰＤに対応する画像信号を第２の画像信号として読み出すことが考えられる。第２の画像信号は、１画素全体に対応する画像信号である。撮像装置が、第２の画像信号から第１の画像信号を減算して第３の画像信号を求めて出力する。第３の画像信号は、第２のＰＤに対応する画像信号である。これにより、第１の画像信号と第３の画像信号との位相差に基づく焦点調節処理を実現できる。この撮像装置において、第１の画像信号の読み出し動作期間を第２の画像信号の読み出し動作時間より短くすることが考えられる。また、撮像装置が、第１の画像信号を読み出す際の駆動電流を、第２の画像信号を読み出す際の駆動電流より小さくすることが考えられる。これにより、単位フレーム当たりの消費電力を低減することができる。
【０００７】
しかし、この撮像装置では、第１の画素信号の読み出し動作と第２の画像信号の読み出し動作が異なるので、第２の画像信号から第１の画素信号を減算した場合に、精度良く第３の画像信号を得ることができない。つまり、第２の読み出し動作で読み出した第２の画像信号から第１の読み出し動作で読み出した第１の画像信号を減算して得られる第３の画像信号には、読み出し動作の違いによる、第１の画像信号のシェーディング差が表れてしまう。その結果、ＡＦ精度が劣化する。
【０００８】
本発明が目的とする撮像装置は、第１、第２の光電変換部を有する画素部を備える撮像素子が設けられた撮像装置である。この撮像装置は、第１の光電変換部からの第１の画像信号と、第１および第２の光電変換部から得られる第２の画像信号とに基づいて、精度良く、焦点調節処理に用いる第３の画像信号を得る。
【課題を解決するための手段】
【０００９】
本発明の一実施形態の撮像装置は、一つのマイクロレンズに対して撮像光学系の射出瞳の分割された異なる領域を通過した光束を光電変換して画像信号を生成する第１、第２の光電変換部を有する画素部を備える撮像素子と、前記第１の光電変換部が生成した第１の画像信号を第１の読み出し動作で読み出した時の出力と、当該第１の画像信号を第２の読み出し動作で読み出した時の出力との出力差を補正値として予め記憶する記憶手段と、前記第１の光電変換部から前記第１の読み出し動作で前記第１の画像信号を読み出し、第１および第２の光電変換部から第２の読み出し動作で第２の画像信号を読み出す制御手段とを備える。前記制御手段は、前記第１の読み出し動作で読み出した前記第１の画像信号と、前記記憶手段に記憶されている補正値とに基づいて、前記第１の画像信号を前記第２の読み出し動作で読み出した時の出力信号を生成し、前記読み出された第２の画像信号と、前記出力信号とに基づいて、焦点調節処理に用いる第３の画像信号を生成する。
【発明の効果】
【００１０】
本発明の撮像装置によれば、撮像素子の画素部が備える第１の光電変換部からの第１の画像信号と、第１および第２の光電変換部から得られる第２の画像信号とに基づいて、精度良く、焦点調節処理に用いる第３の画像信号を得ることができる。
【図面の簡単な説明】
【００１１】
【図１】位相差検出方式の焦点検出を実現する原理を説明する図である。
【図２】撮像装置の機能ブロック図の一例である。
【図３】撮像素子の全体構成例を示す図である。
【図４】単位画素の構成例を示す回路図である。
【図５】読み出し回路の構成例を示す回路図である。
【図６】実施例１に係る撮像素子の駆動方法を実現するためのタイミングチャートである。
【図７】実施例１に係る撮像装置による画像信号の補正処理を説明する図である。
【図８】実施例２に係る撮像素子の駆動方法を実現するためのタイミングチャートである。
【図９】実施例２に係る撮像装置による画像信号の補正処理を説明する図である。
【発明を実施するための形態】
【００１２】
（実施例１）
図１は、本実施形態の撮像装置が適用する、位相差検出方式の焦点検出を実現する原理を説明する図である。
図１中には、撮影レンズの射出瞳から出た光束が撮像素子が有する複数の単位画素１００のうちの１つに入射する状態を模式的に示される。
【００１３】
単位画素１００は、第１の光電変換部であるフォトダイオード１０１Ａと、第２の光電変換部であるフォトダイオード１０１Ｂとを有する。また、単位画素１００に対応して、カラーフィルタ３０２とマイクロレンズ３０３とが設けられている。
【００１４】
マイクロレンズ３０３を有する画素に対して、撮影レンズの射出瞳３０４から出た光束の中心を光軸３０５とする。射出瞳３０４を通過した光は、光軸３０５を中心として単位画素１００に入射する。瞳領域３０６、３０７は、不図示の撮影レンズの射出瞳の一部領域である。図１に示すように、瞳領域３０６を通過する光束は、マイクロレンズ３０３を通してフォトダイオード１０１Ａで受光される。瞳領域３０７を通過する光束は、マイクロレンズ３０３を通してフォトダイオード１０１Ｂで受光される。このように、フォトダイオード１０１Ａと１０１Ｂが、それぞれ撮影レンズの射出瞳３０４の分割された異なる領域の光を受光する。すなわち、撮像装置が有する撮像素子は、一つのマイクロレンズに対して撮像光学系の射出瞳の分割された異なる領域を通過した光束を光電変換して画像信号を生成する第１、第２の光電変換部を有する画素部を備える。撮像装置は、フォトダイオード１０１Ａが出力する画像信号と、１０１Ｂが出力する画像信号との位相差に基づいて、デフォーカス量を求め、焦点調整処理を実行することができる。
【００１５】
フォトダイオード１０１Ａから得られる画像信号をＡ像信号、フォトダイオード１０１Ｂから得られる画像信号をＢ像信号とする。撮像装置は、Ａ像信号とＢ像信号とを加算したＡ＋Ｂ像信号を、単位画素１００の撮像信号として用いることができる。
【００１６】
図２は、撮像装置の機能ブロック図の一例である。
撮像装置の撮像光学系は、被写体の光学像を撮像素子１１０１に結像させる撮影レンズ１１１１を含む。レンズ駆動回路１１１０は、ズーム制御、フォーカス制御、絞り制御などを実行する。撮像素子１１０１には、画素部である複数の単位画素１００が、垂直および水平方向に配置されている。撮像素子１１０１に結像された被写体の像は、電気的な画像信号として撮像素子１１０１から出力される。
【００１７】
信号処理回路１１０３は、撮像素子１１０１から出力される画像信号に各種の補正を行ったり、圧縮したりする。信号処理回路１１０３が、撮像素子１１０１から得られるＡ像信号とＡ＋Ｂ像信号との差分をとり、差分信号としてＢ像信号を生成してもよい。
【００１８】
タイミング発生回路１１０２は、撮像素子１１０１を駆動するタイミング信号を出力する。全体制御・演算回路１１０４は、各種演算を行うとともに、撮像素子１１０１の動作を含む撮像装置全体の動作を制御する。全体制御・演算回路１１０４は、Ａ像信号およびＢ像信号を用いた位相差検出方式の焦点検出動作も行う。
【００１９】
メモリ１１０５には、ダーク画像のオフセットを補正するための値など、撮像装置毎に異なる調整値が記憶されている。信号処理回路１１０３が出力する画像データは、不揮発性メモリ１１０６に一時的に記憶される。表示回路１１０７は、各種情報や撮影した画像を表示する。記録回路１１０８は、画像データの記録または読み出しを行う。記録回路１１０８は、例えば半導体メモリ等の着脱可能な記録媒体を読み書きする回路である。操作回路１１０９は、スイッチ、ボタン、タッチパネルなどの入力デバイス群を含み、撮像装置に対するユーザ指示を受け付ける。
【００２０】
図３は、撮像素子１１０１の全体構成例を示す図である。
撮像素子１１０１は、画素領域１、垂直走査回路２、読み出し回路３、水平走査回路４、出力アンプ５を有する。画素領域（画素部）１には、複数の単位画素１００が行列状に配置されている。この例では、説明を簡単にするために、４×４の１６画素の配列を示してあるが、実際には数１００万以上の単位画素が行列状に配置される。各単位画素１００は、第１のフォトダイオード１０１Ａと第２のフォトダイオード１０１Ｂとを備える。
【００２１】
垂直走査回路２は、画素領域１の画素を１行単位で選択し、選択行の画素に対して駆動信号を送出する。読み出し回路３は、列毎に列読み出し回路を備え、単位画素１００からの出力信号を増幅し、その出力信号をサンプルホールドする。
【００２２】
水平走査回路４は、読み出し回路３でサンプルホールドされた信号を、列毎に順次出力アンプ５に出力するための信号を送出する。出力アンプ５は、水平走査回路４の動作により、読み出し回路３から出力された信号を信号処理回路１１０３に出力する。垂直走査回路２、読み出し回路３、水平走査回路４は、タイミング発生回路１１０２からのタイミング信号により駆動される。
【００２３】
図４は、単位画素１００の構成例を示す回路図である。
第１のフォトダイオード１０１Ａ、第２のフォトダイオード１０１Ｂには、それぞれ、第１の転送スイッチ１０２Ａ、第２の転送スイッチ１０２Ｂが接続されている。また、第１の転送スイッチ１０２Ａ、第２の転送スイッチ１０２Ｂの出力は、フローティングディフュージョン（以下ＦＤ）領域１０３を通じて増幅部１０４に接続されている。ＦＤ領域１０３にはリセットスイッチ１０５が接続され、増幅部１０４には選択スイッチ１０６が接続される。
【００２４】
フォトダイオード１０１Ａ、１０１Ｂは、同一のマイクロレンズを通過した光を受光し、その受光量に応じた信号電荷を生成する光電変換部として機能する。転送スイッチ１０２Ａ、１０２Ｂは、それぞれ、フォトダイオード１０１Ａ、１０１Ｂで発生した電荷を共通のＦＤ領域１０３に転送する転送部として機能する。転送スイッチ１０２Ａ、１０２Ｂは、それぞれ、垂直走査回路２からの転送パルス信号ＰＴＸＡ、ＰＴＸＢによって制御される。ＦＤ領域１０３は、フォトダイオード１０１Ａおよび１０１Ｂから転送された電荷を一時的に保持するとともに、保持した電荷を電圧信号に変換する電荷電圧変換部として機能する。増幅部１０４は、ソースフォロワＭＯＳトランジスタであり、ＦＤ領域１０３により変換された電圧信号を増幅して、画素信号として出力する。
【００２５】
リセットスイッチ１０５は、垂直走査回路２からのリセットパルス信号ＰＲＥＳによって制御され、ＦＤ領域１０３の電位を基準電位ＶＤＤ１０８にリセットする。選択スイッチ１０６は、垂直走査回路２からの垂直選択パルス信号ＰＳＥＬによって制御され、増幅部１０４で増幅された電圧信号を垂直出力線１０７に画素信号として出力する。
【００２６】
図５は、図３に示す読み出し回路３の構成例を示す回路図である。
読み出し回路３は、列毎に列読み出し回路を備えるが、各列の構成は共通であるので、図５では１列のみ示してある。
【００２７】
垂直出力線１０７上の信号電圧は、オペアンプ２０３により増幅される。オペアンプ２０３には、基準電圧Ｖｒｅｆ２０２が供給される。オペアンプ２０３の入力には、クランプ容量Ｃ０２０４が接続され、入出力間にはフィードバック容量Ｃｆ２０５が接続される。また、フィードバック容量Ｃｆ２０５の両端には、両端をショートさせるためのスイッチ２０６が設けられている。スイッチ２０６は、読み出し回路３のＰＣ０Ｒ信号で制御される。垂直出力線１０７には定電流源２０１が接続されている。
【００２８】
ＣＴＳ＿Ａ＋Ｂ２０７、ＣＴＳ＿Ａ２０８、ＣＴＮ２０９は、オペアンプ２０３からの信号電圧を保持するための容量である。スイッチ２１０、２１１、２１２は、それぞれＣＴＳ＿Ａ＋Ｂ２０７、ＣＴＳ＿Ａ２０８、ＣＴＮ２０９への書き込みを制御するスイッチである。スイッチ２１０は、読み出し回路３のＰＴＳ＿Ａ＋Ｂ信号で制御され、スイッチ２１１は、読み出し回路３のＰＴＳ＿Ａ信号で制御される。スイッチ２１２は、読み出し回路のＰＴＮ信号で制御される。
【００２９】
ＣＴＳ２１９、ＣＴＮ２２０は、ＣＴＳ＿Ａ＋Ｂ２０７、ＣＴＳ＿Ａ２０８、ＣＴＮ２０９からの信号電圧を保持するための容量である。スイッチ２１６、２１７、２１８は、ＣＴＳ２１９、ＣＴＮ２２０への書き込みを制御するスイッチである。スイッチ２１６は、ＣＴＳ＿Ａ＋Ｂ２０７の信号をＣＴＳ２１９に書き込むためのもので、読み出し回路のＰＴＳ２＿Ａ＋Ｂ信号で制御される。スイッチ２１７は、ＣＴＳ＿Ａ２０８の信号をＣＴＳ２１９に書き込むためのもので、読み出し回路のＰＴＳ２＿Ａ信号で制御される。スイッチ２１８は、ＣＴＮ２０９の信号をＣＴＮ２２０に書き込むためのもので、読み出し回路のＰＴＮ２信号で制御される。
【００３０】
また、ＣＴＳ２１９、ＣＴＮ２２０の直前には、バッファとしてのボルテージフォロワ回路２１３、２１４、２１５が設けられている。ボルテージフォロワ回路２１３、２１４、２１５は、ＣＴＳ＿Ａ＋Ｂ２０７、ＣＴＳ＿Ａ２０８、ＣＴＮ２０９のそれぞれに蓄積された電位と等しい電位を、容量分割によらずＣＴＳ２１９、ＣＴＮ２２０に伝達する。スイッチ２２１、２２２は、水平走査回路４からのＰＨ信号で制御され、ＣＴＳ２１９に書き込まれた信号は共通出力線２２３を介して、ＣＴＮ２２０に書き込まれた信号は共通出力線２２４を介して、それぞれ出力アンプ５に出力される。ＣＴＳ＿Ａ＋Ｂ２０７、ＣＴＳ＿Ａ２０８、ＣＴＮ２０９への信号書き込みとＣＴＳ２１９、ＣＴＮ２２０からの水平走査による信号読み出しは、並行して行われる。以下では、信号書き込みと、信号読み出しとを、読み出し動作と記述する。
【００３１】
図６は、撮像素子１１０１の駆動方法を実現するためのタイミングチャートの例を示す。
図６には、垂直走査回路２がある行を選択した際の駆動タイミングが示される。時刻ｔ１において、水平同期信号ＳＹＮＣが立ち上がるとともに、選択された行の垂直選択パルス信号ＰＳＥＬがＬｏｗ（Ｌ）からＨｉｇｈ（Ｈ）となる。これにより、選択された行の選択スイッチ１０６（図４）がオンし、選択された行の画素信号を垂直出力線１０７に出力することが可能となる。
【００３２】
時刻ｔ２には、リセットパルス信号ＰＲＥＳがＬからＨとなり、リセットスイッチ１０５がオンし、ＦＤ領域１０３の電位が電源ＶＤＤにリセットされる。時刻ｔ３には、リセットパルス信号ＰＲＥＳがＨからＬとなり、リセットスイッチ１０５がオフし、ＦＤ領域１０３のリセットが解除される。このときのＦＤ領域１０３の電位は、垂直出力線１０７に増幅部１０４を介してリセット信号レベルとして読み出され、列読み出し回路３に入力される。以下では、信号がＬからＨとなることをＬ→Ｈと記述し、ＨからＬとなることをＨ→Ｌと記述する。列読み出し回路３では、ＰＣ０Ｒ信号がＨでスイッチ２０６（図５）がオンになっており、オペアンプ２０３が基準電圧Ｖｒｅｆ２０２の出力をバッファする状態でリセット信号レベルがクランプ容量Ｃ０２０４に入力される。その後、時刻ｔ４でＰＣ０Ｒ信号をＨ→Ｌとし、時刻ｔ５でＰＴＮ信号をＨにしてスイッチ２１２をオンして、そのときのオペアンプ２０３の出力をリセット電圧として容量ＣＴＮ２０９へ書き込む。その後、時刻ｔ６でＰＴＮ信号をＬとして、スイッチ２１２をオフしてＣＴＮ２０９へのリセット電圧の書き込みを終了する。
【００３３】
時刻ｔ７でＰＴＳ＿Ａ信号をＨとし、スイッチ２１１をオンにし、容量ＣＴＳ＿Ａ２０８に信号を書き込み可能な状態とする。続いて、時刻ｔ８で転送パルス信号ＰＴＸＡをＨとして、フォトダイオード１０１Ａの電荷をＦＤ領域１０３へ転送し、時刻ｔ９で転送パルス信号ＰＴＸＡをＬとする。この動作により、フォトダイオード１０１Ａに蓄積された電荷がＦＤ領域１０３へ読み出される。そして、ＦＤ領域１０３で電荷が電圧に変換されて、その電圧が増幅部１０４および垂直出力線１０７を介して読み出し回路３へ供給される。
【００３４】
読み出し回路３では、オペアンプ２０３がクランプ容量Ｃ０２０４とフィードバック容量Ｃｆ２０５の比率に応じた利得で垂直出力線１０７から供給された電圧を増幅して出力する。このフォトダイオード１０１Ａから提供された信号電圧は、容量ＣＴＳ＿Ａ２０８に書き込まれる。時刻ｔ１０でＰＴＳ＿Ａ信号をＨ→Ｌと切り替え、スイッチ２１１をオフし、容量ＣＴＳ＿Ａ２０８への書き込みを終了する。
【００３５】
時刻ｔ１１でＰＴＳ＿Ａ＋Ｂ信号をＨとし、スイッチ２１０をオンにし、容量ＣＴＳ＿Ａ＋Ｂ２０７に信号を書き込み可能な状態とする。続いて、時刻ｔ１２で再び転送パルス信号ＰＴＸＡをＨとすると同時に転送パルス信号ＰＴＸＢもＨとする。この動作により、フォトダイオード１０１Ａと１０１Ｂの双方の電荷を同時にＦＤ領域１０３へ読み出すことができる。そして、時刻ｔ１４で転送パルス信号ＰＴＸＡおよびＰＴＸＢをＬとする。読み出された電荷は、電圧に変換されて読み出し回路３へ供給され、オペアンプ２０３で増幅される。オペアンプ２０３により増幅された信号は容量ＣＴＳ＿Ａ＋Ｂ２０７に書き込まれる。時刻ｔ１５でＰＴＳ＿Ａ＋Ｂ信号をＨ→Ｌに切り替え、スイッチ２０７をオフし、容量ＣＴＳ＿Ａ＋Ｂ２０７への書き込みを終了する。
【００３６】
なお、時刻ｔ１２では、転送パルス信号ＰＴＸＡおよびＰＴＸＢを同時にＨとしたが、転送パルス信号ＰＴＸＢだけをＨとしてフォトダイオード１０１Ｂの電荷をＦＤ領域１０３へ転送してもよい。この場合、フォトダイオード１０１Ａの電荷がすでにＦＤ領域１０３へ転送されているので、フォトダイオード１０１Ａおよび１０１Ｂの電荷を加算した出力を得ることができる。以上の動作により、容量ＣＴＳＮ２０９、ＣＴＳ＿Ａ２０８、ＣＴＳ＿Ａ＋Ｂ２０７への信号書き込みが完了する。
【００３７】
ここで、画素部の信号を容量ＣＴＳ＿Ａ、ＣＴＳ＿Ａ＋Ｂに書き込むには、垂直出力線での伝送遅延やオペアンプの静定時間として比較的長い時間が必要となる。この時間が短い場合、信号にシェーディング等の固定パターンノイズが生じてしまう。焦点検出用信号（Ａ像信号）では、この固定パターンノイズの要求レベルは撮影画像用信号（Ａ＋Ｂ像信号）ほど高くないことに着目する。したがって、Ａ像信号を容量ＣＴＳ＿Ａに書き込む期間Ｔ１（第１の読み出し動作期間）を、Ａ＋Ｂ像信号を容量ＣＴＳ＿Ａ＋Ｂに書き込む期間Ｔ２（第２の読み出し動作期間）より短く設定している。しかし、この書き込み期間の差異により後段で単純にＡ＋Ｂ像信号とＡ像信号の差分を算出するだけでは正しいＢ像信号を得られない。その結果、ＡＦ精度が劣化してしまうという問題がある。そこで、本実施例の撮像装置は、書き込み期間の違いにより生じる誤差を補正することにより、ＡＦ精度を損なうことなく、読み出し動作にかかる時間の短縮を図ることができる。詳細な補正方法に関しては図７を参照して説明する。
【００３８】
図６の説明に戻り、時刻ｔ１７ではＰＣ０Ｒを再びＨとし、スイッチ２０６がオンし、読み出し回路２００では、オペアンプ２０３が基準電圧Ｖｒｅｆ２０２の出力をバッファする状態に戻る。そして、時刻ｔ１８でＰＳＥＬをＬとし、選択行の画素は垂直出力線から切り離される。その後、時刻ｔ１９で水平同期信号ＳＹＮＣが再び立ち上がり、同時に次行のＰＳＥＬがＨとなり、次行の画素の選択が開始される。
【００３９】
時刻ｔ１２に戻り、Ａ＋Ｂ像信号の容量ＣＴＳＡ＋Ｂへの書き込みと同時にＡ像信号の容量ＣＴＳ２への書き込みおよび水平走査が行われる。時刻ｔ１２では、ＰＴＮ２およびＰＴＳ２＿Ａを同時にＬ→Ｈとすることで、スイッチ２１７および２１８がオンする。容量ＣＴＮに保持された信号は、ボルテージフォロワ回路２１５を介して、容量ＣＴＮ２へ書き込まれ、容量ＣＴＳ＿Ａに保持された信号はボルテージフォロワ回路２１４を介して容量ＣＴＳ２に書き込まれる。そして、時刻ｔ１３でＰＴＮ２およびＰＴＳ２＿Ａ＋Ｂが同時にＨ→Ｌとなり、書き込みが終了する。その後、容量ＣＴＮ２、ＣＴＳ２に保持された信号はｔ１３〜ｔ１５の間に、水平走査回路４の駆動パルスＰＨが読み出し回路毎に順次Ｌ→Ｈ→Ｌとなり、それに伴い、スイッチ２２１、２２２がオフ→オン→オフとなる。スイッチ２２１、２２２が、オフ→オン→オフとなった列の容量ＣＴＳ２、ＣＴＮ２に保持された信号は、共通出力線２２３、２２４へそれぞれ読み出され、出力アンプ２２１で差電圧として出力される。この差電圧がＡ像信号となる。なお、共通出力線２２３、２２４は各列の信号を読み出す毎に不図示のリセットスイッチにより基準電位にリセットされる。
【００４０】
ここで、Ａ像信号の水平走査は、Ａ＋Ｂ像信号の容量ＣＴＳ＿Ａ＋Ｂへの書き込み中に行われる。この水平走査期間は、共通出力線の多ＣＨ化により容易に短縮可能であるため、容量ＣＴＳ＿Ａ＋Ｂへの書き込みが終わる時刻ｔ１６までに完了できる。
【００４１】
Ａ＋Ｂ像信号の容量ＣＴＳＡ＋Ｂへの書き込みが終わった後の時刻ｔ１６では、Ａ＋Ｂ像信号の容量ＣＴＳ２への書き込みおよび水平走査が行われる。これらの動作は次行のＦＤ領域のリセットおよび、容量ＣＴＮ、ＣＴＳ＿Ａへの書き込みと並行して行われる。
【００４２】
時刻ｔ１７ではＰＴＮ２およびＰＴＳ２＿Ａ＋Ｂを同時にＬ→Ｈとすることで、スイッチ２１８および２１６がオンする。容量ＣＴＮに保持された信号はボルテージフォロワ回路２１５を介して、再び容量ＣＴＮ２へ書き込まれ、容量ＣＴＳ＿Ａ＋Ｂに保持された信号は、ボルテージフォロワ回路２１３を介して、容量ＣＴＳ２に書き込まれる。そして、時刻ｔ１８でＰＴＮ２およびＰＴＳ２＿Ａ＋Ｂが同時にＨ→Ｌとなり、書き込みが終了する。
【００４３】
その後、容量ＣＴＮ２、ＣＴＳ２に保持された信号はｔ１８〜ｔ２０の間に、水平走査回路４の駆動パルスＰＨが読み出し回路毎に順次Ｌ→Ｈ→Ｌとなり、それに伴い、スイッチ２２１、２２２がオフ→オン→オフとなる。スイッチ２２１、２２２がオフ→オン→オフとなった列の容量ＣＴＳ２、ＣＴＮ２に保持された信号は共通出力線２２３、２２４へそれぞれ読み出され、出力アンプ２２１で差電圧として出力される。この差電圧がＡ＋Ｂ像信号となる。
【００４４】
ここで、Ａ＋Ｂ像信号の水平走査は、次行のＦＤ領域のリセットおよび、容量ＣＴＮ、ＣＴＳ＿Ａへの書き込みと並行して行われる。この水平走査期間は、共通出力線の多ＣＨ化により容易に短縮可能であるため、次行の容量ＣＴＳ＿Ａへの書き込みが終わる時刻ｔ１０までに完了できる。したがって、容量ＣＴＳ＿Ａへの書き込み期間Ｔ１を短縮することにより、読み出し動作にかかる時間の短縮が可能となる。
【００４５】
図７は、実施例１の撮像装置による画像信号の補正処理を説明する図である。
遮光された状態で図６のとおり駆動した場合に得られたＡ像およびＡ＋Ｂ像から適切なＡ像信号とＢ像信号を得るための補正方法を説明する。以下の説明では、特に記述のない限り、処理主体は全体制御・演算回路１１０４である。
【００４６】
ＣＴＳ＿Ａへの書き込み期間Ｔ１で読み出されたＡ像とＣＴＳ＿Ａ＋Ｂへの書き込み期間Ｔ２で読み出されたＡ＋Ｂ像が、信号処理回路１１０３に入力される。すなわち、全体制御・演算回路１１０４が、第１の光電変換部から第１の読み出し動作でＡ像（第１の画像信号）を読み出し、第１および第２の光電変換部から第２の読み出し動作で第２の画像信号（Ａ＋Ｂ像）を読み出す制御手段として機能する。Ａ＋Ｂ像は、撮影画像に対応する画像信号である。図７には、遮光状態であるにもかかわらず、ＣＴＳ＿Ａへの書き込み期間が短いためにＡ像にシェーディングが発生していることを誇張して表現している。このシェーディングは、固定パターンのため、常時書き込み期間Ｔ１で読み出されるならば、予めシェーディングを取得しておき、図中に示すＡｓｈｄとしてメモリ１１０５に保持しておくことで除去可能である。全体制御・演算回路１１０４は、Ａｓｈｄとともに、書き込み期間Ｔ２で読み出された場合のＢ像に対応するシェーディングをＢｓｈｄとしてメモリ１１０５に保持しておく。
【００４７】
一方、Ａ＋Ｂ像は、ＣＴＳ＿Ａ＋Ｂへの書き込みが十分あるため、大きなシェーディングは出ていない。このＡ＋Ｂ像から書き込み期間Ｔ１で読み出されたＡ像を引いた場合、Ａ像の冗長なシェーディング成分まで引いてしまうことになるため、これがＢ像信号の誤差を大きくしてしまう。
【００４８】
そこで、全体制御・演算回路１１０４は、ＣＴＳ＿ＡおよびＣＴＳ＿Ａ＋Ｂへの書き込み期間が共にＴ２であるように駆動した場合のＡ像シェーディング（Ａｓｈｄ２）を予め取得する。そして、書き込み期間Ｔ１のＡ像シェーディングとの差（Ａｓｈｄ−Ａｓｈｄ２）を補正値としてメモリ１１０５に保持しておく。この補正値をＡ像書き込み期間差吸収補正値と呼ぶ。すなわち、全体制御・演算回路１１０４は、第１の光電変換部が生成した第１の画像信号を第１の読み出し動作で読み出した時の出力と、当該第１の画像信号を第２の読み出し動作で読み出した時の出力との出力差を補正値として記憶手段に予め記憶する。
【００４９】
全体制御・演算回路１１０４は、Ａ像信号（書き込み期間Ｔ１）からＡ像書き込み期間差吸収補正値を引くことにより、書き込み期間Ｔ２で読み出し動作を実行した場合のＡ像信号成分を生成する。以下では、このＡ像信号成分をＡ像信号成分（書き込み期間Ｔ２）と記述する。すなわち、全体制御・演算回路１１０４は、第１の読み出し動作で読み出した第１の画像信号と、記憶手段に記憶されている補正値とに基づいて、第１の画像信号を第２の読み出し動作で読み出した時の出力信号を生成する。そして、全体制御・演算回路１１０４は、Ａ＋Ｂ像信号（書き込み期間Ｔ２）からＡ像信号成分（書き込み期間Ｔ２）を引くことにより、Ｂ像信号（書き込み期間Ｔ２）を第３の画像信号として生成する。第３の画像信号は、第２の光電変換部が生成した画像信号（Ｂ像信号）について書き込み期間Ｔ２で読み出し動作を実行したときの出力信号に対応する。
【００５０】
全体制御・演算回路１１０４は、Ａ像信号（書き込み期間Ｔ１）からＡｓｈｄを引いて得られる画像信号と、Ｂ像信号（書き込み期間Ｔ２）からＢｓｈｄを引いて得られる画像信号との位相差に基づいて、焦点調節処理を実行する。本実施例の撮像装置によれば、Ａ像信号とＡ＋Ｂ像信号の容量への書き込み期間の差異を吸収する補正値の算出を通じて、位相差検出に用いる画像信号を精度良く得ることができる。その結果、ＡＦ精度を劣化させることなく消費電力を低減することができる。
【００５１】
（実施例２）
実施例１では、焦点検出用信号の固定パターンノイズ要求レベルが撮影画像用信号ほど高くないことに着目し、Ａ像信号をＣＴＳ＿Ａに書き込む期間Ｔ１がＡ＋Ｂ像信号をＣＴＳ＿Ａ＋Ｂに書き込む期間Ｔ２より短く設定していた。
【００５２】
これに対し、実施例２では、Ａ像信号をＣＴＳ＿Ａに書き込む期間Ｔ１時のオペアンプ２０３の駆動電流を、Ａ＋Ｂ像信号をＣＴＳ＿Ａ＋Ｂに書き込む期間Ｔ２時の駆動電流に比べて小さく設定する。これにより、期間Ｔ１に消費される電力は期間Ｔ２に比べて小さくなるので、必ずしもＴ１＜Ｔ２である必要はない。
【００５３】
画素部の信号を容量ＣＴＳ＿Ａ、ＣＴＳ＿Ａ＋Ｂに書き込む際にオペアンプ２０３の駆動電流値が足りない場合、高輝度撮影時に生じる帯状のスミアやシェーディング等の固定パターンノイズが生じてしまうことがある。焦点検出用信号（Ａ像信号）では、スミアや固定パターンノイズの要求レベルは撮影画像用信号（Ａ＋Ｂ像信号）ほど高くないことに着目し、オペアンプ２０３の駆動電流をＡ像信号の書き込み期間だけ落としている。この場合も、実施例１と同様に、書き込み期間における駆動電流の差異により、後段で単純にＡ＋Ｂ像信号とＡ像信号の差分をとるだけでは正しいＢ像信号を得られない。そこで、実施例２ではＣＴＳ＿Ａ、ＣＴＳ＿Ａ＋Ｂへの書き込みにかかる駆動電流の違いにより生じる誤差を補正する。これにより、ＡＦ精度を損なうことなく、消費電力の低減を図る。
【００５４】
図８は、実施例２における撮像素子の駆動方法を実現するためのタイミングチャートを示す図である。
図８に示す動作は、Ａ像信号をＣＴＳ＿Ａに書き込む期間Ｔ１時のオペアンプ２０３駆動電流ＩａがＡ＋Ｂ像信号をＣＴＳ＿Ａ＋Ｂに書き込む期間Ｔ２時のオペアンプ２０３駆動電流Ｉａｂに比べ小さいことを除いて、図６を参照して説明した動作と同様である。
【００５５】
図９は、実施例２における撮像装置による画像信号の補正処理を説明する図である。
遮光された状態で図８のとおり駆動した場合に得られたＡ像およびＡ＋Ｂ像から適切なＡ像信号とＢ像信号を得るための補正方法を説明する。オペアンプ２０３の駆動電流がＩａ（第１の駆動電流）でＣＴＳ＿Ａへ書き込みされたＡ像と、Ｉａｂ（第２の駆動電流）でＣＴＳ＿Ａ＋Ｂへ書き込みされたＡ＋Ｂ像は信号処理回路１１０３に入力される。図９には、オペアンプ２０３の駆動電流が小さいため、遮光時でもＡ像にシェーディング波形が生じている。しかし、常時、駆動電流Ｉａで書き込みされるならば、予めシェーディングを取得しておき、Ａｓｈｄとしてメモリ１１０５に保持しておくことで除去可能である。全体制御・演算回路１１０４は、駆動電流Ｉａで書き込んだ場合のＡ像に対応するシェーディング（Ａｓｈｄ）とともに、駆動電流Ｉａｂで書き込んだ場合のＢ像に対応するシェーディング（Ｂｓｈｄ）をメモリ１１０５に保持しておく。
【００５６】
一方、Ａ＋Ｂ像は、オペアンプ２０３の駆動電流が十分なため、大きなシェーディングは出ていない。このＡ＋Ｂ像から駆動電流ＩａでＣＴＳ＿Ａへ書き込みされたＡ像を引いた場合、Ａ像の冗長なシェーディング成分まで引いてしまうことになるため、これがＢ像信号の誤差を大きくしてしまう。そこで、ＣＴＳ＿ＡおよびＣＴＳ＿Ａ＋Ｂへの書き込みにかかる駆動電流が共にＩａｂであるように駆動した場合のＡ像シェーディング（Ａｓｈｄ２）を予め取得し、駆動電流ＩａのＡ像シェーディングとの差を補正値としてメモリ１１０５に保持しておく。この補正値を、Ａ像駆動電流差吸収補正値と呼ぶ。
【００５７】
全体制御・演算回路１１０４は、Ａ像信号（駆動電流Ｉａ）からＡ像駆動電流差吸収補正値を引くことにより、駆動電流Ｉａｂで読み出し動作を実行した場合のＡ像信号成分を生成する。以下ではこのＡ像信号成分をＡ像信号成分（駆動電流Ｉａｂ）と記述する。すなわち、全体制御・演算回路１１０４は、第１の読み出し動作で読み出した第１の画像信号と、記憶手段に記憶されている補正値とに基づいて、第１の画像信号を第２の読み出し動作で読み出した時の出力信号を生成する。そして、全体制御・演算回路１１０４は、Ａ＋Ｂ像信号（駆動電流Ｉａｂ）からＡ像信号成分（駆動電流Ｉａｂ）を引くことにより、Ｂ像信号（駆動電流Ｉａｂ）を第３の画像信号として生成する。この第３の画像信号は、第２の光電変換部が生成した画像信号（Ｂ像信号）について駆動電流Ｉａｂで読み出し動作を実行したときの出力信号に対応する。
【００５８】
全体制御・演算回路１１０４は、Ａ像信号（駆動電流Ｉａ）からＡｓｈｄを引いて得られる画像信号と、Ｂ像信号（駆動電流Ｉａｂ）からＢｓｈｄを引いて得られる画像信号との位相差に基づいて、焦点調節処理を実行する。本実施例の撮像装置によれば、Ａ像信号とＡ＋Ｂ像信号の容量への書き込みにかかるオペアンプの駆動電流の差異を吸収する補正値の算出を通じて、位相差検出に用いる画像信号を精度良く得ることができる。その結果、ＡＦ精度を劣化させることなく消費電力を低減することができる。本発明の好ましい実施例について説明したが、本発明は上述した実施例に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
【００５９】
（その他の実施例）
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。この場合、そのプログラム、及び該プログラムを記憶した記憶媒体は本発明を構成することになる。
【符号の説明】
【００６０】
１１０３  信号処理回路
１１０４  全体制御・演算回路
【図１】
2015231227.tif 000003
【図２】
2015231227.tif 000004
【図３】
2015231227.tif 000005
【図４】
2015231227.tif 000006
【図５】
2015231227.tif 000007
【図６】
2015231227.tif 000008
【図７】
2015231227.tif 000009
【図８】
2015231227.tif 000010
【図９】
2015231227.tif 000011