(57)【要約】【課題】界面準位密度を低減しつつ、点欠陥の影響も防止することができる半導体基板のアニール方法を提供する。【解決手段】絶縁膜を有する半導体基板のアニール方法であって、前記半導体基板の半導体と絶縁膜との界面の界面準位密度を低減するためのアニールを行うとき、水素ガスおよび炭素を含む雰囲気中で行う半導体基板のアニール方法。【選択図】図１
2015029003.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜を有する半導体基板のアニール方法であって、
前記半導体基板の半導体と絶縁膜との界面の界面準位密度を低減するためのアニールを行うとき、水素ガスおよび炭素を含む雰囲気中で行うことを特徴とする半導体基板のアニール方法。
【請求項２】
前記アニールの雰囲気中に炭酸ガスを混ぜることにより炭素を含ませることを特徴とする請求項１に記載の半導体基板のアニール方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板のアニール方法に関し、特には絶縁膜を有する半導体基板のアニール方法に関する。
【背景技術】
【０００２】
シリコン単結晶基板（以下、単にシリコン基板という）に代表される半導体基板上に形成される絶縁膜との間に存在する界面準位の密度は、デバイス特性はもちろんのこと、ＳＯＩ基板のＳＯＩ層とＢＯＸ層との界面の品質などにも影響し、非常に重要なパラメータである。この界面準位密度の測定にはいくつかの方法が知られており、例えば非特許文献１には各種測定法が紹介されている。
【０００３】
非特許文献１には電気的測定法としていくつかの手法が紹介されている。
一般的な手法としては、ＭＯＳ構造を作製し、これのキャパシタンス（容量）から求めるＣ−Ｖ法がある。このＣ−Ｖ法にはさらに、半導体基板に酸化膜を形成し、この酸化膜の上にＡｌやポリシリコンなどの金属電極を形成し、この電極に電圧を印加して測定する手法以外に、金属電極の代わりに水銀のような液体金属を使用する方法や、ＭＯＳ構造の酸化膜に電極を直接接触させることなく空気を介して測定する方法、さらには電圧印加の変わりにコロナチャージのような電荷を載せることで測定する方法がある。
【０００４】
このような手法により求められる界面準位密度を改善する方法として、水素を含む雰囲気中で低温にてアニールする方法が知られている。一般的にシンターと呼ばれている手法であり、水素が界面に存在するダングリングボンドを終端することで、界面準位密度が低下する。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Ｄ．Ｋ．  Ｓｃｈｒｏｄｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｍａｔｅｒｉａｌ  ａｎｄ  Ｄｅｖｉｃｅ  Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ，  Ｎｅｗ  Ｊｅｒｓｅｙ，  ２００６．
【非特許文献２】Ｗ．Ｗｉｊａｒａｎａｋｕｌａ  ａｎｄ  Ｊ．Ｈ．Ｍａｔｌｏｋ，  Ｊ．  Ｅｌｅｃｔｒｏｃｈｅｍ．  Ｓｏｃ．  １３７（１９９０），  １９６４ｐｐ
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記低温処理が問題であり、低温処理をすることで界面準位密度は低減される一方で、シリコン中に存在する酸素が酸素ドナーとして準位を形成してしまい、このような点欠陥のせいでデバイス特性が劣化する可能性がある。
【０００７】
本発明は、上記問題点に鑑みてなされたものであって、界面準位密度を低減しつつ、点欠陥の影響も防止することができる半導体基板のアニール方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明は、絶縁膜を有する半導体基板のアニール方法であって、前記半導体基板の半導体と絶縁膜との界面の界面準位密度を低減するためのアニールを行うとき、水素ガスおよび炭素を含む雰囲気中で行うことを特徴とする半導体基板のアニール方法を提供する。
【０００９】
このようなアニール方法であれば、半導体と絶縁膜との界面に存在する界面準位の密度を低減して界面品質を改善することができるとともに、半導体中での準位形成の元になる欠陥生成を抑制することができる。これにより、従来品に比べてデバイス特性の改善を図ることができる半導体基板を得ることができる。しかもアニール雰囲気中に水素ガスと炭素を含ませるだけで良いので簡便である。
【００１０】
このとき、前記アニールの雰囲気中に炭酸ガスを混ぜることにより炭素を含ませることができる。
【００１１】
このようにすれば、簡便かつ確実にアニール雰囲気中に炭素を含ませることが可能である。
【発明の効果】
【００１２】
以上のように、本発明によれば、半導体と絶縁膜との界面における界面準位密度の低減および半導体中での準位形成の元になる欠陥生成を抑制することができ、優れた品質の半導体基板を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】実施例、比較例１、２での、界面準位密度およびリーク電流の測定のためＭＯＳ構造等を形成した基板（測定素子）の断面図である。
【図２】４５０℃で熱処理したシリコン基板における、基板中の炭素濃度とリーク電流との関係を示すグラフである。
【発明を実施するための形態】
【００１４】
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
酸化膜／シリコン界面における界面準位密度の低減には、水素ガスを含むガスで低温アニールすることが知られており、該アニールは実際に行われているものの点欠陥が生じてしまう。
この点欠陥はシリコン基板中に準位を形成するため、酸化膜／シリコン界面準位密度は低減できても、バルク中の点欠陥準位が生じ、これがリーク特性をはじめ、デバイス特性に悪影響を及ぼしてしまう。
そこで、この酸化膜／シリコン界面での界面準位密度を低減しつつ、この処理を行った際に点欠陥による準位形成を抑制する手法が望ましいと本発明者は考えた。
そして本発明者がアニール方法について鋭意研究を行った結果、アニールの雰囲気中に水素ガスの他、炭素を含ませることが効果的であることを見出した。
【００１５】
ここで、まず半導体基板中における炭素の影響について図２を参照して説明する。図２は炭素を含む半導体基板（シリコン基板）を４５０℃で熱処理（低温処理）したときのＰＮ接合リーク特性を示したものであり、横軸には基板中に含まれる炭素濃度、縦軸がそのときのＰＮ接合リーク電流値である。この図２から、半導体基板中の炭素濃度が高くなるとリーク電流値が低くなることが分かる。
【００１６】
これは上記低温処理で生じた酸素関連（酸素ドナー）準位が炭素により減少することを示している。これと同様の現象、すなわち酸素ドナーの生成量は炭素が高い方が小さくなることが非特許文献２において報告されている。
このように炭素が存在することで、実際の点欠陥起因のリークやドナーの影響を回避することが可能である。
そして、本発明者は、界面準位密度の低減のためのアニールを行う時に、雰囲気中に水素のみならず炭素をさらに混ぜることで、半導体基板中に炭素をドープした場合と同じ効果を出すことが可能であることを見出し、本発明を完成させた。
【００１７】
以下、本発明の半導体基板のアニール方法について説明する。
用意する半導体基板としては絶縁膜を有するものであれば良く、絶縁膜の形成方法等は特に限定されない。例えば、熱酸化等により形成したものとすることができる。酸素を含む雰囲気中でシリコン基板等の各種の半導体基板を熱処理して表面に酸化膜を形成することができる。
ここでは、シリコン基板上にシリコン酸化膜が形成されたものを例に挙げて説明する。
【００１８】
このとき、半導体（シリコン）と絶縁膜（酸化膜）との界面には界面準位が存在してしまい、その密度は界面品質やデバイス特性に影響を与えることになる。そこで界面準位密度を低減するための処理を施す。具体的には、水素ガスを含む雰囲気中において、比較的低温でシリコン基板をアニールすることが挙げられる（シンター処理）。しかしながら、従来のように雰囲気中に水素ガスを含ませて低温熱処理するだけでは、界面準位密度を低減して界面品質を改善できるものの、シリコン基板のバルク中に存在する酸素により酸素ドナーが発生してしまい、デバイス特性の悪化を招いてしまう。
【００１９】
そこで本発明では、アニール雰囲気中において、水素ガスを含ませる他、炭素も含ませる。このような水素ガスおよび炭素を含む雰囲気中で半導体基板をアニールすることにより、界面準位密度を低減できる上に、炭素の効果により、従来法では生成されてしまっていた酸素ドナーの生成量を抑制することができる。しかも、アニール雰囲気中に水素ガスおよび炭素を混ぜれば良いだけなので簡単に実施することができる。
【００２０】
なお、アニールの温度は例えば３００℃以上５００℃以下、特には４５０℃付近とすることができるが、当然この範囲に限定されず、適宜決定することができる。
【００２１】
また、アニールの雰囲気は、上記のように水素ガスおよび炭素を含んでいれば良く、例えば窒素ガスやアルゴンガスのような不活性ガス中に水素ガス等を混ぜたものとすることができる。水素ガスの含有比率としては、例えば１％以上とすることができる。
さらに、炭素を含ませるにあたっては、炭酸ガス（二酸化炭素ガス）をアニール雰囲気中に混ぜることにより行うことができる。このような方法であれば、簡便かつ確実に炭素をアニール雰囲気中に含ませることができるが、炭素の添加方法はこれに限定されるものではなく、適宜決定することができる。なお、炭酸ガスの含有比率としては、例えば１％以上とすることができる。
【実施例】
【００２２】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
酸化膜を有するシリコン基板を用意し、本発明のアニール方法を施し、アニール後に得られた基板（測定素子）について界面準位密度やリーク電流特性の評価を行った。
まず、試料としてボロンをドープしたＰ型で直径２００ｍｍのシリコン基板を用意した。抵抗率は１０Ω・ｃｍである。
この基板に９００℃の乾燥雰囲気中で酸化を行い、２５ｎｍの厚さの酸化膜を形成した。これにフォトリソグラフィーを行い、酸化膜に窓明けを行った。なおフォトリソグラフィー後の酸化膜エッチングは、フッ酸を用いたウエット工程にて処理した。
この後、５８０℃でリンドープのＰｏｌｙ−Ｓｉを積層したのち、再度フォトリソグラフィーを行い、酸化膜上にはＭＯＳ構造を、酸化膜が無いところ（窓明け部）にはＰＮ接合をそれぞれ作製した。
【００２３】
図１にこのときの基板全体の構造を示す。図１に示すように、シリコン基板３上には窓明けされた酸化膜２が形成されており、窓明け部のシリコン基板３中にはリンの高濃度拡散層４が形成されており、ＰＮ接合が形成されている。また、酸化膜２上には電極１となるＰｏｌｙ−Ｓｉ層が形成されており、ＭＯＳ構造になっている。
【００２４】
そして、このようにしてＭＯＳ構造を作製した基板に対して、シリコン基板と酸化膜の界面の界面準位密度を低減して界面品質を改善するため、４５０℃で３０分間、水素ガスを１％、二酸化炭素ガスを１％含む窒素ガスベースの雰囲気中でアニールを行った。
【００２５】
なお、今回のゲート酸化膜上のＰｏｌｙ−Ｓｉ電極及びＰＮ接合部の面積はそれぞれ４ｍｍ２とした。
そして、Ｐｏｌｙ−Ｓｉの電極部でＣ−Ｖ法により酸化膜とシリコンの界面における界面準位密度を測定し、また、ＰＮ接合部でリーク電流を測定した。
【００２６】
その結果、表１に示すように、界面準位密度は３．８Ｅ１１ｃｍ−２ｅＶ−１であり、またリーク電流値は０．２ｎＡであった。後述する比較例１、２とは異なり、界面準位密度の低減とリーク特性の改善の両方を達成することができた。
【００２７】
【表１】
2015029003.tif 000003
【００２８】
（比較例１）
実施例と同様にしてＭＯＳ構造を作製した基板に対して、４５０℃で３０分間、水素ガスを１％含む窒素ガスベースの雰囲気中でアニールを行った。
そして、実施例と同様にして界面準位密度とリーク電流の測定を行った。
【００２９】
その結果、表１に示すように、界面準位密度は４．０Ｅ１１ｃｍ−２ｅＶ−１であり、またリーク電流値は３００ｎＡであった。界面準位密度は水素ガスの影響で低減できているが、低温のアニールで生じた点欠陥の影響でリーク電流の値が実施例に比べて増加してしまっている。したがってこのような基板を用いるとデバイス特性が悪化してしまう。
【００３０】
（比較例２）
実施例と同様にしてＭＯＳ構造を作製した基板に対して、４５０℃で３０分間、二酸化炭素ガスを１％含む窒素ガスベースの雰囲気中でアニールを行った。
そして、実施例と同様にして界面準位密度とリーク電流の測定を行った。
【００３１】
その結果、表１に示すように、界面準位密度は９．８Ｅ１２ｃｍ−２ｅＶ−１であり、リーク電流値は０．２ｎＡであった。炭素の導入でリーク電流を改善できているが、水素ガスの添加が無いために界面準位密度については改善されていないことが分かる。したがってこのような基板を用いるとデバイス特性が悪化してしまう。
【００３２】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００３３】
１…電極、  ２…酸化膜、  ３…シリコン基板、  ４…高濃度拡散層。
【図１】
2015029003.tif 000004
【図２】
2015029003.tif 000005