(57)【要約】【課題】静電気等が小さい場合であっても迅速に動作する静電保護回路を提供する。【解決手段】抵抗素子Ｒ１の一端は、電源の高位側電位ＶＤＤが供給される配線３２４に接続される一方、抵抗素子Ｒ１の他端は、抵抗素子Ｒ２の一端、トランジスター６１１のゲート電極およびドレイン電極に接続される。抵抗素子Ｒ２の他端は、抵抗素子Ｒ３の一端、抵抗素子Ｒ２の一端、トランジスター６１２のゲート電極およびドレイン電極に接続されている。トランジスター６１１、６１２の両ソース電極は、画像信号線３２７に共通接続される一方、抵抗素子Ｒ３の他端は、電源の低位側電位ＶＳＳが供給される配線（電源線）３２５に接続される。【選択図】図４
2015002497.tif 000002
【特許請求の範囲】
【請求項１】
第１電位が印加される第１配線と前記第１電位より低電位の第２電位が印加される第２配線との間で、電気的に直列に接続された第１抵抗素子、第２抵抗素子および第３抵抗素子と、
ダイオード接続されて、入力信号を内部回路に供給する信号線から前記第１抵抗素子および第２抵抗素子の電気的な接続点への方向に電流を流す第１トランジスターと、
ダイオード接続されて、前記第２抵抗素子および第３抵抗素子の電気的な接続点から前記信号線への方向に電流を流す第２トランジスターと、
を具備することを特徴とする静電保護回路。
【請求項２】
第１電位が印加される第１配線と前記第１電位より低電位の第２電位が印加される第２配線との間で、電気的に直列に接続された第１抵抗素子、第２抵抗素子および第３抵抗素子を含む抵抗素子群と、
２つの信号線のうち、一方の信号線に対応して設けられ、第１トランジスターおよび第２トランジスターを有する第１単位回路と、
前記２つの信号線のうち、他方の信号線に対応して設けられ、第３トランジスターおよび第４トランジスターを有する第２単位回路と、
を具備し、
前記第１単位回路において、
前記第１トランジスターは、
前記一方の信号線から前記第１抵抗素子および前記第２抵抗素子の電気的な接続点への方向に電流を流すようにダイオード接続され、
前記第２トランジスターは、
前記第２抵抗素子および前記第３抵抗素子の電気的な接続点から前記一方の信号線への方向に電流を流すようにダイオード接続され、
前記第２単位回路において、
前記第３トランジスターは、
前記他方の信号線から前記第１抵抗素子および前記第２抵抗素子の電気的な接続点への方向に電流を流すようにダイオード接続され、
前記第４トランジスターは、
前記第２抵抗素子および前記第３抵抗素子の電気的な接続点から前記他方の信号線への方向に電流を流すようにダイオード接続された、
ことを特徴とする静電保護回路。
【請求項３】
第１電位が印加される第１配線と前記第１電位より低電位の第２電位が印加される第２配線との間で、電気的に直列に接続された第１抵抗素子および第２抵抗素子と、
ダイオード接続されて、入力信号を内部回路に供給する信号線から前記第１抵抗素子および第２抵抗素子の電気的な接続点への方向に電流を流す第１トランジスターと、
ダイオード接続されて、前記第２配線から前記信号線への方向に電流を流す第２トランジスターと、
を具備することを特徴とする静電保護回路。
【請求項４】
前記第１トランジスターのチャネル型および前記第２トランジスターのチャネル型は、同じである、
ことを特徴とする請求項１乃至３のいずれかに記載の静電保護回路。
【請求項５】
複数の走査線と、複数のデータ線との各交差に対応して基板に配列された複数の画素回路と、
入力端子から前記信号線を介して供給されたデータ信号に応じて前記複数の画素回路の各々を駆動する駆動回路と、
前記入力端子から前記駆動回路までに至る前記信号線の経路中に配置された請求項１乃至４のいずれかの静電保護回路と、
を備えることを特徴とする電気光学装置。
【請求項６】
前記複数の画素回路の各々は、画素トランジスターを含み、
前記画素トランジスター、前記第１トランジスターおよび第２トランジスターは、薄膜トランジスターであること、
を特徴とする請求項５に記載の電気光学装置。
【請求項７】
請求項５または６に記載された電気光学装置を備える
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置の内部回路を過電圧から保護するための技術に関する。
【背景技術】
【０００２】
液晶素子や有機ＥＬ素子などを用いた電気光学装置においては、ガラス基板などの絶縁性基板に、複数の画素回路と、これらの画素回路を駆動する駆動回路とが形成された構成となっている。より詳細には、矩形状の基板の縁辺に沿って複数の入力端子が設けられるとともに、これらの入力端子に各種の信号等が外部から供給されるとともに、配線を介して駆動回路に供給されて、当該駆動回路が画素回路を駆動する構成となっている。
ところで、静電気などによって突発的な過電圧が入力端子に印加されると、駆動回路や画素回路などの内部回路を構成するトランジスターが破壊されてしまう。このため、入力端子から駆動回路までに至る配線の途中に、静電保護回路が設けられる構成が一般的である。
例えば、ガラスのような絶縁性基板に設けられる静電保護回路としては、静電気等が発生したときにトランジスターによって、定電位線に逃がすような構成が挙げられる（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２７４９３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した静電保護回路では、発生した静電気等が小さい場合に迅速にトランジスターが動作せずに、内部回路の保護が十分でない、という問題が発生した。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、静電気等が小さい場合であっても迅速に動作して、内部回路を保護することが可能な静電保護回路および当該静電保護回路を用いた電気光学装置を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために本発明の第１態様にかかる静電保護回路にあっては、第１電位が印加される第１配線と前記第１電位より低電位の第２電位が印加される第２配線との間で、電気的に直列に接続された第１抵抗素子、第２抵抗素子および第３抵抗素子と、ダイオード接続されて、入力信号を内部回路に供給する信号線から前記第１抵抗素子および第２抵抗素子の電気的な接続点への方向に電流を流す第１トランジスターと、ダイオード接続されて、前記第２抵抗素子および第３抵抗素子の電気的な接続点から前記信号線への方向に電流を流す第２トランジスターと、を具備する。
この第１態様によれば、第１配線および第２配線の間に印加される電圧は、第１抵抗素子、第２抵抗素子および第３抵抗素子によって分圧されるので、第１抵抗素子および第２抵抗素子の接続点の電位は、第１配線の電位よりも低位になる。一方、第１トランジスターは、信号線から第１抵抗素子および第２抵抗素子の接続点に電流を流す方向にダイオード接続されている。このため、第１トランジスターにおいて電流が流れ始めるときの信号線の電圧を、第１配線の第１電位よりも低位にすることができる。
同様に、第２抵抗素子および第３抵抗素子の接続点の電位は、第２配線の第２電位よりも高位になる一方、第２トランジスターは、第２抵抗素子および第３抵抗素子の接続点から信号線に電流を流す方向にダイオード接続されている。このため、第２トランジスターにおいて電流が流れ始めるときの信号線の電圧を、第２配線の電位よりも高位にすることができる。
したがって、第１態様に係る静電保護回路では、第１配線の電位よりも高く、または、第２配線の電位よりも低い電圧の領域で静電保護が働く従来構成と比較して、動作電圧範囲が拡大するので、静電保護をその分だけ迅速に動作させることができる。
なお、ダイオード接続とは、トランジスターにおけるゲート電極をドレイン電極に接続することをいう。
【０００６】
上記目的を達成するために本発明の第２態様にかかる静電保護回路にあっては、第１電位が印加される第１配線と前記第１電位より低電位の第２電位が印加される第２配線との間で、電気的に直列に接続された第１抵抗素子、第２抵抗素子および第３抵抗素子を含む抵抗素子群と、２つの信号線のうち、一方の信号線に対応して設けられ、第１トランジスターおよび第２トランジスターを有する第１単位回路と、前記２つの信号線のうち、他方の信号線に対応して設けられ、第３トランジスターおよび第４トランジスターを有する第２単位回路と、を具備し、前記第１単位回路において、前記第１トランジスターは、前記一方の信号線から前記第１抵抗素子および前記第２抵抗素子の電気的な接続点への方向に電流を流すようにダイオード接続され、前記第２トランジスターは、前記第２抵抗素子および前記第３抵抗素子の電気的な接続点から前記一方の信号線への方向に電流を流すようにダイオード接続され、前記第２単位回路において、前記第３トランジスターは、前記他方の信号線から前記第１抵抗素子および前記第２抵抗素子の電気的な接続点への方向に電流を流すようにダイオード接続され、前記第４トランジスターは、前記第２抵抗素子および前記第３抵抗素子の電気的な接続点から前記他方の信号線への方向に電流を流すようにダイオード接続される。
この第２態様によれば、第１態様と同様に、静電保護を迅速に動作させることができる。また、第１単位回路および第２単位単位回路にわたって抵抗素子群が共用されるので、構成の簡易化を図ることもできる。
【０００７】
上記目的を達成するために本発明の第３態様にかかる静電保護回路にあっては、第１電位が印加される第１配線と前記第１電位より低電位の第２電位が印加される第２配線との間で、電気的に直列に接続された第１抵抗素子および第２抵抗素子と、ダイオード接続されて、入力信号を内部回路に供給する信号線から前記第１抵抗素子および第２抵抗素子の電気的な接続点への方向に電流を流す第１トランジスターと、ダイオード接続されて、前記第２配線から前記信号線への方向に電流を流す第２トランジスターと、を具備する。
この第３態様によれば、第１トランジスターにおいて電流が流れ始めるときの信号線の電圧を、第１配線の第１電位よりも低位にすることができるので、静電保護をその分だけ迅速に動作させることができる。
【０００８】
上記第１乃至第３態様において、前記第１トランジスターのチャネル型および前記第２トランジスターのチャネル型は、同じにすると、製造プロセスを簡略化することができる。
【０００９】
また、本発明の態様としては、静電保護回路のほか、当該静電保護回路を適用した電気光学装置、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、当該電気光学装置をプロジェクターにおけるライトバルダーに適用した例が挙げられる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態における電気光学装置の構成を示す斜視図である。
【図２】図１におけるＡ−Ｂ線から見た断面図である。
【図３】電気光学装置の素子基板の構成を示す図である。
【図４】実施形態における静電保護回路の電気的構成を示す回路図である。
【図５】同静電保護回路の等価回路を示す図である。
【図６】静電保護回路のレイアウトの例を示す図である。
【図７】応用・変形例（その１）に係る静電保護回路を示す図である。
【図８】応用・変形例（その２）に係る静電保護回路を示す図である。
【図９】電気光学装置を適用したプロジェクターの構成を示す図である。
【発明を実施するための形態】
【００１１】
まず、本発明の実施形態に係る静電保護回路の前に、当該静電保護回路が適用される電気光学装置について説明する。この電気光学装置は、後述するプロジェクターのライトバルブとして用いられる透過型の液晶装置である。
なお、以下の図においては、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。
【００１２】
図１は、電気光学装置の構成を示す斜視図であり、図２は、図１におけるＡ−Ｂ線からみた断面図である。
これらの図に示されるように、電気光学装置１は、画素電極１５が形成された素子基板１０と、コモン電極２１が設けられた対向基板２０とが、シール材５１によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられて、この間隙に例えばＶＡ（Virtical Alignment）型の液晶５３が封入された構造になっている。
【００１３】
素子基板１０および対向基板２０には、それぞれガラスや石英などの光透過性を有する絶縁性基板が用いられる。素子基板１０にあっては、対向基板２０よりも図１においてＹ方向のサイズが長いが、紙面奥側（Ｂ側）が揃えられた状態で貼り合わせられているので、素子基板１０の手前側（Ａ側）の一辺が対向基板２０から張り出している。この張り出した領域において、Ｘ方向に沿って複数の入力端子３１が設けられる。なお、入力端子３１は、ＦＰＣ（Flexible Printed Circuits）基板に接続されて、外部の上位装置から各種の制御信号や、電源電圧、データ信号などが供給される構成となっている。
【００１４】
素子基板１０のうち、対向基板２０との対向面に形成された画素電極１５は、詳細については省略するが、ＩＴＯ（Indium Tin Oxide）などの透明導電層を、矩形状にパターニングしたものである。また、コモン電極２１は、対向基板２０における対向面に一面にベタ状に設けられたＩＴＯなどの透明導電層である。このため、画素電極１５およびコモン電極２１とで誘電体たる液晶５３が挟持されて、液晶容量（液晶素子）が構成される。
また、シール材５１は、特に図示しないが、ＸＹ面を平面視したときに対向基板２０の内縁に沿って額縁状に形成される。
【００１５】
図３は、電気光学装置１における素子基板１０の電気的な構成を示す図である。
この図に示されるように、素子基板１０においては、ｍ行の走査線１１がＸ軸方向に沿って設けられる一方、６ｎ（６の倍数）列のデータ線がＹ軸方向に沿って設けられる。そして、画素回路Ｐが、ｍ行の走査線１１と、６ｎ列との交差に対応する位置にそれぞれ設けられている。したがって、この例において画素回路Ｐは、縦ｍ行×横６ｎ列のマトリクス状に配列する。ここで、画素回路Ｐがマトリクス状に配列する領域が表示領域Ａｄである。
また、データ線１２を、図において左から順に１、２、３、…、（６ｎ−１）、６ｎ列目と考えたときに、これらのデータ線１２は、１〜６、７〜１２、１３〜１８、…、（６ｎ−５）〜６ｎ列というように６列毎にグループ化されている。
【００１６】
なお、各画素回路Ｐ、それ自体については周知なので、詳細についての図示を省略するが、薄膜トランジスター（ＴＦＴ：thin film transistor、以下「画素トランジスター」という）と、画素電極１５とを含み、画素トランジスターのゲート電極が走査線１１に、ソース電極がデータ線１２に、ドレイン電極が画素電極に、それぞれ接続された構成となっている。
【００１７】
一方、入力端子３１に供給された信号は、素子基板１０の各部に配線を介して供給される。詳細には、電源の高位側電位ＶＤＤ（第１電位）は配線３２４（第１配線）によって、電源の低位側電位ＶＳＳ（第２電位）は配線３２５（第２配線）によって、それぞれ走査線駆動回路４１ａ、４１ｂおよびデータ線駆動回路４３に供給される。データ信号Ｖｉｄ１〜Ｖｉｄ６は、水平走査される１行分の画素で表現すべき階調に応じた電圧信号を、６相に展開（シリアル−パラレル変換）した信号であり、それぞれ画像信号線３２７によって、静電保護回路６０を介してデータ線駆動回路４３に供給される。
【００１８】
走査線駆動回路４１ａ、４１ｂは、入力端子３１が設けられた一辺に対してほぼ直交する２辺において、表示領域Ａｄを挟むように設けられて、ｍ行の走査線１１の各々に走査信号を両側から供給する。ここで、図において上から順に１、２、３、…、ｍ行の走査線１１に供給される走査信号を、それぞれＧ[1]、Ｇ[2]、Ｇ[3]、…、Ｇ[m]と表記したときに、走査線駆動回路４１ａ、４１ｂは、走査信号Ｇ[1]、Ｇ[2]、Ｇ[3]、…、Ｇ[m]を、一水平走査期間毎に順次排他的にアクティブレベル（画素トランジスターがｎチャネル型であればＨレベル）とする。
走査線駆動回路４１ａ、４１ｂは、垂直走査期間の最初に供給されるスタートパルス（Ｙ側）をクロック信号（Ｙ側）で順次転送するシフトレジスタによって構成されるが、図においては、当該スタートパルスおよびクロック信号の入力端子と、当該入力端子からの配線については、図面が複雑化するので省略している。なお、スタートパルス（Ｙ側）およびクロック信号（Ｙ側）は、図示した電源の配線３２４、３２５とほぼ平行に配設されていると考えて良い。
また、この例では、走査線駆動回路４１ａ、４１ｂが、走査線１１の両側から走査信号を供給する構成となっているが、走査信号の遅延が問題にならない場合には、走査線駆動回路を片側だけに設けた構成としても良い。
【００１９】
データ線駆動回路４３は、入力端子３１が設けられた一辺に沿って設けられて、６ｎ列のデータ線１２の各々にデータ信号Ｖｉｄ１〜Ｖｉｄ６をサンプリングする。
データ線駆動回路４３は、詳細については図示省略するが、データ線１２毎に設けられたサンプリングスイッチと、水平走査期間の最初に供給されるスタートパルス（Ｘ側）をクロック信号（Ｘ側）で順次転送して、各グループに対応して出力するシフトレジスタとによって構成される。これらのうち、サンプリングスイッチの一端は、自身に対応するデータ線１２に接続される一方、他端は、６本の画像信号線３２７のうち、いずれかと、次のような関係で接続される。
【００２０】
すなわち、データ線１２を一般化して説明するために、１≦ｊ≦６ｎを満たす整数のｊを用いると、図３において左から数えてｊ列目のデータ線１２に対応するサンプリングスイッチの他端は、列数であるｊを６で割った余りが「１」であるならば、データ信号Ｖｉｄ１が供給される画像信号線３２７に接続され、ｊを６で割った余りが「２」、「３」、「４」、「５」、「０」であるデータ線１２に対応するサンプリングスイッチの他端は、それぞれデータ信号Ｖｉｄ２、Ｖｉｄ３、Ｖｉｄ４、Ｖｉｄ５、Ｖｉｄ６が供給される画像信号線３２７に接続される。例えば、左から数えて９列目のデータ線１２に対応するサンプリングスイッチの他端は、「９」を６で割った余りが「３」であるから、データ信号Ｖｉｄ３が供給される画像信号線３２７に接続される。
【００２１】
データ線１２における同一グループに対応する６個のサンプリングスイッチ同士は、当該グループに対応してシフトレジスタで転送されたパルスによって共通にオンして、６本の画像信号線３２７に供給されたデータ信号を、それぞれ当該グループに属する６列のデータ線１２にサンプリングさせる。このようなサンプリング動作は、図３において左から数えて１、２、３、…、ｎ番目のグループに対して順番に実行される。
データ線駆動回路４３におけるシフトレジスタには、スタートパルス（Ｘ側）およびクロック信号（Ｘ側）の入力端子と、当該入力端子からの配線については、図面が複雑化するので省略している。なお、スタートパルス（Ｘ側）およびクロック信号（Ｘ側）は、図示した画像信号線３２７とほぼ平行に配設されていると考えて良い。また、ここでは、データ信号を６相展開した構成で説明しているが、相展開数は「６」以外であっても良いし、展開しない構成（点順次構成）であっても良い
【００２２】
また、コモン電極２１は、入力端子３１を有しない対向基板２０に設けられている。このため、素子基板１０における入力端子３１に供給されたコモン電圧ＬＣｃｏｍは、枠状に形成されるシール材５１の四隅に相当する地点に設けられた電極３４に、配線３２１を介して導かれるとともに、当該地点に設けられる導通材（図示省略）によってコモン電極２１に接続される。これにより、コモン電極２１はコモン電圧ＬＣｃｏｍに保たれる構成となっている。
【００２３】
このような構成において、走査線駆動回路４１ａ、４１ｂが、ある走査線１１への走査信号をＨレベルにすると、当該走査線１１にゲート電極が接続された画素トランジスターがオン状態になって、画素電極１５がデータ線１２に電気的に接続された状態になる。このため、走査線１１がＨレベルであるときに、データ線駆動回路４３が、階調に応じた電圧のデータ信号を画像信号線３２７からデータ線１２に順次サンプリングすると、当該データ信号は、オン状態になった画素トランジスターを介して画素電極１５に印加される。走査線１１がＬレベルになると、画素トランジスターはオフ状態になるが、画素電極１５に印加された電圧は液晶素子の容量性によって保持される。
走査線駆動回路４１ａ、４１ｂは、１、２、３、…、ｍ行目の順番で走査線１１を選択するとともに、データ線駆動回路４３が、選択された走査線１１に位置する１行分の画素回路Ｐに対しデータ信号を、順次、データ線１２にサンプリングして供給することによって、すべての液晶素子に対して、階調に応じた電圧が印加・保持される。この動作が１フレーム（１垂直走査期間）毎に繰り返される。これにより、液晶容量のそれぞれは、画素電極１５およびコモン電極２１の間によって保持された電圧に応じて液晶５３の分子配向状態が変化し、当該液晶容量および図示省略した偏光子を通過する光の透過率が画素毎に制御される。
【００２４】
本実施形態において、静電保護回路６０は、入力端子３１からデータ線駆動回路４３までの画像信号線３２７の経路の途中に設けられる。
なお、後述するように静電保護回路６０は、上述したスタートパルス（Ｙ側）、クロック信号（Ｙ側）、スタートパルス（Ｘ側）およびクロック信号（Ｘ側）を供給する配線の経路に設けられても良い。
【００２５】
図４は、静電保護回路６０を示す回路図である。
静電保護回路６０は、データ信号Ｖｉｄ１〜Ｖｉｄ６を供給する６本の画像信号線３２７の経路の途中においてそれぞれ設けられるが、各静電保護回路の構成は同一なので、ここでは、データ信号Ｖｉｄ１〜Ｖｉｄ６のうち、任意の１つをデータ信号Ｖｉｄと表記し、当該データ信号Ｖｉｄを供給する画像信号線３２７に対応した静電保護回路６０として説明することにする。
【００２６】
図４に示されるように、静電保護回路６０は、ｐチャネル型のトランジスター（第１トランジスター）６１１とｎチャネル型のトランジスター（第２トランジスター）６１２と、抵抗素子（第１抵抗素子）Ｒ１、抵抗素子（第２抵抗素子）Ｒ２および抵抗素子（第３抵抗素子）Ｒ３を有する構成となっている。
なお、これらのうち、トランジスター６１１、６１２は、画素回路Ｐにおける画素トランジスターと、走査線駆動回路４１ａ、４１ｂ、データ線駆動回路４３の構成素子と、共通のプロセスによって一括に形成された薄膜トランジスターである。また、トランジスター６１１、６１２を単位回路と称し、抵抗素子Ｒ１、Ｒ２およびＲ３を抵抗素子群と称する場合がある。
【００２７】
抵抗素子Ｒ１の一端は、電源の高位側電位ＶＤＤが供給される配線３２４に接続される一方、抵抗素子Ｒ１の他端は、抵抗素子Ｒ２の一端、トランジスター６１１のゲート電極およびドレイン電極に接続されている。
抵抗素子Ｒ２の他端は、抵抗素子Ｒ３の一端、トランジスター６１２のゲート電極およびドレイン電極に接続されている。トランジスター６１１、６１２の両ソース電極は、画像信号線３２７に共通接続される。一方、抵抗素子Ｒ３の他端は、電源の低位側電位ＶＳＳが供給される配線３２５に接続される。
なお、この構成において、説明の便宜上、トランジスター６１１、６１２の両ソース電極と画像信号線３２７との接続点をＰ１とし、抵抗素子Ｒ１の他端と抵抗素子Ｒ２の一端との接続点をＰ２とし、抵抗素子Ｒ２の他端と抵抗素子Ｒ３の一端との接続点をＰ３とする。
【００２８】
この構成においてトランジスター６１１、６１２のそれぞれは、ゲート電極がドレイン電極に接続されることによってダイオード接続となっているので、等価回路としては、図５のように表すことができる。
【００２９】
さて、このような静電保護回路６０において、トランジスター６１１のゲート電極（接続点Ｐ２）に印加される電圧は、抵抗素子Ｒ１、Ｒ２、Ｒ３の抵抗値を符号そのままのＲ１、Ｒ２、Ｒ３と表記したとき、電源電圧（ＶＤＤ−ＶＳＳ）を、抵抗素子Ｒ１、Ｒ２およびＲ３によって抵抗分割した値であるから、
（ＶＤＤ−ＶＳＳ）・（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）…（１）
以下、説明を簡略するために、特に説明しない限り、電圧については、電位ＶＳＳを基準（ゼロ）にして考える。また、式（１）で示される接続点Ｐ２の電圧を、Ｖｒ１と略記すると、式（１）は、次のように表すことができる。
Ｖｒ１＝ＶＤＤ・（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）    …（２）
【００３０】
同様に、トランジスター６１２のゲート電極（接続点Ｐ３）に印加される電圧をＶｒ２と略記したとき、当該電圧については、
Ｖｒ２＝ＶＤＤ・Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）              …（３）
と表すことができる。
【００３１】
さて、トランジスター６１１のソース電極からドレイン電極に向かって電流が流れる条件は、
Ｖｓ＞Ｖｇ−Ｖｔｈ                                      …（４）
である。この式（４）において、Ｖｓは、トランジスター６１１のソース電極の電圧であり、Ｖｇは、当該トランジスター６１１のゲート電極の電圧であり、Ｖｔｈは、トランジスター６１１の閾値電圧である。なお、トランジスター６１１はｐチャネル型であるから、閾値電圧Ｖｔｈは負の値をとる。
トランジスター６１１のソース電極は、接続点Ｐ１において画像信号線３２７に接続されているので、電圧Ｖｓは、画像信号線３２７の電圧そのものである。そこで、画像信号線３２７の電圧をＶｉｎとする。また、トランジスター６１１のゲート電極の電圧Ｖｇは、接続点Ｐ２の電圧Ｖｒ１である。
このため、式（４）については、次のように表記し直すことができる。
Ｖｉｎ＞Ｖｒ１−Ｖｔｈ                                  …（５）
なお、式（５）におけるＶｒ２は、式（３）で示される。
【００３２】
静電気等によって正側の過電圧が画像信号線３２７に重畳されることによって、当該画像信号線３２７の電圧Ｖｉｎが式（５）を充足したとき、過電圧に起因するサージ電流は、画像信号線３２７、トランジスター６１１（ソース→ドレイン）、抵抗素子Ｒ１という経路を辿って配線３２４に逃げる。したがって、上記過電圧は、データ線駆動回路４３まで到達しないので、静電破壊が防止される。
【００３３】
一方、トランジスター６１２のソース電極からドレイン電極に向かって電流が流れる条件は、
Ｖｓ＜Ｖｇ−Ｖｔｈ                                      …（６）
である。この式（６）において、Ｖｓは、トランジスター６１２のソース電極の電圧であり、Ｖｇは、当該トランジスター６１２のゲート電極の電圧であり、Ｖｔｈは、トランジスター６１２の閾値電圧である。なお、トランジスター６１１はｎチャネル型であるから、閾値電圧Ｖｔｈは正の値をとる。
トランジスター６１２のソース電極は、接続点Ｐ１において画像信号線３２７に接続されているので、電圧Ｖｓは、画像信号線３２７の電圧Ｖｉｎそのものである。また、トランジスター６１２のゲート電極の電圧Ｖｇは、接続点Ｐ３の電圧Ｖｒ２である。
このため、式（６）については、次のように表記し直すことができる。
Ｖｉｎ＜Ｖｒ２−Ｖｔｈ                                  …（７）
なお、式（７）におけるＶｒ２は、式（３）で示される。
【００３４】
静電気等によって負側の過電圧が画像信号線３２７に重畳されることによって、当該画像信号線３２７の電圧Ｖｉｎが式（７）を充足したとき、過電圧に起因するサージ電流は、電源の配線３２５、抵抗素子Ｒ３、トランジスター６１２（ドレイン→ソース）という経路を辿って画像信号線３２７に逃げる。したがって、上記過電圧は、データ線駆動回路４３まで到達しないので、静電破壊が防止される。
【００３５】
このように静電保護回路６０では、画像信号線３２７の電圧Ｖｉｎが、式（５）を充足したときにトランジスター６１１によって、また、式（７）を充足したときにトランジスター６１２によって、それぞれサージ電流を逃がすので、データ線駆動回路４３の静電破壊が防止される。
【００３６】
ところで、画像信号線３２７に供給される信号はデータ信号Ｖｉｄであり、画素で表現すべき階調に応じた電位で振幅する。このため、データ信号Ｖｉｄにおける電位の振幅範囲と式（５）、式（７）との関係について検討すると、データ信号Ｖｉｄの振幅範囲が式（５）、式（７）を充足しない範囲で規定されていれば、データ信号Ｖｉｄの電圧によって静電保護回路６０が動作しないことになる。すなわち、データ信号Ｖｉｄの電圧Ｖｉｎが、次の範囲に規定されていれば良い。
Ｖｒ２−Ｖｔｈ≦Ｖｉｎ≦Ｖｒ１−Ｖｔｈ                …（８）
【００３７】
換言すれば、抵抗素子Ｒ１、Ｒ２、Ｒ３については、データ信号Ｖｉｄにおける電位の振幅範囲およびトランジスター６１１、６１２の閾値電圧Ｖｔｈに対して、式（８）を充足するように規定すれば、画像信号線３２７の電圧Ｖｉｎが何らかの理由によってデータ信号Ｖｉｄの振幅範囲を超えた時点で、直ちに静電保護回路６０を動作させることができる。
【００３８】
この点について背景技術で述べた静電保護回路との関係で説明する。上記背景技術に係る静電保護回路は、抵抗素子Ｒ１、Ｒ２、Ｒ３が存在せず、また、ｐチャネル型のトランジスターのゲート・ドレイン電極が高位側電位ＶＤＤの配線に、ｎチャネル型のトランジスターのゲート・ドレイン電極が低位側電位ＶＳＳの配線に、それぞれ直接接続された構成である（特願２００５−２７４９３２号公報、図３参照）。
この構成においては、両トランジスターのソース電極が、電源の高位側電位ＶＤＤよりも、さらにｐチャネル型のトランジスターの閾値電圧（絶対値）を加えた電位を超えないと、または、電源の低位側電位ＶＳＳよりも、さらにｎチャネル型のトランジスターの閾値電圧を下回らないと、静電保護回路が働かない。すなわち、背景技術で述べた静電保護回路の動作範囲は、次の通りである。
ＶＤＤ−Ｖｔｈ＜Ｖｉｎ                                …（９）
または
ＶＳＳ−Ｖｔｈ＞Ｖｉｎ                                …（１０）
なお、式（９）において、Ｖｔｈは、ｐチャネル型のトランジスターの閾値電圧であり、負の値である。
このように背景技術で述べた静電保護回路は、両トランジスターのソース電極が、電源電位の範囲外にならなければ、厳密にいえば、当該電源の高位側電位よりも閾値電圧（絶対値）だけ高位の電位から、当該電源の低位側電位よりも閾値電圧だけ低位の電位までの範囲外にならなければ、静電保護回路が動作しない。
例えば、高位側電位ＶＤＤが１５．５Ｖ、低位側電位ＶＳＳが０Ｖ、ｐチャネル型のトランジスターの閾値電圧が−１Ｖ、ｎチャネル型のトランジスターの閾値電圧が１Ｖである場合、両トランジスターのソース電極の電圧が、１６．５Ｖを超えるか、または、−１Ｖを下回らないと、静電保護回路が動作しない。
【００３９】
これに対して、本実施形態では、すなわち、 接続点Ｐ１の電圧Ｖｉｎが、電源の低位側電位ＶＳＳから高位側電位ＶＤＤの範囲内であっても、上記式（５）または式（７）を充足すれば、静電保護が図られる。
例えば、電圧関係を背景技術と同じくし、抵抗素子Ｒ１、Ｒ２、Ｒ３の抵抗比を４．５：８：３（＝９：１６：６）に設定したときに、本実施形態に係る静電保護回路６０は、１２Ｖを超えるか、または、２Ｖを下回れば、直ちに動作する。
このため、本実施形態によれば、静電気等に起因するサージ電流をいち早く放電することができる、という効果を奏することになる。
【００４０】
次に、実施形態に係る静電保護回路６０が、素子基板１０において実際にどのようにレイアウトされているかについて説明する。
【００４１】
図６は、実施形態に係る静電保護回路６０のレイアウトの一例を示す図である。
この図に示されるように、静電保護回路６０では、抵抗素子Ｒ１、Ｒ２、Ｒ３からなる抵抗素子群６０ａが、電源の配線３２４、３２５の間に蛇行して配置するとともに、トランジスター６１１、６１２からなる単位回路６０ｂが、６本の画像信号線３２７の経路の途中にそれぞれ位置している。
詳細には、抵抗素子Ｒ１、Ｒ２、Ｒ３は、電源の配線３２４、３２５の間において電気的に直列に接続されるとともに、抵抗素子Ｒ１、Ｒ２の接続点Ｐ２が図６において右側に位置し、抵抗素子Ｒ２、Ｒ３の接続点Ｐ３は左側に位置している。接続点Ｐ２からは、Ｘ方向に沿って、すなわち、配線３２４、３４５に対してほぼ直交する方向であって、画像信号線３２７に向かう方向に沿って、配線６５ａが延在する一方、接続点Ｐ３からは、同じくＸ方向に沿って画像信号線３２７に向かう方向に、配線６５ｂが延在している。
そして、配線６５ａ、６５ｂと画像信号線３２７が交差する部分において、トランジスター６１１、６１２（単位回路６０ｂ）が設けられている。
図６においては、データ信号Ｖｉｄ１に対応した単位回路６０ｂについてのみ、トランジスター６１１、６１２の接続状態を図示しており、データ信号Ｖｉｄ２〜Ｖｉｄ６に対応した単位回路６０ｂについては、同様な構成なので接続状態の図示を省略している。
なお、例えばデータ信号Ｖｉｄ１に対応した単位回路６０ｂが第１単位回路に相当し、データ信号Ｖｉｄ２に対応した単位回路６０ｂが第２単位回路に相当する。
【００４２】
このような、静電保護回路６０のレイアウトによれば、画像信号線３２７と（電気的な絶縁を保って）交差する配線は、電源電位を抵抗分割したことによる定電位の配線６５ａ、６５ｂのみである。このため、画像信号線３２７で供給されるデータ信号Ｖｉｄ１〜Ｖｉｄ６に対し、容量カップリングによってノイズ等が混入することを防止することができる。
また、抵抗素子Ｒ１、Ｒ２、Ｒ３からなる抵抗素子群６０ａを、電源の配線３２４、３２５の間に設ける構成によって、省スペース化を図ることができる。一方で、抵抗素子Ｒ１、Ｒ２、Ｒ３は、電源電圧を抵抗分割するために（貫通電流を小さくする観点から）比較的抵抗値が高いことが要求される。このため、抵抗素子Ｒ１、Ｒ２、Ｒ３を素子基板１０に形成するにあたっては、分散させた配置、例えば、抵抗素子Ｒ１を、図３における表示領域Ａｄの右下に、抵抗素子Ｒ２を表示領域Ａｄの左下に、抵抗素子Ｒ３を表示領域Ａｄの右下に、分散して配置しても良い。
【００４３】
図４乃至図６で説明した静電保護回路６０では、画像信号線３２７の電圧Ｖｉｎが、式（５）またが式（７）を充足したときにトランジトランジスター６１１、６１２によって静電破壊を防止する構成であったが、次に説明するような応用・変形例のように構成しても良い。
【００４４】
図７は、応用・変形例（その１）に係る静電保護回路の構成を示す図である。
この図に示される応用・変形例（その１）では、図４乃至図６で説明した実施形態に係る静電保護回路６０と比較して、抵抗素子Ｒ３が省略されるとともに、トランジスター６１２のドレイン・ゲート電極が電源の低位側電位ＶＳＳの配線３２５に直接接続されている。この応用・変形例（その１）では、トランジスター６１１のゲート電極には、高位側の電源電圧（ＶＤＤ−ＶＳＳ）が、抵抗素子Ｒ１、Ｒ２によって抵抗分割された電圧が印加される。
このため、応用・変形例（その１）において、例えば、高位側電圧ＶＤＤが１５．５Ｖ、（低位側電圧ＶＳＳが０Ｖ）、ｐチャネル型のトランジスター６１１の閾値電圧が−１Ｖ、ｎチャネル型のトランジスター６１２の閾値電圧が１Ｖである場合に、抵抗素子Ｒ１、Ｒ２の抵抗比が４．５：１１（＝９：２２）であるとき、接続点Ｐ２が１１Ｖになるので、図４乃至図６で説明した静電保護回路と同様に、上限側では、接続点Ｐ１の電圧Ｖｉｎ（Ｖｉｄ）が１２Ｖを超えた時点で動作する。
したがって、応用・変形例（その１）によれば、静電気等に起因して画像信号線３２７に正極性の過電圧が頻繁に発生するときに、これを有効に抑制することが可能になる。
【００４５】
なお、応用・変形例（その１）において下限側では、トランジスター６１２のゲート電極が０Ｖになるので、図４乃至図６で説明した静電保護回路とは異なり、接続点Ｐ１の電圧Ｖｉｎ（Ｖｉｄ）が−１Ｖを下回れば動作する。ただし、応用・変形例（その１）では、抵抗素子Ｒ３が省略されるので、その分だけ、構成の簡略化や省スペース化を図ることができる。
また、画像信号線３２７に負極性の過電圧が頻繁に発生するのであれば、図４乃至図６で説明した実施形態に係る静電保護回路６０において、抵抗素子Ｒ１、Ｒ２、Ｒ３のうち、Ｒ１を省略するとともに、トランジスター６１１のドレイン・ゲート電極を高位側電位ＶＤＤの配線３２５に接続しても良い。
【００４６】
図８は、応用・変形例（その２）に係る静電保護回路の構成を示す図である。
この図に示される応用・変形例（その２）では、図４乃至図６で説明した静電保護回路６０におけるトランジスター６１１をｐチャネル型からｎチャネル型に変更して、トランジスター６１２とチャネル型を揃えた構成となっている。このため、トランジスター６１１にあっては、ゲート・ドレイン電極が画像信号線３２７に接続されるとともに、ソース電極が接続点Ｐ２に接続される。
ｎチャネル型のトランジスターがオンしてソース電極からドレイン電極に向かって電流が流れる条件については、すでに式（６）で説明した通りである。ただし、本例において式（６）のＶｓは接続点Ｐ２の電圧となり、Ｖｇは、画像信号線３２７の電圧Ｖｉｎ（Ｖｉｄ）となるので、結局のところ、トランジスター６１１において電流が流れる条件は、式（５）と同じとなる。
なお、トランジスター６１２側の構成および動作については、実施形態に係る静電保護回路６０と同様である。
【００４７】
この応用・変形例（その２）において、トランジスター６１１、６１２ともに、チャネル型を揃えることできるので、製造プロセスを簡略化することができる。
なお、応用・変形例（その２）では、トランジスター６１１、６１２を、ｎチャネル型で揃えたが、ｐチャネル型で揃えても良いのはもちろんである。
【００４８】
次に、上述した実施形態や応用・変形例に係る電気光学装置をライトバルブとして用いたプロジェクターについて説明する。
【００４９】
図９は、このプロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。
【００５０】
このプロジェクター２１００では、上述した電気光学装置１が、Ｒ、Ｇ、Ｂの各色に対応して３組設けられる。そして、Ｒ、Ｇ、Ｂの各色に対応するデータ信号がそれぞれ外部の上位装置から供給される構成となっている。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態に係る電気光学装置１と同様であり、Ｒ、Ｇ、Ｂのそれぞれに対応するデータ信号によりそれぞれ駆動される。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、投射レンズ２１１４によってカラー画像がスクリーン２１２０に投射されることとなる。
【００５１】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００５２】
電子機器としては、図９を参照して説明した他にも、テレビジョンや、ビューファインダー型・モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、携帯電話機などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る電気光学装置が適用可能なのは言うまでもない。
【符号の説明】
【００５３】
１…電気光学装置、１２…走査線、１４…データ線、４１…走査線駆動回路、４３…データ線駆動回路、６０…静電保護回路、６０ａ…抵抗素子群、６０ｂ…単位回路、６１１、６１２…トランジスター、Ｒ１〜Ｒ３…抵抗素子。
【図１】
2015002497.tif 000003
【図２】
2015002497.tif 000004
【図３】
2015002497.tif 000005
【図４】
2015002497.tif 000006
【図５】
2015002497.tif 000007
【図６】
2015002497.tif 000008
【図７】
2015002497.tif 000009
【図８】
2015002497.tif 000010
【図９】
2015002497.tif 000011