(57)【要約】【課題】本発明は、デジタルアナログ変換器の帯域制限を超えた変調符号送出速度の光信号を生成する光変調装置を提供する。【解決手段】本発明の光変調装置では、デジタルＩＣはデジタル変調信号を高周波側成分のデジタル信号と低周波側成分のデジタル信号とに分離し、低周波側成分のデジタル信号と周波数下方変換した高周波側成分のデジタル信号とを出力し、デジタルアナログ変換器は低周波側成分のデジタル信号及び周波数下方変換した高周波側成分のデジタル信号を第１及び第２のアナログ信号に変換し、電気信号合成部は第２のアナログ信号を周波数上方変換して高周波成分のデジタル信号と同じ周波数帯域を有する周波数下方変換された第１のアナログ信号を生成し、周波数下方変換された第１のアナログ信号と第１のアナログ信号とを加算してアナログ変調信号として光変調器に出力する。【選択図】図２
2015231069.tif 000002
【特許請求の範囲】
【請求項１】
デジタルＩＣと、
前記デジタルＩＣと電気的に接続されたデジタルアナログ変換器と、
前記デジタルアナログ変換器と電気的に接続された電気信号合成部と、
前記電気信号合成部と電気的に接続され、光源から入力した光を前記電気信号合成部が出力するアナログ変調信号で変調する光変調器と、を備え、
前記デジタルＩＣは、デジタル変調信号を高周波側成分のデジタル信号と低周波側成分のデジタル信号とに分離し、前記高周波側成分のデジタル信号を周波数下方変換し、前記低周波側成分のデジタル信号と前記周波数下方変換した高周波側成分のデジタル信号とを前記デジタルアナログ変換器へ出力し、
前記デジタルアナログ変換器は、前記周波数下方変換した高周波側成分のデジタル信号を第１のアナログ信号に変換し、前記低周波側成分のデジタル信号を第２のアナログ信号に変換し、前記第１および第２のアナログ信号を前記電気信号合成部へ出力し、
前記電気信号合成部は、前記第１のアナログ信号を周波数上方変換して前記高周波成分のデジタル信号と同じ周波数帯域を有する周波数上方変換された第１のアナログ信号を生成し、前記周波数上方変換された第１のアナログ信号と前記第２のアナログ信号とを加算し、当該加算信号をアナログ変調信号として前記光変調器に出力することを特徴とする光変調装置。
【請求項２】
前記電気信号合成部は、
前記第１のアナログ信号を周波数上方変換して前記高周波成分のデジタル信号と同じ周波数帯域を有する周波数上方変換された第１のアナログ信号を生成する周波数上方変換部と、前記周波数下方変換された第１のアナログ信号と前記第２のアナログ信号とを加算し、当該加算信号を前記アナログ変調信号として前記光変調器に出力する加算部と、
を備えたことを特徴とする請求項１に記載の光変調装置。
【請求項３】
前記電気信号合成部は、
ＩＱ変調器と、周期信号発生器と、第１及び第２の加算器と、を備え、
前記ＩＱ変調器は、第１の９０度移相器と、第１及び第２の乗算器と、を含み、
前記周期信号発生器は、前記第１のアナログ信号を周波数上方変換する際の周波数シフト量となる周波数の信号を前記第１の９０度移相器に出力し、
前記第１の９０度移相器は、前記周期信号発生器から入力した信号に基づいて、前記周期信号発生器の信号と同相の信号及び前記周期信号発生器の信号を９０度位相シフトさせた信号を生成して前記第１及び第２の乗算器に出力し、
前記第１の乗算器は、前記同相の信号と前記第１のアナログ信号とを乗算して前記第１の加算器へ出力し、
前記第２の乗算器は、前記９０度位相シフトさせた信号と、前記第１のアナログ信号を９０度位相シフトさせた信号とを乗算して前記第１の加算器へ出力し、
前記第１の加算器は、前記第１及び第２の乗算器からの出力を加算することで、前記周波数下方変換された第１のアナログ信号を生成して前記第２の加算器に出力し、
前記第２の加算器は、前記周波数下方変換された第１のアナログ信号と前記第２のアナログ信号とを加算し、当該加算信号を前記アナログ変調信号として前記光変調器に出力することを特徴とする請求項１に記載の光変調装置。
【請求項４】
前記電気信号合成部は、第２の９０度移相器をさらに備え、
前記第２の９０度移相器は、前記第１のアナログ信号が入力され、前記第１のアナログ信号と同相の信号を前記第１の乗算器に出力し、前記第１のアナログ信号を９０度位相シフトさせた信号を前記第２の乗算器に出力することを特徴とする請求項３に記載の光変調装置。
【請求項５】
前記デジタルＩＣは、前記低周波側成分のデジタル信号の帯域と前記周波数下方変換した高周波側成分のデジタル信号の帯域のいずれもが前記デジタルアナログ変換器の帯域内となるように、前記デジタル変調信号を分離することを特徴とする請求項１乃至４のいずれかに記載の光変調装置。
【請求項６】
前記デジタルＩＣは、前記低周波側成分のデジタル信号の帯域が、前記デジタル変調信号の帯域の５２％以上となるように、前記デジタル変調信号を分離することを特徴とする請求項１乃至５のいずれかに記載の光変調装置。
【請求項７】
前記電気信号合成部が１個のチップに集積されていることを特徴とする請求項１乃至６のいずれかに記載の光変調装置。
【請求項８】
前記電気信号合成部は、前記アナログ変調信号を増幅する増幅器をさらに備えたことを特徴とする請求項１乃至７のいずれかに光変調装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光信号を生成するための光変調装置に関し、より詳細には、デジタル信号処理の帯域が補償された光変調装置に関する。
【背景技術】
【０００２】
通信需要の急速な増大を背景として、通信網の大容量化に向けた検討が精力的に行われている。伝送容量の大容量化においては、周波数利用効率を高めて１本の光ファイバに伝送できる総容量を増大させる技術進展と、１チャネルあたりの伝送容量（チャネルレート）を増大させる技術進展が求められている。チャネルレートを増大させるために、複数サブキャリアをまとめて１チャネルとして扱うマルチキャリア化や、アナログ高周波回路の帯域を増大によるシンボルレート（変調符号送出速度）増大、光信号の位相及び振幅変調により複素平面上にシンボル点（符号点）を配置する直交振幅変調（ＱＡＭ：Quadrature Amplitude Modulation）が盛んに検討されている。
【０００３】
近年の直交振幅変調信号の伝送においては、位相推定や伝送路推定、分散補償などのデジタル信号処理が商用的に用いられており、光通信にデジタル信号処理を用いたことはチャネルレート向上のためのブレイクスルーであったと言える。また、商用伝送方式におけるデジタル信号処理は主に受信側で用いられてきたが、次世代の伝送システムにおいては送信側においてもデジタル信号処理を用いるべく検討が進められており、光通信におけるデジタル信号処理技術はこれからも発展していくことが予想される。しかし、直交振幅変調における多値化によるチャネルレート向上には、シャノンの定理により示されるように伝送距離とのトレードオフがあり、伝送距離を固定した場合には多値数に制限があるため一定以上のチャネルレート向上は原理的に難しい。
【０００４】
マルチキャリアを一括して扱う方式は、キャリアの数だけ送受信器を並列で用いることにより異なる周波数のキャリアを別々に変調・復調し、これらをまとめて１チャネルとして扱うことでチャネルレートを向上させる方式である。この方法は単純にデバイスを並列して１つの送受信器システムとして扱うために技術的なハードルは低い。しかし、マルチキャリア伝送は、キャリア数分だけデバイスを並列するため送受信器のサイズや消費電力がキャリア数に比例して増大し、さらにはコストや信頼性に関わる問題を有する。シャノンの定理による伝送距離制限やキャリア数増大による送受信器数増大という問題を回避しながらチャネルレートを向上するためにはシンボルレート向上が必要である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−３３４２６号公報
【非特許文献】
【０００６】
【非特許文献１】H. Yamazaki, T. Saida, T. Goh, S. Mino, M. Nagatani, H. Nosaka, K. Murata, “Dual-Carrier Dual-Polarization IQ Modulator Using a Complementary Frequency Shifter”, IEEE Journal of Selected Topics in Quantum Electronics, 2013年, Vol.19, No 6
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、高周波デバイスの広帯域化は、高周波線路の高周波特性がボトルネックとなっており難しいとされている。図１は、従来の光変調装置の概略を表している（特許文献１及び非特許文献１を参照）。図１には、デジタル集積回路（ＩＣ：Integrated Circuit）１０１と、第１及び第２の電気信号ポート１０３ａ及び１０３ｂを有するデジタルアナログ変換器１０２と、第１及び第２の変調器ドライバ１０４ａ及び１０４ｂと、レーザ光源１０５と、出力用光ポート１０７を有する光変調器１０６と、を備えた光変調装置が示されている。
【０００８】
図１に示す光変調装置では、デジタルＩＣ１０１が光変調装置から出力したい信号を生成し、デジタルＩＣ１０１で生成した信号をデジタルアナログ変換器１０２でアナログ電気信号に変換する。その後、デジタルアナログ変換器１０２で生成されて電気信号ポート１０３ａ及び１０３ｂからそれぞれ出力されたアナログ電気信号は、変調器ドライバ１０４ａ及び１０４ｂによりそれぞれ増幅されて光変調器１０６に入力される。光変調器１０６は、レーザ光源１０５から入力した光を変調器ドライバ１０４から入力した電気信号により変調し光信号を生成する。高周波電気信号は、デジタルアナログ変換器１０２、変調器ドライバ１０４、光変調器１０６を通過するため、シンボルレートはこれらの帯域により制限される。
【０００９】
変調器ドライバや光変調器は、３ｄＢ帯域が１００ＧＨｚを超えるものが存在するが、デジタルＩＣと同じ基板上に作製するデジタルアナログ変換器においては、３ｄＢ帯域が２０ＧＨｚ程度であり、光変調装置全体のボトルネックとなっている。また、光伝送の受信側の帯域を考えても、フォトダイオードやトランスインピーダンス増幅器の３ｄＢ帯域はデジタルアナログ変換器を大きく上回るものが報告されている。デジタルアナログ変換器における帯域制限は、デジタルアナログ変換器の材料として広く普及しているシリコン上の高周波線路の高周波特性による制限であり、アナログ帯域向上には材料の変更が必須となりデジタルＩＣとの親和性が薄れてしまう。このように、光送受信システムにおけるチャネルレート向上に向けたシンボルレート向上のためには、デジタルアナログ変換器の狭いアナログ帯域というボトルネックを解消する必要があった。
【００１０】
本発明は、上述のような従来技術に鑑みてなされたもので、その目的は、デジタルアナログ変換器のアナログ帯域をデジタル信号処理と外部アナログ高周波集積回路により補償された光変調装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明の請求項１に記載の光変調装置は、デジタルＩＣと、前記デジタルＩＣと電気的に接続されたデジタルアナログ変換器と、前記デジタルアナログ変換器と電気的に接続された電気信号合成部と、前記電気信号合成部と電気的に接続され、光源から入力した光を前記電気信号合成部が出力するアナログ変調信号で変調する光変調器と、を備え、前記デジタルＩＣは、デジタル変調信号を高周波側成分のデジタル信号と低周波側成分のデジタル信号とに分離し、前記高周波側成分のデジタル信号を周波数下方変換し、前記低周波側成分のデジタル信号と前記周波数下方変換した高周波側成分のデジタル信号とを前記デジタルアナログ変換器へ出力し、前記デジタルアナログ変換器は、前記周波数下方変換した高周波側成分のデジタル信号を第１のアナログ信号に変換し、前記低周波側成分のデジタル信号を第２のアナログ信号に変換し、前記第１および第２のアナログ信号を前記電気信号合成部へ出力し、前記電気信号合成部は、前記第１のアナログ信号を周波数上方変換して前記高周波成分のデジタル信号と同じ周波数帯域を有する周波数上方変換された第１のアナログ信号を生成し、前記周波数上方変換された第１のアナログ信号と前記第２のアナログ信号とを加算し、当該加算信号をアナログ変調信号として前記光変調器に出力することを特徴とする。
【００１２】
本発明に請求項２に記載の光変調装置は、本発明に請求項１に記載の光変調装置であって、前記電気信号合成部は、前記第１のアナログ信号を周波数上方変換して前記高周波成分のデジタル信号と同じ周波数帯域を有する周波数下方変換された第１のアナログ信号を生成する周波数上方変換部と、前記周波数下方変換された第１のアナログ信号と前記第２のアナログ信号とを加算し、当該加算信号を前記アナログ変調信号として前記光変調器に出力する加算部と、を備えたことを特徴とする。
【００１３】
本発明に請求項３に記載の光変調装置は、本発明に請求項１に記載の光変調装置であって、前記電気信号合成部は、ＩＱ変調器と、周期信号発生器と、第１及び第２の加算器と、を備え、前記ＩＱ変調器は、第１の９０度移相器と、第１及び第２の乗算器と、を含み、前記周期信号発生器は、前記第１のアナログ信号を周波数上方変換する際の周波数シフト量となる周波数の信号を前記第１の９０度移相器に出力し、前記第１の９０度移相器は、前記周期信号発生器から入力した信号に基づいて、前記周期信号発生器の信号と同相の信号及び前記周期信号発生器の信号を９０度位相シフトさせた信号を生成して前記第１及び第２の乗算器に出力し、前記第１の乗算器は、前記同相の信号と前記第１のアナログ信号とを乗算して前記第１の加算器へ出力し、前記第２の乗算器は、前記９０度位相シフトさせた信号と、前記第１のアナログ信号を９０度位相シフトさせた信号とを乗算して前記第１の加算器へ出力し、前記第１の加算器は、前記第１及び第２の乗算器からの出力を加算することで、前記周波数下方変換された第１のアナログ信号を生成して前記第２の加算器に出力し、前記第２の加算器は、前記周波数下方変換された第１のアナログ信号と前記第２のアナログ信号とを加算し、当該加算信号を前記アナログ変調信号として前記光変調器に出力することを特徴とする。
【００１４】
本発明に請求項４に記載の光変調装置は、本発明に請求項３に記載の光変調装置であって、前記電気信号合成部は、第２の９０度移相器をさらに備え、前記第２の９０度移相器は、前記第１のアナログ信号が入力され、前記第１のアナログ信号と同相の信号を前記第１の乗算器に出力し、前記第１のアナログ信号を９０度位相シフトさせた信号を前記第２の乗算器に出力することを特徴とする。
【００１５】
本発明に請求項５に記載の光変調装置は、本発明に請求項１乃至４のいずれかに記載の光変調装置であって、前記デジタルＩＣは、前記低周波側成分のデジタル信号の帯域と前記周波数下方変換した高周波側成分のデジタル信号の帯域のいずれもが前記デジタルアナログ変換器の帯域内となるように、前記デジタル変調信号を分離することを特徴とする。
【００１６】
本発明に請求項６に記載の光変調装置は、本発明に請求項１乃至５のいずれかに記載の光変調装置であって、前記デジタルＩＣは、前記低周波側成分のデジタル信号の帯域が、前記デジタル変調信号の帯域の５２％以上となるように、前記デジタル変調信号を分離することを特徴とする。
【００１７】
本発明に請求項７に記載の光変調装置は、本発明に請求項１乃至６のいずれかに記載の光変調装置であって、前記電気信号合成部が１個のチップに集積されていることを特徴とする。
【００１８】
本発明に請求項８に記載の光変調装置は、本発明に請求項１乃至７のいずれかに記載の光変調装置であって、前記電気信号合成部は、前記アナログ変調信号を増幅する増幅器をさらに備えたことを特徴とする。
【発明の効果】
【００１９】
本発明は、デジタルアナログ変換器が処理する高周波成分を低周波数にシフトすることによりデジタルアナログ変換器の帯域制限を回避できるため、デジタルアナログ変換器の帯域制限を超えた変調符号送出速度の光信号を生成する効果を奏する。
【図面の簡単な説明】
【００２０】
【図１】従来の光変調装置を表す図である。
【図２】本発明の第１実施形態に係る光変調装置を表す図である。
【図３】電気信号合成部の動作を表す図である。
【図４】本発明の第１実施形態の光変調装置の実現例を表す図である。
【図５】周波数上方変換器の入出力信号を表す図である。
【図６】本発明の第１実施形態に係る光変調装置の電気信号特性を表す図である。
【図７】本発明の第１実施形態に係る光変調装置の出力光信号特性を表す図である。
【図８】本発明の第２実施形態に係る光変調装置を表す図である。
【図９】ＩＱ変調器の動作を説明する図である。
【図１０】本発明の第３実施形態に係る光変調装置における信号処理を説明する図である。
【図１１】出力信号品質の周期信号周波数依存性を表す図である。
【図１２】本発明の第４実施形態に係る光変調装置を表す図である。
【図１３】第１から第４の実施形態に係る光変調装置における、信号品質のシンボルレート依存性を比較した結果を表す図である。
【図１４】本発明の第６実施形態に係る光変調装置を表す図である。
【図１５】本発明の第７実施形態に係る光変調装置を表す図である。
【発明を実施するための形態】
【００２１】
以下、図面および数式を参照して本発明の実施形態を説明する。なお、図面においては同一の機能を有する部分は同一の番号を付すことで、説明の明瞭化を図っている。
【００２２】
（第１の実施形態）
図２は、本発明の第１の実施形態に係る光変調装置の構成を示している。図２に示されるように、本発明の第１の実施形態に係る光変調装置は、デジタルＩＣ２００と、デジタルＩＣ２００と電気的に接続され、出力部に電気信号ポート２０２ａ乃至２０２ｄが設けられたデジタルアナログ変換器２０１と、電気信号ポート２０２ａに電気的に接続された周波数上方変換部２１１ａと、周波数上方変換部２１１ａと電気信号ポート２０２ｂに電気的に接続された加算器２１２ａと、電気信号ポート２０２ｃに電気的に接続された周波数上方変換部２１１ｂと、周波数上方変換部２１１ｂと電気信号ポート２０２ｄに電気的に接続された加算器２１２ｂと、加算器２１２ａ及び２１２ｂに電気的に接続され、レーザ光源１０５と光学的に接続された光変調器１０６と、光変調器１０６の出力に光学的に接続された出力用光ポート１０７と、を備えている。周波数上方変換部２１１ａ及び２１１ｂと、加算器２１２ａ及び２１２ｂとで、電気信号合成部２１０を構成している。
【００２３】
デジタルＩＣ２００は、デジタルアナログ変換されることでアナログ変調信号となるデジタル変調信号（以下、単に「デジタル変調信号」という）を高周波側成分と低周波側成分に分離し、高周波側成分のデジタル信号をデジタル信号処理にて周波数下方変換し、低周波側成分のデジタル信号と周波数下方変換した高周波側成分のデジタル信号とをデジタルアナログ変換器２０１へ出力する。ここで、デジタルＩＣ２００でのデジタル変調信号の分離処理は、分離した後の低周波成分の帯域と、周波数下方変換した高周波成分の帯域とが、いずれもデジタルアナログ変換器２０１の帯域内となるように行う。
【００２４】
デジタルアナログ変換器２０１は、周波数下方変換した高周波側成分のデジタル信号を第１のアナログ信号に変換し、電気信号ポート２０２ａ及び２０２ｃより周波数上方変換部２１１ａ及び２１１ｂにそれぞれ第１のアナログ信号を出力する。また、デジタルアナログ変換器２０１は、低周波側成分のデジタル信号を第２のアナログ信号に変換し、電気信号ポート２０２ｂ及び２０２ｄより加算器２１２ａ及び２１２ｂにそれぞれ第２のアナログ信号を出力する。
【００２５】
周波数上方変換部２１１ａ及び２１１ｂは、それぞれ、入力した第１のアナログ信号を周波数下方変換される前の元の高周波側成分の周波数帯域に周波数上方変換し、加算器２２３ａ及び２２３ｂに出力する。加算器２１２ａ及び２１２ｂは、それぞれ、周波数上方変換された第１のアナログ信号と第２のアナログ信号とを加算して加算信号を生成し、当該加算信号を、光変調器１０６を駆動してレーザ光源１０５が出力するレーザ光を変調するためのアナログ変調信号として光変調器１０６に出力する。
【００２６】
このような構成により、第１の実施形態に係る光変調装置は、デジタルアナログ変換器２０１の帯域制限を回避しつつ、高速なシンボルレートの変調光信号を得ることができる。
【００２７】
図３は、本発明に係る電気信号合成部の動作を示している。以下の図３に係る説明では、電気信号ポート２０２ａ及び２０２ｂと、周波数上方変換部２１１ａと、加算器２１２ａとから構成される一組の演算の動作について説明するが、電気信号ポート２０２ｃ及び２０２ｄと、周波数上方変換部２１１ｂと、加算器２１２ｂとから構成される組の演算についても同様の動作をする。
【００２８】
電気信号ポート２０２ａ及び２０２ｂからそれぞれ出力される第１及び第２のアナログ信号の帯域は、デジタルアナログ変換器２０１の帯域内にあり、その最大周波数成分はｆｌｉｍとする。電気信号ポート２０２ａから出力された第１のアナログ信号の０Ｈｚからｆｌｉｍまでに分布している周波数成分は、周波数上方変換部２１１ａによってｆｌｉｍから２ｆｌｉｍまでに分布している周波数成分に上方変換される。その後、周波数上方変換部２１１ａから出力された周波数上方変換された第１のアナログ信号と電気信号ポート２０２ｂから出力された第２のアナログ信号とを加算器２１２ａにより合成することで、０Ｈｚから２ｆｌｉｍまでの周波数成分を持つ信号を生成することができる。
【００２９】
このように、デジタルアナログ変換器２０１の帯域はｆｌｉｍ程度あれば足りることから、デジタルアナログ変換器２０１の帯域をｆｌｉｍとすると、本発明に係る電気信号合成部２１０は、加算器２１２により高周波側の周波数上方変換された第１のアナログ信号と低周波側の第２のアナログ信号とを加算することにより、周波数がデジタルアナログ変換器２０１の帯域の２倍に相当する２ｆｌｉｍまでの周波数成分をもつ電気信号（アナログ変調信号）を生成することができる。すなわち、デジタルアナログ変換器の帯域制限を回避して、高速なシンボルレートの変調信号を生成することができる。
【００３０】
以下では、数式を用いて上記動作を説明する。本発明に係る演算の結果として得られる信号、すなわち電気信号合成部２１０の出力であるアナログ変調信号ｓout(ｔ)は、フーリエ級数展開により下記のように記述できる。
【００３１】
まず、デジタルＩＣ２００に入力されるデジタル変調信号ｓ(ｔ)は、以下の（数式１）で示される。  
s(t)=S0exp(2πf0t)+S1exp(2πf1t)+…+S2N-1exp(2πf2N-1t)      （数式１）
ここで、ｆxは各項の周波数（ｘは０から２Ｎ−１までの整数）、Ｓk(ｔ)は信号の各周波数成分の振幅（ｋは０から２Ｎ−１までの整数）、２Ｎ−１はフーリエ級数展開の最大次数である。Ｎは演算を行うデータ長とオーバーサンプリング係数によって決定される。デジタルＩＣ２００内のデジタル処理にて、デジタルＩＣ２００はデジタル変調信号ｓ(ｔ)を以下のように分割する。  
sL(t)=S0exp(2πf0t)+S1exp(2πf1t)+…+SN-1exp(2πfN-1t)      （数式２）
sU(t)=SNexp(2πfNt)+SN+1exp(2πfN+1t)+…+S2N-1exp(2πf2N-1t)      （数式３）
ｓL(ｔ)はデジタル変調信号ｓ(ｔ)の低周波側の周波数成分のデジタル信号であり、ｓU(ｔ)はデジタル変調信号ｓ(ｔ)の高周波側の周波数成分のデジタル信号である。なお、ここでは、低周波側信号ｓL(ｔ)と高周波側信号ｓU(ｔ)はＮ次の次数を境に分離した。すなわち、元のデジタル変調信号ｓ(ｔ)の周波数帯域のちょうど中間となる周波数にて低周波側信号ｓL(ｔ)と高周波側信号ｓU(ｔ)とを分離したが、本発明はこれに限定されるものではない。先に述べたように、低周波側信号ｓL(ｔ)と高周波側信号ｓU(ｔ)を周波数下方変換した高周波側信号ｓU’(ｔ)とが、いずれもデジタルアナログ変換器２０１の帯域内となるような周波数を基準として分離すればよい。
【００３２】
次いで、デジタルＩＣ２００は、デジタル処理にて高周波側信号ｓU(ｔ)の周波数を下方変換する。すなわち、高周波側信号ｓU(ｔ)が周波数下方変換された高周波側信号ｓU’(ｔ)は、以下の（数式４）で示される。  
sU’(t)=SNexp(2πf0t)+SN+1exp(2πf1t)+…+S2N-1exp(2πfNt)      （数式４）
デジタルＩＣ２００により（数式１）乃至（数式４）の演算が行われて生成された信号ｓL(ｔ)及びｓU’(ｔ)は、デジタルアナログ変換器２０１に入力されてアナログ変換される。その後、周波数下方変換及びアナログ変換された高周波側信号ｓU’(ｔ)は電気信号ポート２０２ａから出力され、アナログ変換された低周波側信号ｓL(ｔ)は電気信号ポート２０２ｂから出力される。
【００３３】
電気信号ポート２０２ａから出力された信号ｓU’(ｔ)は周波数上方変換部２１１ａにより周波数が上方変換される。すなわち、信号ｓU’(ｔ)が上方変換された後の信号ｓU’’(ｔ)は、以下の（数式５）のように表される。  
sU’’(t)=SNexp(2πfNt)+SN+1exp(2πfN+1t)+…+S2N-1exp(2πf2N-1t)    （数式５）
ここで、（数式５）で示されるｓU’’(ｔ)は上記（数式３）に等しい。すなわち、ｓU’’(ｔ)は以下の（数式６）のように表される。  
sU’’(t)=sU(t)      （数式６）
周波数上方変換部２１１ａの出力ｓU’’(ｔ)と電気信号ポート２０２ｂの出力ｓL(ｔ)は加算器２１２ａに入力されて加算される。すなわち、加算器２１２ａの出力である電気信号合成部２１０の出力ｓout(ｔ)は、以下の（数式７）のように表される。  
sout(ｔ)=sU’’(t)+sL(t)=sU(t)+sL(t)=s(t)      （数式７）
このようにして、デジタル変調信号ｓ(ｔ)をアナログ変調してアナログ変調信号ｓout(ｔ)が得られることがわかる。
【００３４】
ここで、図２に示す光変調装置では、電気信号ポート２０２ａ及び２０２ｂと、周波数上方変換部２１１ａと、加算器２１２ａとから構成される組と、電気信号ポート２０２ｃ及び２０２ｄと、周波数上方変換部２１１ｂと、加算器２１２ｂとから構成される組との２組を用いて２系統の電気信号を用いる構成を例示したが、いずれか１組のみで構成して１系統の電気信号を用いる構成としてもよく、また複数の組を構成して複数の系統の電気信号を用いる構成としてもよい。
【００３５】
図４に、本発明の第１の実施形態に係る光変調装置の実施例を示す。図４には、デジタルシグナルプロセッサ（ＤＳＰ：Digital Signal Processor）３０１と、ＤＳＰ３０１と電気的に接続され、出力部にＲＦ端子３０３ａ乃至３０３ｄが設けられたデジタルアナログ変換器３０２と、ＲＦ端子３０３ａに電気的に接続された周波数上方変換部３０４ａと、周波数上方変換部３０４ａとＲＦ端子３０３ｂに電気的に接続されたパワーコンバイナ３０５ａと、ＲＦ端子３０３ｃに電気的に接続された周波数上方変換部３０４ｂと、周波数上方変換部３０４ｂとＲＦ端子３０３ｄに電気的に接続されたパワーコンバイナ３０５ｂと、パワーコンバイナ３０５ａの出力部に電気的に接続されたＲＦドライバ３０６ａと、パワーコンバイナ３０５ｂの出力部に電気的に接続されたＲＦドライバ３０６ｂと、ＲＦドライバ３０６ａ及び３０６ｂにそれぞれ電気的に接続されたＲＦ端子３０７ａ及び３０７ｂを有する光変調器３０８と、光変調器３０８の出力部に光学的に接続された光コネクタ３１０ａと、光変調器３０８及び狭線幅波長可変レーザ３０９を光学的に接続する光コネクタ３１０ｂ及び３１０ｃと、を備えた光変調装置が示されている。
【００３６】
図４に示される光変調装置では、光変調装置で生成される光信号が２系統のデジタル変調信号ｓ1(ｔ)及びｓ2(ｔ)から生成される構成を実現した。デジタル変調信号ｓ1(ｔ)及びｓ2(ｔ)のシンボルレートは５０ＧＢａｕｄとした。光変調器３０８は、ニオブ酸リチウム（ＬＮ：Lithium Niobate）変調器を用いた。
【００３７】
ＤＳＰ３０１は、（数式１）によりデジタル変調信号ｓ1(ｔ)及びｓ2(ｔ)を生成し、（数式２）及び（数式３）に示される信号分割、（数式４）に示される周波数下方変換を行い、信号ｓ1U’(ｔ)、ｓ1L(ｔ)、ｓ2U’(ｔ)及びｓ2L(ｔ)を生成して出力する。これらのデジタル信号ｓ1U’(ｔ)、ｓ1L(ｔ)、ｓ2U’(ｔ)及びｓ2L(ｔ)は、デジタルアナログ変換器３０２によりアナログ信号に変換され、それぞれＲＦ端子３０３ａ乃至３０３ｄから出力される。ＲＦ端子３０３ａから出力された信号ｓ1’(ｔ)及びＲＦ端子３０３ｂから出力された信号ｓ2U’(ｔ)は、周波数上方変換器３０４ａ及び３０４ｂに入力される。周波数上方変換器３０４ａ及び３０４ｂは、入力した信号ｓ1’(ｔ)及びｓ2U’(ｔ)に基づいて（数式５）に従う演算処理を行い、それぞれ信号ｓ1U’’(ｔ)及びｓ2U’’(ｔ)を生成して出力する。その後、周波数上方変換器３０４ａから出力された信号ｓ1ｕ’’(ｔ)及びＲＦ端子３０３ｂから出力された信号ｓ1L(ｔ)は、パワーコンバイナ３０５ａに入力されて加算され、（数式７）のようにアナログ変調信号sout1(ｔ)＝ｓ1(ｔ)が生成される。同様に、周波数上方変換器３０４ｂから出力された信号ｓ2U’’(ｔ)及びＲＦ端子３０２ｄから出力された信号ｓ2L(ｔ)は、パワーコンバイナ３０５ｂに入力されて加算され、（数式７）のようにアナログ変調信号sout2(ｔ)＝信号ｓ2(ｔ)が生成される。
【００３８】
こうして生成された２系統のアナログ変調信号ｓ1(ｔ)及びｓ2(ｔ)は、それぞれＲＦドライバ３０６ａ及び３０６ｂによって増幅され、ＲＦ端子３０７ａ及び３０７ｂから光変調器３０８に入力される。光変調器３０８は、狭線幅波長可変光源３０９から光コネクタ３１０ａ及び３１０ｂを介して入力された無変調連続波（ＣＷ：Continuous Wave）光をアナログ変調信号ｓ１(ｔ)及びｓ２(ｔ)により変調する。光変調器３０８の出力光信号は、光コネクタ３１０ｃから光変調装置の外に出力される。
【００３９】
図５（ａ）は周波数上方変換器３０４ａの入力信号スペクトルを示し、図５（ｂ）は周波数上方変換器３０４ａの出力信号スペクトルを示す。入力信号は周波数上方変換前の信号ｓ1U’(ｔ)であり、図５（ａ）に示されるように、入力信号の電力は周波数が０乃至１２．５ＧＨｚの領域に分布している。一方、出力信号は周波数上方変換後の信号ｓ1U’’(ｔ)であり、図５（ｂ）に示されるように、信号の電力は周波数が１２．５乃至２５ＧＨｚの領域に分布している。このように、周波数上方変換器３０４ａにより信号ｓ1U’(ｔ)の周波数が上方に変換されていることがわかる。上記では、アナログ変調信号ｓ1(ｔ)を生成する過程における周波数上方変換部３０４ａの入出力信号について説明したが、アナログ変調信号ｓ2(ｔ)を生成する過程における周波数上方変換部３０４ｂの入出力信号についても同様である。
【００４０】
図６は、本発明の第１の実施形態に係る光変調装置の電気信号特性を表している。図６（ａ）はパワーコンバイナ３０５ａによって加算が行われた後のアナログ変調信号ｓ1(ｔ)のスペクトルを表している。図６（ａ）から、アナログ変調信号ｓ1(ｔ)の電力は周波数が０乃至２５ＧＨｚの領域に分布していることがわかる。このように、シンボルレート５０ＧＢａｕｄ、ロールオフ率α≒０のナイキスト波形信号であることがスペクトルから確認できる。また、図６（ｂ）は、アナログ変調信号ｓ1(ｔ)の時間波形を表している。図６（ｂ）から、時間波形が２０ｐｓ間隔で開口していることから５０ＧＢａｕｄであることがわかり、遷移波形からナイキスト波形であることがわかる。上記では、アナログ変調信号ｓ1(ｔ)について説明したが、アナログ変調信号ｓ2(ｔ)についても同様である。
【００４１】
図７は、本発明の第１の実施形態に係る光変調装置の出力光信号特性を表している。図７（ａ）は本発明に係る光変調装置の出力光信号のスペクトルを表しており、光変調装置の出力光信号の相対周波数が−２５乃至２５ＧＨｚの領域に電力が分布していることから、シンボルレート５０ＧＢａｕｄで、ロールオフ率α≒０のナイキスト波形光信号が生成できていることがわかる。また、図７（ｂ）は、本発明に係る光変調装置の出力光信号を復調した結果のコンスタレーションを表している。図７（ｂ）に示されるように、信号劣化の大きさを示すエラーベクトル振幅（ＥＶＭ：Error Vector Magnitude）が１０％以下であり、これはビットエラーレート１０−９以下に相当するので、良好な信号特性が得られていることがわかる。
【００４２】
上記実施例では、２系統の電気信号ｓ1(ｔ)及びｓ2(ｔ)を光変調器に入力して光信号を生成する場合を例に説明したが、これは中長距離の光伝送において光位相変調信号を生成するにあたり、光の実軸と虚軸を個別に振幅変調する光ＩＱ変調器が用いられることが多いからである。しかしながら、本発明に係る光変調装置はこの例に限定されるものではなく、１系統の電気信号のみから光信号を生成するものでも、４系統の電気信号から光信号を生成するものでも、その他複数系統の電気信号から光信号を生成するものであっても、勿論構わない。
【００４３】
また、上記実施例では、加算器としてパワーコンバイナを用いる場合を例に説明したが、これはパワーコンバイナの３ポートのインピーダンスが５０Ωに揃えられるからである。しかしながら、本発明に係る光変調装置はこの例に限定されるものではなく、パワースプリッタのように２ポートのインピーダンスが７５Ωで１ポートのインピーダンスが５０Ωのものを使用しても良いし、集積回路のようにインピーダンスマッチングを無視した構成の加算器を使用しても、勿論構わない。
【００４４】
また、上記実施例では、光変調器として材料がニオブ酸リチウムの光ＩＱ変調器を例に説明したが、これは、ＬＮ光変調器は損失やチャープが少なく消光比が高いため特性の良い光信号を生成できるからである。しかしながら、本発明に係る光変調装置はこの例に限定されるものではなく、光変調器の材料として、インジウムリン、ガリウムヒ素、ガリウムナイトライド、シリコンなどの半導体を用いても良いし、ポリマーなどの有機材料であっても、勿論構わない。
【００４５】
また、上記実施例では、レーザ光源として狭線幅波長可変光源を用いる構成を例に説明したが、これは光の位相情報を利用するコヒーレント伝送には狭線幅であるほうが位相ノイズが少なく伝送特性が良好となるからであり、波長可変であると光通信波長帯全域をカバーできるからである。しかしながら、本発明に係る光変調装置はこの例に限定されるものではなく、狭線幅ではないレーザであっても、波長可変ではないレーザであっても、勿論構わない。
【００４６】
また、上記実施例では、生成される光信号のフォーマットが位相偏移変調（ＱＰＳＫ：Quadrature Phase Shift Keying）である場合を例に説明したが、これはＱＰＳＫを光ＩＱ変調器で生成する場合には２系統の信号が２値信号となり現象が簡便であるからである。しかしながら、本発明に係る光変調装置はこの例に限定されるものではなく、変調フォーマットがオンオフ変調（ＯＯＫ：On-Off-Keying）であっても、ＱＡＭであっても、多次元符号化変調であっても、勿論構わない。
【００４７】
また、上記実施例では、電気信号を増幅するためにＲＦドライバを用いた構成を例に説明したが、これはデジタルアナログ変換器の出力は光変調器の駆動振幅より小さいことが多いためである。しかしながら、本発明に係る光変調装置はＲＦドライバを使用する構成に限定されるものではなく、変調効率の高い光変調器を用いることによりＲＦドライバを使用しない構成でも良いし、高出力デジタルアナログ変換器を用いることによりＲＦドライバを使用しない構成でも良いし、増幅機能が設けられた周波数上方変換器または加算器を用いることによりＲＦドライバを使用しない構成でも、勿論構わない。
【００４８】
また、上記実施例では、生成される光信号のシンボルレートが５０ＧＢａｕｄの場合を例に説明したが、これは今回用いたデジタルアナログ変換器の帯域では生成できないシンボルレートであり、かつ計算が簡便なため原理の検証がしやすいからである。しかしながら、本発明に係る光変調装置はこの例に限定されるものではなく、シンボルレートは４０ＧＢａｕｄであっても、８０ＧＢａｕｄであっても、その他のレートであっても、勿論構わない。
【００４９】
また、上記実施例では、生成される光信号がロールオフ率α≒０のナイキスト波形である場合を例に説明したが、これはα＝０のナイキスト波形の信号のスペクトルが矩形であり本発明の原理を確認しやすいからである。しかしながら、本発明に係る光変調装置はこの例に限定されるものではなく、α＝０．２のナイキスト波形であっても構わないし、α＝１の矩形時間波形の信号であっても構わないし、その他のαであっても、勿論構わない。
【００５０】
（第２の実施形態）
図８は、本発明の第２の実施形態に係る光変調装置を表している。図８には、デジタルＩＣ２００と、デジタルＩＣ２００と電気的に接続され、出力部に電気信号ポート２０２ａ乃至２０２ｄが設けられたデジタルアナログ変換器２０１と、デジタルアナログ変換器２０１に電気的に接続された電気信号合成部４００と、電気信号合成部４００と電気的に接続され、レーザ光源１０５と光学的に接続された光変調器１０６と、光変調器１０６の出力に光学的に接続された出力用光ポート１０７と、を備えた光変調器が示されている。
【００５１】
電気信号合成部４００は、９０°移相器４０１ａ及び４０１ｂと、ＩＱ変調器４１０ａ及び４１０ｂと、周期信号発生器４０２と、加算器４０３ａ及び４０３ｂとを備える。ＩＱ変調器４１０ａは、周期信号発生器４０２の出力が入力される９０°移相器４０１ｃと、９０°移相器４０１ａの一方の出力と９０°移相器４０１ｃの一方の出力が入力される乗算器４１１ａと、９０°移相器４０１ａの他方の出力と９０°移相器４０１ｃの他方の出力が入力される乗算器４１１ｂと、乗算器４１１ａ及び４１１ｂの出力が入力される加算器４０３ｃとを含む。ＩＱ変調器４１０ｂは、周期信号発生器４０２の出力が入力される９０°移相器４０１ｄと、９０°移相器４０１ｂの一方の出力と９０°移相器４０１ｄの一方の出力が入力される乗算器４１１ｃと、９０°移相器４０１ｂの他方の出力と９０°移相器４０１ｄの他方の出力が入力される乗算器４１１ｄと、乗算器４１１ｃ及び４０２ｄの出力が入力される加算器４０３ｄと、を含む。
【００５２】
９０°移相器４０１ａ及び４０１ｂは、電気信号ポート２０２ａ及び２０２ｃからそれぞれ出力される電気信号を９０°位相差を有する２つの信号に分配する機能を有し、この機能はすなわちヒルベルト変換をしていることに相当する。９０°移相器４０１ａ及び４０１ｂにおいてヒルベルト変換が行われた信号がＩＱ変調器４１０ａ及び４１０ｂに入力されるため、ＩＱ変調器４１０ａ及び４１０ｂは片側波帯（ＳＳＢ：Single Side Band）変調の動作をする。
【００５３】
例えば、９０°移相器４０１ａの２出力のうち一方の位相を０°としたとき他方の位相は９０°となる。同様に、９０°位相器４０１ｂの２出力のうち一方の位相を０°としたとき他方の位相は９０°となる。乗算器４１１ａにおいて９０°移相器４０１ａの位相０°の出力及び９０°移相器４０１ｃの位相０°の出力が乗算され、乗算器４１１ｂにおいて９０°位相器４０１ａの位相９０°の出力及び９０°移相器４０１ｃの位相９０°の出力が乗算されるとき、ＩＱ変調器４１０ａはＳＳＢ変調の動作をする。
【００５４】
電気信号合成部がこのような構成であっても、本発明の効果を奏することができる。以下、図９を用いて、ＩＱ変調器４１０ａ及び４１０ｂの動作について数式を用いて説明する。図９（ａ）は、ＩＱ変調器４１０ａを示している。周期信号発生器４０２が正弦波波形の信号を出力するものとし、その角周波数がω（周波数ｆ＝ω/２π）であるとすると、９０°移相器４０１ｃへの入力Ｖinは、以下の（数式８）で表される。
【００５５】
Ｖin＝cos(ωt)      （数式８）
９０°移相器４０１ｃは、（数式８）の入力に対し、９０°位相差のついた２つの信号として、乗算器４１１ａに対してcos(ωt)、乗算器４１１ｂに対してsin(ωt)を出力する。
【００５６】
一方、９０°移相器４０１ａが正弦波波形の信号を出力しているものと想定し、その角周波数がΩ（周波数Ｆ＝Ω/２π）であると仮定する。９０°移相器４０１ａは９０°位相差のついた２つの信号を出力するので、乗算器４１１ａに対してcos(Ωt)、乗算器４１１ｂに対してsin(Ωt)を出力するものとする。乗算器４１１ａは乗算の結果としてcos(ωt)cos(Ωt)を、乗算器４１１ｂは乗算の結果としてsin(ωt)sin(Ωt)を、加算器４０３ｃに出力する。乗算器４１１ａ及び４１１ｂから出力された信号が加算器４０３ｃで加算されることにより、最終的に、ＩＱ変調器４１０ａの出力信号Ｖoutは、以下の（数式９）で示される。  
【００５７】
【数１】
2015231069.tif 000003
【００５８】
出力信号Ｖoutのスペクトルを、図９（ｂ）に示す。図９（ｂ）に示されるように、ＩＱ変調器４１０ａは、９０°移相器４０１ａの出力角周波数Ωを、周期信号発生器４０２の出力角周波数ωだけ上方変換（すなわち、９０°移相器４０１ａの出力周波数Ｆを、周期信号発生器４０２の出力周波数ｆだけ上方変換）することができる。
【００５９】
出力信号Ｖout及び第２のアナログ信号は、加算器４０３ａに入力されて加算され、アナログ変調信号ｓ1(ｔ)として光変調器１０６に出力される。
【００６０】
なお、上述の説明では、９０°移相器４０１ａの出力は、単一の周波数成分である正弦波波形の信号として説明したが、実際には、図５に示されるｓ１U’(ｔ)のような、所定の帯域にわたって分布する周波数成分を有する信号である。９０°移相器４０１ａの出力がこのような信号であっても、ＩＱ変調器４１０ａは９０°移相器４０１ａの出力信号を、周期信号発生器４０２の出力周波数だけ周波数上方変換できることは言うまでもない。また、当然ではあるが、ＩＱ変調器４１０ｂも、ＩＱ変調器４１０ａと同様の動作をするものであることは、言うまでもない。
【００６１】
本発明の第２の実施形態に係る光変調装置によると、ＩＱ変調器４１０を用いてＳＳＢ変調により周波数上方変換を行う場合、周波数上方変換の演算時の不要スペクトル成分発生を抑えることができる。もし不要なスペクトル成分が発生する構成の周波数上方変換部であった場合にはバンドパスフィルタを追加で設けなければならず、部品点数が増大する。また、バンドパスフィルタを追加で設ける場合には、一般にカットオフ特性が急峻なフィルタは実現が難しいためカットオフ特性が緩やかなフィルタを用いることになってしまうが、この場合は必要な信号がフィルタリングされてしまったり、不要な信号が残留してしまったりすることにより、生成する電気信号の特性が劣化してしまう。これらの特性劣化をデジタルＩＣ２００内のデジタル処理で事前に補償することも可能であるが、この場合にはデジタルＩＣの規模が増大してしまう。上記から、信号特性劣化やデジタルＩＣ規模増大を抑えて本発明の効果を奏することができることが、本発明の第２の実施形態に係る光変調装置の利点である。
【００６２】
また、本発明の第２の実施形態に係る光変調装置において、ＳＳＢ変調を行うために必要なヒルベルト変換対の生成に９０°位相器を用いることで、デジタルアナログ変換器の規模を抑えることができる。ヒルベルト変換対の生成はデジタル領域でもアナログ領域でも行うことができるが、デジタル領域でヒルベルト変換対を生成すると、図８に示される構成と同様の信号処理を行うためにはデジタルアナログ変換器の出力ＲＦ端子が６個必要になり、図８に示される電気信号ポートが４個の構成と比較して１．５倍に増加してしまう。このように、デジタルアナログ変換器の規模増大を抑えつつ本発明の効果を奏することができることが、本発明の第２の実施形態の利点である。
【００６３】
（第３の実施形態）
図１０は、本発明の第３の実施形態に係る光変調装置を表している。図１０に示されるように、第３の実施形態に係る光変調装置は、第２の実施形態に係る光変調装置と同様の構成を有しているが、デジタルＩＣ２００においてデジタル変調信号ｓ(ｔ)を高周波側信号ｓU(ｔ)と低周波側信号ｓL(ｔ)に分割する際、その分割が非対称であり、低周波側信号ｓL(ｔ)の信号帯域が、高周波側信号ｓU(ｔ)の信号帯域と低周波側信号ｓL(ｔ)の信号帯域の合計に対して５２％以上である点で第２の実施形態と異なる。
【００６４】
図１０にはまた、本発明の第３の実施形態に係る光変調装置における信号処理の概略が示されている。図８に示される本発明の第２の実施形態に係る光変調装置の構成では、ヒルベルト変換器として９０°移相器４０１ａ及び４０１ｂを用いている。しかし、信号電力が分布している周波数帯から０Ｈｚまで９０°性を保つ９０°移相器は、一般的に実現が困難である。すなわち、本発明に係る光変調装置において、シンボルレート５０ＧＢａｕｄの信号を生成する場合（信号の周波数帯域は０〜２５ＧＨｚ）には、高周波側信号ｓU(ｔ)を周波数下方変換した信号ｓU’(ｔ)の帯域である０Ｈｚから１２．５ＧＨｚにわたり９０°性を保った９０°移相器が必要であるが、その実現が困難である。その理由は、桁で異なる周波数に対してインピーダンス整合をとることが原理的に困難だからである。
【００６５】
そこで、本発明の第３の実施形態に係る光変調装置のように、例えば高周波側信号ｓU(ｔ)は帯域１３．５〜２５ＧＨｚの周波数帯とし、それを周波数下方変換した信号ｓU’(ｔ)は帯域１．０〜１２．５ＧＨｚの信号となるようにデジタルＩＣ２００において信号処理すれば、ＤＣ成分に近い低周波帯の信号が９０°移相器へ入力されることを回避できるため、９０°移相器の９０°性を保つことが可能である。このとき、高周波側信号ｓU(ｔ)の信号帯域を削った分だけ低周波側信号ｓL(ｔ)の信号帯域を増やし、この例では０Ｈｚから１３．５ＧＨｚに分布するようにデジタルＩＣ２００で信号処理すればよい。そして、周期信号発生器４０２を、第２の実施形態と同様に、デジタル変調信号ｓ(ｔ)の帯域の中心となる周波数（上述の例では１２．５ＧＨｚ）の正弦波波形の信号を出力するように設定すれば、加算器４０３ａおよび４０３ｂから、図１０に示すように、元のデジタル変調信号ｓ(ｔ)と同じ帯域のアナログ変調信号を得ることができる。
【００６６】
上記のように、低い周波数帯を避けるように非対称にスペクトルを分割するデジタル処理をする場合には、高周波側信号ｓU(ｔ)の信号帯域（ΔｆSU）と低周波側信号ｓL(ｔ)の信号帯域（ΔｆSL）の合計に対して低周波側信号ｓL(ｔ)の信号帯域が５２％以上に設定すると、信号品質の劣化がない出力光信号が得られる。ここで、「高周波側信号ｓU(ｔ)の信号帯域（ΔｆSU）と低周波側信号ｓL(ｔ)の信号帯域（ΔｆSL）の合計」とは、デジタル変調信号ｓ(ｔ)の全信号帯域にほかならない。
【００６７】
図１１は、高周波側信号ｓU(ｔ)と低周波側信号ｓL(ｔ)の合計に対する低周波側信号ｓL(ｔ)の割合の出力光信号品質への影響を表している。図１１の横軸はΔｆSL／（ΔｆSL＋ΔｆSU）を表しており、縦軸は信号劣化の大きさを表すＥＶＭを表している。図１１に示されるように、ΔｆSL／（ΔｆSL＋ΔｆSU）が５０％以下の領域ではＥＶＭが２０％以上となり信号劣化が見られるが、ΔｆSL／（ΔｆSL＋ΔｆSU）が５２％以上の領域ではＥＶＭが１０％以下となり信号劣化が見られない。
【００６８】
このように、本発明の第３の実施形態に係る光変調装置の構成においては、高周波側の信号帯域（ΔｆSU）と低周波側の信号帯域（ΔｆSL）の合計に対して低周波側の信号帯域が５２％以上とすることが望ましい。
【００６９】
以上のように、本発明の第３の実施形態に係る光変調装置では、帯域の狭いデジタルアナログ変換器２０１による帯域制限のボトルネックを受けることなく、かつ電気信号合成部４１０を構成する９０°移相器４０１における９０°移相特性の影響を受けることなく、高速なシンボルレートの変調光信号を得ることができる。
【００７０】
（第４の実施形態）
図１２は、本発明の第４の実施形態に係る光変調装置を表している。本実施形態に係る光変調装置は、第２の実施形態で述べた電気信号合成部４００におけるヒルベルト変換機能を、図１２に示すデジタルＩＣ５００におけるデジタル処理で実施するものであり、デジタルＩＣ５００、デジタルアナログ変換器５０１及び電気信号ポート５０２ａ及び５０２ｆ以外の構成は第２の実施形態と同じである。
【００７１】
ＩＱ変調器４１０ａの入力には、デジタルアナログ変換器５０１の２つの電気信号ポート５０２ａ及び５０２ｂを用い、ＩＱ変調器４１０ａ及び４１０ｂの入力には、デジタルアナログ変換器５０１の２つの電気信号ポート５０２ｄ及び５０２ｅを用いる。ＩＱ変調器４１０ａ及び４１０ｂはＳＳＢ変調として駆動されるため、デジタルＩＣ５００におけるデジタル処理により電気信号ポート５０２ａ及び５０２ｂから出力される信号はヒルベルト変換対をなし、同様に、電気信号ポート５０２ｄ及び５０２ｅから出力される信号もヒルベルト変換対をなす。このような構成であっても、本発明の効果を奏することができる。
【００７２】
なお、本実施形態に係る光変調装置において、第３の実施形態と同様に、デジタルＩＣ５００にて、低周波側信号ｓL(ｔ)の帯域を、変調信号ｓ(ｔ)の帯域のうち下方５２％以上の信号帯域となるようにして非対称に分割するように処理してもよい。
【００７３】
図１３は、第１乃至第４の実施形態に係る光変調装置における、信号品質のシンボルレート依存性の比較を表している。図１３に示されるグラフの横軸はシンボルレートであり、縦軸は信号劣化の大きさを表すＥＶＭである。ここでは３ｄＢ帯域が２０ＧＨｚのデジタルアナログ変換器を用いた。いずれの実施形態で説明した光変調装置も、図１３で示すものと同様の特性を示している。シンボルレートが増大していくとデジタルアナログ変換器の帯域制限の影響でＥＶＭが増大する。
【００７４】
図１３に示されるように、図１に示す従来の光変調装置の出力光信号品質は、シンボルレート２５ＧＢａｕｄ以上のときにＥＶＭが１０％を超える。一方、本発明に係る光変調装置の出力光信号は、シンボルレート５０ＧＢａｕｄ以下のときにはＥＶＭ１０％を下回っている。このように、本発明に係る光変調装置は、３ｄＢ帯域が２０ＧＨｚのデジタルアナログ変換器を用いた場合には、従来の光変調装置では特性が劣化してしまうようなシンボルレート２５ＧＢａｕｄ以上であっても、変調特性の劣化を抑制することができる。すなわち、本発明に係る光変調装置では、帯域の狭いデジタルアナログ変換器による帯域制限のボトルネックを受けることなく、高速なシンボルレートの変調光信号を得ることができる。
【００７５】
（第５の実施形態）
図１４は、本発明の第５の実施形態に係る光変調装置を表している。図１４に示す本発明の第５の実施形態に係る光変調装置は、周波数上方変換部２０２ａ及び２０２ｂと、加算器２０３ａ及び２０３ｂとが１チップの電気信号合成ＩＣ６００に集積されている。
【００７６】
電気信号ポート２０２ａ乃至２０２ｄから出力されるデジタルアナログ変換器２０１の出力信号は電気信号合成ＩＣ６００に入力され、電気信号合成ＩＣ６００の内部で周波数上方変換及び加算の演算がなされた後に出力される。このような構成により、小型な部品を用いて本発明の効果を奏することができる。
【００７７】
（第６の実施形態）
図１５は、本発明の第６の実施形態に係る光変調装置を表している。図１５に示す本発明の第６の実施形態に係る光変調装置は、電気信号合成ＩＣ６００の内部に、アナログ変調信号を増幅する信号増幅部７０１ａ及び７０１ｂを備える。このような構成により、変調効率が高くない光変調器を用いる場合にも変調器ドライバを追加することなく簡易な構成で本発明の効果を奏することができる。
【符号の説明】
【００７８】
デジタルＩＣ  １０１、２００、５００
デジタルアナログ変換器  １０２、２０１、３０２、５０１
電気信号ポート  １０３、２０２、５０２
変調器ドライバ１０４
レーザ光源  １０５
光変調器  １０６、３０８
出力用光ポート  １０７
電気信号合成部  ２１０、４００
周波数上方変換部  ２１１、３０４
加算器  ２１２、４０３
ＤＳＰ  ３０１
ＲＦ端子  ３０３、３０７
パワーコンバイナ  ３０５
ＲＦドライバ  ３０６
狭線幅波長可変レーザ  ３０９
光コネクタ  ３１０
９０°移相器４０１
周期信号発生器  ４０２
ＩＱ変調器  ４１０
乗算器  ４１１
電気信号合成ＩＣ  ６００
信号増幅部  ７０１
【図１】
2015231069.tif 000004
【図２】
2015231069.tif 000005
【図３】
2015231069.tif 000006
【図４】
2015231069.tif 000007
【図７】
2015231069.tif 000008
【図８】
2015231069.tif 000009
【図９】
2015231069.tif 000010
【図１１】
2015231069.tif 000011
【図１２】
2015231069.tif 000012
【図１３】
2015231069.tif 000013
【図１４】
2015231069.tif 000014
【図１５】
2015231069.tif 000015
【図５】
2015231069.tif 000016
【図６】
2015231069.tif 000017
【図１０】
2015231069.tif 000018