(57)【要約】【課題】積層体に設けられる抵抗素子の抵抗値の設計を、抵抗素子が有する抵抗膜にターミナル電極として接続されるビア導体の径を変更することなく容易に行うことができる技術を提供する。【解決手段】所定方向に配列される複数の第１（第２）のセンス用ビア導体４２ａ（４２ｂ）の数を調整することにより、第１（第２）のセンス用ビア導体４２ａ（４２ｂ）それぞれのビア径を調整せずとも、複数の第１（第２）のセンス用ビア導体４２ａ（４２ｂ）を並列接続することで疑似的に抵抗膜４１の幅Ｗを大きくして、疑似的に抵抗膜４１の幅Ｗを調整することができる。したがって、積層体２１に設けられる電流検出用抵抗４の抵抗値の設計を、電流検出用抵抗４が有する抵抗膜４１に接続される各第１、第２のセンス用ビア導体４２ａ，４２ｂの径を変更することなく容易に行うことができる。【選択図】図３
2015002333.tif 000002
【特許請求の範囲】
【請求項１】
複数の絶縁層が積層された積層体と、
前記各絶縁層のいずれかの主面に設けられた抵抗膜を有する抵抗素子とを備え、
前記抵抗素子は、
それぞれ前記絶縁層を積層方向に貫通して設けられ、それぞれの一端面が前記抵抗膜に接続された複数の第１のビア導体が所定方向に配列されて成る第１のビア導体列と、
それぞれ前記絶縁層を積層方向に貫通して設けられ、それぞれの一端面が前記抵抗膜に接続された複数の第２のビア導体が、前記第１のビア導体列と平行に配列されて成る第２のビア導体列と、
前記積層体の表面に設けられた第１、第２の電極とを有し、
前記第１の電極は前記第１のビア導体列に接続され、前記第２の電極は前記第２のビア導体列に接続されている
ことを特徴とする抵抗内蔵基板。
【請求項２】
前記第１の電極は、前記積層体に設けられた配線電極により前記第１のビア導体列に接続され、前記第２の電極は、前記配線電極により前記第２のビア導体列に接続されている
ことを特徴とする請求項１に記載の抵抗内蔵基板。
【請求項３】
前記第１のビア導体の個数と、前記第２のビア導体の個数とが同一であることを特徴とする請求項１または２に記載の抵抗内蔵基板。
【請求項４】
前記抵抗素子は、
前記抵抗膜に電流を流すために前記積層体の表面に設けられ、それぞれ前記配線電極により前記抵抗膜に接続された第３、第４の電極をさらに有し、
前記第１、第２のビア導体列は、当該第１、第２のビア導体列の配置方向および前記積層方向に直交する方向からの側面視において、前記第３の電極の前記配線電極による前記抵抗膜との接続位置および前記第４の電極の前記配線電極による前記抵抗膜との接続位置の内側に配置されている
ことを特徴とする請求項１ないし３のいずれかに記載の抵抗内蔵基板。
【請求項５】
前記各絶縁層のうち２層以上の前記絶縁層の主面のそれぞれに前記抵抗膜が設けられ、前記各抵抗膜が並列接続されていることを特徴とする請求項１ないし４のいずれかに記載の抵抗内蔵基板。
【請求項６】
前記積層体の少なくとも一方の主面に前記抵抗膜が形成されていることを特徴とする請求項１ないし５のいずれかに記載の抵抗内蔵基板。
【請求項７】
前記絶縁層を積層方向に貫通して設けられ前記抵抗膜に接続された放熱用のサーマルビアをさらに備え、
前記サーマルビアは、
平面視において、前記抵抗膜と前記第１、第２のビア導体列との接続位置の外側に配置されて前記抵抗膜に接続されていることを特徴とする請求項１ないし６のいずれかに記載の抵抗内蔵基板。
【請求項８】
前記積層体がセラミック積層体であることを特徴とする請求項１ないし７のいずれかに記載の抵抗内蔵基板。
【請求項９】
請求項１ないし８のいずれかに記載の抵抗内蔵基板を備え、
前記第１、第２の電極間の電圧を測定することにより前記抵抗膜を流れる電流を検出することを特徴とする電流検出モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の絶縁層が積層された積層体に抵抗素子が設けられた抵抗内蔵基板およびこの基板を備える電流検出モジュールに関する。
【背景技術】
【０００２】
従来、図１５に示すように、複数の絶縁層５０１ａ（セラミック層）が積層された積層体５０１に４端子構造の電流検出用の抵抗素子５０２が内蔵された抵抗内蔵基板５００が提案されている（例えば、特許文献１参照）。抵抗素子５０２は、複数の絶縁層５０１ａの主面に形成された複数の抵抗膜５０４ａ，５０４ｂが並列接続用ビア導体５０３により並列接続されて成る抵抗体５０４と、抵抗体５０４に電流を流すために積層体５０１の表面に設けられたソース用電極５０５ａ，５０５ｂと、抵抗体５０４の電圧を測定することにより電流量を検出するためのセンス用電極５０６ａ，５０６ｂとを備えている。
【０００３】
また、電流取り出し用の一組のセンス用ビア導体５０７ａ，５０７ｂが、抵抗膜５０４ａの所定距離離れた位置にそれぞれ抵抗体５０４のターミナル電極として接続されている。また、各センス用ビア導体５０７ａ，５０７ｂそれぞれは、積層体５０１に設けられた面内導体５０８ａおよびビア導体５０８ｂを含む配線電極５０８によりセンス用電極５０６ａ，５０６ｂに接続されている。また、各ソース用電極５０５ａ，５０５ｂそれぞれは、抵抗膜５０４ａと各センス用ビア導体５０７ａ，５０７ｂとの接続位置を積層体５０１の積層方向に直交する方向からの側面視において挟む位置に配線電極５０８により抵抗膜５０４ａに接続されている。そして、抵抗体５０４を通って各ソース用電極５０５ａ，５０５ｂ間に流れる電流が、各センス用電極５０６ａ，５０６ｂ間の電圧が測定されることにより検出される。
【０００４】
なお、抵抗内蔵基板５００では、各ソース用電極５０５ａ，５０５ｂおよび各センス用電極５０６ａ，５０６ｂそれぞれは、積層体５０１の表面に露出するビア導体５０８ｂの端面により形成されている。また、抵抗膜５０４ａ，５０４ｂおよび各並列接続用ビア導体５０３は、例えば、Ｃｕ、Ｎｉの金属粉末と、樹脂と、有機溶剤とが混合されて成る抵抗体ペーストにより形成され、各センス用ビア導体５０７ａ，５０７ｂおよび配線電極５０８は、例えば、Ｃｕの金属粉末と、樹脂と、遊技溶剤とが混合されて成る導体ペーストにより形成される。また、図２０は従来の抵抗内蔵基板を示す図である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２０１３／００２３０８号（段落００６５〜００６８、図３など）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、センス用電極５０６ａ，５０６ｂ間においてその電圧が計測される範囲における抵抗体５０４の抵抗値の大きさは、電流取り出し用の一組のセンス用ビア導体５０７ａ，５０７ｂの抵抗膜５０４ａとの接続位置間の距離の増大に比例して大きくなり、センス用ビア導体５０７ａ，５０７ｂの大径化に反比例して小さくなる。したがって、センス用ビア導体５０７ａ，５０７ｂの配置位置が調整されてそれぞれの抵抗膜５０４ａとの接続位置間の距離が変更されたり、各センス用ビア導体５０７ａ，５０７ｂの径が変更されることにより、センス用電極５０６ａ，５０６ｂ間においてその電圧が計測される範囲における抵抗体５０４の抵抗値の大きさが調整される。
【０００７】
ところが、センス用ビア導体５０７ａ，５０７ｂの径を変更する場合には次のような問題がある。すなわち、抵抗内蔵基板５００の製造プロセスにおいて、センス用ビア導体５０７ａ，５０７ｂの径と配線電極５０８を形成するビア導体５０８ｂの径とが異なる場合に、センス用ビア導体５０７ａ，５０７ｂを形成するためのビアホールの径だけを、その他のビア導体５０８ｂを形成するためのビアホールの径と異ならせて形成するのは手間がかかる。また、レーザや金型等を用いて各絶縁層５０１ａにビアホールが形成されるが、センス用ビア導体５０７ａ，５０７ｂを所定以上に大径化するのには技術的な限界がある。
【０００８】
また、積層体５０２の所定位置には面内導体５０８ａおよびビア導体５０８ｂを含む配線電極５０８が配置されるが、センス用ビア導体５０７ａ，５０７ｂが大径化された場合には、大径化されたセンス用ビア導体５０７ａ，５０７ｂを抵抗膜５０４ａに接続して配置するためのスペースを積層体５０２内に確保する必要がある。したがって、大径化されたセンス用ビア導体５０７ａ，５０７ｂを配置するためのスペースが積層体５０２内に確保される分だけ、配線電極５０８の積層体５０１内における配置位置が制限されるので、配線電極５０８の引き回しのレイアウトに制約を受けるという問題もある。
【０００９】
この発明は、上記した課題に鑑みてなされたものであり、積層体に設けられる抵抗素子の抵抗値の設計を、抵抗素子が有する抵抗膜にターミナル電極として接続されるビア導体の径を変更することなく容易に行うことができる技術を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記した目的を達成するために、本発明の抵抗内蔵基板は、複数の絶縁層が積層された積層体と、前記各絶縁層のいずれかの主面に設けられた抵抗膜を有する抵抗素子とを備え、前記抵抗素子は、それぞれ前記絶縁層を積層方向に貫通して設けられ、それぞれの一端面が前記抵抗膜に接続された複数の第１のビア導体が所定方向に配列されて成る第１のビア導体列と、それぞれ前記絶縁層を積層方向に貫通して設けられ、それぞれの一端面が前記抵抗膜に接続された複数の第２のビア導体が前記第１のビア導体列と平行に配列されて成る第２のビア導体列と、前記積層体の表面に設けられた第１、第２の電極とを有し、前記第１の電極は、前記積層体に設けられた配線電極により前記第１のビア導体列に接続され、前記第２の電極は、前記配線電極により前記第２のビア導体列に接続されていることを特徴としている。
【００１１】
このように構成された発明では、複数の絶縁層が積層された積層体に、各絶縁層のいずれかの主面に設けられた抵抗膜を有する抵抗素子が設けられている。抵抗素子は、それぞれ絶縁層を積層方向に貫通して設けられ、それぞれの一端面が抵抗膜に接続された複数の第１のビア導体が所定方向に配列されて成る第１のビア導体列と、それぞれ絶縁層を積層方向に貫通して設けられ、それぞれの一端面が抵抗膜に接続された複数の第２のビア導体が第１のビア導体列と平行に配列されて成る第２のビア導体列とを有している。
【００１２】
また、抵抗素子は、積層体の表面に設けられた外部接続用の第１、第２の電極を有し、第１の電極は第１のビア導体列に接続され、第２の電極は第２のビア導体列に接続されている。したがって、ターミナル電極として抵抗膜に接続される第１、第２のビア導体列それぞれとの接続位置間の範囲における抵抗膜の抵抗値が、抵抗素子の外部接続用の第１、第２の電極間の抵抗値となる。
【００１３】
抵抗膜の抵抗値Ｒは、一般的に、シート抵抗Ｒｓを用いて、
Ｒ＝Ｒｓ（Ｌ／Ｗ）（Ｌ：長さ、Ｗ：幅）
と表される。本発明では、外部接続用の第１、第２の電極それぞれが第１、第２のビア導体列に接続される。したがって、抵抗膜の長さＬは、第１のビア導体列の抵抗膜との接続位置と、第２のビア導体列の抵抗膜との接続位置との間の距離により規定される。また、抵抗膜の幅Ｗは、抵抗膜にターミナル電極として接続される第１、第２のビア導体列それぞれが有する複数のビア導体の一端面の幅の合計に近似される。すなわち、第１のビア導体列が、それぞれの一端面が抵抗膜に接続された複数の第１のビア導体が所定方向に配列されて形成され、第２のビア導体列が、それぞれの一端面が抵抗膜に接続された複数の第２のビア導体が第１のビア導体列と平行に配列されて形成されているので、第１（第２）のビア導体列の各第１（第２）のビア導体の幅の合計に抵抗膜の幅Ｗが近似される。
【００１４】
したがって、所定方向に配列して設けられる複数の第１（第２）のビア導体の数を調整することにより、第１（第２）のビア導体それぞれのビア径を変更せずとも、疑似的に抵抗膜の幅Ｗを調整することができる。すなわち、複数の第１（第２）のビア導体を並列接続することにより、疑似的に抵抗膜の幅Ｗを大きくすることができる。そのため、第１の電極を介して外部接続される第１のビア導体列の抵抗膜との接続位置と、第２の電極を介して外部接続される第２のビア導体列の抵抗膜との接続位置との間の範囲における抵抗膜の抵抗値を、簡単に調整することができる。したがって、積層体に設けられる抵抗素子の抵抗値の設計を、抵抗素子が有する抵抗膜にターミナル電極として接続される各ビア導体の径を変更することなく容易に行うことができる。
【００１５】
また、前記第１の電極は、前記積層体に設けられた配線電極により前記第１のビア導体列に接続され、前記第２の電極は、前記配線電極により前記第２のビア導体列に接続されているとよい。
【００１６】
このようにすると、第１の電極が、積層体に設けられた配線電極により第１のビア導体列に接続され、第２の電極が、配線電極により第２のビア導体列に接続されるので、第１のビア導体列および第２の第２のビア導体列の、積層体内における配置の自由度を高めることができる。
【００１７】
また、前記第１のビア導体の個数と、前記第２のビア導体の個数とが同一であるとよい。
【００１８】
このように構成すると、第１のビア導体列が有する第１のビア導体の個数と、第２のビア導体列が有する第２のビア導体の個数とが同一であるため、ターミナル電極として第１、第２のビア導体列それぞれが接続された抵抗膜両側の幅Ｗを疑似的にほぼ同一にすることができる。したがって、抵抗膜両側の幅Ｗを疑似的にほぼ同一にすることができるので、抵抗素子の抵抗値の設計をより簡単に行うことができる。
【００１９】
また、前記抵抗素子は、前記抵抗膜に電流を流すために前記積層体の表面に設けられ、それぞれ前記配線電極により前記抵抗膜に接続された第３、第４の電極をさらに有し、前記第１、第２のビア導体列は、当該第１、第２のビア導体列の配置方向および前記積層方向に直交する方向からの側面視において、前記第３の電極の前記配線電極による前記抵抗膜との接続位置および前記第４の電極の前記配線電極による前記抵抗膜との接続位置の内側に配置されていてもよい。
【００２０】
このようにすると、抵抗膜に電流を流すために積層体の表面に設けられた第３、第４の電極が、それぞれ配線電極により抵抗膜に接続されている。第３、第４の電極は、第１、第２のビア導体列の配置方向および積層体の積層方向に直交する方向からの側面視において、抵抗膜と第１、第２のビア導体列との接続位置を挟む位置にそれぞれ配線電極により抵抗膜に接続されている。すなわち、第１、第２のビア導体列は、側面視において、第３の電極の配線電極による抵抗膜との接続位置および第４の電極の配線電極による抵抗膜との接続位置の内側に配置される。したがって、第１、第２のビア導体列それぞれに接続される第１、第２の電極を抵抗膜の電圧を測定するために使用することによって、第３、第４の電極間に供給されて抵抗膜を流れる電流を、第１、第２の電極間の電圧を測定することにより検出することができ、実用的な構成の４端子構造の電流検出用の抵抗素子を提供することができる。
【００２１】
また、前記各絶縁層のうち２層以上の前記絶縁層の主面のそれぞれに前記抵抗膜が設けられ、前記各抵抗膜が並列接続されていてもよい。
【００２２】
このようにすれば、各絶縁層のうち２層以上の絶縁層の主面に設けられた抵抗膜が並列接続されているので、各抵抗膜の抵抗値の大きさにばらつきがあったとしても、各抵抗膜が並列接続されて形成される抵抗素子の抵抗値のばらつきを低減することができる。
【００２３】
前記積層体の少なくとも一方の主面に前記抵抗膜が形成されているとよい。
【００２４】
このようにすると、積層体の少なくともいずれか一方の主面に露出して形成されている抵抗膜を所定形状に加工することにより、抵抗素子の抵抗値の設計を容易に行うことができる。
【００２５】
また、前記絶縁層を積層方向に貫通して設けられ前記抵抗膜に接続された放熱用のサーマルビアをさらに備え、前記サーマルビアは、平面視において、前記抵抗膜と前記第１、第２のビア導体列との接続位置の外側に配置されて前記抵抗膜に接続されているとよい。
【００２６】
このように構成すると、絶縁層を積層方向に貫通して放熱用のサーマルビアが抵抗膜に接続されて設けられている。したがって、電流が供給されて抵抗膜が発熱した場合に、抵抗膜に直接接続されたサーマルビアを介して発生した熱を逃がすことができる。また、サーマルビアは、平面視において、抵抗膜と第１、第２のビア導体列との接続位置の外側に配置されて抵抗膜に接続されている。そのため、抵抗膜の第１、第２のビア導体列との接続位置間における抵抗値が、サーマルビアが抵抗膜に接続されることにより変動するおそれがない。したがって、抵抗値の変動が抑制された状態で抵抗内蔵基板の放熱作用を促進することができる。
【００２７】
また、前記積層体がセラミック積層体であるとよい。
【００２８】
このように構成すると、抵抗膜や第１、第２のビア導体列、配線電極が形成された複数のセラミック絶縁層が積層されて成るセラミック積層体に抵抗素子が設けられた実用的な構成の抵抗内蔵基板を提供することができる。
【００２９】
また、本発明の電流検出モジュールは、請求項１ないし７のいずれかに記載の抵抗内蔵基板を備え、前記第１、第２の電極間の電圧を測定することにより前記抵抗膜を流れる電流を検出することを特徴としている。
【００３０】
このように構成された発明では、抵抗内蔵基板に設けられた第１、第２の電極間の電圧を測定することにより抵抗膜を流れる電流を検出できる実用的な構成の電流検出モジュールを提供することができる。
【発明の効果】
【００３１】
本発明によれば、それぞれ所定方向に配列される複数の第１（第２）のビア導体の数を調整することにより、第１（第２）のビア導体それぞれのビア径を調整せずとも、複数の第１（第２）のビア導体を並列接続することで疑似的に抵抗膜の幅Ｗを大きくして、疑似的に抵抗膜の幅Ｗを調整することができる。そのため、第１、第２の電極を介して外部接続される第１、第２のビア導体列それぞれの抵抗膜との接続位置間の範囲における抵抗膜の抵抗値を簡単に調整することができる。したがって、積層体に設けられる抵抗素子の抵抗値の設計を、抵抗素子が有する抵抗膜にターミナル電極として接続される各ビア導体の径を変更することなく容易に行うことができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１実施形態にかかる電流検出モジュールを示すブロック図である。
【図２】図１の電流検出モジュールが備える抵抗内蔵基板を示す断面図である。
【図３】図２の抵抗内蔵基板を示す分解斜視図である。
【図４】抵抗内蔵基板における抵抗膜とセンス用ビア導体およびサーマルビアとの接続状態を示す平面図である。
【図５】センス用ビア導体の本数と抵抗値との関係を示す図である。
【図６】サーマルビアの本数と基板表面温度との関係を示す図である。
【図７】本発明の第２実施形態にかかる抵抗内蔵基板を示す分解斜視図である。
【図８】抵抗内蔵基板の変形例を示す分解斜視図である。
【図９】本発明の第３実施形態にかかる抵抗内蔵基板を示す断面図である。
【図１０】図９の抵抗内蔵基板を示す分解斜視図である。
【図１１】抵抗内蔵基板の変形例を示す断面図である。
【図１２】本発明の第４実施形態にかかる抵抗内蔵基板を示す分解斜視図である。
【図１３】本発明の第５実施形態にかかる抵抗内蔵基板を示す断面図である。
【図１４】本発明の第６実施形態にかかる抵抗内蔵基板を示す断面図である。
【図１５】従来の抵抗内蔵基板を示す図である。
【発明を実施するための形態】
【００３３】
＜第１実施形態＞
本発明の第１実施形態について、図１〜図６を参照して説明する。図１は本発明の第１実施形態にかかる電流検出モジュールを示すブロック図、図２は図１の電流検出モジュールが備える抵抗内蔵基板を示す断面図、図３は図２の抵抗内蔵基板を示す分解斜視図である。また、図４は抵抗内蔵基板における抵抗膜とセンス用ビア導体およびサーマルビアとの接続状態を示す平面図、図５はセンス用ビア導体の本数と抵抗値との関係を示す図、図６はサーマルビアの本数と基板表面温度との関係を示す図である。
【００３４】
（構成）
電流検出モジュール１の構成の概略について説明する。
【００３５】
図１に示す電流検出モジュール１は、携帯電話や携帯情報端末などの携帯通信端末が備えるマザー基板（図示省略）等に実装され、バッテリＢおよび負荷回路Ｌに接続されて電流検出を行うことによりバッテリＢの残量管理を行うためのものであり、抵抗内蔵基板２と、電流検出用の半導体回路３（フューエルゲージＩＣ）とを備えている。
【００３６】
抵抗内蔵基板２は、例えば酸化バリウム、シリカ、アルミナを主成分とするセラミック材料により形成された複数のセラミックグリーンシートが積層、焼成されることにより形成されるセラミック積層体２１を備えている。また、積層体２１には、４端子構造の電流検出用抵抗４（本発明の「抵抗素子」に相当）と放熱用のサーマルビア５とが設けられており、その上面に半導体回路３が実装されている。
【００３７】
なお、必要に応じて半導体回路３の他に、その他の機能を有する半導体回路やチップインダクタやチップコンデンサなどの各種の実装部品が抵抗内蔵基板２に実装されて電流検出モジュール１が形成される。また、この実施形態では、複数のセラミックグリーンシートが積層されることにより、５層の絶縁層２１ａ〜２１ｅが積層されて積層体２１が形成されているが、積層体２１の層数についてはこれに限定されるものではない。すなわち、抵抗内蔵基板２の使用目的やこれに設けられる電流検出用抵抗４の構成に応じて、適宜、層数を変更すればよい。また、所定の面内導体６２や層間接続用のビア導体６１などを有する配線電極６が各絶縁層２１ａ〜２１ｅに形成されることにより、半導体回路３と電流検出用抵抗４とが電気的に接続されたり、その他の各種の実装部品が電気的に接続されたりするが、以下の説明で用いられる各図面では、説明を簡易なものとするため主要な構成のみが図示されており、その他の構成については図示省略されている。この実施形態では、後述するように、ビア導体６１が配線電極６として形成されている。
【００３８】
電流検出用抵抗４は、積層体２１を形成する各絶縁層２１ａ〜２１ｅのうち絶縁層２１ｄの主面に設けられた抵抗膜４１と、複数の第１、第２のセンス用ビア導体４２ａ，４２ｂと、第１、第２のセンス用電極４３ａ，４３ｂと、第１、第２のソース用電極４４ａ，４４ｂとを備えている。
【００３９】
抵抗膜４１は、例えばＣｕおよびＮｉまたはこれらの合金を主成分とする抵抗ペースト（抵抗材料）を用いたスクリーン印刷等の一般的な手法によりその平面視形状が矩形状に絶縁層２１ｄに形成されている。複数の第１のセンス用ビア導体４２ａ（本発明の「第１のビア導体」に相当）は、それぞれ絶縁層２１ｃを積層方向に貫通して設けられ、それぞれの一端面が抵抗膜４１の上面に一方のターミナル電極として接続されている。また、複数の第１のセンス用ビア導体４２ａは、積層方向にほぼ直交する所定方向に配列されて第１のビア導体列を成している。複数の第２のセンス用ビア導体４２ｂ（本発明の「第２のビア導体」に相当）は、それぞれ絶縁層２１ｃを積層方向に貫通して設けられ、それぞれの一端面が抵抗膜４１の上面に他方のターミナル電極として接続されている。また、複数の第２のセンス用ビア導体４２ｂは、各第１のセンス用ビア導体４２ａと抵抗膜４１との接続位置から所定距離（Ｌ）離れた位置において第１のビア導体列と平行に配列されて第２のビア導体列を成している。なお、ここで、記載するターミナル電極は、抵抗膜４１のセンス用ビア導体間の抵抗値Ｒを決定するための長さ：Ｌを決定する電極を指す。
【００４０】
なお、この実施形態では、第１のセンス用ビア導体４２ａおよび第２のセンス用ビア導体４２ｂは、同一（３本）の本数（個数）形成されている。そして、図３および図４に示すように、３組の第１、第２のセンス用ビア導体４２ａ，４２ｂが、同じ向きで第１、第２のセンス用ビア導体４２ａ，４２ｂの配置方向にほぼ直交する側面視の方向に配列して設けられている。
【００４１】
第１、第２のセンス用電極４３ａ，４３ｂ（本発明の「第１の電極」「第２の電極」に相当）は、抵抗膜４１の電圧を測定するために積層体２１の表面に設けられている。第１のセンス用電極４３ａは、絶縁層２１ａ，２１ｂそれぞれを積層方向に貫通して設けられた層間接続用のビア導体６１（配線電極６）により各第１のセンス用ビア導体４２ａ（第１のビア導体列）に接続されている。第２のセンス用電極４３ｂは、同様にして絶縁層２１ａ，２１ｂそれぞれに設けられたビア導体６１により各第２のセンス用ビア導体４２ｂ（第２のビア導体列）に接続されている。
【００４２】
すなわち、各第１のセンス用ビア導体４２ａ（第１のビア導体列）は、配線電極６（ビア導体６１）により第１のセンス用電極４３ａに接続されて並列接続されている。また、各第２のセンス用ビア導体４２ｂ（第２のビア導体列）が配線電極６により第２のセンス用電極４３ｂに接続されて並列接続されている。
【００４３】
第１、第２のソース用電極４４ａ，４４ｂ（本発明の「第３の電極」「第４の電極」に相当）は、抵抗膜４１に電流を流すために積層体２１の表面に設けられている。第１、第２のソース用電極４４ａ，４４ｂは、積層体２１の積層方向および第１、第２のセンス用ビア導体列の配置方向に直交する方向からの側面視において、抵抗膜４１と各第１、第２のセンス用ビア導体４２ａ，４２ｂ（第１のビア導体列、第２のビア導体列）との接続位置を挟む抵抗膜４１の下面位置にそれぞれ絶縁層２１ｄ，２１ｅに設けられたビア導体６１により接続されている。すなわち、第１、第２のビア導体列は、側面視において、第１のソース用電極４４ａの配線電極６による抵抗膜４１との接続位置および第２のソース用電極４４ｂの配線電極６による抵抗膜４１との接続位置の内側に配置される。
【００４４】
なお、図２および図３に示す抵抗内蔵基板２では、第１、第２のソース用電極４４ａ，４４ｂが、積層体２１の第１、第２のセンス用電極４３ａ，４３ｂが形成された主面と異なる主面に設けられているが、同じ主面に設けられていてもよい。また、第１、第２のソース用電極４４ａ，４４ｂが、積層体２１の側面に設けられて抵抗膜４１と配線電極６により接続されていてもよい。また、各第１、第２のビア導体列が、それぞれ、異なる本数の第１、第２のセンス用ビア導体４２ａ，４２ｂを備えていてもよい。また、各第１、第２のビア導体列がそれぞれ備える第１、第２のセンス用ビア導体４２ａ，４２ｂの本数は上記した数に限られるものではなく、２本以上の第１、第２のセンス用ビア導体４２ａ，４２ｂが配列されて第１、第２のビア導体列が形成されていればよい。
【００４５】
また、第１、第２のセンス用ビア導体４２ａ，４２ｂ、第１、第２のセンス用電極４３ａ，４３ｂ、第１、第２のソース用電極４４ａ，４４ｂ、ビア導体６１は、例えばＣｕを主成分とする導体ペースト（導電材料）を用いたスクリーン印刷等の一般的な手法により形成されている。
【００４６】
サーマルビア５は、絶縁層２１ｄ，２１ｅを積層方向に貫通して設けられ抵抗膜４１の下面に接続されている。また、側面視において、その平面視形状が矩形状に形成された抵抗膜４１と各第１、第２のセンス用ビア導体４２ａ，４２ｂ（第１、第２のビア導体列）との接続位置の外側であってその両側に、それぞれ複数のサーマルビア５が配置され抵抗膜４１に接続されて設けられている。また、各サーマルビア５は、側面視において、第１、第２のソース用電極４４ａ，４４ｂそれぞれのビア導体６１による抵抗膜４１との接続位置の内側に配置されて抵抗膜４１に接続されている。
【００４７】
また、各サーマルビア５は、図３および図４に示すように、抵抗膜４１の各第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置の両側それぞれに次のようにして配置されている。すなわち、４本のサーマルビア５が、第１、第２のビア導体列（各第１、第２のセンス用ビア導体４２ａ，４２ｂ）の配置方向にほぼ直交する側面視の方向に配列されて、抵抗膜４１の下面に接続されている。
【００４８】
また、サーマルビア５の積層体２１の表面に露出する端面には放熱用の平板電極５１が設けられている。なお、サーマルビア５は、ビア導体６１と同様の導電材料により形成することができるが、その他の熱伝導性のよい材料により形成されていてもよい。また、この実施形態では、サーマルビア５が、側面視において、抵抗膜４１と第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置の両側にそれぞれ設けられているが、少なくとも片側に設けられていればよい。また、サーマルビア５は抵抗膜４１に接続されて少なくとも１本設けられていればよい。また、サーマルビア５は、側面視において、抵抗膜４１と各第１、第２のセンス用ビア導体４２ａ，４２ｂ（第１、第２のビア導体列）との接続位置の外側に配置されていればよい。また、電流検出モジュール１が外部のマザー基板等に実装される際に、マザー基板等の外部の接続先に設けられた放熱用の電極に放熱用の平板電極５１が接続されるようにしてもよい。このようにすると、サーマルビア５による放熱性の向上を図ることができる。
【００４９】
半導体回路３は、第１、第２のセンス用電極４３ａ，４３ｂに接続され、第１、第２のセンス用電極４３ａ，４３ｂ間の電圧を測定することにより、バッテリＢに接続された電流検出用抵抗４に流れる電流を検出する。なお、ターミナル電極として接続された各第１、第２のセンス用ビア導体４２ａ，４２ｂ（第１、第２のビア導体列）間の範囲における抵抗膜４１の電圧が、第１、第２のセンス用電極４３ａ，４３ｂを介して半導体回路３により測定される。
【００５０】
（製造方法）
図１の電流検出モジュール１の製造方法の一例についてその概略を説明する。
【００５１】
この実施形態の電流検出モジュール１は、抵抗膜４１、各第１、第２のセンス用ビア導体４２ａ，４２ｂ、ビア導体６１が設けられた各絶縁層２１ａ〜２１ｅを成す複数枚のグリーンシートが積層されて低温焼成されることにより形成された抵抗内蔵基板２の上面に、電流検出用の半導体回路３が実装されることにより形成される。
【００５２】
まず、所定形状に形成されたグリーンシートに、金型やレーザなどを用いてビアホールが形成され、内部に導体ペーストが充填されることにより層間接続用のビア導体６１や、抵抗膜４１から電流を取り出すための各第１、第２のセンス用ビア導体４２ａ，４２ｂ、放熱用の各サーマルビア５が形成される。また、抵抗ペーストにより抵抗膜４１が印刷され、導体ペーストにより図示省略された面内導体等のその他の配線電極６が印刷されて、抵抗内蔵基板２の各絶縁層２１ａ〜２１ｅを形成するための複数枚のグリーンシートが準備される。なお、それぞれのグリーンシートには、一度に複数の抵抗内蔵基板２を形成できるように、複数の抵抗内蔵基板２を形成するためのパターンが設けられている。
【００５３】
次に、各絶縁層２１ａ〜２１ｅが積層されて積層体２１が形成される。そして、焼成後に個々の抵抗内蔵基板２に分割するための半貫通孔がレーザなどにより個々の抵抗内蔵基板２の領域を囲むように形成される。続いて、積層体２１が加圧されながら低温焼成されることにより抵抗内蔵基板２の集合体が形成される。
【００５４】
次に、個々の抵抗内蔵基板２に半導体回路３やその他の実装部品が実装されて、各種部品が実装された状態の抵抗内蔵基板２の集合体にディスペンサなどにより樹脂が塗布される。そして、樹脂がオーブンなど乾燥されて硬化された後に、前もって形成されている半貫通孔に沿って個々のモジュールに分割されることにより電流検出モジュール１が完成する。
【００５５】
そして、図１に示す電流検出モジュール１において、第１、第２のセンス用電極４３ａ，４３ｂ間の電圧が半導体回路３において測定されることにより、バッテリＢに接続された電流検出用抵抗４に流れる電流が検出される。
【００５６】
（センス用ビア導体の本数と抵抗値との関係）
第１、第２のセンス用ビア導体４２ａ，４２ｂの組数と、抵抗膜４１のターミナル電極として接続された第１、第２のビア導体列（第１、第２のセンス用ビア導体４２ａ，４２ｂ）が配置された区間における抵抗膜４１の抵抗値との関係について説明する。
【００５７】
図５はセンス用ビア導体の本数と抵抗値との関係を示す図であり、横軸に第１、第２のセンス用ビア導体４２ａ，４２ｂの本数（組数）を示し、縦軸に第１、第２のセンス用ビア導体４２ａ，４２ｂが配置された区間における抵抗膜４１の抵抗値（ｍΩ）を示している。また、図５では、第１、第２のセンス用ビア導体４２ａ，４２ｂの組数が１組、２組、３組の場合における抵抗値がそれぞれ図示されている。なお、１組および２組の第１、第２のセンス用ビア導体４２ａ，４２ｂが配置される場合には、図４に示す３組の例と同じ距離離れた状態で、第１、第２のセンス用ビア導体４２ａ，４２ｂが配置されると共に、各組の第１、第２のセンス用ビア導体４２ａ，４２ｂが側面視の方向に配列されて抵抗膜４１の下面に接続されている。
【００５８】
図５に示すように、第１、第２のセンス用ビア導体４２ａ，４２ｂの組数を増やすことにより、第１、第２のセンス用ビア導体４２ａ，４２ｂが配置された区間における抵抗膜４１の抵抗値を低減させることができる。
【００５９】
（サーマルビアの本数と基板表面温度との関係）
サーマルビア５の本数と抵抗内蔵基板２の表面温度との関係について説明する。
【００６０】
図６はサーマルビアの本数と基板表面温度との関係を示す図であり、横軸にサーマルビア５の本数を示し、縦軸に基板表面温度（℃）を示している。また、図６では、サーマルビア５の本数が２本、３本、４本の場合において、抵抗膜４１に１Ａ、２Ａ、３Ａ、５Ａの電流が印可された場合の抵抗内蔵基板２の表面温度が図示されている。なお、２本および３本のサーマルビア５が配置される場合には、図４に示す４本の例と同様に、第１、第２のセンス用ビア導体４２ａ，４２ｂの配置方向にほぼ直交する側面視の方向に各サーマルビア５が配列されて抵抗膜４１の下面に接続されている。
【００６１】
図６に示すように、サーマルビア５の本数を増やすことにより、抵抗内蔵基板２の放熱効率を向上することができ、より効率よく抵抗膜４１で発生した熱を逃がして抵抗内蔵基板２の表面温度の上昇を抑制することができる。また、抵抗膜４１に大電流（５Ａ）が流れた場合に、特にサーマルビア５の本数が多ければ、より効率よく抵抗膜４１で発生した熱をサーマルビア５を介して放熱することができる。
【００６２】
以上のように、上記した実施形態によれば、複数の絶縁層２１ａ〜２１ｅが積層された積層体２１に、絶縁層２１ｄの主面に設けられた抵抗膜４１を有する電流検出用抵抗４が設けられている。電流検出用抵抗４は、それぞれ絶縁層２１ｃを積層方向に貫通して設けられ、それぞれの一端面が抵抗膜４１の上面に接続された複数の第１のセンス用ビア導体４２ａが積層方向に直交する所定方向に配列されて成る第１のビア導体列と、それぞれ絶縁層２１ｃを積層方向に貫通して設けられ、それぞれの一端面が抵抗膜４１の上面に接続された複数のセンス用第２のビア導体４２ｂが第１のビア導体列と平行に配列されて成る第２のビア導体列とを有している。
【００６３】
また、電流検出用抵抗４は、積層体２１の表面に設けられた外部接続用の第１、第２のセンス用電極４３ａ，４３ｂを有し、第１のセンス用電極４３ａは、積層体２１に設けられた配線電極６により各第１のセンス用ビア導体４２ａ（第１のビア導体列）に接続され、第２のセンス用電極４３ｂは、配線電極６により各第２のセンス用ビア導体４２ｂ（第２のビア導体列）に接続されている。したがって、ターミナル電極として抵抗膜４１に接続される第１、第２のビア導体列（各第１、第２のセンス用ビア導体４２ａ，４２ｂ）それぞれとの接続位置間の範囲における抵抗膜４１の抵抗値が、電流検出用抵抗４の外部接続用の第１、第２のセンス用電極４３ａ，４３ｂ間の抵抗値となる。
【００６４】
抵抗膜４１の抵抗値Ｒは、一般的に、シート抵抗Ｒｓを用いて、
Ｒ＝Ｒｓ（Ｌ／Ｗ）（Ｌ：長さ、Ｗ：幅）
と表される。この実施形態では、抵抗膜の長さＬは、第１、第２のビア導体列（各第１、第２のセンス用ビア導体４２ａ，４２ｂ）それぞれの抵抗膜４１との接続位置間の距離により規定される。また、抵抗膜４１の幅Ｗは、抵抗膜４１にターミナル電極として接続される第１、第２のビア導体列それぞれが有する複数のセンス用ビア導体４２ａ，４２ｂの一端面の幅の合計に近似される。すなわち、第１のビア導体列が、それぞれの一端面が抵抗膜４１に接続された複数の第１のセンス用ビア導体４２ａが所定方向に配列されて形成され、第２のビア導体列が、それぞれの一端面が抵抗膜４１に接続された複数の第２のセンス用ビア導体４２ｂが第１のビア導体列と平行に配列されて形成されているので、第１（第２）のビア導体列の各第１（第２）のセンス用ビア導体４２ａ（４２ｂ）の幅の合計に抵抗膜４１の幅Ｗが近似される。
【００６５】
したがって、所定方向に配列して設けられる複数の第１（第２）のセンス用ビア導体４２ａ（４２ｂ）の数を調整することにより、第１（第２）のセンス用ビア導体４２ａ（４２ｂ）それぞれのビア径を変更せずとも、疑似的に抵抗膜４１の幅Ｗを調整することができる。すなわち、複数の第１（第２）のセンス用ビア導体４２ａ（４２ｂ）を並列接続することにより、疑似的に抵抗膜４１の幅Ｗを大きくすることができる。そのため、第１のセンス用電極４３ａを介して外部接続される第１のビア導体列の抵抗膜４１との接続位置と、第２のセンス用電極４３ｂを介して外部接続される第２のビア導体列の抵抗膜４１との接続位置との間の範囲における抵抗膜４１の抵抗値を、簡単に調整することができる。したがって、積層体２１に設けられる電流検出用抵抗４の抵抗値の設計を、電流検出用抵抗４が有する抵抗膜４１にターミナル電極として接続される各第１、第２のセンス用ビア導体４２ａ，４２ｂの径を変更することなく容易に行うことができる。
【００６６】
また、第１のビア導体列が有する第１のセンス用ビア導体４２ａの本数と、第２のビア導体列が有する第２のセンス用ビア導体４２ｂの本数とが同一であるため、ターミナル電極として第１、第２のビア導体列それぞれが接続された抵抗膜４１両側の幅Ｗを疑似的にほぼ同一にすることができる。したがって、抵抗膜４１両側の幅Ｗを疑似的にほぼ同一にすることができるので、電流検出用抵抗４の抵抗値の設計をより簡単に行うことができる。
【００６７】
また、抵抗膜４１に電流を流すために積層体２１の表面に設けられた第１、第２のソース用電極４４ａ，４４ｂが、側面視において、抵抗膜４１と第１、第２のビア導体列との接続位置を挟む位置にそれぞれ配線電極６により抵抗膜４１に接続されている。したがって、第１、第２のビア導体列それぞれに接続される第１、第２のセンス用電極４３ａ，４３ｂを抵抗膜４１の電圧を測定するために使用することによって、第１、第２のソース用電極４４ａ，４４ｂ間に供給されて抵抗膜４１を流れる電流を、第１、第２のセンス用電極４３ａ，４３ｂ間の電圧を測定することにより検出することができる、実用的な構成の４端子構造の電流検出用抵抗４を提供することができる。
【００６８】
また、絶縁層２１ｄ，２１ｅを積層方向に貫通して放熱用のサーマルビア５が抵抗膜４１に接続されて設けられている。したがって、電流が供給されて抵抗膜４１が発熱した場合に、抵抗膜４１に直接接続されたサーマルビア５を介して発生した熱を逃がすことができる。また、サーマルビア５は、側面視において、抵抗膜４１と第１、第２のビア導体列との接続位置の外側に配置されて抵抗膜４１に接続されている。そのため、抵抗膜４１の第１、第２のビア導体列との接続位置間における抵抗値が、サーマルビア５が抵抗膜４１に接続されることにより変動するおそれがない。したがって、抵抗値の変動が抑制された状態で抵抗内蔵基板２の放熱作用を促進することができる。
【００６９】
また、第１、第２のソース用電極４４ａ，４４ｂ間に電流が流れた場合に、ビア導体６１により第１、第２のソース用電極４４ａ，４４ｂが接続されて電流が流れる区間において抵抗膜４１は最もよく発熱する。したがって、サーマルビア５が、側面視において、最もよく発熱する第１、第２のソース用電極４４ａ，４４ｂそれぞれの抵抗膜４１との接続位置間の内側であって、各第１、第２のセンス用ビア導体４２ａ，４２ｂの抵抗膜４１との接続位置間の外側に配置されて抵抗膜４１に接続されることにより、電流検出用抵抗４の抵抗値の変動が抑制された状態で抵抗内蔵基板２の放熱効率をさらに向上することができる。
【００７０】
また、側面視において、抵抗膜４１と各第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置の両側にそれぞれサーマルビア５が配置され抵抗膜４１に接続されて設けられている。したがって、抵抗膜４１の各第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置間の両側でサーマルビア５により抵抗膜４１で発生した熱を放熱することができるので、抵抗内蔵基板２の放熱効率をさらに向上することができる。
【００７１】
また、抵抗膜４１がＣｕおよびＮｉまたはこれらの合金を主成分とする抵抗材料により形成され、第１、第２のセンス用ビア導体４２ａ，４２ｂおよび配線電極６がＣｕを主成分とする導電材料により形成されることにより、各第１、第２のセンス用ビア導体４２ａ，４２ｂおよび配線電極６と抵抗膜４１との接合強度の向上を図ることができる。
【００７２】
また、抵抗膜４１や各第１、第２のセンス用ビア導体４２ａ，４２ｂ（第１、第２のビア導体列）、配線電極６が形成された複数の絶縁層２１ａ〜２１ｅが積層されて成るセラミック積層体２１に電流検出用抵抗４およびサーマルビア５が設けられた実用的な構成の抵抗内蔵基板２を提供することができる。
【００７３】
そして、抵抗内蔵基板２に設けられた電流検出用抵抗４の第１、第２のセンス用電極４３ａ，４３ｂ間の電圧を測定することにより抵抗膜４１を流れる電流を検出することができる実用的な構成の電流検出モジュール１を提供することができる。
【００７４】
＜第２実施形態＞
本発明の第２実施形態について、図７を参照して説明する。図７は本発明の第２実施形態にかかる抵抗内蔵基板を示す分解斜視図である。
【００７５】
この実施形態の抵抗内蔵基板２ａが上記した第１実施形態の図２に示す抵抗内蔵基板２と異なるのは、積層体２１の表面に設けられた外部接続用の第１、第２の電極１４３ａ，１４３ｂを有する２端子構造の抵抗素子４０が抵抗内蔵基板２ａに内蔵されている点である。以下では、上記した第１実施形態と異なる点を中心に説明を行い、その他の構成は上記した第１実施形態と同様であるため、同一符号を付すことによりその構成の説明は省略する。
【００７６】
図７に示すように、絶縁層２１ｃの主面に抵抗膜４１が設けられ、抵抗膜４１の上面の所定距離離れた位置に、各第１のセンス用ビア導体４２ａ（第１のビア導体列）および各第２のセンス用ビア導体４２ｂ（第２のビア導体列）が平行に配列され接続されている。また、各第１のセンス用ビア導体４２ａおよび各第２のセンス用ビア導体４２ｂは、それぞれ、抵抗膜４１が形成された絶縁層２１ｃと異なる絶縁層２１ｄの主面に形成された面内導体６２（配線電極６）および絶縁層２１ｃに形成されたビア導体６１（配線電極６）により並列接続されている。また、第１、第２の電極１４３ａ，１４３ｂそれぞれは、ビア導体６１を介して第１、第２のビア導体列に接続されている。
【００７７】
（抵抗内蔵基板の変形例（１））
図７の抵抗内蔵基板２ａの変形例について図８を参照して説明する。図８は抵抗内蔵基板の変形例を示す分解斜視図である。なお、以下では上記した抵抗内蔵基板２ａの構成と異なる点について説明を行い、その他の構成については上記した抵抗内蔵基板２ａの構成と同様であるため、同一符号を付すことによりその構成の説明は省略する。
【００７８】
図８に示す抵抗内蔵基板２ｂでは、絶縁層２１ｂの主面に形成された面内導体６２により、各第１のセンス用ビア導体４２ａおよび各第２のセンス用ビア導体４２ｂは、それぞれ並列接続されている。なお、図７および図８に示す抵抗内蔵基板２ａ，２ｂにおいて、図２に示す抵抗内蔵基板２と同様にサーマルビア５が設けられていてもよい。
【００７９】
以上のように、各第１のセンス用ビア導体４２ａおよび各第２のセンス用ビア導体４２ｂは、それぞれ、積層体２１のどの絶縁層２１ａ，２１ｂ，２１ｄにおいて面内導体６２等の配線電極６により並列接続されていてもよく、第２実施形態では、上記した第１実施形態と同様に抵抗素子４０の抵抗値を簡単に設計することができる。
【００８０】
＜第３実施形態＞
本発明の第３実施形態について、図９および図１０を参照して説明する。図９は本発明の第３実施形態にかかる抵抗内蔵基板を示す断面図、図１０は図９の抵抗内蔵基板を示す分解斜視図である。
【００８１】
この実施形態の抵抗内蔵基板１０２が上記した第１実施形態の図２に示す抵抗内蔵基板２と異なるのは、図９および図１０に示すように、積層体１２１を形成する７層の絶縁層１２１ａ〜１２１ｇのうち２層の絶縁層１２１ｄ，１２１ｆの主面のそれぞれに抵抗膜１４１ａ，１４１ｂが設けられ、各抵抗膜１４１ａ，１４１ｂがビア導体６１（配線電極６）により並列接続されて電流検出用抵抗１０４が形成されている点である。その他の構成は上記した第１実施形態と同様であるため、同一符号を付すことによりその構成の説明は省略する。
【００８２】
抵抗内蔵基板１０２では、サーマルビア５が抵抗膜１４１ｂに接続されている。また、各抵抗膜１４１ａ，１４１ｂを並列接続する各ビア導体６１の配置間隔が調整されることにより、第１、第２のセンス用電極４３ａ，４３ｂ間においてその電圧が測定される抵抗膜１４１ａ，１４１ｂの範囲、すなわちその抵抗値が決定される。
【００８３】
（抵抗内蔵基板の変形例（２））
図９の抵抗内蔵基板１０２の変形例について図１１を参照して説明する。図１１は抵抗内蔵基板の変形例を示す断面図である。なお、以下では上記した抵抗内蔵基板１０２の構成と異なる点について説明を行い、その他の構成については上記した抵抗内蔵基板１０２の構成と同様であるため、同一符号を付すことによりその構成の説明は省略する。
【００８４】
図１１に示す抵抗内蔵基板１０２ａでは、サーマルビア５が抵抗膜１４１ａ，１４１ｂの両方に接続されている。したがって、各抵抗膜１４１ａ，１４１ｂにおいて発生した熱の放熱効率を向上することができる。
【００８５】
したがって、第３実施形態では、上記した第１実施形態と同様の効果を奏することができると共に、次のような効果を奏することができる。すなわち、各絶縁層１２１ａ〜１２１ｇのうち２層の絶縁層１２１ｄ，１２１ｆのそれぞれの主面に設けられた抵抗膜１４１ａ，１４１ｂが並列接続されている。したがって、各抵抗膜１４１ａ，１４１ｂの抵抗値の大きさにばらつきがあったとしても、各抵抗膜１４１ａ，１４１ｂが並列接続されて形成される電流検出用抵抗１０４の抵抗値のばらつきを低減することができる。また、さらに３層以上の抵抗膜が並列接続されていてもよく、複数の抵抗膜を並列接続することにより、電流検出用抵抗１０４の抵抗値を簡単に低減することができるので、超低抵抗の電流検出用抵抗１０４を簡単に形成することができる。
【００８６】
＜第４実施形態＞
本発明の第４実施形態について、図１２を参照して説明する。図１２は本発明の第４実施形態にかかる抵抗内蔵基板を示す分解斜視図である。
【００８７】
この実施形態の抵抗内蔵基板２０２が上記した第１実施形態の抵抗内蔵基板２と異なるのは、図１２に示すように、積層体２２１を形成する６層の絶縁層２２１ａ〜２２１ｆのうち２層の絶縁層２２１ｃ，２２１ｅの主面のそれぞれに抵抗膜２４１ａ，２４１ｂが設けられ、最下層の絶縁層２２１ｆの他方の主面（積層体２２１の裏面）に抵抗膜２４１ｃが設けられて、各抵抗膜２４１ａ，２４１ｂ，２４１ｃが複数のビア導体６１により並列接続されて電流検出用抵抗２０４が形成されている点である。その他の構成は上記した第１実施形態と同様であるため、同一符号を付すことによりその構成の説明は省略する。
【００８８】
また、図２に示す抵抗内蔵基板２と同様に、３組の第１、第２のセンス用ビア導体４２ａ，４２ｂが、同じ向きで第１、第２のセンス用ビア導体４２ａ，４２ｂの配置方向にほぼ直交する側面視の方向に配列して設けられて、それぞれ絶縁層２２１ｃの抵抗膜２４１ａに接続されている。また、各組の第１のセンス用ビア導体４２ａが配線電極６（ビア導体６１）により第１のセンス用電極４３ａに接続されて並列接続され、各組の第２のセンス用ビア導体４２ｂが配線電極６により第２のセンス用電極４３ｂに接続されて並列接続されている。
【００８９】
また、第１、第２のソース用電極４４ａ，４４ｂは、図１２に示すように、抵抗膜２４１ａと各第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置を平面視で挟む抵抗膜２４１ａの上面位置に、側面視の方向に配列された３本のビア導体６１によりそれぞれ接続されている。
【００９０】
また、この実施形態では、図１２に示すように、各絶縁層２２１ｂ、２２１ｄ、２２１ｆそれぞれの主面の、第１、第２のセンス用電極４３ａ，４３ｂおよび第１、第２のソース用電極４４ａ，４４ｂのそれぞれに平面視で重なる位置に短冊状の面内導体６２（配線電極６）が設けられている。そして、第１、第２のセンス用電極４３ａ，４３ｂおよび第１、第２のソース用電極４４ａ，４４ｂのそれぞれに平面視で重なる位置に設けられたビア導体６１および第１、第２のセンス用ビア導体４２ａ，４２ｂの組が、それぞれ、対応する面内導体６２により各絶縁層２２１ｂ，２２１ｄ，２２１ｆにおいて並列接続されている。
【００９１】
したがって、第４実施形態では次のような効果をさらに奏することができる。すなわち、積層体２１の裏面に露出して形成されている抵抗膜２４１ｃを所定形状に加工することにより、電流検出用抵抗２０４の抵抗値の設計を容易に行うことができる。
【００９２】
＜第５実施形態＞
本発明の第５実施形態について、図１３を参照して説明する。図１３は本発明の第５実施形態にかかる抵抗内蔵基板を示す断面図である。
【００９３】
この実施形態の抵抗内蔵基板１０２ｂが上記した第３実施形態の図９に示す抵抗内蔵基板１０２と異なるのは、図１３に示すように、各抵抗膜１４１ａ，１４１ｂが、それぞれを形成するのと同一の抵抗ペーストで形成されたビア導体６３により並列接続されて電流検出用抵抗３０４が形成されている点である。また、各第１、第２のソース用電極４４ａ，４４ｂそれぞれは、ビア導体６１および面内導体６２等の配線電極６を介して抵抗膜１４１ａに接続されている。その他の構成は上記した第４実施形態と同様であるため、同一符号を付すことによりその構成の説明は省略する。
【００９４】
したがって、第５実施形態では上記した第３実施形態と同様の効果を奏することができる。なお、第１、第２のソース用電極４４ａ，４４ｂが例えば積層体１２１の側面に形成されて、面内導体６２により抵抗膜１４１ａに接続されていてもよい。
【００９５】
＜第６実施形態＞
本発明の第６実施形態について、図１４を参照して説明する。図１４は本発明の第６実施形態にかかる抵抗内蔵基板を示す断面図である。
【００９６】
この実施形態の抵抗内蔵基板１０２ｃが上記した第３実施形態の図９に示す抵抗内蔵基板１０２と異なるのは、図１４に示すように、各第１、第２のセンス用電極４３ａ，４３ｂそれぞれが、ビア導体６１および面内導体６２等の配線電極６を介して各第１、第２のセンス用ビア導体４２ａ，４２ｂ（第１、第２のビア導体列）に接続され、各第１、第２のソース用電極４４ａ，４４ｂそれぞれが、ビア導体６１および面内導体６２等の配線電極６を介して抵抗膜１４１ｂに接続されている点である。また、各抵抗膜１４１ａ，１４１ｂは、ビア導体６１および面内導体６２等の配線電極６を介して並列接続されている。その他の構成は上記した第４実施形態と同様であるため、同一符号を付すことによりその構成の説明は省略する。
【００９７】
したがって、第６実施形態では、上記した第３実施形態と同様の効果を奏することができると共に、次のような効果を奏することができる。すなわち、ビア導体６１および面内導体６２を介して、各第１、第２のセンス用電極４３ａ，４３ｂそれぞれと各第１、第２のセンス用ビア導体４２ａ，４２ｂそれぞれとが接続され、各第１、第２のソース用電極４４ａ，４４ｂそれぞれと抵抗膜１４１ｂとが接続される。したがって、積層体１２１の表面に形成される各第１、第２のセンス用電極４３ａ，４３ｂおよび各第１、第２のソース用電極４４ａ，４４ｂの配置レイアウトの自由度を向上することができる。
【００９８】
また、図１４に示すように、各抵抗膜１４１ａ，１４１ｂを並列接続する各ビア導体６１の配置位置を面内導体６２により調整して、各第１、第２のセンス用電極４３ａ，４３ｂを用いて電圧が測定される各抵抗膜１４１ａ，１４１ｂの範囲を調整することにより当該範囲における抵抗値を調整することができる。
【００９９】
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、上記した構成をどのように組み合わせてもよい。例えば、抵抗膜の数や配置位置、その形状は上記した例に限られるものではなく、抵抗内蔵基板に内蔵される抵抗素子の抵抗値が使用目的に応じた値となるように抵抗膜や第１、第２のビア導体および配線電極を構成すればよい。
【０１００】
また、サーマルビアの配置位置および積層体の表面に露出するサーマルビアの端面に端面に接続される放熱用の平板電極の配置位置は上記した例に限られるものではなく、放熱用の平板電極の形状も上記した例に限られるものではない。例えば、抵抗内蔵基板の上面に放熱用の平板電極を配置し、平板電極をヒートシンクとして構成してもよい。また、抵抗膜と放熱用の平板電極とは、他の面内導体などの配線電極を介さずにサーマルビアにより直接接続されるのが望ましい。このようにすると、抵抗膜で発生した熱を効率よくサーマルビアを介して抵抗内蔵基板の外部に逃がすことができる。
【０１０１】
また、抵抗内蔵基板を形成する絶縁層の材質としては上記した例に限られるものではなく、一般的な多層基板を形成する樹脂やガラスなどの絶縁体材料により絶縁層を形成してもよい。また、抵抗膜を形成する抵抗材料としては上記した例に限られるものではなく、一般的な抵抗板を絶縁層に設けることにより抵抗膜を形成してもよい。
【０１０２】
また、抵抗膜を挟む位置や抵抗膜に対向する位置に、面内導体等により形成されサーマルビアに接続された面状のグランド電極が配置されていてもよい。このようにすると、抵抗内蔵基板の放熱効率をさらに向上することができると共に、抵抗膜の発熱が抵抗内蔵基板に実装される部品に影響を与えるのを抑制することができる。
【０１０３】
また、第１、第２のセンス用ビア導体４２ａ，４２ｂそれぞれの抵抗膜に接続される一端面の面積が、それぞれ、他端面の面積よりも小さく形成されていてもよい。このように構成すると、次のような効果を奏することができる。すなわち、一般的に、抵抗膜を形成する抵抗材料の組成は、電流の測定精度の向上を図るため非常に高精度に調整されている。したがって、抵抗膜に含まれるＮｉ等の金属成分がＣｕを主成分とする第１、第２のセンス用ビア導体４２ａ，４２ｂに拡散することにより、抵抗膜の抵抗特性が変動するおそれがある。しかしながら、抵抗膜と接続される第１、第２のセンス用ビア導体４２ａ，４２ｂそれぞれの一端面の面積が、他端面の面積よりも小さく形成されているので、抵抗膜に含まれるＮｉ等の金属成分が第１、第２のセンス用ビア導体４２ａ，４２ｂに拡散するのが抑制され抵抗膜の組成が変動するのが抑制される。したがって、抵抗膜の抵抗特性の変動を小さくすることができる。
【０１０４】
また、抵抗膜と接続されるサーマルビア５およびビア導体６１の端面の面積が、他方の端面の面積よりも小さく形成されていてもよい。このようにしても、抵抗膜に含まれるＮｉ等の金属成分がサーマルビア５やビア導体６１に拡散するのが抑制され抵抗膜の組成が変動するのが抑制され、抵抗膜の抵抗特性の変動を小さくすることができる。
【０１０５】
また、接続される端面どうしの面積が互いに異なるように、各ビア導体４２ａ，４２ｂ，６１が積層されることにより、抵抗膜に含まれる金属成分が各ビア導体４２ａ，４２ｂ，６１内に拡散するのをさらに確実に防止することができる。
【０１０６】
また、例えば図２に示す構成において、例えば抵抗膜４１が上から２層目の絶縁層２１ｂに形成されている場合などには、第１、第２のセンス用ビア導体４２ａ，４２ｂそれぞれの他端面が、配線電極６を介さずに第１、第２のセンス用電極４３ａ，４３ｂに直接接続されていてもよい。
【０１０７】
そして、複数の絶縁層が積層された積層体に抵抗素子が設けられた抵抗内蔵基板およびこの基板を備える電流検出モジュールに広く本発明を適用することができる。
【符号の説明】
【０１０８】
１    電流検出モジュール
２，２ａ，２ｂ，１０２，１０２ａ，１０２ｂ，１０２ｃ，２０２    抵抗内蔵基板
２１，１２１，２２１    積層体
２１ａ〜２１ｅ，１２１ａ〜１２１ｇ，２２１ａ〜２２１ｆ    絶縁層
４，１０４，２０４，３０４    電流検出用抵抗（抵抗素子）
４０    抵抗素子
４１，１４１ａ，１４１ｂ，２４１ａ，２４１ｂ，２４１ｃ    抵抗膜
４２ａ    第１のセンス用ビア導体（第１のビア導体）
４２ｂ    第２のセンス用ビア導体（第２のビア導体）
４３ａ    第１のセンス用電極（第１の電極）
４３ｂ    第２のセンス用電極（第２の電極）
４４ａ    第１のソース用電極（第３の電極）
４４ｂ    第２のソース用電極（第４の電極）
５    サーマルビア
６    配線電極６
６１    ビア導体（配線電極）
６２    面内導体（配線電極）
１４３ａ    第１の電極
１４３ｂ    第２の電極
【図１】
2015002333.tif 000003
【図２】
2015002333.tif 000004
【図３】
2015002333.tif 000005
【図４】
2015002333.tif 000006
【図５】
2015002333.tif 000007
【図６】
2015002333.tif 000008
【図７】
2015002333.tif 000009
【図８】
2015002333.tif 000010
【図９】
2015002333.tif 000011
【図１０】
2015002333.tif 000012
【図１１】
2015002333.tif 000013
【図１２】
2015002333.tif 000014
【図１３】
2015002333.tif 000015
【図１４】
2015002333.tif 000016
【図１５】
2015002333.tif 000017