(57)【要約】【課題】通信装置の電源投入状態を考慮しない場合と比較して、確実にリンクを確立する通信装置及び通信制御プログラムを提供する。【解決手段】リンク制御部２６が、第４レーン７０を介してステータス信号STATUS_1_Nにより、自装置の電源投入状態を第２通信装置１４に通知する。リンク制御部４６が、第５レーン７２を介してステータス信号STATUS_2_Nにより、自装置の電源投入状態を第１通信装置１２に通知する。両装置が電源投入状態になり、かつ第４レーン７０及び第５レーン７２を介して接続されている場合は、期間Ａ内に、信号TX_output_enable_Nのレベルが反転する。リンク制御部２６、４６は、信号TX_output_enable_Nのレベルが反転したタイミングから期間Ｂ経過後に、シリアル／パラレル変換部３４、５２Ａ、５２Ｂを初期化する。当該初期化を行ったタイミングから、期間Ｄが経過すると、リンク制御部２６、４６は、リンク確立動作を開始する。【選択図】図１
2015002488.tif 000002
【特許請求の範囲】
【請求項１】
パラレル信号をシリアル信号に変換してリンク先の装置に送信する送信手段と、
リンク先の装置から受信したシリアル信号を設定に基づいてパラレル信号に変換する受信手段と、
前記送信手段とは別途に、自装置の電源投入状態を表す第１状態信号をリンク先の装置に通知すると共に、前記受信手段とは別途に、リンク先の装置から当該リンク先の装置の電源投入状態を表す第２状態信号が通知される通知手段と、
前記第１状態信号と前記第２状態信号とに基づいて、予め定められたリンク確立動作を前記受信手段で受信したリンク確立動作信号に基づいて行う制御手段と、
を備えた通信装置。
【請求項２】
前記制御手段は、前記第１状態信号及び前記第２状態信号が、電源未投入状態から電源投入状態に変化した後、前記受信手段の前記設定を初期化してから所定時間経過後に、前記リンク確立動作を開始する、
請求項１に記載の通信装置。
【請求項３】
前記制御手段は、前記第１状態信号及び前記第２状態信号が、電源が投入されていることを示す状態に変化した場合に、前記設定の初期化前に前記リンク確立動作のための予め定められた準備動作を開始する、請求項１または請求項２に記載の通信装置。
【請求項４】
前記準備動作は、前記リンク確立動作信号とは異なる、予め定められた準備信号を予め定められた期間、前記送信手段から送信させる制御を含む、請求項３に記載の通信装置。
【請求項５】
前記通知手段に通知される前記第２状態信号は、リンク先の装置が電源投入状態であることを表すと共に、自装置にリンク先の装置が接続されていることを表す、
【請求項６】
コンピュータを、請求項１から請求項５のいずれか１項に記載の通信装置の
制御手段として機能させるための通信制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信装置及び通信制御プログラムに関する。
【背景技術】
【０００２】
特許文献１には、リンク確立用の情報を複数の第１の伝送路を介してシリアルに送信する第１の送信手段を有する第１の送受信装置と、リンク確立用の情報を第２の伝送路を介して前記第１の送受信装置にシリアルに送信する第２の送信手段、前記複数の第１の伝送路に対応して設けられ、前記第１の送受信装置の前記第１の送信手段から送信された前記リンク確立用の情報に基づいて対応する前記第１の伝送路のリンクを確立する複数のリンク確立手段、及び前記複数のリンク確立手段により前記複数の第１の伝送路の全てのリンクが確立したとき、前記第２の送信手段から前記リンク確立用の情報を送信させて前記第１の送受信装置に前記第２の伝送路のリンクを確立させる制御手段を有する第２の送受信装置とを備えた送受信システムが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特願２０１２−００１２２０
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、通信装置の電源投入状態を考慮しない場合と比較して、確実にリンクを確立する通信装置及び通信制御プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の通信装置は、パラレル信号をシリアル信号に変換してリンク先の装置に送信する送信手段と、リンク先の装置から受信したシリアル信号を設定に基づいてパラレル信号に変換する受信手段と、前記送信手段とは別途に、自装置の電源投入状態を表す第１状態信号をリンク先の装置に通知すると共に、前記受信手段とは別途に、リンク先の装置から当該リンク先の装置の電源投入状態を表す第２状態信号が通知される通知手段と、前記第１状態信号と前記第２状態信号とに基づいて、予め定められたリンク確立動作を前記受信手段で受信したリンク確立動作信号に基づいて行う制御手段と、を備える。
【０００６】
また、本発明の通信装置の前記制御手段は、前記第１状態信号及び前記第２状態信号が、電源未投入状態から電源投入状態に変化した後、前記受信手段の前記設定を初期化してから所定時間経過後に、前記リンク確立動作を開始するようにしてもよい。
【０００７】
また、本発明の通信装置の前記制御手段は、前記第１状態信号及び前記第２状態信号が、電源が投入されていることを示す状態に変化した場合に、前記設定の初期化前に前記リンク確立動作のための予め定められた準備動作を開始するようにしてもよい。
【０００８】
また、本発明の通信装置の前記準備動作は、前記リンク確立動作信号とは異なる、予め定められた準備信号を予め定められた期間、前記送信手段から送信させる制御を含むようにしてもよい。
【０００９】
また、本発明の通信装置の前記通知手段に通知される前記第２状態信号は、リンク先の装置が電源投入状態であることを表すと共に、自装置にリンク先の装置が接続されていることを表すようにしてもよい。
【００１０】
本発明の通信制御プログラムは、コンピュータを、本発明の通信装置の制御手段として機能させるためのものである。
【発明の効果】
【００１１】
請求項１及び請求項６に記載の発明によれば、通信装置の電源投入状態を考慮しない場合と比較して、確実にリンクを確立する。
【００１２】
請求項２に記載の発明によれば、本構成を有しない場合と比較して、リンク確立動作を行うタイミングを揃えられる。
【００１３】
請求項３及び請求項４に記載の発明によれば、準備動作を行わない場合と比較して、より確実にリンクを確立する。
【００１４】
請求項５に記載の発明によれば、本構成を有しない場合と比較して、受信側の通信装置の故障が回避される。
【図面の簡単な説明】
【００１５】
【図１】本実施の形態に係る通信システムの一例の概略構成を示すブロック図である。
【図２】本実施の形態に係る第１通信装置及び第２通信装置におけるリンク確立動作のための構成を送信機能を中心に示した概略構成図である。
【図３】本実施の形態に係る第１通信装置及び第２通信装置におけるリンク確立動作の流れの一例を示す説明図である。
【図４】本実施の形態の第１通信装置が第２通信装置よりも先に電源投入状態になった場合の、リンク確立動作を説明するためのタイムチャートである。
【図５】本実施の形態の第２通信装置が第１通信装置よりも先に電源投入状態になった場合の、リンク確立動作を説明するためのタイムチャートである。
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。
【００１７】
まず、本実施の形態の通信システムの構成について説明する。図１には、本実施の形態の通信システム１０の一例の概略構成を表したブロック図を示す。本実施の形態の通信システム１０は、図１に示すように、第１通信装置１２及び第２通信装置１４を備える。
【００１８】
第１通信装置１２は、システム制御部２０、電源２１、入出力制御部２２、パケット制御部２４、リンク制御部２６、ビット変換部２８Ａ、２８Ｂ、ビット逆変換部３０、パラレル／シリアル変換部３２Ａ、３２Ｂ、シリアル／パラレル変換部３４、抵抗３６、及びトランジスタ３７を備えている。
【００１９】
また、第２通信装置１４は、システム制御部４０、電源４１、入出力制御部４２、パケット制御部４４、リンク制御部４６、ビット逆変換部４８Ａ、４８Ｂ、ビット変換部５０、シリアル／パラレル変換部５２Ａ、５２Ｂ、パラレル／シリアル変換部５４、抵抗５６、及びトランジスタ５７を備えている。
【００２０】
第１通信装置１２及び第２通信装置１４は、第１レーン６０Ａ、第２レーン６０Ｂ、及び第３レーン６０Ｃを含む伝送路６０と、第４レーン７０と、第５レーン７２と、により接続される。なお、本実施の形態では、説明の便宜上、第１通信装置１２及び第２通信装置１４内部に備えられた、第４レーン７０及び第５レーン７２の各々に接続される信号線についても、各々第４レーン７０及び第５レーン７２と称する。
【００２１】
第１通信装置１２の電源２１は、自装置の電源であり、当該電源が投入されることにより、下記に説明する各機能部が動作する。同様に、第２通信装置１４の電源４１は、自装置の電源であり、当該電源が投入されることにより、下記に説明する各機能部が動作する。
【００２２】
第１通信装置１２のシステム制御部２０は、第１通信装置１２全体の動作を制御する機能を有する。また、本実施の形態のシステム制御部２０は、電源２１から入力される電源投入状態を示す信号に基づいて、トランジスタ３７のオン・オフを制御する機能を有している。同様に、第２通信装置１４のシステム制御部４０は、第２通信装置１４全体の動作を制御する機能を有する。また、本実施の形態のシステム制御部４０は、電源４１から入力される電源投入状態を示す信号に基づいて、トランジスタ５７のオン・オフを制御する機能を有している。
【００２３】
第１通信装置１２の入出力制御部２２は、例えば、再生装置（図示省略）との間でデータの授受を行う機能を有する。また、第２通信装置１４の入出力制御部４２は、例えば、映像表示装置（図示省略）との間でデータの授受を行う機能を有する。
【００２４】
第１通信装置１２のパケット制御部２４は、第１通信装置１２から第２通信装置１４に向かうデータの方向（下り方向）については、シリアルデータ転送を行うためのデータのパケット化を行う機能を有する。また、パケット制御部２４は、第２通信装置１４から第１通信装置１２に向かうデータの方向（上り方向）については、パケットデータからデータの抽出を行う機能を有する。同様に、第２通信装置１４のパケット制御部４４は、下り方向については、パケットデータからデータの抽出を行う機能を有する。また、パケット制御部４４は、上り方向については、シリアルデータ転送を行うためのデータのパケット化を行う機能を有する。
【００２５】
第１通信装置１２のリンク制御部２６は、電源投入(オン状態）時にパラレル／シリアル変換部３２Ａ、３２Ｂ及びシリアル／パラレル変換部３４に対する初期設定を行い、第１通信装置１２及び第２通信装置１４間においてシリアル伝送を行う際のリンク確立動作等を含むリンク制御を行う機能を有する。同様に、第２通信装置１４のリンク制御部４６は、電源投入（オン状態）時にシリアル／パラレル変換部５２Ａ、５２Ｂ及びパラレル／シリアル変換部５４に対する初期設定を行い、第１通信装置１２及び第２通信装置１４間においてシリアル伝送を行う際のリンク確立動作等を含むリンク制御を行う機能を有する。
【００２６】
第１通信装置１２のビット変換部２８Ａ、２８Ｂ、及び第２通信装置１４のビット変換部５０は、各々リンク制御部２６及びリンク制御部４６から受け取った１６ビットのデータのうち上位８ビット、下位８ビットをそれぞれ１０ビットに変換する８Ｂ１０Ｂ変換を行う機能を有している。第１通信装置１２のビット逆変換部３０、及び第２通信装置１４のビット逆変換部４８Ａ、４８Ｂは、各々シリアル／パラレル変換部３４及びシリアル／パラレル変換部５２Ａ、５２Ｂから受け取った２０ビットのデータのうち上位１０ビット、下位１０ビットをそれぞれ８ビットに逆変換する１０Ｂ８Ｂ変換を行う機能を有している。８Ｂ１０Ｂ変換は、伝送データが適度に０と１が含まれるようにＤＣバランス調整を行うものであり、８Ｂ１０Ｂとして知れられる方式では、８ビットごとのデータの塊をあらかじめ決められた０と１の割合が５０％に近い１０ビットのデータに変換することによってＤＣバランスを調整している。
【００２７】
第１通信装置１２のパラレル／シリアル変換部３２Ａ、３２Ｂ、及び第２通信装置１４のパラレル／シリアル変換部５４は、パラレルデータをシリアルデータに変換（Ｐ／Ｓ変換）する機能を有する。本実施の形態のパラレル／シリアル変換部３２Ａ、３２Ｂ、及びパラレル／シリアル変換部５４は、電源投入時の初期設定として信号波形の直流成分を減衰させるディエンファシス（de-emphasis）、信号波形の高周波成分を強調させるプリエンファシス（pre-emphasis）、差動電圧等を設定するためのレジスタ（いずれも図示省略）を備えている。なお、Ｐ／Ｓ変換及びＳ／Ｐ変換は、一般に、ＳＥＲＤＥＳ（Serialize Deserialize）と称されている。
【００２８】
第１通信装置１２のシリアル／パラレル変換部３４、及び第２通信装置１４のシリアル／パラレル変換部５２Ａ、５２Ｂは、シリアルデータをパラレルデータに変換（Ｓ／Ｐ変換）する機能を有する。本実施の形態のシリアル／パラレル変換部３４、及びシリアル／パラレル変換部５２Ａ、５２Ｂは、電源投入時の初期設定として伝送路６０で生じた信号波形の劣化を補正するイコライザ（Equalizer）等を設定するためのレジスタ（いずれも図示省略）を備えている。
【００２９】
第１通信装置１２及び第２通信装置１４の各々が備える上記各機能部（システム制御部２０及びシステム制御部４０等）は、それぞれ一部または全部を再構成可能回路（ＦＰＧＡ：Field Programmable Gate Array)、特定用途向け集積回路（ＡＳＩＣ：Application Specific Integrated Circuit）、専用ＬＳＩ(Large Scale Integration)等のハードウエア回路によって構成してもよい。また、第１通信装置１２及び第２通信装置１４の各々が備える上記各機能部（システム制御部２０及びシステム制御部４０等）は、各々第１通信装置１２及び第２通信装置１４において、ＣＰＵ（Central  Processing  Unit）、ＲＡＭ（Random  Access  Memory）、及びＲＯＭ（Read  Only  Memory）等を備えたコンピュータにより実現し、ＣＰＵが、ＲＯＭに記憶されているプログラムを実行することにより、各機能部における各機能が実行されるように構成してもよい。
【００３０】
第１通信装置１２のトランジスタ３７は、ベースが、リンク制御部２６を介してシステム制御部２０に接続されており、エミッタがグランドに接続されており、コレクタが第４レーン７０に接続されている。本実施の形態のトランジスタ３７は、電源２１が電源投入状態である場合は、ベースがオン状態になり、第４レーン７０に、電源投入状態を示すＬレベルのステータス信号（第１状態信号）を出力する。一方、トランジスタ３７は、電源２１が電源未投入状態である場合は、ベースがオフであるため出力はハイインピーダンス状態となる。そのため第４レーン７０は、第２通信装置１４に設けられた抵抗５６により、電源投入状態を示すＨレベルのステータス信号（第１状態信号）となる。同様に、第２通信装置１４のトランジスタ５７は、ベースが、リンク制御部４６を介してシステム制御部４０に接続されており、エミッタがグランドに接続されており、コレクタが第５レーン７２に接続されている。本実施の形態のトランジスタ５７は、電源４１が電源投入状態である場合は、ベースがオン状態になり、第５レーン７２に、電源投入状態を示すＬレベルのステータス信号（第２状態信号）を出力する。一方、トランジスタ５７は、電源４１が電源未投入状態である場合は、ベースがオフであるため出力はハイインピーダンス状態となる。そのため第５レーン７２は、第１通信装置１２に設けられた抵抗３６により、電源投入状態を示すＨレベルのステータス信号（第１状態信号）となる。
【００３１】
第１通信装置１２の抵抗３６は、第５レーン７２に一端が接続されており、他端が電源に接続されている。抵抗３６により、第５レーン７２に第２通信装置１４が接続されていない場合は、リンク制御部２６には、第５レーン７２を介してＨレベルのステータス信号が流入する。同様に、第２通信装置１４の抵抗５６は、第４レーン７０に一端が接続されており、他端が電源に接続されている。抵抗５６により、第４レーン７０に第１通信装置１２が接続されていない場合は、リンク制御部４６には、第４レーン７０を介してＨレベルのステータス信号が流入する。
【００３２】
本実施の形態の伝送路６０は、第１通信装置１２から第２通信装置１４への伝送用（下り方向用）の第１レーン６０Ａ及び第２レーン６０Ｂと、第２通信装置１４から第１通信装置１２への伝送用（上り方向用）の第３レーン６０Ｃと、を含んでいる。例えば、第１通信装置１２は、再生装置（図示省略）で再生した画像情報を第１レーン６０Ａ及び第２レーン６０Ｂを介して第２通信装置１４に送信する。また、第２通信装置１４は、第１通信装置１２から送信された画像情報を、例えば映像表示装置（図示省略）に出力し、ステータス情報を第３レーン６０Ｃを介して第１通信装置１２に送信する。
【００３３】
また、本実施の形態の通信システム１０では、上述したように電源投入状態を表すステータス信号を送受信するための第４レーン７０及び第５レーン７２を備えている。第１通信装置１２は、自装置の電源投入状態を表すステータス信号を第４レーン７０を介して第２通信装置１４に送信し、また、第２通信装置１４の電源投入状態を表すステータス信号を第２通信装置１４から受信する。第２通信装置１４は、自装置の電源投入状態を表すステータス信号を第５レーン７２を介して第１通信装置１２に送信し、また、第１通信装置１２の電源投入状態を表すステータス信号を第１通信装置１２から受信する。
【００３４】
本実施の形態では、伝送路６０、第４レーン７０、及び第５レーン７２には、電気信号を伝送する電気ケーブルを用いている。なお、本字紙の形態では、伝送路６０の第１レーン６０Ａ、第２レーン６０Ｂ、及び第３レーン６０Ｃは、２本の線により構成され、差動信号が伝送される差動線路を用いている（図２参照)が、これに限定されない。なお、伝送路６０のレーン数も本実施の形態に限定されず、上り方向用と下り方向用のレーン数が同一でもよく、下り方向用のレーン数が上り方向用のレーン数よりも多くてもよい。また、本実施の形態に限らず、伝送路６０には、光信号を伝送する光ケーブルを用いてもよいが、第４レーン７０及び第５レーン７２には、本実施の形態と同様に電気ケーブルを用いることが好ましい。
【００３５】
次に、本実施の形態の通信システム１０の第１通信装置１２及び第２通信装置１４におけるリンク確立動作について説明する。図２には、第１通信装置１２及び第２通信装置１４におけるリンク確立動作のための構成を送信機能を中心に示した概略構成図を示す。
【００３６】
図２に示すように、第１通信装置１２は、リンク制御部２６、ビット変換部２８Ａ、２８Ｂ、ビット逆変換部３０、パラレル／シリアル変換部３２Ａ、３２Ｂ、及びシリアル／パラレル変換部３４の各機能がデバイス８０上に備えられている。第１通信装置１２では、デバイス８０が、第５レーン７２、バッファ８５、レジスタ８１Ａを介して、第２通信装置１４からステータス信号STATUS_2_Nを受信する。システム制御部２０は、デバイス８０のレジスタ８１Ａを介して、ステータス信号STATUS_2_Nを受信する。また、第１通信装置１２では、システム制御部２０の指示に基づき、デバイス８０（レジスタ８１Ｂ）、バッファ８６、トランジスタ３７、及び第４レーン７０を介して、第２通信装置１４にステータス信号STATUS_1_Nを送信する。
【００３７】
同様に、図２に示すように、第２通信装置１４は、リンク制御部４６、ビット逆変換部４８Ａ、４８Ｂ、ビット変換部５０、シリアル／パラレル変換部５２Ａ、５２Ｂ、及びパラレル／シリアル変換部５４の各機能がデバイス９０上に備えられている。第２通信装置１４では、デバイス９０が、第４レーン７０、バッファ９５、レジスタ９１Ａを介して、第１通信装置１２からステータス信号STATUS_1_Nを受信する。システム制御部４０は、デバイス９０のレジスタ９１Ａを介して、ステータス信号STATUS_1_Nを受信する。また、第２通信装置１４では、システム制御部４０の指示に基づき、デバイス９０（レジスタ９１Ｂ）、バッファ９６、トランジスタ５７、及び第５レーン７２を介して、第１通信装置１２にステータス信号STATUS_2_Nを送信する。
【００３８】
第１通信装置１２では、送信信号出力許可部（TX output Enable）８２Ａ、８２Ｂが、レジスタ８１Ｃから受信した信号TX_output_enable_Nに基づいて、信号TX_outputを送信バッファ８４Ａ、８４Ｂ、第１レーン６０Ａ、及び第２レーン６０Ｂを介して、第２通信装置１４に送信する。同様に、第２通信装置１４では、送信信号出力許可部（TX output Enable）９２が、レジスタ９１Ｃから受信した信号TX_output_enable_Nに基づいて、信号TX_outputを送信バッファ９４及び第３レーン６０Ｃを介して、第１通信装置１２に送信する。
【００３９】
図３には、第１通信装置１２及び第２通信装置１４におけるリンク確立動作の流れの一例を示す。本実施の形態の通信システム１０では、第１通信装置１２及び第２通信装置１４の電源投入のタイミングにかかわらず、リンクが確実に確立される。図４には、第１通信装置１２が第２通信装置１４よりも先に電源投入状態になった場合の、リンク確立動作を説明するためのタイムチャートを示す。図５には、第２通信装置１４が第１通信装置１２よりも先に電源投入状態になった場合の、リンク確立動作を説明するためのタイムチャートを示す。
【００４０】
まず、図３及び図４を参照して、第１通信装置１２が第２通信装置１４よりも先に電源投入状態になった場合について説明する。
【００４１】
図３に示すように、第１通信装置１２と第２通信装置１４との間では、ステータス信号STATUS_1_N、STATUS_2_Nが送受信されている。
【００４２】
第１通信装置１２では、電源投入状態になると、ステータス信号STATUS_1_NのレベルがＨレベルからＬレベルに変化する（図４、タイミングｔ１参照）。タイミングｔ１では、第２通信装置１４は未だ電源未投入状態であるため、第１通信装置１２が受信するステータス信号STATUS_2_Nは、Ｈレベルである。そのため、信号TX_output_enable_Nは、Ｈレベルのままである。なお、本実施の形態の第１通信装置１２では、上述したように、第１通信装置１２と第２通信装置１４とが、第５レーン７２を介して接続されていない場合は、抵抗３６により、デバイス８０（リンク制御部２６）が受信するステータス信号STATUS_2_Nは、Ｈレベルである。そのため、第５レーン７２を介して接続されていない場合も、信号TX_output_enable_Nは、Ｈレベルのままである。
【００４３】
一方、第２通信装置１４では、第１通信装置１２から受信するステータス信号STATUS_1_NはＬレベルであるものの、ステータス信号STATUS_2_Nは、Ｈレベルであるため、信号TX_output_enable_Nは、Ｈレベルのままである。
【００４４】
第２通信装置１４が電源投入状態になると、ステータス信号STATUS_2_Nは、ＨレベルからＬレベルに変化する（図４、タイミングｔ２参照）。第１通信装置１２及び第２通信装置１４は、ステータス信号STATUS_1_N、STATUS_2_Nが両方共にＬレベルであることを検出することにより、両装置が電源投入状態であることを確認する。ステータス信号STATUS_1_N、STATUS_2_Nが共にＬレベルに変化してから（ここでは、具体的には、STATUS_2_NがＨレベルからＬレベルに変化したタイミングから）予め定められた期間内に、信号TX_output_enable_Nの信号レベルを反転し、Ｌレベルに切り替える（図４、タイミングｔ３参照）。なお、図４では、STATUS_2_NがＨレベルからＬレベルに変化したタイミングから期間Ａ経過後のタイミングｔ３に信号TX_output_enable_Nの信号レベルを反転しているが、信号を反転するタイミングは、期間Ａ内であればよい。
【００４５】
第１通信装置１２及び第２通信装置１４では、信号TX_output_enable_Nのレベルの反転に応じて、リンク確立準備を行うための準備信号の送信を開始する。具体的には、第１通信装置１２では、第１レーン６０Ａ及び第２レーン６０Ｂを介して、信号TX_outoputとして、準備信号を第２通信装置１４に送信する。また、第２通信装置１４では、第３レーン６０Ｃを介して、信号TX_outoputとして、準備信号を第１通信装置１２に送信する。準備信号は、受信側の通信装置がリンク確立動作に入るまでの準備期間に送信される信号である。そのため、リンク確立用信号（詳細後述）と異なるシリアル信号としている。なお、準備信号は、リンク確立用信号と異なる信号であれば特に限定されず、例えば、ＤコードやＫコードを用いた符号化されたシリアル信号が用いられる。
【００４６】
第１通信装置１２及び第２通信装置１４では、信号TX_output_enable_Nのレベルが反転したタイミングｔ３から、予め定められた期間Ｂの経過後に、第１通信装置１２はシリアル／パラレル変換部３４に、第２通信装置１４はシリアル／パラレル変換部５２Ａ、５２Ｂに、それぞれリセット信号を出力する。当該リセット信号により、シリアル／パラレル変換部３４、及びシリアル／パラレル変換部５２Ａ、５２Ｂは、初期化（リセット）される。
【００４７】
ここで、リンク確立動作について説明する。使用するＳＥＲＤＥＳによって、パラレル部のビット幅が１０ｂｉｔ、２０ｂｉｔ、３６ｂｉｔ等のように幾つか選択できるものがある。例えば、１６ｂｉｔで使用するように設定した場合、第１通信装置１２のビット変換部２８Ａ、２８Ｂ及び第２通信装置１４のビット変換部５０では、１６ｂｉｔを２０ｂｉｔ化した後、それぞれ第１通信装置１２のパラレル／シリアル変換部３２Ａ、３２Ｂ及び第２通信装置１４のパラレル／シリアル変換部５４により２０ｂｉｔを１ｂｉｔ化する。この場合は、２０ｂｉｔが１つの固まりとして扱われる。
【００４８】
リンク確立動作を行う場合には、送信側からリンク確立用の情報としてリンク確立用信号を繰り返し送信して受信側に対してリンク確立の要求を行う。第２通信装置１４が受信側の場合は、シリアル／パラレル変換部５２Ａ、５２Ｂにより、また、第１通信装置１２が受信側の場合は、シリアル／パラレル変換部３４により、１ｂｉｔを１０ｂｉｔ単位に分け、それぞれ、ビット逆変換部４８Ａ、４８Ｂ、及びビット逆変換部３０にて上位８ｂｉｔ、下位８ｂｉｔに変換する。シリアル／パラレル変換部５２Ａ、５２Ｂ、及びシリアル／パラレル変換部３４は、受信データと既知であるリンク確立用信号とを照合し、合致する位置の頭出し（アライメント調整）を行って、合致した位置に基づいてデータの同期制御等を行ってリンクを確立する。すなわち、第１通信装置１２及び第２通信装置１４では、送信したリンク確立用信号と、受信したリンク確立用信号とに基づいて、予め定められた調整を行うことにより、リンクが確立される。
【００４９】
このように、リンク確立動作において、シリアル／パラレル変換部３４、及びシリアル／パラレル変換部５２Ａ、５２Ｂの設定を行う。そのため、タイミングｔ４では、シリアル／パラレル変換部３４、及びシリアル／パラレル変換部５２Ａ、５２Ｂを初期化しておく。
【００５０】
シリアル／パラレル変換部３４、及びシリアル／パラレル変換部５２Ａ、５２Ｂを初期化したタイミングｔ４から期間Ｄの経過後に、第１通信装置１２及び第２通信装置１４では、リンク確立動作を開始する（図４、タイミングｔ５参照）。このように、本実施の形態の第１通信装置１２及び第２通信装置１４では、同じタイミングで、リンク確立動作を開始する。
【００５１】
第１通信装置１２及び第２通信装置１４では、リンク確立動作の開始に伴い、予め定められたリンク確立用信号の送信を開始する。具体的には、第１通信装置１２では、第１レーン６０Ａ及び第２レーン６０Ｂを介して、信号TX_outoputとして、リンク確立用信号を第２通信装置１４に送信する。また、第２通信装置１４では、第３レーン６０Ｃを介して、信号TX_outoputとして、リンク確立用信号を第１通信装置１２に送信する。なお、リンク確立用信号は、予め定めておけばよく、特に限定されない。リンク確立用信号としては、例えば、ＤコードやＫコードを用いた符号化されたシリアル信号が用いられる。
【００５２】
第１通信装置１２及び第２通信装置１４では、当該リンク確立用信号に基づいて、上述したように、予め定められたリンク確立動作が行われ、それぞれリンク確立動作が完了する（図４、タイミングｔ６参照）。なお、上述したアライメント調整等の完了後、図３に示すように、リンク確立完了信号を送信することが好ましく、受信側では、当該リンク確立完了信号の受信をもって、リンク確立動作の完了とすることが好ましい。なお、当該リンク確立完了信号は、特に限定されず、上述の準備信号及びリンク確立用信号と異なる信号であればよく、例えば、ＤコードやＫコードを用いた符号化されたシリアル信号が用いられる。
【００５３】
なお、本実施の形態の第１通信装置１２及び第２通信装置１４では、それぞれシリアル／パラレル変換部３４、及びシリアル／パラレル変換部５２Ａ、５２Ｂを初期化してから期間Ｃ内に、リンク確立動作が完了しない場合は、タイムアウトとなるようにしている。図４に示した場合では、第１通信装置１２及び第２通信装置１４とも、タイミングｔ７までにリンク確立動作が完了しなかった場合は、タイムアウトになる。例えば、いずれかの受信装置に不具合が生じている場合等、リンク確立動作が完了しない、または完了しても時間がかかる場合がある。そのため、このように期間Ｃ内にリンク確立動作が完了しない場合は、本実施の形態の第１通信装置１２及び第２通信装置１４ではタイムアウトとして、リンク確立動作中の場合は、当該リンク確立動作を中止させる等、予め定められた処理を行うようにしている。
【００５４】
第１通信装置１２が第２通信装置１４よりも先に電源投入状態にある場合は、このようにしてリンクが確立される。
【００５５】
なお、上述した期間Ａ、Ｂ、Ｃ、Ｄは、各々実験等により予め定めておけばよい。
【００５６】
次に、図３及び図５を参照して、第２通信装置１４が第１通信装置１２よりも先に電源投入状態になった場合について説明する。なお、この場合についても、上述と同様の動作を行うため、同様の動作については、詳細な説明を省略する。
【００５７】
第２通信装置１４では、電源投入状態になると、ステータス信号STATUS_2_NのレベルがＨレベルからＬレベルに変化する（図５、タイミングｔ１参照）。タイミングｔ１では、第１通信装置１２は未だ電源未投入状態であるため、第２通信装置１４が受信するステータス信号STATUS_1_Nは、Ｈレベルである。そのため、信号TX_output_enable_Nは、Ｈレベルのままである。
【００５８】
一方、第１通信装置１２では、第２通信装置１４から受信するステータス信号STATUS_2_NはＬレベルであるものの、ステータス信号STATUS_1_Nは、Ｈレベルであるため、信号TX_output_enable_Nは、Ｈレベルのままである。なお、本実施の形態の第２通信装置１４でも上述したように、第１通信装置１２と第２通信装置１４とが、第４レーン７０を介して接続されていない場合は、抵抗５６により、デバイス９０（リンク制御部４６）が受信するステータス信号STATUS_1_Nは、Ｈレベルである。そのため、第４レーン７０を介して接続されていない場合も、信号TX_output_enable_Nは、Ｈレベルのままである。
【００５９】
第１通信装置１２が電源投入状態になると、ステータス信号STATUS_1_Nは、ＨレベルからＬレベルに変化する（図５、タイミングｔ２参照）。第１通信装置１２及び第２通信装置１４は、ステータス信号STATUS_1_N、STATUS_2_Nが両方共にＬレベルであることを検出することにより、両装置が電源投入状態であることを確認する。ステータス信号STATUS_1_N、STATUS_2_Nが共にＬレベルに変化してから（ここでは、具体的には、STATUS_1_NがＨレベルからＬレベルに変化したタイミングから）予め定められた期間内に、信号TX_output_enable_Nの信号レベルを反転し、Ｌレベルに切り替える（図５、タイミングｔ３参照）。
【００６０】
上述した場合と同様に、第１通信装置１２及び第２通信装置１４では、信号TX_output_enable_Nのレベルの反転に応じて、リンク確立準備を行うための準備信号の送信を開始する。
【００６１】
信号TX_output_enable_Nのレベルが反転したタイミングｔ３から、予め定められた期間Ｂの経過後に、第１通信装置１２はシリアル／パラレル変換部３４に、第２通信装置１４はシリアル／パラレル変換部５２Ａ、５２Ｂに、それぞれリセット信号を出力して初期化（リセット）を行う。初期化したタイミングｔ４から期間Ｄの経過後に、第１通信装置１２及び第２通信装置１４では、リンク確立動作を開始して（図５、タイミングｔ５参照）、リンク確立用信号の送信を開始する。このように、本実施の形態の第１通信装置１２及び第２通信装置１４では、同じタイミングでリンク確立動作を開始し、当該リンク確立用信号に基づいて、予め定められたリンク確立動作が行われて、それぞれリンク確立動作が完了する（図５、タイミングｔ６参照）。なお、ここでも、シリアル／パラレル変換部３４、及びシリアル／パラレル変換部５２Ａ、５２Ｂを初期化してから期間Ｃ内に、リンク確立動作が完了しない場合は、タイムアウトとなるようにしている。
【００６２】
第２通信装置１４が第１通信装置１２よりも先に電源投入状態にある場合は、このようにしてリンクが確立される。
【００６３】
以上説明したように本実施の形態の通信システム１０に備えられた第１通信装置１２では、リンク制御部２６が、第４レーン７０を介してステータス信号STATUS_1_Nによって、自装置の電源投入状態を第２通信装置１４に通知する。同様に、通信システム１０に備えられた第２通信装置１４では、リンク制御部４６が、第５レーン７２を介してステータス信号STATUS_2_Nによって、自装置の電源投入状態を第１通信装置１２に通知する。第１通信装置１２及び第２通信装置１４では、両装置が電源投入状態になり、かつ第４レーン７０及び第５レーン７２を介して接続されている場合は、期間Ａ内に、信号TX_output_enable_Nのレベルが反転する。第１通信装置１２及び第２通信装置１４のリンク制御部２６、４６は、信号TX_output_enable_Nにより両装置が電源投入状態にあることを確認すると、受信側の通信装置に、準備信号を送信する。また、信号TX_output_enable_Nのレベルが反転したタイミングから期間Ｂが経過すると、リンク制御部２６、４６は、シリアル／パラレル変換部３４、５２Ａ、５２Ｂを初期化（リセット）する。当該初期化を行ったタイミングから、期間Ｄが経過すると、リンク制御部２６、４６は、リンク確立動作を開始し、受信側の通信装置にリンク確立用信号の送信を開始する。
【００６４】
一般に、先に電源投入状態になった通信装置が、先にリンク確立動作を開始した場合、後から電源投入状態になった受信側の通信装置では、バイトアライメント（アライメント調整）が、ノイズにより誤ってリンク確立動作の完了となってしまう場合がある。これに対して本実施の形態の第１通信装置１２及び第２通信装置１４は、両装置が電源投入状態になり、かつ第４レーン７０及び第５レーン７２を介して接続されている場合に、リンク確立動作を行う。また、第１通信装置１２及び第２通信装置１４では、リンク確立動作を行うタイミングを揃えている。そのため、上述のように、ノイズにより誤ってリンク確立動作を完了してしまうことがない。
【００６５】
従って、本実施の形態の第１通信装置１２及び第２通信装置１４は、電源投入状態を考慮しない場合と比較して、確実にリンクが確立される。
【００６６】
また、一般に、受信側の通信装置の電源が未投入状態の場合に、送信側がリンク確立動作（リンク制御）を行うと、送信側から受信側に高速な信号（準備信号やリンク確立用信号等）を送信し続けることになる。そのため、受信側の通信装置の故障を誘発する懸念がある。
【００６７】
これに対して本実施の形態の第１通信装置１２及び第２通信装置１４では、接続先の通信装置が電源未投入状態の場合、または、第４レーン７０及び第５レーン７２を介して非接続の場合、不要な信号（準備信号やリンク確立用信号等）の送信を抑制するため、受信側の通信装置の故障が回避される。また第１通信装置１２及び第２通信装置１４では、不要な信号の送信を抑制するため、電力の消費が低減される。また、第１通信装置１２及び第２通信装置１４では、放射ノイズの軽減が図られるため、環境に与える影響が抑制される。
【００６８】
なお、本実施の形態では、第１通信装置１２のリンク制御部２６、及び第２通信装置１４のリンク制御部４６が上述のリンク確立動作を含むリンク制御を行う場合について説明したがこれに限らず、一部の動作（制御）をシステム制御部２０やシステム制御部４０等で行ってもよい。例えば、第１通信装置１２及び第２通信装置１４における、ステータス信号STATUS_1_N、STATUS_1_Nの信号レベルの切り替えや、受信側の通信装置への通知等を、リンク制御部２６を介さずに、システム制御部２０やシステム制御部４０で行ってもよい。
【００６９】
また、本実施の形態では、通信システム１０が、一対の第１通信装置１２及び第２通信装置１４を備える場合について説明したがこれに限らない。例えば、複数組の、第１通信装置１２及び第２通信装置１４を備えていてもよい。また例えば、複数の第１通信装置１２及び１つの第２通信装置１４を備えていてもよいし、１つの第１通信装置１２及び複数の第２通信装置１４を備えていてもよい。
【００７０】
また、本実施の形態の第１通信装置１２のトランジスタ３７及び第２通信装置１４のトランジスタ５７は、各々システム制御部２０及びシステム制御部４０によりオン・オフを制御しているがこれに限らない。例えば、トランジスタ３７及びトランジスタ５７は、各々、電源２１及び電源４１の状態に応じて直接、オン・オフが制御されるように構成されていてもよい。
【００７１】
なお、本実施の形態は本発明の一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。本実施の形態で説明した通信システム１０、第１通信装置１２、及び第２通信装置１４の構成、通信制御処理等は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることは言うまでもない。
【符号の説明】
【００７２】
１０  通信システム
１２  第１通信装置
１４  第２通信装置
２０、４０  システム制御部
２１、４１  電源
２６、４６  リンク制御部
２８Ａ、２８Ｂ、５０  ビット変換部
３０、４８Ａ、４８Ｂ  ビット逆変換部
３６  ５６  抵抗
６０  伝送路、６０Ａ  第１レーン、６０Ｂ  第２レーン、６０Ｃ  第３レーン
７０  第４レーン
７２  第５レーン
【図１】
2015002488.tif 000003
【図２】
2015002488.tif 000004
【図３】
2015002488.tif 000005
【図４】
2015002488.tif 000006
【図５】
2015002488.tif 000007