(57)【要約】【課題】導波路と半導体光素子間の光結合損失が低く、かつ製造コストが低い集積型半導体光素子、及び集積型半導体光素子の製造方法を提供する。【解決手段】導波路３０の先端が、半導体光素子２０側に形成されかつ半導体光素子２０側とは反対側に向けて漸次幅が増加するテーパ部３１を少なくとも有し、導波路３０の表面を覆うように形成されるとともに半導体光素子２０に向けて延伸し該半導体光素子２０に接合する、半導体光素子２０及び導波路３０よりも屈折率が低いクラッド層１５を備え、半導体光素子２０がメサ構造を有し、クラッド層１５と半導体光素子２０とが光結合している接合断面において、半導体光素子２０のメサ構造の断面がクラッド層１５の断面内に含まれる接合構造を有することを特徴とする。【選択図】図１
2015164148.tif 000002
【特許請求の範囲】
【請求項１】
活性層を有する半導体光素子と、該半導体光素子に光結合し入力された光を導波する導波路とが基板上に形成された集積型半導体光素子であって、
前記導波路の先端が、前記半導体光素子側に形成されかつ前記半導体光素子側とは反対側に向けて漸次幅が増加するテーパ部を少なくとも有し、
前記導波路の表面を覆うように形成されるとともに前記半導体光素子に向けて延伸し該半導体光素子に接合する、前記半導体光素子及び前記導波路よりも屈折率が低いクラッド層を備え、
前記半導体光素子がメサ構造を有し、
前記クラッド層と前記半導体光素子とが光結合している接合断面において、前記半導体光素子のメサ構造の断面が前記クラッド層の断面内に含まれる接合構造を有することを特徴とする集積型半導体光素子。
【請求項２】
前記活性層の上面と下面との間に存在し、該上面及び下面に平行であり前記導波路まで伸びる仮想面が、前記導波路の先端と交わるか、
前記導波路の上面と下面との間に存在し、該上面及び下面に平行であり前記活性層まで伸びる仮想面が、前記活性層の出射端と交わるか、
の少なくともいずれか一方を満たすことを特徴とする請求項１に記載の集積型半導体光素子。
【請求項３】
前記活性層の上面と下面との間に存在し、該上面及び下面に平行であり前記導波路まで伸びる仮想面が、前記導波路において該導波路の上面と下面との間に位置することを特徴とする請求項１に記載の集積型半導体光素子。
【請求項４】
前記活性層の高さの中心位置は、前記導波路の高さの中心位置よりも上方にあることを特徴とする請求項１に記載の集積型半導体光素子。
【請求項５】
前記半導体光素子は、前記基板に形成された凹部の底面に設けられていることを特徴とする請求項１から４のいずれか一項に記載の集積型半導体光素子。
【請求項６】
前記半導体光素子のメサ構造は、前記活性層を含む半導体積層構造がエッチングされて形成されたハイメサ構造であることを特徴とする請求項１から５のいずれか一項に記載の集積型半導体光素子。
【請求項７】
前記半導体光素子のメサ構造は、順メサ構造または逆メサ構造とされていることを特徴とする請求項１から６のいずれか一項に記載の集積型半導体光素子。
【請求項８】
前記半導体光素子のメサ構造の幅は、前記活性層の位置において最も狭くされていることを特徴とする請求項１から７のいずれか一項に記載の集積型半導体光素子。
【請求項９】
前記半導体光素子のメサ構造は、前記クラッド層で覆われていることを特徴とする請求項１から８のいずれか一項に記載の集積型半導体光素子。
【請求項１０】
前記メサ構造を覆うクラッド層の幅は、前記メサ構造の幅以上であることを特徴とする請求項１から９のいずれか一項に記載の集積型半導体光素子。
【請求項１１】
前記半導体光素子は光共振器を有することを特徴とする請求項１から１０のいずれか一項に記載の集積型半導体光素子。
【請求項１２】
前記半導体光素子は、前記活性層に沿って形成された回折格子を有していることを特徴とする請求項１１に記載の集積型半導体光素子。
【請求項１３】
前記半導体光素子は、前記導波路とは反対側に設けられた反射手段を有し、
前記導波路は、回折格子を有することを特徴とする請求項１から１０のいずれか一項に記載の集積型半導体光素子。
【請求項１４】
前記基板はシリコンを含み、前記導波路は前記基板を加工して形成されたシリコン導波路であることを特徴とする請求項１から１３のいずれか一項に記載の集積型半導体光素子。
【請求項１５】
活性層を有する半導体光素子と、該半導体光素子に光結合し入力された光を導波する導波路とが基板上に形成された集積型半導体光素子の製造方法であって、
導波路先端が前記半導体光素子側に形成されかつ前記半導体光素子側とは反対側に向けて漸次幅が増加するテーパ部を少なくとも有する前記導波路を前記基板に形成する導波路形成工程と、
活性層を有する半導体積層構造を前記基板上に配設する半導体積層構造配設工程と、
前記導波路の表面を覆いかつ前記半導体積層構造に向けて延伸し該半導体積層構造の一方の面を覆うように、前記半導体光素子及び前記導波路よりも屈折率が低くかつ前記半導体積層構造の幅よりも幅狭なクラッド層を形成するクラッド層形成工程と、
前記半導体積層構造の一方の面に形成したクラッド層をマスクとして、前記半導体積層構造をエッチングして、メサ構造を有する前記半導体光素子を形成する半導体光素子形成工程と、を備えることを特徴とする集積型半導体光素子の製造方法。
【請求項１６】
前記半導体積層構造配設工程において、前記基板に形成された凹部の底面に、前記半導体積層構造を配設するとともに、
前記活性層の上面と下面との間に存在し、該上面及び下面に平行であり前記導波路まで伸びる仮想面が、前記導波路の先端と交わるか、前記導波路の上面と下面との間に存在し、該上面及び下面に平行であり前記活性層まで伸びる仮想面が、前記活性層の出射端と交わるか、の少なくともいずれか一方を満たすように、予め、前記半導体積層構造における前記活性層の位置を調節する、前記凹部の深さを調節する、または／および前記凹部と前記半導体積層構造との間に設けられるコンタクト金属の厚さを調節することを特徴とする請求項１５に記載の集積型半導体光素子の製造方法。
【請求項１７】
前記半導体積層構造配設工程において、前記基板に形成された凹部の底面に、前記半導体積層構造を配設するとともに、
前記活性層の上面と下面との間に存在し、該上面及び下面に平行であり前記導波路まで伸びる仮想面が、前記導波路において該導波路の上面と下面との間に位置するように、予め、前記半導体積層構造における前記活性層の位置を調節する、前記凹部の深さを調節する、または／および前記凹部と前記半導体積層構造との間に設けられるコンタクト金属の厚さを調節することを特徴とする請求項１５に記載の集積型半導体光素子の製造方法。
【請求項１８】
前記半導体積層構造配設工程において、前記基板に形成された凹部の底面に、前記半導体積層構造を配設するとともに、
前記活性層の高さの中心位置が、前記導波路の高さの中心位置よりも上方となるように、予め、前記半導体積層構造における前記活性層の位置を調節する、前記凹部の深さを調節する、または／および前記凹部と前記半導体積層構造との間に設けられるコンタクト金属の厚さを調節することを特徴とする請求項１５に記載の集積型半導体光素子の製造方法。
【請求項１９】
前記半導体光素子形成工程では、前記活性層の位置において前記エッチングをする際にサイドエッチングを生じさせることにより、前記半導体光素子のメサ構造の幅を最も狭くすることを特徴とする請求項１５から１８のいずれか一項に記載の集積型半導体光素子の製造方法。
【請求項２０】
前記半導体光素子形成工程において、前記エッチングをする際にサイドエッチングを生じさせることにより、前記半導体積層構造を覆うクラッド層の幅が、前記メサ構造の幅以上となるように前記半導体積層構造をエッチングすることを特徴とする請求項１５から１９のいずれか一項に記載の集積型半導体光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光素子と導波路とが基板上に形成された集積型半導体光素子、及び集積型半導体光素子の製造方法に関するものである。
【背景技術】
【０００２】
近年、光インターコネクション等の用途において、Ｓｉ基板上にＳｉからなるシリコン導波路や化合物半導体光素子を形成するシリコンフォトニクスが注目されている。シリコンフォトニクスにおける光源である化合物半導体光素子（半導体光素子）として、シリコン・化合物半導体ハイブリッド構造が用いられることがある。
【０００３】
前述のシリコン・化合物半導体ハイブリッド構造は、シリコンフォトニクスプラットフォーム上に化合物半導体光素子を集積した構造とされている。この構造では、化合物半導体発光素子からの光をシリコン導波路に効率的に誘導し光結合する必要がある。そして、より高効率な発光を得るためには、この光結合過程における光損失をなるべく低く抑える必要がある。
【０００４】
これを実現する方法として、例えば、非特許文献１には、シリコンフォトニクスプラットフォーム上へ化合物半導体光素子を直接接合したシリコン・化合物半導体ハイブリッドレーザ（集積型半導体光素子）が開示されている。このシリコン・化合物半導体ハイブリッドレーザでは、化合物半導体発光素子の活性層で発生した光をエバネッセント結合によりシリコン導波路に導き、シリコン導波路に設けられた外部共振器によってレーザ発振を得るように構成されている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Ｍ．Ｊ．Ｒ．Ｈｅｃｋ  ｅｔ  ａｌ．，  Ｓｅｌｅｃｔｅｄ  Ｔｏｐｉｃｓ  ｉｎ  Ｑｕａｎｔｕｍ  Ｅｌｅｃｔｒｏｎｉｃｓ，  ｖｏｌ．１７，  ｐｐ．３３３−３４６（２０１０）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、非特許文献１に記載されたシリコン・化合物半導体ハイブリッドレーザでは、シリコン導波路と化合物半導体光素子間の光結合損失が内部損失としてレーザ特性に影響し、レーザ発振の閾値電流が上昇したり、エネルギー効率が低下したりする問題があった。
また、前述のシリコン・化合物半導体ハイブリッドレーザは、化合物半導体光素子をシリコン基板上に接合した後に複雑なプロセスを経て製造されるため、製造コストが過剰に高くなる問題もあった。
【０００７】
本発明は、上記に鑑みてなされたものであって、導波路と半導体光素子間の光結合損失が低く、かつ製造コストが低い集積型半導体光素子、及び集積型半導体光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明の集積型半導体光素子は、活性層を有する半導体光素子と、該半導体光素子に光結合し入力された光を導波する導波路とが基板上に形成された集積型半導体光素子であって、前記導波路の先端が、前記半導体光素子側に形成されかつ前記半導体光素子側とは反対側に向けて漸次幅が増加するテーパ部を少なくとも有し、前記導波路の表面を覆うように形成されるとともに前記半導体光素子に向けて延伸し該半導体光素子に接合する、前記半導体光素子及び前記導波路よりも屈折率が低いクラッド層を備え、前記半導体光素子がメサ構造を有し、前記クラッド層と前記半導体光素子とが光結合している接合断面において、前記半導体光素子のメサ構造の断面が前記クラッド層の断面内に含まれる接合構造を有することを特徴としている。
【０００９】
また、本発明の集積型半導体光素子の一態様は、前記活性層の上面と下面との間に存在し、該上面及び下面に平行であり前記導波路まで伸びる仮想面が、前記導波路の先端と交わるか、前記導波路の上面と下面との間に存在し、該上面及び下面に平行であり前記活性層まで伸びる仮想面が、前記活性層の出射端と交わるか、の少なくともいずれか一方を満たすことを特徴としている。
【００１０】
また、本発明の集積型半導体光素子の一態様は、前記活性層の上面と下面との間に存在し、該上面及び下面に平行であり前記導波路まで伸びる仮想面が、前記導波路において該導波路の上面と下面との間に位置することを特徴としている。
【００１１】
また、本発明の集積型半導体光素子の一態様は、前記活性層の高さの中心位置は、前記導波路の高さの中心位置よりも上方にあることを特徴としている。
【００１２】
また、本発明の集積型半導体光素子の一態様は、前記半導体光素子は、前記基板に形成された凹部の底面に設けられていることを特徴としている。
【００１３】
また、本発明の集積型半導体光素子の一態様は、前記半導体光素子のメサ構造は、前記活性層を含む半導体積層構造がエッチングされて形成されたハイメサ構造であることを特徴としている。
【００１４】
また、本発明の集積型半導体光素子の一態様は、前記半導体光素子のメサ構造は、順メサ構造または逆メサ構造とされていることを特徴としている。
【００１５】
また、本発明の集積型半導体光素子の一態様は、前記半導体光素子のメサ構造の幅は、前記活性層の位置において最も狭くされていることを特徴としている。
【００１６】
また、本発明の集積型半導体光素子の一態様は、前記半導体光素子のメサ構造は、前記クラッド層で覆われていることを特徴としている。
【００１７】
また、本発明の集積型半導体光素子の一態様は、前記メサ構造を覆うクラッド層の幅は、前記メサ構造の幅以上であることを特徴としている。
【００１８】
また、本発明の集積型半導体光素子の一態様は、前記半導体光素子は光共振器を有することを特徴としている。
【００１９】
また、本発明の集積型半導体光素子の一態様は、前記半導体光素子は、前記活性層に沿って形成された回折格子を有していることを特徴としている。
【００２０】
また、本発明の集積型半導体光素子の一態様は、前記光半導体素子は、前記導波路とは反対側に設けられた反射手段を有し、前記導波路は、回折格子を有することを特徴としている。
【００２１】
また、本発明の集積型半導体光素子の一態様は、前記基板はシリコンを含み、前記導波路は前記基板を加工して形成されたシリコン導波路であることを特徴としている。
【００２２】
本発明の集積型半導体光素子の製造方法は、活性層を有する半導体光素子と、該半導体光素子に光結合し入力された光を導波する導波路とが基板上に形成された集積型半導体光素子の製造方法であって、導波路先端が前記半導体光素子側に形成されかつ前記半導体光素子側とは反対側に向けて漸次幅が増加するテーパ部を少なくとも有する前記導波路を前記基板に形成する導波路形成工程と、活性層を有する半導体積層構造を前記基板上に配設する半導体積層構造配設工程と、前記導波路の表面を覆いかつ前記半導体積層構造に向けて延伸し該半導体積層構造の一方の面を覆うように、前記半導体光素子及び前記導波路よりも屈折率が低くかつ前記半導体積層構造の幅よりも幅狭なクラッド層を形成するクラッド層形成工程と、前記半導体積層構造の一方の面に形成したクラッド層をマスクとして、前記半導体積層構造をエッチングして、メサ構造を有する前記半導体光素子を形成する半導体光素子形成工程と、を備えることを特徴としている。
【００２３】
また、本発明の集積型半導体光素子の製造方法の一態様は、前記半導体積層構造配設工程において、前記基板に形成された凹部の底面に、前記半導体積層構造を配設するとともに、前記活性層の上面と下面との間に存在し、該上面及び下面に平行であり前記導波路まで伸びる仮想面が、前記導波路の先端と交わるか、前記導波路の上面と下面との間に存在し、該上面及び下面に平行であり前記活性層まで伸びる仮想面が、前記活性層の出射端と交わるか、の少なくともいずれか一方を満たすように、予め、前記半導体積層構造における前記活性層の位置を調節する、前記凹部の深さを調節する、または／および前記凹部と前記半導体積層構造との間に設けられるコンタクト金属の厚さを調節することを特徴としている。
【００２４】
また、本発明の集積型半導体光素子の製造方法の一態様は、前記半導体積層構造配設工程において、前記基板に形成された凹部の底面に、前記半導体積層構造を配設するとともに、前記活性層の上面と下面との間に存在し、該上面及び下面に平行な前記導波路まで伸びる仮想面が、前記導波路の上面と下面との間に位置するように、予め、前記半導体積層構造における前記活性層の位置を調節する、前記凹部の深さを調節する、または／および前記凹部と前記半導体積層構造との間に設けられるコンタクト金属の厚さを調節することを特徴としている。
【００２５】
また、本発明の集積型半導体光素子の製造方法の一態様は、前記半導体積層構造配設工程において、前記基板に形成された凹部の底面に、前記半導体積層構造を配設するとともに、前記活性層の高さの中心位置が、前記導波路の高さの中心位置よりも上方となるように、予め、前記半導体積層構造における前記活性層の位置を調節する、前記凹部の深さを調節する、または／および前記凹部と前記半導体積層構造との間に設けられるコンタクト金属の厚さを調節することを特徴としている。
【００２６】
また、本発明の集積型半導体光素子の製造方法の一態様は、前記半導体光素子形成工程では、前記活性層の位置において前記エッチングをする際にサイドエッチングを生じさせることにより、前記半導体光素子のメサ構造の幅を最も狭くすることを特徴としている。
【００２７】
また、本発明の集積型半導体光素子の製造方法の一態様は、前記半導体光素子形成工程において、前記エッチングをする際にサイドエッチングを生じさせることにより、前記半導体積層構造を覆うクラッド層の幅が、前記メサ構造の幅以上となるように前記半導体積層構造をエッチングすることを特徴としている。
【発明の効果】
【００２８】
本発明によれば、導波路と半導体光素子間の光結合損失が低く、かつ製造コストが低い集積型半導体光素子、及び集積型半導体光素子の製造方法を実現できるという効果を奏する。
【図面の簡単な説明】
【００２９】
【図１】図１は、本発明の実施形態に係る集積型半導体光素子の概略説明図である。
【図２】図２は、図１の半導体光素子の幅方向における断面の概略図である。
【図３】図３（ａ）は、図１の半導体光素子とクラッド層との接合部の概略説明図、図３（ｂ）〜（ｄ）は、活性層と導波路との配置の例を示す概略図、図３（ｅ）は、図３（ａ）のＡ−Ａ断面の概略図である。
【図４】図４は、本発明の実施形態に係る集積型半導体光素子の製造方法のフロー図である。
【図５】図５は、本発明の実施形態に係る集積型半導体光素子の製造方法の概略説明図である。
【図６】図６は、本発明の実施形態に係る集積型半導体光素子の製造方法の概略説明図である。
【図７】図７は、本発明の実施形態に係る集積型半導体光素子の製造方法の概略説明図である。
【図８】図８は、本発明の実施形態に係る集積型半導体光素子の製造方法の概略説明図である。
【図９】図９は、本発明の実施形態に係る集積型半導体光素子が備える半導体光素子の変形例を示す概略図である。
【図１０】図１０は、本発明の実施形態に係る集積型半導体光素子が備える半導体光素子の変形例を示す概略図である。
【図１１】図１１は、本発明の実施形態に係る集積型半導体光素子が備える半導体光素子の変形例を示す概略図である。
【図１２】図１２は、本発明の実施形態に係る集積型半導体光素子が備える半導体光素子の変形例を示す概略図である。
【図１３】図１３は、本発明の実施形態に係る集積型半導体光素子が備える半導体光素子とクラッド層との接合部の変形例を示す概略説明図である。
【図１４】図１４（ａ）は、本発明の実施形態に係る集積型半導体光素子が備える導波路の変形例を示す概略説明図、図１４（ｂ）は、導波路の断面を側面から見た概略図である。
【発明を実施するための形態】
【００３０】
以下に、図面を参照して本発明に係る集積型半導体光素子、及び集積型半導体光素子の製造方法の実施形態を説明する。なお、この実施形態によりこの発明が限定されるものではない。また、図面の記載において、同一または対応する要素には適宜同一の符号を付している。また、図面は模式的なものであり、各要素の寸法の関係、各要素の比率などは、現実と異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
【００３１】
まず、本発明の実施形態に係る集積型半導体光素子１について説明する。集積型半導体光素子１は、図１、２に示すように、基板１０と、この基板１０の一方の面に配設された半導体光素子２０と、この半導体光素子２０に光結合する導波路３０と、この導波路３０の表面を覆うように形成されるとともに半導体光素子２０に接合するクラッド層１５とを備えている。説明のためクラッド層１５は破線で示してある。さらに、集積型半導体光素子１は、導波路３０、半導体光素子２０、及びクラッド層１５を覆うように形成されたパッシベーション層１６を備えている。
【００３２】
基板１０は、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造を有するものであり、この基板１０の一方の面側には、支持層であるＳｉ層１１ａ上に、絶縁層であるＳｉＯ２層１１ｂ（埋込み酸化層（ＢＯＸ層：Ｂｕｒｉｅｄ  ＯＸｉｄe））とデバイス層とも呼ばれるＳｉ層１１ｃとが順次形成されている。この基板１０の一部の領域には、ＳｉＯ２層１１ｂ及びＳｉ層１１ｃが除去された凹部１２が形成されている（図２参照）。この基板１０に形成された凹部１２が、半導体光素子２０が配設される領域とされており、基板１０の凹部１２上（Ｓｉ層１１ａ上）にＳｉＯ２層１１ｂを介さずに半導体光素子２０が設けられている。
【００３３】
半導体光素子２０は、例えばＩｎＰまたはＧａＡｓ基板上に活性層２２として成長した量子井戸、量子ドット構造を有するものである。量子井戸を構成する化合物半導体材料としては、例えば、ＩｎＧａＡｓ、ＩｎＧａＡｓＮ、ＡｌＩｎＧａＡｓ、ＩｎＧａＡｓＰなどのＩＩＩ−Ｖ族化合物半導体が挙げられる。また、量子ドットを構成する化合物半導体材料としては、ＩｎＡｓ、ＩｎＧａＡｓ、その他のＩＩＩ−Ｖ族化合物半導体が挙げられる。
【００３４】
半導体光素子２０は、後述する半導体積層構造４０の側面部がエッチングされて形成されたメサ構造を有しており、本実施形態において、メサ構造は、図２に示すように、活性層２２がメサ構造内に含まれるハイメサ構造とされている。さらに、本実施形態においては、ハイメサ構造は、順メサ構造とされている。この半導体光素子２０は、ＩｎＰ基板上に、ｎ型不純物添加クラッド層２１、回折格子層２７、ｎ型不純物添加クラッド層２１、分離閉じ込め層（ＳＣＨ）を含む活性層２２（発光層）、ＩｎＰからなるｐ型不純物添加クラッド層２３、ＩｎＧａＡｓからなるｐ型不純物添加コンタクト層２４が順に積層して構成されている。
なお、ｎ型不純物添加クラッド層２１中において、基板１０との接合部で発生する応力による転位の伝搬を抑制するために、ＩｎＧａＡｓやＩｎＧａＡｓＰからなる超格子構造を形成しても良い。
【００３５】
ここで、本実施形態においては、図３（ａ）に示すように、Ｓｉ層１１ａの表面を基準とした導波路３０の高さ位置と、活性層２２の高さ位置とが一致している。
【００３６】
導波路３０の高さ位置と、活性層２２の高さ位置とが一致している場合、活性層２２から出射される光のほぼすべてを導波路３０に光結合させることができる。
【００３７】
なお、導波路３０の高さ位置と活性層２２の高さ位置とを、必ずしも完全に一致させる必要は無い。例えば、図３（ｂ）に示すように、活性層２２の上面と下面との間に存在し、これらの上面及び下面に平行であり導波路３０まで伸びる仮想面Ｐ１が、導波路３０の先端の辺Ａ−Ｂで交わる構成としても良い。
また、図３（ｃ）に示すように、導波路３０の上面と下面との間に存在し、これらの上面及び下面に平行であり活性層２２まで伸びる仮想面Ｐ２が、活性層２２の出射端の辺Ｃ−Ｄで交わる構成としても良い。さらに、活性層２２の上面と下面との間に存在し、これらの上面及び下面に平行であり導波路３０まで伸びる仮想面Ｐ１が、導波路３０の先端の辺Ａ−Ｂで交わり、かつ導波路３０の上面と下面との間に存在し、これらの上面及び下面に平行であり活性層２２まで伸びる仮想面Ｐ２が、活性層２２の出射端の辺Ｃ−Ｄで交わる構成としても良い。
【００３８】
また、図３（ｄ）に示すように、活性層２２と導波路３０が互いに平行で、活性層２２の上面と下面との間に存在し、これらの上面及び下面に平行であり導波路３０まで伸びる仮想面Ｐ３が、導波路３０において導波路３０の上面と下面との間に位置する構成とされていることがより好ましい。
【００３９】
導波路３０は、図１及び図３（ａ）に示すように、半導体光素子２０に光結合しており、入力された光を導波するものである。本実施形態において、導波路３０は、Ｓｉ層１１ｃに形成されたＳｉ導波路とされている。この導波路３０は、半導体光素子２０側（図１において左下側）の先端に形成されかつ半導体光素子２０側とは反対側（図１において右上側）に向けて（長手方向に沿って）漸次幅が増加するチャネル型のテーパ部３１と、このテーパ部３１に接続して光を導波するリブ型の直線部３２とを備えている。テーパ部３１は後述するようにスポットサイズ変換機能を有する。
【００４０】
クラッド層１５は、導波路３０及び半導体光素子２０よりも屈折率が低い材質で構成されており、例えば窒化シリコン（ＳｉＮ）で構成されている。このクラッド層１５は、図３（ａ）に示すように、導波路３０の表面を覆うとともに半導体光素子２０に向けて延伸して接合し、半導体光素子２０と導波路３０とを光学的に接続するガイド層となっている。また、本実施形態においては、半導体光素子２０の一方の面（図３（ａ）において上面）にも、クラッド層１５が形成されている。クラッド層１５には、開口部１５ａが形成されている。
【００４１】
パッシベーション層１６は、導波路３０、半導体光素子２０、及びクラッド層１５を覆うように形成されている。パッシベーション層１６は、クラッド層１５よりも屈折率が低い材料で構成され、例えば酸化シリコン（ＳｉＯ２）で構成されている。パッシベーション層１６には、開口部１６ａと２つの開口部１６ｂが形成されている（図２参照）。さらに、開口部１６ａおよびクラッド層１５の開口部１５ａを介してｐ型不純物添加コンタクト層２４とオーミック接触するようにｐ側電極２５が形成されている。ｐ側電極２５は例えばＴｉ／Ｐｔ構造を有する。なお、パッシベーション層１６、開口部１５ａ、１６ａ、１６ｂ、及びｐ側電極２５は、図１では図の簡略化のため図示を省略してある。
【００４２】
ここで、クラッド層１５と半導体光素子２０とが光結合している接合断面の構造は、図３（ａ）に示すように、半導体光素子２０のメサ構造の断面がクラッド層１５の断面内に含まれる接合構造とされている。すなわち、クラッド層１５と半導体光素子２０とが光結合している接合断面におけるメサ構造の断面は、図３（ｅ）に示すように、クラッド層１５の断面内に含まれている。
なお、本実施形態において、メサ構造とは、ｎ型不純物添加クラッド層２１に形成される略平坦な部分である平坦部２１ａよりも上方の領域のことを意味している。また、平坦部２１ａには、パッシベーション層１６に形成された開口部１６ｂを介してｎ側電極２６（図２参照、図１では図示を省略）がオーミック接触している。ｎ側電極２６は例えばＡｕＧｅＮｉからなる。
【００４３】
さらに、本実施形態においては、半導体光素子２０の内部に、活性層２２に沿って回折格子層２７が設けられている。回折格子層２７は、ＧａＩｎＡｓＰ層が所定の周期で離散的に配置して回折格子を形成し、かつＧａＩｎＡｓＰ層の間はＩｎＰ層で埋められた構成を有する。この回折格子層２７により、半導体光素子２０は分布帰還（ＤＦＢ）型レーザ素子として構成されている。回折格子層２７の周期は、半導体光素子２０のレーザ発振波長に応じて設定されており、例えばレーザ発振波長が光通信用に用いられる１．５５μｍ帯の波長になるように設定されている。
【００４４】
次に、本実施形態に係る集積型半導体光素子１の製造方法の一例について説明する。集積型半導体光素子１の製造方法は、例えば、図４に示すように、導波路形成工程Ｓ０１と、半導体積層構造配設工程Ｓ０２と、クラッド層形成工程Ｓ０３と、半導体光素子形成工程Ｓ０４とを備えている。
【００４５】
（導波路形成工程Ｓ０１）
まず、ＳＯＩ構造を有するシリコン基板上に、フォトリソグラフィを用いてシリコン導波路パターンを描画する。具体的には、例えばＨＢｒガスを用いてＳｉ層１１ｃをエッチングし、リブ導波路構造を得る。そして、再度、フォトリソグラフィ及びエッチングを行い、テーパ部３１及び直線部３２を有するチャネル導波路構造を有する導波路３０を形成する。ここで、エッチングにより生じた導波路３０の側面粗さを低減する目的で、水蒸気を用いない熱酸化を行っても良い。
【００４６】
次いで、半導体光素子２０が配設される領域となる部分のＳｉＯ２層１１ｂを除去するため、フォトリソグラフィ及びエッチングを行う。
こうして、図５に示すように、導波路３０が形成されるとともに、半導体光素子２０が配設される領域である凹部１２が形成された基板１０（シリコンフォトニクスプラットフォーム）が得られる。ここで、凹部１２の深さを調節することによって、後述する活性層２２の高さ位置を調節することができる。
【００４７】
（半導体積層構造配設工程Ｓ０２）
次に、基板１０の凹部１２に配設する半導体積層構造４０（図６参照）を作製するための化合物半導体エピウェハを作製する。
まず、ＭＯＣＶＤ法にて、ＩｎＰ基板上に、ＩｎＧａＡｓからなるｐ型不純物添加コンタクト層２４、ＩｎＰからなるｐ型不純物添加クラッド層２３の順に積層し、分離閉じ込め層（ＳＣＨ）を含む活性層２２（発光層）をさらに積層する。次いで、ｎ型不純物添加クラッド層２１、回折格子層２７を積層する。続いて、リソグラフィにより回折格子パターンを描画し、エッチングにより回折格子を形成する。その後、再度ＭＯＣＶＤ法にて、ｎ型不純物添加クラッド層２１を形成する。このｎ型不純物添加クラッド層２１上面が接合界面になるため、必要に応じてＩｎＧａＡｓやＩｎＧａＡｓＰなどからなる表面保護層を設けても良い。なお、この表面保護層を設けた場合には、接合プロセスの直前でエッチングにより除去すれば良い。
【００４８】
次いで、化合物半導体エピウェハを所定のサイズに切出し、必要に応じて前述の表面保護層をエッチングで除去し、ｎ型不純物添加クラッド層２１を露出させる。このとき、エッチング量を調節することによって、基板１０上に配設される活性層２２の高さ位置を調節することができる。なお、予め、エッチング停止層を設けておいても良い。以上のようにして、半導体積層構造４０が形成される。
次に、基板１０の凹部１２（ＳｉＯ２層１１ｂが除去された領域）に、前述の表面保護層をエッチングにより除去した側の面（ｎ型不純物添加クラッド層２１の表面）を接合する。接合方法は、プラズマ活性化接合、接着接合、共晶接合、金属接合などのＣＭＯＳ互換プロセスの方法が望ましい。そして、接合後に、半導体積層構造４０のＩｎＰ基板を除去するプロセスを行う。
こうして、図６に示す、半導体積層構造４０が基板１０の凹部１２に配設される。この段階において、半導体積層構造４０は、上から、ｐ型不純物添加コンタクト層２４、ｐ型不純物添加クラッド層２３、分離閉じ込め層（ＳＣＨ）を含む活性層２２、ｎ型不純物添加クラッド層２１、回折格子層２７、ｎ型不純物添加クラッド層２１の順に積層されている。
【００４９】
（クラッド層形成工程Ｓ０３）
次に、スパッタリング堆積法、プラズマ化学堆積法などを用いて、ＳｉＮからなるクラッド層１５を構成するためのとなる積層膜を形成する。クラッド層１５は、フォトリソグラフィにて、所定の幅のストライプパターンを導波路３０及び半導体積層構造４０に連続的に形成し、例えばＣＦ４ガスによりエッチングを行い、図７に示すように、半導体積層構造４０及び基板１０上に形成される。
【００５０】
（半導体光素子形成工程Ｓ０４）
次に，半導体積層構造４０上に形成されたクラッド層１５をマスクとし、半導体積層構造４０のエッチングを行う。エッチングはドライエッチング、ウェットエッチングのいずれかの方法で行えば良く、ｎ型不純物添加クラッド層２１が露出した状態になるまで行う。具体的には、クラッド層１５をマスクとして半導体積層構造４０をエッチングすると、図８に示すように、エッチングされた半導体積層構造４０がメサ構造として形成される。また、平坦部２１ａも同時に形成される。このとき、エッチングにおいてサイドエッチングが生じると、メサ構造の幅がマスクの幅よりも狭くなるため、クラッド層１５と半導体積層構造４０との接合部分において、クラッド層１５の断面が、半導体光素子２０のメサ構造の断面を含むようにエッチングされることになる。本実施形態においては、図２に示すように、活性層２２がメサ構造内に含まれるハイメサ構造である順メサ構造となるまでエッチングを行っている。
【００５１】
次いで、プラズマ化学堆積法などを用いて酸化シリコンからなる積層膜を形成し、パッシベーション層１６とする。その後、クラッド層１５、パッシベーション層１６に、フォトリソグラフィによりｐ型不純物添加コンタクト層２４及びｎ型不純物添加クラッド層２１の平坦部２１ａの直上の一部分にそれぞれ窓開けを行い開口部１５ａ、１６ａ、１６ｂを形成する。その後、それぞれの開口部の上にｐ側電極２５、ｎ側電極２６を形成する。
【００５２】
次に、本実施形態に係る集積型半導体光素子１の動作の一例について説明する。半導体光素子２０のｐ側電極２５とｎ側電極２６との間に所定の駆動電圧を印加し、電流を供給すると、活性層２２に電子及び正孔のキャリアが注入され、キャリアの再結合により発光が生じる。発光した光のうち回折格子層２７によって選択的に分布帰還する波長の光がレーザ発振する。半導体光素子２０は、発振したレーザ光を、クラッド層１５と光結合している接合面からクラッド層１５へ出力する。クラッド層１５は、入力されたレーザ光をより屈折率の高い導波路３０へ入力させる。導波路３０は入力されたレーザ光を導波する。
【００５３】
また、集積型半導体光素子１では、半導体光素子２０から出力されるレーザ光の光路となるとともに半導体積層構造４０をエッチングする際のマスクにもなるクラッド層１５を備えているので、製造時において、マスクを形成するための工程を省略し、製造コストを低減することができる。さらには、クラッド層１５をマスクとしてエッチングして半導体光素子２０を形成するため、エッチングが完了すると、半導体光素子２０はクラッド層１５と幅方向で自己整列（セルフアライン）される。したがって、半導体光素子２０とクラッド層１５との煩雑なアラインメントは不要となる。
【００５４】
また、集積型半導体光素子１は、導波路３０が、半導体光素子２０側に形成されかつ半導体光素子２０側とは反対側に向けて漸次幅が増加するテーパ部３１を少なくとも有している。この構成により、クラッド層１５からテーパ部３１に入力されたレーザ光は、テーパ部３１によってそのスポットサイズが徐々に直線部３２のスポットサイズへと変換されるので、半導体光素子２０から出力された光の光損失を低減して、導波路３０の直線部３２側に導波させることができる。
【００５５】
また、集積型半導体光素子１では、半導体光素子２０が基板１０の凹部１２に配設されており、絶縁層であるＳｉＯ２層１１を介在させずに基板１０上に半導体光素子２０が接合された構成とされているので、半導体光素子２０から発せられる熱を効率的に基板１０側に逃がすことができ、半導体光素子２０の温度が過剰に上昇することを抑制可能である。
【００５６】
また、本実施形態の集積型半導体光素子１においては、導波路３０の高さ位置と、活性層２２の高さ位置とが一致しているので、活性層２２から出射される光のほぼすべてを導波路３０に光結合させることができ、活性層２２からの光を導波路３０へ効率的に導波することが可能となる。
【００５７】
なお、活性層２２の上面と下面との間に存在し、これらの上面及び下面に平行であり導波路３０まで伸びる仮想面Ｐ１が、導波路３０の先端の辺Ａ−Ｂで交わる構成とした場合や、導波路３０の上面と下面との間に存在し、これらの上面及び下面に平行であり活性層２２まで伸びる仮想面Ｐ２が、活性層２２の出射端の辺Ｃ−Ｄで交わる構成とした場合においても、導波路３０を導波する光と活性層２２を導波する光が互いに結合される。これにより、活性層２２と導波路３０とを光結合させることができる。
また、活性層２２の上面と下面との間に存在し、これらの上面及び下面に平行であり導波路３０まで伸びる仮想面Ｐ３が、導波路３０において導波路３０の上面と下面との間に位置する構成とする場合においても、活性層２２からの光を導波路３０へ効率的に導波することができる。さらに、活性層２２の上面と下面との間に存在し、これらの上面及び下面に平行であり導波路３０まで伸びる仮想面Ｐ１が、導波路３０の先端の辺Ａ−Ｂで交わり、かつ導波路３０の上面と下面との間に存在し、これらの上面及び下面に平行であり活性層２２まで伸びる仮想面Ｐ２が、活性層２２の出射端の辺Ｃ−Ｄで交わる構成とする場合には、活性層２２からの光を導波路３０へより効率的に導波することができる。
上記のような構成により、仮想面Ｐ１〜３は、活性層２２と導波路３０の内部に存在することになるので、少なくとも仮想面Ｐ１〜３を通る光に関しては、活性層２２と導波路３０との間で光結合させることができる。これにより、クラッド層１５と半導体光素子２０との最低限の光結合を確保することができる。
【００５８】
さらに、集積型半導体光素子１は、ハイメサ構造とされているので、半導体光素子２０から出力されるレーザ光がメサ構造内に集まりやすくなり、光を効率的に出力することができる。すなわち、半導体光素子２０がハイメサ構造を有する場合は、活性層２２の屈折率とハイメサ構造の外部（パッシベーション層１６及び空気）における幅方向の屈折率の差が大きいので、活性層２２に閉じ込められたレーザ光はハイメサ構造の幅方向の全体にわたって分布する強い閉じ込めになる。このとき、クラッド層１５と半導体光素子２０とが光結合している接合断面において、半導体光素子２０のハイメサ構造の断面がクラッド層１５の断面内に含まれる接合構造とされていることから、半導体光素子２０からクラッド層１５の方向にレーザ光が入力すると、ハイメサ構造の断面において分布する光のほぼすべてがクラッド層１５外に漏れることなく、より屈折率の低いクラッド層１５に入力する。これにより、半導体光素子２０から導波路３０への光結合効率を向上させることができる。また、半導体光素子２０から導波路３０への光結合に光学部品を使用していないため、光学部品の実装の煩雑さが不要であり、製造が容易であり、かつ低コストになる。
【００５９】
以上、本発明の実施形態について説明したが、上記実施形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、上記の実施形態に限定されるものではなく、様々な変更が可能である。
【００６０】
例えば、上記実施形態では、半導体光素子２０が、順メサ構造を有する場合について説明したが、図９に示すように、逆メサ構造とされた半導体光素子１２０でも良い。
また、半導体光素子２０は、図１０に示すように、両側壁のエッチング面が垂直に形成された半導体光素子２２０であっても良い。なお、メサ構造をエッチングによって形成する場合、サイドエッチングの量が比較的少ないドライエッチングを用いると、エッチング条件を制御することによって、メサ構造のエッチング面をほぼ垂直にすることができる。ただし、このときメサ構造のエッチング面が垂直になるエッチング条件の場合にも、サイドエッチングが発生し、そのエッチング面の垂直形状が維持されたままメサ構造の幅が狭くなる場合がある（図１０に破線で示す）。ただし、このような場合においても、メサ構造の幅は半導体光素子２２０上に形成されたクラッド層１５の幅よりも狭くなるので、クラッド層１５と半導体光素子２２０とが光結合している接合断面において、半導体光素子２２０のメサ構造の断面がクラッド層１５の断面内に含まれる接合構造となる。
【００６１】
また、ハイメサ構造において、図１１に示す半導体光素子３２０のように、活性層２２の幅が、この活性層２２を挟むｐ型不純物添加クラッド層２３及びｎ型不純物添加クラッド層２１の幅よりも狭くしてもよい。このとき、活性層２２の屈折率はｐ型不純物添加クラッド層２３及びｎ型不純物添加クラッド層２１の屈折率よりも高いため、ハイメサ構造において活性層２２が最も屈折率が高い構成となる。さらに、この活性層２２が最も幅が狭い領域となる。ここで、半導体光素子３２０と、ｐ型不純物添加クラッド層２３及びｎ型不純物添加クラッド層２１との屈折率差が大きいほど、半導体光素子３２０からクラッド層１５側へ入射する光は、より広がろうとする。このとき、最も屈折率の高い活性層２２の幅が最も狭ければ、活性層２２で発生したほぼ全ての光をクラッド層１５側に導くことが出来る。これにより、半導体光素子３２０から導波路３０への光結合効率が低下することを抑制することができる。
例えば、活性層２２がＡｌＩｎＧａＡｓ、クラッド層１５がＩｎＰからなる場合、ハイメサ構造の形成時にウェットエッチングを行うと、エッチング液の種類によっては、活性層２２の方がクラッド層１５よりもサイドエッチング量が大きくなる。このように、エッチングの際にサイドエッチングを生じさせることにより、図１１に示す半導体光素子３２０を形成することができる。
【００６２】
また、上記実施形態では、半導体光素子２０がハイメサ構造を有する場合について説明したが、半導体光素子２０に代えて、図１２に示すように、活性層２２がメサ構造内に含まれていないローメサ構造を有する半導体光素子４２０を用いても良い。このメサ構造の場合においても、クラッド層１５と半導体光素子４２０とが光結合している接合断面において、半導体光素子４２０のメサ構造の断面がクラッド層１５の断面内に含まれる接合構造となっている場合、半導体光素子４２０と導波路３０との光結合効率の低減を抑制することができる。
【００６３】
また、上記実施形態では、活性層２２の高さと導波路３０との高さとが一致している場合について説明したが、図１３に示す半導体光素子５２０のように、活性層２２の高さの中心位置が、導波路３０の高さの中心位置よりも上方に配置されている構成としても良い。
この場合、半導体光素子５２０から出力されるレーザ光は、ＳｉＯ２層１１ｂよりも高い位置から出力されることになり、クラッド層１５とＳｉＯ２層１１ｂとの屈折率差を感じにくくなるので、基板１０のＳｉＯ２層１１によって散乱されて光損失することなく、導波路３０へと伝搬することができる。これにより、半導体光素子５２０から導波路３０への光結合効率が向上する。
【００６４】
また、上記実施形態では、半導体光素子２０、１２０、２２０、３２０、４２０、５２０はＤＦＢ型レーザ素子であるが、これらの半導体光素子２０〜５２０に代えて、半導体光素子として、その両端面（クラッド層１５に接合する側の端面及びこれと反対側に位置する端面）に反射膜（反射手段）が形成されており、これらの反射膜（反射手段）が主要な共振器を構成しているファブリーペロー型レーザ素子を用いてもよい。さらには、半導体光素子の端面に、反射膜（反射手段）として分布反射型（ＤＢＲ）ミラーを形成したＤＢＲ型レーザ素子を用いてもよい。これらのレーザ素子であれば、共振器長が短く、かつレーザ素子内で発振波長を調整できる。さらに、これらのレーザ素子であれば、導波路との光結合損失はレーザ素子の内部損失に含まれないので、レーザ発振の閾値電流の上昇や、エネルギー効率の低下が抑制され、レーザ素子単体が有するレーザ特性が維持される。
【００６５】
なお、半導体光素子として半導体光増幅（ＳＯＡ）素子を用い、導波路として図１４に示すように、テーパ部１３１に接続する直線部１３２に屈折率が周期的に変調した構造の回折格子１３３が設けられている導波路１３０を用いてもよい。
使用する半導体光増幅素子は、導波路１３０が存在する側とは反対側に反射膜等の反射手段を形成する。このような半導体光増幅素子を用いた場合、半導体光増幅素子の反射手段と導波路１３０に設けられた回折格子１３３が反射鏡の作用を示すので、反射手段と回折格子１３３とで共振器が構成される。
【００６６】
また、上記実施形態の製造方法では、基板１０の凹部１２に、半導体積層構造４０のｎ型不純物添加クラッド層２１の表面を接合しているが、コンタクト金属を介して接合するようにしてもよい。以下に、上記実施形態に係る集積型半導体光素子の製造方法の変形例として、コンタクト金属を介して接合を行う場合について説明する。この集積型半導体光素子の製造方法は、コンタクト金属に関連する工程が異なること以外は、上記の実施形態と同様の構成であるので、その相違点に関連する工程について主に説明する。
まず、基板の凹部に配設する半導体積層構造を作製するための化合物半導体エピウェハを作製する際には、上記の実施形態の場合と同様に、ＩｎＰ基板上に、ＩｎＧａＡｓからなるｐ型不純物添加コンタクト層、ＩｎＰからなるｐ型不純物添加クラッド層の順に積層し、さらに、分離閉じ込め層（ＳＣＨ）を含む活性層（発光層）を積層する。続いて、ＩｎＰからなるｎ型不純物添加クラッド層や回折格子層を形成する。このとき、必要に応じてＩｎＧａＡｓやＩｎＧａＡｓＰからなる表面保護層を設けてもよい。
【００６７】
次いで、本変形例では、化合物半導体エピウェハの表面保護層を必要に応じてエッチングで除去し、ｎ型不純物添加クラッド層を露出させた後、ｎ型不純物添加クラッド層の表面にｎ側コンタクト金属を蒸着してから、適当なサイズに切出し、半導体積層構造を形成する。一方、基板の凹部の位置には、選択的にｎ側コンタクト金属を蒸着する。
ここで、ｎ側コンタクト金属の厚さを調節することによって、後に接合される半導体積層構造の活性層の高さ位置を調節することができる。
続いて、基板上のｎ側コンタクト金属と、半導体積層構造のｎ側コンタクト金属との間で、金属接合または共晶接合を行う。これによって、基板と半導体積層構造とが接合される。ｎ側コンタクト金属としては、ＡｕＧｅＮｉ、ＴｉＡｕ等の材料を用いることができる。また、ｎ型不純物添加クラッド層の表面に蒸着するｎ側コンタクト金属と基板側に蒸着するｎ側コンタクト金属とは同じ材料でも互いに異なる材料でもよい。接合後、ＩｎＰ基板を除去するプロセスを行う。よって、この時点での積層構造は上から、ｐ型不純物添加コンタクト層、ｐ型不純物添加クラッド層、分離閉じ込め層（ＳＣＨ）を含む活性層、ｎ型不純物添加クラッド層、回折格子層、ｎ型不純物添加クラッド層、ｎ側コンタクト金属、基板である。
【００６８】
なお、その後のクラッド層の堆積、ストライプパターンの形成、半導体積層構造のエッチング、さらなるクラッド層の堆積については、上記実施形態と同様に行うことができる。
【符号の説明】
【００６９】
１  集積型半導体光素子
１０  基板
１１ａ、１１ｃ  Ｓｉ層
１１ｂ  ＳｉＯ２層
１２  凹部
１５  クラッド層
１６  パッシベーション層
１５ａ、１６ａ、１６ｂ  開口部
２０、１２０、２２０、３２０、４２０、５２０  半導体光素子
２１  ｎ型不純物添加クラッド層
２１ａ  平坦部
２２  活性層
２３  ｐ型不純物添加クラッド層
２４  ｐ型不純物添加コンタクト層
２５  ｐ側電極
２６  ｎ側電極
２７  回折格子層
３０、１３０  導波路
３１、１３１  テーパ部
３２、１３２  直線部
４０  半導体積層構造
１３３  回折格子
【図１】
2015164148.tif 000003
【図２】
2015164148.tif 000004
【図３】
2015164148.tif 000005
【図４】
2015164148.tif 000006
【図５】
2015164148.tif 000007
【図６】
2015164148.tif 000008
【図７】
2015164148.tif 000009
【図８】
2015164148.tif 000010
【図９】
2015164148.tif 000011
【図１０】
2015164148.tif 000012
【図１１】
2015164148.tif 000013
【図１２】
2015164148.tif 000014
【図１３】
2015164148.tif 000015
【図１４】
2015164148.tif 000016