(57)【要約】【課題】ゲート長のプロセスばらつきが及ぼす影響を加味してホットキャリア寿命を推定することができ、評価精度の向上をはかる。【解決手段】半導体素子の寿命診断方法であって、評価対象の複数個のＭＯＳトランジスタを複数のグループに分ける工程Ｓ２と、ＭＯＳトランジスタに対して動作電圧よりも高く、且つグループ毎に異なる複数のバイアスによる加速試験を行う工程Ｓ３と、複数のグループ毎に複数のバイアスにおけるホットキャリア寿命をそれぞれ推定する工程Ｓ４と、ＭＯＳトランジスタのゲート長を測定し、各々のゲート長を評価する工程Ｓ５，Ｓ６と、ゲート長の評価結果に応じて、ＭＯＳトランジスタをゲート長のばらつき毎に更に細分化する工程Ｓ７と、加速試験でのホットキャリア寿命のデータを用いて、ＭＯＳトランジスタの動作電圧でのホットキャリア寿命を推定する工程Ｓ８と、を含む。【選択図】図１
2015002242.tif 000002
【特許請求の範囲】
【請求項１】
評価の対象とする複数個のＭＯＳトランジスタを複数のグループに分ける工程と、
前記ＭＯＳトランジスタに対して該ＭＯＳトランジスタの動作電圧よりも高いバイアス電圧で、且つ前記複数のグループ毎に異なる複数のバイアス電圧による加速試験を行う工程と、
前記加速試験により、前記複数のグループ毎に前記複数のバイアスにおけるホットキャリア寿命をそれぞれ推定する工程と、
前記ＭＯＳトランジスタのゲート長を測定し、各々のゲート長を評価する工程と、
前記ゲート長の評価結果に応じて、前記ＭＯＳトランジスタをゲート長のばらつき毎に更に細分化する工程と、
前記ゲート長のばらつき毎に分けた前記ＭＯＳトランジスタの前記加速試験でのホットキャリア寿命のデータを用いて、前記ＭＯＳトランジスタの動作電圧でのホットキャリア寿命を推定する工程と、
を含むことを特徴とする半導体素子の寿命診断方法。
【請求項２】
前記ＭＯＳトランジスタは、同一のロットであることを特徴とする、請求項１記載の半導体素子の寿命診断方法。
【請求項３】
前記グループに分ける工程は、前記加速試験数が３種で、ゲート長のばらつき分けが３つの場合に、１試験当たり９個以上の試料となるように分けることを特徴とする、請求項１又は２に記載の半導体素子の寿命診断方法。
【請求項４】
前記ゲート長の測定は、前記ＭＯＳトランジスタのチャネル抵抗を実測し、この実測値からゲート長を算出することを特徴とする、請求項１乃至３の何れかに記載の半導体素子の寿命診断方法。
【請求項５】
前記ゲート長を評価する工程は、ゲート長の測定値と設計値との誤差を算出することを特徴とする、請求項１乃至４の何れかに記載の半導体素子の寿命診断方法。
【請求項６】
前記ゲート長のばらつき毎に細分化する工程は、前記算出した誤差を基にグループ分けすることを特徴とする、請求項５記載の半導体素子の寿命診断方法。
【請求項７】
前記加速試験でのホットキャリア寿命を推定する工程は、前記加速試験におけるバイアス印加時間に対するドレイン電流の変化率ΔＩｄを求め、ΔＩｄが１０％変化する経過時間をホットキャリア寿命とすることを特徴とする、請求項１乃至６の何れかに記載の半導体素子の寿命診断方法。
【請求項８】
前記動作電圧でのホットキャリア寿命を推定する工程は、前記ゲート長のばらつき毎に、前記バイアス電圧の異なる複数の加速試験でのホットキャリア寿命（複数の加速電圧）のデータから、動作電圧に対するホットキャリア寿命を得ることを特徴とする、請求項１記載の半導体素子の寿命診断方法。
【請求項９】
前記ホットキャリア寿命を推定する工程は、同一バイアス当たり３個以上の試料の加速電圧でのホットキャリア寿命から推定することを特徴とする、請求項８記載の半導体素子の寿命診断方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ＭＯＳトランジスタのホットキャリア寿命等を診断する半導体素子の寿命診断方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路の著しい高集積化及び微細化に伴い、半導体集積回路を構成しているＭＯＳトランジスタの微細化も進行している。こうした微細化により、ＭＯＳトランジスタのホットキャリア劣化現象が大きな問題となっている。ホットキャリア劣化とは、ＭＯＳトランジスタ内部の高電界化により、加速された高エネルギーの電子及び正孔が、ゲート酸化膜内に注入され、トランジスタの特性が変動する現象である。この現象により回路の誤動作が発生する。例えば、ｎ型ＭＯＳトランジスタにおいては、ドレイン電流（Ｉｄ）が経時的に減少し、出力信号が遅延する回路動作上のタイミングマージン劣化を誘発する。
【０００３】
このため、ホットキャリア劣化に対して、ＭＯＳトランジスタが正常に動作するという寿命診断を実施する必要がある。従来、動作電圧よりも高い電源電圧を印加した加速試験を行い、ホットキャリア寿命を推定している（例えば、特許文献１参照）。
【０００４】
加速試験においては、ＭＯＳトランジスタにその動作電圧よりも高いバイアスを印加し、ドレイン電流（Ｉｄ）を経時的に計測し、その劣化量を観測する。一般的に、ドレイン電流（Ｉｄ）が１０％劣化する時間を、ホットキャリア寿命として評価することが多い。具体的には、ドレイン電圧Ｖｄ（電源電圧）を動作電圧よりも高くし、所定のゲート電圧（Ｖｇ）を印加すると共に、ドレインとソース間のドレイン電流（Ｉｄ）を計測していく。ホットキャリア劣化を、ドレイン電流（Ｉｄ）が１０％劣化する時間と定義し、ドレイン電流（Ｉｄ）の変化率
ΔＩｄ＝｜Ｉｄ−Ｉｄ０｜／Ｉｄ０
を求めることで、ホットキャリア劣化寿命を見積もる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−２０１９３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このように、従来のホットキャリア寿命を推定する加速試験においては、動作電圧よりも高いバイアスを印加し、印加時間と上記で示したドレイン電流量ΔＩｄとをプロットすることで、ホットキャリア寿命と定義されるドレイン電流Ｉｄが１０％劣化する時間を見積もる。また、ドレイン電圧のみを制御し、ホットキャリア寿命を推定していた。
【０００７】
しかし、この種のホットキャリア寿命の診断方法は、微細なＭＯＳトランジスタにおいては、評価精度が低い。特に、近年の半導体集積回路の高集積化及び微細化においては、ゲート長のプロセスばらつきの影響が無視できず、評価精度が不十分となっている。
【０００８】
発明が解決しようとする課題は、ゲート長のプロセスばらつきが及ぼす影響を加味してホットキャリア寿命を推定することができ、評価精度の向上をはかり得る半導体素子の寿命診断方法を提供することである。
【課題を解決するための手段】
【０００９】
実施形態の半導体素子の寿命診断方法は、評価の対象とする複数個のＭＯＳトランジスタを複数のグループに分ける工程と、前記ＭＯＳトランジスタに対して該ＭＯＳトランジスタの動作電圧よりも高いバイアスで、且つ前記複数のグループ毎に異なる複数のバイアスによる加速試験を行う工程と、前記加速試験により、前記複数のグループ毎に前記複数のバイアスにおけるホットキャリア寿命をそれぞれ推定する工程と、前記ＭＯＳトランジスタのゲート長を測定し、各々のゲート長を評価する工程と、前記ゲート長の評価結果に応じて、前記ＭＯＳトランジスタをゲート長のばらつき毎に更に細分化する工程と、前記ゲート長のばらつき毎に分けた前記ＭＯＳトランジスタの前記加速試験でのホットキャリア寿命データを用いて、前記ＭＯＳトランジスタの動作電圧でのホットキャリア寿命を推定する工程と、を含むことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、ゲート長のばらつき毎に分けた加速電圧でのホットキャリア寿命データを用いてホットキャリア寿命を推定することにより、従来の電源電圧に起因した電界強さによるホットキャリア劣化に加え、ゲート長のプロセスばらつきに起因する短チャネル効果の影響も考慮したホットキャリア寿命を推定することができる。従って、ＭＯＳトランジスタが微細化しても寿命診断の評価精度の向上をはかることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係わる半導体素子の寿命診断方法の操作手順を示すブロック図。
【図２】同実施形態における各工程の詳細を示す摸式図。
【図３】ＭＯＳトランジスタの構成及びドレイン電流の流れを示す摸式図。
【図４】ＭＯＳトランジスタの加速試験時における回路構成図。
【図５】ドレイン電流劣化量−バイアス印加時間の関係を基にしたホットキャリア寿命の求め方を示す図。
【図６】ゲート長を測定するために試料を切り出した構成を示す断面図。
【図７】従来のホットキャリア寿命−ドレイン電圧の関係を基にした動作電圧でのホットキャリア寿命の求め方を示す図。
【図８】本実施形態のホットキャリア寿命−ドレイン電圧の関係を基にした動作電圧でのホットキャリア寿命の求め方を示す図。
【発明を実施するための形態】
【００１２】
以下、実施形態の半導体素子の寿命診断方法を、図面を参照して説明する。
【００１３】
（実施形態）
図１及び図２は、本発明の一実施形態に係わる半導体素子の寿命診断方法の操作手順を説明するためのもので、図１は各手順を示すブロック図であり、図２は各手順における試料のグループ分けを示す模式図である。
【００１４】
本実施形態の信頼性評価方法では、まず評価の対象とするＭＯＳトランジスタを複数個用意する（ステップＳ１）。本実施形態においては、実施する加速試験数をｍ（ｍ≧３）、用意する試験数をＮ（Ｎ≧９ｍ）とする。図１及び図２は、加速試験数ｍ＝３、用意する試験数Ｎ＝２７の一例を示す。本実施形態における試料は、同一ロットの試料を用意する。この構成によれば、ゲート長のばらつきを考慮した寿命予測が可能となる。
【００１５】
評価試験に用いる試料を用意したら、実施する加速試験毎のグループに分ける（ステップＳ２）。図２では、動作電圧よりも高いバイアスを３種類印加した場合について示している。従来では、１試験当たり１つの試料を用いて、寿命を推定することが多かったが、本実施形態では図２で示すように、１試験当たり複数個（例えば９個）の試料を用いて寿命を推定することで、より高精度の寿命推定が可能となる。
【００１６】
加速試験毎に試料を分けたら、ゲートに所定のゲート電圧（Ｖｇ）及び動作電圧よりも高くグループ毎に異なるバイアスをドレイン電圧（Ｖｄ）として印加した加速試験を実施する（ステップＳ３）。図３に加速試験に用いる試料の素子断面構成を示し、図４に回路構成を示す。
【００１７】
素子構造としては、図３に示すように、Ｓｉ基板１１上にＳｉＯ2 等のゲート絶縁膜１２を介してゲート電極１３が形成され、ゲート電極１３下のチャネル領域を挟んでソース／ドレイン領域１４が形成されている。そして、図４に示すように、ソースは接地端に接続され、ドレインはＶｄに接続され、ゲートにＶｇが印加されるようになっている。加速試験では、ゲートの電圧Ｖｇを変えた場合のソース／ドレイン電流Ｉｄを検出する。
【００１８】
図５（ａ）に示すように、ＭＯＳトランジスタのドレイン−ソース間を流れるドレイン電流（Ｉｄ）を測定していき、バイアス印加時間に対するＩｄの変化を求める。次いで、図５（ｂ）に示すように、測定したドレイン電流Ｉｄの値と、初期のドレイン電流Ｉｄ０の値から、ドレイン電流の変化率
ΔＩｄ＝｜Ｉｄ−Ｉｄ０｜／Ｉｄ０
を求める。得られたバイアス印加時間と、ドレイン電流の変化率を両対数グラフでプロットする。そして、図５（ｃ）に示すように、ホットキャリア寿命と定義しているドレイン電流が１０％劣化する時間を外挿により見積り、ホットキャリア寿命を推定する（ステップＳ４）。１試験当たり複数個の試料について寿命推定を行うことで、より高信頼性な動作電圧での寿命推定が可能となる。
【００１９】
各加速試験が完了したら、ＭＯＳトランジスタのチャンネル抵抗とゲート長が線形相関があることを利用し、チャネル抵抗を実測することによりゲート長を測定する（ステップＳ５）。そして、各試料におけるゲート長の設計値との誤差を求め（ステップＳ６）、その誤差の大小により、加速試験毎にグループ分けした試料をプロセスばらつき毎に更に細分化する（ステップＳ７）。ここでは、例えば誤差の小、中、大の３つに分ける。この工程により、プロセスばらつき毎にグループ分けされ、且つ加速電圧でのホットキャリア寿命が既知である試料群を得ることが可能となる。又は、ゲート長の小、中、大の３つのグループに分けても良い。
【００２０】
なお、Ｓ６においては、試料の断面を切り出し、図６に示すように、ゲート長を透過型電子顕微鏡（ＴＥＭ）などで直接測定しても良い。このように、直接的に物理パラメータを測定することは、素子の破壊を伴うものの、より正確な測定が可能になる。また、本発明者らの実験によれば、破壊検査によるゲート長の測定と、先のチャネル抵抗の測定によるゲート長の測定とでは、結果がおおよそ一致していることが確認された。従って、本実施形態による非破壊による検査でも十分な精度が得られることになる。
【００２１】
次に、プロセスばらつき毎に分けた各加速電圧でのホットキャリア寿命のデータを用いて、動作電圧でのホットキャリア寿命を推定する（ステップＳ８）。各試料のホットキャリア寿命と１／Ｖｄの片対数グラフでプロットし、近似直線を求める。得られた近似曲線を用いることで、通常の動作電圧におけるホットキャリア寿命を推定する。
【００２２】
従来は、図７のように１試験当たり１つの試料を用いて寿命を推定することが多かったため、精度が低かった。本実施形態による寿命推定では、図８に示すように、ゲート長のばらつきを考慮した複数種（３種）と、各々に対して１試験当たりの試料が複数個（３個）ある。図８（ａ）はゲート長の誤差が小、図８（ｂ）は誤差が大、図８（ｃ）は誤差が中のデータであり、誤差によって寿命の差が生じるのが分かる。このため、高精度な寿命推定が可能となる。
【００２３】
即ち、図８（ａ）〜（ｃ）のような特性が得られたら、先と同一ロットの新たな試料に対してチャネル抵抗の測定によりゲート長を測定し、更にゲート長を評価する。そして、評価したゲート長のばらつきに対応する特性データからホットキャリアの寿命を正確に推定することが可能となる。
【００２４】
このように本実施形態によれば、異なるバイアスにより複数のＭＯＳトランジスタの加速試験を行い、更にゲート長誤差の大小毎に推定寿命測定を行い、ゲート長のばらつき毎に分けた加速電圧でのホットキャリア寿命データを得ている。このため、従来考慮していなかったゲート長のばらつきによる短チャネル効果を加味したホットキャリア寿命を推定することが可能となる。従って、ＭＯＳトランジスタが微細化しても寿命診断の評価精度の向上をはかることができる。
【００２５】
また、１試験当たり複数個の試料を用いて寿命を推定することで、より高精度の寿命推定が可能となる。
【００２６】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
【００２７】
実施形態では、半導体素子としてＭＯＳトランジスタを例に説明したが、ＭＯＳトランジスタは、必ずしもゲート絶縁膜としてシリコン酸化膜を用いたものに限らず、シリコン窒化膜やその他の高誘電体膜を用いた、所謂ＭＩＳトランジスタも含むものである。さらに、ＭＯＳトランジスタに限らず、ホットキャリアの劣化が問題となる各種の半導体素子に適用することも可能である。
【００２８】
加速試験のグループ分けは必ずしも３種類に限るものではなく、４種類以上であっても良い。種類が多いほど多くのデータが得られることから、前記図８に示すホットキャリア寿命−ドレイン電圧の特性を得るのに十分なデータが得られる数に選択すればよい。
【００２９】
さらに、ゲート長測定工程（Ｓ５）及びゲート長評価工程（Ｓ６）を、加速試験工程（Ｓ３）及び寿命推定工程（Ｓ４）の前に行っても良い。この場合、各グループ内の各トランジスタについてゲート長を測定し、ばらつきによって予め分類した上で、各ばらつき分類毎に加速試験、寿命試験を行って、ばらつき分類毎の寿命を算出することができる。
【００３０】
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００３１】
１１…Ｓｉ基板
１２…ゲート絶縁膜
１３…ゲート電極
１４…ソース／ドレイン領域
【図１】
2015002242.tif 000003
【図２】
2015002242.tif 000004
【図３】
2015002242.tif 000005
【図４】
2015002242.tif 000006
【図５】
2015002242.tif 000007
【図６】
2015002242.tif 000008
【図７】
2015002242.tif 000009
【図８】
2015002242.tif 000010