(57)【要約】【課題】薄型化を図りつつ、複数積み上げた状態から１枚ずつ取り出すことが容易に行える回路基板の提供を目的とする。【解決手段】本発明の回路基板１０は、ビルドアップ絶縁層２１と、ビルドアップ層２１の上に積層されるビルドアップ導体層２２と、ビルドアップ導体層２２を覆うソルダーレジスト層２５と、を有している。ビルドアップ導体層２２には、複数の開口４７を有するプレーン層４６が形成されていて、ソルダーレジスト層２５は、開口４７を覆う部分で凹んでいる。【選択図】図２
2015231003.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と、
前記絶縁層の上に積層される導体層と、
前記導体層を覆うソルダーレジスト層と、を有する回路基板であって、
前記導体層には、複数の凹部又は複数の開口を有するプレーン層が形成され、
前記ソルダーレジスト層は、前記凹部又は前記開口を覆う部分で凹んでいる。
【請求項２】
請求項１に記載の回路基板において、
前記プレーン層は、複数の開口を有し、
前記開口は、その内側全体に亘って前記絶縁層を露出させ、
前記ソルダーレジスト層は、前記開口の内側全体に亘って凹んでいる。
【請求項３】
請求項１又は２に記載の回路基板において、
個別の配線基板となる複数の製品領域と、
前記製品領域同士の間又は複数の前記製品領域の周縁に形成される製品外領域と、をさらに備え、
前記プレーン層は、前記製品領域と前記製品外領域のそれぞれに形成されている。
【請求項４】
請求項１乃至３のうち何れかの請求項に記載の回路基板において、
各前記凹部又は各前記開口は、平面視十字形状である。
【請求項５】
請求項１乃至４のうち何れかの請求項に記載の回路基板において、
複数の前記凹部又は複数の前記開口は、千鳥格子状に配置されている。
【請求項６】
絶縁層に導体層を積層することと、
前記導体層に、プレーン層を形成することと、
前記導体層を覆うソルダーレジスト層を形成することと、を行う回路基板の製造方法であって、
前記ソルダーレジスト層を形成する前に、前記プレーン層に複数の凹部又は複数の開口を形成する。
【請求項７】
請求項６に記載の回路基板の製造方法において、
前記導体層を積層する際に、前記プレーン層の形成と前記凹部又は前記開口の形成とを行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁層の上に積層された導体層がソルダーレジスト層で覆われている回路基板およびその製造方法に関する。
【背景技術】
【０００２】
従来、この種の回路基板として、ソルダーレジスト層から上方に突出する突起部を備えたものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−３８２３０号公報（［００１１］、図３）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の回路基板では、突起部により回路基板の厚みが増すという問題が考えられる。一方、従来の回路基板から突起部をなくすと、複数の回路基板を上下に積み重ねた場合に、上側の回路基板と下側の回路基板の間でソルダーレジスト層同士がくっついて、回路基板を１枚ずつ取り出すことが困難になるという問題が考えられる。
【０００５】
本発明は、上記事情に鑑みてなされたもので、薄型化を図りつつ、複数積み上げた状態から１枚ずつ取り出すことが容易に行える回路基板及びその製造方法の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた請求項１に係る発明は、絶縁層と、絶縁層の上に積層される導体層と、導体層を覆うソルダーレジスト層とを有する回路基板であって、導体層には、複数の凹部又は複数の開口を有するプレーン層が形成され、ソルダーレジスト層は、凹部又は開口を覆う部分で凹んでいる。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施形態に係る回路基板の平面図
【図２】回路基板の断面図
【図３】ソルダーレジスト層を除いた回路基板の斜視図
【図４】（Ａ）プレーン層の平面図、（Ｂ）プレーン層のＡ−Ａ断面図
【図５】回路基板の製造工程を示す断面図
【図６】回路基板の製造工程を示す断面図
【図７】回路基板の製造工程を示す断面図
【図８】回路基板の製造工程を示す断面図
【図９】回路基板の製造工程を示す断面図
【図１０】変形例に係る回路基板の断面図
【発明を実施するための形態】
【０００８】
以下、本発明の一実施形態を図１〜図９に基づいて説明する。図１に示されるように、本実施形態の回路基板１０は、個別の配線基板となる複数の製品領域１１と、製品外領域１２とを有する多ピース基板になっている。複数の製品領域１１は、縦横に間隔をあけて配置され、製品外領域１２は、製品領域１１同士の間に位置する部分と複数の製品領域１１を取り囲む周縁部とに配置されている。各製品領域１１の周りには、回路基板１０から個別に配線基板を取り出すための複数のスリット１３が製品領域１１の外周に沿って形成されると共に、隣り合うスリット１３，１３同士の間にブリッジ１４が形成されている。
【０００９】
図２に示すように、回路基板１０は、コア基板２０の表裏の両面にビルドアップ絶縁層２１とビルドアップ導体層２２とが交互に積層されている積層構造になっている。コア基板２０の表裏の両面には、コア導体層１７が形成されている。コア基板２０とビルドアップ絶縁層２１は、絶縁性材料で構成されている。また、コア導体層１７とビルドアップ導体層２２は、金属（例えば、銅）で構成されている。表側のコア導体層１７と裏側のコア導体層１７とは、コア基板２０を貫通するビア導体（フィルドビア）１５によって接続されている。
【００１０】
ビルドアップ導体層２２，２２同士は、ビルドアップ絶縁層２１を貫通するビア導体２９によって接続されている。また、コア基板２０に最も近い最内のビルドアップ導体層２２とコア導体層１７とは、最内のビルドアップ絶縁層２１を貫通するビア導体２７によって接続されている。
【００１１】
図３に示すように、複数のビルドアップ導体層２２のうちコア基板２０から最も離れた最外のビルドアップ導体層２２Ｔには、信号層４５と、プレーン層４６とが形成されている。プレーン層４６は、製品領域１１と製品外領域１２のそれぞれに形成されている。製品領域１１に形成されるプレーン層４６は、電源用、アース用又は放熱用として備えられ、製品外領域１２に形成されるプレーン層４６は、電位検査用として備えられる。
【００１２】
図４（Ａ）の平面図に示すように、プレーン層４６は、複数の開口４７を有している。ここで、各開口４７の内側には、ランドやパッド等の島状の信号層４５が形成されておらず、各開口４７は、その内側全体に亘って、最外のビルドアップ層２２Ｔの１つ内側に配置される最外のビルドアップ絶縁層２１Ｔを露出させる。本実施形態では、最外のビルドアップ絶縁層２１Ｔが本発明の「絶縁層」に相当し、最外のビルドアップ導体層２２Ｔが本発明の「導体層」に相当する。
【００１３】
開口４７は、幅０．２５［ｍｍ］、長さ１．７［ｍｍ］のスリットが直交する十字形状になっている。また、複数の開口４７は、千鳥格子状に配置されている。詳細には、上述のスリットのうち一方のスリットが同一直線上に配置されるように開口４７を複数並べてなる開口列４７Ｒが複数平行に配置されている。開口列４７Ｒにおいて隣接する開口４７，４７同士の間隔Ｌ１は、０．２５［ｍｍ］になっている。また、隣り合う開口列４７Ｒ，４７Ｒ同士の間隔Ｌ２は、２．０［ｍｍ］になっている。
【００１４】
図２に示すように、最外のビルドアップ導体層２２Ｔ上には、ソルダーレジスト層２５が形成されている。ソルダーレジスト層２５には、図示しない複数のパッド用孔が形成され、最外のビルドアップ導体層２２Ｔの一部がパッド用孔内に位置して導電用パッド（図示せず）になっている。また、図４（Ｂ）に示すように、ソルダーレジスト層２５の開口４７を覆う部分には、コア基板２０側に凹む凹部４８が形成されている。
【００１５】
本実施形態の回路基板１０は、以下のようにして製造される。
（１）図５（Ａ）に示すように、まず、コア基板２０が準備される。コア基板２０は、エポキシ樹脂又はＢＴ（ビスマレイミドトリアジン）樹脂とガラスクロスなどの補強材からなる絶縁性基材２０Ｋの表裏の両面に、銅箔２０Ｃがラミネートされている。
【００１６】
（２）図５（Ｂ）に示すように、コア基板２０に表側の面であるＦ面２０Ｆ側から、例えば、ＣＯ２レーザが照射されてＦ面２０Ｆ側の銅箔２０Ｃと絶縁性基材２０Ｋを貫通してコア基板２０の裏側の面であるＳ面２０Ｓ側の銅箔２０Ｃを露出させるビアホール１４が穿孔される。
【００１７】
（３）無電解めっき処理が行われ、銅箔２０Ｃ上とコア貫通孔１４の内面とに無電解めっき膜（図示せず）が形成される。
【００１８】
（４）図５（Ｃ）に示すように、電解めっき処理が行われ、電解めっきがコア貫通孔１４に充填されてビア導体（フィルドビア）１５が形成され、コア基板２０のＦ面２０ＦとＳ面２０Ｓの両無電解めっき膜（図示せず）上に電解めっき膜３４，３４が形成される。
【００１９】
（５）図５（Ｄ）に示すように、コア基板２０のＦ面２０ＦとＳ面２０Ｓの電解めっき膜３４，３４上に、所定パターンのエッチングレジスト３５が形成される。
【００２０】
（６）エッチング処理が行われ、エッチングレジスト３５から露出する電解めっき膜３４、無電解めっき膜（図示せず）及び銅箔２０Ｃが除去され（図６（Ａ）参照）、残された電解めっき膜３４、無電解めっき膜及び銅箔２０Ｃにより、図６（Ｂ）に示すように、コア基板２０の表裏の両面にコア導体層１７が形成される。そして、表側のコア導体層１７と裏側のコア導体層１７とがスルーホール導体１５によって接続された状態になる。
【００２１】
（７）図７（Ａ）に示すように、表裏のコア導体層１７にビルドアップ絶縁層２１としてのプリプレグ（心材を樹脂含浸してなるＢステージの樹脂シート）と銅箔３７が積層されてから、加熱プレスされる。その際、コア導体層１７が形成されていない領域がプリプレグにて埋められる。なお、ビルドアップ絶縁層２１としてプリプレグの代わりに心材を含まない樹脂フィルムを用いてもよい。その場合は、銅箔を積層することなく、樹脂フィルムの表面に、直接、セミアディティブ法で導体層を形成することができる。
【００２２】
（８）図７（Ｂ）に示すように、表裏の銅箔３７にＣＯ２レーザが照射されて、銅箔３７及びビルドアップ絶縁層２１を貫通するビアホール２６が形成される。そして、過マンガン酸塩等の酸化剤でそれらビアホール２６内が洗浄される。
【００２３】
（９）無電解めっき処理が行われ、銅箔３７上とビアホール２６の内面とに無電解めっき膜（図示せず）が形成される。
【００２４】
（１０）図５（Ｃ）〜図５（Ｄ）と同様にして、銅箔３７の上に電解めっき膜３９（図８（Ａ）参照）が形成されると共に、ビアホール２６内にビア導体２７が形成され、電解めっき膜３９上に、所定パターンのエッチングレジスト（図示せず）が形成される。次いで、図６（Ａ）〜図６（Ｂ）と同様にして、エッチング処理が行われることにより、エッチングレジストで覆われた部分に、電解めっき膜３９、無電解めっき膜及び銅箔３７により、ビルドアップ導体層２２（図８（Ａ）参照）が形成された後、エッチングレジストが除去される。そして、ビルドアップ導体層２２とコア導体層１７とが、ビア導体２７によって接続された状態になる。
【００２５】
（１１）図７（Ａ）〜図７（Ｂ）と同様にして、ビルドアップ導体層２２に最外のビルドアップ絶縁層２１Ｔとしてのプリプレグと銅箔４１が積層され、銅箔４１及び最外のビルドアップ絶縁層２１Ｔを貫通するビアホール２８が形成される（図８（Ｂ）参照）。その際、ビルドアップ導体層２２が形成されていない領域がプリプレグにて埋められる。
【００２６】
（１２）図５（Ｃ）〜図５（Ｄ）と同様にして、銅箔４１上に電解めっき膜４３（図９（Ａ）参照）が形成されると共に、ビアホール２８内にビア導体２９が形成され、電解めっき膜４３上に、所定パターンのエッチングレジスト（図示せず）が形成される。次いで、図６（Ａ）〜図６（Ｂ）と同様にして、エッチング処理が行われることにより、エッチングレジストで覆われた部分に、電解めっき膜４３、無電解めっき膜及び銅箔４１により、最外のビルドアップ導体層２２Ｔ（図９（Ａ）参照）が形成された後、エッチングレジストが除去される。その際、最外のビルドアップ導体層２２Ｔには、信号層４５と、プレーン層４６とが形成されると共に（図３参照）、プレーン層４６に、複数の開口４７が形成される（図４（Ａ）参照）。また、信号層４５は、ビア導体２９によって１つ下のビルドアップ導体層２２に接続された状態になる。
【００２７】
（１３）図９（Ｂ）に示すように、最外のビルドアップ導体層２２Ｔ上にソルダーレジスト層２５が積層される。その際、ソルダーレジスト層２５の開口４７を覆う部分には、コア基板２０側に凹む凹部４８が形成される。
【００２８】
（１４）ルータ加工等により、各製品領域１１に沿ってスリット１３（図１参照）が形成される。以上で回路基板１０が完成する。
【００２９】
本実施形態の回路基板１０の構造及び製造方法に関する説明は以上である。次に、回路基板１０の作用効果について説明する。
【００３０】
本実施形態の回路基板１０では、ソルダーレジスト層２５が開口４７を覆う部分で凹んでいることで、ソルダーレジスト層２５に凹部４８が形成される。これにより、複数の回路基板１０が積み上げられたときに、回路基板１０同士がくっつくことが抑制され、回路基板１０を１枚ずつ取り出すことが容易となる。しかも、本実施形態の回路基板１０では、最外のビルドアップ導体層２２Ｔのプレーン層４６に複数の開口４７を形成することによりソルダーレジスト層２５を凹ませることが可能となるので、従来の回路基板のように、ソルダーレジスト層から上方に突出する突起部を設けた場合と比較して、回路基板１０の薄型化が図られる。
【００３１】
また、本実施形態では、開口４７は、その内側全体に亘って最外のビルドアップ絶縁層２１Ｔを露出させるので、開口４７の内側全体に亘ってソルダーレジスト層２５を凹ませることが可能となる。
【００３２】
また、開口４７は、製品領域１１と製品外領域１２のそれぞれに形成されているので、製品領域１１と製品外領域１２の両方で回路基板１０同士のくっつきを抑えることが可能となる。特に、開口４７が製品領域１１に形成されることで、製品領域１１同士のくっつきを抑制することが可能となり、製品、即ち、配線基板の損傷等を抑えることが可能となる。
【００３３】
さらに、開口４７は、平面視十字形状になっているので、開口が円形である場合と比較して、１つの開口で回路基板１０同士のくっつきを抑える範囲を広くすることが可能となる。しかも、開口４７が千鳥格子状に配置されることでプレーン層４６に開口４７が偏って配置されることが抑制され、回路基板１０同士のくっつきを効果的に抑えることが可能となる。
【００３４】
［他の実施形態］
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【００３５】
（１）上記実施形態において、開口４７の平面形状が十字形状であったが、円形状であってもよいし多角形状であってもよい。また、複数のスリットが放射状に延びてなるスター形状であってもよい。
【００３６】
（２）上記実施形態では、開口４７が千鳥格子状に配置されていたが、ランダムに配置されていてもよい。
【００３７】
（３）上記実施形態において、回路基板１０は、コア基板２０を有さないコアレス基板であってもよい。
【００３８】
（４）上記実施形態では、プレーン層４６は、製品領域１１と製品外領域１２とに形成されていたが、製品領域１１のみに形成されていてもよいし、製品外領域１２のみに形成されていてもよい。
【００３９】
（５）上記実施形態では、本発明の「回路基板」が、製品外領域１２と複数の製品領域１１とを有する多ピース基板であったが、全体が１つの製品領域をなす配線基板であってもよい。
【００４０】
（６）上記実施形態では、プレーン層４６が複数の開口４７を有する構成であったが、図１０に示すように、プレーン層４６が、外側を向く面に複数の凹部４９を有する構成であってもよい。本構成によっても、ソルダーレジスト層２５に凹部４８が形成され、これにより、複数の回路基板１０が積み上げられたときに、回路基板１０同士がくっつくことを抑制して、回路基板１０を１枚ずつ取り出すことが容易となる
【符号の説明】
【００４１】
１０    回路基板
１１    製品領域
１２    製品外領域
２１Ｔ    最外のビルドアップ絶縁層（絶縁層）
２２Ｔ    最外のビルドアップ導体層（導体層）
２５    ソルダーレジスト層
４６    プレーン層
４７    開口
４９    凹部
【図１】
2015231003.tif 000003
【図２】
2015231003.tif 000004
【図４】
2015231003.tif 000005
【図５】
2015231003.tif 000006
【図６】
2015231003.tif 000007
【図７】
2015231003.tif 000008
【図８】
2015231003.tif 000009
【図９】
2015231003.tif 000010
【図１０】
2015231003.tif 000011
【図３】
2015231003.tif 000012