(57)【要約】【課題】キャリアの移動度を向上させた半導体装置を提供する。【解決手段】実施形態の半導体装置は、ｎ型の第１のＳｉＣエピタキシャル層と、第１のＳｉＣエピタキシャル層上に設けられ、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さい、ｐ型の第２のＳｉＣエピタキシャル層と、第２のＳｉＣエピタキシャル層の表面に設けられるｎ型の第１および第２のＳｉＣ領域と、ゲート絶縁膜と、ゲート電極と、第２のＳｉＣ領域上に設けられた第１の電極と、第１の電極と反対側に設けられた第２の電極と、を備える。【選択図】図１
2015032673.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型の第１のＳｉＣエピタキシャル層と、
前記第１のＳｉＣエピタキシャル層上に設けられ、ｐ型不純物とｎ型不純物を含有し、前記ｐ型不純物を元素Ａ、前記ｎ型不純物を元素Ｄとする場合に、前記元素Ａと前記元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、前記組み合わせを構成する前記元素Ｄの濃度の前記元素Ａの濃度に対する比が０．３３より大きく１．０より小さい、ｐ型の第２のＳｉＣエピタキシャル層と、
前記第２のＳｉＣエピタキシャル層の表面に設けられ、前記第２のＳｉＣエピタキシャル層の厚さ以上の深さのｎ型の第１のＳｉＣ領域と、
前記第２のＳｉＣエピタキシャル層の表面に前記ｎ型の第１のＳｉＣ領域と離間して設けられ、前記第２のＳｉＣエピタキシャル層の厚さ未満の深さのｎ型の第２のＳｉＣ領域と、
前記第２のＳｉＣエピタキシャル層の表面に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記第２のＳｉＣ領域上に設けられた第１の電極と、
前記第１のＳｉＣエピタキシャル層の前記第１の電極と反対側に設けられた第２の電極と、
を備えることを特徴とする半導体装置。
【請求項２】
前記第２のＳｉＣエピタキシャル層中の前記組み合わせを構成する前記元素Ｄおよび前記元素Ａの深さ方向の濃度が、前記第１のＳｉＣエピタキシャル層から前記ゲート絶縁膜に向けて低下することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第２のＳｉＣエピタキシャル層中の前記元素Ａの濃度が１×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下であることを特徴とする請求項１または請求項２記載の半導体装置。
【請求項４】
前記元素Ｄの濃度の前記元素Ａの濃度に対する比が、０．４０より大きく０．９５より小さいことを特徴とする請求項１ないし請求項３いずれか一項記載の半導体装置。
【請求項５】
前記元素Ａのアクセプタ準位が１５０ｍｅＶ以下であることを特徴とする請求項１ないし請求項４いずれか一項記載の半導体装置。
【請求項６】
前記元素Ｄの９０％以上が前記元素Ａの最近接の格子位置にあることを特徴とする請求項１ないし請求項５いずれか一項記載の半導体装置。
【請求項７】
前記第１のＳｉＣエピタキシャル層の前記第２のＳｉＣエピタキシャル層の反対側に、ｎ型のＳｉＣ層がさらに設けられ、前記第２の電極が前記ＳｉＣ層に接して設けられることを特徴とする請求項１ないし請求項６いずれか一項記載の半導体装置。
【請求項８】
前記第１のＳｉＣエピタキシャル層の前記第２のＳｉＣエピタキシャル層の反対側に、ｐ型のＳｉＣ層がさらに設けられ、前記第２の電極が前記ＳｉＣ層に接して設けられることを特徴とする請求項１ないし請求項６いずれか一項記載の半導体装置。
【請求項９】
エピタキシャル成長法により、ｎ型の第１のＳｉＣエピタキシャル層を形成し、
前記第１のＳｉＣエピタキシャル層上にエピタキシャル成長法により、ｐ型不純物のソースガスとｎ型不純物のソースガスの供給量を制御し、前記ｐ型不純物を元素Ａ、前記ｎ型不純物を元素Ｄとする場合に、前記元素Ａと前記元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、前記組み合わせを構成する前記元素Ｄの濃度の前記元素Ａの濃度に対する比が０．３３より大きく１．０より小さい、ｐ型の第２のＳｉＣエピタキシャル層を形成し、
前記第２のＳｉＣエピタキシャル層の表面に、前記第２のＳｉＣエピタキシャル層の厚さ以上の深さのｎ型の第１のＳｉＣ領域をｎ型不純物のイオン注入により形成し、
前記第２のＳｉＣエピタキシャル層の表面に、前記ｎ型の第１のＳｉＣ領域と離間して、前記第２のＳｉＣエピタキシャル層の厚さ未満の深さのｎ型の第２のＳｉＣ領域をｎ型不純物のイオン注入により形成し、
前記第２のＳｉＣエピタキシャル層の表面にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記第２のＳｉＣ領域上に第１の電極を形成し、
前記第１のＳｉＣエピタキシャル層の前記第１の電極と反対側に、第２の電極を形成することを特徴とする半導体装置の製造方法。
【請求項１０】
前記第２のＳｉＣエピタキシャル層中の前記元素Ａの濃度が１×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下とすることを特徴とする請求項９記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
次世代のパワー半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、および熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能なパワー半導体デバイスを実現することができる。
【０００３】
一方、ＳｉＣには、残存欠陥等によりキャリアの移動度が低下するという問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許３６００４０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、キャリアの移動度を向上させた半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、ｎ型の第１のＳｉＣエピタキシャル層と、第１のＳｉＣエピタキシャル層上に設けられ、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さい、ｐ型の第２のＳｉＣエピタキシャル層と、第２のＳｉＣエピタキシャル層の表面に設けられ、第２のＳｉＣエピタキシャル層の厚さ以上の深さのｎ型の第１のＳｉＣ領域と、第２のＳｉＣエピタキシャル層の表面にｎ型の第１のＳｉＣ領域と離間して設けられ、第２のＳｉＣエピタキシャル層の厚さ未満の深さのｎ型の第２のＳｉＣ領域と、第２のＳｉＣエピタキシャル層の表面に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、第２のＳｉＣ領域上に設けられた第１の電極と、第１のＳｉＣエピタキシャル層の第１の電極と反対側に設けられた第２の電極と、を備える。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の半導体装置を示す模式断面図である。
【図２】第１の実施形態の半導体装置の製造方法を示す工程フロー図である。
【図３】第１の実施形態の半導体装置の製造方法を示す模式断面図である。
【図４】第１の実施形態の半導体装置の製造方法を示す模式断面図である。
【図５】第１の実施形態の半導体装置の製造方法を示す模式断面図である。
【図６】第１の実施形態の半導体装置の製造方法を示す模式断面図である。
【図７】第１の実施形態の半導体装置の製造方法を示す模式断面図である。
【図８】第１の実施形態の半導体装置の製造方法を示す模式断面図である。
【図９】共ドープの作用を説明する図である。
【図１０】共ドープの作用を説明する図である。
【図１１】共ドープの作用を説明する図である。
【図１２】共ドープの作用を説明する図である。
【図１３】共ドープの作用を説明する図である。
【図１４】ｎ型ＳｉＣの場合のＡｌとＮの濃度とシート抵抗の関係を示す図である。
【図１５】ｐ型ＳｉＣの場合のＮとＡｌの濃度とシート抵抗の関係を示す図である。
【図１６】第１の実施形態の半導体装置の深さ方向の不純物プロファイルを示す図である。
【図１７】第２の実施形態の半導体装置を示す模式断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【０００９】
また、以下の説明において、ｎ＋、ｎ、ｎ−および、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
【００１０】
（第１の実施形態）
本実施形態の半導体装置は、ｎ型の第１のＳｉＣエピタキシャル層と、第１のＳｉＣエピタキシャル層上に設けられ、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さい、ｐ型の第２のＳｉＣエピタキシャル層と、第２のＳｉＣエピタキシャル層の表面に設けられ、第２のＳｉＣエピタキシャル層の厚さ以上の深さのｎ型の第１のＳｉＣ領域と、第２のＳｉＣエピタキシャル層の表面にｎ型の第１のＳｉＣ領域と離間して設けられ、第２のＳｉＣエピタキシャル層の厚さ未満の深さのｎ型の第２のＳｉＣ領域と、第１のＳｉＣ領域、第２のＳｉＣエピタキシャル層の表面に連続的に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、第２のＳｉＣ領域上に設けられた第１の電極と、第１のＳｉＣエピタキシャル層の第１の電極と反対側に設けられた第２の電極と、を備える。
【００１１】
本実施形態において、第２のＳｉＣエピタキシャル層中の上記組み合わせを構成する元素Ｄおよび元素Ａの深さ方向の濃度が、第１のＳｉＣエピタキシャル層からゲート絶縁膜に向けて低下することが望ましい。
【００１２】
図１は、本実施形態の半導体装置であるＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の構成を示す模式断面図である。ＭＯＳＦＥＴ１００は、キャリアを電子とするｎ型の縦型ＭＯＳＦＥＴである。
【００１３】
このＭＯＳＦＥＴ１００は、第１と第２の面を備えるｎ型のＳｉＣ基板（ｎ型のＳｉＣ層）１２を備えている。図１においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。このＳｉＣ基板１２は、例えば不純物濃度１×１０１８以上１×１０１９ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板（ｎ基板）である。
【００１４】
このＳｉＣ基板１２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ型の第１のＳｉＣエピタキシャル層（ｎ−ＳｉＣ層）１４が形成されている。ｎ−ＳｉＣ層１４の膜厚は、例えば５μｍ以上１０μｍ以下である。
【００１５】
ｎ−ＳｉＣ層１４上には、例えばｐ型不純物の不純物濃度１×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下のｐ型の第２のＳｉＣエピタキシャル層（ｐウェル領域）１６が形成されている。ｐウェル領域１６の厚さは、例えば０．３μｍ以上１．０μｍ以下である。ｐウェル領域１６は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
【００１６】
ｐ型の第２のＳｉＣエピタキシャル層（ｐウェル領域）１６は、ｐ型不純物（第１のｐ型不純物）とｎ型不純物（第１のｎ型不純物）が共ドープされている。そして、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）との組み合わせ（第１の組み合わせ）、Ｂ（ボロン）とＰ（リン）との組み合わせ（第２の組み合わせ）の少なくとも一方の組み合わせであり、上記組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さい。そして、上記組み合わせを構成する元素Ａの濃度が１×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下であることが、ＭＯＳＦＥＴ１００の閾値を適正にする観点から好ましい。
【００１７】
例えば、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）の第１の組み合わせの場合、元素Ａが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）から選ばれる１種の元素であってもかまわない。また、Ａｌ（元素Ａ１）とＧａ（元素Ａ２）等の２種の元素、あるいは、Ａｌ（元素Ａ１）、Ｇａ（元素Ａ２）、Ｉｎ（元素Ａ３）の３種の元素で構成されていてもかまわない。複数の元素の場合、２種または３種の元素をあわせて組み合わせを構成する元素Ａと考え、上記元素Ｄの濃度の元素Ａの濃度に対する比、元素Ａの濃度の条件が充足されれば良い。
【００１８】
また、第１の組み合わせと第２の組み合わせの両者が共存することも可能である。しかし、上記元素Ｄの濃度の元素Ａの濃度に対する比、元素Ａの濃度の条件は、すくなくとも、第１の組み合わせ、第２の組み合わせのいずれか一方を構成する元素で充足されなければならない。いいかえれば、第１の組み合わせと第２の組み合わせは、個別に元素比、元素濃度を満たさなければならない。これは、第１の組み合わせの不純物と第２の組み合わせの不純物の間では、後に詳述する３量体が形成されないためである。
【００１９】
例えば、Ａｌが１×１０１７ｃｍ−３、Ｇａが１×１０１７ｃｍ−３、Ｎが１×１０１７ｃｍ−３の場合、Ｎ／（Ａｌ＋Ｇａ）＝０．５で、Ａｌ＋Ｇａが２×１０１７ｃｍ−３であるので元素比、濃度ともに実施形態の範囲内である。
【００２０】
また、例えば、Ｂが４×１０１７ｃｍ−３、Ｐが１×１０１７ｃｍ−３、Ｎが１×１０１７ｃｍ−３の場合、第２の組み合わせであるＢとＰのみに着目する。すると、Ｐ／Ｂ＝０．２５となり元素比を充足せず、元素比が実施形態の範囲外である。
【００２１】
また、例えば、Ａｌが５×１０１５ｃｍ−３、Ｂが５×１０１５ｃｍ−３、Ｎが２．５×１０１５ｃｍ−３、Ｐが２．５×１０１５ｃｍ−３の場合、第１の組み合わせで見ると、Ｎ／Ａｌ＝０．５で比の条件は満たすが、Ａｌの濃度が１×１０１６ｃｍ−３未満である。第２の組み合わせで見ると、Ｐ／Ｂ＝０．５で比の条件は満たすが、Ｂの濃度が１×１０１６ｃｍ−３未満である。したがって、第１および第２の組み合わせがいずれも望ましい元素濃度を充足しない。
【００２２】
なお、本実施形態は、ｐ型不純物やｎ型不純物として上記例示した以外の元素が含有されることを排除するものではない。以下、元素ＡがＡｌ（アルミニウム）、元素ＤがＮ（窒素）である場合を例に説明する。
【００２３】
ｐ型の第２のＳｉＣエピタキシャル層（ｐウェル領域）１６の一部表面には、例えばｎ型不純物の不純物濃度５×１０１５以上１×１０１９ｃｍ−３以下のｎ−型の第１のＳｉＣ領域（ＪＦＥＴ領域）１７が形成されている。ＪＦＥＴ領域１７の深さはｐウェル領域１６の厚さ以上である。ＪＦＥＴ領域１７は、ｎ−ＳｉＣ層１４に接続されている。ＪＦＥＴ領域１７はキャリアである電子の移動経路として機能する。
【００２４】
ｐ型の第２のＳｉＣエピタキシャル層（ｐウェル領域）１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８以上１×１０２２ｃｍ−３以下のｎ＋型の第２のＳｉＣ領域（ソース領域）１８が形成されている。ソース領域１８の深さは、ｐウェル領域１６の厚さ未満であり、例えば０．３μｍ程度である。ソース領域１８は、ｐウェル領域１６を間に挟んで、ＪＦＥＴ領域１７と離間して設けられる。
【００２５】
また、ｐウェル領域１６の一部表面であって、ソース領域１８の側方に、例えばｐ型不純物の不純物濃度１×１０１８以上以下１×１０２２ｃｍ−３以下のｐ＋型の第３のＳｉＣ領域（ｐウェルコンタクト領域）２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の厚さ未満であり、例えば０．３μｍ程度である。
【００２６】
ＪＦＥＴ領域１７およびｐウェル領域１６の表面に連続的に、これらの領域を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８には、例えばＳｉＯ２膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。
【００２７】
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えばポリシリコン等が適用可能である。ゲート電極３０上には、例えば、ＳｉＯ２膜で形成される層間絶縁膜３２が形成されている。
【００２８】
ゲート電極下のソース領域１８とＪＦＥＴ領域１７とに挟まれるｐウェル領域１６がＭＯＳＦＥＴ１００のチャネル領域として機能する。
【００２９】
そして、ソース領域１８と、ｐウェルコンタクト領域２０と電気的に接続される導電性の第１の電極（ソース・ｐウェル共通電極）２４を備えている。第１の電極（ソース・ｐウェル共通電極）２４は、例えば、Ｎｉ（ニッケル）のバリアメタル層２４ａと、バリアメタル層２４ａ上のＡｌのメタル層２４ｂとで構成される。Ｎｉのバリアメタル層２４ａとＡｌのメタル層２４ｂとは反応により合金を形成していてもよい。
【００３０】
また、ＳｉＣ基板１２の第２の面側には、導電性の第２の電極（ドレイン電極）３６が形成されている。第２の電極（ドレイン電極）３６は、例えば、Ｎｉである。
【００３１】
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
【００３２】
次に、本実施形態の半導体装置の製造方法について説明する。
【００３３】
本実施形態の半導体装置の製造方法は、エピタキシャル成長法により、ｎ型の第１のＳｉＣエピタキシャル層を形成し、第１のＳｉＣエピタキシャル層上にエピタキシャル成長法により、ｐ型不純物のソースガスとｎ型不純物のソースガスの供給量を制御し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、上記組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さい、ｐ型の第２のＳｉＣエピタキシャル層を形成し、第２のＳｉＣエピタキシャル層の表面に、第２のＳｉＣエピタキシャル層の厚さ以上の深さのｎ型の第１のＳｉＣ領域をｎ型不純物のイオン注入により形成し、第２のＳｉＣエピタキシャル層の表面に、ｎ型の第１のＳｉＣ領域と離間して、第２のＳｉＣエピタキシャル層厚さ未満の深さのｎ型の第２のＳｉＣ領域をｎ型不純物のイオン注入により形成し、第２のＳｉＣエピタキシャル層の表面にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、第２のＳｉＣ領域上に第１の電極を形成し、第１のＳｉＣエピタキシャル層の第１の電極と反対側に、第２の電極を形成する。
【００３４】
図２は、本実施形態の半導体装置の製造方法を例示する工程フロー図である。図３〜図８は、本実施形態の半導体装置の製造方法を示す模式断面図である。
【００３５】
図２に示すように、半導体装置の製造方法は、ｎ−型ＳｉＣエピタキシャル層形成（ステップＳ１００）、ｐ型ＳｉＣエピタキシャル層形成（ステップＳ１０２）、ｎ型不純物イオン注入（ステップＳ１０４）、ｎ型不純物イオン注入（ステップＳ１０６）、ｐ型不純物イオン注入（ステップＳ１０８）、アニール（ステップＳ１１０）、ゲート絶縁膜形成（ステップＳ１１２）、ゲート電極形成（ステップＳ１１４）、層間膜形成（ステップＳ１１６）、第１の電極形成（ステップＳ１１８）、第２の電極形成（ステップＳ１２０）およびアニール（ステップＳ１２２）を備える。
【００３６】
まず、ｎ型不純物としてＰ（リン）またはＮ（窒素）を不純物濃度５×１０１８ｃｍ−３程度含み、例えば、厚さ３００μｍであり、４Ｈ−ＳｉＣの低抵抗のｎ型のＳｉＣ基板１２を準備する。
【００３７】
ステップＳ１００では、ＳｉＣ基板１２の一方の面上にエピタキシャル成長法により、ｎ型不純物として、例えばＮを不純物濃度１×１０１６ｃｍ−３程度含み、厚さが１０μｍ程度の高抵抗のｎ型の第１のＳｉＣエピタキシャル層（ｎ−ＳｉＣ層）１４をエピタキシャル成長させる（図３）。
【００３８】
ステップＳ１０２では、ｎ−ＳｉＣ層１４上にエピタキシャル成長法により、ｐ型の第２のＳｉＣエピタキシャル層（ｐウェル領域）１６を形成する（図４）。ｐ型の第２のＳｉＣエピタキシャル層（ｐウェル領域）１６はｐ型不純物とｎ型不純物を含む。
【００３９】
ｐ型の第２のＳｉＣエピタキシャル層（ｐウェル領域）１６を成長させる際、Ｓｉ（シリコン）のソースガス、Ｃ（炭素）のソースガス、ｎ型不純物のソースガス、および、ｐ型不純物のソースガスを同時に供給してｐ型ＳｉＣをエピタキシャル成長させる。ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、成長するｐ型ＳｉＣ中の組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さくなるようｐ型不純物のソースガスとｎ型不純物のソースガスの供給量（流量）を制御する。これにより、上記組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さくなる。ｐ型の第２のＳｉＣエピタキシャル層（ｐウェル領域）１６は、例えばｐ型不純物としてＡｌを含有し、ｎ型不純物としてＮを含有する。
【００４０】
その後、フォトリソグラフィーとエッチングによるパターニングにより、例えばＳｉＯ２の第１のマスク材４２を形成する。ステップＳ１０４では、この第１のマスク材４２をイオン注入マスクとして用いて、ｎ型不純物であるＮをｐ型の第２のＳｉＣエピタキシャル層（ｐウェル領域）１６にイオン注入し、ｎ型の第１のＳｉＣ領域（ＪＦＥＴ領域）１７を形成する（図５）。
【００４１】
すなわち、ｐウェル領域１６のｐ型不純物濃度より高濃度のｎ型不純物をイオン注入により導入し、逆導電型に変える。第１のＳｉＣ領域（ＪＦＥＴ領域）１７の深さは、第２のＳｉＣエピタキシャル層の厚さ以上になるようにイオン注入の加速エネルギーおよびドーズ量を調整する。
【００４２】
その後、フォトリソグラフィーとエッチングによるパターニングにより、例えばＳｉＯ２の第２のマスク材４４を形成する。ステップＳ１０６では、この第２のマスク材４４をイオン注入マスクとして用いて、ｎ型不純物であるＮをｐウェル領域１６にイオン注入し、第２のＳｉＣ領域（ソース領域）１８を形成する（図６）。第２のＳｉＣ領域（ソース領域）１８の深さは、第２のＳｉＣエピタキシャル層の厚さ未満になるようにイオン注入の加速エネルギーおよびドーズ量を調整する。
【００４３】
その後、フォトリソグラフィーとエッチングによるパターニングにより、例えばＳｉＯ２の第３のマスク材４６を形成する。ステップＳ１０８では、この第３のマスク材４６をイオン注入マスクとして用いて、ｐ型不純物であるＡｌをｐウェル領域１６にイオン注入し、第３のＳｉＣ領域（ｐウェルコンタクト領域）２０を形成する（図７）。第３のＳｉＣ領域（ｐウェルコンタクト領域）２０の深さは、第２のＳｉＣエピタキシャル層の厚さ未満になるようにイオン注入の加速エネルギーおよびドーズ量を調整する。
【００４４】
ステップＳ１１０では、ｐウェルコンタクト領域２０を形成した後、活性化のためのアニールを行う。このアニールは、例えば、アルゴン（Ａｒ）ガスを雰囲気ガスとして用いて、加熱温度１６００℃、加熱時間３０分といった条件が用いられる。この時、ＳｉＣ内部に導入された不純物の活性化は実現できるが、拡散は僅かである。
【００４５】
ステップＳ１１２では、例えば、ＳｉＯ２膜のゲート絶縁膜２８がＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法あるいは熱酸化法により形成される。そして、ステップＳ１１４では、ゲート絶縁膜２８上に、例えば、ポリシリコンのゲート電極３０が形成される。そして、ステップＳ１１６では、ゲート電極３０上に、例えば、ＳｉＯ２膜の層間絶縁膜３２が形成される（図８）。
【００４６】
その後、ステップＳ１１８で、ソース領域１８と、ｐウェルコンタクト領域２０とに電気的に接続される導電性の第１の電極（ソース・ｐウェル共通電極）２４が形成される。第１の電極（ソース・ｐウェル共通電極）２４は、例えば、Ｎｉ（ニッケル）とＡｌのスパッタにより形成される。
【００４７】
ステップＳ１２０では、ｎ−ＳｉＣ基板１２の第２の面側に、導電性の第２の電極（ドレイン電極）３６が形成される。第２の電極（ドレイン電極）３６は、例えば、Ｎｉのスパッタにより形成される。
【００４８】
ステップＳ１２２では、第１の電極２４と第２の電極３６のコンタクト抵抗を低減するために、低温でのアニールが行われる。アニールは、例えば、アルゴンガス雰囲気で、４００℃で行われる。
【００４９】
以上の製造方法により、図１に示すＭＯＳＦＥＴ１００が形成される。
【００５０】
なお、ｐ型の第２のＳｉＣエピタキシャル層１６を形成する際に、成長途中でｐ型不純物のソースガスとｎ型不純物のソースガスの供給量を低下さることが望ましい。これにより、第２のＳｉＣエピタキシャル層１６中の上記組み合わせを構成する元素Ｄおよび元素Ａの深さ方向の濃度が、第１のＳｉＣエピタキシャル層１４からゲート絶縁膜２８に向けて低下する濃度分布を形成できる。
【００５１】
以下、本実施形態の作用および効果について詳述する。
【００５２】
発明者らによる検討の結果、ＳｉＣに対し、ｐ型不純物（ｐ型ドーパント）のＡｌと、ｎ型不純物（ｎ型ドーパント）のＮとを共ドープすることにより、ＡｌとＮのペアリングをおこさせることができることがわかった。このペアリング状態では、キャリアが補償され、キャリアがゼロの状態になる。
【００５３】
図９および図１０は、共ドープの作用を説明する図である。図９がｎ型ＳｉＣの場合、図１０がｐ型ＳｉＣの場合である。発明者らが行なった第一原理計算によれば、ＳｉＣ中で、ＡｌはＳｉ（シリコン）サイトに、ＮはＣ（炭素）サイトに、ＡｌとＮが隣接するように入ることで、系として安定化することが明らかになった。
【００５４】
すなわち、図９および図１０に示すように、ＡｌとＮとが未結合でばらばらになっている状態に比べ、ＡｌとＮが結合し、Ａｌ−Ｎペア構造を形成することで、エネルギー的に２．９ｅＶ安定になる。Ａｌ量とＮ量とが一致した場合には、両者の全てがペア構造になった状態が最も安定である。
【００５５】
ここで、第一原理計算は、超ソフト擬ポテンシャルを用いた計算である。超ソフト擬ポテンシャルは、バンダービルトらによって開発された、擬ポテンシャルの一種である。例えば、格子定数は、１％以下の誤差で実験値を実現できる高い精度を備える。不純物（ドーパント）を導入して、構造緩和を行い、安定状態の全エネルギーを計算する。系の全エネルギーを、変化の前後で比較することで、いずれの構造が安定状態か、否かを判定する。安定状態では、バンドギャップ中で不純物の準位が、どのエネルギー位置にあるかを示すことが出来る。
【００５６】
図９に示すように、ＮがＡｌよりも多く存在する場合、すなわち、ｎ型ＳｉＣの場合、余分にあるＮが、Ａｌ−Ｎペア構造の近傍のＣサイトに入り、Ｎ−Ａｌ−Ｎの３量体となることで更に系が安定化することが明らかになった。第一原理計算からは、３量体となることで、ペア構造とＮとが別々に存在する場合に比べ、系が０．３ｅＶ安定になる。
【００５７】
同様に、図１０に示すように、ＡｌがＮよりも多く存在する場合、すなわちｐ型ＳｉＣの場合、余分にあるＡｌが、Ａｌ−Ｎペア構造の近傍のＳｉサイトに入り、Ａｌ−Ｎ−Ａｌの３量体となることで更に安定化することが明らかになった。第一原理計算からは、３量体となることで、Ａｌ−Ｎペア構造とＡｌとが別々に存在する場合に比べ、系が０．４ｅＶ安定になる。
【００５８】
次に、ＡｌとＮ以外のドーパントの組み合せについて、考察する。Ｂ（ボロン）とＮ（窒素）の場合について計算を行った場合を例に、計算結果を説明する。
【００５９】
ＢはＳｉサイトに、ＮはＣサイトに入る。第一原理計算によると、Ｂ−Ｎ−Ｂ、あるいは、Ｎ−Ｂ−Ｎという３量体構造は形成できないことがわかった。つまり、Ｂ−Ｎのペア構造は形成されるが、近傍にＢやＮが来ると系のエネルギーが高くなる。したがって、余分なＢやＮは、ペア構造から離れた位置に独立に存在する方が、系がエネルギー的に安定であった。
【００６０】
第一原理計算によると、余分なＢが３量体を形成すると、Ｂ−ＮペアとＢが独立に存在する場合に比べて、系のエネルギーが０．５ｅＶ高かった。また、余分なＮが３量体を形成すると、Ｂ−ＮペアとＮが独立に存在する場合に比べて、系のエネルギーが０．３ｅＶ高かった。このため、いずれの場合も、３量体が出来ると系がエネルギー的に不安定になる。
【００６１】
図１１は、共ドープの作用を説明する図である。図１１では、各元素の共有結合半径を示す。図の右手上方に向かうほど共有結合半径が小さくなり、左手下方に向かうほど共有結合半径が大きくなる。
【００６２】
ＢとＮの場合に、３量体が出来ると不安定になることは、共有結合半径の大きさにより理解できる。Ｂの共有結合半径はＳｉの共有結合半径より小さく、かつ、Ｎの共有結合半径はＣの共有結合半径より小さい。このため、ＢがＳｉサイトに、ＮがＣサイトに入ると、歪が溜まり３量体が形成できない。
【００６３】
ドーパントとなるｐ型不純物とｎ型不純物の組み合わせとして、「共有結合半径がＳｉより大きな元素（Ａｌ、Ｇａ、Ｉｎ）」と「共有結合半径がＣより小さい元素（Ｎ）」の組み合わせ、あるいは、その逆の、「共有結合半径がＣより大きな元素（Ｂ）」と「共有結合半径がＳｉより小さい元素（Ｐ）」の組み合わせの場合以外は、３量体が形成出来ないことが判明した。
【００６４】
Ｂ、Ｐの共有結合半径はＳｉの共有結合半径とＣの共有結合半径の中間にあることから、Ｂ、およびＰは、Ｓｉサイト、Ｃサイトのどちらにも入りえる。しかし、他の不純物（Ａｌ、Ｇａ、Ｉｎ、Ｎ、Ａｓ）は、基本的に片方のサイトに偏る。Ａｌ、Ｇａ、Ｉｎ、ＡｓはＳｉサイトに入り、ＮはＣサイトに入ると考えて良い。
【００６５】
さらに、両不純物が共にＳｉサイト、あるいは共にＣサイトに入る場合は、考える必要がない。それは、ｐ型不純物とｎ型不純物が最近接に来ないと歪が緩和し難いためである。よって、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせ（元素Ａと元素Ｄ）が、（ＡｌとＮ）、（ＧａとＮ）、（ＩｎとＮ）、（ＢとＰ）という４つの組み合わせ以外では、３量体を形成することは困難である。
【００６６】
このペア構造、あるいは３量体構造は、原子間に相互作用が無ければ形成できない。第一原理計算による４Ｈ−ＳｉＣ構造中の不純物準位（ドーパント準位）は、ｃ軸方向にユニットセルが１０個程度あると、相互作用が見えなくなり、不純物準位が平らな状態となる。すなわち、分散が十分に抑制され、１０ｍｅＶオーダー程度になる。
【００６７】
つまり、不純物間の距離が１０ｎｍ以上では相互作用が殆どないと考えられる。よって、不純物同士の相互作用があるためには、不純物濃度が１×１０１８ｃｍ−３以上であることが望ましい。
【００６８】
この値は、ＳｉＣ材料が既に形成されている場合に、イオン注入などによって局所的な不純物の分布を形成する場合に望まれる不純物濃度の下限となる。
【００６９】
なお、半導体ＳｉＣに、共ドープによる効果が発現されるためには、ｎ型不純物濃度とｐ型不純物濃度の比率を特定の範囲の比率にする必要がある。後に記述する製造方法において、イオン打ち込みによって導入するｎ型、ｐ型のそれぞれの不純物の比率を上記特定の範囲の比率になるように、初めから導入することが重要である。相互作用が届く範囲が１０ｎｍ未満と小さいが、その範囲にあれば、互いの引力により３量体が形成可能となる。しかも、引力が働くので、不純物の活性化アニールの温度が、共ドープしない場合の１７００℃―１９００℃から、１５００℃−１８００℃に低温化できると考えられる。
【００７０】
ただし、この３量体形成に望ましい不純物濃度は、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などによる気相からの結晶成長などでは、低減させることが可能である。これは、原料を表面にてフローさせることが出来るため、不純物同士の相互作用が低濃度でも生じやすくなるためである。
【００７１】
気相成長では、３量体を形成可能な不純物濃度の領域が、１×１０１５ｃｍ−３以上１×１０２２ｃｍ−３以下と、イオン注入に比較して拡大する。気相成長ではＳｉＣの不純物濃度を、例えば、１×１０１６ｃｍ−３程度と薄くすることも、例えば、１×１０２１ｃｍ−３程度と濃くすることも可能である。特に、濃度の薄い領域は、イオン注入による形成が困難である。したがって、特に濃度の薄い領域では、気相成長による不純物領域の形成が有効である。さらに、気相成長では、共ドープされた、例えば、５ｎｍ程度の極薄膜を形成することも可能である。
【００７２】
また、気相成長では不純物の濃度の濃い領域で、結晶中の欠陥が生じにくいという利点もある。すなわち、イオン注入では、導入する不純物量が大きくなるにつれ結晶中の欠陥量が増大し、熱処理等による回復も困難となる。気相成長では成長中に３量体が形成され、不純物導入による欠陥も生じにくい。この観点から、例えば、不純物濃度が１×１０１９ｃｍ−３以上、さらには１×１０２０ｃｍ−３以上の領域で、気相成長による不純物領域の形成が有効である。
【００７３】
このように、気相成長では、イオン注入では得られない効果がある。もっとも、イオン注入では、局所的に共ドープされた不純物領域を形成することが可能である。また、低コストで共ドープされた不純物領域を形成することが可能である。よって、必要性に応じて、気相成長とイオン注入とを使い分ければ良い。
【００７４】
気相からの結晶成長時において、３量体形成を形成する場合、ｐ型およびｎ型の不純物濃度は１×１０１５ｃｍ−３以上であることが望ましい。さらに、３量体形成を容易にする観点からは、不純物濃度は１×１０１６ｃｍ−３以上あることがより望ましい。
【００７５】
次に不純物濃度の上限であるが、３量体を形成した場合には、３量体を形成しない場合の固溶限を超えることも可能である。３量体を作ると、結晶中の歪が緩和され不純物が固溶されやすくなるためである。
【００７６】
３量体を形成しない場合の不純物の固溶限は、Ｎの場合は１０１９ｃｍ−３オーダー、Ａｌの場合でも１０２１ｃｍ−３オーダーである。他の不純物は、およそ１０２１ｃｍ−３オーダー程度である。
【００７７】
不純物が一種類の場合、不純物の大きさが小さい側、あるいは大きい側に偏る。このため、歪が蓄積されて、不純物が格子点に入り難くなり、活性化できないためである。特にイオン注入では欠陥を多く形成するので、余計に固溶限が低くなる。
【００７８】
しかし、３量体を形成すれば、Ａｌ、Ｎのどちらも１０２２ｃｍ−３オーダー程度まで、導入が可能となる。（ＡｌとＮ）、（ＧａとＮ）、（ＩｎとＮ）、（ＢとＰ）という４つの組み合わせにおいて、３量体を形成することで、歪を緩和することが出来るため、固溶限の拡大が可能となる。その結果、１０２２ｃｍ−３オーダーまで不純物の固溶限の拡張が可能である。
【００７９】
不純物がＢ、Ａｌ、Ｇａ、Ｉｎ、Ｐである場合は、１×１０２０ｃｍ−３以上、特に、６×１０２０ｃｍ−３以上では、歪が多く、欠陥が多量に入っている状態となる。その結果、シート抵抗または比抵抗は非常に大きな値となる。
【００８０】
しかし、ｐ型不純物とｎ型不純物との共ドープによれば、このような不純物濃度の高い領域でも、欠陥が抑制できる。
【００８１】
不純物がＮである場合は、さらに固溶限が一桁小さく２×１０１９ｃｍ−３程度である。第一原理計算によれば、不活性な格子間Ｎの欠陥が発生するためと考えられる。
【００８２】
Ｎ濃度の上限が、１０１９ｃｍ−３オーダーだったものが、３量体を形成することにより、１０２２ｃｍ−３オーダーに大幅に拡大する。従来、高濃度にドープされたｎ型領域を形成する場合、窒素を使うことが出来ず、例えばＰを１０２０ｃｍ−３程度、イオン注入することにより形成している。しかし、本実施形態を用いれば、例えば、Ｎを２×１０２０ｃｍ−３、Ａｌを１×１０２０ｃｍ−３導入するというように、窒素を用いて高濃度にドープされたｎ型領域を形成できる。つまり、従来は窒素を使うこと自体が困難だったが、それが可能になる。  
【００８３】
以上、ｐ型不純物とｎ型不純物を両方とも導入し、かつ、共有結合半径の組み合わせを適切に選ぶことにより、上記の３量体を形成することが可能となる。そして、構造が安定化して、歪を低減することが出来る。
【００８４】
その結果、（１）各不純物が格子点に入りやすくなる。（２）プロセスの低温化が可能となる。少なくとも１００℃程度の低温化は期待できる。（３）活性化可能な不純物量（上限の拡大）が増加する。（４）３量体、あるいはペア構造のような安定構造が出来る。この構造でエントロピーを稼ぎ、結晶欠陥量が低減する。（５）３量体が安定なので、ｐ型不純物とｎ型不純物を結ぶボンドの周りに回転することが難しくなり、構造が固定化する。したがって、通電破壊耐性が大幅にアップする。例えば、ｐｎジャンクションのｐ型不純物領域、ｎ型不純物領域の少なくとも一部に３量体構造を導入すれば、通電破壊が抑制され、高抵抗化が避けられる。その結果、電流を一定量だけ流すときに必要な印加電圧（Ｖｆ）が増加してしまう劣化現象（Ｖｆ劣化）を抑制可能となる。
【００８５】
以上、ｐ型不純物のＡｌとｎ型不純物のＮを共ドープすることにより、ＡｌとＮのペアリングをおこさせることが出来ることを示した。さらに、この際、アクセプタ準位およびドナー準位を、ともに浅く出来ることが、第一原理計算により明らかになっている。
【００８６】
図１２、図１３は、共ドープの作用の説明図である。図１２はｎ型ＳｉＣの場合、図１３はｐ型ＳｉＣの場合である。白丸は準位が電子で埋まっていない空の準位、黒丸は準位が電子で埋まっている状態を示す。
【００８７】
ドナー準位が浅くなる理由は、図１２に示すように、アクセプタであるＡｌの伝導帯の内側にある空の準位と、Ｎのドナー準位とが相互作用したことにより、ドナー準位が引き上げられたためである。同様に、アクセプタ準位が浅くなる理由は、図１３に示すように、ドナーであるＮの価電子帯の内側にある電子が埋った準位と、Ａｌのアクセプタ準位とが相互作用したことにより、アクセプタ準位が引き下げられたためである。
【００８８】
一般に、ｎ型不純物のＮやＰ（リン）は４２ｍｅＶ〜９５ｍｅＶの深いドナー準位を形成する。ｐ型不純物のＢ、Ａｌ、Ｇａ、Ｉｎは１６０ｍｅＶ〜３００ｍｅＶの非常に深いアクセプタ準位を形成する。それに対し、３量体を形成すると、ｎ型不純物では３５ｍｅＶ以下のドナー準位を形成し、ｐ型不純物では、１００ｍｅＶ以下のアクセプタ準位を形成することが可能となる。
【００８９】
３量体が完全に形成された最良の状態では、ｎ型のＮやＰでは、およそ２０ｍｅＶ程度となり、ｐ型のＢ、Ａｌ、Ｇａ、Ｉｎでは４０ｍｅＶ程度となる。このように浅い準位を形成するので、活性化した不純物の多くがキャリア（自由電子、自由正孔）となる。したがって、バルク抵抗が共ドープを行わない場合に比べ、桁違いに低抵抗化する。
【００９０】
ｎ型ＳｉＣの場合、キャリア発生に寄与するドナー準位が４０ｍｅＶ以下となることで、共ドープしない場合と比較して、抵抗が低減する。また、３５ｍｅＶ以下となることで抵抗が約一桁、２０ｍｅＶ以下とすることにより抵抗が約二桁低減する。但し、歪緩和効果、ドープ上限拡大効果なども含む。
【００９１】
ｐ型ＳｉＣの場合、キャリア発生に寄与するアクセプタ準位が１５０ｍｅＶ以下となることで、共ドープしない場合と比較して、抵抗が低減する。また、１００ｍｅＶ以下となることで抵抗が約一桁、４０ｍｅＶ以下とすることにより抵抗が約二桁低減する。但し、歪緩和効果、ドープ上限拡大効果なども含む。
【００９２】
Ａｌ濃度とＮ濃度とが一致した場合（Ｎ：Ａｌ＝１：１）には、浅い準位はあっても、キャリアが無いため、絶縁体になってしまう。Ａｌ濃度とＮ濃度の差分だけキャリアが存在することになる。低抵抗の半導体になるには、濃度差が必要となる。
【００９３】
Ｎ濃度がＡｌ濃度よりも多い場合（Ｎ濃度＞Ａｌ濃度）、相互作用によりＡｌ−Ｎペアが出来た余りのＮもまた、Ａｌ−Ｎペアの近傍のＣを置換することで安定化する。このため、浅いドナー準位が形成される。また、歪も緩和するので、３量体を形成しない場合よりもＮの濃度を増やすことが出来る。
【００９４】
図１４は、ｎ型ＳｉＣの場合のＡｌとＮの濃度とシート抵抗の関係を示す図である。Ｎ濃度は、２×１０２０ｃｍ−３としている。単体でＮを導入した場合は、１×１０１９ｃｍ−３以上いれても、シート抵抗は低減できない。その値がおよそ３００Ω／□である。
【００９５】
Ｎ濃度：Ａｌ濃度が１：１から２：１になるまでは、歪が入らずに３量体ができ、浅いドナー準位に入っているキャリア電子数が増加する。したがって、シート抵抗が急激に低下する。
【００９６】
そして、２：１に達したとき、最大量のキャリアが使えるので、最もシート抵抗が低い状態となる。シート抵抗は、図１４に示すように、１．５Ω／□程度まで低減できる。ｎ型ＳｉＣへのコンタクト抵抗も、Ｎ濃度：Ａｌ濃度＝２：１になるようにし、Ｎ濃度とＡｌ濃度の差分を１０２０ｃｍ−３から１０２２ｃｍ−３と増やすことで、１０−５Ωｃｍ３程度から、１０−７Ωｃｍ３程度まで低減可能である。
【００９７】
さらに、２：１よりＮ濃度の割合が上がると、Ｎ濃度：Ａｌ濃度＝２：１より過剰なＮにより、元の深いドナー準位が形成されることになる。そして、このドナー準位がキャリア電子を受け取ることになり、３量体によって形成された浅いドナー準位が空となってしまう。Ｎ濃度：Ａｌ濃度＝２：１よりずれた分のＮは、単体で導入された場合に近いので、歪の緩和が困難である。したがって、図１４に示すように、シート抵抗が急激に増加していくことになる。
【００９８】
図１４では、ｎ型不純物のＮ（窒素）を、Ａｌを共ドープしない場合に固溶限近傍まで入れた場合のシート抵抗（この場合は約３００Ω／□）を比較対象とし、Ｎ濃度：Ａｌ濃度＝２：１からずらした場合にどのようにシート抵抗の値が変化するかを示している。
【００９９】
３量体構造が出来たＡｌ濃度／Ｎ濃度＝０．５を中心に考えることにする。Ａｌ濃度／Ｎ濃度を０．４７以上、０．６０（８×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）以下とした場合、つまり、ｎ型不純物に対し、ｐ型不純物を４７％〜６０％入れた場合、Ａｌを共ドープしない場合のシート抵抗に比較して２桁落ちのシート抵抗となり、非常に有効である。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４７程度で、８×１０１９ｃｍ−３相当のキャリアとなる。
【０１００】
そこから幅を両側に広げて、Ａｌ濃度／Ｎ濃度を０．４５以上、０．７５（５×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）以下とした場合、すなわち、ＡｌをＮに対し４５％〜７５％入れた場合、２桁落ちからその３倍程度の大きさとなる。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４５程度で、５×１０１９ｃｍ−３相当のキャリアとなる。さらに幅を両側に広げて、Ａｌ濃度／Ｎ濃度を０．４０より大きく０．９５（１×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）より小さくした場合、すなわち、ＡｌをＮに対し４０％〜９５％入れた場合、１桁落ちのシート抵抗となる。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４０程度で、１×１０１９ｃｍ−３相当のキャリアとなる。
【０１０１】
ＡｌをＮに対し５０％以上入れた側の方が特性がよいのは、歪が十分に緩和するためである。１つのＡｌに対し２つのＮがクラスター化して３量体が形成された状態が５０％の状態である。５０％未満の場合、３量体が出来た状態に加え、更に余分なＮが存在することになる。つまり、３量体になれないＮがあるので、その分だけ歪が溜まることになる。３量体になれないＮは、単体で入ったのも同然であり、直ぐに歪の限界に達してしまう。こうして、Ａｌの量が５０％を割った場合は、歪が急激に発生して、格子欠陥が増加することになる。このため、歪が緩和できる５０％以上の場合に比較して、５０％未満の方が、シート抵抗が急激に悪化する。
【０１０２】
なお、Ａｌ濃度／Ｎ濃度＝０．９９５で、キャリア数が共ドープしない場合とほぼ同等になる。２×１０２０ｃｍ−３の０．５％分の１×１０１８ｃｍ−３以上のキャリアが１００％自由キャリアとなるので、従来の窒素ドープのシート抵抗が実現可能となる。このため、シート抵抗が共ドープしない場合と、およそ一致することになる。また、Ａｌ濃度／Ｎ濃度＝０．３３、すなわち、Ｎ濃度：Ａｌ濃度＝３：１の場合、キャリア電子がすべて、３量体によって形成される浅いドナー準位ではなく、余剰のＮで形成される深いドナー準位に受け取られことになる。このため、シート抵抗が共ドープしない場合と、およそ一致することになる。したがって、共ドープにより抵抗が低減するのは、Ａｌ濃度／Ｎ濃度を０．３３より大きく０．９９５より小さくした場合、すなわち、ＡｌをＮに対し３３％〜９９．５％入れた場合となる。誤差も考えると、３３％より大きく、１００％未満と考えればよい。
【０１０３】
Ａｌ濃度がＮ濃度よりも多い場合（Ａｌ濃度＞Ｎ濃度）、相互作用によりＡｌ−Ｎペアが出来た余りのＡｌもまた、Ａｌ−Ｎペアの近傍のＳｉを置換することで安定化する。このため、浅いアクセプタ準位が形成される。また、歪も緩和するので、３量体を形成しない場合よりもＡｌの濃度を増やすことが出来る。この場合も、Ｎ濃度＞Ａｌ濃度の場合と同様に考えればよい。
【０１０４】
図１５は、ｐ型ＳｉＣの場合のＮとＡｌの濃度とシート抵抗の関係を示す図である。Ａｌ濃度は、２×１０２０ｃｍ−３としている。
【０１０５】
Ａｌ濃度：Ｎ濃度が１：１から２：１になるまでは、歪が入らずに３量体ができ、浅いアクセプタ準位に入っているキャリア正孔数が増加する。したがって、シート抵抗が低下する。
【０１０６】
そして、２：１に達したとき、最大量のキャリアが使えるので、最もシート抵抗が低い状態となる。シート抵抗としては、図１５に示すように、４０Ω／□程度まで低減できる。ｐ型ＳｉＣへのコンタクト抵抗も、Ａｌ濃度：Ｎ濃度＝２：１になるようにし、Ａｌ濃度とＮ濃度の差分を１０２０ｃｍ−３から１０２２ｃｍ−３と増やすことで１０−５Ωｃｍ３程度から、１０−７Ωｃｍ３程度まで低減可能である。
【０１０７】
さらに、２：１よりＡｌ濃度の割合が上がると、Ａｌ濃度：Ｎ濃度＝２：１より過剰なＡｌにより、元の深いアクセプタ準位が形成されることになる。そして、このアクセプタ準位がキャリア正孔を受け取ることになり、３量体によって形成された浅いアクセプタ準位が電子で埋まってしまう。Ａｌ濃度：Ｎ濃度＝２：１よりずれた分のＡｌは、単体で導入された場合に近いので、歪の緩和が困難である。したがって、図１５に示すように、シート抵抗が急激に増加していくことになる。
【０１０８】
図１５では、ｐ型不純物のＡｌ（アルミニウム）を、Ｎを共ドープしない場合に固溶限近傍まで入れた場合のシート抵抗（この場合は約１０ＫΩ／□）を比較対象とし、Ａｌ濃度：Ｎ濃度＝２：１からずらした場合にどのようにシート抵抗の値が変化するかを示している。
【０１０９】
３量体構造が出来たＮ濃度／Ａｌ濃度＝０．５を中心に考えることにする。Ｎ濃度／Ａｌ濃度を０．４７以上、０．６０（８×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）以下とした場合、つまり、ｐ型不純物に対し、ｎ型不純物を４７％〜６０％入れた場合、Ｎを共ドープしない場合のシート抵抗に比較して２桁落ちのシート抵抗となり、非常に有効である。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４７程度で、８×１０１９ｃｍ−３相当のキャリアとなる。
【０１１０】
そこから幅を両側に広げて、Ｎ濃度／Ａｌ濃度を０．４５以上、０．７５（５×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）以下とした場合、すなわち、ＮをＡｌに対し４５％〜７５％入れた場合、２桁落ちからその３倍程度の大きさとなる。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４５程度で、５×１０１９ｃｍ−３相当のキャリアとなる。さらに幅を広げて、Ｎ濃度／Ａｌ濃度を０．４０より大きく０．９５（１×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）より小さくした場合、すなわち、ＮをＡｌに対し４０％〜９５％入れた場合、１桁落ちのシート抵抗となる。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４０程度で、１×１０１９ｃｍ−３相当のキャリアとなる。
【０１１１】
ＮをＡｌに対して５０％以上入れた側の方が特性がよいのは、歪が緩和するためである。それに対し、Ｎが５０％未満の場合、１つのＮに対し２つのＡｌがクラスター化して３量体が形成された状態が５０％の状態であり、そこに更にＡｌが存在することになる。つまり、３量体になれないＡｌがあるので、その分だけ歪が溜まることになる。こうして、５０％を割った場合は、歪が急激に発生して、格子欠陥が増加することになる。このため、歪が緩和できる５０％以上の場合に比較して、５０％未満の場合の方が、シート抵抗が急激に悪化する。
【０１１２】
なお、Ｎ濃度／Ａｌ濃度＝０．９９５で、キャリア数が共ドープしない場合とほぼ同等になる。２×１０２０ｃｍ−３の０．５％分の１×１０１８ｃｍ−３以上のキャリアが１００％自由キャリアとなるので、従来のＡｌドープのシート抵抗が実現可能となる。このため、シート抵抗が共ドープしない場合と、およそ一致することになる。また、Ｎ濃度／Ａｌ濃度＝０．３３、すなわちＡｌ濃度：Ｎ濃度＝３：１の場合、キャリア正孔がすべて、３量体によって形成される浅いアクセプタ準位ではなく、余剰のＡｌで形成される深いアクセプタ準位に受け取られことになる。このため、シート抵抗が共ドープしない場合と、およそ一致することになる。したがって、共ドープの抵抗低減効果が得られるのは、Ｎ濃度／Ａｌ濃度を０．３３より大きく０．９９５より小さくした場合、すなわち、ＮをＡｌに対し３３％〜９９．５％入れた場合となる。誤差も考えると、３３％より大きく、１００％未満と考えればよい。
【０１１３】
共ドープしない場合には、１×１０１８ｃｍ−３以下の低濃度の不純物を使った低抵抗ＳｉＣ半導体材料は存在し難い。しかし、共ドープによれば、３量体を形成することで、浅い準位が形成され、キャリア数が増加する。したがって、少量の不純物でも低抵抗化が可能である。
【０１１４】
以上のように、ｐ型不純物とｎ型不純物を適切な割合で共ドープすることにより、少なくとも２つの顕著な効果が得られることになる。
【０１１５】
第一に、歪が緩和して、歪の少ないＳｉＣを形成可能である。共ドープしない場合に比べて、歪が少なくなり、欠陥が少なく、多くの不純物を導入することが可能になる。すなわち、不純物の固溶限を高くすることができる。したがって、シート抵抗が低減し、比抵抗が低減し、コンタクト抵抗が低減する。イオン注入法であれ、エピタキシャル成長法であれ、欠陥が少なくなるので、不純物の高ドーズ化が可能となる。
【０１１６】
第二に、浅い準位を形成することが可能となる。共ドープしない場合と比較して、少ない不純物を用いるだけで、低抵抗な材料を作成することが可能になる。あるいは、同じ不純物量の場合に、桁違いに小さいシート抵抗が得られることになる。エピタキシャル成長にて形成可能な低ドーズの領域を考えた時、共ドープを用いない場合、高抵抗になってしまう。しかし、共ドープを使えば、低抵抗なＳｉＣを形成することが可能となる。これにより、より低オン抵抗のＳｉＣ半導体装置を製造することも可能となる。  
【０１１７】
図１６は、本実施形態の半導体装置の深さ方向の不純物プロファイルを示す図である。図１６（ａ）は図１のＡ−Ａで示すｐウェル領域（チャネル領域）１６のプロファイル、図１６（ｂ）は図１のＢ−Ｂで示すｐウェルコンタクト領域２０のプロファイル、図１６（ｃ）は図１のＣ−Ｃ部分で示すＪＦＥＴ領域１７のプロファイル、図１６（ｄ）は図１のＤ−Ｄで示すソース領域１８のプロファイルである。
【０１１８】
本実施形態のＭＯＳＦＥＴ１００では、ｐ型の第２のＳｉＣエピタキシャル層（ｐウェル領域）１６には、ＡｌとＮが共ドープされる。そして、Ｎの濃度のＡｌの濃度に対する比が０．３３より大きく１．０より小さくなっている。
【０１１９】
まず、本実施形態では、チャネル領域となるｐウェル領域１６の不純物濃度の調整を、エピタキシャル成長時の不純物のドーピングで調整可能である。したがって、ＭＯＳＦＥＴ１００の閾値調整のために、チャネル領域にイオン注入を行うことが不要となる。このため、イオン注入による欠陥が生じない。したがって、イオン注入欠陥による電子の散乱が生じない。よって、チャネル領域での電子の移動度が向上し、高性能なＭＯＳＦＥＴが実現される。
【０１２０】
また、ｐ型不純物とｎ型不純物を適切な割合でドーピングすることにより３量体の形成が促進される。したがって、チャネル領域の歪や欠陥が低減する。よって、チャネル領域での電子の移動度が向上し、高性能なＭＯＳＦＥＴ１００が実現される。
【０１２１】
また、共ドープによりｐ型不純物の固溶限が上昇する。このため、所望の閾値を実現するためのチャネル領域のｐ型不純物濃度を、共ドープを行わない場合に比較して低減することが可能となる。したがって、不純物による電子の散乱が抑制される。よって、チャネル領域での電子の移動度が向上し、高性能なＭＯＳＦＥＴ１００が実現される。
【０１２２】
なお、ｐ型不純物の濃度は、３量体形成を促進する観点、および、ＭＯＳＦＥＴ１００の閾値を適正にする観点から、１×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下であることが望ましい。
【０１２３】
本実施形態において、元素Ｄの濃度の元素Ａの濃度に対する比が、０．４０より大きく０．９５より小さいことが望ましい。高いｐ型不純物の固溶限を確保できるからである。また、元素Ａのアクセプタ準位が１５０ｍｅＶ以下であることが望ましい。チャネル領域がより低抵抗となり、ＭＯＳＦＥＴ１００のオン電流が増大するためである。さらに、元素Ｄの９０％以上が元素Ａの最近接の格子位置にあることが望ましい。ｐ型不純物とｎ型不純物の大部分（３量体を形成し得るうちの９０％以上）が３量体を形成し、固溶限が大きく、かつ、低抵抗となるためである。
【０１２４】
図１６（ａ）に示すように、第２のＳｉＣエピタキシャル層１６中の組み合わせを構成するＡｌ（アルミニウム）およびＮ（窒素）の深さ方向の濃度が、第１のＳｉＣエピタキシャル層１４からゲート絶縁膜２８に向けて低下することが望ましい。この分布により、第１のＳｉＣエピタキシャル層１４側では、ｐ型不純物濃度をデバイスの耐圧確保の観点から高濃度に保ちつつ、ゲート絶縁膜２８側ではｐ型不純物濃度を低減して、適正な閾値を実現することが容易となる。
【０１２５】
なお、ゲート絶縁膜２８側のＮの濃度のＡｌの濃度に対する比も０．３３より大きく１．０より小さくすることが望ましい。第２のＳｉＣエピタキシャル層１６中の全領域に渡って、Ｎの濃度のＡｌの濃度に対する比を０．３３より大きく１．０より小さくすることが望ましい。
【０１２６】
また、図１６（ｂ）に示すようにｐウェルコンタクト領域２０では、バックグラウンドにｐ型の第２のＳｉＣエピタキシャル層（ｐウェル領域）１６のｐ型不純物（Ａｌ）があらかじめ存在する。このため、ｐウェルコンタクト領域２０形成のためのイオン注入の際のｐ型不純物ドーズ量を低減することができる。したがって、イオン注入時間の短縮、イオン注入による格子損傷を低減することが可能となる。
【０１２７】
また、ｐ型不純物を活性化させるためのアニール時やその後の冷却時に生ずる熱応力起因の結晶欠陥、特に基底面上の転位が、ＭＯＳＦＥＴ１００のボディダイオードの順方向特性を劣化させることを抑制できる。よって、信頼性の高いＭＯＳＦＥＴが実現される。
【０１２８】
そして、図１６（ｃ）に示すように、ＪＦＥＴ領域１７では、バックグラウンドにｐ型の第２のＳｉＣエピタキシャル層（ｐウェル領域）１６のｎ型不純物（Ｎ）があらかじめ存在する。このため、ＪＦＥＴ領域１７形成のためのイオン注入の際のｎ型不純物ドーズ量を低減することができる。したがって、イオン注入時間の短縮、イオン注入による格子損傷を低減することが可能となる。
【０１２９】
本実施形態において、図１６（ｂ）に示すように、ｐ型の第２のＳｉＣエピタキシャル層（ｐウェル領域）１６のｐ型不純物（Ａｌ）の不純物濃度が表面から深さ方向に向けて大きくなることが望ましい。この構成により、ＭＯＳＦＥＴ１００のボディダイオードのｐ型不純物濃度が大きくなり、ボディダイオードの耐圧が向上するからである。
【０１３０】
また、図１６（ｃ）に示すＪＦＥＴ領域１７において、ｐ型不純物（第２のｐ型不純物）を元素Ａ、ｎ型不純物（第２のｎ型不純物）を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、上記組み合わせを構成する上記元素Ａの濃度の上記元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さいことが望ましい。ＪＦＥＴ領域１７での３量体の形成が促進され、低抵抗で欠陥の少ないがｎ層が実現されるからである。この際、上記組み合わせを構成する上記元素Ｄの濃度が１×１０１８ｃｍ−３以上であることが望ましい。
【０１３１】
（第２の実施形態）
本実施形態の半導体装置は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）である。半導体装置の構成は、ｎ型の第１のＳｉＣエピタキシャル層の裏面側に、ｐ＋型のコレクタ領域が設けられ、ｐ＋型のコレクタ領域に接して第２の電極（コレクタ電極）が設けられること以外は、第１の実施形態と同様である。以下、共ドープによる作用・効果等、第１の実施形態と重複する内容については記述を省略する。
【０１３２】
図１７は、本実施形態の半導体装置であるＩＧＢＴの構成を示す模式断面図である。ＩＧＢＴ２００は、縦型のＩＧＢＴである。
【０１３３】
このＩＧＢＴ２００は、第１と第２の面を有するＳｉＣ基板（炭化珪素基板）１２を備えている。図１７においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。このＳｉＣ基板１２は、不純物濃度１×１０１８以上１×１０１９ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣ基板（ｎ基板）である。
【０１３４】
このＳｉＣ基板１２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ型の第１のＳｉＣエピタキシャル層（ｎ−ＳｉＣ層）１４が形成されている。ｎ−ＳｉＣ層１４の膜厚は、例えば５μｍ以上１０μｍ以下である。
【０１３５】
ｎ−ＳｉＣ層１４上には、例えばｐ型不純物の不純物濃度１×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下のｐ型の第２のＳｉＣエピタキシャル層（第１のエミッタ領域）６６が形成されている。第１のエミッタ領域６６の深さは、例えば０．３μｍ以上１．０μｍ以下である。
【０１３６】
ｐ型の第２のＳｉＣエピタキシャル層（第１のエミッタ領域）６６は、ｐ型不純物（第１のｐ型不純物）とｎ型不純物（第１のｎ型不純物）が共ドープされている。そして、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）との組み合わせ（第１の組み合わせ）、Ｂ（ボロン）とＰ（リン）との組み合わせ（第２の組み合わせ）の少なくとも一方の組み合わせであり、上記組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さい。そして、上記組み合わせを構成する元素Ａの濃度が１×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下であることが、ＩＧＢＴ２００の閾値を適正にする観点から好ましい。
【０１３７】
ｐ型の第２のＳｉＣエピタキシャル層（第１のエミッタ領域）６６の一部表面には、例えばｎ型不純物の不純物濃度５×１０１５以上１×１０１９ｃｍ−３以下のｎ−型の第１のＳｉＣ領域（ＪＦＥＴ領域）１７が形成されている。ＪＦＥＴ領域１７の深さは第１のエミッタ領域６６の厚さ以上である。ＪＦＥＴ領域１７は、ｎ−ＳｉＣ層１４に接続されている。ＪＦＥＴ領域１７は、ｎ−ＳｉＣ層１４に接続されている。ＪＦＥＴ領域１７はキャリアである電子の移動経路として機能する。
【０１３８】
ｐ型の第２のＳｉＣエピタキシャル層（第１のエミッタ領域）６６の一部表面には、ｎ型不純物の不純物濃度１×１０１８以上１×１０２２ｃｍ−３以下のｎ＋型の第２のＳｉＣ領域（第２のエミッタ領域）５８が形成されている。第２のエミッタ領域５８の深さは、第２のＳｉＣエピタキシャル層（第１のエミッタ領域）６６の厚さ未満であり、例えば０．３μｍ程度である。第２のエミッタ領域５８は、第１のエミッタ領域６６を間に挟んで、ＪＦＥＴ領域１７と離間して設けられる。
【０１３９】
また、第２のＳｉＣエピタキシャル層（第１のエミッタ領域）６６の一部表面であって、ｎ＋型の第２のＳｉＣ領域（第２のエミッタ領域）５８の側方に、例えばｐ型不純物の不純物濃度１×１０１８以上１×１０２２ｃｍ−３以下のｐ＋型の第３のＳｉＣ領域（エミッタコンタクト領域）６０が形成されている。エミッタコンタクト領域６０の深さは、第２のＳｉＣエピタキシャル層（第１のエミッタ領域）６６の厚さ未満であり、例えば０．３μｍ程度である。
【０１４０】
そして、ｎ型のＳｉＣ層１４の裏面側に、例えばｐ型不純物の不純物濃度１×１０１８以上１×１０２２ｃｍ−３以下ｐ＋型の第４のＳｉＣ領域（コレクタ領域、ｐ型のＳｉＣ層）５２が設けられている。本実施形態では、ＳｉＣ基板１２の裏面がｐ＋型の第４のＳｉＣ領域５２となっている。
【０１４１】
そして、ＪＦＥＴ領域１７および第２のＳｉＣエピタキシャル層（第１のエミッタ領域）６６の表面に連続的に、これらの領域および層を跨ぐように形成されたゲート絶縁膜２８を備えている。ゲート絶縁膜２８には、例えばＳｉＯ２膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。
【０１４２】
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート絶縁膜２８には、例えば、ＳｉＯ２膜が用いられる。ゲート電極３０には、例えばポリシリコン等が適用可能である。ゲート電極３０上には、例えば、ＳｉＯ２膜で形成される層間絶縁膜３２が形成されている。
【０１４３】
ゲート電極下の第２のＳｉＣ領域（第２のエミッタ領域）５８とＪＦＥＴ領域１７とに挟まれる第２のＳｉＣエピタキシャル層６６がチャネル領域となる。
【０１４４】
そして、第２のＳｉＣ領域（第２のエミッタ領域）５８と、第３のＳｉＣ領域（エミッタコンタクト領域）６０と電気的に接続される導電性の第１の電極（エミッタ電極）５４を備えている。第１の電極（エミッタ電極）５４は、例えば、Ｎｉ（ニッケル）のバリアメタル層５４ａと、バリアメタル層５４ａ上のＡｌのメタル層５４ｂとで構成される。Ｎｉのバリアメタル層５４ａとＡｌのメタル層５４ｂとは反応により合金を形成していてもよい。
【０１４５】
また、ＳｉＣ基板１２の第２の面側、第４のＳｉＣ領域５２の裏面には、導電性の第２の電極（コレクタ電極）５６が形成されている。第２の電極（コレクタ電極）５６は、例えば、Ｎｉである。
【０１４６】
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
【０１４７】
本実施形態の半導体装置は、例えば、第１の実施形態の製造方法において、第２の電極の製造前に、ｐ型不純物であるＡｌをＳｉＣ基板１２の裏面（第２の面）にイオン注入し、第４のＳｉＣ領域（コレクタ領域）５２を形成することで製造可能である。
【０１４８】
なお、例えば、ｐ型のコレクタ領域５２形成前に、ｎ型の領域を薄くするために、ＳｉＣ基板１２を裏面側から研磨するステップを設けてもかまわない。
【０１４９】
本実施形態のＩＧＢＴ２００では、ｐ型の第２のＳｉＣエピタキシャル層（第１のエミッタ領域）６６には、ＡｌとＮが共ドープされる。そして、Ｎの濃度のＡｌの濃度に対する比が０．３３より大きく１．０より小さくなっている。これにより、第１の実施形態同様の作用により、高性能で信頼性の高いＩＧＢＴ２００が実現される。
【０１５０】
以上、実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。
【０１５１】
また、実施形態では、ｐ型不純物とｎ型不純物の組み合わせとして、Ａｌ（アルミニウム）とＮ（窒素）の組み合わせの場合を例に説明したが、この組み合わせに限らず、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の組み合わせであれば、同様の効果を得ることが可能である。
【０１５２】
第１および第２の実施形態では、製造に用いたｎ型のＳｉＣ基板をＭＯＳＦＥＴ、ＩＧＢＴの最終構造として残す場合を例に説明したが、例えば、装置の薄型化のため、ｎ型のＳｉＣ基板の全部を研磨等により除去した構造としてもかまわない。
【０１５３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１５４】
１２      ＳｉＣ基板（ｎ型のＳｉＣ層）
１４      第１のＳｉＣエピタキシャル層（ｎ−ＳｉＣ層）
１６      第２のＳｉＣエピタキシャル層（ｐウェル領域）
１７      第１のＳｉＣ領域（ＪＦＥＴ領域）
１８      第２のＳｉＣ領域（ソース領域）
２０      第３のＳｉＣ領域（ｐウェルコンタクト領域）
２４      第１の電極（ソース・ｐウェル共通電極）
２８      ゲート絶縁膜
３０      ゲート電極
３２      層間絶縁膜
３６      第２の電極（ドレイン電極）
４４      第１の電極（アノード電極）
４６      第２の電極（カソード電極）
５２      第４のＳｉＣ領域（コレクタ領域、ｐ型のＳｉＣ層）
５４      第１の電極（エミッタ電極）
５６      第２の電極（コレクタ電極）
５８      第２のＳｉＣ領域（第２のエミッタ領域）
６０      第３のＳｉＣ領域（エミッタコンタクト領域）
６６      第２のＳｉＣエピタキシャル層（第１のエミッタ領域）
１００    ＭＯＳＦＥＴ
２００    ＩＧＢＴ
【図１】
2015032673.tif 000003
【図２】
2015032673.tif 000004
【図３】
2015032673.tif 000005
【図４】
2015032673.tif 000006
【図５】
2015032673.tif 000007
【図６】
2015032673.tif 000008
【図７】
2015032673.tif 000009
【図８】
2015032673.tif 000010
【図９】
2015032673.tif 000011
【図１０】
2015032673.tif 000012
【図１１】
2015032673.tif 000013
【図１２】
2015032673.tif 000014
【図１３】
2015032673.tif 000015
【図１４】
2015032673.tif 000016
【図１５】
2015032673.tif 000017
【図１６】
2015032673.tif 000018
【図１７】
2015032673.tif 000019