(57)【要約】【課題】配線層のファインパターン化と反り防止との両立を図った電子部品内蔵多層配線板を，その製造方法とともに提供すること。【解決手段】コア基板１１の表裏面にコア配線層（Ａ１，Ｂ１）を有し，キャビティ１２中に電子部品１を内蔵しており，上層部１３，１４が表裏に形成されている。コア基板は芯材を含む絶縁樹脂で構成されている。表裏の上層部にはそれぞれ，コア基板および電子部品を覆う第１層間絶縁層と，その上の第１上層配線層（Ａ２，Ｂ２）と，その上の第２層間絶縁層と，その上の第２上層配線層（Ａ３，Ｂ３）とを有する。第２層間絶縁層は，芯材を含む層と芯材を含まない層との複合絶縁層である。第２上層配線層は，第１上層配線層より厚く，第１上層配線層よりＬ／Ｓが小さい。第１層間絶縁層，第２層間絶縁層にはいずれもビアが形成されている。また，表側の第２上層配線層が裏側の第２上層配線層より厚い。【選択図】図１
2015002196.tif 000002
【特許請求の範囲】
【請求項１】
表裏面にコア配線層を有するとともに，電子部品を収容するキャビティと，表裏面の前記コア配線層同士を導通させる充填スルーホールとが，別々の場所に形成されているコア基板と，
前記キャビティに収容されている，表面電極を有する電子部品とを有し，
前記コア基板および前記電子部品の表裏の主表面上に，層間絶縁層と配線層とを有する上層部が形成されている電子部品内蔵配線板において，
前記コア基板は，芯材を含む絶縁樹脂で構成されているものであり，
表裏の前記上層部にそれぞれ，
前記コア基板および前記電子部品を覆って設けられた第１層間絶縁層と，
前記第１層間絶縁層上の第１上層配線層と，
前記第１層間絶縁層および前記第１上層配線層より上に設けられた第２層間絶縁層と，
前記第２層間絶縁層上の，前記第１上層配線層より厚く，前記第１上層配線層より最小線幅および最小線間幅が小さい第２上層配線層とを有し，
表裏の前記第１層間絶縁層には，前記コア配線層と前記第１上層配線層とを導通させる第１ビアが形成されており，
表裏の前記第２層間絶縁層には，前記第１上層配線層と前記第２配線層とを導通させる第２ビアが形成されており，
表側の前記第２上層配線層が，裏側の前記第２上層配線層より厚いことを特徴とする電子部品内蔵配線板。
【請求項２】
請求項１に記載の電子部品内蔵配線板において，
前記第１層間絶縁層が，芯材を含む絶縁樹脂で構成されていることを特徴とする電子部品内蔵配線板。
【請求項３】
請求項１または請求項２に記載の電子部品内蔵配線板において，
前記第２層間絶縁層が，芯材を含む絶縁樹脂層と，その上の芯材を含まない絶縁接着剤層とにより構成された複合層間絶縁層であることを特徴とする電子部品内蔵配線板。
【請求項４】
請求項３に記載の電子部品内蔵配線板において，
前記複合層間絶縁層に占める前記絶縁接着剤層の厚さが，１〜３μｍの範囲内にあることを特徴とする電子部品内蔵配線板。
【請求項５】
請求項１から請求項４までのいずれか１つに記載の電子部品内蔵配線板において，
前記第１上層配線層の厚さが，５〜１０μｍの範囲内にあり，
表側の前記第２上層配線層の厚さが９〜１５μｍの範囲内にあり，
裏側の前記第２上層配線層の厚さが７〜１３μｍの範囲内にあることを特徴とする電子部品内蔵配線板。
【請求項６】
芯材を含む絶縁樹脂で構成され表裏面にコア配線層を有するとともに，電子部品を収容するキャビティと表裏面の前記コア配線層間を導通させる充填スルーホールとが別々の場所に形成されているコア基板を準備する準備工程と，
前記コア基板のキャビティに電子部品を収容する収容工程と，
前記コア基板および前記電子部品の表裏の主表面上に，
絶縁樹脂で構成された第１層間絶縁層と，
その上の第１上層配線層とを形成するとともに，
前記第１層間絶縁層に，前記コア配線層と前記第１上層配線層とを導通させる第１ビアを形成する第１ビルドアップ工程と，
表裏の前記第１上層配線層よりさらに上に，
絶縁樹脂で構成された第２層間絶縁層と，
その上の，前記第１上層配線層より厚く，前記第１上層配線層より最小線幅および最小線間幅が小さい第２上層配線層とを形成するとともに，
前記第２層間絶縁層に，前記第１上層配線層と前記第２上層配線層とを導通させる第２ビアを形成する第２ビルドアップ工程とを行い，
前記第２ビルドアップ工程では，
プリプレグとプライマー樹脂付き銅箔とを用いて，絶縁樹脂層と，その上の芯材を含まない絶縁接着剤層とにより構成された複合層間絶縁層である前記第２層間絶縁層を形成し，
セミアディティブプロセスにより前記第２上層配線層のパターン形成を行い，
表側の前記第２上層配線層を，裏側の前記第２上層配線層より厚くすることを特徴とする電子部品内蔵配線板の製造方法。
【請求項７】
請求項６に記載の電子部品内蔵配線板の製造方法において，
前記準備工程における前記コア配線層のパターン形成を，オーバーエッチプロセスにより前記充填スルーホールの充填とともに行い，
前記第１ビルドアップ工程における前記第１上層配線層のパターン形成を，オーバーエッチプロセスにより前記第１ビアの充填とともに行うことを特徴とする電子部品内蔵配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，コア基板のキャビティに電子部品が内蔵されており，それらの上に上層が積層されている電子部品内蔵多層配線板に関する。さらに詳細には，内蔵している電子部品が，例えば多層セラミックコンデンサ（ＭＬＣＣ）等の，互いに絶縁された一対の導体部分を持つものである電子部品内蔵多層配線板およびその製造方法に関するものである。
【背景技術】
【０００２】
従来の電子部品内蔵多層配線板としては，特許文献１に記載されたものが挙げられる。同文献の例えば図５に記載された配線板は，「基板３０」（コア基板）の「凹部３０ａ」（キャビティ）に「チップコンデンサ２０」（電子部品）を内蔵した電子部品内蔵配線板である。この種の電子部品内蔵配線板に内蔵される電子部品の例としては，例えば，特許文献２に記載された積層セラミックコンデンサが挙げられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２８４８２４号公報
【特許文献２】特開２００９−１７３４７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら前記した従来の電子部品内蔵多層配線板には，次のような問題があった。配線層のファインパターン化と反り防止との両立が難しいのである。その原因は層間絶縁層にある。層間絶縁層には芯材入りのものと芯材入りでないものとがあり，前者は強度面で有利だが表面の平滑性では劣り，後者はその逆だからである。そのため，芯材入りの層間絶縁層を多用すれば反り防止には有利であるが，配線層のファインパターン化には不利である。一方，芯材なしの層間絶縁層を多用すれば逆に，配線層のファインパターン化には有利であるが，反り防止には不利である。
【０００５】
本発明は，前記した従来の電子部品内蔵多層配線板が有する問題点を解決するためになされたものである。すなわちその課題とするところは，配線層のファインパターン化と反り防止との両立を図った電子部品内蔵多層配線板を，その製造方法とともに提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様における電子部品内蔵配線板は，表裏面にコア配線層を有するとともに，電子部品を収容するキャビティと，表裏面の前記コア配線層同士を導通させる充填スルーホールとが，別々の場所に形成されているコア基板と，キャビティに収容されている，表面電極を有する電子部品とを有し，コア基板および電子部品の表裏の主表面上に，層間絶縁層と配線層とを有する上層部が形成されているものであって，コア基板は，芯材を含む絶縁樹脂で構成されているものであり，表裏の上層部にそれぞれ，コア基板および電子部品を覆って設けられた第１層間絶縁層と，第１層間絶縁層上の第１上層配線層と，第１層間絶縁層および第１上層配線層より上に設けられた第２層間絶縁層と，第２層間絶縁層上の，第１上層配線層より厚く，第１上層配線層より最小線幅および最小線間幅が小さい第２上層配線層とを有し，表裏の第１層間絶縁層には，コア配線層と第１上層配線層とを導通させる第１ビアが形成されており，表裏の第２層間絶縁層には，第１上層配線層と第２配線層とを導通させる第２ビアが形成されており，表側の第２上層配線層が，裏側の第２上層配線層より厚いものである。
【０００７】
上記態様における電子部品内蔵多層配線板では，絶縁層の大部分が芯材入りのものであり全体の強度を担うとともに，最外の第２上層配線層がファインパターン化されている。また，表裏の第２上層配線層の厚さが異なることで，使用段階での反りの発生も防止している。
【０００８】
上記態様における電子部品内蔵配線板では，第１層間絶縁層も，芯材を含む絶縁樹脂で構成されているとよりよい。また，第１上層配線層の厚さが，５〜１０μｍの範囲内にあり，表側の第２上層配線層の厚さが９〜１５μｍの範囲内にあり，裏側の第２上層配線層の厚さが７〜１３μｍの範囲内にあることが望ましい。
【０００９】
上記態様における電子部品内蔵配線板では，第２層間絶縁層が，芯材を含む絶縁樹脂層と，その上の芯材を含まない絶縁接着剤層とにより構成された複合層間絶縁層であることが望ましい。その場合の複合層間絶縁層に占める絶縁接着剤層の好ましい厚さは，１〜３μｍの範囲内である。
【００１０】
上記態様の電子部品内蔵配線板は，芯材を含む絶縁樹脂で構成され表裏面にコア配線層を有するとともに，電子部品を収容するキャビティと表裏面のコア配線層間を導通させる充填スルーホールとが別々の場所に形成されているコア基板を準備する準備工程と，コア基板のキャビティに電子部品を収容する収容工程と，コア基板および電子部品の表裏の主表面上に，絶縁樹脂で構成された第１層間絶縁層と，その上の第１上層配線層とを形成するとともに，第１層間絶縁層に，コア配線層と第１上層配線層とを導通させる第１ビアを形成する第１ビルドアップ工程と，表裏の前記第１上層配線層よりさらに上に，芯材を含まない絶縁樹脂で構成された第２層間絶縁層と，その上の，第１上層配線層より厚く，第１上層配線層より最小線幅および最小線間幅が小さい第２上層配線層とを形成するとともに，第２層間絶縁層に，第１上層配線層と第２上層配線層とを導通させる第１ビアを形成する第２ビルドアップ工程とを行い，第２ビルドアップ工程では，プライマー樹脂付き銅箔を用いて，セミアディティブプロセスにより第２上層配線層のパターン形成を行うとともに，表側の前記第２上層配線層を，裏側の第２上層配線層より厚くすることにより製造される。
【００１１】
ここで，準備工程におけるコア配線層のパターン形成を，オーバーエッチプロセスにより充填スルーホールの充填とともに行い，第１ビルドアップ工程における第１上層配線層のパターン形成を，オーバーエッチプロセスにより第１ビアの充填とともに行うことが望ましい。
【発明の効果】
【００１２】
本構成によれば，配線層のファインパターン化と反り防止との両立を図った電子部品内蔵多層配線板が，その製造方法とともに提供されている。
【図面の簡単な説明】
【００１３】
【図１】実施の形態に係る電子部品内蔵多層配線板の断面図である。
【図２】内層コアの形成過程を説明する断面図（その１）である。
【図３】内層コアの形成過程を説明する断面図（その２）である。
【図４】図３の内層コアの一部を拡大して示す断面図（その１）である。
【図５】内層コアへのＭＬＣＣの搭載過程を説明する断面図である。
【図６】１回目のビルドアップ過程を説明する断面図（その１）である。
【図７】１回目のビルドアップ過程を説明する断面図（その２）である。
【図８】２回目のビルドアップ過程を説明する断面図である。
【発明を実施するための形態】
【００１４】
以下，本発明を具体化した実施の形態について，添付図面を参照しつつ詳細に説明する。本形態に係る電子部品内蔵多層配線板は，モバイル機器への搭載を主たる用途とするものである。本形態の電子部品内蔵多層配線板１０の断面図を図１に示す。図１に示されるように，電子部品内蔵多層配線板１０の板厚方向中央には，内層コア１１が存在している。内層コア１１に対して図中上下の両面にそれぞれ，配線層と絶縁層とを積層してなる上層部１３，１４が設けられている。
【００１５】
内層コア１１には，貫通孔であるキャビティ１２が形成されている。キャビティ１２の中には，表面電極を有する電子部品１が内蔵されている。電子部品１は，例えばＭＬＣＣ（積層セラミックコンデンサ，multy-layer ceramic capacitor）である。以下ではこれを，ＭＬＣＣ１という。図１の電子部品内蔵多層配線板１０にはこの他，表裏を貫通する貫通スルーホール１５や，外部からの電気的アクセスのための半田ボール１６，バンプ１７，保護層であるソルダーレジスト層１８などが設けられている。
【００１６】
図１の電子部品内蔵多層配線板１０には，表面側と裏面側とで合わせて６層の配線層が設けられている。中心寄りの矢印Ａ１レベルおよび矢印Ｂ１レベルの配線層は，内層コア１１の表裏両面の配線層である。ＭＬＣＣ１の表裏面の表面電極も，この矢印Ａ１レベルおよび矢印Ｂ１レベルにある。図１中上側の矢印Ａ２レベルおよび矢印Ａ３レベルの配線層は，上層部１３に属し，電子部品内蔵多層配線板１０の表面上へのビルドアップにより形成されたものである。図１中下側の矢印Ｂ２レベルおよび矢印Ｂ３レベルの配線層は，上層部１４に属し，電子部品内蔵多層配線板１０の裏面上へのビルドアップにより形成されたものである。
【００１７】
本形態の電子部品内蔵多層配線板１０の製造プロセスを説明する。電子部品内蔵多層配線板１０は，概略，次の手順で製造される。
１．内層コア形成
↓
２．キャビティ形成
↓
３．ＭＬＣＣ搭載
↓
４．１回目ビルドアップ
↓
５．２回目ビルドアップ
【００１８】
［１．内層コア形成］
内層コア１１の形成は，図２，図３に示すようにして行われる。すなわち出発材としては，芯材であるガラスクロスを含有する樹脂板３０を使用する（図２の上段）。樹脂板３０は，表裏に銅層３２を有している。銅層３２の厚さは，表裏それぞれ約２μｍである。この樹脂板３０に，レーザで孔開け加工する（図２の中段）。孔３１を開けるのは，図１中に示した貫通スルーホール１５が形成されるべき箇所である。そして，孔開け後の樹脂板３０の全面に無電解銅メッキを施す（図２の下段）。これにより，孔３１の壁面も銅層３２で覆われる。
【００１９】
そして，樹脂板３０の板面上にレジストパターン３３を形成し（図３の上段），その状態で電気銅メッキを行う。このメッキは，板面上でのメッキ厚が１７μｍ程度となる厚メッキとする。これにより，孔３１の内部も電解銅で充填される（図３の中段）。こうして，孔３１が充填スルーホール１５となる。電気銅メッキ後の状態での板面上の銅層３２の厚さは，レジストパターン３３のあるところを除いて約１９μｍである。なお，図３の中段では，レジストパターン３３と銅層３２とで頂面同士が平坦面をなしているが，このことは必須ではない。
【００２０】
その後にレジストパターン３３を除去する。さらに，銅をエッチングする（図３の下段）。これにより，板面上の銅層３２の表面を粗化するとともに，レジストパターン３３のあった場所の薄い銅層３２を完全に除去する。これにより，板面上の銅層３２がパターン化される。このとき板面上の銅層３２の厚さが１０．５〜１１．５μｍ減少し，７．５〜８．５μｍ程度となる。こうして内層コア１１が形成される。このように，厚メッキにより充填スルーホール３１の充填を行い，その後に板面上の銅層の厚さを調整するオーバーエッチングプロセスを用いている。この内層コア１１の板面上の銅層３２のパターンは，図１中の矢印Ａ１レベルおよび矢印Ｂ１レベルの配線層に相当する。
【００２１】
ここで，充填スルーホール３１の表面部分開口付近の拡大図を図４に示す。図４の上段は図３の中段の状態に対応し，図４の下段は図３の下段の状態に対応する。図４の下段中に破線で示す部分４１が，銅層３２のうちエッチングにより除去された部分である。図４から分かるように，樹脂板３０の板面上の銅層３２についてはエッチングにより，その厚さが減少しているのみならず，板面内方向におけるサイズも少し減少している。また，エッチング後の板面上の銅層３２のパターンにおける最小線幅および最小線間幅（Ｌ／Ｓ）は，２５μｍ／２５μｍ程度とする。
【００２２】
［２．キャビティ形成］
続いて，内層コア１１にキャビティ１２を形成する。すなわち内層コア１１を機械的に加工して，図１に示したＭＬＣＣ１を収容するための，孔３１より大きい穴を開けるのである。キャビティ１２を形成したら，加工時に生成した炭化物等の異物を除去するデスミア処理を行う。この状態を図５の上段に示す。
【００２３】
［３．ＭＬＣＣ搭載］
次に，内層コア１１にＭＬＣＣ１を搭載する。そのため，デスミア後の内層コア１１の片面に粘着テープ３４を添付し（図５の中段），その状態で内層コア１１のキャビティ１２にＭＬＣＣ１を収納する（図５の下段）。これにより，内層コア１１のキャビティ１２内にＭＬＣＣ１が仮置きされた状態となる。すなわち，この状態でのＭＬＣＣ１は，粘着テープ３４の粘着力によりキャビティ１２内に留まっている状態にある。
【００２４】
［４．１回目のビルドアップ］
次に，上層部１３，１４を形成するための１回目のビルドアップを行う。すなわち，粘着テープ３４を剥離して，内層コア１１の両面にプリプレグと銅箔を積層する。具体的には，図５の下段の内層コア１１における粘着テープ３４のない側の面上にプリプレグと銅箔を積層する。そして粘着テープ３４のある側の面を上向きにして粘着テープ３４を除去する。次いで，粘着テープ３４を取り除いた面上にもプリプレグと銅箔を積層する。ここではプリプレグの種類として，表裏面とも，銅層３２上でのプレス後の厚さが２６μｍとなるように選択したものを使用する。
【００２５】
その上で，内層コア１１とその両面のプリプレグおよび銅箔との全体をプレスして一体化する。これにより図６の上段に示すように，内層コア１１の両面上にそれぞれ，絶縁層３５と銅層３７とが形成された状態となる。絶縁層３５がプリプレグに由来し，銅層３７が銅箔に由来することはいうまでもない。絶縁層３５は，内層コア１１およびＭＬＣＣ１を覆っている。銅層３７は，図１中の矢印Ａ２レベルおよび矢印Ｂ２レベルの配線層に相当する。すなわち，図１の電子部品内蔵多層配線板１０の上層部１３，１４における１段目である。また，プリプレグに由来する絶縁層３５は，芯材を含む絶縁層である。この状態ではまた，キャビティ１２のうちＭＬＣＣ１で占められていない部分が絶縁樹脂４２で充填されている。その絶縁樹脂４２は，プリプレグから供給されたものである。
【００２６】
そして，絶縁層３５および銅層３７をレーザ加工することにより，ビア穴３９，４０を形成する。この状態が図６の下段に示される状態である。ここで形成されるビア穴３９，４０は，絶縁層３５の表裏間を導通させるビアとなる穴である。ビア穴３９は，ＭＬＣＣ１の表面電極と銅層３７との間を導通させるビアとなる穴である。ビア穴４０は，銅層３２のパターンと銅層３７との間を導通させるビアとなる穴である。ビア穴４０は，充填スルーホール１５の直上の位置に配置されていてもよいし，充填スルーホール１５から外れた位置に配置されていてもよい。
【００２７】
次に，ビア穴３９，４０の充填および銅層３７のパターニングを行う。このため再び，オーバーエッチプロセスを実施する。すなわち，図６の下段に示される状態の基板に無電解銅メッキを施した後，図７の上段に示すように，銅層３７上にレジストパターン４３を形成する。そしてその状態で電気銅メッキを行う。これにより，レジストパターン４３のあるところを除いて銅層３７を厚くする（約２μｍ→約１３．５μｍ）とともに，ビア穴３９，４０の内部も電解銅で充填する（図７の中段）。以後，ビア穴３９，４０を充填ビア３９，４０という。その後にレジストパターン４３を除去する。さらに，銅をエッチングする（図７の下段）。これにより，銅層３７の表面を粗化するとともに，レジストパターン４３のあった場所の薄い銅層３７を完全に除去する。これにより，銅層３７がパターン化される。このとき銅層３７の厚さが５〜６μｍ減少し，７．５〜８．５μｍ程度となる。また，エッチング後の銅層３７のパターンにおける最小線幅および最小線間幅（Ｌ／Ｓ）は，１５μｍ／１５μｍ〜２０μｍ／２０μｍ程度とする。なお図７ではビア４０の付近のみを示しているが，ビア３９の付近も同様である。
【００２８】
［５．２回目のビルドアップ］
さらに，２回目のビルドアップを行う。すなわち，図７下段の状態に対してさらに，絶縁層および銅層を表裏両面に積層するのである。ただしこのときのビルドアップは，次の２点で，１回目のビルドアップと異なる。
（ａ）プリプレグの種類として，表裏面とも，銅層３７上でのプレス後の厚さが２０μｍとなるように選択したものを使用する。すなわち，１回目で使用したプリプレグと比較して，樹脂量が少ないものを使用する。
（ｂ）銅箔として，プライマー樹脂付き銅箔を使用する。
【００２９】
プライマー樹脂付き銅箔は，プライマー樹脂層と極薄銅箔とを有する。プリプレグにガラスクロスの芯材が含まれているのと異なり，プライマー樹脂付き銅箔のプライマー樹脂層には芯材が含まれていない。なお，プライマー樹脂層および極薄銅箔に加えて，キャリア銅箔を有するものを用いてもよい。この場合のキャリア銅箔は，極薄銅箔におけるプライマー樹脂層の反対側の面に剥離層を介してラミネートされており，後に剥離されるものである。
【００３０】
ここでは，極薄銅箔とプライマー樹脂層とがともに２．５μｍ厚程度のものを用いる。そして，プライマー樹脂付き銅箔を基板の両面に積層する。むろん，プライマー樹脂層側の面（樹脂塗工面）が基板に接し，キャリア銅箔面が外を向くようにする。その後にキャリア銅箔を剥離して除去する。これにより極薄銅箔面が露出する。極薄銅箔が図１中の矢印Ａ３レベルおよび矢印Ｂ３レベルの配線層となり，プリプレグとその上のプライマー樹脂層がその直下の絶縁層となる。すなわち，図１の電子部品内蔵多層配線板１０の上層部１３，１４における２段目である。この２段目の絶縁層は，プリプレグに由来する絶縁樹脂層の部分と，その上のプライマー樹脂層に由来する絶縁接着剤層の部分との，合計での厚さが２２〜２３μｍ程度の複合層間絶縁層である。
【００３１】
この，２回目のビルドアップによる絶縁層および銅層に対しても，ビア形成およびパターン化が行われる。すなわち，絶縁層および銅層への加工によるビア穴形成，無電解銅メッキ，レジストパターンの形成，電気銅メッキによるビア穴充填，レジストパターンの除去，エッチングをこの順に行う。この順序自体は，１回目のビルドアップ時とほぼ同じである。ただしこの段階では，内層コアの形成時や１回目のビルドアップ時と異なり，オーバーエッチングプロセスとはしない。２段目の絶縁層が，１段目の絶縁層より薄いため，特に厚メッキしなくてもビア穴を充填できるからである。このため，電気銅メッキのメッキ厚は，１１〜１３μｍ程度（例えば，後述する理由により表側１３μｍ，裏側１１μｍ）でよい。さらに，レジストパターン除去後のエッチングの程度は，もともとの極薄銅箔を除去できる程度の軽いものでよい。このため，エッチング時の銅層の厚さの減少の程度は，プライマー樹脂付き銅箔における極薄銅箔の厚さ程度である。つまり，２回目のビルドアップ時の配線パターンの形成は，マイクロセミアディティブプロセスで行われるのである。
【００３２】
２回目のビルドアップ時におけるレジストパターン形成後の状態を図８の上段に示す。この状態では，銅層３７のパターン上に，絶縁層４４，４８とその上の銅層４５とが積層されている。絶縁層４４はプリプレグに由来する絶縁樹脂層であり，その上の絶縁層４８はプライマー樹脂層に由来する絶縁接着剤層であり，銅層４５は極薄銅層である。絶縁層４４および銅層４５が加工されてビア穴４６が形成されている。ビア穴４６は，充填ビア３９，４０の直上の位置に配置されていてもよいし，充填ビア３９，４０から外れた位置に配置されていてもよい。裏側の銅層４５から表側の銅層４５まで，充填スルーホール１５，充填ビア４０，ビア穴４６が同じ位置に重なっている配置であってもよい。また，銅層４５の上にはレジストパターン４７が形成されている。なお，図８中の絶縁層４４，４８に相当する部分は図１中ではあたかも単一層のように描かれているが，上記より，実際には上層側に，プライマー樹脂層に由来する，芯材を含まない薄い絶縁接着剤層（絶縁層４８：厚さ１〜３μｍ）が存在する。
【００３３】
図８の中段には，電気銅メッキ後の状態が示されている。この状態では，ビア穴４６が充填されている。また，この時点での銅層４５は，図７の中段中の銅層３７ほど厚くはない。図８の下段に示されるのが，エッチング後の状態である。図７の下段ではエッチングによる銅層３７の減少分が相当あったのと比較して，図８の下段では銅層４５の減少分は少ない。このためエッチング後の時点での銅層４５は，図７の下段中の銅層３７よりむしろ厚い。
【００３４】
また，エッチング後における銅層４５の厚さについては，表面側（図１の矢印Ａ３レベル）が１２μｍ，裏面側（図１の矢印Ｂ３レベル）が１０μｍと，表裏で差がある。これは後述するように，機器に実装した状態での反り対策のためである。銅層４５の厚さに表裏差を付ける方法としては，プライマー樹脂付き銅箔の極薄銅箔の厚さを表用と裏用とで変えておく方法と，電気メッキ時に電流密度に表裏差を付ける等によりメッキ厚に差を付ける方法等があり，どれでもよい。また，エッチング後の銅層４５における最小線幅および最小線間幅（Ｌ／Ｓ）は，１０μｍ／１０μｍ〜１５μｍ／１５μｍ程度である。これは，前述の銅層３７におけるＬ／Ｓの値より小さく，よりファインパターン化されていることを意味する。
【００３５】
その後，ソルダーレジスト層１８や半田ボール１６，バンプ１７の形成を経て，図１の状態となる。また，図中には示していないが，半田ボール１６，バンプ１７の形成の後にフラッタニング工程を実施しても良い。それにより各半田ボール１６の高さ，あるいは各バンプ１７の高さが均一に揃えられ，電子部品内蔵多層配線板１０の機器への実装性，あるいは電子部品内蔵多層配線板１０の板面上への部品の搭載性が向上する。なお，図１〜図６においては，示している場所が同じとは限らないので，図中におけるビア等の配置やパターンの現れ方も同じとは限らない。
【００３６】
このようにして製造された本形態の電子部品内蔵多層配線板１０では，銅層４５のファインパターン化と反り防止とが両立されている。まず，銅層４５のファインパターン化であるが，これが達成されているのは第１に，銅層４５の直下の絶縁層４４が，プライマー樹脂層に由来する，芯材を含まない部分を，プリプレグ由来部分の上面側に有していることによる。すなわち，プライマー樹脂を使用することで，絶縁層４４の表面粗さ（Ｒａ）が抑えられている。このため，銅層４５のエッチング量が少なくて済むことにより，ファインパターン化が可能なのである。銅層４５のエッチング時のエッチング量が少ないということはエッチングによるパターンだれも少ないことを意味し，レジストパターン４７のパターンのネガパターンがほぼそのまま銅層４５のパターンとなるからである。
【００３７】
次に反り防止であるが，これが達成されている第１の理由は，絶縁層のうち芯材入り樹脂で構成されている部分が，絶縁層全体のうち相当多くを占めていることにある。内層コア１１（樹脂板３０），絶縁層３５がそれである。絶縁層４４も，その大部分はそうである。芯材なしの層間絶縁層は，最外の銅層４５の直下の絶縁層４４のうち，プライマー樹脂層に由来するごく一部分だけである。このため配線板全体のうちかなり多くの部分が，強度の高い芯材入り樹脂で占められている。このため反りが生じにくい。さらに本形態の電子部品内蔵多層配線板１０では，機器に実装した後に生じる反りも抑制されている。機器に搭載した後の使用状態では，配線板の表裏で温度に差がある場合があり，実装後の反りの原因となる。しかし本形態の電子部品内蔵多層配線板１０では，最外の銅層４５の厚さに表裏間で差を付けているので，このような実装後の反りが抑制されている。なお，電子部品内蔵多層配線板１０における表裏の決め方については，機器に実装して使用中の状態でより高温になる方を表側とすればよい。あるいは，基板の板面上に発熱性の部品を搭載する場合には，搭載する側を表側とすればよい。
【００３８】
以上詳細に説明したように本実施の形態によれば，内層コア１１と１回目のビルドアップ時の絶縁層３５とに芯材入りの樹脂を用いるとともに，２回目のビルドアップ時の絶縁層４４には芯材入りの樹脂に加えて芯材のない樹脂をも用いている。そして，２回目のビルドアップ時の銅層４５に表裏で厚さの差を付けている。これにより，最外の銅層４５のファインパターンと反り防止との両立を達成している。
【００３９】
なお，本実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって本発明は当然に，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。例えば，実施形態中の種々の数値はいずれも，単なる一例である。また，１回目のビルドアップ時の絶縁層を芯材なしのものとすることも可能である。
【符号の説明】
【００４０】
１          ＭＬＣＣ（電子部品）
１１        内層コア
１２        キャビティ
１３，１４  上層部
１５        充填スルーホール
３０        内層コアの樹脂板
３２        銅層（コア配線層）
３５        絶縁層（第１層間絶縁層）
３７        銅層（第１上層配線層）
３９，４０  ビア（第１ビア）
４４        絶縁層（第２層間絶縁層）
４５        銅層（第２上層配線層）
４６        ビア（第２ビア）
【図１】
2015002196.tif 000003
【図２】
2015002196.tif 000004
【図３】
2015002196.tif 000005
【図４】
2015002196.tif 000006
【図５】
2015002196.tif 000007
【図６】
2015002196.tif 000008
【図７】
2015002196.tif 000009
【図８】
2015002196.tif 000010