(57)【要約】【課題】信頼性の悪化を抑制することが可能な半導体装置及びその製造方法を提供すること。【解決手段】本発明は、ベース層１０（半導体層）上に積層された絶縁膜２０上に、窓５４を有するレジスト膜５６を形成する工程と、窓５４内の絶縁膜２０をエッチングし、絶縁膜２０に、窓５４よりも幅が大きく、ベース層１０が露出する開口１８を形成する工程と、レジスト膜５６の窓５４を介して絶縁膜２０の開口１８内に露出したベース層１０全面に接して金を含まないコンタクト金属層２８を形成する工程と、レジスト膜５６の窓５４を介して絶縁膜２０の開口１８内に金を含む電極層３２を形成する工程と、を含む半導体装置の製造方法である。【選択図】図２
2015032631.tif 000002
【特許請求の範囲】
【請求項１】
半導体層上に積層された絶縁膜上に、窓を有するレジストを形成する工程と、
前記窓内の前記絶縁膜をエッチングし、前記絶縁膜に、前記窓よりも幅が大きく、前記半導体層が露出する開口を形成する工程と、
前記レジストの前記窓を介して前記絶縁膜の前記開口内に露出した前記半導体層全面に接して金を含まない金属層を形成する工程と、
前記レジストの前記窓を介して前記絶縁膜の前記開口内に金を含む電極層を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記金属層の形成は、前記電極層の形成よりも等方性の高い成膜方法によってなされることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記金属層の形成は、原料蒸気の飛来方向が成膜面に対して変化する機構を備えた蒸着法、又はスパッタ法によってなされ、前記電極層の形成は、原料蒸気の飛来方向が成膜面に対して一定に保持される機構を備えた蒸着法によってなされることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記金属層は白金からなり、前記電極層は金又は金を含む合金からなることを特徴とする請求項１から３のいずれか一項記載の半導体装置の製造方法。
【請求項５】
前記電極層を形成した後、前記電極層の表面を含む領域にプラズマ処理をなす工程をさらに含むことを特徴とする請求項１から４のいずれか一項記載の半導体装置の製造方法。
【請求項６】
前記金属層の厚さは、５ｎｍ以上且つ５０ｎｍ以下であることを特徴とする請求項１から５のいずれか一項記載の半導体装置の製造方法。
【請求項７】
半導体層と、
前記半導体層上に設けられ、開口を有する絶縁膜と、
前記開口内の前記半導体層の表面全面を覆って設けられた金属層と、
前記金属層上に設けられ、前記金属層よりも電気抵抗率が低く、前記開口よりも小さい幅を有する電極層と、を備えることを特徴とする半導体装置。
【請求項８】
半導体層上に積層された絶縁膜上に、窓を有するレジストを形成する工程と、
前記窓内の前記絶縁膜をエッチングし、前記絶縁膜に、前記窓よりも幅が大きく、前記半導体層が露出する開口を形成する工程と、
前記レジストの前記窓を介して前記絶縁膜の前記開口内に露出した前記半導体層上に、前記絶縁膜の前記開口よりも幅が小さく、金を含む電極層を形成する工程と、
前記レジストの前記窓を介して前記電極層上に金を含まない金属層を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項９】
半導体層と、
前記半導体層上に設けられ、開口を有する絶縁膜と、
前記開口内の前記半導体層上に設けられ、前記絶縁膜の前記開口よりも幅が小さく、金を含む電極層と、
前記電極層上に設けられ、金を含まない金属層と、を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体層上に電極が設けられた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体層上に電極が設けられた構成の半導体装置は、様々な用途に用いられている。例えば、光通信システムの増幅器に、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Hetero-junction Bipolar Transistor）が用いられている。ＨＢＴの一例として、ＩｎＧａＡｓのサブコレクタ層、ＩｎＰの挿入層、ＩｎＧａＡｓのコレクタ層、ＩｎＧａＡｓのベース層、ＩｎＰのエミッタ層、及びＩｎＧａＡｓのエミッタコンタクト層が積層された構造が知られている（例えば、特許文献１参照）。サブコレクタ層上、ベース層上、及びエミッタコンタクト層上には、コレクタ電極、ベース電極、及びエミッタ電極がそれぞれ設けられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−３０９１２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＨＢＴのコレクタ電極、ベース電極、エミッタ電極の如き電極は、半導体層とオーミック接触している。また、別の種類の半導体装置においては、半導体との間でショットキ接触をなす電極も存在する。また典型的な態様によれば、オーミック接触あるいはショットキ接触する電極を構成する金属層上に、その電気抵抗を下げるための電気抵抗率の低い電極層がさらに積層される場合がある。ところで、このような電極形成の工程の後、その電極表面に対してプラズマが照射されるプロセスを経ると、電極層の金属が飛散する場合がある。飛散した金属が半導体の露出面に被着すると、金属と半導体とが反応して、半導体装置の信頼性を低下させる恐れがある。
【０００５】
本発明は、上記課題に鑑みなされたものであり、信頼性の低下を抑えることが可能な半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、半導体層上に積層された絶縁膜上に、窓を有するレジストを形成する工程と、前記窓内の前記絶縁膜をエッチングし、前記絶縁膜に、前記窓よりも幅が大きく、前記半導体層が露出する開口を形成する工程と、前記レジストの前記窓を介して前記絶縁膜の前記開口内に露出した前記半導体層全面に接して金を含まない金属層を形成する工程と、前記レジストの前記窓を介して前記絶縁膜の前記開口内に金を含む電極層を形成する工程と、を含むことを特徴とする半導体装置の製造方法である。本発明によれば、信頼性の低下を抑えることができる。
【０００７】
上記構成において、前記金属層の形成は、前記電極層の形成よりも等方性の高い成膜方法によってなされる構成とすることができる。
【０００８】
上記構成において、前記金属層の形成は、原料蒸気の飛来方向が成膜面に対して変化する機構を備えた蒸着法、又はスパッタ法によってなされ、前記電極層の形成は、原料蒸気の飛来方向が成膜面に対して一定に保持される機構を備えた蒸着法によってなされる構成とすることができる。
【０００９】
上記構成において、前記金属層は白金からなり、前記電極層は金又は金を含む合金からなる構成とすることができる。
【００１０】
上記構成において、前記電極層を形成した後、前記電極層の表面を含む領域にプラズマ処理をなす工程をさらに含む構成とすることができる。
【００１１】
上記構成において、前記金属層の厚さは、５ｎｍ以上且つ５０ｎｍ以下である構成とすることができる。
【００１２】
本発明は、半導体層と、前記半導体層上に設けられ、開口を有する絶縁膜と、前記開口内の前記半導体層の表面全面を覆って設けられた金属層と、前記金属層上に設けられ、前記金属層よりも電気抵抗率が低く、前記開口よりも小さい幅を有する電極層と、を備えることを特徴とする半導体装置である。本発明によれば、信頼性の低下を抑えることができる。
【００１３】
本発明は、半導体層上に積層された絶縁膜上に、窓を有するレジストを形成する工程と、前記窓内の前記絶縁膜をエッチングし、前記絶縁膜に、前記窓よりも幅が大きく、前記半導体層が露出する開口を形成する工程と、前記レジストの前記窓を介して前記絶縁膜の前記開口内に露出した前記半導体層上に、前記絶縁膜の前記開口よりも幅が小さく、金を含む電極層を形成する工程と、前記レジストの前記窓を介して前記電極層上に金を含まない金属層を形成する工程と、を含むことを特徴とする半導体装置の製造方法である。本発明によれば、信頼性の低下を抑えることができる。
【００１４】
本発明は、半導体層と、前記半導体層上に設けられ、開口を有する絶縁膜と、前記開口内の前記半導体層上に設けられ、前記絶縁膜の前記開口よりも幅が小さく、金を含む電極層と、前記電極層上に設けられ、金を含まない金属層と、を供えることを特徴とする半導体装置である。本発明によれば、信頼性の低下を抑えることができる。
【発明の効果】
【００１５】
本発明によれば、信頼性の低下を抑えることができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、実施例１に係る半導体装置を示す断面図である。
【図２】図２は、ベース電極が設けられた部分を拡大した断面図である。
【図３】図３（ａ）から図３（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その１）である。
【図４】図４（ａ）から図４（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その２）である。
【図５】図５（ａ）から図５（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その３）である。
【図６】図６は、ベース層の上面に形成された金属膜を拡大した断面図である。
【図７】図７（ａ）は、比較例１に係る半導体装置を示す断面図であり、図７（ｂ）は、ベース電極が設けられた部分を拡大した断面図である。
【図８】図８は、実施例１に係る半導体装置の動作における電子の流れを示す断面図である。
【図９】図９（ａ）及び図９（ｂ）は、実施例１及び比較例１に係る半導体装置に対して行った信頼性試験の実験結果である。
【図１０】図１０（ａ）は、実施例２に係る半導体装置を示す断面図であり、図１０（ｂ）は、ベース電極が設けられた部分を拡大した断面図である。
【図１１】図１１（ａ）は、実施例２に係る半導体装置の製造方法を示す断面図であり、図１１（ｂ）は、金属膜が形成された部分を拡大した断面図である。
【図１２】図１２（ａ）は、実施例３に係る半導体装置を示す断面図であり、図１２（ｂ）は、ベース電極が設けられた部分を拡大した断面図である。
【図１３】図１３（ａ）は、実施例３に係る半導体装置の製造方法を示す断面図であり、図１３（ｂ）は、金属膜が形成された部分を拡大した断面図である。
【図１４】図１４（ａ）は、実施例４に係る半導体装置を示す断面図であり、図１４（ｂ）は、ベース電極が設けられた部分を拡大した断面図である。
【図１５】図１５（ａ）は、実施例４に係る半導体装置の製造方法を示す断面図であり、図１５（ｂ）は、金属膜が形成された部分を拡大した断面図である。
【図１６】図１６（ａ）は、実施例５に係る半導体装置を示す断面図であり、図１６（ｂ）は、ベース電極が設けられた部分を拡大した断面図である。
【図１７】図１７（ａ）は、実施例５に係る半導体装置の製造方法を示す断面図であり、図１７（ｂ）は、金属膜が形成された部分を拡大した断面図である。
【図１８】図１８（ａ）は、実施例６に係る半導体装置を示す断面図であり、図１８（ｂ）は、ベース電極が設けられた部分を拡大した断面図である。
【図１９】図１９（ａ）は、実施例６に係る半導体装置の製造方法を示す断面図であり、図１９（ｂ）は、金属膜が形成された部分を拡大した断面図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して、本発明の実施例について説明する。
【実施例１】
【００１８】
図１は、実施例１に係る半導体装置を示す断面図である。実施例１は、ヘテロ接合バイポーラトランジスタの場合の例である。図１のように、実施例１の半導体装置は、基板２上に、サブコレクタ層４、挿入層６、コレクタ層８とベース層１０とエミッタ層１２とを含むメサ１４、及びエミッタコンタクトメサ１６がこの順に積層されている。基板２は、例えば半絶縁性のＩｎＰ基板である。基板２上に設けられた各層の材料、厚さ、添加された不純物、及びキャリア濃度の例を表１に示す。
【表１】
2015032631.tif 000003
【００１９】
表１のように、サブコレクタ層４、コレクタ層８、ベース層１０、及びエミッタコンタクトメサ１６は、ＩｎＧａＡｓ層であり、挿入層６及びエミッタ層１２は、ＩｎＰ層である。ＩｎＧａＡｓ層のＩｎ組成比は、ＩｎＰ基板に対して格子整合するように選択されている。サブコレクタ層４、挿入層６、コレクタ層８、エミッタ層１２、及びエミッタコンタクトメサ１６には、ドナー不純物としてシリコン（Ｓｉ）が添加されている。ベース層１０には、アクセプタ不純物として炭素（Ｃ）が添加されている。
【００２０】
図１のように、各層を覆うと共に、サブコレクタ層４上、ベース層１０上、及びエミッタコンタクトメサ１６上に開口１８を有する絶縁膜２０が設けられている。絶縁膜２０は、例えば厚さ２５０ｎｍの窒化シリコン膜である。サブコレクタ層４上の開口１８では、挿入層６が除去されている。同様に、ベース層１０上の開口１８では、エミッタ層１２が除去されている。サブコレクタ層４上の開口１８内にコレクタ電極２２が設けられ、ベース層１０上の開口１８内にベース電極２４が設けられ、エミッタコンタクトメサ１６上の開口１８内にエミッタ電極２６が設けられている。ベース電極２４は２つ設けられており、その間にエミッタコンタクトメサ１６が配置されている。
【００２１】
図２は、ベース電極２４が設けられた部分を拡大した断面図である。なお、コレクタ電極２２及びエミッタ電極２６も、ベース電極２４と同じ構造をしているため、ベース電極２４を代表に説明する。図２のように、ベース電極２４は、コンタクト金属層２８、金属層３３、バリア層３０、及び電極層３２が積層されている。コンタクト金属層２８は、ベース電極２４がベース層１０とオーミック接触するために設けられており、例えば白金（Ｐｔ）で形成されている。電極層３２は、ベース電極２４の電気抵抗を下げるために電気抵抗率の低い金属で形成されていて、例えば金（Ａｕ）又は金を含む合金で形成されている。バリア層３０は、電極層３２のＡｕが拡散することを抑制するために設けられており、例えば白金（Ｐｔ）で形成されている。金属層３３は、バリア層３０の拡散を抑制するに設けられており、例えばチタン（Ｔｉ）で形成されている。コンタクト金属層２８、金属層３３、及びバリア層３０の厚さは、例えば２０ｎｍであり、電極層３２の厚さは、例えば１６０ｎｍである。
【００２２】
コンタクト金属層２８は、開口１８内のベース層１０の表面全面を覆って設けられている。また、コンタクト金属層２８は、エミッタ層１２の側面全面及び絶縁膜２０の側面の下側部分を覆って設けられている。即ち、コンタクト金属層２８は、開口１８内のベース層１０の表面全面を覆い、絶縁膜２０の側面の一部まで延在して設けられている。金属層３３とバリア層３０と電極層３２とが積層された部分は、開口１８内のベース層１０の中央部分に設けられていて、これら積層部分の幅Ｗ１は、開口１８でのベース層１０の幅Ｗ２よりも細い。このため、積層部分の側方では、コンタクト金属層２８が露出している。
【００２３】
次に、実施例１に係る半導体装置の製造方法について説明する。図３（ａ）から図５（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図３（ａ）のように、基板２上に、サブコレクタ膜３４、挿入膜３６、コレクタ膜３８、ベース膜４０、エミッタ膜４２、及びエミッタコンタクト膜４６をこの順にエピタキシャル成長する。エピタキシャル成長は、例えば有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を用いることができる。ＭＯＣＶＤ法での原料として、例えばトリエチルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）、アルシン（ＡｓＨ３）、及びホスフィン（ＰＨ３）を用いることができる。また、エピタキシャル成長される半導体膜の導電型及びキャリア濃度の制御のため、例えばｎ型不純物ドーピング原料としてシラン（ＳｉＨ４）、ｐ型不純物ドーピング原料として四臭化炭素（ＣＢｒ４）を用いることができる。
【００２４】
ここで、サブコレクタ膜３４は、上述のサブコレクタ層４を形成するための半導体膜である。したがって、サブコレクタ膜３４の材料、厚さ、及びキャリア濃度は、表１のサブコレクタ層４と同じである。また、挿入膜３６と挿入層６、コレクタ膜３８とコレクタ層８、ベース膜４０とベース層１０、エミッタ膜４２とエミッタ層１２、及びエミッタコンタクト膜４６とエミッタコンタクトメサ１６との関係についても、サブコレクタ膜３４とサブコレクタ層４と同様の関係を有する。
【００２５】
図３（ｂ）のように、エミッタコンタクト膜４６上に形成したレジスト膜４８をマスクとして、エミッタコンタクト膜４６に対してエッチングを行う。レジスト膜４８は、エミッタコンタクトメサ１６を形成すべき領域に形成する。エミッタコンタクト膜４６のエッチングは、例えばリン酸と過酸化水素水と純水とが５：１：１０の比率で混合された混合液をエッチング液に用いたウエットエッチングにより行う。これにより、エミッタコンタクトメサ１６が形成される。
【００２６】
レジスト膜４８を除去した後、図３（ｃ）のように、エミッタコンタクトメサ１６を覆うように、レジスト膜５０を形成する。レジスト膜５０は、コレクタ層８とベース層１０とエミッタ層１２とを含むメサ１４を形成すべき領域に形成する。レジスト膜５０をマスクとして、エミッタ膜４２、ベース膜４０、及びコレクタ膜３８に対してエッチングを行う。このエッチングは２段階で行われる。まず、塩酸と純水との混合液をエッチング液に用いたウエットエッチングによって、エミッタ膜４２をエッチングする。これにより、エミッタ層１２が形成される。続いて、リン酸と過酸化水素水と純水とが５：１：１０の比率で混合された混合液をエッチング液に用いたウエットエッチングによって、ベース膜４０とコレクタ膜３８とをエッチングする。これにより、ベース層１０とコレクタ層８とが形成される。
【００２７】
レジスト膜５０を除去した後、図４（ａ）のように、エミッタコンタクトメサ１６とメサ１４とを覆うように、レジスト膜５２を形成する。レジスト膜５２は、サブコレクタ層４と挿入層６とを形成すべき領域に形成する。レジスト膜５２をマスクとして、挿入膜３６とサブコレクタ膜３４に対してエッチングを行う。このエッチングも２段階で行われる。まず、塩酸と純水との混合液をエッチング液に用いたウエットエッチングによって、挿入膜３６をエッチングする。これにより、挿入層６が形成される。続いて、リン酸と過酸化水素水と純水とが５：１：１０の比率で混合された混合液をエッチング液に用いたウエットエッチングによって、サブコレクタ膜３４をエッチングする。これにより、サブコレクタ層４が形成される。
【００２８】
レジスト膜５２を除去した後、図４（ｂ）のように、サブコレクタ層４、挿入層６、コレクタ層８とベース層１０とエミッタ層１２とを含むメサ１４、及びエミッタコンタクトメサ１６を覆う絶縁膜２０を形成する。絶縁膜２０の形成は、例えばプラズマ化学気相成長法（ＰＥＣＶＤ：Plasma Enhanced Chemical Vapor Deposition）を用いることができる。図４（ｃ）のように、絶縁膜２０上に、窓５４を有するレジスト膜５６を形成する。窓５４は、コレクタ電極２２、ベース電極２４、及びエミッタ電極２６を形成すべき領域に設ける。
【００２９】
図５（ａ）のように、レジスト膜５６をマスクとして、絶縁膜２０、エミッタ層１２、及び挿入層６に対してエッチングを行う。このエッチングは２段階で行われる。まず、フッ素系ガス（例えばＣＦ４）をエッチングガスに用いたドライエッチングによって、絶縁膜２０をエッチングする。フッ素系ガスを用いたドライエッチングは、例えば反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）を用いることができる。後述するリフトオフ法によるレジスト膜５６の除去を容易にする観点から、絶縁膜２０がレジスト膜５６よりも後退してアンダーカットスペースが形成されるように、絶縁膜２０をエッチングする。続いて、塩酸と純水とを１：２で混合した混合液をエッチング液に用いたウエットエッチングによって、エミッタ層１２と挿入層６とをエッチングする。これにより、サブコレクタ層４の上面、ベース層１０の上面、及びエミッタコンタクトメサ１６の上面が露出した開口１８が形成される。開口１８は、レジスト膜５６の窓５４よりも大きい幅を有する。
【００３０】
図５（ｂ）のように、レジスト膜５６をマスクに用いて、真空蒸着法によって、Ｐｔ、Ｔｉ、Ｐｔ、及びＡｕをこの順に堆積して、金属膜５８を形成する。具体的には、Ｐｔの堆積にあたっては、蒸着源に対して基板を公転させ且つ基板自身を自転させることで、原料蒸気の飛来方向が成膜面に対して変化する機構を備えた、いわゆるプラネタリ蒸着法を用いる。これにより、等方性の高いＰｔ成長が実現できる。原料を他の方法によって成膜面に飛来させる方法であっても、飛来方向が成膜面に対して変化する関係が成立できれば、他の方法で成膜させてもよい。Ｔｉ、Ｐｔ、Ａｕの成膜にあたっては、原料蒸気の飛来方向に対して一定の角度を維持する機構を備えた成膜方法を採用する。代表的な方法としては、蒸着源に対して基板が公転だけを行う、いわゆる公転式蒸着法が採用できる。これにより、成膜方向に異方性を持たせた（等方性の低い）Ｔｉ、Ｐｔ、Ａｕの成膜を行うことができる。
【００３１】
ここで、図６を用いて、金属膜５８について説明する。図６は、ベース層１０の表面に形成された金属膜５８を拡大した断面図である。なお、サブコレクタ層４及びエミッタコンタクトメサ１６の表面に形成された金属膜５８も、これと同じ構造をしている。図６のように、プラネタリ蒸着法によってＰｔを堆積することで、開口１８内のベース層１０の表面全面を覆い、絶縁膜２０の側面まで延在したＰｔ層６０が形成される。公転式蒸着法によってＴｉ、Ｐｔ、及びＡｕを堆積することで、レジスト膜５６の窓５４によって画定されたＴｉ層６２、Ｐｔ層６４、及びＡｕ層６６が形成される。Ｔｉ層６２、Ｐｔ層６４、及びＡｕ層６６の成膜はＰｔ層６０に比べて異方性が高いため、レジスト膜５６の窓５４の内壁におけるＴｉ層６２、Ｐｔ層６４、及びＡｕ層６６の成膜は抑制される。このため、後のリフトオフ工程において、レジスト膜５６を確実に除去することができる。
【００３２】
図５（ｃ）のように、リフトオフ法を用いてレジスト膜５６を除去した後、レジスト膜５６が残存することがないよう、酸素プラズマを用いたアッシング処理を行う。その後、窒素ガス雰囲気下で、例えば４００℃、１分間の熱処理を行う。これにより、ベース層１０とオーミック接触し、Ｐｔ層６０からなるコンタクト金属層２８、Ｔｉ層６２からなる金属層３３、Ｐｔ層６４からなるバリア層３０、及びＡｕ層６６からなる電極層３２を含むベース電極２４が形成される（図２、図６も参照）。同様に、サブコレクタ層４とオーミック接触するコレクタ電極２２、エミッタコンタクトメサ１６とオーミック接触するエミッタ電極２６が形成される。コレクタ電極２２及びエミッタ電極２６も、ベース電極２４と同じく、Ｐｔ層６０からなるコンタクト金属層２８、Ｔｉ層６２からなる金属層３３、Ｐｔ層６４からなるバリア層３０、及びＡｕ層６６からなる電極層３２を含む。このような工程を含んで、実施例１に係る半導体装置が完成する。
【００３３】
次に、比較例１に係る半導体装置について説明する。図７（ａ）は、比較例１に係る半導体装置を示す断面図であり、図７（ｂ）は、ベース電極８２が設けられた部分を拡大した断面図である。図７（ａ）のように、比較例１の半導体装置は、コレクタ電極８０、ベース電極８２、及びエミッタ電極８４の形状が、実施例１の半導体装置と異なっている。即ち、図７（ｂ）のように、ベース電極８２に含まれるコンタクト金属層８６が、ベース層１０の表面全面を覆ってなく、ベース電極８２と絶縁膜２０との間で、ベース層１０の表面が露出している。なお、コレクタ電極８０及びエミッタ電極８４も、ベース電極８２と同じ構造をしている。その他の構成は、実施例１の図１及び図２と同じであるため説明を省略する。
【００３４】
比較例１の半導体装置は、実施例１の図５（ｂ）において、公転式蒸着法を用いて、Ｐｔ、Ｔｉ、Ｐｔ、及びＡｕをこの順に堆積することで形成できる。
【００３５】
図８は、実施例１に係る半導体装置の動作における電子の流れを示す断面図である。図８のように、エミッタ電極２６からベース電極２４に向かって電子が流れて（図８中の矢印）、ベース電流Ｉｂが発生する。エミッタ電極２６からコレクタ電極２２に向かって電子が流れて（図８中の矢印）、コレクタ電流Ｉｃが発生する。なお、図８では、実施例１の半導体装置について説明したが、比較例１の半導体装置でも、同様にベース電流Ｉｂ及びコレクタ電流Ｉｃが発生する。
【００３６】
図９（ａ）及び図９（ｂ）は、実施例１及び比較例１に係る半導体装置に対して行った信頼性試験の実験結果である。図９（ａ）及び図９（ｂ）の横軸は経過時間であり、縦軸は電流増幅率βの変化率である。電流増幅率βとは、バイポーラトランジスタの性能を示す指標の１つであり、電流増幅率β＝コレクタ電流Ｉｃ／ベース電流Ｉｂで定義される。信頼性試験は、２５０℃の温度の下、エミッタ電極−コレクタ電極間に２．５Ｖの電圧をかけてコレクタ電流密度が１．０×１０５Ａ／ｃｍ２となる条件で行った。なお、エミッタ電極の面積は６．０μｍ２である。
【００３７】
図９（ｂ）のように、比較例１では、信頼性試験を始めてから２時間経過したあたりから、電流増幅率βが大きく変動していることが分かる。一方、図９（ａ）のように、実施例１では、電流増幅率βの変動が抑えられていることが分かる。
【００３８】
比較例１で電流増幅率βが大きく変動したのは以下の理由によるものと考えられる。即ち、比較例１では、公転式蒸着法を用いて、Ｐｔ、Ｔｉ、Ｐｔ、及びＡｕを堆積することで、コレクタ電極８０、ベース電極８２、及びエミッタ電極８４を形成している。図６で説明したように、公転式蒸着法で堆積した金属膜は、レジスト膜５６の窓５４によって画定される。このため、図７（ｂ）のように、各金属膜（コレクタ電極８０、ベース電極８２、及びエミッタ電極８４）と絶縁膜２０との間で、半導体層（サブコレクタ層４、ベース層１０、及びエミッタコンタクトメサ１６）の表面が露出してしまう。半導体層の表面の露出は、絶縁膜２０をレジスト膜５６よりも後退させてアンダーカットスペースを設けているために生じるのであるが、レジスト膜５６をリフトオフ法で除去するために、アンダーカットスペースを設けることが好ましい。即ち、レジスト膜５６の窓５４よりも広い絶縁膜２０の開口１８を形成する。これにより、アンダーカットスペースが生じてリフトオフが良好に実施できるが、その反面、各金属膜と絶縁膜２０との間で、半導体層の表面が露出することが生じてしまう。
【００３９】
金属膜を形成した後、図５（ｃ）で説明したようにプラズマアッシング処理を行うため、金属膜がプラズマに晒されることになる。これにより、金属膜の最上層のＡｕが飛散して、半導体層の表面に付着し、接触する場合がある。この場合、その後の温度上昇によって、半導体層の表面に付着したＡｕと半導体層を構成する半導体とが反応することが生じてしまう。例えば、ベース電極８２が形成された部分での、このようなＡｕと半導体との反応によって、半導体表面の結晶欠陥や不純物汚染等が原因の表面準位や不純物欠陥が生じ、その結果、ベース電流Ｉｂが変動してしまう。このため、比較例１では、電流増幅率βが大きく変動したものと考えられる。
【００４０】
一方、実施例１では、図５（ｂ）及び図６で説明したように、プラネタリ蒸着法を用いてＰｔを堆積し、その後、公転式蒸着法を用いてＴｉ、Ｐｔ、及びＡｕを堆積している。これにより、Ｐｔ層６０が、開口１８内の半導体層の表面全面に形成される。したがって、プラズマ処理によって、金属膜の最上層のＡｕが飛散した場合でも、Ａｕが半導体層の表面に付着することが抑制される。このため、実施例１では、電流増幅率βの変動が抑えられたものと考えられる。
【００４１】
実施例１によれば、図４（ｃ）のように、絶縁膜２０上に、窓５４を有するレジスト膜５６を形成する。図５（ａ）のように、レジスト膜５６の窓５４内の絶縁膜２０をエッチングし、絶縁膜２０に、窓５４よりも幅が大きく、半導体層（サブコレクタ層４、ベース層１０、エミッタコンタクトメサ１６）が露出する開口１８を形成する。図５（ｂ）及び図６のように、レジスト膜５６の窓５４を介して絶縁膜２０の開口１８内に露出した半導体層の表面全面に接して、金を含まないコンタクト金属層２８を形成する。その後、レジスト膜５６の窓５４を介して絶縁膜２０の開口１８内に金を含む電極層３２を形成する。したがって、絶縁膜２０の開口１８内の半導体層の表面全面を覆ってコンタクト金属層２８が設けられ、コンタクト金属層２８上に、コンタクト金属層２８よりも電気抵抗率が低い電極層３２が設けられる。これにより、コンタクト金属層２８及び電極層３２を形成した後にプラズマ処理を行った場合でも、上述したように、電極層３２を構成する金属が半導体層の上面に付着することを抑制でき、その結果、電流増幅率βの変動を抑えることができる。したがって、実施例１によれば、信頼性の低下を抑えることができる。
【００４２】
図５（ｂ）及び図６のように、絶縁膜２０の開口１８内に露出した半導体層の表面全面に接するコンタクト金属層２８を形成するために、コンタクト金属層２８の形成は、原料蒸気の飛来方向が成膜面に対して変化する機構を備えた蒸着法（例えばプラネタリ蒸着法）を用いることが好ましい。また、レジスト膜５６はリフトオフ法によって除去することから、レジスト膜５６の側面に厚い金属膜が形成されることは抑えたい。このため、金属層３３、バリア層３０、及び電極層３２の形成は、原料蒸気の飛来方向が成膜面に対して一定に保持される機構を備えた蒸着法（例えば公転式蒸着法）を用いることが好ましい。これにより、電極層３２等は、開口１８よりも小さい幅を有することになる。このように、コンタクト金属層２８の形成は、電極層３２等の形成よりも等方性の高い成膜方法によって行われることが好ましい。
【実施例２】
【００４３】
図１０（ａ）は、実施例２に係る半導体装置を示す断面図であり、図１０（ｂ）は、ベース電極２４ａが設けられた部分を拡大した断面図である。図１０（ａ）及び図１０（ｂ）のように、ベース電極２４ａを構成するコンタクト金属層２８ａは、開口１８内のベース層１０の表面全面を覆うと共に、エミッタ層１２の側面全面及び絶縁膜２０の側面全面を覆って設けられている。なお、コレクタ電極２２ａ及びエミッタ電極２６ａも、ベース電極２４ａと同じ構造をしている。その他の構成は、実施例１の図１及び図２と同じであるため説明を省略する。
【００４４】
実施例２の半導体装置の製造方法は、実施例１の図５（ｂ）及び図６で説明した金属膜の形成方法が異なる点以外は、実施例１の図３（ａ）から図５（ｃ）と同じであるため、金属膜の形成方法についてのみ説明する。図１１（ａ）は、実施例２に係る半導体装置の製造方法を示す断面図であり、図１１（ｂ）は、金属膜５８ａが形成された部分を拡大した断面図である。
【００４５】
図１１（ａ）及び図１１（ｂ）のように、レジスト膜５６をマスクに用い、スパッタ法によって、Ｐｔを堆積し、その後、公転式蒸着法によって、Ｔｉ、Ｐｔ、及びＡｕをこの順に堆積して、金属膜５８ａを形成する。スパッタ法によるＰｔの堆積は、例えばＰｔターゲットを用い、アルゴン（Ａｒ）ガスを５０ｓｃｃｍ流した雰囲気下で、圧力０．６Ｐａ、印加パワー１０００Ｗ、スパッタ時間１分の条件で行うことができる。スパッタ法では、Ａｒの照射によって発生した原料スパッタが、種々の角度をもって成膜面に入射する。これにより、Ｐｔの成膜は等方性が高くなる。したがって、スパッタ法によってＰｔを堆積することで、開口１８の内面全面を覆ったＰｔ層６０ａが形成される。つまり、Ｐｔ層６０ａは、開口１８内のベース層１０の表面全面、エミッタ層１２の側面全面、及び絶縁膜２０の側面全面を覆って形成される。公転式蒸着法によってＴｉ、Ｐｔ、及びＡｕを形成することで、実施例１と同様に、レジスト膜５６の窓５４によって画定されたＴｉ層６２、Ｐｔ層６４、及びＡｕ層６６が形成される。なお、Ｐｔ層６０ａは、図１０（ｂ）におけるコンタクト金属層２８ａに相当し、Ｔｉ層６２は金属層３３に相当し、Ｐｔ層６４はバリア層３０に相当し、Ａｕ層６６は電極層３２に相当する。
【００４６】
実施例２のように、開口１８内に露出した半導体層の表面に、スパッタ法を用いて、コンタクト金属層２８ａを形成してもよい。これにより、開口１８内の半導体層の表面全面を覆ってコンタクト金属層２８ａが設けられる。よって、実施例１と同様に、電極層３２を構成する金属が半導体層の表面に付着することを抑制でき、信頼性の低下を抑えることができる。
【００４７】
実施例１及び実施例２では、プラネタリ蒸着法又はスパッタ法を用いて、コンタクト金属層２８、２８ａを形成しているため、図６及び図１１（ｂ）のように、レジスト膜５６の側面等にＰｔ層６０、６０ａが形成される。したがって、リフトオフ法によるレジスト膜５６の除去を考慮すると、コンタクト金属層２８、２８ａの厚さは薄いことが好ましく、例えば５０ｎｍ以下が好ましく、４０ｎｍ以下がより好ましく、３０ｎｍ以下がさらに好ましい。また、電極層３２を構成する金属が、半導体層を構成する半導体と反応することを抑制する観点から、コンタクト金属層２８、２８ａの厚さは、例えば５ｎｍ以上が好ましく、１０ｎｍ以上がより好ましく、１５ｎｍ以上がさらに好ましい。
【００４８】
コンタクト金属層２８、２８ａは、Ｐｔからなる場合を例に説明したが、半導体層とオーミック接触することができる金属であれば、その他の材料からなる場合でもよい。電極層３２は、Ａｕ又はＡｕを含む合金からなる場合を例に説明したが、コンタクト金属層２８、２８ａよりも電気抵抗率の低い材料であれば、その他の材料からなる場合でもよい。
【実施例３】
【００４９】
図１２（ａ）は、実施例３に係る半導体装置を示す断面図であり、図１２（ｂ）は、ベース電極２４ｂが設けられた部分を拡大した断面図である。図１２（ａ）及び図１２（ｂ）のように、ベース電極２４ｂを構成するコンタクト金属層２８ｂは、開口１８内のベース層１０の表面全面を覆ってなく、ベース電極２４ｂと絶縁膜２０との間で、ベース層１０の表面が露出している。つまり、コンタクト金属層２８ｂの幅Ｗ３は、開口１８でのベース層１０の幅Ｗ４よりも細い。また、電極層３２上には、保護金属層７０が設けられている。保護金属層７０は、例えば電極層３２の上面全面を覆っていて、厚さ２０ｎｍのＰｔで形成されている。なお、コレクタ電極２２ｂ及びエミッタ電極２６ｂも、ベース電極２４ｂと同じ構造をしている。その他の構成は、実施例１の図１及び図２と同じであるため説明を省略する。
【００５０】
実施例３の半導体装置の製造方法は、実施例１の図５（ｂ）及び図６で説明した金属膜の形成方法が異なる点以外は、実施例１の図３（ａ）から図５（ｃ）と同じであるため、金属膜の形成方法についてのみ説明する。図１３（ａ）は、実施例３に係る半導体装置の製造方法を示す断面図であり、図１３（ｂ）は、金属膜５８ｂが形成された部分を拡大した断面図である。
【００５１】
図１３（ａ）及び図１３（ｂ）のように、レジスト膜５６をマスクに用い、公転式蒸着法によって、Ｐｔ、Ｔｉ、Ｐｔ、Ａｕ、及びＰｔをこの順に堆積して、金属膜５８ｂを形成する。公転式蒸着法によってＰｔ、Ｔｉ、Ｐｔ、Ａｕ、及びＰｔを堆積することで、レジスト膜５６の窓５４によって画定されたＰｔ層６０ｂ、Ｔｉ層６２、Ｐｔ層６４、Ａｕ層６６、及びＰｔ層７２が形成される。このため、金属膜５８ｂと絶縁膜２０との間では、ベース層１０の表面が露出する。なお、Ｐｔ層６０ｂは、図１２（ｂ）におけるコンタクト金属層２８ｂに相当し、Ｔｉ層６２は金属層３３に相当し、Ｐｔ層６４はバリア層３０に相当し、Ａｕ層６６は電極層３２に相当し、Ｐｔ層７２は保護金属層７０に相当する。
【００５２】
実施例３によれば、図１３のように、レジスト膜５６の窓５４を介して絶縁膜２０の開口１８より幅が小さく、金を含む電極層３２を形成する。その後、レジスト膜５６の窓５４を介して電極層３２上に、金を含まない保護金属層７０を形成する、これにより、開口１８内の半導体層の表面に、開口１８よりも幅が小さく、金を含む電極層３２が設けられ、電極層３２上に金を含まない保護金属層７０が設けられる。このように、電極層３２上に保護金属層７０が設けられることで、プラズマ処理において、電極層３２を構成する金属が飛散することを抑制できる。なお、保護金属層７０を構成する金属が飛散して、半導体層の表面に付着する場合があるが、保護金属層７０は金を含まないため、これによるベース電流Ｉｂの変動は小さい。したがって、実施例３によっても、電流増幅率βの変動を抑制することができ、信頼性の低下を抑えることができる。
【００５３】
上述したように、プラズマ処理において、保護金属層７０を構成する金属が飛散して、半導体層の上面に付着する場合がある。したがって、信頼性の低下を抑える観点から、保護金属層７０は、コンタクト金属層２８ｂと同じ材料からなることが好ましい。保護金属層７０は、例えばＰｔからなる場合が好ましいが、その他の材料からなる場合でもよい。
【実施例４】
【００５４】
図１４（ａ）は、実施例４に係る半導体装置を示す断面図であり、図１４（ｂ）は、ベース電極２４ｃが設けられた部分を拡大した断面図である。図１４（ａ）及び図１４（ｂ）のように、ベース電極２４ｃが、実施例３の図１２（ａ）及び図１２（ｂ）に示したベース電極２４ｂと異なる点は、電極層３２上に設けられた保護金属層７０ａが、ベース電極２４ｃと絶縁膜２０との間のベース層１０の表面全面も覆って設けられている点である。また、保護金属層７０ａは、エミッタ層１２の側面全面と絶縁膜２０の側面の下側部分も覆って設けられている。なお、コレクタ電極２２ｃ及びエミッタ電極２６ｃも、ベース電極２４ｃと同じ構造をしている。その他の構成は、実施例３の図１２（ａ）及び図１２（ｂ）と同じであるため説明を省略する。
【００５５】
実施例４の半導体装置の製造方法は、実施例１の図５（ｂ）及び図６で説明した金属膜の形成方法が異なる点以外は、実施例１の図３（ａ）から図５（ｃ）と同じであるため、金属膜の形成方法についてのみ説明する。図１５（ａ）は、実施例４に係る半導体装置の製造方法を示す断面図であり、図１５（ｂ）は、金属膜５８ｃが形成された部分を拡大した断面図である。
【００５６】
図１５（ａ）及び図１５（ｂ）のように、レジスト膜５６をマスクに用い、公転式蒸着法によって、Ｐｔ、Ｔｉ、Ｐｔ、及びＡｕをこの順に堆積し、その後、プラネタリ蒸着法によって、Ｐｔを堆積することで、金属膜５８ｃを形成する。公転式蒸着法によってＰｔ、Ｔｉ、Ｐｔ、及びＡｕを堆積することで、レジスト膜５６の窓５４によって画定されたＰｔ層６０ｂ、Ｔｉ層６２、Ｐｔ層６４、及びＡｕ層６６が形成される。プラネタリ蒸着法によってＰｔを堆積することで、Ａｕ層６６上に形成されると共に、Ｐｔ層６０ｂ等と絶縁膜２０との間のベース層１０の表面全面を覆うＰｔ層７２ａが形成される。また、Ｐｔ層７２ａは、エミッタ層１２の側面全面と絶縁膜２０の側面の一部も覆って形成される。なお、Ｐｔ層６０ｂは、図１４（ｂ）におけるコンタクト金属層２８ｂに相当し、Ｔｉ層６２は金属層３３に相当し、Ｐｔ層６４はバリア層３０に相当し、Ａｕ層６６は電極層３２に相当し、Ｐｔ層７２ａは保護金属層７０ａに相当する。
【００５７】
実施例４によれば、プラネタリ蒸着法を用いて、電極層３２上の保護金属層７０ａを形成するため、保護金属層７０ａは、電極層３２上に設けられることに加え、コンタクト金属層２８ｂと絶縁膜２０との間に位置する半導体層の表面も覆って設けられる。コンタクト金属層２８ｂと絶縁膜２０との間の半導体層の表面を覆って保護金属層７０ａが設けられることで、電極層３２を構成する金属が飛散した場合でも、半導体層の表面に付着することを抑制できる。よって、実施例４によれば、実施例３に比べて、電極層３２を構成する金属が半導体層の表面に付着することをより抑制でき、信頼性の低下をより抑えることができる。
【実施例５】
【００５８】
図１６（ａ）は、実施例５に係る半導体装置を示す断面図であり、図１６（ｂ）は、ベース電極２４ｄが設けられた部分を拡大した断面図である。図１６（ａ）及び図１６（ｂ）のように、ベース電極２４ｄが、実施例４の図１４（ａ）及び図１４（ｂ）に示したベース電極２４ｃと異なる点は、保護金属層７０ｂが、コンタクト金属層２８ｂ、金属層３３、バリア層３０、及び電極層３２の側面も覆って設けられている点である。また、保護金属層７０ｂは、エミッタ層１２の側面全面及び絶縁膜２０の側面全面も覆って設けられている。なお、コレクタ電極２２ｄ及びエミッタ電極２６ｄも、ベース電極２４ｄと同じ構造をしている。その他の構成は、実施例４の図１４（ａ）及び図１４（ｂ）と同じであるため説明を省略する。
【００５９】
実施例５の半導体装置の製造方法は、実施例１の図５（ｂ）及び図６で説明した金属膜の形成方法が異なる点以外は、実施例１の図３（ａ）から図５（ｃ）と同じであるため、金属膜の形成方法についてのみ説明する。図１７（ａ）は、実施例５に係る半導体装置の製造方法を示す断面図であり、図１７（ｂ）は、金属膜５８ｄが形成された部分を拡大した断面図である。
【００６０】
図１７（ａ）及び図１７（ｂ）のように、レジスト膜５６をマスクに用い、公転式蒸着法によって、Ｐｔ、Ｔｉ、Ｐｔ、及びＡｕをこの順に堆積し、その後、スパッタ法によって、Ｐｔを堆積して、金属膜５８ｄを形成する。公転式蒸着法によってＰｔ、Ｔｉ、Ｐｔ、及びＡｕを堆積することで、レジスト膜５６の窓５４によって画定されたＰｔ層６０ｂ、Ｔｉ層６２、Ｐｔ層６４、及びＡｕ層６６が形成される。スパッタ法によってＰｔを堆積することで、Ｐｔ層６０ｂ、Ｔｉ層６２、Ｐｔ層６４、及びＡｕ層６６を覆い、且つこれらの層と絶縁膜２０との間のベース層１０の表面全面を覆い、さらにエミッタ層１２及び絶縁膜２０の側面全面を覆うＰｔ層７２ｂが形成される。なお、Ｐｔ層６０ｂは、図１６（ｂ）におけるコンタクト金属層２８ｂに相当し、Ｔｉ層６２は金属層３３に相当し、Ｐｔ層６４はバリア層３０に相当し、Ａｕ層６６は電極層３２に相当し、Ｐｔ層７２ｂは保護金属層７０ｂに相当する。
【００６１】
実施例５によれば、スパッタ法を用いて、電極層３２上の保護金属層７０ｂを形成するため、電極層３２、バリア層３０、金属層３３、及びコンタクト金属層２８ｂを覆うと共に、電極層３２と絶縁膜２０との間に位置する半導体層の表面を覆う保護金属層７０ｂが設けられる。電極層３２の上面及び側面が保護金属層７０ｂで覆われていることで、プラズマ処理において、電極層３２がプラズマに晒されることを抑制でき、電極層３２を構成する金属が飛散することをより抑制できる。よって、実施例５によれば、実施例４に比べて、電極層３２を構成する金属が半導体層の表面に付着することをより抑制でき、信頼性の低下をより抑えることができる。
【００６２】
実施例４及び実施例５では、保護金属層７０ａ、７０ｂが、電極（コレクタ電極、ベース電極、及びエミッタ電極）と絶縁膜２０との間の半導体層の表面を覆って設けられている。このため、保護金属層７０ａ、７０ｂを構成する金属が半導体層を構成する半導体と反応して信頼性が低下することを抑えるために、保護金属層７０ａ、７０ｂは、コンタクト金属層２８ｂと同じ材料からなることが好ましい。保護金属層７０ａ、７０ｂは、例えばＰｔからなる場合が好ましいが、その他の材料からなる場合でもよい。
【００６３】
実施例４及び実施例５によれば、プラネタリ蒸着法又はスパッタ法を用いて、保護金属層７０ａ、７０ｂを形成する。このため、図１５（ｂ）及び図１７（ｂ）のように、レジスト膜５６の側面等にＰｔ層７２ａ、７２ｂが形成され、レジスト膜５６をリフトオフ法で除去することが難しくなる恐れがある。このため、レジスト膜５６の除去を考慮すると、保護金属層７０ａ、７０ｂの厚さは薄いことが好ましく、例えば５０ｎｍ以下が好ましく、４０ｎｍ以下がより好ましく、３０ｎｍ以下がさらに好ましい。また、電極層３２を構成する金属が半導体層の上面に付着して反応することを抑制する観点から、保護金属層７０ａ、７０ｂの厚さは、例えば５ｎｍ以上が好ましく、１０ｎｍ以上がより好ましく、１５ｎｍ以上がさらに好ましい。
【００６４】
また、リフトオフ法によるレジスト膜５６の除去を考慮すると、レジスト膜５６の側面等に厚い金属層が形成されることを抑えるために、コンタクト金属層２８ｂ、金属層３３、バリア層３０、及び電極層３２は、例えば公転式蒸着法を用いて形成することが好ましい。したがって、コンタクト電極層２８ｂや電極層３２等は、開口１８での半導体層の幅よりも細くなる。
【実施例６】
【００６５】
実施例６は、実施例１に実施例３を組み合わせた場合の例である。図１８（ａ）は、実施例６に係る半導体装置を示す断面図であり、図１８（ｂ）は、ベース電極２４ｅが設けられた部分を拡大した断面図である。図１８（ａ）及び図１８（ｂ）のように、ベース電極２４ｅが、実施例１の図１及び図２に示したベース電極２４と異なる点は、電極層３２上に保護金属層７０が設けられている点である。なお、コレクタ電極２２ｅ及びエミッタ電極２６ｅも、ベース電極２４ｅと同じ構造をしている。その他の構成は、実施例１の図１及び図２と同じであるため説明を省略する。
【００６６】
実施例６の半導体装置は、実施例１の図５（ｂ）及び図６で説明した金属膜の形成方法が異なる点以外は、実施例１の図３（ａ）から図５（ｃ）と同じであるため、金属膜の形成方法についてのみ説明する。図１９（ａ）は、実施例６に係る半導体装置の製造方法を示す断面図であり、図１９（ｂ）は、金属膜５８ｅが形成された部分を拡大した断面図である。
【００６７】
図１９（ａ）及び図１９（ｂ）のように、レジスト膜５６をマスクに用い、プラネタリ蒸着法によってＰｔを堆積し、その後、公転式蒸着法によってＴｉ、Ｐｔ、Ａｕ、及びＰｔをこの順に堆積して、金属膜５８ｅを形成する。プラネタリ蒸着法によってＰｔを堆積することで、開口１８内のベース層１０の表面全面を覆い、絶縁膜２０の側面まで延在したＰｔ層６０が形成される。公転式蒸着法によってＴｉ、Ｐｔ、Ａｕ、及びＰｔを堆積することで、レジスト膜５６の窓５４によって画定されたＴｉ層６２、Ｐｔ層６４、Ａｕ層６６、及びＰｔ層７２が形成される。なお、Ｐｔ層６０は、図１８（ｂ）におけるコンタクト金属層２８に相当し、Ｔｉ層６２は金属層３３に相当し、Ｐｔ層６４はバリア層３０に相当し、Ａｕ層６６は電極層３２に相当し、Ｐｔ層７２は保護金属層７０に相当する。
【００６８】
実施例６によれば、開口１８内の半導体層の表面を覆ってコンタクト金属層２８が設けられている。また、電極層３２上に、保護金属層７０が設けられている。これにより、電極層３２を構成する金属が半導体層の表面に付着することをより抑制でき、信頼性の低下をより抑えることができる。
【００６９】
実施例６では、実施例１に実施例３を組み合わせた場合を例に説明したが、その他の実施例同士を組み合わせることも勿論できる。また、実施例１から実施例６では、化合物半導体からなる複数の半導体層を有するバイポーラトランジスタであって、電極層がベース電極、コレクタ電極、及びエミッタ電極を構成し、電極層がＡｕ又はＡｕを含む合金からなり、コンタクト金属層及び／又は保護金属層がＰｔからなる場合の半導体装置を例に示したが、その他の半導体装置の場合でもよい。
【００７０】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００７１】
２      基板
４      サブコレクタ層
６      挿入層
８      コレクタ層
１０      ベース層
１２      エミッタ層
１４      メサ
１６      エミッタコンタクトメサ
１８      開口
２０      絶縁膜
２２〜２２ｅ    コレクタ電極
２４〜２４ｅ    ベース電極
２６〜２６ｅ    エミッタ電極
２８〜２８ｂ    コンタクト金属層
３０      バリア層
３２      電極層
３３      金属層
５４      窓
４８、５０、５２、５６    レジスト膜
５８〜５８ｅ      金属膜
７０〜７０ｂ      保護金属層
【図１】
2015032631.tif 000004
【図２】
2015032631.tif 000005
【図３】
2015032631.tif 000006
【図４】
2015032631.tif 000007
【図５】
2015032631.tif 000008
【図６】
2015032631.tif 000009
【図７】
2015032631.tif 000010
【図８】
2015032631.tif 000011
【図９】
2015032631.tif 000012
【図１０】
2015032631.tif 000013
【図１１】
2015032631.tif 000014
【図１２】
2015032631.tif 000015
【図１３】
2015032631.tif 000016
【図１４】
2015032631.tif 000017
【図１５】
2015032631.tif 000018
【図１６】
2015032631.tif 000019
【図１７】
2015032631.tif 000020
【図１８】
2015032631.tif 000021
【図１９】
2015032631.tif 000022