(57)【要約】【課題】  イオンマイグレーションの抑制が図られたチップ型電子部品を提供する。【解決手段】  セラミックコンデンサ１０は、互いに対向する第１の端面２１Ａおよび第２の端面２１Ｂと、第１の端面２１Ａと第２の端面２１Ｂとを繋ぐ側面２２とを有するセラミック素体２０と、第１の端面２１Ａの側において、第１の端面２１Ａおよび側面２２の一部を覆い、かつ、Ａｇを含む第１の端子電極３０Ａと、第２の端面２１Ｂの側において、第２の端面２１Ｂおよび側面２２の一部を覆い、かつ、Ａｇを含む第２の端子電極３０Ｂとを備え、略直方体形状の外形を有するセラミックコンデンサ１０であって、第１の端子電極３０Ａの側面２２側の厚さをＨ１、第２の端子電極３０Ｂの側面２２側の厚さをＨ２、側面２２の最大突出高さをＹとしたときに、Ｈ１＞Ｙ、かつ、Ｈ２＞Ｙである。【選択図】図１
2015029008.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第１の端面および第２の端面と、前記第１の端面と第２の端面とを繋ぐ側面とを有するセラミック素体と、
前記第１の端面の側において、前記第１の端面および前記側面の一部を覆い、かつ、表面層がＡｇを含む第１の端子電極と、
前記第２の端面の側において、前記第２の端面および前記側面の一部を覆い、かつ、表面層がＡｇを含む第２の端子電極と
を備え、略直方体形状の外形を有するチップ型電子部品であって、
前記第１の端子電極の前記側面側の厚さをＨ１、前記第２の端子電極の前記側面側の厚さをＨ２、前記側面の最大突出高さをＹとしたときに、Ｈ１＞Ｙ、かつ、Ｈ２＞Ｙである、チップ型電子部品。
【請求項２】
前記第１の端子電極の前記側面側の厚さＨ１および前記第２の端子電極の前記側面側の厚さＨ２のうち、厚い方の厚さをＨとし、Ｚ＝Ｈ−Ｙとしたときに、１０μｍ≦Ｚ≦３０μｍを満たす、請求項１に記載のチップ型電子部品。
【請求項３】
前記第１の端面と前記第２の端面の対向方向における前記素体の長さをＬとし、Ｐ＝Ｌ／Ｚとしたときに、２５＜Ｐ＜１００を満たす、請求項２に記載のチップ型電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ型電子部品に関する。
【背景技術】
【０００２】
従来より、チップ型電子部品として、たとえば、積層セラミックコンデンサや、インダクタ、抵抗体、半導体素子等が知られている。下記特許文献１には、小型のチップ型電子部品として、略直方体形状の外形を有する積層セラミックコンデンサが開示されている。また、特許文献１には、積層セラミックコンデンサが、その厚さ方向（すなわち、セラミックグリーンシートの積層方向）に膨張して、セラミック素体の側面が凸状に湾曲することが示されている。また、下記特許文献２には、チップ型電子部品として、端子電極がＡｇまたはＡｇ合金で構成された積層セラミックコンデンサが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２７００１０号公報
【特許文献２】特開２０１１−１３９０２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述した特許文献１の電子部品では、実装時に、セラミック素体の突出する側面が、実装基板に接触または近接することで、電子部品と実装基板との間のスペースが著しく狭められる。そのため、特許文献２の電子部品のように端子電極をＡｇまたはＡｇ合金で構成した場合には、イオンマイグレーションが生じ易い。すなわち、電子部品の駆動時に、両端子電極のＡｇの一部がイオン化し、たとえば実装時に用いられる導電性接着剤を介して、電子部品と実装基板との間においてセラミック素体の突出する側面に沿って互いに近づくように移動し易い。このようなイオンマイグレーションの結果、端子電極間において短絡する事態が生じ得る。
【０００５】
本発明は、上述の問題を解決するためになされたものであり、イオンマイグレーションの抑制が図られたチップ型電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一形態に係るチップ型電子部品は、互いに対向する第１の端面および第２の端面と、第１の端面と第２の端面とを繋ぐ側面とを有するセラミック素体と、第１の端面の側において、第１の端面および側面の一部を覆い、かつ、表面層がＡｇを含む第１の端子電極と、第２の端面の側において、第２の端面および側面の一部を覆い、かつ、表面層がＡｇを含む第２の端子電極とを備え、略直方体形状の外形を有するチップ型電子部品であって、第１の端子電極の側面側の厚さをＨ１、第２の端子電極の側面側の厚さをＨ２、側面の最大突出高さをＹとしたときに、Ｈ１＞Ｙ、かつ、Ｈ２＞Ｙである。
【０００７】
このチップ型電子部品においては、セラミック素体の側面の最大突出高さＹが、Ｈ１＞Ｙ、かつ、Ｈ２＞Ｙであり、実装時に、セラミック素体の側面が実装基板に接触せず、セラミック素体の側面と実装基板との間に十分なスペースが確保されるように、第１の端子電極の側面側の厚さＨ１、第２の端子電極の側面側の厚さＨ２、および、最大突出高さＹが設計されている。それにより、端子電極の表面層に含まれるＡｇのイオンマイグレーションが抑制される。
【０００８】
また、第１の端子電極の側面側の厚さＨ１および第２の端子電極の側面側の厚さＨ２のうち、厚い方の厚さをＨとし、Ｚ＝Ｈ−Ｙとしたときに、１０μｍ≦Ｚ≦３０μｍを満たす態様であってもよい。この場合、１０μｍ≦Ｚを満たすことでより効果的にイオンマイグレーションを抑制することができる上、Ｚ≦３０μｍを満たすことで高い実装強度が得られる。
【０００９】
さらに、第１の端面と第２の端面の対向方向における素体の長さをＬとし、Ｐ＝Ｌ／Ｚとしたときに、２５＜Ｐ＜１００を満たす態様であってもよい。この場合、Ｐ＜１００を満たすことでより効果的にイオンマイグレーションを抑制することができる上、２５＜Ｐを満たすことで高い実装強度が得られる。
【発明の効果】
【００１０】
本発明によれば、イオンマイグレーションの抑制が図られたチップ型電子部品が提供される。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の実施形態に係るセラミックコンデンサを示す側面図である。
【図２】図２は、従来技術に係るセラミックコンデンサの実装時の様子を示す断面図である。
【発明を実施するための形態】
【００１２】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１３】
本発明の実施形形態に係るチップ型電子部品として、セラミックコンデンサ１０を例に、図１を参照しつつ説明する。
【００１４】
図１に示すように、セラミックコンデンサ１０は、セラミック素体２０と、セラミック素体２０の両端部に設けられた一対の端子電極３０Ａ、３０Ｂとを備えており、略直方体形状の外形を有している。
【００１５】
セラミック素体２０は、図示しない内部電極層とセラミック層とが交互に積層された構成を有しており、略直方体形状である。より詳しくは、セラミック素体２０は、互いに対向する第１の端面２１Ａおよび第２の端面２１Ｂと、第１の端面２１Ａと第２の端面２１Ｂとを繋ぐ側面２２とを有しており、第１の端面２１Ａと第２の端面２１Ｂとの対向方向がセラミック素体２０の長手方向となっている。
【００１６】
以下では、説明の便宜上、内部電極層とセラミック層との積層方向であるセラミック素体２０の厚さ方向をＺ方向、セラミック素体２０の第１の端面２１Ａと第２の端面２１Ｂとの対向方向をＸ方向、Ｚ方向およびＸ方向と直交する方向をＹ方向とする。なお、セラミック素体２０のＸ方向長さ（Ｌ）、Ｙ方向長さ、Ｚ方向長さは、一例として、１０００μｍ、５００μｍ、５００μｍである。
【００１７】
一対の端子電極３０Ａ、３０Ｂは、第１の端面２１Ａの側の第１の端子電極３０Ａと、第２の端面２１Ｂの側の第２の端子電極３０Ｂとで構成されている。端子電極３０Ａ、３０Ｂはそれぞれ、対応する端面２１Ａ、２１Ｂを全体的に覆うとともに、側面２２の一部を覆っている。すなわち、第１の端子電極３０Ａは、第１の端面２１Ａの側において、第１の端面２１Ａおよび側面２２の一部を覆っており、端面２１Ａから側面２２に回り込むように形成されている。また、第２の端子電極３０Ｂについても、第２の端面２１Ｂの側において、第２の端面２１Ｂおよび側面２２の一部を覆っており、端面２１Ｂから側面２２に回り込むように形成されている。
【００１８】
端子電極３０Ａ、３０Ｂはいずれも、Ａｇを含む導電性材料（ＡｇまたはＡｇ合金）のめっきで構成されており、端面２１Ａ、２１Ｂに露出した内部電極層と電気的に接続されている。なお、各端子電極３０Ａ、３０Ｂは、その表面層がＡｇを含んでいれば、表面層の一層からなる構成（単層構造）であっても、端面２１Ａ、２１Ｂおよび側面２２を直接覆う下地層（たとえばＣｕ焼結層）とＡｇを含む表面層とからなる構成（複数層構造）であってもよい。
【００１９】
ここで、上述したセラミック素体２０においては、図１に示すように、その側面２２が膨張しており凸状に湾曲している。このような膨張は、たとえば、セラミック層となるグリーンシートと内部電極層となる電極ペーストとの間の熱膨張係数の差に起因し、セラミック素体２０の焼成時に生じる。そして、セラミック素体２０の膨張の程度を、端面２１Ａ、２１Ｂと側面２２とで画成される角部の位置を基準とする突出高さから求めると、その最大値（最大突出高さ）がＹとなっている。
【００２０】
そして、端子電極３０Ａ、３０Ｂそれぞれの側面２２側の厚さ、すなわち、端面２１Ａ、２１Ｂと側面２２とで画成される角部の位置を基準とするＺ方向長さとして求められる厚さを、Ｈ１、Ｈ２としたときに、上記の最大突出高さＹは、厚さＨ１、Ｈ２のいずれよりも高くなっている。すなわち、最大突出高さＹは、Ｈ１＞Ｙ、かつ、Ｈ２＞Ｙの条件を満たしている。これは、図１に示すように、端子電極３０Ａ、３０ＢのＺ方向における最下点を結ぶ線（図１の一点鎖線）を超えておらず、その線から、突出した側面２２が素体２０側に離れていることを意味している。そのため、セラミックコンデンサ１０を、平坦な基板上に実装したときに、その実装基板に側面２２が接触することはない。なお、図１では、第１の端子電極３０Ａの厚さＨ１と、第２の端子電極３０Ｂの厚さＨ２とが同じである例を示しているが、これらの厚さが同じ場合でも異なる場合でも、Ｈ１＞Ｙ、かつ、Ｈ２＞Ｙの条件を満たされていれば、実装基板に側面２２が接触することはない。
【００２１】
発明者らは、第１の端子電極３０Ａの厚さＨ１、第２の端子電極３０Ｂの厚さＨ２、および、セラミック素体２０の側面２２の最大突出高さＹを、Ｈ１＞Ｙ、かつ、Ｈ２＞Ｙの条件を満たすように設計することで、イオンマイグレーションが抑制されることを見出した。
【００２２】
以下、イオンマイグレーションについて、図２を参照しつつ説明する。
【００２３】
図２に示すように、従来技術に係るセラミックコンデンサにおいては、セラミック素体１２０の側面１２２の膨張量が大きく、それにより、その側面１２２がセラミックコンデンサが実装される実装基板４０の表面近くにまで近接する。なお、端子電極３０Ａ、３０Ｂに対応する、実装基板４０上の電極パターン４１Ａ、４１Ｂが、より薄い場合には、側面１２２が実装基板４０に接触することもある。このように、膨張した側面１２２が実装基板４０に近接もしくは接触すると、セラミックコンデンサと実装基板との間のスペースＳが著しく狭められる。
【００２４】
一方、端子電極３０Ａ、３０Ｂは、その間に電圧が印加されて、セラミックコンデンサが駆動するときに、端子電極３０Ａ、３０Ｂそれぞれに含まれるＡｇの一部がイオン化される。このようにして生じたＡｇイオン（Ａｇ＋）は、流動性を有し、各端子電極３０Ａ、３０Ｂから離れるように移動（マイグレーション）し、その一部が、膨張した側面１２２に沿って互いに近づくように、セラミックコンデンサと実装基板との間のスペースＳまで達する。このとき、端子電極３０Ａ、３０Ｂと電極パターン４１Ａ、４１Ｂとの間に介在し、Ａｇフィラーを含む導電性接着剤５０Ａ、５０Ｂによって、上記Ａｇイオンのマイグレーションが促進される。
【００２５】
なお、このようなイオンマイグレーションは、端子電極３０Ａ、３０Ｂがイオン化傾向が高いＡｇを含む場合に、特に顕著に現れる。
【００２６】
スペースＳに達したＡｇイオンは、そのスペースＳの周辺でＡｇとして析出し、第１の端子電極３０Ａと第２の端子電極３０Ｂとの間の電気的な離間距離を狭める。その結果、第１の端子電極３０Ａと第２の端子電極３０Ｂとの間において、短絡が生じやすくなる。
【００２７】
そこで、上述したセラミックコンデンサ１０においては、第１の端子電極３０Ａの厚さＨ１、第２の端子電極３０Ｂの厚さＨ２、および、セラミック素体２０の側面２２の最大突出高さＹを、Ｈ１＞Ｙ、かつ、Ｈ２＞Ｙの条件を満たすように設計し、上記イオンマイグレーションの抑制を図っている。上記条件を満たすために、最大突出高さＹを低く設計する方法としては、たとえば、ダミー電極（内部電極と同一層内に形成される、容量形成に寄与しない電極）を形成することや余白印刷（内部電極の周囲に、内部電極の高さと略同一高さの誘電体層を形成する技術）を用いる方法がに用いられ、これらの方法は特に積層セラミックコンデンサの場合に有効である。また、上記条件を満たすために、第１の端子電極３０Ａの厚さＨ１や第２の端子電極３０Ｂの厚さＨ２を厚くする方法としては、たとえば厚さの厚い端子電極を形成することである。
【００２８】
以上で説明したとおり、セラミックコンデンサ１０は、第１の端子電極３０Ａの厚さＨ１、第２の端子電極３０Ｂの厚さＨ２、および、セラミック素体２０の側面２２の最大突出高さＹを、Ｈ１＞Ｙ、かつ、Ｈ２＞Ｙの条件を満たすように設計することで、実装時に、セラミック素体２０の側面２２が実装基板４０に接触せず、セラミック素体２０の側面２２と実装基板４０との間に十分なスペースＳが確保される。それにより、図２に示したような端子電極３０Ａ、３０Ｂに含まれるＡｇのイオンマイグレーションが抑制される。
【００２９】
また、セラミックコンデンサ１０は、第１の端子電極３０Ａの厚さＨ１および第２の端子電極３０Ｂの厚さＨ２のうち、厚い方の厚さをＨとし、Ｚ＝Ｈ−Ｙとしたときに、そのＺの値が１５μｍであるため、セラミックコンデンサ１０においては、より効果的にイオンマイグレーションが抑制され、かつ、高い実装強度が得られる。なお、図１では、第１の端子電極３０Ａの厚さＨ１と、第２の端子電極３０Ｂの厚さＨ２とが同じである例を示しているため、Ｈ＝Ｈ１＝Ｈ２である。また、数μｍ程度の設計公差を考慮したとしても、第１の端子電極３０Ａの厚さＨ１と第２の端子電極３０Ｂの厚さＨ２とは、実質的に同じ（Ｈ１≒Ｈ２）であると考えることができる。図１とは異なり、たとえば第１の端子電極３０Ａの厚さＨ１が第２の端子電極３０Ｂの厚さＨ２より大きい場合（Ｈ１＞Ｈ２）にはＺ＝Ｈ１−Ｙと定義され、逆に、第１の端子電極３０Ａの厚さＨ１が第２の端子電極３０Ｂの厚さＨ２より小さい場合（Ｈ１＜Ｈ２）にはＺ＝Ｈ２−Ｙと定義される。
【００３０】
発明者らは、１０μｍ≦Ｚを満たすことでより効果的にイオンマイグレーションを抑制することができる上、Ｚ≦３０μｍを満たすことで高い実装強度が得られることを見出した。すなわち、Ｚが１０μｍ以上であれば、セラミック素体２０の側面２２と実装基板４０との間に、イオンマイグレーションの抑制に十分なスペースＳが確保され、また、Ｚが３０μｍ以下であれば、端子電極３０Ａ、３０Ｂの実装基板の電極パターンに対する接地面積を十分広く確保することができる。なお、Ｚが３０μｍより大きくなった場合には、上記接地面積が小さくなるため、実用上十分な実装強度を確保することが困難になってしまう。
【００３１】
さらに、セラミックコンデンサ１０は、図１に示すようにセラミック素体２０のＸ方向長さをＬとし、Ｐ＝Ｌ／Ｚとしたときに、そのＰの値が６７であるため、セラミックコンデンサ１０においては、より効果的にイオンマイグレーションが抑制され、かつ、高い実装強度が得られる。
【００３２】
発明者らは、Ｐ＜１００を満たすことでより効果的にイオンマイグレーションを抑制することができる上、２５＜Ｐを満たすことで高い実装強度が得られることを見出した。すなわち、Ｐが１００未満であれば、セラミック素体２０の側面２２と実装基板４０との間に、イオンマイグレーションの抑制に十分なスペースＳが確保され、また、Ｐが２５より大きければ、端子電極３０Ａ、３０Ｂと実装基板の電極パターンとの接触面積を十分広く確保することができる。なお、Ｐが２５以下の場合には、上記接地面積が小さくなるため、実用上十分な実装強度を確保することが困難になってしまう。
【００３３】
なお、本発明は上述した実施形態に限らず、様々な変形が可能である。
【００３４】
たとえば、チップ型電子部品は、セラミックコンデンサに限らず、インダクタ、抵抗体、半導体素子等であってもよい。また、上述した実施形態では、第１の端子電極３０Ａの厚さＨ１と、第２の端子電極３０Ｂの厚さＨ２とが同じである例を示しているが、必要に応じて、これらの厚さを異なるように設計してもよい。
【符号の説明】
【００３５】
１０…チップ型電子部品（セラミックコンデンサ）、２０…セラミック素体、２１Ａ、２１Ｂ…端面、２２…側面、３０Ａ、３０Ｂ…端子電極、４０…実装基板。
【図１】
2015029008.tif 000003
【図２】
2015029008.tif 000004