(57)【要約】【課題】本発明の一つの実施形態は、暗電流を低減することができる固体撮像装置の製造方法および固体撮像装置を提供することを目的とする。【解決手段】本発明の一つの実施形態によれば、固体撮像装置の製造方法が提供される。固体撮像装置の製造方法では、第１導電型の半導体層に第２導電型の半導体領域を行列状に２次元配列することによって複数の光電変換素子を形成する。半導体層を区画するように、平面視格子状のトレンチを形成することによって、光電変換素子を平面視矩形状に整形する。平面視矩形状に整形された光電変換素子を矩形よりも角数が多い平面視凸多角形状に整形する。トレンチの内周面を絶縁膜によって被覆した後、絶縁膜によって被覆されたトレンチに遮光部材を設けて素子分離領域を形成する。【選択図】図４
2015032636.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体層に第２導電型の半導体領域を行列状に２次元配列することによって複数の光電変換素子を形成する工程と、
前記半導体層を区画するように、平面視格子状のトレンチを形成することによって、前記光電変換素子を平面視矩形状に整形する工程と、
平面視矩形状に整形された前記光電変換素子を矩形よりも角数が多い平面視凸多角形状に整形する工程と、
前記トレンチの内周面を絶縁膜によって被覆した後、該絶縁膜によって被覆されたトレンチに遮光部材を設けて素子分離領域を形成する工程と
を含むことを特徴とする固体撮像装置の製造方法。
【請求項２】
アルカリ性の薬液を用いた異方性ウェットエッチングによって、前記光電変換素子を前記平面視凸多角形状に整形する工程
を含むことを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項３】
前記トレンチを形成することによって、前記光電変換素子におけるミラー指数が［１００］の面、および、ミラー指数が［１００］と等価な面を露出させる工程と、
前記異方性ウェットエッチングを行うことによって、前記光電変換素子におけるミラー指数が［１１０］の面、および、ミラー指数が［１１０］と等価な面を露出させる工程と
を含むことを特徴とする請求項１または請求項２に記載の固体撮像装置の製造方法。
【請求項４】
第１導電型の半導体層と、前記半導体層に行列状に２次元配列される第２導電型の半導体領域とによって形成され、矩形よりも角数が多い平面視凸多角形状に形成される複数の光電変換素子と、
前記半導体層を区画するように設けられ、前記光電変換素子との界面が絶縁膜によって被覆される遮光部材を有する素子分離領域と
を備えることを特徴とする固体撮像装置。
【請求項５】
前記光電変換素子は、
上面視八角形状に形成され、配線層が設けられる側とは逆側の受光面から入射する光を光電変換する
ことを特徴とする請求項４に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置の製造方法および固体撮像装置に関する。
【背景技術】
【０００２】
従来、デジタルカメラやカメラ機能付き携帯端末等の電子機器は、固体撮像装置を有するカメラモジュールを備える。固体撮像装置は、撮像画像の各画素に対応して行列状に２次元配列される複数の光電変換素子を備える。各光電変換素子は、入射光を受光量に応じた量の電荷へ光電変換し、各画素の輝度を示す信号電荷として蓄積する。
【０００３】
また、各光電変換素子の間には、光電変換素子同士を電気的に素子分離する素子分離領域が設けられる。素子分離領域は、例えば、複数の各光電変換素子が形成された半導体層に、各光電変換素子を平面視矩形状に囲む格子状のトレンチ（溝）を形成し、トレンチの内部に絶縁材料を埋め込むことによって形成される。
【０００４】
素子分離用のトレンチは、一般にＲＩＥ（Reactive  Ion  Etching）によって形成される。しかしながら、ＲＩＥによって形成されるトレンチの表面には、ダングリングボンドが生じることがあり、ダングリングボンドに起因して発生する電子は、入射する光の有無とは無関係に発生するため、撮像画像中に白傷となって現れて画質劣化の原因となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−３０８０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一つの実施形態は、暗電流を低減することができる固体撮像装置の製造方法および固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一つの実施形態によれば、固体撮像装置の製造方法が提供される。固体撮像装置の製造方法では、第１導電型の半導体層に第２導電型の半導体領域を行列状に２次元配列することによって複数の光電変換素子を形成する。前記半導体層を区画するように、平面視格子状のトレンチを形成することによって、前記光電変換素子を平面視矩形状に整形する。平面視矩形状に整形された前記光電変換素子を矩形よりも角数が多い平面視凸多角形状に整形する。前記トレンチの内周面を絶縁膜によって被覆した後、該絶縁膜によって被覆されたトレンチに遮光部材を設けて素子分離領域を形成する。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る固体撮像装置を備えるデジタルカメラの概略構成を示すブロック図。
【図２】実施形態に係る固体撮像装置の概略構成を示すブロック図。
【図３】実施形態に係る画素アレイに配列される光電変換素子の平面視形状を示す説明図。
【図４】図３に示すＡ−Ａ´線による断面を模式的に示す説明図。
【図５】実施形態に係る固体撮像装置の製造工程を示す断面模式図。
【図６】実施形態に係る固体撮像装置の製造工程を示す断面模式図。
【図７】実施形態に係る固体撮像装置の製造工程を示す断面模式図。
【図８】実施形態に係る光電変換素子および素子分離領域の構成を表面照射型のイメージセンサに採用した場合の説明図。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、実施形態に係る固体撮像装置の製造方法および固体撮像装置を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【００１０】
図１は、実施形態に係る固体撮像装置１４を備えるデジタルカメラ１の概略構成を示すブロック図である。図１に示すように、デジタルカメラ１は、カメラモジュール１１と後段処理部１２とを備える。
【００１１】
カメラモジュール１１は、撮像光学系１３と固体撮像装置１４とを備える。撮像光学系１３は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置１４は、撮像光学系１３によって結像される被写体像を撮像し、撮像によって得られた画像信号を後段処理部１２へ出力する。かかるカメラモジュール１１は、デジタルカメラ１以外に、例えば、カメラ付き携帯端末等の電子機器に適用される。
【００１２】
後段処理部１２は、ＩＳＰ（Image  Signal  Processor）１５、記憶部１６および表示部１７を備える。ＩＳＰ１５は、固体撮像装置１４から入力される画像信号の信号処理を行う。かかるＩＳＰ１５は、例えば、ノイズ除去処理、欠陥画素補正処理、解像度変換処理等の高画質化処理を行う。
【００１３】
そして、ＩＳＰ１５は、信号処理後の画像信号を記憶部１６、表示部１７およびカメラモジュール１１内の固体撮像装置１４が備える後述の信号処理回路２１（図２参照）へ出力する。ＩＳＰ１５からカメラモジュール１１へフィードバックされる画像信号は、固体撮像装置１４の調整や制御に用いられる。
【００１４】
記憶部１６は、ＩＳＰ１５から入力される画像信号を画像として記憶する。また、記憶部１６は、記憶した画像の画像信号をユーザの操作等に応じて表示部１７へ出力する。表示部１７は、ＩＳＰ１５あるいは記憶部１６から入力される画像信号に応じて画像を表示する。かかる表示部１７は、例えば、液晶ディスプレイである。
【００１５】
次に、図２を参照してカメラモジュール１１が備える固体撮像装置１４について説明する。図２は、実施形態に係る固体撮像装置１４の概略構成を示すブロック図である。図２に示すように、固体撮像装置１４は、イメージセンサ２０と、信号処理回路２１とを備える。
【００１６】
ここでは、イメージセンサ２０が、入射光を光電変換する光電変換素子の入射光が入射する面とは逆の面側に配線層が形成される所謂裏面照射型ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサである場合について説明する。
【００１７】
なお、本実施形態に係るイメージセンサ２０は、裏面照射型ＣＭＯＳイメージセンサに限定するものではなく、表面照射型ＣＭＯＳイメージセンサや、ＣＣＤ（Charge  Coupled  Device）イメージセンサ等といった任意のイメージセンサであってもよい。
【００１８】
イメージセンサ２０は、周辺回路２２と、画素アレイ２３とを備える。また、周辺回路２２は、垂直シフトレジスタ２４、タイミング制御部２５、ＣＤＳ（相関二重サンプリング部）２６、ＡＤＣ（アナログデジタル変換部）２７、およびラインメモリ２８を備える。
【００１９】
画素アレイ２３は、イメージセンサ２０の撮像領域に設けられる。かかる画素アレイ２３には、撮像画像の各画素に対応する複数の光電変換素子が、水平方向（行方向）および垂直方向（列方向）へ２次元アレイ状（マトリックス状）に配置されている。そして、画素アレイ２３は、各画素に対応する各光電変換素子が入射光量に応じた信号電荷（例えば、電子）を発生させて蓄積する。
【００２０】
タイミング制御部２５は、垂直シフトレジスタ２４に対して動作タイミングの基準となるパルス信号を出力する処理部である。垂直シフトレジスタ２４は、アレイ（行列）状に２次元配列された複数の光電変換素子の中から信号電荷を読み出す光電変換素子を行単位で順次選択するための選択信号を画素アレイ２３へ出力する処理部である。
【００２１】
画素アレイ２３は、垂直シフトレジスタ２４から入力される選択信号によって行単位で選択される各光電変換素子に蓄積された信号電荷を、各画素の輝度を示す画素信号として光電変換素子からＣＤＳ２６へ出力する。
【００２２】
ＣＤＳ２６は、画素アレイ２３から入力される画素信号から、相関二重サンプリングによってノイズを除去してＡＤＣ２７へ出力する処理部である。ＡＤＣ２７は、ＣＤＳ２６から入力されるアナログの画素信号をデジタルの画素信号へ変換してラインメモリ２８へ出力する処理部である。ラインメモリ２８は、ＡＤＣ２７から入力される画素信号を一時的に保持し、画素アレイ２３における光電変換素子の行毎に信号処理回路２１へ出力する処理部である。
【００２３】
信号処理回路２１は、ラインメモリ２８から入力される画素信号に対して所定の信号処理を行って後段処理部１２へ出力する処理部である。信号処理回路２１は、画素信号に対して、例えば、レンズシェーディング補正、傷補正、ノイズ低減処理等の信号処理を行う。
【００２４】
このように、イメージセンサ２０では、画素アレイ２３に配置される複数の光電変換素子が入射光を受光量に応じた量の信号電荷へ光電変換して蓄積し、周辺回路２２が各光電変換素子に蓄積された信号電荷を画素信号として読み出すことによって撮像を行う。
【００２５】
本実施形態では、かかるイメージセンサ２０の画素アレイ２３に配置される複数の光電変換素子の形状を最適化することによって、暗電流の低減を可能としている。次に、図３を参照して、画素アレイ２３に配列される光電変換素子の平面視形状について説明する。
【００２６】
図３は、実施形態に係る画素アレイ２３に配列される光電変換素子の平面視形状を示す説明図である。なお、図３では、光電変換素子の平面視形状を示すため、光電変換素子よりも光が入射する側に設けられる構成要素について図示を省略している。
【００２７】
図３に示すように、画素アレイ２３は、複数の光電変換素子４０が行列状に２次元配列される。各光電変換素子４０は、矩形よりも角数が多い平面視凸多角形（ここでは、八角形）状の受光面を備える。
【００２８】
また、各光電変換素子４０の間には、素子分離領域４３が設けられる。素子分離領域４３は、光電変換素子４０との界面に設けられる絶縁膜４１と、絶縁膜４１によって被覆される遮光部材４２とによって構成される。
【００２９】
このように、本実施形態では、各光電変換素子４０の形状を平面視凸多角形状に整形することによって、暗電流を低減している。具体的には、光電変換素子４０を形成する場合、まず、図３に点線で示す平面視矩形状の光電変換素子を形成する。なお、かかる平面視矩形状の光電変換素子の形状は、一般的な固体撮像素子で採用されている形状である。
【００３０】
平面視矩形状の光電変換素子を形成する場合、例えば、第１導電型（ここでは、Ｐ型とする）の半導体層における光電変換素子の形成位置へ、第２導電型（ここでは、Ｎ型とする）の不純物をイオン注入してＮ型の半導体領域を形成し、Ｐ型の半導体層とＮ型の半導体領域とのＰＮ接合からなる複数のフォトダイオードを形成する。これにより、行列状に２次元配列される複数のフォトダイオードが形成される。
【００３１】
続いて、例えば、各フォトダイオードを矩形状に囲むように、例えば、ＲＩＥ（Reactive  Ion  Etching）によって、半導体層に格子状のトレンチを形成し、トレンチを絶縁部材によって埋める。これにより、図３に点線で示すような平面視矩形状の光電変換素子が形成される。
【００３２】
こうして形成された平面視矩形状の光電変換素子の側面には、ＲＩＥを行ったことによって表面荒れが生じ、ダングリングボンドが発生する。かかるダングリングボンドに起因して発生する電子は、入射する光の有無とは無関係に発生するため、撮像画像中に白傷となって現れて画質劣化の原因となる。そして、ダングリングボンドに起因して発生する電子数は、光電変換素子の面積に比例して増大する。
【００３３】
そこで、本実施形態では、光電変換素子における側面の面積を低減することによって、ダングリングボンドに起因して発生する電子数を低減することにより、暗電流を低減可能な光電変換素子４０とした。
【００３４】
具体的には、図３に点線で示す平面視矩形状の光電変換素子を形成した後、かかる平面視矩形状の光電変換素子における四隅の角を面取りすることによって、平面視八角形の光電変換素子４０を形成する。なお、かかる光電変換素子４０の具体的な形成工程については、図６を参照して後述する。
【００３５】
ここで、光電変換素子４０の平面視における各部位の長さを、図３に示すように、Ｌ１、Ｌ２、Ｌ３とした場合、図３に点線で示す光電変換素子の平面視における外周の長さは、（Ｌ１＋２×Ｌ２）×４となる。
【００３６】
一方、光電変換素子４０の平面視における外周の長さは、（Ｌ１＋Ｌ３）×４となる。Ｌ３＝Ｌ２×√２であるため、光電変換素子４０の平面視における外周の長さは、図３に点線で示す光電変換素子の平面視における外周の長さよりも（２−√２）×Ｌ２×４だけ短くなる。
【００３７】
そして、光電変換素子４０の半導体層における深さと、図３に点線で示す光電変換素子の半導体層における深さとは等しい。したがって、光電変換素子４０は、側面の面積が図３に点線で示す平面視矩形状の光電変換素子における側面の面積よりも小さくなる。
【００３８】
このように、光電変換素子４０は、図３に点線で示す光電変換素子よりも側面の面積を低減することができるので、ダングリングボンドに起因して発生する電子数を低減することにより、暗電流を低減することができる。
【００３９】
しかも、光電変換素子４０は、平面視における外周を構成する各辺のうち、一対の対向する辺の距離が、図３に点線で示す光電変換素子の外周を構成する一対の対向する辺の距離と等しい。したがって、光電変換素子４０は、図３に点線で示す光電変換素子に対して受光面積が大きく低減されることがないので、図３に点線で示す光電変換素子と同等の受光感度を確保することができる。
【００４０】
次に、図４を参照して、実施形態に係る画素アレイ２３の断面構造について説明する。図４は、図３に示すＡ−Ａ´線による断面を模式的に示す説明図である。なお、図４には、光電変換素子４０よりも光が入射する側に設けられる構成要素についても図示している。
【００４１】
図４に示すように、画素アレイ２３は、光が入射する側から順に、マイクロレンズ３１、カラーフィルタ３２、導波路３３、第１導電型（Ｐ型）の半導体（ここでは、Ｓｉ：シリコンとする）層３４、絶縁層３５、接着層３６、支持基板３７を備える。
【００４２】
マイクロレンズ３１は、入射する光を集光する平凸レンズである。カラーフィルタ３２は、赤、緑、青、もしくは白のいずれかの色光を選択的に透過させるフィルタである。導波路３３は、カラーフィルタ３２を透過した光をＰ型のＳｉ層３４側へ導く領域であり、例えば、窒化Ｓｉによって形成される。導波路３３の周囲には、例えば、酸化Ｓｉによって形成される保護膜３８が設けられる。
【００４３】
Ｐ型のＳｉ層３４は、例えば、ボロン等のＰ型の不純物がドープされたＳｉをエピタキシャル成長させて形成される領域である。なお、Ｐ型のＳｉ層３４は、ＳｉウェハへＰ型の不純物をイオン注入して形成されたものであってもよい。
【００４４】
Ｐ型のＳｉ層３４の内部における光電変換素子４０の形成位置には、第２導電型（Ｎ型）のＳｉ領域３９が設けられる。画素アレイ２３では、Ｐ型のＳｉ層３４とＮ型のＳｉ領域３９とのＰＮ接合によって形成されるフォトダイオードが、光電変換素子４０となる。
【００４５】
なお、絶縁層３５の内部には、光電変換素子４０から信号電荷を読み出す読み出しゲート４４や多層配線４５等が設けられる。接着層３６および支持基板３７については、後述する。
【００４６】
また、各光電変換素子４０の間には、素子分離領域４３が設けられる。素子分離領域４３は、光電変換素子４０毎に、Ｐ型のＳｉ層３４を区画するように設けられ、光電変換素子４０との界面が絶縁膜４１によって被覆される遮光部材４２を有する。
【００４７】
より具体的には、素子分離領域４３は、光電変換素子４０を平面視において矩形よりも角数が多い凸多角形状に囲むように設けられる（図３参照）。かかる素子分離領域４３は、各光電変換素子４０の間におけるＰ型のＳｉ層３４に、平面視格子状のトレンチを形成し、アルカリ性の薬液を用いた異方性ウェットエッチング処理を施した後、トレンチの内周を絶縁膜４１で被覆してから遮光部材４２を埋めることで形成される。
【００４８】
次に、かかる素子分離領域４３の形成方法を含む固体撮像装置１４の製造方法について、図５〜図７を参照して説明する。なお、固体撮像装置１４における画素アレイ２３以外の部分の製造方法は、一般的なＣＭＯＳイメージセンサと同様である。このため、以下では、固体撮像装置１４における画素アレイ２３部分の製造方法について説明する。
【００４９】
図５〜図７は、実施形態に係る固体撮像装置１４の製造工程を示す断面模式図である。なお、図５〜図７には、画素アレイ２３における図４に示す部分の製造工程を選択的に示している。
【００５０】
図５の（ａ）に示すように、画素アレイ２３を製造する場合には、Ｓｉウェハ等の半導体基板４上にＰ型のＳｉ層３４を形成する。このとき、例えば、半導体基板４上にボロン等のＰ型の不純物がドープされたＳｉ層をエピタキシャル成長させることにより、Ｐ型のＳｉ層３４を形成する。なお、かかるＰ型のＳｉ層３４は、Ｓｉウェハの内部へＰ型の不純物をイオン注入してアニール処理を行うことにより形成されてもよい。
【００５１】
続いて、Ｐ型のＳｉ層３４における光電変換素子４０の形成位置へ、例えば、リン等のＮ型の不純物をイオン注入してアニール処理を行うことによって、Ｐ型のＳｉ層３４にＮ型のＳｉ領域３９を行列状に２次元配列する。これにより、画素アレイ２３には、Ｐ型のＳｉ層３４とＮ型のＳｉ領域３９とのＰＮ接合によってフォトダイオードである光電変換素子４０が形成される。
【００５２】
その後、図５の（ｂ）に示すように、Ｐ型のＳｉ層３４上に読み出しゲート４４や多層配線４５等とともに、絶縁層３５を形成する。かかる工程では、Ｐ型のＳｉ層３４の上面に読み出しゲート４４等を形成した後、酸化Ｓｉ層を形成する工程と、酸化Ｓｉ層に所定の配線パターンを形成する工程と、配線パターン内にＣｕ等を埋め込んで多層配線４５を形成する工程とを繰り返す。これにより、内部に読み出しゲート４４や多層配線４５等が設けられた絶縁層３５が形成される。
【００５３】
続いて、図５の（ｃ）に示すように、絶縁層３５の上面に接着剤を塗布して接着層３６を設け、接着層３６の上面に、例えば、Ｓｉウェハ等の支持基板３７を貼着する。その後、図５の（ｄ）に示す構造体の天地を反転させた後、例えば、グラインダ等の研磨装置によって半導体基板４を裏面側（ここでは、上面側）から研磨し、半導体基板４を所定の厚さになるまで薄化する。
【００５４】
さらに、例えば、ＣＭＰ（Chemical  Mechanical  Polishing）によって半導体基板４の裏面側をさらに研磨し、図５の（ｄ）に示すように、Ｐ型のＳｉ層３４の受光面となる裏面（ここでは、上面）を露出させる。
【００５５】
その後、図６の（ａ）に示すように、Ｐ型のＳｉ層３４における素子分離領域４３（図４参照）の形成位置、つまり、各Ｎ型のＳｉ領域３９の間の位置に、例えば、ＲＩＥによって素子分離用のトレンチ５を形成する。
【００５６】
このとき、光電変換素子４０毎にＰ型のＳｉ層３４を区画するように、平面視格子状のトレンチ５を形成することによって（図３参照）、図６の（ｂ）に示すように、各光電変換素子４０を平面視矩形状に整形する。これにより、各光電変換素子４０におけるミラー指数が［１００］の面４０ａ、および、ミラー指数が［１００］の面と等価な面４０ｂ、４０ｃ、４０ｄが露出する。なお、ここで形成されるトレンチ５の底面は、ミラー指数が［１１１］の面である。
【００５７】
その後、光電変換素子４０に対して、アルカリ性の薬液を用いた異方性ウェットエッチングを行う。アルカリ性の薬液を用いた異方性ウェットエッチングでは、Ｓｉにおけるミラー指数が［１００］の面４０ａにおけるエッチングレートに比べて、ミラー指数が［１１０］の面におけるエッチングレートの方が非常に高い。
【００５８】
このため、光電変換素子４０に対して、上記異方性ウェットエッチングを行うと、図６の（ｃ）に示すように、各光電変換素子４０におけるミラー指数が［１１０］の面４０ｅ、および、ミラー指数が［１１０］と等価な面４０ｆ、４０ｇ、４０ｈが露出する。つまり、トレンチ５を形成した段階では、平面視矩形状であった各光電変換素子４０が、矩形よりも角数が多い平面視凸多角形（ここでは、八角形）状に整形される。
【００５９】
これにより、本実施形態では、各光電変換素子４０における有効な受光面の面積を大きく縮小することなく、各光電変換素子４０の側面（周面）の面積を低減することができる。このように、画素アレイ２３では、各光電変換素子４０においてダングリングボンドの生じる恐れがある側面（周面）の面積を低減することができるので、ダングリングボンドに起因して入射光の有無とは無関係に発生する電子数を低減することができる。したがって、画素アレイ２３によれば、暗電流を低減することができる。
【００６０】
また、アルカリ性の薬液を用いた異方性ウェットエッチングでは、Ｓｉにおけるミラー指数が［１１０］の面４０ｅにおけるエッチングレートに比べて、ミラー指数が［１１１］の面におけるエッチングレートの方が非常に低い。このため、異方性ウェットエッチングによって、トレンチ５の深さが必要以上に深く形成されることを抑制することができる。
【００６１】
また、本実施形態では、ＲＩＥによるドライエッチングによってトレンチ５を形成した後に、ウェットエッチングを行うので、ＲＩＥによって生じたトレンチ５の表面荒れを修復することができる。これにより、画素アレイ２３では、ダングリングボンドが低減されるので、暗電流を低減することができる。
【００６２】
続いて、図７の（ａ）に示すように、トレンチ５の内周面に、例えば、ＣＶＤ（Chemical  Vapor  Deposition）やスパッタ等を用いて酸化Ｓｉ等の絶縁膜４１を形成し、絶縁膜４１によって内周面が被覆されたトレンチ５の内部へ、例えば、ＣＶＤを用いてアルミ等の遮光部材４２を埋め込む。これにより、素子分離領域４３が形成される。
【００６３】
このように、本実施形態では、トレンチ５の内周面を絶縁膜４１によって被覆した後に、トレンチ５の内部に遮光部材４２を埋め込んで素子分離領域４３を形成するので、各光電変換素子４０間を電気的および光学的に素子分離することができる。
【００６４】
したがって、画素アレイ２３によれば、光電変換素子４０へ隣設される光電変換素子４０側から光や電子の侵入を防止することができるので、撮像画像に混色が発生することを抑制することができる。
【００６５】
また、素子分離領域４３によって囲まれる光電変換素子４０におけるＰ型のＳｉ層３４は、光の屈折率が４程度であり、素子分離領域４３の周面を構成する酸化Ｓｉからなる絶縁膜４１は、光の屈折率が１．５程度である。
【００６６】
さらに、上述したように、素子分離領域４３は、平面視八角形状に光電変換素子４０を囲む。このため、光電変換素子４０へ入射する光は、素子分離領域４３の周面で全反射する。したがって、実施形態の素子分離領域４３によれば、受光感度を向上させることができる。
【００６７】
続いて、図７の（ｂ）に示すように、Ｐ型のＳｉ層３４の上面に、例えば、ＣＶＤを用い、酸化Ｓｉを積層することによって保護膜３８を形成し、図７の（ｃ）に示すように、光電変換素子４０上における保護膜３８を選択的に除去する。
【００６８】
そして、図７の（ｃ）に示すように、保護膜３８が選択的に除去されてできた開口の内部へ、例えば、ＣＶＤを用い、窒化Ｓｉを積層することによって、導波路３３を形成する。この後、導波路３３の上面にカラーフィルタ３２およびマイクロレンズ３１を順次形成することによって、図４に示す画素アレイ２３が形成される。
【００６９】
なお、これまで、実施形態に係るイメージセンサ２０が裏面照射型のイメージセンサである場合について説明したが、上記した光電変換素子４０および素子分離領域４３の構成は、表面照射型のイメージセンサに採用することもできる。
【００７０】
図８は、実施形態に係る光電変換素子４０および素子分離領域４３の構成を表面照射型のイメージセンサに採用した場合の説明図である。図８には、表面照射型のイメージセンサにおける画素アレイ２３ａの模式的な断面の一部を示している。なお、図８に示す構成要素のうち、図４に示す構成要素と同様の機能を有する構成要素については、図４に示す符号と同一の符号を付することにより、その説明を省略する。
【００７１】
図８に示すように、画素アレイ２３ａは、Ｐ型のＳｉ層３４が半導体基板４上に設けられる点、および、読み出しゲート４４や多層配線４５が設けられる絶縁層３５がＰ型のＳｉ層３４の受光面（上面）側に配置される点を除き、図４に示す画素アレイ２３と同様の構成である。
【００７２】
このように、実施形態に係る光電変換素子４０および素子分離領域４３の構成を表面照射型のイメージセンサに採用する場合にも、光電変換素子４０および素子分離領域４３の形成方法および構成は、図４に示す画素アレイ２３と同様である。
【００７３】
したがって、図８に示す画素アレイ２３ａによっても、各光電変換素子４０における有効な受光面の面積を大きく縮小することなく、各光電変換素子４０の側面（周面）の面積を低減することができるので、暗電流を低減することができる。
【００７４】
上述したように、実施形態に係る固体撮像装置の製造方法では、素子分離用のトレンチを平面視格子状に形成することによって、光電変換素子を平面視矩形状にした後、光電変換素子に対して、アルカリ性の薬液を用いた異方性ウェットエッチングを行う。
【００７５】
これにより、光電変換素子が矩形よりも角数が多い平面視凸多角形状に整形されるので、光電変換素子の側面（周面）の面積を低減することができる。このように、各光電変換素子においてダングリングボンドの生じる恐れがある側面（周面）の面積を低減することができるので、ダングリングボンドに起因して入射光の有無とは無関係に発生する電子数を低減することができる。したがって、暗電流を低減することができる。
【００７６】
また、実施形態に係る矩形よりも角数が多い平面視凸多角形状の光電変換素子によれば、外周を構成する一対の対向する辺の距離が同じ平面視矩形状の光電変換素子と、略同等の受光感度を確保することができる。
【００７７】
なお、上述した実施形態では、光電変換素子を平面視八角形状にする場合を例に挙げて説明したが、矩形よりも角数が多い任意の平面視凸多角形状に整形してもよく、平面視円形状にしてもよい。かかる場合には、例えば、所望の平面視形状となる開口が各光電変換素子上に設けられるマスクを用いたエッチングを行うことによって形成する。
【００７８】
これにより、光電変換素子は、平面視凸多角形状の角数が多いほど、また、平面視円形に近い形状になるほど、側面の面積を図３に示す光電変換素子よりも狭くすることができるので、より一層暗電流を低減することができる。
【００７９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８０】
１  デジタルカメラ、  １１  カメラモジュール、  １２  後段処理部、  １３  撮像光学系、  １４  固体撮像装置、  １５  ＩＳＰ、  １６  記憶部、  １７  表示部、  ２０  イメージセンサ、  ２１  信号処理回路、  ２２  周辺回路、  ２３  画素アレイ、  ２４  垂直シフトレジスタ、  ２５  タイミング制御部、  ２６  ＣＤＳ、  ２７  ＡＤＣ、  ２８  ラインメモリ、  ３１  マイクロレンズ、  ３２  カラーフィルタ、  ３３  導波路、  ３４  Ｐ型のＳｉ層、  ３５  絶縁層、  ３６  接着層、  ３７  支持基板、  ３８  保護膜、  ３９  Ｎ型のＳｉ領域、  ４０  光電変換素子、  ４１  絶縁膜、  ４２  遮光部材、  ４３  素子分離領域、  ４４  読み出しゲート、  ４５  多層配線、  ４  半導体基板、  ５  トレンチ、  ４０ａ  ミラー指数が［１００］の面、  ４０ｅ  ミラー指数が［１１０］の面
【図１】
2015032636.tif 000003
【図２】
2015032636.tif 000004
【図３】
2015032636.tif 000005
【図４】
2015032636.tif 000006
【図５】
2015032636.tif 000007
【図６】
2015032636.tif 000008
【図７】
2015032636.tif 000009
【図８】
2015032636.tif 000010