(57)【要約】【課題】  基板にはんだ実装した際のクラック発生が抑制されたセラミック電子部品を提供する。【解決手段】  セラミックコンデンサ１０において、樹脂部４０Ａ、４０Ｂが形成されていることで、めっき層５０Ａ、５０Ｂが境界Ｂ１から遠ざけられて、基板１１にはんだ実装した際、めっき層５０Ａ、５０Ｂの表面にはんだ１２が付着して広がったとしても、はんだ１２は上記境界Ｂ１から離れて存在する。そのため、セラミックコンデンサ１０においては、基板１１に変形が生じたときに、基板１１に生じた応力がはんだ１２を介して境界Ｂ１近傍まで伝わりづらく、境界Ｂ１近傍に達する応力の緩和が図られており、境界Ｂ１近傍を起点とするクラックＣの発生が抑制されている。【選択図】図１
2015029009.tif 000002
【特許請求の範囲】
【請求項１】
一対の対向する端面と、前記端面同士を繋ぐ一対の対向する第１側面と、前記第１側面同士を繋ぐように設けられている一対の対向する第２側面とを有するセラミック素体と、
前記セラミック素体の端面と、前記セラミック素体の前記第１側面および前記第２側面の一部とを覆う端子電極と、
前記セラミック素体の前記第１側面および前記第２側面と前記端子電極との境界近傍において、前記端子電極の表面の一部と前記セラミック素体の表面とを、連続的にかつ直接覆う樹脂部と、
前記端子電極の表面のうち、前記樹脂部で覆われた部分の残部を直接覆うめっき層と
を備える、セラミック電子部品。
【請求項２】
前記端子電極の表面にある、前記樹脂部と前記めっき層との境界が、前記セラミック素体の端面の対向方向に関し、前記端面よりも外側に位置している、請求項１に記載のセラミック電子部品。
【請求項３】
前記樹脂部が、前記セラミック素体と前記端子電極との境界全て覆うように、前記セラミック素体周りを巻回している、請求項１または２に記載のセラミック電子部品。
【請求項４】
前記樹脂部が、前記セラミック素体の一方の端面側と他方の端面側の両方に、離間して設けられている、請求項３に記載のセラミック電子部品。
【請求項５】
前記樹脂部が、前記セラミック素体の前記一対の第１側面および前記一対の第２側面のうちの少なくとも１面の全面を覆っている、請求項１−４のいずれか一項に記載のセラミック電子部品。
【請求項６】
前記樹脂部が、前記セラミック素体の前記一対の第１側面および前記一対の第２側面の４面の全面を覆っている、請求項５に記載のセラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品に関する。
【背景技術】
【０００２】
セラミック電子部品が実装される基板には、外部からの衝撃や熱に起因して、伸縮や撓みといった変形が生じることがある。基板が変形すると、はんだ実装されたセラミック電子部品には、はんだを介して、基板の変形に伴う応力が伝わる。その結果、セラミック電子部品のセラミック素体にクラックが生じることがある。
【０００３】
下記特許文献１には、基板の撓み時における変形ストレスのセラミック電子部品への伝播を緩和するために、端子電極の内部に、機械的な緩衝層として導電性樹脂層を設ける技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−２５７２１１号公報
【特許文献２】特開平９−１８０９５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来のセラミック電子部品では、端子電極の最外層であるメッキ層が端子電極の全面に亘って設けられているため、はんだ実装されたときに、はんだが端子電極とセラミック素体との境界近傍にも形成される。その結果、その境界近傍のセラミック素体に、はんだを介して、基板の変形に伴う応力が伝達され、その境界近傍を起点としてセラミック素体の内側に向かうクラックが生じ得る。
【０００６】
本発明は、上述の問題を解決するためになされたものであり、基板にはんだ実装した際のクラック発生が抑制されたセラミック電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るセラミック電子部品は、一対の対向する端面と、端面同士を繋ぐ一対の対向する第１側面と、第１側面同士を繋ぐように設けられている一対の対向する第２側面とを有するセラミック素体と、セラミック素体の端面と、セラミック素体の第１側面および第２側面の一部とを覆う端子電極と、セラミック素体の第１側面および第２側面と端子電極との境界近傍において、端子電極の表面の一部とセラミック素体の表面とを、連続的にかつ直接覆う樹脂部と、端子電極の表面のうち、樹脂部で覆われた部分の残部を直接覆うめっき層とを備える。
【０００８】
上記セラミック電子部品において、端子電極の表面のうち、セラミック素体との境界近傍の部分は樹脂層で覆われ、その残部がめっき層で覆われているため、めっき層は、セラミック素体と端子電極との境界から離れて存在している。そのため、このセラミック電子部品を、基板にはんだ実装した際、めっき層の表面にはんだが付着して広がったとしても、はんだは上記境界から離れて存在することとなる。したがって、基板が変形したときに、基板に生じた応力がはんだを介して上記境界近傍まで伝わりづらく、境界近傍に達する応力の緩和が図られており、上記境界近傍を起点とするクラックの発生が抑制されている。
【０００９】
また、端子電極の表面にある、樹脂部とめっき層との境界が、セラミック素体の端面の対向方向に関し、端面よりも外側に位置している態様であってもよい。この場合、はんだは、上記境界に対し、セラミック素体の端面の対向方向において十分に離れて存在するため、より効果的にクラックの発生が抑制される。また、耐熱衝撃性が向上する。さらに、はんだ実装に用いるはんだの量を低減することもできる。
【００１０】
また、樹脂部が、セラミック素体と端子電極との境界全て覆うように、セラミック素体周りを巻回している態様であってもよい。この場合、樹脂部がセラミック素体周りに巻回されることで、セラミック電子部品における樹脂部の接合強度の向上が図られる。また、樹脂部を容易に形成することができる。
【００１１】
また、樹脂部が、セラミック素体の一方の端面側と他方の端面側の両方に、離間して設けられている態様であってもよい。この場合、セラミック電子部品が実装される基板とセラミック素体との間に、大きなスペースを確保することができるため、そのスペースにゴミ等が溜まりにくい。
【００１２】
また、樹脂部が、セラミック素体の一対の第１側面および一対の第２側面のうちの少なくとも１面の全面を覆っている態様であってもよい。この場合、樹脂部とセラミック素体との接着強度、および、樹脂部と端子電極との接着強度の向上が図られる。
【００１３】
また、樹脂部が、セラミック素体の一対の第１側面および一対の第２の側面４面の全面を覆っている態様であってもよい。この場合、上記接着強度のさらなる向上が図られる。
【発明の効果】
【００１４】
本発明によれば、基板にはんだ実装した際のクラック発生が抑制されたセラミック電子部品が提供される。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施形態に係るセラミックコンデンサを示す断面図である。
【図２】図２は、図１に示すセラミックコンデンサの側面図である。
【図３】図３は、製造段階における図１にセラミックコンデンサの示した側面図である。
【図４】図４は、従来技術に係るセラミックコンデンサを示した断面図である。
【図５】図５は、異なる態様のセラミックコンデンサを示した側面図である。
【図６】図６は、異なる態様のセラミックコンデンサを示した側面図である。
【図７】図７は、異なる態様のセラミックコンデンサを示した側面図である。
【図８】図８は、熱衝撃性試験に供した実施例１に係るセラミックコンデンサを示した断面図である。
【図９】図９は、熱衝撃性試験に供した実施例２に係るセラミックコンデンサを示した断面図である。
【発明を実施するための形態】
【００１６】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１７】
本発明の実施形形態に係るセラミック電子部品として、セラミックコンデンサ１０について、図１、２を参照しつつ説明する。
【００１８】
セラミックコンデンサ１０は、基板１００上にはんだ１１０を用いて実装（はんだ実装）されるものであり、セラミック素体２０と、セラミック素体２０の両端部に設けられた一対の端子電極３０Ａ、３０Ｂと、端子電極３０Ａ、３０Ｂの表面３０ａを覆う一対の樹脂層４０Ａ、４０Ｂおよび一対のめっき層５０Ａ、５０Ｂとを備えている。
【００１９】
セラミック素体２０は、セラミック層を介して複数の内部電極層２２が積層されたものであり、略直方体形状を有している。複数の内部電極層２２は、セラミック素体２０の対向する一対の端面２０ａまで延びて、端面２０ａにおいて露出している。すなわち、略直方体形状を有するセラミック素体２０は、一対の対向する端面２０ａと、内部電極層２２の積層方向において端面２０ａ同士を繋ぐ一対の対向する第１側面２０ｂと、第１側面２０ｂ同士を繋ぐように設けられている一対の対向する第２側面２０ｃとを有している。なお、セラミック素体２０の一対の第１側面２０ｂは、その一方の面２０ｄが基板１００に対向する面であり、この面２０ｄを特に基板実装面と称す。
【００２０】
説明の便宜上、以下では、内部電極層２２の積層方向であるセラミック素体２０の厚さ方向をＺ方向、セラミック素体２０の端面２０ａの対向方向をＸ方向、Ｚ方向およびＸ方向と直交する方向をＹ方向とする。
【００２１】
端子電極３０Ａ、３０Ｂは、セラミック素体２０の端面２０ａの全面と、端面２０ａ近傍の各側面２０ｂ、２０ｃの部分とを、全体的に覆っている。セラミック素体２０の側面２０ｂ、２０ｃと端子電極３０Ａ、３０Ｂとの間には境界Ｂ１が形成されている。この境界Ｂ１は、セラミック素体２０を囲むように、４つの側面２０ｂ、２０ｃの全てに形成されている。各端子電極３０Ａ、３０Ｂは、端面２０ａに露出する内部電極層２２と接続されて、内部電極層２２との導通が図られている。端子電極３０Ａ、３０Ｂは、たとえばＣｕで構成されており、セラミック素体２０にＣｕを焼結させることにより形成されている。
【００２２】
一対の樹脂部４０Ａ、４０Ｂのそれぞれは、端子電極３０Ａ、３０Ｂとセラミック素体２０との境界Ｂ１およびその近傍の、端子電極３０Ａ、３０Ｂおよびセラミック素体２０を直接覆っている。より詳しくは、図１の断面図から明らかなように、樹脂部４０Ａ、４０Ｂは、境界Ｂ１の周囲のセラミック素体２０の側面２０ａ、２０ｃと端子電極３０Ａ、３０Ｂの縁領域３０ｂとを連続的に覆っており、また、図２の側面図から明らかなように、樹脂部４０Ａ、４０Ｂは、セラミック素体２０を一周する境界Ｂ１を全て覆うように、セラミック素体２０の周囲を巻回している。
【００２３】
樹脂部４０Ａ、４０Ｂは、絶縁性を有しており、導電性を発現させるための導電性粒子や導電性フィラー等を実質的に含まない樹脂で構成されている。樹脂部４０Ａ、４０Ｂに採用される材料としては、エポキシ樹脂やフェノール樹脂、ポリイミド樹脂等がある。樹脂部４０Ａ、４０Ｂは、たとえば塗布成形により設けることができる。
【００２４】
一対のめっき層５０Ａ、５０Ｂのそれぞれは、端子電極３０Ａ、３０Ｂの表面３０ａのうち、樹脂部４０Ａ、４０Ｂが覆っている縁領域３０ｂの残部領域３０ｃ（縁領域３０ｂ以外の領域）を、全体的に覆っている。めっき層５０Ａ、５０Ｂは、電解めっき法によって形成された導電性を有する層であり、内側のＮｉめっき層および外側のＳｎめっき層の２層構造を有している。
【００２５】
このように、端子電極３０Ａ、３０Ｂの表面３０ａは、樹脂部４０Ａ、４０Ｂで覆われた領域３０ｂと、めっき層５０Ａ、５０Ｂで覆われた領域３０ｃとに分かれている。このような領域分けは、たとえば以下に示す製法により実現することができる。
【００２６】
すなわち、図３に示すように、まず、セラミック素体２０および端子電極３０Ａ、３０Ｂの、境界Ｂ１近傍の帯状領域に、樹脂部４０Ａ、４０Ｂを形成する。
【００２７】
次に、電解めっき法により、めっき層５０Ａ、５０Ｂを形成する。このとき、端子電極３０Ａ、３０Ｂの縁領域３０ｂは樹脂部４０Ａ、４０Ｂで覆われているため、この領域３０ｂにはめっきが形成されず、樹脂部４０Ａ、４０Ｂから露出している端子電極３０Ａ、３０Ｂの領域３０ｃにのみ、めっき層５０Ａ、５０Ｂが形成される。
【００２８】
その結果、樹脂部４０Ａ、４０Ｂと、めっき層５０Ａ、５０Ｂとの間には、明確な境界Ｂ２が形成される。
【００２９】
以上で説明したセラミックコンデンサ１０において、端子電極３０Ａ、３０Ｂの表面３０ａのうち、セラミック素体２０との境界Ｂ１近傍の表面領域３０ｂは樹脂層４０Ａ、４０Ｂで覆われ、その残部３０ｃがめっき層５０Ａ、５０Ｂで覆われている。
【００３０】
そのため、めっき層５０Ａ、５０Ｂは、セラミック素体２０と端子電極３０Ａ、３０Ｂとの境界Ｂ１から離れて存在している。
【００３１】
ここで、図３に示すように、上述した樹脂部４０Ａ、４０Ｂが形成されていない従来技術に係るセラミックコンデンサ１１０においては、端子電極１３０Ａ、１３０Ｂの表面の全面に、めっき層１５０Ａ、１５０Ｂが形成される。そのため、基板１１１にはんだ実装した際、はんだ１１２が、セラミック素体１２０と端子電極１３０Ａ、１３０Ｂとの境界Ｂ１の近傍にも形成される。そのため、基板１１１に、伸縮や撓みといった変形が生じたときに、境界Ｂ１の近傍のセラミック素体１２０に、はんだ１１２を介して、基板１１１の変形に伴う応力が伝達され、その境界Ｂ１近傍（境界Ｂ１およびその周囲領域）を起点としてセラミック素体１２０の内側に向かうクラックＣが発生する。
【００３２】
一方、上述した実施形態に係るセラミックコンデンサ１０においては、図１に示すように、樹脂部４０Ａ、４０Ｂが形成されていることで、めっき層５０Ａ、５０Ｂが境界Ｂ１から遠ざけられているため、基板１１にはんだ実装した際、めっき層５０Ａ、５０Ｂの表面にはんだ１２が付着して広がったとしても、はんだ１２は上記境界Ｂ１から離れて存在する。
【００３３】
そのため、セラミックコンデンサ１０においては、基板１１に変形が生じたときに、基板１１に生じた応力がはんだ１２を介して境界Ｂ１近傍まで伝わりづらく、境界Ｂ１近傍に達する応力の緩和が図られており、境界Ｂ１近傍を起点とするクラックＣの発生が抑制されている。
【００３４】
また、各樹脂部４０Ａ、４０Ｂは、セラミック素体２０と端子電極３０Ａ、３０Ｂとの境界Ｂ１の全て覆うように、セラミック素体周りを巻回しているため、セラミックコンデンサ１０における樹脂部４０Ａ、４０Ｂの接合強度の向上が図られる。また、セラミック素体周りを一周させることで、セラミック素体周りに部分的に形成する場合よりも、樹脂部４０Ａ、４０Ｂを容易に形成することができる。
【００３５】
加えて、一対の樹脂部４０Ａ、４０Ｂは、セラミック素体２０の両端面２０ａの側に（すなわち、端子電極３０Ａの側と端子電極３０Ｂの側の両方に）、所定距離だけ離間して設けられている。
【００３６】
そのため、図１に示すように、セラミック素体２０の実装面２０ｄの側には、一対の樹脂部４０Ａ、４０Ｂに挟まれた領域があり、領域には、セラミック素体２０と基板１１との間に大きなスペースＳが形成されている。このスペースＳには、フラックス残渣といったゴミ等が収容できるように、ある程度大きいことが好ましい。すなわち、大きなスペースＳを確保することにより、フラックス残渣に起因する短絡（いわゆる、マイグレーション）が抑制される。
【００３７】
なお、樹脂部４０Ａ、４０Ｂは、上述した形態に限らず、たとえば図５〜７に示すような形態であってもよい。
【００３８】
図５に示した樹脂部４０Ｃは、上述した樹脂部４０Ａと樹脂部４０Ｂとの間を樹脂で埋めて、一体的に形成したものである。すなわち、樹脂部４０Ｃは、セラミック素体２０の４つの側面２０ｂ、２０ｃおよび両端子電極３０Ａ、３０Ｂの縁領域３０ａを、一体的に覆っている。
【００３９】
このような樹脂部４０Ｃであっても、上述した樹脂部４０Ａ、４０Ｂ同様、境界Ｂ１からめっき層５０Ａ、５０Ｂを遠ざけることで、境界Ｂ１近傍を起点とするクラックＣの発生が抑制される。加えて、接着面積の拡大により、樹脂部４０Ｃとセラミック素体２０との接着強度が図られ、それに伴い、樹脂部４０Ｃと端子電極３０Ａ、３０Ｂとの接着強度の向上も図られる。
【００４０】
図６に示した樹脂部４０Ｄは、セラミック素体２０の４つの側面２０ｂ、２０ｃに設けた図５の樹脂部４０Ｃとは異なり、セラミック素体２０の実装面２０ｄの側にのみ設けられている。このような樹脂部４０Ｄでも、少なくとも実装面２０ｄの側においては、境界Ｂ１からめっき層５０Ａ、５０Ｂを遠ざけることができるので、実装面２０ｄ上の境界Ｂ１を起点とするクラックＣの発生が抑制される。また、樹脂部４０Ａ、４０Ｂに比べて、セラミック素体２０との接着面積が拡大するため、樹脂部４０Ｄとセラミック素体２０との接着強度および樹脂部４０Ｄと端子電極３０Ａ、３０Ｂとの接着強度の向上も図られている。
【００４１】
図７に示した樹脂部４０Ａ、４０Ｂは、めっき層５０Ａ、５０Ｂとの境界Ｂ２が、Ｘ方向に関して、端面２０ａよりも外側に位置している。すなわち、めっき層５０Ａ、５０Ｂは、平面視（Ｚ方向からの視点）において、セラミック素体２０とは重畳していない。
【００４２】
このようにめっき層５０Ａ、５０Ｂが、セラミック素体２０と重畳しない構成とすることで、はんだ１２が、境界Ｂ１に対し、Ｘ方向において十分に離れて存在するため、より効果的にクラックＣの発生が抑制され、その上、耐熱衝撃性の向上およびはんだ実装に用いるはんだの量を低減することができる。
【００４３】
ここで、セラミックコンデンサ１０の耐熱衝撃性について、図８、９を参照しつつ説明する。
【００４４】
発明者らは、セラミックコンデンサ１０の耐熱衝撃性を調べるために、下記の手順により熱衝撃性試験を実施した。
【００４５】
まず、端子電極３０Ａ、３０Ｂとセラミック素体２０との境目Ｂ１からセラミック素体２０の端面２０ａまでの距離と、境界Ｂ１から端面２０ａ側のめっき層５０Ａ、５０Ｂまでの距離との比が異なる、図８に示す実施例１および図９に示す実施例２において、めっき層５０Ａ、５０Ｂと樹脂部４０Ａ、４０Ｂとの境界Ｂ２の位置が異なるセラミックコンデンサのサンプル１〜５（実施例１）およびサンプル６〜１４（実施例２）を、それぞれ１００個準備した。
【００４６】
実施例１では、図８に示すように、端子電極３０Ａ、３０Ｂとセラミック素体２０との境目Ｂ１からセラミック素体２０の端面２０ａまでの距離Ｘに対し、境界Ｂ１から端面２０ａ側のめっき層５０Ａ、５０Ｂまでの距離が０．５Ｘとなっている。
【００４７】
実施例２では、図９に示すように、端子電極３０Ａ、３０Ｂとセラミック素体２０との境目Ｂ１からセラミック素体２０の端面２０ａまでの距離Ｙに対し、境界Ｂ１から端面２０ａ側のめっき層５０Ａ、５０Ｂまでの距離が２Ｙとなっている。
【００４８】
そして、各サンプルをガラスエポキシ基板にはんだリフローにて実装した上で、各サンプルに対し、下記（ｉ）工程〜（ｉｖ）工程からなる１つの熱処理サイクルを、１０００回繰り返した。
（ｉ）コンデンサ素体の温度が−５５℃となる温度条件の下で、基板および各サンプルを３０分保持する工程
（ｉｉ）３０分でコンデンサ素体の温度を１２５℃まで昇温する工程
（ｉｉｉ）コンデンサ素体の温度が１２５℃となる温度条件の下で、基板および各サンプルを３０分保持する工程
（ｉｖ）３０分でコンデンサ素体の温度を−５５℃まで降温する工程
【００４９】
その後、外観によりセラミック素体へのクラックの発生の有無を判定した。測定結果の評価方法は、各サンプルにおいて、１００個のうち、５１〜１００個クラックがあったサンプルを×、３１〜５０個クラックがあったサンプルを△、１１〜３０個クラックがあったサンプルを○、０〜１０個クラックがあったサンプルを◎とした。
【００５０】
以下の表１に、実施例１の測定結果を示す。
【表１】
2015029009.tif 000003
【００５１】
この測定結果から、実施例１においては、境界Ｂ１から境界Ｂ２までの距離がＸよりも長い場合、すなわち、境界Ｂ２が端面２０ａよりも外側に位置するときに、良好な耐熱衝撃性が得られることがわかる。
【００５２】
以下の表２に、実施例２の測定結果を示す。
【表２】
2015029009.tif 000004
【００５３】
この測定結果から、実施例２においては、境界Ｂ１から境界Ｂ２までの距離がＹよりも長い場合、すなわち、境界Ｂ２が端面２０ａよりも外側に位置するときに、良好な耐熱衝撃性が得られることがわかる。
【００５４】
以上の実施例１、２から、境界Ｂ２が端面２０ａよりも外側に位置するときには、高い耐熱衝撃性が得られ、かつ、それは、端子電極３０Ａ、３０Ｂとセラミック素体２０との境目Ｂ１からセラミック素体２０の端面２０ａまでの距離と、境界Ｂ１から端面２０ａ側のめっき層５０Ａ、５０Ｂまでの距離との比に因らないことがわかった。
【００５５】
なお、本発明は上述した実施形態に限らず、様々な変形が可能である。
【００５６】
たとえば、上述した実施形態においては、セラミック電子部品の例としてセラミックコンデンサを示したが、本発明は、その他のセラミック電子部品、たとえば、インダクタ、サーミスタ、バリスタ等についても適用可能である。また、樹脂部は、必ずしも一対の端子電極の両方に設ける必要はなく、一方にのみを設ける態様であってもよい。
【符号の説明】
【００５７】
１０…セラミック電子部品（セラミックコンデンサ）、１１…基板、１２…はんだ、２０…セラミック素体、３０Ａ、３０Ｂ…端子電極、４０Ａ、４０Ｂ、４０Ｃ、４０Ｄ…樹脂部、５０Ａ、５０Ｂ…めっき層。
【図１】
2015029009.tif 000005
【図２】
2015029009.tif 000006
【図３】
2015029009.tif 000007
【図４】
2015029009.tif 000008
【図５】
2015029009.tif 000009
【図６】
2015029009.tif 000010
【図７】
2015029009.tif 000011
【図８】
2015029009.tif 000012
【図９】
2015029009.tif 000013