(57)【要約】【課題】特性オン抵抗の上昇を抑制しつつ閾値電圧を向上可能な炭化珪素半導体装置およびその製造方法を提供する。【解決手段】炭化珪素半導体装置は、炭化珪素層１０と、ゲート絶縁層１５とを備える。炭化珪素層１０は、主面１０ａを有する。ゲート絶縁層１５は、炭化珪素層１０の主面１０ａに接して配置されている。炭化珪素層１０は、第１導電型を有するドリフト領域１７と、第１導電型とは異なる第２導電型を有しかつドリフト領域１７に接するボディ領域１３と、第１導電型を有し、ボディ領域１３によってドリフト領域１７と隔てられて配置されたソース領域１４と、ソース領域１４およびドリフト領域１７の少なくとも一方側からボディ領域１３に突出するように配置され、ゲート絶縁層１５と接し、かつ第１導電型を有する突出領域２とを含む。【選択図】図１
2015032614.tif 000002
【特許請求の範囲】
【請求項１】
主面を有する炭化珪素層と、
前記炭化珪素層の前記主面に接して配置されたゲート絶縁層とを備え、
前記炭化珪素層は、第１導電型を有するドリフト領域と、前記第１導電型とは異なる第２導電型を有しかつ前記ドリフト領域に接するボディ領域と、前記第１導電型を有し、前記ボディ領域によって前記ドリフト領域と隔てられて配置されたソース領域と、前記ソース領域および前記ドリフト領域の少なくとも一方側から前記ボディ領域に突出するように配置され、前記ゲート絶縁層と接し、かつ前記第１導電型を有する突出領域とを含む、炭化珪素半導体装置。
【請求項２】
前記突出領域は、前記ドリフト領域側から前記ボディ領域に突出するように配置された第１の突出領域と、前記ソース領域側から前記ボディ領域に突出するように配置された第２の突出領域とを含む、請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記主面に平行な方向に沿った前記第１の突出領域の寸法は、前記主面に垂直な方向に沿った前記第１の突出領域の寸法よりも大きく、前記主面に平行な方向に沿った前記第２の突出領域の寸法は、前記主面に垂直な方向に沿った前記第２の突出領域の寸法よりも大きい、請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記主面に垂直な方向に沿った前記第１の突出領域および前記第２の突出領域の各々の寸法は、前記主面に垂直な方向に沿った前記ソース領域の寸法の半分よりも小さい、請求項２または請求項３に記載の炭化珪素半導体装置。
【請求項５】
前記主面に垂直な方向に沿った前記第１の突出領域および前記第２の突出領域の各々の寸法は、１００ｎｍよりも小さい、請求項２または請求項３に記載の炭化珪素半導体装置。
【請求項６】
前記ボディ領域内において、前記主面に接し、かつ前記第１の突出領域および前記第２の突出領域に挟まれたチャネル領域の長さは、０．５μｍ未満である、請求項２〜請求項５のいずれか１項に記載の炭化珪素半導体装置。
【請求項７】
前記ボディ領域内において、前記主面に接し、かつ前記第１の突出領域および前記第２の突出領域に挟まれたチャネル領域の長さは、理想的な閾値電圧の９０％の閾値電圧に対応する前記チャネル領域の長さよりも小さい、請求項２〜請求項５のいずれか１項に記載の炭化珪素半導体装置。
【請求項８】
前記突出領域は、前記ソース領域および前記ドリフト領域の一方側から前記ボディ領域に突出するように配置される、請求項１に記載の炭化珪素半導体装置。
【請求項９】
前記突出領域は、前記ドリフト領域側から前記ボディ領域に突出するように配置されており、
前記炭化珪素層は、前記突出領域から前記ドリフト領域に突出し、前記ゲート絶縁層と接し、かつ前記ドリフト領域よりも高い不純物濃度を有する第１導電型領域をさらに含む、請求項８に記載の炭化珪素半導体装置。
【請求項１０】
前記主面に平行な方向に沿った前記突出領域の寸法は、前記主面に垂直な方向に沿った前記突出領域の寸法よりも大きい、請求項８または請求項９に記載の炭化珪素半導体装置。
【請求項１１】
前記主面に垂直な方向に沿った前記突出領域の寸法は、前記主面に垂直な方向に沿った前記ソース領域の寸法の半分よりも小さい、請求項８〜請求項１０のいずれか１項に記載の炭化珪素半導体装置。
【請求項１２】
前記主面に垂直な方向に沿った前記突出領域の寸法は、１００ｎｍよりも小さい、請求項８〜請求項１０のいずれか１項に記載の炭化珪素半導体装置。
【請求項１３】
前記ボディ領域内において、前記主面に接し、かつ前記突出領域および前記突出領域と対向する前記ボディ領域の端部に挟まれたチャネル領域の長さは、０．５μｍ未満である、請求項８〜請求項１２のいずれか１項に記載の炭化珪素半導体装置。
【請求項１４】
前記ボディ領域内において、前記主面に接し、かつ前記突出領域および前記突出領域と対向する前記ボディ領域の端部に挟まれたチャネル領域の長さは、理想的な閾値電圧の９０％の閾値電圧に対応する前記チャネル領域の長さよりも小さい、請求項８〜請求項１２のいずれか１項に記載の炭化珪素半導体装置。
【請求項１５】
前記突出領域の不純物濃度は、前記ボディ領域の不純物濃度よりも高い、請求項１〜請求項１４のいずれか１項に記載の炭化珪素半導体装置。
【請求項１６】
前記第１導電型はｎ型であり、かつ前記第２導電型はｐ型である、請求項１〜請求項１５のいずれか１項に記載の炭化珪素半導体装置。
【請求項１７】
主面を有する炭化珪素層を形成する工程と、
前記炭化珪素層の前記主面に接するゲート絶縁層を形成する工程とを備え、
前記炭化珪素層は、第１導電型を有するドリフト領域と、前記第１導電型とは異なる第２導電型を有しかつ前記ドリフト領域に接するボディ領域と、前記第１導電型を有しかつ前記ボディ領域によって前記ドリフト領域と隔てられて配置されたソース領域と、前記ソース領域および前記ドリフト領域の少なくとも一方側から前記ボディ領域に突出するように配置され、前記主面と接し、かつ前記第１導電型を有する突出領域とを含む、炭化珪素半導体装置の製造方法。
【請求項１８】
前記炭化珪素層を形成する工程は、前記主面において前記ボディ領域と接するマスク層を形成する工程と、前記マスク層を用いて、少なくとも前記ボディ領域に接する前記突出領域を形成する工程とを含む、請求項１７に記載の炭化珪素半導体装置の製造方法。
【請求項１９】
前記突出領域を形成する工程は、前記ドリフト領域側から前記ボディ領域に突出するように配置された第１の突出領域を形成する工程と、前記第１の突出領域から前記ドリフト領域に突出し、前記主面と接し、かつ前記ドリフト領域よりも高い不純物濃度を有する第１導電型領域を形成する工程とを含み、
前記第１の突出領域を形成する工程および前記第１導電型領域を形成する工程は同時に実施される、請求項１８に記載の炭化珪素半導体装置の製造方法。
【請求項２０】
前記突出領域を形成する工程は、イオン注入により行われる、請求項１７〜請求項１９のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は炭化珪素半導体装置およびその製造方法に関し、より特定的には、特性オン抵抗の上昇を抑制しつつ閾値電圧を向上可能な炭化珪素半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
【０００３】
たとえば、特開２０１２−１４６８３８号公報（特許文献１）には、ｎ型ソース領域と、ｐ型ボディ領域と、ｎ型ＳｉＣ領域とを有するＭＯＳＦＥＴが記載されている。特開２０１２−１４６８３８号公報に記載のＭＯＳＦＥＴによれば、ゲート電圧に電圧を印加していくと、ゲート絶縁膜直下のｐ型ボディ領域のチャネル領域において反転層が形成されてソース電極とドレイン電極との間に電流が流れるとされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１４６８３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
チャネル領域の長さ（チャネル長）が長いと特性オン抵抗が大きくなるので、特性オン抵抗の観点からはチャネル長は短い方がよい。しかしながら、チャネル長を短くすると閾値電圧が低くなるため、閾値電圧の観点からはチャネル長は長い方がよい。閾値電圧と特性オン抵抗とはトレードオフの関係にある。特開２０１２−１４６８３８号公報に記載の構造を有するＭＯＳＦＥＴにおいて、閾値電圧が高くなるようにチャネル長を設計する場合、特性オン抵抗を十分低くすることが困難であった。
【０００６】
本発明はこのような課題を解決するためになされたものであって、その目的は、特性オン抵抗の上昇を抑制しつつ閾値電圧を向上可能な炭化珪素半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明に係る炭化珪素半導体装置は、炭化珪素層と、ゲート絶縁層とを備える。炭化珪素層は、主面を有する。ゲート絶縁層は、炭化珪素層の主面に接して配置されている。炭化珪素層は、第１導電型を有するドリフト領域と、第１導電型とは異なる第２導電型を有しかつドリフト領域に接するボディ領域と、第１導電型を有し、ボディ領域によってドリフト領域と隔てられて配置されたソース領域と、ソース領域およびドリフト領域の少なくとも一方側からボディ領域に突出するように配置され、ゲート絶縁層と接し、かつ第１導電型を有する突出領域とを含む。
【０００８】
本発明に係る炭化珪素半導体装置の製造方法は、以下の工程を備えている。主面を有する炭化珪素層が形成される。炭化珪素層の主面に接するゲート絶縁層が形成される。炭化珪素層は、第１導電型を有するドリフト領域と、第１導電型とは異なる第２導電型を有しかつドリフト領域に接するボディ領域と、第１導電型を有しかつボディ領域によってドリフト領域と隔てられて配置されたソース領域と、ソース領域およびドリフト領域の少なくとも一方側からボディ領域に突出するように配置され、主面と接し、かつ第１導電型を有する突出領域とを含む。
【発明の効果】
【０００９】
以上の説明から明らかなように、本発明によれば、特性オン抵抗の上昇を抑制しつつ閾値電圧を向上可能な炭化珪素半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施の形態に係る炭化珪素半導体装置の構造を示す概略的に示す断面模式図である。
【図２】本発明の一実施の形態に係る炭化珪素半導体装置の第１の変形例の構造を示す概略的に示す断面模式図である。
【図３】本発明の一実施の形態に係る炭化珪素半導体装置の第２の変形例の構造を示す概略的に示す断面模式図である。
【図４】本発明の一実施の形態に係る炭化珪素半導体装置の第３の変形例の構造を示す概略的に示す断面模式図である。
【図５】比較例および本発明の一実施の形態に係る炭化珪素半導体装置の特性オン抵抗と弱反転閾値電圧との関係を示す図である。
【図６】本発明の一実施の形態に係る炭化珪素半導体装置のチャネル長と弱反転閾値電圧との関係を示す図である。
【図７】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。
【図８】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第１の工程を概略的に示す断面模式図である。
【図９】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第２の工程を概略的に示す断面模式図である。
【図１０】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第３の工程を概略的に示す断面模式図である。
【図１１】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第４の工程を概略的に示す断面模式図である。
【図１２】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第５の工程を概略的に示す断面模式図である。
【図１３】比較例に係る炭化珪素半導体装置の構造を概略的に示す断面模式図である。
【図１４】比較例および本発明の一実施の形態に係る炭化珪素半導体装置の特性オン抵抗と弱反転閾値電圧との関係を示す図である。
【発明を実施するための形態】
【００１１】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を３６０度とする系を用いている。
【００１２】
はじめに、本発明の実施の形態の概要について説明する。
発明者らは、特性オン抵抗および閾値電圧のトレードオフの関係について鋭意研究の結果、以下の知見を得て本発明を見出した。まず、特開２０１２−１４６８３８号公報に記載の構造を有する従来型のＭＯＳＦＥＴにおいて、チャネル長を短くすると、短チャネル効果によりバリアが低くなり閾値電圧が低減する。またチャネル長がある程度短くなると、特性オン抵抗はあまり小さくならず、閾値電圧が大きく低減してしまう。発明者は、鋭意研究の結果、ソース領域およびドリフト領域の少なくとも一方からボディ領域に突出するように配置され、ゲート絶縁層と接し、かつボディ領域と異なる導電型を有する突出領域を形成することによりチャネル長を短くすると、バリアを高く維持しながらチャネル長を実効的に短くすることができることを見出した。結果として、特性オン抵抗の上昇を抑制しつつ、高い閾値電圧を有する炭化珪素半導体装置を得ることができる。
【００１３】
図５を参照して、従来型のＭＯＳＦＥＴにおける特性オン抵抗と弱反転閾値電圧との関係が破線６で示されており、本実施の形態に係るＭＯＳＦＥＴにおける特性オン抵抗と弱反転閾値電圧との関係が実線５で示されている。ＭＯＳＦＥＴの特性としては、弱反転閾値電圧が大きく、かつ特性オン抵抗が小さくなることが望ましい。たとえば特性オン抵抗がＲａの場合において、従来のＭＯＳＦＥＴの閾値電圧がＶｔｈ１であるのに対し、本実施の形態に係るＭＯＳＦＥＴの閾値電圧はＶｔｈ１よりも大きいＶｔｈ２となる。つまり、本実施の形態に係るＭＯＳＦＥＴによれば、特性オン抵抗の上昇を抑制しつつ閾値電圧を向上することができる。
【００１４】
（１）実施の形態に係る炭化珪素半導体装置は、炭化珪素層１０と、ゲート絶縁層１５とを備える。炭化珪素層１０は、主面１０ａを有する。ゲート絶縁層１５は、炭化珪素層１０の主面１０ａに接して配置されている。炭化珪素層１０は、第１導電型を有するドリフト領域１７と、第１導電型とは異なる第２導電型を有しかつドリフト領域１７に接するボディ領域１３と、第１導電型を有し、ボディ領域１３によってドリフト領域１７と隔てられて配置されたソース領域１４と、ソース領域１４およびドリフト領域１７の少なくとも一方側からボディ領域１３に突出するように配置され、ゲート絶縁層１５と接し、かつ第１導電型を有する突出領域２とを含む。
【００１５】
実施の形態に係る炭化珪素半導体装置によれば、炭化珪素層１０は、ソース領域１４およびドリフト領域１７の少なくとも一方側からボディ領域１３に突出するように配置され、ゲート絶縁層１５と接し、かつ第１導電型を有する突出領域２を含む。これにより、炭化珪素半導体装置の特性オン抵抗の上昇を抑制しつつ閾値電圧を向上することができる。
【００１６】
（２）上記実施の形態に係る炭化珪素半導体装置において好ましくは、突出領域２は、ドリフト領域１７側からボディ領域１３に突出するように配置された第１の突出領域２ａと、ソース領域１４側からボディ領域１３に突出するように配置された第２の突出領域２ｂとを含む。これにより、効果的に、炭化珪素半導体装置の特性オン抵抗の上昇を抑制しつつ閾値電圧を向上することができる。
【００１７】
（３）上記実施の形態に係る炭化珪素半導体装置において好ましくは、主面１０ａに平行な方向に沿った第１の突出領域２ａの寸法Ｌａは、主面に垂直な方向に沿った第１の突出領域の寸法Ｔｃｈよりも大きく、主面に平行な方向に沿った第２の突出領域２ｂの寸法Ｌｂは、主面に垂直な方向に沿った第２の突出領域の寸法Ｔｃｈよりも大きい。これにより、主面１０ａと接する側と反対側の第１の突出領域２ａおよび第２の突出領域２ｂの部分における電子または正孔の引き抜き効果が、チャネル領域側の第１の突出領域２ａおよび第２の突出領域２ｂの部分における電子または正孔の引き抜き効果よりも高くなる。それゆえ、第１の突出領域２ａおよび第２の突出領域２ｂの各々からチャネル領域側に伸長する空乏層の広がりを低減することができる。
【００１８】
（４）上記実施の形態に係る炭化珪素半導体装置において好ましくは、主面１０ａに垂直な方向に沿った第１の突出領域２ａおよび第２の突出領域２ｂの各々の寸法Ｔｃｈは、主面１０ａに垂直な方向に沿ったソース領域１４の寸法Ｔｓの半分よりも小さい。これにより、炭化珪素半導体装置の特性オン抵抗の上昇を抑制しつつ閾値電圧を向上することができる。
【００１９】
（５）上記実施の形態に係る炭化珪素半導体装置において好ましくは、主面１０ａに垂直な方向に沿った第１の突出領域２ａおよび第２の突出領域２ｂの各々の寸法Ｔｃｈは、１００ｎｍよりも小さい。これにより、突出領域は垂直方向により空乏層を広げやすくなり、一方水平方向に空乏層は広がりにくくなるため短チャネル効果を抑制することができる。
【００２０】
（６）上記実施の形態に係る炭化珪素半導体装置において好ましくは、ボディ領域１３内において、主面１０ａに接し、かつ第１の突出領域２ａおよび第２の突出領域２ｂに挟まれたチャネル領域ＣＨの長さは、０．５μｍ未満である。これにより、効果的に特性オン抵抗を低減することができる。
【００２１】
（７）上記実施の形態に係る炭化珪素半導体装置において好ましくは、ボディ領域１３内において、主面１０ａに接し、かつ第１の突出領域２ａおよび第２の突出領域２ｂに挟まれたチャネル領域ＣＨの長さは、理想的な閾値電圧Ｖｔｈ４の９０％の閾値電圧Ｖｔｈ３に対応するチャネル領域の長さＬｃｈ１よりも小さい。これにより、チャネル領域の抵抗を低減することができる。
【００２２】
（８）上記実施の形態に係る炭化珪素半導体装置において好ましくは、突出領域２は、ソース領域１４およびドリフト領域１７の一方側からボディ領域１３に突出するように配置される。これにより、炭化珪素半導体装置の特性オン抵抗の上昇を抑制しつつ閾値電圧を向上することができる。
【００２３】
（９）上記実施の形態に係る炭化珪素半導体装置において好ましくは、突出領域２は、ドリフト領域１７側からボディ領域１３に突出するように配置されており、炭化珪素層１０は、突出領域２からドリフト領域１７に突出し、ゲート絶縁層１５と接し、かつドリフト領域１７よりも高い不純物濃度を有する第１導電型領域３ａをさらに含む。これにより、特性オン抵抗を効果的に低減することができる。
【００２４】
（１０）上記実施の形態に係る炭化珪素半導体装置において好ましくは、主面１０ａに平行な方向に沿った突出領域２の寸法Ｌａは、主面１０ａに垂直な方向に沿った突出領域２の寸法Ｔｃｈよりも大きい。これにより、主面１０ａと接する側と反対側の突出領域２の部分における電子または正孔の引き抜き効果が、チャネル領域側の突出領域２の部分における電子または正孔の引き抜き効果よりも高くなる。それゆえ、突出領域２からチャネル領域側に伸長する空乏層の広がりを低減することができる。
【００２５】
（１１）上記実施の形態に係る炭化珪素半導体装置において好ましくは、主面１０ａに垂直な方向に沿った突出領域２の寸法Ｔｃｈは、主面１０ａに垂直な方向に沿ったソース領域１４の寸法Ｔｓの半分よりも小さい。これにより、炭化珪素半導体装置の特性オン抵抗の上昇を抑制しつつ閾値電圧を向上することができる。
【００２６】
（１２）上記実施の形態に係る炭化珪素半導体装置において好ましくは、主面１０ａに垂直な方向に沿った突出領域２の寸法Ｔｃｈは、１００ｎｍよりも小さい。これにより、突出領域は垂直方向により空乏層を広げやすくなり、一方水平方向に空乏層は広がりにくくなるため短チャネル効果を抑制することができる。
【００２７】
（１３）上記実施の形態に係る炭化珪素半導体装置において好ましくは、ボディ領域１３内において、主面１０ａに接し、かつ突出領域２および突出領域２と対向するボディ領域１３の端部１３ｃ、１３ｄに挟まれたチャネル領域ＣＨの長さは、０．５μｍ未満である。これにより、効果的に特性オン抵抗を低減することができる。
【００２８】
（１４）上記実施の形態に係る炭化珪素半導体装置において好ましくは、ボディ領域１３内において、主面１０ａに接し、かつ突出領域２および突出領域２と対向するボディ領域１３の端部１３ｃ、１３ｄに挟まれたチャネル領域ＣＨの長さは、理想的な閾値電圧Ｖｔｈ４の９０％の閾値電圧Ｖｔｈ３に対応するチャネル領域の長さＬｃｈ１よりも小さい。これにより、チャネル領域の抵抗を低減することができる。
【００２９】
（１５）上記実施の形態に係る炭化珪素半導体装置において好ましくは、突出領域２の不純物濃度は、ボディ領域１３の不純物濃度よりも高い。不純物濃度とは、当該領域がｐ型の導電型を有する場合、不純物濃度とはアクセプタ濃度のことであり、当該領域がｎ型の導電型を有する場合、不純物濃度とはドナー濃度のことである。これにより、ボディ領域を形成した後に突出領域を形成することができる。
【００３０】
（１６）上記実施の形態に係る炭化珪素半導体装置において好ましくは、第１導電型はｎ型であり、かつ第２導電型はｐ型である。これにより、炭化珪素半導体装置の製造しやすさを向上することができる。
【００３１】
（１７）実施の形態に係る炭化珪素半導体装置の製造方法は、以下の工程を備えている。主面１０ａを有する炭化珪素層１０が形成される。炭化珪素層１０の主面１０ａに接するゲート絶縁層１５が形成される。炭化珪素層１０は、第１導電型を有するドリフト領域１７と、第１導電型とは異なる第２導電型を有しかつドリフト領域１７に接するボディ領域１３と、第１導電型を有しかつボディ領域１３によってドリフト領域１７と隔てられて配置されたソース領域１４と、ソース領域１４およびドリフト領域１７の少なくとも一方側からボディ領域１３に突出するように配置され、主面１０ａと接し、かつ第１導電型を有する突出領域２とを含む。
【００３２】
実施の形態に係る炭化珪素半導体装置の製造方法によれば、ソース領域１４およびドリフト領域１７の少なくとも一方側からボディ領域１３に突出するように配置され、主面１０ａと接し、かつ第１導電型を有する突出領域２とを含む。これにより、炭化珪素半導体装置の特性オン抵抗の上昇を抑制しつつ閾値電圧を向上することができる。
【００３３】
（１８）上記実施の形態に係る炭化珪素半導体装置の製造方法において好ましくは、炭化珪素層１０を形成する工程は、主面１０ａにおいてボディ領域１３と接するマスク層４を形成する工程と、マスク層４を用いて、少なくともボディ領域１３に接する突出領域２を形成する工程とを含む。突出領域２を有しない場合、チャネル長は、ソース領域とボディ領域との境界の位置およびボディ領域およびドリフト領域の境界の位置により決定される。つまり、チャネル長は、ソース領域およびボディ領域の双方の位置合わせのずれの影響を受けるため、チャネル長のばらつきが大きくなる。一方、上記マスク層４を用いて突出領域２を形成する場合、チャネル長はマスク層４の幅により制御される。それゆえ、チャネル長のばらつきを低減することができる。
【００３４】
（１９）上記実施の形態に係る炭化珪素半導体装置の製造方法において好ましくは、突出領域２を形成する工程は、ドリフト領域１７側からボディ領域１３に突出するように配置された第１の突出領域２ａを形成する工程と、第１の突出領域２ａからドリフト領域１７に突出し、主面１０ａと接し、かつドリフト領域１７よりも高い不純物濃度を有する第１導電型領域３ａを形成する工程とを含み、第１の突出領域２ａを形成する工程および第１導電型領域３ａを形成する工程は同時に実施される。これにより、特性オン抵抗を効果的に低減することができる炭化珪素半導体装置を効率的に製造することができる。
【００３５】
（２０）上記実施の形態に係る炭化珪素半導体装置の製造方法において好ましくは、突出領域２を形成する工程は、イオン注入により行われる。これにより、効率的に突出領域２を形成することができる。
【００３６】
次に、本発明の実施の形態についてより詳細に説明する。
図１を参照して、本実施の形態における炭化珪素半導体装置の一例としてのＭＯＳＦＥＴ１は、炭化珪素層１０と、ゲート絶縁層１５と、ゲート電極２７と、ソースコンタクト電極１６と、ドレイン電極２０と、層間絶縁膜２１と、ソース配線１９と、パッド電極２３とを主に有している。
【００３７】
炭化珪素層１０は、たとえばポリタイプ４Ｈの六方晶炭化珪素からなる。炭化珪素層１０の主面１０ａは、たとえば｛０００１｝面から８°以下程度オフした面であってもよく、｛０−３３−８｝面であってもよい。
【００３８】
炭化珪素層１０は、ベース基板１１と、ドリフト領域１７と、ボディ領域１３と、ソース領域１４と、ｐ+領域１８と、突出領域２と、第１のｎ+領域３ａと、第２のｎ+領域３ｂとを主に含む。ベース基板１１は、炭化珪素からなり導電型がｎ型（第１導電型）を有する炭化珪素単結晶基板である。ドリフト領域１７は、ベース基板１１上に配置された炭化珪素エピタキシャル層であり、ドリフト領域１７の導電型はｎ型である。ドリフト領域１７に含まれる不純物はたとえば窒素（Ｎ）である。ドリフト領域１７に含まれている窒素濃度はたとえば５×１０15ｃｍ-3程度である。ドリフト領域１７は、後述する一対のボディ領域１３によって挟まれたＪＦＥＴ領域を含む。
【００３９】
ボディ領域１３は、ドリフト領域１７および第１の主面１０ａに接する。ボディ領域１３は、ｐ型（第２導電型）を有する。ボディ領域１３には、アルミニウムまたはホウ素などの不純物（アクセプタ）を含んでいる。ボディ領域１３が含むアクセプタの濃度は、たとえば４×１０16ｃｍ-3以上４×１０18ｃｍ-3以下程度である。ボディ領域１３が含む不純物（アクセプタ）の濃度は、ドリフト領域１７が含む不純物（ドナー）の濃度よりも高い。
【００４０】
ソース領域１４は、ボディ領域１３および第１の主面１０ａに接し、ボディ領域１３によってドリフト領域１７と隔てられている。ソース領域１４は、ボディ領域１３に取り囲まれるように形成されている。ソース領域１４は、ｎ型を有する。ソース領域１４には、たとえばリン（Ｐ）などの不純物（ドナー）が含まれている。ソース領域１４に含まれる不純物（ドナー）の濃度は、たとえば１×１０18ｃｍ-3程度である。ソース領域１４に含まれる不純物（ドナー）の濃度は、ボディ領域１３が含む不純物（アクセプタ）の濃度よりも高く、ドリフト領域１７が含む不純物（ドナー）の濃度よりも高い。
【００４１】
ｐ+領域１８は、第１の主面１０ａと、ソース領域１４と、ボディ領域１３とに接して配置されている。ｐ+領域１８は、ソース領域１４に囲まれ、第１の主面１０ａからボディ領域１３に伸長するように形成されている。ｐ+領域１８は、たとえばＡｌなどの不純物（アクセプタ）を含んだｐ型領域である。ｐ+領域１８が含む不純物（アクセプタ）の濃度は、ボディ領域１３が含む不純物（アクセプタ）の濃度よりも高い。ｐ+領域１８における、不純物（アクセプタ）の濃度はたとえば１×１０20ｃｍ-3程度である。
【００４２】
突出領域２は、ソース領域１４およびドリフト領域１７の少なくとも一方側からボディ領域１３に突出するように配置されている。突出領域２は、ゲート絶縁層１５と接し、かつｎ型（第１導電型）を有する。突出領域２は、たとえばリンなどの不純物（ドナー）を含む。突出領域２が含む不純物（ドナー）の濃度は、ボディ領域１３が含む不純物（アクセプタ）の濃度よりも高い。突出領域２が含む不純物（ドナー）の濃度は、たとえば１×１０18ｃｍ-3程度である。好ましくは、突出領域２が含む不純物（ドナー）の濃度は、たとえば５×１０1７ｃｍ-3以上２×１０１９ｃｍ-3以下程度である。
【００４３】
好ましくは、第１の主面１０ａに平行な方向に沿った突出領域２の寸法Ｌａ、Ｌｂは、第１の主面１０ａに垂直な方向に沿った突出領域２の寸法Ｔｃｈよりも大きい。より好ましくは、突出領域２の寸法Ｌａ、Ｌｂは、第１の主面１０ａに垂直な方向に沿った突出領域２の寸法Ｔｃｈの２倍以上である。さらに好ましくは、第１の主面１０ａに垂直な方向に沿った突出領域２の寸法Ｔｃｈは、第１の主面１０ａに垂直な方向に沿ったソース領域１４の寸法Ｔｓの半分よりも小さい。突出領域２の寸法Ｔｃｈは、たとえば３０ｎｍ以上２００ｎｍ以下程度である。ソース領域１４の寸法Ｔｓは、たとえば２００ｎｍ以上４００ｎｍ以下程度である。第１の主面１０ａに垂直な方向に沿ったボディ領域１３の寸法Ｔｂは、たとえば０．８μｍ以上１．２μｍ以下程度である。
【００４４】
好ましくは、突出領域２は、ドリフト領域１７側からボディ領域１３に突出するように配置された第１の突出領域２ａと、ソース領域１４側からボディ領域１３に突出するように配置された第２の突出領域２ｂとを含む。第１の主面１０ａと平行な方向に沿った第１の突出領域２ａの寸法Ｌａは、たとえば（２００）ｎｍ以上（１０００）ｎｍ以下程度であり、第１の主面１０ａと平行な方向に沿った第２の突出領域２ｂの寸法Ｌｂは、たとえば（２００）ｎｍ以上（１０００）ｎｍ以下程度である。第１の主面１０ａと垂直な方向に沿った第１の突出領域２ａおよび第２の突出領域２ｂの寸法Ｔｃｈは、たとえば１００ｎｍ以下程度である。またボディ領域１３内において、第１の主面１０ａに接し、かつ第１の突出領域２ａおよび第２の突出領域２ｂに挟まれたチャネル領域ＣＨの長さＬｃｈは、たとえば０．２μｍ以上０．６μｍ以下程度であり、好ましくは０．５μｍ未満である。第１の突出領域２ａの寸法Ｌａと、第２の突出領域２ｂの寸法Ｌｂと、チャネル領域ＣＨの長さＬｃｈとの合計は０．６μｍ以上１．２μｍ以下程度である。図１に示すＭＯＳＦＥＴにおいて、チャネル領域ＣＨの長さＬｃｈは、第１の突出領域２ａと、第２の突出領域２ｂとに挟まれた領域の第１の主面１０ａと平行な方向に沿った寸法に対応する。
【００４５】
第１の主面１０ａに平行な方向に沿った第１の突出領域２ａの寸法Ｌａは、第１の主面１０ａに垂直な方向に沿った第１の突出領域２ａの寸法Ｔｃｈよりも大きくてもよい。第１の主面１０ａに平行な方向に沿った第２の突出領域２ｂの寸法Ｌｂは、第１の主面１０ａに垂直な方向に沿った第２の突出領域２ｂの寸法Ｔｃｈよりも大きくてもよい。第１の主面１０ａに垂直な方向に沿った第１の突出領域２ａおよび第２の突出領域２ｂの少なくとも一方の寸法Ｔｃｈは、第１の主面１０ａに垂直な方向に沿ったソース領域１４の寸法Ｔｓの半分よりも小さくてもよいし、第１の主面１０ａに垂直な方向に沿った第１の突出領域２ａおよび第２の突出領域２ｂの各々の寸法Ｔｃｈは、第１の主面１０ａに垂直な方向に沿ったソース領域１４の寸法Ｔｓの半分よりも小さくてもよい。第１の主面１０ａに垂直な方向に沿った第１の突出領域２ａおよび第２の突出領域２ｂの少なくとも一方の寸法Ｔｃｈは、１００ｎｍよりも小さくてもよいし、第１の主面１０ａに垂直な方向に沿った第１の突出領域２ａおよび第２の突出領域２ｂの各々の寸法Ｔｃｈは、１００ｎｍよりも小さくてもよい。
【００４６】
図６を参照して、チャネル長Ｌｃｈと、弱反転閾値電圧との関係について説明する。図６に示すように、チャネル長Ｌｃｈが大きくなると、閾値電圧は大きくなるが、チャネル長がある一定以上大きくなっても閾値電圧はある一定の値より大きくならない。つまり、閾値電圧は、チャネル長を大きくすると一定の閾値電圧Ｖｔｈ４に漸近する。この閾値電圧Ｖｔｈを理想的な閾値電圧とよぶ。理想的な閾値電圧Ｖｔｈ４の９０％の閾値電圧をＶｔｈ３とすると、Ｖｔｈ３に対応するチャネル長Ｌｃｈ１がチャネル長と閾値電圧との関係から決定される。ＭＯＳＦＥＴ１におけるチャネル長Ｌｃｈは、理想的な閾値電圧Ｖｔｈ４の９０％の閾値電圧Ｖｔｈ３に対応するチャネル長Ｌｃｈ１よりも小さいことが好ましい。
【００４７】
炭化珪素層１０は、第１の突出領域２ａからドリフト領域１７に突出し、ゲート絶縁層１５と接し、かつドリフト領域１７よりも高い不純物濃度を有する第１のｎ+領域３ａを含んでいてもよい。第１のｎ+領域３ａは、ドリフト領域１７とゲート絶縁層１５とに挟まれて配置されている。図１に示すように、炭化珪素層１０が、断面視において対向する一対のボディ領域１３を有する場合、一方のボディ領域１３から他方のボディ領域１３に挟まれるドリフト領域１７が、第１のｎ+領域３ａを介してゲート絶縁層１５と離間するように、第１のｎ+領域３ａが形成されてもよい。第１のｎ+領域３ａの不純物濃度は、第２の突出領域２ｂと同程度であってもよい。
【００４８】
炭化珪素層１０は、第２の突出領域２ｂからソース領域１４に伸長し、ゲート絶縁層１５と接し、かつドリフト領域１７よりも高い不純物濃度を有する第２のｎ+領域３ｂを含んでいてもよい。第２のｎ+領域３ｂは、ソース領域１４とゲート絶縁層１５とに挟まれて配置されている。第２のｎ+領域３ｂの不純物濃度は、第２の突出領域２ｂと同程度であってもよい。
【００４９】
ゲート絶縁層１５は、炭化珪素層１０の第１の主面１０ａにおいて、ボディ領域１３と、第１の突出領域２ａと、第２の突出領域２ｂと、第１のｎ+領域３ａと、第２のｎ+領域３ｂとに接して配置されている。ゲート絶縁層１５はたとえば二酸化珪素からなる。ゲート絶縁層１５の厚みは、たとえば５０ｎｍ程度である。
【００５０】
ゲート電極２７は、ゲート絶縁層１５を介して、ボディ領域１３と、第１の突出領域２ａと、第２の突出領域２ｂと、第１のｎ+領域３ａと、第２のｎ+領域３ｂとに対向して配置されている。ゲート電極２７は、炭化珪素層１０との間にゲート絶縁層１５を挟むようにゲート絶縁層１５と接して配置されている。また、ゲート電極２７は、不純物が添加されたポリシリコン、またはＡｌなどの導電体からなっている。
【００５１】
ソースコンタクト電極１６は、ソース領域１４と、ｐ+領域１８と、ゲート絶縁層１５とに接触して配置されている。ソースコンタクト電極１６は、第２のｎ+領域３ｂと接していてもよい。ソースコンタクト電極１６は、たとえばＮｉＳｉ（ニッケルシリサイド）など、ソース領域１４とオーミックコンタクト可能な材料からなっている。ソースコンタクト電極１６は、Ｔｉ、ＡｌおよびＳｉを含む材料からなっていてもよい。
【００５２】
ドレイン電極２０は、炭化珪素層１０の第２の主面１０ｂに接触して形成されている。このドレイン電極２０は、たとえばＮｉＳｉなど、ｎ型のベース基板１１とオーミックコンタクト可能な材料からなっており、ベース基板１１と電気的に接続されている。ドレイン電極２０に接してパッド電極２３が配置されている。
【００５３】
層間絶縁膜２１は、ゲート絶縁層１５と接し、ゲート電極２７を取り囲むように形成されている。層間絶縁膜２１は、たとえば絶縁体である二酸化珪素からなっている。ソース配線１９は、炭化珪素層１０の第１の主面１０ａに対向する位置において、層間絶縁膜２１を取り囲み、かつソースコンタクト電極１６の上部表面上に接している。ソース配線１９は、たとえばＡｌなどの導電体からなり、ソースコンタクト電極１６を介してソース領域１４と電気的に接続されている。
【００５４】
図２を参照して、ＭＯＳＦＥＴ１の炭化珪素層１０は、ドリフト領域１７側からボディ領域１３に突出する第１の突出領域２ａを有しており、ボディ領域１３からドリフト領域１７に突出する第１のｎ+領域３ａを有していなくてもよい。同様に、ＭＯＳＦＥＴ１の炭化珪素層１０は、ソース領域１４側からボディ領域１３に突出する第２の突出領域２ｂを有しており、ボディ領域１３からソース領域１４に突出する第２のｎ+領域３ｂを有していなくてもよい。
【００５５】
図３を参照して、ＭＯＳＦＥＴ１の炭化珪素層１０は、ドリフト領域１７側からボディ領域１３に突出する第１の突出領域２ａを有しており、かつボディ領域１３からドリフト領域１７に突出する第１のｎ+領域３ａを有していてもよい。また、ＭＯＳＦＥＴ１の炭化珪素層１０は、ソース領域１４側からボディ領域１３に突出する第２の突出領域２ｂを有していなくてもよい。また図３に示すように、断面視（第１の主面１０ａと平行な方向に沿った視野）において対向し合う２つの第１のｎ+領域３ａの間にドリフト領域１７が配置され、当該ドリフト領域１７がゲート絶縁層１５と接していてもよい。図３に示すＭＯＳＦＥＴにおいて、チャネル領域ＣＨの長さＬｃｈは、ボディ領域１３内において、第１の主面１０ａに接し、かつ第１の突出領域２ａおよび第１の突出領域２ａと対向するボディ領域１３の端部１３ｃに挟まれた領域の第１の主面１０ａと平行な方向に沿った寸法に対応する。言い換えれば、チャネル領域ＣＨの長さＬｃｈは、第１の突出領域２ａと、ソース領域１４とに挟まれた領域の第１の主面１０ａと平行な方向に沿った寸法に対応する。
【００５６】
図４を参照して、ＭＯＳＦＥＴ１の炭化珪素層１０は、ソース領域１４側からボディ領域１３に突出する第２の突出領域２ｂを有してもよい。炭化珪素層１０は、第２の突出領域２ｂからソース領域１４に突出し、かつｐ+領域１８に接する第２のｎ+領域３ｂを有していてもよい。またＭＯＳＦＥＴ１の炭化珪素層１０は、ドリフト領域１７側からボディ領域１３に突出する第１の突出領域２ａを有していなくてもよい。図４に示すＭＯＳＦＥＴにおいて、チャネル領域ＣＨの長さＬｃｈは、ボディ領域１３内において、第１の主面１０ａに接し、かつ第２の突出領域２ｂおよび第２の突出領域２ｂと対向するボディ領域１３の端部１３ｄに挟まれた領域の第１の主面１０ａと平行な方向に沿った寸法に対応する。言い換えれば、チャネル領域ＣＨの長さＬｃｈは、第２の突出領域２ｂと、ドリフト領域１７とに挟まれた領域の第１の主面１０ａと平行な方向に沿った寸法に対応する。
【００５７】
次に、ＭＯＳＦＥＴ１の動作について説明する。図１を参照して、ゲート電極２７の電圧が閾値電圧未満の状態、すなわちオフ状態では、ゲート絶縁層１５の直下に位置するボディ領域１３とドリフト領域１７との間のｐｎ接合が逆バイアスとなり非導通状態となる。一方、ゲート電極２７に閾値電圧以上の電圧を印加すると、ボディ領域１３のゲート絶縁層１５と接触する付近であるチャネル領域ＣＨにおいて反転層が形成される。その結果、ソース領域１４とドリフト領域１７とが電気的に接続され、ソース配線１９とドレイン電極２０との間に電流が流れる。
【００５８】
次に、本実施の形態におけるＭＯＳＦＥＴ１の製造方法の一例について、図７〜図１２を参照して説明する。
【００５９】
まず炭化珪素基板準備工程（Ｓ１０：図７）が実施される。具体的には、たとえばポリタイプ４Ｈを有する六方晶炭化珪素からなるベース基板１１が準備され、当該ベース基板１１上にエピタキシャル成長によりｎ型（第１導電型）のドリフト領域１７が形成される。ドリフト領域１７にはたとえばＮ（窒素）イオンなどの不純物が含まれている。
【００６０】
次に、イオン注入形成工程（Ｓ２０：図７）が実施される。具体的には、図８を参照して、たとえばＡｌ（アルミニウム）イオンがドリフト領域１７にイオン注入されることによりボディ領域１３が形成される。次に、ソース領域１４を形成するためのイオン注入が実施される。具体的には、たとえばＰ（リン）イオンがボディ領域１３に注入されることにより、ボディ領域１３内にソース領域１４が形成される。さらに、ｐ+領域１８を形成するためのイオン注入が実施される。具体的には、たとえばＡｌイオンがボディ領域１３に注入されることにより、ボディ領域１３内であって、ソース領域１４と接するｐ+領域１８が形成される。上記イオン注入は、たとえばドリフト領域１７の主面１０ａ上に二酸化珪素からなり、イオン注入を実施すべき所望の領域に開口を有するマスク層を形成し、当該マスク層を用いてイオン注入することにより実施することができる。
【００６１】
次に、マスク層形成工程（Ｓ２５：図７）が実施される。マスク層形成工程において、第１の主面１０ａにおいてボディ領域１３と接するマスク層４が形成される。具体的には、図９を参照して、ボディ領域１３内においてチャネル領域ＣＨとなるべき領域を覆い、当該チャネル領域ＣＨを挟んで対向する導電領域上に開口部を有するマスク層４が形成される。より特定的には、第１の主面１０ａにおいて、ボディ領域１３の一部と接し、ｐ+領域１８の全面およびソース領域１４の一部を覆うように、マスク層４が炭化珪素層１０の第１の主面１０ａに形成される。ボディ領域１３上に形成されたマスク層４の第１の主面１０ａと平行な方向に沿った寸法は、上述したチャネル長とほぼ同じであり、たとえば０．２μｍ以上０．６μｍ以下程度である。マスク層４は、後述するイオン注入のマスクであり、たとえば二酸化珪素やレジストなどからなる。
【００６２】
次に、突出領域形成工程（Ｓ３０：図７）が実施される。図１０を参照して、上記マスク層４を用いて、少なくともボディ領域１３と接する突出領域２が形成される。具体的には、マスク層４を用いて、リンイオンなど不純物（ドナー）がボディ領域１３内に導入されることにより、ドリフト領域１７側からボディ領域１３に突出し、かつ第１の主面１０ａと接する第１の突出領域２ａと、ソース領域１４側からボディ領域１３に突出し、かつ第１の主面１０ａと接する第２の突出領域２ｂとが形成される。好ましくは、突出領域２の形成は、イオン注入により行われる。また好ましくは、第１の突出領域２ａおよび第２の突出領域２ｂの各々は、同時に形成される。なお、突出領域２は、ソース領域１４およびドリフト領域１７の少なくとも一方側からボディ領域１３に突出するように形成される。
【００６３】
上述のように第１の突出領域２ａおよび第２の突出領域２ｂの各々は、ゲート絶縁層１５と接し、かつｎ型（第１導電型）を有する。突出領域２は、たとえばリンなどの不純物（ドナー）を含む。突出領域２が含む不純物（ドナー）の濃度は、ボディ領域１３が含む不純物（アクセプタ）の濃度よりも高い。突出領域２における、不純物（ドナー）の濃度は、たとえば１×１０18ｃｍ-3程度である。
【００６４】
好ましくは、突出領域２を形成する工程は、ドリフト領域１７側からボディ領域１３に突出するように配置された第１の突出領域２ａを形成する工程と、第１の突出領域２ａからドリフト領域１７に突出し、第１の主面１０ａと接し、かつドリフト領域１７よりも高い不純物濃度を有する第１のｎ+領域３ａを形成する工程とを含む。第１の突出領域２ａを形成する工程において好ましくは、第１の突出領域２ａからドリフト領域１７に突出し、第１の主面１０ａと接し、かつドリフト領域１７よりも高い不純物濃度を有する第１のｎ+領域３ａが第１の突出領域２ａと同時に形成される。第２の突出領域２ｂを形成する工程において好ましくは、第２の突出領域２ｂからソース領域１４に突出し、第１の主面１０ａと接し、かつドリフト領域１７よりも高い不純物濃度を有する第２のｎ+領域３ｂが第２の突出領域２ｂと同時に形成される。より好ましくは、第１の突出領域２ａと、第２の突出領域２ｂと、第１のｎ+領域３ａと、第２のｎ+領域３ｂとが同時に形成される。
【００６５】
次に、活性化アニール工程が実施される。具体的には、たとえばアルゴンなどの不活性ガス雰囲気中において、炭化珪素層１０をたとえば１７００℃程度に加熱して、３０分間程度保持する熱処理が実施される。これにより注入された不純物が活性化する。以上により、第１の主面１０ａおよび第２の主面１０ｂを有する炭化珪素層１０が形成される。炭化珪素層１０は、ｎ型（第１導電型）を有するドリフト領域１７と、ｐ型（第２導電型）を有しかつドリフト領域１７に接するボディ領域１３と、ｎ型を有しかつボディ領域１３によってドリフト領域１７と隔てられて配置されたソース領域１４と、ソース領域１４およびドリフト領域１７の少なくとも一方側からボディ領域１３に突出するように配置され、第１の主面１０ａと接し、かつｎ型を有する突出領域２とを含む。
【００６６】
次に、ゲート絶縁膜形成工程（Ｓ４０：図７）が実施される。具体的には、図１１を参照して、たとえば酸素雰囲気中において炭化珪素層１０の主面１０ａをたとえば１２００℃以上程度１３００℃以下程度に加熱して６０分間程度保持する熱処理が実施される。これにより、炭化珪素層１０の第１の主面１０ａに接し、かつ二酸化珪素からなるゲート絶縁層１５が形成される。ゲート絶縁層１５は、第１の主面１０ａにおいて、第１の突出領域２ａと、第２の突出領域２ｂと、ドリフト領域１７と、ソース領域１４と、ｐ+領域１８と、第１のｎ+領域３ａと、第２のｎ+領域３ｂと接するように形成される。またゲート絶縁層１５は、図２〜図４に示すように、第１の主面１０ａにおいてドリフト領域１７に接するように形成されてもよい。
【００６７】
次に、窒素アニール工程が実施される。具体的には、一酸化窒素雰囲気中において、炭化珪素層１０が１３００℃以上１５００℃以下の温度でたとえば１時間程度保持される。その後、アルゴンや窒素などの不活性ガス中において、炭化珪素層１０を加熱する熱処理が実施される。当該熱処理において、炭化珪素層１０は１１００℃以上１５００℃以下の温度で１時間程度保持される。
【００６８】
次に、ゲート電極形成工程（Ｓ５０：図７）が実施される。具体的には、図１２を参照して、たとえばＣＶＤ法、フォトリソグラフィおよびエッチングにより、高濃度に不純物が添加された導電体であるポリシリコンからなるゲート電極２７が形成される。その後、たとえばＣＶＤ法により、絶縁体である二酸化珪素からなる層間絶縁膜２１が、ゲート電極２７を取り囲むように形成される。次に、フォトリソグラフィおよびエッチングによりソースコンタクト電極１６を形成する領域の層間絶縁膜２１とゲート絶縁層１５が除去される。
【００６９】
次に、オーミック電極形成工程（Ｓ６０：図７）が実施される。具体的には、炭化珪素層１０の主面１０ａにおいてソース領域１４およびｐ+領域１８と接するように、たとえば蒸着法により形成された金属膜が形成される。金属膜は、たとえばＴｉ（チタン）原子、Ａｌ（アルミニウム）原子およびＳｉ（シリコン）原子を含んでいてもよい。金属膜はたとえばＮｉ原子およびＳｉ原子を含んでいてもよい。金属膜が形成された後、当該金属膜をたとえば１０００℃程度で加熱することにより、金属膜が加熱されてシリサイド化されることにより、炭化珪素層１０のソース領域１４とオーミック接合するソースコンタクト電極１６が形成される。同様に、炭化珪素層１０の第２の主面１０ｂに接して、たとえばＮｉなどの金属膜が形成され、当該金属膜を加熱することにより炭化珪素層１０とオーミック接合するドレイン電極２０が形成される。
【００７０】
次に、たとえば蒸着法により、導電体であるＡｌからなるソース配線１９が、層間絶縁膜２１を取り囲み、かつソースコンタクト電極１６と接するように形成される。また、たとえばＡｌからなるパッド電極２３がドレイン電極２０と接して形成される。以上の手順により、本実施の形態に係るＭＯＳＦＥＴ１（図１参照）が完成する。
【００７１】
なお、本実施の形態においては、第１導電型がｎ型であり、第２導電型がｐ型である場合について説明したが、第１導電型がｐ型であり、第２導電型がｎ型であっても構わない。
【００７２】
また、本実施の形態において、炭化珪素半導体装置としてプレナー型ＭＯＳＦＥＴを例に挙げて説明したが本発明はこの形態に限定されない。たとえば、炭化珪素半導体装置は、トレンチ型ＭＯＳＦＥＴであってもよいし、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）などであっても構わない。炭化珪素半導体装置は、縦型半導体装置であってもよい。
【００７３】
次に、本実施の形態に係るＭＯＳＦＥＴ１およびその製造方法の作用効果について説明する。
【００７４】
本実施の形態に係るＭＯＳＦＥＴ１によれば、炭化珪素層１０は、ソース領域１４およびドリフト領域１７の少なくとも一方側からボディ領域１３に突出するように配置され、ゲート絶縁層１５と接し、かつｎ型を有する突出領域２を含む。これにより、ＭＯＳＦＥＴ１の特性オン抵抗の上昇を抑制しつつ閾値電圧を向上することができる。
【００７５】
また本実施の形態に係るＭＯＳＦＥＴ１によれば、突出領域２は、ドリフト領域１７側からボディ領域１３に突出するように配置された第１の突出領域２ａと、ソース領域１４側からボディ領域１３に突出するように配置された第２の突出領域２ｂとを含む。これにより、効果的に、ＭＯＳＦＥＴ１の特性オン抵抗の上昇を抑制しつつ閾値電圧を向上することができる。
【００７６】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、主面１０ａに平行な方向に沿った第１の突出領域２ａの寸法Ｌａは、主面に垂直な方向に沿った第１の突出領域の寸法Ｔｃｈよりも大きく、主面に平行な方向に沿った第２の突出領域２ｂの寸法Ｌｂは、主面に垂直な方向に沿った第２の突出領域２ｂの寸法Ｔｃｈよりも大きい。これにより、主面１０ａと接する側と反対側の第１の突出領域２ａおよび第２の突出領域２ｂの部分における電子または正孔の引き抜き効果が、チャネル領域側の第１の突出領域２ａおよび第２の突出領域２ｂの部分における電子または正孔の引き抜き効果よりも高くなる。それゆえ、第１の突出領域２ａおよび第２の突出領域２ｂの各々からチャネル領域側に伸長する空乏層の広がりを低減することができる。
【００７７】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、主面１０ａに垂直な方向に沿った第１の突出領域２ａおよび第２の突出領域２ｂの各々の寸法Ｔｃｈは、主面１０ａに垂直な方向に沿ったソース領域１４の寸法Ｔｓの半分よりも小さい。これにより、炭化珪素半導体装置の特性オン抵抗の上昇を抑制しつつ閾値電圧を向上することができる。
【００７８】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、主面に垂直な方向に沿った第１の突出領域２ａおよび第２の突出領域２ｂの各々の寸法Ｔｃｈは、１００ｎｍよりも小さい。これにより、突出領域は垂直方向により空乏層を広げやすくなり、一方水平方向に空乏層は広がりにくくなるため短チャネル効果を抑制することができる。
【００７９】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、ボディ領域１３内において、主面１０ａに接し、かつ第１の突出領域２ａおよび第２の突出領域２ｂに挟まれたチャネル領域ＣＨの長さは、０．５μｍ未満である。これにより、効果的に特性オン抵抗を低減することができる。
【００８０】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、ボディ領域１３内において、主面１０ａに接し、かつ第１の突出領域２ａおよび第２の突出領域２ｂに挟まれたチャネル領域ＣＨの長さは、理想的な閾値電圧Ｖｔｈ４の９０％の閾値電圧Ｖｔｈ３に対応するチャネル領域の長さＬｃｈ１よりも小さい。これにより、チャネル領域の抵抗を低減することができる。
【００８１】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、突出領域２は、ソース領域１４およびドリフト領域１７の一方側からボディ領域１３に突出するように配置される。これにより、炭化珪素半導体装置の特性オン抵抗の上昇を抑制しつつ閾値電圧を向上することができる。
【００８２】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、突出領域２は、ドリフト領域１７側からボディ領域１３に突出するように配置されており、炭化珪素層１０は、突出領域２からドリフト領域１７に突出し、ゲート絶縁層１５と接し、かつドリフト領域１７よりも高い不純物濃度を有する第１導電型領域３ａをさらに含む。これにより、特性オン抵抗を効果的に低減することができる。
【００８３】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、主面１０ａに平行な方向に沿った突出領域２の寸法Ｌａは、主面１０ａに垂直な方向に沿った突出領域２の寸法Ｔｃｈよりも大きい。これにより、主面１０ａと接する側と反対側の突出領域２の部分における電子または正孔の引き抜き効果が、チャネル領域側の突出領域２の部分における電子または正孔の引き抜き効果よりも高くなる。それゆえ、突出領域２からチャネル領域側に伸長する空乏層の広がりを低減することができる。
【００８４】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、主面１０ａに垂直な方向に沿った突出領域２の寸法Ｔｃｈは、主面１０ａに垂直な方向に沿ったソース領域１４の寸法Ｔｓの半分よりも小さい。これにより、炭化珪素半導体装置の特性オン抵抗の上昇を抑制しつつ閾値電圧を向上することができる。
【００８５】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、主面１０ａに垂直な方向に沿った突出領域２の寸法Ｔｃｈは、１００ｎｍよりも小さい。これにより、突出領域は垂直方向により空乏層を広げやすくなり、一方水平方向に空乏層は広がりにくくなるため短チャネル効果を抑制することができる。
【００８６】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、ボディ領域１３内において、主面１０ａに接し、かつ突出領域２および突出領域２と対向するボディ領域１３の端部１３ｃ、１３ｄに挟まれたチャネル領域ＣＨの長さは、０．５μｍ未満である。これにより、効果的に特性オン抵抗を低減することができる。
【００８７】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、ボディ領域１３内において、主面１０ａに接し、かつ突出領域２および突出領域２と対向するボディ領域１３の端部１３ｃ、１３ｄに挟まれたチャネル領域ＣＨの長さは、理想的な閾値電圧Ｖｔｈ４の９０％の閾値電圧Ｖｔｈ３に対応するチャネル領域の長さＬｃｈ１よりも小さい。これにより、チャネル領域の抵抗を低減することができる。
【００８８】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、突出領域２の不純物濃度は、ボディ領域１３の不純物濃度よりも高い。これにより、ボディ領域１３を形成した後に突出領域２を形成することができる。
【００８９】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、第１導電型はｎ型であり、かつ第２導電型はｐ型である。これにより、炭化珪素半導体装置の製造しやすさを向上することができる。
【００９０】
実施の形態に係る炭化珪素半導体装置の製造方法は、以下の工程を備えている。主面１０ａを有する炭化珪素層１０が形成される。炭化珪素層１０の主面１０ａに接するゲート絶縁層１５が形成される。炭化珪素層１０は、第１導電型を有するドリフト領域１７と、第１導電型とは異なる第２導電型を有しかつドリフト領域１７に接するボディ領域１３と、第１導電型を有しかつボディ領域１３によってドリフト領域１７と隔てられて配置されたソース領域１４と、ソース領域１４およびドリフト領域１７の少なくとも一方側からボディ領域１３に突出するように配置され、主面１０ａと接し、かつ第１導電型を有する突出領域２とを含む。
【００９１】
本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、ソース領域１４およびドリフト領域１７の少なくとも一方側からボディ領域１３に突出するように配置され、主面１０ａと接し、かつ第１導電型を有する突出領域２とを含む。これにより、ＭＯＳＦＥＴ１の特性オン抵抗の上昇を抑制しつつ閾値電圧を向上することができる。
【００９２】
また本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、炭化珪素層１０を形成する工程は、主面１０ａにおいてボディ領域１３と接するマスク層４を形成する工程と、マスク層４を用いて、少なくともボディ領域１３に接する突出領域２を形成する工程とを含む。突出領域２を有しない場合、チャネル長は、ソース領域とボディ領域との境界の位置およびボディ領域およびドリフト領域の境界の位置により決定される。つまり、チャネル長は、ソース領域およびボディ領域の双方の位置合わせのずれの影響を受けるため、チャネル長のばらつきが大きくなる。一方、上記マスク層４を用いて突出領域２を形成する場合、チャネル長はマスク層４の幅により制御される。それゆえ、チャネル長のばらつきを低減することができる。
【００９３】
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、突出領域２を形成する工程は、ドリフト領域１７側からボディ領域１３に突出するように配置された第１の突出領域２ａを形成する工程と、第１の突出領域２ａからドリフト領域１７に突出し、主面１０ａと接し、かつドリフト領域１７よりも高い不純物濃度を有する第１のｎ+領域３ａを形成する工程とを含み、第１の突出領域２ａを形成する工程および第１のｎ+領域３ａを形成する工程は同時に実施される。これにより、特性オン抵抗を効果的に低減することができるＭＯＳＦＥＴ１を効率的に製造することができる。
【００９４】
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、突出領域２を形成する工程は、イオン注入により行われる。これにより、効率的に突出領域２を形成することができる。
【実施例】
【００９５】
本実施例では、比較例および本発明例のＭＯＳＦＥＴを用いて、特性オン抵抗と弱反転閾値電圧との関係を調査した。比較例のＭＯＳＦＥＴは突出領域２を有していないのに対し、本発明例のＭＯＳＦＥＴは突出領域２を有する。つまり、突出領域２の有無によって、特性オン抵抗と閾値電圧との関係がどのように変化するかを調査した。まず、比較例として、図１３に示すような構造を有するＭＯＳＦＥＴを準備した。当該構造のＭＯＳＦＥＴのチャネル長Ｌｃｈはソース領域１４とドリフト領域１７とに挟まれたボディ領域１３において第１の主面１０ａと接するチャネル領域ＣＨの長さである。比較例として、サンプル１〜サンプル４を準備した。次に、本発明例として、図１に示すような構造を有するＭＯＳＦＥＴを準備した。本発明例として、サンプル５〜サンプル７を準備した。上記各サンプルを４個ずつ準備した。サンプル１〜サンプル７の各々における、チャネル領域（ｐボディ領域１３）の濃度を、３×１０17ｃｍ-3とした。また、サンプル１〜サンプル７における、チャネル長のレチクル設計値Ｌｃｈを、それぞれ−０．１μｍ、０μｍ、０．１μｍ、０．２μｍ、０．６μｍ、０．８μｍおよび１．２μｍとした。なお、実際のチャネル長は、チャネル長のレチクル設計値からずれている。実際のチャネル長は、チャネル長のレチクル設計値に注入エネルギーに依存する横方向散乱の効果を加味した０．２μｍから０．５μｍ加えた値となると予想される。
【００９６】
上記サンプル１〜７の各々のＭＯＳＦＥＴの特性オン抵抗および弱反転閾値電圧を測定した。図１４を参照して、特性オン抵抗および弱反転閾値電圧との関係について説明する。
【００９７】
比較例のサンプル１〜サンプル４の各々の特性オン抵抗と弱反転閾値電圧は、破線で示す曲線６上に位置し、本発明例のサンプル５〜７の各々の特性オン抵抗と弱反転閾値電圧は、実線で示す曲線５上に位置した。望ましいＭＯＳＦＥＴの特性は、特性オン抵抗が低く、かつ閾値電圧が高いことである。図１４に示すように、本発明例に係るＭＯＳＦＥＴは、同じ特性オン抵抗で比較すると、比較例に係るＭＯＳＦＥＴよりも、閾値電圧が高くなることが確認された。
【００９８】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９９】
１  炭化珪素半導体装置（ＭＯＳＦＥＴ）、２  突出領域、２ａ  第１の突出領域、２ｂ  第２の突出領域、３ａ  第１のｎ+領域（第１導電型領域）、３ｂ  第２のｎ+領域、４  マスク層、１０  炭化珪素層、１０ａ  第１の主面（主面）、１０ｂ  第２の主面、１１  ベース基板、１３  ボディ領域、１４  ソース領域、１５  ゲート絶縁層、１６  ソースコンタクト電極、１７  ドリフト領域、１８  ｐ+領域、１９  ソース配線、２０  ドレイン電極、２１  層間絶縁膜、２３  パッド電極、２７  ゲート電極、ＣＨ  チャネル領域。
【図１】
2015032614.tif 000003
【図２】
2015032614.tif 000004
【図３】
2015032614.tif 000005
【図４】
2015032614.tif 000006
【図５】
2015032614.tif 000007
【図６】
2015032614.tif 000008
【図７】
2015032614.tif 000009
【図８】
2015032614.tif 000010
【図９】
2015032614.tif 000011
【図１０】
2015032614.tif 000012
【図１１】
2015032614.tif 000013
【図１２】
2015032614.tif 000014
【図１３】
2015032614.tif 000015
【図１４】
2015032614.tif 000016