(57)【要約】【課題】トレスマイグレーションやエレクトロマイグレーションに対する耐性の高い半導体装置及びその製造方法を提供する。【解決手段】半導体基板１０上に第１の絶縁膜４０を形成する工程と、第１の絶縁膜に第１の開口部４４を形成する工程と、第１の開口部内に第１の導電体４２を形成する工程と、第１の絶縁膜上及び第１の導電体上に第２の絶縁膜５０を塗布法により直接形成する工程と、第２の絶縁膜上にＣＶＤ法により第３の絶縁膜５４を形成する工程と、第３の絶縁膜上に層間絶縁膜を形成する工程とを有している、【選択図】図１
2015090902.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に第１の開口部を形成する工程と、
前記第１の開口部内に第１の導電体を形成する工程と、
前記第１の絶縁膜上及び前記第１の導電体上に第２の絶縁膜を塗布法により直接形成する工程と
前記第２の絶縁膜上にＣＶＤ法により第３の絶縁膜を形成する工程と、
前記第３の絶縁膜上に層間絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記第２の絶縁膜は、無機ＳＯＧ材料又は有機ＳＯＧ材料を含む
ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２記載の半導体装置の製造方法において、
前記第２の絶縁膜は、分子構造中に酸素を含まない材料により形成されている
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、
前記第１の導電体を埋め込む工程は、前記第１の開口部内及び前記第１の絶縁膜上に第１の導電膜を形成する工程と、
前記第１の導電膜を研磨することにより、前記第１の導電膜により形成された前記第１の導電体を前記第１の開口部内に形成する工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体装置の製造方法において、
前記第３の絶縁膜及び前記第２の絶縁膜、前記層間絶縁膜に前記第１の導電体に達する第２の開口部を形成する工程と、
前記第２の開口部内及び前記第３の絶縁膜上に第２の導電膜を形成する工程と、前記第２の導電膜を研磨することにより、前記第２の導電膜により形成された第２の導電体を前記第２の開口部内に形成する工程とを更に有する
ことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１乃至５のいずれか１項に記載の半導体装置の製造方法において、
前記第１導電体はＣｕを含む
ことを特徴とする半導体装置の製造方法。
【請求項７】
半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜に形成された第１の開口部内に形成された第１の導電体と、
塗布法により前記第１の絶縁膜上及び前記第１の導電体上に直接形成された第２の絶縁膜と、
前記第２の絶縁膜上にＣＶＤ法により形成された第３の絶縁膜と、
前記第３の絶縁膜上に形成された層間絶縁膜と、
を有することを特徴とする半導体装置。
【請求項８】
請求項７記載の半導体装置において、
前記第１の導電体はボイドを有し、
前記第２の絶縁膜の一部が前記ボイドに形成されている
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来より、電気抵抗の低い銅（Ｃｕ）を配線の材料として用いた半導体装置が知られている。
【０００３】
配線の材料としてＣｕを用いる場合には、半導体基板上に層間絶縁膜を形成し、かかる層間絶縁膜に溝を形成する。この後、全面に、バリア膜を形成し、更に、シード層を形成し、更に、電気めっき法によりＣｕ膜を形成する。この後、ＣＭＰ（Chemical Mechanical Polishing、化学的機械的研磨）法による研磨を行うことにより、溝内にＣｕの配線を埋め込む。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−５１９０号公報
【特許文献２】特開２００５−５６９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の半導体装置は、ストレスマイグレーションやエレクトロマイグレーションに対する耐性が必ずしも十分に高くない場合があった。
【０００６】
本発明の目的は、ストレスマイグレーションやエレクトロマイグレーションに対する耐性の高い半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態の一観点によれば、半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜に第１の開口部を形成する工程と、前記第１の開口部内に第１の導電体を形成する工程と、前記第１の絶縁膜上及び前記第１の導電体上に第２の絶縁膜を塗布法により直接形成する工程と前記第２の絶縁膜上にＣＶＤ法により第３の絶縁膜を形成する工程と、前記第３の絶縁膜上に層間絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法が提供される。
【０００８】
実施形態の他の観点によれば、半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜に形成された第１の開口部内に形成された第１の導電体と、塗布法により前記第１の絶縁膜上及び前記第１の導電体上に直接形成された第２の絶縁膜と、前記第２の絶縁膜上にＣＶＤ法により形成された第３の絶縁膜と、前記第３の絶縁膜上に形成された層間絶縁膜とを有することを特徴とする半導体装置が提供される。
【発明の効果】
【０００９】
開示の半導体装置及びその製造方法によれば、導電体が埋め込まれた第１の絶縁膜上に第２の絶縁膜を塗布法により直接形成する。第２の絶縁膜を塗布法により形成するため、導電体にボイドが生じている場合には、第２の絶縁膜の一部がボイド内に確実に入り込む。ボイドに第２の絶縁膜の一部が確実に埋め込まれるため、ボイドの移動を十分に抑制することができ、従って、ストレスマイグレーションに対する耐性を向上することができる。また、ボイドに生じた金属原子の自由端が第２の絶縁膜により確実に終端されるため、金属原子の移動を十分に抑制することができ、従って、エレクトロマイグレーションに対する耐性を向上することができる。従って、信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、一実施形態による半導体装置を示す断面図である。
【図２】図２は、ボイドが生じた配線上に塗布法により絶縁膜が形成された状態を示す断面図である。
【図３】図３は、ポリシラザンの化学式を示す図である。
【図４】図４は、ポリカルボシランの化学式を示す図である。
【図５】図５は、ポリカルボシラザンの化学式を示す図である。
【図６】図６は、一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図７】図７は、一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図８】図８は、一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図９】図９は、一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図１０】図１０は、一実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図１１】図１１は、一実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図１２】図１２は、一実施形態による半導体装置の製造方法を示す工程断面図（その７）である。
【図１３】図１３は、一実施形態による半導体装置の製造方法を示す工程断面図（その８）である。
【図１４】図１４は、一実施形態による半導体装置の製造方法を示す工程断面図（その９）である。
【図１５】図１５は、配線にボイドが生じる例を示す工程断面図である。
【図１６】図１６は、配線にボイドが生じる他の例を示す工程断面図である。
【図１７】図１７は、ストレスマイグレーションによる断線を示す概略図である。
【図１８】図１８は、エレクトロマイグレーションによる断線を示す概略図である。
【発明を実施するための形態】
【００１１】
配線にボイドが生じることがある。図１５は配線にボイドが生じる例を示す工程断面図である。
【００１２】
図１５（ａ）に示すように、層間絶縁膜１４０には配線１４２を埋め込むための溝１４４が形成される。溝１４４内には、バリア膜１４６が形成される。バリア膜１４６上には、例えば銅（Ｃｕ）のシード層１４１ａが形成される。溝１４４の上部が、図１５（ａ）のように、シード層１４１ａにより狭められてしまう場合がある。この場合には、電気めっき法によりＣｕ膜１４１ｂを形成する際に、めっき液が溝１４４内に入っていきにくく、Ｃｕ膜１４１ｂが溝１４４内に十分に埋め込まれない。
【００１３】
この後、ＣＭＰ法による研磨を行うと、図１５（ｂ）に示すように、ボイド１４８の生じた配線１４２が形成されることとなる。
【００１４】
図１６は、配線にボイドが生じる他の例を示す工程断面図である。
【００１５】
図１６（ａ）に示すように、シード層１４１ａやＣｕ膜１４１ｂが、何らかの要因により、溝１４４内に十分に埋め込まれない場合がある。
【００１６】
この後、ＣＭＰによる研磨を行うと、図１６（ｂ）に示すように、ボイド１４８の生じた配線１４２が形成されることとなる。
【００１７】
図１７は、ストレスマイグレーションによる断線を示す概略図である。
【００１８】
配線１４２に生じたボイド１４８は化学的ポテンシャルの低い結晶粒界１４９に集合しやすい（図１７（ａ）参照）。結晶粒界１４９にボイド１４８が集合すると、図１７（ｂ）に示すように、配線１４２の断線を招くこととなる。
【００１９】
図１８は、エレクトロマイグレーションによる断線を示す概略図である。
【００２０】
ボイド１４８においては金属原子１４７の自由端が生じる（図１８（ａ）参照）。配線１４２に電流を流した際には、配線１４２に電界が加わるため、金属原子（金属イオン）１４７が移動しやすくなる。金属原子１４７の移動によりボイド１４８が成長すると、図１８（ｂ）に示すように、配線１４２の断線を招くこととなる。
【００２１】
［一実施形態］
一実施形態による半導体装置及びその製造方法を図１乃至図１４を用いて説明する。
【００２２】
（半導体装置）
まず、本実施形態による半導体装置について図１及び図２を用いて説明する。図１は、本実施形態による半導体装置を示す断面図である。
【００２３】
図１に示すように、半導体基板１０には、素子領域１２を画定する素子分離領域１４が形成されている。半導体基板１０としては、例えばシリコン基板が用いられている。素子分離領域１４の材料としては、例えばシリコン酸化膜が用いられている。素子分離領域１４は、例えばＳＴＩ（Shallow Trench Isolation）法により形成されたものである。
【００２４】
素子領域１２には、膜厚２ｎｍ〜１０ｎｍ程度の酸化シリコンのゲート絶縁膜１６を介して、例えばポリシリコンのゲート電極１８が形成されている。
【００２５】
ゲート電極１８の両側の半導体基板１０内には、エクステションソース／ドレイン構造の浅い領域を形成する低濃度拡散層（エクステション領域）２０が形成されている。
【００２６】
ゲート電極１８の側壁部分には、例えば二酸化シリコンのサイドウォール絶縁膜２２が形成されている。
【００２７】
サイドウォール絶縁膜２２が形成されたゲート電極１８の両側の半導体基板１０内には、エクステンションソース／ドレイン構造の深い領域を形成する高濃度拡散層２４が形成されている。低濃度拡散層２０と高濃度拡散層２４とにより、エクステンションソース／ドレイン構造のソース／ドレイン拡散層２６が形成されている。
【００２８】
ソース／ドレイン拡散層２６上及びゲート電極１８の上部には、例えばコバルトシリサイドのシリサイド層２８が形成されている。ソース／ドレイン拡散層２６上のシリサイド層２８は、ソース／ドレイン電極として機能する。
【００２９】
こうして、ゲート電極１８とソース／ドレイン拡散層２６とを有するトランジスタ３０が形成されている。
【００３０】
トランジスタ３０が形成された半導体基板１０上には、膜厚２ｎｍ〜１０ｎｍ程度の二酸化シリコンの層間絶縁膜３２が形成されている。
【００３１】
層間絶縁膜３２には、ソース／ドレイン電極２８に達するコンタクトホール３４が形成されている。
【００３２】
コンタクトホール３４内には、例えば、チタン、タンタル、窒化チタン、窒化タンタル等のバリア膜（バリアメタル）が形成されている。
【００３３】
バリア膜が形成されたコンタクトホール３４内には、例えばタングステンの導体プラグ３６が埋め込まれている。
【００３４】
導体プラグ３６が埋め込まれた層間絶縁膜３２上には、例えば膜厚３０ｎｍ〜５０ｎｍのカバー膜３８が例えばＣＶＤ法により形成されている。カバー膜３８の材料としては、例えば炭化シリコン、炭窒化シリコン、窒化シリコン等が用いられている。
【００３５】
カバー膜３８上には、膜厚３００ｎｍ〜１０００ｎｍ程度の酸化シリコンの層間絶縁膜４０が形成されている。
【００３６】
層間絶縁膜４０及びカバー膜３８には、配線４２を埋め込むための開口部（溝）４４が形成されている。溝４４の幅は、例えば、４０ｎｍ〜１００ｎｍ程度とする。溝４４の底部には、導体プラグ３６の上面が露出している。
【００３７】
溝４４内には、例えば膜厚１０ｎｍ程度のチタン、タンタル、窒化チタン、窒化タンタル等のバリア膜４６が形成されている。
【００３８】
バリア膜４６が形成された溝内には、例えばＣｕを含む配線（導電体）４２が埋め込まれている。配線４２には、ボイド４８が生じる場合もある。
【００３９】
配線４２が埋め込まれた層間絶縁膜４０上には、塗布法（スピンコート法）により形成された絶縁膜５０が形成されている。図２は、ボイドが生じた配線上に塗布法により絶縁膜が形成された状態を示す断面図である。絶縁膜５０が塗布法により形成されているため、配線４２にボイド４８が生じている場合には、毛細管現象により、絶縁膜５０の一部がボイド４８内に確実に入り込む。このため、ボイド４８が絶縁膜５０により確実に埋め込まれる。図２（ａ）のように、絶縁膜５０が埋め込まれたボイド４８は移動しにくい。このため、ボイド４８が結晶粒界４９に集合しにくく、ストレスマイグレーションが生じにくい。また、図２（ｂ）に示すように、ボイド４８に生じた金属原子４７の自由端が絶縁膜５０により確実に終端されているため、電界が加わっても金属原子４７の移動が生じにくく、エレクトロマイグレーションが生じにくい。従って、本実施形態によれば、ストレスマイグレーションやエレクトロマイグレーションに対する耐性を十分に向上することができる。絶縁膜５０の材料としては、分子構造中に酸素を含まない材料を用いることが好ましい。分子構造中に酸素を含む材料を絶縁膜５０の材料として用いた場合には、配線４２の表面が酸化されてしまう場合があり、配線抵抗の上昇を招く場合があるからである。絶縁膜５０の材料としては、例えば無機ＳＯＧ（Spin On Glass）材料又は有機ＳＯＧ材料を挙げることができる。無機ＳＯＧ材料としては、例えば、ポリシラザン、ポリカルボシラザン、ポリカルボシラン等が挙げられる。有機ＳＯＧ材料としては、例えば、アリルエーテル系の高分子化合物等が挙げられる。
【００４０】
図３は、ポリシラザンの化学式を示す図である。図３から分かるように、ポリシラザンはＳｉ、Ｎ、Ｈ系の材料であり、分子構造中に酸素を含まない。
【００４１】
図４（ａ）〜図４（ｄ）は、ポリカルボシランの化学式の例を示す図である。図４（ａ）〜図４（ｄ）から分かるように、ポリカルボシランはシリコン原子に水素又は炭化水素基が結合したＳｉ、Ｃ、Ｈ系の材料の総称であり、分子構造中に酸素を含まない。
【００４２】
図５（ａ）〜図５（ｄ）は、ポリカルボシラザンの化学式を示す図である。図５（ａ）〜図５（ｄ）から分かるように、ポリカルボシラザンはシリコン原子に水素又は炭化水素基が結合した、Ｓｉ、Ｃ、Ｎ、Ｈ系の材料の総称であり、分子構造中に酸素を含まない。ポリカルボシラザンは、図５（ａ）〜図５（ｄ）で示したものの他に、窒素原子に隣接したシリコン原子に、炭化水素基が結合していてもよい。
【００４３】
上述の有機ＳＯＧ材料は、アリルエーテル系の高分子化合物であり分子構造中に酸素を含んでいる。
【００４４】
絶縁膜５０の膜厚は、後述する層間絶縁膜５４の膜厚より薄い。ここでは、絶縁膜５０の膜厚を、例えば、４０ｎｍ〜６０ｎｍ程度とする。
【００４５】
絶縁膜５０上には、例えば膜厚３０ｎｍ〜５０ｎｍ程度のカバー膜５２が形成されている。カバー膜５２の材料としては、例えばＳｉＣ、ＳｉＣＮ、ＳｉＮ等が用いられている。
【００４６】
カバー膜５２上には、膜厚５００ｎｍ程度のＳｉＯＣ等の層間絶縁膜５４が形成されている。
【００４７】
層間絶縁膜５４には、導体プラグ５６ａを埋め込むための開口部（コンタクトホール）５８と、配線５６ｂを埋め込むための開口部（溝）６０とが形成されている。コンタクトホール５８の径は、例えば、５０ｎｍ〜８０ｎｍ程度とする。溝６０の幅は、例えば、４０ｎｍ〜１００ｎｍ程度とする。コンタクトホール５８の上部は溝６０に繋がっている。溝６０内及びコンタクトホール５８内には、例えば膜厚５ｎｍ〜１０ｎｍ程度のチタン、タンタル、窒化チタン、窒化タンタル等のバリア膜６２が形成されている。溝６０内及びコンタクトホール５８内には、導電体５６が埋め込まれている。導電体５６のうちのコンタクトホール５８に埋め込まれた部分は、導体プラグ５６ａとなる。導電体５６のうちの溝６０内に埋め込まれた部分は配線５６ｂとなる。導体プラグ５６ａ及び配線５６ｂの材料としては、例えばＣｕが用いられている。
【００４８】
導体プラグ５６ａ及び配線５６ｂが埋め込まれた層間絶縁膜５４上には、塗布法（スピンコート法）により形成された絶縁膜６３が形成されている。絶縁膜６３が塗布法により形成されているため、配線５６ｂにボイド５７が生じている場合には、毛細管現象により、絶縁膜６３の一部がボイド５７内に確実に入り込む。このため、ボイド５７が絶縁膜６３により確実に埋め込まれる。上述したように、絶縁膜６３が埋め込まれたボイド５７は移動しにくい。このため、ボイド５７が結晶粒界に集合しにくく、ストレスマイグレーションが生じにくい。また、ボイド５７に生じた金属原子の自由端が絶縁膜６３により確実に終端されているため、電界が加わっても金属原子の移動が生じにくく、エレクトロマイグレーションが生じにくい。絶縁膜６３の材料としては、絶縁膜５０と同様に、分子構造中に酸素を含まない材料を用いることが好ましい。絶縁膜６３の材料としては、絶縁膜５０の材料と同様に、例えば無機ＳＯＧ材料又は有機ＳＯＧ材料を挙げることができる。かかる無機ＳＯＧ材料としては、例えば、ポリシラザン、ポリカルボシラザン、ポリカルボシラン等が挙げられる。かかる有機ＳＯＧ材料としては、アリルエーテル系の高分子化合物等が挙げられる。
【００４９】
こうして本実施形態による半導体装置が形成されている。
【００５０】
このように本実施形態によれば、配線４２、５６ｂが埋め込まれた層間絶縁膜４０、５４上に塗布法により絶縁膜５０、６３が直接形成されている。絶縁膜５０、６３が塗布法により形成されているため、配線４２、５６ｂにボイド４８、５７が生じている場合には、毛細管現象により絶縁膜５０、６３の一部がボイド４８、５７内に確実に入り込む。ボイド４８、５７に絶縁膜５０、６３の一部が埋め込まれるため、ボイド４８、５７が移動しにくくなり、ストレスマイグレーションに対する十分な耐性が得られる。また、ボイド４８、５７に生じた金属原子の自由端が絶縁膜５０、６３により確実に終端されるため、電界が加わっても金属原子の移動が生じにくく、エレクトロマイグレーションに対する十分な耐性が得られる。従って、本実施形態によれば、信頼性の高い半導体装置を提供することができる。
【００５１】
また、一般的に塗布法による絶縁膜はＣＶＤ法による絶縁膜よりも緻密でなく、吸湿性が高いことが多い。そのため、層間絶縁膜の塗布膜が吸湿した場合には、配線間の寄生容量が上昇して電気信号の伝達が遅延することが考えらえる。本実施形態の構造では、層間絶縁膜全体の厚さにおける塗布膜の占める割合が小さいため、吸湿したとしてもその量はわずかであり、寄生容量の上昇も大きくならないので、このような電気信号の伝達の遅延を抑制することができる。
【００５２】
更に、本実施形態によれば、塗布膜の上にカバー膜を設けているため、塗布膜の吸湿自体を防止することができる。
【００５３】
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法について図６乃至図１４を用いて説明する。図６乃至図１４は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００５４】
まず、図６（ａ）に示すように、例えばＳＴＩ法により、素子領域１２を画定する素子分離領域１４を半導体基板１０に形成する。半導体基板１０としては、例えばシリコン基板を用いる。素子分離領域１２の材料としては、例えばシリコン酸化膜を用いる。
【００５５】
次に、図示しないウェルを半導体基板１０内に形成する。Ｎチャネル型のトランジスタ３０が形成される領域には、Ｐ型ウェルが形成される。Ｐチャネル型のトランジスタ３０が形成される領域には、Ｎ型ウェルが形成される。
【００５６】
次に、熱酸化法により、膜厚２ｎｍ〜１０ｎｍ程度の酸化シリコンのゲート絶縁膜１６を、素子領域１２における半導体基板１０上に形成する。
【００５７】
次に、全面に、例えばＣＶＤ（Chemical Vapor Deposition、化学気相堆積）法により、膜厚１００ｎｍ〜２００ｎｍ程度のポリシリコン膜１８を形成する。
【００５８】
次に、フォトリソグラフィ技術を用い、ポリシリコン膜１８をパターニングする。これにより、ポリシリコンのゲート電極１８が形成される（図６（ｂ）参照）。
【００５９】
次に、ゲート電極１８をマスクとし、例えばイオン注入法により、ゲート電極１８の両側の半導体基板１０内に、ドーパント不純物を注入する。これにより、エクステションソース／ドレイン構造の浅い領域を形成する低濃度拡散層（エクステション領域）２０が形成される（図６（ｃ）参照）。Ｎチャネル型のトランジスタ３０においては、Ｎ型の低濃度拡散層２０が形成される。Ｐチャネル型のトランジスタ３０においては、Ｐ型の低濃度拡散層２０が形成される。
【００６０】
次に、全面に、例えばＣＶＤ法により、例えば膜厚１０ｎｍ〜２０ｎｍ程度の酸化シリコンの絶縁膜２２を形成する。
【００６１】
次に、絶縁膜２２を異方性エッチングすることにより、ゲート電極１８の側壁部分に、サイドウォール絶縁膜２２を形成する（図７（ａ）参照）。
【００６２】
次に、サイドウォール絶縁膜２２が形成されたゲート電極１８をマスクとし、例えばイオン注入法により、ゲート電極１８の両側の半導体基板１０内に、ドーパント不純物を注入する。これにより、エクステンションソース／ドレイン構造の深い領域を形成する高濃度拡散層２４が形成される。Ｎチャネル型のトランジスタ３０においては、Ｎ型の高濃度拡散層２４が形成される。Ｐチャネル型のトランジスタ３０においては、Ｐ型の高濃度拡散層２４が形成される。低濃度拡散層２０と高濃度拡散層２４とにより、エクステンションソース／ドレイン構造のソース／ドレイン拡散層２６が形成される（図７（ｂ）参照）。
【００６３】
次に、全面に、例えばコバルトの高融点金属膜を形成する。
【００６４】
次に、熱処理を行うことにより、高融点金属膜中のコバルトと半導体基板１０中のシリコンとを反応させ、例えばコバルトシリサイドのシリサイド層２８を形成する。こうして、ソース／ドレイン拡散層２６上にシリサイド層２８が形成される。また、ゲート電極１８の上部にも、シリサイド層２８が形成される。ソース／ドレイン拡散層２６上のシリサイド層２８は、ソース／ドレイン電極として機能する（図７（ｃ）参照）。
【００６５】
こうして、ゲート電極１８とソース／ドレイン拡散層２６とを有するトランジスタ３０が形成される。
【００６６】
次に、全面に、例えばＣＶＤ法により、膜厚３００ｎｍ〜５００ｎｍ程度の二酸化シリコンの層間絶縁膜３２を形成する（図８（ａ）参照）。
【００６７】
次に、フォトリソグラフィ技術を用い、ソース／ドレイン電極２８に達するコンタクトホール３４を層間絶縁膜３２に形成する。
【００６８】
次に、全面に、例えばスパッタリング法におり、例えば膜厚５ｎｍ〜１０ｎｍ程度のチタン、タンタル、窒化チタン、窒化タンタル等のバリア膜を形成する。
【００６９】
次に、全面に、例えばＣＶＤ法により、膜厚３００ｎｍ程度のタングステン膜３６を形成する。
【００７０】
次に、例えばＣＭＰ法により、層間絶縁膜３２の上面が露出するまでタングステン膜３６及びバリア膜を研磨する。これにより、コンタクトホール３４内にタングステンの導体プラグ３６が埋め込まれる（図８（ｂ）参照）。
【００７１】
次に、全面に、例えばＣＶＤ法により、例えば膜厚３０ｎｍのカバー膜３８を形成する（図８（ｃ）参照）。カバー膜３８としては、例えばＳｉＣ膜、ＳｉＣＮ膜、又は、ＳｉＮ膜等を形成する。
【００７２】
次に、全面に、例えばＣＶＤ法により、膜厚３００ｎｍ〜５００ｎｍ程度の酸化シリコンやＳｉＯＣ等の層間絶縁膜４０を形成する（図９（ａ）参照）。
【００７３】
次に、フォトリソグラフィ技術を用い、配線４２を埋め込むための開口部（溝）４４を層間絶縁膜４０及びカバー膜３８に形成する（図９（ｂ）参照）。溝４４の幅は、例えば４０ｎｍ〜１００ｎｍ程度とする。溝４４の底部には、導体プラグ３６の上面が露出する。
【００７４】
次に、全面に、例えばスパッタリング法により、例えば膜厚５ｎｍ〜１０ｎｍ程度のチタン、タンタル、窒化チタン、窒化タンタル等のバリア膜４６を形成する（図９（ｃ）参照）。
【００７５】
次に、全面に、例えばスパッタリング法により、例えば膜厚３０ｎｍ〜５０ｎｍ程度のＣｕのシード層（図示せず）を形成する。
【００７６】
次に、全面に、例えば電気めっき法により、例えば膜厚１０００ｎｍ程度のＣｕ膜４２を形成する（図１０（ａ）参照）。
【００７７】
次に、例えばＣＭＰ法により、層間絶縁膜４０の表面が露出するまでＣｕ膜４２及びバリア膜４６を研磨する。これにより、溝４４内に例えばＣｕの配線（導電体）４２が埋め込まれる。配線４２には、図１０（ｂ）に示すようにボイド４８が生じる場合もある。
【００７８】
次に、全面に、例えばスピンコート法により、プリウェット剤（図示せず）を塗布する。プリウェット剤としては、例えばキシレン等を用いる。プリウェット剤の滴下量は、例えば１．５〜２ｃｃ程度とする。
【００７９】
次に、全面に、例えばスピンコート法（塗布法）により、膜厚４０ｎｍ〜１００ｎｍ程度の絶縁膜５０を形成する（図１１（ａ）参照）。絶縁膜５０を塗布法により形成するため、配線４２にボイド４８が生じている場合には、毛細管現象により絶縁膜５０の一部がボイド４８内に確実に入り込む。このため、配線４２にボイド４８が生じている場合には、ボイド４８が絶縁膜５０の一部により確実に埋め込まれる。ボイド４８が絶縁膜５０により確実に埋め込まれるため、ボイド４８は移動しにくくなり、ストレスマイグレーションが生じにくくなる。また、ボイド４８に生じた金属原子４７（図２参照）の自由端が絶縁膜５０により確実に終端されるため、電界が加わっても金属原子４７の移動が生じにくく、エレクトロマイグレーションが生じにくくなる。従って、本実施形態によれば、信頼性の高い半導体装置を提供することが可能となる。絶縁膜５０の材料としては、分子構造中に酸素を含まない材料を用いることが好ましい。分子構造中に酸素を含む材料を絶縁膜５０の材料として用いた場合には、配線４２の表面が酸化されてしまう場合があり、配線抵抗等の上昇を招く場合があるからである。このような絶縁膜５０の材料としては、例えば無機ＳＯＧ材料又は有機ＳＯＧ材料を挙げることができる。無機ＳＯＧ材料としては、例えば、ポリシラザン、ポリカルボシラザン、ポリカルボシラン等が挙げられる。有機ＳＯＧ材料としては、例えば、アリルエーテル系の高分子化合物等が挙げられる。絶縁膜５０を形成する際の絶縁膜材料の滴下量は、例えば３〜５ｃｃ程度とする。半導体ウェハ１０の直径が例えば３００ｍｍ程度の場合、スピンコータの回転数は、例えば１５００〜２０００ｒｐｍ程度とする。絶縁膜５０の膜厚は、例えば１００ｎｍ以下とする。ここでは、絶縁膜５０の膜厚を４０〜６０ｎｍ程度とする。
【００８０】
こうして、塗布法により絶縁膜（ＳＯＧ膜）５０が形成される。
【００８１】
次に、絶縁膜５０に対して熱処理を行う（キュア）。熱処理温度は、例えば１２０〜４００℃程度とする。熱処理時間は、例えば２０〜１２０分程度とする。熱処理を行う際の雰囲気は、例えば不活性ガス雰囲気とする。かかる不活性ガス雰囲気としては、例えばＮ２ガス雰囲気とする。
【００８２】
なお、熱処理の際に、紫外線照射や電子線照射等を絶縁膜５０に対して行ってもよい。
【００８３】
また、熱処理を行う際の雰囲気中に微量のＯ２ガスが含まれていてもよい。
【００８４】
次に、全面に、例えばＣＶＤ法により、例えば膜厚３０ｎｍ〜５０ｎｍ程度のカバー膜５２を形成する。カバー膜５２としては、例えば炭化シリコン膜、炭窒化シリコン膜、又は、窒化シリコン膜等を形成する。
【００８５】
次に、全面に、例えばＣＶＤ法により、膜厚５００ｎｍ程度の酸化シリコンやＳｉＯＣ等の層間絶縁膜５４を形成する（図１１（ｂ）参照）。
【００８６】
次に、全面に、例えばスピンコート法により、フォトレジスト膜６４を形成する。
【００８７】
次に、フォトリソグラフィ技術を用い、コンタクトホール５８の平面形状の開口部６６をフォトレジスト膜６４に形成する。
【００８８】
次に、フォトレジスト膜６４をマスクとし、層間絶縁膜５４をエッチングすることにより、コンタクトホール５８を途中まで形成する（図１２（ａ）参照）。コンタクトホール５８の径は、例えば５０ｎｍ〜８０ｎｍ程度とする。
【００８９】
この後、例えばアッシングにより、フォトレジスト膜６４を剥離する。
【００９０】
次に、全面に、例えばスピンコート法により、フォトレジスト膜６８を形成する。
【００９１】
次に、フォトリソグラフィ技術を用い、溝６０の平面形状の開口部７０をフォトレジスト膜６８に形成する。
【００９２】
次に、フォトレジスト膜６８をマスクとし、層間絶縁膜５４をエッチングすることにより、溝６０を層間絶縁膜５４に形成するとともに、コンタクトホール５８をカバー膜５２まで到達させる。溝６０の幅は、例えば４０ｎｍ〜１００ｎｍ程度とする。
【００９３】
次に、コンタクトホール５８内に露出したカバー膜５２をエッチングし、更に、コンタクトホール５８内に露出した絶縁膜５０をエッチングする。こうして、コンタクトホール５８が配線４２に到達する（図１２（ｂ）参照）。
【００９４】
この後、例えばアッシングにより、フォトレジスト膜５８を剥離する。
【００９５】
次に、全面に、例えばスパッタリング法により、例えば膜厚５ｎｍ〜１０ｎｍ程度のチタン、タンタル、窒化チタン、窒化タンタル等のバリア膜６２を形成する（図１３（ａ）参照）。
【００９６】
次に、全面に、例えばスパッタリング法により、例えば膜厚３０ｎｍ〜５０ｎｍ程度のＣｕのシード層（図示せず）を形成する。
【００９７】
次に、全面に、電気めっき法により、膜厚１０００ｎｍ程度のＣｕ膜５６を形成する（図１３（ｂ）参照）。
【００９８】
次に、例えばＣＭＰ法により、層間絶縁膜５４の表面が露出するまでＣｕ膜５６及びバリア膜６２を研磨する。これにより、溝６０内及びコンタクトホール５８内に、Ｃｕを含む導電体５６が埋め込まれる。導電体５６のうちのコンタクトホール５８内に埋め込まれた部分は、導体プラグ５６ａとなる。導電体５６のうちの溝６０内に埋め込まれた部分は配線５６ｂとなる。配線５６ｂには、図１４（ａ）に示すように、ボイド５７が生じる場合もある。こうして、デュアルダマシン法により、配線５６ｂと導体プラグ５６ａとが一体的に形成される。
【００９９】
次に、全面に、例えばスピンコート法により、プリウェット剤（図示せず）を塗布する。プリウェット剤としては、例えばキシレン等を用いる。プリウェット剤の滴下量は、例えば１．５〜２ｃｃ程度とする。
【０１００】
次に、全面に、例えばスピンコート法（塗布法）により、膜厚４０ｎｍ〜１００ｎｍ程度の絶縁膜６３を形成する（図１４（ｂ）参照）。絶縁膜６３を塗布法により形成するため、配線５６ｂにボイド５７が生じている場合には、毛細管現象により絶縁膜６３の一部がボイド５７内に確実に入り込む。このため、配線５６ｂにボイド５７が生じている場合には、ボイド５７が絶縁膜６３の一部により確実に埋め込まれる。ボイド５７が絶縁膜６３により確実に埋め込まれるため、ボイド５７は移動しにくくなり、ストレスマイグレーションが生じにくくなる。また、ボイド５７に生じた金属原子の自由端が絶縁膜６３により確実に終端されるため、電界が加わっても金属原子の移動が生じにくく、従って、エレクトロマイグレーションも生じにくくなる。絶縁膜６３の材料としては、絶縁膜５０の材料と同様に、分子構造中に酸素を含まない材料を用いることが好ましい。このような絶縁膜６３の材料としては、例えば無機ＳＯＧ材料又は有機ＳＯＧ材料を挙げることができる。無機ＳＯＧ材料としては、例えば、ポリシラザン、ポリカルボシラザン、ポリカルボシラン等が挙げられる。有機ＳＯＧ材料としては、例えば、アリルエーテル系の高分子化合物等が挙げられる。絶縁膜６３を形成する際の絶縁膜材料の滴下量は、例えば３〜５ｃｃ程度とする。半導体ウェハ１０の直径が例えば３００ｍｍ程度の場合、スピンコータの回転数は、例えば１５００〜２０００ｒｐｍ程度とする。絶縁膜５０の膜厚は、例えば１００ｎｍ以下とする。ここでは、絶縁膜６３の膜厚を４０〜６０ｎｍ程度とする。
【０１０１】
こうして、塗布法により絶縁膜（ＳＯＧ膜）６３が形成される。
【０１０２】
次に、絶縁膜６３に対して熱処理を行う（キュア）。熱処理温度は、例えば１２０〜４００℃程度とする。熱処理時間は、例えば２０〜１２０分程度とする。熱処理を行う際の雰囲気は、例えば不活性ガス雰囲気とする。かかる不活性ガス雰囲気としては、例えばＮ２ガス雰囲気とする。
【０１０３】
なお、熱処理の際に、紫外線照射や電子線照射等を絶縁膜６３に対して行ってもよい。
【０１０４】
また、熱処理を行う際の雰囲気中に微量のＯ２ガスが含まれていてもよい。
【０１０５】
この後、更に、配線構造を多層に亘って形成してもよい。
【０１０６】
こうして、本実施形態による半導体装置が製造される。
【０１０７】
このように、本実施形態によれば、配線４２、５６ｂが埋め込まれた層間絶縁膜４０、５４上に塗布法により絶縁膜５０、６３を直接形成する。このため、本実施形態によれば、配線４２、５６ｂにボイド４８、５７が生じている場合には、毛細管現象により絶縁膜５０、６３の一部がボイド４８、５７内に確実に入り込む。このため、配線４２、５６ｂにボイド４８、５７が生じている場合には、ボイド４８、５７が絶縁膜５０、６３の一部により確実に埋め込まれる。ボイド４８、５７が絶縁膜５０、６３により確実に埋め込まれるため、ボイド４８、５７は移動しにくくなり、ストレスマイグレーションが生じにくくなる。また、ボイド４８、５７に生じた金属原子の自由端が絶縁膜５０、６３により確実に終端されるため、電界が加わっても金属原子の移動が生じにくく、従って、エレクトロマイグレーションも生じにくくなる。従って、本実施形態によれば、信頼性の高い半導体装置を提供することが可能となる。
【０１０８】
また、一般的に塗布法による絶縁膜はＣＶＤ法による絶縁膜よりも緻密でなくエッチング耐性が低いため、エッチングストッパとして用いることは一般的ではない。一方、本実施形態の構造の場合、配線上のボイドを埋め込むために配線上に直接塗布膜を形成しています。本実施形態では、薄い塗布膜上にカバー膜を設け、開口時にエッチングストッパとすることで、ボイドの埋め込みを行いつつ上層配線形成時のエッチングストップを可能としている。
【０１０９】
また、本実施形態によれば、層間絶縁膜全体の厚さに対して塗布膜は薄いため、エッチングストップ後にカバー膜をエッチングして配線上面を露出する工程において、塗布膜もそのままエッチングすることが可能であるため、複雑なビア形成プロセスを用いずとも加工が可能である。
【０１１０】
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
【０１１１】
例えば、上記実施形態では、導電体４２、５６の材料としてＣｕを用いる場合を例に説明したが、導電体４２、５６の材料はＣｕに限定されるものではない。導電体４２、５６にボイド４８、５７が生じ得る場合に広く適用することができる。例えば、導電体４２、５６ｂの材料がＣｕ合金、アルミニウム等であってもよい。
【０１１２】
上記実施形態に関し、更に以下の付記を開示する。
【０１１３】
（付記１）
半導体基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に第１の開口部を形成する工程と、
前記第１の開口部内に第１の導電体を形成する工程と、
前記第１の絶縁膜上及び前記第１の導電体上に第２の絶縁膜を塗布法により直接形成する工程と、
前記第２の絶縁膜上にＣＶＤ法により第３の絶縁膜を形成する工程と、
前記第３の絶縁膜上に層間絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【０１１４】
（付記２）
付記１記載の半導体装置の製造方法において、
前記第２の絶縁膜は、無機ＳＯＧ材料又は有機ＳＯＧ材料を含む
ことを特徴とする半導体装置の製造方法。
【０１１５】
（付記３）
付記１又は２記載の半導体装置の製造方法において、
前記第２の絶縁膜は、分子構造中に酸素を含まない材料により形成されている
ことを特徴とする半導体装置の製造方法。
【０１１６】
（付記４）
付記１乃至３のいずれかに記載の半導体装置の製造方法において、
前記第１の導電体を埋め込む工程は、前記第１の開口部内及び前記第１の絶縁膜上に第１の導電膜を形成する工程と、前記第１の導電膜を研磨することにより、前記第１の導電膜により形成された前記第１の導電体を前記第１の開口部内に形成する工程とを有する
ことを特徴とする半導体装置の製造方法。
【０１１７】
（付記５）
付記１乃至４のいずれかに記載の半導体装置の製造方法において、
前記第３の絶縁膜及び前記第２の絶縁膜、前記層間絶縁膜に前記第１の導電体に達する第２の開口部を形成する工程と、前記第２の開口部内及び前記第３の絶縁膜上に第２の導電膜を形成する工程と、前記第２の導電膜を研磨することにより、前記第２の導電膜により形成された第２の導電体を前記第２の開口部内に形成する工程とを更に有する
ことを特徴とする半導体装置の製造方法。
【０１１８】
（付記６）
付記１乃至５のいずれかに記載の半導体装置の製造方法において、
前記第１導電体はＣｕを含む
ことを特徴とする半導体装置の製造方法。
【０１１９】
（付記７）
半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜に形成された第１の開口部内に埋め込まれた第１の導電体と、
塗布法により前記第１の絶縁膜上及び前記第１の導電体上に直接形成された第２の絶縁膜と、
前記第２の絶縁膜上にＣＶＤ法により形成された第３の絶縁膜と、
前記第３の絶縁膜上に形成された層間絶縁膜と、
を有することを特徴とする半導体装置。
【０１２０】
（付記８）
付記７記載の半導体装置において、
前記第２の絶縁膜は、無機ＳＯＧ材料又は有機ＳＯＧ材料を含む
ことを特徴とする半導体装置。
【０１２１】
（付記９）
付記７又は８記載の半導体装置において、
前記第２の絶縁膜は、分子構造中に酸素を含まない材料により形成されている
ことを特徴とする半導体装置。
【０１２２】
（付記１０）
付記７乃至９のいずれかに記載の半導体装置において、
前記第１の導電体はボイドを有し、
前記第２の絶縁膜の一部が前記ボイドに形成されている
ことを特徴とする半導体装置。
【０１２３】
（付記１１）
付記７乃至１０のいずれかに記載の半導体装置において、
前記第３の絶縁膜及び前記第２の絶縁膜、前記層間絶縁膜に形成され、前記第１の導電体に達する第２の開口部内に形成された第２の導電体とを更に有する
ことを特徴とする半導体装置。
【符号の説明】
【０１２４】
１０…半導体基板
１２…素子領域
１４…素子分離領域
１６…ゲート絶縁膜
１８…ゲート電極
２０…低濃度拡散層
２２…サイドウォール絶縁膜
２４…高濃度拡散層
２６…ソース／ドレイン拡散層
２８…シリサイド層
３０…トランジスタ
３２…層間絶縁膜
３４…コンタクトホール
３６…導体プラグ
３８…カバー膜
４０…層間絶縁膜
４２…配線
４４…溝
４６…バリア膜
４７…金属原子
４８…ボイド
４９…結晶粒界
５０…絶縁膜
５２…カバー膜
５４…層間絶縁膜
５６ａ…導体プラグ
５６ｂ…配線
５７…ボイド
５８…コンタクトホール
６０…溝
６２…バリア膜
６３…絶縁膜
６４…フォトレジスト膜
６６…開口部
６８…フォトレジスト膜
７０…開口部
１４０…層間絶縁膜
１４１ａ…シード層
１４１ｂ…Ｃｕ膜
１４２…配線
１４４…溝
１４６…バリア膜
１４７…金属原子
１４８…ボイド
１４９…結晶粒界
【図１】
2015090902.tif 000003
【図２】
2015090902.tif 000004
【図３】
2015090902.tif 000005
【図４】
2015090902.tif 000006
【図５】
2015090902.tif 000007
【図６】
2015090902.tif 000008
【図７】
2015090902.tif 000009
【図８】
2015090902.tif 000010
【図９】
2015090902.tif 000011
【図１０】
2015090902.tif 000012
【図１１】
2015090902.tif 000013
【図１２】
2015090902.tif 000014
【図１３】
2015090902.tif 000015
【図１４】
2015090902.tif 000016
【図１５】
2015090902.tif 000017
【図１６】
2015090902.tif 000018
【図１７】
2015090902.tif 000019
【図１８】
2015090902.tif 000020