(57)【要約】【課題】良好で安定した耐圧を得ることができる化合物半導体装置及びその製造方法を提供する。【解決手段】化合物半導体装置の一態様には、基板１１と、基板１１の表面に形成された窒化層１２と、窒化層１２上に形成され、直径が１５ｎｍ以上のピットが表面に存在しないＡｌＮ層１３と、ＡｌＮ層１３上方に形成され、ガリウム及び窒素を含有する化合物半導体層１４と、が含まれている。化合物半導体層１４は、ＡｌＮ層１３上方に形成された超格子バッファ層１５と、超格子バッファ層１５上方に形成された活性層１６と、が含まれている。【選択図】図１
2015002341.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面を窒化して窒化層を形成する工程と、
直径が１５ｎｍ以上のピットが表面に存在しない窒化アルミニウム層を前記窒化層上に形成する工程と、
前記窒化アルミニウム層上にガリウム及び窒素を含有する化合物半導体層を形成する工程と、
を有し、
前記化合物半導体層を形成する工程は、
前記窒化アルミニウム層上方に超格子バッファ層を形成する工程と、
前記超格子バッファ層上方に活性層を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
【請求項２】
前記基板はシリコン基板であることを特徴とする請求項１に記載の化合物半導体装置の製造方法。
【請求項３】
前記窒化アルミニウム層を形成する工程は、
前記窒化層上に第１のV/III比で第１の窒化アルミニウム部を形成する工程と、
前記第１の窒化アルミニウム部上に前記第１のV/III比とは異なる第２のV/III比で第２の窒化アルミニウム部を形成する工程と、
を有することを特徴とする請求項１又は２に記載の化合物半導体装置の製造方法。
【請求項４】
前記活性層を形成する工程は、電子走行層及び電子供給層を形成する工程を有することを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置の製造方法。
【請求項５】
前記窒化アルミニウム層を形成する際のアルミニウムの原料の流量及び窒素の原料の流量の和に対する前記窒素の原料ガスの流量の比は６０％以上であることを特徴とする請求項１乃至４のいずれか１項に記載の化合物半導体装置の製造方法。
【請求項６】
基板と、
前記基板の表面に形成された窒化層と、
前記窒化層上に形成され、直径が１５ｎｍ以上のピットが表面に存在しない窒化アルミニウム層と、
前記窒化アルミニウム層上方に形成され、ガリウム及び窒素を含有する化合物半導体層と、
を有し、
前記化合物半導体層は、
前記窒化アルミニウム層上方に形成された超格子バッファ層と、
前記超格子バッファ層上方に形成された活性層と、
を有することを特徴とする化合物半導体装置。
【請求項７】
前記基板はシリコン基板であることを特徴とする請求項６に記載の化合物半導体装置。
【請求項８】
前記活性層は、電子走行層及び電子供給層を有することを特徴とする請求項６又は７に記載の化合物半導体装置。
【請求項９】
請求項６乃至８のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【請求項１０】
請求項６乃至８のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、ＧａＮ層、ＡｌＧａＮ層をそれぞれ電子走行層、電子供給層として用いる電子デバイス（化合物半導体装置）の開発が活発である。このような化合物半導体装置の一つとして、ＧａＮ系の高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）が挙げられる。ＧａＮ系ＨＥＭＴでは、ＡｌＧａＮとＧａＮとの格子定数の差に起因する歪みがＡｌＧａＮ層に生じ、この歪みに伴ってピエゾ分極が生じ、高濃度の２次元電子ガス（２ＤＥＧ：two dimensional electron gas）がＧａＮ層の上面近傍に発生する。このため、高い出力が得られる。
【０００３】
ＧａＮ系ＨＥＭＴは、高い破壊電界強度及び大きい飽和電子速度を有している。このため、ＧａＮ系ＨＥＭＴは、高電圧動作及び高出力が可能な化合物半導体装置として極めて有望である。そして、ＧａＮ系ＨＥＭＴは、高効率スイッチング素子、電気自動車等に用いられる高耐圧電力デバイスとして期待されている。
【０００４】
但し、結晶性が良好なＧａＮ基板を製造することは極めて困難である。このため、従来、主として、Ｓｉ基板、サファイア基板又はＳｉＣ基板の上方に、ＧａＮ層及びＡｌＧａＮ層等をヘテロエピタキシャル成長によって形成している。特にＳｉ基板は、大口径で高品質のものを低コストにて入手しやすい。このため、Ｓｉ基板上方にＧａＮ層及びＡｌＧａＮ層を成長させた構造についての研究が盛んに行われている。
【０００５】
耐圧の向上には、電子走行層と基板との間のバッファ層及び電子走行層の総厚を大きくすることが有効である。しかしながら、この総厚が大きいほど、Ｓｉ基板等の基板とＧａＮ系化合物半導体層との間の格子定数の相違及び熱膨張係数の相違に起因する反り及びクラックが生じやすい。反り及びクラックの抑制のためにバッファ層に超格子構造が採用されることもあるが、この場合には、良好で安定した耐圧を得ることが困難である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２１８４７号公報
【特許文献２】特開２０１２−１５３０５号公報
【特許文献３】特開２００５−１６７２７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、良好で安定した耐圧を得ることができる化合物半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
化合物半導体装置の製造方法の一態様では、基板の表面を窒化して窒化層を形成し、直径が１５ｎｍ以上のピットが表面に存在しない窒化アルミニウム層を前記窒化層上に形成し、前記窒化アルミニウム層上にガリウム及び窒素を含有する化合物半導体層を形成する。前記化合物半導体層を形成する際に、前記窒化アルミニウム層上方に超格子バッファ層を形成し、前記超格子バッファ層上方に活性層を形成する。
【０００９】
化合物半導体装置の一態様には、基板と、前記基板の表面に形成された窒化層と、前記窒化層上に形成され、直径が１５ｎｍ以上のピットが表面に存在しない窒化アルミニウム層と、前記窒化アルミニウム層上方に形成され、ガリウム及び窒素を含有する化合物半導体層と、が含まれている。前記化合物半導体層は、前記窒化アルミニウム層上方に形成された超格子バッファ層と、前記超格子バッファ層上方に形成された活性層と、が含まれている。
【発明の効果】
【００１０】
上記の化合物半導体装置等によれば、窒化アルミニウム層と超格子バッファ層との相乗効果によって良好で安定した耐圧を得ることができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図２】第１の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【図３】第２の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図４Ａ】第２の実施形態に係る化合物半導体装置を製造する方法を工程順に示す断面図である。
【図４Ｂ】図４Ｂに引き続き、化合物半導体装置を製造する方法を工程順に示す断面図である。
【図４Ｃ】図４Ｂに引き続き、化合物半導体装置を製造する方法を工程順に示す断面図である。
【図５】第４の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図６】第５の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図７】原子間力顕微鏡像を示す図である。
【図８】耐圧の評価の結果を示す図である。
【図９】化合物半導体装置のレイアウトを示す図である。
【図１０】第６の実施形態に係るディスクリートパッケージを示す図である。
【図１１】第７の実施形態に係るＰＦＣ回路を示す結線図である。
【図１２】第８の実施形態に係る電源装置を示す結線図である。
【図１３】第９の実施形態に係る増幅器を示す結線図である。
【発明を実施するための形態】
【００１２】
本願発明者らは、超格子構造のバッファ層を備えた化合物半導体装置において良好で安定した耐圧を得ることを可能とすべく鋭意検討を行った。この結果、化合物半導体装置のバッファ層と基板との間に設けられているＡｌＮ層の表面に多量のピットが存在していることが判明した。更に、これらピットの直径は１５ｎｍ以上であり、直径が１５ｎｍ以上のピットが表面に存在するＡｌＮ層が設けられている場合、Ａｌ組成が傾斜したバッファ層を備えた化合物半導体装置と超格子構造のバッファ層を備えた化合物半導体装置とを比較すると、前者の耐圧が高いことが判明した。更にまた、表面にピットが存在しないか、存在してもその直径が１５ｎｍ未満のＡｌＮ層が設けられている場合には、超格子構造のバッファ層を備えた化合物半導体装置において、良好で安定した耐圧が得られることも判明した。本願発明者らは、これらの知見に基づいて、表面に大きなピットが存在しないＡｌＮ層を用いることに想到した。
【００１３】
なお、「Ａｌ原料流量比／Ｎ原料流量比をV/III原料比」と定義している文献も存在するが、一般的には、「V/III比」は、III族元素のモル供給量に対するV族元素のモル供給量の比を示す。
【００１４】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００１５】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係る化合物半導体装置の構造を示す断面図である。
【００１６】
第１の実施形態では、図１に示すように、基板１１の表面に窒化層１２が形成され、窒化アルミニウム層（ＡｌＮ層）１３が窒化層１２上に形成され、化合物半導体層１４がＡｌＮ層１３上に形成されている。ＡｌＮ層１３の表面には直径が１５ｎｍ以上のピットが存在しない。つまり、ＡｌＮ層１３の表面にピットが存在しないか、存在していてもその直径は１５ｎｍ未満である。化合物半導体層１４はガリウム及び窒素を含有している。また、化合物半導体層１４には、超格子構造のバッファ層（超格子バッファ層）１５及びその上の活性層１６が含まれている。活性層１６の例として、ＨＥＭＴの電子走行層及び電子供給層、受光素子の活性層が挙げられる。
【００１７】
第１の実施形態によれば、ＡｌＮ層１３の表面に直径が１５ｎｍ以上のピットが存在しないため、超格子バッファ層１５との相乗効果によって良好で安定した耐圧を得ることができる。反り及びクラックの発生を抑制することもできる。より良好で安定した耐圧を得るためには、ＡｌＮ層１３の表面にはピットが存在しないことが特に好ましい。
【００１８】
次に、第１の実施形態に係る化合物半導体装置の製造方法について説明する。図２は、第１の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【００１９】
先ず、図２（ａ）に示すように、基板１１の表面に窒素原料を導入し、図２（ｂ）に示すように、基板１１の表面に窒化層１２を形成する。次いで、図２（ｃ）に示すように、第１のV/III比でＡｌＮの下側部１３ａを窒化層１２上に形成し、図２（ｄ）に示すように、第２のV/III比でＡｌＮの上側部１３ｂを下側部１３ａ上に形成する。下側部１３ａ及び下側部１３ａはＡｌＮ層１３に含まれ、下側部１３ａは第１の窒化アルミニウム部の一例であり、上側部１３ｂは第２の窒化アルミニウム部の一例である。V/III比は、III族元素であるアルミニウムのモル供給量に対するV族元素である窒素のモル供給量の比を示す。本実施形態では、例えば第２のV/III比を第１のV/III比とは異ならせる。そして、ＡｌＮ層１３の形成後に、超格子バッファ層１５及び活性層１６を含む化合物半導体層１４をＡｌＮ層１３上に形成する。
【００２０】
このような製造方法によれば、直径が１５ｎｍ以上のピットが表面に存在しないＡｌＮ層１３、つまり、表面にピットが存在しないか、存在してもその直径が１５ｎｍ未満のＡｌＮ層１３を形成し、良好で安定した耐圧を得ることができる。
【００２１】
（第２の実施形態）
次に、第１の実施形態について説明する。図３は、第２の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す断面図である。
【００２２】
第２の実施形態では、図３に示すように、基板２１の表面に窒化層２２が形成されている。例えば、基板２１はシリコン基板であり、窒化層２２は窒化シリコン層である。窒化層２２に酸素が含まれていてもよい。従って、窒化層２２が、酸素を含む窒化シリコン層であってもよい。窒化層２２の厚さは数ｎｍ程度である。
【００２３】
窒化アルミニウム層（ＡｌＮ層）２３が窒化層２２上に形成されている。ＡｌＮ層２３に、下側部２３ａ及びその上の上側部２３ｂが含まれている。下側部２３ａは第１の窒化アルミニウム部の一例であり、上側部２３ｂは第２の窒化アルミニウム部の一例である。詳細は後述するが、上側部２３ｂは、下側部２３ａの形成時よりも高いV/III比で形成されている。ＡｌＮ層２３の表面には直径が１５ｎｍ以上のピットが存在しない。つまり、ＡｌＮ層２３の表面にピットが存在しないか、存在していてもその直径は１５ｎｍ未満である。
【００２４】
化合物半導体層２４がＡｌＮ層２３上に形成されている。化合物半導体層２４には、例えば、ＡｌＧａＮ層２７、超格子構造のバッファ層（超格子バッファ層）２５、及び活性層２６が含まれている。ＡｌＧａＮ層２７には、例えば、厚さが５０ｎｍ程度のＡｌ0.5Ｇａ0.5Ｎ層が用いられる。超格子バッファ層２５には、例えば、ＡｌＮ層３１及びＡｌＧａＮ層３２が含まれており、これらが１１０周期（１１０組）程度交互に積層されている。ＡｌＮ層３１の厚さは、例えば、３ｎｍ程度である。ＡｌＧａＮ層３２は、例えば、厚さが２０ｎｍ程度のＡｌ0.1Ｇａ0.9Ｎ層である。活性層２６には、例えば、電子走行層４１、電子供給層４２、及び保護層４３が含まれている。電子走行層４１の厚さは、例えば、１０００ｎｍ程度である。電子走行層４１には、例えば、意図的なドーピングが行われていないＧａＮ層（ｉ−ＧａＮ層）が用いられる。電子供給層４２には、例えば、厚さが２０ｎｍ程度のＡｌ0.2Ｇａ0.8Ｎ層が用いられる。保護層４３には、例えば、厚さが５ｎｍ程度のｎ型のＧａＮ層（ｎ−ＧａＮ層）が用いられる。ｎ−ＧａＮ層には、例えば、シリコンがｎ型不純物として１×１０18ｃｍ-3程度〜１×１０20ｃｍ-3程度（例えば、５×１０18ｃｍ-3）ドーピングされている。このように、化合物半導体層２４はガリウム及び窒素を含有している。
【００２５】
ソース電極５１ｓ及びドレイン電極５１ｄが化合物半導体層２４上に形成されている。ソース電極５１ｓ及びドレイン電極５１ｄは化合物半導体層２４とオーミック接触している。ソース電極５１ｓ及びドレイン電極５１ｄを覆うパッシベーション膜５２が化合物半導体層２４上に形成されている。パッシベーション膜５２にゲート用のリセス５３が形成されている。リセス５３はソース電極５１ｓ及びドレイン電極５１ｄ間に位置する。リセス５３を介して化合物半導体層２４とショットキー接触したゲート電極５１ｇがパッシベーション膜５２上に形成されている。ゲート電極５１ｇを覆うパッシベーション膜５４がパッシベーション膜５２上に形成されている。パッシベーション膜５２及び５４には、例えば、窒化シリコン膜が用いられる。
【００２６】
第２の実施形態によれば、ＡｌＮ層２３の表面に直径が１５ｎｍ以上のピットが存在しないため、超格子バッファ層２５との相乗効果によって良好で安定した耐圧を得ることができる。反り及びクラックの発生を抑制することもできる。より良好で安定した耐圧を得るためには、ＡｌＮ層２３の表面にはピットが存在しないことが特に好ましい。
【００２７】
次に、第２の実施形態に係る化合物半導体装置の製造方法について説明する。図４Ａ〜図４Ｃは、第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【００２８】
先ず、図４Ａ（ａ）に示すように、基板２１の表面に窒素原料を導入し、図４Ａ（ｂ）に示すように、基板２１の表面に窒化層２２を形成する。窒素原料としては、例えばアンモニアを用いる。
【００２９】
次いで、図４Ａ（ｃ）に示すように、第１のV/III比でＡｌＮの下側部２３ａを窒化層２２上に形成し、図４Ａ（ｄ）に示すように、第２のV/III比でＡｌＮの上側部２３ｂを下側部２３ａ上に形成する。本実施形態では、例えば第２のV/III比を第１のV/III比よりも高くする。例えば、下側部２３ａ及び上側部２３ｂは有機金属気相成長（ＭＯＣＶＤ：metal organic chemical vapor deposition）法により形成する。下側部２３ａ及び上側部２３ｂの形成時には、アンモニア及びトリメチルアルミニウム（ＴＭＡ）を供給する。そして、第１のV/III比を２１６とし、第２のV/III比を４７９とする。V/III比を２１６とするには、例えば、ＴＭＡの流量を４８０ｓｃｃｍとし、アンモニアの流量を２ｓｌｍとする。V/III比を４７９とするには、例えば、ＴＭＡの流量を２１６ｓｃｃｍとし、アンモニアの流量を２ｓｌｍとする。下側部２３ａの形成時及び上側部２３ｂの形成時のいずれにおいても、ＴＭＡの流量及びアンモニアの流量の和に対するアンモニアの流量の比（アンモニア流量比）は６０％以上とすることが好ましく、８０％以上とすることがより好ましい。上記の条件では、アンモニア流量比は、下側部２３ａの形成時には８０．６％であり、上側部２３ｂの形成時には９０．３％である。
【００３０】
その後、図４Ａ（ｅ）に示すように、ＡｌＧａＮ層２７をＡｌＮ層２３上に形成する。例えば、ＡｌＧａＮ層２７もＭＯＣＶＤ法により形成する。
【００３１】
続いて、図４Ｂ（ｆ）に示すように、複数組のＡｌＮ層３１及びＡｌＧａＮ層３２を含む超格子バッファ層２５をＡｌＧａＮ層２７上に形成する。例えば、超格子バッファ層２５もＭＯＣＶＤ法により形成する。
【００３２】
次いで、図４Ｂ（ｇ）に示すように、電子走行層４１、電子供給層４２、及び保護層４３を含む活性層２６を超格子バッファ層２５上に形成する。ＡｌＧａＮ層２７、超格子バッファ層２５、及び活性層２６を含む化合物半導体層２４が形成される。
【００３３】
その後、図４Ｂ（ｈ）に示すように、ソース電極５１ｓ及びドレイン電極５１ｄを保護層４３上に形成する。ソース電極５１ｓ及びドレイン電極５１ｄは、例えば、リフトオフ法により形成する。すなわち、ソース電極５１ｓを形成する予定の領域及びドレイン電極５１ｄを形成する予定の領域を露出するフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、Ｔｉ膜を形成した後にＡｌ膜を形成する。そして、例えば、窒素雰囲気中にて４００℃〜１０００℃（例えば６００℃）で熱処理を行い、オーミック接触を確立する。
【００３４】
続いて、図４Ｃ（ｉ）に示すように、ソース電極５１ｓ及びドレイン電極５１ｄを覆うパッシベーション膜５２を形成する。パッシベーション膜５２は、例えば、プラズマ化学気相成長（ＰＥＣＶＤ：plasma-enhanced chemical vapor deposition）法により形成する。
【００３５】
次いで、図４Ｃ（ｊ）に示すように、パッシベーション膜５２に保護層４３を露出するリセス５３を形成する。リセス５３はソース電極５１ｓ及びドレイン電極５１ｄ間に形成する。その後、リセス５３を介して化合物半導体層２４とショットキー接触するゲート電極５１ｇをパッシベーション膜５２上に形成する。ゲート電極５１ｇは、例えば、リフトオフ法により形成する。すなわち、ゲート電極５１ｇを形成する予定の領域を露出するフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、Ｎｉ膜を形成した後にＡｕ膜を形成する。続いて、ゲート電極５１ｇを覆うパッシベーション膜５４を形成する。パッシベーション膜５４は、例えば、ＰＥＣＶＤ法により形成する。
【００３６】
その後、適宜、配線等を形成する。このようにして、第２の実施形態に係るＧａＮ系ＨＥＭＴを製造することができる。
【００３７】
このような製造方法によれば、直径が１５ｎｍ以上のピットが表面に存在しないＡｌＮ層２３、つまり、表面にピットが存在しないか、存在してもその直径が１５ｎｍ未満のＡｌＮ層２３を形成することができる。従って、超格子バッファ層２５との相乗効果によって良好で安定した耐圧を得ることができる。
【００３８】
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態では、ＡｌＮ層２３の形成条件が第２の実施形態のそれと異なる。第３の実施形態では、第２の実施形態とは異なり、第２のV/III比を第１のV/III比よりも小さくする。例えば、下側部２３ａを形成する際のV/III比、すなわち第１のV/III比を８６２とし、第２のV/III比を１１５とする。V/III比を８６２とするには、例えば、ＴＭＡの流量を１２０ｓｃｃｍとし、アンモニアの流量を２ｓｌｍとする。V/III比を１１５とするには、例えば、ＴＭＡの流量を９０ｓｃｃｍとし、アンモニアの流量を２ｓｌｍとする。この条件では、アンモニア流量比は、下側部２３ａの形成時には９４．３％であり、上側部２３ｂの形成時には９５．７％である。
【００３９】
他の構成は第２の実施形態と同様である。第３の実施形態によっても、表面に直径が１５ｎｍ以上のピットが存在しないＡｌＮ層２３、つまり、表面にピットが存在しないか、存在してもその直径が１５ｎｍ未満のＡｌＮ層２３を形成することができる。従って、超格子バッファ層２５との相乗効果によって良好で安定した耐圧を得ることができる。反り及びクラックの発生を抑制することもできる。
【００４０】
（第４の実施形態）
次に、第４の実施形態について説明する。図５は、第４の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す断面図である。
【００４１】
第４の実施形態では、図５に示すように、リセス５３がパッシベーション膜５２に形成されているだけでなく、保護層４３を貫通し、電子供給層４２の厚さ方向の途中まで達している。他の構成は第２の実施形態と同様である。
【００４２】
第４の実施形態によっても、第２の実施形態と同様の効果を得ることができる。また、リセス５３が深く形成されているため、ノーマリーオフ動作が可能である。
【００４３】
（第５の実施形態）
次に、第５の実施形態について説明する。図６は、第５の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す断面図である。
【００４４】
第５の実施形態では、図６に示すように、リセス５３が形成されておらず、ＭＩＳ（metal insulator semiconductor）構造が採用されている。従って、パッシベーション膜５２の一部がゲート絶縁膜として機能する。他の構成は第２の実施形態と同様である。
【００４５】
第５の実施形態によっても、第２の実施形態と同様の効果を得ることができる。また、より高い耐圧を安定して得ることができる。
【００４６】
なお、第２〜第５の実施形態において、窒化層２２の形成から保護層４３の形成までを、一つのＭＯＣＶＤ装置を用いて連続して行うことができる。例えば、窒素の原料であるアンモニアの供給を継続しながら、アルミニウムの原料であるＴＭＡ、ガリウムの原料であるトリメチルガリウム（ＴＭＧ）、シリコン（ｎ型不純物）の原料であるシランの流量を調整すればよい。
【００４７】
ここで、本願発明者らが実際に行った実験について説明する。
【００４８】
本願発明者らは、第２の実施形態の条件で窒化層２２及びＡｌＮ層２３を形成し、原子間力顕微鏡を用いてＡｌＮ層２３の表面を観察した。この原子間力顕微鏡像を図７（ａ）に示す。比較のために、第１のV/III比を１４３３とし、第２のV/III比を４７９とし、他の条件を第２の実施形態と同様にしてＡｌＮ層を形成した場合の原子間力顕微鏡像を図７（ｂ）に示す。図７（ａ）に示すように、第２の実施形態の条件で形成したＡｌＮ層２３の表面には、ほとんどピットが存在しなかった。一方、第１のV/III比を１４３３とし、第２のV/III比を４７９として形成したＡｌＮ層の表面には、直径が１５ｎｍ以上と大きいピットが多数存在した。これは、第２の実施形態の条件では、下側部２３ａの形成時にＴＭＡが大量に供給され、窒化層２２上に密にＡｌＮの下側部２３ａが形成されているためであると考えられる。
【００４９】
本願発明者らは、第２の実施形態の条件で窒化層２２、ＡｌＮ層２３、及び化合物半導体層２４を形成し、基板の厚さ方向の耐圧を評価した。この結果を図８（ａ）に示す。比較のために、第１のV/III比を１４３３とし、第２のV/III比を４７９とし、他の条件を第２の実施形態と同様にしてＡｌＮ層を形成した試料についても同様の耐圧を評価した。この結果を図８（ｂ）に示す。耐圧の評価では、試料の表面及び裏面に電極を設け、基板の厚さ方向のリーク電流の絶対値を室温（２５℃）及び１００℃で測定した。図８（ａ）と図８（ｂ）とを比較すると明らかなように、第２の実施形態の条件で作製した試料では、他方と比較してリーク電流の絶対値が約１桁小さかった。この結果は、ピットがほとんど存在しないＡｌＮ層が用いられた場合の耐圧性能が高いことを示している。これは、ピットの低減によってリーク電流の経路が減少したためであると考えられる。
【００５０】
第２〜第５の実施形態の電極のレイアウトに関し、マルチフィンガーゲート構造が採用されている場合、基板２１の表面側から見たレイアウトは、例えば図９のようになる。つまり、ゲート電極５１ｇ、ソース電極５１ｓ及びドレイン電極５１ｄの平面形状が櫛歯状となっており、ソース電極５１ｓ及びドレイン電極５１ｄが交互に配置されている。そして、複数のゲート電極５１ｇが互いに共通接続され、複数のソース電極５１ｓが互いに共通接続され、複数のドレイン電極５１ｄが互いに共通接続されている。このようなマルチフィンガーゲート構造を採用することにより、出力を向上させることができる。
【００５１】
（第６の実施形態）
第６の実施形態は、ＧａＮ系ＨＥＭＴのディスクリートパッケージに関する。図１０は、第６の実施形態に係るディスクリートパッケージを示す図である。
【００５２】
第６の実施形態では、図１０に示すように、第２〜第５の実施形態のいずれかのＧａＮ系ＨＥＭＴのＨＥＭＴチップ２１０の裏面がはんだ等のダイアタッチ剤２３４を用いてランド（ダイパッド）２３３に固定されている。また、ドレイン電極５１ｄが接続されたドレインパッド２２６ｄに、Ａｌワイヤ等のワイヤ２３５ｄが接続され、ワイヤ２３５ｄの他端が、ランド２３３と一体化しているドレインリード２３２ｄに接続されている。ソース電極５１ｓに接続されたソースパッド２２６ｓにＡｌワイヤ等のワイヤ２３５ｓが接続され、ワイヤ２３５ｓの他端がランド２３３から独立したソースリード２３２ｓに接続されている。ゲート電極５１ｇに接続されたゲートパッド２２６ｇにＡｌワイヤ等のワイヤ２３５ｇが接続され、ワイヤ２３５ｇの他端がランド２３３から独立したゲートリード２３２ｇに接続されている。そして、ゲートリード２３２ｇの一部、ドレインリード２３２ｄの一部及びソースリード２３２ｓの一部が突出するようにして、ランド２３３及びＨＥＭＴチップ２１０等がモールド樹脂２３１によりパッケージングされている。
【００５３】
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、ＨＥＭＴチップ２１０をはんだ等のダイアタッチ剤２３４を用いてリードフレームのランド２３３に固定する。次いで、ワイヤ２３５ｇ、２３５ｄ及び２３５ｓを用いたボンディングにより、ゲートパッド２２６ｇをリードフレームのゲートリード２３２ｇに接続し、ドレインパッド２２６ｄをリードフレームのドレインリード２３２ｄに接続し、ソースパッド２２６ｓをリードフレームのソースリード２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂２３１を用いた封止を行う。続いて、リードフレームを切り離す。
【００５４】
（第７の実施形態）
次に、第７の実施形態について説明する。第７の実施形態は、ＧａＮ系ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図１１は、第７の実施形態に係るＰＦＣ回路を示す結線図である。
【００５５】
ＰＦＣ回路２５０には、スイッチ素子（トランジスタ）２５１、ダイオード２５２、チョークコイル２５３、コンデンサ２５４及び２５５、ダイオードブリッジ２５６、並びに交流電源（ＡＣ）２５７が設けられている。そして、スイッチ素子２５１のドレイン電極と、ダイオード２５２のアノード端子及びチョークコイル２５３の一端子とが接続されている。スイッチ素子２５１のソース電極と、コンデンサ２５４の一端子及びコンデンサ２５５の一端子とが接続されている。コンデンサ２５４の他端子とチョークコイル２５３の他端子とが接続されている。コンデンサ２５５の他端子とダイオード２５２のカソード端子とが接続されている。また、スイッチ素子２５１のゲート電極にはゲートドライバが接続されている。コンデンサ２５４の両端子間には、ダイオードブリッジ２５６を介してＡＣ２５７が接続される。コンデンサ２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子２５１に、第２〜第５の実施形態のいずれかのＧａＮ系ＨＥＭＴが用いられている。
【００５６】
ＰＦＣ回路２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子２５１をダイオード２５２及びチョークコイル２５３等に接続する。
【００５７】
（第８の実施形態）
次に、第８の実施形態について説明する。第８の実施形態は、ＧａＮ系ＨＥＭＴを備えた電源装置に関する。図１２は、第８の実施形態に係る電源装置を示す結線図である。
【００５８】
電源装置には、高圧の一次側回路２６１及び低圧の二次側回路２６２、並びに一次側回路２６１と二次側回路２６２との間に配設されるトランス２６３が設けられている。
【００５９】
一次側回路２６１には、第７の実施形態に係るＰＦＣ回路２５０、及びＰＦＣ回路２５０のコンデンサ２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路２６０が設けられている。フルブリッジインバータ回路２６０には、複数（ここでは４つ）のスイッチ素子２６４ａ、２６４ｂ、２６４ｃ及び２６４ｄが設けられている。
【００６０】
二次側回路２６２には、複数（ここでは３つ）のスイッチ素子２６５ａ、２６５ｂ及び２６５ｃが設けられている。
【００６１】
本実施形態では、一次側回路２６１を構成するＰＦＣ回路２５０のスイッチ素子２５１、並びにフルブリッジインバータ回路２６０のスイッチ素子２６４ａ、２６４ｂ、２６４ｃ及び２６４ｄに、第２〜第５の実施形態のいずれかのＧａＮ系ＨＥＭＴが用いられている。一方、二次側回路２６２のスイッチ素子２６５ａ、２６５ｂ及び２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
【００６２】
（第９の実施形態）
次に、第９の実施形態について説明する。第９の実施形態は、ＧａＮ系ＨＥＭＴを備えた増幅器に関する。図１３は、第９の実施形態に係る増幅器を示す結線図である。
【００６３】
増幅器には、ディジタル・プレディストーション回路２７１、ミキサー２７２ａ及び２７２ｂ、並びにパワーアンプ２７３が設けられている。
【００６４】
ディジタル・プレディストーション回路２７１は、入力信号の非線形歪みを補償する。ミキサー２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ２７３は、第２〜第５の実施形態のいずれかのＧａＮ系ＨＥＭＴを備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。
【００６５】
なお、化合物半導体積層構造に用いられる化合物半導体層の組成は特に限定されず、例えば、ＧａＮ、ＡｌＮ及びＩｎＮ等の窒化物を用いることができる。また、これらの混晶を用いることもできる。
【００６６】
また、ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。また、ゲート電極に対して熱処理を行ってもよい。
【００６７】
基板として、ＳｉＣ基板、サファイア基板、ＧａＮ基板又はＧａＡｓ基板等を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。各層の厚さ及び材料等も上述の実施形態のものに限定されない。
【００６８】
以下、本発明の諸態様を付記としてまとめて記載する。
【００６９】
（付記１）
基板の表面を窒化して窒化層を形成する工程と、
直径が１５ｎｍ以上のピットが表面に存在しない窒化アルミニウム層を前記窒化層上に形成する工程と、
前記窒化アルミニウム層上にガリウム及び窒素を含有する化合物半導体層を形成する工程と、
を有し、
前記化合物半導体層を形成する工程は、
前記窒化アルミニウム層上方に超格子バッファ層を形成する工程と、
前記超格子バッファ層上方に活性層を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
【００７０】
（付記２）
前記基板はシリコン基板であることを特徴とする付記１に記載の化合物半導体装置の製造方法。
【００７１】
（付記３）
前記窒化アルミニウム層を形成する工程は、
前記窒化層上に第１のV/III比で第１の窒化アルミニウム部を形成する工程と、
前記第１の窒化アルミニウム部上に前記第１のV/III比とは異なる第２のV/III比で第２の窒化アルミニウム部を形成する工程と、
を有することを特徴とする付記１又は２に記載の化合物半導体装置の製造方法。
【００７２】
（付記４）
前記第１のV/III比は前記第２のV/III比より小さいことを特徴とする付記３に記載の化合物半導体装置の製造方法。
【００７３】
（付記５）
前記第１のV/III比は前記第２のV/III比より大きいことを特徴とする付記３に記載の化合物半導体装置の製造方法。
【００７４】
（付記６）
前記活性層を形成する工程は、電子走行層及び電子供給層を形成する工程を有することを特徴とする付記１乃至５のいずれか１項に記載の化合物半導体装置の製造方法。
【００７５】
（付記７）
前記電子走行層はＧａＮを含有し、
前記電子供給層はＡｌＧａＮを含有することを特徴とする付記６に記載の化合物半導体装置の製造方法。
【００７６】
（付記８）
前記窒化アルミニウム層を形成する際のアルミニウムの原料の流量及び窒素の原料の流量の和に対する前記窒素の原料ガスの流量の比は６０％以上であることを特徴とする付記１乃至７のいずれか１項に記載の化合物半導体装置の製造方法。
【００７７】
（付記９）
前記アルミニウムの原料はトリメチルアルミニウムであり、
前記窒素の原料はアンモニアであることを特徴とする付記８に記載の化合物半導体装置の製造方法。
【００７８】
（付記１０）
基板と、
前記基板の表面に形成された窒化層と、
前記窒化層上に形成され、直径が１５ｎｍ以上のピットが表面に存在しない窒化アルミニウム層と、
前記窒化アルミニウム層上方に形成され、ガリウム及び窒素を含有する化合物半導体層と、
を有し、
前記化合物半導体層は、
前記窒化アルミニウム層上方に形成された超格子バッファ層と、
前記超格子バッファ層上方に形成された活性層と、
を有することを特徴とする化合物半導体装置。
【００７９】
（付記１１）
前記基板はシリコン基板であることを特徴とする付記１０に記載の化合物半導体装置。
【００８０】
（付記１２）
前記活性層は、電子走行層及び電子供給層を有することを特徴とする付記１０又は１１に記載の化合物半導体装置。
【００８１】
（付記１３）
前記電子走行層はＧａＮを含有し、
前記電子供給層はＡｌＧａＮを含有することを特徴とする付記１２に記載の化合物半導体装置。
【００８２】
（付記１４）
付記１０乃至１３のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【００８３】
（付記１５）
付記１０乃至１３のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
【符号の説明】
【００８４】
１１、２１：基板
１２、２２：窒化層
１３、２３：ＡｌＮ層
１４、２４：化合物半導体層
１５、２５：超格子バッファ層
１６、２６：活性層
４１：電子走行層
４２：電子供給層
【図１】
2015002341.tif 000003
【図２】
2015002341.tif 000004
【図３】
2015002341.tif 000005
【図４Ａ】
2015002341.tif 000006
【図４Ｂ】
2015002341.tif 000007
【図４Ｃ】
2015002341.tif 000008
【図５】
2015002341.tif 000009
【図６】
2015002341.tif 000010
【図７】
2015002341.tif 000011
【図８】
2015002341.tif 000012
【図９】
2015002341.tif 000013
【図１０】
2015002341.tif 000014
【図１１】
2015002341.tif 000015
【図１２】
2015002341.tif 000016
【図１３】
2015002341.tif 000017