(57)【要約】      （修正有）【課題】デプリーションモードIII族窒化物電界効果トランジスタ（FET）をハイサイド及びローサイドスイッチとして使用する場合に、負荷及び回路が損傷することを抑制する。【解決手段】第１及び第２のデプリーションモードIII族窒化物電界効果トランジスタ(FET)を有するダイと、IV族エンハンスモードモードFETとを備える。IV族エンハンスモードFETが、第１のデプリーションモードIII族窒化物FETにカスコード接続されたノーマリオフ複合カスコードスイッチをハイサイドスイッチとし、第２のデプリーションモードIII族窒化物FETをローサイドスイッチとすることにより集積ハーフブリッジ回路を構成する。【選択図】図１
2015029263.tif 000002
【特許請求の範囲】
【請求項１】
ハイサイドスイッチ及びローサイドスイッチを有する集積ハーフブリッジ回路であって、前記ハーフブリッジ回路は、
前記ハーフブリッジ回路にモノリシック集積された第１及び第２のデプリーションモードIII族窒化物電界効果トランジスタ(FET)を有するダイと、
IV族エンハンスモードモードFETと、を備え、
前記IV族エンハンスモードFETは、前記第１のデプリーションモードIII族窒化物FETにカスコードされて、ノーマリオフ複合カスコードスイッチを前記ハイサイドスイッチとして提供する、集積ハーフブリッジ回路。
【請求項２】
前記第１及び第２のデプリーションモードIII族窒化物FETはそれぞれ、第１及び第２のIII族窒化物高電子移動度トランジスタ（HEMT）を備えている、請求項１の集積ハーフブリッジ回路。
【請求項３】
前記ローサイドスイッチは、前記第２のデプリーションモードIII族窒化物トランジスタを備えている、請求項１の集積ハーフブリッジ回路。
【請求項４】
前記IV族エンハンスモードFETは、前記第１のデプリーションモードIII族窒化物FETと集積されている、請求項１の集積ハーフブリッジ回路。
【請求項５】
前記IV族エンハンスモードFETは、前記第１のデプリーションモードIII族窒化物FETとモノリシック集積されている、請求項１の集積ハーフブリッジ回路。
【請求項６】
前記IV族エンハンスモードFETは、前記第１のデプリーションモードIII族窒化物FET上にダイスタックされている、請求項１の集積ハーフブリッジ回路。
【請求項７】
前記第１のデプリーションモードIII族窒化物FETは、前記IV族エンハンスモードFET上にダイスタックされている、請求項１の集積ハーフブリッジ回路。
【請求項８】
前記モノリシック集積は、単一の窒化ガリウム（GaN）エピタキシオンシリコン基板ダイに基づいている、請求項１の集積ハーフブリッジ回路。
【請求項９】
ハイサイドスイッチ及びローサイドスイッチを有する集積ハーフブリッジ回路であって、前記ハーフブリッジ回路は、
前記ハーフブリッジ回路にモノリシック集積された第１及び第２のデプリーションモードIII族窒化物電界効果トランジスタ(FET)を有するダイと、
IV族エンハンスモードモードFETと、を備え、
前記IV族エンハンスモードFETは、前記第２のデプリーションモードIII族窒化物FETにカスコードされて、ノーマリオフ複合カスコードスイッチを前記ローサイドスイッチとして提供する、集積ハーフブリッジ回路。
【請求項１０】
前記第１及び第２のデプリーションモードIII族窒化物FETはそれぞれ、第１及び第２のIII族窒化物高電子移動度トランジスタ（HEMT）を備えている、請求項９の集積ハーフブリッジ回路。
【請求項１１】
前記ハイサイドスイッチは、前記第１のデプリーションモードIII族窒化物トランジスタを備えている、請求項９に記載の集積ハーフブリッジ回路。
【請求項１２】
前記IV族エンハンスモードFETは、前記第２のデプリーションモードIII族窒化物FETと集積されている、請求項９に記載の集積ハーフブリッジ回路。
【請求項１３】
前記IV族エンハンスモードFETは、前記第２のデプリーションモードIII族窒化物FETとモノリシック集積されている、請求項９に記載の集積ハーフブリッジ回路。
【請求項１４】
前記IV族エンハンスモードFETは、前記第２のデプリーションモードIII族窒化物FETの上部にダイスタックされている、請求項９に記載の集積ハーフブリッジ回路。
【請求項１５】
前記第２のデプリーションモードIII族窒化物FETは、前記IV族エンハンスモードFETの上部にダイスタックされている、請求項９に記載の集積ハーフブリッジ回路。
【請求項１６】
エンハンスモードイナーブルスイッチが前記ハイサイドスイッチの導電路中に接続されている、請求項９に記載の集積ハーフブリッジ回路。
【請求項１７】
エンハンスモードイナーブルスイッチが前記ハーフブリッジ回路に集積されている、請求項９に記載の集積ハーフブリッジ回路。
【請求項１８】
エンハンスモードイナーブルスイッチが前記ハーフブリッジ回路にダイスタックされている、請求項９に記載の集積ハーフブリッジ回路。
【請求項１９】
エンハンスモードイナーブルスイッチが前記ハーフブリッジ回路にモノリシック集積されている、請求項９に記載の集積ハーフブリッジ回路。
【請求項２０】
前記モノリシック集積は、単一の窒化ガリウム（GaN）エピタキシオンシリコン基板ダイに基づくものである、請求項９に記載の集積ハーフブリッジ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２０１３年７月１２日に出願された「Group III-V and Group IV Composite Power Conversion Circuit」と題する米国仮特許出願第61/845,923号の優先権の利益を請求するものである。この仮出願の開示内容は参照することにより本願明細書にすべて組み込まれる。
【０００２】
〔定義〕
本明細書で使用される、「III族窒化物」又は「III-Ｎ」は、窒素と、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）及びボロン（Ｂ）などの少なくとも１つのIII族元素とを含む化合物半導体を意味し、例えば窒化アルミニウムガリウム（ＡｌｘＧａ（１−ｘ）Ｎ）、窒化インジウムガリウム（ＩｎｙＧａ（１−ｙ）Ｎ）、窒化アルミニウムインジウムガリウム（ＡｌxＩｎｙＧａ（１−ｘ−ｙ）Ｎ）、砒化リン化窒化ガリウム（ＧａＡｓａＰｂＮ（１−ａ−ｂ））、砒化リン化窒化アルミニウムインジウムガリウム（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）ＡｓａＰｂＮ（１−ａ−ｂ））などの合金を含むが、これらに限定されない。また、III族窒化物は一般に、Ｇａ極性、Ｎ極性、半極性又は非極性結晶方位などの任意の極性を有するが、これらに限定されない。また、III族窒化物材料は、ウルツ鉱型、閃亜鉛鉱型、あるいは混合ポリタイプ（結晶多形）のいずれかを含むことができ、単結晶又はモノクリスタル、多結晶、または非結晶の結晶構造を含むことができる。本明細書で使用される、窒化ガリウムまたはＧａＮは、III族窒化物化合物半導体を意味し、III族元素は若干量又は相当量のガリウムを含むが、ガリウムに加えて他のIII族元素も含むことができる。
【０００３】
更に、本明細書で使用される、「IV族」はシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）及び炭素（Ｃ）などの少なくとも一つのIV族の元素を含む半導体を意味し、例えばシリコンゲルマニウム（ＳｉＧｅ）及び炭化シリコン（ＳｉＣ）などの化合物半導体も含むことができる。また、IV族は歪IV族材料を生成するためにIV族元素の複数の層又はIV族元素をドーピングしてなる半導体材料も意味し、例えばシリコンオンインシュレータ（ＳＯＩ）、酸素注入分離プロセス（ＳＩＭＯＸ）基板及びシリコンオンサファイヤ（ＳＯＳ）などのIV族ベースの複合基板も含むことができる。
【０００４】
さらに、本明細書で使用するように、「IV族FET」は、上述のIV族素子を含む電界効果トランジスタを意味するものである。電界効果トランジスタは、チャンネルの導電率を制御するために電界効果を使用するトランジスタである。パワートランジスタの種類の一例には、金属酸化物電界効果トランジスタ(MOSFET)、絶縁ゲートバイポーラトランジスタ(IGBT)、接合電界効果トランジスタ(JFET)、金属半導体電界効果トランジスタ(MESFET)、超接合電界効果トランジスタ(SJFET)または例えば他の一般的に使用されるFETが含まれる。
【０００５】
本明細書においてトランジスタ又はスイッチと関連して使用される「低電圧」又は「ＬＶ」は最大約５０ボルト（５０Ｖ）までの電圧範囲を有するトランジスタ又はスイッチを示す点に留意されたい。更に、「中間電圧」又は「ＭＶ」は約５０ボルトから約３００ボルト（約５０Ｖ−２００Ｖ）の電圧範囲を示す点に留意されたい。更に、用語「高電圧」又は「ＨＶ」は約２００ボルトから約１２００ボルト（約２００Ｖ−１２００Ｖ）の電圧範囲を示す点に留意されたい。
【背景技術】
【０００６】
高電力及び高性能回路の用途において、III-V族電界効果トランジスタ（FET）、例えば窒化ガリウム（GaN）または他のIII族窒化物ベース高電子移動度トランジスタ（HEMT）は、その高効率及び高電圧容量のためにしばしば所望される。III族窒化物及び他のIII-V族HEMTは、分極場を使用して動作して、２次元電子ガス（2DEG）を生成することにより、低い抵抗損失で高い電流密度とすることができる。２次元電子ガスは、HEMTを形成するIII族窒化物及び他のIII-V族材料のヘテロ接合界面で自然発生しうるので、III-V族のHEMTは、ゲート電位の印加なしに導電性である。すなわち、III族窒化物及び他のIII-V族のHEMTは、ネイティブデプリーションモード（D-モード）（すなわちノーマリオン）デバイスである傾向がある。
【０００７】
高破壊電圧、高電流密度及び低いオン抵抗(Rdson)は、III族窒化物HEMTに電力用途における有効性を与えるものの、III族窒化物HEMTのノーマリオンの性質により、このようなデプリーションモードトランジスタが電源スイッチとして使用される場合の問題が大きくなる。例えば、高抵抗またはオフ状態（OFF）に保持されるようにデプリーションモードIII族窒化物HEMTのゲートをバイアスする前に回路の電源を入れた場合（即ちスイッチ端子にバイアスを印加した場合）に、負荷及び回路が損傷する可能性がある。この問題を解決する一つの解決方法は、低電圧（LV）エンハンスモード(E-モード)シリコン(Si)金属酸化物半導体FET(MOSFET)にカスコードされたD-モードIII族窒化物HEMTを含むノーマリオフカスコード複合デバイスを形成することである。他の解決方法は、デプリーションモードIII族窒化物HEMTの導電路中に実現されるE-モード直流（DC）イナーブルスイッチ(例えばシリコンMOSFET、シリコン絶縁ゲートバイポーラトランジスタ(IGBT))を使用することである。
【０００８】
複数のIII族窒化物または他のIII-V族HEMTが他の従来の電力変換回路構成（例えばハーフブリッジ、フルブリッジ、多層ブリッジ等）において使用される場合、共通のダイにおいて複数のIII族窒化物または他のIII-V族HEMTを単純にモノリシック集積することは、III-V族デバイスをモノリシック集積して、個別のIII-V族デバイスを単一化及びパッケージ化することを、しばしばより簡易で高価とするので、好ましい。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、少なくとも１つの図に示され且つ又少なくとも１つの図と関連して十分に説明され且つ特許請求の範囲により完全に特定される、デプリーションモードIII族窒化物電界効果トランジスタ（FET）をモノリシック集積したIII族ハーフブリッジ回路、及び、デプリーションモードIII族窒化物FETとエンハンスモードIV族FETとを備える複合カスコードノーマリオフデバイスに関する。
【図面の簡単な説明】
【００１０】
【図１】一実施形態に係る、エンハンスモード金属酸化物半導体FET（MOSFET）にカスコードされたデプリーションモードIII族窒化物トランジスタを有するローサイド複合カスコードノーマリオフデバイスに接続されたハイサイドデプリーションモードIII族窒化物電界効果トランジスタ（FET）を有するモノリシック集積ハーフブリッジを備える例示的な電力変換回路を示す。
【図２】一実施形態に係る、エンハンスモードMOSFETにカスコードされたデプリーションモードIII族窒化物FETを有するハイサイド複合カスコードノーマリオフデバイスと、ハイサイド複合カスコードノーマリオフデバイスに接続されたローサイドデプリーションモードIII族窒化物FETとを有するモノリシック集積ハーフブリッジを備える例示的な電力変換回路を示す。
【発明を実施するための形態】
【００１１】
以下の説明には本発明の実施形態に関連する具体的な情報が含まれる。当業者に明らかなように、本発明は本明細書に具体的に記載される態様と異なる態様で実施することができる。本願の添付図面及びそれらの詳細な説明は模範的な実施形態を対象にしているにすぎない。特に断らない限り、図中の同等もしくは対応する構成要素は同等もしくは対応する参照番号で示されている。更に、本願の図面及び説明図は一般に正しい寸法比で示されておらず、実際の相対寸法に対応するものではない。
【００１２】
電力変換回路は、種々の電源管理用途に使用されるいくつかのスイッチ構成に現れる。典型的には、シリコンベース金属酸化物半導体電界効果トランジスタ(MOSFET)、絶縁ゲートバイポーラトランジスタ（IGBT）及び超接合電界効果トランジスタ(SJFET)技術が、これらの回路に使用される。しかしながら、最近では、例えばIII族窒化物高電子移動度トランジスタ(HEMT)技術のような、III-V族半導体トランジスタ技術が、これらのシリコンベーストランジスタデバイスの代わりに開発されている。
【００１３】
上述のように、III族窒化物及び他のIII-V族HEMTは、分極場を使用して動作して、２次元電子ガス（2DEG）を生成することにより、低い抵抗損失で高い電流密度とすることができる。２次元電子ガスは、HEMTを形成するIII族窒化物及び他のIII-V族材料のヘテロ接合界面で自然発生しうるので、III-V族HEMTは、ゲート電位の印加なしに導電性である。すなわち、III族窒化物及び他のIII-V族HEMTは、ネイティブデプリーションモード（D-モード）（すなわちノーマリオン）デバイスである傾向がある。
【００１４】
高破壊電圧、高電流密度及び低いオン抵抗(Rdson)は、III族窒化物HEMTに電力用途における有効性を与えるものの、III族窒化物HEMTのノーマリオンの性質により、このようなデプリーションモードトランジスタが電源スイッチとして使用される場合の問題が大きくなる。例えば、高抵抗またはオフ状態（OFF）に保持されるようにデプリーションモードIII族窒化物HEMTのゲートをバイアスする前に回路の電源を入れた場合（即ちスイッチ端子にバイアスを印加した場合）に、負荷及び回路が損傷する可能性がある。
【００１５】
ハーフブリッジ回路構成では典型的に、２つのスイッチが供給バスレールに跨って直列に接続される。ネイティブデプリーションモード（D-モード）デバイス（例えばIII族窒化物HEMT）がハイサイド及びローサイドスイッチとして使用される場合、正極側レールと負極側レールとにまたがってショートする可能性がある。
【００１６】
ハーフブリッジ構成を使用する回路におけるこの問題の一つの可能な解決方法には、ハイサイドスイッチ若しくはローサイドスイッチのいずれかとしての、またはハイサイド及びローサイドスイッチの両方としてのエンハンスモード(E-モード)IV族MOSFETにカスコードされたD-モードIII族窒化物HEMTを備えるノーマリオフ複合カスコードデバイスの使用が含まれる。このような複合デバイス構成の例は、2006年3月10日に出願され2011年9月13日に発行された「Hybrid Semiconductor Device」と題する米国特許第8,017,978号公報、2009年11月9日に出願され2011年12月27日に発行された「GaN-Based Device Cascoded with an Integrated FET/Schottky Diode Device」と題する米国特許第8,084,783号公報、2011年3月22日に出願された「III-Nitride Transistor Stacked with FET in a Package」と題する米国特許出願第13/053,556号、2012年3月29日に出願された「Stacked Composite Device Including a Group III-V Transistor and a Group IV Vertical Transistor」と題する米国特許出願第13/434,412号、2012年7月5日に出願された「Nested Composit Switch」と題する米国特許出願第13/542,194号、2013年2月28日に出願された「Group III-V and Group IV Composit Switch」と題する米国特許出願第13/780,436号、及び、2012年4月23日に出願された「Integrated Power Stage」と題する米国特許出願第13/454,039号に開示されている。これらの特許及び特許出願の開示内容は参照することにより本願明細書にすべて組み込まれる。
【００１７】
電源を入れる際の負荷及び回路の損傷を回避する他の解決方法は、ハイサイドD-モードIII族窒化物HEMT、ハイサイド電圧レール及び負荷の導電路中にエンハンスモード直流(DC)イナーブルスイッチを使用することである。しかしながら、複数のIII族窒化物HEMTが他の従来の電力変換回路構成（例えばハーフブリッジ、フルブリッジ、多層ブリッジ等）において使用される場合、共通のダイにおいて複数のIII族窒化物HEMTを単純にモノリシック集積することが、好ましい。これは、III族デバイスをモノリシックに集積して、個別のIII族デバイスを単一化及びパッケージ化するのにしばしばより簡易で高価とすることができるからである。さらに、いくつかの実施形態では、カスコードノーマリオフスイッチを生じるエンハンスモードIV族MOFSETを、使用される場合におけるIII族窒化物HEMTを有するDCイナーブルスイッチと同様に、モノリシック集積することが効果的でありまたは望ましい。
【００１８】
本発明は、D-モードIII族窒化物HEMT及びE-モード低電圧(LV)シリコンまたは他のIV族MOFSETを有するノーマリオフ複合カスコードデバイスに接続された、III族窒化物HEMTのような例えばD-モードIII族窒化物ヘテロ構造FET（HFET）のようなモノリシック集積D-モードIII族窒化物電源スイッチを備えるハーフブリッジ回路に関する。DモードIII族窒化物HEMTがハイサイドスイッチとして使用される本明細書において開示するいくつかの実施形態によれば、DCイナーブルスイッチは、ハイサイドノーマリオン（D-モード）III族窒化物FETとの導電路を形成または切断するために、ハイサイドDモードIII族窒化物HEMT、ハイサイドレール及び負荷の導電路中に実現されうる。
【００１９】
ハイサイド及びローサイドスイッチのそれぞれのノーマリオフ複合カスコードデバイスを有するモノリシック集積ハーフブリッジの従来の回路構成は、2014年1月30日に出願された「Integrated Half-Brid Circuit with Low Side and High Side Composite Switches」と題する米国特許出願第14/168,926号に開示されている。この特許出願の開示内容は参照することにより本願明細書にすべて組み込まれる。
【００２０】
さらに、LV電力変換回路及びイナーブルスイッチを使用するDモードIII族窒化物HEMTの従来の回路構成は、2007年11月27日に出願され、2011年3月8日に発行された「DC/DC Converter Including a Depletion Mode Power Switch」と題する米国特許第7,902,809号に開示されている。一方、高電圧変換回路の実施形態は、2013年６月21日に出願され「Depletion Mode Group III-V Device with DC Enable IGBT Switch」と題する米国特許仮出願第61/837,777号の優先権を主張して、2014年6月11日に出願された「Depletion Mode Group III-V Transistor with High Voltage Group IV Enable Switch」と題する米国特許出願第14/302,271号に開示されている。これらの特許及び特許出願の開示内容は参照することにより本願明細書にすべて組み込まれる。
【００２１】
ここで図１を参照すると、図１には、モノリシックハーフブリッジ回路ダイ182を備える例示的な電力変換回路100が示されている。モノリシックハーフブリッジ回路ダイ182に加えて、電力変換回路100はさらに、ハイサイドレール106、ローサイドレール108、任意的なイナーブルスイッチ111a及び負荷118を備えている。
【００２２】
モノリシックハーフブリッジ回路ダイ182は、スイッチノード132に接続されたローサイドスイッチ及びハイサイドスイッチを備えている。図１に示す実施形態では、ローサイドスイッチは、ローサイドレール108に接続されたローサイドノーマリオフ複合スイッチ150の形態をとっており、ハイサイドスイッチは、ハイサイドレール106に接続されたD-モードIII族窒化物FET120aの形態をとっている。上記及び図１に示すように、ローサイド複合スイッチ150は、ハイサイドD-モードIII族窒化物FET120aと接続してスイッチノード132を提供している。
【００２３】
図１に示すように、ハイサイドD-モードIII族窒化物FET120aは、ドレイン122a、ソース124a及びゲート126aを備えている。図１にさらに示すように、ローサイド複合スイッチ150は、IV族MOSFET140にカスコードされたD-モードIII族窒化物FET120bを備えており、E-モード(ノーマリオフ)トランジスタとして実現されている。ローサイド複合スイッチ150は、D-モードIII族窒化物FET120bによって提供される複合ドレイン152とともに、IV族MOSFET140によって提供される複合ソース154及び複合ゲート156を備えている。種々の実施形態において、D-モードIII族窒化物FET120a及び120bは、例えばHEMTのような、III族窒化物または他のIII-V族HFETの形態をとりうる。
【００２４】
図１にはさらに、出力インダクタ134を介してスイッチノード132及びキャパシタ138に接続された負荷118が示されている。負荷118は主に、負荷抵抗136として示すような抵抗、主にインダクタもしくはキャパシタとすることができ、またはインダクタンス、抵抗及びキャパシタの組み合わせとすることができる。
【００２５】
さらに、電力変換回路100は、任意にイナーブルスイッチ111aを備える。図１に示す実施形態によれば、イナーブルスイッチ111aは、スイッチノード132及び負荷118の間に接続されたエンハンスモードシリコンまたは他のIV族IGBT110を備えうる。IGBT110は、コレクタ112、エミッタ114及びゲート116を有している。上述のように、イナーブルスイッチ111aは、ハイサイドスイッチ120a、ハイサイドレール106及び負荷118の導電路中に接続されて、ハイサイドレール106及びローサイドレール108により表される正極側及び負極側供給バスにまたがるショートを抑制している。図１に示す実施形態では、イナーブルスイッチ111aは、（ショートスルーとして当業者に知られる一定の短時間を除く）任意の延長時間についてD-モードIII族窒化物FET120aがスイッチモードで制御されるまで（例えばノーマリオンデバイスのゲートに負のバイアスを供給するためにオフとする）オフ状態に保たれ、（図１に示さない）システムコントローラは、システムが安全である（例えば負荷118にショートまたは他の望ましくない状態が存在しない）ことを決定する。
【００２６】
図１においてイナーブルスイッチ111aはIGBT110として示されているが、イナーブルスイッチ111aは、IV族MOSFETまたは他のE-モードIV族ベースデバイス技術として実現されうる。また、電力変換回路100は、概念を明確にするために図１から省略された付加的な特徴を有しうる。例えば、電力変換回路100は典型的には、ハイサイドD-モードIII族窒化物FET120aのゲート126a及びローサイド複合スイッチ150の複合ゲート156を駆動する駆動回路とともに、イナーブルスイッチ111aのオン及びオフを切り替えるIGBT110のゲート116に選択的に接続された電源を備えている。
【００２７】
図１には、複合スイッチ150として実現された電力変換回路100のローサイドスイッチに接続されたハイサイドD-モードIII族窒化物FET120aを含むモノリシックハーフブリッジ回路ダイ182を使用する例が提供されている。電力変換回路100は、ブーストコンバータ、降圧型コンバータ、モータ駆動または本発明の技術分野において使用される種々の他の電圧変換回路構成として構成されうる。
【００２８】
図１に示す例示的な実施形態によれば、イナーブルスイッチ111aは、モノリシックハーフブリッジ回路ダイ182のスイッチノード132と負荷118との間で接続されるように構成されている。しかしながら、他の実施形態において、イナーブルスイッチ111aを図１に示す位置111b、111c、111dまたは111eのいずれかのような、これらの回路素子を接続する導電路のいずれかの位置に接続することにより、イナーブルスイッチ111aは、ハイサイドレール106、ハイサイドD-モードIII族窒化物FET120a及び負荷118の間で導電路中に接続されうる。例えば、イナーブルスイッチ111aは、位置111dとして図１に示すように、ハイサイドD-モードIII族窒化物FET120aのソース124aとスイッチノード132との間にモノリシックハーフブリッジダイ182上で接続され、または、スイッチノード132と負荷118との間にモノリシックハーフブリッジダイ182上で接続されうる。いくつかの実施形態では、イナーブルスイッチ111aは、ハイサイドD-モードIII族窒化物FET120aのハイサイドレール106とドレイン122aとの間に位置111cにおいてモノリシックハーフブリッジダイ182上で接続されうる。また、イナーブルスイッチ111aは、モノリシックハーフブリッジダイ182上ではなく、ハイサイドD-モードIII族窒化物FET120aのハイサイドレール106とドレイン122aとの間に位置111bにおいて接続されうる。
【００２９】
図２を参照すると、図２は、一実施形態に係るE-モードシリコンまたは他のIV族ベースMOFSETにカスコードされたD-モードIII族窒化物FETを含む、ハイサイド複合スイッチと、ローサイドDモードIII族窒化物FETとを備える例示的な電力変換回路200を示している。降圧型コンバータ回路として構成されうる電力変換回路200は、例えばハイサイド複合スイッチ250及びローサイドD-モードIII族窒化物FET220bを有するモノリシックハーフブリッジ回路ダイ282を備える。図２に示すように、ローサイドD-モードIII族窒化物FET220bは、電力変換回路200のスイッチノード232とローサイドレール208との間に接続されている。図２にさらに示すように、ハイサイド複合スイッチ250は、電力変換回路200のハイサイドレール206に接続されるとともに、スイッチノード232でローサイドD-モードIII族窒化物FET220bと接続される。
【００３０】
ハイサイド複合スイッチ250は、IV族MOSFET240にカスコードされたD-モードIII族窒化物FET220aを備えている。ハイサイド複合スイッチ250は、D-モードIII族窒化物FET220aにより提供される複合ドレイン252を、IV族MOSFET240により提供される複合ソース254及び複合ゲート256とともに備えている。また、図２には、ローサイドD-モードIII族窒化物FET220bのソース222b、ドレイン224b及びゲート226bが、出力インダクタ234を介してスイッチノード232及びキャパシタ238に接続された負荷218とともに示されている。負荷218は主に、負荷抵抗236として示すような抵抗、主にインダクタもしくはキャパシタとすることができ、またはインダクタンス、抵抗及びキャパシタの組み合わせとすることができる。種々の実施形態において、D-モードIII族窒化物FET220a及び220bは、HEMTのような、III族窒化物または他のIII-V族HFETの形態をとりうる。
【００３１】
ノーマリオフ複合カスコードデバイスがハイサイドスイッチに使用され、かつ、ローサイドスイッチがD-モードIII族窒化物FETとして実現される図２に示す実施形態においては、ハイサイド複合スイッチ250はノーマリオフであるので、ハイサイドレール206から負荷を保護するイナーブルスイッチは不要である。その結果一般的に、回路に電源を入れる際に、接地または負荷にショートが発生しない。
【００３２】
また、電力変換回路200は、概念を明確にするために図２から省略された付加的な特徴を有しうる。例えば、電力変換回路200は典型的には、ハイサイド複合スイッチ250の複合ゲート256及びローサイドD-モードIII族窒化物FET220bのゲート226bを駆動する駆動回路を含みうる。
【００３３】
いくつかの実施形態では、図１／２に示すハーフブリッジ回路を、例えば窒化ガリウムエピタキシオンシリコン基板ダイのような、単一の窒化ガリウム（GaN）オンシリコンベースチップまたはダイ上でモノリシック集積することが効果的でありまたは望ましい。言い換えると、D-モードIII族窒化物FET120a/220a及び120b/220bは、ハーフブリッジ回路ダイ182/282上でモノリシック集積されうる。このようなモノリシック集積は、D-モードIII族窒化物FET120b/220aのソース上でIV族MOSFET140/240のダイのダイスタックを介してD-モードIII族窒化物FET120b/220aがIV族MOSFET140/240と集積されたカスコード構造内に複合スイッチ150/250がさらに集積されるように、実行されうる。言い換えると、E-モードIV族MOSFET140/240は、D-モードIII族窒化物FET120b/220aの上部にダイスタックされうる。さらに、いくつかの実施形態では、D-モードIII族窒化物FET120b/220aは、E-モードIV族MOSFET140/240の上部にダイスタックされうる。
【００３４】
代わりに、IV族MOSFET140/240は、D-モードIII族窒化物FET120a/220a及びD-モードIII族窒化物FET120b/220bを構成するための支持基板として機能するシリコン基板内に集積されうる。さらに、いくつかの実施形態では、例えば、2008年7月16日に出願され、2009年2月26日に米国特許出願公開第2009/0050939A1として公開された「III-Nitride Device」と題する米国特許出願第12/174,329号に開示された相互接続を使用する複合スイッチ150/250のD-モードIII族窒化物FET120b/220a及びIV族MOSFET140/240を集積することが効果的でありまたは望ましい。この特許出願の開示内容は参照することにより本願明細書にすべて組み込まれる。
【００３５】
他の実施形態においては、図１の例を参照すると、イナーブルスイッチ111aは、ハーフブリッジ回路の位置111c、111dまたは111eにおいてモノリシックハーフブリッジ回路ダイ182上にイナーブルスイッチのダイのダイスタッキングを介して集積されうる。
【００３６】
このように、本出願は、D-モードIII族窒化物FETのモノリシック集積を備えるIII-V族電力変換回路、並びに、D-モードIII族窒化物FET及びシリコンまたは他のIV族MOSFETを備えるノーマリオフ複合スイッチの種々の実施形態を開示する。いくつかの実施形態では、例えばハイサイドスイッチがD-モードIII族窒化物FETである場合、ハイサイドD-モードIII族窒化物FETとの導電路を形成または切断するために、ハイサイドD-モードIII族窒化物FETの導電路中に位置する。他の実施形態では、DCイナーブルスイッチは、モノリシック集積されたハーフブリッジダイ上にダイスタックすることにより集積されうる。
【００３７】
以上の説明から明らかなように、本願に記載の発明の概念は本発明の概念の範囲を逸脱することなく種々の技術を用いて実施することができる。更に、特に幾つかの実施形態について本発明の概念を説明したが、当業者であれば、それらの形態及び細部に本発明の概念の精神及び範囲を逸脱することなく種々な変更を加えることができることは理解されよう。従って、上述した実施形態はあらゆる点において例示的なものであり、限定的なものではないと考慮されたい。更に、本発明は上述した特定の実施形態に限定されず、本発明の範囲から逸脱することなしに、本発明に多くの再配置、変形及び置換を行い得ることを理解されたい。
【図１】
2015029263.tif 000003
【図２】
2015029263.tif 000004
【外国語明細書】
2015029263000001.pdf