(57)【要約】      （修正有）【課題】半導体基板に形成した貫通電極が断線する原因となる貫通穴表面の絶縁層が突出するオーバハングや、半導体基板と絶縁層との界面が抉れるバードビークを除去する。【解決手段】第一主面を覆う絶縁層４０４に第一の面積を有する開口パターン４０６を配置し、これをマスクとして作製された第一の深さを有する第一の穴４０７の内壁と、第一の面積を超える第二の面積を有し、前記開口パターンを含み、かつ、前記第一の深さを超えない第二の深さを有する第二の穴４０８の内壁と、前記第一の穴の内壁と前記第二の穴の内壁に沿って配置された導電体４１１を有する貫通電極とする。【選択図】図１
2015002299.tif 000002
【特許請求の範囲】
【請求項１】
板状構造体の表裏の一方の面である第一主面に配置された少なくとも１個の貫通電極を、前記第一主面を覆う絶縁層に第一の面積を有する開口パターンを配置し、
前記パターンをマスクとして作製された第一の深さを有する第一の穴の内壁と、
前記絶縁層と前記板状構造体に、第一の面積を超える第二の面積を有し、前記開口パターンを含み、かつ、前記第一の深さを超えない第二の深さを有する第二の穴の内壁と、
前記第一の穴の内壁と前記第二の穴の内壁に沿って配置された導電体を有する
ことを特徴とする貫通電極。
【請求項２】
前記開口パターンをレーザ光で作製し、前記第一の穴を反応性イオンエッチングで作製し、前記第二の穴をレーザ光で作製する
ことを特徴とする請求項１記載の貫通電極。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン集積回路の積層化に利用される貫通電極の構成に関するものであり、貫通電極の電気接続信頼性を高めるとともに、実装面積の低減と製造プロセスの簡略化に関するものである。
【背景技術】
【０００２】
半導体技術の進歩を背景として、情報機器の小型化、軽量化、低消費電力化が進んでいる。特に搭載されるシリコン集積回路の高集積化、高密度実装化はこれらの進展に大きな寄与をしている。これらの具体例として、シリコン集積回路の３次元化がある。３次元構造では、シリコン集積回路の表裏面を貫通電極で配線し、複数の集積回路を積み上げている。貫通電極はシリコン集積回路の裏面に配置された配線パターンに向かって、表面側から深い穴を掘りこみ、この穴に導電性を付与することにより表裏面間に導電路を形成している。この製造過程は集積回路が多数配置されているウェーハレベルで行うことが好ましい。
【０００３】
貫通電極の導電路は前記した深い穴の側面に沿って形成されるが、この穴の内側に凹凸があると、その領域で導電路が断線することが多い。また、製造直後では導通があるものの、長時間の動作に伴い導電路が断線することもある。このため、深い穴の形状を制御して、可能な限りスムーズな穴形状を形成することが要求される。
【０００４】
図８は従来の貫通電極の製造プロセスを説明する図である。同図（ａ）はトランジスタなどの電子回路要素が配置されたシリコン集積回路の断面を示している。図において３００はシリコン基板、３０１は裏面側に配置された前記電子回路要素、３０２は電気配線のための導電性薄膜、３０３と３０４は絶縁層である。３０３と３０４は複数の絶縁層（例えば酸化膜と窒化膜）が積層されていることもある。３０２は保護のため３０３の内部に配置されていることが多い。同図（ｂ）には、前記シリコン基板の表面側に配置されたフォトレジストなどのマスク層３０５に開口３０６が設けられた状態が示されている。このような開口は前記導電性薄膜３０２に対抗した位置に形成されている。この開口を介して前記３００に深い穴３０７が形成される（同図（ｃ））。このような形成は反応性イオンエッチング（ＲＩＥ）などの周知の手段により形成される。３０７はシリコン基板３００を「貫通」し、穴３０７の底部には絶縁層３０３が露出している。このような絶縁層３０３をＲＩＥなどの手法によりエッチング除去して、導電性薄膜３０２を穴の底部に露出させる（同図（ｄ））。続いて、マスク層３０５を除去し、前記穴３０７の内壁に絶縁層３０８を堆積させる（同図（ｅ））。絶縁層３０８は穴３０７の底部にも堆積されるが、周知の手法によりエッチング除去する。続いて、導電性を有する素材を前記穴３０７に充填する（本明細書では「プラグ」３０９と称する）とともに、３０４の表面に配線用の電極パターン３１０を形成する（同図（ｆ））。導電性の素材例としては、蒸着などによる金属薄膜、メッキなどによる金属、あるいは、それらの組合せがある。同図（ｆ）では、３００の裏面側に配置された導電性薄膜３０２と、３００の表面側に形成された電極パターン３１０とが電気接続されており、貫通電極が形成されている。同図（ｇ）は同図（ｆ）の３１１で示す領域を拡大表示した図である。同図（ｇ）に示すように、前記したＲＩＥ工程では「バードビーク」と呼ばれる「凹み」３１２が形成される。３１２は絶縁層３０４とシリコン基板３００の界面のシリコン基板側が大きくエッチングされ、３０４と３００との間に「段差」として観測される。即ち、絶縁層３０４の端部が突出し「オーバハング」形状になる。このような「バードビーク」と「オーバハング」が発生すると、この領域を被覆している絶縁層３０８の表面形状に大きな突起が形成される。このため、絶縁層３０８に亀裂が発生しやすくなる。この亀裂は前記プラグ３０９とシリコン基板３００との間の絶縁特性を劣化させることになる。製造直後にこのような亀裂が発生していないとしても、シリコン集積回路が動作を重ねる内に、経年変化、応力伝播などで亀裂が発生する可能性が高い。また、導電性を有する素材を充填する時にも、大きな突起のために空隙が発生しやすく、前記プラグの断線を誘起することがある。このため、図８に示した従来例では、貫通電極に関わる信頼性が低いという重大な欠点があった。
【０００５】
図９は、図８に例示した従来例の欠点を改良する手法を説明する図である。同図は下記引用特許文献１の図４乃至６に掲載されている。同図（ａ）〔引用特許文献では図４〕において、マスク層２２に設けられた開口２４を介して酸化膜１０に浅い穴３０が異方性エッチングで作製される。続いて、等方性エッチングで横方向に広がった穴３６が作製される（同図（ｂ）、引用特許文献では図５）。さらに、異方性エッチングを用いてシリコン基板１２に達する深い穴（とは言っても１ミクロン程度の深さである）４８が作製される（同図（ｃ）、引用特許文献では図６）。このような構造では、最終的に作製された「穴」の表面は「なだらか」であり、ワイングラス形状が実現できるとされている。しかしながら、本手法は酸化膜（厚さ１ミクロン程度の絶縁層である）１０の厚さ方向の加工法に関するものであり、貫通電極に直ちに利用できない。もちろん、同図（ｃ）に引き続いてシリコン基板１２に深い穴（表示せず、通常は数１０ミクロンの深さである）を形成すれば貫通電極の作製は可能であろう。ただし、酸化膜１０とシリコン基板１２との界面には新たな「バードビーク」が発生することになるので、このバードビークとオーバハングに起因する貫通電極の信頼性低下の課題は解決されない。
【０００６】
図１０-（A）、（B）、（C）、（D）、（E）は、図８に例示した従来例の欠点を改良する他の手法を説明する図と従来欠陥のある事例（F）である。同図は下記引用特許文献２の図３Ａ乃至図３Ｅと図１Dに掲載されている。  同図（Ａ）において、レーザ照射により絶縁膜１１に開口を開け半導体基板１０の表面を露出させる。続いてドライエッチにより深孔部２２Ａ（深さｔ１は２０ミクロン）を形成する。構造体全面に酸化膜１２を形成（同図（Ｂ））してからエッチバックにより２２Ａ側面の酸化膜を残して他の領域の酸化膜を除去する（同図（Ｃ））。次に酸化膜１１をマスクとしてドライエッチして深孔部２２Ａの深さを    ｔ４（６０ミクロン以上）まで拡大する（同図（Ｄ））。この時、２２Ａ側面の酸化膜により、シリコン側面２２１での不要なエッチング２３（同図（F））が防止され、最終的に形成された２２Ａは円柱形状（深さ方向に同一の半径を有していると解釈できる）になるとされている。最後に２２Ａに導電材を充填して導電部３０Ａを形成している（同図（Ｅ））。 
このような製造方法により、貫通電極を用いた半導体装置では「リフロー時において、サイドエッチの影響を受けた貫通電極の形状に起因するボイドの発生量を抑止することが可能」（下記引用特許文献２の段落「００２４」の記載をそのまま引用）としている。
しかしながら、下記引用特許文献２では、下記の諸点において記載が不十分である。即ち、
（１）同図（Ｂ）において深孔部２２Ａの深さｔ３は「サイドエッチ部２３（図１Ｃ参照）の深さよりも深くなるように設定され」（下記引用特許文献２の段落「００１７」の記載をそのまま引用）ている。下記引用特許文献２では「サイドエッチ部」の発生メカニズムについて記載がないが、一般に、深孔部の深さが大きくなるほどサイドエッチ部の大きさも大きくなると考えられる。下記引用特許文献２ではｔ１（サイドエッチ部が出現している）が６０ミクロン、ｔ３が２０ミクロンの場合が例示されている。これらの深さの差からは「ｔ３の深さでも「サイドエッチ部」が出現する」と判断できる。即ち、「サイドエッチ部２３（図１Ｃ参照）の深さよりも深くなるように設定された」としても、やはり「サイドエッチ部」は発生することになる。この結果、前記２２Ａの深さ方向の形状は「直線」ではなく、１０１に近い領域に「サイドエッチ部」が現れる形状（樽型形状を部分的に含む）になる。
（２）同図（Ｃ）において、深孔部２２Ａの内壁面２２１に酸化膜１２を形成してから、エッチングにより深さｔ４となるまで加工している。このようなエッチング条件は不詳であるが、深さｔ３となるまでの加工に使用した条件と同一であると判断できる。ｔ３が２０ミクロン、ｔ４が６０ミクロンである場合が例示されているので、深孔部２２Ａをｔ３からｔ４まで掘り下げる（加工される深さは４０ミクロンになる）と、前記した「サイドエッチ部」が再度現れ、同図（Ｄ）における深孔部２２Ａの深さ方向の形状は「サイドエッチ部が２か所発生する」形状になる。
（３）下記引用特許文献２には酸化膜１１直下のシリコン基板は横方向にエッチングされ「バードビーク」を発生させることに関しては記載されていない。このようなバードビークの発生は、酸化膜１１の端部にオーバハングも発生することになる。同様に、２２Ａを深さｔ３からｔ４まで加工する際にも、内壁面に形成した酸化膜１２の下側（符号８００で示す領域）が大きく括れてバードビークも発生する。
以上より、想定される２２Ａの形状は同図（Ｄ）に付記した形状（符号８０１）になる。即ち、樽型の「サイドエッチ部」が２か所、バードビークが２か所存在している。８０１で示すように、最終的に形成された２２Ａの断面形状は「直線状」ではなく、複雑な凹凸を有する形状となる。この結果、下記引用特許文献２では、前記した「サイドエッチ部」に起因する「ボイドの発生」を抑制できるものの、前記したようなバードビークとオーバハングに起因した貫通電極の信頼性低下の課題は解決されないことになる。
【０００７】
以上のように、ドライエッチング（ＲＩＥはその一種である）工程を採用する限り、バードビークとオーバハングの発生は避けがたく、この結果、貫通電極の信頼性を向上させることは困難である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第２００1／３６７８号広報
【特許文献２】特開２００７―２５８２３３号広報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
情報機器における小型軽量化、高密度低消費電力化の要求に応えるためには集積回路の３次元実装が必須である。メモリ素子を中心として３次元実装の技術開発は進んでいるが、そのキーとなる「貫通電極」の高信頼化は特に重要である。貫通電極はシリコン基板の表裏面を貫く「穴」の内壁に絶縁層を配置し、その表層に導電体を配置した構成である。この「穴」を作製する工程で、穴の内壁に凹凸が発生することが周知である。例えば、シリコン基板表面の絶縁層が突出するオーバハングや、基板と絶縁層との界面が抉れるバードビークが凹凸の事例である。このような凹凸があると、その領域で前記した絶縁層が破壊されて貫通電極とシリコン基板の短絡や、貫通電極の導電路が断線する原因となる。また、製造直後では異常がないとしても、長時間の動作に従い該短絡や該断線が発生することもある。このような不具合を回避し、高信頼な貫通電極を実現するための新規な貫通電極の構成や、その製造方法の開発が要請されている。前記した従来技術では、「リフロー時において、サイドエッチの影響を受けた貫通電極の形状に起因するボイドの発生量を抑止することが可能」（上記引用特許文献２の段落「００２４」の記載をそのまま引用）としているものの、「オーバハング」や「バードビーク」に起因する「シリコン基板との短絡」や「貫通電極の断線」といった課題を解決し得ない。このような課題を解決するためには「穴」の形状を制御して、可能な限りスムーズな穴形状を形成することが要求される。より具体的に記述すると、現状の反応性イオンエッチング技術を用いて「穴」を作製する場合には、前記した「オーバハング」と「バードビーク」が発生することは避けられず、これらを除去してスムーズな穴形状を実現し、さらには、貫通電極の信頼性を向上させることが解決課題である。
【課題を解決するための手段】
【００１０】
板状構造体の表裏の一方の面である第一主面に配置された少なくとも１個の貫通電極を、（１）前記第一主面を覆う絶縁層に第一の面積を有する開口パターンを配置し、（２）前記パターンをマスクとして作製された第一の深さを有する第一の穴の内壁と、（３）前記絶縁層と前記板状構造体に、第一の面積を超える第二の面積を有し、前記開口パターンを含み、かつ、前記第一の深さを超えない第二の深さを有する第二の穴の内壁と、（４）前記第一の穴の内壁と前記第二の穴の内壁に沿って配置された導電体を有する貫通電極とする。
【００１１】
なお、本段落では前段落に記載した貫通電極を作成する工程例を記載する。第一主面を覆う絶縁層に第一の面積を有する開口を設け、この開口のパターンをマスクとして前記第一の穴を設け、次に、前記第二の穴を「第一の穴の表面領域を穿って」設ける。この段階では前記第一の穴と前記第二の穴とは前記板状構造体の厚さ方向に「ほぼ同軸」の状態であり、全体として「漏斗状」の形状になっている。前記板状構造体が導電体である（例えばシリコン基板）場合には、前記第一の穴と前記第二の穴の内壁（漏斗状の内壁）に絶縁層を配置する。次に、前記第一の穴と前記第二の穴の内壁（前記絶縁層の表面になる）に沿って導電体を配置して貫通電極を完成させる。
【００１２】
なお、前段落に記載した工程例による貫通電極は、（１）板状構造体の表裏の一方の面である第一主面を覆う絶縁層に少なくとも１個の開口をマスクパターンとして配置し、（２）前記開口から前記板状構造体を前記第一主面の裏側になる第二主面に向かって筒状に掘り下げ、（３）前記掘り下げた穴の前記第一主面側の内壁領域を擂り鉢状に掘り広げ、（４）前記擂り鉢状の内壁と前記筒状に掘り下げた穴の内壁とで構成される漏斗状の穴の内壁に沿って配置された導電体を有する貫通電極である。
【００１３】
なお、前記した板状構造体とはシリコン基板などであるがこれに限らない。例えば化合物半導体基板、有機あるいは無機の配線基板、ガラスなどであっても構わない。前記板状構造体がシリコン基板であり、集積回路が設けられている場合には、板状構造体の表裏の一方の面である第一主面（例えば上側表面）に配置された前記貫通電極が、他の面である第二主面（例えば下側表面）に配置された配線に接続される。この接続は板状構造体の厚さ方向になされる。前記配線は、第二主面側に配置されているトランジスタなどの電子回路要素に接続されている。このような構成により、第二主面側の電気信号が前記貫通電極を介して第一主面側へ導かれる。このような板状構造体は「高さ」方向に複数個積層することができ、いわゆる３次元実装が可能な形態となる。
【００１４】
なお、本明細書での「貫通電極」を詳細に記述する。『貫通』という表現からは前記板状構造体の厚さ方向の全てが「貫かれている」イメージがあるが、シリコン技術分野では必ずしも当てはまらない。「貫通電極」に対応する英語表現はＴＳＶ（Ｔｈｒｏｕｇｈ  Ｓｉｌｌｉｃｏｎ  Ｖｉａ）であり、『貫通』は「Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ」（シリコン領域を貫通）という解釈が一般的であり、本明細書でもこの解釈に従っている。前段落に記載した構成では、「貫通電極」は前記板状構造体の第一主面側には「突き抜けている」が、第二主面側は「突き抜けておらず」、第二主面側に配置された配線（例えばアルミ薄膜層）で「止まっている」形態である。
【００１５】
なお、前段落に記載した「貫通電極」形態以外にも、「突き抜けている」貫通電極もある。このような例としては、プリント板などのような配線基板（インターポーザを含む）がある。即ち、前記板状構造体が配線基板である場合には、「貫通電極」は第一主面と第二主面の両側で完全に「突き抜けている」形態となるが、このような形態も本特許に含まれる。
【００１６】
なお、前記開口パターンは、前記第一主面側を覆う絶縁層に設けられる。このような開口パターンは周知の技術で形成される。例えば、フォトレジストプロセスやレーザ光の照射による加工プロセスがある。前者では、フォトレジストの塗布、乾燥（プリベーク）、ガラスマスクを用いた露光、現像、焼き締め（ポストベーク）、前記絶縁層のエッチング、レジスト除去といった工程を経て前記開口パターンが作製される。半導体分野では周知の手法であるが、多くの加工設備を使用する難点がある。一方、後者では、炭酸ガスレーザ、エキシマレーザ、ＹＡＧレーザなどが利用される。このような加工プロセスでは、フォトレジストプロセスが不要であり、レーザ加工機のみで前記開口パターンの形成が可能である。前記開口パターンが複数個ある場合には、レーザ光の照射・遮断、前記板状構造体の機械的移動（レーザ光の移動（＝走査）が可能な場合には不要になる）により、複数個の開口パターンを順次形成することになる。また、水流（ウォータジェット）の中にレーザ光を閉じ込めたレーザ加工機も利用可能である。このようなレーザ加工機を使用する場合には、レーザ光のエネルギで溶解・蒸発・飛散した前記絶縁層の屑（デブリと呼ばれる）を水流で速やかに排除できる利点がある。本特許では前記開口パターンを形成する手段は問わない。
【００１７】
なお、前記開口パターンの形状は、円形であることが多いがこの限りではない。レーザ光照射の場合には大略円形となり、フォトレジストプロセスの場合は円形あるいは任意の多角形であることが多い。また、開口パターンの大きさ（＝第一の面積）には格段の制限はないが、一般的には数ミクロンから数１００ミクロンの範囲である。この開口パターンの大きさは、前記した貫通電極を流れる電流の大きさ、あるいは、貫通電極を流れる交流信号の周波数などによって選択される。即ち、電流が大きいほど開口を大きく、また、周波数が高いほど開口を大きくする。また、開口パターンの深さは前記絶縁層の厚さであり、前記絶縁層が複数の層から形成されている場合であっても、数ミクロンを超えることは少ない。前記開口パターンの３次元的な形状は「円柱状」であることが好ましいが、厳密に言及すると前記絶縁層の厚さ方向で変化し「擂り鉢」形状になることもある。このような形状の場合には、前記「第一の面積」は、前記絶縁層の表面での面積とする。
【００１８】
なお、前記第一の穴は前段落に記載した開口パターンをマスクとして形成される。例えば、化学的なエッチング（湿式が多い）、反応性ガス（フッ化硫黄、ＳＦ６など）雰囲気中でのエッチング（乾式）、イオンビーム（ＦＩＢ）によるエッチングなどがある。反応性ガスを用いたエッチング（ＲＩＥ）は深い穴の形成には多用されている。中でも、ボッシュプロセスと呼ばれるＲＩＥは加工速度が大きいこと、穴の側壁形状の制御が容易であることなどの利点がある。ボッシュプロセスでは、反応性ガス（ＳＦ６）によるエッチングと非反応性ガス（Ｃ４Ｆ８）による側壁保護（パッシベーション）が繰り返される。この結果、面積が大略一定の深い穴が形成できる。ただし、エッチングとパッシベーションが交互に繰り返されるため、側壁には「スカロップ」と呼ばれる段差（「襞」状である）が発生する。このようなスカロップはプロセス条件（エッチングとパッシベーションの周期など）を制御することにより段差を小さくできる。一方、ＲＩＥでは、マスク開口（前記絶縁層に配置された開口パターンである）の近傍、より詳しくは、前記絶縁層と前記板状構造体の界面の前記開口周辺領域で、前記板状構造体が横方向に大きくエッチングされ「バードビーク」と呼ばれる凹みが発生し、前記絶縁層の端部が突き出たオーバハング形状となる。このようなバードビークおよびオーバハングが発生すると、後工程での絶縁層堆積（後述）に不具合が発生する。例えば、凹み（バードビーク）に沿って堆積された絶縁層に応力が集中し、前記絶縁層にクラックが発生（破断）し、このクラックを介して貫通電極と前記板状構造体との絶縁性が劣化し、リーク電流が増大する。極端な場合には前記貫通電極と前記板状構造体とが導通することもある。貫通電極が形成された直後にこれらの不具合が観測されないとしても、長時間の動作に従い劣化が進み不具合が発生することもあり、貫通電極の長期信頼性を著しく低下させている。
【００１９】
なお、前記第一の穴の大きさについて記載する。前段落に記載したように、前記第一の穴は前記開口パターンをマスクとして形成されるので、その面積は大略前記第一の面積と同じで、穴の形状は大略「円柱」（あるいは「多角形柱」）である。厳密に記述すると、反応性ガスによる穴領域の帯電効果で発生するノッチング（穴の底部が大きくなる）やボーイング（円柱ではなく「樽」形になる）、あるいは、前記スカロップにより「円柱」形状ではなくなることもある。しかしながら、貫通電極が厳密に「円柱」形状である必然性はなく、前記第一の穴の内壁に沿って配置された導電体が「導電体として機能」すれば良い。また、前記第一の穴の深さ（＝第一の深さ）は、前記板状構造体の「厚さ」に大略等しい。厳密に記載するならば、この「厚さ」に「第二主面側に配置された配線（例えばアルミ薄膜層）までの距離」を加算した値となる。ただし、「第二主面側に配置された配線（例えばアルミ薄膜層）までの距離」（数ミクロンを超えないことが多い）は「板状構造体の厚さ」（数１０ミクロンから数１００ミクロンである）に比べ極度に小さいので、数値的には無視できる大きさである。
【００２０】
なお、本段落では前記した「第二の穴」について詳述する。第二の穴は、前記第一の穴が形成された以後に、前記第一主面側から形成される。第二の穴の条件は、（１）第二の穴の平面的な大きさ（＝第二の面積）は前記第一の面積を超えること、（２）「第一の穴」を「内側に含む位置関係」であること（即ち、第二の穴と第一の穴はほぼ「同軸」である）、（３）深さ（＝第二の深さ）は前記第一の深さを超えないことである。（１）について。第二の穴の形状は「なだらかな曲面で構成される擂り鉢」であることが好ましい（後述）がこの限りではない。また、「第二の面積」は前記第一主面を覆う絶縁層表面での大きさである。（２）について。前記第一主面を覆う絶縁層の表面を形成する平面内で、第二の穴は第一の穴を内側に含むことである。第二の面積の形状は第一の面積の形状と類似していることが好ましいがこれに限らない。両者が類似している例としては、第一の開口が円形であり、第二の穴の前記平面での形状も円形である。さらに、これら２つの円形の中心は大略同じ位置（同軸）にある。即ち、第二の穴は第一の穴よりも「数まわり」大きいことになる。（３）について。厳密に記述すると「第二の深さ」は「前記板状構造体に掘り込まれた深さ」と「前記第一主面を覆う絶縁層の厚さ」の和である。しかしながら、前記絶縁層の厚さは数ミクロンを超えることはなく、前記掘り込まれた深さは数ミクロンを超える値である。このため、第二の深さを「前記板状構造体に掘り込まれた深さ」としても構わない。いずれにしても、「第二の深さ」は前記第一の穴の深さを超えず、その数十分の一程度である。例えば、前記板状構造体の厚さを３００ミクロンとすると前記第二の深さは１０ミクロンである。このような第二の穴の大きさと深さは前記したバードビークとオーバハングを「除去（掘り広げる）」できる値であることが好ましい。以上の条件により、前記第一主面側に広がった「擂り鉢状」の穴が形成される。さらに、この「擂り鉢状」の第二の穴と、その下部に筒状に掘り込まれた第一の穴とは「漏斗状」の形状となっている。
【００２１】
なお、前記第二の穴の形成手段について記載する。この形成手段には周知の手法を適用することが可能であり、その手法に制限されることはない。形成手段の例として、レーザ光の照射について以下に概説する。ここで利用されるレーザは炭酸ガスレーザ、エキシマレーザ、ＹＡＧレーザなどである。その直径は前記第二の面積に対応する値である。また、前記開口を形成する際に用いたレーザ光の直径と同じである場合には、レーザ光を「円形」の周囲に沿って走査しても良い。
【００２２】
なお、本段落では前記第二の穴の形状について詳述する。前記第二の穴をレーザ光の照射で形成した場合には、照射条件に依存する多くの形状が形成される。（１）レーザ光の照射により前記第一主面を覆う絶縁層だけではなく、前記板状構造体の第一主面側の表面が部分的に除去された形状（この結果、バードビークは除去される）、（２）レーザ光の照射により既に形成されている第一の穴の前記第一主面側の端部（オーバハングである）が部分的に除去された形状などである。（１）について。「前記板状構造体の第一主面側の表面が部分的に除去された形状」では、除去された板状構造体の表面が「平面」（山の斜面に作られた道のような形状）であったり、「円弧」（崖と道の境界の丸くなった形状）であったり、「平面」と「円弧」を組合せた形状であったりする。（２）について。「第一の穴の前記第一主面側の端部が部分的に除去された形状」では、「面取り」（平面形状の斜面となる）された形状であったり、「角度が異なる複数回の面取り」（滑らかな曲面状の斜面となる）された形状であったりする。本特許ではこれらのいずれの形状であっても良い。
【００２３】
なお、前記第一の穴と前記第二の穴とが形成されてから、これら２つの穴には導電体が配置される。板状構造体がシリコンのような導電体である場合には、これら２つの穴の内壁には絶縁層を配置することが必要である。このような絶縁層はＣＶＤなどの周知の手法により形成される。この絶縁層形成過程では、第一の穴の底部（アルミなどから成る導電性薄膜が露出している）にも絶縁層が堆積されるので、エッチバックにより底部の絶縁層のみが除去される。続いて、蒸着やメッキなどの手法で前記導電体が前記２つの穴の内壁に沿って配置される。次に、前記第一主面を覆う絶縁層の表面には電極パターン（導電性である）を配置し、前記２つの穴に配置された導電体と電気接続する。このような工程により、前記導電性薄膜と前記電極パターンとが、前記板状構造体を貫通する「貫通電極」で電気接続される。
【００２４】
なお、前段落では前記導電体が「配置」されるとしているが、完全に「充填」されていても良く、また、前記２つの穴の内壁の表層領域に薄く堆積されていても良い。後者の構成では、前記２つの穴の中央領域が空洞になっていることになる。
【００２５】
なお、前記導電体を「配置」する手法について記載する。前々段落では「１工程で配置」の場合が記載されているが、「複数工程で配置」しても構わない。例えば、前記２つの穴の内壁の表層に薄い導電体を堆積し、次に異なる導電体をその上に堆積することである。前記の薄い導電体は０．１ミクロンを超えない厚さの金属（金、ニッケル、チタンなど）などを無電解メッキで堆積する例がある。これに続いて、電解メッキなどで金属（銅、金など）などを堆積する例である。
【００２６】
なお、前段落までの記載では「上側表面側から下側表面（電子回路要素が配置されている）」に向かって貫通電極が形成される事例が示されている。しかしながら本特許ではこの構成に限ることはない。例えば、前記と逆の構成、即ち、「電子回路要素が配置されている主面側から貫通電極を形成する」ことも含まれる。このような構成では、（１）電子回路要素が配置されている主面（ここではこの主面が第一主面となる）から前記第一の穴を形成し、（２）前記第一の穴の深さ（＝第一の深さ）を前記板状構造体の厚さを超えない値（第一の穴の底部は第二主面側（電子回路要素が配置されていない側）まで到達していない）とし、（３）前記第二の穴を形成し、（４）前記第一の穴と前記第二の穴に導電体を配置し、（５）前記板状構造体を第二主面側から「前記導電体が露出」するまで研磨あるいはエッチングし、（６）露出した前記導電体に電極パターンを形成する。（４）までの形成過程では「非貫通」の「電極構造」が形成されているが、（５）の研磨などで前記導電体が「貫通」した状態となる。この構成が完成した状態では、前記第一の深さは「研磨などされた板状構造体の厚さ」を超える値であることになる。このような構成では、あたかも「非貫通」の電極が構成されているようであるが、最終的には前記板状構造体を「貫通」した貫通電極が形成されている。
【００２７】
なお、本段落では、前段落に記載した構成と請求項１との関連について詳述する。請求項１は「完成した貫通電極」に対して記述されていることに留意すると、請求項１は、
板状構造体の表裏の一方の面である第一主面（電子回路要素が配置されている主面になる）に配置された少なくとも１個の貫通電極を、（１）前記第一主面を覆う絶縁層に第一の面積を有する開口パターンを配置し、（２）前記パターンをマスクとして作製された第一の深さ（完成した構成では「板状構造体を第二主面側から研磨した後の厚さ」になる）を有する第一の穴の内壁と、（３）前記絶縁層と前記板状構造体に、第一の面積を超える第二の面積を有し、前記開口パターンを含み、かつ、前記第一の深さを超えない第二の深さを有する第二の穴の内壁と、（４）前記第一の穴の内壁と前記第二の穴の内壁に沿って配置された導電体（作製の手順は変わっているが完成した構成では「配置」されている）を有する貫通電極
となる。以上のように、前段落に記載した構成も本特許に含まれることになる。
【００２８】
板状構造体の表裏の一方の面である第一主面に配置された少なくとも１個の貫通電極を、（１）前記第一主面を覆う絶縁層に第一の面積を有する開口パターンを作製し、（２）前記パターンをマスクとして第一の深さを有する第一の穴を作製し、（３）前記絶縁層と前記板状構造体に、第一の面積を超える第二の面積を有し、前記開口パターンを含み、かつ、前記第一の深さを超えない第二の深さを有する第二の穴を作製し、（４）前記第一の穴の内壁と前記第二の穴の内壁に沿って導電体を配置して貫通電極を作製する。
【００２９】
前段落に記載した貫通電極の作製で、前記開口パターンをレーザ光で作製し、前記第一の穴を反応性イオンエッチングで作製し、前記第二の穴をレーザ光で作製する。
【００３０】
板状構造体の表裏の一方の面である第一主面に配置された少なくとも１個の貫通電極を、（１）前記第一主面を覆う絶縁層に第一の面積を有する開口パターンを作製し、（２）前記パターンをマスクとして第一の深さを有する第一の穴を作製し、（３）前記絶縁層と前記板状構造体に、第一の面積を超える第二の面積を有し、前記開口パターンを含み、かつ、前記第一の深さを超えない第二の深さを有する第二の穴を作製し、（４）前記第一の穴の内壁と前記第二の穴の内壁に沿って導電体を配置し、（５）前記板状構造体の表裏の他の一方の面である第二主面側から前記板状構造体の厚さを薄くして前記導電体の一部領域を露出させ、（６）第二主面の前記露出領域に電極を配置することにより作製する。
【００３１】
なお、前段落までの記載では、板状構造体がシリコン基板であり、前記貫通電極はシリコン集積回路に適用されるとしてきた。しかしながら、このような貫通電極の構成はシリコン集積回路に限ることなく、例えば、有機あるいは無機の配線基板（インターポーザを含む）、あるいはガラス基板などに適用しても良い。
【発明の効果】
【００３２】
本発明により、貫通電極をスムーズな穴形状で構成することが可能となった。従来の構成では、オーバハングやバードビークにより、貫通電極がシリコン基板と導通（短絡）したり、貫通電極が断線することは避けられなかった。本発明による貫通電極では、オーバハングやバードビークを効果的に除去することが可能である。この結果、前記した不具合を回避でき、貫通電極の信頼性を大きく向上できるようになった。本発明による漏斗状の貫通電極はシリコン集積回路の３次元積層化や配線基板に広く適用でき、情報機器の高密度実装化、小型化、軽量化、低消費電力化への寄与が多大である。
【図面の簡単な説明】
【００３３】
【図１】作製手順に従った貫通電極の構成を示す図である。        ＜実施例１＞
【図２】導電体の充填を示す図である。
【図３】導電体の充填を示す図である。
【図４】第一の穴の形状を示す図である。
【図５】第二の穴の形状を示す図である。
【図６】作製手順に従った貫通電極の構成を示す図である。        ＜実施例２＞
【図７】実施例２での最終構成を示す図である。
【図８】従来の貫通電極の構成を示す図である。
【図９】従来の改良された酸化膜の加工法を示す図である。
【図１０】従来の改良された貫通電極の構成と従来の欠陥の事例を示す図である。
【発明を実施するための形態】
【００３４】
以下、図面を用いて本発明による貫通電極を詳細に説明する。
【実施例１】
【００３５】
図１は本発明の第一の実施例を示す。同図はトランジスタなどの電子回路要素が配置されたシリコン集積回路の断面を示している。同図（ａ）において４００は板状構造体（ここではシリコン基板としている）、４０１は当該板状構造体の一方の面（図では裏面である）である第二主面裏面側に配置された前記電子回路要素、４０２は電気配線のための導電性薄膜、４０３と４０４は絶縁層である。４０３と４０４は複数の絶縁層（例えば酸化膜と窒化膜）が積層されていることもある。４０２は保護のため４０３の内部に配置されていることが多い。前記板状構造体４００の第一主面（図では表面である）を覆う絶縁層４０４に開口４０６が開けられる（同図（ｂ））。当該開口の平面的な形状は円形であることが好ましいが、この限りではない。当該開口は炭酸ガスレーザ、エキシマレーザ、ＹＡＧレーザなどのレーザ光を照射することにより作製されている。当該開口は当該レーザ光の直径と大略等しい大きさであり、その開口面積が第一の面積になる。同図（ｃ）では、当該開口をマスクパターンとして、第一の穴４０７が形成される。当該４０７の形成にはＲＩＥ技術を利用し、ＳＦ６とＣ４Ｆ８が交互に入れ替わる雰囲気中でエッチングが進行する。即ち、ＳＦ６雰囲気中では４０７の深さ方向にエッチングが進み、Ｃ４Ｆ８雰囲気中では４０７の内壁が保護される（パッシベーション）。このエッチングはボッシュプロセスと称されており、４０７の内壁は微小な凹凸（スカロップ）を有している。また、当該４０７の最上部（絶縁層４０４との境界領域）には板状構造体が横方向に大きくエッチングされ、バードビークと当該４０４端部にオーバハング（庇である）が形成される。当該第一の穴の面積は大略前記第一の面積に等しい。同図（ｃ）に概念的に示したように４０７の内壁形状は凹凸があるので、当該面積を一義的に定義することは困難である。このため、本明細書では「当該第一の穴の面積は大略前記第一の面積に等しい」としている。また、当該第一の穴の深さは４００の厚さと同じであり、その底面には絶縁層４０３が露出している。次に、フッ素系ガス（例えばＣＦ６）雰囲気中で当該底面に露出している絶縁層をエッチングし、導電性薄膜４０２を露出させる（同図（ｄ））。以上により前記第一の穴が形成される。
【００３６】
図１（ｅ）では、第二の穴４０８が形成される。当該４０８は前記したレーザ光の照射により形成されるが、レーザ光の直径を大きくすることにより、４０６よりも面積が大きい４０８が形成される。もし、レーザ光の直径を増大できない場合には４０６の形成に使用したレーザ光の直径と等しい直径で、レーザ光を円弧状に走査しても構わない。４０８の形状はレーザ光の照射条件（光量、照射時間など）に依存するが、絶縁層４０４と板状構造体４００の一部の領域が除去され擂り鉢状の形状にすることが好ましい。このような擂り鉢形状にすることにより、前記したバードビークとオーバハングは除去されることになる。前記４０４の表面を含む平面内における当該第二の穴の面積（＝第二の面積）は開口４０６の面積（＝第一の面積）を超える大きさであり、かつ、第二の穴は第一の開口を「含んで」（４０４の表面を含む平面内での空間的な位置関係を示す）いる。即ち、第二の穴は第一の開口を包み込む状態になっている。
【００３７】
本段落では当該第二の穴が有する「第二の深さ」について記載する。第二の穴には「底」がない形状である。このため、「第二の深さ」を、前記絶縁層４０４の表面から、当該第二の穴が当該第一の穴と接する領域（例えば円周形状）までとする。図１（ｅ）ではｄ１として「第二の深さ」が示されている。当該「第二の深さ」は前記した「第一の深さ」を超えない値である。例えば、第一の深さ（板状構造体４００の厚さに相当）は３００ミクロン、第二の深さは１０ミクロンである。もし、第一の深さを超えて第二の深さを設定すると、第一の穴が消滅したり、あるいは、絶縁層４０３を突き抜けた穴形状になるので、上記した両者の値が設定されることになる。なお、第二の穴を形成する際には、すでに形成されている第一の穴の下方領域と底面領域の形状が変化しないようにすることが好ましい。
【００３８】
図１（ｆ）では、前記した第一の穴と第二の穴の内壁に沿って絶縁層４１０が形成される。この絶縁層は、次の工程で配置される導電体（貫通電極になる）と板状構造体４００とを電気的に絶縁する。このような４１０はＣＶＤなどの周知の方法で形成されるが、第一の穴の底部（導電性薄膜４０２が露出している）にも堆積する。この底部に形成された絶縁層はエッチバックなどの手法により選択的に除去される。図１（ｇ）では、第一の穴と第二の穴の内壁に沿って導電体４１１が充填され、プラグを構成している。図では完全に充填された状態が示されているが、第一の穴と第二の穴の内壁の表層領域にのみ堆積させ中央部領域には空隙が存在するような配置法であっても構わない。さらに、第一主面側の表面には電極パターン４１２は配置され、当該４１１と電気接続されている。このような貫通電極の構成により、第二主面側の導電性薄膜４０２と第一主面側の電極パターン４１２が当該４１１により電気的に接続されることになる。
【００３９】
図２は前記電極パターンの形成に関する他の事例を示している。同図において図１と同一番号は同一構成要素を示している。同図（ａ）は図１（ｆ）と同一であり、第一の穴と第二の穴に絶縁層４１０が配置されている。なお、第一の穴の底部で導電性薄膜４０２と接する領域の当該絶縁層は除去されている。同図（ｂ）では薄い導電体４１３が形成される。当該４１３は周知の手法、例えば、金、ニッケル、チタンなどを無電解メッキし、大略０．１ミクロンの厚さとする。同図（ｃ）では導電体４１４が当該２つの穴に充填される。当該４１４は電解メッキなどの周知の手法により形成された銅、金などである。同図（ｄ）では当該４１３と４１４がパターニングされ電極パターン４１５となる。図２の事例では当該導電体が２層構成となっているが、２層を超える多層構成であっても構わない。４１３は絶縁層４１０との密着性および導電性薄膜４０２との電気接続性を鑑みて素材が選択される。４１４は導電性を鑑みて素材が選択される。このような構成では、４０２との電気接続性が良く、かつ、継時変化に対しても特性劣化がない貫通電極を構成できる利点がある。
【００４０】
図３は前記電極パターンの形成に関する他の事例を示している。同図において図１と同一番号は同一構成要素を示している。同図（ａ）は図１（ｆ）と同一であり、第一の穴と第二の穴に沿って絶縁層４１０が配置されている。なお、第一の穴の底部で導電性薄膜４０２と接する領域の当該絶縁層は除去されている。同図（ｂ）では導電体が「配置」されてから電極パターン４１６が形成される。ここでの「配置」は完全に充填された状態ではなく、空隙４１７が存在している。このような空隙が存在しても、４０２との電気接続が行われている限り特段の支障は発生しない。なお、図３では導電体が１つの素材から構成されている場合が示されているが、図２に例示した２層構成（より一般的には多層構成）の導電体の場合であっても構わない。
【００４１】
図１に例示した実施例１では貫通電極の作製順序に従い、代表的な構造断面図を示して貫通電極の構成を詳述した。以後の段落では、構造断面図の他の事例を挙げて本発明を説明する。図４は前記した第一の穴の形状を説明する図であり、断面図は誇張して描かれている。図１と同一番号は同一構成要素を示している。同図（ａ）は図１（ｄ）の一部を拡大表示した図であり、スカロップとオーバハングが形成されている構造断面図である。同図での第一の穴の平面的な大きさは、深さ方向にほぼ一定である。同図（ｂ）は樽型形状の第一の穴であり、バードビークとオーバハングは発生している。同図（ｃ）は円錐形状の第一の穴であり、バードビークとオーバハングは発生している。なお、同図（ｂ）と（ｃ）ではスカロップは省略されている。これらの例示した断面形状はＲＩＥの加工条件に依存して発生するが、本特許ではいずれの形状であっても構わない。前記したように信頼性を劣化させるバードビークとオーバハングは当該第二の穴を作製する際に除去されるからである。
【００４２】
図５は前記第二の穴の形成工程で観測される断面形状を例示している。図１と同一番号は同一構成要素を示している。同図（ａ）は図１（ｅ）の一部を拡大表示した図であり、擂り鉢形状の第二の穴が示されている。同図では前記第二の深さはｄ１で示されている。同図（ｂ）はレーザ光の照射により４００の一部領域が除去され「平面」４２０が形成されている。４２０は「山の斜面に作られた道」のような形状を構成している。同図では前記第二の深さはｄ２で示されている。同図（ｃ）はレーザ光の照射により４００の一部領域が除去され「円弧」４２１が形成されている。４２１は「崖と道の境界の丸くなった形状」のような形状を構成している。同図では前記第二の深さはｄ３で示されている。同図（ｄ）はレーザ光の照射により４００の一部領域が除去され「面取り」された領域４２２が形成されている。同図における４２２は「平面形状の斜面」形状を構成している。同図では前記第二の深さはｄ４で示されている。また、４２２は「角度が異なる複数回の面取り」（滑らかな曲面状の斜面となる）された形状（図示せず）である場合もある。本特許ではいずれの形状であっても構わない。前記したように信頼性を劣化させるバードビークとオーバハングは当該第二の穴を作製する際に除去されるからであり、除去され得る形状には制限がない。
【実施例２】
【００４３】
図６は本発明の第二の実施例を示す。同図はトランジスタなどの電子回路要素が配置されたシリコン集積回路の断面を示している。同図（ａ）において５００は板状構造体（ここではシリコン基板としている）、５０１は当該板状構造体の一方の面（図では表面であり、第一主面になる）に配置された前記電子回路要素、５０２は電気配線のための導電性薄膜、５０３と５０４は絶縁層である。５０３と５０４は複数の絶縁層（例えば酸化膜と窒化膜）が積層されていることもある。５０２は保護のため５０３の内部に配置されていることが多い。前記板状構造体５００の第一主面（図では表面）を覆う絶縁層５０３に開口５０６が開けられる（同図（ｂ））。当該開口の平面的な形状は円形であることが好ましいが、この限りではない。当該開口は炭酸ガスレーザ、エキシマレーザ、ＹＡＧレーザなどのレーザ光を照射することにより作製されている。当該開口は当該レーザ光の直径と大略等しい大きさであり、その開口面積が第一の面積になる。同図（ｃ）では、当該開口をマスクパターンとして、深い穴５０７ａが形成される。当該５０７ａは、貫通電極が完成した時に「第一の穴」を構成することになる。当該「第一の穴」とは５００の厚さ方向の大きさ（深さ）が異なるだけであり、図での横方向の形状は同一である。当該５０７ａの形成にはＲＩＥ技術を利用し、ＳＦ６とＣ４Ｆ８が交互に入れ替わる雰囲気中でエッチングが進行する。即ち、ＳＦ６雰囲気中では５０７ａの深さ方向にエッチングが進み、Ｃ４Ｆ８雰囲気中では５０７ａの内壁が保護される（パッシベーション）。このエッチングはボッシュプロセスと称されており、５０７ａの内壁は微小な凹凸（スカロップ）を有している。また、当該５０７ａの最上部（絶縁層５０３との境界領域）には板状構造体が横方向に大きくエッチングされ、バードビークと当該５０３端部にオーバハング（庇である）が形成される。当該深い穴５０７ａの面積は大略前記第一の面積に等しい。同図（ｃ）に概念的に示したように５０７ａの内壁形状は凹凸があるので、当該面積を一義的に定義することは困難である。このため、本明細書では「当該深いの穴の面積は大略前記第一の面積に等しい」としている。また、当該深い穴の深さは４００の厚さを超えない値であり、その底面は絶縁層５０４まで達していない。
【００４４】
図６（ｄ）では、第二の穴５０８が形成される。当該５０８は前記したレーザ光の照射により形成されるが、レーザ光の直径を大きくすることにより、５０６よりも面積が大きい４０８が形成される。もし、レーザ光の直径を増大できない場合には４０６の形成に使用したレーザ光の直径と等しい直径で、レーザ光を円弧状に走査しても構わない。５０８の形状はレーザ光の照射条件（光量、照射時間など）に依存するが、絶縁層５０３と板状構造体５００の一部の領域が除去され擂り鉢状の形状にすることが好ましい。このような擂り鉢形状にすることにより、前記したバードビークとオーバハングは除去されることになる。前記５０３の表面を含む平面内における当該第二の穴の面積（＝第二の面積）は開口５０６の面積（＝第一の面積）を超える大きさであり、かつ、第二の穴は第一の開口を「含んで」（５０３の表面を含む平面内での空間的な位置関係を示す）いる。即ち、第二の穴は第一の開口を包み込む状態になっている。当該第二の穴が有する「第二の深さ」は前記した「深い穴５０７ａの深さ」を超えない値である。例えば、板状構造体５００の厚さは３００ミクロン、深い穴の深さは２００ミクロン、第二の深さは１０ミクロンである。もし、５０７ａの深さを超えて第二の深さを設定すると、第一の穴の消滅や、あるいは、絶縁層５０４をも突き抜けた穴形状になるので、上記した両者の値が設定されることになる。なお、第二の穴を形成する際には、すでに形成されている深い穴の下方領域と底面領域の形状が変化しないようにすることが好ましい。
【００４５】
図６（ｅ）では、前記した深い穴と第二の穴の内壁に沿って絶縁層５１０が形成される。この絶縁層は、次の工程で充填される導電体（貫通電極になる）と板状構造体５００とを電気的に絶縁する。このような５１０はＣＶＤなどの周知の方法で形成され、深い穴５０７ａの底部にも堆積する。本実施例では後述するように５０７ａ底部に堆積した絶縁層を除去しなくても構わない。図６（ｆ）では、絶縁層５１０と５０３の一部が除去されコンタクト穴５２０が形成される。当該５２０により電子回路要素に接続されている導電性薄膜の一部領域が露出する。図６（ｇ）では、当該５２０を覆うとともに深い穴５０７ａと第二の穴５０８の内部に導電体５１１が充填され、プラグを構成している。図では完全に充填された状態が示されているが、深い穴と第二の穴の内壁にのみ堆積させ中央部領域には空隙が存在するような充填法であっても構わない。さらに、第一主面側の表面の当該導電体は電極パターン５１２となるように加工される。
【００４６】
図６（ｈ）では同図（ｇ）の構造体の厚さが裏側から薄くなるように加工される。当該加工は、研磨あるいはエッチングといった周知の手法で可能である。当該加工は導電体５１１が露出するまで行われ、板状構造体の下側の面には当該５１１の露出領域５１３が形成される。この結果、前記した「深い穴５０７ａ」での「深さ」は減少し、「厚さが減少した板状構造体の厚さ」と同じ値になる。
【００４７】
次に研磨などで加工された面に絶縁層５１４が形成され、５１３と対応する領域の当該絶縁層が除去される（図６（ｉ））。最後に、電極パターン５１５が形成される。以上により、板状構造体の表裏面は５１２、５１１、５１３、５１５で構成される導電体により電気接続される。
【００４８】
図７は前段落までに記載した手順により構成した実施例２の最終形態を示している。図において、図６と同一番号は同一構成要素を示している。図において、
５５０：第一主面（本実施例では電子回路要素が配置されている側の主面である）
５５１：貫通電極（第一主面に配置されており、導電体（５１１と５１２と５１５）
とから構成されている）
ｄ１０ａ：深い穴（５０７ａ）の深さ
ｄ１０：第一の穴の第一の深さ
ｃ１０：第一の面積（大略である）
ｄ２０：第二の穴の第二の深さ
ｃ２０：第二の面積
である。前記したように、当初に形成された「深い穴（５０７ａ）」（深さはｄ１ａ）は板状構造体５００が研磨されて薄くなったことにより、「第一の穴」（深さはｄ１）になっている。当初の「深い穴（５０７ａ）」は当該５００を「貫通」していないが、研磨の結果、「第一の穴」は当該５００を「貫通」することになっている。以上の記載で明らかなように、本実施例２は請求項１に含まれることになる。
【００４９】
図７（ｇ）は本実施例の作製手順の途中であるが、この構成をトレンチキャパシタに適用することが可能である。このようなトレンチキャパシタは、半導体基板に設けられたトレンチ（「掘り込み」であり、図では貫通電極の形状である）の内壁側と半導体基板との間に形成される静電容量素子である。当該半導体基板を高さ方向に利用するので、小面積でも大きな静電容量値が得られる特徴があるため、半導体メモリ（ＲＡＭ）チップでの記憶領域の容量増加に利用可能である。
【産業上の利用可能性】
【００５０】
信頼性の高い貫通電極が可能となった。本発明は、貫通電極に限定されることなく、シリコン基板の厚さ方向に穴を形成する場合にも広く適用可能である。このような例としては、記憶デバイスのトレンチキャパシタがある。
【符号の説明】
【００５１】
３００、４００、５００  シリコン基板
３０１、４０１、５０１  電子回路要素
３０２、４０２、５０２  導電性薄膜
３０３、３０４、３０８、４０３、４０４、４１０、５０３、５０４、５１０、５１４
絶縁層
３０５  マスク層
３０６、４０６、５０６  開口
３０７、５０７ａ  深い穴
３０９  プラグ
３１０、４１２、４１５、４１６、５１２、５１５  電極パターン
３１１  領域
３１２  バードビーク
４０７  第一の穴
４０８、５０８  第二の穴
４１１、４１４、５１１  導電体
４１３  薄い導電体
４１７  空隙
４２０  平面
４２１  円弧
４２２  平面状の斜面
５１３  導電体の露出領域
５２０  コンタクト穴
５５０  第一主面
５５１  貫通電極
【図１】
2015002299.tif 000003
【図２】
2015002299.tif 000004
【図３】
2015002299.tif 000005
【図４】
2015002299.tif 000006
【図５】
2015002299.tif 000007
【図６】
2015002299.tif 000008
【図７】
2015002299.tif 000009
【図８】
2015002299.tif 000010
【図９】
2015002299.tif 000011
【図１０】
2015002299.tif 000012