(57)【要約】【課題】チャネル長の変動を抑制することができる炭化珪素半導体装置の製造方法を提供する。【解決手段】主面１０ａを有する炭化珪素層１０を準備する工程と、主面１０ａ上において、チャネル領域ＣＨとなるべき第１領域（ボディ領域１３の一部分）上に位置し、かつ第１領域を挟んで対向する領域上に第１開口部を有する第１マスク層を形成する工程と、第１マスク層を介して主面１０ａに対しイオン注入を行うことにより、第１開口部から露出している領域に、第１の導電型を有し炭化珪素層の不純物濃度よりも高い不純物濃度を有する高濃度不純物領域（ｎ＋領域２，３）を形成する工程とを備える。【選択図】図１
2015032615.tif 000002
【特許請求の範囲】
【請求項１】
主面を有する炭化珪素層を準備する工程と、
前記主面上において、チャネル領域となるべき第１領域上に位置し、かつ前記第１領域を挟んで対向する領域上に第１開口部を有する第１マスク層を形成する工程と、
前記第１マスク層を介して前記主面に対しイオン注入を行うことにより、前記第１開口部から露出している前記領域に、第１の導電型を有し前記炭化珪素層の不純物濃度よりも高い不純物濃度を有する高濃度不純物領域を形成する工程とを備える、炭化珪素半導体装置の製造方法。
【請求項２】
前記準備する工程では、前記炭化珪素層は、前記主面において、前記第１の導電型を有するソース領域と、前記ソース領域に隣接し、前記第１の導電型と異なる第２の導電型を有するボディ領域と、前記ボディ領域から見て前記ソース領域が位置する方向と反対の方向において、前記ボディ領域と隣接し、前記第１の導電型を有するドリフト領域とを含み、
前記第１領域は前記ボディ領域の一部であり、
前記第１マスク層を形成する工程では、前記第１マスク層の前記第１開口部が前記第１領域の前記ドリフト領域側の一方端部から前記ドリフト領域にまで到達する部分と、前記ソース領域側の他方端部から前記ソース領域にまで到達する部分とを含むように、前記第１マスク層を形成する、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記準備する工程は、
前記炭化珪素層において、前記第１の導電型と異なる第２の導電型を有するボディ領域と、前記ボディ領域と隣接し、前記第１の導電型を有するドリフト領域とを形成する工程と、
前記ボディ領域内において、前記第１の導電型を有するソース領域が形成されるべき領域を含む第２開口部を有するとともに、少なくとも前記第１領域上を覆う第２マスク層を形成する工程と、
前記第２マスク層を介して前記主面に対しイオン注入を行うことにより、前記第１の導電型を有する前記ソース領域を形成する工程とを含み、
前記第１領域は前記ボディ領域の一部であり、
前記第１マスク層を形成する工程では、前記第２マスク層を部分的に除去することにより前記第１マスク層が形成され、前記第１マスク層における前記第１開口部は、前記第１領域の前記ドリフト領域側の一方端部から前記ドリフト領域にまで到達する部分と、前記第２開口部とを含む、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記高濃度不純物領域を形成する工程において、前記高濃度不純物領域は、前記第１領域を挟んで対向する第１の高濃度不純物領域とソース領域とを含み、
少なくとも前記第１領域上および前記ソース領域を含む領域上に第３開口部を有する、第３マスク層を形成する工程と、
前記第３マスク層を介して前記主面に対してイオン注入を行うことにより、前記第１の導電型と異なる第２の導電型を有し、前記チャネル領域を含むとともに、前記ソース領域を囲むボディ領域を形成する工程とをさらに備える、請求項１に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は炭化珪素半導体装置の製造方法に関し、チャネル長の寸法精度を向上させることが可能な炭化珪素半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
【０００３】
たとえば、特開２０１２−１４６８３８号公報（特許文献１）には、ｎ型ソース領域と、ｐ型ボディ領域と、ｎ型ＳｉＣ領域とを有するＭＯＳＦＥＴが記載されている。特開２０１２−１４６８３８号公報に記載のＭＯＳＦＥＴによれば、ゲート電圧に電圧を印加していくと、ゲート絶縁膜直下のｐ型ボディ領域のチャネル領域ＣＨにおいて反転層が形成されてソース電極とドレイン電極との間に電流が流れるとされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１４６８３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者らは、炭化珪素半導体装置の静電容量を低減する目的で、チャネル領域ＣＨに隣接するＪＦＥＴ領域に高不純物濃度を有するｎ型領域を形成した後ＪＦＥＴ領域に接するゲート絶縁層の厚みを大きくすることを検討している。
【０００６】
このとき、高不純物濃度を有するｎ型領域を形成する方法としては、チャネル領域ＣＨが形成された後に、該チャネル領域ＣＨ等をマスクによって保護した状態でイオン注入を行うことにより形成する方法が考えられる。
【０００７】
しかしながら、上記ｎ型領域は、チャネル領域ＣＨに隣接するように形成されるため、チャネル領域ＣＨに対するマスク開口部の位置によってチャネル長が変動することになる。たとえば、ｎ型領域が炭化珪素基板上に形成されたチャネル領域ＣＨと重なるように（チャネル領域ＣＨ内に突出するように）形成された場合、ｎ型領域とチャネル領域ＣＨとが重なった（チャネル領域ＣＨ内に突出した）分だけチャネル長が短くなる。
【０００８】
本発明は上記のような課題を解決するためになされたものである。本発明の主たる目的は、チャネル長の変動を抑制することができる炭化珪素半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明に係る炭化珪素半導体装置の製造方法は、主面を有する炭化珪素層を準備する工程と、主面上において、チャネル領域ＣＨとなるべき第１領域上に位置し、かつ第１領域を挟んで対向する領域上に第１開口部を有する第１マスク層を形成する工程と、第１マスク層を介して主面に対しイオン注入を行うことにより、第１開口部から露出している領域に、第１の導電型を有し炭化珪素層の不純物濃度よりも高い不純物濃度を有する高濃度不純物領域を形成する工程とを備える。
【発明の効果】
【００１０】
本発明によれば、チャネル長の変動を抑制することができる炭化珪素半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る炭化珪素半導体装置の構造を示す概略的に示す断面模式図である。
【図２】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。
【図３】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第１の工程を概略的に示す断面模式図である。
【図４】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第２の工程を概略的に示す断面模式図である。
【図５】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第３の工程を概略的に示す断面模式図である。
【図６】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第４の工程を概略的に示す断面模式図である。
【図７】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第５の工程を概略的に示す断面模式図である。
【図８】本発明の実施の形態１に係る炭化珪素半導体装置の変形例の構造を示す概略的に示す断面模式図である。
【図９】本発明の実施の形態２に係る炭化珪素半導体装置の構造を示す概略的に示す断面模式図である。
【図１０】本発明の実施の形態２に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。
【図１１】本発明の実施の形態２に係る炭化珪素半導体装置の製造方法の第１の工程を概略的に示す断面模式図である。
【図１２】本発明の実施の形態２に係る炭化珪素半導体装置の製造方法の第２の工程を概略的に示す断面模式図である。
【図１３】本発明の実施の形態２に係る炭化珪素半導体装置の製造方法の第３の工程を概略的に示す断面模式図である。
【図１４】本発明の実施の形態２に係る炭化珪素半導体装置の製造方法の第４の工程を概略的に示す断面模式図である。
【図１５】本発明の実施の形態２に係る炭化珪素半導体装置の製造方法の第５の工程を概略的に示す断面模式図である。
【図１６】本発明の実施の形態２に係る炭化珪素半導体装置の製造方法の第６の工程を概略的に示す断面模式図である。
【図１７】本発明の実施の形態２に係る炭化珪素半導体装置の製造方法の第７の工程を概略的に示す断面模式図である。
【図１８】本発明の実施の形態３に係る炭化珪素半導体装置の構造を示す概略的に示す断面模式図である。
【図１９】本発明の実施の形態３に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。
【図２０】本発明の実施の形態３に係る炭化珪素半導体装置の製造方法の第１の工程を概略的に示す断面模式図である。
【図２１】本発明の実施の形態３に係る炭化珪素半導体装置の製造方法の第２の工程を概略的に示す断面模式図である。
【図２２】本発明の実施の形態３に係る炭化珪素半導体装置の製造方法の第３の工程を概略的に示す断面模式図である。
【図２３】本発明の実施の形態３に係る炭化珪素半導体装置の製造方法の第４の工程を概略的に示す断面模式図である。
【図２４】本発明の実施の形態３に係る炭化珪素半導体装置の製造方法の第５の工程を概略的に示す断面模式図である。
【発明を実施するための形態】
【００１２】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を３６０度とする系を用いている。
【００１３】
はじめに、本発明の実施の形態の概要について説明する。
（１）実施の形態に係る炭化珪素半導体装置の製造方法は、主面１０ａを有する炭化珪素層１０を準備する工程と、主面１０ａ上において、チャネル領域ＣＨとなるべき第１領域（ボディ領域１３の一部分）上に位置し、かつ第１領域を挟んで対向する領域において第１領域以外の部分上に第１開口部（図４における開口部４ａ，４ｂ、図１５における開口部５ａ，５ｂ、図１９における開口部７ａ，７ｂ。以下同じ）を有する第１マスク層（図４における第１マスク層４、図１５における第１マスク層５Ｓ、図１９における第１マスク層７。以下同じ）を形成する工程（Ｓ２５）と、第１マスク層を介して主面１０ａに対しイオン注入を行うことにより、第１開口部から露出している領域（図４および図１５における導電領域１４，１７、図１９におけるエピタキシャル層１２）に、第１の導電型を有し炭化珪素層の不純物濃度よりも高い不純物濃度を有する高濃度不純物領域（ｎ＋領域２，３）を形成する工程（Ｓ３０）とを備える。
【００１４】
実施の形態に係る炭化珪素半導体装置の製造方法によれば、第１の導電型を有する高濃度不純物領域（ｎ＋領域２，３）を形成する際に用いる第１マスク層は、チャネル領域ＣＨとなるべき第１領域上に位置するとともに、該チャネル領域ＣＨを挟んで対向する領域（ソース領域１４、ドリフト領域１７、およびボディ領域１３において第１領域以外の部分）上に第１開口部を有する。つまり、第１開口部は、チャネル領域ＣＨを挟む２つの開口部（図４における４ａと４ｂ、図１５における５ａと５ｂ、図１９における７ａと７ｂ）を有している。このようにすれば、第１マスク層を介してチャネル領域ＣＨとなるべき第１領域を挟んで形成される高濃度不純物領域（第１のｎ＋領域２ａと、第２のｎ＋領域２ｂまたは第２のｎ＋領域３ｂ）の主面１０ａのチャネル方向に沿った間隔Ｌｃｈ（図１，図９，図１７参照）は、第１マスク層の寸法（第１開口部が有する２つの開口部間の距離）に応じて決まり、主面１０ａに対する第１マスク層の位置合わせ精度に依らない。また、第１マスク層の寸法のばらつき（加工のばらつき）は、第１マスク層の位置合わせのばらつきよりも小さく制御することができる。つまり、第１マスク層を用いて第１の導電型を有する高濃度不純物領域（ｎ＋領域２，３）を形成することにより、第２の導電型を有する第２の不純物領域（ボディ領域１３）は主面１０ａにおいてチャネル方向に沿って高濃度不純物領域（ｎ＋領域２，３）に挟まれるが、このとき高濃度不純物領域の主面１０ａにおけるチャネル方向に沿った間隔Ｌｃｈはばらつきが抑制されている。ここで、蓄積層ではなく反転層をチャネルとする炭化珪素半導体装置１においては、チャネル長は第１の導電型を有する高濃度不純物領域の主面１０ａにおけるチャネル方向に沿った間隔Ｌｃｈとして規定される。そのため、本実施の形態に係る炭化珪素半導体装置の製造方法によれば、第１の導電型を有する高濃度不純物領域を形成するために複数のマスク層を用いる場合と比べて、チャネル長の変動が抑制された反転型の炭化珪素半導体装置１を得ることができる。また、主面１０ａにおけるボディ領域１３の幅Ｌｄに対して間隔Ｌｃｈを短くすれば炭化珪素半導体装置１のチャネル長を短くすることができ、オン抵抗を低減することができる。さらにこのとき、ドリフト領域１７上には第１のｎ＋領域３ａが形成されることにより、第１のｎ＋領域３ａが形成されていない場合と比べて第１のｎ＋領域３ａ上のゲート絶縁層１５の膜厚を厚くすることができる。その結果、ドレイン電流の低下を抑制しつつ、炭化珪素半導体装置１の静電容量を低減することができる。
【００１５】
（２）上記実施の形態に係る炭化珪素半導体装置の製造方法において、準備する工程（Ｓ１０）では、炭化珪素層１０は、主面１０ａにおいて、第１の導電型を有するソース領域１４と、第１の不純物領域に隣接し、第１の導電型と異なる第２の導電型を有するボディ領域１３と、第２の不純物領域から見て第１の不純物領域が位置する方向と反対の方向において、第２の不純物領域と隣接し、第１の導電型を有するドリフト領域１７とを含み、ソース領域１４とボディ領域１７とは主面においてボディ領域１３を挟んで対向するように形成されていてもよい。さらに、第１領域はボディ領域１３の一部であり、第１マスク層４を形成する工程では、第１マスク層４の第１開口部４ａ，４ｂが第１領域のドリフト領域１７側の一方端部からドリフト領域１７にまで到達する部分（開口部４ａ）と、ソース領域１４側の他方端部からソース領域１４にまで到達する部分（開口部４ｂ）とを含むように、第１マスク層４を形成してもよい。
【００１６】
このようにすれば、ボディ領域１３、ソース領域１４、およびドリフト領域１７を形成するマスクとは別に、新たな第１マスク層４を介してイオン注入を実施することにより、チャネル領域ＣＨを挟むようにｎ＋領域２，３を同時に形成することができる。そのため、上述のように、炭化珪素半導体装置のチャネル長の変動を抑制することができる。
【００１７】
（３）上記実施の形態に係る炭化珪素半導体装置の製造方法において、準備する工程（Ｓ１０）は、炭化珪素層１０において、第１の導電型と異なる第２の導電型を有するボディ領域１３を形成される工程（Ｓ１５）とボディ領域１３において、第１の導電型を有するソース領域１４が形成されるべき領域を含む第２開口部（開口部５ｂ）を有するとともに、少なくとも第１領域上を覆う第２マスク層５Ｌを形成する工程（Ｓ１６）と、第２マスク層５Ｌを介して主面１０ａに対しイオン注入を行うことにより、第１の導電型を有するソース領域１４を形成する工程（Ｓ１７）とを含んでもよい。さらに、第１マスク層を形成する工程（Ｓ２５）では、第２マスク層５Ｌを部分的に除去することにより、第１開口部５ａ，５ｂ（図１５参照）を有する第１マスク層５Ｓが形成され、第１マスク層４の第１開口部５ａ，５ｂが第１領域のドリフト領域１７側の一方端部からドリフト領域１７にまで到達する部分（開口部５ａ）と、第２開口部５ｂとを含んでもよい。
【００１８】
このようにすれば、ソース領域１４を形成するために用いられたイオン注入マスクとしての第２マスク層５Ｌにおいて、ソース領域１４の形成に用いた第２開口部５ｂをたとえばレジスト膜等によって保護することにより維持しながら、ボディ領域１３を挟んでソース領域１４と対向するドリフト領域１７上を覆っている部分を部分的に除去する。そして、ボディ領域１３およびボディ領域１７上に第１開口部５ａ，５ｂを有する第１マスク層５Ｓを形成することができる。また、第１マスク層５Ｓを介して主面１０ａに対してイオン注入を実施することにより、ボディ領域１７およびソース領域１４上にそれぞれ第１のｎ＋領域２ａ，３ａ，３ｂを同時に形成することができる。このとき第２開口部５ｂは加工されないため、ソース領域１４側においてｎ＋領域３はソース領域１４内に形成され、ボディ領域１３内に突出しない。そのため、炭化珪素半導体装置のチャネル長は、ボディ領域１７側に開口部５ａをさらに形成する（工程（Ｓ２１））際に、開口部５ａの寸法を制御することにより、制御される。開口部５ａの寸法のばらつきは、マスク層の位置合わせのばらつきよりも小さく制御することができる．そのため、ソース領域１４を形成するために用いた第２マスク層５Ｌを第１マスク層５Ｓに加工して流用することによっても、上述のように、炭化珪素半導体装置のチャネル長の変動を抑制することができる。この場合、ｎ＋領域２ａ，３ａ，３ｂを形成するための第１マスク層５Ｓは、第２マスク層５Ｌを加工することによって形成されるため、第１マスク層５Ｓの形成工程を簡略化することができる。
【００１９】
（４）上記実施の形態に係る炭化珪素半導体装置の製造方法において、高濃度不純物領域を形成する工程（Ｓ３０）において、高濃度不純物領域（ｎ＋領域３）は、チャネル領域ＣＨとなるべき第１領域を挟んで対向する第１の高濃度不純物領域（ｎ＋領域３ａ）とソース領域１４とを含んでいてもよい。このとき、少なくとも第１領域上およびソース領域１４を含む領域上に第３開口部８ｂを有する、第３マスク層８を形成する工程（Ｓ３１）と、第３マスク層８を介して主面１０ａに対してイオン注入を行うことにより、第１の導電型と異なる第２の導電型を有し、チャネル領域ＣＨを含むとともにソース領域１４を囲むボディ領域１３を形成する工程（Ｓ３２）とをさらに備えてもよい。
【００２０】
このようにすれば、チャネル領域ＣＨを挟むように、第１の高濃度不純物領域（ｎ＋領域３ａ）と、ソース領域１４としての第２の高濃度不純物領域（ｎ＋領域３ｂ）とを同時に形成することができる。そのため、ソース領域１４とｎ＋領域３をそれぞれ別に形成する場合と比べて、イオン注入のマスク層を形成する工程およびイオン注入工程を削減することができる。さらに、第１のｎ＋領域３ａの一部と第２のｎ＋領域３ｂとを含むようにボディ領域１３が形成されることにより、チャネル領域ＣＨをボディ領域１３内において第１のｎ＋領域３ａと第２のｎ＋領域３ｂとに挟まれる領域に形成することができる。そのため、上述のように、炭化珪素半導体装置のチャネル長の変動を抑制することができる。
【００２１】
ここで、発明者らは、炭化珪素半導体装置の静電容量を低減する目的で、ＪＦＥＴ領域に高不純物濃度を有するｎ型領域（以下、ｎ＋領域ともいう）を形成した後ＪＦＥＴ領域に接するゲート絶縁層を形成することにより、ＪＦＥＴ領域上のゲート絶縁層の厚みを大きくすることを検討している。この場合、ｎ＋領域は、たとえばＪＦＥＴ領域上へのイオン注入により形成される。このとき、イオン注入はマスクを用いて行われるが、マスクの位置合わせ精度に応じて、ｎ＋領域が形成される位置はＪＦＥＴ領域に対して変動する。炭化珪素基板に形成されるチャネル領域ＣＨはＪＦＥＴ領域と隣接して形成されるため、ｎ＋領域がＪＦＥＴ領域に対して変動してチャネル領域ＣＨ側に突出するように形成されると、チャネル長が短縮したり、チャネル領域ＣＨの不純物濃度を変動させてしまう。発明者らは、鋭意研究の結果、チャネル領域ＣＨを挟んで対向する領域（うち一方がＪＦＥＴ領域）に開口部を有するマスクを用いてｎ＋領域を形成することにより、１つのマスクの幅でチャネル長を規定し、チャネル長の変動を抑制することができることを見出し、上述した炭化珪素半導体装置の製造方法に想到した。
【００２２】
次に、本発明の実施の形態についてより詳細に説明する。
（実施の形態１）
図１を参照して、実施の形態１に係る炭化珪素半導体装置について説明する。実施の形態１における炭化珪素半導体装置の一例としてのＭＯＳＦＥＴ１は、炭化珪素層１０と、ゲート絶縁層１５と、ゲート電極２７と、ソースコンタクト電極１６と、ドレイン電極２０と、層間絶縁膜２１と、ソース配線１９と、パッド電極２３とを主に有している。
【００２３】
炭化珪素層１０は、たとえばポリタイプ４Ｈの六方晶炭化珪素からなる。炭化珪素層１０の主面１０ａは、たとえば｛０００１｝面から８°以下程度オフした面であってもよく、｛０−３３−８｝面であってもよい。
【００２４】
炭化珪素層１０は、ベース基板１１と、ドリフト領域１７と、ボディ領域１３と、ソース領域１４と、ｐ＋領域１８と、ｎ＋領域２と、第１のｎ＋領域３ａと、第２のｎ＋領域３ｂとを主に含む。ベース基板１１は、炭化珪素からなり導電型がｎ型（第１導電型）を有する炭化珪素単結晶基板である。ドリフト領域１７を含むエピタキシャル層１２は、ベース基板１１上に配置された炭化珪素エピタキシャル層であり、ドリフト領域１７の導電型はｎ型である。ドリフト領域１７に含まれる不純物はたとえば窒素（Ｎ）である。ドリフト領域１７に含まれている窒素濃度はたとえば５×１０15ｃｍ-3程度である。ドリフト領域１７は、後述する一対のボディ領域１３によって挟まれたＪＦＥＴ領域を含む。
【００２５】
ボディ領域１３は、ドリフト領域１７および第１の主面１０ａに接する。ボディ領域１３は、ｐ型（第２導電型）を有する。ボディ領域１３には、アルミニウムまたはホウ素などの不純物（アクセプタ）を含んでいる。ボディ領域１３が含むアクセプタの濃度は、たとえば４×１０16ｃｍ-3以上２×１０18ｃｍ-3以下程度である。ボディ領域１３が含む不純物（アクセプタ）の濃度は、ドリフト領域１７が含む不純物（ドナー）の濃度よりも高い。
【００２６】
ソース領域１４は、ボディ領域１３および第１の主面１０ａに接し、ボディ領域１３によってドリフト領域１７と隔てられている。ソース領域１４は、ボディ領域１３に取り囲まれるように形成されている。ソース領域１４は、ｎ型を有する。ソース領域１４には、たとえばリン（Ｐ）などの不純物（ドナー）が含まれている。ソース領域１４に含まれる不純物（ドナー）の濃度は、たとえば２×１０１９ｃｍ-3程度である。ソース領域１４に含まれる不純物（ドナー）の濃度は、ボディ領域１３が含む不純物（アクセプタ）の濃度よりも高く、ドリフト領域１７が含む不純物（ドナー）の濃度よりも高い。
【００２７】
ｐ＋領域１８は、第１の主面１０ａと、ソース領域１４と、ボディ領域１３とに接して配置されている。ｐ＋領域１８は、ソース領域１４に囲まれ、第１の主面１０ａからボディ領域１３に伸長するように形成されている。ｐ＋領域１８は、たとえばＡｌなどの不純物（アクセプタ）を含んだｐ型領域である。ｐ＋領域１８が含む不純物（アクセプタ）の濃度は、ボディ領域１３が含む不純物（アクセプタ）の濃度よりも高い。ｐ＋領域１８における、不純物（アクセプタ）の濃度はたとえば１×１０20ｃｍ-3程度である。
【００２８】
ｎ＋領域２は、ソース領域１４およびドリフト領域１７の少なくとも一方側からボディ領域１３に突出するように配置されている。このとき、このとき、ｎ＋領域２は、ソース領域１４およびドリフト領域１７上に形成されているｎ＋領域３と接続されている。具体的には、第１のｎ＋領域２ａは、ドリフト領域１７とボディ領域１３との界面上において、ドリフト領域１７上に形成されている第１のｎ＋領域３ａと接続されている。また、第２のｎ＋領域２ｂは、ソース領域１４とボディ領域１３との界面上において、ソース領域１４上に形成されている第２のｎ＋領域３ｂと接続されている。ｎ＋領域２，３は、ゲート絶縁層１５と接し、かつｎ型（第１導電型）を有する。ｎ＋領域２，３は、たとえばリンなどの不純物（ドナー）を含む。ｎ＋領域２，３が含む不純物（ドナー）の濃度は、たとえば１×１０１６ｃｍ-3程度である。好ましくは、ｎ＋領域２，３が含む不純物（ドナー）の濃度は、たとえば１×１０１５ｃｍ-3以上１×１０１７ｃｍ-3以下程度である。炭化珪素層１０の厚み方向に沿ったｎ＋領域２，３の主面１０ａに対する深さＴｃｈは、ソース領域１４の主面１０ａに対する深さＴｓよりも浅い。
【００２９】
第１のｎ＋領域３ａは、上述のように、ドリフト領域１７とゲート絶縁層１５とに挟まれて配置されている。図１に示すように、炭化珪素層１０が、断面視において対向する一対のボディ領域１３を有する場合、一方のボディ領域１３から他方のボディ領域１３に挟まれるドリフト領域１７が、第１のｎ＋領域３ａを介してゲート絶縁層１５と離間するように、第１のｎ＋領域３ａが形成されている。第１のｎ＋領域３ａの不純物濃度は、第２のｎ＋領域２ｂと同程度であってもよい。
【００３０】
第２のｎ＋領域３ｂは、上述のように、ソース領域１４とゲート絶縁層１５とに挟まれて配置されている。第２のｎ＋領域３ｂの不純物濃度は、第２のｎ＋領域２ｂと同程度であってもよい。
【００３１】
ゲート絶縁層１５は、炭化珪素層１０の第１の主面１０ａにおいて、ボディ領域１３と、第１のｎ＋領域２ａと、第２のｎ＋領域２ｂと、第１のｎ＋領域３ａと、第２のｎ＋領域３ｂとに接して配置されている。ゲート絶縁層１５はたとえば二酸化珪素（ＳｉＯ２）からなる。このとき、第１のｎ＋領域２ａ，３ａおよび第２のｎ＋領域２ｂ，３ｂ上におけるゲート絶縁層１５の厚みは、ボディ領域１３上におけるゲート絶縁層１５の厚みと比べて３ｎｍ以上厚く、好ましくは、５ｎｍ以上厚い。第１のｎ＋領域２ａ，３ａおよび第２のｎ＋領域２ｂ，３ｂ上におけるゲート絶縁層１５の厚みは、たとえば４５ｎｍ以上７０ｎｍ以下程度である。
【００３２】
ゲート電極２７は、ゲート絶縁層１５を介して、ボディ領域１３と、第１のｎ＋領域２ａと、第２のｎ＋領域２ｂと、第１のｎ＋領域３ａと、第２のｎ＋領域３ｂとに対向して配置されている。ゲート電極２７は、炭化珪素層１０との間にゲート絶縁層１５を挟むようにゲート絶縁層１５と接して配置されている。また、ゲート電極２７は、不純物が添加されたポリシリコン、またはＡｌなどの導電体からなっている。
【００３３】
ソースコンタクト電極１６は、ソース領域１４と、ｐ＋領域１８と、ゲート絶縁層１５とに接触して配置されている。ソースコンタクト電極１６は、第２のｎ＋領域３ｂと接していてもよい。ソースコンタクト電極１６は、たとえばＮｉＳｉ（ニッケルシリサイド）など、ソース領域１４とオーミックコンタクト可能な材料からなっている。ソースコンタクト電極１６は、Ｔｉ、ＡｌおよびＳｉを含む材料からなっていてもよい。
【００３４】
ドレイン電極２０は、炭化珪素層１０の第２の主面１０ｂに接触して形成されている。このドレイン電極２０は、たとえばＮｉＳｉなど、ｎ型のベース基板１１とオーミックコンタクト可能な材料からなっており、ベース基板１１と電気的に接続されている。ドレイン電極２０に接してパッド電極２３が配置されている。
【００３５】
層間絶縁膜２１は、ゲート絶縁層１５と接し、ゲート電極２７を取り囲むように形成されている。層間絶縁膜２１は、たとえば絶縁体である二酸化珪素からなっている。ソース配線１９は、炭化珪素層１０の第１の主面１０ａに対向する位置において、層間絶縁膜２１を取り囲み、かつソースコンタクト電極１６の上部表面上に接している。ソース配線１９は、たとえばＡｌなどの導電体からなり、ソースコンタクト電極１６を介してソース領域１４と電気的に接続されている。
【００３６】
次に、ＭＯＳＦＥＴ１の動作について説明する。図１を参照して、ゲート電極２７の電圧が閾値電圧未満の状態、すなわちオフ状態では、ゲート絶縁層１５の直下に位置するボディ領域１３とドリフト領域１７との間のｐｎ接合が逆バイアスとなり非導通状態となる。一方、ゲート電極２７に閾値電圧以上の電圧を印加すると、ボディ領域１３のゲート絶縁層１５と接触する付近であるチャネル領域ＣＨにおいて反転層が形成される。その結果、ソース領域１４とドリフト領域１７とが電気的に接続され、ソース配線１９とドレイン電極２０との間に電流が流れる。
【００３７】
次に、本実施の形態におけるＭＯＳＦＥＴ１の製造方法の一例について、図２〜図７を参照して説明する。
【００３８】
まず炭化珪素基板準備工程（Ｓ１０：図２）が実施される。具体的には、たとえばポリタイプ４Ｈを有する六方晶炭化珪素からなるベース基板１１が準備され、当該ベース基板１１上にエピタキシャル成長によりｎ型（第１導電型）のドリフト領域１７を含むエピタキシャル層１２が形成される。ドリフト領域１７にはたとえばＮ（窒素）イオンなどの不純物が含まれている。
【００３９】
次に、イオン注入形成工程（Ｓ２０：図２）が実施される。具体的には、図３を参照して、たとえばＡｌ（アルミニウム）イオンがドリフト領域１７にイオン注入されることによりボディ領域１３が形成される。次に、ソース領域１４を形成するためのイオン注入が実施される。具体的には、たとえばＰ（リン）イオンがボディ領域１３に注入されることにより、ボディ領域１３内にソース領域１４が形成される。さらに、ｐ＋領域１８を形成するためのイオン注入が実施される。具体的には、たとえばＡｌイオンがボディ領域１３に注入されることにより、ボディ領域１３内であって、ソース領域１４と接するｐ＋領域１８が形成される。上記イオン注入は、たとえばドリフト領域１７の主面１０ａ上に二酸化珪素からなり、イオン注入を実施すべき所望の領域に開口を有するマスク層を形成し、当該マスク層を用いてイオン注入することにより実施することができる。
【００４０】
次に、第１マスク層形成工程（Ｓ２５：図２）が実施される。第１マスク層形成工程において、第１の主面１０ａにおいてボディ領域１３と接する第１マスク層４が形成される。具体的には、図４を参照して、ボディ領域１３内においてチャネル領域ＣＨとなるべき領域を覆い、当該チャネル領域ＣＨを挟んで対向する導電領域上に第１開口部４ａ，４ｂを有する第１マスク層４が形成される。より特定的には、第１の主面１０ａにおいて、ボディ領域１３の一部を覆うように、第１マスク層４が炭化珪素層１０の第１の主面１０ａに形成される。第１マスク層４は、後述するイオン注入のマスクであり、たとえば二酸化珪素やレジストなどからなる。このとき、ボディ領域１３上に形成された第１マスク層４の第１の主面１０ａと平行な方向に沿った幅Ｌｅは、ＭＯＳＦＥＴ１におけるチャネル長に応じて決めればよい。ボディ領域１３上に形成された第１マスク層４の第１の主面１０ａと平行な方向に沿った幅Ｌｅは、上述したチャネル長とほぼ同じであり、たとえば０．２μｍ以上０．６μｍ以下程度である。つまり、本実施の形態においては、第１マスク層４の幅Ｌｅは、ボディ領域１３上の幅Ｌｄと比べて短い。
【００４１】
次に、ｎ＋領域形成工程（Ｓ３０：図２）が実施される。図５を参照して、上記第１マスク層４を用いて、ｎ＋領域２，３が形成される。具体的には、第１マスク層４を用いて、リンイオンなど不純物（ドナー）がボディ領域１３内に導入されることにより、ドリフト領域１７側からボディ領域１３に突出し、かつ第１の主面１０ａと接する第１のｎ＋領域２ａと、ソース領域１４側からボディ領域１３に突出し、かつ第１の主面１０ａと接する第２のｎ＋領域２ｂとが形成される。さらにこれと同時に、ドリフト領域１７上において第１の主面１０ａと接し、かつドリフト領域１７よりも高い不純物濃度を有する第１のｎ＋領域３ａと、ソース領域１４上において第１の主面１０ａと接し、かつドリフト領域１７よりも高い不純物濃度を有する第２のｎ＋領域３ｂとが形成される。つまり、第１マスク層４の開口部４ａから露出している主面１０ａに対してイオン注入することにより第１のｎ＋領域２ａ，３ａが形成され、第１マスク層４の開口部４ｂから露出している主面１０ａに対してイオン注入することにより第２のｎ＋領域２ｂ，３ｂが形成される。ｎ＋領域２ａ，２ｂは、ソース領域１４およびドリフト領域１７の少なくとも一方側からボディ領域１３に突出するように形成される。また、ｎ＋領域３ａ，３ｂは、ボディ領域１３側からそれぞれドリフト領域１７およびソース領域１４に突出するように形成される。
【００４２】
上述のように第１のｎ＋領域２ａ，３ａおよび第２のｎ＋領域２ｂ，３ｂの各々は、ｎ型（第１導電型）を有する。ｎ＋領域２，３は、たとえばリンなどの不純物（ドナー）を含む。ｎ＋領域２，３における、不純物（ドナー）の濃度は、たとえば１×１０１６ｃｍ-3程度である。本工程（Ｓ３０）における注入エネルギーは、たとえば主面１０ａに垂直な方向に沿ったｎ＋領域２，３の寸法Ｔｃｈに応じて決めればよい。本実施の形態に係るＭＯＳＦＥＴ１のチャネル長は、先の工程（Ｓ２５）において形成された第１マスク層４の幅Ｌｅと本工程（Ｓ３０）における注入条件（注入エネルギーなど）に応じて決まる。
【００４３】
次に、活性化アニール工程が実施される。具体的には、たとえばアルゴンなどの不活性ガス雰囲気中において、炭化珪素層１０をたとえば１７００℃程度に加熱して、３０分間程度保持する熱処理が実施される。これにより注入された不純物が活性化する。以上により、第１の主面１０ａおよび第２の主面１０ｂを有する炭化珪素層１０が形成される。炭化珪素層１０は、ｎ型（第１導電型）を有するドリフト領域１７と、ｐ型（第２導電型）を有しかつドリフト領域１７に接するボディ領域１３と、ｎ型を有しかつボディ領域１３によってドリフト領域１７と隔てられて配置されたソース領域１４と、ソース領域１４およびドリフト領域１７の少なくとも一方側からボディ領域１３に突出するように配置され、第１の主面１０ａと接し、かつｎ型を有するｎ＋領域２，３とを含む。
【００４４】
次に、ゲート絶縁層形成工程（Ｓ４０：図２）が実施される。具体的には、図６を参照して、たとえば酸素雰囲気中において炭化珪素層１０の主面１０ａをたとえば１２００℃以上程度１３００℃以下程度に加熱して６０分間程度保持する熱処理が実施される。これにより、炭化珪素層１０の第１の主面１０ａに接し、かつ二酸化珪素からなるゲート絶縁層１５が形成される。ゲート絶縁層１５は、第１の主面１０ａにおいて、第１のｎ＋領域２ａ，３ａと、第２のｎ＋領域２ｂ，３ｂと、ボディ領域１３と接するように形成される。このとき、ｎ＋領域２，３は、ボディ領域１３と比べて酸化速度が速い。そのため、ゲート絶縁層１５は、第１のｎ＋領域２ａ，３ａと、第２のｎ＋領域２ｂ，３ｂ上において、ボディ領域１３上よりも厚く形成される。
【００４５】
次に、窒素アニール工程が実施される。具体的には、一酸化窒素雰囲気中において、炭化珪素層１０が１３００℃以上１５００℃以下の温度でたとえば１時間程度保持される。その後、アルゴンや窒素などの不活性ガス中において、炭化珪素層１０を加熱する熱処理が実施される。当該熱処理において、炭化珪素層１０は１１００℃以上１５００℃以下の温度で１時間程度保持される。
【００４６】
次に、ゲート電極形成工程（Ｓ５０：図２）が実施される。具体的には、図７を参照して、たとえばＣＶＤ法、フォトリソグラフィーおよびエッチングにより、高濃度に不純物が添加された導電体であるポリシリコンからなるゲート電極２７が形成される。その後、たとえばＣＶＤ法により、絶縁体である二酸化珪素からなる層間絶縁膜２１が、ゲート電極２７を取り囲むように形成される。次に、フォトリソグラフィーおよびエッチングによりソースコンタクト電極１６を形成する領域の層間絶縁膜２１とゲート絶縁層１５が除去される。
【００４７】
次に、オーミック電極形成工程（Ｓ６０：図２）が実施される。具体的には、炭化珪素層１０の主面１０ａにおいてソース領域１４およびｐ＋領域１８と接するように、たとえば蒸着法により形成された金属膜が形成される。金属膜は、たとえばＴｉ（チタン）原子、Ａｌ（アルミニウム）原子およびＳｉ（シリコン）原子を含んでいてもよい。金属膜はたとえばＮｉ原子およびＳｉ原子を含んでいてもよい。金属膜が形成された後、当該金属膜をたとえば１０００℃程度で加熱することによって、金属膜が加熱されてシリサイド化されることにより、炭化珪素層１０のソース領域１４とオーミック接合するソースコンタクト電極１６が形成される。同様に、炭化珪素層１０の第２の主面１０ｂに接して、Ｎｉなどの金属膜が形成され、当該金属膜を加熱することにより炭化珪素層１０とオーミック接合するドレイン電極２０が形成される。
【００４８】
次に、たとえば蒸着法により、導電体であるＡｌからなるソース配線１９が、層間絶縁膜２１を取り囲み、かつソースコンタクト電極１６と接するように形成される。また、たとえばＡｌからなるパッド電極２３がドレイン電極２０と接して形成される。以上の手順により、本実施の形態に係るＭＯＳＦＥＴ１（図１参照）が完成する。
【００４９】
次に、実施の形態１に係るＭＯＳＦＥＴ１およびその製造方法の作用効果について説明する。
【００５０】
本実施の形態に係るＭＯＳＦＥＴ１において、ドリフト領域１７上において形成されているゲート絶縁層１５は、ボディ領域１３上に形成されているゲート絶縁層１５よりも厚い。これにより、チャネル領域ＣＨを流れるドレイン電流の低減を抑制しながらＭＯＳＦＥＴ１の静電容量を低減することができる。
【００５１】
また、実施の形態１に係るＭＯＳＦＥＴ１において、ドリフト領域１７の主面１０ａを含む領域にはｎ＋領域３ａが形成されている。そのため、ＭＯＳＦＥＴ１は、ドリフト領域１７の不純物濃度を低く設けることにより高耐圧を実現することができるとともに、ｎ＋領域３ａによって低抵抗化することができる。
【００５２】
さらに、実施の形態１に係るＭＯＳＦＥＴ１のチャネル領域ＣＨは、ｎ＋領域２ａとｎ＋領域２ｂとに挟まれるボディ領域１３内の領域であって、主面１０ａに接する領域に形成される。つまり、実施の形態１に係るＭＯＳＦＥＴ１は、反転型である。そして、ＭＯＳＦＥＴ１のチャネル長は、第１のｎ＋領域２ａと第２のｎ＋領域２ｂとの主面１０ａのおけるチャネル方向に沿った間隔Ｌｃｈ（図１参照）として規定される。その結果、後述するように、実施の形態１に係るＭＯＳＦＥＴ１の製造方法において、ＭＯＳＦＥＴ１のチャネル長は第１マスク層４の寸法（間隔Ｌｃｈ）に応じて決めることができ、該チャネル長の変動を抑制することができる。
【００５３】
本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、準備する工程（Ｓ１０）では、炭化珪素層１０は、第１の導電型を有するソース領域１４およびドリフト領域１７と、第１の導電型と異なる第２の導電型を有するボディ領域１３とを含み、ソース領域１４とドリフト領域１７とは主面１０ａにおいてボディ領域１３を挟んで対向するように形成される。さらに、マスク膜を形成する工程（Ｓ２０）では、ボディ領域１３上に位置し、かつソース領域１４およびドリフト領域１７上に第１開口部４ａ，４ｂを有する第１マスク層４が形成される。このようにすれば、ソース領域１４、ボディ領域１３およびドリフト領域１７を形成するマスクとは別に、新たな第１マスク層４を介してイオン注入を実施することにより、チャネル領域ＣＨとなるべき第１領域を挟むようにｎ＋領域２，３を同時に形成することができる。このとき、第１マスク層４を介してチャネル領域ＣＨを挟んで形成される第１のｎ＋領域２ａと第２のｎ＋領域２ｂとの主面１０ａの面内方向における間隔Ｌｃｈ（図１参照）は、第１マスク層４の寸法に応じて決まり、主面１０ａに対する第１マスク層４の位置合わせ精度に依らない。第１マスク層４の寸法のばらつき（加工のばらつき）は、第１マスク層４の位置合わせのばらつきよりも小さく制御することができるため、間隔Ｌｃｈのばらつきを抑制することができる。また、上述のように、本実施の形態に係るＭＯＳＦＥＴ１はいわゆる反転型であるため、ＭＯＳＦＥＴ１のチャネル長はボディ領域１３における第１のｎ＋領域２ａと第２のｎ＋領域２ｂとの主面１０ａの面内方向における間隔Ｌｃｈと同等となる。その結果、実施の形態１に係るＭＯＳＦＥＴ１の製造方法において、上述のように間隔Ｌｃｈのばらつきが抑制されることにより、ＭＯＳＦＥＴ１のチャネル長やチャネル領域ＣＨの不純物濃度の変動を抑制することができる。
【００５４】
さらに本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、ｎ＋領域を形成する工程（Ｓ３０）において、ボディ領域１３においてチャネル領域ＣＨ以外の領域にｎ＋領域２が、ドリフト領域１７上にｎ＋領域３が第１マスク層４を用いてそれぞれ同時に形成される。その後、ゲート絶縁層形成工程（Ｓ４０）が実施されることにより、ｎ＋領域２，３上に形成されるゲート絶縁層１５は、ボディ領域１３上に形成されるゲート絶縁層１５と比べて厚く形成される。その結果、ドレイン電流の低下を抑制しつつ、ＭＯＳＦＥＴ１の静電容量を低減することができる。
【００５５】
本実施の形態において、ＭＯＳＦＥＴ１の炭化珪素層１０は、ボディ領域１３からソース領域１４に突出する第２のｎ＋領域３ｂを有しているが、これに限られるものではない。たとえば、図８を参照して、炭化珪素層１０は、第２のｎ＋領域３ｂを有していなくてもよい。たとえば、マスク層を形成する工程（Ｓ２０）において、フォトリソグラフィーの位置合わせ精度の観点から、開口部４ｂがソース領域１４とボディ領域１３との界面からボディ領域１３側に突出する領域上に確実に形成される限りにおいて、第１マスク層４の開口部４ｂがソース領域１４上に広く形成されていなくてもよい。この場合、炭化珪素層１０には、第２のｎ＋領域３ｂがほとんど形成されないことがある。このようにしても、上記工程（Ｓ２０）において、主面１０ａに対する第１マスク層４の開口部４ｂの位置ズレが生じた場合にもチャネル長の変動やチャネル領域ＣＨの不純物濃度の変動を抑制することができる。
【００５６】
（実施の形態２）
次に、図９および図１０を参照して、実施の形態２に係る炭化珪素半導体装置およびその製造方法について説明する。実施の形態２に係る炭化珪素半導体装置は、基本的には実施の形態１に係る炭化珪素半導体装置と同様の構成を備えるが、炭化珪素層１０が第２のｎ＋領域２ｂを含まない点で異なる。また、実施の形態２に係る炭化珪素半導体装置の製造方法は、基本的には実施の形態１に係る炭化珪素半導体装置の製造方法と同様の構成を備えるが、第２マスク層を形成する工程（Ｓ１６）では、炭化珪素基板を準備する工程（Ｓ１０）においてソース領域１４の形成に用いられた第２マスク層５Ｌを加工することによって、ｎ＋領域を形成する工程（Ｓ３０）に用いるイオン注入マスクとしての第１マスク層５Ｓを形成する点で異なる。
【００５７】
実施の形態２において、第１のｎ＋領域２ａ，３ａ，３ｂは、実施の形態１と同様に形成されている。一方、上述のように、第２のｎ＋領域２ｂが形成されていない。つまり、実施の形態２に係る炭化珪素半導体装置（ＭＯＳＦＥＴ１）のチャネル領域ＣＨは、ボディ領域１３上において第１のｎ＋領域２ａが形成されていない領域に形成される。
【００５８】
次に、実施の形態２に係る炭化珪素半導体装置（ＭＯＳＦＥＴ１）の製造方法の一例について、図９〜図１６を参照して説明する。
【００５９】
まず、実施の形態１と同様に、炭化珪素基板準備工程（Ｓ１０：図１０）が実施される。具体的には、たとえばポリタイプ４Ｈを有する六方晶炭化珪素からなるベース基板１１が準備され、当該ベース基板１１上にエピタキシャル成長によりｎ型（第１導電型）のエピタキシャル層１２（ドリフト領域１７）が形成される。
【００６０】
次に、イオン注入形成工程（Ｓ１５：図１０）が実施される。具体的には、図１１を参照して、たとえばＡｌ（アルミニウム）イオンがエピタキシャル層１２（ドリフト領域１７）にイオン注入されることによりボディ領域１３が形成される。上記イオン注入は、たとえばドリフト領域１７の主面１０ａ上に二酸化珪素からなり、イオン注入を実施すべき所望の領域に開口を有するマスク層を形成し、当該マスク層を用いてイオン注入することにより実施することができる。
【００６１】
次に、第２マスク層形成工程（Ｓ１６：図１０）が実施される。図１２を参照して、本工程（Ｓ１６）において、第１の主面１０ａにおいてボディ領域１３およびドリフト領域１７と接する第２マスク層５Ｌが形成される。具体的には、ソース領域１４となるべき領域を含む第２開口部５ｂを有する第２マスク層５Ｌが形成される。第２マスク層５Ｌは、後述するイオン注入のマスクであり、たとえば二酸化珪素などからなる。
【００６２】
次に、ソース領域１４形成工程（Ｓ１７：図１０）が実施される。図１３を参照して、上記第２マスク層５Ｌを用いて、ソース領域１４が形成される。具体的には、第２マスク層５Ｌを用いて、リンイオンなど不純物（ドナー）がボディ領域１３内に導入されることにより、ボディ領域１３内にソース領域１４が形成される。
【００６３】
次に、マスク層形成工程（Ｓ２５：図１０）が実施される。まず、図１４を参照して、第２マスク層５Ｌの第２開口部５ｂの端面を覆うとともに、ボディ領域１３およびドリフト領域１７上に形成されている第２マスク層５Ｌ上に開口部６ａを有するマスク膜６が形成される。次に、図１５を参照して、マスク膜６を用いてたとえばドライエッチングすることにより、第１開口部５ａ，５ｂを有する第１マスク層５Ｓが形成される。開口部５ａは、主面１０ａにおいて、ボディ領域１３の一部と、一対のソース領域１４に挟まれているドリフト領域１７の全面を露出させる。つまり、第１マスク層５Ｓは、少なくともチャネル領域ＣＨとなるべき領域を覆うように形成されている。
【００６４】
次に、ｎ＋領域形成工程（Ｓ３０：図１０）が実施される。図１６を参照して、上記マスク層５を用いて、ｎ＋領域２ａ，３ｂが形成される。具体的には、マスク層５を用いて、リンイオンなど不純物（ドナー）がボディ領域１３内に導入されることにより、ドリフト領域１７側からボディ領域１３に突出し、かつ第１の主面１０ａと接する第１のｎ＋領域２ａが形成される。さらにこれと同時に、ドリフト領域１７上において第１の主面１０ａと接し、かつドリフト領域１７よりも高い不純物濃度を有する第１のｎ＋領域３ａと、ソース領域１４の全面上において第１の主面１０ａと接し、かつドリフト領域１７よりも高い不純物濃度を有する第２のｎ＋領域３ｂとが形成される。つまり、第１マスク層５Ｓの第１開口部５ａ，５ｂのうち、開口部５ａから露出している主面１０ａに対してイオン注入することにより第１のｎ＋領域２ａ，３ａが形成され、第２開口部５ｂから露出している主面１０ａに対してイオン注入することにより第２のｎ＋領域３ｂが形成される。第１のｎ＋領域２ａは、ソース領域１４およびドリフト領域１７の少なくとも一方側からボディ領域１３に突出するように形成される。また、ｎ＋領域３ａ，３ｂは、ボディ領域１３側からそれぞれドリフト領域１７およびソース領域１４に突出するように形成される。
【００６５】
次に、ｐ＋領域１８を形成するためのイオン注入が実施される。図１７を参照して、まずｐ＋領域１８となるべき領域上に開口部を有するマスク層９（ｐ＋領域形成用マスク層）が形成される。次に、マスク層９を用いて、第２のｎ＋領域３ｂおよびその下方に位置するソース領域１４に、たとえばＡｌイオンが注入される。これにより、ボディ領域１３内であって、ソース領域１４と接するｐ＋領域１８が形成される。
【００６６】
次に、活性化アニール工程が実施される。これ以降、実施の形態１に係るＭＯＳＦＥＴ１の製造方法と同様の工程（Ｓ４０〜Ｓ６０）を実施することにより、実施の形態２に係るＭＯＳＦＥＴ１（図９参照）が完成する。
【００６７】
次に、実施の形態２に係るＭＯＳＦＥＴ１およびその製造方法の作用効果について説明する。
【００６８】
実施の形態２に係るＭＯＳＦＥＴ１は、実施の形態１に係るＭＯＳＦＥＴと同様に、ドリフト領域１７上において形成されているゲート絶縁層１５は、ボディ領域１３上に形成されているゲート絶縁層１５よりも厚い。これにより、チャネル領域ＣＨを流れるドレイン電流の低減を抑制しながらＭＯＳＦＥＴ１の静電容量を低減することができる。
【００６９】
また、実施の形態２に係るＭＯＳＦＥＴ１において、ドリフト領域１７の主面１０ａを含む領域にはｎ＋領域３ａが形成されている。そのため、ＭＯＳＦＥＴ１は、ドリフト領域１７の不純物濃度を低く設けることにより高耐圧を実現することができるとともに、ｎ＋領域３ａによって低抵抗化することができる。
【００７０】
さらに、実施の形態２に係るＭＯＳＦＥＴ１のチャネル領域ＣＨは、ｎ＋領域２ａとｎ＋領域３ｂとに挟まれるボディ領域１３内の領域であって、主面１０ａに接する領域に形成される。つまり、実施の形態２に係るＭＯＳＦＥＴ１は、反転型である。そのため、ＭＯＳＦＥＴ１のチャネル長は、第１のｎ＋領域２ａと第２のｎ＋領域３ｂとの主面１０ａのおけるチャネル方向に沿った間隔Ｌｃｈ（図９参照）として規定される。その結果、後述するように、実施の形態２に係るＭＯＳＦＥＴ１の製造方法において、ＭＯＳＦＥＴ１のチャネル長は第１マスク層５Ｓの寸法（間隔Ｌｃｈ）に応じて決めることができ、該チャネル長の変動を抑制することができる。
【００７１】
実施の形態２に係るＭＯＳＦＥＴ１の製造方法によれば、ソース領域１４を形成するために用いた第２マスク層５Ｌが加工されることにより、ｎ＋領域２ａ，３ｂを形成するために用いる第１マスク層５Ｓが形成される。具体的には、第２マスク層５Ｌにおいて形成されていた第２開口部５ｂはマスク膜６によって保護された状態で開口部５ａが形成されることにより、第１マスク層５Ｓが形成される。このようにすれば、ソース領域１４などの不純物濃度をイオン注入マスクを用いて形成した後に、当該イオン注入マスクを除去し、さらにｎ＋領域２ａ，３ｂを形成するためのイオン注入マスクを新たに成膜、加工する実施の形態１に係るＭＯＳＦＥＴ１の製造方法と比べて、工程を削減することができる。このとき、実施の形態１に係るＭＯＳＦＥＴ１の製造方法と同様に、ソース領域１４を形成するために用いられる第２マスク層５Ｌを加工することにより形成した第１マスク層５Ｓを介してイオン注入を実施することにより、チャネル領域ＣＨを挟むようにｎ＋領域２ａ，３ｂを同時に形成することができる。さらにこのとき、第１マスク層５Ｓを介してチャネル領域ＣＨを挟んで形成される、第１のｎ＋領域２ａと第２のｎ＋領域３ｂとの主面１０ａのおけるチャネル方向に沿った間隔Ｌｃｈ（図９参照）は、第１マスク層５Ｓ（図１６参照）の寸法に応じて決まり、主面１０ａに対する第１マスク層５Ｓの位置合わせ精度に依らない。また、上述のように、実施の形態２に係るＭＯＳＦＥＴ１は、いわゆる反転型である。そのため、実施の形態１に係るＭＯＳＦＥＴ１と同様に、実施の形態２に係るＭＯＳＦＥＴ１のチャネル長は、ボディ領域１３における第１のｎ＋領域２ａと第２のｎ＋領域３ｂとの主面１０ａの面内方向における間隔Ｌｃｈと同等となる。その結果、実施の形態２に係るＭＯＳＦＥＴ１の製造方法において、上述のように間隔Ｌｃｈのばらつきが抑制されることにより、ＭＯＳＦＥＴ１のチャネル長やチャネル領域ＣＨの不純物濃度の変動を抑制することができる。
【００７２】
さらに実施の形態２に係るＭＯＳＦＥＴ１の製造方法によれば、実施の形態１に係るＭＯＳＦＥＴ１の製造方法と同様に、ｎ＋領域を形成する工程（Ｓ３０）において、ボディ領域１３においてチャネル領域ＣＨ以外の領域においてｎ＋領域２が、ドリフト領域１７上において第２のｎ＋領域３ｂが第１マスク層４を用いてそれぞれ同時に形成される。その後、ゲート絶縁層形成工程（Ｓ４０）が実施されることにより、ｎ＋領域２，３ｂ上に形成されるゲート絶縁層１５は、ボディ領域１３上に形成されるゲート絶縁層１５と比べて厚く形成される。その結果、ドレイン電流の低下を抑制しつつ、ＭＯＳＦＥＴ１の静電容量を低減することができる。
【００７３】
（実施の形態３）
次に、図１８および図１９を参照して、実施の形態３に係る炭化珪素半導体装置およびその製造方法について説明する。実施の形態３に係る炭化珪素半導体装置は、基本的には実施の形態１に係る炭化珪素半導体装置と同様の構成を備えるが、第２のｎ＋領域２ｂが形成されておらず、かつ、第２のｎ＋領域３ｂがソース領域として形成されている点で異なる。
【００７４】
また、実施の形態３に係る炭化珪素半導体装置の製造方法は、基本的には実施の形態１に係る炭化珪素半導体装置の製造方法と同様の構成を備えるが、炭化珪素基板を準備する工程（Ｓ１０）においてドリフト領域１７のみを形成しておき、チャネル領域ＣＨとなるべき領域上を覆う第１マスク層７を用いてｎ＋領域を形成する工程（Ｓ３０）を実施することにより、ソース領域としての第２のｎ＋領域３ｂが形成される点で異なる。さらに、ｎ＋領域２，３を形成した後、ドリフト領域１７上を覆う第３マスク層８を用いてボディ領域１３が形成される点で異なる。
【００７５】
実施の形態３において、第１のｎ＋領域２ａ，３ａは、主面１０ａ上においては、実施の形態１と同様にチャネル領域ＣＨを挟むように、ソース領域１４とボディ領域１３との界面およびドリフト領域１７とボディ領域１３との界面からそれぞれボディ領域１３に突出するように形成されている。一方、上述のように、第２のｎ＋領域２ｂが形成されておらず、かつ、第２のｎ＋領域３ｂが、ソース領域１４として形成されている。具体的には、第２のｎ＋領域３ｂは、主面１０ａから炭化珪素層１０の厚み方向において深さＴｓの位置まで形成されている。ｎ＋領域２，３の不純物（ドナー）の濃度は、たとえば１×１０１８ｃｍ-3以上１×１０２０ｃｍ-3以下程度である。つまり、実施の形態３において、ｎ＋領域２，３の不純物濃度は、実施の形態１および２におけるソース領域１４の不純物濃度と同等である。
【００７６】
次に、実施の形態２に係る炭化珪素半導体装置（ＭＯＳＦＥＴ１）の製造方法の一例について、図１９〜図２４を参照して説明する。
【００７７】
まず、実施の形態１と同様に、炭化珪素基板準備工程（Ｓ１０：図１９）が実施される。具体的には、たとえばポリタイプ４Ｈを有する六方晶炭化珪素からなるベース基板１１が準備され、当該ベース基板１１上にエピタキシャル成長によりｎ型（第１導電型）のドリフト領域１７が形成される。
【００７８】
次に、第１マスク層形成工程（Ｓ２５：図１９）が実施される。図２０を参照して、本工程（Ｓ２５）において、チャネル領域ＣＨとなるべき領域を覆う第１マスク層７が形成される。具体的には、主面１０ａ上においてソース領域１４となるべき領域を表出する開口部７ｂを有し、かつ、主面１０ａ上においてドリフト領域１７となるべき領域の全面とボディ領域１３となるべき領域の一部を表出する開口部７ａを有する第１マスク層７が形成される。第１マスク層７は、後述するイオン注入のマスクであり、たとえば二酸化珪素やレジストなどからなる。
【００７９】
次に、ｎ＋領域形成工程（Ｓ３０：図１９）が実施される。図２１を参照して、上記第１マスク層７を用いて、ｎ＋領域３が形成される。具体的には、第１マスク層７を用いて、リンイオンなど不純物（ドナー）がボディ領域１３内に導入されることにより、ドリフト領域１７内にｎ＋領域３が形成される。次に、第１マスク層７が主面１０ａ上から除去される。
【００８０】
次に、第３マスク層を形成する工程（Ｓ３１：図１９）が実施される。図２２を参照して、ボディ領域１３となるべき領域を露出させる第３開口部８ｂを有する第３マスク層８が形成される。第３マスク層８は、ドリフト領域１７上を覆うように形成されている。
【００８１】
次に、ボディ領域形成工程（Ｓ３２：図１９）が実施される。図２３を参照して、上記第３マスク層８を用いて、ボディ領域１３が形成される。具体的には、第３マスク層８を用いて、Ａｌイオンなど不純物（ドナー）がボディ領域１３内に導入されることにより、ドリフト領域１７上にボディ領域１３が形成される。このとき、主面１０ａに垂直な方向に沿ったボディ領域１３の寸法Ｔｂが、主面１０ａに垂直な方向に沿ったソース領域１４の寸法Ｔｓよりも大きくなるように、ボディ領域１３が形成される。このようにして形成されたボディ領域１３は、ドリフト領域１７との界面近傍において第１のｎ＋領域２ａを有することになる。また、ボディ領域１３は、第２のｎ＋領域３ｂを内に有することになる。また、これにより、ボディ領域１３内には、第１のｎ＋領域２ａと第２のｎ＋領域３ｂとで規定されたチャネル領域ＣＨが形成される。
【００８２】
次に、ｐ＋領域１８を形成するためのイオン注入が実施される。図２４を参照して、まずｐ＋領域１８となるべき領域上に開口部を有するマスク層９（ｐ＋領域形成用マスク層）が形成される。次に、マスク層９を用いて、第２のｎ＋領域３ｂおよびその下方に位置するソース領域１４に、たとえばＡｌイオンがボディ領域１３に注入されることにより、ボディ領域１３内であって、ソース領域１４と接するｐ＋領域１８が形成される。
【００８３】
次に、活性化アニール工程が実施される。具体的には、たとえばアルゴンなどの不活性ガス雰囲気中において、炭化珪素層１０をたとえば１７００℃程度に加熱して、３０分間程度保持する熱処理が実施される。これにより注入された不純物が活性化する。以上により、第１の主面１０ａおよび第２の主面１０ｂを有する炭化珪素層１０が形成される。炭化珪素層１０は、ｎ型（第１導電型）を有するドリフト領域１７と、ｐ型（第２導電型）を有しかつドリフト領域１７に接するボディ領域１３と、ｎ型を有しかつボディ領域１３によってドリフト領域１７と隔てられて配置されたソース領域１４と、ソース領域１４およびドリフト領域１７の少なくとも一方側からボディ領域１３に突出するように配置され、第１の主面１０ａと接し、かつｎ型を有するｎ＋領域２，３とを含む。
【００８４】
次に、ゲート絶縁層形成工程（Ｓ４０：図２）が実施される。具体的には、図６に示した工程と同様に、たとえば酸素雰囲気中において炭化珪素層１０の主面１０ａをたとえば１２００℃以上程度１３００℃以下程度に加熱して６０分間程度保持する熱処理が実施される。これにより、炭化珪素層１０の第１の主面１０ａに接し、かつ二酸化珪素からなるゲート絶縁層１５が形成される。ゲート絶縁層１５は、第１の主面１０ａにおいて、第１のｎ＋領域２ａ，３ａと、第２のｎ＋領域２ｂ，３ｂと、ボディ領域１３と接するように形成される。このとき、ｎ＋領域２，３は、ボディ領域１３と比べて酸化速度が速い。そのため、ゲート絶縁層１５は、第１のｎ＋領域２ａ，３ａと、第２のｎ＋領域２ｂ，３ｂ上において、ボディ領域１３上よりも厚く形成される。
【００８５】
次に、窒素アニール工程が実施される。具体的には、一酸化窒素雰囲気中において、炭化珪素層１０が１３００℃以上１５００℃以下の温度でたとえば１時間程度保持される。その後、アルゴンや窒素などの不活性ガス中において、炭化珪素層１０を加熱する熱処理が実施される。当該熱処理において、炭化珪素層１０は１１００℃以上１５００℃以下の温度で１時間程度保持される。
【００８６】
次に、ゲート電極形成工程（Ｓ５０：図２）が実施される。具体的には、図７に示した工程と同様に、たとえばＣＶＤ法、フォトリソグラフィーおよびエッチングにより、高濃度に不純物が添加された導電体であるポリシリコンからなるゲート電極２７が形成される。その後、たとえばＣＶＤ法により、絶縁体である二酸化珪素からなる層間絶縁膜２１が、ゲート電極２７を取り囲むように形成される。次に、フォトリソグラフィーおよびエッチングによりソースコンタクト電極１６を形成する領域の層間絶縁膜２１とゲート絶縁層１５が除去される。
【００８７】
次に、オーミック電極形成工程（Ｓ６０：図２）が実施される。具体的には、炭化珪素層１０の主面１０ａにおいてソース領域１４およびｐ＋領域１８と接するように、たとえば蒸着法により形成された金属膜が形成される。金属膜は、たとえばＴｉ（チタン）原子、Ａｌ（アルミニウム）原子およびＳｉ（シリコン）原子を含んでいてもよい。金属膜はたとえばＮｉ原子およびＳｉ原子を含んでいてもよい。金属膜が形成された後、当該金属膜をたとえば１０００℃程度で加熱することにより、金属膜が加熱されてシリサイド化されることにより、炭化珪素層１０のソース領域１４とオーミック接合するソースコンタクト電極１６が形成される。同様に、炭化珪素層１０の第２の主面１０ｂに接して、Ｎｉなどの金属膜が形成され、当該金属膜を加熱することにより炭化珪素層１０とオーミック接合するドレイン電極２０が形成される。
【００８８】
次に、たとえば蒸着法により、導電体であるＡｌからなるソース配線１９が、層間絶縁膜２１を取り囲み、かつソースコンタクト電極１６と接するように形成される。また、たとえばＡｌからなるパッド電極２３がドレイン電極２０と接して形成される。以上の手順により、実施の形態３に係るＭＯＳＦＥＴ１（図１７参照）が完成する。
【００８９】
次に、実施の形態３に係るＭＯＳＦＥＴ１およびその製造方法の作用効果について説明する。
【００９０】
実施の形態３に係るＭＯＳＦＥＴ１は、実施の形態１に係るＭＯＳＦＥＴと同様に、ドリフト領域１７上において形成されているゲート絶縁層１５が、ボディ領域１３上に形成されているゲート絶縁層１５よりも厚い。これにより、チャネル領域ＣＨを流れるドレイン電流の低減を抑制しながらＭＯＳＦＥＴ１の静電容量を低減することができる。
【００９１】
また、実施の形態３に係るＭＯＳＦＥＴ１において、ドリフト領域１７の主面１０ａを含む領域にはｎ＋領域３ａが形成されている。そのため、ＭＯＳＦＥＴ１は、ドリフト領域１７の不純物濃度を低く設けることにより高耐圧を実現することができるとともに、ｎ＋領域３ａによって低抵抗化することができる。
【００９２】
さらに、実施の形態３に係るＭＯＳＦＥＴ１のチャネル領域ＣＨは、ｎ＋領域２ａとｎ＋領域３ｂとに挟まれるボディ領域１３内の領域であって、主面１０ａに接する領域に形成される。つまり、実施の形態３に係るＭＯＳＦＥＴ１は、反転型である。そのため、ＭＯＳＦＥＴ１のチャネル長は、第１のｎ＋領域２ａと第２のｎ＋領域３ｂとの主面１０ａのおけるチャネル方向に沿った間隔Ｌｃｈ（図１７参照）として規定される。その結果、後述するように、実施の形態３に係るＭＯＳＦＥＴ１の製造方法において、ＭＯＳＦＥＴ１のチャネル長は第１マスク層７の寸法（間隔Ｌｃｈ）に応じて決めることができ、該チャネル長の変動を抑制することができる。
【００９３】
実施の形態３に係るＭＯＳＦＥＴ１の製造方法によれば、まず、エピタキシャル層１２上に、チャネル領域ＣＨとなるべき第１領域を挟んで対向する第１のｎ＋領域３ａと、第２のｎ＋領域３ｂとが形成される。このとき、第２のｎ＋領域３ｂは、ソース領域１４として形成される。そのため、ソース領域１４とｎ＋領域３をそれぞれ別に形成する場合と比べて、イオン注入のマスク層を形成する工程およびイオン注入工程を削減することができる。その後、第１のｎ＋領域３ａの一部と第２のｎ＋領域３ｂとを内部に含むように、ボディ領域１３が形成される。このようにすれば、チャネル領域ＣＨを挟むように、第１のｎ＋領域３ａと、ソース領域１４としての第２のｎ＋領域３ｂとを同時に形成することができる。さらに、第１のｎ＋領域３ａの一部と第２のｎ＋領域３ｂとを含むようにボディ領域１３が形成されるため、チャネル領域ＣＨをボディ領域１３内において第１のｎ＋領域３ａと第２のｎ＋領域３ｂとに挟まれる領域に形成することができる。さらにこのとき、第１マスク層７を介してチャネル領域ＣＨを挟んで形成される第１のｎ＋領域２ａと第２のｎ＋領域３ｂとの主面１０ａの面内方向における間隔Ｌｃｈ（図１７参照）は、第１マスク層７（図１９参照）の寸法に応じて決まり、主面１０ａに対する第１マスク層７の位置合わせ精度に依らない。また、上述のように、実施の形態３に係るＭＯＳＦＥＴ１は、いわゆる反転型である。そのため、実施の形態１に係るＭＯＳＦＥＴ１と同様に、実施の形態３に係るＭＯＳＦＥＴ１のチャネル長は、ボディ領域１３における第１のｎ＋領域２ａと第２のｎ＋領域３ｂとの主面１０ａの面内方向における間隔Ｌｃｈと同等となる。その結果、実施の形態３に係るＭＯＳＦＥＴ１の製造方法において、上述のように間隔Ｌｃｈのばらつきが抑制されることにより、ＭＯＳＦＥＴ１のチャネル長やチャネル領域ＣＨの不純物濃度の変動を抑制することができる。
【００９４】
なお、実施の形態１〜３においては、第１導電型がｎ型であり、第２導電型がｐ型である場合について説明したが、第１導電型がｐ型であり、第２導電型がｎ型であっても構わない。
【００９５】
また、実施の形態１〜３において、炭化珪素半導体装置としてＭＯＳＦＥＴを例に挙げて説明したが本発明はこの形態に限定されない。たとえば、炭化珪素半導体装置は、ＭＯＳＦＥＴはトレンチ型であってもよいし、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）などであっても構わない。炭化珪素半導体装置は、縦型半導体装置であってもよい。
【００９６】
以上のように本発明の実施の形態について説明を行ったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。
【産業上の利用可能性】
【００９７】
本発明は、チャネル領域ＣＨを有する炭化珪素半導体装置の製造方法に特に有利に適用される。
【符号の説明】
【００９８】
１  炭化珪素半導体装置（ＭＯＳＦＥＴ）、
２  ｎ＋領域、
２ａ，３ａ  第１のｎ＋領域、
２ｂ，３ｂ  第２のｎ＋領域、
４，５Ｓ，７  第１マスク層、
５Ｌ  第２マスク層、
８  第３マスク層、
４ａ，４ｂ，５ａ，５ｂ，７ａ，７ｂ，８ｂ  開口部、
９  マスク層（ｐ＋領域形成用マスク層）、
１０  炭化珪素層、
１０ａ  第１の主面（主面）、
１０ｂ  第２の主面、
１１  ベース基板、
１２  エピタキシャル層、
１３  ボディ領域、
１４  ソース領域、
１５  ゲート絶縁層、
１６  ソースコンタクト電極、
１７  ドリフト領域、
１８  ｐ＋領域、
１９  ソース配線、
２０  ドレイン電極、
２１  層間絶縁膜、
２３  パッド電極、
２７  ゲート電極、
ＣＨ  チャネル領域ＣＨ。
【図１】
2015032615.tif 000003
【図２】
2015032615.tif 000004
【図３】
2015032615.tif 000005
【図４】
2015032615.tif 000006
【図５】
2015032615.tif 000007
【図６】
2015032615.tif 000008
【図７】
2015032615.tif 000009
【図８】
2015032615.tif 000010
【図９】
2015032615.tif 000011
【図１０】
2015032615.tif 000012
【図１１】
2015032615.tif 000013
【図１２】
2015032615.tif 000014
【図１３】
2015032615.tif 000015
【図１４】
2015032615.tif 000016
【図１５】
2015032615.tif 000017
【図１６】
2015032615.tif 000018
【図１７】
2015032615.tif 000019
【図１８】
2015032615.tif 000020
【図１９】
2015032615.tif 000021
【図２０】
2015032615.tif 000022
【図２１】
2015032615.tif 000023
【図２２】
2015032615.tif 000024
【図２３】
2015032615.tif 000025
【図２４】
2015032615.tif 000026