(57)【要約】【課題】装置を高速に起動させることと、端子数を節減することと、を両立させることを目的とする。【解決手段】記憶装置を有する画像処理装置であって、画像処理装置の起動時と起動後とで記憶装置のデータバスのバス幅を切り替える切り替え手段と、起動後にＩＯポートと記憶装置のデータバスとで共有している共有端子をＩＯポート側に切り替える共有端子切り替え手段と、を有することによって課題を解決する。【選択図】図５
2015219643.tif 000002
【特許請求の範囲】
【請求項１】
記憶装置を有する画像処理装置であって、
前記画像処理装置の起動時と起動後とで前記記憶装置のデータバスのバス幅を切り替える切り替え手段と、
前記起動後にＩＯポートと前記記憶装置のデータバスとで共有している共有端子をＩＯポート側に切り替える共有端子切り替え手段と、
を有する画像処理装置。
【請求項２】
前記切り替え手段は、前記画像処理装置の起動時と起動後とで前記記憶装置のデータバスのバス幅を第１のビットから前記第１のビットよりビット数の少ない第２のビットに切り替える請求項１記載の画像処理装置。
【請求項３】
前記第１のビットは８ビットであり、前記第２のビットは１ビットである請求項２記載の画像処理装置。
【請求項４】
前記画像処理装置の起動時に前記記憶装置に記憶されたプログラムを、設定されたクロックスピードで読み出す読み出し手段を更に有する請求項１乃至３何れか１項記載の画像処理装置。
【請求項５】
前記記憶装置は、制御部に含まれるｅ−ＭＭＣである請求項１乃至４何れか１項記載の画像処理装置。
【請求項６】
記憶装置を有する画像処理装置が実行する情報処理方法であって、
前記画像処理装置の起動時と起動後とで前記記憶装置のデータバスのバス幅を切り替える切り替えステップと、
前記起動後にＩＯポートと前記記憶装置のデータバスとで共有している共有端子をＩＯポート側に切り替える共有端子切り替えステップと、
を含む情報処理方法。
【請求項７】
記憶装置を有するコンピュータに、
前記コンピュータの起動時と起動後とで前記記憶装置のデータバスのバス幅を切り替える切り替えステップと、
前記起動後にＩＯポートと前記記憶装置のデータバスとで共有している共有端子をＩＯポート側に切り替える共有端子切り替えステップと、
を実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置、情報処理方法及びプログラムに関する。
【背景技術】
【０００２】
画像形成装置のコントローラにおいて、ブートプログラムの格納にはＮＡＮＤ−ＦＬＡＳＨメモリ、データの一時保管にはシリアルＮＯＲ−ＦＬＡＳＨメモリ等、複数のメモリを利用していることが多い。
また、ＳＯＣに関して、半導体集積回路の集積度が上がり、より多くの回路を内蔵することが出来るようになったが、端子数を増加させると、パッケージサイズが大きくなりコストアップに繋がる。
そのため、専用回路用の端子を汎用ＩＯポートと共用し、専用回路を使わない場合に汎用ＩＯポートとして使うことでＳＯＣの端子数を節減することがしばしば行われている。
また、コントローラＳＯＣの端子を内蔵ＲＯＭと外部ＳＤカードで共用し、内蔵ＲＯＭ、又は外部のＳＤカードのどちらに格納されたブートプログラムで起動するかを切り替えるものもある（特許文献１参照）。
【０００３】
また一方で、近年、メモリデバイスとしてｅ−ＭＭＣが普及し、種々のシステムに利用されるようになっている。
市場環境として、より多くのデータを保持し、より高速に動作させたい、といった要望が多く、メモリデバイスもそれに伴い、進化している。
ｅ−ＭＭＣの特徴としては、ＮＡＮＤ−ＦＬＡＳＨ等の従来のメモリデバイスと比較すると、大容量であり、高速に動作することが出来る。
また、ｅ−ＭＭＣでは、データバス幅を８ビット、４ビット、１ビットで動的に切り替えることが出来るし、クロック周波数も変更することが出来る。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１９２０５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した技術では、コントローラＳＯＣの端子を内蔵ＲＯＭと外部ＳＤカードとで共用することで端子数の節減は可能であるが、高速に起動することができない問題があった。
本発明は、装置を高速に起動させることと、端子数を節減することと、を両立させることを目的とする。
【課題を解決するための手段】
【０００６】
そこで、本発明は、記憶装置を有する画像処理装置であって、前記画像処理装置の起動時と起動後とで前記記憶装置のデータバスのバス幅を切り替える切り替え手段と、前記起動後にＩＯポートと前記記憶装置のデータバスとで共有している共有端子をＩＯポート側に切り替える共有端子切り替え手段と、を有する。
【発明の効果】
【０００７】
本発明によれば、装置を高速に起動させることと、端子数を節減することと、を両立させることができる。
【図面の簡単な説明】
【０００８】
【図１】画像形成装置のハードウェア構成の一例を示す図である。
【図２】ｅ−ＭＭＣのハードウェア構成等の一例を示す図である。
【図３】記憶装置Ｉ／Ｆに関する専用端子及び共用端子のハードウェア構成の一例を示す図である。
【図４】コントローラＳＯＣとｅ−ＭＭＣ及びＩＯポートとの接続を説明する結線図である。
【図５】画像形成装置のコントローラの起動時の情報処理の一例を示すフローチャートである。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態について図面に基づいて説明する。
【００１０】
図１は、画像形成装置１００のハードウェア構成の一例を示す図である。また説明の便宜上、一部、外部環境の構成も図１に記載している。なお、画像形成装置１００は、画像処理装置の一例である。
画像形成装置１００は、コントローラ１１０、プリンタ部１４０、スキャナ部１５０、ＵＩ部１６０等の部分から構成されている。これら各部がそれぞれ連動し、印刷、スキャン、コピー、ＦＡＸ等の機能が実現される。
コントローラ１１０を構成する主要部品として、コントローラＳＯＣ１２０、ＲＡＭ１３３、ＲＯＭ１３４、ｅ−ＭＭＣ１３５がある。
コントローラ１１０内のＣＰＵ１２１は、画像形成装置１００全体を制御する中央演算ユニットであり、各部とシステムバス１３２で接続されている。
ＲＡＭ１３３は、ＲＡＭ  Ｉ／Ｆ１２２を介してシステムバス１３２に接続されており、ＣＰＵ１２１が動作するためのワークメモリーであり、ＣＰＵ１２１の演算データや各種プログラムが記憶される。
またＲＡＭ１３３は、印刷時等に画像処理部１２５で種々の画像処理を施された画像データを保持する画像メモリとしても利用される。
ＲＯＭ１３４は、ＲＯＭ  Ｉ／Ｆ１２３を介してシステムバス１３２に接続されており、画像形成装置１００のＣＰＵ１２１が使用するプログラムや画像データや設定データが格納されている。
ｅ−ＭＭＣ１３５は、記憶装置Ｉ／Ｆ１２４を介してシステムバス１３２に接続されており、サイズの大きなプログラムやデータを保存しておくための不揮発の２次記憶装置である。
ｅ−ＭＭＣ１３５に保存されているサイズの大きなプログラムやデータはＲＡＭ１３３に展開して使用される。
【００１１】
スキャナ部１５０は、原稿の読み取りを受け持つ。プリンタ部１４０は、印刷データの用紙への印刷を受け持つ。ＵＩ部１６０は、各種の本体設定操作、及びアラーム等の表示を受け持つ。
スキャナ部１５０には原稿検知を行う原稿検知センサ１５５が接続されている。原稿検知センサ１５５は、圧板部（原稿台スキャナ部）とＡＤＦ部（Ａｕｔｏ  Ｄｏｃｕｍｅｎｔ  Ｆｅｅｄｅｒ部）とにそれぞれ備わっている。
圧板部の場合、原稿検知センサ１５５は、原稿台ガラス上に原稿が置かれた場合に、原稿が置かれてことを検知して、スキャナ部１５０へ通知する。
ＡＤＦ部の場合、原稿検知センサ１５５は、フィーダーに原稿が置かれた場合に、原稿が置かれたことを検知してスキャナ部１５０へ通知する。
また、コントローラ１１０とスキャナ部１５０とは、スキャナＩ／Ｆ１２７を介してデータ通信を行う。
コントローラ１１０からコマンドを受信したスキャナ部１５０は、原稿画像を光学的に読み取り、画像データに変換してコントローラ１１０に送信する。
【００１２】
プリンタ部１４０は、エンジンＩ／Ｆ１２６を介し、データ通信を行う。
コントローラ１１０からデータを受信したプリンタ部１４０は、紙を給紙し、給紙した紙に画像データを印刷し、印刷した紙を排紙する。
ＵＩ部１６０は、操作部コントローラ１２８を介してデータ通信を行う。
操作部コントローラ１２８は、ＵＩ部１６０に持つ構成でもよい。
外部との通信は、各外部Ｉ／Ｆを介して通信可能に構成されている。
ＵＳＢ  Ｉ／Ｆ１２９は、ＵＳＢコネクタを介し、パーソナルコンピュータ等の情報機器（以下ＰＣ）とローカル接続して通信を行う。
ネットワークＩ／Ｆ１３０は、ＬＡＮ  Ｉ／Ｆコネクタを介し、ＬＡＮ１７０に接続し、通信先のＰＣとネットワーク通信を行う。
ＦＡＸ  Ｉ／Ｆ１３１は、モジュラージャックを介し、公衆回線網１８０に接続され、通信先のＦＡＸ装置とＦＡＸ送受信を行う。
ＣＰＵ１２１が、ＲＯＭ１３４又はｅ−ＭＭＣ１３５に記憶されたプログラムに基づき処理を実行することによって、後述する画像形成装置１００の機能及びフローチャートの処理が実現される。
【００１３】
図２は、ｅ−ＭＭＣ１３５のハードウェア構成等の一例を示す図である。
ｅ−ＭＭＣ１３５は、組み込み機器向けの外部記憶装置の規格の一つで、業界団体のＪＥＤＥＣが定めたものである。
ｅ−ＭＭＣ１３５のパッケージには、記憶部２００として、ＮＡＮＤ−ＦＬＡＳＨメモリが内蔵されており、ＮＡＮＤ−ＦＬＡＳＨメモリのバッドブロック管理等の機能を持った制御部２１０により制御される。
Ｉ／Ｆ部２２０は、メモリカードの規格の一つであるＭＭＣ（マルチメディアカード）と同じインターフェースで外部と接続されるが、組み込み機器向けに基板に直接実装出来るように規定されている。
【００１４】
図３は、コントローラＳＯＣ１２０の記憶装置Ｉ／Ｆ１２４に関する専用端子及び共用端子のハードウェア構成の一例を示す図である。
記憶装置Ｉ／Ｆ１２４はｅ−ＭＭＣ１３５を接続するためのインターフェースであるが、データバス幅を１ビットや４ビットに切り替えて利用する際に、余った端子を汎用ＩＯポートとしても利用出来るように設計されている。
汎用ＩＯポートコントローラ１３６は、システムバス１３２を介してＣＰＵ１２１と接続されており、ＣＰＵ１２１の制御により入力ポートや出力ポートとしての動作を行う。
レジスタコントローラ１３７は、システムバス１３２を介してＣＰＵ１２１と接続されており、ＣＰＵ１２１の制御によりレジスタとしての動作を行う。
セレクタ１３８は、記憶装置Ｉ／Ｆ１２４と汎用ＩＯポートコントローラ１３６との信号線のどちらかを共用端子１３９に接続するためのセレクタであり、ＣＰＵ１２１の制御によりレジスタコントローラに設定された値に応じて選択する。
タイミング調整１４３は、記憶装置Ｉ／Ｆ１２４の信号線のタイミング調整を行うもので、共用端子１３９に接続される信号線と、専用端子１４１に接続される信号線とのタイミング調整を行う。
専用端子１４１には、記憶装置Ｉ／Ｆ１２４のうち、ＲＳＴ＿ｎ，ＣＬＫ，ＣＭＤ，Ｄ０が接続される。これらの信号は直接、ｅ−ＭＭＣ１３５の端子に接続される。
共用端子１３９には、記憶装置Ｉ／Ｆ１２４のうち、Ｄ１〜Ｄ７、或いはＩＯポート１〜ＩＯポート７のどちらかが選択され、接続される。これらの信号は双方向バッファのセレクタ４００を介してｅ−ＭＭＣ１３５の端子に接続される。
汎用ＩＯ専用端子１４２には、汎用ＩＯポートコントローラ１３６からの信号線が接続されている。例えば、汎用ＩＯ専用端子１４２は、出力ポートとして、双方向バッファのセレクタ４００のセレクト信号４０１として利用される。また、汎用ＩＯ専用端子１４２は、その他では、ＵＩ部１６０に接続される入力ポートや、出力ポートとして利用される。
【００１５】
図４は、コントローラＳＯＣ１２０とｅ−ＭＭＣ１３５及びＩＯポートとの接続を説明する結線図である。
図４の例では、コントローラＳＯＣ１２０とｅ−ＭＭＣ１３５とは、データバス幅８ビットで各信号線が接続され、共用端子であるデータバスのＤ１〜Ｄ７は、双方向バッファのセレクタ４００を介して接続されている。ＩＯポートに関しても双方向バッファのセレクタ４００を介して共用端子と接続され、セレクト信号４０１がＨｉｇｈのときにｅ−ＭＭＣ１３５側、Ｌｏｗの時にＩＯポート側が選択される。セレクト信号４０１は汎用出力ポートであり、汎用ＩＯ専用端子１４２から出力されている。
ＩＯポート１から４まではスキャナ部１５０の信号線、ＩＯポート４から７まではプリンタ部１４０の信号線として、入力ポートや出力ポートとして利用されるようになっている。
このようにすることで、ｅ−ＭＭＣ１３５を１ビットモードで使うときにＩＯポートとしても使うことが出来るようにすることが出来る。
【００１６】
図５は、画像形成装置１００のコントローラ１１０の起動時の情報処理の一例を示すフローチャートである。
このフローチャートの処理は、コントローラ１１０のコントローラＳＯＣ１２０内のＣＰＵ１２１が実行する。
電源ＯＮされると、ＣＰＵ１２１は、起動処理を開始する（Ｓ５０１）。
次に、ＣＰＵ１２１は、ｅ−ＭＭＣ１３５を８ビットモードで利用する設定を行う（Ｓ５０２）。
ＣＰＵ１２１は、電源投入時に、所定のクロックスピード、及びデータバス幅（８ビット）にてｅ−ＭＭＣ１３５アクセスするように回路的に設計されおり、この設定に基づき、処理を行う。
そして、ＣＰＵ１２１は、ｅ−ＭＭＣ１３５内の所定のブート領域内に格納されているブートプログラムを、所定のクロックスピード、及びデータバス幅（８ビット）で読みだし、ＲＡＭ１３３に展開し、実行する（Ｓ５０３）。
【００１７】
ＣＰＵ１２１は、ブートプログラムの展開が完了する（Ｓ５０４のＹｅｓ）と、プログラムに従い、入力／出力や初期値の設定等のＩＯポートの初期値設定を行う（Ｓ５０５）。
次に、ＣＰＵ１２１は、ｅ−ＭＭＣ１３５のアクセスを８ビットモードからビット数の少ない１ビットモードに切り替える（Ｓ５０６）。
次に、ＣＰＵ１２１は、共用端子１３９をＩＯポート側に切り替える（Ｓ５０７）。このことで、ＣＰＵ１２１は、ｅ−ＭＭＣ１３５を１ビットモードで利用すると共に、共用端子をＩＯポートとして利用する。Ｓ５０７の処理は、共有端子切り替え処理の一例である。
その後、ＣＰＵ１２１は、ｅ−ＭＭＣ１３５にアクセスを行う場合（Ｓ５０８のＹｅｓ）、システム起動中にわたり、１ビットモードでｅ−ＭＭＣ１３５を利用する（Ｓ５０９）。
【００１８】
以上、本実施形態によれば、起動時には、ｅ−ＭＭＣのデータバス幅を８ビットモードでブートプログラムをロードすることで、高速に起動することが出来る。
また、起動後は、ｅ−ＭＭＣのデータバス幅を１ビットモードに切り替え、ｅ−ＭＭＣを利用すると共に、ｅ−ＭＭＣのデータバスと共用しているコントローラＳＯＣのポートはＩＯポート側を利用するように切り替え動作させることが出来る。
そのようにすることで、画像形成装置を高速に起動させると共に、コントローラＳＯＣの端子数の節減を両立させることが出来る。
【００１９】
＜その他の実施形態＞
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【００２０】
１００  画像形成装置、１１０  コントローラ、１２０  コントローラＳＯＣ、１２１  ＣＰＵ、１３５  ｅ−ＭＭＣ
【図１】
2015219643.tif 000003
【図２】
2015219643.tif 000004
【図３】
2015219643.tif 000005
【図４】
2015219643.tif 000006
【図５】
2015219643.tif 000007