(57)【要約】【課題】電気的な接続の信頼性を高めることが可能な半導体装置、電気光学装置、及び電子機器を提供する。【解決手段】第３容量電極１６ｅと、第３容量電極１６ｅを覆う第３層間絶縁層１１ｄと、第３層間絶縁層１１ｄに、第３容量電極１６ｅと第３中継電極４３とを電気的に接続するコンタクトホールＣＮＴ５４と、を備え、第３容量電極１６ｅは、アルミニウムを含む配線と、配線の上に積層された窒化チタン１６ｅ３と、配線の側面を覆うと共に窒化チタン１６ｅ３の上面及び側面を覆う第２バリア層１７と、を含む。【選択図】図８
2015065374.tif 000002
【特許請求の範囲】
【請求項１】
容量素子と、
前記容量素子を覆うように設けられた絶縁膜と、
前記容量素子の一方の電極に、前記絶縁膜に形成されたコンタクトホールを介して電気的に接続された配線とを備え、
前記容量素子の一方の電極は、アルミニウムを含む第１層と、前記第１層に積層された第１バリア層と、前記第１層の側面を覆うと共に前記第１バリア層の上面及び側面を覆う第２バリア層と、を含むことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記容量素子の一方の電極は、中継電極として用いられることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２に記載の半導体装置であって、
前記容量素子の一方の電極は、最下層に第３バリア層が配置されていることを特徴とする半導体装置。
【請求項４】
請求項１又は請求項３に記載の半導体装置であって、
前記容量素子の他方の電極は、ポリシリコンであることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項に記載の半導体装置であって、
前記第２バリア層は、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、チタン（Ｔｉ）のいずれかであることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項に記載の半導体装置と、
前記半導体装置と対向配置された対向基板と、
前記半導体装置と前記対向基板との間に挟持された電気光学層と、
を備えることを特徴とする電気光学装置。
【請求項７】
請求項６に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、電気光学装置、及び電子機器に関する。
【背景技術】
【０００２】
上記電気光学装置として、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。液晶装置は、例えば、直視型ディスプレイやライトバルブなどにおいて用いられている。
【０００３】
この液晶装置には、メタル配線や、画像信号の供給に応じて各画素電極の電位を一時的に保持するための容量素子などが設けられている。例えば、容量素子の場合、一方（上層）の電極は、ＴｉＮ（窒化チタン）／ＡＬ（アルミニウム）の積層膜で構成されている。例えば、他方（下層）の電極は、ポリシリコンで構成されている。
【０００４】
上記一方の電極（上層）に繋がるコンタクトホールを形成する際、コンタクトホールを開口すると、コンタクトホールと繋がる電極の表面に自然酸化膜が形成される場合があり、コンタクト抵抗が大きくなることから、コンタクトホールの中にＣＤＥ（ケミカルドライエッチング：フッ素系のガスや酸素などを使用）処理を施す場合がある。
【０００５】
しかし、ＣＤＥ処理を施すことによって、コンタクトホールと繋がる電極（ＴｉＮ）の表面に新たな自然酸化膜（副生成物）が形成される場合がある。そこで、例えば、特許文献１には、コンタクトホールの中にフッ酸処理（ＨＦ処理）を施すことによって、自然酸化膜を除去する方法が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−７０１８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、配線の微細化により、容量素子の上層の電極（ＴｉＮ／ＡＬの積層膜）とコンタクトホールとの位置がばらつきによってずれると、ＴｉＮの下のＡＬとフッ酸とが接触することになりＡＬが腐蝕する。その結果、ＡＬが断線するという課題がある。
【０００８】
また、本願発明者の研究によると、上記容量素子の下層の電極のように、ポリシリコン等の他の材料からなる層が配置されていると、自然酸化膜を除去するために上記コンタクトホールにドライエッチング処理を施した際、ドライエッチングチャンバーにおいて放電異常が発生し、ドライエッチング処理ができない恐れがあるという技術的問題点がある。
【課題を解決するための手段】
【０００９】
本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【００１０】
［適用例１］本適用例に係る半導体装置は、容量素子と、前記容量素子を覆うように設けられた絶縁膜と、前記容量素子の一方の電極に、前記絶縁膜に形成されたコンタクトホールを介して電気的に接続された配線とを備え、前記容量素子の一方の電極は、アルミニウムを含む第１層と、前記第１層に積層された第１バリア層と、前記第１層の側面を覆うと共に前記第１バリア層の上面及び側面を覆う第２バリア層と、を含むことを特徴とする。
【００１１】
本適用例によれば、容量素子（容量素子の一方の電極）を第２バリア層で覆うので、例えば、第２バリア層の上にコンタクトホールを設ける際、コンタクトホールの位置がばらついてずれ、コンタクトホールを介して、コンタクト抵抗を低下させるためのＨＦ（フッ酸）処理を施した場合でも、アルミニウムを含む第１層とフッ酸とが接触することを防ぐことができる。つまり、アルミニウムとフッ酸とが接触した場合のように、アルミニウムが腐蝕することを防ぐことが可能となり、アルミニウムが断線することを防ぐことができる。
【００１２】
［適用例２］上記適用例に係る半導体装置において、前記容量素子の一方の電極は、中継電極として用いられることが好ましい。
【００１３】
本適用例によれば、上記容量素子の一方の電極が中継電極として用いられるので、中継電極の一部が腐蝕することを抑え、例えば、中継電極とコンタクトホールの電気的な接続の信頼性を高めることができる。
【００１４】
［適用例３］上記適用例に係る半導体装置において、前記容量素子の一方の電極は、最下層に第３バリア層が配置されていることが好ましい。
【００１５】
本適用例によれば、最下層に第３バリア層（例えば、窒化チタン（ＴｉＮ））が配置されているので、裏面側からの反射防止膜として用いることができる。また、乱反射光が裏面側から入射することを防ぐことができる。
【００１６】
［適用例４］上記適用例に係る半導体装置において、前記容量素子の他方の電極は、ポリシリコンであることが好ましい。
【００１７】
本適用例によれば、一方の電極の下側（他方の電極）にポリシリコンが配置されていることから、装置の特性上、ドライエッチングを用いることが難しい。しかしながら、上記一方の電極が第２バリア層で覆われているので、ドライエッチングではなくフッ酸（ＨＦ）処理を行うことができ、コンタクトホールと一方の電極とが繋がる部分において発生した自然酸化膜を除去することができる。
【００１８】
［適用例５］上記適用例に係る半導体装置において、前記第２バリア層は、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、チタン（Ｔｉ）のいずれかであることが好ましい。
【００１９】
本適用例によれば、上記いずれかの材料によって第２バリア層を構成するので、例えば、一方の電極の表面に発生した自然酸化膜を除去するために、フッ酸（ＨＦ）処理を行った場合でも、一方の電極が腐蝕することを防ぐことが可能となり、断線することを防ぐことができる。
【００２０】
［適用例６］本適用例に係る電気光学装置は、上記に記載の半導体装置と、前記半導体装置と対向配置された対向基板と、前記半導体装置と前記対向基板との間に挟持された電気光学層と、を備えることを特徴とする。
【００２１】
本適用例によれば、上記半導体装置を備えているので、電気的な接続の信頼性を高めることが可能な電気光学装置を提供することができる。
【００２２】
［適用例７］本適用例に係る電子機器は、上記の電気光学装置を備えることを特徴とする。
【００２３】
本適用例によれば、上記電気光学装置を備えているので、電気的な接続の信頼性を高めることが可能な電子機器を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】電気光学装置としての液晶装置の構成を示す模式平面図。
【図２】図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図。
【図３】液晶装置の電気的な構成を示す等価回路図。
【図４】画素Ｐのうち遮光膜からゲート電極までの層を示す模式平面図。
【図５】第１容量電極から第２容量電極までの層を示す模式平面図。
【図６】第３容量電極からデータ線までの層を示す模式平面図。
【図７】液晶装置における画素の構成を示す模式平面図。
【図８】図４〜図７に示す画素の模式断面図。
【図９】液晶装置の製造方法を工程順に示すフローチャート。
【図１０】図８に示す液晶装置のＡ部における、製造方法の一部を示す模式断面図であり、（ｂ）は（ａ）に示す液晶装置のＢ−Ｂ’線に沿う模式断面図。
【図１１】図８に示す液晶装置のＡ部における、製造方法の一部を示す模式断面図であり、（ｂ）は（ａ）に示す液晶装置のＢ−Ｂ’線に沿う模式断面図。
【図１２】図１０（ｂ）に示す方向から見た製造方法の一部を示す模式断面図。
【図１３】図１０（ｂ）に示す方向から見た製造方法の一部を示す模式断面図。
【図１４】図１０（ｂ）に示す方向から見た製造方法の一部を示す模式断面図。
【図１５】電子機器としての投射型表示装置の構成を示す概略図。
【発明を実施するための形態】
【００２５】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００２６】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００２７】
本実施形態では、電気光学装置の一例として、薄膜トランジスター（ＴＦＴ：Thin Film Transistor）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００２８】
＜電気光学装置としての液晶装置（半導体装置）の構成＞
図１は、液晶装置の構成を示す模式平面図である。図２は、図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図である。図３は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の構成を、図１〜図３を参照しながら説明する。
【００２９】
図１及び図２に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０及び対向基板２０と、これら一対の基板によって挟持された電気光学層としての液晶層１５とを有する。本実施形態では、素子基板を「半導体装置」と呼ぶこともある。素子基板１０を構成する第１基材１０ａは、例えば、ガラス基板、石英基板、シリコン基板などの基板が用いられている。また、対向基板２０を構成する第２基材２０ａは、例えば、ガラス基板、石英基板などの透明基板が用いられている。
【００３０】
素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外周に沿って配置されたシール材１４を介して接合されている。その隙間に、正または負の誘電異方性を有する液晶が封入されて液晶層１５を構成している。
【００３１】
シール材１４は、例えば、熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材１４には、一対の基板の間隔を一定に保持するためのスペーサー（ガラスビーズ）が混入されている。ガラスビーズは、セルギャップを出すために用いられる。
【００３２】
シール材１４の内側には、表示に寄与する複数の画素Ｐが配列した画素領域の一例である表示領域Ｅが設けられている。表示領域Ｅの周囲には、表示に寄与しないダミー画素領域（図示せず）が設けられている。また、図１及び図２では図示を省略したが、表示領域Ｅにおいて複数の画素Ｐをそれぞれ平面的に区分する遮光部（ブラックマトリックス；ＢＭ）が対向基板２０に設けられている。
【００３３】
素子基板１０の１辺部に沿ったシール材１４と該１辺部との間に、データ線駆動回路２２が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材１４と表示領域Ｅとの間に、検査回路２５が設けられている。
【００３４】
さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材１４と表示領域Ｅとの間に走査線駆動回路２４が設けられている。該１辺部と対向する他の１辺部に沿ったシール材１４と検査回路２５との間には、２つの走査線駆動回路２４を繋ぐ複数の配線２９が設けられている。
【００３５】
対向基板２０側における額縁状に配置されたシール材１４の内側には、同じく額縁状に遮光膜１８（見切り部）が設けられている。遮光膜１８は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光膜１８の内側が複数の画素Ｐを有する表示領域Ｅとなっている。
【００３６】
これらデータ線駆動回路２２、走査線駆動回路２４に繋がる配線は、該１辺部に沿って配列した複数の外部接続用端子６１に接続されている。以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。なお、検査回路２５の配置はこれに限定されず、データ線駆動回路２２に沿ったシール材１４と表示領域Ｅとの間に設けてもよい。
【００３７】
図２に示すように、第１基材１０ａの液晶層１５側の表面には、画素Ｐごとに設けられた透光性の画素電極２７およびスイッチング素子の一例である薄膜トランジスター（ＴＦＴ：Thin Film Transistor、以降、「ＴＦＴ３０」と呼称する）と、信号配線と、これらを覆う配向膜２８とが形成されている。
【００３８】
また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における素子基板１０は、少なくとも画素電極２７、ＴＦＴ３０、信号配線、配向膜２８を含むものである。
【００３９】
対向基板２０の液晶層１５側の表面には、遮光膜１８と、これを覆うように成膜された絶縁層３３と、絶縁層３３を覆うように設けられた対向電極３１と、対向電極３１を覆う配向膜３２とが設けられている。本発明における対向基板２０は、少なくとも遮光膜１８、対向電極３１、配向膜３２を含むものである。
【００４０】
遮光膜１８は、図１に示すように、表示領域Ｅを取り囲むと共に、平面的に走査線駆動回路２４、検査回路２５と重なる位置に設けられている。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。
【００４１】
絶縁層３３は、例えば、酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜１８を覆うように設けられている。このような絶縁層３３の形成方法としては、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて成膜する方法が挙げられる。
【００４２】
対向電極３１は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、絶縁層３３を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部２６により素子基板１０側の配線に電気的に接続している。
【００４３】
画素電極２７を覆う配向膜２８および対向電極３１を覆う配向膜３２は、液晶装置１００の光学設計に基づいて選定される。配向膜２８，３２としては、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた配向膜が挙げられる。
【００４４】
このような液晶装置１００は、例えば透過型であって、電圧が印加されない時の画素Ｐの透過率が電圧印加時の透過率よりも大きいノーマリーホワイトや、電圧が印加されない時の画素Ｐの透過率が電圧印加時の透過率よりも小さいノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
【００４５】
図３に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する複数の走査線３ａおよび複数のデータ線６ａと、容量線３ｂとを有する。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。
【００４６】
走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極２７と、ＴＦＴ３０と、容量素子１６とが設けられ、これらが画素Ｐの画素回路を構成している。
【００４７】
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のデータ線側ソースドレイン領域（一方のソースドレイン領域）に電気的に接続されている。画素電極２７は、ＴＦＴ３０の画素電極側ソースドレイン領域（他方のソースドレイン領域）に電気的に接続されている。
【００４８】
データ線６ａは、データ線駆動回路２２（図１参照）に電気的に接続されており、データ線駆動回路２２から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは、走査線駆動回路２４（図１参照）に接続されており、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。
【００４９】
データ線駆動回路２２からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路２４は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
【００５０】
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極２７に書き込まれる構成となっている。そして、画素電極２７を介して液晶層１５に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極２７と液晶層１５を介して対向配置された対向電極３１との間で一定期間保持される。
【００５１】
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極２７と対向電極３１との間に形成される液晶容量と並列に容量素子１６が接続されている。容量素子１６は、ＴＦＴ３０の画素電極側ソースドレイン領域と容量線３ｂとの間に設けられている。容量素子１６は、２つの容量電極の間に誘電体層を有するものである。
【００５２】
図４〜図７は、液晶装置における画素の構成を示す模式平面図である。図８は、図４〜図７に示す画素の模式断面図である。以下、画素の平面的な構造と断面構造について、図４〜図８を参照しながら説明する。
【００５３】
なお、図４は、画素Ｐのうち遮光膜からゲート電極までの層を示す模式平面図である。図５は、第１容量電極から第２容量電極までの層を示す模式平面図である。
【００５４】
まず、図４に示すように、Ｘ方向に延在する非開口領域には、遮光膜の一例である走査線３ａが設けられている。走査線３ａは、遮光性の導電部材が用いられており、走査線３ａによって非開口領域の少なくとも一部が構成されている。遮光性の導電材料としては、例えば、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）等が挙げられる。
【００５５】
Ｙ方向に延在する非開口領域には、図３に示したＴＦＴ３０が設けられている。遮光性を有する非開口領域にＴＦＴ３０を設けることにより、ＴＦＴ３０の光誤動作を防止すると共に、開口領域における開口率を確保している。
【００５６】
具体的には、図４に示すように、ＴＦＴ３０は、データ線側ソースドレイン領域３０ｓと、画素電極側ソースドレイン領域３０ｄと、チャネル領域３０ｃと、を有する半導体層３０ａを備えている。半導体層３０ａは、上記したように、Ｙ方向に延在する非開口領域に配置されている。
【００５７】
更に、ＴＦＴ３０は、非開口領域において走査線３ａに沿うようにゲート電極３０ｇが設けられている。ゲート電極３０ｇは、Ｘ方向に延在した部分が平面的にチャネル領域３０ｃと重なっている。また、ゲート電極３０ｇは、Ｘ方向に延在した一部分と走査線３ａとの間に設けられたコンタクトホールＣＮＴ５１，ＣＮＴ５２によって、電気的に走査線３ａと接続されている。なお、ゲート電極３０ｇは、ＴＦＴ３０下方に設けられた遮光膜を兼ねる走査線３ａと同様に、走査線として機能するものであり、第２の走査線ということができる。
【００５８】
走査線３ａは半導体層３０ａより下層側に配置されているので、走査線３ａをＴＦＴ３０の半導体層３０ａよりも幅広に形成することによって、液晶プロジェクター等からの光に対して、ＴＦＴ３０のチャネル領域３０ｃを殆ど或いは完全に遮光できる。その結果、液晶装置１００の動作時に、ＴＦＴ３０における光リーク電流が低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。なお、非開口領域で囲まれた略四角形の開口領域が画素Ｐの領域となる。
【００５９】
次に、図５に示すように、非開口領域におけるゲート電極３０ｇ上には、島状の第１容量電極１６ａと、第１誘電体層１６ｂ（図８参照）と、第２容量電極１６ｃとが、第１基材１０ａ側から順に積層されている。
【００６０】
第２容量電極１６ｃは、２層で構成されており、第１基材１０ａ側から第１導電層１６ｃ１と第２導電層１６ｃ２（容量素子の他方の電極）とが積層されている。なお、第２容量電極１６ｃのうち第２導電層１６ｃ２が、半導体層３０ａの画素電極側ソースドレイン領域３０ｄと平面的に重なる領域まで設けられている。具体的には、第２導電層１６ｃ２と画素電極側ソースドレイン領域３０ｄとが、コンタクトホールＣＮＴ５３を介して電気的に接続されている。
【００６１】
また、第２容量電極１６ｃの外縁の一部と平面的に重なる領域には、第２容量電極１６ｃの形成（エッチングストッパー）の際に用いられる第１絶縁膜（ＣＡＰＡ）４１ａが設けられている。
【００６２】
次に、図６に示すように、第２容量電極１６ｃ上には、第２誘電体層１６ｄ（図８参照）、容量素子の一方の電極である第３容量電極１６ｅが、第１基材１０ａ側から順に積層されている。第３容量電極１６ｅは、第１容量電極１６ａと略平面的に重なるように島状に設けられている。
【００６３】
また、非開口領域におけるＸ方向に沿うように、第１中継電極４２と他の配線としての第３中継電極４３とが、それぞれ島状に設けられている。第３中継電極４３は、Ｘ方向に延在した一部分と第３容量電極１６ｅとの間に設けられたコンタクトホールＣＮＴ５４を介して、第３容量電極１６ｅと電気的に接続されている。
【００６４】
また、Ｙ方向に延在する非開口領域には、データ線６ａが設けられている。データ線６ａは、Ｙ方向に延在した一部分とデータ線側ソースドレイン領域３０ｓとの間に設けられたコンタクトホールＣＮＴ６０を介して、データ線側ソースドレイン領域３０ｓと電気的に接続されている。データ線６ａは遮光性の導電部材が用いられており、これらによって非開口領域の少なくとも一部が構成されている。
【００６５】
次に、図７に示すように、データ線６ａ上には、容量線３ｂ、第２中継電極４４、及び画素電極２７が設けられている。第２中継電極４４は、Ｘ方向に延在した一部分と第１中継電極４２との間に設けられたコンタクトホールＣＮＴ５７を介して、第１中継電極４２と電気的に接続されている。
【００６６】
また、容量線３ｂは、データ線６ａに沿うように設けられている。具体的には、容量線３ｂは、Ｘ方向に延在した一部分と第３中継電極４３との間に設けられたコンタクトホールＣＮＴ５８を介して、第３中継電極４３と電気的に接続されている。
【００６７】
画素電極２７は、画素Ｐ毎に島状に形成されており、走査線３ａやデータ線６ａと外縁部とが平面的に重なるように設けられている。各画素Ｐは、データ線６ａ及び走査線３ａによってマトリックス状に区分けされており、各画素Ｐの端部がデータ線６ａ及び走査線３ａに部分的に重なるように形成されている。
【００６８】
次に、図８を参照しながら、画素Ｐの構造について更に詳しく説明する。図８に示すように、第１基材１０ａ上には、走査線３ａが設けられている。
【００６９】
走査線３ａは、遮光性を有し、例えば、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）などの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができる。
【００７０】
走査線３ａ上には、第１基材１０ａ及び走査線３ａを覆うように、例えば、酸化シリコンなどからなる下地絶縁層１１ａが設けられている。更に、下地絶縁層１１ａ上には、島状に半導体層３０ａが設けられている。
【００７１】
半導体層３０ａは、例えば、多結晶シリコン膜からなり、不純物イオンが注入されて、データ線側ソースドレイン領域３０ｓ、チャネル領域３０ｃ、画素電極側ソースドレイン領域３０ｄを有する。
【００７２】
半導体層３０ａ上には、半導体層３０ａ及び下地絶縁層１１ａを覆うように、第１層間絶縁層（ゲート絶縁層）１１ｂが形成される。更に、第１層間絶縁層１１ｂを挟んでチャネル領域３０ｃに対向する位置にゲート電極３０ｇが設けられている。
【００７３】
ゲート電極３０ｇ上には、ゲート電極３０ｇ及び第１層間絶縁層１１ｂを覆うようにして第２層間絶縁層１１ｃが設けられている。
【００７４】
第２層間絶縁層１１ｃ上には、容量素子１６が設けられており、容量素子１６を構成する第１容量素子１１６と第２容量素子２１６とが積層されて形成されている。つまり、容量素子１６は、２つの容量素子１１６，２１６が並列に電気的接続された構造になっている。
【００７５】
具体的には、第２層間絶縁層１１ｃ上に、第１容量素子１１６を構成する第１容量電極１６ａがパターニングして設けられている。第１容量電極１６ａは、定電位に接続されている。第１容量電極１６ａは、例えば、Ａｌ（アルミニウム）、Ａｇ（銀）等の金属、合金を含んだ非透明な金属膜又はポリシリコン膜から形成されており、ＴＦＴ３０を遮光する遮光膜としても機能する。
【００７６】
第１誘電体層１６ｂは、例えば、ＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン（ＳｉＯ2）膜、或いは窒化シリコン（ＳｉＮ）膜等から構成された単層構造、或いは多層構造を有している。第１誘電体層１６ｂ上には、第２容量電極１６ｃがパターニングして設けられている。
【００７７】
第２容量電極１６ｃは、ＴＦＴ３０の画素電極側ソースドレイン領域３０ｄ及び画素電極２７に電気的に接続された画素電位側容量電極である。具体的には、第２容量電極１６ｃは、２層のポリシリコン膜又は２層の金属膜で構成されており、ＴＦＴ３０側にパターニングして形成された第１導電層１６ｃ１と、画素電極２７側にパターニングして形成された第２導電層１６ｃ２とを有する。
【００７８】
より具体的には、画素電極２７側に設けられた第２導電層１６ｃ２が、コンタクトホールＣＮＴ５３を介して画素電極側ソースドレイン領域３０ｄと電気的に接続されると共に、コンタクトホールＣＮＴ５６を介して第１中継電極４２に電気的に接続されている。第１中継電極４２は、コンタクトホールＣＮＴ５７を介して第２中継電極４４に電気的に接続されている。第２中継電極４４は、コンタクトホールＣＮＴ５９を介して画素電極２７に電気的に接続されている。
【００７９】
即ち、第２容量電極１６ｃを構成する第２導電層１６ｃ２は、第１中継電極４２及び第２中継電極４４と共に、画素電極側ソースドレイン領域３０ｄ及び画素電極２７間の電気的な接続を中継する。なお、第１容量電極１６ａ、第１誘電体層１６ｂ、及び第１導電層１６ｃ１によって第１容量素子１１６を構成する。
【００８０】
なお、第１容量電極１６ａの端部を覆うように第１絶縁膜（ＣＡＰＡ）４１ａ、第２容量電極１６ｃの端部を覆うように第２絶縁膜（ＣＡＰＡ）４１ｂが形成されている。第１絶縁膜（ＣＡＰＡ）４１ａは、第１容量電極１６ａの端面と第２容量電極１６ｃの端面との間においてそれぞれの電気的なショートを防止し、また、コンタクトホールＣＮＴ５３を、例えばドライエッチング等のエッチング処理により形成する際の第１容量電極１６ａへのダメージを軽減するものである。
【００８１】
また、第２容量電極１６ｃをドライエッチング等のエッチング処理により形成する際のエッチングストッパーとして用いられる。第２絶縁膜（ＣＡＰＡ）４１ｂは、第２容量電極１６ｃの端面と第３容量電極１６ｅの端面との間においてそれぞれの電気的なショートを防止し、また、第３容量電極１６ｅをドライエッチング等のエッチング処理により形成する際のエッチングストッパーとして用いられる。
【００８２】
第２容量電極１６ｃ上には、第２容量素子２１６を構成する第２誘電体層１６ｄが設けられている。第２誘電体層１６ｄは、第１誘電体層１６ｂと同様に構成されており、例えば、ＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン（ＳｉＯ2）膜、或いは窒化シリコン（ＳｉＮ）膜等から構成された単層構造、或いは多層構造を有している。
【００８３】
第２誘電体層１６ｄ上には、第２容量素子２１６を構成する第３容量電極１６ｅがパターニングして設けられている。第３容量電極１６ｅは、第１容量電極１６ａと同様に構成されており、固定電位に接続されている。また、第３容量電極１６ｅは、例えば、下層から順に、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、第１バリア層としての窒化チタン（ＴｉＮ）の積層膜である。
【００８４】
このように形成された容量素子１６によれば、画素電極２７における電位保持特性が向上し、コントラスト向上やフリッカーの低減といった表示特性の向上が可能となる。なお、第２導電層１６ｃ２、第２誘電体層１６ｄ、及び第３容量電極１６ｅによって第２容量素子２１６を構成する。つまり、２つの容量素子１１６，２１６が並列に設けられている。
【００８５】
また、並列に容量素子１１６，２１６を設けるため、容量素子１６の容量値を高めることができる。また、第１容量素子１１６と第２容量素子２１６は、平面的に重なる領域において形成される。従って、単位面積当たりの容量値を高くすることが可能である。
【００８６】
また、第３容量電極１６ｅを覆うように、第２バリア層１７が設けられている。第２バリア層１７は、例えば、窒化チタン（ＴｉＮ）である。また、第２バリア層１７は、タングステン（Ｗ）やチタン（Ｔｉ）を用いるようにしてもよい。第２バリア層１７は、第３容量電極１６ｅを構成するアルミニウムと、自然酸化膜を除去するためにフッ酸処理を行ったときのフッ酸と、が接触してアルミニウムが腐食することを防ぐために設けられている。
【００８７】
容量素子１６の上には、第２絶縁膜（ＣＡＰＡ）４１ｂを介して、絶縁膜としての第３層間絶縁層１１ｄが設けられている。第３層間絶縁層１１ｄ上には、データ線６ａ、第１中継電極４２、及び第３中継電極４３がパターニングして設けられている。
【００８８】
データ線６ａは、第３層間絶縁層１１ｄ〜第１層間絶縁層１１ｂを貫通するコンタクトホールＣＮＴ６０を介して、半導体層３０ａのデータ線側ソースドレイン領域３０ｓに電気的に接続されている。また、データ線６ａ、第１中継電極４２、及び第３中継電極４３は、例えば、金属膜等の導電材料で構成される。
【００８９】
第１中継電極４２は、第３層間絶縁層１１ｄ及び第２絶縁膜（ＣＡＰＡ）４１ｂを貫通するコンタクトホールＣＮＴ５６を介して第２容量電極１６ｃと電気的に接続されている。
【００９０】
第３中継電極４３は、第３層間絶縁層１１ｄを貫通するコンタクトホールＣＮＴ５４を介して、第３容量電極１６ｅと電気的に接続されている。また、第３中継電極４３は、第３層間絶縁層１１ｄ及び第２絶縁膜（ＣＡＰＡ）４１ｂを貫通するコンタクトホールＣＮＴ５５を介して、第１容量電極１６ａと電気的に接続されている。
【００９１】
データ線６ａ、第３中継電極４３、及び第１中継電極４２上には、第３層間絶縁層１１ｄを介して第４層間絶縁層１１ｅが設けられている。第４層間絶縁層１１ｅ上には、容量線３ｂ及び第２中継電極４４がパターニングして設けられている。
【００９２】
容量線３ｂは、例えば、アルミニウム等の金属を含んで構成されており、定電位（ＬＣＣＯＭ）が供給される。また、容量線３ｂは、第４層間絶縁層１１ｅを貫通するコンタクトホールＣＮＴ５８を介して第３中継電極４３と電気的に接続されている。また、第２中継電極４４は、第４層間絶縁層１１ｅを貫通するコンタクトホールＣＮＴ５７を介して第１中継電極４２と電気的に接続されている。
【００９３】
容量線３ｂ及び第２中継電極４４上には、第４層間絶縁層１１ｅを介して第５層間絶縁層１１ｆが設けられている。第５層間絶縁層１１ｆ上には、ＩＴＯ膜などからなる画素電極２７がパターニングして設けられている。画素電極２７は、第２中継電極４４、第１中継電極４２、及び第２容量電極１６ｃを介して、半導体層３０ａの画素電極側ソースドレイン領域３０ｄに電気的に接続されている。画素電極２７の上層には、図示しない配向膜が設けられている。
【００９４】
＜液晶装置（半導体装置）の製造方法＞
図９は、液晶装置の製造方法を工程順に示すフローチャートである。図１０〜図１４は、図８に示す液晶装置のＡ部の製造方法の一部を示す模式断面図である。なお、図１０（ｂ）は、図１０（ａ）に示す液晶装置のＢ−Ｂ’線に沿う模式断面図である。同様に、図１１（ｂ）は、図１１（ａ）に示す液晶装置のＢ−Ｂ’線に沿う模式断面図である。以降、図１２〜図１４は、図１０（ｂ）及び図１１（ｂ）に示す方向から見た製造方法の一部を示す模式断面図である。以下、液晶装置の製造方法を、図９〜図１４を参照しながら説明する。
【００９５】
最初に、素子基板１０側の製造方法を説明する。ステップＳ１１では、ガラス基板などからなる第１基材１０ａ上にＴＦＴ３０等を形成する。具体的には、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、第１基材１０ａ上にＴＦＴ３０などを形成する。
【００９６】
ステップＳ１２では、ＴＦＴ３０の上方に容量素子１６を形成する。容量素子１６は、上記したように、第１容量素子１１６と第２容量素子２１６とが積層されている。以下、特に、コンタクトホールＣＮＴ５４と、コンタクトホールＣＮＴ５４と電気的に接続される第２容量素子２１６の第３容量電極１６ｅと、の製造方法について、図１０〜図１４を参照しながら説明する。
【００９７】
まず、図１０（ａ）及び（ｂ）に示す工程では、第２容量素子２１６の第３容量電極１６ｅを形成する。第３容量電極１６ｅは、下層側から第３バリア層としての窒化チタン（ＴｉＮ）１６ｅ１、第１層の一つであるアルミニウム（Ａｌ）１６ｅ２、第１バリア層としての窒化チタン（ＴｉＮ）１６ｅ３の積層膜である。
【００９８】
図１１（ａ）及び（ｂ）に示す工程では、第３容量電極１６ｅを覆うように第２バリア層１７をパターニングして形成する。第２バリア層１７は、窒化チタン（ＴｉＮ）である。第２バリア層１７で第３容量電極１６ｅを覆うことにより、第３容量電極１６ｅを構成する膜の一つであるアルミニウム１６ｅ２を、後の工程で行う、自然酸化膜を除去するためのフッ酸と接触させないようにすることが可能となり、アルミニウム１６ｅ２が腐蝕することを防ぐことができる。以下、図１２〜図１４において、第３容量電極１６ｅより下層の膜の図示は省略する。
【００９９】
図１２に示す工程では、第３容量電極１６ｅの上にコンタクトホールＣＮＴ５４を形成する。まず、第３容量電極１６ｅ及び第２絶縁膜（ＣＡＰＡ）４１ｂを覆うように第３層間絶縁層１１ｄを成膜する。次に、第３層間絶縁層１１ｄにおける第３容量電極１６ｅの上にコンタクトホールＣＮＴ５４を開口する。
【０１００】
コンタクトホールＣＮＴ５４を開口した際、コンタクトホールＣＮＴ５４と第３容量電極１６ｅと繋がる部分、具体的には、第２バリア層１７の表面に自然酸化膜１９が発生することがある。
【０１０１】
図１３に示す工程では、コンタクトホールＣＮＴ５４及び第２バリア層１７の表面にフッ酸（ＨＦ）処理を施す。具体的には、コンタクトホールＣＮＴ５４を開口した後、露出した第２バリア層１７の表面に形成される自然酸化膜１９を除去するために行う。
【０１０２】
フッ酸処理を施すことにより、コンタクトホールＣＮＴ５４内に発生した酸化膜１９を除去することができる。なお本実施形態では、自然酸化膜１９を除去するためにフッ酸処理（ＨＦ処理）を行なうこととしたが、バッファードフッ酸（ＢＨＦ）或いはその水希釈液等、その他のフッ酸（ＨＦ）を含む薬液を用いることも可能である。
【０１０３】
例えば、図１４に示すように、配線の微細化に伴って、第３容量電極１６ｅの位置と、コンタクトホールＣＮＴ５４との位置がずれた場合、第３容量電極１６ｅの側壁１６ｅ４が露出するようにコンタクトホールＣＮＴ５４が開口することがある。これにより、第３容量電極１６ｅを覆う第２バリア層１７が形成されていない場合、フッ酸処理を施すことによって、フッ酸と第３容量電極１６ｅを構成するアルミニウム１６ｅ２とが接触する。その結果、アルミニウム１６ｅ２が腐蝕して断線する恐れがある。
【０１０４】
しかしながら、第３容量電極１６ｅを覆うように、窒化チタンで構成される第２バリア層１７が形成されているので、コンタクトホールＣＮＴ５４の位置がずれた場合でも、第３容量電極１６ｅの一部が腐蝕して断線することを防ぐことができる。
【０１０５】
その後、図９に戻り、ステップＳ１３では、画素電極２７を形成する。具体的には、第５層間絶縁層１１ｆ上に、ＩＴＯ膜などからなる画素電極２７を、公知のフォトリソグラフィ技術及びエッチング技術を用いて形成する。
【０１０６】
ステップＳ１４では、画素電極２７の上方に配向膜２８を形成する。配向膜２８の製造方法としては、例えば、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着する斜方蒸着法が用いられる。以上により、素子基板１０側が完成する。
【０１０７】
次に、対向基板２０側の製造方法を説明する。まず、ステップＳ２１では、ガラス基板等の透光性材料からなる第２基材２０ａ上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、対向電極３１を形成する。
【０１０８】
ステップＳ２２では、対向電極３１上に配向膜３２を形成する。配向膜３２の製造方法は、配向膜２８と場合と同様であり、例えば、斜方蒸着法を用いて形成する。以上により、対向基板２０側が完成する。次に、素子基板１０と対向基板２０とを貼り合わせる方法を説明する。
【０１０９】
ステップＳ３１では、素子基板１０上にシール材１４を塗布する。詳しくは、素子基板１０とディスペンサー（吐出装置でも可能）との相対的な位置関係を変化させて、素子基板１０における表示領域Ｅの周縁部に（表示領域Ｅを囲むように）シール材１４を塗布する。
【０１１０】
ステップＳ３２では、素子基板１０と対向基板２０とを貼り合わせる。具体的には、素子基板１０に塗布されたシール材１４を介して素子基板１０と対向基板２０とを貼り合わせる。より具体的には、互いの基板１０，２０の平面的な縦方向や横方向の位置精度を確保しながら行う。
【０１１１】
ステップＳ３３では、液晶注入口（図示せず）から構造体の内部に液晶を注入し、その後、液晶注入口を封止する。封止には、例えば、樹脂等の封止材が用いられる。以上により、液晶装置１００が完成する。
【０１１２】
このように、コンタクトホールＣＮＴ５４を形成した後、フッ酸処理を行うことによって、第２バリア層の表面に発生する自然酸化膜（ＳｉＯ2）１９を除去することが可能となり、コンタクト抵抗を小さくすることができる。その結果、電気的な特性が低下することを抑えることができる。
【０１１３】
＜電子機器の構成＞
次に、本実施形態の電子機器としての投射型表示装置について、図１５を参照しながら説明する。図１５は、上記した液晶装置を備えた投射型表示装置の構成を示す概略図である。
【０１１４】
図１５に示すように、本実施形態の投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
【０１１５】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【０１１６】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【０１１７】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【０１１８】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。
【０１１９】
このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
【０１２０】
液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
【０１２１】
このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０を用いているので、高い電気的な信頼性を得ることができる。
【０１２２】
なお、液晶装置１００が搭載される電子機器としては、投射型表示装置１０００の他、ＥＶＦ（Electrical View Finder）、モバイルミニプロジェクター、ヘッドアップディスプレイ、スマートフォン、携帯電話、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各種電子機器に用いることができる。
【０１２３】
以上詳述したように、本実施形態の半導体装置１０’、液晶装置１００、及び電子機器によれば、以下に示す効果が得られる。
【０１２４】
（１）本実施形態の半導体装置１０’によれば、第３容量電極１６ｅ（特に、アルミニウム１６ｅ２）を第２バリア層１７で覆うので、例えば、第２バリア層１７の上にコンタクトホールＣＮＴ５４を設ける際、コンタクトホールＣＮＴ５４の位置がばらついてずれ、コンタクトホールＣＮＴ５４を介して、コンタクト抵抗を低下させるためのＨＦ（フッ酸）処理を施した場合でも、アルミニウム１６ｅ２を含む第３容量電極１６ｅとフッ酸とが接触することを防ぐことができる。よって、アルミニウム１６ｅ２とフッ酸とが接触した場合のように、アルミニウム１６ｅ２が腐蝕することを防ぐことが可能となり、アルミニウム１６ｅ２が断線することを防ぐことができる。
【０１２５】
（２）本実施形態の半導体装置１０’によれば、上記第３容量電極１６ｅを容量素子１６のうち一方の容量電極として用いるので、一方の容量電極の電気的な信頼性を高めることができる。また、一方の容量電極の下側（他方の容量電極）にポリシリコンが配置されていることから、製造装置の特性上、ドライエッチングを用いることが難しい。しかしながら、上記第３容量電極１６ｅが第２バリア層１７で覆われているので、ドライエッチングではなくフッ酸（ＨＦ）処理を行うことができ、コンタクトホールＣＮＴ５４と第３容量電極１６ｅ（詳しくは、第２バリア層１７）とが繋がる部分において発生した自然酸化膜１９を除去することができる。
【０１２６】
（３）本実施形態の液晶装置１００によれば、上記半導体装置１０’を備えているので、電気的な接続の信頼性を高めることが可能な液晶装置１００を提供することができる。
【０１２７】
（４）本実施形態の電子機器によれば、上記液晶装置１００を備えているので、電気的な接続の信頼性を高めることが可能な電子機器を提供することができる。
【０１２８】
なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。
【０１２９】
（変形例１）
上記したように、第３容量電極１６ｅは、下層から順に窒化チタン１６ｅ１、アルミニウム１６ｅ２、第１バリア層としての窒化チタン１６ｅ３の構成であることに限定されず、下層からアルミニウム１６ｅ２、第１バリア層としての窒化チタン１６ｅ３の構成であってもよい。
【０１３０】
（変形例２）
上記したように、一方の電極の一例として第３容量電極１６ｅで説明したが、これに限定されず、例えば、図８に示す第１中継電極４２、第３中継電極４３、第２中継電極４４を一方の電極の一例としてもよい。これによれば、第１中継電極４２、第３中継電極４３、第２中継電極４４がアルミニウムや窒化チタンなどを含む金属膜の場合、第１中継電極４２と繋がるコンタクトホールＣＮＴ５７、第３中継電極４３と繋がるコンタクトホールＣＮＴ５８、第２中継電極４４と繋がるコンタクトホールＣＮＴ５９を介して、フッ酸（ＨＦ）処理を施した際、各中継電極４２〜４４を第２バリア層１７ａ，１７ｂ，１７ｃで覆っているので、各中継電極を構成するアルミニウムとフッ酸とが接触することを防ぐことができる。
【０１３１】
（変形例３）
上記したように、半導体装置１０’は、透過型の液晶装置１００に搭載されることに限定されず、例えば、反射型液晶装置（ＬＣＯＳ）やＤＲＡＭ（Dynamic Random Access Memory）に搭載されてもよい。
【符号の説明】
【０１３２】
３ａ…走査線、３ｂ…容量線、６ａ…データ線、１０…素子基板、１０ａ…第１基材、１１ａ…下地絶縁層、１１ｂ…第１層間絶縁層、１１ｃ…第２層間絶縁層、１１ｄ…絶縁膜としての第３層間絶縁層、１１ｅ…第４層間絶縁層、１１ｆ…第５層間絶縁層、１４…シール材、１５…液晶層、１６…容量素子、１６ａ…第１容量電極、１６ｂ…第１誘電体層、１６ｃ…第１導電層、１６ｄ…第２誘電体層、１６ｅ…一方の電極としての第３容量電極、１６ｅ１…第３バリア層としての窒化チタン、１６ｅ２…第１層の一部であるアルミニウム、１６ｅ３…第１バリア層としての窒化チタン、１７，１７ａ，１７ｂ，１７ｃ…第２バリア層、１８…遮光膜、１９…自然酸化膜、２０…対向基板、２０ａ…第２基材、２２…データ線駆動回路、２４…走査線駆動回路、２５…検査回路、２６…上下導通部、２７…画素電極、２８，３２…配向膜、２９…配線、３０…ＴＦＴ、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…画素電極側ソースドレイン領域、３０ｇ…ゲート電極、３０ｓ…データ線側ソースドレイン領域、３１…対向電極、３３…絶縁層、４１ａ…第１絶縁膜（ＣＡＰＡ）、４１ｂ…第２絶縁膜（ＣＡＰＡ）、４２…第１中継電極、４３…他の電極としての第３中継電極、４４…第２中継電極、ＣＮＴ５１，５２，５３，５４，５５，５６，５７，５８，５９，６０…コンタクトホール、６１…外部接続用端子、１００…液晶装置、１１６…第１容量素子、２１６…第２容量素子、１０００…投射型表示装置、１１００…偏光照明装置、１１０１…ランプユニット、１１０２…インテグレーターレンズ、１１０３…偏光変換素子、１１０４，１１０５…ダイクロイックミラー、１１０６，１１０７，１１０８…反射ミラー、１２０１，１２０２，１２０３，１２０４，１２０５…リレーレンズ、１２０６…クロスダイクロイックプリズム、１２０７…投射レンズ、１２１０，１２２０，１２３０…液晶ライトバルブ、１３００…スクリーン。
【図１】
2015065374.tif 000003
【図２】
2015065374.tif 000004
【図３】
2015065374.tif 000005
【図４】
2015065374.tif 000006
【図５】
2015065374.tif 000007
【図６】
2015065374.tif 000008
【図７】
2015065374.tif 000009
【図８】
2015065374.tif 000010
【図９】
2015065374.tif 000011
【図１０】
2015065374.tif 000012
【図１１】
2015065374.tif 000013
【図１２】
2015065374.tif 000014
【図１３】
2015065374.tif 000015
【図１４】
2015065374.tif 000016
【図１５】
2015065374.tif 000017