(57)【要約】【課題】一次側に共振チョークを挿入した位相シフト制御型のフルブリッジコンバータにおいて、整流ダイオードの電圧サージが大きく、スナバ回路が大型化する。【解決手段】出力チョークを短絡し、整流ダイオード１１〜１４を電流不連続モードで使用する。電流不連続モードにする事で電流波形が三角波となり、実効値が大きくなるために導通損失が増加する問題は、マルチレベルコンバータ化する事で電流のピーク値を小さく抑える事によって解決する。【選択図】図１
2015027169.tif 000002
【特許請求の範囲】
【請求項１】
入力端子対と、
前記入力端子対に接続され、前記入力端子間電圧の±ｋ／（ｎ−１）の電圧を出力するマルチレベル出力回路と（ｎ≧３、０≦ｋ≦ｎ−１、ｋ、ｎは整数）、
前記マルチレベル出力回路に接続された第一のチョークと第二のチョークの直列回路と、
前記第二のチョークに並列接続されたトランスの一次巻線と、
前記トランスの二次巻線に接続された整流回路と、
前記整流回路に接続された平滑回路と、
前記平滑回路に接続された出力端子対と、
を有し、
前記平滑回路にはチョークが含まれず、
前記整流回路が電流不連続モードで使用されることを特徴とする絶縁型マルチレベルコンバータ。
【請求項２】
前記マルチレベル出力回路が、前記入力端子対に接続された第一のアームと、前記入力端子対に接続された第二のアームで構成され、
前記第一のアームは、
一端が前記入力端子対の一方に接続され、還流手段を有する（ｎ−１）個のスイッチ素子が直列接続された第一の直列回路と（ｎ≧３、ｎは整数）、
一端が前記第一の直列回路に接続され、他端が前記入力端子対の他方に接続され、その間に還流手段を有する（ｎ−１）個のスイッチ素子が直列接続された第二の直列回路と、
前記第一の直列回路の第（ｍ＋１）のスイッチ素子と第（ｍ＋２）のスイッチ素子の接続点と、前記第二の直列回路の第（ｎ−２−ｍ）のスイッチ素子と第（ｎ−１−ｍ）のスイッチ素子の接続点と、の間にそれぞれ接続された（ｎ−２）個のコンデンサと（０≦ｍ≦ｎ−３、ｍは整数）、
を有することを特徴とする請求項１記載の絶縁型マルチレベルコンバータ。
【請求項３】
前記マルチレベル出力回路が、前記入力端子対に接続された第一のアームと、前記入力端子対に接続された第二のアームで構成され、
前記第一のアームは、
一端が前記入力端子対の一方に接続され、還流手段を有する（ｎ−１）個のスイッチ素子が直列接続された第一の直列回路と（ｎ≧３）、
一端が前記第一の直列回路に接続され、他端が前記入力端子対の他方に接続され、その間に還流手段を有する（ｎ−１）個のスイッチ素子が直列接続された第二の直列回路と、
前記入力端子対の間に（ｎ−１）個のコンデンサが直列接続されたコンデンサの直列回路と、
前記第一の直列回路の第（ｍ＋１）のスイッチ素子と第（ｍ＋２）のスイッチ素子の接続点にカソードが接続され、前記コンデンサの直列回路の第（ｍ＋１）のコンデンサと第（ｍ＋２）のコンデンサとの接続点にアノードが接続された（ｎ−２）個のダイオードと（０≦ｍ≦ｎ−３）、
前記第二の直列回路の第（ｎ−２−ｍ）のスイッチ素子と第（ｎ−１−ｍ）のスイッチ素子の接続点にアノードが接続され、前記コンデンサの直列回路の第（ｎ−２−ｍ）のコンデンサと第（ｎ−１−ｍ）のコンデンサの接続点にカソードが接続された（ｎ−２）個のダイオードと、
を有することを特徴とする請求項１記載の絶縁型マルチレベルコンバータ。
【請求項４】
前記第一のチョークは、前記トランスの漏れインダクタンスで構成されることを特徴とする請求項１、請求項２、または請求項３記載の絶縁型マルチレベルコンバータ。
【請求項５】
前記第二のチョークは、前記トランスの励磁インダクタンスで構成されることを特徴とする請求項１、請求項２、請求項３または請求項４記載の絶縁型マルチレベルコンバータ。
【請求項６】
前記出力端子対にバッテリーが接続され、出力電圧の代わりに出力電流を制御する事を特徴とする請求項１、請求項２、請求項３、請求項４または請求項５記載の絶縁型マルチレベルコンバータ。
【請求項７】
前記スイッチ素子は、ＭＯＳＦＥＴで構成され、
前記還流手段として、前記ＭＯＳＦＥＴの寄生ダイオードを用いる事を特徴とする請求項１、請求項２、請求項３、請求項４、請求項５または請求項６記載の絶縁型マルチレベルコンバータ。
【請求項８】
前記スイッチ素子は、ＩＧＢＴで構成され、
前記還流手段として、前記ＩＧＢＴの順方向に対して逆方向に並列接続される還流ダイオードを用いる事を特徴とする請求項１、請求項２、請求項３、請求項４、請求項５または請求項６記載の絶縁型マルチレベルコンバータ。
【請求項９】
前記整流回路は、
前記出力端子対に接続された第一の整流ダイオードと第二の整流ダイオードの直列回路と、
前記出力端子対に接続された第三の整流ダイオードと第四の整流ダイオードの直列回路と、
で構成され、
前記第一の整流ダイオードと第二の整流ダイオードの接続点と、前記第三の整流ダイオードと第四の整流ダイオードの接続点の間に前記トランスの二次巻線が接続される事を特徴とする請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７または請求項８記載の絶縁型マルチレベルコンバータ。
【請求項１０】
前記整流回路は、
スイッチ素子と駆動回路を組み合わせたものを整流素子とし、
これら整流素子を用いて同期整流回路を構成する事を特徴とする請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７または請求項８記載の絶縁型マルチレベルコンバータ。
【請求項１１】
前記第二のアームは、
前記入力端子対の間に接続された第一のスイッチ素子と第二のスイッチ素子の直列回路で構成された事を特徴とする請求項２、請求項３、請求項４、請求項５、請求項６、請求項７、請求項８、請求項９または請求項１０記載の絶縁型マルチレベルコンバータ。
【請求項１２】
前記第二のアームは、
前記第一のアームと同じ回路構成になっている事を特徴とする請求項２、請求項３、請求項４、請求項５、請求項６、請求項７、請求項８、請求項９または請求項１０記載の絶縁型マルチレベルコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力と出力が電気的に絶縁されたマルチレベルコンバータに関するものである。
【背景技術】
【０００２】
大電力の絶縁型ＤＣ／ＤＣコンバータで一般的に使われる回路方式の一つとして、フルブリッジコンバータがある。フルブリッジコンバータの一例を図７に示す。ＭＯＳＦＥＴ１〜４がブリッジ接続され、その直流入力に入力端子４１、４２が接続されている。またダイオード１１〜１４がブリッジ接続され、その直流出力に出力チョーク２１と出力コンデンサ３１で構成されるＬＣフィルタが接続され、ＬＣフィルタの出力に出力端子４３、４４が接続されている。ＭＯＳＦＥＴ１〜４で構成されるブリッジ回路の交流出力と、ダイオード１１〜１４で構成されるブリッジ回路の交流入力はトランス２２を介して接続されている。またトランス２２の一次巻線とＭＯＳＦＥＴ１〜４で構成されるブリッジ回路の間に共振チョーク２３が挿入されている。
【０００３】
このように接続されたフルブリッジコンバータにおいて、ＭＯＳＦＥＴ１とＭＯＳＦＥＴ２とをデューティ５０％で交互にオンオフさせ、ＭＯＳＦＥＴ３とＭＯＳＦＥＴ４とをデューティ５０％で交互にオンオフさせ、ＭＯＳＦＥＴ１、ＭＯＳＦＥＴ２の位相とＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４の位相をシフトする事で、共振チョーク２３とトランス２２の一次巻線の直列回路に印加する電圧をＰＷＭ制御する。これにより出力チョーク２１と出力コンデンサ３１で構成されるＬＣフィルタに入力される電圧をＰＷＭ制御して、出力電圧を制御する。
【０００４】
このような制御方法は位相シフト制御と呼ばれ、共振チョーク２３に蓄積されたエネルギーを使って、ＭＯＳＦＥＴ１〜４がオンする前にそれらの出力容量を放電する事で、ゼロ電圧スイッチングが可能になる事が知られている。位相シフト制御を行った場合の共振チョーク電流波形例を図８に示す。図８の細い線はゼロアンペアの電流レベルを表す。
【０００５】
この回路方式における問題は、整流ダイオード１１〜１４に発生するサージ電圧の実効値が大きい事である。その原因は整流ダイオード１１〜１４のリカバリー電流にある。リカバリー電流とは、ダイオードに順方向電流が流れている状態でダイオードが逆バイアスされた時に短期間流れる逆方向電流の事である。
【０００６】
整流ダイオード１１〜１４のいずれか一つにリカバリー電流が流れると、その電流はトランス２２を介して共振チョーク２３にも流れる。やがてリカバリー電流が流れ終わって、逆バイアスされたダイオードが高インピーダンスになっても、共振チョーク２３はインダクタの持つ性質でそれまでの電流の流れを維持しようとする。ダイオードは既に高インピーダンスになっているので、その電流を流す事ができるのはダイオードの両端に存在する寄生容量しかなく、小容量の寄生容量に共振チョーク２３に蓄積されたエネルギーが移動するので、そこに発生するサージ電圧の実効値が大きくなるのである。
【０００７】
サージ電圧がダイオードの耐圧を超えるとダイオードの破損を招くので、電圧抑制のためにスナバ回路を入れる方法がある。しかしスナバ回路はサージエネルギーを熱に変える作用を持つため、サージエネルギーが大きければ発熱も大きく、スナバ回路が大型化する問題があった。
【０００８】
その対策をした回路を図９に示す。共振チョーク２３とトランス２２の一次巻線の接続点にダイオード１５とダイオード１６を接続し、ダイオード１５とダイオード１６の他端をそれぞれの入力端子４１、４２に接続する事で、共振チョークに蓄積されたエネルギーを入力に返す方法が知られている。これらのダイオード１５、１６は、共振チョーク２３とトランス２２の一次巻線の接続点の電位を入力電圧かグランドにクランプする作用を持つため、クランプダイオードと呼ばれている。
クランプダイオード１５、１６によって、整流ダイオード１１〜１４のいずれか一つにリカバリー電流が流れた際に共振チョークに蓄積されたエネルギーは、リカバリー電流が流れ終わってからダイオードの寄生容量を充電するのではなく、入力に帰ってゆく。これにより整流ダイオード１１〜１４に発生するサージ電圧の実効値を下げる事ができる。
【０００９】
クランプダイオードはサージ電圧対策としては有効だが、クランプダイオード追加による大型化がデメリットである。また他のデメリットとして、共振チョーク２３をトランスの漏れインダクタンスで代用する事ができなくなることがある。以下、この事を説明する。
【００１０】
トランス２２の一次巻線から発生した磁束は、その全てが二次巻線と鎖交する事はなく、一部は漏れ磁束となる。この漏れ磁束は変圧作用に寄与しないので、チョークと等価な成分となって生じる。これが漏れインダクタンスである。このように漏れインダクタンスはあくまでも「チョークと等価な成分」に過ぎないので、チョークとしての物理的実体は存在しない。
【００１１】
さて、この漏れインダクタンスをトランスの作り方を工夫する事で所望のインダクタンスとして作り出す事ができれば、共振チョーク２３と同じ働きをさせる事ができるので、共振チョーク２３を削除する事が可能である。これによりコンバータを小型化、軽量化する事ができる。しかしながらクランプダイオードを入れて整流ダイオードのサージ電圧を抑制する事が必要な場合、共振チョーク２３をトランスの漏れインダクタンスで代用する事はできない。なぜなら漏れインダクタンスに物理的実体は存在しないため、「漏れインダクタンスと一次巻線の間」は存在せず、クランプダイオードを接続する事が不可能になるからである。
【００１２】
整流ダイオード１１〜１４に発生するサージ電圧を抑制するには、リカバリー電流を減らせばよいので別の手段もある。その一つの手段は、出力チョーク２１を短絡して共振チョーク２３を電流不連続モードで動作させる事である。出力チョーク２１を短絡した回路を図１０に示す。この動作モードでは整流ダイオード１１〜１４の電流がゼロになってから、整流ダイオードに印加される電圧が切替わるため、リカバリー電流を大幅に抑制する事が可能である。電流不連続モードにおける共振チョークの電流波形例を図１１に示す。
【００１３】
しかしながら電流不連続モードでは共振チョークの電流波形が図１１に示す様に三角波になるため、同じ電力を出力する際に電流連続モードと比べて、電流のピーク値と実効値が大幅に大きくなる。この為、ＭＯＳＦＥＴ１〜４の導通損失とトランス２２の銅損が大きくなる問題があった。
【００１４】
整流ダイオードのリカバリー電流を減らす別の手法として、直列共振コンバータを使う方法も知られている。直列共振コンバータの一例を図１２に示す。ＭＯＳＦＥＴ１〜４の４つの素子がブリッジ接続され、その直流入力に入力端子４１、４２が接続されている。またダイオード１１〜１４の４つの素子がブリッジ接続され、その直流出力に出力コンデンサ３１と出力端子４３、４４が接続されている。ＭＯＳＦＥＴ１〜４で構成されるブリッジ回路の交流出力と、ダイオード１１〜１４で構成されるブリッジ回路の交流入力はトランス２２を介して接続されている。またトランス２２の一次巻線とＭＯＳＦＥＴ１〜４で構成されるブリッジ回路の間に共振チョーク２３と共振コンデンサ３２で構成される直列共振回路が挿入されている。またトランス２２の一次巻線と並列にチョーク２４が接続されている。
【００１５】
このように接続された直列共振コンバータにおいて、ＭＯＳＦＥＴ１と２をデューティ５０％で交互にオンオフし、ＭＯＳＦＥＴ３と４をデューティ５０％で交互にオンオフし、ＭＯＳＦＥＴ１と２の位相とＭＯＳＦＥＴ３と４の位相を１８０度ずらし、スイッチング周波数を制御する。これにより整流ダイオード１１〜１４に流れる電流が正弦波に近づき、整流ダイオード１１〜１４の電流がゼロになってから、整流ダイオードに印加される電圧が切替わるため、リカバリー電流を大幅に抑制する事が可能になる。
【００１６】
ＭＯＳＦＥＴ１〜４をゼロ電圧スイッチングさせるために必要な電流は、トランス２２の一次巻線と並列に接続したチョーク２４で確保する。このチョークはトランス２２の励磁インダクタンスで代用する事も可能である。共振チョーク２３の電流波形例を図１３に示す。
【００１７】
しかしながら直列共振コンバータの場合、共振コンデンサ３２に大電流が流れるため大型部品が必要となる問題があり、装置を小型化する事が難しい。また図１３の様に電流がゼロになる期間を最小限にできるのは入力電圧と出力電圧の比がある狭い範囲に収まっている場合に限られ、そこから外れると電流の実効値が大きくなる問題があった。その場合の波形例を図１４に示す。この問題は出力電圧の変動幅が大きいバッテリーチャージャーに使う場合に顕著に表れる。
【００１８】
これとは別に、電流不連続モードや直列共振コンバータの様に出力チョークをなくすのではなく、小型化する方法としてマルチレベルコンバータが知られている。マルチレベルコンバータとインバータの一般形は非特許文献１で開示されている。
マルチレベルコンバータの一例を図１５に示す。この回路は、図７のフルブリッジコンバータに対してＭＯＳＦＥＴ１をＭＯＳＦＥＴ１とＭＯＳＦＥＴ５の直列回路に置き換え、ＭＯＳＦＥＴ２をＭＯＳＦＥＴ６とＭＯＳＦＥＴ２の直列回路に置き換え、ＭＯＳＦＥＴ１とＭＯＳＦＥＴ５の接続点と、ＭＯＳＦＥＴ６とＭＯＳＦＥＴ２の接続点の間にコンデンサ３３を接続したものである。
【００１９】
このように構成されたマルチレベルコンバータにおいて、ＭＯＳＦＥＴ３とＭＯＳＦＥＴ４をデューティ５０％で交互にオンオフし、それに合わせてＭＯＳＦＥＴ１、２、５、６のオン時間を制御する事で出力電圧とコンデンサ３３の電圧を制御する。共振チョーク２３とトランス２２の一次巻線の直列回路に印加される電圧を図１６に示す。このように電圧を階段状に変化させることによって、出力チョーク２１と出力コンデンサ３１で構成されるＬＣフィルタの入力電圧も階段状になり、階段状でない場合に比べて出力チョークのリップル電流が減る。これは同じリップル電流を確保する為に必要なインダクタンスが減る事を意味するので、出力チョークを小型化する事が可能になる。
【００２０】
しかしながら整流ダイオード１１〜１４のリカバリー電流によって、整流ダイオード１１〜１４にサージ電圧が発生する点はフルブリッジコンバータと同様であるので、スナバ回路、あるいはクランプダイオードの様な対策が必要になる点ではフルブリッジコンバータと同じ課題を持つ。
【先行技術文献】
【非特許文献】
【００２１】
【非特許文献１】T.A.MEYNARD and H.FOCH, “MULTI-LEVEL CONVERSION:HIGH VOLTAGE CHOPPERS AND VOLTAGE-SOURCE INVERTERS”, Power Electronics Specialists Conference, 1992. PESC '92 Record., pp.397 - 403 vol.1
【発明の概要】
【００２２】
出力チョークを短絡したマルチレベルコンバータにおいて、整流ダイオードを電流不連続モードで使用する事により、課題を解決する。
【発明が解決しようとする課題】
【００２３】
従来のフルブリッジコンバータには、整流ダイオードのリカバリー電流が共振チョークに流れ、それにより蓄積されたエネルギーが整流ダイオードの寄生容量に移動する事で発生するサージ電圧の実効値が大きい問題がある。
【００２４】
このサージ電圧のピーク値が整流ダイオードの耐圧を超えないようにするためにスナバ回路を追加すると、スナバ回路の損失が大きいためにスナバ回路が大型化する問題がある。別の対策としてクランプダイオードを追加する方法もあるが、部品追加による大型化の問題と、トランスの漏れインダクタンスを活用して共振チョークを削除する事ができなくなる問題がある。
【００２５】
別の手段として出力チョークを短絡して電流不連続モードで動作させる方法もあるが、この場合はＭＯＳＦＥＴの導通損失とトランスの銅損が大きくなる問題が発生する。
【００２６】
更に別の手段として共振回路を追加する方法もあるが、入出力電圧比が最適点から外れると電流の実効値が大きくなり、ＭＯＳＦＥＴの導通損失とトランスの銅損が大きくなる問題が発生する。
【００２７】
またマルチレベルコンバータを使うと出力のＬＣフィルタを小型化できることが知られているが、整流ダイオードのサージ電圧が大きくなる問題は、フルブリッジコンバータと同様に存在する。
【課題を解決するための手段】
【００２８】
本発明の内の第１の発明の絶縁型マルチレベルコンバータは、ブリッジ接続されたＭＯＳＦＥＴ１〜４と、その直流入力に接続された入力端子４１、４２と、ブリッジ接続されたダイオード１１〜１４と、その直流出力に接続された出力チョーク２１と出力コンデンサ３１で構成されるＬＣフィルタと、ＬＣフィルタの出力に接続された出力端子４３、４４と、ＭＯＳＦＥＴ１〜４で構成されるブリッジ回路の交流出力とダイオード１１〜１４で構成されるブリッジ回路の交流入力を接続するトランス２２と、トランス２２の一次巻線とＭＯＳＦＥＴ１〜４で構成されるブリッジ回路の間に挿入される共振チョーク２３とを備えるフルブリッジコンバータに対して、ＭＯＳＦＥＴ１をＭＯＳＦＥＴ１とＭＯＳＦＥＴ５の直列回路に置き換え、ＭＯＳＦＥＴ２をＭＯＳＦＥＴ６とＭＯＳＦＥＴ２の直列回路に置き換え、ＭＯＳＦＥＴ１とＭＯＳＦＥＴ５の接続点と、ＭＯＳＦＥＴ６とＭＯＳＦＥＴ２の接続点の間にコンデンサ３３を接続し、トランス２２の一次巻線と並列にチョーク２４を接続し、出力チョーク２１を短絡し、ダイオード１１〜１４が電流不連続モードで使用される事を特徴とする。
【００２９】
本発明の内の第２の発明の絶縁型マルチレベルコンバータは、ブリッジ接続されたＭＯＳＦＥＴ１〜４と、その直流入力に接続された入力端子４１、４２と、ブリッジ接続されたダイオード１１〜１４と、その直流出力に接続された出力チョーク２１と出力コンデンサ３１で構成されるＬＣフィルタと、ＬＣフィルタの出力に接続された出力端子４３、４４と、ＭＯＳＦＥＴ１〜４で構成されるブリッジ回路の交流出力とダイオード１１〜１４で構成されるブリッジ回路の交流入力を接続するトランス２２と、トランス２２の一次巻線とＭＯＳＦＥＴ１〜４で構成されるブリッジ回路の間に挿入される共振チョーク２３とを備えるフルブリッジコンバータに対して、ＭＯＳＦＥＴ１をＭＯＳＦＥＴ１とＭＯＳＦＥＴ５の直列回路に置き換え、ＭＯＳＦＥＴ２をＭＯＳＦＥＴ６とＭＯＳＦＥＴ２の直列回路に置き換え、入力端子４１、４２間にコンデンサ３４とコンデンサ３５の直列回路を接続し、ＭＯＳＦＥＴ１とＭＯＳＦＥＴ５の接続点にカソードを接続してコンデンサ３４とコンデンサ３５の接続点にアノードを接続したダイオード１７を備え、ＭＯＳＦＥＴ６とＭＯＳＦＥＴ２の接続点にアノードを接続してコンデンサ３４とコンデンサ３５の接続点にカソードを接続したダイオード１８を備え、トランス２２の一次巻線と並列にチョーク２４を接続し、出力チョーク２１を短絡し、ダイオード１１〜１４が電流不連続モードで使用される事を特徴とする。
【００３０】
本発明の内の第３の発明の絶縁型マルチレベルコンバータは、ブリッジ接続されたＭＯＳＦＥＴ１〜４と、その直流入力に接続された入力端子４１、４２と、ブリッジ接続されたダイオード１１〜１４と、その直流出力に接続された出力チョーク２１と出力コンデンサ３１で構成されるＬＣフィルタと、ＬＣフィルタの出力に接続された出力端子４３、４４と、ＭＯＳＦＥＴ１〜４で構成されるブリッジ回路の交流出力とダイオード１１〜１４で構成されるブリッジ回路の交流入力を接続するトランス２２と、トランス２２の一次巻線とＭＯＳＦＥＴ１〜４で構成されるブリッジ回路の間に挿入される共振チョーク２３とを備えるフルブリッジコンバータに対して、ＭＯＳＦＥＴ１をＭＯＳＦＥＴ１、ＭＯＳＦＥＴ５、ＭＯＳＦＥＴ７の直列回路に置き換え、ＭＯＳＦＥＴ２をＭＯＳＦＥＴ８、ＭＯＳＦＥＴ６、ＭＯＳＦＥＴ２の直列回路に置き換え、ＭＯＳＦＥＴ１とＭＯＳＦＥＴ５の接続点と、ＭＯＳＦＥＴ６とＭＯＳＦＥＴ２の接続点の間にコンデンサ３３を接続し、ＭＯＳＦＥＴ５とＭＯＳＦＥＴ７の接続点と、ＭＯＳＦＥＴ８とＭＯＳＦＥＴ６の接続点の間にコンデンサ３６を接続し、トランス２２の一次巻線と並列にチョーク２４を接続し、出力チョーク２１を短絡し、ダイオード１１〜１４が電流不連続モードで使用される事を特徴とする。
【発明の効果】
【００３１】
本発明の絶縁型マルチレベルコンバータによれば、次の効果がある。
【００３２】
第一に、整流ダイオードの電流を電流不連続モードで使用する事ができるので、整流ダイオードのリカバリー電流を抑制できる。したがって整流ダイオードに発生するサージ電圧が大幅に小さくなる。これによりスナバ回路が小型になる。
【００３３】
第二に、電流不連続モードで動作させるにもかかわらず、マルチレベルコンバータの性質によって共振チョークの電圧が階段状となるため、その電流のピーク値と実効値が抑制される。したがって電流不連続モードと比べてＭＯＳＦＥＴの導通損失と、トランスの銅損を削減する事ができる。しかも直列共振コンバータの様に共振回路を必要としないので共振コンデンサが不要である。
【００３４】
第三に、トランス一次巻線と並列に接続したチョークの電流によってＭＯＳＦＥＴのゼロ電圧スイッチングが可能である。このチョークはトランスの励磁インダクタンスによって代用できるので、トランスのコアにギャップを入れて調整するだけで良く、部品点数増加による大型化を招かずにゼロ電圧スイッチングを実現できる。直列共振コンバータにも同様の作用はあるが、こちらはスイッチング周波数を変調するため、軽負荷で周波数が高い時にゼロ電圧スイッチングさせるために、励磁インダクタンスを設定すると、重負荷で周波数が下がると必要以上の励磁電流が流れる問題がある。しかし本発明のコンバータは周波数一定で動作させることが可能であるため、このような無駄はない。
【００３５】
第四に、出力チョークを削除できるのでフルブリッジコンバータよりも小型・軽量化できる。
【００３６】
第五に、電流不連続モードで動作させることにより、整流ダイオードのサージ電圧対策としてクランプダイオードが不要になるので、トランスの構造を工夫して所望の漏れインダクタンスを作り出すことにより、共振チョークを削除する事ができる。
【図面の簡単な説明】
【００３７】
【図１】図１は本発明の実施例１を示す回路図である。
【図２】図２は図１の共振チョーク２３の電圧波形例である。
【図３】図３は図１の共振チョーク２３の電流波形例である。
【図４】図４は本発明の実施例２を示す回路図である。
【図５】図５は本発明の実施例３を示す回路図である。
【図６】図６は図５の共振チョーク２３の電流波形例である。
【図７】図７は従来のフルブリッジコンバータを示す回路図である。
【図８】図８は図７の共振チョーク２３の電流波形例である。
【図９】図９は図７の回路に対するサージ電圧対策回路の例である。
【図１０】図１０は従来のフルブリッジコンバータを電流不連続モードで使う場合の回路例である。
【図１１】図１１は図１０の共振チョーク２３の電流波形例である。
【図１２】図１２は従来の直列共振コンバータを示す回路例である。
【図１３】図１３は図１２の共振チョーク２３の電流波形例である。
【図１４】図１４は図１２の共振チョーク２３の電流波形の他の例である。
【図１５】図１５は従来のマルチレベルコンバータを示す回路例である。
【図１６】図１６は図１５の共振チョーク２３とトランス２２一次巻線の直列回路電圧の波形例である。
【発明を実施するための形態】
【００３８】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかである。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００３９】
（実施例１の構成）
図１は、本発明の実施例１における絶縁型ＤＣ／ＤＣコンバータを示す回路図である。
この絶縁型ＤＣ／ＤＣコンバータは、３レベル（ｎ＝３）のマルチレベルコンバータである。本発明の第一の発明のｎレベル絶縁型ＤＣ／ＤＣコンバータは、入力端子対と、一端が前記入力端子の一方に接続され、還流手段を有する（ｎ−１）個のスイッチ素子が直列接続された第一の直列回路と（ｎ≧３）、一端が前記第一の直列回路に接続され、他端が前記入力端子の他方に接続され、その間に還流手段を有する（ｎ−１）個のスイッチ素子が直列接続された第二の直列回路と、前記第一の直列回路の第（ｍ＋１）のスイッチ素子と第（ｍ＋２）のスイッチ素子の接続点と、前記第二の直列回路の第（ｎ−２−ｍ）のスイッチ素子と第（ｎ−１−ｍ）のスイッチ素子の接続点と、の間にそれぞれ接続された（ｎ−２）個のコンデンサと（０≦ｍ≦ｎ−３）、入力端子対の間に接続された第一のスイッチ素子と第二のスイッチ素子の直列回路と、前記第一の直列回路と第二の直列回路の接続点と、前記第一のスイッチ素子と前記第二のスイッチ素子の接続点の間に接続された第一のチョークと第二のチョークの直列回路と、前記第二のチョークに並列接続されたトランスの一次巻線と、前記トランスの二次巻線に接続された整流回路と、前記整流回路に接続された平滑回路と、前記平滑回路に接続された出力端子対とで構成される。
【００４０】
図１のレベル数は３であるのでｎ＝３、０≦ｍ≦ｎ−３＝０となる。すなわちｍ＝０である。したがってこの場合、第一の直列回路及び第二の直列回路にはそれぞれ（ｎ−１）個、すなわち２個、合計４個のスイッチ素子が直列に接続される。具体的には、この絶縁型ＤＣ／ＤＣコンバータは、以下の構成になる。この絶縁型ＤＣ／ＤＣコンバータは、入力端子４１と、入力端子４２と、入力端子４１、４２の間に接続されたスイッチ素子であるＭＯＳＦＥＴ１（第一の直列回路の第一のスイッチ素子）、ＭＯＳＦＥＴ５（第一の直列回路の第二のスイッチ素子）、ＭＯＳＦＥＴ６（第二の直列回路の第一のスイッチ素子）、ＭＯＳＦＥＴ２（第二の直列回路の第二のスイッチ素子）の直列回路とを備えている。なお、ＭＯＳＦＥＴ６は第二の直列回路の第（ｎ−２−ｍ）のスイッチ素子であり、ＭＯＳＦＥＴ２は第二の直列回路の第（ｎ−１−ｍ）のスイッチ素子である。上記の通りｎ＝３であり、ｍ＝ｎ−３＝０となるため、ＭＯＳＦＥＴ６は第二の直列回路の第１のスイッチ素子であり、ＭＯＳＦＥＴ２は第二の直列回路の第２のスイッチ素子となる。また、この絶縁型ＤＣ／ＤＣコンバータは、入力端子４１、４２間に接続されたＭＯＳＦＥＴ３とＭＯＳＦＥＴ４の直列回路を備えている。また、この絶縁型ＤＣ／ＤＣコンバータは、ＭＯＳＦＥＴ５とＭＯＳＦＥＴ６の直列回路と並列に接続されたコンデンサ３３を備えている。なお、本実施例においては、コンデンサは（ｎ−２）個、すなわち１個であるため、コンデンサ３３のみとなる。また、この絶縁型ＤＣ／ＤＣコンバータは、ＭＯＳＦＥＴ５とＭＯＳＦＥＴ６との接続点と、ＭＯＳＦＥＴ３とＭＯＳＦＥＴ４との接続点と、の間に接続された共振チョーク２３とトランス２２の一次巻線との直列回路を備えている。また、この絶縁型ＤＣ／ＤＣコンバータは、トランス２２の一次巻線と並列に接続されたチョーク２４を備えている。またトランス２２の二次巻線には整流ダイオード１１、整流ダイオード１２、整流ダイオード１３、整流ダイオード１４で構成される整流回路が接続されている。この整流回路にはコンデンサ３１で構成される平滑回路が接続され、この平滑回路には出力端子４３と出力端子４４が接続されている。
【００４１】
（実施例１の動作）
このように構成された実施例１における絶縁型ＤＣ／ＤＣコンバータにおいて、ＭＯＳＦＥＴ３とＭＯＳＦＥＴ４をデューティ５０％で交互にオンオフさせ、それに合わせてＭＯＳＦＥＴ１、ＭＯＳＦＥＴ２、ＭＯＳＦＥＴ５、および、ＭＯＳＦＥＴ６のオン時間を制御する事で出力電圧とコンデンサ３３の電圧を制御する。そして共振チョーク２３のインダクタンスを調整して整流ダイオード１１、整流ダイオード１２、整流ダイオード１３、および、整流ダイオード１４を電流不連続モードで動作させる。これによりリカバリー電流を抑制する事ができ、サージ電圧の実効値を小さくする事ができる。サージ電圧の実効値が小さくなる事で、スナバ回路が小型になるメリットがある。
電流不連続モードでリカバリー電流が小さくなるのは、ダイオード電流がゼロになってから電圧が印加される動作となる事が原因である。
【００４２】
従来の回路では単に電流不連続モードにすると、共振チョークの電流波形が三角波になって同じ電力を出力するのに必要な実効値が増え、ＭＯＳＦＥＴの導通損失と共振チョークおよびトランスの銅損が増える問題があったが、本発明はその問題を解決している。
本発明の回路は一次側が図１５と同じである。したがって、共振チョーク２３とトランス２２の一次巻線の直列回路に印加される電圧の波形は図１６と同じとなる。一方、二次側の回路は出力チョークが短絡されている点が異なる。出力チョークが存在しないため、整流ダイオード１１と整流ダイオード１４あるいは整流ダイオード１２と整流ダイオード１３が導通している期間、トランス２２の二次巻線電圧は出力電圧と等しくなり、したがって、トランス２２の一次巻線電圧は出力電圧がトランス２２の一次巻線と二次巻線の巻数比で変換された値になる。共振チョーク電圧は図１６の階段状に変化する電圧からトランス２２の一次巻線電圧を引いた電圧となる為、図２の波形となる。この電圧波形により共振チョーク電流は図３の電流波形のように変化する。このため共振チョーク電流は三角波の頭が削られたような波形となり、三角波と比べてピーク値が下がり、実効値を抑える事が可能となる。
【００４３】
また本発明の回路は、整流ダイオード１１と整流ダイオード１４あるいは整流ダイオード１２と整流ダイオード１３の電流がゼロになった後に共振チョーク２３に流れる電流がチョーク２４の電流と等しくなる、という点で直列共振コンバータと同じになる。図３の波形と図１３の波形の類似性を見ても、それは明らかである。したがってチョーク２４の電流を使ってＭＯＳＦＥＴ１〜４の出力容量を放電し、ゼロ電圧スイッチングを可能にする作用は、直列共振コンバータと同様に本発明の回路にも存在する。これにより出力容量を短絡する事によるスイッチングノイズを抑制できるメリットがある。
出力容量をゼロボルトまで放電した後にＭＯＳＦＥＴ電圧を反転させない為に、ＭＯＳＦＥＴの順方向に対して逆方向にダイオードが並列接続されている必要があるが、これはＭＯＳＦＥＴの寄生ダイオードを活用する事ができる。
なおチョーク２４はトランス２２の励磁インダクタンスを活用する事で部品を追加せずとも同じ作用が得られることが直列共振コンバータで知られているが、この点は本発明の回路でも同様である。
【００４４】
加えて直列共振コンバータよりも優れた点もある。直列共振コンバータは周波数制御であるため、負荷が重くなってスイッチング周波数が下がると、チョーク２４の電流が増える。したがって軽負荷でＭＯＳＦＥＴ１〜４の出力容量を放電するのに十分な電流を確保すると、重負荷でチョーク２４の電流が必要以上に増える問題があった。図１４はそのような状態の電流波形を示したものであるが、電流の実効値が増えるためＭＯＳＦＥＴ１〜４の導通損失、トランス２２の銅損が増えてしまう。
これに対して本発明の回路は直列共振回路を持たない為、周波数制御をする必要がない。周波数一定でＭＯＳＦＥＴ１、ＭＯＳＦＥＴ５、ＭＯＳＦＥＴ６、および、ＭＯＳＦＥＴ２のオン時間を制御すればコンデンサ３３の電圧と出力電圧を制御できる。したがって、負荷によらずチョーク２４の電流を一定にでき、必要以上の電流が流れてしまう無駄がない。
【００４５】
フルブリッジコンバータと比較すれば出力チョークが存在しない点で小型化に有利である。
また電流不連続モードで動作させることで整流ダイオードのサージ電圧対策をしているので、クランプダイオードが不要である。クランプダイオードが不要であるため、トランスの構造を工夫して所望の漏れインダクタンスを作り出す事ができれば、共振チョーク２３とトランス２２を一体化する事ができる。チョーク２４はトランス２２の励磁インダクタンスで代用できる事は既に述べたので、共振チョーク２３とトランス２２、チョーク２４の三部品を一体化する事も可能になる。これにより巻線部品が一つに集約されるので、更に小型化が実現できる。
【００４６】
（実施例１の効果）
以上の作用により、本発明の回路を使う事で整流ダイオードのスナバ回路を小型化でき、単なる電流不連続モードと比べてＭＯＳＦＥＴ１〜６の導通損失と共振チョーク２３およびトランス２２の銅損を減らす事ができ、ＭＯＳＦＥＴ１〜６のゼロ電圧スイッチングによってスイッチングノイズを抑制でき、かつ負荷によってゼロ電圧スイッチングを実現するために無駄な電流が流れる事もなく、クランプダイオードが不要になるため共振チョーク２３とトランス２２を一体化する事が可能になってコンバータの小型化を実現できる。
【実施例２】
【００４７】
（実施例２の構成）
図４は、本発明の実施例２における絶縁型ＤＣ／ＤＣコンバータを示す回路図である。
この絶縁型ＤＣ／ＤＣコンバータも、３レベル（ｎ＝３）のマルチレベルコンバータである。本発明の第二の発明のｎレベル絶縁型ＤＣ／ＤＣコンバータは、入力端子対と、一端が前記入力端子の一方に接続され、還流手段を有する（ｎ−１）個のスイッチ素子が直列接続された第一の直列回路と（ｎ≧３）、一端が前記第一の直列回路に接続され、他端が前記入力端子の他方に接続され、その間に還流手段を有する（ｎ−１）個のスイッチ素子が直列接続された第二の直列回路と、入力端子対の間に（ｎ−１）個のコンデンサが直列接続されたコンデンサの直列回路と、前記第一の直列回路の第（ｍ＋１）のスイッチ素子と第（ｍ＋２）のスイッチ素子の接続点にカソードが接続され、前記コンデンサの直列回路の第（ｍ＋１）のコンデンサと第（ｍ＋２）のコンデンサとの接続点にアノードが接続された（ｎ−２）個のダイオードと（０≦ｍ≦ｎ−３）、前記第二の直列回路の第（ｎ−２−ｍ）のスイッチ素子と第（ｎ−１−ｍ）のスイッチ素子の接続点にアノードが接続され、前記コンデンサの直列回路の第（ｎ−２−ｍ）のコンデンサと第（ｎ−１−ｍ）のコンデンサの接続点にカソードが接続された（ｎ−２）個のダイオードと、入力端子対の間に接続された第一のスイッチ素子と第二のスイッチ素子の直列回路と、前記第一の直列回路と第二の直列回路の接続点と、前記第一のスイッチ素子と前記第二のスイッチ素子の接続点の間に接続された第一のチョークと第二のチョークの直列回路と、前記第二のチョークに並列接続されたトランスの一次巻線と、前記トランスの二次巻線に接続された整流回路と、前記整流回路に接続された平滑回路と、前記平滑回路に接続された出力端子対とで構成される。
【００４８】
図２のレベル数は３であるのでｎ＝３、０≦ｍ≦ｎ−３＝０となる。したがって実施例１と同様に、ｍ＝０となる。この絶縁型ＤＣ／ＤＣコンバータは、前記実施例１における絶縁型ＤＣ／ＤＣコンバータと以下の点で相違する。先ず、この絶縁型ＤＣ／ＤＣコンバータは、コンデンサ３３を有しない。その一方、この絶縁型ＤＣ／ＤＣコンバータは、入力端子４１と入力端子４２との間に、コンデンサ３４とコンデンサ３５との直列回路を接続し、ダイオード１７のアノードとダイオード１８のカソードをコンデンサ３４とコンデンサ３５との接続点に接続し、ダイオード１７のカソードをＭＯＳＦＥＴ１とＭＯＳＦＥＴ５の接続点に接続し、ダイオード１８のアノードをＭＯＳＦＥＴ６とＭＯＳＦＥＴ２の接続点に接続した構成を有する。なお、本実施例においては、コンデンサの直列回路は、（ｎ−１）個のコンデンサが直列接続される構成であるため、２個のコンデンサ３４、３５を有する。また、第一の直列回路には（ｎ−２）個のダイオードが接続され、第二の直列回路にも（ｎ−２）個のダイオードが接続される構成であるから、それぞれ１個のダイオード、計２個のダイオード１７、１８を有する。
このように構成された実施例２における絶縁型ＤＣ／ＤＣコンバータは、実施例１がフライングキャパシタ型マルチレベルコンバータと呼ばれるのに対して、ダイオードクランプ型マルチレベルコンバータと呼ばれている。
【００４９】
（実施例２の動作）
このように構成された実施例２における絶縁型ＤＣ／ＤＣコンバータにおいて、ＭＯＳＦＥＴ３とＭＯＳＦＥＴ４をデューティ５０％で交互にオンオフさせ、それに合わせてＭＯＳＦＥＴ１、ＭＯＳＦＥＴ２、ＭＯＳＦＥＴ５、および、ＭＯＳＦＥＴ６のオン時間を制御する事で出力電圧とコンデンサ３４あるいはコンデンサ３５の電圧を制御する。そして共振チョーク２３のインダクタンスを調整してダイオード１１、ダイオード１２、ダイオード１３、および、ダイオード１４を電流不連続モードで動作させる。
【００５０】
（実施例２の効果）
フライングキャパシタ型でもダイオードクランプ型でも共振チョーク２３とトランス２２の一次巻線の直列回路に図１６に示す階段状の電圧を印加できる事に変わりはないので、実施例１と全く同じ効果が得られる。
【実施例３】
【００５１】
（実施例３の構成）
図５は、本発明の実施例３における絶縁型ＤＣ／ＤＣコンバータを示す回路図である。
この絶縁型ＤＣ／ＤＣコンバータは、図１図示の実施例１における絶縁型ＤＣ／ＤＣコンバータに係るＭＯＳＦＥＴ５をＭＯＳＦＥＴ５とＭＯＳＦＥＴ７の直列回路に置き換え、同じくＭＯＳＦＥＴ６をＭＯＳＦＥＴ８とＭＯＳＦＥＴ６の直列回路に置き換える。また、ＭＯＳＦＥＴ５とＭＯＳＦＥＴ７との接続点とＭＯＳＦＥＴ８とＭＯＳＦＥＴ６との接続点の間にコンデンサ３６を接続した構成となっている。
このように構成された実施例３における絶縁型ＤＣ／ＤＣコンバータは、実施例１がフライングキャパシタ型３レベルコンバータと呼ばれるのに対して、フライングキャパシタ型４レベル（ｎ＝４）コンバータと呼ばれている。この場合、０≦ｍ≦ｎ−３より、ｍ＝０、１となる。従って、第一の直列回路及び第二の直列回路にはそれぞれ３個、合計６個のＭＯＳＦＥＴ１、５、７、８、６、２が直列に接続される。また、コンデンサは（ｎ−２）個、すなわち２個であるため、本実施例ではコンデンサ３３およびコンデンサ３６となる。
【００５２】
（実施例３の動作）
このように構成された実施例３における絶縁型ＤＣ／ＤＣコンバータにおいて、ＭＯＳＦＥＴ３とＭＯＳＦＥＴ４をデューティ５０％で交互にオンオフさせ、それに合わせてＭＯＳＦＥＴ１、ＭＯＳＦＥＴ２、ＭＯＳＦＥＴ５、ＭＯＳＦＥＴ６、ＭＯＳＦＥＴ７、および、ＭＯＳＦＥＴ８のオン時間を制御する事で出力電圧とコンデンサ３３およびコンデンサ３６の電圧を制御する。そして共振チョーク２３のインダクタンスを調整してダイオード１１、ダイオード１２、ダイオード１３、および、ダイオード１４を電流不連続モードで動作させる。
【００５３】
（実施例３の効果）
実施例１では共振チョーク２３とトランス２２の一次巻線の直列回路に印加される電圧は、図１６に示す様に入力電圧、入力電圧／２、ゼロの３レベルからなる階段状の波形であったが、実施例３では入力電圧、入力電圧×２／３、入力電圧／３、ゼロの４レベルからなる階段状の波形となる。これにより共振チョーク電流は図６に示す波形となるが、実施例１と大きくは変わらない。したがって実施例１と同じ効果が得られる。
実施例３はＭＯＳＦＥＴ１、２、５、６、７、８として実施例１のＭＯＳＦＥＴ１、２、５、６よりも低耐圧のＭＯＳＦＥＴを使う事ができるため、ＭＯＳＦＥＴのオン抵抗が下がり、トータルの導通損失を減らす事ができる。
【００５４】
ここでは３レベルのマルチレベルコンバータと、４レベルのマルチレベルコンバータを例として挙げたが、レベル数はこの二つに限定されるものではない。
【００５５】
例えば、６レベル（ｎ＝６）のフライングキャパシタ型マルチレベルコンバータは、０≦ｍ≦ｎ−３より、ｍ＝０〜３となる。この場合、第一の直列回路及び第二の直列回路にはそれぞれ５個、合計１０個のスイッチ素子が直列に接続される。また、第一の直列回路の第一のスイッチ素子と第二のスイッチ素子との接続点と、第二の直列回路の第五のスイッチ素子と第四のスイッチ素子の接続点と、の間にコンデンサが接続される。同様に、第一の直列回路の第二のスイッチ素子と第三のスイッチ素子との接続点と、第二の直列回路の第四のスイッチ素子と第三のスイッチ素子との接続点と、の間にコンデンサが接続される。また同様に、第一の直列回路の第三のスイッチ素子と第四のスイッチ素子との接続点と、第二の直列回路の第三スイッチ素子と第二のスイッチ素子との接続点と、の間にコンデンサが接続される。また同様に、第一の直列回路の第四のスイッチ素子と第五のスイッチ素子との接続点と、第二の直列回路の第二スイッチ素子と第一のスイッチ素子との接続点と、の間に、それぞれコンデンサが接続される。
【００５６】
また、例えば、６レベル（ｎ＝６）のダイオードクランプ型マルチレベルコンバータは、フライングキャパシタ型マルチレベルコンバータと同様に、ｍ＝０〜３となる。この場合、第一の直列回路及び第二の直列回路にはそれぞれ５個、合計１０個のスイッチ素子が直列に接続される。また、コンデンサの直列回路には５個のコンデンサが直列に接続される。また、第一の直列回路の第一のスイッチ素子と第二のスイッチ素子との接続点に第一のダイオードのカソードが接続され、コンデンサの直列回路の第一のコンデンサと第二のコンデンサとの接続点に第一のダイオードのアノードが接続される。また、第二の直列回路の第五のスイッチ素子と第四のスイッチ素子との接続点に別の第一のダイオードのアノードが接続され、コンデンサの直列回路の第一のコンデンサと第二のコンデンサとの接続点に別の第一のダイオードのカソードが接続される。同様に、第一の直列回路の第二のスイッチ素子と第三のスイッチ素子との接続点に第二のダイオードのカソードが接続され、コンデンサの直列回路の第二のコンデンサと第三のコンデンサとの接続点に第二のダイオードのアノードが接続される。また、第二の直列回路の第四のスイッチ素子と第三のスイッチ素子との接続点に別の第二のダイオードのアノードが接続され、コンデンサの直列回路の第二のコンデンサと第三のコンデンサとの接続点に別の第二のダイオードのカソードが接続される。また同様に、第一の直列回路の第三のスイッチ素子と第四のスイッチ素子との接続点に第三のダイオードのカソードが接続され、コンデンサの直列回路の第三のコンデンサと第四のコンデンサとの接続点に第三のダイオードのアノードが接続される。また、第二の直列回路の第三のスイッチ素子と第二のスイッチ素子との接続点に別の第三のダイオードのアノードが接続され、コンデンサの直列回路の第三のコンデンサと第四のコンデンサとの接続点に別の第三のダイオードのカソードが接続される。さらに、第一の直列回路の第四のスイッチ素子と第五のスイッチ素子との接続点に第四のダイオードのカソードが接続され、コンデンサの直列回路の第四のコンデンサと第五のコンデンサとの接続点に第四のダイオードのアノードが接続される。また、第二の直列回路の第二のスイッチ素子と第一のスイッチ素子との接続点に別の第四のダイオードのアノードが接続され、コンデンサの直列回路の第四のコンデンサと第五のコンデンサとの接続点に別の第四のダイオードのカソードが接続される。
【００５７】
また二次側の回路として全波整流回路の例を挙げたが、センタータップ整流回路に変形するなどの応用が可能である。
また整流素子として整流ダイオードを使用する回路を例に挙げているが、整流ダイオードに限定されるものではない。例えばスイッチ素子と駆動回路を組み合わせて整流素子の機能を実現する同期整流回路とする事も可能である。
【００５８】
更なる応用として、これまでの説明ではスイッチ素子としてＭＯＳＦＥＴを使う回路を例として挙げたが、ＩＧＢＴその他スイッチ素子を使うこともできる。この場合、スイッチ素子の順方向に対して逆方向に接続される還流ダイオードを追加することにより、ＭＯＳＦＥＴと等価なスイッチ素子に置き換える変形も可能である。
【００５９】
また、これまでの説明では、図１０で示す回路のＭＯＳＦＥＴ１、ＭＯＳＦＥＴ２で構成されるアームをマルチレベル化し、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４で構成されるアームはそのまま残しておく例を挙げたが、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４で構成されるアームも合わせてマルチレベル化する応用も可能である。
この場合、各アームが交互にＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４で構成されるアームと同じ役割を果たすように制御すればよい。例えば図１で示す回路を用いた場合、ＭＯＳＦＥＴ１とＭＯＳＦＥＴ５を同時にオンさせ、ＭＯＳＦＥＴ２とＭＯＳＦＥＴ６を同時にオンさせれば、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４で構成されるアームと同じ役割を果たさせる事が可能である。
【符号の説明】
【００６０】
１    ＭＯＳＦＥＴ
２    ＭＯＳＦＥＴ
３    ＭＯＳＦＥＴ
４    ＭＯＳＦＥＴ
５    ＭＯＳＦＥＴ
６    ＭＯＳＦＥＴ
７    ＭＯＳＦＥＴ
８    ＭＯＳＦＥＴ
１１  整流ダイオード
１２  整流ダイオード
１３  整流ダイオード
１４  整流ダイオード
１５  ダイオード
１６  ダイオード
１７  ダイオード
１８  ダイオード
２１  チョーク
２２  トランス
２３  共振チョーク
２４  チョーク
３１  コンデンサ
３２  コンデンサ
３３  コンデンサ
３４  コンデンサ
３５  コンデンサ
３６  コンデンサ
４１  入力端子
４２  入力端子
４３  出力端子
４４  出力端子
【図１】
2015027169.tif 000003
【図２】
2015027169.tif 000004
【図３】
2015027169.tif 000005
【図４】
2015027169.tif 000006
【図５】
2015027169.tif 000007
【図６】
2015027169.tif 000008
【図７】
2015027169.tif 000009
【図８】
2015027169.tif 000010
【図９】
2015027169.tif 000011
【図１０】
2015027169.tif 000012
【図１１】
2015027169.tif 000013
【図１２】
2015027169.tif 000014
【図１３】
2015027169.tif 000015
【図１４】
2015027169.tif 000016
【図１５】
2015027169.tif 000017
【図１６】
2015027169.tif 000018