(57)【要約】【課題】撮像部の大きさに対して、小型化することが容易な半導体パッケージを提供する。【解決手段】本発明の半導体パッケージは、撮像基板と、撮像基板に設けられた撮像部と、撮像部と電気的に接続され、接続端子が撮像基板の撮像部側と逆側に設けられた接続配線と、撮像基板の撮像部側と逆側に設けられた回路基板と、回路基板の撮像基板側の面に設けられた回路部と、撮像基板と回路基板との間に設けられ、回路部と、接続配線の接続端子と、に電気的に接続された回路電極と、回路基板の撮像基板側と逆側の面から、回路電極に達し、回路電極と電気的に接続された接続電極と、を備え、回路部、回路電極及び接続電極は、平面視において、撮像部の設けられた撮像領域内に含まれることを特徴とする。【選択図】図２
2015126187.tif 000002
【特許請求の範囲】
【請求項１】
撮像基板と、
前記撮像基板に設けられた撮像部と、
前記撮像部と電気的に接続され、接続端子が前記撮像基板の前記撮像部側と逆側に設けられた接続配線と、
前記撮像基板の前記撮像部側と逆側に設けられた回路基板と、
前記回路基板の前記撮像基板側の面に設けられた回路部と、
前記撮像基板と前記回路基板との間に設けられ、前記回路部と、前記接続配線の前記接続端子と、に電気的に接続された回路電極と、
前記回路基板の前記撮像基板側と逆側の面から、前記回路電極に達し、前記回路電極と電気的に接続された接続電極と、
を備え、
前記回路部、前記回路電極及び前記接続電極は、平面視において、前記撮像部の設けられた撮像領域内に含まれることを特徴とする半導体パッケージ。
【請求項２】
前記接続電極は、前記回路部の外側に設けられる、請求項１に記載の半導体パッケージ。
【請求項３】
前記接続電極は複数設けられ、
複数の前記接続電極にそれぞれ電気的に接続され、前記回路基板の前記撮像基板側と逆側の面に設けられた複数の外部端子をさらに備え、
前記接続電極のうち少なくとも１つ以上は、前記外部端子より前記回路基板の外縁側に設けられている、請求項１または２に記載の半導体パッケージ。
【請求項４】
前記接続電極は複数設けられ、
複数の前記接続電極にそれぞれ電気的に接続され、前記回路基板の前記撮像基板側と逆側の面に設けられた複数の外部端子をさらに備え、
前記外部端子のうち少なくとも１つ以上は、前記接続電極より前記回路基板の外縁側に設けられている、請求項１から３のいずれか一項に記載の半導体パッケージ。
【請求項５】
前記撮像部を囲んで設けられたシーリング部をさらに備える、請求項１から４のいずれか一項に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージに関する。
【背景技術】
【０００２】
イメージセンサ等を備えたセンサーチップの小型化、軽量化の要求の高まりに伴って、表裏面を貫通する貫通電極（ＴＳＶ：Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ）によって表面のイメージセンサ等と、裏面の外部端子とが接続されたチップサイズパッケージが提案されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１９９４２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記のようなチップサイズパッケージでは、受光部（撮像部）と、貫通電極が接続される電極と、が同一の面に形成されているため、貫通電極は受光部の外側に形成される。これにより、チップサイズパッケージの大きさが受光部の大きさよりも大きくなり、受光部の大きさに対して、チップサイズパッケージを小型化することが困難であった。
【０００５】
本発明は、上記問題点に鑑みて成されたものであって、撮像部の大きさに対して、小型化することが容易な半導体パッケージを提供することを目的の一つとする。
【課題を解決するための手段】
【０００６】
本発明の半導体パッケージは、撮像基板と、前記撮像基板に設けられた撮像部と、前記撮像部と電気的に接続され、接続端子が前記撮像基板の前記撮像部側と逆側に設けられた接続配線と、前記撮像基板の前記撮像部側と逆側に設けられた回路基板と、前記回路基板の前記撮像基板側の面に設けられた回路部と、前記撮像基板と前記回路基板との間に設けられ、前記回路部と、前記接続配線の前記接続端子と、に電気的に接続された回路電極と、前記回路基板の前記撮像基板側と逆側の面から、前記回路電極に達し、前記回路電極と電気的に接続された接続電極と、を備え、前記回路部、前記回路電極及び前記接続電極は、平面視において、前記撮像部の設けられた撮像領域内に含まれることを特徴とする。
【０００７】
本発明の半導体パッケージによれば、回路電極が撮像基板と回路基板との間に設けられ、回路部、回路電極、及び接続電極は、平面視において撮像領域内に含まれている。これにより、半導体パッケージの平面視における大きさを撮像部の平面視における大きさとほぼ同等の大きさとすることができる。したがって、本実施形態によれば、撮像部の平面視における大きさに対して、半導体パッケージ全体の平面視における大きさを小型化することが容易である。
【０００８】
前記接続電極は、前記回路部の外側に設けられる構成としてもよい。
この構成によれば、接続電極が回路部の外側に設けられているため、回路部の内側に接続電極が形成される箇所を設ける必要がなく、回路部の形成が容易である。
【０００９】
前記接続電極は複数設けられ、複数の前記接続電極にそれぞれ電気的に接続され、前記回路基板の前記撮像基板側と逆側の面に設けられた複数の外部端子をさらに備え、前記接続電極のうち少なくとも１つ以上は、前記外部端子より前記回路基板の外縁側に設けられている構成としてもよい。
この構成によれば、回路部の外側に接続電極を形成することが容易である。
【００１０】
前記接続電極は複数設けられ、複数の前記接続電極にそれぞれ電気的に接続され、前記回路基板の前記撮像基板側と逆側の面に設けられた複数の外部端子をさらに備え、前記外部端子のうち少なくとも１つ以上は、前記接続電極より前記回路基板の外縁側に設けられている構成としてもよい。
この構成によれば、外部端子が回路基板の外縁側に設けられているため、外部端子を介して半導体パッケージを実装する際に、安定して実装できる。
【００１１】
前記撮像部を囲んで設けられたシーリング部をさらに備える構成としてもよい。
この構成によれば、撮像部に対する外乱の影響を低減できる。
【発明の効果】
【００１２】
本発明によれば、撮像部の大きさに対して、小型化することが容易な半導体パッケージが提供される。
【図面の簡単な説明】
【００１３】
【図１】本実施形態の半導体パッケージを示す図であって、（Ａ）は平面図であり、（Ｂ）は底面図である。
【図２】本実施形態の半導体パッケージを示す図であって、図１におけるII−II断面図である。
【図３】本実施形態の半導体パッケージの製造方法の手順を示す断面図である。
【図４】本実施形態の半導体パッケージの製造方法の手順を示す断面図である。
【図５】本実施形態の半導体パッケージの他の構成の一例を示す底面図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照しながら、本発明の実施形態に係る半導体パッケージについて説明する。
なお、本発明の範囲は、以下の実施の形態に限定されるものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等を異ならせる場合がある。
【００１５】
（半導体パッケージ）
図１（Ａ），（Ｂ）及び図２は、本実施形態の半導体パッケージ１０を示す図である。図１（Ａ）は、平面図である。図１（Ｂ）は、底面図である。図２は、図１（Ａ）におけるII−II断面図である。
【００１６】
なお、以下の説明においてはＸＹＺ座標系を設定し、このＸＹＺ座標系を参照しつつ各部材の位置関係を説明する。この際、センサー部２０と信号処理部４０と（図２参照）の積層方向をＺ軸方向、Ｚ軸方向と直交し、半導体パッケージ１０の平面視における外周の一辺（図１参照）と平行な方向（図１では長さ方向）をＸ軸方向、Ｚ軸方向及びＸ軸方向の両方と直交する方向（図１では幅方向）をＹ軸方向とする。
【００１７】
本実施形態の半導体パッケージ１０は、裏面照射型（ＢＳＩ：Ｂａｃｋ  Ｓｉｄｅ  Ｉｌｌｕｍｉｎａｔｉｏｎ）のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）センサーを搭載したチップパッケージである。
半導体パッケージ１０は、図２に示すように、センサー部２０と、保護基板３０と、信号処理部４０と、配線層４３と、外部接続電極部５０とを備えている。
【００１８】
センサー部２０は、保護基板３０を介してセンサー部２０に入射される光を検出する。センサー部２０は、撮像基板２１と、撮像部２６と、接続配線２４と、シーリング部２５とを備える。
【００１９】
撮像基板２１は、保護基板３０側（＋Ｚ側）に撮像部２６が設けられた基板である。撮像基板２１は、シリコン等の半導体材料で形成されている。
撮像部２６は、フォトダイオード２２と、カラーフィルタ２３とを備えている。本実施形態においては、撮像部２６は、カラーフィルタ２３の表面が撮像基板２１の表面２１ａと面一となるように、撮像基板２１に埋め込まれている。すなわち、撮像基板２１の厚み方向（Ｚ軸方向）において、撮像基板２１の表面２１ａとカラーフィルタ２３の表面との位置が同一となっている。なお、撮像基板２１の厚み方向（Ｚ軸方向）における、撮像基板２１の表面２１ａとカラーフィルタ２３の表面との位置は、異なっていてもよい。
【００２０】
本実施形態においては、図１（Ａ）及び図２に示すように、平面視（ＸＹ面視）で、撮像部２６が設けられている領域を撮像領域ＩＡとする。
【００２１】
フォトダイオード２２は、光検出器として機能する。フォトダイオード２２は、光が照射されると、照射された光の強度に応じた電流や電圧を発生させる。
カラーフィルタ２３は、フォトダイオード２２の保護基板３０側（＋Ｚ側）に設けられている。カラーフィルタ２３は、特定の波長の光を選択的に通過させるフィルタである。本実施形態においては、カラーフィルタ２３は、赤色の波長の光を選択的に透過させるフィルタと、青色の波長の光を選択的に透過させるフィルタと、緑色の波長の光を選択的に透過させるフィルタとを含む。
【００２２】
撮像部２６のフォトダイオード２２の配線層４３側（−Ｚ側）には、フォトダイオード２２に接続された接続配線２４が設けられている。接続配線２４の接続端子２４ａは、撮像基板２１の配線層４３側の裏面２１ｂに設けられている。
【００２３】
シーリング部２５は、撮像基板２１の外縁に埋め込まれて設けられた枠状の部材である。シーリング部２５は、撮像部２６を囲んで設けられている。シーリング部２５は、例えば、光を遮断する性質を有し、側面からフォトダイオード２２に光が入射することを抑制する。シーリング部２５の形成材料は、例えば、アルミニウムである。
【００２４】
保護基板３０は、図２に示すように、撮像基板２１の表面２１ａに、接着剤３１を介して貼着された透明基板である。保護基板３０の材質は、透光性を有する範囲内において、特に限定されず、例えば、ガラス板等を用いることができる。
保護基板３０と撮像基板２１とを接着する接着剤３１は、透光性を有する範囲内において、特に限定されず、例えば、透明な樹脂である。
【００２５】
信号処理部４０は、センサー部２０によって検出された情報を処理する。信号処理部４０は、回路基板４１と、ロジック回路部（回路部）４２とを備えている。
【００２６】
回路基板４１は、撮像基板２１の裏面２１ｂ側に、配線層４３を挟んで設けられた基板である。回路基板４１は、撮像基板２１と同様に、シリコン等の半導体材料で形成されている。回路基板４１には、後述する貫通孔５０ａが形成されている。
【００２７】
回路基板４１の表面４１ａ（配線層４３側の面）には、ロジック回路部４２が形成されている。ロジック回路部４２は、センサー部２０、より詳細には、撮像部２６から伝達される電気信号を処理する。
【００２８】
配線層４３は、撮像基板２１と回路基板４１との間に設けられている。配線層４３は、絶縁部４４と、撮像部電極（回路電極）４５と、スタッドバンプ４６と、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）パッド（回路電極）４７とを備えている。すなわち、撮像部電極４５とＩ／Ｏパッド４７とは、撮像基板２１と回路基板４１との間に設けられている。
【００２９】
絶縁部４４は、撮像基板２１と回路基板４１との間に層状に形成されている。絶縁部４４は、電気絶縁性を有する。絶縁部４４の形成材料は、電気絶縁性を有する範囲内において、特に限定されず、例えば、ＢＰＳＧ（Ｂｒｏｎ  Ｐｈｏｓｐｈｏｒ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）である。絶縁部４４内には、撮像部電極４５、スタッドバンプ４６及びＩ／Ｏパッド４７が設けられている。
【００３０】
撮像部電極４５は、撮像部２６（フォトダイオード２２）とロジック回路部４２とを電気的に接続するための電極である。撮像部電極４５は、図示しない配線によってロジック回路部４２と電気的に接続されている。撮像部電極４５と撮像基板２１との間、及び撮像部電極４５と回路基板４１との間における、所定の接続部、例えば、スタッドバンプ４６等との接続箇所を除いた範囲には、絶縁部４４が設けられている。
【００３１】
撮像部電極４５の撮像基板２１側（＋Ｚ側）には、スタッドバンプ４６が設けられている。スタッドバンプ４６は、撮像部電極４５と電気的に接続され、接続端子２４ａと対向する位置に、絶縁部４４の撮像基板２１側（＋Ｚ側）の表面から露出するように設けられている。スタッドバンプ４６の撮像基板２１側（＋Ｚ側）の端部は、撮像部２６と電気的に接続された接続配線２４の接続端子２４ａと電気的に接続されている。すなわち、接続配線２４、スタッドバンプ４６及び撮像部電極４５によって、撮像部２６とロジック回路部４２とが電気的に接続されている。
【００３２】
Ｉ／Ｏパッド４７は、図示しない配線によってロジック回路部４２と電気的に接続された電極である。Ｉ／Ｏパッド４７は、本実施形態では、平面視（ＸＹ面視）において、ロジック回路部４２と重ならないように設けられている。Ｉ／Ｏパッド４７には、後述する貫通電極５１が電気的に接続されている。Ｉ／Ｏパッド４７と撮像基板２１との間、及びＩ／Ｏパッド４７と回路基板４１との間における、所定の接続部、例えば、後述する貫通電極５１等との接続箇所を除いた範囲には、絶縁部４４が設けられている。
【００３３】
本実施形態においては、撮像部電極４５及びＩ／Ｏパッド４７は、それぞれ複数設けられている。また、スタッドバンプ４６は、撮像部電極４５の数に応じて複数設けられている。
【００３４】
外部接続電極部５０は、貫通電極（接続電極）５１と、引出電極５２と、外部端子５３とを備えている。外部接続電極部５０は、Ｉ／Ｏパッド４７の数に応じて複数設けられている。
貫通電極５１は、図１（Ｂ）及び図２に示すように、回路基板４１に形成された貫通孔５０ａの内面、及び回路基板４１の裏面４１ｂの一部に形成されている。貫通電極５１は、ロジック回路部４２の外側に位置するように形成されている。本実施形態においては、貫通電極５１は、図１（Ｂ）に示すように、ロジック回路部４２と平面視（ＸＹ面視）で重ならないように形成されている。
【００３５】
貫通孔５０ａは、図２に示すように、回路基板４１を厚み方向（Ｚ軸方向）に貫通するとともに、回路基板４１とＩ／Ｏパッド４７との間の絶縁部４４を貫通し、Ｉ／Ｏパッド４７に達するように形成されている。貫通孔５０ａは、図１（Ｂ）に示すように、平面視（ＸＹ面視）形状が円形状である。貫通孔５０ａは、図２に示すように、回路基板４１の裏面４１ｂから、Ｉ／Ｏパッド４７に向かうに従って、内径が小さくなるテーパ形状である。
【００３６】
貫通孔５０ａの内面に形成された貫通電極５１は、回路基板４１の裏面４１ｂから、Ｉ／Ｏパッド４７まで達し、Ｉ／Ｏパッド４７と電気的に接続されている。
【００３７】
引出電極５２は、図１（Ｂ）及び図２に示すように、回路基板４１の裏面４１ｂに形成され、貫通電極５１と電気的に接続されている。引出電極５２には、外部端子５３が電気的に接続されている。
外部端子５３は、半導体パッケージ１０を、例えば、立体配線基体等に接続する際に、立体配線基体等と接続される端子である。外部端子５３は、例えば、金属バンプ等である。外部端子５３は、引出電極５２、貫通電極５１及びＩ／Ｏパッド４７を介して、ロジック回路部４２と電気的に接続されている。
【００３８】
本実施形態において、外部端子５３は、図１（Ｂ）に示すように、貫通電極５１よりも回路基板４１の中央側となるように設けられている。言い換えると、本実施形態において、貫通電極５１は、外部端子５３よりも回路基板４１の外縁側となるように設けられている。
【００３９】
本実施形態においては、図２に示すように、接続配線２４、ロジック回路部４２、撮像部電極４５、スタッドバンプ４６、Ｉ／Ｏパッド４７、貫通電極５１、引出電極５２及び外部端子５３は、平面視（ＸＹ面視）において、撮像領域ＩＡ内に含まれている。
【００４０】
本実施形態の半導体パッケージ１０が実装される機器は、特に限定されず、例えば、内視鏡等である。
【００４１】
（半導体パッケージの製造方法）
図３（Ａ）〜（Ｃ）及び図４（Ａ），（Ｂ）は、本実施形態の半導体パッケージ１０の製造方法の手順を示す断面図である。
まず、図３（Ａ）に示すように、ウエハ１２１上に、撮像部２６と、シーリング部２５と、接続配線２４とを、それぞれ複数ずつ（図では２つずつ）形成する。
次に、図３（Ｂ）に示すように、ウエハ１２１の撮像部２６側（＋Ｚ側）に保護基板１３０を、接着剤３１を介して貼着する。
【００４２】
次に、図３（Ｃ）に示すように、ウエハ１２１の撮像部２６側と逆側（−Ｚ側）を研磨して、接続配線２４の接続端子２４ａを露出させる。
次に、図４（Ａ）に示すように、ウエハ１４１の表面に複数のロジック回路部４２を形成する。そして、ウエハ１４１の表面上に、複数のロジック回路部４２にそれぞれ対応するように、配線層４３を形成する。
【００４３】
次に、配線層４３のスタッドバンプ４６と、接続配線２４の接続端子２４ａとが電気的に接続されるようにして、ウエハ１２１と配線層４３とを接合する。ウエハ１２１と配線層４３との接合方法としては、例えば、非導電性樹脂（ＮＣＰ：Ｎｏｎ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）を用いて接着する方法や、低温陽極接合による接合方法を選択することができる。
【００４４】
次に、図４（Ｂ）に示すように、ウエハ１４１に外部接続電極部５０を形成する。外部接続電極部５０は、各ロジック回路部４２に対応して形成される。これにより、複数の半導体パッケージを含む半導体パッケージウエハ１１０が形成される。
次に、図４（Ｂ）に示す点線の位置で、半導体パッケージウエハ１１０をダイシングにより切断する。
以上により、複数の半導体パッケージ１０が製造される。
【００４５】
本実施形態によれば、配線層４３が、撮像基板２１と、回路基板４１との間に設けられている。そして、配線層４３は、貫通電極５１と、電気的に接続されるＩ／Ｏパッド４７とを備えている。これにより、Ｉ／Ｏパッド４７を、平面視（ＸＹ面視）において、撮像領域ＩＡに含まれるような位置に配置しても、Ｉ／Ｏパッド４７と貫通電極５１とを電気的に接続することができる。
【００４６】
したがって、本実施形態によれば、図１（Ａ），（Ｂ）及び図２に示すように、半導体パッケージを、各電極等が撮像領域ＩＡに含まれるような構成とできる。その結果、本実施形態によれば、半導体パッケージ１０全体の平面視における大きさと、撮像部２６の平面視における大きさとを同一とすることが可能であり、撮像部２６の平面視における大きさに対して、半導体パッケージ１０全体の平面視における大きさを小型化することが容易である。
【００４７】
例えば、Ｉ／Ｏパッドを撮像基板の撮像部が設けられている側に形成するような構成においては、半導体パッケージ全体の大きさが小さくなるほど、撮像領域に対するＩ／Ｏパッドが形成される領域の割合が大きくなる。そのため、小型の半導体パッケージほど、撮像領域の平面視における大きさに対する、半導体パッケージ全体の平面視における大きさを小さくすることが困難であった。したがって、本実施形態の半導体パッケージ１０は、例えば、内視鏡等の小型の半導体パッケージを備える機器に実装される場合に、特に効果が大きい。
【００４８】
また、本実施形態によれば、撮像部電極４５とＩ／Ｏパッド４７とが、共に配線層４３に設けられているため、撮像部電極４５とＩ／Ｏパッド４７とを一括して形成することが可能である。これにより、本実施形態によれば、撮像部電極４５及びＩ／Ｏパッド４７を形成することが容易である。
【００４９】
また、本実施形態によれば、貫通電極５１がロジック回路部４２の外側に形成される構成であるため、ロジック回路部４２を形成する際に、ロジック回路部４２内に貫通電極５１が形成される箇所を設ける必要がなく、ロジック回路部４２の形成が簡便である。
【００５０】
また、本実施形態によれば、貫通電極５１が外部端子５３よりも回路基板４１の外縁側に形成されている。これにより、本実施形態によれば、貫通電極５１を、ロジック回路部４２の外側となるように形成することが容易である。
【００５１】
また、本実施形態によれば、撮像部２６の周囲にシーリング部２５が設けられている。これにより、撮像部２６に外乱が入ることが抑制され、センサー部２０の精度を向上できる。
【００５２】
なお、本実施形態においては、以下の構成を採用してもよい。
【００５３】
上記説明した実施形態においては、複数の外部接続電極部５０のいずれにおいても、貫通電極５１が、外部端子５３よりも回路基板４１の外縁側となるような構成としたが、これに限られない。本実施形態においては、例えば、外部接続電極部５０のうちの一部において、貫通電極５１が、外部端子５３よりも回路基板４１の外縁側となるような構成であってもよい。
【００５４】
また、本実施形態においては、例えば、図５に示す半導体パッケージ２１０のような構成であってもよい。図５は、本実施形態の他の構成の一例である半導体パッケージ２１０を示す底面図である。半導体パッケージ２１０は、図５に示すように、外部接続電極部１５０を備えている点において、半導体パッケージ１０と異なる。
【００５５】
外部接続電極部１５０は、半導体パッケージ１０の外部接続電極部５０に対して、外部端子５３が、貫通電極５１よりも回路基板４１の外縁側に設けられている点において異なる。このような構成によれば、実装する際に接合される外部端子５３が回路基板４１の外縁に設けられるため、半導体パッケージを安定して実装することが容易である。
【００５６】
また、図５においては、複数の外部接続電極部１５０のいずれにおいても、外部端子５３が、貫通電極５１よりも回路基板４１の外縁側となるような構成を示したが、これに限られない。本実施形態においては、複数の外部接続電極部１５０のうちの一部において、外部端子５３が、貫通電極５１よりも回路基板４１の外縁側となるような構成であってもよい。
【００５７】
また、本実施形態においては、外部接続電極部の一部において、外部端子５３が貫通電極５１よりも回路基板４１の外縁側となり、他の外部接続電極部の少なくとも一部において、貫通電極５１が外部端子５３よりも回路基板４１の外縁側となるような構成であってもよい。
【００５８】
また、上記説明した実施形態においては、撮像部電極４５と接続配線２４とを、スタッドバンプ４６を介して接続する構成としたが、これに限られない。本実施形態においては、撮像部電極４５と接続配線２４とを接続する方法は特に限定されず、例えば、めっきバンプによって撮像部電極４５と接続配線２４とを接続する構成としてもよいし、撮像部電極４５を絶縁部４４の撮像基板２１側に露出するように形成し、直接、撮像部電極４５と接続配線２４とを接続してもよい。
【００５９】
また、本実施形態においては、撮像基板２１と回路基板４１との間に、撮像部電極４５及びＩ／Ｏパッド４７が設けられる範囲内において、配線層４３の構成は特に限定されない。本実施形態においては、例えば、配線層４３の構成として、絶縁部４４の回路基板４１側（−Ｚ側）にＩ／Ｏパッド４７が形成され、絶縁部４４の撮像基板２１側（＋Ｚ側）に撮像部電極４５が形成されるような構成であってもよい。この場合においては、例えば、Ｉ／Ｏパッド４７は、回路基板４１の表面４１ａ上に形成される。
【００６０】
また、上記説明した実施形態においては、引出電極５２を介して外部端子５３とＩ／Ｏパッド４７とを接続する電極として、貫通電極５１を用いる構成としたが、これに限られない。外部端子５３とＩ／Ｏパッド４７とを接続する電極は、特に限定されない。本実施形態においては、例えば、回路基板の平面視における大きさが、撮像基板の平面視における大きさよりも、小さく形成され、回路基板の裏面から側面を介して形成された電極によって、外部端子５３とＩ／Ｏパッド４７とが接続される構成としてもよい。
また、本実施形態においては、例えば、平面視（ＸＹ面視）における形状が半円状で、回路基板４１の側面（回路基板４１の裏面４１ｂと垂直な面）に開口している溝が、回路基板４１に形成され、その溝の内部に、引出電極５２を介して外部端子５３とＩ／Ｏパッド４７とを接続する電極が形成されるような構成としてもよい。
【００６１】
また、本実施形態においては、カラーフィルタ２３の保護基板３０側（＋Ｚ側）にマイクロレンズが設けられた構成であってもよい。
【００６２】
また、本実施形態においては、Ｉ／Ｏパッド４７は、平面視（ＸＹ面視）において、ロジック回路部４２と、その一部または全体が重なって設けられていてもよい。
【００６３】
また、本実施形態においては、シーリング部２５は、設けられていなくてもよい。
【符号の説明】
【００６４】
１０，２１０…半導体パッケージ、２１…撮像基板、２４…接続配線、２４ａ…接続端子、２５…シーリング部、２６…撮像部、４１…回路基板、４２…ロジック回路部（回路部）、４５…撮像部電極（回路電極）、４７…Ｉ／Ｏパッド（回路電極）、５１…貫通電極（接続電極）、５３…外部端子、ＩＡ…撮像領域
【図１】
2015126187.tif 000003
【図２】
2015126187.tif 000004
【図３】
2015126187.tif 000005
【図４】
2015126187.tif 000006
【図５】
2015126187.tif 000007