(57)【要約】      （修正有）【課題】サイズの縮小並びに性能の改善がさらに可能であるトランジスターを提供する。【解決手段】トランジスターデバイスのチャネル領域の絶縁基板上に形成される金属薄膜あるいは複合金属層が含まれるデプレッションあるいはエンハンスメントモードの金属トランジスターである。絶縁層１２及び基板１０上の、金属ソース１８、ナノレイヤーあるいはサブナノレイヤー金属チャネル１４並びに金属ドレイン２２を有する。薄いゲート絶縁体１６および金属ゲートがチェンネル領域を覆う。【選択図】図１
2015144295.tif 000002
【特許請求の範囲】
【請求項１】
ソース、ドレイン、ゲート、および金属チャネルからなり；
該金属チャネルは、
ドーピングされた金属、金属窒化物、金属シリサイド、ゲートに制御電圧を加えると反転層および空乏層を有する金属、およびゲートに制御電圧を加えるとキャリアの完全空乏が可能であるような５ｎｍ未満の範囲の厚さを有する金属からなる群から選択される高伝導材料から形成される連続伝導体薄膜からなり；
さらに絶縁層およびゲート絶縁体が含まれ、金属チャネルが該ゲート絶縁体と該絶縁層との間に位置する、
デプレッションモードもしくはエンハンスメントモードのトランジスターデバイス。
【請求項２】
さらにシリコン、サファイア、水晶、ヒ化ガリウム、リン化インジウム、およびダイアモンドから構成される群から選定される基板が含まれる請求項１に記載のデバイス。
【請求項３】
さらにシリコン基板が含まれる請求項１に記載のデバイス。
【請求項４】
該金属チャネルがサブナノレイヤー金属チャネルである、請求項１〜３の何れかに記載のデバイス。
【請求項５】
金属チャネルが０．２〜３ｎｍの範囲の厚さを有する請求項１に記載のデバイス。
【請求項６】
トランジスターがエンハンスメントモードデバイスからなる請求項１に記載のデバイス。
【請求項７】
トランジスターがデプレッションモードデバイスからなる請求項１に記載のデバイス。
【請求項８】
ゲート長が５０ｎｍ未満であり、かつさらに二酸化シリコン、シリコン窒素酸化物、ハフニウム酸化物、タンタル五酸化物、チタニウム酸化物、およびアルミニウム酸化物から構成される群から選定されるゲート絶縁体が含まれる請求項１に記載のデバイス。
【請求項９】
金属チャネルもしくはゲートが、ハフニウム窒化物、ケイ化ニッケル、タンタル窒化物、チタン窒化物、ケイ化チタンまたはそれらの組合せからなる群から選定されるか；あるいはゲートが、アルミニウム、銀、銅、プラチナ、金、ハフニウム、ニッケル、タンタル、チタニウム、タングステンまたはそれらの組合せから構成される請求項１に記載のデバイス。
【請求項１０】
金属チャネルが複合構造物からなる請求項１に記載のデバイス。
【請求項１１】
金属チャネルもしくはゲートが、ハフニウム窒化物、ケイ化ニッケル、タンタル窒化物、チタン窒化物、ケイ化チタンまたはそれらの組合せからなる群から選定される、請求項１に記載のデバイス。
【請求項１２】
さらに複数の集積回路を提供する回路部品が含まれる請求項１に記載のデバイス。
【請求項１３】
絶縁層が二酸化シリコン、シリコン窒化物、アルミニウム酸化物およびサファイアからなる群から選定される絶縁材料からなる請求項１に記載のデバイス。
【請求項１４】
デバイスがさらにｎ型チャネルおよびｐ型チャネルを有する相補型トランジスターデバイスからなる請求項１に記載のデバイス。
【請求項１５】
チャネルに、異なる金属もしくは合金から構成される複数の層からなる複合構造物が含まれる請求項１に記載のデバイス。
【請求項１６】
少なくとも１個の金属チャネルを有するトランジスターが含まれる集積回路デバイスである、請求項１に記載のデバイス。
【請求項１７】
該金属チャネルの厚さがデプレッションモードデバイスのための空乏幅未満である、請求項１に記載のデバイス。
【請求項１８】
該金属チャネルの厚さが単一層の厚さ未満である、請求項１に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はトランジスターデバイスのチャネル領域の絶縁基板上に形成される金属薄膜あるいは複合金属層が含まれるデプレッションあるいはエンハンスメントモードの金属トランジスターに関する。
関連出願の相互参照
【０００２】
本発明は２００４年１月２２日提出の米国特許出願１０／７６２，６５８号に対する優先権を請求するとともに、２００３年１月２２日提出の米国暫定特許出願６０／４４１，９３１号ならびに２００３年６月１２日提出の米国暫定特許出願６０／４７７，９８３号の特典を請求するものである。上記出願の全内容がここに参照によって統合される。
【背景技術】
【０００３】
商用集積回路は５０ｎｍゲートを利用した９０ｎｍ加工技術に進むとともに研究デバイスはなお一層小さくなるので、トランジスターのチャネル長のスケーリングによるさらなる性能の改善は、短チャネル、ゲート電流漏出、ならびにその他の効果のためスケーリングの限界に近づいているように思われる。特に、集積回路の電力散逸はトランジスターのチャネル長のサイズが縮小されるにつれてますます問題であると同時に、トランジスターはもはや完全遮断が不可能である。実際、オフ状態の漏出電流の発生増加によりオンオフ電流比が悪化する。また干渉しまや角歪から生ずるパンチスルーおよび３次元の効果のような短チャネル効果もある。何人かの研究者はシリコン集積回路技術の進歩を物語ってきたムーアの法則の終わりが近いと示唆するようになった。その他の研究者は分子電子工学およびカーボンナノチューブトランジスターのような全く新しい技術が電子工学の進歩の減速を防止するために必要とされていると示唆するようになった。
【発明の開示】
【０００４】
本発明は集積回路製造工程の投資を無駄にすることなく特徴サイズの縮小ならびにトランジスター性能の改善がさらに可能であるトランジスターに関する。トランジスターならびに集積回路性能に関する著しい改善は、他の技術により必要となるであろう製造インフラストラクチャの変更の必要よりもむしろ本デバイスを利用してシリコン製造鋳造法の能力の上に構築することにより獲得可能である。
【０００５】
高性能の本トランジスター／集積回路技術により、コンピュータ用マイクロプロセッサーの高速化かつ低電力化、記憶デバイスの大容量化、デジタル信号処理チップの高性能化、軍事および衛星電子製品の耐放射線化、マイクロ波および無線デバイスの低コスト化ならびに遠距離通信電子製品の低コスト化、高速化が可能となる。
【０００６】
これまでに指摘したように、スケーリングは集積回路の性能改善の戦略として非常に生産的であった。商用生産が開始されつつある９０ｎｍクラスの処理技術が利用された特徴サイズダウンのスケーリングにより、５原子層厚にすぎない５０ｎｍクラスのゲートでかつ１．２ｎｍクラスの厚さのゲート酸化物のトランジスターが生産されるであろう。デバイス性能を改善する多くの努力は、短チャネル効果およびゲート漏出電流による漏出電流の削減と移動性あるいは相互コンダクタンスの改善による速度上昇に集中している。
【０００７】
電界効果トランジスターの相互コンダクタンスの改善努力は、シリコン集積回路での高移動性を伴う歪シリコン層の利用からＩＩＩ〜Ｖ族材料の変調ドープ量子井戸高移動性電子トランジスター（ＨＥＭＴｓ）までに及ぶ。歪の利用によりシリコン材料の移動性の改善が示されてきた。ＩＩＩ〜Ｖ材料では、低エネルギー差材料および低ドーピングを伴う量子井戸がチャネル中に配置されると同時に、キャリヤーは井戸に落下するとともに低不純度拡散を利用して２次元電子ガスの中に導かれる。これらの手法から得られる改善により、移動性、相互コンダクタンスｇｍの上昇、そしてそれ故、Ｃがトランジスター入力静電容量である場合のｇｍ  ／Ｃ比の向上が生まれる。ｇｍ  ／Ｃの上昇は高周波数での演算改善につながる。ＨＥＭＴｓは現在商用生産状態にあると同時に、歪層シリコンはやがてまもなく生産されるだろう。
【０００８】
本発明はここで金属トランジスターとして言及されるデバイスに関する。これらのデバイスは薄い金属チャネルを伴う電界効果デバイスである。金属トランジスターの利点には相互コンダクタンスが高い点と高速演算の向上が含まれる。金属チャネルの高伝導率によりゲート長１０ｎｍ以下でもパンチスルー効果が除去される。さらに、金属対金属のソースおよびドレイン接触の高伝導率により、このような接触が金属半導体のオーミック接触に比較して小面積であることが可能となる。薄い金属チャネルでは三次元効果は重要なものにならない。金属トランジスターでは、従って、シリコンデバイスよりもより小さなサイズにするスケーリングが期待可能である。さらに、金属トランジスターはシリコン集積回路に普通の密度でシリコン上に作成されることが可能であるばかりでなく、光電子および／または電子光学材料を含めて様々な基板上に集積されることも可能である。
【０００９】
本発明はトランジスターあるいは切換えデバイスのチャネル領域が提供される金属類および／または金属ケイ素化合物を含めた薄い高伝導材料の利用に関連する。チャネル領域が十分に薄いのでゲートとソース電極間の逆バイアスがトランジスターを「オフ」に切換える電子のチャネルを空乏化する。ゲート電圧のないソースとドレイン間に電圧が加えられとゲインが生ずる。本発明の好ましい具体例では５  ｎｍ未満の厚さの薄膜チャネル層が含まれる。金属チャネルは連続的であるのが好ましいとともに、銀、銅、あるいはプラチナのような金属を利用して形成可能である。金属チャネルには所望の仕事関数特性の選定を可能にする異なる金属もしくは合金から構成される複数の層からなる複合構造物も含まれ得る。
【００１０】
同一参照文字により様々な図を通じて同一部分が言及される付録の図面に図示されるように、薄膜金属トランジスター用のシステムと方法に関する前述およびその他の特徴ならびに利点が以降のシステム及びその方法の好ましい実施例のさらに特別な説明から明らかになろう。図面は必ずしも同一縮尺になっていない代わりに本発明の原理が図示される点に関して強調されている。
【発明を実施するための最良の形態】
【００１１】
一発明は、相互コンダクタンスが改善されると同時にシリコントランジスターのそれについての短チャネル効果が低減されるためにここで説明される。本発明の好ましい実施例では高相互コンダクタンスデバイスを創り出すためチャネルの半導体材料に代えて高伝導率金属が利用される。金属の伝導率は半導体のそれよりはるかに高く、歪あるいは非ドーピング半導体ですら、また小さな電場ですら非常に大きな電流を生み出すことが可能である。デバイスには、図１に示されるように、絶縁層１２ならびに基板１０上の、金属ソース１８、ナノレイヤーあるいはサブナノレイヤー金属チャネル１４ならびに金属ドレイン２２が含まれ得る。薄いゲート絶縁体１６および金属ゲート２３がチェンネル領域を覆う。ゲートとソース間の逆バイアスに関して、薄い金属チャネルは電子の空乏化が可能であるとともに、もしチャネルが十分に薄ければチャネルの抵抗は増加する。薄い金属が完全に空乏化された時、トランジスターは、多くはＪＦＥＴあるいはＭＯＳＦＥＴが停止し得るので、完全に停止し得る。ゲート電圧無しでソースおよびドレイン間に電圧が加えられる場合、電流は薄い金属チャネルを通じて流れる。逆バイアスのゲート電圧が加えられる場合には金属の伝導率は反応して変化すると同時に、ますます高い電圧と電流がゲインを生成するように制御可能である。プラスのゲート電圧の作用については、多くの電子が静電力によりゲート下に蓄積するので蓄積モードでのデバイスの作動が可能な場合でさえあり得る。従って、本トランジスターは金属トランジスター（ＭＴ）であると同時に、電界効果トランジスター型として作用する。本デバイスは金属のオン状態のコンダクタンスならびにキャリヤー空乏化材料のオフ状態のコンダクタンスを有する。金属類は半導体よりも遥かに高い伝導率を有するので、より高いオン／オフ電流比及び相互コンダクタンスが提供できる。
【００１２】
デプレッションモードデバイスとして言及されるこの実施例はデプレッションならびに蓄積モードで作動する。エンハンスメントモードデバイスとして言及される別の実施例はチャネル反転によって作動するものであり、以降にさらに詳細に説明される。
【００１３】
薄い金属チャネルの厚さは重要であって、デプレッションモードデバイスに関する空乏幅未満であることが好ましい。空乏層近似がチャネルの最大厚さの計算のために利用可能である。１０２２／  ｃｍの電子ならびに誘電率１０の金属は、正味（外部的に与えられる内部電位未満の電位）電圧５Ｖで約１ｎｍの空乏幅を有する。銅のような材料は層が十分に薄ければ空乏化可能である。銅の原子量は６４．５４６であると同時に８．９６ｇ／  ｃｍ３の比重を有する。これにより、約８．５ｘ１０２２  原子／ｃｍ３があると計算されるとともに、０．３７の原子当たりの有効電子数が得られることが可能であり、これにより約３ｘ１０２２電子／ｃｍ３が得られる。この材料が３と１０の間の誘電率を有する場合には、０．２４〜０．４ｎｍの空乏幅を有すると見積もることが可能である。この実施例のチャネルの厚さはわずか１あるいは２原子層であるけれども、これは完全なデプレッションに十分なものであり、金属ケイ素化合物あるいはその他の金属類のような高伝導性材料はより厚いチャネルを得るために利用可能である。一般に５  ｎｍ未満のチャネル厚が好ましい。
【００１４】
ゲート長Ｌの金属トランジスターの電流電圧特性および相互コンダクタンスは、ゲートのソース縁でｙ＝０かつゲートのドレイン縁で  ｙ＝Ｌとして  非空乏化金属チャネルに沿うＹ方向の電圧Ｖ（ｙ）が考慮されて計算可能である。チャネルは均一な伝導率σ、厚さＴおよび幅Ｗを有する。Ｖ（ｄ）＝Ｖｄがドレイン電圧に加えられＶｇはゲート電圧であるとともにソースにおける電圧はＶ（０）＝０である。ｄｙは  以下の式によって与えられる抵抗ｄＲを有する。  
ｄ＜Ｔに関して、
但し、ｄ（ｙ）は位置ｙにおける
における空乏幅である。εｍは誘電率であるとともに空乏化金属に関して実数である。ｑは電子電荷（１．６ｘ１０−１９クーロン）、Ｎｅは電子ドナーの濃度である。原子当たり１自由電子を持つ一価金属では、Ｎｅは単位容積当たりの原子数である。多価金属ではＮｅは原子当たりの自由電子の数を掛けた単位容積当たりの原子数である。
ここでＩｄはドレイン電流であるとともに、φｂは仕事関数差およびビルトイン電位が含まれるオフセット電圧である。我々は、次に、積分すると同時に次式を得ることができる。
本式は相互コンダクタンスｇｍを求めるＶｇに関して微分可能である。
飽和状態はＶｄが十分大きく空乏領域がゲート電圧の存在中にチャネルＴの全厚さまで拡がる時に生ずる。
飽和電流および相互コンダクタンスに関する式が求められることが可能であり、例えば、飽和相互コンダクタンスは次式として求められることが可能である。
例えば、長さ２０ｎｍ、幅１ｍｍのゲートの非最適化デバイスはＮｅ＝１０２２／ｃｍ３、伝導率１００，０００Ｓ／ｃｍ（固有抵抗１０−５オームｃｍ）および相対誘電率３の厚さ０．３２のチャネル金属を有することが可能である。Ｖｇ＝−１．５Ｖおよびφｂ＝０．３Ｖの場合には、ｇｍｓａｔは７３，０００  ｍＳ／ｍｍとなろう。これは室温で２０ｎｍの長さのゲートを伴うＳｉ  ｎｍＯＳＦＥＴについて３５０  ｍＳ／ｍｍに匹敵可能である。薄い金属膜は、しかしながら、非伝導境界部分が伝導キャリヤーの数が許容ウェーブベクトルに関するものに制限されるのでそのバルク伝導率の１部を有するにすぎない。  量子力学矯正係数はキャリヤーの平均自由経路Λに関連する伝導層厚Ｔの関数である。
Ｔ＜＜Λの場合、
但し、σ０はバルク伝導率である。
わずか３Ｖでデプレッション化可能である０．３２ｎｍの厚さのプラチナのような材料で構成される薄膜は、１０ｎｍの平均自由経路を持つことが可能である。この場合には、わずか０．３２ｎｍの金属厚さの場合、矯正係数は約０．１と計算可能である。薄膜矯正後の飽和相互コンダクタンスは７，３００  ｍＳ／ｍｍである。計算された相互コンダクタンスは匹敵する寸法のシリコンデバイスよりおよそ２０倍も良好である。該相互コンダクタンスは２つあるいは３つのうちの１係数によって匹敵する寸法の高電子移動性トランジスターＩｎＧａＡｓについて算定されたものを越える。
【００１５】
この構造を基本にしたトランジスターには、幾層かの金属原子層が後に続く幾層かのゲート絶縁体原子層およびより厚い金属ゲートが含まれる。材料類の選択は、該デバイス構造の空乏領域により与えられたゲートバイアスで最大チャネル幅の変調が可能なよう主としてチャネル中にそしてできるだけ少ししかゲートに拡げられないので、重要である。好ましいチャネルは、従って、高電子移動性、さらに好ましくは低電子濃度を持つ。好ましいゲート金属は、高電子濃度を持つ一方で移動性はそれほど重量ではない。ゲート絶縁体は低電流漏出誘電材料から形成されるのが好ましい。
【００１６】
チャネルの金属はｎ型電子金属あるいはｐ型正孔金属のどちらかで良い。ｎチャネルおよびｐチャネルデバイスの利用は、どちらかのトランジスターが論理状態を切換える間を除き通常にオフしている場合のＣＭＯＳに類似した相補型デジタル回路設計を製作するために利用可能である。
【００１７】
もしこれらが同じ相互コンダクタンスのシリコントランジスターより長さを長く作られれば、高オン／オフ比が金属チャネルについて生じ得る。該デバイスについてイオン化放射の経路に沿って生ずる少数キャリヤーによって引き起こされるソフトのエラーの可能性はより少ない。デジタルアプリケーションにおいて、この電荷がしきい値を越える場合には、ソフトエラーが生じ得る。絶縁体（ＳＯＩ）デバイス上のシリコンの場合のように、ＭＴのデバイス容積を非常に小さくすることによりバルクシリコンデバイスに関連するこれらの問題がより受けにくくなる。
【００１８】
電場における金属量子井戸に関する関連研究ならびにその他のデバイス類のこの種の金属類に関する実験作業が行われた。ＪａｃｋｌｅｖｉｃとＬａｍｂｅによる電場における薄い金属量子井戸のエネルギーレベルに関する研究によりエネルギー変化が予想よりも高かった点が注目された。この効果は量子井戸の部分的なデプレッションと矛盾しない。量子井戸の平面に沿ってキャリヤーは自由であるにもかかわらず、ＪａｃｋｌｅｖｉｃとＬａｍｂｅによって研究された通りの二次元量子井戸効果もまたデバイス中にあり得る。薄い金属層はまた金属べースの熱い電子ならびにスピントランジスターを開発する研究者の興味も引いてきた。本発明では、金属層はトンネル効果、熱い電子、あるいは他のデバイスのスピン効果とは反対に電界効果デバイスに適用される。
【００１９】
ＡｇおよびＰｂ金属層が高伝導率を示すことが知られている。伝導率が金属的になる浸透しきい値は０．７以上の平均厚さの単一層で観察された。この浸透しきい値未満の領域では、金属は連続的な層ではない。浸透しきい値未満の領域は金属トランジスターデバイスにとって関心事でない。２から３の単一層の厚さでは、Ａｇは９０°Ｋで７０００から１０，０００  Ｓ／ｃｍの伝導率を有する。これらの実験で測定された数値は厚さ０．３２のＰｔ薄膜に関して１０，０００  Ｓ／ｃｍでありこれまでに計算された伝導率と辻褄が合う。実験に関する詳細は「表面科学」（１９９９年）４３８号１７８  〜１８４頁、Ｍ．Ｈｅｎｚｌｅｒ，  Ｏ．Ｐｆｅｎｎｉｇｔｏｒｆ，  Ｋ．Ｌａｎｄ，  Ｔ．Ｌｕｅｒ，  Ｆ．Ｍｏｒｅｓｃｏ，  Ｔ．  Ｈｉｌｄｅｂｒａｎｄによる「エピタキシャル金属単一層の構造および電子特性」に見いだすことが可能であり、その全内容はここで参照されて組込まれている。
【００２０】
デプレッションモード金属トランジスター製造向けの工程が一連の横断面図（図２Ａ〜図２Ｊ）に概略描かれている。半導体デバイス製造技術の熟練者に知られた代替方案もまた利用可能である。
【００２１】
図２Ａに示された基板１０は円滑な伝導、半伝導あるいは電子デバイス向けの力学上の支持が提供されるよう十分な厚さを有するとともに、半導体加工設備と両立できる絶縁体料であり得る。シリコン、サファイア、水晶、ガリウムヒ素、リン酸塩インジウム、あるいはダイアモンドがトランジスターに統合される包括的なデバイス要件に基づいて選択可能である。例えば、シリコンあるいはサファイア基板は別のシリコンデバイスと一緒に利用可能である一方で、ガリウムヒ素あるいはインジウムリン酸塩基板はレーザあるいは検知器と一体で選定可能である。基板は絶縁体層の蒸着および密着性を可能にするようケミカルクリーニング、ケミカルエッチング、スパッターエッチング、プラズマクリーニングおよびクリーンハンドリングの組合せによって清浄にされなくてはならない。
【００２２】
低電流漏出絶縁体料１２の層は図２Ｂに示されるように基板上に形成される。このような材料にはシリコン酸化物、シリコン窒化物、あるいはその組合せ、アルミニウム酸化物、あるいはサファイアが含まれる。様々な技術がこの層を形成するために利用可能である。シリコン酸化物は、例えば、熱的酸化によってシリコン上に成長可能である一方で、サファイア基板上のサファイアの蒸着は必要ではない。絶縁体料は低電流漏出が達成されるよう十分な品質と厚さであるよう形成されるのが好ましい。厚さｓは、例えば、０．１〜２マイクロメーターの範囲にあり得る。
【００２３】
金属チャネルは金属類、金属合金類、ドーピングされた金属類および層状化された金属のような高伝導材料で絶縁体上に形成される。高伝導体ケイ素化合物、サリシン化物類あるいは窒化物類もまた追加実施例で利用可能である。図２Ｃに示されるように形成された金属層１４は十分に薄く、該金属はゲートに制御電圧が加えられ次第キャリヤーの完全な空乏化が可能となる。通常は、このチャネル厚さは０．２〜３  ｎｍの範囲にある。厚さの変動がさらに許容される場合のより厚い層は、低キャリヤー濃度金属が利用される場合に可能性がある。高キャリヤー移動性のある金属が望ましい。金属は電子金属あるいは正孔金属のどちらかであり得る。
【００２４】
絶縁体は連続的な薄い金属層の蒸着および密着性を可能にするようクリーンハンドリング、ケミカルクリーニング、ケミカルエッチング、スパッターエッチング、およびプラズマクリーニングのような技術を利用して洗浄可能である。金属材料は分子ビームエピタキキシャル法、ケミカルビームエピタキキシャル法、金属有機化学蒸着あるいは単一結晶金属用の原子層蒸着のような多様な技術によって、あるいは単一結晶材料が不必要な場合にはスパッタリング、電子ビーム蒸着、あるいは熱蒸着によって蒸着可能である。酸化可能な金属には重複するゲート絶縁体が酸化によって形成可能であるという利点がある。ハフニウム、タンタル、チタニウムおよびアルミ二ウムはゲート絶縁体向けの酸化物候補であるだけでなく良好な密着性を有する金属である。
【００２５】
ゲート絶縁体２６は両面金属層と両立可能である好ましくは高誘電率の高品質、低漏出材料であり得る。シリコン酸化物、シリコン酸化窒化物、ハフニウム酸化物、タンタル酸化物あるいはアルミニウム酸化物のような材料が利用可能である。この種の材料にはイオン伝導ならびにドリフトが防止される非常に低い移動性電荷があるのが好ましい。図２Ｄに示されるように、酸化あるいはプラズマ蒸着、化学蒸着、電子ビーム蒸着、スパッタリング、ジェット蒸着、原子層蒸着あるいは熱蒸着がこの種の材料の蒸着に利用可能である。ある適用例に関しては、分子ビームエピタキシャル法、化学ビームエピタキシャル法、あるいは単一結晶絶縁層もまた成長させる金属有機化学蒸着法が利用可能である。
【００２６】
ゲート金属２８は印加電圧を利用した金属チャネルの最大空乏幅変調向けに高電子濃度であることが好ましい。キャリヤー移動性はこの層ではあまり重要ではない。図２Ｅに示されるように、ゲートは単一結晶である必要はなく、スパッタリング、電子ビーム蒸着、あるいは熱蒸着がゲート層の蒸着に利用可能である。ゲートはまた単一結晶であると同時に、分子ビームエピタキシャル法、化学ビームエピタキシャル法、あるいは金属有機化学蒸着法のような技術が利用されることもある。ゲートはキャリヤーデプレッションの回避のために十分に厚いのが好ましいと同時に、従って、少なくとも数ナノメーターの厚さであるのが好ましい。図２６に見られるように、次に、島３０が形成される。
【００２７】
金属トランジスターゲート３０はゲート金属層の選択的エッチングが後に続く図２Ｇに示されるように写真石版印刷のようなパターン作成が可能である。金属酸化物境界が保持されるようゲート酸化物に手を付けずにおくことが有利であることもあるにもかかわらず、この段階にゲート酸化物のエッチングが含まれることもあり得る。ひとつの代替方案は写真石版印刷ならびにゲートのパターン作成を行うリフトオフを利用することである。
【００２８】
図２Ｈに示されるように、エンキャプシュレーション層３２はプラズマ蒸着、化学蒸着、電子ビーム蒸着、スパッタリング、あるいは熱蒸着を含む手段によって蒸着可能である。プラズマあるいは化学蒸着は低温において相対的に早い蒸着速度のため有利である。
【００２９】
ソース、ゲート、およびドレインの電気接触はエンキャプシュレーション層ならびにゲート絶縁体層を通る開口部３４に作成されなくてはならない。ドライエッチングあるいはウェットケミカルエッチングでさえ後に続く写真石版印刷のパターン作成により図２１に図示されるように開口部の大きさに応じたこれらの開口部の作成が可能である。
【００３０】
図２Ｊに見られるように、金属は写真石版印刷ならびにソース３６、ゲート３８ならびにドレイン４０の接触電極形成が残るようにエッチングを利用して蒸着と同時にパターン作成が可能である。代替案としては、電極形成ならびにリフトオフが後に続く写真石版印刷もまた利用が可能である。ソースおよびドレインにオーミック接触が必要である。
【００３１】
図３の上面図に概要が示されるように、層の選択的エッチングが後に続く写真石版印刷が個々のトランジスターデバイスの形成に利用可能である。電気絶縁のためには隣接トランジスター間の薄い金属層は完全に除去されなくてはならない。
【００３２】
図４に図示されるように、電子金属トランジスターは相補型回路５０を形成するｐ  チャネルシリコンＭＯＳＦＥＴｓと統合されても良い。この場合には、ｎ  チャネル金属トランジスター５４を統合するため、既に形成されたｐ  チャネルＭＯＳＦＥＴｓ５２の絶縁体上シリコン（ＳＯｌ）ウェーハ上のシリコンから出発するとともに、図２Ｃの段階から図２Ｆの段階に進むのが有利であることもある。関連した金属に応じて、金属トランジスター後にシリコンデバイスを統合するよう選択可能である。  
【００３３】
ｎおよびｐチャネル金属トランジスターの両方については、図２Ａ  から２Ｆの手段が電子金属を利用して実施可能であり、次に、ゲート絶縁体形成によるチャネルの蒸着用手段が、ｐ型金属あるいは正孔金属その他のゲート絶縁体を利用して繰り返し可能であるとともに、別のゲート金属層が蒸着可能である。電子金属蒸着の利点はまず電子金属の選択の幅が広いことである。金属は従って正孔金属に関する最善の加工両立性を求めて選択が可能である。電子の順番及び正孔金属の形成もまた最初に蒸着されたｐ型金属と逆にすることも可能である。この説明はｎおよびｐ金属トランジスターの両方のパターン作成についても当てはまる。Ｐ型金属に関する詳細はＲ．ＢｅｒｇｅｒおよびＦ．Ｖａｎ  Ｂｒｕｇｇｅｎによる「一般的でない金属の雑誌」１９８４年、９９（１）号、１１３〜１２３頁、「層構造を伴うｐ型金属」に見いだすことが可能でありこの全体内容が参照によってここに組込まれる。
【００３４】
ｐ型金属および電子金属との間のオーミック接触は急激な変化あるいは恐らくは緩慢な変化のどちらかによって行われ得る。もしくは、ｐチャネル材料の電気接触が形成されるために微小合金あるいは焼結技術を利用することが好ましいこともある。
【００３５】
デバイスの空乏領域は、主として金属チャネルに与えられたゲートバイアスを利用して最大チャネル幅の変調が可能となるようできるだけゲートに少ししか延びないのが好ましいので、材料の選択は重要である。従って、好ましいチャネルは高電子移動性ならびに低電子濃度を有する。好ましいゲート金属は高電子濃度を有する一方で移動性はそれほど重要ではない。さらに、材料の仕事関数はトランジスターの限界電圧に影響する。ゲートは低電流漏出誘電体材料から形成されるのが好ましい。
【００３６】
ポアソンの方程式は印加電圧の関数として電子ドナー濃度Ｎｅの一様な金属のチャネル空乏幅の計算を行う空乏層近似を利用して解くことが可能である。
ｑは電子電荷  １．６ｘ１０１９  クーロン、  Ｋは金属の相対誘電率であり、ε０    は自由空間の誘電率、ならびにＶｓはゲート絶縁体／薄い金属境界での金属電位である。金属類は複合誘電率を有する一方で、Ｋは自由キャリヤーの空乏化した金属に関して実数である。原子当たり１自由電子を持つ一価金属ではＮｅは単位容積当たりの原子の数である。多価金属では、Ｎｅは原子当たりの自由電子の数だけ掛けた単位容積当たりの原子の数である。Ｖｓは次式によりゲート電圧Ｖｇに関係する。
但し、Ｋｏｘおよびｄｏｘはそれぞれ相対誘電率およびゲート絶縁体の厚さである。ゲート絶縁体厚さはできるだけ薄いのが好ましい一方で、トンネル電流を含む漏出を無視できる程度に維持する。φｂは仕事関数差ならびにビルトイン電位を含むオフセットである。
【００３７】
空乏層近似は印加電圧の関数としてチャネルの空乏幅を計算するために利用可能である。先にも注目したように、チャネル厚さは動作電圧でのチャネルの空乏幅未満であることが好ましい。これにより指定された動作電圧でチャネルは完全に空乏化可能となる。デプレッション電圧の決定はキャリヤー濃度ならびに構造材料の誘電率の詳細情報に依存する。図５チャネルよりにはさらに高いキャリヤー濃度および構造全体に無限小ゲート酸化物厚さと均一な誘電率Ｋをもつゲート金属の場合の例が示されている。Ｖは任意のビルトイン電位が含まれる有効電圧である。実際の空乏幅はデバイスの実際の構造に応じてこれから変動する。ビルトイン電圧を含む詳細計算はチャネルとゲートに利用される金属の仕事関数にかかわる。これらの仕事関数によりまたトランジスターのしきい値も決められる。
【００３８】
１０  ｎｍ未満までのゲート長のスケーリングは金属トランジスターについては容易に可能である。電場がドレインとソース間のチャネルを空乏化する時に生ずるパンチスルー効果はチャネルの空乏幅と同じくらい短いゲート長まで下げるほどの問題ではない。金属チャネルの高伝導率は従って１０  ｎｍ未満のゲート長におけるパンチスルー効果を取り去るとともに、パンチスルー効果が再び大きくなるまでスケーリングの限界が準ｎｍから数ｎｍの範囲まで拡げることができる。
【００３９】
ゲート幅は完全なチャネルデプレッションが確保されるためチャネル幅を越えるのが好ましい。チャネル幅は設計要件に依存する。電流処理能力並びにオフ状態の漏出電流はチャネル幅と一緒のスケーリングが期待可能である。オン状態の抵抗はまたチャネル幅が増加しても低下する。最大回路密度ならびに最小電力散逸については、トランジスターは所要切換え時間内の負荷によって課せられる駆動可能負荷と矛盾しないようできるだけ小さく作られる。
【００４０】
この構造に基づいたトランジスターには、いくつかの絶縁体原子層ならびにより厚い金属ゲートが後に続くいくつかの金属原子層が含まれることが可能である。ゲート長は５０  から５００  ｎｍまでの範囲のチャネル幅については５  ｎｍ  から５０ｎｍの範囲であり得る。
【００４１】
本発明のもう一つ別の実施例では、薄い金属反転層のエンハンスメントモードのデバイス６０が作成可能である。図６に概略示されるように、ｎチャネルエンハンスメントモードデバイスは、例えば、ｎ型ソース６６およびドレイン６８領域ならびにゲートならびにゲート酸化物下のｐ型金属６４の構造の形成によって製作可能である。十分なプラスのゲート電圧が加わると、電子はｐ金属層のゲート側に極めて薄いｎタイプの反転層６２が形成される。この反転層はゼロバイアスでは消滅するゲートバイアスによって生じるソースとドレイン間の伝導チャネルである。この実施例では、金属層の厚さは反転層ならびに付随する空乏層より必ず厚い。この型のデバイスでは、ゲート下のドレインならびに金属の低キャリヤー濃度材料によりドレインｐ−ｎ接合部の絶縁降伏電圧が増加するとともにチャネル反転が容易となる。このようなトンネル効果が特殊なデバイス特性にとって望ましくない限り、ソースおよびドレインのｐ−ｎ接合部の傾斜によりトンネル効果は減少する。
【００４２】
金属ソースおよびドレインのｎチャネル用の工程順が図７Ａ〜図７Ｅに示されている。図２Ａ〜図２Ｆからの工程描写により、ゲートならびにゲート酸化物がエッチングされてから、次に、ソースおよびドレイン領域の金属は写真石版印刷やドライエッチングといった技術によって除去される図７Ａのパターン作成デバイス６９が後に続く最初の６段階が提供されている。図２Ｆおよび図７Ａの工程は組合せ可能であるが、この説明では別々に示されている。図７Ｂに示されるように、Ｅビーム蒸着および選択的エッチングあるいはリフトオフのような工程はソースおよびドレイン領域の相補型材料７０を蒸着するために利用可能である。図７Ｃではデバイス７２が図７Ｄに示される接触窓７４を開放するエッチングが後に続く絶縁体を利用してエンキャプシュレーションされる。最後に、図７Ｅに図示されるように、接触電極形成７６がソース、ドレインおよびゲート向けに形成される。
【００４３】
類似の方法がｐチャネルエンハンスメントモードデバイスの形成に利用可能であり、このデバイスはｐ型ソースおよびゲート下のｎタイプ金属のドレイン領域に作成可能である。図４と同様に、ｎおよびｐの両チャネルエンハンスメントモードデバイスは、論理転移中を除きある段階のｎあるいは  ｐチャネルのどちらかのトランジスターがオフ状態である相補型型デジタル回路作動を起こす同一基板上に統合可能である。
【００４４】
半導体材料は低キャリヤー濃度向けに金属の代わりにドレイン領域で利用可能であるが、チャネルは薄い金属層内にある。これらの領域は薄い金属層の蒸着に先立ちさらに容易に形成されるので、工程順は半導体ソースおよびドレイン領域のデバイス用に変更可能である。
【００４５】
薄い金属層が反転層と空乏層の組合せ厚さより厚い、つまり、キャリヤー濃度に応じて約０．２〜  ５  ｍｎの範囲であるのが好ましい場合を除いて、デプレッションモードデバイスのものと同様なデバイスの寸法があてはまる。
【００４６】
図８にはここで以前に説明されたトランジスターデバイスを用いた集積回路デバイスが製作される段階が図示された工程順１００が図示されている。ここで説明された本発明の１つ以上の実施例によると、１個以上のトランジスター１１０が製作された後にできるデバイスは、プロセッサあるいはメモリといった集積回路デバイスが形成されるためにさらに加工１２０可能である。個々の具体的適用に応じて、デバイスは、また、光検知器（例えば、ＣＭＯＳ撮像デバイスあるいは赤外線光トランジスター））といった光電子デバイスあるいはレーザあるいはＬＥＤといった光放出デバイスが形成されるさらなる処理１３０を受けることも可能である。デバイスは製品組立向けにパッケージ化１４０が可能である。
【００４７】
特許請求の範囲はその効果が明言されない限り、記述された順番あるいは要素に限定されたものとして読まれてはならない。従って、以降の請求項およびこれと同等の範囲と精神内にあるすべての実施例は本発明として請求される。
【図面の簡単な説明】
【００４８】
【図１】本発明の好ましいデプレッションモードの実施例の概略横断面図である。
【図２Ａ】デプレッションモードの金属トランジスター製造に関する工程順を図示する横断面図である。
【図２Ｂ】デプレッションモードの金属トランジスター製造に関する工程順を図示する横断面図である。
【図２Ｃ】デプレッションモードの金属トランジスター製造に関する工程順を図示する横断面図である。
【図２Ｄ】デプレッションモードの金属トランジスター製造に関する工程順を図示する横断面図である。
【図２Ｅ】デプレッションモードの金属トランジスター製造に関する工程順を図示する横断面図である。
【図２Ｆ】デプレッションモードの金属トランジスター製造に関する工程順を図示する横断面図である。
【図２Ｇ】デプレッションモードの金属トランジスター製造に関する工程順を図示する横断面図である。
【図２Ｈ】デプレッションモードの金属トランジスター製造に関する工程順を図示する横断面図である。
【図２Ｉ】デプレッションモードの金属トランジスター製造に関する工程順を図示する横断面図である。
【図２Ｊ】デプレッションモードの金属トランジスター製造に関する工程順を図示する横断面図である。
【図３】本発明の概略上面図である。
【図４】本発明の相補型版の横断面図である。示されるように、ＰチャネルＭＯＳＦＥＴｓあるいはｐチャネル金属トランジスターのどちらかが相補型回路設計用のｎチャネル金属トランジスターと集積可能である。
【図５】相対誘電率Ｋならびに有効電圧Ｖの差違値に関して示されたチャネルのキャリヤー集中作用としての空乏幅の写真例を図示したものである。
【図６】本発明のエンハンスメントモードの実施例の横断面図である。
【図７Ａ】本発明のエンハンスメントモードの実施例に関する工程順を図示する一連の横断面図である。
【図７Ｂ】本発明のエンハンスメントモードの実施例に関する工程順を図示する一連の横断面図である。
【図７Ｃ】本発明のエンハンスメントモードの実施例に関する工程順を図示する一連の横断面図である。
【図７Ｄ】本発明のエンハンスメントモードの実施例に関する工程順を図示する一連の横断面図である。
【図７Ｅ】本発明のエンハンスメントモードの実施例に関する工程順を図示する一連の横断面図である。
【図８】本発明による集積回路デバイスの製造に関する工程順である。
【図１】
2015144295.tif 000003
【図２Ａ】
2015144295.tif 000004
【図２Ｂ】
2015144295.tif 000005
【図２Ｃ】
2015144295.tif 000006
【図２Ｄ】
2015144295.tif 000007
【図２Ｅ】
2015144295.tif 000008
【図２Ｆ】
2015144295.tif 000009
【図２Ｇ】
2015144295.tif 000010
【図２Ｈ】
2015144295.tif 000011
【図２Ｉ】
2015144295.tif 000012
【図２Ｊ】
2015144295.tif 000013
【図３】
2015144295.tif 000014
【図４】
2015144295.tif 000015
【図５】
2015144295.tif 000016
【図６】
2015144295.tif 000017
【図７Ａ】
2015144295.tif 000018
【図７Ｂ】
2015144295.tif 000019
【図７Ｃ】
2015144295.tif 000020
【図７Ｄ】
2015144295.tif 000021
【図７Ｅ】
2015144295.tif 000022
【図８】
2015144295.tif 000023