(57)【要約】【課題】本発明は、セルピッチの増大を生じさせずに、高い耐圧を確保することができる技術を提供することを目的とする。【解決手段】本発明は、外部トレンチ６ａは、平面視において、複数のソース領域５を囲んで形成され、かつ、ドリフト領域３の表面からウェル領域４を貫通しドリフト領域の内部まで達する。ゲート絶縁膜（７、１６）は、外部トレンチの内部および外部トレンチの周辺を覆って形成される厚さが、トレンチ６の内部およびトレンチの周辺を覆って形成される厚さよりも厚い。【選択図】図１
2015230932.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素半導体基板の表面に形成される第１導電型のドリフト領域と、
前記ドリフト領域の表層に形成される第２導電型のウェル領域と、
前記ウェル領域の表層に部分的に形成される、第１導電型の複数のソース領域と、
複数の前記ソース領域の表面から前記ウェル領域を貫通し、前記ドリフト領域の内部まで達するトレンチと、
平面視において、複数の前記ソース領域を囲んで形成される、複数の前記ソース領域の表面から前記ウェル領域を貫通し前記ドリフト領域の内部まで達する外部トレンチと、
前記トレンチの内部および前記トレンチの周辺と、前記外部トレンチの内部および前記外部トレンチの周辺とをそれぞれ覆って形成されるゲート絶縁膜と、
前記トレンチの内部において、前記ゲート絶縁膜を介して形成されるゲート電極と、
前記外部トレンチの内部および前記外部トレンチの周辺において、前記ゲート絶縁膜を介して形成されるゲート配線引き出し接続部と、
各前記ソース領域に接触して形成されるソース電極と、
前記炭化珪素半導体基板の前記表面の反対側の面である裏面に形成されるドレイン電極とを備え、
前記ゲート電極の上面は、複数の前記ソース領域の表面よりも深く位置し、
前記ゲート電極と前記ゲート配線引き出し接続部とは、電気的に接続され、
前記ゲート絶縁膜は、前記外部トレンチの内部および前記外部トレンチの周辺を覆って形成される厚さが、前記トレンチの内部および前記トレンチの周辺を覆って形成される厚さよりも厚い、
炭化珪素半導体装置。
【請求項２】
前記ゲート絶縁膜は、前記外部トレンチの内部および前記外部トレンチの周辺を覆う部分が積層構造である、
請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記ウェル領域の表層に部分的に形成される、第２導電型の複数のウェルコンタクト領域をさらに備え、
各前記ウェルコンタクト領域は、平面視において、各前記ソース領域に囲まれ、かつ、さらに各前記ソース領域の外側を前記トレンチに囲まれる領域にのみ形成され、
前記ソース電極は、各前記ウェルコンタクト領域および各前記ソース領域に接触して形成される、
請求項１または２に記載の炭化珪素半導体装置。
【請求項４】
前記トレンチの底面の下方側に形成される、第２導電型のトレンチ底面電界緩和領域をさらに備える、
請求項１から３のうちのいずれか１項に記載の炭化珪素半導体装置。
【請求項５】
前記外部トレンチの底面の下方側に形成される、第２導電型の終端電界緩和領域をさらに備える、
請求項１から４のうちのいずれか１項に記載の炭化珪素半導体装置。
【請求項６】
前記外部トレンチの、各前記ソース領域の表面における角部は、丸みを帯びた形状の角部である、
請求項１から５のうちのいずれか１項に記載の炭化珪素半導体装置。
【請求項７】
前記外部トレンチの深さは、複数の前記ソース領域から離れるにつれて深くなる、
請求項１から６のうちのいずれか１項に記載の炭化珪素半導体装置。
【請求項８】
前記ウェル領域の表層において、平面視において複数の前記ソース領域を囲んで形成される、第２導電型のトレンチ角部電界緩和領域をさらに備える、
請求項１から７のうちのいずれか１項に記載の炭化珪素半導体装置。
【請求項９】
前記炭化珪素半導体基板の代わりに、第２導電型の不純物領域を備える、
請求項１から８のうちのいずれか１項に記載の炭化珪素半導体装置。
【請求項１０】
炭化珪素半導体基板の表面に第１導電型のドリフト領域を形成し、
前記ドリフト領域の表層に第２導電型のウェル領域を形成し、
前記ウェル領域の表層に、第１導電型の複数のソース領域を部分的に形成し、
複数の前記ソース領域の表面から前記ウェル領域を貫通し前記ドリフト領域の内部まで達するトレンチを形成し、
平面視において、複数の前記ソース領域を囲み、かつ、複数の前記ソース領域の表面から前記ウェル領域を貫通し前記ドリフト領域の内部まで達する外部トレンチを形成し、
前記トレンチの内部および前記トレンチの周辺と、前記外部トレンチの内部および前記外部トレンチの周辺とをそれぞれ覆うゲート絶縁膜を形成し、
前記トレンチの内部において、前記ゲート絶縁膜を介するゲート電極を形成し、
前記外部トレンチの内部および前記外部トレンチの周辺において、前記ゲート絶縁膜を介するゲート配線引き出し接続部を形成し、
各前記ソース領域に接触するソース電極を形成し、
前記炭化珪素半導体基板の前記表面の反対側の面である裏面にドレイン電極を形成し、
前記ゲート電極の上面は、複数の前記ソース領域の表面よりも深く位置し、
前記ゲート電極と前記ゲート配線引き出し接続部とは、電気的に接続され、
前記ゲート絶縁膜は、前記外部トレンチの内部および前記外部トレンチの周辺を覆って形成される厚さが、前記トレンチの内部および前記トレンチの周辺を覆って形成される厚さよりも厚い、
炭化珪素半導体装置の製造方法。
【請求項１１】
前記ゲート絶縁膜を形成することは、
前記トレンチの内部および前記トレンチの周辺と、前記外部トレンチの内部および前記外部トレンチの周辺とをそれぞれ覆う絶縁層を形成し、
前記トレンチの内部および前記トレンチの周辺に形成された前記絶縁層をエッチングすることである、
請求項１０に記載の炭化珪素半導体装置の製造方法。
【請求項１２】
前記ゲート絶縁膜を形成することは、
前記外部トレンチの内部および前記外部トレンチの周辺を覆う外部絶縁層を形成した後、前記トレンチの内部および前記トレンチの周辺と、前記外部トレンチの内部および前記外部トレンチの周辺とをそれぞれ覆う全域絶縁層を形成すること、または、
前記トレンチの内部および前記トレンチの周辺と、前記外部トレンチの内部および前記外部トレンチの周辺とをそれぞれ覆う全域絶縁層を形成した後、前記外部トレンチの内部および前記外部トレンチの周辺を覆う外部絶縁層を形成することである、
請求項１０に記載の炭化珪素半導体装置の製造方法。
【請求項１３】
前記外部トレンチを形成することは、
ガスアニールによって、前記外部トレンチの各前記ソース領域の表面における角部を丸みを帯びた形状とすることである、
請求項１０から１２のうちのいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１４】
前記外部トレンチを形成することは、
テーパが付けられているエッチングマスクを用いて、前記外部トレンチの深さを、複数の前記ソース領域から離れるにつれて深くすることである、
請求項１０から１３のうちのいずれか１項に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関し、特に、電力用半導体装置として用いられるトレンチゲート型炭化珪素半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
パワーエレクトロニクス機器においては、電気モータなどの負荷を駆動するための電力供給の実行と停止とを切り替える必要がある。そのために、シリコンを用いたｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ（ＩＧＢＴ）、または、ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）などのスイッチング素子が使用される。特に、近年では、次世代の高耐圧かつ低損失なスイッチングデバイスとして、炭化珪素（ＳｉＣ）を用いたＭＯＳＦＥＴが注目されている。
【０００３】
電力用半導体装置としての使用が想定される場合には、縦型構造のＭＯＳＦＥＴ（縦型ＭＯＳＦＥＴ）が採用されることが多い。縦型ＭＯＳＦＥＴには、そのゲート構造によってプレーナ型、または、トレンチ型（トレンチゲート型）などがある（特許文献１および特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５０５４２５５号公報
【特許文献２】国際公開第２０１３／０４２３３３号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＳｉＣを用いたトレンチゲート型ＭＯＳＦＥＴでは、その構造上、オフ時にトレンチ底面のゲート絶縁膜に高電界がかかり、トレンチ底面においてゲート絶縁膜破壊が起こる恐れがある。この問題に対し、例えば特許文献１では、トレンチ底面において不純物濃度の高い電界緩和領域（トレンチ底面電界緩和領域）を設けることで、トレンチ底面のゲート絶縁膜にかかる電界を緩和している。
【０００６】
しかし、同構造によれば、オフ状態において、セル領域の最外周に位置するトレンチ底面電界緩和領域に集中して高電界がかかり、想定よりも低いドレイン電圧でアバランシェ破壊が発生してしまう。
【０００７】
この問題に対し、例えば、セル領域を囲む終端領域において形成される電界緩和領域（終端電界緩和領域）を、トレンチと同じ程度の深さまでドリフト領域をエッチングしてから形成することによって、セル領域の最外周に位置するトレンチ底面電界緩和領域における電界集中を和らげ、耐圧性能を向上させることが可能である。
【０００８】
一方で、ＳｉＣを用いたトレンチゲート型ＭＯＳＦＥＴでは、トレンチのソース領域の表面における角部では、ゲート電極とソース電極との間に位置するゲート絶縁膜にかかる電界にも注意する必要がある。特許文献２に記載されるように、ゲート電極とソース電極との間に電圧が印加された状態では、トレンチのソース領域の表面における角部のゲート絶縁膜に電界が集中し、その信頼性が低下する恐れがある。
【０００９】
特許文献２では、この問題に対し、トレンチのソース領域の表面における角部を、断面が丸みを帯びたラウンド形状とすることによって、トレンチのソース領域の表面における角部の電界集中を緩和している。
【００１０】
しかし、トレンチのソース領域の表面における角部をラウンド形状とする場合、ソースコンタクトとゲート電極との間の短絡を防ぐためには、ラウンド形状とした分だけセルピッチを増加させる必要があり、トレンチゲート型ＭＯＳＦＥＴの利点である、セル高密度化を阻害する。
【００１１】
本発明は、上記のような問題を解決するためになされたものであり、セルピッチの増大を生じさせずに、高い耐圧を確保することができる技術を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一態様に関する炭化珪素半導体装置は、炭化珪素半導体基板の表面に形成される第１導電型のドリフト領域と、前記ドリフト領域の表層に形成される第２導電型のウェル領域と、前記ウェル領域の表層に部分的に形成される、第１導電型の複数のソース領域と、複数の前記ソース領域の表面から前記ウェル領域を貫通し、前記ドリフト領域の内部まで達するトレンチと、平面視において、複数の前記ソース領域を囲んで形成される、複数の前記ソース領域の表面から前記ウェル領域を貫通し前記ドリフト領域の内部まで達する外部トレンチと、前記トレンチの内部および前記トレンチの周辺と、前記外部トレンチの内部および前記外部トレンチの周辺とをそれぞれ覆って形成されるゲート絶縁膜と、前記トレンチの内部において、前記ゲート絶縁膜を介して形成されるゲート電極と、前記外部トレンチの内部および前記外部トレンチの周辺において、前記ゲート絶縁膜を介して形成されるゲート配線引き出し接続部と、各前記ソース領域に接触して形成されるソース電極と、前記炭化珪素半導体基板の前記表面の反対側の面である裏面に形成されるドレイン電極とを備え、前記ゲート電極の上面は、複数の前記ソース領域の表面よりも深く位置し、前記ゲート電極と前記ゲート配線引き出し接続部とは、電気的に接続され、前記ゲート絶縁膜は、前記外部トレンチの内部および前記外部トレンチの周辺を覆って形成される厚さが、前記トレンチの内部および前記トレンチの周辺を覆って形成される厚さよりも厚い。
【００１３】
本発明の一態様に関する炭化珪素半導体装置の製造方法は、炭化珪素半導体基板の表面に第１導電型のドリフト領域を形成し、前記ドリフト領域の表層に第２導電型のウェル領域を形成し、前記ウェル領域の表層に、第１導電型の複数のソース領域を部分的に形成し、複数の前記ソース領域の表面から前記ウェル領域を貫通し前記ドリフト領域の内部まで達するトレンチを形成し、平面視において、複数の前記ソース領域を囲み、かつ、複数の前記ソース領域の表面から前記ウェル領域を貫通し前記ドリフト領域の内部まで達する外部トレンチを形成し、前記トレンチの内部および前記トレンチの周辺と、前記外部トレンチの内部および前記外部トレンチの周辺とをそれぞれ覆うゲート絶縁膜を形成し、前記トレンチの内部において、前記ゲート絶縁膜を介するゲート電極を形成し、前記外部トレンチの内部および前記外部トレンチの周辺において、前記ゲート絶縁膜を介するゲート配線引き出し接続部を形成し、各前記ソース領域に接触するソース電極を形成し、前記炭化珪素半導体基板の前記表面の反対側の面である裏面にドレイン電極を形成し、前記ゲート電極の上面は、複数の前記ソース領域の表面よりも深く位置し、前記ゲート電極と前記ゲート配線引き出し接続部とは、電気的に接続され、前記ゲート絶縁膜は、前記外部トレンチの内部および前記外部トレンチの周辺を覆って形成される厚さが、前記トレンチの内部および前記トレンチの周辺を覆って形成される厚さよりも厚い。
【発明の効果】
【００１４】
本発明の上記態様によれば、外部トレンチのソース領域の表面における角部の絶縁膜の厚さが厚く形成されるため、高い耐圧を確保することができる。また、セル領域のゲート電極の上面が複数のソース領域の表面よりも深く位置していることで、セルピッチの増大を生じさせずに、高い耐圧を確保することができる。
【００１５】
本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１６】
【図１】実施形態に関する炭化珪素半導体装置の構造を模式的に表す断面図である。
【図２】実施形態に関する炭化珪素半導体装置の構造を模式的に示す平面俯瞰図である。
【図３】図２のＢ−Ｂ’破線部の断面図である。
【図４】図２のＣ−Ｃ’破線部の断面図である。
【図５】図２のＤ−Ｄ’破線部の断面図である。
【図６】実施形態に関する炭化珪素半導体装置の製造方法を模式的に表す断面図である。
【図７】実施形態に関する炭化珪素半導体装置の製造方法を模式的に表す断面図である。
【図８】実施形態に関する炭化珪素半導体装置の製造方法を模式的に表す断面図である。
【図９】実施形態に関する炭化珪素半導体装置の製造方法を模式的に表す断面図である。
【図１０】実施形態に関する炭化珪素半導体装置の製造方法を模式的に表す断面図である。
【図１１】変形例に関する炭化珪素半導体装置の構造を模式的に表す断面図である。
【図１２】変形例に関する炭化珪素半導体装置の構造を模式的に示す平面俯瞰図である。
【図１３】実施形態に関する炭化珪素半導体装置の構造を模式的に表す断面図である。
【図１４】実施形態に関する炭化珪素半導体装置の製造方法を模式的に表す断面図である。
【図１５】実施形態に関する炭化珪素半導体装置の製造方法を模式的に表す断面図である。
【図１６】実施形態に関する炭化珪素半導体装置の構造を模式的に表す断面図である。
【図１７】実施形態に関する炭化珪素半導体装置の製造方法を模式的に表す断面図である。
【図１８】実施形態に関する炭化珪素半導体装置の製造方法を模式的に表す断面図である。
【図１９】実施形態に関する炭化珪素半導体装置の製造方法を模式的に表す断面図である。
【図２０】実施形態に関する炭化珪素半導体装置の構造を模式的に表す断面図である。
【図２１】実施形態に関する炭化珪素半導体装置の構造を模式的に表す断面図である。
【図２２】実施形態に関する炭化珪素半導体装置の構造を模式的に示す平面俯瞰図である。
【図２３】変形例に関する炭化珪素半導体装置の構造を模式的に表す断面図である。
【発明を実施するための形態】
【００１７】
以下、添付の図面を参照しながら実施形態について説明する。なお、図面は模式的に示されたものであり、異なる図面にそれぞれ示されている画像のサイズおよび位置の相互関係は、必ずしも正確に記載されたものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称および機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
【００１８】
また、以下の説明では、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。
【００１９】
＜第１実施形態＞
＜構成＞
まず、本実施形態に関する炭化珪素半導体装置の構成を説明する。以下では、第１導電型をｎ型、第２導電型をｐ型として説明するが、逆の導電型であってもよい。
【００２０】
図１は、本実施形態に関する炭化珪素半導体装置の構造を模式的に示す断面図である。また、図２は、図１に示された炭化珪素半導体装置の構造を模式的に示す平面俯瞰図である。図１は、図２のＡ−Ａ’破線部の断面図である。図１および図２においては、炭化珪素半導体装置として縦型のトレンチゲート型ＭＯＳＦＥＴが示されている。なお、図２においては、下敷き絶縁膜１６の配置をより容易に理解する観点から、一部の構成が省略されている。
【００２１】
図１に示されるように、４Ｈのポリタイプを有する炭化珪素半導体基板１の表面２に、炭化珪素で構成されるｎ型のドリフト領域３が形成される。ドリフト領域３の表層には、炭化珪素で構成されるｐ型のウェル領域４が形成される。ウェル領域４の表層には、選択的（部分的）に、ｎ型のソース領域５およびｐ型のウェルコンタクト領域１７が形成される。ウェルコンタクト領域１７は、平面視においてソース領域５に囲まれる。
【００２２】
ソース領域５の表面からウェル領域４を貫通し、さらにドリフト領域３の内部に達して、トレンチ６が形成される。トレンチ６の内部には、ゲート絶縁膜７を介してゲート電極８が形成される。ゲート電極８は、トレンチ６に埋め込まれる。すなわち、ゲート電極８の上面は、ソース領域５の表面よりも深い位置にある。
【００２３】
平面視において複数のソース領域５を囲んで、外部トレンチ６ａが形成される。外部トレンチ６ａは、複数のソース領域５の表面からウェル領域４を貫通し、ドリフト領域３の内部まで達する。ゲート絶縁膜７は、トレンチ６の内部およびトレンチ６の周辺と、外部トレンチ６ａの内部および外部トレンチ６ａの周辺とをそれぞれ覆って形成される。また、外部トレンチ６ａの内部および外部トレンチ６ａの周辺を覆う部分には、下敷き絶縁膜１６が、ゲート絶縁膜７と外部トレンチ６ａとの間において配置される。よって、ゲート絶縁膜７と下敷き絶縁膜１６とを合わせた絶縁膜は、外部トレンチ６ａの内部および外部トレンチ６ａの周辺を覆って形成される厚さが、トレンチ６の内部およびトレンチ６の周辺を覆って形成される厚さよりも厚い。
【００２４】
また、ゲート絶縁膜７およびゲート電極８を覆って層間絶縁膜９が形成され、層間絶縁膜９の一部を除去した位置に、ソースコンタクト１８を介してソース領域５とウェルコンタクト領域１７とに接触する、ソース電極１０が形成される。さらに、炭化珪素半導体基板１の表面２の反対側の面に接触してドレイン電極１１が形成される。
【００２５】
セル領域においては、トレンチ６の底面の下方側であり、かつ、ゲート絶縁膜７に接触する部分に、ｐ型のトレンチ底面電界緩和領域１３が形成される。また、終端領域においては、トレンチ６と同じ程度の深さまでエッチングされた外部トレンチ６ａの底面の下方側に、ｐ型のトレンチ底面電界緩和領域１３およびｐ型の終端電界緩和領域１２が形成される。
【００２６】
ゲート電極８は、ゲート配線引き出し接続部１４を介してセル領域から終端領域へ配線接続され、さらに、ゲートコンタクト１５を介してゲートパッドへと接続される。
【００２７】
ゲート配線引き出し接続部１４は、外部トレンチ６ａの内部および外部トレンチ６ａの周辺において、ゲート絶縁膜７および下敷き絶縁膜１６を介して形成される。また、ゲート電極８とゲート配線引き出し接続部１４とは、電気的に接続される。
【００２８】
なお、外部トレンチ６ａのソース領域５の表面における角部の電界集中を抑制するという観点からは、当該箇所における絶縁膜を厚く形成することが必要であり、当該目的を達成する構成として、ゲート絶縁膜７上に下敷き絶縁膜１６が形成される場合も当然想定できる。
【００２９】
図３は、図２のＢ−Ｂ’破線部の断面図である。図３においては、トレンチ６の内部におけるゲート電極８、外部トレンチ６ａの周辺における下敷き絶縁膜１６およびゲート配線引き出し接続部１４の配置関係が示されている。
【００３０】
図３に示されるように、ゲート電極８と連続するゲート配線引き出し接続部１４に覆われる外部トレンチ６ａの内部および外部トレンチ６ａの周辺では、ゲート絶縁膜７に加えて下敷き絶縁膜１６が形成される。
【００３１】
図４は、図２のＣ−Ｃ’破線部の断面図である。図４においては、トレンチ６の内部におけるゲート電極８、外部トレンチ６ａの周辺における下敷き絶縁膜１６およびゲート絶縁膜７の配置関係が示されている。トレンチ６は、ゲート配線引き出し接続部１４に覆われていない。また、トレンチ６の底面には、下敷き絶縁膜１６が形成されている。
【００３２】
図４に示されるように、この部分では、ゲート電極８はトレンチ６内部にのみ埋め込まれており、トレンチ６の周辺（ソース領域５の表面）には存在しない。
【００３３】
図５は、図２のＤ−Ｄ’破線部の断面図である。図５においては、外部トレンチ６ａの内部におけるゲート配線引き出し接続部１４、外部トレンチ６ａの周辺における下敷き絶縁膜１６およびゲート絶縁膜７の配置関係が示されている。外部トレンチ６ａは、ゲート配線引き出し接続部１４に覆われている。また、外部トレンチ６ａの底部には、下敷き絶縁膜１６が形成されている。
【００３４】
図５に示されるように、この部分では、外部トレンチ６ａの内部および外部トレンチ６ａの周辺は、ゲート配線引き出し接続部１４に覆われている。
【００３５】
＜作用＞
次に、本実施形態に関する炭化珪素半導体装置としてのトレンチゲート型ＭＯＳＦＥＴの作用について説明する。
【００３６】
まず、終端領域のトレンチ６と同じ程度の深さまでエッチングされた部分（外部トレンチ６ａ）に形成された、終端電界緩和領域１２の作用について述べる。
【００３７】
終端電界緩和領域１２がトレンチ６と同じ程度の深さまでエッチングされていない部分に形成される場合、オフ状態において、セル領域の最外周に位置するトレンチ底面電界緩和領域１３において局所的な電界集中が生じる。そして、想定よりも低いドレイン電圧でアバランシェ破壊が生じてしまう恐れがある。
【００３８】
終端電界緩和領域１２が終端領域のトレンチ６と同じ程度の深さまでエッチングされた部分（外部トレンチ６ａ）に形成される場合には、この局所的な電界集中は緩和され、十分なアバランシェ耐圧が確保される。
【００３９】
一方で、セル領域内に配置されたゲート電極８は、ゲート配線を断線させずにゲートコンタクト１５からゲートパッドに引き出す必要がある。このとき、トレンチ６のソース領域５の表面における角部の、ゲート電極８とソース電極１０との間に位置するゲート絶縁膜７への電界集中を防ぐためには、セル領域内では、エッチバック法によってトレンチ６の内部にのみゲート電極８を埋め込むことが望ましい。このようにすることで、セルピッチを増大させずに、ゲート絶縁膜７への電界集中を防ぐことができる。
【００４０】
ここで、ゲート配線引き出し接続部１４におけるゲート配線の断線を確実に防ぐためには、外部トレンチ６ａの周辺に至るまでゲート配線引き出し接続部１４を形成し、ゲート電極８のためのエッチング時には、レジストなどによりゲート配線引き出し接続部１４を保護しておく必要がある。しかし、このように形成することで、上記のように、外部トレンチ６ａのソース領域５の表面における角部では、ゲート電極８とソース電極１０との間に位置するゲート絶縁膜７への電界集中が起こる恐れがある。本実施形態においては、当該部分では、下敷き絶縁膜１６を形成することによって、その電界集中を緩和している。
【００４１】
下敷き絶縁膜１６の材料としては、例えばＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３またはＨｆＯ２などが挙げられるが、他の絶縁材料であってもよい。
【００４２】
下敷き絶縁膜１６の膜厚の上限について述べる。ゲート配線が断線されないためには、外部トレンチ６ａ内を下敷き絶縁膜１６によって完全に埋め込まない程度の膜厚に、下敷き絶縁膜１６の膜厚を抑える必要がある。また、下敷き絶縁膜１６の膜厚の下限については、外部トレンチ６ａのソース領域５の表面における角部の電界集中を緩和できる０より大きい範囲であればいくらでもよい。
【００４３】
＜製造方法＞
次に、本実施形態に関する炭化珪素半導体装置としてのトレンチゲート型ＭＯＳＦＥＴの製造方法について、図６から図１０を参照しつつ説明する。
【００４４】
まず、４Ｈのポリタイプを有するｎ型の炭化珪素半導体基板１の表面２に、ｎ型で比較的高抵抗（ｎ−型）の炭化珪素のドリフト領域３をエピタキシャル成長させる。
【００４５】
次に、図示しないアライメント用マークを反応性イオンエッチング（ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ、ＲＩＥ）法によって形成する。その後、このアライメント用マークを基準とし、ドリフト領域３の表層にｐ型のウェル領域４、低抵抗ｎ型（ｎ＋型）のソース領域５、さらには、ｐ型のウェルコンタクト領域１７をイオン注入によって形成する。このとき、ソース領域５は１×１０１９［ｃｍ−３］以上のドナー不純物濃度、ウェル領域４は１×１０１６［ｃｍ−３］以上１×１０１８［ｃｍ−３］以下程度のアクセプタ不純物濃度、ウェルコンタクト領域１７は１×１０２０［ｃｍ−３］以上のアクセプタ不純物濃度として形成すればよい。
【００４６】
次に、トレンチ６および外部トレンチ６ａ形成用のエッチングマスク２０を、レジストマスクを用いてパターニングする。その後、ウェル領域４よりも深く、ドリフト領域３まで達するトレンチ６および外部トレンチ６ａをＲＩＥ法によって形成すると、図６に示される構造となる。このとき、終端電界緩和領域１２を形成する部分も同時にエッチングされる。
【００４７】
次に、図７に示されるように、エッチングマスク２０を残したまま、レジストマスク２１を終端領域において部分的に形成し、トレンチ底面電界緩和領域１３をイオン注入により形成する。その後、レジストマスク２１を除去し、再度、セル領域全体、および、終端領域のトレンチ底面電界緩和領域１３を形成した箇所を含む領域にレジストマスク２１ａをパターニングする。そして、図８に示されるような終端電界緩和領域１２を形成する。その後、レジストマスク２１ａを除去する。
【００４８】
次に、１５００℃以上２２００℃以下の温度範囲で、０．５分以上６０分以下の範囲での活性化アニールを行う。
【００４９】
次に、下敷き絶縁膜１６をウェハ全面に形成する。このとき、下敷き絶縁膜１６の形成方法としては、例えば、熱酸化法または化学気相成長（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）法などが挙げられる。
【００５０】
ここで、下敷き絶縁膜１６によって外部トレンチ６ａ内が埋め込まれてしまうと、ゲート電極８のエッチング時にゲート配線が断線されてしまう。そのため、形成する下敷き絶縁膜１６の膜厚については、例えば５［ｎｍ］以上３００［ｎｍ］以下程度が望ましい。
【００５１】
その後、図９に示されるように、終端領域からセル領域の一部に跨るレジストマスク２１ｂによって、外部絶縁層としての下敷き絶縁膜１６をパターンエッチングする。
【００５２】
次に、熱酸化法または化学気相成長法などによって、トレンチ６の内部および周辺と、外部トレンチ６ａの内部および周辺とに全域絶縁層としてのゲート絶縁膜７を形成する。その後、不純物ドーピングが行われたポリシリコン材料からなる電極層８０を、化学気相成長法などにより形成する。このとき、トレンチ６の内部および外部トレンチ６ａの内部は電極層８０で十分に埋められている。
【００５３】
その後、図１０に示されるように、終端領域の一部からセル領域の一部に跨るレジストマスク２１ｃをパターニングし、ポリシリコンをゲート絶縁膜７の表面までエッチバックする。このとき、セル領域の表面に形成されたポリシリコンはエッチングによって除去されるが、トレンチ６の内部に埋められたポリシリコンは残存する。こうして、ゲート電極８およびゲート配線引き出し接続部１４が形成される。
【００５４】
次に、レジストマスク２１ｃを除去し、終端領域およびセル領域において層間絶縁膜９を形成した後、ソースコンタクト１８をドライエッチングなどにより形成し、ゲートコンタクト１５をドライエッチングまたはウェットエッチングなどにより形成する。
【００５５】
その後、少なくとも、ｐ型のウェルコンタクト領域１７の上部およびｎ型のソース領域５の上部に、ソース電極１０を形成する。また、ゲートコンタクト１５の上部には、ゲートパッドに繋がるゲート配線を形成する。
【００５６】
最後に、炭化珪素半導体基板１の裏面にドレイン電極１１を形成することで、図１に示されるセル構造を持つ炭化珪素半導体装置としてのトレンチゲート型ＭＯＳＦＥＴを作製できる。
【００５７】
なお、本実施形態では、炭化珪素半導体基板１の表面２を［１１−２０］軸方向へ傾斜するオフ角θを有する（０００１）面としたが、表面２を［１１−２０］軸方向へ傾斜するオフ角θを有する（０００−１）面とした場合においても、同様の構造を備えるトレンチゲート型ＭＯＳＦＥＴを作製することができる。そして、そのような構成によっても、本発明の効果が得られる。
【００５８】
また、本実施形態においては、平面視において正方形などの矩形のセル構造のトレンチゲート型ＭＯＳＦＥＴを用いて説明を行ったが、セル構造はこれに限られるものではない。例えば、図１１および図１２に示されるようなストライプ形状であってもよいし、他にも多角形または波型などであってもよい。
【００５９】
図１１は、変形例に関する炭化珪素半導体装置の構造を模式的に示す断面図である。図１２は、図１１に示された炭化珪素半導体装置の構造を模式的に示す平面俯瞰図である。なお、図１２においては、下敷き絶縁膜１６の配置をより容易に理解する観点から、一部の構成が省略されている。
【００６０】
図１１に示された構造において、図１に示された構造と異なるのは、セル領域におけるセル構造がストライプ形状であることである。当該構造の差異に伴って、ウェルコンタクト領域１７ａ、ソースコンタクト１８ａおよび層間絶縁膜９ａの形状がそれぞれ異なっている。
【００６１】
なお、本実施形態においては、トレンチゲート型ＭＯＳＦＥＴについて説明してきたが、本発明は、ＭＯＳＦＥＴに限られるものではない。例えば、炭化珪素半導体基板１を除去し、代わりに、ドリフト領域３の裏面にｐ型の不純物を注入して裏面不純物領域を形成することによって、または、炭化珪素半導体基板１をｐ型にすることによって製造されたＩＧＢＴであっても、ＭＯＳＦＥＴの場合と同様の効果を奏する。
【００６２】
なお、本実施形態においては、ｎ型の不純物としては窒素またはリンなど、ｐ型の不純物としてはアルミニウムまたはボロンなどがそれぞれ想定できる。
【００６３】
図１においては、ゲート絶縁膜７と下敷き絶縁膜１６とが、外部トレンチ６ａの内部および外部トレンチ６ａの周辺において積層された構造が示されているが、図２３に示されるような構造であってもよい。
【００６４】
図２３は、変形例に関する炭化珪素半導体装置の構造を模式的に示す断面図である。
【００６５】
図２３に示された構造において、図１に示された構造と異なるのは、外部トレンチ６ａの内部および外部トレンチ６ａの周辺において形成されるゲート絶縁膜７ｄである。ゲート絶縁膜７ｄは、外部トレンチ６ａの内部および外部トレンチ６ａの周辺を覆って形成される厚さが、トレンチ６の内部およびトレンチ６の周辺を覆って形成される厚さよりも厚い。
【００６６】
図２３に示された構造を製造する場合の、ゲート絶縁膜７ｄを製造する工程は、トレンチ６の内部およびトレンチ６の周辺と、外部トレンチ６ａの内部および外部トレンチ６ａの周辺とをそれぞれ覆う絶縁層を形成し、その後、トレンチ６の内部およびトレンチ６の周辺に形成された絶縁層をエッチングする工程とすることができる。
【００６７】
＜効果＞
以下に、本実施形態による効果を例示する。
【００６８】
本実施形態によれば、炭化珪素半導体装置が、第１導電型のドリフト領域３と、第２導電型のウェル領域４と、第１導電型の複数のソース領域５と、トレンチ６と、外部トレンチ６ａと、ゲート絶縁膜と、ゲート電極８と、ゲート配線引き出し接続部１４と、ソース電極１０と、ドレイン電極１１とを備える。
【００６９】
ドリフト領域３は、炭化珪素半導体基板１の表面２に形成される。ウェル領域４は、ドリフト領域３の表層に形成される。複数のソース領域５は、ウェル領域４の表層に部分的に形成される。トレンチ６は、複数のソース領域５に挟まれて形成され、かつ、ドリフト領域３の表面からウェル領域４を貫通しドリフト領域３の内部まで達する。外部トレンチ６ａは、平面視において、複数のソース領域５を囲んで形成され、かつ、ドリフト領域３の表面からウェル領域４を貫通しドリフト領域３の内部まで達する。ゲート絶縁膜は、トレンチ６の内部およびトレンチ６の周辺と、外部トレンチ６ａの内部および外部トレンチ６ａの周辺とをそれぞれ覆って形成される。ゲート電極８は、トレンチ６の内部において、ゲート絶縁膜を介して形成される。ゲート配線引き出し接続部１４は、外部トレンチ６ａの内部および外部トレンチ６ａの周辺において、ゲート絶縁膜を介して形成される。ソース電極１０は、各ソース領域５に接触して形成される。ドレイン電極１１は、炭化珪素半導体基板１の表面２の反対側の面である裏面に形成される。
【００７０】
ここで、ゲート電極８の上面は、複数のソース領域５の表面よりも深く位置する。また、ゲート電極８とゲート配線引き出し接続部１４とは、電気的に接続される。また、ゲート絶縁膜は、外部トレンチ６ａの内部および外部トレンチ６ａの周辺を覆って形成される厚さが、トレンチ６の内部およびトレンチ６の周辺を覆って形成される厚さよりも厚い。
【００７１】
なお、上記のゲート絶縁膜は、ゲート絶縁膜７ｄに対応するが、ゲート絶縁膜７と下敷き絶縁膜１６とを合わせた絶縁膜全体を上述のゲート絶縁膜に対応させることも可能である。
【００７２】
このような構成によれば、外部トレンチ６ａのソース領域５の表面における角部の絶縁膜の厚さが厚く形成されるため、高い耐圧を確保することができる。また、外部トレンチ６ａの周辺に至るまでゲート配線引き出し接続部１４を形成しているため、ゲート配線引き出し接続部１４におけるゲート配線の断線も防ぐことができる。
【００７３】
また、セル領域のゲート電極８の上面が複数のソース領域５の表面よりも深く位置していることで、トレンチ６のソース領域５の表面における角部をラウンド形状にした場合のデメリット（セルピッチの増大）を生じさせずに、高い耐圧を確保することができる。ゲート配線を断線させずに当該配線をゲートパッドに引き出すことができる。
【００７４】
なお、これらの構成以外の構成については適宜省略することができるが、本明細書に示された任意の構成を適宜追加した場合でも、上記の効果を生じさせることができる。
【００７５】
また、本実施形態によれば、炭化珪素半導体装置の製造方法において、炭化珪素半導体基板１の表面２に第１導電型のドリフト領域３を形成する。そして、ドリフト領域３の表層に第２導電型のウェル領域４を形成する。そして、ウェル領域４の表層に、第１導電型の複数のソース領域５を部分的に形成する。そして、複数のソース領域５に挟まれ、かつ、ドリフト領域３の表面からウェル領域４を貫通しドリフト領域３の内部まで達するトレンチ６を形成する。そして、平面視において、複数のソース領域５を囲み、かつ、ドリフト領域３の表面からウェル領域４を貫通しドリフト領域３の内部まで達する外部トレンチ６ａを形成する。そして、トレンチ６の内部およびトレンチ６の周辺と、外部トレンチ６ａの内部および外部トレンチ６ａの周辺とをそれぞれ覆うゲート絶縁膜を形成する。そして、トレンチ６の内部において、ゲート絶縁膜を介するゲート電極８を形成する。そして、外部トレンチ６ａの内部および外部トレンチ６ａの周辺において、ゲート絶縁膜を介するゲート配線引き出し接続部１４を形成する。そして、各ソース領域５に接触するソース電極１０を形成する。そして、炭化珪素半導体基板１の表面２の反対側の面である裏面にドレイン電極１１を形成する。
【００７６】
ここで、ゲート電極８の上面は、複数のソース領域５の表面よりも深く位置する。また、ゲート電極８とゲート配線引き出し接続部１４とは、電気的に接続される。また、ゲート絶縁膜は、外部トレンチ６ａの内部および外部トレンチ６ａの周辺を覆って形成される厚さが、トレンチ６の内部およびトレンチ６の周辺を覆って形成される厚さよりも厚い。
【００７７】
なお、上記のゲート絶縁膜は、ゲート絶縁膜７ｄに対応するが、ゲート絶縁膜７と下敷き絶縁膜１６とを合わせた絶縁膜全体を上述のゲート絶縁膜に対応させることも可能である。
【００７８】
このような構成によれば、外部トレンチ６ａのソース領域５の表面における角部の絶縁膜の厚さが厚く形成されるため、高い耐圧を確保することができる。また、外部トレンチ６ａの周辺に至るまでゲート配線引き出し接続部１４を形成しているため、ゲート配線引き出し接続部１４におけるゲート配線の断線も防ぐことができる。
【００７９】
また、セル領域のゲート電極８の上面が複数のソース領域５の表面よりも深く位置していることで、トレンチ６のソース領域５の表面における角部をラウンド形状にした場合のデメリット（セルピッチの増大）を生じさせずに、高い耐圧を確保することができる。ゲート配線を断線させずに当該配線をゲートパッドに引き出すことができる。
【００８０】
＜第２実施形態＞
＜構成＞
以下では、上記実施形態で説明した構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略する。
【００８１】
本実施形態に関する炭化珪素半導体装置の構成を説明する。図１３および図１６は、本実施形態に関する炭化珪素半導体装置としてのトレンチゲート型ＭＯＳＦＥＴの構造を模式的に示す断面図である。
【００８２】
図１３に示されるように、ゲート配線引き出し接続部１４ｂの、外部トレンチ６ａのソース領域５ｂの表面における角部の形状は、丸みを帯びた形状となっている。層間絶縁膜９ｂについても、あわせて丸みを帯びた形状となっている。一方で、セル領域におけるトレンチ６のソース領域５ｂの表面における角部は、トレンチエッチング後の形状をそのまま維持している。すなわち、丸みを帯びた形状とはなっていない。
【００８３】
このような構造を採用することによって、外部トレンチ６ａのソース領域５ｂの表面における角部の、下敷き絶縁膜１６ｂへの電界集中を緩和することが可能となる。また、セル領域におけるトレンチ６のソース領域５ｂの表面における角部については、エッチバック法によってゲート電極８が埋め込まれているため、ゲート絶縁膜７ｂへの電界集中は生じない。また、セル領域におけるトレンチ６のソース領域５ｂの表面における角部を丸みを帯びた形状としていないため、単位セルピッチの拡大による電流密度の減少を抑えることができる。
【００８４】
＜製造方法＞
図１３に示される構造について、図１４および図１５を参照しつつその作成方法について述べる。
【００８５】
まず、第１実施形態における図６から図８までの工程を行う。
【００８６】
次に、ガスアニールによってＳｉＣの形状制御を行う。図１４に示されるように、まず、ガスアニール用のアニールマスク２２をセル領域および終端領域に形成した後、ゲート配線引き出し接続部１４ｂが外部トレンチ６ａのソース領域５ｂの表面における角部を覆って形成される箇所だけを開口するレジストマスク２１ｄを形成する。
【００８７】
その後、エッチング処理により、レジストマスク２１ｄの開口部に形成されているアニールマスク２２のみを除去する。その後、ガスアニール処理として、例えばＡｒ雰囲気下またはＨ２雰囲気下における１２００℃以上１８００℃以下程度の処理を行う。なお、アニールマスク２２に使用される材料としては、例えばグラファイト薄膜などが挙げられる。
【００８８】
図１４に示される構造に対し、上記のようなガスアニール処理を行うことで、図１５に示されるような形状制御、すなわち、ゲート配線引き出し接続部１４ｂが覆う外部トレンチ６ａのソース領域５ｂの表面における角部が、丸みを帯びた形状に制御される。
【００８９】
なお、外部トレンチ６ａのソース領域５ｂの表面における角部の形状は、上記の場合に限られるものではない。例えば、図１６に示されるような、斜面状のメサ形状、すなわち、外部トレンチ６ａの深さが、複数のソース領域５ｃから離れるにつれて深くなる場合であっても、それらの組み合わせであっても、ゲート絶縁膜７ｃへの電界集中を緩和することができる。
【００９０】
図１６に示される構造について、図１７から図１９を参照しつつその作成方法について述べる。
【００９１】
トレンチエッチングの直前までの工程を終えた段階で、セル領域においてテーパの付けられていないレジストパターン２０ａを形成する。レジストパターン２０ａは、トレンチ６が形成される位置において開口を有する。
【００９２】
その後、図１７に示されるように、レジストパターン２０ａの上に、外部トレンチ６ａが形成される位置においてテーパが付けられているレジストマスク２１を形成する。そして、図１８に示されるように、外部トレンチ６ａが形成される位置においてテーパが付けられているエッチングマスク２０ｂを形成する。
【００９３】
その後、ＳｉＣのドライエッチングを行い、さらに、残存したエッチングマスク２０ｂを注入マスクとして利用し、トレンチ底面電界緩和領域１３およびトレンチ底面電界緩和領域１３ｃを形成する。
【００９４】
さらに、ゲート絶縁膜７および下敷き絶縁膜１６ｃを形成し、ゲート配線引き出し接続部１４ｃおよび層間絶縁膜９ｃを形成することによって、図１９に示される構造が得られる。
【００９５】
＜効果＞
以下に、本実施形態による効果を例示する。
【００９６】
本実施形態によれば、外部トレンチ６ａの、各ソース領域５の表面における角部は、丸みを帯びた形状の角部である。
【００９７】
このような構成によれば、外部トレンチ６ａのソース領域５ｂの表面における角部の、下敷き絶縁膜１６ｂへの電界集中を緩和することが可能となる。また、セル領域におけるトレンチ６のソース領域５ｂの表面における角部を丸みを帯びた形状としていないため、単位セルピッチの拡大による電流密度の減少を抑えることができる。
【００９８】
また、本実施形態によれば、外部トレンチ６ａの深さは、複数のソース領域５ｃから離れるにつれて深くなる。
【００９９】
このような構成によれば、ゲート絶縁膜７ｃへの電界集中を緩和することができる。
【０１００】
＜第３実施形態＞
＜構成＞
本実施形態に関する炭化珪素半導体装置の構成を説明する。図２０は、本実施形態に関する炭化珪素半導体装置としてのトレンチゲート型ＭＯＳＦＥＴの構造を模式的に示す断面図である。
【０１０１】
図２０に示されるように、ゲート配線引き出し接続部１４が覆う外部トレンチ６ａに接触するウェル領域４の表層に、トレンチ角部電界緩和領域１９が形成される。トレンチ角部電界緩和領域１９は、平面視において複数のソース領域５を囲んで形成される。また、トレンチ角部電界緩和領域１９は、下敷き絶縁膜１６に覆われ、さらに、ゲート絶縁膜７に覆われる。第１導電型をｎ型、第２導電型をｐ型とした場合、トレンチ角部電界緩和領域１９はｐ＋型に設定することができる。
【０１０２】
ゲート配線引き出し接続部１４が覆う外部トレンチ６ａに接触するウェル領域４の表層に、ｐ型の半導体層であるトレンチ角部電界緩和領域１９を設けることによって、外部トレンチ６ａのソース領域５の表面における角部の、ゲート絶縁膜７および下敷き絶縁膜１６への電界集中を緩和することができる。
【０１０３】
このような構造は比較的簡単に形成することができ、例えば外部トレンチ６ａの開口前にレジストパターニングおよびイオン注入によって形成すればよい。
【０１０４】
＜効果＞
以下に、本実施形態による効果を例示する。
【０１０５】
本実施形態によれば、炭化珪素半導体装置が、ウェル領域４の表層において、平面視において複数のソース領域５を囲んで形成される、第２導電型のトレンチ角部電界緩和領域１９を備える。
【０１０６】
このような構成によれば、外部トレンチ６ａのソース領域５の表面における角部の、ゲート絶縁膜７および下敷き絶縁膜１６への電界集中を緩和することができる。
【０１０７】
＜第４実施形態＞
＜構成＞
本実施形態に関する炭化珪素半導体装置の構成を説明する。図２１は、本実施形態に関する炭化珪素半導体装置としてのトレンチゲート型ＭＯＳＦＥＴの構造を模式的に示す断面図である。
【０１０８】
図２１に示されるように、ゲート配線引き出し接続部１４の直下で、かつ、下敷き絶縁膜１６に接触するソース領域５およびウェル領域４に対しては、ソースコンタクトを形成せず浮遊電位としている。すなわち、ウェル領域４の表層に部分的に形成される複数のウェルコンタクト領域１７は、平面視において、各ソース領域５に囲まれ、かつ、さらに各ソース領域５の外側をトレンチ６に囲まれる領域にのみ形成される。そして、ウェルコンタクト領域１７は、平面視において、各ソース領域５に囲まれ、かつ、さらに外部トレンチ６ａに囲まれる領域には形成されない。
【０１０９】
本構造においては、ゲート配線引き出し接続部１４の直下の最外周セルは浮遊電位となるため、当該セルを接地電位とした場合と比較して、ゲートバイアス印加時に、当該セルに隣接するゲート絶縁膜７および下敷き絶縁膜１６へ印加される電界が緩和される。ここで、このようなソースコンタクトを間引いて浮遊電位とするセルは、図２２に示されるように、すべての最外周セルに対応していてもよいし、部分的に間引いて形成されてもよい。ここで、図２２は、図２１に示された炭化珪素半導体装置の構造を模式的に示す平面俯瞰図である。なお、図２２においては、下敷き絶縁膜１６の配置をより容易に理解する観点から、一部の構成が省略されている。
【０１１０】
＜効果＞
以下に、本実施形態による効果を例示する。
【０１１１】
本実施形態によれば、炭化珪素半導体装置が、ウェル領域４の表層に部分的に形成される、第２導電型の複数のウェルコンタクト領域１７を備える。
【０１１２】
各ウェルコンタクト領域１７は、平面視において、各ソース領域５に囲まれ、かつ、さらに各ソース領域５の外側をトレンチ６に囲まれる領域にのみ形成される。また、ソース電極１０は、各ウェルコンタクト領域１７および各ソース領域５に接触して形成される。
【０１１３】
このような構成によれば、ゲート配線引き出し接続部１４の直下で、かつ、下敷き絶縁膜１６に接触するソース領域５およびウェル領域４、すなわち、最外周セルは浮遊電位となる。そのため、ゲートバイアス印加時に、当該領域に隣接するゲート絶縁膜７および下敷き絶縁膜１６へ印加される電界が緩和される。よって、外部トレンチ６ａのソース領域５の表面の角部において、ゲート絶縁膜の信頼性を向上させることができる。
【０１１４】
＜変形例＞
上記各実施形態では、各構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載している場合があるが、これらはすべての局面において例示であって、本発明が記載されたものに限られることはない。よって、例示されていない無数の変形例が、本発明の範囲内において想定される。例えば、任意の構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施形態における少なくとも１つの構成要素を抽出し、他の実施形態の構成要素と組み合わせる場合が含まれる。
【０１１５】
また、矛盾が生じない限り、上記各実施形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよい。さらに、発明を構成する構成要素は概念的な単位であって、１つの構成要素が複数の構造物から成る場合、および１つの構成要素がある構造物の一部に対応する場合を含む。
【０１１６】
また、本明細書における説明は、本発明のすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
【符号の説明】
【０１１７】
１  炭化珪素半導体基板、２  表面、３  ドリフト領域、４  ウェル領域、５，５ｂ，５ｃ  ソース領域、６  トレンチ、６ａ  外部トレンチ、７，７ｂ，７ｃ，７ｄ  ゲート絶縁膜、８  ゲート電極、９，９ａ，９ｂ，９ｃ  層間絶縁膜、１０  ソース電極、１１  ドレイン電極、１２  終端電界緩和領域、１３，１３ｃ  トレンチ底面電界緩和領域、１４，１４ｂ，１４ｃ  ゲート配線引き出し接続部、１５  ゲートコンタクト、１６，１６ｂ，１６ｃ  下敷き絶縁膜、１７，１７ａ  ウェルコンタクト領域、１８，１８ａ  ソースコンタクト、１９  トレンチ角部電界緩和領域、２０，２０ｂ  エッチングマスク、２０ａ  レジストパターン、２１，２１ａ，２１ｂ，２１ｃ，２１ｄ  レジストマスク、２２  アニールマスク、８０  電極層。
【図１】
2015230932.tif 000003
【図２】
2015230932.tif 000004
【図３】
2015230932.tif 000005
【図４】
2015230932.tif 000006
【図５】
2015230932.tif 000007
【図６】
2015230932.tif 000008
【図７】
2015230932.tif 000009
【図８】
2015230932.tif 000010
【図９】
2015230932.tif 000011
【図１０】
2015230932.tif 000012
【図１１】
2015230932.tif 000013
【図１２】
2015230932.tif 000014
【図１３】
2015230932.tif 000015
【図１４】
2015230932.tif 000016
【図１５】
2015230932.tif 000017
【図１６】
2015230932.tif 000018
【図１７】
2015230932.tif 000019
【図１８】
2015230932.tif 000020
【図１９】
2015230932.tif 000021
【図２０】
2015230932.tif 000022
【図２１】
2015230932.tif 000023
【図２２】
2015230932.tif 000024
【図２３】
2015230932.tif 000025