(57)【要約】【課題】複数の集積回路チップと冷却用チップとを積層した集積回路装置において、積極的かつ効率的な放熱対策を実施しつつ、積層後のパッケージ高さの増大を抑制する。【解決手段】複数の集積回路チップと冷却用チップとを積層した集積回路装置であって、第１の集積回路チップの第１の面に接する同一平面上に、前記冷却用チップと第２の集積回路チップを配置した。【選択図】図１
2015015319.tif 000002
【特許請求の範囲】
【請求項１】
複数の集積回路チップと冷却用チップとを積層した集積回路装置であって、
第１の集積回路チップの第１の面に接する同一平面上に、前記冷却用チップと第２の集積回路チップを配置したことを特徴とする集積回路装置。
【請求項２】
前記第２の集積回路チップを、前記第１の集積回路チップの第１の面上において前記冷却用チップに隣接するように配置し、
前記冷却用チップにおける前記第１の集積回路チップとは反対側の面上に第３の集積回路チップを配置したことを特徴とする請求項１に記載の集積回路装置。
【請求項３】
前記第１の集積回路チップ、前記第３の集積回路チップ、前記第２の集積回路チップの順で発熱量が小さいことを特徴とする請求項１または２に記載の集積回路装置。
【請求項４】
前記第１の集積回路チップにおける発熱量が相対的に大きい領域に前記冷却用チップを配置し、発熱量が相対的に小さい領域に前記第２の集積回路チップを配置したことを特徴とする請求項１ないし３のいずれか１項に記載の集積回路装置。
【請求項５】
前記第１の集積回路チップにおける前記第２の集積回路チップの回路モジュールが配置されている領域と、前記第２の集積回路チップとを平面視でオーバーラップするように配置したことを特徴とする請求項１ないし３のいずれか１項に記載の集積回路装置。
【請求項６】
前記冷却用チップと前記第３の集積回路チップとを面接触するように配置し、
前記第１の集積回路チップと前記第３の集積回路チップとを、前記冷却用チップの内部に形成された貫通電極を介して電気的に接続したことを特徴とする請求項２に記載の集積回路装置。
【請求項７】
前記第１の集積回路チップと前記第３の集積回路チップとを接続する端子位置を夫々のチップの外周側に配置し、
前記第２の集積回路チップを、平面視でほぼ中央に配置し、
前記冷却用チップを前記第２の集積回路チップに隣接するように配置したことを特徴とする請求項２に記載の集積回路装置。
【請求項８】
前記第１の集積回路チップと前記第３の集積回路チップとを接続する接続チップを、夫々のチップの外周側に配置したことを特徴とする請求項７に記載の集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の集積回路チップを積層して構成される集積回路装置に関する。
【背景技術】
【０００２】
電子機器の小型化・高性能化の要求に伴い、複数の半導体集積回路チップを積層することで、実装面積の削減と高性能化の両立を実現する手法が一般的になりつつある。しかしながら、積層構造は従来の平面実装に比べて放熱しにくい構造であることから、各半導体集積回路チップにおける動作時の発熱をいかにして対策するかが大きな課題となっている。
【０００３】
このような課題に対して、例えば、特許文献１では、積層される互いの半導体チップの特定領域の発熱量を考慮して、平面視において特定領域が互いにオーバーラップしないように積層することで、効率的な放熱対策を実施している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−２４３９７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１では、発熱の影響を回避するために積層できない領域が生じてしまうことから、より多数の半導体集積回路チップを積層して更なる高密度実装を推進する上では課題が残る。
【０００６】
そこで、冷却用の部材を複数の半導体集積回路チップと共に積層することも考えられるが、単純に半導体集積回路チップと冷却部材を積層した場合、パッケージの高さが増大してしまうこととなり、小型電子機器に搭載する上では課題が残る。
【０００７】
本発明は、上記課題に鑑みてなされ、複数の集積回路チップと冷却用チップとを積層した集積回路装置において、積極的かつ効率的な放熱対策を実施しつつ、積層後のパッケージ高さの増大を抑制することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明にかかる集積回路装置は、複数の集積回路チップと冷却用チップとを積層した集積回路装置であって、第１の回路チップの第１の面に接する同一平面上に、前記冷却用チップと第２の回路チップを配置したことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、複数の集積回路チップと冷却用チップとを積層した集積回路装置において、積極的かつ効率的な放熱対策を実施しつつ、積層後のパッケージ高さの増大を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】実施形態１に係る半導体集積回路装置の平面図（ａ）及び断面図（ｂ）。
【図２】実施形態２に係る半導体集積回路装置の平面図（ａ）及び断面図（ｂ）。
【図３】実施形態３に係る半導体集積回路装置の平面図（ａ）及び断面図（ｂ）。
【発明を実施するための形態】
【００１１】
以下に、本発明を実施するための形態について詳細に説明する。尚、以下に説明する実施の形態は、本発明を実現するための一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施の形態に限定されるものではない。また、後述する各実施形態の一部を適宜組み合わせて構成しても良い。
【００１２】
［実施形態１］まず、図１を参照して、本発明に係る実施形態１の集積回路装置１００として、異なるサイズの３種類の半導体集積回路チップを積層する場合について説明する。
【００１３】
以下の説明では、電子機器の基板上に積層される複数の半導体集積回路チップにおいて、基板側を下面、基板とは反対側の面を上面とする。
【００１４】
本実施形態の集積回路装置１００は、異なるチップサイズの第１、第２、第３の半導体集積回路チップ（以下、回路チップ）１０、２０、３０と、冷却用チップ４０とが積層されて構成されている。図１（ａ）は、半導体集積回路装置１００の平面図であり、図１（ｂ）は、半導体集積回路装置１００の断面図である。
【００１５】
第１の回路チップ１０の回路面（上面）には配線層１２が形成されている。また、第１の回路チップ１０の内部には貫通電極１４が形成されており、マイクロバンプ１６、インターポーザー５０、半田ボール５２を介して電子機器の基板と電気的に接続される。
【００１６】
第２の回路チップ２０の回路面（下面）にも配線層２２が形成されており、マイクロバンプ２４を介して第１の回路チップ１０と電気的に接続される。
【００１７】
また、冷却用チップ４０の下面には配線層４２が形成され、内部には貫通電極４４が形成されている。冷却用チップ４０は、内部に冷却用の冷媒や冷却用の空間を備え、冷却用チップ４０の上面や下面に積層された回路チップを冷却するために設けられる。
【００１８】
第３の回路チップ３０の回路面（下面）には配線層３２が形成されている。第３の回路チップ３０は、マイクロバンプ３４、冷却用チップ４０の貫通電極４４、配線層４２、マイクロバンプ１８を介して、第１の回路チップ１０と電気的に接続される。
【００１９】
ここで、本実施形態の集積回路装置１００がデジタルカメラ等の小型電子機器向けの回路チップある場合を想定し、第１から第３の各半導体集積回路チップ１０〜３０としてそれぞれ、画像処理用ＬＳＩ、フラッシュメモリ、ＳＤＲＡＭを適用した例について具体的に説明する。
【００２０】
一般に半導体集積回路チップの発熱量は、チップサイズ並びに動作周波数等に比例することから、これら３種類の回路チップを積層する構造では、画像処理用ＬＳＩ、ＳＤＲＡＭ、フラッシュメモリの順で発熱量が小さくなる。特に、他の回路チップと比べてチップサイズが小さく動作周波数が低いフラッシュメモリの場合は消費電力が小さい。このため、本実施形態では、図１（ｂ）に示すように、第２の回路チップ２０（フラッシュメモリ）を冷却用チップ４０と同一平面上に配置する。
【００２１】
一方、半導体製造プロセスの微細化に伴って、発熱量が増加傾向にある画像処理ＬＳＩでは、積極的な発熱対策が急務となっている。そこで、図１（ｂ）に示すように冷却用チップ４０を第１の回路チップ１０（画像処理ＬＳＩ）と面接触するように配置することで、効率的な発熱対策を実施することができる。
【００２２】
また、第１の回路チップ１０（画像処理ＬＳＩ）において発熱量が相対的に大きな領域と冷却用チップ４０とを平面視でオーバーラップするように積層配置し、発熱量が相対的に小さな領域に第２の回路チップ２０（フラッシュメモリ）を積層配置することで、より効率的な発熱対策が可能となる。或いは、第１の回路チップ１０（画像処理ＬＳＩ）におけるフラッシュメモリ用のコントローラを含む低速動作の回路モジュールが配置されている領域と第２の回路チップ２０（フラッシュメモリ）とを、平面視でオーバーラップするように積層配置することによっても同様の効果が得られる。
【００２３】
また、温度上昇に伴う消費電力或いは性能面への影響が顕著なＳＤＲＡＭに対しても、同様に積極的な発熱対策が急務となっている。そこで、図１（ｂ）に示すように冷却用チップ４０を第３の回路チップ３０（ＳＤＲＡＭ）と面接触するように配置することで、効率的な発熱対策を実施することができる。
【００２４】
このとき、第１の回路チップ１０（画像処理ＬＳＩ）と第３の回路チップ３０（ＳＤＲＡＭ）を、冷却用チップ４０の内部に形成された貫通電極４４を介して電気的に接続することで最短経路での接続が可能となる。これにより高速アクセスが要求される第３の回路チップ３０（ＳＤＲＡＭ）へのアクセス速度を低下させることなく、第１の回路チップ（画像処理ＬＳＩ）を動作させることが可能となる。
【００２５】
なお、本実施形態では、チップサイズは、大きい方から、第１の回路チップ１０＞第３の回路チップ３０＞第２の回路チップ２０＞冷却用チップ４０であるが、これに限られないことは言うまでもない。
【００２６】
［実施形態２］次に、図２を参照して、実施形態２について説明する。なお、図２において、図１と同じ構成要素には同一の符号を付して示している。図２（ａ）は、実施形態２における半導体集積回路装置１００の平面図であり、図２（ｂ）は、半導体集積回路装置１００の断面図である。
【００２７】
一般に、回路チップの端子位置はチップ外周側に配置される場合が多く、接続されるチップ間において高速アクセスが必要な構成では、配線層における配線引き回しはできるだけ少ないことが望ましい。
【００２８】
そこで、本実施形態では、第１の回路チップ１０（画像処理ＬＳＩ）及び第３の回路チップ３０（ＳＤＲＡＭ）の端子位置を夫々のチップの最外周側から引き出す構成とした。さらに、発熱量の小さい第２の回路チップ２０（フラッシュメモリ）を、平面視においてほぼ中央に配置し、２つの冷却用チップ４０を第２の回路チップ２０の外周に隣接するように配置している。これにより、第１の回路チップ１０（画像処理ＬＳＩ）と第３の回路チップ３０（ＳＤＲＡＭ）は、冷却用チップ４０の内部に形成された貫通電極４４を介して最短経路で接続され、同時に冷却用チップ４０の冷却効果により発熱対策を実施することができる。
【００２９】
［実施形態３］次に、図３を参照して、実施形態３について説明する。なお、図３において、図１や図２と同じ構成要素には同一の符号を付して示している。図３（ａ）は、実施形態３における半導体集積回路装置１００の平面図であり、図３（ｂ）は、半導体集積回路装置１００の断面図である。
【００３０】
図３において、６０は接続チップ、６２は接続チップ６０の下面に形成された配線層、６４は接続チップ６０内部に形成された貫通電極である。接続チップ６０は、積層後の装置全体を含むパッケージ高さの増加を抑制するため、シリコンインターポーザー等、回路チップで構成されることが望ましい。第１の回路チップ１０（画像処理ＬＳＩ）と第３の回路チップ３０（ＳＤＲＡＭ）は、マイクロバンプ３４、接続チップ６０の貫通電極６４、配線層６２、マイクロバンプ１８を介して、第１の回路チップ１０（画像処理ＬＳＩ）と電気的に接続される。
【００３１】
本実施形態のように構成した場合、冷却用チップ４０の内部に貫通電極４４を必要としない構成となることから、冷却用チップ４０の設計自由度を高めることが可能となる。すなわち、第１の回路チップ１０（画像処理ＬＳＩ）及び第３の回路チップ３０（ＳＤＲＡＭ）それぞれの端子位置等を考慮した冷却用チップの設計が不要となることから、冷却用チップを積層する際により汎用的な構造を採用することが可能となる。
【００３２】
上述した各実施形態よれば、冷却用チップ４０と同一面内に少なくとも１つの回路チップを配置することで、積層後の装置全体を含むパッケージ高さの増加を抑制しつつ、冷却用チップと面接触する少なくとも１つの回路チップを積極的に冷却できる。
【００３３】
なお、上記各実施形態では、第３の回路チップ３０としてＳＤＲＡＭを適用した例を説明したが、イメージセンサ等を積層する場合にも応用できることは言うまでもない。
【００３４】
さらに、第３の回路チップ３０を積層しない場合であっても、同様の効果を奏することは言うまでもない。この場合、最下層に積層される第１の回路チップ１０の上面に接する同一平面上に、冷却用チップ４０及び第２の回路チップ２０が積層された構造となる。
【００３５】
また、第１の回路チップ１０の配線層１２を回路面の上面側に配置した場合を説明したが、これは、第２の回路チップ２０及び第３の回路チップ３０との接続性を優先するためであって、電子機器の基板側との接続性を優先する場合には、配線層１２を下面側に配置することにより、上下を反転させて実装することもできる。
【００３６】
本実施形態によれば、複数の集積回路チップと冷却用チップとを積層した３次元積層構造を持つ集積回路装置において、積極的かつ効率的な放熱対策を実施しつつ、積層後のパッケージ高さの増大を抑制でき、特に小型電子機器に搭載される場合に好適である。
【図１】
2015015319.tif 000003
【図２】
2015015319.tif 000004
【図３】
2015015319.tif 000005