(57)【要約】【課題】簡易な構成で論理演算素子を構成する。【解決手段】  論理積否定演算素子は、印加電圧Ｖｉｎに対して、２つの第１強磁性トンネル接合素子１，１が並列に接続され、その出力側に２つの第２強磁性トンネル接合素子２，２が直列に接続されている。２つの第１強磁性トンネル接合素子１，１のいずれか一方と、直列に接続された２つの第２強磁性トンネル接合素子２，２のいずれか一方との自由層１２，２２の磁化方向が第１磁化制御部１００により同時に制御されると共に、並列に接続された２つの第１強磁性トンネル接合素子１，１の他方と、直列に接続された２つの第２強磁性トンネル接合素子２，２の他方との自由層１２，２２の磁化方向が第２磁化制御部２００により同時に制御される。このとき、並列に接続された２つの第１強磁性トンネル接合素子１，１の出力側を出力電圧Ｖｏｕｔとする。【選択図】図１
2015015597.tif 000002
【特許請求の範囲】
【請求項１】
強磁性トンネル接合素子を組み合わせて実現される論理演算素子であって、
磁気抵抗効果を有するように構成された第１強磁性トンネル接合素子と、
逆磁気抵抗効果を有するように構成された第２強磁性トンネル接合素子と、
前記第１強磁性トンネル接合素子および前記第２強磁性トンネル接合素子の自由層の磁化方向を制御する磁化制御部と
を備えることを特徴とする論理演算素子。
【請求項２】
請求項１記載の論理演算素子において、
印加電圧に対して、２つの前記第１強磁性トンネル接合素子が並列に接続され、
並列に接続された２つの前記第１強磁性トンネル接合素子の出力側に、２つの前記第２強磁性トンネル接合素子が直列に接続され、
並列に接続された２つの前記第１強磁性トンネル接合素子のいずれか一方と、直列に接続された２つの前記第２強磁性トンネル接合素子のいずれか一方との自由層の磁化方向が第１磁化制御部により同時に制御されると共に、並列に接続された２つの前記第１強磁性トンネル接合素子の他方と、直列に接続された２つの前記第２強磁性トンネル接合素子の他方との自由層の磁化方向が第２磁化制御部により同時に制御され、
並列に接続された２つの前記第１強磁性トンネル接合素子の出力側を出力電圧とすることを特徴とする論理演算素子。
【請求項３】
請求項１記載の論理演算素子において、
印加電圧に対して、２つの前記第１強磁性トンネル接合素子が直列に接続され、
直列に接続された２つの前記第１強磁性トンネル接合素子の出力側に、２つの前記第２強磁性トンネル接合素子が並列に接続され、
直列に接続された２つの前記第１強磁性トンネル接合素子のいずれか一方と、並列に接続された２つの前記第２強磁性トンネル接合素子のいずれか一方との自由層の磁化方向が第１磁化制御部により同時に制御されると共に、直列に接続された２つの前記第１強磁性トンネル接合素子の他方と、並列に接続された２つの前記第２強磁性トンネル接合素子の他方との自由層の磁化方向が第２磁化制御部により同時に制御され、
直列に接続された２つの前記第１強磁性トンネル接合素子の出力側を出力電圧とすることを特徴とする論理演算素子。
【請求項４】
請求項１記載の論理演算素子において、
印加電圧に対して、２つの前記第２強磁性トンネル接合素子が並列に接続され、
並列に接続された２つの前記第２強磁性トンネル接合素子の出力側に、２つの前記第１強磁性トンネル接合素子が直列に接続され、
並列に接続された２つの前記第２強磁性トンネル接合素子のいずれか一方と、直列に接続された２つの前記第１強磁性トンネル接合素子のいずれか一方との自由層の磁化方向が第１磁化制御部により同時に制御されると共に、並列に接続された２つの前記第２強磁性トンネル接合素子の他方と、直列に接続された２つの前記第１強磁性トンネル接合素子の他方との自由層の磁化方向が第２磁化制御部により同時に制御され、
並列に接続された２つの前記第２強磁性トンネル接合素子の出力側を出力電圧とすることを特徴とする論理演算素子。
【請求項５】
請求項１記載の論理演算素子において、
印加電圧に対して、２つの前記第２強磁性トンネル接合素子が直列に接続され、
直列に接続された２つの前記第２強磁性トンネル接合素子の出力側に、２つの前記第１強磁性トンネル接合素子が並列に接続され、
直列に接続された２つの前記第２強磁性トンネル接合素子のいずれか一方と、並列に接続された２つの前記第１強磁性トンネル接合素子のいずれか一方との自由層の磁化方向が第１磁化制御部により同時に制御されると共に、直列に接続された２つの前記第２強磁性トンネル接合素子の他方と、並列に接続された２つの前記第１強磁性トンネル接合素子の他方との自由層の磁化方向が第２磁化制御部により同時に制御され、
直列に接続された２つの前記第２強磁性トンネル接合素子の出力側を出力電圧とすることを特徴とする論理演算素子。
【請求項６】
請求項１乃至５のうちいずれか１項記載の論理演算素子であって、
前記第１強磁性トンネル接合素子は、２つのコバルト鉄ボロン合金薄膜がトンネル障壁層を介して接合され、該２つのコバルト鉄ボロン合金薄膜のいずれか一方の磁化方向が一方向に固定された固着層であると共に、他方のコバルト鉄ボロン合金薄膜の磁化方向が双方向に可変の前記自由層であり、
前記第２強磁性トンネル接合素子は、コバルト鉄ボロン合金薄膜と窒化鉄薄膜とがトンネル障壁層を介して接合され、これらの薄膜のいずれか一方の磁化方向が一方向に固定された固着層であると共に、他方の薄膜の磁化方向が双方向に可変の前記自由層であることを特徴とする論理演算素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強磁性トンネル接合素子を組み合わせて実現される論理演算素子に関する。
【背景技術】
【０００２】
従来、この種の論理演算素子としては、磁化方向が第１の方向に固着された第１の強磁性体を含む第１のハード磁性部ＨＭ１と、磁化方向が第２の方向に固着された第２の強磁性体を含む第２のハード磁性部ＨＭ２と、第１及び第２のハード磁性部ＨＭ１，ＨＭ２の間に設けられたＭＲ中間部ＳＰと、第１のハード磁性部ＨＭ１とＭＲ中間部ＳＰとの間に設けられ、第３の強磁性体を有する第１のソフト磁性部ＳＭ１と、第２のハード磁性部ＨＭ２とＭＲ中間部ＳＰとの間に設けられ、第４の強磁性体を有する第２のソフト磁性部ＳＭ２とを有する論理演算素子において、第１のハード磁性部ＨＭ１と第１のソフト磁性部ＳＭ１との間に設けられた第１のスピントランスファ中間部ＮＭ１と、第２のハード磁性部ＨＭ２と第２のソフト磁性部ＳＭ２との間に設けられた第２のスピントランスファ中間部ＮＭ２とを形成した論理演算素子が知られている。
（下記特許文献１  ［００７８］，［００７８］，［図１２］，［図１３］参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−６７７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の論理演算素子では、ＭＲ中間部ＳＰに対して、例えば、一方側に、第１のソフト磁性部ＳＭ１と、第１のスピントランスファ中間部ＮＭ１と、第１ハード磁性部ＨＭ１との３層を積層させると共に、他方側に、第２のソフト磁性部ＳＭ２と、第２のスピントランスファ中間部ＮＭ２と、第２ハード磁性部ＨＭ２との３層を積層させる必要があり、素子構成が複雑である。
【０００５】
さらに、スピン偏極電流による電流直接駆動型の磁化反転機構によって、ソフト磁性部ＳＭ１、ＳＭ２に所定の磁化を書き込むため、かかる素子を論理演算素子として機能させるための装置構成も大掛かりなものとなる。
【０００６】
以上の事情に鑑みて、本発明は、簡易な構成で論理演算素子を構成することを目的とする。
【課題を解決するための手段】
【０００７】
第１発明の論理演算素子は、強磁性トンネル接合素子を組み合わせて実現される論理演算素子であって、
磁気抵抗効果を有するように構成された第１強磁性トンネル接合素子と、
逆磁気抵抗効果を有するように構成された第２強磁性トンネル接合素子と、
前記第１強磁性トンネル接合素子および前記第２強磁性トンネル接合素子の自由層の磁化方向を制御する磁化制御部と
を備えることを特徴とする。
【０００８】
第１発明の論理演算素子によれば、磁気抵抗効果を有するように構成された第１強磁性トンネル接合素子と、逆磁気抵抗効果を有するように構成された第２強磁性トンネル接合素子との組み合わせにより論理演算素子を構成する。そのため、素子自体の構成が単純な第１強磁性トンネル接合素子および第２強磁性トンネル接合素子により論理演算素子を構成することができる。
【０００９】
さらに、第１強磁性トンネル接合素子および前記第２強磁性トンネル接合素子の自由層の磁化方向は、外部磁場を制御する磁化制御部により制御する。そのため、第１強磁性トンネル接合素子および前記第２強磁性トンネル接合素子全体の外部磁場を制御すればよく、装置構成も単純となる。加えて、磁化方向を変更するために一時的に外部磁場を制御すればよく、動作電圧や動作電流を掛け続ける必要がなく、消費電力も大幅に低減することができる。
【００１０】
このように、第１発明の論理演算素子によれば、簡易な構成で論理演算素子を構成することができる。
【００１１】
第２発明の論理演算素子は、第１発明において、
印加電圧に対して、２つの前記第１強磁性トンネル接合素子が並列に接続され、
並列に接続された２つの前記第１強磁性トンネル接合素子の出力側に、２つの前記第２強磁性トンネル接合素子が直列に接続され、
並列に接続された２つの前記第１強磁性トンネル接合素子のいずれか一方と、直列に接続された２つの前記第２強磁性トンネル接合素子のいずれか一方との自由層の磁化方向が第１磁化制御部により同時に制御されると共に、並列に接続された２つの前記第１強磁性トンネル接合素子の他方と、直列に接続された２つの前記第２強磁性トンネル接合素子の他方との自由層の磁化方向が第２磁化制御部により同時に制御され、
並列に接続された２つの前記第１強磁性トンネル接合素子の出力側を出力電圧とすることを特徴とする。
【００１２】
第２発明の論理演算素子によれば、例えば、第１および第２強磁性トンネル接合素子の固着層の磁化を右向きにして、上述のように、２つの第１強磁性トンネル接合素子および２つの第２強磁性トンネル接合素子の回路を形成することで、論理積否定演算素子を簡易に構成することができる。
【００１３】
第３発明の論理演算素子は、第１発明において、
印加電圧に対して、２つの前記第１強磁性トンネル接合素子が直列に接続され、
直列に接続された２つの前記第１強磁性トンネル接合素子の出力側に、２つの前記第２強磁性トンネル接合素子が並列に接続され、
直列に接続された２つの前記第１強磁性トンネル接合素子のいずれか一方と、並列に接続された２つの前記第２強磁性トンネル接合素子のいずれか一方との自由層の磁化方向が第１磁化制御部により同時に制御されると共に、直列に接続された２つの前記第１強磁性トンネル接合素子の他方と、並列に接続された２つの前記第２強磁性トンネル接合素子の他方との自由層の磁化方向が第２磁化制御部により同時に制御され、
直列に接続された２つの前記第１強磁性トンネル接合素子の出力側を出力電圧とすることを特徴とする。
【００１４】
第３発明の論理演算素子によれば、例えば、第１および第２強磁性トンネル接合素子の固着層の磁化を左向きにして、上述のように、２つの第１強磁性トンネル接合素子および２つの第２強磁性トンネル接合素子の回路を形成することで、論理積演算素子を簡易に構成することができる。
【００１５】
第４発明の論理演算素子は、第１発明において、
印加電圧に対して、２つの前記第２強磁性トンネル接合素子が並列に接続され、
並列に接続された２つの前記第２強磁性トンネル接合素子の出力側に、２つの前記第１強磁性トンネル接合素子が直列に接続され、
並列に接続された２つの前記第２強磁性トンネル接合素子のいずれか一方と、直列に接続された２つの前記第１強磁性トンネル接合素子のいずれか一方との自由層の磁化方向が第１磁化制御部により同時に制御されると共に、並列に接続された２つの前記第２強磁性トンネル接合素子の他方と、直列に接続された２つの前記第１強磁性トンネル接合素子の他方との自由層の磁化方向が第２磁化制御部により同時に制御され、
並列に接続された２つの前記第２強磁性トンネル接合素子の出力側を出力電圧とすることを特徴とする。
【００１６】
第４発明の論理演算素子によれば、例えば、第１および第２強磁性トンネル接合素子の固着層の磁化を右向きにして、上述のように、２つの第１強磁性トンネル接合素子および２つの第２強磁性トンネル接合素子の回路を形成することで、論理和演算素子を簡易に構成することができる。
【００１７】
第５発明の論理演算素子は、第１発明において、
印加電圧に対して、２つの前記第２強磁性トンネル接合素子が直列に接続され、
直列に接続された２つの前記第２強磁性トンネル接合素子の出力側に、２つの前記第１強磁性トンネル接合素子が並列に接続され、
直列に接続された２つの前記第２強磁性トンネル接合素子のいずれか一方と、並列に接続された２つの前記第１強磁性トンネル接合素子のいずれか一方との自由層の磁化方向が第１磁化制御部により同時に制御されると共に、直列に接続された２つの前記第２強磁性トンネル接合素子の他方と、並列に接続された２つの前記第１強磁性トンネル接合素子の他方との自由層の磁化方向が第２磁化制御部により同時に制御され、
直列に接続された２つの前記第２強磁性トンネル接合素子の出力側を出力電圧とすることを特徴とする。
【００１８】
第５発明の論理演算素子によれば、例えば、第１および第２強磁性トンネル接合素子の固着層の磁化を左向きにして、上述のように、２つの第１強磁性トンネル接合素子および２つの第２強磁性トンネル接合素子の回路を形成することで、論理和否定演算素子を簡易に構成することができる。
【００１９】
第６発明の論理演算素子は、第１〜第５発明のいずれかにおいて、
前記第１強磁性トンネル接合素子は、２つのコバルト鉄ボロン合金薄膜がトンネル障壁層を介して接合され、該２つのコバルト鉄ボロン合金薄膜のいずれか一方の磁化方向が一方向に固定された固着層であると共に、他方のコバルト鉄ボロン合金薄膜の磁化方向が双方向に可変の前記自由層であり、
前記第２強磁性トンネル接合素子は、コバルト鉄ボロン合金薄膜と窒化鉄薄膜とがトンネル障壁層を介して接合され、これらの薄膜のいずれか一方の磁化方向が一方向に固定された固着層であると共に、他方の薄膜の磁化方向が双方向に可変の前記自由層であることを特徴とする。
【００２０】
第６発明の論理演算素子によれば、第１強磁性トンネル接合素子を２つのコバルト鉄ボロン合金薄膜がトンネル障壁層を介して接合した構成とすることで、磁気抵抗効果を有する強磁性トンネル接合素子を簡易に構成することができる。
【００２１】
また、第２強磁性トンネル接合素子を、コバルト鉄ボロン合金薄膜と窒化鉄薄膜とがトンネル障壁層を介して接合した構成とすることで、逆磁気抵抗効果を有する強磁性トンネル接合素子を簡易に構成することができる。
【図面の簡単な説明】
【００２２】
【図１】本実施形態の論理演算素子として論理積否定演算素子を構成した場合の回路構成図。
【図２】本実施形態の論理演算素子として論理積演算素子を構成した場合の回路構成図。
【図３】本実施形態の論理演算素子として論理和演算素子を構成した場合の回路構成図。
【図４】本実施形態の論理演算素子として論理和否定演算素子を構成した場合の回路構成図。
【図５】本実施形態の論理演算素子として論理積否定演算素子を構成した場合の回路構成図の変更例。
【図６】本実施形態の論理演算素子として論理積否定演算素子を構成した場合の回路構成図の変更例。
【発明を実施するための形態】
【００２３】
本実施形態の論理演算素子は、図１〜図４にそれぞれ示すように、磁気抵抗効果を有するように構成された第１強磁性トンネル接合素子１と、逆磁気抵抗効果を有するように構成された第２強磁性トンネル接合素子２とを組み合わせて構成される論理演算素子である。
【００２４】
第１強磁性トンネル接合素子１は、トンネル障壁層（ＭｇＯ）１０を介して２つのコバルト鉄ボロン（Ｃｏ−Ｆｅ−Ｂ）合金薄膜１１，１２が接合され、２つのコバルト鉄ボロン合金薄膜１１，１２のいずれか一方のコバルト鉄ボロン合金薄膜（図１では上側のコバルト鉄ボロン合金薄膜１１）の磁化方向が一方向に固定された固着層で、他方のコバルト鉄ボロン合金薄膜（図１では下側のコバルト鉄ボロン合金薄膜１２）の磁化方向が双方向に可変の自由層となっている。
【００２５】
かかる第１強磁性トンネル接合素子１によれば、２つのコバルト鉄ボロン合金薄膜１１，１２との間の電気特性が、固着層１１と自由層１２との磁化方向が等しい平行状態に比して、固着層１１と自由層１２との磁化方向が逆向きの反平行状態では電気抵抗が大きくなるという磁気抵抗効果を有する。
【００２６】
一方、第２強磁性トンネル接合素子２は、特に、本願発明者による鋭意の研究の成果であり、トンネル障壁層（ＭｇＯ）２０を介してコバルト鉄ボロン（Ｃｏ−Ｆｅ−Ｂ）合金薄膜２１と窒化鉄（Ｆｅ４Ｎ）薄膜２２が接合され、コバルト鉄ボロン合金薄膜２１と窒化鉄薄膜２２とのいずれか一方（図１では上側のコバルト鉄ボロン合金薄膜２１）の磁化方向が一方向に固定された固着層で、他方（図１では下側の窒化鉄薄膜２２）の磁化方向が双方向に可変の自由層となっている。
【００２７】
かかる第２強磁性トンネル接合素子２によれば、コバルト鉄ボロン合金薄膜２１と窒化鉄薄膜２２との間の電気特性が、固着層２１と自由層２２との磁化方向が等しい平行状態に比して、固着層２１と自由層２２との磁化方向が逆向きの反平行状態では電気抵抗が小さくなるという逆磁気抵抗効果を有する。
【００２８】
まず、図１（ａ）を参照して、第１強磁性トンネル接合素子１と、第２強磁性トンネル接合素子２とを組み合わせて、論理積否定演算素子を構成する場合について説明する。
【００２９】
図１（ａ）に示す論理積否定演算素子は、印加電圧Ｖｉｎに対して、２つの第１強磁性トンネル接合素子１，１が並列に接続されている。そして、並列に接続された２つの第１強磁性トンネル接合素子１，１の出力側に、２つの第２強磁性トンネル接合素子２，２が直列に接続されている。そして、並列に接続された２つの第１強磁性トンネル接合素子１，１の出力側を出力電圧Ｖｏｕｔとする。
【００３０】
ここで、２つの第１強磁性トンネル接合素子１，１の固着層１１，１１および２つの第２強磁性トンネル接合素子２，２の固着層２１，２１の磁化方向を右向きとして、これら第１および第２強磁性トンネル接合素子１，１および２，２の自由層１２，１２および２２，２２の磁化方向を以下のように制御する。
【００３１】
並列に接続された２つの第１強磁性トンネル接合素子１，１のいずれか一方（図中上側の第１強磁性トンネル接合素子１）と、直列に接続された２つの第２強磁性トンネル接合素子２，２のいずれか一方（図中上側の第２強磁性トンネル接合素子２）との自由層１２，２２の磁化方向が第１磁化制御部１００により同時に制御される。
【００３２】
一方、並列に接続された２つの第１強磁性トンネル接合素子１，１の他方（図中下側の第１強磁性トンネル接合素子１）と、直列に接続された２つの第２強磁性トンネル接合素子２，２の他方（図中下側の第２強磁性トンネル接合素子２）との自由層１２，２２の磁化方向が第２磁化制御部２００により同時に制御される。
【００３３】
第１磁化制御部１００の磁化方向を論理積否定演算素子の入力１（Input１）として、右向き（→）の磁化方向を“０”、左向き（←）の磁化方向を“１”とする。一方、第２磁化制御部２００の磁化方向を論理積否定演算素子の入力２（Input２）として、右向き（→）の磁化方向を“０”、左向き（←）の磁化方向を“１”とする。
【００３４】
このとき、第１磁化制御部１００による制御対象である第１強磁性トンネル接合素子１を抵抗値ＲＱ１および第２強磁性トンネル接合素子２の抵抗値をＲＱ２とすると、表１のようになる。
【００３５】
同様に、第２磁化制御部２００による制御対象である第１強磁性トンネル接合素子１を抵抗値ＲＱ３および第２強磁性トンネル接合素子２の抵抗値をＲＱ４とすると、表１のようになる。
【００３６】
【表１】
2015015597.tif 000003
【００３７】
ここで、上述の平行状態および反平行状態に対応して、抵抗値の“Ｈ”は、抵抗値が大きく、“Ｌ”は、抵抗値が小さいことを示している。
【００３８】
そして、これらの抵抗値ＲＱ１〜ＲＱ４の合成抵抗値によれば、（入力１（Input１），入力２（Input２））の組み合わせに応じて、図１（ｂ）に示す出力値を得る。
【００３９】
図１（ｂ）は、横軸を抵抗変化率（％）として、（入力１（Input１），入力２（Input２））に対する出力値Ｖｏｕｔを入力比で表したＶｏｕｔ／Ｖｉｎを縦軸としてプロットしたものである。
【００４０】
（入力１（Input１），入力２（Input２））＝（０（→），０（→））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．８のラインに対して上側に位置し、抵抗変化率（％）を大きくすれば、さらに０．８のラインとの差をより大きくすることができる。
【００４１】
（入力１（Input１），入力２（Input２））＝（０（→），１（←））の場合、または（入力１（Input１），入力２（Input２））＝（１（←），０（→））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．８のラインに対して上側に位置し、抵抗変化率（％）を大きくすれば、さらに０．８のラインとの差をより大きくすることができる。
【００４２】
一方、（入力１（Input１），入力２（Input２））＝（１（←），１（←））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．８のラインに対して下側に位置し、抵抗変化率（％）を大きくすれば、さらに０．８のラインとの差をより大きくすることができる。
【００４３】
ここで、出力値のＶｏｕｔ／Ｖｉｎを０．８より大きい場合を“１”と割り当て、０．８より小さい場合を“０”と割り当てると、表１の右欄のように、（入力１（Input１），入力２（Input２））に対して論理積否定を実現することができる。
【００４４】
なお、論理積否定（ＮＡＮＤ）が実現された場合は、他の論理演算素子（ＡＮＤ、ＯＲ、ＮＯＲ）は、論理積否定演算素子の組み合わせにより理論上実現可能であるが、第１強磁性トンネル接合素子１と、第２強磁性トンネル接合素子２とを組み合わせて、以下のように、他の論理演算素子（ＡＮＤ、ＯＲ、ＮＯＲ）をそれぞれ実現することができる。
【００４５】
図２（ａ）を参照して、第１強磁性トンネル接合素子１と、第２強磁性トンネル接合素子２とを組み合わせて、論理積演算素子を構成する場合について説明する。
【００４６】
図２（ａ）に示す論理積演算素子は、印加電圧Ｖｉｎに対して、２つの第１強磁性トンネル接合素子１，１が直列に接続されている。そして、直列に接続された２つの第１強磁性トンネル接合素子１，１の出力側に、２つの第２強磁性トンネル接合素子２，２が並列に接続されている。そして、直列に接続された２つの第１強磁性トンネル接合素子１，１の出力側を出力電圧Ｖｏｕｔとする。
【００４７】
ここで、２つの第１強磁性トンネル接合素子１，１の固着層１１，１１および２つの第２強磁性トンネル接合素子２，２の固着層２１，２１の磁化方向を左向きとして、これら第１および第２強磁性トンネル接合素子１，１および２，２の自由層１２，１２および２２，２２の磁化方向を以下のように制御する。
【００４８】
直列に接続された２つの第１強磁性トンネル接合素子１，１のいずれか一方（図中上側の第１強磁性トンネル接合素子１）と、並列に接続された２つの第２強磁性トンネル接合素子２，２のいずれか一方（図中上側の第２強磁性トンネル接合素子２）との自由層１２，２２の磁化方向が第１磁化制御部１００により同時に制御される。
【００４９】
一方、直列に接続された２つの第１強磁性トンネル接合素子１，１の他方（図中下側の第１強磁性トンネル接合素子１）と、並列に接続された２つの第２強磁性トンネル接合素子２，２の他方（図中下側の第２強磁性トンネル接合素子２）との自由層１２，２２の磁化方向が第２磁化制御部２００により同時に制御される。
【００５０】
第１磁化制御部１００の磁化方向を論理積否定演算素子の入力１（Input１）として、右向き（→）の磁化方向を“０”、左向き（←）の磁化方向を“１”とする。一方、第２磁化制御部２００の磁化方向を論理積否定演算素子の入力２（Input２）として、右向き（→）の磁化方向を“０”、左向き（←）の磁化方向を“１”とする。
【００５１】
このとき、第１磁化制御部１００による制御対象である第１強磁性トンネル接合素子１を抵抗値ＲＱ１および第２強磁性トンネル接合素子２の抵抗値をＲＱ２とすると、表２のようになる。
【００５２】
同様に、第２磁化制御部２００による制御対象である第１強磁性トンネル接合素子１を抵抗値ＲＱ３および第２強磁性トンネル接合素子２の抵抗値をＲＱ４とすると、表２のようになる。
【００５３】
【表２】
2015015597.tif 000004
【００５４】
ここで、上述の平行状態および反平行状態に対応して、抵抗値の“Ｈ”は、抵抗値が大きく、“Ｌ”は、抵抗値が小さいことを示している。
【００５５】
そして、これらの抵抗値ＲＱ１〜ＲＱ４の合成抵抗値によれば、（入力１（Input１），入力２（Input２））の組み合わせに応じて、図２（ｂ）に示す出力値を得る。
【００５６】
図２（ｂ）は、横軸を抵抗変化率（％）として、（入力１（Input１），入力２（Input２））に対する出力値Ｖｏｕｔを入力比で表したＶｏｕｔ／Ｖｉｎを縦軸としてプロットしたものである。
【００５７】
（入力１（Input１），入力２（Input２））＝（０（→），０（→））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．２のラインに対して下側に位置し、抵抗変化率（％）を大きくすれば、さらに０．２のラインとの差をより大きくすることができる。
【００５８】
（入力１（Input１），入力２（Input２））＝（０（→），１（←））の場合、または（入力１（Input１），入力２（Input２））＝（１（←），０（→））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．２のラインに対して下側に位置し、抵抗変化率（％）を大きくすれば、さらに０．２のラインとの差をより大きくすることができる。
【００５９】
一方、（入力１（Input１），入力２（Input２））＝（１（←），１（←））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．２のラインに対して上側に位置し、抵抗変化率（％）を大きくすれば、さらに０．２のラインとの差をより大きくすることができる。
【００６０】
ここで、出力値のＶｏｕｔ／Ｖｉｎを０．２より大きい場合を“１”と割り当て、０．２より小さい場合を“０”と割り当てると、表２の右欄のように、（入力１（Input１），入力２（Input２））に対して論理積（ＡＮＤ）を実現することができる。
【００６１】
次に、図３（ａ）を参照して、第１強磁性トンネル接合素子１と、第２強磁性トンネル接合素子２とを組み合わせて、論理和演算素子を構成する場合について説明する。
【００６２】
図３（ａ）に示す論理積演算素子は、印加電圧Ｖｉｎに対して、２つの第２強磁性トンネル接合素子２，２が並列に接続されている。そして、並列に接続された２つの第２強磁性トンネル接合素子２，２の出力側に、２つの第１強磁性トンネル接合素子１，１が直列に接続されている。そして、並列に接続された２つの第２強磁性トンネル接合素子２，２の出力側を出力電圧Ｖｏｕｔとする。
【００６３】
ここで、２つの第１強磁性トンネル接合素子１，１の固着層１１，１１および２つの第２強磁性トンネル接合素子２，２の固着層２１，２１の磁化方向を右向きとして、これら第１および第２強磁性トンネル接合素子１，１および２，２の自由層１２，１２および２２，２２の磁化方向を以下のように制御する。
【００６４】
並列に接続された２つの第２強磁性トンネル接合素子２，２のいずれか一方（図中上側の第２強磁性トンネル接合素子２）と、直列に接続された２つの第１強磁性トンネル接合素子１，１のいずれか一方（図中上側の第１強磁性トンネル接合素子１）との自由層２２，１２の磁化方向が第１磁化制御部１００により同時に制御される。
【００６５】
一方、並列に接続された２つの第２強磁性トンネル接合素子２，２の他方（図中下側の第２強磁性トンネル接合素子２）と、直列に接続された２つの第１強磁性トンネル接合素子１，１の他方（図中下側の第１強磁性トンネル接合素子１）との自由層２２，１２の磁化方向が第２磁化制御部２００により同時に制御される。
【００６６】
第１磁化制御部１００の磁化方向を論理積否定演算素子の入力１（Input１）として、右向き（→）の磁化方向を“０”、左向き（←）の磁化方向を“１”とする。一方、第２磁化制御部２００の磁化方向を論理積否定演算素子の入力２（Input２）として、右向き（→）の磁化方向を“０”、左向き（←）の磁化方向を“１”とする。
【００６７】
このとき、第１磁化制御部１００による制御対象である第２強磁性トンネル接合素子２を抵抗値ＲＱ１および第１強磁性トンネル接合素子１の抵抗値をＲＱ２とすると、表３のようになる。
【００６８】
同様に、第２磁化制御部２００による制御対象である第２強磁性トンネル接合素子２を抵抗値ＲＱ３および第１強磁性トンネル接合素子１の抵抗値をＲＱ４とすると、表３のようになる。
【００６９】
【表３】
2015015597.tif 000005
【００７０】
ここで、上述の平行状態および反平行状態に対応して、抵抗値の“Ｈ”は、抵抗値が大きく、“Ｌ”は、抵抗値が小さいことを示している。
【００７１】
そして、これらの抵抗値ＲＱ１〜ＲＱ４の合成抵抗値によれば、（入力１（Input１），入力２（Input２））の組み合わせに応じて、図３（ｂ）に示す出力値を得る。
【００７２】
図３（ｂ）は、横軸を抵抗変化率（％）として、（入力１（Input１），入力２（Input２））に対する出力値Ｖｏｕｔを入力比で表したＶｏｕｔ／Ｖｉｎを縦軸としてプロットしたものである。
【００７３】
（入力１（Input１），入力２（Input２））＝（０（→），０（→））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．８のラインに対して下側に位置し、抵抗変化率（％）を大きくすれば、さらに０．８のラインとの差をより大きくすることができる。
【００７４】
一方、（入力１（Input１），入力２（Input２））＝（０（→），１（←））の場合、または（入力１（Input１），入力２（Input２））＝（１（←），０（→））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．８のラインに対して上側に位置し、抵抗変化率（％）を大きくすれば、さらに０．８のラインとの差をより大きくすることができる。
【００７５】
（入力１（Input１），入力２（Input２））＝（１（←），１（←））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．８のラインに対して上側に位置し、抵抗変化率（％）を大きくすれば、さらに０．８のラインとの差をより大きくすることができる。
【００７６】
ここで、出力値のＶｏｕｔ／Ｖｉｎを０．８より大きい場合を“１”と割り当て、０．８より小さい場合を“０”と割り当てると、表３の右欄のように、（入力１（Input１），入力２（Input２））に対して論理和（ＯＲ）を実現することができる。
【００７７】
次に、図４（ａ）を参照して、第１強磁性トンネル接合素子１と、第２強磁性トンネル接合素子２とを組み合わせて、論理和否定演算素子を構成する場合について説明する。
【００７８】
図４（ａ）に示す論理和否定演算素子は、印加電圧Ｖｉｎに対して、２つの第２強磁性トンネル接合素子２，２が直列に接続されている。そして、直列に接続された２つの第２強磁性トンネル接合素子２，２の出力側に、２つの第１強磁性トンネル接合素子１，１が並列に接続されている。そして、直列に接続された２つの第２強磁性トンネル接合素子２，２の出力側を出力電圧Ｖｏｕｔとする。
【００７９】
ここで、２つの第１強磁性トンネル接合素子１，１の固着層１１，１１および２つの第２強磁性トンネル接合素子２，２の固着層２１，２１の磁化方向を左向きとして、これら第１および第２強磁性トンネル接合素子１，１および２，２の自由層１２，１２および２２，２２の磁化方向を以下のように制御する。
【００８０】
直列に接続された２つの第２強磁性トンネル接合素子２，２のいずれか一方（図中上側の第２強磁性トンネル接合素子２）と、並列に接続された２つの第１強磁性トンネル接合素子１，１のいずれか一方（図中上側の第１強磁性トンネル接合素子１）との自由層２２，１２の磁化方向が第１磁化制御部１００により同時に制御される。
【００８１】
一方、直列に接続された２つの第２強磁性トンネル接合素子２，２の他方（図中下側の第２強磁性トンネル接合素子２）と、並列に接続された２つの第１強磁性トンネル接合素子１，１の他方（図中下側の第１強磁性トンネル接合素子１）との自由層２２，１２の磁化方向が第２磁化制御部２００により同時に制御される。
【００８２】
第１磁化制御部１００の磁化方向を論理積否定演算素子の入力１（Input１）として、右向き（→）の磁化方向を“０”、左向き（←）の磁化方向を“１”とする。一方、第２磁化制御部２００の磁化方向を論理積否定演算素子の入力２（Input２）として、右向き（→）の磁化方向を“０”、左向き（←）の磁化方向を“１”とする。
【００８３】
このとき、第１磁化制御部１００による制御対象である第２強磁性トンネル接合素子２を抵抗値ＲＱ１および第１強磁性トンネル接合素子１の抵抗値をＲＱ２とすると、表４のようになる。
【００８４】
同様に、第２磁化制御部２００による制御対象である第２強磁性トンネル接合素子２を抵抗値ＲＱ３および第１強磁性トンネル接合素子１の抵抗値をＲＱ４とすると、表４のようになる。
【００８５】
【表４】
2015015597.tif 000006
【００８６】
ここで、上述の平行状態および反平行状態に対応して、抵抗値の“Ｈ”は、抵抗値が大きく、“Ｌ”は、抵抗値が小さいことを示している。
【００８７】
そして、これらの抵抗値ＲＱ１〜ＲＱ４の合成抵抗値によれば、（入力１（Input１），入力２（Input２））の組み合わせに応じて、図４（ｂ）に示す出力値を得る。
【００８８】
図４（ｂ）は、横軸を抵抗変化率（％）として、（入力１（Input１），入力２（Input２））に対する出力値Ｖｏｕｔを入力比で表したＶｏｕｔ／Ｖｉｎを縦軸としてプロットしたものである。
【００８９】
（入力１（Input１），入力２（Input２））＝（０（→），０（→））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．２のラインに対して上側に位置し、抵抗変化率（％）を大きくすれば、さらに０．２のラインとの差をより大きくすることができる。
【００９０】
一方、（入力１（Input１），入力２（Input２））＝（０（→），１（←））の場合、または（入力１（Input１），入力２（Input２））＝（１（←），０（→））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．２のラインに対して下側に位置し、抵抗変化率（％）を大きくすれば、さらに０．２のラインとの差をより大きくすることができる。
【００９１】
（入力１（Input１），入力２（Input２））＝（１（←），１（←））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．２のラインに対して下側に位置し、抵抗変化率（％）を大きくすれば、さらに０．２のラインとの差をより大きくすることができる。
【００９２】
ここで、出力値のＶｏｕｔ／Ｖｉｎを０．２より大きい場合を“１”と割り当て、０．２より小さい場合を“０”と割り当てると、表３の右欄のように、（入力１（Input１），入力２（Input２））に対して論理和否定（ＮＯＲ）を実現することができる。
【００９３】
以上、詳しく説明したように、本実施形態の論理演算素子によれば、簡易な構成で種々の論理演算素子（ＮＡＮＤ、ＡＮＤ、ＯＲ、ＮＯＲ）を構成することができる。
【００９４】
なお、本実施形態では、２つの第１強磁性トンネル接合素子１，１および２つの第２強磁性トンネル接合素子２，２を用いて、論理演算素子を構成する場合について説明したが、これに限定されるものではなく、１つあるいは３つ以上の第１強磁性トンネル接合素子１や１つあるいは３つ以上の第２強磁性トンネル接合素子２を用いて種々の論理演算素子を構成してもよい。
【００９５】
例えば、図５（ａ）に示すように、２つの第１強磁性トンネル接合素子１と４つの第２強磁性トンネル接合素子２を用いて論理積否定演算素子（ＮＡＮＤ）を構成した場合、Ｖｏｕｔ／Ｖｉｎは、図５（ｂ）に示すように、（入力１（Input１），入力２（Input２））＝（０（→），０（→））と（入力１（Input１），入力２（Input２））＝（０（→），１（←））あるいは（１（←），０（→））との差を縮小することができる。これにより、表５に示すような論理積否定演算素子（ＮＡＮＤ）を実現することができる。
【００９６】
【表５】
2015015597.tif 000007
【００９７】
また、図６（ａ）に示すように、２つの第１強磁性トンネル接合素子１と１つの第２強磁性トンネル接合素子２を用いて論理演算素子（ＮＡＮＤ）を構成した場合のＶｏｕｔ／Ｖｉｎに“０”と“１”割り当てると、図６（ｂ）に示すように、その中間値が出力される。この場合にも、表６に示すような論理積否定演算素子（ＮＡＮＤ）を実現することができる。
【００９８】
【表６】
2015015597.tif 000008
【００９９】
このように第１強磁性トンネル接合素子１と第２強磁性トンネル接合素子２の構成を変更することで、論理演算パターンを自在に制御することができる。
【０１００】
さらに、本実施形態において、第１強磁性トンネル接合素子は２つのコバルト鉄ボロン合金薄膜がトンネル障壁層を介して接合した構成である場合について説明したが、磁気抵抗効果を有する第１強磁性トンネル接合素子はこれに限定されるものではなく、かかる磁気抵抗効果を有する素子であれば、強磁性薄膜およびトンネル障壁材料は必要な特性に応じて変更でき、例えば垂直磁異方性を有するＣｏ−Ｐｔ、Ｆｅ−Ｐｔ合金やホイスラー合金などの強磁性薄膜、ＺｎＯ、ＣａＯ、Ａｌ−Ｍｇ−Ｏなどの結晶質酸化膜系やＡｌＮなどの窒化物系トンネル障壁材料が採用され得る。
【０１０１】
同様に、本実施形態において、第２強磁性トンネル接合素子は、コバルト鉄ボロン合金薄膜と窒化鉄薄膜とがトンネル障壁層を介して接合した構成である場合に説明したが、逆磁気抵抗効果を有する第２強磁性トンネル接合素子はこれに限定されるものではなく、かかる逆磁気抵抗効果を有する素子であれば、Ｎｉ−Ｃｒ合金やＦｅ−Ｃｒ合金などの強磁性薄膜、ＳｒＴiＯ３などの強誘電薄膜材料をトンネル障壁層として用いた強磁性トンネル接合素子が採用され得る。
【符号の説明】
【０１０２】
１…第１強磁性トンネル接合素子、２…第２強磁性トンネル接合素子、１０，２０…トンネル障壁層、１１…鉄合金薄膜（固着層）、１２…鉄合金薄膜（自由層）、２１…鉄合金薄膜（固着層）、２２…窒化鉄薄膜（自由層）、１００…第１磁化制御部、２００…第２磁化制御部。
【図１】
2015015597.tif 000009
【図２】
2015015597.tif 000010
【図３】
2015015597.tif 000011
【図４】
2015015597.tif 000012
【図５】
2015015597.tif 000013
【図６】
2015015597.tif 000014