(57)【要約】      （修正有）【課題】上側及び下側スイッチング素子間の温度差を極力減少させるようにする。【解決手段】上側及び下側温度検出手段により、駆動回路を構成する上側及び下側スイッチング素子の温度をそれぞれ検出するか、又は上側及び下側温度推定手段により、駆動回路を構成する上側及び下側スイッチング素子の温度をそれぞれ推定すると、信号生成回路は、上側温度と下側温度とが近付くように上側及び下側スイッチング素子に出力するＰＷＭ信号の指令電圧にオフセット値を付与してＰＷＭ信号を生成し、各スイッチング素子に出力する。【選択図】図１
2015126606.tif 000002
【特許請求の範囲】
【請求項１】
上側スイッチング素子及び下側スイッチング素子からなる直列回路を１つ以上備えて構成される駆動回路をＰＷＭ制御するスイッチング制御装置において、
前記上側スイッチング素子の温度（以下、上側温度と称す）を検出する上側温度検出手段と、
前記下側スイッチング素子の温度（以下、下側温度と称す）を検出する下側温度検出手段と、
前記上側温度と前記下側温度とが近付くように、前記上側スイッチング素子及び下側スイッチング素子に出力するＰＷＭ信号の指令電圧にオフセット値を付与してＰＷＭ信号を生成し、各スイッチング素子にＰＷＭ信号を出力する信号生成回路とを備えることを特徴とするスイッチング制御装置。
【請求項２】
前記信号生成回路は、２つの入力端子に前記上側温度検出手段の出力信号と前記下側温度検出手段の出力信号とが入力される差動増幅回路を備え、当該差動増幅回路の出力電圧に応じて前記オフセット値を決定することを特徴とする請求項１記載のスイッチング制御装置。
【請求項３】
上側スイッチング素子及び下側スイッチング素子からなる直列回路を１つ以上備えて構成される駆動回路をＰＷＭ制御するスイッチング制御装置において、
前記上側又は下側スイッチング素子の何れかの温度を検出する温度検出手段と、
前記検出された温度とスイッチング制御に基づき変動する制御パラメータとに基づいて、前記上側スイッチング素子の温度（以下、上側温度と称す）及び前記下側スイッチング素子の温度（以下、下側温度と称す）を推定する温度推定手段と、
前記上側温度と前記下側温度とが近付くように、前記上側スイッチング素子及び下側スイッチング素子に出力するＰＷＭ信号の指令電圧にオフセット値を付与してＰＷＭ信号を生成し、各スイッチング素子にＰＷＭ信号を出力する信号生成回路とを備えることを特徴とするスイッチング制御装置。
【請求項４】
前記駆動回路が、前記直列回路を３ｎ（ｎは自然数）個有してなる３相構成であり、
前記信号生成回路は、前記３ｎ個の直列回路のうち、前記上側温度と下側温度との温度差が最大になるものを対象として、前記上側温度と前記下側温度とが近付くように前記オフセット値を付与することを特徴とする請求項１から３の何れか一項に記載のスイッチング制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、上側スイッチング素子及び下側スイッチング素子からなる直列回路を１つ以上備えて構成される駆動回路をＰＷＭ制御するスイッチング制御装置に関する。
【背景技術】
【０００２】
例えばインバータ回路等の駆動回路を構成する、例えばＭＯＳＦＥＴ等のスイッチング素子をスイッチング制御する際には各スイッチング素子が発熱する。また、このようなスイッチング素子には、フリーホイールダイオードが並列に接続されており、このフリーホイールダイオードも還流電流が流れることで発熱する。そして、スイッチング素子と、フリーホイールダイオードとの発熱バランスを均等化するための技術が種々提案されている（例えば、特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３６２５４２９号公報
【特許文献２】特開２００９−２５４１５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、インバータ回路については、上記の発熱を抑制するため、空冷や水冷等の冷却構造を採用することが多い。しかしながら、インバータ回路の周辺部にはスペースの制約があるため、必ずしも全てのスイッチング素子を均等に冷却することができず、上下のスイッチング素子間で発熱状態に差が出てしまうことになる。しかしながら、このような問題に対処する従来技術は存在しなかった。
そこで、上側及び下側スイッチング素子間の温度差を極力減少させるように制御するスイッチング制御装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態のスイッチング制御装置によれば、上側及び下側温度検出手段により、駆動回路を構成する上側及び下側スイッチング素子の温度をそれぞれ検出するか、又は上側及び下側温度推定手段により、駆動回路を構成する上側及び下側スイッチング素子の温度をそれぞれ推定すると、信号生成回路は、上側温度と下側温度とが近付くように、
上側及び下側スイッチング素子に出力するＰＷＭ信号の指令電圧にオフセット値を付与してＰＷＭ信号を生成し、各スイッチング素子に出力する。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態であり、モータ制御システムの構成を示す図
【図２】インバータ回路の冷却機構を示す図（空冷方式の場合）
【図３】図２相当図（水冷方式の場合）
【図４】正側，負側ＭＯＳＦＥＴの温度差を検出する構成部分を示す図
【図５】差動増幅回路を中心として示す回路図
【図６】ＳＣＵの内部構成を、要部について示す機能ブロック図
【図７】図６に示す構成の処理内容を示すフローチャート
【図８】キャリア信号と電圧指令信号，及びＵ相正側のＰＷＭ信号を示す図（基準電圧＝２．５Ｖの場合）
【図９】図８相当図（基準電圧＞２．５Ｖの場合）
【図１０】図８相当図（基準電圧＜２．５Ｖの場合）
【図１１】正側，負側ＭＯＳＦＥＴの温度差とオフセット値との経時変化の一例を示す図
【図１２】第２実施形態を示す図４相当図
【図１３】図６相当図
【図１４】図７相当図
【発明を実施するための形態】
【０００７】
（第１実施形態）
以下、一実施形態について図１から図１１を参照して説明する。図１に示すモータ制御システムは、直流電源１と、この直流電源１の両端に接続される平滑コンデンサ２及びインバータ回路３（駆動回路）と、インバータ回路３の各相出力端子に接続されるモータ４と、インバータ回路３を制御するＳＣＵ（Switching Control Unit）５（信号生成回路）とで構成されている。インバータ回路３は、６つのＮチャネルＭＯＳＦＥＴ（スイッチング素子）６〜１１を三相ブリッジ接続して構成されており（ｎ＝１）、各ＭＯＳＦＥＴ６〜１１のコレクタ，エミッタ間には、フリーホイールダイオード１２〜１７がそれぞれ接続されている。すなわち、ＭＯＳＦＥＴ６及び７，ＭＯＳＦＥＴ８及び９，ＭＯＳＦＥＴ１０及び１１がそれぞれＵ，Ｖ，Ｗ各相のアーム（直列回路，ハーフブリッジ回路）を構成している。
【０００８】
インバータ回路３の各相出力端子は、ハーネス１８ｕ，１８ｖ，１８ｗは、モータ４のスター結線されている各相固定子巻線１９ｕ，１９ｖ，１９ｗの一端にそれぞれ接続されている。ＳＣＵ５は、例えばマイクロコンピュータで構成され、インバータ回路３を構成する各ＭＯＳＦＥＴ６〜１１のゲートに、ゲート駆動信号としてＰＷＭ（Pulse Width Modulation）信号を出力する。
【０００９】
ここで、インバータ回路３を構成する各ＭＯＳＦＥＴ６〜１１を冷却するための構成について、図２及び図３を参照して説明する。図２は、空冷方式の場合を示す。ＭＯＳＦＥＴ６〜１１（及び図示しないが、フリーホイールダイオード１２〜１７）は基板２１の表面側に実装されており、基板２１の裏面側には絶縁材２２を介して冷却フィン２３が搭載されている。図２（ａ）に示すように、送風ファンにより（図示せず）冷却風を正側のＭＯＳＦＥＴ６，８，１０方向から、負側のＭＯＳＦＥＴ７，９，１１方向に送風すると、冷却風は、先ず上流側に位置するＭＯＳＦＥＴ６，８，１０の熱を受けて温められるため、下流側に位置するＭＯＳＦＥＴ７，９，１１の冷却効果が低下して、これらの発熱温度がより高くなる。
【００１０】
尚、３相のインバータ回路３の場合、Ｕ，Ｖ，Ｗ相を構成する各アームが順番に基板２１に配置されているとき、Ｕ相からＷ相に向かって冷却すると、最初に上流側に位置する２素子分の熱を受けてから、下流側に位置する素子を冷却することになる。したがって、図２（ａ）に示すように、冷却風を正側の素子から負側の素子に向けて（或いはその逆方向に）流し、その流れに沿うようにフィン２３を配置するのが望ましい。
【００１１】
図３は、水冷（又は油冷）方式の場合を示す。この場合、図３（ｂ）に示すように、絶縁材２２と冷却フィン２３との間に冷却水を通す水路２４が配置されている。水路２４は、循環ポンプ（図示せず）により水路２４に送出された冷却水が負側のＭＯＳＦＥＴ７，９，１１を先に冷却してから、折り返して正側のＭＯＳＦＥＴ１０，８，６を冷却するように配置されている。すなわち、水路２４の折り返しが１回のみの、簡易な構成をとなっている。この場合も、冷却水の入口側に位置するＭＯＳＦＥＴ７が最も効率よく冷却される一方、冷却水の出口側に位置するＭＯＳＦＥＴ６が最も冷却効率が悪くなり、同じＵ相アームの上下に位置するＭＯＳＦＥＴ６，７で温度差が大きくなってしまう。
【００１２】
これらに示したように、インバータ回路の冷却機構については、一般にスペースやコストの理由等から各スイッチング素子を均等に冷却することは極めて困難であり、運転中に各スイッチング素子間の発熱温度にばらつきが生じることが不可避である。本実施形態では、このような問題に対処するため、以下に説明する構成を採用する。
【００１３】
図４は、ＭＯＳＦＥＴの温度を検出する部分の構成を示す。インバータ回路３の例えばＵ相アームを構成するＭＯＳＦＥＴ６，７には、素子の温度を検出するためのサーミスタ２５，２６（上側，下側温度検出手段）が配置されている。サーミスタ２５，２６は、それぞれＭＯＳＦＥＴ６，７に近接して配置されており、サーミスタ２５，２６の出力信号（上側温度，下側温度に相当）は、それぞれＳＣＵ５の入力端子に与えられている。尚、ＭＯＳＦＥＴ６，７は、例えば図３に示す冷却機構を採用した場合に、正側，負側の温度差が最も大きくなるアームに属するものであるため、温度の検出対象としている。
【００１４】
サーミスタ２５，２６の出力信号は、差動増幅回路２７（信号生成回路）の入力端子にそれぞれ与えられており、差動増幅回路２７の出力信号は、ＳＣＵ５の入力端子に与えられている。尚、これらのサーミスタ２５，２６は、負の温度係数を有するＮＴＣタイプである。また、図４には、ＳＣＵ５がＭＯＳＦＥＴ６，７にゲート信号を出力するためのドライバ２８Ｕを併せて示している。ドライバ２８Ｕは、スイッチング素子にＮチャネルＭＯＳＦＥＴを使用した場合、ソースに対して約１５Ｖの電位差を有するゲート電圧を印加する回路である。
【００１５】
また、図５は、差動増幅回路２７を中心とする構成をより具体的に示している。サーミスタ２５，２６は、それぞれ抵抗器３１，３２と共に直列回路を構成しており、５Ｖ電源とグランドとの間に接続されている。そして、各直列回路の共通接続点は、それぞれ抵抗器３３，３４を介してオペアンプ３５の非反転入力端子，反転入力端子に接続されている。また、前記反転入力端子は、抵抗器３６を介してオペアンプ３５の出力端子に接続されており、前記出力端子は、抵抗器３７を介して２．５Ｖ電源にプルアップされている。尚、オペアンプ３５の動作電源電圧は５Ｖである。これにより、差動増幅回路２７は、２．５Ｖを中心電圧として、各サーミスタ２５，２６による検出温度の差に応じた出力信号（差動増幅信号）をＳＣＵ５に出力する。
【００１６】
図６はＳＣＵ５の内部構成のうち、ＰＷＭ信号を生成する機能部分を示すブロック図であり、図７は、図６の構成に対応したハードウェア処理の流れを示すフローチャートである。差動増幅回路２７の出力信号は、Ａ／Ｄ変換器４１に入力されてＡ／Ｄ変換され（Ｓ１）、その変換データは次段のオフセット値決定テーブル４２に入力される。オフセット値決定テーブル４２は、差動増幅回路２７の出力信号，すなわち、サーミスタ２５，２６によりそれぞれ検出されるＭＯＳＦＥＴ６，７の温度差に応じたオフセット値を加算器４３に出力する（Ｓ２）。
【００１７】
加算器４３には、電圧指令信号発生器４４より所定周期の正弦波（位相が互いに１２０度異なる三相の正弦波）の振幅変化率を有するＰＷＭ電圧指令が入力されており、加算器４３は、そのＰＷＭ電圧指令に、オフセット値決定テーブル４２より入力されるオフセット値を加算して（電圧指令２次信号）ＰＷＭ信号発生器４６に出力する（Ｓ３）。ＰＷＭ信号発生器４６には、ＰＷＭ信号生成用のキャリア信号発生器４５より例えば三角波のキャリア信号が入力されており、ＰＷＭ信号発生器４６は、そのキャリア信号のレベルと、加算器４３より入力されるＰＷＭ電圧指令のレベルとを比較してＰＷＭ信号を生成し（Ｓ４）、図４に示すドライバ２８を介してインバータ回路３を構成する各ＭＯＳＦＥＴ６〜１１のゲートに出力する（Ｓ５）。
【００１８】
次に、本実施形態の作用について図８から図１１を参照して説明する。図８は、サーミスタ２５，２６によりそれぞれ検出されるＭＯＳＦＥＴ６，７の温度が一致しており、差動増幅回路２７の出力電圧が２．５Ｖの場合である。図８（ａ）は、キャリア信号と３相のＰＷＭ電圧指令とを示している。キャリア信号の振幅レンジは０Ｖ〜５Ｖであり、ＰＷＭ電圧指令は基準電圧＝２．５Ｖを中心に変化する正弦波となっている。そして図８（ｂ）は、（ａ）におけるＵ相の電圧指令及びキャリア信号の一部を拡大して示しており、図８（ｃ）は、これらに基づいて生成されるＵ相の正側ＰＷＭ信号を示している。
【００１９】
これに対して、図９は、ＭＯＳＦＥＴ７の温度がＭＯＳＦＥＴ６の温度を上回った場合を示す。この時、差動増幅回路２７では、非反転入力端子の電位が反転入力端子の電位を上回るので、差動増幅回路２７の出力電圧は２．５Ｖよりも高くなる。すると、ＰＷＭ電圧指令は正側にオフセットされて、図９（ｃ）に示すように正側のＭＯＳＦＥＴ６のＰＷＭデューティがより大きくなる。これにより、ＭＯＳＦＥＴ６のオン期間はより長く、ＭＯＳＦＥＴ７のオン時間はより短くなるため、ＭＯＳＦＥＴ６の発熱温度が上昇すると共に、ＭＯＳＦＥＴ７の発熱温度は低下する方向に変化する。したがって、ＭＯＳＦＥＴ６，７の発熱温度が近付くようにフィードバック制御される。
【００２０】
また、図１０は、図９とは逆にＭＯＳＦＥＴ６の温度がＭＯＳＦＥＴ７の温度を上回った場合を示す。この時、電圧の大小関係は図９のケースと逆転し、差動増幅回路２７の出力電圧は２．５Ｖよりも低くなる。すると、ＰＷＭ電圧指令は負側にオフセットされて、図１０（ｃ）に示すように正側のＭＯＳＦＥＴ６のＰＷＭデューティがより小さくなる。これにより、ＭＯＳＦＥＴ６のオン期間はより短く、ＭＯＳＦＥＴ７のオン時間はより長くなるため、ＭＯＳＦＥＴ６の発熱温度が低下すると共に、ＭＯＳＦＥＴ７の発熱温度は上昇する方向に変化する。したがって、この場合もＭＯＳＦＥＴ６，７の発熱温度が近付くようにフィードバック制御される。
【００２１】
このように制御される結果、図１１に示すように、正側素子（上素子）と負側素子（下素子）の温度差が大きい状態から、ＰＷＭ電圧指令にオフセット値を付与して温度差を縮小する方向に変化させ、温度差が小さくなるのに伴い付与するオフセット値も小さくなって行く。尚、モータ４に出力される駆動電圧は、３相の線間（相間）電圧によって決まるので、３相のＰＷＭ電圧指令を同じオフセット値で上昇／下降させても線間電圧は変化せず、モータ４の駆動制御には全く影響がない。
【００２２】
以上のように本実施形態によれば、サーミスタ２５及び２６により、インバータ回路３を構成するＭＯＳＦＥＴ６及び７の温度をそれぞれ検出し、ＳＣＵ５は、両者の温度が近付くようにＰＷＭ信号の電圧指令電圧にオフセット値を付与してＰＷＭ信号を生成し、ＭＯＳＦＥＴ６及び７のゲートに出力するようにした。これにより、ＭＯＳＦＥＴ６及び７の温度差に応じて、それぞれのゲートに出力されるＰＷＭ信号のデューティが調整されるので、両者の温度差が極力小さくなる状態でインバータ回路３の運転を継続することができる。したがって、発熱が高くなる方の温度を低減させて発熱バランスを均等化し、モータ制御システムの出力性能を向上させることができる。
【００２３】
この場合、サーミスタ２５，２６の出力電圧を差動増幅回路２７の２つの入力端子にそれぞれ付与し、ＳＣＵ５は、差動増幅回路２７の出力電圧に応じてオフセット値を決定するので、前記出力電圧を参照するのみでオフセット値を簡単に決定できる。また、インバータ回路３のＵ，Ｖ，Ｗ各相のアームのうち、温度差が最大になるＵ相アームに属するＭＯＳＦＥＴ６及び７を対象として、それらの温度差を縮小するようにオフセット値を付与するようにした。これにより、温度差が最も大きくなるアームについてオフセット値を付与したＰＷＭ信号を生成出力して温度差を縮小できるので、スイッチング素子の最高発熱温度を低減して、モータ制御システムの最大出力性能を向上させることができる。
【００２４】
（第２実施形態）
図１２から図１４は第２実施形態を示すもので、第１実施形態と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。図４相当図である図１２において、第２実施形態では、負側のＭＯＳＦＥＴ７にのみサーミスタ２６が配置されており、ＳＣＵ５に替わるＳＣＵ５１は、サーミスタ２６が検出するＭＯＳＦＥＴ７の温度に基づいて、ＭＯＳＦＥＴ６及び７において発生する損失を算出すると、その損失から、素子周辺の熱抵抗などを考慮して温度を推定する。図１３では、Ａ／Ｄ変換器４１が、サーミスタ２６が出力する電圧をＡ／Ｄ変換して、素子温度推定部５２（温度推定手段）に出力する。そして、素子温度推定部５２の推定結果により得られるＭＯＳＦＥＴ６，７の温度差がオフセット値決定テーブル４２入力されて、オフセット値が決定される。
【００２５】
次に、第２実施形態の作用について図１４を参照して説明する。先ず、素子温度推定部５２は、直流電源電圧や各相電流，その時点での検出対象相のデューティの設定値（スイッチング制御に基づき変動する制御パラメータ）を取得する（Ｓ１１）。電源電圧や相電流は、Ａ／Ｄ変換器４１によりＡ／Ｄ変換して読み込む。それから、サーミスタ２６の出力電圧（温度）をＡ／Ｄ変換して読み込むと（Ｓ１２）、ＭＯＳＦＥＴ７の温度とステップＳ１１で取得した制御パラメータとから、ＭＯＳＦＥＴ７で発生している損失を演算する（Ｓ１３）。また、上述のように、求めた損失からＭＯＳＦＥＴ７のより実際の状態に近いと想定される温度を推定する。尚、温度推定の具体的な手法については、例えば特許第５１６１６４１号公報に開示されているもの等が適用できる。
【００２６】
続いて、ＭＯＳＦＥＴ７の損失からＭＯＳＦＥＴ６の損失（及び温度）を求める（Ｓ１４）。すなわち、同相アームの上下に位置するＭＯＳＦＥＴ６，７との間には、発生している損失についてある程度の相関関係があることから、ＭＯＳＦＥＴ６で発生している損失も演算により求めることができる。それから、ステップＳ１３，Ｓ１４で求めたＭＯＳＦＥＴ６，７それぞれの温度から両者の温度差を算出し、オフセット値決定テーブル４２に出力する（Ｓ１５）。以降は、第１実施形態と同様にステップＳ２〜Ｓ５を実行する。
【００２７】
以上のように第２実施形態によれば、ＳＣＵ５１の温度推定部５２は、サーミスタ２６が検出するＭＯＳＦＥＴ７の温度及び直流電源電圧や各相電流，検出対象相のデューティ等に基づいてＭＯＳＦＥＴ６及び７において発生する損失を算出し、その損失から素子周辺の熱抵抗などを考慮して各素子の温度を推定すると、両者の温度差からオフセット値を決定するようにした。したがって、正側，負側何れか一方の素子温度を検出するだけで、双方の素子の温度差を推定してオフセット値を決定できる。
【００２８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
第１実施形態において、差動増幅回路２７を用いることなく、ＳＣＵ５がサーミスタ２５，２５の出力電圧を直接読み込んで、ＭＯＳＦＥＴ６，７の温度差を演算して求めても良い。
また、温度の検出対象は、ＭＯＳＦＥＴ６及び７に限らず、個別の設計に応じて採用される冷却機構の構造などに基づき、最適と考えられるアームに属する素子を選択すれば良い。
【００２９】
第２実施形態において、ＭＯＳＦＥＴ６の温度を検出し、ＭＯＳＦＥＴ７の温度を推定しても良い。また、温度検出手段にダイオードを用いても良い。
キャリア信号の波形は、鋸歯状波でも良い。
電圧指令信号は、正弦波の振幅変化率を有するものに限らない。
３相インバータ回路を構成する各相のアームを、スイッチング素子を２並列以上（ｎ≧２）設けて構成しても良い。
【００３０】
スイッチング素子は、ＮチャネルＭＯＳＦＥＴに限らず、ＰチャネルＭＯＳＦＥＴやＩＧＢＴ，バイポーラトランジスタなどでも良い。
その他駆動回路として、Ｈブリッジ回路やハーフブリッジ回路に適用しても良い。
駆動回路に対する冷却機構を備えていないシステムに適用しても良い。
【符号の説明】
【００３１】
図面中、１は直流電源、３はインバータ回路（駆動回路）、５はＳＣＵ（信号生成回路）、６〜１１はＮチャネルＭＯＳＦＥＴ（スイッチング素子）、２５，２６はサーミスタ（上側，下側温度検出手段）、２７は差動増幅回路（信号生成回路）、５１はＳＣＵ（信号生成回路）、５２は素子温度推定部（温度推定手段）を示す。
【図１】
2015126606.tif 000003
【図２】
2015126606.tif 000004
【図３】
2015126606.tif 000005
【図４】
2015126606.tif 000006
【図５】
2015126606.tif 000007
【図６】
2015126606.tif 000008
【図７】
2015126606.tif 000009
【図８】
2015126606.tif 000010
【図９】
2015126606.tif 000011
【図１０】
2015126606.tif 000012
【図１１】
2015126606.tif 000013
【図１２】
2015126606.tif 000014
【図１３】
2015126606.tif 000015
【図１４】
2015126606.tif 000016