(57)【要約】【課題】トランジスタの半導体膜などに適用可能な、結晶性の酸化物半導体膜を提供する。【解決手段】結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物を含むターゲットと、基板と、マグネットと、を有するスパッタリング装置を用いた酸化物半導体膜の作製方法であって、ターゲットおよび基板間に電位差を与えることでプラズマを生成し、プラズマ中に生じたイオンを、ターゲットに衝突させることで、ガリウム原子、亜鉛原子および酸素原子を有する第１の層と、インジウム原子および酸素原子を有する第２の層と、ガリウム原子、亜鉛原子および酸素原子を有する第３の層と、が順に積み重なった平板状のＩｎ−Ｇａ−Ｚｎ酸化物を剥離させ、平板状のＩｎ−Ｇａ−Ｚｎ酸化物は、プラズマ中を通ることで負に帯電した後、結晶性を維持したまま基板上面に近接し、マグネットの磁場、および基板からターゲットに向けて流れる電流の作用により基板上面を移動してから堆積する。【選択図】図１
2015109427.tif 000002
【特許請求の範囲】
【請求項１】
結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物を含むターゲットと、基板と、マグネットと、を有するスパッタリング装置を用いた酸化物半導体膜の作製方法であって、
前記ターゲットおよび前記基板間に電位差を与えることでプラズマを生成し、
前記プラズマ中に生じたイオンを、前記ターゲットに衝突させることで、ガリウム原子、亜鉛原子および酸素原子を有する第１の層と、インジウム原子および酸素原子を有する第２の層と、ガリウム原子、亜鉛原子および酸素原子を有する第３の層と、が順に積み重なった平板状のＩｎ−Ｇａ−Ｚｎ酸化物を剥離させ、
前記平板状のＩｎ−Ｇａ−Ｚｎ酸化物は、前記プラズマ中を通ることで負に帯電した後、結晶性を維持したまま前記基板上面に近接し、前記マグネットの磁場、および前記基板から前記ターゲットに向けて流れる電流の作用により前記基板上面を移動してから堆積することを特徴とする酸化物半導体膜の作製方法。
【請求項２】
請求項１において、
前記平板状のＩｎ−Ｇａ−Ｚｎ酸化物の側面にある酸素原子がインジウム原子、ガリウム原子または亜鉛原子と結合し、当該酸素原子が負に帯電することを特徴とする酸化物半導体膜の作製方法。
【請求項３】
請求項２において、
前記負に帯電した酸素原子同士を互いに反発させることで、前記平板状のＩｎ−Ｇａ−Ｚｎ酸化物の形状を維持することを特徴とする酸化物半導体膜の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記平板状のＩｎ−Ｇａ−Ｚｎ酸化物の側面は、前記基板上面を移動する際に、既に堆積しているＩｎ−Ｇａ−Ｚｎ酸化物の側面と結合した後で前記基板上面に固着することを特徴とする酸化物半導体膜の作製方法。
【請求項５】
請求項４において、
前記結合の際、前記平板状のＩｎ−Ｇａ−Ｚｎ酸化物の側面と結合している前記酸素原子が脱離することを特徴とする酸化物半導体膜の作製方法。
【請求項６】
請求項５において、
脱離した前記酸素原子が、酸素欠損を埋めることを特徴とする酸化物半導体膜の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記平板状のＩｎ−Ｇａ−Ｚｎ酸化物は、前記基板上面に堆積する際、前記基板上面の法線ベクトルとｃ軸との為す角が、−１０°以上１０°以下となることを特徴とする酸化物半導体膜の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記ターゲットに含まれる前記結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物の組成式がＩｎＧａＺｎＯ４であることを特徴とする酸化物半導体膜の作製方法。
【請求項９】
請求項１乃至請求項８のいずれか一において、
前記イオンが、酸素の陽イオンであることを特徴とする酸化物半導体膜の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体膜、半導体装置、表示装置、発光装置、照明装置、蓄電装置、記憶装置、プロセッサ、それらの駆動方法、またはそれらの製造方法に関する。
【０００２】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００３】
絶縁表面を有する基板上の半導体膜を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体膜としてシリコン膜が知られている。
【０００４】
トランジスタの半導体膜に用いられるシリコン膜は、用途によって非晶質シリコン膜と多結晶シリコン膜とが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコン膜を用いると好適である。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコン膜を用いると好適である。多結晶シリコン膜は、非晶質シリコン膜に対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。
【０００５】
また、近年は、酸化物半導体膜が注目されている。例えば、非晶質Ｉｎ−Ｇａ−Ｚｎ酸化物膜を用いたトランジスタが開示されている（特許文献１参照。）。酸化物半導体膜は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタの半導体膜に用いることができる。また、酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。また、非晶質シリコン膜を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
【０００６】
ところで、１９８５年には、単結晶Ｉｎ−Ｇａ−Ｚｎ酸化物の合成が報告されている（非特許文献１参照。）。また、１９９５年には、Ｉｎ−Ｇａ−Ｚｎ酸化物がホモロガス構造をとり、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは自然数。）という組成式で記述されることが報告されている（非特許文献２参照。）。
【０００７】
また、２０１２年には、非晶質Ｉｎ−Ｇａ−Ｚｎ酸化物膜を用いたトランジスタと比べ、優れた電気特性および信頼性を有する、結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物膜を用いたトランジスタについて報告されている（非特許文献３参照。）。ここでは、ＣＡＡＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌ）を有するＩｎ−Ｇａ−Ｚｎ酸化物膜は、結晶粒界が明確に確認されないことが報告されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−１６５５２８号公報
【非特許文献】
【０００９】
【非特許文献１】Ｎ．  Ｋｉｍｉｚｕｋａ，  ａｎｄ  Ｔ．  Ｍｏｈｒｉ：  Ｊ．Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｈｅｍ．  ６０  （１９８５）  ３８２．
【非特許文献２】Ｎ．  Ｋｉｍｉｚｕｋａ，  Ｍ．  Ｉｓｏｂｅ，  ａｎｄ  Ｍ．  Ｎａｋａｍｕｒａ：  Ｊ．  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｈｅｍ．  １１６  （１９９５）  １７０．
【非特許文献３】Ｓ．  Ｙａｍａｚａｋｉ，  Ｊ．  Ｋｏｙａｍａ，  Ｙ．  Ｙａｍａｍｏｔｏ，  ａｎｄ  Ｋ．  Ｏｋａｍｏｔｏ：  ＳＩＤ  ２０１２  ＤＩＧＥＳＴ  １８３．
【発明の概要】
【発明が解決しようとする課題】
【００１０】
トランジスタの半導体膜などに適用可能な、結晶性の酸化物半導体膜を作製する方法を提供することを課題の一とする。特に、結晶粒界などの欠陥の少ない結晶性の酸化物半導体膜を作製する方法を提供することを課題の一とする。
【００１１】
または、酸化物半導体膜を用いた半導体装置を提供することを課題の一とする。または、高い電界効果移動度を有するトランジスタを提供することを課題の一とする。または、電気特性の安定したトランジスタを提供することを課題の一とする。または、オフ時（非導通時）の電流の小さいトランジスタを提供することを課題の一とする。または、当該トランジスタを有する半導体装置を提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。
【００１２】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１３】
（１）本発明の一態様は、結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物を含むターゲットと、基板と、マグネットと、を有するスパッタリング装置を用いた酸化物半導体膜の作製方法であって、ターゲットおよび基板間に電位差を与えることでプラズマを生成し、プラズマ中に生じたイオンを、ターゲットに衝突させることで、ガリウム原子、亜鉛原子および酸素原子を有する第１の層と、インジウム原子および酸素原子を有する第２の層と、ガリウム原子、亜鉛原子および酸素原子を有する第３の層と、が順に積み重なった平板状のＩｎ−Ｇａ−Ｚｎ酸化物を剥離させ、平板状のＩｎ−Ｇａ−Ｚｎ酸化物は、プラズマ中を通ることで負に帯電した後、結晶性を維持したまま基板上面に近接し、マグネットの磁場、および基板からターゲットに向けて流れる電流の作用により基板上面を移動してから堆積する酸化物半導体膜の作製方法である。
【００１４】
（２）本発明の一態様は、平板状のＩｎ−Ｇａ−Ｚｎ酸化物の側面にあるインジウム原子と結合する酸素原子、またはインジウム原子、ガリウム原子および亜鉛原子と結合する酸素原子が負に帯電する（１）に記載の酸化物半導体膜の作製方法である。
【００１５】
（３）本発明の一態様は、負に帯電した酸素原子同士を互いに反発させることで、平板状のＩｎ−Ｇａ−Ｚｎ酸化物の形状を維持する（２）に記載の酸化物半導体膜の作製方法。
【００１６】
（４）本発明の一態様は、平板状のＩｎ−Ｇａ−Ｚｎ酸化物の側面は、基板上面を移動する際に、既に堆積しているＩｎ−Ｇａ−Ｚｎ酸化物の側面と結合した後で基板上面に固着する（１）乃至（３）のいずれか一に記載の酸化物半導体膜の作製方法である。
【００１７】
（５）本発明の一態様は、結合の際、平板状のＩｎ−Ｇａ−Ｚｎ酸化物の側面と結合している酸素原子が脱離する（４）に記載の酸化物半導体膜の作製方法である。
【００１８】
（６）本発明の一態様は、脱離した酸素原子が、酸素欠損を埋める（５）に記載の酸化物半導体膜の作製方法である。
【００１９】
（７）本発明の一態様は、平板状のＩｎ−Ｇａ−Ｚｎ酸化物は、基板上面に堆積する際、基板上面の法線ベクトルとｃ軸との為す角が、−１０°以上１０°以下となる（１）乃至（６）のいずれか一に記載の酸化物半導体膜の作製方法である。
【００２０】
（８）本発明の一態様は、ターゲットに含まれる結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物の組成式がＩｎＧａＺｎＯ４である（１）乃至（７）のいずれか一に記載の酸化物半導体膜の作製方法である。
【００２１】
（９）本発明の一態様は、イオンが、酸素の陽イオンである（１）乃至（８）のいずれか一に記載の酸化物半導体膜の作製方法である。
【発明の効果】
【００２２】
トランジスタの半導体膜などに適用可能な、結晶性の酸化物半導体膜を作製する方法を提供することができる。特に、結晶粒界などの欠陥の少ない結晶性の酸化物半導体膜を作製する方法を提供することができる。
【００２３】
または、酸化物半導体膜を用いた半導体装置を提供することができる。または、高い電界効果移動度を有するトランジスタを提供することができる。または、電気特性の安定したトランジスタを提供することができる。または、オフ時（非導通時）の電流の小さいトランジスタを提供することができる。または、当該トランジスタを有する半導体装置を提供することができる。または、新規な半導体装置を提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２４】
【図１】ＣＡＡＣ−ＯＳ膜の成膜モデルを説明する模式図、およびペレットを示す図。
【図２】ペレットを説明する図。
【図３】被形成面においてペレットに加わる力を説明する図。
【図４】被形成面におけるペレットの動きを説明する図。
【図５】ペレットが堆積することで形成されるＣＡＡＣ−ＯＳ膜の一例を示す断面図。
【図６】ＣＡＡＣ−ＯＳ膜の透過電子回折パターンを示す図。
【図７】ＣＡＡＣ−ＯＳ膜および単結晶酸化物半導体のＸ線回折装置による解析結果を示す図。
【図８】酸化亜鉛膜およびＣＡＡＣ−ＯＳ膜の平面ＴＥＭ像を示す図。
【図９】ＣＡＡＣ−ＯＳ膜の高分解能平面ＴＥＭ像、およびその画像解析結果を示す図。
【図１０】ＣＡＡＣ−ＯＳ膜の高分解能平面ＴＥＭ像、およびその各領域における透過電子回折パターンを示す図。
【図１１】多結晶ＯＳ膜の高分解能平面ＴＥＭ像、およびその各領域における透過電子回折パターンを示す図。
【図１２】ＣＡＡＣ−ＯＳ膜の断面ＴＥＭ像、高分解能断面ＴＥＭ像、および高分解能断面ＴＥＭ像の画像解析結果を示す図。
【図１３】酸化物半導体の断面ＴＥＭ像および局所的なフーリエ変換像。
【図１４】酸化物半導体の断面ＴＥＭ像および局所的なフーリエ変換像。
【図１５】酸化物半導体の断面ＴＥＭ像および局所的なフーリエ変換像。
【図１６】透過電子回折測定装置の一例を示す図、および酸化物半導体膜のナノビーム電子回折パターンを示す図。
【図１７】透過電子回折測定による構造解析の一例を示す図、および平面ＴＥＭ像。
【図１８】ＩｎＧａＺｎＯ４の結晶を説明する図。
【図１９】原子が衝突する前のＩｎＧａＺｎＯ４の構造などを説明する図。
【図２０】原子が衝突した後のＩｎＧａＺｎＯ４の構造などを説明する図。
【図２１】原子が衝突した後の原子の軌跡を説明する図。
【図２２】ＣＡＡＣ−ＯＳ膜およびターゲットの断面ＨＡＡＤＦ−ＳＴＥＭ像。
【図２３】成膜装置の一例を示す上面図。
【図２４】成膜装置の構成の一例を示す図。
【図２５】本発明の一態様に係るトランジスタを示す上面図および断面図。
【図２６】本発明の一態様に係るトランジスタを示す断面図。
【図２７】本発明の一態様に係るトランジスタを示す上面図および断面図。
【図２８】本発明の一態様に係るトランジスタを示す断面図。
【図２９】本発明の一態様に係るトランジスタを示す上面図および断面図。
【図３０】本発明の一態様に係るトランジスタを示す断面図。
【図３１】本発明の一態様に係るトランジスタを示す上面図および断面図。
【図３２】本発明の一態様に係るトランジスタを示す上面図および断面図。
【図３３】本発明の一態様に係るトランジスタを示す断面図。
【図３４】本発明の一態様に係る半導体装置の断面図および回路図。
【図３５】本発明の一態様に係る記憶装置の回路図。
【図３６】本発明の一態様に係るＲＦＩＤタグのブロック図。
【図３７】本発明の一態様に係るＲＦＩＤタグの使用例を示す図。
【図３８】本発明の一態様に係るＣＰＵを示すブロック図。
【図３９】本発明の一態様に係る記憶素子の回路図。
【図４０】本発明の一態様に係る表示装置の回路図。
【図４１】本発明の一態様に係る表示モジュールを説明する図。
【図４２】本発明の一態様に係る電子機器を示す図。
【発明を実施するための形態】
【００２５】
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２６】
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されている場合がある。
【００２７】
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
【００２８】
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００２９】
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
【００３０】
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
【００３１】
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【００３２】
＜ＣＡＡＣ−ＯＳ膜の成膜モデル＞
以下では、結晶性酸化物半導体膜の一種である、ＣＡＡＣ−ＯＳ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜の成膜モデルについて説明する。
【００３３】
図１は、スパッタリング法によりＣＡＡＣ−ＯＳ膜が成膜される様子を示した成膜室内の模式図である。
【００３４】
ターゲット１３０は、バッキングプレート上に接着されている。ターゲット１３０およびバッキングプレート下には、複数のマグネットが配置される。該複数のマグネットによって、ターゲット１３０上には磁場が生じている。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
【００３５】
ターゲット１３０は、多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。
【００３６】
基板１２０は、ターゲット１３０と向かい合うように配置しており、その距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５０体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確認される。なお、ターゲット１３０上の磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン１０１が生じる。イオン１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
【００３７】
イオン１０１は、電界によってターゲット１３０側に加速され、やがてターゲット１３０と衝突する。このとき、劈開面から平板状（ペレット状）のスパッタ粒子であるペレット１００ａおよびペレット１００ｂが剥離し、叩き出される。なお、ペレット１００ａおよびペレット１００ｂは、イオン１０１の衝突の衝撃によって、構造に歪みが生じる場合がある。
【００３８】
ペレット１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。また、ペレット１００ｂは、六角形、例えば正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。なお、ペレット１００ａおよびペレット１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット１００と呼ぶ。ペレット１００の平面の形状は、三角形、六角形に限定されない、例えば、三角形が２個以上６個以下合わさった形状となる場合がある。例えば、三角形（正三角形）が２個合わさった四角形（ひし形）となる場合もある。
【００３９】
ペレット１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、ペレット１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。
【００４０】
ペレット１００は、プラズマを通過する際に電荷を受け取ることで、側面が負または正に帯電する場合がある。ペレット１００は、側面に酸素原子を有し、当該酸素原子が負に帯電する可能性がある。例えば、ペレット１００ａが、側面に負に帯電した酸素原子を有する例を図２（Ａ）に示す。このように、側面が同じ極性の電荷を帯びることにより、電荷同士の反発が起こり、平板状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳ膜が、Ｉｎ−Ｇａ−Ｚｎ酸化物膜である場合、図２（Ｂ）に示すようにインジウム原子と結合した酸素原子が負に帯電する可能性がある。または、図２（Ｃ）に示すようにインジウム原子、ガリウム原子または亜鉛原子と結合した酸素原子が負に帯電する可能性がある。
【００４１】
図１に示すように、例えば、ペレット１００は、プラズマ中を凧のように飛翔し、ひらひらと基板１２０上まで舞い上がっていく。ペレット１００は電荷を帯びているため、ほかのペレット１００が既に堆積している領域が近づくと、斥力が生じる。ここで、基板１２０の上面では、基板１２０の上面に平行な向きの磁場が生じている。また、基板１２０およびターゲット１３０間には、電位差が与えられているため、基板１２０からターゲット１３０に向けて電流が流れている。したがって、ペレット１００は、基板１２０の上面において、磁場および電流の作用によって、力（ローレンツ力）を受ける（図３参照。）。このことは、フレミングの左手の法則によって理解できる。なお、ペレット１００に与える力を大きくするためには、基板１２０の上面において、基板１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基板１２０の上面において、基板１２０の上面に平行な向きの磁場が、基板１２０の上面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以上となる領域を設けるとよい。
【００４２】
その結果、図４（Ａ）に示すように、ペレット１００は、基板１２０の上面を滑空するように移動する。ペレット１００の移動は、平板面を基板１２０に向けた状態で起こる。その後、図４（Ｂ）に示すように、既に堆積しているほかのペレット１００の側面まで到達すると、側面同士が結合する。このとき、ペレット１００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ膜中の酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳ膜となる。
【００４３】
また、ペレット１００が基板１２０上で加熱されることにより、原子が再配列し、イオン１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット１００は、ほぼ単結晶となる。ペレット１００がほぼ単結晶となることにより、ペレット１００同士が結合した後に加熱されたとしても、ペレット１００自体の伸縮はほとんど起こり得ない。したがって、ペレット１００間の隙間が広がることで結晶粒界などの欠陥を形成し、クレバス化することがない。また、隙間には、伸縮性のある金属原子などが敷き詰められ、向きのずれたペレット１００同士を高速道路のように繋いでいると考えられる。
【００４４】
以上のようなモデルにより、ペレット１００が基板１２０上に堆積していくと考えられる。したがって、エピタキシャル成長とは異なり、被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳ膜の成膜が可能であることがわかる。例えば、基板１２０の上面（被形成面）の構造が非晶質構造であっても、ＣＡＡＣ−ＯＳ膜を成膜することは可能である。
【００４５】
また、ＣＡＡＣ−ＯＳ膜は、被形成面である基板１２０の上面に凹凸がある場合でも、その形状に沿ってペレット１００が配列することがわかる。例えば、基板１２０の上面が原子レベルで平坦な場合、図５（Ａ）に示すように、ペレット１００はａｂ面と平行な平面である平板面を下に向けて並置するため、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−ＯＳ膜を得ることができる。
【００４６】
一方、図５（Ｂ）のように、基板１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳ膜は、ペレット１００が凸面に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板１２０が凹凸を有するため、図５（Ａ）と比べると、ＣＡＡＣ−ＯＳ膜は、ペレット１００間に隙間が生じやすい場合がある。ただし、ペレット１００間で分子間力が働き、凹凸があってもペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有するＣＡＡＣ−ＯＳ膜とすることができる。
【００４７】
したがって、ＣＡＡＣ−ＯＳ膜は、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜が可能である。
【００４８】
このようなモデルによってＣＡＡＣ−ＯＳ膜が成膜されるため、スパッタ粒子が厚みのないペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合、基板１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合がある。
【００４９】
なお、スパッタリング法で成膜されたＩｎ−Ｇａ−Ｚｎ酸化物膜は、ターゲットの原子数比よりも亜鉛の原子数比が減少する場合がある。これは、酸化亜鉛が、酸化インジウムや酸化ガリウムと比べて気化しやすい性質であることに起因する可能性がある。ＩｎｘＧａ２−ｘＯ３（ＺｎＯ）ｍ（０＜ｘ＜２、ｍは自然数）などの化学量論的組成から離れることで、成膜されるＩｎ−Ｇａ−Ｚｎ酸化物膜の結晶性が低下する場合や、部分的に多結晶化する場合などがある。
【００５０】
例えば、結晶性の高いＣＡＡＣ−ＯＳ膜を作製するために、あらかじめターゲット中の亜鉛の原子数比を高くしても構わない。ターゲットの原子数比を調整することで、成膜されるＩｎ−Ｇａ−Ｚｎ酸化物膜の原子数比をＩｎｘＧａ２−ｘＯ３（ＺｎＯ）ｍ（０＜ｘ＜２、ｍは自然数）などの化学量論的組成に近づけることができる。
【００５１】
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性を有するＣＡＡＣ−ＯＳ膜を得ることができる。
【００５２】
＜ＣＡＡＣ−ＯＳ膜の性質＞
以下では、本実施の形態に係る結晶性を有する酸化物半導体膜であるＣＡＡＣ−ＯＳ膜について説明する。ＣＡＡＣ−ＯＳ膜は、ａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いている酸化物半導体膜である。
【００５３】
ＣＡＡＣ−ＯＳ膜であるＩｎ−Ｇａ−Ｚｎ酸化物膜に対し、試料面に平行な方向からプローブ径が３００ｎｍの電子線を入射させたときの回折パターン（制限視野透過電子回折パターンともいう。）を図６（Ａ）に示す。図６（Ａ）より、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが確認される。したがって、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直な方向からプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図６（Ｂ）に示す。図６（Ｂ）より、リング状の回折パターンが確認される。したがって、ＣＡＡＣ−ＯＳ膜の結晶のａ軸およびｂ軸は配向性を有さないことがわかる。なお、図６（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図６（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
【００５４】
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
【００５５】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる（図７（Ａ）参照。）。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＸＲＤを用いた構造解析からも、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
【００５６】
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても明瞭なピークが現れない（図７（Ｂ）参照。）。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定してφスキャンした場合、（１１０）面と等価な結晶面に帰属されるピークが６本観察される（図７（Ｃ）参照。）。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳ膜は、ａ軸およびｂ軸の配向が不規則であることが確認できる。
【００５７】
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶領域同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【００５８】
一般に、多結晶酸化亜鉛膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、図８（Ａ）に示すように、明確な結晶粒界を確認することができる。一方、同じ測定領域において、ＣＡＡＣ−ＯＳ膜を平面ＴＥＭ観察すると、図８（Ｂ）に示すように、結晶粒界を確認することができない。
【００５９】
さらに、ＣＡＡＣ−ＯＳ膜に対し、平面ＴＥＭ観察による明視野像および回折パターンの複合解析像（高分解能平面ＴＥＭ像ともいう。）を取得した（図９（Ａ１）参照。）。高分解能平面ＴＥＭ像であっても、ＣＡＡＣ−ＯＳ膜における明確な結晶粒界を確認することはできない。
【００６０】
ここで、図９（Ａ１）に示した高分解能平面ＴＥＭ像をフーリエ変換し、フィルタを掛けた後で、逆フーリエ変換した像を図９（Ａ２）に示す。このような画像処理を施すことにより、高分解能平面ＴＥＭ像からノイズを除き、周期性成分のみを抽出した実空間像を得ることができる。画像処理することで、結晶領域を際立たせることができ、金属原子が三角形状または六角形状に配列していることが明瞭となる。ただし、異なる結晶領域間で、金属原子の配列に規則性は見られないことがわかる。
【００６１】
また、ＣＡＡＣ−ＯＳ膜に対し、さらに拡大した高分解能平面ＴＥＭ像を取得した（図９（Ｂ１）参照。）。拡大された高分解能平面ＴＥＭ像であっても、ＣＡＡＣ−ＯＳ膜における明確な結晶粒界を確認することはできない。
【００６２】
ここで、図９（Ｂ１）に示した拡大された高分解能平面ＴＥＭ像をフーリエ変換し、フィルタを掛けた後で、逆フーリエ変換した像を図９（Ｂ２）に示す。拡大された高分解能平面ＴＥＭ像を画像処理すると、さらに明瞭に金属原子の配列を観察することができる。図９（Ｂ２）からは、金属原子が内角６０°の正三角形状、または内角１２０°の正六角形状に配列していることが確認できる。
【００６３】
次に、ＣＡＡＣ−ＯＳ膜において、各結晶領域が、面内方向でどのような繋がりを持っているかを確認するため、図１０（Ａ）に示す高分解能平面ＴＥＭ像において、（１）、（２）、（３）で示す領域における透過電子回折パターンを取得し、それぞれ図１０（Ｂ）、図１０（Ｃ）、図１０（Ｄ）に示す。なお、透過電子回折パターンの測定には、プローブ径が１ｎｍの電子線を用いた。
【００６４】
透過電子回折パターンより、ＣＡＡＣ−ＯＳ膜は、六回対称の結晶格子を有することが示された。したがって、高分解能平面ＴＥＭ像における透過電子回折パターンからも、ＣＡＡＣ−ＯＳ膜がｃ軸配向性を有することが示唆される。また、局所的に、極めて高い結晶性を有していることが示された。
【００６５】
図１０より、（１）、（２）、（３）で示した領域における透過電子回折パターンに着目すると、それぞれの回折パターンにおいてａ軸（白実線で表示）の角度が、少しずつ変化していることがわかる。具体的には、（１）のａ軸の角度を０°とすると、（２）のａ軸はｃ軸を中心に７．２°変化している。同様に、（１）のａ軸の角度を０°とすると、（３）のａ軸はｃ軸を中心に１０．２°変化している。したがって、ＣＡＡＣ−ＯＳ膜は、ｃ軸配向を維持したまま、異なる結晶領域が繋がった連続的な構造であると考えられる。
【００６６】
なお、レーザ結晶化したＩｎ−Ｇａ−Ｚｎ酸化物膜を、平面ＴＥＭ観察すると、図１１（Ａ）に示すように、明確な結晶粒界を確認することができる。したがって、レーザ結晶化したＩｎ−Ｇａ−Ｚｎ酸化物膜は、多結晶酸化物半導体膜（多結晶ＯＳ膜）となる。
【００６７】
次に、多結晶ＯＳ膜において、各結晶領域が、面内方向でどのような繋がりを持っているかを確認するため、図１１（Ａ）に示す平面ＴＥＭ像において、（１）、（２）、（３）で示す領域における透過電子回折パターンを取得し、それぞれ図１１（Ｂ）、図１１（Ｃ）、図１１（Ｄ）に示す。なお、透過電子回折パターンの測定には、プローブ径が１ｎｍの電子線を用いた。
【００６８】
図１１より、（１）、（２）、（３）で示した領域における透過電子回折パターンに着目すると、（２）で示した領域では、（１）および（３）で示した領域と重なった回折パターンとなる。したがって、多結晶ＯＳ膜の結晶粒界を電子線回折パターンから確認することができる。
【００６９】
次に、ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）した（図１２（Ａ）参照。）。図１２（Ａ）に示す断面ＴＥＭ像において、枠で囲んだ領域における断面ＴＥＭ観察による明視野像および回折パターンの複合解析像（高分解能断面ＴＥＭ像ともいう。）を取得した（図１２（Ｂ）参照。）。
【００７０】
ここで、図１２（Ｂ）に示した高分解能断面ＴＥＭ像をフーリエ変換し、フィルタを掛けた後で、逆フーリエ変換した像を図１２（Ｃ）に示す。このような画像処理を施すことにより、高分解能断面ＴＥＭ像からノイズを除き、周期性成分のみを抽出した実空間像を得ることができる。画像処理することで、結晶領域を際立たせることができ、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列している。
【００７１】
図１２（Ｂ）において、左から（１）、（２）、（３）で示す領域に分けることができる。それぞれの領域を一つの大きな結晶領域とみなすと、結晶領域の一つ一つの大きさは５０ｎｍ程度であることがわかる。このとき、（１）および（２）で示した領域間、（２）および（３）で示した領域間においても、明確な結晶粒界を確認できないことがわかる。また、図１２（Ｃ）において、（１）および（２）で示した領域間、ならびに（２）および（３）で示した領域間は、互いに連接（連結）している。
【００７２】
図１２（Ｂ）において、（１）および（２）で示した領域間、ならびに（２）および（３）で示した領域間は、互いに連接（連結）していることは、画像解析によって確認することができる。
【００７３】
図１３（Ａ）は、図１２（Ｂ）の再掲である。図１３（Ｂ）は、図１３（Ａ）において、点線で囲む領域ａをさらに拡大した断面ＴＥＭ像であり、図１３（Ｃ）は、図１３（Ｂ）の断面ＴＥＭ像の理解を容易にするために、原子配列を強調表示している図である。
【００７４】
図１３（Ｄ）は、図１３（Ｂ）のＡ１−Ｏ−Ａ２間において、丸で囲んだ領域（直径約４ｎｍ）の局所的なフーリエ変換像である。図１３（Ｄ）より、各領域においてｃ軸配向性が確認できる。また、Ａ１−Ｏ間とＯ−Ａ２間とでは、ｃ軸の向きが異なるため、異なる結晶部であることが示唆される。また、Ａ１−Ｏ間では、試料面に垂直な方向を０°とした場合に、ｃ軸の角度が１４．３°、１６．６°、２６．４°などとなり、少しずつ連続的に変化していることがわかる。同様に、Ｏ−Ａ２間では、ｃ軸の角度が−１８．３°、−１７．６°、−１５．９°などとなり、少しずつ連続的に変化していることがわかる。
【００７５】
また、図１４（Ａ）に、図１３（Ａ）に示す領域ａから少しずれた領域ｂを点線で示す。また、領域ｂをさらに拡大した断面ＴＥＭ像を図１４（Ｂ）に示す。
【００７６】
図１４（Ｃ）は、図１４（Ｂ）のＢ１−Ｂ２間において、丸で囲んだ領域（直径約４ｎｍ）の局所的なフーリエ変換像である。図１４（Ｃ）より、各領域においてｃ軸配向性が確認できる。また、Ｂ１−Ｂ２間では、ｃ軸の角度が−６．０°、−６．１°、−１．２°などとなり、少しずつ連続的に変化していることがわかる。
【００７７】
また、図１５（Ａ）に、図１４（Ａ）に示す領域ｂから少しずれた領域ｃを点線で示す。また、領域ｃをさらに拡大した断面ＴＥＭ像を図１５（Ｂ）に示す。
【００７８】
図１５（Ｃ）は、図１５（Ｂ）のＣ１−Ｏ−Ｃ２間において、丸で囲んだ領域（直径約４ｎｍ）の局所的なフーリエ変換像である。図１５（Ｃ）より、各領域においてｃ軸配向性が確認できる。また、Ｃ１−Ｏ間では、ｃ軸の角度が−７．９°、−５．６°、−４．１°などとなり、少しずつ連続的に変化していることがわかる。同様に、Ｏ−Ｃ２間では、ｃ軸の角度が−１０．０°、−６．８°、−６．５°などとなり、少しずつ連続的に変化していることがわかる。
【００７９】
したがって、断面ＴＥＭ像の画像解析によっても、ＣＡＡＣ−ＯＳ膜における各結晶領域が連接（連結）していることがわかる。
【００８０】
このような性質を有するＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
【００８１】
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
【００８２】
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
【００８３】
なお、ＣＡＡＣ−ＯＳ膜は、非晶質構造領域または微結晶構造領域などを有する場合がある。
【００８４】
ＣＡＡＣ−ＯＳ膜が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析が可能となる場合がある。
【００８５】
図１６（Ａ）に、電子銃室３１０と、電子銃室３１０の下の光学系３１２と、光学系３１２の下の試料室３１４と、試料室３１４の下の光学系３１６と、光学系３１６の下の観察室３２０と、観察室３２０に設置されたカメラ３１８と、観察室３２０の下のフィルム室３２２と、を有する透過電子回折測定装置を示す。カメラ３１８は、観察室３２０内部に向けて設置される。なお、フィルム室３２２を有さなくても構わない。
【００８６】
また、図１６（Ｂ）に、図１６（Ａ）で示した透過電子回折測定装置内部の構造を示す。透過電子回折測定装置内部では、電子銃室３１０に設置された電子銃から放出された電子が、光学系３１２を介して試料室３１４に配置された物質３２８に照射される。物質３２８を通過した電子は、光学系３１６を介して観察室３２０内部に設置された蛍光板３３２に入射する。蛍光板３３２では、入射した電子の強度に応じたパターンが現れることで透過電子回折パターンを測定することができる。
【００８７】
カメラ３１８は、蛍光板３３２を向いて設置されており、蛍光板３３２に現れたパターンを撮影することが可能である。カメラ３１８のレンズの中央、および蛍光板３３２の中央を通る直線と、カメラ３１８のレンズの中央を通り、床面と垂直な直線と、の為す角度は、例えば、１５°以上８０°以下、３０°以上７５°以下、または４５°以上７０°以下とする。該角度が小さいほど、カメラ３１８で撮影される透過電子回折パターンは歪みが大きくなる。ただし、あらかじめ該角度がわかっていれば、得られた透過電子回折パターンの歪みを補正することも可能である。なお、カメラ３１８をフィルム室３２２に設置しても構わない場合がある。例えば、カメラ３１８をフィルム室３２２に、電子３２４の入射方向と対向するように設置してもよい。この場合、蛍光板３３２の裏面から歪みの少ない透過電子回折パターンを撮影することができる。
【００８８】
試料室３１４には、試料である物質３２８を固定するためのホルダが設置されている。ホルダは、物質３２８を通過する電子を透過するような構造をしている。ホルダは、例えば、物質３２８をＸ軸、Ｙ軸、Ｚ軸などに移動させる機能を有していてもよい。ホルダの移動機能は、例えば、１ｎｍ以上１０ｎｍ以下、５ｎｍ以上５０ｎｍ以下、１０ｎｍ以上１００ｎｍ以下、５０ｎｍ以上５００ｎｍ以下、１００ｎｍ以上１μｍ以下などの範囲で移動させる精度を有すればよい。これらの範囲は、物質３２８の構造によって最適な範囲を設定すればよい。
【００８９】
次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定する方法について説明する。
【００９０】
例えば、図１６（Ｂ）に示すように物質におけるナノビームである電子３２４の照射位置を変化させる（スキャンする）ことで、物質の構造が変化していく様子を確認することができる。このとき、物質３２８がＣＡＡＣ−ＯＳ膜であれば、図１６（Ｃ）に示したような回折パターンが観測される。または、物質３２８がｎｃ−ＯＳ膜であれば、図１６（Ｄ）に示したような回折パターンが観測される。
【００９１】
ところで、物質３２８がＣＡＡＣ−ＯＳ膜であったとしても、部分的にｎｃ−ＯＳ膜などと同様の回折パターンが観測される場合がある。したがって、ＣＡＡＣ−ＯＳ膜の良否は、一定の範囲におけるＣＡＡＣ−ＯＳ膜の回折パターンが観測される領域の割合（ＣＡＡＣ化率ともいう。）で表すことができる場合がある。例えば、良質なＣＡＡＣ−ＯＳ膜であれば、ＣＡＡＣ化率は、５０％以上、好ましくは８０％以上、さらに好ましくは９０％以上、より好ましくは９５％以上となる。なお、ＣＡＡＣ−ＯＳ膜と異なる回折パターンが観測される領域の割合を非ＣＡＡＣ化率と表記する。
【００９２】
一例として、成膜直後（ａｓ−ｓｐｕｔｔｅｒｄと表記。）、または酸素を含む雰囲気における４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜を有する各試料の上面に対し、スキャンしながら透過電子回折パターンを取得した。ここでは、５ｎｍ／秒の速度で６０秒間スキャンしながら回折パターンを観測し、観測された回折パターンを０．５秒ごとに静止画に変換することで、ＣＡＡＣ化率を導出した。なお、電子線としては、プローブ径が１ｎｍのナノビームを用いた。なお、同様の測定は６試料に対して行った。そしてＣＡＡＣ化率の算出には、６試料における平均値を用いた。
【００９３】
各試料におけるＣＡＡＣ化率を図１７（Ａ）に示す。成膜直後のＣＡＡＣ−ＯＳ膜のＣＡＡＣ化率は７５．７％（非ＣＡＡＣ化率は２４．３％）であった。また、４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜のＣＡＡＣ化率は８５．３％（非ＣＡＡＣ化率は１４．７％）であった。成膜直後と比べて、４５０℃加熱処理後のＣＡＡＣ化率が高いことがわかる。即ち、高い温度（例えば４００℃以上）における加熱処理によって、非ＣＡＡＣ化率が低くなる（ＣＡＡＣ化率が高くなる）ことがわかる。また、５００℃未満の加熱処理においても高いＣＡＡＣ化率を有するＣＡＡＣ−ＯＳ膜が得られることがわかる。
【００９４】
ここで、ＣＡＡＣ−ＯＳ膜と異なる回折パターンのほとんどはｎｃ−ＯＳ膜と同様の回折パターンであった。また、測定領域において非晶質酸化物半導体膜は、確認することができなかった。したがって、加熱処理によって、ｎｃ−ＯＳ膜と同様の構造を有する領域が、隣接する領域の構造の影響を受けて再配列し、ＣＡＡＣ化していることが示唆される。
【００９５】
図１７（Ｂ）および図１７（Ｃ）は、成膜直後および４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜の平面ＴＥＭ像である。図１７（Ｂ）と図１７（Ｃ）とを比較することにより、４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜は、膜質がより均質であることがわかる。即ち、高い温度における加熱処理によって、ＣＡＡＣ−ＯＳ膜の膜質が向上することがわかる。
【００９６】
このような測定方法を用いれば、複数の構造を有する酸化物半導体膜の構造解析が可能となる場合がある。
【００９７】
＜ＣＡＡＣ−ＯＳ膜の作製方法＞
以下では、ＣＡＡＣ−ＯＳ膜の作製方法について説明する。
【００９８】
まずは、ターゲットの劈開面について図１８を用いて説明する。図１８に、ＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図１８（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。また、図１８（Ｂ）は、ｃ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。
【００９９】
ＩｎＧａＺｎＯ４の結晶の各結晶面における劈開に必要なエネルギーを、第一原理計算により算出した。なお、計算には、擬ポテンシャルと、平面波基底を用いた密度汎関数プログラム（ＣＡＳＴＥＰ）を用いた。なお、擬ポテンシャルには、ウルトラソフト型の擬ポテンシャルを用いた。また、汎関数には、ＧＧＡ  ＰＢＥを用いた。また、カットオフエネルギーは４００ｅＶとした。
【０１００】
初期状態における構造のエネルギーは、セルサイズを含めた構造最適化を行った後に導出した。また、各面で劈開後の構造のエネルギーは、セルサイズを固定した状態で、原子配置の構造最適化を行った後に導出した。
【０１０１】
図１８に示したＩｎＧａＺｎＯ４の結晶の構造をもとに、第１の面、第２の面、第３の面、第４の面のいずれかで劈開した構造を作製し、セルサイズを固定した構造最適化計算を行った。ここで、第１の面は、Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面である（図１８（Ａ）参照。）。第２の面は、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面である（図１８（Ａ）参照。）。第３の面は、（１１０）面に平行な結晶面である（図１８（Ｂ）参照。）。第４の面は、（１００）面（またはｂｃ面）に平行な結晶面である（図１８（Ｂ）参照。）。
【０１０２】
以上のような条件で、各面で劈開後の構造のエネルギーを算出した。次に、劈開後の構造のエネルギーと初期状態における構造のエネルギーとの差を、劈開面の面積で除すことで、各面における劈開しやすさの尺度である劈開エネルギーを算出した。なお、構造のエネルギーは、構造に含まれる原子と電子に対して、電子の運動エネルギーと、原子間、原子−電子間、および電子間の相互作用と、を考慮したエネルギーである。
【０１０３】
計算の結果、第１の面の劈開エネルギーは２．６０Ｊ／ｍ２、第２の面の劈開エネルギーは０．６８Ｊ／ｍ２、第３の面の劈開エネルギーは２．１８Ｊ／ｍ２、第４の面の劈開エネルギーは２．１２Ｊ／ｍ２であることがわかった（表１参照。）。
【０１０４】
【表１】
2015109427.tif 000003
【０１０５】
この計算により、図１８に示したＩｎＧａＺｎＯ４の結晶の構造において、第２の面における劈開エネルギーが最も低くなった。即ち、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間が最も劈開しやすい面（劈開面）であることがわかった。したがって、本明細書において、劈開面と記載する場合、最も劈開しやすい面である第２の面のことを示す。
【０１０６】
Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間である第２の面に劈開面を有するため、図１８（Ａ）に示すＩｎＧａＺｎＯ４の結晶は、二つの第２の面と等価な面で分離することができる。したがって、ターゲットにイオンなどを衝突させる場合、もっとも劈開エネルギーの低い面で劈開したウェハース状のユニット（我々はこれをペレットと呼ぶ。）が最小単位となって飛び出してくると考えられる。その場合、ＩｎＧａＺｎＯ４のペレットは、Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層となる。
【０１０７】
また、第１の面（Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面）よりも、第３の面（１１０）面に平行な結晶面）、第４の面（（１００）面（またはｂｃ面）に平行な結晶面）の方が劈開エネルギーが低いことから、ペレットの平面形状は三角形状または六角形状が多いことが示唆される。
【０１０８】
次に、古典分子動力学計算により、ターゲットとしてホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を仮定し、当該ターゲットをアルゴン（Ａｒ）または酸素（Ｏ）によりスパッタした場合の劈開面について評価した。計算に用いたＩｎＧａＺｎＯ４の結晶（２６８８原子）の断面構造を図１９（Ａ）に、上面構造を図１９（Ｂ）に示す。なお、図１９（Ａ）に示す固定層は、位置が変動しないよう原子の配置を固定した層である。また、図１９（Ａ）に示す温度制御層は、常に一定の温度（３００Ｋ）とした層である。
【０１０９】
古典分子動力学計算には、富士通株式会社製Ｍａｔｅｒｉａｌｓ  Ｅｘｐｌｏｒｅｒ５．０を用いた。なお、初期温度を３００Ｋ、セルサイズを一定、時間刻み幅を０．０１フェムト秒、ステップ数を１０００万回とした。計算では、当該条件のもと、原子に３００ｅＶのエネルギーを与え、ＩｎＧａＺｎＯ４の結晶のａｂ面に垂直な方向からセルに原子を入射させた。
【０１１０】
図２０（Ａ）は、図１９に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入射してから９９．９ピコ秒（ｐｓｅｃ）後の原子配列を示す。また、図２０（Ｂ）は、セルに酸素が入射してから９９．９ピコ秒後の原子配列を示す。なお、図２０では、図１９（Ａ）に示した固定層の一部を省略して示す。
【０１１１】
図２０（Ａ）より、アルゴンがセルに入射してから９９．９ピコ秒までに、図１８（Ａ）に示した第２の面に対応する劈開面から亀裂が生じた。したがって、ＩｎＧａＺｎＯ４の結晶に、アルゴンが衝突した場合、最上面を第２の面（０番目）とすると、第２の面（２番目）に大きな亀裂が生じることがわかった。
【０１１２】
一方、図２０（Ｂ）より、酸素がセルに入射してから９９．９ピコ秒までに、図１８（Ａ）に示した第２の面に対応する劈開面から亀裂が生じることがわかった。ただし、酸素が衝突した場合は、ＩｎＧａＺｎＯ４の結晶の第２の面（１番目）において大きな亀裂が生じることがわかった。
【０１１３】
したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットの上面から原子（イオン）が衝突すると、ＩｎＧａＺｎＯ４の結晶は第２の面に沿って劈開し、平板状の粒子（以下ペレット）が剥離することがわかる。また、このとき、ペレットの大きさは、アルゴンを衝突させた場合よりも、酸素を衝突させた場合の方が小さくなることがわかった。
【０１１４】
なお、上述の計算から、剥離したペレットは損傷領域を含むことが示唆される。ペレットに含まれる損傷領域は、損傷によって生じた欠陥に酸素を反応させることで修復できる場合がある。ペレットに含まれる損傷領域の修復については後述する。
【０１１５】
そこで、衝突させる原子の違いによって、ペレットの大きさが異なることについて調査した。
【０１１６】
図２１（Ａ）に、図１９に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図２１（Ａ）は、図１９から図２０（Ａ）の間の期間に対応する。
【０１１７】
図２１（Ａ）より、アルゴンが上から数えて第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突すると、当該ガリウムが上から数えて第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該亜鉛が上から数えて第６層（Ｇａ−Ｚｎ−Ｏ層）の近傍まで到達することがわかった。なお、ガリウムと衝突したアルゴンは、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットにアルゴンを衝突させた場合、図１９（Ａ）における第２の面（２番目）に亀裂が入ると考えられる。
【０１１８】
また、図２１（Ｂ）に、図１９に示したＩｎＧａＺｎＯ４の結晶を有するセルに酸素が入射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図２１（Ｂ）は、図１９から図２０（Ａ）の間の期間に対応する。
【０１１９】
一方、図２１（Ｂ）より、酸素が第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突すると、当該ガリウムが上から数えて第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該亜鉛が上から数えて第５層（Ｉｎ−Ｏ層）まで到達しないことがわかった。なお、ガリウムと衝突した酸素は、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットに酸素を衝突させた場合、図１９（Ａ）における第２の面（１番目）に亀裂が入ると考えられる。
【０１２０】
本計算からも、ＩｎＧａＺｎＯ４の結晶は、原子（イオン）が衝突した場合、劈開面から剥離することが示唆された。
【０１２１】
また、亀裂の深さの違いを保存則の観点から検討した。エネルギー保存則および運動量保存則は、式（１）および式（２）のように示すことができる。ここで、Ｅは衝突前のアルゴンまたは酸素の持つエネルギー（３００ｅＶ）、ｍＡはアルゴンまたは酸素の質量、ｖＡは衝突前のアルゴンまたは酸素の速度、ｖ’Ａは衝突後のアルゴンまたは酸素の速度、ｍＧａはガリウムの質量、ｖＧａは衝突前のガリウムの速度、ｖ’Ｇａは衝突後のガリウムの速度である。
【０１２２】
【数１】
2015109427.tif 000004
【０１２３】
【数２】
2015109427.tif 000005
【０１２４】
アルゴンまたは酸素の衝突が弾性衝突であると仮定すると、ｖＡ、ｖ’Ａ、ｖＧａおよびｖ’Ｇａの関係は式（３）のように表すことができる。
【０１２５】
【数３】
2015109427.tif 000006
【０１２６】
式（１）、式（２）および式（３）より、アルゴンまたは酸素が衝突した後のガリウムの速度ｖ’Ｇａは、式（４）のように表すことができる。
【０１２７】
【数４】
2015109427.tif 000007
【０１２８】
式（４）において、ｍＡにアルゴンの質量または酸素の質量を代入し、それぞれの原子が衝突した後のガリウムの速度を比較する。アルゴンおよび酸素の衝突前に持つエネルギーが同じである場合、アルゴンが衝突した場合の方が、酸素が衝突した場合よりも１．２４倍ガリウムの速度が高いことがわかった。したがって、ガリウムの持つエネルギーもアルゴンが衝突した場合の方が、酸素が衝突した場合よりも速度の二乗分だけ高くなる。
【０１２９】
アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも、衝突後のガリウムの速度（エネルギー）が高くなることがわかった。したがって、アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも深い位置に亀裂が生じたと考えられる。
【０１３０】
以上の計算により、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットをスパッタすると、劈開面から剥離し、ペレットが形成されることがわかる。一方、劈開面を有さないターゲットの他の構造の領域をスパッタしてもペレットは形成されず、ペレットよりも微細な原子レベルの大きさのスパッタ粒子が形成される。該スパッタ粒子は、ペレットと比べて小さいため、スパッタリング装置に接続されている真空ポンプを介して排気されると考えられる。したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットをスパッタした場合、様々な大きさ、形状の粒子が基板まで飛翔し、堆積することで成膜されるモデルは考えにくい。スパッタされたペレットが堆積してＣＡＡＣ−ＯＳ膜を成膜する図１に記載のモデルが道理に適っている。
【０１３１】
このようにして成膜されたＣＡＡＣ−ＯＳ膜の密度は、単結晶ＯＳと同程度の密度を有する。例えば、ＩｎＧａＺｎＯ４のホモロガス構造を有する単結晶ＯＳの密度は６．３６ｇ／ｃｍ３であるのに対し、同程度の原子数比であるＣＡＡＣ−ＯＳ膜の密度は６．３ｇ／ｃｍ３程度となる。
【０１３２】
図２２に、スパッタリング法で成膜したＣＡＡＣ−ＯＳ膜であるＩｎ−Ｇａ−Ｚｎ酸化物膜（図２２（Ａ）参照。）、およびそのターゲット（図２２（Ｂ）参照。）の断面における原子配列を示す。原子配列の観察には、高角散乱環状暗視野走査透過電子顕微鏡法（ＨＡＡＤＦ−ＳＴＥＭ：Ｈｉｇｈ−Ａｎｇｌｅ  Ａｎｎｕｌａｒ  Ｄａｒｋ  Ｆｉｅｌｄ  Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ）を用いた。なお、ＨＡＡＤＦ−ＳＴＥＭでは、各原子の像強度は原子番号の二乗に比例する。したがって、原子番号の近いＺｎ（原子番号３０）とＧａ（原子番号３１）とは、ほとんど区別できない。ＨＡＡＤＦ−ＳＴＥＭには、日立走査透過電子顕微鏡ＨＤ−２７００を用いた。
【０１３３】
図２２（Ａ）および図２２（Ｂ）を比較すると、ＣＡＡＣ−ＯＳ膜と、ターゲットは、ともにホモロガス構造を有しており、それぞれの原子の配置が対応していることがわかる。
【０１３４】
＜成膜装置＞
以下では、前述したＣＡＡＣ−ＯＳ膜を成膜することが可能な成膜装置について説明する。
【０１３５】
まずは、成膜時に膜中に不純物の混入が少ない成膜装置の構成について図２３および図２４を用いて説明する。
【０１３６】
図２３は、枚葉式マルチチャンバーの成膜装置７００の上面図を模式的に示している。成膜装置７００は、基板を収容するカセットポート７６１と、基板のアライメントを行うアライメントポート７６２と、を備える大気側基板供給室７０１と、大気側基板供給室７０１から、基板を搬送する大気側基板搬送室７０２と、基板の搬入を行い、かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室７０３ａと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減圧へ切り替えるアンロードロック室７０３ｂと、真空中の基板の搬送を行う搬送室７０４と、基板の加熱を行う基板加熱室７０５と、ターゲットが配置され成膜を行う成膜室７０６ａ、７０６ｂ、７０６ｃと、を有する。
【０１３７】
なお、カセットポート７６１は、図２３に示すように複数（図２３においては、３つ）有していてもよい。
【０１３８】
また、大気側基板搬送室７０２は、ロードロック室７０３ａおよびアンロードロック室７０３ｂと接続され、ロードロック室７０３ａおよびアンロードロック室７０３ｂは、搬送室７０４と接続され、搬送室７０４は、基板加熱室７０５、成膜室７０６ａ、成膜室７０６ｂ、成膜室７０６ｃと接続する。
【０１３９】
なお、各室の接続部にはゲートバルブ７６４が設けられており、大気側基板供給室７０１と、大気側基板搬送室７０２を除き、各室を独立して真空状態に保持することができる。また、大気側基板搬送室７０２および搬送室７０４は、搬送ロボット７６３を有し、ガラス基板を搬送することができる。
【０１４０】
また、基板加熱室７０５は、プラズマ処理室を兼ねると好ましい。成膜装置７００は、処理と処理の間で基板を大気暴露することなく搬送することが可能なため、基板に不純物が吸着することを抑制できる。また、成膜や熱処理などの順番を自由に構築することができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室および基板加熱室は、上述の数に限定されず、設置スペースやプロセス条件に合わせて、適宜最適な数を設けることができる。
【０１４１】
次に、図２３に示す成膜装置７００の一点鎖線Ｘ１−Ｘ２、一点鎖線Ｙ１−Ｙ２、および一点鎖線Ｙ２−Ｙ３に相当する断面を図２４に示す。
【０１４２】
図２４（Ａ）は、基板加熱室７０５と、搬送室７０４の断面を示しており、基板加熱室７０５は、基板を収容することができる複数の加熱ステージ７６５を有している。なお、図２４（Ａ）において、加熱ステージ７６５は、７段の構成について示すが、これに限定されず、１段以上７段未満の構成や８段以上の構成としてもよい。加熱ステージ７６５の段数を増やすことで複数の基板を同時に熱処理できるため、生産性が向上するため好ましい。また、基板加熱室７０５は、バルブを介して真空ポンプ７７０と接続されている。真空ポンプ７７０としては、例えば、ドライポンプ、およびメカニカルブースターポンプ等を用いることができる。
【０１４３】
また、基板加熱室７０５に用いることのできる加熱機構としては、例えば、抵抗発熱体などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）を用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
【０１４４】
また、基板加熱室７０５は、マスフローコントローラ７８０を介して、精製機７８１と接続される。なお、マスフローコントローラ７８０および精製機７８１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。基板加熱室７０５に導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。
【０１４５】
搬送室７０４は、搬送ロボット７６３を有している。搬送ロボット７６３は、複数の可動部と、基板を保持するアームと、を有し、各室へ基板を搬送することができる。また、搬送室７０４は、バルブを介して真空ポンプ７７０と、クライオポンプ７７１と、接続されている。このような構成とすることで、搬送室７０４は、大気圧から低真空または中真空（０．１〜数百Ｐａ程度）まで真空ポンプ７７０を用いて排気され、バルブを切り替えて中真空から高真空または超高真空（０．１Ｐａ〜１×１０−７Ｐａ）まではクライオポンプ７７１を用いて排気される。
【０１４６】
また、例えば、クライオポンプ７７１は、搬送室７０４に対して２台以上並列に接続してもよい。このような構成とすることで、１台のクライオポンプがリジェネ中であっても、残りのクライオポンプを使って排気することが可能となる。なお、上述したリジェネとは、クライオポンプ内にため込まれた分子（または原子）を放出する処理をいう。クライオポンプは、分子（または原子）をため込みすぎると排気能力が低下してくるため、定期的にリジェネが行われる。
【０１４７】
図２４（Ｂ）は、成膜室７０６ｂと、搬送室７０４と、ロードロック室７０３ａの断面を示している。
【０１４８】
ここで、図２４（Ｂ）を用いて、成膜室（スパッタリング室）の詳細について説明する。図２４（Ｂ）に示す成膜室７０６ｂは、ターゲット７６６と、防着板７６７と、基板ステージ７６８と、を有する。なお、ここでは基板ステージ７６８には、基板７６９が設置されている。基板ステージ７６８は、図示しないが、基板７６９を保持する基板保持機構や、基板７６９を裏面から加熱する裏面ヒーター等を備えていてもよい。
【０１４９】
なお、基板ステージ７６８は、成膜時に床面に対して概略垂直状態に保持され、基板受け渡し時には床面に対して概略水平状態に保持される。なお、図２４（Ｂ）中において、破線で示す箇所が基板受け渡し時の基板ステージ７６８の保持される位置となる。このような構成とすることで成膜時に混入しうるゴミまたはパーティクルが、基板７６９に付着する確率を水平状態に保持するよりも抑制することができる。ただし、基板ステージ７６８を床面に対して垂直（９０°）状態に保持すると、基板７６９が落下する可能性があるため、基板ステージ７６８の床面に対する角度は、８０°以上９０°未満とすることが好ましい。
【０１５０】
また、防着板７６７は、ターゲット７６６からスパッタリングされる粒子が不要な領域に推積することを抑制できる。また、防着板７６７は、累積されたスパッタリング粒子が剥離しないように、加工することが望ましい。例えば、表面粗さを増加させるブラスト処理、または防着板７６７の表面に凹凸を設けてもよい。
【０１５１】
また、成膜室７０６ｂは、ガス加熱機構７８２を介してマスフローコントローラ７８０と接続され、ガス加熱機構７８２はマスフローコントローラ７８０を介して精製機７８１と接続される。ガス加熱機構７８２により、成膜室７０６ｂに導入されるガスを４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下に加熱することができる。なお、ガス加熱機構７８２、マスフローコントローラ７８０、および精製機７８１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。成膜室７０６ｂに導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。
【０１５２】
成膜室７０６ｂに、対向ターゲット式スパッタリング装置を適用してもよい。対向ターゲット式スパッタリング装置は、プラズマがターゲット間に閉じこめられるため、基板へのプラズマダメージを低減することができる。また、ターゲットの傾きによっては、スパッタリング粒子の基板への入射角度を浅くすることができるため、段差被覆性を高めることができる。
【０１５３】
なお、成膜室７０６ｂに、平行平板型スパッタリング装置、イオンビームスパッタリング装置を適用しても構わない。
【０１５４】
なお、ガスを導入する直前に精製機を設ける場合、精製機から成膜室７０６ｂまでの配管の長さを１０ｍ以下、好ましくは５ｍ以下、さらに好ましくは１ｍ以下とする。配管の長さを１０ｍ以下、５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。さらに、ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ３１６Ｌ−ＥＰ配管と比べ、不純物を含むガスの放出量が少なく、ガスへの不純物の入り込みを低減できる。また、配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ継手）を用いるとよい。また、配管を全て金属で構成することで、樹脂等を用いた場合と比べ、生じる放出ガスおよび外部リークの影響を低減できて好ましい。
【０１５５】
また、成膜室７０６ｂは、バルブを介してターボ分子ポンプ７７２および真空ポンプ７７０と接続される。
【０１５６】
また、成膜室７０６ｂは、クライオトラップ７５１が設けられる。
【０１５７】
クライオトラップ７５１は、水などの比較的融点の高い分子（または原子）を吸着することができる機構である。ターボ分子ポンプ７７２は大きいサイズの分子（または原子）を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や水の排気能力が低い。そこで、水などに対する排気能力を高めるため、クライオトラップ７５１が成膜室７０６ｂに接続された構成としている。クライオトラップ７５１の冷凍機の温度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ７５１が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気することが可能となるため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２段目の冷凍機の温度を２０Ｋ以下とすればよい。
【０１５８】
なお、成膜室７０６ｂの排気方法は、これに限定されず、先の搬送室７０４に示す排気方法（クライオポンプと真空ポンプとの排気方法）と同様の構成としてもよい。もちろん、搬送室７０４の排気方法を成膜室７０６ｂと同様の構成（ターボ分子ポンプと真空ポンプとの排気方法）としてもよい。
【０１５９】
なお、上述した搬送室７０４、基板加熱室７０５、および成膜室７０６ｂの背圧（全圧）、ならびに各気体分子（原子）の分圧は、以下の通りとすると好ましい。とくに、形成される膜中に不純物が混入され得る可能性があるので、成膜室７０６ｂの背圧、ならびに各気体分子（原子）の分圧には注意する必要がある。
【０１６０】
上述した各室の背圧（全圧）は、１×１０−４Ｐａ以下、好ましくは３×１０−５Ｐａ以下、さらに好ましくは１×１０−５Ｐａ以下である。上述した各室の質量電荷比（ｍ／ｚ）が１８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ／ｚが２８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ／ｚが４４である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。
【０１６１】
なお、真空チャンバー内の全圧および分圧は、質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極形質量分析計（Ｑ−ｍａｓｓともいう。）Ｑｕｌｅｅ  ＣＧＭ−０５１を用いればよい。
【０１６２】
また、上述した搬送室７０４、基板加熱室７０５、および成膜室７０６ｂは、外部リークまたは内部リークが少ない構成とすることが望ましい。
【０１６３】
例えば、上述した搬送室７０４、基板加熱室７０５、および成膜室７０６ｂのリークレートは、３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０−７Ｐａ・ｍ３／ｓ以下、好ましくは３×１０−８Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが２８である気体分子（原子）のリークレートが１×１０−５Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが４４である気体分子（原子）のリークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。
【０１６４】
なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から導出すればよい。
【０１６５】
リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要がある。
【０１６６】
例えば、成膜室７０６ｂの開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減することができる。
【０１６７】
また、成膜装置７００を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の部材を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロムおよびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
【０１６８】
または、前述の成膜装置７００の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
【０１６９】
成膜装置７００の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
【０１７０】
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを成膜室に導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物を成膜する場合は、主成分である酸素を用いた方が好ましい場合もある。
【０１７１】
または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスの導入により成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低減することができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回以下の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下である不活性ガスまたは酸素などを導入することで成膜室内の圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、さらに好ましくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以下、好ましくは５分以上１２０分以下とすればよい。その後、成膜室を５分以上３００分以下、好ましくは１０分以上１２０分以下の期間排気する。
【０１７２】
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましい。ダミー成膜を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー成膜はベーキングと同時に行ってもよい。
【０１７３】
次に、図２４（Ｂ）に示す搬送室７０４、およびロードロック室７０３ａと、図２４（Ｃ）に示す大気側基板搬送室７０２、および大気側基板供給室７０１の詳細について以下説明を行う。なお、図２４（Ｃ）は、大気側基板搬送室７０２、および大気側基板供給室７０１の断面を示している。
【０１７４】
図２４（Ｂ）に示す搬送室７０４については、図２４（Ａ）に示す搬送室７０４の記載を参照する。
【０１７５】
ロードロック室７０３ａは、基板受け渡しステージ７５２を有する。ロードロック室７０３ａは、減圧状態から大気まで圧力を上昇させ、ロードロック室７０３ａの圧力が大気圧になった時に、大気側基板搬送室７０２に設けられている搬送ロボット７６３から基板受け渡しステージ７５２に基板を受け取る。その後、ロードロック室７０３ａを真空引きし、減圧状態としたのち、搬送室７０４に設けられている搬送ロボット７６３が基板受け渡しステージ７５２から基板を受け取る。
【０１７６】
また、ロードロック室７０３ａは、バルブを介して真空ポンプ７７０、およびクライオポンプ７７１と接続されている。真空ポンプ７７０、およびクライオポンプ７７１の排気系の接続方法は、搬送室７０４の接続方法を参考とすることで接続できるため、ここでの説明は省略する。なお、図２３に示すアンロードロック室７０３ｂは、ロードロック室７０３ａと同様の構成とすることができる。
【０１７７】
大気側基板搬送室７０２は、搬送ロボット７６３を有する。搬送ロボット７６３により、カセットポート７６１とロードロック室７０３ａとの基板の受け渡しを行うことができる。また、大気側基板搬送室７０２、および大気側基板供給室７０１の上方にＨＥＰＡフィルタ（Ｈｉｇｈ  Ｅｆｆｉｃｉｅｎｃｙ  Ｐａｒｔｉｃｕｌａｔｅ  Ａｉｒ  Ｆｉｌｔｅｒ）等のゴミまたはパーティクルを清浄化するための機構を設けてもよい。
【０１７８】
大気側基板供給室７０１は、複数のカセットポート７６１を有する。カセットポート７６１は、複数の基板を収容することができる。
【０１７９】
ターゲットは、表面温度が１００℃以下、好ましくは５０℃以下、さらに好ましくは室温程度（代表的には２５℃）とする。大面積の基板に対応するスパッタリング装置では大面積のターゲットを用いることが多い。ところが、大面積に対応した大きさのターゲットをつなぎ目なく作製することは困難である。現実には複数のターゲットをなるべく隙間のないように並べて大きな形状としているが、どうしても僅かな隙間が生じてしまう。こうした僅かな隙間から、ターゲットの表面温度が高まることで亜鉛などが揮発し、徐々に隙間が広がっていくことがある。隙間が広がると、バッキングプレートや接着に用いている金属がスパッタリングされることがあり、不純物濃度を高める要因となる。したがって、ターゲットは、十分に冷却されていることが好ましい。
【０１８０】
具体的には、バッキングプレートとして、高い導電性および高い放熱性を有する金属（具体的には銅）を用いる。また、バッキングプレート内に水路を形成し、水路に十分な量の冷却水を流すことで、効率的にターゲットを冷却できる。
【０１８１】
なお、ターゲットが亜鉛を含む場合、酸素ガス雰囲気で成膜することにより、プラズマダメージが軽減され、亜鉛の揮発が起こりにくい酸化物膜を得ることができる。
【０１８２】
上述した成膜装置を用いることで、ＣＡＡＣ−ＯＳ膜中の水素濃度を、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０１８３】
また、ＣＡＡＣ−ＯＳ膜中の窒素濃度を、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０１８４】
また、ＣＡＡＣ−ＯＳ膜中の炭素濃度を、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０１８５】
また、ＣＡＡＣ−ＯＳ膜を、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によるｍ／ｚが２（水素分子など）である気体分子（原子）、ｍ／ｚが１８である気体分子（原子）、ｍ／ｚが２８である気体分子（原子）およびｍ／ｚが４４である気体分子（原子）の放出量が、それぞれ１×１０１９個／ｃｍ３以下、好ましくは１×１０１８個／ｃｍ３以下とすることができる。
【０１８６】
以上の成膜装置を用いることで、ＣＡＡＣ−ＯＳ膜への不純物の混入を抑制できる。さらには、以上の成膜装置を用いて、ＣＡＡＣ−ＯＳ膜に接する膜を成膜することで、ＣＡＡＣ−ＯＳ膜に接する膜からＣＡＡＣ−ＯＳ膜へ不純物が混入することを抑制できる。
【０１８７】
＜トランジスタの構造＞
以下では、本発明の一態様に係るトランジスタの構造について説明する。
【０１８８】
＜トランジスタ構造１＞
図２５（Ａ）および図２５（Ｂ）は、本発明の一態様のトランジスタの上面図および断面図である。図２５（Ａ）は上面図であり、図２５（Ｂ）は、図２５（Ａ）に示す一点鎖線Ａ１−Ａ２、および一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図２５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０１８９】
図２５（Ａ）および図２５（Ｂ）に示すトランジスタは、基板４００上の凸部を有する絶縁膜４０２と、絶縁膜４０２の凸部上の半導体膜４０６と、半導体膜４０６の上面および側面と接する導電膜４１６ａおよび導電膜４１６ｂと、半導体膜４０６上、導電膜４１６ａ上および導電膜４１６ｂ上の絶縁膜４１２と、絶縁膜４１２の上面に接し、半導体膜４０６の上面および側面に面する導電膜４０４と、導電膜４１６ａ上、導電膜４１６ｂ上および導電膜４０４上の絶縁膜４１８と、を有する。なお、絶縁膜４０２が凸部を有さなくても構わない。なお、導電膜４０４は、トランジスタのゲート電極として機能する。また、導電膜４１６ａおよび導電膜４１６ｂは、トランジスタのソース電極およびドレイン電極として機能する。
【０１９０】
図２５（Ｂ）に示すように、導電膜４１６ａおよび導電膜４１６ｂの側面が半導体膜４０６の側面と接する。また、導電膜４０４の電界によって、半導体膜４０６を電気的に取り囲むことができる（導電膜の電界によって、半導体膜を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。）。そのため、半導体膜４０６の全体（バルク）にチャネルが形成される場合がある。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、高いオン電流を得ることができる。
【０１９１】
高いオン電流が得られるため、ｓ−ｃｈａｎｎｅｌ構造は、微細化されたトランジスタに適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、トランジスタのチャネル長を、好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下とし、かつ、トランジスタのチャネル幅を、好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下とする。
【０１９２】
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【０１９３】
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【０１９４】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【０１９５】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【０１９６】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
【０１９７】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【０１９８】
半導体膜４０６には、上述したＣＡＡＣ−ＯＳ膜を適用すると好ましい。
【０１９９】
半導体膜４０６は、例えば、インジウムを含む酸化物である。酸化物は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、半導体膜４０６は、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、イットリウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。元素Ｍは、例えば、酸化物のエネルギーギャップを大きくする機能を有する元素である。また、半導体膜４０６は、亜鉛を含むと好ましい。酸化物が亜鉛を含むと、例えば、酸化物を結晶化しやすくなる。
【０２００】
ただし、半導体膜４０６は、インジウムを含む酸化物に限定されない。半導体膜４０６は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物であっても構わない。
【０２０１】
また半導体膜４０６は、例えば、エネルギーギャップが大きい酸化物を用いる。半導体膜４０６のエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
【０２０２】
例えば、半導体膜４０６が３層構造の場合について、図２５（Ｃ）を用いて説明する。
【０２０３】
酸化物半導体層４０６ｂ（中層）は、上述のＣＡＡＣ−ＯＳ膜についての記載などを参照する。酸化物半導体層４０６ａ（下層）および酸化物半導体層４０６ｃ（上層）は、酸化物半導体層４０６ｂを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体である。酸化物半導体層４０６ｂを構成する酸素以外の元素一種以上、または二種以上から酸化物半導体層４０６ａおよび酸化物半導体層４０６ｃが構成されるため、酸化物半導体層４０６ａと酸化物半導体層４０６ｂとの界面、および酸化物半導体層４０６ｂと酸化物半導体層４０６ｃとの界面において、界面準位が形成されにくい。
【０２０４】
なお、酸化物半導体層４０６ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。また、酸化物半導体層４０６ｂがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。また、酸化物半導体層４０６ｃがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。なお、酸化物半導体層４０６ｃは、酸化物半導体層４０６ａと同種の酸化物を用いても構わない。
【０２０５】
ここで、酸化物半導体層４０６ａと酸化物半導体層４０６ｂとの間には、酸化物半導体層４０６ａと酸化物半導体層４０６ｂとの混合領域を有する場合がある。また、酸化物半導体層４０６ｂと酸化物半導体層４０６ｃとの間には、酸化物半導体層４０６ｂと酸化物半導体層４０６ｃとの混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、酸化物半導体層４０６ａ、酸化物半導体層４０６ｂおよび酸化物半導体層４０６ｃの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。
【０２０６】
酸化物半導体層４０６ｂは、酸化物半導体層４０６ａおよび酸化物半導体層４０６ｃよりも電子親和力の大きい酸化物を用いる。例えば、酸化物半導体層４０６ｂとして、酸化物半導体層４０６ａおよび酸化物半導体層４０６ｃよりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【０２０７】
このとき、ゲート電極に電界を印加すると、酸化物半導体層４０６ａ、酸化物半導体層４０６ｂ、酸化物半導体層４０６ｃのうち、電子親和力の大きい酸化物半導体層４０６ｂにチャネルが形成される。
【０２０８】
また、トランジスタのオン電流を高くするためには、酸化物半導体層４０６ｃの厚さは小さいほど好ましい。例えば、酸化物半導体層４０６ｃは、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下とする。一方、酸化物半導体層４０６ｃは、チャネルの形成される酸化物半導体層４０６ｂへ、隣接する絶縁膜を構成する酸素以外の元素（シリコンなど）が入り込まないようブロックする機能を有する。そのため、酸化物半導体層４０６ｃは、ある程度の厚さを有することが好ましい。例えば、酸化物半導体層４０６ｃの厚さは、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上とする。
【０２０９】
また、信頼性を高めるためには、酸化物半導体層４０６ａは厚く、酸化物半導体層４０６ｃは薄いことが好ましい。具体的には、酸化物半導体層４０６ａの厚さは、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とする。酸化物半導体層４０６ａの厚さを、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とすることで、隣接する絶縁膜と酸化物半導体層４０６ａとの界面からチャネルの形成される酸化物半導体層４０６ｂまでを２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上離すことができる。ただし、半導体装置の生産性が低下する場合があるため、酸化物半導体層４０６ａの厚さは、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下とする。
【０２１０】
例えば、酸化物半導体層４０６ｂと酸化物半導体層４０６ａとの間におけるシリコン濃度を、ＳＩＭＳにおいて、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。また、酸化物半導体層４０６ｂと酸化物半導体層４０６ｃとの間におけるシリコン濃度を、ＳＩＭＳにおいて、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０２１１】
また、酸化物半導体層４０６ｂの水素濃度を低減するために、酸化物半導体層４０６ａおよび酸化物半導体層４０６ｃの水素濃度を低減すると好ましい。酸化物半導体層４０６ａおよび酸化物半導体層４０６ｃの水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体層４０６ｂの窒素濃度を低減するために、酸化物半導体層４０６ａおよび酸化物半導体層４０６ｃの窒素濃度を低減すると好ましい。酸化物半導体層４０６ａおよび酸化物半導体層４０６ｃの窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０２１２】
上述の３層構造は、半導体膜４０６の一例である。例えば、酸化物半導体層４０６ａまたは酸化物半導体層４０６ｃのない２層構造としても構わない。
【０２１３】
なお、導電膜４１６ａ（または／および導電膜４１６ｂ）の、少なくとも一部（または全部）は、半導体膜４０６などの半導体膜の、表面、側面、上面、または／および下面の少なくとも一部（または全部）に設けられている。
【０２１４】
または、導電膜４１６ａ（または／および導電膜４１６ｂ）の、少なくとも一部（または全部）は、半導体膜４０６などの半導体膜の、表面、側面、上面、または／および、下面の少なくとも一部（または全部）と、接している。または、導電膜４１６ａ（または／および導電膜４１６ｂ）の、少なくとも一部（または全部）は、半導体膜４０６などの半導体膜の少なくとも一部（または全部）と、接している。
【０２１５】
または、導電膜４１６ａ（または／および導電膜４１６ｂ）の、少なくとも一部（または全部）は、半導体膜４０６などの半導体膜の、表面、側面、上面、または／および、下面の少なくとも一部（または全部）と、電気的に接続されている。または、導電膜４１６ａ（または／および導電膜４１６ｂ）の、少なくとも一部（または全部）は、半導体膜４０６などの半導体膜の少なくとも一部（または全部）と、電気的に接続されている。
【０２１６】
または、導電膜４１６ａ（または／および導電膜４１６ｂ）の、少なくとも一部（または全部）は、半導体膜４０６などの半導体膜の、表面、側面、上面、または／および下面の少なくとも一部（または全部）に、近接して配置されている。または、導電膜４１６ａ（または／および導電膜４１６ｂ）の、少なくとも一部（または全部）は、半導体膜４０６などの半導体膜の少なくとも一部（または全部）に、近接して配置されている。
【０２１７】
または、導電膜４１６ａ（または／および導電膜４１６ｂ）の、少なくとも一部（または全部）は、半導体膜４０６などの半導体膜の、表面、側面、上面、または／および下面の少なくとも一部（または全部）の横側に配置されている。または、導電膜４１６ａ（または／および導電膜４１６ｂ）の、少なくとも一部（または全部）は、半導体膜４０６などの半導体膜の少なくとも一部（または全部）の横側に配置されている。
【０２１８】
または、導電膜４１６ａ（または／および導電膜４１６ｂ）の、少なくとも一部（または全部）は、半導体膜４０６などの半導体膜の、表面、側面、上面、または／および下面の少なくとも一部（または全部）の斜め上側に配置されている。または、導電膜４１６ａ（または／および導電膜４１６ｂ）の、少なくとも一部（または全部）は、半導体膜４０６などの半導体膜の少なくとも一部（または全部）の斜め上側に配置されている。
【０２１９】
または、導電膜４１６ａ（または／および導電膜４１６ｂ）の、少なくとも一部（または全部）は、半導体膜４０６などの半導体膜の、表面、側面、上面、または／および下面の少なくとも一部（または全部）の上側に配置されている。または、導電膜４１６ａ（または／および導電膜４１６ｂ）の、少なくとも一部（または全部）は、半導体膜４０６などの半導体膜の少なくとも一部（または全部）の上側に配置されている。
【０２２０】
基板４００に大きな制限はない。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）などを用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が配置されたものを用いてもよい。
【０２２１】
また、基板４００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板４００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
【０２２２】
絶縁膜４０２としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁膜を、単層で、または積層で用いればよい。
【０２２３】
絶縁膜４０２は、基板４００からの不純物の拡散を防止する役割を有する。ここで、半導体膜４０６が酸化物半導体膜である場合、絶縁膜４０２は、半導体膜４０６に酸素を供給する役割を担うことができる。したがって、絶縁膜４０２は酸素を含む絶縁膜であることが好ましい。例えば、化学量論的組成よりも多い酸素を含む絶縁膜であることがより好ましい。
【０２２４】
絶縁膜４０２は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて形成すればよい。
【０２２５】
なお、絶縁膜４０２を積層膜で構成する場合には、それぞれの膜を、上記のような形成方法を用いて、異なる形成方法で形成してもよい。例えば、１層目をＣＶＤ法で形成し、２層目をＡＬＤ法で形成してもよい。または、１層目をスパッタリング法で形成し、２層目をＡＬＤ法で形成してもよい。このように、それぞれ、異なる形成方法を用いることによって、各層の膜に異なる機能や性質を持たせることができる。そして、それらの膜を積層することによって、積層膜全体として、より適切な膜を構成することができる。
【０２２６】
つまり、ｎ層目の膜を、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で形成し、ｎ＋１層目の膜を、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で形成する（ｎは自然数）。なお、ｎ層目の膜と、ｎ＋１層目の膜とで、形成方法が同じでも異なっていてもよい。なお、ｎ層目の膜とｎ＋２層目の膜とで、形成方法が同じでもよい。または、すべての膜において、形成方法が同じでもよい。
【０２２７】
または、基板４００としてシリコン基板を用いた場合、絶縁膜４０２となる絶縁膜は、熱酸化法によって形成してもよい。
【０２２８】
次に、絶縁膜４０２となる絶縁膜の表面を平坦化するために、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を行ってもよい。ＣＭＰ処理を行うことで、絶縁膜４０２となる絶縁膜の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．３ｎｍ以下、さらに好ましくは０．１ｎｍ以下とする。上述の数値以下のＲａとすることで、半導体膜４０６の結晶性が向上する場合がある。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
【０２２９】
導電膜４１６ａおよび導電膜４１６ｂとしては、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。
【０２３０】
導電膜４１６ａおよび導電膜４１６ｂとなる導電膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて形成すればよい。
【０２３１】
導電膜４１６ａおよび導電膜４１６ｂは、導電膜４１６ａおよび導電膜４１６ｂとなる導電膜を形成した後で、該導電膜の一部をエッチングすることで形成される。したがって、該導電膜の形成時に、半導体膜４０６へダメージを与えない形成方法を用いると好ましい。即ち、該導電膜の形成には、ＭＣＶＤ法などを用いると好ましい。
【０２３２】
なお、導電膜４１６ａおよび導電膜４１６ｂを積層膜で構成する場合には、それぞれの膜を、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのような形成方法を用いて、異なる形成方法で形成してもよい。例えば、１層目をＭＯＣＶＤ法で形成し、２層目をスパッタリング法で形成してもよい。または、１層目をＡＬＤ法で形成し、２層目をＭＯＣＶＤ法で形成してもよい。または、１層目をＡＬＤ法で形成し、２層目をスパッタリング法で形成してもよい。または、１層目をＡＬＤ法で形成し、２層目をスパッタリング法で形成し、３層目をＡＬＤ法で形成してもよい。このように、それぞれ、異なる形成方法を用いることによって、各層の膜に異なる機能や性質を持たせることができる。そして、それらの膜を積層することによって、積層膜全体として、より適切な膜を構成することができる。
【０２３３】
つまり、導電膜４１６ａおよび導電膜４１６ｂを積層膜で構成する場合には、例えば、ｎ層目の膜を、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で形成し、ｎ＋１層目の膜を、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で形成し、ｎ層目の膜と、ｎ＋１層目の膜とで、形成方法が異なっていてもよい（ｎは自然数）。なお、ｎ層目の膜とｎ＋２層目の膜とで、形成方法が同じでもよい。または、すべての膜において、形成方法が同じでもよい。
【０２３４】
なお、導電膜４１６ａ（導電膜４１６ｂ）、または導電膜４１６ａ（導電膜４１６ｂ）の積層膜の内の少なくとも一つの膜と、半導体膜４０６、または半導体膜４０６の積層膜の内の少なくとも一つの膜とは、同じ形成方法を用いてもよい。例えば、どちらも、ＡＬＤ法を用いてもよい。これにより、大気に触れさせずに形成することができる。その結果、不純物の混入を防ぐことができる。または、例えば、半導体膜４０６と接する導電膜４１６ａ（導電膜４１６ｂ）と、導電膜４１６ａ（導電膜４１６ｂ）と接する半導体膜４０６とは、同じ形成方法を用いてもよい。これにより、同じチャンバーで形成することができる。その結果、不純物の混入を防ぐことができる。このように、半導体膜４０６と導電膜４１６ａ（導電膜４１６ｂ）の場合だけでなく、近接して配置されている別々の膜において、同じ形成方法を用いてもよい。ただし、本発明の一態様に係る半導体装置の作製方法は、これらに限定されない。
【０２３５】
なお、導電膜４１６ａ（導電膜４１６ｂ）、または導電膜４１６ａ（導電膜４１６ｂ）の積層膜の内の少なくとも一つの膜と、半導体膜４０６、または半導体膜４０６の積層膜の内の少なくとも一つの膜と、絶縁膜４０２、または絶縁膜４０２の積層膜の内の少なくとも一つの膜とは、同じ形成方法を用いてもよい。例えば、どれも、スパッタリング法を用いてもよい。これにより、大気に触れさせずに形成することができる。その結果、不純物の混入を防ぐことができる。ただし、本発明の一態様に係る半導体装置の作製方法は、これらに限定されない。
【０２３６】
絶縁膜４１２としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁膜を、単層で、または積層で用いればよい。
【０２３７】
なお、絶縁膜４１２を積層膜で構成する場合には、それぞれの膜を、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのような形成方法を用いて、異なる形成方法で形成してもよい。例えば、１層目をＭＯＣＶＤ法で形成し、２層目をスパッタリング法で形成してもよい。または、１層目をＡＬＤ法で形成し、２層目をＭＯＣＶＤ法で形成してもよい。または、１層目をＡＬＤ法で形成し、２層目をスパッタリング法で形成してもよい。または、１層目をＡＬＤ法で形成し、２層目をスパッタリング法で形成し、３層目をＡＬＤ法で形成してもよい。このように、それぞれ、異なる形成方法を用いることによって、各層の膜に異なる機能や性質を持たせることができる。そして、それらの膜を積層することによって、積層膜全体として、より適切な膜を構成することができる。
【０２３８】
つまり、絶縁膜４１２を積層膜で構成する場合には、例えば、ｎ層目の膜を、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で形成し、ｎ＋１層目の膜を、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で形成し、ｎ層目の膜と、ｎ＋１層目の膜とで、形成方法が異なっていてもよい（ｎは自然数）。なお、ｎ層目の膜とｎ＋２層目の膜とで、形成方法が同じでもよい。または、すべての膜において、形成方法が同じでもよい。
【０２３９】
なお、絶縁膜４１２、または絶縁膜４１２の積層膜の内の少なくとも一つの膜と、導電膜４１６ａ（導電膜４１６ｂ）、または導電膜４１６ａ（導電膜４１６ｂ）の積層膜の内の少なくとも一つの膜とは、同じ形成方法を用いてもよい。例えば、どちらも、ＡＬＤ法を用いてもよい。これにより、大気に触れさせずに形成することができる。その結果、不純物の混入を防ぐことができる。または、例えば、絶縁膜４１２と接する導電膜４１６ａ（導電膜４１６ｂ）と、導電膜４１６ａ（導電膜４１６ｂ）と接する絶縁膜４１２とは、同じ形成方法を用いてもよい。これにより、同じチャンバーで形成することができる。その結果、不純物の混入を防ぐことができる。
【０２４０】
なお、絶縁膜４１２、または絶縁膜４１２の積層膜の内の少なくとも一つの膜と、導電膜４１６ａ（導電膜４１６ｂ）、または導電膜４１６ａ（導電膜４１６ｂ）の積層膜の内の少なくとも一つの膜と、半導体膜４０６、または半導体膜４０６の積層膜の内の少なくとも一つの膜と、絶縁膜４０２、または絶縁膜４０２の積層膜の内の少なくとも一つの膜とは、同じ形成方法を用いてもよい。例えば、どれも、スパッタリング法を用いてもよい。これにより、大気に触れさせずに形成することができる。その結果、不純物の混入を防ぐことができる。ただし、本発明の一態様に係る半導体装置の作製方法は、これらに限定されない。
【０２４１】
導電膜４０４としては、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。
【０２４２】
導電膜４０４となる導電膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて形成すればよい。
【０２４３】
絶縁膜４１２は、トランジスタのゲート絶縁膜として機能する。したがって導電膜４０４は、導電膜４０４となる導電膜の形成時に、絶縁膜４１２へダメージを与えない形成方法を用いると好ましい。即ち、該導電膜の形成には、ＭＣＶＤ法などを用いると好ましい。
【０２４４】
なお、導電膜４０４を積層膜で構成する場合には、それぞれの膜を、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのような形成方法を用いて、異なる形成方法で形成してもよい。例えば、１層目をＭＯＣＶＤ法で形成し、２層目をスパッタリング法で形成してもよい。または、１層目をＡＬＤ法で形成し、２層目をＭＯＣＶＤ法で形成してもよい。または、１層目をＡＬＤ法で形成し、２層目をスパッタリング法で形成してもよい。または、１層目をＡＬＤ法で形成し、２層目をスパッタリング法で形成し、３層目をＡＬＤ法で形成してもよい。このように、それぞれ、異なる形成方法を用いることによって、各層の膜に異なる機能や性質を持たせることができる。そして、それらの膜を積層することによって、積層膜全体として、より適切な膜を構成することができる。
【０２４５】
つまり、導電膜４０４を積層膜で構成する場合には、例えば、ｎ層目の膜を、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で形成し、ｎ＋１層目の膜を、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で形成し、ｎ層目の膜と、ｎ＋１層目の膜とで、形成方法が異なっていてもよい（ｎは自然数）。なお、ｎ層目の膜とｎ＋２層目の膜とで、形成方法が同じでもよい。または、すべての膜において、形成方法が同じでもよい。
【０２４６】
なお、導電膜４０４、または導電膜４０４の積層膜の内の少なくとも一つの膜と、絶縁膜４１２、または絶縁膜４１２の積層膜の内の少なくとも一つの膜とは、同じ形成方法を用いてもよい。例えば、どちらも、ＡＬＤ法を用いてもよい。これにより、大気に触れさせずに形成することができる。その結果、不純物の混入を防ぐことができる。または、例えば、絶縁膜４１２と接する導電膜４０４と、導電膜４０４と接する絶縁膜４１２とは、同じ形成方法を用いてもよい。これにより、同じチャンバーで形成することができる。その結果、不純物の混入を防ぐことができる。
【０２４７】
なお、導電膜４０４、または導電膜４０４の積層膜の内の少なくとも一つの膜と、絶縁膜４１２、または絶縁膜４１２の積層膜の内の少なくとも一つの膜と、導電膜４１６ａ（導電膜４１６ｂ）、または導電膜４１６ａ（導電膜４１６ｂ）の積層膜の内の少なくとも一つの膜と、半導体膜４０６、または半導体膜４０６の積層膜の内の少なくとも一つの膜と、絶縁膜４０２、または絶縁膜４０２の積層膜の内の少なくとも一つの膜とは、同じ形成方法を用いてもよい。例えば、どれも、スパッタリング法を用いてもよい。これにより、大気に触れさせずに形成することができる。その結果、不純物の混入を防ぐことができる。ただし、本発明の一態様に係る半導体装置の作製方法は、これらに限定されない。
【０２４８】
絶縁膜４１８としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁膜を、単層で、または積層で用いればよい。
【０２４９】
絶縁膜４０２は、基板４００からの不純物の拡散を防止する役割を有する。ここで、半導体膜４０６が酸化物半導体膜である場合、絶縁膜４０２は、半導体膜４０６に酸素を供給する役割を担うことができる。したがって、絶縁膜４０２は酸素を含む絶縁膜であることが好ましい。例えば、化学量論的組成よりも多い酸素を含む絶縁膜であることがより好ましい。
【０２５０】
なお、図２５では、トランジスタのゲート電極が半導体膜４０６の上側に配置された例を示したが、本発明の一態様に係る半導体装置はこれに限定されない。図２６（Ａ）に示すように、ゲート電極として機能させることができる導電膜４１３が、下側にも配置されていてもよい。導電膜４１３としては、導電膜４０４についての記載を参照する。なお、導電膜４１３には、導電膜４０４と同じ電位や同じ信号が供給されてもよいし、異なる電位や信号が供給されてもよい。例えば、導電膜４１３に、一定の電位を供給して、トランジスタのしきい値電圧を制御してもよい。図２６（Ｂ）には、開口部を介して、導電膜４１３と導電膜４０４とを接続させた場合の例を示す。なお、図２５以外の場合であっても、同様に、ゲート電極として機能させることができる導電膜４１３を配置することが可能である。
【０２５１】
＜トランジスタ構造１の変形例＞
また、図２７に示すトランジスタのように絶縁膜４１２下に半導体膜４０７を配置しても構わない。半導体膜４０７としては、酸化物半導体層４０６ｃとして示した半導体膜を用いればよい。なお、そのほかの構成については、図２５に示したトランジスタについての記載を参照する。
【０２５２】
なお、図２７では、トランジスタのゲート電極が半導体膜４０６の上側に配置された例を示したが、本発明の一態様に係る半導体装置はこれに限定されない。図２８（Ａ）に示すように、ゲート電極として機能させることができる導電膜４１３が、下側にも配置されていてもよい。導電膜４１３としては、導電膜４０４についての記載を参照する。なお、導電膜４１３には、導電膜４０４と同じ電位や同じ信号が供給されてもよいし、異なる電位や信号が供給されてもよい。例えば、導電膜４１３に、一定の電位を供給して、トランジスタのしきい値電圧を制御してもよい。図２８（Ｂ）には、開口部を介して、導電膜４１３と導電膜４０４とを接続させた場合の例を示す。なお、図２５、図２７以外の場合であっても、同様に、ゲート電極として機能させることができる導電膜４１３を配置することが可能である。
【０２５３】
＜トランジスタ構造２＞
図２９（Ａ）および図２９（Ｂ）は、本発明の一態様のトランジスタの上面図および断面図である。図２９（Ａ）は上面図であり、図２９（Ｂ）は、図２９（Ａ）に示す一点鎖線Ｂ１−Ｂ２、および一点鎖線Ｂ３−Ｂ４に対応する断面図である。なお、図２９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０２５４】
図２９（Ａ）および図２９（Ｂ）に示すトランジスタは、基板５００上の凸部を有する絶縁膜５０２と、絶縁膜５０２の凸部上の半導体膜５０６と、半導体膜５０６上の絶縁膜５１２と、絶縁膜５１２上面に接し、半導体膜５０６の上面および側面に面する導電膜５０４と、半導体膜５０６上および導電膜５０４上にあり、半導体膜５０６に達する開口部を有する絶縁膜５１８と、該開口部を埋める導電膜５１６ａおよび導電膜５１６ｂと、導電膜５１６ａおよび導電膜５１６ｂとそれぞれ接する導電膜５２４ａおよび導電膜５２４ｂと、を有する。なお、絶縁膜５０２が凸部を有さなくても構わない。なお、導電膜５０４は、トランジスタのゲート電極として機能する。また、導電膜５１６ａおよび導電膜５１６ｂは、トランジスタのソース電極およびドレイン電極として機能する。
【０２５５】
図２９に示すトランジスタにおいて、導電膜５１６ａおよび導電膜５１６ｂは、導電膜５０４と重ならないよう配置される。したがって、導電膜５１６ａまたは導電膜５１６ｂと、導電膜５０４と、の間に生じる寄生容量を低減することができる。そのため、図２９に示すトランジスタは、優れたスイッチング特性を実現することができる。
【０２５６】
また、絶縁膜５１８と、導電膜５１６ａおよび導電膜５１６ｂと、の上面の高さが揃っていることで、形状不良を起こしにくい構造である。したがって、該トランジスタを有する半導体装置は、歩留り高く作製することができる。
【０２５７】
導電膜５２４ａおよび導電膜５２４ｂとしては、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。
【０２５８】
また、基板５００は基板４００についての記載を参照する。また、絶縁膜５０２は絶縁膜４０２についての記載を参照する。また、半導体膜５０６は半導体膜４０６についての記載を参照する。また、導電膜５１６ａおよび導電膜５１６ｂは、導電膜４１６ａおよび導電膜４１６ｂについての記載を参照する。また、絶縁膜５１２は絶縁膜４１２についての記載を参照する。また、導電膜５０４は導電膜４０４についての記載を参照する。また、絶縁膜５１８は絶縁膜４１８についての記載を参照する。
【０２５９】
なお、図２９では、トランジスタのゲート電極が半導体膜５０６の上側に配置した例を示したが、本発明の一態様に係る半導体装置はこれに限定されない。図３０（Ａ）に示すように、ゲート電極として機能させることができる導電膜５１３が、下側にも配置されていてもよい。導電膜５１３としては、導電膜５０４についての記載を参照する。なお、導電膜５１３には、導電膜５０４と同じ電位や同じ信号が供給されてもよいし、異なる電位や信号が供給されてもよい。例えば、導電膜５１３に、一定の電位を供給して、トランジスタのしきい値電圧を制御してもよい。図３０（Ｂ）には、開口部を介して、導電膜５１３と導電膜５０４とを接続させた場合の例を示す。また、導電膜５１３は、導電膜５２４ａおよび導電膜５２４ｂと重なるよう配置してもよい。その場合の例を、図３０（Ｂ）に示す。なお、図２５、図２７、図２９以外の場合であっても、同様に、ゲート電極として機能させることができる導電膜５１３を配置することが可能である。
【０２６０】
＜トランジスタ構造２の変形例＞
また、図２９に示すトランジスタにおいて、絶縁膜５１２下に半導体膜を配置しても構わない。該半導体膜は半導体膜４０７についての記載を参照する。なお、そのほかの構成については、図２９に示したトランジスタについての記載を参照する。
【０２６１】
＜トランジスタ構造３＞
図３１（Ａ）および図３１（Ｂ）は、本発明の一態様のトランジスタの上面図および断面図である。図３１（Ａ）は上面図であり、図３１（Ｂ）は、図３１（Ａ）に示す一点鎖線Ｃ１−Ｃ２、および一点鎖線Ｃ３−Ｃ４に対応する断面図である。なお、図３１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０２６２】
図３１（Ａ）および図３１（Ｂ）に示すトランジスタは、基板６００上の導電膜６０４と、導電膜６０４上の絶縁膜６１２と、絶縁膜６１２上の半導体膜６０６と、半導体膜６０６上面および側面と接する導電膜６１６ａおよび導電膜６１６ｂと、半導体膜６０６上、導電膜６１６ａ上および導電膜６１６ｂ上の絶縁膜６１８と、を有する。なお、基板６００と導電膜６０４の間に絶縁膜を有しても構わない。なお、導電膜６０４は、トランジスタのゲート電極として機能する。また、導電膜６１６ａおよび導電膜６１６ｂは、トランジスタのソース電極およびドレイン電極として機能する。
【０２６３】
なお、トランジスタは、絶縁膜６１８を介して半導体膜６０６と重なる導電膜を有してもよい。該導電膜は、トランジスタの第２のゲート電極として機能する。また、該第２のゲート電極によってｓ−ｃｈａｎｎｅｌ構造を形成していても構わない。
【０２６４】
また、基板６００は基板４００についての記載を参照する。また、導電膜６０４は導電膜４０４についての記載を参照する。また、絶縁膜６１２は絶縁膜４１２についての記載を参照する。また、半導体膜６０６は半導体膜４０６についての記載を参照する。また、導電膜６１６ａおよび導電膜６１６ｂは、導電膜４１６ａおよび導電膜４１６ｂについての記載を参照する。また、絶縁膜６１８は絶縁膜４１８についての記載を参照する。
【０２６５】
なお、絶縁膜６１８には、表示素子が設けられていてもよい。例えば、画素電極、液晶層、共通電極、発光層、有機ＥＬ層、陽極電極、陰極電極などが設けられていてもよい。表示素子は、例えば、導電膜６１６ａなどと接続されている。
【０２６６】
なお、半導体膜６０６の上に、チャネル保護膜として機能させることができる絶縁膜を配置してもよい。または、図３２に示すように、導電膜６１６ａおよび導電膜６１６ｂと、半導体膜６０６との間に、絶縁膜６２０を配置してもよい。その場合、導電膜６１６ａ（導電膜６１６ｂ）と半導体膜６０６とは、絶縁膜６２０中の開口部を介して接続される。絶縁膜６２０は、絶縁膜４１２についての記載を参照すればよい。
【０２６７】
なお、図３２（Ｂ）や図３１（Ｂ）において、絶縁膜６１８の上に、導電膜６２２が配置してもよい。その場合の例を図３３に示す。なお、導電膜６２２については、導電膜６０４についての記載を参照する。また、導電膜６２２には、導電膜６０４と同じ電位や同じ信号が供給されてもよいし、異なる電位や信号が供給されてもよい。例えば、導電膜６２２に、一定の電位を供給して、トランジスタのしきい値電圧を制御してもよい。つまり、導電膜６２２は、ゲート電極としての機能を有することができる。
【０２６８】
＜半導体装置＞
以下では、本発明の一態様に係る半導体装置を例示する。
【０２６９】
＜回路＞
以下では、本発明の一態様に係るトランジスタを利用した回路の一例について説明する。
【０２７０】
［断面構造］
図３４（Ａ）に本発明の一態様の半導体装置の断面図を示す。図３４（Ａ）に示す半導体装置は、下部に第１の半導体を用いたトランジスタ２２００を有し、上部に第２の半導体を用いたトランジスタ２１００を有している。図３４（Ａ）では、第２の半導体を用いたトランジスタ２１００として、図２５で例示したトランジスタを適用した例を示している。
【０２７１】
第１の半導体は、第２の半導体と異なるエネルギーギャップを持つ半導体を用いてもよい。例えば、第１の半導体を酸化物半導体以外の半導体とし、第２の半導体を酸化物半導体としてもよい。第１の半導体として多結晶構造、単結晶構造などのシリコン、ゲルマニウム、などを用いてもよい。または、歪みシリコンなどの歪みを有する半導体を用いてもよい。または、第１の半導体として高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）に適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、シリコンゲルマニウムなどを用いてもよい。これらの半導体を第１の半導体に用いることで、高速動作をすることに適したトランジスタ２１００とすることができる。また、酸化物半導体を第２の半導体に用いることで、オフ電流の低いトランジスタ２２００とすることができる。
【０２７２】
なお、トランジスタ２２００は、ｎチャネル型、ｐチャネル型のどちらでもよいが、回路によって適切なトランジスタを用いる。また、トランジスタ２１００または／およびトランジスタ２２００として、上述したトランジスタや図３４（Ａ）に示したトランジスタを用いなくても構わない場合がある。
【０２７３】
図３４（Ａ）に示す半導体装置は、絶縁膜２２０１および絶縁膜２２０７を介して、トランジスタ２２００の上部にトランジスタ２１００を有する。また、トランジスタ２２００とトランジスタ２１００の間には、配線として機能する複数の導電膜２２０２が配置されている。また各種絶縁膜に埋め込まれた複数の導電膜２２０３により、上層と下層にそれぞれ配置された配線や電極が電気的に接続されている。また、トランジスタ２１００上の絶縁膜２２０４と、絶縁膜２２０４上の導電膜２２０５と、トランジスタ２１００のソース電極およびドレイン電極と同一層に（同一工程を経て）形成された導電膜２２０６と、を有する。
【０２７４】
複数のトランジスタを積層した構造とすることにより、高密度に複数の回路を配置することができる。
【０２７５】
ここで、トランジスタ２２００に用いる第１の半導体に単結晶シリコンを用いた場合、トランジスタ２２００の第１の半導体の近傍の絶縁膜の水素濃度が高いことが好ましい。該水素により、シリコンのダングリングボンドを終端させることで、トランジスタ２２００の信頼性を向上させることができる。一方、トランジスタ２１００に用いる第２の半導体に酸化物半導体を用いた場合、トランジスタ２１００の第２の半導体の近傍の絶縁膜の水素濃度が低いことが好ましい。該水素は、酸化物半導体中にキャリアを生成する要因の一つとなるため、トランジスタ２１００の信頼性を低下させる要因となる場合がある。したがって、単結晶シリコンを用いたトランジスタ２２００、および酸化物半導体を用いたトランジスタ２１００を積層する場合、これらの間に水素をブロックする機能を有する絶縁膜２２０７を配置することは両トランジスタの信頼性を高めるために有効である。
【０２７６】
絶縁膜２２０７としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）などを含む絶縁膜を、単層で、または積層で用いればよい。
【０２７７】
また、酸化物半導体を用いたトランジスタ２１００を覆うように、トランジスタ２１００上に水素をブロックする機能を有する絶縁膜を形成することが好ましい。絶縁膜としては、絶縁膜２２０７と同様の絶縁膜を用いることができ、特に酸化アルミニウム膜を適用することが好ましい。酸化アルミニウム膜は、水素、水分などの不純物および酸素の双方に対して膜を透過させない遮断効果が高い。したがって、トランジスタ２１００を覆う絶縁膜として酸化アルミニウム膜を用いることで、トランジスタ２１００に含まれる酸化物半導体からの酸素の脱離を防止するとともに、酸化物半導体への水および水素の混入を防止することができる。
【０２７８】
なお、トランジスタ２２００は、プレーナ型のトランジスタだけでなく、様々なタイプのトランジスタとすることができる。例えば、ＦＩＮ（フィン）型のトランジスタなどとすることができる。その場合の断面図の例を、図３４（Ｄ）に示す。半導体基板２２１１の上に、絶縁層２２１２が配置されている。半導体基板２２１１は、先端の細い凸部（フィンともいう。）を有する。なお、凸部は、先端が細くなくてもよく、例えば、略直方体の凸部であってもよいし、先端が太い凸部であってもよい。半導体基板２２１１の凸部の上には、ゲート絶縁膜２２１４が配置され、その上には、ゲート電極２２１３が配置されている。半導体基板２２１１には、ソース領域およびドレイン領域２２１５が形成されている。なお、ここでは、半導体基板２２１１が、凸部を有する例を示したが、本発明の一態様に係る半導体装置は、これに限定されない。例えば、ＳＯＩ基板を加工して、凸型の半導体領域を形成しても構わない。
【０２７９】
［回路構成例］
上記回路において、トランジスタ２１００やトランジスタ２２００の電極の接続を異ならせることにより、様々な回路を構成することができる。以下では、本発明の一態様の半導体装置を用いることにより実現できる回路構成の例を説明する。
【０２８０】
〔ＣＭＯＳ回路〕
図３４（Ｂ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のトランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭＯＳ回路の構成を示している。
【０２８１】
〔アナログスイッチ〕
また図３４（Ｃ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるアナログスイッチとして機能させることができる。
【０２８２】
〔記憶装置の例〕
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図３５に示す。
【０２８３】
図３５（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ３２００と第２の半導体を用いたトランジスタ３３００、および容量素子３４００を有している。なお、トランジスタ３３００としては、上述したトランジスタを用いることができる。
【０２８４】
トランジスタ３３００は、酸化物半導体を用いたトランジスタである。トランジスタ３３００のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導体装置となる。
【０２８５】
図３５（Ａ）において、第１の配線３００１はトランジスタ３２００のソースと電気的に接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続される。また、第３の配線３００３はトランジスタ３３００のソース、ドレインの一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続されている。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソース、ドレインの他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と電気的に接続されている。
【０２８６】
図３５（Ａ）に示す半導体装置は、トランジスタ３２００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
【０２８７】
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３３００が導通状態となる電位にして、トランジスタ３３００を導通状態とする。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および容量素子３４００の電極の一方と電気的に接続するノードＦＧに与えられる。すなわち、トランジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ３３００が非導通状態となる電位にして、トランジスタ３３００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
【０２８８】
トランジスタ３３００のオフ電流は極めて小さいため、ノードＦＧの電荷は長期間にわたって保持される。
【０２８９】
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３２００を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「非導通状態」のままである。このため、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
【０２９０】
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。ほかのメモリセルの情報を読み出さないためには、ノードＦＧに与えられた電荷によらずトランジスタ３２００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えればよい。または、ノードＦＧに与えられた電荷によらずトランジスタ３２００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えればよい。
【０２９１】
図３５（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図３５（Ａ）に示した半導体装置と異なる。この場合も図３５（Ａ）に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。
【０２９２】
図３５（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジスタ３３００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によって、異なる値をとる。
【０２９３】
例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子３４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０２９４】
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
【０２９５】
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたトランジスタを用い、トランジスタ３３００として第２の半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。
【０２９６】
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【０２９７】
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁膜の劣化といった問題が全く生じない。すなわち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
【０２９８】
＜ＲＦＩＤタグ＞
以下では、上述したトランジスタ、または記憶装置を含むＲＦＩＤタグについて、図３６を用いて説明する。
【０２９９】
本発明の一態様に係るＲＦＩＤタグは、内部に記憶回路を有し、記憶回路に情報を記憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から、ＲＦＩＤタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには高い信頼性が要求される。
【０３００】
ＲＦＩＤタグの構成について図３６を用いて説明する。図３６は、ＲＦＩＤタグの構成例を示すブロック図である。
【０３０１】
図３６に示すようにＲＦＩＤタグ８００は、通信器８０１（質問器、リーダ／ライタなどともいう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ８０４を有する。またＲＦＩＤタグ８００は、整流回路８０５、定電圧回路８０６、復調回路８０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している。なお、復調回路８０７に含まれる整流作用を示すトランジスタの半導体には、逆方向電流を十分に抑制することが可能な、例えば、酸化物半導体を用いてもよい。これにより、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別される。ＲＦＩＤタグ８００は、そのいずれの方式に用いることも可能である。
【０３０２】
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたアンテナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路８０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整流、例えば、半波２倍圧整流し、後段の容量素子により、整流された信号を平滑化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側または出力側には、リミッタ回路を有してもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。
【０３０３】
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８０９のリセット信号を生成するための回路である。
【０３０４】
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに応じて変調をおこなうための回路である。
【０３０５】
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行うための回路である。
【０３０６】
なお、上述の各回路は、適宜、取捨することができる。
【０３０７】
ここで、上述した記憶装置を、記憶回路８１０に用いることができる。本発明の一態様に係る記憶装置は、電源が遮断された状態であっても情報を保持できるため、ＲＦＩＤタグに好適である。さらに本発明の一態様に係る記憶装置は、データの書き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて低いため、データの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制することができる。
【０３０８】
また、本発明の一態様に係る記憶装置は、不揮発性メモリとして用いることが可能であるため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデータを書き込むためのコマンドを別途用意し、ユーザが自由に書き換えできないようにしておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷することで、作製したＲＦＩＤタグすべてについて固有番号を付与するのではなく、出荷する良品にのみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になることがなく出荷後の製品に対応した顧客管理が容易となる。
【０３０９】
＜ＲＦＩＤタグの使用例＞
以下では、本発明の一態様に係るＲＦＩＤタグの使用例について図３７を用いて説明する。ＲＦＩＤタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図３７（Ａ）参照。）、包装用容器類（包装紙やボトル等、図３７（Ｃ）参照。）、記録媒体（ＤＶＤソフトやビデオテープ等、図３７（Ｂ）参照。）、乗り物類（自転車等、図３７（Ｄ）参照。）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、もしくは各物品に取り付ける荷札（図３７（Ｅ）および図３７（Ｆ）参照。）等に設けて使用することができる。
【０３１０】
本発明の一態様に係るＲＦＩＤタグ４０００は、プリント基板に実装、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦＩＤタグ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦＩＤタグ４０００により、認証機能を付与することができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦＩＤタグ４０００を取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦＩＤタグ４０００を取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
【０３１１】
以上のように、本発明の一態様に係るＲＦＩＤタグは、上述したような各用途に用いることができる。
【０３１２】
＜ＣＰＵ＞
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵについて説明する。
【０３１３】
図３８は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図である。
【０３１４】
図３８に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図３８に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図３８に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
【０３１５】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
【０３１６】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
【０３１７】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
【０３１８】
図３８に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができる。
【０３１９】
図３８に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
【０３２０】
図３９は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していてもよい。
【０３２１】
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートにはＧＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする。
【０３２２】
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１４の導通状態または非導通状態）が選択される。
【０３２３】
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のうちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電位電源を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０７の一対の電極のうちの他方は、低電位電源を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０８の一対の電極のうちの他方は、低電位電源を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
【０３２４】
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。
【０３２５】
トランジスタ１２０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力される。スイッチ１２０３およびスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。
【０３２６】
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータに対応する信号が入力される。図３９では、回路１２０１から出力された信号が、トランジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介して回路１２０１に入力される。
【０３２７】
なお、図３９では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号を当該ノードに入力することができる。
【０３２８】
また、図３９において、記憶素子１２００に用いられるトランジスタのうち、トランジスタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板１１９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体膜で形成されるトランジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外にも、チャネルが酸化物半導体膜で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることもできる。
【０３２９】
図３９における回路１２０１には、例えばフリップフロップ回路を用いることができる。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いることができる。
【０３３０】
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８によって保持することができる。
【０３３１】
また、酸化物半導体膜にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体膜にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。
【０３３２】
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元のデータを保持しなおすまでの時間を短くすることができる。
【０３３３】
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（導通状態、または非導通状態）に変換して、回路１２０２から読み出すことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。
【０３３４】
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
【０３３５】
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ−ＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）にも応用可能である。
【０３３６】
＜表示装置＞
以下では、本発明の一態様に係る表示装置の構成例について説明する。
【０３３７】
［構成例］
図４０（Ａ）には、本発明の一態様に係る表示装置の上面図を示す。また、図４０（Ｂ）には、本発明の一態様に係る表示装置の画素に液晶素子を用いた場合における画素回路を示す。また、図４０（Ｃ）には、本発明の一態様に係る表示装置の画素に有機ＥＬ素子を用いた場合における画素回路を示す。
【０３３８】
画素に用いるトランジスタは、上述したトランジスタを用いることができる。ここでは、ｎチャネル型のトランジスタを用いる例を示す。なお、画素に用いたトランジスタと同一工程を経て作製したトランジスタを駆動回路として用いても構わない。このように、画素や駆動回路に上述したトランジスタを用いることにより、表示品位が高い、または／および信頼性の高い表示装置となる。
【０３３９】
アクティブマトリクス型表示装置の上面図の一例を図４０（Ａ）に示す。表示装置の基板５０００上には、画素部５００１、第１の走査線駆動回路５００２、第２の走査線駆動回路５００３、信号線駆動回路５００４が配置される。画素部５００１は、複数の信号線によって信号線駆動回路５００４と電気的に接続され、複数の走査線によって第１の走査線駆動回路５００２、および第２の走査線駆動回路５００３と電気的に接続される。なお、走査線と信号線とによって区切られる領域には、それぞれ表示素子を有する画素が配置されている。また、表示装置の基板５０００は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に電気的に接続されている。
【０３４０】
第１の走査線駆動回路５００２、第２の走査線駆動回路５００３および信号線駆動回路５００４は、画素部５００１と同じ基板５０００上に形成される。そのため、駆動回路を別途作製する場合と比べて、表示装置を作製するコストを低減することができる。また、駆動回路を別途作製した場合、配線間の接続数が増える。したがって、同じ基板５０００上に駆動回路を設けることで、配線間の接続数を減らすことができ、信頼性の向上、または／および歩留まりの向上を図ることができる。
【０３４１】
〔液晶表示装置〕
また、画素の回路構成の一例を図４０（Ｂ）に示す。ここでは、ＶＡ型液晶表示装置の画素などに適用することができる画素回路を示す。
【０３４２】
この画素回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極に印加する信号を、独立して制御できる。
【０３４３】
トランジスタ５０１６のゲート配線５０１２と、トランジスタ５０１７のゲート配線５０１３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極またはドレイン電極５０１４は、トランジスタ５０１６とトランジスタ５０１７で共通に用いられている。トランジスタ５０１６とトランジスタ５０１７は上述したトランジスタを適宜用いることができる。これにより、表示品位が高い、または／および信頼性の高い液晶表示装置を提供することができる。
【０３４４】
トランジスタ５０１６と電気的に接続する第１の画素電極と、トランジスタ５０１７と電気的に接続する第２の画素電極の形状について説明する。第１の画素電極と第２の画素電極の形状は、スリットによって分離されている。第１の画素電極はＶ字型に広がる形状を有し、第２の画素電極は第１の画素電極の外側を囲むように形成される。
【０３４５】
トランジスタ５０１６のゲート電極はゲート配線５０１２と電気的に接続され、トランジスタ５０１７のゲート電極はゲート配線５０１３と電気的に接続されている。ゲート配線５０１２とゲート配線５０１３に異なるゲート信号を与えてトランジスタ５０１６とトランジスタ５０１７の動作タイミングを異ならせ、液晶の配向を制御することができる。
【０３４６】
また、容量配線５０１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極または第２の画素電極と電気的に接続する容量電極とで容量素子を形成してもよい。
【０３４７】
マルチドメイン構造は、一画素に第１の液晶素子５０１８と第２の液晶素子５０１９を備える。第１の液晶素子５０１８は第１の画素電極と対向電極とその間の液晶層とで構成され、第２の液晶素子５０１９は第２の画素電極と対向電極とその間の液晶層とで構成される。
【０３４８】
なお、本発明の一態様に係る表示装置は、図４０（Ｂ）に示す画素回路に限定されない。例えば、図４０（Ｂ）に示す画素回路に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論理回路などを追加してもよい。
【０３４９】
〔有機ＥＬ表示装置〕
画素の回路構成の他の一例を図４０（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示装置の画素構造を示す。
【０３５０】
有機ＥＬ素子は、発光素子に電圧を印加することにより、有機ＥＬ素子が有する一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０３５１】
図４０（Ｃ）は、画素回路の一例を示す図である。ここでは１つの画素にｎチャネル型のトランジスタを２つ用いる例を示す。なお、ｎチャネル型のトランジスタには、上述したトランジスタを用いることができる。また、当該画素回路は、デジタル時間階調駆動を適用することができる。
【０３５２】
適用可能な画素回路の構成およびデジタル時間階調駆動を適用した場合の画素の動作について説明する。
【０３５３】
画素５０２０は、スイッチング用トランジスタ５０２１、駆動用トランジスタ５０２２、発光素子５０２４および容量素子５０２３を有する。スイッチング用トランジスタ５０２１は、ゲート電極が走査線５０２６に接続され、第１電極（ソース電極、ドレイン電極の一方）が信号線５０２５に接続され、第２電極（ソース電極、ドレイン電極の他方）が駆動用トランジスタ５０２２のゲート電極に接続されている。駆動用トランジスタ５０２２は、ゲート電極が容量素子５０２３を介して電源線５０２７に接続され、第１電極が電源線５０２７に接続され、第２電極が発光素子５０２４の第１電極（画素電極）に接続されている。発光素子５０２４の第２電極は共通電極５０２８に相当する。共通電極５０２８は、同一基板上に形成される共通電位線と電気的に接続される。
【０３５４】
スイッチング用トランジスタ５０２１および駆動用トランジスタ５０２２は上述したトランジスタを用いることができる。これにより、表示品位の高い、または／および信頼性の高い有機ＥＬ表示装置となる。
【０３５５】
発光素子５０２４の第２電極（共通電極５０２８）の電位は低電源電位に設定する。なお、低電源電位とは、電源線５０２７に設定される高電源電位より低い電位であり、例えばＧＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子５０２４の順方向のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子５０２４に印加することにより、発光素子５０２４に電流を流して発光させる。なお、発光素子５０２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。
【０３５６】
なお、容量素子５０２３は駆動用トランジスタ５０２２のゲート容量を代用することにより省略できる場合がある。駆動用トランジスタ５０２２のゲート容量については、チャネル形成領域とゲート電極との間で容量が形成されていてもよい。
【０３５７】
次に、駆動用トランジスタ５０２２に入力する信号について説明する。電圧入力電圧駆動方式の場合、駆動用トランジスタ５０２２がオンまたはオフの二つの状態となるようなビデオ信号を、駆動用トランジスタ５０２２に入力する。なお、駆動用トランジスタ５０２２を線形領域で動作させるために、電源線５０２７の電圧よりも高い電圧を駆動用トランジスタ５０２２のゲート電極に与える。また、信号線５０２５には、電源線電圧に駆動用トランジスタ５０２２のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。
【０３５８】
アナログ階調駆動を行う場合、駆動用トランジスタ５０２２のゲート電極に発光素子５０２４の順方向電圧に駆動用トランジスタ５０２２のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。なお、駆動用トランジスタ５０２２が飽和領域で動作するようにビデオ信号を入力し、発光素子５０２４に電流を流す。また、駆動用トランジスタ５０２２を飽和領域で動作させるために、電源線５０２７の電位を、駆動用トランジスタ５０２２のゲート電位より高くする。ビデオ信号をアナログとすることで、発光素子５０２４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０３５９】
なお、本発明の一態様に係る表示装置は、図４０（Ｃ）に示す画素構成に限定されない。例えば、図４０（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは論理回路などを追加してもよい。
【０３６０】
図４０で例示した回路に上述したトランジスタを適用する場合、低電位側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気的に接続される構成とする。さらに、制御回路等により第１のゲート電極の電位を制御し、第２のゲート電極にはソース電極に与える電位よりも低い電位など、上記で例示した電位を入力可能な構成とすればよい。
【０３６１】
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することが出来る。表示素子、表示装置、発光素子または発光装置の一例としては、ＥＬ素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
【０３６２】
なお、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルターともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
【０３６３】
＜モジュール＞
以下では、本発明の一態様に係る半導体装置を適用した表示モジュールについて、図４１を用いて説明を行う。
【０３６４】
図４１に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続されたセル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリー８０１１、タッチパネル８００４などを有さない場合もある。
【０３６５】
本発明の一態様に係る半導体装置は、例えば、セル８００６に用いることができる。
【０３６６】
上部カバー８００１および下部カバー８００２は、タッチパネル８００４およびセル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０３６７】
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルをセル８００６に重畳して用いることができる。また、セル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、セル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、セル８００６の各画素内にタッチセンサ用電極を設け、容量型式のタッチパネルとすることも可能である。
【０３６８】
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
【０３６９】
フレーム８００９は、セル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有してもよい。またフレーム８００９は、放熱板としての機能を有していてもよい。
【０３７０】
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であってもよいし、別途設けたバッテリー８０１１による電源であってもよい。商用電源を用いる場合には、バッテリー８０１１を有さなくてもよい。
【０３７１】
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０３７２】
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図４２に示す。
【０３７３】
図４２（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８等を有する。なお、図４２（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０３７４】
図４２（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられている。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部９１３および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。または、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
【０３７５】
図４２（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キーボード９２３、ポインティングデバイス９２４等を有する。
【０３７６】
図４２（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３３等を有する。
【０３７７】
図４２（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４２との間の角度にしたがって切り替える構成としてもよい。
【０３７８】
図４２（Ｆ）は普通自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト９５４等を有する。
【符号の説明】
【０３７９】
１００    ペレット
１００ａ    ペレット
１００ｂ    ペレット
１０１    イオン
１２０    基板
１３０    ターゲット
３１０    電子銃室
３１２    光学系
３１４    試料室
３１６    光学系
３１８    カメラ
３２０    観察室
３２２    フィルム室
３２４    電子
３２８    物質
３３２    蛍光板
４００    基板
４０２    絶縁膜
４０４    導電膜
４０６    半導体膜
４０６ａ    酸化物半導体層
４０６ｂ    酸化物半導体層
４０６ｃ    酸化物半導体層
４０７    半導体膜
４１２    絶縁膜
４１３    導電膜
４１６ａ    導電膜
４１６ｂ    導電膜
４１８    絶縁膜
５００    基板
５０２    絶縁膜
５０４    導電膜
５０６    半導体膜
５１２    絶縁膜
５１３    導電膜
５１６ａ    導電膜
５１６ｂ    導電膜
５１８    絶縁膜
５２４ａ    導電膜
５２４ｂ    導電膜
６００    基板
６０４    導電膜
６０６    半導体膜
６１２    絶縁膜
６１６ａ    導電膜
６１６ｂ    導電膜
６１８    絶縁膜
６２０    絶縁膜
６２２    導電膜
７００    成膜装置
７０１    大気側基板供給室
７０２    大気側基板搬送室
７０３ａ    ロードロック室
７０３ｂ    アンロードロック室
７０４    搬送室
７０５    基板加熱室
７０６ａ    成膜室
７０６ｂ    成膜室
７０６ｃ    成膜室
７５１    クライオトラップ
７５２    ステージ
７６１    カセットポート
７６２    アライメントポート
７６３    搬送ロボット
７６４    ゲートバルブ
７６５    加熱ステージ
７６６    ターゲット
７６７    防着板
７６８    基板ステージ
７６９    基板
７７０    真空ポンプ
７７１    クライオポンプ
７７２    ターボ分子ポンプ
７８０    マスフローコントローラ
７８１    精製機
７８２    ガス加熱機構
８００    ＲＦＩＤタグ
８０１    通信器
８０２    アンテナ
８０３    無線信号
８０４    アンテナ
８０５    整流回路
８０６    定電圧回路
８０７    復調回路
８０８    変調回路
８０９    論理回路
８１０    記憶回路
８１１    ＲＯＭ
９０１    筐体
９０２    筐体
９０３    表示部
９０４    表示部
９０５    マイクロフォン
９０６    スピーカー
９０７    操作キー
９０８    スタイラス
９１１    筐体
９１２    筐体
９１３    表示部
９１４    表示部
９１５    接続部
９１６    操作キー
９２１    筐体
９２２    表示部
９２３    キーボード
９２４    ポインティングデバイス
９３１    筐体
９３２    冷蔵室用扉
９３３    冷凍室用扉
９４１    筐体
９４２    筐体
９４３    表示部
９４４    操作キー
９４５    レンズ
９４６    接続部
９５１    車体
９５２    車輪
９５３    ダッシュボード
９５４    ライト
１１８９    ＲＯＭインターフェース
１１９０    基板
１１９１    ＡＬＵ
１１９２    ＡＬＵコントローラ
１１９３    インストラクションデコーダ
１１９４    インタラプトコントローラ
１１９５    タイミングコントローラ
１１９６    レジスタ
１１９７    レジスタコントローラ
１１９８    バスインターフェース
１１９９    ＲＯＭ
１２００    記憶素子
１２０１    回路
１２０２    回路
１２０３    スイッチ
１２０４    スイッチ
１２０６    論理素子
１２０７    容量素子
１２０８    容量素子
１２０９    トランジスタ
１２１０    トランジスタ
１２１３    トランジスタ
１２１４    トランジスタ
１２２０    回路
２１００    トランジスタ
２２００    トランジスタ
２２０１    絶縁膜
２２０２    導電膜
２２０３    導電膜
２２０４    絶縁膜
２２０５    導電膜
２２０６    導電膜
２２０７    絶縁膜
２２１１    半導体基板
２２１２    絶縁層
２２１３    ゲート電極
２２１４    ゲート絶縁膜
２２１５    ソース領域およびドレイン領域
３００１    配線
３００２    配線
３００３    配線
３００４    配線
３００５    配線
３２００    トランジスタ
３３００    トランジスタ
３４００    容量素子
４０００    ＲＦＩＤタグ
５０００    基板
５００１    画素部
５００２    走査線駆動回路
５００３    走査線駆動回路
５００４    信号線駆動回路
５０１０    容量配線
５０１２    ゲート配線
５０１３    ゲート配線
５０１４    ソース電極またはドレイン電極
５０１６    トランジスタ
５０１７    トランジスタ
５０１８    液晶素子
５０１９    液晶素子
５０２０    画素
５０２１    スイッチング用トランジスタ
５０２２    駆動用トランジスタ
５０２３    容量素子
５０２４    発光素子
５０２５    信号線
５０２６    走査線
５０２７    電源線
５０２８    共通電極
８０００    表示モジュール
８００１    上部カバー
８００２    下部カバー
８００３    ＦＰＣ
８００４    タッチパネル
８００５    ＦＰＣ
８００６    セル
８００７    バックライトユニット
８００８    光源
８００９    フレーム
８０１０    プリント基板
８０１１    バッテリー
【図１】
2015109427.tif 000008
【図２】
2015109427.tif 000009
【図３】
2015109427.tif 000010
【図４】
2015109427.tif 000011
【図５】
2015109427.tif 000012
【図７】
2015109427.tif 000013
【図２３】
2015109427.tif 000014
【図２４】
2015109427.tif 000015
【図２５】
2015109427.tif 000016
【図２６】
2015109427.tif 000017
【図２７】
2015109427.tif 000018
【図２８】
2015109427.tif 000019
【図２９】
2015109427.tif 000020
【図３０】
2015109427.tif 000021
【図３１】
2015109427.tif 000022
【図３２】
2015109427.tif 000023
【図３３】
2015109427.tif 000024
【図３４】
2015109427.tif 000025
【図３５】
2015109427.tif 000026
【図３６】
2015109427.tif 000027
【図３７】
2015109427.tif 000028
【図３８】
2015109427.tif 000029
【図３９】
2015109427.tif 000030
【図４０】
2015109427.tif 000031
【図４１】
2015109427.tif 000032
【図４２】
2015109427.tif 000033
【図６】
2015109427.tif 000034
【図８】
2015109427.tif 000035
【図９】
2015109427.tif 000036
【図１０】
2015109427.tif 000037
【図１１】
2015109427.tif 000038
【図１２】
2015109427.tif 000039
【図１３】
2015109427.tif 000040
【図１４】
2015109427.tif 000041
【図１５】
2015109427.tif 000042
【図１６】
2015109427.tif 000043
【図１７】
2015109427.tif 000044
【図１８】
2015109427.tif 000045
【図１９】
2015109427.tif 000046
【図２０】
2015109427.tif 000047
【図２１】
2015109427.tif 000048
【図２２】
2015109427.tif 000049