(57)【要約】【課題】１つの回路モジュールで各種の各適用用途に応じてデータを処理することができるデータ処理回路を提供する。【解決手段】入力されるパラレルデータに対して信号変換を行ってシリアル転送のためのパラレルデータを生成するシリアル転送データ生成部と、パラレル転送用クロックの周期設定値データ及びスキュー調整値に基づいて、パラレル転送用クロックのパラレルデータを生成するパラレル転送用クロック生成部と、入力信号に従って所定の搬送波パルス信号をパルス幅変調してパルス幅変調後のパラレルデータを生成するパルス幅変調データ生成部と、入力される選択信号に基づいて、各生成部から出力される３つのパラレルデータのうちの１つを選択して出力するセレクタと、セレクタから出力されるパラレルデータをシリアル出力信号に変換して出力するシリアライザとを備える。【選択図】図１
2015046749.tif 000002
【特許請求の範囲】
【請求項１】
入力されるシリアル転送データに対して所定の信号変換を行って所定のパラレルデータを生成するシリアル転送データ生成部と、
パラレル転送用クロックの周期設定値データ及びスキュー調整値に基づいて、パラレル転送用クロックのパラレルデータを生成するパラレル転送用クロック生成部と、
入力信号に従って所定の搬送波パルス信号をパルス幅変調してパルス幅変調後のパラレルデータを生成するパルス幅変調データ生成部と、
入力される選択信号に基づいて、前記シリアル転送データ生成部から出力されるパラレルデータと、前記パラレル転送用クロック生成部から出力されるパラレルデータと、前記パルス幅変調データ生成部から出力されるパラレルデータとのうちの１つを選択して出力するセレクタと、
前記セレクタから出力されるパラレルデータをシリアル出力信号に変換して出力するシリアライザとを備え、
前記パルス幅変調データ生成部は、入力されるパルス幅変調データに基づいて前記シリアル出力信号においてデューティ比の設定を行うためのパラレルデータを生成することを特徴とするデータ処理回路。
【請求項２】
前記シリアル転送データ生成部は、８ビット幅のシリアル転送データを１０ビット幅のパラレルデータに変換することを特徴とする請求項１記載のデータ処理回路。
【請求項３】
前記パラレル転送用クロック生成部は、前記シリアル出力信号において前記クロック周期設定値で設定された周期で発振し、前記スキュー調整値に基づいてスキュー調整を行うためのパラレルデータを生成することを特徴とする請求項１又は２記載のデータ処理回路。
【請求項４】
前記シリアライザは複数列のシフトレジスタを含むシフトレジスタ回路を備え、前記複数列のシフトレジスタからそれぞれ出力される各シリアル出力信号を、入力されるパラレルデータに同期する第１のクロック信号から分周された多相の第２のクロック信号で同期化することを特徴とする請求項１〜３のうちのいずれか１つに記載のデータ処理回路。
【請求項５】
前記パルス幅変調データ生成部は、入力される基準電圧データに基づいて前記搬送波パルス信号のパルス幅を変調することにより、パルス幅変調後のパラレルデータを生成することを特徴とする請求項１〜４のうちのいずれか１つに記載のデータ処理回路。
【請求項６】
前記パルス幅変調データ生成部は、入力される目標のモータの回転速度に基づいて前記搬送波パルス信号のパルス幅を変調することにより、パルス幅変調後のパラレルデータを生成することを特徴とする請求項１〜４のうちのいずれか１つに記載のデータ処理回路。
【請求項７】
前記パルス幅変調データ生成部は、入力される目標のモータ回転角度に基づいて前記搬送波パルス信号のパルス幅を変調することにより、パルス幅変調後のパラレルデータを生成することを特徴とする請求項１〜４のうちのいずれか１つに記載のデータ処理回路。
【請求項８】
前記パルス幅変調データ生成部は、入力される目標照度に基づいて前記搬送波パルス信号のパルス幅を変調することにより、パルス幅変調後のパラレルデータを生成することを特徴とする請求項１〜４のうちのいずれか１つに記載のデータ処理回路。
【請求項９】
前記パルス幅変調データ生成部は、入力される目標温度に基づいて前記搬送波パルス信号のパルス幅を変調することにより、パルス幅変調後のパラレルデータを生成することを特徴とする請求項１〜５のうちのいずれか１つに記載のデータ処理回路。
【請求項１０】
被制御装置を制御するための制御装置であって、
請求項５〜９のうちのいずれか１つに記載のデータ処理回路を備え、
前記データ処理回路から出力されるパルス幅変調後のパラレルデータを用いて前記被制御装置を制御することを特徴とする制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばシリアル通信回路、パラレル通信回路、パルス幅変調回路（以下、パルス幅変調をＰＷＭ（Pulse Width Modulation）変調という。）などのデータ処理回路及びそれを用いた制御装置に関する。
【背景技術】
【０００２】
電子機器のデータ転送にはパラレル転送方式とシリアル転送方式がある。パラレル転送とは複数の信号線を用いて、同時に複数のデータを転送する方式であり、シリアル転送とは１本の信号線を用いて１ビットずつデータを転送する方式である。同じ転送速度ならシリアル転送よりパラレル転送のほうが大容量転送に有利だが、信号線どうしの干渉問題や、同期を取ることが困難等の問題があり、高速化に限界が生じる等の特徴がある。
【０００３】
例えばパソコンとハードディスクドライブと接続するインターフェースとして使われてきたＡＴＡ（ＩＤＥ）はシリアル転送方式が主流であり、メモリスティックでのデータ転送はパラレル転送方式が採用されている。両方式は様々な電子機器間のデータ転送に用いられている。
【０００４】
一方、信号の変調方式の1つとして、ＰＷＭ変調がある。パルス幅を変化させることで信号を変調する方式で、パルス幅を変化させるだけなのでデジタル回路との親和性が高く、電圧又は電流の制御に多く使用されていることが既に知られている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、今までのパラレル／シリアル転送方式及びＰＷＭ変調方式を実現するデータ処理回路（モジュール）は各方式に特化したIP（Integrated Processor：特定の機能単位でまとめられたデータ処理回路）やIC（Integrated Circuit：特定の複雑な機能を果たすために集積されたデータ処理回路を、複数の端子を持つパッケージに封入した回路）内で使用されているが、使用箇所のデータ転送方式や変調方式により、それに特化したモジュールを都度適用させる必要があり、関わる設計コストが増大するという問題があった。
【０００６】
例えば、特許文献１には、画像データに応じてレーザ発行時間をコントロールする目的で、画像データであるパルス幅データ及び位相データに従って、パルス幅変調信号の立ち上がり時刻と立ち下がり時刻を算出する構成が開示されている。しかし、特許文献１のＳＴＥＰ２に記載した使用箇所のデータ転送方式や変調方式により、それに特化したモジュールを都度適用させる必要があり、関わる設計コストが増大するというという問題は解消できていない。
【０００７】
本発明の目的は以上の問題点を解決し、１つの回路モジュールで各種の適用用途に応じてデータを処理することができるデータ処理回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明にかかるデータ処理回路は、
入力されるパラレルデータに対して所定の信号変換を行ってシリアル転送のための所定のパラレルデータを生成するシリアル転送データ生成部と、
パラレル転送用クロックの周期設定値データ及びスキュー調整値に基づいて、パラレル転送用クロックのパラレルデータを生成するパラレル転送用クロック生成部と、
入力信号に従って所定の搬送波パルス信号をパルス幅変調してパルス幅変調後のパラレルデータを生成するパルス幅変調データ生成部と、
入力される選択信号に基づいて、前記シリアル転送データ生成部から出力されるパラレルデータと、前記パラレル転送用クロック生成部から出力されるパラレルデータと、前記パルス幅変調データ生成部から出力されるパラレルデータとのうちの１つを選択して出力するセレクタと、
前記セレクタから出力されるパラレルデータをシリアル出力信号に変換して出力するシリアライザとを備え、
前記パルス幅変調データ生成部は、入力されるパルス幅変調データに基づいて前記シリアル出力信号においてデューティ比の設定を行うためのパラレルデータを生成することを特徴とする。
【発明の効果】
【０００９】
本発明に係るデータ処理回路によれば、１つのモジュールで、例えばパラレル転送方式、シリアル転送方式及びＰＷＭ変調方式などの適用範囲の広い種々の適用用途に応じた回路の組み込みを可能とし、設計コストを低減させることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態にかかるデータ処理回路１の構成を示すブロック図である。
【図２Ａ】図１のシリアライザ６の構成を示すブロック図である。
【図２Ｂ】図２Ａのシリアライザ６で用いるクロック信号clk_a, clk_bを示すタイミングチャートである。
【図３Ａ】図１のシリアライザ６の詳細構成を示すブロック図である。
【図３Ｂ】図１のシリアル転送データ生成部２の具体例を示すブロック図である。
【図４Ａ】図１のデータ処理回路１，１Ａにおけるパラレル転送用クロック生成部３の具体的な使用例を示すブロック図である。
【図４Ｂ】図４Ａのデータ処理回路１，１Ａの動作を示すタイミングチャートである。
【図５Ａ】図１のデータ処理回路１のＰＷＭ変調機能をスイッチング電源装置に適用するときのブロック図である。
【図５Ｂ】図５Ａのスイッチング電源装置の動作を示すタイミングチャートである。
【図６Ａ】図１のデータ処理回路１のＰＷＭ変調機能をＤＣモータ１５の回転速度制御装置に適用するときのブロック図である。
【図６Ｂ】図６ＡのＤＣモータ１５の回転速度制御装置の動作を示すタイミングチャートである。
【図７Ａ】図１のデータ処理回路１のＰＷＭ変調機能をサーボモータ１７の回転角制御装置に適用するときのブロック図である。
【図７Ｂ】図７Ａのサーボモータ１７の回転角制御装置の動作を示すタイミングチャートである。
【図８Ａ】図１のデータ処理回路１のＰＷＭ変調機能をＬＥＤ照明回路１８の照度制御装置に適用するときのブロック図である。
【図８Ｂ】図８ＡのＬＥＤ照明回路１８の照度制御装置の動作を示すタイミングチャートである。
【図９Ａ】図１のデータ処理回路１のＰＷＭ変調機能を電熱線１９の温度制御装置に適用するときのブロック図である。
【図９Ｂ】図９Ａの電熱線１９の温度制御装置の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１１】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００１２】
図１は本発明の一実施形態にかかるデータ処理回路１の構成を示すブロック図である。本実施形態にかかるデータ処理回路１は、ＰＷＭ変調機能やシリアルデータ転送機能、パラレル転送用クロック生成機能の構成に際して、以下の特徴を有する。すなわち、共通のシリアライザ６とそれに入力されるパラレルデータを提供するシリアル転送データ生成部２と、パラレル転送用クロック生成部３と、ＰＷＭ変調データ生成部４とを設ける。選択信号selによりシリアライザ６に入力される各パラレルデータの選択をセレクタ５により行うことを特徴としている。
【００１３】
図１において、データ処理回路１は、例えば１チップの集積回路（ＩＣ）で構成され、シリアル転送データ生成部２と、パラレル転送用クロック生成部３と、ＰＷＭ変調データ生成部４と、セレクタ５と、シリアライザ６とを備えて構成される。ここで、シリアル転送データ生成部２には、所定のシリアライズデータ（シリアル転送データであるパラレルデータ）ser_dataが入力される。シリアル転送データ生成部２はシリアライズデータ（パラレルデータ）ser_dataをシリアル転送のための所定のパラレルデータdata1に例えば符号化などの所定の変換処理を行ってセレクタ５に出力する。また、パラレル転送用クロック生成部３には、パラレル転送用クロックの発振周期設定値データ（クロック周期設定値）period_data及びスキュー調整値データskew_dataが入力される。パラレル転送用クロック生成部３は、これらの入力データに基づいてパラレル転送用クロックを生成してセレクタ５に出力する。さらに、ＰＷＭ変調データ生成部４には、ＰＷＭ変調データのデューティ設定用入力信号pwm_inが入力される。ＰＷＭ変調データ生成部４は入力信号pwm_inに従って所定の搬送波パルス信号をパルス幅変調して、パルス幅変調後のパラレルデータdata3をセレクタ５に出力する。次いで、セレクタ５は、選択信号selに基づいて、データdata1〜3のうちの１つのデータを選択し、シリアライザ６に出力する。ここで、データdata1〜3及びデータdata_inはそれぞれ所定の同一ビット幅を有する。
【００１４】
シリアライザ６は、パラレルデータdata_inをシリアライズすることにより、シリアル出力信号ser_out（１ビット）に変換する。ここで、シリアル出力信号ser_outのみクロック信号clk_bに同期し、データ処理回路１の他のデータはクロック信号clk_aで同期して動作する。ここで、クロック信号clk_aはクロック信号clk_bの分周信号であり、分周比はdata_inのビット幅となる。
【００１５】
以上のように構成されたデータ処理回路１によれば、１つのチップ又はモジュールで、シリアル通信方式、パラレル通信方式、ＰＷＭ変調方式等の様々な用途に適用可能となるため、回路規模、設計コスト、面積コストを抑えることができる。
【００１６】
図２Ａは図１のシリアライザ６の構成を示すブロック図であり、図２Ｂは図２Ａのシリアライザ６で用いるクロック信号clk_a, clk_bを示すタイミングチャートである。
【００１７】
図２Ａにおいて、シリアライザ６は縦続接続された１０個のレジスタＲ０〜Ｒ９を備えて構成され、各レジスタＲ９〜Ｒ０に入力されてセットされた各ビットデータが、レジスタＲ９からレジスタＲ０への方向でシフトされて出力される。
【００１８】
シリアライザ６の入力データdata_inは１０ビットのパラレルデータであり、クロック信号clk_aに同期している。入力データdata_inはクロック信号clk_aの周期で１回ロードされ、シリアライザ６内レジスタR９〜０にセットされる（点線１０１参照）。クロック信号clk_aはクロック信号clk_bを１０分周してなるクロック信号となっているため、レジスタR９にセットされたビットデータがレジスタR０から出力された後に、次のパラレルデータdata_inがロードされることになる。次に、各レジスタR９〜０にセットされたビットデータはクロック信号clk_bに同期して、レジスタR９からレジスタR０への方向にシフトされ、レジスタＲ０からの出力信号がシリアライザ６のシリアル出力信号ser_outとなる（点線１０２参照）。なお、図２Ａでは、LSB（最下位ビット）のビットデータから出力していく方式を示している。
【００１９】
以上のように構成されたシリアライザ６によれば、以上の方法でパラレルデータdata_inをシリアル出力信号ser_outに変換する。
【００２０】
図３Ａは図１のシリアライザ６の詳細構成を示すブロック図である。図３Ａでは、多相クロックでシリアライズする方法であって、図２Ａ及び図２Ｂにて示したクロック信号clk_bに対して、９０度ずつ位相をずらした４相クロック信号clk_b[3:0]を使用して、シリアライズを行うことを特徴としている。
【００２１】
図３Ａにおいて、シリアライザ６は、ラッチ回路７と、シフトレジスタ回路８と、位相シフト回路９とを備えて構成される。ここで、位相シフト回路９は、４個の遅延回路２０，３０，４０，５０と、２個のノアゲート６１，６２と、ナンドゲート６３とを備えて構成される。遅延回路２０は、縦続接続されかつ同一のクロック信号clk_b[0]でクロック同期される３個の遅延型フリップフロップ２１〜２３を備えて構成される。また、遅延回路３０は、縦続接続されかつそれぞれ異なるクロック信号clk_b[0], clk_b[3], clk_b[2], clk_b[1]でクロック同期される４個の遅延型フリップフロップ３１〜３３を備えて構成される。さらに、遅延回路４０は、縦続接続された４個の遅延型フリップフロップ４１〜４４を備えて構成される。ここで、遅延型フリップフロップ４１はクロック信号clk_b[0]でクロック同期され、遅延型フリップフロップ４２はクロック信号clk_b[3]でクロック同期される。遅延型フリップフロップ４３，４４はクロック信号clk_b[2]でクロック同期される。またさらに、遅延回路５０は、縦続接続された４個の遅延型フリップフロップ５１〜５４を備えて構成される。ここで、遅延型フリップフロップ５１はクロック信号clk_b[0]でクロック同期され、遅延型フリップフロップ５２，５３，５４はクロック信号clk_b[3]でクロック同期される。
【００２２】
シリアライザ６に入力されるデータdata_inは１６ビットとなる。ラッチ回路７は入力データラッチ機能を有し、入力データdata_inをクロック信号clk_aでラッチする。ラッチされたデータdata_sがシフトレジスタ回路８への入力信号となる。シフトレジスタ回路８には、図２Ａで示された４ビットシフトレジスタが４列分内蔵されている。位相シフト回路９は、シフトレジスタ出力信号SOA〜SODをそれぞれ各クロック信号clk_b[3:0]の周期で出力する。なお、クロック信号の記号clk_b[3:0]は、clk_b[3]，clk_b[2]，clk_b[1]，clk_b[0]を含む記号であり、以下同様である。
【００２３】
シフトレジスタ回路８から出力されるシフトレジスタ出力信号SOA〜SODはクロック信号clk_b[0]に同期する。そのため、特に、シフトレジスタ出力信号SOB及びSODをそれぞれクロック信号clk_b[1]及びclk_b[3]で同期して出力する際のデータ−クロック間は0.25×（クロック信号clk_bの周期）と短期間になってしまう。それ故、前段に遅延回路２０，３０，４０，５０を設け、0.75×（クロック信号clk_bの周期）以上の余裕を持ちつつ、シフトレジスタ出力信号SOA〜SODを段階的にそれぞれクロック信号clk_b[3:0]に同期にしていくことで、タイミング制約を緩和する。最終段では、ノアゲート６１，６２及びナンドゲート６３にて各位相同期データを論理和演算してその演算結果の信号をシリアル出力信号ser_outとして出力する。
【００２４】
以上のように構成されたシリアライザ６によれば、このように４相クロック同期とすることで、ＰＷＭ分解能及びスキュー調整幅等が４倍になり、より高精度なＰＷＭ制御及びスキュー調整が可能となる。従って、ＰＷＭ分解能及びスキュー調整分解能を上げることができる。
【００２５】
以上の実施形態において、シフトレジスタ回路８には、図２Ａで示された４ビットシフトレジスタが４列分内蔵されているが、本発明はこれに限らず、複数列のシフトレジスタを備えてもよい。
【実施例１】
【００２６】
図３Ｂは図１のシリアル転送データ生成部２の具体例を示すブロック図である。図３Ｂには、一般的に良く知られた高速シリアル通信トランスミッタ部に用いられる構成例を示しており、シリアル転送データ生成部２は８Ｂ／１０Ｂエンコーダ１０を備えて構成される。
【００２７】
図３Ｂにおいて、８ビット幅のシリアライズデータ（パラレルデータ）ser_dataは８Ｂ／１０Ｂエンコーダ１０に入力される。８Ｂ／１０Ｂエンコーダ１０はシリアライズデータ（パラレルデータ）ser_dataに対して８Ｂ／１０Ｂ符号化処理を行って１０ビット幅のパラレルデータdata1をセレクタ５に出力する。８Ｂ／１０Ｂエンコーダ１０では予め定められたテーブルに従って８ビットデータを１０ビットシンボルに変換する。２８=２５６パターンを２１０=１０２４パターンに変換し、同一のシンボルが６個以上並ばないシンボルを選択する。各パターンについて０と１の数を分散させ、平均的に同数を出現させる（ＤＣバランスをよくする）ために行う処理である。この場合、シリアライズデータser_dataは８ビットデータ、出力パラレルデータdata1は１０ビットデータとなる。
【００２８】
以上のように構成されたシリアル転送データ生成部２によれば、８Ｂ／１０Ｂエンコーダ１０はクロックをデータに重畳する仕組みとして様々な規格で最も多く採用されており、多くの通信用モジュールに適用させることができる。
【００２９】
以上のシリアル転送データ生成部２では、８Ｂ／１０Ｂエンコードを行っているが、本発明はこれに限らず、入力されるパラレルデータに対して所定の符号化などの信号変換を行ってもよい。
【実施例２】
【００３０】
図４Ａは図１のデータ処理回路１，１Ａにおけるパラレル転送用クロック生成部３の具体的な使用例を示すブロック図であり、図４Ｂは図４Ａのデータ処理回路１，１Ａの動作を示すタイミングチャートである。図４Ａにおいて、シリアル出力信号ser_outを、パラレル転送用クロックとして生成する場合の使用例について示す。実施例２では、図１のデータ処理回路１の構成を持ったモジュールの２つのデータ処理回路１，１Ａを用意する。そして、各データ処理回路１，１Ａに対してシリアル出力信号ser_outにおける発振周期設定値データperiod_data及びスキュー調整値データskew_dataを設定する。前記使用例では、外部レジスタ設定等で、発振周期設定値データperiod_data＝period_dataA＝６と設定し、スキュー調整値データskew_data＝０、skew_dataA＝２と設定している。
【００３１】
図４Ａの実施例２において、発振周期設定値データperiod_data＝period_dataA＝６と設定する。これにより、図４Ｂに示すように、シリアル出力信号ser_outは、発振周期設定値データperiod_dataに対応する周期で発振し、クロック信号clk_aから６分周されたクロック信号clk_bに対して同期した信号となる。また、スキュー調整値データskew_dataA=２とする。パラレル転送用クロック生成部３内の所定の遅延回路を用いて、シリアル出力信号ser_outAの立ち上がりエッジのタイミングをskew_data=０に比較して、２×（クロック信号clk_bの周期）分の時間期間だけスキュー調整期間を設定できる機能を持つ。
【００３２】
以上説明したように本実施例によれば、データ処理回路１からのシリアル出力信号ser_outをパラレルデータの送信用クロックとして、データ処理回路１Ａからのシリアル出力信号ser_outAをパラレルデータの受信用クロック信号として用いる。これにより、前記のようにスキュー調整が行えることで、確実にパラレルデータの転送を行うことができる。
【実施例３】
【００３３】
図５Ａは図１のデータ処理回路１のＰＷＭ変調機能をスイッチング電源装置に適用するときのブロック図であり、図５Ｂは図５Ａのスイッチング電源装置の動作を示すタイミングチャートである。
【００３４】
図５Ａにおいて、ＰＷＭ変調データ生成部４は、入力信号をシリアルデジタルデータにＡ／Ｄ変換するＡ／Ｄ変換器１１と、シリアルデジタルデータをパラレルデータに変換して生成するパラレルデータ生成部１２とを備えて構成される。また、データ処理回路１のシリアライザ６からのシリアル出力信号ser_outを平滑してＤＣ出力電圧DC_outを出力する平滑化フィルタ１３をさらに備える。
【００３５】
本実施例５においては、ＰＷＭ変調データ生成部４からのパラレルデータdata3をシリアライザ６に入力する。また、ＰＷＭ変調データ生成部４への入力信号pwm_inはＰＷＭ変調の変調データであり、ここでは、基準電圧を示す基準電圧データを含むアナログ信号pwm_in＝２［Ｖ］とする。このアナログ信号をＰＷＭ変調データ生成部４内に設けたＡ／Ｄ変換器１１によって、デジタルデータrefにＡ／Ｄ変換する。次いで、パラレルデータ生成部１２は、デジタルデータrefに基づいてシリアライザ６への入力信号であるパラレルデータdata３を生成する。ここで、本実施例３にかかるデータ処理回路１の電源電圧を１０［Ｖ］とすると、図５Ａの実施例５では、デジタルデータref=２であるので、パラレルデータdata３は１０ビットデータ「００１００００１００」となる。そして、パラレルデータdata３をシリアライザ６によって、シリアル出力信号ser_outに変換すると、デューティ比（１周期中のハイレベル期間の割合）が２０％となる信号が生成される。シリアル出力信号ser_outを、データ処理回路１のチップ外に設けた平滑化フィルタ１３を通過させることで、シリアル出力信号ser_outの平滑化を行い、ＤＣ出力電圧DC_outを生成する。ここで、ＤＣ出力電圧DC_outは前記基準電圧の２［Ｖ］となる。
【００３６】
本実施例３において、入力信号pwm_inは必ずしもアナログ信号である必要は無く、デジタルデータrefに相当する信号をＰＷＭ変調データ生成部４の入力としてもよい。また、スイッチング電源装置に関しては、ＤＣ出力電圧DC_outをセンシングし、フィードバックさせてＤＣ出力電圧DC_outが所定の電圧値となるように制御してもよい。
【００３７】
以上説明したように本実施例３によれば、データ処理回路１をスイッチング電源装置のＰＷＭ出力部としても使用することができる。
【実施例４】
【００３８】
図６Ａは図１のデータ処理回路１のＰＷＭ変調機能をＤＣモータ１５の回転速度制御装置に適用するときのブロック図であり、図６Ｂは図６ＡのＤＣモータ１５の回転速度制御装置の動作を示すタイミングチャートである。
【００３９】
図６Ａにおいて、ＰＷＭ変調データ生成部４はパラレルデータ生成部２４を備えて構成される。外部ＤＣモータ駆動回路７１は、スイッチ１４、ＤＣモータ１５、電圧源１６とが直列に接続されて構成される。外部ＤＣモータ駆動回路７１において、スイッチ１４がオンされたとき、ＤＣモータ１５に電圧源１６よりエネルギーが供給され、ＤＣモータ１５の回転速度が上昇する。一方、スイッチ１４がオフされたとき、ＤＣモータ１５の回転速度が下降する。
【００４０】
本実施例４では、ＰＷＭ変調データ生成部４から出力されるパラレルデータdata3をシリアライザ６に入力する。ＰＷＭ変調データ生成部４への入力信号pwm_inはＰＷＭ変調のデューティ比を設定する変調データであり、ここでは、ＤＣモータ１５の目標の回転速度又は単位時間あたりの回転数を示すデータである入力信号pwm_in＝２とする。入力信号pwm_inと、ＤＣモータ１５の回転速度（ＰＷＭ変調のデューティ比で決定される）との関係はＤＣモータ１５毎の電気的及び機械的特性によって決定される。ＰＷＭ変調データ生成部４のパラレルデータ生成部２４は、入力信号pwm_inに基づいてシリアライザ６への入力信号であるパラレルデータdata３を生成する。図６Ａの実施例４では、入力信号pwm_in=２のときのパラレルデータdata３を１０ビットデータ「００１００００１００」としている。
【００４１】
本実施例４において、パラレルデータdata３をシリアライザ６によって、シリアル出力信号ser_outに変換すると、デューティ比が２０％となる信号が生成される。シリアル出力信号ser_outは、データ処理回路１のチップ外に設けられたスイッチ１４の駆動信号となる。図６Ｂに示すように、シリアル出力信号ser_outのデータが「１」のときはスイッチ１４をオンにし、データが「０」のときはスイッチ１４をオフにすることで、ＤＣモータ１５の単位時間あたりの目標の回転数（回転速度）を平均して一定値に保つことができる。
【００４２】
以上説明したように本実施例４によれば、データ処理回路１を被制御装置であるＤＣモータ１５の回転速度制御装置又は制御モジュールとしても使用することができる。
【実施例５】
【００４３】
図７Ａは図１のデータ処理回路１のＰＷＭ変調機能をサーボモータ１７の回転角制御装置に適用するときのブロック図であり、図７Ｂは図７Ａのサーボモータ１７の回転角制御装置の動作を示すタイミングチャートである。
【００４４】
図７Ａにおいて、ＰＷＭ変調データ生成部４はパラレルデータ生成部２４を備えて構成される。外部サーボモータ駆動回路７２は、スイッチ１４、サーボモータ１７、電圧源１６が直列に接続されて構成される。一般に、サーボモータ１７には回転角度を検出するエンコーダと、エンコードされたデータをシリアル出力信号ser_outとを比較し、その誤差に応じてサーボモータ１７へのエネルギー供給を制御するドライバが内蔵されている。サーボモータ１７に入力されるシリアル出力信号ser_outのデューティ比を上げると所定の基準位置からの回転角度が上昇し、デューティ比を下げると基準位置からの回転角度が下降する。
【００４５】
本実施例５では、ＰＷＭ変調データ生成部４から出力されるパラレルデータdata3をシリアライザ６に入力する。ＰＷＭ変調データ生成部４への入力信号pwm_inはＰＷＭ変調のデューティ比を設定する変調データであり、ここでは、目標のサーボモータ回転角度を示すデータを含む入力信号pwm_in＝８とする。入力信号pwm_inとサーボモータ回転角度（ＰＷＭ変調のデューティ比で決定される）との関係はサーボモータ１７毎の電気的及び機械的特性によって決定される。ＰＷＭ変調データ生成部４のパラレルデータ生成部２４は、入力信号pwm_inに基づいてシリアライザ６への入力信号であるパラレルデータdata３を生成する。図７Ａの実施例５では、入力信号pwm_in=８のときのパラレルデータdata３を１０ビットデータ「１１０１１１１０１１」としている。
【００４６】
パラレルデータdata３をシリアライザ６によって、シリアル出力信号ser_outに変換すると、デューティ比が８０％となる信号が生成され、サーボモータ１７の回転角度を前記の目標回転速度に制御することができる。
【００４７】
以上説明したように本実施例５によれば、データ処理回路１を被制御装置であるサーボモータ１７の回転角度制御装置又は制御モジュールとしても使用することができる。
【実施例６】
【００４８】
図８Ａは図１のデータ処理回路１のＰＷＭ変調機能をＬＥＤ照明回路１８の照度制御装置に適用するときのブロック図であり、図８Ｂは図８ＡのＬＥＤ照明回路１８の照度制御装置の動作を示すタイミングチャートである。
【００４９】
図８Ａにおいて、ＰＷＭ変調データ生成部４はパラレルデータ生成部２４を備えて構成される。外部ＬＥＤ照明駆動回路７３は、スイッチ１４、ＬＥＤ照明回路１８、電圧源１６が直列に接続されて構成される。ここで、スイッチ１４がオンされたとき、ＬＥＤ照明回路１８に電圧源１６よりエネルギーが供給され、ＬＥＤ照明回路１８のＬＥＤ照明の照度が上昇する。一方、スイッチ１４がオフされたときはその照度が下降する。
【００５０】
本実施例６では、ＰＷＭ変調データ生成部４から出力されるパラレルデータdata3をシリアライザ６に入力する。ＰＷＭ変調データ生成部４への入力信号pwm_inはパラレルデータに対するＰＷＭ変調のデューティ比を設定する変調データであり、ここでは、ＬＥＤ照明の目標照度を示すデータである入力信号pwm_in＝２とする。入力信号pwm_inとＬＥＤ照明の照度（ＰＷＭ変調のデューティ比により決定される）との関係はＬＥＤ照明毎の特性によって決定される。ＰＷＭ変調データ生成部４のパラレルデータ生成部２４は、入力信号pwm_inに基づいてシリアライザ６への入力信号であるパラレルデータdata３を生成する。図８Ａの実施例６では、入力信号pwm_in=２のときのパラレルデータdata３を１０ビットデータ「００１００００１００」としている。
【００５１】
ここで、パラレルデータdata３をシリアライザ６によって、シリアル出力信号ser_outに変換すると、デューティ比が２０％となる信号が生成される。シリアル出力信号ser_outは、データ処理回路１のチップ外に設けられたスイッチ１４の駆動信号となる。シリアル出力信号ser_outのデータが「１」のときはスイッチ１４をオンにし、そのデータが「０」のときはスイッチ１４をオフとすることで、ＬＥＤ照明回路１８のＬＥＤ照明の照度を平均して例えば目標照度の一定値に保つことができる。
【００５２】
以上説明したように本実施例６によれば、データ処理回路１を被制御装置であるＬＥＤ等の照度調整の制御装置又は制御モジュールとして使用することができる。
【実施例７】
【００５３】
図９Ａは図１のデータ処理回路１のＰＷＭ変調機能を電熱線１９の温度制御装置に適用するときのブロック図であり、図９Ｂは図９Ａの電熱線１９の温度制御装置の動作を示すタイミングチャートである。
【００５４】
図９Ａにおいて、ＰＷＭ変調データ生成部４はパラレルデータ生成部２４を備えて構成される。外部電熱線駆動回路７４は、スイッチ１４、電熱線１９、電圧源１６が直列に接続されて構成される。スイッチ１４がオンのときは、電熱線１９に電圧源１６よりエネルギーが供給され、電熱線１９の温度が上昇する。一方、スイッチ１４がオフのときは、電熱線１９の温度が下降する。
【００５５】
図９Ａの実施例７では、ＰＷＭ変調データ生成部４から出力されるパラレルデータdata3をシリアライザ６に入力する。ＰＷＭ変調データ生成部４への入力信号pwm_inはＰＷＭ変調のデューティ比を設定する変調データであり、ここでは、電熱線１９の目標温度を示すデータである入力信号pwm_in＝２とする。入力信号pwm_inと電熱線１９の温度（ＰＷＭ変調のデューティ比によって決定される）との関係は電熱線１９毎の電気的及び機械的特性によって決定される。ＰＷＭ変調データ生成部４のパラレルデータ生成部２４は、入力信号pwm_inに基づいてシリアライザ６への入力信号であるパラレルデータdata３を生成する。図９Ａの実施例７では、入力信号pwm_in=２のときのパラレルデータdata３は１０ビットデータ「００１００００１００」としている。
【００５６】
パラレルデータdata３をシリアライザ６によって、シリアル出力信号ser_outに変換すると、デューティ比が２０％となる信号が生成される。シリアル出力信号ser_outはデータ処理回路１のチップ外に設けられたスイッチ１４の駆動信号となる。シリアル出力信号ser_outのデータが「１」のときはスイッチ１４をオンとし、そのデータが「０」のときはスイッチ１４をオフとすることで、電熱線１９の温度を平均して例えば目標温度の一定値に保つことができる。
【００５７】
以上説明したように本実施例７によれば、データ処理回路１を被制御装置である電熱線１９の温度調整のための制御装置又は制御モジュールとしても使用することができる。
【００５８】
以上のように構成された本実施形態に係る、例えば図１のデータ処理回路１によれば、共通のシリアライザとそれに入力されるパラレルデータを提供するシリアル転送データ生成部２とパラレル転送用クロック生成部３とＰＷＭ変調データ生成部４を設ける。そして、選択信号selに基づいてセレクタ５によりシリアライザ６に入力されるパラレルデータの選択を行う。これにより、１つのモジュールで、例えばパラレル転送方式、シリアル転送方式及びＰＷＭ変調方式など適用範囲の広い各適用用途に応じた回路の組み込みを可能とし、設計コストを低減させることができる。
【符号の説明】
【００５９】
１，１Ａ…データ処理回路、
２…シリアル転送データ生成部、
３…パラレル転送用クロック生成部、
４…ＰＷＭ変調データ生成部、
５…セレクタ、
６…シリアライザ、
７…ラッチ回路、
８…シフトレジスタ回路、
９…位相シフト回路、
１０…８Ｂ／１０Ｂエンコーダ、
１１…Ａ／Ｄ変換器、
１２…パラレルデータ生成部、
１３…平滑フィルタ、
１４…スイッチ、
１５…ＤＣモータ、
１６…電圧源、
１７…サーボモータ、
１８…ＬＥＤ照明回路、
１９…電熱線、
２０，３０，４０，５０…遅延回路、
２１〜２３，３１〜３４，４１〜４４，５１〜５４…遅延型フリップフロップ、
２４…パラレルデータ生成部、
６１，６２…ノアゲート、
６３…ナンドゲート、
７１…外部ＤＣモータ駆動回路、
７２…外部サーボモータ駆動回路、
７３…外部ＬＥＤ照明駆動回路、
７４…外部電熱線駆動回路。
【先行技術文献】
【特許文献】
【００６０】
【特許文献１】特許第４７９６４０８号公報
【図１】
2015046749.tif 000003
【図２Ａ】
2015046749.tif 000004
【図２Ｂ】
2015046749.tif 000005
【図３Ａ】
2015046749.tif 000006
【図３Ｂ】
2015046749.tif 000007
【図４Ａ】
2015046749.tif 000008
【図４Ｂ】
2015046749.tif 000009
【図５Ａ】
2015046749.tif 000010
【図５Ｂ】
2015046749.tif 000011
【図６Ａ】
2015046749.tif 000012
【図６Ｂ】
2015046749.tif 000013
【図７Ａ】
2015046749.tif 000014
【図７Ｂ】
2015046749.tif 000015
【図８Ａ】
2015046749.tif 000016
【図８Ｂ】
2015046749.tif 000017
【図９Ａ】
2015046749.tif 000018
【図９Ｂ】
2015046749.tif 000019