(57)【要約】【課題】  フレーム毎に画素の極性が反転され、フレーム内では複数の行に亘って画素の極性が同一とされるように駆動される液晶表示装置において、消費電力の低下を実現する。【解決手段】  液晶表示装置１は、液晶表示パネル１０と、各ゲート配線１５の電位を選択期間Ｕずつ線順次に選択時電位に設定するゲートドライバ２０と、選択期間Ｕ毎に、選択期間Ｕの開始に遅れて、各ソース配線１４の電位を画素値に応じたデータ電位に設定する動作を開始するソースドライバ３０と、該動作によって正極性のデータ電位に設定されるべきソース配線１４を、該動作の開始直前に、正極性の予備電位に設定する予備電位設定回路３６と、隣接する２つの選択期間Ｕの夫々において正極性のデータ電位に設定されるべきソース配線１４に対して、時間的に後の選択期間Ｕの開始タイミング前に予備電位への設定が開始されるように、予備電位設定回路３６を制御する制御回路４０とを含む。【選択図】      図４
2015036749.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素電極と、画素電極の各行に沿ってそれぞれ配設される複数のゲート配線と、画素電極の各列に沿ってそれぞれ配設される複数のソース配線と、ゲート配線とソース配線との交差部ごとに設けられ、該交差部を通過するゲート配線の電位が予め定める選択時電位に設定されると、該交差部を通過するソース配線と該交差部に対応して設けられる画素電極とを導通するアクティブ素子と、コモン電極とを備えるアクティブマトリクス方式の液晶表示パネルと、
各ゲート配線の電位を、予め定める選択期間ずつ、線順次に前記選択時電位に設定するゲートドライバと、
前記選択期間ごとに、該選択期間の開始タイミングから予め定める時間だけ遅れたタイミングで、各ソース配線の電位を、外部から入力されるデータ信号に基づいて、前記選択時電位に設定されているゲート配線に対応した行の各画素の画素値に応じた電位に設定する電位設定動作を開始するソースドライバであって、前記コモン電極に設定されるコモン電位よりも高い電位を正極性の電位とし、前記コモン電位よりも低い電位を負極性の電位とするとき、フレーム内において、画素電極の各列で、各画素電極に設定される電位の極性を同一の極性とし、または、画素電極の各列で、各画素電極に設定される電位の極性を複数行ごとに切り替え、１フレームごとに、各画素電極に設定される電位の極性を切り替えるソースドライバと、
前記複数のソース配線のうち、前記電位設定動作によって正極性の電位に設定されるべきソース配線を、該電位設定動作の開始タイミングの直前に、予備電位に設定する予備電位設定回路と、
隣接する２つの選択期間のそれぞれにおいて前記電位設定動作によって正極性の電位に設定されるべきソース配線に対して、前記隣接する２つの選択期間のうち、時間的に後の選択期間の開始タイミングよりも前に、前記予備電位への設定が開始されるように、前記予備電位設定回路を制御する制御回路とを含むことを特徴とする液晶表示装置。
【請求項２】
前記制御回路は、各ソース配線の電位を、前記選択時電位に設定されているゲート配線に対応した行の各画素の画素値に応じた電位に設定することを指示するソース配線電位設定指示信号を生成して、前記ソースドライバおよび前記予備電位設定回路に入力し、
前記ソースドライバは、前記ソース配線電位設定指示信号の立ち下がりエッジを検出すると、各ソース配線の電位を、前記選択時電位に設定されているゲート配線に対応した行の各画素の画素値に応じた電位に設定し、
前記予備電位設定回路は、前記ソース配線電位設定指示信号の立ち上がりエッジを検出すると、前記電位設定動作によって正極性の電位に設定されるべきソース配線を、予備電位に設定することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記制御回路は、前記ソース配線電位設定指示信号の１周期において、該ソース配線電位設定指示信号の立ち上がりエッジから該ソース配線電位設定指示信号の立ち下がりエッジまでの期間が、２マイクロ秒よりも長く５マイクロ秒よりも短くなるように、該ソース配線電位設定指示信号を生成することを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記予備電位設定回路は、予め定める正極性の予備電位に設定された予備電位設定用配線を備え、前記電位設定動作によって正極性の電位に設定されるべきソース配線を、前記予備電位設定用配線に接続させることで、該ソース配線を前記予め定める正極性の予備電位に設定することを特徴とする請求項１〜３のいずれか１つに記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。
【背景技術】
【０００２】
一般に、アクティブマトリクス方式の液晶表示パネルは、液晶層を挟む２枚の透明基板のうち、一方の透明基板上に、複数のソース配線と、該複数のソース配線に交差する複数のゲート配線とを形成し、ソース配線とゲート配線との各交差部に対応して形成される画素電極をマトリクス状に配置した構成となっている。
【０００３】
そして、各画素電極は、対応する交差部を通過するソース配線に、アクティブ素子としてのＴＦＴ（Thin Film Transistor）を介して接続され、そのＴＦＴのゲート端子は、その交差部を通過するゲート配線に接続されている。また、他方の透明基板には、上記複数の画素電極に共通の対向電極が共通電極として形成されている。
【０００４】
上記液晶表示パネルを備える液晶表示装置は、液晶表示パネルに画像を表示させるための駆動回路として、ゲートドライバおよびソースドライバを備えている。ゲートドライバは、上記複数のゲート配線を１行目から線順次に１本ずつ選択し、選択したゲート配線を選択時電位ＶＧＨに設定するとともに、選択していないゲート配線を非選択時電位ＶＧＬに設定する。ここで、液晶表示装置の観察者側から見て、１番上側に配置されるゲート配線を１行目と称している。
【０００５】
このようにして、ゲートドライバによってあるゲート配線が選択時電位ＶＧＨに設定されると、そのゲート配線に接続されているＴＦＴのゲートが選択時電位ＶＧＨに設定され、これにより、そのＴＦＴにおいて、ドレインとソースとの間が導通状態となる。その結果、そのＴＦＴに接続される画素電極は、そのＴＦＴに接続されるソース配線と等電位に制御される。また、ゲートドライバによってあるゲート配線が非選択時電位ＶＧＬに設定されると、そのゲート配線に接続されているＴＦＴのゲートが非選択時電位ＶＧＬに設定され、これにより、そのＴＦＴにおいて、ドレインとソースとの間が非導通状態となる。
【０００６】
一方、ソースドライバは、外部から入力されるデータ信号に基づいて、各ソース配線の電位を、ゲートドライバによって選択されているゲート配線に対応した行の各画素の画素値に応じた電位（以下、「データ電位」と称する）に設定する。これにより、ゲートドライバによって選択されているゲート配線にＴＦＴを介して接続される各画素電極は、それぞれ、その行の画像データに応じた電位に設定される。また、液晶を介して各画素電極と対向するコモン電極の電位も所定の電位に制御される。この結果、選択行における各画素の液晶には、その行の画像データに応じた電圧が印加される。したがって、ゲート配線を１行目から順に線順次に選択していくことにより、画像データに応じた画像を表示することができる。
【０００７】
従来から、アクティブマトリクス方式の液晶表示装置では、液晶表示パネルを直流駆動すると寿命が短くなってしまうなどの理由から、液晶表示パネルを駆動する駆動法として交流駆動が用いられている。交流駆動の方式としては、行ライン反転駆動方式、列ライン反転駆動方式、およびドット反転駆動方式などがある（たとえば、特許文献１参照）。
【０００８】
ここで、液晶表示装置の観察者側から見て、１番左側に配置される画素の列を第１列とし、左側から右側に向かって列を数えるものとすると、列ライン反転駆動方式は、フレーム内において、奇数列の画素において画素電極の電位が正極性とされ、偶数列の画素において画素電極の電位が負極性電位とされる第１の状態と、フレーム内において、偶数列の画素において画素電極の電位が正極性とされ、奇数列の画素において画素電極の電位が負極性とされる第２の状態とが、フレームごとに交互に切り替えられる駆動方式である。
【０００９】
ここで、コモン電極に設定される所定の電位をコモン電位ＶＣＯＭとすると、正極性の電位とは、コモン電位ＶＣＯＭよりも高い電位のことであり、負極性の電位とは、コモン電位ＶＣＯＭよりも低い電位のことである。
【００１０】
図５は、従来の列反転駆動方式による液晶表示装置における動作の例を示すタイミングチャートである。図５（１）は、ゲートドライバによって選択されるゲート配線の切り替えを指示するクロック信号ＧＣＫを示し、図５（２）は、ゲートドライバに対して、１行目のゲート配線から線順次に選択を開始することを指示する制御信号ＳＴＶを示している。なお、図５（１）に示すクロック信号ＧＣＫは、ゲートクロックとも呼ばれ、図５（２）に示す制御信号ＳＴＶは、ゲートスタートパルスとも呼ばれる。
【００１１】
また、図５（３）は、１行目のゲート配線における電位変化を示し、図５（４）は、２行目のゲート配線における電位変化を示し、図５（５）は、３行目のゲート配線における電位変化を示している。さらに、図５（６）は、ソースドライバに対して、各ソース配線にデータ電位の出力を指示する制御信号ＬＰを示し、図５（７）は、あるフレームにおいて、画素電極の電位が正極性とされるある列の画素に対応して設けられるソース配線における電位変化を示している。なお、図５（６）に示す制御信号ＬＰは、ラッチパルスとも呼ばれる。
【００１２】
図５（１）〜図５（５）に示すように、ゲートドライバは、制御信号ＳＴＶがハイレベル（Ｈ）である期間において、クロック信号ＧＣＫの立ち上がりエッジを検出すると、１行目のゲート配線を選択し、選択した１行目のゲート配線の電位を選択時電位ＶＧＨに設定する。以降、ゲートドライバは、クロック信号ＧＣＫの立ち上がりエッジを検出する毎に、選択中のゲート配線の電位を非選択時電位ＶＧＬに設定するとともに、次の行のゲート配線の電位を選択時電位ＶＧＨに設定する。すなわち、ゲートドライバは、各ゲート配線の電位を、予め定める選択期間Ｕずつ、線順次に選択時電位ＶＧＨに設定する。
【００１３】
一方、ソースドライバは、ラッチパルスＬＰの立ち下がりエッジを検出すると、各ソース配線に対してデータ電位の出力を開始する。ラッチパルスＬＰは、図５（６）に示すように、ゲート配線の電位が選択時電位ＶＧＨに設定されるタイミング、すなわち選択期間Ｕの開始タイミングから予め定める時間ｔ０が経過した時点で、ハイレベルからローレベル（Ｌ）に立ち下がるように設定されている。
【００１４】
ゲートドライバがクロック信号ＧＣＫの立ち上がりエッジに応じて所定のゲート配線の電位を選択時電位ＶＧＨに設定する場合、そのゲート配線において、ゲートドライバに近いところでは、図５（３）〜図５（５）に示すように、急峻に立ち上がりまたは立ち下がるように電位が変化するのに対し、ゲートドライバから遠く離れたところでは、電位変化の波形がなまってしまい、このなまりに起因して、ＴＦＴのゲートがＯＮ／ＯＦＦするタイミングが遅れてしまう。この場合、選択期間Ｕの開始タイミングと、各ソース配線に対してデータ電位の出力を開始するタイミングとを一致させてしまうと、ゲートドライバから遠く離れたところでは、ある行の画素電極に対し、次の行の画素電極に設定すべきデータ電位が書き込まれてしまうという事態が生じる。そこで、このような事態を防止するために、先ずゲート配線の電位を選択時電位ＶＧＨに設定し、それから予め定める時間ｔ０が経過した時点で、各ソース配線に対してデータ電位の出力を開始されるように、ラッチパルスＬＰは設定されている。
【００１５】
したがって、各ソース配線の電位は、図５（７）に示すように、ラッチパルスＬＰの立ち下がりエッジの時点から時間の経過とともに、当該ソース配線に設定されるべきデータ電位へ遷移していくこととなる。
【００１６】
また、図５に示すように、従来から、このラッチパルスＬＰを利用して、各ソース配線に対してデータ電位の出力を開始するタイミングの直前の期間、詳細には、ラッチパルスＬＰがハイレベルである期間に、各ソース配線に対して、予備電位を供給するように構成されている液晶表示装置がある。ここで、予備電位は、プリチャージ電位とも称し、予備電位を供給する期間をプリチャージ期間と呼ぶこととする。すなわち、図５に示す例では、ラッチパルスＬＰがハイレベルである期間が、プリチャージ期間に相当する。
【００１７】
このとき、ソース配線に設定されるべきデータ電位が正極性である場合には、プリチャージ期間において、該ソース配線を、図５（７）に示すように、予備電位として、たとえば予め定める正極性の電位ＶＰに設定する。予め定める正極性の電位ＶＰは、たとえばソースドライバに供給されるアナログ電源の電位である。
【００１８】
一方、ソース配線に設定されるべきデータ電位が負極性である場合には、プリチャージ期間において、該ソース配線を、予備電位として、たとえば予め定める負極性の電位ＶＮに設定する。予め定める負極性の電位ＶＮは、たとえばソースドライバに供給されるアナロググラウンドの電位である。
【００１９】
このような従来の液晶表示装置では、ゲートドライバから遠く離れたところにおいて、前述の電位波形のなまりに起因して、ある行の画素電極に対し、次の行のための予備電位が書き込まれてしまうという事態を防止するために、ラッチパルスＬＰは、選択期間Ｕの開始タイミングよりも後に、ローレベルからハイレベルに立ち上がるように設定されている。換言すれば、選択期間Ｕが開始されてから、ソース配線への予備電位の設定が開始されるまでの間には、時間的な隔たりがある。
【００２０】
選択期間Ｕが開始されてから、予備電位の設定が開始されるまでの期間ｔ１では、各ソース配線は、選択時電位ＶＧＨに設定されたゲート配線に接続されている画素電極とそれぞれ導通されることとなる。このとき、その画素電極は、１フレーム前において設定されたデータ電位を保持している。
【００２１】
したがって、各ソース配線の電位は、選択期間Ｕの開始とともに、該選択期間Ｕの直前に設定されていた電位から、１フレーム前のデータ電位を保持している画素電極と等電位となるように変動してしまう。
【００２２】
この場合、図５（７）に示すように、あるフレームにおいて画素電極の電位が正極性とされるある列の画素に対応して設けられるソース配線に着目すると、たとえば２行目の画素電極をデータ電位に設定する際、そのソース配線の電位は、選択期間Ｕの開始とともに、前フレームの負極性の画素電位を保持している画素電極と接続されることで、低下してしまう。
【００２３】
したがって、プリチャージ期間においてそのソース配線の電位を正極性の予備電位ＶＰに設定する際に、そのソース配線の電位を、負極性の電位から正極性の予備電位ＶＰへ遷移させなければならず、このために過度の電流が必要となってしまっているという問題がある。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特開２００８−８９２８号公報
【発明の概要】
【発明が解決しようとする課題】
【００２５】
本発明の目的は、フレームごとに画素の極性が反転され、フレーム内においては複数の行にわたって画素の極性が同一とされるように駆動される液晶表示装置において、さらなる消費電力の低下を実現することのできる液晶表示装置を提供することである。
【課題を解決するための手段】
【００２６】
本発明は、マトリクス状に配置された画素電極と、画素電極の各行に沿ってそれぞれ配設される複数のゲート配線と、画素電極の各列に沿ってそれぞれ配設される複数のソース配線と、ゲート配線とソース配線との交差部ごとに設けられ、該交差部を通過するゲート配線の電位が予め定める選択時電位に設定されると、該交差部を通過するソース配線と該交差部に対応して設けられる画素電極とを導通するアクティブ素子と、コモン電極とを備えるアクティブマトリクス方式の液晶表示パネルと、
各ゲート配線の電位を、予め定める選択期間ずつ、線順次に前記選択時電位に設定するゲートドライバと、
前記選択期間ごとに、該選択期間の開始タイミングから予め定める時間だけ遅れたタイミングで、各ソース配線の電位を、外部から入力されるデータ信号に基づいて、前記選択時電位に設定されているゲート配線に対応した行の各画素の画素値に応じた電位に設定する電位設定動作を開始するソースドライバであって、前記コモン電極に設定されるコモン電位よりも高い電位を正極性の電位とし、前記コモン電位よりも低い電位を負極性の電位とするとき、フレーム内において、画素電極の各列で、各画素電極に設定される電位の極性を同一の極性とし、または、画素電極の各列で、各画素電極に設定される電位の極性を複数行ごとに切り替え、１フレームごとに、各画素電極に設定される電位の極性を切り替えるソースドライバと、
前記複数のソース配線のうち、前記電位設定動作によって正極性の電位に設定されるべきソース配線を、該電位設定動作の開始タイミングの直前に、予備電位に設定する予備電位設定回路と、
隣接する２つの選択期間のそれぞれにおいて前記電位設定動作によって正極性の電位に設定されるべきソース配線に対して、前記隣接する２つの選択期間のうち、時間的に後の選択期間の開始タイミングよりも前に、前記予備電位への設定が開始されるように、前記予備電位設定回路を制御する制御回路とを含むことを特徴とする液晶表示装置である。
【００２７】
また本発明は、前記制御回路は、各ソース配線の電位を、前記選択時電位に設定されているゲート配線に対応した行の各画素の画素値に応じた電位に設定することを指示するソース配線電位設定指示信号を生成して、前記ソースドライバおよび前記予備電位設定回路に入力し、
前記ソースドライバは、前記ソース配線電位設定指示信号の立ち下がりエッジを検出すると、各ソース配線の電位を、前記選択時電位に設定されているゲート配線に対応した行の各画素の画素値に応じた電位に設定し、
前記予備電位設定回路は、前記ソース配線電位設定指示信号の立ち上がりエッジを検出すると、前記電位設定動作によって正極性の電位に設定されるべきソース配線を、予備電位に設定することを特徴とする。
【００２８】
また本発明は、前記制御回路は、前記ソース配線電位設定指示信号の１周期において、該ソース配線電位設定指示信号の立ち上がりエッジから該ソース配線電位設定指示信号の立ち下がりエッジまでの期間が、２マイクロ秒よりも長く５マイクロ秒よりも短くなるように、該ソース配線電位設定指示信号を生成することを特徴とする。
【００２９】
また本発明は、前記予備電位設定回路は、予め定める正極性の予備電位に設定された予備電位設定用配線を備え、前記電位設定動作によって正極性の電位に設定されるべきソース配線を、前記予備電位設定用配線に接続させることで、該ソース配線を前記予め定める正極性の予備電位に設定することを特徴とする。
【発明の効果】
【００３０】
本発明によれば、フレームごとに画素の極性が反転され、フレーム内においては複数の行にわたって画素の極性が同一とされるように駆動される液晶表示装置において、さらなる消費電力の低下を実現することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施形態に係る液晶表示装置１の構成例を示すブロック図である。
【図２】階調電位生成回路４１において生成される基準階調電位Ｖ０〜Ｖ１５を説明するための図である。
【図３】本実施形態に係る液晶表示パネル１０の駆動方式を説明するための図である。
【図４】本実施形態に係る液晶表示装置１における動作の例を示すタイミングチャートである。
【図５】従来の列反転駆動方式による液晶表示装置における動作の例を示すタイミングチャートである。
【発明を実施するための形態】
【００３２】
図１は、本発明の一実施形態に係る液晶表示装置１の構成例を示すブロック図である。本実施形態に係る液晶表示装置１は、図１に示すように、液晶表示パネル１０と、ゲートドライバ２０と、ソースドライバ３０と、制御回路４０と、電源回路５０とを含んで構成される。電源回路５０は、ゲートドライバ２０、ソースドライバ３０および制御回路４０に電源を供給する。
【００３３】
液晶表示パネル１０は、マトリクス状に配置された複数の画素電極と、コモン電極との間に液晶を挟持し、液晶が、画素電極とコモン電極との電位差に応じた状態に変化することで、画像を表示する。
【００３４】
液晶表示パネル１０は、一対の透明基板を備え、一方の透明基板上にマトリクス状に配置された複数の画素電極を有し、他方の透明基板上には、複数の画素電極に共通の対向電極が共通電極として形成されている。そして、画素電極群とコモン電極とが対向するように２枚の透明基板が配置され、その透明基板間に液晶が注入されている。
【００３５】
なお、液晶表示パネル１０としてＩＰＳ（In-Plane-Switching）方式の液晶表示パネルを用いる場合には、コモン電極は、画素電極群が形成される透明基板側に設けられる。また、図１において、画素電極とコモン電極との間の液晶は、容量を有する素子としてキャパシタ１１として示している。
【００３６】
液晶表示パネル１０は、本実施形態では、画素電極の各列の左側にそれぞれソース配線１４が配設され、画素電極の各行の上側にそれぞれゲート配線１５が配設される。各ソース配線１４は、その一方側の端部がソースドライバ３０にそれぞれ接続され、各ゲート配線１５は、その一方側の端部がゲートドライバ２０にそれぞれ接続されている。
【００３７】
また、ソース配線１４とゲート配線１５との各交差部には、アクティブ素子としてＴＦＴ（Thin Film Transistor）１２が設けられ、各ＴＦＴ１２のドレインは、当該交差部の右下に配設される画素電極に接続され、各ＴＦＴ１２のソースは、当該交差部を通過するソース配線１４に接続され、各ＴＦＴ１２のゲートは、当該交差部を通過するゲート配線１５に接続されている。
【００３８】
ゲートドライバ２０は、制御回路４０から入力される後述の制御信号ＳＴＶとクロック信号ＧＣＫとに基づいて、液晶表示パネル１０に配設される複数のゲート配線１５を、１行目から線順次に１本ずつ選択し、選択したゲート配線１５を選択時電位ＶＧＨに設定するとともに、選択していないゲート配線１５を非選択時電位ＶＧＬに設定する。
【００３９】
ここで、液晶表示装置の観察者側から見て、１番上側に配置されるゲート配線１５を１行目と称している。また、選択時電位ＶＧＨは、ゲートオン電位とも呼ばれ、アクティブ素子として用いられているＴＦＴ１２のドレインとソースとを導通状態にするために必要なゲートへの設定電位以上の電位であり、非選択時電位ＶＧＬは、ゲートオフ電位とも呼ばれ、前記設定電位よりも充分に低い電位である。なお、選択時電位ＶＧＨおよび非選択時電位ＶＧＬは、電源回路５０からゲートドライバ２０に供給される。
【００４０】
このようにして、ゲートドライバ２０によって、あるゲート配線１５が選択時電位ＶＧＨに設定されると、そのゲート配線１５に接続されている各ＴＦＴ１２のゲートが選択時電位ＶＧＨに設定され、これにより、その各ＴＦＴ１２において、ドレインとソースとの間が導通状態となる。その結果、その各ＴＦＴ１２に接続されている画素電極が、当該ＴＦＴ１２を介して対応するソース配線１４と等電位に制御される。
【００４１】
また、ゲートドライバ２０によって、あるゲート配線１５が非選択時電位ＶＧＬに設定されると、そのゲート配線１５に接続されている各ＴＦＴ１２のゲートが非選択時電位ＶＧＬに設定され、これにより、その各ＴＦＴ１２において、ドレインとソースとの間が非導通状態となる。
【００４２】
制御回路４０は、ゲートドライバ２０に対して、１行目のゲート配線１５から順次選択を開始することを指示する制御信号ＳＴＶと、選択行の切り替えを指示するクロック信号ＧＣＫと、ゲート配線１５の選択を許可する制御信号ＯＥとを入力することにより、ゲートドライバ２０の動作を制御する。また、制御回路４０は、ソースドライバ３０に対して、各種の制御用の信号、データ信号ＤＡＴＡ、および後述する基準階調電位Ｖ０〜Ｖ１５などを入力することにより、ソースドライバ３０の動作を制御する。ここで、制御信号ＳＴＶは、ゲートスタートパルスとも呼ばれ、クロック信号ＧＣＫは、ゲートクロックとも呼ばれ、制御信号ＯＥは、アウトプットイネーブル信号とも呼ばれる。
【００４３】
階調電位生成回路４１は、電源回路５０から供給されるアナログ電源電位ＡＶＤＤから、たとえば、コモン電極に設定されるコモン電位ＶＣＯＭよりも低い電位である基準階調電位Ｖ０〜Ｖ７と、コモン電位ＶＣＯＭよりも高い電位である基準階調電位Ｖ８〜Ｖ１５とを生成する。基準階調電位Ｖ０〜Ｖ７は、負極性の電位であり、基準階調電位Ｖ８〜Ｖ１５は、正極性の電位である。
【００４４】
図２は、階調電位生成回路４１において生成される基準階調電位Ｖ０〜Ｖ１５を説明するための図である。階調電位生成回路４１は、生成した基準階調電位Ｖ０〜Ｖ１５を、ソースドライバ３０における後述のＤ／Ａコンバータ（Digital to Analog Converter）３４に供給する。
【００４５】
ソースドライバ３０は、シフトレジスタ３１と、第１ラッチ部３２と、第２ラッチ部３３と、Ｄ／Ａコンバータ３４と、バッファ回路３５と、予備電位設定回路３６とを含んで構成される。
【００４６】
シフトレジスタ３１には、制御回路４０から、１ライン分のデータ取り込みの開始を指示する信号である制御信号ＳＴＨと、データシフト用のクロック信号ＣＬＫとが入力される。制御信号ＳＴＨは、ソーススタートパルスとも呼ばれ、クロック信号ＣＬＫは、ドットクロックとも呼ばれる。
【００４７】
ここで、液晶表示装置１の観察者側から見て、１番左側に配置されるソース配線１４を１列目とすると、シフトレジスタ３１は、各ソース配線１４に一対一に対応する信号出力端を有し、制御信号ＳＴＨがハイレベルのときにクロック信号ＣＬＫの立ち上がりエッジを検出すると、１列目のソース配線１４に対応する信号出力端からデータ読み込み指示信号を出力する。以降、シフトレジスタ３１は、クロック信号ＣＬＫの立ち上がりエッジを検出する毎に、順次、データ読み込み指示信号を出力する信号出力端を切り替える。
【００４８】
第１ラッチ部３２には、制御回路４０から、データ信号ＤＡＴＡが入力されるとともに、シフトレジスタ３１の各信号出力端から、データ読み込み指示信号が入力される。なお、本実施形態では、１ライン分の画像データがシリアルに読み込まれるものとする。第１ラッチ部３２は、シフトレジスタ３１からデータ読み込み指示信号が入力されると、データ信号ＤＡＴＡから、１ライン分の画像データのうち、そのデータ読み込み指示信号に対応する列の画素の画像データ、すなわち画素の階調を表す画素値をラッチする。
【００４９】
第２ラッチ部３３には、制御回路４０から、制御信号ＬＰ（ソース配線電位設定指示信号）が入力される。制御信号ＬＰは、ラッチパルスとも呼ばれる。このラッチパルスＬＰに基づいて、第２ラッチ部３３が、第１ラッチ部３２から１ライン分の画像データを読み込み、読み込んだ１ライン分の画像データをＤ／Ａコンバータ３４に出力するタイミングが規定される。具体的には、第２ラッチ部３３は、ラッチパルスＬＰの立ち下がりエッジを検出すると、第１ラッチ部３２にラッチされている１ライン分の画像データを、第１ラッチ部３２からまとめて読み込み、読み込んだ画像データ（ディジタルデータ）をＤ／Ａコンバータ３４に出力する。
【００５０】
Ｄ／Ａコンバータ３４には、階調電位生成回路４１から基準階調電位Ｖ０〜Ｖ１５が入力されるとともに、制御回路４０から制御信号ＰＯＬが入力される。制御信号ＰＯＬは、極性反転信号とも呼ばれる。
【００５１】
Ｄ／Ａコンバータ３４は、各ソース配線１４に一対一に対応する電位出力端を有し、第２ラッチ部３３から出力される１ライン分の画像データ、すなわち１ラインの各画素の画素値を、階調電位生成回路４１から入力された基準階調電位Ｖ０〜Ｖ１５のうちのいずれかのアナログ電位にそれぞれ変換して、データ電位ＶＤとして各電位出力端から出力する。
【００５２】
このとき、制御回路４０から入力される制御信号ＰＯＬのレベルがハイレベルである場合には、Ｄ／Ａコンバータ３４は、奇数列目のソース配線１４に対応して設けられる電位出力端からは、正極性の基準階調電位Ｖ８〜Ｖ１５のうちのいずれかをデータ電位ＶＤとして出力し、偶数列目のソース配線１４に対応して設けられる電位出力端からは、負極性の基準階調電位Ｖ０〜Ｖ７のうちのいずれかをデータ電位ＶＤとして出力する。
【００５３】
一方、制御信号ＰＯＬのレベルがローレベルである場合には、奇数列目のソース配線１４に対応して設けられる電位出力端からは、負極性の基準階調電位Ｖ０〜Ｖ７のうちのいずれかをデータ電位ＶＤとして出力し、偶数列目のソース配線１４に対応して設けられる電位出力端からは、正極性の基準階調電位Ｖ８〜Ｖ１５のうちのいずれかをデータ電位ＶＤとして出力する。
【００５４】
このように、Ｄ／Ａコンバータ３４における各ソース配線１４に対応して設けられる電位出力端からは、画素値に応じた正極性または負極性のデータ電位ＶＤが出力されて、バッファ回路３５に入力される。なお、Ｄ／Ａコンバータ３４は、入力された基準階調電位Ｖ０〜Ｖ１５を分圧して、より多くの種類の階調に応じたデータ電位ＶＤを出力するように構成されていてもよい。
【００５５】
図３は、本実施形態に係る液晶表示パネル１０の駆動方式を説明するための図である。なお、図３において、参照符１３は、画素電極を示しており、また、「＋」を付して示す画素電極１３は、正極性のデータ電位ＶＤに設定された画素電極を示し、「−」を付して示す画素電極１３は、負極性のデータ電位ＶＤに設定された画素電極を示している。
【００５６】
本実施形態では、制御回路４０は、制御信号ＰＯＬの論理状態（ハイレベル、ローレベル）を、１フレーム期間（１垂直期間）毎に切り替える。したがって、あるフレームにおいては、図３に示すように、奇数列目のソース配線１４に対応して設けられる画素電極１３の電位が正極性とされるとともに、偶数列目のソース配線１４に対応して設けられる画素電極１３の電位が負極性電位とされ、その次のフレームにおいては、図３に示される状態とは極性が反転した状態、すなわち、偶数列目のソース配線１４に対応して設けられる画素電極１３の電位が正極性とされ、奇数列目のソース配線１４に対応して設けられる画素電極１３の電位が負極性とされる。このように、本実施形態では、液晶表示パネル１０は、列ライン反転駆動される。
【００５７】
バッファ回路３５は、Ｄ／Ａコンバータ３４の各電位出力端にそれぞれ接続される複数の出力回路３５ａを備える。各出力回路３５ａは、電位出力端をそれぞれ有し、その電位出力端を介して、Ｄ／Ａコンバータ３４から入力されたデータ電位ＶＤを出力する。出力回路３５ａは、ボルテージフォロワによって実現される。
【００５８】
予備電位設定回路３６は、図１に示すように、第１の予備電位設定部６１と、第２の予備電位設定部６２と、第１の予備電位設定部６１に接続される第１の予備電位設定用配線６３と、第２の予備電位設定部６２に接続される第２の予備電位設定用配線６４と、ソース配線１４ごとに設けられる複数のスイッチ６５とを備えて構成される。なお、本実施形態では、予備電位設定回路３６は、ソースドライバ３０の一部として設けられているが、他の実施形態では、ソースドライバ３０とは別個に設けられてもよい。
【００５９】
予備電位設定回路３６は、各ソース配線１４の電位を、対応する出力回路３５ａから出力される、画素値に応じたデータ電位ＶＤに設定する前に、各ソース配線１４に対して予備電位を設定するための回路である。なお、予備電位は、プリチャージ電位とも称される。
【００６０】
第１の予備電位設定部６１は、第１の予備電位設定用配線６３の電位を、第１の予備電位ＶＰに設定し、第２の予備電位設定部６２は、第２の予備電位設定用配線６４の電位を、第２の予備電位ＶＮに設定する。
【００６１】
ここで、第１の予備電位ＶＰは、正極性のデータ電位ＶＤが設定されるべきソース配線１４に対して設定される予備電位であり、第２の予備電位ＶＮは、負極性のデータ電位ＶＤが設定されるべきソース配線１４に対して設定される予備電位である。
【００６２】
本実施形態では、第１の予備電位ＶＰとして、正極性の電位、具体的には、電源回路５０からソースドライバ３０に供給されるアナログ電源の電位ＡＶＤＤが用いられ、第２の予備電位ＶＮとして、消費電力の最小化を考慮して、放電する仕様としてのアナログ電源の電位ＡＶＳＳが用いられることが多い。
【００６３】
ただし、第１の予備電位ＶＰおよび第２の予備電位ＶＮとして、他の電位を用いてもよい。たとえば、第１の予備電位ＶＰとして、正極性における最大階調に対応する電位、すなわち基準階調電位Ｖ１５を用い、第２の予備電位ＶＮとして、負極性における最大階調に対応する電位、すなわち基準階調電位Ｖ０を用いてもよい。あるいは、第１の予備電位ＶＰとして、正極性における最大階調に対応する電位と正極性における最低階調に対応する電位との平均電位、すなわち（Ｖ１５＋Ｖ８）／２を用い、第２の予備電位ＶＮとして、負極性における最大階調に対応する電位と負極性における最低階調に対応する電位との平均電位、すなわち（Ｖ０＋Ｖ７）／２を用いてもよい。
【００６４】
各スイッチ６５は、本実施形態では、制御回路４０から入力される制御信号ＰＯＬおよびラッチパルスＬＰに基づいて、対応するソース配線１４が、出力回路３５ａの電位出力端と電気的に接続される状態と、第１の予備電位設定用配線６３と電気的に接続される状態と、第２の予備電位設定用配線６４と電気的に接続される状態とを切り替える。
【００６５】
具体的には、各スイッチ６５は、ラッチパルスＬＰの立ち下がりエッジが検出されると、対応するソース配線１４と、出力回路３５ａの電位出力端とが電気的に接続されるように動作する。これにより、ラッチパルスＬＰがローレベルである期間には、各ソース配線１４に対し、各出力回路３５ａから画素値に応じた正極性または負極性のデータ電位ＶＤが出力される。
【００６６】
また、ラッチパルスＬＰの論理状態がハイレベルである場合には、制御信号ＰＯＬの論理状態に応じて動作が異なる。具体的には、制御信号ＰＯＬの論理状態がハイレベルであるときに、ラッチパルスＬＰの立ち上がりエッジが検出されると、奇数列目の各ソース配線１４に対応して設けられる各スイッチ６５は、該ソース配線１４と第１の予備電位設定用配線６３とが電気的に接続されるように動作し、偶数列目の各ソース配線１４に対応して設けられる各スイッチ６５は、該ソース配線１４と第２の予備電位設定用配線６４とが電気的に接続されるように動作する。
【００６７】
これにより、奇数列目の各ソース配線１４については、正極性のデータ電位ＶＤが設定される直前に、第１の予備電位ＶＰに設定され、偶数列目の各ソース配線１４については、負極性のデータ電位ＶＤが設定される直前に、第２の予備電位ＶＮに設定されることとなる。
【００６８】
一方、制御信号ＰＯＬの論理状態がローレベルであるときに、ラッチパルスＬＰの立ち上がりエッジが検出されると、奇数列目の各ソース配線１４に対応して設けられる各スイッチ６５は、該ソース配線１４と第２の予備電位設定用配線６４とが電気的に接続されるように動作し、偶数列目の各ソース配線１４に対応して設けられる各スイッチ６５は、該ソース配線１４と第１の予備電位設定用配線６３とが電気的に接続されるように動作する。
【００６９】
これにより、奇数列目の各ソース配線１４については、負極性のデータ電位ＶＤが設定される直前に、第２の予備電位ＶＮに設定され、偶数列目の各ソース配線１４については、正極性のデータ電位ＶＤが設定される直前に、第１の予備電位ＶＰに設定されることとなる。
【００７０】
図４は、本実施形態に係る液晶表示装置１における動作の例を示すタイミングチャートである。図４（１）は、制御回路４０からゲートドライバ２０に入力されるクロック信号ＧＣＫを示し、図４（２）は、制御回路４０からゲートドライバ２０に入力される制御信号ＳＴＶを示し、図４（３）は、制御回路４０からゲートドライバ２０に入力される制御信号ＯＥを示している。
【００７１】
また、図４（４）は、１行目のゲート配線１５における電位の変化を示し、図４（５）は、２行目のゲート配線１５における電位の変化を示し、図４（６）は、３行目のゲート配線１５における電位の変化を示している。
【００７２】
さらに、図４（７）は、制御回路４０からソースドライバ３０に入力されるラッチパルスＬＰを示し、図４（８）は、あるフレームにおいて、画素電極の電位が正極性の電位とされるある列に対応して設けられるソース配線１４における電位の変化の一例を示している。
【００７３】
制御回路４０は、１フレーム期間の開始時に、制御信号ＳＴＶをハイレベル（Ｈ）にし、他の期間では制御信号ＳＴＶをローレベル（Ｌ）にする。すなわち、制御回路４０は、制御信号ＳＴＶをハイレベルにすることで、フレーム期間の開始を通知する。
【００７４】
さらに、制御回路４０は、制御信号ＳＴＶの立ち下がりエッジのタイミングよりも後において、１水平期間の開始タイミングの直前、すなわちクロック信号ＧＣＫの立ち上がりエッジの直前の予め定める期間だけ、制御信号ＯＥをハイレベル（Ｈ）にし、他の期間では制御信号ＯＥをローレベル（Ｌ）にする。制御信号ＯＥは、制御信号ＳＴＶの立ち下がりエッジのタイミングよりも後において、クロック信号ＧＣＫの立ち上がりに一致して、ハイレベルからローレベルに立ち下がる。
【００７５】
この制御信号ＯＥは、ローレベルであるときに、ゲートドライバ２０によるゲート配線１５の選択を許可し、ハイレベルであるときに、ゲートドライバ２０の出力端子をマスキングして、ゲート配線１５を選択できなくする信号である。すなわち、制御信号ＯＥがローレベルのときにだけ、ゲートドライバ２０の出力端子から選択時電位ＶＧＨが出力可能となる。
【００７６】
図４（１）〜図４（６）に示すように、ゲートドライバ２０は、制御信号ＳＴＶがハイレベルである期間において、クロック信号ＧＣＫの立ち上がりエッジを検出すると、１行目のゲート配線１５を選択し、選択した１行目のゲート配線１５の電位を選択時電位ＶＧＨに設定する。そして、制御信号ＯＥの立ち上がりエッジが検出されると、１行目のゲート配線１５が選択できない状態となり、すなわち、１行目のゲート配線１５の電位を選択時電位ＶＧＨに設定できなくなる。これにより、１行目のゲート配線１５の電位は、選択時電位ＶＧＨから、ゲートが開かない電位にまで低下する。
【００７７】
そして、ゲートドライバ２０は、クロック信号ＧＣＫの立ち上がりエッジを検出すると、１行目のゲート配線１５の電位を非選択時電位ＶＧＬに設定するとともに、２行目のゲート配線１５の電位を選択時電位ＶＧＨに設定する。ゲートドライバ２０は、２行目以降のゲート配線１５についても、上記１行目のゲート配線１５と同様に駆動する。すなわち、ゲートドライバ２０は、各ゲート配線１５の電位を、予め定める選択期間Ｕずつ、線順次に選択時電位ＶＧＨに設定する。ここで、予め定める選択期間Ｕは、クロック信号ＧＣＫの１周期である１水平期間から、制御信号ＯＥがハイレベルにされる期間を差し引いた期間である。
【００７８】
一方、ソースドライバ３０は、ラッチパルスＬＰの立ち下がりエッジを検出すると、各ソース配線１４の電位を、正極性または負極性のデータ電位ＶＤに設定する動作（以下、「電位設定動作」と称する場合がある）を開始する。ラッチパルスＬＰは、図４（７）に示すように、ゲート配線１５の電位が選択時電位ＶＧＨに設定されるタイミング、すなわち選択期間Ｕの開始タイミングから予め定める時間ｔ０が経過した時点で、ハイレベルからローレベル（Ｌ）に立ち下がるように設定されている。
【００７９】
したがって、各ソース配線１４の電位は、ラッチパルスＬＰの立ち下がりエッジのタイミングから時間の経過とともに、当該ソース配線１４に設定されるべき正極性または負極性のデータ電位ＶＤへ遷移していく。
【００８０】
本実施形態では、前記のように、各ソース配線１４を、正極性または負極性のデータ電位ＶＤに設定する動作を開始する直前におけるラッチパルスＬＰがハイレベルである期間Ｗを、予備電位設定回路３６によって、正極性のデータ電位ＶＤが設定されるべき各ソース配線１４を、図４（８）に示すように、正極性の電位である第１の予備電位ＶＰに設定し、負極性のデータ電位ＶＤが設定されるべき各ソース配線１４を、負極性の電位である第２の予備電位ＶＮに設定する期間としている。以下、この期間Ｗを、プリチャージ期間Ｗと称する。
【００８１】
したがって、ラッチパルスＬＰの立ち下がりエッジが検出されると、正極性のデータ電位ＶＤが設定されるべき各ソース配線１４については、第１の予備電位ＶＰから設定されるべき正極性のデータ電位ＶＤへ遷移し、負極性のデータ電位ＶＤが設定されるべき各ソース配線１４については、第２の予備電位ＶＮから設定されるべき負極性のデータ電位ＶＤへ遷移していく。
【００８２】
これにより、選択時電位ＶＧＨに設定されているゲート配線１５に接続されている各画素電極が、対応するソース配線１４とそれぞれ等電位になると、コモン電極に設定されているコモン電位ＶＣＯＭと、画素電極に設定された正極性または負極性のデータ電位ＶＤとの電位差に応じて、画素電極とコモン電極との間の液晶の状態が規定され、その画素における表示状態が定められる。    
【００８３】
従来技術に係る液晶表示装置では、図５（７）に示すように、ゲート配線１５の電位が選択時電位ＶＧＨに設定されるタイミングよりも後のタイミングで、各ソース配線の電位を予備電位に設定する動作を開始するように構成されているが、本実施形態に係る液晶表示装置１では、図４（８）に示すように、ゲート配線１５の電位が選択時電位ＶＧＨに設定されるタイミングよりも前のタイミングで、より詳細には、制御信号ＯＥがハイレベルとされている期間において、各ソース配線１４を第１の予備電位ＶＰまたは第２の予備電位ＶＮに設定する動作を開始するように構成されている。
【００８４】
これにより、図４（８）に示すように、あるフレームにおいて、画素電極の電位が正極性とされるある列に対応して設けられるソース配線１４に着目したとき、隣接する２つの選択期間Ｕｉ，Ｕｉ＋１のそれぞれにおいて電位設定動作によって正極性のデータ電位ＶＤにされる場合に、その隣接する２つの選択期間Ｕｉ，Ｕｉ＋１のうちの時間的に後の選択期間Ｕｉ＋１の開始タイミングよりも前に、そのソース配線１４に対して第１の予備電位ＶＰに設定する動作が開始されることとなる。
【００８５】
したがって、隣接する２つの選択期間Ｕｉ，Ｕｉ＋１のそれぞれにおいて電位設定動作によって正極性のデータ電位ＶＤにされるソース配線１４において、従来技術のように、隣接する２つの選択期間Ｕｉ，Ｕｉ＋１のうちの時間的に先の選択期間Ｕｉにおいて設定された正極性のデータ電位ＶＤが、時間的に後の選択期間Ｕｉ＋１の開始タイミングの直後に、その選択期間Ｕｉ＋１において正極性のデータ電位ＶＤにされる画素電極が保持している１フレーム前の負極性のデータ電位ＶＤに起因して、負極性の電位にまで低下してしまうことを防止することができる。
【００８６】
すなわち、本実施形態では、隣接する２つの選択期間Ｕｉ，Ｕｉ＋１のそれぞれにおいて電位設定動作によって正極性のデータ電位ＶＤにされるソース配線１４に対して、プリチャージ期間Ｗにおいて、時間的に先の選択期間Ｕｉにおいて設定された正極性のデータ電位ＶＤから第１の予備電位ＶＰへ遷移させるための電流が供給されることとなるので、負極性の電位から正極性の電位である第１の予備電位ＶＰへ遷移させている従来技術と比較して、過度の電流を供給する必要をなくすことができる。これにより、液晶表示装置１における消費電力をさらに低下させることができる。
【００８７】
また、前記のように、制御信号ＯＥがハイレベルとされている期間において、各ソース配線１４を第１の予備電位ＶＰまたは第２の予備電位ＶＮに設定する動作が開始されるように、すなわちラッチパルスＬＰが立ち上がるように構成されているので、第１の予備電位ＶＰまたは第２の予備電位ＶＮが、直前の行の画素電極に書き込まれてしまうことを確実に防止することができる。
【００８８】
なお、選択期間Ｕが開始されてから電位設定動作が開始されるまでの間の時間ｔ０は、通常、２μｓｅｃ（マイクロ秒）に設定されることから、プリチャージ期間Ｗとしては、２μｓｅｃよりも長く、５μｓｅｃよりも短い時間とするのが好ましい。
【００８９】
本実施形態では、制御回路４０からソースドライバ３０へ入力されるラッチパルスＬＰを利用して、予備電位設定回路３６が、各ソース配線１４の電位を、第１の予備電位ＶＰまたは第２の予備電位ＶＮに設定する動作を開始するように構成されているが、他の実施形態では、予備電位設定回路３６の動作を制御するための専用の信号が、制御回路４０から予備電位設定回路３６に入力されてもよい。
【００９０】
また、本実施形態では、列ライン反転駆動方式の液晶表示装置１を例に挙げて説明しているが、隣り合う列同士で極性が異なるようにしつつ、各列では２行ごとに極性を切り替える２ラインドット反転駆動方式の液晶表示装置や、フレーム内では全て同一の極性とし、フレームごとに極性を切り替えるフレーム反転駆動方式の液晶表示装置に対しても、本発明を適用することにより、同様の効果を得ることができる。
【符号の説明】
【００９１】
１  液晶表示装置
１０  液晶表示パネル
１３  ゲート配線
１４  ソース配線
２０  ゲートドライバ
３０  ソースドライバ
３６  予備電位設定回路
【図１】
2015036749.tif 000003
【図２】
2015036749.tif 000004
【図３】
2015036749.tif 000005
【図４】
2015036749.tif 000006
【図５】
2015036749.tif 000007