(57)【要約】【課題】高速化及び高解像度化を両立させることができる固体撮像装置及びその駆動方法を提供することを課題とする。【解決手段】固体撮像装置は、光電変換により画素信号を生成する画素回路（１０２）と、時間に対してレベルが変化する参照信号を生成する参照信号生成回路（１１５）と、前記参照信号生成回路により生成される参照信号を基に、複数のオフセット電圧が付与された複数の前記参照信号と前記画素信号とを比較する複数の比較器（１０８−１〜１０８−ｎ）とを有することを特徴とする。【選択図】図１
2015126382.tif 000002
【特許請求の範囲】
【請求項１】
光電変換により画素信号を生成する画素回路と、
時間に対してレベルが変化する参照信号を生成する参照信号生成回路と、
前記参照信号生成回路により生成される参照信号を基に、複数のオフセット電圧が付与された複数の前記参照信号と前記画素信号とを比較する複数の比較器と
を有することを特徴とする固体撮像装置。
【請求項２】
前記参照信号生成回路は、時間に対してレベルが変化する１個の参照信号を生成し、
前記複数の比較器は、前記参照信号生成回路により生成される１個の参照信号を基に、複数のオフセット電圧が付与された複数の前記参照信号と前記画素信号とを比較することを特徴とする請求項１記載の固体撮像装置。
【請求項３】
さらに、前記参照信号生成回路により生成される１個の参照信号に対して複数のオフセット電圧を付与することにより前記複数の参照信号を生成して前記複数の比較器に出力するオフセット部を有し、
前記複数の比較器は、前記画素信号に対して前記複数の参照信号を比較することを特徴とする請求項２記載の固体撮像装置。
【請求項４】
前記オフセット部は、前記複数の比較器の入力端子間に接続される複数の容量を有し、
前記複数の容量は、複数のオフセット電圧を記憶することを特徴とする請求項３記載の固体撮像装置。
【請求項５】
前記複数の参照信号は、各々のレベル範囲が相互に重複していることを特徴とする請求項３又は４記載の固体撮像装置。
【請求項６】
さらに、前記画素信号に対して複数のオフセット電圧を付与することにより複数の画素信号を生成して前記複数の比較器に出力するオフセット部を有し、
前記複数の比較器は、前記参照信号生成回路により生成される１個の参照信号に対して前記複数の画素信号を比較することを特徴とする請求項２記載の固体撮像装置。
【請求項７】
前記オフセット部は、前記画素回路の出力端子と前記複数の比較器の入力端子との間に接続された複数の容量を有し、
前記複数の容量は、前記複数の比較器の出力端子及び入力端子が短絡された状態で複数のオフセット電圧を記憶し、その後、前記複数の比較器の出力端子及び入力端子が切断された状態で前記画素信号を入力することを特徴とする請求項６記載の固体撮像装置。
【請求項８】
光電変換により画素信号を生成する画素回路と、
時間に対してレベルが変化する１個の参照信号を生成する参照信号生成回路とを有する固体撮像装置の駆動方法であって、
複数の比較器により、前記参照信号生成回路により生成される１個の参照信号を基に、複数のオフセット電圧が付与された複数の前記参照信号と前記画素信号とを比較することを特徴とする固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその駆動方法に関する。
【背景技術】
【０００２】
アナログ−デジタル変換手段を有する固体撮像装置が知られている（例えば、特許文献１参照）。画素アレイ部は、光電変換素子を含む単位画素が行列状に２次元配置されるとともに、単位画素の行列状配置に対して列毎に列信号線が配線されてなる。行走査手段は、画素アレイ部の各単位画素を行毎に選択制御する。アナログ−デジタル変換手段は、行走査手段によって選択制御された行の単位画素から列信号線を介して出力されるアナログ信号をデジタル信号に変換する。アナログ−デジタル変換手段は、第１比較手段と、第２比較手段と、計数手段とを有する。第１比較手段は、アナログ信号を互いに同じ傾きのスロープ状の複数の第１参照電圧のいずれか１つと比較する。第２比較手段は、第１参照電圧とはスロープの傾きが異なる第２参照電圧と第１比較手段で用いる複数の第１参照電圧のいずれか１つとを比較する。計数手段は、第１，第２比較手段の比較結果に応じたカウント量でカウント動作を行ってそのカウント値をデジタル信号とする。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−９８７２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
アナログ信号を参照電圧と比較することにより、アナログ信号をデジタル信号に変換する固体撮像装置では、変換の高速化及び高解像度化の両立が困難である。特許文献１では、高解像度化を行うため、速度が低下してしまう。
【０００５】
本発明の目的は、高速化及び高解像度化を両立させることができる固体撮像装置及びその駆動方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の固体撮像装置は、光電変換により画素信号を生成する画素回路と、時間に対してレベルが変化する参照信号を生成する参照信号生成回路と、前記参照信号生成回路により生成される参照信号を基に、複数のオフセット電圧が付与された複数の前記参照信号と前記画素信号とを比較する複数の比較器とを有することを特徴とする。
【発明の効果】
【０００７】
複数の比較器が比較することにより、高速化及び高解像度化を両立させることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態による固体撮像装置の構成例を示す図である。
【図２】図１の画素回路の構成例を示す回路図である。
【図３】図１の列アンプ回路の構成例を示す回路図である。
【図４】図１の固体撮像装置の駆動方法を示すタイミングチャートである。
【図５】本発明の第２の実施形態による固体撮像装置の構成例を示す図である。
【図６】スイッチ制御を示す図である。
【図７】本発明の第３の実施形態による駆動方法を示すタイミングチャートである。
【図８】本発明の第４の実施形態による固体撮像装置の構成例を示す図である。
【図９】本発明の第５の実施形態による固体撮像装置の構成例を示す図である。
【図１０】図９の固体撮像装置に係るタイミングチャートである。
【図１１】スイッチ制御を示す図である。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
図１は、本発明の第１の実施形態による固体撮像装置の構成例を示す図である。画素アレイ１０１は、２次元行列状に配列された複数の画素回路１０２を有する。複数の画素回路１０２は、それぞれ、光電変換により画素信号を生成する。
【００１０】
図２は、図１の画素回路１０２の構成例を示す回路図である。画素回路１０２は、光電変換部ＰＤ、フローティングディフュージョン部ＦＤ、転送トランジスタ２０１、リセットトランジスタ２０２、増幅トランジスタ２０３、及び選択トランジスタ２０４を有し、光電変換により画素信号を生成する。光電変換部ＰＤは、例えばフォトダイオードであり、光を電荷（電子）に変換して蓄積する。転送トランジスタ２０１は、信号ＴＸがハイレベルになるとオンし、光電変換部ＰＤに蓄積された電荷をフローティングディフュージョン部ＦＤに転送する。フローティングディフュージョン部ＦＤは、電荷を蓄積して電圧に変換する。増幅トランジスタ２０３は、ドレインが電源電圧ＶＤＤのノードに接続され、フローティングディフュージョン部ＦＤの電圧を増幅して、ソースから出力する。選択トランジスタ２０４は、信号ＳＥＬがハイレベルになるとオンし、増幅トランジスタ２０３のソースを垂直出力線１０３に出力する。リセットトランジスタ２０２は、信号ＲＥＳがハイレベルになるとオンし、フローティングディフュージョン部ＦＤ及び／又は光電変換部ＰＤの電圧を電源電圧ＶＤＤにリセットする。図１の行走査回路１１４は、タイミング生成回路１１７の制御により、同一行の画素回路１０２には同一の信号ＴＸ、ＲＥＳ及びＳＥＬを出力する。
【００１１】
図１において、各列の垂直出力線１０３は、それぞれ、各列の画素回路１０２に共通に接続される。各列の列処理回路１０４は、それぞれ、各列の垂直出力線１０３に接続される。列処理回路１０４は、列アンプ回路１０５、スイッチ１０６、容量１０７、複数の比較器１０８−１〜１０８−ｎ、複数のカウンタ１０９−１〜１０９−ｎ、及びメモリ回路１１０を有する。メモリ回路１１０は、Ｓメモリ１１１及びＮメモリ１１２を有する。
【００１２】
図３は、図１の列アンプ回路１０５の構成例を示す回路図である。列アンプ回路１０５は、電流源３０２、スイッチＳＷ１、入力容量Ｃｉ、帰還容量Ｃｆ、スイッチＳＷ２及び差動増幅器３０１を有する。電流源３０２は、垂直出力線１０３及びグランド電位ノード間に接続され、図２の増幅トランジスタ２０３と共にソースフォロワを構成する。スイッチＳＷ１及び入力容量Ｃｉの直列接続回路は、垂直出力線１０３及び差動増幅器３０１の負入力端子間に接続される。差動増幅器３０１の正入力端子には、基準電圧が入力される。帰還容量Ｃｆ及びスイッチＳＷ２の並列接続回路は、差動増幅器３０１の負入力端子及び出力端子間に接続される。差動増幅器３０１は、反転増幅を行い、信号ＰＩＸを出力する。スイッチＳＷ１及びＳＷ２のオン／オフは、タイミング生成回路１１７により制御される。
【００１３】
図１において、参照信号生成回路１１５は、バッファ１１６を有し、時間に対してレベルが変化する１個の参照信号（ランプ信号）Ｖｒｅｆ＿１及び複数のオフセット電圧（定電圧）Ｖｒｅｆ＿２〜Ｖｒｅｆ＿ｎを生成する。その際、参照信号生成回路１１５は、タイミング生成回路１１７から入力される信号ｓｉｇ３を基に、参照信号Ｖｒｅｆ＿１の生成を開始する。バッファ１１６は、参照信号Ｖｒｅｆ＿１をバッファリングして参照信号Ｒ１を出力する。ｎ−１個のスイッチ１０６は、それぞれ、ｎ−１個のオフセット電圧Ｖｒｅｆ＿２〜Ｖｒｅｆ＿ｎのノード及びｎ−１個の比較器１０８−２〜１０８−ｎに負入力端子間に接続され、タイミング生成回路１１７から入力する信号ｓｉｇ１によりオン／オフ制御される。ｎ−１個の容量１０７は、それぞれ、ｎ個の比較器１０８−１〜１０８−ｎの負入力端子間に接続される。ｎ個の比較器１０８−１〜１０８−ｎの負入力端子には、それぞれ、ｎ個の参照信号Ｒ１〜Ｒｎが入力される。ｎ個の比較器１０８−１〜１０８−ｎの正入力端子には、信号ＰＩＸが入力される。比較器１０８−１〜１０８−ｎは、それぞれ、信号ＰＩＸが参照信号Ｒ１〜Ｒｎより大きい場合にはハイレベルを出力し、信号ＰＩＸが参照信号Ｒ１〜Ｒｎより小さい場合にはローレベルを出力する。
【００１４】
ｎ個のカウンタ１０９−１〜１０９−ｎは、タイミング生成回路１１７から入力される信号ｓｉｇ２に応じて、タイミング生成回路１１７から入力されるクロック信号ＣＬＫに同期したカウントを開始する。そして、ｎ個のカウンタ１０９−１〜１０９−ｎは、それぞれ、ｎ個の比較器１０８−１〜１０８−ｎの出力信号がハイレベルからローレベルに変化すると、カウントを停止する。この際、ｎ個の比較器１０８−１〜１０８−ｎの出力信号うちの１個のみがハイレベルからローレベルに変化する。ｎ個のカウンタ１０９−１〜１０９−ｎのうちでカウントが停止した１個のカウンタのカウント値は、タイミング生成回路１１７から入力される信号ｓｉｇ４に応じて、Ｓメモリ１１１又はＮメモリ１１２に書き込まれる。列走査回路１１８は、各列の列処理回路１０４内のＳメモリ１１１又はＮメモリ１１２に記憶されている値を、順次、水平出力線１１３に出力する。
【００１５】
図４は、図１の固体撮像装置の駆動方法を示すタイミングチャートである。時刻ｔ１では、信号ＲＥＳがハイレベルであるので、リセットトランジスタ２０２がオンであり、フローティングディフュージョン部ＦＤが電源電圧ＶＤＤにリセットされている。また、信号ＳＥＬがハイレベルであるので、選択トランジスタ２０４がオンであり、垂直出力線１０３には、画素回路１０２がリセットされたノイズ信号が出力される。また、スイッチＳＷ１及びＳＷ２がオンし、差動増幅器３０１の負入力端子及び出力端子が短絡される。これにより、列アンプ回路１０５は、リセットモードになり、リセット信号ＰＩＸを出力する。
【００１６】
また、信号ｓｉｇ１のローレベルにより、スイッチ１０６がオンし、参照信号生成回路１１５は、電圧Ｖｒｅｆ＿１〜Ｖｒｅｆ＿ｎの生成を開始する。電圧Ｖｒｅｆ＿１〜Ｖｒｅｆ＿ｎは、オフセット電圧である。これにより、参照信号Ｒ１〜Ｒｎは、複数レベルのオフセット電圧になる。
【００１７】
次に、時刻ｔ２では、信号ｓｉｇ２及びｓｉｇ３がハイレベルパルスになる。これにより、参照信号生成回路１１５は、時間に対してレベルが変化する参照信号（ランプ信号）Ｖｒｅｆ＿１の生成を開始する。すると、参照信号Ｒ１も、参照信号Ｖｒｅｆ＿１と同様に、時間に対してレベル変化を開始する。また、比較器１０８−１〜１０８−ｎの比較動作及びカウンタ１０９−１〜１０９−ｎのカウント動作が開始する。第１の比較器１０８−１は、参照信号Ｒ１がリセット信号ＰＩＸより小さい期間ｔ２〜ｔ３ではハイレベルを出力し、参照信号Ｒ１がリセット信号ＰＩＸより大きい期間ｔ３〜ｔ４ではローレベルを出力する。なお、比較器１０８−２〜１０８−ｎは、それぞれ、参照信号Ｒ２〜Ｒｎがリセット信号ＰＩＸより大きいので、ローレベルの出力を維持する。
【００１８】
時刻ｔ３において、第１のカウンタ１０９−１は、第１の比較器１０８−１の出力がハイレベルからローレベルに変化すると、カウント動作を停止する。
【００１９】
次に、時刻ｔ４では、参照信号生成回路１１５は、時間に対してレベル変化する参照信号Ｖｒｅｆ＿１の生成を終了し、オフセット電圧の信号Ｖｒｅｆ＿１を生成する。参照信号Ｒ１も、信号Ｖｒｅｆ＿１と同様に、定電圧になる。また、スイッチＳＷ１がオフする。また、信号ＲＥＳがローレベルになり、リセットスイッチ２０２がオフする。
【００２０】
次に、時刻ｔ５では、信号ｓｉｇ４がハイレベルになり、カウント動作を停止した第１のカウンタ１０９−１のカウント値がＮメモリ１１２に書き込まれる。このカウント値は、リセット信号ＰＩＸをアナログからデジタルに変換した値に相当する。また、スイッチＳＷ２がオフし、列アンプ回路１０５はゲインモードになる。その後、信号ＴＸがハイレベルになり、転送トランジスタ２０１がオンする。すると、光電変換部ＰＤで光電変換された電荷がフローティングディフュージョン部ＦＤに転送され、垂直出力線１０３には画素信号が出力される。
【００２１】
次に、時刻ｔ６では、信号ｓｉｇ１がハイレベルになり、スイッチ１０６がオフする。また、信号ｓｉｇ４がローレベルになり、Ｎメモリ１１２への書き込みが終了する。また、信号ＴＸがローレベルになり、転送スイッチ２０１がオフする。
【００２２】
次に、時刻ｔ７では、スイッチＳＷ１がオンし、列アンプ回路１０５は、垂直出力線１０３の画素信号を反転増幅し、画素信号ＰＩＸを出力する。この増幅のゲインは、Ｃｉ／Ｃｆである。
【００２３】
次に、時刻ｔ８では、信号ｓｉｇ２及びｓｉｇ３がハイレベルパルスになる。これにより、参照信号生成回路１１５は、時間に対してレベルが変化する参照信号（ランプ信号）Ｖｒｅｆ＿１の生成を開始する。すると、容量１０７の結合により、参照信号Ｒ１〜Ｒｎは、時間に対してレベル変化を開始し、それぞれ、レベル変化の範囲が異なる参照信号となる。なお、参照信号Ｒ１〜Ｒｎは、ランプ信号に限定されず、時間に対して階段状にレベルが変化する参照信号でもよい。また、比較器１０８−１〜１０８−ｎの比較動作及びカウンタ１０９−１〜１０９−ｎのカウント動作が開始する。第３の比較器１０８−３は、参照信号Ｒ３が画素信号ＰＩＸより小さい期間ｔ８〜ｔ９ではハイレベルを出力し、参照信号Ｒ３が画素信号ＰＩＸより大きい期間ｔ９以降ではローレベルを出力する。なお、比較器１０８−４〜１０８−ｎは、それぞれ、参照信号Ｒ４〜Ｒｎが画素信号ＰＩＸより大きいので、ローレベルの出力を維持する。比較器１０８−１及び１０８−２は、それぞれ、参照信号Ｒ１及びＲ２が画素信号ＰＩＸより小さいので、ハイレベルの出力を維持する。
【００２４】
時刻ｔ９において、第３のカウンタ１０９−３は、第３の比較器１０８−３の出力がハイレベルからローレベルに変化すると、カウント動作を停止する。
【００２５】
その後、参照信号生成回路１１５は、時間に対してレベル変化する参照信号Ｖｒｅｆ＿１の生成を終了し、例えば０Ｖのオフセット電圧の信号Ｖｒｅｆ＿１〜Ｖｒｅｆ＿ｎを出力する。これにより、参照信号Ｒ１〜Ｒｎは、例えば０Ｖの定電圧になる。
【００２６】
次に、時刻ｔ１０では、信号ｓｉｇ１がローレベルになり、スイッチ１０６がオンする。また、信号ｓｉｇ４がハイレベルになり、カウント動作を停止した第３のカウンタ１０９−３のカウント値がＳメモリ１１１に書き込まれる。このカウント値は、画素信号ＰＩＸをアナログからデジタルに変換した値に相当する。また、信号ＲＥＳがハイレベルになり、リセットスイッチ２０２がオンし、信号ＰＩＸはリセットの信号になる。また、スイッチＳＷ１がオフする。その後、Ｎメモリ１１２のカウント値及びＳメモリ１１１のカウント値は、列走査回路１１８により、列毎に順次、垂直出力線１１３に読み出され、差分処理が行われ、画素信号のノイズ成分が除去される。
【００２７】
参照信号Ｒ１〜Ｒｎのオフセット電圧サンプリング期間Ｔ１は、時刻ｔ１〜ｔ６である。参照信号Ｒ１〜Ｒｎのホールド期間Ｔ３は、時刻ｔ６〜ｔ１０である。リセット信号読み出し期間Ｔ２は、時刻ｔ２〜ｔ４である。画素信号読み出し期間Ｔ４は、時刻ｔ８〜ｔ１０である。上記の行単位の処理をすべての行について行い、２次元画像を得る。
【００２８】
以上のように、参照信号生成回路１１５は、時間に対してレベルが変化する１個の参照信号Ｒ１を生成する。複数の比較器１０８−１〜１０８−ｎは、参照信号生成回路１１５により生成される１個の参照信号Ｒ１を基に、複数のオフセット電圧Ｖｒｅｆ＿２〜Ｖｒｅｆ＿ｎが付与された複数の参照信号Ｒ１〜Ｒｎと画素信号ＰＩＸとを比較する。オフセット部は、複数の比較器１０８−１〜１０８−ｎの負入力端子間に接続される複数の容量１０７を有する。そのオフセット部は、参照信号生成回路１１５により生成される１個の参照信号Ｒ１に対して複数のオフセット電圧Ｖｒｅｆ＿２〜Ｖｒｅｆ＿ｎを付与することにより複数の参照信号Ｒ１〜Ｒｎを生成して複数の比較器１０８−１〜１０８−ｎに出力する。複数の容量１０７は、複数のオフセット電圧Ｖｒｅｆ＿２〜Ｖｒｅｆ＿ｎを記憶する。複数の比較器１０８−１〜１０８−ｎは、画素信号ＰＩＸに対して複数の参照信号Ｒ１〜Ｒｎを比較する。
【００２９】
本実施形態では、複数の比較器１０８−１〜１０８−ｎが、それぞれ、複数のレベル範囲の参照信号Ｒ１〜Ｒｎと画素信号ＰＩＸとを同時に比較することにより、アナログ／デジタル変換処理の高速化及び高解像度化を両立させることができる。
【００３０】
（第２の実施形態）
図５は、本発明の第２の実施形態による固体撮像装置の構成例を示す図である。本実施形態（図５）は、第１の実施形態（図１）に対して、スイッチ１０６及び容量１０７を削除し、スイッチＳＷ３，ＳＷ４、インバータ５０１及び容量５０２を追加したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。インバータ５０１は、図６（Ｃ）に示すように、信号ｓｉｇ１を論理反転し、スイッチＳＷ４の制御信号を生成する。バッファ１１６は、信号Ｖｒｅｆ＿１をバッファリングした信号Ｒ１を出力する。第１の比較器１０８−１は、正入力端子が信号ＰＩＸの線に接続され、負入力端子が参照信号Ｒ１の線に接続される。
【００３１】
図６（Ａ）、（Ｂ）及び（Ｃ）は、本発明の第２の実施形態の比較器の回路動作例を示す図である。比較器１０８−２〜１０８−ｎの正入力端子は、それぞれスイッチＳＷ３によって信号ＰＩＸかＶｒｅｆ＿２〜Ｖｒｅｆ＿ｎに接続され、負入力端子は、スイッチＳＷ４を介して比較器出力と、また容量５０２を介して信号Ｒ１と接続されている。スイッチＳＷ３は、図６（Ｃ）の信号ｓｉｇ１がローレベルの期間Ｔ１１では、図６（Ａ）に示すように、比較器１０８−２〜１０８−ｎの正入力端子をそれぞれ信号Ｖｒｅｆ＿２〜Ｖｒｅｆ＿ｎの線に接続する。信号Ｖｒｅｆ＿２〜Ｖｒｅｆ＿ｎは、相互に異なるオフセット電圧である。スイッチＳＷ４は、インバータ５０１の出力信号がハイレベルの期間Ｔ１１ではオンし、比較器１０８−２〜１０８−ｎの負入力端子及び出力端子を短絡する。これにより、容量５０２には、参照信号Ｒ１に対する信号Ｖｒｅｆ＿２〜Ｖｒｅｆ＿ｎのオフセット電圧及び比較器１０８−２〜１０８−ｎのオフセット電圧が記憶される。期間Ｔ１１は、オフセット電圧のサンプリング期間である。
【００３２】
また、スイッチＳＷ３は、図６（Ｃ）の信号ｓｉｇ１がハイレベルの期間Ｔ１２では、図６（Ｂ）に示すように、比較器１０８−２〜１０８−ｎの正入力端子をそれぞれ信号ＰＩＸの線に接続する。スイッチＳＷ４は、インバータ５０１の出力信号がローレベルの期間Ｔ１２ではオフする。期間Ｔ１２は、図４の期間Ｔ３に対応し、参照信号Ｒ１は時間に対してレベル変化する。参照信号Ｒ２〜Ｒｎは、それぞれ、比較器１０８−２〜１０８−ｎの負入力端子の信号である。容量５０２には、参照信号Ｒ１と信号Ｖｒｅｆ＿２〜Ｖｒｅｆ＿ｎ間のオフセット電圧が記憶されているので、参照信号Ｒ２〜Ｒｎは、参照信号Ｒ１に対して、それぞれ、信号Ｖｒｅｆ＿２〜Ｖｒｅｆ＿ｎのオフセット電圧が加算された信号になる。第１の比較器１０８−１は、信号ＰＩＸと参照信号Ｒ１とを比較する。比較器１０８−２〜１０８−ｎは、それぞれ、信号ＰＩＸと参照信号Ｒ２〜Ｒｎとを比較する。
【００３３】
以上のように、オフセット部は、参照信号Ｒ１と複数の比較器１０８−２〜１０８−ｎの負入力端子との間に接続された複数の容量５０２を有する。そのオフセット部は、参照信号Ｒ１に対して複数のオフセット電圧Ｖｒｅｆ＿２〜Ｖｒｅｆ＿ｎを付与することにより複数の参照信号Ｒ２〜Ｒｎを生成して複数の比較器１０８−２〜１０８−ｎに出力する。複数の容量５０２は、複数の比較器１０８−２〜１０８−ｎの出力端子及び負入力端子が短絡された状態で複数のオフセット電圧Ｖｒｅｆ＿２〜Ｖｒｅｆ＿ｎを記憶する。その後、複数の容量５０２は、複数の比較器１０８−２〜１０８−ｎの出力端子及び入力端子が切断された状態で参照信号Ｒ１を入力する。複数の比較器１０８−１〜１０８−ｎは、参照信号生成回路１１５により生成される複数の参照信号Ｒ１〜Ｒｎに対して、画素信号ＰＩＸを比較する。
【００３４】
本実施形態では、第１の実施形態と同様に、複数の比較器１０８−１〜１０８−ｎは、１個の参照信号Ｒ１を基に、複数のオフセット電圧Ｖｒｅｆ＿２〜Ｖｒｅｆ＿ｎが付与された複数の参照信号Ｒ１〜Ｒｎと画素信号ＰＩＸとを比較する。
【００３５】
本実施形態では、複数の比較器１０８−１〜１０８−ｎが、それぞれ、参照信号Ｒ１〜Ｒｎと画素信号ＰＩＸとを同時に比較することにより、アナログ／デジタル変換処理の高速化及び高解像度化を両立させることができる。
【００３６】
（第３の実施形態）
図７は、本発明の第３の実施形態による固体撮像装置の駆動方法を示すタイミングチャートである。以下、本実施形態が第１の実施形態と異なる点を説明する。期間Ｔ４では、複数の参照信号Ｒ１〜Ｒｎは、各々のレベル範囲が相互に重複している領域７０１を有する。製造ばらつき等により、参照信号Ｒ１〜Ｒｎのレベル範囲はばらつく場合がある。その場合でも、本実施形態によれば、複数の比較器１０８−１〜１０８−ｎの出力のうちのいずれもハイレベルからローレベルに反転しないことを防止でき、確実にアナログ／デジタル変換を行うことができる。
【００３７】
（第４の実施形態）
図８は、本発明の第４の実施形態による固体撮像装置の構成例を示す図である。本実施形態（図８）は、第２の実施形態（図５）に対して、第１の比較器１０８−１及び第１のカウンタ１０９−１を削除したものである。すべての比較器１０８−２〜１０８−ｎは、容量５０２により、参照信号Ｒ１に対してオフセット電圧Ｖｒｅｆ＿２〜Ｖｒｅｆ＿ｎを加算した参照信号Ｒ２〜Ｒｎを入力し、画素信号ＰＩＸと比較する。ただし、この場合は、リセット信号読み出し期間Ｔ２でも、図６（Ｃ）のサンプリング期間Ｔ１１及びホールド期間Ｔ１２の動作を行う必要がある。本実施形態は、第２の実施形態と同様に、アナログ／デジタル変換処理の高速化及び高解像度化を両立させることができる。
【００３８】
（第５の実施形態）
図９は、本発明の第５の実施形態による固体撮像装置の構成例を示す図である。本実施形態（図９）は、第２の実施形態（図５）に対して、第１の比較器１０８−１及び第１のカウンタ１０９−１を削除したものである。すべての比較器１０８−２〜１０８−ｎは、容量５０２により、画素信号ＰＩＸに対してオフセット電圧Ｖｒｅｆ＿２〜Ｖｒｅｆ＿ｎを加算した画素信号Ｐ２〜Ｐｎを入力し、参照信号Ｒ１と比較する。ただし、この場合は、リセット信号読み出し期間Ｔ２でも、図６（Ｃ）のサンプリング期間Ｔ１１及びホールド期間Ｔ１２の動作を行う必要がある。
【００３９】
図１０は、本実施形態に係るタイミングチャートである。図４に示した動作では、期間Ｔ３に参照信号Ｒ１〜Ｒ４と画素信号ＰＩＸを比較していたのに対して、本実施形態では、期間Ｔ３において、画素信号ＰＩＸに複数のオフセット電圧を付与した画素信号Ｐ１〜Ｐ４と参照信号Ｒ１とを比較している。
【００４０】
図１１は、図６に倣ってスイッチ制御の様子を示す図である。動作は図６と同様なので説明は省略する。
【００４１】
本実施形態は、第２の実施形態と同様に、アナログ／デジタル変換処理の高速化及び高解像度化を両立させることができる。
【００４２】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００４３】
１０２  画素回路、１１５  参照信号生成回路、１０８−１〜１０８−ｎ  比較器
【図１】
2015126382.tif 000003
【図２】
2015126382.tif 000004
【図３】
2015126382.tif 000005
【図４】
2015126382.tif 000006
【図５】
2015126382.tif 000007
【図６】
2015126382.tif 000008
【図７】
2015126382.tif 000009
【図８】
2015126382.tif 000010
【図９】
2015126382.tif 000011
【図１０】
2015126382.tif 000012
【図１１】
2015126382.tif 000013