(57)【要約】      （修正有）【課題】高温および大電流領域での損失を低減した整流回路を提供する。【解決手段】整流回路１は、正の温度係数を有する第１の整流手段２と、負の温度係数を有し、前記第１の整流手段と並列に接続され、順方向電圧−順方向電流曲線が前記第１の整流素子と交差する第２の整流手段３とを備える。【選択図】図１
2015065767.tif 000002
【特許請求の範囲】
【請求項１】
正の温度係数を有する第１の整流手段と、
負の温度係数を有し、前記第１の整流手段と並列に接続され、順方向電圧−順方向電流曲線が前記第１の整流手段と交差する第２の整流手段と、
を備えた整流回路。
【請求項２】
前記第１の整流手段は、化合物半導体または酸化物半導体ダイオードであり、
前記第２の整流手段は、シリコンダイオードである、
請求項１記載の整流回路。
【請求項３】
前記第１の整流手段は、ダイオードと、前記ダイオードのカソードに直列に接続され、前記ダイオードのアノードに制御端子が接続された、化合物半導体または酸化物半導体によるノーマリーオン型電界効果トランジスタと、を有し、
前記第２の整流手段は、シリコンダイオードである、
請求項１記載の整流回路。
【請求項４】
請求項１〜３のいずれか１つに記載の整流回路を備えた電子回路。
【請求項５】
請求項４記載の電子回路を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、整流回路、電子回路及び電子機器に関する。
【背景技術】
【０００２】
電源機器などに使用される高耐圧ダイオードなどの整流回路は、低損失であることが望まれる。また例えば、交流給電ラインに接続される電源機器においては、重畳した雷サージ電流に耐える必要もある。このようなダイオードとして、ワイドバンドギャップ化合物半導体による素子が注目されている。中でもＧａＮなどの窒化物半導体により形成されたダイオード（以下、ＧａＮダイオードともいう）は、飽和電子速度も大きく、高速デバイスとして、実用化されつつある。
【０００３】
ＧａＮダイオードは、順方向電圧が温度に対して正の温度係数を有する。常温環境下においてはシリコンダイオードよりも順方向電圧が低く低損失で動作するが、高温域においては、負の温度係数を持つシリコンダイオードよりも導通損失が大きくなる。また、ＧａＮダイオードは、低電流領域においてはシリコンダイオードよりも順方向電圧が低い。しかし、大電流領域においては、指数関数的な電流−電圧特性を示すシリコンダイオードの方が順電圧は低く、ＧａＮダイオードの方が導通損失が大きくなる。
【０００４】
雷サージなど意図しない過大電流が流れる場合、ＧａＮダイオードは、順方向電圧が急増して大きな損失が発生する。シリコンダイオードよりも破壊耐量が低下してしまう。
【０００５】
オン電圧が正の温度係数を持つ、ＧａＮを使用したノーマリーオン型ＦＥＴにも、同様の問題がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１９８７３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、高温および大電流領域での損失を低減した整流回路、電子回路及び電子機器を提供することである。
【課題を解決するための手段】
【０００８】
実施形態の整流回路は、正の温度係数を有する第１の整流手段と、負の温度係数を有し、前記第１の整流手段と並列に接続され、順方向電圧−順方向電流曲線が前記第１の整流手段と交差する第２の整流手段と、を備える。
【発明の効果】
【０００９】
本発明の実施形態によれば、高温および大電流領域での損失を低減した整流回路、電子回路及び電子機器を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係る整流回路を例示する回路図である。
【図２】シリコンおよびＧａＮダイオードの順方向電圧−順方向電流曲線の温度依存性を表す特性図である。
【図３】第２の実施形態に係る整流回路を例示する回路図である。
【図４】制御端子の電位に対するノーマリーオン型素子のドレイン電流の依存性を表す特性図である。
【図５】第３の実施形態に係る整流回路を例示する断面図である。
【図６】第４の実施形態に係る整流回路を例示する断面図である。
【図７】第５の実施形態を例示する回路図である。
【図８】第６の実施形態を例示する回路図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
【００１２】
（第１実施形態） 
図１は、第１の実施形態に係る整流回路を例示する回路図である。
整流回路１は、第１の整流手段２と、第２の整流手段３と、を備えている。第１の整流手段２と第２の整流手段３とは、並列に接続されている。
【００１３】
第１の整流手段２は、正の温度係数を有する。第２整流手段３は、負の温度係数を有する。これらの順方向電圧−順方向電流曲線は、互いに交差する。
【００１４】
正の温度係数を有する整流手段としては、化合物半導体または酸化物半導体により形成されたダイオードを用いることができる。化合物半導体は、例えば、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）である。酸化物半導体は、例えば、酸化亜鉛（ＺｎＯ）である。負の温度係数を有する整流手段としては、例えば、シリコンにより形成されたダイオード（以下、シリコンダイオードともいう）を用いることができる。
【００１５】
以下、一例として、第１の整流手段としてＧａＮダイオード、第２の整流手段としてシリコンダイオードを用いた場合について説明する。後述するように、これらのダイオードの順方向電圧−順方向電流曲線は、交差している。
【００１６】
図２は、シリコンおよびＧａＮダイオードの順方向電圧−順方向電流曲線の温度依存性を表す特性図である。 
図２の横軸は順方向電圧を表し、縦軸は順方向電流を表す。温度が２５℃から１５０℃に上昇すると、ＧａＮダイオードは、順方向電圧−順方向電流曲線の傾きが小さくなる。すなわち、オン抵抗が増加するため、順方向電圧が上昇する。シリコンダイオードは、順方向電圧−順方向電流曲線が低電圧方向に遷移しており、順方向電圧が低下する。
【００１７】
ＧａＮダイオードは、順方向電圧−順方向電流曲線が直線的であるのに対し、シリコンダイオードでは、順方向電圧−順方向電流曲線が指数関数的である。同一の温度であっても、小電流領域では、ＧａＮダイオードの方が順方向電圧は低く、大電流領域では、シリコンダイオードの方が順方向電圧は低くなる。このように、両者の順方向電圧−順方向電流曲線は交差する。
【００１８】
そこで、両者を並列に接続し、整流回路１を構成すると、順方向電圧が低い側のダイオードが整流動作を担当することとなる。低温領域では、ＧａＮダイオードが整流動作を担当し、高温領域では、シリコンダイオードが整流動作を担当する。一方、低電流領域では、ＧａＮダイオードが整流動作を担当し、大電流領域では、シリコンダイオードが整流動作を担当する。整流回路１の順方向電圧は、ＧａＮダイオードとシリコンダイオードのどちらか小さい方の順方向電圧に等しくなる。
【００１９】
第１の実施形態の効果について説明する。  
本実施形態によれば、ＧａＮダイオードまたはシリコンダイオードを単体で用いた場合に比べて、広い温度および電流の範囲で、順方向電圧を低くでき、損失が低減されるという効果が得られる。サージ電流が重畳された場合であっても、シリコンダイオードと同等のサージ耐量が得られるという効果も得られる。
【００２０】
（第２実施形態）  
図３は、第２の実施形態に係る整流回路を例示する回路図である。  
整流回路４は、第１の整流手段５と、第２の整流手段３と、を備えている。第１の整流手段５と第２の整流手段３とは、並列に接続されている。
【００２１】
第１の整流手段５は、ダイオード７と、ダイオード７のカソードに直列に接続され、制御端子であるゲートがダイオード７のアノードに接続されたトランジスタ６とを有する。第２の整流手段３は、シリコンダイオードである。
【００２２】
トランジスタ６は、化合物半導体または酸化物半導体によるノーマリーオン型電界効果トランジスタであり、例えば、ＧａＮによる高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）である。ダイオード７は、例えば、シリコンショットキーバリアダイオードである。
【００２３】
第１の整流手段５の動作を説明する。  
順方向に電圧が印加された場合、つまり、ダイオード７のアノード側に正の電圧が印加された場合は、ダイオード７が導通し、ノーマリーオン型の素子であるトランジスタ６もオンする。そのため、整流手段５は、オン状態となる。逆方向に電圧が印加された場合、つまり、ダイオード７のアノード側に負の電圧が印加された場合は、ダイオード７がオフとなる。トランジスタ６のゲート・ソース間Ｖｇｓは負の値となるため、トランジスタ６もオフとなる。そのため、整流手段５は、オフ状態となる。
【００２４】
逆方向に電圧が印加された場合に、ダイオード７にかかる逆電圧は、トランジスタ６のＶｇｓであるため、ダイオード７としては、低耐圧のシリコンショットキーバリアダイオードを用いることができる。一般に、低耐圧のシリコンショットキーバリアダイオードは順方向電圧が低く、トランジスタ６のオン時の順方向電圧も低いため、整流手段５の順方向電圧は、ＧａＮダイオード単体より小さくなる。
【００２５】
トランジスタ６の特性について、図４を用いて説明する。  
図４は、制御端子の電位に対するノーマリーオン型トランジスタのドレイン電流の依存性を表す特性図である。図４の横軸はドレイン・ソース間電圧を表し、縦軸はドレイン電流を表す。
図４から明らかなように、ドレイン電流Ｉｄが所定の電流値に達すると、ノーマリーオン型トランジスタ８のオン抵抗は上昇する。すなわち、ノーマリーオン型トランジスタ８は、定電流特性を示すようになる。定電流特性を示す状態におけるドレイン電流Ｉｄは、ゲート・ソース間の電圧Ｖｇｓに依存する。ゲート・ソース間の電圧Ｖｇｓの絶対値が大きな値になるほど、定電流特性におけるドレイン電流Ｉｄの値は、小さくなる。
【００２６】
整流手段５の順方向に電圧が印加されたとき、ノーマリーオン型トランジスタ６のＶｇｓは、シリコンショットキーバリアダイオードの順電圧に相当する電圧、例えば、０．２Ｖになる。この場合、ノーマリーオン型トランジスタ６の定電流特性におけるドレイン電流Ｉｄは、図４における最大のドレイン電流Ｉｄと同等となる。この電流以上に電流を流そうとすると、順方向電圧が急激に上昇することとなる。
【００２７】
また、ＧａＮは正の温度係数を持つため、高温環境下でもオン抵抗が上昇し、順電圧も上昇する。
【００２８】
そこで、第２の整流手段であるシリコンダイオードを並列に接続して、整流回路を構成すると、順方向電圧が低い側のダイオードまたは整流手段が整流動作を担当することとなる。低温領域では、ＧａＮダイオードが、高温領域では、シリコンダイオードが整流動作を担当する。一方、低電流領域では、ＧａＮダイオードが、大電流領域では、シリコンダイオードが整流動作を担当する。整流回路１の順電圧は、ＧａＮダイオードとシリコンダイオードのどちらか小さい方の順方向電圧に等しくなる。
【００２９】
第２の実施形態における効果について説明する。  
化合物半導体または酸化物半導体によるノーマリーオン型電界効果トランジスタとシリコンショットキーバリアダイオードからなる整流手段５を単体で使用した場合に比べて、広い温度および電流の範囲で、順方向電圧を低くでき、損失が低減されるという効果が得られる。第１の実施形態に係る整流回路と同様に、シリコンダイオードと同等のサージ耐量が得られるという効果も得られる。
【００３０】
（第３実施形態）  
図１に示した整流回路のＧａＮダイオードとシリコンダイオードは、同一のパッケージに実装しても良い。この場合の、整流回路断面図を図５に示す。  
図５は、第３の実施形態に係る整流回路を例示する断面図である。
【００３１】
整流回路８は、ＧａＮダイオード９と、シリコンダイオード１０と、を備えている。さらに、ＧａＮダイオード９、シリコンダイオード１０は、金属支持基板１１上に実装されている。ＧａＮダイオード９は、カソード電極１２と、半導体基板１３と、アノード電極１４と、を有する。半導体基板１３は、シリコン基板と、バッファ層と、ｎ型ＧａＮ半導体と、ｐ型ＧａＮ半導体と、を含んでいる。シリコンダイオード１０は、カソード電極１５と、半導体基板１６と、アノード電極１７と、を有する。半導体基板１６は、ｎ型シリコン半導体と、ｐ型シリコン半導体と、を含んでいる。
【００３２】
アノード電極１４とアノード電極１７は、接続導体１８により接続されている。端子１１０は、アノード電極１４または１７に接続され、端子２０は金属支持基板に接続されている。
【００３３】
第３の実施形態の効果について説明する。  
本実施形態によれば、ＧａＮまたはシリコンダイオードを単体で使用した場合に比べて、広い温度および電流の範囲で、順方向電圧を低くでき、損失が低減されるという効果が得られる。サージ電流が重畳された場合であっても、シリコンダイオードと同等のサージ耐量が得られるという効果も得られる。ＧａＮダイオードとシリコンダイオードを同一の金属支持基板上に実装して、単一のパッケージとすることにより、整流回路を小型化する効果も得られる。
【００３４】
（第４実施形態）  
図１に示した整流回路のＧａＮダイオードとシリコンダイオードとは、モノリシック半導体とすることもできる。この場合の、整流回路の断面を図６に示す。  
図６は、第４の実施形態に係る整流回路を例示する模式断面図である。
【００３５】
整流回路２１は、ＧａＮダイオード２２と、シリコンダイオード２３と、を備えている。ＧａＮダイオード２２は、半導体基板２６と、アノード電極１４と、を有する。半導体基板２６は、ｎ型ＧａＮ半導体と、ｐ型ＧａＮ半導体と、を含んでいる。シリコンダイオード２７は、シリコン基板２５内に拡散層として設けられている、ダイオード領域２７と、アノード電極１７と、を有する。ダイオード領域２７は、ｎ型シリコン半導体と、ｐ型シリコン半導体と、を含んでいる。ＧａＮダイオード２２、シリコンダイオード２３のカソード電極２４は共通であり、シリコン基板２５の背面に付設されている。なお、シリコン基板２５は、ＧａＮダイオード２２を結晶成長させる成長基板であってもよく、または、ＧａＮダイオード２２の積層構造を成長した後に、成長基板を適宜取り除いて貼り合わせた支持基板であってもよい。
【００３６】
第４の実施形態の効果について説明する。  
本実施形態によれば、ＧａＮまたはシリコンダイオードを単体で使用した場合に比べて、広い温度および電流の範囲で、順方向電圧を低くでき、損失が低減されるという効果が得られる。サージ電流が重畳された場合であっても、シリコンダイオードと同等のサージ耐量が得られるという効果も得られる。ＧａＮダイオードとシリコンダイオードとをモノリシック半導体として、単一のパッケージとすることにより、整流回路を小型化できる効果も得られる。
【００３７】
（第５実施形態）  
次に、本実施形態の整流回路を設けた電子回路について説明する。  
図７（ａ）、（ｂ）は、第５の実施形態に係る電子回路をそれぞれ例示する回路図である。  
図７（ａ）に表した電子回路２８は、ブリッジ整流器３０と、インダクタ３１と、スイッチング素子３２と、整流素子３３と、コンデンサ３４と、図示していない制御回路と、を備えている。スイッチング素子３２は、例えばＭＯＳ  ＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。ブリッジ整流器３０を構成する各ダイオードと整流素子３３の少なくともいずれかは、本発明の実施形態に係る整流回路である。
【００３８】
交流給電ライン２９は、ブリッジ整流器３０の入力に接続されている。インダクタ３１の一端は、ブリッジ整流器３０の高電位出力端子５０に接続され、インダクタ３１の他端は、スイッチング素子３２のドレインに接続されている。スイッチング素子３２のソースは、ブリッジ整流器３０の低電位出力端子５１に接続されている。整流素子３３のアノードは、スイッチング素子３２のドレインに接続され、整流素子３３のカソードは、コンデンサ３４の一端に接続されている。コンデンサ３４の他端は、ブリッジ整流器３０の低電位出力端子５１に接続されている。
【００３９】
電子回路２８は、交流給電ライン２９からの交流電圧を、整流し、スイッチング素子３２をオン・オフすることにより昇圧する回路である。
【００４０】
図７（ｂ）に示した電子回路３７は、整流素子３９と、コンデンサ４０と、を備えている。整流素子３９は、本発明の実施形態に係る整流回路である。
【００４１】
整流素子３９のアノードは、直流給電ライン３８の高電位端子５２に接続され、整流素子３９のカソードは、コンデンサ４０の一端に接続されている。コンデンサ４０の他端は、直流給電ライン３８の低電位端子５３に接続されている。実施形態に係る整流回路は、整流素子３９に適用されている。
【００４２】
電子回路３７は、直流給電ラインの逆接続保護回路として動作する。
【００４３】
第５の実施形態の効果について説明する。  
本実施形態によれば、本発明の実施形態に係る整流回路を適用することにより、広い温度および電流の範囲で、電子回路の損失を低減するという効果が得られる。サージ電流が重畳された場合であっても、シリコンダイオードと同等のサージ耐量が得られ、ＧａＮダイオードを使った場合よりも、信頼性の高い電子回路を提供できるという効果も得られる。
【００４４】
（第６実施形態）  
図８は、第６の実施形態を例示する回路図である。  
図８に示した電子機器４１は、電子回路４２と、照明負荷４９と、を備えている。照明負荷４９は、例えば発光ダイオード（ＬＥＤ）などの照明光源を有する。
【００４５】
電子回路４２は、ブリッジ整流器３０と、整流素子４３と、コンデンサ４４と、インダクタ４５と、スイッチング素子４６と、整流素子４７とコンデンサ４８と、を有する。スイッチング素子４６は、例えばＭＯＳ  ＦＥＴである。ブリッジ整流器３０を構成する各ダイオードと整流素子４３、４７の少なくともいずれかは、本発明の実施形態に係る整流回路である。
【００４６】
交流給電ライン２９は、ブリッジ整流器３０の入力に接続されている。整流素子４３のアノードは、ブリッジ整流器３０の高電位出力端子５０に接続され、整流素子４３のカソードは、コンデンサ４４の一端に接続されている。コンデンサ４４の他端は、ブリッジ整流器３０の低電位出力端子５１に接続されている。インダクタ４５の一端は、整流素子４３のカソードに接続され、インダクタ４５の他端は、スイッチング素子４６のドレインに接続されている。スイッチング素子４６のソースは、ブリッジ整流器３０の低電位出力端子５１に接続されている。整流素子４７のアノードは、コンデンサ４８の一端に接続され、コンデンサ４８の他端は、ブリッジ整流器３０の低電位出力端子５１に接続されている。照明負荷４９は、コンデンサ４８に並列に接続されている。
【００４７】
電子機器４１は交流給電ライン２９からの交流を整流し、降圧して照明負荷４９に供給する、照明機器である。このような照明機器においては、消灯時から１００％点灯時まで、広範囲に消費電力が変化する可能性がある。そのため、入力電流の大きさも広範囲に変動する。交流給電ラインに接続されるため、雷サージなどのサージ電流に耐える必要もある。本発明の実施形態に係る整流回路を適用することにより、広い温度および電流の範囲で、整流素子の順電圧を低くでき、損失が低減される効果が得られる。サージ電流が重畳された場合であっても、シリコンダイオードを使用した場合と同等のサージ耐量が得られる。
【００４８】
第６の実施形態の効果について説明する。  
本実施形態によれば、本発明の実施形態に係る整流回路を適用することにより、電子機器の損失を低減するという効果が得られる。実施形態に係る整流回路はシリコンダイオードと同等のサージ耐量が得られるため、信頼性の高い電子機器を提供できるという効果も得られる。
以上、具体例を参照しつつ実施形態について説明したが、それらに限定されるものでは
なく、種々の変形が可能である。
例えば、第１および第２の整流手段はＧａＮには限定されない。例えば、半導体基板に炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）やダイヤモンドのようなワイドバンドギャップを有する半導体（ワイドバンドギャップ半導体）を用いて形成した半導体素子でもよい。ここで、ワイドバンドギャップ半導体とは、バンドギャップが約１．４ｅＶのヒ化ガリウム（ＧａＡｓ）よりもバンドギャップの広い半導体をいう。例えば、バンドギャップが１．５ｅＶ以上の半導体、リン化ガリウム（ＧａＰ、バンドギャップ約２．３ｅＶ）、窒化ガリウム（ＧａＮ、バンドギャップ約３．４ｅＶ）、ダイアモンド（Ｃ、バンドギャップ約５．２７ｅＶ）、窒化アルミニウム（ＡｌＮ、バンドギャップ約５．９ｅＶ）、炭化ケイ素（ＳｉＣ）などが含まれる。
なお、照明負荷はＬＥＤに限らず、例えば、有機ＥＬ（Electro-Luminescence）やＯＬＥＤ（Organic light-emitting diode）などでもよい。
【００４９】
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
【００５０】
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
【００５１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５２】
１…整流回路、  ２…整流手段、  ３…整流手段、  ４…整流回路、  ５…整流手段、  ６…トランジスタ、  ７…ダイオード、  ８…整流回路、  ９…ＧａＮダイオード、  １０…シリコンダイオード、  １１…金属支持基板、  １２…カソード電極、  １３…半導体基板、  １４…アノード電極、  １５…カソード電極、  １６…半導体基板、  １７…アノード電極、  １８…接続導体、  １９…端子、  ２０…端子、  ２１…整流回路、  ２２…ＧａＮダイオード、  ２３…シリコンダイオード、  ２４…カソード電極、  ２５…シリコン基板、  ２６…半導体基板、  ２７…半導体基板、  ２８…電子回路、  ２９…交流給電ライン、  ３０…ブリッジ整流器、  ３１…インダクタ、  ３２…スイッチング素子、  ３３…整流素子、  ３４…コンデンサ、３５…高電位出力端子、３６…低電位出力端子、  ３７…電子回路、  ３８…直流給電ライン、  ３９…整流素子、  ４０…コンデンサ、  ４１…電子機器、  ４２…電子回路、  ４３…整流素子、  ４４…コンデンサ、  ４５…インダクタ、  ４６…スイッチング素子、  ４７…整流素子、  ４８…コンデンサ、  ４９…照明負荷、  ５０…高電位出力端子、  ５１…低電位出力端子、  ５２、…高電位端子、  ５３…低電位端子
【図１】
2015065767.tif 000003
【図２】
2015065767.tif 000004
【図３】
2015065767.tif 000005
【図４】
2015065767.tif 000006
【図５】
2015065767.tif 000007
【図６】
2015065767.tif 000008
【図７】
2015065767.tif 000009
【図８】
2015065767.tif 000010