(57)【要約】【課題】基板と電極層との接触面積を抑えつつコンタクト抵抗を小さくすることができる炭化珪素半導体装置の製造方法を提供する。【解決手段】炭化珪素から作られた基板１０上に絶縁層２０が形成される。絶縁層２０上に形成されたマスク層８０を用いたエッチングにより、絶縁層２０に、基板１０の主面１０Ａの一部であるコンタクト領域ＣＲを露出するコンタクトホールＣＨが形成される。コンタクトホールＣＨを形成する工程は、コンタクト領域ＣＲの表面粗さＲａを０．５ｎｍ以上とする工程を含む。コンタクト領域ＣＲに接する電極層５２が形成される。電極層５２および基板１０を加熱することによって、電極層５２とコンタクト領域ＣＲとの間でシリサイド化反応が生じさせられる。【選択図】図８
2015015352.tif 000002
【特許請求の範囲】
【請求項１】
主面を有し炭化珪素から作られた基板上に絶縁層を形成する工程と、
前記絶縁層上に、開口部を有するマスク層を形成する工程と、
前記マスク層を用いて前記絶縁層をエッチングすることにより、前記絶縁層に、前記基板の前記主面の一部であるコンタクト領域を露出するコンタクトホールを形成する工程とを備え、前記コンタクトホールを形成する工程は、前記コンタクト領域の表面粗さＲａを０．５ｎｍ以上とする工程を含み、さらに
前記基板の前記コンタクト領域に接する電極層を形成する工程と、
前記電極層および前記基板を加熱することによって、前記電極層と前記基板の前記コンタクト領域との間でシリサイド化反応を生じさせる工程とを備える、炭化珪素半導体装置の製造方法。
【請求項２】
前記基板は六方晶系の結晶構造を有する、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記基板の前記主面は｛０００１｝面に対して１０°以下のオフ角を有する、請求項２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記電極層を形成する工程は、Ｎｉ原子およびＴｉ原子の少なくともいずれかを有する材料を堆積する工程を含む、請求項１〜３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記絶縁層を形成する工程は、前記絶縁層の表面粗さＲａを０．５ｎｍ以上とする工程を含む、請求項１〜４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記コンタクト領域の表面粗さＲａを０．５ｎｍ以上とする工程は、前記コンタクト領域を荒らす工程を含む、請求項１〜５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記コンタクト領域を荒らす工程は、前記コンタクト領域を酸素プラズマにさらす工程と、前記コンタクト領域を酸素プラズマにさらす工程の後に、前記コンタクト領域をエッチングする工程とを含み、前記コンタクト領域をエッチングする工程は、炭化珪素に対するエッチング速度が酸化珪素に対するエッチング速度よりも大きくなる条件で行なわれる、請求項６に記載の炭化珪素半導体装置の製造方法。
【請求項８】
前記コンタクト領域を荒らす工程が複数回繰り返される、請求項７に記載の炭化珪素半導体装置の製造方法。
【請求項９】
前記コンタクト領域をエッチングする工程は、六フッ化硫黄を含むガスを用いたドライエッチングを行う工程を含む、請求項７または８に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置の製造方法に関し、特に、シリサイド化反応を用いた炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
特開２０１３−１０５９６６号公報（特許文献１）によれば、炭化珪素基板を用いたＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）の製造方法においてソース電極を形成する際にシリサイド化反応を用いることが開示されている。まず、ソース電極が形成されるべき領域において、層間絶縁膜およびゲート絶縁膜が除去される。この領域にＮｉ膜が形成される。その後、加熱処理が施されることで、Ｎｉ膜の少なくとも一部がシリサイド化される。これによりオーミック電極としてのソース電極が形成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１０５９６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
炭化珪素半導体装置のオン抵抗を低くするために、基板と電極とのコンタクト抵抗は小さいことが望ましい。もし基板と電極との接触面積を制限なく大きくすることが許されるのであればコンタクト抵抗を小さくすることは容易であるが、半導体装置の大きさの制限上、接触面積にも制限があるのが通常である。
【０００５】
本発明は上記のような課題を解決するためになされたのものである。本発明の主たる目的は、基板と電極層との接触面積を抑えつつコンタクト抵抗を小さくすることができる炭化珪素半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の炭化珪素半導体装置の製造方法は、以下の工程を有する。
主面を有し炭化珪素から作られた基板上に絶縁層が形成される。絶縁層上に、開口部を有するマスク層が形成される。マスク層を用いて絶縁層をエッチングすることにより、絶縁層に、基板の主面の一部であるコンタクト領域を露出するコンタクトホールが形成される。コンタクトホールを形成する工程は、コンタクト領域の表面粗さＲａを０．５ｎｍ以上とする工程を含む。基板のコンタクト領域に接する電極層が形成される。電極層および基板を加熱することによって、電極層と基板のコンタクト領域との間でシリサイド化反応が生じさせられる。
【発明の効果】
【０００７】
本発明によればコンタクト抵抗をより確実に小さくすることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１における炭化珪素半導体装置の構成を概略的に示す部分断面図である。
【図２】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１工程を概略的に示す部分断面図である。
【図３】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第２工程を概略的に示す部分断面図である。
【図４】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第３工程を概略的に示す部分断面図である。
【図５】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第４工程を概略的に示す部分断面図である。
【図６】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第５工程を概略的に示す部分断面図である。
【図７】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第６工程を概略的に示す部分断面図である。
【図８】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第７工程を概略的に示す部分断面図である。
【図９】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第８工程を概略的に示す部分断面図である。
【図１０】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第９工程を概略的に示す部分断面図である。
【図１１】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１０工程を概略的に示す部分断面図である。
【図１２】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１１工程を概略的に示す部分断面図である。
【図１３】本発明の実施の形態１における絶縁層を形成する工程を概略的に示すフロー図である。
【図１４】本発明の実施の形態２におけるコンタクト領域を荒らす工程を概略的に示すフロー図である。
【図１５】図１４の変形例を示すフロー図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
【００１０】
はじめに概要について、以下の(i)〜(ix)において説明する。
(i)  炭化珪素半導体装置１００の製造方法は、次の工程を有する。主面１０Ａを有し炭化珪素から作られた基板１０上に絶縁層２０が形成される。絶縁層２０上に、開口部ＯＰを有するマスク層８０が形成される。マスク層８０を用いて絶縁層２０をエッチングすることにより、絶縁層２０に、基板１０の主面１０Ａの一部であるコンタクト領域ＣＲを露出するコンタクトホールＣＨが形成される。コンタクトホールＣＨを形成する工程は、コンタクト領域ＣＲの表面粗さＲａを０．５ｎｍ以上とする工程を含む。基板１０のコンタクト領域ＣＲに接する電極層５２が形成される。電極層５２および基板１０を加熱することによって、電極層５２と基板１０のコンタクト領域ＣＲとの間でシリサイド化反応が生じさせられる。
【００１１】
この製造方法によれば、電極層５２が形成されることになるコンタクト領域ＣＲが、表面粗さＲａが０．５ｎｍ以上となるように荒らされる。これによりコンタクト領域ＣＲに微視的な凹凸が形成される。この結果、基板１０の主面１０Ａの巨視的な結晶学的面方位に関わらず、コンタクト領域ＣＲは微視的には様々な面方位を有する。よって、電極層５２とコンタクト領域ＣＲとの間でシリサイド化反応を生じさせる際に、シリサイド化速度の面方位依存性の影響を抑えることができる。これにより、十分なシリサイド化をより確実に生じさせることで、コンタクト抵抗をより確実に小さくすることができる。
【００１２】
(ii)  上記(i)において、基板１０は六方晶系の結晶構造を有してもよい。この場合、シリサイド化速度に六方晶系での面方位依存性が存在するところ、この面方位依存性の影響を抑えることができる。
【００１３】
(iii)  上記(ii)において、基板１０の主面１０Ａは｛０００１｝面に対して１０°以下のオフ角を有してもよい。この場合、仮にコンタクト領域ＣＲの表面粗さＲａが小さいと、シリサイド化速度が特に低くなってしまう。コンタクト領域ＣＲの表面粗さＲａが大きくされると、上述したようにシリサイド化速度の面方位依存性が抑えるので、シリサイド化速度の低下を防止することができる。よってコンタクト抵抗を小さくすることができる。
【００１４】
(iv)  上記(i)〜(iii)において、電極層５２を形成する工程は、Ｎｉ原子およびＴｉ原子の少なくともいずれかを有する材料を堆積する工程を含んでもよい。これにより、電極層５２の材料を、シリサイド化反応を生じさせるのに適したものとすることができる。
【００１５】
(v)  上記(i)〜(iv)において、絶縁層２０を形成する工程は、絶縁層２０の表面粗さＲａを０．５ｎｍ以上とする工程を含んでもよい。これにより、絶縁層２０の大きな表面粗さＲａがコンタクト領域ＣＲに転写されることで、コンタクト領域ＣＲの表面粗さＲａを大きくすることができる。
【００１６】
(vi)  上記(i)〜(v)において、コンタクト領域ＣＲの表面粗さＲａを０．５ｎｍ以上とする工程は、コンタクト領域ＣＲを荒らす工程を含んでもよい。これにより、露出された直後のコンタクト領域ＣＲの表面粗さＲａが０．５ｎｍ未満であっても、電極層５２の形成の前にコンタクト領域ＣＲの表面粗さＲａを０．５ｎｍ以上とすることができる。
【００１７】
(vii)  上記(vi)において、コンタクト領域ＣＲを荒らす工程は、コンタクト領域ＣＲを酸素プラズマにさらす工程と、コンタクト領域ＣＲを酸素プラズマにさらす工程の後に、コンタクト領域ＣＲをエッチングする工程とを含んでもよい。コンタクト領域ＣＲをエッチングする工程は、炭化珪素に対するエッチング速度が酸化珪素に対するエッチング速度よりも大きくなる条件で行なわれてもよい。
【００１８】
この場合、酸素プラズマにより、ＳｉＣのＣ原子に比してＳｉＣのＳｉ原子がより酸化されるので、酸化反応に微視的なむらが生じる。よってその後のエッチングにより表面粗さＲａを大きくすることができる。
【００１９】
(viii)  上記(vii)において、コンタクト領域ＣＲを荒らす工程が複数回繰り返されてもよい。これにより、より確実にコンタクト領域ＣＲの表面粗さＲａを０．５ｎｍ以上とすることができる。
【００２０】
(ix)  上記(vii)または(viii)において、コンタクト領域ＣＲをエッチングする工程は、六フッ化硫黄を含むガスを用いたドライエッチングを行う工程を含んでもよい。これにより、炭化珪素に対するエッチング速度を酸化珪素に対するエッチング速度よりも大きくすることができる。
【００２１】
次に詳細について、以下の実施の形態１および２において説明する。
（実施の形態１）
本実施の形態のＭＯＳＦＥＴ１００（炭化珪素半導体装置）は、電力用半導体装置であり、電流経路に関していわゆる縦型構造を有している。具体的にはＭＯＳＦＥＴ１００は、エピタキシャル基板１０（基板）と、絶縁層２０と、ゲート電極３０と、バッファ膜５１と、ソース電極５２（電極層）と、ソース配線層６０と、ドレイン電極７０とを有する。
【００２２】
エピタキシャル基板１０は、ｎ型（第１導電型）を有する炭化珪素から作られている。エピタキシャル基板１０は、上面１０Ａ（主面）と、上面１０Ａと反対の裏面１１Ｂとを有する。エピタキシャル基板１０は、裏面１１Ｂをなすベース基板１１と、上面１０Ａをなすエピタキシャル層１２とを有する。ベース基板１１およびエピタキシャル層１２は界面１１Ａを介して積層されている。基板１０は、六方晶系の結晶構造を有することが好ましい。この場合、｛０００１｝面に対する上面１０Ａのオフ角は１０°以下が好ましく、５°以下がより好ましい。またこのオフ角は、２°以上が好ましく、３°以上がより好ましい。
【００２３】
エピタキシャル層１２は、ｎ-ドリフト部１３と、ｐボディ部１４と、ｎソース部１５と、ｐ+コンタクト部１６とを有する。ｎ-ドリフト部１３は界面１１Ａ上に設けられれている。ｎ-ドリフト部１３は、ｎ型を有し、ベース基板１１の不純物濃度よりも低い不純物濃度を有する。ｐボディ部１４は、ｎ-ドリフト部１３によって界面１１Ａから隔てられるようにｎ-ドリフト部１３上に設けられている。ｐボディ部１４は上面１０Ａを部分的に構成している。ｐボディ部１４はｐ型（第２導電型）を有する。ｎソース部１５は、上面１０Ａを部分的に構成している。ｎソース部１５は、ｐボディ部１４によってｎ-ドリフト部１３から隔てられている。ｎソース部１５は、ｎ型を有し、ｎ-ドリフト部１３の不純物濃度よりも高い不純物濃度を有する。ｐ+コンタクト部１６は、上面１０Ａを部分的に構成しており、ｐボディ部１４につながっている。ｐ+コンタクト部１６は、ｐ型を有し、ｐボディ部１４の不純物濃度よりも高い不純物濃度を有する。
【００２４】
ゲート絶縁膜２１は、基板１０の上面１０Ａの一部の上に直接設けられている。より具体的には、ゲート絶縁膜２１は、ｎソース部１５とｎ-ドリフト部１３とをつなぐようにｐボディ部１４上に直接設けられている。上面１０Ａのうちゲート絶縁膜２１に覆われている部分、特に上面１０Ａのうちｐボディ部１４から構成されている部分は、０．５ｎｍ未満の表面粗さＲａを有することが好ましく、０．２ｎｍ未満のＲａを有することがより好ましい。ゲート絶縁膜２１はＳｉＯ2（二酸化珪素）から作られていることが好ましい。層間絶縁膜２２はゲート絶縁膜２１上に設けられている。層間絶縁膜２２はＳｉＯ2（二酸化珪素）から作られていることが好ましい。
【００２５】
ゲート絶縁膜２１および層間絶縁膜２２は両者の間にゲート電極３０を挟み込んでいる。言い換えれば、ゲート絶縁膜２１および層間絶縁膜２２を有する絶縁層２０内に、ゲート電極３０が埋め込まれている。絶縁層２０にはコンタクトホールＣＨが設けられている。コンタクトホールＣＨは層間絶縁膜２２およびゲート絶縁膜２１を貫通している。コンタクトホールＣＨは、基板１０の上面１０Ａの一部であるコンタクト領域ＣＲを露出させている。コンタクト領域ＣＲはｎソース部１５およびｐ+コンタクト部１６の各々を露出している。
【００２６】
ゲート電極３０は、ゲート絶縁膜２１上に設けられており、ゲート絶縁膜２１を介してｐボディ部１４上に配置された部分を有する。ゲート電極３０は、たとえばドープトポリシリコンから作られている。
【００２７】
バッファ膜５１はコンタクトホールＣＨの側壁面、すなわち絶縁層２０の側面を覆っている。具体的には、バッファ膜５１はコンタクトホールＣＨ内においてゲート絶縁膜２１および層間絶縁膜２２の各々の側面を覆っている。バッファ膜５１はＡｌ原子およびＳｉ原子を含まないことが好ましく、たとえば、窒化チタン（ＴｉＮ）、窒化タングステン（ＴｉＷ）または窒化タンタル（ＴａＮ）から作られている。バッファ膜５１の厚さは、たとえば０．０２５μｍ以上０．１５μｍ以下である。
【００２８】
ソース電極５２は、コンタクトホールＣＨによって露出されたコンタクト領域ＣＲに接触している。ソース電極５２はバッファ膜５１によってゲート絶縁膜２１から隔てられている。ソース電極５２は、Ｎｉ原子およびＴｉ原子の少なくともいずれかを含むことが好ましく、たとえば、ＴｉＡｌＳｉ合金から作られている。
【００２９】
ドレイン電極７０はエピタキシャル基板１０の裏面１１Ｂ上に設けられている。ドレイン電極７０の材料としてはソース電極５２の材料と同様のものを用い得る。
【００３０】
ソース配線層６０は、ソース電極５２および層間絶縁膜２２を覆うように形成されている。ソース配線層６０は、Ａｌ原子を含むことが好ましく、たとえばアルミニウム層またはアルミニウム合金層である。
【００３１】
次にＭＯＳＦＥＴ１００の製造方法について説明する。
図２に示すように、まずベース基板１１上におけるエピタキシャル成長によってｎ-ドリフト部１３が形成される。エピタキシャル成長は化学気相成長（ＣＶＤ）法によって行い得る。
【００３２】
図３に示すように、ｎ-ドリフト部１３上にｐボディ部１４とｎソース部１５とｐ+コンタクト部１６とが形成される。これらの形成はイオン注入法によって行い得る。次に基板１０を加熱することにより活性化アニールが行われる。このようにして基板１０が準備される。この時点では上面１０Ａの表面粗さＲａは、０．５ｎｍ未満であることが好ましく、０．２ｎｍ未満であることがより好ましい。
【００３３】
図４に示すように、基板１０の上面１０Ａ上にゲート絶縁膜２１が形成される（図１３：ステップＳ１１）。ゲート絶縁膜２１の形成は、基板１０の上面１０Ａの熱酸化により行われることが好ましい。
【００３４】
図５に示すように、ゲート絶縁膜２１上にゲート電極３０が形成される。ゲート電極３０の形成は、たとえば、ＣＶＤ法を用いたドープトポリシリコンの成膜と、フォトリソグラフィ法を用いたパターニングとにより行われる。
【００３５】
図６に示すように、ゲート電極３０を覆う層間絶縁膜２２が形成される（図１３：ステップＳ１２）。これにより基板１０の上面１０Ａ上に、ゲート絶縁膜２１および層間絶縁膜２２を有する絶縁層２０が形成される（図１３：ステップＳ１０）。層間絶縁膜２２の形成は、たとえば、プラズマＣＶＤ法によるＳｉＯ2の堆積によって行い得る。本実施の形態においては、絶縁層２０に含まれる層間絶縁膜２２を形成する工程は、絶縁層２０の表面（図６における絶縁層２０の上面）の表面粗さＲａが０．５ｎｍ以上となるように行われる。大きな表面粗さＲａは、たとえば、層間絶縁膜２２を高い成長レートで形成することにより得られる。ただしこの表面粗さＲａは、５０ｎｍ以下であることが好ましく、１０ｎｍ以下であることがより好ましく、５ｎｍ以下であることがさらに好ましい。
【００３６】
図７に示すように、絶縁層２０の層間絶縁膜２２上に、開口部ＯＰを有するマスク層８０が形成される。マスク層８０は、たとえば、フォトリソグラフィ法によって形成されたレジストパターンである。
【００３７】
図８に示すように、マスク層８０を用いて絶縁層２０がエッチングされる。エッチングは反応性イオンエッチング（ＲＩＥ）により行い得る。ＲＩＥの反応性ガスは、フッ素系ガスが好ましく、たとえばＣＦ4およびＣＨＦ3の混合ガスである。反応性ガスはキャリアガスに混ぜられてもよい。キャリアガスはＡｒガスが好ましい。
【００３８】
このエッチングにより絶縁層２０に、基板１０の上面１０Ａの一部であるコンタクト領域ＣＲを露出するコンタクトホールＣＨが形成される。コンタクト領域ＣＲには、コンタクト領域ＣＲ上に存在していた絶縁層２０の上面の微細な凹凸が転写される。本実施の形態においては絶縁層２０の上面は０．５ｎｍ以上の表面粗さＲａを有するので、コンタクト領域ＣＲの表面粗さＲａも０．５ｎｍ以上とされる。すなわち、コンタクトホールＣＨが形成される際に、コンタクト領域ＣＲの表面粗さＲａが０．５ｎｍ以上となるようにコンタクト領域ＣＲが荒らされる。ただしこの表面粗さＲａは、５０ｎｍ以下であることが好ましく、１０ｎｍ以下であることがより好ましく、５ｎｍ以下であることがさらに好ましい。次にマスク層８０が除去される（図９）。
【００３９】
図１０に示すように、バッファ膜５１が形成される。バッファ膜５１の形成は、スパッタ法を用いた成膜と、フォトリソグラフィ法を用いたパターニングとによって行われ得る。
【００４０】
図１１に示すように、基板１０のコンタクト領域ＣＲに接するソース電極５２が形成される。この際、Ｎｉ原子およびＴｉ原子の少なくともいずれかを有する材料が堆積されることが好ましい。たとえば、まずＴｉ層とＡｌ層とＳｉ層との積層膜がスパッタ法により形成される。そしてこの積層膜がフォトリソグラフィ法を用いてパターニングされる。
【００４１】
次に、ソース電極５２および基板１０を加熱することによって、ソース電極５２と基板１０のコンタクト領域ＣＲとの間でシリサイド化反応が生じさせられる。これによりソース電極５２とコンタクト領域ＣＲとの間の電気的接触がよりオーミックなものとされる。またこの加熱によってソース電極５２が合金化される。加熱の温度は、９５０℃以上１０５０℃以下が好ましく、たとえば１０００℃程度である。
【００４２】
図１２に示すように、ドレイン電極７０が形成される。ドレイン電極７０はソース電極５２と同様の方法によって形成され得る。なおソース電極５２およびドレイン電極７０の加熱は一括して行われてもよい。再び図１を参照して、ソース配線層６０が形成される。これによりＭＯＳＦＥＴ１００が得られる。
【００４３】
本実施の形態によれば、ソース電極５２が形成されることになるコンタクト領域ＣＲが、表面粗さＲａが０．５ｎｍ以上となるように荒らされる。これによりコンタクト領域ＣＲに微視的な凹凸が形成される。この結果、基板１０の主面１０Ａの巨視的な結晶学的面方位に関わらず、コンタクト領域ＣＲは微視的には様々な面方位を有する。よって、ソース電極５２とコンタクト領域ＣＲとの間でシリサイド化反応を生じさせる際に、シリサイド化速度の面方位依存性の影響を抑えることができる。これにより、十分なシリサイド化をより確実に生じさせることで、コンタクト抵抗をより確実に小さくすることができる。
【００４４】
また絶縁層２０が形成される際に、絶縁層２０の表面粗さＲａが０．５ｎｍ以上とされる。これにより、絶縁層２０の大きな表面粗さＲａがコンタクト領域ＣＲに転写されることで、コンタクト領域ＣＲの表面粗さＲａを大きくすることができる。
【００４５】
またコンタクト領域ＣＲの表面粗さＲａが過度に大きくされないことによって、コンタクト領域ＣＲに形成される微細な凹部がｎソース部１５またはｐ+コンタクト部１６を貫通してｐボディ部１４に達してしまうことが防止される。この観点で、コンタクト領域ＣＲの表面粗さＲａは、５０ｎｍ以下であることが好ましく、１０ｎｍ以下であることがより好ましく、５ｎｍ以下であることがさらに好ましい。このためには、絶縁層２０の表面粗さＲａは、５０ｎｍ以下であることが好ましく、１０ｎｍ以下であることがより好ましく、５ｎｍ以下であることがさらに好ましい。
【００４６】
また基板１０は六方晶系の結晶構造を有してもよい。この場合、シリサイド化速度に六方晶系での面方位依存性が存在するところ、この面方位依存性の影響を抑えることができる。特に、基板１０の上面１０Ａが｛０００１｝面に対して１０°以下のオフ角を有する場合、仮にコンタクト領域ＣＲの表面粗さＲａが小さいと、シリサイド化速度が特に低くなってしまう。コンタクト領域ＣＲの表面粗さＲａが大きくされると、上述したようにシリサイド化速度の面方位依存性が抑えるので、シリサイド化速度の低下を防止することができる。よってコンタクト抵抗を小さくすることができる。
【００４７】
またソース電極５２を形成する工程は、Ｎｉ原子およびＴｉ原子の少なくともいずれかを有する材料を堆積する工程を含んでもよい。これにより、ソース電極５２の材料を、シリサイド化反応を生じさせるのに適したものとすることができる。
【００４８】
（実施の形態２）
本実施の形態においては、まず実施の形態１の図２〜図９までとほぼ同様の工程が行われる。ただし本実施の形態においては、実施の形態１と異なり、絶縁層２０が形成される際に、絶縁層２０の表面粗さＲａが必ずしも０．５ｎｍ以上とされなくてもよい。この場合、露出された直後のコンタクト領域ＣＲの表面粗さＲａが０．５ｎｍ未満となり得る。このため、コンタクト領域ＣＲが露出された後に、コンタクト領域ＣＲ（図９）の表面粗さＲａを確実に０．５ｎｍ以上とするために、コンタクト領域ＣＲを荒らす工程（図１４：ステップＳ２０）が行われる。ただしこの表面粗さＲａは、５０ｎｍ以下であることが好ましく、１０ｎｍ以下であることがより好ましく、５ｎｍ以下であることがさらに好ましい。
【００４９】
コンタクト領域ＣＲを荒らす工程（図１４：ステップＳ２０）として具体的には、コンタクト領域ＣＲを酸素プラズマにさらす工程（図１４：ステップＳ２１）と、コンタクト領域ＣＲをエッチングする工程（図１４：ステップＳ２２）とが行われる。コンタクト領域ＣＲをエッチングする工程は、炭化珪素に対するエッチング速度が酸化珪素に対するエッチング速度よりも大きくなる条件で行なわれる。このような条件を有するエッチングは、反応性ガスとしての六フッ化硫黄（ＳＦ6）を含むプロセスガスを用いたドライエッチングによって行われ得る。この後、実施の形態１の図１０〜図１２と同様の工程が行われる。
【００５０】
本実施の形態によれば、コンタクト領域ＣＲが露出された後にコンタクト領域ＣＲが荒らされる。これにより、露出された直後のコンタクト領域ＣＲの表面粗さＲａが０．５ｎｍ未満であっても、ソース電極５２の形成の前にコンタクト領域ＣＲの表面粗さＲａを０．５ｎｍ以上とすることができる。
【００５１】
具体的には、まず、コンタクト領域ＣＲが酸素プラズマにさらされることで、ＳｉＣのＣ原子に比してＳｉＣのＳｉ原子がより酸化される。これにより酸化反応に微視的なむらが生じる。この後に、炭化珪素（ＳｉＣ）に対するエッチング速度が酸化珪素に対するエッチング速度よりも大きくなる条件でコンタクト領域ＣＲがエッチングされる。このエッチングにより表面粗さＲａを大きくすることができる。
【００５２】
なおコンタクト領域ＣＲを荒らすステップＳ２０が上述したように１回行われる代わりに、コンタクト領域ＣＲを荒らすステップＳ２０ａおよびＳ２０ｂが行われてもよい。すなわちコンタクト領域ＣＲを荒らす工程が複数回繰り返されるステップＳ２０Ｖ（図１５）が行われてもよい。ステップＳ２０ａおよびＳ２０ｂの各々は、ステップＳ２０（図１４）と同様に行われ得る。これにより、より確実にコンタクト領域ＣＲの表面粗さＲａを０．５ｎｍ以上とすることができる。
【００５３】
以上のように本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。たとえば、上記各実施の形態においてはコンタクトホールが形成される絶縁層は層間絶縁膜およびゲート絶縁膜を有するが、コンタクトホールが形成される絶縁層がゲート絶縁膜を含まない構成も用い得る。このような構成は、たとえば、コンタクトホールが形成される前にコンタクトホールの近傍からゲート絶縁膜を予め除去しておくことによって得られる。また炭化珪素半導体装置はＭＯＳＦＥＴ以外のＭＩＳＦＥＥＴであってもよい。また炭化珪素半導体装置はＭＩＳＦＥＥＴ以外のトランジスタであってもよく、たとえばＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）であってもよい。この場合、電極層としてソース電極に代わってエミッタ電極が形成される。
【符号の説明】
【００５４】
１０  エピタキシャル基板（基板）
１０Ａ  上面（主面）
１１  ベース基板
１１Ａ  界面
１１Ｂ  裏面
１２  エピタキシャル層
１３  ｎ-ドリフト部
１４  ｐボディ部
１５  ｎソース部
１６  ｐ+コンタクト部
２０  絶縁層
２１  ゲート絶縁膜
２２  層間絶縁膜
３０  ゲート電極
５１  バッファ膜
５２  ソース電極（電極層）
６０  ソース配線層
７０  ドレイン電極
８０  マスク層
１００  ＭＯＳＦＥＴ（炭化珪素半導体装置）
ＣＨ  コンタクトホール
ＣＲ  コンタクト領域
ＯＰ  開口部
【図１】
2015015352.tif 000003
【図２】
2015015352.tif 000004
【図３】
2015015352.tif 000005
【図４】
2015015352.tif 000006
【図５】
2015015352.tif 000007
【図６】
2015015352.tif 000008
【図７】
2015015352.tif 000009
【図８】
2015015352.tif 000010
【図９】
2015015352.tif 000011
【図１０】
2015015352.tif 000012
【図１１】
2015015352.tif 000013
【図１２】
2015015352.tif 000014
【図１３】
2015015352.tif 000015
【図１４】
2015015352.tif 000016
【図１５】
2015015352.tif 000017