(57)【要約】【課題】プリント基板のレイアウトを変更することなく、対策部品を追加実装することができる部品実装モジュールを提供する。【解決手段】部品実装モジュールは、半導体装置と、第１のパッドが形成されたプリント基板と、対策部品と、パッケージの第１のピンと第１のパッドとの間に挿入して配置され、絶縁性基板の一方の面に、第１のパッドと接続された第２のパッドが形成され、絶縁性基板の他方の面に、パッケージの第１のピンと接続された第３のパッド、ならびに、対策部品の第１および第２の端子と接続された第４および第５のパッドが形成された可撓性フィルムとを備える。第２および第５のパッドは、絶縁性基板に開孔されたビアおよび絶縁性基板の両面に形成された配線で接続され、第３および第４のパッドは、絶縁性基板の他方の面に形成された配線で接続されている。【選択図】図１
2015126093.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置を含む１以上の部品が実装された部品実装モジュールであって、
前記半導体装置のパッケージの第１のピンに対応する導電性の第１のパッドが形成されたプリント基板と、
前記部品実装モジュールの動作を改善するための対策部品と、
前記パッケージの第１のピンと前記第１のパッドとの間に挿入して配置され、可撓性のある絶縁性基板の一方の面に、前記第１のパッドとはんだで接続された導電性の第２のパッドが形成され、前記絶縁性基板の他方の面に、前記パッケージの第１のピンとはんだで接続された導電性の第３のパッド、ならびに、前記対策部品のそれぞれ対応する第１および第２の端子とはんだで接続された導電性の第４および第５のパッドが形成された第１の可撓性フィルムとを備え、
前記第２および前記第５のパッドは、前記絶縁性基板に開孔された導電性の第１のビアおよび前記絶縁性基板の一方の面および他方の面に形成された導電性の第１の配線を介して接続され、前記第３および前記第４のパッドは、前記絶縁性基板の他方の面に形成された導電性の第２の配線を介して接続されていることを特徴とする部品実装モジュール。
【請求項２】
前記第１の可撓性フィルムは、前記絶縁性基板の一方の面に、前記プリント基板の２つのパッドのそれぞれとはんだで接続された２つの前記第２のパッドが形成され、前記絶縁性基板の他方の面に、前記パッケージの２つのピンのそれぞれとはんだで接続された２つの前記第３のパッド、および、４端子の前記対策部品のそれぞれ対応する４つの端子とはんだで接続された２つの前記第４のパッドおよび２つの前記第５のパッドが形成されたものである請求項１に記載の部品実装モジュール。
【請求項３】
前記第１の可撓性フィルムは、前記絶縁性基板の一方の面に、前記プリント基板の２以上のパッドのそれぞれとはんだで接続された２以上の前記第２のパッドが形成され、前記絶縁性基板の他方の面に、前記パッケージの２以上のピンのそれぞれとはんだで接続された２以上の前記第３のパッド、および、２以上の前記対策部品のそれぞれについて、前記対策部品の第１および第２の端子のそれぞれとはんだで接続された２以上の第４および第５のパッドが形成されたものである請求項１に記載の部品実装モジュール。
【請求項４】
前記パッケージは、QFP型のパッケージであり、
さらに、前記対策部品が接続されない前記パッケージのピンのそれぞれについて、前記対策部品が接続されない前記パッケージのピンのそれぞれと前記プリント基板の対応するパッドとの間に挿入して配置され、前記絶縁性基板の一方の面に、前記プリント基板の対応するパッドとはんだで接続された導電性の第６のパッドが形成され、前記絶縁性基板の他方の面に、前記パッケージの対応するピンとはんだで接続された導電性の第７のパッドが形成され、前記第６および第７のパッドが、前記絶縁性基板に開孔された導電性の第２のビアおよび前記絶縁性基板の一方の面および他方の面に形成された導電性の第３の配線を介して接続された第２の可撓性フィルムを備える請求項１〜３のいずれか１項に記載の部品実装モジュール。
【請求項５】
前記対策部品が接続されない前記パッケージのピンについて、前記第２の可撓性フィルムの代わりに、１以上の前記第２の可撓性フィルムのレイアウトパターンが形成され、前記第２の可撓性フィルムのレイアウトパターンの数が異なる２以上の第３の可撓性フィルムを組み合わせて構成された第４の可撓性フィルムを備える請求項４に記載の部品実装モジュール。
【請求項６】
前記パッケージは、BGA型のパッケージであり、
前記第１の可撓性フィルムは、さらに、前記対策部品が接続されない前記パッケージのピンのそれぞれについて、前記対策部品が接続されない前記パッケージのピンのそれぞれと前記プリント基板の対応するパッドとの間に挿入して配置され、前記絶縁性基板の一方の面に、前記プリント基板の対応するパッドとはんだで接続された導電性の第６のパッドが形成され、前記絶縁性基板の他方の面に、前記パッケージの対応するピンとはんだで接続された導電性の第７のパッドが形成され、前記第６および第７のパッドが、前記絶縁性基板に開孔された導電性の第２のビアを介して接続されたものである請求項１〜３のいずれか１項に記載の部品実装モジュール。
【請求項７】
半導体装置を含む１以上の部品が実装された部品実装モジュールであって、
前記半導体装置のパッケージの第１および第２のピンのそれぞれに対応する導電性の第１および第２のパッドが形成されたプリント基板と、
前記部品実装モジュールの動作を改善するための対策部品と、
前記パッケージの第１および第２のピンと前記第１および第２のパッドとの間に挿入して配置され、可撓性のある絶縁性基板の一方の面に、それぞれ対応する前記第１および第２のパッドとはんだで接続された導電性の第３および第４のパッドが形成され、前記絶縁性基板の他方の面に、前記パッケージのそれぞれ対応する第１および第２のピンとはんだで接続された導電性の第５および第６のパッド、ならびに、前記対策部品のそれぞれ対応する第１および第２の端子とはんだで接続された導電性の第７および第８のパッドが形成された第１の可撓性フィルムとを備え、
前記第３、前記第５および前記第７のパッドは、前記絶縁性基板に開孔された導電性の第１のビアおよび前記絶縁性基板の一方の面および他方の面に形成された導電性の第１の配線を介して接続され、前記第４、前記第６および前記第８のパッドは、前記絶縁性基板に開孔された導電性の第２のビアおよび前記絶縁性基板の一方の面および他方の面に形成された導電性の第２の配線を介して接続されていることを特徴とする部品実装モジュール。
【請求項８】
請求項１〜７のいずれか１項に記載の第１の可撓性フィルムを使用して、前記プリント基板に前記半導体装置および前記対策部品を実装する部品実装方法であって、
前記プリント基板のパッドと前記第１の可撓性フィルムの一方の面の対応するパッドとを位置合わせして、前記プリント基板の上に前記第１の可撓性フィルムを配置するステップと、
前記第１の可撓性フィルムの一方の面のパッド上に形成された第１のはんだをリフローして溶融させるステップと、
前記溶融された第１のはんだを冷却して固化し、前記プリント基板のパッドと前記第１の可撓性フィルムの一方の面の対応するパッドとを前記第１のはんだで接続するステップと、
前記第１の可撓性フィルムの他方の面のパッドと前記パッケージの対応するピンおよび前記対策部品の対応する端子とを位置合わせして、前記第１の可撓性フィルムの上に前記半導体装置および前記対策部品を配置するステップと、
前記第１の可撓性フィルムの他方の面のパッド上に形成された、前記第１のはんだよりも低融点の第２のはんだを、前記第２のはんだが溶融され、前記第１のはんだが溶融されない温度でリフローして溶融させるステップと、
前記溶融された第２のはんだを冷却して固化し、前記第１の可撓性フィルムの他方の面のパッドと前記パッケージの対応するピンおよび前記対策部品の対応する端子とを前記第２のはんだで接続するステップとを含むことを特徴とする部品実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置や対策部品を含む各種の部品がプリント基板に実装された部品実装モジュールおよびその部品実装方法に関するものである。
【背景技術】
【０００２】
製品や試作品の部品実装モジュールの製作が完成した後、EMI（Electro-Magnetic Interference：電磁妨害）試験等を含む各種の一般的な試験を実施した結果が思わしくない場合、その対策部品として、コンデンサ、フェライトビーズ、ダンピング抵抗、コモンモードノイズフィルタ等を含む、各種の電子部品をプリント基板上に追加実装することにより対策する場合を例にして考える。
【０００３】
まず、対策部品を実験的に実装する段階では、通常は、実験室においてプリント基板の加工等を人手で行うことにより、対策部品を何とかプリント基板上に実装し、その対策効果を確認するのが普通である。
【０００４】
この時、コンデンサ等のように、電源ラインまたは信号ラインとグランドラインとの間に実装するシャント部品の場合、大抵はプリント基板上に既に存在するコンデンサを接続するためのパッドを利用するなどして比較的容易に追加実装が可能な場合が多い。
【０００５】
一方、フェライトビーズ等のように、電源ラインまたは信号ラインに挿入するシリーズ部品の場合、プリント基板上に専用のパッドが無ければ、電源ラインの一部をカットして、そこに対策部品を挿入することで追加実装が可能であるが、プリント基板のレイアウトによっては困難な、あるいは不可能な場合も多々ある。
また、ダンピング抵抗やコモンモードノイズフィルタ等のように、信号ラインに挿入するシリーズ部品の場合、フェライトビーズの場合と同様に、プリント基板上に専用のパッドが無ければ、信号ラインの一部をカットして、そこに対策部品を挿入することで追加実装可能な場合もある。しかし、信号ラインの配線幅は通常細いため、加工は極めて困難であり、実装不可能なことも多くある。
【０００６】
また、ダンピング抵抗やコモンモードノイズフィルタ等のシリーズ部品は、対策効果を引き出すためには出来る限り信号の出力側に近い位置、つまりパッケージのピン直近に実装するのが望ましい。このような観点で考えると、例えばQFP（Quad Flat Package）型のパッケージのピンを持ち上げて、パッケージのピンとプリント基板の対応するパッドとの間にシリーズ部品を挟み込んで実装するというやり方も実験の段階では考えられる。
しかし、近年ではパッケージのピンピッチが狭くなり、パッケージの厚み自体も薄くなってきているため、かなりサイズの小さな電子部品で、かつパッケージのピンピッチと合わなければ実験的に実装することすら出来ない場合が多い。
【０００７】
また、対策部品の効果を確認するために実際にプリント基板のレイアウト変更を行い、新たに作成し直すことも考えられるが、この方法では、対策効果が見られなかった場合に全くの無駄になる。
【０００８】
次に、上記の加工を施して対策部品の追加実装を行い、対策効果の確認が出来た後に、その対策部品を製品に実装する場合の対応としては、いくつか考えられる。
最も一般的な方法は、プリント基板のレイアウトを、所望の対策部品を実装可能なように変更することである。しかし、この場合、当然時間やコストがかかるのは明白である。
この他、特許文献１に示されるように、パッケージ内部に対策部品を埋め込むという方法もあるが、この方法はシリーズ部品には適用できず、シャント部品に限定される上、パッケージのコストが飛躍的に増加することは間違いない。
【０００９】
一方、レイアウトスペースに余裕があれば、対策部品を使用することを見越して、最初から対策部品を実装できるようにプリント基板を作成しておくという方法もある。しかし、仮に対策効果が見られなかった場合、コンデンサ等のシャント部品は外すだけでよいが、シリーズ部品の場合には、代わりに必ず０Ω抵抗等を実装する必要がある。このため、対策部品を使わない場合、対策部品を使用することを見越して作成されていないプリント基板に対して０Ω抵抗等の部品点数が増加するためコストアップとなる。
【００１０】
その他、本発明に関連性のある先行技術文献として、特許文献２がある。
【００１１】
特許文献２には、液晶表示装置に接続されるフレキシブル回路基板の上面に、導電粒子を混合した接着フィルムのテープを貼着し、この接着フィルムのテープにおける上面に、下面に端子電極を突出するように設けた、液晶表示装置で使用される複数個の電子部品を、テープの長手に方向に沿って列状に並べてマウントし、この各電子部品をフレキシブル回路基板への押圧にて圧着するフレキシブル回路基板への部品の実装方法が記載されている。
【００１２】
特許文献２のフレキシブル回路基板の上面には配線パターンが形成されているが、下面には、パッド、配線等のレイアウトパターンは形成されていない。そのため、電源ラインや信号ラインにシリーズ部品を挿入することはできない。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００４−１５８７５３号公報
【特許文献２】特開２０００−１９５９０２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、前記従来技術の問題点を解消し、プリント基板のレイアウトを変更することなく、対策部品を追加実装することができる部品実装モジュールおよび部品実装方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明は、半導体装置を含む１以上の部品が実装された部品実装モジュールであって、
前記半導体装置のパッケージの第１のピンに対応する導電性の第１のパッドが形成されたプリント基板と、
前記部品実装モジュールの動作を改善するための対策部品と、
前記パッケージの第１のピンと前記第１のパッドとの間に挿入して配置され、可撓性のある絶縁性基板の一方の面に、前記第１のパッドとはんだで接続された導電性の第２のパッドが形成され、前記絶縁性基板の他方の面に、前記パッケージの第１のピンとはんだで接続された導電性の第３のパッド、ならびに、前記対策部品のそれぞれ対応する第１および第２の端子とはんだで接続された導電性の第４および第５のパッドが形成された第１の可撓性フィルムとを備え、
前記第２および前記第５のパッドは、前記絶縁性基板に開孔された導電性の第１のビアおよび前記絶縁性基板の一方の面および他方の面に形成された導電性の第１の配線を介して接続され、前記第３および前記第４のパッドは、前記絶縁性基板の他方の面に形成された導電性の第２の配線を介して接続されていることを特徴とする部品実装モジュールを提供するものである。
【００１６】
ここで、前記第１の可撓性フィルムは、前記絶縁性基板の一方の面に、前記プリント基板の２つのパッドのそれぞれとはんだで接続された２つの前記第２のパッドが形成され、前記絶縁性基板の他方の面に、前記パッケージの２つのピンのそれぞれとはんだで接続された２つの前記第３のパッド、および、４端子の前記対策部品のそれぞれ対応する４つの端子とはんだで接続された２つの前記第４のパッドおよび２つの前記第５のパッドが形成されたものであることが好ましい。
【００１７】
また、前記第１の可撓性フィルムは、前記絶縁性基板の一方の面に、前記プリント基板の２以上のパッドのそれぞれとはんだで接続された２以上の前記第２のパッドが形成され、前記絶縁性基板の他方の面に、前記パッケージの２以上のピンのそれぞれとはんだで接続された２以上の前記第３のパッド、および、２以上の前記対策部品のそれぞれについて、前記対策部品の第１および第２の端子のそれぞれとはんだで接続された２以上の第４および第５のパッドが形成されたものであることが好ましい。
【００１８】
また、前記パッケージは、QFP型のパッケージであり、
さらに、前記対策部品が接続されない前記パッケージのピンのそれぞれについて、前記対策部品が接続されない前記パッケージのピンのそれぞれと前記プリント基板の対応するパッドとの間に挿入して配置され、前記絶縁性基板の一方の面に、前記プリント基板の対応するパッドとはんだで接続された導電性の第６のパッドが形成され、前記絶縁性基板の他方の面に、前記パッケージの対応するピンとはんだで接続された導電性の第７のパッドが形成され、前記第６および第７のパッドが、前記絶縁性基板に開孔された導電性の第２のビアおよび前記絶縁性基板の一方の面および他方の面に形成された導電性の第３の配線を介して接続された第２の可撓性フィルムを備えることが好ましい。
【００１９】
また、前記対策部品が接続されない前記パッケージのピンについて、前記第２の可撓性フィルムの代わりに、１以上の前記第２の可撓性フィルムのレイアウトパターンが形成され、前記第２の可撓性フィルムのレイアウトパターンの数が異なる２以上の第３の可撓性フィルムを組み合わせて構成された第４の可撓性フィルムを備えることが好ましい。
【００２０】
また、前記パッケージは、BGA型のパッケージであり、
前記第１の可撓性フィルムは、さらに、前記対策部品が接続されない前記パッケージのピンのそれぞれについて、前記対策部品が接続されない前記パッケージのピンのそれぞれと前記プリント基板の対応するパッドとの間に挿入して配置され、前記絶縁性基板の一方の面に、前記プリント基板の対応するパッドとはんだで接続された導電性の第６のパッドが形成され、前記絶縁性基板の他方の面に、前記パッケージの対応するピンとはんだで接続された導電性の第７のパッドが形成され、前記第６および第７のパッドが、前記絶縁性基板に開孔された導電性の第２のビアを介して接続されたものであることが好ましい。
【００２１】
また、本発明は、半導体装置を含む１以上の部品が実装された部品実装モジュールであって、
前記半導体装置のパッケージの第１および第２のピンのそれぞれに対応する導電性の第１および第２のパッドが形成されたプリント基板と、
前記部品実装モジュールの動作を改善するための対策部品と、
前記パッケージの第１および第２のピンと前記第１および第２のパッドとの間に挿入して配置され、可撓性のある絶縁性基板の一方の面に、それぞれ対応する前記第１および第２のパッドとはんだで接続された導電性の第３および第４のパッドが形成され、前記絶縁性基板の他方の面に、前記パッケージのそれぞれ対応する第１および第２のピンとはんだで接続された導電性の第５および第６のパッド、ならびに、前記対策部品のそれぞれ対応する第１および第２の端子とはんだで接続された導電性の第７および第８のパッドが形成された第１の可撓性フィルムとを備え、
前記第３、前記第５および前記第７のパッドは、前記絶縁性基板に開孔された導電性の第１のビアおよび前記絶縁性基板の一方の面および他方の面に形成された導電性の第１の配線を介して接続され、前記第４、前記第６および前記第８のパッドは、前記絶縁性基板に開孔された導電性の第２のビアおよび前記絶縁性基板の一方の面および他方の面に形成された導電性の第２の配線を介して接続されていることを特徴とする部品実装モジュールを提供する。
【００２２】
また、本発明は、上記のいずれかに記載の第１の可撓性フィルムを使用して、前記プリント基板に前記半導体装置および前記対策部品を実装する部品実装方法であって、
前記プリント基板のパッドと前記第１の可撓性フィルムの一方の面の対応するパッドとを位置合わせして、前記プリント基板の上に前記第１の可撓性フィルムを配置するステップと、
前記第１の可撓性フィルムの一方の面のパッド上に形成された第１のはんだをリフローして溶融させるステップと、
前記溶融された第１のはんだを冷却して固化し、前記プリント基板のパッドと前記第１の可撓性フィルムの一方の面の対応するパッドとを前記第１のはんだで接続するステップと、
前記第１の可撓性フィルムの他方の面のパッドと前記パッケージの対応するピンおよび前記対策部品の対応する端子とを位置合わせして、前記第１の可撓性フィルムの上に前記半導体装置および前記対策部品を配置するステップと、
前記第１の可撓性フィルムの他方の面のパッド上に形成された、前記第１のはんだよりも低融点の第２のはんだを、前記第２のはんだが溶融され、前記第１のはんだが溶融されない温度でリフローして溶融させるステップと、
前記溶融された第２のはんだを冷却して固化し、前記第１の可撓性フィルムの他方の面のパッドと前記パッケージの対応するピンおよび前記対策部品の対応する端子とを前記第２のはんだで接続するステップとを含むことを特徴とする部品実装方法を提供する。
【発明の効果】
【００２３】
本発明によれば、可撓性フィルムを、半導体装置のパッケージのピンとプリント基板の対応するパッドとの間に挿入して配置することにより、プリント基板のレイアウトを変更することなく、対策部品をシリーズ（直列）接続ないしシャント（並列）接続して追加実装することができる。
【図面の簡単な説明】
【００２４】
【図１】（A)および（B)は、それぞれ、本発明の部品実装モジュールの構成を表す一実施形態の側面図およびその部分上面図である。
【図２】（A)および（B)は、それぞれ、図１に示す可撓性フィルムのおもて面および裏面のレイアウトパターンの構成を表す第１の実施形態の概念図である。
【図３】図２に示す可撓性フィルムと対策部品である４端子のコモンモードノイズフィルタとの接続関係を表す一例の回路図である。
【図４】（A)および（B)は、それぞれ、可撓性フィルムのおもて面および裏面のレイアウトパターンの構成を表す第２の実施形態の概念図である。
【図５】図４に示す可撓性フィルムと対策部品である２端子のダンピング抵抗との接続関係を表す一例の回路図である。
【図６】（A)および（B)は、それぞれ、可撓性フィルムのおもて面および裏面のレイアウトパターンの構成を表す第３の実施形態の概念図である。
【図７】図６に示す可撓性フィルムと対策部品である２端子のコンデンサとの接続関係を表す一例の回路図である。
【図８】（A)および（B)は、それぞれ、可撓性フィルムのおもて面および裏面のレイアウトパターンの構成を表す第４の実施形態の概念図である。
【図９】図８に示す可撓性フィルムと対策部品である２端子のコンデンサおよび２端子のフェライトビーズとの接続関係を表す一例の回路図である。
【図１０】半導体装置および可撓性フィルムの各部位の一般的な寸法を表す一例の側面図である。
【図１１】（A)および（B)は、それぞれ、可撓性フィルムのおもて面および裏面のレイアウトパターンの構成を表す第５の実施形態の概念図である。
【図１２】可撓性フィルムのおもて面のレイアウトパターンの構成を表す第６の実施形態の概念図である。
【図１３】本発明の部品実装方法の各工程を表す一例のフローチャートである。
【発明を実施するための形態】
【００２５】
以下に、添付の図面に示す好適実施形態に基づいて、本発明の部品実装モジュールおよび部品実装方法を詳細に説明する。
【００２６】
図１（A)および（B)は、それぞれ、本発明の部品実装モジュールの構成を表す一実施形態の側面図およびその部分上面図である。同図に示す部品実装モジュール１０は、半導体装置１２と、プリント基板１４と、対策部品１６と、可撓性フィルム１８とを備えている。本実施形態の部品実装モジュール１０は、半導体装置１２を含む１以上の部品がプリント基板１４に実装されたものであり、対策部品１６として、４端子のコモンモードノイズフィルタを、差動信号ラインに挿入した場合の例である。
【００２７】
半導体装置１２は、プリント基板１４上に実装された部品である。本実施形態の半導体装置１２は、QFP型のパッケージに封止されたものであり、パッケージは、前述の差動信号ラインに対応する２つのピン２０，２２を含む複数のピンを備えている。
【００２８】
プリント基板１４は、半導体装置１２を含む各種の部品を実装するために、絶縁性基板上に、各種の部品のそれぞれのピンや端子に対応する導電性のパッド、これらのパッドの間を接続する導電性の配線、導電性のビア（ビアホール）等からなるレイアウトパターンが形成されたものである。
本実施形態のプリント基板１４の絶縁性基板上には、半導体装置１２のパッケージのピン２０，２２にそれぞれ対応する位置に導電性の２つのパッド２４，２６が形成されている。
【００２９】
対策部品１６は、半導体装置１２を含めたシステムとしての部品実装モジュール１０の動作を改善するために、可撓性フィルム１８上に実装された電子部品である。本実施形態の対策部品１６は、前述のように、４端子のコモンモードノイズフィルタである。
【００３０】
可撓性フィルム（フレキシブル基板）１８は、対策部品１６が接続される半導体装置１２のパッケージのピンと、プリント基板１４の対応するパッドとの間に挿入して配置され、各種の対策部品１６を実装するために、可撓性のある絶縁性基板の両面上に、対策部品１６が接続される半導体装置１２のパッケージのそれぞれのピン、プリント基板１４のそれぞれのパッド、および、対策部品１６のそれぞれの端子に対応するパッド、ならびに、これらのパッドの間を接続する配線、ビア等からなるレイアウトパターンが形成されたものである。
本実施形態の可撓性フィルム１８は、対策部品１６が接続される半導体装置１２のパッケージのピン２０，２２と、プリント基板１４の対応するパッド２４，２６との間に挿入して配置されている。
【００３１】
図１（A)に示すように、可撓性フィルム１８には、対策部品１６として、４端子のコモンモードノイズフィルタが実装されている。詳細は後述するが、半導体装置１２のパッケージのピン２０，２２は、可撓性フィルム１８に形成されたレイアウトパターン、および、可撓性フィルム１８に実装された対策部品１６を介して、プリント基板１４のそれぞれ対応するパッド２４，２６に接続されている。つまり、対策部品１６は、差動信号ラインにシリーズ接続されている。
【００３２】
次に、本実施形態の可撓性フィルム１８のレイアウトパターンについて説明する。
【００３３】
図２（A)および（B)は、それぞれ、図１に示す可撓性フィルムのおもて面および裏面のレイアウトパターンの構成を表す第１の実施形態の概念図、図３は、図２に示す可撓性フィルムと対策部品である４端子のコモンモードノイズフィルタとの接続関係を表す一例の回路図である。
【００３４】
図２（B)に示すように、本実施形態の可撓性フィルム１８の絶縁性基板の裏面（一方の面）には、プリント基板１４の差動信号ラインのパッド２４，２６にそれぞれ対応する位置に２つのパッド２８，３０が形成されている。パッド２８，３０は、図１（B)に示すプリント基板１４のそれぞれ対応する差動信号ラインのパッド２４，２６とはんだで接続される。
【００３５】
また、図２（A)に示すように、絶縁性基板のおもて面（他方の面）には、半導体装置１２のパッケージの差動信号ピン２０，２２にそれぞれ対応する位置に２つのパッド３２，３４が形成され、さらに、対策部品１６である４端子のコモンモードノイズフィルタの４つの端子にそれぞれ対応する位置に４つのパッド３６，３８，４０，４２が形成されている。パッド３２，３４は、図１（B)に示す半導体装置１２のパッケージのそれぞれ対応する差動信号ピン２０，２２とはんだで接続される。また、図３に示すように、パッド３６，３８，４０，４２は、対策部品１６である４端子のコモンモードノイズフィルタのそれぞれ対応する端子とはんだで接続されている。
【００３６】
パッド３２，３４は、それぞれ、絶縁性基板の裏面に形成されたパッド２８，３０に対して、おもて面の同じ位置に形成されているが、絶縁されている。
【００３７】
さらに、図２および図３に示すように、パッド２８，４０は、絶縁性基板に開孔されたビア４４および絶縁性基板の裏面およびおもて面に形成された配線４８を介して接続されている。同様に、パッド３０，４２は、絶縁性基板に開孔されたビア４６および絶縁性基板の裏面およびおもて面に形成された配線５０を介して接続されている。
また、パッド３２，３６は、絶縁性基板のおもて面に形成された配線５２を介して接続され、パッド３４，３８は、絶縁性基板のおもて面に形成された配線５４を介して接続されている。
【００３８】
つまり、半導体装置１２のパッケージの差動信号ピン２０，２２は、パッド３２，３４、配線５２，５４、パッド３６，３８、対策部品１６である４端子のコモンモードノイズフィルタ、パッド４０，４２、配線４８，５０、ビア４４，４６、配線４８，５０、パッド２８，３０を介して、プリント基板１４のそれぞれ対応する差動信号ラインのパッド２４，２６に接続されている。
【００３９】
このように、部品実装モジュール１０では、半導体装置１２のパッケージの差動信号ピン２０，２２とプリント基板１４のそれぞれ対応する差動信号ラインのパッド２４，２６との間に、対策部品１６である４端子のコモンモードノイズフィルタが実装された可撓性フィルム１８を挿入して配置することにより、差動信号ラインに、対策部品１６である４端子のコモンモードノイズフィルタをシリーズ接続することができる。
【００４０】
次に、本発明の第２の実施形態の可撓性フィルム１８について説明する。
【００４１】
図４（A)および（B)は、それぞれ、可撓性フィルムのおもて面および裏面のレイアウトパターンの構成を表す第２の実施形態の概念図、図５は、図４に示す可撓性フィルムと対策部品である２端子のダンピング抵抗との接続関係を表す一例の回路図である。本実施形態の可撓性フィルム１８は、対策部品１６として、２端子のダンピング抵抗を、信号ラインに挿入する場合の例である。
【００４２】
図４（B)に示すように、本実施形態の可撓性フィルム１８の絶縁性基板の裏面には、プリント基板１４の信号ラインのパッドに対応する位置にパッド５６が形成されている。パッド５６は、プリント基板１４の対応する信号ラインのパッドとはんだで接続される。
【００４３】
また、図４（A)に示すように、絶縁性基板のおもて面には、半導体装置１２のパッケージの信号ピンに対応する位置にパッド５８が形成され、さらに、対策部品１６である２端子のダンピング抵抗の２つの端子にそれぞれ対応する位置に２つのパッド６０，６２が形成されている。パッド５８は、半導体装置１２のパッケージの対応する信号ピンとはんだで接続される。また、図５に示すように、パッド６０，６２は、対策部品１６である２端子のダンピング抵抗のそれぞれ対応する端子とはんだで接続される。
【００４４】
同様に、パッド５８は、絶縁性基板の裏面に形成されたパッド５６に対して、おもて面の同じ位置に形成されている。
【００４５】
さらに、図４および図５に示すように、パッド５６，６２は、絶縁性基板に開孔されたビア６４および絶縁性基板の裏面およびおもて面に形成された配線６６を介して接続されている。
また、パッド５８，６０は、絶縁性基板のおもて面に形成された配線６８を介して接続されている。
【００４６】
つまり、半導体装置１２のパッケージの信号ピンは、パッド５８、配線６８、パッド６０、対策部品１６である２端子のダンピング抵抗、パッド６２、配線６６、ビア６４、配線６６、パッド５６を介して、プリント基板１４の対応する信号ラインのパッドに接続される。
【００４７】
従って、半導体装置１２のパッケージの信号ピンとプリント基板１４の対応する信号ラインのパッドとの間に、対策部品１６である２端子のダンピング抵抗が実装された可撓性フィルム１８を挿入して配置することにより、信号ラインに、対策部品１６である２端子のダンピング抵抗をシリーズ接続することができる。
【００４８】
次に、本発明の第３の実施形態の可撓性フィルム１８について説明する。
【００４９】
図６（A)および（B)は、それぞれ、可撓性フィルムのおもて面および裏面のレイアウトパターンの構成を表す第３の実施形態の概念図、図７は、図６に示す可撓性フィルムと対策部品である２端子のコンデンサとの接続関係を表す一例の回路図である。本実施形態の可撓性フィルム１８は、対策部品１６として、２端子のコンデンサを、電源ラインとグランドラインとの間に挿入する場合の例である。
【００５０】
図６（B)に示すように、本実施形態の可撓性フィルム１８の絶縁性基板の裏面には、プリント基板１４の電源ラインおよびグランドラインのパッドにそれぞれ対応する位置に２つのパッド７０，７２が形成されている。パッド７０，７２は、プリント基板１４のそれぞれ対応する電源ラインおよびグランドラインのパッドとはんだで接続される。
【００５１】
また、図６（A)に示すように、絶縁性基板のおもて面には、半導体装置１２のパッケージの電源ピンおよびグランドピンにそれぞれ対応する位置に２つのパッド７４，７６が形成され、さらに、対策部品１６である２端子のコンデンサの２つの端子にそれぞれ対応する位置に２つのパッド７８，８０が形成されている。パッド７４，７６は、半導体装置１２のパッケージのそれぞれ対応する電源ピンおよびグランドピンとはんだで接続される。また、図７に示すように、パッド７８，８０は、対策部品１６である２端子のコンデンサのそれぞれ対応する端子とはんだで接続される。
【００５２】
同様に、パッド７４，７６は、それぞれ、絶縁性基板の裏面に形成されたパッド７０，７２に対して、おもて面の同じ位置に形成されている。
【００５３】
さらに、図６および図７に示すように、パッド７０，７４は、絶縁性基板に開孔されたビア８２を介して接続され、パッド７２，７６は、絶縁性基板に開孔されたビア８４を介して接続されている。
また、パッド７４，７８は、絶縁性基板のおもて面に形成された配線８６を介して接続され、パッド７６，８０は、絶縁性基板のおもて面に形成された配線８８を介して接続されている。
【００５４】
つまり、半導体装置１２のパッケージの電源ピンは、パッド７４、ビア８２、パッド７０を介して、プリント基板１４の電源ラインのパッドに接続される。同様に、半導体装置１２のパッケージのグランドピンは、パッド７６、ビア８４、パッド７２を介して、プリント基板１４のグランドラインのパッドに接続される。
また、対策部材１６である２端子のコンデンサの一方の端子は、パッド７８、配線８６、パッド７４を介して、半導体装置１２のパッケージの電源ピンに接続され、コンデンサの他方の端子は、パッド８０、配線８８、パッド７６を介して、半導体装置１２のパッケージのグランドピンに接続される。
【００５５】
従って、半導体装置１２のパッケージの電源ピンおよびグランドピンとプリント基板１４のそれぞれ対応する電源ラインおよびグランドラインのパッドとの間に、対策部品１６である２端子のコンデンサが実装された可撓性フィルム１８を挿入して配置することにより、電源ラインとグランドラインとの間に、対策部品１６である２端子のコンデンサをシャント接続することができる。
【００５６】
次に、本発明の第４の実施形態の可撓性フィルム１８について説明する。
【００５７】
図８（A)および（B)は、それぞれ、可撓性フィルムのおもて面および裏面のレイアウトパターンの構成を表す第４の実施形態の概念図、図９は、図８に示す可撓性フィルムと対策部品である２端子のコンデンサおよび２端子のフェライトビーズとの接続関係を表す一例の回路図である。本実施形態の可撓性フィルム１８は、対策部品１６として、２端子のコンデンサを、電源ラインとグランドラインとの間に挿入し、さらに、２端子のフェライトビーズを電源ラインに挿入する場合の例である。
【００５８】
図８（B)に示すように、本実施形態の可撓性フィルム１８の絶縁性基板の裏面には、プリント基板１４のグランドラインおよび電源ラインのパッドにそれぞれ対応する位置に２つのパッド９０，９２が形成されている。パッド９０，９２は、プリント基板１４のそれぞれ対応するグランドラインおよび電源ラインのパッドとはんだで接続される。
【００５９】
また、図８（A)に示すように、絶縁性基板のおもて面には、半導体装置１２のパッケージのグランドピンおよび電源ピンにそれぞれ対応する位置に２つのパッド９４，９６が形成され、対策部品１６である２端子のコンデンサの２つの端子にそれぞれ対応する位置に２つのパッド９８，１００が形成され、さらに、対策部品１６である２端子のフェライトビーズの２つの端子にそれぞれ対応する位置に２つのパッド１０２，１０４が形成されている。パッド９４，９６は、半導体装置１２のパッケージのそれぞれ対応するグランドピンおよび電源ピンとはんだで接続される。また、図９に示すように、パッド９８，１００は、対策部品１６である２端子のコンデンサのそれぞれ対応する端子とはんだで接続され、パッド１０２，１０４は、対策部品１６である２端子のフェライトビーズのそれぞれ対応する端子とはんだで接続される。
【００６０】
同様に、パッド９４，９６は、それぞれ、絶縁性基板の裏面に形成されたパッド９０，９２に対して、おもて面の同じ位置に形成されている。
【００６１】
さらに、図８および図９に示すように、パッド９０，９４は、絶縁性基板に開孔されたビア１０６を介して接続され、パッド９４，９８は、絶縁性基板のおもて面に形成された配線１０８を介して接続されている。また、パッド９２、１０２は、絶縁性基板に開孔されたビア１１２および絶縁性基板のおもて面および裏面に形成された配線１１４を介して接続されている。パッド９６，１００は、絶縁性基板のおもて面に形成された配線１１０を介して接続され、パッド１００，１０４は、絶縁性基板のおもて面に形成された配線１１６を介して接続されている。
【００６２】
つまり、半導体装置１２のパッケージの電源ピンは、パッド９６、配線１１０、パッド１００、配線１１６、パッド１０４、対策部品１６のフェライトビーズ、パッド１０２、配線１１４、ビア１１２、配線１１４、パッド９２を介して、プリント基板１４の電源ラインのパッドに接続される。また、半導体装置１２のパッケージのグランドピンは、パッド９４、ビア１０６、パッド９０を介して、プリント基板１４のグランドラインのパッドに接続される。
また、対策部材１６である２端子のコンデンサの一方の端子は、パッド９８、配線１０８、パッド９４を介して、半導体装置１２のパッケージの電源ピンに接続され、コンデンサの他方の端子は、パッド１００、配線１１０、パッド９６を介して、半導体装置１２のパッケージのグランドピンに接続される。
対策部材１６である２端子のフェライトビーズの一方の端子は、パッド１０２、配線１１４、ビア１１２、配線１１４、パッド９２を介して、プリント基板１４の電源ラインに対応するパッドに接続され、フェライトビーズの他方の端子は、パッド１０４、配線１１６、パッド１００、配線１１０、パッド９６を介して、半導体装置１２のパッケージの電源ピンに接続される。
【００６３】
従って、半導体装置１２のパッケージの電源ピンおよびグランドピンとプリント基板１４のそれぞれ対応する電源ラインおよびグランドラインのパッドとの間に、対策部品１６である２端子のコンデンサおよび２端子のフェライトビーズが実装された可撓性フィルム１８を挿入して配置することにより、電源ラインとグランドラインとの間に、対策部品１６である２端子のコンデンサをシャント接続し、かつ、電源ラインに、対策部品１６である２端子のフェライトビーズをシリーズ接続することができる。
【００６４】
次に、部品実装モジュール１０の製造過程における部品の実装方法について説明する。
【００６５】
例えば、QFP型のパッケージの一部のピンとプリント基板１４の対応するパッドとの間に可撓性フィルム１８を挿入して配置する場合、あらかじめ対象となるパッケージのピンを、可撓性フィルム１８の厚さの分、持ち上げておく必要がある。製造工程でこれを行う場合、例えば、金型等を用いて、対象となるパッケージの一部のピンをあらかじめ持ち上げる等の工程を追加する必要がある。
【００６６】
図１０は、半導体装置および可撓性フィルムの各部位の一般的な寸法を表す一例の側面図である。同図に示すように、QFP型のパッケージのリード（足）の一般的な高さは約５００μm、パッケージのアウターリード（ピン）の一般的な厚さは約１５０μm、半導体装置１２をプリント基板１４上に実装した場合の、パッケージとプリント基板１４との間の一般的な間隔は約１００μm、可撓性フィルム１８の一般的な厚さは約５０μmである。
【００６７】
従って、可撓性フィルム１８を挿入して配置する場合、図１０に示すように、可撓性フィルム１８の厚さの約５０μmの分、対象となるパッケージのアウターリードを予め持ち上げておく必要がある。この５０μmという数値は、パッケージのリードの高さの約５００μmに対して１割程度であるから、対象となるパッケージのアウターリードを持ち上げてもそれほど高い負荷がかからない。従って、金属疲労等でアウターリードの強度が低下する等の心配はほとんどない。
【００６８】
このように、寸法的には、例えば、QFP型のパッケージの一部のピンとプリント基板１４の対応するパッドとの間に可撓性フィルム１８を挿入して配置することは十分実現可能である。
【００６９】
一方、QFP型のパッケージの一部のピンを持ち上げずにそのままの状態で、可撓性フィルム１８を挿入して配置する方法もある。
【００７０】
図１１（A)および（B)は、それぞれ、可撓性フィルムのおもて面および裏面のレイアウトパターンの構成を表す第５の実施形態の概念図である。本実施形態の可撓性フィルム１８は、対策部品１６を実装するためのものではなく、対策部品１６が接続されるQFP型のパッケージの一部のピンとプリント基板１４の対応するパッドとの間に可撓性フィルム１８を挿入して配置する場合に、対策部品１６が接続されないパッケージの残りのピンとプリント基板１４のそれぞれ対応するパッドとの間に挿入して配置することにより、全てのピンの高さを調整するためのものである。
【００７１】
図１１（A)および（B)に示すように、本実施形態の可撓性フィルム１８の絶縁性基板の裏面には、プリント基板１４の対応するパッドとはんだで接続されるパッド１１８が形成され、絶縁性基板のおもて面には、半導体装置１２のパッケージの対応するピンとはんだで接続されるパッド１２０が形成されている。パッド１１８，１２０は、絶縁性基板に開孔されたビア１２２および絶縁性基板の裏面およびおもて面に形成された配線１２４を介して接続されている。
本実施形態の可撓性フィルム１８には、５組の、パッド１１８，１２０、ビア１２２および配線１２４からなるレイアウトパターンが並べて形成されている。
【００７２】
QFP型のパッケージの５つのピンとプリント基板１４のそれぞれ対応する５つのパッドとの間に、本実施形態の可撓性フィルム１８を挿入して配置することにより、パッケージの５つのピンは、それぞれ、対応するパッド１２０、配線１２４、ビア１２２、配線１２４、パッド１１８を介して、プリント基板１４のそれぞれ対応する５つのパッドに接続される。
【００７３】
従って、QFP型のパッケージの一部のピンとプリント基板１４の対応するパッドとの間に可撓性フィルム１８を挿入して配置する場合に、パッケージの残りのピンとプリント基板１４のそれぞれ対応するパッドとの間に、図１１に示す可撓性フィルム１８を挿入して配置することにより、QFP型のパッケージの全てのピンの高さ（実装面）を均一にすることができる。そのため、前述のパッケージの一部のピンを持ち上げる工程は不要となる。
【００７４】
なお、QFP型のパッケージの場合、図１１に示すパッド１１８，１２０、ビア１２２および配線１２４からなるレイアウトパターンが１以上並べて形成され、かつ、パッド１１８，１２０、ビア１２２および配線１２４からなるレイアウトパターンの数が異なる２種類以上の可撓性フィルム１８を用意しておき、それらを組み合わせることにより、ピン数の異なるパッケージにも汎用的に使用することが可能となる。
【００７５】
また、汎用性は薄れるが、図１２に示すように、BGA型のパッケージのピン全体をカバーするレイアウトパターンを用いて、対策部品１６を実装したいピンのみ、外へ引き出して対策部品１６を実装するためのパッドを設けることも可能である。
図１２は、可撓性フィルムのおもて面のレイアウトパターンの構成を表す第６の実施形態の概念図である。
【００７６】
本実施形態の可撓性フィルム１８の絶縁性基板のおもて面には、対策部品１６が接続される、同図中の左下の縦２×横３からなる合計６つのピンのそれぞれに対応する、図４（A)および（B)に示すものと同じレイアウトパターンが形成されている。
これらの６つのピンは、それぞれ、配線１２８によりBGA型のパッケージの全てのピンを含む領域の外へ引き出され、対応する、図４（A)および（B)に示すものと同じレイアウトパターンに接続されている。
【００７７】
それ以外の、対策部品１６が接続されないBGA型のパッケージの残りのピンのそれぞれには、図１１（A)および（B)に示すものと同様のレイアウトパターンが形成されている。
つまり、残りのピンのそれぞれについて、絶縁性基板の裏面には、プリント基板１４の対応するパッドとはんだで接続されるパッドが形成されている。また、絶縁性基板のおもて面には、パッケージの対応する残りのピンとはんだで接続されるパッド１２６が形成されている。
また、残りのピンのそれぞれについて、絶縁性基板のおもて面のパッド１２６は、絶縁性基板の自分自身のパッドの位置に開孔されたビア（パッドオンビア）を介して、絶縁性基板の裏面のパッドに接続されている。
【００７８】
従って、BGA型のパッケージの全てのピンと、プリント基板１４に形成された、BGA型のパッケージの全てのピンのそれぞれ対応するパッドとの間に可撓性フィルム１８を挿入して配置することにより、BGA型のパッケージの全てのピンの高さを均一にすることができるとともに、同図中の左下の縦２×横３からなる合計６つのピンについては、外へ引き出されて形成されたレイアウトパターンのパッドを用いて、対策部品１６を実装することができる。
【００７９】
なお、BGA型のパッケージの場合、図１２に示すレイアウトパターンのパッドの数が異なる２種類以上の可撓性フィルム１８（例えば、縦３×横３からなる合計９個のパッド、縦５×横１からなる合計５個のパッドを含むレイアウトパターンなど）を用意しておくことで同様の対応が可能となる。
【００８０】
あるいは、QFPおよびBGA型のパッケージのいずれにおいても、あらかじめ可撓性のあるロール状の絶縁性基板に、複数のパッドが並べて配置された可撓性フィルム１８を複数の種類用意しておき、必要なパッド数分の所で、用途に応じてカットして使うという方法もある。
【００８１】
最後に、可撓性フィルム１８を使用して、プリント基板１４に半導体装置１２および対策部品１６を実装する際のはんだ付け工程について説明する。
【００８２】
半導体装置１２および対策部品１６を実装する際のはんだ付け工程は、例えば、リフロー方式で実施することができる。
概略すると、まず、プリント基板１４に可撓性フィルム１８をリフロー方式で実装する。この時、半導体装置１２および対策部品１６はまだ実装しない。続いて、可撓性フィルム１８に半導体装置１２および対策部品１６をリフロー方式で実装する。
【００８３】
より詳細には、図１３のフローチャートに示すように、まず、プリント基板１４のパッドと可撓性フィルム１８の裏面の対応するパッドとを位置合わせして、プリント基板１４の上に可撓性フィルム１８を配置する（ステップS1）。
【００８４】
続いて、可撓性フィルム１８の裏面のパッド上に形成されたはんだをリフローして溶融させる（ステップS2）。
【００８５】
そして、溶融されたはんだを冷却して固化し、プリント基板１４のパッドと可撓性フィルム１８の裏面の対応するパッドとをはんだで接続する（ステップS3）。
【００８６】
以上の工程により、プリント基板１４に可撓性フィルム１８を実装することができる。
【００８７】
続いて、可撓性フィルム１８のおもて面のパッドと半導体装置１２のパッケージの対応するピンおよび対策部品１６の対応する端子とを位置合わせして、可撓性フィルム１８の上に半導体装置１２および対策部品１６を配置する（ステップS4）。
【００８８】
続いて、可撓性フィルム１８のおもて面のパッド上に形成されたはんだをリフローして溶融させる（ステップS5）。
この時、可撓性フィルム１８のおもて面と半導体装置１２および対策部品１６との接続に用いるはんだは、プリント基板１４と可撓性フィルム１８の裏面との接続に用いたはんだよりも低融点のものを使用し、可撓性フィルム１８のおもて面と半導体装置１２および対策部品１６との接続に用いるはんだが溶融され、かつ、プリント基板１４と可撓性フィルム１８の裏面との接続に用いたはんだが溶融されない温度でリフローを実施する。
これにより、半導体装置１２および対策部品１６をリフロー工程で実装する際に、既にプリント基板１４に実装されている可撓性フィルム１８がずれないようにすることができる。
【００８９】
そして最後に、溶融されたはんだを冷却して固化し、可撓性フィルム１８のおもて面のパッドとパッケージの対応するピンおよび対策部品１６の対応する端子とをはんだで接続する（ステップS6）。
【００９０】
以上の工程により、可撓性フィルム１８に半導体装置１２および対策部品１６を実装することができる。つまり、プリント基板１４に半導体装置１２および対策部品１６を実装することができる。
【００９１】
部品実装モジュール１０では、可撓性フィルム１８を、半導体装置１２のパッケージのピンとプリント基板１４の対応するパッドとの間に挿入して配置することにより、プリント基板１４のレイアウトを変更することなく、対策部品１６をシリーズ接続ないしシャント接続して追加実装することができる。
また、対策部品１６等の効果を、実験の段階から容易に確認することが可能になる。また、実際に対策部品１６等を実装する場合に、可撓性フィルム１８を製造工程で実装することも可能であるため、そのまま製品に適用することも可能である。この場合、プリント基板１４の設計をやり直す必要がなくなるため、そのための時間やコストを削減することが可能となる。あるいは、少数の製品ロットについてはこれで対応し、その間にプリント基板１４の設計の変更を行うという選択も可能になる。また、各実施形態で例示した可撓性フィルム１８のレイアウトパターンはある程度汎用性があるため、カスタム品に比べて低コストで実施することができる。
【００９２】
なお、上記各実施形態の可撓性フィルム１８のレイアウトパターンは一例であり、本発明の部品実装モジュール１０には、同様の機能を果たす様々なレイアウトパターンの可撓性フィルム１８を使用することができる。
【００９３】
また、上記各実施形態の可撓性フィルム１８のレイアウトパターンは最小構成の例であり、例えば、図４に示すレイアウトパターンを２以上、一列に、アレイ状に、あるいは、千鳥状に並べて配置することも当然可能である。
例えば、図４に示すレイアウトパターンを２つ並べて配置する場合、可撓性フィルム１８の絶縁性基板の裏面には、プリント基板１４の２つのパッドのそれぞれとはんだで接続された２つのパッドが形成され、絶縁性基板のおもて面には、パッケージの２つのピンのそれぞれとはんだで接続された２つのパッド、および、２つの対策部品１６のそれぞれについて、対策部品１６の２つの端子のそれぞれとはんだで接続された２つのパッドが形成される。
【００９４】
また、本発明は、QFPやBGA型のパッケージだけでなく、これ以外の様々な種類のパッケージにも同様に適用することができる。
【００９５】
可撓性フィルム１８は、その構造が柔軟であるため、例えば、パッケージのピン周辺に既に部品が実装されている場合でも、可撓性フィルム１８を折り曲げることにより、既に実装されている部品を避けて実装することが可能であるため、適用の幅は広い。
【００９６】
本発明は、基本的に以上のようなものである。
以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【符号の説明】
【００９７】
１０  部品実装モジュール
１２  半導体装置
１４  プリント基板
１６  対策部品
１８  可撓性フィルム
２０，２２  ピン
２４，２６、２８，３０、３２，３４、３６，３８，４０，４２、５６、５８、６０，６２、７０，７２、７４，７６、７８，８０、９０，９２、９４，９６、９８，１００、１０２，１０４、１１８，１２０  パッド
４４、４６、６４、８２、８４、１０６、１１２、１２２  ビア
４８、５０、５２、５４、６６、６８、８６、８８、１０８、１１０、１１４、１１６、１２４  配線
【図１】
2015126093.tif 000003
【図２】
2015126093.tif 000004
【図３】
2015126093.tif 000005
【図４】
2015126093.tif 000006
【図５】
2015126093.tif 000007
【図６】
2015126093.tif 000008
【図７】
2015126093.tif 000009
【図８】
2015126093.tif 000010
【図９】
2015126093.tif 000011
【図１０】
2015126093.tif 000012
【図１１】
2015126093.tif 000013
【図１２】
2015126093.tif 000014
【図１３】
2015126093.tif 000015