(57)【要約】      （修正有）【課題】データ通信において、調整可能位相及び／又は周波数を有するクロック信号等の信号を生成し、他の信号を追跡する信号を生成する信号発生器を提供する。【解決手段】出力信号の位相は、発振信号と調整可能スレショルドとの比較に基づく。スレショルドの調整に対応して出力信号の位相が調整される。調整可能スレショルドは、トランジスタ回路に関する調整可能バイアス信号を備え、発振信号は、トランジスタ回路への入力として提供され、トランジスタ回路の出力は、出力信号を提供する。【選択図】図２
2015015725.tif 000002
【特許請求の範囲】
【請求項１】
信号を提供するための装置であって、
発振信号を提供するように構成された発振器回路と、
出力信号を提供するために前記発振信号を調整可能スレショルドと比較するように構成された比較器と、
前記出力信号の位相をスキューするために前記調整可能スレショルドを生成するように構成されたスレショルド回路と、を備える、装置。
【請求項２】
一組の調整可能スレショルド値を格納するように構成されたデータメモリであって、前記一組の調整可能スレショルド値の各々は、前記出力信号に関する異なる位相オフセットと関連づけられるデータメモリ、をさらに備え、
前記スレショルド回路は、前記出力信号の前記位相をスキューするために前記調整可能スレショルド値のうちの１つを選択するようにさらに構成される請求項１に記載の装置。
【請求項３】
少なくとも１つのその他の出力信号を提供するために前記発振信号を少なくとも１つのその他の調整可能スレショルドと比較するように構成された少なくとも１つのその他の比較器をさらに備え、
前記スレショルド回路は、前記少なくとも１つのその他の出力信号の各々の出力信号の位相をスキューするために前記少なくとも１つのその他の調整可能スレショルドを生成するようにさらに構成される請求項１に記載の装置。
【請求項４】
一組の調整可能スレショルド値を格納するように構成されたデータメモリであって、前記一組の調整可能スレショルド値の各々は、異なる位相オフセットと関連づけられるデータメモリ、をさらに備え、
前記スレショルド回路は、前記出力信号の前記位相をスキューするために前記組の調整可能スレショルド値のうちの少なくとも１つを選択するようにさらに構成される請求項３に記載の装置。
【請求項５】
前記比較器は、調整可能な決定スレショルドを有するインバータを備え、前記調整可能な決定スレショルドは、前記インバータに前記出力信号の極性を切り換えさせる前記発振信号のレベルを決定するものであり、
前記調整可能なスレショルドの調整は、前記決定スレショルドを変更する請求項１に記載の装置。
【請求項６】
前記比較器は、調整可能バイアスを有するトランジスタ回路を備え、
前記調整可能スレショルドの調整は、前記バイアスを調整する請求項１に記載の装置。
【請求項７】
前記発振器回路は、インバータと並列に結合された水晶発振器を備える請求項１に記載の装置。
【請求項８】
前記スレショルド回路は、追跡ループ内に実装され、
前記追跡ループは、他の信号の位相を追跡するために前記出力信号の前記位相をスキューするように構成される請求項１に記載の装置。
【請求項９】
前記他の信号は、受信された信号から復元されるクロック信号を備える請求項８に記載の装置。
【請求項１０】
前記発振器回路は、１０以上のオーダーの品質係数を有する請求項１に記載の装置。
【請求項１１】
前記出力信号に基づいて超広帯域パルスからデータを復元するように構成されたデータ復元回路をさらに備える請求項１に記載の装置。
【請求項１２】
前記超広帯域パルスは、２０％以上のオーダーの部分的帯域幅、５００ＭＨｚ以上のオーダーの帯域幅、又は２０％以上のオーダーの部分的帯域幅と５００ＭＨｚ以上のオーダーの帯域幅と関連づけられる請求項１１に記載の装置。
【請求項１３】
信号を提供する方法であって、
発振信号を提供することと、
出力信号を提供するために前記発振信号を調整可能スレショルドと比較することと、
前記出力信号の位相をスキューするために前記調整可能スレショルドを生成すること、とを備える、方法。
【請求項１４】
一組の調整可能スレショルド値を格納することであって、前記一組の調整可能スレショルド値の各々は、前記出力信号に関する異なる位相オフセットと関連づけられること、をさらに備え、
前記調整可能スレショルドの前記生成は、前記出力信号の前記位相をスキューするために前記調整可能スレショルド値のうちの１つを選択することを備える請求項１３に記載の方法。
【請求項１５】
少なくとも１つのその他の出力信号を提供するために前記発振信号を少なくとも１つのその他の調整可能スレショルド値と比較することと、
前記少なくとも１つのその他の出力信号の各々の出力信号の位相をスキューするために前記少なくとも１つのその他の調整可能スレショルドを生成すること、とをさらに備える請求項１３に記載の方法。
【請求項１６】
一組の調整可能スレショルド値を格納することであって、前記一組の調整可能スレショルド値の各々は、異なる位相オフセットと関連づけられることをさらに備え、
前記少なくとも１つのその他の調整可能スレショルドの前記生成は、前記出力信号の前記位相をスキューするために前記組の調整可能スレショルド値のうちの少なくとも１つを選択することを備える請求項１５に記載の方法。
【請求項１７】
前記比較は、調整可能な決定スレショルドを有するインバータによって実行され、前記調整可能な決定スレショルドは、前記インバータに前記出力信号の極性を切り換えさせる前記発振信号のレベルを決定するものであり、
前記調整可能なスレショルドの調整は、前記決定スレショルドを変更する請求項１３に記載の方法。
【請求項１８】
前記比較は、調整可能バイアスを有するトランジスタ回路によって行われ、
前記調整可能スレショルドの調整は、前記バイアスを調整する請求項１３に記載の方法。
【請求項１９】
前記発振信号は、インバータと並列に結合された水晶発振器を備える発振器回路によって提供される請求項１３に記載の方法。
【請求項２０】
前記調整可能スレショルドの前記生成は、追跡ループ内に実装され、
前記追跡ループは、他の信号の位相を追跡するために前記出力信号の前記位相をスキューする請求項１３に記載の方法。
【請求項２１】
前記他の信号は、受信された信号から復元されるクロック信号を備える請求項２０に記載の方法。
【請求項２２】
前記発振信号を提供する発振器回路は、１０以上のオーダーの品質係数を有する請求項１３に記載の方法。
【請求項２３】
前記出力信号に基づいて超広帯域パルスからデータを復元することをさらに備える請求項１３に記載の方法。
【請求項２４】
前記超広帯域パルスは、２０％以上のオーダーの部分的帯域幅、５００ＭＨｚ以上のオーダーの帯域幅、又は２０％以上のオーダーの部分的帯域幅と５００ＭＨｚ以上のオーダーの帯域幅と関連づけられる請求項２３に記載の方法。
【請求項２５】
信号を提供するための装置であって、
発振信号を提供するための手段と、
出力信号を提供するために前記発振信号を調整可能スレショルドと比較するための手段と、
前記出力信号の位相をスキューするために前記調整可能スレショルドを生成するための手段と、を備える、装置。
【請求項２６】
一組の調整可能スレショルド値を格納するための手段であって、前記一組の調整可能スレショルド値の各々は、前記出力信号に関する異なる位相オフセットと関連づけられる手段、をさらに備え、
生成するための前記手段は、前記出力信号の前記位相をスキューするために前記調整可能スレショルド値のうちの１つを選択する請求項２５に記載の装置。
【請求項２７】
比較するための前記手段は、少なくとも１つのその他の出力信号を提供するために前記発振信号を少なくとも１つのその他の調整可能スレショルドと比較し、
生成するための前記手段は、前記少なくとも１つのその他の出力信号のうちの各々の出力信号の位相をスキューするために前記少なくとも１つのその他の調整可能スレショルドを生成する請求項２５に記載の装置。
【請求項２８】
一組の調整可能スレショルド値を格納するための手段であって、前記一組の調整可能スレショルド値の各々は、異なる位相オフセットと関連づけられる手段、をさらに備え、
生成するための前記手段は、前記出力信号の前記位相をスキューするために前記組の調整可能スレショルド値のうちの少なくとも１つを選択する請求項２７に記載の装置。
【請求項２９】
比較するための前記手段は、調整可能な決定スレショルドを有するインバータを備え、前記調整可能な決定スレショルドは、前記インバータに前記出力信号の極性を切り換えさせる前記発振信号のレベルを決定するものであり、
前記調整可能なスレショルドの調整は、前記決定スレショルドを変更する請求項２５に記載の装置。
【請求項３０】
比較するための前記手段は、調整可能バイアスを有するトランジスタ回路を備え、
前記調整可能スレショルドの調整は、前記バイアスを調整する請求項２５に記載の装置。
【請求項３１】
提供するための前記手段は、インバータと並列に結合された水晶発振器を備える請求項２５に記載の装置。
【請求項３２】
生成するための前記手段は、追跡ループ内に実装され、
前記追跡ループは、他の信号の位相を追跡するために前記出力信号の前記位相をスキューするように構成される請求項２５に記載の装置。
【請求項３３】
前記他の信号は、受信された信号から復元されるクロック信号を備える請求項３２に記載の装置。
【請求項３４】
提供するための前記手段は、１０以上のオーダーの品質係数を有する請求項２５に記載の装置。
【請求項３５】
前記出力信号に基づいて超広帯域パルスからデータを復元するための手段をさらに備える請求項２５に記載の装置。
【請求項３６】
前記超広帯域パルスは、２０％以上のオーダーの部分的帯域幅、５００ＭＨｚ以上のオーダーの帯域幅、又は２０％以上のオーダーの部分的帯域幅と５００ＭＨｚ以上のオーダーの帯域幅と関連づけられる請求項３５に記載の装置。
【請求項３７】
信号を提供するためのコンピュータプログラム製品であって、
発振信号を提供し、
出力信号を提供するために前記発振信号を調整可能スレショルドと比較し、及び
前記出力信号の位相をスキューするために前記調整可能スレショルドを生成するために少なくとも１つのコンピュータによって実行可能な符号を備えるコンピュータによって読み取り可能な媒体を備える、コンピュータプログラム製品。
【請求項３８】
ヘッドセットであって、
発振信号を提供するように構成された発振器回路と、
出力信号を提供するために前記発振信号を調整可能スレショルドと比較するように構成された比較器と、
前記出力信号の位相をスキューするために前記調整可能スレショルドを生成するように構成されたスレショルド回路と、
前記出力信号の使用を通じて提供されるデータに基づいて音声出力を提供するために適合化されたトランスデューサと、を備える、ヘッドセット。
【請求項３９】
ウォッチであって、
発振信号を提供するように構成された発振器回路と、
出力信号を提供するために前記発振信号を調整可能スレショルドと比較するように構成された比較器と、
前記出力信号の位相をスキューするために前記調整可能スレショルドを生成するように構成されたスレショルド回路と、
前記出力信号の使用を通じて提供されるデータに基づいて指示を提供するために適合化されたユーザインタフェースと、を備える、ウォッチ。
【請求項４０】
無線通信に関する検知デバイスであって、
発振信号を提供するように構成された発振器回路と、
出力信号を提供するために前記発振信号を調整可能スレショルドと比較するように構成された比較器と、
前記出力信号の位相をスキューするために前記調整可能スレショルドを生成するように構成されたスレショルド回路と、
前記出力信号の使用を通じて送信されるべきデータを提供するために適合化されたセンサと、を備える、検知デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
この出願は、同時に提出されて共通して所有される、“SIGNAL GENERATOR WITH ADJUSTABLE FREQUENCY”（調整可能周波数を有する信号生成器）という題名を有し及びＡｔｔｏｒｎｅｙ  Ｄｏｃｋｅｔ  Ｎｏ．０６１００１が割り当てられた米国特許出願、及び“SIGNAL GENERATOR WITH SIGNAL TRACKING”（信号追跡を行う信号生成器）という題名を有し及びＡｔｔｏｒｎｅｙ  Ｄｏｃｋｅｔ  Ｎｏ．０６１０００Ｕ２が割り当てられた米国特許出願に関するものであり、各々の米国特許出願の開示がここにおいて参照されることによってここに組み入れられている。
【０００２】
この出願は、一般的には、データ通信に関するものである。この出願は、より具体的には、ただし排他的でなしに、調整可能位相及び／又は周波数を有するクロック信号等の信号を生成すること、及び他の信号を追跡する信号を生成することに関するものである。
【背景技術】
【０００３】
幾つかの用途においては、通信システムは、周波数及び位相をある程度調整可能な信号を生成することができる。例えば、典型的受信機は、受信された信号からデータを復元するためにクロック信号を用いることができる。この場合は、クロック信号の周波数及び位相は、受信された信号からデータが復元される精度を向上させるために受信された信号の周波数及び位相と同期化することができる。さらに、幾つかのシステムは、異なる時間に及び／又は異なる回路に関して異なる位相を用いることができる多相クロックを採用することができる。
【０００４】
実際上は、希望される周波数及び位相の品質を有する信号を提供するために例えば複雑さ、電力消費量、及びコストに関連する望ましくない妥協をすることが必要になる場合がある。一例として、超広帯域通信システムは、関連するトランシーバ構成要素の電力要求を低減させるために非常に狭いパルス及び高レベルのデューティサイクルを採用することができる。ここで、受信されたデータが復元される有効性は、部分的には、受信されたパルスのタイミングの追跡が適切であることに依存する。しかしながら、相対的に狭いパルス幅を用いることに起因して、十分なレベルの追跡性能を提供する同期化及び追跡構造は、望ましくない複雑さを有することがある。例えば、幾つかの実装においては、同期化及び追跡回路は、適切な周波数及び／又は位相（例えば、多相システムにおける異なるクロック位相）を有する信号を生成するための位相ロックループ又は何らかの形の電圧制御発振器回路を備えることができる。さらに、幾つかの実装においては、同期化及び追跡回路は、高周波発振器と高周波数位相ロックループ（“ＰＬＬ”）又は遅延ロックループ（“ＤＬＬ”）を備えることができる。この場合は、ＰＬＬ／ＤＬＬの動作周波数は、ＰＬＬ／ＤＬＬが追跡及び取得制御信号に関して十分な分解能を提供するような動作周波数を選択することができる。
【０００５】
実際上は、上記の技法は、相対的に複雑になることがあり及び相対的に大量の電力を消費する可能性がある。従って、これらの技法は、多くの用途に関して適しない可能性がある。
【発明の概要】
【０００６】
この開示の側面例の概要が後続する。ここにおいて側面という用語に言及時にはこの開示の１つ以上の側面に言及する場合があることが理解されるべきである。
【０００７】
この開示は、幾つかの側面においては、複雑さが相対的に小さいシステムに関する信号生成方式に関するものである。該システムは、例えば、超広帯域に関する用途において採用可能な受信機を含むことができる。
【０００８】
この開示は、幾つかの側面においては、各々の周波数及び／又は位相を調整可能である１つ以上の信号を生成する回路に関するものである。例えば、幾つかの実装は、複雑さが相対的により小さい同調可能な多相クロック生成器に関するものである。ここで、前記クロック生成器は、関連づけられたデバイス（例えば、受信機）によって処理されるパルスのパルス繰り返し周波数のオーダーの動作周波数を有する低周波発振器を採用することができる。同様に、幾つかの実装は、複雑さが相対的に小さい同期化及び追跡回路によって処理されるパルスのパルス繰り返し周波数のオーダーの動作周波数を有する発振器を採用する前記同期化及び追跡回路に関するものである。
【０００９】
有利なことに、該回路を組み入れたデバイスは、ＰＬＬ又はＤＬＬ等の伝統的なクロッキング方式を採用するデバイスよりも複雑でないことができ、より少ない電力を消費することができ、及びより低い実装コストであることができる。該回路は、デバイスのサイズが相対的に小さく、非常に低い電力消費量を有し、及び非常に低いコストであることが非常に望ましい用途、例えば超広帯域、において特に有利であることができる。
【００１０】
幾つかの側面においては、信号生成器は、調整可能位相出力信号を生成し、前記出力信号の位相は、発振信号と調整可能スレショルド（例えば、調整可能な基準信号）の比較に基づく。この場合は、前記スレショルドを調整することは、その結果、前記出力信号の位相をそれに対応して調整することになる。例えば、幾つかの実装においては、前記調整可能スレショルドは、トランジスタ回路に関する調整可能バイアス信号を備え、前記発振信号は、前記トランジスタ回路への入力として提供され、前記トランジスタ回路の前記出力は、前記出力信号を提供する。上記の技法は、１つ以上の同調可能多相クロックを提供するために１つ以上の信号生成器回路において採用することが可能である。
【００１１】
幾つかの側面においては、信号生成器は、出力信号を生成し、前記出力信号の周波数及び／又は位相は、発振信号の周波数を一時的に調整することによって調整される。例えば、幾つかの実装においては、前記発振信号の周波数は、前記出力信号の位相のわずかな変化（例えば、スキュー）を生じさせるために短時間だけ調整される。さらに、幾つかの実装においては、前記発振信号の周波数は、２つの基本周波数値間に存在する有効周波数を有する出力信号を提供するために繰り返し一時的に調整される。幾つかの側面においては、前記発振信号の周波数は、１つ以上のリアクティブ回路を発振器回路に選択的に結合することによって及び／又は１つ以上のリアクティブ回路のリアクタンスを変えることによって調整される。
【００１２】
幾つかの側面においては、１つ以上の出力信号の周波数及び位相は、１つ以上の入力信号を追跡するように調整される。ここで、少なくとも１つの制御信号は、前記出力信号が導き出される発振信号の周波数を制御するように調整される。さらに、各出力信号の位相は、前記発振信号と関連づけられた調整可能スレショルドとの比較に基づいて調整される。
【図面の簡単な説明】
【００１３】
この開示のこれらの及びその他の特徴、側面及び利点は、以下の発明を実施するための形態、添付された請求項及び添付図を参照して検討することでより完全に理解されるであろう。
【図１】無線通信システムの幾つかの側面例の単純化されたブロック図である。
【図２】多相信号を提供するように構成された信号生成器回路の幾つかの側面例の単純化された略図である。
【図３】多相信号をどのようにして提供できるかを示す例を描いた単純化されたタイミング図である。
【図４】多相信号を提供するように構成された信号生成器回路の幾つかの側面例の単純化された略図である。
【図５】多相信号を提供するように構成された信号生成器回路の幾つかの側面例の単純化された略図である。
【図６】少なくとも１つの多相信号を提供するために実行することができる動作の幾つかの側面例のフローチャートである。
【図７】調整可能な位相及び／又は周波数の信号を提供するように構成された信号生成器回路の幾つかの側面例の単純化された略図である。
【図８】調整可能な位相及び／又は周波数の信号を提供するように構成された信号生成器回路の幾つかの側面例の単純化された略図である。
【図９】信号の位相をスキューするために実行することができる動作の幾つかの側面例のフローチャートである。
【図１０】信号の位相のスキュー例を示す単純化されたタイミング図である。
【図１１】信号の有効周波数を調整するために実行することができる動作の幾つかの側面例のフローチャートである。
【図１２】信号の有効周波数の調整例を示す単純化されたタイミング図である。
【図１３】位相外れ信号例を示す単純化されたタイミング図である。
【図１４】追跡ループの幾つかの側面例の単純化されたブロック図である。
【図１５】追跡ループの幾つかの側面例の単純化されたブロック図である。
【図１６】少なくとも１つの信号を追跡するために実行することができる動作の幾つかの側面例のフローチャートである。
【図１７】通信システムの幾つかの側面例の単純化されたブロック図である。
【図１８】通信構成要素の幾つかの側面例の単純化されたブロック図である。
【図１９】ここにおいて教示される１つ以上の信号を提供するように構成された装置の幾つかの側面例の単純化されたブロック図である。
【図２０】ここにおいて教示される１つ以上の信号を提供するように構成された装置の幾つかの側面例の単純化されたブロック図である。
【図２１】ここにおいて教示される１つ以上の信号を提供するように構成された装置の幾つかの側面例の単純化されたブロック図である。
【００１４】
共通の慣例により、図面において示される様々な特徴は、一定の縮尺で描くことができない場合がある。従って、様々な特徴の寸法は、明確化を目的として意図的に拡大又は縮小されることがある。さらに、図面の一部は、明確化を目的として単純化されることがある。従って、図面は、所定の装置（例えば、デバイス）又は方法のすべての構成要素を描くことはできない。最後に、本明細書及び図全体にわたり、同様の特徴は同様の参照数字を用いて表すことができる。
【発明を実施するための形態】
【００１５】
この開示の様々な側面が以下において説明される。ここにおける教示は非常に様々な形態で具現化できること及びここにおいて開示されるあらゆる特定の構造、機能、又はその両方は単なる代表例であるにすぎないことが明確なはずである。ここにおける教示に基づき、当業者は、ここにおいて開示される側面はあらゆるその他の側面と独立して実装できること及びこれらの側面のうちの２つ以上を様々な方法で結合できることを理解すべきである。例えば、ここにおいて説明される側面のうちのあらゆる数の側面を用いて装置を実装することができ又は方法を実践することができる。さらに、該装置は、ここにおいて説明される側面のうちの１つ以上の側面に加えたその他の構造、機能、又は構造と機能又は前記側面以外の構造、機能、又は構造と機能を用いて実装することができ又は該方法を実践できる。上記の一例として、幾つかの側面においては、装置は、調整可能位相を有する出力信号を提供するために発振信号を調整可能スレショルドと比較するように構成された比較器を備えることができる。さらに、幾つかの側面においては、該比較器は、他の信号を追跡する信号を提供するための装置において実装することが可能である。
【００１６】
図１は、無線デバイス１０２が無線デバイス１０４と通信する通信システム１００の幾つかの側面例を示す。特に、図１は、デバイス１０２の送信経路の幾つかの構成要素１０６と１０８及びデバイス１０４の受信経路の幾つかの構成要素１１０と１１２を示す。
【００１７】
信号の送信及び受信と関係して、デバイス１０２及び１０４は、調整可能な周波数及び／又は位相を有する信号を生成することができる。例えば、デバイス１０２は、１つ以上の調整可能位相クロック信号を生成するクロック生成器１１４を採用することができる。該信号は、例えば、デバイス１０２の送信経路を通じてのデータフローを同期化させるために用いることができる。
【００１８】
デバイス１０４の受信経路は、同様のクロック生成器１１６を採用することができる。ここで、クロック生成器１１６は、マスタ受信クロックを受信された信号と同期化させるために用いることができる１つ以上の多相クロック信号を生成することができる。例えば、２方向通信中において、送信機マスタクロック及び受信機マスタクロックは、タイミングを整合させることができないことがある。従って、以下においてさらに詳細に説明されるように、調整可能周波数／位相クロック生成器１１６は、受信されたデータ信号と周波数及び位相の点で同期化された受信クロック信号を提供するために同期化及び追跡回路１１８において採用することができる。
【００１９】
クロック生成器１１６によって提供される多相クロック信号は、信号取得手順中にも用いることができる。例えば、調整可能位相信号は、受信クロック信号に関する正確な位相オフセットを見つけるために（例えば、仮説試験中に）探索アルゴリズムと関係させて採用することができる。ここで、受信された信号の位相は知らないことができることが理解されるべきである。従って、デバイス１０４は、受信クロック信号の位相を相対的に小さいステップで調整することができ、それにより、各位相値において、デバイスは、受信された信号にロックするのを試みる。以下においてさらに詳細に説明されるように、ここにおいて教示されるクロック生成器は、一連の位相オフセットを提供するための効率的な機構を提供することができる。
【００２０】
さらに、幾つかの実装においては、無線デバイス（例えば、デバイス１０２又は１０４）は、各無線デバイスのマスタクロックの位相が異なることができる複数の無線デバイスに送信する又はこれらの複数の無線デバイスから受信することができる。ここで、複数の無線デバイスと関連づけられた異なるクロック位相を一致させるためにローカルクロックの位相を容易に切り換えるのが望ましい場合がある。例えば、デバイス１０４は、１つの無線デバイスから受信時に１つのローカル位相を選択し、他の無線デバイスから受信時に他のローカル位相を選択することができる。以下においてさらに詳細に説明されるように、ここにおいて教示されるクロック生成器は、複数のクロック位相を提供するための効率的な機構を提供することができる。
【００２１】
上記を念頭に置き、幾つかの信号生成器装置例及び動作例がさらに詳細に説明される。後述される特定の構成要素及び動作は例示を目的として提供されること、及びここにおける教示に従って構築された装置はその他の構成要素を採用できること及びその他の種類の動作と関係させて使用可能であることが理解されるべきである。
【００２２】
図２は、調整可能位相を有する少なくとも１つの出力信号を生成するように構成可能な信号生成器回路２００（例えば、クロック生成器）の側面例を示す。具体的には、回路２００は、出力信号Φ１乃至ΦＮによって表される１つ以上の分岐において出力信号を提供することができる。ここで、各分岐は、２０２Ａ乃至２０２Ｎの指定記号がそれぞれ付された調整可能位相回路を含む。
【００２３】
図２に示されるように、幾つかの実装においては、信号生成器は、相対的に単純な発振器回路を用いて実装することができる。例えば、発振器回路は、バッファ、高質増幅器、又はその他の適切なデバイス２０６に並列に結合された水晶発振器２０４を備えることができる。幾つかの実装においては、デバイス２０６は、インバータを備える。発振器回路は、図２においてΦ０の指定記号が付された出力信号（例えば、方形波クロック信号）を生成する。
【００２４】
幾つかの実装においては、ここにおいて教示される発振器回路（例えば、発振器２０４とインバータ２０６とを備える回路）は、相対的に高質の係数（一般的には回路の“Ｑ”と呼ばれる）を有することができる。幾つかの側面においては、高Ｑ信号は、調波成分を実質的に有さないことができる（例えば、この信号は、実質的に単調波である）。従って、高Ｑ信号はジッタが実質的に存在しないことができるため該信号の使用を通じて（後述されるような）相対的に正確な位相変化を得ることができる。幾つかの実装においては、発振器回路の品質係数は、１０以上のオーダーであることができる。
【００２５】
回路２０２Ａ乃至２０２Ｎによって生成される出力信号Φ１乃至ΦＮの位相は、制御信号ＶＣ１乃至ＶＣＮによってそれぞれスキューされる。従って、出力信号Φ１乃至ΦＮのうちの所定の出力信号の位相は、その他の出力信号の位相と無関係に設定することができる。さらに、出力信号Φ１乃至ΦＮの位相は、発振器回路の出力信号Φ０の位相と異なることができる。
【００２６】
図３は、制御信号ＶＣ１乃至ＶＣＮと出力信号Φ１乃至ΦＮとの間における関係例を単純化した形で示した幾つかの波形を描く。最上の波形は、発振器２０４によって生成されて回路２０２Ａ乃至２０２Ｎの入力部に提供される正弦波に似た信号Ａを示す。最上の波形は、水平線３０２Ａ、３０２Ｂ、及び３０２Ｎによって表される幾つかの決定レベル例も描く。
【００２７】
その下の波形は、出力信号Φ０を単純化した形で示す。この波形は、出力信号Φ０が（例えば、垂直線３０４Ａによって表されるように）低から高に移行するか又はその逆に移行する時間がデバイス２０６の決定レベルに基づくことも示す。この例においては、この決定レベルは、水平線３０２Ａによって表される。換言すると、デバイス２０６は、入力信号Ａが決定レベル３０２Ａと交差するごとに出力信号Φ０における移行を生成する。
【００２８】
出力信号Φ１に関する波形は、この信号は入力信号Ａが異なる決定レベル（例えば、決定レベル３０２Ｂ）と交差するときに移行するように設定できることを示す。この決定点は、垂直線３０４Ｂによって表される。この場合には、制御信号ＶＣ１の値は、回路２０２Ａに関する決定レベルを制御する。他方、決定レベルの変化は、回路２０２Ａのインバータにより早期に又はより後にトリガさせる。
【００２９】
同様に、出力信号ΦＮに関する波形は、この信号は入力信号Ａがさらに他の決定レベル（例えば、決定レベル３０２Ｎ）と交差するときに移行するように設定できることを示す。この決定点は、垂直線３０４Ｎによって表される。ここで、制御信号ＶＣ１の値は、回路２０２Ｎに関する決定レベルを制御する。
【００３０】
調整可能位相回路（例えば、回路２０２Ａ及び２０２Ｎ）は、様々な方法で実装可能である。例えば、調整可能位相回路は、入力信号（例えば、入力信号Ａ）のレベルを調整可能スレショルド（例えば、調整可能基準信号）と比較する比較器を備えることができる。該比較器は、例えば、調整可能決定スレショルドを有するバッファ（例えば、インバータ）、調整可能バイアスを有するトランジスタ回路、演算増幅器、又は入力信号のレベルに基づいて切り換え決定を行いその切り換え決定を制御するためにスレショルドが用いられるその他の回路、を含む様々な形態をとることが可能である。
【００３１】
図４は、制御信号ＶＣの形の調整可能スレショルドがトランジスタ回路４００（例えば、インバータ）の出力信号ΦＮの位相を制御する例を示す。この例においては、制御信号ＶＣは、トランジスタ回路４００のバイアスレベルを制御するために抵抗器４０２を介してトランジスタ４０４Ａ及び４０４Ｂのゲートに結合される。トランジスタ回路４００のバイアスのレベルは、トランジスタ回路４００の切り換え決定レベルを決定する。従って、図３に示されるのと同様の方法で、入力信号Ａがこの決定レベルと交差するときにトランジスタ回路４００が出力信号ΦＮにおいて移行を提供する。
【００３２】
図４に示されるように、幾つかの実装においては、発振器回路からの信号（例えば、入力信号Ａ）は、容量素子（例えば、キャパシタ）４０６を介してトランジスタ４０４Ａ及び４０４ＢのゲートにＡＣ結合される。この方法により、発振器回路は、トランジスタ回路４００から切り離すことができ、それによりトランジスタ回路４００による発振器回路の電位負荷（ｐｏｔｅｎｔｉａｌ  ｌｏａｄｉｎｇ）を低減させることができる。
【００３３】
図５に関して、幾つかの実装においては、信号生成器５００は、信号生成器５００に関する１つ以上の出力信号位相を定義するための（例えばデータメモリに格納された）ルックアップテーブル又はその他の適切なデータ構造５０４を組み入れるか又は該ルックアップテーブル又はその他の適切なデータ構造５０４へのアクセスが可能なスレショルド回路５０２を含むことができる。例えば、ルックアップテーブル５０４は、１つ以上の位相エントリΔΦ乃至ＮΔΦと関連づけることができる１つ以上のスレショルド値（例えば、制御電圧エントリＶＣ１乃至ＶＣＮ）を表す情報を含むことができる。ここで、特定の制御電圧を選択することは、シンボルΔΦによって表される希望される移相を提供することができる。格納された情報は、様々な形をとることが可能である。例えば、幾つかの実装においては、格納された情報は、スレショルドの実際の値を備えることができる。その他の実装においては、格納された情報は、（例えば、ルックアップテーブル５０４内の隣接値に関する）オフセット値を備えることができる。
【００３４】
図５の例においては、発振器回路５０６は、１つ以上の位相調整器５０８Ａ乃至５０８Ｎ（総じて“位相調整器５０８”）によって位相遅延される（例えば、図２の信号Ａに類似する）発振信号を生成する。この場合は、位相調整器５０８の各々によって生成される出力信号（例えば、出力信号Φ１乃至ΦＮ）の位相は、ルックアップテーブル５０４の１つ以上のエントリに基づいて制御することができる。
【００３５】
ルックアップテーブル５０４又はその他の同様の構造は、実際には所定のデバイスが複数のデバイスと同時並行して通信することができる実装において有利に採用することができる。例えば、幾つかの実装においては、超広帯域受信機は、各パルスストリームが相対的に高いパルス間デューティサイクルを採用する異なる送信機から同時並行してパルスストリームを受信することができる。この場合は、受信機は、異なる送信機によって送信されたパルスを復元するために異なるパルスストリーム間で（例えば、各々のパルスごとに）連続的に切り換わることができる。従って、受信機は、パルスストリームの各々に関する位相情報をルックアップテーブル５０４に格納すること及び受信機がパルスストリームのうちの所定の１つからパルスを受信するのを選択するごとにエントリのうちの１つにアクセスすることができる。
【００３６】
ルックアップテーブル５０４は、様々な方法で実装可能である。例えば、幾つかの実装においては、ルックアップテーブル５０４は、特定のレジスタアドレスを選択するとその結果Ｉ／Ｏレジスタが所定の信号レベルを出力することになるＩ／Ｏレジスタを備えることが可能である。代替として、幾つかの実装においては、ルックアップテーブル情報は、単にデータメモリ内に格納することが可能である。この場合は、位相調整器５０８の各々は、位相調整器の位相を設定するためにルックアップテーブル５０４からの該当値を用いて構成することができる。
【００３７】
幾つかの実装においては、ルックアップテーブル５０４内のエントリは、ルックアップテーブル５０４内に記入されるべき値を決定する制御回路によって提供することができる。例えば、回路５００が追跡ループ内に組み入れられる実装においては、追跡ループが所定の信号に同期化時に、追跡ループは、追跡ループが同期化している特定の信号と関連づけられたエントリをルックアップテーブル５０４内に入れることができる。この方法により、追跡ループがその信号と再同期化する必要がある場合に、追跡ループは、ルックアップテーブル５０４に格納された対応値を参照することができる。
【００３８】
幾つかの実装においては、ルックアップテーブル５０４は、制御電圧エントリのうちのいずれかをいずれかの位相調整器５０８に提供するように構成することができる。例えば、位相調整器５０８Ａは、制御電圧ＶＣ１乃至ＶＣＮを用いて構成することが可能である。
【００３９】
同様に、位相調整気５０８Ｎは、制御電圧ＶＣ１乃至ＶＣＮのうちのいずれかを用いて構成することが可能である。
【００４０】
幾つかの実装においては、ルックアップテーブル５０４は、位相調整器５０８のうちの対応する１つに制御電圧エントリのうちの特定の１つを提供するように構成することができる。例えば、制御電圧ＶＣ１は、位相調整器５０８Ａに提供することができ、制御電圧ＶＣＮは位相調整器５０８Ｎに提供することができる。該実装は、例えば、出力信号Φ１乃至ΦＮが多相クロックバスの各部分を備える多相クロックバスを提供するために用いることができる。
【００４１】
上記に鑑み、信号生成器は、様々な用途において採用可能であることが理解されるべきである。例えば、単一の調整可能位相分岐（例えば、Φ１）を採用する信号生成器は、クロック信号を生成するために用いることができ、制御電圧ＶＣ１を調整することによってクロック信号の位相を必要に応じて選択的にスキューさせることが可能である。さらに、幾つかの位相分枝（ｐｈａｓｅ  ｂｒａｎｃｈ）（例えば、Φ１乃至ΦＮで、Ｎは、位相分枝数）を採用する信号生成器は、各信号が制御電圧ＶＣ１乃至ＶＣＮのうちの各々の１つによって定義される異なる位相を有する幾つかの信号を提供することが可能である。上述されるように、該構成は、多相クロックバスを提供するための採用することができる。
【００４２】
次に、信号生成器（例えば、回路２００）の動作例が、図６のフローチャートと関係させて説明される。便宜上、図６の動作（又はここにおいて説明又は教示されるその他の動作）は、特定の構成要素（例えば、回路２００）によって実行される動作として説明することができる。しかしながら、これらの動作は、その他の種類の構成要素によって実行可能であること及び異なる数の構成要素を用いて実行可能であることが理解されるべきである。ここにおいて説明される動作のうちの１つ以上は、所定の実装においては採用できないことも理解されるべきである。
【００４３】
ブロック６０２によって表されるように、信号生成器は、任意選択で、１つ以上の出力信号の位相をスキューするために用いられる１つ以上の調整可能スレショルド（例えば、基準信号）を定義するための１つ以上のスレショルド値又はその他の適切な情報（例えば、制御電圧）を定義することができる。ブロック６０４において、信号生成器は、発振信号を提供する。この発振信号は、例えば、図２の入力信号Ａを備えること可能である。出力信号生成器（例えば、比較器）は、出力信号を提供するために発振信号を調整可能スレショルドと比較する（ブロック６０６）。ブロック６０８において、ある時点において、スレショルド生成器（例えば、回路５０２）は、スレショルドを調整するための１つ以上の新しいスレショルド値を選択することができる。従って、ブロック６１０において、各出力信号の位相は、対応するスレショルドの調整結果としてスキューされる。ブロック６１２によって表されるように、各出力信号は、希望される信号処理を提供するために対応する回路において採用することができる。例えば、以下においてさらに詳細に説明されるように、幾つかの実装においては、出力信号は、受信された信号からデータを復元するために用いられるクロック信号を備えることができる。
【００４４】
今度は図７及び８に関して、幾つかの側面においては、発振器回路によって生成される信号の周波数は、発振器回路に結合されるリアクティブ回路を再構成することによって変化させることができる。例えば、制御回路は、発振器回路のキャパシタンス及び／又はインダクタンスを動的に変化させそれによって発振器回路の動作周波数を変化させるように構成することが可能である。図７は、発振器回路のキャパシタンス及び／又はインダクタンスの変化を生じさせるようにするために１つ以上のリアクティブ素子を選択的に発振器回路に結合させるか又は発振器回路から切り離すことが可能な例を示す。逆に、図８は、調整可能リアクティブ素子が発振器回路に結合され、それによって発振器回路のキャパシタンス及び／又はインダクタンスの変化を生じさせるようにこれらの構成要素の各々のリアクタンスを調整することが可能な例を示す。
【００４５】
図７において、制御信号生成器７０２を備える制御回路は、（例えば、ダッシュ線７０４によって表されるように）リアクティブ回路の１つ以上のスイッチ７０６を制御することが可能で、スイッチ７０６は、可変リアクタンスを選択的に発振器回路７０８に結合するように適合化される。リアクティブ回路は、例えば、１つ以上の容量素子（例えば、キャパシタ）７１０、１つ以上の誘導素子（例えば、誘導子）７１２、又は１つ以上の容量素子７１０と１つ以上の誘導素子７１２の組み合わせを備えることができる。ここで、各スイッチ７０６は、リアクティブ回路の電気信号経路を選択的にメーク又はブレークするために制御信号７０４によって制御可能なトランジスタ又はその他の適切なデバイスを備えることができる。
【００４６】
図８において、制御信号生成器８０２を備える制御回路は、（例えば、ダッシュ線８０４によって表されるように）発振器回路８０６に結合される可変リアクティブ構成要素の制御入力を駆動することができる。 図８において点線８０８によって表されるように、幾つか実装においては、可変リアクティブ構成要素は、１つ以上の可変容量素子８１０、１つ以上の可変誘導素子８１２、又は１つ以上の可変容量素子８１０と１つ以上の可変誘導素子８１２の組み合わせを備えることができる。この場合は、制御信号の規模又はその他の特性が、各調整可能容量素子又は調整可能誘導素子の内部回路に影響を及ぼすことが可能であり、このことは、調整可能容量素子の有効キャパシタンス又は調整可能誘導素子の有効インダクタンスの対応する変化を引き起こすことが可能である。
【００４７】
幾つかの側面においては、発振器回路によって生成された発振信号の周波数及び／又は位相は、発振器回路と関連づけられたリアクティブ回路を一時的に再構成することによって調整可能である。例えば、リアクティブ回路の構成を制御する制御信号は、相対的に素早くトグルし、それによって発振器回路のキャパシタンス及び／又はインダクタンスの一時的変化を生じさせることが可能である。回路のリアクタンスのこの一時的変化は、発振信号の周波数の一時的変化に結び付く。
【００４８】
今度は図９乃至１２に関して、信号生成器は、発振信号の位相又は周波数を変化させるために周波数の一時的変化を採用することが可能である。具体的には、図９は、例えば図１０において例示されるように信号の周波数を一時的に変化させることによって信号の移相を変化させるために採用可能な幾つかの動作例を示す。図１１は、例えば図１２において例示されるように信号の周波数の一時的変化を繰り返し生じさせることによって信号の周波数を変化させるために採用可能な幾つかの動作例を示す。
【００４９】
最初に図９に関して、ブロック９０２及び９０４によって表されるように、発振器回路を１つ以上の再構成可能なリアクティブ素子に結合することができ、それにより、リアクティブ素子を再構成することによって発振器回路によって出力された発振信号の周波数を変化させることができる。一例として、発振器回路は、図７又は８において示されるように構成することが可能であり、それにより、１つ以上の制御信号の使用を通じて発振出力信号の周波数が制御される。
【００５０】
ブロック９０６によって表されるように、制御信号の一時的変化は、出力信号の位相の希望される変化を提供するように定義することができる。例えば、制御信号は、最初に原値に設定し、その後に相対的に短時間だけ他の値に変更し、その後に原値に戻すことができる。ブロック９０８によって表されるように、制御信号のこの一時的変化は、発振器回路の周波数の一時的変化を生じさせ、その結果出力信号のタイミングのシフトが生じる。
【００５１】
該移相動作の単純化されたタイミング図が図１０に示される。期間１００２及び１００４の比較によって示されるように、制御信号の規模の変化は、発振信号の周波数の対応する変化を生じさせているのを観察することができる。その結果、制御信号が原値に戻された後の時点では、発振信号の位相は、発振信号の原位相に関して調整されている（すなわち、この例おいては遅延されている）。
【００５２】
図１０の例においては、制御信号は、発振信号の期間よりも短い期間において調整される。しかしながら、その他のシナリオにおいては、制御信号の値は、図１０に示されるよりも長い又は短い期間において（例えば、数サイクル以下において）調整可能であることが理解されるべきである。
【００５３】
今度は図１１に関して、幾つかの実装においては、発振信号の有効周波数を調整するために１つ以上の制御信号を繰り返し一時的に変化させることができる。該実装は、例えば、本来は発振器回路によって提供可能な２つの個別の（例えば、基本の）周波数値間に存在する有効周波数を有する発振信号を提供するために採用することができる。例えば、ブロック１１０２及び１１０４によって表されるように、発振器回路は、１つ以上の再構成可能なリアクティブ素子に結合することが可能であり、それにより、発振器回路によって出力された発振信号の周波数は、上述されるリアクティブ素子を再構成することによって変化させることができる。しかしながら、幾つかの場合においては、リアクタンスは、通常は個別のステップにおいて変化することができる。例えば、図７の回路においては、スイッチ７０６の動作に基づき、動作周波数は、１つの個別周波数値から他の個別周波数値に変化することが可能である。しかしながら、幾つかのシナリオにおいては、これらの個別周波数値間にある動作周波数を提供するのが望ましい場合がある。
【００５４】
図１１のブロック１１０６によって表されるように、出力信号の周波数の希望される変化を提供するために制御信号の一連の一時的変化を定義することができる。例えば、ブロック１１０８において、制御信号は、相対的に高速で２つ以上の値間で繰り返し切り換えることが可能である。その結果、出力信号の周波数は、１つの瞬間周波数から他の瞬間周波数に繰り返し切り換えることが可能であり、これらの瞬間周波数は、制御信号値に基づく。従って、出力信号の周波数のこれらの一時的変化は、上記の瞬間周波数間のいずれかに存在する有効周波数を有する出力信号を提供することができる。
【００５５】
該周波数シフト動作の単純化されたタイミング図が図１２に描かれる。ここで、波形１２０２は、制御信号１２０６の１つの値（例えば、高値）と関連づけられた瞬間周波数を示す。逆に、波形１２０４は、制御信号１２０６の他の値（例えば、低値）と関連づけられた瞬間周波数を示す。
【００５６】
（概念形で描かれた）出力信号に対応する波形１２０８は、制御信号１２０６のデューティサイクルの結果、出力信号１２０８の有効（例えば、平均）周波数は、波形１２０２の周波数よりも大きく、波形１２０４の周波数よりも小さいことができることを示す。この例においては、制御信号１２０６のデューティサイクルは５０％である。しかしながら、出力信号において異なる周波数を達成するために異なるデューティサイクルを採用可能であることが理解されるべきである。
【００５７】
図１２は、波形１２０８が（例えば複数の線を用いて表されるように）ある程度の量のジッタを有する可能性があることを示す。しかしながら、該ジッタは、一定の種類の回路、例えば幾つかの実装における追跡ループ、の動作に対して有意な影響を及ぼすことはないであろう。
【００５８】
一般的には、出力信号の周波数の希望される変化は、制御信号が異なる値間で切り換えられるレートを制御し及びこれらの値の各々と関連づけられた対応するデューティサイクルを制御することによって達成することができる。図１２の例においては、制御信号の値は、入力信号の期間よりも各々短い期間において調整される。その他のシナリオにおいては、制御信号の値は、図１２に示されるよりも長い又は短い期間において（例えば数サイクル以下において）調整可能であることが理解されるべきである。
【００５９】
上記から、出力信号の位相及び／又は周波数は、リアクティブ構成要素の数量及び値の適切な選択を通じて希望される量だけ調整可能であることが理解されるべきである。さらに、出力信号の位相及び／又は周波数の変化の規模は、制御信号の適切な制御を通じて動的に制御することが可能である。換言すると、出力信号の位相及び／又は周波数は、リアクティブ素子が所定の時点において又はある期間にわたってどのように再構成されるか（例えば、図７においてスイッチがどのように開けられるか又は閉じられるか又は図８において制御信号の値がどのように調整されるか）に依存する。
【００６０】
ここにおける教示に基づいて図７及び８の回路に対して様々な変更を行うことが可能であることが理解されるべきである。例えば、リアクティブ構成要素は、その他の電圧点（例えば、アース以外）に切り換えることが可能である。さらに、所定の実装においては異なる数のリアクティブ構成要素が存在することができる。例えば、３つのキャパシタを用いる実装においては、第１のキャパシタは、動作周波数を増加させるために用いることができ、第２のキャパシタは、動作周波数を減少させるために用いることができ、第３のキャパシタは、公称周波数を提供するために用いることができる。さらに、リアクティブ素子の値は、生成された信号の不正確さを補償するための発振器周波数の増減に関連する適切な増分レベルを回路が確実に提供するような値を選択可能である。
【００６１】
幾つかの実装においては、例えば図７及び８において示されるような１つ以上の回路に関する周波数又は位相を指定するために制御信号（例えば、基準信号）の値に関連する一組の情報を用いることができる。制御回路７０２及び８０２は、リアクティブ素子を制御するためにこの情報にアクセスすることができる。該一組の情報は、例えば上述されるテーブル５０４と同様の方法で実装及び使用することができる。幾つかの実装においては、一組の値が所定の発振器回路（例えば、１つの出力信号）に関する特定の周波数及び／又は位相を定義することができる。幾つかの実装においては、一組の値が一組の発振器回路（例えば、幾つかの出力信号）に関する特定の周波数及び／又は位相を定義することができる。幾つかの実装においては、一組の値が（例えば、テーブル内の近隣のエントリに対する）周波数及び／又は位相オフセットを定義することができる。幾つかの実装においては、一組の値が時間ホッピングシーケンス及び／又は周波数ホッピングシーケンスに関連する情報を定義することができる。
【００６２】
幾つかの側面においては、制御可能な周波数及び位相を有する信号を提供するために図７乃至１２の教示に従った回路構築を用いることができる。例えば、第１の制御方式は、希望される周波数を提供する制御信号を生成するために採用することができ、第２の制御方式は、希望される移相を提供する制御信号を生成するために（例えば、同時並行して）採用することができる。従って、該回路は、例えば、入力信号の周波数及び位相を追跡する追跡ループにおいて用いることができる。
【００６３】
今度は図１３乃至１７に関して、この開示は、幾つかの側面においては、信号の同期化及び追跡に係る。例えば、上述される回路及び動作は、所定の信号が他の信号と同期化されて他の信号を追跡するように所定の信号の位相及び／又は周波数を制御するために採用することができる。
【００６４】
図１３は、パルスに基づく受信機（例えば、図１３に示されない超広帯域受信機）に関する単純化されたタイミング図を示す。ここで、受信されたパルス１３０２Ａ及１３０２Ｂは、相対的に狭く、線１３０４によって表されるようなパルス繰り返し間隔（“ＰＲＩ”）で繰り返される。例えば、幾つかの実装においては、各パルス１３０２の幅は、１ナノ秒以下のオーダー（例えば、１００ピコ秒）であることができ、パルス繰り返し間隔１３０４は、１００ナノ秒乃至１０マイクロ秒のオーダーであることができる。これらの数字は単なる代表例であるにすぎないこと及び所定のパルスに基づくシステムは異なるパルス幅及び／又はパルス繰り返し間隔を採用できることが理解されるべきである。
【００６５】
パルス１３０２からデータを復元するためにＰＰＬに基づく又はＤＬＬに基づく同期化及び追跡構造を採用する典型的受信機が用いられる場合は、受信機は、数ギガヘルツのオーダーの仕様を有する発振器及び構成要素を採用することが可能である。実際上は、この種類の構造は相対的に複雑になる場合があり、相対的に有意な量の電力を消費する場合がある。従って、この種類の受信機アーキテクチャは、低コスト及び／又は低電力の用途に関しては望ましくないことがある。
【００６６】
対照的に、ここにおいて教示される構造及び動作を用いることを通じて、（例えば、パルス１３０２、等のパルスに基づく信号から）データを復元するために相対的に低電力で複雑さの小さい受信機を提供可能である。有利なことに、該受信機は、受信されたパルス１３０２からデータを復元するために１／ＰＲ１又は１／ＰＲ１の小さい倍数のオーダーの周波数を有するマスタクロック信号１３０６を利用することができる。
【００６７】
最初に、図１３から、受信されたパルス１３０２とマスタクロック１３０６との間では移相が存在可能であることを観察することができる。一例として、線１３０８は、受信されたパルスの立ち上がりエッジとマスタクロック１３０６の立ち上がりエッジとの間における移相を示す。受信されたパルス１３０２から有効にデータを復元するために、受信されたパルス１３０２と同期化されたクロック信号を生成するための同期化及び追跡回路を採用することができる。
【００６８】
図１４は、基本動作上の観点から、１つ以上の入力クロックと同期化させること及びこれらの１つ以上の入力クロックを追跡することができる１つ以上の出力クロックを生成する回路１４００を示す。簡単に説明すると、誤り回路１４０２は、出力クロックの周波数及び位相を入力クロックの周波数及び位相と比較する。これらのクロックの周波数及び／又は位相が異なる場合は、誤り回路１４０２は、出力クロックを生成する制御可能クロック生成器１４０４の周波数及び位相を制御する１つ以上の誤り信号を生成する。
【００６９】
幾つかの側面においては、回路１４００は、入力クロックとの定義された位相及び／又は周波数の差を有する出力クロックを生成するように構成することができる。この目的のために、誤り回路１４０２は、位相及び／又は周波数の希望される差分を規定する基準値のテーブルを備えることができるか又はその他の方法でアクセスすることができる。この場合は、誤り回路１４０２は、誤り信号を生成時にこれらの基準値を考慮に入れる。
【００７０】
従って、（例えば、ルックアップテーブル５０４と類似する）基準値１４０６の適切な規定を通じて、回路１４０２は、１つ以上の入力クロックに関して希望される位相及び／又は周波数を有する１つ以上の出力クロックを提供することができる。さらに、回路１４０２は、基準値１４０６を変更することによって必要になるごとに所定の信号の位相及び／又は周波数を変化させることができる。従って、回路１４００は、同調可能な多相クロックを提供することができる。
【００７１】
今度は図１５に関して、図２乃至１２と関係させて上述される構造を採用可能な追跡ループ回路１５００の実装が示される。簡単に説明すると、回路１５００は、発振信号ＶＯＳＣを生成する制御可能発振器回路１５０２を含む。図７乃至１２と関係させて上述されるのと同様の方法で、発振信号ＶＯＳＣの周波数は、一組の制御信号１５０４（例えば、１つ以上の信号ＣＳ１、ＣＳ２、等）の動作によって調整可能である。回路１５００は、一組の出力信号（例えば、１つ以上の信号１５１２Ａ、１５１２Ｂ、等）を生成する制御可能位相調整回路１５０６も含み、これらの出力信号の位相は、一組のスレショルド信号１５０８（例えば、１つ以上の信号Ｖ１、Ｖ２、等）の動作によって調整可能である。従って、回路１５０６は、図２乃至６と関係させて上述される回路と同様であることができる。
【００７２】
回路１５００は、出力信号１５１２の組（例えば、信号１５１２Ａ及び１５１２Ｂ）が一組の入力信号１５１４と同期化されて一組の入力信号１５１４を追跡するように制御信号１５０４の組及びスレショルド信号１５０８の組を調整する時間及び周波数追跡回路１５１０も含む。一例として、回路１５１０は、所定の入力信号１５１４に関して早期の／遅い信号追跡を利用することができる。図１５において省略記号によって表されるように、実際上は、回路１５００は、あらゆる数の入力信号１５１４と、出力信号１５１２と、制御信号１５０４と、スレショルド信号１５０８と、を備えることができる。回路１５００の動作例が、図１６のフローチャートと関係させてさらに詳細に説明される。
【００７３】
ブロック１６０２によって表されるように、回路１５０２は、制御信号１５０４の組の現在値に基づく周波数を有する発振信号ＶＯＳＣを提供する。すなわち、図７乃至１２と関係させて上述されるように、制御信号１５０４の組は、一組のスイッチ（例えば、１つ以上のスイッチＳ１、Ｓ２、等）の動作を制御することができる。他方、スイッチの組の動作は、発振信号ＶＯＳＣの周波数を制御するために発振器回路１５０２のリアクタンス（例えば、キャパシタンス）を制御する。
【００７４】
ブロック１６０４によって表されるように、回路１５０６は、出力信号１５１２の組を提供するために発振信号ＶＯＳＣを調整可能スレショルド信号１５０８の組と比較する。図２乃至６と関係させて上述されるように、一組のデバイス（例えば、インバータ）１５１６は、出力信号１５１２の組の位相を調整するためにスレショルド信号１５０８の組（例えば、バイアス信号）を発振信号ＶＯＳＣと比較することが可能である。
【００７５】
ブロック１６０６によって表されるように、追跡回路１５１０は、出力信号１５１２の組が入力信号１５１４の組を追跡するのを継続的に保証する。この目的のために、追跡ループは、出力信号１５１２の組の位相及び／又は周波数を変化させる必要があるかどうかを決定するために出力信号１５１２の組を入力信号１５１４の組と比較する。必要である場合は、追跡回路１５１０は、出力信号１５１２の組が入力信号１５１４の組を追跡するように（例えば、誤り信号に基づいて定義された）制御信号及び／又はスレショルド信号に関する新値を定義する。
【００７６】
ブロック１６０８によって表されるように、追跡回路１５１０は、水晶発振器の共鳴周波数を微調整するために必要に応じて制御信号１５０４の組を調整することが可能である。この方法により、スイッチＳ１、Ｓ２、等の位置を制御することによって回路１５００に関する低速周波数追跡機構が提供される。さらに、上述されるように、スイッチの単一の構成によって直接得ることができないオフセットを補正するためにデューティサイクル変調を用いることができる。
【００７７】
ブロック１６１０によって表されるように、追跡回路１５１０は、出力信号１５１２の組の位相を変化させるために必要に応じてスレショルド信号１５０８の組を調整することもできる。従って、回路１５００に関する高速時間追跡機構も提供される。
【００７８】
上述されるのと同様の方法で、回路１５００は、出力信号１５１２のうちの１つ以上に関する位相オフセット及び／又は（示されていない周波数分割器回路の使用を通じての）異なる周波数を定義するための情報（例えば、基準値）のテーブルを採用することができる。例えば、幾つかの実装においては、追跡回路１５１０は、制御信号１５０４及びスレショルド信号１５０８を生成するために用いられるテーブル内のエントリを定義する（例えば、繰り返し適合化させる）ことができる。例えば、追跡回路１５１０が所定の出力信号１５１２を所定の入力信号１５１４と同期化させていると決定した時点で、追跡回路１５１０は、所定の出力信号１５１２の現在の周波数及び／又は位相を生じさせた制御信号１５０４及びスレショルド信号１５０８のうちの１つ以上の信号の現在値と関連づけられた情報（例えば、１つ以上の基準値）を格納することができる。幾つかの実装においては、格納された基準値は、所定の出力信号１５１２の周波数及び／又は位相を幾つかの異なる定義された値のうちの１つに合わせて調整するために用いることができる。さらに、複数の出力信号１５１２が提供される実装においては、基準値は、出力信号１５１２の各々に関する一意の周波数及び／又は位相を定義するために用いることができる。
【００７９】
回路１５００は、希望される数の出力信号１５１２を提供するために様々な方法で構成することができる。例えば、幾つかの用途においては、回路１５００は、単一の入力信号１５１４に基づいて多相クロック１５１２を提供することができる。代替として、幾つかの用途においては、回路１５００は、各クロックが幾つかの入力信号１５１４のうちの対応する１つと同期化されて幾つかの入力信号１５１４のうちの対応する１つを追跡する多相クロック１５１２を提供することができる。
【００８０】
回路１５００はここにおける教示に基づいて様々な変更が可能であることが理解されるべきである。例えば、回路１５０２は、上述されるようにリアクティブ素子（例えば、キャパシタ及び／又は誘導子）及び異なる種類のリアクティブ素子（例えば、可変リアクティブ素子）の異なる組み合わせを採用可能である。さらに、回路１５０６は、出力信号１５１２を生成するために異なる種類の比較器１５１６を採用することができる。
【００８１】
ここにおいて説明される同期化及び追跡回路は、様々な用途において採用可能である。例えば、図１７の通信システム１７００に関して、受信機１７０２は、送信機１７０４から受信された信号からデータを復元するためにここにおいて教示される同期化及び追跡回路を備えることができる。
【００８２】
ここで、送信機１７０４の出力段１７０６は、送信クロック１７０８に基づいて受信機１７０２にデータを送信することができる。従って、受信機１７０２によって受信された信号のタイミングは、送信クロック１７０８の周波数に基づく。
【００８３】
受信機１７０２は、受信クロック生成器１７１２によって生成された適切な時間の受信クロックに基づいて受信された信号からデータを復元するデータ復元用構成要素（例えば、回路）１７１０を含む。他方、受信クロック生成器１７１２は、発振器回路１７１４（例えば、ここにおいて説明される水晶発振器回路）によって生成されたクロックの周波数及び位相を調整するために同期化及び追跡回路を利用することができる。
【００８４】
動作上は、受信されたデータ信号は、増幅及びフィルタリング用構成要素１７１６に提供され、増幅及びフィルタリング用構成要素１７１６は、コンディショニングされた受信データをデータ復元用構成要素１７１０及び受信クロック生成器１７１２に提供する。従って、受信されたデータ信号は、受信クロック生成器１７１２が生成された受信クロック信号（例えば、図１５の出力信号１５１２の組）と比較する図１５の入力信号１５１４の組を備えることができる。従って、受信クロック生成器１７１２は、受信クロック信号が受信されたデータ信号と同期化されて受信されたデータ信号を追跡するように、必要に応じて制御信号及びスレショルド信号の値を調整する。この方法により、データ復元用構成要素１７１０は、受信されたデータ信号からデータを抽出するために有効に用いることができる受信クロック信号を備えることができる。
【００８５】
ここにおける教示は、少なくとも１つのその他のデバイスと通信するための様々な構成要素を採用するデバイス内に組み入れることが可能である。図１８は、デバイス間における通信を容易にするために採用可能な幾つかの構成要素例を描く。ここで、第１のデバイス１８０２及び第２のデバイス１８０４は、適切な媒体を通じて無線通信リンク１８０６を介して通信するように適合化される。
【００８６】
最初に、デバイス１８０２からデバイス１８０４に（例えば、逆方向リンクにおいて）情報を送信することに係る構成要素が説明される。送信（“ＴＸ”）データプロセッサ１８０８は、データバッファ１８１０又はその他の適切な構成要素からトラフィックデータ（例えば、データパケット）を受信する。送信データプロセッサ１８０８は、選択されたコーディング及び変調方式に基づいて各データパケットを処理（例えば、符号化、インターリービング、及びシンボルマッピング）し、データシンボルを提供する。一般的には、データシンボルは、データに関する変調シンボルであり、パイロットシンボルは、（推測的に知られる）パイロットに関する変調シンボルである。変調器１８１２は、データシンボル、パイロットシンボル、及び可能なことに逆方向リンクに関するシグナリングを受信し、システムの指定に従った変調（例えば、ＯＦＤＭ又はその他の適切な変調）及び／又はその他の処理を行い、出力チップストリームを提供する。送信機（“ＴＭＴＲ”）１８１４は、出力チップストリームを処理（例えば、アナログに変換、フィルタリング、増幅、及び周波数アップコンバージョン）し、変調された信号を生成し、変調された信号は、アンテナ１８１６から送信される。
【００８７】
デバイス１８０２によって（デバイス１８０４と通信中のその他のデバイスからの信号とともに）送信された変調された信号は、デバイス１８０４のアンテナ１８１８によって受信される。受信機（“ＲＣＶＲ”）１８２０は、アンテナ１８１８からの受信された信号を処理（例えば、コンディショニング及びデジタル化）し、受信されたサンプルを提供する。復調器（“ＤＥＭＯＤ”）１８２２は、受信されたサンプルを処理（例えば、復調及び検出）し、検出されたデータシンボルを提供し、検出されたデータシンボルは、その他のデバイスによってデバイス１８０４に送信されたデータシンボルの雑音を含む推定データシンボルである可能性がある。受信（“ＲＸ”）データプロセッサ１８２４は、検出されたデータシンボルを処理（例えば、シンボルデマッピング、デインターリービング、及び復号）し、各送信デバイス（例えば、デバイス１８０２）と関連づけられた復号されたデータを提供する。
【００８８】
今度は、デバイス１８０４からデバイス１８０２に（例えば、順方向リンクにおいて）情報を送信することに係る構成要素が取り扱われる。デバイス１８０４において、トラフィックデータが送信（“ＴＸ”）データプロセッサ１８２６によって処理されてデータシンボルが生成される。変調器１８２８は、データシンボル、パイロットシンボル、及び順方向リンクに関するシグナリングを受信し、変調（例えば、ＯＦＤＭ又はその他の適切な変調）及び／又はその他の該当する処理を行い、出力チップストリームを提供し、出力チップストリームは送信機（“ＴＭＴＲ”）１８３０によってさらにコンディショニングされてアンテナ１８１８から送信される。幾つかの実装においては、順方向リンクに関するシグナリングは、電力制御コマンドと、逆方向リンクにおいてデバイス１８０４に送信中の全デバイス（例えば、端末）に関するコントローラ１８３２によって生成された（例えば、通信チャネルに関連する）その他の情報を含むことができる。
【００８９】
デバイス１８０２において、デバイス１８０４によって送信された変調された信号は、アンテナ１８１６によって受信され、受信機（“ＲＣＶＲ”）１８３４によってコンディショニング及びデジタル化され、復調器（“ＤＥＭＯＤ”）１８３６によって処理されて検出されたデータシンボルが得られる。受信（“ＲＸ”）データプロセッサ１８３８は、検出されたデータシンボルを処理し、デバイス１８０２に関する復号されたデータ及び順方向リンクシグナリングを提供する。コントローラ１８４０は、データ送信を制御するための及びデバイス１８０４への逆方向リンクにおける送信電力を制御するための電力制御コマンド及びその他の情報を受信する。
【００９０】
コントローラ１８４０及び１８３２は、デバイス１８０２及びデバイス１８０４の様々な動作をそれぞれ指示する。例えば、コントローラは、該当するフィルタを決定し、そのフィルタに関する情報を報告し、フィルタを用いて情報を復号することができる。データメモリ１８４２及び１８４４は、コントローラ１８４０及び１８３２によってそれぞれ用いられるプログラムコード及びデータを格納することができる。
【００９１】
図１８は、通信用構成要素がここにおいて教示される信号生成機能を提供する１つ以上の構成要素を含むことができることも示す。例えば、受信機１８２４は、クロック生成器回路１８４６を含むことができ、受信機１８２０は、クロック生成器回路１８４８を含むことができる。
【００９２】
無線デバイスは、ここにおいて教示されるように生成される出力信号（例えば、発振信号）の使用を通じて提供される（例えば、送信又は受信される）データに基づいて機能を果たす様々な構成要素を含むことができる。例えば、無線ヘッドセットは、出力信号の使用を通じて提供されるデータに基づいて音声出力を提供するために適合化されたトランスデューサを含むことができる。無線検知デバイスは、出力信号の使用を通じて送信されるデータを提供するために適合化されたセンサを含むことができる。無線ウォッチは、出力信号の使用を通じて提供されるデータに基づいて指示を提供するために適合化されたユーザインタフェースを含むことができる。一例として、ユーザインタフェースは、表示画面、照明素子（例えば、ＬＥＤデバイス）、スピーカ、温度に基づくインジケータ、又は何らかの形の指示（視覚、可聴、振動関連、温度関連、等）をユーザに対して行うその他の適切なデバイスを備えることができる。
【００９３】
無線デバイスは、適切な無線通信技術に基づいた又は適切な無線通信技術をその他の形でサポートする１つ以上の無線通信リンクを介して通信することができる。例えば、幾つかの側面においては、無線デバイスは、ネットワークと関連することができる。幾つかの側面においては、ネットワークは、ボディエリアネットワーク又はパーソナルエリアネットワーク（例えば、超広帯域ネットワーク）を備えることができる。幾つかの側面においては、ネットワークは、ローカルエリアネットワーク又はワイドエリアネットワークを備えることができる。無線デバイスは、様々な無線通信技術、プロトコル、又は基準、例えばＣＤＭＡ、ＴＤＭＡ、ＯＦＤＭ、ＯＦＤＭＡ、ＷｉＭＡＸ、及びＷｉ−Ｆｉ、のうちの１つ以上をサポートすること又は用いることができる。同様に、無線デバイスは、様々な対応する変調方式又は多重化方式のうちの１つ以上をサポートすること又は用いることができる。このように、無線デバイスは、上記又はその他の無線通信技術を用いて１つ以上の無線通信リンクを確立して１つ以上の無線通信リンクを介して通信するための適切な構成要素（例えば、エアインタフェース）を含むことができる。例えば、デバイスは、無線媒体を通じての通信を容易にする様々な構成要素（例えば、信号生成器及び信号プロセッサ）を含むことができる関連づけられた送信機及び受信機構成要素（例えば、送信機１０８及び受信機１１０）を有する無線トランシーバを備えることができる。
【００９４】
幾つかの側面においては、無線デバイスは、インパルスに基づく無線通信リンクを介して通信可能である。例えば、インパルスに基づく無線通信リンクは、相対的に短い長さ（例えば、数ナノ秒以下のオーダー）及び相対的に広い帯域幅を有する超広帯域パルスを利用することができる。幾つかの側面においては、超広帯域パルスは、約２０％以上のオーダーの部分的帯域幅を有すること及び／又は約５００ＭＨｚ以上のオーダーの帯域幅を有することができる。
【００９５】
ここにおける教示は、様々な装置（例えば、デバイス）内に組み入れること（例えば、実装するか又は実行すること）が可能である。例えば、ここにおいて教示される１つ以上の側面は、電話（例えば、携帯電話）、パーソナルデータアシスタント（“ＰＤＡ”）、娯楽機器（例えば、音楽機器又はビデオ機器）、ヘッドセット（例えば、ヘッドフォン、イアピース、等）、マイク、医療用検知機器（例えば、バイオメトリックセンサ、心拍計、万歩計（登録商標）、ＥＫＧデバイス、等）、ユーザＩ／Ｏデバイス（例えば、腕時計、リモコン、光スイッチ、キーボード、マウス、等）、環境検知機器（例えば、タイヤ圧モニタ）、コンピュータ、販売時点管理機器、娯楽機器、補聴器、セットトップボックス、又はその他のあらゆる適切なデバイス、内に組み入れることが可能である。
【００９６】
これらのデバイスは、異なる電力要求及びデータ要求を有することがある。幾つかの側面においては、ここにおける教示は、（例えば、インパルスに基づくシグナリング方式及び低デューティサイクルモードの使用を通じて）低電力用途において用いるために適合化することが可能であり、（例えば、高帯域幅パルスの使用を通じて）相対的に高いデータレートを含む様々なデータレートをサポートすることが可能である。
【００９７】
幾つかの側面においては、無線デバイスは、通信システムに関するアクセスデバイス（例えば、Ｗｉ−Ｆｉアクセスポイント）を備えることができる。該アクセスデバイスは、例えば、有線又は無線通信リンクを介して他のネットワーク（例えば、インターネット又はセルラーネットワーク等の広域ネットワーク）への接続を提供することが可能である。従って、アクセスデバイスは、他のデバイス（例えば、Ｗｉ−Ｆｉ局）がその他のネットワーク又はその他の機能にアクセスするのを可能にすることができる。さらに、これらのデバイスのうちの１つ又は両方は、ポータブルであるか、又は幾つかの場合においては相対的に非ポータブルであることができることが理解されるべきである。
【００９８】
ここにおいて説明される構成要素は、様々な方法で実装可能である。図１９乃至２１に関して、装置１９００、２０００、及び２１００は、例えば１つ以上の集積回路（例えば、ＡＳＣＩ）によって実装される機能を表すことができるか又はここにおいて教示されるようにその他の何らかの方法で実装できる一連の相互に関連された機能ブロックとして表される。ここにおいて説明されるように、集積回路は、プロセッサ、ソフトウェア、その他の構成要素、又はその組み合わせを含むことができる。
【００９９】
装置１９００乃至２１００は、様々な図に関して上述される機能のうちの１つ以上を果たすことが可能な１つ以上のモジュールを含むことができる。例えば、提供するためのＡＳＩＣ１９０２、２００２、又は２１０２は、例えば、ここにおいて説明される発振器回路に対応することができる。比較するためのＡＳＩＣ１９０４又は２１０４は、例えば、ここにおける説明される比較器に対応することができる。生成するためのＡＳＩＣ１９０６は、例えば、ここにおいて説明されるスレショルド回路に対応することができる。格納するためのＡＳＩＣ１９０８又は２１０８は、例えば、ここにおいて説明されるデータメモリに対応することができる。復元するためのＡＳＩＣ１９１０、２００８、又は２１１０は、例えば、ここにおいて説明されるデータ復元回路に対応することができる。結合するためのＡＳＩＣ２００４は、例えば、ここにおいて説明されるリアクティブ回路に対応することができる。変化させるためのＡＳＩＣ２００６は、例えば、ここにおいて説明される制御回路に対応することができる。させるためのＡＳＩＣ２１０６は、例えば、ここにおいて説明される時間及び周波数追跡回路に対応することができる。
【０１００】
上述されるように、幾つかの側面においては、これらの構成要素は、該当するプロセッサ構成要素を介して実装可能である。これらのプロセッサ構成要素は、幾つかの側面においては、少なくとも部分的には、ここにおいて教示される構造を用いて実装可能である。幾つかの側面においては、プロセッサは、これらの構成要素のうちの１つ以上の構成要素の機能の一部又は全部を実装するように適合化することができる。幾つかの側面においては、ダッシュ線付きの四角形によって表される構成要素のうちの１つ以上は、任意選択である。
【０１０１】
上述されるように、装置１９００乃至２１００は、１つ以上の集積回路を備えることができる。例えば、幾つかの側面においては、単一の集積回路が、例示される構成要素のうちの１つ以上の構成要素の機能を実装することが可能であり、その他の側面においては、２つ以上の集積回路が例示される構成要素のうちの１つ以上の構成要素の機能を実装することが可能である。
【０１０２】
さらに、図１９乃至２１によって表される構成要素と機能及びここにおいて説明されるその他の構成要素と機能は、いずれかの適切な手段を用いて実装することができる。該手段は、少なくとも部分的には、ここにおいて教示される対応する構造を用いて実装することもできる。例えば、図１９乃至２１の“のためのＡＳＩＣ”構成要素と関係させて上述される構成要素は、同様に指定された“のための手段”の機能に対応することもできる。従って、幾つかの側面においては、該手段のうちの１つ以上は、プロセッサ構成要素、集積回路、又はここにおいて教示されるその他の適切な構造のうちの１つ以上を用いて実装することができる
ここにおいて“第１の”、“第２の”、等の指定表現を用いた要素への言及は、一般的には、これらの要素の数量又は順序を限定するわけではないことが理解されるべきである。むしろ、これらの指定表現は、ここにおいては、２つ以上の異なる要素を区別するための好都合な方法として用いられる。従って、第１及び第２の要素への言及は、そこにおいては２つの要素のみを採用可能であること及び第１の要素は何らかの形で第２の要素に先行しなければならないことを意味しない。さらに、別の記載がない限り、一組の要素は、１つ以上の要素を備えることができる。
【０１０３】
当業者は、情報及び信号は様々な異なる技術及び技法のうちのいずれかを用いて表すことができることを理解するであろう。例えば、上記の説明全体を通じて参照されることがあるデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁場、磁気粒子、光学場、光学粒子、又はそのあらゆる組合せによって表すことができる。
【０１０４】
ここにおいて開示される側面と関係させて説明される様々な例示的論理ブロック、モジュール、プロセッサ、手段、回路、及びアルゴリズム上のステップのうちのいずれも、電子ハードウェアとして実装すること（例えば、ソースコーディング又はその他の何らかの技法を用いて設計することができるデジタル実装、アナログ実装、又はこれらの２つの組合せ）、命令を組み入れた様々な形態のプログラム又は設計符号（ここにおいては、便宜上、“ソフトウェア”又は“ソフトウェアモジュール”と呼ぶことができる）として実装すること、又はその両方の組合せとして実装することができることを当業者はさらに理解するであろう。ハードウェアとソフトウェアのこの互換性を明確に例示するため、上記においては、様々な例示的構成要素、ブロック、モジュール、回路、及びステップが、各々の機能の観点で一般的に説明されている。該機能がハードウェアとして又はソフトウェアとして実装されるかは、全体的システムに対する特定の用途上の及び設計上の制約事項に依存する。当業者は、説明されている機能を各々の特定の用途に合わせて様々な形で実装することができるが、これらの実装決定は、本開示の適用範囲からの逸脱を生じさせるものであるとは解釈すべきではない。  
ここにおいて開示される側面と関係させて説明される様々な例示的な論理ブロック、モジュール、及び回路は、集積回路（“ＩＣ”）、アクセス端末、又はアクセスポイント内に実装すること又は集積回路（“ＩＣ”）、アクセス端末、又はアクセスポイントによって実行することができる。ＩＣは、ここにおいて説明される機能を果たすように設計された汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、その他のプログラミング可能な論理デバイス、ディスクリートゲートロジック、ディスクリートトランジスタロジック、ディスクリートハードウェア構成要素、電気的構成要素、光学的構成要素、機械的構成要素、又はそのあらゆる組合せ、を備えることができ、ＩＣ内、ＩＣ外、又はその両方に常駐する符号又は命令を実行することができる。汎用プロセッサはマイクロプロセッサであることができるが、代替として、従来のどのようなプロセッサ、コントローラ、マイクロコントローラ、又はステートマシンであってもよい。プロセッサは、計算装置の組合せ、例えば、ＤＳＰと、１つのマイクロプロセッサとの組合せ、複数のマイクロプロセッサとの組合せ、ＤＳＰコアと関連する１つ以上のマイクロプロセッサとの組合せ、又はその他のあらゆる該コンフィギュレーションとの組合せ、として実装することも可能である。
【０１０５】
開示されるプロセスにおけるステップの特定の順序又は階層は、見本となる手法の一例であることが理解される。設計上の優先事項に基づき、プロセスにおけるステップの特定の順序又は階層は、本開示の適用範囲内にとどまりつつ変更できることが理解される。添付される方法上の請求項は、様々なステップの要素を１つの例としての順序で提示するものであり、提示された特定の順序又は階層に限定されることを意味するものではない。
【０１０６】
ここにおいて開示される側面と関係させて説明される方法又はアルゴリズムのステップは、直接ハードウェア内において、プロセッサによって実行されるソフトウェアモジュール内において、又はその２つの組み合わせ内において具現化することが可能である。ソフトウェアモジュール（例えば、実行可能命令及び関連データを含む）及びその他のデータは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、取り外し可能ディスク、ＣＤ−ＲＯＭ、又は当業において知られるその他のあらゆる形態のコンピュータによって読み取り可能な媒体内に常駐することができる。記憶媒体例は、機械、例えばコンピュータ／プロセッサ（ここにおいては、便宜上“プロセッサ”と呼ぶことができる）、が記憶媒体から情報（例えば、符号）を読み出すこと及び記憶媒体に情報（例えば、符号）を書き込むことができるような形で、該機械、例えば該プロセッサ、に結合することが可能である。記憶媒体例は、プロセッサと一体化することができる。プロセッサ及び記憶媒体は、ＡＳＩＣ内に常駐することができる。ＡＳＩＣは、ユーザ装置内に常駐することができる。代替として、プロセッサ及び記憶媒体は、個別構成要素としてユーザ装置内に常駐することができる。さらに、幾つかの側面においては、あらゆる適切なコンピュータプログラム製品は、この開示の側面のうちの１つ以上に関連する（例えば、少なくとも１つのコンピュータによって実行可能な）符号を備えるコンピュータによって読み取り可能な媒体を備えることができる。幾つかの側面においては、コンピュータプログラム製品は、梱包材料を備えることができる。
【０１０７】
開示される側面に関する上記説明は、当業者がこの開示を製造又は使用できるようにすることを目的とする。これらの側面に対する様々な修正は、当業者にとって容易に明確になるであろう。ここにおいて定められる一般原理は、本開示の適用範囲を逸脱しない形でその他の側面に対しても適用することができる。以上のように、この開示は、ここにおいて示される側面に限定されることが意図されるものではなく、ここにおいて開示される原理及び斬新な特徴に一致する限りにおいて最も広範な適用範囲が認められるべきである。
【図１】
2015015725.tif 000003
【図２】
2015015725.tif 000004
【図３】
2015015725.tif 000005
【図４】
2015015725.tif 000006
【図５】
2015015725.tif 000007
【図６】
2015015725.tif 000008
【図７】
2015015725.tif 000009
【図８】
2015015725.tif 000010
【図９】
2015015725.tif 000011
【図１０】
2015015725.tif 000012
【図１１】
2015015725.tif 000013
【図１２】
2015015725.tif 000014
【図１３】
2015015725.tif 000015
【図１４】
2015015725.tif 000016
【図１５】
2015015725.tif 000017
【図１６】
2015015725.tif 000018
【図１７】
2015015725.tif 000019
【図１８】
2015015725.tif 000020
【図１９】
2015015725.tif 000021
【図２０】
2015015725.tif 000022
【図２１】
2015015725.tif 000023
【手続補正書】
【提出日】平成26年9月8日(2014.9.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
信号を提供するための装置であって、
発振信号を提供するように構成された発振器回路と、
出力信号を提供するために前記発振信号を調整可能スレショルドと比較するように構成された比較器と、
前記出力信号の位相をスキューするために前記調整可能スレショルドを生成するように構成されたスレショルド回路と、を備える、装置。
【外国語明細書】
2015015725000001.pdf