(57)【要約】【課題】クラックが生じ難く、たとえクラックが生じた場合であってもショートし難いセラミック電子部品を提供する。【解決手段】第１の端面１０ｅと、第１の焼成電極層１３ａの第２の主面１０ｂ上に位置する部分の縁端との間の長さ方向に沿った距離をＡとする。第１の端面１０ｅと有効領域ａ１との間の長さ方向に沿った距離をＢとする。第１の端面１０ｅと、第１の樹脂含有電極層１３ｂの第２の主面１０ｂ上に位置する部分の縁端との間の長さ方向に沿った距離をＣとする。このとき、セラミック電子部品１は、Ａ＜Ｂ＜Ｃ、及び、Ａ／Ｂ≦０．８６を充足する。【選択図】図２
2015109411.tif 000002
【特許請求の範囲】
【請求項１】
長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有するセラミック素体と、
前記セラミック素体内に配され、厚み方向において互いに対向している第１及び第２の内部電極と、
前記第１または第２の内部電極に電気的に接続され、前記第１の端面から前記第２の主面に至るように設けられた外部電極と、
を備え、
前記セラミック素体は、
前記第１及び第２の内部電極が厚み方向に対向している有効領域と、
前記有効領域よりも前記第１の端面側に位置し、前記第１及び第２の内部電極の一方が設けられた領域と、
を有し、
前記外部電極は、
前記セラミック素体の上に形成された焼成電極層と、
導電材及び樹脂を含み、前記焼成電極層を覆う樹脂含有電極層と、
を有し、
前記第１の端面と、前記焼成電極層の前記第２の主面上に位置する部分の縁端との間の長さ方向に沿った距離をＡとし、
前記第１の端面と前記有効領域との間の長さ方向に沿った距離をＢとし、
前記第１の端面と、前記樹脂含有電極層の前記第２の主面上に位置する部分の縁端との間の長さ方向に沿った距離をＣとしたとき、
Ａ＜Ｂ＜Ｃ、及び、Ａ／Ｂ≦０．８６を充足する、セラミック電子部品。
【請求項２】
前記Ａ／Ｂは、０．３３以上である、請求項１に記載のセラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品に関する。
【背景技術】
【０００２】
従来、種々の電子装置に、積層セラミックコンデンサなどの積層セラミック電子部品が用いられている。積層セラミックコンデンサは、通常、セラミック素体と、セラミック素体内に配されており、セラミック部を介して対向している第１及び第２の電極とを有する。
【０００３】
近年、積層セラミック電子部品は、従来に比べてより過酷な環境下で使用されるようになってきている。例えば、携帯電話及び携帯音楽プレーヤーなどのモバイル機器に用いられる積層セラミック電子部品については、落下時の衝撃に耐えることが求められている。具体的には、積層セラミック電子部品が落下による衝撃を受けても、実装基板から脱落しないようにすると共に、積層セラミック電子部品にクラックが生じないようにする必要がある。
【０００４】
また、ＥＣＵ（電子制御ユニット）などの車載機器に用いられる積層セラミック電子部品については、耐熱性が求められている。具体的には、実装基板の熱収縮や熱膨張により発生するたわみ応力または外部電極にかかる引張り応力を積層セラミック電子部品が受けても、該積層セラミック電子部品にクラックが生じないようにする必要がある。なお、上記たわみ応力または引張り応力がセラミック素体の強度を上回ると該セラミック素体にクラック生じる。
【０００５】
例えば特許文献１には、金属粉末を含有する樹脂からなる樹脂含有電極層を有する外部電極を備える積層セラミック電子部品が記載されている。特許文献１に記載の積層セラミック電子部品では、樹脂含有電極層によりセラミック素体に加わる外部応力が緩和される。このため、セラミック素体にクラックが生じにくい。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−７６９５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１のような樹脂含有電極層を形成した場合であっても、基板から受ける応力を樹脂含有電極層で緩和させる前の段階でコンデンサ本体側にクラックが生じてしまうことがある。また、たとえ樹脂含有電極層において基板から受ける応力が十分に吸収されない場合には、下地電極層の端縁からコンデンサ本体側にクラックが生じることもある。クラックが内部電極の有効層に達してしまえば、ショート不良を引き起こすことがある。
【０００８】
本発明の主な目的は、クラックが生じ難く、たとえクラックが生じた場合であってもショートし難いセラミック電子部品を提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係るセラミック電子部品は、セラミック素体と、第１及び第２の内部電極と、外部電極とを備える。
【００１０】
セラミック素体は、第１及び第２の主面、第１及び第２の側面、及び第１及び第２の端面を有する。第１及び第２の主面は、長さ方向及び幅方向に沿って延びる。第１及び第２の側面は、長さ方向及び厚み方向に沿って延びる。第１及び第２の端面は、幅方向及び厚み方向に沿って延びる。
【００１１】
セラミック素体は、有効領域と、該有効領域とは異なる領域とを有している。有効領域は、第１及び第２の内部電極が厚み方向に対向している領域である。有効領域とは異なる上記の領域は、該有効領域よりも第１の端面側に位置し、第１及び第２の内部電極の一方が設けられた領域である。
【００１２】
第１及び第２の内部電極は、セラミック素体内に配されている。第１及び第２の内部電極は、厚み方向において互いに対向している。
【００１３】
外部電極は、第１または第２の内部電極に電気的に接続されている。外部電極は、第１の端面から第２の主面に至るように設けられている。
【００１４】
外部電極は、焼成電極層と、樹脂含有電極層とを有している。焼成電極層は、セラミック素体の上に形成されている。樹脂含有電極層は、導電材及び樹脂を含み、焼成電極層を覆う。
【００１５】
第１の端面と、焼成電極層の第２の主面上に位置する部分の縁端との間の長さ方向に沿った距離をＡとする。第１の端面と有効領域との間の長さ方向に沿った距離をＢとする。第１の端面と、樹脂含有電極層の第２の主面上に位置する部分の縁端との間の長さ方向に沿った距離をＣとする。このとき、本発明に係るセラミック電子部品は、Ａ＜Ｂ＜Ｃ、及び、Ａ／Ｂ≦０．８６を充足する。
【００１６】
上記のＡ／Ｂは、０．３３以上であることが好ましい。
【発明の効果】
【００１７】
本発明によれば、クラックが生じ難く、たとえクラックが生じた場合であってもショートし難いセラミック電子部品を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】第１の実施形態に係るセラミック電子部品の略図的斜視図である。
【図２】図１におけるＩＩ−ＩＩ線で切り出した部分の略図的断面図である。
【図３】第２の実施形態に係るセラミック電子部品の略図的断面図である。
【図４】第３の実施形態に係るセラミック電子部品の略図的断面図である。
【発明を実施するための形態】
【００１９】
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
【００２０】
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００２１】
以下、セラミック電子部品１の構成について説明する。
【００２２】
（第１の実施形態）
（セラミック素体）
図１は、本発明に係るセラミック電子部品の略図的斜視図である。図２は、図１におけるＩＩ−ＩＩ線で切り出した部分の略図的断面図である。
【００２３】
図１及び図２に示すセラミック電子部品１は、セラミックコンデンサであってもよいし、圧電部品、サーミスタまたはインダクタ等であってもよい。
【００２４】
セラミック電子部品１は、直方体状のセラミック素体１０を備える。このセラミック素体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄ（図１を参照）と、第１及び第２の端面１０ｅ、１０ｆ（図２を参照）とを有する。第１及び第２の主面１０ａ、１０ｂは、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１及び第２の側面１０ｃ、１０ｄは、厚み方向Ｔ及び長さ方向Ｌに沿って延びている。第１及び第２の端面１０ｅ、１０ｆは、厚み方向Ｔ及び幅方向Ｗに沿って延びている。長さ方向Ｌ、幅方向Ｗ及び厚み方向Ｔは、それぞれ直交している。
【００２５】
なお、本発明において、「直方体状」には、角部や稜線部が丸められた直方体が含まれるものとする。すなわち、「直方体状」の部材とは、第１及び第２の主面、第１及び第２の側面並びに第１及び第２の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などが形成されていてもよい。
【００２６】
セラミック素体１０の寸法は特に限定されない。例えばセラミック素体１０の厚み寸法は０．２ｍｍ〜３．０ｍｍであることが好ましく、長さ寸法は０．４ｍｍ〜５．７ｍｍであることが好ましく、幅寸法は０．２ｍｍ〜５．０ｍｍであることが好ましい。
【００２７】
セラミック素体１０は、セラミック電子部品１の機能に応じた適宜のセラミックスからなる。具体的には、セラミック電子部品１がコンデンサである場合は、セラミック素体１０を誘電体セラミックスにより形成することができる。誘電体セラミックスの具体例としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などが挙げられる。セラミック素体１０には、セラミック電子部品１に要求される特性に応じて、例えばＭｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分が適宜添加されていてもよい。
【００２８】
セラミック電子部品１が圧電部品である場合は、セラミック素体を圧電セラミックスにより形成することができる。圧電セラミックスの具体例としては、例えばＰＺＴ（チタン酸ジルコン酸鉛）系セラミックスなどが挙げられる。
【００２９】
セラミック電子部品１が例えばサーミスタである場合は、セラミック素体を半導体セラミックスにより形成することができる。半導体セラミックスの具体例としては、例えばスピネル系セラミックなどが挙げられる。
【００３０】
セラミック電子部品１が例えばインダクタである場合は、セラミック素体を磁性体セラミックスにより形成することができる。磁性体セラミックスの具体例としては、例えばフェライトセラミックなどが挙げられる。
【００３１】
（内部電極）
図２に示すように、セラミック素体１０の内部には、複数の第１の内部電極１１と複数の第２の内部電極１２とが設けられる。
【００３２】
第１の内部電極１１は矩形状である。第１の内部電極１１は、第１及び第２の主面１０ａ、１０ｂ（図２を参照）と平行に設けられている。すなわち、第１の内部電極１１は、長さ方向Ｌ及び幅方向Ｗに沿って設けられている。第１の内部電極１１は、第１の端面１０ｅに露出しており、第１及び第２の主面１０ａ、１０ｂ、第１及び第２の側面１０ｃ、１０ｄ並びに第２の端面１０ｆには露出していない。
【００３３】
第２の内部電極１２は矩形状である。第２の内部電極１２は、第１及び第２の主面１０ａ、１０ｂ（図２を参照）と平行に設けられている。すなわち、第２の内部電極１２は、長さ方向Ｌ及び幅方向Ｗに沿って設けられている。よって、第２の内部電極１２と第１の内部電極１１とは互いに平行である。第２の内部電極１２は、第２の端面１０ｆに露出しており、第１及び第２の主面１０ａ、１０ｂ、第１及び第２の側面１０ｃ、１０ｄ並びに第１の端面１０ｅには露出していない。
【００３４】
第１及び第２の内部電極１１、１２は、厚み方向Ｔに沿って交互に設けられている。厚み方向Ｔにおいて隣り合う第１の内部電極１１と第２の内部電極１２とは、セラミック部１０ｇを介して対向している。第１の内部電極１１と第２の内部電極１２とが厚み方向に対向している領域は、電子部品としての容量発生の機能を奏する部分である。従って、第１の内部電極１１と第２の内部電極１２とが厚み方向に対向している領域を有効領域という。図２に示されるように、有効領域ａ１は、長さ方向Ｌの中央部に位置している。長さ方向Ｌにおいて有効領域ａ１よりも第１の端面１０ｅ側の部分においては、第１の内部電極１１と第２の内部電極１２とが厚み方向Ｔに対向していない。有効領域ａ１よりも第１の端面１０ｅ側の部分は、電子部品としての容量発生の機能を奏さない無効領域ａ２を構成している。同様に、有効領域ａ１よりも第２の端面１０ｆ側の部分においても、第１の内部電極１１と第２の内部電極１２とが厚み方向Ｔに対向していない。有効領域ａ１よりも第２の端面１０ｆ側の部分は、電子部品としての容量発生の機能を奏さない無効領域ａ３を構成している。
【００３５】
また、厚み方向Ｔに沿ってみたときに、有効領域ａ１の両側に形成されている第１及び第２の内部電極１１、１２が形成されていない部分を外層領域ｂ２、ｂ３とする。この時の有効領域ａ１の厚み方向Ｔに沿った部分を内層領域ｂ１とする。
【００３６】
セラミック部１０ｇの厚みは、０．４μｍ〜１００μｍ程度とすることができ、１．５μｍ〜８０μｍであることが好ましい。なお、セラミック電子部品１がコンデンサである場合には、セラミック電子部品１の容量を増大させる観点からは、セラミック部１０ｇが薄い方が好ましい。
【００３７】
第１及び第２の内部電極１１、１２は、適宜の導電材料により構成することができる。第１及び第２の内部電極１１、１２は、例えばＮｉ，Ｃｕ，Ａｇ，Ｐｄ及びＡｕからなる群から選ばれた金属、またはＮｉ，Ｃｕ，Ａｇ，Ｐｄ及びＡｕからなる群から選ばれた一種以上の金属を含む合金（例えば、Ａｇ−Ｐｄ合金など）により構成することができる。
【００３８】
第１及び第２の内部電極１１、１２の厚みは、例えば０．２μｍ〜２．０μｍ程度であることが好ましい。
【００３９】
（外部電極）
図１及び図２に示すように、セラミック電子部品１は、第１及び第２の外部電極１３、１４を備えている。第１の外部電極１３は、第１の端面１０ｅにおいて第１の内部電極１１に電気的に接続されている。一方、第２の外部電極１４は、第２の端面１０ｆにおいて第２の内部電極１２に電気的に接続されている。
【００４０】
第１の外部電極１３は、第１の端面１０ｅから、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄに至るように形成されている。一方、第２の外部電極１４は、第２の端面１０ｆから、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄに至るように形成されている。
【００４１】
第１及び第２の外部電極１３、１４は、適宜の導電材料により構成することができる。また、第１及び第２の外部電極１３、１４は、複数の導電膜で構成されていてもよい。
【００４２】
詳しくは、第１の外部電極１３は第１の焼成電極層１３ａを備える。第２の外部電極１４は第２の焼成電極層１４ａを備える。
【００４３】
第１の焼成電極層１３ａは、セラミック素体１０の端面１０ｅを覆うように、かつ、両主面１０ａ、１０ｂ及び両側面１０ｃ、１０ｄの一部にまで達するように設けられている。第２の焼成電極層１４ａは、セラミック素体１０の端面１０ｆを覆うように、かつ、両主面１０ａ、１０ｂ及び両側面１０ｃ、１０ｄの一部にまで達するように設けられている。
【００４４】
第１の焼成電極層１３ａの上には、第１の樹脂含有電極層１３ｂが設けられている。第２の焼成電極層１４ａの上には、第２の樹脂含有電極層１４ｂが設けられている。第１の樹脂含有電極層１３ｂの上には、第１のめっき膜１３ｃが設けられている。第２の樹脂含有電極層１４ｂの上には、第２のめっき膜１４ｃが設けられている。
【００４５】
第１及び第２の焼成電極層１３ａ、１４ａは、例えば導電性金属及びガラスを含む導電性ペーストを塗布して焼き付けることで形成される。また、第１及び第２の焼成電極層１３ａ、１４ａの上記導電性金属としては、例えばＣｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｇ−Ｐｄ合金，Ａｕなどを用いることができる。さらに、第１及び第２の焼成電極層１３ａ、１４ａの上記ガラスとしては、例えばＢ，Ｓｉ，Ｂａ，Ｍｇ，Ａｌ，Ｌｉなどを含むガラスを用いることができる。
【００４６】
第１及び第２の焼結電極層１３ａ、１４ａは、それぞれ、セラミック素体１０と同時焼成されたものであってもよいし、導電性ペーストを塗布して焼き付けたものであってもよい。
【００４７】
第１及び第２の焼成電極層１３ａ、１４ａを複数の層で構成してもよい。この場合、１層目の電極層の厚み、詳細には１層目の電極層の最も厚い部分の厚みは１０μｍ〜１００μｍであることが好ましい。なお、第１及び第２の樹脂含有電極層１３ｂ、１４ｂ及び第１及び第２のめっき層１３ｃ、１４ｃについても、第１及び第２の焼成電極層１３ａ、１４ａと同様に複数の層で構成することができる。
【００４８】
第１の樹脂含有電極層１３ｂは、第１の焼成電極層１３ａを覆う。第２の樹脂含有電極層１４ｂは、第２の焼成電極層１４ａを覆う。具体的には、第１の樹脂含有電極層１３ｂは、第１の焼成電極層１３ａ上の第１の端面に配され、第１の焼成電極層１３ａ上の第１の主面及び第１の側面にも至るように設けられていることが好ましい。第２の樹脂含有電極層１４ｂは、第２の焼成電極層１４ａ上の第２の端面に配され、第２の焼成電極層１４ａ上の第２の主面及び第２の側面にも至るように設けられていることが好ましい。
【００４９】
第１及び第２の樹脂含有電極層１３ｂ、１４ｂの厚みは、例えば１０μｍ〜１５０μｍ程度であることが好ましい。
【００５０】
第１及び第２の樹脂含有電極層１３ｂ、１４ｂは、導電材及び樹脂を含む。このように、第１及び第２の樹脂含有電極層１３ｂ、１４ｂは、樹脂を含んでいるため、例えばめっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富む。このため、セラミック電子部品１に物理的な衝撃や熱サイクルに起因する衝撃が加わっても、第１及び第２の樹脂含有電極層１３ｂ、１４ｂが緩衝層として機能し、セラミック電子部品１にクラックが発生することを抑制することができる。
【００５１】
導電材としては、例えばＡｇまたは金属粉の表面にＡｇコーティングされたものを使用することができる。金属粉としてＣｕやＮｉを用いることが好ましい。導電材として、Ｃｕに酸化防止処理を施したものを使用することもできる。
【００５２】
導電材の材料にＡｇを用いる理由としては、Ａｇは低い比抵抗を有するため電極材料に適している。また貴金属であるため酸化せず耐候性が高いためである。
【００５３】
導電材の形状は、特に限定されないが、球状または扁平状などであってもよい。なお、球状の導電材と扁平状の導電材とを混合して用いることが好ましい。また、導電材の平均粒径は、特に限定されないが、例えば１．０μｍ〜１０μｍ程度であってもよい。
【００５４】
導電材同士が接触することにより、第１及び第２の樹脂含有電極層１３ｂ、１４ｂの内部に通電経路が形成されている。
【００５５】
第１及び第２の樹脂含有電極層１３ｂ、１４ｂに用いる樹脂としては、例えばエポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂及びポリイミド樹脂などの公知の種々の熱硬化性樹脂を用いることができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。
【００５６】
第１及び第２の樹脂含有電極層１３ｂ、１４ｂには、熱硬化性樹脂と共に、硬化剤を用いることが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂用の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。
【００５７】
第１のめっき層１３ｃは、第１の樹脂含有電極層１３ｂを覆う。第２のめっき層１４ｃは、第２の樹脂含有電極層１４ｂを覆う。
【００５８】
上述のように、第１及び第２のめっき層１３ｃ、１４ｃは複数層で構成することができるが、下層めっき膜と該下層めっき膜上に形成される上層めっき膜とで構成することが好ましい。この場合、下層めっき膜及び上層めっき膜は、例えばＣｕ，Ｎｉ，Ｓｎ，Ｐｂ，Ａｕ，Ａｇ，Ｐｄ，Ｂｉ，Ｚｎからなる群から選ばれる１種の金属または当該金属を含む合金めっきからなることが好ましい。より具体的には、上層めっき膜の材料としては、はんだに対する濡れ性のよいＳｎやＡｕを用いることが好ましい。下層めっき膜の材料としては、はんだに対するバリア性能を有するＮｉを用いることが好ましい。
【００５９】
第１及び第２のめっき層１３ｃ、１４ｃを形成する各層（各めっき膜）の厚みは、１μｍ〜１５μｍであることが好ましい。
【００６０】
ここで、第１及び第２の樹脂含有電極層１３ｂ、１４ｂは抵抗が高い。このため、外部電極１３，１４の電気抵抗を低くするために、上記第１及び第２の焼成電極層１３ａ、１４ａの長さを第１及び第２の樹脂含有電極層１３ｂ、１４ｂの長さとほぼ同じにするのが通常である（上記特許文献を参照）。
【００６１】
しかし、本発明者は、鋭意検討した結果、以下のように規定することで、クラックの発生を抑制できることを見出した。
【００６２】
第１の端面１０ｅと、第１の焼成電極層１３ａの第２の主面１０ｂ上に位置する部分の縁端との間の長さ方向に沿った距離をＡとする。第１の端面１０ｅと有効領域ａ１との間の長さ方向に沿った距離をＢとする。第１の端面１０ｅと、第１の樹脂含有電極層１３ａの第２の主面１０ｂ上に位置する部分の縁端との間の長さ方向に沿った距離をＣとする。このとき、セラミック電子部品１は、Ａ＜Ｂ＜Ｃ、及び、Ａ／Ｂ≦０．８６を充足するものである。これにより、セラミック電子部品１にクラックが生じることを抑制することができ、たとえクラックが生じた場合であってもショートし難い。
【００６３】
詳細には、上記の条件にすることで、第１の焼成電極層１３ａの第２の主面１０ｂ上に位置する部分の縁端と第１の樹脂含有電極層１３ｂの第２の主面１０ｂ上に位置する部分の縁端との間には一定の距離が保たれることになるため、セラミック電子部品１に物理的な衝撃や熱サイクルに起因する衝撃が加わっても、十分に第１及び第２の樹脂含有電極層１３ｂ、１４ｂが緩衝層として機能し、セラミック電子部品１にクラックが発生することを抑制することができる。
【００６４】
また、上記の条件にすることで、第１の樹脂含有電極層１３ａの第２の主面１０ｂ上に位置する部分の縁端を、セラミック素体１０において強度の高い領域である有効領域ａ１の長さ方向において重ねることができるため、樹脂含有層で緩和させる前の段階、つまり、樹脂含有層の剥離・破断が生じる前段階でセラミック電子部品１に生じるクラックを抑制することができる。
【００６５】
さらに、上記の条件にすることで、図２に示すように、樹脂含有電極層１３ｂ、１４ｂで十分に応力を吸収することができず、仮に第１の焼成電極層１３ａの第２の主面１０ｂ上に位置する部分の縁端を起点として、クラックＣｒが発生した場合でも、第１の焼成電極層１３ａの第２の主面１０ｂ上に位置する部分の縁端が有効領域ａ１に重ならず、無効領域ａ２に収まっているため、そのクラックＣｒの成長方向を無効領域ａ２の方へ向けることができる。したがって、クラックＣｒの成長方向を有効領域ａ１から逃がすことができるので、ショートを起こり難くすることができる。
【００６６】
Ａ／Ｂは、０．２５以上であることが好ましく、０．３以上であることがより好ましく、０．３３以上であることがさらに好ましい。このとき、Ａの寸法は、セラミック電子部品のサイズが２．０ｍｍ（Ｌ）×１．２５ｍｍ（Ｗ）の場合には、１１５μｍ以上であることが好ましく、セラミック電子部品のサイズが３．２ｍｍ（Ｌ）×２．５ｍｍ（Ｗ）の場合には、１４０μｍ以上であることが好ましい。この場合、上記ショートを抑制できるだけでなく、第１及び第２の焼成電極層１３ａ、１４ａを確実に形成し易くなる。これは、第１及び第２の焼成電極層１３ａ、１４ａの長さを一定長さに設定することで、ＤＩＰ工法によってペーストを塗布する際に、第１及び第２の焼成電極層１３ａ、１４ａの端面側のペーストを一定量以上保持させることができるためである。したがって、電極引き上げ時にペーストが定盤側に取られても、端面に焼成電極層が形成されていない、もしくは、極端に第１及び第２の焼成電極層の厚みが薄い第１及び第２の焼成電極層１３ａ、１４ａの発生を抑制することができる。
【００６７】
上記Ａの寸法は、基板面に垂直な方向において、セラミック電子部品の側面を幅方向の１／２寸法となる部分まで研磨し、その研磨面において光学顕微鏡によって測定することができる。具体的には、Ａの寸法は、基板面側の片方の外部電極において、セラミック素体の端面から焼成電極層のセラミック素体の第２の主面上に位置する部分の縁端までの長さ方向に沿った距離を測定することによって求めることができる。
【００６８】
上記Ｂの寸法は、基板面に垂直な方向において、セラミック電子部品の側面を幅方向の
１/２寸法となる部分まで研磨し、その研磨面において光学顕微鏡によって測定することができる。具体的には、Ｂの寸法は、第１の端面において、セラミック素体の端面から内部電極の有効領域までの長さ方向Ｌに沿った距離を測定することによって求めることができる。なお、セラミック素体の端面から内部電極の有効領域までの長さ方向に沿った距離は、断面における、セラミック素体の端面から内部電極の有効領域までの長さ方向に沿った最短距離とする。
【００６９】
上記Ｃの寸法は、基板面に垂直な方向において、セラミック電子部品の側面を幅方向の
１/２寸法となる部分まで研磨し、その研磨面において光学顕微鏡によって測定することができる。具体的には、Ｃの寸法は、基板面側の片方の外部電極において、セラミック素体の端面から樹脂含有電極層の第２の主面上に位置する部分の縁端までの長さ方向に沿った距離を測定することによって求めることができる。
【００７０】
内層領域と外層領域の寸法は、基板面に垂直な方向において、セラミック電子部品の側面を幅方向の１/２寸法となる部分まで研磨し、その研磨面において光学顕微鏡によって測定することができる。具体的には、内層領域と外層領域の寸法は、上記断面において、樹脂含有電極層の先端から鉛直方向の線上に位置する内層領域と外層領域の距離を測定することによって求めることができる。
【００７１】
第１の外部電極１３がＡ＜Ｂ＜Ｃ、Ａ／Ｂ≦０．８６を満たすと共に、第２の外部電極１４もＡ＜Ｂ＜Ｃ、Ａ／Ｂ≦０．８６を満たすことが好ましい。第２の外部電極１４においても、Ａ／Ｂは、０．２５以上であることが好ましく、０．３以上であることがより好ましく、０．３３以上であることがさらに好ましい。
【００７２】
（セラミック電子部品１の製造方法）
セラミック電子部品１の製造方法は特に限定されない。セラミック電子部品１は、例えば以下の要領で製造することができる。
【００７３】
まず、第１及び第２の内部電極１１、１２を有するセラミック素体１０を準備する。具体的には、セラミック粉末を含むセラミックペーストを、例えばスクリーン印刷法などによりシート状に塗布し乾燥させることにより、セラミックグリーンシートを作製する。
【００７４】
次に、上記セラミックグリーンシートの上に、内部電極形成用の導電ペーストを、例えばスクリーン印刷法などにより所定のパターンに塗布し、内部電極形成用導電パターンが形成されたセラミックグリーンシートと、内部電極形成用導電パターンが形成されていないセラミックグリーンシートとを用意する。なお、セラミックペーストや内部電極形成用の導電ペーストには、例えば公知のバインダーや溶媒が含まれていてもよい。
【００７５】
内部電極形成用の導電ペーストの塗布形状をコントロールすることと、内部電極が形成されたセラミックグリーンシートの積み重ねのズラシ量をコントロールすることで、寸法Ｂを設定する。
【００７６】
続いて、内部電極形成用導電パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、内部電極形成用導電パターンが形成されたセラミックグリーンシートを順次積層し、さらに、内部電極形成用導電パターンが形成されていないセラミックグリーンシートを所定枚数積層することにより、マザー積層体を作製する。なお必要に応じて、静水圧プレスなどの手段により、マザー積層体を積層方向にプレスしてもよい。
【００７７】
マザー積層体を所定の形状寸法にカットし、生のセラミック素体を複数作製する。このとき、生のセラミック素体に対してバレル研磨等を施し、稜線部や角部を丸めてもよい。
【００７８】
次いで、生のセラミック素体を焼成する。これにより、セラミック素体１０が完成する。なお、生のセラミック素体の焼成温度は、用いたセラミックスや導電材料に応じて適宜設定することができる。生のセラミック素体の焼成温度は、例えば９００℃〜１３００℃程度とすることができる。
【００７９】
次に、焼成後のセラミック素体１０の両端面に導電性ペーストを塗布して焼き付けを行うことにより、第１及び第２の焼成電極層１３ａ、１４ａを形成する。この際、塗布形状のコントロールにより、寸法Ａを設定する。なお、焼き付け温度は、例えば７００℃〜１０００℃であることが好ましい。なお、第１及び第２の焼成電極層１３ａ、１４ａは、生のセラミック素体と同時に焼成してもよい。
【００８０】
次いで、第１及び第２の焼成電極層１３ａ、１４ａを覆うように、それぞれ、導電材及び樹脂を含む導電性樹脂ペーストを塗布し、１５０℃〜３００℃の温度で熱処理を行い、樹脂を熱硬化させる。これにより、第１の焼成電極層１３ａ上に第１の樹脂含有電極層１３ｂが形成され、第２の焼成電極層１４ａ上に第２の樹脂含有電極層１４ｂが形成される。この際、塗布形状のコントロールにより、寸法Ｃを設定する。なお、上記熱処理時の雰囲気は、空気雰囲気でも窒素ガス雰囲気でもよい。Ｃｕ粉末を用いた樹脂電極を形成する場合は、金属成分の酸化を防ぐため、上記熱処理時の酸素濃度は１０００ｐｐｍ以下にすることが好ましい。
【００８１】
続いて、第１の樹脂含有電極層１３ｂを覆うように第１のめっき層１３ｃを形成し、第２の樹脂含有電極層１４ｂを覆うように第２のめっき層１４ｃを形成する。なお、第１及び第２のめっき層１３ｃ、１４ｃは、Ｎｉめっき層とＳｎめっき層との積層構造で形成される。
【００８２】
以上の工程により、セラミック電子部品１を完成させることができる。
【００８３】
以下、本発明の好ましい実施形態の他の例について説明する。但し、以下の説明において、上記第１の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略する。
【００８４】
（第２の実施形態）
図３は、第２の実施形態に係るセラミック電子部品１ａの略図的断面図である。
【００８５】
図３に示すセラミック電子部品１ａの構成が図２のセラミック電子部品１の構成と異なる点は、第１及び第２のダミー電極１５、１６がセラミック素体１０内に設けられている点である。
【００８６】
第１のダミー電極１５は、第１の内部電極１１と略同じ高さで且つ長さ方向に間隔を空けて設けられている。第２のダミー電極１６は、第２の内部電極１２と略同じ高さで且つ長さ方向に間隔を空けて設けられている。
【００８７】
第１のダミー電極１５は、第２の端面１０ｆに引き出されている。第２のダミー電極１６は、第１の端面１０ｅに引き出されている。
【００８８】
このような第１及び第２のダミー電極１５、１６を有するセラミック電子部品１ａについても、Ａ＜Ｂ＜Ｃ、及び、Ａ／Ｂ≦０．８６を充足する。これにより、セラミック電子部品１ａにクラックが生じることを抑制することができ、たとえクラックが生じた場合であってもショートし難い。
【００８９】
（第３の実施形態）
図４は、第３の実施形態に係るセラミック電子部品１ｂの略図的断面図である。
【００９０】
図４に示すセラミック電子部品１ｂの構成が図２のセラミック電子部品１の構成と異なる点は、第１の内部電極１１ａが第１及び第２の端面１０ｅ、１０ｆに引き出されており、第２の内部電極１２ａが第１及び第２の側面１０ｃ、１０ｄに引き出されている点である。図示は省略するが、第１及び第２の側面１０ｃ、１０ｄには、それぞれ、第２の内部電極１２ａに電気的に接続された外部電極が設けられている。この一対の外部電極と、第１及び第２の外部電極１３，１４とのうちの一方が、信号端子電極を構成しており、他方が接地用端子電極を構成している。
【００９１】
本実施形態に係るセラミック電子部品１ｂについても、第１及び第２の外部電極１３，１４において、Ａ＜Ｂ＜Ｃ、及び、Ａ／Ｂ≦０．８６が充足される。このため、セラミック電子部品１ｂにクラックが生じることを抑制することができ、たとえクラックが生じた場合であってもショートし難い。
【００９２】
以下、本発明について、具体的な実施例に基づいて、さらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではなく、その要旨を変更しない範囲において適宜変更して実施することが可能である。
【００９３】
（実施例１〜５）
上記実施形態に係る製造方法を用いて、上記実施形態に係るセラミック電子部品１として、上記実施形態に係るセラミック電子部品１と同様のセラミックコンデンサを、各実施例について、下記の条件で２０個ずつ作製した。なお、寸法Ａを変更することで（後記の表１を参照）、Ａ／Ｂの比率を５種（実施例１〜５）設定し、クラックの発生の有無及びショートの有無を確認した。
【００９４】
セラミックコンデンサのサイズ：２．０ｍｍ（Ｌ）×１．２５ｍｍ（Ｗ）×１．２５ｍｍ（Ｔ）（設計値）
セラミックス：ＢａＴｉＯ３
容量：１μＦ
定格電圧：１６Ｖ
焼成温度：１２００℃（２時間キープ）
内層領域の厚み：５．４μｍ
外層領域の厚み：１８０μｍ
焼成電極層の素材：Ｃｕ
樹脂含有電極層の導電材：Ａｇ
樹脂含有電極層の樹脂：エポキシ樹脂
熱硬化温度：２００℃
樹脂含有電極層の狙いの厚み：５０μｍ（端面中央部の狙い値）
めっき層の構成：ＮｉとＳｎとの２層
めっき層の狙いの厚み：２．５μｍ（Ｎｉ）と３μｍ（Ｓｎ）（端面中央部の狙い値）
【００９５】
（焼成電極層縁端起点のクラックの確認方法）
ＪＥＩＴＡランド基板にＬＦはんだを用いてリフロー実装し、一定のたわみ量（８ｍｍ）で配線基板を５秒間たわませた後、サンプルを基板から取り外し、サンプルの側面を幅方向の中央まで研磨し、その研磨面における焼成電極層縁端を起点としたクラックの有無を確認した。
【００９６】
（樹脂含有電極層縁端起点のクラックの確認方法）
ＪＥＩＴＡランド基板にＬＦはんだを用いてリフロー実装し、一定のたわみ量（８ｍｍ）で配線基板を５秒間たわませた後、サンプルを基板から取り外し、サンプルの側面を幅方向の中央まで研磨し、その研磨面における樹脂含有電極層縁端を起点としたクラックの有無を確認した。
【００９７】
（ショート発生の確認方法）
各サンプルを、ＬＦはんだを用いてガラスエポキシ基板に実装した。その後、各サンプルに対して、１２５℃、相対湿度９５％ＲＨ、１．２気圧の高温高湿槽内にて、定格電圧を印加し、７２時間の耐湿負荷加速試験を行った。絶縁抵抗値（ＩＲ値）が２桁以上低下したものをショートの発生と判断した。
【００９８】
（端面における焼成電極層形成不良発生の確認方法）
焼成電極層の焼付後に、２倍のレンズで拡大して端面の目視確認を行った。この目視確認では、セラミック素体の露出が見られるものを不良として判別した。
【００９９】
（比較例１〜１６）
上記実施形態に係る製造方法を用いて、上記実施形態に係るセラミック電子部品１として、上記実施形態に係るセラミック電子部品１と同様のセラミックコンデンサを、各比較例について、上記各実施例と同じ条件で２０個ずつ作製した。寸法２（後記の表１を参照）、Ａ／Ｂの比率を３種（比較例１〜８）設定し、クラックの発生の有無及びショートの有無を確認した。
【０１００】
以上の実施例１〜５及び比較例１〜８の結果を表１に示す。
【０１０１】
【表１】
2015109411.tif 000003
【０１０２】
以上の結果より、Ａ＜Ｂ＜Ｃ、及び、Ａ／Ｂ≦０．８６を充足するセラミックコンデンサによれば、クラックが生じることを抑制することができ、たとえクラックが生じた場合であってもショートを防ぐことができることが確認できた。
【０１０３】
（実施例６〜１０）
上記実施形態に係る製造方法を用いて、上記実施形態に係るセラミック電子部品１として、上記実施形態に係るセラミック電子部品１と同様のセラミックコンデンサを、各実施例について、下記の条件で２０個ずつ作製した。なお、寸法Ａを変更することで（後記の表２を参照）、Ａ／Ｂの比率を５種（実施例６〜１０）設定し、クラックの発生の有無及びショートの有無を確認した。
【０１０４】
セラミックコンデンサのサイズ：３．２
ｍｍ（Ｌ）×２．５ｍｍ（Ｗ）×２．５ｍｍ（Ｔ）（設計値）
セラミックス：ＢａＴｉＯ３
容量：４．７μＦ
定格電圧：５０Ｖ
焼成温度：１２００℃（２時間キープ）
内層領域の厚み：７．２μｍ
外層領域の厚み：１３０μｍ
焼成電極層の素材：Ｃｕ
樹脂含有電極層の導電材：Ａｇ
樹脂含有電極層の樹脂：エポキシ樹脂
熱硬化温度：２００℃
樹脂含有電極層の狙いの厚み：５０μｍ（端面中央部の狙い値）
めっき層の構成：ＮｉとＳｎとの２層
めっき層の狙いの厚み：２．５μｍ（Ｎｉ）と３μｍ（Ｓｎ）（端面中央部の狙い値）
【０１０５】
以上の実施例６〜１０及び比較例９〜１６の結果を表２に示す。
【０１０６】
【表２】
2015109411.tif 000004
【０１０７】
以上の結果より、Ａ＜Ｂ＜Ｃ、及び、Ａ／Ｂ≦０．８６を充足するセラミックコンデンサによれば、クラックが生じることを抑制することができ、たとえクラックが生じた場合であってもショートを防ぐことができることが確認できた。
【符号の説明】
【０１０８】
１、１ａ、１ｂ：セラミック電子部品
１０：セラミック素体
１０ａ：第１の主面
１０ｂ：第２の主面
１０ｃ：第１の側面
１０ｄ：第２の側面
１０ｅ：第１の端面
１０ｆ：第２の端面
１０ｇ：セラミック部
１１、１１ａ：第１の内部電極
１２、１２ａ：第２の内部電極
１３：第１の外部電極
１３ａ：第１の焼成電極層
１３ｂ：第１の樹脂含有電極層
１３ｃ：第１のめっき層
１４：第２の外部電極
１４ａ：第２の焼成電極層
１４ｂ：第２の樹脂含有電極層
１４ｃ：第２のめっき層
ａ１：有効領域
ａ２、ａ３：無効領域
【図１】
2015109411.tif 000005
【図２】
2015109411.tif 000006
【図３】
2015109411.tif 000007
【図４】
2015109411.tif 000008