(57)【要約】【課題】ベース領域とコレクタ領域との間の半導体領域におけるゲルマニウムの組成比を増加させ、ヘテロ接合バイポーラトランジスタの動作速度を容易に向上させることができる半導体装置を提供する。【解決手段】半導体装置は、ｎ型のコレクタ領域ＣＲ上に形成され、シリコンからなる半導体領域１１と、半導体領域１１上に形成され、シリコンゲルマニウムからなる半導体領域１２と、半導体領域１２上に形成され、シリコンゲルマニウムからなる半導体領域１３とを有する。また、当該半導体装置は、半導体領域１３上に形成され、シリコンゲルマニウムからなるｐ型のベース領域ＢＲと、ベース領域ＢＲ上に形成され、シリコンからなるエミッタ領域ＥＲとを有する。そして、半導体領域１２におけるゲルマニウムの組成比は、半導体領域１３におけるゲルマニウムの組成比よりも小さい。【選択図】図３
2015056474.tif 000002
【特許請求の範囲】
【請求項１】
シリコンからなる半導体基板と、
前記半導体基板の第１主面に形成された第１導電型のコレクタ領域と、
前記コレクタ領域上に形成され、シリコンからなる第１半導体領域と、
前記第１半導体領域上に形成され、シリコンゲルマニウムからなる第２半導体領域と、
前記第２半導体領域上に形成され、シリコンゲルマニウムからなる第３半導体領域と、
前記第３半導体領域上に形成された、前記第１導電型と異なる第２導電型のベース領域と、
前記ベース領域上に形成され、シリコンからなる前記第１導電型のエミッタ領域と、
を有し、
前記コレクタ領域と前記ベース領域と前記エミッタ領域とによりバイポーラトランジスタが形成され、
前記ベース領域は、シリコンゲルマニウムからなり、
前記第２半導体領域におけるゲルマニウムの組成比は、前記第３半導体領域におけるゲルマニウムの組成比よりも小さい、半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第３半導体領域におけるゲルマニウムの組成比は、０．２４〜０．３０である、半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記第２半導体領域におけるゲルマニウムの組成比は、０．２４未満である、半導体装置。
【請求項４】
請求項１記載の半導体装置において、
前記第１導電型はｎ型であり、
前記第２導電型はｐ型であり、
前記ベース領域には、ホウ素が導入されている、半導体装置。
【請求項５】
請求項１記載の半導体装置において、
前記第１導電型はｐ型であり、
前記第２導電型はｎ型であり、
前記ベース領域には、リン、砒素またはアンチモンが導入されている、半導体装置。
【請求項６】
請求項１記載の半導体装置において、
前記半導体基板は、シリコン単結晶基板からなり、
前記第１半導体領域は、シリコンエピタキシャル膜からなり、
前記第２半導体領域、前記第３半導体領域および前記ベース領域は、シリコンゲルマニウムエピタキシャル膜からなる、半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記コレクタ領域上に形成された第１絶縁膜と、
前記第１絶縁膜上に形成され、シリコンからなる第１導電膜と、
前記第１導電膜上に形成された第２絶縁膜と、
前記第２絶縁膜および前記第１導電膜を貫通して前記第１絶縁膜に達する第１開口部と、
前記第１開口部に露出した前記第１導電膜の側面に形成された第３絶縁膜と、
前記第１開口部に露出した部分の前記第１絶縁膜を貫通して前記コレクタ領域に達する第２開口部と、
前記ベース領域と前記第１導電膜とを接続する第４半導体領域と、
前記エミッタ領域上に形成され、シリコンからなる第２導電膜と、
を有し、
前記第２開口部の側面は、前記第１開口部の側面よりも後退し、
前記第１導電膜の下面の一部が、前記第２開口部に露出し、
前記第１半導体領域は、前記第２開口部に露出した部分の前記コレクタ領域上に形成され、
前記第４半導体領域は、前記第２開口部に露出した部分の前記第１導電膜の下面と、前記ベース領域の外周部とに接し、
前記第２導電膜は、前記エミッタ領域上に、前記第１開口部を埋め込むように形成されている、半導体装置。
【請求項８】
請求項１記載の半導体装置において、
前記第２半導体領域および前記第３半導体領域は、イントリンシック状態のシリコンゲルマニウムからなる、半導体装置。
【請求項９】
（ａ）シリコンからなる半導体基板を準備する工程、
（ｂ）前記半導体基板の第１主面に、第１導電型のコレクタ領域を形成する工程、
（ｃ）前記コレクタ領域上に、シリコンからなる第１半導体領域を形成する工程、
（ｄ）前記第１半導体領域上に、シリコンゲルマニウムからなる第２半導体領域を形成する工程、
（ｅ）前記第２半導体領域上に、シリコンゲルマニウムからなる第３半導体領域を形成する工程、
（ｆ）前記第３半導体領域上に、前記第１導電型と異なる第２導電型のベース領域を形成する工程、
（ｇ）前記ベース領域上に、シリコンからなる前記第１導電型のエミッタ領域を形成する工程、
を有し、
前記（ｆ）工程では、シリコンゲルマニウムからなる前記ベース領域を形成し、
前記（ｇ）工程では、前記コレクタ領域と前記ベース領域と前記エミッタ領域とによりバイポーラトランジスタが形成され、
前記第２半導体領域におけるゲルマニウムの組成比は、前記第３半導体領域におけるゲルマニウムの組成比よりも小さい、半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法において、
前記第３半導体領域におけるゲルマニウムの組成比は、０．２４〜０．３０である、半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法において、
前記第２半導体領域におけるゲルマニウムの組成比は、０．２４未満である、半導体装置の製造方法。
【請求項１２】
請求項９記載の半導体装置の製造方法において、
前記第１導電型はｎ型であり、
前記第２導電型はｐ型であり、
前記（ｆ）工程では、ホウ素が導入された前記ベース領域を形成する、半導体装置の製造方法。
【請求項１３】
請求項９記載の半導体装置の製造方法において、
前記第１導電型はｐ型であり、
前記第２導電型はｎ型であり、
前記（ｆ）工程では、リン、砒素またはアンチモンが導入された前記ベース領域を形成する、半導体装置の製造方法。
【請求項１４】
請求項９記載の半導体装置の製造方法において、
前記半導体基板は、シリコン単結晶基板からなり、
前記（ｃ）工程では、前記第１半導体領域をエピタキシャル成長により形成し、
前記（ｄ）工程では、前記第２半導体領域をエピタキシャル成長により形成し、
前記（ｅ）工程では、前記第３半導体領域をエピタキシャル成長により形成し、
前記（ｆ）工程では、前記ベース領域をエピタキシャル成長により形成する、半導体装置の製造方法。
【請求項１５】
請求項９記載の半導体装置の製造方法において、
（ｈ）前記コレクタ領域上に、第１絶縁膜を形成する工程、
（ｉ）前記第１絶縁膜上に、シリコンからなる第１導電膜を形成する工程、
（ｊ）前記第１導電膜上に、第２絶縁膜を形成する工程、
（ｋ）前記第２絶縁膜および前記第１導電膜を貫通して前記第１絶縁膜に達する第１開口部を形成する工程、
（ｌ）前記第１開口部に露出した前記第１導電膜の側面に第３絶縁膜を形成する工程、
（ｍ）前記第１開口部に露出した部分の前記第１絶縁膜を貫通して前記コレクタ領域に達する第２開口部を形成する工程、
（ｎ）前記エミッタ領域上に、シリコンからなる第２導電膜を形成する工程、
を有し、
前記（ｍ）工程では、前記第２開口部に露出した部分の前記第１絶縁膜を除去して、前記第２開口部の側面を前記第１開口部の側面よりも後退させることにより、前記第１導電膜の下面の一部を前記第２開口部に露出させ、
前記（ｃ）工程では、前記第２開口部に露出した部分の前記コレクタ領域上に、前記第１半導体領域を形成し、
前記（ｃ）工程から前記（ｆ）工程のいずれかの工程で、前記（ｆ）工程にて形成される前記ベース領域と、前記第２開口部に露出した部分の前記第１導電膜の下面とに接するように、第４半導体領域を形成することにより、前記ベース領域と前記第１導電膜とを、前記第４半導体領域を介して接続し、
前記（ｎ）工程では、前記エミッタ領域上に、前記第１開口部を埋め込むように、前記第２導電膜を形成する、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造技術に関し、バイポーラトランジスタを有する半導体装置およびその製造技術に関する。
【背景技術】
【０００２】
ミリ波レーダーおよび光通信などの用途に適した超高速通信用デバイスとして、ヘテロ接合バイポーラトランジスタ（Hetero-junction Bipolar Transistor；ＨＢＴ）の開発が進められている。ヘテロ接合バイポーラトランジスタは、通常のバイポーラトランジスタと同様に、コレクタ領域、ベース領域およびエミッタ領域を有する。しかし、ヘテロ接合バイポーラトランジスタにおいては、エミッタ領域の禁制帯幅がベース領域の禁制帯幅よりも大きくなるように、エミッタ領域およびベース領域として互いに異なる種類の材料からなる半導体が用いられている。そして、エミッタ領域とベース領域との間の接合が、これらの互いに異なる種類の材料からなる半導体の間の接合、すなわちヘテロ接合である。これにより、バイポーラトランジスタとしての電流増幅率を増加させることができる。例えばエミッタ領域としてシリコン（Ｓｉ）が用いられ、ベース領域としてシリコンゲルマニウム（ＳｉＧｅ）が用いられる。
【０００３】
例えば特開２００８−１１２９３９号公報（特許文献１）には、コレクタ領域、ベース領域およびエミッタ領域を有し、エミッタ領域としてシリコンが用いられ、ベース領域としてシリコンゲルマニウムが用いられたヘテロ接合バイポーラトランジスタを形成する技術が記載されている。
【０００４】
また、特開平４−１００２１７号公報（特許文献２）および特開平６−２５２０４６号公報（特許文献３）には、シリコン基板上に、シリコンゲルマニウム膜を形成する技術が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１１２９３９号公報
【特許文献２】特開平４−１００２１７号公報
【特許文献３】特開平６−２５２０４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ヘテロ接合バイポーラトランジスタの動作速度を向上させるためには、ベース領域を電子が移動する時間を短縮するために、ベース領域の膜厚を小さくするか、エミッタ領域からベース領域を通ってコレクタ領域へ流れる電子の速度、すなわち電子の移動度を向上させる方法が考えられる。ところが、ベース領域の膜厚を小さくすると、ヘテロ接合バイポーラトランジスタの耐圧が低下する。つまり、ヘテロ接合バイポーラトランジスタの耐圧を確保しつつベース領域の膜厚を小さくすることは困難である。したがって、ベース領域の膜厚を小さくすることによりヘテロ接合バイポーラトランジスタの動作速度を向上させることは困難である。
【０００７】
一方、例えばベース領域とコレクタ領域との間の電子の移動度を向上させて動作速度を向上させるため、ベース領域とコレクタ領域との間の半導体領域におけるゲルマニウムの組成比を増加させることが考えられる。シリコンにおける電子の移動度に比べ、ゲルマニウムにおける電子の移動度が、大きいからである。ところが、シリコンゲルマニウムからなる半導体領域におけるゲルマニウムの組成比を増加させると、この半導体領域の表面平坦性が低下する。したがって、コレクタ領域とベース領域との間、または、ベース領域とエミッタ領域との間のヘテロ接合の界面における表面平坦性を確保しつつ、ゲルマニウムの組成比を増加させることはできない。そのため、ベース領域とコレクタ領域との間の半導体領域におけるゲルマニウムの組成比を増加させることができず、ヘテロ接合バイポーラトランジスタの動作速度を向上させることができない。
【０００８】
そこで、本発明は、ベース領域とコレクタ領域との間の半導体領域におけるゲルマニウムの組成比を増加させ、ヘテロ接合バイポーラトランジスタの動作速度を容易に向上させることができる半導体装置を提供する。
【課題を解決するための手段】
【０００９】
代表的な実施の形態による半導体装置は、ｎ型のコレクタ領域上に形成され、シリコンからなる第１半導体領域と、第１半導体領域上に形成され、シリコンゲルマニウムからなる第２半導体領域と、第２半導体領域上に形成され、シリコンゲルマニウムからなる第３半導体領域とを有する。また、当該半導体装置は、第３半導体領域上に形成され、シリコンゲルマニウムからなるｐ型のベース領域と、ベース領域上に形成され、シリコンからなるエミッタ領域とを有する。これらのコレクタ領域とベース領域とエミッタ領域とによりバイポーラトランジスタが形成されている。そして、第２半導体領域におけるゲルマニウムの組成比は、第３半導体領域におけるゲルマニウムの組成比よりも小さい。
【００１０】
また、代表的な実施の形態による半導体装置の製造方法では、ｎ型のコレクタ領域上に、シリコンからなる第１半導体領域を形成し、第１半導体領域上に、シリコンゲルマニウムからなる第２半導体領域を形成し、第２半導体領域上に、シリコンゲルマニウムからなる第３半導体領域を形成する。次いで、第３半導体領域上に、シリコンゲルマニウムからなるｐ型のベース領域を形成し、ベース領域上に、シリコンからなるエミッタ領域を形成する。これらのコレクタ領域とベース領域とエミッタ領域とによりバイポーラトランジスタが形成される。そして、第２半導体領域におけるゲルマニウムの組成比は、第３半導体領域におけるゲルマニウムの組成比よりも小さい。
【発明の効果】
【００１１】
代表的な実施の形態によれば、ベース領域とコレクタ領域との間の半導体領域におけるゲルマニウムの組成比を増加させ、ヘテロ接合バイポーラトランジスタの動作速度を容易に向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１の半導体装置の要部断面図である。
【図２】実施の形態１の半導体装置の要部平面図である。
【図３】実施の形態１の半導体装置の要部断面図である。
【図４】ベース領域部付近の部分における、ゲルマニウムの組成比の深さ位置依存性、および、ホウ素の濃度の深さ位置依存性の一例を示すグラフである。
【図５】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図６】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図７】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図８】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図９】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図１０】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図１１】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図１２】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図１３】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図１４】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図１５】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図１６】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図１７】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図１８】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図１９】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図２０】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図２１】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図２２】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図２３】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図２４】比較例１の半導体装置の要部断面図である。
【図２５】比較例１における半導体領域の表面平坦性の評価試験の結果を示すグラフである。
【図２６】実施例１における半導体領域の表面平坦性の評価試験の結果を示すグラフである。
【発明を実施するための形態】
【００１３】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１４】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１５】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことはいうまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１７】
さらに、実施の形態で用いる図面においては、断面図であっても図面を見やすくするためにハッチングを省略する場合もある。また、平面図であっても図面を見やすくするためにハッチングを付す場合もある。
【００１８】
また、以下の実施の形態において、Ａ〜Ｂとして範囲を示す場合には、特に明示した場合を除き、Ａ以上Ｂ以下を示すものとする。
【００１９】
（実施の形態１）
＜半導体装置の構成＞
初めに、図１〜図４を参照し、実施の形態１の半導体装置の構成について説明する。本実施の形態１の半導体装置は、ヘテロ接合バイポーラトランジスタ（以下、単にＨＢＴともいう）を備えている。なお、本実施の形態１の半導体装置は、ヘテロ接合バイポーラトランジスタとＣＭＯＳＦＥＴ（Complementary Metal Oxide Semiconductor Field Effect Transistor）とを混載した半導体装置である、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）にも適用可能である。
【００２０】
図１は、実施の形態１の半導体装置の要部断面図である。図２は、実施の形態１の半導体装置の要部平面図である。図１は、図２のＡ−Ａ線に沿った断面図である。なお、図２では、絶縁膜３、導電膜４、絶縁膜５、絶縁膜６、半導体領域１５のうちエミッタ領域ＥＲ以外の部分、半導体領域１６、絶縁膜２１、サイドウォールスペーサ２２および導電膜２３（図１参照）を除去して透視した状態を示す。また、図２では、開口部ＯＰ１の外周を、二点鎖線により示す。
【００２１】
図３は、実施の形態１の半導体装置の要部断面図である。図３は、実施の形態１の半導体装置のうち、開口部ＯＰ２付近の部分を拡大して示す。また、図３では、開口部ＯＰ１の内部、および、導電膜４上の部分の図示を省略している。
【００２２】
図４は、ベース領域部付近の部分における、ゲルマニウムの組成比の深さ位置依存性、および、ホウ素の濃度の深さ位置依存性の一例を示すグラフである。図４の下側の横軸は、ゲルマニウムの組成比を示し、図３の上側の横軸は、ホウ素の濃度を示し、図４の縦軸は、半導体基板１の上面からの深さを示す。
【００２３】
図１〜図３に示すように、本実施の形態１の半導体装置は、半導体基板１と、コレクタ領域ＣＲと、ベース領域部ＢＰと、エミッタ領域ＥＲとを有する。
【００２４】
半導体基板１は、例えばシリコン基板からなる。半導体基板１の主面としての上面には、コレクタ領域ＣＲが形成されている。コレクタ領域ＣＲは、半導体基板１の上面のうちＨＢＴが形成される部分に、例えばリン（Ｐ）、砒素（Ａｓ）またはアンチモン（Ｓｂ）などのｎ型不純物を導入することにより形成されている。言い換えれば、コレクタ領域ＣＲは、ＨＢＴが形成される部分の半導体基板１の上層部に形成されている。そして、コレクタ領域ＣＲは、ｎ型不純物が導入されたシリコンからなるｎ型の半導体領域である。
【００２５】
好適には、半導体基板１は、シリコン単結晶基板からなる。これにより、コレクタ領域ＣＲもシリコン単結晶基板からなるため、コレクタ領域ＣＲ上に半導体領域１１をエピタキシャル成長により容易に形成することができる。
【００２６】
また、半導体基板１の上面には、半導体基板１の上面のうちＨＢＴが形成される部分を囲むように、素子分離領域２が形成されている。すなわち、コレクタ領域ＣＲは、素子分離領域２により区画されている。
【００２７】
コレクタ領域ＣＲ上には、絶縁膜３が形成されており、絶縁膜３上には、導電膜４が形成されており、導電膜４上には、絶縁膜５が形成されている。絶縁膜３は、例えば窒化シリコン（ＳｉＮ）膜からなり、導電膜４は、例えばｐ型の導電性を示す多結晶シリコン膜からなり、絶縁膜５は、例えば酸化シリコン（ＳｉＯ２）膜からなる。なお、コレクタ領域ＣＲと絶縁膜３との間に、酸化シリコン膜（図示は省略）が介在していてもよい。
【００２８】
絶縁膜５および導電膜４には、後述する図９を用いても説明するように、絶縁膜５および導電膜４を貫通して絶縁膜３に達する開口部ＯＰ１が形成されている。開口部ＯＰ１の側面には、絶縁膜５の側面、および、導電膜４の側面が露出している。開口部ＯＰ１の側面に露出した導電膜４の側面には、絶縁膜６が形成されている。すなわち、開口部ＯＰ１の側面に露出した導電膜４の側面は、絶縁膜６により覆われている。絶縁膜６は、例えば酸化シリコン膜からなる。
【００２９】
開口部ＯＰ１の底面に露出した絶縁膜３には、後述する図１１および図１２を用いても説明するように、開口部ＯＰ１の底面に露出した部分の絶縁膜３を貫通してコレクタ領域ＣＲに達する開口部ＯＰ２が形成されている。開口部ＯＰ２の側面は、開口部ＯＰ１の側面よりも後退しており、導電膜４の下面の一部が、開口部ＯＰ２内に露出している。したがって、開口部ＯＰ２の開口幅ＷＤ２は、開口部ＯＰ１の開口幅ＷＤ１よりも大きい。
【００３０】
開口部ＯＰ２の底面に露出した部分のコレクタ領域ＣＲ上には、ベース領域部ＢＰが形成されている。図３に示すように、ベース領域部ＢＰは、半導体領域１１、１２、１３および１４を有する。半導体領域１４は、ベース領域ＢＲである。
【００３１】
開口部ＯＰ２内に露出した部分のコレクタ領域ＣＲ上には、半導体領域１１が形成されている。半導体領域１１は、シリコン膜からなる。
【００３２】
好適には、半導体基板１およびコレクタ領域ＣＲがシリコン単結晶基板からなるとき、半導体領域１１は、コレクタ領域ＣＲ上にエピタキシャル成長により形成されたシリコンエピタキシャル膜からなる。このとき、半導体領域１１は、開口部ＯＰ２内に露出した部分のコレクタ領域ＣＲ上に半導体領域１２をエピタキシャル成長させるためのシード膜である。半導体領域１１をシード膜として機能させることにより、半導体領域１１上に、半導体領域１２および１３をエピタキシャル成長により形成することができる。半導体領域１１の膜厚は、例えば５ｎｍ程度である。
【００３３】
半導体領域１１上には、半導体領域１２が形成されており、半導体領域１２上には、半導体領域１３が形成されている。半導体領域１２および１３は、シリコンゲルマニウム膜からなる。これにより、半導体領域１３上に、シリコンゲルマニウム膜からなる半導体領域１４を容易に形成することができる。
【００３４】
好適には、半導体領域１１がシリコンエピタキシャル膜からなるとき、半導体領域１２は、半導体領域１１上にエピタキシャル成長により形成されたシリコンゲルマニウムエピタキシャル膜からなり、半導体領域１３は、半導体領域１２上にエピタキシャル成長により形成されたシリコンゲルマニウムエピタキシャル膜からなる。これにより、半導体領域１３上に、半導体領域１４をエピタキシャル成長により形成することができる。
【００３５】
また、好適には、半導体領域１２および１３は、ｎ型およびｐ型の導電性を示さずイントリンシック状態の半導体領域である。これにより、ベース領域として機能する部分が半導体領域１４のみであり、半導体領域１２および１３が、ベース領域として機能しないため、ベース領域として機能する部分の厚さを小さくすることができ、ヘテロ接合バイポーラトランジスタの動作周波数を高めることができる。また、半導体領域１２の膜厚は、例えば５ｎｍ程度であり、半導体領域１３の膜厚は、例えば２０ｎｍ程度である。
【００３６】
なお、本願明細書中では、イントリンシック状態とは、実効的なキャリア濃度が１×１０１５ｃｍ−３以下の状態を意味するものとする。
【００３７】
図４に一例を示すように、半導体領域１２におけるゲルマニウムの組成比は、半導体領域１３におけるゲルマニウムの組成比よりも小さい。コレクタ領域ＣＲと半導体領域１３の間に、下から順に半導体領域１１および１２を介在させることにより、半導体領域１３の表面平坦性を低下させずに、半導体領域１３におけるゲルマニウムの組成比を増加させることができる。そして、半導体領域１３におけるゲルマニウムの組成比を増加させない場合に比べ、ベース領域ＢＲである半導体領域１４と、コレクタ領域ＣＲとの間で、膜厚方向に沿って、例えば伝導帯の下端のエネルギー高さを傾斜させることができる。そのため、ヘテロ接合バイポーラトランジスタがオン状態のときに、ベース領域ＢＲである半導体領域１４からコレクタ領域ＣＲに流れる電子をより加速することができ、ヘテロ接合バイポーラトランジスタの動作速度を向上させることができる。
【００３８】
なお、シリコンゲルマニウムにおけるゲルマニウムの組成比とは、シリコンおよびゲルマニウムの全原子数に対するゲルマニウムの原子数の比率を意味する。
【００３９】
半導体領域１３上には、前述したように、ベース領域ＢＲである半導体領域１４が形成されている。半導体領域１４は、シリコンゲルマニウム膜からなる。半導体領域１４には、例えばホウ素（Ｂ）などのｐ型不純物が導入されている。図４に一例を示すように、半導体領域１４におけるｐ型不純物の濃度は、例えば２．４×１０２０ｃｍ−３程度である。また、半導体領域１４の膜厚は、例えば２ｎｍ程度である。
【００４０】
半導体領域１２および１３がシリコンエピタキシャル膜からなるとき、半導体領域１４は、半導体領域１３上にエピタキシャル成長により形成されたシリコンゲルマニウムエピタキシャル膜からなる。これにより、半導体領域１４上に、半導体領域１５をエピタキシャル成長により形成することができる。
【００４１】
半導体領域１４上には、半導体領域１５が形成されている。半導体領域１５は、シリコン膜からなり、例えば平面視における半導体領域１５の中央部は、エミッタ領域ＥＲである。エミッタ領域ＥＲには、例えばリン（Ｐ）、砒素（Ａｓ）またはアンチモン（Ｓｂ）などのｎ型不純物が導入されている。すなわち、エミッタ領域ＥＲは、ｎ型不純物が導入されたシリコンからなるｎ型の半導体領域である。このようなエミッタ領域ＥＲとベース領域ＢＲとを用いることにより、エミッタ領域ＥＲとベース領域ＢＲとの間の接合を、互いに異なる種類の材料からなる半導体の間の接合、すなわちヘテロ接合とすることができる。エミッタ領域ＥＲの膜厚、すなわち半導体領域１５の膜厚は、例えば１０ｎｍ程度である。
【００４２】
なお、平面視における、とは、半導体基板１の上面に垂直な方向から視た場合を意味する。また、半導体領域１５上に、半導体領域１５とは別にエミッタ領域ＥＲを形成することもできる。
【００４３】
シリコンの禁制帯幅は、シリコンゲルマニウムの禁制帯幅よりも大きい。これにより、エミッタ領域ＥＲがシリコンゲルマニウム膜からなる場合と比べ、ベース電流を小さくすることができるので、バイポーラトランジスタとしての電流増幅率を増加させることができる。
【００４４】
すなわち、図３において二点鎖線で囲まれた領域ＡＲ１で考えると、本実施の形態１の半導体装置は、コレクタ領域ＣＲと、コレクタ領域ＣＲ上に形成された半導体領域１１と、半導体領域１１上に形成された半導体領域１２と、半導体領域１２上に形成された半導体領域１３とを有する。また本実施の形態１の半導体装置は、半導体領域１３上に形成された半導体領域１４からなるベース領域ＢＲと、ベース領域ＢＲ上に形成されたエミッタ領域ＥＲとを有する。
【００４５】
本願明細書では、半導体領域１１、１２、１３および１４をまとめてベース領域部ＢＰと称する。しかし、このことは、半導体領域１１、１２および１３がベース領域として機能することを意味するものではない。例えばコレクタ領域ＣＲからｎ型不純物が拡散することにより、半導体領域１１、１２および１３がコレクタ領域として機能してもよい。
【００４６】
開口部ＯＰ２内には、開口部ＯＰ２内に露出した部分の導電膜４の下面と、ベース領域ＢＲである半導体領域１４の平面視における外周部とに接するように、半導体領域１６が形成されている。この半導体領域１６によりベース領域ＢＲと接続された導電膜４が、ベース電極ＢＥとなる。
【００４７】
なお、半導体領域１５の平面視における中央部以外の部分に、ｎ型不純物が導入されなくてもよい。このｎ型不純物が導入されない部分の半導体領域１５は、エミッタ領域ＥＲとしては機能しない部分である。
【００４８】
開口部ＯＰ１の底面には、エミッタ領域ＥＲを含めた半導体領域１５が露出している。また、開口部ＯＰ１の底面および側面には、絶縁膜２１が形成されている。さらに、絶縁膜２１が形成された開口部ＯＰ１の両側面には、導電膜からなるサイドウォールスペーサ２２が形成されている。そして、開口部ＯＰ１の底面に形成された絶縁膜２１のうち、サイドウォールスペーサ２２に覆われていない部分である中央部が除去されることにより、絶縁膜２１を貫通して、エミッタ領域ＥＲ、すなわち半導体領域１５に達する開口部ＯＰ３が形成されている。開口部ＯＰ３の底面に露出した部分の半導体領域１５は、エミッタ領域ＥＲである。また、開口部ＯＰ１の側面および底面の一部には、前述したように、絶縁膜２１を介してサイドウォールスペーサ２２が形成されている。このサイドウォールスペーサ２２の幅を変化させることにより、半導体領域１５のうちエミッタ領域ＥＲになる部分の面積を調整することができる。
【００４９】
エミッタ領域ＥＲ上には、側面および底面の一部に絶縁膜２１を介してサイドウォールスペーサ２２が形成された開口部ＯＰ１の内部、ならびに、開口部ＯＰ３の内部を埋め込むように、導電膜２３が形成されている。導電膜２３は、開口部ＯＰ３の底面に露出した半導体領域１５の中央部、すなわちエミッタ領域ＥＲに接続されている。導電膜２３は、例えばｎ型の導電性を示す多結晶シリコン膜からなる。この導電膜２３がパターニングされており、パターニングされた導電膜２３は、エミッタ電極ＥＥである。また、図１に示すように、導電膜２３および絶縁膜５が、一緒にパターニングされていてもよい。
【００５０】
このように、開口部ＯＰ１およびＯＰ２、絶縁膜６、ならびに、絶縁膜２１を形成することにより、導電膜２３と導電膜４とを電気的に分離することができる。また、ベース領域ＢＲの平面視における中央部上に形成されたエミッタ領域ＥＲを、エミッタ電極ＥＥである導電膜２３と接続することができる。さらに、ベース領域ＢＲの平面視における外周部を、半導体領域１６を介して、ベース電極ＢＥである導電膜４と接続することができる。
【００５１】
なお、図１では図示を省略するが、導電膜２３からなるエミッタ電極ＥＥ、および、導電膜４からなるベース電極ＢＥを覆うように、層間絶縁膜が形成されていてもよい。そして、層間絶縁膜を貫通してエミッタ電極ＥＥに達するプラグ、および、層間絶縁膜を貫通してベース電極ＢＥに達するプラグが形成されていてもよい。
【００５２】
＜半導体装置の製造方法＞
次に、図５〜図２３を参照し、本実施の形態１の半導体装置の製造方法について説明する。図５〜図２３は、実施の形態１の半導体装置の製造工程中の要部断面図である。このうち、図１２〜図１７は、実施の形態１の半導体装置のうち、開口部ＯＰ２付近の部分を拡大して示す。また、図１２〜図１７では、絶縁膜５の図示を省略している。そして、図５〜図１１および図１８〜図２３と、図１２〜図１７との間では、図を見やすくするために縦横比を変えてある。
【００５３】
まず、図５に示すように、半導体基板１を準備する。この半導体基板１を準備する工程では、シリコン基板からなる半導体基板１を準備し、その半導体基板１の主面としての上面に、素子分離領域２を形成する。この素子分離領域２は、半導体基板１の上面のうちＨＢＴが形成される部分を囲むように、形成される。具体的には、素子分離領域２は、例えば素子分離領域２が形成される部分の半導体基板１をエッチングして溝を形成した後、この溝の内部に絶縁膜として例えば酸化シリコン膜を埋め込むことにより形成される。
【００５４】
次いで、図５に示すように、コレクタ領域ＣＲを形成する。このコレクタ領域ＣＲを形成する工程では、半導体基板１の上面のうちＨＢＴが形成される部分に、例えばリン（Ｐ）、砒素（Ａｓ）またはアンチモン（Ｓｂ）などのｎ型不純物を導入することにより、ｎ型の半導体領域であるコレクタ領域ＣＲを形成する。このコレクタ領域ＣＲは、素子分離領域２により区画される。
【００５５】
好適には、半導体基板１は、シリコン単結晶基板からなる。これにより、コレクタ領域ＣＲもシリコン単結晶基板からなるため、コレクタ領域ＣＲ上に半導体領域１１（後述する図１３参照）をエピタキシャル成長により容易に形成することができる。
【００５６】
次いで、図６に示すように、絶縁膜３を形成する。この絶縁膜３を形成する工程では、コレクタ領域ＣＲ上に、例えば窒化シリコン（ＳｉＮ）膜からなる絶縁膜３を、例えば化学気相成長（Chemical Vapor Deposition；ＣＶＤ）法により形成する。
【００５７】
次いで、図７に示すように、導電膜４を形成する。この導電膜４を形成する工程では、絶縁膜３上に、例えばホウ素（Ｂ）などのｐ型不純物が導入され、ｐ型の導電性を示す多結晶シリコン膜からなる導電膜４を、例えばＣＶＤ法により形成する。この導電膜４は、ベース電極ＢＥ（後述する図１６参照）となる導電膜である。具体的には、多結晶シリコン膜をＣＶＤ法により成膜する際に、ｐ型不純物を同時に導入するか、または、多結晶シリコン膜をＣＶＤ法により成膜した後、ｐ型不純物をイオン注入法で注入することにより、多結晶シリコン膜にｐ型不純物を導入することができる。
【００５８】
次いで、図８に示すように、絶縁膜５を形成する。この絶縁膜５を形成する工程では、導電膜４上に、例えば酸化シリコン(ＳｉＯ２)膜からなる絶縁膜５を、例えば高密度プラズマＣＶＤ法により形成する。
【００５９】
次いで、図９に示すように、開口部ＯＰ１を形成する。この開口部ＯＰ１を形成する工程では、半導体基板１の上面のうちＨＢＴが形成される部分の上方に位置する絶縁膜５および導電膜４を、例えばドライエッチングによりエッチングする。これにより、絶縁膜５および導電膜４を貫通して絶縁膜３に達する開口部ＯＰ１を形成する。このとき、開口部ＯＰ１の側面には、絶縁膜５の側面、および、導電膜４の側面が露出し、開口部ＯＰ１の底面には、絶縁膜３の上面が露出する。
【００６０】
次いで、図１０に示すように、絶縁膜６を形成する。この絶縁膜６を形成する工程では、例えば半導体基板１を酸化雰囲気で熱処理することにより、開口部ＯＰ１の側面に露出した導電膜４の側面に、酸化シリコン膜からなる絶縁膜６を形成する。
【００６１】
次いで、図１１および図１２に示すように、開口部ＯＰ２を形成する。この開口部ＯＰ２を形成する工程では、開口部ＯＰ１の底面に露出した部分の絶縁膜３を、例えば熱リン酸を用いたウェットエッチングによりエッチングする。これにより、開口部ＯＰ１の底面に露出した部分の絶縁膜３を貫通してコレクタ領域ＣＲに達する開口部ＯＰ２を形成する。このとき、開口部ＯＰ２の側面には、絶縁膜３の側面が露出し、開口部ＯＰ２の底面には、コレクタ領域ＣＲの上面が露出する。
【００６２】
この開口部ＯＰ２を形成する工程では、開口部ＯＰ１の底面に露出した部分の絶縁膜３を除去した後、さらに熱リン酸を用いたウェットエッチングによるオーバーエッチングを行う。そして、開口部ＯＰ２の側面に露出した部分の絶縁膜３を除去して、開口部ＯＰ２の側面を開口部ＯＰ１の側面よりも後退させる。これにより、導電膜４の下面の一部が、開口部ＯＰ２内に露出する。このようにして形成された開口部ＯＰ２の開口幅ＷＤ２は、開口部ＯＰ１の開口幅ＷＤ１よりも大きい。
【００６３】
なお、絶縁膜３とコレクタ領域ＣＲとの間に酸化シリコン膜（図示は省略）が介在している場合、熱リン酸を用いたウェットエッチングにより絶縁膜３を除去した後、希フッ酸を用いたウェットエッチングにより酸化シリコン膜を除去する。
【００６４】
次いで、図１３に示すように、半導体領域１１を形成する。この半導体領域１１を形成する工程では、開口部ＯＰ２の底面に露出した部分のコレクタ領域ＣＲ上に、シリコン膜からなる半導体領域１１を、例えばＣＶＤ法により形成する。これにより、開口部ＯＰ２の側面が開口部ＯＰ１の側面より後退している場合でも、開口部ＯＰ２の底面に露出した部分のコレクタ領域ＣＲ上に、被覆性よく半導体領域１１を形成することができる。
【００６５】
半導体領域１１をＣＶＤ法により形成する際に、シリコンを供給する原料ガスとして、例えばジクロルシラン（ＳｉＨ２Ｃｌ２）を用いることができる。また、例えば酸化シリコン膜からなる絶縁膜６上におけるシリコン膜の成長速度に対する、コレクタ領域ＣＲ上におけるシリコン膜の成長速度の比、すなわち選択比を向上させるために混合される原料ガスとして、塩化水素（ＨＣｌ）を用いることができる。
【００６６】
好適には、半導体基板１およびコレクタ領域ＣＲがシリコン単結晶基板からなるとき、半導体領域１１は、コレクタ領域ＣＲ上にエピタキシャル成長により形成されたシリコンエピタキシャル膜からなる。このとき、半導体領域１１は、開口部ＯＰ２内に露出した部分のコレクタ領域ＣＲ上に半導体領域１２をエピタキシャル成長させるためのシード膜である。半導体領域１１をシード膜として機能させることにより、半導体領域１１上に、半導体領域１２および１３（後述する図１４および図１５参照）をエピタキシャル成長により形成することができる。半導体領域１１の膜厚は、例えば５ｎｍ程度である。
【００６７】
次いで、図１４に示すように、半導体領域１２を形成し、図１５に示すように、半導体領域１３を形成する。このうち、半導体領域１２を形成する工程では、半導体領域１１上に、シリコンゲルマニウム膜からなる半導体領域１２を、例えばＣＶＤ法により形成する。また、半導体領域１３を形成する工程では、半導体領域１２上に、シリコンゲルマニウム膜からなる半導体領域１３を、例えばＣＶＤ法により形成する。これにより、開口部ＯＰ２の側面が開口部ＯＰ１の側面より後退している場合でも、被覆性よく半導体領域１２および１３を形成することができる。
【００６８】
半導体領域１２および１３をＣＶＤ法により形成する際に、シリコンを供給する原料ガスとして、例えばジクロルシラン（ＳｉＨ２Ｃｌ２）を用い、ゲルマニウムを供給する原料ガスとして、モノゲルマン（ＧｅＨ４）を用いることができる。そしてシリコンを供給する原料ガスの流量と、ゲルマニウムを供給する原料ガスの流量との比率を変化させることなどにより、形成されるシリコンゲルマニウム膜におけるゲルマニウムの組成比を調整することができる。なお、絶縁膜６上におけるシリコンゲルマニウム膜の成長速度に対する、半導体領域１１上におけるシリコンゲルマニウム膜の成長速度の選択比を向上させるために混合される原料ガスとして、前述したように、塩化水素（ＨＣｌ）を用いることができる。
【００６９】
好適には、半導体領域１１がシリコンエピタキシャル膜からなるとき、半導体領域１２および１３は、半導体領域１１上にエピタキシャル成長により形成されたシリコンゲルマニウムエピタキシャル膜からなる。これにより、半導体領域１３上に、半導体領域１４（後述する図１６参照）をエピタキシャル成長により形成することができる。
【００７０】
また、好適には、半導体領域１２および１３は、ｎ型およびｐ型の導電性を示さずイントリンシック状態の半導体領域である。これにより、半導体領域１２および１３が、ベース領域として機能しないため、ベース領域として機能する部分の厚さを小さくすることができ、ヘテロ接合バイポーラトランジスタの動作周波数を高めることができる。なお、半導体領域１２の膜厚は、例えば５ｎｍ程度であり、半導体領域１３の膜厚は、例えば２０ｎｍ程度である。
【００７１】
図４に一例を示したように、半導体領域１２におけるゲルマニウムの組成比は、半導体領域１３におけるゲルマニウムの組成比よりも小さい。コレクタ領域ＣＲと半導体領域１３との間に、下から順に半導体領域１１および１２を介在させることにより、半導体領域１３の表面平坦性を低下させずに、半導体領域１３におけるゲルマニウムの組成比を増加させることができる。そして、半導体領域１３におけるゲルマニウムの組成比を増加させない場合に比べ、ベース領域ＢＲである半導体領域１４と、コレクタ領域ＣＲとの間で、膜厚方向に沿って、例えば伝導帯の下端のエネルギー高さを傾斜させることができる。そのため、ヘテロ接合バイポーラトランジスタがオン状態のときに、ベース領域ＢＲである半導体領域１４からコレクタ領域ＣＲに流れる電子をより加速することができ、ヘテロ接合バイポーラトランジスタの動作速度を向上させることができる。
【００７２】
次いで、図１６に示すように、半導体領域１４を形成する。この半導体領域１４を形成する工程では、半導体領域１３上に、シリコンゲルマニウム膜からなる半導体領域１４を、例えばＣＶＤ法により形成する。これにより、開口部ＯＰ２の側面が開口部ＯＰ１の側面より後退している場合でも、被覆性よく半導体領域１４を形成することができる。
【００７３】
半導体領域１４は、ベース領域ＢＲとなる半導体領域である。半導体領域１４には、例えばホウ素（Ｂ）などのｐ型不純物が導入されている。図４に一例を示したように、半導体領域１４におけるｐ型不純物の濃度は、例えば２．４×１０２０ｃｍ−３程度である。また、半導体領域１４の膜厚は、例えば２ｎｍ程度である。
【００７４】
この半導体領域１４を形成する工程では、半導体領域１２および１３を形成する工程と同様に、半導体領域１４をＣＶＤ法により形成する際に、原料ガスとして、例えばジクロルシランおよびモノゲルマン、ならびに、塩化水素を用いることができる。さらに、この半導体領域１４を形成する工程では、前述の原料ガスに加えて、ｐ型不純物を供給する原料ガスとして、例えばジボラン（Ｂ２Ｈ６）を用いることができる。
【００７５】
半導体領域１２および１３がシリコンエピタキシャル膜からなるとき、半導体領域１４は、半導体領域１３上にエピタキシャル成長により形成されたシリコンゲルマニウムエピタキシャル膜からなる。これにより、半導体領域１４上に、半導体領域１５（後述する図１７および図１８参照）をエピタキシャル成長により形成することができる。
【００７６】
なお、例えば図１５および図１６に示すように、半導体領域１１、１２および１３を形成する工程のいずれかの工程で、開口部ＯＰ２に露出した部分の導電膜４の下面に、半導体領域１６が形成されてもよい。そして、この半導体領域１６は、開口部ＯＰ２に露出した部分の導電膜４の下面と、半導体領域１４の外周部とに接するように、形成されてもよい。この半導体領域１６は、シリコン膜またはシリコンゲルマニウム膜からなる半導体領域である。この半導体領域１６が形成されることにより、ベース領域ＢＲである半導体領域１４と、導電膜４とを、半導体領域１６を介して接続することができる。このように、ベース領域ＢＲである半導体領域１４と、半導体領域１６を介して接続された導電膜４は、ベース電極ＢＥとなる。
【００７７】
また、図１３〜図１６に示した工程を行って、半導体領域１１、１２、１３および１４を形成することにより、開口部ＯＰ１の底面に露出したコレクタ領域ＣＲ上に、半導体領域１１、１２、１３および１４からなるベース領域部ＢＰが形成される。
【００７８】
次いで、図１７および図１８に示すように、半導体領域１５を形成する。この半導体領域１５を形成する工程では、ベース領域ＢＲである半導体領域１４上に、シリコンゲルマニウム膜からなる半導体領域１５を、例えばＣＶＤ法により形成する。これにより、被覆性よく半導体領域１５を形成することができる。半導体領域１５の膜厚は、例えば１０ｎｍ程度である。
【００７９】
この半導体領域１５を形成する工程では、半導体領域１１を形成する工程と同様に、ＣＶＤ法による半導体領域１５の形成の際には、原料ガスとして、例えばジクロルシランおよび塩化水素を用いることができる。
【００８０】
これにより、図１７および図１８に示すように、半導体領域１１、１２、１３および１４からなるベース領域部ＢＰ上に、半導体領域１５が形成される。
【００８１】
なお、この半導体領域１５を形成する工程では、前述の原料ガスに加えて、ｎ型不純物を供給する原料ガスを用い、ｎ型の半導体領域としての半導体領域１５を形成してもよい。このｎ型不純物を供給する原料ガスとして、例えばフォスフィン（ＰＨ３）を用いることができる。
【００８２】
次いで、図１９に示すように、絶縁膜２１を形成する。この絶縁膜２１を形成する工程では、開口部ＯＰ１の側面に露出した絶縁膜５の側面、および、開口部ＯＰ１の側面に露出した絶縁膜６の表面を含めて、絶縁膜５上に、例えば酸化シリコン（ＳｉＯ２）膜からなる絶縁膜２１を、例えばＣＶＤ法により形成する。
【００８３】
次いで、図２０に示すように、導電膜２２ａを形成する。この導電膜２２ａを形成する工程では、絶縁膜２１上に、例えばリン（Ｐ）、砒素（Ａｓ）またはアンチモン（Ｓｂ）などのｎ型不純物が導入され、ｎ型の導電性を示す多結晶シリコン膜からなる導電膜２２ａを、例えばＣＶＤ法により形成する。具体的には、多結晶シリコン膜をＣＶＤ法により成膜する際に、ｎ型不純物を同時に導入するか、または、多結晶シリコン膜をＣＶＤ法により成膜した後、ｎ型不純物をイオン注入法により注入することにより、多結晶シリコン膜にｎ型不純物を導入することができる。
【００８４】
次いで、図２１に示すように、サイドウォールスペーサ２２を形成する。このサイドウォールスペーサ２２を形成する工程では、導電膜２２ａを、ドライエッチングにより異方的にエッチング、すなわちエッチバックする。これにより、開口部ＯＰ１の側面に絶縁膜２１を介して導電膜２２ａを残してサイドウォールスペーサ２２を形成する。具体的には、開口部ＯＰ１の側面および底面の一部に、絶縁膜２１を介してサイドウォールスペーサ２２が形成される。
【００８５】
次いで、図２２に示すように、絶縁膜２１を除去する。この絶縁膜２１を除去する工程では、サイドウォールスペーサ２２に覆われていない部分の絶縁膜２１を例えば希フッ酸を用いたウェットエッチングにより除去する。これにより、開口部ＯＰ１の底面に形成された部分の絶縁膜２１に、絶縁膜２１を貫通して半導体領域１５の中央部に達する開口部ＯＰ３が形成される。そして、開口部ＯＰ３の底面には、半導体領域１５が露出する。一方、サイドウォールスペーサ２２に覆われた部分の絶縁膜２１は、残される。
【００８６】
次いで、図２３に示すように、導電膜２３を形成する。この導電膜２３を形成する工程では、まず、側面および底面の一部に絶縁膜２１を介してサイドウォールスペーサ２２が形成された開口部ＯＰ１の内部、ならびに、絶縁膜２１に形成された開口部ＯＰ３の内部を埋め込むように、導電膜２３を、例えばＣＶＤ法により形成する。導電膜２３として、例えばリン（Ｐ）、砒素（Ａｓ）またはアンチモン（Ｓｂ）などのｎ型不純物が導入され、ｎ型の導電性を示す多結晶シリコン膜からなる導電膜２３が形成される。そして、導電膜２３および絶縁膜５を、例えばドライエッチングによりエッチングすることにより、導電膜２３をパターニングしてエミッタ電極ＥＥを形成する。エミッタ電極ＥＥは、開口部ＯＰ３の底面に露出した半導体領域１５に接続される。
【００８７】
次いで、半導体基板１を熱処理する。この半導体基板１を熱処理する際に、エミッタ電極ＥＥに導入されたｎ型不純物が、半導体領域１５に拡散することにより、図１〜図３に示したように、開口部ＯＰ３の底面に露出した部分の半導体領域１５が、ｎ型の半導体領域であるエミッタ領域ＥＲとなる。すなわち、エミッタ領域ＥＲ上に、開口部ＯＰ１を埋め込むように、導電膜２３からなるエミッタ電極ＥＥが形成される。
【００８８】
このように、開口部ＯＰ１およびＯＰ２、絶縁膜６、ならびに、絶縁膜２１を形成することにより、導電膜２３と導電膜４とを電気的に分離することができる。また、ベース領域ＢＲの平面視における中央部上に形成されたエミッタ領域ＥＲを、エミッタ電極ＥＥである導電膜２３と接続することができる。さらに、ベース領域ＢＲの平面視における外周部を、半導体領域１６を介して、ベース電極ＢＥである導電膜４と接続することができる。
【００８９】
なお、図１では図示を省略したが、その後、導電膜２３からなるエミッタ電極ＥＥ、および、導電膜４からなるベース電極ＢＥを覆うように、層間絶縁膜を形成してもよい。そして、層間絶縁膜を貫通してエミッタ電極ＥＥに達するプラグ、および、層間絶縁膜を貫通してベース電極ＢＥに達するプラグを形成してもよい。
【００９０】
＜半導体領域の表面平坦性について＞
次いで、シリコンゲルマニウム膜からなる半導体領域の表面平坦性について説明する。図２４は、比較例１の半導体装置の要部断面図である。なお、図２４は、比較例１の半導体装置のうち、開口部ＯＰ２付近の部分を拡大して示す。また、図２４では、開口部ＯＰ１の内部を含めて導電膜４上の部分の図示を省略している。
【００９１】
比較例１の半導体装置を構成する各部分は、ベース領域部ＢＰ１００を除き、実施の形態１の半導体装置を構成する各部分と同様である。一方、比較例１の半導体装置のベース領域部ＢＰ１００は、実施の形態１の半導体装置のベース領域部ＢＰと異なる。
【００９２】
比較例１におけるベース領域部ＢＰ１００は、半導体領域１１および１２（図３参照）を有しておらず、半導体領域１３および１４のみを有する。半導体領域１４は、実施の形態１と同様に、ベース領域ＢＲとなる。すなわち、比較例１では、実施の形態１と異なり、コレクタ領域ＣＲと半導体領域１３との間に、半導体領域１１および１２が形成されていない。
【００９３】
このような比較例１において、半導体領域１３を形成した後、半導体領域１３の表面平坦性を評価する評価試験を行った。この比較例１における半導体領域の表面平坦性の評価試験の結果を、図２５のグラフに示す。図２５の横軸は、ゲルマニウムを供給する原料ガスとしてのモノゲルマンの流量を示し、図２５の縦軸は、半導体領域１３におけるゲルマニウムの組成比を示す。
【００９４】
この評価試験では、ゲルマニウムを供給する原料ガスとしてのモノゲルマンの流量を変化させることにより、半導体領域１３におけるゲルマニウムの組成比を変化させた各種の試料を準備した。そして、各種の試料における半導体領域１３の表面を、走査型電子顕微鏡（Scanning Electron Microscope；ＳＥＭ）により観察した。図２５では、表面平坦性が優れている場合を、丸印により示し、表面平坦性が劣っている場合を、バツ印により示した。なお、図２５は、シリコンゲルマニウム膜を形成する際の圧力が１．１Ｔｏｒｒ、３Ｔｏｒｒまたは４Ｔｏｒｒである試料について、表面平坦性の評価試験の結果を示す。
【００９５】
なお、表面平坦性が優れている場合、および、表面平坦性が劣っている場合の判定基準は、以下の通りとした。すなわち、表面平坦性が優れている場合とは、走査型電子顕微鏡により１５万倍の倍率まで拡大して観察した場合でも、凹凸形状などに起因したコントラストが全く観察されなかった場合を意味する。一方、表面平坦性が劣っている場合とは、走査型電子顕微鏡により１５万倍の倍率まで拡大して観察した場合に、凹凸形状などに起因したコントラストが観察された場合を意味する。
【００９６】
また、半導体領域１３におけるゲルマニウムの組成比については、分光エリプソメータを用いて測定した。
【００９７】
図２５に示すように、半導体領域１３におけるゲルマニウムの組成比が２４％未満の場合、半導体領域１３の表面平坦性は優れていた。一方、半導体領域１３におけるゲルマニウムの組成比が２４％以上の場合、少なくとも一部の圧力の条件において、半導体領域１３の表面平坦性は劣っていた。
【００９８】
このように、半導体領域１３におけるゲルマニウムの組成比が２４％以上の場合に、半導体領域１３の表面平坦性が劣るのは、ゲルマニウムの組成比の増加に伴って、半導体領域１３を構成するシリコンゲルマニウムの結晶格子と、コレクタ領域ＣＲを構成するシリコンの結晶格子との間の格子不整合が増加するためである。この格子不整合の増加に伴って、コレクタ領域ＣＲ上で半導体領域１３を構成するシリコンゲルマニウム膜が二次元的に成長することができる最大膜厚、すなわち臨界膜厚が小さくなる。そのため、半導体領域１３の膜厚が等しい場合、ゲルマニウムの組成比の増加に伴って、半導体領域１３は、二次元的に成長しにくくなり、三次元的に成長しやすくなる。
【００９９】
半導体領域１３が二次元的に成長する場合、半導体領域１３の表面平坦性は優れるが、半導体領域１３が三次元的に成長する場合、半導体領域１３の表面平坦性は劣る。したがって、半導体領域１３の膜厚が等しい場合、半導体領域１３におけるゲルマニウムの組成比の増加に伴って、半導体領域１３の表面平坦性が低下する。
【０１００】
ヘテロ接合バイポーラトランジスタの動作速度を向上させるためには、ベース領域を電子が移動する時間を短縮するために、ベース領域の膜厚を小さくするか、エミッタ領域からベース領域を通ってコレクタ領域へ流れる電子の速度、すなわち電子の移動度を向上させる方法が考えられる。ところが、ベース領域の膜厚を小さくすると、ヘテロ接合バイポーラトランジスタの耐圧が低下する。つまり、ヘテロ接合バイポーラトランジスタの耐圧を確保しつつベース領域の膜厚を小さくすることは困難である。したがって、ベース領域の膜厚を小さくすることによりヘテロ接合バイポーラトランジスタの動作速度を向上させることは困難である。
【０１０１】
一方、例えばベース領域ＢＲとコレクタ領域ＣＲとの間の電子の移動度を向上させて動作速度を向上させるため、ベース領域ＢＲとコレクタ領域ＣＲとの間の半導体領域１３におけるゲルマニウムの組成比を増加させることが考えられる。シリコンにおける電子の移動度に比べ、ゲルマニウムにおける電子の移動度が、大きいからである。
【０１０２】
ところが、前述したように、シリコンゲルマニウム膜からなる半導体領域１３におけるゲルマニウムの組成比を増加させると、この半導体領域１３の表面平坦性が低下する。したがって、コレクタ領域ＣＲとベース領域ＢＲとの間、または、ベース領域ＢＲとエミッタ領域ＥＲとの間の界面における表面平坦性を確保しつつ、ゲルマニウムの組成比を増加させることはできない。そのため、ベース領域ＢＲとコレクタ領域ＣＲとの間の半導体領域１３におけるゲルマニウムの組成比を増加させることができず、ヘテロ接合バイポーラトランジスタの動作速度を向上させることができない。
【０１０３】
＜本実施の形態の主要な特徴と効果＞
一方、本実施の形態１では、コレクタ領域ＣＲと半導体領域１３との間に、半導体領域１１および１２が形成されている。半導体領域１１は、シリコン膜からなるシード膜であり、半導体領域１２は、シリコンゲルマニウム膜からなる。また、半導体領域１２におけるゲルマニウムの組成比は、半導体領域１３におけるゲルマニウムの組成比よりも小さい。すなわち、本実施の形態１では、シリコン基板からなるコレクタ領域ＣＲとシリコンゲルマニウム膜からなる半導体領域１３との間に、シリコン膜からなるシード膜と、半導体領域１３におけるゲルマニウムの組成比よりも小さい組成比のゲルマニウムを含むバッファ膜とを介在させる。
【０１０４】
これにより、半導体領域１２を構成するシリコンゲルマニウムの結晶格子と、半導体領域１３を構成するシリコンゲルマニウムの結晶格子との間の格子不整合は、半導体領域１３を構成するシリコンゲルマニウムの結晶格子と、コレクタ領域ＣＲを構成するシリコンの結晶格子との間の格子不整合に比べて、小さくなる。したがって、半導体領域１３におけるゲルマニウムの組成が等しい場合でも、半導体領域１１および１２が形成される本実施の形態１では、半導体領域１１および１２が形成されない比較例１に比べ、半導体領域１３を構成するシリコンゲルマニウム膜が二次元的に成長することができる臨界膜厚が大きくなる。つまり、本実施の形態１では、半導体領域１３を構成するシリコンゲルマニウムと、半導体基板１を構成するシリコンとの間の格子不整合を緩和することができる。
【０１０５】
そのため、半導体領域１３におけるゲルマニウムの組成が等しい場合でも、実施の形態１によれば、比較例１に比べ、半導体領域１３が二次元的に成長しやすくなり、半導体領域１３の表面平坦性が向上する。したがって、本実施の形態１によれば、比較例１に比べ、半導体領域１３の表面平坦性を維持しつつ、半導体領域１３におけるゲルマニウムの組成比を増加させることができる。
【０１０６】
言い換えれば、半導体領域１３を構成するシリコンゲルマニウムと、半導体基板１を構成するシリコンとの間の格子不整合を緩和するために、コレクタ領域ＣＲと半導体領域１３との間に、半導体領域１１および１２が形成されている。また、上記格子不整合に伴う格子歪みにより半導体領域１３が三次元的に成長することを抑制するために、コレクタ領域ＣＲと半導体領域１３との間に、半導体領域１１および１２が形成されている。
【０１０７】
なお、例えば、半導体領域１１に格子歪みが導入されるか、または、半導体領域１１に半導体領域１２からゲルマニウムが拡散することなどにより、半導体領域１２を構成するシリコンゲルマニウムの結晶格子と、半導体領域１１を構成するシリコンとの間の格子不整合も小さくなる。
【０１０８】
このような構成により、半導体領域１３およびベース領域ＢＲにおけるゲルマニウムの組成比を増加させ、半導体領域１３およびベース領域ＢＲにおける禁制帯幅を小さくすることができるので、ベース電流に対するコレクタ電流の比である電流増幅率を向上させることができる。また、半導体領域１３と半導体領域１２の間でゲルマニウムの組成比に差を設けることにより、ベース領域ＢＲである半導体領域１４と、コレクタ領域ＣＲとの間で、膜厚方向に沿って、例えば伝導帯の下端のエネルギー高さをより傾斜させることができる。
【０１０９】
そのため、ヘテロ接合バイポーラトランジスタがオン状態のときに、ベース領域ＢＲである半導体領域１４からコレクタ領域ＣＲに流れる電子をより加速することができ、ヘテロ接合バイポーラトランジスタの動作速度を向上させることができる。すなわち、ベース領域ＢＲとコレクタ領域ＣＲとの間の半導体領域１３におけるゲルマニウムの組成比を増加させ、ヘテロ接合バイポーラトランジスタの動作速度を容易に向上させることができる。
【０１１０】
実施の形態１の実施例としての実施例１において、半導体領域１３を形成した後、半導体領域１３の表面平坦性を評価する評価試験を行った。この実施例１における半導体領域の表面平坦性の評価試験の結果を、図２６のグラフに示す。図２６の横軸は、ゲルマニウムを供給する原料ガスとしてのモノゲルマンの流量を示し、図２６の縦軸は、半導体領域１３におけるゲルマニウムの組成比を示す。
【０１１１】
この評価試験では、比較例１と同様に、ゲルマニウムを供給する原料ガスとしてのモノゲルマンの流量を変化させることにより、半導体領域１３におけるゲルマニウムの組成比を変化させた各種の試料を準備した。そして、各種の試料における半導体領域１３の表面を、比較例１と同様に、走査型電子顕微鏡により観察した結果、表面平坦性が優れている場合を、丸印により示し、表面平坦性が劣っている場合を、バツ印により示した。なお、図２６は、シリコンゲルマニウム膜を形成する際の圧力が１．１Ｔｏｒｒまたは３Ｔｏｒｒである試料について、表面平坦性の評価試験の結果を示す。
【０１１２】
なお、表面平坦性が優れている場合、および、表面平坦性が劣っている場合の判定基準は、比較例１において前述した判定基準と同様である。また、半導体領域１３におけるゲルマニウムの組成比の測定方法も、比較例１において前述した測定方法と同様である。
【０１１３】
図２６に示すように、半導体領域１３におけるゲルマニウムの組成比が２４％未満の場合に加え、半導体領域１３におけるゲルマニウムの組成比が２４〜３０％の場合でも、半導体領域１３の表面平坦性は優れていた。つまり、実施例１によれば、半導体領域１３におけるゲルマニウムの組成比が０．２４〜０．３０の場合、比較例１に比べ、半導体領域１３の表面平坦性を維持しつつ、半導体領域１３におけるゲルマニウムの組成比を増加させることができる。
【０１１４】
また、図２５に示したように、半導体領域１３とコレクタ領域ＣＲとの間に半導体領域１１および１２が介在しない場合でも、半導体領域１３におけるゲルマニウムの組成比が２４％未満の場合には、半導体領域１３の表面平坦性は優れていた。したがって、本実施の形態１においては、半導体領域１２におけるゲルマニウムの組成比が２４％未満の場合、半導体領域１２の表面平坦性は優れている。このとき、半導体領域１２上に形成される半導体領域１３の表面平坦性をさらに向上させることができる。つまり、半導体領域１２におけるゲルマニウムの組成比が０よりも大きく、かつ、０．２４未満の場合、半導体領域１３の表面平坦性を維持しつつ、半導体領域１３におけるゲルマニウムの組成比をさらに増加させることができる。
【０１１５】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１１６】
例えば、上記実施の形態１では、シリコン基板からなる半導体基板と、シリコンゲルマニウム膜からなる半導体領域との間に、シリコン膜からなるシード膜と、シリコンゲルマニウム膜におけるゲルマニウムの組成比よりも小さい組成比のゲルマニウムを含むバッファ膜とを介在させる例について説明した。これにより、シリコン基板を構成するシリコンと、シリコンゲルマニウム膜を構成するシリコンゲルマニウムとの間の格子不整合を緩和した。
【０１１７】
しかし、上記実施の形態１は、シリコンとシリコンゲルマニウムとの間のヘテロ接合における格子不整合のみならず、その他の互いに異なる二種類の材料の間のヘテロ接合における格子不整合を緩和する場合に適用できるものであることは、いうまでもない。このような互いに異なる二種類の材料の組み合わせとして、インジウムリン（ＩｎＰ）とインジウムガリウム砒素（ＩｎＧａＡｓ）、および、アルミニウムガリウム砒素（ＡｌＧａＡｓ）とガリウムヒ素（ＧａＡｓ）などの組み合わせが挙げられる。あるいは、ガリウムインジウムリン（ＧａＩｎＰ）とガリウム砒素、および、窒化ガリウム（ＧａＮ）と窒化インジウムガリウム（ＩｎＧａＮ）などの組み合わせが挙げられる。
【０１１８】
さらに、上記実施の形態１において、例えばコレクタ領域ＣＲ、ベース領域ＢＲ、エミッタ領域ＥＲ、エミッタ電極ＥＥおよびベース電極ＢＥのそれぞれの導電型を、一括して反対の導電型に変えてもよい。このとき、ベース領域ＢＲには、リン（Ｐ）、砒素（Ａｓ）またはアンチモン（Ｓｂ）が導入される。
【産業上の利用可能性】
【０１１９】
本発明は、半導体装置およびその製造方法に適用して有効である。
【符号の説明】
【０１２０】
１  半導体基板
２  素子分離領域
３、５、６、２１  絶縁膜
４、２２ａ、２３  導電膜
１１〜１６  半導体領域
２２  サイドウォールスペーサ
ＡＲ１  領域
ＢＥ  ベース電極
ＢＰ  ベース領域部
ＢＲ  ベース領域
ＣＲ  コレクタ領域
ＥＥ  エミッタ電極
ＥＲ  エミッタ領域
ＯＰ１、ＯＰ２、ＯＰ３  開口部
ＷＤ１、ＷＤ２  開口幅
【図１】
2015056474.tif 000003
【図２】
2015056474.tif 000004
【図３】
2015056474.tif 000005
【図４】
2015056474.tif 000006
【図５】
2015056474.tif 000007
【図６】
2015056474.tif 000008
【図７】
2015056474.tif 000009
【図８】
2015056474.tif 000010
【図９】
2015056474.tif 000011
【図１０】
2015056474.tif 000012
【図１１】
2015056474.tif 000013
【図１２】
2015056474.tif 000014
【図１３】
2015056474.tif 000015
【図１４】
2015056474.tif 000016
【図１５】
2015056474.tif 000017
【図１６】
2015056474.tif 000018
【図１７】
2015056474.tif 000019
【図１８】
2015056474.tif 000020
【図１９】
2015056474.tif 000021
【図２０】
2015056474.tif 000022
【図２１】
2015056474.tif 000023
【図２２】
2015056474.tif 000024
【図２３】
2015056474.tif 000025
【図２４】
2015056474.tif 000026
【図２５】
2015056474.tif 000027
【図２６】
2015056474.tif 000028