(57)【要約】【課題】位相シフトＰＷＭ制御方式のＤＣ−ＤＣコンバータの損失を低減して効率を改善する。【解決手段】インバータＩＮＶとインバータの交流出力が入力されたトランスＴｒとトランスの出力を直流出力に変換する交流・直流変換部４とを備えたＤＣ−ＤＣコンバータにおいて、トランスＴｒの二次側に第１及び第２の二次側スイッチ素子Ｑ５及びＱ６と、第１及び第２の帰還ダイオードＤ５及びＤ６と、第１及び第２の二次側インダクタＬ２１及びＬ２２と、第１及び第２の循環電流通電用ダイオードＤ７及びＤ８とを設けて、トランスの二次側に倍電流整流回路を構成することによりトランスで生じる通電損失の低減を図るとともに、インバータのスイッチ素子のオンオフと第１及び第２の二次側スイッチ素子のオンオフとをソフトスイッチングにより行わせてスイッチング損失の低減を図った。【選択図】    図１
2015065755.tif 000002
【特許請求の範囲】
【請求項１】
互いに直列に接続された上アームと下アームとを有して、各アームがスイッチ素子と該スイッチ素子に逆並列接続された逆並列ダイオードと該スイッチ素子に並列接続されたスナバキャパシタとにより構成されたレグを２つ備えて、該２つのレグが並列に接続された回路構成を有するフルブリッジ型のインバータと、前記インバータの出力電圧が一次コイルに入力されたトランスと、前記トランスの二次コイルに誘起する交流電圧を直流電圧に変換する交流・直流変換部と、前記交流・直流変換部から調整された直流電圧を出力させるための制御を行う制御部とを備えたＤＣ−ＤＣコンバータであって、
前記交流・直流変換部は、前記トランスの二次コイルの一端に一端が接続されて前記インバータのブリッジの対角位置にある一方の対のスイッチ素子が同時にオン状態になっている状態で駆動信号が与えられたときにオン状態になる第１の二次側スイッチ素子と、前記トランスの二次コイルの他端に一端が接続されて前記インバータのブリッジの対角位置にある他方の対のスイッチ素子が同時にオン状態になっている状態で駆動信号が与えられたときにオン状態になる第２の二次側スイッチ素子と、カソードを前記トランスの二次コイルの一端側に向けて前記第１の二次側スイッチ素子の両端に並列に接続された第１の帰還ダイオードと、カソードを前記トランスの二次コイルの他端側に向けて前記第２の二次側スイッチ素子の両端に並列に接続された第２の帰還ダイオードと、前記第１の二次側スイッチ素子の他端に一端が接続され、他端が第１の直流出力端子に接続された第１の二次側インダクタと、前記第２の二次側スイッチ素子の他端に一端が接続され、他端が前記第１の直流出力端子に接続された第２の二次側インダクタと、前記第１の二次側インダクタの一端にカソードが接続され、第２の直流出力端子にアノードが接続された第１の循環電流通電用ダイオードと、前記第２の二次側インダクタの一端にカソードが接続され、前記第２の直流出力端子にアノードが接続された第２の循環電流通電用ダイオードと、前記第１の直流出力端子と第２の直流出力端子との間に接続された平滑用キャパシタとを備え、
前記制御部は、
前記インバータのブリッジの対角位置あるスイッチ素子を同時にオン状態にする対のスイッチ素子として、一方の対のスイッチ素子をオン状態からオフ状態にするタイミングと他方の対のスイッチ素子をオフ状態からオン状態にするタイミングとの間にデッドタイムを設けながら、前記直流電圧を交流電圧に変換するべく同時にオン状態にする対のスイッチ素子を切り換えるインバータスイッチ素子切換制御と、
前記第１及び第２の二次側スイッチ素子の一方をオフ状態にするタイミングと他方をオン状態にするタイミングとの間にデッドタイムを設けて、前記第１の二次側スイッチ素子をオン状態にするタイミング及び前記第２の二次側スイッチ素子をオン状態にするタイミングをそれぞれ前記一方の対のスイッチ素子をオン状態にするタイミング及び他方の対のスイッチ素子をオン状態にするタイミングよりも遅らせ、かつ前記第１の二次側スイッチ素子をオフ状態にするタイミング及び第２の二次側スイッチ素子をオフ状態にするタイミングをそれぞれ他方の対のスイッチ素子をオン状態にするタイミング及び一方の対のスイッチ素子をオン状態にするタイミングよりも遅らせながら、前記第１の二次側スイッチ素子及び第２の二次側スイッチ素子を交互にオン状態にするように前記第１及び第２の二次側スイッチ素子を制御する二次側スイッチ素子オンオフ制御と、
を行うように構成されていることを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を高周波交流電圧に変換するフルブリッジ型インバータと、その出力を直流電圧に変換する交流・直流変換部とを備えた位相シフトＰＷＭ制御方式のＤＣ−ＤＣコンバータに関するものである。
【背景技術】
【０００２】
フルブリッジ型インバータと整流回路とを組み合わせた従来のＤＣ−ＤＣコンバータは、図６に示されているように構成されている。図６に示されたＤＣ−ＤＣコンバータは、一次側位相シフトＰＷＭ制御方式のＤＣ−ＤＣコンバータとして知られているもので、同図において、ＩＮＶは直流電源１の出力電圧Ｅを高周波交流電圧Ｖcdに変換するフルブリッジ型のインバータ、ＴｒはインバータＩＮＶの出力が入力されたトランス、ＲｅｃはトランスＴｒの二次側に得られる高周波交流出力を整流して直流出力に変換する整流回路、Ｆは整流回路Ｒｅｃの出力電圧からリップルを除去する平滑用のフィルタ回路、Ｒoは負荷であり、整流回路Ｒｅｃとフィルタ回路Ｆとにより、トランスＴｒの二次コイルに誘起する交流電圧を直流電圧に変換する交流・直流変換部４′が構成されている。
【０００３】
インバータＩＮＶは、第１のレグ２と、第２のレグ３とを並列接続した回路からなっている。インバータＩＮＶの第１のレグ２は、スイッチ素子Ｑ１と該スイッチ素子に並列に接続されたスナバキャパシタＣ１とスイッチ素子Ｑ１に逆並列接続された逆並列ダイオードＤ１とからなる上側アームと、スイッチ素子Ｑ２と該スイッチ素子に並列に接続されたスナバキャパシタＣ２とスイッチ素子Ｑ２に逆並列接続された逆並列ダイオードＤ２とからなる下側アームとを直列に接続した回路からなっている。また第２のレグ３は、スイッチ素子Ｑ３、スイッチ素子Ｑ３に並列に接続されたスナバキャパシタＣ３及びスイッチ素子Ｑ３に逆並列接続された逆並列ダイオードＤ３からなる上側アームと、スイッチ素子Ｑ４、スイッチ素子Ｑ４に並列に接続されたスナバキャパシタＣ４及びスイッチ素子Ｑ４に逆並列接続された逆並列ダイオードＤ４からなる下側アームとを直列に接続した回路からなっている。スイッチ素子Ｑ１ないしＱ４としては、ＭＯＳＦＥＴやＩＧＢＴのような、オンオフ制御が可能で、損失が少ない半導体スイッチ素子が用いられる。以下の説明では、スイッチ素子Ｑ１〜Ｑ４としてＭＯＳＦＥＴを用いるものとする。
【０００４】
このインバータＩＮＶにおいては、第１のレグ２と第２のレグ３との並列回路の上アーム側の端部及び下アーム側の端部がそれぞれ第１の入力端子ａ及び第２の入力端子ｂとなっており、これらの入力端子間に直流電源１の出力電圧Ｅが印加される。また第１のレグ２の上側アームと下側アームとの接続点及び第２のレグ３の上側アームと下側アームとの接続点がそれぞれ第１及び第２の出力端子ｃ及びｄとなっていて、これらの出力端子間に得られる高周波交流電圧Ｖｃｄが一次側インダクタＬ１を通してトランスＴｒの一次コイルに印加される。
【０００５】
トランスＴｒは、巻数がｎ１の一次コイルＷ１と、巻数が２×ｎ２の二次コイルＷ２とを有し、二次コイルＷ２の中央部からセンタタップｔｃが引出されている。ここで、二次コイルＷ２の上半部をＷ２１とし、下半部をＷ２２とする。整流回路Ｒｅｃは、トランスの二次コイルＷ２の一端にアノードが接続されたダイオードＤｒ１と、二次コイルＷ２の他端にアノードが接続され、カソードがダイオードＤｒ１のカソードに共通接続されたダイオードＤｒ２とからなり、ダイオードＤｒ１及びＤｒ２のカソードの共通接続点及びトランスの二次コイルＷ２のセンタタップｔｃがそれぞれ整流回路Ｒｅｃのプラス側出力端子ｅ及びマイナス側出力端子ｆとなっている。
【０００６】
フィルタ回路Ｆは、一端が整流回路Ｒｅｃのプラス側出力端子ｅに接続されたインダクタ（チョークコイル）Ｌ２と、インダクタＬ２の他端と整流回路Ｒｅｃのマイナス側出力端子ｆとの間に接続されたキャパシタＣoとからなっている。インダクタＬ２の他端及び整流回路Ｒｅｃのマイナス側出力端子ｆからそれぞれプラス側コンバータ出力端子ｇ及びマイナス側コンバータ出力端子ｈが引出され、これらのコンバータ出力端子の間に負荷Ｒｏが接続されている。またコンバータからレベルが調整された直流電圧を出力させるため、インバータＩＮＶのスイッチ素子Ｑ１ないしＱ４に駆動信号Ｓ１ないしＳ４を与えるタイミングを制御する制御部５′が設けられている。この種のＤＣ−ＤＣコンバータは、例えば特許文献１に示されている。
【０００７】
図６に示したＤＣ−ＤＣコンバータのインバータＩＮＶを構成するスイッチ素子Ｑ１ないしＱ４は、制御部５′からそれぞれのゲートに駆動信号Ｓ１ないしＳ４が与えられたときにオン状態になって、それぞれの駆動信号が与えられている間オン状態を保持し、駆動信号Ｓ１ないしＳ４が消滅したときにオフ状態になる。
【０００８】
インバータＩＮＶを制御する制御部５′は、インバータＩＮＶの対角位置にある２つのスイッチ素子Ｑ１，Ｑ４及びＱ２，Ｑ３をそれぞれ同時にオン状態にし得る対のスイッチ素子として、対角位置にある一方の対のスイッチ素子Ｑ１，Ｑ４を同時にオンにする状態と、他方の対のスイッチ素子Ｑ２，Ｑ３を同時にオンにする状態とを交互に切り換える制御を行うことにより、インバータＩＮＶの直流入力端子ａ，ｂ間に入力された直流電圧Ｅを高周波交流電圧に変換して、該交流電圧を出力端子ｃ、ｄから出力させる。電源１が各レグの上アームのスイッチ素子と下アームのスイッチ素子とを通して短絡される状態が生じるのを防ぐため、制御部５′は、インバータの各レグの上アームのスイッチ素子及び下アームのスイッチ素子の一方をオフ状態にするタイミングと、他方をオン状態にするタイミングとの間にデッドタイム（何れのスイッチ素子にも駆動信号を与えない期間）を設けながら、スイッチ素子Ｑ１，Ｑ４を同時にオンにする状態と、スイッチ素子Ｑ２，Ｑ３を同時にオンにする状態とを交互に切り換える制御を行う。
【０００９】
従来のＤＣ−ＤＣコンバータにおいては、第１のレグ２を基準相のレグとし、第２のレグ３を制御相のレグとして、基準相のレグ２のスイッチ素子Ｑ１，Ｑ２をオン状態にするタイミングに対して、制御相のレグ３のスイッチ素子Ｑ３，Ｑ４をオン状態にするタイミングの遅れ量を調整することにより、出力電圧の調整を行っている。
【００１０】
従来のＤＣ−ＤＣコンバータにおいて、スイッチ素子Ｑ１〜Ｑ４をオン状態にするために、これらのスイッチ素子の制御端子（スイッチ素子がＭＯＳＦＥＴである場合にはそのゲート）に与えられる駆動信号Ｓ１ないしＳ４を図７に示した。図７（Ａ）は、基準相のスイッチ素子Ｑ１，Ｑ２の制御端子にそれぞれ与えられる駆動信号Ｓ１，Ｓ２の波形を模式的に示し、図７（Ｂ）は、制御相のスイッチ素子Ｑ３，Ｑ４の制御端子に与えられる駆動信号Ｓ３及びＳ４の波形を模式的に示している。
【００１１】
図７から明らかなように、フルブリッジ型のＤＣ−ＤＣコンバータにおいては、直流電源１が各レグのスイッチ素子により短絡されるのを防ぐために、基準相のスイッチ素子Ｑ１，Ｑ２の一方をオフ状態にするタイミングと、他方をオン状態にするタイミングとの間、及び制御相のスイッチ素子Ｑ３，Ｑ４の一方をオフ状態にするタイミングと、他方をオン状態にするタイミングとの間にそれぞれ、上下のアームのスイッチ素子の何れにも駆動信号を与えないデッドタイムＴｄを設けて、各レグの上下のアームのスイッチ素子が同時にオン状態になることがないようにしている。そして、一次側位相シフトＰＷＭ制御方式のＤＣ−ＤＣコンバータにおいては、各レグの上下のアームのスイッチ素子をオン状態にする時間Ｔonを一定として（各スイッチ素子のオンデューティ比をほぼ５０％として）、基準相の各スイッチ素子（Ｑ１又はＱ２）をオン状態にするタイミングから、オン状態にした基準相のスイッチ素子（Ｑ１又はＱ２）に対して対角位置にある制御相のスイッチ素子（Ｑ４又はＱ３）をオン状態にするタイミングまでの遅れ時間Ｔxを調整することにより、基準相のスイッチ素子のオン時間（オン状態を保持する時間）と制御相のスイッチ素子のオン時間との重なり幅Ｔｙを調整して、ＤＣ−ＤＣコンバータの出力電圧を調整している。
【００１２】
この種のＤＣ−ＤＣコンバータにおいては、各スイッチ素子で生じるスイッチング損失を低減させて高効率化を図るために、スイッチ素子Ｑ１ないしＱ４の両端にそれぞれスナバキャパシタＣ１ないしＣ４と逆並列ダイオードＤ１ないしＤ４とを接続して、直流電源のエネルギ及び（又は）回路内のインダクタンスに蓄積された電磁エネルギにより、デッドタイムＴｄの期間に、回路内で部分共振（振動波形が連続的に生じる完全な共振ではなく、振動波形の一部のみが生じる共振）を生じさせることにより、ターンオフさせるスイッチ素子の両端のスナバキャパシタの充電と、ターンオンさせるスイッチ素子の両端のスナバキャパシタの放電とを行わせて、各スイッチ素子のターンオフ及びターンオンをそれぞれ零電圧スイッチング（ＺＶＳ）及び零電流スイッチング（ＺＣＳ）により行わせるようにしている。なお零電圧スイッチング及び零電流スイッチングは共にソフトスイッチングと呼ばれるスイッチング手法であり、零電圧スイッチングは、オン状態にあるスイッチ素子を、その両端の電圧を零ボルトから緩やかに上昇させながらオフ状態に移行させるスイッチングである。また零電流スイッチングは、オフ状態にあるスイッチ素子を、その通電電流が零の状態からオン状態に移行させるスイッチングである。
【００１３】
図６に示されたＤＣ−ＤＣコンバータにおいて、対角位置にあるスイッチ素子Ｑ１，Ｑ４がオンしている状態からスイッチ素子Ｑ２，Ｑ３をオンにする状態に切り換える際には、先ず基準相のスイッチ素子Ｑ１をオフにし、デッドタイムＴｄが経過した後、制御相のスイッチ素子Ｑ４をオンにしたままの状態で基準相のスイッチ素子Ｑ２をオンにする。次いで制御相のスイッチ素子Ｑ４をオフにし、デッドタイムＴｄが経過した後、制御相のスイッチ素子Ｑ３をオン状態にして、基準相のスイッチ素子Ｑ２と制御相のスイッチ素子Ｑ３とをオン状態にする。またスイッチ素子Ｑ２，Ｑ３がオンしている状態からスイッチ素子Ｑ１，Ｑ４をオンにする状態に切り換える際には、先ず基準相のスイッチ素子Ｑ２をオフにし、デッドタイムＴｄが経過した後、制御相のスイッチ素子Ｑ３をオンにしたままの状態で基準相のスイッチ素子Ｑ１をオン状態にする。次いで制御相のスイッチ素子Ｑ３をオフ状態にし、デッドタイムＴｄが経過した後、制御相のスイッチ素子Ｑ４をオン状態にして、スイッチ素子Ｑ１とスイッチ素子Ｑ４とをオン状態にすることにより１サイクルの動作を完了する。これらの一連の動作の内、スイッチ素子Ｑ１，Ｑ４をオンにしてからスイッチ素子Ｑ２，Ｑ３をオンにするまでの半サイクルの動作を説明すると下記の通りである。
【００１４】
（１）基準相のレグ２の上側アームのスイッチ素子Ｑ１及び制御相のレグ３の下側アームのスイッチ素子Ｑ４にそれぞれ駆動信号Ｓ１及びＳ４が与えられていて、これらのスイッチ素子が共にオン状態にあるときの動作：
基準相のレグ２の上側アームのスイッチ素子Ｑ１がオン状態にあり、制御相のレグ３の下側アームのスイッチ素子Ｑ４がオン状態にあるときには、直流電源１−スイッチ素子Ｑ１−インダクタＬ１−トランスＴｒの１次コイルＷ１−スイッチ素子Ｑ４−直流電源１の閉回路と、トランスＴｒの二次コイルの上半部Ｗ２１−ダイオードＤｒ１−インダクタＬ２−負荷Ｒo−トランスＴｒの二次コイルの上半部Ｗ２１の閉回路とを電流が流れ、負荷に電力が供給される。このときオン状態にあるスイッチ素子Ｑ１及びＱ４の両端のスナバキャパシタＣ１及びＣ４はそれぞれスイッチ素子Ｑ１及びＱ４を通して放電され、オフ状態にあるスイッチ素子Ｑ２及びＱ３の両端のスナバキャパシタＣ２及びＣ３は電源電圧Ｅまで充電される。またインダクタＬ１及びトランスＴｒの一次コイルＷ１に電流が流れることにより、インダクタＬ１及びトランスＴｒに電磁エネルギが蓄積される。
【００１５】
（２）スイッチ素子Ｑ２，Ｑ３をオンにする状態に移行するのに先だって、スイッチ素子Ｑ４をオン状態にしたままで、スイッチ素子Ｑ１への駆動信号Ｓ１の供給を停止させてスイッチ素子Ｑ１をターンオフさせるまでの動作：
スイッチ素子Ｑ１への駆動信号の供給を停止させると（スイッチ素子Ｑ１をターンオフさせると）、直流電源１−キャパシタＣ１−インダクタＬ１−トランスの一次コイルＷ１−スイッチ素子Ｑ４−直流電源１の閉回路を循環電流が流れてこの閉回路で部分共振が生じ、キャパシタＣ１が充電される。またインダクタＬ１及びトランスＴｒに蓄積されたエネルギにより、インダクタＬ１−トランスの一次コイルＷ１−スイッチ素子Ｑ４−キャパシタＣ２−インダクタＬ１の閉回路を循環電流が流れてこの閉回路で部分共振が生じ、キャパシタＣ２が放電する。このときトランスの二次側では、トランスの二次コイルの上半部Ｗ２１−ダイオードＤｒ１−インダクタＬ２−負荷Ｒｏ−トランスの二次コイルの上半部Ｗ２１の閉回路を循環電流（トランスの二次電流）Ｉ2が流れる。この電流により、トランスの一次コイルＷ１−スイッチ素子Ｑ４−キャパシタＣ２−インダクタＬ１−トランスの一次コイルＷ１の閉回路に電流が誘起される。このときインダクタＬ２に蓄積された電磁エネルギが大きいため、インダクタＬ２を電流源とみなすことができ、この間に流れるトランスの二次電流Ｉ2はほぼ一定とみなすことができる。
【００１６】
上記のように、スイッチ素子Ｑ１のターンオフ時にキャパシタＣ１が充電されることにより、スイッチ素子Ｑ１の両端の電圧が零から電源電圧Ｅに向けて直線的に（緩やかに）上昇していくため、スイッチ素子Ｑ１はＺＶＳでターンオフする。またキャパシタＣ２が放電するため、スイッチ素子Ｑ２の両端の電圧は、電源電圧Ｅから直線的に低下していく。スナバキャパシタＣ２の放電が完了すると、キャパシタＣ２の両端の電圧によるダイオードＤ２の逆バイアスが解除されるため、ダイオードＤ２を通して電流が流れるようになり、スイッチ素子Ｑ２の両端の電圧がほぼ零（正確にはダイオードＤ２の順方向電圧）になる。このときインダクタＬ１及びトランスＴｒに蓄積された電磁エネルギにより、インダクタＬ１−トランスの一次コイルＷ１−スイッチ素子Ｑ４−ダイオードＤ２−インダクタＬ１の閉回路に循環電流が流れる。トランスの二次側では、トランスの二次コイルの上半部Ｗ２１−ダイオードＤｒ１−インダクタＬ２−負荷Ｒo−トランスの二次コイルの上半部Ｗ２１の閉回路に電流が流れ、この電流がトランスの一次側に誘起電流を流す。
【００１７】
（３）スイッチ素子Ｑ４をオン状態にしたままでスイッチ素子Ｑ２に駆動信号Ｓ２を与えて、スイッチ素子Ｑ２をターンオンさせる際の動作：
スイッチ素子Ｑ２をターンオンさせる際には、逆並列ダイオードＤ２を通して電流が流れることによりスイッチ素子Ｑ２の両端の電圧がほぼ零になっている状態で、スイッチ素子Ｑ２に駆動信号を与える。スイッチ素子Ｑ２の両端の電圧がほぼ零になっている状態で該スイッチ素子Ｑ２に駆動信号を与えると、スイッチ素子Ｑ２がＺＶＳでターンオンする。スイッチ素子Ｑ２がターンオンすると、インダクタＬ１とトランスＴｒとに蓄積された電磁エネルギにより、インダクタＬ１−トランスの一次コイルＷ１−スイッチ素子Ｑ４−スイッチ素子Ｑ２−インダクタＬ１の閉回路を循環電流が流れる。
【００１８】
（４）スイッチ素子Ｑ２がオン状態になった後にスイッチ素子Ｑ４への駆動信号Ｓ４の供給を停止して、スイッチ素子Ｑ４をターンオフさせる際の動作：
スイッチ素子Ｑ４への駆動信号Ｓ４の供給を停止すると、インダクタＬ１とトランスＴｒとに蓄積された電磁エネルギにより、インダクタＬ１−トランスの一次コイルＷ１−キャパシタＣ４−ダイオードＤ２−インダクタＬ１の閉回路で部分共振が生じ、この部分共振により閉回路を流れる循環電流によってキャパシタＣ４が充電される。またインダクタＬ１とトランスＴｒとに蓄積された電磁エネルギにより、インダクタＬ１−トランスの一次コイルＷ１−キャパシタＣ３−直流電源１−ダイオードＤ２−インダクタＬ１の閉回路に電流が流れて部分共振が生じ、キャパシタＣ３の放電が開始する。キャパシタＣ４の充電により、スイッチ素子Ｑ４の両端の電圧が零から電源電圧Ｅに向けて上昇するため、スイッチ素子Ｑ４はＺＶＳでターンオフする。またキャパシタＣ３の放電が完了すると、ダイオードＤ３の逆バイアスが解除されるため、インダクタＬ１とトランスＴｒとに蓄積された電磁エネルギにより、インダクタＬ１−トランスＴｒの一次コイルＷ１−ダイオードＤ３−直流電源１−ダイオードＤ２−インダクタＬ１の閉回路に循環電流が流れ、ダイオードＤ３に順方向電流が流れている間スイッチ素子Ｑ３の両端の電圧がほぼ零になる。このときトランスＴｒの一次コイルの両端には電圧が発生しておらず、トランスの二次側電圧が零となっているため、トランスの二次側に接続されたダイオードＤｒ２の逆バイアスが解除され、ダイオードＤｒ２もターンオンし得る状態にある。従って、トランスの二次側では、インダクタＬ２に蓄積されたエネルギにより、インダクタＬ２−負荷Ｒｏ−二次コイルの上半部Ｗ２１−ダイオードＤｒ１インダクタＬ２の閉回路と、インダクタＬ２−負荷Ｒｏ−トランスの二次コイルの下半部Ｗ２２−ダイオードＤｒ２−インダクタＬ２の閉回路とにより電流が流れる。このときダイオードＤｒ１及びＤｒ２によりトランスの二次側が短絡された状態になり、大きな損失が生じる。ダイオードＤｒ１及びＤｒ２によりトランスの二次側が短絡された状態にあるときには、トランスの二次電流により一次電流が誘起されることはないため、二次側のインダクタＬ２に蓄積されたエネルギをスナバキャパシタＣ３，Ｃ４の充放電に利用することはできず、スナバキャパシタＣ３，Ｃ４の充放電は、一次側のインダクタＬ１に蓄積されたエネルギのみにより行われる。
【００１９】
（５）スイッチ素子Ｑ３をターンオンさせるときの動作：
スイッチ素子Ｑ３をターンオンさせる際には、ダイオードＤ３に順方向電流が流れていて、スイッチ素子Ｑ３の両端の電圧がほぼ零の状態にあるときにスイッチ素子Ｑ３に駆動信号を与える。ダイオードＤ３に順方向電流が流れている状態でスイッチ素子Ｑ３に駆動信号を与えると、スイッチ素子Ｑ３の両端の電圧が零であるため、零電圧スイッチングによりスイッチ素子Ｑ３をターンオンさせることができる。スイッチ素子Ｑ３がターンオンすると、直流電源１−スイッチ素子Ｑ３−トランスの一次コイルＷ１−インダクタＬ１−スイッチ素子Ｑ２−直流電源１の回路に主回路電流が流れる。このときトランスの二次側では、ダイオードＤｒ１にトランスの二次電圧が逆方向に印加されるため、ダイオードＤｒ１を通して流れていた二次電流が急激に減衰し、ダイオードＤｒ２を流れる電流が増加する。ダイオードＤｒ１を流れる電流が零になったときにダイオードＤｒ１がターンオフする。ダイオードＤｒ１がターンオフした後、トランスの一次側では、直流電源１−スイッチ素子Ｑ３−トランスの一次コイルＷ１−インダクタＬ１−スイッチ素子Ｑ２−直流電源１の回路に主回路電流が流れる。トランスの二次側では、トランスの二次コイルの下半部Ｗ２２−ダイオードＤｒ２−インダクタＬ２−負荷Ｒoの回路に負荷電流が流れて負荷に電力が供給される。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００２−２３８２５７号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
上記のように、フルブリッジ型インバータＩＮＶと整流回路Ｒｅｃとを組み合わせた一次側位相シフトＰＷＭ制御方式のＤＣ−ＤＣコンバータでは、直流電源のエネルギ及び（又は）回路内のインダクタンスに蓄積された電磁エネルギにより、デッドタイムＴｄの期間に、回路内で部分共振を生じさせることにより、ターンオフさせるスイッチ素子の両端のスナバキャパシタの充電と、ターンオンさせるスイッチ素子の両端のスナバキャパシタの放電とを行わせて、各スイッチ素子のソフトスイッチングを実現している。
【００２２】
しかしながら、回路を流れる電流が小さいＤＣ−ＤＣコンバータの軽負荷時には、回路のインダクタＬ１，Ｌ２に蓄積される電磁エネルギ（部分共振を生じさせるために必要なエネルギ）が不足し、スナバキャパシタＣ１〜Ｃ４の充放電を完全に行わせることが困難になるため、スナバキャパシタＣ１〜Ｃ４が充電されたままの状態でスイッチ素子がターンオンするハードスイッチングが行われることがあった。
【００２３】
基準相のスナバキャパシタＣ１及びＣ２の充放電を行わせる際には、一次側のインダクタＬ１に蓄積されたエネルギと、二次側のインダクタＬ２に蓄積されたエネルギとの双方を利用して部分共振を生じさせることができるため、それぞれの充放電を容易に行わせて、スイッチ素子Ｑ１及びＱ２をＺＶＳによりターンオフさせることができる。しかしながら、前述の動作説明の（４）項で説明したように、制御相のスナバキャパシタＣ３，Ｃ４の充放電を行う際には、一次側のインダクタＬ１に蓄積されたエネルギしか利用することができず、それぞれのキャパシタの充放電を十分に行わせることができないため、スイッチ素子Ｑ３及びＱ４をＺＶＳでターンオフさせることが困難になって、これらのスイッチ素子で生じるスイッチング損失が増大し、コンバータの効率を大きく低下させる。
【００２４】
また上記のＤＣ−ＤＣコンバータでは、対角位置にある対のスイッチ素子Ｑ１とＱ４又はＱ２とＱ３が同時にオン状態になる重なり期間Ｔｙ（図７参照）以外の期間、トランスの一次側から二次側への電力の供給がないが、重なり期間Ｔｙ以外の期間では、スイッチ素子Ｑ１〜Ｑ４と逆並列ダイオードＤ１〜Ｄ４とにより構成される閉回路内を電流が循環し続ける循環電流モードが存在し、この循環電流が導通損失を生じさせるため、コンバータの効率を大きく低下させるという問題があった。特に、重負荷時には、この循環電流が多く流れて導通損失が増大するため、コンバータの効率を向上させることが困難であった。ＤＣ−ＤＣコンバータの効率を改善するためには、トランスの一次側から二次側への電力の供給がなく、回路内を循環電流が流れるモードで生じる導通損失をできるだけ少なくしておくことが必要である。
【００２５】
また従来の位相シフトＰＷＭ制御方式のＤＣ−ＤＣコンバータにおいては、重負荷時にトランスの二次コイルに大きな循環電流が流れるため、トランスの二次側で生じる損失が大きくなって、効率が低下するという問題があった。
【００２６】
本発明の目的は、軽負荷時から重負荷時までの広い範囲に亘って導通損失の低減を図って、従来よりも更に高効率化を図ることができるようにした位相シフトＰＷＭ制御方式のＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００２７】
本発明は、互いに直列に接続された上アームと下アームとを有して、各アームがスイッチ素子と該スイッチ素子に逆並列接続された逆並列ダイオードと該スイッチ素子に並列接続されたスナバキャパシタとにより構成されたレグを２つ備えて、該２つのレグが並列に接続された回路構成を有するフルブリッジ型のインバータと、インバータの出力電圧が一次コイルに入力されたトランスと、トランスの二次コイルに誘起する交流電圧を直流電圧に変換する交流・直流変換部と、前記交流・直流変換部から調整された直流電圧を出力させるための制御を行う制御部とを備えたＤＣ−ＤＣコンバータを対象とする。
【００２８】
本発明においては、交流・直流変換部が、下記の要素により構成される。
（ア）トランスの二次コイルの一端に一端が接続されてインバータのブリッジの対角位置にある一方の対のスイッチ素子（Ｑ１，Ｑ４）が同時にオン状態になっている状態で駆動信号が与えられたときにオン状態になる第１の二次側スイッチ素子（Ｑ５）。
（イ）トランスの二次コイルの他端に一端が接続されてインバータのブリッジの対角位置にある他方の対のスイッチ素子（Ｑ２，Ｑ３）が同時にオン状態になっている状態で駆動信号が与えられたときにオン状態になる第２の二次側スイッチ素子（Ｑ６）。
（ウ）カソードをトランスの二次コイルの一端側に向けて第１の二次側スイッチ素子（Ｑ５）の両端に並列に接続された第１の帰還ダイオード（Ｄ５）。
（エ）カソードをトランスの二次コイルの他端側に向けて第２の二次側スイッチ素子（Ｑ６）の両端に並列に接続された第２の帰還ダイオード（Ｄ６）。
（オ）第１の二次側スイッチ素子（Ｑ５）の他端に一端が接続され、他端が第１の直流出力端子に接続された第１の二次側インダクタ（Ｌ２１）。
（カ）第２の二次側スイッチ素子（Ｑ６）の他端に一端が接続され、他端が第１の直流出力端子に接続された第２の二次側インダクタ（Ｌ２２）。
（キ）第１の二次側インダクタ（Ｌ２１）の一端にカソードが接続され、第２の直流出力端子にアノードが接続された第１の循環電流通電用ダイオード（Ｄ７）。
（ク）第２の二次側インダクタ（Ｌ２２）の一端にカソードが接続され、第２の直流出力端子にアノードが接続された第２の循環電流通電用ダイオード（Ｄ８）。
（ケ）第１の直流出力端子と第２の直流出力端子との間に接続された平滑用キャパシ（Ｃｏ）。
【００２９】
本発明においてはまた、前記制御部が、下記の制御を行うように構成される。
（Ａ）インバータのブリッジの対角位置あるスイッチ素子を同時に駆動信号を与えてオン状態にする対のスイッチ素子として、一方の対のスイッチ素子（Ｑ１，Ｑ４）をオン状態からオフ状態にするタイミングと他方の対のスイッチ素子（Ｑ２，Ｑ３）をオフ状態からオン状態にするタイミングとの間にデッドタイムを設けながら、直流電圧を交流電圧に変換するべく同時にオン状態にする対のスイッチ素子を切り換えるインバータスイッチ素子切換制御。
（Ｂ）第１及び第２の二次側スイッチ素子（Ｑ５及びＱ６）の一方をオフ状態にするタイミングと他方をオン状態にするタイミングとの間にデッドタイムを設けて、第１の二次側スイッチ素子（Ｑ５）をオン状態にするタイミング及び第２の二次側スイッチ素子（Ｑ６）をオン状態にするタイミングをそれぞれ一方の対のスイッチ素子（Ｑ１，Ｑ４）をオン状態にするタイミング及び他方の対のスイッチ素子（Ｑ２，Ｑ３）をオン状態にするタイミングよりも遅らせ、かつ第１の二次側スイッチ素子（Ｑ５）をオフ状態にするタイミング及び第２の二次側スイッチ素子（Ｑ６）をオフ状態にするタイミングをそれぞれ他方の対のスイッチ素子（Ｑ２，Ｑ３）をオン状態にするタイミング及び一方の対のスイッチ素子（Ｑ１，Ｑ４）をオン状態にするタイミングよりも遅らせながら、第１の二次側スイッチ素子（Ｑ５）及び第２の二次側スイッチ素子（Ｑ６）を交互にオン状態にするように第１及び第２の二次側スイッチ素子を制御する二次側スイッチ素子オンオフ制御。
【００３０】
上記のＤＣ−ＤＣコンバータにおいては、インバータの一方の対角位置にある対のスイッチ素子（Ｑ１，Ｑ４）が同時にオン状態にあって、第１の二次側スイッチ素子（Ｑ５）又は第２の二次側スイッチ素子（Ｑ６）がオン状態にあるとき、及びインバータの他方の対角位置にある対のスイッチ素子（Ｑ２，Ｑ３）が同時にオン状態にあって、第１の二次側スイッチ素子（Ｑ５）又は第２の二次側スイッチ素子（Ｑ６）がオン状態にあるときにインバータから交流・直流変換部を通して負荷に電力が供給される。従って、一方の対のスイッチ素子（Ｑ１，Ｑ４）が同時にオン状態になってから第１の二次側スイッチ素子（Ｑ５）がオン状態になるまでの遅れ時間と、他方の対のスイッチ素子（Ｑ２，Ｑ３）が同時にオン状態になってから第２の二次側スイッチ素子（Ｑ６）がオン状態になるまでの遅れ時間とを調整することにより、負荷に供給される電力を調整することができる。
【００３１】
上記のように構成すると、後述するように、一方の対のスイッチ素子（Ｑ１，Ｑ４）及び他方の対のスイッチ素子（Ｑ２，Ｑ３）の双方をオフ状態にするデッドタイムの期間において、一方の対のスイッチ素子（Ｑ１，Ｑ４）にそれぞれ並列に接続されたスナバキャパシタ（Ｃ１，Ｃ４）及び他方の対のスイッチ素子（Ｑ２，Ｑ３）にそれぞれ並列に接続されたスナバキャパシタ（Ｃ２，Ｃ３）の充放電を、トランスの一次側に存在するインダクタンスに蓄積されたエネルギだけでなく、常にトランスの二次側に存在するインダクタンスに蓄積されたエネルギをも利用して行うことができるため、トランスの一次電流が減少する軽負荷時においても、スナバキャパシタの充放電を完全に行わせて、各スイッチ素子のソフトスイッチングを確実に行わせることができる。
【００３２】
また第１の二次側スイッチ素子（Ｑ５）のターンオフ及び第２の二次側スイッチ素子（Ｑ６）のターンオフは、トランスの二次誘起電圧の極性が反転して、それぞれの二次側スイッチ素子を通して電流が流れていない状態で行い、第１及び第２の二次側スイッチ素子のターンオンは、第１及び第２の二次側インダクタにより通電電流を制限しつつ行うことができるので、第１及び第２の二次側スイッチ素子（Ｑ５及びＱ６）のターンオフ及びターンオンもソフトスイッチングにより行わせることができる。従って本発明によれば、軽負荷時にも重負荷時にも各スイッチ素子のソフトスイッチングを確実に行わせることができる。
【００３３】
更に上記のＤＣ−ＤＣコンバータにおいては、トランスの二次側の回路が倍電流整流回路を構成しているため、トランスの二次コイルを通して流れる電流を負荷電流のほぼ１／２に制限して、二次コイルで生じる導通損失を大幅に低減させることができる。
【発明の効果】
【００３４】
本発明によれば、インバータの一方の対のスイッチ素子及び他方の対のスイッチ素子の双方をオフ状態にするデッドタイムの期間において、インバータの各スイッチ素子に並列に接続されたスナバキャパシタの充放電を、トランスの一次側に存在するインダクタンスに蓄積されたエネルギだけでなく、常にトランスの二次側に存在するインダクタンスに蓄積されたエネルギをも利用して行うことができるため、トランスの一次電流が減少する軽負荷時においても、スナバキャパシタの充放電を完全に行わせて、各スイッチ素子のソフトスイッチングを確実に行わせることができる。また第１の二次側スイッチ素子及び第２の二次側スイッチ素子のターンオフを、トランスの二次誘起電圧の極性が反転して、それぞれの二次側スイッチ素子を通して電流が流れていない状態で行い、第１及び第２の二次側スイッチ素子のターンオンを第１及び第２の二次側インダクタにより通電電流を制限しつつ行うことができるので、第１及び第２の二次側スイッチ素子のターンオフ及びターンオンもソフトスイッチングにより行わせることができる。従って本発明によれば、軽負荷時にも重負荷時にも各スイッチ素子のソフトスイッチングを確実に行わせて、スイッチング損失の低減を図ることができる。
【００３５】
またトランスの二次側の交流・直流変換部では倍電流整流を行わせるため、トランスの二次コイルを通して流れる電流を負荷電流のほぼ１／２に制限して、トランスの二次コイルで生じる導通損失の低減を図ることができ、このことと、各スイッチ素子のスイッチング損失の低減を確実に図ることができることとが相俟って、軽負荷時から重負荷時までの広範囲に亘ってＤＣ−ＤＣコンバータの効率の改善を図ることができる。
【図面の簡単な説明】
【００３６】
【図１】本発明に係るＤＣ−ＤＣコンバータの一実施形態の構成を示した回路図である。
【図２】図１に示したＤＣ−ＤＣコンバータの各スイッチ素子のゲートに駆動信号を与えるタイミングを示したタイミングチャートである。
【図３】（Ａ）は従来の一次側位相シフトＰＷＭ制御方式のＤＣ−ＤＣコンバータのトランスの一次電流の実測結果の一例を示したグラフであり、（Ｂ）は図１に示したＤＣ−ＤＣコンバータのトランスの一次電流の実測結果の一例を示したグラフである。
【図４】（Ａ）は従来の一次側位相シフトＰＷＭ制御方式のＤＣ−ＤＣコンバータのトランスの二次コイルを流れる電流の実測結果の一例を示したグラフであり、（Ｂ）は図１に示したＤＣ−ＤＣコンバータのトランスの二次コイルを流れる電流の実測結果の一例を示したグラフである。
【図５】（Ａ）は従来の一次側位相シフトＰＷＭ制御方式のＤＣ−ＤＣコンバータのトランスの二次側のインダクタを流れる電流の実測結果の一例を示したグラフであり、（Ｂ）は図１に示したＤＣ−ＤＣコンバータのトランスの二次側のインダクタを流れる電流の実測結果の一例を示したグラフである。
【図６】従来の一次側位相シフトＰＷＭ制御方式のＤＣ−ＤＣコンバータの回路構成を示した回路図である。
【図７】図６に示したＤＣ−ＤＣコンバータの各スイッチ素子のゲートに駆動信号を与えるタイミングを示したタイミングチャートである。
【発明を実施するための形態】
【００３７】
図１は本発明に係るＤＣ−ＤＣコンバータの一実施形態の構成を示したものである。図１に示されたＤＣ−ＤＣコンバータは、フルブリッジインバータＩＮＶと、インバータＩＮＶの出力が入力されたトランスＴｒと、トランスＴｒの高周波交流出力を整流して直流出力に変換する交流・直流変換部４とにより構成され、直流変換部４の出力端子間に負荷Ｒｏが接続される。
【００３８】
インバータＩＮＶは、第１のレグ２と、該第１のレグに並列に接続された第２のレグ３とからなっている。第１のレグ２は、スイッチ素子Ｑ１と該スイッチ素子に逆並列接続された帰還ダイオードＤ１とスイッチ素子Ｑ１に並列接続されたスナバキャパシタＣ１とを有する上側アームと、スイッチ素子Ｑ２と該スイッチ素子Ｑ２に逆並列接続された帰還ダイオードＤ２とスイッチ素子Ｑ２に並列接続されたスナバキャパシタＣ２とを有する下側アームとを直列に接続した構成を有している。また第２のレグ３は、スイッチ素子Ｑ３とスイッチ素子Ｑ３に逆並列接続された帰還ダイオードＤ３とスイッチ素子Ｑ３に並列に接続されたスナバキャパシタＣ３とを有する上側アームと、スイッチ素子Ｑ４とスイッチ素子Ｑ４に逆並列接続された帰還ダイオードＤ４とスイッチ素子Ｑ４に並列に接続されたスナバキャパシタＣ４とを有する下側アームとを直列に接続した構成を有している。
【００３９】
スイッチ素子Ｑ１ないしＱ４としては、ＭＯＳＦＥＴ（電界効果トランジスタ）やＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）のような、オンオフ制御が可能で、損失が少ない半導体スイッチ素子が用いられる。図示の例では、スイッチ素子Ｑ１ないしＱ４がＭＯＳＦＥＴからなっている。スイッチ素子Ｑ１ないしＱ４は、それぞれのゲートに駆動信号Ｓ１ないしＳ４が供給されている間オン状態を保持し、駆動信号Ｓ１ないしＳ４の供給が停止されたときにオフ状態になる。
【００４０】
スイッチ素子Ｑ１〜Ｑ４としてＭＯＳＦＥＴを用いる場合には、それぞれのドレインソース間に存在する寄生ダイオードを、帰還ダイオードＤ１ないしＤ４として利用することができる。
【００４１】
図示のインバータＩＮＶにおいては、第１のレグ２と第２のレグ３との並列回路の上アーム側の端部及び下アーム側の端部がそれぞれ第１の入力端子ａ及び第２の入力端子ｂとなっており、これらの入力端子間に直流電源１の出力電圧Ｅが印加されている。また第１のレグ２の上側アームと下側アームとの接続点及び第２のレグ３の上側アームと下側アームとの接続点がそれぞれ第１及び第２の出力端子ｃ及びｄとなっていて、これらの出力端子間に得られる電圧Ｖｃｄがインダクタ（直列リアクトル）Ｌ１を通してトランスＴｒに入力されている。トランスＴｒは、巻数がＮ１の一次コイルＷ１と、巻数がＮ２の二次コイルＷ２とを有している。なおＬmはトランスの一次側に換算した励磁インダクタンスである。
【００４２】
交流・直流変換部４は、トランスＴｒの二次コイルＷ２の一端に一端が接続されてインバータＩＮＶのブリッジの対角位置にある一方の対のスイッチ素子Ｑ１，Ｑ４が同時にオン状態になっている状態で駆動信号が与えられたときにオン状態になる第１の二次側スイッチ素子Ｑ５と、トランスＴｒの二次コイルの他端に一端が接続されてインバータＩＮＶのブリッジの対角位置にある他方の対のスイッチ素子Ｑ２，Ｑ３が同時にオン状態になっている状態で駆動信号が与えられたときにオン状態になる第２の二次側スイッチ素子Ｑ６とを備えている。第１の二次側スイッチ素子Ｑ５の両端には、第１の帰還ダイオードＤ５がそのカソードをトランスＴｒの二次コイルの一端側に向けた状態で並列接続され、第２の二次側スイッチ素子Ｑ６の両端には、第２の帰還ダイオードＤ６がそのカソードをトランスの二次コイルの他端側に向けた状態で並列に接続されている。第１の二次側スイッチ素子Ｑ５の他端には第１の二次側インダクタ（チョークコイル）Ｌ２１の一端が接続され、第１の二次側インダクタＬ２１の他端は第１の直流出力端子ｇに接続されている。また第２の二次側スイッチ素子Ｑ６の他端に第２の二次側インダクタ（チョークコイル）Ｌ２２の一端が接続され、第２の二次側インダクタＬ２２の他端も第１の直流出力端子ｇに接続されている。
【００４３】
第１の二次側インダクタＬ２１の一端にはまた第１の循環電流通電用ダイオードＤ７のカソードが接続され、第１の循環電流通電用ダイオードＤ７のアノードは第２の直流出力端子ｈに接続されている。また第２の二次側インダクタＬ２２の一端に第２の循環電流通電用ダイオードＤ８のカソードが接続され、第２の循環電流通電用ダイオードＤ８のアノードも第２の直流出力端子ｈに接続されている。第１の直流出力端子ｇと第２の直流出力端子ｈとの間に平滑用キャパシタＣｏが接続され、第１及び第２の二次側スイッチ素子Ｑ５及びＱ６と、第１及び第２の帰還ダイオードＤ５及びＤ６と、第１及び第２の二次側インダクタＬ２１及びＬ２２と、第１及び第２の循環電流通電用ダイオードＤ７及びＤ８と、平滑用キャパシタＣｏとにより、倍電流整流回路として動作する交流・直流変換部４が構成されている。
【００４４】
本実施形態では、ドレインをトランスの二次コイルの一端に接続し、ソースを第１の二次側インダクタＬ２１の一端に接続したＭＯＳＦＥＴにより第１の二次側スイッチ素子Ｑ５が構成され、ドレインをトランスの二次コイルの他端に接続し、ソースを第２の二次側インダクタＬ２２の一端に接続したＭＯＳＦＥＴにより第２の二次側スイッチ素子Ｑ６が構成されている。
【００４５】
本実施形態ではまた、ＤＣ−ＤＣコンバータから調整された直流電圧を出力させるために「インバータスイッチ素子切換制御」と、「二次側スイッチ素子オンオフ制御」とを行う制御部５が設けられている。
【００４６】
以下、本実施形態のＤＣ−ＤＣコンバータの動作を詳細に説明する。
本実施形態において、制御部５は、「インバータスイッチ素子切換制御」と「二次側スイッチ素子オンオフ制御」とを行うために、図２（Ａ），（Ｂ）に示すタイミングで、スイッチ素子Ｑ１ないしＱ６に駆動信号Ｓ１ないしＳ６を与える。
【００４７】
「インバータスイッチ素子切換制御」では、インバータＩＮＶのブリッジの対角位置あるスイッチ素子Ｑ１，Ｑ４及びＱ２，Ｑ３を、同時に駆動信号を与えてオン状態にする対のスイッチ素子として、一方の対のスイッチ素子Ｑ１，Ｑ４をオン状態からオフ状態にするタイミングと他方の対のスイッチ素子Ｑ２，Ｑ３をオフ状態からオン状態にするタイミングとの間にデッドタイム（何れのスイッチ素子にも駆動信号を与えない期間）Ｔｄを設けながら、直流電圧Ｅを交流電圧に変換するべく、同時にオン状態にする対のスイッチ素子を切り換えることにより、インバータＩＮＶから高周波交流電圧を出力させる制御を行う。
【００４８】
また「二次側スイッチ素子オンオフ制御」では、インバータＩＮＶの一方の対のスイッチ素子Ｑ１，Ｑ４を同時にオン状態にした後、交流・直流変換部４の第２の二次側スイッチ素子Ｑ６をオフ状態にし、次いで、一方の対のスイッチ素子Ｑ１，Ｑ４をオン状態にしたタイミングから所定の遅れ時間Ｔｘが経過し、第２の二次側スイッチ素子Ｑ６をオフ状態にしたタイミングからデッドタイムＴｄ′が経過したタイミングで第１の二次側スイッチ素子Ｑ５をオン状態にする。次いで第１の二次側スイッチ素子Ｑ５がオン状態にある間に一方の対のスイッチ素子Ｑ１，Ｑ４をオフ状態にし、第１の二次側スイッチ素子Ｑ５がオン状態にある間に他方の対のスイッチ素子Ｑ２，Ｑ３を同時にオン状態にした後、他方の対のスイッチ素子Ｑ２，Ｑ３をオン状態にしたタイミングから所定の遅れ時間Ｔｘが経過し、第１の二次側スイッチ素子Ｑ５をオフ状態にしたタイミングからデッドタイムＴｄ′が経過したタイミングで第２の二次側スイッチ素子Ｑ６をオン状態にする。
【００４９】
すなわち、「二次側スイッチ素子オンオフ制御」では、第１及び第２の二次側スイッチ素子Ｑ５及びＱ６の一方をオフ状態にするタイミングと他方をオン状態にするタイミングとの間にデッドタイムＴｄ′を設けて、第１の二次側スイッチ素子Ｑ５をオン状態にするタイミング及び第２の二次側スイッチ素子Ｑ６をオン状態にするタイミングをそれぞれ一方の対のスイッチ素子Ｑ１，Ｑ４をオン状態にするタイミング及び他方の対のスイッチ素子Ｑ２，Ｑ３をオン状態にするタイミングよりも遅らせ、かつ第１の二次側スイッチ素子Ｑ５をオフ状態にするタイミング及び第２の二次側スイッチ素子Ｑ６をオフ状態にするタイミングをそれぞれ他方の対のスイッチ素子Ｑ２，Ｑ３をオン状態にするタイミング及び一方の対のスイッチ素子Ｑ１，Ｑ４をオン状態にするタイミングよりも遅らせながら、第１の二次側スイッチ素子Ｑ５及び第２の二次側スイッチ素子Ｑ６を交互にオン状態にする制御を行う。
【００５０】
本実施形態のＤＣ−ＤＣコンバータにおいては、インバータの一方の対角位置にある対のスイッチ素子Ｑ１，Ｑ４が同時にオン状態にあって、第１の二次側スイッチ素子Ｑ５又は第２の二次側スイッチ素子Ｑ６がオン状態にあるとき、及びインバータの他方の対角位置にある対のスイッチ素子Ｑ２，Ｑ３が同時にオン状態にあって、第１の二次側スイッチ素子Ｑ５又は第２の二次側スイッチ素子Ｑ６がオン状態にあるときにインバータＩＮＶから交流・直流変換部４を通して負荷Ｒｏに電力が供給される。従って、一方の対のスイッチ素子Ｑ１，Ｑ４がオン状態になる時間及び他方の対のスイッチ素子Ｑ２，Ｑ３がオン状態になる時間をそれぞれ１周期のほぼ５０％（実際には５０％未満）とし、一方の対のスイッチ素子Ｑ１，Ｑ４が同時にオン状態になってから第１の二次側スイッチ素子Ｑ５がオン状態になるまでの遅れ時間Ｔｘと、他方の対のスイッチ素子Ｑ２，Ｑ３が同時にオン状態になってから第２の二次側スイッチ素子Ｑ６がオン状態になるまでの遅れ時間Ｔｘとを調整することにより、負荷Ｒｏに供給される電力を調整することができる。この場合、一方の対のスイッチ素子Ｑ１，Ｑ４及び他方の対のスイッチ素子Ｑ２，Ｑ３のそれぞれが基準相のスイッチ素子として働き、第１の二次側スイッチ素子Ｑ５及び第２の二次側スイッチ素子Ｑ６が制御相のスイッチ素子として働く。
【００５１】
図１に示したＤＣ−ＤＣコンバータにおいて、インバータの一方の対のスイッチ素子Ｑ１，Ｑ４に同時に駆動信号Ｓ１，Ｓ４を供給してこれらのスイッチ素子をオン状態にした後、第１の二次側スイッチ素子Ｑ５に駆動信号Ｓ５を供給すると、トランスＴｒの二次側では、トランスの二次コイルＷ２−第１の二次側スイッチ素子Ｑ５−第１の二次側インダクタＬ２１−負荷Ｒｏ−第２の循環電流通電用ダイオードＤ８−第２の帰還ダイオードＤ６−トランスＴｒの二次コイルＷ２の回路に電流が流れると同時に、第２の二次側インダクタＬ２２−負荷Ｒｏ−第２の循環電流通電用ダイオードＤ８−第２の二次側インダクタＬ２２の閉回路に電流が流れるため、負荷Ｒｏにはトランスの二次コイルに流れる電流のほぼ２倍の電流が流れる。このように本発明に係るＤＣ−ＤＣコンバータでは、トランスの二次側で倍電流整流を行わせるため、トランスの二次コイルに流れる電流を負荷電流のほぼ１／２とすることができ、トランスの二次コイルで生じる通電損失を大幅に低減させることができる。
【００５２】
「インバータスイッチ素子切換制御」において、一方の対のスイッチ素子Ｑ１，Ｑ４と第１の二次側スイッチ素子Ｑ５とがオンになっている状態で、該一方の対のスイッチ素子への駆動信号の供給を同時に停止させると、直流電源のエネルギと回路のインダクタンスに蓄積された電磁エネルギとにより、回路のインダクタンスとスナバキャパシタとで構成される閉回路で生じる部分共振により、一方の対のスイッチ素子Ｑ１，Ｑ４にそれぞれ並列に接続されているスナバキャパシタＣ１，Ｃ４の充電と、他方の対のスイッチ素子Ｑ２，Ｑ３にそれぞれ並列接続されているスナバキャパシタＣ２，Ｃ３の放電とが開始される。
【００５３】
スナバキャパシタＣ１，Ｃ４の充電は、直流電源１−キャパシタＣ１−インダクタＬ１−トランスＴｒの一次コイルＷ１−キャパシタＣ４−直流電源１の回路と、インダクタＬ１−トランスＴｒの一次コイルＷ１−キャパシタＣ４−キャパシタＣ２−インダクタＬ１の回路とを通して行われる。またスナバキャパシタＣ２，Ｃ３の放電は、キャパシタＣ２−インダクタＬ１−トランスの一次コイルＷ１−キャパシタＣ４−キャパシタＣ２の回路と、キャパシタＣ３−キャパシタＣ１−インダクタＬ１−トランスの一次コイルＷ１−キャパシタＣ３の回路とを通して行われる。
【００５４】
一方の対のスイッチ素子Ｑ１，Ｑ４のターンオフを行わせる際には、第１の二次側スイッチ素子Ｑ５がオン状態にあって、トランスの二次コイルＷ２−第１の二次側スイッチ素子Ｑ５−第１の二次側インダクタＬ２１−負荷Ｒｏ−第２の循環電流通電用ダイオードＤ８−第２の帰還ダイオードＤ６−トランスの二次コイルＷ２の回路をトランスの二次電流が流れ、この二次電流によりトランスの一次コイルＷ１に電流が誘起するため、スナバキャパシタＣ１〜Ｃ４の充放電には二次側のインダクタンスに蓄積されたエネルギをも利用することができる。従って、重負荷時にはもちろん、軽負荷時にもスナバキャパシタＣ１〜Ｃ４の充放電を完全に行わせることができる。駆動信号の供給が停止された一方の対のスイッチ素子Ｑ１，Ｑ４の両端の電圧は、それぞれに並列接続されているスナバキャパシタＣ１，Ｃ４の充電に伴って緩やかに立ち上がるため、該一方の対のスイッチ素子Ｑ１，Ｑ４のターンオフをＺＶＳ（零電圧スイッチング）で行わせることができる。
【００５５】
一方の対のスイッチ素子Ｑ１，Ｑ４がオフ状態になると、トランスＴｒの一次コイルＷ１に電圧が印加されなくなるが、一方の対のスイッチ素子Ｑ１，Ｑ４がオフ状態になった後も第１の二次側スイッチ素子Ｑ５がオン状態にあり、またトランスの二次コイルＷ２及び第１のインダクタＬ２１にエネルギが蓄積されているため、トランスの二次コイルＷ２−第１の二次側スイッチ素子Ｑ５−第１のインダクタＬ２１−負荷Ｒｏ−第２の循環電流通電用ダイオードＤ８−第２の帰還ダイオードＤ６−トランスの二次コイルＷ２の閉回路と、第２の二次側インダクタＬ２２−負荷Ｒｏ−第２の循環電流通電用ダイオードＤ８−第２の二次側インダクタＬ２２の閉回路とで部分共振が生じて、これらの閉回路に循環電流が流れる。
【００５６】
一方の対のスイッチ素子Ｑ１，Ｑ４をターンオフさせた後、一方の対のスイッチ素子Ｑ１，Ｑ４にそれぞれ並列に接続されているスナバキャパシタＣ１，Ｃ４の充電と、他方の対のスイッチ素子Ｑ２，Ｑ３にそれぞれ並列接続されているスナバキャパシタＣ２，Ｃ３の放電とが完了すると、逆並列ダイオードＤ２及びＤ３の逆バイアスが解除されるため、インダクタＬ１−トランスＴｒの一次コイルＷ１−逆並列ダイオードＤ３−直流電源１−逆並列ダイオードＤ２−インダクタＬ１の回路に電流が流れて、他方の対のスイッチ素子Ｑ２，Ｑ３の両端の電圧がほぼ零（正確にはダイオードＤ２，Ｄ３の順方向電圧）となる。このように他方の対のスイッチ素子Ｑ２，Ｑ３の両端に接続されている逆並列ダイオードＤ２，Ｄ３を通して電流が流れて、スイッチ素子Ｑ２，Ｑ３の両端の電圧がほぼ零になっている間に該他方の対のスイッチ素子Ｑ２，Ｑ３に同時に駆動信号Ｓ２，Ｓ３を与えることにより、該他方の対のスイッチ素子Ｑ２，Ｑ３のターンオンをＺＶＳ（零電圧スイッチング）及びＺＣＳ（零電流スイッチング）により行わせることができる。
【００５７】
他方の対のスイッチ素子Ｑ２，Ｑ３を同時にオン状態にすると、トランスＴｒの二次電圧の極性が反転するため、第１の帰還ダイオードＤ５が逆バイアスされてオフ状態になり、トランスＴｒの２次側の回路がトランスの二次コイルＷ２から切り離される。そのため、トランスの一次側電流は急速に減衰していく。このときトランスＴｒの二次側では、第１の二次側インダクタＬ２１−負荷Ｒｏ−第１の循環電流通電用ダイオードＤ７−第１の二次側インダクタＬ２１の閉回路に循環電流が流れる。この状態では、第１の二次側スイッチ素子Ｑ５に電流が流れていないため、第１の二次側スイッチ素子への駆動信号Ｓ５の供給を停止することにより、第１の二次側スイッチ素子Ｑ５をＺＣＳでターンオフさせることができる。
【００５８】
第１の二次側スイッチ素子Ｑ５をターンオフさせた後、他方の対のスイッチ素子Ｑ２，Ｑ３がオンになっている状態で第２の二次側スイッチ素子Ｑ６に駆動信号Ｓ６を供給すると、第２の二次側インダクタ（チョークコイル）Ｌ２２により電流を制限しつつ、第２の二次側スイッチ素子Ｑ６を流れる電流を緩やかに増加させることができるため、第２の二次側スイッチ素子Ｑ６をＺＣＳでターンオンさせることができる。第２の二次側スイッチ素子Ｑ６がターンオンすると、トランスＴｒの二次側では、トランスの二次コイルＷ２−第２の二次側スイッチ素子Ｑ６−第２の二次側インダクタＬ２２−負荷Ｒｏ−第１の循環電流通電用ダイオードＤ７−第１の帰還ダイオードＤ５−トランスの二次コイルＷ２の回路を通して電流が流れると同時に、第１の二次側インダクタＬ２１−負荷Ｒｏ−第１の循環電流通電用ダイオードＤ７−第１の二次側インダクタＬ２１の閉回路に循環電流が流れる。このとき負荷Ｒｏにはトランスの二次コイルＷ２を流れる電流のほぼ２倍の電流が流れる。
【００５９】
他方の対のスイッチ素子（基準相の対のスイッチ素子）Ｑ２，Ｑ３と第２の二次側スイッチ素子（制御相のスイッチ素子）Ｑ６とがオンになっている状態で、他方の対のスイッチ素子Ｑ２，Ｑ３への駆動信号Ｓ２，Ｓ３の供給を同時に停止させると、インダクタＬ１及びトランスの一次コイルＷ１に蓄積されたエネルギがスナバキャパシタＣ１〜Ｃ４を通して放出されることにより部分共振が発生し、他方の対のスイッチ素子Ｑ２，Ｑ３にそれぞれ並列に接続されているスナバキャパシタＣ２，Ｃ３の充電と、一方の対のスイッチ素子Ｑ１，Ｑ４にそれぞれ並列接続されているスナバキャパシタＣ１，Ｃ４の放電とが開始される。このとき他方の対のスイッチ素子Ｑ２，Ｑ３の両端の電圧は、それぞれに並列接続されているスナバキャパシタＣ２，Ｃ３の充電に伴って緩やかに立ち上がるため、他方の対のスイッチ素子Ｑ２，Ｑ３をＺＶＳ（零電圧スイッチング）でターンオフさせることができる。
【００６０】
他方の対のスイッチ素子Ｑ２，Ｑ３をターンオフさせた後、他方の対のスイッチ素子Ｑ２，Ｑ３にそれぞれ並列に接続されているスナバキャパシタＣ２，Ｃ３の充電と、一方の対のスイッチ素子Ｑ１，Ｑ４にそれぞれ並列接続されているスナバキャパシタＣ１，Ｃ４の放電とが完了すると、一方の対のスイッチ素子Ｑ１，Ｑ４の両端に接続されている逆並列ダイオードＤ１，Ｄ４の逆バイアスが解除されるため、これらの逆並列ダイオードに電流が流れ、一方の対のスイッチ素子Ｑ１，Ｑ４の両端の電圧がほぼ零となる。このように一方の対のスイッチ素子Ｑ１，Ｑ４の両端に接続されている逆並列ダイオードＤ１，Ｄ４を通して電流が流れている間に一方の対のスイッチ素子Ｑ１，Ｑ４に同時に駆動信号Ｓ１，Ｓ４を与えることにより、一方の対のスイッチ素子Ｑ１，Ｑ４のターンオンをＺＶＳ（零電圧スイッチング）及びＺＣＳ（零電流スイッチング）で行わせることができる。
【００６１】
本実施形態のＤＣ−ＤＣコンバータにおいては、一方の対のスイッチ素子Ｑ１，Ｑ４及び他方の対のスイッチ素子Ｑ２，Ｑ３の双方をオフ状態にするデッドタイムの期間において、一方の対のスイッチ素子Ｑ１，Ｑ４にそれぞれ並列に接続されたスナバキャパシタＣ１，Ｃ４及び他方の対のスイッチ素子Ｑ２，Ｑ３にそれぞれ並列に接続されたスナバキャパシタＣ２，Ｃ３の充放電を、トランスの一次側に存在するインダクタンスに蓄積されたエネルギだけでなく、トランスの二次側のインダクタＬ２１，Ｌ２２に蓄積されたエネルギをも利用して行うことができるため、トランスの一次電流が減少する軽負荷時においても、スナバキャパシタの充放電を完全に行わせて、各スイッチ素子のソフトスイッチングを確実に行わせることができる。
【００６２】
また第１の二次側スイッチ素子Ｑ５及び第２の二次側スイッチ素子Ｑ６のターンオフは、トランスの二次誘起電圧の極性が反転して、それぞれの二次側スイッチ素子を通して電流が流れていない状態で行い、第１及び第２の二次側スイッチ素子のターンオンは、第１及び第２の二次側インダクタＬ２１及びＬ２２により通電電流を制限しつつ行うことができるため、第１及び第２の二次側スイッチ素子Ｑ５及びＱ６のターンオフ及びターンオンもソフトスイッチングにより行わせることができる。従って本発明によれば、軽負荷時にも重負荷時にも各スイッチ素子のソフトスイッチングを確実に行わせることができる。
【００６３】
更に本実施形態のＤＣ−ＤＣコンバータにおいては、トランスＴｒの二次側の回路が倍電流整流回路を構成しているため、トランスの二次コイルＷ２を通して流れる電流を負荷電流のほぼ１／２に制限して、二次コイルで生じる通電損失を大幅に低減させることができる。
【００６４】
図３（Ａ）は図６に示した従来の一次側位相シフトＰＷＭ制御方式のＤＣ−ＤＣコンバータのトランスＴｒの一次電流Ｉ１の実測結果の一例を、縦軸に横軸に時間Ｔをとって示したものであり、同図（Ｂ）は図１に示したＤＣ−ＤＣコンバータのトランスの一次電流Ｉ１の実測結果の一例を示したものである。図３（Ａ）及び（Ｂ）において、丸で囲んで示したＡ部は、インバータのスイッチ素子をオンオフ制御する過程で電源を短絡しないために設けるデッドタイムの期間（トランスの一次側から二次側に電力の供給がない期間）にトランスＴｒに流れる一次電流Ｉ１を示したものである。これらの図より、本実施形態のＤＣ−ＤＣコンバータによれば、デッドタイムの期間にトランスの一次コイルＷ１に流れる一次電流を従来より大幅に低減させることができることが分かる。
【００６５】
また図４（Ａ）は、図６に示した従来の一次側位相シフトＰＷＭ制御方式のＤＣ−ＤＣコンバータのトランスＴｒの二次電流Ｉ２の実測結果の一例を示したものであり、同図（Ｂ）は図１に示したＤＣ−ＤＣコンバータのトランスの二次電流Ｉ２の実測結果の一例を示したものである。これらの図から、本実施形態のＤＣ−ＤＣコンバータによれば、デッドタイムの期間に流れるトランスの二次電流を従来より低減させることができることが分かる。
【００６６】
フルブリッジ型のインバータをオンオフ制御する際に電源を短絡しないために設ける必要があるデッドタイムの期間においては、直流電源１から負荷Ｒｏへの電力の供給がなく、部分共振を生じさせるためには、この期間に生じる損失をできるだけ少なくすることが望ましい。本発明によれば、デッドタイムの期間に流れるトランスの一次電流及び二次電流を従来のＤＣ−ＤＣコンバータによる場合よりも大幅に低減させることができ、トランスで生じる導通損失の低減を図ることができるため、ＤＣ−ＤＣコンバータの効率を改善することができる。
【００６７】
また図５（Ａ）は、図６に示した従来のＤＣ−ＤＣコンバータにおいて、二次側インダクタＬ２を流れるリップル電流Ｉｒの実測結果を示し、図５（Ｂ）は、図１に示したＤＣ−ＤＣコンバータにおいて、第１の二次側インダクタＬ２１を流れるリップル電流Ｉｒの実測結果を示している。図１に示したＤＣ−ＤＣコンバータにおいて、第２の二次側インダクタＬ２２を流れるリップル電流の実測結果も図５（Ｂ）と同様である。これらの図から、本発明によれば、負荷に供給される電流に含まれるリップルの低減を図ることができることが分る。
【００６８】
上記の説明では、インバータを構成するスイッチ素子のうち、対角位置にあるスイッチ素子Ｑ１，Ｑ４を一方の対のスイッチ素子とし、Ｑ２，Ｑ３を他方の対のスイッチ素子としたが、Ｑ２，Ｑ３を一方の対のスイッチ素子とし、Ｑ１，Ｑ４を他方の対のスイッチ素子としてもよいのはもちろんである。Ｑ２，Ｑ３を一方の対のスイッチ素子とし、Ｑ１，Ｑ４を他方の対のスイッチ素子とする場合には、Ｑ６を第１の二次側スイッチ素子とし、Ｑ５を第２の二次側スイッチ素子とする。
【００６９】
以上のように、本発明によれば、軽負荷時から重負荷時まで、各スイッチ素子のソフトスイッチングを確実に行わせて、スイッチング損失の低減を図ることができるだけでなく、インバータを制御する際に電源を短絡しないために設けるデッドタイムの期間にトランスで生じる導通損失を従来よりも大幅に低減させることができるため、ＤＣ−ＤＣコンバータの効率を従来よりも更に改善することができる。また負荷に供給される電流に含まれるリップル成分の低減を図ることができるため、負荷に供給する電力の品質の向上を図ることができる。
【符号の説明】
【００７０】
１    直流電源
２    第１のレグ
３    第２のレグ
４    交流・直流変換部
５    制御部
ＩＮＶ  フルブリッジ型インバータ
Ｑ１  第１のレグの上アームのスイッチ素子
Ｃ１  第１のレグの上アームのスナバキャパシタ
Ｄ１  第１のレグの上アームの逆並列ダイオード
Ｑ２  第１のレグの下アームのスイッチ素子
Ｃ２  第１のレグの下アームのスナバキャパシタ
Ｄ２  第１のレグの下アームの逆並列ダイオード
Ｑ３  第２のレグの上アームのスイッチ素子
Ｃ３  第２のレグの上アームのスナバキャパシタ
Ｄ３  第２のレグの上アームの逆並列ダイオード
Ｑ４  第２のレグの下アームのスイッチ素子
Ｃ４  第２のレグの下アームのスナバキャパシタ
Ｄ４  第２のレグの下アームの逆並列ダイオード
Ｑ５  第１の二次側スイッチ素子
Ｑ６  第２の二次側スイッチ素子
Ｌ１  一次側インダクタ
Ｔｒ  トランス
Ｄ５  第１の帰還ダイオード
Ｄ６  第２の帰還ダイオード
Ｄ７  第１の循環電流通電用ダイオード
Ｄ８  第２の循環電流通電用ダイオード
Ｌ２１  第１の二次側インダクタ
Ｌ２２  第２の二次側インダクタ
Ｃｏ  平滑用キャパシタ
Ｒｏ  負荷
【図１】
2015065755.tif 000003
【図２】
2015065755.tif 000004
【図３】
2015065755.tif 000005
【図４】
2015065755.tif 000006
【図５】
2015065755.tif 000007
【図６】
2015065755.tif 000008
【図７】
2015065755.tif 000009