(57)【要約】【課題】静電容量微細加工超音波変換器及びその製造方法を提供する。【解決手段】本発明は静電容量微細加工超音波変換器及びその製造方法に係る。該超音波変換器は、複数のエレメントに対応する複数の第１部分であって、互いに絶縁された複数の第１部分を限定する第１トレンチと、複数の第１部分と離隔された第２部分を限定する第２トレンチと、を含むデバイス基板と、デバイス基板上で、複数のエレメントの各々に対応する複数のキャビティを限定する支持部と、支持部上で、複数のキャビティを覆うメンブレンと、及びメンブレン上で、メンブレン及び支持部を貫通するビアホールを介して、第２トレンチ内の前記第２部分と電気的に接続された上部電極と、デバイス基板の下面に設けられたＴＳＶ基板であって、複数の第１部分と接続される複数の第１ビアメタルと、第２部分に接続される第２ビアメタルと、を含む。【選択図】図２
2015109634.tif 000002
【特許請求の範囲】
【請求項１】
複数のエレメントに対応する複数の第１部分であって、互いに絶縁された複数の第１部分を限定する第１トレンチと、前記複数の第１部分と離隔された第２部分を限定する第２トレンチと、を含むデバイス基板と、
前記デバイス基板上で、前記複数のエレメントの各々に対応する複数のキャビティを限定する支持部と、
前記支持部上で、前記複数のキャビティを覆うメンブレンと、
前記メンブレン上で、前記メンブレン及び前記支持部を貫通するビアホールを介して、  前記第２トレンチ内の前記第２部分と電気的に接続された上部電極と、
前記デバイス基板の下面に設けられたＴＳＶ基板であって、前記複数の第１部分と接続される複数の第１ビアメタルと、前記第２部分に接続される第２ビアメタルと、を含むＴＳＶ基板と、を具備する静電容量微細加工超音波変換器。
【請求項２】
前記第１トレンチは、格子状であることを特徴とする請求項１に記載の超音波変換器。
【請求項３】
前記デバイス基板は、低抵抗シリコン基板であることを特徴とする請求項１に記載の超音波変換器。
【請求項４】
前記デバイス基板は、１０μｍ〜５０μｍの厚みを有することを特徴とする請求項３に記載の超音波変換器。
【請求項５】
前記第１トレンチと前記第２トレンチとは、同一の第１幅を有することを特徴とする請求項４に記載の超音波変換器。
【請求項６】
前記第１幅は、１μｍ〜１０μｍであることを特徴とする請求項５に記載の超音波変換器。
【請求項７】
前記第１トレンチ及び前記第２トレンチは、絶縁物で充填されていることを特徴とする請求項１に記載の超音波変換器。
【請求項８】
前記第１部分と前記第１ビアメタルとの間に形成された第１ボンディングメタルと、前記第２部分と前記第２ビアメタルとの間に形成された第２ボンディングメタルと、をさらに含むことを特徴とする請求項１に記載の超音波変換器。
【請求項９】
前記デバイス基板及び前記支持部の間に形成され、前記ビアホールによって貫通され、前記第２部分と、前記上部電極とを接触させる絶縁層をさらに含むことを特徴とする請求項１に記載の超音波変換器。
【請求項１０】
前記メンブレン及び前記支持部の間に形成され、前記ビアホールによって貫通され、前記第２部分と、前記上部電極とを接触させる絶縁層をさらに含むことを特徴とする請求項１に記載の超音波変換器。
【請求項１１】
デバイス基板の上面に、または順次積層された第１シリコン層、埋込み酸化物層、及び第２シリコン層を含むＳＯＩ基板の前記第２シリコン層上に、複数のキャビティを限定する絶縁層からなる支持部を形成する段階と、
前記ＳＯＩ基板を前記デバイス基板の前記上面にボンディングし、前記ＳＯＩ基板と前記デバイス基板との間に前記複数のキャビティを形成する段階と、
前記デバイス基板の下面から、各エレメントに対応する複数の第１部分を絶縁させる第１トレンチと、前記複数の第１部分と離隔された第２部分を限定する第２トレンチと、を形成する段階と、
前記第１部分と接続される第１ビアメタルと、前記第２部分と接続される第２ビアメタルと、を含むＴＳＶ基板を、前記デバイス基板の前記下面にボンディングする段階と、
前記ＳＯＩ基板の前記埋込み酸化物層と、前記埋込み酸化物層上の前記第１シリコン層と、を除去し、前記支持部上に、前記第２シリコン層を残す段階と、
前記第２シリコン層と前記支持部とを貫通するビアホールを形成し、前記第２部分を露出させる段階と、
前記第２シリコン層上に、前記ビアホールを介して、前記第２部分と接触する上部電極を形成する段階と、を含む静電容量微細加工超音波変換器の製造方法。
【請求項１２】
前記ＳＯＩ基板と前記デバイス基板との間に前記複数のキャビティを形成する前記段階において、前記デバイス基板と前記ＳＯＩ基板とはシリコン直接ボンディング法によってボンディングされることを特徴とする請求項１１に記載の超音波変換器の製造方法。
【請求項１３】
前記デバイス基板は、低抵抗シリコンからなることを特徴とする請求項１１に記載の超音波変換器の製造方法。
【請求項１４】
前記第１トレンチ及び前記第２トレンチを形成する段階は、前記デバイス基板を１０μｍ〜５０μｍの厚みにシンニングする段階を含むことを特徴とする請求項１１に記載の超音波変換器の製造方法。
【請求項１５】
前記第１トレンチ及び前記第２トレンチを形成する段階は、同一の第１幅を有する第１トレンチ及び第２トレンチを形成することを特徴とする請求項１１に記載の超音波変換器の製造方法。
【請求項１６】
前記第１幅は、１μｍ〜１０μｍの幅であることを特徴とする請求項１５に記載の超音波変換器の製造方法。
【請求項１７】
前記第１トレンチ及び前記第２トレンチを絶縁物で充填する段階をさらに含むことを特徴とする請求項１１に記載の超音波変換器の製造方法。
【請求項１８】
前記ＴＳＶ基板を前記デバイス基板の前記下面にボンディングする前記段階は、
前記デバイス基板の前記下面に第３絶縁層を形成する段階と、
前記第３絶縁層に、前記第１部分と対応する第１ホールと、前記第２部分に対応する第２ホールと、を形成する段階と、
前記第１ホールと前記第２ホールとに、それぞれ第１ボンディングパッドと第２ボンディングパッドとを形成する段階と、
前記ＴＳＶ基板の前記第１ビアメタル上に、第３ボンディングパッドと、前記第２ビアメタル上に、第４ボンディングパッドと、を形成する段階と、
前記第１ボンディングパッドと前記第２ボンディングパッドとを、前記第３ボンディングパッドと前記第４ボンディングパッドとにそれぞれ接触させた後、共晶接合を行う段階と、を含むことを特徴とする請求項１１に記載の超音波変換器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチによって限定された導電性物質層を下部電極として利用する静電容量微細加工超音波変換器及びその製造方法に関する。
【背景技術】
【０００２】
微細加工超音波変換器（ＭＵＴ：ｍｉｃｒｏｍａｃｈｉｎｅｄ  ｕｌｔｒａｓｏｎｉｃ  ｔｒａｎｓｄｕｃｅｒ）は、電気的信号を超音波信号に変換したり、あるいは反対に、超音波信号を電気的信号に変換したりすることができる装置である。かような微細加工超音波変換器は、その変換方式により、圧電微細加工超音波変換器（ＰＭＵＴ：ｐｉｅｚｏｅｌｅｃｔｒｉｃ  ｍｉｃｒｏｍａｃｈｉｎｅｄ  ｕｌｔｒａｓｏｎｉｃ  ｔｒａｎｓｄｕｃｅｒ）、静電容量微細加工超音波変換器（ＣＭＵＴ：ｃａｐａｃｉｔｉｖｅ  ｍｉｃｒｏｍａｃｈｉｎｅｄ  ｕｌｔｒａｓｏｎｉｃ  ｔｒａｎｓｄｕｃｅｒ）、磁気型微細加工超音波変換器（ＭＭＵＴ：ｍａｇｎｅｔｉｃ  ｍｉｃｒｏｍａｃｈｉｎｅｄ  ｕｌｔｒａｓｏｎｉｃ  ｔｒａｎｓｄｕｃｅｒ）などに区分される。
【０００３】
従来の静電容量微細加工超音波変換器においては、低抵抗ウェーハに形成された貫通ビアを利用して、上部電極に電気が供給される。上記の貫通ビアを形成する過程で、貫通ビアホールのコーナー部分で、上記の貫通ビアのための金属層が、フォトレジストによって完全に塗布されず、上記の貫通ビアが上記の低抵抗ウェーハと接触して短絡するという問題が生じていた。また、上記の貫通ビアを充填したフォトレジストが熱膨脹によってスウェリングするような不良が生じていた。また、上記の貫通ビア形成のためのマスク工程が必要であった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２００５／０１７７０４５号明細書
【特許文献２】米国特許出願公開第２００９／０１４０６０９号明細書
【特許文献３】特開２００８−０９３２１４号公報
【特許文献４】韓国公開特許第１０−２０１３−００２１２００号公報
【特許文献５】特許第４８３９１７６号明細書
【特許文献６】米国特許第８３２４００６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、低抵抗ウェーハを利用して、貫通ビアなしに、上部電極に電流を供給する静電容量微細加工超音波変換器を提供することである。
【０００６】
本発明が解決しようとする課題はまた、上記の静電容量微細加工超音波変換器を製造する方法を提供することである。
【課題を解決するための手段】
【０００７】
前記課題を解決するために、本発明の一実施形態による静電容量微細加工超音波変換器は、複数のエレメントに対応する複数の第１部分であって、互いに絶縁された複数の第１部分を限定する第１トレンチと、前記複数の第１部分と離隔された第２部分を限定する第２トレンチと、を含むデバイス基板と、前記デバイス基板上で、前記複数のエレメントの各々に対応する複数のキャビティを限定する支持部と、前記支持部上で、前記複数のキャビティを覆うメンブレンと、前記メンブレン上で、前記メンブレン及び前記支持部を貫通するビアホールを介して、前記第２トレンチ内の前記第２部分と電気的に接続された上部電極と、前記デバイス基板の下面に設けられたＴＳＶ（ｔｈｒｏｕｇｈ−ｓｉｌｉｃｏｎ  ｖｉａ）基板であって、前記複数の第１部分と接続される複数の第１ビアメタルと、前記第２部分に接続される第２ビアメタルと、を含むＴＳＶ基板と、を具備する。
【０００８】
前記第１トレンチは、格子状であることができる。
【０００９】
前記デバイス基板は、低抵抗シリコン基板からなることができる。
【００１０】
前記デバイス基板は、１０μｍ〜５０μｍの厚みを有することができる。
【００１１】
前記第１トレンチと前記第２トレンチは、同一の第１幅を有することができる。
【００１２】
前記第１幅は、１μｍ〜１０μｍであることができる。
【００１３】
前記第１トレンチ及び前記第２トレンチは、絶縁物で充填されることができる。
【００１４】
前記第１部分と前記第１ビアメタルとの間に形成された第１ボンディングメタルと、前記第２部分と前記第２ビアメタルとの間に形成された第２ボンディングメタルと、をさらに含むことができる。
【００１５】
前記デバイス基板及び前記支持部の間に形成され、前記ビアホールによって貫通され、前記第２部分と、前記上部電極とを接触させる絶縁層をさらに含むことができる。
【００１６】
前記メンブレン及び前記支持部の間に形成され、前記ビアホールによって貫通され、前記第２部分と、前記上部電極とを接触させる絶縁層をさらに含むことができる。
【００１７】
前記課題を解決するために、本発明の他の実施形態による静電容量微細加工超音波変換器の製造方法は、デバイス基板の上面に、または順次積層された第１シリコン層、埋込み酸化物層、及び第２シリコン層を含むＳＯＩ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）基板の前記第２シリコン層上に、複数のキャビティを限定する絶縁層からなる支持部を形成する段階と、前記ＳＯＩ基板を前記デバイス基板の前記上面にボンディングし、前記ＳＯＩ基板と前記デバイス基板との間に前記複数のキャビティを形成する段階と、前記デバイス基板の下面から、各エレメントに対応する複数の第１部分を絶縁させる第１トレンチと、前記複数の第１部分と離隔された第２部分を限定する第２トレンチと、を形成する段階と、前記第１部分と接続される第１ビアメタルと、前記第２部分と接続される第２ビアメタルと、を含むＴＳＶ基板を、前記デバイス基板の前記下面にボンディングする段階と、前記ＳＯＩ基板の前記埋込み酸化物層と、前記埋込み酸化物層上の前記第１シリコン層と、を除去し、前記支持部上に、前記第２シリコン層を残す段階と、前記第２シリコン層と前記支持部とを貫通するビアホールを形成し、前記第２部分を露出させる段階と、前記第２シリコン層上に、前記ビアホールを介して、前記第２部分と接触する上部電極を形成する段階と、を含むことができる。
【００１８】
前記ＳＯＩ基板と前記デバイス基板との間に前記複数のキャビティを形成する前記段階において、前記デバイス基板と前記ＳＯＩ基板とはシリコン直接ボンディング（silicon direct bonding）法によってボンディングされることができる。
【００１９】
前記第１トレンチ及び前記第２トレンチを形成する段階は、前記デバイス基板を１０μｍ〜５０μｍの厚みにシンニングする段階を含むことができる。
【００２０】
前記第１トレンチ及び前記第２トレンチを形成する段階は、同一の第１幅を有する第１トレンチ及び第２トレンチを形成する段階であることができる。
【００２１】
前記ＴＳＶ基板を前記デバイス基板の前記下面にボンディングする前記段階は、前記デバイス基板の前記下面に第３絶縁層を形成する段階と、前記第３絶縁層に、前記第１部分と対応する第１ホールと、前記第２部分に対応する第２ホールと、を形成する段階と、前記第１ホールと前記第２ホールとに、それぞれ第１ボンディングパッドと第２ボンディングパッドとを形成する段階と、前記ＴＳＶ基板の前記第１ビアメタル上に、第３ボンディングパッドと、前記第２ビアメタル上に、第４ボンディングパッドと、を形成する段階と、前記第１ボンディングパッドと前記第２ボンディングパッドとを、前記第３ボンディングパッドと前記第４ボンディングパッドとにそれぞれ接触させた後、共晶接合を行う段階と、を含むことができる。
【発明の効果】
【００２２】
本発明による静電容量微細加工超音波変換器は、低抵抗デバイス基板を上部電極用電気通路として使用するので、構造が簡単になる。
【００２３】
本発明による超音波変換器の製造方法は、デバイスウェーハにおいて、エレメント絶縁用トレンチを形成するとき、上部電極のためのトレンチを共に形成するので、工程が単純化される。また、従来のデバイス基板のバックビア工程時、ビアメタルとエレメントの下部電極とが短絡するという問題が防止される。
【図面の簡単な説明】
【００２４】
【図１】一実施形態による静電容量微細加工超音波変換器の構造を概略的に示す底面図である。
【図２】図１のＩＩ−ＩＩ’線断面である。
【図３Ａ】他の実施形態による静電容量微細加工超音波変換器の製造方法について段階別で説明する断面図である。
【図３Ｂ】他の実施形態による静電容量微細加工超音波変換器の製造方法について段階別で説明する断面図である。
【図３Ｃ】他の実施形態による静電容量微細加工超音波変換器の製造方法について段階別で説明する断面図である。
【図３Ｄ】他の実施形態による静電容量微細加工超音波変換器の製造方法について段階別で説明する断面図である。
【図３Ｅ】他の実施形態による静電容量微細加工超音波変換器の製造方法について段階別で説明する断面図である。
【図３Ｆ】他の実施形態による静電容量微細加工超音波変換器の製造方法について段階別で説明する断面図である。
【図３Ｇ】他の実施形態による静電容量微細加工超音波変換器の製造方法について段階別で説明する断面図である。
【図３Ｈ】他の実施形態による静電容量微細加工超音波変換器の製造方法について段階別で説明する断面図である。
【図３Ｉ】他の実施形態による静電容量微細加工超音波変換器の製造方法について段階別で説明する断面図である。
【発明を実施するための形態】
【００２５】
以下、添付された図面を参照し、本発明の実施形態について詳細に説明する。この過程で、図面に図示された層や領域の厚みは、明細書の明確性のために誇張されて図示されている。以下で説明する実施形態は、単に例示的なものに過ぎず、かような実施形態から多様な変形が可能である。以下で、「上部」または「上」と記載されたものは、接触してすぐ上にあるものだけではなく、非接触で上にあるものを含んでもよい。明細書を通じて実質的に同一の構成要素には、同一の参照番号を使用して、詳細な説明は省略する。
【００２６】
図１は、一実施形態による静電容量微細加工超音波変換器１００の構造を概略的に示す底面図である。図２は、図１のＩＩ−ＩＩ’線断面である。
【００２７】
図１は、デバイス基板の底面図である。図１を参照すれば、静電容量微細加工超音波変換器１００は、複数のエレメントＥを含む。例えば、超音波変換器１００は、１６×１６マトリックスに配列されたエレメントＥを含んでもよく、図１では、便宜上４個のエレメントＥを図示している。超音波変換器１００は、超音波変換器チップとも称する。
【００２８】
各エレメントＥの周囲には、絶縁トレンチである第１トレンチＴ１が形成され、エレメントＥ間のクロストークを防止する。第１トレンチＴ１は、格子状にも形成される。各エレメントＥには、第１ボンディングメタルＭ１が形成されている。
【００２９】
エレメントＥの一側には、第２トレンチＴ２が形成されている。第２ボンディングメタルＭ２は、第２トレンチＴ２に取り囲まれた第２部分１４２（図２）と接続されるように形成されている。第２トレンチＴ２は、図１に図示されているように、第１トレンチＴ１と接続されるように形成されもする。
【００３０】
図２を参照すれば、超音波変換器１００は、ＴＳＶ（ｔｈｒｏｕｇｈ−ｓｉｌｉｃｏｎ  ｖｉａ）基板１１０と、ＴＳＶ基板１１０に結合したデバイス基板１４０を含んでもよい。デバイス基板１４０は、ＴＳＶ基板１１０上に結合させられる。ＴＳＶ基板１１０及びデバイス基板１４０は、共晶接合（eutectic bonding）によって結合する。
【００３１】
ＴＳＶ基板１１０は、シリコン基板からなり、複数の貫通ホール（through hole）１１２が形成される。各超音波変換器１００には、各エレメントＥに対応する貫通ホール１１２と、上部電極用貫通ホール１１４とが形成される。貫通ホール１１２，１１４、及びＴＳＶ基板１１０の表面には、絶縁層１１１が形成され、貫通ホール１１２には、第１ビアメタル１１６が充填されており、貫通ホール１１４には、第２ビアメタル１１７が充填されている。
【００３２】
デバイス基板１４０には、複数のエレメントＥを限定する格子状の第１トレンチＴ１と、上部電極用第２トレンチＴ２とが形成されている。デバイス基板１４０は、第１トレンチＴ１に取り囲まれた第１部分１４１と、第２トレンチＴ２に取り囲まれた第２部分１４２と、を含む。
【００３３】
デバイス基板１４０は、導電性材質から形成され、その厚みは、数十μｍである。デバイス基板１４０の厚みは、１０μｍから５０μｍであってよい。デバイス基板１４０は、不純物が高濃度にドーピングされた低抵抗シリコンからなる。
【００３４】
デバイス基板１４０の第１部分１４１及び第２部分１４２は、導電性領域である。デバイス基板１４０の第１部分１４１は、下部電極として使用されもする。
【００３５】
第１トレンチＴ１及び第２トレンチＴ２には、絶縁物質１４５が充填される。絶縁物質１４５は、シリコン酸化物からなる。
【００３６】
デバイス基板１４０は、その上面に形成された絶縁層１４４と、キャビティＣを形成する支持部１５４と、支持部１５４上でキャビティＣを覆うメンブレン１５３と、を含んでもよい。メンブレン１５３上には、上部電極１６０が形成される。メンブレン１５３は、シリコンから形成される。支持部１５４は、絶縁体から形成される。支持部１５４は、例えば、酸化物、窒化物などを含み、例えば、シリコン酸化物からなる。
【００３７】
上部電極１６０は、Ａｕ、Ｃｕ、Ｓｎ、Ａｇ、Ａｌ、Ｐｔ、Ｔｉ、Ｎｉ、Ｃｒまたはそれらの混合物などからなる。
【００３８】
絶縁層１４４は、例えば、酸化物、窒化物などを含み、例えば、シリコン窒化物から形成される。
【００３９】
図２は、１つのエレメントＥに、１つのキャビティＣが形成されたところを図示しているが、本開示は、それに限定されるものではない。例えば、１つのエレメントＥに、５×５アレイ状のキャビティＣが形成されてもよい。
【００４０】
メンブレン１５３、支持部１５４及び絶縁層１４４には、それらを貫通し、第２トレンチＴ２に取り囲まれたデバイス基板１４０の第２部分１４２を露出させるビアホール１４６が形成されている。上部電極１６０は、ビアホール１４６を介して、デバイス基板１４０の第２部分１４２と電気的に接続される。
【００４１】
デバイス基板１４０の下部には、絶縁層１４７が形成されている。絶縁層１４７には、デバイス基板１４０の第１部分１４１を露出させる第１ホールＨ１と、第２部分１４２を露出させる第２ホールＨ２と、が形成されている。第１ホールＨ１は、第１ビアメタル１１６と対応した位置に形成され、第２ホールＨ２は、第２ビアメタル１１７と対応した位置に形成される。
【００４２】
第１ホールＨ１には、第１部分１４１と接続された第１ボンディングメタルＭ１が形成され、第２ホールＨ２には第２部分１４２と接続された第２ボンディングメタルＭ２が形成される。第１ボンディングメタルＭ１は、ホール１１２内の第１ビアメタル１１６と接続され、第２ボンディングメタルＭ２は、ホール１１４内の第２ビアメタル１１７と接続されるように形成される。第１ボンディングメタルＭ１と第２ボンディングメタルＭ２とは、それぞれデバイス基板１４０及びＴＳＶ基板１１０の間で、互いに対応する部分に形成された共晶接合メタルが共晶接合されて形成されたものである。
【００４３】
ＴＳＶ基板１１０の下部には、第１ビアメタル１１６と接続された第１電極パッドＰ１と、第２ビアメタルＭ２と接続された第２電極パッドＰ２と、が形成されている。第２電極パッドＰ２には、グラウンド電圧が印加され、第１電極パッドＰ１には、駆動信号電圧が印加される。
【００４４】
第１電極パッドＰ１に印加された駆動信号電圧は、第１ビアメタル１１６及び第１ボンディングメタルＭ１を介して、下部電極である第１部分１４１に供給される。
【００４５】
第２電極パッドＰ２に印加されたグラウンド電圧は、第２ビアメタル１１７、第２ボンディングメタルＭ２、及び第２部分１４２を介して、上部電極１６０に供給される。
【００４６】
以下では、他の実施形態による超音波変換器の製造方法について説明する。
【００４７】
図３Ａから図３Ｉは、他の実施形態による静電容量微細加工超音波変換器の製造方法について段階別に説明する断面図である。図３Ａから図３Ｉは、図１のＩＩ−ＩＩ’線断面を基準に図示したものである。
【００４８】
図１及び図２の構成要素と、実質的に同一の構成要素には、同一の参照番号を使用する。
【００４９】
図３Ａを参照すれば、第１ウェーハ１５０上に、第１絶縁層１５４を形成した後、第１絶縁層１５４をパターニングし、開口部１５４ａを形成する。第１ウェーハ１５０は、ＳＯＩ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）ウェーハでもある。ＳＯＩウェーハ１５０は、順次積層された第１シリコン層１５１、埋込み酸化物層１５２、第２シリコン層１５３を含んでもよい。第２シリコン層１５３は、図２のメンブレン１５３に対応するものであり、ほぼ２，０００Å厚に形成される。
【００５０】
第１絶縁層１５４は、シリコン酸化物からなり、第１ウェーハを酸化して形成される。パターニングされた第１絶縁層１５４は、図２の支持部１５４に該当する。第１絶縁層１５４の厚みにより、開口部１５４ａの高さが決定される。第１絶縁層１５４の厚みは、ほぼ４，０００Åである。
【００５１】
図３Ｂを参照すれば、デバイスウェーハ１４０上に、第２絶縁層１４４を形成する。第１ウェーハ１５０を、第１絶縁層１５４と第２絶縁層１４４とを対面させ、デバイスウェーハ１４０にボンディングする。デバイスウェーハ１４０は、低抵抗シリコンからなる。第２絶縁層１４４は、デバイスウェーハ１４０の熱酸化により形成されたシリコン酸化物からなる。
【００５２】
図３Ｃを参照すれば、第１ウェーハ１５０とデバイスウェーハ１４０とを、シリコン直接ボンディング（ＳＤＢ：ｓｉｌｉｃｏｎ  ｄｉｒｅｃｔ  ｂｏｎｄｉｎｇ）法を利用して、ウェーハ・ツー・ウェーハ（wafer-to-wafer）ボンディングを行う。第１ウェーハ１５０とデバイスウェーハ１４０とをボンディングすることにより、密封された空間であるキャビティＣが形成される。
【００５３】
デバイスウェーハ１４０をシンニングし、１０μｍ〜５０μｍほどの厚みを有したデバイスウェーハ１４０ａを形成する。上記のシンニングのために、一次的にデバイスウェーハ１４０を機械的にラッピングした後、化学・機械研磨（ＣＭＰ：ｃｈｅｍｉｃａｌ−ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）工程を遂行することができる。上記のシンニングにより、デバイスウェーハ１４０ａにトレンチを容易に形成することができる。
【００５４】
図３Ｄを参照すれば、デバイスウェーハ１４０ａに、第１トレンチＴ１及び第２トレンチＴ２を形成する。第１トレンチＴ１は、各チップの複数のエレメントＥを区分するように、デバイス基板１４０ａの第１部分１４１を取り囲むように形成される。第１トレンチＴ１は、図１から分かるように、格子状に形成される。第２トレンチＴ２は、デバイスウェーハ１４０ａにおいて、上部電極１６０（図２）に接続される第２部分１４２を取り囲むように形成される。
【００５５】
第１トレンチＴ１及び第２トレンチＴ２は、デバイスウェーハ１４０ａを貫通するように形成される。第１トレンチＴ１及び第２トレンチＴ２は、同一の幅を有することができる。第１トレンチＴ１と第２トレンチＴ２は、同一の幅を有するので、第１トレンチＴ１及び第２トレンチＴ２の形成を同一のマスクを使用して形成することができる。従来は、エレメントＥを区分するトレンチ（第２トレンチＴ２に相当）と、上部電極接続用ビアとの幅に差があり、エレメントＥを区分するトレンチと上部電極用ビアとのエッチング時間が互いに異なるので、別途のエッチング工程により、上記のエレメントＥを区分するトレンチと、上記の上部電極用ビアとを形成していたが、それに比べ、本開示では、第１トレンチＴ１と第２トレンチＴ２とを同時に形成することができる。
【００５６】
第１トレンチＴ１と第２トレンチＴ２は、それぞれ１μｍ〜１０μｍの幅を有するように形成される。第１トレンチＴ１及び第２トレンチＴ２の幅が１μｍより小さい場合、断面比が大きく、エッチングが困難である。第１トレンチＴ１及び第２トレンチＴ２の幅が１０μｍより大きい場合、超音波変換器の周波数特性が劣化することもある。
【００５７】
次に、デバイスウェーハ１４０ａを熱酸化し、第１トレンチＴ１及び第２トレンチＴ２をシリコン酸化物１４５で充填することができる。また、デバイスウェーハ１４０ａの下面に第３絶縁層１４７を形成する。第１トレンチＴ１及び第２トレンチＴ２が、シリコン酸化物によって完全に充填されなくてもよい。
【００５８】
第３絶縁層１４７をパターニングし、第１部分１４１を露出させる第１ホールＨ１と、第２トレンチＴ２で取り囲まれた第２部分１４２を露出させる第２ホールＨ２と、を形成する。第１部分１４１は、１つのエレメントＥに対応する領域である。
【００５９】
図３Ｅを参照すれば、デバイスウェーハ１４０ａの下面において、第３絶縁層１４７に金属層を蒸着した後、金属層をパターニングし、第１ホールＨ１と第２ホールＨ２とに、第１ボンディングパッド１４７ａと、第２ボンディングパッド１４７ｂとを形成する。第１ボンディングパッド１４７ａと、第２ボンディングパッド１４７ｂは、共晶接合のための物質から形成される。例えば、Ａｕ−Ｓｎ共晶接合のために、Ａｕ及び／またはＳｎから形成される。
【００６０】
図３Ｆを参照し、ＴＳＶウェーハ１１０を準備する。ＴＳＶウェーハ１１０に、第１貫通ホール１１２及び第２貫通ホール１１４を形成する。第１貫通ホール１１２及び第２貫通ホール１１４は、数十μｍほどの大きさに形成される。第１貫通ホール１１２は、第１部分１４１に対応するように形成し、第２貫通ホール１１４は、第２部分１４２に対応するように形成する。
【００６１】
ＴＳＶウェーハ１１０に、第４絶縁層１１１を形成する。第４絶縁層１１１は、ＴＳＶウェーハ１１０を酸化して形成することができる。第４絶縁層１１１は、第１貫通ホール１１２及び第２貫通ホール１１４の表面と、ＴＳＶウェーハ１１０の上面及び下面に形成される。第１貫通ホール１１２及び第２貫通ホール１１４を金属で充填し、第１ビアメタル１１６と第２ビアメタル１１７とを形成する。
【００６２】
ＴＳＶウェーハ１１０上に、金属層を形成した後、上記の金属層をパターニングし、第３ボンディングパッド１１８ａと、第４ボンディングパッド１１８ｂと、を形成する。第３ボンディングパッド１１８ａは、第１ビアメタル１１６上で、第１ボンディングパッド１４７ａと対応するように形成され、第４ボンディングパッド１１８ｂは、第２ビアメタル１１７上で、第２ボンディングパッド１４７ｂと対応するように形成される。
【００６３】
第３ボンディングパッド１１８ａ及び第４ボンディングパッド１１８ｂは、共晶接合金属からなる。例えば、Ａｕ−Ｓｎ共晶接合のために、Ａｕ及び／またはＳｎの物質から形成される。
【００６４】
図３Ｇを参照すれば、ＴＳＶウェーハ１１０と、デバイスウェーハ１４０ａとをウェーハレベルでボンディングする。例えば、ＴＳＶウェーハ１１０とデバイスウェーハ１４０ａとを共晶接合する。共晶接合は、例えば、Ａｕ／Ｓｎボンディングによって行われる。そのとき、第１ボンディングパッド１４７ａと、第３ボンディングパッド１１８ａとが結合され、第１ボンディングメタルＭ１が形成され、第２ボンディングパッド１４７ｂと、第４ボンディングパッド１１８ｂとが結合され、第２ボンディングメタルＭ２が形成される。
【００６５】
ＴＳＶウェーハ１１０の下面に、第１ビアメタル１１６と接続された第１電極パッドＰ１と、第２ビアメタル１１７と接続された第２電極パッドＰ２と、を形成する。
【００６６】
図３Ｈを参照すれば、第１ウェーハ１５０の第１シリコン層１５１及び埋込み酸化物層１５２を順次に除去する。一次的に、機械的ラッピングにより、第１シリコン層１５１を除去した後、残った数十μｍ厚の第１シリコン層１５１を乾式エッチングで除去する。埋込み酸化物層１５２は、湿式エッチングで除去する。
【００６７】
図３Ｉを参照すれば、第２シリコン層１５３、第１絶縁層１５４及び第２絶縁層１４４に、ビアホール１４６を形成し、第２部分１４２を露出させる。第２シリコン層１５３上に、上部電極１６０を形成する。上部電極１６０は、第２部分１４２と電気的に接続されるように形成される。
【００６８】
前述の工程で製造された構造物をチップ単位でダイシングし、複数の静電容量微細加工超音波変換器チップ１００を作る。
【００６９】
本実施形態による超音波変換器の製造方法は、デバイスウェーハにおいて、エレメントＥを絶縁するためのトレンチを形成するとき、上部電極のためのトレンチを共に形成するので、工程が単純化される。また、従来のデバイス基板のバックビア工程時、ビアメタルとエレメントの下部電極とが短絡するという問題が防止される。
【００７０】
以上、添付された図面を参照して説明した本発明の実施形態は、例示的なものに過ぎず、当該分野で当業者であるならば、それらから多様な変形及び均等な他の実施形態が可能であるということを理解することができるであろう。従って、本発明の真の保護範囲は、特許請求の範囲によってのみ決められるものである。
【産業上の利用可能性】
【００７１】
本発明の静電容量微細加工超音波変換器及びその製造方法は、例えば、超音波変換関連の技術分野に効果的に適用可能である。
【符号の説明】
【００７２】
１００  静電容量微細加工超音波変換器
１１０  ＴＳＶ基板
１１１  第４絶縁層
１１２，１１４  貫通ホール
１１６  第１ビアメタル
１１７  第２ビアメタル
１１８ａ  第３ボンディングパッド
１１８ｂ  第４ボンディングパッド
１４０  デバイス基板
１４０ａ  デバイスウェーハ
１４１  第１部分
１４２  第２部分
１４４  第２絶縁層
１４５  絶縁物質
１４６  ビアホール
１４７  第３絶縁層
１４７ａ  第１ボンディングパッド
１４７ｂ  第２ボンディングパッド
１５０  第１ウェーハ
１５１  第１シリコン層
１５２  埋込み酸化物層
１５３  メンブレン
１５４  支持部（第１絶縁層）
１５４ａ  開口部
１６０  上部電極
Ｃ  キャビティ
Ｅ  エレメント
Ｈ１  第１ホール
Ｈ２  第２ホール
Ｍ１，Ｍ２  ボンディングメタル
Ｐ１，Ｐ２  電極パッド
Ｔ１  第１トレンチ
Ｔ２  第２トレンチ
【図１】
2015109634.tif 000003
【図２】
2015109634.tif 000004
【図３Ａ】
2015109634.tif 000005
【図３Ｂ】
2015109634.tif 000006
【図３Ｃ】
2015109634.tif 000007
【図３Ｄ】
2015109634.tif 000008
【図３Ｅ】
2015109634.tif 000009
【図３Ｆ】
2015109634.tif 000010
【図３Ｇ】
2015109634.tif 000011
【図３Ｈ】
2015109634.tif 000012
【図３Ｉ】
2015109634.tif 000013