(57)【要約】【課題】簡易な構成で電力損失を低減できる半導体装置を提供すること。【解決手段】基板上に形成され、窒化物系半導体からなる第１半導体層と、前記第１半導体層の表面に形成され前記第１半導体層よりもバンドギャップが広い窒化物系半導体からなる第２半導体層と、を含む窒化物系半導体層と、前記第２半導体層上に形成された第１電極および第２電極と、前記第１半導体層よりも前記基板側または前記基板内に形成された等電位領域と、前記第１電極と前記等電位領域との間に接続された、電気抵抗部および静電容量部を含むパッシブ型回路と、を備える半導体素子を有し、前記パッシブ型回路は、前記第１電極と前記第２電極との間に印加する電圧を逆電圧から順電圧に切り換えたときに前記等電位領域が前記第２電極に対して正電位となるように構成されている半導体装置。【選択図】図１
2015015361.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成され、窒化物系半導体からなる第１半導体層と、前記第１半導体層の表面に形成され前記第１半導体層よりもバンドギャップが広い窒化物系半導体からなる第２半導体層と、を含む窒化物系半導体層と、
前記第２半導体層上に形成された第１電極および第２電極と、
前記第１半導体層よりも前記基板側または前記基板内に形成された等電位領域と、
前記第１電極と前記等電位領域との間に接続された、電気抵抗部および静電容量部を含むパッシブ型回路と、
を備える半導体素子を有し、前記パッシブ型回路は、前記第１電極と前記第２電極との間に印加する電圧を逆電圧から順電圧に切り換えたときに前記等電位領域が前記第２電極に対して正電位となるように構成されていることを特徴とする半導体装置。
【請求項２】
前記パッシブ型回路は、下記式（Ａ）が成り立つように構成されていることを特徴とする請求項１に記載の半導体装置。
【数１】
2015015361.tif 000005
第１または第２電極領域とは、前記第１または第２電極および該第１または第２電極に接続する導体が形成された領域または当該領域に対応する前記窒化物系半導体層の表面または内部の領域である。
【請求項３】
前記等電位領域は、前記基板内に形成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記半導体素子が収容されるパッケージを備え、前記パッシブ型回路は前記パッケージに収容されていることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
【請求項５】
前記パッケージは導電性基板を備え、前記半導体素子は前記導電性基板上に誘電体層を介して搭載されており、前記電気抵抗部および前記静電容量部は、前記基板内の等電位領域と前記導電性基板との間の前記誘電体層の抵抗成分および静電容量成分により構成されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記半導体素子が収容されるパッケージを備え、前記パッシブ型回路は前記パッケージの外部に配置されていることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
【請求項７】
前記等電位領域は、前記窒化物系半導体層内に形成されたｎ型半導体層、ｐ型半導体層、または２次元電子ガス層で構成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項８】
前記電気抵抗部は、前記等電位領域と前記基板との間の前記窒化物系半導体層の抵抗成分により構成されており、前記等電位領域の面積、または前記等電位領域と前記基板との間の前記窒化物系半導体層の厚さもしくは電気抵抗率により、電気抵抗が調整されていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記静電容量部は、前記等電位領域と前記基板との間の前記窒化物系半導体層の静電容量成分により構成されており、前記等電位領域の面積、または前記等電位領域と前記基板との間の前記窒化物系半導体層の厚さもしくは誘電率により、静電容量が調整されていることを特徴とする請求項７または８に記載の半導体装置。
【請求項１０】
前記第１または第２電極領域と前記等電位領域との間の電気抵抗は、前記第１または第２導電領域と前記等電位領域との間の前記窒化物系半導体層の抵抗成分により構成されており、前記第１または第２電極領域の面積、または前記第１または第２電極領域と前記等電位領域との間の前記窒化物系半導体層の厚さもしくは電気抵抗率により、電気抵抗が調整されていることを特徴とする請求項２または請求項２を引用する請求項３〜９のいずれか一つに記載の半導体装置。
【請求項１１】
前記第１または第２電極領域と前記等電位領域との間の静電容量は、前記第１または第２導電領域と前記等電位領域との間の前記窒化物系半導体層の静電容量成分により構成されており、前記第１または第２電極領域の面積、または前記第１または第２電極領域と前記等電位領域との間の前記窒化物系半導体層の厚さもしくは誘電率により、静電容量が調整されていることを特徴とする請求項２または請求項２を引用する請求項３〜９のいずれか一つに記載の半導体装置。
【請求項１２】
前記窒化物系半導体層の電気抵抗率は、前記窒化物系半導体層の種類、前記窒化物系半導体層中の不純物濃度および前記窒化物系半導体層中の結晶欠陥密度の少なくいずれか一つにより調整されていることを特徴とする請求項８または１０に記載の半導体装置。
【請求項１３】
前記基板は導電性シリコンからなることを特徴とする請求項１〜１２のいずれか一つに記載の半導体装置。
【請求項１４】
前記第１電極はアノード電極であり、前記第２電極はカソード電極であり、前記第１電極領域の面積と、前記第２電極領域の面積との比が、０．５より大きいことを特徴とする請求項２または請求項２を引用する請求項３〜１３のいずれか一つに記載の半導体装置。
【請求項１５】
前記第１電極はドレイン電極領域であり、前記第２電極はソース電極であり、前記第１電極領域の面積と、前記第２電極領域の面積との比が、０．５より小さいことを特徴とする請求項２または請求項２を引用する請求項３〜１３のいずれか一つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関するものである。
【背景技術】
【０００２】
ワイドバンドギャップ半導体は、高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持つので、高温環境用、大パワー用、あるいは高周波用半導体デバイスの材料として非常に魅力的である。代表的なワイドバンドギャップ半導体として、ＧａＮ、ＡｌＮ、ＩｎＮ、ＢＮまたはこれらのうち２以上の混晶である窒化物系半導体がある。また、たとえばＡｌＧａＮ／ＧａＮヘテロ接合構造を有する半導体装置は、ピエゾ分極および自発分極によって、ヘテロ接合界面に２次元電子ガスが発生している。この２次元電子ガスは、高い電子移動度とキャリア密度を有している。そのため、このようなＡｌＧａＮ／ＧａＮヘテロ接合構造を有する半導体装置、たとえばショットキーバリアダイオードや電界効果トランジスタは、高耐圧、低いオン抵抗、および速いスイッチング速度を有し、パワースイッチング応用に非常に好適である。
【０００３】
窒化物系半導体の半導体装置においては、電流コラプスの問題があることが知られている。電流コラプスとは、半導体中にトラップされた電子の負電荷によって２次元電子ガスの電子濃度が減少し、素子のオン抵抗が増加する現象である。電流コラプスにより素子の動作電流が減少し、電力損失が増大し、素子効率が低下する。
【０００４】
このような電流コラプスによる素子効率の低下を緩和するため、裏面電極に正電圧を印加する電源を備える半導体装置が開示されている（たとえば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−９５０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
窒化物系半導体の半導体装置においては、電力損失の低減が求められている。
【０００７】
本発明は、上記に鑑みてなされたものであって、簡易な構成で電力損失を低減できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明に係る半導体装置は、基板上に形成され、窒化物系半導体からなる第１半導体層と、前記第１半導体層の表面に形成され前記第１半導体層よりもバンドギャップが広い窒化物系半導体からなる第２半導体層と、を含む窒化物系半導体層と、前記第２半導体層上に形成された第１電極および第２電極と、前記第１半導体層よりも前記基板側または前記基板内に形成された等電位領域と、前記第１電極と前記等電位領域との間に接続された、電気抵抗部および静電容量部を含むパッシブ型回路と、を備える半導体素子を有し、前記パッシブ型回路は、前記第１電極と前記第２電極との間に印加する電圧を逆電圧から順電圧に切り換えたときに前記等電位領域が前記第２電極に対して正電位となるように構成されていることを特徴とする。
【０００９】
本発明に係る半導体装置は、上記発明において、前記パッシブ型回路は、下記式（Ａ）が成り立つように構成されていることを特徴とする。
【数１】
2015015361.tif 000003
第１または第２電極領域とは、前記第１または第２電極および該第１または第２電極に接続する導体が形成された領域または当該領域に対応する前記窒化物系半導体層の表面または内部の領域である。
【００１０】
本発明に係る半導体装置は、上記発明において、前記等電位領域は、前記基板内に形成されていることを特徴とする。
【００１１】
本発明に係る半導体装置は、上記発明において、前記半導体素子が収容されるパッケージを備え、前記パッシブ型回路は前記パッケージに収容されていることを特徴とする。
【００１２】
本発明に係る半導体装置は、上記発明において、前記パッケージは導電性基板を備え、前記半導体素子は前記導電性基板上に誘電体層を介して搭載されており、前記電気抵抗部および前記静電容量部は、前記基板内の等電位領域と前記導電性基板との間の前記誘電体層の抵抗成分および静電容量成分により構成されていることを特徴とする。
【００１３】
本発明に係る半導体装置は、上記発明において、前記半導体素子が収容されるパッケージを備え、前記パッシブ型回路は前記パッケージの外部に配置されていることを特徴とする。
【００１４】
本発明に係る半導体装置は、上記発明において、前記等電位領域は、前記窒化物系半導体層内に形成されたｎ型半導体層、ｐ型半導体層、または２次元電子ガス層で構成されていることを特徴とする。
【００１５】
本発明に係る半導体装置は、上記発明において、前記電気抵抗部は、前記等電位領域と前記基板との間の前記窒化物系半導体層の抵抗成分により構成されており、前記等電位領域の面積、または前記等電位領域と前記基板との間の前記窒化物系半導体層の厚さもしくは電気抵抗率により、電気抵抗が調整されていることを特徴とする。
【００１６】
本発明に係る半導体装置は、上記発明において、前記静電容量部は、前記等電位領域と前記基板との間の前記窒化物系半導体層の静電容量成分により構成されており、前記等電位領域の面積、または前記等電位領域と前記基板との間の前記窒化物系半導体層の厚さもしくは誘電率により、静電容量が調整されていることを特徴とする。
【００１７】
本発明に係る半導体装置は、上記発明において、前記第１または第２電極領域と前記等電位領域との間の電気抵抗は、前記第１または第２導電領域と前記等電位領域との間の前記窒化物系半導体層の抵抗成分により構成されており、前記第１または第２電極領域の面積、または前記第１または第２電極領域と前記等電位領域との間の前記窒化物系半導体層の厚さもしくは電気抵抗率により、電気抵抗が調整されていることを特徴とする。
【００１８】
本発明に係る半導体装置は、上記発明において、前記第１または第２電極領域と前記等電位領域との間の静電容量は、前記第１または第２導電領域と前記等電位領域との間の前記窒化物系半導体層の静電容量成分により構成されており、前記第１または第２電極領域の面積、または前記第１または第２電極領域と前記等電位領域との間の前記窒化物系半導体層の厚さもしくは誘電率により、静電容量が調整されていることを特徴とする。
【００１９】
本発明に係る半導体装置は、上記発明において、前記窒化物系半導体層の電気抵抗率は、前記窒化物系半導体層の種類、前記窒化物系半導体層中の不純物濃度および前記窒化物系半導体層中の結晶欠陥密度の少なくいずれか一つにより調整されていることを特徴とする。
【００２０】
本発明に係る半導体装置は、上記発明において、前記基板は導電性シリコンからなることを特徴とする。
【００２１】
本発明に係る半導体装置は、上記発明において、前記第１電極はアノード電極であり、前記第２電極はカソード電極であり、前記第１電極領域の面積と、前記第２電極領域の面積との比が、０．５より大きいことを特徴とする。
【００２２】
本発明に係る半導体装置は、上記発明において、前記第１電極はドレイン電極領域であり、前記第２電極はソース電極であり、前記第１電極領域の面積と、前記第２電極領域の面積との比が、０．５より小さいことを特徴とする。
【発明の効果】
【００２３】
本発明によれば、簡易な構成で電力損失を低減できる半導体装置を実現できるという効果を奏する。
【図面の簡単な説明】
【００２４】
【図１】図１は、実施の形態１に係る半導体装置の模式的な断面図である。
【図２】図２は、図１に示す半導体素子の等価回路を示す図である。
【図３】図３は、図２に示す等価回路の一部を合成した等価回路にストレス電圧を印加した場合を示す図である。
【図４】図４は、図３に示す等価回路に印加したストレス電圧を解除した直後の平衡状態となる前の過渡状態を示す図である。
【図５】図５は、実施の形態２に係る半導体装置の模式的な断面図である。
【図６】図６は、実施の形態３に係る半導体装置の模式的な断面図である。
【図７】図７は、等電位領域の電位の変化を示す図である。
【図８】図８は、２次元電子ガスの電子濃度の変化を示す図である。
【図９】図９は、第１電極領域の面積と第２電極領域の面積との比と、等電位領域の電位との関係を示す図である。
【図１０】図１０は、実施の形態４に係る半導体装置の模式的な断面図である。
【図１１】図１１は、図１０に示す半導体素子の等価回路を示す図である。
【図１２】図１２は、図１１に示す等価回路の一部を合成した等価回路にストレス電圧を印加したときの平衡状態を示す図である。
【図１３】図１３は、図１２に示す等価回路に印加したストレス電圧を解除した直後の平衡状態となる前の過渡状態を示す図である。
【発明を実施するための形態】
【００２５】
以下に、図面を参照して本発明に係る半導体装置の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付している。さらに、図面は模式的なものであり、各要素の寸法の関係などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
【００２６】
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体装置の模式的な断面図である。この半導体装置１００は、パッケージ１０と、パッケージ１０に収容された、ショットキーバリアダイオード（ＳＢＤ）である半導体素子２０とを備えている。パッケージ１０は金属製の導電性基板１０ａを備えており、半導体素子２０は導電性基板１０ａ上に搭載されている。半導体素子２０の導電性基板１０ａへの搭載は、たとえば、半田や銀ペーストなどの導電性材料を用いたダイボンディングにより行われる。
【００２７】
半導体素子２０は、たとえば導電性シリコンからなる導電性の基板２１と、基板２１上に形成された窒化物系半導体層を備えている。窒化物系半導体層は、基板２１側から順次形成されたバッファ層２２、第１半導体層２３および第２半導体層２４を含んでいる。
【００２８】
バッファ層２２は、窒化物系半導体からなり、たとえば複数のＡｌＮ層と複数のＧａＮ層とが交互に積層した構成を有する。ただし、ＡｌＮ層およびＧａＮ層の厚さは、ＡｌＮ層とＧａＮ層とのヘテロ接合の界面に２次元電子ガスが発生しない程度に薄い厚さとする。第１半導体層２３は、窒化物系半導体、たとえばＧａＮからなる。第２半導体層２４は、第１半導体層２３の表面に形成され、第１半導体層２３よりもバンドギャップが広い窒化物系半導体、たとえばＡｌＧａＮからなる。第１半導体層２３と第２半導体層２４とは、ヘテロ接合を形成している。その結果、第１半導体層２３の第２半導体層２４との界面には２次元電子ガス層が形成される。第１半導体層２３は電子走行層、第２半導体層２４は電子供給層として機能する。
【００２９】
半導体素子２０は、さらに、第２半導体層２４上に形成された絶縁膜２５、第１電極２６、第１電極パッド２７、および第２電極２８を備えている。
【００３０】
絶縁膜２５は、たとえばＳｉＯ２やＳｉＮｘからなり、第２半導体層２４の表面を覆っている。第１電極２６は、第２半導体層２４にショットキー接合するように形成されており、アノード電極として機能する。第１電極２６はたとえばＮｉ／Ａｕ構造を有する。第１電極パッド２７は、第２半導体層２４上に絶縁膜２５を介して形成されている。第１電極パッド２７は、たとえばＡｕからなり、第１電極２６に電気的に接続しており、第１電極２６と外部との電気的接触を実現するものである。第２電極２８は、第２半導体層２４にオーミック接合するように形成されており、カソード電極として機能する。第２電極２８はたとえばＴｉ／Ａｌ構造を有する。
【００３１】
図１に示すように、導電性である基板２１の内部には等電位領域Ｓ１が形成されている。また、本明細書では、第１電極領域を規定する。第１電極領域とは、窒化物系半導体層の上側において、第１電極およびこれに接触する導体が形成された領域である。また、第１電極およびこれに接触する導体が形成された領域に対応する窒化物系半導体層の表面または内部の領域を第１電極領域とする場合もある。本実施の形態１では、後述する理由により、第１電極２６およびこれに接触する導電体である第１電極パッド２７が形成された領域に対応する、第１半導体層２３と第２半導体層２４との界面の領域を、第１電極領域Ｓ２とする。領域Ｓ２ａは第１電極２６が第２半導体層２４と接触する領域であり、第１半導体層２３と第２半導体層２４との界面に示している。同様に、本明細書では、第２電極領域を規定する。第２電極領域とは、窒化物系半導体層の上側において、第２電極およびこれに接触する導体が形成された領域である。また、第２電極およびこれに接触する導体が形成された領域に対応する窒化物系半導体層の表面または内部の領域を第２電極領域とする場合もある。本実施の形態１では、後述する理由により、第２電極２８が形成された領域に対応する、第１半導体層２３と第２半導体層２４との界面の領域を、第２電極領域Ｓ３とする。なお、第２電極２８に接触する導電体である電極パッドが形成される場合には、この電極パッドが形成された領域に対応する、第１半導体層２３と第２半導体層２４との界面の領域も第２電極領域Ｓ３に含まれる。さらに、パッケージ１０の導電性基板１０ａの内部には等電位領域Ｓ４が形成されている。
【００３２】
抵抗成分２０ａおよび静電容量成分２０ｂは、それぞれ、第１電極領域Ｓ２と等電位領域Ｓ１との間の窒化物系半導体層、すなわちバッファ層２２および第１半導体層２３の抵抗成分または静電容量成分である。抵抗成分２０ｃおよび静電容量成分２０ｄは、それぞれ、第２電極領域Ｓ３と等電位領域Ｓ１との間の窒化物系半導体層、すなわちバッファ層２２および第１半導体層２３の抵抗成分または静電容量成分である。
【００３３】
さらに、半導体装置１００は、半導体素子２０とともにパッケージに収容されたパッシブ型回路３０を備えている。パッシブ型回路３０は、並列接続された電気抵抗部３０ａと静電容量部３０ｂとを含んでいる。パッシブ型回路３０は、第１電極２６と等電位領域Ｓ１との間に、第１電極パッド２７および導電性基板１０ａを介して接続されている。
【００３４】
つぎに、半導体装置１００に、たとえば、スイッチング電圧を印加する場合のように、大きな逆電圧（たとえば数百ボルト）を印加した状態から小さな順電圧（たとえば数ボルト）を印加する状態に切り換えた場合の半導体装置１００の動作について説明する。半導体装置１００では、パッシブ型回路３０は、第１電極２６と第２電極２８との間に印加する電圧を逆電圧から順電圧に切り換えたときに、等電位領域Ｓ１が第２電極２８に対して正電位となるように構成されている。これによって、半導体装置１００は、半導体のトラップによる２次元電子ガスの電子濃度の減少が補償され、電力損失が低減されている。
【００３５】
以下、具体的に説明する。図２は、図１に示す半導体素子２０の等価回路を示す図である。点Ｐ１、Ｐ２、Ｐ３は、それぞれ、等電位領域Ｓ１、第１電極２６、第２電極２８に対応する点である。ここで、抵抗成分２０ａ、２０ｃ、電気抵抗部３０ａの電気抵抗値を、それぞれＲａｂ、Ｒｃｂ、Ｒｂｓとする。静電容量成分２０ｂ、２０ｄ、静電容量部３０ｂの静電容量値を、それぞれＣａｂ、Ｃｃｂ、Ｃｂｓとする。第２電極２８は接地されて０Ｖとされ、第１電極２６は電圧Ｖｉｎが印加される。
【００３６】
なお、抵抗成分２０ａの電気抵抗値Ｒａｂおよび静電容量成分２０ｂの静電容量値Ｃａｂは、第１電極領域の面積を変化させることにより調整することができる。抵抗成分２０ｃの電気抵抗値Ｒｃｂおよび静電容量成分２０ｄの静電容量Ｃｃｂは、第２電極領域の面積を変化させることにより調整することができる。また、抵抗成分２０ａの電気抵抗値Ｒａｂおよび抵抗成分２０ｃの電気抵抗値Ｒｃｂは、バッファ層２２、第１半導体層２３、または第２半導体層２４の種類、不純物濃度および結晶欠陥密度の少なくともいずれか一つにより調整することができる。
【００３７】
図３は、図２に示す等価回路の一部を合成した等価回路にストレス電圧を印加した場合を示す図である。図３に示す等価回路は電気抵抗値がそれぞれＲ１、Ｒ２である抵抗２０ｅ、２０ｆと、静電容量値がＣ１、Ｃ２である静電容量２０ｇ、２０ｈで構成されている。ここで、Ｒ１＝Ｒｃｂ、Ｃ１＝Ｃｃｂ、１／Ｒ２＝１／Ｒａｂ＋１／Ｒｂｓ、Ｃ２＝Ｃａｂ＋Ｃｂｓである。図３に示す等価回路に、Ｖｉｎが負値である逆電圧（ストレス電圧）を印加する（たとえばＶｉｎ＝−６００Ｖとする）と、リーク電流Ｉ１によって静電容量２０ｇ、２０ｈに電荷が蓄積される。平衡状態になったときの静電容量２０ｇ、２０ｈの点Ｐ１側に蓄積される電荷をそれぞれＱｍ１、Ｑｍ２とし、点Ｐ１における電位をＶｍとすると、以下の式（１）〜（３）が成り立つ。
【００３８】
Ｖｍ＝Ｖｉｎ×Ｒ１／（Ｒ１＋Ｒ２）  ・・・  （１）
Ｑｍ１＝Ｃ１×Ｖｍ  ・・・  （２）
Ｑｍ２＝Ｃ２×（Ｖｍ−Ｖｉｎ）  ・・・  （３）
【００３９】
つぎに、図４は、図３に示す等価回路に印加したストレス電圧を解除した直後の平衡状態となる前の過渡状態を示す図である。ストレス電圧を解除した直後には、Ｖｉｎはほぼ０Ｖになる。このとき、静電容量２０ｇ、２０ｈに蓄積された電荷が電流Ｉ２のように流れる。このときの等電位領域Ｓ１に対応する点Ｐ１の電位をＶｍ’とすると、Ｖｍ’は以下の式（４）で表される。
【００４０】
Ｖｍ’＝（Ｑｍ１＋Ｑｍ２）／（Ｃ１＋Ｃ２）  ・・・  （４）
【００４１】
この半導体装置１００では、Ｖｍ’が正値となるように、パッシブ型回路３０が構成されている。したがって、上記式（１）〜（４）から導かれるように、以下の式（Ａ）が成り立つ。
【数２】
2015015361.tif 000004
【００４２】
Ｖｍ’が正値となると、バックゲート効果によって、電子が等電位領域Ｓ１方向に引き寄せられて第１半導体層２３の２次元電子ガス層の電子濃度が増加する。これによって、電流コラプスによる２次元電子ガスの電子濃度の減少が補償され、順電圧印加時の順電流が増加する。このように、半導体装置１００は、簡易な構成のパッシブ型回路３０によって電力損失が低減されたものである。
【００４３】
なお、このとき、Ｖｍ’は式（５）に示す時定数τ（値が１／ｅとなるまでの時間）で減少する。
τ＝（Ｃ１＋Ｃ２）×（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）  ・・・  （５）
【００４４】
したがって、パッシブ型回路３０の電気抵抗部３０ａの電気抵抗値Ｒｂｓ、および静電容量部３０ｂの静電容量値Ｃｂｓは、印加するスイッチング電圧の周波数と時定数との関係なども考慮して、半導体素子２０における電流コラプスによる２次元電子ガスの電子濃度の減少を補償できるような値に設定することが好ましい。
【００４５】
本実施の形態１では、第１電極２６およびこれに接触する導電体である第１電極パッド２７が形成された領域に対応する、第１半導体層２３と第２半導体層２４との界面の領域を、第１電極領域Ｓ２としている。その理由は、第１電極２６およびこれに接触する導電体である第１電極パッド２７が形成された領域と、これに対応する第１半導体層２３と第２半導体層２４との界面の領域との間に存在する、第２半導体層２４および絶縁膜２５の抵抗成分および静電容量成分が、当該対応する界面の領域と等電位領域Ｓ１との間の抵抗成分２０ａおよび静電容量成分２０ｂに比較して、省略して考えることができるからである。同様に、本実施の形態１では、第２電極２８が形成された領域に対応する、第１半導体層２３と第２半導体層２４との界面の領域を、第２電極領域Ｓ３としている。その理由は、第２電極２８が形成された領域と、これに対応する第１半導体層２３と第２半導体層２４との界面の領域との間に存在する、第２半導体層２４の抵抗成分および静電容量成分が、当該対応する界面の領域と等電位領域Ｓ１との間の抵抗成分２０ｃおよび静電容量成分２０ｄに比較して、省略して考えることができる値だからである。
【００４６】
ただし、本発明はこれに限らず、省略していた抵抗成分および静電容量成分を考慮してもよい。その場合は、抵抗成分２０ａ、静電容量成分２０ｂ、抵抗成分２０ｃおよび静電容量成分２０ｄの各値を、省略していた抵抗成分および静電容量成分を含んだ値に置き換えて、上記式（１）〜（５）、（Ａ）を用いれば良い。また、その場合の第１電極領域および第２電極領域は、たとえば第２半導体層２４の表面や、窒化物系半導体層の内部の特定の位置として規定すればよい。
【００４７】
（実施の形態２）
図５は、本発明の実施の形態２に係る半導体装置の模式的な断面図である。この半導体装置２００は、実施の形態１に係る半導体装置１００において、半導体素子２０を半導体素子２０Ａに置き換え、パッシブ型回路３０を削除した構成を有する。
【００４８】
半導体素子２０Ａは、半導体素子２０において、基板２１を基板２１Ａに置き換えたものである。基板２１Ａは、導電性の基板の裏面側に誘電体層２１Ａａが形成されたものである。基板２１Ａは、たとえば導電性シリコンからなる基板の表面に、熱酸化やＣＶＤ法によってＳｉＯ２膜等の誘電体層を形成したものである。半導体素子２０Ａは、パッケージ１０の導電性基板１０ａ上に誘電体層２１Ａａを介して搭載される。また、基板２１Ａの内部には等電位領域Ｓ１Ａが形成されている。
【００４９】
この半導体装置２００では、並列接続された電気抵抗部３１ａと静電容量部３１ｂとを含んだパッシブ型回路３１が、半導体素子２０Ａの内部に形成されている。すなわち、電気抵抗部３１ａおよび静電容量部３１ｂは、基板２１Ａ内の等電位領域Ｓ１Ａと、導電性基板１０ａの等電位領域Ｓ４との間の、誘電体層２１Ａａの抵抗成分および静電容量成分により構成されている。パッシブ型回路３１は、第１電極２６と等電位領域Ｓ１Ａとの間に、第１電極パッド２７および導電性基板１０ａを介して接続されている。
【００５０】
この半導体装置２００も、実施の形態１に係る半導体装置１００と同様に、パッシブ型回路３１は、第１電極２６と第２電極２８との間に印加する電圧を逆電圧から順電圧に切り換えたときに等電位領域Ｓ１Ａが正電位となるように構成されている。これによって、半導体装置２００は、半導体のトラップによる２次元電子ガスの電子濃度の減少が補償され、電力損失が低減されている。
【００５１】
パッシブ型回路３１の電気抵抗部３１ａの電気抵抗値、および静電容量部３１ｂの静電容量値は、印加するスイッチング電圧の周波数と時定数との関係なども考慮して、半導体素子２０Ａにおける電流コラプスによる２次元電子ガスの電子濃度の減少を補償できるような値に設定することが好ましい。なお、電気抵抗部３１ａの電気抵抗値、および静電容量部３１ｂの静電容量値は、誘電体層２１Ａａの電気抵抗率、誘電率、または厚さを変化させることで、その値を調整することができる。
【００５２】
本実施の形態２においても、実施の形態１の場合と同様に、第２半導体層２４および絶縁膜２５の抵抗成分および静電容量成分を省略して考えているが、省略していた抵抗成分および静電容量成分を考慮してもよい。
【００５３】
（実施の形態３）
図６は、本発明の実施の形態３に係る半導体装置の模式的な断面図である。この半導体装置３００は、実施の形態１に係る半導体装置２００において、半導体素子２０を半導体素子２０Ｂに置き換え、パッシブ型回路３０を削除した構成を有する。
【００５４】
半導体素子２０Ｂは、半導体素子２０において、バッファ層２２をバッファ層２２Ｂに置き換えたものである。バッファ層２２Ｂは、第１バッファ層２２Ｂａと、第２バッファ層２２Ｂｂとが順次積層した構成を有する。
【００５５】
第１バッファ層２２Ｂａは、窒化物系半導体からなり、たとえば複数のＡｌＮ層と複数のＧａＮ層とが交互に積層した構成を有する。ただし、ＡｌＮ層およびＧａＮ層の厚さは、ＡｌＮ層とＧａＮ層とのヘテロ接合の界面に２次元電子ガスが発生する程度に厚い厚さとする。一方、第２バッファ層２２Ｂｂは、窒化物系半導体からなり、たとえば複数のＡｌＮ層と複数のＧａＮ層とが交互に積層した構成を有する。ただし、ＡｌＮ層およびＧａＮ層の厚さは、ＡｌＮ層とＧａＮ層とのヘテロ接合の界面に２次元電子ガスが発生しない程度に薄い厚さとする。その結果、第１バッファ層２２Ｂａには、２次元電子ガス層による等電位領域Ｓ５が形成される。図６では第１バッファ層２２Ｂａの第２バッファ層２２Ｂｂとの界面に等電位領域Ｓ５が形成される場合を示しているが、等電位領域Ｓ５が形成される位置はこれに限定されるものではない。
【００５６】
抵抗成分２０Ｂａおよび静電容量成分２０Ｂｂは、それぞれ、第１電極領域Ｓ２と等電位領域Ｓ５との間の窒化物系半導体層、すなわち第２バッファ層２２Ｂｂ、第１半導体層２３の抵抗成分または静電容量成分である。抵抗成分２０Ｂｃおよび静電容量成分２０Ｂｄは、それぞれ、第２電極領域Ｓ３と等電位領域Ｓ５との間の窒化物系半導体層、すなわち第２バッファ層２２Ｂｂ、第１半導体層２３の抵抗成分または静電容量成分である。
【００５７】
この半導体装置３００では、並列接続された電気抵抗部３２ａと静電容量部３２ｂとを含んだパッシブ型回路３２が、半導体素子２０Ｂの内部に形成されている。すなわち、電気抵抗部３２ａおよび静電容量部３２ｂは、第１バッファ層２２Ｂａの等電位領域Ｓ５と、基板２１内の等電位領域Ｓ１との間の、第１バッファ層２２Ｂａの抵抗成分および静電容量成分により構成されている。パッシブ型回路３２は、第１電極２６と等電位領域Ｓ５との間に、第１電極パッド２７、導電性基板１０ａ、および基板２１を介して接続されている。
【００５８】
この半導体装置３００も、実施の形態１に係る半導体装置１００と同様に、パッシブ型回路３２は、第１電極２６と第２電極２８との間に印加する電圧を逆電圧から順電圧に切り換えたときに等電位領域Ｓ５が正電位となるように構成されている。これによって、半導体装置３００は、半導体のトラップによる２次元電子ガスの電子濃度の減少が補償され、電力損失が低減されている。
【００５９】
パッシブ型回路３２の電気抵抗部３２ａの電気抵抗値、および静電容量部３２ｂの静電容量値は、印加するスイッチング電圧の周波数と時定数との関係なども考慮して、半導体素子２０Ｂにおける電流コラプスによる２次元電子ガスの電子濃度の減少を補償できるような値に設定することが好ましい。なお、電気抵抗部３２ａの電気抵抗値、および静電容量部３２ｂの静電容量値は、第１バッファ層２２Ｂａの構成、等電位領域Ｓ５の面積、電気抵抗率、誘電率や厚さを変化させることで、その値を調整することができる。電気抵抗率は、第１バッファ層２２Ｂａの種類、第１バッファ層２２Ｂａ中の不純物濃度および第１バッファ層２２Ｂａ中の結晶欠陥密度の少なくいずれか一つにより調整することができる。
【００６０】
本実施の形態３においても、実施の形態１の場合と同様に、第２半導体層２４および絶縁膜２５の抵抗成分および静電容量成分を省略して考えているが、省略していた抵抗成分および静電容量成分を考慮してもよい。その場合は、抵抗成分２０Ｂａ、静電容量成分２０Ｂｂ、抵抗成分２０Ｂｃおよび静電容量成分２０Ｂｄの各値を、省略していた抵抗成分および静電容量成分を含んだ値に置き換えれば良い。
【００６１】
ここで、実施の形態１、３に係る半導体装置の構成において、図３に示す等価回路の抵抗２０ｅ、２０ｆの電気抵抗値Ｒ１、Ｒ２、および静電容量２０ｇ、２０ｈの静電容量値Ｃ１、Ｃ２を変化させて、アノード電圧（Ｖｉｎ）を−６００Ｖから＋２Ｖに切り換えた場合の等電位領域Ｓ１の電位（点Ｐ１の電位）、および、第１半導体層２３の２次元電子ガス層の電子濃度を計算した。ここでは、Ｒ１、Ｒ２、Ｃ１、Ｃ２の値を変化させた３種類の組み合わせ（計算１、計算２、計算３）に対して計算を行った。計算１は、実施の形態１の構成を採用した場合である。計算２、３は、実施の形態３の構成を採用した場合であって、第２バッファ層２２Ｂｂの厚さを異なる値にした場合である。
【００６２】
図７は、等電位領域の電位の変化を示す図である。図８は、２次元電子ガスの電子濃度の変化量（ΔＮｓ）を示す図である。なお、図８の縦軸は、半導体素子にＤＣの順電圧を印加した状態での２次元電子ガスの電子濃度を基準とした変化量である。また、図８の縦軸において、たとえば「１．Ｅ＋１３」は、「１×１０１３」を意味する。図７、８においては、横軸の時間が０秒から１０．０００秒まではアノード電圧Ｖ（ａｎｏｄｅ）を−６００Ｖとし、その後１０．０００秒から１０．１００秒までは＋２Ｖとした。図７のＶｂｕｆ１、Ｖｂｕｆ２、Ｖｂｕｆ３が、それぞれ計算１、計算２、計算３による電位を示している。図８のΔＮｓ１、ΔＮｓ２、ΔＮｓ３が、それぞれ計算１、計算２、計算３による電子濃度の変化を示している。また、ΔＮ（ｃ）は、電流コラプスによる電子濃度の変化を示している。
【００６３】
図７に示すように、Ｖｂｕｆ１は、電圧を逆電圧から順電圧に切り換えたときに負となり、その後所定の時定数で０Ｖに到達した。また、Ｖｂｕｆ２は、電圧を切り換えたときに正となり、その後Ｖｂｕｆ１の場合よりも長い時定数で０Ｖに到達した。さらに、Ｖｂｕｆ３は、電圧を切り換えたときに正となり、その後電位は徐々に低下したが、１０．１００秒まででは０Ｖには到達しなかった。したがって、Ｖｂｕｆ３の場合は、Ｖｂｕｆ２の場合よりさらに長い時定数を有している。
【００６４】
図８に示すように、ΔＮｓ１は、電圧を逆電圧から順電圧に切り換えたときに負となり、その後所定の時定数で０に到達した。このことは、図７に示すようにＶｂｕｆ１が負になると、ΔＮｓ１も負となり、電子濃度が減少することを示している。一方、ΔＮｓ２は、電圧を切り換えたときに正となり、その後ΔＮｓ１の場合よりも長い時定数で０に到達した。このことは、図７に示すようにＶｂｕｆ２を正にすると、ΔＮｓ２も正となり、電子濃度が増加することを示している。さらに、ΔＮｓ３は、電圧を切り換えたときに正となり、その後値が徐々に低下したが、１０．１００秒まででは０には到達しなかった。したがって、ΔＮｓ３の場合は、ΔＮｓ２の場合よりさらに長い時定数を有している。
【００６５】
図７、８からわかるように、逆電圧から順電圧に切り換えたときに等電位領域が正電位となるようにすることで、２次元電子ガスの電子濃度を増加させることができ、電流コラプスによる２次元電子ガスの減少を補償できる。特に、図８に示すように、計算２の場合は、ΔＮｓ２の時間変化の曲線形状は、電流コラプスによるΔＮ（ｃ）の減少を略相殺できるような形状となっている。さらに、計算３の場合も、ΔＮｓ３の値は、ΔＮ（ｃ）の減少量を補償できる値となっている。
【００６６】
つぎに、第１電極領域の面積と第２電極領域の面積との比について、好ましい値を説明する。ここでは、上記の実施の形態３に係る構成の計算２の条件において、第２電極領域の面積を固定し、第１電極領域の面積を、電極パッドの面積を拡大することによって変化させながら、電圧を逆電圧から順電圧に切り換えた直後の等電位領域の電位を計算した。
【００６７】
図９は、第１電極領域の面積と第２電極領域の面積との比と、等電位領域の電位との関係を示す図である。なお、横軸は対数表示してある。図９に示すように、第１電極領域の面積と第２電極領域の面積との比が０．５のときに、電位はほぼ０Ｖとなった。したがって、当該比を０．５より大きくすることによって、等電位領域を正電位にすることができる。
【００６８】
（実施の形態４）
図１０は、本発明の実施の形態４に係る半導体装置の模式的な断面図である。この半導体装置４００は、実施の形態１に係る半導体装置１００において、半導体素子２０を半導体素子４０に置き換え、パッシブ型回路３０をパッケージ１０の外部に配置した構成を有する。
【００６９】
半導体素子４０は導電性基板１０ａ上に搭載されている。半導体素子４０の導電性基板１０ａへの搭載は、たとえば、半田や銀ペーストなどの導電性材料を用いたダイボンディングにより行われる。半導体素子４０は、半導体素子２０と同様に、導電性の基板２１と、基板２１上に形成された窒化物系半導体層を備えている。窒化物系半導体層は、基板２１側から順次形成されたバッファ層２２、第１半導体層２３および第２半導体層２４を含んでいる。
【００７０】
半導体素子４０は、さらに、第２半導体層２４上に形成された絶縁膜２５、ゲート電極４６、第１電極４７、および第２電極４８を備えている。
【００７１】
絶縁膜２５は、たとえばＳｉＯ２やＳｉＮｘからなり、第２半導体層２４の表面を覆っている。ゲート電極４６は、絶縁膜２５に形成された開口部から、第２半導体層２４にショットキー接合するように形成されている。第１電極４７は、第２半導体層２４にオーミック接合するように形成されており、ソース電極として機能する。第２電極４８は、第２半導体層２４にオーミック接合するように形成されており、ドレイン電極として機能する。ゲート電極４６はたとえばＮｉ／Ａｕ構造を有する。第１および第２電極４７、４８はたとえばＴｉ／Ａｌ構造を有する。
【００７２】
半導体素子２０と同様に、導電性である基板２１の内部には等電位領域Ｓ１が形成されている。また、半導体素子２０の場合と同様の理由で、第１電極４７が形成された領域に対応する、第１半導体層２３と第２半導体層２４との界面の領域を、第１電極領域Ｓ６としている。また、第２電極４８が形成された領域に対応する、第１半導体層２３と第２半導体層２４との界面の領域を、第２電極領域Ｓ７としている。なお、第１電極４７または第２電極４８に接触する導電体である電極パッドが形成される場合には、この電極パッドが形成された領域に対応する、第２半導体層２４の表面の領域も、第１または第２電極領域に含まれる。領域Ｓ８はゲート電極４６が第２半導体層２４と接触する領域であり、第１半導体層２３と第２半導体層２４との界面に示している。さらに、パッケージ１０の導電性基板１０ａの内部には等電位領域Ｓ４が形成されている。
【００７３】
抵抗成分４０ａおよび静電容量成分４０ｂは、それぞれ、第１電極領域Ｓ６と等電位領域Ｓ１との間の窒化物系半導体層、すなわちバッファ層２２および第１半導体層２３の抵抗成分または静電容量成分である。抵抗成分４０ｃおよび静電容量成分４０ｄは、それぞれ、第２電極領域Ｓ７と等電位領域Ｓ１との間の窒化物系半導体層、すなわちバッファ層２２および第１半導体層２３の抵抗成分または静電容量成分である。抵抗成分４０ｅおよび静電容量成分４０ｆは、それぞれ、領域Ｓ８と等電位領域Ｓ１との間の窒化物系半導体層のうち、バッファ層２２および第１半導体層２３の抵抗成分または静電容量成分である。
【００７４】
パッシブ型回路３０は、第１電極４７と等電位領域Ｓ１との間に、導電性基板１０ａを介して接続されている。このように、パッシブ型回路３０は、パッケージ１０の外部に配置されていてもよい。
【００７５】
つぎに、半導体装置４００に、たとえば、スイッチング電圧を印加する場合のように、大きな逆電圧（たとえば数百ボルト）を印加した状態から小さな順電圧（たとえば数ボルト）を印加する状態に切り換えた場合の半導体装置４００の動作について説明する。半導体装置４００では、パッシブ型回路３０は、第１電極４７と第２電極４８との間に印加する電圧を逆電圧から順電圧に切り換えたときに等電位領域Ｓ１が正電位となるように構成されている。これによって、半導体装置４００は、半導体のトラップによる２次元電子ガスの電子濃度の減少が補償され、電力損失が低減されている。
【００７６】
以下、具体的に説明する。図１１は、図１０に示す半導体素子４０の等価回路を示す図である。点Ｐ１、Ｐ６、Ｐ７は、それぞれ、等電位領域Ｓ１、第１電極４７、第２電極４８に対応する点である。ここで、抵抗成分４０ａ、４０ｃ、電気抵抗部３０ａの電気抵抗値を、それぞれＲａｂ、Ｒｃｂ、Ｒｂｓとする。静電容量成分４０ｂ、４０ｄ、静電容量部３０ｂの静電容量値を、それぞれＣａｂ、Ｃｃｂ、Ｃｂｓとする。第２電極４８は接地されて０Ｖとされ、第１電極４７は電圧Ｖｉｎが印加される。また、ゲート電位は逆電圧値に対して値が小さいため、抵抗成分４０ｅおよび静電容量成分４０ｆは無視することができる。
【００７７】
なお、抵抗成分４０ａの電気抵抗値Ｒａｂと静電容量成分４０ｂの静電容量値Ｃａｂは、第１電極領域の面積を変化させることにより調整することができる。抵抗成分４０ｃの電気抵抗値Ｒｃｂおよび静電容量成分４０ｄの静電容量Ｃｃｂは、第２電極領域の面積を変化させることにより調整することができる。また、抵抗成分４０ａの電気抵抗値Ｒａｂおよび抵抗成分４０ｃの電気抵抗値Ｒｃｂは、バッファ層２２、第１半導体層２３、または第２半導体層２４の種類、不純物濃度および結晶欠陥密度の少なくともいずれか一つにより調整することができる。
【００７８】
図１２は、図１１に示す等価回路の一部を合成した等価回路にストレス電圧を印加した場合を示す図である。図１２に示す等価回路は電気抵抗値がそれぞれＲ１、Ｒ２である抵抗４０ｇ、４０ｈと、静電容量値がＣ１、Ｃ２である静電容量４０ｉ、４０ｊで構成されている。ここで、Ｒ１＝Ｒｃｂ、Ｃ１＝Ｃｃｂ、１／Ｒ２＝１／Ｒａｂ＋１／Ｒｂｓ、Ｃ２＝Ｃａｂ＋Ｃｂｓである。図１２に示す等価回路に、Ｖｉｎが正値である逆電圧（ストレス電圧）を印加する（たとえばＶｉｎ＝６００Ｖとする）と、リーク電流Ｉ３によって静電容量４０ｉ、４０ｊに電荷が蓄積される。平衡状態になったときの静電容量４０ｉ、４０ｊの点Ｐ１側に蓄積される電荷をそれぞれＱｍ１、Ｑｍ２とし、点Ｐ１における電位をＶｍとすると、実施の形態１の場合と同様に、上述した式（１）〜（３）が成り立つ。
【００７９】
つぎに、図１３は、図１２に示す等価回路に印加したストレス電圧を解除した直後の平衡状態となる前の過渡状態を示す図である。ストレス電圧を解除した直後には、Ｖｉｎはほぼ０Ｖになる。このとき、静電容量４０ｉ、４０ｊに蓄積された電荷が電流Ｉ４のように流れる。このときの等電位領域Ｓ１に対応する点Ｐ１の電位をＶｍ’とすると、Ｖｍ’は、実施の形態１の場合と同様に、上述した式（４）で表される。
【００８０】
この半導体装置４００では、Ｖｍ’が正値となるように、パッシブ型回路３０が構成されている。したがって、実施の形態１の場合と同様に、上述した式（Ａ）が成り立つ。
【００８１】
Ｖｍ’が正値となると、電子が等電位領域Ｓ１方向に引き寄せられて第１半導体層２３の２次元電子ガス層の電子濃度が増加する。これによって、電流コラプスによる２次元電子ガスの電子濃度の減少が補償され、順電圧印加時の順電流が増加する。このように、半導体装置４００は、簡易な構成のパッシブ型回路３０によって電力損失が低減されたものである。なお、このとき、Ｖｍ’は上述した式（５）に示す時定数τで減少する。
【００８２】
したがって、パッシブ型回路３０の電気抵抗部３０ａの電気抵抗値Ｒｂｓ、および静電容量部３０ｂの静電容量値Ｃｂｓは、印加するスイッチング電圧の周波数と時定数との関係なども考慮して、半導体素子４０における電流コラプスによる２次元電子ガスの電子濃度の減少を補償できるような値に設定することが好ましい。
【００８３】
なお、本実施の形態４のように、半導体素子がＨＥＭＴなどの電界効果トランジスタである場合は、実施の形態１等のＳＢＤの場合と、逆電圧の符号が異なるので（図３、１２参照）、第１電極領域の面積と第２電極領域の面積との比を０．５より小さくすることによって、等電位領域を正電位にすることができる。
【００８４】
また、本実施の形態４においても、実施の形態１の場合と同様に、第２半導体層２４および絶縁膜２５の抵抗成分および静電容量成分を省略して考えているが、省略していた抵抗成分および静電容量成分を考慮してもよい。その場合は、抵抗成分４０ａ、静電容量成分４０ｂ、抵抗成分４０ｃおよび静電容量成分４０ｄの各値を、省略していた抵抗成分および静電容量成分を含んだ値に置き換えて、上記式（１）〜（５）、（Ａ）を用いれば良い。
【００８５】
また、上記実施の形態３では、等電位領域Ｓ５を第１バッファ層２２Ｂａに含まれるヘテロ接合により形成される２次元電子ガス層を利用しているが、本発明はこれに限られず、正電位とする等電位領域としては、窒化物系半導体層内に形成されたｎ型半導体層、ｐ型半導体層でもよい。また、正電位とする等電位領域は、実施の形態１、２のように、半導体素子の基板内に限られず、第３の実施形態のように第１半導体層よりも基板側であればよい。
【００８６】
また、上記実施の形態では、窒化物系半導体層は、バッファ層、第１半導体層、第２半導体層を含んでいるものであるが、その他の半導体層を適宜含んでいても良い。
【００８７】
また、上記実施の形態では、半導体装置はＨＥＭＴまたはＳＢＤであるが、本発明は、ヘテロ接合構造を有し２次元電子ガスを利用した、ＭＯＳ型やＭＩＳ型の電界効果トランジスタ等の他の半導体装置に対しても適用できるものである。
【００８８】
また、上記実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。たとえば、実施の形態１〜３に係るパッシブ型回路を、実施の形態４のパッシブ型回路に置き換えてもよい。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、上記の実施の形態に限定されるものではなく、様々な変更が可能である。
【符号の説明】
【００８９】
１０  パッケージ
１０ａ  導電性基板
２０、２０Ａ、２０Ｂ、４０  半導体素子
２０ａ、２０ｃ、４０ａ、４０ｃ、４０ｅ  抵抗成分
２０ｂ、２０ｄ、４０ｂ、４０ｄ、４０ｆ  静電容量成分
２０ｅ、２０ｆ、４０ｇ、４０ｈ  抵抗
２０ｇ、２０ｈ、４０ｉ、４０ｊ  静電容量
２１、２１Ａ  基板
２１Ａａ  誘電体層
２２、２２Ｂ  バッファ層
２２Ｂａ  第１バッファ層
２２Ｂｂ  第２バッファ層
２３  第１半導体層
２４  第２半導体層
２５  絶縁膜
２６、４７  第１電極
２７  第１電極パッド
２８、４８  第２電極
３０、３１、３２  パッシブ型回路
３０ａ、３１ａ、３２ａ  電気抵抗部
３０ｂ、３１ｂ、３２ｂ  静電容量部
４６  ゲート電極
１００、２００、３００、４００  半導体装置
Ｉ１、Ｉ３  リーク電流
Ｉ２、Ｉ４  電流
Ｐ１、Ｐ２、Ｐ３、Ｐ６、Ｐ７  点
Ｓ１、Ｓ１Ａ、Ｓ４、Ｓ５  等電位領域
Ｓ２、Ｓ６  第１電極領域
Ｓ２ａ、Ｓ８  領域
Ｓ３、Ｓ７  第２電極領域
【図１】
2015015361.tif 000006
【図２】
2015015361.tif 000007
【図３】
2015015361.tif 000008
【図４】
2015015361.tif 000009
【図５】
2015015361.tif 000010
【図６】
2015015361.tif 000011
【図７】
2015015361.tif 000012
【図８】
2015015361.tif 000013
【図９】
2015015361.tif 000014
【図１０】
2015015361.tif 000015
【図１１】
2015015361.tif 000016
【図１２】
2015015361.tif 000017
【図１３】
2015015361.tif 000018