(57)【要約】【課題】高い信頼性を備える圧接型の半導体装置を提供する。【解決手段】実施形態の半導体装置は、枠体と、枠体の内側に配置され、第１の面に第１の電極、第１の面と反対側の第２の面に第２の電極を有する半導体素子と、第１の面側に設けられ、第１の電極と電気的に接続される第１の電極ブロックと、第１の電極ブロックと枠体とを接続する第１の接続部と、第２の面側に設けられ、第２の電極と電気的に接続される第２の電極ブロックと、第２の電極ブロックと枠体とを接続する第２の接続部と、を備える。そして、第１の接続部または第２の接続部が、局所的に圧力または温度に対する耐性の低い脆弱部を有する。【選択図】図１
2015056487.tif 000002
【特許請求の範囲】
【請求項１】
枠体と、
前記枠体の内側に配置され、第１の面に第１の電極、第１の面と反対側の第２の面に第２の電極を有する半導体素子と、
前記第１の面側に設けられ、前記第１の電極と電気的に接続される第１の電極ブロックと、
前記第１の電極ブロックと前記枠体とを接続する第１の接続部と、
前記第２の面側に設けられ、前記第２の電極と電気的に接続される第２の電極ブロックと、
前記第２の電極ブロックと前記枠体とを接続する第２の接続部と、を備え、
前記第１の接続部または前記第２の接続部が、局所的に圧力または温度に対する耐性の低い脆弱部を有することを特徴とする半導体装置。
【請求項２】
前記脆弱部が、前記第１の接続部または前記第２の接続部の膜厚が局所的に薄い部分であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記脆弱部が、前記第１の接続部または前記第２の接続部に設けられる交差状の切り込みであることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記脆弱部が、常温時の前記枠体内部の圧力の２倍以上１０倍以下の耐性を有することを特徴とする請求項１ないし請求項３いずれか一項記載の半導体装置。
【請求項５】
前記脆弱部が、前記第１の接続部または前記第２の接続部に複数個所設けられることを特徴とする請求項１ないし請求項４いずれか一項記載の半導体装置。
【請求項６】
前記脆弱部が、前記第１の接続部および前記第２の接続部の両方に設けられることを特徴とする請求項１ないし請求項５いずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
圧接型半導体装置は、両面放熱によるパワー密度向上と、高電圧・大電流下での高信頼性を実現する。圧接型半導体装置は、絶縁性の枠体内部の半導体素子が、上下の電極ブロックによって挟まれ、気密封止された構造を備える。上下の電極ブロックに外部から押圧力が加えられることにより、内部の電気的接触が保たれる。
【０００３】
圧接型半導体装置は、内部の半導体素子が破壊しても、半導体装置自体が破損することなく短絡する。このため、圧接型半導体装置を直列に接続して使用することで、半導体素子の破壊後も、即時にシステムを停止させることなく稼働が可能になるなど、冗長設計しやいという利点がある。
【０００４】
しかし、破壊した半導体素子は過負荷状態が続くと、著しい温度上昇により半導体素子の溶融が生じ、内部圧力が上昇して爆発に至るおそれがある。爆発が生じると半導体装置の個片が飛散し、半導体装置周辺の回路や冷却装置を損傷し、システムが稼働不能となるおそれがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−２３２３４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、高い信頼性を備える圧接型の半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態の半導体装置は、枠体と、枠体の内側に配置され、第１の面に第１の電極、第１の面と反対側の第２の面に第２の電極を有する半導体素子と、第１の面側に設けられ、第１の電極と電気的に接続される第１の電極ブロックと、第１の電極ブロックと枠体とを接続する第１の接続部と、第２の面側に設けられ、第２の電極と電気的に接続される第２の電極ブロックと、第２の電極ブロックと枠体とを接続する第２の接続部と、を備える。そして、第１の接続部または第２の接続部が、局所的に圧力または温度に対する耐性の低い脆弱部を有する。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態の半導体装置の模式図である。
【図２】第１の実施形態の半導体装置の要部の模式図である。
【図３】第２の実施形態の半導体装置の模式図である。
【図４】第２の実施形態の半導体装置の要部の模式図である。
【図５】第３の実施形態の半導体装置の模式図である。
【図６】第４の実施形態の半導体装置の要部の模式図である。
【図７】第５の実施形態の半導体装置の要部の模式図である。
【図８】第６の実施形態の半導体装置の要部の模式図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【００１０】
（第１の実施形態）
本実施形態の半導体装置は、絶縁性の枠体と、枠体の内側に配置され、第１の面に第１の電極、第１の面と反対側の第２の面に第２の電極を有する半導体素子と、第１の面側に設けられ、第１の電極と電気的に接続される第１の電極ブロックと、第１の電極ブロックと枠体とを接続する第１の接続部と、第２の面側に設けられ、第２の電極と電気的に接続される第２の電極ブロックと、第２の電極ブロックと枠体とを接続する第２の接続部と、を備える。そして、第１の接続部または第２の接続部が、局所的に圧力に対する耐性の低い脆弱部を有する。
【００１１】
図１は、本実施形態の半導体装置の模式図である。図１（ａ）が模式断面図、図１（ｂ）が模式上面図、図１（ｃ）が半導体素子の模式断面図である。本実施形態の半導体装置は、圧接型半導体装置である。図１（ａ）は、図１（ｂ）のＡＡ断面図である。
【００１２】
本実施形態の半導体装置は、複数の半導体素子１０を内部に配置する。図１（ｃ）に示すように、半導体素子１０は、第１の面に第１の電極１０ａ、第１の面と反対側の第２の面に第２の電極１０ｂを備える。第１の電極１０ａと第２の電極１０ｂの間が、半導体素子領域１０ｃである。
【００１３】
半導体素子１０は、例えば、シリコンのＰＩＮダイオードである。第１の電極１０ａは、例えば、アノード電極である。第２の電極１０ｂは、例えば、カソード電極である。
【００１４】
半導体素子１０は、絶縁性の枠体１２の内側に配置される。絶縁性の枠体１２は、例えば、円筒形であり、セラミックスで形成される。
【００１５】
複数の半導体素子１０は、樹脂フレーム１４で支持される。樹脂フレーム１４は、半導体終端領域の絶縁距離を確保し、複数の半導体素子１０をアライメントする機能を備える。
【００１６】
また、半導体素子１０の第１の面側には熱補償板１６ａが、第２の面側には熱補償板１６ｂが設けられる。熱補償板１６ａ、熱補償板１６ｂには、半導体素子１０と熱膨張係数の近い材料が適用される。例えば、半導体素子１０がシリコンの場合には、シリコンと熱膨張係数の近いモリブデンが材料として適用される。
【００１７】
半導体素子１０の第１の面側には、第１の電極ブロック１８が設けられる。また、半導体素子１０の第２の面側には、第２の電極ブロック２０が設けられる。第１の電極ブロック１８および第２の電極ブロック２０は円形である。
【００１８】
第１の電極ブロック１８は、熱補償板１６ａに接して設けられ、第２の電極ブロック２０は熱補償板１６ｂに接して設けられる。第１の電極ブロック１８および第２の電極ブロック２０は、金属、例えば、銅で形成される。
【００１９】
第１の電極ブロック１８と枠体１２は、第１のフリンジ（第１の接続部）２２によって接続される。第１のフリンジ２２は、金属、例えば、鉄ニッケル合金で形成される。
【００２０】
第１の電極ブロック１８と第１のフリンジ２２は、例えば、溶接によって接続される。また、第１のフリンジ２２と枠体１２は、例えば、ろう付けによって接続される。
【００２１】
第２の電極ブロック２０と枠体１２は、第２のフリンジ（第２の接続部）２４によって接続される。第２のフリンジ２４は、金属、例えば、鉄ニッケル合金で形成される。
【００２２】
第２の電極ブロック２０と第２のフリンジ２４は、例えば、溶接によって接続される。また、第２のフリンジ２４と枠体１２は、例えば、ろう付けによって接続される。
【００２３】
半導体素子１０が収容される半導体装置の内部は、枠体１２、第１の電極ブロック１８、第２の電極ブロック２０、第１のフリンジ２２、第２のフリンジ２４によって気密封止される。半導体装置の内部には、不活性ガス、例えば、窒素ガスが充填される。不活性ガスを充填することによって、内部の半導体素子１０、熱補償板１６ａ、熱補償板１６ｂ等が酸化されることを防止している。
【００２４】
第１のフリンジ２２、第２のフリンジ２４は、例えば、板状の金属で、適度な強さのばね特性を備える。このため、半導体装置の外部から、第１の電極ブロック１８と第２の電極ブロック２０に押圧力が加えられると、半導体素子１０、熱補償板１６ａ、熱補償板１６ｂ、第１の電極ブロック１８、第２の電極ブロック２０が互いに密着し、良好な電気的接触が保持される。よって、第１の電極ブロック１８が第１の電極１０ａと、第２の電極ブロック２０が第２の電極１０ｂと電気的に導通する。
【００２５】
第１のフリンジ２２は、局所的に圧力に対する耐性の低い領域である脆弱部３０を備える。脆弱部３０は、図１（ｂ）に示すように、第１のフリンジ２２に複数個所、例えば、対称な位置に８か所設けられる。
【００２６】
図２は、本実施形態の半導体装置の要部の模式図であり、図１（ａ）において、点線の円で示す部分の拡大図である。図２（ａ）が模式断面図、図２（ｂ）が模式上面図である。図２（ａ）は、図２（ｂ）のＢＢ断面である。
【００２７】
脆弱部３０は、第１のフリンジ２２の下面側、すなわち、半導体素子１０側の面に形成される円形の溝である。円形の溝を設けることで、脆弱部３０が、第１のフリンジ２２の膜厚が局所的に薄い部分となっている。
【００２８】
したがって、脆弱部３０は、機械的強度が弱くなり、圧力に対する耐性が低くなる。脆弱部３０が、第１のフリンジ２２および第２のフリンジ２４を含めた半導体装置の全構成の中で、最も圧力に対する耐性が低くなるように脆弱部３０の膜厚や形状を設定する。
【００２９】
第１のフリンジ２２および第２のフリンジ２４は、ばね特性を持たせるために、比較的薄い金属板で形成される。したがって、圧力に対する耐性の低い脆弱部３０の形成が容易である。
【００３０】
例えば、半導体素子１０が破壊してショートした後、過負荷状態が続くと、著しい温度上昇により半導体素子の溶融が生じ、内部圧力が上昇し爆発に至るおそれがある。爆発が生じると半導体装置の個片が飛散し、半導体装置周辺の回路や冷却装置等を損傷し、半導体装置を組み込んだシステムが稼働不能となるおそれがある。
【００３１】
本実施形態によれば、あえて、局所的に圧力に対する耐性の低い脆弱部３０を設けることにより、内部の圧力が上昇した場合に、爆発に至る前に、脆弱部３０が破壊する。これにより、半導体装置内部の圧力が開放されて低下し、爆発を防止する。よって、半導体装置の個片が飛散し、半導体装置周辺の回路や冷却装置等が損傷することを抑制する。
【００３２】
また、脆弱部３０を設けることで、半導体素子１０の破壊によって引き起こされる半導体装置の破壊箇所が予測可能となる。したがって、半導体素子１０が破壊することにより、溶融した半導体素子等が半導体装置の破壊箇所から飛散することがあるとしても、あらかじめ、脆弱部３０近傍に、損傷を受けやすい回路や部品等を配置しないシステム設計を行うことでシステムの二次的損傷を未然に防止することができる。
【００３３】
以上、本実施形態によれば、爆発を抑制し、高い信頼性を備える圧接型の半導体装置が実現される。
【００３４】
なお、脆弱部３０が、常温時の枠体１２内部の圧力の２倍以上１０倍以下の耐性を備えることが望ましい。上記範囲を下回ると、半導体素子１０が破壊していない状態で脆弱部３０が破壊するおそれがある。上記範囲を上回ると、脆弱部３０の破壊よりも前に、半導体装置の爆発が生じるおそれがある。
【００３５】
なお、脆弱部３０を第１のフリンジ２２に設ける場合を例に説明したが、脆弱部３０を第２のフリンジ２４に設けてもかまわない。
【００３６】
また、脆弱部３０となる溝の形状は、円形に限らず、三角形、四角形等、その他の形状であってもかまわない。
【００３７】
（第２の実施形態）
本実施形態の半導体装置は、局所的に圧力に対する耐性の低い脆弱部が、交差状の切り込みであること、上記脆弱部の形成される位置が異なること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
【００３８】
図３は、本実施形態の半導体装置の模式図である。図３（ａ）が模式断面図、図３（ｂ）が模式上面図である。図３（ａ）は、図３（ｂ）のＡＡ断面図である。
【００３９】
第１のフリンジ２２は、局所的に圧力に対する耐性の低い領域である脆弱部３０を備える。脆弱部３０は、図３（ｂ）に示すように、第１のフリンジ２２に複数個所、例えば、対称な位置に８か所設けられる。
【００４０】
図４は、本実施形態の半導体装置の要部の模式図である。図４（ａ）で、点線円で示す部分の拡大図である。図４（ａ）が模式断面図、図４（ｂ）が模式上面図である。図４（ａ）は、図４（ｂ）のＢＢ断面である。
【００４１】
脆弱部３０は、第１のフリンジ２２の上面側、すなわち、半導体素子１０と反対側の面に形成される交差状の切り込みである。より具体的には、十字型に切り込まれた溝である。十字型に切り込みを設けることで、脆弱部３０が、第１のフリンジ２２の膜厚が局所的に薄い部分となっている。
【００４２】
したがって、脆弱部３０は、機械的強度が弱くなり圧力に対する耐性が低くなる。脆弱部３０が、第１のフリンジ２２および第２のフリンジ２４を含めた半導体装置の全構成の中で、最も圧力に対する耐性が低くなるように脆弱部３０の切り込み深さ等を設定する。
【００４３】
なお、十字型の脆弱部３０は、第１のフリンジ２２の下面側、すなわち、半導体素子１０側の面に形成されてもかまわない。しかし、半導体素子１０の破壊時に、高い圧力は第１のフリンジ２２に対して下面側からかかる。したがって、第１のフリンジ２２には下面側から押し曲げられるような変形が生じる。したがって、十字型の切り込みは第１のフリンジ２２の上面側に設けた方が、破壊が生じやすい。よって、交差状の切り込みは、第１のフリンジ２２の上面側、すなわち、半導体素子１０と反対側の面に形成することが望ましい。
【００４４】
以上、本実施形態によっても、爆発を抑制し、高い信頼性を備える圧接型の半導体装置が実現される。
【００４５】
なお、脆弱部３０を第１のフリンジ２２に設ける場合を例に説明したが、脆弱部３０を第２のフリンジ２４に設けてもかまわない。
【００４６】
また、脆弱部３０となる交差状の切り込みの形状は、十字型に限らず、井桁型等、その他の形状であってもかまわない。
【００４７】
（第３の実施形態）
本実施形態の半導体装置は、局所的に圧力に対する耐性の低い脆弱部が、第１の接続部および第２の接続部の両方に設けられること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
【００４８】
図５は、本実施形態の半導体装置の模式図である。図５に示すように、局所的に圧力に対する耐性の低い脆弱部３０が、第１のフリンジ２２および第２のフリンジ２４の両方に設けられる。
【００４９】
本実施形態によれば、半導体素子１０の第１の面側、あるいは、第２の面側のいずれか一方の圧力しか上昇しない場合であっても、半導体装置が爆発することを防止できる。
【００５０】
したがって、本実施形態によれば、さらに高い信頼性を備える圧接型の半導体装置が実現される。
【００５１】
（第４の実施形態）
本実施形態の半導体装置は、第１の電極ブロックと第１の接続部が一体成型されていること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
【００５２】
図６は、本実施形態の半導体装置の要部の模式図である。図６に示すように、第１の電極ブロック１８と第１のフリンジ２２が、同一の材料で一体成型される。
【００５３】
本実施形態によっても、爆発を抑制し、高い信頼性を備える圧接型の半導体装置が実現される。
【００５４】
（第５の実施形態）
本実施形態の半導体装置は、局所的に圧力に対する耐性の低い脆弱部が、第１の接続部に設けられる穴とその穴をふさぐ蓋部であること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
【００５５】
図７は、本実施形態の半導体装置の要部の模式図である。図７（ａ）が模式断面図、図７（ｂ）が模式上面図である。図７（ａ）は、図７（ｂ）のＢＢ断面である。
【００５６】
脆弱部３０は、第１のフリンジ２２を貫通する穴４０と、穴４０を第１のフリンジ２２の上面側、すなわち、半導体素子１０と反対側の面でふさぐ蓋部４２で構成される。蓋部４２の材質や第１のフリンジ２２への接続方法等は、特に限定されるものではない。脆弱部３０が第１のフリンジ２２および第２のフリンジ２４を含めた半導体装置の全構成の中で、最も圧力に対する耐性が低くなるように選択されれば良い。
【００５７】
以上、本実施形態によっても、爆発を抑制し、高い信頼性を備える圧接型の半導体装置が実現される。また、蓋部４２は、第１のフリンジ２２とは別の部材で形成するため、例えば、脆弱部３０の破壊圧力の制御が容易になり、設計変更も簡単であるという利点がある。
【００５８】
なお、脆弱部３０を第１のフリンジ２２に設ける場合を例に説明したが、脆弱部３０を第２のフリンジ２４に設けてもかまわない。
【００５９】
また、蓋部４２は、穴４０を第１のフリンジ２２の下面側、すなわち、半導体素子１０側の面でふさぐ構成であってもかまわない。
【００６０】
（第６の実施形態）
本実施形態の半導体装置は、第１の接続部より融点の低い部材が、第１の接続部に設けられること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
【００６１】
図８は、本実施形態の半導体装置の要部の模式図である。図８（ａ）が模式断面図、図８（ｂ）が模式上面図である。図８（ａ）は、図８（ｂ）のＢＢ断面である。
【００６２】
脆弱部３０は、第１のフリンジ２２を貫通する穴と、この穴を充填する第１のフリンジ２２よりも融点の低い部材４４とで形成される。例えば、第１のフリンジ２２が銅の場合、部材４４に鉛、錫、亜鉛等を適用することが可能である。
【００６３】
脆弱部３０は、局所的に温度に対する耐性の低い領域となる。脆弱部３０が、第１のフリンジ２２および第２のフリンジ２４を含めた半導体装置の全構成の中で、最も温度に対する耐性が低くなるように脆弱部３０の材料、膜厚等を設定する。
【００６４】
本実施形態によれば、半導体素子１０が破壊し、内部の温度が上昇した場合に、爆発に至る前に、脆弱部３０の部材４４が溶融し第１のフリンジ２２に穴があく。これにより、内部の圧力が開放されて低下し、爆発を防止する。よって、半導体装置の個片が飛散し、半導体装置周辺の回路や冷却装置等が損傷することを抑制する。
【００６５】
以上、本実施形態によっても、爆発を抑制し、高い信頼性を備える圧接型の半導体装置が実現される。また、部材４４は、第１のフリンジ２２とは別の部材で形成するため、例えば、脆弱部３０の破壊圧力の制御が容易になり、設計変更も簡単であるという利点がある。
【００６６】
なお、脆弱部３０を第１のフリンジ２２に設ける場合を例に説明したが、脆弱部３０を第２のフリンジ２４に設けてもかまわない。
【００６７】
また、部材４４を、例えば板状の部材とし、第５の実施形態のように、第１のフリンジ２２に設けられた穴を、第１のフリンジ２２の上面側または下面側でふさぐ構成であってもかまわない。
【００６８】
以上、実施形態では、脆弱部３０を複数個所設ける場合を例に説明した。半導体素子１０の破壊により、圧力の上昇や、温度の上昇が局所的に生じる場合は、脆弱部３０を複数個所設ける構成が望ましい。しかし、例えば、圧力の上昇や、温度の上昇が均一に半導体装置内部で生ずるような場合は、脆弱部３０を一箇所とする構成をとることも可能である。
【００６９】
また、実施形態では、半導体素子１０が半導体装置の内部に複数配置される場合を例に説明したが、配置される半導体素子１０を一個とすることも可能である。
【００７０】
また、実施形態では、半導体素子１０がＰＩＮダイオードである場合を例に説明したが、半導体素子１０はＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、ＧＴＯ（Ｇａｔｅ  Ｔｕｒｎ−Ｏｆｆ  ｔｈｙｒｉｓｔｏｒ）、ＩＥＧＴ（Ｉｎｊｅｃｔｉｏｎ  Ｅｎｈａｎｃｅｄ  Ｇａｔｅ  Ｔｒａｎｓｉｓｔｏｒ）等、その他の半導体素子であってもかまわない。ＭＯＳＦＥＴ等の三端子素子の場合は、第１の電極ブロック、第２の電極ブロック以外の電極を、半導体装置にさらに設ける構成とすれば良い。
【００７１】
また、実施形態では、半導体素子１０としてシリコン素子を例に説明したが、ＳｉＣ素子やＧａＮ系半導体素子等その他の半導体素子を適用することも可能である。
【００７２】
また、実施形態では、絶縁性の枠体１２が、円筒形の場合を例に説明したが、枠体１２は円筒形に限らず、矩形等その他の形状であってもかまわない。
【００７３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７４】
１０      半導体素子
１０ａ    第１の電極
１０ｂ    第２の電極
１２      枠体
１８      第１の電極ブロック
２０      第２の電極ブロック
２２      第１のフリンジ（第１の接続部）
２４      第２のフリンジ（第２の接続部）
３０      脆弱部
【図１】
2015056487.tif 000003
【図２】
2015056487.tif 000004
【図３】
2015056487.tif 000005
【図４】
2015056487.tif 000006
【図５】
2015056487.tif 000007
【図６】
2015056487.tif 000008
【図７】
2015056487.tif 000009
【図８】
2015056487.tif 000010