(57)【要約】【課題】フィルタ機能を備えた接続部材を提供する。【解決手段】実施形態の接続部材は、誘電体と、誘電体を貫通する貫通ビアと、誘電体内に貫通ビアの伸長方向に対して垂直に設けられ、貫通ビアと交差する第１の金属面と、貫通ビアの伸長方向に対して平行に設けられ、第１の金属面に接続される第２の金属面と、を備える。【選択図】図１
2015065553.tif 000002
【特許請求の範囲】
【請求項１】
誘電体と、
前記誘電体を貫通する貫通ビアと、
前記誘電体内に前記貫通ビアの伸長方向に対して垂直に設けられ、前記貫通ビアと交差する第１の金属面と、
前記貫通ビアの伸長方向に対して平行に設けられ、前記第１の金属面に接続される第２の金属面と、
を有する接続部材。
【請求項２】
前記誘電体内に前記貫通ビアの伸長方向に対して垂直に設けられ、前記貫通ビアと交差し、第２の金属面に接続される第３の金属面を、
さらに有することを特徴とする請求項１記載の接続部材。
【請求項３】
前記第２の金属面が、複数の幅広部と、各々の幅広部を連結する狭窄部とで構成されることを特徴とする請求項１または請求項２記載の接続部材。
【請求項４】
前記貫通ビアの伸長方向に対して平行に設けられ、前記第１の金属面に接続され、前記貫通ビアを間に挟んで、前記第２の金属面に対向する第３の金属面と、
前記誘電体内に前記貫通ビアの伸長方向に対して垂直に設けられ、前記貫通ビアと交差する第４の金属面と、
前記貫通ビアの伸長方向に対して平行に設けられ、前記第４の金属面に接続される第５の金属面と、
前記貫通ビアの伸長方向に対して平行に設けられ、前記第４の金属面に接続され、前記貫通ビアを間に挟んで、前記第５の金属面に対向する第６の金属面と、
をさらに有することを特徴とする請求項１記載の接続部材。
【請求項５】
誘電体と、
前記誘電体を貫通する貫通ビアと、
前記誘電体内に前記貫通ビアの伸長方向に対して垂直に設けられ、前記貫通ビアと交差する第１の金属面と、
前記貫通ビアの伸長方向に対して平行に設けられ、前記第１の金属面に接続される第２の金属面と、
を有する接続部材を備えることを特徴とする半導体デバイス。
【請求項６】
高周波チップを含む複数の半導体チップと、
前記、複数の半導体チップと前記接続部材を相互に接着する樹脂層と、
前記複数の半導体チップおよび前記接続部材上に形成され、前記複数の半導体チップおよび前記接続部材間を電気的に接続する配線層と、
をさらに備えることを特徴とする請求項５記載の半導体デバイス。
【請求項７】
前記配線層上に設けられるアンテナを、さらに備えることを特徴とする請求項６記載の半導体デバイス。
【請求項８】
誘電体と、前記誘電体を貫通する貫通ビアと、前記誘電体内に前記貫通ビアの伸長方向に対して垂直に設けられ、前記貫通ビアと交差する第１の金属面と、前記貫通ビアの伸長方向に対して平行に設けられ、前記第１の金属面に接続される第２の金属面と、を有する接続部材と、
第１の回路基板と、
を備えることを特徴とする積層構造体。
【請求項９】
前記第１の回路基板下に第２の回路基板を、さらに備え、
前記第１の回路基板と前記第２の回路基板との間に前記接続部材が設けられ、前記第１の回路基板と前記第２の回路基板とが前記接続部材により電気的に接続されることを特徴とする請求項８記載の積層構造体。
【請求項１０】
前記第１の回路基板上にＥＢＧ構造体を、さらに備え、
前記第１の回路基板と前記ＥＢＧ構造体との間に前記接続部材が設けられ、前記第１の回路基板と前記ＥＢＧ構造体とが前記接続部材により電気的に接続されることを特徴とする請求項８記載の積層構造体。
【請求項１１】
金属面と、
前記金属面を覆う第１の誘電体と、
前記金属面との間に、前記第１の誘電体を介して形成される金属パッチと、
前記第１の誘電体内に設けられ、前記金属面と前記金属パッチを接続する接続ビアと、
前記第１の誘電体または前記第２の誘電体に接して形成され、前記接続ビアの伸長方向と垂直な方向に伸長する第１の信号線と、
を有することを特徴とする接続部材。
【請求項１２】
前記金属パッチを覆う第２の誘電体を、さらに有し、
前記第１の信号線は、前記第１の誘電体または前記第２の誘電体に接して形成されることを特徴とする請求項１１記載の接続部材。
【請求項１３】
前記接続ビアと垂直な方向に伸長する第２の信号線および第３の信号線を、さらに有し、
前記第１の信号線が、前記接続ビアとの間に前記第１の誘電体を介して形成され、
前記第２の信号線が、前記金属パッチとの間に前記第２の誘電体を介して形成され、
前記第３の信号線が、前記第１の信号線との間に、前記接続ビアおよび前記第１の誘電体を介して形成されることを特徴とする請求項１２記載の接続部材。
【請求項１４】
金属面と、
前記金属面を覆う第１の誘電体と、
前記金属面との間に、前記第１の誘電体を介して形成される金属パッチと、
前記第１の誘電体内に設けられ、前記金属面と前記金属パッチを接続する接続ビアと、
前記第１の誘電体または前記第２の誘電体に接して形成され、前記接続ビアの伸長方向と垂直な方向に伸長する第１の信号線とを有する接続部材を、備えることを特徴とする半導体デバイス。
【請求項１５】
前記接続部材が、前記金属パッチを覆う第２の誘電体を、さらに有し、
前記第１の信号線は、前記第１の誘電体または前記第２の誘電体に接して形成されることを特徴とする請求項１４記載の半導体デバイス。
【請求項１６】
前記接続部材が、前記接続ビアと垂直な方向に伸長する第２の信号線および第３の信号線を、さらに有し、
前記第１の信号線が、前記接続ビアとの間に前記第１の誘電体を介して形成され、
前記第２の信号線が、前記金属パッチとの間に前記第２の誘電体を介して形成され、
前記第３の信号線が、前記第１の信号線との間に、前記接続ビアおよび前記第１の誘電体を介して形成されることを特徴とする請求項１５記載の半導体デバイス。
【請求項１７】
金属面と、前記金属面を覆う第１の誘電体と、前記金属面との間に、前記第１の誘電体を介して形成される金属パッチと、前記第１の誘電体内に設けられ、前記金属面と前記金属パッチを接続する接続ビアと、前記第１の誘電体または前記第２の誘電体に接して形成され、前記接続ビアの伸長方向と垂直な方向に伸長する第１の信号線とを有する接続部材と、
第１の回路基板と、
を備えることを特徴とする積層構造体。
【請求項１８】
前記接続部材が、前記金属パッチを覆う第２の誘電体を、さらに有し、
前記第１の信号線は、前記第１の誘電体または前記第２の誘電体に接して形成されることを特徴とする請求項１７記載の積層構造体。
【請求項１９】
前記第１の回路基板下に第２の回路基板を、さらに備え、
前記第１の回路基板と前記第２の回路基板との間に前記接続部材が設けられ、前記第１の回路基板と前記第２の回路基板とが前記接続部材により電気的に接続されることを特徴とする請求項１７記載の積層構造体。
【請求項２０】
前記第１の回路基板の外周上に設けられる遮蔽壁を、さらに備え、
前記遮蔽壁が、前記接続部材とＥＢＧ部材が交互に配置されて構成され、
前記ＥＢＧ部材が、第２の金属面と、前記第２の金属面を覆う第３の誘電体と、前記第２の金属面との間に、前記第３の誘電体を介して形成される第２の金属パッチと、前記第３の誘電体内に設けられ、前記第２の金属面と前記第２の金属パッチを接続する第２の接続ビアと、を有し、
前記第１の金属パッチが前記第１の金属面よりも、前記第１の回路基板の外側に向くよう前記接続部材が配置され、
前記第２の金属パッチが前記第２の金属面よりも、前記第１の回路基板の内側に向くよう前記ＥＢＧ部材が配置されることを特徴とする請求項１７記載の積層構造体。
【請求項２１】
前記第２の回路基板の外周上に設けられる遮蔽壁を、さらに備え、
前記遮蔽壁が、前記接続部材とＥＢＧ部材が交互に配置されて構成され、
前記ＥＢＧ部材が、第２の金属面と、前記第２の金属面を覆う第３の誘電体と、前記第２の金属面との間に、前記第３の誘電体を介して形成される第２の金属パッチと、前記第３の誘電体内に設けられ、前記第２の金属面と前記第２の金属パッチを接続する第２の接続ビアと、を有し、
前記第１の金属パッチが前記第１の金属面よりも、前記第１の回路基板の外側に向くよう前記接続部材が配置され、
前記第２の金属パッチが前記第２の金属面よりも、前記第１の回路基板の内側に向くよう前記ＥＢＧ部材が配置されることを特徴とする請求項１９記載の積層構造体。
【請求項２２】
半導体チップと、
前記半導体チップの周辺部上に形成され、前記半導体チップよりも誘電率が低く、前記半導体チップの周辺部から内側に向かう傾斜面を有する絶縁層と、
前記傾斜面上に形成される複数の配線層と、
前記絶縁層上に設けられ、前記半導体チップとの間に中空部を形成し、前記配線層に接続される貫通ビアを有し、前記絶縁層よりも誘電率の高いキャップ部と、
を備えることを特徴とする半導体装置。
【請求項２３】
前記傾斜面の前記半導体チップ表面に対する傾斜角が４５度以下であることを特徴とする請求項２２記載の半導体装置。
【請求項２４】
前記半導体チップが複数の電極パッドを有し、前記配線層が前記電極パッドに接続されることを特徴とする請求項２２または請求項２３記載の半導体装置。
【請求項２５】
前記半導体チップが高周波チップであることを特徴とする請求項２２ないし請求項２４いずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、接続部材、半導体デバイスおよび積層構造体に関する。
【背景技術】
【０００２】
高周波信号の送受信を行うＧａＡｓ等の高周波チップを含んだ半導体デバイス、または、回路基板では、所望の周波数帯域において反射やノイズなどの信号特性の劣化要因を可能な限り排除した設計の実装技術が重要となる。しかし、小型化・高密度化の流れの中で、デバイス間や信号線・電源ライン・グランドライン間が近接し、ノイズ発生の要因となっている。また、半導体デバイスや回路基板を三次元化した場合も、上層と下層を電気的に接続するビアの領域で電磁界が不連続になり、伝送信号の劣化を引き起こす要因となっている。
【０００３】
信号特性の劣化を防ぐため、例えば、高周波チップの周囲に複数のフィルタ回路を形成し、伝送信号の劣化を抑制する。例えば、高周波チップのＲｆ入出力パッドからの信号ラインはバンドパスフィルタ（以下ＢＰＦとも略す）に、電源・ＤＣバイアス・グランドに対応するパッドからはローパスフィルタ（以下ＬＰＦとも略す）に接続される。
【０００４】
もっとも、複数のフィルタ回路を形成するため、モジュールの小型化が困難であるという問題点があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１２３６４９号公報
【特許文献２】特開２００８−２８８６６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、フィルタ機能を備えた接続部材、および、これを用いた半導体デバイスおよび積層構造体を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態の接続部材は、誘電体と、前記誘電体を貫通する貫通ビアと、前記誘電体内に前記貫通ビアの伸長方向に対して垂直に設けられ、前記貫通ビアと交差する第１の金属面と、前記貫通ビアの伸長方向に対して平行に設けられ、前記第１の金属面に接続される第２の金属面と、を有する。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態の接続部材の模式図である。
【図２】第１の実施形態の接続部材の変形例の模式図である。
【図３】第１の実施形態の製造方法の説明図である。
【図４】第２の実施形態の接続部材の模式図である。
【図５】第３の実施形態の接続部材の模式図である。
【図６】第３の実施形態の電磁界解析に用いた構造の模式図である。
【図７】第３の実施形態の電磁界解析の結果を示す図である。
【図８】第４の実施形態の半導体デバイスの模式断面図である。
【図９】第４の実施形態の半導体デバイスの製造方法の説明図である。
【図１０】比較形態の半導体デバイスの模式断面図である。
【図１１】第５の実施形態の積層構造体の模式図である。
【図１２】第６の実施形態の接続部材の模式斜視図である。
【図１３】第６の実施形態の接続部材の模式図である。
【図１４】第６の実施形態の接続部材の変形例の模式図である。
【図１５】第６の実施形態の接続部材の製造方法の説明図である。
【図１６】第６の実施形態の接続部材の製造方法の説明図である。
【図１７】第６の実施形態の接続部材の製造方法の説明図である。
【図１８】第６の実施形態の接続部材の製造方法の説明図である。
【図１９】第６の実施形態の接続部材の製造方法の説明図である。
【図２０】第６の実施形態の接続部材の製造方法の説明図である。
【図２１】第６の実施形態の接続部材の製造方法の説明図である。
【図２２】第６の実施形態の接続部材の製造方法の説明図である。
【図２３】第６の実施形態の電磁界解析に用いた構造の模式図である。
【図２４】第６の実施形態の電磁界解析の結果を示す図である。
【図２５】第７の実施形態の半導体デバイスの模式断面図である。
【図２６】第７の実施形態の半導体デバイスの模式断面図である。
【図２７】第７の実施形態の半導体デバイスの製造方法の説明図である。
【図２８】第８の実施形態の接続部ブロックを備える回路基板の模式断面図である。
【図２９】第８の実施形態の接続部ブロックを構成する接続部材の模式斜視図である。
【図３０】第８の実施形態の接続部ブロックの模式図である。
【図３１】第９の実施形態の積層構造体の模式図である。
【図３２】第１０の実施形態の積層構造体の模式図である。
【図３３】第１０の実施形態の遮蔽壁の構成部材の模式図である。
【図３４】第１０の実施形態の遮蔽壁の模式図である。
【図３５】第１０の実施形態の遮蔽壁の製造方法の説明図である。
【図３６】第１０の実施形態の遮蔽壁の製造方法の説明図である。
【図３７】第１０の実施形態の遮蔽壁の製造方法の説明図である。
【図３８】第１０の実施形態の遮蔽壁の製造方法の説明図である。
【図３９】第１０の実施形態の遮蔽壁の製造方法の説明図である。
【図４０】第１０の実施形態の遮蔽壁の製造方法の説明図である。
【図４１】第１０の実施形態の遮蔽壁の製造方法の説明図である。
【図４２】第１０の実施形態の遮蔽壁の製造方法の説明図である。
【図４３】第１１の実施形態の積層構造体の模式図である。
【図４４】第１１の実施形態の遮蔽壁の構成部材の模式図である。
【図４５】第１１の実施形態の遮蔽壁の模式図である。
【図４６】第１２の実施形態の遮蔽壁の構成部材の模式図である。
【図４７】第１２の実施形態の遮蔽壁の構成部材の模式図である。
【図４８】第１２の実施形態の遮蔽壁の模式図である。
【図４９】第１３の実施形態の半導体装置の模式図である。
【図５０】第１３の実施形態の半導体装置の製造方法の説明図である。
【図５１】第１３の実施形態のシミュレーションに用いた構造を示す図である。
【図５２】第１３の実施形態のシミュレーション結果を示す図である。
【図５３】第１３の実施形態の損失の傾斜面の角度依存性を示す図である。
【図５４】第１４の実施形態の半導体装置の模式断面図である。
【発明を実施するための形態】
【０００９】
本明細書中、「半導体デバイス（ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｄｅｖｉｃｅ）」とは、ＳＯＣ（ｓｙｓｔｅｍ  ｏｎ  ｃｈｉｐ）を含む半導体チップのみならず、例えば、複数の半導体チップを樹脂で接着し、相互のチップ間を配線層で接続する半導体部品、いわゆる疑似ＳＯＣ（ｐｓｅｕｄｏ  ｓｙｓｔｅｍ  ｏｎ  ｃｈｉｐ）も包含する概念である。
【００１０】
本明細書中、「電子部品（ｅｌｅｃｔｒｏｎｉｃ  ｃｏｍｐｏｎｅｎｔ）」とは、半導体部品や、アンテナ、コンデンサまたは抵抗等の受動部品等、電子的に機能する部品全般を包含する概念とする。
【００１１】
本明細書中、「プリント配線板（ｐｒｉｎｔｅｄ  ｗｉｒｉｎｇ  ｂｏａｒｄ）」とは、導電体のプリント配線を形成した板であり、電子部品が実装されていない状態のもの、いわゆるベアボードを意味する。
【００１２】
本明細書中、「回路基板（ｃｉｒｃｕｉｔ  ｂｏａｒｄ）」とは、プリント配線板に電子部品が実装された状態のものを意味する。
【００１３】
（第１の実施形態）
本実施形態の接続部材は、誘電体と、誘電体を貫通する貫通ビアと、誘電体内に貫通ビアの伸長方向に対して垂直に設けられ、貫通ビアと交差する第１の金属面と、貫通ビアの伸長方向に対して平行に設けられ、第１の金属面に接続される第２の金属面と、を備える。
【００１４】
本実施形態の接続部材は、例えば、疑似ＳＯＣにおいて、上下の配線層間を電気的に接続する部材として用いることが可能である。また、本実施形態の接続部材は、例えば、複数の回路基板を積層する積層構造体において、上下の回路基板の配線層間を電気的に接続する部材として用いることが可能である。
【００１５】
図１は、本実施形態の接続部材の模式図である。図１（ａ）が模式斜視図、図１（ｂ）が中間部分の断面図、図１（ｃ）が側面図である。
【００１６】
本実施形態の接続部材は、誘電体１０と、誘電体１０を貫通する貫通ビア１２と、第１の金属面１４と、第２の金属面１６と、を備える。第１の金属面１４は、誘電体１０内に貫通ビア１２の伸長方向に対して垂直に設けられ、貫通ビア１２と交差する。また、第２の金属面１６は、貫通ビア１２の伸長方向に対して平行に設けられ、第１の金属面１４に接続される。
【００１７】
誘電体１０は、例えば、樹脂である。誘電体には、例えば、シリカなどのフィラーをエポキシ樹脂等に充填したフィラー充填樹脂を、用いることが可能である。例えば、フィラーの充填率が８０ｗｔ．％以上のフィラー高充填樹脂を用いることが可能である。貫通ビア１２の周囲を、例えば、フィラーの充填率が５０ｗｔ．％未満のフィラー低充填樹脂を用いてもかまわない。これにより、貫通ビア１２の側壁面が滑らかになり、接続部材の信頼性が向上する。
【００１８】
誘電体１０には、貫通ビア１２より抵抗が高く、導電性よりも誘電性が優位な物質であれば、樹脂以外の材料を適用することも可能である。例えば、高抵抗シリコン、セラミックス等を用いることも可能である。
【００１９】
貫通ビア１２は、誘電体１０を上部から下部に貫通し、導電性の材料で形成される。導電性の材料は、例えば、アルミニウム（Ａｌ）、Ｃｕ（銅）または金（Ａｕ）等の金属である。或いは、ハンダ部材や導電性ペーストを充填したものである。
【００２０】
第１の金属面１４は、誘電体１０内に貫通ビア１２の伸長方向に対して垂直に設けられ、貫通ビア１２と交差する。第１の金属面１４は、貫通ビア１２と接続される。第１の金属面１４は、例えば、アルミニウム（Ａｌ）、Ｃｕ（銅）または金（Ａｕ）等の金属である。或いは、ハンダ部材や導電性ペーストで形成した面である。
【００２１】
以下、第１の金属面１４のように、貫通ビア１２の伸長方向に対して垂直に設けられる金属パターンを、金属パターンＡと称する。本実施形態では、金属パターンＡは、矩形形状を呈する
【００２２】
第２の金属面１６は、誘電体１０内に貫通ビア１２の伸長方向に対して平行に設けられ、第１の金属面１４に接続される。第２の金属面１６は、例えば、アルミニウム（Ａｌ）、Ｃｕ（銅）または金（Ａｕ）等の金属である。或いは、ハンダ部材や導電性ペーストで形成した面である。
【００２３】
以下、第２の金属面１６のように、貫通ビア１２の伸長方向に対して垂直に設けられる金属パターンを、金属パターンＢと称する。本実施形態では、金属パターンＢ、すなわち、第２の金属面１６は、複数の幅広部１６ａと、各々の幅広部１６ａを連結する狭窄部１６ｂとで構成される。
【００２４】
図２は、本実施形態の接続部材の変形例の模式図である。図２に示すように、貫通ビア１２や、第２の金属面１６を複数個並列に設ける構成とすることも可能である。
【００２５】
次に、本実施形態の製造方法について説明する。図３は、本実施形態の製造方法の説明図である。
【００２６】
まず、例えば、厚さ０．８ｍｍのガラス基板上に貼付したアクリル系粘着シートを用意する（図示せず）。この粘着シート上に、例えば、酸無水物系硬化剤のエポキシ樹脂にシリカフィラーを８５ｗｔ．％添加したフィラー高充填樹脂２０を印刷し、例えば、１００℃で仮焼成後、粘着シートを剥離し、フィラー高充填樹脂基板２０を得る（図３（ａ））。
【００２７】
この樹脂基板２０を複数の凹状ライン２２に加工する（図３（ｂ）。そして、樹脂基板全体に、例えば、フィラー無添加のエポキシ樹脂を薄くコーティングする（図示せず）。
【００２８】
次に、樹脂基板２０の凹状ライン２２に、例えば、Ａｇペースト２４を充填する（図３（ｃ）。次に、焼成後、フィラー高充填樹脂２６を印刷し、焼成する（図３（ｄ））。
【００２９】
この樹脂基板２０を再度、粘着シート３０に貼付し、所望の位置をダイシングにより除去する（図３（ｅ）。この除去領域３２に、例えば、Ａｇペーストを充填・焼成し、金属パターンＡを形成する（図３（ｆ））。その後、粘着シート３０を剥離する。
【００３０】
この樹脂基板２０上にＡｇペーストを印刷、焼成することにより金属パターンＢを形成する（図３（ｇ））。その後、個片化することにより接続部材が得られる（図３（ｈ））。
【００３１】
本実施形態の接続部材は、互いに直交して配置され、貫通ビア１２に接続される金属パターンＡと金属パターンＢにより、インピーダンスを制御する。本実施形態の接続部材は、金属パターンＡと金属パターンＢにより、ローパスフィルタ（ＬＰＦ）として機能する。
【００３２】
したがって、本実施形態により、貫通ビア１２における伝送信号の劣化が抑制される。本実施形態の接続部材を用いて配線層間を接続することにより、例えば、別途、バンドパスフィルタを電子回路内に設けることを不要とすることができる。
【００３３】
なお、金属パターンＡと金属パターンＢのパターンを変えることにより、所望の特性を備えるフィルタ機能を備える接続部材を実現することが可能となる。
【００３４】
（第２の実施形態）
本実施形態の接続部材は、誘電体内に貫通ビアの伸長方向に対して垂直に設けられ、貫通ビアと交差し、第２の金属面と接続される第３の金属面を、さらに有する点で、第１の実施形態と異なっている。以下、第１の実施形態と共通する内容については記述を省略する。
【００３５】
図４は、本実施形態の接続部材の模式図である。図４（ａ）が模式斜視図、図４（ｂ）が中間部分の断面図、図４（ｃ）が側面図である。
【００３６】
本実施形態の接続部材は、誘電体１０と、誘電体１０を貫通する貫通ビア１２と、第１の金属面１４と、第２の金属面１６と、を備える。第１の金属面１４は、誘電体１０内に貫通ビア１２の伸長方向に対して垂直に設けられ、貫通ビア１２と交差する。また、第２の金属面１６は、貫通ビア１２の伸長方向に対して平行に設けられ、第１の金属面１４に接続される。さらに、誘電体１０内に貫通ビア１２の伸長方向に対して垂直に設けられ、貫通ビア１２と交差し、第２の金属面１６と接する第３の金属面３４を、備える。
【００３７】
本実施形態では、金属パターンＡは、第１の金属面１４と第３の金属面３４とで構成される。また、金属パターンＢは、第２の金属面１６で構成される。本実施形態の接続部材は、上記構成により、バンドパスフィルタ（ＢＰＦ）として機能する。
【００３８】
（第３の実施形態）
本実施形態の接続部材は、貫通ビアの伸長方向に対して平行に設けられ、第１の金属面に接続され、貫通ビアを間に挟んで、第２の金属面に対向する第３の金属面と、誘電体内に貫通ビアの伸長方向に対して垂直に設けられ、貫通ビアと交差する第４の金属面と、貫通ビアの伸長方向に対して平行に設けられ、第４の金属面に接続される第５の金属面と、貫通ビアの伸長方向に対して平行に設けられ、第４の金属面に接続され、貫通ビアを間に挟んで第５の金属面に対向する第６の金属面とを、さらに備える点で、第１の実施形態と異なっている。以下、第１の実施形態と共通する内容については記述を省略する。
【００３９】
図５は、本実施形態の接続部材の模式図である。図５（ａ）が模式斜視図、図５（ｂ）が中間部分の断面図、図５（ｃ）が側面図である。
【００４０】
本実施形態の接続部材は、誘電体１０と、誘電体１０を貫通する貫通ビア１２と、第１の金属面１４と、第２の金属面１６と、を備える。第１の金属面１４は、誘電体１０内に貫通ビア１２の伸長方向に対して垂直に設けられ、貫通ビア１２と交差する。また、第２の金属面１６は、貫通ビア１２の伸長方向に対して平行に設けられ、第１の金属面１４に接続される。さらに、貫通ビア１２の伸長方向に対して平行に設けられ、第１の金属面１４に接続され、貫通ビア１２を間に挟んで、第２の金属面１６に対向する第３の金属面３６と、誘電体１０内に貫通ビア１２の伸長方向に対して垂直に設けられ、貫通ビア１２と交差する第４の金属面３８と、貫通ビア１２の伸長方向に対して平行に設けられ、第４の金属面３８に接続される第５の金属面４０と、貫通ビア１２の伸長方向に対して平行に設けられ、第４の金属面３８に接続され、貫通ビア１２を間に挟んで第５の金属面４０に対向する第６の金属面４２とを、備える。
【００４１】
本実施形態では、金属パターンＡは、第１の金属面１４と第４の金属面３８とで、構成される。また、金属パターンＢは、第２の金属面１６、第３の金属面３６、第５の金属面４０、第６の金属面４２で構成される。本実施形態の接続部材は、上記構成により、バンドパスフィルタ（ＢＰＦ）として機能する。
【００４２】
図６は、本実施形態の電磁界解析に用いた構造の模式図である。図５に示した各構成要素のディメンジョンを、図６のモデル構造にあてはめ、電磁界解析を行った。
【００４３】
図７は、本実施形態の電磁界解析の結果を示す図である。接続部材の通過特性（Ｓ２１）を示す図である。通過特性（Ｓ２１）は、電磁界解析により求めた。なお、比較のために、比較形態として金属パターンＡおよび金属パターンＢのない構造、すなわち貫通ビアのみの構造についても電磁界解析を行い、通過特性を求めた。
【００４４】
図７に示すように、搬送波を１４ＧＨｚとした場合、本実施形態により低損失化が実現される。また、搬送波の２倍波の２８ＧＨｚ、３倍波の４２ＧＨｚでは、実施形態では優れた遮断効果が確認される。
【００４５】
（第４の実施形態）
本実施形態の半導体デバイスは、誘電体と、誘電体を貫通する貫通ビアと、誘電体内に貫通ビアの伸長方向に対して垂直に設けられ、貫通ビアと交差する第１の金属面と、貫通ビアの伸長方向に対して平行に設けられ、第１の金属面に接続される第２の金属面と、を有する接続部材を備える。本実施形態の半導体デバイスは、高周波チップを含む複数の半導体チップと、複数の半導体チップと接続部材を相互に接着する樹脂層と、複数の半導体チップおよび接続部材上に形成され、複数の半導体チップおよび接続部材間を電気的に接続する配線層と、を備える。本実施形態の半導体デバイスは、疑似ＳＯＣである。
【００４６】
本実施形態の接続部材は、第１ないし第３の実施形態の接続部材と同様である。したがって、第１ないし第３の実施形態と重複する内容については記述を省略する。
【００４７】
図８は、本実施形態の半導体デバイスの模式断面図である。半導体デバイスは、再構築基板５０、再構築基板上の再配線層（配線層）５２、再配線層５２上のアンテナ５４を備える。本実施形態の半導体デバイスは、３次元化された半導体モジュールである。
【００４８】
再構築基板５０は、高周波チップ５６と制御用チップ５８を含む。制御用チップ５８は、半導体チップの一例である。さらに、接続部材１００ａ、１００ｂを含む。高周波チップ５６、制御用チップ５８、接続部材１００ａ、１００ｂは、相互に樹脂層６０により、接続される。
【００４９】
再配線層５２は、配線６４、絶縁層６６、ビア６２の多層構造を備える。
【００５０】
接続部材１００ａ、１００ｂは、例えば、第１ないし第３の実施形態の接続部材である。
【００５１】
本実施形態の半導体デバイスは、プリント配線板６８上に設けられた接続バンプ７０により、プリント配線板６８に実装される。
【００５２】
以下、本実施形態の半導体デバイスの製造方法について説明する。図９は、本実施形態の半導体デバイスの製造方法の説明図である。
【００５３】
まず、例えば、厚さ０．８ｍｍのガラス基板（図示せず）上に貼付したアクリル系粘着シート７２を用意する。この粘着シート７２上に、高周波チップ５６、制御用チップ５８、接続部材１００ａ、１００ｂを搭載する（図９（ａ））。次に、例えば、酸無水物系硬化剤のエポキシ樹脂にシリカフィラーを８５ｗｔ．％添加したフィラー高充填樹脂６０を印刷し、例えば、１００℃で仮焼成する（図９（ｂ））。
【００５４】
その後、粘着シート７２を剥離し、再構築基板５０を得る（図９（ｃ））。再構築基板５０上に、例えば、感光性ポリイミド層を形成、所望の位置にスルーホールを形成し、アルミ層を形成した後、フォトリソグラフィ法によりパターニングし、アルミ微細配線とビアを形成する。同様のプロセスで配線を形成する。このようにして、再配線層５２を形成する（図９（ｄ））。
【００５５】
その後、最上層にアルミ層のアンテナ５４をパターン形成する。再構築基板５０の裏面側も同様のプロセスで配線層を形成して図８に示す半導体デバイスを製造する。その後、予め接続バンプ７０を形成したプリント配線板６８に、半導体デバイスを搭載することにより、図８に示した構造を得る。
【００５６】
図１０は、比較形態の半導体デバイスの模式断面図である。本実施形態と異なり、接続部材を用いない形態である。
【００５７】
比較形態の半導体デバイスは、本実施形態同様、再構築基板５０、再構築基板上の再配線層（配線層）５２、再配線層５２上のアンテナ５４を備える。もっとも、接続部材１００ａ、１００ｂのかわりに、フィルタ機能のない貫通ビア１０２ａ、１０２ｂを備える。
【００５８】
比較形態の半導体デバイスは、高周波チップ５６、制御用チップ５８に加えて、高周波チップ５６から出力される信号の調整用に、例えば、ローパスフィルタ７４と、バンドパスフィルタ７８が内蔵されている。
【００５９】
本実施形態では、例えば、接続部材１００ａ、１００ｂが比較形態のローパスフィルタ７４と、バンドパスフィルタ７８の機能を備える。したがって、比較形態に比べ、半導体デバイスの小型化が可能となる。同様の性能を実現する上で、実施形態の半導体デバイスは、比較形態の半導体デバイスの２４．３％のサイズにまで縮小可能である。
【００６０】
また比較形態の半導体デバイスをプリント配線板６８に実装する場合、半導体デバイスから出力される信号の調整用に、例えば、ローパスフィルタ８０と、バンドパスフィルタ８２が実装されている。
【００６１】
本実施形態では、例えば、接続部材１００ａ、１００ｂが比較形態のローパスフィルタ８０と、バンドパスフィルタ８２の機能を備える。したがって、比較形態に比べ、半導体デバイスが実装される回路基板の小型化が可能となる。同様の性能を実現する上で、実施形態の半導体デバイスを実装する回路基板は、比較形態の半導体デバイスを実装する回路基板の１５．３％のサイズにまで縮小可能である。
【００６２】
以上、本実施形態によれば、接続部材がフィルタ機能を備えることで、半導体デバイスおよび回路基板の小型化が実現可能となる。
【００６３】
（第５の実施形態）
本実施形態の積層構造体は、誘電体と、誘電体を貫通する貫通ビアと、誘電体内に貫通ビアの伸長方向に対して垂直に設けられ、貫通ビアと交差する第１の金属面と、貫通ビアの伸長方向に対して平行に設けられ、第１の金属面に接続される第２の金属面と、を有する接続部材と、第１の回路基板と、を備える。
【００６４】
本実施形態の接続部材は、第１ないし第３の実施形態の接続部材と同様である。したがって、第１ないし第３の実施形態と重複する内容については記述を省略する。
【００６５】
図１１は、本実施形態の積層構造体の模式図である。本実施形態の積層構造体は、第１の回路基板９０と、第２の回路基板９２と、ＥＢＧ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｂａｎｄ  Ｇａｐ）構造体９４とを備える。本実施形態の積層構造体は、高周波用の積層型の回路基板である。
【００６６】
第２の回路基板９２は、第１の回路基板９０の下に設けられ、第１の回路基板９０と第２の回路基板９２は積層される。第１の回路基板９０と第２の回路基板９２の間には、複数の接続部材１００が設けられる。第１の回路基板９０と第２の回路基板９２は複数の接続部材１００により電気的に接続される。複数の接続部材１００は、第１の回路基板９０と第２の回路基板９２との間のスペーサとしても機能する。
【００６７】
ＥＢＧ構造体９４は、第１の回路基板９０の上に設けられ、第１の回路基板９０とＥＢＧ構造体９４は積層される。第１の回路基板９０とＥＢＧ構造体９４の間には、複数の接続部材１００が設けられる。第１の回路基板９０とＥＢＧ構造体９４は複数の接続部材１００により電気的に接続される。複数の接続部材１００は、第１の回路基板９０とＥＢＧ構造体９４との間のスペーサとしても機能する。
【００６８】
本実施形態によれば、フィルタ機能を備える複数の接続部材１００を用いることにより、積層構造体のフィルタ回路用の部品点数を削減することが可能となる。したがって、積層構造体の小型化が実現できる。また、ＥＢＧ構造体９４を複数の接続部材１００で接続することで、グラウンド電位や電源電圧が安定する。したがって、小型で安定した特性を備える積層構造体が実現可能である。
【００６９】
（第６の実施形態）
本実施形態の接続部材は、金属面と、金属面を覆う第１の誘電体と、金属面との間に、第１の誘電体を介して形成される金属パッチと、第１の誘電体内に設けられ、金属面と金属パッチを接続する接続ビアと、第１の誘電体または第２の誘電体に接して形成され、接続ビアの伸長方向と垂直な方向に伸長する第１の信号線を備える。
【００７０】
さらに、金属パッチを覆う第２の誘電体を備え、第１の信号線は、第１の誘電体または第２の誘電体に接して形成される。そして、接続ビアと垂直な方向に伸長する第２の信号線および第３の信号線を、さらに備え、第１の信号線が、接続ビアとの間に第１の誘電体を介して形成され、第２の信号線が、金属パッチとの間に第２の誘電体を介して形成され、第３の信号線が、第１の信号線との間に、接続ビアおよび第１の誘電体を介して形成される。
【００７１】
本実施形態の接続部材は、例えば、疑似ＳＯＣにおいて、上下の配線層間を電気的に接続する部材として用いることが可能である。また、本実施形態の接続部材は、例えば、複数の回路基板を積層する積層構造体において、上下の回路基板の配線層間を電気的に接続する部材として用いることが可能である。
【００７２】
図１２は、本実施形態の接続部材の模式斜視図である。図１３は、本実施形態の接続部材の模式図である。図１３（ａ）が模式上面図、図１３（ｂ）が模式側面図、図１３（ｃ）が図１３（ｂ）のＥＥ部の模式断面図である。
【００７３】
本実施形態の接続部材は、金属面１１０、金属面１１０を覆う第１の誘電体１１２、金属面１１０との間に、第１の誘電体１１２を介して形成される金属パッチ１１４、金属面１１０と金属パッチ１１４を接続する接続ビア１１６を備える。さらに、金属パッチ１１４を覆う第２の誘電体１１８が形成される。また、第１の誘電体１１２または第２の誘電体１１８に接して形成される第１の信号線（信号線Ａ）１２０、第２の信号線（信号線Ｂ）１２２、第３の信号線（信号線Ｃ）１２４を備える。
【００７４】
金属面１１０は、平板状の金属で形成される。金属面１１０は、例えば、アルミニウム（Ａｌ）、Ｃｕ（銅）または金（Ａｕ）等の金属である。或いは、ハンダ部材や導電性ペーストで形成した面である。金属面１１０は、グラウンド電位に固定されて用いられる。
【００７５】
第１の誘電体１１２は、金属面１１０上に形成される。第１の誘電体１１２は、例えば、エポキシ樹脂等の樹脂である。第１の誘電体１１２には、樹脂以外の材料を適用することも可能である。例えば、高抵抗シリコン、セラミックス等を用いることも可能である。
【００７６】
金属パッチ１１４は、第１の誘電体１１２上に金属面１１０と平行に設けられる。金属パッチ１１４は、例えば、アルミニウム（Ａｌ）、Ｃｕ（銅）または金（Ａｕ）等の金属である。或いは、ハンダ部材や導電性ペーストで形成した面である。金属パッチ１１４は、例えば、矩形形状を備える。
【００７７】
接続ビア１１６は、第１の誘電体１１２を貫通し、金属面１１０と金属パッチ１１４を接続する。接続ビア１１６は、例えば、アルミニウム（Ａｌ）、Ｃｕ（銅）または金（Ａｕ）等の金属である。或いは、ハンダ部材や導電性ペーストを充填したものである。
【００７８】
金属面１１０、金属パッチ１１４および接続ビア１１６が、マッシュルーム型のＥＢＧ構造を形成する。
【００７９】
第２の誘電体１１８は、金属パッチ１１４上に形成される。第２の誘電体１１８は、例えば、エポキシ樹脂等の樹脂である。第２の誘電体１１８には、樹脂以外の材料を適用することも可能である。例えば、高抵抗シリコン、セラミックス等を用いることも可能である。なお、第１の誘電体１１２と第２の誘電体１１８の材質は、同一であっても異なっていても良い。
【００８０】
第１の信号線１２０は、接続ビア１１６との間に第１の誘電体１１２を介して形成される。また、第２の信号線１２２は、金属パッチ１１４との間に第２の誘電体１１８を介して形成さる。そして、第３の信号線１２４が、第１の信号線１２０との間に、接続ビア１１６および第１の誘電体１１２を介して形成される。第１の信号線１２０、第２の信号線１２２、および、第３の信号線１２４は同一方向に伸長する。
【００８１】
第１の信号線１２０、第２の信号線１２２、および、第３の信号線１２４は、例えば、アルミニウム（Ａｌ）、Ｃｕ（銅）または金（Ａｕ）等の金属である。或いは、ハンダ部材や導電性ペーストで形成した面である。
【００８２】
以降、便宜上、接続部材の外面の内、第１の信号線１２０の形成される面をＡ面、第２の信号線１２２の形成される面をＢ面、第３の信号線１２４が形成される面をＣ面、金属面１１０が形成される面をＤ面と称する。
【００８３】
図１４は、本実施形態の接続部材の変形例の模式図である。図１２の構造が３段重ねられた構造となっている。この変形例の接続部材では、接続部材の上下面に、電極端子として、金属面１１０、第１、第２および第３の信号線１２０、１２２、１２４に接続されるクリームハンダ層１４０が形成される。
【００８４】
次に、本実施形態の接続部材の製造方法について説明する。図１５〜図２２は、本実施形態の接続部材の製造方法の説明図である。
【００８５】
まず、例えば、厚さ２ｍｍの誘電率ε＝４．２のエポキシ樹脂（第１の誘電体）１１２の片面にメッキプロセスにより０．１ｍｍ厚のＣｕ膜（金属面）１１０を形成する。次に、ドリル加工により０．２ｍｍ径の孔を開け、メッキプロセスによりＣｕを充填、接続ビア１１６を形成する（図１５（ａ）、（ｂ））。
【００８６】
次に、接続ビア１１６に対応した領域に、例えば、メッキプロセスにより、１．２ｍｍ角の金属パッチ１１４を形成する（図１６（ａ）、（ｂ））。
【００８７】
この樹脂基板上に、例えば、誘電体層（第２の誘電体）１１８として第１の誘電体１１２と同じ材質で誘電率ε＝４．２のエポキシ樹脂層１１８を印刷形成する（図１７（ａ）、（ｂ））。そして、硬化後、例えば、メッキプロセスによりライン幅１２００ｕｍの第２の信号線１２２を複数本形成し、所望の形状に個片化する（図１８（ａ）、（ｂ））。
【００８８】
次にガラス基板１４２上に粘着シート１４４を貼付した下地基板を用いて、粘着層１４４上に、個片化チップの側面が上を向くような構成で搭載する（図１９）。つぎに、水溶性の仮接着剤１４６を塗布する（図２０）。仮接着剤１４６の硬化後、下地基板を剥離する（図２１）。
【００８９】
このようにして得られたチップ仮止め用の再構築樹脂基板１４８の両面に、ステンレスマスクを用いたスパッタプロセスによりライン幅２００ｕｍの第１の信号線１２０および第３の信号線１２４を形成する（図２２）。次に、水溶性仮接着剤１４６を剥離する。
【００９０】
接続部材の上下面にハンダ層１４０を形成する工程は、図１９から図２２に示す工程と同様で、粘着層１４４／ガラス基板１４２の下地基板上に、接続部材を直立させた方向で搭載し、仮接着剤を塗布、接続部材を仮止めした再構築樹脂基板を作製、下地基板を剥離後、上下面に、クリームハンダ層１４０を塗布した後、仮接着剤を剥離して、図１４に示す接続部材が製造される。
【００９１】
図２３は、本実施形態の電磁界解析に用いた構造の模式図である。接続部材の電磁界解析用のモデル構造を示す。図２４は、本実施形態の接続部材の電磁界解析の結果を示す図である。
【００９２】
図２４より、３０ＧＨｚまでの広い帯域において、信号線Ａ、信号線Ｃは低損失であり、信号線Ｂは、１２ＧＨｚのバンドストップフィルタ効果を示すことが分かる。また、信号線Ａ／Ｂ間、Ｃ／Ｂ間は−１８ｄＢ以下で、干渉抑制効果を示し、Ａ／Ｃ間は−３０ｄＢ以下で、干渉抑制効果を示す。
【００９３】
これらの特性から、例えば、信号線Ａ、Ｃは高周波用信号やＤＣバイアスなどの低損失配線用に、信号線Ｂは電源ラインに適していることが分かる。
【００９４】
本実施形態の接続部材は、マッシュルーム構造のＥＢＧ構造体を備えることで、フィルタ効果および信号の干渉抑制効果を付与される。したがって、接続部材を用いて上下間の信号の伝送を行うことにより、低損失で相互干渉を抑制した信号の伝送が可能になる。
【００９５】
なお、信号線を３本備える接続部材を例に説明したが、信号線を１本または２本、または、４本以上とする構成も可能である。
【００９６】
（第７の実施形態）
本実施形態の半導体デバイスは、金属面と、金属面を覆う第１の誘電体と、金属面との間に、第１の誘電体を介して形成される金属パッチと、第１の誘電体内に設けられ、金属面と金属パッチを接続する接続ビアと、第１の誘電体または第２の誘電体に接して形成され、接続ビアの伸長方向と垂直な方向に伸長する第１の信号線を有する接続部材を備える。本実施形態の半導体デバイスは、疑似ＳＯＣである。
【００９７】
本実施形態の接続部材は、第６の実施形態の接続部材と同様である。したがって、第６の実施形態と重複する内容については記述を省略する。
【００９８】
図２５は、本実施形態の半導体デバイスの模式断面図である。半導体デバイスは、再構築基板１５０、再構築基板１５０上の再配線層（配線層）１５２、再配線層１５２上のアンテナ１５４を備える。本実施形態の半導体デバイスは、３次元化された半導体モジュールである。
【００９９】
再構築基板１５０は、高周波チップ１５６と制御用チップ１５８を含む。制御用チップ１５８は、半導体チップの一例である。さらに、接続部材２００ａ、２００ｂを含む。高周波チップ１５６、制御用チップ１５８、接続部材２００ａ、２００ｂは、相互に樹脂層６０により、接続される。
【０１００】
再配線層１５２は、配線１６４、絶縁層１６６、ビア１６２の多層構造を備える。
【０１０１】
接続部材２００ａ、２００ｂは、例えば、第６の実施形態の接続部材である。
【０１０２】
図２６は、本実施形態の半導体デバイスの模式断面図である。本実施形態の半導体デバイスは、例えば、プリント配線板１６８上に設けられた接続バンプ１７０により、プリント配線板１６８に実装される。
【０１０３】
以下、本実施形態の半導体デバイスの製造方法について説明する。図２７は、本実施形態の半導体デバイスの製造方法の説明図である。
【０１０４】
まず、例えば、厚さ０．８ｍｍのガラス基板上に貼付したアクリル系粘着シート１７２を用意する。この粘着シート１７２上に、高周波チップ１５６、制御用チップ１５８、接続部材２００ａ、２００ｂを搭載する（図２７（ａ））。次に、例えば、酸無水物系硬化剤のエポキシ樹脂にシリカフィラーを８５ｗｔ．％添加したフィラー高充填樹脂１６０を印刷し、例えば、１００℃で仮焼成する（図２７（ｂ））。
【０１０５】
その後、粘着シート１７２を剥離し、再構築基板１５０を得る（図２７（ｃ））。再構築基板１５０上に、例えば、感光性ポリイミド層を形成、所望の位置にスルーホールを形成し、アルミ層を形成した後、フォトリソグラフィ法によりパターニングし、アルミ微細配線とビアを形成する。同様のプロセスで配線を形成する。このようにして、再配線層１５２を形成する（図２７（ｄ））。
【０１０６】
その後、最上層に、例えばアルミ層のアンテナ１５４をパターン形成する。再構築基板１５０の裏面側も同様のプロセスで配線層を形成して、図２５に示す半導体デバイスを製造する。その後、予め接続バンプ１７０を形成したプリント配線板１６８に、半導体デバイスを搭載することにより、図２６に示した構造を得る。
【０１０７】
本実施形態の半導体デバイスでは、接続部材により、低損失で相互干渉を抑制した信号の伝送が可能になる。
【０１０８】
（第８の実施形態）
本実施形態は、第６の実施形態の接続部材を複数連結し、接続ピン取り付け部材を設ける接続ブロックである。第６の実施形態と重複する内容については記述を省略する。
【０１０９】
図２８は、本実施形態の接続ブロックを備える回路基板の模式断面図である。疑似ＳＯＣの半導体デバイスが、接続ブロック１０４を介して、プリント配線基板１６８に実装される。疑似ＳＯＣは、疑似ＳＯＣ内の貫通ビア２０２ａ、２０２ｂ、再配線層のビア１６２、配線１６４および接続ブロック１０４を介して、プリント配線基板１６８に電気的に接続される。
【０１１０】
図２９は、本実施形態の接続ブロックを構成する接続部材の模式斜視図である。接続部材２００は、第６の実施形態の図１４の接続部材と同様の構成を備えるため、記述は省略する。
【０１１１】
図３０は、本実施形態の接続ブロックの模式図である。図３０（ａ）が上面図、図３０（ｂ）が側面図である。
【０１１２】
接続ブロック１０４は、信号線が短絡しないよう、接続部材２００の金属面１１０側のＤ面と、第２の信号線１２２側のＢ面が交互になるよう配置される。両端に、接続ピン取り付け部材１０５が配置される。
【０１１３】
接続ピン取り付け部材１０５は、ネジ孔１０６が設けられる。接続ピン取り付け部材１０５は、例えば、樹脂、金属またはセラミックス等で形成される。接続ピン取り付け部材１０５により、例えば、疑似ＳＯＣとプリント配線基板１６８が物理的に固定される。
【０１１４】
複数の接続部材２００と、接続ピン取り付け部材１０５は、例えば、接着剤（図示せず）で固定される
【０１１５】
本実施形態の接続ブロックを用いることにより、低損失で相互干渉を抑制した信号の伝送が可能になる。また、高い機械的強度で半導体デバイスをプリント配線基板に接続することが可能となる。
【０１１６】
（第９の実施形態）
本実施形態の積層構造体は、金属面と、金属面を覆う第１の誘電体と、金属面との間に、第１の誘電体を介して形成される金属パッチと、第１の誘電体内に設けられ、金属面と金属パッチを接続する接続ビアと、第１の誘電体または第２の誘電体に接して形成され、接続ビアの伸長方向と垂直な方向に伸長する第１の信号線を有する接続部材と、第１の回路基板と、を備える。
【０１１７】
そして、第１の回路基板下に第２の回路基板を、さらに備え、第１の回路基板と第２の回路基板との間に接続部材が設けられ、第１の回路基板と第２の回路基板とが接続部材により電気的に接続される。
【０１１８】
接続部材、接続ブロックの詳細については、第６または第８の実施形態と同様であるので記述を省略する。
【０１１９】
図３１は、本実施形態の積層構造体の模式図である。本実施形態の積層構造体は、第１の回路基板１９０と、第２の回路基板１９２と、ＥＢＧ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｂａｎｄ  Ｇａｐ）構造体１９４とを備える。本実施形態の積層構造体は、高周波用の積層型の回路基板である。
【０１２０】
第２の回路基板１９２は、第１の回路基板１９０の下に設けられ、第１の回路基板１９０と第２の回路基板１９２は積層される。第１の回路基板１９０と第２の回路基板１９２の間には、接続部材２００および接続ブロック１０４が設けられる。第１の回路基板１９０と第２の回路基板１９２は、接続部材２００および接続ブロック１０４により電気的に接続される。接続部材２００および接続ブロック１０４は、第１の回路基板１９０と第２の回路基板１９２との間のスペーサとしても機能する。
【０１２１】
ＥＢＧ構造体１９４は、第１の回路基板１９０の上に設けられ、第１の回路基板１９０とＥＢＧ構造体１９４は積層される。第１の回路基板１９０とＥＢＧ構造体１９４の間には、複数の接続部材２００が設けられる。第１の回路基板１９０とＥＢＧ構造体１９４は複数の接続部材２００により電気的に接続される。複数の接続部材２００は、第１の回路基板１９０とＥＢＧ構造体１９４との間のスペーサとしても機能する。ＥＢＧ構造体１９４は、例えば、内部にマッシュルーム型の構造を備え、電磁界遮蔽効果を備える。
【０１２２】
本実施形態によれば、基板間の接合に接続部材、及び接続ブロックを用いている。このため、フィルタ効果を付与された接続部材、接続ブロックで信号の伝送を行うことにより、低損失で相互干渉を抑制した信号の伝送が可能になる。また、接続部材、接続ブロックに設けられたＥＢＧ構造で電磁波ノイズを吸収する効果が得られる。このため、積層構造体内の回路基板で発生した電磁波ノイズの影響を受け難い状態で三次元的な信号伝送が可能になる。
【０１２３】
（第１０の実施形態）
本実施形態の積層構造体は、第１の回路基板の外周上に設けられる遮蔽壁を、さらに備える点で、第９の実施形態と異なる。第９の実施形態と重複する内容については記述を省略する。
【０１２４】
図３２は、本実施形態の積層構造体の模式図である。本実施形態の積層構造体は、第１の回路基板１９０と、ＥＢＧ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｂａｎｄ  Ｇａｐ）構造体１９４とを備える。また第１の回路基板１９０のＥＢＧ構造体１９４と反対側に、グラウンド基板１９８を備える。本実施形態の積層構造体は、高周波用の積層型の回路基板である。第１の回路基板１９０の外周上に遮蔽壁１０７が設けられる。
【０１２５】
図３３は、本実施形態の遮蔽壁の構成部材の模式図である。図３３（ａ）がＥＢＧ部材、図３３（ｂ）が接続部材である。
【０１２６】
ＥＢＧ部材２０３は、マッシュルーム構造を有し、電磁界遮蔽効果を備える。ＥＢＧ部材２０３は、第２の金属面２１０と、第２の金属面２１０を覆う第３の誘電体２１２と、第２の金属面２１０との間に、第３の誘電体２１２を介して形成される第２の金属パッチ２１４と、第３の誘電体２１２内に設けられ、第２の金属面２１０と第２の金属パッチ２１４を接続する第２の接続ビア２１６を備える。
【０１２７】
接続部材２００は、第６の実施形態と同様である。
【０１２８】
図３４は、本実施形態の遮蔽壁の模式図である。図３４（ａ）が上面図、図３４（ｂ）が側面図である。
【０１２９】
遮蔽壁１０７は、接続部材２００とＥＢＧ部材２０３とが交互に配置されて構成される。両端に、接続ピン取り付け部材１０５が配置される。
【０１３０】
第１の金属パッチ１１４が第１の金属面１１０よりも、第１の回路基板１９０の外側に向くよう接続部材２００が配置され、第２の金属パッチ２１４が第２の金属面２１０よりも、第１の回路基板１９０の内側に向くようＥＢＧ部材２０３が配置される。
【０１３１】
第１の金属面１１０と第２の金属面２１０は接続され、グラウンド電位に固定される。結果的に、第１の回路基板１９０の内側が、第１の回路基板１９０外周に設けられる凹凸形状の共通グラウンド面１１１で囲まれることになる。
【０１３２】
接続ピン取り付け部材１０５は、ネジ孔１０６が設けられる。接続ピン取り付け部材１０５は、例えば、樹脂、金属またはセラミックス等で形成される。
【０１３３】
複数の接続部材２００、２０３と、接続ピン取り付け部材１０５は、例えば、接着剤（図示せず）で固定される
【０１３４】
本実施形態の遮蔽壁を用いることにより、低損失で相互干渉を抑制した信号の伝送が可能になる。また、高い機械的強度で半導体デバイスをプリント配線基板に接続することが可能となる。
【０１３５】
本実施形態の積層構造体は、最上層のＥＢＧ構造体１９４と最下層のグラウンド基板１９８により上下方向に発生する電磁波ノイズが遮蔽される。そして、水平方向には、第１の回路基板１９０の外周に配置した遮蔽壁１０７内に形成された接続部材２００およびＥＢＧ構造体２０３に設けられたＥＢＧ構造で電磁波ノイズを吸収する効果が得られる。このため、第１の回路基板１９０で発生した電磁波ノイズを吸収する。よって、積層構造体内部で発生する電磁波ノイズは無反射で上下壁面、及び側壁に吸収される。接続部材２００に形成された信号線は、遮蔽壁１０７のＥＢＧ構造とグラウンド面の外側に配置されているため、電磁波ノイズの影響を受けない状態で三次元的な信号伝送が可能になる。
【０１３６】
次に、本実施形態の遮蔽壁の製造方法について説明する。図３５〜図４２は、本実施形態の遮蔽壁の製造方法の説明図である。
【０１３７】
まず、ガラス基板１４２上の粘着層１４４に、金属面１１０が上になるよう、接続部材２００を搭載する（図３５）。次に、誘電体１１９を形成する（図３６）。次に、粘着層１４４を剥離する（図３７）。
【０１３８】
次に、金属面１１０が互いに導通するよう共通グランド面１１１を形成する（図３８）。次に、ガラス基板１４２上の粘着層１４４に、共通グランド面１１１が横になるよう、個片化し接続部材２００を搭載する（図３９）。次に、仮接着剤１４６で接続部材２００を固定する（図４０）。
【０１３９】
その後、粘着層１４４を剥離し、誘電体１１９上にも共通グランド面１１１を形成する（図４１）。そして、仮接着剤１４６を剥離すると、共通グランド面１１１が三側面に形成された接続部材２００が得られる。その後、接続部材２００、ＥＢＧ部材２０３、および、接続ピン取り付け部材１０５を接着して連結させる。以上の製造方法により遮蔽壁１０７が製造される。
【０１４０】
（第１１の実施形態）
本実施形態の積層構造体は、第２の回路基板と、第２の回路基板の外周上に設けられる遮蔽壁を、さらに備える点、および、遮蔽壁の構成が異なる点で、第１０の実施形態と異なる。第１０の実施形態と重複する内容については記述を省略する。
【０１４１】
図４３は、本実施形態の積層構造体の模式図である。本実施形態の積層構造体は、第１の回路基板１９０と、第１の回路基板１９０上のＥＢＧ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｂａｎｄ  Ｇａｐ）構造体１９４とを備える。
【０１４２】
そして、第１の回路基板１９０のＥＢＧ構造体１９４と反対側に、すなわち、第１の回路基板１９０の下側に、ＥＢＧ構造体１９５を備える。さらに、ＥＢＧ構造体１９５の下に第２の回路基板１９２が設けられる。また、第２の回路基板１９２のＥＢＧ構造体１９５と反対側に、グラウンド基板１９８を備える。
【０１４３】
本実施形態の積層構造体は、高周波用の積層型の回路基板である。第１の回路基板１９０の外周上に遮蔽壁１０７が設けられる。第２の回路基板１９２の外周上に遮蔽壁１０８が設けられる。
【０１４４】
図４４は、本実施形態の遮蔽壁の構成部材の模式図である。図４４（ａ）がＥＢＧ部材、図４４（ｂ）が接続部材である。
【０１４５】
ＥＢＧ部材２０３は、マッシュルーム構造を有し、電磁界遮蔽効果を備える。ＥＢＧ部材２０３は、第２の金属面２１０と、第２の金属面２１０を覆う第３の誘電体２１２と、第２の金属面２１０との間に、第３の誘電体２１２を介して形成される第２の金属パッチ２１４と、第３の誘電体２１２内に設けられ、第２の金属面２１０と第２の金属パッチ２１４を接続する第２の接続ビア２１６を備える。
【０１４６】
接続部材２０４は、金属パッチ１４０上の第２の誘電体１１８および第２の信号線１２２を備えない点で、第１０の実施形態の接続部材２００と異なっている。
【０１４７】
図４５は、本実施形態の遮蔽壁の模式図である。図４５（ａ）が上面図、図４５（ｂ）が側面図である。
【０１４８】
遮蔽壁１０７、遮蔽壁１０８は、接続部材２０４とＥＢＧ部材２０３とが交互に配置されて構成される。両端に、接続ピン取り付け部材１０５が配置される。
【０１４９】
接続部材２０４の第１の金属パッチ１１４が第１の金属面１１０よりも、第１の回路基板１９０の外側に向くよう接続部材２００が配置され、ＥＢＧ部材２０３の第２の金属パッチ２１４が第２の金属面２１０よりも、第１の回路基板１９０の内側に向くようＥＢＧ部材２０３が配置される。
【０１５０】
第１の金属面１１０と第２の金属面２１０は接続され、グラウンド電位に固定される。結果的に、第１の回路基板１９０内側が、第１の回路基板１９０外周に設けられる凹凸形状の共通グラウンド面１１１で囲まれ、第２の回路基板１９２内側が、第２の回路基板１９２外周に設けられる凹凸形状の共通グラウンド面１１１で囲まれることになる。
【０１５１】
接続ピン取り付け部材１０５は、ネジ孔１０６が設けられる。接続ピン取り付け部材１０５は、例えば、樹脂、金属またはセラミックス等で形成される。
【０１５２】
複数の接続部材２００と、接続ピン取り付け部材１０５は、例えば、接着剤（図示せず）で固定される
【０１５３】
本実施形態の遮蔽壁１０７、遮蔽壁１０８を用いることにより、低損失で相互干渉を抑制した信号の伝送が可能になる。また、高い機械的強度で半導体デバイスをプリント配線基板に接続することが可能となる。
【０１５４】
本実施形態の積層構造体は、最上層のＥＢＧ構造体１９４と最下層のグラウンド基板１９８により上下方向に発生する電磁波ノイズが遮蔽される。そして、水平方向には、第１の回路基板１９０の外周に配置した遮蔽壁１０７内に形成された接続部材２０４およびＥＢＧ構造体２０３に設けられたＥＢＧ構造で電磁波ノイズを吸収する効果が得られる。このため、第１の回路基板１９０で発生した電磁波ノイズを吸収する。また、水平方向には、第２の回路基板１９２の外周に配置した遮蔽壁１０８内に形成された接続部材２０４およびＥＢＧ構造体２０３に設けられたＥＢＧ構造で電磁波ノイズを吸収する効果が得られる。このため、第２の回路基板１９２で発生した電磁波ノイズを吸収する。よって、積層構造体内部で発生する電磁波ノイズは無反射で上下壁面、及び側壁に吸収される。また、接続部材２０４に形成された信号線は、遮蔽壁１０７、１０８のＥＢＧ構造と共通グラウンド面１１１の外側に配置されているため、電磁波ノイズの影響を受けない状態で三次元的な信号伝送が可能になる。
【０１５５】
（第１２の実施形態）
本実施形態の積層構造体は、遮蔽壁の構成が、第１１の実施形態と異なる。第１１の実施形態と重複する内容については記述を省略する。
【０１５６】
図４６、図４７は、本実施形態の遮蔽壁の構成部材の模式図である。図４６（ａ）が第１のＥＢＧ部材、図４６（ｂ）が第２のＥＢＧ部材である。図４７は、接続部材である。
【０１５７】
第１のＥＢＧ部材２０３は、マッシュルーム構造を有し、電磁界遮蔽効果を備える。第１のＥＢＧ部材２０３は、第２の金属面２１０と、第２の金属面２１０を覆う第３の誘電体２１２と、第２の金属面２１０との間に、第３の誘電体２１２を介して形成される第２の金属パッチ２１４と、第３の誘電体２１２内に設けられ、第２の金属面２１０と第２の金属パッチ２１４を接続する第２の接続ビア２１６を備える。第２のＥＢＧ部材２０５は、第１のＥＢＧ部材２０３が２個連結した構成となっている。
【０１５８】
接続部材２０６は、金属面１１０との間に誘電体１２１を介して金属面１１３を備える点で、第１１の実施形態の接続部材２０４と異なっている。
【０１５９】
図４８は、本実施形態の遮蔽壁の模式図である。図４８（ａ）が上面図、図４８（６６ｂ）が側面図である。
【０１６０】
遮蔽壁は、接続部材２０６に第２のＥＢＧ構造体２０５が、金属面１１３と金属面２１０が接する向きで張り合わされる。そして、接続部材２０６と第１のＥＢＧ部材２０３とが交互に配置されて構成される。両端に、接続ピン取り付け部材１０５が配置される。
【０１６１】
第１の金属パッチ１１４が第１の金属面１１０よりも、第１の回路基板１９０の外側に向くよう接続部材２００が配置され、第２の金属パッチ２１４が第２の金属面２１０よりも、第１の回路基板１９０の内側に向くようＥＢＧ部材２０３が配置される。
【０１６２】
第１の金属面１１０と第２の金属面２１０は接続され、グラウンド電位に固定される。結果的に、第１の回路基板１９０内側が、第１の回路基板１９０外周に設けられる凹凸形状の共通グラウンド面１１１で囲まれ、第２の回路基板１９２内側が、第２の回路基板１９２外周に設けられる凹凸形状の共通グラウンド面１１１で囲まれることになる。
【０１６３】
接続ピン取り付け部材１０５は、ネジ孔１０６が設けられる。接続ピン取り付け部材１０５は、例えば、樹脂、金属またはセラミックス等で形成される。
【０１６４】
複数の接続部材２００と、接続ピン取り付け部材１０５は、例えば、接着剤（図示せず）で固定される
【０１６５】
本実施形態によっても第１２の実施形態と同様の効果が得られる。
【０１６６】
（第１３の実施形態）
従来、高周波信号を扱う高周波素子では、扱う信号が大きく（最大数Ｗ）、また周波数が高く（数百ＭＨｚから数百ＧＨｚ）、電気的視合成や損失低減、等の必要性のため、簡便なパッケージやモジュール化が特に困難であった。高周波素子は、個別の高周波信号処理用チップを、金属、セラミック、それらをパッケージ材に封入したあと、受動部品等、他の素子と同時に実装用基板に実装したモジュールとして構成する場合が多い。
【０１６７】
例えば、ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）と呼ばれる高周波チップは、入出力部における電気的なインピーダンス整合と、電気信号の挿入損失の低下とを両立するため、金属、セラミック、あるいはそれらの複合体材料により構成されたパッケージ材に、Ａｕ、Ａｕ（Ｓｎ）、等の材料によりダイボンディングされた後、Ａｕ線などによりワイヤボンディングされ、ハーメチックシールすることにより機密封止し、パッケージとして完成される。これらを、更にキャパシタ、インダクタ、抵抗、等とともにハンダ、ワイヤボンディング、等を用いて、実装用基板に実装し、相互に配線を施すことにより、全体として機能する高周波モジュールが完成することになる。高周波素子では、扱う周波数が数桁の範囲に広がっており、また通過するパワーも様々であるため、それぞれの使用状況に適したパッケージや実装方法を選択する必要がある。
【０１６８】
近年、高密度実装技術としてＳｏＣ（Ｓｙｓｔｅｍ  ｏｎ  Ｃｈｉｐ）、およびＳｉＰ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）が提案され、小型化、高集積化、多機能化、低コスト、等の観点から開発競争が活発化している。これらの技術においては機能の異なる複数の半導体チップが一個のパッケージやモジュールとして構成される。また、チップの接合技術としてワイヤボンディング以外に貫通電極、バンプ電極、基板の直接接合といった層間移動配線技術が使われている。
【０１６９】
層間移動配線の課題は大きく２つ存在する。第一の課題は、垂直方向に電位がゼロとなる配線の作製が困難なため、この方向に流れる電流経路が存在する場合、入力信号の損失が発生する。第二の課題は垂直方向に電流の経路を変換する際に、急激な電磁界の変化するため入力信号の損失が発生する、本実施形態が解決しようとする課題は、層間移動配線の技術を用いて、機能の異なる複数の半導体チップの接合において発生する入力信号の損失を改善することが可能な半導体装置およびその製造方法を提供することである。
【０１７０】
本実施形態の半導体装置は、半導体チップと、前記半導体チップの周辺部上に形成され、前記半導体チップよりも誘電率が低く、前記半導体チップの周辺部から内側に向かう傾斜面を有する絶縁層と、前記傾斜面上に形成される複数の配線層と、前記絶縁層上に設けられ、前記半導体チップとの間に中空部を形成し、前記配線層に接続される貫通ビアを有し、前記絶縁層よりも誘電率の高いキャップ部と、を備える。
【０１７１】
図４９は、本実施形態の半導体装置の模式図である。図４９（ａ）は模式断面図、図４９（ｂ）は模式平面図である。
【０１７２】
本実施の形態の半導体装置５００は、半導体チップの一例である高周波チップ３００を備える。高周波チップ３００は、例えば、ＧａＡｓ半導体チップである。高周波チップ３００は、その上面に、電極パッド３０２を備える。
【０１７３】
高周波チップ３００の周辺部上には、高周波チップ３００よりも誘電率が低い、絶縁層３０４が形成される。絶縁層３０４は、高周波チップ３００の周辺部から内側に向かう傾斜面を備える。絶縁層３０４は、例えば、樹脂である。例えば、ＰＭＭＡやエポキシ樹脂である。
【０１７４】
絶縁層３０４の傾斜面には、複数の配線層３０６が形成される。配線層３０６は金属配線である。複数の配線層３０６には、例えば、グラウンド線、電源線、信号線等が含まれる。
【０１７５】
絶縁層３０４上には、キャップ部３０８が形成される。キャップ部３０８は、絶縁層３０４よりも誘電率が高い。キャップ部３０８は高周波チップ３００との間に中空部３１０を形成する。キャップ部３０８は、例えば、高抵抗シリコンである。
【０１７６】
キャップ部３０８には、配線層３０６に接続される貫通ビア３１２が形成される。貫通ビア３１０は金属で形成される。
【０１７７】
次に、本実施形態の半導体装置の製造方法について説明する。図５０は、本実施形態の半導体装置の製造方法の説明図である。
【０１７８】
高周波チップ３００およびその電極パッド３０２上に、絶縁層３０４を形成する（図５０（ａ））。絶縁層３０４は、例えば、ポリイミドである。絶縁層３０４の厚さは、例えば、１０μｍ以上８０μｍ以下である。
【０１７９】
次に、絶縁層３０４をパターニングする（図５０（ｂ））。この際、絶縁層３０４が、高周波チップ３００の周辺部から内側に向かう傾斜面を備える加工する。絶縁層３０４がポリイミドの場合、フォトリソグラフィにより加工を行う。
【０１８０】
次に、高周波チップ３００、絶縁層３０４上に金属薄膜３１４を形成する（図５０（ｃ））。金属薄膜３１４は、例えば、スパッタ法で形成されるＣｕ（銅）膜である。Ｃｕ膜の厚さは、例えば、１μｍ程度である。
【０１８１】
次に、金属薄膜３１４上に、レジスト３１６でパターンを形成する（図５０（ｄ））。レジスト３１６の厚さは、例えば、１μｍ以上１０μｍ以下である。
【０１８２】
次に、金属薄膜３１４上に金属膜３１８を形成する（図５０（ｅ））。金属膜３１８は、例えば、電気めっき法により、Ｃｕ膜である。
【０１８３】
次に、レジスト３１６および金属薄膜３１４を除去する（図５０（ｆ））。これにより、電極パッド３０２に接続される配線層３０６が形成される。
【０１８４】
その後、貫通ビア３１２を備えるキャップ部３０８を絶縁層３０４上に形成する（図５０（ｇ））。キャップ部３０８は、例えば、フリップチップボンダや常温接合装置を用いて形成される。
【０１８５】
以上の工程により、図４９に示す本実施形態の半導体装置が製造される。
【０１８６】
次に、本実施形態の半導体装置の作用・効果について説明する。
【０１８７】
図５１は、シミュレーションに用いた構造を示す図である。図５１（ａ）が比較形態、図５１（ｂ）が本実施形態である。比較形態は、配線が直角に折れ曲がる形態である。２本のグラウンド線に挟まれる信号線の通過特性（Ｓ２１）をシミュレーションにより求める。本実施形態は、配線が傾斜面上に設けられる点で比較形態と異なっている。
【０１８８】
図５２は、シミュレーション結果を示す図である、信号線の通過特性を示す図である。実施形態（Ｎｅｗ  ｓｔｒｕｃｔｕｒｅ）は、比較形態（Ｃｏｎｖｅｎｔｉｏｎａｌ  ｓｔｒｕｃｔｕｒｅ）に比べ４ＧＨｚにおいて０．０１ｄＢ、１０ＧＨｚにおいて０．０６ｄＢの損失改善の効果がある。
【０１８９】
図５３は、損失の傾斜面の角度依存性を示す図である。傾斜面の角度は、絶縁層３０４の傾斜面の半導体チップ３００表面に対する傾斜角であり、図４９（ａ）に図示する角度θに相当する。
【０１９０】
図５３から明らかなように、傾斜面の角度が緩いほど、損失は低減する。損失低減の観点から傾斜角が４５度以下であることが望ましく、４０度以下であることがより望ましい。一方、加工上安定して傾斜面を形成する観点から、傾斜角は２０度以上であることが望ましい。
【０１９１】
本実施形態は、特に、半導体チップが高周波チップの場合に効果的である。
【０１９２】
損失を低減する観点から、絶縁層３０４の誘電率は４．２５以下であることが望ましい。
【０１９３】
以上、本実施形態によれば、入出力信号の損失を低減する半導体装置が実現される。
【０１９４】
（第１４の実施形態）
本実施形態の半導体装置は、第１３の実施形態の半導体装置を含む半導体モジュールである。第１３の実施形態と重複する内容については記述を省略する。
【０１９５】
図５４は、本実施形態の半導体装置の模式断面図である。半導体装置５００が樹脂層４０１に埋め込まれる。半導体装置５００上には、絶縁層４０２が形成される。絶縁層４０２には貫通電極４０３が設けられる。絶縁層４０２上には配線層４０４が形成される。配線層４０４および絶縁層４０２上には、絶縁層４０５が形成される。絶縁層４０５には貫通電極４０６が設けられる。絶縁層４０５上には配線層４０７が形成される。さらに、絶縁層と配線層が繰り返し設けられてもかまわない。
【０１９６】
以上、本実施形態によれば、入出力信号の損失を低減する半導体モジュールが実現される。
【０１９７】
実施形態では、半導体デバイスとして、疑似ＳＯＣを例に説明したが、疑似ＳＯＣに限らず、その他の半導体デバイスにも本実施形態を適用することは可能である。
【０１９８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１９９】
１０        誘電体
１２        貫通ビア
１４        第１の金属面
１６        第２の金属面
１６ａ      幅広部
１６ｂ      狭窄部
３４        第３の金属面
３６        第３の金属面
３８        第４の金属面
４０        第５の金属面
４２        第６の金属面
５４        アンテナ
５６        高周波チップ
９０        第１の回路基板
９２        第２の回路基板
１００      接続部材
１００ａ    接続部材
１００ｂ    接続部材
【図１】
2015065553.tif 000003
【図２】
2015065553.tif 000004
【図３】
2015065553.tif 000005
【図４】
2015065553.tif 000006
【図５】
2015065553.tif 000007
【図８】
2015065553.tif 000008
【図９】
2015065553.tif 000009
【図１０】
2015065553.tif 000010
【図１２】
2015065553.tif 000011
【図１３】
2015065553.tif 000012
【図１４】
2015065553.tif 000013
【図１５】
2015065553.tif 000014
【図１６】
2015065553.tif 000015
【図１７】
2015065553.tif 000016
【図１８】
2015065553.tif 000017
【図１９】
2015065553.tif 000018
【図２０】
2015065553.tif 000019
【図２１】
2015065553.tif 000020
【図２２】
2015065553.tif 000021
【図２３】
2015065553.tif 000022
【図２５】
2015065553.tif 000023
【図２６】
2015065553.tif 000024
【図２７】
2015065553.tif 000025
【図２８】
2015065553.tif 000026
【図２９】
2015065553.tif 000027
【図３０】
2015065553.tif 000028
【図３３】
2015065553.tif 000029
【図３４】
2015065553.tif 000030
【図３５】
2015065553.tif 000031
【図３６】
2015065553.tif 000032
【図３７】
2015065553.tif 000033
【図３８】
2015065553.tif 000034
【図３９】
2015065553.tif 000035
【図４０】
2015065553.tif 000036
【図４１】
2015065553.tif 000037
【図４２】
2015065553.tif 000038
【図４４】
2015065553.tif 000039
【図４５】
2015065553.tif 000040
【図４６】
2015065553.tif 000041
【図４７】
2015065553.tif 000042
【図４８】
2015065553.tif 000043
【図４９】
2015065553.tif 000044
【図５０】
2015065553.tif 000045
【図５４】
2015065553.tif 000046
【図６】
2015065553.tif 000047
【図７】
2015065553.tif 000048
【図１１】
2015065553.tif 000049
【図２４】
2015065553.tif 000050
【図３１】
2015065553.tif 000051
【図３２】
2015065553.tif 000052
【図４３】
2015065553.tif 000053
【図５１】
2015065553.tif 000054
【図５２】
2015065553.tif 000055
【図５３】
2015065553.tif 000056