(57)【要約】【課題】回路部の導体損失を低減し、高周波特性と信頼性を向上させ、充填材を堆積させるのが容易な半導体装置及びその製造方法を得る。【解決手段】ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるバッファ層２がＳｉ基板１の第１の主表面上に形成されている。ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ≠ｙ）からなるエピタキシャル結晶成長層５がバッファ層２の上に形成されている。トランジスタ８がエピタキシャル結晶成長層５に形成されている。充填材１６がＳｉ基板１の第２の主表面からバッファ層２に達する貫通孔１５に充填されている。充填材１６はバッファ層２と同じ組成比ｘのＡｌｘＧａ１−ｘＮからなる。【選択図】図２
2015065233.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第１及び第２の主表面を持つＳｉ基板と、
前記Ｓｉ基板の前記第１の主表面上に形成され、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるバッファ層と、
前記バッファ層の上に形成され、ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ≠ｙ）からなるエピタキシャル結晶成長層と、
前記エピタキシャル結晶成長層に形成されたトランジスタと、
前記Ｓｉ基板の前記第２の主表面から前記バッファ層に達する貫通孔に充填され、前記バッファ層と同じ組成比ｘのＡｌｘＧａ１−ｘＮからなる充填材とを備えることを特徴とする半導体装置。
【請求項２】
前記貫通孔及び前記充填材は、前記トランジスタのソース電極の下方には設けられておらず、前記トランジスタのドレイン電極の下方に設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記Ｓｉ基板の前記第２の主表面から前記トランジスタのソースパッドに達するソースバイアホールの内壁と前記Ｓｉ基板の前記第２の主表面に設けられ、前記ソースパッドに接続された金属膜を更に備えることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記Ｓｉ基板はｎ型であり、前記トランジスタのソースパッドの直下の前記バッファ層及び前記エピタキシャル結晶成長層に設けられた開口を介して前記ソースパッドが前記Ｓｉ基板に直接コンタクトしていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
前記Ｓｉ基板はｎ型であり、前記トランジスタのソース電極の直下の前記バッファ層及び前記エピタキシャル結晶成長層に設けられた開口を介して前記ソース電極が前記Ｓｉ基板に直接コンタクトしていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項６】
前記Ｓｉ基板の抵抗率は１０４Ωｃｍ以下であることを特徴とする請求項１〜５の何れか１項に記載の半導体装置。
【請求項７】
前記バッファ層はＡｌＮであることを特徴とする請求項１〜６の何れか１項に記載の半導体装置。
【請求項８】
互いに対向する第１及び第２の主表面を持つＳｉ基板の前記第１の主表面上に、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるバッファ層を形成する工程と、
前記バッファ層の上に、ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ≠ｙ）からなるエピタキシャル結晶成長層を形成する工程と、
前記エピタキシャル結晶成長層にトランジスタを形成する工程と、
前記バッファ層をストッパー層として用いて、前記第２の主表面から前記Ｓｉ基板をエッチングして前記貫通孔を形成する工程と、
前記貫通孔に前記バッファ層と同じ組成比ｘのＡｌｘＧａ１−ｘＮからなる充填材を充填する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項９】
前記充填材を充填する工程は、
前記充填材を前記Ｓｉ基板の前記第２の主面上及び前記貫通孔内に形成する工程と、
前記Ｓｉ基板の前記第２の主面上に形成された前記充填材を削って平坦化する工程とを有することを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記充填材の充填にスパッタ又はＣＶＤを用いることを特徴とする請求項８又は９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｓｉ基板上に設けたＧａＮ又はＡｌＧａＮからなるエピタキシャル結晶成長層に形成された電界効果トランジスタ、及び電界トランジスタを有するＭＭＩＣに関する。
【背景技術】
【０００２】
Ｓｉ基板上にＧａＮ又はＡｌＧａＮからなるエピタキシャル結晶成長層を形成し、そのエピタキシャル結晶成長層に電界効果トランジスタを形成した半導体装置が知られている（例えば、特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２０６１４２号公報
【特許文献２】特開２０１０−６７６６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の半導体装置では、トランジスタ部、パッド部、配線部、受動回路部の下は、数μｍの厚みのＧａＮ又はＡｌＧａＮを含むエピ層を介して、１００μｍ程度のＳｉ基板が存在している。Ｓｉ基板の抵抗率は、高抵抗のものでも１０ｅ４Ωｃｍ程度であり、高周波帯域用の半導体装置に用いられている半絶縁性ＧａＡｓ基板やＳｉＣ基板に比べ、４〜５桁も抵抗率が低い。このため、回路部における導体損失が大きくなってしまう。
【０００５】
通常、半導体装置は基板裏面をグランドにするが、ＧａＮ系エピ層は通常数μｍ程度の厚さしかない。このため、Ｓｉ基板の抵抗率が低いと、ドレイン電極と基板裏面との間の浮遊容量（Ｃｄｓ）が、通常高周波帯域用の増幅器に用いられる半絶縁性のＧａＡｓ基板又はＳｉＣ基板を用いた半導体装置よりも大きくなり、高周波特性が劣化する。
【０００６】
また、Ｓｉの熱伝導率は１．５Ｗ／ｃｍ・Ｋ程度であり、ＧａＮ又はＡｌＧａＮ系半導体装置の基板として用いられるＳｉＣに比べ、熱伝導率が低い。このため、トランジスタ内部にて発生した熱が逃げにくく、半導体装置の熱抵抗が上昇してしまう。特に高出力用増幅器として用いる場合、動作時のジャンクション温度が上昇してしまい信頼性の低下を招く問題がある。
【０００７】
このため、特許文献１、２では、Ｓｉ基板の一部をＳｉよりも絶縁性が高く、かつ熱伝導率が高い充填材で充填させることで、回路部の導体損失を低減し、トランジスタ下部における浮遊容量（Ｃｄｓなど）の増大を抑制して高周波特性を向上させていた。Ｓｉ基板を残さない方が高耐圧・高周波動作できるため、これらの文献ではＳｉ基板の裏面からエピタキシャル結晶成長層に達する貫通孔を形成し、その貫通孔に充填材を充填していた。しかし、エピタキシャル結晶成長層と充填材の格子定数が異なり、欠陥が発生するため、充填材を堆積させるのが難しいという問題があった。
【０００８】
本発明は、上述のような課題を解決するためになされたもので、その目的は回路部の導体損失を低減し、高周波特性と信頼性を向上させ、充填材を堆積させるのが容易な半導体装置及びその製造方法を得るものである。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置は、互いに対向する第１及び第２の主表面を持つＳｉ基板と、前記Ｓｉ基板の前記第１の主表面上に形成され、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるバッファ層と、前記バッファ層の上に形成され、ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ≠ｙ）からなるエピタキシャル結晶成長層と、前記エピタキシャル結晶成長層に形成されたトランジスタと、前記Ｓｉ基板の前記第２の主表面から前記バッファ層に達する貫通孔に充填され、前記バッファ層と同じ組成比ｘのＡｌｘＧａ１−ｘＮからなる充填材とを備えることを特徴とする。
【発明の効果】
【００１０】
本発明ではＳｉ基板の貫通孔にバッファ層と同じ組成比ｘのＡｌｘＧａ１−ｘＮからなる充填材を充填させるため、回路部の導体損失を低減し、高周波特性と信頼性を向上させ、充填材を堆積させるのが容易である。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る半導体装置を示す上面図である。
【図２】図１のＩ−ＩＩに沿った断面図である。
【図３】本発明の実施の形態２に係る半導体装置を示す断面図である。
【図４】本発明の実施の形態３に係る半導体装置を示す断面図である。
【図５】本発明の実施の形態４に係る半導体装置を示す断面図である。
【図６】本発明の実施の形態５に係る半導体装置を示す断面図である。
【図７】本発明の実施の形態６に係る半導体装置を示す断面図である。
【図８】本発明の実施の形態７に係る半導体装置を示す断面図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態に係る半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１３】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す上面図である。図２は図１のＩ−ＩＩに沿った断面図である。Ｓｉ基板１は互いに対向する第１及び第２の主表面を持つ。ＡｌＮからなるバッファ層２がＳｉ基板１の第１の主表面上の全面に均一に形成されている。バッファ層２上に、順に積層されたＧａＮ層３とＡｌＧａＮ層４を有するエピタキシャル結晶成長層５が形成されている。
【００１４】
エピタキシャル結晶成長層５の一部に活性層領域６が形成され、活性層領域６の周りに絶縁領域７が絶縁注入などにより形成されている。トランジスタ８がエピタキシャル結晶成長層５に形成されている。具体的には、活性層領域６上に、ゲート電極９と、その両側に配置されたソース電極１０とドレイン電極１１とにより一対を成す電界効果トランジスタが並列に並んでいる。これら活性層領域６と３つの電極が並列に並んだ領域にて動作領域を形成している。この動作領域を挟み対局する位置に１つ以上のゲートパッド１２と１つ以上のドレインパッド１３が配置されている。
【００１５】
動作領域内の全てのゲート電極９は、動作領域の外側で一つにまとめられ、ゲートパッド１２に接続され、同様に動作領域内の全てのドレイン電極１１は、動作領域の外側で一つにまとめられ、ドレインパッド１３に接続される。また、ソース電極１０は、通常ゲートパッド１２の横に設けられたソースパッド１４に接続される。ソース電極１０とソースパッド１４を接続する配線電極は、ゲート電極９を束ねている配線電極上に絶縁膜及び空気を介して配置されている。
【００１６】
Ｓｉ基板１の第２の主表面からバッファ層２に達する貫通孔１５が設けられている。この貫通孔１５にＡｌＮからなる充填材１６が充填されている。なお、各層の上記の物質は一例に過ぎず、バッファ層２はＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）、エピタキシャル結晶成長層５はＡｌｙＧａ１−ｙＮ（０≦ｙ≦１，ｘ≠ｙ）、充填材１６はバッファ層２と同じ組成比ｘのＡｌｘＧａ１−ｘＮからなる。
【００１７】
続いて、上記の半導体装置の製造方法を説明する。まず、Ｓｉ基板１の第１の主表面上にＡｌＮのバッファ層２を形成する。次に、バッファ層２の上にエピタキシャル結晶成長層５を形成する。次に、エピタキシャル結晶成長層５にトランジスタ８を形成する。次に、Ｓｉ基板１の第２の主面において、活性層領域６の下方以外の領域をレジストでマスキングした後、バッファ層２をストッパー層として用いて、第２の主表面から活性層領域６の下のＳｉ基板１の一部をＳＦ６などのフッ素系ガスによりドライエッチングして貫通孔１５を形成する。次に、スパッタ又はＣＶＤを用いて、貫通孔１５にＡｌＮの充填材１６を充填する。
【００１８】
本実施の形態では、Ｓｉ基板１の一部を除去して、Ｓｉよりも絶縁性が高く、かつ熱伝導率が高いＡｌｘＧａ１−ｘＮからなる充填材１６で充填する。これにより、回路部の導体損失を低減し、トランジスタ下部における浮遊容量（Ｃｄｓなど）の増大を抑制して高周波特性を向上させることができる。また、トランジスタ８内部から発生する熱を充填材１６を介して効率よくパッケージの金属ベースへと放熱させることができるため、信頼性の低下を防ぐことができる。
【００１９】
また、充填材１６はバッファ層２と同じ組成比ｘのＡｌｘＧａ１−ｘＮからなる。従って、バッファ層２と充填材１６が格子整合しているため、充填材１６の堆積が容易である。
【００２０】
また、従来装置では、高周波特性を少しでもよくするために、抵抗率が１０２〜１０４Ωｃｍの高抵抗Ｓｉ基板を用いていた。しかし、本実施の形態では、トランジスタ下部及び回路部、配線部の下は、絶縁性が高い材料で充填されているため、それ以外の部分でＳｉ基板１の抵抗率が低くても、半導体装置の高周波特性には影響を与えない。そこで、Ｓｉ基板１の抵抗率を１０４Ωｃｍ以下としても、半絶縁性基板並みの優れた高周波特性を得ることができる。
【００２１】
通常、高出力用の増幅器として用いられる半導体装置においては、高出力を得るために動作電圧を１０Ｖ以上の高電圧状態で動作させることが多い。そこで、ｐ型のＳｉ基板１を用いてもよい。これにより、高電界がかかるゲート・ドレイン間にて発生したホールをソース電極１０の下のｐ型のＳｉ基板１から短距離にて裏面に引き抜くことができる。よって、高電界印加時にトランジスタ内部で生じたホールが、特にゲート電極９下のエピタキシャル結晶成長層内に溜まるのを抑制できる。この結果、活性層領域６にて均一に信頼性の向上を図ることができる。
【００２２】
また、窒化物のバッファ層２をストッパー層として用いてＳｉ基板１をエッチングすることで、貫通孔１５の形成が容易になる。
【００２３】
実施の形態２．
図３は、本発明の実施の形態２に係る半導体装置を示す断面図である。本実施の形態では、貫通孔１５及び充填材１６は、ソース電極１０の下方には設けられておらず、トランジスタ８のドレイン電極１１の下方に設けられている。
【００２４】
高周波特性の劣化の原因となるのは、ドレイン電極１１と基板裏面との間の容量Ｃｄｓの増大であるため、ドレイン電極１１においてＳｉ基板１の一部を除去して充填材１６で置き換えればよい。これにより、実施の形態１と同様に高周波特性を向上することができる。さらに、充填材１６として堆積するＡｌＮ層の厚みは実施の形態１では数μｍ程度であるが、本実施の形態では更に薄くすることができるため、充填材１６の形成が容易である。
【００２５】
実施の形態３．
図４は、本発明の実施の形態３に係る半導体装置を示す断面図である。Ｓｉ基板１の第２の主表面からトランジスタ８のソースパッド１４に達するソースバイアホール１７が絶縁領域７に設けられている。Ａｕメッキなどの金属膜１８が、ソースバイアホール１７の内壁とＳｉ基板１の第２の主表面に設けられ、ソースパッド１４に接続されている。金属膜１８により接地点までの距離を減らすことができるため、ソースインダクタンスを低減し、高周波特性を向上させることができる。
【００２６】
実施の形態４．
図５は、本発明の実施の形態４に係る半導体装置を示す断面図である。充填材１６を充填する際に、まず充填材１６をＳｉ基板１の第２の主面上及び貫通孔１５内に形成する。次に、Ｓｉ基板１の第２の主表面に形成された充填材１６を研削又はＣＭＰなどを用いて削って平坦化する。ドレイン電極１１下のみ充填材１６を埋めこんだ状態でソースバイアホール１７を形成する。基板裏面の余分なＡｌＮを削り取ることでフラットな裏面を形成できるため、アセンブリ性に優れた半導体装置を得ることができる。
【００２７】
実施の形態５．
図６は、本発明の実施の形態５に係る半導体装置を示す断面図である。ｎ型のＳｉ基板１を用いる。絶縁領域７内のソースパッド１４の直下のバッファ層２及びエピタキシャル結晶成長層５に設けられた開口を介してソースパッド１４がｎ型のＳｉ基板１に直接コンタクトしている。これにより、表面のソースパッド１４はｎ型のＳｉ基板１を介して基板裏面の金属膜１８と接続されるため、ソースバイアホール１７が不要となる。よって、実施の形態４と同様の効果を得つつ、半導体装置作製工程を簡略化することができる。
【００２８】
実施の形態６．
図７は、本発明の実施の形態６に係る半導体装置を示す断面図である。ｎ型のＳｉ基板１を用いる。活性層領域６内の各ソース電極１０の直下のバッファ層２及びエピタキシャル結晶成長層５に設けられた開口を介してソース電極１０がｎ型のＳｉ基板１に直接コンタクトしている。これにより、表面のソース電極１０はｎ型のＳｉ基板１を介して基板裏面の金属膜１８と接続されるため、絶縁領域７のソースパッド１４が不要となり、チップパターンを縮小化できる。また、各ソース電極１０から最短距離にて金属膜１８までの導通が図れる。これにより、配線ロス、インダクタンスを低減することができ、更に高周波特性を向上させることができる。
【００２９】
実施の形態７．
図８は、本発明の実施の形態７に係る半導体装置を示す断面図である。実施の形態１のＡｌＮからなる充填材１６の代わりに、貫通孔１５内に１層目にダイヤモンド薄膜１９、２層目にＡｌＮ又はＣｕの充填材２０を充填する。ダイヤモンドは半導体の中でも優れた絶縁性と熱伝導性を持つ。このため、高周波特性を更に向上させ、かつトランジスタ８内部から発生する熱を効率よく放熱させることができる。なお、ダイヤモンドだけで貫通孔１５を埋め込むと費用がかかるので、２層目にＡｌＮ又はＣｕの充填材２０を堆積させている。
【符号の説明】
【００３０】
１  Ｓｉ基板、２  バッファ層、５  エピタキシャル結晶成長層、８  トランジスタ、１０  ソース電極、１１  ドレイン電極、１４  ソースパッド、１５  貫通孔、１６，２０  充填材、１７  ソースバイアホール、１８  金属膜、１９  ダイヤモンド薄膜
【図１】
2015065233.tif 000003
【図２】
2015065233.tif 000004
【図３】
2015065233.tif 000005
【図４】
2015065233.tif 000006
【図５】
2015065233.tif 000007
【図６】
2015065233.tif 000008
【図７】
2015065233.tif 000009
【図８】
2015065233.tif 000010