(57)【要約】      （修正有）【課題】高品位画像を可能にする事ができる電気光学装置及びその駆動方法を提供する。【解決手段】保持容量素子をなす第一電極と、第二電極とを備えた電気光学装置２００の駆動方法は、第一極性にて第一画像を表示する際には、第一電極を第二電位から第一電位へと変える第一ステップと、画素トランジスターを介して画素電極に第一の画像信号を供給する第二ステップと、を含み、第一ステップは、第二ステップより先に、若しくは第二ステップとほぼ同時に、開始される。保持容量素子に印加される電位差は第一の画像信号の電位と第一電位との差と小さくなるので、保持容量素子の誘電体膜を薄くする事ができる。その結果、高精細化を進めて画素４１が小さくなっても、容量不足に起因する表示不良が抑制される。【選択図】図２
2015219474.tif 000002
【特許請求の範囲】
【請求項１】
画素トランジスターと保持容量素子と電気光学素子とを備えた電気光学装置の駆動方法であって、
前記保持容量素子は、第一電極と、第二電極と、前記第一電極と前記第二電極との間に配置された誘電体膜と、を有し、
前記電気光学素子は、画素電極と、共通電極と、前記画素電極と前記共通電極との間に配置された電気光学材料とを有し、
前記画素トランジスターのソースドレインの一方と前記第二電極と前記画素電極とが電気的に接続されており、
第一極性にて第一画像を表示する際には、前記第一電極を第二電位から第一電位へと変える第一ステップと、
前記画素トランジスターを介して前記画素電極に第一の画像信号を供給する第二ステップと、を含み、
前記第一ステップは、前記第二ステップより先に、若しくは前記第二ステップとほぼ同時に、開始される事を特徴とする電気光学装置の駆動方法。
【請求項２】
前記第一極性と異なる第二極性にて第二画像を表示する際には、前記第一電極を前記第一電位から前記第二電位へと変える第三ステップと、
前記画素トランジスターを介して前記画素電極に第二の画像信号を供給する第四ステップと、を含み、
前記第三ステップは、前記第四ステップより先に、若しくは前記第四ステップとほぼ同時に、開始される事を特徴とする請求項１に記載の電気光学装置の駆動方法。
【請求項３】
前記画像信号は第二画像電位と第一画像電位との間の電位を取り、
前記共通電極には共通電位が供給され、
前記第二電位は前記第二画像電位と前記共通電位との間の電位であり、
前記第一電位は前記第一画像電位と前記共通電位との間の電位である事を特徴とする請求項１又は２に記載の電気光学装置の駆動方法。
【請求項４】
前記第二電位は前記第二画像電位と前記共通電位との平均電位にほぼ等しく、
前記第一電位は前記第一画像電位と前記共通電位との平均電位にほぼ等しい事を特徴とする請求項３に記載の電気光学装置の駆動方法。
【請求項５】
走査線と、前記走査線に走査信号を供給する走査線駆動回路と、信号線と、前記信号線に画像信号を供給する信号線駆動回路と、保持容量線と、前記保持容量線に保持容量信号を供給する保持容量線駆動回路と、画素トランジスターと、保持容量素子と、電気光学素子と、を備え、
前記保持容量素子は、第一電極と、第二電極と、前記第一電極と前記第二電極との間に配置された誘電体膜と、を有し、
前記電気光学素子は、画素電極と、共通電位が供給される共通電極と、前記画素電極と前記共通電極との間に配置された電気光学材料とを有し、
前記画素トランジスターのソースドレインの一方と前記第二電極と前記画素電極とが電気的に接続されており、前記画素トランジスターのソースドレインの他方と前記信号線とが電気的に接続されており、前記画素トランジスターのゲートと前記走査線とが電気的に接続されており、
前記第一電極と前記保持容量線とが電気的に接続されており、
前記画像信号は第二画像電位と第一画像電位との間の電位を取り、
前記共通電位は前記第二画像電位と前記第一画像電位との間の電位を取り、
前記保持容量信号は第二電位と第一電位との間の電位を取り、
前記第二電位は前記第二画像電位と前記共通電位との間の電位であり、
前記第一電位は前記第一画像電位と前記共通電位との間の電位である事を特徴とする電気光学装置。
【請求項６】
前記第二電位は前記第二画像電位と前記共通電位との平均電位にほぼ等しく、
前記第一電位は前記第一画像電位と前記共通電位との平均電位にほぼ等しい事を特徴とする請求項５に記載の電気光学装置。
【請求項７】
前記共通電位は前記第二画像電位と前記第一画像電位との平均電位にほぼ等しい事を特徴とする請求項５又は６に記載の電気光学装置。
【請求項８】
極性信号線を更に備え、
前記保持容量線駆動回路は記憶回路と電位変換回路とを含み、
前記保持容量線駆動回路の入力は、前記記憶回路の入力で、前記極性信号線に電気的に接続されており、
前記保持容量線駆動回路の出力は、前記電位変換回路の出力で、前記保持容量線に電気的に接続されており、
前記記憶回路の出力と前記電位変換回路の入力とが電気的に接続されており、
前記記憶回路にはサンプリング信号として前記走査信号が供給される事を特徴とする請求項５乃至７のいずれか一項に記載の電気光学装置。
【請求項９】
前記走査線はｍ本備えられており（ｍは２以上の整数）、
前記走査線駆動回路は、走査方向の開始側から見てｉ行目の走査線と（ｉは１からｍ迄の任意の整数）、ｉ＋ｋ行目の保持容量線駆動回路と（ｋは０から３迄の任意の整数）、に同一の走査信号を供給する事を特徴とする請求項５乃至７のいずれか一項に記載の電気光学装置。
【請求項１０】
請求項１乃至４のいずれか一項に記載の電気光学装置の駆動方法にて駆動される電気光学装置を備えた事を特徴とする電子機器。
【請求項１１】
請求項５乃至９のいずれか一項に記載の電気光学装置を備えた事を特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電気光学装置の駆動方法、及び電子機器に関する。
【背景技術】
【０００２】
表示機能が付いた電子機器では、透過型電気光学装置や反射型電気光学装置が使用されている。これらの電気光学装置に光が照射され、電気光学装置により変調された透過光や反射光が表示画像となったり、或いはスクリーンに投影されて投射画像となったりしている。この様な電子機器に使用される電気光学装置としては液晶装置が知られており、これは液晶の誘電異方性と液晶層に於ける光の旋光性とを利用して画像を形成する物である。液晶装置では、画像表示領域に走査線と信号線とが配置され、これらの交点に画素が行列状に配置されている。画素には画素トランジスターと保持容量素子とが設けられ、画素トランジスターを介して各画素に画像信号が供給され、この画像信号を保持容量素子が保持する事で画像が形成される。
【０００３】
この様な液晶装置は、例えば、特許文献１に記載されている。特許文献１に記載の液晶装置では、保持容量素子の一方の電極には１フレーム期間に渡って固定電位が供給され、保持容量素子の他方の電極には画像信号が供給されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１９６３５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載されている電気光学装置では、画素の高精細化を進め難いと云う課題があった。保持容量素子には画像信号の電位と固定電位との差に相当する電圧が掛かる為に、保持容量素子を構成する誘電体膜は、簡単には、薄くされ得ない。一方、画素の高精細化を進めると、保持容量素子の面積は減少する。これら二点に依って、高精細化を進めると、保持容量素子の容量値が減少し、画像信号を安定的に保持し難くなっていた。液晶装置では画像信号を保持できないと、表示不良が発生する。従って、高精細化の進展と共に容量値が低下し、表示不良を招きかねない状況にあった。換言すると、従来の電気光学装置では、高精細画像を高い表示品位にて表示する事が困難であると云う課題があった。
【課題を解決するための手段】
【０００６】
本発明は、前述の課題の少なくとも一部を解決する為になされたものであり、以下の形態又は適用例として実現する事が可能である。
【０００７】
（適用例１）  本適用例に係わる電気光学装置の駆動方法は、画素トランジスターと保持容量素子と電気光学素子とを備えた電気光学装置の駆動方法であって、保持容量素子は、第一電極と、第二電極と、第一電極と第二電極との間に配置された誘電体膜と、を有し、電気光学素子は、画素電極と、共通電極と、画素電極と共通電極との間に配置された電気光学材料とを有し、画素トランジスターのソースドレインの一方と第二電極と画素電極とが電気的に接続されており、第一極性にて第一画像を表示する際には、第一電極を第二電位から第一電位へと変える第一ステップと、画素トランジスターを介して画素電極に第一の画像信号を供給する第二ステップと、を含み、第一ステップは、第二ステップより先に、若しくは第二ステップとほぼ同時に、開始される事を特徴とする。
この方法によれば、保持容量素子に印加される電位差は第一の画像信号の電位と第一電位との差と小さくなるので、保持容量素子の誘電体膜を薄くする事ができる。その結果、高精細化を進めても、保持容量素子が有する容量値を比較的大きく保つ事ができる。即ち、高精細化を進めても低容量値に起因する表示不良の発生を抑制する事ができ、高解像度で表示不良が抑制された優良な電気光学装置を実現する事ができる。
【０００８】
（適用例２）  上記適用例１に記載の電気光学装置の駆動方法に於いて、第一極性と異なる第二極性にて第二画像を表示する際には、第一電極を第一電位から第二電位へと変える第三ステップと、画素トランジスターを介して画素電極に第二の画像信号を供給する第四ステップと、を含み、第三ステップは、第四ステップより先に、若しくは第四ステップとほぼ同時に、開始される事が好ましい。
この方法によれば、保持容量素子に印加される電位差は第二の画像信号の電位と第二電位との差と小さくなるので、保持容量素子の誘電体膜を薄くする事ができる。その結果、高精細化を進めても、保持容量素子が有する容量値を比較的大きく保つ事ができる。即ち、高精細化を進めても低容量値に起因する表示不良の発生を抑制する事ができ、高解像度で表示不良が抑制された優良な電気光学装置を実現する事ができる。
【０００９】
（適用例３）  上記適用例１又は２に記載の電気光学装置の駆動方法に於いて、画像信号は第二画像電位と第一画像電位との間の電位を取り、共通電極には共通電位が供給され、第二電位は第二画像電位と共通電位との間の電位であり、第一電位は第一画像電位と共通電位との間の電位である事が好ましい。
この方法によれば、第一の画像信号は第一画像電位と共通電位との間の表示階調に応じた電位となり、一方で、第一電位は第一画像電位と共通電位との間にある固定電位となる。又、第二の画像信号は第二画像電位と共通電位との間の表示階調に応じた電位となり、一方で、第二電位は第二画像電位と共通電位との間にある固定電位となる。従って、保持容量素子に印加される電位差を小さくする事ができる。
【００１０】
（適用例４）  上記適用例３に記載の電気光学装置の駆動方法に於いて、第二電位は第二画像電位と共通電位との平均電位にほぼ等しく、第一電位は第一画像電位と共通電位との平均電位にほぼ等しい事が好ましい。
この方法によれば、保持容量素子に印加される電位差を、第二画像電位と共通電位との電位差の半分程度、又は、第一画像電位と共通電位との電位差の半分程度、と小さくする事ができる。
【００１１】
（適用例５）  本適用例に係わる電気光学装置は、走査線と、走査線に走査信号を供給する走査線駆動回路と、信号線と、信号線に画像信号を供給する信号線駆動回路と、保持容量線と、保持容量線に保持容量信号を供給する保持容量線駆動回路と、画素トランジスターと、保持容量素子と、電気光学素子と、を備え、保持容量素子は、第一電極と、第二電極と、第一電極と第二電極との間に配置された誘電体膜と、を有し、電気光学素子は、画素電極と、共通電位が供給される共通電極と、画素電極と共通電極との間に配置された電気光学材料とを有し、画素トランジスターのソースドレインの一方と第二電極と画素電極とが電気的に接続されており、画素トランジスターのソースドレインの他方と信号線とが電気的に接続されており、画素トランジスターのゲートと走査線とが電気的に接続されており、第一電極と保持容量線とが電気的に接続されており、画像信号は第二画像電位と第一画像電位との間の電位を取り、共通電位は第二画像電位と第一画像電位との間の電位を取り、保持容量信号は第二電位と第一電位との間の電位を取り、第二電位は第二画像電位と共通電位との間の電位であり、第一電位は第一画像電位と共通電位との間の電位である事を特徴とする。
この構成によれば、画像信号が第一画像電位と共通電位との間の表示階調に応じた電位の際に、第一電位を第一画像電位と共通電位との間にある固定電位とする事ができる。又、画像信号が第二画像電位と共通電位との間の表示階調に応じた電位の際に、第二電位を第二画像電位と共通電位との間にある固定電位とする事ができる。従って、保持容量素子に印加される電位差を小さくする事ができ、保持容量素子の誘電体膜を薄くする事ができる。その結果、高精細化を進めても、保持容量素子が有する容量値を比較的大きく保つ事ができる。即ち、高精細化を進めても低容量値に起因する表示不良の発生を抑制する事ができ、解像度が高く表示不良が抑制された優良な電気光学装置を実現する事ができる。
【００１２】
（適用例６）  上記適用例５に記載の電気光学装置に於いて、第二電位は第二画像電位と共通電位との平均電位にほぼ等しく、第一電位は第一画像電位と共通電位との平均電位にほぼ等しい事が好ましい。
この構成によれば、保持容量素子に印加される電位差を、第二画像電位と共通電位との電位差の半分程度、又は、第一画像電位と共通電位との電位差の半分程度、と小さくする事ができる。
【００１３】
（適用例７）  上記適用例５又は６に記載の電気光学装置に於いて、共通電位は第二画像電位と第一画像電位との平均電位にほぼ等しい事が好ましい。
この構成によれば、第一極性にて第一画像を表示する際に電気光学材料に印加される電界と、第一極性と異なる第二極性にて第二画像を表示する際に電気光学材料に印加される電界と、をほぼ対称とする事ができる。従って、電気光学材料の一方向電界による劣化を抑制する事ができる。
【００１４】
（適用例８）  上記適用例５乃至７のいずれか一項に記載の電気光学装置に於いて、極性信号線を更に備え、保持容量線駆動回路は記憶回路（Ｄラッチ回路）と電位変換回路とを含み、保持容量線駆動回路の入力は、記憶回路（Ｄラッチ回路）の入力で、極性信号線に電気的に接続されており、保持容量線駆動回路の出力は、電位変換回路の出力で、保持容量線に電気的に接続されており、記憶回路（Ｄラッチ回路）の出力と電位変換回路の入力とが電気的に接続されており、記憶回路（Ｄラッチ回路）にはサンプリング信号として走査信号が供給される事が好ましい。
この構成によれば、保持容量線駆動回路は、極性信号をラッチした後に電位変換を行った信号を保持容量信号として、走査信号の選択状態に同期して、保持容量線に供給するので、簡単な構成で、保持容量線に第二電位若しくは第一電位を供給する事ができる。
【００１５】
（適用例９）  上記適用例５乃至７のいずれか一項に記載の電気光学装置に於いて、走査線はｍ本備えられており（ｍは２以上の整数）、走査線駆動回路は、走査方向の開始側から見てｉ行目の走査線と（ｉは１からｍ迄の任意の整数）、ｉ＋ｋ行目の保持容量線駆動回路と（ｋは０から３迄の任意の整数）、に同一の走査信号を供給する事が好ましい。
この構成によれば、表示画像を乱す事なく、解像度が高く表示不良が抑制された優良な電気光学装置を実現する事ができる。
【００１６】
（適用例１０）  適用例１乃至４のいずれか一項に記載の電気光学装置の駆動方法にて駆動される電気光学装置を備えた事を特徴とする電子機器。
この構成によれば、解像度が高く表示不良が抑制された優良な電気光学装置を備えた電子機器を実現する事ができる。
【００１７】
（適用例１１）  適用例５乃至９のいずれか一項に記載の電気光学装置を備えた事を特徴とする電子機器。
この構成によれば、解像度が高く表示不良が抑制された優良な電気光学装置を備えた電子機器を実現する事ができる。
【図面の簡単な説明】
【００１８】
【図１】電子機器の一例である投射型表示装置（３板式のプロジェクター）の模式図。
【図２】電気光学装置の回路ブロック図。
【図３】画素の回路図。
【図４】液晶装置の模式断面図。
【図５】実施形態１に係わる保持容量線駆動回路を説明した回路図。
【図６】実施形態１に係わる電気光学装置の駆動方法を説明した図。
【図７】実施形態２に係わる保持容量線駆動回路を説明した回路図。
【図８】実施形態２に係わる電気光学装置の駆動方法を説明した図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態について、図面を参照して説明する。尚、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。
【００２０】
（実施形態１）
「電子機器の概要」
図１は、電子機器の一例である投射型表示装置（３板式のプロジェクター）の模式図である。以下、図１を参照して電子機器の構成を説明する。
【００２１】
電子機器（投射型表示装置１０００）は、３枚の電気光学装置２００（図２参照、以下、第一パネル２０１、第二パネル２０２、第三パネル２０３と略称する）と、これら電気光学装置２００に制御信号を供給する制御装置３０と、を少なくとも有している。第一パネル２０１と第二パネル２０２と第三パネル２０３とは、相異なる表示色（赤色や緑色、青色）に対応する３個の電気光学装置２００である。以下、特に第一パネル２０１と第二パネル２０２と第三パネル２０３とを区別する必要がなければ、これらを纏めて単に電気光学装置２００と称する。
【００２２】
照明光学系１１００は、照明装置（光源）１２００からの出射光のうち赤色成分ｒを第一パネル２０１に供給し、緑色成分ｇを第二パネル２０２に供給し、青色成分ｂを第三パネル２０３に供給する。各電気光学装置２００は、照明光学系１１００から供給される各色光を表示画像に応じて変調する光変調器（ライトバルブ）として機能する。投射光学系１３００は、各電気光学装置２００からの出射光を合成して投射面１４００に投射する。
【００２３】
「電子機器の回路構成」
図２は、電気光学装置の回路ブロック図である。次に、図２を参照して電気光学装置２００の回路ブロック構成を説明する。
【００２４】
図２に示す様に、電気光学装置２００は表示領域４０と駆動部５０とを少なくとも具備している。電気光学装置２００の表示領域４０には、相交差する複数の走査線４２と複数の信号線４３とが形成され、走査線４２と信号線４３との各交差に対応して画素４１が行列状に配列されている。表示領域４０の画素４１には共通電極４７が配置されると共に、表示領域４０には、各走査線４２に対応して、保持容量線４９１が形成されている。走査線４２と保持容量線４９１とは行方向に延在しており、信号線４３は列方向に延在している。本明細書では、行方向をＸ軸に平行な方向とし、列方向をＹ軸に平行な方向としている。表示領域４０には、ｍ本の走査線４２とｍ＋ｋ本の保持容量線４９１とｎ本の信号線４３とが形成されている（ｍは２以上の整数、ｎは２以上の整数、ｋは０から３迄の任意の整数）。尚、本実施形態では、ｍ＝２１６８で、ｎ＝４１１２、ｋ＝１を例として、電気光学装置２００を説明する。この場合、２１６８行×４１１２列の表示領域４０に対し、２１６０行×４０９６行の所謂４Ｋ画像が表示される。
【００２５】
表示領域４０には駆動部５０から各種信号が供給され、画像が表示領域４０に表示される。即ち、駆動部５０は、複数の走査線４２と複数の信号線４３と複数の保持容量線４９１とに駆動信号を供給し、共通電極４７に共通電位Ｖｃｏｍ（本実施形態では、一例として、Ｖｃｏｍ＝７Ｖ）を供給する。具体的に、駆動部５０は、各画素４１を駆動する駆動回路５１と、駆動回路５１に表示用信号を供給する表示用信号供給回路３２と、フレーム画像等を記憶する記憶回路３３と、を含んで構成される。記憶回路３３に一時的に記憶されたフレーム画像から、表示用信号供給回路３２は表示用信号（画像信号やクロック信号等）を作製し、これを駆動回路５１に供給する。表示用信号供給回路３２は、又、プリチャージ信号も作製し、これを駆動回路５１に供給しても良い。
【００２６】
駆動回路５１は走査線駆動回路５２と信号線駆動回路５３と保持容量線駆動回路５４とを含んで構成される。走査線駆動回路５２は画素４１を行方向に選択又は非選択とする走査信号を各走査線４２に出力し、走査線４２はこの走査信号を画素４１に伝える。言い換えると、走査信号は選択状態と非選択状態とを有しており、走査線４２は、走査線駆動回路５２からの走査信号を受けて、適宜選択され得る。選択状態に於ける走査信号は高電圧系第一電位（本実施形態では、高電位ＶＨＨ、一例としてＶＨＨ＝１５Ｖ）である。又、非選択状態に於ける走査信号は高電圧系第二電位（本実施形態では、低電位ＶＬＬ、一例としてＶＬＬ＝０Ｖ）である。尚、走査線４２の内でｉ行目の走査線４２に供給される走査信号を特定する際には、ｉ行目の走査信号Ｇｉと表記する。走査線駆動回路５２は不図示のシフトレジスター回路を備えており、シフトレジスター回路をシフトする信号が、一段毎にシフト出力信号として出力される。このシフト出力信号を用いて走査信号が形成される。
【００２７】
信号線駆動回路５３は、不図示の、シフトレジスター回路、或いはデコーダー回路、或いはデマルチプレクサー回路等、を備えており、走査線４２の選択に同期して、ｎ本の信号線４３の各々にプリチャージ信号や画像信号を供給する。画像信号は第二画像電位（本実施形態では、低ヴィデオ電位ＶＶＬ、一例としてＶＶＬ＝２Ｖ）と第一画像電位（本実施形態では、高ヴィデオ電位ＶＶＨ、一例としてＶＶＨ＝１２Ｖ）との間で、表示階調に応じた電位を取る。共通電位Ｖｃｏｍは第二画像電位（低ヴィデオ電位ＶＶＬ）と第一画像電位（高ヴィデオ電位ＶＶＨ）との間の電位を取る。具体的に、高ヴィデオ電位ＶＶＨは共通電位Ｖｃｏｍよりも高電位であり、低ヴィデオ電位ＶＶＬは共通電位Ｖｃｏｍよりも低電位である（ＶＶＨ＞Ｖｃｏｍ＞ＶＶＬ）。
【００２８】
更には、共通電位Ｖｃｏｍは第二画像電位（低ヴィデオ電位ＶＶＬ）と第一画像電位（高ヴィデオ電位ＶＶＨ）との平均電位にほぼ等しい事が好ましい（Ｖｃｏｍ＝（ＶＶＬ＋ＶＶＨ）／２、本実施形態では、一例としてＶｃｏｍ＝７Ｖ）。斯うすると、第一極性（本実施形態では、一例として、正極性）にて第一画像（第一フレームでの画像）を表示する際に電気光学材料に印加される電界と、第一極性と異なる第二極性（本実施形態では、負極性）にて第二画像（第二フレームでの画像）を表示する際に電気光学材料に印加される電界と、をほぼ対称とする事ができるからである。従って、電気光学材料の一方向電界による劣化を抑制する事ができる。
【００２９】
又、高ヴィデオ電位ＶＶＨは高電位ＶＨＨよりも低く、高電位ＶＨＨを高ヴィデオ電位ＶＶＨと画素トランジスター４４（図３参照）の閾値電圧Ｖｔｈとの和以上の値とするのが、画像信号を画素４１に効率的に書き込む点で好ましい（ＶＨＨ≧ＶＶＨ＋Ｖｔｈ）。又、低ヴィデオ電位ＶＶＬは低電位ＶＬＬよりも高く、低ヴィデオ電位ＶＶＬと低電位ＶＬＬとの差が高ヴィデオ電位ＶＶＨと高電位ＶＨＨとにほぼ等しい事が、電気光学材料に印加する電界を対称とする点から好ましい（ＶＶＬ−ＶＬＬ＝ＶＨＨ−ＶＶＨ＞０）。尚、信号線４３の内でｊ列目の信号線４３に供給される画像信号を特定する際には、ｊ列目の画像信号Ｓｊと表記する。
【００３０】
保持容量線駆動回路５４は、走査線駆動回路５２からの走査信号を受けて、行毎に分けられた保持容量線４９１の其々に、行固有の保持容量信号を出力する。保持容量線４９１はこの保持容量信号をその行の画素４１に伝える。保持容量信号は第二電位（本実施形態では、低保持電位ＶＳＬ）と第一電位（本実施形態では、高保持電位ＶＳＨ）との間の電位を取り、フレーム周期の期間で第二電位（低保持電位ＶＳＬ）と第一電位（高保持電位ＶＳＨ）とが切り替えられる。第二電位（低保持電位ＶＳＬ）は第二画像電位（低ヴィデオ電位ＶＶＬ）と共通電位Ｖｃｏｍとの間の電位であり（ＶＶＬ＜ＶＳＬ＜Ｖｃｏｍ）、第一電位（高保持電位ＶＳＨ）は第一画像電位（高ヴィデオ電位ＶＶＨ）と共通電位Ｖｃｏｍとの間の電位である（Ｖｃｏｍ＜ＶＳＨ＜ＶＶＨ）。第二電位（低保持電位ＶＳＬ）を第二画像電位（低ヴィデオ電位ＶＶＬ）と共通電位Ｖｃｏｍとの平均電位にほぼ等しくし（ＶＳＬ＝（ＶＶＬ＋Ｖｃｏｍ）／２、本実施形態では、一例としてＶＳＬ＝４．５Ｖ）、第一電位（高保持電位ＶＳＨ）を第一画像電位（高ヴィデオ電位ＶＶＨ）と共通電位Ｖｃｏｍとの平均電位にほぼ等しくするのが（ＶＳＨ＝（ＶＶＨ＋Ｖｃｏｍ）／２、本実施形態では、一例としてＶＳＨ＝９．５Ｖ）、保持容量素子に印加される電圧を小さくする点から特に好ましい。尚、保持容量線４９１の内でｉ行目の保持容量線４９１に供給される保持容量信号を特定する際には、ｉ行目の保持容量信号ＳＬｉと表記する。
【００３１】
一枚の表示画像は１フレーム期間に形成される。１フレーム期間には各走査線４２が少なくとも一度は選択される。通常は、各走査線４２が一度ずつ選択される。一つの走査線が選択される期間を水平走査期間と呼ぶので、１フレーム期間には少なくともｍ個の水平走査期間が含まれる。１行目走査線４２から順にｍ行目の走査線４２まで（或いは、ｍ行目走査線４２から順に１行目の走査線４２まで）順次走査線４２が選択されて１フレーム期間が構成されるので、フレーム期間を垂直走査期間とも呼ぶ。又、保持容量信号は２フレーム期間にて一周期を為すので、保持容量信号の周波数はフレーム周波数の半分である。
【００３２】
本実施形態では電気光学装置２００は素子基板６２（図４参照）を用いて形成され、駆動回路５１はこの素子基板６２に薄膜トランジスター等の薄膜素子を用いて形成されている。表示用信号供給回路３２と記憶回路３３とが制御装置３０に含まれており、制御装置３０は単結晶半導体基板に形成される半導体集積回路で構成されている。素子基板６２には実装領域２０（図４参照）が設けられており、実装領域２０に配置された端子とフレキシブルプリント基板（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔｓ；  ＦＰＣ）とを介して制御装置３０から表示用信号が駆動回路５１に供給される。
【００３３】
「画素の構成」
図３は、各画素の回路図である。次に、図３を参照して画素４１の構成を説明する。
【００３４】
本実施形態の電気光学装置２００は液晶装置であり、電気光学材料は液晶４６となる。図３に示す様に、各画素４１は、電気光学素子（本実施形態では、液晶素子ＣＬ）と、画素トランジスター４４と、保持容量素子４９とを含んで構成される。
【００３５】
液晶素子ＣＬは相対向する画素電極４５と共通電極４７とを有し、これら両電極間には電気光学材料である液晶４６が配置されている。その結果、画素電極４５と共通電極４７との間に印加される電界に応じて液晶４６を通過する光の透過率が変化する事になる。尚、電気光学材料としては、液晶４６に代わり、電気泳動材料を用いても良い。その場合、電気光学装置２００は電気泳動装置となり、電子書籍などに使用される。或いは、電気光学材料としては、液晶４６に代わり、有機ＥＬ材料を用いても良い。その場合、電気光学装置２００は有機ＥＬ装置となり、スマートフォンやタブレット端末等に使用される。
【００３６】
以下、ｉ行ｊ列に位置する画素４１に関して説明する。ｉ行ｊ列の画素４１の画素トランジスター４４は、ｉ行目の走査線４２にゲートが接続されたＮ型の薄膜トランジスターで構成され、液晶素子ＣＬとｊ列目の信号線４３との間に介在して両者の電気的な接続（導通／非導通）を制御する。即ち、画素トランジスター４４のゲートはｉ行目の走査線４２に電気的に接続され、画素トランジスター４４のソースドレインの一方は保持容量素子４９の第二電極９２と画素電極４５とに電気的に接続され、画素トランジスター４４のソースドレインの他方はｊ列目の信号線４３に電気的に接続されている。保持容量素子４９は、第一電極９１と、第二電極９２と、第一電極９１と第二電極９２との間に配置された誘電体膜と、を有している。保持容量素子４９の第一電極９１はｉ行目の保持容量線４９１に電気的に接続される。保持容量線４９１には保持容量線駆動回路５４からｉ行目の保持容量信号ＳＬｉが供給される。斯うして、画素４１（液晶素子ＣＬ）は、ｉ行目の走査信号Ｇｉが選択状態となって画素トランジスター４４がオン状態とされた際に、信号線４３へ供給されている電位（ｊ列目の画像信号Ｓｊ）を保持容量素子４９に保持し、この画像信号に応じた表示を行う。この際に、画素トランジスター４４がオン状態になるのに先立って、或いは、オン状態になるのとほぼ同時に、ｉ行目の保持容量信号ＳＬｉは切り替わっている。後述する様に、保持容量信号は画像信号に応じて異なる為、保持容量素子４９に印加される電圧（第一電極９１と第二電極９２との電位差）が小さくなり、それ故に、誘電体膜を薄くする事が可能となる。従って、高精細化が進められて画素４１が小さくなっても、画素４１との狭い領域に大きな容量値を有する保持容量素子が形成される事になり、高解像度で、表示不良が抑制された優良な電気光学装置が実現する。
【００３７】
尚、本明細書にて、端子１と端子２とが電気的に接続されているとは、端子１と端子２とが同じ論理状態（設計概念上の電位）になり得る事を意味している。具体的には、端子１と端子２とが配線により直に接続されている場合の他に、抵抗素子やスイッチング素子等を介して接続されている場合を含む。即ち、端子１での電位と端子２での電位とが多少異なっていても、回路上で同じ論理を持たせる場合、端子１と端子２とは電気的に接続されている事になる。従って、例えば、図３に示す様に、信号線４３と画素電極４５との間に画素トランジスター４４が配置された場合も、画素トランジスター４４がオン状態では、信号線４３の画像信号が画素電極４５に供給されるので、信号線４３と画素電極４５とは電気的に接続されている事になる。
【００３８】
又、本明細書にて、ほぼ等しいとは、設計概念上等しいとの意味である。即ち、設計概念上意図的に異ならせている場合以外はほぼ等しいと言え、ＡとＢとが僅かな誤差を以て異なっていても、概念上等しければ、ほぼ等しいと言える。
【００３９】
「液晶装置の構造」
図４は液晶装置の模式断面図である。以下、液晶装置の断面構造を、図４を参照して説明する。尚、以下の形態において、「○○上に」と記載された場合、○○の上に接する様に配置される場合、又は、○○の上に他の構成物を介して配置される場合、又は、○○の上に一部が接する様に配置され一部が他の構成物を介して配置される場合、を表すものとする。
【００４０】
電気光学装置２００（液晶装置）では、一対の基板を構成する素子基板６２と対向基板６３とが、平面視で略矩形枠状に配置されたシール材６４にて貼り合わされている。液晶装置は、シール材６４に囲まれた領域内に液晶４６が封入された構成になっている。液晶４６としては、例えば、正の誘電率異方性を有する液晶材料が用いられる。液晶装置は、シール材６４の内周近傍に沿って遮光性材料からなる平面視矩形枠状の遮光膜４８が対向基板６３に形成されており、この遮光膜４８の内側の領域が表示領域４０となっている。遮光膜４８は、例えば、遮光性材料であるアルミニウム（Ａｌ）で形成されており、対向基板６３側の表示領域４０の外周を区画する様に設けられている。
【００４１】
図４に示す様に、素子基板６２の液晶４６側には、複数の画素電極４５が形成されており、これら画素電極４５を覆う様に第１配向膜６５が形成されている。画素電極４５は、インジウム錫酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ、ＩＴＯ）等の透明導電材料からなる導電膜である。一方、対向基板６３の液晶４６側には、遮光膜４８が形成され、その上に平面ベタ状の共通電極４７が形成されている。そして、共通電極４７上には、第２配向膜６６が形成されている。共通電極４７は、ＩＴＯ等の透明導電材料からなる導電膜である。
【００４２】
液晶装置は透過型であって、素子基板６２及び対向基板６３における光の入射側と出射側とにそれぞれ偏光板（図示せず）等が配置されて用いられる。尚、液晶装置の構成は、これに限定されず、反射型や半透過型の構成であっても良い。
【００４３】
「保持容量線駆動回路」
図５は、実施形態１に係わる保持容量線駆動回路を説明した回路図である。次に、図５を参照して保持容量線駆動回路５４を説明する。
【００４４】
図５に示す様に、電気光学装置２００は極性信号線５５を備えており、極性信号線５５には極性信号ＰＯＬが供給される。保持容量線駆動回路５４は記憶回路（一例として、Ｄラッチ回路５４１）と電位変換回路５４２とを含み、保持容量線駆動回路５４の入力部（Ｎｏｄｅ１）は、Ｄラッチ回路５４１の入力部で、極性信号線５５に電気的に接続されている。一方、保持容量線駆動回路５４の出力部（Ｎｏｄｅ４）は、電位変換回路５４２の出力部で、保持容量線４９１に電気的に接続されている。ｉ行目に位置する保持容量線駆動回路５４の出力部はｉ行目の保持容量線４９１に電気的に接続されており、ｉ行目の保持容量線４９１にｉ行目の保持容量信号ＳＬｉを出力する。Ｄラッチ回路５４１の出力部と電位変換回路５４２の入力部とが電気的に接続されており（Ｎｏｄｅ２）、Ｄラッチ回路５４１のサンプリング信号受信部（Ｎｏｄｅ３）にはサンプリング信号が入力される。
【００４５】
ｉ行目の保持容量信号ＳＬｉを出力するｉ行目の保持容量線駆動回路５４へのサンプリング信号は、ｉ−ｋ行目の走査信号Ｇｉ−ｋである（ｋは０から３迄の任意の整数、本実施形態では、一例としてｋ＝１）。言い換えると、走査線駆動回路５２は、ｉ行目の走査線と（ｉは１からｍ迄の任意の整数）、ｉ＋ｋ行目の保持容量線駆動回路と（ｋは０から３迄の任意の整数）、に同一のｉ行目の走査信号Ｇｉを供給する。尚、ｉ−ｋの値が０の場合、０行目の走査信号Ｇ０（図６参照）を作り、これをｉ行目の保持容量線駆動回路５４に供給しても良いし、ｍ行目の走査信号Ｇｍ（本実施形態では、２１６８行目の走査信号Ｇ２１６８）をｉ行目の保持容量線駆動回路５４に供給しても良い。同様に、ｉ−ｋの値が−１の場合、−１行目の走査信号Ｇ−１を作り、これをｉ行目の保持容量線駆動回路５４に供給しても良いし、ｍ−１行目の走査信号Ｇｍ−１（本実施形態では、２１６７行目の走査信号Ｇ２１６７）をｉ行目の保持容量線駆動回路５４に供給しても良い。又、ｉ−ｋの値が−２の場合、−２行目の走査信号Ｇ−２を作り、これをｉ行目の保持容量線駆動回路５４に供給しても良いし、ｍ−２行目の走査信号Ｇｍ−２（本実施形態では、２１６６行目の走査信号Ｇ２１６６）をｉ行目の保持容量線駆動回路５４に供給しても良い。
【００４６】
Ｄラッチ回路５４１とは、記憶素子をサンプリング信号にて制御可能にした回路素子である。ｉ行目の保持容量線駆動回路５４のＤラッチ回路５４１は、具体的には、サンプリング信号受信部（Ｎｏｄｅ３）に供給されるサンプリング信号がアクティブ（ｉ−ｋ行目の走査信号Ｇｉ−ｋが選択状態）の期間には、Ｄラッチ回路５４１の入力部のデータ（極性信号ＰＯＬ）をそのままＤラッチ回路５４１の出力部に出力し、サンプリング信号が非アクティブ（ｉ−ｋ行目の走査信号Ｇｉ−ｋが非選択状態）の期間には、サンプリング信号が非アクティブになる直前のＤラッチ回路５４１の入力部のデータ（極性信号ＰＯＬ）を保持して、Ｄラッチ回路５４１の出力部に出力する回路素子である。以下に本実施形態でのＤラッチ回路５４１の一例を示すが、上述の機能を満たせば、以下の一例にＤラッチ回路５４１の回路構成が限定される事はなく、様々な回路構成が可能である。
【００４７】
本実施形態では、Ｄラッチ回路５４１の各々は、少なくとも第一クロックドインバーターＣＩＶＴ１と第一インバーターＩＶＴ１と第二クロックドインバーターＣＩＶＴ２とを含んでいる。第一クロックドインバーターＣＩＶＴ１のクロック信号にはサンプリング信号が供給され、第二クロックドインバーターＣＩＶＴ２のクロック信号にはサンプリング信号の反転信号が供給される。本実施形態では、サンプリング信号からその反転信号を作る為に、Ｄラッチ回路５４１の各々は更に第二インバーターＩＶＴ２を含んでいる。
【００４８】
第一クロックドインバーターＣＩＶＴ１と第一インバーターＩＶＴ１とは、Ｄラッチ回路５４１の入力部とＤラッチ回路５４１の出力部との間で直列に電気的に接続されている。即ち、第一クロックドインバーターＣＩＶＴ１の入力部がＤラッチ回路５４１の入力部であり、第一クロックドインバーターＣＩＶＴ１の出力部と第一インバーターＩＶＴ１の入力部とが電気的に接続され、第一インバーターＩＶＴ１の出力部がＤラッチ回路５４１の出力部である。Ｄラッチ回路５４１内で、第二クロックドインバーターＣＩＶＴ２の出力部と第一インバーターＩＶＴ１の入力部と第一クロックドインバーターＣＩＶＴ１の出力部とが電気的に接続され、第二クロックドインバーターＣＩＶＴ２の入力部と第一インバーターＩＶＴ１の出力部とが電気的に接続されて、Ｄラッチ回路５４１の出力部となっている。
【００４９】
電位変換回路５４２はＤラッチ回路５４１の出力の電位を変換する回路で、本実施形態では出力電位が第一電位（本実施形態では、高保持電位ＶＳＨ）と第二電位（低保持電位ＶＳＬ）とになるバッファー回路である。具体的に、本実施形態の電位変換回路５４２は第三インバーターＩＶＴ３と第四インバーターＩＶＴ４とを含み、第三インバーターＩＶＴ３と第四インバーターＩＶＴ４とは、電位変換回路５４２の入力部と電位変換回路５４２の出力部との間で直列に電気的に接続されている。
【００５０】
Ｄラッチ回路５４１と電位変換回路５４２の第三インバーターＩＶＴ３とには高電圧系第一電位（本実施形態では、高電位ＶＨＨ、一例としてＶＨＨ＝１５Ｖ）と高電圧系第二電位（本実施形態では、低電位ＶＬＬ、一例としてＶＬＬ＝０Ｖ）とが供給されているので、第三インバーターＩＶＴ３の出力電位は、高電圧系第一電位と高電圧系第二電位との間にある。一方、電位変換回路５４２の第四インバーターＩＶＴ４には第一電位（本実施形態では、高保持電位ＶＳＨ、一例としてＶＳＨ＝９．５Ｖ）と第二電位（低保持電位ＶＳＬ、一例としてＶＳＬ＝４．５Ｖ）とが供給されているので、第四インバーターＩＶＴ４の出力電位は、第一電位と第二電位との間となる。この様に、高電圧系第一電位付近の信号を第一電位付近の信号に電位変換し、高電圧系第二電位付近の信号を第二電位付近の信号に電位変換するのが、電位変換回路５４２の機能である。この機能を満たせば、電位変換回路５４２の回路構成は上述の構成に限定されず、様々な回路構成が可能である。例えば、第三インバーターＩＶＴ３にも第一電位と第二電位とを供給する構成としても良いし、或いは電位変換回路５４２に含まれるバッファー回路を複数個としても良い。
【００５１】
この様に、保持容量線駆動回路５４は、極性信号ＰＯＬをラッチした後に電位変換を行った信号を保持容量信号として、走査信号の選択状態に同期して、保持容量線４９１に供給するので、簡単な構成で、保持容量線４９１に第二電位若しくは第一電位を供給する事ができる訳である。
【００５２】
「駆動方法」
図６は、実施形態１に係わる電気光学装置の駆動方法を説明した図である。次に、図６を参照して電気光学装置２００の駆動方法を説明する。尚、以下の説明では、画素電極４５と共通電極４７との電位差が小さい際に黒表示を行うノーマリーブラックモードを例として説明するが、無論、本発明は画素電極４５と共通電極４７との電位差が小さい際に白表示を行うノーマリーホワイトモードにも適応可能である。又、図６には、判り易くする為に、電位値の一例を記載してあるが、各電位値は前述の関係を満たせば、これらの一例に捕らわれない。
【００５３】
図６には、１行１列に位置する画素４１（ＰＩＸ（１，１））が、第１のフレーム期間Ｆｒａｍｅ１にて正極性（Ｐｏｓｉｔｉｖｅ）で白表示（Ｗｈｉｔｅ）をし、第２のフレーム期間Ｆｒａｍｅ２にて負極性（Ｎｅｇａｔｉｖｅ）で白表示（Ｗｈｉｔｅ）をし、第３のフレーム期間Ｆｒａｍｅ３にて正極性（Ｐｏｓｉｔｉｖｅ）で白表示（Ｗｈｉｔｅ）をし、２行１列に位置する画素４１（ＰＩＸ（２，１））が、第１のフレーム期間Ｆｒａｍｅ１にて正極性（Ｐｏｓｉｔｉｖｅ）で黒表示（Ｂｌａｃｋ）をし、第２のフレーム期間Ｆｒａｍｅ２にて負極性（Ｎｅｇａｔｉｖｅ）で黒表示（Ｂｌａｃｋ）をし、第３のフレーム期間Ｆｒａｍｅ３にて正極性（Ｐｏｓｉｔｉｖｅ）で黒表示（Ｂｌａｃｋ）を行う場合を、一例としたタイミングチャートを描いてある。尚、フレーム期間の開始時刻は各行毎に異なり、具体的にはｉ行目の画素４１群に対しては、ｉ行目の走査信号Ｇｉが選択状態になった瞬間からｉ行目のフレーム期間が開始される。図６には一例として、１行目のフレーム期間が示されている。
【００５４】
図６に示す様に、まず、第一極性（本実施形態では、正極性）にて第一フレーム期間に表示される第一画像を表示する際には、第一電極９１の電位を第二電位（本実施形態では、低保持電位ＶＳＬ、一例としてＶＳＬ＝４．５Ｖ）から第一電位（本実施形態では、高保持電位ＶＳＨ、一例としてＶＳＨ＝９．５Ｖ）へと変える第一ステップを行う。次に、画素トランジスター４４を介して画素電極４５に第一の画像信号を供給する第二ステップを行う。この際に、第一ステップは、第二ステップより先に、若しくは第二ステップとほぼ同時に、開始される。本実施形態ではｋ＝１で有るので、第一ステップは第二ステップより１水平期間分だけ先に開始されている。
【００５５】
第一の画像信号とは第一極性に於ける画像信号である。即ち、第一の画像信号とは、第一極性にて画像が表示される際に画素電極４５に供給される画像信号であり、第一画像電位（本実施形態では、高ヴィデオ電位ＶＶＨ、一例としてＶＶＨ＝１２Ｖ）と共通電位Ｖｃｏｍ（本実施形態では、一例としてＶｃｏｍ＝７Ｖ）との間の表示階調に応じた電位となる。従って、正極性のノーマリーブラックモードでは、例えば白表示する際には高ヴィデオ電位ＶＶＨに近い電位が画像信号となり、黒表示する際には共通電位Ｖｃｏｍに近い電位が画像信号となる。一方で、第一フレーム期間に、第一電位（本実施形態では、高保持電位ＶＳＨ、一例としてＶＳＨ＝９．５Ｖ）は第一画像電位（本実施形態では、高ヴィデオ電位ＶＶＨ、一例としてＶＶＨ＝１２Ｖ）と共通電位Ｖｃｏｍとの間にある固定電位であるので、保持容量素子に印加される電圧は小さくなる。例えば、本実施形態の様に第一電位を第一画像電位と共通電位Ｖｃｏｍとの平均電位にほぼ一致させている場合、保持容量素子に印加される電圧は、最大でＶＶＨ−ＶＳＨ＝ＶＳＨ−Ｖｃｏｍ＝（ＶＶＨ−Ｖｃｏｍ）／２（本実施形態の例では、２．５Ｖ）と小さくなる。
【００５６】
第一極性と異なる第二極性（本実施形態では、負極性）にて第一フレーム期間に第二画像を表示する際には、第一電極９１の電位を第一電位（本実施形態では、高保持電位ＶＳＨ、一例としてＶＳＨ＝９．５Ｖ）から第二電位（本実施形態では、低保持電位ＶＳＬ、一例としてＶＳＬ＝４．５Ｖ）へと変える第三ステップを行う。次に、画素トランジスター４４を介して画素電極４５に第二の画像信号を供給する第四ステップを行う。この際に、第三ステップは、第四ステップより先に、若しくは第四ステップとほぼ同時に、開始される。本実施形態ではｋ＝１で有るので、第三ステップは第四ステップより１水平期間分だけ先に開始されている。
【００５７】
第二の画像信号とは第二極性に於ける画像信号である。即ち、第二の画像信号とは、第二極性にて画像が表示される際に画素電極４５に供給される画像信号であり、第二画像電位（本実施形態では、低ヴィデオ電位ＶＶＬ、一例としてＶＶＬ＝２Ｖ）と共通電位Ｖｃｏｍ（本実施形態では、一例としてＶｃｏｍ＝７Ｖ）との間の表示階調に応じた電位となる。従って、負極性のノーマリーブラックモードでは、例えば白表示する際には低ヴィデオ電位ＶＶＬに近い電位が画像信号となり、黒表示する際には共通電位Ｖｃｏｍに近い電位が画像信号となる。一方で、第二フレーム期間に、第二電位（本実施形態では、低保持電位ＶＳＬ、一例としてＶＳＬ＝４．５Ｖ）は第二画像電位（本実施形態では、低ヴィデオ電位ＶＶＬ、一例としてＶＶＬ＝２Ｖ）と共通電位Ｖｃｏｍとの間にある固定電位であるので、保持容量素子に印加される電圧は小さくなる。例えば、本実施形態の様に第二電位を第二画像電位と共通電位Ｖｃｏｍとの平均電位にほぼ一致させている場合、保持容量素子に印加される電圧は、最大でＶｃｏｍ−ＶＳＬ＝ＶＳＬ−ＶＶＬ＝（Ｖｃｏｍ−ＶＶＬ）／２（本実施形態の例では、２．５Ｖ）と小さくなる。
【００５８】
極性信号ＰＯＬは１フレーム期間毎に高電圧系第一電位と高電圧系第二電位とを切り替え、２フレーム期間にて一周期を為す。従って、極性信号ＰＯＬの周波数はフレーム周波数の半分である。
【００５９】
ここで、本実施形態の電気光学装置２００と従来の液晶装置との比較を行う。尚、以下の説明では、説明を判り易くする為に、従来の液晶装置にも本願と同じ構成要件には同じ名称と同じ符番とを用いる。従来の液晶装置で極性反転駆動を行った際には、保持容量素子４９に印加される電圧が最小となるのは、保持容量線４９１の電位を高ヴィデオ電位ＶＶＨ（今の例では、ＶＶＨ＝１２Ｖ）と低ヴィデオ電位ＶＶＬ（今の例では、ＶＶＬ＝２Ｖ）との平均電位（今の例では、（ＶＶＨ＋ＶＶＬ）／２＝７Ｖ）とした際である。この際に、保持容量素子４９に印加される最大電圧は（ＶＶＨ−ＶＶＬ）／２＝Ｖｃｏｍ−ＶＶＬで、今の例では５Ｖとなる。これに対して、本実施形態の電気光学装置２００では、保持容量素子に印加される最大電圧は、（ＶＶＨ−Ｖｃｏｍ）／２＝（Ｖｃｏｍ−ＶＶＬ）／２で、今の例では、２．５Ｖと半減される。これにより、従来の液晶装置での保持容量素子４９の誘電体膜に比べて、本実施形態の電気光学装置２００での保持容量素子４９の誘電体膜は、厚みを半減させる事が可能となり、同じ面積では、保持容量素子４９が有する容量値は従来の倍になる訳である。
【００６０】
具体的に駆動方法の一例を見る。図６に示す様に、保持容量線駆動回路５４がラッチ動作を行うタイミングは前段の行に属する画素４１が書き込まれる時である。例えば正極性の書き込みの際には、時刻ｔ１で１行目の保持容量線駆動回路５４のラッチ動作が行われる。その結果、時刻ｔ１から時刻ｔ２の間、極性信号ＰＯＬが高電圧系第一電位（本実施形態では、高電位ＶＨＨ、一例としてＶＨＨ＝１５Ｖ）の状態が１行目のＤラッチ回路５４１に格納され、１行目の保持容量線４９１に１行目の保持容量信号ＳＬ１として、第一電位（本実施形態では、高保持電位ＶＳＨ、一例としてＶＳＨ＝９．５Ｖ）が供給される。
【００６１】
続いて時刻ｔ２から時刻ｔ３の間に１行目に属する画素４１に書き込み動作が行われ、画素電極に所望の電位が書き込まれる。時刻ｔ２に０行目の走査信号Ｇ０が高電圧系第二電位（本実施形態では、低電位ＶＬＬ、一例としてＶＬＬ＝０Ｖ）に落ちると、１行目のＤラッチ回路５４１は極性信号ＰＯＬの高電圧系第一電位を維持し、１行目の保持容量線４９１には１行目の保持容量信号ＳＬ１として、第一電位が供給され続ける。
【００６２】
この様に、画像信号が第一画像電位と共通電位との間の表示階調に応じた電位の際には、第一電位を第一画像電位と共通電位との間にある固定電位とし、画像信号が第二画像電位と共通電位との間の表示階調に応じた電位の際には、第二電位を第二画像電位と共通電位との間にある固定電位とされる。斯うして、保持容量素子４９に印加される電位差が小さくなり、保持容量素子４９の誘電体膜を薄くする事ができる。その結果、高精細化を進めても、保持容量素子４９が有する容量値を比較的大きく保つ事ができる。即ち、高精細化を進めても低容量値に起因する表示不良の発生を抑制する事ができ、解像度が高く表示不良が抑制された優良な電気光学装置を実現する事ができる。
【００６３】
「他の電子機器」
電気光学装置２００は上述の構成をなすが、この電気光学装置２００を組み込んだ電子機器としては、図１を参照して説明したプロジェクターの他にも、リアプロジェクション型テレビ、直視型テレビ、携帯電話、携帯用オーディオ機器、パーソナルコンピューター、ビデオカメラのモニター、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどを挙げる事ができる。斯うして解像度が高く表示不良が抑制された優良な電気光学装置を備えた電子機器が実現される。
【００６４】
（実施形態２）
「ｋの値が異なる形態」
図７は、実施形態２に係わる保持容量線駆動回路を説明した回路図である。図８は、実施形態２に係わる電気光学装置の駆動方法を説明した図である。次に、図７と図８とを参照して、実施形態２に係わる電気光学装置２００とその駆動方法とを説明する。尚、実施形態１と同一の構成部位については、同一の符号を附し、重複する説明は省略する。
【００６５】
実施形態１ではｋ＝１で、サンプリング信号は前段の走査信号であった。これに対して、図７に示す本実施形態の電気光学装置２００では、サンプリング信号が自段の走査信号となっている。即ち、本実施形態では、ｋ＝０となっている。それ以外の構成は、実施形態１とほぼ同様である。
【００６６】
図７に示す様に、本実施形態の保持容量線駆動回路５４へのサンプリング信号は自段の走査信号となっている。具体的には、ｉ行目の保持容量線駆動回路５４へのサンプリング信号はｉ行目走査信号Ｇｉである。これに伴い、図８に示す様に、ｉ行目の走査信号Ｇｉが選択状態となるタイミングでｉ行目の保持容量信号ＳＬｉも切り替わる。例えば時刻ｔ１に１行目走査信号Ｇ１が選択状態となるのに応じて、１行目の保持容量信号ＳＬ１も第二電位から第一電位へと切り替わっている。斯うした構成と駆動方法としても、実施形態１と同じ効果が得られる。
【００６７】
この電気光学装置２００をフルカラーの携帯型タブレット端末に組み込んだ。電気光学装置２００が高性能で有る為、この携帯型タブレット端末は非常に美しい表示画面を有する良好な電子機器で有る。この様に、解像度が高く高品位の画像を表示する電気光学装置を備えた電子機器が実現された。
【００６８】
本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。
【符号の説明】
【００６９】
ＣＩＶＴ１…第一クロックドインバーター、ＣＩＶＴ２…第二クロックドインバーター、ＩＶＴ１…第一インバーター、ＩＶＴ２…第二インバーター、ＩＶＴ３…第三インバーター、ＩＶＴ４…第四インバーター、２０…実装領域、３０…制御装置、３２…表示用信号供給回路、３３…記憶回路、４０…表示領域、４１…画素、４２…走査線、４３…信号線、４４…画素トランジスター、４５…画素電極、４６…液晶、４７…共通電極、４８…遮光膜、４９…保持容量素子、５０…駆動部、５１…駆動回路、５２…走査線駆動回路、５３…信号線駆動回路、５４…保持容量線駆動回路、５５…極性信号線、６２…素子基板、６３…対向基板、６４…シール材、６５…第１配向膜、６６…第２配向膜、９１…第一電極、９２…第二電極、２００…電気光学装置、２０１…第一パネル、２０２…第二パネル、２０３…第三パネル、４９１…保持容量線、５４１…Ｄラッチ回路、５４２…電位変換回路、１０００…投射型表示装置、１１００…照明光学系、１３００…投射光学系、１４００…投射面。
【図１】
2015219474.tif 000003
【図２】
2015219474.tif 000004
【図３】
2015219474.tif 000005
【図４】
2015219474.tif 000006
【図５】
2015219474.tif 000007
【図６】
2015219474.tif 000008
【図７】
2015219474.tif 000009
【図８】
2015219474.tif 000010