(57)【要約】【課題】クラックが生じ難いセラミック電子部品及びセラミック電子部品の製造方法を提供する。【解決手段】セラミック電子部品１は、セラミック素体１０と、第１及び第２の外部電極１３、１４とを備える。第１及び第２の外部電極１３、１４は、それぞれ、第１及び第２の樹脂含有電極層１３ｂ、１４ｂと、第１及び第２のＮｉめっき層１３ｃ、１４ｃとを有している。第１及び第２のＮｉめっき層１３ｃ、１４ｃは、それぞれ、第１及び第２の樹脂含有電極層１３ｂ、１４ｃの上に形成されている。第１または第２のＮｉめっき層１３ｃ、１４ｃの厚みをｔ１とする。第１または第２のＮｉめっき層１３ｃ、１４ｃの第２の主面１０ｂと接触している部分の長さ方向に沿った距離をｔ２とする。このとき、ｔ２／ｔ１を１未満とする。【選択図】図２
2015109410.tif 000002
【特許請求の範囲】
【請求項１】
長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有するセラミック素体と、
前記セラミック素体の前記第１の端面から前記第２の主面に至るように設けられた外部電極と、
を備え、
前記外部電極は、
前記セラミック素体の上に形成され、導電材及び樹脂を含む樹脂含有電極層と、
前記樹脂含有電極層の上に形成されためっき層と、
を有し、
前記めっき層は、Ｎｉめっき層を含み、
前記Ｎｉめっき層の厚みをｔ１とし、
前記Ｎｉめっき層の前記第２の主面と接触している部分の長さ方向に沿った距離をｔ２としたとき、
ｔ２／ｔ１は、１未満である、セラミック電子部品。
【請求項２】
前記ｔ２／ｔ１は、０．０６よりも大きい、請求項１に記載のセラミック電子部品。
【請求項３】
前記外部電極は、前記セラミック素体と前記樹脂含有電極層との間に焼成電極層をさらに備える、請求項１または２に記載のセラミック電子部品。
【請求項４】
請求項１〜３のいずれか一項に記載のセラミック電子部品の製造方法であって、ｐＨが４．４以上であるＮｉめっき浴を用いて前記Ｎｉめっき層を形成する、セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品及びセラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
従来、種々の電子装置に、積層セラミックコンデンサなどの積層セラミック電子部品が用いられている。積層セラミックコンデンサは、通常、セラミック素体と、セラミック素体内に配されており、セラミック部を介して対向している第１及び第２の電極とを有する。
【０００３】
近年、積層セラミック電子部品は、従来に比べてより過酷な環境下で使用されるようになってきている。例えば、携帯電話及び携帯音楽プレーヤーなどのモバイル機器に用いられる積層セラミック電子部品については、落下時の衝撃に耐えることが求められている。具体的には、積層セラミック電子部品が落下による衝撃を受けても、実装基板から脱落しないようにすると共に、積層セラミック電子部品にクラックが生じないようにする必要がある。
【０００４】
また、ＥＣＵ（電子制御ユニット）などの車載機器に用いられる積層セラミック電子部品については、耐熱性が求められている。具体的には、実装基板の熱収縮や熱膨張により発生するたわみ応力または外部電極にかかる引張り応力を積層セラミック電子部品が受けても、該積層セラミック電子部品にクラックが生じないようにする必要がある。なお、上記たわみ応力または引張り応力がセラミック素体の強度を上回ると該セラミック素体にクラック生じる。
【０００５】
例えば特許文献１には、金属粉末を含有する樹脂からなる樹脂含有電極層を有する外部電極を備える積層セラミック電子部品が記載されている。特許文献１に記載の積層セラミック電子部品では、樹脂含有電極層によりセラミック素体に加わる外部応力が緩和される。このため、セラミック素体にクラックが生じにくい。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−１６２７７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、樹脂含有電極層を形成した場合であっても、基板から受ける応力によりセラミック素体にクラックが生じてしまうことがある。
【０００８】
本発明の主な目的は、クラックが生じ難いセラミック電子部品及びセラミック電子部品の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係るセラミック電子部品は、セラミック素体と、外部電極とを備える。セラミック素体は、第１及び第２の主面、第１及び第２の側面、及び第１及び第２の端面を有する。第１及び第２の主面は、長さ方向及び幅方向に沿って延びる。第１及び第２の側面は、長さ方向及び厚み方向に沿って延びる。第１及び第２の端面は、幅方向及び厚み方向に沿って延びる。外部電極は、第１の端面から第２の主面に至るように設けられている。外部電極は、樹脂含有電極層と、めっき層とを有している。樹脂含有電極層は、導電材及び樹脂を含んでいる。めっき層は、樹脂含有電極層の上に形成されている。めっき層は、Ｎｉめっき層を含んでいる。Ｎｉめっき層の厚みをｔ１とする。Ｎｉめっき層の第２の主面と接触している部分の長さ方向に沿った距離をｔ２とする。このとき、ｔ２／ｔ１は、１未満である。
【００１０】
ｔ２／ｔ１は、０．０６よりも大きいことが好ましい。
【００１１】
外部電極は、セラミック素体と樹脂含有電極層との間に焼成電極層をさらに備えてもよい。
【００１２】
本発明に係るセラミック電子部品の製造方法は、上記のセラミック電子部品の製造方法であって、ｐＨが４．４以上であるＮｉめっき浴を用いてＮｉめっき層を形成する。
【発明の効果】
【００１３】
本発明によれば、クラックが生じ難いセラミック電子部品及びセラミック電子部品の製造方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態に係るセラミック電子部品の略図的斜視図である。
【図２】図１におけるＩＩ−ＩＩ線で切り出した部分の略図的断面図である。
【図３】図２の断面図の一部拡大図である。
【図４】第２の実施形態に係るセラミック電子部品の略図的断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
【００１６】
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００１７】
以下、セラミック電子部品１の構成について説明する。
【００１８】
（第１の実施形態）
（セラミック素体）
図１は、本発明に係るセラミック電子部品の略図的斜視図である。図２は、図１におけるＩＩ−ＩＩ線で切り出した部分の略図的断面図である。
【００１９】
図１及び図２に示すセラミック電子部品１は、セラミックコンデンサであってもよいし、圧電部品、サーミスタまたはインダクタ等であってもよい。
【００２０】
セラミック電子部品１は、直方体状のセラミック素体１０を備える。このセラミック素体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄ（図２を参照）と、第１及び第２の端面１０ｅ、１０ｆ（図２を参照）とを有する。第１及び第２の主面１０ａ、１０ｂは、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１及び第２の側面１０ｃ、１０ｄは、厚み方向Ｔ及び長さ方向Ｌに沿って延びている。第１及び第２の端面１０ｅ、１０ｆは、厚み方向Ｔ及び幅方向Ｗに沿って延びている。長さ方向Ｌ、幅方向Ｗ及び厚み方向Ｔは、それぞれ直交している。
【００２１】
なお、本発明において、「直方体状」には、角部や稜線部が丸められた直方体が含まれるものとする。すなわち、「直方体状」の部材とは、第１及び第２の主面、第１及び第２の側面並びに第１及び第２の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などが形成されていてもよい。
【００２２】
セラミック素体１０の寸法は特に限定されない。例えばセラミック素体１０の厚み寸法は０．２ｍｍ〜３．０ｍｍであることが好ましく、長さ寸法は０．４ｍｍ〜５．７ｍｍであることが好ましく、幅寸法は０．２ｍｍ〜５．０ｍｍであることが好ましい。
【００２３】
セラミック素体１０は、セラミック電子部品１の機能に応じた適宜のセラミックスからなる。具体的には、セラミック電子部品１がコンデンサである場合は、セラミック素体１０を誘電体セラミックスにより形成することができる。誘電体セラミックスの具体例としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などが挙げられる。セラミック素体１０には、セラミック電子部品１に要求される特性に応じて、例えばＭｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分が適宜添加されていてもよい。
【００２４】
セラミック電子部品１が圧電部品である場合は、セラミック素体を圧電セラミックスにより形成することができる。圧電セラミックスの具体例としては、例えばＰＺＴ（チタン酸ジルコン酸鉛）系セラミックスなどが挙げられる。
【００２５】
セラミック電子部品１が例えばサーミスタである場合は、セラミック素体を半導体セラミックスにより形成することができる。半導体セラミックスの具体例としては、例えばスピネル系セラミックなどが挙げられる。
【００２６】
セラミック電子部品１が例えばインダクタである場合は、セラミック素体を磁性体セラミックスにより形成することができる。磁性体セラミックスの具体例としては、例えばフェライトセラミックなどが挙げられる。
【００２７】
（内部電極）
図２に示すように、セラミック素体１０の内部には、複数の第１の内部電極１１と複数の第２の内部電極１２とが設けられる。
【００２８】
第１の内部電極１１は矩形状である。第１の内部電極１１は、第１及び第２の主面１０ａ、１０ｂ（図１を参照）と平行に設けられている。すなわち、第１の内部電極１１は、長さ方向Ｌ及び幅方向Ｗに沿って設けられている。第１の内部電極１１は、第１の端面１０ｅに露出しており、第１及び第２の主面１０ａ、１０ｂ、第１及び第２の側面１０ｃ、１０ｄ並びに第２の端面１０ｆには露出していない。
【００２９】
第２の内部電極１２は矩形状である。第２の内部電極１２は、第１及び第２の主面１０ａ、１０ｂ（図１を参照）と平行に設けられている。すなわち、第２の内部電極１２は、長さ方向Ｌ及び幅方向Ｗに沿って設けられている。よって、第２の内部電極１２と第１の内部電極１１とは互いに平行である。第２の内部電極１２は、第２の端面１０ｆに露出しており、第１及び第２の主面１０ａ、１０ｂ、第１及び第２の側面１０ｃ、１０ｄ並びに第１の端面１０ｅには露出していない。
【００３０】
第１及び第２の内部電極１１、１２は、厚み方向Ｔに沿って交互に設けられている。厚み方向Ｔにおいて隣り合う第１の内部電極１１と第２の内部電極１２とは、セラミック部１０ｇを介して対向している。セラミック部１０ｇの厚みは、０．４μｍ〜１００μｍ程度とすることができ、１μｍ〜８０μｍであることが好ましい。なお、セラミック電子部品１がコンデンサである場合には、セラミック電子部品１の容量を増大させる観点からは、セラミック部１０ｇが薄い方が好ましい。
【００３１】
第１及び第２の内部電極１１、１２は、適宜の導電材料により構成することができる。第１及び第２の内部電極１１、１２は、例えばＮｉ，Ｃｕ，Ａｇ，Ｐｄ及びＡｕからなる群から選ばれた金属、またはＮｉ，Ｃｕ，Ａｇ，Ｐｄ及びＡｕからなる群から選ばれた一種以上の金属を含む合金（例えば、Ａｇ−Ｐｄ合金など）により構成することができる。
【００３２】
第１及び第２の内部電極１１、１２の厚みは、例えば０．２μｍ〜２．０μｍ程度であることが好ましい。
【００３３】
（外部電極）
図１及び図２に示すように、セラミック電子部品１は、第１及び第２の外部電極１３、１４を備えている。第１の外部電極１３は、第１の端面１０ｅにおいて第１の内部電極１１に電気的に接続されている。一方、第２の外部電極１４は、第２の端面１０ｆにおいて第２の内部電極１２に電気的に接続されている。
【００３４】
第１の外部電極１３は、第１の端面１０ｅから、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄに至るように形成されている。一方、第２の外部電極１４は、第２の端面１０ｆから、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄに至るように形成されている。なお、第１及び第２の外部電極１３、１４は、第１及び第２の主面１０ａ、１０ｂのみに至るように形成されていてもよいし、一主面及び側面に至ってなくともよい。
【００３５】
第１及び第２の外部電極１３、１４は、適宜の導電材料により構成することができる。また、第１及び第２の外部電極１３、１４は、複数の導電膜で構成されていてもよい。
【００３６】
詳しくは、第１の外部電極１３は第１の焼成電極層１３ａを備える。第２の外部電極１４は第２の焼成電極層１４ａを備える。
【００３７】
第１の焼成電極層１３ａは、セラミック素体１０の端面１０ｅを覆うように、かつ、両主面１０ａ、１０ｂ及び両側面１０ｃ、１０ｄの一部にまで達するように設けられている。第２の焼成電極層１４ａは、セラミック素体１０の端面１０ｆを覆うように、かつ、両主面１０ａ、１０ｂ及び両側面１０ｃ、１０ｄの一部にまで達するように設けられている。
【００３８】
第１の焼成電極層１３ａの上には、第１の樹脂含有電極層１３ｂが設けられている。第２の焼成電極層１４ａの上には、第２の樹脂含有電極層１４ｂが設けられている。第１の樹脂含有電極層１３ｂの上には、第１のめっき膜１３ｃが設けられている。第２の樹脂含有電極層１４ｂの上には、第２のめっき膜１４ｃが設けられている。
【００３９】
第１及び第２の焼成電極層１３ａ、１４ａは、例えば導電材及びガラスを含む導電性ペーストを塗布して焼き付けることで形成される。また、第１及び第２の焼成電極層１３ａ、１４ａの上記導電材としては、例えばＣｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｇ−Ｐｄ合金，Ａｕなどを用いることができる。さらに、第１及び第２の焼成電極層１３ａ、１４ａの上記ガラスとしては、例えばＢ，Ｓｉ，Ｂａ，Ｍｇ，Ａｌ，Ｌｉなどを含むガラスを用いることができる。
【００４０】
第１及び第２の焼結電極層１３ａ、１４ａは、それぞれ、セラミック素体１０と同時焼成されたものであってもよいし、導電性ペーストを塗布して焼き付けたものであってもよい。
【００４１】
第１及び第２の焼成電極層１３ａ、１４ａを複数の層で構成してもよい。この場合、１層目の電極層の厚み、詳細には１層目の電極層の最も厚い部分の厚みは１０μｍ〜１００μｍであることが好ましい。なお、第１及び第２の樹脂含有電極層１３ｂ、１４ｂ及び第１及び第２のめっき層１３ｃ、１４ｃについても、第１及び第２の焼成電極層１３ａ、１４ａと同様に複数の層で構成することができる。
【００４２】
第１の樹脂含有電極層１３ｂは、第１の焼成電極層１３ａを覆う。第２の樹脂含有電極層１４ｂは、第２の焼成電極層１４ａを覆う。具体的には、第１の樹脂含有電極層１３ｂは、第１の焼成電極層１３ａ上の第１の端面に配され、第１の焼成電極層１３ａ上の第１の主面及び第１の側面にも至るように設けられていることが好ましい。第２の樹脂含有電極層１４ｂは、第２の焼成電極層１４ａ上の第２の端面に配され、第２の焼成電極層１４ａ上の第２の主面及び第２の側面にも至るように設けられていることが好ましい。なお、第１の樹脂含有電極層１３ｂは、第１の焼成電極層１３ａ上の第１の端面上のみに配されてもよいし、第２の樹脂含有電極層１４ｂは、第２の焼成電極層１４ａ上の第２の端面上のみに配されてもよい。
【００４３】
第１及び第２の樹脂含有電極層１３ｂ、１４ｂの厚みは、例えば１０μｍ〜１５０μｍ程度であることが好ましい。
【００４４】
第１及び第２の樹脂含有電極層１３ｂ、１４ｂは、導電材及び樹脂を含む。このように、第１及び第２の樹脂含有電極層１３ｂ、１４ｂは、樹脂を含んでいるため、例えばめっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富む。このため、セラミック電子部品１に物理的な衝撃や熱サイクルに起因する衝撃が加わっても、第１及び第２の樹脂含有電極層１３ｂ、１４ｂが緩衝層として機能し、セラミック電子部品１にクラックが発生することを抑制することができる。
【００４５】
導電材としては、例えばＡｇまたは金属粉の表面にＡｇコーティングされたものを使用することができる。金属粉としてＣｕやＮｉを用いることが好ましい。導電材として、Ｃｕに酸化防止処理を施したものを使用することもできる。
【００４６】
導電材の材料にＡｇを用いる理由としては、Ａｇは低い比抵抗を有するため電極材料に適している。また貴金属であるため酸化せず耐候性が高いためである。
【００４７】
導電材の形状は、特に限定されないが、球状または扁平状などであってもよい。なお、球状の導電材と扁平状の導電材とを混合して用いることが好ましい。また、導電材の平均粒径は、特に限定されないが、例えば１．０μｍ〜１０μｍ程度であってもよい。
【００４８】
導電材同士が接触することにより、第１及び第２の樹脂含有電極層１３ｂ、１４ｂの内部に通電経路が形成される。
【００４９】
第１及び第２の樹脂含有電極層１３ｂ、１４ｂに用いる樹脂としては、例えばエポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂及びポリイミド樹脂などの公知の種々の熱硬化性樹脂を用いることができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。
【００５０】
第１及び第２の樹脂含有電極層１３ｂ、１４ｂには、熱硬化性樹脂と共に、硬化剤を用いることが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂用の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。
【００５１】
第１のめっき層１３ｃは、第１の樹脂含有電極層１３ｂを覆う。第２のめっき層１４ｃは、第２の樹脂含有電極層１４ｂを覆う。本実施形態では、第１及び第２のめっき層１３ｃ、１４ｃの材料として、はんだに対するバリア性能を有するＮｉを用いる。以下、１３ｃ、１４ｃを、それぞれ、第１のＮｉめっき層、第２のＮｉめっき層と記載する。
【００５２】
第１及び第２のＮｉめっき層１３ｃ、１４ｃの厚みは、１μｍ〜１５μｍであることが好ましい。なお、第１及び第２のＮｉめっき層１３ｃ、１４ｃの上にＳｎめっき層を設けてもよい。
【００５３】
ここで、本発明者は、鋭意検討の結果、クラックが生じる原因を突き詰めた。すなわち、本来、樹脂含有電極層によって緩和されるべきたわみ応力が、セラミック素体と接触している部分のＮｉめっき層を通じて直接セラミック素体に加わる。その結果、セラミック素体と接触している部分のＮｉめっき層の端部を起点として該セラミック素体の内部側に向かってクラックが生じることを本発明者は発見した。
【００５４】
ここで、クラックが発生するメカニズムは、次のように考えられる。上記のたわみ応力の主成分は、セラミック素体の長さ方向全体に加わる引張り応力であり、クラックの主原因になる。実際には、引張り応力だけでクラックを発生させるには、該引張り応力が著しく大きいまたは急速に加えられる必要がある。しかし、引張り応力が小さくても、該引張り応力がかかる方向に垂直にせん断応力が加えられると、本来クラックが発生しない大きさの引張り応力であっても、クラックが発生してしまう。これは、セラミック素体と接触している部分のＮｉめっき層の端部が該セラミック素体の表面に沿って成長してしまうと、Ｎｉめっき層の先端部と該セラミック素体の表面との接触面積が大きくなるため、それに伴って、上記せん断応力が大きくなるためである。したがって、セラミック素体を押し上げる力がＮｉめっき層の端部を介してセラミック素体に伝わり、セラミック素体の内部にクラックが生じ易くなる。
【００５５】
図３に示すように、本実施形態では、第１または第２のＮｉめっき層１３ｃ、１４ｃのセラミック素体１０の両主面１０ａ、１０ｂに接する部分からめっき膜に沿って２０μｍ後退した部分の厚みをｔ１とし、第１または第２のＮｉめっき層１３ｃ、１４ｃの第２の主面１０ｂと接触している部分の長さ方向に沿った距離をｔ２とする。このとき、ｔ２／ｔ１は、１未満である。このため、上記せん断応力が第１及び第２のＮｉめっき層１３ｃ、１４ｃに集中することを低減することができる。これにより、セラミック素体１０と接触している部分の第１及び第２のＮｉめっき層１３ｃ、１４ｃを起点としたクラックの発生を抑制することができる。
【００５６】
また、ｔ２／ｔ１を０．０６よりも大きくすることが好ましい。この場合、クラックの発生及び進展を抑制できるだけでなく、第１及び第２のＮｉめっき層の第２の主面１０ｂ上に位置する部分の縁端から生じる半田食われの発生も抑制することができる。
【００５７】
（セラミック電子部品１の製造方法）
セラミック電子部品１の製造方法は特に限定されない。セラミック電子部品１は、例えば以下の要領で製造することができる。
【００５８】
まず、第１及び第２の内部電極１１、１２を有するセラミック素体１０を準備する。具体的には、セラミック粉末を含むセラミックペーストを、例えばスクリーン印刷法などによりシート状に塗布し乾燥させることにより、セラミックグリーンシートを作製する。
【００５９】
次に、上記セラミックグリーンシートの上に、内部電極形成用の導電ペーストを、例えばスクリーン印刷法などにより所定のパターンに塗布し、内部電極形成用導電パターンが形成されたセラミックグリーンシートと、内部電極形成用導電パターンが形成されていないセラミックグリーンシートとを用意する。なお、セラミックペーストや内部電極形成用の導電ペーストには、例えば公知のバインダーや溶媒が含まれていてもよい。
【００６０】
続いて、内部電極形成用導電パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、内部電極形成用導電パターンが形成されたセラミックグリーンシートを順次積層し、さらに、内部電極形成用導電パターンが形成されていないセラミックグリーンシートを所定枚数積層することにより、マザー積層体を作製する。なお必要に応じて、静水圧プレスなどの手段により、マザー積層体を積層方向にプレスしてもよい。
【００６１】
マザー積層体を所定の形状寸法にカットし、生のセラミック素体を複数作製する。このとき、生のセラミック素体に対してバレル研磨等を施し、稜線部や角部を丸めてもよい。
【００６２】
次いで、生のセラミック素体を焼成する。これにより、セラミック素体１０が完成する。なお、生のセラミック素体の焼成温度は、用いたセラミックスや導電材料に応じて適宜設定することができる。生のセラミック素体の焼成温度は、例えば９００℃〜１３００℃程度とすることができる。
【００６３】
次に、焼成後のセラミック素体１０の両端面に導電性ペーストを塗布して焼き付けを行うことにより、第１及び第２の焼成電極層１３ａ、１４ａを形成する。なお、焼き付け温度は、例えば７００℃〜１０００℃であることが好ましい。なお、第１及び第２の焼成電極層１３ａ、１４ａは、生のセラミック素体と同時に焼成してもよい。
【００６４】
次いで、第１及び第２の焼成電極層１３ａ、１４ａを覆うように、それぞれ、導電材及び樹脂を含む導電性樹脂ペーストを塗布し、１５０℃〜３００℃の温度で熱処理を行い、樹脂を熱硬化させる。これにより、第１の焼成電極層１３ａ上に第１の樹脂含有電極層１３ｂが形成され、第２の焼成電極層１４ａ上に第２の樹脂含有電極層１４ｂが形成される。なお、上記熱処理時の雰囲気は、空気雰囲気でも窒素ガス雰囲気でもよい。Ｃｕ粉末を用いた樹脂電極を形成する場合は、金属成分の酸化を防ぐため、上記熱処理時の酸素濃度は１０００ｐｐｍ以下にすることが好ましい。
【００６５】
続いて、第１の樹脂含有電極層１３ｂを覆うように第１のＮｉめっき層１３ｃを形成し、第２の樹脂含有電極層１４ｂを覆うように第２のＮｉめっき層１４ｃを形成する。
【００６６】
具体的には、以下の通り、第１及び第２のＮｉめっき層１３ｃ、１４ｃの形成方法として、例えば電解めっきを用いることができる。この電解めっきにおいては、ｐＨが４．４以上であるＮｉめっき浴を用いることが好ましい。ｐＨが４．４以上のＮｉめっき浴を用いると、該Ｎｉめっき浴のホウ酸等の緩衝剤の緩衝機能が低下し、ｔ２／ｔ１を１未満にコントロールし易くなるためである。また、ｔ２／ｔ１の値は、ｐＨが４．４以上であるＮｉめっき浴を用いるだけでなく、通電条件を調製することによっても１未満にコントロールし易くなる。
【００６７】
最後に、必要に応じて第１及び第２のＮｉめっき層１３ｃ、１４ｃを覆うようにＳｎめっき層を形成する。
【００６８】
以上の工程により、セラミック電子部品１を完成させることができる。
【００６９】
以下、本発明の好ましい実施形態の他の例について説明する。但し、以下の説明において、上記第１の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略する。
【００７０】
（第２の実施形態）
図３は、第２の実施形態に係るセラミック電子部品１ａの略図的斜視図である。
【００７１】
図３に示すセラミック電子部品１ａの構成が図２のセラミック電子部品１の構成と異なる点は、第１の内部電極１１ａが第１及び第２の端面１０ｅ、１０ｆに引き出されており、第２の内部電極１２ａが第１及び第２の側面１０ｃ、１０ｄに引き出されている点である。図示は省略するが、第１及び第２の側面１０ｃ、１０ｄには、それぞれ、第２の内部電極１２ａに電気的に接続された外部電極が設けられている。この一対の外部電極と、第１及び第２の外部電極１３，１４とのうちの一方が、信号端子電極を構成しており、他方が接地用端子電極を構成している。
【００７２】
本実施形態に係るセラミック電子部品１ａについても、上述したｔ２／ｔ１を、１未満とする。それにより、たわみ応力及びせん断応力が第１及び第２のＮｉめっき層１３ｃ、１４ｃに集中することを低減することができる。これにより、セラミック素体１０と接触している部分の第１及び第２のＮｉめっき層１３ｃ、１４ｃを起点としたクラックの発生を抑制することができる。
【００７３】
以下、本発明について、具体的な実施例に基づいて、さらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではなく、その要旨を変更しない範囲において適宜変更して実施することが可能である。
【００７４】
（実施例１〜７）
上記実施形態に係る製造方法を用いて、上記実施形態に係るセラミック電子部品１として、上記実施形態に係るセラミック電子部品１と同様のセラミックコンデンサ（但し、Ｎｉめっき層の上に、厚み３μｍ（狙い値）のＳｎめっき層を形成したもの）を、各実施例について、下記の条件で１０個ずつ作製した。なお、後記の表１に示されるように、ｔ２／ｔ１を７種（実施例１〜７）設定し、たわみ保持試験を行なった後、クラックの発生の有無及び半田食われの発生の有無を確認した。
【００７５】
セラミックコンデンサのサイズ：３．２ｍｍ（Ｌ）×２．５ｍｍ（Ｗ）×２．５ｍｍ（Ｔ）（設計値）
セラミックス：ＢａＴｉＯ３
容量：１０μＦ
定格電圧：５０Ｖ
焼成温度：１２００℃（２時間キープ）
焼成電極層の素材：Ｃｕ
樹脂含有電極層の導電材：Ａｇ
樹脂含有電極層の樹脂：エポキシ樹脂
熱硬化温度：２００℃〜２５０℃
樹脂含有電極層の狙いの厚み：６０μｍ〜１２０μｍ（端面中央部の狙い値）
【００７６】
（クラックの確認方法）
ＪＥＩＴＡに規格されているランド基板に鉛フリー半田（ＬＦ半田）を用いてリフロー実装し、一定のたわみ量（５ｍｍ）で配線基板を５秒間たわませた後、サンプルを基板から取り外し、サンプルの側面を幅方向の中央（１／２Ｗ）まで研磨し、その研磨面におけるクラックの有無を確認した。
【００７７】
（ｔ１の測定方法）
上記研磨面における第２のＮｉめっき層１４ｃのセラミック素体１０の両主面１０ａ、１０ｂに接する部分からめっき膜に沿って２０μｍ後退した部分の２箇所の第２のＮｉめっき層１４ｃの法線方向の厚みを光学顕微鏡で測定し、平均値化した。最後にサンプル１０個の測定結果の平均値を後記の表１のｔ１とした。
【００７８】
（ｔ２の測定方法）
上記研磨面における、第２のＮｉめっき層１４ｃの第２の主面１０ｂと接触している部分の長さ方向に沿った距離を光学顕微鏡で測定した。１０個の測定結果の平均値を後記の表１のｔ２とした。
【００７９】
（半田食われの確認方法）
３００℃に熱した鉛フリー半田が入れられた半田槽にサンプルを１０秒間浸漬させる半田浸漬試験を行なった。その後、室内でサンプルを十分に冷却し、該サンプルの側面を幅方向に研磨した。その研磨面において、金属顕微鏡を用いて倍率５０倍で断面観察を行い、第２の樹脂含有電極層１４ｂの樹脂が半田に拡散することにより、明らかに周囲と違う黒色変色が見られるものを半田食われと判断した。
【００８０】
（電解めっきの条件）
Ｎｉめっき浴の組成として、硫酸ニッケル：３００ｇ／Ｌ、塩化ニッケル：４５ｇ／Ｌ、及びホウ酸：４０ｍｇ／Ｌとした。浴温は５５℃とした。なお、後記の表１のｐＨについては、サンプルごとに調製した。具体的には、ｐＨを小さくするときは、硫酸を適量添加し、ｐＨを大きくするときは水酸化ニッケルを適量添加した。通電条件は、表１に示す。
【００８１】
めっき装置としては、容積３２０ｍｌ、径６７ｍｍ、幅１１０ｍｍの回転バレルを用いた。メディアとしては、直径３．５ｍｍで体積６０ｍｌのスチールボールを使用した。攪拌玉としては、径８．０ｍｍのナイロン被覆鉄球を用いた。チップチャージ量は１５０個（３．３ｍｌ）とした。バレル回転速度は３０ｒｐｍとした。
【００８２】
（比較例１，２）
上記実施形態に係る製造方法を用いて、上記実施形態に係るセラミック電子部品１として、上記実施形態に係るセラミック電子部品１と同様のセラミックコンデンサ（但し、Ｎｉめっき層の上に、厚み３μｍ（狙い値）のＳｎめっき層を形成したもの）を、各比較例について、上記各実施例と同じ条件で１０個ずつ作製した。なお、後記の表１に示されるように、ｔ２／ｔ１を２種（比較例１，２）設定し、たわみ保持試験を行なった後、クラックの発生の有無及び半田食われの発生の有無を確認した。
【００８３】
以上の実施例１〜７及び比較例１，２の結果を表１に示す。
【００８４】
【表１】
2015109410.tif 000003
【００８５】
以上の結果より、ｔ２／ｔ１を１未満とすることにより、せん断応力がＮｉめっき層に集中することを低減できることを確認することができた。これにより、セラミック素体と接触している部分のＮｉめっき層を起点としたクラックの発生を抑制できることが分かった。
【００８６】
また、ｔ２／ｔ１を０．０６よりも大きくした場合、クラックの発生を抑制できるだけでなく、Ｎｉめっき層の第２の主面上に位置する部分の縁端から生じる半田食われの発生も抑制できることを確認できた。
【符号の説明】
【００８７】
１、１ａ：セラミック電子部品
１０：セラミック素体
１０ａ：第１の主面
１０ｂ：第２の主面
１０ｃ：第１の側面
１０ｄ：第２の側面
１０ｅ：第１の端面
１０ｆ：第２の端面
１０ｇ：セラミック部
１１、１１ａ：第１の内部電極
１２、１２ａ：第２の内部電極
１３：第１の外部電極
１３ａ：第１の焼成電極層
１３ｂ：第１の樹脂含有電極層
１３ｃ：第１のＮｉめっき層
１４：第２の外部電極
１４ａ：第２の焼成電極層
１４ｂ：第２の樹脂含有電極層
１４ｃ：第２のＮｉめっき層
ｔ１：第１または第２のＮｉめっき層の厚み
ｔ２：第１または第２のＮｉめっき層の第２の主面と接触している部分の長さ方向に沿った距離
【図１】
2015109410.tif 000004
【図２】
2015109410.tif 000005
【図３】
2015109410.tif 000006
【図４】
2015109410.tif 000007