(57)【要約】【課題】（１１−２０）面上に形成されたゲート絶縁膜のリーク電流密度をより低く抑えることができる炭化珪素半導体装置を提供する。【解決手段】第１導電型の炭化珪素ドリフト層６と、第１導電型の炭化珪素ソース層８と、（１１−２０）面を側面とする凹部と、凹部の側面および底面に形成されたゲート絶縁膜１８と、凹部の底面に形成されたゲート絶縁膜１８と接触して、炭化珪素ドリフト層６に形成された第２導電型のゲート絶縁膜保護層３１とを備え、炭化珪素ソース層８は、ゲート絶縁膜１８と接触して形成された第１ソース領域１１と、ゲート絶縁膜１８と離れて形成され、不純物濃度が第１ソース領域１１より高い第２ソース領域１２とを有し、ゲート絶縁膜保護層３１は、ゲート絶縁膜１８と接触して形成された第１保護領域３２と、第１保護領域３２よりも深い部位に形成され、不純物濃度が第１保護領域３２よりも高い第２保護領域３３とを有する。【選択図】      図１６
2015046628.tif 000002
【特許請求の範囲】
【請求項１】
一方の面の面方位が（０００１）面である炭化珪素基板と、
前記炭化珪素基板の前記一方の面上に形成された第１導電型の炭化珪素ドリフト層と、
前記炭化珪素ドリフト層の表面を含む箇所に形成された第２導電型の炭化珪素ベース層と、
前記炭化珪素ベース層の表面を含む箇所に形成された第１導電型の炭化珪素ソース層と、
前記炭化珪素ソース層の表面から前記炭化珪素ベース層を貫通して形成され、（１１−２０）面を側面とする凹部と、
前記凹部の側面および底面に形成されたゲート絶縁膜と、
前記凹部の内部を満たすように、前記ゲート絶縁膜を介して形成されたゲート電極と、
前記炭化珪素ソース層と接触して形成されたソース電極と、
前記凹部の底面に形成された前記ゲート絶縁膜と接触して、前記炭化珪素ドリフト層に形成された第２導電型のゲート絶縁膜保護層と、を備え、
前記炭化珪素ソース層は、
前記ゲート絶縁膜と接触して形成された第１ソース領域と、
前記ソース電極と接触し、かつ前記ゲート絶縁膜と離れて形成され、不純物濃度が前記第１ソース領域の不純物濃度より高く設定された第２ソース領域と、を有し、
前記ゲート絶縁膜保護層は、
前記ゲート絶縁膜と接触して形成された第１保護領域と、
前記第１保護領域よりも深い部位に形成され、不純物濃度が前記第１保護領域の不純物濃度よりも高く設定された第２保護領域と、を有すること
を特徴とする炭化珪素半導体装置。
【請求項２】
一方の面の面方位が（０００１）面である炭化珪素基板と、
前記炭化珪素基板の前記一方の面上に形成された第１導電型の炭化珪素ドリフト層と、
前記炭化珪素ドリフト層の表面を含む箇所に形成された第２導電型の炭化珪素ベース層と、
前記炭化珪素ベース層の表面を含む箇所に形成された第１導電型の炭化珪素ソース層と、
前記炭化珪素ソース層の表面から前記炭化珪素ベース層を貫通して形成され、（１１−２０）面を側面とする凹部と、
前記凹部の側面および底面に形成されたゲート絶縁膜と、
前記凹部の内部を満たすように、前記ゲート絶縁膜を介して形成されたゲート電極と、
前記炭化珪素ソース層と接触して形成されたソース電極と、を備え、
前記炭化珪素ソース層は、
前記ゲート絶縁膜と接触して形成された第１ソース領域と、
前記ソース電極と接触し、かつ前記ゲート絶縁膜と離れて形成された第２ソース領域と、を有し、
前記第１ソース領域の不純物濃度は、前記炭化珪素ベース層の不純物濃度よりも低く、かつ前記第２ソース領域の不純物濃度よりも低く設定された炭化珪素半導体装置。
【請求項３】
一方の面の面方位が（０００１）面である炭化珪素基板と、
前記炭化珪素基板の前記一方の面上に形成された第１導電型の炭化珪素ドリフト層と、
前記炭化珪素ドリフト層の表面を含む箇所に形成された第２導電型の炭化珪素ベース層と、
前記炭化珪素ベース層の表面を含む箇所に形成された第１導電型の炭化珪素ソース層と、
前記炭化珪素ソース層の表面から前記炭化珪素ベース層を貫通して形成され、（１１−２０）面を側面とする凹部と、
前記凹部の側面および底面に形成されたゲート絶縁膜と、
前記凹部の内部を満たすように、前記ゲート絶縁膜を介して形成されたゲート電極と、  前記炭化珪素ソース層と接触して形成されたソース電極と、を備え、
前記炭化珪素ソース層は、
前記ゲート絶縁膜と接触して形成された第１ソース領域と、
前記ソース電極と接触し、かつ前記ゲート絶縁膜と離れて形成され、不純物濃度が前記第１ソース領域の不純物濃度よりも高く設定された第２ソース領域と、を有し、
前記炭化珪素ベース層は、
前記ゲート絶縁膜と接触して形成され、前記第１ソース領域の下部に位置する第１ベース領域と、
前記ゲート絶縁膜と離れて形成され、前記第２ソース領域の下部に位置し、不純物濃度が前記第１ベース領域の不純物濃度よりも高く設定された第２ベース領域と、を有すること
を特徴とする炭化珪素半導体装置。
【請求項４】
前記第１ベース領域の底面の深さと、前記第２ベース領域の底面の深さとが同じであることを特徴とする請求項３に記載の炭化珪素半導体装置。
【請求項５】
凹部の底面に形成された前記ゲート絶縁膜と接触して、前記炭化珪素ドリフト層に形成された第２導電型のゲート絶縁膜保護層をさらに備え、
前記ゲート絶縁膜保護層は、
前記ゲート絶縁膜と接触して形成された第１保護領域と、
前記第１保護領域よりも深い部位に形成され、不純物濃度が前記第１保護領域の不純物濃度よりも高く設定された第２保護領域と、を有すること
を特徴とする請求項２から請求項４のいずれか１項に記載の炭化珪素半導体装置。
【請求項６】
前記第２保護領域は、第２導電型の不純物濃度が１×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下であること
を特徴とする請求項１又は請求項５に記載の炭化珪素半導体装置。
【請求項７】
前記第１ソース領域の底面の深さと、前記第２ソース領域の底面の深さとが同じであることを特徴とする請求項１から請求項６のいずれか１項に記載の炭化珪素半導体装置。
【請求項８】
前記第２ソース領域は、第１導電型の不純物濃度が１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下であること
を特徴とする請求項１から請求項７のいずれか１項に記載の炭化珪素半導体装置。
【請求項９】
前記炭化珪素ソース層は、不純物濃度の異なる３つ以上の領域からなること
を特徴とする請求項１から請求項８のいずれか１項に記載の炭化珪素半導体装置。
【請求項１０】
前記ゲート絶縁膜は、酸化珪素を主成分とする熱酸化膜または堆積膜によって形成されたことを特徴とする請求項１から請求項９のいずれか１項に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素半導体装置に関するものである。
【背景技術】
【０００２】
従来、パワーエレクトロニクス機器において、珪素（Ｓｉ）で形成されたＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などのスイッチング素子が使用されていたが、珪素と比べて優れた物性を有する炭化珪素（ＳｉＣ）で形成されたスイッチング素子の開発が盛んに行われている。
【０００３】
炭化珪素で形成されたＭＯＳＦＥＴの例として、縦型ＭＯＳＦＥＴであるプレーナ型ＭＯＳＦＥＴやトレンチゲート型ＭＯＳＦＥＴがある。プレーナ型ＭＯＳＦＥＴは、ソース領域間に露出したドリフト層、ベース領域およびソース領域上にゲート絶縁膜が形成される（例えば、特許文献１参照）。
【０００４】
一方、トレンチゲート型ＭＯＳＦＥＴは、炭化珪素層に凹部であるトレンチを形成し、トレンチ内にゲートを形成したものである。ここで、トレンチは、トレンチの側面が炭化珪素層の表面に対してほぼ垂直になるように形成され、トレンチの側面および底面にゲート絶縁膜が形成される。よって、トレンチの側面において、ソース領域とゲート絶縁膜とが接触することとなる（例えば、特許文献２参照）。
【０００５】
これらのＭＯＳＦＥＴにおいて、炭化珪素基板として、一方の面の面方位が（０００１）面である炭化珪素基板を用いた場合、プレーナ型ＭＯＳＦＥＴでは、ドリフト層、ベース領域およびソース領域の（０００１）面と、ゲート絶縁膜と、が接触する。トレンチゲート型ＭＯＳＦＥＴでは、トレンチの側面は、炭化珪素基板の表面に対してほぼ垂直であるため（１１−２０）面となり、ソース領域の（１１−２０）面と、ゲート絶縁膜と、が接触する。
【０００６】
また、一方の面の面方位が（１１−２０）面である炭化珪素基板を用いた場合、プレーナ型ＭＯＳＦＥＴでは、ドリフト層、ベース領域およびソース領域の（１１−２０）面と、ゲート絶縁膜と、が接触する。
【０００７】
尚、ここで、「（０００１）面」は、炭化珪素のｃ軸と垂直な面の総称であり、（０００１）面（「Ｓｉ面」とも呼ばれる）と（０００−１）面（「ｃ面」とも呼ばれる）とを含む。また、「（１１−２０）面」は、炭化珪素のａ軸（ｃ軸と垂直な軸）と垂直（ｃ軸と平行）な面（「ａ面」とも呼ばれる）の総称であり、（２−１−１０）面、（１１−２０）面、（−１２−１０）面、（−２１１０）面、（−１−１２０）面、（１−２１０）面などを含む。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−１１６８９３号公報（第４頁、図１）
【特許文献２】特開平１０−９８１８８号公報（第４〜５頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
これらのような炭化珪素半導体装置において、ゲート絶縁膜の信頼性寿命にかかわるリーク特性について、（０００１）面上のゲート絶縁膜と（１１−２０）面上のゲート絶縁膜とで違いがあるかどうかは、これまで詳しく調べられていなかった。また、ソース領域などの不純物濃度が高い領域上のゲート絶縁膜と、ドリフト層などの不純物濃度が低い領域上のゲート絶縁膜と、でリーク特性に違いがあるかどうかについても詳しく調べられていなかった。
【００１０】
そこで、ｎ型の不純物濃度が１０１９ｃｍ−３台である炭化珪素層の（１１−２０）面上にゲート絶縁膜を形成したサンプル（以下「サンプルＡ」という）、ｎ型の不純物濃度が１０１９ｃｍ−３台である炭化珪素層の（０００１）面上にゲート絶縁膜を形成したサンプル（以下「サンプルＢ」という）、ｎ型の不純物濃度が１０１６ｃｍ−３台である炭化珪素層の（０００１）面上にゲート絶縁膜を形成したサンプル（以下「サンプルＣ」という）、について、ゲート絶縁膜のリーク特性を調べた。尚、ここでは、ｎ型の不純物としては窒素を使用し、ゲート絶縁膜は、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって二酸化珪素（ＳｉＯ２）膜を堆積することにより形成した。また、ゲート絶縁膜形成後に窒化処理を行った。
【００１１】
図１は、上述の３つのサンプルについてリーク特性を調べた結果を示すグラフであり、ゲート絶縁膜に印加した電界強度とリーク電流密度との関係を示すグラフである。図１において、横軸は、ゲート絶縁膜に印加した電界強度を示し、縦軸は、リーク電流密度を示す。そして、図１において、Ａは、サンプルＡのリーク特性、Ｂは、サンプルＢのリーク特性、Ｃは、サンプルＣのリーク特性をそれぞれ示している。
【００１２】
図１から分かるように、ｎ型の不純物濃度が１０１９ｃｍ−３台である炭化珪素層の（１１−２０）面上のゲート絶縁膜（サンプルＡ）では、２〜３ＭＶ／ｃｍの電界が印加された段階でリーク電流が流れ始めた。また、（１１−２０）面上のゲート絶縁膜（サンプルＡ）は、（０００１）面上のゲート絶縁膜（サンプルＢ）と比較して、２〜３桁程度リーク電流密度が高い値となった。ゲートの通常のオン動作時に３ＭＶ程度またはそれ以上の電界がゲート絶縁膜にかかるため、ｎ型の不純物濃度が１０１９ｃｍ−３台である炭化珪素層の（１１−２０）面上のゲート絶縁膜の信頼性寿命が短くなる懸念がある。さらに、サンプルＢとサンプルＣとの比較から、炭化珪素層の面方位が同じ（０００１）面であっても、不純物濃度が高い炭化珪素層上のゲート絶縁膜の方がリーク電流密度は高くなることが分かった。尚、ここでは、ゲート絶縁膜はＣＶＤ法により形成した堆積膜であるが、ゲート絶縁膜を熱酸化膜で形成しても同様の結果が得られる。
【００１３】
以上の結果から、炭化珪素層の（０００１）面上のゲート絶縁膜よりも（１１−２０）面上のゲート絶縁膜の方がリーク特性は悪く、さらに、不純物濃度がより高い炭化珪素層上のゲート絶縁膜の方がリーク特性は悪くなることが分かった。つまり、ゲート絶縁膜の信頼性寿命は、ドリフト層等よりも不純物濃度が高く設定されるソース領域の（１１−２０）面上に形成された部位の信頼性寿命により律速されるという問題点があることが分かった。
【００１４】
この発明は、上述のような問題を解決するためになされたもので、ソース層の（１１−２０）面上に形成されたゲート絶縁膜のリーク電流密度をより低く抑えることができる炭化珪素半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
この発明に係る炭化珪素半導体装置は、一方の面の面方位が（０００１）面である炭化珪素基板と、炭化珪素基板の一方の面上に形成された第１導電型の炭化珪素ドリフト層と、炭化珪素ドリフト層の表面を含む箇所に形成された第２導電型の炭化珪素ベース層と、炭化珪素ベース層の表面を含む箇所に形成された第１導電型の炭化珪素ソース層と、炭化珪素ソース層の表面から炭化珪素ベース層を貫通して形成され、（１１−２０）面を側面とする凹部と、凹部の側面および底面に形成されたゲート絶縁膜と、凹部の内部を満たすように、ゲート絶縁膜を介して形成されたゲート電極と、炭化珪素ソース層と接触して形成されたソース電極と、凹部の底面に形成されたゲート絶縁膜と接触して、炭化珪素ドリフト層に形成された第２導電型のゲート絶縁膜保護層とを備え、炭化珪素ソース層は、ゲート絶縁膜と接触して形成された第１ソース領域と、ソース電極と接触し、かつゲート絶縁膜と離れて形成され、不純物濃度が第１ソース領域の不純物濃度より高く設定された第２ソース領域とを有し、ゲート絶縁膜保護層は、ゲート絶縁膜と接触して形成された第１保護領域と、第１保護領域よりも深い部位に形成され、不純物濃度が第１保護領域の不純物濃度よりも高く設定された第２保護領域とを有することを特徴とする。
【００１６】
この発明に係る別の炭化珪素半導体装置は、一方の面の面方位が（０００１）面である炭化珪素基板と、炭化珪素基板の一方の面上に形成された第１導電型の炭化珪素ドリフト層と、炭化珪素ドリフト層の表面を含む箇所に形成された第２導電型の炭化珪素ベース層と、炭化珪素ベース層の表面を含む箇所に形成された第１導電型の炭化珪素ソース層と、炭化珪素ソース層の表面から炭化珪素ベース層を貫通して形成され、（１１−２０）面を側面とする凹部と、凹部の側面および底面に形成されたゲート絶縁膜と、凹部の内部を満たすように、ゲート絶縁膜を介して形成されたゲート電極と、炭化珪素ソース層と接触して形成されたソース電極とを備え、炭化珪素ソース層は、ゲート絶縁膜と接触して形成された第１ソース領域と、ソース電極と接触し、かつゲート絶縁膜と離れて形成された第２ソース領域とを有し、第１ソース領域の不純物濃度は、炭化珪素ベース層の不純物濃度よりも低く、かつ第２ソース領域の不純物濃度よりも低く設定されたものである。
【００１７】
この発明に係るさらに別の炭化珪素半導体装置は、一方の面の面方位が（０００１）面である炭化珪素基板と、炭化珪素基板の一方の面上に形成された第１導電型の炭化珪素ドリフト層と、炭化珪素ドリフト層の表面を含む箇所に形成された第２導電型の炭化珪素ベース層と、炭化珪素ベース層の表面を含む箇所に形成された第１導電型の炭化珪素ソース層と、炭化珪素ソース層の表面から炭化珪素ベース層を貫通して形成され、（１１−２０）面を側面とする凹部と、凹部の側面および底面に形成されたゲート絶縁膜と、凹部の内部を満たすように、ゲート絶縁膜を介して形成されたゲート電極と、炭化珪素ソース層と接触して形成されたソース電極とを備え、炭化珪素ソース層は、ゲート絶縁膜と接触して形成された第１ソース領域と、ソース電極と接触し、かつゲート絶縁膜と離れて形成され、不純物濃度が第１ソース領域の不純物濃度よりも高く設定された第２ソース領域とを有し、炭化珪素ベース層は、ゲート絶縁膜と接触して形成され、第１ソース領域の下部に位置する第１ベース領域と、ゲート絶縁膜と離れて形成され、第２ソース領域の下部に位置し、不純物濃度が第１ベース領域の不純物濃度よりも高く設定された第２ベース領域とを有することを特徴とする。
【発明の効果】
【００１８】
この発明に係る炭化珪素半導体装置によれば、ソース層の（１１−２０）面上に形成されたゲート絶縁膜のリーク電流密度をより低く抑えることができ、（１１−２０）面を側面とする凹部内に形成されたゲート絶縁膜の信頼性を向上することができる。
【図面の簡単な説明】
【００１９】
【図１】ゲート絶縁膜に印加した電界強度とリーク電流密度との関係を示すグラフである。
【図２】この発明の実施の形態１における炭化珪素半導体装置を示す断面図である。
【図３】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図４】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図５】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図６】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図７】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図８】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図９】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図１０】この発明の実施の形態２における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図１１】この発明の実施の形態２における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図１２】この発明の実施の形態２における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図１３】この発明の実施の形態２におけるゲート絶縁膜に印加した電界強度とリーク電流密度との関係を示すグラフである。
【図１４】この発明の実施の形態３における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図１５】この発明の実施の形態３における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図１６】この発明の実施の形態４における炭化珪素半導体装置を示す断面図である。
【図１７】この発明の実施の形態４における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図１８】この発明の実施の形態４におけるゲート絶縁膜保護層の深さ方向の不純物濃度プロファイルである。
【図１９】この発明の実施の形態５における炭化珪素半導体装置を示す断面図である。
【図２０】この発明の実施の形態５における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図２１】この発明の実施の形態５における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図２２】この発明の実施の形態５における炭化珪素半導体装置を示す断面図である。
【発明を実施するための形態】
【００２０】
実施の形態１．
まず、この発明の実施の形態１における炭化珪素半導体装置１ａの構成を説明する。図２は、この発明の実施の形態１における炭化珪素半導体装置１ａを示す断面図である。ここでは、炭化珪素半導体装置１ａの一例として、トレンチゲート型ＭＯＳＦＥＴについて説明する。また、以下では、ｎ型を第１導電型、ｐ型を第２導電型として説明する。
【００２１】
図１において、ｎ型の炭化珪素基板２の一方の面３上に、ｎ型の炭化珪素ドリフト層６が形成されている。ここで、炭化珪素基板２の一方の面３の面方位は（０００１）面である。尚、「（０００１）面」は、炭化珪素のｃ軸方向の面の総称であり、（０００１）面（「Ｓｉ面」とも呼ばれる）と（０００−１）面（「ｃ面」とも呼ばれる）とを含む。
【００２２】
炭化珪素ドリフト層６の表面側には、炭化珪素ドリフト層６の表面を含むようにｐ型の炭化珪素ベース層７が形成されている。また、炭化珪素ベース層７の表面側には、炭化珪素ベース層７の表面を含むようにｎ型の炭化珪素ソース層８が形成されている。炭化珪素ソース層８は、第１ソース領域１１および第２ソース領域１２を有し、第１ソース領域１１の不純物濃度は、第２ソース領域１２の不純物濃度よりも低く設定されている。
【００２３】
そして、炭化珪素ソース層８の表面から炭化珪素ベース層７を貫通して炭化珪素ドリフト層６にまで達するように、凹部であるトレンチ１３が形成されている。
【００２４】
トレンチ１３の側面１６は、炭化珪素基板２の一方の面３と垂直、つまり炭化珪素ソース層８の表面と垂直になるように形成されるため、（１１−２０）面となっている。従って、トレンチ１３の側面１６は、炭化珪素ソース層８の第１ソース領域１１、炭化珪素ベース層７および炭化珪素ドリフト層６の（１１−２０）面で形成される。
【００２５】
尚、「（１１−２０）面」は、炭化珪素のａ軸（ｃ軸と垂直な軸）と垂直（ｃ軸と平行）な面（「ａ面」とも呼ばれる）の総称であり、（２−１−１０）面、（１１−２０）面、（−１２−１０）面、（−２１１０）面、（−１−１２０）面、（１−２１０）面などを含む。
【００２６】
トレンチ１３の底面１７は、炭化珪素基板２の一方の面３と平行に、つまり炭化珪素ドリフト層６の表面と平行に形成されるため、（０００１）面となっている。よって、トレンチ１３の底面１７は、炭化珪素ドリフト層６の（０００１）面で形成される。
【００２７】
トレンチ１３の内面、即ち、側面１６上および底面１７上には、ゲート絶縁膜１８が形成されている。よって、炭化珪素ソース層８の第１ソース領域１１、炭化珪素ベース層７および炭化珪素ドリフト層６の（１１−２０）面とゲート絶縁膜１８とが接触し、炭化珪素ドリフト層６の（０００１）面とゲート絶縁膜１８とが接触することとなる。
【００２８】
そして、トレンチ１３の内部を満たすように、ゲート絶縁膜１８上にはゲート電極２１が形成され、ゲート電極２１を上側から覆うように層間絶縁膜２２が形成されている。炭化珪素ソース層８の第２ソース領域１２上には、第２ソース領域１２と接触してソース電極２３が形成されている。また、炭化珪素基板２の他方の面２６には、ドレイン電極２７が形成されている。
【００２９】
次に、この発明の実施の形態１における炭化珪素半導体装置１ａの製造方法について説明する。図３〜図９は、それぞれ、この発明の実施の形態１における炭化珪素半導体装置１ａの製造方法の一部を示す断面図である。
【００３０】
まず、一方の面３の面方位が（０００１）面であり、４Ｈのポリタイプを有し、ｎ型で低抵抗の炭化珪素基板２を準備する。そして、図３に示すように、炭化珪素基板２の一方の面３上に、ＣＶＤ法により、ｎ型の不純物濃度が例えば１×１０１５〜１×１０１７ｃｍ−３で、５〜５０μｍの厚さの炭化珪素ドリフト層６をエピタキシャル成長する。尚、炭化珪素基板２のポリタイプは、４Ｈには限らず、６Ｈや３Ｃなど他のものでもよい。
【００３１】
以下で、イオン注入を行う工程について説明するが、イオン注入するｎ型の不純物としては、例えば窒素、リン、ヒ素などを用い、ｐ型の不純物としては、例えばアルミニウム、ホウ素、ガリウムなどを用いる。
【００３２】
次に、図４に示すように、炭化珪素ドリフト層６の表面側から、ｐ型の不純物をイオン注入し、炭化珪素ドリフト層６の表面を含む箇所にｐ型の炭化珪素ベース層７が形成する。
【００３３】
イオン注入するｐ型の不純物濃度は、ＭＯＳＦＥＴのオフ状態時に炭化珪素ドリフト層６と炭化珪素ベース層７と炭化珪素ソース層８でのパンチスルーを防止するため、１×１０１７〜１×１０１９ｃｍ−３の範囲で炭化珪素ドリフト層６のｎ型の不純物濃度を超えるものとする。また、イオン注入の深さは、０．５〜３μｍ程度とし、炭化珪素ドリフト層６の厚さを超えないものとする。
【００３４】
次に、炭化珪素ベース層７の表面を含む箇所に炭化珪素ソース層８を形成する工程について説明する。まず、炭化珪素ベース層７の表面にレジストによってマスクを形成し、炭化珪素ベース層７の表面側から、ｎ型の不純物をイオン注入する。これにより、炭化珪素ベース層７の表面を含む箇所に炭化珪素ソース層８の第１ソース領域１１が形成される。レジストを除去した後の断面図を図５に示す。
【００３５】
次に、炭化珪素ソース層８の第１ソース領域１１および炭化珪素ベース層７の表面にレジストによってマスクを形成し、ｎ型の不純物をイオン注入する。これにより、炭化珪素ベース層７の表面を含む箇所に炭化珪素ソース層８の第２ソース領域１２が形成される。つまり、これにより、炭化珪素ベース層７の表面を含む箇所に炭化珪素ソース層８が形成されたこととなる。レジストを除去した後の断面図を図６に示す。
【００３６】
ここで、イオン注入するｎ型の不純物濃度は、第２ソース領域１２では、１×１０１８〜１×１０２１ｃｍ−３の範囲で炭化珪素ベース層７のｐ型の不純物濃度を超えるものとする。これにより、ソース電極２３と良好なコンタクトが得られる。そして、第１ソース領域１１の不純物濃度は、第２ソース領域１２の不純物濃度よりも低く、かつ、炭化珪素ベース層７のｐ型の不純物濃度を超えるように設定するが、できるだけ不純物濃度を低く設定する方が好ましい。また、炭化珪素ソース層８となる第１ソース領域１１および第２ソース領域１２のイオン注入の深さは、炭化珪素ベース層７の厚さを超えないものとする。
【００３７】
次に、炭化珪素ソース層８および炭化珪素ベース層７の表面にＣＶＤ法により二酸化珪素を堆積し、マスクを形成する。そして、このマスクを使用して炭化珪素ソース層８、炭化珪素ベース層７および炭化珪素ドリフト層６を異方性エッチングすることにより、凹部であるトレンチ１３を形成する。二酸化珪素のマスクを除去した後の断面図を図７に示す。尚、エッチング用のマスクは二酸化珪素に限ることはなく、例えば蒸着などで金属膜を形成してマスクとしてもよい。
【００３８】
トレンチ１３の深さは０．５〜３μｍ程度とし、炭化珪素ソース層８の表面から炭化珪素ベース層７を貫通して炭化珪素ドリフト層６にまで達するように形成する。トレンチ１３の側面１６は、炭化珪素基板２の一方の面３と垂直、つまり炭化珪素ソース層８の表面と垂直になるように、そして、トレンチの底面１７は、炭化珪素基板２の一方の面３と平行に、つまり炭化珪素ドリフト層６の表面と平行になるように形成する。これにより、トレンチ１３の側面１６は、炭化珪素ソース層８の第１ソース領域１１、炭化珪素ベース層７および炭化珪素ドリフト層６の（１１−２０）面で形成され、トレンチ１３の底面１７は、炭化珪素ドリフト層６の（０００１）面で形成される。
【００３９】
次に、熱処理装置を用いて、例えばアルゴンなどの不活性ガス雰囲気中で、１３００〜１９００℃の範囲で３０秒〜１時間のアニールを行う。このアニールにより、イオン注入されたアルミニウムや窒素などの不純物イオンが電気的に活性化される。
【００４０】
次に、図８に示すように、トレンチ１３の内面、即ち、側面１６および底面１７と、炭化珪素ソース層８上と、炭化珪素ベース層７上と、に所望の膜厚のゲート絶縁膜１８を形成する。トレンチ１３の側面１６にゲート絶縁膜１８が形成されるため、炭化珪素ソース層８の第１ソース領域１１、炭化珪素ベース層７および炭化珪素ドリフト層６の（１１−２０）面とゲート絶縁膜１８とが接触することとなる。
【００４１】
ここで、ゲート絶縁膜１８は、ＣＶＤ法などにより二酸化珪素（ＳｉＯ２）膜を堆積することによって、または、炭化珪素の表面を熱酸化することにより二酸化珪素膜を形成することによって形成する。尚、この後に窒化処理を行うとＳｉＯ２はＳｉＯＮとなるため、ここでＳｉＯ２膜ではなく、ＳｉＯＮ膜を直接形成してもよい。また、炭化珪素と接触する側がＳｉＯ２またはＳｉＯＮである多層膜でもよく、Ａｌ２Ｏ３などの金属酸化膜やＳｉＮなどを積層してもよい。つまり、ゲート絶縁膜１８は酸化珪素を主成分とするものであればよい。
【００４２】
次に、熱処理装置を用いて、一酸化窒素（ＮＯ）、一酸化二窒素（Ｎ２Ｏ）またはアンモニア（ＮＨ３）を含む雰囲気中で熱処理を行い、窒化処理を行う。その後に、Ｈ２ＯやＨ２雰囲気中でさらに熱処理を行ってもよい。
【００４３】
次に、図９に示すように、ゲート絶縁膜１８と接触し、トレンチ１３の内部を満たすように、ゲート電極２１を形成する。ゲート電極２１は、導電性を有する多結晶珪素膜をＣＶＤ法によって形成し、パターニングすることにより形成する。
【００４４】
次に、ゲート電極２１を上側から覆うように層間絶縁膜２２をＣＶＤ法により形成する。そして、ソース電極２３を形成する領域の層間絶縁膜２２およびゲート絶縁膜１８を除去する。そして、炭化珪素ソース層８の第２ソース領域１２と接触するようにソース電極２３を形成し、炭化珪素基板２の他方の面２６にドレイン電極２７を形成する。ソース電極２３およびドレイン電極２７は、スパッタリング法や蒸着法などによって形成され、材料としては、アルミニウム合金などを用いる。以上で、図２に示すこの発明の実施の形態１における炭化珪素半導体装置１ａが完成する。
【００４５】
この発明の実施の形態１では、以上のような構成としたことにより、炭化珪素ソース層８の（１１−２０）面上に形成されたゲート絶縁膜１８のリーク電流密度をより低く抑えることができる。これにより、ゲート絶縁膜１８の信頼性寿命を延ばすことができるという効果がある。さらに、不純物濃度が低い第１ソース領域１１を設けてゲート絶縁膜１８のリーク電流密度を低く抑える一方で、不純物濃度が高い第２ソース領域１２を設けたため、ソース電極２３と炭化珪素ソース層８との間には良好なコンタクトが得られる。
【００４６】
また、炭化珪素半導体装置１ａを作製する際は、一方の面３の面方位が（０００１）面である炭化珪素基板２を使用することが多いため、炭化珪素ソース層８および炭化珪素ベース層７の（１１−２０）面を側面１６、炭化珪素ドリフト層６の（０００１）面を底面１７とするトレンチ１３を備え、トレンチ１３の側面１６および底面１７にゲート絶縁膜１８が形成されたトレンチゲート型の炭化珪素半導体装置において、特に有効である。
【００４７】
また、酸化珪素を主成分とする熱酸化膜または堆積膜によりゲート絶縁膜１８を形成することにより、容易にゲート絶縁膜１８を形成することができる。
【００４８】
また、第１ソース領域１１を炭化珪素ベース層７へのイオン注入によって形成することにより、容易に第１ソース領域１１を形成することができる。さらに、第２にソース領域１２を第１ソース領域１１へのイオン注入によって形成することにより、容易に第２ソース領域を形成することができる。
【００４９】
尚、この発明の実施の形態１では、炭化珪素基板２の一方の面３の面方位が（０００１）面であるものを用いた。しかし、厳密に（０００１）面と一致していなくとも、（０００１）面とほぼ平行であればよい。
【００５０】
また、トレンチ１３の側面１６が、炭化珪素基板２の一方の面３と垂直に、つまり炭化珪素ソース層８の表面と垂直になるように形成した。しかし、厳密に垂直である必要はなく、ほぼ垂直であればよい。即ち、トレンチ１３の側面１６は、厳密に（１１−２０）面と一致していなくとも、（１１−２０）面とほぼ平行な面になっていれば効果が得られる。
【００５１】
トレンチ１３の底面１７が、炭化珪素基板２の一方の面３と平行に、つまり炭化珪素ドリフト層６の表面と平行になるように形成し、底面１７が（０００１）面となるようにした。しかし、トレンチ１３の底面１７は、炭化珪素基板２の一方の面３と厳密に平行である必要も、ほぼ平行である必要もない。即ち、トレンチ１３の底面１７は、（０００１）面と一致していなくてもよく、平面である必要もない。例えば曲面で形成されていてもよい。
【００５２】
さらに、この発明の実施の形態１では、トレンチ１３の深さを、炭化珪素ドリフト層６の一部までエッチングする深さに設定したが、炭化珪素ベース層７を除去してちょうど炭化珪素ドリフト層６の表面が露出する深さまでとしてもよい。従って、トレンチ１３の底面１７は、ｎ型の炭化珪素ドリフト層６の表面で形成されていればよく、トレンチ１３の側面１６は、炭化珪素ドリフト層６の面を含まずに第１ソース領域１１および炭化珪素ベース層７の面だけで形成されていてもよい。
【００５３】
また、この発明の実施の形態１では、炭化珪素ソース層８に不純物濃度の異なる第１ソース領域１１と第２ソース領域１２の２つの領域を設けた。しかし、不純物濃度の異なる３つ以上の領域としてもよい。この場合、ゲート絶縁膜１８と接触する領域の不純物濃度はできるだけ低くし、ソース電極２３と接触する領域の不純物濃度は良好なコンタクトが得られる濃度とする。
【００５４】
この発明の実施の形態１では、炭化珪素ソース層８に不純物濃度が明確に異なる第１ソース領域１１と第２ソース領域１２の２つの領域を設けたが、例えばゲート絶縁膜１８から遠ざかりソース電極２３に近づくにつれて連続的に不純物濃度が高くなるようにしてもよい。
【００５５】
尚、この発明の実施の形態１では、ソース電極２３と炭化珪素ベース層７のコンタクトを取るために、ソース電極２３が炭化珪素ソース層８の第２ソース領域１２と炭化珪素ベース層７の両方に接触するように形成した。ソース電極２３と炭化珪素ベース層７とのコンタクトをより良好なものとしたい場合は、炭化珪素ベース層７のソース電極２３と接触する領域に、より高濃度のｐ型のベースコンタクト領域を設ければよい。また、ソース電極２３が第２ソース領域１２のみに接触して炭化珪素ベース層７に接触しなくとも、デバイスとしては動作するため、そのようにしてもよい。
【００５６】
また、この発明の実施の形態１では、炭化珪素ベース層７の表面を含む箇所に炭化珪素ソース層８を形成する工程において、炭化珪素ベース層７の表面にレジストによってマスクを形成してイオン注入を行い、第１ソース領域１１を形成した。しかし、ここでマスクを形成せずに、炭化珪素ベース層７の全面にイオン注入を行ってもよい。こうすることで、マスクを形成する工程を減らすことができ、コストを下げることができる。
【００５７】
この発明の実施の形態１では、炭化珪素ソース層８を形成する工程において、まず第１ソース領域１１を形成し、その後、第２ソース領域１２を形成した。しかし、この順序は逆でもよく、炭化珪素ベース層７の表面にマスクを形成して、まず第２ソース領域１２となる領域にイオン注入を行い、その後、第１ソース領域１１となる領域にイオン注入してもよい。
【００５８】
また、第１ソース領域１１については、トレンチ１３を形成した後に、トレンチ１３の形成に使用したマスクを除去する前に、トレンチ１３の側面１６側から斜め方向にイオン注入を行って形成してもよい。
【００５９】
この発明の実施の形態１では、ｐ型の不純物をイオン注入することにより、炭化珪素ドリフト層６の表面を含む箇所にｐ型の炭化珪素ベース層７を形成した。しかし、イオン注入の代わりに、炭化珪素ドリフト層６の表面上に、即ち、炭化珪素ドリフト層６の表面を含む箇所に、ＣＶＤ法によりエピタキシャル成長することによって炭化珪素ベース層７を形成してもよい。この場合も、炭化珪素ベース層７の不純物濃度や厚さは、イオン注入によって形成する場合と同様とすればよい。
【００６０】
尚、この発明の実施の形態１では、ｎ型を第１導電型、ｐ型を第２導電型とした。しかし、逆にｐ型を第１導電型、ｎ型を第２導電型としても同様である。
【００６１】
また、この発明の実施の形態１では、炭化珪素半導体装置１ａの一例として、一方の面３の面方位が（０００１）面である炭化珪素基板２を用いたトレンチゲート型ＭＯＳＦＥＴについて説明した。しかし、一方の面３の面方位が（１１−２０）面である炭化珪素基板２を用いたプレーナ型ＭＯＳＦＥＴにおいても、ゲート絶縁膜１８が炭化珪素ソース層８の（１１−２０）面と接触するため、炭化珪素ソース層８のゲート絶縁膜１８と接触する領域を第１ソース領域１１とし、炭化珪素ソース層８のソース電極２３と接触する領域を第２ソース領域１２とすれば同様の効果が得られる。
【００６２】
この発明の実施の形態１では、縦型ＭＯＳＦＥＴについて説明したが、炭化珪素ソース層８に第１ソース領域１１および第２ソース領域１２を形成することは、横型ＭＯＳＦＥＴにも適用でき、同様の効果が得られる。また、ＭＯＳＦＥＴにも限らず、例えばＩＧＢＴなどにも適用できる。
【００６３】
実施の形態２．
図１０〜図１２は、それぞれ、この発明の実施の形態２における炭化珪素半導体装置１ａの製造方法の一部を示す断面図である。図１０において図５と同じ符号を付けたもの、図１１において図６と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。この発明の実施の形態１とは、炭化珪素ソース層８となる部位をエピタキシャル成長によって形成する点が相違している。
【００６４】
この発明の実施の形態２における炭化珪素半導体装置１ａの製造方法について説明する。尚、ここでは、この発明の実施の形態１と同様の部分については説明を省略する。
【００６５】
まず、図４に示す、炭化珪素ドリフト層６の表面を含む箇所にｐ型の炭化珪素ベース層７を形成する工程までは、この発明の実施の形態１と同様である。尚、炭化珪素ベース層７は、エピタキシャル成長によって形成してもよい。
【００６６】
次に、図１０に示すように、炭化珪素ベース層７の表面上に、即ち、炭化珪素ベース層７の表面を含む箇所に、ＣＶＤ法によりエピタキシャル成長することによって炭化珪素ソース層８の第１ソース領域１１を形成する。
【００６７】
この発明の実施の形態１のように炭化珪素ソース層８を炭化珪素ベース層７へのイオン注入で形成する場合は、炭化珪素ソース層８の不純物濃度の下限値が、炭化珪素ベース層７の不純物濃度によって制限される。しかし、この発明の実施の形態２では、炭化珪素ソース層８をエピタキシャル成長によって形成することにより、炭化珪素ソース層８の第１ソース領域１１の不純物濃度を、炭化珪素ベース層７の不純物濃度に制限されることなく、より低い値とすることができる。例えば１×１０１６ｃｍ−３以下に設定することも容易であり、１０１４ｃｍ−３台に設定することも可能である。
【００６８】
次に、炭化珪素ソース層８の第１ソース領域１１の表面にレジストによってマスクを形成し、ｎ型の不純物をイオン注入する。これにより、炭化珪素ソース層８の第２ソース領域１２が形成される。レジストを除去した後の断面図を図１１に示す。
【００６９】
次に、第１ソース領域１１および第２ソース領域１２の表面にレジストによってマスクを形成し、ｐ型の不純物をイオン注入する。これにより、ソース電極２３と炭化珪素ベース層７とのコンタクトを取るためのベースコンタクト領域２８が形成される。レジストを除去した後の断面図を図１２に示す。
【００７０】
ここで、イオン注入するｐ型の不純物濃度は、１×１０２０〜１×１０２２ｃｍ−３の範囲で第１ソース領域１１のｎ型の不純物濃度を超えるものとする。また、イオン注入の深さは、炭化珪素ソース層８の厚さを超え、炭化珪素ベース層７にまで到達する深さとする。
【００７１】
次に、トレンチ１３を形成する工程を行い、その後の工程はこの発明の実施の形態１と同様である。尚、ソース電極２３を形成する工程では、第２ソース領域１２およびベースコンタクト領域２８の表面上にソース電極２３を形成する。
【００７２】
この発明の実施の形態２では、以上のように炭化珪素ソース層８をエピタキシャル成長によって形成したことにより、炭化珪素ソース層８の第１ソース領域１１の不純物濃度を、炭化珪素ベース層７の不純物濃度に制限されることなく、より低い値とすることができる。第１ソース領域１１の不純物濃度をより低く設定することによって、炭化珪素ソース層８の（１１−２０）面上に形成されたゲート絶縁膜１８のリーク電流密度をより低く抑えることができる。これにより、ゲート絶縁膜１８の信頼性寿命をさらに延ばすことができるという効果がある。
【００７３】
次に、ｎ型の不純物濃度が１０１６ｃｍ−３台である炭化珪素層の（１１−２０）面上にゲート絶縁膜を形成したサンプル（以下「サンプルＤ」）と、ｎ型の不純物濃度が１０１９ｃｍ−３台である炭化珪素層の（１１−２０）面上にゲート絶縁膜を形成したサンプル（サンプルＡ）、についてゲート絶縁膜のリーク特性を調べた実験結果を説明する。
【００７４】
図１３は、この発明の実施の形態２におけるゲート絶縁膜に印加した電界強度とリーク電流密度との関係を示すグラフである。図１３において、横軸は、ゲート絶縁膜に印加した電界強度を示し、縦軸は、リーク電流密度を示す。そして、図１３において、Ｄは、サンプルＤのリーク特性、Ａは、サンプルＡのリーク特性をそれぞれ示している。尚、図１３におけるＡと図１におけるＡは、同じサンプルＡのデータである。
【００７５】
また、ここでは、各サンプルにおいて、ｎ型の不純物としては窒素を使用し、ゲート絶縁膜は、ＣＶＤ法によって二酸化珪素膜を堆積することにより形成した。また、ゲート絶縁膜形成後に窒化処理を行った。
【００７６】
図１３から分かるように、炭化珪素層の不純物濃度が１０１９ｃｍ−３台であるサンプルＤでは、不純物濃度が１０１６ｃｍ−３台であるサンプルＡと比較して、リーク電流密度が桁単位で低くなった。よって、炭化珪素層の不純物濃度がより低い方がリーク電流密度を低くすることができる、つまり、ゲート絶縁膜の信頼寿命を延ばすことができることがさらに明確となった。
【００７７】
尚、この発明の実施の形態２では、この発明の実施の形態１と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【００７８】
実施の形態３．
図１４および図１５は、それぞれ、この発明の実施の形態３における炭化珪素半導体装置１ａの製造方法の一部を示す断面図である。図１４および図１５において図１２と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。この発明の実施の形態２とは、ベースコンタクト領域２８の設け方が相違している。
【００７９】
この発明の実施の形態３における炭化珪素半導体装置１ａの製造方法について説明する。尚、ここでは、この発明の実施の形態１および２と同様の部分については説明を省略する。
【００８０】
まず、図１１に示す、炭化珪素ソース層８の第２ソース領域１２を形成する工程までは、この発明の実施の形態１および２と同様である。つまり、ここでは、炭化珪素ベース層７はエピタキシャル成長によって形成されている。
【００８１】
次に、第１ソース領域１１および第２ソース領域１２の表面上にマスクを形成し、図１４に示すように、ｎ型の炭化珪素層をエッチングして、炭化珪素ベース層７が露出するようにする。
【００８２】
次に、図１５に示すように、前の工程で炭化珪素ベース層７が露出した箇所に、ｐ型の不純物をイオン注入する。これにより、ソース電極２３と炭化珪素ベース層７とのコンタクトを取るためのベースコンタクト領域２８が形成される。
【００８３】
ここで、イオン注入するｐ型の不純物濃度は、１×１０２０〜１×１０２２ｃｍ−３の範囲で炭化珪素ベース層７の不純物濃度を超えるものとする。また、イオン注入の深さは、炭化珪素ベース層７の厚さを超えない深さとする。
【００８４】
次に、トレンチ１３を形成する工程を行い、その後の工程はこの発明の実施の形態１と同様である。尚、ソース電極２３を形成する工程では、第２ソース領域１２およびベースコンタクト領域２８の表面上にソース電極２３を形成する。
【００８５】
この発明の実施の形態３では、以上のような構成としたことにより、この発明の実施の形態２と同様の効果が得られる。
【００８６】
尚、この発明の実施の形態３では、この発明の実施の形態１および２と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【００８７】
実施の形態４．
図１６は、この発明の実施の形態４における炭化珪素半導体装置１ｂを示す断面図である。図１６において、図２と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。この発明の実施の形態１とは、ゲート絶縁膜１８のトレンチ１３の底面１７に形成された部位と接触するように、炭化珪素ドリフト層６に、ｐ型のゲート絶縁膜保護層３１を形成した構成が相違している。
【００８８】
このゲート絶縁膜保護層３１は、第１保護領域３２および第２保護領域３３を有し、第１保護領域３２の不純物濃度が、第２保護領域３３の不純物濃度よりも低く設定されている。第１保護領域３２は、ゲート絶縁膜１８と接触するように形成され、第２保護領域３３は、第１保護領域３２よりも深い部位に形成されている。
【００８９】
尚、図１６では、ゲート絶縁膜保護層３１に不純物濃度が明確に異なる第１保護領域３２と第２保護領域３３の２つの領域を設けたが、例えばゲート絶縁膜１８から遠ざかり深さ方向に進むにつれて連続的に不純物濃度が高くなるようにしてもよい。
【００９０】
次に、この発明の実施の形態４における炭化珪素半導体装置１ｂの製造方法について説明する。図１７は、この発明の実施の形態４における炭化珪素半導体装置１ｂの製造方法の一部を示す断面図である。尚、ここでは、この発明の実施の形態１と同様の部分については説明を省略する。
【００９１】
まず、図７に示す、トレンチ１３を形成する工程までは、この発明の実施の形態１と同様である。
【００９２】
次に、図１７に示すように、ｐ型のゲート絶縁膜保護層３１を形成する。具体的には、トレンチ１３の形成に用いたマスクを除去せずにそのまま使用して、ｐ型の不純物をイオン注入する。
【００９３】
図１８は、この発明の実施の形態４におけるゲート絶縁膜保護層３１の深さ方向の不純物濃度プロファイルである。図１８において、横軸は、炭化珪素ドリフト層６の表面からの深さを示し、縦軸は、不純物濃度を示す。イオン注入によって、図１８に示すように、深さ方向に進むにつれて不純物濃度が連続的に増加し、あるところでピークに達し、さらに深さ方向に進むと連続的に減少するようなプロファイルとすることができる。
【００９４】
ここで、炭化珪素ドリフト層６の表面付近の不純物濃度が低い領域が第１保護領域３２に相当し、不純物濃度がピークとなる領域付近が第２保護領域３３に相当することとなる。よって、イオン注入でゲート絶縁膜保護層３１を形成することによって、一度のイオン注入工程で第１保護領域３２および第２保護領域３３を形成することができる。尚、ここでは、一度のイオン注入工程で第１保護領域３２と第２保護領域とを形成したが、別々のイオン注入工程で形成してもよい。
【００９５】
イオン注入する不純物濃度は、第２保護領域３３が１×１０１７〜１×１０１９ｃｍ−３の範囲で炭化珪素ドリフト層６のｎ型の不純物濃度を超えるものとする。第２保護領域３３の厚さは、０．５〜１μｍ程度であればよい。第１保護領域３２の不純物濃度は、注入条件にもよるが、１×１０１７ｃｍ−３以下まで低くすることができる。
【００９６】
次に、この発明の実施の形態１と同様に、アニールを行い、イオン注入されたアルミニウムや窒素などの不純物イオンを電気的に活性化する。
【００９７】
次に、ゲート絶縁膜保護層３１を形成する際のイオン注入によって、トレンチ１３の側面１６にイオン注入されてしまった領域を除去するために、熱酸化を行い、その後、トレンチ１３の内面をウェットエッチングする。ゲート絶縁膜保護層３１の形成時のイオン注入条件にもよるが、５０〜１００ｎｍ程度除去すればよい。
【００９８】
次に、ゲート絶縁膜１８を形成する工程を行い、その後の工程はこの発明の実施の形態１と同様である。
【００９９】
この発明の実施の形態４では、以上のように、炭化珪素ドリフト層６に、トレンチ１３の底面１７に形成されたゲート絶縁膜１８と接触してｐ型のゲート絶縁膜保護層３１を形成したことにより、トレンチ１３の底面１７に形成されたゲート絶縁膜１８への電界集中を緩和することができ、耐圧を向上させることができる。
【０１００】
また、図１に示すサンプルＢとサンプルＣの比較から分かるように、不純物濃度が高い炭化珪素層上に形成されたゲート絶縁膜１８は、リーク電流密度が高くなる。よって、ゲート絶縁膜保護層３１の不純物濃度を高濃度にすると、ゲート絶縁膜保護層３１と接触するゲート絶縁膜１８の部位においてリーク電流密度が高くなる。
【０１０１】
この発明の実施の形態４では、ゲート絶縁膜保護層３１が、ゲート絶縁膜１８と接触して形成された第１保護領域３２と、第１保護領域３２よりも深い部位に形成された第２保護領域３３と、を有し、第１保護領域３２の不純物濃度が、第２保護領域３３の不純物濃度よりも低く設定したことにより、ゲート絶縁膜保護層３１と接触するゲート絶縁膜１８の部位においてリーク電流密度を低く抑えることができる。これにより、ゲート絶縁膜１８の信頼性寿命を延ばすことができ、高耐圧で長寿命の炭化珪素半導体装置１ｂを得ることができる。
【０１０２】
さらに、一度のイオン注入工程で第１保護領域３２および第２保護領域３３を形成することができ、工程数を削減できる。
【０１０３】
尚、この発明の実施の形態４では、この発明の実施の形態１と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【０１０４】
実施の形態５．
図１９は、この発明の実施の形態５における炭化珪素半導体装置１ｃを示す断面図である。図１９において、図２と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。この発明の実施の形態１とは、炭化珪素ベース層７が、ゲート絶縁膜１８と接触して形成された第１ベース領域３６と、ゲート絶縁膜１８と接触しないように形成された第２ベース領域３７と、を有し、第１ベース領域３６の不純物濃度が、第２ベース領域３７の不純物濃度よりも低く設定された構成が相違している。
【０１０５】
尚、図１９では、炭化珪素ベース層７に不純物濃度が明確に異なる第１ベース領域３６と第２ベース領域３７の２つの領域を設けたが、例えばゲート絶縁膜１８から遠ざかるにつれて連続的に不純物濃度が高くなるようにしてもよい。
【０１０６】
次に、この発明の実施の形態５における炭化珪素半導体装置１ｃの製造方法について説明する。図２０および図２１は、この発明の実施の形態５における炭化珪素半導体装置１ｃの製造方法の一部を示す断面図である。尚、ここでは、この発明の実施の形態１と同様の部分については説明を省略する。
【０１０７】
まず、図３に示す、炭化珪素ドリフト層６を形成する工程までは、この発明の実施の形態１と同様である。
【０１０８】
次に、図２０に示すように、炭化珪素ドリフト層６の表面側からｐ型の不純物をイオン注入し、炭化珪素ドリフト層６の表面を含む箇所にｐ型の炭化珪素ベース層７の第１ベース領域３６を形成する。尚、イオン注入の代わりに、炭化珪素ドリフト層６の表面上に、即ち、炭化珪素ドリフト層６の表面を含む箇所に、ＣＶＤ法によりエピタキシャル成長することによって炭化珪素ベース層７の第１ベース領域３６を形成してもよい。ここで、第１ベース領域３６のｐ型の不純物濃度は、例えば１×１０１７ｃｍ−３よりも低く設定する。
【０１０９】
次に、炭化珪素ベース層７の第１ベース領域３６の表面上にレジストによってマスクを形成し、ｐ型の不純物をイオン注入する。これにより、炭化珪素ベース層７の第２ベース領域３７が形成される。レジストを除去した後の断面図を図２１に示す。イオン注入するｐ型の不純物濃度は、１×１０１７〜１×１０１９ｃｍ−３の範囲で、炭化珪素ドリフト層６のｎ型の不純物濃度、第１ベース領域３６のｐ型の不純物濃度を超えるものとする。
【０１１０】
次に、炭化珪素ソース層８を形成する工程を行い、その後の工程はこの発明の実施の形態１および２と同様である。
【０１１１】
この発明の実施の形態５では、以上のように、炭化珪素ベース層７に、ゲート絶縁膜１８と接触して形成された第１ベース領域３６と、ゲート絶縁膜１８と接触しないように形成された第２ベース領域３７と、を形成し、第１ベース領域３６の不純物濃度が、第２ベース領域３７の不純物濃度よりも低くなるように設定したことにより、炭化珪素ベース層８の（１１−２０）面上に形成されたゲート絶縁膜１８のリーク電流密度をより低く抑えることができる。これにより、ゲート絶縁膜１８の信頼性寿命を延ばすことができるという効果がある。
【０１１２】
例えばこの発明の実施の形態２で示したように、炭化珪素ソース層８をエピタキシャル成長によって形成する場合、炭化珪素ソース層８の不純物濃度を炭化珪素ベース層７の不純物濃度に制限されずに低く設定することが可能となる。ここで、例えば炭化珪素ベース層７の不純物濃度を１×１０１７〜５×１０１７ｃｍ−３程度に設定し、炭化珪素ソース層８の不純物濃度を１×１０１７ｃｍ−３程度に設定したときのように、炭化珪素ベース層７と炭化珪素ソース層８の不純物濃度の値が近いときには、炭化珪素ベース層７と接触するゲート絶縁膜１８でのリーク電流が特に問題となる。従って、炭化珪素ベース層７に、ゲート絶縁膜１８と接触して形成された第１ベース領域３６と、ゲート絶縁膜１８と接触しないように形成された第２ベース領域３７と、を形成することは、炭化珪素ベース層７と炭化珪素ソース層８の不純物濃度の値が近いときに特に効果的である。
【０１１３】
尚、この発明の実施の形態５では、この発明の実施の形態１と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【０１１４】
実施の形態６．
図２２は、この発明の実施の形態５における炭化珪素半導体装置１ｄを示す断面図である。図２２において、図２、図１６および図１９と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。この発明の実施の形態１、４および５とは、第１保護領域３２および第２保護領域３３を有するゲート絶縁膜保護層３１を設け、かつ、炭化珪素ベース層７に第１ベース領域３６および第２ベース領域３７を設けた構成が相違している。
【０１１５】
この発明の実施の形態６における炭化珪素半導体装置１ｄの製造方法は、実施の形態１、４および５の組み合わせであるため、説明を省略する。
【０１１６】
この発明の実施の形態６では、以上のような構成としたことにより、実施の形態１、４および５の効果を兼ね備えることができる。よって、ゲート絶縁膜１８をさらに長寿命化できる。
【０１１７】
以上、この発明の実施の形態１〜６について説明した。これらの、この発明の実施の形態１〜６で説明した構成は互いに組合せることができる。
【符号の説明】
【０１１８】
１ａ〜１ｄ  炭化珪素半導体装置
２  炭化珪素基板
３  炭化珪素基板の一方の面
６  炭化珪素ドリフト層
７  炭化珪素ベース層
８  炭化珪素ソース層
１１  第１ソース領域
１２  第２ソース領域
１３  トレンチ
１６  トレンチの側面
１７  トレンチの底面
１８  ゲート絶縁膜
２３  ソース電極
３１  ゲート絶縁膜保護層
３２  第１保護領域
３３  第２保護領域
３６  第１ベース領域
３７  第２ベース領域
【図１】
2015046628.tif 000003
【図２】
2015046628.tif 000004
【図３】
2015046628.tif 000005
【図４】
2015046628.tif 000006
【図５】
2015046628.tif 000007
【図６】
2015046628.tif 000008
【図７】
2015046628.tif 000009
【図８】
2015046628.tif 000010
【図９】
2015046628.tif 000011
【図１０】
2015046628.tif 000012
【図１１】
2015046628.tif 000013
【図１２】
2015046628.tif 000014
【図１３】
2015046628.tif 000015
【図１４】
2015046628.tif 000016
【図１５】
2015046628.tif 000017
【図１６】
2015046628.tif 000018
【図１７】
2015046628.tif 000019
【図１８】
2015046628.tif 000020
【図１９】
2015046628.tif 000021
【図２０】
2015046628.tif 000022
【図２１】
2015046628.tif 000023
【図２２】
2015046628.tif 000024