(57)【要約】【課題】１つの温度センサによって２つの半導体素子の温度を正確に測定すること可能となる半導体装置を提供する。【解決手段】第１スイッチング素子Ｔｒ１と第２スイッチング素子Ｔｒ２とは、素子間接続第２配線１４ＡＡを挟んで対向配置されている。第１スイッチング素子Ｔｒ１のソース電極Ｓと、第２スイッチング素子Ｔｒ２のドレイン電極Ｄとは、素子間接続第２配線１４ＡＡに電気的に接続されている。サーミスタＴｈは、第２スイッチング素子Ｔｒ２の側方に配置されている。素子間接続第２配線１４ＡＡには、部品孔１４ｂが形成されている。サーミスタＴｈは、素子間接続第２配線１４ＡＡにおける部品孔１４ｂの内周面に接触しない状態で、部品孔１４ｂを貫通している。【選択図】図１
2015015349.tif 000002
【特許請求の範囲】
【請求項１】
導体層と、
前記導体層を挟んで対向配置され、かつ前記導体層にそれぞれが電気的に接続された第１半導体素子および第２半導体素子と、
前記第１半導体素子または第２半導体素子の側方に、前記導体層を貫通した状態で配置され、前記両半導体素子の温度を検出するための温度センサとを含み、
前記導体層に前記導体層を貫通する切除部が形成されており、前記温度センサが、前記導体層における前記切除部に臨む端面に接触しない状態で、前記切除部を貫通している、半導体装置。
【請求項２】
前記切除部が貫通孔であり、前記温度センサが、前記導体層における前記貫通孔の内周面に接触しない状態で、前記貫通孔を貫通している、請求項１に記載の半導体装置。
【請求項３】
前記切除部が切欠きであり、前記温度センサが、前記導体層における前記切欠きに臨む端面に接触しない状態で、前記切り欠きを貫通している、請求項１に記載の半導体装置。
【請求項４】
前記温度センサが、サーミスタである請求項１〜３のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パワーモジュール等の半導体装置に関する。
【背景技術】
【０００２】
パワーモジュールは、電源に一対のスイッチング素子を直列に接続し、その一対のスイッチング素子の間から出力を得る装置である。このようなパワーモジュールは、たとえば、電動モータを駆動するための駆動回路を構成するインバータ回路に用いられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０５−２１５７０号公報
【特許文献２】特開平１１−３４４３８６号公報
【特許文献１】特開２００８−２２００４２号公報
【特許文献２】特開２０１１−２３４４９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本出願人は、一対のスイッチング素子が上下方向に間隔をおいて対向配置されたパワーモジュールを開発している。このようなパワーモジュールでは、両スイッチング素子が対向配置されるため、両スイッチング素子の温度上昇が課題となる。温度上昇によるスイッチング素子の破損を防止するためには、両スイッチング素子の温度をできるだけ正確に計測する必要がある。
【０００５】
この発明の目的は、１つの温度センサによって２つの半導体素子の温度を正確に測定することが可能となる半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
請求項１記載の発明は、導体層（１４ＡＡ）と、前記導体層を挟んで対向配置され、かつ前記導体層にそれぞれが電気的に接続された第１半導体素子（Ｔｒ１）および第２半導体素子（Ｔｒ２）と、前記第１半導体素子または第２半導体素子の側方に、前記導体層を貫通した状態で配置され、前記両半導体素子の温度を検出するための温度センサ（Ｔｈ）とを含み、前記導体層に前記導体層を貫通する切除部（１４ｂ，１４ｃ）が形成されており、前記温度センサが、前記導体層における前記切除部に臨む端面に接触しない状態で、前記切除部を貫通している、半導体装置（１）である。なお、括弧内の英数字は、後述の実施形態における対応構成要素等を表すが、むろん、この発明の範囲は当該実施形態に限定されない。以下、この項において同じ。
【０００７】
この発明によれば、両半導体素子の熱を、両半導体素子が電気的に接続された導体層を介して、温度センサに効率よく伝達することができる。これにより、１つの温度センサによって、両半導体素子の温度を正確に測定すること可能となる。
請求項２記載の発明は、前記切除部が貫通孔（１４ｂ）であり、前記温度センサが、前記導体層における前記貫通孔の内周面に接触しない状態で、前記貫通孔を貫通している、請求項１に記載の半導体装置である。
【０００８】
請求項３記載の発明は、前記切除部が切欠き（１４ｃ）であり、前記温度センサが、前記導体層における前記切欠きに臨む端面に接触しない状態で、前記切欠きを貫通している、請求項１に記載の半導体装置である。
請求項４記載の発明は、前記温度センサが、サーミスタである請求項１〜３のいずれか一項に記載の半導体装置である。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の一実施形態に係るパワーモジュールの構成を示す断面図である。
【図２】図２は、図１の一部切欠き平面図である。
【図３】図３は、図１のIII-III線に沿う部分断面図である。
【図４】図４は、パワーモジュールの電気的構成を説明するための電気回路図である。
【図５】図５は、パワーモジュールの製造方法を説明するための説明図である。
【図６】図６は、第２配線における温度センサ貫通部分の形状の他の例を示す部分断面図である。
【図７】図７、図１のパワーモジュールを用いたモータ制御回路を示す電気回路図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、この発明を、パワーモジュールに適用した場合の実施形態について説明する。
図１は、本発明の一実施形態に係るパワーモジュールの構成を示す断面図である。図２は、図１の一部切欠き平面図である。図３は、図１のIII-III線に沿う部分断面図である。
【００１１】
パワーモジュール１は、平面視略正方形に形成されている。パワーモジュール１は、上下方向に間隔をおいて対向配置された第１スイッチング素子Ｔｒ１および第２スイッチング素子Ｔｒ２と、第２スイッチング素子Ｔｒ２の側方に配置され、両スイッチング素子Ｔｒ１，Ｔｒ２の温度を検出するための温度センサとしてのサーミスタＴｈとを含んでいる。
【００１２】
各スイッチング素子Ｔｒ１，Ｔｒ２は平面視で四角形状である。この実施形態では、各スイッチング素子Ｔｒ１，Ｔｒ２は、Ｎチャンネル型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成されている。各スイッチング素子Ｔｒ１，Ｔｒ２は、下側の表面にドレイン電極Ｄを有している。各スイッチング素子Ｔｒ１，Ｔｒ２は、上側の表面にソース電極Ｓおよびゲート電極Ｇを有している。サーミスタＴｈは、平面視で四角形状である。サーミスタＴｈは、上側の表面に第１電極Ｑと第２電極Ｒとを有している。
【００１３】
下部絶縁膜１１上に第１配線１２Ａを有する第１配線層１２が形成されている。第１配線層１２上には、第１層間膜１３が形成されている。第１層間膜１３上には、第２配線層１４が形成されている。第２配線層１４は、第２配線１４ＡＡを含む第２配線１４Ａを有している。第２配線１４Ａ間の間隙には、絶縁性樹脂１４Ｂが充填されている。第２配線層１４上には、第２層間膜１５が形成されている。第２層間膜１５上には、第３配線１６Ａを有する第３配線層１６が形成されている。第３配線１６Ａ間の間隙には、絶縁性樹脂１６Ｂが充填されている。第３配線層１６上には、上部絶縁膜１７が形成されている。
【００１４】
第１層間膜１３は、第１配線層１２の側から順に、第１絶縁膜２１、第２絶縁膜２２および第３絶縁膜２３が積層された構造を有している。第２層間膜１５は、第２配線層１４の側から順に、第４絶縁膜２４、第５絶縁膜２５および第６絶縁膜２６が積層された構造を有している。
この実施形態では、下部絶縁膜１１、第１絶縁膜２１、第２絶縁膜２２、第３絶縁膜２３、第４絶縁膜２４、第５絶縁膜２５、第６絶縁膜２６および上部絶縁膜１７は、絶縁性を有する熱可塑性樹脂から構成されている。第１配線１２Ａ、第２配線１４Ａおよび第３配線１６Ａは、銅によって構成されている。
【００１５】
第１スイッチング素子Ｔｒ１は、第１層間膜１３内に内蔵されている。具体的には、第１層間膜１３内の第２絶縁膜２２には、それを貫通する部品孔２２ａが形成されており、この部品孔２２ａに第１スイッチング素子Ｔｒ１が配置されている。
第２スイッチング素子Ｔｒ２は、第１スイッチング素子Ｔｒ１の真上位置に配置されている。具体的には、第２スイッチング素子Ｔｒ２は、第２層間膜１５内に内蔵されている。より具体的には、第２層間膜１５内の第５絶縁膜２５には、それを貫通する部品孔２５ａが形成されており、この部品孔２５ａに第２スイッチング素子Ｔｒ２が配置されている。
【００１６】
第１スイッチング素子Ｔｒ１のドレイン電極Ｄと第１配線１２Ａとの間は、第１絶縁膜２１を貫通する第１ビア３１によって電気的に接続されている。第１ビア３１は、平面視において、第１スイッチング素子２が配置されている領域内に配置されている。第１ビア３１は、平面視で略長方形である。第１ビア３１における第１スイッチング素子Ｔｒ１のドレイン電極Ｄとの接触面積は、第１スイッチング素子Ｔｒ１の下側の表面の面積の５０％以上の大きさに形成されている。
【００１７】
第１スイッチング素子Ｔｒ１のソース電極Ｓと第２配線１４ＡＡとの間は、第３絶縁膜２３を貫通する第２ビア３２によって電気的に接続されている。第２ビア３２は、平面視において、第１スイッチング素子Ｔｒ１が配置されている領域内に配置されている。第２ビア３２は、平面視で略長方形である。第２ビア３２における第１スイッチング素子Ｔｒ１のソース電極Ｓとの接触面積は、第１スイッチング素子Ｔｒ１の上側の表面の面積の５０％以上の大きさに形成されている。
【００１８】
第１スイッチング素子Ｔｒ１のゲート電極Ｇと第２配線１４Ａとの間は、第３絶縁膜２３を貫通する第３ビア３３によって電気的に接続されている。第３ビア３２は、平面視において、第１スイッチング素子Ｔｒ１が配置されている領域内に配置されている。第３ビア３３は、平面視が円形の円錐台形である。
第１スイッチング素子Ｔｒ１のソース電極Ｓが接続されている第２配線１４ＡＡと第２スイッチング素子Ｔｒ２のドレイン電極Ｄとの間は、第４絶縁膜２４を貫通する第４ビア３４によって電気的に接続されている。これにより、第１スイッチング素子Ｔｒ１のソース電極Ｓと第２スイッチング素子Ｔｒ２のドレイン電極Ｄとが電気的に接続されている。第４ビア３４は、平面視において、第２スイッチング素子Ｔｒ２が配置されている領域内に配置されている。第４ビア３４は、平面視で略長方形である。第４ビア３４における第２スイッチング素子Ｔｒ２のドレイン電極Ｄとの接触面積は、第２スイッチング素子Ｔｒ２の下側の表面の面積の５０％以上の大きさに形成されている。
【００１９】
第１スイッチング素子Ｔｒ１のソース電極Ｓおよび第２スイッチング素子Ｔｒ２のドレイン電極Ｄが接続されている第２配線（導体層）１４ＡＡを、他の第２配線１４Ａと区別するために「素子間接続第２配線１４ＡＡ」という場合がある。第１スイッチング素子Ｔｒ１と第２スイッチング素子Ｔｒ２とは、素子間接続第２配線１４ＡＡを挟んで対向配置されている。
【００２０】
第２スイッチング素子Ｔｒ２のソース電極Ｓと第３配線１６Ａとの間は、第６絶縁膜２６を貫通する第５ビア３５によって電気的に接続されている。第５ビア３５は、平面視において、第２スイッチング素子Ｔｒ２が配置されている領域内に配置されている。第５ビア３５は、平面視で略長方形である。第５ビア３５における第２スイッチング素子Ｔｒ２のソース電極Ｓとの接触面積は、第２スイッチング素子Ｔｒ２の上側の表面の面積の５０％以上の大きさに形成されている。
【００２１】
第２スイッチング素子Ｔｒ２のゲート電極Ｇと第３配線１６Ａとの間は、第６絶縁膜２６を貫通する第６ビア３６によって電気的に接続されている。第６ビア３６は、平面視において、第２スイッチング素子Ｔｒ２が配置されている領域内に配置されている。第６ビア３６は、平面視が円形の円錐台形である。
図１および図３に示すように、サーミスタＴｈは、第１層間膜１３、第２配線層１４および第２層間膜１５を含む層内に内蔵されている。具体的には、第１層間膜１５内の第３絶縁膜２３の上面には、平面視においてサーミスタＴｈの横断面とほぼ同形および同大の矩形状の部品用凹部２３ｂが形成されている。
【００２２】
第１スイッチング素子Ｔｒ１のソース電極Ｓおよび第２スイッチング素子Ｔｒ２のドレイン電極Ｄが接続されている素子間接続第２配線１４ＡＡには、部品用凹部２３ｂに連通し、平面視において部品用凹部２３ｂと中心位置が同じ相似形でかつ部品用凹部２３ｂより大きな貫通孔からなる部品孔１４ｂが形成されている。第２層間膜１５内の第４絶縁膜２４には、部品孔１４ｂと連通し、平面視において部品用凹部２３ｂと整合する部品孔２４ｂが形成されている。第２層間膜１５内の第５絶縁膜２５には、部品孔２４ｂと連通し、平面視において部品孔２４ｂと整合する部品孔２５ｂが形成されている。サーミスタＴｈは、部品用凹部２３ｂ、部品孔１４ｂ、部品孔２４ｂおよび部品孔２５ｂから構成される空間に収納されている。サーミスタＴｈは、素子間接続第２配線１４ＡＡにおける部品孔１４ｂに臨む端面（部品孔１４ｂの内周面）に接触しない状態で、部品孔１４ｂを貫通している。素子間接続第２配線１４ＡＡにおける部品孔１４ｂの内周面とサーミスタＴｈとの間隙には、絶縁性樹脂１４Ｂが充填されている。
【００２３】
第１配線１２Ａと第２配線１４Ａとの間は、第１層間膜１３を貫通する第７ビア３７によって電気的に接続されている。第７ビア３７は、平面視において、第１スイッチング素子Ｔｒ２が配置されている領域よりも外側の領域に配置されている。第７ビア３７は、第１絶縁膜２１、第２絶縁膜２２および第３絶縁膜２３をそれぞれ貫通する３つの部分から構成されている。第７ビア３７を構成する３つの部分は、それぞれ平面視が円形の円錐台形である。
【００２４】
第２配線１４Ａと第３配線１６Ａとの間は、第２層間膜１５を貫通する第８ビア３８によって電気的に接続されている。第８ビア３８は、平面視において、第２スイッチング素子Ｔｒ２が配置されている領域よりも外側の領域に配置されている。第８ビア３８は、第４絶縁膜２４、第５絶縁膜２５および第６絶縁膜２６をそれぞれ貫通する３つの部分から構成されている。第８ビア３８を構成する３つの部分は、それぞれ平面視が円形の円錐台形である。
【００２５】
サーミスタＴｈの第１電極Ｑと第３配線１６Ａとの間は、第６絶縁膜２６を貫通する第９ビア３９によって電気的に接続されている。サーミスタＴｈの第２電極Ｒと第３配線１６Ａとの間は、第６絶縁膜２６を貫通する第１０ビア４０によって電気的に接続されている。第９ビア３９および第１０ビア４０は、それぞれ平面視が円形の円錐台形である。各ビア３１〜４０は、たとえば、Ｓｎ／Ａｇから構成されている。
【００２６】
上部絶縁膜１７には、複数の端子が設けられている。各端子は上部絶縁膜１７を貫通している。これらの端子には、第１電源端子４１、第１ゲート端子４２、第２電源端子４３、第２ゲート端子４４、出力端子４５（図２参照）およびサーミスタ用端子４６（図２参照）が含まれる。各電極４１〜４６は、たとえば、Ｓｎ／Ａｇから構成されている。
第１スイッチング素子Ｔｒ１のドレイン電極Ｄは、第１ビア３１、第１配線１２Ａ、第７ビア３７、第２配線１４Ａ、第８ビア３８および第３配線１６Ａを介して、第１電源端子４１に接続されている。第１スイッチング素子Ｔｒ１のソース電極Ｓは、第２ビア３２、素子間接続第２配線１４ＡＡおよび第４ビア３４を介して、第２スイッチング素子Ｔｒ２のドレイン電極Ｄに接続されている。
【００２７】
第１スイッチング素子Ｔｒ１のゲート電極Ｇは、第３ビア３３、第２配線１４Ａおよび第２層間膜１５を貫通する図示されていないビアを介して、第１ゲート端子４２が接続されている第３配線１６Ａに接続されている。つまり、第１スイッチング素子Ｔｒ１のゲート電極Ｇは、第１ゲート端子４２に接続されている。
第２スイッチング素子Ｔｒ２のソース電極Ｓは、第５ビア３５および第３配線１６Ａを介して、第２電源端子４３に接続されている。第２スイッチング素子Ｔｒ２のゲート電極Ｓは、第６ビア３６および第３配線１６Ａを介して、第２ゲート端子４４に接続されている。
【００２８】
第１スイッチング素子２のソース電極Ｓおよび第２スイッチング素子３のドレイン電極Ｄが接続されている素子間接続第２配線１４ＡＡは、第２層間膜１５を貫通する図示されていないビアを介して、サーミスタＴｈの第１電極Ｑが接続されている第３配線１６Ａに接続されている。この第３配線１６Ａは、出力端子４５に接続されている。つまり、第１スイッチング素子２のソース電極Ｓと、第２スイッチング素子３のドレイン電極Ｄと、サーミスタＴｈの第１電極Ｑとは、出力端子４５に接続されている。サーミスタＴｈの第２電極Ｒが接続されている第３配線１６Ａは、サーミスタ用端子４６に接続されている。
【００２９】
図４は、パワーモジュール１の電気的構成を説明するための電気回路図である。
第１スイッチング素子Ｔｒ１および第２スイッチング素子Ｔｒ２には、それぞれ第１ダイオードＤｉ１および第２ダイオードＤｉ２が内蔵されている。これらのダイオードＤｉ１，Ｄｉ２は、寄生ダイオードまたはボディダイオードと呼ばれている。
第１スイッチング素子Ｔｒ１と第１ダイオードＤｉ１とは、ハイサイド回路５１を形成している。第２スイッチング素子Ｔｒ２と第２ダイオードＤｉ２とは、ローサイド回路５２を形成している。ハイサイド回路５１とローサイド回路５２とは、第１電源端子（正極側電源端子）４１と第２電源端子（負極側電源端子）４３との間に直列に接続されており、ハイサイド回路５１とローサイド回路５２との接続点５３に出力端子４５が接続されている。サーミスタＴｈの第１電極Ｑは出力端子４５に接続され、サーミスタＴｈの第２電極Ｒはサーミスタ用端子４６に接続されている。
【００３０】
第１ダイオードＤｉ１は、第１スイッチング素子Ｔｒ１に並列に接続されている。具体的には、第１ダイオードＤｉ１のアノードが第１スイッチング素子Ｔｒ１のソースＳに接続され、第１ダイオードＤｉ１のカソードが第１スイッチング素子Ｔｒ１のドレインＤに接続されている。第２ダイオードＤｉ２は、第２スイッチング素子Ｔｒ２に並列に接続されている。具体的には、第２ダイオードＤｉ２のアノードが第２スイッチング素子Ｔｒ２のソースＳに接続され、第２ダイオードＤｉ２のカソードが第２スイッチング素子Ｔｒ２のドレインＤに接続されている。
【００３１】
第１スイッチング素子Ｔｒ１のドレインＤは、第１電源端子４１に接続されている。第１スイッチング素子Ｔｒ１のソースＳは、第２スイッチング素子Ｔｒ２のドレインＤに接続されている。第２スイッチング素子Ｔｒ２のソースＳは、第２電源端子４３接続されている。第１スイッチング素子Ｔｒ１のソースＳと、第２スイッチング素子Ｔｒ２のドレインＤとの接続点５３は、出力端子４５に接続されている。第１スイッチング素子Ｔｒ１のゲートＧは、第１ゲート端子４２に接続されている。第２スイッチング素子Ｔｒ２のゲートＧは、第２ゲート端子４４に接続されている。
【００３２】
図５は、パワーモジュール１の製造方法を説明するための説明図である。
まず、図５に示されるように、所定の加工が施された複数のシート状部材Ｓ１〜Ｓ８（第１のシート状部材Ｓ１〜第８のシート状部材Ｓ８）を予め用意する。各シート状部材Ｓ１〜Ｓ８は、次のようにして作成される。
第１のシート状部材Ｓ１は、下部絶縁膜１１および第１配線１２Ａを形成するためのものである。第１のシート状部材Ｓ１は、片面に銅箔が接合された熱可塑性樹脂フィルムを基材としている。この基材の銅箔をエッチング加工することにより、下部絶縁膜１１としての可塑性樹脂フィルム上に第１配線１２Ａを形成する。これにより、第１のシート状部材Ｓ１が作成される。
【００３３】
第２のシート状部材Ｓ２は、第１絶縁膜２１を形成するためのものである。第２のシート状部材Ｓ２は、可塑性樹脂フィルムを基材としている。この基材に、第１ビア３１および第７ビア３７の一部分をそれぞれ形成するためのビア孔を含む複数のビア孔を形成する。そして、各ビア孔にＳｎ／Ａｇの金属ペースト６０を充填する。これにより、第２のシート状部材Ｓ２が作成される。
【００３４】
第３のシート状部材Ｓ３は、第２絶縁膜２２を形成するためのものである。第３のシート状部材Ｓ３は、可塑性樹脂フィルムを基材としている。この基材に、第１スイッチング素子Ｔｒ１を収納するための部品孔２２ａを形成する。また、この基材に、第７ビア３７の一部分を形成するためのビア孔を含む少なくとも１つのビア孔を形成し、各ビア孔に金属ペースト６０を充填する。これにより、第３のシート状部材Ｓ３が作成される。
【００３５】
第４のシート状部材Ｓ４は、第３絶縁膜２３および素子間接続第２配線１４ＡＡを含む第２配線１４Ａを形成するためのものである。第４のシート状部材Ｓ４は、片面に銅箔が接合された熱可塑性樹脂フィルムを基材としている。この基材の銅箔をエッチング加工することにより、第３絶縁膜２３としての可塑性樹脂フィルム上に第２配線１４Ａを形成する。この際、素子間接続第２配線１４ＡＡに、サーミスタＴｈを収納するための部品孔１４ｂを形成する。また、第３絶縁膜２３としての可塑性樹脂フィルムに、第１スイッチング素子Ｔｒ１のソース電極Ｓおよびゲート電極Ｇをそれぞれ収納するための孔を形成するとともに、サーミスタＴｈを収納するための部品用凹部２３ｂを形成する。さらに、第３絶縁膜２３としての可塑性樹脂フィルムに、第２ビア３２、第３ビア３３および第７ビア３７の一部分をそれぞれ形成するためのビア孔を含む複数のビア孔を形成する。そして、各ビア孔に金属ペースト６０を充填する。これにより、第４のシート状部材Ｓ４が作成される。
【００３６】
第５のシート状部材Ｓ５は、第４絶縁膜２４を形成するためのものである。第５のシート状部材Ｓ５は、可塑性樹脂フィルムを基材としている。この基材に、サーミスタＴｈを収納するための部品孔２４ｂを形成するとともに、第４ビア３４および第８ビア３８の一部分をそれぞれ形成するためのビア孔を含む複数のビア孔を形成する。そして、各ビア孔に金属ペースト６０を充填する。これにより、第５のシート状部材Ｓ５が作成される。
【００３７】
第６のシート状部材Ｓ６は、第５絶縁膜２５を形成するためのものである。第６のシート状部材Ｓ６は、可塑性樹脂フィルムを基材としている。この基材に、第２スイッチング素子Ｔｒ２を収納するための部品孔２５ａとサーミスタＴｈを収納するための部品孔２５ｂとを形成する。また、この基材に、第８ビア３８の一部分を形成するためのビア孔を含む複数のビア孔を形成する。そして、各ビア孔に金属ペースト６０を充填する。これにより、第６のシート状部材Ｓ６が作成される。
【００３８】
第７のシート状部材Ｓ７は、第６絶縁膜２６および第３配線１６Ａを形成するためのものである。第７のシート状部材Ｓ７は、片面に銅箔が接合された熱可塑性樹脂フィルムを基材としている。この基材の銅箔をエッチング加工することにより、第６絶縁膜２６としての可塑性樹脂フィルム上に第３配線１６Ａを形成する。また、第６絶縁膜２６としての可塑性樹脂フィルムに、第２スイッチング素子Ｔｒ２のソース電極Ｓおよびゲート電極Ｇをそれぞれ収納するための孔を形成するとともに、サーミスタＴｈの第１電極Ｑおよび第１電極Ｒを収納するための孔を形成する。さらに、第６絶縁膜２６としての可塑性樹脂フィルムに、第５ビア３５、第６ビア３６、第８ビア３８の一部分、第９ビア３９および第１０ビア４０をそれぞれ形成するためのビア孔を含む複数のビア孔を形成する。そして、各ビア孔に金属ペースト６０を充填する。これにより、第７のシート状部材Ｓ７が作成される。
【００３９】
第８のシート状部材Ｓ８は、上部絶縁膜１７を形成するためのものである。第８のシート状部材Ｓ８は、可塑性樹脂フィルムを基材としている。この基材に、第１電源端子４１、第１ゲート端子４２、第２電源端子４３、第２ゲート端子４４、出力端子４５およびサーミスタ用端子４６をそれぞれ形成するための端子形成用孔を含む複数の端子形成用孔を形成する。そして、各端子形成用孔に金属ペースト６０を充填する。これにより、第８のシート状部材Ｓ８が作成される。
【００４０】
次に、第１〜第３のシート状部材Ｓ１〜Ｓ３を積み重ねる。そして、第３のシート状部材Ｓ３の部品孔２２ａに第１スイッチング素子Ｔｒ１を収納する。この後、その上に、第４〜第６のシート状部材Ｓ４〜Ｓ６を積み重ねる。そして、第６のシート状部材Ｓ６の部品孔２５ａに第２スイッチング素子Ｔｒ２を収納する。また、部品用凹部２３ｂおよび部品孔１４ｂ，２４ｂ，２５ｂから構成される凸部にサーミスタＴｈを収納する。この後、その上に、第７および第８のシート状部材Ｓ７，Ｓ８を積み重ねる。最後に、これらの積層体に対して熱プレスを行う。
【００４１】
これにより、金属ペースト６０が焼結する。これにより、各ビア３１〜４０等および各端子４１〜４６が形成され、シート状部材間の電気的接合と、スイッチング素子Ｔｒ１，Ｔｒ２およびサーミスタＴｈの電極とビアとの電気的接合とが行われる。また、熱可塑性樹脂の流動により、熱可塑性樹脂（絶縁性樹脂）が間隙に充填されるとともに、スイッチング素子Ｔｒ１，Ｔｒ２およびサーミスタＴｈが樹脂封止される。これにより、第２配線１４Ａ間の間隙に絶縁性樹脂１４Ｂが充填されるとともに、第３配線１６Ａ間の間隙に絶縁性樹脂１６Ｂが充填される。このようにして、図１〜図３に示すパワーモジュールが得られる。
【００４２】
前記実施形態では、両スイッチング素子Ｔｒ１，Ｔｒ２の熱は、第２ビア３２、第４ビア３４を介して素子間接続第２配線１４ＡＡに伝達される。素子間接続第２配線１４ＡＡに伝達された熱は、素子間接続第２配線１４ＡＡにおける部品孔１４ｂの内周面とサーミスタＴＨとの間隙に介在する絶縁性樹脂１４Ｂを介して、サーミスタＴｈに伝達される。したがって、両スイッチング素子Ｔｒ１，Ｔｒ２の熱を、素子間接続第２配線１４ＡＡを介してサーミスタＴｈに効率よく伝達できる。これにより、１つのサーミスタＴｈによって、両スイッチング素子Ｔｒ１，Ｔｒ２の温度（素子間接続第２配線１４ＡＡの温度）を正確に測定すること可能となる。
【００４３】
以上、本発明の一実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。たとえば、前述の実施形態では、サーミスタＴｈは、上側に配置されている第２スイッチング素子Ｔｒ２の側方に配置されているが、下側に配置されている第２スイッチング素子Ｔｒ１の側方に配置されていてもよい。
また、前述の実施形態では、素子間接続第２配線１４ＡＡには、サーミスタＴｈを貫通させるための貫通孔からなる部品孔１４ｂが形成されている。しかし、図３に対応する図６に示すように、貫通孔からなる部品孔１４ｂに代えて、サーミスタＴｈを貫通させるための切欠き１４ｃを素子間接続第２配線１４ＡＡに形成してもよい。この場合、サーミスタＴｈは、素子間接続第２配線１４ＡＡにおける切欠き１４ｃに臨む端面に接触せずに切欠き１４ｃを貫通した状態に保持される。素子間接続第２配線１４ＡＡにおける切欠き１４ｃに臨む端面とサーミスタＴＨとの間隙には絶縁性樹脂１４Ｂが充填される。この場合、両スイッチング素子Ｔｒ１，Ｔｒ２の熱は、ビア３２，３４を介して素子間接続第２配線１４ＡＡに伝達される。素子間接続第２配線１４ＡＡに伝達された熱は、素子間接続第２配線１４ＡＡにおける切欠き１４ｃに臨む端面とサーミスタＴＨとの間隙に介在する絶縁性樹脂１４Ｂを介して、サーミスタＴｈに伝達される。
【００４４】
また、スイッチング素子Ｔｒ１，Ｔｒ２は、ＭＯＳＦＥＴから構成されているが、他の半導体素子であってもよい。たとえば、スイッチング素子Ｔｒ１，Ｔｒ２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。
次に、図７を参照して、図１のパワーモジュールを使用したモータ制御回路について説明する。
【００４５】
モータ制御回路１００は、三相インバータ回路１０１と、ゲート駆動回路１０２と、制御部１０３とを含む。三相インバータ回路１０１は、三相ブラシレスモータ１０４（以下、「電動モータ」という）を駆動するための回路である。電動モータ１０４は、Ｕ相界磁コイル１０４Ｕと、Ｖ相界磁コイル１０４Ｖと、Ｗ相界磁コイル１０４Ｗとを有するステータと、永久磁石が固定されたロータとを備えている。
【００４６】
三相インバータ回路１０１は、Ｕ相用の第１パワーモジュール１Ａと、Ｖ相用の第２パワーモジュール１Ｂと、Ｗ相用の第３パワーモジュール１Ｃを含んでいる。各パワーモジュール１Ａ，１Ｂ，１Ｃは、図１〜図３に示すパワーモジュール１と同じ構造を有するパワーモジュールである。
各パワーモジュール１Ａ，１Ｂ，１Ｃの第１電源端子４１は、外部配線を介して電源(直流電源)１０５の正極端子に接続されている。各パワーモジュール１Ａ，１Ｂ，１Ｃの第２電源端子４３は、外部配線を介して電源１０５の負極端子に接続されている。
【００４７】
第１パワーモジュール１Ａの出力端子４５、第２パワーモジュール１Ｂの出力端子４５および第３パワーモジュール１Ｃの出力端子４５は、それぞれ外部配線を介して電動モータ１０４のＵ相界磁コイル１０４Ｕ、Ｖ相界磁コイル１０４ＶおよびＷ相界磁コイル１０４Ｗに接続されている。各パワーモジュール１Ａ，１Ｂ，１Ｃの出力端子４５は、外部配線を介してゲート駆動回路１０２にも接続されている。各パワーモジュール１Ａ，１Ｂ，１Ｃの第１ゲート端子４２、第２ゲート端子４４およびサーミスタ用端子４６は、それぞれ外部配線を介してゲート駆動回路１０２に接続されている。
【００４８】
制御部１０３は、ＣＰＵとそのプラグラム等を記憶したメモリ（ＲＯＭ、ＲＡＭ等）を含むマイクロコンピュータからなる。制御部１０３は、三相インバータ回路１０１に含まれている各トランジスタ素子Ｔｒ１，Ｔｒ２に対するゲート制御信号（ＰＷＭ（Pulse Width Modulation）信号）を生成して、ゲート駆動回路１０２に与える。
ゲート駆動回路１０２は、制御部１０３からの各ゲート制御信号に基づいて、各トランジスタ素子Ｔｒ１，Ｔｒ２に対するゲート駆動信号を生成して出力する。これにより、各トランジスタ素子Ｔｒ１，Ｔｒ２がオンオフ制御され、電動モータ１０４が制御される。
【００４９】
ゲート駆動回路１０２は、温度上昇によるスイッチング素子Ｔｒ１，Ｔｒ２の破損を防止するための過熱保護回路１１０を含んでいる。過熱保護回路１１０は、各パワーモジュール１Ａ，１Ｂ，１ＣのサーミスタＴｈが接続される複数の温度測定回路１１１，１１２，１１３を含んでいる。各パワーモジュール１Ａ，１Ｂ，１Ｃの出力端子４５およびサーミスタ用端子４６は、過熱保護回路１１０内の対応する温度測定回路１１１，１１２，１１３に接続されている。各温度測定回路１１１，１１２，１１３は、所定のタイミングで、サーミスタＴｈの抵抗値変化に基づく温度測定を行うことにより、対応するパワーモジュール内の両トランジスタ素子Ｔｒ１，Ｔｒ２の温度を測定する。過熱保護回路１１０は、いずれかの温度測定回路１１１，１１２，１１３によって測定された温度が所定の閾値を超えている場合には、たとえば、全てのパワーモジュール１Ａ，１Ｂ，１Ｃ内のトランジスタ素子Ｔｒ１，Ｔｒ２のゲートを接地させる。これにより、トランジスタ素子Ｔｒ１，Ｔｒ２の温度上昇が防止され、温度上昇によるスイッチング素子Ｔｒ１，Ｔｒ２の破損が防止される。
【００５０】
各温度測定回路１１１，１１２，１１３による温度測定タイミングについて説明する。各パワーモジュール１Ａ，１Ｂ，１Ｃにおいて、そのパワーモジュール内のトランジスタ素子Ｔｒ１，Ｔｒ２がオンからオフまたはオフからオンに切替えられるときには、ノイズが発生しやすい。そこで、この実施形態では、各パワーモジュール１Ａ，１Ｂ，１Ｃの温度測定回路１１１，１１２，１１３は、そのパワーモジュール内のトランジスタ素子Ｔｒ１，Ｔｒ２のオンオフ切替タイミング以外のタイミングで温度測定を行うようにしている。これにより、トランジスタ素子Ｔｒ１，Ｔｒ２の温度をより正確に測定できるようになる。
【００５１】
なお、パワーモジュール１Ａ，１Ｂ，１Ｃ毎に、第１トランジスタＴｒ１と第２トランジスタＴｒ２とが共にオフとなる温度測定用期間を間欠的に設け、この温度測定用期間において、そのパワーモジュールに対応する温度測定回路に温度測定を行わせるようにしてもよい。
【符号の説明】
【００５２】
１，１Ａ，１Ｂ，１Ｃ…パワーモジュール、１４ＡＡ…素子接続用第２配線（導体層）、１４ｂ…部品孔、１４ｃ…切欠き、３２，３４…ビア、Ｔｒ１，Ｔｒ２…スイッチング素子（半導体素子）、Ｔｈ…サーミスタ
【図１】
2015015349.tif 000003
【図２】
2015015349.tif 000004
【図３】
2015015349.tif 000005
【図４】
2015015349.tif 000006
【図５】
2015015349.tif 000007
【図６】
2015015349.tif 000008
【図７】
2015015349.tif 000009