(57)【要約】【課題】１つの温度センサによって２つの半導体素子の温度を正確に測定すること可能となる半導体装置を提供する。【解決手段】第１スイッチング素子Ｔｒ１と第２スイッチング素子Ｔｒ２とは、素子間接続第２配線１４ＡＡを挟んで対向配置されている。第１スイッチング素子Ｔｒ１のソース電極Ｓと、第２スイッチング素子Ｔｒ２のドレイン電極Ｄとは、素子間接続第２配線１４ＡＡに電気的に接続されている。サーミスタＴｈは、第１スイッチング素子Ｔｒ１の側方に配置されている。サーミスタＴｈの第１電極Ｑは、第３絶縁膜２３を貫通する第９ビア３９によって、素子間接続第２配線１４ＡＡに電気的に接続されている。【選択図】図１
2015015348.tif 000002
【特許請求の範囲】
【請求項１】
導体層と、
前記導体層を挟んで対向配置され、かつ前記導体層にそれぞれが電気的に接続された第１半導体素子および第２半導体素子と、
前記第１半導体素子または第２半導体素子の側方に配置され、前記両半導体素子の温度を検出するための温度センサとを含み、
前記温度センサは２つの電極を備えており、これらの電極のうちの一方の電極が、接続金属部材によって前記導体層に接続されている、半導体装置。
【請求項２】
前記温度センサにおける前記導体層とは反対側の表面が、熱伝導率の低い絶縁部材によって覆われている、請求項１に記載の半導体装置。
【請求項３】
前記温度センサにおける前記導体層側の表面と前記導体層との間に、前記熱伝導率の低い絶縁部材に比べて熱伝導率が高い絶縁部材が介在している、請求項２に記載の半導体装置。
【請求項４】
前記温度センサが、サーミスタである請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記請求項１〜４のいずれか一項に記載の１または複数の半導体装置と、
前記各半導体装置内の各半導体素子がスイッチング素子からなり、前記各半導体装置内の各半導体素子をオンオフ制御するためのゲート駆動信号を発生するゲート駆動信号発生手段と、
前記各半導体装置内の温度センサの出力信号に基づいて、対応する前記半導体装置内の前記両半導体素子の温度を測定する温度測定手段とを含み、
前記各温度測定手段は、対応する前記半導体装置内の各半導体素子のオンオフ切替タイミング以外のタイミングにおいて、温度測定を行うように構成されている、電気回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パワーモジュール等の半導体装置およびそれを含む電気回路に関する。
【背景技術】
【０００２】
パワーモジュールは、電源に一対のスイッチング素子を直列に接続し、その一対のスイッチング素子の間から出力を得る装置である。このようなパワーモジュールは、たとえば、電動モータを駆動するための駆動回路を構成するインバータ回路に用いられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１７１１６９号公報
【特許文献２】特開平０９−１１６２６８号公報
【特許文献３】特開２００３−２４３５１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本出願人は、一対のスイッチング素子が上下方向に間隔をおいて対向配置されたパワーモジュールを開発している。このようなパワーモジュールでは、両スイッチング素子が対向配置されるため、両スイッチング素子の温度上昇が課題となる。温度上昇によるスイッチング素子の破損を防止するためには、両スイッチング素子の温度をできるだけ正確に計測する必要がある。
【０００５】
この発明の目的は、１つの温度センサによって２つの半導体素子の温度を正確に測定することが可能となる半導体装置およびそれを含む電気回路を提供することである。
【課題を解決するための手段】
【０００６】
請求項１記載の発明は、導体層（１４ＡＡ）と、前記導体層を挟んで対向配置され、かつ前記導体層にそれぞれが電気的に接続された第１半導体素子（Ｔｒ１）および第２半導体素子（Ｔｒ２）と、前記第１半導体素子または第２半導体素子の側方に配置され、前記両半導体素子の温度を検出するための温度センサ（Ｔｈ）とを含み、前記温度センサは２つの電極（Ｑ，Ｒ）を備えており、これらの電極のうちの一方の電極が、接続金属部材（３９）によって前記導体層に接続されている、半導体装置（１）である。なお、括弧内の英数字は、後述の実施形態における対応構成要素等を表すが、むろん、この発明の範囲は当該実施形態に限定されない。以下、この項において同じ。
【０００７】
この発明では、両半導体素子の熱は、両半導体素子が電気的に接続された導体層および導体層に接続された接続金属部材を介して温度センサに伝達される。したがって、両半導体素子の熱を、効率よく温度センサに伝達することができる。これにより、１つの温度センサによって、両半導体素子の温度を正確に測定すること可能となる。
請求項２記載の発明は、前記温度センサにおける前記導体層とは反対側の表面が、熱伝導率の低い絶縁部材（２１）によって覆われている、請求項１に記載の半導体装置である。この構成では、両半導体素子以外の熱が温度センサに伝達されるのを抑制することができる。これにより、両半導体素子の温度をより正確に検出できる。
【０００８】
請求項３記載の発明は、前記温度センサにおける前記導体層側の表面と前記導体層との間に、前記熱伝導率の低い絶縁部材に比べて熱伝導率が高い絶縁部材（２３）が介在している、請求項２に記載の半導体装置である。この構成では、両半導体素子の熱が、導体層を介して温度センサにより伝達されやすくなる。これにより、両半導体素子の温度をより正確に検出できる。
【０００９】
請求項４記載の発明は、前記温度センサが、サーミスタである請求項１〜３のいずれか一項に記載の半導体装置である。
請求項５記載の発明は、前記請求項１〜４のいずれか一項に記載の１または複数の半導体装置（１Ａ，１Ｂ，１Ｃ）と、前記各半導体装置内の各半導体素子がスイッチング素子からなり、前記各半導体装置内の各半導体素子をオンオフ制御するためのゲート駆動信号を発生するゲート駆動信号発生手段（１０２，１０３）と、前記各半導体装置内の温度センサの出力信号に基づいて、対応する前記半導体装置内の前記両半導体素子の温度を測定する温度測定手段（１１１，１１２，,１１３）とを含み、前記各温度測定手段は、対応する前記半導体装置内の各半導体素子のオンオフ切替タイミング以外のタイミングにおいて、温度測定を行うように構成されている、電気回路（１００）である。
【００１０】
この発明では、各半導体装置内の１つの温度センサによって、各半導体装置内の両半導体素子の温度を正確に測定すること可能となる。また、ノイズが発生しにくいタイミングで、温度測定を行うことができるので、各半導体装置内の両半導体素子の温度をより正確に測定できるようになる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の一実施形態に係るパワーモジュールの構成を示す断面図である。
【図２】図２は、図１の一部切欠き平面図である。
【図３】図３は、図１のIII-III線に沿う部分断面図である。
【図４】図４は、パワーモジュールの電気的構成を説明するための電気回路図である。
【図５】図５は、パワーモジュールの製造方法を説明するための説明図である。
【図６】図６は、図１のパワーモジュールを用いたモータ制御回路を示す電気回路図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して、この発明を、パワーモジュールに適用した場合の実施形態について説明する。
図１は、本発明の一実施形態に係るパワーモジュールの構成を示す断面図である。図２は、図１の一部切欠き平面図である。図３は、図１のIII-III線に沿う部分断面図である。図３では、説明の便宜上、図１に示されている第３絶縁膜２３を省略している。
【００１３】
パワーモジュール１は、平面視略正方形に形成されている。パワーモジュール１は、上下方向に間隔をおいて対向配置された第１スイッチング素子Ｔｒ１および第２スイッチング素子Ｔｒ２と、第１スイッチング素子Ｔｒ１の側方に配置され、両スイッチング素子Ｔｒ１，Ｔｒ２の温度を検出するための温度センサとしてのサーミスタＴｈとを含んでいる。
【００１４】
各スイッチング素子Ｔｒ１，Ｔｒ２は平面視で四角形状である。この実施形態では、各スイッチング素子Ｔｒ１，Ｔｒ２は、Ｎチャンネル型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成されている。各スイッチング素子Ｔｒ１，Ｔｒ２は、下側の表面にドレイン電極Ｄを有している。各スイッチング素子Ｔｒ１，Ｔｒ２は、上側の表面にソース電極Ｓおよびゲート電極Ｇを有している。サーミスタＴｈは、平面視で四角形状である。サーミスタＴｈは、上側の表面に第１電極Ｑと第２電極Ｒとを有している。
【００１５】
下部絶縁膜１１上に第１配線１２Ａを有する第１配線層１２が形成されている。第１配線層１２上には、第１層間膜１３が形成されている。第１層間膜１３上には、第２配線層１４が形成されている。第２配線層１４は、第２配線１４ＡＡを含む第２配線１４Ａを有している。第２配線１４Ａ間の間隙には、絶縁性樹脂１４Ｂが充填されている。第２配線層１４上には、第２層間膜１５が形成されている。第２層間膜１５上には、第３配線１６Ａを有する第３配線層１６が形成されている。第３配線１６Ａ間の間隙には、絶縁性樹脂１６Ｂが充填されている。第３配線層１６上には、上部絶縁膜１７が形成されている。
【００１６】
第１層間膜１３は、第１配線層１２の側から順に、第１絶縁膜２１、第２絶縁膜２２および第３絶縁膜２３が積層された構造を有している。第２層間膜１５は、第２配線層１４の側から順に、第４絶縁膜２４、第５絶縁膜２５および第６絶縁膜２６が積層された構造を有している。
この実施形態では、下部絶縁膜１１、第１絶縁膜２１、第２絶縁膜２２、第３絶縁膜２３、第４絶縁膜２４、第５絶縁膜２５、第６絶縁膜２６および上部絶縁膜１７は、絶縁性を有する熱可塑性樹脂から構成されている。第１配線１２Ａ、第２配線１４Ａおよび第３配線１６Ａは、銅によって構成されている。
【００１７】
第１スイッチング素子Ｔｒ１およびサーミスタＴｈは、第１層間膜１３内に内蔵されている。具体的には、第１層間膜１３内の第２絶縁膜２２には、それを貫通する２つの部品孔２２ａ，２２ｂが形成されている。一方の部品孔２２ａに第１スイッチング素子Ｔｒ１が配置されており、他方の部品孔２２ｂにサーミスタＴｈが配置されている。
第２スイッチング素子Ｔｒ２は、第１スイッチング素子Ｔｒ１の真上位置に配置されている。具体的には、第２スイッチング素子Ｔｒ２は、第２層間膜１５内に内蔵されている。より具体的には、第２層間膜１５内の第５絶縁膜２５には、それを貫通する部品孔２５ａが形成されており、その部品孔２５ａに第２スイッチング素子Ｔｒ２が配置されている。
【００１８】
第１スイッチング素子Ｔｒ１のドレイン電極Ｄと第１配線１２Ａとの間は、第１絶縁膜２１を貫通する第１ビア３１によって電気的に接続されている。第１ビア３１は、平面視において、第１スイッチング素子２が配置されている領域内に配置されている。第１ビア３１は、平面視で略長方形である。第１ビア３１における第１スイッチング素子Ｔｒ１のドレイン電極Ｄとの接触面積は、第１スイッチング素子Ｔｒ１の下側の表面の面積の５０％以上の大きさに形成されている。
【００１９】
第１スイッチング素子Ｔｒ１のソース電極Ｓと第２配線１４ＡＡとの間は、第３絶縁膜２３を貫通する第２ビア３２によって電気的に接続されている。第２ビア３２は、平面視において、第１スイッチング素子Ｔｒ１が配置されている領域内に配置されている。第２ビア３２は、平面視で略長方形である。第２ビア３２における第１スイッチング素子Ｔｒ１のソース電極Ｓとの接触面積は、第１スイッチング素子Ｔｒ１の上側の表面の面積の５０％以上の大きさに形成されている。
【００２０】
第１スイッチング素子Ｔｒ１のゲート電極Ｇと第２配線１４Ａとの間は、第３絶縁膜２３を貫通する第３ビア３３によって電気的に接続されている。第３ビア３２は、平面視において、第１スイッチング素子Ｔｒ１が配置されている領域内に配置されている。第３ビア３３は、平面視が円形の円錐台形である。
第１スイッチング素子Ｔｒ１のソース電極Ｓが接続されている第２配線１４ＡＡと第２スイッチング素子Ｔｒ２のドレイン電極Ｄとの間は、第４絶縁膜２４を貫通する第４ビア３４によって電気的に接続されている。これにより、第１スイッチング素子Ｔｒ１のソース電極Ｓと第２スイッチング素子Ｔｒ２のドレイン電極Ｄとが電気的に接続されている。第４ビア３４は、平面視において、第２スイッチング素子Ｔｒ２が配置されている領域内に配置されている。第４ビア３４は、平面視で略長方形である。第４ビア３４における第２スイッチング素子Ｔｒ２のドレイン電極Ｄとの接触面積は、第２スイッチング素子Ｔｒ２の下側の表面の面積の５０％以上の大きさに形成されている。
【００２１】
第１スイッチング素子Ｔｒ１のソース電極Ｓおよび第２スイッチング素子Ｔｒ２のドレイン電極Ｄが接続されている第２配線（導体層）１４ＡＡを、他の第２配線１４Ａと区別するために「素子間接続第２配線１４ＡＡ」という場合がある。第１スイッチング素子Ｔｒ１と第２スイッチング素子Ｔｒ２とは、素子間接続第２配線１４ＡＡを挟んで対向配置されている。
【００２２】
第２スイッチング素子Ｔｒ２のソース電極Ｓと第３配線１６Ａとの間は、第６絶縁膜２６を貫通する第５ビア３５によって電気的に接続されている。第５ビア３５は、平面視において、第２スイッチング素子Ｔｒ２が配置されている領域内に配置されている。第５ビア３５は、平面視で略長方形である。第５ビア３５における第２スイッチング素子Ｔｒ２のソース電極Ｓとの接触面積は、第２スイッチング素子Ｔｒ２の上側の表面の面積の５０％以上の大きさに形成されている。
【００２３】
第２スイッチング素子Ｔｒ２のゲート電極Ｇと第３配線１６Ａとの間は、第６絶縁膜２６を貫通する第６ビア３６によって電気的に接続されている。第６ビア３６は、平面視において、第２スイッチング素子Ｔｒ２が配置されている領域内に配置されている。第６ビア３６は、平面視が円形の円錐台形である。
第１配線１２Ａと第２配線１４Ａとの間は、第１層間膜１３を貫通する第７ビア３７によって電気的に接続されている。第７ビア３７は、平面視において、第１スイッチング素子Ｔｒ２が配置されている領域よりも外側の領域に配置されている。第７ビア３７は、第１絶縁膜２１、第２絶縁膜２２および第３絶縁膜２３をそれぞれ貫通する３つの部分から構成されている。第７ビア３７を構成する３つの部分は、それぞれ平面視が円形の円錐台形である。
【００２４】
第２配線１４Ａと第３配線１６Ａとの間は、第２層間膜１５を貫通する第８ビア３８によって電気的に接続されている。第８ビア３８は、平面視において、第２スイッチング素子Ｔｒ２が配置されている領域よりも外側の領域に配置されている。第８ビア３８は、第４絶縁膜２４、第５絶縁膜２５および第６絶縁膜２６をそれぞれ貫通する３つの部分から構成されている。第８ビア３８を構成する３つの部分は、それぞれ平面視が円形の円錐台形である。
【００２５】
サーミスタＴｈの第１電極Ｑは、第３絶縁膜２３を貫通する第９ビア３９によって、第１トランジスタＴｒ１のソース電極Ｓおよび第２トランジスタＴｒ２のドレイン電極Ｄが接続されている素子間接続第２配線１４ＡＡに電気的に接続されている。サーミスタＴｈの第２電極Ｒは、第３絶縁膜２３を貫通する第１０ビア４０によって、両トランジスタＴｒ１，Ｔｒ２が接続されていない第２配線１４Ａに電気的に接続されている。第９ビア３９および第１０ビア４０は、それぞれ平面視が円形の円錐台形である。各ビア３１〜４０は、たとえば、Ｓｎ／Ａｇから構成されている。
【００２６】
サーミスタＴｈにおける素子間接続第２配線１４ＡＡとは反対側の表面（下面）を覆っている第１絶縁膜（絶縁部材）２１は、熱伝導率の低い絶縁材料で形成されていることが好ましい。この理由は、両トランジスタＴｒ１，Ｔｒ２以外の熱がサーミスタＴｈに伝達されるのを抑制して、両トランジスタＴｒ１，Ｔｒ２の温度を正確に検出できるようにするためである。
【００２７】
一方、サーミスタＴｈと素子間接続第２配線１４ＡＡとの間に介在する第３絶縁膜（絶縁部材）２３は、第１絶縁膜２１に比べて、熱伝導率の高い絶縁材料で形成されていることが好ましい。この理由は、両トランジスタＴｒ１，Ｔｒ２の熱が、素子間接続第２配線１４ＡＡを介してサーミスタＴｈに伝達されやすくするためである。
上部絶縁膜１７には、複数の端子が設けられている。各端子は上部絶縁膜１７を貫通している。これらの端子には、第１電源端子４１、第１ゲート端子４２、第２電源端子４３、第２ゲート端子４４、出力端子４５（図２参照）およびサーミスタ用端子４６（図２参照）が含まれる。各電極４１〜４６は、たとえば、Ｓｎ／Ａｇから構成されている。
【００２８】
第１スイッチング素子Ｔｒ１のドレイン電極Ｄは、第１ビア３１、第１配線１２Ａ、第７ビア３７、第２配線１４Ａ、第８ビア３８および第３配線１６Ａを介して、第１電源端子４１に接続されている。第１スイッチング素子Ｔｒ１のソース電極Ｓは、第２ビア３２、素子間接続第２配線１４ＡＡおよび第４ビア３４を介して、第２スイッチング素子Ｔｒ２のドレイン電極Ｄに接続されている。
【００２９】
第１スイッチング素子Ｔｒ１のゲート電極Ｇは、第３ビア３３、第２配線１４Ａおよび第２層間膜１５を貫通する図示されていないビアを介して、第１ゲート端子４２が接続されている第３配線１６Ａに接続されている。つまり、第１スイッチング素子Ｔｒ１のゲート電極Ｇは、第１ゲート端子４２に接続されている。
第２スイッチング素子Ｔｒ２のソース電極Ｓは、第５ビア３５および第３配線１６Ａを介して、第２電源端子４３に接続されている。第２スイッチング素子Ｔｒ２のゲート電極Ｓは、第６ビア３６および第３配線１６Ａを介して、第２ゲート端子４４に接続されている。
【００３０】
第１スイッチング素子２のソース電極Ｓ、サーミスタＴｈの第１電極Ｑおよび第２スイッチング素子３のドレイン電極Ｄが接続されている素子間接続第２配線１４ＡＡは、第２層間膜１５を貫通する図示しないビアを介して、図示されていない第３配線１６Ａに接続されている。この第３配線１６Ａは、出力端子４５に接続されている。つまり、第１スイッチング素子２のソース電極Ｓと、第２スイッチング素子３のドレイン電極Ｄと、サーミスタＴｈの第１電極Ｑとは、出力端子４５に接続されている。
【００３１】
サーミスタＴｈの第２電極Ｒが接続されている第２配線１４Ａは、第２層間膜１５を貫通する図示しないビアを介して、図示されていない第３配線１６Ａに接続されている。この第３配線１６Ａは、サーミスタ用端子４６に接続されている。つまり、サーミスタＴｈの第２電極Ｒは、サーミスタ用端子４６に接続されている。
図４は、パワーモジュール１の電気的構成を説明するための電気回路図である。
【００３２】
第１スイッチング素子Ｔｒ１および第２スイッチング素子Ｔｒ２には、それぞれ第１ダイオードＤｉ１および第２ダイオードＤｉ２が内蔵されている。これらのダイオードＤｉ１，Ｄｉ２は、寄生ダイオードまたはボディダイオードと呼ばれている。
第１スイッチング素子Ｔｒ１と第１ダイオードＤｉ１とは、ハイサイド回路５１を形成している。第２スイッチング素子Ｔｒ２と第２ダイオードＤｉ２とは、ローサイド回路５２を形成している。ハイサイド回路５１とローサイド回路５２とは、第１電源端子（正極側電源端子）４１と第２電源端子（負極側電源端子）４３との間に直列に接続されており、ハイサイド回路５１とローサイド回路５２との接続点５３に出力端子４５が接続されている。サーミスタＴｈの第１電極Ｑは出力端子４５に接続され、サーミスタＴｈの第２電極Ｒはサーミスタ用端子４６に接続されている。
【００３３】
第１ダイオードＤｉ１は、第１スイッチング素子Ｔｒ１に並列に接続されている。具体的には、第１ダイオードＤｉ１のアノードが第１スイッチング素子Ｔｒ１のソースＳに接続され、第１ダイオードＤｉ１のカソードが第１スイッチング素子Ｔｒ１のドレインＤに接続されている。第２ダイオードＤｉ２は、第２スイッチング素子Ｔｒ２に並列に接続されている。具体的には、第２ダイオードＤｉ２のアノードが第２スイッチング素子Ｔｒ２のソースＳに接続され、第２ダイオードＤｉ２のカソードが第２スイッチング素子Ｔｒ２のドレインＤに接続されている。
【００３４】
第１スイッチング素子Ｔｒ１のドレインＤは、第１電源端子４１に接続されている。第１スイッチング素子Ｔｒ１のソースＳは、第２スイッチング素子Ｔｒ２のドレインＤに接続されている。第２スイッチング素子Ｔｒ２のソースＳは、第２電源端子４３接続されている。第１スイッチング素子Ｔｒ１のソースＳと、第２スイッチング素子Ｔｒ２のドレインＤとの接続点５３は、出力端子４５に接続されている。第１スイッチング素子Ｔｒ１のゲートＧは、第１ゲート端子４２に接続されている。第２スイッチング素子Ｔｒ２のゲートＧは、第２ゲート端子４４に接続されている。
【００３５】
図５は、パワーモジュール１の製造方法を説明するための説明図である。
まず、図５に示されるように、所定の加工が施された複数のシート状部材Ｓ１〜Ｓ８（第１のシート状部材Ｓ１〜第８のシート状部材Ｓ１０）を予め用意する。各シート状部材Ｓ１〜Ｓ１０は、次のようにして作成される。
第１のシート状部材Ｓ１は、下部絶縁膜１１および第１配線１２Ａを形成するためのものである。第１のシート状部材Ｓ１は、片面に銅箔が接合された熱可塑性樹脂フィルムを基材としている。この基材の銅箔をエッチング加工することにより、下部絶縁膜１１としての可塑性樹脂フィルム上に第１配線１２Ａを形成する。これにより、第１のシート状部材Ｓ１が作成される。
【００３６】
第２のシート状部材Ｓ２は、第１絶縁膜２１を形成するためのものである。第２のシート状部材Ｓ２は、可塑性樹脂フィルムを基材としている。この基材に、第１ビア３１および第７ビア３７の一部分をそれぞれ形成するためのビア孔を含む複数のビア孔を形成する。そして、各ビア孔にＳｎ／Ａｇの金属ペースト６０を充填する。これにより、第２のシート状部材Ｓ２が作成される。
【００３７】
第３のシート状部材Ｓ３は、第２絶縁膜２２を形成するためのものである。第３のシート状部材Ｓ３は、可塑性樹脂フィルムを基材としている。この基材に、第１スイッチング素子Ｔｒ１を収納するための部品孔２２ａとサーミスタＴｈを収納するための部品孔２２ｂとを形成する。また、この基材に、第７ビア３７の一部分を形成するためのビア孔を含む少なくとも１つのビア孔を形成する。そして、各ビア孔に金属ペースト６０を充填する。これにより、第３のシート状部材Ｓ３が作成される。
【００３８】
第４のシート状部材Ｓ４は、第３絶縁膜２３および素子間接続第２配線１４ＡＡを含む第２配線１４Ａを形成するためのものである。第４のシート状部材Ｓ４は、片面に銅箔が接合された熱可塑性樹脂フィルムを基材としている。この基材の銅箔をエッチング加工することにより、第３絶縁膜２３としての可塑性樹脂フィルム上に第２配線１４Ａを形成する。また、第３絶縁膜２３としての可塑性樹脂フィルムに、第１スイッチング素子Ｔｒ１のソース電極Ｓおよびゲート電極Ｇをそれぞれ収納するための孔を形成するとともに、サーミスタＴｈの第１電極Ｑおよび第１電極Ｒをそれぞれ収納するための孔を形成する。さらに、第３絶縁膜２３としての可塑性樹脂フィルムに、第２ビア３２、第３ビア３３、第７ビア３７の一部分、第９ビア３９および第１０ビア４０をそれぞれ形成するためのビア孔を含む複数のビア孔を形成する。そして、各ビア孔に金属ペースト６０を充填する。これにより、第４のシート状部材Ｓ４が作成される。
【００３９】
第５のシート状部材Ｓ５は、第４絶縁膜２４を形成するためのものである。第５のシート状部材Ｓ５は、可塑性樹脂フィルムを基材としている。この基材に、第４ビア３４および第８ビア３８の一部分をそれぞれ形成するためのビア孔を含む複数のビア孔を形成する。そして、各ビアに金属ペースト６０を充填する。これにより、第５のシート状部材Ｓ５が作成される。
【００４０】
第６のシート状部材Ｓ６は、第５絶縁膜２５を形成するためのものである。第６のシート状部材Ｓ６は、可塑性樹脂フィルムを基材としている。この基材に、第２スイッチング素子Ｔｒ２を収納するための部品孔２５ａを形成する。また、この基材に、第８ビア３８の一部分を形成するためのビア孔を含む複数のビア孔を形成する。そして、各ビア孔に金属ペースト６０を充填する。これにより、第６のシート状部材Ｓ６が作成される。
【００４１】
第７のシート状部材Ｓ７は、第６絶縁膜２６および第３配線１６Ａを形成するためのものである。第７のシート状部材Ｓ７は、片面に銅箔が接合された熱可塑性樹脂フィルムを基材としている。この基材の銅箔をエッチング加工することにより、第６絶縁膜２６としての可塑性樹脂フィルム上に第３配線１６Ａを形成する。また、第６絶縁膜２６としての可塑性樹脂フィルムに、第２スイッチング素子Ｔｒ２のソース電極Ｓおよびゲート電極Ｇをそれぞれ収納するための孔を形成する。さらに、第６絶縁膜２６としての可塑性樹脂フィルムに、第５ビア３５、第６ビア３６および第８ビア３８の一部分をそれぞれ形成するためのビア孔を含む複数のビア孔を形成する。そして、各ビア孔に金属ペースト６０を充填する。これにより、第７のシート状部材Ｓ７が作成される。
【００４２】
第８のシート状部材Ｓ８は、上部絶縁膜１７を形成するためのものである。第８のシート状部材Ｓ８は、可塑性樹脂フィルムを基材としている。この基材に、第１電源端子４１、第１ゲート端子４２、第２電源端子４３、第２ゲート端子４４、出力端子４５およびサーミスタ用端子４６をそれぞれ形成するための端子形成用孔を含む複数の端子形成用孔を形成する。そして、各端子形成用孔に金属ペースト６０を充填する。これにより、第８のシート状部材Ｓ８が作成される。
【００４３】
次に、第１〜第３のシート状部材Ｓ１〜Ｓ３を積み重ねる。そして、第３のシート状部材Ｓ３の部品孔２２ａおよび部品孔２２ｂに、それぞれ第１スイッチング素子Ｔｒ１およびサーミスタＴｈを収納する。この後、その上に、第４〜第６のシート状部材Ｓ４〜Ｓ６を積み重ねる。そして、第６のシート状部材Ｓ６の部品孔２５ａ内に第２スイッチング素子Ｔｒ２を収納する。この後、その上に、第７および第８のシート状部材Ｓ７，Ｓ８を積み重ねる。最後に、これらの積層体に対して熱プレスを行う。
【００４４】
これにより、金属ペースト６０が焼結する。これにより、各ビア３１〜４０等および各端子４１〜４６が形成され、シート状部材間の電気的接合と、スイッチング素子Ｔｒ１，Ｔｒ２およびサーミスタＴｈの電極とビアとの電気的接合とが行われる。また、熱可塑性樹脂の流動により、熱可塑性樹脂（絶縁性樹脂）が間隙に充填されるとともに、スイッチング素子Ｔｒ１，Ｔｒ２およびサーミスタＴｈが樹脂封止される。これにより、第２配線１４Ａ間の間隙に絶縁性樹脂１４Ｂが充填されるとともに、第３配線１６Ａ間の間隙に絶縁性樹脂１６Ｂが充填される。このようにして、図１〜図３に示すパワーモジュールが得られる。
【００４５】
前記実施形態では、両スイッチング素子Ｔｒ１，Ｔｒ２の熱は、第２ビア３２、第４ビア３４を介して素子間接続第２配線１４ＡＡに伝達される。素子間接続第２配線１４ＡＡに伝達された熱は、第９ビア３９を介してサーミスタＴｈに伝達される。したがって、両スイッチング素子Ｔｒ１，Ｔｒ２の熱を、サーミスタＴｈに効率よく伝達できる。これにより、１つのサーミスタＴｈによって、両スイッチング素子Ｔｒ１，Ｔｒ２の温度（素子間接続第２配線１４ＡＡの温度）を正確に測定すること可能となる。
【００４６】
また、前記実施形態では、第１スイッチング素子Ｔｒ１の下側の表面のドレイン電極Ｄおよび上側の表面のソース電極Ｓには、それぞれ、第１ビア３１および第２ビア３２が接続されている。これらのビア３１，３２における対応する電極Ｄ，Ｓとの接触面積は、第１スイッチング素子Ｔｒ１の対応する電極Ｄ，Ｓが形成されている表面の面積の５０％以上に形成されている。また、第２スイッチング素子Ｔｒ２の下側の表面のドレイン電極Ｄおよび上側の表面のソース電極Ｓには、それぞれ、第４ビア３４および第５ビア３５が接続されている。これらのビア３４，３５における対応する電極Ｄ，Ｓとの接触面積は、第２スイッチング素子Ｔｒ２の対応する電極Ｄ，Ｓが形成されている表面の面積の５０％以上に形成されている。このため、このパワーモジュール１が製造される場合に、各スイッチング素子Ｔｒ１，Ｔｒ２にかかる応力を低減することができる。これにより、製造工程において、パワーモジュール１に割れが発生するのを抑制または防止できる。
【００４７】
以上、本発明の一実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。たとえば、前述の実施形態では、サーミスタＴｈは、下側に配置されている第１スイッチング素子Ｔｒ１の側方に配置されているが、上側に配置されている第２スイッチング素子Ｔｒ２の側方に配置されていてもよい。この場合には、サーミスタＴｈの２つの電極Ｑ，Ｒが下方にくるように、サーミスタＴｈを配置し、そのうちの一方の電極が両トランジスタ素子Ｔｒ１，Ｔｒ２が接続されている素子間接続第２配線１４ＡＡにビアを介して接続される。
【００４８】
また、スイッチング素子Ｔｒ１，Ｔｒ２は、ＭＯＳＦＥＴから構成されているが、他の半導体素子であってもよい。たとえば、スイッチング素子Ｔｒ１，Ｔｒ２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。
次に、図６を参照して、図１のパワーモジュールを使用したモータ制御回路について説明する。
【００４９】
モータ制御回路１００は、三相インバータ回路１０１と、ゲート駆動回路１０２と、制御部１０３とを含む。三相インバータ回路１０１は、三相ブラシレスモータ１０４（以下、「電動モータ」という）を駆動するための回路である。電動モータ１０４は、Ｕ相界磁コイル１０４Ｕと、Ｖ相界磁コイル１０４Ｖと、Ｗ相界磁コイル１０４Ｗとを有するステータと、永久磁石が固定されたロータとを備えている。
【００５０】
三相インバータ回路１０１は、Ｕ相用の第１パワーモジュール１Ａと、Ｖ相用の第２パワーモジュール１Ｂと、Ｗ相用の第３パワーモジュール１Ｃを含んでいる。各パワーモジュール１Ａ，１Ｂ，１Ｃは、図１〜図３に示すパワーモジュール１と同じ構造を有するパワーモジュールである。
各パワーモジュール１Ａ，１Ｂ，１Ｃの第１電源端子４１は、外部配線を介して電源(直流電源)１０５の正極端子に接続されている。各パワーモジュール１Ａ，１Ｂ，１Ｃの第２電源端子４３は、外部配線を介して電源１０５の負極端子に接続されている。
【００５１】
第１パワーモジュール１Ａの出力端子４５、第２パワーモジュール１Ｂの出力端子４５および第３パワーモジュール１Ｃの出力端子４５は、それぞれ外部配線を介して電動モータ１０４のＵ相界磁コイル１０４Ｕ、Ｖ相界磁コイル１０４ＶおよびＷ相界磁コイル１０４Ｗに接続されている。各パワーモジュール１Ａ，１Ｂ，１Ｃの出力端子４５は、外部配線を介してゲート駆動回路１０２にも接続されている。各パワーモジュール１Ａ，１Ｂ，１Ｃの第１ゲート端子４２、第２ゲート端子４４およびサーミスタ用端子４６は、それぞれ外部配線を介してゲート駆動回路１０２に接続されている。
【００５２】
制御部１０３は、ＣＰＵとそのプラグラム等を記憶したメモリ（ＲＯＭ、ＲＡＭ等）を含むマイクロコンピュータからなる。制御部１０３は、三相インバータ回路１０１に含まれている各トランジスタ素子Ｔｒ１，Ｔｒ２に対するゲート制御信号（ＰＷＭ（Pulse Width Modulation）信号）を生成して、ゲート駆動回路１０２に与える。
ゲート駆動回路１０２は、制御部１０３からの各ゲート制御信号に基づいて、各トランジスタ素子Ｔｒ１，Ｔｒ２に対するゲート駆動信号を生成して出力する。これにより、各トランジスタ素子Ｔｒ１，Ｔｒ２がオンオフ制御され、電動モータ１０４が制御される。
【００５３】
ゲート駆動回路１０２は、温度上昇によるスイッチング素子Ｔｒ１，Ｔｒ２の破損を防止するための過熱保護回路１１０を含んでいる。過熱保護回路１１０は、各パワーモジュール１Ａ，１Ｂ，１ＣのサーミスタＴｈが接続される複数の温度測定回路１１１，１１２，１１３を含んでいる。各パワーモジュール１Ａ，１Ｂ，１Ｃの出力端子４５およびサーミスタ用端子４６は、過熱保護回路１１０内の対応する温度測定回路１１１，１１２，１１３に接続されている。各温度測定回路１１１，１１２，１１３は、所定のタイミングで、サーミスタＴｈの抵抗値変化に基づく温度測定を行うことにより、対応するパワーモジュール内の両トランジスタ素子Ｔｒ１，Ｔｒ２の温度を測定する。過熱保護回路１１０は、いずれかの温度測定回路１１１，１１２，１１３によって測定された温度が所定の閾値を超えている場合には、たとえば、全てのパワーモジュール１Ａ，１Ｂ，１Ｃ内のトランジスタ素子Ｔｒ１，Ｔｒ２のゲートを接地させる。これにより、トランジスタ素子Ｔｒ１，Ｔｒ２の温度上昇が防止され、温度上昇によるスイッチング素子Ｔｒ１，Ｔｒ２の破損が防止される。
【００５４】
各温度測定回路１１１，１１２，１１３による温度測定タイミングについて説明する。各パワーモジュール１Ａ，１Ｂ，１Ｃにおいて、そのパワーモジュール内のトランジスタ素子Ｔｒ１，Ｔｒ２がオンからオフまたはオフからオンに切替えられるときには、ノイズが発生しやすい。そこで、この実施形態では、各パワーモジュール１Ａ，１Ｂ，１Ｃの温度測定回路１１１，１１２，１１３は、そのパワーモジュール内のトランジスタ素子Ｔｒ１，Ｔｒ２のオンオフ切替タイミング以外のタイミングで温度測定を行うようにしている。これにより、トランジスタ素子Ｔｒ１，Ｔｒ２の温度をより正確に測定できるようになる。
【００５５】
なお、パワーモジュール１Ａ，１Ｂ，１Ｃ毎に、第１トランジスタＴｒ１と第２トランジスタＴｒ２とが共にオフとなる温度測定用期間を間欠的に設け、この温度測定用期間において、そのパワーモジュールに対応する温度測定回路に温度測定を行わせるようにしてもよい。
【符号の説明】
【００５６】
１，１Ａ，１Ｂ，１Ｃ…パワーモジュール、１４ＡＡ…素子間接続第２配線（導体層）、３９…第９ビア（接続金属部材）、１００…モータ制御回路（電気回路）、１０１…三相インバータ回路、１０２…ゲート駆動回路、１１０…過熱保護回路、１１１，１１２，１１３…温度測定回路（温度測定手段）、１０３…制御部、Ｓ１〜Ｓ１０…シート状部材、Ｔｒ１，Ｔｒ２…スイッチング素子（半導体素子）、Ｔｈ…サーミスタ
【図１】
2015015348.tif 000003
【図２】
2015015348.tif 000004
【図３】
2015015348.tif 000005
【図４】
2015015348.tif 000006
【図５】
2015015348.tif 000007
【図６】
2015015348.tif 000008