(57)【要約】【課題】本発明は、スイッチングノイズの発生を抑制することを目的とする。【解決手段】そしてこの目的を達成するために本発明は、直流電源と、この直流電源から出力端子に向けて直流電源側から順に配置したコイル及び第１のスイッチング素子と、前記コイルと第１のスイッチング素子の間に接続した第２のスイッチング素子と、前記第１のスイッチング素子と出力端子の間に接続したコンデンサと、前記第１のスイッチング素子及び第２のスイッチング素子に接続した制御回路と、を備え、前記直流電源と、コイル間に入力電圧検出回路を接続するとともに、前記コイルに対して並列に第３のスイッチング素子を接続し、この第３のスイッチング素子は、前記入力電圧検出回路によって開閉させる構成とした。【選択図】図１
2015033214.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と、この直流電源から出力端子に向けて直流電源側から順に配置したコイル及び第１のスイッチング素子と、前記コイルと第１のスイッチング素子の間に接続した第２のスイッチング素子と、前記第１のスイッチング素子と出力端子の間に接続したコンデンサと、前記第１のスイッチング素子及び第２のスイッチング素子に接続した制御回路と、を備え、
前記直流電源と、コイル間に入力電圧検出回路を接続するとともに、前記コイルに対して並列に第３のスイッチング素子を接続し、この第３のスイッチング素子は、前記入力電圧検出回路によって開閉させる構成としたスイッチング電源。
【請求項２】
前記第１のスイッチング素子及び第２のスイッチング素子により前記コイル、または前記コンデンサを流れる電流をオン／オフ切替えることで昇圧して所定の出力電圧にすることを特徴する請求項１記載のスイッチング電源。
【請求項３】
前記入力電圧検出回路は、入力電圧が設定された電圧となることを検出すると、前記制御回路は、設定された電圧以上の入力電圧においてスイッチング停止状態とすることを特徴とする請求項１記載のスイッチング電源。
【請求項４】
前記第３のスイッチング素子は、スイッチング停止状態にてコイルといった回路素子に接続負荷電流が流れることによって、電圧降下の発生を回避することを特徴とする請求項１記載のスイッチング電源。
【請求項５】
請求項１から４のいずれか一つに記載のスイッチング電源を配置した電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源のスイッチング状態とスイッチング停止状態の２つのモードの切り替わり時の過渡状態における不安定動作を防止し、接続負荷電流に依存しない直流出力電圧の精度向上を実現させるスイッチング電源に関するものである。
【背景技術】
【０００２】
従来から、スイッチング電源は、例えば図３に示すように、直流電源２１と、この直流電源２１から出力端子２２に向けて直流電源２１側から順に配置したコイル２３および第１のスイッチング素子２４と、前記コイル２３と第１のスイッチング素子２４の間に接続した第２のスイッチング素子２５と、前記第１のスイッチング素子２４と出力端子２２の間に接続した平滑コンデンサ２６と、前記第１のスイッチング素子２４および第２のスイッチング素子２５に接続した定電圧制御回路２７を備えた構成となっていた。
【０００３】
即ち、前記直流電源２１は、例えば、自動車の場合、車用バッテリーとなるのであるが、この車用バッテリーは、その電圧状態（Ｖ１）は大きくばらついた（一様ではない）状態となっている。そこで、この車用バッテリーの電圧値に応じて、前記定電圧制御回路２７で前記第１のスイッチング素子２４及び第２のスイッチング素子２５を交互にオン／オフさせることで、出力端子２２の電圧（Ｖ２）を一定の値にするようにしている。
【０００４】
具体的には、電圧状態（Ｖ１）が低い場合は、図４の（ａ区間）の如く第２のスイッチング素子２５のオン時間を長くすることで、コイル２３に発生させる電圧を高め、これを電圧状態（Ｖ１）に重畳させることで平滑コンデンサ２６の電圧を高め、これにより、出力電圧（Ｖ２）を高めるようにしている。
【０００５】
また、電圧状態（Ｖ１）が、それほど低くない場合には、図４の（ｂ区間）の如く、第２のスイッチング素子２５のオン時間を短くすることで、コイル２３に発生させる電圧を低め、これを電圧状態（Ｖ１）に重畳させることで平滑コンデンサ２６の電圧を少し高め、これにより、出力電圧（Ｖ２）を高めるようにしている。
【０００６】
さらに、電圧状態（Ｖ１）が、高い場合には、図４の（ｃ区間）の如く第２のスイッチング素子２５を間引く形でオンさせ、これによりＶ１を昇圧せず、直接、電圧（Ｖ２）として供給するようにしている（これに類似する技術は、例えば、下記特許文献１に記載）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平２−２４１３６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述の如く、従来のスイッチング電源は、電圧状態（Ｖ１）の電圧が出力電圧（Ｖ２）と同じ値程度に高くなると第２のスイッチング素子２５を間引く状態で、図４（ｃ区間）の如く動作させるようにしているが、このように第２のスイッチング素子２５を間引く状態でオン／オフさせると、その動作が極めて不安定となり、その結果として、スイッチングノイズが発生することになる。
【０００９】
そこで、本発明は、スイッチングノイズの発生を抑制することを目的とするものである
。
【課題を解決するための手段】
【００１０】
そしてこの目的を達成するために本発明は、直流電源と、この直流電源から出力端子に向けて直流電源側から順に配置したコイル及び第１のスイッチング素子と、前記コイルと第１のスイッチング素子の間に接続した第２のスイッチング素子と、前記第１のスイッチング素子と出力端子の間に接続したコンデンサと、前記第１のスイッチング素子及び第２のスイッチング素子に接続した制御回路と、を備え、前記直流電源と、コイル間に入力電圧検出回路を接続するとともに、前記コイルに対して並列に第３のスイッチング素子を接続し、この第３のスイッチング素子は、前記入力電圧検出回路によって開閉させる構成とし、これにより所期の目的を達成するものである。
【発明の効果】
【００１１】
以上のように本発明は、直流電源と、この直流電源から出力端子に向けて直流電源側から順に配置したコイル及び第１のスイッチング素子と、前記コイルと第１のスイッチング素子の間に接続した第２のスイッチング素子と、前記第１のスイッチング素子と出力端子の間に接続したコンデンサと、前記第１のスイッチング素子及び第２のスイッチング素子に接続した制御回路と、を備え、前記直流電源と、コイル間に入力電圧検出回路を接続するとともに、前記コイルに対して並列に第３のスイッチング素子を接続し、この第３のスイッチング素子は、前記入力電圧検出回路によって開閉させる構成としたので、スイッチングノイズの発生を抑制することが出来る。
【００１２】
即ち、本発明においては、直流電源の電圧が高くなってくると、第２のスイッチング素子のオン／オフ動作を停止させる構成としたので、スイッチングノイズの発生を抑制することが出来るものである。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係るスイッチング電源回路の構成図
【図２】本発明の各回路素子に係る電圧のタイミングチャート
【図３】従来のスイッチング電源回路の構成図
【図４】従来の各回路素子に係る電圧のタイミングチャート
【発明を実施するための形態】
【００１４】
以下、本発明の一実施形態を、添付図面を用いて説明する。
【００１５】
なお、本実施例においては、スイッチング電源（同期整流型）を例に説明するが、特に同期整流型に限定されるものではなく、チョッパ型を含めて任意のスイッチング電源回路に対して等しく適用されるものである。
（実施の形態１）
図１において、電子機器に使用されるスイッチング電源回路（同期整流型）の構成図を示す。本回路は、直流電源１には従来型のスイッチング電源（同期整流型）２を直結しており、前記スイッチング電源（同期整流型）２にて昇圧された電源に負荷１５の接続を行う。
【００１６】
このスイッチング電源（同期整流型）２は、出力端子３、コイル４、交互にオン／オフするＭＯＳ−ＦＥＴ５（第２のスイッチング素子の一例）及びＭＯＳ−ＦＥＴ６（第１のスイッチング素子の一例）、平滑コンデンサ７、定電圧制御回路８からなる。直流電源１の正極はコイル４に接続されている。コイル４の負荷側は、スイッチング回路素子ＭＯＳ−ＦＥＴ５及びＭＯＳ−ＦＥＴ６のドレインに接続され、ＭＯＳ−ＦＥＴ６のソースには、平滑コンデンサ７の一端および負荷１５が接続される。
【００１７】
定電圧制御回路８は、ＭＯＳ−ＦＥＴ５がオン期間中にＭＯＳ−ＦＥＴ６をオフするように同期制御を行うと共に、平滑コンデンサ７で平滑された直流出力電圧Ｖ２を直流出力電圧基準電圧と比較し、その差に応じて直流出力電圧Ｖ２を定電圧化するようにＭＯＳ−ＦＥＴ５のオン／オフ期間の比を制御したスイッチング信号を発生する。
【００１８】
定電圧制御回路８からのスイッチング信号によるＭＯＳ−ＦＥＴ５がオン／ＭＯＳ−ＦＥＴ６がオフ期間中には、コイル４の両端に逆起電力による電圧が生じる。ＭＯＳ−ＦＥＴ５がオフ／ＭＯＳ−ＦＥＴ６がオン期間中には、直流電源１の電圧に前記逆起電力による電圧が加算された電圧が、オン中のＭＯＳ−ＦＥＴ６を介して負荷１５に出力され、同時に平滑コンデンサ７を充電する（図２のＡ、Ｂ区間）。
【００１９】
また、定電圧制御回路８からのスイッチング信号により、ＭＯＳ−ＦＥＴ５がオフ／ＭＯＳ−ＦＥＴ６がオンから、ＭＯＳ−ＦＥＴ５がオン／ＭＯＳ−ＦＥＴ６がオフに切り替わることで、平滑コンデンサ７の放電によって負荷１５に電流が流れる。
【００２０】
このように、定電圧制御回路８において、ＭＯＳ−ＦＥＴ５及びＭＯＳ−ＦＥＴ６がオン／オフを繰り返すと共にオン／オフ期間の比を制御することで、負荷１５には直流電源１の電圧以上の任意の電圧が出力される。
【００２１】
また、直流電源１の入力電圧Ｖ１が直流出力電圧Ｖ２の設定値より十分に高ければ、スイッチング電源は、常にＭＯＳ−ＦＥＴ５がオフ／ＭＯＳ−ＦＥＴ６がオンとなるスイッチング停止状態となり、入力電圧Ｖ１がコイル４、オン中のＭＯＳ−ＦＥＴ６を介して、負荷１５に入力電圧Ｖ１が出力される（図２のＣ区間）。
【００２２】
上記のように、スイッチング電源２には、入力電圧Ｖ１に応じて、スイッチング状態とスイッチング停止状態の２つのモードが存在する。この２つのモードの切替時の過渡状態において、従来は、スイッチング電源２が間欠動作となる。
【００２３】
しかしながら、この間欠動作によって、上述のような課題が生じてしまう。即ち、所定の発振周波数での動作とはならないため、ラジオノイズ等として悪影響を及ぼすことがあるのである。
【００２４】
これに対して、本実施形態では、前述の２つのモードの切替時の過渡状態におけるスイッチング電源２の間欠動作を防止することによって、この問題を解決する。即ち、スイッチング電源２の入力部に入力電圧検出回路９を付加し、入力電圧が設定電圧値より高い入力電圧条件を入力電圧検出回路９において検出した際に、定電圧制御回路８の制御によりスイッチング停止状態とする。
【００２５】
入力電圧検出回路９は、抵抗１０、抵抗１１、基準電圧１２、誤差増幅器１３で構成される。入力電圧検出回路９における設定電圧値Ｖｓｅｎｓｅは、抵抗１０の抵抗値をＲ１０、抵抗１１の抵抗値をＲ１１、基準電圧１２の電圧値Ｖｒｅｆとすると、下記の式（１）にて求められる。
【００２６】
2015033214.tif 000003
【００２７】
式（１）において、例えば、基準電圧１２の電圧値Ｖｒｅｆ＝１．８［Ｖ］の場合、抵
抗１０の抵抗値Ｒ１０＝４７［ｋΩ］、抵抗１１の抵抗値Ｒ１１＝１０［ｋΩ］とすると、入力電圧検出回路９における設定電圧値Ｖｓｅｎｓｅ＝１０．２６［Ｖ］となる。このような入力電圧検出回路９における設定電圧値Ｖｓｅｎｓｅを設定することにより、図２に示すように、この設定電圧値Ｖｓｅｎｓｅを任意の入力電圧（上記では、１０．２６Ｖ）としてスイッチング状態とスイッチング停止状態の２つのモードを切り替えることができ、入力電圧により間欠動作を回避することが可能となる。
【００２８】
スイッチング電源２内の定電圧制御回路８には、スイッチング信号の最小オン時間という特性を有する。即ち、前述の２つのモードが切り替わる入力電圧をＶｉｎ、スイッチング信号の最小オン時間をＴｏｎｍｉｎ、発振周波数をｆ、設定した直流出力電圧をＶｏｕｔとすると、下記式（２）より前述の２つのモードが切り替わる入力電圧を算出することが出来る。
【００２９】
2015033214.tif 000004
【００３０】
式（２）により算出した２つのモードが切り替わる入力電圧Ｖｉｎを用いて式（１）を基にスイッチング停止状態とする入力電圧Ｖｓｅｎｓｅを設定する。式（１）において設定した入力電圧Ｖｓｅｎｓｅ以下にてスイッチング状態、式（１）において設定した入力電圧Ｖｓｅｎｓｅ以上においてスイッチング停止状態となり、２つのモードの切替時の過渡状態におけるスイッチング電源２の間欠動作を防止することが可能となる。
【００３１】
しかしながら、従来に比べ、低い入力電圧Ｖ１にてスイッチング停止状態としてしまうため、直流出力電圧Ｖ２は設定出力電圧より低い電圧となる。また、スイッチング停止状態おいて、コイル４の直流抵抗成分に接続負荷電流が流れることにより電圧降下が発生するため、更に低い出力電圧となり、負荷１５による消費電流が大きいほど電圧降下成分は大きくなり、直流出力電圧Ｖ２の精度が悪化する。
【００３２】
そこで、スイッチング停止状態にて、負荷１５による消費電流がコイル４に流れて発生する電圧降下を回避するためにスイッチ回路１４（第３のスイッチング素子）を付加し、電圧降下の要因となる回路素子をショートする。これにより、負荷１５による消費電流に依存しない直流出力電圧Ｖ２を出力し、精度の向上を実現する。
【００３３】
以上のように本実施形態によれば、入力電圧検出回路９とスイッチ回路１４をスイッチング電源２に付加することにより、直流電源の電圧が高くなってくると、第２のスイッチング素子のオン／オフ動作を停止させる構成としたので、スイッチングノイズの発生を抑制することが出来るようになるのである。
【産業上の利用可能性】
【００３４】
以上のように本発明のスイッチング電源は、直流電源と、この直流電源から出力端子に向けて直流電源側から順に配置したコイル及び第１のスイッチング素子と、前記コイルと第１のスイッチング素子の間に接続した第２のスイッチング素子と、前記第１のスイッチング素子と出力端子の間に接続したコンデンサと、前記第１のスイッチング素子及び第２のスイッチング素子に接続した制御回路と、を備え、前記直流電源と、コイル間に入力電圧検出回路を接続するとともに、前記コイルに対して並列に第３のスイッチング素子を接続し、この第３のスイッチング素子は、前記入力電圧検出回路によって開閉させる構成とした。これによって、安定したスイッチング状態となる入力電圧条件を満たさない場合は、強制的にスイッチング停止状態とさせるため、スイッチング電源の入力部において入力
電圧検出回路を設け、幅広い入力電圧において安定した動作をさせることが出来る。
【００３５】
更に、スイッチング停止状態において、同期整流型でのコイル、チョッパ型でのコイル、及びダイオードといった回路素子に接続負荷電流が流れることによって電圧降下が発生することを回避するため、電圧降下の要因となる前述の回路素子をショートするスイッチ回路を有する構成としたので、直流出力電圧の精度が高いものとなる。
【００３６】
したがって、入力電圧が幅広く変動する直流電源に接続される電源安定化回路としての活用が期待されるものとなる。
【符号の説明】
【００３７】
１  直流電源
２  スイッチング電源（同期整流型）
３  出力端子
４  コイル
５  ＭＯＳ−ＦＥＴ（第２のスイッチング素子）
６  ＭＯＳ−ＦＥＴ（第１のスイッチング素子）
７  平滑コンデンサ
８  定電圧制御回路
９  入力電圧検出回路
１０  抵抗
１１  抵抗
１２  基準電圧
１３  誤差増幅器
１４  スイッチ回路（第３のスイッチング素子）
１５  負荷
２１  直流電源
２２  出力端子
２３  コイル
２４  ＭＯＳ−ＦＥＴ（第１のスイッチング素子）
２５  ＭＯＳ−ＦＥＴ（第２のスイッチング素子）
２６  平滑コンデンサ
２７  定電圧制御回路
【図１】
2015033214.tif 000005
【図２】
2015033214.tif 000006
【図３】
2015033214.tif 000007
【図４】
2015033214.tif 000008