(57)【要約】【課題】高耐圧の場合であっても、第二導電型層端部のアバランシェ降伏を抑制し、過渡電圧に対する耐性の低下を防ぐことを目的とする。【解決手段】第二導電型層４内の、第一導電型埋込み層２と向かい合う領域の内側に、第二導電型層４よりも不純物濃度の高い高濃度第二導電型層５を形成することにより、高耐圧の場合であっても、第二導電型層４端部のアバランシェ降伏を抑制し、過渡電圧に対する耐性の低下を防ぐことができる。【選択図】図１
2015126151.tif 000002
【特許請求の範囲】
【請求項１】
第一導電型基板と、
前記第一導電型基板上に形成される低濃度第一導電型エピタキシャル層と、
前記低濃度第一導電型エピタキシャル層の表面の一部に形成される第二導電型層と、
前記低濃度第一導電型エピタキシャル層の表面に前記第二導電型層を囲んで環状に形成される第二導電型フィールドリミティッドリングと、
前記低濃度第一導電型エピタキシャル層の前記第一導電型基板と接する領域であって前記第二導電型層と向かい合う領域の内側に形成される第一導電型埋込み層と、
前記第二導電型層の表面の前記第一導電型埋込み層と向かい合う領域の一部に形成される高濃度第二導電型層と、
前記低濃度第一導電型エピタキシャル層の表面に形成される絶縁膜と、
前記絶縁膜に形成されて前記高濃度第二導電型層を露出するコンタクト窓と、
前記絶縁膜上に形成されて前記コンタクト窓を介して前記高濃度第二導電型層と導通する表面電極と
を有することを特徴とする高耐圧半導体装置。
【請求項２】
前記第二導電型フィールドリミティッドリングを複数有し、前記第二導電型フィールドリミティッドリング間の間隔が前記第二導電型層に近い程狭いことを特徴とする請求項１記載の高耐圧半導体装置。
【請求項３】
前記第二導電型層端と前記第一導電型埋込み層端との前記第一導電型基板の表面と平行な方向の距離が、前記第一導電型埋込み層と前記第二導電型層とで挟まれる部分の前記低濃度第一導電型エピタキシャル層の厚みよりも大きいことを特徴とする請求項１または請求項２のいずれかに記載の高耐圧半導体装置。
【請求項４】
前記第二導電型層端の空乏層の広がり幅が、高濃度第二導電型層と第一導電型埋込み層とが向かい合う領域の第二導電型層と低濃度第一導電型エピタキシャル層のＰＮ接合面の空乏層広がりよりも大きいことを特徴とする請求項１〜請求項３のいずれか１項に記載の高耐圧半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過渡電圧保護素子等の高耐圧半導体装置に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置の微細化、高集積化に伴い、ＥＳＤ（静電気放電）や雷サージ等、極めて短時間の電圧ストレス現象である過渡電圧に対する耐性の低下が問題になっている。一方、車載電装化に伴い、高耐圧の過渡電圧保護素子への要望が高まっている。
【０００３】
以前より高耐圧ツェナーダイオードを過渡電圧保護素子として用いる方法が採用されてきたが、過渡電圧に対する耐性は、ツェナーダイオードの耐圧が高くなるほど低下するという問題があった。そこで、素子の終端に、ガードリングやフィールドリミテッドリング（ＦＬＲ）を形成したり、半導体内部に埋込み不純物層を形成して、過渡電圧耐量を低下することなく、ツェナーダイオードの高耐圧化する方法が提案されている。
【０００４】
以下、図６を参照しながら、従来の高耐圧ツェナーダイオード半導体装置の構成について説明する。
図６は従来の高耐圧ツェナーダイオード半導体装置の構成を説明する断面図である。
【０００５】
図６において、１０１は第一導電型基板、１０２は第一導電型埋込み層、１０３は低濃度第一導電型エピタキシャル層である。１０４は低濃度第一導電型エピタキシャル層１０３の第一導電型埋込み層１０２が形成された面の反対面に形成された第二導電型層である。１０４Ａは、第二導電型層１０４の周囲を囲うように環状に形成された第二導電型ＦＬＲである。１０６は低濃度第一導電型エピタキシャル層１０３の表面に形成された絶縁膜である。１０７は、絶縁膜１０６に第二導電型層１０４の一部を露出するように形成されたコンタクト窓である。１０８は、絶縁膜１０６上に、コンタクト窓１０７を覆うように形成され、コンタクト窓１０７で第二導電型層１０４と導通する表面電極である。
【０００６】
かかる構成によれば、第一導電型埋込み層１０２によって、第二導電型層１０４端部にかかる電界強度より、第一導電型埋込み層１０２と向かい合う第二導電型層１０４の底部にかかる電界強度が高くなるため、第二導電型層１０４底部でアバランシェ降伏が起こり、第二導電型層１０４端部でアバランシェ降伏が起こらず、過渡電圧に対する耐性の低下を防いでいた（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−４０８２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記従来の構成では、高耐圧になるに従い、低濃度第一導電型エピタキシャル層１０３の厚みが厚くなり、第二導電型層１０４端の端部にかかる電界強度と、第二導電型層１０４の底部にかかる電界強度の差が小さくなるため、第二導電型層１０４端部でアバランシェ降伏が起こり、過渡電圧に対する耐性が低下してしまうという課題を有していた。
【０００９】
本発明は、前記従来の課題を解決するもので、高耐圧の場合であっても、第二導電型層端部のアバランシェ降伏を抑制し、過渡電圧に対する耐性の低下を防ぐことを目的とする。
【課題を解決するための手段】
【００１０】
前記目的を達成するために、本発明の高耐圧半導体装置は、第一導電型基板と、前記第一導電型基板上に形成される低濃度第一導電型エピタキシャル層と、前記低濃度第一導電型エピタキシャル層の表面の一部に形成される第二導電型層と、前記低濃度第一導電型エピタキシャル層の表面に前記第二導電型層を囲んで環状に形成される第二導電型フィールドリミティッドリングと、前記低濃度第一導電型エピタキシャル層の前記第一導電型基板と接する領域であって前記第二導電型層と向かい合う領域の内側に形成される第一導電型埋込み層と、前記第二導電型層の表面の前記第一導電型埋込み層と向かい合う領域の一部に形成される高濃度第二導電型層と、前記低濃度第一導電型エピタキシャル層の表面に形成される絶縁膜と、前記絶縁膜に形成されて前記高濃度第二導電型層を露出するコンタクト窓と、前記絶縁膜上に形成されて前記コンタクト窓を介して前記高濃度第二導電型層と導通する表面電極とを有することを特徴とする。
【発明の効果】
【００１１】
以上のように、本発明の構成によれば、高耐圧の場合であっても、第二導電型層端部でのアバランシェ降伏を抑制し、過渡電圧に対する耐性の低下を防ぐことができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の高耐圧半導体装置の構成を示す断面図
【図２】本発明の高耐圧半導体装置の形成工程毎の断面図
【図３】本発明の高耐圧半導体装置の形成工程毎の断面図
【図４】本発明の空乏層の広がりを説明する図
【図５】本発明の高耐圧半導体装置と従来の高耐圧半導体装置との過渡電圧に対する耐性を比較するグラフを示す図
【図６】従来の高耐圧ツェナーダイオード半導体装置の構成を説明する断面図
【発明を実施するための形態】
【００１３】
以下本発明の実施の形態について、図面を参照しながら説明する。
図１は本発明の高耐圧半導体装置の構成を示す断面図であり、図２，図３は本発明の高耐圧半導体装置の形成工程毎の断面図である。図４は本発明の空乏層の広がりを説明する図である。
【００１４】
図１〜図４において、本発明の高耐圧半導体装置は、第一導電型基板１に第一導電型埋込み層２が形成される（図２（ａ））。
次に、第一導電型基板１の第一導電型埋込み層２を形成した表面に低濃度第一導電型エピタキシャル層３が形成される。この時、第一導電型埋込み層２も低濃度第一導電型エピタキシャル層３内に成長させる（図２（ｂ））。
【００１５】
さらに、低濃度第一導電型エピタキシャル層３の第一導電型基板１と接する面に対する反対面の表面に第二導電型層４が形成される。第二導電型層４は、第一導電型埋込み層２の形成領域と向かい合う領域を包含して形成される。このとき、第一導電型埋込み層２の形成領域と向かい合う領域の端部と第二導電型層４の端部との間隔Ｌが第一導電型埋込み層２と第二導電型層４の距離ｌ以上となるように形成する。同時に、低濃度第一導電型エピタキシャル層３の表面に、第二導電型層４を囲むように、環状の第二導電型ＦＬＲ４Ａが形成される。なお、第二導電型ＦＬＲ４Ａは、複数本形成しても良く、耐圧により本数を調整する。このとき、隣り合う第二導電型ＦＬＲ４Ａ間の間隔は、内側の隣り合う第二導電型ＦＬＲ４Ａ間の間隔ほど小さくなるように形成される。第二導電型ＦＬＲ４Ａは、第二導電型層４と同時に形成しても良いが、個別に形成しても良い（図２（ｃ））。
【００１６】
次に、第二導電型層４内の、第一導電型埋込み層２と向かい合う領域の内側に高濃度第二導電型層５が形成される（図２（ｄ））。
さらに、低濃度第一導電型エピタキシャル層３の表面を熱処理することにより、低濃度第一導電型エピタキシャル層３の表面に絶縁膜として、例えば酸化膜６が形成される（図３（ａ））。次に、酸化膜６を開口して高濃度第二導電型層５の表面の一部を露出するコンタクト窓７が形成される（図３（ｂ））。最後に、酸化膜６上に、コンタクト窓７を覆うように、表面電極８が形成される（図３（ｃ））。
【００１７】
本発明の高耐圧半導体装置は、第二導電型層４を第一導電型埋込み層２と向かい合う領域を含んで形成し、第二導電型層４の周囲を囲む環状の第二導電型ＦＬＲ４Ａが形成された高耐圧半導体装置において、第二導電型層４内の、第一導電型埋込み層２と向かい合う領域の内側に、第二導電型層４よりも不純物濃度の高い高濃度第二導電型層５を形成することを特徴とすると共に、第一導電型埋込み層２の形成領域と向かい合う領域の端部と第二導電型層４の端部との間隔Ｌが第一導電型埋込み層２と第二導電型層４の距離ｌ以上となるように形成する。このような構成とすることで、第二導電型層４の周囲を囲んで形成された環状の第二導電型ＦＬＲ４Ａにより、第二導電型層４端部での空乏層の広がりを広げて第二導電型層４端部の電界強度を低下させると共に、第一導電型埋込み層２の形成領域と向かい合う領域の端部と第二導電型層４の端部との間隔Ｌが第一導電型埋込み層２と第二導電型層４の距離ｌ以上となるように形成することにより、第二導電型層４端部での空乏層の広がりを第一導電型埋込み層２で制限されないようにし、さらに、第二導電型層４内に高濃度第二導電型層５を形成する。これにより、図４（ａ）に示す、従来の高耐圧半導体装置における、第二導電型層１０４の中央部における第二導電型層１０４表面と第一導電型埋めこみ層１０２との間隔Ｘ１と、第二導電型層１０４の端部における第二導電型層１０４表面と第一導電型基板１０１との間隔Ｘ２の空乏層９の広がり差に対し、図４（ｂ）に示す、本発明の高耐圧半導体装置における、第二導電型層４の中央部における高濃度第二導電型層５底面と第一導電型埋めこみ層２との間隔Ｙ１と、第二導電型層４の端部における第二導電型層４表面と第一導電型基板１との間隔Ｙ２の空乏層１０の広がり差が大きくなる。そのため、高濃度第二導電型層５と第一導電型埋込み層２とが向かい合う領域における第二導電型層４と低濃度第一導電型エピタキシャル層３のＰＮ接合面の空乏層の広がりを抑えて電界強度を上げ、空乏層が広がる第二導電型層４端部の電界強度との差を大きくすることができ、第二導電型層４端部でのアバランシェ降伏を抑制し、高耐圧の場合であっても過渡電圧に対する耐性の低下を防ぐことができる。
【００１８】
さらに、第二導電型ＦＬＲ４Ａを複数形成しても良く、その場合、隣り合う第二導電型ＦＬＲ４Ａ間の間隔を内側ほど小さくすることが好ましい。これにより、ＦＬＲ４Ａの外側ほど電界が高くなり、第二導電型層４端部の電界強度を低下させることができ、第二導電型層４端部でのアバランシェ降伏をさらに抑制できる。
【００１９】
図５は、本発明の高耐圧半導体装置と従来の高耐圧半導体装置との過渡電圧に対する耐性を比較するグラフを示す図であり、図５（ａ）はＰＮ接合に生ずる電流集中と過渡電圧耐性との関係グラフ、図５（ｂ）は本発明の高耐圧半導体装置と従来の高耐圧半導体装置とのＰＮ接合端に生ずる電流集中の素子耐圧依存性を比較するグラフ、図５（ｃ）は、本発明の高耐圧半導体装置と従来の高耐圧半導体装置との過渡電圧耐性の素子耐圧依存性を比較するグラフである。
【００２０】
図５（ａ）に示すように、高耐圧半導体装置においては、電流集中が増加するほど、ＥＳＤ耐量は低下し、半導体装置の過渡電圧耐性は低下する。また、図５（ｂ）に示すように、素子耐圧が増加するほど、電流集中が増加する。従って、図５（ｃ）に示すように、高耐圧半導体装置において、素子耐性が増加すると過渡電圧耐性は低下する。図５（ｂ）に示すように、本発明の高耐圧半導体装置は、従来の高耐圧半導体装置に比べて、素子耐圧の増加に対する電流集中の増加が小さくなり、電流集中を抑えることができる。それにより、半導体装置の過渡電圧耐性の低下を防ぐことができる。
【００２１】
例えば、第一導電型基板１は、Ｎ型で濃度１×１０２０ｃｍ−３、第一導電型埋込み層２は、Ｎ型で濃度３×１０１９ｃｍ−３、拡散長２μｍ、低濃度第一導電型エピタキシャル層３は、Ｎ型で濃度３×１０１５ｃｍ−３、エピタキシャル層の厚さ８μｍ、第二導電型層４は、Ｐ型で濃度５×１０１８ｃｍ−３、拡散長２．５μｍ、第一導電型埋込み層２端と第二導電型層４端の距離８μｍ、第二導電型ＦＬＲ４Ａは、本数２本、ＦＬＲ幅２μｍ、ＦＬＲ間隔を内側からそれぞれ、６μｍ、７μｍ、高濃度第二導電型層５は、Ｐ型で濃度５×１９ｃｍ−３、拡散長１．５μｍ、第一導電型埋込み層２端と高濃度第二導電型層５との距離５μｍ、酸化膜６は、厚み１μｍ、高濃度第二導電型層５と、第一導電型埋込み層２が向かい合う領域の第二導電型層４と低濃度第一導電型エピタキシャル層３のＰＮ接合面積は８０００μｍ２とすることができる。
【００２２】
かかる構成によれば、ツェナー電圧は８２Ｖ、第二導電型層４端での電流集中は、２．１×１０２６ｃｍ−３・ｓｅｃ−１、過渡電圧耐性は２６ｋＶとなる。従来の高耐圧半導体装置では、第二導電型層４端での電流集中は、９．０×１０２６ｃｍ−３・ｓｅｃ−１、過渡電圧耐性は６ｋＶであり、従来品の４倍の過渡電圧耐性を確保することができる。
【産業上の利用可能性】
【００２３】
本発明は、高耐圧半導体装置の場合であっても、ＰＮ接合端部での電流集中を抑制し、半導体素子の過渡電圧耐性の低下を防ぐことができ、高耐圧半導体装置に係り、特に過渡電圧保護素子等に有用である。
【符号の説明】
【００２４】
１    第一導電型基板
２    第一導電型埋込み層
３    低濃度第一導電型エピタキシャル層
４    第二導電型層
４Ａ    第二導電型ＦＬＲ
５    高濃度第二導電型層
６    酸化膜
７    コンタクト窓
８    表面電極
９    空乏層
１０    空乏層
１０１    第一導電型基板
１０２    第一導電型埋込み層
１０３    低濃度第一導電型エピタキシャル層
１０４    第二導電型層
１０４Ａ    第二導電型ＦＬＲ
１０６    絶縁膜
１０７    コンタクト窓
１０８    表面電極
【図１】
2015126151.tif 000003
【図２】
2015126151.tif 000004
【図３】
2015126151.tif 000005
【図４】
2015126151.tif 000006
【図５】
2015126151.tif 000007
【図６】
2015126151.tif 000008