(57)【要約】【課題】  従来、現用系と予備系とを切り替える時に位相跳躍が発生するという課題があった。【解決手段】  本発明では、クロック供給システムは、現用系と予備系とに冗長化され、階層的に配置された上位側の装置から下位側の装置へクロックを供給するクロック供給装置において、現用系のクロックと予備系のクロックとの位相差を電圧に変換する変換回路と、自系が現用系であるか予備系であるかを示す運用系情報に基づいて、変換回路が変換した電圧と予め設定された定電圧とを切り替える切替回路と、切替回路が出力する電圧を位相制御値として自系の位相制御値に加算する加算回路を含み、上位側の装置から受信するクロックに同期したクロックを生成して下位側の装置に出力するＰＬＬ回路とを有することを特徴とする。【選択図】図６
2015144348.tif 000002
【特許請求の範囲】
【請求項１】
現用系と予備系とに冗長化され、階層的に配置された上位側の装置から下位側の装置へクロックを供給するクロック供給装置において、
現用系のクロックと予備系のクロックとの位相差を電圧に変換する変換回路と、
自系が現用系であるか予備系であるかを示す運用系情報に基づいて、前記変換回路が変換した電圧と予め設定された定電圧とを切り替える切替回路と、
前記切替回路が出力する電圧を位相制御値として自系の位相制御値に加算する加算回路を含み、上位側の装置から受信するクロックに同期したクロックを生成して下位側の装置に出力するＰＬＬ回路と
を有することを特徴とするクロック供給装置。
【請求項２】
請求項１に記載のクロック供給装置において、
前記切替回路は、自系が現用系である場合、予め設定された定電圧を前記ＰＬＬ回路の位相制御値として前記加算回路に出力し、自系が予備系である場合、前記変換回路が変換した電圧を前記ＰＬＬ回路の位相制御値として前記加算回路に出力する
ことを特徴とするクロック供給装置。
【請求項３】
請求項２に記載のクロック供給装置において、
前記切替回路は、予備系から現用系に切り替える場合、前記変換回路が変換した電圧から定電圧に予め設定された時定数で変化する時定数回路を更に有する
ことを特徴とするクロック供給装置。
【請求項４】
請求項３に記載のクロック供給装置において、
前記変換回路が変換した現用系のクロックと予備系のクロックとの位相差を示す電圧の変動を抑えるためのフィルタ回路を更に設け、
前記時定数回路は、前記フィルタ回路と一部の回路を共用する
ことを特徴とするクロック供給装置。
【請求項５】
請求項４に記載のクロック供給装置において、
前記フィルタ回路は、直列に接続された第１の抵抗器の出力と接地との間にコンデンサを配置したローパスフィルタであり、
前記時定数回路は、定電圧に接続される第２の抵抗器と前記ローパスフィルタのコンデンサとで形成される
ことを特徴とするクロック供給装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック供給装置に関する。
【背景技術】
【０００２】
一般に、デジタル伝送を行う通信装置は、他の通信装置と動作タイミングを合わせるために、クロック同期網に接続されている。クロック同期網は、マスタークロックの発生源を有する主局の通信装置から階層的に接続される従属局の通信装置にクロックを供給するためのクロック供給装置を有する。クロック同期網において、クロックは、従属同期方式により、上位側のクロック供給装置から下位側のクロック供給装置に順番に同期を図りながら伝送される。また、クロック同期網の信頼性を高めるため、クロックパスは現用系と予備系に冗長化されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１２４７４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
クロック供給装置は、現用系のクロックに問題が発生した場合、予備系に切り替えるようになっているが、現用系のクロックと予備系のクロックとの位相差の規定が無いため、両系のクロックの位相差が大きい場合がある。ところが、両系のクロックの位相差が大きい場合、現用系から予備系に切り替える時に位相跳躍が発生するという問題が生じる。
【０００５】
本件開示のクロック供給装置は、現用系と予備系とを切り替える時に発生する位相跳躍を抑える技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
一つの観点によれば、クロック供給システムは、現用系と予備系とに冗長化され、階層的に配置された上位側の装置から下位側の装置へクロックを供給するクロック供給装置において、現用系のクロックと予備系のクロックとの位相差を電圧に変換する変換回路と、自系が現用系であるか予備系であるかを示す運用系情報に基づいて、変換回路が変換した電圧と予め設定された定電圧とを切り替える切替回路と、切替回路が出力する電圧を位相制御値として自系の位相制御値に加算する加算回路を含み、上位側の装置から受信するクロックに同期したクロックを生成して下位側の装置に出力するＰＬＬ回路とを有することを特徴とする。
【発明の効果】
【０００７】
本件開示のクロック供給装置は、現用系と予備系とを切り替える時に発生する位相跳躍を抑えることができる。
【図面の簡単な説明】
【０００８】
【図１】クロック供給システムの一例を示す図である。
【図２】クロック供給装置の一例を示す図である。
【図３】クロック受信部の一例を示す図である。
【図４】本実施形態の比較例として、自系クロックを他系クロックの位相に合わせる回路を示す図である。
【図５】現用系から予備系に切り替える時の位相跳躍の一例を示す図である。
【図６】本実施形態のクロック供給装置における位相合わせ回路の一例を示す図である。
【図７】位相合わせ回路の具体的な回路例を示す図である。
【図８】Ｄ−ＦＦ回路の動作の一例を示す図である。
【図９】位相合わせ回路の各部における信号の入出力特性を示す図である。
【図１０】位相差カウント回路の動作を示す図である。
【図１１】自系が予備系の場合の位相合わせ回路の状態を示す図である。
【図１２】自系が予備系から現用系に切り替わった時の位相合わせ回路の状態を示す図である。
【図１３】発振部および出力部の一例を示す図である。
【図１４】発振部に位相合わせ回路が搭載される例を示す図である。
【発明を実施するための形態】
【０００９】
以下、図面を用いて実施形態を説明する。
【００１０】
図１は、クロック供給システム１００の一例を示す。図１において、クロック供給システム１００は、マスタークロック発生装置１０１と、クロック供給装置１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅおよび１０２ｆとを有する。クロック供給装置１０２ａ、１０２ｂおよび１０２ｃは、実線矢印で描かれた現用系の経路でクロックを供給する。また、クロック供給装置１０２ｄ、１０２ｅおよび１０２ｆは、点線矢印で描かれた予備系の経路でクロックを供給する。図１の例では、クロック供給装置１０２ａとクロック供給装置１０２ｄは、同じ階層に配置され、次の階層のクロック供給装置１０２ｂおよびクロック供給装置１０２ｅの両方に、現用系と予備系との両方の経路でクロックを供給する。同様に、最下層のクロック供給装置１０２ｃおよびクロック供給装置１０２ｆは、１つ上の階層から現用系と予備系との両方の経路でクロックの供給を受ける。
【００１１】
ここで、複数のクロック供給装置１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅおよび１０２ｆのうち特定の装置を指す場合は、符号にアルファベットを付加して、例えばクロック供給装置１０２ａのように表記する。また、複数のクロック供給装置１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅおよび１０２ｆに共通する内容を説明する場合は、アルファベットを省略してクロック供給装置１０２と表記する。
【００１２】
尚、クロック供給装置１０２は、上位側の装置（マスタークロック発生装置１０１またはクロック供給装置１０２）から入力するクロックのジッタやワンダをクリーンアップしたクロックを生成して下位側の装置に出力する。また、現用系と予備系の両方の経路で障害が発生した場合、クロック供給装置１０２は、上位側の装置からクロックを受信できない。上位側の装置からクロックを受信できない場合、クロック供給装置は、内部に搭載している発振器で自走して下位側の装置にクロックを供給する機能を有する（Holdover機能)。
【００１３】
図１において、同じ階層に配置されるクロック供給装置１０２ｃとクロック供給装置１０２ｆは、例えば同じビル内に配置された通信装置１０３ａ、通信装置１０３ｂおよび通信装置１０３ｃに現用系と予備系の２系統のクロックを供給する。尚、クロック供給装置１０２が通信装置１０３に供給するクロックは、マスタークロック発生装置１０１が出力するマスタークロックに同期したクロックである。同様に、同じ階層に配置されるクロック供給装置１０２ａおよび１０２ｄ、クロック供給装置１０２ｂおよび１０２ｅは、それぞれの階層の通信装置に現用系と予備系のクロックを供給する。図１において、クロック供給装置１０２ａ、１０２ｂ、１０２ｄおよび１０２ｅからクロックの供給を受ける通信装置の図示は省略する。
【００１４】
ここで、図１において、実線矢印で描かれた経路を現用系、点線矢印で描かれた経路を予備系として説明したが、現用系のクロック供給装置１０２に障害が発生した場合は、同じ階層の予備系のクロック供給装置１０２が現用系として機能する。従って、現用系であるか予備系であるかは、適宜、切り替えられる。例えば、図１において、現用系のクロック供給装置１０２ｂに障害が発生した場合、同じ階層のクロック供給装置１０２ｅは、予備系から現用系に切り替えられる。
【００１５】
このように、本実施形態に係るクロック供給装置１０２は、マスタークロック発生装置１０１が出力するマスタークロックを現用系と予備系とに冗長化された経路に階層的に配置され、マスタークロックに同期したクロックを順番に供給する。
［クロック供給装置１０２の一例］
図２は、クロック供給装置１０２の一例を示す。図２において、クロック供給装置１０２は、現用系の経路に、クロック受信部２０１ａと、発振部２０２ａと、出力部２０３ａとを有する。同様に、クロック供給装置１０２は、予備系の経路に、クロック受信部２０１ｂと、発振部２０２ｂと、出力部２０３ｂとを有する。ここで、クロック受信部２０１ａおよびクロック受信部２０１ｂ、発振部２０２ａおよび発振部２０２ｂ、出力部２０３ａおよび出力部２０３ｂは、それぞれ基本的な機能は同じである。そこで、以降の説明において、クロック受信部２０１ａとクロック受信部２０１ｂとに共通の内容を説明する場合は、符号のアルファベットを省略してクロック受信部２０１と表記する。同様に、発振部２０２ａと発振部２０２ｂとに共通の内容を説明する場合は、符号のアルファベットを省略して発振部２０２と表記し、出力部２０３ａと出力部２０３ｂとに共通の内容を説明する場合は、符号のアルファベットを省略して出力部２０３と表記する。
【００１６】
図２において、クロック受信部２０１は、上位側の装置からクロックを入力して、現用系および予備系の両方の発振部２０２にクロックを出力する。例えば、クロック受信部２０１ａおよびクロック受信部２０１ｂは、現用系の発振部２０２ａと予備系の発振部２０２ｂとにそれぞれクロックを出力する。
【００１７】
発振部２０２は、クロック受信部２０１から入力するクロックに同期したクロックを生成するために、例えば、水晶発振器などを用いたＰＬＬ（Phase Locked Loop）回路を有する。
【００１８】
出力部２０３は、発振部２０２から入力する現用系クロックまたは予備系クロックを選択して、下位側のクロック供給装置１０２に選択したクロックを出力する。例えば、出力部２０３ａは、現用系の発振部２０２ａが出力するクロックまたは予備系の発振部２０２ｂが出力するクロックを選択して、下位側のクロック供給装置１０２にクロックを出力する。
【００１９】
ここで、クロック供給装置１０２は、装置全体を制御するための制御部２５０を有する。制御部２５０は、現用系から予備系への切り替え、或いは、予備系から現用系への切り替えなどを制御し、クロック受信部２０１、発振部２０２および出力部２０３の各回路が現用系として動作しているか否かを管理する。そして、制御部２５０は、各回路に現用系であるか予備系であるかを示す運用系情報を出力する。
【００２０】
このように、発振部２０２は、クロック受信部２０１ａまたはクロック受信部２０１ｂが出力する現用系または予備系のクロックを選択することができる。同様に、出力部２０３は、発振部２０２ａまたは発振部２０２ｂが出力する現用系または予備系のクロックを選択することができる。
【００２１】
図３は、クロック受信部２０１の一例を示す。図３において、クロック受信部２０１ａは、受信回路３０１ａと、分周回路３０２ａと、位相合わせ回路３０３ａと、分周回路３０４ａとを有する。同様に、クロック受信部２０１ｂは、受信回路３０１ｂと、分周回路３０２ｂと、位相合わせ回路３０３ｂと、分周回路３０４ｂとを有する。そして、クロック受信部２０１ａおよびクロック受信部２０１ｂは、それぞれの出力クロックを別の系にフィードバックして位相を合わせる。例えば、クロック受信部２０１ａの出力クロックは、クロック受信部２０１ｂの位相合わせ回路３０３ｂにフィードバックされ、クロック受信部２０１ｂの出力クロックは、クロック受信部２０１ａの位相合わせ回路３０３ａにフィードバックされる。
【００２２】
ここで、受信回路３０１ａと受信回路３０１ｂ、分周回路３０２ａと分周回路３０２ｂ、位相合わせ回路３０３ａと位相合わせ回路３０３ｂ、分周回路３０４ａと分周回路３０４ｂは、それぞれ同じ機能を有する。そこで、受信回路３０１ａと受信回路３０１ｂとに共通の内容を説明する場合は、符号末尾のアルファベットを省略して、受信回路３０１と表記する。同様に、分周回路３０２ａと分周回路３０２ｂとに共通の内容を説明する場合は、分周回路３０２と表記し、位相合わせ回路３０３ａと位相合わせ回路３０３ｂとに共通の内容を説明する場合は、位相合わせ回路３０３と表記する。また、分周回路３０４ａと分周回路３０４ｂとに共通の内容を説明する場合は、分周回路３０４と表記する。
【００２３】
受信回路３０１は、上位側の装置からクロックを入力するバッファやアンプなどの回路を有し、分周回路３０２にクロックを出力する。
【００２４】
分周回路３０２は、受信回路３０１が出力するクロックを予め決められた分周比で分周する。例えば、分周回路３０２は、受信回路３０１が出力するクロックを１／１０の周波数に分周して位相合わせ回路３０３に出力する。
【００２５】
位相合わせ回路３０３は、図３の吹き出し部分に示したように、位相差変換回路３５１と、ＰＬＬ回路３５２とを有する。
【００２６】
位相差変換回路３５１は、自系クロックと他系クロックとの位相差を求め、制御部２５０から与えられる運用系情報に基づいて、出力する位相差を切り替える。ここで、運用系情報は、先に説明したように、制御部２５０が出力し、自系が現用系であるか予備系であるかを示す情報である。また、自系と他系は、例えば、自系が現用系の場合、他系は予備系であり、自系が予備系の場合、他系は現用系である。従って、以降の説明において、必ずしも自系が現用系であるとは限らない。
【００２７】
ＰＬＬ回路３５２は、自系クロックの位相変動を調整すると共に、自系クロックと他系クロックとの位相差を少なくするように動作する。このために、ＰＬＬ回路３５２は、自系クロックの位相変動に自系クロックと他系クロックとの位相差を加算するための回路を有する。尚、位相合わせ回路３０３については、後で詳しく説明する。
【００２８】
分周回路３０４は、位相合わせ回路３０３が出力するクロックを分周する回路である。分周回路３０４は、分周回路３０２が出力するクロックと同じ周波数のクロックを出力するための回路である。尚、自系の分周回路３０４は、分周後のクロックを自系の発振部２０２に出力すると共に、他系の位相合わせ回路３０３にフィードバックする。例えば、分周回路３０４ａは、発振部２０２ａと位相合わせ回路３０３ｂとに分周後のクロックを出力し、分周回路３０４ｂは、発振部２０２ｂと位相合わせ回路３０３ａとに分周後のクロックを出力する。
【００２９】
このように、本実施形態に係るクロック供給装置１０２は、自系クロックと他系クロックとの位相差を自系のＰＬＬ回路３５２の位相制御値に加算することにより、自系クロックと他系クロックとの位相を合わせることができる。そして、分周回路３０４ａおよび分周回路３０４ｂが出力する現用系クロックおよび予備系クロックは、発振部２０２ａの選択回路３０５ａおよび発振部２０２ｂの選択回路３０５ｂの両方に入力される。このように、本実施形態に係るクロック供給装置１０２は、分周回路３０４ａと分周回路３０４ｂとが出力する現用系クロックと予備系クロックとの位相差が減少するように制御する。これにより、本実施形態に係るクロック供給装置１０２は、現用系から予備系にクロック経路を切り替える時の位相跳躍を抑えることができる。
【００３０】
図４は、本実施形態の比較例として、自系クロックを他系クロックの位相に合わせる回路を示す。図４において、クロック受信部４００ａおよび４００ｂは、図３に示したクロック受信部２０１ａおよび２０１ｂに対応する。尚、図４においても、各ブロックの符号末尾のアルファベットは、特定のブロックを説明する場合に付加し、同じ番号のブロックに共通の説明を行う場合はアルファベットを省略する。例えば、クロック受信部４００ａおよびクロック受信部４００ｂは、クロック受信部４００と表記する。
【００３１】
図４において、クロック受信部４００は、受信回路４０１と、分周回路４０２と、位相合わせ制御回路４０３と、微分パルス生成回路４０４とを有する。そして、分周回路４０２が出力するクロックは、他系の微分パルス生成回路４０４に入力され、他系の分周回路４０２をリセットする。例えば、現用系の分周回路４０２ａが出力するクロックは、予備系のクロック受信部４００ｂの微分パルス生成回路４０４ｂに入力される。そして、位相合わせ制御回路４０３ｂは、分周回路４０２ｂにリセット信号（ＲＳＴ）を出力して、現用系クロックの位相に合わせる。尚、運用系情報は、図３で説明した運用系情報と同じ情報である。そして、位相合わせ制御回路４０３は、運用系情報に基づいて、自系が予備系である場合に、分周回路４０２にリセット信号を出力し、現用系クロックの位相に合わせる制御を行う。
【００３２】
このように、図４に示した比較例の場合、予備系のクロック受信部４００は、現用系クロックの位相に強制的に合わせる制御を行うので、現用系と予備系クロックの位相差が大きい場合、位相跳躍が発生する。
【００３３】
図５は、現用系から予備系に切り替える時の位相跳躍の一例を示す。尚、図５において、横軸は時間軸ｔを示し、タイミングｔ１とタイミングｔ２との差が現用系クロックと予備系クロックとの位相差である。
【００３４】
図５において、現用系から予備系に切り替わるタイミングｔ３までの期間、選択回路３０５は、現用系クロックと同じタイミングｔ１で立ち上がるクロックを出力する。一方、現用系から予備系に切り替わるタイミングｔ３以降の期間において、選択回路３０５は、予備系クロックを選択する。そして、選択回路３０５は、現用系クロックが立ち上がるタイミングｔ４ではなく、予備系クロックと同じタイミングｔ５で立ち上がるクロックを出力する。この時、タイミングｔ４とタイミングｔ５との位相差が選択回路３０５の出力クロックに位相跳躍として現れる。
【００３５】
そこで、本実施形態に係るクロック供給装置１０２は、選択回路３０５に入力される現用系クロックと予備系クロックとの位相差が少なくなるように制御することにより、選択回路３０５の出力クロックの位相跳躍を抑制する。
【００３６】
図６は、本実施形態のクロック供給装置１０２における位相合わせ回路３０３の一例を示す。図６において、位相合わせ回路３０３は、図３で説明したように、位相差変換回路３５１と、ＰＬＬ回路３５２とを有する。
【００３７】
位相差変換回路３５１は、位相差カウント回路５０１と、カウント数電圧変換回路５０２と、スイッチ（ＳＷ：SWitch）５０３と、ローパスフィルタ（ＬＰＦ：Low Pass Filter）５０４と、定電圧回路５０５と、スイッチ（ＳＷ）５０６とを有する。
【００３８】
位相差カウント回路５０１は、クロック供給装置１０２の内部の発振器（例えば制御部２５０の発振器）が出力するカウント用クロックにより、自系クロックと他系クロックとの位相差をカウントする。例えば、位相差カウント回路５０１は、自系クロックの立ち上がりエッジでカウントを開始し、他系クロックの立ち上がりエッジでカウントを終了する。そして、位相差カウント回路５０１は、次の自系クロックの立ち上がりエッジまでにカウント値を出力すると共に、カウンタをリセットする。このようにして、位相差カウント回路５０１は、自系クロックと他系クロックとの位相差をカウント値に変換して出力する。例えば、カウント値は、位相差が大きくなるに従って大きくなり、位相差が小さくなるに従って小さくなる。
【００３９】
カウント数電圧変換回路５０２は、Ｄ／Ａ（Digital/Analog）変換器を有する。そして、カウント数電圧変換回路５０２は、位相差カウント回路５０１が出力するカウント値を電圧に変換して出力する。ここで、例えば、カウント値と出力電圧とは比例関係にあり、カウント値が大きくなれば出力電圧も大きくなり、カウント値が小さくなれば出力電圧も小さくなる。
【００４０】
ＳＷ５０３は、制御部２５０から与えられる運用系情報に基づいてオンオフするスイッチ回路である。ＳＷ５０３は、運用系情報により、自系が予備系である場合にオンとなり、自系が現用系である場合にオフとなる。
【００４１】
ＬＰＦ５０４は、ＳＷ５０３がオンの場合に、カウント数電圧変換回路５０２が出力する電圧を平滑化するためのローパスフィルタである。尚、カウント数電圧変換回路５０２が出力する電圧は、自系と他系とのクロックの位相差に応じて変動するので、ＬＰＦ５０４は、カウント数電圧変換回路５０２が出力する電圧の変動を平滑化する。
【００４２】
定電圧回路５０５は、例えば定電圧ダイオードやレギュレータ回路などを有し、予め設定された一定の電圧を出力する回路である。
【００４３】
ＳＷ５０６は、制御部２５０から与えられる運用系情報に基づいてオンオフするスイッチ回路である。ＳＷ５０６は、運用系情報により、自系が現用系である場合にオンとなり、自系が予備系である場合にオフとなる。つまり、ＳＷ５０６は、先の述べたＳＷ５０３と逆の動作をするように排他的に制御される。
【００４４】
このようにして、位相差変換回路３５１は、自系クロックと他系クロックとの位相差に基づいた電圧または予め設定された定電圧を運用系情報に応じてＰＬＬ回路３５２に出力する。例えば、位相差変換回路３５１は、自系が現用系である場合、予め設定された定電圧をＰＬＬ回路３５２に出力し、自系が予備系である場合、自系クロックと他系クロックとの位相差に基づいた電圧をＰＬＬ回路３５２に出力する。
【００４５】
一方、図６において、ＰＬＬ回路３５２は、位相比較器５０７と、ＬＰＦ５０８と、加算回路５０９と、ＶＣＯ（Voltage Control Oscillator）５１０と、分周器５１１とを有する。
【００４６】
位相比較器５０７は、入力する自系クロックと、ＰＬＬ回路３５２が出力するクロックとの位相を比較し、位相差に応じた電圧を出力する。尚、位相比較器５０７は、位相差カウント回路５０１と同様のデジタル回路を用いてもよいし、アナログ回路を用いてもよい。
【００４７】
ＬＰＦ５０８は、位相比較器５０７が出力する電圧を平滑化するためのローパスフィルタである。
【００４８】
加算回路５０９は、ＬＰＦ５０８が出力する電圧と、位相差変換回路３５１が出力する電圧とを加算する。
【００４９】
ＶＣＯ５１０は、加算回路５０９が出力する電圧に応じた周波数のクロックを発振する。
【００５０】
分周器５１１は、ＶＣＯ５１０が出力するクロックの周波数を１／Ｎ（Ｎは正の整数）の周波数に分周したクロックを出力する。尚、図６において、分周器５１１は、１／Ｎの記号で表記されている。
【００５１】
このようにして、ＰＬＬ回路３５２は、自系クロックの位相変動と、位相差変換回路３５１が出力する自系と他系クロックの位相差とに基づいて、ＶＣＯ５１０が出力するクロックの位相を調整する。
【００５２】
図７は、位相合わせ回路３０３の具体的な回路例を示す。尚、図７において、図６と同符号のブロックは、図６と同一又は同様の機能を有する。以下、図６と異なる部分について説明する。
【００５３】
図７において、図６に示した位相比較器５０７と位相差カウント回路５０１とに自系クロックを入力する経路に微分パルス生成回路５２１が接続される。また、図７において、図６に示した位相差カウント回路５０１に他系クロックを入力する経路にインバータ５２２が接続される。さらに、図７において、図６に示したＳＷ５０６に運用系情報を入力する経路にインバータ５２３が接続される。また、図７において、図６に示したＬＰＦ５０４およびＳＷ５０６と加算回路５０９との間にバッファ５２４が接続される。
【００５４】
尚、図７において、図６に示したＬＰＦ５０４は、抵抗Ｒ７とコンデンサＣ１とを有し、図６に示した定電圧回路５０５は、定電圧Ｖｒｅｆを発生する電源と抵抗Ｒ６とを有する。そして、抵抗Ｒ６とコンデンサＣ１は、時定数回路として動作する。
【００５５】
微分パルス生成回路５２１は、自系クロックの立ち上がりエッジのタイミングで負のパルスを発生する微分回路を有する。ここで、微分パルス生成回路５２１が出力するパルス信号をＲＥＦ＿ＩＮと表記する。微分パルス生成回路５２１は、位相比較器５０７と位相差カウント回路５０１とにパルス信号ＲＥＦ＿ＩＮを出力する。
【００５６】
インバータ５２２は、他系クロックの論理を反転するための反転回路であり、反転した他系クロックを位相差カウント回路５０１に出力する。尚、インバータ５２２は、自系クロックと他系クロックとの位相を１／２ずらして、位相差を検出し易くするための回路であり、位相差カウント回路５０１に含めてもよい。
【００５７】
インバータ５２３は、運用系情報により制御されるＳＷ５０３とＳＷ５０６との動作を逆にするための反転回路であり、反転した運用系情報をＳＷ５０６に出力する。ここで、運用系情報の現用系が論理”０”、予備系が論理”１”でそれぞれ表される場合、且つ、ＳＷ５０３およびＳＷ５０６が論理”０”でオフ、論理”１”でオンにそれぞれ制御される場合、について説明する。運用系情報が現用系（論理”０”）の場合、ＳＷ５０３はオフになり、インバータ５２３を介して制御されるＳＷ５０６はオンになる。逆に、運用系情報が予備系（論理”１”）の場合、ＳＷ５０３はオンになり、インバータ５２３を介して制御されるＳＷ５０６はオフになる。
【００５８】
バッファ５２４は、オペアンプが用いられ、オペアンプの出力が負入力端子（−）にフィードバックされる増幅率が１のアンプであり、定電圧回路５０６又はＬＰＦ５０４の電圧を加算回路５０９に出力する。バッファ５２４は、入力インピーダンスが高いので、正入力端子（＋）に接続される回路への影響を少なくする。
【００５９】
Ｄ−ＦＦ（D型FlipFlop）回路５２５は、位相比較器５０７として用いる回路の一例である。Ｄ−ＦＦ回路５２５の反転出力端子（Ｑ￣）から出力される信号は、入力端子（Ｄ）にフィードバックされ、非反転出力端子（Ｑ）から出力される信号は、ＬＰＦ５０８に入力される。また、Ｄ−ＦＦ回路５２５は、ＶＣＯ５１０から分周器５１１を介してフィードバックされるクロック（ＦＢ）をクロック入力端子（＞）に入力する。例えば、Ｄ−ＦＦ回路５２５は、分周器５１１が出力するクロック（ＦＢ）の立ち上がりエッジにより、入力端子（Ｄ）の論理状態を非反転出力端子（Ｑ）に出力する。また、Ｄ−ＦＦ回路５２５は、セット端子（Ｓ）に微分パルス生成回路５２１のＲＥＦ＿ＩＮ信号が入力され、非反転出力端子（Ｑ）が”１”にセットされる。
【００６０】
図７において、加算回路５０９は、図６に示した加算回路５０９の一例を示し、オペアンプＯＰ１と、オペアンプＯＰ２とを有する。尚、オペアンプＯＰ１およびオペアンプＯＰ２の正入力端子（＋）には、共に参照電圧Ｖｒｅｆ（Ｖ）が与えられ、オペアンプＯＰ１の負入力端子（−）の電圧がＶｒｅｆ（Ｖ）の時、加算回路５０９の出力電圧は０になる。オペアンプＯＰ１は、抵抗Ｒ１を介して入力するＬＰＦ５０８の出力電圧と、抵抗Ｒ２を介して入力するバッファ５２４の出力電圧とを加算する。尚、ＬＰＦ５０８の出力電圧およびバッファ５２４の出力電圧との加算比率は、ＬＰＦ５０８側の抵抗Ｒ１とバッファ５２４側の抵抗Ｒ２との比率で決まる。また、オペアンプＯＰ２は、オペアンプＯＰ１の出力電圧のレベル調整を行うためのアンプである。そして、オペアンプＯＰ２の増幅率は、オペアンプＯＰ２の負帰還抵抗Ｒ５と負入力端子（−）の入力抵抗Ｒ４との比率で決まる。尚、オペアンプＯＰ１の加算比率およびオペアンプＯＰ２の増幅率は、予め決められた値に設定されており、例えば、オペアンプＯＰ１の加算比率が１（Ｒ１＝Ｒ２）、オペアンプＯＰ２の増幅率が１（Ｒ４＝Ｒ５）のように設定される。
【００６１】
図８は、Ｄ−ＦＦ回路５２５の動作の一例を示す。微分パルス生成回路５２１は、自系クロックの立ち上がりエッジにより、負のパルス（ＲＥＦ＿ＩＮ）を出力し、Ｄ−ＦＦ回路５２５の非反転出力端子（Ｑ）は、ＲＥＦ＿ＩＮ信号により、論理”１”にセットされる（図８（ａ））。そして、Ｄ−ＦＦ回路５２５の非反転出力端子（Ｑ）は、分周器５１１の出力（ＦＢ）の立ち上がりエッジにより、論理”０”にリセットされる（図８（ｂ））。このように、Ｄ−ＦＦ回路５２５の非反転出力端子（Ｑ）は、微分パルス生成回路５２１のＲＥＦ＿ＩＮ信号と分周器５１１のＦＢ信号とにより、論理”１”と論理”０”とが繰り返されるクロックを出力する。
【００６２】
ここで、位相比較器５０７を用いたＰＬＬ回路３５２は、Ｄ−ＦＦ回路５２５の非反転出力端子（Ｑ）のＤＵＴＹ比が約５０％になった時に同期が確立する。つまり、微分パルス生成回路５２１の出力（ＲＥＦ＿ＩＮ）と分周器５１１の出力（ＦＢ）とが半周期ずれた位置で、ＰＬＬ回路３５２は同期が確立した状態になる。そして、分周器５１１の出力（ＦＢ）の位相が微分パルス生成回路５２１の出力（ＲＥＦ＿ＩＮ）よりも遅れた場合、Ｄ−ＦＦ回路５２５の非反転出力端子（Ｑ）のＤＵＴＹ比は大きくなる方向に変化する。逆に、分周器５１１の出力（ＦＢ）の位相が微分パルス生成回路５２１の出力（ＲＥＦ＿ＩＮ）よりも進んだ場合、Ｄ−ＦＦ回路５２５の非反転出力端子（Ｑ）のＤＵＴＹ比は小さくなる方向に変化する。
【００６３】
図９は、位相合わせ回路３０３の各部における信号の入出力特性を示す。図９（ａ）は、微分パルス生成回路５２１の出力（ＲＥＦ＿ＩＮ）と分周器５１１の出力（ＦＢ）との位相差［ＵＩ（Unit Interval）］と、ＬＰＦ５０８の出力電圧［Ｖ（Volt）］との関係を示すグラフである。図９（ａ）において、ＬＰＦ５０８の出力電圧が電源電圧（Ｖｃｃ）の時、微分パルス生成回路５２１の出力（ＲＥＦ＿ＩＮ）と分周器５１１の出力（ＦＢ）との位相差は、１．０［ＵＩ］となる。同様に、ＬＰＦ５０８の出力電圧が電源電圧（Ｖｃｃ）の１／２の時、微分パルス生成回路５２１の出力（ＲＥＦ＿ＩＮ）と分周器５１１の出力（ＦＢ）との位相差は、０．５［ＵＩ］となる。つまり、微分パルス生成回路５２１の出力（ＲＥＦ＿ＩＮ）と分周器５１１の出力（ＦＢ）との位相差と、ＬＰＦ５０８の出力電圧とが比例する。
【００６４】
図１０は、位相差カウント回路５０１の動作を示す。尚、図１０において、自系クロックと微分パルス生成回路５２１の出力（ＲＥＦ＿ＩＮ）との関係は、図８と同じである。ここで、図１０は、自系クロックと他系クロックとの同期が確立された状態、或いは、同期が確立された状態に近い状態を示している。図１０において、位相差カウント回路５０１に入力される他系クロックは、図７に示したインバータ５２２で反転されているので、自系クロックと半周期ずれている。そして、位相差カウント回路５０１は、自系クロックの立ち上がりエッジから他系クロックの立ち上がりエッジまでの期間にあるカウント用クロックの数をカウントする。位相差カウント回路５０１がカウントしたカウント数は、自系クロックと他系クロックとの位相差に相当する。尚、図７に示したインバータ５２２により、自系クロックと他系クロックは、半周期ずれているので、カウント数が最大カウント数の１／２の時、自系クロックと他系クロックは、位相が合った状態となる。
【００６５】
図９（ｂ）は、位相差変換回路３５１の出力電圧［Ｖ］と、位相差カウント回路５０１のカウント数との関係を示す。図９（ｂ）において、位相差カウント回路５０１のカウント数が最小（例えば０）の時、位相差変換回路３５１の出力電圧は最大となる。逆に、位相差カウント回路５０１のカウント数が最大（ＭＡＸ）の時、位相差変換回路３５１の出力電圧は最小となる。尚、図９（ｂ）のグラフの傾きは、位相差変換回路３５１の変換倍率に応じて変化する。また、１／２のカウント数（ＭＩＤ）の時、ＰＬＬ回路３５２は同期が確立した状態となり、自系が現用系の場合、位相差カウント回路５０１がＰＬＬ回路３５２に与える電圧は、Ｖｒｅｆ（Ｖ）となる。
【００６６】
図９（ｃ）は、微分パルス生成回路５２１の出力（ＲＥＦ＿ＩＮ）と分周器５１１の出力（ＦＢ）との位相差［ＵＩ］と、加算回路５０９の出力電圧Ｖｃｏｎｔ［Ｖ］との関係を示すグラフである。図９（ｃ）において、ＲＥＦ＿ＩＮ信号とＦＢ信号との位相差が１．０［ＵＩ］の時、加算回路５０９の出力電圧Ｖｃｏｎｔは最大電圧となる。逆に、ＲＥＦ＿ＩＮ信号とＦＢ信号との位相差が０［ＵＩ］の時、加算回路５０９の出力電圧Ｖｃｏｎｔは最小電圧となる。尚、図９（ｃ）のグラフの傾きは、加算回路５０９の倍率に応じて変化する。また、ＲＥＦ＿ＩＮ信号とＦＢ信号とが半周期ずれた０．５［ＵＩ］のポイントにおいて、ＰＬＬ回路３５２は、同期が確立した状態になる。そして、ＲＥＦ＿ＩＮ信号とＦＢ信号との位相差が大きくなるにつれて加算回路５０９の出力電圧Ｖｃｏｎｔは高くなり、ＶＣＯ５１０の発振周波数が高くなるので、ＦＢ信号の位相は進む。逆に、ＲＥＦ＿ＩＮ信号とＦＢ信号との位相差が小さくなるにつれて加算回路５０９の出力電圧Ｖｃｏｎｔは低くなり、ＶＣＯ５１０の発振周波数が低くなるので、ＦＢ信号の位相は遅れる。このようにして、ＲＥＦ＿ＩＮとＦＢとの位相差は０．５［ＵＩ］のポイントに収束し、自系クロックと他系クロックとの位相差は０または０に近い状態になる。
【００６７】
図１１は、自系が予備系の場合の位相合わせ回路３０３の状態を示す。尚、図１１において、図７と同符号のブロックは、図７と同一又は同様の機能を有する。また、図１１は、運用系情報が予備系の場合を示し、ＳＷ５０３がオン状態になり、ＳＷ５０６がオフ状態になっている。
【００６８】
図１１において、ＲＥＦ＿ＩＮ信号に対して他系クロックの位相が遅れると、図１０で説明したように、自系クロックの立ち上がりエッジから反転された他系クロックの立ち上がりエッジまでの期間が長くなり、位相差カウント回路５０１のカウント数が多くなる。そして、図９（ｂ）に示したように、カウント数と出力電圧は反比例するので、カウント数電圧変換回路５０２の出力電圧は下がり、バッファ５２４の出力電圧も下降する。バッファ５２４の出力電圧が下がると、加算回路５０９の出力電圧Ｖｃｏｎｔも下降するので、ＶＣＯ５１０の発振周波数が低くなる。そこで、ＰＬＬ回路３５２は、ＶＣＯ５１０の発振周波数を高くするように動作する。例えば、ＶＣＯ５１０の発振周波数が低くなると、Ｄ−ＦＦ回路５２５に入力されるＦＢ信号の周波数も低くなり、非反転出力端子（Ｑ）から論理”１”が出力される期間が長くなる。そして、非反転出力端子（Ｑ）から論理”１”が出力される期間が長くなると、ＰＬＬ回路３５２は、バッファ５２４の出力電圧の下降を相殺するように、ＬＰＦ５０８の出力電圧を上昇させる。つまり、ＰＬＬ回路３５２は、微分パルス生成回路５２１の出力（ＲＥＦ＿ＩＮ）と分周器５１１の出力（ＦＢ）との位相差が大きくなるように動作し、他系クロックの位相に自系クロックの位相を合わせることができる。
【００６９】
図９（ｄ）は、図９（ｃ）と同様に、微分パルス生成回路５２１の出力（ＲＥＦ＿ＩＮ）と分周器５１１の出力（ＦＢ）との位相差［ＵＩ］と、加算回路５０９の出力電圧Ｖｃｏｎｔ［Ｖ］との関係を示すグラフである。図９（ｄ）において、点線で示した特性は、図９（ｃ）の状態を示す。そして、図１１で説明した現象により、図９（ｄ）の点線で示した特性は、左側にスライドして実線で示した特性となり、ＶＣＯ５１０が出力するクロックの位相が変化する。
【００７０】
このようにして、位相合わせ回路３０３は、自系が予備系である場合、他系（現用系）のクロックとの位相差が現在よりも小さくなるように、自系のクロックの位相を制御することができる。
【００７１】
図１２は、自系が予備系から現用系に切り替わった時の位相合わせ回路３０３の状態を示す。尚、図１２において、図７と同符号のブロックは、図７と同一又は同様の機能を有する。また、図１２において、運用系情報が予備系から現用系に切り替わるので、ＳＷ５０３がオンからオフの状態になり、ＳＷ５０６がオフからオンの状態になる。
【００７２】
図１２において、位相合わせ回路３０３は、ＳＷ５０６がオフからオンの状態になった時、定電圧源から抵抗Ｒ６とＳＷ５０６を介してＬＰＦ５０４のコンデンサＣ１に電流が流れる。尚、ＳＷ５０３はオフ状態なので、ＬＰＦ５０４の抵抗Ｒ７を無視することができ、抵抗Ｒ６とコンデンサＣ１とによる時定数回路が形成される。時定数回路の時間は、コンデンサＣ１の容量と抵抗Ｒ６とに比例して長くなるが、コンデンサＣ１の容量は、ＬＰＦ５０４の特性に応じて決められているので自由に変えることは難しい。そこで、時定数回路の時間が長くなるように、抵抗Ｒ６は、例えば数Ｍ［Ω］などの抵抗値に設定される。時定数回路の時間を長くすると、コンデンサＣ１の電圧は定電圧Ｖｒｅｆになるまで緩やかに上昇し、バッファ５２４の出力電圧も緩やかに上昇する。そして、ＰＬＬ回路３５２は、バッファ５２４の出力電圧の上昇を相殺するように動作し、ＬＰＦ５０８の出力電圧は、緩やかに下降する。つまり、ＰＬＬ回路３５２は、微分パルス生成回路５２１の出力（ＲＥＦ＿ＩＮ）と分周器５１１の出力（ＦＢ）との位相差が現在よりも小さくなるように動作する。
【００７３】
図９（ｅ）は、図９（ｃ）および図９（ｄ）と同様に、微分パルス生成回路５２１の出力（ＲＥＦ＿ＩＮ）と分周器５１１の出力（ＦＢ）との位相差［ＵＩ］と、加算回路５０９の出力電圧Ｖｃｏｎｔ［Ｖ］との関係を示すグラフである。図９（ｅ）において、点線で示した特性は、図９（ｄ）の実線で示した特性に対応する。そして、図１２で説明した現象により、図９（ｅ）の点線で示した特性は、右側にスライドして実線で示した特性となり、ＶＣＯ５１０が出力するクロックの位相が変化する。
【００７４】
このようにして、位相合わせ回路３０３は、自系が予備系から現用系に切り替わった時に、切り替え前に現用系として動作していた（元現用系）の他系クロックに合わせていた出力クロックの位相を緩やかに変化させて、自系クロックの位相に戻す制御を行う。
【００７５】
以上、説明したように、本実施形態に係るクロック供給装置１０２は、自系が予備系である場合に、現用系クロックと予備系クロックの位相差を求め、予備系のＰＬＬ回路３５２の位相制御値に加算する。これにより、予備系の位相合わせ回路３０３は、予備系クロックを現用系クロックの位相に合わせることができ、予備系から現用系への切り替える時の位相跳躍を抑えることができる。また、位相合わせ回路３０３は、自系が予備系から現用系に切り替わった時に、元現用系であった他系クロックに合わせていた位相を自系クロックの位相に緩やかに戻すことにより、出力位相が急変しないようにすることができる。
［応用例］
図１３は、比較例として、発振部２０２および出力部２０３の一例を示す。図１３において、発振部２０２ａは、選択回路３０５ａと、ＰＬＬ回路３０６ａと、分周回路３０７ａとを有する。同様に、発振部２０２ｂは、選択回路３０５ｂと、ＰＬＬ回路３０６ｂと、分周回路３０７ｂとを有する。ここで、選択回路３０５ａと選択回路３０５ｂ、ＰＬＬ回路３０６ａとＰＬＬ回路３０６ｂ、分周回路３０７ａと分周回路３０７ｂは、それぞれ同じ機能を有する。そこで、共通の内容を説明する場合は、符号末尾のアルファベットを省略して、例えばＰＬＬ回路３０６のように表記する。
【００７６】
図１３において、選択回路３０５は、クロック受信部２０１が出力する現用系または予備系のクロックを選択する。ＰＬＬ回路３０６は、例えば水晶発振器に比べて精度が高いルビジウム発振器などが用いられ、選択回路３０５が選択したクロックのジッタやワンダを抑制する。分周回路３０７は、ＰＬＬ回路３０６が出力するクロックを分周して出力部２０３に出力する。
【００７７】
一方、出力部２０３ａは、選択回路３０８ａと、出力回路３０９ａとを有する。同様に、出力部２０３ｂは、選択回路３０８ｂと、出力回路３０９ｂとを有する。ここで、選択回路３０８ａと選択回路３０８ｂ、出力回路３０９ａと出力回路３０９ｂは、それぞれ同じ機能を有する。そこで、共通の内容を説明する場合は、符号末尾のアルファベットを省略して、例えば出力回路３０９のように表記する。
【００７８】
図１３において、選択回路３０８は、発振部２０２が出力する現用系または予備系のクロックを選択する。出力回路３０９は、選択回路３０８が選択したクロックを増幅して下位側の装置に出力する。
【００７９】
ここで、図３で説明した本実施形態に係るクロック供給装置１０２は、発振部２０２の選択回路３０５で予備系から現用系に切り替える時の位相跳躍を抑えるために、クロック受信部２０１に位相合わせ回路３０３を搭載していた。本応用例におけるクロック供給装置１０２は、図１３に示した出力部２０３の選択回路３０８において、予備系から現用系にクロックの経路を切り替える時の位相跳躍を抑えるための位相合わせ回路３０３を発振部２０２に搭載している。
【００８０】
図１４は、発振部２１２に位相合わせ回路３０３が搭載される例を示す。尚、図１４において、図１３と同符号のブロックは、図１３と同一又は同様の機能を有する。また、位相合わせ回路３０３は、図３で説明した位相合わせ回路３０３と同一又は同様の機能を有する。
【００８１】
図１４において、発振部２１２は、図１３に示した発振部２０２の分周回路３０７の後に、位相合わせ回路３０３と分周回路３１０とが配置される。位相合わせ回路３０３は、図３で説明したように、位相差変換回路３５１と、ＰＬＬ回路３５２とを有し、自系が予備系である場合に、現用系のクロックに位相を合わせて、自系が予備系から現用系に切り替わる時の位相跳躍を抑制する。分周回路３１０は、位相合わせ回路３０３の出力クロックを分周回路３０７が出力するクロックの周波数に合わせて、出力部２０３に出力する。
【００８２】
このようにして、本応用例におけるクロック供給装置１０２は、発振部２１２が出力部２０３に出力する現用系クロックと予備系クロックとの位相差が無くなるように動作する。これにより、クロック供給装置１０２は、出力部２０３の選択回路３０８が予備系から現用系にクロックの経路を切り替える時の位相跳躍を抑えることができる。
【００８３】
尚、先の実施形態では、位相合わせ回路３０３がクロック受信部２０１に搭載され、本応用例では、位相合わせ回路３０３が発振部２１２に搭載される例を示したが、位相合わせ回路３０３は、クロック受信部２０１と発振部２１２の両方に搭載してもよい。
【００８４】
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
【符号の説明】
【００８５】
１００・・・クロック供給システム；１０１・・・マスタークロック発生装置；１０２，１０２ａ，１０２ｂ，１０２ｃ，１０２ｄ，１０２ｅ，１０２ｆ・・・クロック供給装置；１０３，１０３ａ，１０３ｂ，１０３ｃ・・・通信装置；２０１，２０１ａ，２０１ｂ・・・クロック受信部；２０２，２０２ａ，２０２ｂ，２１２，２１２ａ，２１２ｂ・・・発振部；２０３，２０３ａ，２０３ｂ・・・出力部；３０１，３０１ａ，３０１ｂ・・・受信回路；３０２，３０２ａ，３０２ｂ・・・分周回路；３０３，３０３ａ，３０３ｂ・・・位相合わせ回路；３０４，３０４ａ，３０４ｂ・・・分周回路；３０５，３０５ａ，３０５ｂ・・・選択回路；３０６，３０６ａ，３０６ｂ・・・ＰＬＬ回路；３０７，３０７ａ，３０７ｂ・・・分周回路；３０８，３０８ａ，３０８ｂ・・・選択回路；３０９，３０９ａ，３０９ｂ・・・出力回路；３１０，３１０ａ，３１０ｂ・・・分周回路；３５１・・・位相差変換回路；３５２・・・ＰＬＬ回路；４００，４００ａ，４００ｂ・・・クロック受信部；４０１，４０１ａ，４０１ｂ・・・受信回路；４０２，４０２ａ，４０２ｂ・・・分周回路；４０３，４０３ａ，４０３ｂ・・・位相合わせ制御回路；４０４，４０４ａ，４０４ｂ・・・微分パルス生成回路；５０１・・・位相差カウント回路；５０２・・・カウント数電圧変換回路；５０３・・・ＳＷ；５０４・・・ＬＰＦ；５０５・・・定電圧回路；５０６・・・ＳＷ；５０７・・・位相比較器；５０８・・・ＬＰＦ；５０９・・・加算回路；５１０・・・ＶＣＯ；５１１・・・分周器；５２１・・・微分パルス生成回路；５２２・・・インバータ；５２３，５２４・・・バッファ；５２５・・・Ｄ−ＦＦ回路
【図１】
2015144348.tif 000003
【図２】
2015144348.tif 000004
【図３】
2015144348.tif 000005
【図４】
2015144348.tif 000006
【図５】
2015144348.tif 000007
【図６】
2015144348.tif 000008
【図７】
2015144348.tif 000009
【図８】
2015144348.tif 000010
【図９】
2015144348.tif 000011
【図１０】
2015144348.tif 000012
【図１１】
2015144348.tif 000013
【図１２】
2015144348.tif 000014
【図１３】
2015144348.tif 000015
【図１４】
2015144348.tif 000016