(57)【要約】【課題】放熱設計が容易となるように改善された半導体装置を提供する。【解決手段】半導体装置１０は、第１半導体チップ２０およびこれに重ねて実装された第２半導体チップ３０とからなるいわゆるマルチチップ構造を備えている。第２半導体チップ３０は、第１半導体チップ２０よりも平面方向の大きさが小さく、第１半導体チップ２０に複数のフリップチップバンプ３２を介してフリップチップ実装されている。第１半導体チップ２０には、第１回路７０が形成されている。第２半導体チップ３０には、第２回路８０が形成されている。第２回路８０は、第１回路７０よりも発熱量が多く、第１回路７０よりも高い放熱性が要求される回路である。第１回路７０と第２回路８０は、フリップチップバンプ３２を介して電気的に接続されている。【選択図】図１
2015046501.tif 000002
【特許請求の範囲】
【請求項１】
第１回路が形成された第１半導体チップと、
前記第１半導体チップよりも平面方向の大きさが小さく、前記第１回路よりも発熱量の多い第２回路が形成され、前記第１半導体チップに実装された第２半導体チップと、
を備えることを特徴とする半導体装置。
【請求項２】
前記第１半導体チップは、能動層が形成された能動面および前記能動面の反対に位置する対向面を備え、
前記第２半導体チップは、前記第１半導体チップの前記能動面に実装されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１半導体チップは、能動層が形成された能動面および前記能動面の反対に位置する対向面を備え、
前記第２半導体チップは、前記第１半導体チップの前記対向面に実装されたことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１半導体チップの前記能動面および前記対向面のうち、前記第２半導体チップが実装された側の面に実装された表面実装部品を更に備えることを特徴とする請求項２または３に記載の半導体装置。
【請求項５】
前記第１半導体チップの前記能動面および前記対向面のうち、前記第２半導体チップが実装された側の面と異なる面に実装された表面実装部品を更に備えることを特徴とする請求項２または３に記載の半導体装置。
【請求項６】
前記第２半導体チップは、前記第１半導体チップ側を向く第１主面と、前記第１主面の反対側の第２主面とを備え、
前記第２主面の一部又は全部を露出しつつ前記第２半導体チップの周囲を封止する樹脂封止体と、
前記第２主面における前記樹脂封止体から露出する部分に設けられたメタライズ層と、
を備えることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記第２半導体チップは、前記第１半導体チップ側を向く第１主面と、前記第１主面の反対側の第２主面とを備え、
前記第２主面に設けられたメタライズ層と、
前記メタライズ層と接続する金属体と、
を備えることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項８】
前記第２半導体チップは、前記第１半導体チップ側を向く第１主面と、前記第１主面の反対側の第２主面とを備え、
前記第２主面に設けられたメタライズ層と、
前記第１回路および前記第２回路と電気的に接続し、かつ前記メタライズ層と直接に又は熱伝導体を介して接続する回路基板と、
を備えることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項９】
前記メタライズ層は、前記第２回路のグランド電極を兼ねることを特徴とする請求項６乃至８のいずれか１項に記載の半導体装置。
【請求項１０】
前記第１半導体チップの半導体材料はシリコンであり、
前記第２半導体チップの半導体材料はシリコン以外であることを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
【請求項１１】
前記第１半導体チップおよび前記第２半導体チップの半導体材料がシリコンであることを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
【請求項１２】
前記第１回路は、複数段電力増幅回路における初段増幅トランジスタを含み、
前記第２回路は、複数段電力増幅回路における第２段目以降の増幅トランジスタを含むことを特徴とする請求項１乃至１１のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来、例えば、特開２００３−０３１７６８号公報に開示されているように、第１半導体チップ（第１ＬＳＩチップ）および第２半導体チップ（第２ＬＳＩチップ）が積層されたマルチチップ型の半導体装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−０３１７６８号公報
【特許文献２】特開２００３−０６８９０７号公報
【特許文献３】特開２００３−１００９８５号公報
【特許文献４】特開２００４−２２１５６８号公報
【特許文献５】特開平１１−００３９６９号公報
【特許文献６】特表２００６−５１４４３８号公報
【特許文献７】特開２０００−２９９４３１号公報
【特許文献８】特開２００２−０３３４４４号公報
【特許文献９】特開２００７−１１５９０４号公報
【特許文献１０】特開平０９−２１３８７７号公報
【特許文献１１】特開２００１−３２００１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置に内蔵させる回路は、種々の能動素子、受動素子、回路ブロックおよび配線を含むものである。さらに、１つの半導体装置に、発熱量の相違する複数の素子や複数の回路ブロックを内蔵する場合がある。この場合、回路の特性を良好に保つためには、半導体素子等の熱による特性変動を避けることが求められる。したがって、半導体装置の放熱設計が重要となる。
【０００５】
上記従来のマルチチップ型の半導体装置において、回路の一部を第１半導体チップに、回路の残部を第２半導体チップに、それぞれ形成することが考えられる。この場合、複数の半導体チップが積層されることで放熱設計が複雑化してしまう。仮に、高い放熱性を要求する回路に合わせて半導体装置全体を画一的に冷却するように放熱設計を行うと、発熱量の相違する複数の素子や複数の回路ブロックに対して同一の放熱性を持たせることになる。そうすると、高い放熱性を要求する一部の回路のみならず、放熱対策が不必要な素子や他の回路ブロックまで放熱性を確保するように設計をすることになり、無駄が生じてしまう。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、複数の半導体チップを積層した場合に放熱設計が容易な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明にかかる半導体装置は、
第１回路が形成された第１半導体チップと、
前記第１半導体チップよりも平面方向の大きさが小さく、前記第１回路よりも発熱量の多い第２回路が形成され、前記第１半導体チップに実装された第２半導体チップと、
を備えることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、高い放熱性が要求される回路を小型の第２半導体チップに集約することができるので、放熱設計が容易となる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１にかかる半導体装置を示す図である。
【図２】本発明の実施の形態１にかかる半導体装置を示す図である。
【図３】本発明の実施の形態１にかかる半導体装置を示す図である。
【図４】本発明の実施の形態１にかかる半導体装置の回路図である。
【図５】本発明の実施の形態２にかかる半導体装置を示す図である。
【図６】本発明の実施の形態３にかかる半導体装置を示す図である。
【図７】本発明の実施の形態４にかかる半導体装置を示す図である。
【図８】本発明の実施の形態５にかかる半導体装置を示す図である。
【図９】本発明の実施の形態６にかかる半導体装置を示す図である。
【図１０】本発明の実施の形態に対する比較例としての半導体装置を示す図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１は、本発明の実施の形態１にかかる半導体装置１０を示す図である。図１（ａ）は半導体装置１０の下面図であり、図１（ｂ）は半導体装置１０の側面図である。図１（ａ）は、図１（ｂ）を矢印Ａの方向に見たときの平面図である。半導体装置１０は、携帯電話等の移動体通信に使用される電力増幅器モジュールである。
【００１１】
半導体装置１０は、第１半導体チップ２０およびこれに重ねて実装された第２半導体チップ３０とからなるいわゆるマルチチップ構造を備えている。第２半導体チップ３０は、第１半導体チップ２０よりも平面方向の大きさが小さく、第１半導体チップ２０に複数のフリップチップバンプ３２を介してフリップチップ実装されている。
【００１２】
第１半導体チップ２０には、後述する図４の回路図にある第１回路７０が形成されている。第２半導体チップ３０には、後述する図４の回路図にある第２回路８０が形成されている。第２回路８０は、第１回路７０よりも発熱量が多く、第１回路７０よりも高い放熱性が要求される回路である。第１回路７０と第２回路８０は、フリップチップバンプ３２を介して電気的に接続されている。
【００１３】
半導体装置１０は、ＣＳＰ（Chip Scale Package)構造を備える。図１に示すように、第１半導体チップ２０は平面方向の大きさが第２半導体チップ３０よりも大きく、第１半導体チップ２０は半導体装置１０のＣＳＰ構造の主たる部分を形成している。言い換えると、第１半導体チップ２０が全体のＣＳＰ構造の外形を主に形成している。
【００１４】
第１半導体チップ２０は、能動層（能動素子等を含む第１回路８０等が形成された層）が形成された能動面２０ｂおよび能動面２０ｂの反対に位置する対向面２０ａを備えている。能動面２０ｂには、電極としての銅ポスト２２が対向する２辺に５つずつ並べられている。第２半導体チップ３０は、第１半導体チップ２０の能動面２０ｂに実装されている。
【００１５】
半導体装置１０は、表面実装部品４０ａ、４０ｂ、４０ｃ（以下、これらをまとめて表面実装部品４０とも称する）を更に備える。表面実装部品４０は、ＳＭＤ（Surface Mount Device）と呼ばれており、第１半導体チップ２０の表面実装が可能な回路部品である。例えば、インダクタ、キャパシタ、抵抗などのチップ部品である。実施の形態１においては、表面実装部品４０は、能動面２０ｂおよび対向面２０ａのうち第２半導体チップ３０が実装された側の面、つまり能動面２０ｂに半田付けにより実装されており、第１回路７０と電気的に接続している。
【００１６】
第２半導体チップ３０は、第１半導体チップ２０側を向く第１主面３０ａと、第１主面３０ａの反対側の第２主面３０ｂとを備えている。樹脂封止体５０は、第２主面３０ｂの一部又は全部を露出しつつ第２半導体チップ３０の周囲を封止する。また、第１半導体チップ２０の対向面２０ａおよび側面は、樹脂封止体５０が設けられておらず、露出している。
【００１７】
メタライズ層３４が、第２主面３０ｂにおける樹脂封止体５０から露出する部分に設けられている。メタライズ層３４を設けこれを露出させることで、第２主面３０ｂの全体で第２半導体チップ３０の放熱を行うことができる。メタライズ層３４は、後述する複数段電力増幅回路ＭＡＭＰのグランド電極を兼ねている。
【００１８】
図２は、本発明の実施の形態１の変形例にかかる半導体装置１２を示す図である。半導体装置１２は、上述した半導体装置１０を回路基板６０（実施の形態１ではマザーボード）上にフリップチップ実装したものである。第２半導体チップ３０のメタライズ層３４と銅ポスト２２の高さとを合わせた構造である。これにより、第２半導体チップ３０の第２主面３０ｂを回路基板６０に半田で接続する。
【００１９】
その結果、回路動作時において第２半導体チップ３０の発する熱を効率良く回路基板６０に伝達することが可能となる。また、回路基板６０の表面に設けたグランド電極（図示せず）の直上に、半田等の電気伝導性材料でメタライズ層３４を実装することで、放熱性とグランディングの両方を実現できる。なお、第２半導体チップ３０のメタライズ層３４と回路基板６０との接続は、半田以外を用いた接続でも良い。熱伝導性材料からなる接着剤であってもよい。
【００２０】
図３は、本発明の実施の形態１の他の変形例にかかる半導体装置１４を示す図である。半導体装置１４では、半導体装置１０が銅ポスト２２に代えて銅ポスト２２ａを備えており、この銅ポスト２２ａの高さは第２半導体チップ３０のメタライズ層３４の高さと異なっている。その結果、メタライズ層３４と回路基板６０との間に隙間が存在する。
【００２１】
この隙間に対して、熱伝導率の高いアンダーフィル材６２を充填する。これにより、メタライズ層３４と回路基板６０とをアンダーフィル材６２を介して熱的に接続することができ、回路動作時において第２半導体チップ３０が発する熱を効率良く回路基板６０に伝えることが可能となる。なお、アンダーフィル材６２以外でも、熱伝導体で隙間を埋めればよい。
【００２２】
図４は、本発明の実施の形態１にかかる半導体装置１０の構成を説明するための回路図である。図４には、半導体装置１０が内蔵する複数段電力増幅回路ＭＡＭＰの回路図が示されている。第１半導体チップ２０が備える第１回路７０は、入力端子ＩＮと整合回路ＭＣ１を介して接続しており、複数段電力増幅回路ＭＡＭＰにおける初段増幅トランジスタ７２とこれにバイアスを供給するバイアス回路７４を含んでいる。第２半導体チップ３０が備える第２回路８０は、複数段電力増幅回路ＭＡＭＰにおける終段増幅トランジスタ８２を含んでいる。
【００２３】
初段増幅トランジスタ７２の出力側は、整合回路ＭＣ２を介して、終段増幅トランジスタ８２の入力側と接続している。終段増幅トランジスタ８２の出力側は、整合回路ＭＣ３を介して出力端子ＯＵＴに接続している。第１回路７０にはバイアス回路７６が含まれており、このバイアス回路７６は配線８４を介して終段増幅トランジスタ８２にバイアスを供給する。図１との対応関係でいうと、配線８４にはフリップチップバンプ３２が含まれる。
【００２４】
図４は、多段構成の電力増幅器モジュールの一例として、二段構成の電力増幅器の回路ブロック図を示したものである。図４において、モジュール動作時には入力端子ＩＮから入力された電力が、初段増幅トランジスタ７２にて増幅され、終段増幅トランジスタ８２にて更に増幅されて出力端子ＯＵＴから出力される。
【００２５】
一般に、初段増幅トランジスタと比べ、終段増幅トランジスタが出力する電力の方が大きい。このため、増幅トランジスタが消費する電力を比較すると、初段増幅トランジスタ７２よりも終段増幅トランジスタ８２の方が消費電力が大きく、これに伴って発熱量も大きい。
【００２６】
電力増幅器の良好な特性を得るためには、増幅トランジスタから生じる熱を放熱する経路の確保が重要である。特に終段増幅トランジスタ８２を効率良く放熱することが重要である。この点、実施の形態１にかかる半導体装置１０では、図４のように、終段増幅トランジスタ８２を含む第２回路８０を第２半導体チップ３０に配置し、その他の回路ブロックつまり第１回路７０を第１半導体チップ２０に配置する構成としている。
【００２７】
これにより、高い放熱性が要求される終段増幅トランジスタ８２を含む第２回路８０を第２半導体チップ２０に集約することができる。これにより発熱量の多い回路ブロックと少ない回路ブロックとが同じ半導体チップ内で混在する場合と比べて、第２半導体チップ２０を優先的に放熱させればよいので、放熱設計が簡単になり、無駄な放熱を抑えることが容易となる。
【００２８】
具体的には、半導体装置１０によれば、第２半導体チップ２０のメタライズ層３４を熱伝達経路とすることで、図２に示す半導体装置１２や図３に示す半導体装置１４のように、回路基板６０へと効率良く放熱することができる。これにより、第１半導体チップ２０の放熱性に左右されずに、電力増幅器としての特性を良好なものとすることが容易である。
【００２９】
なお、図４では終段増幅トランジスタ８２を第２半導体チップ２０に配置したが、これ以外にも周辺の整合回路やバイアス回路等の一部を第２半導体チップ２０に配置してもよい。また、図４では二段構成の電力増幅器モジュールの例を示したが、三段以上から構成される多段電力増幅器においても本発明を適用することができる。この場合も、発熱量の高い回路ブロックを第２半導体チップ２０に形成することで、同様の効果が得られる。
【００３０】
なお、実施の形態１にかかる半導体装置１０によれば、第１半導体チップ２０の能動面２０ｂに第２半導体チップ３０および表面実装部品４０を集約して実装している。このため、対向面２０ａには回路配線を設けなくとも良い。
【００３１】
図１０は、本発明の実施の形態に対する比較例としての半導体装置６１０を示す図である。図１０の半導体装置６１０では、複数の半導体チップ６２０、６３０でモジュールを構成する際に、パッケージ基板６６０上に複数の半導体チップ６２０、６３０を別々に実装している。半導体チップ６２０、６３０とパッケージ基板６６０間あるいは半導体チップ６２０と半導体チップ６３０の間は、ワイヤ６６２で接続されている。また、インダクタ、キャパシタ、抵抗などのチップ部品６４０も、パッケージ基板６６０上に実装されている。
【００３２】
このような構成では、半導体チップ６２０、６３０やチップ部品６４０を平面方向に並べて実装するための十分な広さを備えたパッケージ基板６６０が必要である。このため、半導体装置６１０のサイズや高さは大きくならざるを得ず、装置の小型化／低背化が妨げられてしまう。
【００３３】
この点、実施の形態１にかかる半導体装置１０によればパッケージ基板６６０が不要となり、第１半導体チップ２０の平面方向サイズまで半導体装置１０の平面寸法を縮めることができる。またパッケージ基板６６０が不要なため、半導体装置１０の高さ寸法を縮めることも可能となり、小型で低背なマルチチップ電力増幅器を実現できる。
【００３４】
半導体チップの材料について説明する。第１半導体チップ２０の半導体材料はシリコンであり、第２半導体チップ３０の半導体材料はシリコン以外の異種半導体材料（化合物半導体）であってもよい。その理由は、第１半導体チップ２０は比較的大面積を必要とすることから比較的安価であるシリコンチップを用いるとともに、第２半導体チップ３０は高性能が要求される第２回路８０を形成するから高性能な化合物半導体チップを用いるというものである。これにより、比較的高価な化合物半導体からなる半導体チップの使用面積を最小限に抑えつつ、電力増幅器の良好な特性と、半導体装置全体での低コスト化の両立が可能である。
【００３５】
ただし、本発明はこのような形態に限定されず、第１半導体チップ２０をシリコン以外としてもよく、また、第２半導体チップ３０を化合物半導体チップ以外としてもよい。例えば、第１半導体チップ２０および第２半導体チップ３０の半導体材料が両方ともシリコンであってもよい。電力増幅器に高性能が要求されない場合などには、第２半導体チップ２０にも比較的安価であるシリコンチップを用いることにより、より低コスト化を図ることもできる。
【００３６】
なお、実施の形態１にかかる半導体装置１０では２つの半導体チップを用いたが、本発明はこれに限られるものではない。３つ以上の半導体チップを用いても良い。例えば、３つの半導体チップを用いる場合には、実施の形態１と同様に、最も平面方向サイズが大きな第１半導体チップ２０に発熱量の低い第１回路７０を形成する。第２半導体チップ３０および追加した第３半導体チップに、終段増幅トランジスタ８２やその他の発熱量の比較的高い回路ブロックを形成しても良い。また、三段の電力増幅器であれば、第２半導体チップ３０および追加した第３半導体チップに、二段目の増幅トランジスタおよび終段増幅トランジスタを形成しても良い。
【００３７】
なお、実施の形態１にかかる半導体装置１０では表面実装部品４０を実装したが、本発明はこれに限られない。本発明にかかる半導体装置は、必ずしも、表面実装部品を備えていなくとも良い。
【００３８】
なお、上述した回路基板６０との実装構造および他の各種変形は、後述する実施の形態２以降にかかる半導体装置のそれぞれに、同様に適用することができる。
【００３９】
実施の形態２．
図５は、本発明の実施の形態２にかかる半導体装置１１０を示す図である。実施の形態２にかかる半導体装置１１０は、第１半導体チップ２０を第１半導体チップ１２０に置換した点、および表面実装部品４０の取り付け位置を変更した点を除き、実施の形態１にかかる半導体装置１０と同じ構成を備えている。したがって、以下の説明では実施の形態１と同一または相当する構成については同一の符号を付して説明を行うとともに、実施の形態１との相違点を中心に説明し、共通事項は説明を簡略化ないしは省略する。
【００４０】
第１半導体チップ１２０は、能動面１２０ｂおよび対向面１２０ａを備えている。ただし、対向面１２０ａ上にも配線が形成されており、この配線は対向面１２０ａ上に実装した表面実装部品４０と電気的に接続する。また、半導体装置１１０では、樹脂封止体５０に加え、対向面１２０ａ上に設けられ表面実装部品４０を被覆する樹脂封止体１５０も設けられている。
【００４１】
実施の形態２にかかる半導体装置１１０によれば、実施の形態１にかかる半導体装置１０と比べて装置の高さ寸法は大きくなる。その一方で、第２半導体チップ３０と表面実装部品４０とを同一平面上に並べるのではなく、第１半導体チップ１２０の２つの主面（対向面１２０ａ、能動面１２０ｂ）にそれぞれ実装している。これにより、第２半導体チップ３０と表面実装部品４０とを、第１半導体チップ１２０の２つの異なる主面それぞれに互いに干渉せずに自由に配置することができる。
【００４２】
例えば、具体的には第２半導体チップ３０と表面実装部品４０とを対向面１２０ａ、能動面１２０ｂのそれぞれの中央位置に設けるなど、両部品を平面視で重なるように実装することが可能となる。このため、第１半導体チップ１２０の平面寸法、ひいては半導体装置１１０の平面寸法を縮めることが可能である。
【００４３】
実施の形態３．
図６は、本発明の実施の形態３にかかる半導体装置２１０を示す図である。図６（ａ）は半導体装置２１０の上面図であり、図６（ｂ）は半導体装置２１０の側面図である。図６（ａ）は、図６（ｂ）を矢印Ｂの方向に見たときの平面図であり、金属キャップ２５０は透視している。
【００４４】
半導体装置２１０は、第１半導体チップ２２０およびこれに重ねて実装された第２半導体チップ２３０とからなるいわゆるマルチチップ構造を備えている。第２半導体チップ２３０は、第１半導体チップ２２０よりも平面方向の大きさが小さく、第１半導体チップ２２０に複数のフリップチップバンプ２３２を介してフリップチップ実装されている。
【００４５】
第１半導体チップ２２０には、実施の形態１にかかる第１半導体チップ２０と同じく、第１回路７０が形成されている。第２半導体チップ２２０には、実施の形態１にかかる第２半導体チップ３０と同じく、第２回路８０が形成されている。
【００４６】
半導体装置２１０は、実施の形態１にかかる半導体装置１０と同様に、ＣＳＰ（Chip Scale Package)構造を備える。図６に示すように、第１半導体チップ２２０は平面方向の大きさが第２半導体チップ２３０よりも大きく、第１半導体チップ２２０は半導体装置２１０のＣＳＰ構造の主たる部分を形成している。
【００４７】
第１半導体チップ２２０は、能動層（能動素子等を含む第１回路８０等が形成された層）が形成された能動面２２０ｂおよび能動面２２０ｂの反対に位置する対向面２２０ａを備えている。能動面２２０ｂには、電極としての銅ポスト２２２が対向する２辺に並べられている。ここで、実施の形態３にかかる半導体装置２１０では、実施の形態１にかかる半導体装置１０と比べて、銅ポスト２２２の高さ寸法が小さい。これは、第２半導体チップ２３０の取り付け位置の関係上、能動面２２０ｂと、半導体装置２１０を実装すべき回路基板（実施の形態１の回路基板６０）との間の間隔が小さくてもよいので、銅ポスト２２２を低くしたものである。
【００４８】
第２半導体チップ２３０は、第１半導体チップ２２０の対向面２２０ａに、フリップチップバンプ２３２を介してフリップチップ実装されている。これは、実施の形態１および実施の形態２とは対照的である。具体的には、第２半導体チップ２２０は、第１半導体チップ２２０側を向く第１主面２３０ａと、第１主面２３０ａの反対側の第２主面２３０ｂとを備え、第１主面２３０ａにフリップチップバンプ２３２が接続している。
【００４９】
第１半導体チップ２２０は、その内部に、複数のビア２２４を備えている。ビア２２４は、ＴＳＶ（Through Si Via）である。第２半導体チップ２３０内に形成されている第２回路８０は、フリップチップバンプ２３２およびビア２２４を介して、第１半導体チップ２２０内に形成されている第１回路７０と電気的に接続される。
【００５０】
また、表面実装部品２４０ａ、２４０ｂ、２４０ｃ（以下、これらをまとめて表面実装部品２４０とも称する）が、第１半導体チップ２２０の対向面２２０ａ上に実装されている。表面実装部品２４０は、実施の形態１にかかる表面実装部品４０と同様のＳＭＤ（Surface Mount Device）である。表面実装部品２４０も、ビア２２４を介して第１半導体チップ２２０内に形成されている第１回路７０と電気的に接続される。
【００５１】
メタライズ層２３４が、第２主面２３０ｂの全面に設けられている。メタライズ層２３４は、複数段電力増幅回路ＭＡＭＰのグランド電極を兼ねている。半導体装置２１０は、第１半導体チップ２２０の対向面２２０ａ側からかぶせられた金属キャップ２５０を備えている。金属キャップ２５０は、メタライズ層２３４と接触して、電気的および熱的にメタライズ層２３４と接続する。
【００５２】
金属キャップ２５０は、半導体装置２１０を回路基板等（例えば実施の形態１の回路基板６０）に実装する時に、その回路基板に半田接続してもよい。これにより、回路動作時に、第２半導体チップ２３０が発する熱を効率良く回路基板に放熱することが可能となる。なお、金属キャップ２５０とマザーボードとの接続は、半田以外の熱伝導性材料を用いた接続でも良い。
【００５３】
実施の形態２にかかる半導体装置１１０にも、実施の形態１にかかる半導体装置１０で行った各種変形を適用してもよい。
【００５４】
実施の形態４．
図７は、本発明の実施の形態４にかかる半導体装置３１０を示す図である。図７（ａ）は半導体装置３１０の上面図であり、図７（ｂ）は半導体装置３１０の側面図である。図７（ａ）は、図７（ｂ）を矢印Ｃの方向に見たときの平面図であり、封止樹脂体３５０は透視している。
【００５５】
実施の形態４にかかる半導体装置３１０は、実施の形態３にかかる半導体装置２１０と類似した構成を備えている。したがって、実施の形態３と同一または相当する構成については同一の符号を付するとともに、共通事項は説明を簡略化ないしは省略する。
【００５６】
次に、実施の形態４にかかる半導体装置３１０と実施の形態３にかかる半導体装置２１０との間の相違点を説明する。実施の形態４にかかる半導体装置３１０は、実施の形態３にかかる半導体装置２１０における金属キャップ２５０に代えて、第１半導体チップ２２０の対向面２２０ａに設けられた封止樹脂体３５０を備えている。第２半導体チップ２３０のメタライズ層２３４がこの封止樹脂体３５０から露出している。このように、金属キャップ２５０に代えて封止樹脂体３５０を設けても良い。
【００５７】
実施の形態５．
図８は、本発明の実施の形態５にかかる半導体装置４１０を示す図である。図８（ａ）は半導体装置４１０の上面図であり、図８（ｂ）は半導体装置４１０の側面図である。図８（ａ）は、図８（ｂ）を矢印Ｄの方向に見たときの平面図であり、金属キャップは透視している。
【００５８】
実施の形態５にかかる半導体装置４１０は、実施の形態３にかかる半導体装置２１０と類似した構造を備えている。したがって、実施の形態３と同一または相当する構成については同一の符号を付するとともに、共通事項は説明を簡略化ないしは省略する。
【００５９】
次に、実施の形態５にかかる半導体装置４１０と実施の形態３にかかる半導体装置２１０との間の相違点を説明する。第１半導体チップ２２０を第１半導体チップ４２０に置換した点がまず異なる。第１半導体チップ４２０は、ビア４２４の位置および本数が、第１半導体チップ２２０と異なっている。これは、表面実装部品２４０に代えて表面実装部品４４０ａ、４４０ｂ（以下、まとめて表面実装部品４４０とも称す）を設け、この表面実装部品４４０は第１半導体チップ４２０の能動面４２０ｂに実装されているからである。
【００６０】
また、半導体装置４１０では銅ポスト４２２が表面実装部品４４０の厚み以上の高さを備えている。さらに、第１半導体チップ４２０の能動面４２０ｂに、封止樹脂体４５０が設けられている。これらの点も、実施の形態３とは異なっている。封止樹脂体４５０は、表面実装部品４４０を被覆しつつ、銅ポスト４２２の表面の一部を露出させる。
【００６１】
実施の形態５にかかる半導体装置４１０によっても、実施の形態２と同様に第１半導体チップ４２０の対向面４２０ａ、能動面４２０ｂに別々に第２半導体チップ２３０と表面実装部品４４０を実装している。これにより、半導体装置４１０の平面寸法を縮めることが可能である。
【００６２】
実施の形態６．
図９は、本発明の実施の形態６にかかる半導体装置５１０を示す図である。図９（ａ）は半導体装置５１０の上面図であり、図９（ｂ）は半導体装置５１０の側面図である。図９（ａ）は、図９（ｂ）を矢印Ｅの方向に見たときの平面図であり、封止樹脂体５５０ａは透視している。
【００６３】
実施の形態６にかかる半導体装置５１０は、実施の形態５にかかる半導体装置４１０と類似する構成を備えている。したがって、実施の形態５と同一または相当する構成については同一の符号を付するとともに、共通事項は説明を簡略化ないしは省略する。
【００６４】
次に、実施の形態６にかかる半導体装置５１０と実施の形態５にかかる半導体装置４１０との間の相違点を説明する。半導体装置５１０は、金属キャップ２５０を備えていない。その代わりに、封止樹脂体５５０が設けられている。封止樹脂体５５０は、第１半導体チップ４２０の対向面４２０ａに設けられた封止樹脂体５５０ａと、能動面４２０ｂに設けられた封止樹脂体５５０ｂとを備えている。
【００６５】
封止樹脂体５５０ａは、メタライズ層２３４を露出させつつ、第２半導体チップ２３０の側面および第１主面２３０ａを封止する。封止樹脂体５５０ｂは、表面実装部品４４０を被覆しつつ、銅ポスト４２２の表面の一部を露出させる。
【００６６】
実施の形態２、５と同様に、実施の形態６にかかる半導体装置５１０によっても半導体装置５１０の平面寸法を縮めることが可能である。
【符号の説明】
【００６７】
１０  半導体装置、２０  第１半導体チップ、２０ａ  対向面、２０ｂ  能動面、２２  銅ポスト、３０  第２半導体チップ、３０ａ  第１主面、３０ｂ  第２主面、３２  フリップチップバンプ、３４  メタライズ層、４０、４０ａ、４０ｂ、４０ｃ  表面実装部品、５０  樹脂封止体、６０  回路基板、６２  アンダーフィル材、７０  第１回路、７２  初段増幅トランジスタ、７４  バイアス回路、７６  バイアス回路、８０  第２回路、８２  終段増幅トランジスタ、８４  配線、ＭＡＭＰ  複数段電力増幅回路、ＭＣ１、ＭＣ２、ＭＣ３  整合回路
【図１】
2015046501.tif 000003
【図２】
2015046501.tif 000004
【図３】
2015046501.tif 000005
【図４】
2015046501.tif 000006
【図５】
2015046501.tif 000007
【図６】
2015046501.tif 000008
【図７】
2015046501.tif 000009
【図８】
2015046501.tif 000010
【図９】
2015046501.tif 000011
【図１０】
2015046501.tif 000012