(57)【要約】【課題】配線領域の縮小化を図ること。【解決手段】設計支援装置１００は、複数の第１電源配線ｌ１と複数の第２電源配線ｌ２とを示す配線情報１０１と、複数の第３電源配線ｌ３の第１方向ｄｉｒ１における位置を示す位置情報１０２と、を取得する。設計支援装置１００は、配線情報１０１と、位置情報１０２と、に基づいて、複数の第２電源配線ｌ２の中から、複数の第３電源配線ｌ３に第１方向ｄｉｒ１において最も近い位置にある第２電源配線ｌ２を特定する。設計支援装置１００は、配線情報１０１に基づいて、複数の第１電源配線ｌ１のうち、特定した第２電源配線ｌ２と接続される第１電源配線ｌ１を抽出する。設計支援装置１００は、抽出した第１電源配線ｌ１の少なくとも一部を、複数の第３電源配線ｌ３の少なくとも一部の接続先に決定する。【選択図】図１
2015219534.tif 000002
【特許請求の範囲】
【請求項１】
設計の対象回路へ電源を供給する電源配線の設計を支援する設計支援方法であって、
コンピュータが、
第１方向の配線路に設けられる複数の第１電源配線と、前記第１方向と異なる第２方向の配線路に設けられ、前記対象回路に含まれる第１部分回路と前記複数の第１電源配線とを接続する複数の第２電源配線と、を示す配線情報を取得し、
前記第２方向の配線路に前記複数の第２電源配線と前記第１方向に並んで設けられ、前記対象回路に含まれ動作タイミングが前記第１部分回路と異なる第２部分回路に接続される複数の第３電源配線の前記第１方向における位置を示す第１位置情報を取得し、
取得した前記配線情報と、取得した前記第１位置情報と、に基づいて、前記複数の第２電源配線の中から、前記複数の第３電源配線に前記第１方向において最も近い位置にある第２電源配線を特定し、
取得した前記配線情報に基づいて、前記複数の第１電源配線のうち、特定した前記第２電源配線と接続される第１電源配線を抽出し、
抽出した前記第１電源配線の少なくとも一部を、前記複数の第３電源配線の少なくとも一部の接続先に決定する、
処理を実行することを特徴とする設計支援方法。
【請求項２】
前記コンピュータが、
抽出した前記第１電源配線のうちの前記第２方向において最も前記第１部分回路に近い位置にある第１電源配線を設ける第１配線路を特定し、
前記複数の第１電源配線のうちの前記第２方向において最も前記第１部分回路に近い位置にある第１電源配線を設ける第２配線路を特定し、
前記複数の第２電源配線のうちの特定した前記第２電源配線に前記第１方向において最も近い位置にある第２電源配線と、特定した前記第２電源配線と、特定した前記第１配線路と、特定した前記第２配線路と、に囲われた領域の面積に基づいて、前記複数の第１電源配線を設ける各配線路のうちの前記領域内に少なくとも一部が含まれる配線路の中に、第４電源配線を設けることが可能な配線路があるか否かを判定し、
前記第４電源配線を設けることが可能な配線路があると判定した場合、前記第４電源配線と、前記複数の第１電源配線のうちの抽出した前記第１電源配線以外のいずれかの第１電源配線と、の組み合わせを、前記複数の第３電源配線の少なくとも一部の接続先に決定する、
処理を実行することを特徴とする請求項１に記載の設計支援方法。
【請求項３】
前記第１位置情報は、さらに、前記第１電源配線と、前記第２電源配線と、の位置を示し、
前記コンピュータが、
取得した前記第１位置情報に基づいて、前記複数の第２電源配線のうちの前記第１方向において最も前記複数の第３電源配線に近い位置にある第２電源配線と、前記複数の第３電源配線のうちの前記第１方向において最も前記複数の第２電源配線に近い位置にある第３電源配線と、の間の前記第１方向における距離を導出し、
導出した前記距離に基づいて、前記第２方向の配線路に設けられる第５電源配線の前記第１方向における位置を示す第２位置情報を生成する、
処理を実行することを特徴とする請求項１または２に記載の設計支援方法。
【請求項４】
設計の対象回路へ電源を供給する電源配線の設計を支援する設計支援方法であって、
コンピュータが、
第１方向の配線路に設けられる複数の第１電源配線の前記第１方向と異なる第２方向における位置と、前記第２方向の配線路に設けられ、前記対象回路に含まれる第１部分回路と前記複数の第１電源配線とを接続する複数の第２電源配線の前記第１方向における位置と、前記複数の第２電源配線と前記第１方向に並んで前記第２方向の配線路に設けられ、前記対象回路に含まれ動作タイミングが前記第１部分回路と異なる第２部分回路に接続される複数の第３電源配線の前記第１方向における位置と、を示す第１位置情報を取得し、
取得した前記第１位置情報に基づいて、前記複数の第２電源配線のうちの前記第１方向において最も前記複数の第３電源配線に近い位置にある第２電源配線と、前記複数の第３電源配線のうちの前記第１方向において最も前記複数の第２電源配線に近い位置にある第３電源配線と、の間の前記第１方向における距離を導出し、
導出した前記距離に基づいて、前記第２方向の配線路に設けられる第４電源配線の前記第１方向における位置を示す第２位置情報を生成し、
生成した前記第２位置情報と、取得した前記第１位置情報と、に基づいて、前記第１方向の配線路に設けられる複数の第５電源配線と、前記第４電源配線と、前記複数の第１電源配線と、の組み合わせを、前記複数の第３電源配線の少なくとも一部の接続先に決定する、
処理を実行することを特徴とする設計支援方法。
【請求項５】
第１部分回路と、
動作タイミングが前記第１部分回路と異なる第２部分回路と、
第１方向の配線路に設けられた複数の第１電源配線と、
前記第１方向と異なる第２方向の配線路に設けられ、前記複数の第１電源配線と前記第１部分回路とを接続する複数の第２電源配線と、
前記第２方向の配線路に前記複数の第２電源配線と前記第１方向に並んで設けられ、前記第２部分回路に接続される複数の第３電源配線と、
を有する半導体装置であって、
前記複数の第１電源配線と、前記複数の第２電源配線と、を示す配線情報を取得し、前記複数の第３電源配線の前記第１方向における位置を示す第１位置情報を取得し、取得した前記配線情報と、取得した前記第１位置情報と、に基づいて、前記複数の第２電源配線の中から、前記複数の第３電源配線に前記第１方向において最も近い位置にある第２電源配線を特定し、取得した前記配線情報に基づいて、前記複数の第１電源配線のうち、特定した前記第２電源配線と接続される第１電源配線を抽出し、抽出した前記第１電源配線の少なくとも一部を、前記複数の第３電源配線の少なくとも一部の接続先に決定する処理をコンピュータが実行する設計支援方法によって得られたレイアウトデータに基づいて製造されたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、設計支援方法、および半導体装置に関する。
【背景技術】
【０００２】
従来、Ｃｕダマシンプロセス用配線において、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）プロセスによって平坦化を行うために、太線の配線を作成する場合には、配線幅の上限や電源配線に囲まれた領域の面積などに対する基準が設けられる。
【０００３】
また、従来、複数の微細配線が密集する領域と、該領域における所定の微細配線と同一配線層で接続された当該微細配線よりも外形寸法の大きい配線部とを有するパターンのフォトリソグラフィープロセスにおいて、パターンの露光条件を確保するための技術が公知である（例えば、以下特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２９０２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来、インピーダンスを安定化させるために、Ｔ型や十字型のように電源配線を交わらせる場合、電源配線に囲まれた領域の面積に対する基準を満たすには、配線領域が大きくなるという問題点がある。
【０００６】
１つの側面では、本発明は、配線領域の縮小化を図ることができる設計支援方法、および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面によれば、設計の対象回路へ電源を供給する電源配線の設計を支援する設計支援方法であって、第１方向の配線路に設けられる複数の第１電源配線と、前記第１方向と異なる第２方向の配線路に設けられ、前記対象回路に含まれる第１部分回路と前記複数の第１電源配線とを接続する複数の第２電源配線と、を示す配線情報を取得し、前記第２方向の配線路に前記複数の第２電源配線と前記第１方向に並んで設けられ、前記対象回路に含まれ動作タイミングが前記第１部分回路と異なる第２部分回路に接続される複数の第３電源配線の前記第１方向における位置を示す第１位置情報を取得し、取得した前記配線情報と、取得した前記第１位置情報と、に基づいて、前記複数の第２電源配線の中から、前記複数の第３電源配線に前記第１方向において最も近い位置にある第２電源配線を特定し、取得した前記配線情報に基づいて、前記複数の第１電源配線のうち、特定した前記第２電源配線と接続される第１電源配線を抽出し、抽出した前記第１電源配線の少なくとも一部を、前記複数の第３電源配線の少なくとも一部の接続先に決定する設計支援方法が提案される。
【０００８】
本発明の他側面によれば、設計の対象回路へ電源を供給する電源配線の設計を支援する設計支援方法であって、第１方向の配線路に設けられる複数の第１電源配線の前記第１方向と異なる第２方向における位置と、前記第２方向の配線路に設けられ、前記対象回路に含まれる第１部分回路と前記複数の第１電源配線とを接続する複数の第２電源配線の前記第１方向における位置と、前記複数の第２電源配線と前記第１方向に並んで前記第２方向の配線路に設けられ、前記対象回路に含まれ動作タイミングが前記第１部分回路と異なる第２部分回路に接続される複数の第３電源配線の前記第１方向における位置と、を示す第１位置情報を取得し、取得した前記第１位置情報に基づいて、前記複数の第２電源配線のうちの前記第１方向において最も前記複数の第３電源配線に近い位置にある第２電源配線と、前記複数の第３電源配線のうちの前記第１方向において最も前記複数の第２電源配線に近い位置にある第３電源配線と、の間の前記第１方向における距離を導出し、導出した前記距離に基づいて、前記第２方向の配線路に設けられる第４電源配線の前記第１方向における位置を示す第２位置情報を生成し、生成した前記第２位置情報と、取得した前記第１位置情報と、に基づいて、前記第１方向の配線路に設けられる複数の第５電源配線と、前記第４電源配線と、前記複数の第１電源配線と、の組み合わせを、前記複数の第３電源配線の少なくとも一部の接続先に決定する設計支援方法が提案される。
【０００９】
本発明の他側面によれば、第１部分回路と、動作タイミングが前記第１部分回路と異なる第２部分回路と、第１方向の配線路に設けられた複数の第１電源配線と、前記第１方向と異なる第２方向の配線路に設けられ、前記複数の第１電源配線と前記第１部分回路とを接続する複数の第２電源配線と、前記第２方向の配線路に前記複数の第２電源配線と前記第１方向に並んで設けられ、前記第２部分回路に接続される複数の第３電源配線と、を有する半導体装置であって、前記複数の第１電源配線と、前記複数の第２電源配線と、を示す配線情報を取得し、前記複数の第３電源配線の前記第１方向における位置を示す第１位置情報を取得し、取得した前記配線情報と、取得した前記第１位置情報と、に基づいて、前記複数の第２電源配線の中から、前記複数の第３電源配線に前記第１方向において最も近い位置にある第２電源配線を特定し、取得した前記配線情報に基づいて、前記複数の第１電源配線のうち、特定した前記第２電源配線と接続される第１電源配線を抽出し、抽出した前記第１電源配線の少なくとも一部を、前記複数の第３電源配線の少なくとも一部の接続先に決定する処理をコンピュータが実行する設計支援方法によって得られたレイアウトデータに基づいて製造された半導体装置が提案される。
【発明の効果】
【００１０】
本発明の一態様によれば、配線領域の縮小化を図ることができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の一動作例を示す説明図である。
【図２】図２は、くり抜き面積が足りない例と配線領域が大きくなる例を示す説明図である。
【図３】図３は、Ｌ型分岐例を示す説明図である。
【図４】図４は、設計支援装置のハードウェア構成例を示すブロック図である。
【図５】図５は、設計支援装置の機能的構成例を示すブロック図である。
【図６】図６は、配線幅と電流量とを示す説明図である。
【図７】図７は、分岐作成例を示す説明図（その１）である。
【図８】図８は、分岐ごとの合計電流量の算出結果例を示す説明図である。
【図９】図９は、分岐ごとの電源配線本数の算出結果例を示す説明図である。
【図１０】図１０は、分岐群の検出結果例を示す説明図である。
【図１１】図１１は、くり抜き面積の基準値例を示す説明図である。
【図１２】図１２は、束線の数例を示す説明図である。
【図１３】図１３は、１段目と２段目の分岐形状を示す説明図である。
【図１４】図１４は、分岐作成例を示す説明図（その２）である。
【図１５】図１５は、割り当て結果例を示す説明図である。
【図１６】図１６は、分岐作成例を示す説明図（その３）である。
【図１７】図１７は、設計支援装置による設計支援処理手順例を示すフローチャート（その１）である。
【図１８】図１８は、設計支援装置による設計支援処理手順例を示すフローチャート（その２）である。
【図１９】図１９は、設計支援装置による設計支援処理手順例を示すフローチャート（その３）である。
【発明を実施するための形態】
【００１２】
以下に添付図面を参照して、本発明にかかる設計支援方法、および半導体装置の実施の形態を詳細に説明する。
【００１３】
図１は、本発明の一動作例を示す説明図である。設計支援装置１００は、設計の対象回路へ電源を供給する電源配線の設計を支援するコンピュータである。例えば、設計の対象回路には、第１部分回路ｍ１と、動作タイミングが第１部分回路ｍ１と異なる第２部分回路ｍ２と、が含まれる。第１部分回路ｍ１と第２部分回路ｍ２とは、例えば、マクロであり、それぞれ複数のマクロ群であってもよい。本実施の形態で示す各電源配線は同一層である。
【００１４】
上述したように、近年の大型の半導体集積回路では、電源配線に関して多重に配線を重ね合わせて配線抵抗を下げ、大電流やノイズに耐えられるような電源配線が行われなければならない。このため、同一層で縦横などに大電流が流せる多本数の電源配線を構築しなければならない。また、Ｃｕダマシンプロセス用配線に関しては、ＣＭＰプロセスでスムーズな平坦化を行うため、太い配線を作成する場合には、製造条件に応じた配線幅の上限の基準や配線に囲まれた領域の面積基準を満たさなければならない。しかしながら、後述する図２に示すように、配線に囲まれた領域の面積に対する基準を満たすためには、配線領域が大きくなる。
【００１５】
そこで、設計支援装置１００は、動作タイミングが異なる複数の分岐先への電源配線において、各本線のうち、後段の分岐先の分岐線に最も近い前段の分岐先の分岐線に接続された本線を後段の分岐線の接続先とする。これにより、分岐線と本線に囲われた各領域の面積基準を満たしつつ、複数の分岐先への電源配線の一部が共通化され配線領域の縮小化を図ることができる。
【００１６】
例えば、設計支援装置１００は、複数の第１電源配線ｌ１と、複数の第２電源配線ｌ２と、を示す配線情報１０１を取得する。複数の第１電源配線ｌ１は、第１方向ｄｉｒ１の配線路に設けられる。複数の第２電源配線ｌ２は、第１方向ｄｉｒ１と異なる第２方向ｄｉｒ２の配線路に設けられる電源配線であって、第１部分回路ｍ１と複数の第１電源配線ｌ１とを接続する電源配線である。配線情報１０１とは、例えば、レイアウトデータである。第１方向ｄｉｒ１と第２方向ｄｉｒ２とは、例えば、直交する。ここでの直交とは、例えば誤差などによるほぼ直交も含む。
【００１７】
例えば、設計支援装置１００は、複数の第３電源配線ｌ３の第１方向ｄｉｒ１における位置を示す位置情報１０２を取得する。複数の第３電源配線ｌ３は、複数の第２電源配線ｌ２と第１方向ｄｉｒ１に並んで設けられ、第２方向ｄｉｒ２に設けられる電源配線であって、第２部分回路ｍ２に接続される電源配線である。
【００１８】
図１（１）に示すように、例えば、設計支援装置１００は、取得した配線情報１０１と取得した位置情報１０２とに基づいて、複数の第２電源配線ｌ２の中から、複数の第３電源配線ｌ３に第１方向ｄｉｒ１において最も近い位置にある第２電源配線ｌ２を特定する。図１（１）の例では、第２電源配線ｌ２−４が特定される。
【００１９】
図１（２）に示すように、例えば、設計支援装置１００は、取得した配線情報１０１に基づいて、複数の第１電源配線ｌ１のうち、特定した第２電源配線ｌ２と接続される第１電源配線ｌ１を抽出する。図１（２）の例では、第１電源配線ｌ１−３と第１電源配線ｌ１−４とが抽出される。
【００２０】
図１（３）に示すように、設計支援装置１００は、抽出した第１電源配線ｌ１の少なくとも一部を、複数の第３電源配線ｌ３の少なくとも一部の接続先に決定する。
【００２１】
これにより、分岐線と本線に囲われた各領域の面積基準を満たしつつ、複数の分岐先への電源配線の一部が共通化され配線領域の縮小化を図ることができる。
【００２２】
図２は、くり抜き面積が足りない例と配線領域が大きくなる例を示す説明図である。第１方向ｄｉｒ１である縦方向の配線路に設けられる電源配線と、第１方向ｄｉｒ１と異なる第２方向ｄｉｒ２である横方向の配線路に設けられる電源配線と、は同一層の電源配線である。
【００２３】
縦方向の電源配線と横方向の電源配線とを上層から見た場合に縦方向の電源配線と横方向の電源配線とによって囲まれた領域の面積をくり抜き面積と称し、くり抜き面積については設計基準が設けられてある。図２（１）に示すようにくり抜き面積の基準が足りない場合、エラーとなってしまう。そのため、図２（２）に示すようにくり抜き面積の基準を満たすように配線間隔を広げると、配線領域が大きくなってしまう。
【００２４】
図３は、Ｌ型分岐例を示す説明図である。縦方向の配線路に設けられる電源配線が本線であり、横方向の配線路に設けられ、各分岐先に接続される電源配線が分岐線である。分岐ｂ１と分岐ｂ４とは常時電流を供給するための電源配線の分岐である。分岐ｂ２と分岐ｂ３とは、交互に電流を供給するような動作タイミングが異なる分岐であり、分岐ｂ２に接続されるマクロと、分岐ｂ３に接続されるマクロと、の合計の使用電流量は定まっている。
【００２５】
Ｌ型分岐では本線と分岐が１対１に対応するため、分岐ｂ２と分岐ｂ３に電流を供給する本線ｃｌ６〜ｃｌ１０と本線ｃｌ１１〜ｃｌ１５とは兼用できない。このため、分岐ｂ２と分岐ｂ３とはそれぞれに本線を配線するための余分な配線領域が生じる。
【００２６】
また、領域ａｒｅａ１〜ａｒｅａ３はＬ型の分岐をする際に発生する配線領域の空き地である。各分岐は、最終的に電源を供給するマクロなどに接続される。マクロ内には、数素子から数千素子以上の素子が入るために１辺が数十〜数百［μｍ］程度の矩形で構成される場合が多い。このため、分岐ｂ１と分岐ｂ２とが隣り合うマクロに接続された場合であっても数百［μｍ］程度の距離が開く場合が多い。そのため、領域ａｒｅａ１〜３などは無視できない領域となる。また、図３に示す例では、電流は常にピークで消費されないため、分岐ごとに独立したＬ型配線では、ノイズに強い電源配線とはならない。
【００２７】
そこで、本実施の形態では、分岐間の距離に基づいて、分岐間に束線を挿入し、本線と束線との組み合わせを分岐線の接続先とする。これにより、分流経路を確保することができ、インピーダンスを低下させることができる。
【００２８】
（設計支援装置１００のハードウェア構成例）
図４は、設計支援装置のハードウェア構成例を示すブロック図である。図４において、設計支援装置１００は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）４０１と、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）４０２と、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）４０３と、ディスクドライブ４０４と、ディスク４０５と、を有している。設計支援装置１００は、Ｉ／Ｆ（Ｉｎｔｅｒ／Ｆａｃｅ）４０６と、入力装置４０７と、出力装置４０８と、を有する。また、各部はバス４００によってそれぞれ接続されている。
【００２９】
ここで、ＣＰＵ４０１は、設計支援装置１００の全体の制御を司る。ＲＯＭ４０２は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ４０３は、ＣＰＵ４０１のワークエリアとして使用される。ディスクドライブ４０４は、ＣＰＵ４０１の制御にしたがってディスク４０５に対するデータのリード／ライトを制御する。ディスク４０５は、ディスクドライブ４０４の制御で書き込まれたデータを記憶する。ディスク４０５としては、磁気ディスク、光ディスクなどが挙げられる。
【００３０】
Ｉ／Ｆ４０６は、通信回線を通じてＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、インターネットなどのネットワークＮＥＴに接続され、このネットワークＮＥＴを介して他の装置に接続される。そして、Ｉ／Ｆ４０６は、ネットワークＮＥＴと内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ４０６には、例えばモデムやＬＡＮアダプタなどを採用することができる。
【００３１】
入力装置４０７は、キーボード、マウス、タッチパネルなど利用者の操作により、各種データの入力を行うインターフェースである。また、入力装置４０７は、カメラから画像や動画を取り込むこともできる。また、入力装置４０７は、マイクから音声を取り込むこともできる。出力装置４０８は、ＣＰＵ４０１の指示により、データを出力するインターフェースである。出力装置４０８には、ディスプレイやプリンタが挙げられる。
【００３２】
（設計支援装置１００の機能的構成例）
図５は、設計支援装置の機能的構成例を示すブロック図である。設計支援装置１００は、制御部５０１と、記憶部５０２と、を有する。記憶部５０２は、ＲＡＭ４０３、ＲＯＭ４０２、ディスク４０５などによって実現される。制御部５０１の処理は、例えば、図４に示すＣＰＵ４０１がアクセス可能なＲＯＭ４０２、ＲＡＭ４０３、ディスク４０５などの記憶装置に記憶されたプログラムにコーディングされている。そして、ＣＰＵ４０１が記憶装置から該プログラムを読み出して、プログラムにコーディングされている処理を実行する。これにより、制御部５０１の処理が実現される。また、制御部５０１の処理結果は、例えば、記憶部５０２に記憶される。
【００３３】
記憶部５０２は、例えば、データＷと、データａと、データＮと、データＪと、データＰと、データＢと、データＯなどを記憶する。各データの詳細例については後述する。
【００３４】
まず、制御部５０１は、複数の第１電源配線と、複数の第２電源配線と、複数の第３電源配線と、の位置を示す第１位置情報を取得する。ここで、複数の第１電源配線は、第１方向ｄｉｒ１の配線路に設けられる配線である。複数の第１電源配線の位置は、第１方向ｄｉｒ１と異なる第２方向ｄｉｒ２における位置である。第１方向ｄｉｒ１と第２方向ｄｉｒ２とは、例えば、直交する。上述したように、直交するとは、例えば誤差などによるほぼ直交も含む。複数の第２電源配線は、第２方向ｄｉｒ２の配線路に設けられ、設計の対象回路に含まれる第１部分回路と複数の第１電源配線とを接続する配線である。複数の第２電源配線の位置は、第１方向ｄｉｒ１における位置である。複数の第３電源配線は、複数の第２電源配線と第１方向ｄｉｒ１に並んで第２方向ｄｉｒ２の配線路に設けられ、設計の対象回路に含まれる第２部分回路に接続される配線である。複数の第３電源配線の位置は、第１方向ｄｉｒ１における位置である。また、本実施の形態での位置情報とは、例えば、レイアウト上における電源配線の始点と終点などの座標値などである。
【００３５】
制御部５０１は、第１位置情報に基づいて、複数の第２電源配線と、複数の第３電源配線と、の最も近い配線同士の第１方向ｄｉｒ１における距離を導出する。距離は、複数の第２電源配線のうちの第１方向ｄｉｒ１において最も複数の第３電源配線に近い位置にある第２電源配線と、複数の第３電源配線のうちの第１方向ｄｉｒ１において最も複数の第２電源配線に近い位置にある第３電源配線と、の間の距離である。
【００３６】
そして、制御部５０１は、導出した距離に基づいて、第２方向ｄｉｒ２の配線路に設けられる第４電源配線の第１方向ｄｉｒ１における位置を示す第２位置情報を生成する。
【００３７】
次に、制御部５０１は、第１部分回路と第２部分回路との動作タイミングが同じであるか異なるかに基づいて、第３電源配線の接続先を決定する処理を行う。例えば、第１部分回路と第２部分回路との動作タイミングが同じであるとは、第１部分回路の消費電力量のピークと、第２部分回路の消費電力量のピークと、に重なるタイミングがある場合である。例えば、第１部分回路と第２部分回路との動作タイミングが異なるとは、第１部分回路の消費電力量のピークと、第２部分回路の消費電力量のピークと、に重なるタイミングがない場合である。
【００３８】
第１部分回路と第２部分回路との動作タイミングが同じである場合について説明する。制御部５０１は、第２位置情報と第１位置情報とに基づいて、第１方向ｄｉｒ１の配線路に設けられる複数の第５電源配線と、第４電源配線と、複数の第１電源配線と、の組み合わせを、複数の第３電源配線の少なくとも一部の接続先に決定する。これにより、インピーダンスを低減させることが可能となる。また、例えば、図３に示したような空き領域には、本実施の形態ではインピーダンスを低下するための配線が設けられる。空き領域は、図３に示したように、第１方向ｄｉｒ１の配線路に設けられる電源配線と第２方向ｄｉｒ２の配線路に設けられる電源配線とを１対１で接続した場合に生じる領域である。そのため、設計支援装置１００によれば、配線領域を有効的に活用することとなる。
【００３９】
第１部分回路と第２部分回路との動作タイミングが異なる場合について説明する。制御部５０１は、複数の第１電源配線と、複数の第２電源配線と、を示す配線情報を取得する。複数の第１電源配線は、第１方向ｄｉｒ１の配線路に設けられる電源配線である。複数の第２電源配線は、第１方向ｄｉｒ１と異なる第２方向ｄｉｒ２の配線路に設けられ、設計の対象回路に含まれる第１部分回路と複数の第１電源配線とを接続する電源配線である。ここで、配線情報とは、例えば、レイアウトデータであり、各配線の始点と終点などの座標値と、各配線の長さと、各配線の幅などを示す情報である。
【００４０】
制御部５０１は、取得した配線情報と、取得した第１位置情報と、に基づいて、複数の第２電源配線の中から、複数の第３電源配線に第１方向ｄｉｒ１において最も近い位置にある第２電源配線を特定する。そして、制御部５０１は、取得した配線情報に基づいて、複数の第１電源配線のうち、特定した第２電源配線と接続される第１電源配線を抽出する。
【００４１】
制御部５０１は、抽出した第１電源配線の少なくとも一部を、複数の第３電源配線の少なくとも一部の接続先に決定する。
【００４２】
また、制御部５０１は、抽出した第１電源配線のうちの第２方向ｄｉｒ２において最も第１部分回路に近い位置にある第１電源配線を設ける第１配線路を特定する。制御部５０１は、複数の第１電源配線のうちの第２方向ｄｉｒ２において最も第１部分回路に近い位置にある第１電源配線を設ける第２配線路を特定する。
【００４３】
そして、制御部５０１は、領域の面積に基づいて、複数の第１電源配線を設ける各配線路のうちの領域内に少なくとも一部が含まれる配線路の中に、第６電源配線を設けることが可能な配線路があるか否かを判定する。ここでの領域とは、複数の第２電源配線のうちの特定した第２電源配線に第１方向ｄｉｒ１において最も近い位置にある第２電源配線と、特定した第２電源配線と、特定した第１配線路と、特定した第２配線路と、に囲われた領域である。
【００４４】
例えば、第２電源配線の間隔が一定値である場合には、制御部５０１は、特定した第１配線路と、特定した第２配線路と、の間の長さを導出する。そして、制御部５０１は、導出した長さと、領域の面積の基準値を一定値で除算した値と、の比較によって、第６電源配線を設けることが可能な配線路があるか否かを判定する。長さが除算した値以上であれば、第６電源配線を設けても領域の面積の基準値を満たすこととなる。ここでは、配線路は、複数特定される場合もある。より具体的な計算例は後述する。
【００４５】
制御部５０１は、第４電源配線を設けることが可能な配線路があると判定した場合、第４電源配線と、複数の第１電源配線のうちの抽出した第１電源配線以外のいずれかの第１電源配線と、の組み合わせを複数の第３電源配線の少なくとも一部の接続先に決定する。これにより、より多くの数の電源配線を複数の分岐先によって共通化することができるため、より配線領域の縮小化を図ることができる。
【００４６】
ここで、本実施の形態では、第４電源配線や第５電源配線などの第１方向ｄｉｒ１の配線路に設けられる電源配線を本線とも称する。また、本実施の形態では、本線と、第１部分回路や第２部分回路などの分岐先とを接続する第２電源配線や第３電源配線などの第２方向ｄｉｒ２の配線路に設けられる電源配線を分岐線とも称する。また、第４電源配線や第５電源配線などの配線を束線とも称する。
【００４７】
以降、図６〜図１６を用いて制御部５０１と記憶部５０２に記憶された記憶内容の具体的な処理について詳細に説明する。
【００４８】
図６は、配線幅と電流量とを示す説明図である。まず、制御部５０１は、電源配線の配線幅と、電源配線を流れる許容電流量と、グランド配線の配線幅と、グランド配線を流れる許容電流量と、束線の配線幅と、束線を流れる許容電流量と、を取得する。図６に示すデータＷの例では、電源配線の配線幅は１［μｍ］であり、許容電流量は１［ｍＡ］である。本実施の形態では、電源配線の配線網を例に挙げるが、グランド配線の配線網についても同様の処理を行ってもよい。
【００４９】
また、制御部５０１は、シミュレーションによって得られた各分岐の接続先であるマクロごとの消費電流量と、マクロが動作するタイミングと、を求める。マクロは設計の対象回路内に含まれる部分回路である。また、制御部５０１は、分岐の各々について、一定量の電流を常時供給する分岐であるか、複数の分岐と異なるタイミングで電流を供給する分岐であるかを判定する。
【００５０】
図７は、分岐作成例を示す説明図（その１）である。図８は、分岐ごとの合計電流量の算出結果例を示す説明図である。次に、例えば、制御部５０１は、電源配線の分岐ごとに、電源配線に接続される回路階層のマクロの消費電流量の合計値を算出する。マクロの消費電流量は、予め記憶部５０２に記憶されてあることとする。
【００５１】
図８のデータａに示すように、例えば、分岐ｂ１の合計電流量は５［ｍＡ］であり、分岐ｂ２の合計電流量は５［ｍＡ］である。例えば、分岐ｂ３の合計電流量は５［ｍＡ］であり、分岐ｂ４の合計電流量は２［ｍＡ］である。
【００５２】
次に、制御部５０１は、分岐ごとに、図８に示す合計電流量を図６に示した電源配線の電流量によって除算することによって、電源配線本数を算出する。
【００５３】
図９は、分岐ごとの電源配線本数の算出結果例を示す説明図である。図９のデータＮに示すように、例えば、分岐ｂ１の電源配線本数は５本であり、分岐ｂ２の電源配線本数は５本であり、分岐ｂ３の電源配線本数は５本であり、分岐ｂ４の電源配線本数は２本である。
【００５４】
次に、制御部５０１は、複数の分岐のうち、消費の電流量のピークのタイミングがずれ、かつ各タイミングにおいて合計しても１つの分岐の消費電流量のピークを超えない分岐群を検出する。消費電流量のピークのタイミングがずれるか否かは、設計仕様などに基づいて特定される。
【００５５】
図１０は、分岐群の検出結果例を示す説明図である。図１０のデータＪの例では、分岐群として、分岐ｂ２と分岐ｂ３とが検出される。
【００５６】
次に、制御部５０１は、レイアウトのフロアプラン情報やマクロの配置情報に基づいて、本線の配置位置、分岐の各々について、電源配線の本線のいずれの位置において分岐するかなどを決定する。決定結果は、例えば、記憶部５０２に記憶される。決定結果の一例は、上述した図７に示す通りである。
【００５７】
制御部５０１は、分岐間の各々について、第１方向ｄｉｒ１において最も近い配線間の第１方向ｄｉｒ１における距離を導出する。例えば、制御部５０１は、分岐ｂ１と分岐ｂ２とについては、分岐ｂ１の分岐線ｃｌ５と、分岐ｂ２の分岐線ｃｌ６との間の第１方向ｄｉｒ１における距離ｄ１を導出する。例えば、制御部５０１は、分岐ｂ２と分岐ｂ３とについては、分岐ｂ２の分岐線ｃｌ１０と、分岐ｂ３の分岐線ｃｌ１１との間の第１方向ｄｉｒ１における距離ｄ２を導出する。例えば、制御部５０１は、分岐ｂ３と分岐ｂ４とについては、分岐ｂ３の分岐線ｃｌ１５と、分岐ｂ４の分岐線ｃｌ１６との間の第１方向ｄｉｒ１における距離ｄ３を導出する。そして、制御部５０１は、分岐間の各々について、導出した距離に基づいて、分岐間に設ける束線の数を導出する。束線は、第２層の電源配線であり、本線に直交する配線である。より具体的には、例えば、制御部５０１は、以下式（１）によって算出する。
【００５８】
束線の数＝導出した距離／（くり抜き面積基準／配線最小間隔＋束線幅）・・・（１）
【００５９】
Ｃｕ配線では、最大幅と、くり抜き面積と、が設計ルールとして制限される。電源配線幅とグランド配線幅と束線幅との一例については図６に示した通りである。くり抜き面積の基準値については、図１１に示す。
【００６０】
図１１は、くり抜き面積の基準値例を示す説明図である。データＰに示すように、くり抜き面積の基準値は、９［μｍ2］である。また、くり抜き面積の１辺は、配線最小間隔によって定められ、データＰに示すように、配線最小間隔は１［μｍ］である。
【００６１】
また、くり抜き面積の基準値を満たすためには、束線の間隔によって調整される。式（１）に示した（くり抜き面積基準／配線最小間隔＋束線幅）の値を束線の間隔とすれば、くり抜き面積の基準値は満たされる。また、アナログ配線のように最小配線間隔を使用しない場合には、図１１に設定された配線最小間隔を変更すればよい。
【００６２】
図１２は、束線の数例を示す説明図である。データＢに示すように、分岐ｂ１と分岐ｂ２との間の束線の数は４本であり、分岐ｂ２と分岐ｂ３との間の束線の数は１本であり、分岐ｂ３と分岐ｂ４との間の束線の数は１本である。
【００６３】
次に、制御部５０１は、各分岐線について決定した各位置と、算出した数の束線と、に基づいて、本線の形状と、分岐線と、束線の形状と、を決定する。図７に示すように、本線は第１層の電源配線であり、本線の数は図９に示した電源配線本数の合計値である。図７の例では、本線の数は１７本である。本実施の形態では、例えば、ピークの消費電流が１つの分岐の消費電流量のピークに収まる場合は、本線が削減可能となる。そのため、ここでは、制御部５０１は、分岐線の本数の総和を超える本線を設定しておく。
【００６４】
制御部５０１は、１段目の分岐について、分岐線の数と同数の本線とを用いてＬ型に分岐させたことを示すレイアウトデータを生成する。また、１段目の分岐を示す識別情報と、１段目の分岐の形状に用いる本線を示す識別情報と、を関連付けて記憶部５０２に記憶させておく。
【００６５】
図１３は、１段目と２段目の分岐形状を示す説明図である。図１３に示すように、制御部５０１は、分岐線ｃｌ１〜ｃｌ５に対して本線ｂｌ１〜ｂｌ５を割り当てる。そのため、分岐ｂ１の形状は、分岐線ｃｌ１〜ｃｌ５と、本線ｂｌｌ〜ｂｌ５と、によってＬ型の形状となる。
【００６６】
次に、制御部５０１は、例えば、２段目の分岐ｂ２について、未割り当ての本線のうち、分岐線の数と同数の本線を割り当てる。図１３の例では、制御部５０１は、分岐線ｃｌ６〜ｃｌ１０に対して本線ｂｌ６〜ｂｌ１０を割り当てる。
【００６７】
また、制御部５０１は、例えば、２段目の分岐ｂ２について、「分岐線の数≦前段との間の束線数の数＋１」を判定する。ここでは、分岐線の数は５であり、前段との間の束線数の数＋１は５である。図１３に示すように、判定結果が真である場合について説明する。本線ｂｌ６〜ｂｌ１０のすべてが束線を経由して本線ｂｌ１〜ｂｌ５へ分流できるため、制御部５０１は、分岐ｂ２についての分岐線ｃｌ６〜ｃｌ１０を本線ｂｌ１〜ｂｌ５に均等に接続させたことを示すレイアウトデータを生成する。一方、図示しないが、例えば束線の数が２であると、判定結果が偽となる。本線ｂｌ６〜ｂｌ１０の５本のうち、ｂｌ６とｂｌ１０が束線２本を経由して本線ｂｌ１〜ｂｌ５へ分流できる。そのため、制御部５０１は、分岐ｂ２についての分岐線ｃｌ６と分岐線ｃｌ７とを本線ｂｌ１〜ｂｌ７の計７本に均等に接続させ、分岐ｂ２についての分岐線ｃｌ８〜ｃｌ１０と本線ｂｌ８〜ｂｌ１０とをそれぞれ均等に接続させたことを示すレイアウトデータを生成する。
【００６８】
次に、制御部５０１は、分岐ｂ２の次の段の分岐が、図１０に示した分岐群に含まれる分岐であり、分岐群のうちの後段の分岐であるか否かを判定する。次の段の分岐がｂ３であるため、制御部５０１は、分岐群に含まれる分岐であり、後段の分岐である。
【００６９】
次の段の分岐が分岐群に含まれる分岐であり、後段の分岐であると判定された場合、制御部５０１は、前段の分岐線のうち、後段の分岐線に最も近い位置にある分岐線を特定する。図１３の例では、分岐線ｃｌ１０が本線ｂｌ８〜ｂｌ１０の３本と接続されている。次に、制御部５０１は、特定した分岐線に接続された本線を抽出する。制御部５０１は、抽出した本線を次の段の分岐線の接続先に決定する。
【００７０】
また、制御部５０１は、抽出した本線のうち、第２方向ｄｉｒ２において最も前段の分岐の接続先に近い位置にある第１本線ｂｌ８を設ける第１配線路を特定する。制御部５０１は、複数の本線のうちの第２方向ｄｉｒ２において最も前段の分岐の接続先に近い位置にある第２本線ｂｌ１１を設ける第２配線路を特定する。
【００７１】
図１４は、分岐作成例を示す説明図（その２）である。制御部５０１は、領域ａｒｅａの面積に基づいて、挿入可能な束線の数を特定する。領域ａｒｅａは、複数の第２電源配線のうちの特定した分岐線ｃｌ１０に第１方向ｄｉｒ１において最も近い位置にある第２電源配線ｃｌ９と、特定した分岐線ｃｌ１０と、特定した第１配線路と、特定した第２配線路と、に囲われた領域である。具体的には、制御部５０１は、分岐線の間隔が一定であるとして、長さｄｄを導出する。そして、制御部５０１は、上述した式（１）に対して、導出した距離の代わりに長さｄｄを与えて挿入可能な束線の数を導出する。挿入可能な束線の数が導出される。ここでは、挿入可能な束線の数が１本であると導出される。したがって、図１４に示すように、前段の分岐へ電流供給しない場合に通過可能な束線の数は、本線ｂｌ８〜ｂｌ１０の３本と、束線の１本と、の合計が４本となる。図１４には、束線としてｂｕｎが挿入される。
【００７２】
次に、制御部５０１は、後段の分岐線への接続先が何本不足するかを求める。分岐ｂ３の例では、抽出した本線および束線の数が４本であるが、分岐ｂ３の分岐線の数は５本であるため、図１４に示すように、１本の本線が不足する。
【００７３】
制御部５０１は、割当済みの分岐に割り当てられた本線以外の本線から、不足する数の本線を後段の分岐に割り当てる。割当済みの分岐は、分岐ｂ１と分岐ｂ２であり、割り当てられた本線はｂｌ１〜ｂｌ１０である。後段の分岐は分岐ｂ３であるため、例えば、分岐ｂ３には、さらに、本線ｂｌ１１を割り当てる。また、制御部５０１は、本線ｂｌ７〜ｂｌ１１と、分岐線ｃｌ１１〜ｃｌ１５を１対１に接続させることを示すレイアウトデータを生成する。
【００７４】
また、次の分岐が分岐群に含まれる分岐でない、または後段の分岐でないと判定された場合、制御部５０１は、本線の割り当てを行っていない分岐があるか否かを判定する。本線の割り当てを行っていない分岐がある場合は、上述した２段目以降の分岐についての処理を繰り返す。
【００７５】
図１５は、割り当て結果例を示す説明図である。図１５のデータＯに示すように、割り当て結果は、分岐ｂ１から分岐ｂ４の各々について、割り当てられた本線の識別情報を示す。例えば、図１５のデータＯに示すように、分岐ｂ１に割り当てられた本線はｂｌ１〜ｂｌ５であり、分岐ｂ２に割り当てられた本線はｂｌ１〜ｂｌ１０である。また、例えば、図１５のデータＯに示すように、分岐ｂ３に割り当てられた本線はｂｌ１〜ｂｌ１１であり、分岐ｂ４に割り当てられた本線はｂｌ１２〜ｂｌ１３である。
【００７６】
一方、本線の割り当てを行っていない分岐がない場合、制御部５０１は、接続がない本線を削除したことを示すレイアウトデータを生成する。
【００７７】
図１６は、分岐作成例を示す説明図（その３）である。図１６に示すように、４段目の分岐ｂ４については、本線ｂｌ１２とｂｌ１３とが割り当てられる。また、本線ｂｌ１４〜ｂｌ１７までが接続される分岐線がないため、削除される。
【００７８】
また、図１６のように、設計支援装置１００によって作成された配線を示すレイアウトデータに基づいて製造される半導体装置は、電源の配線領域が少なく、電源配線がＴ型の分岐となる。
【００７９】
（設計支援装置１００による設計支援処理手順例）
図１７〜図１９は、設計支援装置による設計支援処理手順例を示すフローチャートである。まず、設計支援装置１００は、電源配線に使用可能な配線幅を決定する（ステップＳ１７０１）。次に、設計支援装置１００は、配線に流すことが可能な電流量を設定する（ステップＳ１７０２）。
【００８０】
設計支援装置１００は、分岐ごとに分岐先の合計の消費電流量を算出する（ステップＳ１７０３）。設計支援装置１００は、分岐ごとに分岐線の本数を算出する（ステップＳ１７０４）。設計支援装置１００は、消費電流量のピークのタイミングがずれ、１つの分岐のピーク値を超えない連続した分岐群を記憶する（ステップＳ１７０５）。
【００８１】
設計支援装置１００は、レイアウト上における、本線の第１方向ｄｉｒ１における位置と各分岐の第２方向ｄｉｒ２における位置とを決定する（ステップＳ１７０６）。設計支援装置１００は、分岐間の各々について、分岐間隔を導出する（ステップＳ１７０７）。設計支援装置１００は、分岐間の各々について、分岐間隔とプロセス基準とにより分岐間に入力できる束線の本数と束線の位置を導出する（ステップＳ１７０８）。設計支援装置１００は、レイアウト上で、全分岐の分岐線の合計値と同数の本線と導出した本数の束線とを決定した位置に形成する（ステップＳ１７０９）。
【００８２】
設計支援装置１００は、レイアウト上で、第１方向ｄｉｒ１における１段目の分岐について、分岐線と同数の本線を用いてＬ型に分岐する（ステップＳ１７１０）。レイアウト上でＬ型に分岐するとは、分岐線と本線とを接続したことを示すレイアウトデータが生成されることである。設計支援装置１００は、分岐線と接続した本線を分岐の割り当て本線として記憶する（ステップＳ１７１１）。
【００８３】
設計支援装置１００は、次段の分岐が交互に電流を消費する分流群であり、かつ後段の分岐であるか否かを判断する（ステップＳ１８０１）。次段の分岐が分流群であり、かつ後段の分岐であると判断された場合（ステップＳ１８０１：Ｙｅｓ）、設計支援装置１００は、前段の分岐線のうち、後段の分岐線の最も近くにある分岐線を特定する（ステップＳ１８０２）。設計支援装置１００は、特定した分岐線に接続された本線を抽出する（ステップＳ１８０３）。次に、設計支援装置１００は、抽出した本線のうちの最も分岐の近くにある第１本線を特定する（ステップＳ１８０４）。
【００８４】
設計支援装置１００は、分岐の最も近くにある第２本線を特定する（ステップＳ１８０５）。設計支援装置１００は、第１本線と第２本線との間の距離を導出する（ステップＳ１８０６）。設計支援装置１００は、距離に基づき、割当済みの本線のうち抽出した本線以外の本線の中で接続可能な本線を特定し（ステップＳ１８０７）、ステップＳ１９０１へ移行する。また、ステップＳ１８０１において、次段の分岐が分流群でない、または分流群であっても後段の分岐でないと判断された場合（ステップＳ１８０１：Ｎｏ）、設計支援装置１００は、レイアウト上で、次段の分岐について、本線と分岐線の接続形状を決定して接続する（ステップＳ１８０８）。そして、設計支援装置１００は、ステップＳ１８０８の次にステップＳ１９０８へ移行する。
【００８５】
ステップＳ１８０７の次に、設計支援装置１００は、特定できたか否かを判断する（ステップＳ１９０１）。特定できたと判断された場合（ステップＳ１９０１：Ｙｅｓ）、設計支援装置１００は、特定した本線の数と、抽出した本線の数と、に基づき不足本数を導出する（ステップＳ１９０２）。設計支援装置１００は、未割り当ての本線のうち分岐に近い本線から順に不足本数分を選択する（ステップＳ１９０３）。設計支援装置１００は、レイアウト上で、後段の分岐について、特定した本線と、抽出した本線と、選択した本線と、に基づき接続形状を求めて接続し（ステップＳ１９０４）、ステップＳ１９０８へ移行する。
【００８６】
特定できなかったと判断された場合（ステップＳ１９０１：Ｎｏ）、設計支援装置１００は、抽出した本線の数に基づき不足本数を導出する（ステップＳ１９０５）。設計支援装置１００は、未割り当ての本線のうち分岐に近い本線から順に不足本数分を選択する（ステップＳ１９０６）。設計支援装置１００は、レイアウト上で、後段の分岐について、特定した本線と、選択した本線と、に基づき、接続形状を求めて接続し（ステップＳ１９０７）、ステップＳ１９０８へ移行する。
【００８７】
次に、設計支援装置１００は、分岐線と接続した本線を分岐の割り当て本線として記憶する（ステップＳ１９０８）。設計支援装置１００は、未接続な分岐があるか否かを判断する（ステップＳ１９０９）。未接続な分岐があると判断された場合（ステップＳ１９０９：Ｙｅｓ）、設計支援装置１００は、ステップＳ１８０１へ移行する。未接続な分岐がないと判断された場合（ステップＳ１９０９：Ｎｏ）、設計支援装置１００は、接続がない本線を削除し（ステップＳ１９１０）、一連の処理を終了する。
【００８８】
以上説明したように、設計支援装置は、動作タイミングが異なる複数の分岐先への電源配線において、各本線のうち、後段の分岐先の分岐線に最も近い前段の分岐先の分岐線に接続された本線を後段の分岐線の接続先とする。これにより、分岐線と本線に囲われた各領域の面積基準を満たしつつ、複数の分岐先への電源配線の一部が共通化され配線領域の縮小を図ることができる。
【００８９】
また、設計支援装置は、最も近い前段の分岐先の分岐線と最も近い前段の分岐先の分岐線に最も近い前段の分岐線との間に束線を挿入可能である場合、最も近い前段の分岐先の分岐線に接続された本線以外の本線と束線の組み合わせを後段の分岐線の接続先とする。これにより、複数の分岐先への電源配線がより多く共通化されるため、配線領域の縮小を図ることができる。
【００９０】
また、設計支援装置は、分岐間の距離に基づいて、２つの分岐間の間に束線を挿入することにより、分流経路が確保され、インピーダンスの低下を図ることができる。
【００９１】
また、以上説明したように、設計支援装置は、分岐間の距離に基づいて、分岐間に束線を挿入し、本線と束線との組み合わせを分岐線の接続先とする。これにより、分流経路が確保され、インピーダンスの低下を図ることができる。
【００９２】
なお、本実施の形態で説明した設計支援方法は、予め用意された設計支援プログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。本設計支援プログラムは、磁気ディスク、光ディスク、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）フラッシュメモリなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また、設計支援プログラムは、インターネット等のネットワークを介して配布してもよい。
【００９３】
上述した実施の形態に関し、さらに以下の付記を開示する。
【００９４】
（付記１）設計の対象回路へ電源を供給する電源配線の設計を支援する設計支援方法であって、
コンピュータが、
第１方向の配線路に設けられる複数の第１電源配線と、前記第１方向と異なる第２方向の配線路に設けられ、前記対象回路に含まれる第１部分回路と前記複数の第１電源配線とを接続する複数の第２電源配線と、を示す配線情報を取得し、
前記第２方向の配線路に前記複数の第２電源配線と前記第１方向に並んで設けられ、前記対象回路に含まれ動作タイミングが前記第１部分回路と異なる第２部分回路に接続される複数の第３電源配線の前記第１方向における位置を示す第１位置情報を取得し、
取得した前記配線情報と、取得した前記第１位置情報と、に基づいて、前記複数の第２電源配線の中から、前記複数の第３電源配線に前記第１方向において最も近い位置にある第２電源配線を特定し、
取得した前記配線情報に基づいて、前記複数の第１電源配線のうち、特定した前記第２電源配線と接続される第１電源配線を抽出し、
抽出した前記第１電源配線の少なくとも一部を、前記複数の第３電源配線の少なくとも一部の接続先に決定する、
処理を実行することを特徴とする設計支援方法。
【００９５】
（付記２）前記コンピュータが、
抽出した前記第１電源配線のうちの前記第２方向において最も前記第１部分回路に近い位置にある第１電源配線を設ける第１配線路を特定し、
前記複数の第１電源配線のうちの前記第２方向において最も前記第１部分回路に近い位置にある第１電源配線を設ける第２配線路を特定し、
前記複数の第２電源配線のうちの特定した前記第２電源配線に前記第１方向において最も近い位置にある第２電源配線と、特定した前記第２電源配線と、特定した前記第１配線路と、特定した前記第２配線路と、に囲われた領域の面積に基づいて、前記複数の第１電源配線を設ける各配線路のうちの前記領域内に少なくとも一部が含まれる配線路の中に、第４電源配線を設けることが可能な配線路があるか否かを判定し、
前記第４電源配線を設けることが可能な配線路があると判定した場合、前記第４電源配線と、前記複数の第１電源配線のうちの抽出した前記第１電源配線以外のいずれかの第１電源配線と、の組み合わせを、前記複数の第３電源配線の少なくとも一部の接続先に決定する、
処理を実行することを特徴とする付記１に記載の設計支援方法。
【００９６】
（付記３）前記第１位置情報は、さらに、前記第１電源配線と、前記第２電源配線と、の位置を示し、
前記コンピュータが、
取得した前記第１位置情報に基づいて、前記複数の第２電源配線のうちの前記第１方向において最も前記複数の第３電源配線に近い位置にある第２電源配線と、前記複数の第３電源配線のうちの前記第１方向において最も前記複数の第２電源配線に近い位置にある第３電源配線と、の間の前記第１方向における距離を導出し、
導出した前記距離に基づいて、前記第２方向の配線路に設けられる第５電源配線の前記第１方向における位置を示す第２位置情報を生成する、
処理を実行することを特徴とする付記１または２に記載の設計支援方法。
【００９７】
（付記４）設計の対象回路へ電源を供給する電源配線の設計を支援する設計支援方法であって、
コンピュータが、
第１方向の配線路に設けられる複数の第１電源配線の前記第１方向と異なる第２方向における位置と、前記第２方向の配線路に設けられ、前記対象回路に含まれる第１部分回路と前記複数の第１電源配線とを接続する複数の第２電源配線の前記第１方向における位置と、前記複数の第２電源配線と前記第１方向に並んで前記第２方向の配線路に設けられ、前記対象回路に含まれ動作タイミングが前記第１部分回路と異なる第２部分回路に接続される複数の第３電源配線の前記第１方向における位置と、を示す第１位置情報を取得し、
取得した前記第１位置情報に基づいて、前記複数の第２電源配線のうちの前記第１方向において最も前記複数の第３電源配線に近い位置にある第２電源配線と、前記複数の第３電源配線のうちの前記第１方向において最も前記複数の第２電源配線に近い位置にある第３電源配線と、の間の前記第１方向における距離を導出し、
導出した前記距離に基づいて、前記第２方向の配線路に設けられる第４電源配線の前記第１方向における位置を示す第２位置情報を生成し、
生成した前記第２位置情報と、取得した前記第１位置情報と、に基づいて、前記第１方向の配線路に設けられる複数の第５電源配線と、前記第４電源配線と、前記複数の第１電源配線と、の組み合わせを、前記複数の第３電源配線の少なくとも一部の接続先に決定する、
処理を実行することを特徴とする設計支援方法。
【００９８】
（付記５）前記複数の第５電源配線の数は、前記複数の第３電源配線と同数であることを特徴とする付記４に記載の設計支援方法。
【００９９】
（付記６）設計の対象回路へ電源を供給する電源配線の設計を支援する設計支援プログラムであって、
コンピュータに、
第１方向の配線路に設けられる複数の第１電源配線と、前記第１方向と異なる第２方向の配線路に設けられ、前記対象回路に含まれる第１部分回路と前記複数の第１電源配線とを接続する複数の第２電源配線と、を示す配線情報を取得し、
前記第２方向の配線路に前記複数の第２電源配線と前記第１方向に並んで設けられ、前記対象回路に含まれ動作タイミングが前記第１部分回路と異なる第２部分回路に接続される複数の第３電源配線の前記第１方向における位置を示す第１位置情報を取得し、
取得した前記配線情報と、取得した前記第１位置情報と、に基づいて、前記複数の第２電源配線の中から、前記複数の第３電源配線に前記第１方向において最も近い位置にある第２電源配線を特定し、
取得した前記配線情報に基づいて、前記複数の第１電源配線のうち、特定した前記第２電源配線と接続される第１電源配線を抽出し、
抽出した前記第１電源配線の少なくとも一部を、前記複数の第３電源配線の少なくとも一部の接続先に決定する、
処理を実行させることを特徴とする設計支援プログラム。
【０１００】
（付記７）設計の対象回路へ電源を供給する電源配線の設計を支援する設計支援装置であって、
第１方向の配線路に設けられる複数の第１電源配線と、前記第１方向と異なる第２方向の配線路に設けられ、前記対象回路に含まれる第１部分回路と前記複数の第１電源配線とを接続する複数の第２電源配線と、を示す配線情報を取得し、前記第２方向の配線路に前記複数の第２電源配線と前記第１方向に並んで設けられ、前記対象回路に含まれ動作タイミングが前記第１部分回路と異なる第２部分回路に接続される複数の第３電源配線の前記第１方向における位置を示す第１位置情報を取得し、取得した前記配線情報と、取得した前記第１位置情報と、に基づいて、前記複数の第２電源配線の中から、前記複数の第３電源配線に前記第１方向において最も近い位置にある第２電源配線を特定し、取得した前記配線情報に基づいて、前記複数の第１電源配線のうち、特定した前記第２電源配線と接続される第１電源配線を抽出し、抽出した前記第１電源配線の少なくとも一部を、前記複数の第３電源配線の少なくとも一部の接続先に決定する制御部、
を有することを特徴とする設計支援装置。
【０１０１】
（付記８）第１部分回路と、
動作タイミングが前記第１部分回路と異なる第２部分回路と、
第１方向の配線路に設けられた複数の第１電源配線と、
前記第１方向と異なる第２方向の配線路に設けられ、前記複数の第１電源配線と前記第１部分回路とを接続する複数の第２電源配線と、
前記第２方向の配線路に前記複数の第２電源配線と前記第１方向に並んで設けられ、前記第２部分回路に接続される複数の第３電源配線と、
を有する半導体装置であって、
前記複数の第１電源配線と、前記複数の第２電源配線と、を示す配線情報を取得し、前記複数の第３電源配線の前記第１方向における位置を示す第１位置情報を取得し、取得した前記配線情報と、取得した前記第１位置情報と、に基づいて、前記複数の第２電源配線の中から、前記複数の第３電源配線に前記第１方向において最も近い位置にある第２電源配線を特定し、取得した前記配線情報に基づいて、前記複数の第１電源配線のうち、特定した前記第２電源配線と接続される第１電源配線を抽出し、抽出した前記第１電源配線の少なくとも一部を、前記複数の第３電源配線の少なくとも一部の接続先に決定する処理をコンピュータが実行する設計支援方法によって得られたレイアウトデータに基づいて製造されたことを特徴とする半導体装置。
【符号の説明】
【０１０２】
１００  設計支援装置
１０１  配線情報
１０２  位置情報
ｄｉｒ１  第１方向
ｄｉｒ２  第２方向
ｌ１−１〜ｌ１−５  第１電源配線
ｌ２−１〜ｌ２−４  第２電源配線
ｌ３−１〜ｌ３−３  第３電源配線
ｍ１  第１部分回路
ｍ２  第２部分回路
【図１】
2015219534.tif 000003
【図２】
2015219534.tif 000004
【図３】
2015219534.tif 000005
【図４】
2015219534.tif 000006
【図５】
2015219534.tif 000007
【図６】
2015219534.tif 000008
【図７】
2015219534.tif 000009
【図８】
2015219534.tif 000010
【図９】
2015219534.tif 000011
【図１０】
2015219534.tif 000012
【図１１】
2015219534.tif 000013
【図１２】
2015219534.tif 000014
【図１３】
2015219534.tif 000015
【図１４】
2015219534.tif 000016
【図１５】
2015219534.tif 000017
【図１６】
2015219534.tif 000018
【図１７】
2015219534.tif 000019
【図１８】
2015219534.tif 000020
【図１９】
2015219534.tif 000021