(57)【要約】【課題】実装不良を招くことなく必要なスタンドオフ高さを確保し得る電子装置およびその製造方法を提供する。【解決手段】実装面２１の対向領域２１ａ内にリード端子３２に接続されない未接続ランド２４の少なくとも一部が配置され、この未接続ランド２４上に、半導体装置３０における本体部３１の下面３１ａに接触する高さ調整用はんだ４２が設けられる。この高さ調整用はんだ４２は、一部がソルダレジスト２２上に配置されるはんだペースト４０が、リフロー処理時に溶融し表面張力により未接続ランド２４上に集まって盛り上がるように形成されることで、本体部３１の下面３１ａに対して押し上げるように接触する。【選択図】図６
2015144205.tif 000002
【特許請求の範囲】
【請求項１】
電子部品（３０，３０ａ）の端子（３２）が回路基板（２０）の実装面（２１）に設けられるランド（２３）にはんだ接続され、前記実装面には露出させるランドよりもはんだ濡れ性が低い保護層（２２）が設けられる電子装置（１０）であって、
前記電子部品における本体部（３１）の基板側面（３１ａ）に対向する前記実装面の対向領域（２１ａ）内に、前記端子に接続されない未接続ランド（２４）の少なくとも一部が配置され、
前記未接続ランド上に前記基板側面に接触するはんだ（４２）が設けられ、
前記はんだは、少なくとも一部が前記保護層上に配置されるはんだペースト（４０）が、リフロー処理時に溶融し表面張力により前記未接続ランド上に集まって盛り上がるように形成されることで、前記基板側面に対して押し上げるように接触することを特徴とする電子装置。
【請求項２】
前記はんだペーストは、少なくとも一部が前記未接続ランド上に配置されることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記はんだペーストは、前記対向領域外に配置されることを特徴とする請求項２に記載の電子装置。
【請求項４】
前記はんだペーストは、前記対向領域内に配置されることを特徴とする請求項２に記載の電子装置。
【請求項５】
前記端子とはんだ接続される前記ランド上に設けられるはんだペーストは、前記保護層上まではみ出すように配置されることを特徴とする請求項１〜４のいずれか一項に記載の電子装置。
【請求項６】
電子部品（３０，３０ａ）の端子（３２）が回路基板（２０）の実装面（２１）に設けられるランド（２３）にはんだ接続され、前記実装面には露出させるランドよりもはんだ濡れ性が低い保護層（２２）が設けられる電子装置（１０）の製造方法であって、
前記電子部品における本体部（３１）の基板側面（３１ａ）に対向する前記実装面の対向領域（２１ａ）内に前記端子に接続されない未接続ランド（２４）の少なくとも一部が配置される前記回路基板を用意する第１工程と、
はんだペースト（４０）を、前記ランド上に加えて、リフロー処理時に溶融し表面張力により前記未接続ランド上に集まって盛り上がる位置に配置する第２工程と、
前記端子を前記ランド上の前記はんだペーストに接触させるように前記電子部品を前記回路基板に搭載する第３工程と、
リフロー処理することで前記未接続ランド上に集まって盛り上がったはんだ（４２）により前記基板側面を押し上げるとともに前記端子と前記ランドとをはんだ接続する第４工程と、
を備えることを特徴とする電子装置の製造方法。
【請求項７】
前記第２工程において、前記はんだペーストは、少なくとも一部が前記未接続ランド上に配置されることを特徴とする請求項６に記載の電子装置の製造方法。
【請求項８】
前記第２工程において、前記はんだペーストは、前記対向領域外に配置されることを特徴とする請求項７に記載の電子装置の製造方法。
【請求項９】
前記第２工程において、前記はんだペーストは、前記対向領域内に配置されることを特徴とする請求項７に記載の電子装置の製造方法。
【請求項１０】
前記第２工程において、前記端子とはんだ接続される前記ランド上に配置されるはんだペーストは、前記保護層上まではみ出すように配置されることを特徴とする請求項６〜９のいずれか一項に記載の電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品の端子が回路基板のランドにはんだ接続される電子装置およびその製造方法に関するものである。
【背景技術】
【０００２】
一般に、電子部品が実装される回路基板では、電子部品の端子と基板面のランドとの電気的接続にはんだが用いられる。このはんだ接続部の熱疲労寿命に関わる重要な因子として、ランドから電子部品本体下面までの高さであるスタンドオフ高さが知られている。このスタンドオフ高さおよび接続部のはんだ厚を増すことで、はんだ接続部の熱疲労寿命が向上する。これは、熱応力によってはんだ接続部に生じるせん断ひずみを、接続部高さを上げることで低減するとともに、はんだの軟らかさにより歪みを吸収することによるものである。
【０００３】
必要なスタンドオフ高さを確保する電子装置に関する技術として、下記特許文献１に開示されるパワー系半導体装置が知られている。この半導体装置では、パッケージ型パワー系半導体が搭載される金属基板の金属板に複数の突起部が形成されており、各突起部がパッケージ型パワー系半導体の下面に接触することで、金属基板とパッケージ型パワー系半導体とを接続するはんだの厚みが接合面全体において一定厚とされる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１８１７８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に開示されるように基板面に設けられる各突起部を電子部品の本体部の下面に接触させることで必要なスタンドオフ高さを確保する構成では、以下のような問題が生じる。すなわち、上記各突起部が無い場合と比較して、はんだペーストを印刷した後の電子部品の搭載時に、回路基板と電子部品との距離が大きくなりやすく、電子部品の端子とはんだペーストの接触量が小さくなってしまう。さらに、上記各突起部のために、リフロー処理時における電子部品の自重による端子の沈みこみも阻害されてしまう。そうすると、電子部品の各端子のコプラナリティやはんだペーストのはんだ印刷量のばらつきによっては、端子がはんだと接触しない場合やその接触量が少ない実装不良が発生しやすくなるという問題がある。
【０００６】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、実装不良を招くことなく必要なスタンドオフ高さを確保し得る電子装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、特許請求の範囲の請求項１に記載の発明は、電子部品（３０，３０ａ）の端子（３２）が回路基板（２０）の実装面（２１）に設けられるランド（２３）にはんだ接続され、前記実装面には露出させるランドよりもはんだ濡れ性が低い保護層（２２）が設けられる電子装置（１０）であって、前記電子部品における本体部（３１）の基板側面（３１ａ）に対向する前記実装面の対向領域（２１ａ）内に、前記端子に接続されない未接続ランド（２４）の少なくとも一部が配置され、前記未接続ランド上に前記基板側面に接触するはんだ（４２）が設けられ、前記はんだは、少なくとも一部が前記保護層上に配置されるはんだペースト（４０）が、リフロー処理時に溶融し表面張力により前記未接続ランド上に集まって盛り上がるように形成されることで、前記基板側面に対して押し上げるように接触することを特徴とする。
なお、特許請求の範囲および上記手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明の効果】
【０００８】
請求項１の発明では、実装面の対向領域内に未接続ランドの少なくとも一部が配置され、この未接続ランド上に基板側面に接触するはんだが設けられる。このはんだは、少なくとも一部が保護層上に配置されるはんだペーストが、リフロー処理時に溶融し表面張力により未接続ランド上に集まって盛り上がるように形成されることで、基板側面に対して押し上げるように接触する。
【０００９】
これにより、はんだペーストを印刷等により配置した後での電子部品の搭載時には、電子部品の本体部を押し上げるような力は作用しないので、電子部品の各端子のコプラナリティやはんだペーストのはんだ印刷量のばらつきに影響されることなく、電子部品の端子とはんだペーストとを確実に接触させることができる。そして、リフロー処理時には、溶融したはんだが表面張力により未接続ランド上に集まって盛り上がるように形成された状態で電子部品の本体部の基板側面に対して押し上げるように接触するため、未接続ランド上に凝集したはんだにより電子部品が押し上げられることとなる。このように、リフロー処理前には生じなかった押し上げ力がリフロー処理時に電子部品に対して作用するので、実装不良を招くことなく必要なスタンドオフ高さやはんだ厚さを確保することができる。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態に係る電子装置の概略構成を示す断面図である。
【図２】図１の回路基板を示す上面図である。
【図３】図２の半導体装置近傍を拡大して示す上面図である。
【図４】図３のＸ−Ｘ線相当の切断面による断面図である。
【図５】実装面の対向領域と各未接続ランドとの位置関係を示す説明図である。
【図６】半導体装置を回路基板に実装する製造工程を説明するための説明図である。
【図７】未接続ランド上に凝集した高さ調整用はんだにより半導体装置が押し上げられる状態を説明するための説明図である。
【図８】本実施形態の第１変形例に係る電子装置の要部を示す断面図である。
【図９】第１変形例における実装面の対向領域と未接続ランドに凝集させるはんだペーストとの位置関係を示す説明図である。
【図１０】本実施形態の第２変形例に係る電子装置の要部を示す断面図である。
【図１１】本実施形態の第３変形例に係る電子装置の要部を示す説明図である。
【図１２】本実施形態の第４変形例に係る電子装置の要部を示す説明図である。
【発明を実施するための形態】
【００１１】
［第１実施形態］
以下、本発明に係る電子装置およびその製造方法を具現化した第１実施形態について、図面を参照して説明する。
図１に示す電子装置１０は、温度変化が大きな使用環境にて採用されており、例えば、車両に搭載されたエンジン等の車載機器を制御する電子制御装置（Electronic Control Unit）として構成されている。電子装置１０は、筐体１１内に回路基板２０や他の基板等を収容して構成されている。図１および図２に示すように、回路基板２０の実装面２１には、半導体装置３０や外部コネクタ１２等の電子部品が実装されている。
【００１２】
次に、半導体装置３０の実装状態について、図３〜図５を用いて詳細に説明する。なお、図３は、図２の半導体装置３０近傍を拡大して示す上面図である。図４は、図３のＸ−Ｘ線相当の切断面による断面図である。図５は、実装面２１の対向領域２１ａと各未接続ランド２４との位置関係を示す説明図である。なお、図５では、便宜上、半導体装置３０や各ランド２３等の図示を省略している。
【００１３】
図３および図４に示すように、半導体装置３０は、ＱＦＰ（Quad Flat Package）型の半導体パッケージであり、ＩＣチップ等の半導体素子が封止部材により封止される本体部３１と、インナーリード部分が半導体素子とともに封止部材により封止されるように本体部３１の各側面から導出される複数のリード端子３２とを備えている。
【００１４】
回路基板２０の実装面２１には、保護層としてソルダレジスト２２が設けられており、半導体装置３０の各リード端子３２にそれぞれ電気的に接続される複数のランド２３がソルダレジスト２２から露出するように配置されている。ソルダレジスト２２は、各ランド２３や後述する未接続ランド２４よりもはんだ濡れ性が低い絶縁膜である。半導体装置３０は、各リード端子３２にて対応するランド２３とはんだ４１を介したはんだ接続がなされることで、回路基板２０と電気的に接続されている。
【００１５】
図４および図５に示すように、実装面２１には、本体部３１の基板側面となる下面３１ａに対向する略矩形状の対向領域２１ａの四隅に、リード端子３２に接続されない矩形状の未接続ランド２４がソルダレジスト２２から露出するようにそれぞれ設けられている。各未接続ランド２４は、後述する高さ調整用はんだ４２の高さを制御する高さ制御用のランドとして機能するもので、対向領域２１ａに対して、対向領域２１ａ内の部分が対向領域２１ａ外の部分よりも広くなるように配置されている。
【００１６】
各未接続ランド２４上には、本体部３１の下面３１ａに接触するはんだ（以下、高さ調整用はんだ４２ともいう）が設けられている。この高さ調整用はんだ４２は、後述するようにリフロー処理時に下面３１ａの四隅をそれぞれ押し上げることで、必要なスタンドオフ高さおよびはんだ厚を確保するように機能するもので、はんだ４１と同じ材料により構成されている。
【００１７】
次に、電子装置１０の製造方法の一部として、半導体装置３０を回路基板２０に実装する製造工程について、図６および図７を用いて詳細に説明する。なお、図６は、半導体装置３０を回路基板２０に実装する製造工程を説明するための説明図である。図７は、未接続ランド２４上に凝集した高さ調整用はんだ４２により半導体装置３０が押し上げられる状態を説明するための説明図である。
【００１８】
まず、図６（Ａ）に示すように、実装面２１に設けられるソルダレジスト２２から各ランド２３や各未接続ランド２４が露出するように配置される回路基板２０を用意する。次に、フラックスを含有するはんだペースト４０を、各ランド２３上に加えて、リフロー処理時に溶融し表面張力により未接続ランド２４上に集まって盛り上がる位置に配置する。
【００１９】
具体的には、図６（Ｂ）に示すように、はんだペースト４０を、一部が未接続ランド２４を覆うとともに残部がソルダレジスト２２を覆い、対向領域２１ａ外にて未接続ランド２４よりも広い表面積となるようにマスク印刷等を用いて配置する。また、ランド２３上に設けられるはんだペースト４０については、ソルダレジスト２２上まではみ出すように配置する。
【００２０】
次に、図６（Ｃ）に示すように、各リード端子３２を対応するランド２３上のはんだペースト４０に接触させるように半導体装置３０を回路基板２０に搭載（マウント）する。このとき、未接続ランド２４の一部を覆っているはんだペースト４０は、対向領域２１ａ外に配置されているため、本体部３１の下面３１ａに接触していない。
【００２１】
続いて、上述のように半導体装置３０が搭載された回路基板２０をリフロー炉で加熱するリフロー処理を実施する。これにより、ランド２３や未接続ランド２４を覆っているはんだペースト４０が加熱される。この際、図７（Ａ）に示すように、一部が未接続ランド２４を覆っているはんだペースト４０の残部は、はんだ濡れ性の低いソルダレジスト２２を覆っているため、加熱により溶融したはんだ（以下、溶融はんだ４０ａともいう）が表面張力によりソルダレジスト２２上を避けるように凝集する。これにより、図７（Ｂ）に示すように、溶融はんだ４０ａは、フラックス４０ｂを一部残すように、ソルダレジスト２２よりもはんだ濡れ性の高い未接続ランド２４上に向けて濡れ広がるように移動する。
【００２２】
未接続ランド２４に凝集させるはんだペースト４０は、未接続ランド２４よりも広い表面積となるように配置されているため、溶融はんだ４０ａは、図７（Ｃ）に示すように、未接続ランド２４上に集まって盛り上がり、本体部３１の下面３１ａに対して押し上げるように接触する。
【００２３】
このように下面３１ａに接触している溶融はんだ４０ａが固化することで、図６（Ｄ）に示すように、半導体装置３０を下方から持ち上げる高さ調整用はんだ４２が形成される。上述のように本体部３１が持ち上げられることから各リード端子３２も溶融したはんだに接触した状態で持ち上げられることとなり、リード端子３２を濡れ上がった溶融はんだが固化することで、必要なスタンドオフ高さを確保し得るはんだ厚さのはんだ４１がそれぞれ形成される。
【００２４】
以上説明したように、本実施形態に係る電子装置１０では、実装面２１の対向領域２１ａ内にリード端子３２に接続されない未接続ランド２４の少なくとも一部が配置され、この未接続ランド２４上に、半導体装置３０における本体部３１の下面３１ａに接触する高さ調整用はんだ４２が設けられる。この高さ調整用はんだ４２は、一部がソルダレジスト２２上に配置されるはんだペースト４０が、リフロー処理時に溶融し表面張力により未接続ランド２４上に集まって盛り上がるように形成されることで、本体部３１の下面３１ａに対して押し上げるように接触する。
【００２５】
そして、本実施形態に係る電子装置１０の製造方法では、半導体装置３０における本体部３１の下面３１ａに対向する実装面２１の対向領域２１ａ内にリード端子３２に接続されない未接続ランド２４の少なくとも一部が配置される回路基板２０を用意し（第１工程）、はんだペースト４０を、ランド２３上に加えて、リフロー処理時に溶融し表面張力により未接続ランド２４上に集まって盛り上がる位置に配置し（第２工程）、リード端子３２をランド２３上のはんだペースト４０に接触させるように半導体装置３０を回路基板２０に搭載し（第３工程）、リフロー処理することで未接続ランド２４上に集まって盛り上がった高さ調整用はんだ４２により本体部３１の下面３１ａを押し上げるとともにリード端子３２とランド２３とをはんだ接続する（第４工程）。
【００２６】
これにより、はんだペースト４０を印刷等により配置した後での半導体装置３０の搭載時には、半導体装置３０の本体部３１を押し上げるような力は作用しないので、半導体装置３０の各リード端子３２のコプラナリティやはんだペースト４０のはんだ印刷量のばらつきに影響されることなく、リード端子３２とはんだペースト４０とを確実に接触させることができる。そして、リフロー処理時には、溶融はんだ４０ａが表面張力により未接続ランド２４上に集まって盛り上がるように形成された状態で半導体装置３０の本体部３１の下面３１ａに対して押し上げるように接触するため、未接続ランド２４上に凝集した溶融はんだ４０ａにより電子部品が押し上げられることとなる。このように、リフロー処理前には生じなかった押し上げ力がリフロー処理時に半導体装置３０に対して作用するので、実装不良を招くことなく必要なスタンドオフ高さやはんだ厚さを確保することができる。
【００２７】
特に、未接続ランド２４に凝集させるはんだペースト４０は、未接続ランド２４よりも広い表面積となるように配置されているため、未接続ランド２４上に集まって盛り上がった溶融はんだ４０ａは、はんだペースト４０よりも厚くなるので、確実に半導体装置３０を押し上げることができる。すなわち、はんだペースト４０の塗布量に応じて、スタンドオフ高さやはんだ厚さを調整することができる。
【００２８】
また、通常のＳＭＤ（表面実装デバイス）の実装方法と同じように、未接続ランド２４とこの未接続ランド２４に凝集させるはんだペースト４０の印刷とにより、リフロー処理時の押し上げる力を発生させているため、突起等を設ける必要もないので、メタルマスク等を用いた印刷安定性等に対して悪影響を及ぼすこともない。また、実装面２１に突起等を設ける特殊可能を施す必要もないため、本発明を採用することによる製造コストの増加を抑制することができる。
【００２９】
そして、各高さ調整用はんだ４２による押し上げ力は、下面３１ａの四隅に作用するため、実装面２１に対して半導体装置３０が傾くように押し上げられることを防止することができる。
【００３０】
また、未接続ランド２４に凝集させるはんだペースト４０は、少なくとも一部が未接続ランド２４を覆うように配置されているため、溶融はんだ４０ａは、周囲のソルダレジスト２２よりもはんだ濡れ性が高い未接続ランド２４との重複部分から未接続ランド２４に向けて流れ出るので、溶融はんだ４０ａを未接続ランド２４上に集めやすくすることができる。
【００３１】
さらに、未接続ランド２４に凝集させるはんだペースト４０は、対向領域２１ａ外に配置されるため、実装面２１から本体部３１の下面３１ａまでの距離が短くなるような半導体装置３０であっても、リフロー処理前のはんだペースト４０が本体部３１に接触することを防止することができる。
【００３２】
そして、リード端子３２とはんだ接続されるランド２３上に設けられるはんだペースト４０は、ソルダレジスト２２上まではみ出すように配置されている。このため、リード端子３２を濡れ上がる溶融はんだの量が、ソルダレジスト２２上にはみ出さないようにはんだペースト４０が配置される場合と比較して多くなるので、上述のように半導体装置３０が押し上げられる場合でも、リード端子３２と対応するランド２３とを確実にはんだ接続することができる。
【００３３】
図８は、本実施形態の第１変形例に係る電子装置の要部を示す断面図である。図９は、第１変形例における実装面２１の対向領域２１ａと未接続ランド２４に凝集させるはんだペースト４０との位置関係を示す説明図である。なお、図９では、便宜上、半導体装置３０や各ランド２３等の図示を省略しており、はんだペースト４０を破線にて図示している。
【００３４】
本実施形態の第１変形例として、実装面２１から本体部３１の下面３１ａまでの距離が比較的長い半導体装置３０が回路基板２０にはんだ接続される場合には、未接続ランド２４に凝集させるはんだペースト４０は、対向領域２１ａ内に配置されてもよい。具体的には、図８および図９に例示するように、未接続ランド２４に凝集させるはんだペースト４０を、未接続ランド２４の内側の部位に対してその外側の部位にて覆い、内側ほど広くなる台形状に配置することができる。これにより、はんだペースト４０が占める面積を増やしても対向領域２１ａ外の実装領域には影響しないので、未接続ランド２４に凝集させるはんだペースト４０を配置することによる実装面積の低下を防止することができる。
【００３５】
図１０は、本実施形態の第２変形例に係る電子装置の要部を示す断面図であり、図１０（Ａ）は、半導体装置３０を回路基板２０に搭載したリフロー処理前の状態を示し、図１０（Ｂ）は、リフロー処理後の状態を示す。
本実施形態の第２変形例として、未接続ランド２４に凝集させるはんだペースト４０は、図１０（Ａ）に例示するように、ソルダレジスト２２から露出する未接続ランド２４の全てを周囲のソルダレジスト２２を含めて覆うように配置されてもよい。これにより、図１０（Ｂ）からわかるように、はんだペースト４０の濡れ広がり量を少なくできるので、鉛フリーはんだのようにランドに対して比較的濡れ広がりやすさが低いはんだであっても、未接続ランド２４上に凝集しやすくすることができる。
【００３６】
なお、本発明は上記実施形態に限定されるものではなく、例えば、以下のように具体化してもよい。
（１）図１１は、本実施形態の第３変形例に係る電子装置の要部を示す説明図である。図１２は、本実施形態の第４変形例に係る電子装置の要部を示す説明図である。
本発明の特徴的構成は、ＱＦＰ型の半導体パッケージが回路基板２０の実装面２１に設けられるランド２３にはんだ接続される電子装置１０に適用されることに限らず、例えば、ＳＯＰ（Small Outline Package）型の半導体パッケージなど、電子部品の端子が回路基板２０のランド２３にはんだ接続される電子装置に適用することができる。
【００３７】
例えば、図１１に例示するように、半導体装置（電子部品）３０ａとして、ＳＯＰ型の半導体パッケージを採用する場合には、リード端子３２がない二辺に対して対称となる実装面２１の複数個所に、高さ調整用はんだ４２を形成するための未接続ランド２４を配置することができる。また、図１２に例示するように、リード端子３２がない二辺に対して対称となる実装面２１の箇所に、幅広の高さ調整用はんだ４２を形成するための未接続ランド２４を配置することもできる。これにより、高さ調整用はんだ４２を構成するはんだ量を増やすことができるので、高さ調整用はんだ４２による本体部３１の押し上げ力を高めることができる。
【００３８】
（２）ソルダレジスト２２から露出する未接続ランド２４は、矩形状や台形状に形成されることに限らず、周囲の実装状態に合わせて、例えば、円形状等に形成されてもよい。
【００３９】
（３）未接続ランド２４は、対向領域２１ａに対して、対向領域２１ａ内の部分が対向領域２１ａ外の部分よりも広くなるように配置されることに限らず、周囲の実装状態に合わせて、対向領域２１ａ外の部分が対向領域２１ａ内の部分よりも広くなるように配置されてもよいし、全て対向領域２１ａ内に配置されてもよい。
【符号の説明】
【００４０】
１０…電子装置
２１…実装面  ２１ａ…対向領域
２２…ソルダレジスト（保護層）
２３…ランド
２４…未接続ランド
３０，３０ａ…半導体装置（電子部品）
３１…本体部  ３１ａ…下面（基板側面）
３２…リード端子
４０…はんだペースト
４１…はんだ
４２…高さ調整用はんだ
【図１】
2015144205.tif 000003
【図２】
2015144205.tif 000004
【図３】
2015144205.tif 000005
【図４】
2015144205.tif 000006
【図５】
2015144205.tif 000007
【図６】
2015144205.tif 000008
【図７】
2015144205.tif 000009
【図８】
2015144205.tif 000010
【図９】
2015144205.tif 000011
【図１０】
2015144205.tif 000012
【図１１】
2015144205.tif 000013
【図１２】
2015144205.tif 000014