(57)【要約】【課題】素子サイズが小さく、かつ寄生容量の小さいＴＡＯＳ  ＴＦＴ、このＴＡＯＳ  ＴＦＴを用いた表示装置用電極基板およびそれらの製造方法を得る。【解決手段】基板上に形成されたゲート電極と、ゲート電極上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された透明アモルファス酸化物半導体層と、ゲート絶縁膜および透明アモルファス酸化物半導体層上に、ゲート電極と重ならないようにそれぞれ形成されたソース電極およびドレイン電極と、透明アモルファス酸化物半導体層上に、ゲート電極をマスクとした基板側からの露光により形成されたｉ／ｓ層と、を備え、透明アモルファス酸化物半導体層のｉ／ｓ層と重ならない領域の抵抗値は、還元性ガスによる還元処理により、ｉ／ｓ層と重なる領域の抵抗値よりも低くなっている【選択図】図１
2015056565.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたゲート電極と、
前記ゲート電極上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された透明アモルファス酸化物半導体層と、
前記ゲート絶縁膜および透明アモルファス酸化物半導体層上に、前記ゲート電極と重ならないようにそれぞれ形成されたソース電極およびドレイン電極と、
前記透明アモルファス酸化物半導体層上に、前記ゲート電極をマスクとした前記基板側からの露光により形成されたｉ／ｓ層と、を備え、
前記透明アモルファス酸化物半導体層の前記ｉ／ｓ層と重ならない領域の抵抗値は、還元性ガスによる還元処理により、前記ｉ／ｓ層と重なる領域の抵抗値よりも低くなっている
薄膜トランジスタ。
【請求項２】
前記還元性ガスは、水素ラジカル、アンモニアラジカル、水素ガスのうち、少なくとも１種類を含む
請求項１に記載の薄膜トランジスタ。
【請求項３】
請求項１または請求項２に記載の薄膜トランジスタを用いた表示装置用電極基板であって、
透明な絶縁性の前記基板上に形成された複数本の走査信号線と、
絶縁膜を介して前記複数本の走査信号線と交差するように形成された複数本の表示信号線と、
前記複数の走査信号線と前記複数の表示信号線との各交差領域に形成された複数の前記薄膜トランジスタと電気的に接続された複数の表示画素電極と、をさらに備え、
前記ゲート電極は、前記走査信号線の一部または延在部から構成され、
前記ソース電極および前記ドレイン電極は、前記表示信号線と同一工程によって形成されている
表示装置用電極基板。
【請求項４】
基板上にゲート電極を形成するステップと、
前記ゲート電極上にゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜上に透明アモルファス酸化物半導体層を形成するステップと、
前記ゲート絶縁膜および透明アモルファス酸化物半導体層上に、前記ゲート電極と重ならないようにソース電極およびドレイン電極をそれぞれ形成するステップと、
前記透明アモルファス酸化物半導体層上に、前記ゲート電極をマスクとした前記基板側からの露光によりｉ／ｓ層を形成するステップと、
前記透明アモルファス酸化物半導体層の表面に対して、前記ｉ／ｓ層をマスクとして、還元性ガスによる還元処理を行うステップと、
を備えた薄膜トランジスタの製造方法。
【請求項５】
前記還元性ガスは、水素ラジカル、アンモニアラジカル、水素ガスのうち、少なくとも１種類を含む
請求項４に記載の薄膜トランジスタの製造方法。
【請求項６】
請求項４または請求項５に記載の薄膜トランジスタの製造方法を用いた表示装置用電極基板の製造方法であって、
透明な絶縁性の前記基板上に複数本の走査信号線を形成するステップと、
絶縁膜を介して前記複数本の走査信号線と交差するように複数本の表示信号線を形成するステップと、
前記複数の走査信号線と前記複数の表示信号線との各交差領域に形成された複数の前記薄膜トランジスタと電気的に接続されるように複数の表示画素電極を形成するステップと、をさらに備え、
前記ゲート電極を形成するステップと、前記複数本の走査信号線を形成するステップとは、同一ステップであり、
前記ソース電極およびドレイン電極をそれぞれ形成するステップと、前記複数本の表示信号線を形成するステップとは、同一ステップである
ことを特徴とする表示装置用電極基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いた薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）、この薄膜トランジスタ（ＴＦＴ）を用いた表示装置用電極基板およびそれらの製造方法に関する。
【背景技術】
【０００２】
近年、ＴＦＴの半導体層として、透明アモルファス酸化物半導体（ＴＡＯＳ）を用いるものが提案されている（例えば、特許文献１参照）。ここで、ＴＡＯＳをＴＦＴに用いるに際して、半導体層を従来のアモルファスシリコン（ａ−Ｓｉ：ａｍｏｒｐｈｏｕｓ  Ｓｉｌｉｃｏｎ）からＴＡＯＳに置き換えることを念頭に開発が進められている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−１５０９００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術には、以下のような課題がある。
図２は、一般的なｉ／ｓ型ＴＦＴの構造を示す断面図である。図２において、ＴＦＴのチャネル長をＬ、チャネル幅をＷとすると、ＴＦＴの電気的な性能は、Ｗ／Ｌで表される。また、ＴＦＴの寄生容量は、チャネル領域の面積およびゲート電極５１とソース電極５２またはドレイン電極５３との交差面積によって決まる。
【０００５】
ここで、ＴＦＴを用いた表示装置用電極基板が適用される液晶表示装置や有機ＥＬ表示装置等のアクティブマトリクス型表示装置において、画面輝度不均一性の根本原因の１つは、ＴＦＴ寄生容量の存在である。すなわち、表示装置の開口率や画質を向上させるために、ＴＦＴの寄生容量を低減することが求められる。
【０００６】
そこで、もしこのＴＦＴ寄生容量領域をチャネル領域と同一にし、かつチャネル長Ｌを最小加工寸法に設定することができれば、ＴＦＴのサイズ（チャネル長Ｌおよびチャネル幅Ｗ）に対して、ＴＦＴ寄生容量を理想的な最小値にすることができる。
【０００７】
しかしながら、実際には、ＴＦＴ寄生容量領域のサイズは、電極間隔が最も狭い箇所をプロセス上の最小加工寸法に設定する必要があり、一般的なｉ／ｓ型ＴＦＴの場合には、ｉ／ｓ層５４上に位置するソース電極５２とドレイン電極５３との間隙幅が、最小加工寸法となる。
【０００８】
そのため、ソース・ドレイン間隙幅がＴＦＴ寄生容量領域のサイズを決める要因となって、チャネル長Ｌが最小加工寸法よりも長くなり、ＴＦＴ寄生容量は、理想的な最小値よりも大きくなる。
【０００９】
このとき、ｉ／ｓ型ＴＦＴにおいて、ＴＦＴ寄生容量を理想的な最小値にまで低減するためには、ゲート電極幅を最小加工寸法に設定する必要があるが、これは、ソース・ドレイン間隙幅を、ゲート電極幅よりも拡幅しなければならないことを意味している。すなわち、ソース電極５２またはドレイン電極５３と、半導体層５５との接続領域が、ゲート電極５１の外側に位置することとなる。
【００１０】
また、これを実現するためには、ソース電極端またはドレイン電極端とｉ／ｓ層端との間を繋ぐ低抵抗な導電層を、単層の半導体層５５で形成する必要がある。すなわち、ソース電極端またはドレイン電極端とｉ／ｓ層５４で覆われたチャネル領域端との間の領域は、半導体単層となる。
【００１１】
また、この半導体単層領域でチャネル領域とソース電極５２またはドレイン電極５３とを電気的に接続し、かつ良好なＴＦＴ特性を得るためには、この半導体単層領域の抵抗を、チャネルのオン抵抗と比べて十分に小さい値に抑制する必要がある。これは、半導体層５５の比抵抗を導体領域の比抵抗にまで低減することを意味し、従来のＴＦＴ製造技術では不可能であった。
【００１２】
そのため、一般的なｉ／ｓ型ＴＦＴの製造方法では、半導体層５５を局所的に十分に低抵抗化することができないので、ｉ／ｓ型ＴＦＴ構造において、ソース・ドレイン間隙幅を、最小加工寸法に設定しなければならない。
【００１３】
ここで、液晶表示装置や有機ＥＬ表示装置等において、開口率や画質を向上させるために、ＴＦＴの寄生容量を低減する方法として、紫外線による裏面露光を用いたｉ／ｓ型のセルフアライン（自己整合型）ＴＦＴ構造の導入がある。
【００１４】
半導体層５５に、従来のａ−Ｓｉに代わる半導体材料として開発が進められているＴＡＯＳを用いる場合において、ＴＡＯＳ材料の中で製品化が有力視されるＩＧＺＯ（Ｉｎ、ＧａおよびＺｎを含む酸化物）は、製造過程で受けるプラズマダメージ耐性が弱く、酸やアルカリに対する耐薬液性も低い。
【００１５】
これに対して、ｉ／ｓ構造におけるｉ／ｓ層５４は、これらのプロセスダメージから半導体層５５のチャネル領域を保護する機能を有するので、ＴＡＯＳを用いたＴＦＴ（ＴＡＯＳ  ＴＦＴ）に最適なＴＦＴ構造として注目されている。
【００１６】
しかしながら、今後のディスプレイの大型・高精細化に対しては、ｉ／ｓ型のセルフアラインＴＦＴであっても、ＴＦＴ寄生容量に起因する画質の低下が顕著になることが予想されるので、ＴＦＴ寄生容量を理想的な最小値に向けて低減を図る必要がある。
【００１７】
さらに、ｉ／ｓ型のセルフアラインＴＦＴを製造するためには、ソース・ドレイン間隙幅を最小加工寸法に設定しなければならないので、ＴＦＴ寄生容量が理想的な最小値よりも必然的に大きくなるという問題もある。
【００１８】
この発明は、上記のような課題を解決するためになされたものであり、素子サイズが小さく、かつ寄生容量の小さいＴＡＯＳ  ＴＦＴ、このＴＡＯＳ  ＴＦＴを用いた表示装置用電極基板およびそれらの製造方法を得ることを目的とする。
【課題を解決するための手段】
【００１９】
この発明に係る薄膜トランジスタは、基板上に形成されたゲート電極と、ゲート電極上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された透明アモルファス酸化物半導体層と、ゲート絶縁膜および透明アモルファス酸化物半導体層上に、ゲート電極と重ならないようにそれぞれ形成されたソース電極およびドレイン電極と、透明アモルファス酸化物半導体層上に、ゲート電極をマスクとした基板側からの露光により形成されたｉ／ｓ層と、を備え、透明アモルファス酸化物半導体層のｉ／ｓ層と重ならない領域の抵抗値は、還元性ガスによる還元処理により、ｉ／ｓ層と重なる領域の抵抗値よりも低くなっているものである。
【００２０】
この発明に係る薄膜トランジスタの製造方法は、基板上にゲート電極を形成するステップと、ゲート電極上にゲート絶縁膜を形成するステップと、ゲート絶縁膜上に透明アモルファス酸化物半導体層を形成するステップと、ゲート絶縁膜および透明アモルファス酸化物半導体層上に、ゲート電極と重ならないようにソース電極およびドレイン電極をそれぞれ形成するステップと、透明アモルファス酸化物半導体層上に、ゲート電極をマスクとした基板側からの露光によりｉ／ｓ層を形成するステップと、透明アモルファス酸化物半導体層の表面に対して、ｉ／ｓ層をマスクとして、還元性ガスによる還元処理を行うステップと、を備えたものである。
【発明の効果】
【００２１】
この発明に係る薄膜トランジスタによれば、透明アモルファス酸化物半導体層上に、ゲート電極をマスクとした基板側からの露光によりｉ／ｓ層が形成され、透明アモルファス酸化物半導体層のｉ／ｓ層と重ならない領域の抵抗値は、還元性ガスによる還元処理により、ｉ／ｓ層と重なる領域の抵抗値よりも低くなっている。
また、この発明に係る薄膜トランジスタの製造方法によれば、透明アモルファス酸化物半導体層上に、ゲート電極をマスクとした基板側からの露光によりｉ／ｓ層を形成した後、透明アモルファス酸化物半導体層の表面に対して、ｉ／ｓ層をマスクとして、還元性ガスによる還元処理を行うことにより、透明アモルファス酸化物半導体層のｉ／ｓ層によってマスクされていない領域が低抵抗化される。
そのため、素子サイズが小さく、かつ寄生容量の小さいＴＡＯＳ  ＴＦＴ、このＴＡＯＳ  ＴＦＴを用いた表示装置用電極基板およびそれらの製造方法を得ることができる。
【図面の簡単な説明】
【００２２】
【図１】この発明の実施の形態１に係るＴＡＯＳ  ＴＦＴの構成を示す断面図である。
【図２】一般的なｉ／ｓ型ＴＦＴの構造を示す断面図である。
【発明を実施するための形態】
【００２３】
以下、この発明に係るＴＦＴおよび表示装置用電極基板の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
【００２４】
実施の形態１．
図１は、この発明の実施の形態１に係るＴＡＯＳ  ＴＦＴ１０の構成を示す断面図である。図１において、ＴＡＯＳ  ＴＦＴ１０は、ガラス基板１１と、ゲート電極１２と、ゲート絶縁膜１３と、ＴＡＯＳ層１４（透明アモルファス酸化物半導体層）と、ＴＡＯＳ還元層１５と、ソース電極１６と、ドレイン電極１７と、ｉ／ｓ層１８と、樹脂絶縁膜１９とを備えている。
【００２５】
ゲート電極１２は、ガラス基板１１上に形成されている。なお、基板は、ガラス基板１１に限定されず、透明で、かつ絶縁性を有していればよい。ゲート絶縁膜１３は、ゲート電極１２上に形成されている。ＴＡＯＳ層１４は、ゲート絶縁膜１３上に形成されている。
【００２６】
ここで、ＴＡＯＳ層１４は、材料として、上述したＩｎ、ＧａおよびＺｎを含む酸化物であるＩＧＺＯを用いている。また、ＴＡＯＳ還元層１５は、ＴＡＯＳ層１４の表面が、後述する還元処理によって導体化した層である。
【００２７】
ソース電極１６およびドレイン電極１７は、ＴＡＯＳ層１４上に、ゲート電極１２と重ならないようにそれぞれ形成されている。ｉ／ｓ層１８は、ＴＡＯＳ層１４上に、ゲート電極１２をマスクとしたガラス基板１１側からの露光（裏面露光）により形成された絶縁層である。樹脂絶縁膜１９は、ＴＡＯＳ層１４、ソース電極１６およびドレイン電極１７上に形成されている。
【００２８】
なお、ＴＡＯＳ  ＴＦＴ１０を用いた表示装置用電極基板は、ＴＡＯＳ  ＴＦＴ１０に加えて、ガラス基板１１上に形成された複数本の走査信号線（図示せず）と、絶縁膜（図示せず）を介して複数本の走査信号線と交差するように形成された複数本の表示信号線（図示せず）と、複数の走査信号線と複数の表示信号線との各交差領域に形成された複数のＴＡＯＳ  ＴＦＴ１０と電気的に接続された複数の表示画素電極（図示せず）とをさらに備えて構成される。
【００２９】
また、この表示装置用電極基板において、ゲート電極１２は、走査信号線の一部または延在部から構成され、ソース電極１６およびドレイン電極１７は、表示信号線と同一工程によって形成されている。
【００３０】
続いて、ＴＡＯＳ  ＴＦＴ１０の製造方法を、手順に沿って説明する。
まず、ガラス基板１１上にゲート電極１２を形成する。ここで、ゲート電極１２は、例えばスパッタリングによって形成された金属層をパターニングすることによって形成される。続いて、ゲート電極１２上に、ゲート絶縁膜１３を形成する。ここで、ゲート絶縁膜１３は、例えばＣＶＤによって形成される。
【００３１】
次に、ゲート絶縁膜１３上に、ＴＡＯＳ層１４を形成する。ここで、ＴＡＯＳ層１４は、少なくともＡｒおよびＯ２を含む混合ガスを用いて、スパッタリングにより形成される。
【００３２】
続いて、ゲート絶縁膜１３およびＴＡＯＳ層１４上に、ゲート電極１２と重ならないようにソース電極１６およびドレイン電極１７を形成する。ここで、ソース電極１６およびドレイン電極１７は、例えばスパッタリングによって形成された金属層をパターニングすることによって形成される。
【００３３】
次に、ＴＡＯＳ層１４上に、ゲート電極１２をマスクとしたガラス基板１１側からの露光（裏面露光）により、ｉ／ｓ層１８を形成する。ここで、ｉ／ｓ層１８の材料として、樹脂製材料や酸化シリコン系または窒化シリコン系のＳｉＮｘ、ＳｉＯｘまたはＳｉＯｘＮｙが考えられる。
【００３４】
続いて、ＴＡＯＳ層１４の表面に対して、ｉ／ｓ層１８をマスクとして、水素ラジカル等の還元性ガスによる還元処理を行う。ここで、還元処理により、ｉ／ｓ層１８で覆われていない領域のＴＡＯＳ層１４（ＩＧＺＯ）中の酸素原子が還元反応して酸素空孔が増加し、性質が導体側に近づく。また、還元性ガスは、水素ラジカル、アンモニアラジカル、水素ガスのうち、少なくとも１種類を含む。
【００３５】
これにより、ＴＡＯＳ層１４の表面が低抵抗化されてＴＡＯＳ還元層１５となり、電極として使用できる程度の導電率となる。続いて、ＴＡＯＳ還元層１５、ソース電極１６、ドレイン電極１７はおよびｉ／ｓ層１８上に、樹脂製材料により、樹脂絶縁膜１９を形成する。
【００３６】
なお、ＴＡＯＳ  ＴＦＴ１０を用いた表示装置用電極基板の製造方法は、ＴＡＯＳ  ＴＦＴ１０の製造方法に加えて、以下の手順を備えている。すなわち、ガラス基板１１上に複数本の走査信号線（図示せず）を形成する手順と、絶縁膜（図示せず）を介して複数本の走査信号線と交差するように複数本の表示信号線（図示せず）を形成する手順と、複数の走査信号線と複数の表示信号線との各交差領域に形成された複数のＴＡＯＳ  ＴＦＴ１０と電気的に接続されるように複数の表示画素電極（図示せず）を形成する手順とをさらに備えている。
【００３７】
また、この表示装置用電極基板の製造方法において、ゲート電極１２は、複数本の走査信号線を形成する手順において同時に形成され、ソース電極１６およびドレイン電極１７は、複数本の表示信号線を形成する手順においてそれぞれ同時に形成される。
【００３８】
これにより、ゲート電極１２の外側の領域において、導体化したＴＡＯＳ層１４であるＴＡＯＳ還元層１５とソース電極１６およびドレイン電極１７とを電気的に接続することができる。
【００３９】
また、ｉ／ｓ層１８で覆われていない領域のＴＡＯＳ層１４を導体化するので、ｉ／ｓ層１８で覆われたチャネル領域端とソース電極端またはドレイン電極端との間を、表面が導体化された単層のＴＡＯＳ還元層１５で電気的に接続することができる。
【００４０】
そのため、ゲート電極幅を最小加工寸法に設定することができるので、ソース・ドレイン間隙幅を最小加工寸法に設定していたｉ／ｓ型ＴＦＴと比べて、チャネル幅Ｌの短縮、およびＴＦＴ寄生容量の理想的な最小値への低減を図ることができる。また、ｉ／ｓ型のセルフアラインＴＦＴにおいて、ｉ／ｓ層１８とソース電極１６およびドレイン電極１７との合せ精度を見込む必要がなくなるので、ＴＦＴ寄生容量を低減することができる。
【００４１】
さらに、ソース電極１６およびドレイン電極１７と接続する領域のＴＡＯＳ層１４が導体化（ＴＡＯＳ還元層１５）しているので、ＴＡＯＳ還元層１５とオーミック接続可能なソース電極１６およびドレイン電極１７の材料の選択肢を広げることができる。
【００４２】
以上のように、実施の形態１によれば、透明アモルファス酸化物半導体層上に、ゲート電極をマスクとした基板側からの露光によりｉ／ｓ層が形成され、透明アモルファス酸化物半導体層のｉ／ｓ層と重ならない領域の抵抗値は、還元性ガスによる還元処理により、ｉ／ｓ層と重なる領域の抵抗値よりも低くなっている。
また、この発明に係る薄膜トランジスタの製造方法によれば、透明アモルファス酸化物半導体層上に、ゲート電極をマスクとした基板側からの露光によりｉ／ｓ層を形成した後、透明アモルファス酸化物半導体層の表面に対して、ｉ／ｓ層をマスクとして、還元性ガスによる還元処理を行うことにより、透明アモルファス酸化物半導体層のｉ／ｓ層によってマスクされていない領域が低抵抗化される。
そのため、素子サイズが小さく、かつ寄生容量の小さいＴＡＯＳ  ＴＦＴ、このＴＡＯＳ  ＴＦＴを用いた表示装置用電極基板およびそれらの製造方法を得ることができる。
【符号の説明】
【００４３】
１１  ガラス基板、１２  ゲート電極、１３  ゲート絶縁膜、１４  ＴＡＯＳ層、１５  ＴＡＯＳ還元層、１６  ソース電極、１７  ドレイン電極、１８  ｉ／ｓ層、１９  樹脂絶縁膜。
【図１】
2015056565.tif 000003
【図２】
2015056565.tif 000004