(57)【要約】【課題】トップゲート型で、かつセルフアラインで寄生容量の小さいＴＡＯＳ  ＴＦＴ、このＴＡＯＳ  ＴＦＴを用いた表示装置用電極基板およびそれらの製造方法を得る。【解決手段】基板上に形成された透明アモルファス酸化物半導体層と、透明アモルファス酸化物半導体層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、透明アモルファス酸化物半導体層上に、ゲート電極と重ならないようにそれぞれ形成されたソース電極およびドレイン電極と、を備え、ゲート絶縁膜は、ゲート電極と同一幅に加工され、透明アモルファス酸化物半導体層のゲート絶縁膜と重ならない領域の抵抗値は、還元性ガスによる還元処理により、ゲート絶縁膜と重なる領域の抵抗値よりも低くなっているものである。【選択図】図１
2015056566.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された透明アモルファス酸化物半導体層と、
前記透明アモルファス酸化物半導体層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記透明アモルファス酸化物半導体層上に、前記ゲート電極と重ならないようにそれぞれ形成されたソース電極およびドレイン電極と、を備え、
前記ゲート絶縁膜は、前記ゲート電極と同一幅に加工され、
前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域の抵抗値は、還元性ガスによる還元処理により、前記ゲート絶縁膜と重なる領域の抵抗値よりも低くなっている
薄膜トランジスタ。
【請求項２】
前記還元性ガスは、水素ラジカル、アンモニアラジカル、水素ガスのうち、少なくとも１種類を含む
請求項１に記載の薄膜トランジスタ。
【請求項３】
請求項１または請求項２に記載の薄膜トランジスタを用いた表示装置用電極基板であって、
透明な絶縁性の前記基板上に形成された複数本の走査信号線と、
絶縁膜を介して前記複数本の走査信号線と交差するように形成された複数本の表示信号線と、
前記複数の走査信号線と前記複数の表示信号線との各交差領域に形成された複数の前記薄膜トランジスタと電気的に接続された複数の表示画素電極と、をさらに備え、
前記ゲート電極は、前記走査信号線の一部または延在部から構成され、
前記ソース電極および前記ドレイン電極は、前記表示信号線と同一工程によって形成されている
表示装置用電極基板。
【請求項４】
基板上に透明アモルファス酸化物半導体層を形成するステップと、
前記透明アモルファス酸化物半導体層上にゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜上にゲート電極を形成するステップと、
前記透明アモルファス酸化物半導体層上に、前記ゲート電極と重ならないようにソース電極およびドレイン電極をそれぞれ形成するステップと、
前記ゲート電極をマスクとして、前記ゲート電極と同一幅で前記ゲート絶縁膜をパターニングすることにより、前記透明アモルファス酸化物半導体層を露出させるステップと、
前記透明アモルファス酸化物半導体層の表面に対して、前記ゲート絶縁膜をマスクとして、還元性ガスによる還元処理を行うステップと、
を備えた薄膜トランジスタの製造方法。
【請求項５】
前記還元性ガスは、水素ラジカル、アンモニアラジカル、水素ガスのうち、少なくとも１種類を含む
請求項４に記載の薄膜トランジスタの製造方法。
【請求項６】
請求項４または請求項５に記載の薄膜トランジスタの製造方法を用いた表示装置用電極基板の製造方法であって、
透明な絶縁性の前記基板上に複数本の走査信号線を形成するステップと、
絶縁膜を介して前記複数本の走査信号線と交差するように複数本の表示信号線を形成するステップと、
前記複数の走査信号線と前記複数の表示信号線との各交差領域に形成された複数の前記薄膜トランジスタと電気的に接続されるように複数の表示画素電極を形成するステップと、をさらに備え、
前記ゲート電極を形成するステップと、前記複数本の走査信号線を形成するステップとは、同一ステップであり、
前記ソース電極およびドレイン電極をそれぞれ形成するステップと、前記複数本の表示信号線を形成するステップとは、同一ステップである
ことを特徴とする表示装置用電極基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いた薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）、この薄膜トランジスタ（ＴＦＴ）を用いた表示装置用電極基板およびそれらの製造方法に関する。
【背景技術】
【０００２】
近年、ＴＦＴの半導体層として、透明アモルファス酸化物半導体（ＴＡＯＳ）を用いるものが提案されている（例えば、特許文献１参照）。ここで、ＴＡＯＳをＴＦＴに用いるに際して、半導体層を従来のアモルファスシリコン（ａ−Ｓｉ：ａｍｏｒｐｈｏｕｓ  Ｓｉｌｉｃｏｎ）からＴＡＯＳに置き換えることを念頭に開発が進められている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−１５０９００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術には、以下のような課題がある。
上述したように、液晶表示装置や有機ＥＬ表示装置等のアクティブマトリクス型表示装置において、性能を向上させるために、透明アモルファス酸化物半導体（ＴＡＯＳ）を用いたＴＦＴの開発が進められている。
【０００５】
ここで、ＴＡＯＳは、ａ−Ｓｉと比べて大きな（１０倍以上）電界効果移動度を有するが、製造過程におけるプラズマダメージを受け易く、性能低下を招きやすいという問題を有している。
【０００６】
そこで、この問題を回避するために、ＴＡＯＳ層上に島状の絶縁膜を形成し、この絶縁膜によりチャネル領域をプラズマダメージから保護するｉ／ｓ型ＴＦＴの構造が、ＴＯＡＳ  ＴＦＴに用いられている。図２は、一般的なｉ／ｓ型ＴＦＴの構造を示す断面図である。
【０００７】
一方、ＴＦＴは、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造なので、表示装置の性能をより高めるためには、ＴＦＴ寄生容量を極力低減する必要がある。
【０００８】
ＴＦＴ寄生容量を低減する方法として、従来のａ−Ｓｉを用いたＴＦＴ（ａ−Ｓｉ  ＴＦＴ）の場合、ｉ／ｓ型ＴＦＴでは、チャネル保護膜を、ゲート電極をマスクとした裏面露光によって形成するセルフアライメント技術が用いられている。この場合には、露光合せマージンの分だけ寄生容量の面積を低減することができる。
【０００９】
しかしながら、ｉ／ｓ型のセルフアラインＴＦＴの場合には、ゲート電極とチャネル保護膜との間には、ゲート絶縁膜および半導体層が挟まれているので、裏面露光の際にゲート電極端で生じる回折によって、チャネル保護膜端は、ゲート電極端よりも約１〜２μｍ程度内側に入り込むことになる。すなわち、この入り込み量の分だけ、チャネル領域のサイズに対してＴＦＴ寄生容量の面積が大きくなる。
【００１０】
ここで、この入り込み量を低減する方法として、トップゲート型のセルフアラインＴＦＴが挙げられる。また、従来、トップゲート型のセルフアラインＴＦＴでは、ゲート電極をマスクとしてゲート電極で被覆されていない領域の半導体層にイオンドーピングを施すことによって、ソース電極およびドレイン電極を形成していた。
【００１１】
しかしながら、この手法は、コストアップになるだけでなく、プラズマダメージを受け易いＴＡＯＳにおいて、半導体層と金属電極との接続界面の不安定性を招くので、ＴＡＯＳに対しての導入は、困難であった。
【００１２】
なお、プラズマダメージに弱いＴＡＯＳに対して、イオンドープを行わずにトップゲート型のセルフアラインＴＦＴを作成するために、例えば、ＴＡＯＳの直上に厚さ１０ｎｍ以下の極薄Ａｌ層を形成した後に、酸素雰囲気中で熱アニールを行うことによって、ＴＡＯＳ−Ａｌ界面にオーミック接続性の反応層を形成し、かつゲート電極とＡｌとを絶縁するためにＡｌ層全体をアルミナ化し、その後にＴＡＯＳと金属電極とのコンタクト領域を形成するために、アルミナ層のみを部分的に除去する方法等が提案されている。
【００１３】
しかしながら、この手法は、プロセスが複雑化することにより、製造設備等に対するコストが上昇するとともに、歩留まりの低下を生じることから、トップゲート型のセルフアラインＴＦＴの量産に対して適用することが困難であるという問題がある。
【００１４】
この発明は、上記のような課題を解決するためになされたものであり、トップゲート型で、かつセルフアラインで寄生容量の小さいＴＡＯＳ  ＴＦＴ、このＴＡＯＳ  ＴＦＴを用いた表示装置用電極基板およびそれらの製造方法を得ることを目的とする。
【課題を解決するための手段】
【００１５】
この発明に係る薄膜トランジスタは、基板上に形成された透明アモルファス酸化物半導体層と、透明アモルファス酸化物半導体層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、透明アモルファス酸化物半導体層上に、ゲート電極と重ならないようにそれぞれ形成されたソース電極およびドレイン電極と、を備え、ゲート絶縁膜は、ゲート電極と同一幅に加工され、透明アモルファス酸化物半導体層のゲート絶縁膜と重ならない領域の抵抗値は、還元性ガスによる還元処理により、ゲート絶縁膜と重なる領域の抵抗値よりも低くなっているものである。
【００１６】
この発明に係る薄膜トランジスタの製造方法は、基板上に透明アモルファス酸化物半導体層を形成するステップと、透明アモルファス酸化物半導体層上にゲート絶縁膜を形成するステップと、ゲート絶縁膜上にゲート電極を形成するステップと、透明アモルファス酸化物半導体層上に、ゲート電極と重ならないようにソース電極およびドレイン電極をそれぞれ形成するステップと、ゲート電極をマスクとして、ゲート電極と同一幅でゲート絶縁膜をパターニングすることにより、透明アモルファス酸化物半導体層を露出させるステップと、透明アモルファス酸化物半導体層の表面に対して、ゲート絶縁膜をマスクとして、還元性ガスによる還元処理を行うステップと、を備えたものである。
【発明の効果】
【００１７】
この発明に係る薄膜トランジスタによれば、ゲート絶縁膜は、ゲート電極と同一幅に加工され、透明アモルファス酸化物半導体層のゲート絶縁膜と重ならない領域の抵抗値は、還元性ガスによる還元処理により、ゲート絶縁膜と重なる領域の抵抗値よりも低くなっている。
また、この発明に係る薄膜トランジスタの製造方法によれば、ゲート電極をマスクとして、ゲート電極と同一幅でゲート絶縁膜をパターニングした後、透明アモルファス酸化物半導体層を露出させるステップと、透明アモルファス酸化物半導体層の表面に対して、ゲート絶縁膜をマスクとして、還元性ガスによる還元処理を行うことにより、透明アモルファス酸化物半導体層のゲート絶縁膜によってマスクされていない領域が低抵抗化される。
そのため、トップゲート型で、かつセルフアラインで寄生容量の小さいＴＡＯＳ  ＴＦＴ、このＴＡＯＳ  ＴＦＴを用いた表示装置用電極基板およびそれらの製造方法を得ることができる。
【図面の簡単な説明】
【００１８】
【図１】この発明の実施の形態１に係るＴＡＯＳ  ＴＦＴの構成を示す断面図である。
【図２】一般的なｉ／ｓ型ＴＦＴの構造を示す断面図である。
【発明を実施するための形態】
【００１９】
以下、この発明に係るＴＦＴおよび表示装置用電極基板の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
【００２０】
実施の形態１．
図１は、この発明の実施の形態１に係るＴＡＯＳ  ＴＦＴ１０の構成を示す断面図である。図１において、ＴＡＯＳ  ＴＦＴ１０は、ガラス基板１１と、ＴＡＯＳ層１２（透明アモルファス酸化物半導体層）と、ＴＡＯＳ還元層１３と、ゲート絶縁膜１４と、ゲート電極１５と、層間絶縁膜１６と、ソース電極１７と、ドレイン電極１８と、樹脂絶縁膜１９とを備えている。
【００２１】
ＴＡＯＳ層１２は、ガラス基板１１上に形成されている。なお、基板は、ガラス基板１１に限定されず、透明で、かつ絶縁性を有していればよい。ここで、ＴＡＯＳ層１２は、材料として、上述したＩｎ、ＧａおよびＺｎを含む酸化物であるＩＧＺＯを用いている。また、ＴＡＯＳ還元層１３は、ＴＡＯＳ層１２の表面が、後述する還元処理によって導体化した層である。
【００２２】
ゲート絶縁膜１４は、ＴＡＯＳ層１２上に形成されている。ゲート電極１５は、ゲート絶縁膜１４上に形成されている。また、層間絶縁膜１６は、後述する表示装置用電極基板の表示画素電極側に形成されている。
【００２３】
ソース電極１７およびドレイン電極１８は、ＴＡＯＳ層１２上に、ゲート電極１５と重ならないようにそれぞれ形成されている。樹脂絶縁膜１９は、ＴＡＯＳ層１２、ゲート電極１５、ソース電極１７およびドレイン電極１８上に形成されている。
【００２４】
なお、ＴＡＯＳ  ＴＦＴ１０を用いた表示装置用電極基板は、ＴＡＯＳ  ＴＦＴ１０に加えて、ガラス基板１１上に形成された複数本の走査信号線（図示せず）と、絶縁膜（図示せず）を介して複数本の走査信号線と交差するように形成された複数本の表示信号線（図示せず）と、複数の走査信号線と複数の表示信号線との各交差領域に形成された複数のＴＡＯＳ  ＴＦＴ１０と電気的に接続された複数の表示画素電極とをさらに備えて構成される。
【００２５】
また、この表示装置用電極基板において、ゲート電極１２は、走査信号線の一部または延在部から構成され、ソース電極１６およびドレイン電極１７は、表示信号線と同一工程によって形成されている。
【００２６】
続いて、ＴＡＯＳ  ＴＦＴ１０の製造方法を、手順に沿って説明する。
まず、ガラス基板１１上にＴＡＯＳ層１２を形成する。ここで、ＴＡＯＳ層１４は、少なくともＡｒおよびＯ２を含む混合ガスを用いて、スパッタリングにより形成される。
【００２７】
次に、ＴＡＯＳ層１２上に、ゲート絶縁膜１４を形成する。ここで、ゲート絶縁膜１４は、例えばＣＶＤによって形成される。続いて、ゲート絶縁膜１４上に、ゲート電極１５を形成する。ここで、ゲート電極１５は、例えばスパッタリングによって形成された金属層をパターニングすることによって形成される。
【００２８】
次に、ＴＡＯＳ層１２上に、ゲート電極１２と重ならないようにソース電極１７およびドレイン電極１８を形成する。ここで、ソース電極１７およびドレイン電極１８は、例えばスパッタリングによって形成された金属層をパターニングすることによって形成される。
【００２９】
続いて、ゲート電極１５をマスクとして、ゲート電極１５と同一幅でゲート絶縁膜１４をパターニングすることにより、半導体層であるＴＡＯＳ層１２を露出させる。次に、露出したＴＡＯＳ層１２の表面に対して、ゲート絶縁膜１４およびゲート電極１５をマスクとして、水素ラジカル等の還元性ガスによる還元処理を行う。
【００３０】
ここで、還元処理により、ゲート絶縁膜１４で覆われていない領域のＴＡＯＳ層１２（ＩＧＺＯ）中の酸素原子が還元反応して酸素空孔が増加し、性質が導体側に近づく。また、還元性ガスは、水素ラジカル、アンモニアラジカル、水素ガスのうち、少なくとも１種類を含む。
【００３１】
これにより、ＴＡＯＳ層１２の表面が低抵抗化されてＴＡＯＳ還元層１３となり、電極として使用できる程度の導電率となる。続いて、ＴＡＯＳ還元層１３、ゲート電極１５、ソース電極１７およびドレイン電極１８上に、樹脂製材料により、樹脂絶縁膜１９を形成する。
【００３２】
なお、ＴＡＯＳ  ＴＦＴ１０を用いた表示装置用電極基板の製造方法は、ＴＡＯＳ  ＴＦＴ１０の製造方法に加えて、以下の手順を備えている。すなわち、ガラス基板１１上に複数本の走査信号線（図示せず）を形成する手順と、絶縁膜（図示せず）を介して複数本の走査信号線と交差するように複数本の表示信号線（図示せず）を形成する手順と、複数の走査信号線と複数の表示信号線との各交差領域に形成された複数のＴＡＯＳ  ＴＦＴ１０と電気的に接続されるように複数の表示画素電極を形成する手順とをさらに備えている。
【００３３】
また、この表示装置用電極基板の製造方法において、ゲート電極１５は、複数本の走査信号線を形成する手順において同時に形成され、ソース電極１７およびドレイン電極１８は、複数本の表示信号線を形成する手順においてそれぞれ同時に形成される。
【００３４】
これにより、ゲート電極１５の外側の領域において、導体化したＴＡＯＳ層１２であるＴＡＯＳ還元層１３とソース電極１７およびドレイン電極１８とを電気的に接続することができる。
【００３５】
また、ゲート電極１５と同一幅でゲート絶縁膜１４をパターニングしてＴＡＯＳ層１２を露出させ、還元性ガスによる還元処理を行うことにより、上述した入り込み量を低減することができるので、従来のｉ／ｓ型ＴＦＴ構造を有するＴＡＯＳ  ＴＦＴと比べて、格段にＴＦＴ寄生容量を低減することができる。
【００３６】
また、還元性ガスによる還元処理のみを追加導入することによって、複雑なプロセスの導入によるコストアップや歩留まり低下を伴うことなく、ＴＦＴ寄生容量を低減することができる。
【００３７】
以上のように、実施の形態１によれば、ゲート絶縁膜は、ゲート電極と同一幅に加工され、透明アモルファス酸化物半導体層のゲート絶縁膜と重ならない領域の抵抗値は、還元性ガスによる還元処理により、ゲート絶縁膜と重なる領域の抵抗値よりも低くなっている。
また、この発明に係る薄膜トランジスタの製造方法によれば、ゲート電極をマスクとして、ゲート電極と同一幅でゲート絶縁膜をパターニングした後、透明アモルファス酸化物半導体層を露出させるステップと、透明アモルファス酸化物半導体層の表面に対して、ゲート絶縁膜をマスクとして、還元性ガスによる還元処理を行うことにより、透明アモルファス酸化物半導体層のゲート絶縁膜によってマスクされていない領域が低抵抗化される。
そのため、トップゲート型で、かつセルフアラインで寄生容量の小さいＴＡＯＳ  ＴＦＴ、このＴＡＯＳ  ＴＦＴを用いた表示装置用電極基板およびそれらの製造方法を得ることができる。
【符号の説明】
【００３８】
１１  ガラス基板、１２  ＴＡＯＳ層、１３  ＴＡＯＳ還元層、１４  ゲート絶縁膜、１５  ゲート電極、１６  層間絶縁膜、１７、ソース電極、１８  ドレイン電極、１９  樹脂絶縁膜。
【図１】
2015056566.tif 000003
【図２】
2015056566.tif 000004