(57)【要約】【課題】薄膜トランジスタアレイの半導体層をストライプ形状に形成することによる、隣接した素子間で半導体層が導通する問題を解決する。【解決手段】絶縁基板上に、少なくともゲート電極と、ゲート絶縁膜と、ソース配線と、ソース配線に接続されたソース電極と、ドレイン電極と、ソース配線に平行なストライプ形状の半導体層とを備えた薄膜トランジスタアレイであって、平面視においてゲート絶縁膜は、半導体層の形成領域のうちゲート電極と、キャパシタ電極と、ソース配線及びソース電極と、ドレイン電極とのいずれも形成されていない領域の一部に凹部を有しており、凹部の半導体層のストライプ幅方向の長さは半導体層のストライプ幅よりも大きく、凹部によって半導体層が断線している。【選択図】図１
2015065390.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に、少なくともゲート電極と、ゲート絶縁膜と、ソース配線と、前記ソース配線に接続されたソース電極と、ドレイン電極と、前記ソース配線に平行なストライプ形状の半導体層とを備えた薄膜トランジスタアレイであって、
平面視において前記ゲート絶縁膜は、前記半導体層の形成領域のうち前記ゲート電極と、前記キャパシタ電極と、前記ソース配線及びソース電極と、前記ドレイン電極とのいずれも形成されていない領域の一部に凹部を有しており、前記凹部の前記半導体層のストライプ幅方向の長さは前記半導体層のストライプ幅よりも大きく、前記凹部によって前記半導体層が断線していることを特徴とする薄膜トランジスタアレイ。
【請求項２】
前記凹部は、前記ソース電極と前記ドレイン電極と前記半導体層とによって形成される素子どうしの間に設けられていることを特徴とする請求項１に記載の薄膜トランジスタアレイ。
【請求項３】
前記凹部の深さが前記半導体層の膜厚の大きさ以上であることを特徴とする請求項１に記載の薄膜トランジスタアレイ。
【請求項４】
前記半導体層が有機半導体であることを特徴とする請求項１に記載の薄膜トランジスタアレイ。
【請求項５】
前記半導体層がフレキソ印刷法により形成されることを特徴とする請求項１に記載の薄膜トランジスタアレイ。
【請求項６】
前記絶縁基板がプラスチック基板であることを特徴とする請求項１に記載の薄膜トランジスタアレイ。
【請求項７】
請求項１に記載の薄膜トランジスタアレイと画像表示媒体とを備えることを特徴とする画像表示装置。
【請求項８】
前記画像表示媒体が電気泳動方式によるものであることを特徴とする請求項７に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイおよび画像表示装置に関する。
【背景技術】
【０００２】
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量で薄型の情報端末が望まれる。
【０００３】
そのような情報端末に使用する電子部材の中でも、現在薄膜トランジスタ素子に使用されている半導体材料の主流はシリコン系である。シリコン系材料を用いた薄膜トランジスタ素子の形成には高い温度の工程が含まれるため、薄膜トランジスタ素子の基板材料には工程温度に耐え得ることが求められる。このため、一般的には薄膜トランジスタ素子を形成する基板としてガラスが使用されている。
【０００４】
しかしながら、先に述べた情報端末を構成する際にガラスを用いた場合、その情報端末は重く、柔軟性がなく、落下の衝撃で割れる可能性のある製品となってしまう。従ってガラス上に薄膜トランジスタ素子を形成することに起因するこれらの特徴は、ユビキタス社会における情報端末として望ましくないものであるといえる。
【０００５】
そこで近年、薄膜トランジスタの半導体材料として有機半導体が注目されている。有機半導体材料はシリコン系材料のような高温での熱処理工程を必要としないため可撓性のプラスチック基板上に設けられる等の利点を有する。さらに、真空プロセスを用いず印刷プロセスで作製できるためコストを下げられる等の利点も有する。
【０００６】
溶液から半導体層を形成するには、スピンコート法やディップ法、インクジェット法などの方法が挙げられる。なかでも、印刷プロセスを適用することにより、効率よく半導体層を形成することができる。例えば特許文献１においては、フレキソ印刷により有機半導体溶液のパターニングを行っている。
【０００７】
さらに、特許文献２では、半導体層をストライプ形状とすることで、ストライプ延伸方向のアライメントマージンが大きくなり、アライメントずれによる歩留まり低下を軽減することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−６３３３４号公報
【特許文献２】特開２００８−２３５８６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、ストライプ形状の半導体層を用いる場合、半導体層を介して隣接する素子同士が導通してしまうため、素子分離を行った素子に比べてＯＦＦ電流値が高いなど、ＴＦＴの特性低下が懸念される。
【００１０】
そこで、本発明では、ストライプ形状のフレキソ版を用いて有機半導体層を印刷し、アライメントずれによる歩留まり低下を軽減しながら、素子間の半導体層の導通を防ぎ簡便に素子分離を行うことを目的とする。具体的には、ストライプ延伸方向に隣接する素子間のゲート絶縁膜に凹部を設け、凹部では版から基板へ半導体層が転写されないことを利用して素子分離を行う。
【課題を解決するための手段】
【００１１】
上記課題を解決するための第１の発明は、絶縁基板上に、少なくともゲート電極と、ゲート絶縁膜と、ソース配線と、前記ソース配線に接続されたソース電極と、ドレイン電極と、前記ソース配線に平行なストライプ形状の半導体層とを備えた薄膜トランジスタアレイであって、平面視において前記ゲート絶縁膜は、前記半導体層の形成領域のうち前記ゲート電極と、前記キャパシタ電極と、前記ソース配線及びソース電極と、前記ドレイン電極とのいずれも形成されていない領域の一部に凹部を有しており、前記凹部の前記半導体層のストライプ幅方向の長さは前記半導体層のストライプ幅よりも大きく、前記凹部によって前記半導体層が断線していることを特徴とする薄膜トランジスタアレイである。
【００１２】
また、第２の発明は、前記第１の発明において、前記凹部は、前記ソース電極と前記ドレイン電極と前記半導体層とによって形成される素子どうしの間に設けられていることを特徴とする薄膜トランジスタアレイである。
【００１３】
また、第３の発明は、前記第１の発明において、前記凹部の深さが前記半導体層の膜厚の大きさ以上であることを特徴とする薄膜トランジスタアレイである。
【００１４】
また、第４の発明は、前記第１の発明において、前記半導体層が有機半導体であることを特徴とする薄膜トランジスタアレイである。
【００１５】
また、第５の発明は、前記第１の発明において、前記半導体層がフレキソ印刷法により形成されることを特徴とする薄膜トランジスタアレイである。
【００１６】
また、第６の発明は、前記第１の発明において、前記絶縁基板がプラスチック基板であることを特徴とする薄膜トランジスタアレイである。
【００１７】
また、第７の発明は、前記薄膜トランジスタアレイと画像表示媒体とを備えることを特徴とする画像表示装置である。
【００１８】
また、第８の発明は、前記第７の発明において、前記画像表示媒体が電気泳動方式によるものであることを特徴とする画像表示装置である。
【発明の効果】
【００１９】
本発明の薄膜トランジスタアレイおよび画像表示装置によれば、低コストかつ高品質なフレキシブル薄膜トランジスタアレイおよびそれを用いた画像表示装置を歩留まりよく提供することが可能となる。まず、半導体層の形成に印刷法を用いることで大面積にも短いタクトタイムで薄膜トランジスタアレイを形成できる。印刷法の中でもストライプ形状のフレキソ版を用いたフレキソ印刷を行うことで、ストライプ延伸方向のアライメントマージンが大きくなり、アライメントズレによる歩留まり低下を軽減することができる。さらに、半導体層印刷前にゲート絶縁膜の素子間に位置する箇所に凹部を設けておくことで、ストライプ形状のフレキソ版を用いても、凹部では半導体インクが基板へ転写されないため、簡便に素子間の半導体層を分離することができる。このように素子分離を行うことで、素子分離を行わない素子に比べ、ＯＦＦ電流値の上昇などといったＴＦＴ特性の問題が発生し難くなる。
【００２０】
また、前記ゲート絶縁膜の凹部の深さを半導体層の膜厚の大きさ以上とすることで、フレキソ版から基板へ半導体インクが転写されることを防ぎ、確実に素子分離を行うことができる。もし仮に半導体インクが凹部にも転写されたとしても、凹部の深さを半導体層の膜厚よりも深くしておけば確実に半導体層を断線させることができる。
【００２１】
前記半導体層が有機半導体であることでウェットプロセスを適用でき、大面積を有する薄膜トランジスタアレイでも短いタクトタイムで形成することができる。
【００２２】
前記半導体層がフレキソ印刷法により形成されることで、大面積を有する薄膜トランジスタアレイでも短いタクトタイムで形成することができる。
【００２３】
前記絶縁基板がプラスチック基板であることで、軽量でフレキシブルな薄膜トランジスタアレイを作製することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態を示すものであり、薄膜トランジスタアレイの概略構成を示すパターンレイアウト平面図である。
【図２】本発明の実施形態を示すものであり、図１のＡ−Ａ’間をスライスした、本トランジスタアレイの断面構造である。
【図３Ａ】実施例の実施形態を示すものであり、本トランジスタアレイの概略構成を示すパターンレイアウト平面図である。
【図３Ｂ】実施例の実施形態を示すものであり、図３ＡのＡ−Ａ’間をスライスした、本トランジスタアレイの断面構造である。
【図４】本発明の実施形態を示すものであり、比較例１における薄膜トランジスタアレイ全体の概略構成を示すパターンレイアウト平面図である。
【図５】本発明の実施形態を示すものであり、比較例２における薄膜トランジスタアレイ全体の概略構成を示すパターンレイアウト平面図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態を、図面を参照しつつ説明する。実施の形態において、同一構成要素には同一符号を付け、実施の形態間において重複する説明は省略する。
【００２６】
図１、図２に本発明の薄膜トランジスタアレイ１の構成の一例を示す。図１は薄膜トランジスタアレイ１の平面図であり、図２は図１のＡ−Ａ’線断面図である。
【００２７】
薄膜トランジスタアレイ１は、プラスチック基板１０上にゲート電極１１、キャパシタ電極１７、ゲート絶縁膜１２、ソース配線１３Ａ、ソース電極１３Ｂ、ドレイン電極１４、半導体層１５を備えた薄膜トランジスタアレイであり、半導体層１５は有機半導体材料からなり、ストライプ形状を有していることを特徴とする。さらに、半導体層１５のストライプ延伸方向（ソース配線１３Ａの延伸方向）に隣接する素子間の素子分離を行うことを目的として、ゲート絶縁膜１２の素子間に位置する箇所に、半導体層１５を分断する凹部１２Ａを有することを特徴とする。すなわち、半導体層１５は凹部１２Ａによって断線している。さらに、図１に示すように薄膜トランジスタアレイ１の平面視にて、凹部１２Ａの、半導体層１５のストライプ延伸方向と直交する方向（半導体層１５のストライプ幅方向）の長さである幅Ｄは、半導体層１５のストライプ線幅Ｄ’よりも広く、かつ凹部１２Ａがゲート電極１１、キャパシタ電極１７、ソース配線１３Ａにかからないことを特徴とする。
【００２８】
本発明における絶縁基板としてのプラスチック基板１０には、ポリメチレンメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフォン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン、共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン樹脂等を使用することができるが、本発明はこれらに限定されるものではない。これらは単独でも、二種以上が積層された複合基板としても使用することができる。またガラスやプラスチック基板上にカラーフィルタのような樹脂層を有する基板も使用することができる。
【００２９】
本発明におけるゲート電極１１、ソース配線１３Ａ、ソース電極１３Ｂ、ドレイン電極１４、画素電極１８、キャパシタ電極１７には、Ａｕ、Ａｇ、Ｃｕ、Ｃｒ、Ａｌ、Ｍｇ、Ｌｉなどの低抵抗金属材料や酸化物材料が好適に用いられる。具体的には、酸化インジウム（Ｉｎ２Ｏ３）、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ２Ｏ４）、酸化カドミウム錫（Ｃｄ２ＳｎＯ４）、酸化亜鉛錫（Ｚｎ２ＳｎＯ４）、酸化インジウム亜鉛（ＩｎＺｎＯ）等が挙げられる。またこの酸化物材料に不純物をドープしたものも好ましい。一例として酸化インジウムにモリブデンやチタンをドープしたもの、酸化錫にアンチモンやフッ素をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウムをドープしたものなどが挙げられる。なかでも酸化インジウムに錫をドープした酸化インジウム錫（ＩＴＯ）がとりわけ低い抵抗率を示す。またＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等の有機導電性材料も好適であり、単体の場合も導電性酸化物材料との複数積層の場合も好んで用いられる。ゲート電極１１、ソース配線１３Ａ、ソース電極１３Ｂおよびドレイン電極１４、画素電極１８、キャパシタ電極１７は、すべて同じ材料からできていても、違う材料からできていてもよい。しかし、工程を減らすためにはソース配線１３Ａ、ソース電極１３Ｂ、ドレイン電極１４に同一の材料を使用することが望ましい。これらの電極は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法等により形成される。また上述の導電性材料をインキ状、ペースト状にしたものをスクリーン印刷、フレキソ印刷、インクジェット法等により塗布し、焼成することでも形成が可能である。本発明はこれらに限定されるものではない。
【００３０】
本発明におけるゲート絶縁膜１２には、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、またはＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＶＰ（ポリビニルフェノール）等が挙げられる。より簡便にゲート絶縁膜１２ならびに凹部１２Ａを形成するためには感光性を有する塗布型絶縁材料が好適に用いられるが、本発明はこれらに限定されるものではない。またゲートリーク電流を抑えるために、絶縁材料の好ましい抵抗率は１０１１Ωｃｍ以上、より好ましくは１０１４Ωｃｍ以上である。
【００３１】
本発明で用いられる半導体層１５の有機半導体材料として、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン（ＴＩＰＳ−ペンタセン）、およびそれらの誘導体のような低分子有機半導体材料や加熱処理などで有機半導体に変換される前駆体を半導体材料インキとして用いることができる。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体層の材料として用いることができる。半導体材料インキを用いる場合には、溶媒としてトルエンやキシレン、インダン、テトラリン、プロピレングリコールメチルエーテルアセテートなどが挙げられるが、これらに限定されるものではない。
【実施例１】
【００３２】
図１および図２に、実施例１に係るボトムゲートボトムコンタクト型のフレキシブル薄膜トランジスタアレイから成る薄膜トランジスタアレイ１の概略構成を示すパターンレイアウト平面図ならびに断面構造を示し、製造方法を説明する。本薄膜トランジスタアレイ１は１素子サイズが３００μｍ×３００μｍであり、この素子が２４０×３２０個あるものである。
【００３３】
プラスチック基板１０としてポリエチレンナフタレート（ＰＥＮ）フィルムを用いた。ＰＥＮフィルム上にアルミニウムをスパッタ法により１００ｎｍ成膜後、ポジレジストを用いてフォトリソグラフィ、エッチングを行い、その後レジストを剥離することによりゲート電極１１、キャパシタ電極１７を形成した。
【００３４】
続いてゲート絶縁材料として塗布型感光性絶縁材料（ＡＨシリーズ  日立化成製）をスピンコートにより塗布後、凹部１２Ａをフォトリソグラフィにより形成した。凹部１２Ａのサイズは半導体層１５のストライプ幅方向に２００μｍ、ストライプ延伸方向に２０μｍであった。その後、１８０℃で乾燥させゲート絶縁膜１２を得た。
【００３５】
次に金を蒸着法により５０ｎｍ成膜し、ポジレジストを用いてフォトリソグラフィおよびエッチングを行い、その後レジストを剥離することによりソース電極１３Ｂおよびドレイン電極１４を形成した。
【００３６】
半導体層１５を形成するための半導体層形成用材料として、テトラリンと６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン（ＴＩＰＳ−ペンタセン）を混合した溶液を用いた。当該半導体層形成用材料を用いた半導体層の形成にはフレキソ印刷法を用いた。フレキソ印刷には感光性樹脂フレキソ版と１５０線のアニロックスロールを用い、幅１００μｍのストライプ形状の半導体層を形成した。印刷後、１００℃で乾燥させて半導体層１５を得た。このようにして半導体層１５を形成する際、ストライプ延伸方向に凹部１２Ａがあったため凹部１２Ａ上は半導体層が基板へ転写されず、素子間に半導体層が形成されず素子分離を行うことができた。
【００３７】
続いて、図３Ａおよび図３Ｂに示すように保護層１６を形成した。図３Ａは薄膜トランジスタアレイ１の平面図であり、図３Ｂは図３ＡのＡ−Ａ’線断面図である。保護層１６を形成するための保護層形成材料としてフッ素系樹脂を用いた。当該保護層形成材料を用いた保護層形成にはフレキソ印刷を用いた。フレキソ版として感光性樹脂フレキソ版を用い、１５０線アニロックスロールを用いた。ストライプ形状のフレキソ版を用い、半導体層１５を覆うように、線幅１５０μｍのストライプ形状の保護層を印刷し、１００℃で９０分乾燥させて保護層１６を得た。
【００３８】
しかる後、対向電極との間に図３Ｂに示す電気泳動媒体１８を挟んで本実施例によるディスプレイを駆動したところ、尾引き等の表示不良なく良好な画像表示を行うことができた。
【比較例１】
【００３９】
比較例１として図４に示した形態をとるボトムゲートボトムコンタクト型フレキシブル薄膜トランジスタアレイの製造方法を説明する。本トランジスタアレイは１素子サイズが３００μｍ×３００μｍであり、この素子が２４０×３２０個あるものである。
【００４０】
プラスチック基板１０としてポリエチレンナフタレート（ＰＥＮ）フィルムを用い、実施例１と同様にゲート電極１１、キャパシタ電極１７を形成した。ゲート絶縁膜１２を塗布後、フォトリソグラフィにより凹部１２Ａを形成した。凹部１２Ａの幅Ｄは半導体層１５のストライプ線幅Ｄ’よりも小さく、５０μｍであった。その後、実施例１と同様にソース電極１３Ｂ、ドレイン電極１４、半導体層１５、保護層１６を形成したが、凹部１２Ａの幅Ｄが半導体層１５のストライプ線幅Ｄ’よりも小さかったため、凹部１２Ａ上では半導体層が転写されなかったが、隣接する素子間で半導体層１５が一部つながってしまい、素子分離することができなかった。
【００４１】
実施例１と同様に、電気泳動媒体１８を挟んで比較例１によるディスプレイを駆動したところ、隣接する素子間でのリーク電流発生により半導体層１５のストライプ延長方向の尾引きが発生し、良好な表示を行うことができなかった。
【比較例２】
【００４２】
比較例２として図５に示した形態をとるボトムゲートボトムコンタクト型フレキシブル薄膜トランジスタアレイの製造方法を説明する。本トランジスタアレイは１素子サイズが３００μｍ×３００μｍであり、この素子が２４０×３２０個あるものである。
【００４３】
プラスチック基板１０としてポリエチレンナフタレート（ＰＥＮ）フィルムを用い、実施例１と同様にゲート電極１１、キャパシタ電極１７を形成した。ゲート絶縁膜１２を塗布後、フォトリソグラフィにより凹部１２Ａを形成した。凹部１２Ａの幅Ｄは３００μｍであり、半導体層１５のストライプ線幅Ｄ’よりも大きいが、凹部１２Ａの一部がソース配線１３Ａへかかってしまった。その後、実施例１と同様にソース電極１３Ｂ、ドレイン電極１４、半導体層１５、保護層１６を形成した。凹部１２Ａの幅Ｄが半導体層１５のストライプ線幅Ｄ’よりも大きかったため、凹部１２Ａ上は半導体層が基板へ転写されず、素子分離を行うことができた。しかし、凹部１２Ａがソース配線１３Ａへかかってしまったため、ソース配線１３Ａを成膜する際に凹部１２Ａによる段差部分を均一に成膜することができず、ソース配線１３Ａが当該段差部分で断線してしまった。
【００４４】
実施例１と同様に、電気泳動媒体１８を挟んで比較例２によるディスプレイを駆動したところ、凹部１２Ａの段差部分で断線してしまったソース配線１３Ａの影響で線欠陥が発生し、良好な表示を行うことができなかった。
【００４５】
以上、実施例および比較例について説明を行った。
【００４６】
このように、本発明の薄膜トランジスタアレイおよびそれを備えた画像表示装置によれば、低コストかつ高品質なフレキシブル薄膜トランジスタを歩留まりよく提供することが可能となる。まず、半導体層の形成に印刷法を用いることで大面積にも短いタクトタイムで薄膜トランジスタアレイを形成できる。印刷法の中でもストライプ形状のフレキソ版を用いたフレキソ印刷を行うことで、ストライプ延伸方向のアライメントマージンが大きくなり、アライメントズレによる歩留まり低下を軽減することができる。さらに、半導体層印刷前にゲート絶縁膜の素子間に位置する箇所に凹部を設けておくことで、ストライプ形状のフレキソ版を用いても、凹部では半導体インクが基板へ転写されないため、簡便に素子間の半導体層を分離することができる。このように素子分離を行うことで、素子分離を行わない素子に比べ、ＯＦＦ電流値の上昇などといったＴＦＴ特性の問題が発生し難くなる。
【００４７】
また、前記ゲート絶縁膜の凹部の深さを半導体層の膜厚の大きさ以上とすることで、フレキソ版から基板へ半導体インクが転写されることを防ぎ、確実に素子分離を行うことができる。もし仮に半導体インクが凹部にも転写されたとしても、凹部の深さを半導体層の膜厚よりも深くしておけば確実に半導体層を断線させることができる。
【００４８】
また、前記半導体層を有機半導体とすることにより、ウェットプロセスを適用でき、大面積を有する薄膜トランジスタアレイでも短いタクトタイムで形成することができる。
【００４９】
また、前記半導体層をフレキソ印刷法により形成することで、大面積を有する薄膜トランジスタアレイでも短いタクトタイムで形成することができる。
【００５０】
また、前記絶縁基板をプラスチック基板とすることにより、軽量でフレキシブルな薄膜トランジスタアレイを作製することができる。
【産業上の利用可能性】
【００５１】
本発明のフレキシブル薄膜トランジスタアレイは、フレキシブル電子ペーパーや、フレキシブル有機ＥＬディスプレイ等のスイッチング素子として利用することができる。さらにその製造方法において、本件を用いることで生産性の向上に貢献することができる。具体的には、まず、半導体層の形成に印刷法を用いることで大面積にも短いタクトタイムで薄膜トランジスタアレイを形成できる。印刷法の中でもストライプ形状のフレキソ版を用いたフレキソ印刷を行うことで、ストライプ延伸方向のアライメントマージンが大きくなり、アライメントズレによる歩留まり低下を軽減することができる。さらに、半導体層印刷前に素子間に凹部を設けておくことで、ストライプ形状のフレキソ版を用いても、凹部上では半導体インクが基板へ転写されないため、簡便に素子間の半導体層を分離することができる。このように素子分離を行うことで、素子分離を行わない素子に比べ、ＯＦＦ電流値の上昇などといったＴＦＴ特性の問題が発生し難くなる。これによって、フレキシブルディスプレイやＩＣカード、ＩＣタグ等広範囲に応用可能なフレキシブル薄膜トランジスタを低コストかつ高品質に作製することが可能となる。
【符号の説明】
【００５２】
１０・・・プラスチック基板
１１・・・ゲート電極
１２・・・ゲート絶縁膜
１２Ａ・・・凹部
１３Ａ・・・ソース配線
１３Ｂ・・・ソース電極
１４・・・ドレイン電極
１５・・・半導体層
１６・・・保護層
１７・・・キャパシタ電極
１８・・・電気泳動媒体
【図１】
2015065390.tif 000003
【図２】
2015065390.tif 000004
【図３Ａ】
2015065390.tif 000005
【図３Ｂ】
2015065390.tif 000006
【図４】
2015065390.tif 000007
【図５】
2015065390.tif 000008