(57)【要約】【課題】半導体装置の信頼性を向上させる。【解決手段】一実施の形態による半導体装置の製造方法は、隣り合うチップ領域ＤＶｐの間に配置されるダイシング領域内ＤＣｐにおいて、ダイシング領域ＤＣｐの延在方向に沿ってウエハＷＨを切断する工程を含んでいる。また、ダイシング領域ＤＣｐには、複数の金属パターンＭＰが複数列に亘って形成されている。また、ウエハＷＨを切断する工程では、複数列に亘って形成された上記複数の金属パターンＭＰのうちの一部の列の金属パターンＭＰが除去され、かつ、上記一部とは異なる他の列の金属パターンＭＰは除去されないようにウエハＷＨを切断する。【選択図】図１１
2015056605.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む、半導体装置の製造方法：
（ａ）第１チップ領域と、平面視において前記第１チップ領域の隣に設けられた第２チップ領域と、平面視において前記第１チップ領域と前記第２チップ領域との間に設けられたダイシング領域と、前記ダイシング領域の延在方向に沿って、かつ、複数列に亘って前記ダイシング領域内に配列された複数の金属パターンと、を有する半導体ウエハを準備する工程；
（ｂ）前記半導体ウエハの前記ダイシング領域内において、前記ダイシング領域の延在方向に沿って前記半導体ウエハを切断する工程；
ここで、
前記複数の金属パターンは、前記第１チップ領域の最も近い列に配列された第１列目パターンと、前記第１列目パターンよりも前記第１チップ領域から離れた列に配列された第２列目パターンと、を有し、
前記第１チップ領域と前記第１列目パターンとの間隔は、前記第１列目パターンと前記第２列目パターンとの間隔、および前記第２チップ領域と前記第２列目パターンとの間隔よりも小さく、
前記（ｂ）工程では、前記第１列目パターンは除去されず、かつ、前記第２列目パターンが除去される。
【請求項２】
請求項１において、
前記（ｂ）工程には、ダイシングブレードを前記ダイシング領域の延在方向に沿って、かつ、前記第１列目パターンに接触しないように移動させることで、前記半導体ウエハを切削して切断する工程が含まれる、半導体装置の製造方法。
【請求項３】
請求項２において、
前記（ｂ）工程には、前記ダイシングブレードにより前記半導体ウエハを切削する前に、前記ダイシング領域にレーザ光を照射して前記第２列目パターンを除去する工程が含まれ、
前記レーザ光は、前記第１列目パターンに照射されないように、前記第２列目パターンに照射される、半導体装置の製造方法。
【請求項４】
請求項３において、
前記半導体ウエハは、半導体基板および前記半導体基板の主面上に積層された複数の配線層を有し、
前記（ｂ）工程では、前記レーザ光を照射することで前記第２列目パターンを除去し、前記半導体基板の前記主面を露出させる、半導体装置の製造方法。
【請求項５】
請求項３において、
前記（ｂ）工程では、前記ダイシングブレードは、前記レーザ光を照射することにより形成された溝内に挿入する、半導体装置の製造方法。
【請求項６】
請求項１において、
前記第１チップ領域の周縁部および前記第２チップ領域の周縁部には、複数の電極パッド、および前記複数の電極パッドが配置される領域を連続的に取り囲む金属部材、がそれぞれ形成されている、半導体装置の製造方法。
【請求項７】
請求項１において、
前記複数の金属パターンは、前記第２列目パターンと前記第２チップ領域との間に配列された第３列目パターンをさらに有し、
前記第２チップ領域と前記第３列目パターンとの間隔は、前記第３列目パターンと前記第２列目パターンとの間隔、および前記第１チップ領域と前記第２列目パターンとの間隔よりも小さく、
前記（ｂ）工程では、前記第３列目パターンは除去されずに残留する、半導体装置の製造方法。
【請求項８】
請求項１において、
前記複数の金属パターンのうちの、前記第１列目パターンは、樹脂から成る絶縁膜により覆われている、半導体装置の製造方法。
【請求項９】
請求項１において、
前記第１チップ領域および前記第２チップ領域には、電極パッド、前記電極パッドに接続された再配線、前記再配線を覆う絶縁膜、および前記絶縁膜に形成された開口部において前記再配線の一部と接続される突起電極、がそれぞれ形成され、
前記突起電極と前記再配線の一部は、電解めっき法により形成された金膜を介して接続され、
前記複数の金属パターンのそれぞれは、前記絶縁膜により覆われている、半導体装置の製造方法。
【請求項１０】
請求項１において、
前記（ａ）工程には、前記複数の金属パターンに接触端子を接触させてテストする工程が含まれる、半導体装置の製造方法。
【請求項１１】
請求項１において、
以下の工程をさらに含む、半導体装置の製造方法；
（ｃ）チップ搭載面を有する配線基板を準備して、前記（ｂ）工程で得られた半導体チップを前記配線基板の前記チップ搭載面に搭載する工程。
【請求項１２】
請求項１１において、
前記半導体チップは、表面、前記表面に形成された複数の突起電極、および前記表面の反対側に位置する裏面を有し、
前記（ｃ）工程では、前記半導体チップの前記表面と前記配線基板の前記チップ搭載面とを対向させて、前記複数の突起電極を介して前記半導体チップと前記配線基板とを電気的に接続する、半導体装置の製造方法。
【請求項１３】
請求項１において、
前記（ｂ）工程には、前記ダイシング領域にレーザ光を照射して前記第２列目パターンを除去する工程が含まれ、
前記レーザ光は、前記第１列目パターンに照射されないように、前記第２列目パターンに照射される、半導体装置の製造方法。
【請求項１４】
以下の工程を含む、半導体装置の製造方法：
（ａ）第１チップ領域と、平面視において前記第１チップ領域の隣に設けられた第２チップ領域と、平面視において前記第１チップ領域と前記第２チップ領域の間に設けられたダイシング領域と、前記ダイシング領域の延在方向に沿って、かつ、複数列に亘って前記ダイシング領域内に配列された複数の金属パターンと、を有する半導体ウエハを準備する工程；
（ｂ）前記半導体ウエハの前記ダイシング領域内において、前記ダイシング領域の延在方向に沿って前記半導体ウエハを切断する工程；
ここで、
前記複数の金属パターンは、前記第１チップ領域の最も近い列に配列された第１列目パターンと、前記第２チップ領域の最も近い列に配列された第２列目パターンと、前記第１列目パターンと前記第２列目パターンの間に配列された第３列目パターンと、を有し、
前記第１チップ領域と前記第１列目パターンとの間隔は、前記第１列目パターンと前記第３列目パターンとの間隔、および前記第２列目パターンと前記第３列目パターンとの間隔よりも小さく、
前記第２チップ領域と前記第２列目パターンとの間隔は、前記第２列目パターンと前記第３列目パターンとの間隔、および前記第１列目パターンと前記第３列目パターンとの間隔よりも小さく、
前記（ｂ）工程では、前記第１列目パターンおよび前記第２列目パターンのそれぞれは除去されず、かつ、前記第３列目パターンが除去される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、切断領域に金属パターンが形成された半導体ウエハを切断する工程を含む半導体装置の製造方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開２００５−３４０４２３号公報（特許文献１）には、切断領域にテスト用のパッドが形成された半導体ウエハを切断する工程において、半導体ウエハにレーザを照射することで形成された改質層を起点として、半導体ウエハを切断する方法が記載されている。
【０００３】
また、国際公開第２００７／０５５２７０号（特許文献２）には、切断領域にテスト用のパッドが形成された半導体ウエハを切断する工程において、テスト用のパッドが形成されていない位置にレーザを照射することで、切断の起点となる改質層を形成する方法が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３４０４２３号公報
【特許文献２】国際公開第２００７／０５５２７０号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体ウエハを複数の半導体チップに分割する際の切断予定領域であるダイシング領域に、テスト用のパッドなどの金属パターンを形成する技術がある。半導体ウエハを切断し、複数の半導体チップに分割する工程では、上記のような金属パターンの破片が半導体チップに残留しないように切断することが好ましい。
【０００６】
ところが、半導体装置の高機能化に伴い、一枚の半導体ウエハに形成するテスト用のパッドの数は増加する傾向がある。また、半導体チップの平面サイズが大きくなると、テスト用のパッドの配置スペースであるダイシング領域の面積が減少する。この結果、隣り合うチップ領域の間に、複数列に亘って金属パターンを形成することで、ダイシング領域に形成される金属パターンの配置スペースを確保する場合がある。この場合、金属パターンの配置密度が高いので、半導体ウエハを切断する際に、金属パターンの破片が残留しないように切断することが難しくなる。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態による半導体装置の製造方法は、隣り合うチップ領域の間に配置されるダイシング領域内において、上記ダイシング領域の延在方向に沿って半導体ウエハを切断する工程を含んでいる。また、上記ダイシング領域には、複数の金属パターンが複数列に亘って形成されている。また、上記半導体ウエハを切断する工程では、上記複数列に亘って形成された上記複数の金属パターンのうちの一部の列のパターンが除去され、かつ、上記一部とは異なる列のパターンが除去されないように上記半導体ウエハを切断するものである。
【発明の効果】
【０００９】
上記一実施の形態によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】一実施の形態である半導体装置の斜視図である。
【図２】図１に示す半導体装置の下面図である。
【図３】図１に示す放熱板を取り除いた状態で配線基板上の半導体装置の内部構造を示す透視平面図である。
【図４】図１のＡ−Ａ線に沿った断面図である。
【図５】図３に示す半導体チップの表面側を示す平面図である。
【図６】図５のＡ−Ａ線に沿った拡大断面図である。
【図７】図１〜図４を用いて説明した半導体装置の製造工程の概要を示す説明図である。
【図８】図７に示す半導体チップ準備工程に含まれるサブ工程を示す説明図である。
【図９】図８に示す半導体ウエハ準備工程で準備する半導体ウエハの表面側の平面図である。
【図１０】図９に示す複数のチップ領域のうちの２個分を拡大して示す拡大平面図である。
【図１１】図１０のＡ部をさらに拡大した拡大平面図である。
【図１２】図１０のＢ−Ｂ線に沿った拡大断面図である。
【図１３】図１２に示す半導体ウエハの表面側からレーザを照射してダイシング領域の一部を除去した状態を示す拡大断面図である。
【図１４】図１３に示す半導体ウエハをダイシングブレードを用いて切断した状態を示す拡大断面図である。
【図１５】図７に示す基板準備工程で準備する配線基板のチップ搭載面側を示す平面図である。
【図１６】図１５に示す配線基板上に半導体チップを搭載した状態を示す断面図である。
【図１７】図１６に示す配線基板と半導体チップの間に樹脂を配置して半導体チップと配線基板の接続部分を封止した状態を示す断面図である。
【図１８】図１７に示す配線基板に放熱板を搭載した状態を示す断面図である。
【図１９】図１８に示す配線基板の実装面に複数の半田ボールを接続した状態を示す断面図である。
【図２０】図５に対する変形例である半導体チップの表面側の平面図である。
【図２１】図２０に示すＡ−Ａ線に沿った拡大断面図である。
【図２２】図２０に示すＢ−Ｂ線に沿った拡大断面図である。
【図２３】図１１に対する変形例を示す拡大平面図である。
【図２４】図２３のＸ方向に沿った断面において、２列のうちの一方の列の金属パターンを除去した状態を示す拡大断面図である。
【図２５】図２３および図２４に示す変形例により得られる半導体チップの表面側の平面図である。
【図２６】図１４を用いて説明したダイシング工程に対する変形例を模式的に示す説明図である。
【図２７】図１４を用いて説明したダイシング工程に対する変形例を模式的に示す説明図である。
【発明を実施するための形態】
【００１１】
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００１２】
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。例えば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。例えば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、シリコン・ゲルマニウム（ＳｉＧｅ）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
【００１３】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００１４】
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００１５】
また、本願では、上面、あるいは下面という用語を用いる場合があるが、半導体パッケージの実装態様には、種々の態様が存在するので、半導体パッケージを実装した後、例えば上面が下面よりも下方に配置される場合もある。本願では、半導体チップの素子形成面側の平面を表面、表面の反対側の面を裏面として記載する。また、配線基板のチップ搭載面側の平面を上面あるいは表面、上面の反対側に位置する面を下面として記載する。
【００１６】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
【００１７】
（実施の形態）
＜半導体装置＞
まず、本実施の形態の半導体装置１の概要構成について、図１〜図４を用いて説明する。本実施の形態の半導体装置１は、配線基板２、および配線基板２上に搭載された半導体チップ３（図３、図４参照）を備えている。図１は本実施の形態の半導体装置の斜視図、図２は、図１に示す半導体装置の下面図である。また、図３は、図１に示す放熱板を取り除いた状態で配線基板上の半導体装置の内部構造を示す透視平面図である。また、図４は図１のＡ−Ａ線に沿った断面図である。なお、図１〜図４では、見易さのため、端子数を少なくして示している。また、図４では、見易さのため、図２に示す例よりも半田ボール４の数を少なくして示している。端子（ボンディングパッド２ＰＤ、ランド２ＬＤ、半田ボール４）の数は、図１〜図４に示す態様には限定されない。例えば、ボンディングパッド２ＰＤ、ランド２ＬＤ、半田ボール４などの端子の数が、それぞれ１００個〜１０，０００個程度の半導体装置に適用することができる。
【００１８】
配線基板２は、図４に示すように、半導体チップ３が搭載された上面（面、主面、第１面、チップ搭載面）２ａ、上面２ａとは反対側の下面（面、主面、第２面、実装面）２ｂ、および上面２ａと下面２ｂの間に配置された側面２ｓ（図１〜図３参照）を有し、図２および図３に示すように平面視において四角形の外形形状を成す。図２および図３に示す例では、配線基板２の平面サイズ（平面視における寸法、上面２ａおよび下面２ｂの寸法、外形サイズ）は、例えば一辺の長さが１２ｍｍ〜６０ｍｍ程度の正方形を成す。また、配線基板２の厚さ（高さ）、すなわち、図４に示す上面２ａから下面２ｂまでの距離は、例えば０．３ｍｍ〜１．３ｍｍ程度である。
【００１９】
配線基板２は、上面２ａ側に搭載された半導体チップ３と図示しない実装基板を電気的に接続するためのインタポーザであって、チップ搭載面である上面２ａ側と実装面である下面２ｂ側を電気的に接続する複数の配線層（図４に示す例では６層）を有する。配線基板２は、例えば、ガラス繊維または炭素繊維に樹脂を含浸させたプリプレグからなる絶縁層（コア材、コア絶縁層）２ＣＲの上面２Ｃａおよび下面２Ｃｂに、それぞれ複数の配線層をビルドアップ工法により積層することで、形成されている。また、絶縁層２ＣＲの上面２Ｃａ側の配線層と下面２Ｃｂ側の配線層とは、上面２Ｃａと下面２Ｃｂのうちの一方から他方までを貫通するように設けられた複数の貫通孔（スルーホール）に埋め込まれた、複数のスルーホール配線２ＴＷを介して電気的に接続されている。
【００２０】
配線基板２の上面２ａには、半導体チップ３と電気的に接続される複数のボンディングパッド（ボンディングリード、半導体チップ接続用端子）２ＰＤが形成されている。配線基板２の上面２ａは、ソルダレジスト膜（絶縁膜）２ｅ１に覆われ、ソルダレジスト膜２ｅ１に形成された開口部において、複数のボンディングパッド２ＰＤが露出している。また、配線基板２の下面２ｂには、半導体装置１の外部入出力端子である複数のランド２ＬＤが形成されている。配線基板２の下面２ｂは、ソルダレジスト膜（絶縁膜）２ｅ２に覆われ、ソルダレジスト膜２ｅ２に形成された開口部において、複数のランド２ＬＤが露出している。複数のボンディングパッド２ＰＤと複数のランド２ＬＤは、配線基板２に形成された複数の配線２ｄやスルーホール配線２ＴＷを介して、それぞれ電気的に接続されている。
【００２１】
また、図４に示す例では、複数のランド２ＬＤのそれぞれには、半田ボール（半田材、外部端子、電極、外部電極）４が接続されている。半田ボール４は、半導体装置１を図示しない実装基板に実装する際に、実装基板側の複数の端子（図示は省略）と複数のランド２ＬＤを電気的に接続する、導電性部材である。半田ボール４は、例えば、鉛（Ｐｂ）入りのＳｎ−Ｐｂ半田材や、Ｐｂを実質的に含まない、所謂、鉛フリー半田からなる半田材である。鉛フリー半田の例としては、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）、錫−銅（Ｓｎ−Ｃｕ）などが挙げられる。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances）指令の基準として定められている。
【００２２】
また、図２に示すように複数の半田ボール４は、行列状（アレイ状、マトリクス状）に配置されている。また、図２では図示を省略するが、複数の半田ボール４が接合される複数のランド２ＬＤ（図４参照）も行列状（マトリクス状）に配置されている。このように、配線基板２の実装面側に、複数の外部端子（半田ボール４、ランド２ＬＤ）を行列状に配置する半導体装置を、エリアアレイ型の半導体装置と呼ぶ。エリアアレイ型の半導体装置は、配線基板２の実装面（下面２ｂ）側を、外部端子の配置スペースとして有効活用することができるので、外部端子数が増大しても半導体装置の実装面積の増大を抑制することが出来る点で好ましい。つまり、高機能化、高集積化に伴って、外部端子数が増大する半導体装置を省スペースで実装することができる。
【００２３】
また、半導体装置１は、配線基板２上に搭載される半導体チップ３を備えている。図４に示すように、半導体チップ３のそれぞれは、表面（主面、上面）３ａ、表面３ａとは反対側の裏面（主面、下面）３ｂ、および、表面３ａと裏面３ｂとの間に位置する側面３ｓを有し、図３に示すように平面視において配線基板２よりも平面積が小さい四角形の外形形状を成す。図３に示す例では、半導体チップ３は、四つの側面３ｓのそれぞれが、配線基板２の四つの側面２ｓのそれぞれに沿って延びるように配線基板２の上面２ａの中央部に搭載されている。
【００２４】
また、図４に示すように、半導体チップ３の表面３ａには、複数のパッド（ボンディングパッド）３ＰＤが形成されており、本実施の形態では、複数のパッド３ＰＤが表面３ａの各辺に沿って（側面３ｓに沿って）形成されている。また、図４に示す例では、半導体チップ３は、表面３ａが配線基板２の上面２ａと対向配置された状態で、配線基板２上に搭載されている。このような搭載方式は、フェイスダウン実装方式、あるいはフリップチップ接続方式と呼ばれる。
【００２５】
半導体チップ３（詳しくは、半導体チップ３の基材）は、例えばシリコン（Ｓｉ）から成る。また、表面３ａには、半導体チップ３の基材および配線を覆う絶縁膜が形成されており、複数のパッド３ＰＤのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、複数のパッド３ＰＤは、それぞれ金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。
【００２６】
また、図４に示すように、複数のパッド３ＰＤには、それぞれ突起電極３ＢＰが接続され、半導体チップ３の複数のパッド３ＰＤと、配線基板２の複数のボンディングパッド２ＰＤとは、複数の突起電極３ＢＰを介してそれぞれ電気的に接続されている。突起電極３ＢＰは、半導体チップ３の表面３ａ上に突出するように形成された金属部材であって、例えば、半田材からなる半田バンプ、あるいは、銅（Ｃｕ）やニッケル（Ｎｉ）からなる導体柱の先端面に半田膜を形成したピラーバンプを例示することができる。半導体チップ３の詳細については、後述する。
【００２７】
また、図４に示すように半導体チップ３と配線基板２の間には、アンダフィル樹脂（絶縁性樹脂）５が配置される。アンダフィル樹脂５は、半導体チップ３の表面３ａと配線基板２の上面２ａの間の空間を塞ぐように配置される。また、アンダフィル樹脂５は、絶縁性（非導電性）の材料（例えば樹脂材料）から成り、半導体チップ３と配線基板２の電気的接続部分（複数の突起電極３ＢＰの接合部）を封止するように配置される。このように、複数の突起電極３ＢＰの接続部を封止するようにアンダフィル樹脂５を配置することで、半導体チップ３と配線基板２の電気的接続部分に生じる応力を緩和させることができる。
【００２８】
また、図４に示す例では、半導体チップ３の裏面３ｂには、放熱板（ヒートスプレッダ）６が貼り付けられている。放熱板６は、例えば、配線基板２よりも熱伝導率が高い金属板であって、半導体チップ３で発生した熱を外部に排出する機能を備えている。また、放熱板６は、接着材（放熱樹脂）７を介して半導体チップ３の裏面３ｂに貼り付けられている。接着材７は、例えば、多数の金属粒子などを含有させることにより、アンダフィル樹脂５よりも熱伝導率が高くなっている。
【００２９】
また、図４に示す例では、放熱板６の周縁部は、配線基板２に接着固定されている。放熱板６の周縁部を配線基板２に接着固定することで、放熱板６の平面積を半導体チップ３の裏面３ｂの平面積よりも大きくしても安定的に固定できる。この結果、放熱板６の表面積を大きく取り放熱効率を向上させることができる。また、配線基板２の反りを抑制でき、完成した半導体装置１の実装信頼性を向上することもできる。
【００３０】
なお、図１〜図４に示す半導体装置１は、半導体チップ３の実装態様の一例であって種々の変形例がある。例えば、図４に示す放熱板６を半導体チップ３に取り付けない変形例がある。また、例えば、配線基板２のチップ搭載面である上面２ａと半導体チップ３の裏面３ｂとが対向する、所謂、フェイスアップ実装方式により半導体チップ３を配線基板２に搭載することもできる。また、フェイスアップ実装方式を適用する場合、配線基板２と半導体チップ３とを、図示しない複数の金属ワイヤを介して電気的に接続する場合がある。また、半導体チップ３の回路形成面および金属ワイヤによる接続部分を保護する観点から、半導体チップ３および複数の金属ワイヤを樹脂で覆い、封止する場合がある。また、例えば、半導体チップ３を図示しないリードフレームに搭載する変形例もある。
【００３１】
＜半導体チップ＞
次に、図３および図４に示す半導体チップについて説明する。図５は、図３に示す半導体チップの表面側を示す平面図である。また、図６は、図５のＡ−Ａ線に沿った拡大断面図である。
【００３２】
図５に示すように、半導体チップ３の平面形状は四角形である。半導体チップ３の一辺の長さは、例えば７ｍｍ〜２０ｍｍ程度である。また、図６に示す半導体チップ３の厚さ、すなわち、表面３ａから裏面３ｂまでの距離は、例えば２５０μｍ〜８００μｍ程度である。なお、図６に示す半導体基板３１上に積層された複数の配線層の総厚は、１μｍ〜数μｍ程度であって、半導体チップ３全体の厚さと比較して１／５０以下程度である。図６では、配線層の構造を見易くするため、配線層の部分を拡大して示している。
【００３３】
また、半導体チップ３は、図６に示すように、例えばシリコン（Ｓｉ）からなる基材である半導体基板３１を有し、半導体基板３１の主面（半導体素子形成面）３１ａには、半導体素子層３１ｂが設けられ、半導体素子層３１ｂには、例えばトランジスタやダイオードなど、図示しない複数の半導体素子が形成されている。半導体素子層３１ｂに形成される複数の半導体素子は主面３１ａに形成される配線（チップ配線）３２を介してパッド３ＰＤにそれぞれ電気的に接続されている。
【００３４】
なお、本実施の形態では、半導体基板３１の一方の面に形成された半導体素子形成面を主面３１ａとして説明する。一方、半導体チップ３の表面３ａは、半導体基板３１の主面３１ａ側に位置する露出面である。
【００３５】
配線３２は、例えば、銅（Ｃｕ）からなる埋め込み配線である。埋め込み配線は、主面３１ａ側に形成される絶縁層３３に溝あるいは孔を形成し、この溝あるいは孔に銅などの導電性金属材料を埋め込んだ後、表面を研磨して配線を形成する、所謂、ダマシン技術により形成される。配線３２は、複数の配線層に形成され、層間導電路となるビアを介して、各配線層の配線３２が電気的に接続される。また、配線３２を含む配線経路の一方の端部は半導体素子に接続され、他方の端部はパッド３ＰＤに電気的に接続される。半導体チップ３では、複数の配線層が積層されることにより、上記した配線経路の引き回しスペースが確保されている。
【００３６】
また、絶縁層３３は、各配線層の複数の配線３２の間、あるいは積層される配線層の間を電気的に絶縁する、絶縁膜である。配線層に含まれる絶縁層は、一般に、酸化シリコン（ＳｉＯ２）などの半導体化合物からなる無機絶縁層から成る。基材である半導体基板３１との密着性を向上させる観点から、半導体化合物を用いることが好ましい。しかし、近年、半導体チップ（半導体装置）に形成される集積回路の集積度の向上に伴い、半導体チップに形成した回路内に発生するノイズを防止する重要性が増している。このノイズは、例えば、複数層に積層された配線３２間、あるいは、配線３２と半導体素子の間に寄生容量が発生することにより生じる。そこで、本実施の形態では、各配線層の配線３２の間に配置される層間絶縁膜として、ＳｉＯ２よりも比誘電率が低い低誘電率材料からなる絶縁層３３を用いている。
【００３７】
絶縁層３３を構成する材料としては、例えば、ＳｉＯＣ、ＳｉＯＦ、ＳｉＬＫ、ＳｉＣＮ、メチル基を含有するＳｉＯ２、ＭＳＱ（Methyl Silses Quioxane）等が含まれる。これらの低誘電率材料からなる絶縁層は、いずれもＳｉＯ２からなる絶縁層（比誘電率３．９〜４程度）よりも比誘電率が低い。これにより、各配線層に配置される配線３２の間に寄生容量が発生することを防止ないしは抑制することができる。つまり、ノイズの発生を防止ないしは抑制することができる。
【００３８】
主面３１ａ上に積層された複数の配線層のうち、主面３１ａから最も離れている最表面配線層には、パッド３ＰＤが形成されている。パッド３ＰＤは、例えばアルミニウム（Ａｌ）からなり、主面３１ａを保護するパッシベーション膜となる絶縁層（表面絶縁層）３４に覆われている。この絶縁層３４は、絶縁層３３との密着性を向上させる観点からは、絶縁層３３と同種の材料とすることもできるが、絶縁層３４については層間絶縁膜である絶縁層３３と比較して、半導体チップ３内のノイズに与える影響が相対的に低いので、例えば、ＳｉＯ２などの半導体酸化物、あるいはＳｉＮなどの半導体窒化物とすることもできる。この場合、絶縁層３３の比誘電率は絶縁層３４の比誘電率よりも低くなる。
【００３９】
また、パッド３ＰＤを半導体チップ３の外部端子とするため、絶縁層３４の一部に開口部が形成され、パッド３ＰＤの一部は、開口部において、絶縁層３４から露出している。このパッド３ＰＤの開口部から露出する部分に、突起電極３ＢＰが形成されている。図６に示す例では、突起電極３ＢＰは、例えば銅（Ｃｕ）などの金属材料を柱状に形成した柱状電極（銅ピラー電極）である。ただし、突起電極３ＢＰは、図６に示す例の他、種々の変形例がある。例えば、図６に示す柱状電極に代えて、金からなるワイヤの端部を球状に溶融させて、パッド３ＰＤの表面に圧着する、所謂スタッドバンプをパッド３ＰＤ上に形成しても良い。
【００４０】
また、複数のパッド３ＰＤが配置される領域の周囲には、パッド３ＰＤが配置される領域を連続的に取り囲むように、金属部材が形成されている。この金属部材は、シールリング（ガードリングとも呼ぶ）３ＧＲと呼ばれ、配線３２およびパッド３ＰＤと同種の金属からなる導体パターンであって、絶縁層３３の表面から半導体素子層３１ｂに向かって延在している。また、図５に示すように、シールリング３ＧＲは、平面視において、半導体チップ３の中央部を連続的に囲むように、半導体チップ３の周縁部に配置されている。複数のパッド３ＰＤのそれぞれは、平面視において、シールリング３ＧＲよりも内側に配置されている。言い換えれば、シールリング３ＧＲは、複数のパッド３ＰＤよりも半導体チップ３の周縁部側に形成されている。これにより、半導体チップ３の外部からのノイズ（例えば静電気）が、半導体チップ３の主要回路に伝搬されることを防止ないしは抑制することができる。また、シールリング３ＧＲを形成することにより、水分などが、シールリング３ＧＲの内側に侵入することを防止ないしは抑制することができる。
【００４１】
また、主面３１ａ上の周端部（チップ端部）には、パッド３ＰＤと同種の金属（本実施の形態ではアルミニウム）からなる金属パターン（導電性部材）ＭＰが、複数配置されている。複数の金属パターンＭＰには、後述する本実施の形態の半導体装置の製造方法において、ＴＥＧ（Test Element Group）と呼ばれる、ウエハ段階でおこなうテスト用（素子評価用）の金属パッドが含まれる。
【００４２】
ＴＥＧなどの金属パターンＭＰは、半導体チップ３の製造段階における評価用の素子なので、半導体チップ３に形成された回路とは電気的に分離されている。また、金属パターンＭＰは、平面視において、シールリング３ＧＲよりも周縁部側、言い換えればシールリング３ＧＲと半導体チップ３の側面３ｃの間に形成されている。図５に示す例では、半導体チップ３の周縁部を構成する各辺に沿って、それぞれ複数の金属パターンＭＰが形成されている。半導体チップ３の周縁部に評価用の素子を含む複数の金属パターンＭＰが残存する理由は、後述する。
【００４３】
＜半導体装置の製造方法＞
次に、図１〜図４を用いて説明した半導体装置１の製造工程について説明する。図７は、図１〜図４を用いて説明した半導体装置の製造工程の概要を示す説明図である。また、図８は、図７に示す半導体チップ準備工程に含まれるサブ工程を示す説明図である。また、図９は、図８に示す半導体ウエハ準備工程で準備する半導体ウエハの表面側の平面図である。図７に示す例では、本実施の形態の半導体装置の製造方法には、基板準備工程、半導体チップ準備工程、半導体チップ搭載工程、封止工程、放熱板搭載工程、ボールマウント工程、および個片化工程が含まれている。本セクションでは、図７に示す工程フローに沿って半導体装置の組立工程のフローを説明する前に、図８に示すフローに沿って半導体チップ準備工程について説明する。
【００４４】
＜半導体チップ準備工程＞
図７に示す半導体チップ準備工程には、複数のチップ領域ＤＶｐ（図９参照）のそれぞれに、半導体素子を含む回路が形成された半導体ウエハを準備する半導体ウエハ準備工程、および、チップ領域ＤＶｐの間のダイシング領域ＤＣｐに沿って半導体ウエハを切断し、チップ領域ＤＶｐ毎に分割するダイシング工程が含まれる。また、図８に示す半導体ウエハ準備工程には、半導体基板を準備する半導体基板準備工程、半導体基板の半導体素子形成面に半導体素子を含む回路を形成する回路形成工程、および半導体基板に形成された回路の評価を行うテスト工程が含まれる。
【００４５】
図８に示す半導体ウエハ準備工程では、図９〜図１２に示すウエハ（半導体ウエハ）ＷＨを準備する。図１０は、図９に示す複数のチップ領域のうちの２個分を拡大して示す拡大平面図である。また、図１１は、図１０のＡ部をさらに拡大した拡大平面図である。また、図１２は、図１０のＢ−Ｂ線に沿った拡大断面図である。なお、図１２では、半導体基板３１上に形成される配線層が複数の層から成る積層膜であることを示すため、図１２に示すＸ方向に対するＺ方向の長さが長くなるように表示上の比率（以下、アスペクト比と記載する）を調整している。例えば図１２に示す例では、半導体基板３１の主面３１ａからウエハＷＨの表面３ａまでの距離は、１μｍ〜数μｍ程度である。一方、ダイシング領域ＤＣｐのＸ方向における幅は、２５０μｍ〜３５０μｍ程度である。以下、図１２に示すウエハＷＨに対応する図面（後述する図１３および図１４）については、同様にアスペクト比を調整して示す。また、前述した図６についても同様にアスペクト比を調整して示している。
【００４６】
本実施の形態で準備するウエハＷＨは、略円形の平面形状を有する表面３ａおよび表面３ａの反対側に位置する裏面３ｂ（図１２参照）を有している。なお、ウエハＷＨの表面３ａおよび裏面３ｂは、図６に示す半導体チップ３の表面３ａおよび裏面３ｂに、それぞれ対応している。
【００４７】
また、ウエハＷＨは、複数のチップ領域ＤＶｐを有し、各チップ領域ＤＶｐは、それぞれ図５および図６に示す半導体チップ３に相当する。したがって、複数のチップ領域ＤＶｐのそれぞれには、図６を用いて説明した、半導体素子、配線３２、絶縁層３３、パッド３ＰＤ、絶縁層３４が形成されている。また、パッド３ＰＤ上には、突起電極３ＢＰが形成されている。
【００４８】
また、複数のチップ領域ＤＶｐのうちの隣り合うチップ領域ＤＶｐの間には、ダイシング領域ＤＣｐが形成されている。言い換えれば、図１０〜図１２に示すように、ダイシング領域ＤＣｐは、平面視においてチップ領域ＤＶｐ１と、チップ領域ＤＶｐ１の隣に設けられたチップ領域ＤＶｐ２と、の間に設けられている。ダイシング領域ＤＣｐは格子状に配置されている。言い換えれば、ウエハＷＨの表面３ａは、ダイシング領域ＤＣｐによって、それぞれの平面形状が四角形である、複数のチップ領域ＤＶｐに区画されている。
【００４９】
ダイシング領域ＤＣｐは、図８に示すダイシング工程において、切断が施される予定領域である。ただし、ダイシング領域ＤＣｐとは、チップ領域ＤＶｐに形成された回路と電気的に分離された部分の呼称である。したがって、ダイシング工程では、ダイシング領域ＤＣｐの全体を必ず除去する必要はない。詳細は後述するが、例えば本実施の形態では、図８に示すダイシング工程において、ダイシング領域ＤＣｐの延在方向に沿ってダイシング領域ＤＣｐの一部が除去され、他の一部は除去されない。
【００５０】
また、本実施の形態では、チップ領域ＤＶｐとダイシング領域ＤＣｐとの間に、シールリング３ＧＲが形成されている。言い換えれば、シールリング３ＧＲに囲まれた領域がチップ領域ＤＶｐであって、隣り合うシールリング３ＧＲの間の領域がダイシング領域ＤＣｐである。更に言い換えれば、平面視において、チップ領域ＤＶｐとダイシング領域ＤＣｐとの境界は、シールリング３ＧＲによって区画される。
【００５１】
また、ダイシング領域ＤＣｐには、複数の金属パターンＭＰが形成されている。この複数の金属パターンＭＰのうち、少なくとも一部には、チップ領域ＤＶｐ内に形成される半導体素子や配線３２などが正しく形成されているか否かを評価するためのテストに用いるＴＥＧパターンが含まれる。なお、ダイシング領域ＤＣｐに形成される金属パターンとしては、前記したＴＥＧの他、写真製版技術を用いて配線パターンを形成する際に位置決めに用いるマークと呼ばれる金属パターンを形成する場合もあるが、本実施の形態では図示を省略し、代表して金属パターンＭＰを示している。
【００５２】
ＴＥＧパターンは、図８に示す回路形成工程における各要素を評価するための素子である。このため、図１２に示す半導体基板３１の半導体素子層３１ｂのうち、ダイシング領域ＤＣｐと厚さ方向に重なる位置には、評価用の半導体素子が形成される。また、半導体基板３１の主面３１ａ上に積層される複数の配線層には、評価用の半導体素子および金属パターンＭＰと電気的に接続された配線３２ｔが形成されている。
【００５３】
ところで、図１１および図１２に示すように、本実施の形態では、複数の金属パターンＭＰは、一つのダイシング領域ＤＣｐに複数列で配置されている。図１１および図１２に示す例では、複数の金属パターンＭＰは、３列で配置されている。
【００５４】
詳しくは、複数の金属パターンＭＰには、チップ領域ＤＶｐ１の最も近くの列（パターン列）ＰＬ１に配列される、複数の金属パターン（第１列目パターン）ＭＰ１が含まれる。また、複数の金属パターンＭＰには、金属パターンＭＰ１よりもチップ領域ＤＶｐ１から離れた位置に配置された複数の金属パターン（第２列目パターン）ＭＰ２が含まれる。また、複数の金属パターンＭＰには、チップ領域ＤＶｐ３の最も近くの列（パターン列）ＰＬ３に配列される、複数の金属パターン（第３列目パターン）ＭＰ３が含まれる。
【００５５】
また、図１１および図１２に示す実施態様は以下のように表現することもできる。すなわち、複数の金属パターンＭＰ１が形成されている列ＰＬ１と、複数の金属パターンＭＰ３が形成されている列ＰＬ３の間には、列ＰＬ２が設けられ、列ＰＬ２には、複数の金属パターンＭＰ２が形成されている。
【００５６】
ＴＥＧパターンなどの金属パターンＭＰは、半導体チップ３（図５参照）の製造工程において使用する部材であり、半導体チップ３が完成した後には使用されない。したがって、本実施の形態のように、ダイシング領域ＤＣｐに金属パターンＭＰを配置すれば、製造工程中に切断されてしまう領域が評価用素子の配置スペースとして活用される。この場合、チップ領域ＤＶｐに評価用の素子を形成しなくても良いのでチップ領域ＤＶｐの平面積を低減できる。この結果、ウエハＷＨの表面３ａにおいて、半導体チップ３の取得可能数が増加する。
【００５７】
ところが、半導体装置に対する高機能化の要求に応えるため、半導体チップ３が備える半導体素子を含む回路の数が増加させられる傾向がある。半導体チップ３が備える回路の数が増加すると、回路の数に伴って評価用の素子の数を増加させる必要がある。また、半導体チップ３が備える回路の数が増加すると、チップ領域ＤＶｐの平面積も大きくさせる必要がある。
【００５８】
上記のように、ウエハＷＨに設けられるチップ領域ＤＶｐの平面積が大きくなると、ウエハＷＨの表面３ａにおけるチップ領域ＤＶｐの占有面積が大きくなる。言い換えれば、ウエハＷＨの表面３ａにおけるダイシング領域ＤＣｐの占有面積は相対的に小さくなる。また、ＴＥＧパターンのそれぞれの平面積のそれぞれは、テスト工程の要求に応じて決定されるので、ＴＥＧパターンの平面積を大幅に小さくすることは難しい。このため、複数のチップ領域ＤＶｐのそれぞれの周囲に、多数の金属パターンＭＰを配置するスペースを確保する必要がある。
【００５９】
そこで、本実施の形態では、図１１に示すように、一つのダイシング領域ＤＣｐに対して、複数の金属パターンＭＰが複数列に亘って配列されている。この場合、一つのダイシング領域ＤＣｐに複数の金属パターンＭＰを一列で配列する場合よりも、チップ領域ＤＶｐの周囲に多くの金属パターンＭＰを形成することができる。
【００６０】
また、本実施の形態では、金属パターンＭＰの平面積および配置間隔を小さくして、ダイシング領域ＤＣｐの平面積の増大を抑制している。例えば、図１１に示す例では、金属パターンＭＰは、四角形の平面形状であって、一辺の長さは、それぞれ６０μｍ程度である。また、隣り合う金属パターンＭＰの離間距離、例えば金属パターンＭＰ１と金属パターンＭＰ２の離間距離（距離Ｌ２）は５０μｍ〜６０μｍ程度である。図１１に示す例では、複数の金属パターンＭＰはそれぞれ等間隔で配置されている。このため、列ＰＬ１および列ＰＬ２の離間距離（距離Ｌ２）と、列ＰＬ２および列ＰＬ３の離間距離（距離Ｌ３）は等しい。また、各列の配列方向（図１１ではＹ方向）において、隣り合う金属パターンＭＰの離間距離もそれぞれ５０μｍ〜６０μｍ程度である。
【００６１】
また、本実施の形態では、後述するように、複数の金属パターンＭＰのうち、列ＰＬ１に形成される金属パターンＭＰ１、および列ＰＬ３に形成される金属パターンＭＰ３は、図８に示すダイシング工程において除去されない。したがって、図１１に示すように列ＰＬ１に形成される金属パターンＭＰ１とチップ領域ＤＶｐ１の間隔（距離Ｌ１）を小さくできる。すなわち、金属パターンＭＰ１とチップ領域ＤＶｐ１の間隔（距離Ｌ１）は、金属パターンＭＰ１と金属パターンＭＰ２の間隔（距離Ｌ２）よりも小さい。また、金属パターンＭＰ１とチップ領域ＤＶｐ１の間隔（距離Ｌ１）は、金属パターンＭＰ２とチップ領域ＤＶｐ２の間隔（距離Ｌ４）よりも小さい。
【００６２】
同様に、本実施の形態では、列ＰＬ３に形成される金属パターンＭＰ３とチップ領域ＤＶｐ２の間隔（距離Ｌ５）を小さくできる。すなわち、金属パターンＭＰ３とチップ領域ＤＶｐ２の間隔（距離Ｌ５）は、金属パターンＭＰ３と金属パターンＭＰ２の間隔（距離Ｌ３）よりも小さい。また、金属パターンＭＰ３とチップ領域ＤＶｐ２の間隔（距離Ｌ５）は、金属パターンＭＰ２とチップ領域ＤＶｐ１の間隔（距離Ｌ６）よりも小さい。
【００６３】
上記のようにダイシング工程において除去されない金属パターンＭＰとチップ領域ＤＶｐの距離を小さくすることで、ダイシング領域ＤＣｐの面積の増大を抑制できる。
【００６４】
図９〜図１２に示すウエハＷＨは、以下のように形成する。まず、図８に示す半導体基板準備工程では、基材となる略円形の半導体基板３１（図１２参照）を準備する。半導体基板３１は、例えばシリコン（Ｓｉ）から成る円形の板であって、図１２に示す主面３１ａおよび主面３１ａの反対側の裏面３ｂを有している。
【００６５】
次に、図８に示す回路形成工程では、図１２に示すように、複数のチップ領域ＤＶｐのそれぞれの主面３１ａ側に、半導体素子層３１ｂから絶縁層３４までを形成する。すなわち、半導体基板３１の主面３１ａに、複数の半導体素子およびこれに電気的に接続される複数の配線層を積層し、回路を形成する。この時、ダイシング領域ＤＣｐには、チップ領域ＤＶｐ内に形成する各部材と同じタイミングで、配線３２ｔや金属パターンＭＰが形成される。また、チップ領域ＤＶｐの周縁部には、平面形状が四角形のチップ領域ＤＶｐの外縁に沿って、複数の配線層を貫通するように、シールリング３ＧＲが形成される。シールリング３ＧＲを構成する金属パターンは、チップ領域ＤＶｐ内に形成する各部材と同じタイミングで、配線層毎に形成される。
【００６６】
チップ領域ＤＶｐに形成される半導体素子やパッド３ＰＤ、配線３２、絶縁層３３、および絶縁層３４などの各部材を形成する詳細な方法は、特に限定されず、例えば、半導体ウエハに集積回路を形成する公知の方法を用いることができるので、詳細な説明は省略する。
【００６７】
次に、チップ領域ＤＶｐ内に形成した半導体素子や配線などの各パターンが正しく形成されているか否かを評価するためのテストを行う。本工程では、例えば、ウエハＷＨの表面３ａにおいて絶縁層３４から露出する、金属パターンＭＰに図示しないプローブ端子を接触させて、金属パターンＭＰに電気的に接続されるテスト用の半導体素子の電気的特性を確認する。
【００６８】
次に、ウエハＷＨの表面３ａにおいて、絶縁層３４から露出するパッド３ＰＤの露出面に突起電極３ＢＰを形成する。図１２に示すように柱状の突起電極３ＢＰは、例えば以下のように形成される。すなわち、ウエハＷＨの表面３ａを覆うように図示しないレジスト膜を形成した後、レジスト膜に貫通孔を形成する。この時、貫通孔の一方の端部において、パッド３ＰＤがレジスト膜から露出する。次に、レジスト膜に形成された貫通孔内に、例えば銅（Ｃｕ）などの金属を形成する。貫通孔に金属を埋め込む方法としては、例えばめっき法などの成膜技術を例示することができる。次に、レジスト膜を除去すれば、柱状の突起電極３ＢＰを形成することができる。図１２では図示を省略したが、突起電極３ＢＰの最上層に、半田材から成る金属層を形成する場合もある。この場合、図７に示す半導体チップ搭載工程で、突起電極３ＢＰと配線基板側の端子とを容易に接続することができる。なお、本工程は、前記した金属パターンＭＰを用いたテスト工程の前に実施しても良い。
【００６９】
また、図１２では、パッド３ＰＤ上に柱状の突起電極３ＢＰを形成する例を示しているが、突起電極３ＢＰの形状は、柱状以外にも種々の変形例を適用できる。例えば、突起電極３ＢＰの形成技術として、金属ワイヤの先端を溶融させてボールを形成した後、該ボールをパッド３ＰＤに接合させる、所謂、ボールボンディング技術を用いることができる。この場合、突起電極３ＢＰの形状は、ボールをパッド３ＰＤに接合する際に用いるキャピラリの形状に倣った形になる。ボールボンディング技術を用いて形成された突起電極３ＢＰは、スタッドバンプと呼ばれる。
【００７０】
また、本実施の形態に対する変形例として、半導体チップ３（図４参照）と配線基板２（図４参照）とを図示しないワイヤで接続する場合には、突起電極３ＢＰを形成する工程を省略することができる。
【００７１】
次に、図８に示すダイシング工程では、図９に示すウエハＷＨをダイシング領域ＤＣｐに沿って切断し、チップ領域ＤＶｐ毎に分割する。ウエハＷＨを切断する方法としては、ダイシング領域ＤＣｐに切削加工を施して切断する切削加工処理方法、ダイシング領域ＤＣｐにレーザを照射して溶断するレーザ照射処理方法、あるいはレーザ照射処理方法と切削加工処理方法とを併用する方法などを用いることができる。レーザ照射処理方法では、レーザのエネルギーによって、ウエハＷＨのダイシング領域ＤＣｐに配置されている部材を除去することで、ウエハＷＨを切断する。一方、切削加工処理方法では、ダイシングブレードと呼ばれる円板形状の切削加工治具が、ダイシング領域ＤＣｐに沿って回転しながら走行することにより、ウエハＷＨが切断される。本実施の形態では、代表例として、レーザ照射処理と切削加工処理とを併用する方法を取り上げて説明する。
【００７２】
上記したように図１１に示すダイシング領域ＤＣｐに形成される複数の金属パターンＭＰのそれぞれは、半導体チップ３（図５参照）の製造工程で使用するものなので、本工程では、全ての金属パターンＭＰを取り除くことが好ましい。ところが、本実施の形態のように金属パターンＭＰがダイシング領域ＤＣｐに複数列で配置されている場合、以下の課題があることが判った。
【００７３】
すなわち、金属パターンＭＰを複数列で配置する場合であっても、一枚のウエハＷＨからの半導体チップ３（図５参照）の取得数を向上させる観点からは、ウエハ領域ＤＣｐの幅はできる限り小さくすることが好ましい。この結果、複数列で配置される金属パターンＭＰのうち、最もチップ領域ＤＶｐに近い列に配置される金属パターンＭＰとチップ領域ＤＶｐとの離間距離（図１１に示す例では距離Ｌ１および距離Ｌ５）は、隣り合う金属パターンＭＰ同士の離間距離（図１１に示す例では、距離Ｌ２および距離Ｌ３）よりも小さくなる。
【００７４】
ダイシング工程において、全ての金属パターンＭＰを取り除くためには、図１１に示す列ＰＬ１とチップ領域ＤＶｐ１との間の領域、および列ＰＬ３とチップ領域ＤＶｐ２の間の領域の間を確実に除去する必要がある。しかし、距離Ｌ１および距離Ｌ５は、例えばそれぞれ２０μｍよりも小さいので、切断位置の位置合わせのマージンが小さい。このため、切断位置がずれると、金属パターンＭＰの一部が除去されず、個片化された半導体チップ３（図５参照）の周縁部において金属パターンＭＰの切断面が露出してしまう場合がある。また、一部が切断された金属パターンＭＰが絶縁層３３から脱落すると、金属異物になる。また、位置合わせが出来た場合でも、ダイシング工程後にチップ領域ＤＶｐの外側に残存する部分の体積が小さいので、チッピングやクラックが発生し易いことが判った。
【００７５】
本願発明者は、上記課題を解決する以下の技術を見出した。すなわち、ダイシング領域ＤＣｐに複数列で配置される金属パターンＭＰのうち、一部の列の金属パターンＭＰはダイシング工程で除去され、他の一部の列の金属パターンＭＰはダイシング工程で除去されずに残留する。言い換えれば、複数列で配置される金属パターンＭＰのうち、一部の列の金属パターンＭＰは、図５に示す半導体チップ３の一部として取り込まれる。
【００７６】
本実施の形態の例では、図１１に示すように３列で配置される金属パターンＭＰのうち、列ＰＬ２に形成された金属パターンＭＰ２はダイシング工程において除去され、かつ、列ＰＬ１に形成された金属パターンＭＰ１および列ＰＬ３に形成された金属パターンＭＰ３は除去されずに残留する。
【００７７】
本実施の形態の場合、図１１に示す距離Ｌ２および距離Ｌ３は、距離Ｌ１および距離Ｌ５よりも大きいので、切断位置の位置合わせのマージンが大きい。したがって、ダイシング工程で、金属パターンＭＰ１および金属パターンＭＰ３を傷つけることを抑制できる。また、チップ領域ＤＶｐの周縁部に残留させる金属パターンＭＰ１および金属パターンＭＰ３の損傷を抑制すれば、損傷した金属パターンＭＰ１および金属パターンＭＰ３の一部が金属異物となることを抑制できる。また、ダイシング工程後にチップ領域ＤＶｐの外側に残存する部分の体積が大きいので、チッピングやクラックが発生し難くなる。したがって、半導体チップ３（図４参照）を搭載した半導体装置１（図４参照）の信頼性を向上させることができる。
【００７８】
また、ダイシング工程で、金属パターンＭＰ１および金属パターンＭＰ３を除去しない場合には、金属パターンＭＰ１および金属パターンＭＰ３をそれぞれチップ領域DＶｐ側に近づけることができる。すなわち、距離Ｌ１および距離Ｌ５は、ダイシング加工時の加工マージンを考慮しなくても良いので、小さくすることができる。これにより、距離Ｌ２および距離Ｌ３を大きくする事ができるので、切断位置の位置合わせのマージンをさらに大きくすることができる。
【００７９】
以下、本実施の形態のダイシング工程について、詳細に説明する。図１３は、図１２に示す半導体ウエハの表面側からレーザを照射してダイシング領域の一部を除去した状態を示す拡大断面図である。
【００８０】
図１３に示すように、本実施の形態のダイシング工程は、ウエハＷＨの表面３ａ側からダイシング領域ＤＣｐに向かってレーザ光ＬＺを照射する、レーザ照射工程を含んでいる。レーザ照射工程では、図１２に示す列ＰＬ２に形成された金属パターンＭＰ２、および金属パターンに接続された配線３２ｔが除去される。また、レーザ照射工程では、図１３に示すように列ＰＬ１に形成された金属パターンＭＰ１および列ＰＬ３に形成された金属パターンＭＰ３には照射されない。また、レーザ照射工程では、金属パターンＭＰ１に接続される配線３２ｔおよび金属パターンＭＰ３に接続される配線３２ｔにもレーザ光ＬＺが照射されない。このため、金属パターンＭＰ１および金属パターンＭＰ３はレーザ照射工程の後、チップ領域ＤＶｐの隣に損傷の無い状態で残存する。
【００８１】
また、レーザ照射工程でレーザ光ＬＺが照射される被照射領域ＬＺｒの幅（ダイシング領域ＤＣｐの延在方向に対して直交する方向の長さ）は、図１２に示す金属パターンＭＰの幅よりも大きい。例えば図１３に示す例では、被照射領域ＬＺｒの幅は、７０μｍ〜８０μｍ程度である。一方、レーザ光ＬＺの照射幅は、被照射領域ＬＺｒの幅よりも狭く、例えば１０μｍ〜２０μｍ程度である。したがって、本実施の形態では、ダイシング領域ＤＣｐの被照射領域ＬＺｒに対して複数回に亘ってレーザ光ＬＺを照射する。これにより、被照射領域ＬＺｒの全体にレーザ光ＬＺが照射される。
【００８２】
このように、レーザ光ＬＺの照射幅が狭い場合、例えばダイシング領域ＤＣｐの全体にレーザ光ＬＺを照射しようとすれば、レーザ光ＬＺの照射回数が増大し、レーザ照射工程の作業効率が低下する。しかし、本実施の形態によれば、被照射領域ＬＺｒには、ダイシング領域ＤＣｐのうち、金属パターンＭＰ１および金属パターンＭＰ３が形成されている領域が含まれない。したがって、レーザ光ＬＺの照射回数を低減し、レーザ照射工程の作業効率を向上させることができる。
【００８３】
また、本実施の形態のレーザ照射工程では、ウエハＷＨを厚さ方向に切断はせず、半導体基板３１の主面３１ａが露出する程度の深さまでレーザ光ＬＺを照射する。なお、本実施の形態では、後述する切削加工工程において、レーザ光ＬＺが照射された被照射領域ＬＺｒに切削加工が施される。このため、本工程では、金属パターンＭＰ２、配線３２ｔおよび被照射領域ＬＺｒの絶縁層３３の大部分が除去されていれば良い。したがって、変形例としては、レーザ照射工程では、半導体基板３１の主面３１ａが露出せず、主面３１ａ近傍の絶縁層３３や配線３２ｔの一部が残留している場合もある。
【００８４】
ただし、本実施の形態のように、半導体基板３１の主面３１ａが露出する程度の深さまでレーザ光ＬＺを照射する実施態様は、下記の点で好ましい。
【００８５】
すなわち、本実施の形態では、上述したように、絶縁層３３に、ＳｉＯ２よりも比誘電率が低い低誘電率材料を用いている。この低誘電率材料は、一般にＳｉＯ２に比較して密度が低く、また、低誘電率材料の種類によっては、多孔質形状となっている。このため、絶縁層３３が構造的に脆弱である。また、積層された絶縁層３３の密着界面の接着力が弱い。このため、ダイシングブレードを、低誘電率材料からなる絶縁層３３に当接させて切断すると、絶縁層３３にクラックやチッピングが発生しやすい。クラックやチッピングが発生すると、絶縁層３３が剥離する場合がある。そして絶縁層３３の剥離が、チップ領域ＤＶｐ内まで進展すると、半導体チップの信頼性を低下させる原因となる。レーザ照射処理方法の場合、レーザ光ＬＺの照射幅を狭く絞ってエネルギーを集中させることができるので、切断領域の周囲にダメージが広がり難い。したがって、絶縁層３３のクラック、チッピング、あるいは剥離を抑制できる。
【００８６】
しかし、レーザ光ＬＺの照射幅を狭くすると、照射回数が増大するので、レーザ照射工程の処理時間が長くなる。そこで、本実施の形態では、ダイシングブレードを用いた切削加工では、損傷し易い部分（すなわち、半導体基板３１の主面３１ａ上に積層された絶縁層３３）をレーザで除去し、半導体基板３１自体はダイシングブレードで切削する。これにより、絶縁層３３のうち、ダイシング工程後に残留する部分の損傷を抑制し、かつ、作業効率を向上させることができる。また、レーザ照射工程では、半導体基板３１上に形成された絶縁層３３のうち、被照射領域ＬＺｒに形成されている部分が除去されていれば良い。したがって、半導体基板３１の主面３１ａ側の一部がレーザ照射により除去されていても良い。
【００８７】
また、図１４に示すように、本実施の形態のダイシング工程には、上記したレーザ照射工程の後、ダイシングブレードＤＢによりウエハＷＨを切削して切断する、切削加工工程が含まれる。本工程では、図１４に示すダイシングブレードＤＢを、図９に示すダイシング領域ＤＣｐの延在方向に沿って走行させる。ダイシングブレードＤＢは、円形の平面形状を有する板材である。ダイシングブレードＤＢを用いた切削加工工程では、複数の砥粒が固着された円の周縁部が、円周方向に回転しながら被加工物に押し付けられることで、被加工物が切削される。
【００８８】
また、本実施の形態では、ダイシングブレードＤＢが、列ＰＬ１に形成された金属パターンＭＰ１および列ＰＬ３に形成された金属パターンＭＰ３に接触しないようにウエハＷＨを切断する。また、絶縁層３３の損傷を抑制するためには、ダイシングブレードＤＢと絶縁層３３とが接触しない状態で半導体基板３１が切断されることが好ましい。したがって、図１４に示すように、ダイシングブレードＤＢの先端面の幅、言い換えれば切削加工領域の幅は、上記したレーザ照射工程における被照射領域の幅よりも狭い（小さい）。また、ダイシングブレードＤＢは、上記したレーザ照射工程により絶縁層３３のうち、被照射領域ＬＺｒに形成された溝内に挿入される。これにより、切削加工工程では、ダイシングブレードＤＢが絶縁層３３に接触することを抑制できる。
【００８９】
また、ダイシングブレードＤＢにより切削加工を施す場合、ダイシングブレードＤＢの先端面の幅が大きくなる程、被加工部の周囲に対する振動等の影響が大きくなる。したがって、被加工部に対する振動の影響を低減し、切削加工時の絶縁層３３の損傷を抑制する観点から、ダイシングブレードＤＢの先端面の幅は小さくすることが好ましい。
【００９０】
また、精度良く切削する観点から、切削加工工程では、ウエハＷＨが固定されていることが好ましい。図１４に示す例では、ウエハＷＨの裏面３ｂにダイシングテープＤＴを貼り付けた状態でウエハＷＨが切削される。ウエハＷＨの裏面３ｂをダイシングテープＤＴに接着固定することで、切削加工工程中におけるウエハＷＨの位置ずれを抑制できる。
【００９１】
また、切削加工工程では、ダイシングブレードＤＢを回転させながら、図９に示すダイシング領域ＤＣｐの延在方向に沿って移動させる（走らせる）。これにより、ウエハＷＨは、格子状に設けられたダイシング領域ＤＣｐに沿って切断され、チップ領域ＤＶｐ毎に分割される。分割された複数のチップ領域ＤＶｐのそれぞれは、図５に示す半導体チップ３に相当する。
【００９２】
＜基板準備工程＞
次に、図７に示すフローに沿って、図１〜図４に示す半導体装置の組立工程について説明する。図１５は、図７に示す基板準備工程で準備する配線基板のチップ搭載面側を示す平面図である。図７に示す基板準備工程では、図１５を用いて説明した配線基板２を準備する。図１５に示す配線基板２は、図１〜図４を用いて説明した配線基板２と同じ物である。本実施の形態に対する変形例としては、複数個の製品を一括して組み立てる、所謂、多数個取り基板を用いて組み立てる場合もあるが、本実施の形態では、一例として、製品を個別に組み立てる実施態様について説明する。
【００９３】
配線基板２は、チップ搭載面である上面２ａ、上面２ａとは反対側の下面２ｂ（図４参照）、および上面２ａと下面２ｂの間に配置された側面２ｓを有し、平面視において四角形の外形形状を成す。
【００９４】
また、配線基板２の上面２ａ側は、ソルダレジスト膜（絶縁膜）２ｅ１に覆われ、ソルダレジスト膜２ｅ１に形成された開口部において、複数のボンディングパッド２ＰＤが露出している。ボンディングパッド２ＰＤは、図６に示す半導体チップ３に形成された複数の突起電極３ＢＰを電気的に接続するために形成されたインタフェース用の端子である。図７に示す半導体チップ搭載工程において、突起電極３ＢＰとボンディングパッド２ＰＤとを接続し易くする観点から、ボンディングパッド２ＰＤの露出面に、図示しない半田材を形成しておくことが好ましい。
【００９５】
複数のボンディングパッド２ＰＤのそれぞれは、図４を用いて説明したように、配線基板２の下面２ｂ側に形成されたランド２ＬＤに電気的に接続されている。ただし、本工程の段階では、図４に示す半田ボール４は接続されておらず、ランドＬＤが露出している。配線基板２の上記以外の構造は、既に図１〜図４を用いて説明した通りなので、重複する説明は省略する。
【００９６】
＜半導体チップ搭載工程＞
次に、図７に示す半導体チップ搭載工程では、図１６に示すように、配線基板２の上面２ａ側に半導体チップ３を搭載する。図１６は、図１５に示す配線基板上に半導体チップを搭載した状態を示す断面図である。本工程では、半導体チップ３を配線基板２上に固定する。図１６に示す例では、半導体チップ３の表面３ａと配線基板２の上面２ａとが対向する、所謂、フェイスダウン実装方式により、配線基板２上に半導体チップ３を搭載する。
【００９７】
フェイスダウン実装方式の場合、半導体チップ工程において、半導体チップ３が有する複数のパッド３ＰＤと、配線基板２が有する複数のボンディングパッド２ＰＤとは、突起電極３ＢＰを介して、それぞれ電気的に接続される。また、本工程の段階では、半導体チップ３は、複数の突起電極３ＢＰを介して配線基板２上に固定される。
【００９８】
＜封止工程＞
次に、図７に示す封止工程では、図１７に示すように、半導体チップ３と配線基板２とを電気的に接続する接続部分を樹脂で封止する。図１７は、図１６に示す配線基板と半導体チップの間に樹脂を配置して半導体チップと配線基板の接続部分を封止した状態を示す断面図である。
【００９９】
本実施の形態では、図１７に示すように、半導体チップ３の側面３ｓの外側にノズルＮＺを配置して、ノズルＮＺからアンダフィル樹脂５を吐出する。ノズルＮＺから吐出されるアンダフィル樹脂５は液体である。このため、半導体チップ３の近傍に液体のアンダフィル樹脂５を吐出すると、アンダフィル樹脂５は、毛細管現象によって、半導体チップ３と配線基板２の間に入り込む。これにより、アンダフィル樹脂５は、半導体チップ３の表面３ａと配線基板２の上面２ａの間の空間を塞ぐように配置される。また、半導体チップ３のパッド３ＰＤ、突起電極３ＢＰ、金属パターンＭＰおよび配線基板２のボンディングパッド２ＰＤは、それぞれアンダフィル樹脂５に封止される。
【０１００】
次に、アンダフィル樹脂５にエネルギーを加えて、アンダフィル樹脂５を硬化させる。例えば、アンダフィル樹脂５には、熱硬化性樹脂成分が含まれており、アンダフィル樹脂５を加熱することで、この熱硬化性樹脂成分を硬化させることができる。
【０１０１】
なお、本実施の形態では、半導体チップ３と配線基板２とを電気的に接続する接続部分を樹脂で封止する方法として、半導体チップ３を配線基板２上に搭載した後でアンダフィル樹脂５を注入する、後注入方式について説明した。しかし、半導体チップ３と配線基板２とを電気的に接続する接続部分を樹脂で封止する方法には種々の変形例がある。
【０１０２】
例えば、図７に示す半導体チップ搭載工程の前に、半導体チップ３を搭載する予定領域であるチップ搭載領域上に、フィルム状、あるいはペースト状の絶縁材料（図示は省略）を予め塗布しておき、この絶縁材料上から半導体チップ３を押し付けて搭載する方式を適用することもできる。このように半導体チップ３よりも前に樹脂材料を塗布しておく方式は、先塗布方式と呼ばれる。この場合、封止工程では、絶縁材料を硬化させる処理が行われる。
【０１０３】
＜放熱板搭載工程＞
次に、図７に示す放熱板搭載工程では、図１８に示すように、半導体チップ３の裏面３ｂに放熱板６を貼り付ける。図１８は、図１７に示す配線基板に放熱板を搭載した状態を示す断面図である。
【０１０４】
本工程では、例えば、半導体チップ３の裏面３ｂに接着材（放熱樹脂）７を塗布した後、放熱板６を貼り付ける。また、図１８に示す例では、放熱板６の周縁部には配線基板２と対向配置される下面側に接着材が塗布されており、放熱板６の周縁部は、接着材を介して配線基板２に接着固定される。
【０１０５】
＜ボールマウント工程＞
次に、図７に示すボールマウント工程では、図１９に示すように、配線基板２の実装面である下面２ｂ側に、複数の半田ボール４を取り付ける。図１９は、図１８に示す配線基板の実装面に複数の半田ボールを接続した状態を示す断面図である。
本工程では、配線基板２の上下を反転させて、配線基板２の下面２ｂに形成されたランド２ＬＤの露出面に半田ボール４を配置する。そして、配線基板２に対してリフロー処理（加熱して半田成分を溶融接合させた後、冷却する処理）を施すことにより半田ボール４が取り付けられる。
【０１０６】
以上の各工程により、図１〜図４を用いて説明した半導体装置１が得られる。その後、外観検査や電気的試験など、必要な検査、試験を行い、出荷、あるいは、図示しない実装基板に実装する。
【０１０７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。上記実施の形態の説明中にも種々の変形例について説明したが、以下では、上記以外の代表的な変形例について説明する。
【０１０８】
＜変形例１＞
例えば、上記実施の形態では、半導体チップの例として、平面視において、表面３ａの周縁部の各辺に沿って、複数の電極が配列された半導体チップ３について説明した。しかし、例えば、図２０〜図２２に示す半導体チップ３Ａのように、表面３ａに複数の電極が行列状に形成されている場合もある。図２０は、図５に対する変形例である半導体チップの表面側の平面図である。また、図２１および図２２は、それぞれ図２０に示すＡ−Ａ線、Ｂ−Ｂ線に沿った拡大断面図である。
【０１０９】
半導体チップ３Ａは、表面３ａにおいて、複数の突起電極３ＢＰが行列状に配置されている点で、図５に示す半導体チップ３と相違する。また、突起電極３ＢＰは、例えば半田材により形成されており、この点でも半導体チップ３とは相違する。また、半導体チップ３Ａは、パッド３ＰＤ上に再配線ＲＤＬが接続されている点で、図６に示す半導体チップ３と相違する。
【０１１０】
半導体チップ３Ａは、パッド３ＰＤに再配線ＲＤＬを形成することにより、平面視において、パッド３ＰＤとは異なる位置に突起電極３ＢＰを形成することができる。ただし、図２１に示すように、パッド３ＰＤと厚さ方向に重なる位置に突起電極３ＢＰが形成される場合もある。
【０１１１】
再配線ＲＤＬは、例えば銅（Ｃｕ）を主成分とする銅膜、ニッケル（Ｎｉ）を主成分とするニッケル膜が順に積層された、積層金属膜になっている。また、突起電極３ＢＰの接続部分には、半田との接続特性を向上させる観点から、金（Ａｕ）を主成分とする金膜が形成されている。
【０１１２】
また、再配線ＲＤＬは、例えばポリイミドなどの樹脂膜である絶縁膜ＰＦ１および絶縁膜ＰＦ２に覆われている。絶縁膜ＰＦ１は再配線ＲＤＬの下層に配置され、絶縁膜ＰＦ２は、再配線ＲＤＬの上層に配置されている。このように、再配線ＲＤＬを絶縁膜ＰＦ１および絶縁膜ＰＦ２で挟むことで、再配線ＲＤＬは保護される。また、再配線ＲＤＬと配線３２の間に絶縁膜ＰＦ１を介在させることで、配線３２に対する電気的な影響を低減できる。
【０１１３】
半導体チップ３Ａが有する再配線ＲＤＬ、絶縁膜ＰＦ１、絶縁膜ＰＦ２、および突起電極３ＢＰは、図８に示すダイシング工程よりも前に形成される。このため、半導体チップ３Ａのようにパッド３ＰＤ上に再配線ＲＤＬが接続されているタイプの半導体チップは、ＷＰＰ（Wafer Process Package）と呼ばれる。
【０１１４】
詳しくは、図８に示すテスト工程の後、絶縁膜ＰＦ１を形成する。次に絶縁膜ＰＦ１に開口部を形成し、開口部において、パッド３ＰＤの少なくとも一部を露出させる。次に、パッド３ＰＤの露出面上、および絶縁膜ＰＦ１上に再配線ＲＤＬを形成する。再配線ＲＤＬは、例えばめっき法により、銅膜、ニッケル膜を順次積層することにより形成される。次に、再配線ＲＤＬを覆うように、絶縁膜ＰＦ２を形成する。次に、絶縁膜ＰＦ２に開口部を形成し、開口部において再配線ＲＤＬの一部を露出させる。
【０１１５】
次に再配線ＲＤＬのうち、絶縁膜ＰＦ２から露出する部分に金膜を形成する。金膜は、例えば電解めっき法により形成することができる。そして、絶縁膜ＰＦ２に形成された複数の開口部のそれぞれに半田ボールを配置して、リフロー処理を施すと、再配線ＲＤＬの一部に接続された突起電極３ＢＰが形成される。
【０１１６】
ここで、ＷＰＰタイプの半導体チップ３Ａにおいて、上記実施の形態で説明した技術を適用する場合には、図８に示すテスト工程の後、図２１に示すように、金属パターンＭＰが絶縁膜ＰＦ１および絶縁膜ＰＦ２のうち、少なくとも一方に覆われることが好ましい。上記した金膜を電解めっき法で形成する場合、めっき液が金属パターンＭＰのアルミニウムに接触すると、めっき処理が不安定になる場合がある。したがって、金属パターンＭＰが絶縁膜ＰＦ１および絶縁膜ＰＦ２のうち、少なくとも一方に覆われた状態でめっき処理を施せば、安定的に金膜を形成することができる。
【０１１７】
また、半導体チップ３Ａを図４に示す配線基板２に搭載した後は、半導体チップ３Ａの表面３ａの周縁部に応力集中が発生し易い。一方、再配線ＲＤＬを保護する絶縁膜ＰＦ１および絶縁膜ＰＦ２は、表面３ａの周縁部に集中する応力を分散させる応力緩和層として機能する。したがって、表面３ａの周縁部に配置された金属パターンＭＰが覆われる程度まで、絶縁膜ＰＦ１および絶縁膜ＰＦ２のうちの少なくとも一方を広く形成することにより、半導体チップ３Ａを配線基板２に実装した後の損傷を抑制できる。
【０１１８】
なお、ＷＰＰタイプの半導体チップ３Ａは、図４に示すようなインタポーザとしての配線基板２に搭載せず、図示しない実装基板に直接実装する場合もある。すなわち、半導体チップ３Ａは、半導体装置と見做すこともできる。この場合、図７に示す半導体チップ準備工程以外の各工程は省略することができる。
【０１１９】
本変形例１は、上記した相違点を除き、上記実施の形態で説明した技術と同様である。したがって、重複する説明は省略する。
【０１２０】
＜変形例２＞
また、上記実施の形態では、図１１に示すように、ウエハＷＨのダイシング領域ＤＣｐにダイシング領域ＤＣｐの延在方向に沿って３列で金属パターンＭＰが配列されている実施態様について例示的に説明した。しかし、上記実施の形態に対する変形例として、金属パターンＭＰの配列数が３列以外の場合もある。
【０１２１】
例えば、図２３に示す変形例の場合、ダイシング領域ＤＣｐには、ダイシング領域ＤＣｐの延在方向に沿って２列で金属パターンＭＰが配列されている点で図１１に示す実施態様とは相違する。図２３は図１１に対する変形例を示す拡大平面図である。また、図２４は図２３のＸ方向に沿った断面において、２列のうちの一方の列の金属パターンを除去した状態を示す拡大断面図である。
【０１２２】
図２３に示す実施態様では、複数の金属パターンＭＰは、チップ領域ＤＶｐ１の最も近い列ＰＬ１に配列された金属パターンＭＰ１と、金属パターンＭＰ１よりもチップ領域ＤＶｐ１から離れた列ＰＬ２に配列された金属パターンＭＰ２と、を有している。金属パターンＭＰが２列で配置されている場合には、列ＰＬ１または列ＰＬ２のうち、いずれか一方を除去する。図２４に示す例では、図２３に示す列ＰＬ２の金属パターンＭＰ２を除去している。また、図２４に示すように、ダイシング工程で除去されない列ＰＬ１の金属パターンＭＰ１には、レーザ光ＬＺが照射されない。また、金属パターンＭＰ１に接続される配線３２ｔにもレーザ光ＬＺが照射されない。したがって、金属パターンＭＰ１および金属パターンＭＰ１に接続される配線３２ｔは、レーザ照射工程の後、チップ領域ＤＶｐ１の隣に損傷の無い状態で残存する。
【０１２３】
また、図２３に示す列ＰＬ２の金属パターンＭＰ２を除去する際の加工マージンを考慮すると、金属パターンＭＰ２と他の金属パターン（金属パターンＭＰ１およびチップ領域ＤＶｐ２のシールリング３ＧＲ）との距離は、大きくすることが好ましい。したがって、図２３に示すように、レーザ照射工程で除去されない金属パターンＭＰ１は、チップ領域ＤＶｐ１側の近くに形成することが好ましい。詳しくは、本変形例では、図２３に示すように、チップ領域ＤＶｐ１と金属パターンＭＰ１との間隔（距離Ｌ１）は、金属パターンＭＰ１と金属パターンＭＰ２との間隔（距離Ｌ２）よりも小さい。また、チップ領域ＤＶｐ１と金属パターンＭＰ１との間隔（距離Ｌ１）は、チップ領域ＤＶｐ２と金属パターンＭＰ２との間隔（距離Ｌ４）よりも小さい。
【０１２４】
上記のように、レーザ照射工程で除去されない金属パターンＭＰ１とチップ領域ＤＶｐ１との距離Ｌ１を、チップ領域ＤＶｐ２と金属パターンＭＰ２との距離Ｌ４よりも小さくすることで、金属パターンＭＰ２を除去する際の加工マージンを広くすることができる。このため、金属パターンＭＰ１の損傷を抑制しつつ、金属パターンＭＰ２を選択的に除去することができる。
【０１２５】
本変形例のようにダイシング領域ＤＣｐに形成された２列の金属パターンＭＰのうち、一方の列の金属パターンＭＰ２を除去し、他方の列の金属パターンＭＰ１を残留させた場合、図２５に示す半導体チップ３Ｂが得られる。半導体チップ３Ｂは、平面形状が四角形である表面３ａの輪郭を形成する四辺のうち、一部の辺に沿って選択的に複数の金属パターンＭＰが配置されている点で図５に示す半導体チップ３とは相違する。言い換えれば、半導体チップ３Ｂの表面３ａは、金属パターンＭＰが配置されていない辺を有している点で図５に示す半導体チップ３と相違する。本変形例によれば、金属パターンＭＰ２を除去した後、チップ領域ＤＶｐ２（図２４参照）と一体化してシールリング３ＧＲの外側に残存する部分の体積が大きい。このため、半導体チップ３Ｂは、チッピングやクラックが発生し難くなる。
【０１２６】
ただし、図５に示す半導体チップ３は、図２５に示す半導体チップ３Ｂよりも、さらに、シールリング３ＧＲの外側に残存する部分の体積が大きい。したがって、ダイシング領域ＤＣｐの延在方向に沿って配置される金属パターンＭＰの列数は、３列以上であることが特に好ましい。
【０１２７】
また、図示は省略するが、図１１に対する変形例として、ダイシング領域ＤＣｐに、ダイシング領域ＤＣｐの延在方向に沿って４列以上の配列数で金属パターンＭＰが配列されていても良い。この場合、ダイシング工程において、４列以上で配置される金属パターンＭＰのうち、少なくとも、両端の列の金属パターンＭＰは除去せずに残すことが好ましい。また、金属パターンＭＰの配列数を４列以上とする場合は、ダイシング領域ＤＣｐのＸ方向における幅が２５０μｍ〜３５０μｍ程度に限らず、より太い幅であってもよい。
【０１２８】
また、両端の列以外に配置される複数の金属パターンＭＰは、ダイシング工程で全て除去することができる。ただし、ダイシング工程において除去する列数が多くなると、レーザ照射処理方法の場合には、処理時間が長くなる。また、切削加工法の場合には、ダイシングブレードの幅が大きくなるので、ダイシング工程において除去する列数が多くなると、被加工部の周囲に対する振動等の影響が大きくなる。したがって、両端の列以外に複数列で金属パターンＭＰが配置されている場合であっても、上記複数列のうちの一列を選択的に除去することが特に好ましい。
【０１２９】
＜変形例３＞
また、上記実施の形態では、図８に示すダイシング工程において、レーザ照射処理方法と切削加工処理方法とを併用する方法を取り上げて説明した。しかし、図８に示すダイシング工程において、レーザ照射処理方法でウエハＷＨを切断しても良い。また、図８に示すダイシング工程において、レーザを照射せず、ダイシングブレードにより、図１２に示す金属パターンＭＰ２および金属パターンＭＰ２に接続される配線３２ｔを除去しても良い。この場合、ダイシングブレードが、金属パターンＭＰ１および金属パターンＭＰ３に接触しないように、金属パターンＭＰ２を切削することになる。
【０１３０】
＜変形例４＞
また、上記実施の形態では、図８に示すダイシング工程において、一種類のダイシングブレードＤＢにより半導体基板３１の主面側から裏面３ｂまで切断する実施態様について説明した。しかし、上記実施の形態に対する変形例として、図２６および図２７に示すように、幅の異なる複数種類のダイシングブレードを用いてウエハＷＨを切断しても良い。図２６および図２７は、図１４を用いて説明したダイシング工程に対する変形例を模式的に示す説明図である。
【０１３１】
図２６および図２７に示す変形例では、第１の幅Ｗ１を有するダイシングブレードＤＢ１を用いてウエハＷＨの表面３ａ側から切削する。この時、ダイシングブレードＤＢ１は、ウエハＷＨの裏面３ｂには到達せず、ウエハＷＨの厚さ方向において、表面３ａと裏面３ｂの間の位置まで切削する。次に、図２７に示すように、第２の幅Ｗ２を有するダイシングブレードＤＢ２を用いて、ウエハＷＨの表面３ａ側から切削する。この時、ダイシングブレードＤＢ２は、図２６に示すダイシングブレードＤＢ１により形成された溝内に挿入され、ウエハＷＨの裏面３ｂに到達するまで切削する。したがって、ウエハＷＨは、ダイシングブレードＤＢ２により切断される。
【０１３２】
上記のように、幅が異なる複数種類のダイシングブレードを用いて、ウエハＷＨを段階的に切断する方法をステップダイシング法と呼ぶ。上記したように、ダイシングブレードを用いた切削加工処理方法の場合、ダイシングブレードの先端面の幅が小さい方が、被加工部の周囲に対する振動等の影響を低減できる。しかし、ダイシングブレードの先端面の幅が小さくなると、ダイシングブレードの耐久性が低下し、ダイシングブレード自体が損傷し易くなる。そこで、図２６および図２７に示す変形例では、ステップダイシング法でウエハＷＨを切断する。これにより、ダイシングブレードＤＢ２の損傷を抑制し、かつ、切削加工時における被加工部の周囲に対する振動等の影響を低減できる。
【０１３３】
＜変形例５＞
また、図８では、半導体チップを製造する工程の一例を説明したが、種々の変形例を適用することができる。例えば、上記実施の形態では、テスト工程の後、ダイシング工程を行う実施態様について説明した。しかし、上記実施の形態に対する変形例として、テスト工程とダイシング工程との間に、ウエハＷＨの裏面３ｂを研削して、ウエハＷＨの厚さを薄くする工程を追加しても良い。ウエハＷＨの厚さが薄くなった後で、ダイシング工程を行えば、ダイシング工程で除去する部材の量が少なくなる。したがって、例えば、ダイシングブレードを用いてウエハＷＨを切削する際に、被加工部の周囲に対する振動等の影響を低減できる。
【０１３４】
＜変形例６＞
また、図１〜図４では、半導体チップ３の実装態様の一例を挙げて説明したが、半導体チップ３の実装態様には種々の変形例がある。例えば、図示は省略するが、上記実施の形態では、半導体チップ３をフェイスダウン実装方式により配線基板２上に搭載する実施態様について説明したが、配線基板２のチップ搭載面である上面２ａと半導体チップ３の裏面３ｂとが対向する、所謂、フェイスアップ実装方式により半導体チップ３を配線基板２に搭載することもできる。また、上記実施の形態では、放熱板を取り付ける実施態様を取り上げて説明したが、放熱板を取り付けない変形例もある。この場合、図７に示す放熱板搭載工程は省略できる。
【０１３５】
＜変形例７＞
また、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することができる。
【符号の説明】
【０１３６】
１  半導体装置
２  配線基板
２ａ  上面（第１面、チップ搭載面）
２ｂ  下面（第２面、実装面）
２Ｃａ  上面
２Ｃｂ  下面
２ＣＲ  絶縁層（コア材、コア絶縁層）
２ｄ  配線
２ｅ１、２ｅ２  ソルダレジスト膜（絶縁膜）
２ＬＤ  ランド
２ＰＤ  ボンディングパッド（ボンディングリード、半導体チップ接続用端子）
２ｓ  側面
２ＴＷ  スルーホール配線
３、３Ａ、３Ｂ  半導体チップ
３ａ  表面（主面、上面）
３ｂ  裏面（主面、下面）
３ＢＰ  突起電極
３ｃ  側面
３ＧＲ  シールリング（ガードリング、金属部材）
３ＰＤ  パッド（ボンディングパッド、電極パッド、電極）
３ｓ  側面
４  半田ボール（半田材、外部端子、電極、外部電極）
５  アンダフィル樹脂（絶縁性樹脂）
６  放熱板（ヒートスプレッダ）
７  接着材（放熱樹脂）
３１  半導体基板
３１ａ  主面（半導体素子形成面）
３１ｂ  半導体素子層
３２  配線（チップ配線）
３２ｔ  配線
３３  絶縁層
３４  絶縁層（表面絶縁層）
ＤＢ、ＤＢ１、ＤＢ２  ダイシングブレード
ＤＣｐ  ダイシング領域（スクライブ領域）
ＤＴ  ダイシングテープ
ＤＶｐ、ＤＶｐ１、ＤＶｐ２  チップ領域（デバイス領域）
Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６  距離
ＬＤ  ランド
ＬＺ  レーザ光
ＬＺｒ  被照射領域
ＭＰ  金属パターン（導電性部材）
ＭＰ１  金属パターン（第１列目パターン）
ＭＰ２  金属パターン（第２列目パターン）
ＭＰ３  金属パターン（第３列目パターン）
ＮＺ  ノズル
ＰＦ１、ＰＦ２  絶縁膜
ＰＬ１、ＰＬ２、ＰＬ３  列（パターン列）
ＲＤＬ  再配線
Ｗ１、Ｗ２  幅
ＷＨ  ウエハ（半導体ウエハ）
【図１】
2015056605.tif 000003
【図２】
2015056605.tif 000004
【図３】
2015056605.tif 000005
【図４】
2015056605.tif 000006
【図５】
2015056605.tif 000007
【図６】
2015056605.tif 000008
【図７】
2015056605.tif 000009
【図８】
2015056605.tif 000010
【図９】
2015056605.tif 000011
【図１０】
2015056605.tif 000012
【図１１】
2015056605.tif 000013
【図１２】
2015056605.tif 000014
【図１３】
2015056605.tif 000015
【図１４】
2015056605.tif 000016
【図１５】
2015056605.tif 000017
【図１６】
2015056605.tif 000018
【図１７】
2015056605.tif 000019
【図１８】
2015056605.tif 000020
【図１９】
2015056605.tif 000021
【図２０】
2015056605.tif 000022
【図２１】
2015056605.tif 000023
【図２２】
2015056605.tif 000024
【図２３】
2015056605.tif 000025
【図２４】
2015056605.tif 000026
【図２５】
2015056605.tif 000027
【図２６】
2015056605.tif 000028
【図２７】
2015056605.tif 000029