(57)【要約】【課題】マイグレーション不良が低減された回路モジュール及びその製造方法を提供することを目的とする。【解決手段】回路モジュールＭ１０１は、複数の絶縁層Ｒ９及び配線層Ｓ９が積層された多層基板１９と、多層基板１９の一面１９ａに配置された電子部品１２と、電子部品１２を被覆する被覆絶縁層１４と、被覆絶縁層１４の外側に形成されたシールド層１６と、多層基板１９の他面１９ｚに設けられた配線層Ｓ９の表面実装用電極Ｓ９ｅと、を備え、多層基板１９が、内層に形成された接地パターンＳ９ｇと接地パターンＳ９ｇと接続され多層基板１９の一面１９ａに向けて形成されたフィルドビアＳ９ｆとを有し、シールド層１６がフィルドビアＳ９ｆを介して接地パターンＳ９ｇと接続されていることを特徴とし、その製造方法は、準備工程ＰＡ、部品実装工程ＰＢ、パッケージ工程ＰＣ、溝加工工程ＰＤ、シールド層形成工程ＰＥ及び切断工程ＰＦを有している。【選択図】図４
2015144165.tif 000002
【特許請求の範囲】
【請求項１】
複数の絶縁層及び配線層が積層された多層基板と、前記多層基板の一面に配置された複数の電子部品と、前記複数の電子部品を被覆する被覆絶縁層と、前記被覆絶縁層の外側に形成されたシールド層と、前記多層基板の他面に設けられた前記配線層の表面実装用電極と、を具備する回路モジュールであって、
前記多層基板は、前記配線層の内の内層に形成された接地パターンと、前記接地パターンと接続され前記多層基板の前記一面に向けて形成されたフィルドビアと、を有しており、
前記シールド層が、前記フィルドビアを介して前記接地パターンと接続されていることを特徴とする回路モジュール。
【請求項２】
前記接地パターンと前記フィルドビアが前記多層基板の側面に露出していないことを特徴とする請求項１に記載の回路モジュール。
【請求項３】
前記フィルドビアが前記多層基板の外周端部に複数設けられていることを特徴とする請求項１または請求項２に記載の回路モジュール。
【請求項４】
複数の絶縁層及び配線層が積層された多層基板と、前記多層基板の一面に配置された複数の電子部品と、前記複数の電子部品を被覆する被覆絶縁層と、前記被覆絶縁層の外側に形成されたシールド層と、前記多層基板の他面に設けられた前記配線層の表面実装用電極と、を具備する回路モジュールを複数個作製する回路モジュールの製造方法であって、
前記回路モジュールの前記多層基板が、前記配線層の内の内層に形成された接地パターンと、前記接地パターンと接続され前記多層基板の前記一面に向けて形成されたフィルドビアと、を備えており、
前記多層基板が複数形成された大判多層基板を準備する準備工程と、
複数の前記回路モジュールに対応した前記複数の電子部品を前記大判多層基板に搭載する部品実装工程と、
前記複数の電子部品を前記被覆絶縁層で被覆するパッケージ工程と、
前記多層基板のそれぞれを仕切る位置に前記被覆絶縁層及び前記大判多層基板に溝部を設け、前記フィルドビアを前記溝部に露出させる溝加工工程と、
前記溝部及び前記被覆絶縁層を覆う前記シールド層を形成するシールド層形成工程と、
前記溝部の部分を切断し、前記回路モジュールを個別にする切断工程と、を有したことを特徴とする回路モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層基板上に複数の電子部品が搭載された回路モジュールに関し、特に、外部からの電磁波を遮蔽するシールド部材を有する回路モジュール及びその製造方法に関する。
【背景技術】
【０００２】
近年、配線基板上に複数の電子部品を搭載してなる小型の回路モジュールが急速に普及してきた。この種の回路モジュールには、抵抗やコンデンサ等の受動部品やトランジスタや集積回路（ＩＣ、integrated circuit）等の能動部品が高密度に搭載されている。このような回路モジュールに対して、外部からの電磁波による悪影響を防止するため、シールド部材を用いる場合が多い。
【０００３】
このような回路モジュールとして、特許文献１（従来例）では、回路モジュール９００が提案されている。図５は、従来例の回路モジュール９００の製造方法を説明した構成断面図である。図５（ｄ）に示す回路モジュール９００は、プリント配線が形成された回路基板９１１と、回路基板９１１の上面に搭載される半導体素子やコンデンサや抵抗等の要素部品９１２と、要素部品９１２を覆うように回路基板９１１の上面に形成された封止樹脂層（第１樹脂モールド層）９１４と、封止樹脂層９１４の表面に形成された静電や電磁界からの影響をシールド遮蔽するシールド層（第２樹脂モールド層）９１９と、を有して構成される。
【０００４】
また、回路基板９１１には、要素部品９１２と接続され上面に設けられた信号パターンと、内層に設けられた内層パターン９１６と、内層パターン９１６と接続され下面に設けられた接地用電極９１７ａと、信号パターンと接続され下面に設けられた信号電極（Ｉ／Ｏ電極）９１７ｂと、を有している。そして、回路基板９１１の側面に露出した内層パターン９１６と回路基板９１１の側面に形成されたシールド層９１９とを電気的に接続させている。これにより、シールド性を有し小型化が図れた回路モジュール９００を提供できるとしている。
【０００５】
また、回路モジュール９００の製造方法は、先ず、複数の回路モジュール９００の回路基板９１１がマトリクス状に連設された集合基板９２１を準備し、この集合基板９２１の上面に要素部品９１２を実装した後、封止樹脂層９１４を形成する（図５（ａ）を参照）。次に、図５（ｂ）に示すように、ダイサー等で個片化する分離ラインＳＰに沿って回路基板９１１をハーフカットし、溝又は穴９２０を形成する。次に、図５（ｃ）に示すように、封止樹脂層９１４を覆い溝又は穴９２０を埋めるようにして、導電性のシールド層９１９を形成する。この際に、回路基板９１１の側面に露出した内層パターン９１６と回路基板９１１の側面に形成されたシールド層９１９とが電気的に接続される。最後に、ハーフカット幅よりも狭い幅のダイサー等で、分離ラインＳＰに沿ってシールド層９１９及び残りの回路基板９１１を切断して個片化し、図５（ｄ）に示す回路モジュール９００が得られる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−１７２１７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来例の構成では、回路基板９１１に設けられた内層パターン９１６を回路基板９１１の側面に露出させ、シールド層９１９と接続させているため、シールド層９１９は内層パターン９１６と確実に接続できるように内層パターン９１６より充分に下面側まで伸びている必要がある。このため、シールド層９１９と信号電極９１７ｂとの距離が短くなり、シールド層９１９と信号電極９１７ｂとの間でマイグレーションを引き起こしやすくなってしまうという課題があった。特に、回路モジュール９００を実装するセット側基板では、はんだ付け状態を確認しやすくするために、セット側基板のはんだ付けランドをモジュールの外側まで引き出す場合がり、その際には、はんだ付けランドとシールド層９１９との間でもマイグレーションを引き起こしやすくなっていた。
【０００８】
本発明は、上述した課題を解決するもので、マイグレーション不良が低減された回路モジュール及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
この課題を解決するために、本発明の回路モジュールは、複数の絶縁層及び配線層が積層された多層基板と、前記多層基板の一面に配置された複数の電子部品と、前記複数の電子部品を被覆する被覆絶縁層と、前記被覆絶縁層の外側に形成されたシールド層と、前記多層基板の他面に設けられた前記配線層の表面実装用電極と、を具備する回路モジュールであって、前記多層基板が、前記配線層の内の内層に形成された接地パターンと、前記接地パターンと接続され前記多層基板の前記一面に向けて形成されたフィルドビアと、を有しており、前記シールド層が、前記フィルドビアを介して前記接地パターンと接続されていることを特徴としている。
【００１０】
これによれば、本発明の回路モジュールは、シールド層を表面実装用電極と離れた位置に形成することができる。このことにより、従来例の構成と比較して、シールド層と表面実装用電極との距離を長くすることができ、マイグレーションの発生を低減することができる。
【００１１】
また、本発明の回路モジュール及びその製造方法は、前記接地パターン或いは前記フィルドビアが前記多層基板の側面に露出していないことを特徴としている。
【００１２】
これによれば、シールド層と等電位の接地パターン或いはフィルドビアと表面実装用の電極との間でマイグレーションが発生することがない。このことにより、シールド層と表面実装用の電極との距離を確実に確保することで、マイグレーションの発生を確実に低減することができる。
【００１３】
また、本発明の回路モジュールは、前記フィルドビアが前記多層基板の外周端部に複数設けられていることを特徴としている。
【００１４】
これによれば、複数のフィルドビアと接地パターン及びシールド層との電気的接続を確実にとることができる。このことにより、シールド層を確実に接地することができ、実装された電子部品や配線層のシールドを確実に行うことができる。しかも、フィルドビアが多層基板の外周端部に設けられているので、電子部品を多層基板の内側領域に効率良く配設することができる。
【００１５】
また、本発明の回路モジュール及びその製造方法は、複数の絶縁層及び配線層が積層された多層基板と、前記多層基板の一面に配置された複数の電子部品と、前記複数の電子部品を被覆する被覆絶縁層と、前記被覆絶縁層の外側に形成されたシールド層と、前記多層基板の他面に設けられた前記配線層の表面実装用電極と、を具備する回路モジュールを複数個作製する回路モジュールの製造方法であって、前記回路モジュールの前記多層基板が、前記配線層の内の内層に形成された接地パターンと、前記接地パターンと接続され前記多層基板の前記一面に向けて形成されたフィルドビアと、を備えており、前記多層基板が複数形成された大判多層基板を準備する準備工程と、複数の前記回路モジュールに対応した前記複数の電子部品を前記大判多層基板に搭載する部品実装工程と、前記複数の電子部品を前記被覆絶縁層で被覆するパッケージ工程と、前記多層基板のそれぞれを仕切る位置に前記被覆絶縁層及び前記大判多層基板に溝部を設け、前記フィルドビアを前記溝部に露出させる溝加工工程と、前記溝部及び前記被覆絶縁層を覆う前記シールド層を形成するシールド層形成工程と、前記溝部の部分を切断し、前記回路モジュールを個別にする切断工程と、を有したことを特徴としている。
【００１６】
これによれば、シールド層と表面実装用電極とが離れた位置に形成されている回路モジュールを容易に作製することができる。しかも、従来例と比較して、大判多層基板の厚みに対して溝部の深さの割合を小さくすることができるので、大判多層基板の厚みが薄い場合であっても、大判多層基板の全体の強度が増し、製造工程での取り扱いが容易になる。
【発明の効果】
【００１７】
本発明の回路モジュールは、シールド層を表面実装用電極と離れた位置に形成することができる。このことにより、従来例の構成と比較して、シールド層と表面実装用電極との距離を長くすることができ、マイグレーションの発生を低減することができる。
【００１８】
また、本発明の回路モジュールの製造方法は、シールド層と表面実装用電極とが離れた位置に形成されている回路モジュールを容易に作製することができる。しかも、従来例と比較して、大判多層基板の厚みに対して溝部の深さの割合を小さくすることができるので、大判多層基板の厚みが薄い場合であっても、大判多層基板の全体の強度が増し、製造工程での取り扱いが容易になる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態の回路モジュールを説明する断面構成図である。
【図２】本発明の第１実施形態の回路モジュールを説明する図であって、多層基板が複数形成された大判多層基板の上面図である。
【図３】本発明の第１実施形態に係わる回路モジュールの効果を説明する側面構成図であって、図３（ａ）は、本案の回路モジュールであり、図３（ｂ）は、従来技術による回路モジュールである。
【図４】本発明の第１実施形態に係わる回路モジュールの製造方法を説明する工程図である。
【図５】従来例の回路モジュールの製造方法を説明した構成断面図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について図面を参照して説明する。
【００２１】
［第１実施形態］
図１は、本発明の第１実施形態の回路モジュールＭ１０１を説明する断面構成図である。図２は、本発明の第１実施形態の回路モジュールＭ１０１を説明する図であって、多層基板１９が複数形成された大判多層基板ＣＮ９の上面図である。図２中に示す２点鎖線は、回路モジュールＭ１０１が個片化された際の多層基板１９の外周１９ｔを示すものである。また、図２の大判多層基板ＣＮ９には、複数の電子部品１２が多層基板１９のそれぞれに対応して配置されている。図３は、本発明の第１実施形態に係わる回路モジュールＭ１０１の効果を説明する側面構成図であって、図３（ａ）は、本発明の回路モジュールＭ１０１であり、図３（ｂ）は、回路モジュールＭ１０１と比較した従来技術による回路モジュールＪ０１である。
【００２２】
本発明の第１実施形態の回路モジュールＭ１０１は、図１に示すように、絶縁層Ｒ９及び配線層Ｓ９が積層された多層基板１９と、多層基板１９の一面１９ａに配置された複数の電子部品１２と、複数の電子部品１２を被覆する被覆絶縁層１４と、被覆絶縁層１４の外側に形成されたシールド層１６と、を具備して構成されている。
【００２３】
回路モジュールＭ１０１の多層基板１９は、図１に示すように、ガラス繊維にエポキシ樹脂が含浸された絶縁層Ｒ９と銅の配線層Ｓ９が複数交互に積層された多層のプリント配線基板（ＰＷＢ、printed wiring board）であり、本発明の第１実施形態では、４層のプリント配線板を用いている。
【００２４】
また、多層基板１９の配線層Ｓ９は、図１に示すように、複数の電子部品１２を実装するための一面１９ａに設けられた実装用電極Ｓ９ｅと、他面１９ｚに設けられた表面実装用電極Ｓ９ｍと、内層に設けられた接地パターンＳ９ｇ及び内層パターンＳ９ｈと、各電極及びパターンとを接続する内層接続電極Ｓ９ｃと、を有している。そして、実装用電極Ｓ９ｅは、図示していないが、内層パターンＳ９ｈ及び内層接続電極Ｓ９ｃを介して表面実装用電極Ｓ９ｍに電気的に接続されている。
【００２５】
また、配線層Ｓ９の内層接続電極Ｓ９ｃは、図１に示すように、多層基板１９の一面１９ａに向けて形成されたフィルドビアＳ９ｆを有しており、このフィルドビアＳ９ｆは、接地パターンＳ９ｇと電気的に接続されている。そして、このフィルドビアＳ９ｆと接地パターンＳ９ｇは、多層基板１９の側面に露出していない。
【００２６】
また、内層接続電極Ｓ９ｃのフィルドビアＳ９ｆは、本発明の第１実施形態では、図２に示すように、多層基板１９の外周端部に複数個設けられている。これにより、複数個のフィルドビアＳ９ｆと接地パターンＳ９ｇ及びシールド層１６との電気的接続を確実にとることができる。更に、フィルドビアＳ９ｆが多層基板１９の外周端部に設けられているので、電子部品１２を多層基板１９の内側領域に効率良く配設することができる。
【００２７】
回路モジュールＭ１０１の電子部品１２は、抵抗やコンデンサ等の受動部品やトランジスタや集積回路（ＩＣ）等の能動部品から構成されており、図１に示すように、多層基板１９の一面１９ａ側に高密度に搭載されている。そして、電子部品１２は、ボンディングワイヤやハンダ等により、多層基板１９の実装用電極Ｓ９ｅと電気的に接続されている。
【００２８】
回路モジュールＭ１０１の被覆絶縁層１４は、エポキシ樹脂等の合成樹脂を用い、図１に示すように、複数の電子部品１２を被覆して形成され、電子部品１２を封止している。
【００２９】
回路モジュールＭ１０１のシールド層１６は、外部からの静電や電界等の影響から電子部品１２を保護するためのシールドの機能を有し、銀粉が分散された導電性樹脂を用い、図１に示すように、被覆絶縁層１４を覆うようにして外側に形成されている。
【００３０】
また、シールド層１６は、フィルドビアＳ９ｆと電気的に接続されており、このフィルドビアＳ９ｆを介して内層の接地パターンＳ９ｇと接続されて、更に、内層接続電極Ｓ９ｃ、表面実装用電極Ｓ９ｍを介して、セット側基板のグランドに電気的に接続されている。これにより、実装された電子部品１２や配線層Ｓ９に対するシールド性が確保される。
【００３１】
また、シールド層１６は、導電性樹脂でのモールド形成により、上面が平坦面に形成されており、回路モジュールＭ１０１をセット側基板に実装する際に、吸着による取扱いが容易に行えるようにしている。
【００３２】
以上のように構成された第１実施形態の回路モジュールＭ１０１は、シールド層１６が内層に形成された接地パターンＳ９ｇとフィルドビアＳ９ｆを介して接続されているので、シールド層１６を表面実装用電極Ｓ９ｍと離れた位置に形成することができる。例えば、図３を用いて説明すると、第１実施形態の回路モジュールＭ１０１は、図３（ａ）に示すように、シールド層１６と表面実装用電極Ｓ９ｍ或いはセット側基板ＭＢのはんだ付けのためのランドＲＤとの距離は、図３（ａ）に示すＭＺ１となる。一方、従来技術を用いた場合、図３（ｂ）に示すように、シールド層Ｊ１６と表面実装用電極Ｓ９ｍ或いはセット側基板ＭＢのはんだ付けのためのランドＲＤとの距離は、図３（ｂ）に示すＪＺ１となり、ＪＺ１よりＭＺ１の方が長い距離となっている。このため、回路モジュールＭ１０１は、従来例の構成と比較して、シールド層１６と表面実装用電極Ｓ９ｍとの距離を長くすることができる。これにより、シールド層１６と表面実装用電極Ｓ９ｍ或いはセット側基板ＭＢのランドＲＤとの間でのマイグレーションの発生を低減することができる。
【００３３】
更に、図１及び図３（ａ）に示すように、接地パターンＳ９ｇ或いはフィルドビアＳ９ｆが多層基板１９の側面に露出していないので、シールド層１６と等電位の接地パターンＳ９ｇ或いはフィルドビアＳ９ｆと表面実装用電極Ｓ９ｍ或いはセット側基板ＭＢのランドＲＤとの間で、マイグレーションが発生することがない。このことにより、シールド層１６と表面実装用電極Ｓ９ｍとの距離を確実に確保することで、マイグレーションの発生を確実に低減することができる。
【００３４】
また、従来技術では、図３（ｂ）に示すように、シールド層Ｊ１６と表面実装用電極Ｓ９ｍとの距離をできるだけ離すために、内層に形成された接地パターンＪ９ｇを多層基板１９の一面１９ａ側に近い内層にしている。何故なら、接地パターンＪ９ｇの露出した側面とシールド層Ｊ１６とを接続しているので、接地パターンＪ９ｇの内層での位置がシールド層Ｊ１６の位置を決定するからである。しかしながら、本発明の回路モジュールでは、必ずしも第１実施形態の回路モジュールＭ１０１の内層（接地パターンＳ９ｇ、内層パターンＳ９ｈ）の順番にする必要がなく、例えば接地パターンＳ９ｇを多層基板１９の他面１９ｚ側に近い内層にしても良い。これは、シールド層１６の下方側端面と表面実装用電極Ｓ９ｍとの距離が、配線層Ｓ９の内層の構成に影響されないためである。
【００３５】
次に本発明の回路モジュールＭ１０１の製造方法について、図２及び図４を用いて説明する。図４は、本発明の第１実施形態に係わる回路モジュールＭ１０１の製造方法を説明する工程図であり、図４（ａ）は、準備工程ＰＡ後を示す図であり、図４（ｂ）は、部品実装工程ＰＢ後を示す図であり、図４（ｃ）は、パッケージ工程ＰＣ後を示す図であり、図４（ｄ）は、溝加工工程ＰＤ後を示す図であり、図４（ｅ）は、シールド層形成工程ＰＥ後を示す図であり、図４（ｆ）は、切断工程ＰＦ後を示す図である。
【００３６】
回路モジュールＭ１０１の製造方法は、図４に示すように、準備工程ＰＡ、部品実装工程ＰＢ、パッケージ工程ＰＣ、溝加工工程ＰＤ、シールド層形成工程ＰＥ及び切断工程ＰＦを備えている。
【００３７】
先ず、準備工程ＰＡで、回路モジュールＭ１０１を構成する多層基板１９が複数形成された大判多層基板ＣＮ９（図２及び図４（ａ）を参照）を準備する。この大判多層基板ＣＮ９は、複数の多層基板１９がマトリックス状に連接されて形成されている。多層基板１９は、前述したように、絶縁層Ｒ９と配線層Ｓ９が複数交互に積層されて形成されており、この配線層Ｓ９は、一面１９ａに設けられた実装用電極Ｓ９ｅと、他面１９ｚに設けられた表面実装用電極Ｓ９ｍと、内層に設けられた接地パターンＳ９ｇ、内層パターンＳ９ｈ及びフィルドビアＳ９ｆと、を有して構成されている。なお、この大判多層基板ＣＮ９の製造工程については、一般的な所謂ビルドアップ工法を用いているので、詳細な説明は省略する。
【００３８】
次に、部品実装工程ＰＢで、複数の電子部品１２を大判多層基板ＣＮ９に搭載する。その際には、１つの回路モジュールＭ１０１に対応した複数の電子部品１２を、回路モジュールＭ１０１の個数に応じて、それぞれ実装する（図２及び図４（ｂ）を参照）。この部品実装工程ＰＢには、大判多層基板ＣＮ９にはんだペーストを塗布する印刷工程と、複数の電子部品１２を大判多層基板ＣＮ９に実装する実装工程と、はんだペーストを硬化するリフロー工程を有している。
【００３９】
部品実装工程ＰＢの印刷工程は、メタルマスクを用いて、はんだペーストを大判多層基板ＣＮ９に印刷することによって、容易に達成できる。また、部品実装工程ＰＢの実装工程は、マウンタ装置を用いることにより、複数の電子部品１２を高速で実装することができる。また、部品実装工程ＰＢのリフロー工程は、リフロー炉を用いることにより、はんだペーストを容易に硬化することができる。
【００４０】
次に、複数の電子部品１２を被覆絶縁層１４で被覆するパッケージ工程ＰＣを行う（図４（ｃ）を参照）。このパッケージ工程ＰＣは、複数の電子部品１２が搭載された大判多層基板ＣＮ９上に、封止樹脂を塗布して、その後封止樹脂を硬化することにより、被覆絶縁層１４を形成する工程である。封止樹脂の塗布には、ポッティング法或いは真空印刷法等を用いている。なお、被覆絶縁層１４の形成に、封止樹脂の塗布、硬化する方法を用いたが、これに限らず、例えばトランスファーモールド法を用いても良い。
【００４１】
次に、大判多層基板ＣＮ９に溝部４９ｒを設ける溝加工工程ＰＤを行う（図４（ｃ）を参照）。この溝加工工程ＰＤは、ダイシング装置を用い、多層基板１９のそれぞれを仕切る位置（図２に示すＤＳ）の被覆絶縁層１４及び大判多層基板ＣＮ９をダイシングし、被覆絶縁層１４及び大判多層基板ＣＮ９の一面１９ａに溝部４９ｒを設ける工程である。この際には、大判多層基板ＣＮ９をハーフカットし、フィルドビアＳ９ｆの上方側（多層基板１９の一面１９ａ側）を溝部４９ｒに露出させるようにする。
【００４２】
また、この大判多層基板ＣＮ９のハーフカットは、フィルドビアＳ９ｆの上方側を露出させるだけなので、従来例と比較して、大判多層基板ＣＮ９の厚みに対して、溝部４９ｒの深さの割合を小さくすることができる。このことにより、大判多層基板ＣＮ９の厚みが薄い場合であっても、大判多層基板ＣＮ９の全体の強度が増し、製造工程での取り扱いが容易になる。また、溝部４９ｒの底面がフィルドビアＳ９ｆの上面から下面までの範囲であれば、後の工程で形成するシールド層１６とフィルドビアＳ９ｆとの導通がとれるため、ハーフカット加工を行う際の溝深さのバラツキも広い範囲で許容することができる。
【００４３】
次に、シールド層１６を形成するシールド層形成工程ＰＥを行う（図４（ｃ）を参照）。このシールド層形成工程ＰＥは、銀粉が分散された導電性樹脂を用い、溝部４９ｒ及び被覆絶縁層１４を覆うようにして、導電性樹脂を塗布して、その後導電性樹脂を硬化することにより、シールド層１６を形成する工程である。導電性樹脂の塗布には、ポッティング法或いは真空印刷法等を用いている。
【００４４】
最後に、切断工程ＰＦで、シールド層１６も合わせて溝部４９ｒの部分を切断し、回路モジュールＭ１０１を個別にする。この際には、ダイシング装置を用い、多層基板１９の一面１９ａ側から、それぞれの回路モジュールＭ１０１の外周１９ｔ（図２を参照）に沿って切断するようにする。なお、この切断工程ＰＦでの大判多層基板ＣＮ９の切断には、ダイシング装置の他に、レーザ装置、ウオ−ター装置或いはワイヤー装置等が用いられる。多層基板１９の他面１９ｚ側から切断するようにしても良い。
【００４５】
以上の工程により、シールド層１６と表面実装用電極Ｓ９ｍとが離れた位置に形成されている回路モジュールＭ１０１を容易に作製することができる。
【００４６】
以上のように構成された本発明の第１実施形態の回路モジュールＭ１０１及びその製造方法における、効果について、以下に纏めて説明する。
【００４７】
本発明の第１実施形態の回路モジュールＭ１０１は、シールド層１６がフィルドビアＳ９ｆを介して内層に形成された接地パターンＳ９ｇと接続されているので、シールド層１６を表面実装用電極Ｓ９ｍと離れた位置に形成することができる。このことにより、従来例の構成と比較して、シールド層１６と表面実装用電極Ｓ９ｍとの距離を長くすることができ、マイグレーションの発生を低減することができる。
【００４８】
また、接地パターンＳ９ｇ或いはフィルドビアＳ９ｆが多層基板１９の側面に露出していないので、シールド層１６と等電位の接地パターンＳ９ｇ或いはフィルドビアＳ９ｆと表面実装用電極Ｓ９ｍ或いはセット側基板ＭＢのはんだ付けのためのランドＲＤとの間で、マイグレーションが発生することがない。このことにより、シールド層１６と表面実装用電極Ｓ９ｍとの距離を確実に確保することで、マイグレーションの発生を確実に低減することができる。
【００４９】
また、フィルドビアＳ９ｆが複数設けられているので、フィルドビアＳ９ｆと接地パターンＳ９ｇ及びシールド層１６との電気的接続を確実にとることができる。このことにより、シールド層１６を確実に接地することができ、実装された電子部品１２や配線層Ｓ９のシールドを確実に行うことができる。しかも、フィルドビアＳ９ｆが多層基板１９の外周端部に設けられているので、電子部品１２を多層基板１９の内側領域に効率良く配設することができる。
【００５０】
本発明の第１実施形態の回路モジュールＭ１０１の製造方法は、被覆絶縁層１４及び大判多層基板ＣＮ９に溝部４９ｒを設ける溝加工工程ＰＤと、溝部４９ｒ及び被覆絶縁層１４を覆うシールド層１６を形成するシールド層形成工程ＰＥと、溝部４９ｒの部分を切断して回路モジュールＭ１０１を個別にする切断工程ＰＦと、を有して構成されている。このことにより、シールド層１６と表面実装用電極Ｓ９ｍとが離れた位置に形成されている回路モジュールＭ１０１を容易に作製することができる。しかも、従来例と比較して、大判多層基板ＣＮ９の厚みに対して溝の深さの割合を小さくできるので、大判多層基板ＣＮ９の厚みが薄い場合でも、大判多層基板ＣＮ９の全体の強度が増し、製造工程での取り扱いが容易になる。
【００５１】
なお、本発明は上記実施形態に限定されるものではなく、例えば次のように変形して実施することができ、これらの実施形態も本発明の技術的範囲に属する。
【００５２】
＜変形例１＞
上記第１実施形態では、多層基板１９に４層のプリント配線板を用いたが、４層に限るものではない。
【００５３】
＜変形例２＞
上記第１実施形態では、シールド層１６に、銀粉が分散された導電性樹脂を用いたが、これに限るものではなく、導電性を有したものであれば良い。
【００５４】
本発明は上記実施の形態に限定されず、本発明の目的の範囲を逸脱しない限りにおいて適宜変更することが可能である。
【符号の説明】
【００５５】
１２    電子部品
１４    被覆絶縁層
１６    シールド層
１９    多層基板
１９ａ  一面
１９ｚ  他面
４９ｒ  溝部
Ｓ９ｆ  フィルドビア
Ｓ９ｇ  接地パターン
Ｓ９ｍ  表面実装用電極
Ｒ９    絶縁層
Ｓ９    配線層
ＣＮ９  大判多層基板
ＰＡ    準備工程
ＰＢ    部品実装工程
ＰＣ    パッケージ工程
ＰＤ    溝加工工程
ＰＥ    シールド層形成工程
ＰＦ    切断工程
Ｍ１０１  回路モジュール
【図１】
2015144165.tif 000003
【図２】
2015144165.tif 000004
【図３】
2015144165.tif 000005
【図４】
2015144165.tif 000006
【図５】
2015144165.tif 000007