(57)【要約】【課題】化合物半導体薄膜の結晶性を劣化させること無く、化合物半導体薄膜を異種材料からなる基板上に形成した異種半導体基板（テンプレート基板）を提供する。【解決手段】半導体基板は、第１の基板上に形成された第１のエッチストップ層と、前記第１のエッチストップ層上に形成されたボイド形成層と、前記ボイド形成層上に形成された第２のエッチストップ層と、前記第２のエッチストップ層上に形成された化合物半導体薄膜とを備えた。前記半導体基板の前記化合物半導体薄膜に第２の基板が接合された後、熱処理により前記ボイド形成層に亀裂を生じさせて、前記第１の基板を前記化合物半導体薄膜から分離する。【選択図】図２
2015015393.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板上に形成された第１のエッチストップ層と、
前記第１のエッチストップ層上に形成されたボイド形成層と、
前記ボイド形成層上に形成された第２のエッチストップ層と、
前記第２のエッチストップ層上に形成された化合物半導体薄膜とを備えたことを特徴とする半導体基板。
【請求項２】
前記ボイド形成層は、
前記第１のエッチストップ層上に形成されたバッファ層と、
前記バッファ層上に所定の形状でパターニングされた誘電体膜と、
前記誘電体膜から露出したバッファ層から選択成長させることにより形成された複数のボイドと
を含むことを特徴とする請求項１に記載の半導体基板。
【請求項３】
前記所定の形状でパターニングされた前記誘電体膜の面積は、前記誘電体膜から露出した前記バッファ層の面積よりも大きいことを特徴とする請求項２に記載の半導体基板。
【請求項４】
第１の基板上に第１のエッチストップ層を形成する工程と、
前記第１のエッチストップ層上にボイド形成層を形成する工程であって、
前記第１のエッチストップ層上にバッファ層を形成し、
前記バッファ層上に所定の形状でパターニングされた誘電体膜を形成し、
前記誘電体膜から露出したバッファ層から選択成長させることにより複数のボイドを形成し、
さらにエピタキシャル成長を継続して、前記複数のボイドが埋め込まれたボイド形成層を形成する工程と、
前記ボイド形成層上に第２のエッチストップ層を形成する工程と、
前記第２のエッチストップ層上に化合物半導体薄膜を形成する工程と、
前記化合物半導体薄膜上に第１の酸化膜を形成する工程と、
前記第１の酸化膜と第２の基板に形成された第２の酸化膜とを接合する工程と、
熱処理により前記ボイド形成層に亀裂を生じさせて、前記第１の支持基板と前記化合物半導体薄膜とを分離する工程と、
前記第２のエッチストップ層と前記ボイド形成層とを除去する工程と
を備えたことを特徴とする異種半導体基板の製造方法。
【請求項５】
前記所定の形状でパターニングされた前記誘電体膜の面積は、前記誘電体膜から露出した前記バッファ層の面積よりも大きいことを特徴とする請求項４に記載の異種半導体基板の製造方法。
【請求項６】
第１の基板上に形成された第１のエッチストップ層と、前記第１のエッチストップ層上に形成されたボイド形成層と、前記ボイド形成層上に形成された第２のエッチストップ層と、前記第２のエッチストップ層上に形成された化合物半導体薄膜とを含む半導体基板の前記化合物半導体薄膜上に形成された第１の酸化膜と、第２の基板に形成された第２の酸化膜とを接合する工程と、
熱処理により前記ボイド形成層に亀裂を生じさせて、前記第１の基板と前記化合物半導体薄膜とを分離する工程と、
前記第２のエッチストップ層と前記ボイド形成層とを除去する工程と
を備えたことを特徴とする異種半導体基板の製造方法。
【請求項７】
前記第１の基板は化合物半導体基板であり、
前記第２の基板はシリコン基板であることを特徴とする前記請求項４乃至６のいずれかに記載の異種半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板および異種半導体基板の製造方法に関し、より詳細には、化合物半導体薄膜を異種材料からなる基板上に形成した異種半導体基板の製造方法と、該異種半導体基板を製造するために用いられる半導体基板に関する。
【背景技術】
【０００２】
シリコンフォトニクス技術の発展に伴い、シリコン材料と化合物半導体材料とをハイブリッドに集積する技術が開発されている。シリコン材料は、微小な光導波路の作製に有利であり生産性に優れているが、発光素子の作製が困難である。一方、化合物半導体材料は、発光素子材料として優れた特性を有している。例えば、非特許文献１に記載されているように、光導波路の形成されたシリコン基板上に、貼り付け技術を用いて化合物半導体薄膜を形成する。この化合物半導体薄膜を用いて発光素子が作製され、発光素子から発光されたレーザ光を、シリコン導波路で伝搬する光半導体素子が開発されている。
【０００３】
従来、このような光半導体素子を作製するために、化合物半導体薄膜を異種材料からなるシリコン基板上に形成した基板（以下、テンプレート基板と呼ぶ）を用いることが知られている。非特許文献１においては、ＩｎＰ基板上にレーザの活性層となる所望の層構造を、エピタキシャル成長により形成した後、エピタキシャル膜とシリコン基板とを貼り付けている。その後、ＩｎＰ基板を選択ウェットエッチングにより除去することにより、エピタキシャル膜をシリコン基板上に形成している。
【０００４】
例えば、非特許文献２においては、イオンカットと呼ばれる手法が用いられている。具体的には、ＩｎＰ基板上にフォトダイオードの吸収層となる所望の層構造をエピタキシャル成長により形成した後、エピタキシャル膜を貫通して水素イオンをエピタキシャル膜下部に注入する。その後、エピタキシャル膜と表面に酸化膜を形成したシリコン基板を貼り付ける。貼り付けた後に、１４０℃で熱処理することにより、水素イオンが注入された領域において、エピタキシャル膜とＩｎＰ基板とを剥離することができる。このような手法により、シリコン基板上に化合物半導体薄膜を形成したテンプレート基板を作製することができる。
【０００５】
しかしながら、上述したテンプレート基板の作製手法には、それぞれ課題があった。非特許文献１の手法については、貼り付け後にエッチングによって支持基板を除去するため、基板の除去に時間がかかる。加えて、一度使用した支持基板を再度利用することはできないので、生産性に深刻な問題があった。
【０００６】
また、非特許文献２に記載されたイオン注入による基板剥離方法は、ＩｎＰ基板の剥離が容易で、剥離後のＩｎＰ基板も表面処理によって再度利用することができる。しかしながら、エピタキシャル膜を貫通してイオンを注入した後に熱処理を施すため、テンプレート基板上の化合物半導体薄膜の結晶性が劣化するという深刻な問題があった。特に、化合物半導体薄膜として量子井戸構造のような薄膜の多層構造とした場合、イオン注入による界面劣化が顕著になるという問題があった。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Alexander W. Fang, Hyundai Park, Oded Cohen, Richard Jones, Mario J. Paniccia, and John E. Bowers, “Electrically pumped hybrid AlGaInAs-silicon evanescent laser,” Optics Express, Vol. 14, No. 20, pp.9203-9210, October 2006.
【非特許文献２】Peng Chen, Winnie V. Chen, Paul K. L. Yu, Chak Wah Tang, Kei May Lau, Luke Mawst, Charles Paulson, T. F. Kuech, and S. S. Lau, “Effects of hydrogen implantation damage on the performance of InP/InGaAs/InP p-i-n photodiodes transferred on silicon,” Applied Physics Letters, Vol. 94, 012101, 2009.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、化合物半導体薄膜の結晶性の劣化を抑えたテンプレート基板であって、化合物半導体薄膜を異種材料からなる基板上に形成した異種半導体基板の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明は、このような目的を達成するために、半導体基板は、第１の基板上に形成された第１のエッチストップ層と、前記第１のエッチストップ層上に形成されたボイド形成層と、前記ボイド形成層上に形成された第２のエッチストップ層と、前記第２のエッチストップ層上に形成された化合物半導体薄膜とを備えたことを特徴とする。
【００１０】
また、異種半導体基板（テンプレート基板）の製造方法は、前記半導体基板の前記化合物半導体薄膜上に形成された第１の酸化膜と、第２の基板に形成された第２の酸化膜とを接合する工程と、熱処理により前記ボイド形成層に亀裂を生じさせて、前記第１の基板と前記化合物半導体薄膜とを分離する工程と、前記第２のエッチストップ層と前記ボイド形成層とを除去する工程とを備えたことを特徴とする。
【発明の効果】
【００１１】
以上説明したように、本発明によれば、第１の基板上に化合物半導体薄膜およびボイド形成層が形成された半導体基板を用いて、化合物半導体薄膜を異種材料からなる基板上に形成した異種半導体基板（テンプレート基板）を作製するので、エピタキシャル膜の結晶性の劣化を抑えたテンプレート基板を提供することができる。
【００１２】
また、結晶性の劣化の無い化合物半導体層を活性層に用いることができるため、良好な特性を有する光半導体素子を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態にかかる半導体基板を示す図である。
【図２】本発明の第２の実施形態にかかるテンプレート基板の作製方法を示す図である。
【図３】本発明の第３の実施形態にかかる光半導体素子を示す図である。
【図４】本発明の第４の実施形態にかかる光半導体素子を示す図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
【００１５】
（第１の実施形態）
図１に、本発明の第１の実施形態にかかる半導体基板を示す。第１の基板１０１は、例えば、面方位（００１）方向のＩｎＰ基板とする。化合物半導体薄膜を形成する前に、例えば、有機金属気相エピタキシー（ＭＯＶＰＥ：Metalorganic Vapor Phase Epitaxy）法を用いて、ＩｎＰとの選択ウェットエッチングが可能なエッチストップ層１０２（たとえばＩｎＧａＡｓ、厚さ３００ｎｍ）、ＩｎＰバッファ層１０３（たとえば、厚さ１００ｎｍ）を順次形成する。
【００１６】
ＩｎＰバッファ層１０３上にＩｎＰの選択成長が可能な誘電体膜（例えば、ＳｉＯ２、厚さ３０ｎｍ）を成膜する。その後、レジストを塗布し、露光装置にて所望の形状にパターンを形成し、ＲＩＥ装置を用いて誘電体膜がパターニングされた選択成長マスク１０４を形成する。選択成長マスク１０４の全面積が、露出したＩｎＰバッファ層１０３の面積よりも大きくなることが望ましい。
【００１７】
露出したＩｎＰ表面をウェット処理（例えば、２０℃に保持した濃硫酸に１分間浸して、水洗後、窒素ブローにより乾燥する）した後、再度、ＭＯＶＰＥ装置に基板を導入し、露出したＩｎＰバッファ層からＩｎＰを選択成長させることによりボイド（空隙）１０５を形成する。誘電体膜を用いた選択成長により、再成長したＩｎＰは、ＩＩＩ族原子が配列した（１１１）Ａ面などの安定なファセットが形成される。このため、誘電体膜を高密度に配置することによってファセット面が合体し、ＩｎＰ再成長層中にボイド１０５が形成される。エピタキシャル成長を継続すると、ファセット合体後に基板表面と同様に、安定な（１００）面が表出され、複数のボイドが埋め込まれたＩｎＰボイド形成層１０６が形成される。さらに、このＩｎＰボイド形成層１０６の（１００）面上に、ＩｎＧａＡｓからなるエッチストップ層１０７（例えば、厚さ１００ｎｍ）を形成する。
【００１８】
次に、化合物半導体薄膜として、ＩｎＰクラッド層１０８（例えば、厚さ１００ｎｍ）、ＩｎＧａＡｓＰ系量子井戸構造１０９（例えば、バンドギャップ波長１．５５μｍ、井戸層数６層）、ＩｎＰキャップ層１１０（例えば、厚さ１００ｎｍ）からなるエピタキシャル膜を作製する。最後に、ＳｉＯ２層１１１を形成することにより、第１の基板上に化合物半導体薄膜が形成された半導体基板が完成する。
【００１９】
（第２の実施形態）
図２に、本発明の第２の実施形態にかかるテンプレート基板（化合物半導体薄膜を異種材料からなる基板上に形成した異種半導体基板）の作製方法を示す。図１で示した半導体基板１００と、第２の基板２０１とを貼り合わせる。第２の基板２０１は、例えば、シリコン基板である。半導体基板１００に形成されたＳｉＯ２層１１１と、第２の基板２０１に熱酸化により形成されたＳｉＯ２層２０２とを貼り合わせる。このとき、２００℃の加熱と共に加圧接合（例えば、２ＭＰａで３時間）とを付す（図２（ａ））。
【００２０】
半導体基板１００と第２の基板とを接合した状態のまま、熱処理炉において、窒素雰囲気で５００℃の急速熱処理（ＲＴＡ：Rapid Thermal Annealing）を行う。このＲＴＡにより、半導体基板１００と第２の基板との熱膨張係数差に起因した応力が発生する。半導体基板１００に含まれるＩｎＰボイド形成層１０６にも同様に熱応力が発生する。この熱応力により、ボイド１０５間に亀裂（クラック）Ａ−Ｂが生じる（図２（ｂ））。さらに、ＲＴＡ後には、ＩｎＰボイド形成層１０６を境に、化合物半導体薄膜からなるエピタキシャル膜を含む第１の分離基板２１１と、ＩｎＰからなる第１の基板１０１を含む第２の分離基板２１２とに剥離される（図２（ｃ））。
【００２１】
第１の分離基板２１１のＩｎＰボイド形成層１０６を、選択ウェットエッチングにより除去することにより、平坦なＩｎＧａＡｓエッチストップ層１０７の表面を得ることができる。さらに、ＩｎＧａＡｓエッチストップ層１０７を選択ウェットエッチングによって除去することにより、平坦なＩｎＰクラッド層１０８の表面を得ることができる（図２（ｄ））。このようにして、第２の基板上に化合物半導体薄膜（エピタキシャル膜）が形成されたテンプレート基板を作製することができる。
【００２２】
さらに、第２の分離基板２１２も、ＩｎＰボイド形成層１０６とエッチストップ層１０２とを選択ウェットエッチングにより除去することにより、平坦なＩｎＰ基板表面を得ることができる（図２（ｅ））。このようにして、第１の基板１０１を再利用することができる。
【００２３】
以上説明したように、第１および第２の実施形態によれば、第１の基板上に化合物半導体薄膜およびボイド形成層が形成された半導体基板を用いて、化合物半導体薄膜を異種材料からなる基板上に形成した異種半導体基板（テンプレート基板）を作製するので、エピタキシャル膜の結晶性の劣化を抑えたテンプレート基板を提供することができる。また、特殊な半導体プロセス技術を用いることなく作製することができるため、テンプレート基板の作製における生産性を高めることができる。また、第１の基板を再利用することできるため、経済的なテンプレート基板を提供することができる。
【００２４】
第１および第２の実施形態では、第１の基板としてＩｎＰ基板を用いて化合物半導体薄膜を形成し、第２の基板としてシリコン基板を用いたが、これに限られるものではないことは明らかである。第１の基板と第２の基板との間の熱膨張係数差が異なればよく、第１の基板としてＧａＡｓ基板を用いたり、第２の基板としてサファイア基板などを用いても良い。
【００２５】
また、ＩｎＰボイド形成層１０６の選択成長に、ＳｉＯ２を用いたが、化合物半導体層の選択成長が可能であればよく、半導体層の酸化膜、例えば、Ａｌを含む化合物半導体層を酸化させた層を、選択マスクとして用いることもできる。
【００２６】
さらに、貼付方法としてＳｉＯ２層同士の接合を用いたが、シリコン基板とエピタキシャル膜の直接接合、第２の基板と誘電体膜を形成したテンプレート基板の接合、誘電体膜を形成した第２の基板とエピタキシャル膜の接合などを用いても、本発明の効果を得ることができる。
【００２７】
（第３の実施形態）
図３に、本発明の第３の実施形態にかかる光半導体素子を示す。第１および第２の実施形態に示したように、図１に示した半導体基板を用いて、化合物半導体薄膜を異種材料からなる基板上に形成した異種半導体基板（テンプレート基板）を準備する。すなわち、図２（ｄ）に示したように、第２の基板であるシリコン基板上に、ＳｉＯ２層を介してエピタキシャル膜（ＩｎＰクラッド層に挟まれたＩｎＧａＡｌＡｓ量子井戸構造であって、バンドギャップ波長１．５５μｍ、井戸層数６層）が形成されたテンプレート基板を準備する。
【００２８】
テンプレート基板上の化合物半導体薄膜において、光半導体素子の活性層となる領域のみを残し、それ以外の量子井戸構造１０９、ＩｎＰクラッド層１０８およびＩｎＰキャップ層１１０を除去する。この活性層の両側にｎ型ＩｎＰ層３０１、ｐ型ＩｎＰ層３０２をエピタキシャル成長により形成する。ｎ型ＩｎＰ層３０１上には、コンタクト層となるｎ型ＩｎＧａＡｓ層３０３を介してｎ型電極３０５を作製し、ｐ型ＩｎＰ層３０２上には、ｐ型ＩｎＧａＡｓ層３０４を介してｐ型電極３０６を作製する。このようにして、波長１．５５μｍで動作する光半導体素子（能動素子）が作製される。
【００２９】
第２実施形態のテンプレート基板を用いることにより、テンプレート基板上の化合物半導体薄膜が劣化しないことから、本実施形態の光半導体素子は、従来技術により作製された光半導体素子に比べて、素子特性を向上させることができる。例えば、半導体レーザとして使用した場合には、より小さいしきい値電流で動作させることが可能である。また、光強度変調器として使用した場合には、より小さい電圧で消光することが可能となる。
【００３０】
本実施形態では、第１の基板、エピタキシャル膜としてＩｎＰ基板、ＩｎＧａＡｌＡｓ量子井戸構造を用いたが、これに限られるものではない。第１の基板として、ＧａＡｓ基板を用いてもよい。
【００３１】
（第４の実施形態）
図４に、本発明の第４の実施形態にかかる光半導体素子を示す。第１および第２の実施形態に示したように、図１に示した半導体基板を用いて、化合物半導体薄膜を異種材料からなる基板上に形成した異種半導体基板（テンプレート基板）を準備する。すなわち、図２（ｄ）に示したように、第２の基板であるシリコン基板上に、ＳｉＯ２層を介してエピタキシャル膜（ＩｎＰクラッド層に挟まれたＩｎＧａＡｌＡｓ量子井戸構造であって、バンドギャップ波長１．５５μｍ、井戸層数６層）が形成されたテンプレート基板を準備する。
【００３２】
テンプレート基板上の化合物半導体薄膜において、光半導体素子の活性層となる領域のみを残し、それ以外の量子井戸構造１０９、ＩｎＰクラッド層１０８を除去し、ＩｎＰキャップ層１１０を露出させる。露出させたｎ型ＩｎＰ層上には、ｎ型電極４０１を作製し、ｐ型ＩｎＰ層上には、コンタクト層となるｐ型ＩｎＧａＡｓ層４０２を介してｐ型電極４０３を作製する。このようにして、波長１．５５μｍで動作する光半導体素子（能動素子）が作製される。
【００３３】
第２実施形態のテンプレート基板を用いることにより、テンプレート基板上の化合物半導体薄膜が劣化しないことから、本実施形態の光半導体素子は、従来技術により作製された光半導体素子に比べて、素子特性を向上させることができる。例えば、半導体レーザとして使用した場合には、より小さいしきい値電流で動作させることが可能である。また、光強度変調器として使用した場合には、より小さい電圧で消光することが可能となる。
【００３４】
本実施形態では、第１の基板、エピタキシャル膜としてＩｎＰ基板、ＩｎＧａＡｌＡｓ量子井戸構造を用いたが、これに限られるものではない。第１の基板として、ＧａＡｓ基板を用いてもよい。
【符号の説明】
【００３５】
１０１  第１の基板
１０２，１０７  エッチストップ層
１０３  ＩｎＰバッファ層
１０４  選択成長マスク
１０５  ボイド（空隙）
１０６  ＩｎＰボイド形成層
１０８  ＩｎＰクラッド層
１０９  量子井戸構造
１１０  ＩｎＰキャップ層
１１１，２０２  ＳｉＯ２層
２０１  第２の基板
２１１  第１の分離基板
２１２  第２の分離基板
３０１  ｎ型ＩｎＰ層
３０２  ｐ型ＩｎＰ層
３０３  ｎ型ＩｎＧａＡｓ層
３０４，４０２  ｐ型ＩｎＧａＡｓ層
３０５，４０１  ｎ型電極
３０６，４０３  ｐ型電極
【図１】
2015015393.tif 000003
【図２】
2015015393.tif 000004
【図３】
2015015393.tif 000005
【図４】
2015015393.tif 000006