(57)【要約】【課題】電磁ノイズの影響が低減され応答速度が高められた受光素子を提供する。【解決手段】受光素子は、第１導電形を有する基板と、高抵抗半導体層と、第１の層と、第２の層と、絶縁層と、金属配線層と、導電膜と、を有する。第１の層は、高抵抗半導体層内に設けられ、表面領域と、内部領域と、を含み、第１導電形を有する。表面領域の厚さは内部領域の厚さよりも小さい。第２の層は、高抵抗半導体層内に設けられ、第２導電形を有する。第２の層は、高抵抗半導体層を挟んで第１の層に隣接して配置される。金属配線層は、第２の層の表面に接続される。導電膜は、高抵抗半導体層の表面のうち第１の層の表面領域と第２の層との間の領域と、金属配線層と、第２の層と、を覆う。表面領域の幅は、内部領域の幅よりも広い。内部領域の側面と第２の層の側面とは、互いに対向する。基板と、表面領域と、導電膜と、は、第１の電位とされる。【選択図】図１
2015056651.tif 000002
【特許請求の範囲】
【請求項１】
第１導電形を有する基板と、
前記基板の上に設けられた半導体からなる高抵抗半導体層と、
前記高抵抗半導体層内に設けられ、表面領域と、前記表面領域の下方でありかつ前記表面領域に連続した内部領域と、を含み、第１導電形を有する第１の層であって、前記表面領域の厚さは前記内部領域の厚さよりも小さい、第１の層と、
前記基板に到達しないように前記高抵抗半導体層内に設けられ、第２導電形を有し、前記第１の層の延在方向と直交する第１の断面において、前記高抵抗半導体層を挟んで前記第１の層に隣接して配置された、第２の層と、
前記高抵抗半導体層と、前記第１の層と、前記第２の層と、の上に設けられた絶縁層と、
前記第２の層の表面に接続され、前記高抵抗半導体層の表面との間に前記絶縁層が充填された金属配線層と、
前記高抵抗半導体層の前記表面のうち前記第１の層の前記表面領域と前記第２の層との間の領域と、前記金属配線層と、前記第２の層と、を覆い、かつ前記高抵抗半導体層の前記表面との間に前記絶縁層が充填された導電膜と、
備え、
前記第１の断面において、前記表面領域の幅は、前記内部領域の幅よりも広く、
前記内部領域の側面と前記第２の層の側面とは、前記高抵抗半導体層を挟んで互いに対向し、
前記基板と、前記表面領域と、前記導電膜と、は、第１の電位とされた、受光素子。
【請求項２】
前記第２の層は２次元状にかつ規則的に配置された複数の領域を含み、
前記第１の層は前記第２の層の前記複数の領域を網状にそれぞれ囲む、請求項１記載の受光素子。  
【請求項３】
前記金属配線層は、第１引き出し部と、前記第１引き出し部で接続された複数の領域と、を含む請求項１または２に記載の受光素子。
【請求項４】
前記導電膜は、第２引き出し部と、前記第２引き出し部で接続された複数の領域と、を含む請求項１〜３のいずれか１つに記載の受光素子。
【請求項５】
請求項１〜４のいずれか１つに記載の受光素子と、
前記受光素子に近赤外光を照射する発光素子と、
前記受光素子が接着され、前記第１の電位が接続される接地リードを含む出力リードと、
前記発光素子が接着され、前記出力リードと絶縁された入力リードと、
を備えた光結合型絶縁装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、受光素子と光結合型絶縁装置に関する。
【背景技術】
【０００２】
産業用電子機器や通信機器などでは、ＡＣ電源系、ＤＣ電源系、電話回線系などの異なる電源系が同じ装置内に配置され、電気信号を伝送することが多い。
【０００３】
この場合、入力回路と出力回路とを絶縁した状態で電気信号を伝送できる光結合型絶縁装置を用いると、安定に動作させると共に、安全性が確保できる。
【０００４】
光結合型絶縁装置において、入力端子と出力端子との間に１ｋＶ以上の高電圧が加わると、入力端子と出力端子との間の絶縁層の静電容量により、受光素子にノイズ成分が生じることがある。
【０００５】
導電膜などで受光部を覆った電磁シールド構造では、ノイズの影響が低減できるが、寄生容量などが増加して応答速度が低下する問題がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−３２００６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
電磁ノイズの影響が低減され応答速度が高められた受光素子および誤動作が低減された光結合型絶縁装置を提供する。
【課題を解決するための手段】
【０００８】
実施形態の受光素子は、第１導電形を有する基板と、高抵抗半導体層と、第１の層と、第２の層と、絶縁層と、金属配線層と、導電膜と、を有する。前記高抵抗半導体層は、前記基板の上に設けられた半導体からなる。前記第１の層は、前記高抵抗半導体層内に設けられ、表面領域と、前記表面領域の下方でありかつ前記表面領域に連続した内部領域と、を含み、第１導電形を有する。第１の層において、前記表面領域の厚さは前記内部領域の厚さよりも小さい。前記第２の層は、前記基板に到達しないように前記高抵抗半導体層内に設けられ、第２導電形を有する。前記第１の層の延在方向と直交する第１の断面において、前記第２の層は、前記高抵抗半導体層を挟んで前記第１の層に隣接して配置される。前記絶縁層は、前記高抵抗半導体層と、前記第１の層と、前記第２の層と、の上に設けられる。前記金属配線層は、前記第２の層の表面に接続され、前記高抵抗半導体層の表面との間に前記絶縁層が充填される。前記導電膜は、前記高抵抗半導体層の前記表面のうち前記第１の層の前記表面領域と前記第２の層の間の領域と、前記金属配線層と、前記第２の層と、を覆い、かつ前記高抵抗半導体層の前記表面との間に前記絶縁層が充填される。前記第１の断面において、前記表面領域の幅は、前記内部領域の幅よりも広い。前記内部領域の側面と前記第２の層の側面とは、前記高抵抗半導体層を挟んで互いに対向する。前記基板と、前記表面領域と、前記導電膜と、は、第１の電位とされる。
【図面の簡単な説明】
【０００９】
【図１】図１（ａ）は第１の実施形態にかかる受光素子の模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図である。
【図２】比較例にかかる受光素子の模式断面図である。
【図３】図３（ａ）は第２の実施形態にかかる受光素子の模式平面図、図３（ｂ）はＣ−Ｃ線に沿った模式断面図、である。
【図４】第３の実施形態にかかる受光素子の受光部領域の模式平面図である。
【図５】第４の実施形態にかかる受光素子の受光部領域の模式平面図である。
【図６】第１〜第４の実施形態の受光素子を有する光結合型絶縁装置の模式断面図である。
【図７】図７（ａ）は光結合型絶縁装置の瞬時同相除去電圧の測定系を説明する模式図、図７（ｂ）はパルス電圧の変化を説明する波形図、である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しつつ、本発明の実施形態を説明する。
図１（ａ）は第１の実施形態にかかる受光素子の受光部領域の模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図である。
受光素子１０は、基板１２と、高抵抗半導体層２０と、第１の層２２と、第２の層２６と、絶縁層６０と、金属配線層５０と、導電膜５２と、を有する。
【００１１】
基板１２は、Ｓｉなどの半導体からなり、第１導電形を有する。高抵抗半導体層２０は、基板１２の上に設けられる。高抵抗半導体層２０がＳｉからなると、近赤外光（波長：７５０〜１０００ｎｍ）において高い量子効率を得ることができる。また、１μｍ〜１．５μｍの波長では、Ｇｅ、ＩｎＧａＡｓＰ、ＩｎＧａＡｓなどの材料を用いると、高い量子効率を得ることができる。
【００１２】
なお、本明細書において、高抵抗半導体層の抵抗率（または比抵抗）は、たとえば、５００Ω・ｃｍ以上とし、その導電形はｐ形でもｎ形でもよいものとする。
【００１３】
第１の層２２は第１の導電形を有し、高抵抗半導体層２０内に設けられる。また、第１の層２２は、表面の側に位置し幅がＷ１でありかつ厚さがＴ１である表面領域２２ａと、表面領域２２ａの厚さＴ１よりも大きい厚さＴ２を有する内部領域２２ｂと、を有することができる。なお、図１では、第１の層２２が、基板１２に到達しないように設けられているが、基板１２に到達していてもよい。
【００１４】
第２の層２６は、基板１２に到達しないように高抵抗半導体層２０内に設けられ、第２導電形を有し、高抵抗半導体層２０を挟んで第１の層２２に隣接して配置される。。また、第２の層２６は、第１の層２２の延在方向と直交する第１の断面において、第１の領域２６ａと第２の領域２６ｂとを、第１の層２２の両側に有することができる。また、第１の断面において、表面領域２２ａの幅Ｗ１は、内部領域２２ｂの幅Ｗ２よりも広いものとする。
【００１５】
高抵抗半導体層２０は、たとえば、１×１０１３ｃｍ−３のｐ形不純物濃度などを有するエピタキシャル層とすることができる。また、たとえば、第１の層２２は１×１０１８ｃｍ−３のｐ形不純物濃度、第２の層２６は１×１０１８ｃｍ−３のｎ形不純物濃度などをそれぞれ有することができる。第１の層２２において、表面領域２２ａと、内部領域２２ｂと、は、アクセプタのイオン注入などによりそれぞれ適正な不純物濃度および厚さ（深さ）を有する構造とする。
【００１６】
また、第２の層２６は、ドナーのイオン注入などにより、適正な不純物濃度および厚さ（深さ）を有する構造とする。なお、図１（ｂ）において、第１の層２２はｐ＋形とし、第２の層２６はｎ＋形としているが、それぞれ逆の導電形であってもよい。この場合、基板１２の導電形も逆導電形とする。
【００１７】
絶縁層６０は、高抵抗半導体層２０の表面と、第１の層２２の表面と、第２の層２６の表面と、の上に設けられる。絶縁層６０は、ＳｉＯｘを含む酸化Ｓｉ膜、ＳｉＮｙを含む窒化Ｓｉ膜，低誘電率（low  ｋ）膜などとすることができる。
【００１８】
金属配線層５０は、第１の領域２６ａの表面と、第２の領域２６ｂの表面と、に接続され、高抵抗半導体層２０の表面との間に絶縁層６０が充填される。
【００１９】
また、導電膜５２は、第１の層２２の表面領域２２ａと第２の層２６との間の領域（幅Ｗ３）と、金属配線層５０と、を少なくとも覆うように、かつ金属配線層５０の上方に設けられ、高抵抗半導体層２０の表面との間に絶縁層６０が充填される。導電膜５２を第１の電位に接続し、電磁シールド効果を持たせることができる。なお、図１（ａ）は、図１（ｂ）の模式断面図において、Ｂ−Ｂ線に沿って下方をみた模式平面図である。
【００２０】
金属配線層５０と、導電膜５２と、は、Ａｌ、Ｃｕ、Ｔｉなどとすることができる。なお、導電膜５２は、ＩＴＯ（Indium  Tin  Oxide）などの金属酸化物であってもよい。また、金属配線層５０は、第１引き出し部５０ｃにより、チップの表面のパッド部などに接続することができる。さらに、導電膜５２は、第２引き出し部５２ｃにより、チップの表面のパッド部などに接続される。
【００２１】
基板１２の裏面と、第１の層２２の表面領域２２ａと、は、第１の電位とされる。また、導電膜５２を第１の電位としてもよいが、低インピーダンスであれば、他の電位であってもよい。図１（ａ）、（ｂ）において、第１の電位は、たとえば、後に詳細に説明するように、光結合型絶縁装置の出力リードのうちの接地リードの電位とすることができる。
【００２２】
接地された第１の層２２の表面領域２２ａの幅Ｗ１が広いと、受光素子１０の内部が電磁シールドされるので外部からのノイズを遮断できると同時に光吸収領域ＡＲを広げることができるので好ましい。他方、内部領域２２ｂの幅Ｗ２を表面領域２２ａの幅Ｗ１よりも狭くすることにより、内部領域２２ｂと、第２の層２６ａ、２６ｂと、の間の高抵抗半導体層２０を広くし光吸収領域ＡＲの容積を広げることができる。また、第１の層２２の表面領域２２ａと第２の層２６との間の幅Ｗ３を広げることで、浮遊容量Ｃ２を小さくすることができる。しかし幅Ｗ３を広げすぎてしまうと、受光素子１０全体での光吸収領域ＡＲを狭めることになってしまう。
【００２３】
光照射により光吸収領域ＡＲの内部で電子−ホール対を発生させ、光電流を増加させ受光感度を高めることができる。たとえば、表面領域２２ａの幅は、５〜３０μｍなどとすることが好ましい。また、内部領域２２ｂの幅Ｗ２は、１〜１０μｍなどとすることが好ましい。
【００２４】
また、発生した電子は、横方向電界Ｅにより光吸収領域ＡＲ内を加速されて、内部領域２２ｂの側面と対向する第２の層２６の側面に到達する。また、発生したホールは、横方向電界Ｅにより光吸収領域ＡＲ内を加速されて、第２の層２６のうちのいずれか他方に到達する。このように、本実施形態の受光素子１０は、キャリアが主として横方向電界によりドリフトする横型構造である。
【００２５】
図２は、比較例にかかる受光素子を説明する模式図である。
比較例の受光素子１１０は、ｐ基板１１２上に、ｎ層１２０が設けられている。ｎ層１２０の上にｎ＋形層１２２が設けられ、ｎ＋形層１２２の表面の一部に、絶縁層１５０を介してカソード電極１３０が接続される。このような受光素子１１０のｐ基板１１２の裏面を接地し、カソード電極１３０を信号処理回路１６０に接続する。
【００２６】
比較例では、受光素子１１０のチップ表面側は、電磁シールドが設けられていない。たとえば、５Ｖなどの逆バイアスが供給されたｎ形層１２０は、高いインピーダンスとなる。このため、電磁ノイズが受光素子１１０の内部に入射し、信号処理回路１６０を誤動作させることがある。
【００２７】
また、電子とホールは、主としてｐ基板１１２とｎ形層１２０との接合界面に垂直な縦方向にドリフトする。但し、光信号Ｌｉｎがオフに転じると、蓄積された電子は、拡散により接合界面に沿って横方向に移動（電子流ＥＦＴで表す）する。拡散による移動はドリフトによる移動よりも遅い。このため、カソード電極１３０に到達するまでに時間を要し、パルス立ち下がり時間が大きく応答速度が低下する。
【００２８】
これに対して第１の実施形態の受光素子１０では、第１の層２２の表面領域２２ａと、基板１２の裏面と、導電膜５２と、を接地することができる。また、金属配線層５０の上部に導電膜５２設け、高抵抗半導体層２０の表面を電磁シールドできる。このようにして、電磁ノイズが受光素子１０の内部に入射することが抑制でき、誤動作を低減できる。
【００２９】
また、第１の層２２の内部領域２２ｂの側面２２ｓと、第２の層２６の側面２６ｓと、の間に、高抵抗半導体層２０を設けるので、受光素子１０のｐｎ接合容量Ｃ１が低減できる。また、受光部となる第１の層２２の上方に透明導電膜などの電磁シールド膜を設けないので、寄生容量を低減できる。
【００３０】
さらに、光信号Ｌｉｎがオフに転じても、電子およびホールは、電界Ｅにより加速され電界方向に素早くドリフトする。このため、拡散によるキャリアの移動が抑制されパルス立ち下がり時間を低減でき、応答時間を短縮することが容易となる。
【００３１】
図３（ａ）は第２の実施形態にかかる受光素子の受光部領域の模式平面図、図３（ｂ）はＣ−Ｃ線に沿った模式断面図、である。
第２の層２６はおよび金属配線層５０は、２次元状にかつ規則的に配置された複数の領域を含む。図３（ａ）において、第２の層２６および金属配線層５０の複数の領域はそれぞれ正方形または矩形をなし、格子状にそれぞれ配列される。また、第１の層２２は、第２の層２６の複数の領域のうちの、２つの領域の中央に配置される。複数の領域は２次元状に配置されるので、第１の層２２は、たとえば、正方形や矩形の開口部が設けられた網状の平面構造とし、第２の層２６の複数の領域をそれぞれ囲む。
【００３２】
金属配線層５０は、複数の領域を接続する第１引き出し部５０ｃを有する。また導電膜５２は、複数の領域を接続する第２引き出し部５２ｃを有する。また，光吸収領域ＡＲの面積を広くするために、第１引き出し部５０ｃと第２引き出し部５２ｃとは、上方からみて重なるように配線することが好ましい。
【００３３】
図４は、第３の実施形態にかかる受光素子の受光部領域の模式平面図である。
第２の層２６はおよび金属配線層５０は、互いに所定の間隔を保ち２次元的に規則的に配列された複数の領域を含む。また、第１の層２２は、第２の層２６および金属配線層５０を囲むようになハニカム構造として、第２の実施形態の平面配置よりも高密度の配置とでき、導電膜５２で遮光する領域の面積を低減し、受光感度を高めることができる。なお、第１および第２引き出し部は、表示していない。
【００３４】
図５は、第４の実施形態にかかる受光素子の受光部領域の模式平面図である。
第１の層２２のうち、内部領域２２ｂ（厚さＴ２が大きい）が、第２の層２６を８角形状に囲む。この場合、内部領域２２ｂの側面と、第２の層２６の側面との距離を、第２の実施形態（矩形平面形状）や第３の実施形態（ハニカム形状）よりも、均一とすることができる。このため、横方向の空乏層がより均一に広がり、キャリアの走行時間をほぼ同じにすることができる。また、受光面積をより広くすることができる。なお、平面配置はこれらの実施形態に限定されない。なお、第１および第２引き出し部は、表示していない。
【００３５】
図６は、第１〜第４の実施形態の受光素子を有する光結合型絶縁装置の模式断面図である。  
光結合型絶縁装置（フォトカプラおよびフォトリレーを含む）８０は、第１〜第４の実施形態の受光素子１０と、受光素子１０へ近赤外光を照射する発光素子８４と、を有している。もし、受光素子１０が出力リード８３の上に設けられ、発光素子８４が入力リード８２の上に設けられた場合、互いに対向する発光素子８４と受光素子１０とを包むインナ樹脂層８６とアウタ樹脂層８７とをさらに設けることができる。
【００３６】
図７（ａ）は光結合型絶縁装置の瞬時同相除去電圧の測定系を説明する模式図、図７（ｂ）はパルス電圧の変化を説明する波形図、である。  
光結合型絶縁装置８０は、入力リード８２（発光素子８４の側）と出力リード８３（受光素子１０の側）とが絶縁されている。このため、入力リード８２と出力リード８３との間に、浮遊容量を有する。
【００３７】
入力リード８２ａに、急激に変化するパルス電圧ＶＣＭを加えると、変位電流が流れ、受光素子１０の出力に誤動作の原因となるノイズを発生する。瞬時同相除去電圧は、コモンモードノイズ耐性（ＣＭＲ：Common  Mode  Rejection）で表すことができる。すなわち、高いＣＭＲは、ノイズ耐性が高いことを意味する。
【００３８】
ＣＭＲは、電源電圧が供給された状態で、入力リード８２ａと出力リード８３ａとの間に、急峻に変化するパルス電圧ＶＣＭを加えたときの受光素子１０の出力の変化として測定される。すなわち、ＣＭＲは、出力の変化が所定値以下となる最大のＶＣＭの電圧傾き（ｋＶ／μｓ）で定義される。  
【００３９】
本実施形態によれば、ノイズの影響が低減され、応答速度が高められた受光素子が提供される。また、この受光素子を有する光結合型絶縁装置によれば、たとえば、ＣＭＲを１０ｋＶ／μｓ以上などとし、誤動作を抑制することが容易となる。
【００４０】
このような光結合型絶縁装置は、産業用電子機器や通信機器などでは、ＡＣ電源系、ＤＣ電源系、電話回線系などの異なる電源系が同じ装置内に配置される。このため、安全にかつ誤動作を低減しつつ電気信号を伝送することができる。
【００４１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４２】
１０  受光素子、１２  基板、２０  高抵抗半導体層、２２  第１の層、２２ａ  表面領域、２２ｂ  内部領域、２２ｓ  側面、２６  第２の層、２６ａ  第１領域、２６ｂ  第２領域、２６ｓ  第２領域の側面、５０  金属配線層、５２  導電膜、６０  絶縁層、８２  入力リード、８３  出力リード、８４  発光素子、Ｗ１  表面領域の幅、Ｗ２  内部領域の幅、Ｗ３  表面領域と第２の層との間の幅、Ｔ１  表面領域の厚さ、Ｔ２  内部領域の厚さ、ＡＲ  光吸収領域、ＥＦ  電子流、Ｌｉｎ  信号光
【図１】
2015056651.tif 000003
【図２】
2015056651.tif 000004
【図３】
2015056651.tif 000005
【図４】
2015056651.tif 000006
【図５】
2015056651.tif 000007
【図６】
2015056651.tif 000008
【図７】
2015056651.tif 000009