(57)【要約】【課題】スパイラルインダクタの巻き数および占有面積を変えることなく、利得の周波数特性を変えることができる半導体装置を得る。【解決手段】半導体基板１上にスパイラルインダクタ２が設けられ、その上に誘電体膜３を介してスパイラルインダクタ４が設けられている。コンタクトホール５が誘電体膜３を貫通して両者の内端部を電気的に接続する。スパイラルインダクタ２の外端部から内端部に向かう回転方向と、スパイラルインダクタ４の内端部から外端部に向かう回転方向とが同じである。スパイラルインダクタ２は直線状配線２ｃを有する。スパイラルインダクタ４は、直線状配線２ｃに平行な直線状配線４ｃを有する。直線状配線４ｃは誘電体膜３を介して直線状配線２ｃの上方に配置されている。直線状配線２ｃ，４ｃ以外の部分では、平面視において、スパイラルインダクタ４の配線はスパイラルインダクタ２の配線間の隙間に配置されている。【選択図】図１
2015126023.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられ、第１の内端部及び第１の外端部を有する渦巻き状の配線である第１のスパイラルインダクタと、
前記第１のスパイラルインダクタを覆う誘電体膜と、
前記誘電体膜上に設けられ、第２の内端部及び第２の外端部を有する渦巻き状の配線である第２のスパイラルインダクタと、
前記誘電体膜を貫通して前記第１の内端部と前記第２の内端部を電気的に接続する接続部とを備え、
前記第１のスパイラルインダクタの前記第１の外端部から前記第１の内端部に向かう回転方向と、前記第２のスパイラルインダクタの前記第２の内端部から前記第２の外端部に向かう回転方向とが同じであり、
前記第１のスパイラルインダクタは第１の調整用配線を有し、
前記第２のスパイラルインダクタは、前記第１の調整用配線に平行な第２の調整用配線を有し、
前記第２の調整用配線は前記誘電体膜を介して前記第１の調整用配線の上方に配置され、
前記第１及び第２の調整用配線以外の部分では、平面視において、前記第２のスパイラルインダクタの配線は前記第１のスパイラルインダクタの配線間の隙間に配置されていることを特徴とする半導体装置。
【請求項２】
前記第２の調整用配線は、前記第１の調整用配線の上方と前記第１のスパイラルインダクタの配線間の隙間にまたがるように配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板と、
前記半導体基板上に設けられ、第１の内端部及び第１の外端部を有する渦巻き状の配線である第１のスパイラルインダクタと、
前記第１のスパイラルインダクタを覆う誘電体膜と、
前記誘電体膜上に設けられ、第２の内端部及び第２の外端部を有する渦巻き状の配線である第２のスパイラルインダクタと、
前記誘電体膜を貫通して前記第１の内端部と前記第２の内端部を電気的に接続する接続部とを備え、
前記第１のスパイラルインダクタの前記第１の外端部から前記第１の内端部に向かう回転方向と、前記第２のスパイラルインダクタの前記第２の内端部から前記第２の外端部に向かう回転方向とが同じであり、
平面視において、前記第２のスパイラルインダクタの配線は、前記第１のスパイラルインダクタの配線間の隙間に配置され、
前記第２のスパイラルインダクタの配線の側壁が前記誘電体膜を介して前記第１のスパイラルインダクタの配線の側壁に対向していることを特徴とする半導体装置。
【請求項４】
前記第１及び第２のスパイラルインダクタは複数の直線状配線が渦巻き状に配置されたものであることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【請求項５】
前記半導体基板上に設けられ、前記第１及び第２の外端部の少なくとも一方に接続された半導体回路を更に備えることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主に高周波帯無線機器や高周波帯レーダ機器等で使用される高周波デバイスに関し、特に半導体基板上にスパイラルインダクタを備えた半導体装置に関する。
【背景技術】
【０００２】
近年、携帯端末等に代表される移動体通信用デバイスには小型化、多機能化、低コスト化が要求され、それに搭載される高周波デバイスにも小型化、低コスト化が要求される。この高周波デバイスには、ＧａＡｓ，ＳｉＧｅ，Ｓｉなどの半絶縁基板上にトランジスタなどの能動素子と整合回路が一体化形成されたＭＭＩＣ（Monolithic Microwave Integrated Circuit）が多く用いられる。
【０００３】
整合回路は、抵抗、ＭＩＭキャパシタ、及びスパイラルインダクタなどの受動素子によって構成される。ＭＩＭキャパシタは誘電体膜の上層金属と下層金属により構成される。スパイラルインダクタは渦巻き状の配線である。特に、半導体基板上に形成される整合回路において、スパイラルインダクタは他の受動回路に比べて大きな面積を占有することから、小型化が求められている。
【０００４】
小面積で大きなインダクタンスを得るために、同方向に巻かれた２つのスパイラルインダクタを積層し、一方を他方の配線の間隙に対向する位置に配置する構造が開示されている（例えば、特許文献１〜３参照）。
【０００５】
また、携帯端末では異なる周波数帯を同一の端末において使用することが多い。従って、他の周波数帯の信号を除去するためにフィルタを用いなければならず、このフィルタを形成する整合回路が必要となる（例えば、特許文献４参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−７８０１７号公報（第５頁、第１図）
【特許文献２】特開２０１３−１５３０１１号公報（第６頁、第１図）
【特許文献３】特開平１１−１５４７３０号公報（第８頁、第１図）
【特許文献４】特開２００７−３１８３６２号公報（第１２頁、第２図）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１〜３では、２つのスパイラルインダクタを互いに対向させず、両者の間の結合容量を低減している。このため、自己共振（カットオフ）周波数（誘導性から容量性へ変わる周波数）が高く、整合回路を構成する上で高いインダクタンス値が得られることから、帯域内での整合には有利である。しかし、所望帯域外、特に高い周波数帯域側の帯域除去には不向きであるため、この帯域外を除去するフィルタ回路を別途設ける必要がある。また、不要帯域を除去するフィルタ回路としてスパイラルインダクタを半導体基板上に構成する場合、ＭＭＩＣのサイズの増加を招く。また、特許文献３に記載の従来例では、スパイラルインダクタの内端部から外部回路への接続線路となる配線を必要とするため、製造工程の増加を招く。
【０００８】
本発明は、上述のような課題を解決するためになされたもので、その目的はスパイラルインダクタの巻き数と占有面積を変えることなく、利得の周波数特性を変えることができる半導体装置を得るものである。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置は、半導体基板と、前記半導体基板上に設けられ、第１の内端部及び第１の外端部を有する渦巻き状の配線である第１のスパイラルインダクタと、前記第１のスパイラルインダクタを覆う誘電体膜と、前記誘電体膜上に設けられ、第２の内端部及び第２の外端部を有する渦巻き状の配線である第２のスパイラルインダクタと、前記誘電体膜を貫通して前記第１の内端部と前記第２の内端部を電気的に接続する接続部とを備え、前記第１のスパイラルインダクタの前記第１の外端部から前記第１の内端部に向かう回転方向と、前記第２のスパイラルインダクタの前記第２の内端部から前記第２の外端部に向かう回転方向とが同じであり、前記第１のスパイラルインダクタは第１の調整用配線を有し、前記第２のスパイラルインダクタは、前記第１の調整用配線に平行な第２の調整用配線を有し、前記第２の調整用配線は前記誘電体膜を介して前記第１の調整用配線の上方に配置され、前記第１及び第２の調整用配線以外の部分では、平面視において、前記第２のスパイラルインダクタの配線は前記第１のスパイラルインダクタの配線間の隙間に配置されていることを特徴とする。
【発明の効果】
【００１０】
本発明では、２つのスパイラルインダクタの調整用配線を重ねる本数を変えることによって、スパイラルインダクタの巻き数と占有面積を変えることなく、利得の周波数特性を変えることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る半導体装置を示す上面図である。
【図２】図１のＩ−ＩＩに沿った断面図である。
【図３】実施の形態１と従来例のスパイラルインダクタの周波数特性を比較した図である。
【図４】実施の形態１と従来例のスパイラルインダクタを整合回路として用いた増幅器の特性を比較した図である。
【図５】本発明の実施の形態２に係る半導体装置を示す上面図である。
【図６】図５のＩ−ＩＩに沿った断面図である。
【図７】実施の形態２と従来例のスパイラルインダクタの周波数特性を比較した図である。
【図８】実施の形態２と従来例のスパイラルインダクタを整合回路として用いた増幅器の特性を比較した図である。
【図９】本発明の実施の形態３に係る半導体装置を示す上面図である。
【図１０】図９のＩ−ＩＩに沿った断面図である。
【図１１】実施の形態３と従来例のスパイラルインダクタの周波数特性を比較した図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１３】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す上面図である。図２は図１のＩ−ＩＩに沿った断面図である。半導体基板１は、ＧａＡｓ基板、Ｓｉ基板、ＳｉＧｅ基板、ＧａＮ  ｏｎ  ＳｉＣ基板、又はＧａＮ  ｏｎ  Ｓｉ基板などである。
【００１４】
この半導体基板１上に、内端部２ａ及び外端部２ｂを有する渦巻き状の金属配線であるスパイラルインダクタ２が設けられている。ＳｉＮ又はＳｉＯＮからなる誘電体膜３がスパイラルインダクタ２を覆っている。誘電体膜３上に、内端部４ａ及び外端部４ｂを有する渦巻き状の金属配線であるスパイラルインダクタ４が設けられている。スパイラルインダクタ２，４は複数の直線状配線が渦巻き状に配置されたものである。
【００１５】
コンタクトホール５が誘電体膜３を貫通して内端部２ａと内端部４ａを電気的に接続している。外端部２ｂ及び外端部４ｂは、それぞれスパイラルインダクタ２，４からなるインダクタの入力端子及び出力端子である。
【００１６】
半導体基板１上に半導体回路６が設けられている。半導体回路６は、外端部２ｂ及び外端部４ｂの少なくとも一方に接続されている。半導体回路６は、電界効果トランジスタやヘテロバイポーラトランジスタなどのトランジスタ、抵抗、キャパシタなどを含む。
【００１７】
スパイラルインダクタ２の外端部２ｂから内端部２ａに向かう回転方向と、スパイラルインダクタ４の内端部４ａから外端部４ｂに向かう回転方向とが同じである。
【００１８】
スパイラルインダクタ２は直線状配線２ｃを有する。スパイラルインダクタ４は、直線状配線２ｃに平行な直線状配線４ｃを有する。直線状配線４ｃは誘電体膜３を介して直線状配線２ｃの上方に配置されている。直線状配線２ｃ，４ｃ以外の部分では、平面視において、スパイラルインダクタ４の配線はスパイラルインダクタ２の配線間の隙間に配置されている。即ち、スパイラルインダクタ２，４の配線が交互に配置されている。スパイラルインダクタ４の配線幅はスパイラルインダクタ２の配線間隔以下である。
【００１９】
図３は、実施の形態１と従来例のスパイラルインダクタの周波数特性を比較した図である。従来例では２つのスパイラルインダクタの互いに平行な直線状配線が重なっていない。これに対して、実施の形態１では２つのスパイラルインダクタの互いに平行な直線状配線の一部を誘電体膜を介して重ねることで、両者の結合容量を増加させ、カットオフ周波数を低周波数へシフトすることができる。直線状配線２ｃ，４ｃは結合容量の調整用の配線として作用する。
【００２０】
図４は、実施の形態１と従来例のスパイラルインダクタを整合回路として用いた増幅器の特性を比較した図である。実施の形態１では２つのスパイラルインダクタの互いに平行な直線状配線の一部を誘電体膜を介して重ねることで、利得の周波数特性を変えることができる。このため、帯域外（高い周波数帯域側）の利得を除去するフィルタ回路を別途設けることなく、容易に所望の特性を得ることができる。
【００２１】
本実施の形態では、２つのスパイラルインダクタの直線状配線を重ねる本数を変えることによって、スパイラルインダクタの巻き数と占有面積を変えることなく、利得の周波数特性を変えることができる。
【００２２】
なお、本実施の形態に係るスパイラルインダクタは、同一基板上に形成した電界効果トランジスタ、ヘテロバイポーラトランジスタを用いたＭＭＩＣ（Monolithic Microwave Integrated Circuit）の整合回路として用いてもよい。ＭＭＩＣは増幅器に限らず、他の機能を持つＭＭＩＣに本実施の形態に係るスパイラルインダクタを用いても同様の効果がある。
【００２３】
実施の形態２．
図５は、本発明の実施の形態２に係る半導体装置を示す上面図である。図６は図５のＩ−ＩＩに沿った断面図である。直線状配線４ｃは、直線状配線２ｃの上方とスパイラルインダクタ２の配線間の隙間にまたがるように配置されている。このため、実施の形態１のように直線状配線４ｃを直線状配線２ｃの上方に配置するよりも互いの配線間の結合容量を小さくできる。従って、カットオフ周波数の微調整が容易となり、インダクダンス値の修正を容易にできる。
【００２４】
図７は、実施の形態２と従来例のスパイラルインダクタの周波数特性を比較した図である。図８は、実施の形態２と従来例のスパイラルインダクタを整合回路として用いた増幅器の特性を比較した図である。
【００２５】
本実施の形態では、２つのスパイラルインダクタの直線状配線の重ね方を変えることによって、スパイラルインダクタの巻き数と占有面積を変えることなく、利得の周波数特性を変えることができる。従って、例えば、トランジスタの製造ばらつきによる特性変動を調整することができる。
【００２６】
実施の形態３．
図９は、本発明の実施の形態３に係る半導体装置を示す上面図である。図１０は図９のＩ−ＩＩに沿った断面図である。平面視において、スパイラルインダクタ４の配線は、スパイラルインダクタ２の配線間の隙間に配置される。そして、スパイラルインダクタ４の配線の側壁が誘電体膜３を介してスパイラルインダクタ２の配線の側壁に対向している。
【００２７】
スパイラルインダクタ４を形成するプロセスにおいてレジストの開口幅を硬化温度などの変更により広げる。これにより、スパイラルインダクタ４の配線幅を広げて、スパイラルインダクタ２の配線の側壁に誘電体膜を介して近接させる。
【００２８】
図１１は、実施の形態３と従来例のスパイラルインダクタの周波数特性を比較した図である。実施の形態３は実施の形態１よりも互いの配線間の結合容量を小さくできるため、カットオフ周波数の微調整が容易となり、インダクダンス値の修正が容易となる。スパイラルインダクタ４を形成するマスクパターンを変更することなく、スパイラルインダクタのカットオフ周波数を容易に変更できるため、低コスト化を図ることができる。
【００２９】
上記の例ではスパイラルインダクタとして、複数の直線状配線が渦巻き状に配置された例を示したが、全体を円形、楕円形等、任意の形状のスパイラルインダクタとすることができる。この場合、調整用の配線については、他の部分と同じ形状の曲線としても良く、また、この部分のみを直線状としても良い。
【符号の説明】
【００３０】
１  半導体基板、２  スパイラルインダクタ、２ａ，４ａ  内端部、２ｂ，４ｂ  外端部、２ｃ，４ｃ  直線状配線、３  誘電体膜、４  スパイラルインダクタ、５  コンタクトホール、６  半導体回路
【図１】
2015126023.tif 000003
【図２】
2015126023.tif 000004
【図３】
2015126023.tif 000005
【図４】
2015126023.tif 000006
【図５】
2015126023.tif 000007
【図６】
2015126023.tif 000008
【図７】
2015126023.tif 000009
【図８】
2015126023.tif 000010
【図９】
2015126023.tif 000011
【図１０】
2015126023.tif 000012
【図１１】
2015126023.tif 000013