(57)【要約】【課題】マウンターを用いてマウントする際にクラックが生じ難いセラミック電子部品を提供する。【解決手段】第１の主面１０ａの中央部は、第１の主面１０ａの周縁部よりも突出している。部品本体１０の第１及び第２の主面１０ａ、１０ｂの幅方向Ｗにおける寸法が、部品本体１０の第１及び第２の主面１０ａ、１０ｂの長さ方向Ｌにおける寸法よりも短い。厚み方向Ｔにおいて、第１及び第２の端子電極１５，１６それぞれの第１の主面１０ａ上に位置する部分の最も高い部分が、第１の主面１０ａの厚み方向Ｔにおける最も高い部分よりも厚み方向の他方側に位置している。【選択図】図２
2015015500.tif 000002
【特許請求の範囲】
【請求項１】
部品本体と、セラミック部と第１の内部電極と第２の内部電極と、第１の端子電極と、第２の端子電極と、第３の端子電極と、第４の端子電極とを有し、
前記部品本体は、
長さ方向及び幅方向に沿って延びる第１の主面と、長さ方向及び幅方向に沿って延び、前記第１の主面に対して厚み方向の一方側に位置している第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有し、
前記セラミック部を介して前記第１の内部電極と前記第２の内部電極が積層された積層部を複数有する積層体であり、
前記第１の内部電極の数と前記第２の内部電極の数の和が２００以上であり、前記セラミック部の厚みが１．０μｍ以下であり、
前記第１の主面の中央部は、前記第１の主面の周縁部よりも他方側に位置しており、前記部品本体の前記第１及び第２の主面の幅方向における寸法が、前記部品本体の前記第１及び第２の主面の長さ方向における寸法よりも短く、
前記第１の端子電極は、前記第１の側面から前記第１及び第２の主面のそれぞれに至り、
前記第２の端子電極は、前記第２の側面から前記第１及び第２の主面のそれぞれに至り、
前記第３の端子電極は、前記第１の端面から前記第１及び第２の主面のそれぞれに至り、
前記第４の端子電極は、前記第２の端面から前記第１及び第２の主面のそれぞれに至るセラミック電子部品であって、
前記セラミック電子部品の第２の主面を実装基板に対向させて実装基板に載置したときに、前記第１及び第２の端子電極それぞれの前記第１の主面上に位置する部分の実装基板からの高さが、前記第１の主面の実装基板からの高さよりも高い、セラミック電子部品。
【請求項２】
部品本体と、セラミック部と第１の内部電極と第２の内部電極と、第１の端子電極と、第２の端子電極と、第３の端子電極と、第４の端子電極とを有し、
前記部品本体は、
長さ方向及び幅方向に沿って延びる第１の主面と、長さ方向及び幅方向に沿って延び、前記第１の主面に対して厚み方向の一方側に位置している第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有し、
前記セラミック部を介して前記第１の内部電極と前記第２の内部電極が積層された積層部を複数有する積層体であり、
前記第１の内部電極の数と前記第２の内部電極の数の和が２００以上であり、前記セラミック部の厚みが１．０μｍ以下であり、
前記第１の主面の中央部は、前記第１の主面の周縁部よりも他方側に位置しており、前記部品本体の前記第１及び第２の主面の幅方向における寸法が、前記部品本体の前記第１及び第２の主面の長さ方向における寸法よりも短く、
前記第２の主面のうち、厚み方向において最も一方側に位置する部分と、前記第２の主面のうち、厚み方向において最も他方側に位置する部分との厚み方向における距離が、前記第１の主面のうち、厚み方向において最も一方側に位置する部分と、前記第１の主面のうち、厚み方向において最も他方側に位置する部分との厚み方向における距離が小さく、
前記第１の端子電極は、前記第１の側面から前記第１及び第２の主面のそれぞれに至り、
前記第２の端子電極は、前記第２の側面から前記第１及び第２の主面のそれぞれに至り、
前記第３の端子電極は、前記第１の端面から前記第１及び第２の主面のそれぞれに至り、
前記第４の端子電極は、前記第２の端面から前記第１及び第２の主面のそれぞれに至るセラミック電子部品であって、
前記セラミック電子部品の第２の主面を実装基板に対向させて実装基板に載置したときに、前記第１及び第２の端子電極それぞれの前記第１の主面上に位置する部分の実装基板からの高さが、前記第１の主面の実装基板からの高さよりも高い、セラミック電子部品。
【請求項３】
部品本体と、セラミック部と第１の内部電極と第２の内部電極と、第１の端子電極と、第２の端子電極と、第３の端子電極と、第４の端子電極とを有し、
前記部品本体は、
長さ方向及び幅方向に沿って延びる第１の主面と、長さ方向及び幅方向に沿って延び、前記第１の主面に対して厚み方向の一方側に位置している第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有し、
前記セラミック部を介して前記第１の内部電極と前記第２の内部電極が積層された積層部を複数有する積層体であり、
前記第１の内部電極の数と前記第２の内部電極の数の和が２００以上であり、前記セラミック部の厚みが１．０μｍ以下であり、
前記第１の主面の中央部は、前記第１の主面の周縁部よりも他方側に位置しており、前記部品本体の前記第１及び第２の主面の幅方向における寸法が、前記部品本体の前記第１及び第２の主面の長さ方向における寸法よりも短く、
前記第２の主面のうち、厚み方向において最も一方側に位置する部分と、前記第２の主面のうち、厚み方向において最も他方側に位置する部分との厚み方向における距離が、前記第１の主面のうち、厚み方向において最も一方側に位置する部分と、前記第１の主面のうち、厚み方向において最も他方側に位置する部分との厚み方向における距離が小さく、
前記第１の端子電極は、前記第１の側面から前記第１及び第２の主面のそれぞれに至り、
前記第２の端子電極は、前記第２の側面から前記第１及び第２の主面のそれぞれに至り、
前記第３の端子電極は、前記第１の端面から前記第１及び第２の主面のそれぞれに至り、
前記第４の端子電極は、前記第２の端面から前記第１及び第２の主面のそれぞれに至るセラミック電子部品であって、
前記セラミック電子部品の第２の主面を実装基板に対向させて実装基板に載置したときに、前記第１及び第２の端子電極それぞれの前記第１の主面上に位置する部分の実装基板からの高さが、前記第１の主面の実装基板からの高さよりも高く、
前記セラミック電子部品の第１の主面を実装基板に対向させて実装基板に載置したときに、前記第１及び第２の端子電極の前記第２の主面の上に位置する部分の実装基板からの高さ、前記第３及び第４の端子電極の前記第２の主面の上に位置する部分に実装基板からの高さがよりも高いセラミック電子部品。
【請求項４】
前記第１及び第２の端子電極の前記第１の主面の上に位置する部分が、前記第１及び第２の端子電極の前記第２の主面の上に位置する部分の厚みよりも厚い部分を有する、請求項１〜３のいずれか一項に記載のセラミック電子部品。
【請求項５】
前記第１及び第２の端子電極の前記第２の主面の上に位置する部分の最大厚みが、前記第３及び第４の端子電極の前記第２の主面の上に位置する部分の最大厚みよりも大きい、請求項１〜４のいずれか一項に記載のセラミック電子部品。
【請求項６】
請求項１〜５のいずれか一項に記載のセラミック電子部品と、
前記セラミック電子部品が実装されている実装基板と、
を備える、セラミック電子部品の実装構造体。
【請求項７】
前記第２の主面が前記実装基板と対向している、請求項６に記載のセラミック電子部品の実装構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品及びその実装構造体に関する。
【背景技術】
【０００２】
従来、コンデンサ本体の第１及び第２の端面のそれぞれの上に端子電極が設けられている一方、第１及び第２の側面のそれぞれの上に接地用端子電極が設けられている積層セラミックコンデンサが知られている（例えば、特許文献１等）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２０１４１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載されたような積層セラミックコンデンサをマウンターを用いて実装基板に実装する際に積層セラミックコンデンサにクラックが生じる場合がある。
【０００５】
本発明の主な目的は、マウンターを用いてマウントする際にクラックが生じ難いセラミック電子部品を提供することにある。
【課題を解決するための手段】
【０００６】
本発明に係る第１のセラミック電子部品は、部品本体と、セラミック部と第１の内部電極と第２の内部電極と、第１の端子電極と、第２の端子電極と、第３の端子電極と、第４の端子電極とを有する。部品本体は、長さ方向及び幅方向に沿って延びる第１の主面と、長さ方向及び幅方向に沿って延び、第１の主面に対して厚み方向の一方側に位置している第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有する。セラミック部を介して第１の内部電極と第２の内部電極が積層された積層部を複数有する積層体である。第１の内部電極の数と第２の内部電極の数の和が２００以上であり、セラミック部の厚みが１．０μｍ以下である。第１の主面の中央部は、第１の主面の周縁部よりも他方側に位置しており、部品本体の第１及び第２の主面の幅方向における寸法が、部品本体の第１及び第２の主面の長さ方向における寸法よりも短い。第１の端子電極は、第１の側面から第１及び第２の主面のそれぞれに至っている。第２の端子電極は、第２の側面から第１及び第２の主面のそれぞれに至っている。第３の端子電極は、第１の端面から第１及び第２の主面のそれぞれに至っている。第４の端子電極は、第２の端面から第１及び第２の主面のそれぞれに至るセラミック電子部品である。セラミック電子部品の第２の主面を実装基板に対向させて実装基板に載置したときに、第１及び第２の端子電極それぞれの第１の主面上に位置する部分の実装基板からの高さが、第１の主面の実装基板からの高さよりも高い。
【０００７】
本発明に係る第２のセラミック電子部品は、長さ方向及び幅方向に沿って延びる第１の主面と、長さ方向及び幅方向に沿って延び、第１の主面に対して厚み方向の一方側に位置している第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有する。セラミック部を介して第１の内部電極と第２の内部電極が積層された積層部を複数有する積層体である。第１の内部電極の数と第２の内部電極の数の和が２００以上であり、セラミック部の厚みが１．０μｍ以下である。第１の主面の中央部は、第１の主面の周縁部よりも他方側に位置しており、部品本体の第１及び第２の主面の幅方向における寸法が、部品本体の第１及び第２の主面の長さ方向における寸法よりも短い。第２の主面のうち、厚み方向において最も一方側に位置する部分と、第２の主面のうち、厚み方向において最も他方側に位置する部分との厚み方向における距離が、第１の主面のうち、厚み方向において最も一方側に位置する部分と、第１の主面のうち、厚み方向において最も他方側に位置する部分との厚み方向における距離が小さい。第１の端子電極は、第１の側面から第１及び第２の主面のそれぞれに至っている。第２の端子電極は、第２の側面から第１及び第２の主面のそれぞれに至っている。第３の端子電極は、第１の端面から第１及び第２の主面のそれぞれに至っている。第４の端子電極は、第２の端面から第１及び第２の主面のそれぞれに至るセラミック電子部品である。セラミック電子部品の第２の主面を実装基板に対向させて実装基板に載置したときに、第１及び第２の端子電極それぞれの第１の主面上に位置する部分の実装基板からの高さが、第１の主面の実装基板からの高さよりも高い。
【０００８】
本発明に係る第３のセラミック電子部品は、部品本体と、セラミック部と第１の内部電極と第２の内部電極と、第１の端子電極と、第２の端子電極と、第３の端子電極と、第４の端子電極とを有する。部品本体は、長さ方向及び幅方向に沿って延びる第１の主面と、長さ方向及び幅方向に沿って延び、第１の主面に対して厚み方向の一方側に位置している第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有する。セラミック部を介して第１の内部電極と第２の内部電極が積層された積層部を複数有する積層体である。第１の内部電極の数と第２の内部電極の数の和が２００以上であり、セラミック部の厚みが１．０μｍ以下である。第１の主面の中央部は、第１の主面の周縁部よりも他方側に位置しており、部品本体の第１及び第２の主面の幅方向における寸法が、部品本体の第１及び第２の主面の長さ方向における寸法よりも短い。第２の主面のうち、厚み方向において最も一方側に位置する部分と、第２の主面のうち、厚み方向において最も他方側に位置する部分との厚み方向における距離が、第１の主面のうち、厚み方向において最も一方側に位置する部分と、第１の主面のうち、厚み方向において最も他方側に位置する部分との厚み方向における距離が小さい。第１の端子電極は、第１の側面から第１及び第２の主面のそれぞれに至っている。第２の端子電極は、第２の側面から第１及び第２の主面のそれぞれに至っている。第３の端子電極は、第１の端面から第１及び第２の主面のそれぞれに至っている。第４の端子電極は、第２の端面から第１及び第２の主面のそれぞれに至っている。セラミック電子部品の第２の主面を実装基板に対向させて実装基板に載置したときに、第１及び第２の端子電極それぞれの第１の主面上に位置する部分の実装基板からの高さが、第１の主面の実装基板からの高さよりも高い。セラミック電子部品の第１の主面を実装基板に対向させて実装基板に載置したときに、第１及び第２の端子電極の第２の主面の上に位置する部分の実装基板からの高さ、第３及び第４の端子電極の第２の主面の上に位置する部分に実装基板からの高さがよりも高い。
【０００９】
本発明に係るセラミック電子部品では、第１及び第２の端子電極の第１の主面の上に位置する部分が、第１及び第２の端子電極の第２の主面の上に位置する部分の厚みよりも厚い部分を有することが好ましい。
【００１０】
本発明に係るセラミック電子部品では、第１及び第２の端子電極の第２の主面の上に位置する部分の最大厚みが、第３及び第４の端子電極の第２の主面の上に位置する部分の最大厚みよりも大きいことが好ましい。
【００１１】
本発明に係るセラミック電子部品の実装構造体は、本発明に係るセラミック電子部品と、実装基板とを備える。実装基板は、セラミック電子部品が実装されている。
【００１２】
本発明に係るセラミック電子部品の実装構造体では、第２の主面が実装基板と対向していることが好ましい。
【発明の効果】
【００１３】
本発明によれば、マウンターを用いてマウントする際にクラックが生じ難いセラミック電子部品を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係るセラミックコンデンサの模式的斜視図である。
【図２】図１の線ＩＩ−ＩＩにおける模式的断面図である。
【図３】図１の線ＩＩＩ−ＩＩＩにおける模式的断面図である。
【図４】本発明の一実施形態に係るセラミックコンデンサの長さ方向及び幅方向に沿った模式的断面図である。
【図５】本発明の一実施形態に係るセラミックコンデンサの長さ方向及び幅方向に沿った模式的断面図である。
【図６】本発明の一実施形態に係るセラミックコンデンサの実装構造体の模式的断面図である。
【図７】本発明の一実施形態におけるセラミックコンデンサのマウント工程を説明するための模式的断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
【００１６】
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００１７】
本実施形態に係るセラミック電子部品は、セラミックコンデンサであってもよいし、圧電部品、サーミスタまたはインダクタ等であってもよい。以下では、一例として、本実施形態に係るセラミック電子部品がセラミックコンデンサである場合について説明する。
【００１８】
図１は、本実施形態に係るセラミックコンデンサの模式的斜視図である。図２は、図１の線ＩＩ−ＩＩにおける模式的断面図である。図３は、図１の線ＩＩＩ−ＩＩＩにおける模式的断面図である。
【００１９】
図１〜図３に示されるように、セラミックコンデンサ１は、コンデンサ本体１０を備えている。コンデンサ本体１０は、略直方体状である。コンデンサ本体１０の角部や稜線部は、面取り状に設けられていてもよいし、丸められた形状を有していてもよい。また、主面、側面には、凹凸が設けられていてもよい。
【００２０】
コンデンサ本体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄと、第１及び第２の端面１０ｅ、１０ｆとを有する。
【００２１】
第１及び第２の主面１０ａ、１０ｂは、それぞれ、長さ方向Ｌ、幅方向Ｗとに沿って延びている。長さ方向Ｌは、幅方向Ｗに対して垂直である。第１の主面１０ａと第２の主面１０ｂとは、厚み方向Ｔにおいて対向している。厚み方向Ｔは、長さ方向Ｌと幅方向Ｗとのそれぞれに対して垂直である。第１及び第２の主面１０ａ、１０ｂのそれぞれの幅方向Ｗにおける寸法は、第１及び第２の主面１０ａ、１０ｂのそれぞれの長さ方向Ｌにおける寸法よりも短い。第１及び第２の主面１０ａ、１０ｂのそれぞれの幅方向Ｗにおける寸法は、第１及び第２の主面１０ａ、１０ｂのそれぞれの長さ方向Ｌにおける寸法の０．６０倍〜０．７０倍であることが好ましく、０．６３倍〜０．６７倍であることがより好ましい。
【００２２】
第１及び第２の側面１０ｃ、１０ｄは、それぞれ、長さ方向Ｌと、厚み方向Ｔとに沿って延びている。第１の側面１０ｃと第２の側面１０ｄとは、幅方向Ｗにおいて対向している。
【００２３】
第１及び第２の端面１０ｅ、１０ｆは、それぞれ、幅方向Ｗと、厚み方向Ｔとに沿って延びている。第１の端面１０ｅと第２の端面１０ｆとは、幅方向Ｗに沿って対向している。
【００２４】
コンデンサ本体１０は、例えば、誘電体セラミックスにより構成することができる。誘電体セラミックスの具体例としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などが挙げられる。セラミック素体には、例えば、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などが添加されていてもよい。
【００２５】
図２及び図３に示されるように、コンデンサ本体１０の内部には、第１の内部電極１１と第２の内部電極１２とが設けられている。第１及び第２の内部電極１１，１２は、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕ，Ａｇ−Ｐｄ合金などの金属により構成することができる。
【００２６】
第１の内部電極１１と第２の内部電極１２とは、厚み方向Ｔにおいてセラミック部１０ｇを介して対向している。具体的には、図２、図３及び図５に示すように、第１の内部電極１１は、第１の側面１０ｃと第２の側面１０ｄとのそれぞれに引き出されている。第２の内部電極１２は、第１の端面１０ｅと第２の端面１０ｆとには引き出されていない。図２〜図４に示すように、第２の内部電極１２は、第１の端面１０ｅと第２の端面１０ｆとのそれぞれに引き出されている。第１の内部電極１１は、第１及び第２の側面１０ｃ、１０ｄとは離間している。
【００２７】
図１及び図３に示すように、第１の側面１０ｃの上には、第１の端子電極１５が設けられている。
【００２８】
具体的には、第１の端子電極１５は、第１の側面１０ｃの長さ方向Ｌにおける中央部に設けられている。図３に示すように、第１の端子電極１５は、第１の側面１０ｃの上から、第１及び第２の主面１０ａ、１０ｂのそれぞれに至っている。第１の端子電極１５は、第１の側面１０ｃの上に位置する第１の部分１５ａと、第１の主面１０ａの上に位置する第２の部分１５ｂと、第２の主面１０ｂの上に位置する第３の部分１５ｃとを有する。
【００２９】
図１及び図３に示すように、第２の側面１０ｄの上には、第２の端子電極１６が設けられている。
【００３０】
具体的には、第２の端子電極１６は、第２の側面１０ｄの長さ方向Ｌにおける中央部に設けられている。図３に示すように、第２の端子電極１６は、第２の側面１０ｄの上から、第１及び第２の主面１０ａ、１０ｂのそれぞれに至っている。第２の端子電極１６は、第２の側面１０ｄの上から、第１及び第２の主面１０ａ、１０ｂのそれぞれに至っている。第２の端子電極１６は、第２の側面１０ｄの上に位置する第１の部分１６ａと、第１の主面１０ａの上に位置する第２の部分１６ｂと、第２の主面１０ｂの上に位置する第３の部分１６ｃとを有する。
【００３１】
図１及び図２に示すように、第１の端面１０ｅの上には、第３の端子電極１７が設けられている。
【００３２】
図１，図２及び図４に示すように、第３の端子電極１７は、第１の端面１０ｅの上から、第１及び第２の主面１０ａ、１０ｂのそれぞれの上と、第１及び第２の側面１０ｃ、１０ｄのそれぞれの上とに至っている。第３の端子電極１７は、第１の端面１０ｅの上に位置する第１の部分１７ａと、第１の主面１０ａの上に位置する第２の部分１７ｂと、第２の主面１０ｂの上に位置する第３の部分１７ｃと、第１の側面１０ｃの上に位置する第４の部分１７ｄと、第２側面１０ｄの上に位置する第５の部分１７ｅとを有する。
【００３３】
図１及び図２に示すように、第２の端面１０ｆの上には、第４の端子電極１８が設けられている。
【００３４】
図１，図２及び図４に示すように、第４の端子電極１８は、第２の端面１０ｆの上から、第１及び第２の主面１０ａ、１０ｂのそれぞれの上と、第１及び第２の側面１０ｃ、１０ｄのそれぞれの上とに至っている。第４の端子電極１８は、第２の端面１０ｆの上に位置する第１の部分１８ａと、第１の主面１０ａの上に位置する第２の部分１８ｂと、第２の主面１０ｂの上に位置する第３の部分１８ｃと、第１の側面１０ｃの上に位置する第４の部分１８ｄと、第２側面１０ｄの上に位置する第５の部分１８ｅとを有する。
【００３５】
なお、各端子電極１５〜１８は、それぞれ、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕ，Ａｇ−Ｐｄ合金等の適宜の導電剤等により構成することができる。各端子電極１５〜１８は、例えば、ガラスを含む焼成電極層と、その上に形成されためっき層との積層体により構成されていてもよい。
【００３６】
セラミックコンデンサ１の製造方法は、特に限定されない。セラミックコンデンサ１は、例えば、以下の要領で製造することができる。
【００３７】
まず、セラミック粉末を含むセラミックグリーンシートを用意する。セラミックグリーンシートは、例えば、セラミック粉末等を含むセラミックペーストを印刷することにより作製することができる。
【００３８】
次に、セラミックグリーンシートの上に導電性ペーストを塗布することにより、第１及び第２の内部電極１１，１２を構成するための導電性ペースト層を形成する。導電性ペーストの塗布は、例えば、スクリーン印刷法等の各種印刷法により行うことができる。
【００３９】
次に、導電性ペースト層が印刷されていないセラミックグリーンシートと、導電性ペースト層が印刷されたセラミックグリーンシートとを適宜積層し、プレスすることによりマザー積層体を作製する。
【００４０】
次に、仮想のカットラインに沿ってマザー積層体をカッティングすることにより、マザー積層体から複数の生のセラミック積層体を作製する。なお、マザー積層体のカッティングは、ダイシングや押切により行うことができる。
【００４１】
生のセラミック積層体作成後、バレル研磨などにより、生のセラミック積層体の稜線部及び稜線部の面取りまたはＲ面取り及び表層の研磨を行うようにしてもよい。
【００４２】
次に、生のセラミック積層体の焼成を行う。焼成温度は、使用するセラミック材料や導電性ペーストの種類により適宜設定することができる。
【００４３】
その後、セラミック積層体を導電性ペースト槽へ塗布した後に焼き付けを行い、その後めっきを行うことにより端子電極１５〜１８を形成することによりセラミックコンデンサ１を完成させることができる。なお、端子電極１５〜１８の厚みは、導電性ペースト槽へのセラミック積層体の浸漬条件や、導電性ペーストの粘度を制御することにより、調整することができる。上述のように、セラミック電子部品１では、内部電極１１，１２は、それぞれ、平面視においてコンデンサ本体１０の一部に設けられている。このため、全ての内部電極１１，１２が設けられたコンデンサ本体１０の平面視における中央部は、相対的に厚く、一部の内部電極１１，１２が設けられたコンデンサ本体１０の平面視における周縁部は、相対的に薄い。
【００４４】
例えば、剛体からなる基盤の上に内部電極の数の和が２００以上であり、焼成後の厚みが１．０μｍ以下となるように厚みが設定されたセラミックグリーンシートからなるマザー積層体を設置し、弾性体からなるプレス体を用いてマザー積層体のプレスを行った場合は、図２及び図３に示すように、第２の主面１０ｂが略平坦になり、第１の主面１０ａが平坦でなくなる。第２の主面１０ｂのうち、厚み方向Ｔにおいて最も一方側に位置する部分と、第２の主面１０ｂのうち、厚み方向Ｔにおいて最も他方側に位置する部分との厚み方向Ｔにおける距離が、第１の主面１０ａのうち、厚み方向Ｔにおいて最も一方側に値する部分と、第１の主面１０ａのうち、厚み方向Ｔにおいて最も他方側に位置する部分との厚み方向Ｔにおける距離よりも小さい。
【００４５】
第１の主面１０ａの中央部は、第１の主面１０ｂの周縁部よりも突出している。
【００４６】
なお、第１の主面１０ａのうち、厚み方向Ｔにおいて最も一方側に値する部分と、第１の主面１０ａのうち、厚み方向Ｔにおいて最も他方側に位置する部分との厚み方向Ｔにおける距離は、追加図面に示すとおり、コンデンサ本体１０の端面に接し、端面と平行な線分Ｌ１と、線分Ｌ１と直交し、第１の主面１０ａのうち、厚み方向Ｔにおいて最も一方側に位置する部分と接する線分Ｌ２との交点Ｐ１から、線分Ｌ１とコンデンサ本体との接点のうち、最も第１の主面側の接点Ｐ２までの距離ｈを測定することにより確認できる。また、本実施例は、第２の主面の中央部が第２の主面の周縁部より突出していない場合を示しているが、第２の主面の中央部が第２の主面の周縁部より突出している場合の、第２の主面１０ｂのうち、厚み方向Ｔにおいて最も一方側に位置する部分と、第２の主面１０ｂのうち、厚み方向Ｔにおいて最も他方側に位置する部分との厚み方向Ｔにおける距離は、上記と同様の方法で確認できる。つまり、コンデンサ本体１０の端面に接し、端面と平行な線分Ｌ１と、該線分と直交し、第２の主面のうち、厚み方向において最も一方側に位置する部分と接する線分Ｌ３（図示しない）との交点から、線分Ｌ１とコンデンサ本体との接点のうち、最も第２の主面側の接点までの距離を測定することにより確認できる。
【００４７】
図６は、本実施形態に係るセラミックコンデンサの実装構造体２の模式的断面図である。図６に示すように、セラミックコンデンサの実装構造体２は、実装基板３０と、セラミックコンデンサ１とを備えている。セラミックコンデンサ１は、実装基板３０の実装面３１の上に実装されている。実装面３１の上に設けられたランド３２とセラミックコンデンサ１とは、導電材４０により電気的に接続されている。セラミックコンデンサ１は、第２の主面１０ｂが実装面３１と対向するように実装されている。
【００４８】
図７に示すように、実装構造体２を作製するに際しては、まず、マウンターのノズル５０でセラミックコンデンサ１を吸着保持した状態でセラミックコンデンサ１を実装基板３０に押圧しつつはんだ等の導電材４０によりセラミックコンデンサ１とランド３２とを接合する。
【００４９】
ところで、第１の主面の中央部が周縁部よりも上方に向かって突出している場合、マウンターのノズルがセラミックスからなるコンデンサ本体に接触し、コンデンサ本体にクラックが生じる場合がある。セラミックコンデンサ１では、厚み方向Ｔにおいて、第１及び第２の端子電極１５，１６の第１の主面１０ａ上に位置する第２の部分１５ｂ、１６ｂが、第２の主面１０ｂ上に位置する第３の部分１５ｃ、１６ｃより厚い。そして、厚み方向Ｔにおいて、第１及び第２の端子電極１５，１６の第１の主面１０ａ上に位置する第１の部分１５ａ、１６ａの最も高い部分が、第１の主面１０ａの厚み方向Ｔにおける最も高い部分よりも厚み方向Ｔにおいて第２の主面１０ｂ側に位置している。このため、ノズル５０は、第２の部分１５ｂ、１６ｂと接触し、第１の主面１０ａと直接接触することが抑制されている。このため、コンデンサ本体１０にクラック等が生じ難い。また、第２の部分１５ｂ、１６ｂは、金属を含んでいるため、コンデンサ本体１０よりも高い弾性率を有する。このため、第２の部分１５ｂ、１６ｂが緩衝材として作用し、コンデンサ本体１０に大きな応力が加わることがより効果的に抑制されている。従って、コンデンサ本体１０の損傷がより効果的に抑制されている。
【００５０】
セラミックコンデンサ１では、第１及び第２の端子電極１５，１６の第２の主面１０ｂ上に位置している第３の部分１５ｃ、１６ｃの最大厚みが、第３及び第４の端子電極１７，１８の第２の主面１０ｂ上に位置している第３の部分１７ｃ、１８ｃの最大厚みよりも大きい。そして、第３の部分１５ｃ、１６ｃが、第３の部分１７ｃ、１８ｃよりも実装面３１側にまで至っている。このため、マウンターを用いてセラミックコンデンサ１をマウントする際にセラミックコンデンサ１に加わる応力を小さくすることができる。よって、セラミックコンデンサ１のマウント時の損傷をより効果的に抑制することができる。
【００５１】
第１及び第２の端子電極１５，１６の第２の主面１０ｂ上に位置している第３の部分１５ｃ、１６ｃの最大厚みは、コンデンサ本体の端面を、第１及び第２の端子電極１５、１６が露出するまで研磨することにより得られる断面を走査型電子顕微鏡を用いて３０μｍ□の範囲で観察し、第２の主面１０ｂと第１の端子電極１５の頂点部を結ぶ第２の主面１０ｂに対する垂線および第２の主面１０ｂと第２の端子電極１６の頂点部を結ぶ第２の主面１０ｂに対する垂線の距離を測定することによって算出することができる。
【００５２】
また、第３及び第４の端子電極１７，１８の第２の主面１０ｂ上に位置している第３の部分１７ｃ、１８ｃの最大厚みは、コンデンサ本体の側面を、第３及び第４の端子電極１７、１８が露出するまで研磨することにより得られる断面を走査型電子顕微鏡を用いて３０μｍ□の範囲で観察し、第２の主面１０ｂと第３の端子電極１５の頂点部を結ぶ第２の主面１０ｂに対する垂線および第２の主面１０ｂと第２の端子電極１６の頂点部を結ぶ第２の主面１０ｂに対する垂線の距離を測定することによって算出することができる。
【符号の説明】
【００５３】
１  セラミックコンデンサ
２  セラミックコンデンサの実装構造体
１０  コンデンサ本体
１０ａ  第１の主面
１０ｂ  第２の主面
１０ｃ  第１の側面
１０ｄ  第２側面
１０ｅ  第１の端面
１０ｆ  第２の端面
１０ｇ  セラミック部
１１  第１の内部電極
１２  第２の内部電極
１５  第１の端子電極
１６  第２の端子電極
１７  第３の端子電極
１８  第４の端子電極
３０  実装基板
３１  実装面
３２  ランド
４０  導電材
５０  ノズル
【図１】
2015015500.tif 000003
【図２】
2015015500.tif 000004
【図３】
2015015500.tif 000005
【図４】
2015015500.tif 000006
【図５】
2015015500.tif 000007
【図６】
2015015500.tif 000008
【図７】
2015015500.tif 000009