(57)【要約】【課題】本発明は、多層印刷回路基板に関する。【解決手段】本発明は、基板の小型化、軽量化、および薄型化のために、一面に回路配線層が形成された絶縁層を繰り返して積層してなる多層印刷回路基板であって、少なくとも一つ以上の絶縁層を厚さ方向に貫通して形成されたビア電極と、前記ビア電極の上部または下部に接続するビアパッドと、少なくとも一つ以上の絶縁層を挟んで前記ビアパッドに対向する位置に形成された負荷用パッドと、を含む、多層印刷回路基板を提示する。【選択図】図１
2015015447.tif 000002
【特許請求の範囲】
【請求項１】
一面に回路配線層が形成された絶縁層を繰り返して積層してなる多層印刷回路基板であって、
少なくとも一つ以上の絶縁層を厚さ方向に貫通して形成されたビア電極と、
前記ビア電極の上部または下部に接続するビアパッドと、
少なくとも一つ以上の絶縁層を挟んで前記ビアパッドに対向する位置に形成された負荷用パッドと、を含む、多層印刷回路基板。
【請求項２】
前記ビアパッドは、前記ビア電極の上部に接続する上部ビアパッドと、前記ビア電極の下部に接続する下部ビアパッドと、からなる、請求項１に記載の多層印刷回路基板。
【請求項３】
前記負荷用パッドの面積は、要求されるキャパシタ容量に応じて設定される、請求項１に記載の多層印刷回路基板。
【請求項４】
前記負荷用パッドと前記ビアパッドとの間の絶縁層を貫通する開口部をさらに含む、請求項１に記載の多層印刷回路基板。
【請求項５】
前記開口部の内部に設けられた誘電体をさらに含む、請求項４に記載の多層印刷回路基板。
【請求項６】
前記開口部の側壁に形成され、前記負荷用パッドと前記ビアパッドとを電気的に連結する内壁金属層をさらに含む、請求項１に記載の多層印刷回路基板。
【請求項７】
一面に回路配線層が形成された絶縁層を繰り返して積層してなる多層印刷回路基板であって、
少なくとも一つ以上の絶縁層を厚さ方向に貫通するビアホールの内壁にめっきされたビア電極と、
前記ビア電極の上部に接続する上部ビアパッドおよび前記ビア電極の下部に接続する下部ビアパッドと、
少なくとも一つ以上の絶縁層を挟んで前記上部ビアパッドに対向する位置に形成された負荷用パッドと、を含む、多層印刷回路基板。
【請求項８】
前記ビアホールの内部に設けられた誘電体をさらに含む、請求項７に記載の多層印刷回路基板。
【請求項９】
前記負荷用パッドと前記上部ビアパッドとの間の絶縁層を貫通し、前記ビアホールに対応する位置に形成された開口部をさらに含む、請求項７に記載の多層印刷回路基板。
【請求項１０】
前記ビアホールと開口部の内部に設けられた誘電体をさらに含む、請求項９に記載の多層印刷回路基板。
【請求項１１】
前記開口部の側壁に形成され、前記負荷用パッドと前記上部ビアパッドとを電気的に連結する内壁金属層をさらに含む、請求項９に記載の多層印刷回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層印刷回路基板に関し、より詳細には、ビアパッドをキャパシタ端子として利用する多層印刷回路基板に関する。
【背景技術】
【０００２】
印刷回路基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ；ＰＣＢ）は、電気絶縁性基板に銅のような伝導性材料で回路ラインパターンを印刷して形成したものであって、電子製品の小型化、薄板化、高密度化、およびパッケージ（ｐａｃｋａｇｅ）化の傾向に伴い、印刷回路基板に対してもまた、多層化および配線密度の向上などに関する研究／開発が行われてきた。
【０００３】
印刷回路基板において、微細パターンを形成し、信頼性および設計密度を高めるために、原材料を変更し、且つ回路の層構成を複合化する構造に変化しており、これに伴い、絶縁基板の片面にのみ配線を形成した片面ＰＣＢの他に、両面に配線を形成した両面印刷回路基板、または多層に配線した多層印刷回路基板が広く使用されている。
【０００４】
このうち、多層印刷回路基板は、回路配線層の実装領域を拡大するために、所謂ビルドアップ方式で製造されるが、特許文献１を参照すると、このようなビルドアップ方式による多層印刷回路基板の製造は、絶縁層と回路配線層を順に積層してなり、各層の回路配線層は、ビア電極を利用して導通させる。
【０００５】
このような多層印刷回路基板は、配線密度を著しく高めることができるという利点がある反面、製造工程が複雑であり、通常の製造工程による場合、基板の厚さを減少させることが困難であるという欠点がある。
【０００６】
また、パッケージ用印刷回路基板では、キャパシタまたは抵抗のような受動素子を印刷回路基板の表面やその内部に実装するが、その場合、回路配線を印刷する空間が減少するだけでなく、実装する素子の数が増加するため、基板の小型化、軽量化、および薄型化の要求を満たすことが困難であるという問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】韓国公開特許第２００５‐００３３３６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述の問題を解決するために、本発明は、受動素子、特にキャパシタを、基板の厚さを増加することなく実装できる多層印刷回路基板を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記のような目的を達成するために導き出された本発明は、一面に回路配線層が形成された絶縁層を繰り返して積層してなる多層印刷回路基板であって、少なくとも一つ以上の絶縁層を厚さ方向に貫通して形成されたビア電極と、前記ビア電極の上部または下部に接続するビアパッドと、少なくとも一つ以上の絶縁層を挟んで前記ビアパッドに対向する位置に形成された負荷用パッドと、を含む、多層印刷回路基板を提供する。
【００１０】
また、前記ビアパッドは、前記ビア電極の上部に接続する上部ビアパッドと、前記ビア電極の下部に接続する下部ビアパッドと、からなる、多層印刷回路基板を提供する。
【００１１】
また、前記負荷用パッドの面積は、要求されるキャパシタ容量に応じて設定される、多層印刷回路基板を提供する。
【００１２】
また、前記負荷用パッドと前記ビアパッドとの間の絶縁層を貫通する開口部をさらに含む、多層印刷回路基板を提供する。
【００１３】
また、前記開口部の内部に設けられた誘電体をさらに含む、多層印刷回路基板を提供する。
【００１４】
また、前記開口部の側壁に形成され、前記負荷用パッドと前記ビアパッドとを電気的に連結する内壁金属層をさらに含む、多層印刷回路基板を提供する。
【００１５】
一方、本発明の他の形態として、一面に回路配線層が形成された絶縁層を繰り返して積層してなる多層印刷回路基板であって、少なくとも一つ以上の絶縁層を厚さ方向に貫通するビアホールの内壁にめっきされたビア電極と、前記ビア電極の上部に接続する上部ビアパッドおよび前記ビア電極の下部に接続する下部ビアパッドと、少なくとも一つ以上の絶縁層を挟んで前記上部ビアパッドに対向する位置に形成された負荷用パッドと、を含む、多層印刷回路基板を提供する。
【００１６】
また、前記ビアホールの内部に設けられた誘電体をさらに含む、多層印刷回路基板を提供する。
【００１７】
また、前記負荷用パッドと前記上部ビアパッドとの間の絶縁層を貫通し、前記ビアホールに対応する位置に形成された開口部をさらに含む、多層印刷回路基板を提供する。
【００１８】
また、前記ビアホールと開口部の内部に設けられた誘電体をさらに含む、多層印刷回路基板を提供する。
【００１９】
また、前記開口部の側壁に形成され、前記負荷用パッドと前記上部ビアパッドとを電気的に連結する内壁金属層をさらに含む、多層印刷回路基板を提供する。
【発明の効果】
【００２０】
本発明の多層印刷回路基板によれば、ビアパッドをキャパシタの一端子として使用することで、キャパシタを実装するための別の空間を設ける必要がなく、その結果、基板の厚さを著しく減少できるという利点がある。
【図面の簡単な説明】
【００２１】
【図１】本発明に係る多層印刷回路基板の断面図である。
【図２】図１の内部斜視図である。
【図３】図１の変形例を示す断面図である。
【図４ａ】従来のビア構造を示す図である。
【図４ｂ】図４ａの等価回路を示す図である。
【図５ａ】図３の内部斜視図を示す図である。
【図５ｂ】図３の等価回路を示す図である。
【図６ａ】従来技術と本発明との周波数によるＲＦ損失（ＲＦ  ｌｏｓｓ）の特性を比較したグラフである。
【図６ｂ】従来技術と本発明との周波数による反射損失（Ｒｅｔｕｒｎ  ｌｏｓｓ）の特性を比較したグラフである。
【図７】本発明の他の実施形態による多層印刷回路基板の断面図である。
【図８】図７の変形例を示す断面図である。
【発明を実施するための形態】
【００２２】
本発明の利点および特徴、そしてそれらを達成する方法は、添付の図面とともに詳細に後述する実施形態を参照すると明確になるであろう。しかし、本発明は以下に開示される実施形態に限定されず、互いに異なる様々な形態に具現することができる。本実施形態は、本発明の開示を完全にするとともに、本発明が属する技術分野において通常の知識を有した者に発明の範疇を完全に伝達するために提供されることができる。
【００２３】
本明細書で用いられる用語は、実施形態を説明するためのものであり、本発明を限定しようとするものではない。本明細書において、単数型は文章で特に言及しない限り複数型も含む。また、本明細書で言及された構成要素、段階、動作および／または素子は一つ以上の他の構成要素、段階、動作および／または素子の存在または追加を排除しない。
【００２４】
以下、添付の図面を参照して本発明の構成および作用効果についてより詳細に説明する。
【００２５】
図１は本発明に係る多層印刷回路基板の断面図であり、図２は図１の内部斜視図である。なお、図面の構成要素は、必ずしも縮尺によって図示されておらず、例えば、本発明の理解を容易にするために、図面における一部の構成要素の大きさは他の構成要素より誇張されることがある。
【００２６】
図１および図２を参照すると、本発明の多層印刷回路基板１００は、一面に回路配線層１１０が形成された絶縁層１２０を繰り返して積層してなることができる。
【００２７】
ここで、前記絶縁層１２０は、前記回路配線層１１０を保護し、各層の回路配線層１１０を絶縁するための層であって、絶縁性、耐熱性、および耐湿性などを考慮してその材料を適宜選択してもよい。例えば、前記絶縁層１２０を形成するための最適な高分子材料としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸した樹脂、例えば、プリプレグが挙げられる。
【００２８】
前記絶縁層１２０は、テープキャスティング（ｔａｐｅ  ｃａｓｔｉｎｇ）方式やスピンコーティング（ｓｐｉｎ  ｃｏａｔｉｎｇ）方式の他に、インクジェットプリンティング（ｉｎｋｊｅｔ  ｐｒｉｎｔｉｎｇ）方式などの様々なコーティング方式を用いて形成してもよく、前記回路配線層１１０は、このように順に積層形成されるそれぞれの絶縁層１２０の上面に、公知の回路印刷工法、例えば、アディティブ（ａｄｄｉｔｉｖｅ）法、セミアディティブ（ｓｅｍｉ  ａｄｄｉｔｉｖｅ）法またはサブトラクティブ（ｓｕｂｔｒａｃｔｉｖｅ）法などを用いて形成してもよい。
【００２９】
このように形成された前記回路配線層１１０は、その用途に応じて接地領域を形成する接地回路、電源供給の手段となる電源回路、および電気的な通路の役割をして信号を伝達する信号回路などからなることができる。
【００３０】
前記回路配線層１１０の各層間連結は、連結しようとする回路配線層１１０の間の絶縁層１２０を厚さ方向に貫通して形成されたビア電極１３０を介して行われることができ、この際、貫通される絶縁層１２０の層数は、図１に示されたように、一層またはそれ以上の層であってもよい。そのため、前記ビア電極１３０は、ブラインドビア（ｂｌｉｎｄ  ｖｉａ）またはコアビア（ｃｏｒｅ  ｖｉａ）であってもよい。
【００３１】
前記ビア電極１３０は、ビア電極１３０が形成される所定の位置に、ドリルまたはレーザなどを用いて貫通孔を形成した後、貫通孔の内部をフィル（ｆｉｌｌ）めっきして形成されることができる。
【００３２】
この際、前記ビア電極１３０と前記回路配線層１１０との間の連結点に所定面積のビアパッド１４０を形成して、ビア電極１３０と回路配線層１１０との連結性を確保する。このような前記ビアパッド１４０は、前記回路配線層１１０のめっきの際、前記ビア電極１３０に対応する位置に形成するが、前記ビア電極１３０の上、下部面の面積より広く形成することで、前記ビア電極１３０と回路配線層１１０との連結信頼性を高めることが好ましい。
【００３３】
前記ビア電極１３０は、上、下層の回路配線層１１０を導通させることを目的とするため、前記ビアパッド１４０は、前記ビア電極１３０の上部に接続する上部ビアパッド１４１と、前記ビア電極１３０の下部に接続する下部ビアパッド１４２と、からなることができ、前記上、下部ビアパッド１４１、１４２、前記ビア電極１３０、および前記回路配線層１１０は、電気伝導性に優れた銅、金、銀、ニッケルおよびこれらの合金からなる群から選択される金属のうちいずれか一つからなってもよい。
【００３４】
このようなビア構造において、本発明は、少なくとも一つ以上の絶縁層１２０を挟んで前記上部ビアパッド１４１または下部ビアパッド１４２に対向する位置に負荷用パッド１５０が形成されていることを特徴とすることができる。
【００３５】
ここで、前記負荷用パッド１５０は、キャパシタの一端子として機能することができる。すなわち、上述のとおり、通常、前記ビアパッド１４０の面積は広く形成されるため、本発明は、これを鑑みて、前記負荷用パッド１５０をキャパシタの一端子（＋端子または−端子）として使用し、前記上部ビアパッド１４１をキャパシタの他の端子（−端子または＋端子）として使用する。図面において、前記負荷用パッド１５０を上部ビアパッド１４１に対向するように配置しているが、これとは異なり、前記負荷用パッド１５０を、少なくとも一つの絶縁層１２０を挟んで前記下部ビアパッド１４２の下部に対向配置してもよく、この場合、前記負荷用パッド１５０と前記下部ビアパッド１４２との間にキャパシタンスが生じる。
【００３６】
ここで、前記上、下部ビアパッド１４１、１４２は、回路配線層１１０とビア電極１３０との連結性を確保するためにその面積を減少させることが困難であるため、前記負荷用パッド１５０の面積を要求されるキャパシタ容量に応じて設定することが好ましい。
【００３７】
このように、本発明は、前記ビアパッド１４０をキャパシタの一端子として活用することで、キャパシタを設計するための別の実装空間を必要とせず、これにより、回路配線層１１０をさらに高密度化することができる。
【００３８】
本発明は、さらに、図３に示されたように、前記負荷用パッド１５０と前記上部ビアパッド１４１との間の絶縁層１２０を貫通する開口部１３３をさらに形成してもよい。また、前記開口部１３３の内部に高誘電率の誘電体１３２を充填形成して、より高いキャパシタンスを具現することができる。勿論、前記負荷用パッド１５０が前記下部ビアパッド１４２に対向して配置された場合には、前記下部ビアパッド１４２と負荷用パッド１５０との間に前記開口部１３３を形成し、その内部に誘電体１３２を設けてもよい。
【００３９】
前記開口部１３３は、レーザ工程またはドリル工程により形成されてもよく、その横断面の形状が円形や楕円形、または四角形のような多角形などの様々な形状を有するように形成されてもよい。また、前記誘電体１３２は、スクリーン印刷法またはインクジェットプリンタを用いたプリンティング法などを用いて、前記開口部１３３の内部に誘電物質を充填することで形成されることができる。ここで、前記誘電物質としては、例えば、１，０００〜１０，０００の誘電定数（ｄｉｅｌｅｃｔｒｉｃ  ｃｏｎｓｔａｎｔ）を有するＢａＴｉＯ３などを使用してもよい。
【００４０】
一方、前記開口部１３３の側壁に前記負荷用パッド１５０と前記ビアパッド１４０とを電気的に連結する内壁金属層１６０をさらに形成してもよい。ここで、前記内壁金属層１６０は、不要電磁波（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ:ＥＭＩ）の放射を低減するなどの機能を果たすことができる。
【００４１】
すなわち、すべての電気回路は、信号を放射する信号源、信号が伝達される負荷端、伝達された電流が戻ってくる帰還経路からなる閉回路をなしているが、万一、このような閉回路を構成できなかった場合には、隣り合う線路間の信号を結合させて漏話現象が生じるだけでなく、外部に放射される電磁波の強度が増大する虞がある。
【００４２】
そのため、本発明では、前記内壁金属層１６０により前記負荷用パッド１５０を前記ビアパッド１４０と電気的に連結させることで閉回路に構成し、結果、信号の帰還経路を確保し、不要電磁波（ＥＭＩ）の放射を低減することができる。万が一、内壁金属層１６０がなく、前記負荷用パッド１５０が閉回路を構成できなかった場合には、隣り合う線路間の結合した信号が外部に放射されて、不要電磁波（ＥＭＩ）による電子機器の特性阻害をもたらす虞がある。
【００４３】
前記負荷用パッド１５０および内壁金属層１６０のさらに他の効果について説明すると、先ず、図４ａは負荷用パッド１５０のない従来のビア構造を示す図であり、図４ｂは図４ａの等価回路を示す図であって、従来のビア構造では、導体パターンによる抵抗Ｒの他に、ビアパッド１、２によるキャパシタンス値Ｃのみが存在することが分かる。
【００４４】
これに対し、図３の内部斜視図を示す図５ａおよび図３の等価回路を示す図５ｂを参照すると、本発明では、前記ビアパッド１４０と負荷用パッド１５０によるキャパシタンス値Ｃだけでなく、負荷用パッド１５０と内壁金属層１６０との連結によって抵抗およびインダクタンスなどの成分が複合されてインピーダンス値Ｚがさらに加わり、結果、Ｐ３とＰ４との間の負荷（Ｌｏａｄ）値が変化することが分かる。したがって、Ｐ３とＰ４との間の負荷（Ｌｏａｄ）値を適宜調節することで、図６ａおよび図６ｂのようにＲＦ損失（ＲＦ  ｌｏｓｓ）および反射損失（Ｒｅｔｕｒｎ  ｌｏｓｓ）の特性を高めることができる。
【００４５】
以下、本発明の他の実施形態について詳細に説明する。
【００４６】
図７は本発明の他の実施形態による多層印刷回路基板１００の断面図であり、これを参照すると、本発明の他の実施形態は、少なくとも一つ以上の絶縁層１２０を厚さ方向に貫通するビアホール１３１の内壁にめっきされたビア電極１３０と、前記ビア電極１３０の上部に接続する上部ビアパッド１４１および前記ビア電極１３０の下部に接続する下部ビアパッド１４２と、少なくとも一つ以上の絶縁層１２０を挟んで前記上部ビアパッド１４１に対向する位置に形成された負荷用パッド１５０と、を含むことができる。
【００４７】
このようにビアホール１３１の内壁にめっきされたビア電極１３０は、前記下部ビアパッド１４２を覆う絶縁層１２０に下部ビアパッド１４２の一部を露出させるビアホール１３１を形成した後、回路配線層のめっきの際、前記ビアホール１３１の内壁をともにめっきすることで形成されることができ、この際、前記ビアホール１３１が形成された絶縁層１２０の上部表面のうち前記ビアホール１３１に隣接する部位をともにめっきすることで、前記上部ビアパッド１４１を一体に形成することができる。
【００４８】
このような構造において、前記負荷用パッド１５０は、前記ビアホール１３１を挟んで前記下部ビアパッド１４２と対をなし、キャパシタ端子となる。この際、前記ビアホール１３１の内部に高誘電率の誘電体１３２を充填形成することで高容量のキャパシタを具現することができる。
【００４９】
本発明は、さらに、図８に示されたように、前記負荷用パッド１５０と前記上部ビアパッド１４１との間の絶縁層１２０を貫通する開口部１３３をさらに形成し、前記開口部１３３の内部に誘電体１３２を設けてもよい。
【００５０】
この際、前記開口部１３３は、前記ビアホール１３１に対応する位置に形成されてもよく、これにより、前記開口部１３３と前記ビアホール１３１は一体に形成されることができる。結果、キャパシタ端子となる前記負荷用パッド１５０と前記下部ビアパッド１４２との間の内部空間、すなわち、一体に形成された前記開口部１３３とビアホール１３１の内部は全て誘電体１３２で設けられて、高容量のキャパシタを具現することができる。
【００５１】
一方、前記開口部１３３の側壁に前記負荷用パッド１５０と前記ビアパッド１４０とを電気的に連結する内壁金属層１６０をさらに形成して、不要電磁波（ＥＭＩ）の放射を低減することができる。
【００５２】
以上の詳細な説明は本発明を例示するものである。また、上述の内容は本発明の好ましい実施形態を示して説明するものに過ぎず、本発明は多様な他の組合、変更および環境で用いることができる。即ち、本明細書に開示された発明の概念の範囲、述べた開示内容と均等な範囲および／または当業界の技術または知識の範囲内で変更または修正が可能である。上述の実施形態は本発明を実施するにおいて最善の状態を説明するためのものであり、本発明のような他の発明を用いるにおいて当業界に公知された他の状態での実施、そして発明の具体的な適用分野および用途で要求される多様な変更も可能である。従って、以上の発明の詳細な説明は開示された実施状態に本発明を制限しようとする意図ではない。また、添付された特許請求の範囲は他の実施状態も含むと解釈されるべきであろう。
【符号の説明】
【００５３】
１００  本発明の多層印刷回路基板
１１０  回路配線層
１２０  絶縁層
１３０  ビア電極
１３１  ビアホール
１３２  誘電体
１３３  開口部
１４０  ビアパッド
１４１  上部ビアパッド
１４２  下部ビアパッド
１５０  負荷用パッド
１６０  内壁金属層
【図１】
2015015447.tif 000003
【図２】
2015015447.tif 000004
【図３】
2015015447.tif 000005
【図４ａ】
2015015447.tif 000006
【図４ｂ】
2015015447.tif 000007
【図５ａ】
2015015447.tif 000008
【図５ｂ】
2015015447.tif 000009
【図６ａ】
2015015447.tif 000010
【図６ｂ】
2015015447.tif 000011
【図７】
2015015447.tif 000012
【図８】
2015015447.tif 000013