(57)【要約】【課題】半導体パッケージ間のスペースを小さくする。【解決手段】一つの実施形態によれば、第１半導体パッケージは、第１封止材で封止された第１半導体チップと、１辺の一端部側に設けられた第１接地端子と、１辺の他端部側に設けられた第１電源端子とを有し、第１接地端子及び第１電源端子は上面、下面、及び第１側面が第１封止材と同じ高さになるように設けられる。第２半導体パッケージは、１辺が第１半導体パッケージの１辺と接し、第２封止材で封止された第２半導体チップと、１辺の一端部側に設けられ、第１側面が第１接地端子の第１側面に接する第２接地端子と、１辺の他端部側に設けられ、第１側面が第１電源端子の第１側面に接する第２電源端子とを有し、第２接地端子及び第２電源端子は上面、下面、及び第１側面が第２封止材と同じ高さになるように設けられる。【選択図】  図１
2015056462.tif 000002
【特許請求の範囲】
【請求項１】
第１封止材で封止された第１半導体チップと、１辺の一端部側に設けられた第１接地端子と、１辺の他端部側に設けられた第１電源端子とを有し、前記第１接地端子の上面、下面、及び第１側面、並びに前記第１電源端子の上面、下面、及び第１側面は、前記第１封止材と同じ高さになるように設けられる第１半導体パッケージと、
１辺が前記第１半導体パッケージの１辺と接し、第２封止材で封止された第２半導体チップと、１辺の一端部側に設けられ、第１側面が前記第１接地端子の第１側面に接する第２接地端子と、１辺の他端部側に設けられ、第１側面が前記第１電源端子の第１側面に接する第２電源端子とを有し、前記第２接地端子の上面、下面、及び第１側面、並びに前記第２電源端子の上面、下面、及び第１側面は、前記第２封止材と同じ高さになるように設けられる第２半導体パッケージと、
を具備することを特徴とする半導体装置。
【請求項２】
第１封止材で封止された第１半導体チップと、１辺の一端部側に設けられた第１接地端子と、１辺の他端部側に設けられた第１電源端子とを有し、前記第１接地端子の上面、下面、及び第１側面、並びに前記第１電源端子の上面、下面、及び第１側面は、前記第１封止材と同じ高さになるように設けられる第１半導体パッケージと、
前記第１半導体パッケージ上に載置され、第２封止材で封止された第２半導体チップと、１辺の一端部側に設けられ、下面が前記第１接地端子の上面と接する第２接地端子と、１辺の他端部側に設けられ、下面が前記第１電源端子の上面と接する第２電源端子とを有し、前記第２接地端子の上面、下面、及び第１側面、並びに前記第２電源端子の上面、下面、及び第１側面は、前記第２封止材と同じ高さになるように設けられる第２半導体パッケージと、
を具備することを特徴とする半導体装置。
【請求項３】
前記第１半導体パッケージ及び前記第２半導体パッケージは、上面及び下面が矩形の直方体形状を有する
ことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１半導体パッケージ及び前記第２半導体パッケージは、第１角部側及び第３角部側に接する両辺に、それぞれ接地端子が少なくとも１つ対称配置され、第２角部側及び第４角部側に接する両辺に、それぞれ電源端子が少なくとも１つ対称配置される
ことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１半導体パッケージ及び前記第２半導体パッケージは、上面及び下面が正方形の直方体形状を有し、
対称配置された前記接地端子は、第１角部及び第３角部からそれぞれ第１距離だけ離間配置され、対称配置された前記電源端子は、第２角部及び第４角部からそれぞれ前記第１距離だけ離間配置される
ことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第１半導体パッケージは、前記第１接地端子に電気的に接続される第１接地フレームと、前記第１電源端子に電気的に接続され、第１接着層を介して前記第１接地フレーム上に載置される第１電源フレームを更に有し、前記第１半導体チップは第２接着層を介して前記第１電源フレーム上に載置され、
前記第２半導体パッケージは、前記第２接地端子に電気的に接続される第２接地フレームと、前記第２電源端子に電気的に接続され、第３接着層を介して前記第２接地フレーム上に載置される第２電源フレームを更に有し、前記第２半導体チップは第４接着層を介して前記第２電源フレーム上に載置される
ことを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記第１半導体チップ及び前記第２半導体チップは、受動素子、能動素子、及び半導体集積回路のいずれか１つである
ことを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項８】
第１封止材で封止された第１半導体チップと、１辺の一端部側に設けられた第１接地端子と、１辺の他端部側に設けられた第１電源端子と、前記第１接地端子と前記第１電源端子の間の１辺に設けられた第１信号端子とを有し、前記第１接地端子の上面、下面、及び第１側面、前記第１電源端子の上面、下面、及び第１側面、並びに前記第１信号端子の上面、下面、及び第１側面は、前記第１封止材と同じ高さになるよう設けられる第１半導体パッケージと、
第２封止材で封止された第２半導体チップと、１辺の一端部側に設けられた第２接地端子と、１辺の他端部側に設けられた第２電源端子と、前記第２接地端子と前記第２電源端子の間の１辺に設けられる第２信号端子とを有し、前記第２接地端子の上面、下面、及び第１側面、前記第２電源端子の上面、下面、及び第１側面、並びに前記第２信号端子の上面、下面、及び第１側面は、前記第２封止材と同じ高さになるよう設けられる第２半導体パッケージと、
１辺が前記第１半導体パッケージの１辺と接し、他辺が前記第２半導体パッケージの１辺と接し、第３封止材で覆われた第１配線と、１辺の一端部側に設けられた第３接地端子と、１辺の他端部側に設けられた第３電源端子と、前記第３接地端子と前記第３電源端子の間の１辺に設けられ、第１側面が前記第１信号端子の第１側面に接する第３信号端子と、他辺の一端部側に設けられた第４接地端子と、他辺の他端部側に設けられた第４電源端子と、前記第４接地端子と前記第４電源端子の間の他辺に設けられ、第１側面が前記第２信号端子の第１側面に接する第４信号端子とを有し、前記第１配線は、前記第３信号端子と前記第４信号端子の間を接続し、前記第３接地端子の上面、下面、及び第１側面、前記第３電源端子の上面、下面、及び第１側面、前記第３信号端子の上面、下面、及び第１側面、前記第４接地端子の上面、下面、及び第１側面、前記第４電源端子の上面、下面、及び第１側面、並びに前記第４信号端子の上面、下面、及び第１側面は、前記第３封止材と同じ高さになるように設けられる配線パッケージと、
を具備することを特徴とする半導体装置。
【請求項９】
前記第１半導体パッケージ、前記第２半導体パッケージ、及び前記配線パッケージは、上面及び下面が矩形の直方体形状を有する
ことを特徴とする請求項８に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
半導体素子や半導体集積回路がパッケージに封止された半導体パッケージ（半導体装置）は、基板に実装されて電子機器に組み込まれる。基板では、半導体パッケージ間を接続する配線領域が必要であり、基板の形状やスペースが制限される場合が多い。
【０００３】
例えば、ガルウィング状に端子が伸びるＳＯＰ（Small Outline Package）型パッケージでは半田付けする領域が必要となる。封止領域からはみ出さないＢＧＡ（Ball Grid Array）やＬＧＡ（Land Grid Array）型パッケージでは、部品間のショートを防止するためのスペースを少なくとも確保する必要がある。このスペースは、電子機器の小型化を制限する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２３２７０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態は、半導体パッケージ間のスペースを小さくすることができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
一つの実施形態によれば、半導体装置は、第１半導体パッケージと第２半導体パッケージを有する。第１半導体パッケージは、第１半導体チップ、第１接地端子、及び第１電源端子を有する。第１半導体チップは、第１封止材で封止される。第１接地端子は、１辺の一端部側に設けられる。第１電源端子は、１辺の他端部側に設けられる。第１接地端子の上面、下面、及び第１側面、並びに第１電源端子の上面、下面、及び第１側面は、第１封止材と同じ高さになるように設けられる。第２半導体パッケージは、１辺が第１半導体パッケージの１辺と接する。第２半導体パッケージは、第２半導体チップ、第２接地端子、及び第２電源端子を有する。第２半導体チップは、第２封止材で封止される。第２接地端子は、１辺の一端部側に設けられ、第１側面が第１接地端子の第１側面に接する。第２電源端子は、１辺の他端部側に設けられ、第１側面が第１電源端子の第１側面に接する。第２接地端子の上面、下面、及び第１側面、並びに第２電源端子の上面、下面、及び第１側面は、第２封止材と同じ高さになるように設けられる。
【図面の簡単な説明】
【０００７】
【図１】第一の実施形態に係る半導体装置の構成を示す図である。
【図２】第一の実施形態に係る半導体パッケージを示す図、図２（ａ）は上面図、図２（ｂ）は下面図、図２（ｃ）は側面図である。
【図３】図２（ａ）のＡ−Ａ線に沿う断面図である。
【図４】図２（ａ）のＢ−Ｂ線に沿う断面図である。
【図５】第一の実施形態に係る接地フレーム及び信号フレームを示す上面図である。
【図６】第一の実施形態に係る電源フレームを示す上面図である。
【図７】第一の変形例の半導体パッケージを示す図、図７（ａ）は上面図、図７（ｂ）は図７（ａ）のＣ−Ｃ線に沿う断面図である。
【図８】第二の変形例の半導体パッケージを示す上面図である。
【図９】第二の実施形態に係る半導体装置の構成を示す図である。
【図１０】第三の実施形態に係る半導体装置の構成を示す図である。
【図１１】第三の変形例の半導体装置の構成を示す図である。
【発明を実施するための形態】
【０００８】
以下本発明の実施形態について図面を参照しながら説明する。
【０００９】
（第一の実施形態）
まず、本発明の第一の実施形態に係る半導体装置について、図面を参照して説明する。
【００１０】
本実施形態の半導体装置は、半導体チップが封止され、サイズと電極端子が規格化された複数の半導体パッケージを平面状に隣接配置することにより形成される。上記半導体パッケージを使用することにより、専用基板を使用することなく小型化された半導体装置を実現できる。
【００１１】
図１は、半導体装置の構成を示す図である。図１に示すように、半導体装置９０は、半導体パッケージＰＫＧ１乃至９から構成される半導体装置である。半導体装置９０は、専用基板を必要とせず、例えば、移動体端末の送受信部分やデジタルカメラなどの民生用電子機器等に適用される。
【００１２】
半導体パッケージＰＫＧ１乃至９は、平面状に隣接配置される。半導体パッケージＰＫＧ１乃至９は、接地端子、電源端子、及び信号端子がそれぞれ規格化された位置に配置形成される。半導体パッケージＰＫＧ１乃至９は、並列に配置することにより、接地端子と接地端子が互いに接触し、電源端子と電源端子が互いに接触し、信号端子と信号端子が互いに接触することができる。
【００１３】
隣接配置される半導体パッケージＰＫＧ１と半導体パッケージＰＫＧ２を例にして、具体的に説明する。ここでは、半導体パッケージＰＫＧ１の第１辺１ＳＤ１と半導体パッケージＰＫＧ２の第４辺２ＳＤ４を接触させている。なお、半導体パッケージＰＫＧ１の第１辺１ＳＤ１と半導体パッケージＰＫＧ２の第２辺２ＳＤ２（図示せず）を接触させてもよい。
【００１４】
半導体パッケージＰＫＧ１は、図示しない第１半導体チップが封止される。半導体パッケージＰＫＧ１の第１辺１ＳＤ１には、接地端子Ｐｖｓｓ１−１、信号端子Ｐｓｇｎ１−１、信号端子Ｐｓｇｎ１−２、信号端子Ｐｓｇｎ１−３、及び電源端子Ｐｖｃｃ１−１が図の上から見て順番に配置される。半導体パッケージＰＫＧ１の第４辺１ＳＤ４の両端部には電源端子Ｐｖｃｃ１−４と接地端子Ｐｖｓｓ１−４が配置される。
【００１５】
半導体パッケージＰＫＧ２は、図示しない第２半導体チップが封止される。半導体パッケージＰＫＧ２の第１辺２ＳＤ１の両端部には、接地端子Ｐｖｓｓ２−１と電源端子Ｐｖｃｃ２−１が配置される。半導体パッケージＰＫＧ２の第４辺２ＳＤ４には、接地端子Ｐｖｓｓ２−４、信号端子Ｐｓｇｎ２−１２、信号端子Ｐｓｇｎ２−１１、信号端子Ｐｓｇｎ２−１０、及び電源端子Ｐｖｃｃ２−４が図の上から見て順番に配置される。
【００１６】
接地端子Ｐｖｓｓ１−１の第１側面と接地端子Ｐｖｓｓ２−４の第１側面が接触し、電源端子Ｐｖｃｃ１−１の第１側面と電源端子Ｐｖｃｃ２−４の第１側面が接触している。信号端子Ｐｓｇｎ１−１の第１側面と信号端子Ｐｓｇｎ２−１２の第１側面が接触し、信号端子Ｐｓｇｎ１−２の第１側面と信号端子Ｐｓｇｎ２−１１の第１側面が接触し、信号端子Ｐｓｇｎ１−３の第１側面と信号端子Ｐｓｇｎ２−１０の第１側面が接触している。
【００１７】
次に、半導体パッケージＰＫＧ１を例にして、半導体パッケージの構造を詳細に説明する。図２（ａ）は、半導体パッケージＰＫＧ１の上面図、図２（ｂ）は半導体パッケージＰＫＧ１の下面図、図２（ｃ）は半導体パッケージＰＫＧ１の側面図である。図３は、図２（ａ）のＡ−Ａ線に沿う半導体パッケージＰＫＧ１の断面図である。図４は、図２（ａ）のＢ−Ｂ線に沿う半導体パッケージＰＫＧ１の断面図である。図５は、半導体パッケージＰＫＧ１に使用される接地フレーム及び信号フレームを示す上面図である。図６は、半導体パッケージＰＫＧ１に使用される電源フレームを示す上面図である。
【００１８】
図２に示すように、第１角部１ＤＣと第２角部２ＤＣの間の第１辺１ＳＤ１に、接地端子Ｐｖｓｓ１−１、信号端子Ｐｓｇｎ１−１、信号端子Ｐｓｇｎ１−２、信号端子Ｐｓｇｎ１−３、及び電源端子Ｐｖｃｃ１−１が等間隔に設けられる。
【００１９】
第２角部２ＤＣと第３角部３ＤＣの間の第２辺１ＳＤ２に、電源端子Ｐｖｃｃ１−２、信号端子Ｐｓｇｎ１−４、信号端子Ｐｓｇｎ１−５、信号端子Ｐｓｇｎ１−６、及び接地端子Ｐｖｓｓ１−２が等間隔に設けられる。
【００２０】
第３角部３ＤＣと第４角部４ＤＣの間の第３辺１ＳＤ３に、接地端子Ｐｖｓｓ１−３、信号端子Ｐｓｇｎ１−７、信号端子Ｐｓｇｎ１−８、信号端子Ｐｓｇｎ１−９、及び電源端子Ｐｖｃｃ１−３が等間隔に設けられる。
【００２１】
第４角部４ＤＣと第１角部１ＤＣの間の第４辺１ＳＤ４に、電源端子Ｐｖｃｃ１−４、信号端子Ｐｓｇｎ１−１０、信号端子Ｐｓｇｎ１−１１、信号端子Ｐｓｇｎ１−１２、及び接地端子Ｐｖｓｓ１−４が等間隔に設けられる。
【００２２】
ここで、接地端子Ｐｖｓｓ１−１乃至４、電源端子Ｐｖｃｃ１−１乃至４、及び信号端子Ｐｓｇｎ１−１乃至１２は、同じ形状を有し、上面、下面、及び第１側面が封止材１と同じ高さなるように露呈され、上面、下面、及び第１側面以外の部分が封止材１で覆われる。
【００２３】
接地端子Ｐｖｓｓ１−１乃至４、電源端子Ｐｖｃｃ１−１乃至４は、それぞれ角部から第１距離Ｄ１だけ離間配置される。
【００２４】
図３に示すように、電源端子Ｐｖｃｃ１−２に接続されるフレームＦｖｃｃ１（電源フレーム）、信号端子Ｐｓｇｎ１−４に接続されるフレームＦｓｇｎ１−４、信号端子Ｐｓｇｎ１−５に接続されるフレームＦｓｇｎ１−５、信号端子Ｐｓｇｎ１−６に接続されるフレームＦｓｇｎ１−６、及び接地端子Ｐｖｓｓ１−２に接続されるフレームＦｖｓｓ１（接地フレーム）は、封止材１で封止される。フレームＦｖｃｃ１は、フレームＦｓｇｎ１−４乃至６、フレームＦｖｓｓ１よりも高い位置に配置される。
【００２５】
図４に示すように、接着層２、接着層３、半導体チップ４（第１半導体チップ）、フレームＦｓｇｎ１−２、フレームＦｓｇｎ１−８、フレームＦｖｓｓ１、フレームＦｖｃｃ１、ボンディングワイヤＢＷ１、及びボンディングワイヤＢＷ２は、封止材１で覆われる。
【００２６】
フレームＦｖｃｃ１は、接着層２を介してフレームＦｖｓｓ１上に載置され、接着層２により固着される。半導体チップ４は、接着層３を介してフレームＦｖｃｃ１上に載置され、接着層３により固着される。信号端子Ｐｓｇｎ１−２に接続されるフレームＦｓｇｎ１−２は、ボンディングワイヤＢＷ１を介して半導体チップ４の端子に接続される。信号端子Ｐｓｇｎ１−８に接続されるフレームＦｓｇｎ１−８は、ボンディングワイヤＢＷ２を介して半導体チップ４の端子に接続される。
【００２７】
図５に示すように、フレームＦｖｓｓ１（接地フレーム）は、右上端部と左下端部に、それぞれ２つの突起部を有し、略矩形形状を有する。フレームＦｖｓｓ１の右側にフレームＦｓｇｎ１−１乃至３が配置され、フレームＦｖｓｓ１の下側にフレームＦｓｇｎ１−４乃至６が配置され、フレームＦｖｓｓ１の左側にフレームＦｓｇｎ１−７乃至９が配置され、フレームＦｖｓｓ１の上側にフレームＦｓｇｎ１−１０乃至１２が配置される。
【００２８】
図６に示すように、フレームＦｖｃｃ１（電源フレーム）は、右下端部と左上端部に、それぞれ２つの突起部を有し、略矩形形状を有する。
【００２９】
上述したように、本実施形態の半導体装置では、平面状に隣接配置されるように、半導体パッケージＰＫＧ１乃至９が設けられる。半導体パッケージＰＫＧ１乃至９には、半導体チップがそれぞれ封止される。半導体パッケージＰＫＧ１乃至９は、接地端子、電源端子、及び信号端子がそれぞれ規格化された位置に配置形成される。
【００３０】
このため、半導体パッケージＰＫＧ１乃至９を所定の位置に配置して小型化された半導体装置を実現できる。
【００３１】
なお、本実施形態では、半導体パッケージＰＫＧ１の信号フレームと接地フレームを同じ高さにしているが必ずしもこれに限定されるものではない。例えば、図７（ａ）に示す第一の変形例のような半導体パッケージＰＫＧ１ａにしてもよい。具体的には、図７（ｂ）示すように、フレームＦｖｓｓ１（接地フレーム）の裏面側を露呈させてもよい。この場合、接地面積を大きくすることができ、接地電位の上昇を大幅に抑制することができる。
【００３２】
また、図８に示す第二の変形例のような半導体パッケージＰＫＧ１ｂにしてもよい。具体的には、上面に半球状の信号端子Ｐｓｇｎ１−１乃至９が設けられたＢＧＡ（Ball Grid Array）型半導体パッケージＰＫＧ１ｂに適用してもよい。
【００３３】
（第二の実施形態）
次に、本発明の第二の実施形態に係る半導体装置について、図面を参照して説明する。
【００３４】
本実施形態の半導体装置は、半導体チップが封止され、サイズと電極端子が規格化された複数の半導体パッケージと配線パッケージを平面状に隣接配置することにより形成された半導体装置である。配線パッケージを使用することにより、専用基板を使用することなく、回路構成の自由度が向上し、小型化された半導体装置を実現できる。
【００３５】
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００３６】
図９は、半導体装置の構成を示す図である。図９に示すように、半導体装置９１は、半導体パッケージＰＫＧ１乃至４、配線パッケージＷＧＰＫＧ１、及び半導体パッケージＰＫＧ６乃至９から構成される半導体装置である。半導体装置９１は、専用基板を必要とせず、例えば、移動体端末の送受信部分やデジタルカメラなどの民生用電子機器等に適用される。
【００３７】
半導体パッケージＰＫＧ１乃至４、配線パッケージＷＧＰＫＧ１、及び半導体パッケージＰＫＧ６乃至９は、平面状に隣接配置される。半導体パッケージＰＫＧ１乃至４、配線パッケージＷＧＰＫＧ１、及び半導体パッケージＰＫＧ６乃至９は、接地端子、電源端子、及び信号端子がそれぞれ規格化された位置に配置形成される。
【００３８】
配線パッケージＷＧＰＫＧ１の接地端子と電源端子は、第一の実施形態の半導体パッケージＰＫＧ１と同様な形状及び位置に形成される。
【００３９】
半導体パッケージＰＫＧ１乃至４、配線パッケージＷＧＰＫＧ１、及び半導体パッケージＰＫＧ６乃至９は、並列に配置することにより、接地端子と接地端子が互いに接触でき、電源端子と電源端子が互いに接触できる。
【００４０】
配線パッケージＷＧＰＫＧ１は、上部が半導体パッケージＰＫＧ２に隣接配置され、左部が半導体パッケージＰＫＧ４に隣接配置され、右部が半導体パッケージＰＫＧ６に隣接配置され、下部が半導体パッケージＰＫＧ８に隣接配置される。
【００４１】
半導体パッケージＰＫＧ４の信号端子Ｐｓｇｎ４−２の第１側面と配線パッケージＷＧＰＫＧ１の信号端子ＷＧＰｓｇｎ１−８の第１側面が接触し、半導体パッケージＰＫＧ８の信号端子Ｐｓｇｎ８−１０の第１側面と配線パッケージＷＧＰＫＧ１の信号端子ＷＧＰｓｇｎ１−６の第１側面が接触している。配線パッケージＷＧＰＫＧ１の配線ＷＧ１は、一端が信号端子ＷＧＰｓｇｎ１−８に接続され、他端が信号端子ＷＧＰｓｇｎ１−６に接続される。つまり、半導体パッケージＰＫＧ４と半導体パッケージＰＫＧ８が配線パッケージＷＧＰＫＧ１の配線ＷＧ１を介して信号のやり取りをすることができる。
【００４２】
半導体パッケージＰＫＧ２の信号端子Ｐｓｇｎ２−５の第１側面と配線パッケージＷＧＰＫＧ１の信号端子ＷＧＰｓｇｎ１−１１の第１側面が接触し、半導体パッケージＰＫＧ８の信号端子Ｐｓｇｎ８−１１の第１側面と配線パッケージＷＧＰＫＧ１の信号端子ＷＧＰｓｇｎ１−５の第１側面が接触している。配線パッケージＷＧＰＫＧ１の配線ＷＧ２は、一端が信号端子ＷＧＰｓｇｎ１−１１に接続され、他端が信号端子ＷＧＰｓｇｎ１−５に接続される。つまり、半導体パッケージＰＫＧ２と半導体パッケージＰＫＧ８が配線パッケージＷＧＰＫＧ１の配線ＷＧ２を介して信号のやり取りをすることができる。
【００４３】
半導体パッケージＰＫＧ６の信号端子Ｐｓｇｎ６−７の第１側面と配線パッケージＷＧＰＫＧ１の信号端子ＷＧＰｓｇｎ１−３の第１側面が接触し、半導体パッケージＰＫＧ８の信号端子Ｐｓｇｎ８−１２の第１側面と配線パッケージＷＧＰＫＧ１の信号端子ＷＧＰｓｇｎ１−４の第１側面が接触している。配線パッケージＷＧＰＫＧ１の配線ＷＧ３は、一端が信号端子ＷＧＰｓｇｎ１−３に接続され、他端が信号端子ＷＧＰｓｇｎ１−４に接続される。つまり、半導体パッケージＰＫＧ６と半導体パッケージＰＫＧ８が配線パッケージＷＧＰＫＧ１の配線ＷＧ３を介して信号のやり取りをすることができる。
【００４４】
ここでは、配線ＷＧ１乃至３を配線パッケージＷＧＰＫＧ１の上面に配置しているが必ずしもこれに限定されるものではない。例えば、配線ＷＧ１乃至３を配線パッケージＷＧＰＫＧ１の内部に設け、封止材１で封止してもよい。
【００４５】
上述したように、本実施形態の半導体装置では、平面状に隣接配置されるように、半導体パッケージＰＫＧ１乃至４、配線パッケージＷＧＰＫＧ１、及び半導体パッケージＰＫＧ６乃至９が設けられる。配線パッケージＷＧＰＫＧ１は、上部が半導体パッケージＰＫＧ２に隣接配置され、左部が半導体パッケージＰＫＧ４に隣接配置され、右部が半導体パッケージＰＫＧ６に隣接配置され、下部が半導体パッケージＰＫＧ８に隣接配置される。配線パッケージＷＧＰＫＧ１の配線ＷＧ１乃至３は、それぞれ半導体パッケージ間の信号のやり取りを行う。
【００４６】
このため、半導体パッケージＰＫＧ１乃至４、配線パッケージＷＧＰＫＧ１、及び半導体パッケージＰＫＧ６乃至９を所定の位置に配置して小型化された半導体装置を実現できる。
【００４７】
（第三の実施形態）
次に、本発明の第三の実施形態に係る半導体装置について、図面を参照して説明する。
【００４８】
本実施形態の半導体装置は、半導体チップが封止され、サイズと電極端子が規格化された複数の半導体パッケージを積層することにより形成された半導体装置である。上記半導体パッケージを使用することにより、専用基板を使用することなく小型化された半導体装置を実現できる。
【００４９】
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００５０】
図１０は、半導体装置の構成を示す図である。図１０に示すように、半導体装置９２は、半導体パッケージＰＫＧ１乃至４から構成される半導体装置である。半導体装置９２は、専用基板を必要とせず、例えば、移動体端末の送受信部分やデジタルカメラなどの民生用電子機器に適用される。
【００５１】
半導体パッケージＰＫＧ１乃至４は、積層形成される。半導体パッケージＰＫＧ２は、第１辺２ＳＤ１が半導体パッケージＰＫＧ１の第１辺１ＳＤ１上に載置される。半導体パッケージＰＫＧ３は、第１辺３ＳＤ１が半導体パッケージＰＫＧ２の第１辺２ＳＤ１上に載置される。半導体パッケージＰＫＧ４は、第１辺４ＳＤ１が半導体パッケージＰＫＧ３の第１辺３ＳＤ１上に載置される。
【００５２】
具体的には、半導体パッケージＰＫＧ１の電源端子Ｐｖｃｃ１−１の上面が半導体パッケージＰＫＧ２の電源端子Ｐｖｃｃ２−１の下面と接触し、半導体パッケージＰＫＧ２の電源端子Ｐｖｃｃ２−１の上面が半導体パッケージＰＫＧ３の電源端子Ｐｖｃｃ３−１の下面と接触し、半導体パッケージＰＫＧ３の電源端子Ｐｖｃｃ３−１の上面が半導体パッケージＰＫＧ４の電源端子Ｐｖｃｃ４−１の下面と接触する。
【００５３】
半導体パッケージＰＫＧ１の接地端子Ｐｖｓｓ１−１の上面が半導体パッケージＰＫＧ２の接地端子Ｐｖｓｓ２−１の下面と接触し、半導体パッケージＰＫＧ２の接地端子Ｐｖｓｓ２−１の上面が半導体パッケージＰＫＧ３の接地端子Ｐｖｓｓ３−１の下面と接触し、半導体パッケージＰＫＧ３の接地端子Ｐｖｓｓ３−１の上面が半導体パッケージＰＫＧ４の接地端子Ｐｖｓｓ４−１の下面と接触する。
【００５４】
半導体パッケージＰＫＧ１の信号端子の上面が半導体パッケージＰＫＧ２の信号端子の下面と接触し、半導体パッケージＰＫＧ２の信号端子の上面が半導体パッケージＰＫＧ３の信号端子の下面と接触し、半導体パッケージＰＫＧ３の信号端子の上面が半導体パッケージＰＫＧ４の信号端子の下面と接触する。
【００５５】
ここでは、半導体パッケージＰＫＧ１乃至４の第１辺どうしを同一面上に配置しているが必ずしもこれに限定されるものではない。例えば、第１辺と第３辺を同一面上に配置してもよい。また、第二の実施形態の配線パッケージＷＧＰＫＧ１を積層される半導体パッケージの間に設けてもよい。
【００５６】
上述したように、本実施形態の半導体装置では、積層形成されように半導体パッケージＰＫＧ１乃至４が設けられる。半導体パッケージＰＫＧ１乃至４は、第１辺どうしが同一面上に配置形成され、第１辺の接地端子どうしが接触し、第１辺の電源端子どうしが接触し、第１辺の信号端子どうしが接触する。
【００５７】
このため、半導体パッケージＰＫＧ１乃至４を所定の位置に配置して小型化された半導体装置を実現できる。
【００５８】
なお、第１乃至第３の実施形態では、接地端子と電源端子の間の信号端子の数を同一にしているが必ずしもこれに限定されるものではない。例えば、図１１に示す第三の変形例のような半導体装置９３にしてもよい。具体的には、半導体装置９３は、半導体パッケージＰＫＧ１、半導体パッケージＰＫＧ３、半導体パッケージＰＫＧ４、半導体パッケージＰＫＧ６、半導体パッケージＰＫＧ７、半導体パッケージＰＫＧ９、半導体パッケージＰＫＧ１２、半導体パッケージＰＫＧ１５、及び半導体パッケージＰＫＧ１８を平面状に隣接配置することにより形成された半導体装置である。半導体パッケージＰＫＧ１２、半導体パッケージＰＫＧ１５、及び半導体パッケージＰＫＧ１８は、一辺あたりの信号端子数を３から２に減らしている。
【００５９】
第１乃至第３の実施形態では、半導体パッケージ間を接触させているが、半導体パッケージ間を固着させる場合、接着剤、接着層、半田等のいずれかを用いて接着固定するのが好ましい。この場合、接着剤、接着層、半田等のスペース分だけ増加するだけである。
【００６０】
第１乃至第３の実施形態では、半導体パッケージを上面及び下面が矩形の直方体形状にしているが必ずしもこれに限定されるものではない。例えば、上面及び下面がｎ角形（ただし、ｎは６以上の偶数）のｎ角柱形状にしてもよい。
【００６１】
半導体パッケージに封止される半導体チップは、コンデンサ、抵抗、インダクタ等の受動素子、ＭＯＳトランジスタやバイポーラトランジスタ等の能動素子、アナログＩＣ、デジタルＩＣ、ＬＳＩ等の半導体装置のいずれか一つであってもよい。
【００６２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６３】
１  封止材
１ＤＣ  第１角部１ＤＣ
２ＤＣ  第２角部２ＤＣ
３ＤＣ  第３角部３ＤＣ
４ＤＣ  第４角部４ＤＣ
１ＳＤ１、２ＳＤ１、３ＳＤ１、４ＳＤ１、ＷＳＤ１  第１辺
１ＳＤ２、２ＳＤ２、ＷＳＤ２  第２辺
１ＳＤ３、６ＳＤ３、ＷＳＤ３  第３辺
１ＳＤ４、２ＳＤ４、８ＳＤ４、ＷＳＤ４  第４辺
２、３  接着層
４  半導体チップ
９０〜９３  半導体装置
ＢＷ１、ＢＷ２  ボンディングワイヤ
Ｄ１  第１距離
Ｆｓｇｎ１−１〜１２、Ｆｖｃｃ１、Ｆｖｓｓ１  フレーム
ＰＫＧ１〜９、ＰＫＧ１ａ、ＰＫＧ１ｂ、ＰＫＧ１２、ＰＫＧ１５、ＰＫＧ１８  半導体パッケージ
Ｐｓｇｎ１−１〜１２、Ｐｓｇｎ２−５、Ｐｓｇｎ２−１０〜１２、Ｐｓｇｎ４−２、Ｐｓｇｎ６−７、Ｐｓｇｎ８−１０〜１２、ＷＧＰｓｇｎ１−３〜６、ＷＧＰｓｇｎ１−８、ＷＧＰｓｇｎ１−１１  信号端子
Ｐｖｃｃ１−１〜４、Ｐｖｃｃ２−１、Ｐｖｃｃ２−４、Ｐｖｃｃ３−１、Ｐｖｃｃ４−１  電源端子
Ｐｖｓｓ１−１〜４、Ｐｖｓｓ２−１、Ｐｖｓｓ２−４、Ｐｖｓｓ３−１、Ｐｖｓｓ４−１  接地端子
ＷＧ１〜３  配線
ＷＧＰＫＧ１  配線パッケージ
【図１】
2015056462.tif 000003
【図２】
2015056462.tif 000004
【図３】
2015056462.tif 000005
【図４】
2015056462.tif 000006
【図５】
2015056462.tif 000007
【図６】
2015056462.tif 000008
【図７】
2015056462.tif 000009
【図８】
2015056462.tif 000010
【図９】
2015056462.tif 000011
【図１０】
2015056462.tif 000012
【図１１】
2015056462.tif 000013