(57)【要約】【課題】半導体基板上に形成された、光が閉じ込め可能な活性層に、半導体基板表面に対して水平方向に電流を注入、もしくは電圧を印加することが可能で、かつ、半導体基板方向への電流、もしくは電界の広がりが抑えられた光半導体素子を提供すること。【解決手段】光半導体素子は、ＩｎＰからなる半絶縁性基板１０１と、この半絶縁性基板１０１上に形成された、半絶縁性ＧａＩｎ１Ｐからなる電流拡散防止層１０２と、この電流拡散防止層１０２の上に形成された光導波路層Ａと、光導波路層Ａの両側で半絶縁性基板１０１と並行に形成されたｎ型ＩｎＰ層１０６と、ｐ型ＩｎＰ層１０７とを備える。光導波路層Ａ下に形成された電流拡散防止層１０２が半絶縁性を有すると共に、電流拡散防止層１０２のバンドギャップエネルギーがｎ型ＩｎＰ層１０６、ｐ型ＩｎＰ層１０７よりも大きくなっているため、電流拡散防止層１０２側への電流広がりが抑制される。【選択図】図１
2015015396.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された電流拡散防止層と、
前記電流拡散防止層上に形成された光導波路層と、
前記光導波路層の第１の面と接するように前記電流拡散防止層上に形成されたｎ型半導体層と、
前記第１の面と対向する前記光導波路層の第２の面と接するように前記電流拡散防止層上に形成されたｐ型半導体層と、
を備え、
前記電流拡散防止層は、前記ｎ型半導体層および前記ｐ型半導体層が有するバンドギャップエネルギー以上のバンドギャップエネルギーを有し、かつ前記ｎ型半導体層および前記ｐ型半導体層よりも抵抗率が大きいことを特徴とする光半導体素子。
【請求項２】
前記電流拡散防止層は、少なくともＩｎ、Ｇａ、Ａｌのいずれかを含むIII族元素と、少なくともＮ、Ｐ、Ａｓのいずれかを含むＶ族元素からなる化合物半導体であることを特徴とする請求項１に記載の光半導体素子。
【請求項３】
前記電流拡散防止層は、１０ｎｍ以上臨界膜厚以下の半導体膜であることを特徴とする請求項１又は２に記載の光半導体素子。
【請求項４】
前記電流拡散防止層と前記ｎ型半導体層および前記ｐ型半導体層との間に形成された犠牲層をさらに備え、
前記電流拡散防止層と前記光導波路層との間に空気層が形成されたことを特徴とする請求項１乃至３のいずれかに記載の光半導体素子。
【請求項５】
前記光導波路層は、
第１のクラッド層と、
前記第１のクラッド層上に形成された前記活性導波路層と、
前記活性導波路層上に形成された第２のクラッド層と、
を含み、
前記活性導波路層は、前記ｎ型半導体層および前記ｐ型半導体層とそれぞれ接していることを特徴とする請求項１乃至４に記載の光半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光導波路の横方向を電流導通方向とする光半導体素子に関する。
【背景技術】
【０００２】
半導体レーザなどの半導体デバイスは一般に、半導体基板の表面および裏面のそれぞれに形成された電極から活性層に、電流を注入、もしくは電界を印加することにより、半導体基板に対して垂直方向に電流が導通して動作する。半導体基板の表面に２つの電極が形成される場合もあるが、その場合においても、垂直方向が電流導通方向となることが多い。
【０００３】
このような半導体デバイスの活性層は、二重ヘテロ接合と呼ばれる構造を利用するのが一般的である。二重ヘテロ構造は、屈折率が大きい活性層を、活性層よりも屈折率の小さい半導体材料で挟む構造であり、活性層に光を閉じ込めることが可能となる。
【０００４】
さらには、活性層の両側を、活性層よりも屈折率の小さい半導体材料で挟む埋込ヘテロ構造を有する半導体デバイスも知られている（非特許文献１参照）。この埋込ヘテロ構造により、半導体デバイスの特性が向上する。
【０００５】
一方、上述した半導体デバイスと異なり、基板に対し水平方向に電流を注入、または電界を印加することにより動作する半導体デバイス、すなわち横方向デバイスの研究も行われている。
【０００６】
図８に、従来の横方向デバイスの構造を示す。横方向デバイスは一般に、半絶縁性基板８０１上に活性導波路層８０２が形成され、活性導波路層８０２の両側には、屈折率が小さい半導体材料からなるｎ型半導体層８０３、ｐ型半導体層８０４が形成される。そして、ｎ型半導体層８０３の上には、ｎ型コンタクト層８０５とｎ型電極８０６とが形成され、ｐ型半導体層８０４の上には、ｐ型コンタクト層８０７とｐ型電極８０８とが形成される。
【０００７】
従来の横方向デバイスでは、活性導波路層８０２の両側は、屈折率が小さい半導体材料で挟まれており、活性導波路層８０２の上面、または、活性導波路層８０２の上下の両面は、空気や誘電体などの屈折率の非常に小さい材料からなる層で形成されている。活性導波路層８０２、および屈折率が小さい半導体材料の各屈折率は３以上であり、両者の屈折率の差は５％程度である。これに対し、空気の屈折率は１であり、誘電体として例えばＳｉＯ２の屈折率は１．４程度であるから、両者の屈折率差は、上述した５％程度となる半導体材料の場合に比べて、非常に大きくなる。そのため、空気や誘電体に挟まれた活性導波路層８０２には、光が強く閉じ込められることになる。
【０００８】
活性導波路層８０２に光を強く閉じ込められると、半導体レーザの場合にはしきい値電流が低減し、光変調器の場合には小さい印加電圧での変調動作が可能となるなど、半導体デバイスの特性を向上させることができる。
【０００９】
さらに、横方向デバイスにおいて２つの電極を同一面内に形成することで、ＣＭＯＳなど、同一面内に電極が配置された電子デバイスと、電極同士を接合によりデバイスを集積したり、シリコンフォトニクスと呼ばれるシリコン細線で形成された光導波路などと積層型に集積したりすることが可能となる。このようなデバイス特性の向上や、大規模集積光回路への高い適合性などの観点から、横方向デバイスの研究が積極的に行われている。
【先行技術文献】
【非特許文献】
【００１０】
【非特許文献１】池上徹彦  監修、土屋治彦、三上修  編著、「半導体フォトニクス工学」、コロナ社、１９９５年１月１０日発行、ＩＳＢＮ  ４−３３９−００６２３、ｐ．２０２−２０６
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記のような横方向デバイスでは、従来の垂直型デバイスに比べ、活性層８０２への電流狭窄構造を形成することが困難であった。特に、半絶縁性基板８０１方向へのキャリアや電界の拡がりにより、リーク電流増大による活性層８０２へのキャリア注入効率の低下や、暗電流増大による、電界強度の低下に伴う変調効率の劣化などの課題があった。
【００１２】
そこで本発明は、半導体基板上に形成された、光が閉じ込め可能な活性層に、半導体基板表面に対して水平方向に電流を注入、もしくは電圧を印加することが可能で、かつ、半導体基板方向への電流、もしくは電界の広がりが抑えられた光半導体素子を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記の課題を解決するために、本発明は、光半導体素子であって、半導体基板と、前記半導体基板上に形成された電流拡散防止層と、前記電流拡散防止層上に形成された光導波路層と、前記光導波路層の第１の面と接するように前記電流拡散防止層上に形成されたｎ型半導体層と、前記第１の面と対向する前記光導波路層の第２の面と接するように前記電流拡散防止層上に形成されたｐ型半導体層と、を備え、前記電流拡散防止層は、前記ｎ型半導体層および前記ｐ型半導体層が有するバンドギャップエネルギー以上のバンドギャップエネルギーを有し、かつ前記ｎ型半導体層および前記ｐ型半導体層よりも抵抗率が大きいことを特徴とする。
【００１４】
請求項２に記載の発明は、請求項１に記載の光半導体素子において、前記電流拡散防止層は、少なくともＩｎ、Ｇａ、Ａｌのいずれかを含むIII族元素と、少なくともＮ、Ｐ、Ａｓのいずれかを含むＶ族元素からなる化合物半導体であることを特徴とする。
【００１５】
請求項３に記載の発明は、請求項１又は２に記載の光半導体素子において、前記電流拡散防止層は、１０ｎｍ以上臨界膜厚以下の半導体膜であることを特徴とする。
【００１６】
請求項４に記載の発明は、請求項１乃至３のいずれかに記載の光半導体素子において、前記電流拡散防止層と前記ｎ型半導体層および前記ｐ型半導体層との間に形成された犠牲層をさらに備え、前記電流拡散防止層と前記光導波路層との間に空気層が形成されたことを特徴とする。
【００１７】
請求項５に記載の発明は、請求項１乃至４に記載の光半導体素子において、前記光導波路層は、第１のクラッド層と、前記第１のクラッド層上に形成された前記活性導波路層と、前記活性導波路層上に形成された第２のクラッド層と、を含み、前記活性導波路層は、前記ｎ型半導体層および前記ｐ型半導体層とそれぞれ接していることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、半導体基板上に形成された、光が閉じ込め可能な活性層に、半導体基板表面に対して水平方向に電流を注入、もしくは電圧を印加することが可能な半導体デバイスにおいて、半導体基板方向への電流、電界の広がりを抑制することができる。
【図面の簡単な説明】
【００１９】
【図１】（ａ）は、本発明の第１実施形態に係る光半導体素子の斜視図であり、（ｂ）は、本発明の第１実施形態に係る光半導体素子の断面図である。
【図２】（ａ）〜（ｋ）は、本発明の第１実施形態に係る光半導体素子の作製過程を示す図である。
【図３】（ａ）は、本発明の第２実施形態に係る光半導体素子の斜視図であり、（ｂ）は、本発明の第２実施形態に係る光半導体素子の断面図である。
【図４】（ａ）〜（ｌ）は、本発明の第２実施形態に係る光半導体素子の作製過程を示す図である。
【図５】ＧａＩｎＰのＧａ組成とバンドギャップエネルギーの関係を示す図である。
【図６】ＩｎＰ基板上にエピタキシャル成長されたＧａＩｎＰのＧａ組成と臨界膜厚の関係を示す図である。
【図７】臨界膜厚は基板とエピタキシャル膜の格子不整合度の関係を示す図である。
【図８】従来の横方向デバイスの構造を示す図である。
【発明を実施するための形態】
【００２０】
＜第１実施形態＞
図１（ａ）に、本発明の第１実施形態に係る光半導体素子の斜視図を示し、図１（ｂ）に、本発明の第１実施形態に係る光半導体素子の断面図を示す。第１実施形態に係る光半導体素子は、半導体レーザや光変調器等に用いられ、例えば１．５μｍ帯の光を利用するための素子である。
【００２１】
この光半導体素子は、ＩｎＰからなる半絶縁性基板１０１と、この半絶縁性基板１０１上に形成された、半絶縁性ＧａｘＩｎ１−ｘＰからなる電流拡散防止層１０２と、この電流拡散防止層１０２の上に形成された光導波路層Ａと、光導波路層Ａの両側で半絶縁性基板１０１と並行に形成されたｎ型ＩｎＰ層１０６と、ｐ型ＩｎＰ層１０７とを備える。ｎ型ＩｎＰ層１０６は、ｎ型半導体層であって、バンドギャップエネルギーを１．３５ｅＶとすることができる。また、ｐ型ＩｎＰ層１０７は、ｐ型半導体層であって、バンドギャップエネルギーを１．３５ｅＶとすることができる。
【００２２】
ｎ型ＩｎＰ層１０６上には、ｎ型ＧａＩｎＡｓコンタクト層１０８およびｎ型電極１０９が積層されている。同様に、ｐ型ＩｎＰ層１０７上には、ｐ型ＧａＩｎＡｓコンタクト層１１０およびｐ型電極１１１が積層されている。
【００２３】
図１において、光導波路層Ａは、半絶縁性基板１０１に近い方から順に、ノンドープのＩｎＧａＰからなる下部光閉じ込め層１０３ａ、ノンドープのＩｎＰからなる下部クラッド層１０４ａ、多重量子井戸構造からなる活性導波路層１０５、ノンドープのＩｎＰからなる上部クラッド層１０４ｂ、ノンドープのＩｎＧａＰからなる上部光閉じ込め層１０３ｂが積層されて構成される。
【００２４】
半絶縁性ＧａｘＩｎ１−ｘＰからなる電流拡散防止層１０２では、Ｇａ組成（ｘ）は例えば０．１（バンドギャップエネルギーは１．５３ｅＶ）、厚さは例えば３０ｎｍ、Ｆｅドーピング濃度は例えば１×１０１７ｃｍ−３とすることができる。このとき、電流拡散防止層１０２の抵抗率は１０８Ω・ｃｍとなる。電流拡散防止層１０２の抵抗率は、ｎ型ＩｎＰ層１０６、ｐ型ＩｎＰ層１０７よりも大きくするものとする。
【００２５】
ｎ型コンタクト層１０８では、ドーピング濃度は例えば２×１０１８ｃｍ−３とすることができ、厚さは例えば１００ｎｍとすることができる。ｐ型コンタクト層１１０では、ドーピング濃度は例えば２×１０１９ｃｍ−３とすることができ、厚さは例えば１００ｎｍとすることができる。
【００２６】
ｎ型電極１０９、ｐ型電極１１１は、それぞれ図示しない電圧源と接続され、これにより、ｎ型電極１０９、ｐ型電極１１１には、電圧が印加され、光半導体素子が動作可能となっている。尚、電圧源に代わりに、各電極１０９、１１１にそれぞれ電流源を接続し、電流源から各電極１０９、１１１に電流を注入することによって、光半導体素子を動作させることも可能である。
【００２７】
第１実施形態では、光導波路層Ａは、下部光閉じ込め層１０３ａ、下部クラッド層１０４ａ、多重量子井戸構造からなる活性導波路層１０５、上部クラッド層１０４ｂおよび上部光閉じ込め層１０３ｂによって構成される。下部光閉じ込め層１０３ａおよび上部光閉じ込め層１０３ｂは、それぞれバンドギャップ波長が１．２μｍのノンドープＧａＩｎＡｓＰとすることができる。ここで、下部光閉じ込め層１０３ａおよび上部光閉じ込め層１０３ｂの各膜厚は、それぞれ例えば３０ｎｍとすることができる。
【００２８】
活性導波路層１０５の多重量子井戸構造は、ノンドープＧａＩｎＡｓＰ量子井戸層（例えば、バンドギャップ波長１．５５μｍ、膜厚６ｎｍ、井戸数７）と、ノンドープＧａＩｎＡｓＰ障壁層（例えば、バンドギャップ波長１．２５μｍ、膜厚１０ｎｍ）とによって構成することができる。
【００２９】
活性導波路層１０５は、光半導体素子の用途に応じて、半導体レーザの発光層、光変調器の光吸収層または屈折率変化層などとして機能する。
【００３０】
上述したように、光導波路層Ａ下に形成された電流拡散防止層１０２が半絶縁性を有すると共に、電流拡散防止層１０２のバンドギャップエネルギーがｎ型ＩｎＰ層１０６、ｐ型ＩｎＰ層１０７よりも大きくなっているため、電流拡散防止層１０２側への電流広がりが抑制される。
【００３１】
例えば、光導波路層Ａに順方向バイアスを印加（電流駆動）した場合には、半絶縁性の電流拡散防止層１０２を電流が流れることは無いため、活性導波路層１０５へのキャリア注入の効率を増大させる効果が得られる。
【００３２】
また、光導波路層Ａに逆方向バイアスを印加した場合にも、電流拡散防止層１０２中を流れるリーク電流を削減することができるため、活性導波路層１０５に効率良く電圧を印加することができる。
【００３３】
ここでは、電流拡散防止層１０２がＦｅドープの半絶縁性ＧａｘＩｎ１−ｘＰからなる例を説明したが、電流拡散防止層１０２は、例えばＳｉＯ２などの誘電体膜であってもよい。但し、電流拡散防止層１０２を半導体膜とした場合、従来の半導体プロセスの延長技術を流用して、従来よりも特性のよい横方向デバイスとして光半導体素子を提供することができる。
【００３４】
次に、光半導体素子の作製方法について図２を参照して説明する。図２（ａ）〜（ｋ）に、本発明の第１実施形態に係る光半導体素子の作製過程を示す。
【００３５】
図２（ａ）において先ず、半絶縁性ＩｎＰからなる半絶縁性基板１０１上に、Ｆｅドープ半絶縁性ＧａＩｎＰからなる電流拡散防止層１０２、光導波路層Ａの積層構造を、例えば有機金属気相成長（ＭＯＶＰＥ： Metalorganic Vapor Phase Epitaxy）法を用いて、結晶成長して形成する。一般的に、半絶縁性ＩｎＰからなる半絶縁性基板１０１を用いた場合のＭＯＶＰＥ法では、６００℃〜７００℃程度の温度で結品成長が行われることが知られているから、図２（ａ）の例では、基板温度を例えば６２０℃とする。
【００３６】
尚、図２（ａ）では、半絶縁性ＧａＩｎＰからなる電流拡散防止層１０２のドーピング濃度は、例えば１×１０１７ｃｍ−３、Ｇａ組成（ｘ）は０．１、厚さは３０ｎｍとすることができる。
【００３７】
尚、結晶成長方法として、ＭＯＶＰＥ法を例にとって説明するが、いずれもＭＯＶＰＥ法に替えて、分子線エピタキシー法などの結晶成長方法を採用することも可能である。
【００３８】
次に、作製したウエハ表面に、厚さが例えば１００ｎｍのＳｉＯ２膜１１２−１を、例えばプラズマＣＶＤ法により成膜する（図２（ｂ））。
【００３９】
その後、例えばフォトリソグラフィを用いて、ＳｉＯ２膜１１２−１が成膜された領域のうち、ｎ型ＩｎＰ層１０６が形成されることになる領域を除去する（図２（ｃ））。
【００４０】
ＳｉＯ２膜１１２−１の一部を除去した後、例えばドライエッチングにより、ｎ型ＩｎＰ層１０６を形成する領域に相当する光導波路層Ａの一部を除去する（図２（ｄ））。尚、光導波路層Ａの除去では、ドライエッチングではなく、例えばウェットエッチングを用いてもよいが、エッチング面の垂直性はウェットエッチングよりもドライエッチングのほうが優れているため、第１実施形態ではドライエッチングを用いる。
【００４１】
次いで、ウエハに対し、ＭＯＶＰＥ法を用いて、光導波路層Ａを除去した領域に、例えばｎ型ＩｎＰ層１０６と、ｎ型ＧａＩｎＡｓコンタクト層１０８とを、順次、結晶成長により形成する（図２（ｅ））。
【００４２】
ｎ型ＩｎＰ層１０６とｎ型ＧａＩｎＡｓコンタクト層１０８とを結晶成長させた後、ウエハ面上のＳｉＯ２膜１１２−１をすべて除去する（図２（ｆ））。
【００４３】
そして、再度、ウエハ全面に、厚さが例えば１００ｎｍのＳｉＯ２膜１１２−２を、例えばプラズマＣＶＤ法により成膜し、その後、例えばフォトリソグラフィを用いて、ＳｉＯ２膜１１２−２が成膜された領域のうち、ｐ型ＩｎＰ層１０７を形成することになる領域を除去する（図２（ｇ））。
【００４４】
ＳｉＯ２膜１１２−２を除去した後、例えばドライエッチングにより、ｐ型ＩｎＰ層１０７を形成する領域に相当する光導波路層Ａの一部を除去する（図２（ｈ））。
【００４５】
次いで、ウエハに対し、ＭＯＶＰＥ法を用いて、光導波路層Ａを除去した領域に、例えばｐ型ＩｎＰ層１０７と、ｐ型ＧａＩｎＡｓコンタクト層１１０とを、順次、結晶成長により形成する（図２（ｉ））。
【００４６】
ｐ型ＩｎＰ層１０７とｐ型ＧａＩｎＡｓコンタクト層１１０とを結晶成長させた後、ウエハ面上のＳｉＯ２膜１１２−２をすべて除去する（不図示）。
【００４７】
その後、ウエハ全面に、フォトレジストを塗布し、例えばフォトリソグラフィを用いて、光導波路層Ａの領域と、ｎ型ＧａＩｎＡｓコンタクト層１０８およびｐ型ＧａＩｎＡｓコンタクト層１１０の領域のうち、電極を形成することになる領域とにのみフォトレジストを残す。その後、例えば硫酸、過酸化水素水、および水を混合したエッチャントを用いて、ｎ型ＧａＩｎＡｓコンタクト層１０８およびｐ型ＧａＩｎＡｓコンタクト層１１０の不要な領域を、例えばウェットエッチングにより除去する（図２（ｊ））。
【００４８】
最後に、ｎ型ＧａＩｎＡｓコンタクト層１０８およびｐ型ＧａＩｎＡｓコンタクト層１１０上にそれぞれｎ型電極１０９、ｐ型電極１１１を形成し、所望の長さでへき開することにより、光半導体素子が完成する（図２（ｋ））。例えば、光半導体素子が半導体レーザとして動作する場合には、上述したへき開面が共振器として用いられることになる。
【００４９】
以上説明したように、本実施形態の光半導体素子によれば、光導波路層Ａ下部に位置する電流拡散防止層１０２が半絶縁性を有するとともに、バンドギャップエネルギーがｎ型ＩｎＰ層１０６、ｐ型ＩｎＰ層１０７よりも大きくなっているため、電流拡散防止層１０２側への電流広がりが抑制される。よって、光半導体素子の特性が向上する。
【００５０】
＜第２実施形態＞
図３（ａ）に、本発明の第２実施形態に係る光半導体素子の斜視図を示し、図３（ｂ）に、本発明の第２実施形態に係る光半導体素子の断面図を示す。第２実施形態の光半導体素子が第１実施形態と異なるのは主に、光導波路層Ａ下に半導体材料よりも屈折率の小さい層、例えば空気層を形成した点である。この第２実施形態の光半導体素子は、第１実施形態の光半導体素子と異なり、光導波路層Ａの直下に空気層を形成することで、キャリアの再結合をさらに抑制させる点に特徴がある。
【００５１】
第２実施形態の光半導体素子は、第１実施形態の場合と同様に、半絶縁性ＩｎＰからなる半絶縁性基板２０１と、この半絶縁性基板２０１の上に形成された電流拡散防止層２０２と、ＧａＩｎＡｓからなる犠牲層２０３ａ、２０３ｂと、光導波路層Ａと、光導波路層Ａの両側に形成されたｎ型ＩｎＰ層２０７（ｎ型半導体層）と、ｐ型ＩｎＰ層２０８（ｐ型半導体層）とを備える。犠牲層２０３ａ、２０３ｂは、ｎ型ＩｎＰ層２０７およびｐ型ＩｎＰ層２０８の領域にのみ存在し、電流拡散防止層２０２と光導波路層Ａとの間に空気層を形成している。
【００５２】
次に、光半導体素子の作製方法について図４を参照して説明する。図４（ａ）〜（ｌ）に、本発明の第２実施形態に係る光半導体素子の作製過程を示す。
【００５３】
図４（ａ）において、ＩｎＰからなる半絶縁性基板２０１上に、半絶縁ＧａＩｎＰ電流拡散防止層２０２、ＧａＩｎＡｓからなる犠牲層２０３、光導波路層Ａの積層構造を順次、例えばＭＯＶＰＥ法を用いて、例えば６２０℃の基板温度で結晶成長して形成する。光導波路層Ａの積層構造は、第１実施形態と同じである。
【００５４】
次に、図２（ｂ）−（ｋ）に示したものと同様に、図４（ｂ）−（ｋ）の作製を行う。すなわち、作製したウエハの表面、すなわち上部光閉じ込め層２０４ｂ上に、厚さが例えば１００ｎｍのＳｉＯ２膜２１３−１を、例えばプラズマＣＶＤ法により成膜する（図４（ｂ））。
【００５５】
その後、例えばフォトリソグラフィを用いて、ＳｉＯ２膜２１３−１の領域のうち、ｎ型ＩｎＰ層２０７が形成されることになる領域を除去する（図４（ｃ））。
【００５６】
その後、例えばドライエッチングにより、ｎ型ＩｎＰ層２０７を形成する領域に相当する光導波路層Ａの一部を除去する（図４（ｄ））。
【００５７】
次いで、ウエハに対し、ＭＯＶＰＥ法を用いて、光導波路層Ａを除去した領域に、バンドギャップが例えば１．３５ｅＶとなるｎ型ＩｎＰ層２０７と、ｎ型ＧａＩｎＡｓコンタクト層２０９とを、順次、結晶成長により形成する（図４（ｅ））。
【００５８】
ｎ型ＩｎＰ層２０７とｎ型ＧａＩｎＡｓコンタクト層２０９とを結晶成長させた後、ウエハ面上のＳｉＯ２膜２１３−１をすべて除去する（図４（ｆ））。そして、再度、ウエハ全面に、厚さが例えば１００ｎｍのＳｉＯ２膜２１３−２を、例えばプラズマＣＶＤ法により成膜し、その後、例えばフォトリソグラフィを用いて、ＳｉＯ２膜２１３−２の領域のうち、ｐ型ＩｎＰ層２０８を形成することになる領域を除去する（図４（ｇ））。
【００５９】
ＳｉＯ２膜２１３−２を除去した後、例えばドライエッチングにより、ｐ型ＩｎＰ層２０８を形成する領域に相当光導波路層Ａの一部を除去する（図４（ｈ））。
【００６０】
次いで、ウエハに対し、ＭＯＶＰＥ法を用いて、光導波路層Ａを除去した領域に、バンドギャップエネルギーが例えば１．３５ｅＶとなるｐ型ＩｎＰ層２０８と、ｐ型ＧａＩｎＡｓコンタクト層２１１とを、順次、結晶成長により形成する（図４（ｉ））。
【００６１】
ｐ型ＩｎＰ層２０８とｐ型ＧａＩｎＡｓコンタクト層２１１とを結晶成長させた後、ウエハ面上のＳｉＯ２膜２１３−２をすべて除去する。
【００６２】
その後、ウエハ全面に、フォトレジストを塗布し、例えばフォトリソグラフィを用いて、光導波路層Ａの領域と、ｎ型ＧａＩｎＡｓコンタクト層２０９およびｐ型ＧａＩｎＡｓコンタクト層２１１の領域のうち、電極を形成することになる領域とにのみにフォトレジストを残す。その後、例えば硫酸、過酸化水素水、および水を混合したエッチャントを用いて、ｎ型ＧａＩｎＡｓコンタクト層２０９およびｐ型ＧａＩｎＡｓコンタクト層２１１の不要な領域を、例えばウェットエッチングにより除去する（図４（ｊ））。
【００６３】
そして、ｎ型ＧａＩｎＡｓコンタクト層２０９およびｐ型ＧａＩｎＡｓコンタクト層２１１上にそれぞれ電極を形成する（図４（ｋ））。
【００６４】
図４（ｌ）では、ＩｎＰ層の各領域のうち、光半導体素子の領域外となる領域にそれぞれＧａＩｎＡｓ犠牲層まで到達する穴を、例えばドライエッチングにより形成する。そして、この穴から、ＧａＩｎＡｓ犠牲層を選択的にエッチング可能な溶液（例えば硫酸、過酸化水素水および水の混合溶液）を流し込むことで、光導波路層Ａ直下の領域を含むＧａＩｎＡｓ犠牲層２０３の一部を除去する。最後に、所望の長さでへき開することにより、図３に示した光半導体素子が完成する。
【００６５】
以上説明したように、第２実施形態の光半導体素子によれば、光導波路層Ａおよび犠牲層２０３ａ、２０３ｂ下部に配置された電流拡散防止層２０２が半絶縁性を有するとともに、バンドギャップエネルギーがｎ型ＩｎＰ層２０７、ｐ型ＩｎＰ層２０８よりも大きくなっているため、電流拡散防止層２０２側への電流広がりが抑制される。よって、光半導体素子の特性が向上する。
【００６６】
以上、本発明の各実施形態を詳述してきたが、具体的な構成は、各実施形態に限られるものではない。
【００６７】
例えば、各実施形態において、バンドギャップエネルギーが１．５３ｅＶのＧａ０．１Ｉｎ０．９Ｐ電流拡散防止層を用いた場合について説明したが、電流拡散防止層は、バンドギャップエネルギーがｎ型半導体層およびｐ型半導体層の材料であるＩｎＰのバンドギャップエネルギー以上であり、その抵抗率がｎ型半導体層およびｐ型半導体層の材料であるＩｎＰの抵抗率よりも大きければ、これに限られない。
【００６８】
図５に、ＧａＩｎＰのＧａ組成とバンドギャップエネルギーの関係を示す。ＩｎＰとの格子不整合による歪みの影響を考慮しない場合を実線で示し、その歪みの影響を考慮した場合を点線で示す。一点鎖線は、Ｇａを含まない場合のバンドギャップエネルギーを示す。このように、Ｇａ組成に依らずＧａＩｎＰはＩｎＰよりも大きなバンドギャップエネルギーを有するため、いかなるＧａ組成のＧａＩｎＰを電流拡散防止層に用いることができる。
【００６９】
ここで、図６に、ＩｎＰ基板上にエピタキシャル成長されたＧａＩｎＰのＧａ組成と臨界膜厚の関係を示す。膜厚が１０ｎｍ未満であるとトンネル効果が発現するため、ＧａＩｎＰからなる電流拡散防止層としては１０ｎｍ以上の膜厚が望ましい。そのため、図６に示すＩｎＰ基板上にエピタキシャル成長されたＧａＩｎＰのＧａ組成と臨界膜厚の関係より、トンネル効果が発現しない１０ｎｍ以上の膜厚でエピタキシャル成長が可能なＧａＩｎＰのＧａ組成は、０．２７以下であることから、Ｇａ組成は０〜０．２７（対応するバンドギャップエネルギー：１．３５ｅＶ〜１．８２ｅＶ）とするのがよい。電流拡散防止層の膜厚については、トンネル効果が発現しない１０ｎｍ以上であればよい。但し、臨界膜厚以上では、結晶欠陥が発生するため、電流拡散防止層の膜厚は１０ｎｍ以上臨界膜厚以下とするのがよい。つまり、ＩｎＰ基板上にＧａＩｎＰ電流拡散防止層を形成する場合に、良好に本発明の効果をもたらす電流拡散防止層のＧａ組成と膜厚の関係は、図６に示す実線上の組み合わせとなる。
【００７０】
電流拡散防止層のＦｅドーピング濃度については、エピタキシャル膜中の残留キャリア濃度（一般にエピタキシャル膜中の残留キャリア濃度は１×１０１６ｃｍ−３以下）以上であれば、高抵抗化することが可能であり、一般には、１×１０１６ｃｍ−３以上の濃度で活性化されたＦｅ原子をドーピングすればよい。但し、Ｆｅ原子を２×１０１７ｃｍ−３以上の濃度でドーピングすると、表面にピットが発生するなど、構造的な劣化をもたらすことが知られている。そのため、活性化されたＦｅ原子のドーピング濃度は、１×１０１６ｃｍ−３〜２×１０１７ｃｍ−３とするのがよい。また、ここでは半絶縁化に用いるドーパントとしてＦｅを用いたが、本発明の効果は、電流拡散防止層が半絶縁性を有していればよく、Ｆｅに限られるものではない。
【００７１】
各実施形態では、電流拡散防止層をＧａＩｎＰとした場合で説明したが、光導波路層を挟むｎ型半導体層、ｐ型半導体層よりも、大きなバンドギャップエネルギーを有していればよく、ＧａＩｎＰに制限されるものではない。そのため、電流拡散防止層は、Ｉｎ、Ｇａ、Ａｌのいずれかを含むIII族元素と、少なくともＮ、Ｐ、Ａｓのいずれかを含むＶ族元素からなる化合物半導体であることが望ましい。例えば、ＩｎＰを光導波路層を挟む半導体層に用いた場合には、ＩｎＡｌＡｓ、ＩｎＡｌＧａＡｓなどを電流拡散防止層に用いても、各実施形態で説明した効果が得られる。また、ＧａＡｓを光導波路層を挟む半導体層に用いた場合には、ＡｌＧａＡｓなどを用いても、各実施形態で説明した効果が得られる。
【００７２】
但し、臨界膜厚は基板とエピタキシャル膜の格子不整合度に依存する。図７に、臨界膜厚は基板とエピタキシャル膜の格子不整合度の関係を示す。従って、電流拡散防止層と基板材料に格子不整合が生じる場合、その格子不整合度は臨界膜厚が１０ｎｍ以上となる範囲内であることが望ましい。
【符号の説明】
【００７３】
１０１、２０１  半絶縁性基板
１０２、２０２  電流拡散防止層
１０３、２０４  光閉じ込め層
１０４、２０５  クラッド層
１０５、２０６  活性導波路層
２０３  犠牲層
１０６、２０７  ｎ型ＩｎＰ層
１０７、２０８  ｐ型ＩｎＰ層
１０８、２０９  ｎ型ＧａＩｎＡｓコンタクト層
１０９、２１０  ｎ型電極
１１０、２１１  ｐ型ＧａＩｎＡｓコンタクト層
１１１、２１２  ｐ型電極
１１２、２１３  ＳｉＯ２膜
８０１  半絶縁性基板
８０２  活性導波路層
８０３  ｎ型半導体層
８０４  ｐ型半導体層
８０５  ｎ型コンタクト層
８０６  ｎ型電極
８０７  ｐ型コンタクト層
８０８  ｐ型電極
【図１】
2015015396.tif 000003
【図２】
2015015396.tif 000004
【図３】
2015015396.tif 000005
【図４】
2015015396.tif 000006
【図５】
2015015396.tif 000007
【図６】
2015015396.tif 000008
【図７】
2015015396.tif 000009
【図８】
2015015396.tif 000010
【手続補正書】
【提出日】平成26年8月25日(2014.8.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
請求項４に記載の発明は、請求項１乃至３のいずれかに記載の光半導体素子において、前記電流拡散防止層と前記ｎ型半導体層および前記ｐ型半導体層との間に形成された犠牲層と、前記犠牲層の一部を選択的に除去することにより前記電流拡散防止層と前記光導波路層との間に形成された空気層とをさらに備え、前記電流拡散防止層と前記光導波路層との間にある空気層、および前記光導波路層の上にある空気層によって、前記光導波路層の光を上下方向に関して閉じ込めることを特徴とする。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された電流拡散防止層と、
前記電流拡散防止層上に形成された光導波路層と、
前記光導波路層の第１の面と接するように前記電流拡散防止層上に形成されたｎ型半導体層と、
前記第１の面と対向する前記光導波路層の第２の面と接するように前記電流拡散防止層上に形成されたｐ型半導体層と、
を備え、
前記光導波路層、前記ｎ型半導体層および前記ｐ型半導体層は、前記電流拡散防止層に対して平行な方向に直列に接続され、前記電流拡散防止層は、前記ｎ型半導体層および前記ｐ型半導体層が有するバンドギャップエネルギー以上のバンドギャップエネルギーを有し、かつ前記ｎ型半導体層および前記ｐ型半導体層よりも抵抗率が大きいことを特徴とする光半導体素子。
【請求項２】
前記電流拡散防止層は、少なくともＩｎ、Ｇａ、Ａｌのいずれかを含むIII族元素と、少なくともＮ、Ｐ、Ａｓのいずれかを含むＶ族元素からなる化合物半導体であることを特徴とする請求項１に記載の光半導体素子。
【請求項３】
前記電流拡散防止層は、１０ｎｍ以上臨界膜厚以下の半導体膜であることを特徴とする請求項１又は２に記載の光半導体素子。
【請求項４】
前記電流拡散防止層と前記ｎ型半導体層および前記ｐ型半導体層との間に形成された犠牲層と、前記犠牲層の一部を選択的に除去することにより前記電流拡散防止層と前記光導波路層との間に形成された空気層とをさらに備え、
前記電流拡散防止層と前記光導波路層との間にある空気層、および前記光導波路層の上にある空気層によって、前記光導波路層の光を上下方向に関して閉じ込めることを特徴とする請求項１乃至３のいずれかに記載の光半導体素子。
【請求項５】
前記光導波路層は、
第１のクラッド層と、
前記第１のクラッド層上に形成された前記活性導波路層と、
前記活性導波路層上に形成された第２のクラッド層と、
を含み、
前記活性導波路層は、前記ｎ型半導体層および前記ｐ型半導体層とそれぞれ接していることを特徴とする請求項１乃至４のいずれかに記載の光半導体素子。