(57)【要約】      （修正有）【課題】セラミック電子部品の端子電極と基板とのはんだによる接合において、高い接合強度を有する端子電極を備えるセラミック電子部品を提供する。【解決手段】セラミック素体の表面に設けられるＣｕを含有する端子電極であって、前記端子電極にＺｎまたはＡｌを主に含有する第一領域と、Ｎｉを主に含有する第二領域とが、Ｃｕを主とする領域内に島状に散在することを特徴とするセラミック電子部品。さらに、前記端子電極の断面における前記第一領域の面積割合が、前記第二領域の面積割合より多い。【選択図】図２
2015065333.tif 000002
【特許請求の範囲】
【請求項１】
セラミック素体の表面に設けられるＣｕを含有する端子電極を備えるセラミック電子部品であって、前記端子電極にＺｎまたはＡｌを主に含有する第一領域と、Ｎｉを主に含有する第二領域とが、Ｃｕを主に含有する領域内に島状に散在することを特徴とするセラミック電子部品。
【請求項２】
前記端子電極と前記セラミック素体との界面方向に垂直な前記端子電極の断面における前記第一領域の面積割合が、前記第二領域の面積割合より多いことを特徴とする請求項１に記載のセラミック電子部品。
【請求項３】
前記第一領域の酸素含有量が前記第二領域より多いことを特徴とする請求項１に記載のセラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、端子電極を備えるセラミック電子部品に関する。
【背景技術】
【０００２】
近年、電子デバイスはその高性能化に伴って、より多くのセラミック電子部品が回路基板に実装されている。そのため、搭載される電子部品の電極材料として使用される貴金属の使用量は年々増大している。特に、貴金属は埋蔵量が少ない上に生産が特定少数国に偏在している一方、使用済み製品からの回収が難しいという課題があることから、電極材料に卑金属を用いた電極の開発が進められている。
【０００３】
例えば、バリスタおよびコンデンサ等の一般的なセラミック電子部品は、セラミック素体とその表面に設けられる端子電極とを備えている。この端子電極は、例えば銅（Ｃｕ）の金属粉末およびガラスフリット等を混合した外部電極ペーストを焼き付けて形成する。このセラミック電子部品の基板への実装には、はんだによりその端子電極を接合している。このはんだによる接合には、特に鉛フリーはんだを用いた場合はんだの溶融に伴って、セラミック電子部品の端子電極の一部がはんだ成分の錫（Ｓｎ）に溶解してしまう、いわゆるはんだ食われが生じた場合には、セラミック電子部品と基板との接合強度が低下してしまうことがあった。
【０００４】
このため、セラミック電子部品を回路基板等に実装する際のはんだ食われの抑制およびはんだ濡れ性の向上を目的として、端子電極の外表面にＮｉのめっき層と、さらにその外表面にＳｎのめっき層を形成する手段が、特許文献１に提案されている。
【０００５】
さらに、めっき液に素体の成分が溶出し特性の劣化が生じる可能性があるバリスタでは、めっきにより金属層を形成する場合には、素体の表面にガラス等を表面に塗布する等の手段が特許文献２に提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平８−２９８０１８号公報
【特許文献２】特開２００１−１４３９１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
このように、はんだ接合によりセラミック電子部品を回路基板等に実装する場合には、セラミック電子部品の端子電極の外表面にＮｉの金属層を形成することが必要であり、特に、めっき液に耐性が低い素体を用いる場合には、さらに、その素体の保護も必要であり、工程を煩雑にしなければならなかった。
【０００８】
このため、セラミック電子部品には、端子電極の外表面にめっき等により形成された金属層がなくても、はんだ耐熱性（耐はんだ食われ性）を有し、はんだによる基板との接合の強度が高い卑金属を電極材料として用いた端子電極が求められていた。
【０００９】
本発明は、上記事情に鑑みてなされたものであり、セラミック電子部品の端子電極と基板とのはんだによる接合において、めっき等により形成された金属層がなくても高い接合強度を有する端子電極を備えるセラミック電子部品を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明のセラミック電子部品は、セラミック素体の表面に設けられるＣｕを含有する端子電極を備えるセラミック電子部品であって、前記端子電極にＺｎまたはＡｌを主に含有する第一領域と、Ｎｉを主に含有する第二領域とが、Ｃｕを主に含有する領域内に島状に散在することを特徴とする。
【００１１】
さらに、セラミック電子部品の前記端子電極と前記セラミック素体との界面方向に垂直な前記端子電極の断面における前記第一領域の面積割合が、前記第二領域の面積割合より多いことが好ましい。
【００１２】
さらに、セラミック電子部品の前記第一領域の酸素含有量が前記第二領域より多いことが好ましい。
【発明の効果】
【００１３】
本発明によれば、セラミック電子部品の端子電極と基板とのはんだ接合において、めっき等により形成された金属層がなくても高い接合強度を有する端子電極を備えるセラミック電子部品を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本実施形態のセラミック電子部品の好適な一実施形態を模式的に示す断面図である。
【図２】本実施形態のセラミック電子部品の端子電極の模式的な断面図である。
【発明を実施するための形態】
【００１５】
以下、場合により図面を参照して、本発明の好適な実施形態について説明する。なお、各図面において、同一または同等の要素には同一の符号を付与し、重複する説明を省略する。また、特に断らない限り、上下左右等の位置関係は、図面の位置関係に基づくものとする。
【００１６】
本発明に係る実施形態のセラミック電子部品は、特に限定されないが、コンデンサ、圧電素子、インダクタ、バリスタ、サーミスタ、抵抗、トランジスタ、ダイオード、水晶発振素子およびこれらの複合素子、その他のセラミック電子部品が例示される。
【００１７】
本実施形態では、図１に端子電極１０を備えるバリスタ特性を持つセラミック電子部品１００を例示して説明する。図１に示すように、本実施形態のセラミック電子部品１００は、セラミック素体２０（以下、素体２０）と、素体２０の主面２０ａの上に設けられた端子電極１０とを有する。素体２０は、セラミック層２１、２２、２３がこの順で積層された積層構造を有している。各セラミック層２１、２２、２３に設けられたスルーホールには、スルーホール電極３１が形成されている。素体２０の実装面となる主面２０ａ側に配置されたセラミック層２１に設けられたスルーホール電極３１は、端子電極１０と電気的に接触している。そして、端子電極１０は、セラミック層２１、２２、２３の間に埋設された内部電極３２を介して、セラミック層２１、２２、２３のスルーホール電極３１と電気的に接続されている。
【００１８】
セラミック電子部品１００の端子電極１０は、基板のパッド等とはんだにより接合することができる。なお、接合に用いるはんだは特に限定されないが、例えば鉛系のＳｎ−Ｐｂ（鉛）系はんだやＳｎ−Ａｇ（銀）系やＳｎ−Ｃｕ（銅）系の鉛フリーはんだ等を用いることができる。鉛フリーはんだで接合する際には、その接合のための溶融温度が、鉛系のはんだに比べ高く、はんだ食われを抑制する観点で、本発明の端子電極１０の効果がより得られる。
【００１９】
図２には、セラミック電子部品１００の端子電極１０の模式的な断面図を示す。この断面図は、セラミック電子部品１００の素体２０の主面２０ａの上に設けられた端子電極１０を、電気的に接触しているスルーホール電極３１の断面と両方観察できる位置でセラミック層２１，２２，２３の積層面に対して垂直方向に断面を得たものである。
【００２０】
図２に示すように端子電極１０は、Ｃｕを含有する端子電極１０ｃに、端子電極にＺｎまたはＡｌを主に含有する第一領域１０ａと、Ｎｉを主に含有する第二領域１０ｂとが島状に散在することを特徴とする構造を有する。島状に散在とは、端子電極１０において、第一領域１０ａと第二領域１０ｂとがそれぞれ数μｍ程度の塊状の偏析相として、Ｃｕを主に含有する１０ｃのＣｕ領域に複数散在している状態である。尚、第一領域１０ａと第二領域１０ｂは複数個の領域に分かれて散在していれば、お互いに接している部分があっても特に問題はない。
【００２１】
ＺｎまたはＡｌを主に含有する第一領域１０ａとは、その領域に含まれる元素のうちＺｎ元素またはＡｌ元素の合計が他の元素に比べて一番多い領域を第一領域である。また、Ｎｉを主に含有する第二領域１０ｂとは、その領域に含まれる元素のうちＮｉ元素が他の元素に比べて一番多い領域を第二領域である。端子電極１０において第一領域１０ａと第二領域１０ｂ以外の領域１０ｃには、Ｃｕを主成分として含有している。  
【００２２】
主に含有する元素の確認として、ＥＰＭＡによる元素のマッピング結果を基に、第一領域および第二領域とされる領域について点分析による定量を行い、含まれる全元素のうち第一領域ではＺｎまたはＡｌが、第二領域ではＮｉが、それ以外の領域ではＣｕが最も多く含まれることを確認した。
【００２３】
従来の端子電極を有するセラミック電子部品を基板にはんだで実装する際には、端子電極の外表面にはんだでの接合時の耐熱性を向上させる目的のＮｉめっき層がないと、はんだ食われが生じ、セラミック電子部品と基板との接合強度が低下してしまっていた。従来の端子電極の電極として機能する元素に一つの成分を用いているため、はんだ溶融による端子電極との反応が進みやすかった。それに対して、端子電極１０の電極として機能する元素のＣｕ、Ｚｎ、ＡｌおよびＮｉのうち、Ｚｎ、ＡｌおよびＮｉがはんだ成分のＳｎ、Ｐｂ、ＡｇおよびＣｕよりもイオン化傾向が大きいため、Ｚｎ、ＡｌおよびＮｉがはんだへと拡散しやすく、Ｃｕがはんだ成分のＳｎと反応するのを抑制する効果が得られると考えている。このため、本実施形態に係るセラミック電子部品１００は、めっきによる端子電極１０の表面にＮｉ金属層がなくても、はんだ耐熱性（耐はんだ喰われ性）を有し、はんだによる基板との接合の強度が高い端子電極１０を有することができる。さらに、Ｃｕ、Ｚｎ、ＡｌおよびＮｉの四成分を調整することで、端子電極１０の耐酸化性も有する。
【００２４】
Ｃｕを主に含有する領域１０ｃのはんだ食われが発生しても、はんだ成分のＳｎ、Ｐｂ、ＡｇおよびＣｕよりもイオン化傾向が大きな元素を有し、はんだ食われの発生しない第一領域１０ａと第二領域１０ｂが島状に散在していることで、はんだ食われの進行を抑制することができ、高い接合性を得ることができる。さらに、第一領域１０ａおよび第二領域１０ｂは、Ｃｕよりもイオン化傾向の大きなＺｎやＡｌ、Ｎｉを有するため、Ｃｕよりも優先的に酸化されＣｕの酸化が抑制することができる。このため、端子電極１０は耐酸化性も有する。
【００２５】
第一領域１０ａと第二領域１０ｂのそれぞれの領域の判断方法には、セラミック電子部品１００の素体２０の主面２０ａの上に設けられた端子電極１０を、電気的に接触しているスルーホール電極３１の断面と両方観察できる位置でセラミック層２１，２２，２３の積層面に対して垂直方向の断面を観察面として、例えばＥＰＭＡ（Ｅｌｅｃｔｒｏｎ  Ｐｒｏｂｅ  Ｍｉｃｒｏ  Ａｎａｌｙｚｅｒ）を用いて元素の分布を分析し特定することができる。分析では、ＺｎおよびＡｌ元素の分布画像を抽出し、元素比が他の元素より高い領域を特定することで、第一領域１０ａと判断することができる。同様に、Ｎｉ元素の分布画像を抽出し、元素比が他の元素より高い領域を特定することで、第二領域１０ｂと判断することができる。さらに、観察面における第一領域１０ａと第二領域１０ｂの面積と観察面の全面積から各領域の面積割合を算出した。
【００２６】
端子電極における第一領域１０ａの面積割合が第二領域１０ｂの面積割合より大きいと、セラミック電子部品１００をはんだにより基板上のパッドとの接合したときの接合性および導電性がより良好になる観点からより好ましい。これは、第二領域１０ｂが主に含有するＮｉよりも、第一領域１０ａが主に含有するＺｎまたはＡｌのイオン化傾向が大きいため、ＺｎおよびＡｌがはんだへと拡散しやすく、Ｃｕがはんだ成分のＳｎと反応するのを抑制する効果が得られると考えている。このため、本実施形態に係るセラミック電子部品１００は、めっきによる端子電極１０の表面にＮｉ金属層がなくても、溶融温度が高い鉛フリーのはんだを用いた場合において、一層高い接合性を有する端子電極１０を得ることができる。
【００２７】
端子電極１０の第一領域１０ａがＺｎを主に含有する場合は、はんだにより基板上のパッドと接合するときに、より高い接合性を有する端子電極１０を形成する観点から、端子電極１０に対する第一領域１０ａの面積割合が、１５面積％以上４０面積％以下であり、第二領域１０ｂの面積割合は１面積％以上４０面積％以下がより好ましい。
【００２８】
端子電極１０の第一領域１０ａがＡｌを主に含有する場合は、はんだにより基板上のパッドと接合するときに、より高い接合性を有する端子電極１０を形成する観点から、２０面積％以上６０面積％以下であり、第二領域１０ｂは１面積％以上４０面積％以下であることがより好ましい。
【００２９】
端子電極１０の第一領域１０ａと第二領域１０ｂ以外のＣｕを主に含有する領域１０ｃは、はんだにより基板上のパッドと接合した場合に、より高い接合性を有する端子電極１０を形成する観点から、好ましくは２０〜７９面積％である。さらに、高い導電性を維持することができる観点から、５０〜６０面積％の範囲がより好ましい範囲である。さらに、端子電極１０における第一領域１０ａと第二領域１０ｂの合計面積割合は、少なくとも６０面積％以下であることが導電性の観点で好ましい。
【００３０】
端子電極１０において、第一領域１０ａと第二領域１０ｂは、素体２０の主面２０ａから離れ端子電極１０の表面に向かって、第二領域１０ｂの割合に比べ第一領域１０ａの割合が多くなるほど、セラミック電子部品１００をはんだにより基板上のパッドとの接合したときの接合性および導電性の観点からより好ましい。
【００３１】
本実施形態に係るセラミック電子部品１００の素体２０の外形や寸法には特に制限はなく、用途に応じて適宜設定することができ、通常外形はほぼ直方体形状とし、寸法は縦（０．２〜５．６ｍｍ）×横（０．１〜５．０ｍｍ）×高さ（０．１〜１．９ｍｍ）程度とすることができる。
【００３２】
本実施形態に係る端子電極１０の厚さは用途等に応じて適宜決定すればよいが、通常、１〜５０μｍ程度であることが好ましい。
【００３３】
なお、図示したセラミック電子部品１００は、２つの端子電極１０を同一面上に備える多端子型のものであるが、この発明は二端子型のセラミック電子部品にも適用することができる。
【００３４】
次に、図１に示したセラミック電子部品１００の製造方法は、手順により、素体２０が作製し、素体２０の主面２０ａの上に端子電極１０を形成し、実施形態のセラミック電子部品１００となる。
【００３５】
セラミック電子部品１００は、
（１）  複数のセラミックグリーンシート（セラミック層２１、２２、２３）と、隣接するセラミックグリーンシートの間に埋設された電極層（内部電極層３２）と、を有するグリーン積層体を形成、スルーホールを形成しそこに電極を注入しスルーホール電極３１を形成し、焼成し、素体２０を形成する第１工程と、
（２）  得られた素体２０の実装面となる主面２０ａに端子電極１０を形成する第２工程と、を有する。以下、各工程の詳細を説明する。
【００３６】
第１工程は、素体２０の準備工程である。ここでの素体２０には、特に限定されないが、バリスタ特性を得るために、例えば、酸化亜鉛を主成分として用いることができる。
【００３７】
次に、所望の内部電極層３２となる各種電極パターンが形成されたセラミックグリーンシートを所定の順序で重ねる。また、電極パターンが形成されていないセラミックグリーンシートを適宜挿入して重ねてもよい。そして、その過程で、スルーホールを形成しそこに電極を注入しスルーホール電極３１を形成する。このようにして、複数のセラミックグリーンシートと、隣接するセラミックグリーンシートの間に埋設された電極層と、スルーホール電極３１を有するグリーン積層体を得ることができる。このときの電極には、特に限定されず、内部電極層３２とスルーホール電極３１で同じものを用いてもよく、違うものでもよい。
【００３８】
次に得られたグリーン積層体を、１８０〜４００℃で０．５〜２４時間加熱して、脱バインダを行なう。その後、８５０〜１４００℃で０．５〜８時間焼成することによって、素体２０が得られる。
【００３９】
第２工程は、素体２０の主面２０ａに端子電極１０を形成する工程である。端子電極１０の形成方法は特に限定されず、スパッタリング法、蒸着法、および塗布電極形成法およびこれらを組み合わせても形成することができる。
【００４０】
このとき、例えば、スパッタリング法や蒸着法による形成を行う場合、スパッタリング装置または蒸着装置で、Ｃｕ、Ｎｉ、Ｚｎ、Ａｌからなる各々のターゲットを用いることができる。それぞれの元素のそれぞれのターゲットを用いる場合は、ひとつのターゲットにより析出物が層（膜）にならないように不均一に形成し、途中で形成を止めて島状になるように形成することを繰り返し行なうことでそれぞれの元素が層状構造にならない端子電極１０を形成することができる。このように連続して主面２０ａの表面に端子電極１０を形成することで、Ｃｕ、Ｎｉ、ＺｎおよびＡｌの元素濃度分布が偏った状態（つまり元素分布が不均一の状態）のＺｎまたはＡｌを含有する第一領域１０ａと、Ｎｉを含有する第二領域１０ｂとが島状に散在する端子電極１０を形成することができる。
【００４１】
さらに、例えば、塗布電極焼付により端子電極１０の形成を行う場合は、Ｃｕ、Ｎｉ、ＺｎおよびＡｌの各元素の金属粉末を秤量した後、混合して外部電極用ペーストを作製する。このとき各元素の金属粉末を用いる代わりに合金粉末を用いても良い。作製した外部電極用ペーストを印刷または浸漬により、素体２０の主面２０ａに塗布し焼成し、端子電極１０を形成する。
【００４２】
端子電極１０を塗布電極形成法する際に用いる外部電極用ペーストにＳｉ２Ｏ３とＢ２Ｏ３を含有するガラス成分を含んでもよい。さらに、ガラス成分が端子電極１０と素体２０の界面に存在すると、端子電極１０の接着性が向上するためより好ましい。端子電極１０に含まれるガラス成分の割合は、５〜１０体積％の範囲が、素体と端子電極１０との接着性と端子電極１０のはんだで接合する表面でのガラス浮きがなく、接合の観点から望ましい範囲である。
【００４３】
さらに、端子電極１０がガラス成分を有する構造である場合は、ガラス成分にＣｕ、Ｚｎ、ＡｌおよびＮｉが含まれていても良い。この場合、端子電極１０のＣｕとＮｉ、ＺｎまたはＡｌの成分とは区別されＣｕとＮｉ、ＺｎまたはＡｌの成分の面積割合には含まれない。換言すると、端子電極１０のＣｕとＮｉ、ＺｎまたはＡｌとの元素は金属あり、ガラス成分とは区別される。ガラス成分と、端子電極１０のＣｕとＮｉ、ＺｎまたはＡｌの４つの成分を端子電極１０において区別する方法としては、ＥＰＭＡで端子電極１０の断面を観察し、元素の分布を判断する方法が例示される。この場合、ＳｉＯ２あるいはＢ２Ｏ３が共析していればガラス成分、ＣｕとＮｉ、ＺｎまたはＡｌの４つの成分およびそれらの混合物であれば端子電極１０として判断し区別することができる。
【００４４】
ちなみに、ここでいう成分とは元素および酸化物であり、例えばＣｕ成分とは、Ｃｕ元素を含む、Ｃｕ、Ｃｕ２Ｏ、およびＣｕＯなどのことを示す。Ｚｎ成分とは、Ｚｎ元素を含む、ＺｎおよびＺｎＯなどのことを示す。Ａｌ成分とは、Ａｌ元素を含むＡｌおよびＡｌ２Ｏ３などのことを示す。Ｎｉ成分とは、Ｎｉ元素を含む、ＮｉおよびＮｉＯなどのことを示す。ガラス成分とは、ＳｉＯ２あるいはＢ２Ｏ３を主成分とする酸化物のことを示す。
【００４５】
このようにして製造された本発明の実施形態１のセラミック電子部品は、はんだ等によりプリント基板上などに実装され、各種電子機器等に使用することができる。
【実施例】
【００４６】
以下、本発明の実施形態を実施例に基づき、図面を参照しつつ詳細に説明する。
【００４７】
（実施例１）
バリスタ素体形成用のスラリーを次の手順で調整した。酸化亜鉛の粉末と、有機バインダ、有機溶剤、および添加剤を配合し、ボールミルを用いて２４時間混合して、バリスタ素体用のスラリーを得た。
【００４８】
上述の通り調整したスラリーを用いて、図１に示すセラミック電子部品と同じ構造のバリスタ（セラミック電子部品）を作製した。具体的には、バリスタ素体用のスラリーを、ドクターブレード法により、ポリエチレンフタレートからなるフィルム上に塗布した後、乾燥して厚さ３０μｍの膜のグリーンシートを形成した。
【００４９】
次に、グリーンシートに、内部電極３２およびスルーホール電極３１に対応する電極パターンを形成した。電極パターンはパラジウム粉末を含む導電性ペーストをスクリーン印刷法によって塗布またはスルーホールに充填し、乾燥させることにより形成した。次に、電極パターンが形成されたグリーンシートを積み重ねてシート積層体を形成した。こうして得られたシート積層体に、加熱処理を施して脱バインダを行なった後、焼成してバリスタの素体２０を得た。
【００５０】
スルーホール電極３１の端面が露出した素体２０の主面２０ａ上に、スルーホール電極３１の端面を覆うようにしてスパッタリング法により端子電極１０を作製した。このときのスパッタリング法として、Ｃｕ、ＺｎおよびＮｉのターゲットを用意し、素体２０をチャンバに入れ、チャンバ内を高真空にしてＡｒガスを導入し、主面２０ａの表面にスパッタリングにより端子電極１０を形成した。スパッタリングによる形成方法は、ひとつのターゲットによる析出物が層（膜）にならないように不均一に形成している途中でターゲットへの通電を止める。別のターゲットへ通電を行い、ひとつめのターゲットから形成された不均一な析出物の上に、層（膜）にならないように不均一に析出物を形成し、再びターゲットへの通電を止める。ターゲットを変更しつつ析出物が層（膜）にならないように繰り返し行なうことで、各元素が部分的に連続せず、島状に分散して存在している端子電極１０を形成した。各元素の面積割合を制御するため、各ターゲットに通電する全時間のうち、Ｃｕターゲットに通電する時間を５０％、Ｚｎターゲットに通電する時間を３０％、Ｎｉターゲットに通電する時間を２０％として、端子電極１０を作製し実施例１の端子電極を形成したバリスタを得た。
【００５１】
＜元素の分布と面積割合算出＞
作製したセラミック電子部品のバリスタの端子電極１０とスルーホール電極３１と素体２０とを観察できる断面を図１の模式図と同様に得られるように研磨し、その断面の任意の箇所を選びＥＰＭＡの２０００倍率の画像で元素分布を観察した。そしてその金属元素の分布から、第一領域および第二領域を特定しその面積割合の算出を行なった。さらに、第一領域についてはその主となる元素を示した。さらに、Ｃｕ元素を主として含む領域についても、Ｃｕ領域としてその面積割合をあわせ示した。ガラスフリットを添加した実施例については、ガラスの主成分であるＳｉ２Ｏ３、およびＢ２Ｏ３が共析している部分をガラスフリット相として、端子電極１０の面積から差し引き、残りの面積を１００％として算出した。
【００５２】
ＥＰＭＡで端子電極１０の金属元素の分布を観察し、その画像で、ＺｎおよびＡｌ元素を主とする領域を第一領域１０ａと判断し、Ｎｉ元素を主とする領域を第二領域１０ｂと判断し、各領域の面積％を表１に示した。
【００５３】
＜接合強度評価＞
作製したバリスタの端子電極１０を、基板のパッド（電極）に鉛フリーはんだ（９６．５Ｓｎ／３．０Ａｇ／０．５Ｃｕ）で、２３０℃のリフローにより接合し強度評価用サンプルを作製した。得られたサンプルを１５０℃２４ｈの恒温槽に静置した後はんだとの接合強度の評価をするため、このサンプルのバリスタに２５Ｎおよび５０Ｎのせん断力を加え、はんだでの接合部を目視で観察した。その結果接合部のはんだ部やバリスタの端子電極に割れや変形が無かったものを十分な接合強度を有するとして「Ａ」とし、２５Ｎのせん断力では接合部のはんだ部やバリスタの端子電極に割れや変形がなかったが、５０Ｎのせん断力で接合部のはんだ部やバリスタの端子電極に割れや変形があったものを「Ｂ」とし、２５Ｎのせん断力で接合部のはんだ部やバリスタの端子電極に割れや変形があったものを「Ｃ」とし、その結果を表１に示した。
【００５４】
＜耐酸化性評価＞
耐酸化性については、作製したバリスタをＡｉｒ雰囲気１５０℃の恒温槽に２４ｈ静置し、前後の導電率端子電極の導電性評価を行い、比抵抗の変化率から耐酸化性評価を行った。バリスタの端子電極１０の両端部の間の抵抗値を、デジタルマルチメーターを用いて測定し、得られた抵抗値と測定間距離から比抵抗を算出した。比抵抗の変化率が１０％以内のものを耐酸化性が実用上良好で「良」とし、比抵抗の変化率が１０％以上のものを耐酸化性が「不良」とし、その評価結果を表１に示した。
【００５５】
＜端子電極の導電性評価＞
端子電極の導電性が低い場合、基板に実装した際のセラミック電子部品の特性が低下してしまう可能性がある。そのため、端子電極の導電性評価を行った。端子電極の導電性評価には、バリスタの端子電極１０の両端部の間の抵抗値を、デジタルマルチメーターを用いて測定し、得られた抵抗値と測定間距離から比抵抗を算出した。比抵抗が１０−２Ω・ｃｍ未満のものを導電性評価では実用上良好で「良」とし、比抵抗が１０−２Ω・ｃｍ以上のものを導電性が不十分で「不良」とし、評価結果を表１に示した。
【００５６】
＜判定＞
表１に示す端子電極の最終的な「判定」は、端子電極の接合強度評価で「Ａ」または「Ｂ」、かつ端子電極の耐酸化性評価および導電性評価でいずれの評価も「良」であったサンプルは端子電極として実用上良好であり、「良」とした。また、接合強度評価が「Ｃ」または、端子電極の耐酸化性評価および導電性評価のいずれかの評価が「不良」であったサンプルは、最終的に「不良」判定とした。
【００５７】
（実施例２）
Ｚｎのターゲットの変わりにＡｌのターゲットを用意した以外は、実施例１と同様の方法で、実施例２の端子電極を形成したバリスタを得た。
【００５８】
（実施例３）
端子電極を塗布電極形成法により形成した以外は、実施例１と同様の方法で、実施例３の端子電極を形成したバリスタを得た。
塗布電極形成法では、Ｃｕの金属粉末１００ｇ、Ｚｎの金属粉末４５ｇ、Ｎｉの金属粉末２５ｇと、金属粉末の合計体積に対して、１０体積％のガラスフリット（ＳｉＯ２）をビヒクルと混合して外部電極用ペーストを作製した。このとき各元素の金属粉末を用いる代わりに合金粉末を用いても良い。そして、この外部電極用ペーストを印刷により、スルーホール電極３１の端面が露出したバリスタの素体２０の主面２０ａ上に、スルーホール電極３１の端面を覆うようにして塗布し、６００℃にて１０分間焼成し、端子電極１０を形成した。＜元素の分布と面積割合算出＞に記載の方法で、作製した端子電極１０の各元素を含む領域の面積％を算出したところ、表１に記載した値となった。
【００５９】
（実施例４〜１２）
塗布電極形成法で作製した実施例４については、Ｃｕの金属粉末１００ｇ、Ｚｎの変わりにＡｌの金属粉末２０ｇとＮｉの金属粉末１５ｇをビヒクルと混合して外部電極用ペーストを作製した。実施例５については、Ｃｕの金属粉末１５０ｇ、Ａｌの金属粉末４５ｇとＮｉの金属粉末３ｇをビヒクルと混合して外部電極用ペーストを作製した。実施例６についてはＣｕの金属粉末２００ｇ、Ａｌの金属粉末１５ｇとＮｉの金属粉末３ｇをビヒクルと混合して外部電極用ペーストを作製した。実施例７については、Ｃｕの金属粉末１００ｇ、Ａｌの金属粉末５０ｇとＮｉの金属粉末７０ｇをビヒクルと混合して外部電極用ペーストを作製した。比較例８についてはＣｕの金属粉末５０ｇ、Ａｌの金属粉末３０ｇとＮｉの金属粉末１００ｇをビヒクルと混合して外部電極用ペーストを作製した。実施例９についてはＣｕの金属粉末２００ｇ、Ａｌの金属粉末１ｇとＮｉの金属粉末５０ｇをビヒクルと混合して外部電極用ペーストを作製した。実施例１０についてはＣｕの金属粉末１００ｇ、Ａｌの金属粉末１５ｇとＮｉの金属粉末１００ｇをビヒクルと混合して外部電極用ペーストを作製した。実施例１１についてはＣｕの金属粉末１５０ｇ、Ｚｎの金属粉末２０ｇとＮｉの金属粉末１５ｇをビヒクルと混合して外部電極用ペーストを作製した。実施例１２についてはＣｕの金属粉末１５０ｇ、Ｚｎの金属粉末８０ｇとＮｉの金属粉末３ｇをビヒクルと混合して外部電極用ペーストを作製した。外部電極用ペーストの作製法以外は、実施例３と同様の方法で、実施例４〜１２の端子電極を形成したバリスタを得た。＜元素の分布と面積割合算出＞に記載の方法で、作製した端子電極１０の各元素を含む領域の面積％を算出したところ、表１に記載した値となった。
【００６０】
（比較例１）
ＺｎやＡｌまたはＮｉの金属粉末を用いずに、Ｃｕの金属粉末とビヒクルと混合して外部電極用ペーストを作製した以外、実施例３と同様の方法で、比較例１の端子電極を形成したバリスタを得た。
【００６１】
（比較例２）
Ｎｉの金属粉末１０ｇとＣｕの金属粉末１００ｇとビヒクルと混合して外部電極用ペーストを作製した以外、実施例３と同様の方法で、比較例２の端子電極を形成したバリスタを得た。
【００６２】
（比較例３）
Ｚｎの金属粉末６０ｇとＣｕの金属粉末２０ｇとビヒクルと混合して外部電極用ペーストを作製した以外、実施例３と同様の方法で、比較例３の端子電極を形成したバリスタを得た。
【００６３】
（比較例４）
Ａｌの金属粉末１５ｇとＣｕの金属粉末１００ｇとビヒクルと混合して外部電極用ペーストを作製した以外、実施例３と同様の方法で、比較例４の端子電極を形成したバリスタを得た。
【００６４】
（比較例５、６）
スパッタリング法でＣｕ、Ｚｎ、ＡｌおよびＮｉのターゲットを用意し、スルーホール電極３１上にＣｕ、Ｚｎ、ＡｌおよびＮｉそれぞれを層状形成して端子電極１０を形成した以外は、実施例１と同様にして比較例５および６のバリスタ特性を持つセラミック電子部品１００を作製した。比較例５および６の端子電極１０は、素体２０に近い層から端子電極１０表面に向かって、第一層Ｃｕ、第二層ＺｎまたはＡｌ、第三層Ｎｉとし表１にそれぞれの構成元素を含む領域とその面積％を表１に示す。
【００６５】
【表１】
2015065333.tif 000003
【００６６】
実施例１〜１２において、表１の「評価」でも「良」であったものは、第一領域の面積％が第二領域の面積％よりも大きいことが確認された。接合強度の評価で「不良」であったものは、第一領域の面積％が第二領域の面積％よりも小さいことが確認された。
【００６７】
実施例１〜１２は、いずれも第一領域１０ａと第二領域１０ｂが島状に散在している様子が確認された。しかしながら、比較例１は、Ｃｕ領域のみで第一領域１０ａと第二領域１０ｂは確認されなかった。比較例２は、Ｃｕ領域と第二領域１０ｂのみで、第一領域１０ａは確認されなかった。比較例３、４は、いずれもＣｕ領域と第一領域１０ａのみで、第二領域１０ｂは確認されなかった。比較例５および６については、いずれもＣｕ領域と第一領域１０ａ、第二領域１０ｂが確認されたものの、層状に形成されており、島状に散在していなかった。
【００６８】
実施例１、３、１１、１２では、第一領域１０ａがＺｎを含有しセラミック素体の表面から該端子電極表面に向かって、第一領域１０ａの割合が増加することが確認された。さらに、第二領域１０ｂに対して第一領域１０ａの割合が増加することが確認された。端子電極表面にはんだと優先的に反応が進むＺｎが多いことで、はんだとＣｕの反応が抑制されるためはんだ食われが抑制され、高い接合強度を得ることができる。また、犠牲酸化されやすいＺｎが表面に多く存在することで、端子電極内部の耐酸化性が向上する。
【００６９】
実施例２、４〜１０では、端子電極で第一領域１０ａがＡｌを含有し、端子電極内部に領域が均一に存在している。そして第二領域１０ｂも端子電極内部に領域が均一に存在している。Ａｌがはんだと反応するが、端子電極内部に均一に存在しているため、はんだとＣｕの反応が抑制され、高い接合強度を得ることが出来る。Ａｌの酸化が進むが不動態を形成するため、Ａｌの内部の酸化は緩やかに進む。Ａｌの酸化が進まなくなると、Ｃｕの酸化も進むが、その酸化は緩やかに進むため、耐酸化性と高い導電性を有する。
【００７０】
端子電極の断面に含まれる酸素の分布状態を、ＥＰＭＡを用いて観察した。第一領域１０ａとしてＺｎを含む場合、第一領域１０ａに酸素が多く含まれていることを確認した。第一領域１０ａが優先的に酸化される事で、Ｃｕの酸化を抑制し良好な導電性を確保している。第一領域１０ａとしてＡｌを含む場合、第一領域１０ａに酸素が多く含まれていることを確認した。第一領域１０ａが優先的に酸化されるが、Ａｌの表面に不動態を形成しＡｌの酸化が抑制されているため良好な導電性を確保していると推察することができる。
【００７１】
実施例１〜１２の端子電極は、ＺｎまたはＡｌを主に含有する第一領域１０ａと、Ｎｉを主に含有する第二領域１０ｂとが島状に散在する構造を有しており、セラミック電子部品の端子電極と基板とのはんだによる接合において、高い接合強度を有することが確認された。
【００７２】
一方、比較例１〜４のＣｕ単独もしくは、Ｃｕと第一領域１０ａ、Ｃｕと第二領域１０ｂのみからなる端子電極と、比較例５、６のスパッタリングにより各元素を層状に形成した比較例、いずれもはんだ食われが生じ基板上のパッドとの接合強度を得ることができなかった。
【００７３】
以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。
【００７４】
例えば、上述した実施形態では、本発明に係るセラミック電子部品として積層バリスタを例示したが、本発明に係るセラミック電子部品としては、積層セラミックコンデンサ、コンデンサ、圧電素子、インダクタ、サーミスタ、抵抗、トランジスタ、ダイオード、水晶発振素子およびこれらの複合素子、その他の表面実装型電子部品が例示される。
【産業上の利用可能性】
【００７５】
本発明は、外表面に端子電極が形成される任意のセラミック電子部品に適用が可能である。
【符号の説明】
【００７６】
１０  端子電極、
１０ａ  第一領域
１０ｂ  第二領域
１０ｃ  Ｃｕを主に含有する領域
２０  素体（セラミック素体）
２０ａ  主面
２１，２２，２３  セラミック層、
３１  スルーホール電極
３２  内部電極
１００  セラミック電子部品
【図１】
2015065333.tif 000004
【図２】
2015065333.tif 000005