(57)【要約】【課題】  裏面電極の電位に応じて適切にゲート電位を制御することができる絶縁ゲート型スイッチング素子を提供する。【解決手段】  半導体基板と、半導体基板の表面に配置されている表面電極と、半導体基板の裏面に配置されている裏面電極を有する半導体装置。半導体基板が、表面電極から裏面電極に流れる電流をスイッチングする絶縁ゲート型スイッチング素子を有する素子領域と、素子領域と半導体基板の端面との間の外周領域を有している。外周領域内の半導体基板の表面の一部に、検出電極が配置されている。外周領域内の半導体基板の表面の一部に、絶縁層が配置されている。絶縁層上に、カソードが検出電極に接続されているダイオードが配置されている。【選択図】図１
2015126084.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板の表面に配置されている表面電極と、前記半導体基板の裏面に配置されている裏面電極を有しており、
前記半導体基板が、前記表面電極から前記裏面電極に流れる電流をスイッチングする絶縁ゲート型スイッチング素子を有する素子領域と、前記素子領域と前記半導体基板の端面との間の外周領域を有しており、
前記外周領域内の前記半導体基板の前記表面の一部に、検出電極が配置されており、
前記外周領域内の前記半導体基板の前記表面の一部に、絶縁層が配置されており、
前記絶縁層上に、カソードが前記検出電極に接続されているダイオードが配置されている、
半導体装置。
【請求項２】
前記絶縁層上に、半導体層と、アノード電極が配置されており、
前記半導体層が、前記検出電極に接続されているｎ型のカソード層と、前記カソード層に接するｐ型のアノード層を有しており、
前記アノード電極が、前記アノード層に接続されている、
請求項１の半導体装置。
【請求項３】
前記半導体装置の表面に、電極パッドが配置されており、
前記アノード電極が、前記電極パッドに隣接する位置に配置されている、
請求項２の半導体装置。
【請求項４】
前記ダイオードが、前記検出電極にカソード端子が接続されたディスクリート型のダイオードであり、
前記ダイオードと前記半導体基板が樹脂によって覆われている、
請求項１の半導体装置。
【請求項５】
請求項１に係る半導体装置を製造する方法であって、
半導体基板の表面に配置されている絶縁層上に半導体層を成長させる工程と、
前記半導体層にｎ型不純物を注入することで、前記検出電極に接続されているｎ型のカソード層を形成する工程と、
前記半導体層にｐ型不純物を注入することで、前記カソード層に接するｐ型のアノード層を形成する工程、
を有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置に関する。
【背景技術】
【０００２】
特許文献１には、表面電極と裏面電極の間で電流をスイッチングするＩＧＢＴを有する半導体装置が開示されている。この半導体装置では、半導体基板のうち、ＩＧＢＴが形成されている領域と半導体基板の端面との間に、チップ終端領域が形成されている。チップ終端領域内の半導体基板の表面には、チャネルストッパ電極が形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１８７８８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１のような絶縁ゲート型スイッチング素子において、裏面電極の電位に基づいてゲート電位を制御する場合がある。この場合、裏面電極の電位に応じて適切にゲート電位を制御することが求められる。
【課題を解決するための手段】
【０００５】
特許文献１の半導体装置では、チップ終端領域にチャネルストッパ電極が形成されている。特許文献１のように表面電極と裏面電極の間で電流をスイッチングする絶縁ゲート型スイッチング素子においては、半導体基板の端面近傍の領域の電位は、裏面電極の電位と略等しくなる。したがって、チップ終端領域に形成されているチャネルストッパ電極によって、裏面電極の電位を検出することができる。ここで、裏面電極の表面電極に対する電位は、スイッチング素子がオンしている状態では低電位となるが、スイッチング素子がオフしている状態では高電位となる。すなわち、裏面電極の電位の変動幅は極めて大きい。このため、チャネルストッパ電極で得られる信号をそのまま検出回路（ＩＣ等）に入力しようとすると、極めて高耐圧な検出回路を用意する必要がある。
【０００６】
このような問題に対して、本願出願人は、以前に出願した日本特許出願第２０１３−０９４３１２号において、レベルシフト回路を有する電位検出回路を提案している。この電位検出回路は、ＩＧＢＴのコレクタに接続されたダイオード（レベルシフト回路用のダイオード、以下、検出用ダイオードという）を有する。検出用ダイオードのアノードの電位は、ＩＧＢＴのコレクタ電位に応じて変化する。このとき、検出用ダイオードのアノードの電位の変動幅は、ＩＧＢＴのコレクタ電位の変動幅よりも遥かに小さくなる。したがって、検出用ダイオードのアノードの電位を検出回路に入力することで、比較的耐圧の低い検出回路を使用することが可能となる。
【０００７】
しかしながら、従来は、上述したレベルシフト回路に用いる検出用ダイオードは、絶縁ゲート型スイッチング素子とは別に回路基板上（プリント配線基板上等）に設けられていた。このため、回路基板が大きくなるという問題があった。また、検出用ダイオードがコレクタから離れた位置に配置されるため、コレクタの電位とダイオードの電位との間に差が生じ、コレクタの電位を正確に検出することが困難になるという問題があった。そこで、本明細書では、以下の半導体装置を提案する。
【０００８】
本明細書が開示する半導体装置は、半導体基板と、半導体基板の表面に配置されている表面電極と、半導体基板の裏面に配置されている裏面電極を有している。前記半導体基板が、表面電極から裏面電極に流れる電流をスイッチングする絶縁ゲート型スイッチング素子を有する素子領域と、前記素子領域と前記半導体基板の端面との間の外周領域を有している。前記外周領域内の前記半導体基板の前記表面の一部に、検出電極が配置されている。前記外周領域内の前記半導体基板の前記表面の一部に、絶縁層が配置されている。前記絶縁層上に、カソードが前記検出電極に接続されているダイオードが配置されている。
【０００９】
この半導体装置では、検出電極が外周領域内の半導体基板の表面の一部に形成されている。外周領域に形成された検出電極によれば、裏面電極の電位を正確に検出することができる。また、この半導体装置では、外周領域内の絶縁層上に、カソードが検出電極に接続されているダイオードが配置されている。したがって、このダイオードを用いて、レベルシフト回路を構成することができる。また、このダイオードは、半導体基板の表面の絶縁層上に配置されている。このため、検出用ダイオードを回路基板上に設ける必要がない。したがって、この半導体装置では、回路基板を小型化することができる。また、検出用ダイオードを半導体基板の近くに配置できるので、裏面電極の電位を正確に検出することができる。
【００１０】
上述した半導体装置においては、前記絶縁層上に、半導体層と、アノード電極が配置されていてもよい。また、前記半導体層が、前記検出電極に接続されているｎ型のカソード層と、前記カソード層に接するｐ型のアノード層を有していてもよい。また、前記アノード電極が、前記アノード層に接続されていてもよい。
【００１１】
この場合、前記半導体装置の表面に、電極パッドが配置されており、前記アノード電極が、前記電極パッドに隣接する位置に配置されていてもよい。
【００１２】
また、前記ダイオードが、前記検出電極にカソード端子が接続されたディスクリート型のダイオードであってもよい。前記ダイオードと前記半導体基板が樹脂によって覆われていてもよい。
【図面の簡単な説明】
【００１３】
【図１】半導体装置１０の平面図。
【図２】図１のＩＩ−ＩＩ線における縦断面図。
【図３】図１のＩＩＩ−ＩＩＩ線における縦断面図。
【図４】半導体装置１０を用いたインバータ回路の回路図。
【図５】半導体装置１００の平面図。
【図６】図５のＶＩ−ＶＩ線における縦断面図。
【図７】図７のＶＩＩ−ＶＩＩ線における縦断面図。
【発明を実施するための形態】
【実施例１】
【００１４】
図１、２に示す半導体装置１０は、半導体基板１２を有している。半導体基板１２は、ＩＧＢＴが形成されている素子領域２０と、素子領域２０と半導体基板１２の端面（外周面）１２ａとの間に位置する外周領域４０を有している。素子領域２０内の半導体基板１２の表面には、エミッタ電極１４が形成されている。半導体基板１２の裏面には、コレクタ電極１６が形成されている。
【００１５】
素子領域２０内の半導体基板１２の内部には、エミッタ領域２２、ボディ領域２４、ドリフト領域２６、コレクタ領域２８が形成されている。エミッタ領域２２は、ｎ型であり、エミッタ電極１４に接続されている。ボディ領域２４は、ｐ型であり、エミッタ領域２２の側方と下側に形成されている。ボディ領域２４は、エミッタ電極１４に接続されている。ドリフト領域２６は、ｎ型であり、ボディ領域２４の下側に形成されている。ドリフト領域２６は、ボディ領域２４によってエミッタ領域２２から分離されている。コレクタ領域２８は、ｐ型であり、ドリフト領域２６の下側に形成されている。コレクタ領域２８は、ドリフト領域２６によってボディ領域２４から分離されている。コレクタ領域２８は、コレクタ電極１６に接続されている。素子領域２０内の半導体基板１２の表面には、複数のトレンチが形成されている。各トレンチは、エミッタ領域２２とボディ領域２４を貫通してドリフト領域２６に達している。各トレンチ内には、ゲート絶縁膜３０と、ゲート電極３２が形成されている。ゲート絶縁膜３０は、トレンチの内面を覆っている。ゲート電極３２は、ゲート絶縁膜３０によって半導体基板１２から絶縁されている。ゲート電極３２は、ゲート絶縁膜３０を介してエミッタ領域２２とドリフト領域２６の間に位置するボディ領域２４に対向している。ゲート電極３２の上面は絶縁層３４に覆われている。絶縁層３４によってゲート電極３２がエミッタ電極１４から絶縁されている。エミッタ領域２２、ボディ領域２４、ドリフト領域２６、コレクタ領域２８、ゲート絶縁膜３０及びゲート電極３２によって、ＩＧＢＴ６０が形成されている。
【００１６】
また、素子領域２０内の半導体基板１２の内部には、アノード領域３６及びカソード領域３８が形成されている。アノード領域３６は、ｐ型であり、エミッタ電極１４に接続されている。アノード領域３６の下側には、上述したドリフト領域２６が形成されている。ドリフト領域２６の下側には、カソード領域３８が形成されている。カソード領域３８は、ｎ型であり、コレクタ電極１６に接続されている。カソード領域３８のｎ型不純物濃度は、ドリフト領域２６のｎ型不純物濃度よりも高い。アノード領域３６、ドリフト領域２６及びカソード領域３８によって還流ダイオード６２が形成されている。
【００１７】
ドリフト領域２６とコレクタ領域２８は、外周領域４０内まで広がっている。また、外周領域４０内の半導体基板１２の表面の大部分は、絶縁層４２によって覆われている。図２に示すように、絶縁層４２のうちの半導体基板１２の端面１２ａの近傍には、開口部が設けられており、その開口部内に検出電極４４が形成されている。検出電極４４は、ドリフト領域２６に接続されている。図１、３に示すように、一部の絶縁層４２上には、半導体層４６と、アノード電極パッド４８が形成されている。半導体層４６の一端は、検出電極４４に接続されている。半導体層４６の他端は、アノード電極パッド４８に接続されている。半導体層４６内には、検出電極４４からアノード電極パッド４８に向かう方向に沿って、ｎ型のカソード領域５０とｐ型のアノード領域５２が交互に繰り返し形成されている。このため、半導体層４６内には、複数のダイオード６６が形成されている。各ダイオード６６は、検出電極４４とアノード電極パッド４８の間に直列に接続されている。各ダイオード６６は、検出電極４４側がカソードであり、アノード電極パッド４８側がアノードとなっている。アノード電極パッド４８は、図示しないワイヤーによって外部の配線に接続されている。
【００１８】
また、図１に示すように、外周領域４０内の半導体装置１０の表面には、複数の電極パッド５４が形成されている。図示していないが、電極パッド５４は、ＩＧＢＴ６０または還流ダイオード６２のいずれかの電極（例えば、ゲート電極３２）に接続されている。アノード電極パッド４８は、１つの電極パッド５４に隣接する位置に配置されている。すなわち、アノード電極パッド４８と前記１つの電極パッド５４の間に、他の電極パッドが配置されていない。
【００１９】
エミッタ電極１４がコレクタ電極１６に対して高電位となると、還流ダイオード６２がオンし、エミッタ電極１４からコレクタ電極１６に向かって電流が流れる。コレクタ電極１６がエミッタ電極１４に対して高電位となり、ゲート電極３２に閾値以上の電位が印加されると、ＩＧＢＴ６０がオンする。これによって、コレクタ電極１６からエミッタ電極１４に向かって電流が流れる。コレクタ電極１６がエミッタ電極１４に対して高電位であり、ゲート電極３２の電位が閾値未満となると、ＩＧＢＴ６０がオフする。ＩＧＢＴ６０がオフすると、ボディ領域２４とドリフト領域２６の境界からドリフト領域２６内に空乏層が伸びる。その結果、ドリフト領域２６内で電位差が生じる。このとき、ドリフト領域２６内では、図２の点線（等電位線）に示すように電位が分布する。このように電位が分布するため、検出電極４４の電位はコレクタ電極１６の電位を略等しくなる。したがって、検出電極４４によってコレクタ電極１６の電位を検出することができる。
【００２０】
図４は、半導体装置１０が組み込まれた回路を示している。図４の回路は、モータ７０を駆動するための３相インバータ回路の一部（１相分）である。図４の回路は、上述した半導体装置１０を２つ使用している。１つの半導体装置１０が上アームに使用されており、１つの半導体装置１０が下アームに使用されている。各半導体装置１０は、ＩＧＢＴ６０と、ＩＧＢＴ６０に対して逆並列に接続されている還流ダイオード６２を有している。さらに、上述したダイオード６６は、検出電極４４を介してコレクタ電位に接続されていることから、図４ではダイオード６６はＩＧＢＴ６０のコレクタ電極に接続されている。上アームのＩＧＢＴ６０のコレクタ電極は、高電位ＶＨ（約１２００Ｖ）に接続されている。上アームのＩＧＢＴ６０のエミッタ電極は、モータ７０と下アームのＩＧＢＴ６０のコレクタ電極に接続されている。下アームのＩＧＢＴ６０のエミッタ電極は、グランド（すなわち、０Ｖ）に接続されている。上アームのダイオード６６のアノード電極は、抵抗Ｒ１を介して電位ＶＢ１に接続されている。下アームのダイオード６６のアノード電極は、抵抗Ｒ２を介して電位ＶＢ２に接続されている。また、各ダイオード６６のアノード電極には、ゲート駆動回路７２が接続されている。また、ゲート駆動回路７２には、対応するＩＧＢＴ６０のエミッタ電位よりも閾値電位Ｖｔｈだけ高い電位が入力される。また、ゲート駆動回路７２は、対応するＩＧＢＴ６０のゲート電極に接続されている。ゲート駆動回路７２は、対応するＩＧＢＴ６０のゲート電位を制御することで、そのＩＧＢＴ６０を制御する。なお、３相インバータ回路のＩＧＢＴの一般的なスイッチング制御は広く知られているので、以下では、ゲート駆動回路７２の特徴的な制御についてのみ説明する。
【００２１】
ゲート駆動回路７２は、対応するＩＧＢＴ６０のコレクタ電位Ｖｃが低いときにそのＩＧＢＴ６０がオンしないように、ゲート電位Ｖｇを制御する。上アームと下アームとで、回路の動作は略等しいので、以下では下アームの回路の動作について説明する。ＩＧＢＴ６０がオフしており、ＩＧＢＴ６０のコレクタ電位Ｖｃがエミッタ電位Ｖｅ（すなわち、０Ｖ）よりも高い場合には、還流ダイオード６２がオフしている。この場合、ＩＧＢＴ６０のコレクタ電位Ｖｃは極めて高い電位（例えば、約１２００Ｖ）である。この場合、電位ＶＢ２は、１２Ｖ程度であり、コレクタ電位Ｖｃよりも低いので、ダイオード６６に逆電圧が印加される。したがって、ダイオード６６はオフしている。このため、ダイオード６６のアノード電位Ｖａは電位ＶＢ２と等しくなり、アノード電位Ｖａとして電位ＶＢ２がゲート駆動回路７２に入力される。ゲート駆動回路７２は、アノード電位Ｖａ（すなわち、電位ＶＢ２）を閾値電位Ｖｔｈと比較する。閾値電位Ｖｔｈは、電位ＶＢ２よりも低い値に設定されている。したがって、ゲート駆動回路７２は、アノード電位Ｖａが閾値電位Ｖｔｈよりも高いと判定する。この場合（すなわち、コレクタ電位Ｖｃが高い場合）、ゲート駆動回路７２は、外部信号（例えば、ＰＷＭ信号）に従ってＩＧＢＴ６０をスイッチングするように、ＩＧＢＴ６０のゲート電位を制御する。
【００２２】
ＩＧＢＴ６０がオフしており、ＩＧＢＴ６０のコレクタ電位Ｖｃがエミッタ電位Ｖｅ（すなわち、０Ｖ）よりも低い場合には、還流ダイオード６２がオンしている。この場合、ＩＧＢＴ６０のコレクタ電位Ｖｃは０Ｖよりも低いため、ダイオード６６に順電圧が印加される。このため、ダイオード６６がオンし、ダイオード６６のアノード電位Ｖａは、０Ｖと略等しい電位となる。したがって、アノード電位Ｖａとして０Ｖと略等しい電位がゲート駆動回路７２に入力される。ゲート駆動回路７２は、入力されたアノード電位Ｖａ（すなわち、０Ｖと略等しい電位）が閾値電位Ｖｔｈよりも低いと判定する。この場合（すなわち、コレクタ電位Ｖｃが低い場合）、ゲート駆動回路７２は、外部信号にかかわらず、ＩＧＢＴ６０をオフするようにＩＧＢＴ６０のゲート電圧を制御する。これによって、還流ダイオード６２と同時にＩＧＢＴ６０がオンすることが防止される。
【００２３】
図４の回路では、コレクタ電位Ｖｃの変動幅が大きいにもかかわらず、ゲート駆動回路７２に入力されるアノード電位Ｖａの変動幅が小さい。このように、ダイオード６６と抵抗Ｒ１等によって、コレクタ電位Ｖｃよりも低いアノード電位Ｖａを出力するレベルシフト回路が構成されている。このように変動幅が小さいアノード電位Ｖａがゲート駆動回路７２に入力されるので、耐圧特性がそれほど高くないゲート駆動回路７２を用いることができる。
【００２４】
また、上述した半導体装置１０では、ダイオード６６が半導体基板１２上に形成されているため、半導体装置１０と別にレベルシフト回路用のダイオードを設ける必要がない。したがって、回路基板にレベルシフト回路用のダイオードを実装する必要がなく、回路基板の小型化が可能である。
【００２５】
また、上述した半導体装置１０では、コレクタ電位を検出するための検出電極４４が半導体基板１２上に形成されており、その検出電極４４に接続されているダイオード６６も半導体基板１２上に形成されている。このため、ダイオード６６からコレクタ電極１６までの配線距離が極めて短く、したがって、高精度でコレクタ電位を検出することができる。すなわち、コレクタ電極１６からダイオード６６までの配線距離が長いと、配線の寄生容量、寄生インダクタンス及び抵抗の影響によってコレクタ電位の検出精度が低下する。これに対し、本実施例の半導体装置１０では、ダイオード６６からコレクタ電極１６までの配線距離が短いため、高精度でコレクタ電位を検出することができる。
【００２６】
また、上述した半導体装置１０では、ダイオード６６のアノード電極パッド４８が、他の電極パッド５４に隣接する位置に配置されていた。このようにアノード電極パッド４８が配置されていると、アノード電極パッド４８及び電極パッド５４にワイヤーをボンディングする際に、ワイヤーの取り回しが容易となる。
【００２７】
なお、上述した半導体装置１０は、以下の方法によって製造することができる。まず、半導体基板１２にＩＧＢＴ６０と還流ダイオード６２を形成する。次に、半導体基板１２の外周領域４０上に絶縁層４２を形成する。次に、絶縁層４２を部分的にエッチングすることによって、検出電極４４用の開口を形成する。次に、形成した開口内に検出電極４４を形成する。次に、絶縁層４２上に、ポリシリコン層を形成するか、または、エピタキシャル層を成長させることで、半導体層４６を形成する。次に、半導体層４６に選択的にｐ型及びｎ型の不純物を注入することで、カソード領域５０とアノード領域５２を形成する。次に、半導体層４６上に、アノード電極パッド４８を形成する。その後、その他の必要な構造を形成することで、半導体装置１０が完成する。なお、上記の製造方法の各工程の順序は、必要に応じて変更してもよい。
【００２８】
なお、上述した実施例の半導体装置１０は、レベルシフト回路用として、直列に接続された複数のダイオード６６を有していた。しかしながら、ダイオード６６の数は、必要な耐圧に応じて変更することが可能であり、１つであってもよい。
【実施例２】
【００２９】
次に、実施例２の半導体装置１００について説明する。実施例２の半導体装置１００は、レベルシフト回路用のダイオードの構成を除いて、実施例１の半導体装置１０と等しい。図５〜７に示すように、実施例２の半導体装置１００では、検出電極４４に対して、ディスクリート部品（はんだ付け用にパッケージングされた部品）のダイオード１１０がはんだにより接続されている。検出電極４４には、ダイオード１１０のカソード電極１１２がはんだにより接続されている。ダイオード１１０のアノード電極１１４は、絶縁層４２上に設けられた電極パッド１２０にはんだによって接続されている。電極パッド１２０は、絶縁層４２によって半導体基板１２から絶縁されている。電極パッド１２０は、絶縁層４２上に設けられた配線によって、アノード電極パッド４８に接続されている。アノード電極パッド４８は、図示しないワイヤーによって外部の配線に接続されている。図６に示すように、エミッタ電極１４は、はんだと金属ブロック等によって電極板１３０に接合されており、コレクタ電極１６は、はんだと金属ブロック等によって電極板１３２に接続されている。電極板１３０と電極板１３２の間には、樹脂層１４０が形成されている。樹脂層１４０は、半導体基板１２とダイオード１１０の全体を覆っている。
【００３０】
実施例２の半導体装置１００も、実施例１の半導体装置１０と同様に動作することができる。また、実施例２の半導体装置１００では、ダイオード１１０と半導体基板１２とを接続するはんだ接合部が、樹脂層１４０によって覆われている。これによって、はんだ接合部の信頼性の向上が図られている。
【００３１】
なお、上述した実施例１、２の半導体装置では、半導体基板にＩＧＢＴが形成されていたが、ＭＯＳＦＥＴ等のような他の絶縁ゲート型スイッチング素子が形成されていてもよい。
【００３２】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３３】
１０：半導体装置
１２：半導体基板
１２ａ：端面
１４：エミッタ電極
１６：コレクタ電極
２０：素子領域
２２：エミッタ領域
２４：ボディ領域
２６：ドリフト領域
２８：コレクタ領域
３０：ゲート絶縁膜
３２：ゲート電極
３６：アノード領域
３８：カソード領域
４０：外周領域
４２：絶縁層
４４：検出電極
４６：半導体層
４８：アノード電極パッド
５０：カソード領域
５２：アノード領域
６０：ＩＧＢＴ
６２：還流ダイオード
６６：ダイオード
【図１】
2015126084.tif 000003
【図２】
2015126084.tif 000004
【図３】
2015126084.tif 000005
【図４】
2015126084.tif 000006
【図５】
2015126084.tif 000007
【図６】
2015126084.tif 000008
【図７】
2015126084.tif 000009