(57)【要約】【課題】Ｓｉ（１１１）基板からなる第１基板から、平坦な剥離面を有する高品質の回路・素子形成領域が形成されたＳｉ薄膜等を生産性高く得る。【解決手段】半導体装置１は、回路・素子形成領域１３が形成されたＳｉ薄膜１２ａを備え、このＳｉ薄膜１２ａの下面が、エッチングストップ膜１１ａを介して、第２基板３０上、又は第２基板３０の表面に形成された接合層３１上、に直接密着されて固定されている。半導体装置１の製造方法では、第１基板上に、エッチングストップ膜１１ａを形成し、エッチングストップ膜１１ａ上に、Ｓｉ薄膜１２ａを形成する。更に、第１基板の（１１１）面に沿ってエッチングし、第１基板から、エッチングストップ膜１１ａ及びＳｉ薄膜１２ａを剥離する。その後、剥離されたエッチングストップ膜１１ａ及びＳｉ薄膜１２ａにおけるエッチングストップ膜１１ａの下面を、第２基板３０上又は接合層３１上に接合する。【選択図】図１
2015126188.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉ（１１１）基板からなる第１基板上に、エッチングストップ膜を形成する第１工程と、
前記エッチングストップ膜上に、Ｓｉ薄膜を形成する第２工程と、
前記第１基板の（１１１）面に沿ってエッチングし、前記第１基板から、前記エッチングストップ膜及び前記Ｓｉ薄膜を剥離する第３工程と、
剥離された前記エッチングストップ膜及び前記Ｓｉ薄膜における前記エッチングストップ膜の下面を、第２基板上、又は前記第２基板の表面に形成された接合層上、に直接密着させて接合する第４工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第２工程では、
前記Ｓｉ薄膜を形成した後、前記Ｓｉ薄膜に回路・素子形成領域を形成し、前記エッチングストップ膜及び前記Ｓｉ薄膜における所定領域を周囲から分離して分離島を形成し、
前記第３工程では、
前記分離島の表面と、前記分離島の側面の少なくとも一部と、を被覆膜で被覆した後、前記第１基板の（１１１）面に沿ってエッチングし、前記第１基板から、前記エッチングストップ膜及び前記Ｓｉ薄膜を有する前記分離島を剥離し、
前記第４工程では、
剥離された前記分離島における前記エッチングストップ膜の下面を、前記第２基板上又は前記接合層上に直接密着させて接合することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第３工程では、
前記第１基板の（１１１）面に沿ってエッチングし、前記第１基板及び前記エッチングストップ膜から、前記Ｓｉ薄膜を剥離し、
前記第４工程では、
剥離された前記Ｓｉ薄膜の下面を、前記第２基板上又は前記接合層上に直接密着させて接合することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記第２工程では、
前記Ｓｉ薄膜を形成した後、前記Ｓｉ薄膜に回路・素子形成領域を形成し、前記エッチングストップ膜及び前記Ｓｉ薄膜における所定領域を周囲から分離して分離島を形成し、
前記第３工程では、
前記分離島の表面と、前記分離島の側面の少なくとも一部と、を被覆膜で被覆した後、前記第１基板の（１１１）面に沿ってエッチングし、前記第１基板から、前記Ｓｉ薄膜を有する前記分離島を剥離し、
前記第４工程では、
剥離された前記分離島における前記Ｓｉ薄膜の下面を、前記第２基板上又は前記接合層上に直接密着させて接合することを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記エッチングストップ膜は、
ＳｉＯ２膜又はＳｉＮ膜を含む絶縁膜、又は前記絶縁膜以外のエッチングストップ機能を有する膜、のいずれか１つの膜であり、
前記Ｓｉ薄膜は、
Ｓｉ（１００）薄膜であることを特徴とする請求項１〜４のいずれか１項記載の半導体装置の製造方法。
【請求項６】
前記エッチングストップ膜は、
ＳｉＯ２膜又はＳｉＮ膜を含む絶縁膜、又は前記絶縁膜以外のエッチングストップ機能を有する膜、のいずれか１つの膜であり、
前記Ｓｉ薄膜は、
Ｓｉ（１１１）薄膜であることを特徴とする請求項１〜４のいずれか１項記載の半導体装置の製造方法。
【請求項７】
上面に回路・素子形成領域が形成された単結晶Ｓｉ薄膜素子を備え、
前記単結晶Ｓｉ薄膜素子の下面が、エッチングストップ膜を介して、第２基板上、又は前記第２基板の表面に形成された接合層上、に直接密着されて固定されていることを特徴とする半導体装置。
【請求項８】
前記単結晶Ｓｉ薄膜素子は、
単結晶Ｓｉ（１００）薄膜素子又は単結晶Ｓｉ（１１１）薄膜素子であり、
前記エッチングストップ膜は、
ＳｉＯ２膜又はＳｉＮ膜を含む絶縁膜、又は前記絶縁膜以外のエッチングストップ機能を有する膜、のいずれか１つの膜であることを特徴とする請求項７記載の半導体装置。
【請求項９】
請求項７又は８記載の半導体装置と、
上面に電極が形成された単結晶薄膜発光素子と、を備え、
前記単結晶薄膜発光素子の下面は、前記第２基板上又は前記接合層上に直接密着されて固定されており、
前記単結晶Ｓｉ薄膜素子と前記単結晶薄膜発光素子の前記電極と、が配線によって接続されていることを特徴とする半導体複合装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低コストで簡単な工程によって、Ｓｉ基板から平坦な剥離面を備えた高品質の回路・素子形成領域を得るための半導体装置の製造方法、半導体装置、及び半導体複合装置に関するものである。
【背景技術】
【０００２】
従来、第１単結晶Ｓｉ基板表面から深さ方向に水素イオンを注入して、所定の深さに水素イオン注入層（水素添加層）を形成し、ＳｉＯ２層を形成した第２単結晶Ｓｉ基板上に接合した後に、第１単結晶Ｓｉ基板の水素添加層より深いＳｉ基板側の部分を剥離することにより、ＳＯＩ（Si1icon  on  Insulator）基板が製造されている。
【０００３】
単結晶Ｓｉ薄膜デバイス層の転写方法について、ＳｉＯ２層での剥離方法を使った技術が、例えば、特許文献１に開示されている。この特許文献１に開示された技術は、単結晶Ｓｉ薄膜デバイスを形成したＳＯＩ基板にデバイス形成後、酸化膜をエッチングし、単結晶Ｓｉ基板を剥離する技術である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２６４７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の単結晶Ｓｉ基板の剥離方法では、ＳｉＯ２層のエッチングが非常に遅く、製造時間が長くなる課題があった。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の製造方法は、Ｓｉ（１１１）基板からなる第１基板上に、エッチングストップ膜を形成する第１工程と、前記エッチングストップ膜上に、Ｓｉ薄膜を形成する第２工程と、前記第１基板の（１１１）面に沿ってエッチングし、前記第１基板から、前記エッチングストップ膜及び前記Ｓｉ薄膜を剥離する第３工程と、剥離された前記エッチングストップ膜及び前記Ｓｉ薄膜における前記エッチングストップ膜の下面を、第２基板上、又は前記第２基板の表面に形成された接合層上、に直接密着させて接合する第４工程と、を有することを特徴とする。
【０００７】
本発明の半導体装置は、上面に回路・素子形成領域が形成された単結晶Ｓｉ薄膜素子を備え、前記単結晶Ｓｉ薄膜素子の下面が、エッチングストップ膜を介して、第２基板上、又は前記第２基板の表面に形成された接合層上、に直接密着されて固定されていることを特徴とする。
【０００８】
本発明の半導体複合装置は、前記半導体装置と、上面に電極が形成された単結晶薄膜発光素子と、を備え、前記単結晶薄膜発光素子の下面は、前記第２基板上又は前記接合層上に直接密着されて固定されており、前記単結晶Ｓｉ薄膜素子と前記単結晶薄膜発光素子の前記電極と、が配線によって接続されていることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、Ｓｉ（１１１）基板から、平坦な剥離面を有する高品質の回路・素子形成領域が形成されたＳｉ薄膜等を生産性高く得ることができる。
【図面の簡単な説明】
【００１０】
【図１】図１は本発明の実施例１における半導体装置の概略を示す斜視図である。
【図２Ａ】図２Ａは図１の半導体装置１における製造方法の一例を示す工程図である。
【図２Ｂ】図２Ｂは図１の半導体装置１における製造方法の一例を示す工程図である。
【図２Ｃ】図２Ｃは図１の半導体装置１における製造方法の一例を示す工程図である。
【図２Ｄ】図２Ｄは図１の半導体装置１における製造方法の一例を示す工程図である。
【図２Ｅ】図２Ｅは図１の半導体装置１における製造方法の一例を示す工程図である。
【図２Ｆ】図２Ｆは図１の半導体装置１における製造方法の一例を示す工程図である。
【図２Ｇ】図２Ｇは図１の半導体装置１における製造方法の一例を示す工程図である。
【図３】図３は図１の半導体装置１における製造方法の一例を示す工程図である。
【図４】図４は本発明の実施例２における半導体装置の概略を示す斜視図である。
【図５】図５は図４の半導体装置１Ａにおける製造方法の一例を示す工程図である。
【図６】図６は本発明の実施例３における半導体装置の概略を示す斜視図である。
【図７Ａ】図７Ａは図６の半導体装置１Ｂにおける製造方法の一例を示す工程図である。
【図７Ｂ】図７Ｂは図６の半導体装置１Ｂにおける製造方法の一例を示す工程図である。
【図７Ｃ】図７Ｃは図６の半導体装置１Ｂにおける製造方法の一例を示す工程図である。
【図７Ｄ】図７Ｄは図６の半導体装置１Ｂにおける製造方法の一例を示す工程図である。
【図７Ｅ】図７Ｅは図６の半導体装置１Ｂにおける製造方法の一例を示す工程図である。
【図７Ｆ】図７Ｆは図６の半導体装置１Ｂにおける製造方法の一例を示す工程図である。
【図７Ｇ】図７Ｇは図６の半導体装置１Ｂにおける製造方法の一例を示す工程図である。
【図７Ｈ】図７Ｈは図６の半導体装置１Ｂにおける製造方法の一例を示す工程図である。
【図８】図８は本発明の実施例４の半導体装置における製造方法の一例を示す工程図である。
【図９】図９は本発明の実施例５における半導体複合装置を示す模式的な断面図である。
【発明を実施するための形態】
【００１１】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００１２】
（実施例１の半導体装置の構成）
図１は、本発明の実施例１における半導体装置の概略を示す斜視図である。
【００１３】
この半導体装置１では、所定の領域（サイズ）に分離されたエッチングストップ膜（例えば、ＳｉＯ２膜）１１ａの上面に、所定のサイズに分離された単結晶Ｓｉ薄膜（例えば、単結晶Ｓｉ（１００）薄膜）１２ａが形成されている。ＳｉＯ２膜１１ａは、ＫＯＨ、ＴＭＡＨ（Tetra-Methyl-Ammonium-Hydroxide）等のエッチング液に対してエッチング耐性が高い（即ち、エッチングレートが低い）膜である。単結晶Ｓｉ（１００）薄膜１２ａの上面には、回路・素子形成領域１３が形成されている。回路・素子形成領域１３は、単結晶Ｓｉ（１００）薄膜１２ａに、集積回路、単独の素子、あるいは複合素子等の回路・素子が形成された領域である。この回路・素子形成領域１３には、素子を構成する層間絶縁膜や金属薄膜配線を有する単層又は多層配線領域等を含んでいる。
【００１４】
回路・素子形成領域１３が形成された単結晶Ｓｉ（１００）薄膜１２ａと、ＳｉＯ２膜１１ａと、によって単結晶Ｓｉ薄膜素子（例えば、単結晶Ｓｉ（１００）薄膜素子）１４が構成されている。ＳｉＯ２膜１１ａの下面は、第２基板３０の表面に形成された接合層３１上に、直接密着されて固定されている。
【００１５】
第２の基板３０は、Ｓｉ基板、ＧａＡｓ基板、ＧａＰ基板、ＩｎＰ基板等の化合物半導体基板、ＧａＮ基板、ＡｌＮ基板、Ａｌ（ｘ）Ｇａ（１−ｘ）Ｎ基板（１≧ｘ≧０）、Ｉｎ（ｘ）Ｇａ（１−ｘ）Ｎ基板（１≧ｘ≧０）、Ａｌ（ｘ）Ｉｎ（１−ｘ）Ｎ基板（１≧ｘ≧０）等の窒化物半導体基板、ガラス基板、石英基板、ＡｌＮやＰＢＮ等のセラミックス基板、サファイア基板、ＬｉＮｂ３、ＭｇＯ、ＧａＯ３等の酸化物基板、ＰＥＴやＰＥＮ等のプラスチック基板、ステンレス、ニッケル、銅、真鍮、アルミニウム等の金属基板、金属基板上にニッケルや銅をメッキしたメッキ金属基板、ダイヤモンド基板、ダイヤモンド・ライク・カーボン基板等である。
【００１６】
第２基板３０の表面に形成する接合層３１は、例えば、良好な接合状態（ばらつきが小さい接合界面の均一性、ヴォイドがない密着性、強固な接合強度等）を実現するための接合層である。接合層３１は、例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ等の絶縁膜材料層、ＩＴＯ、ＺｎＯ等の酸化物材料層、あるいは、透明導電性材料層、ポリイミド、ＢＣＢ等の有機材料層、有機導電性材料層、Ａｕ、Ｇｅ、Ｎｉ、Ｔｉ、Ｐｔ、Ｃｕ、から選択される金属層、合金層、金属複合層（金属層の積層）等である。
【００１７】
なお、第２基板３０の表面に接合層３１を形成せずに、ＳｉＯ２膜１１ａの下面を、第２基板３０の表面に、直接密着して固定しても良い。
【００１８】
（実施例１の半導体装置の製造方法）
図２Ａ〜図２Ｇ及び図３は、図１の半導体装置１における製造方法の一例を示す工程図である。
【００１９】
図１の半導体装置１は、例えば、以下の（１）〜（６）の工程により製造される。
【００２０】
（１）  図２Ａの工程
第１基板としてのＳｉ（１１１）基板１０上に、第１工程により、エッチングストップ膜としてのＳｉＯ２膜１１が形成され、更に、そのＳｉＯ２膜１１上に、第２工程により、単結晶Ｓｉ薄膜としての単結晶Ｓｉ（１００）薄膜１２が形成されたウェハを用意する。単結晶Ｓｉ（１００）薄膜１２の上面には、回路・素子形成領域１３が形成されている。
【００２１】
（２）  図２Ｂの工程
単結晶Ｓｉ（１００）薄膜１２の表面から厚み方向に、分離領域１９を有する分離溝を加工形成して、分離された単結晶Ｓｉ（１００）薄膜１２ａと、分離されたＳｉＯ２膜１１ａと、Ｓｉ（１１１）基板１０の上部の一部が分離されたＳｉ（１１１）基板１０ａと、からなる分離島２０を形成する。具体的に、この分離島２０は、例えば、以下のようにして形成される。
【００２２】
Ｓｉ（１１１）基板１０は、基板の表面の主面のミラー指数で示す結晶面の方位が（１１１）面１０ｂである。Ｓｉ（１１１）基板１０の主面の結晶方位が、厳密な（１１１）面（以下「（１１１）ジャスト面」という。）から傾斜している場合も含む。
【００２３】
図２ＡのＳｉ（１１１）基板１０、ＳｉＯ２膜１１及び単結晶Ｓｉ（１００）薄膜１２を、図２Ｂに示すように、所定のサイズにエッチング分離して分離島２０を形成する。分離島２０の形成では、少なくとも分離された単結晶Ｓｉ（１００）薄膜１２ａ、分離されたＳｉＯ２膜１１ａ、及び分離されたＳｉ（１１１）基板１０ａを含む分離島２０をエッチング形成する。分離島２０を形成するための分離領域１９のエッチングは、この分離領域１９の幅や所望の分離島２０の側面形状によって、ドライエッチング又はウェットエッチングのいずれかの方法、あるいは、その組み合わせ等、適宜選択することができる。ここで、分離島２０以外の領域は、（１１１）面１０ｂを有するＳｉ（１１１）基板１０におけるエッチング後の表面が露出している状態である。
【００２４】
（３）  図２Ｃ及び図２Ｄの工程
少なくとも分離島２０の側面の一部又は全部を被覆する被覆膜２１を形成する。図２Ｃ及び図２Ｄにおいて、被覆膜２１は、分離島２０の側面の全体が被覆され、更に、分離領域１９の底の一部領域上に形成されている。しかし、この形態は一例にすぎず、分離領域１９の側面の一部に開口部を形成しても良いし、あるいは、被覆膜２１の一部に開口部を設けても良い。更に、分離島２０の側面の一部又は全部の領域のみに被覆膜２１を形成することもできる。その他、設計に応じて適宜被覆膜２１の形態を変更することができる。
【００２５】
ここで、被覆膜２１は、絶縁膜で形成することができる。被覆膜２１は、分離島２０をＳｉ（１１１）基板１０から剥離するために、このＳｉ（１１１）基板１０をエッチングするエッチング液に対して、十分な耐性を有することが望ましい。被覆膜２１は、例えば、ＳｉＮ膜、ＳｉＯ２膜、ＳｉＯＮ膜、Ａｌ２０３膜、ＡｌＮ膜、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜から選択される１種類又は複数の材料とすることができる。これらの膜は、Ｐ−ＣＶＤ法、ＣＶＤ法、スパッタ、蒸着、イオンプレーティング法等の成膜方法を適宜選択するによって成膜することができる。更に、これらの膜はスピン・オン・ガラス（ＳＯＧ）等の塗布法や浸漬、印刷方法によって形成するものであっても良い。更に、被覆膜２１は、無機材料の他、有機材料からなる膜を含んでいても良い。被覆膜２１が有機材料膜を含む場合には、Ｓｉ（１１１）基板１０のエッチング液に対して耐性を持たせるため、その表面を前記無機絶縁膜材料で更に被覆することができる。
【００２６】
（４）  図２Ｅの工程
図２Ｅには、Ｓｉ（１１１）基板１０から剥離した状態のＳｉＯ２膜１１ａ及び単結晶Ｓｉ（１００）薄膜１２ａが模式的に示されている。
【００２７】
Ｓｉ（１１１）基板１０の上部、及び分離島２０のＳｉ（１１１）基板１０ａの一部を含む領域を、（１１１）面１０ｂに沿ってＳｉ（１１１）基板１０の横方向に選択的にエッチングする。Ｓｉ（１１１）基板１０の横方向のみならず、少なからず縦方向にもエッチングされるが、ＳｉＯ２膜１１ａ中でエッチングが止まることが要件である。なお、Ｓｉ（１１１）基板１０をエッチング液に浸漬する工程に先立つて、分離島２０の第１支持体、及び、各分離島２０を連結する第２支持体等を設けることもできる。
【００２８】
ここで、（１１１）面１０ｂに沿ってＳｉ（１１１）基板１０の横方向に選択的にエッチングされるとは、使用するエッチング液による（１１１）面１０ｂに沿った横方向のＳｉ（１１１）基板１０のエッチング速度に対して、（１１１）面１０ｂの垂直方向のＳｉ（１１１）基板１０のエッチング速度が遅いことを意味する。厳密には、（１１１）面１０ｂに沿ったエッチングの進行（横方向のエッチングの進行）と共に、横方向のエッチング速度は遅いものの、（１１１）面１０ｂに対して垂直方向のエッチング（縦方向のエッチング）も進むので、分離島２０におけるＳｉ（１１１）基板１０ａの一部（一部の薄い層）又は全部がエッチングされる。
【００２９】
本実施例１では、Ｓｉの異方性エッチング液として、ＫＯＨやＴＭＡＨから選択される薬剤を含むエッチング液が好適である。又、Ｓｉの異方性エッチング液として、ＥＤＰ（エチレンジアミンピロテコール）を使うこともできる。
【００３０】
このように、Ｓｉ（１１１）基板１０の（１１１）面１０ｂに沿った異方性エッチングにより、被覆膜２１で被覆された分離島２０の一部である単結晶Ｓｉ（１００）薄膜１２ａ及びＳｉＯ２膜１１ａを、Ｓｉ（１１１）基板１０から剥離する。
【００３１】
Ｓｉ（１１１）基板１０をＫＯＨ等のエッチング液でエッチングした場合、異方性とは言っても、横方向の割合４０に対して、縦方向の割合１程度は、エッチングが入るので、分離島２０が大きくなると、異方性エッチング時間が長くなり、凹凸が激しくなる。しかし、本実施例１では、ＳｉＯ２膜１０ａを設けているので、エッチングの遅いＳｉ（１１１）面垂直方向に対してさえも、エッチングの割合が１／４０程度と急激に遅くなる。
【００３２】
（５）  図２Ｆ及び図２Ｇの工程
図２Ｆの第３工程に示すように、Ｓｉ（１１１）基板１０ａを、ＫＯＨ等のエッチング液で除去した後、被覆膜２１で被覆されたＳｉＯ２膜１１ａ及び単結晶Ｓｉ（１００）薄膜１２ａを、Ｓｉ（１１１）基板１０から分離（リリース）する。この際、下面が非常に平坦（スムース）なＳｉＯ２膜１１ａを付着したまま、単結晶Ｓｉ（１００）薄膜１２ａが、Ｓｉ（１１１）基板１０から分離される。
【００３３】
図２Ｇの第４工程に示すように、被覆膜２１で被覆されたＳｉＯ２膜１１ａ及び単結晶Ｓｉ（１１１）薄膜１２ａを、第２基板３０の接合層３１上に、直接密着させて接合する。その後、被覆膜２１の除去等を行えば、図１の半導体装置１が得られる。
【００３４】
（６）  図３の工程
単結晶Ｓｉ（１００）薄膜１２ａの回路・素子形成領域１３への電極３２の形成、この電極３２に接続された金属配線パターン等の配線３３の形成、及び接合層３１上への配線３３に接続された接続パッド３４の形成等といった素子動作・素子機能に必要な加工を行えば、半導体装置１の製造が終了する。
【００３５】
（実施例１の効果）
本実施例１によれば、次の（ａ）〜（ｃ）のような効果がある。
【００３６】
（ａ）  Ｓｉ（１１１）基板１０から平坦な剥離面を備えた高品質の回路・素子領域を得るための半導体装置１、及び、この半導体装置１を有する半導体複合装置をすばやくエッチングすることができる。
【００３７】
（ｂ）  保持基板はＳｉ（１１１）基板１０なので、ＫＯＨ、ＴＭＡＨ等の異方性エッチング液でエッチングが選択的に横方向にされる。Ｓｉ（１１１）基板１０をエッチング時、横へのエッチングが速いが、少なからず縦にも入る。実験では、ＫＯＨのエッチング液でのエッチングの場合、横方向の割合４０に対して割合がおよそ１のエッチングが入る。ＴＭＡＨのエッチング液では、およそ横方向の割合２０に対して縦方向の割合がおよそ１と更に悪い。この比率は濃度や温度で変わるので、参考として示している。
【００３８】
しかし、本実施例１の場合、単結晶Ｓｉ（１００）薄膜１２ａの下には、Ｓｉ薄膜でもエッチングが遅いＳｉ（１１１）基板１０に対しても更にエッチング速度が低いＳｉＯ２膜１１ａが有るため、単結晶Ｓｉ（１００）薄膜１２ａの下面は保護される。
【００３９】
（ｃ）  本実施例１では、ＳｉＯ２膜１１ａを残したまま、接合層３１への接合を行う。例えば、ＳｉＯ２膜１１ａの除去を行うと、回路・素子形成領域１３の裏面にダメージが入り、凹凸が大きく接合し難くなる（特に、濃度の高いＨＦ溶液でエッチングする時）。しかし、ＳｉＯ２膜１１ａは、ＫＯＨのエッチング液での自立エッチング後でも、平坦性Ｒａで０．０６ｎｍと非常に滑らかであり、ＳｉＯ２膜１１ａを残したまま接合層３１へ接合することで、接合性を高めることができる。しかも、ＳｉＯ２膜１１ａを除去しないので、回路・素子形成領域１３にダメージも与えないし、ＳｉＯ２膜１１ａの除去工程削除による生産性の向上の効果もある。
【００４０】
（実施例１の変形例）
図２Ａでは、Ｓｉ（１１１）基板１０と単結晶Ｓｉ（１００）薄膜１２との間に、ＳｉＯ２膜１１を用いたが、これに代えて、ＳｉＮ膜等の他の絶縁膜を用いたり、あるいは、ＳｉＯ２膜及びＳｉＮ膜を含む絶縁膜以外のエッチングストップ機能を有する他の膜を用いても良い。例えば、ＳｉＮ膜を用いた場合、ＳｉＮ膜は、ＳｉＯ２膜１１よりもＫＯＨ、ＴＭＡＨのエッチング液に対する耐性が弱いが、エッチング条件を変えることで、使用することが可能である。
【実施例２】
【００４１】
（実施例２の半導体装置の構成）
図４は、本発明の実施例２における半導体装置の概略を示す斜視図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。
【００４２】
本実施例２の半導体装置１Ａでは、実施例１の半導体装置１における単結晶Ｓｉ薄膜としての単結晶Ｓｉ（１００）薄膜１２ａに代えて、単結晶Ｓｉ（１１１）薄膜１２ｂが設けられている。単結晶Ｓｉ（１１１）薄膜１２ｂは、実施例１と同様のＳｉＯ２膜１１ａ上に形成され、この単結晶Ｓｉ（１１１）薄膜１２ｂの上面に、実施例１と同様の回路・素子形成領域１３が形成されている。ＳｉＯ２膜１１ａと単結晶Ｓｉ（１１１）薄膜１２ｂとにより、単結晶Ｓｉ（１１１）薄膜素子１４Ａが構成されている。その他の構成は、実施例１と同様である。
【００４３】
（実施例２の半導体装置の製造方法）
図５は、図４の半導体装置１Ａにおける製造方法の一例を示す工程図であり、実施例１の工程を示す図２Ａ中の要素と共通の要素には共通の符号が付されている。
【００４４】
図４の半導体装置１Ａの製造方法を示す図５の工程では、実施例１と同様に、第１基板としてのＳｉ（１１１）基板１０上に、第１工程により、エッチングストップ膜としてのＳｉＯ２膜１１が形成される。更に、そのＳｉＯ２膜１１上に、実施例１とは異なる第２工程により、単結晶Ｓｉ薄膜としての単結晶Ｓｉ（１１１）薄膜１２Ａが形成されたウェハを用意する。単結晶Ｓｉ（１１１）薄膜１２Ａの上面には、実施例１と同様に、回路・素子形成領域１３が形成されている。
【００４５】
図５のウェハを用いて、実施例１の図２Ｂの工程と同様に、単結晶Ｓｉ（１１１）薄膜１２Ａの表面から厚み方向に、分離溝を加工形成して、図４に示すように、分離された単結晶Ｓｉ（１１１）薄膜１２ｂと、分離されたＳｉＯ２膜１１ａと、Ｓｉ（１１１）基板１０の上部の一部が分離された図示しないＳｉ（１１１）基板と、からなる分離島を形成する。
【００４６】
その後、実施例１の図２Ｃ〜図２Ｇ及び図３の工程とほぼ同様の工程により、半導体装置１Ａが製造される。
【００４７】
（実施例２の効果）
本実施例２では、実施例１の単結晶Ｓｉ（１００）薄膜１２に代えて、単結晶Ｓｉ（１１１）薄膜１２Ａを用いている。実施例１のように単結晶Ｓｉ（１００）薄膜１２を用いると、ＫＯＨ等の異方性エッチング液での自立エッチング時に、ＳｉＯ２膜１１まで完全にエッチングされた場合、回路・素子形成領域１３が形成された単結晶Ｓｉ（１００）薄膜１２が、下面からエッチングされてしまう。これを防止するために、本実施例２では、単結晶Ｓｉ（１１１）薄膜１２Ａを使用することで、ＳｉＯ２膜１１がエッチングされても、実施例１の単結晶Ｓｉ（１００）薄膜１２に比べて、エッチングされ難くできる（エッチング速度はおおよそ実施例１の１／４０倍）。
【００４８】
（実施例２の変形例）
図５では、Ｓｉ（１１１）基板１０と単結晶Ｓｉ（１１１）薄膜１２Ａとの間に、ＳｉＯ２膜１１を用いたが、これに代えて、ＳｉＮ膜等の他の絶縁膜を用いたり、あるいは、ＳｉＯ２膜及びＳｉＮ膜を含む絶縁膜以外のエッチングストップ機能を有する他の膜を用いても良い。例えば、ＳｉＮ膜を用いた場合、ＳｉＮ膜は、ＳｉＯ２膜１１よりもＫＯＨ、ＴＭＡＨ等のエッチング液に対するエッチング耐性が低いが、使用可能である。
【実施例３】
【００４９】
（実施例３の半導体装置の構成）
図６は、本発明の実施例３における半導体装置の概略を示す斜視図であり、実施例１を示す図１及び実施例２を示す図４中の要素と共通の要素には共通の符号が付されている。
【００５０】
本実施例３の半導体装置１Ｂは、所定のサイズに分離された単結晶Ｓｉ薄膜（例えば、単結晶Ｓｉ（１１１）薄膜）１２ｂからなる単結晶Ｓｉ薄膜素子（例えば、単結晶Ｓｉ（１１１）薄膜素子）１４Ｂを有している。単結晶Ｓｉ（１１１）薄膜１２ｂの下面は、第２基板３０の表面に形成された接合層３１上に、直接密着されて固定されている。なお、第２基板３０の表面に接合層３１を形成せずに、単結晶Ｓｉ（１１１）薄膜１２ｂの下面を、第２基板３０の表面に、直接密着して固定しても良い。
【００５１】
（実施例３の半導体装置の製造方法）
図７Ａ〜図７Ｈは、図６の半導体装置１Ｂにおける製造方法の一例を示す工程図である。
【００５２】
図６の半導体装置１Ｂは、例えば、以下の（１）〜（５）の工程により製造される。
【００５３】
（１）  図７Ａの工程
第１基板としてのＳｉ（１１１）基板１０上に、第１工程により、エッチングストップ膜としてのＳｉＮ膜１１Ｂが形成され、更に、そのＳｉＮ膜１１Ｂ上に、第２工程により、単結晶Ｓｉ薄膜としての単結晶Ｓｉ（１１１）薄膜１２Ａが形成されたウェハを用意する。単結晶Ｓｉ（１１１）薄膜１２Ａの上面には、回路・素子形成領域１３が形成されている。ＳｉＮ膜１１Ｂは、ＫＯＨ、ＴＡＭＨ等のエッチング液に対してエッチング耐性の高い（即ち、エッチングレートが低い）絶縁膜である。但し、ＳｉＮ膜１１Ｂは、実施例１、２のＳｉＯ２膜１１に比べて、ＫＯＨ、ＴＡＭＨ等のエッチング液に対するエッチング耐性が低い。
【００５４】
（２）  図７Ｂの工程
実施例１の図２Ｂとほぼ同様に、単結晶Ｓｉ（１１１）薄膜１２Ａの表面から厚み方向に、分離領域１９を有する分離溝を加工形成して、分離された単結晶Ｓｉ（１１１）薄膜１２ｂと、分離されたＳｉＮ膜１１ｂと、Ｓｉ（１１１）基板１０の上部の一部が分離されたＳｉ（１１１）基板１０ａと、からなる分離島２０Ｂを形成する。具体的に、この分離島２０Ｂは、例えば、以下のようにして形成される。
【００５５】
図７ＡのＳｉ（１１１）基板１０、ＳｉＮ膜１１Ｂ及び単結晶Ｓｉ（１１１）薄膜１２Ａを、図７Ｂに示すように、所定のサイズにエッチング分離して分離島２０Ｂを形成する。分離島２０Ｂの形成では、少なくとも分離された単結晶Ｓｉ（１１１）薄膜１２ｂ、分離されたＳｉＮ膜１１ｂ、及び分離されたＳｉ（１１１）基板１０ａを含む分離島２０Ｂをエッチング形成する。分離島２０Ｂを形成するための分離領域１９のエッチングは、この分離領域１９の幅や所望の分離島２０Ｂの側面形状によって、ドライエッチング又はウェットエッチングのいずれかの方法、あるいは、その組み合わせ等、適宜選択することができる。ここで、分離島２０Ｂ以外の領域は、（１１１）面１０ｂを有するＳｉ（１１１）基板１０におけるエッチング後の表面が露出している状態である。
【００５６】
（３）  図７Ｃ及び図７Ｄの工程
実施例１の図２Ｃ及び図２Ｄと同様に、少なくとも分離島２０Ｂの側面の一部又は全部を被覆する被覆膜２１を形成する。図７Ｃ及び図７Ｄにおいて、被覆膜２１は、分離島２０Ｂの側面の全体が被覆され、更に、分離領域１９の底の一部領域上に形成されている。しかし、この形態は一例にすぎず、分離領域１９の側面の一部に開口部を形成しても良いし、あるいは、被覆膜２１の一部に開口部を設けても良い。更に、分離島２０Ｂの側面の一部又は全部の領域のみに被覆膜２１を形成することもできる。
【００５７】
被覆膜２１は、分離島２０ＢをＳｉ（１１１）基板１０から剥離するために、このＳｉ（１１１）基板１０をエッチングするエッチング液に対して、十分な耐性を有することが望ましい。被覆膜２１は、実施例１と同様に、絶縁膜等で形成することができる。
【００５８】
（４）  図７Ｅ及び図７Ｆの工程
図７Ｅには、Ｓｉ（１１１）基板１０から剥離した状態のＳｉＮ膜１１ｂ及び単結晶Ｓｉ（１１１）薄膜１２ｂが模式的に示されている。更に、図７Ｆには、ＳｉＮ膜１１ｂを剥離した状態の単結晶Ｓｉ（１１１）薄膜１２ｂが模式的に示されている。
【００５９】
図７Ｅに示すように、（１１１）面１０ｂに沿った異方性エッチングにより、被覆膜２１で被覆された分離島２０Ｂの一部である、分離された単結晶Ｓｉ（１１１）薄膜１２ｂと、分離されたＳｉＮ膜１１ｂとを、Ｓｉ（１１１）基板１０から剥離する。
【００６０】
即ち、Ｓｉ（１１１）基板１０の上部、及び分離島２０ＢにおけるＳｉ（１１１）基板１０ａの一部を含む領域を、（１１１）面１０ｂに沿ってＳｉ（１１１）基板１０の横方向に選択的にエッチングする。Ｓｉ（１１１）基板１０の横方向のみならず、少なからず縦方向にもエッチングされるが、ＳｉＮ膜１１ｂ中でエッチングが止まることが要件である。なお、Ｓｉ（１１１）基板１０をエッチング液に浸漬する工程に先立って、分離島２０Ｂの第１支持体、及び、各分離島２０Ｂを連結する第２支持体等を設けることもできる。
【００６１】
本実施例３では、実施例１と同様に、Ｓｉの異方性エッチング液として、ＫＯＨやＴＭＡＨから選択される薬剤を含むエッチング液が好適である。又、Ｓｉの異方性エッチング液として、ＥＤＰを使うこともできる。
【００６２】
Ｓｉ（１１１）基板１０をＫＯＨ等のエッチング液でエッチングした場合、異方性とは言っても、横方向の割合４０に対して、縦方向の割合１程度は、エッチングが入るので、分離島２０Ｂが大きくなると、異方性エッチング時間が長くなり、凹凸が激しくなる。しかし、本実施例３では、ＳｉＮ膜１１ｂを設けているので、エッチングの遅いＳｉ（１１１）面垂直方向に対してさえも、エッチングの割合が１／５０程度と急激に遅くなる。
【００６３】
次に、図７Ｆに示すように、希フッ酸を用いたエッチングで、ＳｉＮ膜１１ｂを除去する。
【００６４】
（５）  図７Ｇ及び図７Ｈの工程
図７Ｇの第３工程に示すように、被覆膜２１で被覆された単結晶Ｓｉ（１１１）薄膜１２ｂを、Ｓｉ（１１１）基板１０から分離（リリース）する。
【００６５】
図７Ｈの第４工程に示すように、被覆膜２１で被覆された単結晶Ｓｉ（１１１）薄膜１２ｂを、第２基板３０の接合層３１上に、直接密着させて接合する。そして、被覆膜２１の除去等を行えば、図６の半導体装置１Ｂが得られる。
【００６６】
その後、実施例１の図３に示すように、単結晶Ｓｉ（１１１）薄膜１２ｂの回路・素子形成領域１３への電極３２の形成、この電極３２に接続された配線３３の形成、及び接合層３１上への配線３３に接続された接続パッド３４の形成等といった素子動作・素子機能に必要な加工を行えば、半導体装置１Ｂの製造が終了する。
【００６７】
（実施例３の効果）
本実施例３によれば、次の（ａ）、（ｂ）のような効果がある。
【００６８】
（ａ）  Ｓｉ（１１１）基板１０から平坦な剥離面を備えた高品質の回路・素子領域を得るための半導体装置１Ｂ、及び、この半導体装置１Ｂを有する半導体複合装置をすばやくエッチングすることができる。
【００６９】
（ｂ）  実施例１と同様に、保持基板はＳｉ（１１１）基板１０なので、ＫＯＨ、ＴＭＡＨ等の異方性エッチング液でエッチングが選択的に横方向にされる。Ｓｉ（１１１）基板１０のエッチング時、横へのエッチングが速いが、少なからず縦にも入る。実験では、ＫＯＨのエッチング液でのエッチングの場合、横方向の割合４０に対して割合がおよそ１のエッチングが入る。ＴＭＡＨのエッチング液では、およそ横方向の割合２０に対して縦方向の割合がおよそ１と更に悪い。
【００７０】
しかし、本実施例３の場合、単結晶Ｓｉ（１１１）薄膜１２ｂの下には、Ｓｉ薄膜でも縦方向エッチングが遅いＳｉ（１１１）基板１０に対しても更にエッチング速度が低いＳｉＮ膜１１ｂが有るため、単結晶Ｓｉ（１１１）薄膜１２ｂの下面は保護される。ＳｉＮ膜１１ｂのエッチング速度は、成膜条件にもよるが、エッチング速度が速い（エッチング耐性が低い）プラズマＳｉＮでも、Ｓｉ（１１１）基板１０における（１１１）面１０ｂの１／５０程度となる。更に、プラズマＳｉＮに高温処理をしたり、成膜温度を高くしたり、あるいは、プラズマを使わないＬＰ−ＣＶＤを使用することで、エッチング速度を更に遅くできる。
【００７１】
その後、ＨＦ、ＳｉＮ／Ｓｉのエッチングレート選択比の高いＳｉＮエッチングすることで、単結晶Ｓｉ（１１１）薄膜１２ｂの下面の凹凸を少なくできる。単結晶Ｓｉ（１１１）薄膜１２ｂの下面の凹凸を少なくできると、接着剤を用いなくても接合がし易くなる。
【００７２】
なお、ＳｉＮ膜１１ｂに関しては、エッチングしないで接合することも可能である。接着剤を使わない接合の場合、凹凸を少なくする必要がある。
【００７３】
（実施例３の変形例）
図７Ａでは、Ｓｉ（１１１）基板１０と単結晶Ｓｉ（１１１）薄膜１２Ａとの間に、ＳｉＮ膜１１Ｂを用いたが、これに代えて、他の絶縁膜や、エッチングストップ機能を有するその他の膜を用いても良い。
【実施例４】
【００７４】
（実施例４の半導体装置の構成）
図８は、本発明の実施例４の半導体装置における製造方法の一例を示す工程図であり、実施例３の工程を示す図７Ａ中の要素と共通の要素には共通に符号が付されている。
【００７５】
本実施例４の半導体装置の製造に使用するウェハでは、実施例３の図７Ａに示すウェハの単結晶Ｓｉ（１１１）薄膜１２Ａに代えて、単結晶Ｓｉ（１００）薄膜１２が形成されている。
【００７６】
即ち、本実施例４のウェハでは、第１基板としてのＳｉ（１１１）基板１０上に、第１工程により、エッチングストップ膜としてのＳｉＮ膜１１Ｂが形成され、更に、そのＳｉＮ膜１１Ｂ上に、第２工程により、単結晶Ｓｉ薄膜としての単結晶Ｓｉ（１００）薄膜１２が形成されている。単結晶Ｓｉ（１００）薄膜１２には、（１００）ジャスト面から傾斜している場合も含む。単結晶Ｓｉ（１００）薄膜１２の上面には、回路・素子形成領域１３が形成されている。その他の構成は、実施例３と同様である。
【００７７】
本実施例４のウェハは、単結晶Ｓｉではなく、Ｓｉ  ｏｎ  ＳｉＮウェハなので、第１基板としてのＳｉ（１１１）基板１０と、単結晶Ｓｉ（１００）薄膜１２と、の面方位を異なる構造にできる。
【００７８】
（実施例４の半導体装置の製造方法）
実施例３の単結晶Ｓｉ（１１１）薄膜１２Ａに代えて、単結晶Ｓｉ（１００）薄膜１２が形成されたウェハを用い、実施例３とほぼ同様の製造方法にて半導体装置を製造できる。
【００７９】
（実施例４の効果）
本実施例４では、実施例３の単結晶Ｓｉ（１１１）薄膜１２Ａに代えて、単結晶Ｓｉ（１００）薄膜１２が形成されたウェハを使用している。例えば、ＭＯＳ形半導体集積回路（ＭＯＳ−ＩＣ）では、通常、Ｓｉ（１００）基板を使用している。そのため、単結晶Ｓｉ（１００）薄膜１２上に回路・素子形成領域１３を形成すれば、製造工程（製造レシピ）の共通化も行い易い。更に、回路・素子形成領域１３をＳｉ（１１１）薄膜１２Ａ上に形成することにより、界面順位が１桁小さいので、電子の移動度が高く、閾値ばらつきも少なくできる。
【実施例５】
【００８０】
図９は、本発明の実施例５における半導体複合装置を示す模式的な断面図である。
この半導体複合装置４０は、表面に接合層３１が形成された第２基板３０を備えている。接合層３１上には、実施例１〜４のいずれか１つの半導体装置（例えば、図３の半導体装置）１の下面が、直接密着されて固定されている。更に、半導体装置１の近傍には、単結晶薄膜発光素子５０の下面が、接合層３１上に直接密着されて固定されている。半導体装置１に形成された単結晶Ｓｉ（１００）薄膜素子１４の上面の電極３２と、単結晶薄膜発光素子５０の上面に形成された電極５１と、は金属配線パターン等の配線３３によって電気的に接続されている。
【００８１】
このような構成の半導体複合装置４０では、例えば、単結晶Ｓｉ（１００）薄膜素子１４から出力される駆動信号により、単結晶薄膜発光素子５０から光線が出射される。この光線を用いて、例えば、プリンタ内の感光ドラムを露光し、用紙等の記録媒体に印刷することが可能である。
【００８２】
図９の半導体複合装置４０は、例えば、半導体装置１及び単結晶薄膜発光素子５０を複数個、アレイ状に配設する等、種々の構成に変形できる。このような半導体複合装置４０は、プリンタ、複写機、ファクシミリ装置、これらの複合機（ＭＦＰ）等の種々の装置に適用できる。
【符号の説明】
【００８３】
１，１Ａ，１Ｂ      半導体装置
１０      Ｓｉ（１１１）基板（第１基板）
１０ａ      Ｓｉ（１１１）基板
１０ｂ      （１１１）面
１１，１１ａ      ＳｉＯ２膜
１１Ｂ，１１ｂ      ＳｉＮ膜
１２，１２ａ      単結晶Ｓｉ（１００）薄膜
１２Ａ，１２ｂ      単結晶Ｓｉ（１１１）薄膜
１３      回路・素子形成領域
１４      単結晶Ｓｉ（１００）薄膜素子
１４Ａ，１４Ｂ      単結晶Ｓｉ（１１１）薄膜素子
１９      分離領域
２０，２０Ｂ      分離島
２１      被覆膜
３０      第２基板
３１      接合層
３２，５１      電極
３３      配線
３４      接続パッド
【図１】
2015126188.tif 000003
【図２Ａ】
2015126188.tif 000004
【図２Ｂ】
2015126188.tif 000005
【図２Ｃ】
2015126188.tif 000006
【図２Ｄ】
2015126188.tif 000007
【図２Ｅ】
2015126188.tif 000008
【図２Ｆ】
2015126188.tif 000009
【図２Ｇ】
2015126188.tif 000010
【図３】
2015126188.tif 000011
【図４】
2015126188.tif 000012
【図５】
2015126188.tif 000013
【図６】
2015126188.tif 000014
【図７Ａ】
2015126188.tif 000015
【図７Ｂ】
2015126188.tif 000016
【図７Ｃ】
2015126188.tif 000017
【図７Ｄ】
2015126188.tif 000018
【図７Ｇ】
2015126188.tif 000019
【図７Ｈ】
2015126188.tif 000020
【図８】
2015126188.tif 000021
【図９】
2015126188.tif 000022
【図７Ｅ】
2015126188.tif 000023
【図７Ｆ】
2015126188.tif 000024