(57)【要約】【課題】入力電圧や出力電圧の条件に関わらず、インダクタに逆電流が生じることを防止することができ、軽負荷時の効率を向上させることのできるスイッチングレギュレータを提供すること。【解決手段】入力端子ＩＮに入力された入力電圧ＶINを、対を為す第１スイッチング素子（Ｍ１）および第２スイッチング素子（Ｍ２）を用いてスイッチングすることにより所定の定電圧に変換して、出力端子ＯＵＴから出力電圧ＶOUTとして出力するスイッチングレギュレータ１０である。第１スイッチング素子における動作状態を監視する動作監視機構（１９）を備え、動作監視機構による監視結果に基づいて第２スイッチング素子におけるスイッチング動作を変更する。【選択図】図１
2015046973.tif 000002
【特許請求の範囲】
【請求項１】
入力された電圧を、対を為す第１スイッチング素子および第２スイッチング素子をスイッチングすることにより所定の定電圧に変換して、出力するスイッチングレギュレータであって、
前記第１スイッチング素子における動作状態を監視する動作監視機構を備え、
前記動作監視機構による監視結果に基づいて前記第２スイッチング素子におけるスイッチング動作を変更することを特徴とするスイッチングレギュレータ。
【請求項２】
前記動作監視機構は、前記第１スイッチング素子がオン状態とされている時間が、予め設定された判定時間に達したか否かを判定するオン時間判定回路であることを特徴とする請求項１に記載のスイッチングレギュレータ。
【請求項３】
請求項１に記載のスイッチングレギュレータであって、
さらに、インダクタとコンデンサとを含み出力する電圧を平滑化する平滑回路を備え、
前記動作監視機構は、前記インダクタに流れる電流値が、予め設定されたインダクタ電流判定値に達したか否かを判定するインダクタ電流判定回路であることを特徴とするスイッチングレギュレータ。
【請求項４】
前記オン時間判定回路により前記第１スイッチング素子がオン状態とされている時間が前記判定時間に達したものと判定されると、前記第１スイッチング素子をオフ状態とした際に前記第２スイッチング素子をオン状態としないことを特徴とする請求項２に記載のスイッチングレギュレータ。
【請求項５】
前記インダクタ電流判定回路により前記インダクタに流れる電流値が前記インダクタ電流判定値に達していないものと判定されると、前記第１スイッチング素子をオフ状態とした際に前記第２スイッチング素子をオン状態としないことを特徴とする請求項３に記載のスイッチングレギュレータ。
【請求項６】
請求項２に記載のスイッチングレギュレータであって、
さらに、前記第２スイッチング素子をオフ状態とするタイミングを決定する少なくとも２つのオフ時間設定機構を備え、
前記オン時間判定回路による前記第１スイッチング素子がオン状態とされている時間が前記判定時間に達したか否かの判定に基づいて前記各オフ時間設定機構のうちのいずれか１つを選択し、選択した前記オフ時間設定機構に従って前記第２スイッチング素子をオフ状態とすることを特徴とするスイッチングレギュレータ。
【請求項７】
請求項３に記載のスイッチングレギュレータであって、
さらに、前記第２スイッチング素子をオフ状態とするタイミングを決定する少なくとも２つのオフ時間設定機構を備え、
前記インダクタ電流判定回路による前記インダクタに流れる電流値が前記インダクタ電流判定値に達しているか否かの判定に基づいて前記各オフ時間設定機構のうちのいずれか１つを選択し、選択した前記オフ時間設定機構に従って前記第２スイッチング素子をオフ状態とすることを特徴とするスイッチングレギュレータ。
【請求項８】
前記各オフ時間設定機構のうちの１つは、前記第２スイッチング素子がオン状態とされている時間が予め設定されたオン設定時間に達したことを検出するオン時間設定回路であることを特徴とする請求項６または請求項７に記載のスイッチングレギュレータ。
【請求項９】
前記オン設定時間は、入力された電圧もしくは出力する電圧に応じて変化することを特徴とする請求項８に記載のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、軽負荷時の効率を高めることのできるスイッチングレギュレータに関する。
【背景技術】
【０００２】
近年、環境問題に対する配慮から、電子機器の省電力化が求められており、特に電池駆動による電子機器においてその傾向が顕著である。一般に省電力化を図るには、電子機器で消費する電力を削減することと、電源回路自体の効率を向上して無駄な電力消費を抑えることと、が重要となる。その後者を実現するために小型の電子機器に用いられる高効率の電源回路方式が考えられており、そのような電源回路方式としてインダクタを用いた非絶縁型のスイッチングレギュレータが広く用いられている。
【０００３】
そのスイッチングレギュレータの制御方式には、大きく２つの方式が知られている。その１つは、負荷や入力電圧の変化に応じて一定周波数の出力信号（パルス波）におけるデューティ比を変化させることにより、出力電圧を一定に制御するＰＷＭ(Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ)モードである。もう１つは、パルス幅を一定としつつ、負荷や入力電圧の変化に応じて出力信号（パルス波）における周波数（周期）を変化させることにより、出力電圧を一定に制御するＶＦＭ(Ｖａｒｉａｂｌｅ  Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ)モードである。この後者のＶＦＭモードは、ＰＦＭ(Ｐｕｌｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ)モードと表記される場合もある。
【０００４】
スイッチングレギュレータでは、電力消費量が主にスイッチング周波数、すなわちスイッチングトランジスタのオン／オフ制御の回数に比例して増加する。このため、スイッチングレギュレータでは、軽負荷状態においてＰＷＭモードとすると、一定周期で行うスイッチングトランジスタのオン／オフ制御による損失の効率の悪化に対する影響が大きくなってしまうので、軽負荷状態における効率の悪化を招いてしまう。これに対して、スイッチングレギュレータでは、ＶＦＭモードとすると、負荷に応じて周波数が変動するため、軽負荷状態におけるスイッチング周波数を低下することができ、ＰＷＭモードよりも高い効率を得ることができる。このことから、スイッチングレギュレータでは、高負荷状態では他の利点を考慮してＰＷＭモードとするとともに、軽負荷状態においてＶＦＭモードとすることが考えられている。
【０００５】
そのスイッチングレギュレータでは、インダクタに逆電流が生じてしまうと、スイッチング周波数を狙ったようには低下させることができなくなってしまう。このことから、スイッチングレギュレータでは、ＶＦＭモードとするために、インダクタの逆電流を防止すべくスイッチング素子の接続を遮断することが考えられている（例えば、特許文献１参照）。この従来のスイッチングレギュレータでは、逆電流が発生する兆候を検出することにより、第２スイッチング素子と接地端子との接続を遮断するので、第２スイッチング素子を経てインダクタに逆電流が流れることを防止することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記した従来のスイッチングレギュレータでは、入力電圧や出力電圧の条件によってはインダクタに逆電流が生じてしまう虞がある。このため、この従来のスイッチングレギュレータでは、スイッチング周波数を狙ったようには低下させることができなくなって、最悪の場合にはＶＦＭモードで動作することができなくなってしまう虞があり、軽負荷時の効率が悪化してしまうという課題がある。
【０００７】
本発明は、上記の事情に鑑みて為されたもので、入力電圧や出力電圧の条件に関わらず、インダクタに逆電流が生じることを防止することができ、軽負荷時の効率を向上させることのできるスイッチングレギュレータを提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１に記載のスイッチングレギュレータは、入力された電圧を、対を為す第１スイッチング素子および第２スイッチング素子をスイッチングすることにより所定の定電圧に変換して、出力するスイッチングレギュレータであって、前記第１スイッチング素子における動作状態を監視する動作監視機構を備え、前記動作監視機構による監視結果に基づいて前記第２スイッチング素子におけるスイッチング動作を変更することを特徴とする。
【発明の効果】
【０００９】
本発明に係るスイッチングレギュレータでは、入力電圧や出力電圧の条件に関わらず、インダクタに逆電流が生じることを防止することができ、軽負荷時の効率を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】実施例１のスイッチングレギュレータ１０の構成を説明するための説明図である。
【図２】入力電圧ＶINと出力電圧ＶOUTとの差があまり小さくない場面におけるスイッチングレギュレータ１０での各信号の変化（波形）を示すタイミングチャートである。
【図３】入力電圧ＶINと出力電圧ＶOUTとの差が小さい場面におけるスイッチングレギュレータ１０での各信号の変化（波形）を示すタイミングチャートである。
【図４】比較例としてのスイッチングレギュレータ１の構成を説明するための図１と同様の説明図である。
【図５】入力電圧ＶINと出力電圧ＶOUTとの差があまり小さくない場面におけるスイッチングレギュレータ１での各信号の変化（波形）を示すタイミングチャートである。
【図６】入力電圧ＶINと出力電圧ＶOUTとの差が小さい場面におけるスイッチングレギュレータ１での各信号の変化（波形）を示すタイミングチャートである。
【図７】実施例２のスイッチングレギュレータ１０２の構成を説明するための図１と同様の説明図である。
【図８】入力電圧ＶINと出力電圧ＶOUTとの差があまり小さくない場面におけるスイッチングレギュレータ１０２での各信号の変化（波形）を示す図２と同様のタイミングチャートである。
【図９】入力電圧ＶINと出力電圧ＶOUTとの差が小さい場面におけるスイッチングレギュレータ１０２での各信号の変化（波形）を示す図３と同様のタイミングチャートである。
【図１０】実施例３のスイッチングレギュレータ１０３の構成を説明するための図１と同様の説明図である。
【図１１】入力電圧ＶINと出力電圧ＶOUTとの差があまり小さくない場面におけるスイッチングレギュレータ１０３での各信号の変化（波形）を示す図２と同様のタイミングチャートである。
【図１２】入力電圧ＶINと出力電圧ＶOUTとの差が小さい場面におけるスイッチングレギュレータ１０３での各信号の変化（波形）を示す図３と同様のタイミングチャートである。
【図１３】実施例４のスイッチングレギュレータ１０４の構成を説明するための図１と同様の説明図である。
【図１４】入力電圧ＶINと出力電圧ＶOUTとの差があまり小さくない場面におけるスイッチングレギュレータ１０４での各信号の変化（波形）を示す図２と同様のタイミングチャートである。
【図１５】入力電圧ＶINと出力電圧ＶOUTとの差が小さい場面におけるスイッチングレギュレータ１０４での各信号の変化（波形）を示す図３と同様のタイミングチャートである。
【発明を実施するための形態】
【００１１】
以下に、本発明に係るスイッチングレギュレータの各実施例について図面を参照しつつ説明する。
【実施例１】
【００１２】
本発明に係るスイッチングレギュレータの一実施例としての実施例１のスイッチングレギュレータ１０の構成を、図１を用いて説明する。このスイッチングレギュレータ１０は、入力電圧として入力端子ＩＮに入力された入力電圧ＶINを所定の定電圧に変換した出力電圧ＶOUTとして出力端子ＯＵＴから負荷５０に出力する同期整流型のスイッチングレギュレータである。
【００１３】
このスイッチングレギュレータ１０は、第１スイッチング素子としての第１スイッチングトランジスタＭ１と、第２スイッチング素子としての第２スイッチングトランジスタＭ２と、を備える。この第１スイッチングトランジスタＭ１と第２スイッチングトランジスタＭ２とは、入力電圧ＶINの出力制御のためのスイッチング動作を行うために対を為して設けられたスイッチング素子である。このため、スイッチングレギュレータ１０では、第１スイッチングトランジスタＭ１と第２スイッチングトランジスタＭ２とを用いてスイッチングすることにより、入力端子ＩＮに入力された入力電圧ＶINを所定の定電圧に変換して出力端子ＯＵＴから出力電圧ＶOUTとして出力する。
【００１４】
その第１スイッチングトランジスタＭ１は、ＰＭＯＳトランジスタからなり、後述する制御回路１５とハイサイドドライババッファ回路１６とにより生成される第１スイッチングトランジスタＭ１（そのゲート）へのゲート信号ＰＨＳＩＤＥにより動作する。第１スイッチングトランジスタＭ１は、ゲート信号ＰＨＳＩＤＥがＨｉからＬｏｗとされるとオン状態となってソース−ドレイン間を導通状態とし、ゲート信号ＰＨＳＩＤＥがＬｏｗからＨｉとされるとオフ状態となってソース−ドレイン間を遮断状態とする。この第１スイッチングトランジスタＭ１は、ソースが入力端子ＩＮに接続され、バックゲートが入力端子ＩＮに接続され、ドレインが後述するスイッチング出力ＬＸに接続されている。このため、第１スイッチングトランジスタＭ１は、ドレイン（スイッチング出力ＬＸ）−バックゲート（入力端子ＩＮ）間に内蔵ダイオードとしての寄生のダイオード（以下では、寄生ダイオードＤ１という）を有している。
【００１５】
第２スイッチングトランジスタＭ２は、ＮＭＯＳトランジスタからなり、後述する制御回路１５とローサイドドライババッファ回路１７とにより生成される第２スイッチングトランジスタＭ２（そのゲート）へのゲート信号ＮＬＳＩＤＥにより動作する。この第２スイッチングトランジスタＭ２は、ゲート信号ＮＬＳＩＤＥがＬｏｗからＨｉとされるとオン状態となってソース−ドレイン間を導通状態とし、ゲート信号ＮＬＳＩＤＥがＨｉからＬｏｗとされるとオフ状態となってソース−ドレイン間を遮断状態とする。第２スイッチングトランジスタＭ２は、ソースがグランドレベル（接地端子）に接続され、バックゲートがグランドレベル（接地端子）に接続され、ドレインが後述するスイッチング出力ＬＸに接続されている。このため、第２スイッチングトランジスタＭ２は、バックゲート（グランドレベル（接地端子））−ドレイン（スイッチング出力ＬＸ）間に内蔵ダイオードとしての寄生のダイオード（以下では、寄生ダイオードＤ２という）を有している。
【００１６】
この第１スイッチングトランジスタＭ１と第２スイッチングトランジスタＭ２とは、入力端子ＩＮとグランドレベル（接地端子）との間で、互いのドレイン（その端子）を共通として直列に接続されている。なお、スイッチングレギュレータ１０において、実施例１では、第２スイッチングトランジスタＭ２をグランドレベル（接地端子）に接続していたが、スイッチングレギュレータ１０を構成する電子回路における基準電位（基準電位端子）に接続するものであってもよく、実施例１の構成に限定されるものではない。その第１スイッチングトランジスタＭ１と第２スイッチングトランジスタＭ２との接続箇所をスイッチング出力ＬＸとする。
【００１７】
このスイッチングレギュレータ１０は、さらに、インダクタＬ１と、コンデンサＣ１と、抵抗Ｒ１と、抵抗Ｒ２と、基準電圧生成回路１１と、エラーアンプ１２と、スロープ生成回路１３と、ＰＷＭコンパレータ１４と、制御回路１５と、ハイサイドドライババッファ回路１６と、ローサイドドライババッファ回路１７と、インダクタ電流逆流検出コンパレータ１８と、オン時間判定回路１９と、を備える。なお、スイッチングレギュレータ１０では、インダクタＬ１およびコンデンサＣ１を除く各回路を１つのＩＣ（集積回路）に集積して構成するものであってもよく、インダクタＬ１とコンデンサＣ１とに加えて第１スイッチングトランジスタＭ１および第２スイッチングトランジスタＭ２を除く各回路を１つのＩＣに集積して構成するものであってもよい。
【００１８】
そのインダクタＬ１は、スイッチング出力ＬＸと出力端子ＯＵＴとの間に接続されている。その出力端子ＯＵＴとグランドレベル（接地端子）との間には、平滑用のコンデンサＣ１が接続されているとともに、抵抗Ｒ１と抵抗Ｒ２とが直列に接続されている。このインダクタＬ１とコンデンサＣ１とは、出力端子ＯＵＴから出力する出力電圧ＶOUTを平滑化する平滑回路を構成している。その抵抗Ｒ１と抵抗Ｒ２とは、出力電圧の検出のために設けられており、出力電圧ＶOUTを分圧してフィードバック電圧ＶＦＢ（以下では、単にＶＦＢともいう）を生成する。そのフィードバック電圧ＶＦＢは、“[Ｒ２／（Ｒ１＋Ｒ２）]×ＶOUT”となる。その抵抗Ｒ１と抵抗Ｒ２との間は、エラーアンプ１２の反転入力端子（−端子）に接続されている。
【００１９】
基準電圧生成回路１１は、所定の基準電圧ＶＲＥＦ（以下では、単にＶＲＥＦともいう）を生成して出力する。その基準電圧ＶＲＥＦは、出力電圧ＶOUTが所定の値であるか否かを検出するために、抵抗Ｒ１と抵抗Ｒ２とにより生成されたフィードバック電圧ＶＦＢに対応して設定されている。この基準電圧生成回路１１は、一端がグランドレベルに接続されるとともに、他端がエラーアンプ１２の非反転入力端子（＋端子）に接続されている。
【００２０】
そのエラーアンプ１２は、非反転入力端子（＋端子）と反転入力端子（−端子）とから入力された電圧の差分を増幅してエラーアンプ出力ＥＲＲＯＵＴ（以下では、単にＥＲＲＯＵＴともいう）を生成し、そのＥＲＲＯＵＴを出力する。エラーアンプ１２は、出力端子がＰＷＭコンパレータ１４の反転入力端子（−端子）に接続されている。このため、エラーアンプ１２は、入力されたフィードバック電圧ＶＦＢと基準電圧ＶＲＥＦとの電圧差を増幅してエラーアンプ出力ＥＲＲＯＵＴを生成し、そのエラーアンプ出力ＥＲＲＯＵＴをＰＷＭコンパレータ１４（その反転入力端子（−端子））に出力する。
【００２１】
スロープ生成回路１３は、所定のスロープ電圧ＳＬＯＰＥ（以下では、単にＳＬＯＰＥともいう）を生成して出力する。そのスロープ生成回路１３は、出力端子がＰＷＭコンパレータ１４の非反転入力端子（＋端子）に接続されている。
【００２２】
ＰＷＭコンパレータ１４は、非反転入力端子（＋端子）と反転入力端子（−端子）とから入力された電圧を比較してＰＷＭコンパレータ出力ＰＷＭＯＵＴ（以下では、単にＰＷＭＯＵＴともいう）を生成して出力する。このＰＷＭコンパレータ１４は、出力端子が制御回路１５に接続されている。このため、ＰＷＭコンパレータ１４は、入力されたエラーアンプ出力ＥＲＲＯＵＴとスロープ電圧ＳＬＯＰＥとからＰＷＭ制御を行うためのＰＷＭコンパレータ出力ＰＷＭＯＵＴを生成し、そのＰＷＭコンパレータ出力ＰＷＭＯＵＴを制御回路１５に出力する。ＰＷＭコンパレータ１４は、エラーアンプ出力ＥＲＲＯＵＴがスロープ電圧ＳＬＯＰＥに達すると、一定の遅延時間の後にＰＷＭコンパレータ出力ＰＷＭＯＵＴをＨｉからＬｏｗとする。また、ＰＷＭコンパレータ１４は、エラーアンプ出力ＥＲＲＯＵＴがスロープ電圧ＳＬＯＰＥよりも小さくなると、一定の遅延時間の後にＰＷＭコンパレータ出力ＰＷＭＯＵＴをＬｏｗからＨｉとする。
【００２３】
制御回路１５は、基本的にＰＷＭコンパレータ１４から入力されたＰＷＭコンパレータ出力ＰＷＭＯＵＴに基づき、ハイサイドドライババッファ回路１６と協働して第１スイッチングトランジスタＭ１（そのゲート）へのゲート信号ＰＨＳＩＤＥを生成する。そのハイサイドドライババッファ回路１６は、入力端子が制御回路１５に接続され、出力端子が第１スイッチングトランジスタＭ１のゲートに接続されている。制御回路１５およびハイサイドドライババッファ回路１６は、ＰＷＭコンパレータ出力ＰＷＭＯＵＴがＨｉからＬｏｗとされると、一定の遅延時間の後にゲート信号ＰＨＳＩＤＥをＨｉからＬｏｗとする。これにより、第１スイッチングトランジスタＭ１は、オン状態となり、ソース−ドレイン間が導通状態となる。
【００２４】
また、制御回路１５およびハイサイドドライババッファ回路１６は、インダクタＬ１に流れるインダクタ電流ＩＬがオフ電流閾値に達するか、第１スイッチングトランジスタＭ１をオン状態としてからの時間がオフ時間閾値に達すると、ゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとする。これにより、第１スイッチングトランジスタＭ１は、オフ状態となり、ソース−ドレイン間が遮断状態となる。そのオフ電流閾値は、図示は略すが、インダクタ電流逆流検出コンパレータ１８で設定された後述するインダクタ電流検出値ＩＬ２（図２等参照）よりも大きな値に設定されている。また、オフ時間閾値は、図示は略すが、オン時間判定回路１９に設定された後述する判定時間Ｔ１（図３等参照）よりも長い時間に設定されている。
【００２５】
さらに、制御回路１５は、基本的にＰＷＭコンパレータ１４から入力されたＰＷＭコンパレータ出力ＰＷＭＯＵＴに基づき、ローサイドドライババッファ回路１７と協働して第２スイッチングトランジスタＭ２（そのゲート）へのゲート信号ＮＬＳＩＤＥを生成する。そのローサイドドライババッファ回路１７は、入力端子が制御回路１５に接続され、出力端子が第２スイッチングトランジスタＭ２のゲートに接続されている。制御回路１５およびローサイドドライババッファ回路１７は、実施例１では、第１スイッチングトランジスタＭ１へのゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとした際に、オン時間判定回路１９からの後述する判定出力ＴＩＭＥＯＵＴがＬｏｗであると、ゲート信号ＮＬＳＩＤＥをＬｏｗからＨｉとする。これにより、第２スイッチングトランジスタＭ２は、オン状態となり、ソース−ドレイン間が導通状態となる。
【００２６】
そして、制御回路１５およびローサイドドライババッファ回路１７は、実施例１では、第１スイッチングトランジスタＭ１へのゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとした際に、オン時間判定回路１９から出力される後述する判定出力ＴＩＭＥＯＵＴがＨｉであると、ゲート信号ＮＬＳＩＤＥをＬｏｗのままとする。このため、第２スイッチングトランジスタＭ２は、オフ状態のままであり、ソース−ドレイン間が遮断状態のままとなる。
【００２７】
加えて、制御回路１５およびローサイドドライババッファ回路１７は、インダクタ電流逆流検出コンパレータ１８から出力される後述するインダクタ電流逆流検出コンパレータ信号ＩＲＥＶＤＥＴがＬｏｗからＨｉとされると、一定の遅延時間の後にゲート信号ＮＬＳＩＤＥをＨｉからＬｏｗとする。これにより、第２スイッチングトランジスタＭ２は、オフ状態となり、ソース−ドレイン間が遮断状態となる。
【００２８】
インダクタ電流逆流検出コンパレータ１８は、インダクタＬ１に流れるインダクタ電流ＩＬが逆流する（図１の矢印とは反対方向に流れる）ことを防止すべく、インダクタ電流ＩＬの逆流の兆候を検出するために設けられている。そのインダクタ電流逆流検出コンパレータ１８は、非反転入力端子（＋端子）がスイッチング出力ＬＸに接続されており、反転入力端子（−端子）が第２スイッチングトランジスタＭ２とグランドレベルとの間に接続されている。インダクタ電流逆流検出コンパレータ１８では、非反転入力端子（＋端子）と反転入力端子（−端子）とにインダクタ電流検出値ＩＬ２に相当するオフセット（オフセット電圧）をつけている。これにより、インダクタ電流逆流検出コンパレータ１８では、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２まで減少したか否かを判断することが可能とされている。そのインダクタ電流検出値ＩＬ２は、インダクタ電流逆流検出コンパレータ１８、制御回路１５およびローサイドドライババッファ回路１７の動作により第２スイッチングトランジスタＭ２がオフ状態となるまでの一定の遅延時間を考慮して設定されている。換言すると、インダクタ電流検出値ＩＬ２は、上記した一定の遅延時間の後に第２スイッチングトランジスタＭ２がオフ状態となることで、インダクタ電流ＩＬの逆流の防止を可能とする値に設定されている。そのインダクタ電流検出値ＩＬ２は、インダクタ電流逆流検出コンパレータ１８におけるオフセット電圧量を変更（設定）することにより設定（変更）することができる。
【００２９】
また、インダクタ電流逆流検出コンパレータ１８は、出力端子が制御回路１５に接続されている。このインダクタ電流逆流検出コンパレータ１８は、非反転入力端子（＋端子）および反転入力端子（−端子）からの入力に基づいてインダクタ電流逆流検出コンパレータ信号ＩＲＥＶＤＥＴ（以下では、単にＩＲＥＶＤＥＴともいう）を生成し、そのＩＲＥＶＤＥＴを制御回路１５に出力する。インダクタ電流逆流検出コンパレータ１８は、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２まで減少すると、一定の遅延時間後、インダクタ電流逆流検出コンパレータ信号ＩＲＥＶＤＥＴはＬｏｗからＨｉとして制御回路１５に出力する。また、インダクタ電流逆流検出コンパレータ１８は、第１スイッチングトランジスタＭ１がオフ状態とされると、インダクタ電流逆流検出コンパレータ信号ＩＲＥＶＤＥＴをＨｉからＬｏｗとする。
【００３０】
オン時間判定回路１９は、第１スイッチングトランジスタＭ１のオン時間、すなわち第１スイッチングトランジスタＭ１がオン状態とされてから経過した時間を監視する。このオン時間判定回路１９は、入力端子がハイサイドドライババッファ回路１６と第１スイッチングトランジスタＭ１との間に接続されており、ハイサイドドライババッファ回路１６からのゲート信号ＰＨＳＩＤＥが入力される。また、オン時間判定回路１９は、出力端子が制御回路１５に接続されている。オン時間判定回路１９は、ゲート信号ＰＨＳＩＤＥに基づいて判定出力ＴＩＭＥＯＵＴ（以下では、単にＴＩＭＥＯＵＴともいう）を生成し、その判定出力ＴＩＭＥＯＵＴを制御回路１５に出力する。そのオン時間判定回路１９では、予め判定時間Ｔ１（図３等参照）が設定されている。オン時間判定回路１９は、ゲート信号ＰＨＳＩＤＥがＨｉからＬｏｗとされた時点からオン時間のカウントを開始し、そのオン時間が判定時間Ｔ１よりも大きくなると判定出力ＴＩＭＥＯＵＴをＬｏｗからＨｉとする。また、オン時間判定回路１９は、判定出力ＴＩＭＥＯＵＴをＨｉとしている際に、ゲート信号ＰＨＳＩＤＥがＬｏｗからＨｉとされると判定出力ＴＩＭＥＯＵＴをＨｉからＬｏｗとする。このため、オン時間判定回路１９は、ゲート信号ＰＨＳＩＤＥの変化を検出することにより、第１スイッチングトランジスタＭ１がオン状態とされてから経過した時間を監視している。このように、オン時間判定回路１９は、第１スイッチングトランジスタＭ１のオン時間を監視することにより、第１スイッチングトランジスタＭ１の動作状態を監視している。このため、オン時間判定回路１９は、動作監視機構として機能する。
【００３１】
このスイッチングレギュレータ１０では、出力電圧ＶOUTが大きくなると、エラーアンプ１２のエラーアンプ出力ＥＲＲＯＵＴの電圧が低下し、ＰＷＭコンパレータ１４からのＰＷＭコンパレータ出力ＰＷＭＯＵＴのデューティサイクルが小さくなる。このため、スイッチングレギュレータ１０では、第１スイッチングトランジスタＭ１がオンする時間が短くなり、それに応じて第２スイッチングトランジスタＭ２がオンする時間が長くなり、出力電圧ＶOUTを低下させる。また、スイッチングレギュレータ１０では、出力電圧ＶOUTが小さくなると、エラーアンプ１２のエラーアンプ出力ＥＲＲＯＵＴの電圧が上昇し、ＰＷＭコンパレータ１４からのＰＷＭコンパレータ出力ＰＷＭＯＵＴのデューティサイクルが大きくなる。このため、スイッチングレギュレータ１０では、第１スイッチングトランジスタＭ１がオンする時間が長くなり、それに応じて第２スイッチングトランジスタＭ２がオンする時間が短くなり、出力電圧ＶOUTが上昇する。スイッチングレギュレータ１０では、このような動作を繰り返すことにより、出力電圧ＶOUTを所定の電圧で一定になるように制御する。
【００３２】
このスイッチングレギュレータ１０では、オン時間判定回路１９を設けていることにより、第２スイッチングトランジスタＭ２を経てインダクタＬ１に流れるインダクタ電流ＩＬが逆流することを防止することが可能とされている。そのスイッチングレギュレータ１０における特徴的な動作を説明する前に、インダクタ電流ＩＬが逆流することと、それに伴う問題点とについて図４に示す比較例としてのスイッチングレギュレータ１およびそこでの各信号の変化（波形）を示すタイミングチャートである図５および図６を用いて説明する。
【００３３】
そのスイッチングレギュレータ１は、上記した特許文献１と同様に、逆電流が発生する兆候を検出することにより、第２スイッチング素子とグランドレベル（接地端子）との接続を遮断する構成の一例を示すものである。スイッチングレギュレータ１は、特許文献１に記載のものとは構成が多少異なるが、生じる遅延の程度の変化に伴って条件となる入力電圧や出力電圧の値が異なるのみで、同様にインダクタ電流ＩＬの逆流が生じ得るものである。
【００３４】
この比較例のスイッチングレギュレータ１は、基本的な構成は上記した本願発明の実施例１のスイッチングレギュレータ１０と同様であることから、等しい構成の個所には同じ符号を付し、その詳細な説明は省略する。このスイッチングレギュレータ１は、スイッチングレギュレータ１０においてオン時間判定回路１９が設けられていない構成とされたものである。このため、スイッチングレギュレータ１では、第１スイッチングトランジスタＭ１へのゲート信号ＰＨＳＩＤＥがＬｏｗからＨｉとなると、制御回路１５およびローサイドドライババッファ回路１７が、ゲート信号ＮＬＳＩＤＥをＬｏｗからＨｉとする。これにより、第２スイッチングトランジスタＭ２は、オン状態となり、ソース−ドレイン間が導通状態となる。このことを除くと、スイッチングレギュレータ１は、実施例１のスイッチングレギュレータ１０と同様に動作する。
【００３５】
その図４に示すスイッチングレギュレータ１における動作を、図５のタイミングチャートに従って説明する。この図５のタイミングチャートは、入力端子ＩＮに入力される入力電圧ＶINと、出力端子ＯＵＴから出力される出力電圧ＶOUTと、の差があまり小さくない場面における各信号の変化（波形）を示している。
【００３６】
出力電圧ＶOUTは、コンデンサＣ１に充電されている電荷が、出力電流ＩOUTにより放電されることで低下する。その出力電圧ＶOUTが低下すると、それが分圧されて生成されたフィードバック電圧ＶＦＢ（＝[Ｒ２／（Ｒ１＋Ｒ２）]×ＶOUT）も低下する。これに伴い、そのフィードバック電圧ＶＦＢと基準電圧生成回路１１からの基準電圧ＶＲＥＦとの差分が増幅されたエラーアンプ１２からの出力であるエラーアンプ出力ＥＲＲＯＵＴは上昇する。そして、エラーアンプ出力ＥＲＲＯＵＴがスロープ生成回路１３からのスロープ電圧ＳＬＯＰＥに達すると、ＰＷＭコンパレータ１４は、一定の遅延時間の後にＰＷＭコンパレータ出力ＰＷＭＯＵＴをＨｉからＬｏｗとする。
【００３７】
制御回路１５は、ＰＷＭコンパレータ出力ＰＷＭＯＵＴがＨｉからＬｏｗとなったことから、ハイサイドドライババッファ回路１６との協働により一定の遅延時間の後に第１スイッチングトランジスタＭ１へのゲート信号ＰＨＳＩＤＥをＨｉからＬｏｗとする。そのゲート信号ＰＨＳＩＤＥがＬｏｗになることにより、第１スイッチングトランジスタＭ１がオン状態となる。このため、スイッチング出力ＬＸは、入力電圧ＶINと等しい電位となる。すると、インダクタＬ１に流れるインダクタ電流ＩＬは、“（ＶIN−ＶOUT）／Ｌ”の傾きでゼロから上昇する。なお、式中のＬは、インダクタＬ１のインダクタンスを示す。
【００３８】
その後、インダクタ電流ＩＬが上述したオフ電流閾値となったので、制御回路１５は、ハイサイドドライババッファ回路１６との協働によりゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとして、第１スイッチングトランジスタＭ１をオフ状態とする。そのとき、制御回路１５は、ローサイドドライババッファ回路１７との協働により第２スイッチングトランジスタＭ２へのゲート信号ＮＬＳＩＤＥをＬｏｗからＨｉとして、第２スイッチングトランジスタＭ２がオン状態となる。このため、スイッチング出力ＬＸはＧＮＤ（グランドレベル）程度まで下がる。
【００３９】
すると、インダクタＬ１に流れるインダクタ電流ＩＬは、“−ＶOUT／Ｌ”の傾きで減少する。そして、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２まで減少すると、インダクタ電流逆流検出コンパレータ１８は、制御回路１５へと出力するインダクタ電流逆流検出コンパレータ信号ＩＲＥＶＤＥＴを、一定の遅延時間の後にＬｏｗからＨｉとする。すると、制御回路１５は、ローサイドドライババッファ回路１７との協働により一定の遅延時間の後に第２スイッチングトランジスタＭ２へのゲート信号ＮＬＳＩＤＥをＨｉからＬｏｗとして、第２スイッチングトランジスタＭ２をオフ状態とする。その後、インダクタ電流ＩＬは、第２スイッチングトランジスタＭ２がオフ状態とされているので、第２スイッチングトランジスタＭ２の寄生ダイオードＤ２を通ってゼロまで減少する。このとき、第２スイッチングトランジスタＭ２がオフ状態であって、寄生ダイオードＤ２で整流されているので、第１スイッチングトランジスタＭ１あるいは第２スイッチングトランジスタＭ２がオン状態とされない限りはインダクタ電流ＩＬがゼロのまま（所謂インダクタ電流ＩＬの不連続モード）となる。
【００４０】
このように、スイッチングレギュレータ１では、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２まで減少したことをもってインダクタ電流ＩＬの逆流の兆候を検出しており、その検出に伴って第２スイッチングトランジスタＭ２をオフ状態としている。これにより、スイッチングレギュレータ１では、インダクタ電流ＩＬの不連続モードが可能となるので、発振周波数を低下させることができ、ＶＦＭモードを実現することができる。
【００４１】
次に、図４に示すスイッチングレギュレータ１における動作を、図６のタイミングチャートに従って説明する。この図６のタイミングチャートは、入力端子ＩＮに入力される入力電圧ＶINと、出力端子ＯＵＴから出力される出力電圧ＶOUTと、の差が小さい場面における各信号の変化（波形）を示している。この場面であっても、制御回路１５およびハイサイドドライババッファ回路１６からのゲート信号ＰＨＳＩＤＥがＬｏｗからＨｉとなるまでは図５のタイミングチャートの場合と同様に動作する。なお、この場面では、第１スイッチングトランジスタＭ１をオン状態としてからの時間がオフ時間閾値に達したことにより、ゲート信号ＰＨＳＩＤＥがＬｏｗからＨｉとされている。
【００４２】
そのゲート信号ＰＨＳＩＤＥがＬｏｗからＨｉになると、第１スイッチングトランジスタＭ１がオフ状態となる。また、制御回路１５は、ローサイドドライババッファ回路１７との協働により第２スイッチングトランジスタＭ２へのゲート信号ＮＬＳＩＤＥをＬｏｗからＨｉとして、第２スイッチングトランジスタＭ２がオン状態となる。このため、スイッチング出力ＬＸはＧＮＤ（グランドレベル）程度まで下がり、インダクタＬ１に流れるインダクタ電流ＩＬは、“−ＶOUT／Ｌ”の傾きで減少する。
【００４３】
ところが、図６に示す場面では、第２スイッチングトランジスタＭ２がオン状態とされた時点で、既にインダクタ電流ＩＬがインダクタ電流検出値ＩＬ２以下となっている。これは、第１スイッチングトランジスタＭ１がオン状態となった際、上述したようにインダクタＬ１に流れるインダクタ電流ＩＬが“（ＶIN−ＶOUT）／Ｌ”の傾きでゼロから上昇するが、入力電圧ＶINと出力電圧ＶOUTとの差が小さいので十分に上昇しきれなかったことによる。このため、インダクタ電流逆流検出コンパレータ１８は、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２以下であることから、インダクタ電流ＩＬの逆流の兆候を検出し、制御回路１５に出力するインダクタ電流逆流検出コンパレータ信号ＩＲＥＶＤＥＴを一定の遅延時間の後にＬｏｗからＨｉとする。すると、制御回路１５は、ローサイドドライババッファ回路１７との協働により一定の遅延時間の後に第２スイッチングトランジスタＭ２へのゲート信号ＮＬＳＩＤＥをＨｉからＬｏｗとして、第２スイッチングトランジスタＭ２をオフ状態とする。
【００４４】
しかしながら、この場面では、第２スイッチングトランジスタＭ２をオフ状態とした時点で、インダクタ電流ＩＬがマイナスの値となっており、インダクタ電流ＩＬが逆流している。これは、インダクタ電流検出値ＩＬ２が、インダクタ電流逆流検出コンパレータ１８がインダクタ電流逆流検出コンパレータ信号ＩＲＥＶＤＥＴをＬｏｗからＨｉとする際の一定の遅延時間と、制御回路１５およびローサイドドライババッファ回路１７がゲート信号ＮＬＳＩＤＥをＨｉからＬｏｗとする際の一定の遅延時間と、を考慮して設定されていることによる。すなわち、インダクタ電流逆流検出コンパレータ１８がインダクタ電流ＩＬの逆流の兆候を検出した時点で、第２スイッチングトランジスタＭ２を経てインダクタ電流ＩＬが逆流していることとなる。このため、インダクタ電流逆流検出コンパレータ１８によるインダクタ電流ＩＬの逆流の兆候の検出では、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２を下回っていると、インダクタ電流ＩＬが逆流する前に第２スイッチングトランジスタＭ２をオフ状態とすることができなくなってしまうこととなる。
【００４５】
そして、第２スイッチングトランジスタＭ２がオフ状態とされた後、インダクタ電流ＩＬは、第１スイッチングトランジスタＭ１の寄生ダイオードＤ１を通って流れる。そして、インダクタ電流ＩＬは、寄生ダイオードＤ１で整流されているので、ゼロになれば第１スイッチングトランジスタＭ１がオン状態とされない限りはゼロのままとなる。
【００４６】
ここで、上記したようにインダクタ電流ＩＬが逆流しているとき（ＩＬがゼロ以下の範囲を参照）、出力電圧ＶOUTは、インダクタ電流ＩＬがゼロの時と比較して、低下する速度が速くなる。このため、インダクタ電流ＩＬが逆流していると、インダクタ電流ＩＬが逆流せずにゼロを維持した場合と比較して、第１スイッチングトランジスタＭ１がオン状態とされるまでの間隔が短くなってしまう。これは、上述したように、出力電圧ＶOUTに応じたフィードバック電圧ＶＦＢの基準電圧ＶＲＥＦとの差に応じて、第１スイッチングトランジスタＭ１がオン状態とされることによる。これにより、インダクタ電流ＩＬが逆流すると、スイッチング周波数を狙ったようには低下させることができなくなってしまい、最悪の場合にはＶＦＭモードで動作することができなくなってしまう虞がある。
【００４７】
このように、比較例のスイッチングレギュレータ１では、入力電圧や出力電圧の条件によっては、インダクタ電流ＩＬが逆流してしまう虞がある。このため、このスイッチングレギュレータ１では、スイッチング周波数を狙ったようには低下させることができなくなって、最悪の場合にはＶＦＭモードで動作することができなくなってしまう虞があり、軽負荷時の効率が悪化してしまう。
【００４８】
これに対して、本願発明の実施例１のスイッチングレギュレータ１０では、動作監視機構としてのオン時間判定回路１９を設けていることにより、インダクタ電流ＩＬの逆流を防止することが可能とされている。この図１に示すスイッチングレギュレータ１０における特徴的な動作を、各信号の変化（波形）を示すタイミングチャートである図２および図３を用いて説明する。なお、この図２および図３では、制御回路１５よりも上流における各信号の変化（波形）がスイッチングレギュレータ１と同様となることから、理解容易のために制御回路１５よりも上流における各信号の変化（波形）を省略して示している。図２のタイミングチャートは、入力端子ＩＮに入力される入力電圧ＶINと、出力端子ＯＵＴから出力される出力電圧ＶOUTと、の差があまり小さくない場面における各信号の変化（波形）を示している。
【００４９】
制御回路１５およびハイサイドドライババッファ回路１６から第１スイッチングトランジスタＭ１へのゲート信号ＰＨＳＩＤＥがＨｉからＬｏｗとなることにより、第１スイッチングトランジスタＭ１がオン状態となる。このため、スイッチング出力ＬＸは、入力電圧ＶINと等しい電位となる。すると、インダクタＬ１に流れるインダクタ電流ＩＬは、“（ＶIN−ＶOUT）／Ｌ”の傾きでゼロから上昇する。
【００５０】
このとき、オン時間判定回路１９は、ゲート信号ＰＨＳＩＤＥがＨｉからＬｏｗとなった時点から、第１スイッチングトランジスタＭ１がオン状態とされてから経過した時間となるオン時間のカウントを開始する。そして、オン時間判定回路１９は、上述したように、カウントを開始しているオン時間が判定時間Ｔ１（図３参照）よりも大きくなると判定出力ＴＩＭＥＯＵＴをＬｏｗからＨｉとする。なお、この図２に示す例では、第１スイッチングトランジスタＭ１のオン時間が判定時間Ｔ１に達する前に、後述するように第１スイッチングトランジスタＭ１がオフ状態とされたので、オン時間判定回路１９は、判定出力ＴＩＭＥＯＵＴをＬｏｗのままとしている。
【００５１】
その後、インダクタ電流ＩＬが上述したオフ電流閾値となったので、制御回路１５は、ハイサイドドライババッファ回路１６との協働によりゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとして、第１スイッチングトランジスタＭ１をオフ状態とする。そのとき、制御回路１５は、オン時間判定回路１９からの判定出力ＴＩＭＥＯＵＴがＬｏｗであることから、ローサイドドライババッファ回路１７との協働により第２スイッチングトランジスタＭ２へのゲート信号ＮＬＳＩＤＥをＬｏｗからＨｉとする。このため、第２スイッチングトランジスタＭ２がオン状態となり、スイッチング出力ＬＸがＧＮＤ（グランドレベル）程度まで下がる。
【００５２】
すると、インダクタＬ１に流れるインダクタ電流ＩＬは、“−ＶOUT／Ｌ”の傾きで減少する。そして、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２まで減少すると、インダクタ電流逆流検出コンパレータ１８は、制御回路１５に出力するインダクタ電流逆流検出コンパレータ信号ＩＲＥＶＤＥＴを、一定の遅延時間の後にＬｏｗからＨｉとする。すると、制御回路１５は、ローサイドドライババッファ回路１７との協働により一定の遅延時間の後に第２スイッチングトランジスタＭ２へのゲート信号ＮＬＳＩＤＥをＨｉからＬｏｗとして、第２スイッチングトランジスタＭ２をオフ状態とする。その後、インダクタ電流ＩＬは、第２スイッチングトランジスタＭ２がオフ状態とされているので、第２スイッチングトランジスタＭ２の寄生ダイオードＤ２を通ってゼロまで減少する。このとき、第２スイッチングトランジスタＭ２がオフ状態であって、寄生ダイオードＤ２で整流されているので、第１スイッチングトランジスタＭ１あるいは第２スイッチングトランジスタＭ２がオン状態とされない限りはインダクタ電流ＩＬがゼロのまま（所謂インダクタ電流ＩＬの不連続モード）となる。
【００５３】
このように、スイッチングレギュレータ１０では、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２まで減少したことをもってインダクタ電流ＩＬの逆流の兆候を検出しており、その検出に伴って第２スイッチングトランジスタＭ２をオフ状態としている。これにより、スイッチングレギュレータ１０では、インダクタ電流ＩＬの不連続モードが可能となるので、発振周波数を低下させることができ、ＶＦＭモードを実現することができる。
【００５４】
次に、図１に示すスイッチングレギュレータ１０における特徴的な動作を、図３のタイミングチャートに従って説明する。この図３のタイミングチャートは、入力端子ＩＮに入力される入力電圧ＶINと、出力端子ＯＵＴから出力される出力電圧ＶOUTと、の差が小さい場面における各信号の変化（波形）を示している。
【００５５】
制御回路１５およびハイサイドドライババッファ回路１６から第１スイッチングトランジスタＭ１へのゲート信号ＰＨＳＩＤＥがＨｉからＬｏｗとなることにより、第１スイッチングトランジスタＭ１がオン状態となる。このため、スイッチング出力ＬＸは、入力電圧ＶINと等しい電位となる。すると、インダクタＬ１に流れるインダクタ電流ＩＬは、“（ＶIN−ＶOUT）／Ｌ”の傾きでゼロから上昇する。
【００５６】
このとき、オン時間判定回路１９は、ゲート信号ＰＨＳＩＤＥがＨｉからＬｏｗとなった時点から、第１スイッチングトランジスタＭ１がオン状態とされてから経過した時間となるオン時間のカウントを開始する。そして、オン時間判定回路１９は、カウントを開始しているオン時間が判定時間Ｔ１よりも大きくなると判定出力ＴＩＭＥＯＵＴをＬｏｗからＨｉとする。
【００５７】
その後、第１スイッチングトランジスタＭ１をオン状態としてからの時間がオフ時間閾値に達したことにより、制御回路１５は、ハイサイドドライババッファ回路１６との協働によりゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとして、第１スイッチングトランジスタＭ１をオフ状態とする。そのオフ時間閾値は、判定時間Ｔ１よりも長い時間に設定されていることから、オン時間判定回路１９によるオン時間が判定時間Ｔ１よりも長いか否かの判断に影響を及ぼすことはなく、判定出力ＴＩＭＥＯＵＴが上述したようにＨｉとされる。このとき、制御回路１５は、オン時間判定回路１９からの判定出力ＴＩＭＥＯＵＴがＨｉであることから、ローサイドドライババッファ回路１７との協働により第２スイッチングトランジスタＭ２へのゲート信号ＮＬＳＩＤＥをＬｏｗのままとする。このため、第２スイッチングトランジスタＭ２は、オフ状態のままとなる。
【００５８】
このため、第１スイッチングトランジスタＭ１がオフ状態となると、第２スイッチングトランジスタＭ２がオフ状態であるので、第２スイッチングトランジスタＭ２の寄生ダイオードＤ２を通ってインダクタ電流ＩＬが流れる。そのインダクタ電流ＩＬは、寄生ダイオードＤ２で整流されているので、ゼロになれば第１スイッチングトランジスタＭ１がオン状態とされない限りはゼロのまま（所謂インダクタ電流ＩＬの不連続モード）となる。
【００５９】
このように、スイッチングレギュレータ１０では、第１スイッチングトランジスタＭ１が判定時間Ｔ１よりも長い間オン状態とされている場合には、第２スイッチングトランジスタＭ２をオフ状態のままとしている。これにより、スイッチングレギュレータ１０では、インダクタ電流ＩＬが第２スイッチングトランジスタＭ２を経て逆流することを確実に防止することができる。このため、スイッチングレギュレータ１０では、狙った通りのインダクタ電流ＩＬの不連続モードが可能となるので、狙った通りに発振周波数を低下させてＶＦＭモードを実現することができる。
【００６０】
このことから、本発明に係る実施例１のスイッチングレギュレータ１０では、入力端子ＩＮに入力される入力電圧ＶINと出力端子ＯＵＴから出力される出力電圧ＶOUTとの差が小さい場面であっても、インダクタ電流ＩＬが逆流することを確実に防止することができる。これは、以下のことによる。スイッチングレギュレータ１０では、インダクタＬ１に流れるインダクタ電流ＩＬは、第１スイッチングトランジスタＭ１がオン状態とされた時点から、“（ＶIN−ＶOUT）／Ｌ”の傾きでゼロから上昇する。このため、インダクタ電流ＩＬは、入力電圧ＶINと出力電圧ＶOUTとの差が小さい場面では、当該差が大きい場合と比較して、上昇の速度が緩やかとなり、上述したオフ電流閾値となるまでにかなりの時間を要することとなる。そこで、スイッチングレギュレータ１０では、第１スイッチングトランジスタＭ１が判定時間Ｔ１よりも長い間オン状態とされた場合には、第２スイッチングトランジスタＭ２をオフ状態のままとする。換言すると、スイッチングレギュレータ１０では、第１スイッチングトランジスタＭ１が判定時間Ｔ１よりも長い間オン状態とされた場合には、第２スイッチングトランジスタＭ２におけるスイッチング動作を行わない。これにより、スイッチングレギュレータ１０では、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２に到達していない場面において第２スイッチングトランジスタＭ２がオン状態となることを防止している。このため、スイッチングレギュレータ１０では、入力電圧ＶINと出力電圧ＶOUTとの差が小さい場面で第１スイッチングトランジスタＭ１をオフ状態とした場合であっても、第２スイッチングトランジスタＭ２をオフ状態としていることから、インダクタ電流ＩＬが逆流することを確実に防止することができる。
【００６１】
また、スイッチングレギュレータ１０では、インダクタ電流ＩＬの逆流を確実に防止することができることから、発振周波数を狙ったように低下させることができ、ＶＦＭモードを実現することができる。このため、スイッチングレギュレータ１０では、軽負荷時の効率を向上させることができる。
【００６２】
さらに、スイッチングレギュレータ１０では、第１スイッチングトランジスタＭ１のオン状態が判定時間Ｔ１よりも短い場合には、第１スイッチングトランジスタＭ１をオフ状態とした際に、第２スイッチングトランジスタＭ２をオン状態とする。ここで、スイッチングレギュレータ１０では、第１スイッチングトランジスタＭ１のオン状態が判定時間Ｔ１となる前にオフ状態としたことは、インダクタ電流ＩＬがオフ電流閾値となったことを意味している。このため、スイッチングレギュレータ１０では、第２スイッチングトランジスタＭ２がオン状態とされた時点で、インダクタ電流ＩＬをインダクタ電流検出値ＩＬ２よりも大きくすることができる。このことから、スイッチングレギュレータ１０では、インダクタ電流逆流検出コンパレータ１８により第２スイッチングトランジスタＭ２をオフ状態とする動作であっても、インダクタ電流ＩＬの逆流を防止することができる。よって、スイッチングレギュレータ１０では、オン状態の第２スイッチングトランジスタＭ２を介してインダクタ電流ＩＬを流すことができるとともに、インダクタ電流ＩＬが第２スイッチングトランジスタＭ２を経て逆流することを防止することができる。このため、スイッチングレギュレータ１０では、全体としての効率を向上させることができる。これは、寄生ダイオードＤ２によるインダクタ電流ＩＬの整流の損失よりも、第２スイッチングトランジスタＭ２のオン状態における抵抗によるインダクタ電流ＩＬの整流の損失の方が小さいことによる。
【００６３】
スイッチングレギュレータ１０では、ハイサイドドライババッファ回路１６および第１スイッチングトランジスタＭ１の間と制御回路１５とを架け渡すように動作監視機構としてのオン時間判定回路１９を接続するだけでよいので、簡易な構成とすることができ、コストの削減を図ることができる。
【００６４】
スイッチングレギュレータ１０では、動作監視機構としてのオン時間判定回路１９からの出力結果（実施例１では判定出力ＴＩＭＥＯＵＴ）に応じて、制御回路１５がローサイドドライババッファ回路１７と協働して生成するゲート信号ＮＬＳＩＤＥを変更する。これにより、スイッチングレギュレータ１０では、第２スイッチングトランジスタＭ２をオン状態とするか、第２スイッチングトランジスタＭ２のオフ状態のままとするか、を変更する。すなわち、スイッチングレギュレータ１０では、オン時間判定回路１９（動作監視機構）からの監視結果に基づいて、第２スイッチングトランジスタＭ２におけるスイッチング動作を変更する。このため、スイッチングレギュレータ１０では、オン時間判定回路１９を設けるとともに制御回路１５の設定を変更するのみであるので、簡易な構成とすることができ、コストの削減を図ることができる。
【００６５】
スイッチングレギュレータ１０では、オン時間判定回路１９において予め判定時間Ｔ１を設定するだけで良いので、他の構成部品における各種の設定値に柔軟に対応しつつインダクタ電流ＩＬの逆流を確実に防止することができる。このことは、スイッチングレギュレータ１０における設計の自由度を高めることに大きく貢献することができるとともに、設計を容易なものとすることができ設計の効率化に大きく貢献することができる。
【００６６】
したがって、本発明に係る実施例１のスイッチングレギュレータ１０では、入力電圧ＶINや出力電圧ＶOUTの条件に関わらず、インダクタＬ１に逆電流が生じることを防止することができ、軽負荷時の効率を向上させることができる。
【実施例２】
【００６７】
次に、本発明に係る実施例２のスイッチングレギュレータ１０２について、図７から図９を用いて説明する。この実施例２のスイッチングレギュレータ１０２は、実施例１のスイッチングレギュレータ１０においてオン時間判定回路１９に替えてインダクタ電流判定コンパレータ２１を設けた例である。この実施例２のスイッチングレギュレータ１０２は、基本的な構成は上記した実施例１のスイッチングレギュレータ１０と同様であることから、等しい構成の個所には同じ符号を付し、その詳細な説明は省略する。図７は、スイッチングレギュレータ１０２の構成を説明するための図１と同様の説明図である。図８は、入力電圧ＶINと出力電圧ＶOUTとの差があまり小さくない場面におけるスイッチングレギュレータ１０２での各信号の変化（波形）を示すタイミングチャートである。図９は、入力電圧ＶINと出力電圧ＶOUTとの差が小さい場面におけるスイッチングレギュレータ１０２での各信号の変化（波形）を示すタイミングチャートである。
【００６８】
実施例２のスイッチングレギュレータ１０２では、動作監視機構として、スイッチングレギュレータ１０におけるオン時間判定回路１９に替えて、インダクタ電流判定コンパレータ２１を設けている。そのインダクタ電流判定コンパレータ２１は、第１スイッチングトランジスタＭ１がオン状態であるときにインダクタＬ１に流れるインダクタ電流ＩＬを監視する。そして、インダクタ電流判定コンパレータ２１は、監視しているインダクタ電流ＩＬに基づいてインダクタ電流判定信号ＩＬＯＵＴ（以下では、単にＩＬＯＵＴともいう）を生成する。すなわち、インダクタ電流判定コンパレータ２１は、インダクタＬ１に流れるインダクタ電流ＩＬに基づいて、第１スイッチングトランジスタＭ１における動作状態を監視し、それに基づいてインダクタ電流判定信号ＩＬＯＵＴを生成する。インダクタ電流判定コンパレータ２１は、出力端子が制御回路１５２に接続されており、生成したインダクタ電流判定信号ＩＬＯＵＴを制御回路１５２へと出力する。
【００６９】
そのインダクタ電流判定コンパレータ２１は、非反転入力端子（＋端子）が入力端子ＩＮと第１スイッチングトランジスタＭ１との間に接続されており、反転入力端子（−端子）がスイッチング出力ＬＸに接続されている。インダクタ電流判定コンパレータ２１では、非反転入力端子（＋端子）と反転入力端子（−端子）とにインダクタ電流判定値ＩＬ１（図８等参照）に相当するオフセット（オフセット電圧）をつけている。これにより、インダクタ電流判定コンパレータ２１では、インダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達したか否かを判断することが可能とされている。このため、インダクタ電流判定コンパレータ２１は、インダクタ電流判定回路として機能する。
【００７０】
そのインダクタ電流判定値ＩＬ１は、インダクタ電流判定コンパレータ２１における一定の遅延時間を考慮して設定されている。詳細には、インダクタ電流判定コンパレータ２１は、インダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達すると、一定の遅延時間の後にインダクタ電流判定信号ＩＬＯＵＴをＬｏｗからＨｉとする。その制御回路１５２は、後述するように、インダクタ電流判定信号ＩＬＯＵＴがＨｉであると、ローサイドドライババッファ回路１７と協働して、ゲート信号ＮＬＳＩＤＥをＬｏｗからＨｉとして、第２スイッチングトランジスタＭ２をオン状態とする。ここで、第２スイッチングトランジスタＭ２がオン状態とされた時点で、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２よりも大きくなっていれば、インダクタ電流ＩＬが逆流することを防止することができる。すなわち、インダクタ電流逆流検出コンパレータ１８により第２スイッチングトランジスタＭ２をオフ状態とする動作であっても、インダクタ電流ＩＬが逆流することを防止することができる。インダクタ電流判定値ＩＬ１は、これらのことを鑑みて、インダクタ電流判定コンパレータ２１における一定の遅延時間を考慮しつつ、第２スイッチングトランジスタＭ２がオン状態とされた時点でインダクタ電流ＩＬがインダクタ電流検出値ＩＬ２よりも大きくなるように設定されている。そのインダクタ電流判定値ＩＬ１は、実施例２では、インダクタ電流検出値ＩＬ２よりも大きな値とされている（図８等参照）。インダクタ電流判定値ＩＬ１は、インダクタ電流判定コンパレータ２１におけるオフセット電圧量を変更（設定）することにより設定（変更）することができる。
【００７１】
スイッチングレギュレータ１０２では、オン時間判定回路１９に替えてインダクタ電流判定コンパレータ２１を設けたことに伴って、制御回路１５２における動作が変更されている。すなわち、制御回路１５２では、上述したように、オン時間判定回路１９から判定出力ＴＩＭＥＯＵＴが入力されることに替えて、インダクタ電流判定コンパレータ２１からインダクタ電流判定信号ＩＬＯＵＴが入力される。このため、制御回路１５２では、実施例１の制御回路１５とは、ローサイドドライババッファ回路１７との協働によるゲート信号ＮＬＳＩＤＥの生成の動作が異なるものとされている。加えて、制御回路１５２では、ゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとするための判断基準としてオフ時間閾値のみを用いるものとしている。
【００７２】
すなわち、制御回路１５２は、第１スイッチングトランジスタＭ１をオン状態としてからの時間がオフ時間閾値に達すると、ハイサイドドライババッファ回路１６と協働してゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとする。これにより、第１スイッチングトランジスタＭ１は、オフ状態となり、ソース−ドレイン間が遮断状態となる。そのオフ時間閾値は、例えば、降圧型のＤＣ−ＤＣコンバータである実施例２では、[（出力電圧ＶOUT／入力電圧ＶIN）／スイッチング周波数（ｆｓとする）]となるＰＷＭモード時のオン時間に比例係数Ａを乗算した値“[（ＶOUT／ＶIN）／ｆｓ]×Ａ”とする。このため、オフ時間閾値は、必ずしも一定の値とはならず、条件によって変動する。
【００７３】
また、制御回路１５２は、第１スイッチングトランジスタＭ１へのゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとした際に、インダクタ電流判定コンパレータ２１からのインダクタ電流判定信号ＩＬＯＵＴがＨｉであると、ローサイドドライババッファ回路１７と協働してゲート信号ＮＬＳＩＤＥをＬｏｗからＨｉとする。これにより、第２スイッチングトランジスタＭ２は、オン状態となり、ソース−ドレイン間が導通状態となる。
【００７４】
さらに、制御回路１５２は、第１スイッチングトランジスタＭ１へのゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとした際に、インダクタ電流判定コンパレータ２１からのインダクタ電流判定信号ＩＬＯＵＴがＬｏｗであると、ローサイドドライババッファ回路１７と協働してゲート信号ＮＬＳＩＤＥをＬｏｗのままとする。このため、第２スイッチングトランジスタＭ２は、オフ状態のままであり、ソース−ドレイン間が遮断状態のままとなる。
【００７５】
次に、図７に示す実施例２のスイッチングレギュレータ１０２における特徴的な動作を、各信号の変化（波形）を示すタイミングチャートである図８および図９を用いて説明する。なお、この図８および図９では、図２および図３と同様に、理解容易のために制御回路１５２よりも上流における各信号の変化（波形）を省略して示している。
【００７６】
制御回路１５２およびハイサイドドライババッファ回路１６から第１スイッチングトランジスタＭ１へのゲート信号ＰＨＳＩＤＥがＨｉからＬｏｗとなることにより、第１スイッチングトランジスタＭ１がオン状態となる。このため、スイッチング出力ＬＸは、入力電圧ＶINと等しい電位となる。すると、インダクタＬ１に流れるインダクタ電流ＩＬは、“（ＶIN−ＶOUT）／Ｌ”の傾きでゼロから上昇する。
【００７７】
この第１スイッチングトランジスタＭ１がオン状態であるとき、インダクタ電流判定コンパレータ２１は、インダクタＬ１に流れるインダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達したか否かを監視している。そして、インダクタ電流判定コンパレータ２１は、達しない間はインダクタ電流判定信号ＩＬＯＵＴをＬｏｗのままとし、達するとインダクタ電流判定信号ＩＬＯＵＴをＬｏｗからＨｉとする。この図８に示す例では、インダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達したので、インダクタ電流判定コンパレータ２１は、その達した時点から一定の遅延時間の後にインダクタ電流判定信号ＩＬＯＵＴをＬｏｗからＨｉとする。
【００７８】
その後、第１スイッチングトランジスタＭ１をオン状態としてからの時間がオフ時間閾値に達したので、制御回路１５２は、ハイサイドドライババッファ回路１６との協働によりゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとする。これにより、第１スイッチングトランジスタＭ１がオフ状態となる。このとき、制御回路１５２は、インダクタ電流判定コンパレータ２１からのインダクタ電流判定信号ＩＬＯＵＴがＨｉであることから、ローサイドドライババッファ回路１７との協働により第２スイッチングトランジスタＭ２へのゲート信号ＮＬＳＩＤＥをＬｏｗからＨｉとする。このため、第２スイッチングトランジスタＭ２がオン状態となり、スイッチング出力ＬＸがＧＮＤ（グランドレベル）程度まで下がる。
【００７９】
すると、インダクタＬ１に流れるインダクタ電流ＩＬは、“−ＶOUT／Ｌ”の傾きで減少する。そして、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２まで減少すると、インダクタ電流逆流検出コンパレータ１８は、制御回路１５２に出力するインダクタ電流逆流検出コンパレータ信号ＩＲＥＶＤＥＴを、一定の遅延時間の後にＬｏｗからＨｉとする。すると、制御回路１５２は、ローサイドドライババッファ回路１７との協働により一定の遅延時間の後に第２スイッチングトランジスタＭ２へのゲート信号ＮＬＳＩＤＥをＨｉからＬｏｗとして、第２スイッチングトランジスタＭ２をオフ状態とする。その後、インダクタ電流ＩＬは、第２スイッチングトランジスタＭ２がオフ状態とされているので、第２スイッチングトランジスタＭ２の寄生ダイオードＤ２を通ってゼロまで減少する。このとき、第２スイッチングトランジスタＭ２がオフ状態であって、寄生ダイオードＤ２で整流されているので、第１スイッチングトランジスタＭ１あるいは第２スイッチングトランジスタＭ２がオン状態とされない限りはインダクタ電流ＩＬがゼロのまま（所謂インダクタ電流ＩＬの不連続モード）となる。
【００８０】
このように、スイッチングレギュレータ１０２では、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２まで減少したことをもってインダクタ電流ＩＬの逆流の兆候を検出しており、その検出に伴って第２スイッチングトランジスタＭ２をオフ状態としている。これにより、スイッチングレギュレータ１０２では、インダクタ電流ＩＬの不連続モードが可能となるので、発振周波数を低下させることができ、ＶＦＭモードを実現することができる。
【００８１】
次に、図７に示すスイッチングレギュレータ１０２における特徴的な動作を、図９のタイミングチャートに従って説明する。
【００８２】
制御回路１５２およびハイサイドドライババッファ回路１６から第１スイッチングトランジスタＭ１へのゲート信号ＰＨＳＩＤＥがＨｉからＬｏｗとなることにより、第１スイッチングトランジスタＭ１がオン状態となる。このため、スイッチング出力ＬＸは、入力電圧ＶINと等しい電位となる。すると、インダクタＬ１に流れるインダクタ電流ＩＬは、“（ＶIN−ＶOUT）／Ｌ”の傾きでゼロから上昇する。
【００８３】
この第１スイッチングトランジスタＭ１がオン状態であるとき、インダクタ電流判定コンパレータ２１は、インダクタＬ１に流れるインダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達したか否かを監視している。そして、インダクタ電流判定コンパレータ２１は、達しない間はインダクタ電流判定信号ＩＬＯＵＴをＬｏｗのままとし、達するとインダクタ電流判定信号ＩＬＯＵＴをＬｏｗからＨｉとする。この図９に示す例では、インダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達していないので、インダクタ電流判定コンパレータ２１は、インダクタ電流判定信号ＩＬＯＵＴをＬｏｗのままとする。
【００８４】
その後、第１スイッチングトランジスタＭ１をオン状態としてからの時間がオフ時間閾値に達したことにより、制御回路１５２は、ハイサイドドライババッファ回路１６との協働によりゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとして、第１スイッチングトランジスタＭ１をオフ状態とする。このとき、制御回路１５２は、インダクタ電流判定コンパレータ２１からのインダクタ電流判定信号ＩＬＯＵＴがＬｏｗであることから、ローサイドドライババッファ回路１７との協働により第２スイッチングトランジスタＭ２へのゲート信号ＮＬＳＩＤＥをＬｏｗのままとする。このため、第２スイッチングトランジスタＭ２は、オフ状態のままとなる。
【００８５】
このため、第１スイッチングトランジスタＭ１がオフ状態となると、第２スイッチングトランジスタＭ２がオフ状態であるので、第２スイッチングトランジスタＭ２の寄生ダイオードＤ２を通ってインダクタ電流ＩＬが流れる。そのインダクタ電流ＩＬは、寄生ダイオードＤ２で整流されているので、ゼロになれば第１スイッチングトランジスタＭ１がオン状態とされない限りはゼロのまま（所謂インダクタ電流ＩＬの不連続モード）となる。
【００８６】
このように、スイッチングレギュレータ１０２では、インダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達していない場合には、第２スイッチングトランジスタＭ２をオフ状態のままとしている。これにより、スイッチングレギュレータ１０２では、インダクタ電流ＩＬが第２スイッチングトランジスタＭ２を経て逆流することを確実に防止することができる。このため、スイッチングレギュレータ１０２では、狙った通りのインダクタ電流ＩＬの不連続モードが可能となるので、狙った通りに発振周波数を低下させてＶＦＭモードを実現することができる。
【００８７】
このことから、本発明に係る実施例２のスイッチングレギュレータ１０２では、入力端子ＩＮに入力される入力電圧ＶINと出力端子ＯＵＴから出力される出力電圧ＶOUTとの差が小さい場面であっても、インダクタ電流ＩＬが逆流することを確実に防止することができる。これは、以下のことによる。スイッチングレギュレータ１０２では、第１スイッチングトランジスタＭ１がオン状態とされると、インダクタ電流判定コンパレータ２１によりインダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達したか否かを判断している。そのインダクタ電流判定値ＩＬ１は、インダクタ電流判定コンパレータ２１における一定の遅延時間を考慮しつつ、第２スイッチングトランジスタＭ２がオン状態とされた時点でインダクタ電流ＩＬがインダクタ電流検出値ＩＬ２よりも大きくなるように設定されている。このため、インダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達していない場合、第２スイッチングトランジスタＭ２がオン状態とされた時点で、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２よりも小さくなる。そこで、スイッチングレギュレータ１０２では、インダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達していない場合には、第２スイッチングトランジスタＭ２をオフ状態のままとする。換言すると、スイッチングレギュレータ１０２では、インダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達していない場合には、第２スイッチングトランジスタＭ２におけるスイッチング動作を行わない。これにより、スイッチングレギュレータ１０２では、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２に到達していない場面において第２スイッチングトランジスタＭ２がオン状態となることを防止している。このため、スイッチングレギュレータ１０２では、入力電圧ＶINと出力電圧ＶOUTとの差が小さい場面で第１スイッチングトランジスタＭ１をオフ状態とした場合であっても、第２スイッチングトランジスタＭ２をオフ状態としていることから、インダクタ電流ＩＬが逆流することを確実に防止することができる。
【００８８】
また、スイッチングレギュレータ１０２では、インダクタ電流ＩＬの逆流を確実に防止することができることから、発振周波数を狙ったように低下させることができ、ＶＦＭモードを実現することができる。このため、スイッチングレギュレータ１０２では、軽負荷時の効率を向上させることができる。
【００８９】
さらに、スイッチングレギュレータ１０２では、インダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達した場合には、第１スイッチングトランジスタＭ１をオフ状態とした際に、第２スイッチングトランジスタＭ２をオン状態とする。そのインダクタ電流判定値ＩＬ１は、インダクタ電流判定コンパレータ２１における一定の遅延時間を考慮しつつ、第２スイッチングトランジスタＭ２がオン状態とされた時点でインダクタ電流ＩＬがインダクタ電流検出値ＩＬ２よりも大きくなるように設定されている。このため、インダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達した場合、第２スイッチングトランジスタＭ２がオン状態とされた時点で、インダクタ電流ＩＬをインダクタ電流検出値ＩＬ２よりも大きくすることができる。このことから、スイッチングレギュレータ１０２では、インダクタ電流逆流検出コンパレータ１８により第２スイッチングトランジスタＭ２をオフ状態とする動作であっても、インダクタ電流ＩＬの逆流を防止することができる。よって、スイッチングレギュレータ１０２では、オン状態の第２スイッチングトランジスタＭ２を介してインダクタ電流ＩＬを流すことができるとともに、インダクタ電流ＩＬが第２スイッチングトランジスタＭ２を経て逆流することを防止することができる。このため、スイッチングレギュレータ１０２では、全体としての効率を向上させることができる。これは、寄生ダイオードＤ２によるインダクタ電流ＩＬの整流の損失よりも、第２スイッチングトランジスタＭ２のオン状態における抵抗によるインダクタ電流ＩＬの整流の損失の方が小さいことによる。
【００９０】
スイッチングレギュレータ１０２では、入力端子ＩＮと第１スイッチングトランジスタＭ１との間と、スイッチング出力ＬＸと、制御回路１５２と、を架け渡すようにインダクタ電流判定コンパレータ２１を接続するだけでよいので、簡易な構成とすることができ、コストの削減を図ることができる。
【００９１】
スイッチングレギュレータ１０２では、動作監視機構としてのインダクタ電流判定コンパレータ２１からの出力結果（実施例２ではインダクタ電流判定信号ＩＬＯＵＴ）に応じて、制御回路１５２がローサイドドライババッファ回路１７と協働して生成するゲート信号ＮＬＳＩＤＥを変更する。これにより、スイッチングレギュレータ１０２では、第２スイッチングトランジスタＭ２をオン状態とするか、第２スイッチングトランジスタＭ２のオフ状態のままとするか、を変更する。すなわち、スイッチングレギュレータ１０２では、インダクタ電流判定コンパレータ２１（動作監視機構）からの監視結果に基づいて、第２スイッチングトランジスタＭ２におけるスイッチング動作を変更する。このため、スイッチングレギュレータ１０２では、インダクタ電流判定コンパレータ２１を設けるとともに制御回路１５２の設定を変更するのみであるので、簡易な構成とすることができ、コストの削減を図ることができる。
【００９２】
スイッチングレギュレータ１０２では、インダクタ電流判定コンパレータ２１を設ける際に予めインダクタ電流判定値ＩＬ１を設定するだけで良いので、他の構成部品における各種の設定値に柔軟に対応しつつインダクタ電流ＩＬの逆流を確実に防止することができる。このことは、スイッチングレギュレータ１０２における設計の自由度を高めることに大きく貢献することができるとともに、設計を容易なものとすることができ設計の効率化に大きく貢献することができる。
【００９３】
したがって、本発明に係る実施例２のスイッチングレギュレータ１０２では、入力電圧ＶINや出力電圧ＶOUTの条件に関わらず、インダクタＬ１に逆電流が生じることを防止することができ、軽負荷時の効率を向上させることができる。
【実施例３】
【００９４】
次に、本発明の実施例３に係るスイッチングレギュレータ１０３について、図１０から図１２を用いて説明する。この実施例３のスイッチングレギュレータ１０３は、実施例１のスイッチングレギュレータ１０において、さらにオン時間設定回路２２を設けた例である。この実施例３のスイッチングレギュレータ１０３は、基本的な構成は上記した実施例１のスイッチングレギュレータ１０と同様であることから、等しい構成の個所には同じ符号を付し、その詳細な説明は省略する。図１０は、スイッチングレギュレータ１０３の構成を説明するための図１と同様の説明図である。図１１は、入力電圧ＶINと出力電圧ＶOUTとの差があまり小さくない場面におけるスイッチングレギュレータ１０３での各信号の変化（波形）を示すタイミングチャートである。図１２は、入力電圧ＶINと出力電圧ＶOUTとの差が小さい場面におけるスイッチングレギュレータ１０３での各信号の変化（波形）を示すタイミングチャートである。
【００９５】
実施例３のスイッチングレギュレータ１０３では、オン時間判定回路１９に加えてオン時間設定回路２２を設けている。そのオン時間設定回路２２は、第２スイッチングトランジスタＭ２のオン時間、すなわち第２スイッチングトランジスタＭ２のオン状態を維持する時間（オン設定時間Ｔ２）を設定する。オン時間設定回路２２は、制御回路１５３に接続されている。そのオン時間設定回路２２は、第２スイッチングトランジスタＭ２がオン状態とされてから経過した時間を監視し、予め設定されたオン設定時間Ｔ２（図１２等参照）となると、オン設定時間Ｔ２に達した旨を示す設定出力ＦＵＬＬＴＩＭＥ（以下では、単にＦＵＬＬＴＩＭＥともいう）を生成する。そして、オン時間設定回路２２は、生成した設定出力ＦＵＬＬＴＩＭＥを制御回路１５３へと出力する。そのオン設定時間Ｔ２の設定については後述する。
【００９６】
スイッチングレギュレータ１０３では、オン時間設定回路２２を設けたことに伴って、制御回路１５３における動作が変更されている。この制御回路１５３では、実施例１の制御回路１５とは、ローサイドドライババッファ回路１７との協働によるゲート信号ＮＬＳＩＤＥの生成の動作が異なるものとされている。
【００９７】
すなわち、制御回路１５３は、第１スイッチングトランジスタＭ１へのゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとすると、オン時間判定回路１９からの判定出力ＴＩＭＥＯＵＴに拘わらず、ローサイドドライババッファ回路１７と協働してゲート信号ＮＬＳＩＤＥをＬｏｗからＨｉとする。これにより、第２スイッチングトランジスタＭ２は、オン状態となり、ソース−ドレイン間が導通状態となる。
【００９８】
そして、制御回路１５３は、第１スイッチングトランジスタＭ１へのゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとした際のオン時間判定回路１９からの判定出力ＴＩＭＥＯＵＴに基づいて、オフ時間設定機構を選択する。そのオフ時間設定機構は、第２スイッチングトランジスタＭ２をオフ状態とするタイミングを決定するものであり、実施例３では、インダクタ電流逆流検出コンパレータ１８およびオン時間設定回路２２となる。この制御回路１５３は、実施例３では、ゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとした際に、判定出力ＴＩＭＥＯＵＴがＬｏｗであると、オフ時間設定機構としてインダクタ電流逆流検出コンパレータ１８を選択する。また、制御回路１５３は、実施例３では、ゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとした際に、判定出力ＴＩＭＥＯＵＴがＨｉであると、オフ時間設定機構としてオン時間設定回路２２を選択する。
【００９９】
詳細には、制御回路１５３は、ゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとした際に、判定出力ＴＩＭＥＯＵＴがＬｏｗであると、インダクタ電流逆流検出コンパレータ１８からのインダクタ電流逆流検出コンパレータ信号ＩＲＥＶＤＥＴに基づきゲート信号ＰＨＳＩＤＥを生成する。このため、制御回路１５３は、インダクタ電流逆流検出コンパレータ信号ＩＲＥＶＤＥＴがＬｏｗからＨｉとされると、ローサイドドライババッファ回路１７と協働して、一定の遅延時間の後にゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとする。これにより、第２スイッチングトランジスタＭ２は、オフ状態となり、ソース−ドレイン間が遮断状態となる。このことから、制御回路１５３は、判定出力ＴＩＭＥＯＵＴがＬｏｗであると、オフ時間設定機構としてインダクタ電流逆流検出コンパレータ１８を選択したこととなる。
【０１００】
また、制御回路１５３は、ゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとした際に、判定出力ＴＩＭＥＯＵＴがＨｉであると、オン時間設定回路２２からの設定出力ＦＵＬＬＴＩＭＥに基づきゲート信号ＰＨＳＩＤＥを生成する。このため、制御回路１５３は、設定出力ＦＵＬＬＴＩＭＥが入力されると、ローサイドドライババッファ回路１７と協働してゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとする。これにより、第２スイッチングトランジスタＭ２は、オフ状態となり、ソース−ドレイン間が遮断状態となる。このことから、制御回路１５３は、判定出力ＴＩＭＥＯＵＴがＨｉであると、オフ時間設定機構として、オン時間設定回路２２を選択したこととなる。
【０１０１】
このことから、設定出力ＦＵＬＬＴＩＭＥにより示されるオン設定時間Ｔ２は、オン時間判定回路１９からの判定出力ＴＩＭＥＯＵＴがＨｉであるとき、すなわち第１スイッチングトランジスタＭ１が判定時間Ｔ１よりも長い間オン状態とされた場合に用いられる。このため、オン設定時間Ｔ２は、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２に到達していない場面においてオン状態とされた第２スイッチングトランジスタＭ２をオフ状態とするために用いられる。このことから、オン設定時間Ｔ２は、インダクタ電流検出値ＩＬ２よりも小さいインダクタ電流ＩＬがマイナスとならない、すなわちインダクタ電流ＩＬが逆流しない時間とする必要がある。そのオン設定時間Ｔ２は、例えば、降圧型のＤＣ−ＤＣコンバータである実施例３では、次のように設定することができる。第１スイッチングトランジスタＭ１のオン状態とする時間を、実施例２でオフ時間閾値として述べたように、[（出力電圧ＶOUT／入力電圧ＶIN）／（スイッチング周波数ｆｓ）]となるＰＷＭモード時のオン時間に比例係数Ａを乗算した値“[（ＶOUT／ＶIN）／ｆｓ]×Ａ”としたものとする。この場合、インダクタ電流ＩＬが逆流しない範囲で第２スイッチングトランジスタＭ２をオン状態とすることのできる最大の時間は、“[[（ＶIN−ＶOUT）／ＶIN]／ｆｓ]×Ａ”となる。このため、オン設定時間Ｔ２は、“[[（ＶIN−ＶOUT）／ＶIN]／ｆｓ]×Ａ”とすることにより、インダクタ電流ＩＬの逆流を防止しつつ、最も長い間第２スイッチングトランジスタＭ２をオン状態とすることができる。このことから、オン設定時間Ｔ２は、必ずしも一定の値とはならず、条件によって変動する。
【０１０２】
次に、図１０に示す実施例３のスイッチングレギュレータ１０３における特徴的な動作を、各信号の変化（波形）を示すタイミングチャートである図１１および図１２を用いて説明する。なお、この図１１および図１２では、図２および図３と同様に、理解容易のために制御回路１５３よりも上流における各信号の変化（波形）を省略して示している。
【０１０３】
制御回路１５３およびハイサイドドライババッファ回路１６から第１スイッチングトランジスタＭ１へのゲート信号ＰＨＳＩＤＥがＨｉからＬｏｗとなることにより、第１スイッチングトランジスタＭ１がオン状態となる。このため、スイッチング出力ＬＸは、入力電圧ＶINと等しい電位となる。すると、インダクタＬ１に流れるインダクタ電流ＩＬは、“（ＶIN−ＶOUT）／Ｌ”の傾きでゼロから上昇する。
【０１０４】
このとき、オン時間判定回路１９は、ゲート信号ＰＨＳＩＤＥがＨｉからＬｏｗとなった時点から、第１スイッチングトランジスタＭ１がオン状態とされてから経過した時間となるオン時間のカウントを開始する。そして、オン時間判定回路１９は、上述したように、カウントを開始しているオン時間が判定時間Ｔ１（図１２参照）よりも大きくなると判定出力ＴＩＭＥＯＵＴをＬｏｗからＨｉとする。なお、この図１１に示す例では、第１スイッチングトランジスタＭ１のオン時間が判定時間Ｔ１に達する前に、後述するように第１スイッチングトランジスタＭ１がオフ状態とされたので、オン時間判定回路１９は、判定出力ＴＩＭＥＯＵＴをＬｏｗのままとしている。
【０１０５】
その後、インダクタ電流ＩＬが上述したオフ電流閾値となったので、制御回路１５３は、ハイサイドドライババッファ回路１６との協働によりゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとして、第１スイッチングトランジスタＭ１をオフ状態とする。そのとき、制御回路１５３は、ローサイドドライババッファ回路１７との協働により第２スイッチングトランジスタＭ２へのゲート信号ＮＬＳＩＤＥをＬｏｗからＨｉとする。このため、第２スイッチングトランジスタＭ２がオン状態となり、スイッチング出力ＬＸがＧＮＤ（グランドレベル）程度まで下がる。これに加えて、制御回路１５３は、第１スイッチングトランジスタＭ１をオフ状態とするとき、オン時間判定回路１９からの判定出力ＴＩＭＥＯＵＴがＬｏｗであることから、オフ時間設定機構としてインダクタ電流逆流検出コンパレータ１８を選択する。
【０１０６】
すると、インダクタＬ１に流れるインダクタ電流ＩＬは、“−ＶOUT／Ｌ”の傾きで減少する。そして、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２まで減少すると、インダクタ電流逆流検出コンパレータ１８は、制御回路１５３に出力するインダクタ電流逆流検出コンパレータ信号ＩＲＥＶＤＥＴを、一定の遅延時間の後にＬｏｗからＨｉとする。すると、制御回路１５３は、ローサイドドライババッファ回路１７との協働により一定の遅延時間の後に第２スイッチングトランジスタＭ２へのゲート信号ＮＬＳＩＤＥをＨｉからＬｏｗとして、第２スイッチングトランジスタＭ２をオフ状態とする。その後、インダクタ電流ＩＬは、第２スイッチングトランジスタＭ２がオフ状態とされているので、第２スイッチングトランジスタＭ２の寄生ダイオードＤ２を通ってゼロまで減少する。このとき、第２スイッチングトランジスタＭ２がオフ状態であって、寄生ダイオードＤ２で整流されているので、第１スイッチングトランジスタＭ１あるいは第２スイッチングトランジスタＭ２がオン状態とされない限りはインダクタ電流ＩＬがゼロのまま（所謂インダクタ電流ＩＬの不連続モード）となる。
【０１０７】
このように、スイッチングレギュレータ１０３では、オフ時間設定機構としてインダクタ電流逆流検出コンパレータ１８を選択することにより、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２まで減少したことをもってインダクタ電流ＩＬの逆流の兆候を検出する。そして、スイッチングレギュレータ１０３では、その検出に伴って第２スイッチングトランジスタＭ２をオフ状態としている。これにより、スイッチングレギュレータ１０３では、インダクタ電流ＩＬの不連続モードが可能となるので、発振周波数を低下させることができ、ＶＦＭモードを実現することができる。
【０１０８】
次に、図１０に示すスイッチングレギュレータ１０３における特徴的な動作を、図１２のタイミングチャートに従って説明する。
【０１０９】
制御回路１５３およびハイサイドドライババッファ回路１６から第１スイッチングトランジスタＭ１へのゲート信号ＰＨＳＩＤＥがＨｉからＬｏｗとなることにより、第１スイッチングトランジスタＭ１がオン状態となる。このため、スイッチング出力ＬＸは、入力電圧ＶINと等しい電位となる。すると、インダクタＬ１に流れるインダクタ電流ＩＬは、“（ＶIN−ＶOUT）／Ｌ”の傾きでゼロから上昇する。
【０１１０】
このとき、オン時間判定回路１９は、ゲート信号ＰＨＳＩＤＥがＨｉからＬｏｗとなった時点から、第１スイッチングトランジスタＭ１がオン状態とされてから経過した時間となるオン時間のカウントを開始する。そして、オン時間判定回路１９は、カウントを開始しているオン時間が判定時間Ｔ１よりも大きくなると判定出力ＴＩＭＥＯＵＴをＬｏｗからＨｉとする。
【０１１１】
その後、第１スイッチングトランジスタＭ１をオン状態としてからの時間がオフ時間閾値に達したことにより、制御回路１５３は、ハイサイドドライババッファ回路１６との協働によりゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとして、第１スイッチングトランジスタＭ１をオフ状態とする。そのオフ時間閾値は、判定時間Ｔ１よりも長い時間に設定されていることから、オン時間判定回路１９によるオン時間が判定時間Ｔ１よりも長いか否かの判断に影響を及ぼすことはなく、判定出力ＴＩＭＥＯＵＴが上述したようにＨｉとされる。そのとき、制御回路１５３は、ローサイドドライババッファ回路１７との協働により第２スイッチングトランジスタＭ２へのゲート信号ＮＬＳＩＤＥをＬｏｗからＨｉとする。このため、第２スイッチングトランジスタＭ２がオン状態となり、スイッチング出力ＬＸがＧＮＤ（グランドレベル）程度まで下がる。これに加えて、制御回路１５３は、第１スイッチングトランジスタＭ１をオフ状態とするとき、オン時間判定回路１９からの判定出力ＴＩＭＥＯＵＴがＨｉであることから、オフ時間設定機構としてオン時間設定回路２２を選択する。
【０１１２】
そのオン時間設定回路２２は、ゲート信号ＮＬＳＩＤＥがＬｏｗからＨｉとなった時点から、第２スイッチングトランジスタＭ２がオン状態とされてから経過した時間となるオン時間のカウントを開始する。そして、オン時間設定回路２２は、そのカウントがオン設定時間Ｔ２となると設定出力ＦＵＬＬＴＩＭＥを制御回路１５３へと出力する。すると、制御回路１５３は、オン時間設定回路２２から設定出力ＦＵＬＬＴＩＭＥが入力されたので、ローサイドドライババッファ回路１７と協働して第２スイッチングトランジスタＭ２へのゲート信号ＮＬＳＩＤＥをＨｉからＬｏｗとする。これにより、第２スイッチングトランジスタＭ２は、オフ状態となる。このとき、オン設定時間Ｔ２が上記したように設定されていることから、インダクタ電流ＩＬはゼロには達していない。その後、インダクタ電流ＩＬは、第２スイッチングトランジスタＭ２がオフ状態とされているので、第２スイッチングトランジスタＭ２の寄生ダイオードＤ２を通ってゼロまで減少する。このとき、第２スイッチングトランジスタＭ２がオフ状態であって、寄生ダイオードＤ２で整流されているので、第１スイッチングトランジスタＭ１あるいは第２スイッチングトランジスタＭ２がオン状態とされない限りはインダクタ電流ＩＬがゼロのまま（所謂インダクタ電流ＩＬの不連続モード）となる。
【０１１３】
このように、スイッチングレギュレータ１０３では、オフ時間設定機構としてオン時間設定回路２２を選択することにより、第２スイッチングトランジスタＭ２がオン状態とされてオン設定時間Ｔ２が経過したことをもって第２スイッチングトランジスタＭ２をオフ状態としている。これにより、スイッチングレギュレータ１０３では、インダクタ電流ＩＬが逆流することを確実に防止することができる。このため、スイッチングレギュレータ１０３では、狙った通りのインダクタ電流ＩＬの不連続モードが可能となるので、狙った通りに発振周波数を低下させてＶＦＭモードを実現することができる。
【０１１４】
このことから、本発明に係る実施例３のスイッチングレギュレータ１０３では、入力端子ＩＮに入力される入力電圧ＶINと出力端子ＯＵＴから出力される出力電圧ＶOUTとの差が小さい場面であっても、インダクタ電流ＩＬが逆流することを確実に防止することができる。これは、以下のことによる。スイッチングレギュレータ１０３では、インダクタＬ１に流れるインダクタ電流ＩＬは、第１スイッチングトランジスタＭ１がオン状態とされた時点から、“（ＶIN−ＶOUT）／Ｌ”の傾きでゼロから上昇する。このため、インダクタ電流ＩＬは、入力電圧ＶINと出力電圧ＶOUTとの差が小さい場面では、当該差が大きい場合と比較して、上昇の速度が緩やかとなり、上述したオフ電流閾値となるまでにかなりの時間を要することとなる。そこで、スイッチングレギュレータ１０３では、第１スイッチングトランジスタＭ１が判定時間Ｔ１よりも長い間オン状態とされた場合には、オフ時間設定機構としてオン時間設定回路２２を選択する。すなわち、スイッチングレギュレータ１０３では、第１スイッチングトランジスタＭ１が判定時間Ｔ１よりも長い間オン状態とされた場合には、第２スイッチングトランジスタＭ２をオン設定時間Ｔ２だけオン状態とした後にオフ状態とする。これにより、スイッチングレギュレータ１０３では、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２に到達していない場面において、第２スイッチングトランジスタＭ２をオン設定時間Ｔ２だけオン状態とした後に当該第２スイッチングトランジスタＭ２をオフ状態とすることでインダクタ電流ＩＬの逆流を防止する。このため、スイッチングレギュレータ１０３では、入力電圧ＶINと出力電圧ＶOUTとの差が小さい場面で第１スイッチングトランジスタＭ１をオフ状態とした場合であっても、インダクタ電流ＩＬが逆流する前に第２スイッチングトランジスタＭ２をオフ状態とすることができ、インダクタ電流ＩＬが逆流することを確実に防止することができる。
【０１１５】
また、スイッチングレギュレータ１０３では、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２に到達していない場面において、第２スイッチングトランジスタＭ２をオン設定時間Ｔ２だけオン状態とした後に当該第２スイッチングトランジスタＭ２をオフ状態とする。そのオン設定時間Ｔ２は、インダクタ電流ＩＬの逆流を防止しつつ、最も長い間第２スイッチングトランジスタＭ２をオン状態とすることを可能とすべく設定している。このため、スイッチングレギュレータ１０３では、入力電圧ＶINと出力電圧ＶOUTとの差が小さい場面であっても、インダクタ電流ＩＬの逆流を防止しつつ、可能な限り第２スイッチングトランジスタＭ２をオン状態とすることができる。ここで、寄生ダイオードＤ２によるインダクタ電流ＩＬの整流の損失よりも、第２スイッチングトランジスタＭ２のオン状態における抵抗によるインダクタ電流ＩＬの整流の損失の方が小さい。このことから、スイッチングレギュレータ１０３では、入力電圧ＶINと出力電圧ＶOUTとの差が小さい場面における効率をより向上させることができ、全体としての効率をより向上させることができる。
【０１１６】
さらに、スイッチングレギュレータ１０３では、インダクタ電流ＩＬの逆流を確実に防止することができることから、発振周波数を狙ったように低下させることができ、ＶＦＭモードを実現することができる。このため、スイッチングレギュレータ１０３では、軽負荷時の効率を向上させることができる。
【０１１７】
スイッチングレギュレータ１０３では、第１スイッチングトランジスタＭ１のオン状態が判定時間Ｔ１よりも短い場合には、オフ時間設定機構としてインダクタ電流逆流検出コンパレータ１８を選択する。すなわち、スイッチングレギュレータ１０３では、第１スイッチングトランジスタＭ１が判定時間Ｔ１よりも短い間だけオン状態とされた場合には、オン状態とした第２スイッチングトランジスタＭ２を、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２まで減少したことをもってオフ状態とする。ここで、スイッチングレギュレータ１０３では、第１スイッチングトランジスタＭ１のオン状態が判定時間Ｔ１となる前にオフ状態としたことは、インダクタ電流ＩＬがオフ電流閾値となったことを意味している。このため、スイッチングレギュレータ１０３では、第２スイッチングトランジスタＭ２がオン状態とされた時点で、インダクタ電流ＩＬをインダクタ電流検出値ＩＬ２よりも大きくすることができる。このことから、スイッチングレギュレータ１０３では、インダクタ電流逆流検出コンパレータ１８により第２スイッチングトランジスタＭ２をオフ状態とする動作であっても、インダクタ電流ＩＬの逆流を防止することができる。よって、スイッチングレギュレータ１０３では、オン状態の第２スイッチングトランジスタＭ２を介してインダクタ電流ＩＬを流すことができるとともに、インダクタ電流ＩＬが第２スイッチングトランジスタＭ２を経て逆流することを防止することができる。このため、スイッチングレギュレータ１０３では、全体としての効率を向上させることができる。これは、寄生ダイオードＤ２によるインダクタ電流ＩＬの整流の損失よりも、第２スイッチングトランジスタＭ２のオン状態における抵抗によるインダクタ電流ＩＬの整流の損失の方が小さいことによる。
【０１１８】
スイッチングレギュレータ１０３では、ハイサイドドライババッファ回路１６および第１スイッチングトランジスタＭ１の間と制御回路１５３とを架け渡すように動作監視機構としてのオン時間判定回路１９を接続するとともにオン時間設定回路２２を設けるだけでよいので、簡易な構成とすることができ、コストの削減を図ることができる。
【０１１９】
スイッチングレギュレータ１０３では、動作監視機構としてのオン時間判定回路１９からの出力結果（実施例３では判定出力ＴＩＭＥＯＵＴ）に応じて、制御回路１５３が第２スイッチングトランジスタＭ２をオフ状態とするオフ時間設定機構を選択する。これにより、スイッチングレギュレータ１０３では、オン状態とした第２スイッチングトランジスタＭ２をオフ状態とするタイミングを変更する。すなわち、スイッチングレギュレータ１０３では、オン時間判定回路１９（動作監視機構）からの監視結果に基づいて、第２スイッチングトランジスタＭ２におけるスイッチング動作を変更する。このため、スイッチングレギュレータ１０３では、オン時間判定回路１９およびオン時間設定回路２２を設けるとともに制御回路１５３の設定を変更するのみであるので、簡易な構成とすることができ、コストの削減を図ることができる。
【０１２０】
スイッチングレギュレータ１０３では、オン時間判定回路１９において予め判定時間Ｔ１を設定するとともに、オン時間設定回路２２において予めオン設定時間Ｔ２を設定するだけで良いので、他の構成部品における各種の設定値に柔軟に対応しつつインダクタ電流ＩＬの逆流を確実に防止することができる。このことは、スイッチングレギュレータ１０３における設計の自由度を高めることに大きく貢献することができるとともに、設計を容易なものとすることができ設計の効率化に大きく貢献することができる。
【０１２１】
したがって、本発明に係る実施例３のスイッチングレギュレータ１０３では、入力電圧ＶINや出力電圧ＶOUTの条件に関わらず、インダクタＬ１に逆電流が生じることを防止することができ、軽負荷時の効率を向上させることができる。
【実施例４】
【０１２２】
次に、本発明の実施例４に係るスイッチングレギュレータ１０４について、図１３から図１５を用いて説明する。この実施例４のスイッチングレギュレータ１０４は、実施例２のスイッチングレギュレータ１０２において、さらに実施例３のスイッチングレギュレータ１０３と同様のオン時間設定回路２２を設けた例である。この実施例４のスイッチングレギュレータ１０４は、基本的な構成は上記した実施例２のスイッチングレギュレータ１０２と同様であることから、等しい構成の個所には同じ符号を付し、その詳細な説明は省略する。また、このスイッチングレギュレータ１０４のオン時間設定回路２２は、実施例３と同様であることから、同じ符号を付して詳細な説明は省略する。図１３は、スイッチングレギュレータ１０４の構成を説明するための図１と同様の説明図である。図１４は、入力電圧ＶINと出力電圧ＶOUTとの差があまり小さくない場面におけるスイッチングレギュレータ１０４での各信号の変化（波形）を示すタイミングチャートである。図１５は、入力電圧ＶINと出力電圧ＶOUTとの差が小さい場面におけるスイッチングレギュレータ１０４での各信号の変化（波形）を示すタイミングチャートである。
【０１２３】
実施例４のスイッチングレギュレータ１０４では、インダクタ電流判定コンパレータ２１に加えてオン時間設定回路２２を設けている。そのオン時間設定回路２２は、第２スイッチングトランジスタＭ２のオン時間を設定すべく制御回路１５４に接続されている。オン時間設定回路２２は、第２スイッチングトランジスタＭ２がオン状態とされてから経過した時間を監視し、予め設定されたオン設定時間Ｔ２（図１５参照）となると、オン設定時間Ｔ２に達した旨を示す設定出力ＦＵＬＬＴＩＭＥを生成して制御回路１５４へと出力する。その設定出力ＦＵＬＬＴＩＭＥにより示されるオン設定時間Ｔ２は、実施例４では、実施例３と同様に“[[（ＶIN−ＶOUT）／ＶIN]／ｆｓ]×Ａ”としている。
【０１２４】
スイッチングレギュレータ１０４では、オン時間設定回路２２を設けたことに伴って、制御回路１５４における動作が変更されている。この制御回路１５４では、実施例２の制御回路１５２とは、ローサイドドライババッファ回路１７との協働によるゲート信号ＮＬＳＩＤＥの生成の動作が異なるものとされている。
【０１２５】
すなわち、制御回路１５４は、第１スイッチングトランジスタＭ１へのゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとすると、インダクタ電流判定コンパレータ２１からのインダクタ電流判定信号ＩＬＯＵＴに拘わらず、ローサイドドライババッファ回路１７と協働してゲート信号ＮＬＳＩＤＥをＬｏｗからＨｉとする。これにより、第２スイッチングトランジスタＭ２は、オン状態となり、ソース−ドレイン間が導通状態となる。
【０１２６】
そして、制御回路１５４は、第１スイッチングトランジスタＭ１へのゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとした際のインダクタ電流判定コンパレータ２１からのインダクタ電流判定信号ＩＬＯＵＴに基づいて、オフ時間設定機構を選択する。そのオフ時間設定機構は、第２スイッチングトランジスタＭ２をオフ状態とするタイミングを決定するものであり、実施例４では、インダクタ電流逆流検出コンパレータ１８およびオン時間設定回路２２となる。この制御回路１５４は、実施例４では、ゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとした際に、インダクタ電流判定信号ＩＬＯＵＴがＨｉであると、オフ時間設定機構としてインダクタ電流逆流検出コンパレータ１８を選択する。また、制御回路１５４は、実施例４では、ゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとした際に、インダクタ電流判定信号ＩＬＯＵＴがＬｏｗであると、オフ時間設定機構としてオン時間設定回路２２を選択する。
【０１２７】
詳細には、制御回路１５４は、ゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとした際に、インダクタ電流判定信号ＩＬＯＵＴがＨｉであると、インダクタ電流逆流検出コンパレータ１８からのインダクタ電流逆流検出コンパレータ信号ＩＲＥＶＤＥＴに基づきゲート信号ＰＨＳＩＤＥを生成する。このため、制御回路１５４は、インダクタ電流逆流検出コンパレータ信号ＩＲＥＶＤＥＴがＬｏｗからＨｉとされると、ローサイドドライババッファ回路１７と協働して、一定の遅延時間の後にゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとする。これにより、第２スイッチングトランジスタＭ２は、オフ状態となり、ソース−ドレイン間が遮断状態となる。このことから、制御回路１５４は、インダクタ電流判定信号ＩＬＯＵＴがＨｉであると、オフ時間設定機構としてインダクタ電流逆流検出コンパレータ１８を選択したこととなる。
【０１２８】
また、制御回路１５４は、ゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとした際に、インダクタ電流判定信号ＩＬＯＵＴがＬｏｗであると、オン時間設定回路２２からの設定出力ＦＵＬＬＴＩＭＥに基づきゲート信号ＰＨＳＩＤＥを生成する。このため、制御回路１５４は、設定出力ＦＵＬＬＴＩＭＥが入力されると、ローサイドドライババッファ回路１７と協働してゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとする。これにより、第２スイッチングトランジスタＭ２は、オフ状態となり、ソース−ドレイン間が遮断状態となる。このことから、制御回路１５４は、インダクタ電流判定信号ＩＬＯＵＴがＬｏｗであると、オフ時間設定機構としてオン時間設定回路２２を選択したこととなる。
【０１２９】
次に、図１３に示す実施例４のスイッチングレギュレータ１０４における特徴的な動作を、各信号の変化（波形）を示すタイミングチャートである図１４および図１５を用いて説明する。なお、この図１４および図１５では、図２および図３と同様に、理解容易のために制御回路１５４よりも上流における各信号の変化（波形）を省略して示している。
【０１３０】
制御回路１５４およびハイサイドドライババッファ回路１６から第１スイッチングトランジスタＭ１へのゲート信号ＰＨＳＩＤＥがＨｉからＬｏｗとなることにより、第１スイッチングトランジスタＭ１がオン状態となる。このため、スイッチング出力ＬＸは、入力電圧ＶINと等しい電位となる。すると、インダクタＬ１に流れるインダクタ電流ＩＬは、“（ＶIN−ＶOUT）／Ｌ”の傾きでゼロから上昇する。
【０１３１】
この第１スイッチングトランジスタＭ１がオン状態であるとき、インダクタ電流判定コンパレータ２１は、インダクタＬ１に流れるインダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達したか否かを監視している。そして、インダクタ電流判定コンパレータ２１は、達しない間はインダクタ電流判定信号ＩＬＯＵＴをＬｏｗのままとし、達するとインダクタ電流判定信号ＩＬＯＵＴをＬｏｗからＨｉとする。この図１４に示す例では、インダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達したので、インダクタ電流判定コンパレータ２１は、その達した時点から一定の遅延時間の後にインダクタ電流判定信号ＩＬＯＵＴをＬｏｗからＨｉとする。
【０１３２】
その後、第１スイッチングトランジスタＭ１をオン状態としてからの時間がオフ時間閾値に達したので、制御回路１５４は、ハイサイドドライババッファ回路１６との協働によりゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとする。これにより、第１スイッチングトランジスタＭ１がオフ状態となる。このとき、制御回路１５４は、ローサイドドライババッファ回路１７との協働により第２スイッチングトランジスタＭ２へのゲート信号ＮＬＳＩＤＥをＬｏｗからＨｉとする。このため、第２スイッチングトランジスタＭ２がオン状態となり、スイッチング出力ＬＸがＧＮＤ（グランドレベル）程度まで下がる。これに加えて、制御回路１５４は、第１スイッチングトランジスタＭ１をオフ状態とするとき、インダクタ電流判定コンパレータ２１からのインダクタ電流判定信号ＩＬＯＵＴがＨｉであることから、オフ時間設定機構としてインダクタ電流逆流検出コンパレータ１８を選択する。
【０１３３】
すると、インダクタＬ１に流れるインダクタ電流ＩＬは、“−ＶOUT／Ｌ”の傾きで減少する。そして、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２まで減少すると、インダクタ電流逆流検出コンパレータ１８は、制御回路１５４に出力するインダクタ電流逆流検出コンパレータ信号ＩＲＥＶＤＥＴを、一定の遅延時間の後にＬｏｗからＨｉとする。すると、制御回路１５４は、ローサイドドライババッファ回路１７との協働により一定の遅延時間の後に第２スイッチングトランジスタＭ２へのゲート信号ＮＬＳＩＤＥをＨｉからＬｏｗとして、第２スイッチングトランジスタＭ２をオフ状態とする。その後、インダクタ電流ＩＬは、第２スイッチングトランジスタＭ２がオフ状態とされているので、第２スイッチングトランジスタＭ２の寄生ダイオードＤ２を通ってゼロまで減少する。このとき、第２スイッチングトランジスタＭ２がオフ状態であって、寄生ダイオードＤ２で整流されているので、第１スイッチングトランジスタＭ１あるいは第２スイッチングトランジスタＭ２がオン状態とされない限りはインダクタ電流ＩＬがゼロのまま（所謂インダクタ電流ＩＬの不連続モード）となる。
【０１３４】
このように、スイッチングレギュレータ１０４では、オフ時間設定機構としてインダクタ電流逆流検出コンパレータ１８を選択することにより、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２まで減少したことをもってインダクタ電流ＩＬの逆流の兆候を検出する。そして、スイッチングレギュレータ１０４では、その検出に伴って第２スイッチングトランジスタＭ２をオフ状態としている。これにより、スイッチングレギュレータ１０４では、インダクタ電流ＩＬの不連続モードが可能となるので、発振周波数を低下させることができ、ＶＦＭモードを実現することができる。
【０１３５】
次に、図１３に示すスイッチングレギュレータ１０４における特徴的な動作を、図１５のタイミングチャートに従って説明する。
【０１３６】
制御回路１５４およびハイサイドドライババッファ回路１６から第１スイッチングトランジスタＭ１へのゲート信号ＰＨＳＩＤＥがＨｉからＬｏｗとなることにより、第１スイッチングトランジスタＭ１がオン状態となる。このため、スイッチング出力ＬＸは、入力電圧ＶINと等しい電位となる。すると、インダクタＬ１に流れるインダクタ電流ＩＬは、“（ＶIN−ＶOUT）／Ｌ”の傾きでゼロから上昇する。
【０１３７】
この第１スイッチングトランジスタＭ１がオン状態であるとき、インダクタ電流判定コンパレータ２１は、インダクタＬ１に流れるインダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達したか否かを監視している。そして、インダクタ電流判定コンパレータ２１は、達しない間はインダクタ電流判定信号ＩＬＯＵＴをＬｏｗのままとし、達するとインダクタ電流判定信号ＩＬＯＵＴをＬｏｗからＨｉとする。この図１５に示す例では、インダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達していないので、インダクタ電流判定コンパレータ２１は、インダクタ電流判定信号ＩＬＯＵＴをＬｏｗのままとする。
【０１３８】
その後、第１スイッチングトランジスタＭ１をオン状態としてからの時間がオフ時間閾値に達したことにより、制御回路１５４は、ハイサイドドライババッファ回路１６との協働によりゲート信号ＰＨＳＩＤＥをＬｏｗからＨｉとして、第１スイッチングトランジスタＭ１をオフ状態とする。このとき、制御回路１５４は、ローサイドドライババッファ回路１７との協働により第２スイッチングトランジスタＭ２へのゲート信号ＮＬＳＩＤＥをＬｏｗからＨｉとする。このため、第２スイッチングトランジスタＭ２がオン状態となり、スイッチング出力ＬＸがＧＮＤ（グランドレベル）程度まで下がる。これに加えて、制御回路１５４は、第１スイッチングトランジスタＭ１をオフ状態とするとき、インダクタ電流判定コンパレータ２１からのインダクタ電流判定信号ＩＬＯＵＴがＬｏｗであることから、オフ時間設定機構としてオン時間設定回路２２を選択する。
【０１３９】
そのオン時間設定回路２２は、ゲート信号ＮＬＳＩＤＥがＬｏｗからＨｉとなった時点から、第２スイッチングトランジスタＭ２がオン状態とされてから経過した時間となるオン時間のカウントを開始する。そして、オン時間設定回路２２は、そのカウントがオン設定時間Ｔ２となると設定出力ＦＵＬＬＴＩＭＥを制御回路１５４へと出力する。すると、制御回路１５４は、オン時間設定回路２２から設定出力ＦＵＬＬＴＩＭＥが入力されたので、ローサイドドライババッファ回路１７と協働して第２スイッチングトランジスタＭ２へのゲート信号ＮＬＳＩＤＥをＨｉからＬｏｗとする。これにより、第２スイッチングトランジスタＭ２は、オフ状態となる。このとき、オン設定時間Ｔ２が上記したように設定されていることから、インダクタ電流ＩＬはゼロには達していない。その後、インダクタ電流ＩＬは、第２スイッチングトランジスタＭ２がオフ状態とされているので、第２スイッチングトランジスタＭ２の寄生ダイオードＤ２を通ってゼロまで減少する。このとき、第２スイッチングトランジスタＭ２がオフ状態であって、寄生ダイオードＤ２で整流されているので、第１スイッチングトランジスタＭ１あるいは第２スイッチングトランジスタＭ２がオン状態とされない限りはインダクタ電流ＩＬがゼロのまま（所謂インダクタ電流ＩＬの不連続モード）となる。
【０１４０】
このように、スイッチングレギュレータ１０４では、オフ時間設定機構としてオン時間設定回路２２を選択することにより、第２スイッチングトランジスタＭ２がオン状態とされてオン設定時間Ｔ２が経過したことをもって第２スイッチングトランジスタＭ２をオフ状態としている。これにより、スイッチングレギュレータ１０４では、インダクタ電流ＩＬが逆流することを確実に防止することができる。このため、スイッチングレギュレータ１０４では、狙った通りのインダクタ電流ＩＬの不連続モードが可能となるので、狙った通りに発振周波数を低下させてＶＦＭモードを実現することができる。
【０１４１】
このことから、本発明に係る実施例４のスイッチングレギュレータ１０４では、入力端子ＩＮに入力される入力電圧ＶINと出力端子ＯＵＴから出力される出力電圧ＶOUTとの差が小さい場面であっても、インダクタ電流ＩＬが逆流することを確実に防止することができる。これは、以下のことによる。スイッチングレギュレータ１０４では、第１スイッチングトランジスタＭ１がオン状態とされると、インダクタ電流判定コンパレータ２１によりインダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達したか否かを判断している。そのインダクタ電流判定値ＩＬ１は、インダクタ電流判定コンパレータ２１における一定の遅延時間を考慮しつつ、第２スイッチングトランジスタＭ２がオン状態とされた時点でインダクタ電流ＩＬがインダクタ電流検出値ＩＬ２よりも大きくなるように設定されている。このため、インダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達していない場合、第２スイッチングトランジスタＭ２がオン状態とされた時点で、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２よりも小さくなる。そこで、スイッチングレギュレータ１０４では、インダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達していない場合には、オフ時間設定機構としてオン時間設定回路２２を選択する。すなわち、スイッチングレギュレータ１０４では、インダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達していない場合には、第２スイッチングトランジスタＭ２をオン設定時間Ｔ２だけオン状態とした後にオフ状態とする。これにより、スイッチングレギュレータ１０４では、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２に到達していない場面において、第２スイッチングトランジスタＭ２をオン設定時間Ｔ２だけオン状態とした後に当該第２スイッチングトランジスタＭ２をオフ状態とすることでインダクタ電流ＩＬの逆流を防止する。このため、スイッチングレギュレータ１０４では、入力電圧ＶINと出力電圧ＶOUTとの差が小さい場面で第１スイッチングトランジスタＭ１をオフ状態とした場合であっても、インダクタ電流ＩＬが逆流する前に第２スイッチングトランジスタＭ２をオフ状態とすることができ、インダクタ電流ＩＬが逆流することを確実に防止することができる。
【０１４２】
また、スイッチングレギュレータ１０４では、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２に到達していない場面において、第２スイッチングトランジスタＭ２をオン設定時間Ｔ２だけオン状態とした後に当該第２スイッチングトランジスタＭ２をオフ状態とする。そのオン設定時間Ｔ２は、インダクタ電流ＩＬの逆流を防止しつつ、最も長い間第２スイッチングトランジスタＭ２をオン状態とすることを可能とすべく設定している。このため、スイッチングレギュレータ１０４では、入力電圧ＶINと出力電圧ＶOUTとの差が小さい場面であっても、インダクタ電流ＩＬの逆流を防止しつつ、可能な限り第２スイッチングトランジスタＭ２をオン状態とすることができる。ここで、寄生ダイオードＤ２によるインダクタ電流ＩＬの整流の損失よりも、第２スイッチングトランジスタＭ２のオン状態における抵抗によるインダクタ電流ＩＬの整流の損失の方が小さい。このことから、スイッチングレギュレータ１０４では、入力電圧ＶINと出力電圧ＶOUTとの差が小さい場面における効率をより向上させることができ、全体としての効率をより向上させることができる。
【０１４３】
さらに、スイッチングレギュレータ１０４では、インダクタ電流ＩＬの逆流を確実に防止することができることから、発振周波数を狙ったように低下させることができ、ＶＦＭモードを実現することができる。このため、スイッチングレギュレータ１０４では、軽負荷時の効率を向上させることができる。
【０１４４】
スイッチングレギュレータ１０４では、インダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達した場合には、オフ時間設定機構としてインダクタ電流逆流検出コンパレータ１８を選択する。すなわち、スイッチングレギュレータ１０４では、インダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達した場合には、オン状態とした第２スイッチングトランジスタＭ２を、インダクタ電流ＩＬがインダクタ電流検出値ＩＬ２まで減少したことをもってオフ状態とする。そのインダクタ電流判定値ＩＬ１は、インダクタ電流判定コンパレータ２１における一定の遅延時間を考慮しつつ、第２スイッチングトランジスタＭ２がオン状態とされた時点でインダクタ電流ＩＬがインダクタ電流検出値ＩＬ２よりも大きくなるように設定されている。このため、インダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達した場合、第２スイッチングトランジスタＭ２がオン状態とされた時点で、インダクタ電流ＩＬをインダクタ電流検出値ＩＬ２よりも大きくすることができる。このことから、スイッチングレギュレータ１０４では、インダクタ電流逆流検出コンパレータ１８により第２スイッチングトランジスタＭ２をオフ状態とする動作であっても、インダクタ電流ＩＬの逆流を防止することができる。よって、スイッチングレギュレータ１０４では、オン状態の第２スイッチングトランジスタＭ２を介してインダクタ電流ＩＬを流すことができるとともに、インダクタ電流ＩＬが第２スイッチングトランジスタＭ２を経て逆流することを防止することができる。このため、スイッチングレギュレータ１０４では、全体としての効率を向上させることができる。これは、寄生ダイオードＤ２によるインダクタ電流ＩＬの整流の損失よりも、第２スイッチングトランジスタＭ２のオン状態における抵抗によるインダクタ電流ＩＬの整流の損失の方が小さいことによる。
【０１４５】
スイッチングレギュレータ１０４では、入力端子ＩＮと第１スイッチングトランジスタＭ１との間と、スイッチング出力ＬＸと、制御回路１５４と、を架け渡すように動作監視機構としてのインダクタ電流判定コンパレータ２１を接続するとともにオン時間設定回路２２を設けるだけでよいので、簡易な構成とすることができ、コストの削減を図ることができる。
【０１４６】
スイッチングレギュレータ１０４では、動作監視機構としてのインダクタ電流判定コンパレータ２１からの出力結果（実施例４ではインダクタ電流判定信号ＩＬＯＵＴ）に応じて、制御回路１５４が第２スイッチングトランジスタＭ２をオフ状態とするオフ時間設定機構を選択する。これにより、スイッチングレギュレータ１０４では、オン状態とした第２スイッチングトランジスタＭ２をオフ状態とするタイミングを変更する。すなわち、スイッチングレギュレータ１０４では、インダクタ電流判定コンパレータ２１（動作監視機構）からの監視結果に基づいて、第２スイッチングトランジスタＭ２におけるスイッチング動作を変更する。このため、スイッチングレギュレータ１０４では、インダクタ電流判定コンパレータ２１およびオン時間設定回路２２を設けるとともに制御回路１５４の設定を変更するのみであるので、簡易な構成とすることができ、コストの削減を図ることができる。
【０１４７】
スイッチングレギュレータ１０４では、インダクタ電流判定コンパレータ２１を設ける際に予めインダクタ電流判定値ＩＬ１を設定するとともに、オン時間設定回路２２において予めオン設定時間Ｔ２を設定するだけで良いので、他の構成部品における各種の設定値に柔軟に対応しつつインダクタ電流ＩＬの逆流を確実に防止することができる。このことは、スイッチングレギュレータ１０４における設計の自由度を高めることに大きく貢献することができるとともに、設計を容易なものとすることができ設計の効率化に大きく貢献することができる。
【０１４８】
したがって、本発明に係る実施例４のスイッチングレギュレータ１０４では、入力電圧ＶINや出力電圧ＶOUTの条件に関わらず、インダクタＬ１に逆電流が生じることを防止することができ、軽負荷時の効率を向上させることができる。
【０１４９】
なお、上記した各実施例では、本発明に係るスイッチングレギュレータの一例としてのスイッチングレギュレータ１０、１０２、１０３、１０４について説明したが、入力された電圧を、対を為す第１スイッチング素子および第２スイッチング素子をスイッチングすることにより所定の定電圧に変換して、出力するスイッチングレギュレータであって、前記第１スイッチング素子における動作状態を監視する動作監視機構を備え、前記動作監視機構による監視結果に基づいて前記第２スイッチング素子におけるスイッチング動作を変更するスイッチングレギュレータであればよく、上記した各実施例に限定されるものではない。
【０１５０】
また、上記した各実施例では、第１スイッチング素子を第１スイッチングトランジスタＭ１（寄生ダイオードＤ１を含む）で構成し、第２スイッチング素子を第２スイッチングトランジスタＭ２（寄生ダイオードＤ２を含む）で構成して、両スイッチング素子で対を為すものとしていた。しかしながら、少なくともスイッチング動作が可能な電子部品（素子）と整流が可能な電子部品（整流素子）とを含んで２つのスイッチング素子を構成し、両スイッチング素子で対を為すものとするものであれば、他の構成であってもよく、上記した各実施例の構成に限定されるものではない。その他の構成としては、例えば、第１スイッチングトランジスタＭ１（第２スイッチングトランジスタＭ２）と並列してダイオード等の整流素子を設けてスイッチング素子を構成することや、電界効果トランジスタに替えてバイポーラトランジスタを用いてスイッチング素子を構成することや、スイッチング動作が可能な電子部品（素子）や整流が可能な電子部品（整流素子）の個数を変更して直列もしくは並列に適宜接続してスイッチング素子を構成すること等があげられる。
【０１５１】
さらに、上記した各実施例では、第１スイッチング素子（第１スイッチングトランジスタＭ１）が、ゲート信号ＰＨＳＩＤＥがＬｏｗとなるとＯＮ状態となりＨｉとなるとＯＦＦ状態となるものとされていた。しかしながら、第１スイッチング素子（第１スイッチングトランジスタＭ１）は、ＨｉとなるとＯＮ状態となりＬｏｗとなるとＯＦＦ状態となるものであってもよく、上記した各実施例に限定されるものではない。
【０１５２】
上記した各実施例では、第２スイッチング素子（第２スイッチングトランジスタＭ２）が、ゲート信号ＮＬＳＩＤＥがＨｉとなるとＯＮ状態となりＬｏｗとなるとＯＦＦ状態となるものとされていた。しかしながら、第２スイッチング素子（第２スイッチングトランジスタＭ２）は、ＬｏｗとなるとＯＮ状態となりＨｉとなるとＯＦＦ状態となるものであってもよく、上記した各実施例に限定されるものではない。
【０１５３】
上記した実施例１から実施例４では、動作監視機構としてオン時間判定回路１９またはインダクタ電流判定コンパレータ２１を設けていた。しかしながら、動作監視機構は、インダクタ電流逆流検出コンパレータ１８による第２スイッチングトランジスタＭ２をオフ状態とする動作ではインダクタ電流ＩＬが逆流してしまう兆候を検出すべく第１スイッチングトランジスタＭ１の動作状態を監視するものであればよい。このため、動作監視機構は、上記した実施例１から実施例４に限定されるものではない。
【０１５４】
上記した実施例１および実施例３では、動作監視機構としてのオン時間判定回路１９が、ゲート信号ＰＨＳＩＤＥがＨｉからＬｏｗとされた時点からカウントを開始したオン時間が判定時間Ｔ１よりも大きくなると判定出力ＴＩＭＥＯＵＴをＬｏｗからＨｉとしていた。しかしながら、動作監視機構としてのオン時間判定回路１９は、上記オン時間が判定時間Ｔ１よりも大きくなると判定出力ＴＩＭＥＯＵＴをＨｉからＬｏｗとするものであってもよく、上記した実施例１および実施例３に限定されるものではない。
【０１５５】
上記した実施例２および実施例４では、動作監視機構としてのインダクタ電流判定コンパレータ２１が、インダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達するとインダクタ電流判定信号ＩＬＯＵＴをＬｏｗからＨｉとしていた。しかしながら、動作監視機構としてのインダクタ電流判定コンパレータ２１は、インダクタ電流ＩＬがインダクタ電流判定値ＩＬ１に達するとインダクタ電流判定信号ＩＬＯＵＴをＨｉからＬｏｗとするものであってもよく、上記した実施例２および実施例４に限定されるものではない。
【０１５６】
上記した実施例３および実施例４では、第２スイッチングトランジスタＭ２をオフ状態とするタイミングを決定するオフ時間設定機構としてインダクタ電流逆流検出コンパレータ１８およびオン時間設定回路２２を設けていた。しかしながら、オフ時間設定機構は、動作監視機構による第１スイッチングトランジスタＭ１の動作状態の監視結果に基づいて第２スイッチングトランジスタＭ２におけるスイッチング動作の変更を可能とすべく複数設けられていればよい。このため、オフ時間設定機構は、上記した実施例３および実施例４に限定されるものではない。
【０１５７】
上記した実施例３および実施例４では、オン時間設定回路２２におけるオン設定時間Ｔ２を“[[（ＶIN−ＶOUT）／ＶIN]／ｆｓ]×Ａ”としていた。しかしながら、オン設定時間Ｔ２は、インダクタ電流ＩＬが逆流しない時間とするものであればよく、上記した実施例３および実施例４に限定されるものではない。
【０１５８】
以上、本発明のスイッチングレギュレータを各実施例に基づき説明してきたが、具体的な構成については各実施例に限られるものではなく、本発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。
【符号の説明】
【０１５９】
１０、１０２、１０３、１０４  スイッチングレギュレータ
１８  （オフ時間設定機構の一例としての）インダクタ電流逆流検出コンパレータ
１９  オン時間判定回路
２１  （インダクタ電流判定回路の一例としての）インダクタ電流判定コンパレータ
２２  オン時間設定回路
Ｃ１  コンデンサ
Ｄ１  （一例として第１スイッチング素子を構成する）寄生ダイオード
Ｄ２  （一例として第２スイッチング素子を構成する）寄生ダイオード
ＩＮ  入力端子
Ｌ１  インダクタ
Ｍ１  （一例として第１スイッチング素子を構成する）第１スイッチングトランジスタ
Ｍ２  （一例として第２スイッチング素子を構成する）第２スイッチングトランジスタ
ＯＵＴ  出力端子
Ｔ１  判定時間
Ｔ２  オン設定時間
ＶIN  入力電圧
ＶOUT  出力電圧
【先行技術文献】
【特許文献】
【０１６０】
【特許文献１】特許４０３１５０７号公報
【図１】
2015046973.tif 000003
【図２】
2015046973.tif 000004
【図３】
2015046973.tif 000005
【図４】
2015046973.tif 000006
【図５】
2015046973.tif 000007
【図６】
2015046973.tif 000008
【図７】
2015046973.tif 000009
【図８】
2015046973.tif 000010
【図９】
2015046973.tif 000011
【図１０】
2015046973.tif 000012
【図１１】
2015046973.tif 000013
【図１２】
2015046973.tif 000014
【図１３】
2015046973.tif 000015
【図１４】
2015046973.tif 000016
【図１５】
2015046973.tif 000017