(57)【要約】【課題】出力特性をより向上することができる化合物半導体装置及びその製造方法を提供する。【解決手段】化合物半導体装置の一態様には、第１の砒化物半導体の電子走行層１２ｂと、電子走行層１２ｂの上方に形成された第２の砒化物半導体の電子供給層１２ｃと、電子走行層の上方に形成されたゲート電極１４ｇ、ソース電極１４ｓ及びドレイン電極１４ｄと、が設けられている。更に、ゲート電極１４ｇとドレイン電極１４ｄとの間に形成され、ゲート電極１４ｇ及びドレイン電極１４ｄから絶縁された金属膜１７が設けられている。【選択図】図１Ａ
2015046445.tif 000002
【特許請求の範囲】
【請求項１】
第１の砒化物半導体の電子走行層と、
前記電子走行層の上方に形成された第２の砒化物半導体の電子供給層と、
前記電子走行層の上方に形成されたゲート電極、ソース電極及びドレイン電極と、
前記ゲート電極と前記ドレイン電極との間に形成され、前記ゲート電極及び前記ドレイン電極から絶縁された金属膜と、
を有することを特徴とする化合物半導体装置。
【請求項２】
前記金属膜は前記ソース電極に接続されていることを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記ドレイン電極は前記電子供給層上に前記電子供給層に直接接するように形成されており、
前記金属膜の少なくとも一部は、前記ゲート電極の頭頂部よりも下方に位置することを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
前記ゲート電極と前記ドレイン電極との間に空間が存在することを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置。
【請求項５】
第１の砒化物半導体の電子走行層を形成する工程と、
前記電子走行層の上方に第２の砒化物半導体の電子供給層を形成する工程と、
前記電子走行層の上方にゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記ゲート電極と前記ドレイン電極との間に、前記ゲート電極及び前記ドレイン電極から絶縁された金属膜を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
【請求項６】
前記金属膜は前記ソース電極に接続することを特徴とする請求項５に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法等に関する。
【背景技術】
【０００２】
化合物半導体装置、特にＩｎＰ基板等の基板上方の砒化物半導体層を備えた高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）等の超高周波デバイスでは、ゲート真性容量又はゲート寄生容量の低減による更なる高周波化が図られている。ゲート真性容量の低減のための手段として、ゲート長の短縮が挙げられる。ゲート寄生容量の低減のための手段として、ゲート周辺の層間絶縁膜にキャビティーを形成すること、ゲート周辺に層間絶縁膜を形成せずにエアブリッジ配線構造を採用することが挙げられる。
【０００３】
しかしながら、これら従来のＨＥＭＴでは、利得等の出力特性のさらなる向上が困難である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２４９４３９号公報
【特許文献２】特表２００８−５３３７１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、出力特性をより向上することができる化合物半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
化合物半導体装置の一態様には、第１の砒化物半導体の電子走行層と、前記電子走行層の上方に形成された第２の砒化物半導体の電子供給層と、前記電子走行層の上方に形成されたゲート電極、ソース電極及びドレイン電極と、が設けられている。更に、前記ゲート電極と前記ドレイン電極との間に形成され、前記ゲート電極及び前記ドレイン電極から絶縁された金属膜が設けられている。
【０００７】
化合物半導体装置の製造方法の一態様では、第１の砒化物半導体の電子走行層を形成し、前記電子走行層の上方に第２の砒化物半導体の電子供給層を形成する。前記電子走行層の上方にゲート電極、ソース電極及びドレイン電極を形成し、前記ゲート電極と前記ドレイン電極との間に、前記ゲート電極及び前記ドレイン電極から絶縁された金属膜を形成する。
【発明の効果】
【０００８】
上記の化合物半導体装置等によれば、適切な金属膜が形成されているため、ゲート−ドレイン間の寄生容量を低減して出力特性を向上することができる。
【図面の簡単な説明】
【０００９】
【図１Ａ】第１の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図１Ｂ】第１の実施形態に係る化合物半導体装置のレイアウトを示す図である。
【図２Ａ】第１の実施形態に係る化合物半導体装置を製造する方法を工程順に示す断面図である。
【図２Ｂ】図２Ａに引き続き、化合物半導体装置を製造する方法を工程順に示す断面図である。
【図２Ｃ】図２Ｂに引き続き、化合物半導体装置を製造する方法を工程順に示す断面図である。
【図３】第２の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図４Ａ】第２の実施形態に係る化合物半導体装置を製造する方法を工程順に示す断面図である。
【図４Ｂ】図４Ａに引き続き、化合物半導体装置を製造する方法を工程順に示す断面図である。
【図４Ｃ】図４Ｂに引き続き、化合物半導体装置を製造する方法を工程順に示す断面図である。
【図５】第３の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図６】第３の実施形態に係る化合物半導体装置を製造する方法を工程順に示す断面図である。
【図７】第４〜第６の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図８】第７の実施形態に係るディスクリートパッケージを示す図である。
【図９】パワーゲインの周波数依存性を示す図である。
【発明を実施するための形態】
【００１０】
本願発明者は、砒化物半導体層を備えた従来のＨＥＭＴにおいて良好な出力特性が得られない原因について検討を行った。この結果、従来、電流利得遮断周波数ｆTの向上のためにゲート−ソース間の寄生容量Ｃgsの低減が重要視されていることや、ゲート−ドレイン間の寄生容量Ｃgdを低減すると最大発振周波数ｆmaxが向上することが判明した。また、砒化物半導体層を備えた従来のＨＥＭＴでは、高周波動作の実現のためにキャビティー構造、エアブリッジ構造等が採用されているため、ゲート−ドレイン間の寄生容量Ｃgdの低減に有効なフィールドプレートを用いることが困難なことも判明した。なお、フィールドプレートは、主としてＧａＮ系ＨＥＭＴで採用されており、その動作電圧が高いため、通常、フィールドプレートが形成される領域はゲート電極の上方に制限される。その一方で、本願発明者は、砒化物半導体層を備えたＨＥＭＴの動作電圧は低いため、フィールドプレートのような部材を寄生容量Ｃgdの低減に特に寄与しやすい位置に設けたとしても、ＧａＮ系ＨＥＭＴで生じ得る問題点、例えばソースとドレインとの間の短絡は生じないことを見出した。更に、本願発明者は、フィールドプレートのような部材が設けられた構造では、寄生容量Ｃgdが低下した分だけ寄生容量Ｃgsが増加するものの、寄生容量Ｃgsの増加に伴う電流利得遮断周波数ｆTの低下は限定的であることも見出した。これは、多くの場合、寄生容量Ｃgsの大きさは寄生容量Ｃgdの大きさの１０倍程度であるため、寄生容量Ｃgsの変化の割合は極めて小さいからである。従って、寄生容量Ｃgdの低減により、電流利得遮断周波数ｆTの低下を小さく抑えながら最大発振周波数ｆmaxを向上し得るのである。そして、最大発振周波数ｆmaxの向上により利得等の出力特性の向上が実現される。本願発明者は、これらの知見に基づいて以下に示す諸態様に相当した。
【００１１】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００１２】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１Ａは、第１の実施形態に係る化合物半導体装置（ＨＥＭＴ）の構造を示す断面図である。
【００１３】
第１の実施形態では、図１Ａに示すように、例えば半絶縁性のＩｎＰ基板等の基板１１上に、バッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄが形成されている。バッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄが砒化物の化合物半導体積層構造１２に含まれる。バッファ層１２ａ及び電子走行層１２ｂは、例えば意図的な不純物のドーピングが行われていないＩｎＧａＡｓ層（ｉ−ＩｎＧａＡｓ層）である。バッファ層１２ａは、例えば基板１１の表面に存在する格子欠陥の電子走行層１２ｂへの伝播を防止する。電子供給層１２ｃは、例えばｎ型のＩｎＡｌＡｓ層（ｎ−ＩｎＡｌＡｓ層）である。表面層１２ｄは、例えばｎ型のＩｎＧａＡｓ層（ｎ−ＩｎＧａＡｓ層）である。電子走行層１２ｂの電子供給層１２ｃとの界面近傍に２次元電子ガス（２ＤＥＧ）が存在する。
【００１４】
また、活性領域を画定する素子分離領域１８がバッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄに形成されている。活性領域内で、表面層１２ｄ上にソース電極１４ｓ及びドレイン電極１４ｄが形成されている。表面層１２ｄ上には、ソース電極１４ｓ及びドレイン電極１４ｄを覆う絶縁膜１３も形成されている。絶縁膜１３は、例えば窒化珪素膜である。表面層１２ｄ及び絶縁膜１３に、ソース電極１４ｓ及びドレイン電極１４ｄの間で電子供給層１２ｃを露出するリセス１５が形成されている。絶縁膜１３上に絶縁膜１６が形成されている。絶縁膜１６は、リセス１５内で電子供給層１２ｃを覆っており、リセス１５内で電子供給層１２ｃを露出するリセス１９が絶縁膜１６に形成されている。絶縁膜１６は、例えば窒化珪素膜である。リセス１９を通じて電子供給層１２ｃと接するゲート電極１４ｇが形成されている。ゲート電極１４ｇの断面形状は、例えば略Ｔ字型となっている。更に、ゲート電極１４ｇとドレイン電極１４ｄとの間で絶縁膜１６上に電気力線収集部１７が形成されている。電気力線収集部１７は、ゲート電極１４ｇの頭頂部よりも下方に位置する部分を含む。電気力線収集部１７は、例えば金属膜を含む。第１の実施形態では、絶縁膜１６上の物体は電気力線収集部１７のみであり、電気力線収集部１７が形成されている部分を除き、絶縁膜１６上は空間となっている。
【００１５】
このように構成されたＨＥＭＴでは、ゲート電極１４ｇからドレイン電極１４ｄに向かう電気力線の一部が電気力線収集部１７により収集される。従って、電気力線収集部１７が設けられていない構造と比較して、ゲート電極１４ｇ−ドレイン電極１４ｄ間の寄生容量Ｃgdを低減することができる。従って、ＨＥＭＴの利得の向上に重要な最大発振周波数ｆmaxを向上させることができる。
【００１６】
電気力線収集部１７の電位は特に限定されないが、電気力線収集部１７はソース電極１４ｓに接続されていることが好ましい。電気力線収集部１７がソース電極１４ｓに接続されている場合、電気力線収集部１７に収集される電気力線はゲート電極１４ｇからソース電極１４ｓに向かう電気力線と同様に作用し、ゲート電極１４ｇ−ソース電極１４ｓ間の寄生容量Ｃgsが増加する。その一方で、ゲート電極１４ｇ−ドレイン電極１４ｄ間の寄生容量Ｃgdが低下する。従って、ＨＥＭＴの利得の向上に重要な最大発振周波数ｆmaxをより確実に向上させることができる。ゲート電極１４ｇ−ソース電極１４ｓ間の寄生容量Ｃgsが増加したとしてもその影響は僅かであるため、寄生容量Ｃgsの増加に伴う電流利得遮断周波数ｆTの低下は限定的である。つまり、寄生容量Ｃgdの一部が寄生容量Ｃgsに分配されても、その影響は限定的である。電気力線収集部１７とソース電極１４ｓとの接続は、例えばゲート電極１４ｇの上方ではなく側方を迂回する配線等を用いて行うことができる。電気力線収集部１７がソース電極１４ｓに接続されていない場合でも、例えば接地されていれば同様の効果を得ることができる。
【００１７】
このように、第１の実施形態によれば、寄生容量Ｃgs及び寄生容量Ｃgdを適切に調整することができ、出力特性を向上することができる。特にドレインコンダクタンスが高く、かつドレイン電圧（動作電圧）が１Ｖ程度と小さい超高周波デバイスに極めて好適である。
【００１８】
基板１１の表面側から見たレイアウトは、例えば図１Ｂのようになる。つまり、ゲート電極１４ｇ、ソース電極１４ｓ及びドレイン電極１４ｄの平面形状が櫛歯状となっており、ソース電極１４ｓ及びドレイン電極１４ｄが交互に配置されている。そして、複数のゲート電極１４ｇが互いに共通接続され、複数のソース電極１４ｓが互いに共通接続され、複数のドレイン電極１４ｄが互いに共通接続されている。このようなマルチフィンガーゲート構造を採用することにより、出力を更に向上させることができる。
【００１９】
次に、第１の実施形態に係る化合物半導体装置（ＨＥＭＴ）を製造する方法について説明する。図２Ａ乃至図２Ｃは、第１の実施形態に係る化合物半導体装置を製造する方法を工程順に示す断面図である。
【００２０】
先ず、図２Ａ（ａ）に示すように、例えば半絶縁性のＩｎＰ基板等の基板１１上に、例えば有機金属気相成長（ＭＯＣＶＤ：metal organic chemical vapor deposition）法により、バッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄをエピタキシャル成長させる。バッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄが化合物半導体積層構造１２に含まれる。
【００２１】
次いで、図２Ａ（ｂ）に示すように、化合物半導体積層構造１２の選択的なウェットエッチングを行うことにより、活性領域を画定する素子分離領域１８を化合物半導体積層構造１２に形成する。素子分離領域１８の形成は、選択的な酸素の注入によって行ってもよい。
【００２２】
その後、図２Ａ（ｃ）に示すように、レジストパターン５１及びレジストパターン５２を化合物半導体積層構造１２上に形成する。レジストパターン５１は、ソース電極を形成する予定の領域に開口部５１ｓを有し、ドレイン電極を形成する予定の領域に開口部５１ｄを有する。レジストパターン５２は、ソース電極を形成する予定の領域に開口部５２ｓを有し、ドレイン電極を形成する予定の領域に開口部５２ｄを有する。レジストパターン５１及びレジストパターン５２の形成では、先ず、２層のレジスト層を形成し、上方のレジスト層に開口部５２ｓ及び開口部５２ｄを形成してレジストパターン５２を形成する。次いで、レジストパターン５２をマスクとして下方のレジスト層に開口部５１ｓ及び開口部５１ｄを形成することにより、セットバック構造を備えたレジストパターン５１を形成する。レジストパターン５１の材料としては、例えばポリメチルグルタルイミド（ＰＭＧＩ）（例えば、米国マイクロケム社製）を用い、レジストパターン５２の材料としては、例えば日本ゼオン社製のＺＥＰ５２０を用いる。これらのレジストはスピンコート法により塗布することができ、塗布後には、Ｎ2ガス雰囲気中で１８０℃で５分間のプリベークを行う。開口部５２ｓ及び開口部５２ｄを形成する際の露光では電子線描画を行い、現像液としては、例えばメチルエチルケトン（ＭＥＫ）及びメソイソブチルケトン（ＭＩＢＫ）の混合現像液を用いる。開口部５１ｓ及び開口部５１ｄの形成では、現像液として、例えば東京応化工業株式会社製のＮＭＤ−Ｗを用いる。このようにして、庇構造のレジストパターンが得られる。
【００２３】
続いて、図２Ａ（ｄ）に示すように、金属膜７１を真空蒸着法により形成する。金属膜７１の形成では、Ｔｉ層を形成し、その上にＡｕ層を形成する。Ｔｉ層の厚さは２０ｎｍ程度、Ａｕ層の厚さは３００ｎｍ程度とする。
【００２４】
次いで、図２Ａ（ｅ）に示すように、例えば加温した有機溶剤を用いてレジストパターン５２及びレジストパターン５１をその上の金属膜７１と共に除去する。つまり、リフトオフ法により金属膜７１の一部を表面層１２ｄ上に残存させる。この結果、ソース電極１４ｓ及びドレイン電極１４ｄが得られる。
【００２５】
その後、図２Ｂ（ｆ）に示すように、表面層１２ｄ、ソース電極１４ｓ、及びドレイン電極１４ｄを覆う絶縁膜１３を形成する。絶縁膜１３としては、例えば窒化珪素膜をプラズマＣＶＤ法で形成する。絶縁膜１３の厚さは、例えば２０ｎｍ程度とする。
【００２６】
続いて、図２Ｂ（ｇ）に示すように、ゲート用のリセス１５を形成する予定の領域に開口部５３ｇを有するレジストパターン５３を絶縁膜１３上に形成する。レジストパターン５３の材料としては、例えばポリメチルメタクリレート（ＰＭＭＡ）（例えば、米国マイクロケム社製）を用いる。開口部５３ｇを形成する際の露光では電子線描画を行い、現像液としては、例えばＭＩＢＫ及びイソプロピルアルコール（ＩＰＡ）の混合現像液（例えば、日本ゼオン社製）を用いる。レジストパターン５３の形成後には、レジストパターン５３をマスクとしたドライエッチングを行うことにより、絶縁膜１３にリセス１５を形成する。このドライエッチングでは、例えばＳＦ6ガスを用いる。ソース電極１４ｓとドレイン電極１４ｄとを結ぶ方向におけるリセス１５の寸法は２００ｎｍ程度とする。更に、ウェットエッチングを行って表面層１２ｄにもリセス１５を形成する。
【００２７】
その後、図２Ｂ（ｈ）に示すように、レジストパターン５３を除去し、図２Ｂ（ｉ）に示すように、絶縁膜１３上に絶縁膜１６を形成する。絶縁膜１６はリセス１５内にも形成する。絶縁膜１６としては、例えば窒化珪素膜をプラズマＣＶＤ法で形成する。
【００２８】
続いて、図２Ｂ（ｊ）に示すように、レジストパターン５４及びレジストパターン５５を絶縁膜１６上に形成する。レジストパターン５４は、電気力線収集部１７を形成する予定の領域に開口部５４ａを有する。レジストパターン５５は、電気力線収集部１７を形成する予定の領域に開口部５５ａを有する。レジストパターン５４及びレジストパターン５５の形成では、先ず、２層のレジスト層を形成し、上方のレジスト層に開口部５５ａを形成してレジストパターン５５を形成する。次いで、レジストパターン５５をマスクとして下方のレジスト層に開口部５４ａを形成することにより、セットバック構造を備えたレジストパターン５４を形成する。レジストパターン５４の材料としては、例えばＰＭＧＩ（例えば、米国マイクロケム社製）を用い、レジストパターン５５の材料としては、例えば日本ゼオン社製のＺＥＰ５２０を用いる。例えば、レジストパターン５４の厚さは５００ｎｍ程度とし、レジストパターン５５の厚さは３００ｎｍ程度とする。これらのレジストはスピンコート法により塗布することができ、塗布後には、Ｎ2ガス雰囲気中で１８０℃で５分間のプリベークを行う。開口部５５ａを形成する際の露光では電子線描画を行い、現像液としては、例えばＭＥＫ及びＭＩＢＫの混合現像液を用いる。ソース電極１４ｓとドレイン電極１４ｄとを結ぶ方向における開口部５５ａの寸法は、例えば０．５μｍ程度とする。開口部５４ａの形成では、現像液として、例えば東京応化工業株式会社製のＮＭＤ−Ｗを用いる。ソース電極１４ｓとドレイン電極１４ｄとを結ぶ方向における開口部５４ａの寸法は、例えば１．５μｍ程度とする。このようにして、庇構造のレジストパターンが得られる。
【００２９】
次いで、図２Ｃ（ｋ）に示すように、金属膜７２を真空蒸着法により形成する。金属膜７２の形成では、Ｔｉ層を形成し、その上にＡｕ層を形成する。Ｔｉ層の厚さは２０ｎｍ程度、Ａｕ層の厚さは１００ｎｍ程度とする。
【００３０】
その後、図２Ｃ（ｌ）に示すように、例えば加温した有機溶剤を用いてレジストパターン５４及びレジストパターン５５をその上の金属膜７２と共に除去する。この結果、電気力線収集部１７が得られる。
【００３１】
続いて、図２Ｃ（ｍ）に示すように、レジストパターン５６、レジストパターン５７、及びレジストパターン５８を絶縁膜１６上に形成する。レジストパターン５６は、ゲート電極１４ｇを形成する予定の領域に開口部５６ｇを有する。レジストパターン５７は、ゲート電極１４ｇを形成する予定の領域に開口部５７ｇを有する。レジストパターン５８は、ゲート電極１４ｇを形成する予定の領域に開口部５８ｇを有する。レジストパターン５６、レジストパターン５７、及びレジストパターン５８の形成では、先ず、３層のレジスト層を形成し、最上方のレジスト層に開口部５８ｇを形成してレジストパターン５８を形成する。次いで、レジストパターン５８をマスクとして中間のレジスト層に開口部５７ｇを形成することにより、セットバック構造を備えたレジストパターン５７を形成する。リフトオフ用レジストパターンが形成される。その後、最下方のレジスト層に開口部５６ｇを形成してレジストパターン５６を形成する。レジストパターン５６の材料としては、例えばＰＭＭＡ（例えば、米国マイクロケム社製）を用いる。レジストパターン５７の材料としては、例えばＰＭＧＩ（例えば、米国マイクロケム社製）を用いる。レジストパターン５８の材料としては、例えば日本ゼオン社製のＺＥＰ５２０を用いる。例えば、レジストパターン５６の厚さは３００ｎｍ程度とし、レジストパターン５７の厚さは５００ｎｍ程度とし、レジストパターン５８の厚さは３００ｎｍ程度とする。これらの電子線レジストはスピンコート法により塗布することができ、塗布後には、Ｎ2ガス雰囲気中で１８０℃で５分間のプリベークを行う。開口部５８ａを形成する際の露光では電子線描画を行い、現像液としては、例えばＭＥＫ及びＭＩＢＫの混合現像液を用いる。ソース電極１４ｓとドレイン電極１４ｄとを結ぶ方向における開口部５８ａの寸法は、例えば０．７μｍ程度とする。開口部５７ａの形成では、現像液として、例えば東京応化工業株式会社製のＮＭＤ−Ｗを用いる。ソース電極１４ｓとドレイン電極１４ｄとを結ぶ方向における開口部５４ａの寸法は、例えば１．７μｍ程度とする。このようにして、庇構造のレジストパターンが得られる。開口部５６ａを形成する際の露光では電子線描画を行い、現像液としては、例えばＭＩＢＫ及びＩＰＡの混合現像液を用いる。ソース電極１４ｓとドレイン電極１４ｄとを結ぶ方向における開口部５６ａの寸法は、例えば０．１μｍ程度とする。
【００３２】
次いで、図２Ｃ（ｎ）に示すように、レジストパターン５８、レジストパターン５７、及びレジストパターン５６をマスクとしたドライエッチングを行うことにより、絶縁膜１６にリセス１９を形成する。このドライエッチングでは、例えばＳＦ6ガスを用いる。ソース電極１４ｓとドレイン電極１４ｄとを結ぶ方向におけるリセス１９の寸法は０．１μｍ程度とする。その後、金属膜７３を真空蒸着法により形成する。金属膜７３の形成では、Ｔｉ層を形成し、その上にＡｕ層を形成する。Ｔｉ層の厚さは２０ｎｍ程度、Ａｕ層の厚さは３００ｎｍ程度とする。
【００３３】
続いて、図２Ｃ（ｏ）に示すように、例えば加温した有機溶剤を用いてレジストパターン５８、レジストパターン５７、及びレジストパターン５６をその上の金属膜７３と共に除去する。つまり、リフトオフ法により金属膜７３の一部を電子供給層１２ｃ上に残存させる。この結果、ゲート電極１４ｇが得られる。
【００３４】
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置（ＨＥＭＴ）を完成させる。配線を形成する場合、エアブリッジ構造を採用することが好ましい。エアブリッジ構造を採用する場合には、例えば、フォトレジスト又は低誘電率材の充填材を用いながら配線を形成し、その後に充填材を除去すればよい。
【００３５】
本願発明者が第１の実施形態に倣って製造した化合物半導体装置の小信号パラメータを表１に示す。表１には、電気力線収集部１７が設けられていない参考例の小信号パラメータも示す。図９にパワーゲインの周波数依存性を示す。第１の実施形態による電気力線収集部を用いることにより、ユニラテラルパワーゲインの改善効果が得られた。表１にゲート容量、電流利得遮断周波数ｆT、最大発振周波数ｆmaxを示す。電気力線収集電極によりｆTは低下するものの、ｆmaxに大きな改善効果が得られた。
【００３６】
【表１】
2015046445.tif 000003
【００３７】
（第２の実施形態）
次に、第２の実施形態について説明する。図３は、第２の実施形態に係る化合物半導体装置（ＨＥＭＴ）の構造を示す断面図である。
【００３８】
第２の実施形態では、図３に示すように、絶縁膜１６上に層間絶縁膜２２が形成されている。層間絶縁膜２２に空洞部２３が形成されており、ゲート電極１４ｇは空洞部２３内にある。層間絶縁膜２２、絶縁膜１６、及び絶縁膜１３に、ソース電極１４ｓまで達する開口部２２ｓ、及びドレイン電極１４ｄまで達する開口部２２ｄが形成されており、開口部２２ｓ内に導電膜２４ｓが形成され、開口部２２ｄ内に導電膜２４ｄが形成されている。層間絶縁膜２２上に絶縁膜２５が形成され、絶縁膜２５ａに開口部２５ａが形成され、層間絶縁膜２２に、開口部２５ａと連通する開口部２２ａが形成されている。開口部２５ａ及び開口部２２ａは、平面視でゲート電極１４ｇとドレイン電極１４ｄとの間にあり、開口部２２ａの下端は、ゲート電極１４ｇの頭頂部よりも基板１１側にある。そして、開口部２２ａ及び開口部２５ａ内に電気力線収集部２７が形成されている。電気力線収集部２７は、ゲート電極１４ｇの頭頂部よりも下方に位置する部分を含む。層間絶縁膜２２は、例えばベンゾシクロブテン（ＢＣＢ）膜である。絶縁膜２５は、例えば窒化珪素膜である。他の構成は第１の実施形態と同様である。
【００３９】
このように構成されたＨＥＭＴでは、ゲート電極１４ｇからドレイン電極１４ｄに向かう電気力線の一部が電気力線収集部２７により収集される。従って、電気力線収集部２７が設けられていない構造と比較して、ゲート電極１４ｇ−ドレイン電極１４ｄ間の寄生容量Ｃgdを低減することができる。
【００４０】
電気力線収集部２７の電位は特に限定されないが、電気力線収集部２７はソース電極１４ｓに接続されていることが好ましい。電気力線収集部２７がソース電極１４ｓに接続されている場合、電気力線収集部２７に収集される電気力線はゲート電極１４ｇからソース電極１４ｓに向かう電気力線と同様に作用し、ゲート電極１４ｇ−ソース電極１４ｓ間の寄生容量Ｃgsが増加する。その一方で、ゲート電極１４ｇ−ドレイン電極１４ｄ間の寄生容量Ｃgdが低下する。従って、ＨＥＭＴの利得の向上に重要な最大発振周波数ｆmaxをより確実に向上させることができる。電気力線収集部２７とソース電極１４ｓとの接続は、例えばゲート電極１４ｇの上方ではなく側方を迂回する配線等を用いて行うことができる。電気力線収集部２７がソース電極１４ｓに接続されていない場合でも、例えば接地されていれば同様の効果を得ることができる。
【００４１】
このように、第２の実施形態によっても、寄生容量Ｃgs及び寄生容量Ｃgdを適切に調整することができ、出力特性を向上することができる。特にドレインコンダクタンスが高く、かつドレイン電圧（動作電圧）が１Ｖ程度と小さい超高周波デバイスに極めて好適である。
【００４２】
次に、第２の実施形態に係る化合物半導体装置（ＨＥＭＴ）を製造する方法について説明する。図４Ａ乃至図４Ｃは、第２の実施形態に係る化合物半導体装置を製造する方法を工程順に示す断面図である。
【００４３】
先ず、図４Ａ（ａ）に示すように、第１の実施形態と同様にして、絶縁膜１６の形成までの処理を行う。次いで、電気力線収集部１７を形成することなく、レジストパターン５６、レジストパターン５７、及びレジストパターン５８を絶縁膜１６上に形成する。
【００４４】
その後、図４Ａ（ｂ）に示すように、レジストパターン５８、レジストパターン５７、及びレジストパターン５６をマスクとしたドライエッチングを行うことにより、絶縁膜１６にリセス１９を形成する。続いて、金属膜７３を真空蒸着法により形成する。
【００４５】
次いで、図４Ａ（ｃ）に示すように、例えば加温した有機溶剤を用いてレジストパターン５８、レジストパターン５７、及びレジストパターン５６をその上の金属膜７３と共に除去する。つまり、リフトオフ法により金属膜７３の一部を電子供給層１２ｃ上に残存させる。この結果、ゲート電極１４ｇが得られる。
【００４６】
その後、図４Ａ（ｄ）に示すように、空洞部２３を形成する予定の領域に、ゲート電極１４ｇと接するように充填材２１を設け、充填材２１及び絶縁膜１６上に層間絶縁膜２２を形成する。充填材２１の材料は、例えばＰＭＧＩである。
【００４７】
続いて、図４Ｂ（ｅ）に示すように、層間絶縁膜２２を残したまま充填材２１を除去することにより、空洞部２３を形成する。
【００４８】
次いで、図４Ｂ（ｆ）に示すように、層間絶縁膜２２、絶縁膜１６、及び絶縁膜１３に、ソース電極１４ｓまで達する開口部２２ｓ、及びドレイン電極１４ｄまで達する開口部２２ｄを形成する。その後、開口部２２ｓ内に導電膜２４ｓを形成し、開口部２２ｄ内に導電膜２４ｄを形成する。導電膜２４ｓ及び導電膜２４ｄは、例えばめっき法により形成することができる。
【００４９】
続いて、図４Ｂ（ｇ）に示すように、層間絶縁膜２２、導電膜２４ｓ、及び導電膜２４ｄ上に絶縁膜２５を形成する。絶縁膜２５としては、例えば窒化珪素膜をプラズマＣＶＤ法で形成する。
【００５０】
次いで、図４Ｂ（ｈ）に示すように、レジストパターン５９及びレジストパターン６０を絶縁膜２５上に形成する。レジストパターン５９は、電気力線収集部２７を形成する予定の領域に開口部５９ａを有する。レジストパターン６０は、電気力線収集部２７を形成する予定の領域に開口部６０ａを有する。レジストパターン５９及びレジストパターン６０の形成では、先ず、２層のレジスト層を形成し、上方のレジスト層に開口部６０ａを形成してレジストパターン６０を形成する。次いで、レジストパターン６０をマスクとして下方のレジスト層に開口部５９ａを形成することにより、セットバック構造を備えたレジストパターン５９を形成する。レジストパターン５９の材料としては、例えばＰＭＧＩ（例えば、米国マイクロケム社製）を用い、レジストパターン６０の材料としては、例えば日本ゼオン社製のＺＥＰ５２０を用いる。例えば、レジストパターン５４の厚さは５００ｎｍ程度とし、レジストパターン５５の厚さは３００ｎｍ程度とする。これらのレジストはスピンコート法により塗布することができ、塗布後には、Ｎ2ガス雰囲気中で１８０℃で５分間のプリベークを行う。開口部６０ａを形成する際の露光では電子線描画を行い、現像液としては、例えばＭＥＫ及びＭＩＢＫの混合現像液を用いる。ソース電極１４ｓとドレイン電極１４ｄとを結ぶ方向における開口部６０ａの寸法は、例えば０．７μｍ程度とする。開口部５９ａの形成では、現像液として、例えば東京応化工業株式会社製のＮＭＤ−Ｗを用いる。ソース電極１４ｓとドレイン電極１４ｄとを結ぶ方向における開口部５９ａの寸法は、例えば１．７μｍ程度とする。このようにして、庇構造のレジストパターンが得られる。
【００５１】
その後、同じく図４Ｂ（ｈ）に示すように、レジストパターン６０及びレジストパターン５９をマスクとしたドライエッチングを行うことにより、絶縁膜２５に開口部２５ａを形成し、層間絶縁膜２２に開口部２２ａを形成する。開口部２５ａの形成の際には、例えばＳＦ6ガスを用い、開口部２２ａの形成の際には、例えばＯ2ガスを用いる。
【００５２】
続いて、図４Ｃ（ｉ）に示すように、金属膜７４を真空蒸着法により形成する。金属膜７４としては、例えばＡｕ層を形成する。Ａｕ層の厚さは２００ｎｍ程度とする。
【００５３】
次いで、図４Ｃ（ｊ）に示すように、例えば加温した有機溶剤を用いてレジストパターン５９及びレジストパターン６０をその上の金属膜７４と共に除去する。この結果、電気力線収集部２７が得られる。
【００５４】
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置（ＨＥＭＴ）を完成させる。
【００５５】
本願発明者が第２の実施形態に倣って製造した化合物半導体装置の小信号パラメータを表２に示す。表２には、電気力線収集部２７が設けられていない参考例の小信号パラメータも示す。表２から明らかなように、第２の実施形態によって、参考例と比較して優れた最大発振周波数ｆmaxが得られた。
【００５６】
【表２】
2015046445.tif 000004
【００５７】
なお、開口部２５ａ及び開口部２２ａの形成に用いるレジストパターン（エッチングマスク）として、電気力線収集部２７の形成に用いるレジストパターン（成膜マスク）とは別のものを用いてもよい。この場合、開口部２５ａ及び開口部２２ａの形成に用いるレジストパターンの材料としては、例えばＰＭＭＡ（例えば、米国マイクロケム社製）を用いる。このレジストはスピンコート法により塗布することができる。レジストパターンに開口部を形成する際の露光では電子線描画を行い、現像液としては、例えばＭＩＢＫ及びＩＰＡの混合現像液を用いる。そして、ソース電極１４ｓとドレイン電極１４ｄとを結ぶ方向における開口部２５ａ及び開口部２２ａの寸法は、例えば５００ｎｍ程度とする。
【００５８】
（第３の実施形態）
次に、第３の実施形態について説明する。図５は、第３の実施形態に係る化合物半導体装置（ＨＥＭＴ）の構造を示す断面図である。
【００５９】
第３の実施形態では、図５に示すように、層間絶縁膜２２内に電気力線収集部２７に代えて電気力線収集部３７が設けられている。電気力線収集部３７は、空洞部２３に面すると共に、ゲート電極１４ｇとドレイン電極１４ｄとの間でゲート電極１４ｇの頭頂部よりも下方にある。電気力線収集部３７は、例えば金属膜を含む。また、絶縁膜２５が設けられていない。他の構成は第２の実施形態と同様である。
【００６０】
このように構成されたＨＥＭＴでは、ゲート電極１４ｇからドレイン電極１４ｄに向かう電気力線の一部が電気力線収集部３７により収集される。従って、電気力線収集部３７が設けられていない構造と比較して、ゲート電極１４ｇ−ドレイン電極１４ｄ間の寄生容量Ｃgdを低減することができる。
【００６１】
電気力線収集部３７の電位は特に限定されないが、電気力線収集部３７はソース電極１４ｓに接続されていることが好ましい。電気力線収集部３７がソース電極１４ｓに接続されている場合、電気力線収集部３７に収集される電気力線はゲート電極１４ｇからソース電極１４ｓに向かう電気力線と同様に作用し、ゲート電極１４ｇ−ソース電極１４ｓ間の寄生容量Ｃgsが増加する。その一方で、ゲート電極１４ｇ−ドレイン電極１４ｄ間の寄生容量Ｃgdが低下する。従って、ＨＥＭＴの利得の向上に重要な最大発振周波数ｆmaxをより確実に向上させることができる。電気力線収集部３７とソース電極１４ｓとの接続は、例えばゲート電極１４ｇの上方ではなく側方を迂回する配線等を用いて行うことができる。電気力線収集部３７がソース電極１４ｓに接続されていない場合でも、例えば接地されていれば同様の効果を得ることができる。
【００６２】
このように、第３の実施形態によっても、寄生容量Ｃgs及び寄生容量Ｃgdを適切に調整することができ、出力特性を向上することができる。特にドレインコンダクタンスが高く、かつドレイン電圧（動作電圧）が１Ｖ程度と小さい超高周波デバイスに極めて好適である。
【００６３】
次に、第３の実施形態に係る化合物半導体装置（ＨＥＭＴ）を製造する方法について説明する。図６は、第３の実施形態に係る化合物半導体装置を製造する方法を工程順に示す断面図である。
【００６４】
先ず、図６（ａ）に示すように、第２の実施形態と同様にして、充填材２１の形成までの処理を行う。次いで、リフトオフ法等により充填材２１の一部上に電気力線収集部３７を形成する。
【００６５】
その後、図６（ｂ）に示すように、充填材２１、電気力線収集部３７、及び絶縁膜１６上に層間絶縁膜２２を形成する。続いて、層間絶縁膜２２を残したまま充填材２１を除去することにより、空洞部２３を形成する。
【００６６】
次いで、図６（ｃ）に示すように、第２の実施形態と同様にして、開口部２２ｓ及び開口部２２ｄを形成し、導電膜２４ｓ及び導電膜２４ｄを形成する。
【００６７】
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置（ＨＥＭＴ）を完成させる。
【００６８】
（第４〜第６の実施形態）
次に、第４〜第６の実施形態について説明する。図７（ａ）、（ｂ）、（ｃ）は、それぞれ、第４の実施形態、第５の実施形態、第６の実施形態に係る化合物半導体装置（ＨＥＭＴ）の構造を示す断面図である。
【００６９】
第１の実施形態では、ゲート電極１４ｇがリセス１９を介して化合物半導体積層構造１２にショットキー接合しているのに対し、第４の実施形態では、ゲート電極１４ｇと化合物半導体積層構造１２との間に絶縁膜１６が介在しており、絶縁膜１６がゲート絶縁膜として機能する。つまり、リセス１９が形成されておらず、ＭＩＳ型構造が採用されている。
【００７０】
このような第４の実施形態によっても、第１の実施形態と同様に、出力特性を向上することができる。
【００７１】
絶縁膜１６の材料は特に限定されないが、例えばＳｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ又はＷの酸化物、窒化物又は酸窒化物が好ましく、特にＡｌ酸化物が好ましい。具体的には、ＳｉＮ、ＳｉＯ2、ＨｆＯ、Ａｌ2Ｏ3、ＡｌＮ等が用いられる。
【００７２】
第５〜第６の実施形態は、それぞれ、このようなＭＩＳ型構造を第２〜第３の実施形態に適用したものである。ＭＩＳ型構造に含まれる絶縁膜１６を得るためには、例えば、単にリセス１９の形成を省略すればよい。
【００７３】
（第７の実施形態）
第７の実施形態は、ＨＥＭＴのディスクリートパッケージに関する。図８は、第７の実施形態に係るディスクリートパッケージを示す図である。
【００７４】
第７の実施形態では、図８に示すように、第１〜第６の実施形態のいずれかのＨＥＭＴのＨＥＭＴチップ２１０の裏面がはんだ等のダイアタッチ剤２３４を用いてランド（ダイパッド）２３３に固定されている。また、ドレイン電極１４ｄが接続されたドレインパッド２２６ｄに、Ａｌワイヤ等のワイヤ２３５ｄが接続され、ワイヤ２３５ｄの他端が、ランド２３３と一体化しているドレインリード２３２ｄに接続されている。ソース電極１４ｓに接続されたソースパッド２２６ｓにＡｌワイヤ等のワイヤ２３５ｓが接続され、ワイヤ２３５ｓの他端がランド２３３から独立したソースリード２３２ｓに接続されている。ゲート電極１４ｇに接続されたゲートパッド２２６ｇにＡｌワイヤ等のワイヤ２３５ｇが接続され、ワイヤ２３５ｇの他端がランド２３３から独立したゲートリード２３２ｇに接続されている。そして、ゲートリード２３２ｇの一部、ドレインリード２３２ｄの一部及びソースリード２３２ｓの一部が突出するようにして、ランド２３３及びＨＥＭＴチップ２１０等がモールド樹脂２３１によりパッケージングされている。
【００７５】
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、ＨＥＭＴチップ２１０をはんだ等のダイアタッチ剤２３４を用いてリードフレームのランド２３３に固定する。次いで、ワイヤ２３５ｇ、２３５ｄ及び２３５ｓを用いたボンディングにより、ゲートパッド２２６ｇをリードフレームのゲートリード２３２ｇに接続し、ドレインパッド２２６ｄをリードフレームのドレインリード２３２ｄに接続し、ソースパッド２２６ｓをリードフレームのソースリード２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂２３１を用いた封止を行う。続いて、リードフレームを切り離す。
【００７６】
なお、化合物半導体積層構造に用いられる化合物半導体層の組成は特に限定されず、窒化物半導体層が用いられてもよい。例えば、ＧａＮの電子走行層１２ｂ、ＡｌＧａＮの電子供給層１２ｃ、及びＧａＮの表面層１２ｄが組み合わされていてもよい。ＧａＮの電子走行層１２ｂ、ＩｎＡｌＮの電子供給層１２ｃ、及びＧａＮの表面層１２ｄが組み合わされていてもよい。ＧａＮの電子走行層１２ｂ、ＩｎＡｌＮの電子供給層１２ｃ、及びＩｎＧａＮの表面層１２ｄが組み合わされていてもよい。また、層間絶縁膜２２に種々の低誘電率膜が用いられてもよい。
【００７７】
また、ゲート電極、ソース電極、及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。ゲート電極の構造がオーバーハング型になっていてもよく、矩形ゲート電極が用いられてもよい。また、ゲート電極、ソース電極、及びドレイン電極の形成方法はリフトオフ法に限定されない。
【００７８】
基板として、ＳｉＣ基板、サファイア基板、シリコン基板、ＧａＮ基板、又はＧａＡｓ基板等を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。各層の厚さ及び材料等も上述の実施形態のものに限定されない。
【００７９】
以下、本発明の諸態様を付記としてまとめて記載する。
【００８０】
（付記１）
第１の砒化物半導体の電子走行層と、
前記電子走行層の上方に形成された第２の砒化物半導体の電子供給層と、
前記電子走行層の上方に形成されたゲート電極、ソース電極及びドレイン電極と、
前記ゲート電極と前記ドレイン電極との間に形成され、前記ゲート電極及び前記ドレイン電極から絶縁された金属膜と、
を有することを特徴とする化合物半導体装置。
【００８１】
（付記２）
第１の化合物半導体の電子走行層と、
前記電子走行層の上方に形成された第２の化合物半導体の電子供給層と、
前記電子走行層の上方に形成されたゲート電極、ソース電極及びドレイン電極と、
前記ゲート電極と前記ドレイン電極との間に形成され、前記ゲート電極及び前記ドレイン電極から絶縁された金属膜と、
を有することを特徴とする化合物半導体装置。
【００８２】
（付記３）
前記金属膜は前記ソース電極に接続されていることを特徴とする付記１又は２に記載の化合物半導体装置。
【００８３】
（付記４）
前記ドレイン電極は前記電子供給層上に前記電子供給層に直接接するように形成されており、
前記金属膜の少なくとも一部は、前記ゲート電極の頭頂部よりも下方に位置することを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。
【００８４】
（付記５）
前記ゲート電極と前記ドレイン電極との間に空間が存在することを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置。
【００８５】
（付記６）
第１の砒化物半導体の電子走行層を形成する工程と、
前記電子走行層の上方に第２の砒化物半導体の電子供給層を形成する工程と、
前記電子走行層の上方にゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記ゲート電極と前記ドレイン電極との間に、前記ゲート電極及び前記ドレイン電極から絶縁された金属膜を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
【００８６】
（付記７）
第１の化合物半導体の電子走行層を形成する工程と、
前記電子走行層の上方に第２の化合物半導体の電子供給層を形成する工程と、
前記電子走行層の上方にゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記ゲート電極と前記ドレイン電極との間に、前記ゲート電極及び前記ドレイン電極から絶縁された金属膜を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
【００８７】
（付記８）
前記金属膜は前記ソース電極に接続することを特徴とする付記６又は７に記載の化合物半導体装置の製造方法。
【００８８】
（付記９）
前記ドレイン電極を前記電子供給層上に前記電子供給層に直接接するように形成し、
前記金属膜の少なくとも一部を、前記ゲート電極の頭頂部よりも下方に位置させることを特徴とする付記６乃至８のいずれか１項に記載の化合物半導体装置の製造方法。
【００８９】
（付記１０）
前記ゲート電極と前記ドレイン電極との間に空間が設けることを特徴とする付記６乃至９のいずれか１項に記載の化合物半導体装置の製造方法。
【符号の説明】
【００９０】
１１：基板
１２：化合物半導体積層構造
１４ｇ：ゲート電極
１４ｓ：ソース電極
１４ｄ：ドレイン電極
１７、２７、３７：電気力線収集部
【図１Ａ】
2015046445.tif 000005
【図１Ｂ】
2015046445.tif 000006
【図２Ａ】
2015046445.tif 000007
【図２Ｂ】
2015046445.tif 000008
【図２Ｃ】
2015046445.tif 000009
【図３】
2015046445.tif 000010
【図４Ａ】
2015046445.tif 000011
【図４Ｂ】
2015046445.tif 000012
【図４Ｃ】
2015046445.tif 000013
【図５】
2015046445.tif 000014
【図６】
2015046445.tif 000015
【図７】
2015046445.tif 000016
【図８】
2015046445.tif 000017
【図９】
2015046445.tif 000018