(57)【要約】【課題】入力交流電圧の位相を瞬間的に反転させる電圧が印加されても故障しない全波整流回路を提供する。【解決手段】全波整流回路１は、交流電源２の第１の端子の電位が第２の端子の電位よりも高い場合に電力供給する第１及び第２のスイッチング素子１１−１、１１−２と、第２の端子の電位が第１の端子の電位よりも高い場合に電力供給する第３及び第４のスイッチング素子１１−３、１１−４と、第１の端子と第２の端子間の電圧が低いと各スイッチング素子をオフにする二つの制御回路１３−１、１３−２を有する。各スイッチング素子は、制御回路がオンからオフに切り替えることを指示してからオンからオフに変わるのに要する時間よりも制御回路がオフからオンに切り替えることを指示してからオフからオンに変わるのに要する時間の方が長い。【選択図】図１
2015109753.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子と第２の端子とを有する交流電源の前記第１の端子と正極側出力端子の間に接続され、前記第１の端子の電位が前記第２の端子の電位よりも高い場合において、オンとなっている期間中に前記第１の端子から前記正極側出力端子へ電流を流す第１のスイッチング素子と、
前記交流電源の前記第２の端子と負極側出力端子の間に接続され、前記第１の端子の電位が前記第２の端子の電位よりも高い場合において、オンとなっている期間中に前記負極側出力端子から前記第２の端子へ電流を流す第２のスイッチング素子と、
前記交流電源の前記第２の端子と前記正極側出力端子の間に接続され、前記第２の端子の電位が前記第１の端子の電位よりも高い場合において、オンとなっている期間中に前記第２の端子から前記正極側出力端子へ電流を流す第３のスイッチング素子と、
前記交流電源の前記第１の端子と前記負極側出力端子の間に接続され、前記第２の端子の電位が前記第１の端子の電位よりも高い場合において、オンとなっている期間中に前記負極側出力端子から前記第１の端子へ電流を流す第４のスイッチング素子と、
前記第１の端子と前記第１のスイッチング素子のスイッチング端子及び前記第２のスイッチング素子のスイッチング端子間に接続され、前記第１の端子の電位が前記第２の端子の電位よりも高く、かつ、前記第１の端子と前記第２の端子間の電圧が第１の閾値以上となる場合に前記第１及び第２のスイッチング素子をオンにし、一方、前記第１の端子と前記第２の端子間の電圧が前記第１の閾値未満となる場合に前記第１及び第２のスイッチング素子をオフにする第１の制御回路と、
前記第２の端子と前記第３のスイッチング素子のスイッチング端子及び前記第４のスイッチング素子のスイッチング端子間に接続され、前記第２の端子の電位が前記第１の端子の電位よりも高く、かつ、前記第２の端子と前記第１の端子間の電圧が第２の閾値以上となる場合に前記第３及び第４のスイッチング素子をオンにし、一方、前記第２の端子と前記第１の端子間の電圧が前記第２の閾値未満となる場合に前記第３及び第４のスイッチング素子をオフにする第２の制御回路と、
を有し、
前記第１または第２の制御回路がオンからオフに切り替えることを指示してから前記第１、第２、第３及び第４のスイッチング素子がオンからオフに変化するのに要する時間よりも、前記第１または第２の制御回路がオフからオンに切り替えることを指示してから前記第１、第２、第３及び第４のスイッチング素子がオフからオンに変化するのに要する時間の方が長いことを特徴とする全波整流回路。
【請求項２】
前記第１、第２、第３及び第４のスイッチング素子はｎチャネルMOSFETである、請求項１に記載の全波整流回路。
【請求項３】
前記第１のスイッチング素子であるｎチャネルMOSFETのソース端子は、前記交流電源の前記第１の端子に接続され、当該ｎチャネルMOSFETのドレイン端子は前記正極側出力端子に接続され、前記第１の端子の電位が前記第２の端子の電位よりも高い場合において、オンとなっている期間中、前記第１のスイッチング素子であるｎチャネルMOSFETは、ソースとドレインとの間を介して前記第１の端子から前記正極側出力端子へ電流を流し、オフとなっている期間中、ボディダイオードを介して前記第１の端子から前記正極側出力端子へ電流を流し、
前記第２のスイッチング素子であるｎチャネルMOSFETのドレイン端子は前記交流電源の前記第２の端子に接続され、当該ｎチャネルMOSFETのソース端子は前記負極側出力端子に接続され、前記第１の端子の電位が前記第２の端子の電位よりも高い場合において、オンとなっている期間中、前記第２のスイッチング素子であるｎチャネルMOSFETは、ソースとドレインとの間を介して前記負極側出力端子から前記第２の端子へ電流を流し、オフとなっている期間中、ボディダイオードを介して前記負極側出力端子から前記第２の端子へ電流を流し、
前記第３のスイッチング素子であるｎチャネルMOSFETのソース端子は、前記交流電源の前記第２の端子に接続され、当該ｎチャネルMOSFETのドレイン端子は前記正極側出力端子に接続され、前記第２の端子の電位が前記第１の端子の電位よりも高い場合において、オンとなっている期間中、前記第３のスイッチング素子であるｎチャネルMOSFETは、ソースとドレインとの間を介して前記第２の端子から前記正極側出力端子へ電流を流し、オフとなっている期間中、ボディダイオードを介して前記第２の端子から前記正極側出力端子へ電流を流し、
前記第４のスイッチング素子であるｎチャネルMOSFETのドレイン端子は前記交流電源の前記第１の端子に接続され、当該ｎチャネルMOSFETのソース端子は前記負極側出力端子に接続され、前記第２の端子の電位が前記第１の端子の電位よりも高い場合において、オンとなっている期間中、前記第４のスイッチング素子であるｎチャネルMOSFETは、ソースとドレインとの間を介して前記負極側出力端子から前記第１の端子へ電流を流し、オフとなっている期間中、ボディダイオードを介して前記負極側出力端子から前記第１の端子へ電流を流す、請求項２に記載の全波整流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全波整流回路に関する。
【背景技術】
【０００２】
従来より、交流電源から供給された交流電圧を、直流電圧に変換して負荷回路へ供給するために、全波整流回路が広く利用されている。このような全波整流回路において、安価な回路構成で、かつ、確実に全波整流を実現できるようにするために、主要構成部をｎチャネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)のみで構成した全波整流回路が提案されている（例えば、特許文献１を参照）。
【０００３】
特許文献１に開示された全波整流回路は、交流電源の第１の端子の電圧がツェナーダイオードにより設定された電圧を超える位相となったとき、ツェナーダイオードが電流を流してフォトダイオードを発光させ、制御回路のフォトトランジスタがフォトダイオードの光を受光すると、制御回路のトランジスタをオンにさせて、チャージポンプ回路によりｎチャネルMOSFETのゲート−ソース間電圧を上昇させる。そしてｎチャネルMOSFETのゲート−ソース間電圧が所定の電圧よりも高いとき、ｎチャネルMOSFETはオンされるので、ソースからドレインに電流を流す。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１７８５１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、雷サージのように、瞬間的に、入力交流電圧よりも高い電圧が全波整流回路に入力されることがある。特許文献１に開示された全波整流回路では、このような瞬間的に非常に高い電圧が入力されることで入力電圧の位相が瞬間的に反転すると、本来、同時に電流が流れることがないはずの複数のMOSFETに同時に電流が流れることにより、回路が短絡してしまい、全波整流回路が破損してしまうおそれがある。
【０００６】
そこで、本発明は、入力交流電圧の位相を瞬間的に反転させる電圧が印加されても故障しない全波整流回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一つの形態として、全波整流回路が提供される。この全波整流回路は、第１の端子と第２の端子とを有する交流電源の第１の端子と正極側出力端子の間に接続され、第１の端子の電位が第２の端子の電位よりも高い場合において、オンとなっている期間中に第１の端子から正極側出力端子へ電流を流す第１のスイッチング素子と、交流電源の第２の端子と負極側出力端子の間に接続され、第１の端子の電位が第２の端子の電位よりも高い場合において、オンとなっている期間中に負極側出力端子から第２の端子へ電流を流す第２のスイッチング素子と、交流電源の第２の端子と正極側出力端子の間に接続され、第２の端子の電位が第１の端子の電位よりも高い場合において、オンとなっている期間中に第２の端子から正極側出力端子へ電流を流す第３のスイッチング素子と、交流電源の第１の端子と負極側出力端子の間に接続され、第２の端子の電位が第１の端子の電位よりも高い場合において、オンとなっている期間中に負極側出力端子から第１の端子へ電流を流す第４のスイッチング素子と、第１の端子と第１のスイッチング素子のスイッチング端子及び第２のスイッチング素子のスイッチング端子間に接続され、第１の端子の電位が第２の端子の電位よりも高く、かつ、第１の端子と第２の端子間の電圧が第１の閾値以上となる場合に第１及び第２のスイッチング素子をオンにし、一方、第１の端子と第２の端子間の電圧が第１の閾値未満となる場合に第１及び第２のスイッチング素子をオフにする第１の制御回路と、第２の端子と第３のスイッチング素子のスイッチング端子及び第４のスイッチング素子のスイッチング端子間に接続され、第２の端子の電位が記第１の端子の電位よりも高く、かつ、第２の端子と第１の端子間の電圧が第２の閾値以上となる場合に第３及び第４のスイッチング素子をオンにし、一方、第２の端子と第１の端子間の電圧が第２の閾値未満となる場合に第３及び第４のスイッチング素子をオフにする第２の制御回路とを有する。そして第１または第２の制御回路がオンからオフに切り替えることを指示してから第１、第２、第３及び第４のスイッチング素子がオンからオフに変化するのに要する時間よりも、第１または第２の制御回路がオフからオンに切り替えることを指示してから第１、第２、第３及び第４のスイッチング素子がオフからオンに変化するのに要する時間の方が長い。
【０００８】
この全波整流回路において、第１、第２、第３及び第４のスイッチング素子はｎチャネルMOSFETであることが好ましい。
【０００９】
またこの全波整流回路において、第１のスイッチング素子であるｎチャネルMOSFETのソース端子は、交流電源の第１の端子に接続され、そのｎチャネルMOSFETのドレイン端子は正極側出力端子に接続され、第１の端子の電位が第２の端子の電位よりも高い場合において、オンとなっている期間中、第１のスイッチング素子であるｎチャネルMOSFETは、ソースとドレインとの間を介して第１の端子から正極側出力端子へ電流を流し、オフとなっている期間中、ボディダイオードを介して第１の端子から正極側出力端子へ電流を流し、第２のスイッチング素子であるｎチャネルMOSFETのドレイン端子は交流電源の第２の端子に接続され、そのｎチャネルMOSFETのソース端子は負極側出力端子に接続され、第１の端子の電位が第２の端子の電位よりも高い場合において、オンとなっている期間中、第２のスイッチング素子であるｎチャネルMOSFETは、ソースとドレインとの間を介して負極側出力端子から第２の端子へ電流を流し、オフとなっている期間中、ボディダイオードを介して負極側出力端子から第２の端子へ電流を流し、第３のスイッチング素子であるｎチャネルMOSFETのソース端子は、交流電源の第２の端子に接続され、そのｎチャネルMOSFETのドレイン端子は正極側出力端子に接続され、第２の端子の電位が第１の端子の電位よりも高い場合において、オンとなっている期間中、第３のスイッチング素子であるｎチャネルMOSFETは、ソースとドレインとの間を介して第２の端子から正極側出力端子へ電流を流し、オフとなっている期間中、ボディダイオードを介して第２の端子から正極側出力端子へ電流を流し、第４のスイッチング素子であるｎチャネルMOSFETのドレイン端子は交流電源の第１の端子に接続され、そのｎチャネルMOSFETのソース端子は負極側出力端子に接続され、第２の端子の電位が第１の端子の電位よりも高い場合において、オンとなっている期間中、第４のスイッチング素子であるｎチャネルMOSFETは、ソースとドレインとの間を介して負極側出力端子から第１の端子へ電流を流し、オフとなっている期間中、ボディダイオードを介して負極側出力端子から第１の端子へ電流を流すことが好ましい。
【発明の効果】
【００１０】
本発明に係る全波整流回路は、入力交流電圧の位相を瞬間的に反転させる電圧が印加されても故障しないという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】本発明の一つの実施形態に係る全波整流回路の回路図である。
【図２】（ａ）は、サージ電圧が印加されない場合における、交流電圧の時間変化と制御回路及びスイッチング素子の動作状態の関係を示す図であり、（ｂ）は、サージ電圧が印加された場合における、交流電圧の時間変化と制御回路及びスイッチング素子の動作状態の関係を示す図である。
【図３】交流電源から供給される交流電圧の時間変化を示す図である。
【図４】電圧Vが正で、かつ、第１の閾値未満のときの電流の経路を示す図である。
【図５】電圧Vが正で、かつ、第１の閾値以上のときの電流の経路を示す図である。
【図６】電圧Vが負で、かつ、電圧Vの絶対値が第２の閾値未満のときの電流の経路を示す図である。
【図７】電圧Vが負で、かつ、電圧Vの絶対値が第２の閾値以上のときの電流の経路を示す図である。
【図８】変形例による全波整流回路の回路図である。
【図９】他の変形例による全波整流回路の回路図である。
【発明を実施するための形態】
【００１２】
以下、本発明の一つの実施形態による全波整流回路を、図を参照しつつ説明する。この全波整流回路は、交流電源から供給された交流電圧を直流電圧に変換し、負荷回路へその直流電圧を供給する。そしてこの全波整流回路は、交流電源の第１の端子の電位が第２の端子の電位よりも高い場合に負荷回路へ電力供給する第１及び第２のスイッチング素子と、第２の端子の電位が第１の端子の電位よりも高い場合に負荷回路へ電力供給する第３及び第４のスイッチング素子と、第１の端子と第２の端子間の電圧が低いと各スイッチング素子をオフにする二つの制御回路を有する。各スイッチング素子は、オンからオフに変わるのに要する時間よりもオフからオンに変わるのに要する時間の方が長く、これにより、供給される交流電圧の位相が瞬間的に反転しても、第１及び第２のスイッチング素子と第３及び第４のスイッチング素子が同時にオンにならないので、故障の発生が防止される。
【００１３】
図１は、本発明の一つの実施形態に係る全波整流回路の回路図である。図１に示されるように、全波整流回路１は、４個のスイッチング素子１１−１〜１１−４と、４個の分圧回路１２−１〜１２−４と、二つの制御回路１３−１、１３−２とを有する。
【００１４】
４個のスイッチング素子１１−１〜１１−４は、それぞれ、ｎチャネルMOSFETにより構成される。そして、交流電源２の第１の端子２−１の電位が第２の端子２−２の電位よりも高い場合には、スイッチング素子１１−１と１１−２の組を介して交流電源２からの電力が負荷回路３へ出力される。すなわち、第１の端子２−１からスイッチング素子１１−１を介して正極側出力端子１４−１へ電流が流れるとともに、負極側出力端子１４−２からスイッチング素子１１−２を介して第２の端子２−２へ電流が流れる。一方、交流電源２の第１の端子２−１の電位よりも第２の端子２−２の電位が高い場合には、スイッチング素子１１−３と１１−４の組を介して交流電源２からの電力が負荷回路３へ出力される。すなわち、第２の端子２−２からスイッチング素子１１−３を介して正極側出力端子１４−１へ電流が流れるとともに、負極側出力端子１４−２からスイッチング素子１１−４を介して第１の端子２−１へ電流が流れる。これにより全波整流が達成される。
【００１５】
そのために、スイッチング素子１１−１のソース端子が交流電源２の第１の端子２−１に接続され、スイッチング素子１１−１のドレイン端子が全波整流回路１の正極側出力端子１４−１と接続される。また、スイッチング素子１１−２のドレイン端子が交流電源２の第２の端子２−２に接続され、スイッチング素子１１−２のソース端子が全波整流回路１の負極側出力端子１４−２と接続される。
また、スイッチング素子１１−３のソース端子が交流電源２の第２の端子２−２に接続され、スイッチング素子１１−３のドレイン端子が正極側出力端子１４−１と接続される。そして、スイッチング素子１１−４のドレイン端子が交流電源２の第１の端子２−１に接続され、スイッチング素子１１−４のソース端子が負極側出力端子１４−２と接続される。
【００１６】
スイッチング素子１１−１及び１１−２は、それぞれ、制御回路１３−１によりオン／オフ制御される。そのために、スイッチング素子１１−１のスイッチング端子であるゲート端子は、分圧回路１２−１及び制御回路１３−１と接続される。一方、スイッチング素子１１−２のスイッチング端子であるゲート端子は、分圧回路１２−２及び制御回路１３−１と接続される。そして、交流電源２の第１の端子２−１の電位の方が第２の端子２−２の電位よりも高く（すなわち、第１の端子２−１と第２の端子２−２間の電圧Vが正であり）、かつ、電圧Vが所定の第１の閾値Th1以上の場合、スイッチング素子１１−１及び１１−２はオンとなり、スイッチング素子１１−１及び１１−２のソースとドレイン間を電流が流れることで、交流電源２からの電力が負荷回路３へ供給される。一方、電圧Vが正であり、かつ、第１の閾値Th1未満の場合、スイッチング素子１１−１及び１１−２はオフとなるものの、スイッチング素子１１−１及び１１−２のボディダイオードを介して電流が流れることで、交流電源２からの電力が負荷回路３へ供給される。また、電圧Vが負の場合には、スイッチング素子１１−１及び１１−２には電流は流れない。この場合には、後述するように、スイッチング素子１１−３及び１１−４を介して交流電源２からの電力が負荷回路３へ供給される。
【００１７】
スイッチング素子１１−３及び１１−４は、それぞれ、制御回路１３−２によりオン／オフ制御される。そのために、スイッチング素子１１−３のスイッチング端子であるゲート端子は、分圧回路１２−３及び制御回路１３−２と接続される。一方、スイッチング素子１１−４のスイッチング端子であるゲート端子は、分圧回路１２−４及び制御回路１３−２と接続される。そして、交流電源２の第２の端子２−２の電位の方が第１の端子２−１の電位よりも高く（すなわち、交流電源２の第１の端子２−１と第２の端子２−２間の電圧Vが負であり）、かつ、電圧Vの絶対値が所定の第２の閾値Th2以上の場合、スイッチング素子１１−３及び１１−４はオンとなり、スイッチング素子１１−３及び１１−４のソースとドレイン間を電流が流れることで、交流電源２からの電力が負荷回路３へ供給される。一方、電圧Vが負であり、かつ、電圧Vの絶対値が第２の閾値Th2未満の場合、スイッチング素子１１−３及び１１−４はオフとなるものの、スイッチング素子１１−３及び１１−４のボディダイオードを介して電流が流れることで、交流電源２からの電力が負荷回路３へ供給される。また、電圧Vが正の場合には、スイッチング素子１１−３及び１１−４には電流は流れない。
【００１８】
分圧回路１２−１〜１２−４は、それぞれ、スイッチング素子１１−１〜１−４をオンにするために必要な電圧を出力する。
本実施形態では、分圧回路１２−１及び１２−３は、それぞれ、交流電源２の第１の端子２−１、第２の端子２−２からの出力電圧よりも高い電圧を出力するためのチャージポンプ回路として構成される。
具体的には、分圧回路１２−１は、スイッチング素子１１−３のドレイン端子に対してアノード端子が接続されるダイオードD1と、ダイオードD1のカソード端子と交流電源２の第１の端子２−１との間に接続されるコンデンサC1と、コンデンサC1に対して並列に接続される二つの抵抗R1及びR2を有する。そして第１の端子２−１の電位よりも第２の端子２−２の電位の方が高くなっている間に、第２の端子２−２からダイオードD1およびスイッチング素子１１−３を介して、コンデンサC1がチャージされる。これにより、コンデンサC1のダイオードD1側の電位は、スイッチング素子１１−１のソース端子の電位（すなわち、交流電源２の第１の端子２−１の電位）よりも高くなる。そしてコンデンサC1の両端子間電圧が、直列に接続された抵抗R1とR2とにより分圧され、抵抗R1と抵抗R2の間の端子からスイッチング素子１１−１のゲート端子への電圧が出力される。そのため、スイッチング素子１１−１のゲート端子に印加される電圧は、スイッチング素子１１−１のソース端子に印加される電圧よりも高くなり、スイッチング素子１１−１をオンにすることが可能となる。
【００１９】
同様に、分圧回路１２−３は、スイッチング素子１１−１のドレイン端子に対してアノード端子が接続されるダイオードD2と、ダイオードD2のカソード端子と交流電源２の第２の端子２−２との間に接続されるコンデンサC2と、コンデンサC2に対して並列に接続される二つの抵抗R3及びR4を有する。第１の端子２−２の電位よりも第２の端子２−１の電位の方が高くなっている間に、第１の端子２−１からダイオードD2およびスイッチング素子１１−１を介して、コンデンサC2がチャージされる。これにより、コンデンサC2のダイオードD2側の電位は、スイッチング素子１１−３のソース端子の電位（すなわち、交流電源２の第２の端子２−２の電位）よりも高くなる。そしてコンデンサC2の両端子間電圧が、直列に接続された抵抗R3とR4とにより分圧され、抵抗R3と抵抗R4の間の端子からスイッチング素子１１−３のゲート端子への電圧が出力される。そのため、スイッチング素子１１−３のゲート端子に印加される電圧は、スイッチング素子１１−３のソース端子に印加される電圧よりも高くなり、スイッチング素子１１−３をオンにすることが可能となる。
【００２０】
また、分圧回路１２−２は、交流電源２の第１の端子２−１の電位の方が交流電源２の第２の端子２−２の電位よりも高い場合にスイッチング素子１１−２をオンにすることが可能なように、第１の端子２−１と負極側出力端子１４−２間の電圧を、その第１の端子２−１と負極側出力端子１４−２間に直列に接続された抵抗R5及びR6により分圧し、抵抗R5と抵抗R6の間の端子からスイッチング素子１１−２のゲート端子への電圧が出力される。
同様に、分圧回路１２−４は、交流電源２の第２の端子２−２の電位の方が交流電源２の第１の端子２−１の電位よりも高い場合にスイッチング素子１１−４をオンにすることが可能なように、第２の端子２−２と負極側出力端子１４−２間の電圧を、その第２の端子２−２と負極側出力端子１４−２間に直列に接続された抵抗R7及びR8により分圧し、抵抗R7と抵抗R8の間の端子からスイッチング素子１１−４のゲート端子への電圧が出力される。
なお、各スイッチング素子のソース端子とゲート端子間の電圧が一定となるように、各分圧回路では、スイッチング素子のソース端子とゲート端子間に接続される抵抗と並列に、逆バイアスで接続されるツェナーダイオードZD1〜ZD4を有することが好ましい。
【００２１】
制御回路１３−１は、第１の端子２−１と第２の端子２−２間の電圧Vが正である場合に、その電圧Vが第１の閾値Th1以上の場合、スイッチング素子１１−１及び１１−２をオンにし、その電圧Vが第１の閾値Th1未満の場合、スイッチング素子１１−１及び１１−２をオフにする。
そのために、制御回路１３−１は、電圧検知回路１３−１ａと制御信号出力回路１３−１ｂとを有する。
電圧検知回路１３−１ａは、交流電源２の第１の端子２−１と負極側出力端子１４−２との間に、第１の端子２−１側から順に直列に接続されるダイオードD3と、ツェナーダイオードZD5と、抵抗R9及びR10を有する。ダイオードD3は、第１の端子２−１の電圧で順方向バイアスされるように、第１の端子２−１にアノード端子が接続される。一方、ツェナーダイオードZD5は、第１の端子２−１の電圧で逆バイアスされるように、ダイオードD3のカソード端子とツェナーダイオードZD5のカソード端子が接続される。
【００２２】
さらに、電圧検知回路１３−１ａは、NPN型のトランジスタTR1を有する。トランジスタTR1のベース端子は、抵抗R9とR10の間に接続され、コレクタ端子は、制御信号出力回路１３−１ｂの抵抗R11を介して分圧回路１２−１の抵抗R1とコンデンサC1の間に接続され、エミッタ端子は負極側出力端子１４−２と接続される。
【００２３】
制御信号出力回路１３−１ｂは、トランジスタTR1のコレクタ端子に抵抗R12、R13を介してベース端子が接続される二つのNPN型のトランジスタTR2、TR3を有する。トランジスタTR2、TR3のエミッタ端子は、それぞれ負極側出力端子１４−２と接続される。また、トランジスタTR2のコレクタ端子は、抵抗R14を介して分圧回路１２−１の抵抗R1とコンデンサC1の間に接続される。一方、トランジスタTR3のコレクタ端子は、制御信号出力回路１３−１ｂからスイッチング素子１１−２への出力端子として、スイッチング素子１１−２のゲート端子と接続される。
【００２４】
制御信号出力回路１３−１ｂは、さらに、PNP型のトランジスタTR4を有する。トランジスタTR4のベース端子は、抵抗R15を介してトランジスタTR2のコレクタ端子と接続される。また、トランジスタTR4のコレクタ端子は、抵抗R16を介して交流電源２の第１の端子２−１と接続される。一方、トランジスタTR4のエミッタ端子は、制御信号出力回路１３−１ｂからスイッチング素子１１−１への出力端子として、スイッチング素子１１−１のゲート端子と接続される。
【００２５】
以下、制御回路１３−１の動作について説明する。
第１の端子２−１と第２の端子２−２間の電圧Vが、ツェナーダイオードZD5の降伏電圧で決まる第１の閾値Th1未満の場合には、トランジスタTR1のベース端子には電流が流入せず、トランジスタTR1はオフとなる。そのため、抵抗R11及び抵抗R12を介して電流がトランジスタTR2のベース端子に流入し、トランジスタTR2がオンとなる。そのため、抵抗R15を介してトランジスタTR4のベース端子にも電流が流入し、トランジスタTR4はオンになる。その結果、抵抗R16及びトランジスタTR4を介してスイッチング素子１１−１のゲート端子が第１の端子２−１と接続されるので、スイッチング素子１１−１のゲート端子に印加される電圧が低下し、スイッチング素子１１−１がオフになる。
【００２６】
同様に、トランジスタTR1がオフになると、抵抗R11及び抵抗R13を介して電流がトランジスタTR3のベース端子に流入し、トランジスタTR3がオンとなる。その結果として、負極側出力端子１４−２の電位とスイッチング素子１１−２のゲート端子の電位がほぼ等しくなるので、スイッチング素子１１−２はオフになる。
【００２７】
一方、第１の端子２−１と第２の端子２−２間の電圧Vが第１の閾値以上となる場合には、トランジスタTR1のベース端子に電流が流入し、トランジスタTR1はオンとなる。そのため、電流が抵抗R11及びトランジスタTR1を介して流れるようになるので、トランジスタTR2及びTR3はオフとなる。また、トランジスタTR2がオフになると、トランジスタTR4のベース端子に流入する電流もなくなるので、トランジスタTR4もオフとなる。
その結果、分圧回路１２−１は、制御回路１３−１の影響を受けなくなり、抵抗R1とR2で分圧された電圧そのものがスイッチング素子１１−１のゲート端子に印加されることになり、スイッチング素子１１−１はオンになる。同様に、分圧回路１２−２も、制御回路１３−１の影響を受けなくなり、抵抗R3とR4で分圧された電圧そのものがスイッチング素子１１−２のゲート端子に印加されることになり、スイッチング素子１１−２はオンになる。
以上により、制御回路１３−１は、第１の端子２−１と第２の端子２−２間の電圧Vが第１の閾値Th1以上の場合には、スイッチング素子１１−１、１１−２をオンにし、電圧Vが第１の閾値Th1未満の場合には、スイッチング素子１１−１、１１−２をオフにできる。
【００２８】
ここで、電圧Vが第１の閾値Th1を超えて変化する際の制御回路１３−１及びスイッチング素子１１−１、１１−２の動作について説明する。
先ず、第１の閾値Th1以上であった電圧Vが低下して、第１の閾値Th1未満になったとする。この場合、電圧Vが第１の閾値Th1未満になった時点で、ほぼ遅滞なく、トランジスタTR2〜TR4がオンになり、ｎチャネルMOSFETであるスイッチング素子１１−１、１１−２のゲート端子電圧が低下するので、電圧Vが第１の閾値Th1未満になった時点で、ほぼ遅滞なく、スイッチング素子１１−１、１１−２もオフになる。
【００２９】
逆に、第１の閾値Th1未満であった電圧Vが上昇して、第１の閾値Th1以上になったとする。この場合、電圧Vが第１の閾値以上になった時点で、ほぼ遅滞なく、トランジスタTR2〜TR4がオフになり、ｎチャネルMOSFETであるスイッチング素子１１−１、１１−２のゲート端子電圧が上昇する。しかし、ｎチャネルMOSFETのソース−ドレイン間に電流が流れるようになるまでは、ソース−ゲート間に形成されるキャパシタをチャージする必要が有るので、制御回路１３−１がオンからオフへの切り替えを指示してからスイッチング素子１１−１、１１−２がオンからオフに切り替わるのに要する時間よりも、制御回路１３−１がオフからオンへの切り替えを指示してからスイッチング素子１１−１、１１−２がオフからオンに切り替わるのに要する時間の方が長くなる。
【００３０】
制御回路１３−２は、第１の端子２−１と第２の端子２−２間の電圧Vが負である場合に、その電圧Vの絶対値が第２の閾値Th2以上の場合、スイッチング素子１１−３及び１１−４をオンにし、その電圧Vの絶対値が第２の閾値Th2未満の場合、スイッチング素子１１−３及び１１−４をオフにする。
そのために、制御回路１３−２は、電圧検知回路１３−２ａと制御信号出力回路１３−２ｂとを有する。なお、電圧検知回路１３−２ａの構成は、第１の端子２−１の代わりに第２の端子２−２に接続される点を除いて同様の構成を有し、かつ、同様の動作を行う。また、制御信号出力回路１３−２ｂは、制御信号出力回路１３−１ｂと同様の構成を有し、かつ、同様の動作を行う。
すなわち、電圧Vの絶対値が、第２の端子２−２からの電圧で逆バイアスされるツェナーダイオードZD6の降伏電圧により決まる第２の閾値Th2以上になると、トランジスタTR5がオンになり、その結果としてトランジスタTR6〜TR8がオフになるので、スイッチング素子１１−３及び１１−４はオンになる。一方、電圧Vの絶対値が、第２の閾値Th2未満になると、トランジスタTR5がオフになり、その結果としてトランジスタTR6〜TR8がオンになるので、スイッチング素子１１−３及び１１−４はオフになる。
また、制御回路１３−２がオンからオフへの切り替えを指示してからスイッチング素子１１−３、１１−４がオンからオフに切り替わるのに要する時間よりも、制御回路１３−２がオフからオンへの切り替えを指示してからスイッチング素子１１−３、１１−４がオフからオンに切り替わるのに要する時間の方が長くなる。
【００３１】
以下、交流電源２から供給される交流電圧にサージ電圧が途中で加わる場合における、全波整流回路１の動作を説明する。
図２（ａ）は、サージ電圧が印加されない場合における、交流電圧の時間変化と制御回路及びスイッチング素子の動作状態の関係を示す図である。一方、図（ｂ）は、サージ電圧が印加された場合における、交流電圧の時間変化と制御回路及びスイッチング素子の動作状態の関係を示す図である。図２（ａ）及び図２（ｂ）において、横軸は時間を表す。
【００３２】
最初に、サージ電圧が印加されない場合について説明する。
図２（ａ）において、波形２００は、供給される交流電圧、すなわち、第１の端子２−１と第２の端子２−２間の電圧Vの時間変化を表す。なお、第１の端子２−１の電位の方が第２の端子の電位よりも高い場合、電圧Vを正とする。そしてタイムチャート２０１〜２０４は、それぞれ、第１の制御回路１３−１、第１及び第２のスイッチング素子１１−１、１１−２、第２の制御回路１３−２、第３及び第４のスイッチング素子１１−３、１１−４の動作状態（オン／オフ）を示す。
【００３３】
電圧Vが第１の閾値Th1未満から第１の閾値Th1以上に上昇すると、第１の制御回路１３−１はオンとなる。その後、若干のタイムラグがあってから、第１及び第２のスイッチング素子１１−１、１１−２もオンになる。一方、電圧Vが第１の閾値Th1以上から第１の閾値Th1未満に低下すると、第１の制御回路１３−１がオフになるのとほぼ同時に、第１及び第２のスイッチング素子１１−１、１１−２もオフになる。
【００３４】
同様に、電圧Vの絶対値が第２の閾値Th2未満から第２の閾値Th2以上に上昇すると、第２の制御回路１３−２はオンとなる。その後、若干のタイムラグがあってから、第３及び第４のスイッチング素子１１−３、１１−４もオンになる。一方、電圧Vの絶対値が第２の閾値Th2以上から第２の閾値Th2未満に低下すると、第２の制御回路１３−２がオフになるのとほぼ同時に、第３及び第４のスイッチング素子１１−３、１１−４もオフになる。このように、第１及び第２のスイッチング素子１１−１、１１−２と、第３及び第４のスイッチング素子１１−３、１１−４は、交互にオン／オフを繰り返す。
【００３５】
次に、サージ電圧が印加された場合について説明する。ここでは、電圧Vが負であり、かつ、その絶対値がTh2以上となっているときにサージ電圧が印加されて、瞬間的に電圧Vが正となり、かつ第１の閾値Th1以上となったとする。
図２（ｂ）において、波形２１０は、第１の端子２−１と第２の端子２−２間の電圧Vの時間変化を表す。なお、第１の端子２−１の電位の方が第２の端子の電位よりも高い場合、電圧Vを正とする。そしてタイムチャート２１１〜２１４は、それぞれ、第１の制御回路１３−１、第１及び第２のスイッチング素子１１−１、１１−２、第２の制御回路１３−２、第３及び第４のスイッチング素子１１−３、１１−４の動作状態（オン／オフ）を示す。
【００３６】
電圧Vが第１の閾値Th1未満から第１の閾値Th1以上に上昇した場合、及び、第１の閾値Th1以上から第１の閾値Th1未満に低下した場合の各制御回路及び各スイッチング素子の挙動は、上記の図２（ａ）に示される場合と同じである。
【００３７】
その後、電圧Vが負となり、かつ、電圧Vの絶対値が第２の閾値Th2以上である間にサージ電圧が印加され、電圧Vの位相が反転する際、電圧Vの絶対値が第２の閾値Th2未満となった時点で直ちに、第２の制御回路１３−２だけでなく、第３及び第４のスイッチング素子１１−３、１１−４もオフになる。一方、電圧Vが直ぐに第１の閾値Th1以上となるので、第１の制御回路１３−１もオンになる。しかし、第１の制御回路１３−１がオンになってから第１及び第２のスイッチング素子１１−１、１１−２がオンになるまでの間にタイムラグがあり、そのタイムラグの間にサージ電圧が消失して電圧Vが第１の閾値Th1未満となるので、結局、第１及び第２のスイッチング素子１１−１、１１−２はオフのままである。このように、サージ電圧が印加されることで、瞬間的に電圧Vの位相が反転しても、全てのスイッチング素子が同時にオンになることはない。
【００３８】
次に、サージ電圧が印加されている期間が、各スイッチング素子がオフからオンに変化するのに要する時間よりも長い場合について説明する。
図３は、交流電源２から供給される交流電圧の時間変化を示す図である。図３において、横軸は時間を表し、縦軸は電圧を表す。そして電圧値が0Vよりも上側になる場合は、V>0、すなわち、交流電源２の第１の端子２−１の電位が第２の端子２−２の電位よりも高いことを表す。一方、電圧値が0Vよりも下側になる場合は、V<0、すなわち、交流電源２の第２の端子２−２の電位が第１の端子２−１の電位よりも高いことを表す。曲線３００は、供給される交流電圧の時間変化を表す。この例では、時刻t4の直後において、サージ電圧が加わり、全波整流回路１に入力される電圧の位相が瞬間的に反転するものとする。
なお、下側の曲線３０１は、上側の図における点線３１０で囲まれた部分における、曲線３００の拡大図である。
【００３９】
以下、図３に示した時刻t0〜t12までの区間における、全波整流回路１の動作を説明する。
【００４０】
（１）時刻t0〜t1まで
電圧Vが0Vから第１の閾値Th1未満の間となる時刻t0〜t1では、スイッチング素子１１−１及びスイッチング素子１１−２はオフとなる。また電圧V>0なので、スイッチング素子１１−３及びスイッチング素子１１−４には電流は流れない。そのため、図４の矢印４０１、４０２に示されるように、スイッチング素子１１−１とスイッチング素子１１−２のｎチャネルMOSFETのボディダイオードを通って電流が流れる。
【００４１】
（２）時刻t1〜t2まで
電圧Vが第１の閾値Th1以上となる時刻t1〜t2では、スイッチング素子１１−１及びスイッチング素子１１−２はオンとなる。そのため、図５の矢印５０１、５０２に示されるように、スイッチング素子１１−１とスイッチング素子１１−２のｎチャネルMOSFETのソース−ドレイン間を通って電流が流れる。
【００４２】
（３）時刻t2〜t3まで
再び、電圧Vが0Vから第１の閾値Th1未満の間となる時刻t2〜t3では、時刻t0〜t1の区間と同様に、スイッチング素子１１−１及びスイッチング素子１１−２はオフとなる。また電圧V>0なので、図４の矢印４０１、４０２に示されるように、スイッチング素子１１−１とスイッチング素子１１−２のｎチャネルMOSFETのボディダイオードを通って電流が流れる。
【００４３】
（４）時刻t3〜t4まで
電圧Vが負となり、電圧Vの絶対値が0Vから第２の閾値Th2未満の間となる時刻t3〜t4では、スイッチング素子１１−３及びスイッチング素子１１−４はオフとなる。また電圧V<0なので、スイッチング素子１１−１及びスイッチング素子１１−２には電流は流れない。そのため、図６の矢印６０１、６０２に示されるように、スイッチング素子１１−３とスイッチング素子１１−４のｎチャネルMOSFETのボディダイオードを通って電流が流れる。
【００４４】
（５）時刻t4〜t5まで
電圧Vの絶対値が第２の閾値Th2以上となる時刻t4〜t5では、スイッチング素子１１−３及びスイッチング素子１１−４はオンとなる。そのため、図７の矢印７０１、７０２に示されるように、スイッチング素子１１−３とスイッチング素子１１−４のｎチャネルMOSFETのソース−ドレイン間を通って電流が流れる。
【００４５】
（６）時刻t5〜t6まで
サージ電圧により急激に電圧Vの正負が反転し始めた時刻t5〜t6では、電圧Vの絶対値が0Vから第２の閾値Th2未満となるので、時刻t3〜t4の区間と同様に、スイッチング素子１１−３及びスイッチング素子１１−４はオフとなる。また電圧V<0なので、スイッチング素子１１−１及びスイッチング素子１１−２には電流は流れず、図６の矢印６０１、６０２に示されるように、スイッチング素子１１−３とスイッチング素子１１−４のｎチャネルMOSFETのボディダイオードを通って電流が流れる。
【００４６】
（７）時刻t6〜t7まで
再び、電圧Vが0Vから第１の閾値Th1未満の間となる時刻t6〜t7では、時刻t0〜t1の区間と同様に、スイッチング素子１１−１及びスイッチング素子１１−２はオフとなる。また電圧V>0なので、スイッチング素子１１−３及びスイッチング素子１１−４には電流は流れず、図４の矢印４０１、４０２に示されるように、スイッチング素子１１−１とスイッチング素子１１−２のｎチャネルMOSFETのボディダイオードを通って電流が流れる。
このように、サージ電圧が加わって電圧Vの位相が負から正に瞬間的に切り替わる場合でも、その切り替わりの途中で全てのスイッチング素子がオフになる。
【００４７】
（８）時刻t7〜t8まで
電圧Vが第１の閾値Th1以上となる時刻t7〜t8では、時刻t1〜t2の区間と同様に、スイッチング素子１１−１及びスイッチング素子１１−２はオンとなる。そのため、図５の矢印５０１、５０２に示されるように、スイッチング素子１１−１とスイッチング素子１１−２のｎチャネルMOSFETのソース−ドレイン間を通って電流が流れる。
【００４８】
（９）時刻t8〜t9まで
再び、電圧Vが0Vから第１の閾値Th1未満の間となる時刻t8〜t9では、時刻t0〜t1の区間と同様に、スイッチング素子１１−１及びスイッチング素子１１−２はオフとなる。また電圧V>0なので、スイッチング素子１１−３及びスイッチング素子１１−４には電流は流れず、図４の矢印４０１、４０２に示されるように、スイッチング素子１１−１とスイッチング素子１１−２のｎチャネルMOSFETのボディダイオードを通って電流が流れる。
【００４９】
（１０）時刻t9〜t10まで
時刻t9〜t10では、三度、電圧Vの絶対値が0Vから第２の閾値Th2未満となるので、時刻t3〜t4の区間と同様に、スイッチング素子１１−３及びスイッチング素子１１−４はオフとなる。また電圧V<0なので、スイッチング素子１１−１及びスイッチング素子１１−２には電流は流れず、図６の矢印６０１、６０２に示されるように、スイッチング素子１１−３とスイッチング素子１１−４のｎチャネルMOSFETのボディダイオードを通って電流が流れる。
このように、サージ電圧が消失して電圧Vの位相が正から負に瞬間的に切り替わる場合でも、その切り替わりの途中で全てのスイッチング素子がオフになる。
【００５０】
（１１）時刻t10〜t11まで
電圧Vの絶対値が第２の閾値Th2以上となる時刻t10〜t11では、時刻t4〜t5の区間と同様に、スイッチング素子１１−３及びスイッチング素子１１−４はオンとなる。そのため、図７の矢印７０１、７０２に示されるように、スイッチング素子１１−３とスイッチング素子１１−４のｎチャネルMOSFETのソース−ドレイン間を通って電流が流れる。
【００５１】
（１２）時刻t11〜t12まで
時刻t11〜t12では、電圧Vの絶対値が0Vから第２の閾値Th2未満となるので、時刻t3〜t4の区間と同様に、スイッチング素子１１−３及びスイッチング素子１１−４はオフとなる。また電圧V<0なので、スイッチング素子１１−１及びスイッチング素子１１−２には電流は流れず、図６の矢印６０１、６０２に示されるように、スイッチング素子１１−３とスイッチング素子１１−４のｎチャネルMOSFETのボディダイオードを通って電流が流れる。
【００５２】
このように、サージ電圧が印加されている期間が、各スイッチング素子がオフからオンに変化する期間よりも長くても、全てのスイッチング素子が同時にオンになることはない。
【００５３】
以上に説明してきたように、この全波整流回路は、交流電源から供給される交流電圧の位相が反転する場合に、一旦全てのスイッチング素子のｎチャネルMOSFETがオフになる。特に、各ｎチャネルMOSFETがオンからオフになるのに要する時間よりも、オフからオンになるのに要する時間の方が長いので、入力される交流電圧の位相が瞬間的に反転する場合でも、交流電源の一方の端子の電位の方が他方の端子の電位よりも高い場合に負荷回路へ電力供給するスイッチング素子と、交流電源の一方の端子の電位の方が他方の端子の電位よりも低い場合に負荷回路へ電力供給するスイッチング素子が同時にオンになることはない。そのため、この全波整流回路は、交流電源からの入力交流電圧の位相を瞬間的に反転させる電圧が印加されても故障しないで済む。
【００５４】
変形例によれば、制御信号出力回路において、PNP型のトランジスタの代わりに、NPN型のトランジスタが用いられてもよい。
図８は、この変形例による全波整流回路１’の回路図である。この変形例による全波整流回路１’は、図１に示された全波整流回路１と比較して、制御信号出力回路２３−１ｂ、２３−２ｂの構成のみが、制御信号出力回路１３−１ｂ、１３−２ｂと異なる。また、制御信号出力回路２３−１ｂと２３−２ｂは、制御対象となるスイッチング素子が異なるだけで、回路構成及び動作は同一である。そこで以下では、制御信号出力回路２３−１ｂについて説明する。
【００５５】
制御信号出力回路２３−１ｂは、電圧検知回路１３−１ａのトランジスタTR1のエミッタ端子に抵抗R21、R22を介してベース端子が接続される二つのNPN型のトランジスタTR11、TR12を有する。
【００５６】
トランジスタTR11のエミッタ端子は、抵抗R23を介して交流電源２の第１の端子２−１と接続される。一方、トランジスタTR11のコレクタ端子は、制御信号出力回路２３−１ｂからスイッチング素子１１−１への出力端子として、スイッチング素子１１−１のゲート端子と接続される。
【００５７】
トランジスタTR12のエミッタ端子は、負極側出力端子１４−２と接続される。一方、TR12のコレクタ端子は、制御信号出力回路２３−１ｂからスイッチング素子１１−２への出力端子として、スイッチング素子１１−２のゲート端子と接続される。
【００５８】
以下、制御信号出力回路２３−１ｂの動作について説明する。
第１の端子２−１と第２の端子２−２間の電圧Vが第１の閾値Th1未満となり、電圧検知回路１３−１ａのトランジスタTR1がオフとなる場合、抵抗R11及び抵抗R21を介して電流がトランジスタTR11のベース端子に流入し、トランジスタTR11がオンとなる。その結果、抵抗R23及びトランジスタTR11を介してスイッチング素子１１−１のゲート端子が第１の端子２−１と接続されるので、スイッチング素子１１−１のゲート端子に印加される電圧が低下し、スイッチング素子１１−１がオフになる。
同様に、トランジスタTR1がオフになると、抵抗R11及び抵抗R21を介して電流がトランジスタTR12のベース端子に流入し、トランジスタTR12がオンとなる。その結果として、負極側出力端子１４−２の電位とスイッチング素子１１−２のゲート端子の電位がほぼ等しくなるので、スイッチング素子１１−２はオフになる。
【００５９】
一方、第１の端子２−１と第２の端子２−２間の電圧Vが第１の閾値以上となり、電圧検知回路１３−１ａのトランジスタTR1がオンとなる場合、電流が抵抗R11及びトランジスタTR1を介して流れるようになるので、トランジスタTR11及びTR12はオフとなる。
その結果、分圧回路１２−１は、制御信号出力回路２３−１ｂの影響を受けなくなり、抵抗R1とR2で分圧された電圧そのものがスイッチング素子１１−１のゲート端子に印加されることになり、スイッチング素子１１−１はオンになる。同様に、分圧回路１２−２も、制御信号出力回路２３−１ｂの影響を受けなくなり、抵抗R5とR6で分圧された電圧そのものがスイッチング素子１１−２のゲート端子に印加されることになり、スイッチング素子１１−２はオンになる。
以上により、制御回路１３−１は、第１の端子２−１と第２の端子２−２間の電圧Vが第１の閾値Th1以上の場合には、スイッチング素子１１−１、１１−２をオンにし、電圧Vが第１の閾値Th1未満の場合には、スイッチング素子１１−１、１１−２をオフにできる。
【００６０】
図９は、他の変形例による全波整流回路１”の回路図である。この変形例による全波整流回路１”は、図８に示された全波整流回路１’と比較して、チャージポンプ回路として動作する分圧回路２２−１、２２−３におけるダイオードD1のアノード端子の接続先が、全波整流回路１の分圧回路１２−１、１２−３と異なる。
【００６１】
具体的には、分圧回路２２−１のダイオードD1のアノード端子は、スイッチング素子１１−１のドレイン端子及び正極側出力端子１４−１と接続される代わりに、交流電源２の第２の端子２−２に接続される。そのため、第１の端子２−１の電位よりも第２の端子２−２の電位の方が高くなっている間に、コンデンサC1はチャージされる。したがって、第１の端子２−１の電位の方が第２の端子２−２の電位よりも高くなった時には、コンデンサC1は十分にチャージされているので、分圧回路２２−１は、スイッチング素子１１−１をオンにするのに十分な電圧をスイッチング素子１１−１のゲート端子に印加できる。
【００６２】
同様に、分圧回路２２−３のダイオードD2のアノード端子は、スイッチング素子１１−３のドレイン端子及び正極側出力端子１４−１と接続される代わりに、交流電源２の第１の端子２−１に接続される。そのため、第２の端子２−２の電位よりも第１の端子２−１の電位の方が高くなっている間に、コンデンサC2はチャージされる。したがって、第２の端子２−２の電位の方が第１の端子２−１の電位よりも高くなった時には、コンデンサC2は十分にチャージされているので、分圧回路２２−３は、スイッチング素子１１−３をオンにするのに十分な電圧をスイッチング素子１１−３のゲート端子に印加できる。
【００６３】
また、スイッチング素子として、オンからオフへの変化に要する時間の方が、オフからオンへの変化に要する時間よりも短い他の様々なスイッチング素子を利用してもよい。
また、電圧検知回路の構成も、上記の実施形態に限られない。さらに、第１の閾値Th1及び第２の閾値Th2も、交流電源から供給される交流電圧の振幅よりも低く、かつ、電圧Vが変動する際に、スイッチング素子がオフになる期間を確保できる程度の値であれば、どのような値に設定されてもよい。
さらに、分圧回路の構成も、上記の実施形態または変形例に限られず、各スイッチング素子のオン／オフを切り替えるために十分な電圧を生じさせることができる回路であれば、どのような構成であってもよい。
【００６４】
なお、上記の実施形態または変形例による全波整流回路は、出力する直流電圧を安定化させるために、正極側出力端子と負極側出力端子の間に接続される平滑コンデンサをさらに有していてもよい。
【００６５】
上記の実施形態または変形例による全波整流回路は、弾球遊技機または回胴遊技機といった遊技機に搭載されてもよい。
【００６６】
このように、当業者は、本発明の範囲内で、実施される形態に合わせて様々な変更を行うことができる。
【符号の説明】
【００６７】
１、１’、１”    全波整流装置
２    交流電源
３    負荷回路
１１−１〜１１−４    スイッチング素子
１２−１〜１２−４、２２−１、２２−３    分圧回路
１３−１、１３−２    制御回路
１３−１ａ、１３−２ａ    電圧検知回路
１３−２ｂ、１３−２ｂ、２３−２ｂ、２３−２ｂ    制御信号出力回路
１４−１    正極側出力端子
１４−２    負極側出力端子
【図１】
2015109753.tif 000003
【図２】
2015109753.tif 000004
【図３】
2015109753.tif 000005
【図４】
2015109753.tif 000006
【図５】
2015109753.tif 000007
【図６】
2015109753.tif 000008
【図７】
2015109753.tif 000009
【図８】
2015109753.tif 000010
【図９】
2015109753.tif 000011