(57)【要約】【課題】低損失なインダクタ素子を提供し、これを用いて低損失としたスイッチング電源装置、照明装置を提供する。【解決手段】実施形態のインダクタ素子は、スイッチング周波数５００ｋＨｚ以上、印加電圧２０Ｖ以上で動作する、Ｍｎ系フェライトからなるコアを有するインダクタ素子であって、動作時の最大磁束密度を１００ｍＴ以下とする。【選択図】図１
2015065771.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング周波数５００ｋＨｚ以上、印加電圧２０Ｖ以上で動作する、Ｍｎ系フェライトからなるコアを有するインダクタ素子であって、動作時の最大磁束密度が１００ｍＴ以下であるインダクタ素子。
【請求項２】
スイッチング周波数５００ｋＨｚ以上、印加電圧２０Ｖ以上で動作する、Ｍｎ系フェライトからなるコアを有するインダクタ素子であって、比透磁率が１２００以下であるインダクタ素子。
【請求項３】
請求項１または２に記載のインダクタ素子と、
オンの時に前記インダクタ素子に電流を供給するスイッチング素子と、
前記スイッチング素子がオフのとき電流が流れる整流素子と、
を備えたスイッチング電源装置。
【請求項４】
請求項３記載のスイッチング電源装置と、
前記スイッチング電源装置の負荷回路となる照明負荷と、
を備えた照明装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、インダクタ素子、スイッチング電源装置及び照明装置に関する。
【背景技術】
【０００２】
照明装置などの電源として、スイッチング電源装置がある。スイッチング電源装置は、入力電力から所望の出力電力を得る電力変換装置において、電力を変換・調整するためにスイッチング素子を用いた電源装置である。その中には、直流電力を別の直流電力に変換するＤＣ-ＤＣコンバータが含まれる。
【０００３】
スイッチング電源装置に使用するスイッチング素子として、ワイドバンドギャップ化合物半導体により形成されたスイッチング素子の適用が、検討されている。このようなスイッチング素子は、高速で動作し、５００ｋＨｚを超える高い周波数でのスイッチングが可能となる。高い周波数でのスイッチングにより、出力フィルタのインダクタ、コンデンサを小型化できる。そのため、スイッチング電源装置全体の小型化も期待できる。さらに、高耐圧、かつ低オン抵抗の特性も持つことから、低損失なスイッチング電源の実現も、可能である。  
【０００４】
ここで、ワイドバンドギャップ半導体とは、バンドギャップが約１．４ｅＶのヒ化ガリウム（ＧａＡｓ）よりもバンドギャップの広い半導体をいう。例えば、バンドギャップが１．５ｅＶ以上の半導体、リン化ガリウム（ＧａＰ、バンドギャップ約２．３ｅＶ）、窒化ガリウム（ＧａＮ、バンドギャップ約３．４ｅＶ）、ダイアモンド（Ｃ、バンドギャップ約５．２７ｅＶ）、窒化アルミニウム（ＡｌＮ、バンドギャップ約５．９ｅＶ）、炭化ケイ素（ＳｉＣ）などが、ワイドバンドギャップ半導体に含まれる。
【０００５】
一方、スイッチング素子と並んで、スイッチング電源装置の効率を左右する、インダクタ等の磁性部品の選択も重要である。現状では、スイッチング電源装置のインダクタとして、コア材にフェライトを使用したインダクタが使用されている。ケイ素鋼などに比べ、高周波スイッチング時の損失が小さいためである。しかし、５００ｋＨｚを超えるスイッチング周波数での使用については、実績が少ない。そのため、フェライトの性質を踏まえた最適な設計による、インダクタ素子が望まれていた。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平４−２３０００６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、低損失なインダクタ素子を提供し、これを用いて低損失としたスイッチング電源装置、照明装置を提供することである。
【課題を解決するための手段】
【０００８】
実施形態のインダクタ素子は、スイッチング周波数５００ｋＨｚ以上、印加電圧２０Ｖ以上で動作する、Ｍｎ系フェライトからなるコアを有するインダクタ素子であって、動作時の最大磁束密度を１００ｍＴ以下とする。
【発明の効果】
【０００９】
本発明の実施形態によれば、低損失なインダクタ素子を提供し、これを用いて低損失としたスイッチング電源装置、照明装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係るスイッチング電源装置を例示する回路図である。
【図２】第１の実施形態に係るスイッチング電源装置を含む照明装置を例示する回路図である。
【図３】スイッチング電源装置１２の動作を説明するための波形図である。
【図４】ヒステリシス損失を説明する図である。
【図５】損失のスイッチング周波数依存性を表す特性図である。
【図６】損失の材料依存性を表す特性図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
【００１２】
（第１実施形態）  
図１は、第１の実施形態に係るスイッチング電源装置を例示する回路図である。  
本実施形態のスイッチング電源装置１は、スイッチング素子２と、インダクタ３と、整流素子４と、出力フィルタコンデンサ５と、を有する。また、スイッチング電源装置１は図示されない制御回路も有する。
【００１３】
スイッチング素子２は、例えばＭＯＳ  ＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。整流素子４は、例えばシリコンダイオードである。
【００１４】
スイッチング素子２の主端子としてのドレインは、高電位入力端子６に接続され、スイッチング素子２の主端子としてのソースは、整流素子４のカソードに接続されている。整流素子４のアノードは低電位入力端子７に接続されている。直列接続されたインダクタ３と出力フィルタコンデンサ５は、整流素子４に並列に接続されている。出力フィルタコンデンサ５の両端には、それぞれ、高電位出力端子８、低電位出力端子９が接続されている。ここで、インダクタ３は、Ｍｎ系フェライトで作成されたコアに巻き線が形成された構成となっており、最大磁束密度が１００ｍＴ以下である。
【００１５】
スイッチング電源装置１の動作を説明する。  
高電位入力端子６と低電位入力端子７との間に、直流電圧を入力する。スイッチング素子２は、オン・オフを繰り返し、インダクタ３および出力フィルタコンデンサ５を含んだ回路に、入力電圧を断続的に供給する。インダクタ３および出力フィルタコンデンサ５を含んだ回路はフィルタとして働き、断続的に供給された電圧を平均化する。スイッチング電源装置１の出力は、出力フィルタコンデンサ５の両端に接続された高電位出力端子８、低電位出力端子９から取り出される。負荷は、これらの端子間に、接続される。なお、スイッチング素子２がオフの期間に、インダクタ３を流れる電流は、整流素子４を介して流れつづけ、電流が途切れることはない。
【００１６】
スイッチング素子２のオン・オフ制御すなわちスイッチングは、図示されない制御回路によって制御される。このスイッチングの周波数は５００ｋＨｚ以上であり、スイッチング電源装置１に、入力される直流電圧は２０Ｖ以上となる。スイッチング電源装置１は、降圧コンバータとして動作する。ただし、本実施の形態はこれには限定されず、スイッチング電源装置は、昇圧型、昇降圧型であってもよい。
【００１７】
図２は、第１の実施形態に係るスイッチング電源装置を含む照明装置を例示する回路図である。  
照明装置１０は、直流電源１１の出力電圧を変換するスイッチング電源装置１２と、スイッチング電源装置１２の負荷回路となる照明負荷１３と、を備えている。直流電源１１は、例えば交流電源と、整流回路で構成され、交流電源の交流電圧を整流回路で整流して直流電圧を出力する。図２においては、直流電源１１として、商用交流電源１４の交流電圧をブリッジ形整流回路１５により整流し、直流電圧を出力する具体例を例示した。照明負荷１３は、例えば発光ダイオード（Light-emitting diode：ＬＥＤ）照明光源を有する。
【００１８】
スイッチング電源装置１２は、スイッチング素子１７と、電流制御素子１８と、整流素子４と、インダクタ２０と、インダクタ２１と、入力フィルタコンデンサ１６と、コンデンサ１９と、出力フィルタコンデンサ５と、ダイオード２５と、を有する。
【００１９】
スイッチング素子１７は、ノーマリオン型のトランジスタであり、例えば窒化ガリウム（ＧａＮ）などの窒化物半導体により形成された高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）である。電流制御素子１８は、定電流特性を有する素子または回路であり、例えば定電流ダイオードである。なお、電流制御素子１８は、窒化ガリウム（ＧａＮ）などの窒化物半導体により形成された高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）であってもよい。電流制御素子１８、インダクタ２１、コンデンサ１９は、スイッチング電源装置１２が自励発振するために、付加されたものである。
【００２０】
インダクタ２１は、インダクタ２０と、磁気結合している。スイッチング素子１７は、図１のスイッチング素子２に相当し、インダクタ２０は、図１のインダクタ３に相当する。
【００２１】
インダクタ２０も、図１のインダクタ３と同様、Ｍｎ系フェライトからなるコアに巻き線が形成された構成となっている。本実施形態のスイッチング電源装置１２は、さらに、インダクタ２０と磁気結合しているインダクタ２１を有する。そのため、Ｍｎ系フェライトからなるコアに２つの巻き線が形成され、一方をインダクタ２０、他方をインダクタ２１とする。
【００２２】
直流電源１１の出力は、高電位入力端子６と低電位入力端子７に入力される。スイッチング素子１７のドレインは、高電位入力端子６に接続され、スイッチング素子１７のソースは、電流制御素子１８が定電流ダイオードであった場合にはアノードに接続されている。電流制御素子１８のカソードは、整流素子４のカソードに接続され、整流素子４のアノードは、低電位入力端子７に接続されている。ダイオード２５のアノードは、スイッチング素子１７のゲートに接続され、ダイオード２５のカソードは、整流素子４のカソードに接続されている。
【００２３】
インダクタ２０の一端とインダクタ２１の一端は、整流素子４のカソードに接続されている。インダクタ２０の他端は高電位出力端子８に接続され、インダクタ２１の他端は、コンデンサ１９を介してスイッチング素子１７のゲートに接続されている。インダクタ２１は、インダクタ２０の電流が増加しているときスイッチング素子１７をオンさせる電圧が誘起され、インダクタ２０の電流が減少しているとき、スイッチング素子１７をオフさせる電圧が誘起される結線となっている。
【００２４】
低電位入力端子７と低電位出力端子９とは、スイッチング電源装置１２内部で接続されている。入力フィルタコンデンサ１６は、高電位入力端子６と低電位入力端子７との間に接続され、出力フィルタコンデンサ５は、高電位出力端子８と低電位出力端子９との間に接続されている。高電位出力端子８と低電位出力端子９に、負荷となる照明負荷１３が接続される。
【００２５】
次に、スイッチング電源装置１２の動作について図３を参照しつつ説明する。  
図３は、スイッチング電源装置１２の動作を説明するための波形図である。  
図３（ａ）はスイッチング素子１７の電流ＩＱ、図３（ｂ）は整流素子４の電流ＩＤ、図３（ｃ）はインダクタ２０の電圧ＶＬ、図３（ｄ）はインダクタ２０の電流ＩＬ、図３（ｅ）はインダクタ２０のコアに発生する磁界Ｈをそれぞれ表している。
【００２６】
まず、電流制御素子１８について説明する。  
電流制御素子１８には、電流制限値が設定されている。電流制御素子１８を流れる電流がこの電流制限値に達すると、電流制御素子１８は、飽和状態となる。これを超えて、さらに増加しようとすると、電流制御素子１８の内部抵抗が急激に増加する。その結果、電流制御素子１８端子間の電圧も急上昇することとなる。このような、電流制御素子１８の動作を踏まえ、以下の（１）〜（６）にて、スイッチング電源装置１２の動作を説明する。なお、図３で、Ｔｏｎはスイッチング素子１７のオン期間を表し、Ｔｏｆｆはスイッチング素子１７のオフの期間を表す。
【００２７】
（１）直流電源１１の出力電圧が高電位入力端子６と低電位入力端子７との間に印加されるとき、スイッチング素子１７は、ノーマリオン型の素子であるため、オン状態にある。すると、高電位入力端子６、スイッチング素子１７、電流制御素子１８、インダクタ２０、出力フィルタコンデンサ５、低電位入力端子７の経路で電流が流れ、出力フィルタコンデンサ５が充電される。インダクタ２０には、電磁エネルギーが蓄積される。
【００２８】
（２）スイッチング素子１７がオンしているため、整流素子４の両端には、スイッチング電源装置１２の入力電圧が印加される。逆方向に電圧が印加されるため、整流素子４は、非導通の状態となる。
【００２９】
（３）インダクタ２０を流れる電流は、時間の経過とともに増加していく。インダクタ２１は、インダクタ２０と磁気結合しているため、インダクタ２１には、結合コンデンサとして働くコンデンサ１９側を高電位とする極性の起電力が誘起される。スイッチング素子１７のゲートには、コンデンサ１９を介してダイオード２５の順方向電圧を最大値として、ソースに対して正の電位が供給され、スイッチング素子１７は、オンの状態を維持する。
【００３０】
（４）インダクタ２０を流れる電流が、電流制御素子１８の電流制限値を超えようとすると、電流制御素子１８の端子間電圧は、急激に上昇する。スイッチング素子１７のゲート・ソース間の電圧が負側に大きくシフトし、閾値を下回った時点でスイッチング素子１７は、オフとなる。なお、電流制御素子１８の電流制限値は、図３においてＩｐで示される。
【００３１】
（５）インダクタ２０には、逆起電力が発生する。順方向に電圧が印加されるため、整流素子４は、オン状態となる。電流は、整流素子４、インダクタ２０、出力フィルタコンデンサ５の経路で、流れ続ける。この様子を図３の（ａ）、（ｂ）に示す。ＩＱの電流が０になるのと同時に、ＩＤの電流が０からＩｐに変化する。電磁エネルギーを放出するため、インダクタ２０の電流は、減少していく。インダクタ２１に誘起された負の電圧は、維持され、スイッチング素子１７は、オフの状態を継続する。
【００３２】
（６）インダクタ２０に蓄積されていた電磁エネルギーがゼロになると、インダクタ２０を流れる電流も、ゼロになる。起電力の方向が再び反転し、インダクタ２１には、コンデンサ１９側を高電位とするような起電力が誘起される。スイッチング素子１７のゲートにソースよりも高い電圧が供給され、スイッチング素子１７は、オンする。上記（１）の状態に戻る。
【００３３】
以後、（１）〜（６）を繰り返す。入力電圧は、変換されて、負荷である照明負荷１３に供給される。
【００３４】
なお、図３（ｄ）で、インダクタを流れる電流ＩＬはスイッチング素子１７がオフの期間に０Ａまで、減少している。このような動作モードは、臨界モードと呼ばれる。スイッチング素子１７は、流れる電流が０Ａの状態で、オン状態に移行する。そのため、スイッチング素子の損失が小さくなるという効果が得られる。
【００３５】
つぎに、インダクタ２０のコア部分での損失について説明する。  
コア部分に生じる損失すなわちコア損失のうち主要なものは、ヒステリシス損失と渦電流損失である。渦電流損失は、コア内部を通る磁束によって生じた渦電流による損失であるが、フェライト材は銅線と比較して高抵抗であるため、フェライト材中の渦電流による損失は銅線のそれよりも小さい。そのため、ヒステリシス損失が主体問題となる。
【００３６】
このヒステリシス損失について説明する。  
図４は、ヒステリシス損失を説明する図である。図４（ａ）はインダクタの模式図、図４（ｂ）は磁界Ｈと磁束密度Ｂとの関係を示すグラフである。  
図４（ａ）のインダクタ２２は、コア２３と、巻き線２４と、を有する。この巻き線２４に正弦波電流Ｉ（ｔ）を流すと、コア２３内に次に示す磁界Ｈ（ｔ）が発生する。
Ｈ（ｔ）＝ｎＩ（ｔ）／ｌ…（１）
ここで、ｎは巻き線２４の巻き数、ｌはコア２３の平均磁路長を表す。
すると、コア２３内の磁束密度Ｂは、
Ｂ（ｔ）＝μ０×μｒ×Ｈ（ｔ）…（２）
となる。ここで、μ０は真空の透磁率、μｒは比透磁率を表す。
【００３７】
フェライト等の磁性材料では、ＢとＨの関係は直線とはならず、Ｓ字型の曲線となる。Ｉ（ｔ）を正弦波１サイクル変化させた時のＢ−Ｈ曲線は図４（ｂ）に表したループ状の曲線となる。磁界Ｈを大きくしていくと、図４（ｂ）Ｂｓａｔで表記した磁束密度Ｂのところで、磁束密度Ｂは飽和する。このＢ−Ｈ曲線で囲まれた面積が、１周期当たりの損失に等しいことが知られている。コアに対し磁気エネルギーの蓄積と放出が行われる中で、発生する損失であり、ヒステリシス損失と呼ばれるものである。
【００３８】
図３（ｄ）で、ＩＬが０からＩｐまで変化すると図３（ｅ）のＨも０からＨｍまで変化する。すると、Ｂも動作時の最大磁束密度であるＢｍに上昇する。しかし、ＩＬおよびＨを０に戻しても、Ｂは０には戻らず、コアの材料によって定まる残留磁束密度Ｂｒのところにとどまる。Ｂｍが比較的大きければ、Ｂｒは無視してよい。
【００３９】
ヒステリシス損失を小さくするには、Ｂｍを小さくする必要がある。ヒステリシス損失は、１サイクルごとに発生する損失であるため、スイッチング周波数に比例する。しかし、両者の関係は、単純な比例関係ではなく、スイッチング周波数が増加すると、これより早い比率で損失が増加することが知られている。これはフェライト材でも渦電流が発生していることを表し、特に、５００ｋＨｚを超える高いスイッチング周波数で使用するためには、Ｂｍを十分小さくする必要がある。
【００４０】
ここで、次式に示す通り、Ｂｍは巻き線２４の巻き数ｎと関係している。
Ｂｍ＝（ＶＬ×Ｔｏｎ）／（ｎ×Ｓｃ）…（３）
ここで、Ｓｃはコア２３の断面積を表している。
（３）式より明らかなように、Ｂｍ小さくすると、必要なインダクタンスを得るための巻き数が増加してしまう。その結果として、インダクタの小型化が妨げられる。そのため、Ｂｍ決定は、スイッチング電源装置において、重要な要素である。
【００４１】
なお、（３）式において、インダクタ２２に印加される電圧ＶＬが大きい程、Ｂｍも大きくなることが分かる。スイッチング電源装置の出力端子が短絡された場合のように、スイッチング電源装置の負荷が急変した際には、Ｔｏｎが必要以上に長くなり、Ｂｍが飽和磁束密度Ｂｓａｔを超える場合も出てくる。特にＶＬが２０Ｖ以上の場合は、その傾向が強くなる。インダクタの磁束密度が飽和磁束密度Ｂｓａｔを超えると、インダクタンスが急速に減少し、スイッチング素子１７に過大な電流が流れ、破損に至るおそれもある。
【００４２】
以上の理由により、スイッチング周波数５００ｋＨｚ以上、印加電圧２０Ｖ以上での、インダクタ素子において、動作時の最大磁束密度Ｂｍの値が、問題となる。
【００４３】
最大磁束密度と損失関係について、図５を参照しつつ説明する。  
図５は、フェライト材損失のスイッチング周波数依存性を表す特性図である。  
図５の横軸は最大磁束密度Ｂｍを表し、縦軸は損失Ｐｃｖを表す。図５においては、スイッチング周波数１００ｋおよび５００ｋＨｚの場合における、最大磁束密度Ｂｍと損失の関係を表した。
【００４４】
従来のスイッチング電源装置においては、インダクタ素子の印加電圧２０Ｖ以上、スイッチング周波数１００ｋＨｚの条件で、最大磁束密度Ｂｍは、２００〜３００ｍＴとされていた。このときの損失を保ちつつ、５００ｋＨｚとしたとき、対応する最大磁束密度Ｂｍは５０〜１００ｍＴであることが、図５より明らかである。よって、インダクタ素子の印加電圧２０Ｖ以上、スイッチング周波数５００ｋＨｚの条件では、インダクタ素子の最大磁束密度Ｂｍは、１００ｍＴ以下の条件で使用する。これにより、スイッチング周波数５００ｋＨｚで動作させても、フェライト材損失の増加が抑えられる。従来の条件である、最大磁束密度Ｂｍを２００〜３００ｍＴした場合に比べ低損失となる。
【００４５】
次に、第１の実施形態の効果について説明する。  
本実施形態によれば、最大磁束密度Ｂｍを１００ｍＴ以下としたインダクタ素子を使用することにより、低損失のインダクタ素子を提供できるという効果が得られる。このインダクタ素子を使用することにより、低損失なスイッチング電源装置及び照明装置を提供できるという効果も得られる。
【００４６】
（第２実施形態）  
コア損失は、最大磁束密度のほか、コアの材料にも依存することが知られている。高いスイッチング周波数で使用した時の、コア損失の材料依存性を調べた。コアの材質は、Ｍｎ系フェライトで比透磁率μｒが６００、１２００、２５００のもの、およびＮｉ系フェライトで比透磁率μｒが８００のものとした。この結果を図６を用いて説明する。  
図６は、インダクタ素子損失の材料依存性を表す特性図である。  
図６の横軸はスイッチング周波数を表し、縦軸は、Ｍｎ系フェライトで比透磁率μｒが１２００のコア材を使用し、５００ｋＨｚのスイッチング周波数で動作させたときの損失を基準とした場合の損失比を表す。なお、これらの値は、Ｂｍが等しくなる条件で測定したものであり、印加電圧はいずれも２０Ｖ以上としている。
【００４７】
図６より明らかなように、Ｍｎ系フェライトで、比透磁率μｒ１２００以下のコア材は、他のフェライト材に比べて、インダクタ素子の損失が小さな値となっている。よって、比透磁率μｒ１２００以下のＭｎ系フェライトで作成されたコアを持つインダクタ素子を使用することにより、他のフェライト材で作成されたコアを持つインダクタ素子を用いた場合より、低損失となる。このインダクタ素子を使用したスイッチング電源装置は図１、２と同様とすることができる。図１のインダクタ３及び図２のインダクタ２０に、本実施形態のインダクタ素子を適用する。
【００４８】
次に、第２の実施形態の効果について説明する。  
本実施形態によれば、スイッチング周波数５００ｋＨｚ以上、印加電圧２０Ｖ以上の条件では、比透磁率１２００以下のＭｎ系フェライトにより作成されたコア材を持ったインダクタ素子を使用することにより、低損失のインダクタ素子を提供できるという効果が得られる。このインダクタ素子を使用することにより、低損失なスイッチング電源装置及び照明装置を提供できるという効果も得られる。
以上、具体例を参照しつつ実施形態について説明したが、それらに限定されるものでは
なく、種々の変形が可能である。
例えば、スイッチング素子２、整流素子４、スイッチング素子１７および電流制御素子１８はＧａＮ系ＨＥＭＴには限定されない。例えば、半導体基板に炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）やダイヤモンドのようなワイドバンドギャップを有する半導体（ワイドバンドギャップ半導体）を用いて形成した半導体素子でもよい。ここで、ワイドバンドギャップ半導体とは、バンドギャップが約１．４ｅＶのヒ化ガリウム（ＧａＡｓ）よりもバンドギャップの広い半導体をいう。例えば、バンドギャップが１．５ｅＶ以上の半導体、リン化ガリウム（ＧａＰ、バンドギャップ約２．３ｅＶ）、窒化ガリウム（ＧａＮ、バンドギャップ約３．４ｅＶ）、ダイアモンド（Ｃ、バンドギャップ約５．２７ｅＶ）、窒化アルミニウム（ＡｌＮ、バンドギャップ約５．９ｅＶ）、炭化ケイ素（ＳｉＣ）などが含まれる。
なお、照明光源１３はＬＥＤに限らず、例えば、有機ＥＬ（Electro-Luminescence）やＯＬＥＤ（Organic light-emitting diode）などでもよい。
【００４９】
以上、具体例を参照しつつ実施形態について説明した。  
しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
【００５０】
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
【００５１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５２】
１…スイッチング電源装置、２…スイッチング素子、３…インダクタ、４…整流素子、５…出力フィルタコンデンサ、６…高電位入力端子、７…低電位入力端子、８…高電位出力端子、９…低電位出力端子、１０…照明装置、１１…直流電源、１２…スイッチング電源装置、１３…照明負荷、１４…商用交流電源、１５…ブリッジ形整流回路、１６…入力フィルタコンデンサ、１７…スイッチング素子、１８…電流制御素子、１９…コンデンサ、２０…インダクタ、２１…インダクタ、２２…インダクタ、２３…コア、２４…巻き線、２５…ダイオード
【図１】
2015065771.tif 000003
【図２】
2015065771.tif 000004
【図３】
2015065771.tif 000005
【図４】
2015065771.tif 000006
【図５】
2015065771.tif 000007
【図６】
2015065771.tif 000008