(57)【要約】【課題】ＤＣ−ＤＣコンバータの出力が規定の出力範囲より小さくなる場合でも高周波電源から安定して電力を出力させる。【解決手段】ＲＦ電力制御部７はＤＣ−ＤＣ変換部３の出力電圧を制御してＤＣ−ＲＦ変換部４の出力電力を制御する。ＲＦ合成部５はＤＣ−ＲＦ変換部４の２つの出力電圧の位相差θに応じた所定の割合で２つの出力電力Ｐ1，Ｐ2を合成した電力Ｐoutを負荷に出力する。ＲＦ電力制御部７はＤＣ−ＤＣ変換部３内のスイッチ素子の最小のオン時間以上のパルス幅のＰＷＭ信号で出力電力Ｐoutを制御できる場合は、θ＝０に設定してＰＷＭ信号のパルス幅を制御する第１の出力制御を行い、制御できない場合は、パルス幅を最小のオン時間に固定し、位相差θを制御する第２の出力制御を行う。【選択図】図１
2015144505.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を断続するスイッチ素子を有し、ＰＷＭ信号により前記スイッチ素子のオン・オフ動作を制御して出力電圧が制御されるＤＣ−ＤＣ変換手段と、
前記ＤＣ−ＤＣ変換手段の出力電圧に応じた交流電力を生成して負荷に出力する交流電力出力手段と、
前記ＰＷＭ信号のパルス幅を制御することにより前記交流電力出力手段で生成される前記交流電力を制御する出力制御手段と、
を備える高周波電源において、
前記交流電力出力手段は、
入力される交流信号の振幅を前記ＤＣ−ＤＣ変換手段の出力電圧に応じた振幅に増幅する複数のＤＣ−ＲＦ変換手段と、
前記複数のＤＣ−ＲＦ変換手段から出力される複数の電力を各ＤＣ−ＲＦ変換手段に入力される交流信号の相互の位相差に応じた所定の割合で合成して前記負荷に出力する電力合成手段と、
を含み、
前記出力制御手段は、
前記位相差を前記割合が１となる所定値に固定し、前記ＰＷＭ信号のパルス幅を変化させて前記電力合成手段の出力電力を制御する第１の出力制御と、前記ＰＷＭ信号のパルス幅を所定の時間に固定し、前記位相差を前記所定値とは異なる値に変化させて前記電力合成手段の出力電力を制御する第２の出力制御を有し、
前記所定の時間以上のパルス幅を有するＰＷＭ信号によって前記負荷への出力電力の制御ができる場合は、前記第１の出力制御によって前記出力電力を制御し、前記ＰＷＭ信号のパルス幅を前記所定の時間よりも短くしなければ前記負荷への出力電力の制御ができない場合は、前記第２の出力制御によって前記出力電力を制御する、
ことを特徴とする高周波電源。
【請求項２】
前記出力制御手段は、
第１の制御指令値に基づいて前記ＤＣ−ＤＣ変換手段に対する前記ＰＷＭ信号を生成する第１の信号生成手段と、
第２の制御指令値に基づいて前記複数のＤＣ−ＲＦ変換手段に対する複数の前記交流信号を生成する第２の信号生成手段と、
前記負荷に出力される電力を検出する電力検出手段と、
出力制御の目標である目標電力に対する前記電力検出手段の検出電力の偏差に基づいて前記パルス幅の制御値を生成する制御値生成手段と、
前記制御値と予め設定された前記所定の時間に対応する閾値を比較する比較手段と、
前記制御値が前記閾値以上の値であれば、前記制御値生成手段で生成された制御値を前記第１の制御指令値に設定し、前記制御値が前記閾値より小さい値であれば、前記閾値を前記第１の制御指令値に設定する第１の制御指令値設定手段と、
前記制御値が前記閾値以上の値であれば、前記割合が１となる位相差の値を前記第２の制御指令値に設定し、前記制御値が前記閾値より小さい値であれば、前記偏差に基づいて生成した所定の値を前記第２の制御指令値に設定する第２の制御指令値設定手段と、
を含む、請求項１に記載の高周波電源。
【請求項３】
前記第１の信号生成手段は、キャリア信号と変調信号のレベルを比較することにより前記ＰＷＭ信号を生成し、
前記制御値生成手段は、前記制御値として前記変調信号を生成する、請求項２に記載の高周波電源。
【請求項４】
前記第１の信号生成手段は、周波数とパルス幅とに基づいて前記ＰＷＭ信号を生成し、
前記制御値生成手段は、前記制御値として前記ＰＷＭ信号のパルス幅を生成する、請求項２に記載の高周波電源。
【請求項５】
前記電力合成手段は、伝送トランスと電力消費用の抵抗を含むハイブリッド回路で構成され、前記複数の交流信号に位相差がある場合、各交流信号を当該位相差に応じた割合で合成して前記負荷に出力し、前記複数の交流信号の差分で電力消費用の負荷に電力消費をさせる、請求項２乃至４のいずれかに記載の高周波電源。
【請求項６】
前記交流電力出力手段は、２つのＤＣ−ＲＦ変換手段を含み、
前記第２の制御指令値設定手段は、前記制御値が前記閾値より小さい値であれば、一方のＤＣ−ＲＦ変換手段に対する交流信号の初期位相を固定し、他方のＤＣ−ＲＦ変換手段に対する交流信号の初期位相を、前記偏差をゼロにする所定の位相差に設定する、請求項２乃至５のいずれかに記載の高周波電源。
【請求項７】
前記交流電力出力手段は、２つのＤＣ−ＲＦ変換手段を含み、
前記第２の制御指令値設定手段は、前記制御値が前記閾値より小さい値であれば、一方のＤＣ−ＲＦ変換手段に対する交流信号の初期位相を、前記偏差をゼロにする位相差の１／２である第１の値に設定し、他方のＤＣ−ＲＦ変換手段に対する交流信号の初期位相を、前記第１の値の符号を逆にした第２の値に設定する、請求項２乃至５のいずれかに記載の高周波電源。
【請求項８】
前記所定の時間は、前記スイッチ素子がスイッチング可能な最小のオン時間である、請求項１乃至７のいずれかに記載の高周波電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣ変換部とＤＣ−ＲＦ変換部を含み、ＤＣ−ＤＣ変換部の出力電圧を制御することによりＤＣ−ＲＦ変換部から出力される交流電力を制御する高周波電源に関する。特に、プラズマ処理システムに用いられる高周波電源の出力制御に関する。
【背景技術】
【０００２】
図１９は、プラズマ処理システムに用いられる従来の高周波電源の内部構成の一例を示す図である。
【０００３】
高周波電源１００は、ＡＣ−ＤＣ変換部１０１、ＤＣ−ＤＣ変換部１０２、ＤＣ−ＲＦ変換部１０３、ＲＦ検出部１０４、制御部１０５、ＰＷＭ信号生成部１０６及び高周波信号生成部１０７を含む構成である。高周波電源１００には負荷としてプラズマ処理装置２００が接続される。
【０００４】
高周波電源１００は、ＤＣ−ＲＦ変換部１０３において高周波電力（ＲＦ電力）を生成し、ＲＦ検出部１０４を介してその高周波電力を負荷となるプラズマ処理装置２００に供給する。高周波電源１００からプラズマ処理装置２００に向かう高周波電力を進行波電力といい、プラズマ処理装置２００側から反射されて高周波電源１００に戻ってくる高周波電力を反射波電力という。ＤＣ−ＲＦ変換部１０３で生成され、ＲＦ検出部１０４を介してプラズマ処理装置２００に出力される高周波電力Ｐoutは進行波電力に相当する。本明細書では、ＤＣ−ＲＦ変換部１０３の出力電力Ｐoutを「進行波電力Ｐf」と表記し、プラズマ処理装置２００側から反射されて高周波電源１００に戻ってくる高周波電力を「反射波電力Ｐr」と表記することがある。
【０００５】
ＡＣ−ＤＣ変換部１０１は、商用電源から所定の直流電圧Ｖccを生成するブロックであり、ＤＣ−ＤＣ変換部１０２は、ＡＣ−ＤＣ変換部１０１から出力される直流電圧Ｖccを任意の直流電圧Ｖdcに変換して出力するブロックである。ＤＣ−ＤＣ変換部１０２は、トランジスタ等の半導体スイッチ素子をブリッジ接続したブリッジ回路を含み、入力される直流電圧Ｖccを半導体スイッチ素子で断続することにより任意の直流電圧Ｖdcに変換する。
【０００６】
ＤＣ−ＲＦ変換部１０３は、ＤＣ−ＤＣ変換部から出力される直流電圧Ｖdcを駆動用電源として高周波信号生成部１０７から入力される高周波信号ｖを増幅してプラズマ処理装置２００に出力するブロックである。
【０００７】
プラズマ処理装置２００は、プラズマ処理中にプラズマの発生状態や半導体ウェハや液晶基板等の被加工物の状態が変化することによって高周波電源１００から見た負荷インピーダンスＺLが変化する。負荷インピーダンスＺLが高周波電源１００の出力インピーダンスＺGと整合していれば、高周波電源１００から出力される進行波電力Ｐfは、プラズマ処理装置２００に供給されるが、不整合の場合は、進行波電力Ｐfの一部が反射されて反射波電力Ｐrとして高周波電源１００側に戻ってくる。
【０００８】
ＲＦ検出部１０４は、高周波電源１００からプラズマ処理装置２００に向かう進行波電力Ｐf及びプラズマ処理装置２００側から戻ってくる反射波電力Ｐrを検出する機能を有する。ＲＦ検出部１０４は、進行波電力Ｐfの検出値又は進行波電力Ｐfから反射波電力Ｐrを減算した負荷側電力Ｐloadの検出値を、検出電力Ｐoとして制御部１０５に出力するブロックである。ＲＦ検出部１０４の検出電力Ｐoを進行波電力Ｐfの検出値とするか、負荷側電力Ｐloadの検出値とするかは予め定めておく。以下では、検出電力Ｐoとして進行波電力Ｐfの検出値が出力される場合について説明する。
【０００９】
制御部１０５は、ＤＣ−ＤＣ変換部１０２の出力電圧Ｖdcを制御して検出電力Ｐoが目標値（目標電力）Ｐcになるように制御するブロックである。制御部１０５は、所定の周期で目標電力Ｐcに対する検出電力Ｐoの偏差Ｅ＝Ｐc−Ｐoに基づいて制御値Ｃoを算出し、その制御値ＣoをＰＷＭ信号生成部１０６に出力する。ＰＷＭ信号生成部１０６は、ＤＣ−ＤＣ変換部１０２内の半導体スイッチ素子のオン・オフ動作を制御するＰＷＭ（Pulse Width Modulatin）信号（パルス幅変調信号）を生成するブロックである。ＰＷＭ信号生成部１０６は、例えば、制御部１０５から入力される制御値Ｃoと鋸波のキャリア信号ＳCのレベルを比較してＳC≦Ｃoの期間をパルス幅とするＰＷＭ信号ＳPWMを生成し、ＤＣ−ＤＣ変換部１０２に出力する。
【００１０】
負荷インピーダンスＺLは、実用上ＤＣ−ＲＦ変換部１０３から負荷側を見たインピーダンスと等しい見なすことができるので、ＤＣ−ＲＦ変換部１０３に接続されている負荷のインピーダンスを「ＺL」とし、ＤＣ−ＲＦ変換部１０３の動作状態によって決まる係数を「Ｋ」とすると、ＤＣ−ＤＣ変換部１０２の出力電圧ＶdcとＤＣ−ＲＦ変換部１０３の出力電力Ｐoutとの間には、
Ｐout＝Ｋ×（Ｖdc2／｜ＺL｜）…（１）
の関係がある。負荷インピーダンスＺLが固定であれば、ＤＣ−ＲＦ変換部１０３の出力電力Ｐoutは、（１）式よりＤＣ−ＤＣ変換部１０２の出力電圧Ｖdcの２乗に比例するので、ＤＣ−ＤＣ変換部１０２の出力電圧Ｖdcを制御することによってＤＣ−ＲＦ変換部１０３の出力電力Ｐoutを制御することができる。
【００１１】
従って、高周波電源１００は、Ｐc＜Ｐoであれば、ＰＷＭ信号ＳPWMのパルス幅を小さくしてＤＣ−ＤＣ変換部１０２の出力電圧Ｖdcを低下させ、Ｐc＞Ｐoであれば、ＰＷＭ信号ＳPWMのパルス幅を広くしてＤＣ−ＤＣ変換部１０２の出力電圧Ｖdcを上昇させて検出電力Ｐoが目標電力Ｐcとなるように制御する。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００９−２９６７６３号公報
【特許文献２】特開平０６−１４１５５２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ところで、ＤＣ−ＤＣ変換部１０２に用いられる半導体スイッチ素子には、スイッチング特性にオン（半導体スイッチ素子が導通した状態）となる最小時間Ｔmin（以下、この最小時間を「オン最小時間」という。）があるため、ＤＣ−ＤＣ変換部１０２を安定して駆動するためにはＰＷＭ信号ＳPWMのパルス幅をオン最小時間Ｔmin以上の範囲で制御する必要がある。
【００１４】
このため、ＰＷＭ信号ＳPWMのパルス幅をオン最小時間Ｔminまで小さくしても検出電力Ｐoが目標電力Ｐcにならない場合は、検出電力Ｐoを目標電力Ｐcに制御できなくなるという不都合が生じる。
【００１５】
従来、半導体スイッチ素子のスイッチング特性に基づくＰＷＭ信号のパルス幅の制御範囲の制約の問題を解決する方法としてＰＷＭ信号のパルスを間引く制御方式が提案されている。
【００１６】
例えば、特開２００９−２９６７６３号公報には、高周波電源の出力電圧Ｖdcを目標電圧ＶtにするべくＰＷＭ信号のパルス幅を変化させ、そのパルス幅がオン最小時間Ｔminになっても出力電圧Ｖdcが目標電圧Ｖtにならない場合、ＰＷＭ信号のパルス幅をオン最小時間Ｔminに固定し、ＰＷＭ信号の単位時間当たりのパルス数を少なくして出力電圧Ｖdcを目標電圧Ｖtに制御する方法が提案されている。
【００１７】
また、特開平０６−１４１５５２号公報には、高周波インバータのスイッチング半導体素子のオン・オフ制御を行うゲート信号をＰＤＭ（Pulse Density Modulatin）制御方式によって生成することが提案されている。ＰＤＭ制御方式は、インバータの入力電圧（直流電圧）と出力周波数を一定にし、出力電圧を方形波パルスにするか、ゼロにするかを出力電圧指令値に応じて周期毎に選択する制御方式である。ＰＤＭ制御方式は、周波数及びデューティ比が一定のパルス信号の一部のパルスを間引いてパルスの密度を変化させる方式に相当するから、基本的に特開２００９−２９６７６３号公報に記載の方法と同じ考え方である。
【００１８】
上記のパルスを間引く方式をＤＣ−ＤＣ変換部１０２へのＰＷＭ信号ＳPWMに適用した場合、半導体スイッチ素子をブリッジ接続したブリッジ回路から出力される電圧波形（入力電圧を断続した波形）がＰＷＭ信号ＳPWMの波形に対応してパルスの間引かれた部分ではゼロレベルとなるので、その波形を平滑してもＤＣ−ＤＣ変換部１０２の出力電圧Ｖdcはレベルが一定の綺麗な直流電圧の波形にはならない。
【００１９】
ＤＣ−ＤＣ変換部１０２から出力される直流電圧ＶdcはＤＣ−ＲＦ変換部１０３の駆動用電圧であるから、出力電圧Ｖdcが不安定になると、ＤＣ−ＲＦ変換部１０３から出力される交流電圧ｖoutのレベルが不安定になるとともにその交流電圧ｖoutにＰＷＭ信号ＳPWMの周波数のスプリアス成分が含まれるようになるので、高周波電源１００の出力電圧ｖout及び出力電流ｉoutの品質が低下する。従って、ＤＣ−ＤＣ変換部１０２のＰＷＭ信号ＳPWMに対して一部のパルスを間引く方式は、負荷インピーダンスＺLが変動するプラズマ処理システムの高周波電源には採用し難い。
【００２０】
本発明は、上記の課題に鑑みてなされたものであって、低出力領域の電力制御を安定して行うことができる高周波電源を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明に係る高周波電源は、入力電圧を断続するスイッチ素子を有し、ＰＷＭ信号により前記スイッチ素子のオン・オフ動作を制御して出力電圧が制御されるＤＣ−ＤＣ変換手段と、前記ＤＣ−ＤＣ変換手段の出力電圧に応じた交流電力を生成して負荷に出力する交流電力出力手段と、前記ＰＷＭ信号のパルス幅を制御することにより前記交流電力出力手段で生成される前記交流電力を制御する出力制御手段と、を備える高周波電源において、前記交流電力出力手段は、入力される交流信号の振幅を前記ＤＣ−ＤＣ変換手段の出力電圧に応じた振幅に増幅する複数のＤＣ−ＲＦ変換手段と、前記複数のＤＣ−ＲＦ変換手段から出力される複数の電力を各ＤＣ−ＲＦ変換手段に入力される交流信号の相互の位相差に応じた所定の割合で合成して前記負荷に出力する電力合成手段と、を含み、前記出力制御手段は、前記位相差を前記割合が１となる所定値に固定し、前記ＰＷＭ信号のパルス幅を変化させて前記電力合成手段の出力電力を制御する第１の出力制御と、前記ＰＷＭ信号のパルス幅を所定の時間に固定し、前記位相差を前記所定値とは異なる値に変化させて前記電力合成手段の出力電力を制御する第２の出力制御を有し、前記所定の時間以上のパルス幅を有するＰＷＭ信号によって前記負荷への出力電力の制御ができる場合は、前記第１の出力制御によって前記出力電力を制御し、前記ＰＷＭ信号のパルス幅を前記所定の時間よりも短くしなければ前記負荷への出力電力の制御ができない場合は、前記第２の出力制御によって前記出力電力を制御することを特徴とする（請求項１）。
【００２２】
上記の高周波電源において、前記出力制御手段は、第１の制御指令値に基づいて前記ＤＣ−ＤＣ変換手段に対する前記ＰＷＭ信号を生成する第１の信号生成手段と、第２の制御指令値に基づいて前記複数のＤＣ−ＲＦ変換手段に対する複数の前記交流信号を生成する第２の信号生成手段と、前記負荷に出力される電力を検出する電力検出手段と、出力制御の目標である目標電力に対する前記電力検出手段の検出電力の偏差に基づいて前記パルス幅の制御値を生成する制御値生成手段と、前記制御値と予め設定された前記所定の時間に対応する閾値を比較する比較手段と、前記制御値が前記閾値以上の値であれば、前記制御値生成手段で生成された制御値を前記第１の制御指令値に設定し、前記制御値が前記閾値より小さい値であれば、前記閾値を前記第１の制御指令値に設定する第１の制御指令値設定手段と、前記制御値が前記閾値以上の値であれば、前記割合が１となる位相差の値を前記第２の制御指令値に設定し、前記制御値が前記閾値より小さい値であれば、前記偏差に基づいて生成した所定の値を前記第２の制御指令値に設定する第２の制御指令値設定手段と、を含むとよい（請求項２）。
【００２３】
上記の高周波電源において、前記第１の信号生成手段は、キャリア信号と変調信号のレベルを比較することにより前記ＰＷＭ信号を生成し、前記制御値生成手段は、前記制御値として前記変調信号を生成するとよい（請求項３）。
【００２４】
上記の高周波電源において、前記第１の信号生成手段は、周波数とパルス幅とに基づいて前記ＰＷＭ信号を生成し、前記制御値生成手段は、前記制御値として前記ＰＷＭ信号のパルス幅を生成するとよい（請求項４）。
【００２５】
上記の高周波電源において、前記電力合成手段は、伝送トランスと電力消費用の抵抗を含むハイブリッド回路で構成され、前記複数の交流信号に位相差がある場合、各交流信号を当該位相差に応じた割合で合成して前記負荷に出力し、前記複数の交流信号の差分で電力消費用の負荷に電力消費をさせるとよい（請求項５）。
【００２６】
上記の高周波電源において、前記交流電力出力手段は、２つのＤＣ−ＲＦ変換手段を含み、前記第２の制御指令値設定手段は、前記制御値が前記閾値より小さい値であれば、一方のＤＣ−ＲＦ変換手段に対する交流信号の初期位相を固定し、他方のＤＣ−ＲＦ変換手段に対する交流信号の初期位相を、前記偏差をゼロにする所定の位相差に設定するとよい（請求項６）。
【００２７】
上記の高周波電源において、前記交流電力出力手段は、２つのＤＣ−ＲＦ変換手段を含み、前記第２の制御指令値設定手段は、前記制御値が前記閾値より小さい値であれば、一方のＤＣ−ＲＦ変換手段に対する交流信号の初期位相を、前記偏差をゼロにする位相差の１／２である第１の値に設定し、他方のＤＣ−ＲＦ変換手段に対する交流信号の初期位相を、前記第１の値の符号を逆にした第２の値に設定するとよい（請求項７）。
【００２８】
上記の高周波電源において、前記所定の時間は、前記スイッチ素子がスイッチング可能な最小のオン時間であるとよい（請求項８）。
【発明の効果】
【００２９】
本発明によれば、交流電力出力手段に交流電力を生成する複数のＤＣ−ＲＦ変換手段と、各ＤＣ−ＲＦ変換手段の出力電力を合成する電力合成手段を設け、所定の時間（例えば、ＤＣ−ＤＣ変換手段の出力電圧を制御するスイッチ素子のスイッチング特性に基づく最小のオン時間）以上のパルス幅を有するＰＷＭ信号によって負荷への出力電力の制御ができる場合は、当該ＰＷＭ信号のパルス幅を変化させて出力電力を制御する第１の出力制御を行い、前記ＰＷＭ信号のパルス幅を前記所定の時間よりも短くしなければ負荷への出力電力の制御ができない場合は、ＰＷＭ信号のパルス幅を最小のオン時間に固定し、複数のＤＣ−ＲＦ変換手段に入力される複数の交流信号の相互の位相差を変化させて出力電力を制御する第２の出力制御に切り換えるようにしているので、出力電力を広い範囲で安定して好適に制御することができる。
【００３０】
また、ＤＣ−ＤＣ変換手段の出力電圧によって制御可能な出力電力が負荷の変動により変動しても所定の時間以上のパルス幅を有するＰＷＭ信号で出力電力を制御できる場合は、第１の出力制御を第２の出力制御に切り換えないので、電力合成手段で不必要に電力ロスをさせて出力制御をすることがない。
【図面の簡単な説明】
【００３１】
【図１】本発明に係る高周波電源の内部構成を示すブロック図である。
【図２】ＡＣ−ＤＣ変換部を構成する電源回路の回路例を示す図である。
【図３】ＤＣ−ＤＣ変換部の回路例を示す図である。
【図４】ＤＣ−ＲＦ変換部の回路例を示す図である。
【図５】ＲＦ合成部の回路例を示す図である。
【図６】位相差とＲＦ合成部での電力の合成割合との関係を示す図である。
【図７】ＲＦ合成部の他の回路例を示す図である。
【図８】従来の高周波電源に接続される負荷のインピーダンスが変動した場合のＤＣ−ＤＣコンバータの出力電流と出力電圧の関係をシミュレーションした一例である。
【図９】第１の制御信号生成部の内部構成とＰＷＭ信号の生成方法を示す図である。
【図１０】第２の制御信号生成部の内部構成とＰＷＭ信号の生成方法を示す図である。
【図１１】ＲＦ電力制御部による高周波電源の負荷への出力電力の制御手順を示すフローチャートである。
【図１２】最小出力電力よりも高い所定の出力電力値で位相差による出力制御に切り替えた場合の電力ロスを説明するための図である。
【図１３】３個のＤＣ−ＲＦ変換部と２個のＲＦ合成部を設ける場合のブロック構成例を示す図である。
【図１４】３個のＤＣ−ＲＦ変換部と２個のＲＦ合成部を設ける場合の他のブロック構成例を示す図である。
【図１５】４個のＤＣ−ＲＦ変換部と３個のＲＦ合成部を設ける場合のブロック構成例を示す図である。
【図１６】４個のＤＣ−ＲＦ変換部と３個のＲＦ合成部を設ける場合の他のブロック構成例を示す図である。
【図１７】ＲＦ合成部を３つ以上の入力電力を合成する回路で構成する場合の回路例を示す図である。
【図１８】インピーダンス整合装置を備えたプラズマ処理システムの構成を示す図である。
【図１９】従来の高周波電源の内部構成の一例を示す図である。
【発明を実施するための形態】
【００３２】
以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。特に、プラズマ処理システムに適用される高周波電源を例に説明する。
【００３３】
図１は、本発明に係る高周波電源の内部構成を示すブロック図である。
【００３４】
高周波電源１は、ＡＣ−ＤＣ変換部２、ＤＣ−ＤＣ変換部３、ＤＣ−ＲＦ変換部４、ＲＦ合成部５、ＲＦ検出部６及びＲＦ電力制御部７を含む。ＤＣ−ＲＦ変換部４には同一構成の２つのＤＣ−ＲＦ変換部４Ａ，４Ｂが設けられている。第１のＤＣ−ＲＦ変換部４Ａから出力される電力Ｐ1と第２のＤＣ−ＲＦ変換部４Ｂから出力される電力Ｐ2がＲＦ合成部５で合成されて高周波電源１の出力端に接続されるプラズマ処理装置（図示省略）に出力される。ＤＣ−ＲＦ変換部４とＲＦ合成部５を含む部分は負荷に高周波電力を出力する高周波生成部Ｕを構成し、プラズマ処理装置は高周波電源１に対する負荷に相当している。
【００３５】
高周波電源１は、プラズマ処理が開始されると、ＲＦ合成部５から高周波電力Ｐoutを出力し、ＲＦ検出部６を介して負荷となるプラズマ処理装置に供給する。プラズマ処理装置のインピーダンス（負荷インピーダンスＺL）はプラズマ処理中に変動するから、高周波電源１とプラズマ処理装置のインピーダンス不整合によりＲＦ合成部５の出力電力Ｐoutの一部の電力が反射されて高周波電源１に戻ってくる。
【００３６】
なお、高周波電源１からプラズマ処理装置に向かう高周波電力を進行波電力Ｐfといい、プラズマ処理装置側から反射されて高周波電源１に戻ってくる高周波電力を反射波電力Ｐrという。ＲＦ合成部５から出力される高周波電力Ｐoutは進行波電力Ｐfに相当する。したがって、本明細書では、ＲＦ合成部５から出力される高周波電力Ｐoutを「進行波電力Ｐf」と表記することがある。
【００３７】
高周波電源１は、ＲＦ検出部６で検出される検出電力Ｐoが目標電力Ｐcとなるようにフィードバック制御する。高周波電源１は、フィードバック制御において、目標電力Ｐcに対する検出電力Ｐoの偏差Ｅ（＝Ｐc−Ｐo）に基づいて第１制御指令値ＣS1と第２制御指令値ＣS2を生成する。高周波電源１は、第１制御指令値ＣS1によりＤＣ−ＤＣ変換部３へのＰＷＭ信号ＳPWMのパルス幅を制御することによってＤＣ−ＤＣ変換部３の出力電圧Ｖdcを制御し（以下、この制御を「第１の出力制御」という。）、第２制御指令値ＣS2によりＤＣ−ＲＦ変換部４への２つの高周波信号ｖ1，ｖ2の相互の位相差θを制御することによってＲＦ合成部５の２つの電力Ｐ1，Ｐ2の合成割合η(θ)を制御する（以下、この制御を「第２の出力制御」という。）ことによってＲＦ合成部５の出力電力Ｐoutを制御する。
【００３８】
そして、高周波電源１は、後述するように、ＰＷＭ信号ＳPWMのパルス幅がＤＣ−ＤＣ変換部３内の半導体スイッチ素子ＱA（図３参照）のオン最小時間Ｔmin以上となる場合は、第１の出力制御によってＲＦ合成部５の出力電力Ｐoutを変化させて目標電力Ｐcに制御し、ＰＷＭ信号ＳPWMのパルス幅がオン最小時間Ｔminよりも小さくなる場合は、第２の出力制御によってＲＦ合成部５の出力電力Ｐoutを変化させて目標電力Ｐcに制御する。第１の出力制御と第２の出力制御の詳細は後述する。
【００３９】
ＡＣ−ＤＣ変換部２は、商用電源からＤＣ−ＤＣ変換部３への入力電圧（直流電圧）Ｖccを生成する回路ブロックである。ＡＣ−ＤＣ変換部２は、例えば、図２に示す４個の半導体整流素子Ｄをブリッジ接続した整流回路２０１と平滑回路２０２とからなる周知の電源回路で構成される。
【００４０】
ＤＣ−ＤＣ変換部３は、ＡＣ−ＤＣ変換部２から入力される直流電圧Ｖccを任意の電圧値の直流電圧Ｖdcに変換してＤＣ−ＲＦ変換部４に入力する回路ブロックである。ＤＣ−ＤＣ変換部３は、ＤＣ−ＲＦ変換部４内の第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂからそれぞれ出力される交流電力Ｐ1，Ｐ2を制御する機能を果たす。
【００４１】
ＤＣ−ＤＣ変換部３は、例えば、図３に示す、インバータに整流回路を組み合わせた周知のＤＣ−ＤＣコンバータで構成される。図３の回路例は、４個の半導体スイッチ素子ＱAをブリッジ接続したフル・ブリッジ回路からなるインバータ３０１を、トランスＴ１を介して整流回路３０２に接続した回路である。整流回路３０２は、４個の半導体整流素子ＤAをブリッジ接続し、その出力に平滑用のコンデンサＣを接続した回路である。半導体スイッチ素子ＱAには、バイポーラトランジスタ、電界効果型トランジスタ、ＩＧＢＴ等が用いられ、半導体整流素子ＤAにはダイオードが用いられる。
【００４２】
トランスＴ１の一次巻線が接続されるインバータ３０１の出力ラインには、フェーズ・シフト・フル・ブリッジＰＷＭ制御方式によりインバータ３０１のソフトスイッチングを実現するために、インダクタＬ１が挿入されている。このため、トランスＴ１の一次巻線の両端の電圧レベルは、出力端子ａ，a’の出力レベルからインダクタＬ１の両端の電圧レベルの分だけ低下する。負荷インピーダンスＺLの変動によってトランスＴ１の一次巻線に流れる負荷電流は変動するから、インバータ３０１の出力端子ａ，a’から出力される矩形波のレベルが一定であってもトランスＴ１の一次巻線の両端の電圧レベルは負荷インピーダンスＺLの変動によって変動し、ＤＣ−ＤＣ変換部３の出力電圧Ｖdcも変動する。
【００４３】
ＤＣ−ＤＣ変換部３の出力電圧Ｖdcは、ＲＦ電力制御部７で生成されるＰＷＭ信号ＳPWMによってインバータ３０１の４個の半導体スイッチ素子ＱAのオン・オフ動作を制御することにより、制御される。本実施形態では、ＰＷＭ信号ＳPWMのパルス幅ＴONが半導体スイッチ素子ＱAのオン最小時間Ｔminよりも小さくならないように制御されるが、後述するように、ＰＷＭ信号ＳPWMのパルス幅ＴONがオン最小時間Ｔminに固定されてもＤＣ−ＤＣ変換部３から出力される電圧Ｖdcは、負荷インピーダンスＺLの変動によって変動する。
【００４４】
本実施形態では、フェーズ・シフト・フル・ブリッジＰＷＭ制御方式によりインバータ３０１をソフトスイッチングするために、インバータ３０１とトランスＴ１の間にインダクタＬ１を挿入しているが、インダクタＬ１を除いた回路でもよい。
【００４５】
ＤＣ−ＲＦ変換部４は、ＤＣ−ＤＣ変換部３から入力される直流電力を予め設定された高周波の交流電力に変換する回路ブロックである。予め設定された高周波は、２．０ＭＨｚ、１３．５６ＭＨｚ、４０．６８ＭＨｚなどのプラズマ処理用に規定された周波数である。
【００４６】
第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂは、図４に示すハーフ・ブリッジ型のスイッチング・アンプで構成される。同図に示すスイッチング・アンプは、一対の電源端子ｂ，ｂ’の間に２つの同一タイプの半導体スイッチ素子ＱBの直列回路を接続し、２つの半導体スイッチ素子ＱBの接続点ｎと出力端子ｃとの間にフィルタ回路４０１を接続して出力回路が構成されている。フィルタ回路４０１は、コンデンサＣ1とインダクタが直列接続された共振回路と、インダクタとコンデンサＣ2がＬ型接続されたインピーダンス変換回路とを接続した回路である。なお、図４のインダクタＬ２は、共振回路のインダクタとインピーダンス変換回路のインダクタを合成したものである。トランスＴは、一次巻線に入力される高周波信号ｖ1（電圧信号）から一対の半導体スイッチ素子ＱBの駆動を行う互いに極性が反転した２つの駆動信号ｖ1’，−ｖ1’を生成する。すなわち、トランスＴは、一対の半導体スイッチ素子ＱBの駆動を行うドライブ回路を構成している。
【００４７】
一方の電源端子ｂにＤＣ−ＤＣ変換部３から出力される直流電圧Ｖdcが入力され、他方の電源端子ｂ’は接地されている。本実施形態では、他方の電源端子ｂ’を接地しているが、ＤＣ−ＤＣ変換部３から出力される直流電圧Ｖdcの逆極性の電圧−Ｖdcを他方の電源端子ｂ’に入力するようにしてもよい。一対の半導体スイッチ素子ＱBにはＮチャネル型のＭＯＳＦＥＴが用いられるが、バイポーラトランジスタ等の他の種類のトランジスを用いることができる。また、一対の半導体スイッチ素子ＱBをＮチャネル型とＰチャネル型を組み合わせたコンプリメンタリ型にしてもよい。この場合は、トランスＴ２を省いて高周波信号ｖをそれぞれＮチャネル型のＭＯＳＦＥＴとＰチャネル型のＭＯＳＦＥＴのゲートに入力してもよい。
【００４８】
第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂの各トランスＴ２の一次巻線に入力される高周波信号ｖ1，ｖ2は、ＲＦ電力制御部７で生成される。高周波信号ｖ1，ｖ2をｖ1＝Ａ1・sin(ω・ｔ＋φ1)、ｖ2＝Ａ2・sin(ω・ｔ＋φ2)（ω＝２・π・ｆ）で表わすと、ＰＷＭ信号ＳPWMのパルス幅が半導体スイッチ素子ＱAのオン最小時間Ｔmin以上の場合は、φ1＝φ2＝０として両者の位相差が無い高周波信号ｖ1，ｖ2が第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂに入力されるが、ＰＷＭ信号ＳPWMのパルス幅を半導体スイッチ素子ＱAのオン最小時間Ｔminにしても、検出電力Ｐo＞目標電力Ｐcの場合は、第１のＤＣ−ＲＦ変換部４Ａにｖ1＝Ａ・sin(ω・ｔ)（φ1＝０）の高周波信号ｖ1が入力され、第２のＤＣ−ＲＦ変換部４Ｂにｖ2＝Ａ・sin(ω・ｔ＋θ)（φ2＝θ≠０）の高周波信号ｖ2が入力される。高周波信号ｖ1，ｖ2の生成方法については後述する。
【００４９】
第１のＤＣ−ＲＦ変換部４Ａでは、高周波信号ｖ1＝Ａ・sin(ω・ｔ)がトランスＴ２の一次巻線に入力されると、トランスＴ２の一方の二次巻線から同相の高周波信号ｖ1’＝Ａ’・sin(ω・ｔ)が出力され、トランスＴ２の他方の二次巻線から逆相の高周波信号−ｖ1’＝−Ａ’・sin(ω・ｔ)が出力される。同相の高周波信号ｖ1’は、一方の半導体スイッチ素子ＱB（図４では上側の半導体スイッチ素子ＱB）に入力され、逆相の高周波信号−ｖ1’は、他方の半導体スイッチ素子ＱB（図４では下側の半導体スイッチ素子ＱB）に入力される。２つの半導体スイッチ素子ＱBは、Ｎチャネル型ＭＯＳＦＥＴであるから、一方の半導体スイッチ素子ＱBは、高周波信号ｖ1’のハイレベル期間にオン動作をし、他方の半導体スイッチ素子ＱBは、高周波信号−ｖ1’のハイレベル期間にオン動作をする。すなわち、２つの半導体スイッチ素子ＱBは、高周波信号ｖ1’の半周期毎に交互にオン・オフ動作を繰り返す。
【００５０】
２つの半導体スイッチ素子ＱBが交互にオン・オフ動作を繰り返すことによって接続点ｎの電圧はｖ1’＞０の期間に「Ｖdc」となり、ｖ1’≦０の期間に接地レベルとなるように矩形波状に変化し、その矩形波がフィルタ回路４０１で直流分とスイッチングノイズが除去されて出力端子ｃ，ｃ’から出力される。出力端子ｃ，ｃ’から出力される電圧ｖ1outは、高周波信号ｖ1の振幅を増幅した電圧である。出力電圧ｖ1outの振幅は、電源端子ｂに入力される直流電圧Ｖdcによって決まるから、ＤＣ−ＤＣ変換部３の出力電圧Ｖdcの変化に応じて出力電圧ｖ1outの振幅は変化する。
【００５１】
第２のＤＣ−ＲＦ変換部４Ｂでは、入力される高周波信号ｖ2が高周波信号ｖ1に対して位相差θを有する点が異なるだけで、上述した第１のＤＣ−ＲＦ変換部４Ａと同様の動作を行う。
【００５２】
なお、本実施形態では、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂをハーフ・ブリッジ型のスイッチング・アンプで構成しているが、フル・ブリッジ型やプッシュ・プル型のスイッチング・アンプで構成してもよい。また、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂは、スイッチング・アンプに限定されず、Ａ級、Ｂ級、Ｃ級、Ｄ級、Ｅ級等のアンプの方式も限定されることはない。
【００５３】
ＲＦ合成部５は、ＤＣ−ＲＦ変換部４から出力される２つの電力Ｐ1，Ｐ2を合成する回路ブロックである。ＲＦ合成部５は、第１のＤＣ−ＲＦ変換部４Ａから出力される高周波電圧ｖ1outと第２のＤＣ−ＲＦ変換部４Ｂから出力される高周波電圧ｖ2outとに位相差θ（＝φ2−φ1≠０）があると、入力電力（Ｐ1＋Ｐ2）のうち位相差θに応じた一部の電力ＰRを内部の抵抗Ｒで熱消費し、残りの電力Ｐout（＝Ｐ1＋Ｐ2−ＰR）を出力する機能を有する。
【００５４】
ＲＦ合成部５は、例えば、図５に示す伝送トランスＴ３と抵抗Ｒとからなるハイブリッド回路によって構成される。ハイブリッド回路は、１つの出力ポートＮSと２つの入力ポートＮA，ＮBを有し、ハイブリッド回路内の抵抗Ｒは、入力電力（Ｐ1＋Ｐ2）のうち位相差θに応じた一部の電力ＰRを熱消費するための電力消費素子として機能する。高周波電源１の伝送系の特性インピーダンスを「Ｒo」（例えば、５０［Ω］）とすると、入力ポートＮA，ＮBのインピーダンスＲA，ＲBと出力ポートＮSのインピーダンスＲSと抵抗Ｒは、ＲA＝ＲB＝Ｒo、Ｒ＝２・Ｒo、ＲS＝Ｒo／２の関係を満たすように設計されている。
【００５５】
図５に示すように、第１のＤＣ−ＲＦ変換部４Ａの出力電圧ｖ1outは、入力ポートＮA，ＮBの一方のポートＮAに入力され、第２のＤＣ−ＲＦ変換部４Ｂの出力電圧ｖ2outは、他方のポートＮBに入力され、出力ポートＮSから出力電圧ｖ1outと出力電圧ｖ2outを合成した電圧ｖoutが出力される。
【００５６】
出力ポートＮSに接続される負荷のインピーダンスが「Ｒo／２」の場合（ＲＦ合成部５と負荷とがインピーダンス整合をしている場合）のＲＦ合成部５の電力合成動作は、出力電圧ｖ1out，ｖ2outをそれぞれｖ1out＝Ｖ・sin(ω・ｔ)、ｖ2out＝Ｖ・sin(ω・ｔ＋θ)とすると、下記のようになる。
【００５７】
抵抗Ｒの両端の電圧ｖRは、
ｖR＝ｖ1out−ｖ2out＝Ｖ・[sin(ω・ｔ)−sin(ω・ｔ＋θ)]  …（２）
であり、ポートＮA，ＮBから伝送トランスＴ２に流れ込む電流ｉ1，ｉ2と抵抗Ｒを流れる電流ｉRは、
ｉ1＝ｖ1out／Ｒo＝Ｖ・sin(ω・ｔ)／Ｒo…（３）
ｉ2＝ｖ2out／Ｒo＝Ｖ・sin(ω・ｔ＋θ)／Ｒo…（４）
ｉR＝ｖR／(２・Ｒo）＝Ｖ・[sin(ω・ｔ)−sin(ω・ｔ＋θ)]／(２・Ｒo）…（５）
である。
【００５８】
従って、伝送トランスＴ１の一次巻線と二次巻線に流れる電流ｉL1，ｉL2は、
ｉL1＝ｉ1−ｉR＝Ｖ・[sin(ω・ｔ)＋sin(ω・ｔ＋θ)]／（２・Ｒo）…（６）
ｉL2＝ｉ2＋ｉR＝Ｖ・[sin(ω・ｔ)＋sin(ω・ｔ＋θ)]／（２・Ｒo）…（７）
で表わされ、出力ポートＮSから出力される電流ｉoutと電圧ｖoutは、
ｉout＝ｉL1＋ｉL2＝Ｖ・[sin(ω・ｔ)＋sin(ω・ｔ＋θ)]／Ｒo  …（８）
ｖout＝ｉout・（Ｒo／２）＝Ｖ・[sin(ω・ｔ)＋sin(ω・ｔ＋θ)]／２
＝Ｖ・cos(θ／２)・sin(ω・ｔ+θ／２)]  …（９）
となる。
【００５９】
出力ポートＮSから出力される電力Ｐoutと抵抗Ｒで消費される電力ＰRを求めると、
Ｐout＝ｖout2／（Ｒo／２）＝２・ｖout2／Ｒo
＝Ｖ2・[sin(ω・ｔ)＋sin(ω・ｔ＋θ)]2／（２・Ｒo）…（１０）
＝２・[Ｖ・cos(θ／２)]2・sin2(ω・ｔ＋θ/２)／Ｒo…（１０’）
ＰR＝ｖR2／（２・Ｒo）
＝Ｖ2・[sin(ω・ｔ)−sin(ω・ｔ＋θ)]2／（２・Ｒo）…（１１）
＝２・[Ｖ・sin(θ／２)]2・cos2(ω・ｔ＋θ/２)／Ｒo…（１１’）
となる。
【００６０】
入力ポートＮA，ＮBから入力される電力Ｐ1，Ｐ2は、Ｐ1＝Ｖ2・sin2(ω・ｔ)／Ｒo、Ｐ2＝Ｖ2・sin2(ω・ｔ＋θ)／Ｒoであるから、ＲＦ合成部５に入力される電力Ｐinは、
Ｐin＝Ｐ1＋Ｐ2＝Ｖ2・[sin2(ω・ｔ)＋sin2(ω・ｔ＋θ)]／Ｒo
である。一方、ＲＦ合成部５から出力される電力Ｐoutと抵抗Ｒで熱消費される電力ＰRの合計電力Ｐsumは、
Ｐsum＝Ｖ2・[sin(ω・ｔ)＋sin(ω・ｔ＋θ)]2／（２・Ｒo）
＋Ｖ2・[sin(ω・ｔ)−sin(ω・ｔ＋θ)]2／（２・Ｒo）
＝Ｖ2・[sin2(ω・ｔ)＋sin2(ω・ｔ＋θ)］／Ｒo
であるから、Ｐin＝Ｐsumである。
【００６１】
従って、θ＝０であれば、ＰR＝０より、入力電力ＰinがそのままＲＦ合成部５から出力され、θ≠０であれば、入力電力Ｐ1，Ｐ2を位相差θに応じた所定の割合η(θ)で合成した合成電力ＰoutＲＦ合成部５から出力されることになる。
【００６２】
位相差θに応じた所定の割合η(θ)は、（１０’）式に示されるようにcos2(θ／２)であり、この特性は、図６の特性（イ）に示すようになる。位相差θをゼロから増加させると、電力の合成割合η(θ)は、cos2(θ／２)の特性で単調に減少し、位相差θ＝１８０［deg］でゼロになる。従って、位相差θをゼロから１８０［deg］の範囲で変化させることにより、ＲＦ合成部５から出力される電力Ｐoutの大きさを制御することができる。
【００６３】
なお、特性（イ）は、出力ポートＮSに接続される負荷のインピーダンスが「Ｒo／２」の場合の例であるが、出力ポートＮSに接続される負荷のインピーダンスが「Ｒo／２」と異なる場合でも位相差θをゼロから１８０［deg］の範囲で変化させることにより、ＲＦ合成部５から出力される電力Ｐoutの大きさを制御することができる。
【００６４】
ＲＦ合成部５に用いるハイブリッド回路は、図５に示した回路構成に限られない。例えば、図７に示す回路構成のハイブリッド回路をＲＦ合成部５に用いることができる。図７に示すハイブリッド回路は、伝送トランスＴ３の一次巻線と二次巻線の両端をそれぞれコンデンサＣ’で接続した回路構成を有し、一次巻線の両端と二次巻線の両端の４つの端子が不平衡の入出力端子となっている。ＲＦ合成部５として用いる場合は、一次巻線の一方の端子ｐ１が合成電力の出力端子となり、一次巻線の他方の端子ｐ２と二次巻線の一方の端子ｐ３が入力端子となり、二次巻線の他方の端子ｐ４は熱消費用の抵抗Ｒを接続する端子となる。
【００６５】
図５に示す回路構成では位相差θが「０°」の場合は抵抗Ｒでの消費電力ＰRがゼロになったが、図７に示す回路構成では、位相差θが「９０°」の場合に抵抗Ｒでの消費電力ＰRがゼロになり、位相差θが「９０°」からずれると、そのずれ分に応じた電力ＰRが抵抗Ｒで消費される。すなわち、図７に示す回路構成の場合は、電力合成の割合η(θ)が図５に示す回路構成に対して「９０°」進むので、図６の特性（ロ）に示すように、cos2（θ／２＋π／２）＝sin2（θ／２）の特性になる。
【００６６】
ＲＦ合成部５は、ハイブリッド回路と同様の機能を果たすものであれば、他の回路であってもよい。例えば、特開２００８−２８９２３号公報に記載の高周波電力合成器や実開平４−４８７１５号公報に記載の出力合成回路を用いることができる。
【００６７】
ＲＦ検出部６は、ＲＦ合成部５から負荷（プラズマ処理装置）に向かう進行波電力Ｐfと負荷（プラズマ処理装置）側から戻ってくる反射波電力Ｐrを検出する機能を有する。そして、進行波電力Ｐfの検出値を進行波電力Ｐoとして検出する。または、進行波電力Ｐfの検出値から反射波電力Ｐrの検出値を減算した負荷側電力Ｐloadの検出値を検出電力Ｐo（＝Ｐf−Ｐr）として出力する。検出電力ＰoはＲＦ電力制御部７に入力される。進行波電力Ｐfの検出値を検出電力Ｐoとするか、負荷側電力Ｐloadの検出値を検出電力Ｐoとするかは、予め定めておく。本実施形態では、進行波電力Ｐfの検出値を検出電力Ｐoとして出力する例を示す。なお、進行波電力Ｐfの検出値を検出電力Ｐoとして出力する場合は、反射波電力Ｐrを検出する機能を有しなくてもよい。
【００６８】
従って、ＲＦ電力制御部７は、ＲＦ検出部６から検出電力Ｐoとして出力される進行波電力Ｐfが制御目標の電力Ｐc（以下、「目標電力Ｐc」という。）に一致するように、ＤＣ-ＤＣ変換部３のＰＷＭ信号ＳPWMのパルス幅とＤＣ-ＲＦ変換部４から出力される高周波電圧ｖ1out，ｖ2outの位相差θを制御する。目標電力Ｐcは、予め設定されている出力電力のプロファイルに基づいてプラズマ処理中にＲＦ電力制御部７に設定される。
【００６９】
ＲＦ電力制御部７は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）を備えるマイクロコンピュータによって構成される。ＣＰＵがＲＯＭに記憶された所定の制御プログラムを実行することにより、ＰＷＭ信号ＳPWMのパルス幅と高周波電圧ｖ1out，ｖ2outの位相差θが制御される。
【００７０】
ここで、ＲＦ電力制御部７による高周波電源１の出力制御について説明する。
【００７１】
負荷インピーダンスＺL（プラズマ処理装置のインピーダンス）の値は、一定ではなく、プロセスの進行に伴い変動する。負荷インピーダンスＺLが変動すると、フィルタ回路４０１を構成する素子や配線における電圧降下の度合いが変動するため、仮にＤＣ−ＲＦ変換部４の２つの半導体スイッチ素子ＱBの接続点ｎにおける電圧値（矩形波なので平均値などで表した電圧値）が一定であっても、ＤＣ−ＲＦ変換部４の出力端における電圧値が変動する。そのため、ＤＣ−ＲＦ変換部４から出力される２つの電力Ｐ1，Ｐ2も変動する。従って、第１の出力制御だけでＲＦ合成部５の出力電力Ｐoutを制御した場合、出力電力Ｐoutの制御範囲は負荷インピーダンスＺLの値によって異なる。
【００７２】
図８は、高周波電源に接続される負荷のインピーダンスが変動した場合のＤＣ−ＤＣコンバータの出力電流と出力電圧の関係をシミュレーションした一例である。シミュレーションは、図１の回路構成でＤＣ−ＲＦ変換部４には同相の高周波信号ｖ1，ｖ2を入力し、ＤＣ−ＤＣ変換部３に入力するＰＷＭ信号ＳPWMのパルス幅を変化させてＲＦ検出部６の検出電力Ｐoを目標電力Ｐcに一致させる制御（第１の出力制御）をした場合のＤＣ−ＤＣ変換部３の出力電圧Ｖdcと出力電流Ｉdcを、負荷に接続するＡ〜Ｉの負荷インピーダンスについて調べたものである。
【００７３】
Ａ〜Ｉの負荷インピーダンスは、図８に示すスミスチャート上の点Ａ〜Ｉにプロットされるインピーダンスで、高周波電源１の出力インピーダンス（特性インピーダンスＲo）に対して、（反射係数Γ，位相ψ［deg］）がＡ＝（０．００，不定）、Ｂ＝（０．９９，±１８０），Ｃ＝（０．９９，＋１３５），Ｄ＝（０．９９，＋９０），Ｅ＝（０．９９，＋４５），Ｆ＝（０．９９，±０），Ｇ＝（０．９９，−４５），Ｈ＝（０．９９，−９０），Ｉ＝（０．９９，−１３５）となるインピーダンスである。
【００７４】
各特性曲線に付した符号Ａ〜Ｉは、上記の負荷インピーダンスＡ〜Ｉに対応している。特性曲線Ａは、負荷インピーダンスが高周波電源１の出力インピーダンスと整合している場合のシミュレーション結果で、目標電力Ｐcを減少させるのに応じてＰＷＭ信号ＳPWMのパルス幅を減少させると、ＤＣ−ＤＣ変換部３の出力電圧Ｖdcと出力電流Ｉdcが特性曲線Ａの右端から当該特性曲線Ａに沿って変化することを示している。
【００７５】
特性曲線Ａの左端は、ＰＷＭ信号ＳPWMのパルス幅がオン最小時間Ｔminになる点である。ＰＷＭ信号ＳPWMのパルス幅はオン最小時間Ｔminよりも小さく制御できないので、特性曲線Ａの左端（「●」の点）より左側の領域は、第１の出力制御では出力制御ができない領域である。特性曲線Ａの左端に付した数値「１００」は、ＰＷＭ信号ＳPWMのパルス幅をオン最小時間Ｔminに設定したときに高周波電源１から負荷に出力される出力電力Ｐout［Ｗ］を示している。特性曲線Ｂ〜Ｉについても同様である。
【００７６】
同図に示されるように、第１の出力制御ではＰＷＭ信号ＳPWMのパルス幅がオン最小時間Ｔminに制限されたときに高周波電源１が出力可能な出力電力Ｐoutは、負荷インピーダンスの値によって異なることが分かる。同図のシミュレーション結果によれば、負荷インピーダンスＢ〜Ｉはいずれも全反射負荷であるが、負荷インピーダンスＢ，Ｃでは出力電力Ｐoutを１００［Ｗ］以下に制御することができるのに対し、負荷インピーダンスＥ〜Ｈでは出力電力Ｐoutを３７０［Ｗ］以下に制御することはできない。このため、例えば、負荷インピーダンスがスミスチャート上のＢ，Ｃの辺りにあり、高周波電源１の出力電力Ｐoutが第１の出力制御によって２００［Ｗ］の目標電力Ｐcに制御できていても負荷インピーダンスがスミスチャート上のＥ〜Ｉの辺りに急変すると、第１の出力制御では高周波電源１の出力電力Ｐoutを目標電力Ｐcに制御できない状態が生じる。
【００７７】
そこで、本実施形態に係る高周波電源１では、目標電力Ｐcに対するＲＦ検出部６の検出電力Ｐo（出力電力Ｐoutの検出値）の偏差Ｅ（＝Ｐc−Ｐo）に基づいてＰＷＭ信号ＳPWMのパルス幅を操作する制御値Ｃoを設定し、その制御値Ｃoによって決定されるパルス幅がオン最小時間Ｔminよりも小さくなる場合は、ＰＷＭ信号ＳPWMのパルス幅をオン最小時間Ｔminに固定し、ＤＣ−ＲＦ変換部４への２つの高周波信号ｖ1，ｖ2の相互の位相差θを変化させる制御に切り換えて検出電力Ｐoが目標電力Ｐcに一致するように制御する。すなわち、第１の出力制御を第２の出力制御に切り換えて負荷への出力電力Ｐoutを目標電力Ｐcに制御する。
【００７８】
ＲＦ電力制御部７には、上記の出力制御をするために、偏差演算部７０１、制御値演算部７０２、制御指令値出力部７０３、第１の制御信号生成部７０４及び第２の制御信号生成部７０５が含まれる。
【００７９】
偏差演算部７０１には所定の出力電力のプロファイルに基づいて目標電力Ｐcが設定される。偏差演算部７０１は、目標電力Ｐcに対するＲＦ検出部６の検出電力Ｐoの偏差Ｅ＝Ｐc−Ｐoを演算する。
【００８０】
制御値演算部７０２は、偏差演算部７０１で演算された偏差Ｅに対してＰＩ補償演算を行って制御値Ｃoを演算する。制御指令値出力部７０３は、第１制御指令値ＣS1と第２制御指令値ＣS2を生成し、第１制御指令値ＣS1を第１の制御信号生成部７０４に出力し、第２制御指令値ＣS2を第２の制御信号生成部７０５に出力する。制御指令値出力部７０３には、第１の出力制御と第２の出力制御を切り換えるための閾値Ｃthが入力される。
【００８１】
閾値Ｃthは、第１の制御信号生成部７０４で生成されるＰＷＭ信号ＳPWMのパルス幅がオン最小時間Ｔminとなる値である。本実施形態では、後述するように、第１の制御信号生成部７０４で鋸波のキャリア信号ＳCと制御値Ｃoのレベルを比較し、ＳC≦Ｃoの期間をパルス幅とするＰＷＭ信号ＳPWMを生成するので、閾値Ｃthは、ＰＷＭ信号ＳPWMのパルス幅がオン最小時間Ｔminとなる制御値Ｃoのレベルである。
【００８２】
制御指令値出力部７０３は、制御値Ｃoと閾値Ｃthを比較し、Ｃth＜Ｃoであれば、第１の出力制御で検出電力Ｐoの制御が可能と判断し、制御値Ｃoを第１制御指令値ＣS1に設定して第１の制御信号生成部７０４に出力するとともに、「ゼロ」を第２制御指令値ＣS2に設定して第２の制御信号生成部７０５に出力する。一方、Ｃo≦Ｃthであれば、第２の出力制御に切り換えなければ検出電力Ｐoの制御が不可と判断し、閾値Ｃthを第１制御指令値ＣS1に設定して第１の制御信号生成部７０４に出力し、閾値Ｃthと制御値Ｃoの差分に所定のゲインβを乗じた値（β×（Ｃth−Ｃo））を第２制御指令値ＣS2に設定して第２の制御信号生成部７０５に出力する。
【００８３】
第１の制御信号生成部７０４は、三角波比較法によりＤＣ−ＤＣ変換部３の駆動を制御するＰＷＭ信号ＳPWMを生成し、そのＰＷＭ信号ＳPWMをＤＣ−ＤＣ変換部３に出力する。第２の制御信号生成部７０５は、第１のＤＣ−ＲＦ変換部４Ａ内の半導体スイッチ素子ＱBの駆動を制御する高周波信号ｖ1と第２のＤＣ−ＲＦ変換部４Ｂ内の半導体スイッチ素子ＱBの駆動を制御する高周波信号ｖ2を生成し、高周波信号ｖ1を第１のＤＣ−ＲＦ変換部４Ａに出力し、高周波信号ｖ2を第２のＤＣ−ＲＦ変換部４Ｂに出力する。
【００８４】
図９は、第１の制御信号生成部７０４の内部構成とＰＷＭ信号の生成方法を示す図であり、図１０は、第２の制御信号生成部７０５の内部構成と高周波信号の生成方法を示す図である。
【００８５】
第１の制御信号生成部７０４には、例えば、鋸波のキャリア信号Ｓcを発生するキャリア信号発生回路７０４ａと、そのキャリア信号Ｓcと制御指令値出力部７０３から入力される第１制御指令値ＣS1のレベルを比較してＳc≦ＣS1の期間をパルス幅ＴONとするＰＷＭ信号ＳPWMを生成するＰＷＭ信号生成回路７０４ｂとが含まれる。キャリア信号発生回路７０４ａは、例えば、ダイレクト・ディジタル・シンセサイザー（Direct Digital Synthesizer）で構成される。
【００８６】
キャリア信号発生回路７０４ａは、図９（ｂ）に示すように、［ｎ・Ｔ〜（ｎ＋１）・Ｔ］（Ｔ：周期、ｎ＝０，１，２，…）の波形がα・ｔ（α：係数）で表わされるキャリア信号Ｓcを生成する。従って、ＰＷＭ信号生成回路７０４ｂで生成されるＰＷＭ信号ＳPWMのパルス幅ＴONは、ＴON＝ＣS1／αで表わされる。Ｃth＜Ｃoでは、第１制御指令値ＣS1は制御値Ｃoに設定され、その制御値Ｃoは偏差Ｅによって変動するから、ＰＷＭ信号ＳPWMのパルス幅ＴON＝Ｃo／αは偏差Ｅの変動に応じて変化するが、Ｃo≦Ｃthでは、第１制御指令値ＣS1は閾値Ｃthに固定されるから、ＰＷＭ信号ＳPWMのパルス幅ＴONはＴmin＝Ｃth／αに固定される。
【００８７】
第１制御指令値ＣS1は、ＰＷＭ信号ＳPWMのパルス幅ＴONがオン最小時間Ｔminとなる閾値Ｃthよりも大きい値であるから、ＰＷＭ信号ＳPWMのパルス幅ＴONは、オン最小時間Ｔminより小さい値に設定されることはない。このため、ＤＣ−ＤＣ変換部３は安定出力可能な範囲で出力電圧Ｖdcが制御される。
【００８８】
第２の制御信号生成部７０５には、正弦波の高周波信号ｖ1を発生する第１の正弦波発生回路７０５ａと、制御指令値出力部７０３から入力される第２制御指令値ＣS2を用いて高周波信号ｖ1に対して位相差θを有する正弦波の高周波信号ｖ2を発生する第２の正弦波発生回路７０５ｂとが含まれる。第１の正弦波発生回路７０５ａ及び第２の正弦波発生回路７０５ｂもダイレクト・ディジタル・シンセサイザー（Direct Digital Synthesizer）で構成される。
【００８９】
第１の正弦波発生回路７０５ａには、高周波信号ｖ1の振幅Ａ、周波数ｆ及び初期位相φ1の情報が入力される。これらの情報は予め設定された固定の情報で、周波数ｆは、上述したようにプラズマ処理システムに規定された２．０ＭＨｚ、１３．５６ＭＨｚ、４０．６８ＭＨｚ等の周波数である。初期位相φ1は任意の値に設定可能であるが、本実施形態では、「０」に設定される。第２の正弦波発生回路７０５ｂにも高周波信号ｖ2の振幅Ａ、周波数ｆ及び初期位相φ2の情報が入力されるが、θ＝φ2−φ1、φ1＝０より、制御指令値出力部７０３から出力される第２制御指令値ＣS2が初期位相φ2＝θの情報として入力される。φ1≠０に設定した場合は、制御指令値出力部７０３から出力される第２制御指令値ＣS2に初期位相φ1を加算した値（ＣS2＋φ1）が初期位相φ2の情報として入力される。振幅Ａ及び周波数ｆの情報は、第１の正弦波発生回路７０５ａに入力される振幅Ａ及び周波数ｆの情報と同一である。
【００９０】
第１の正弦波発生回路７０５ａは、振幅Ａ、周波数ｆ及び初期位相φ1の情報を用いてＡ・sin(２πｆ・ｔ)で表わされる高周波信号ｖ1（図１０(ｂ)のｖ1参照）を生成する。同様に、第２の正弦波発生回路７０５ｂは、振幅Ａ、周波数ｆ及び第２制御指令値ＣS2の情報を用いてＡ・sin(２πｆ・ｔ＋θ)（θ＝ＣS2＝β×（Ｃth−Ｃo））で表わされる高周波信号ｖ2（図１０(ｂ)のｖ2参照）を生成する。
【００９１】
次に、ＲＦ電力制御部７による高周波電源１の検出電力Ｐoの制御動作について、図１１に示すフローチャートを用いて説明する。
【００９２】
図１１に示すフローチャートは、高周波電源１にプラズマ処理装置を接続したプラズマ処理システムのプラズマ処理中におけるＲＦ電力制御部７の制御手順を示すフローチャートである。ＲＦ電力制御部７は、予め設定された周期で図１１に示す処理手順を繰り返し行う。
【００９３】
ＲＦ電力制御部７は、プラズマ処理用に予め設定された出力電力のプロファイルに基づいて目標電力Ｐcを設定する（Ｓ１）。出力電力のプロファイルは、プラズマ処理システムの作業者によってプラズマ処理の処理内容毎に作成される。続いて、ＲＦ電力制御部７は、ＲＦ検出部６で検出される検出電力Ｐoを読み込み（Ｓ２）、目標電力Ｐcに対する検出電力Ｐoの偏差Ｅ＝Ｐc−Ｐoを演算する（Ｓ３）。
【００９４】
続いて、ＲＦ電力制御部７は、演算した偏差Ｅに所定のＰＩ補償演算を行って制御値Ｃoを算出するとともに（Ｓ４）、予め設定された閾値Ｃthを読み込み（Ｓ５）、制御値Ｃoと閾値Ｃthを比較する（Ｓ６）。ＲＦ電力制御部７は、Ｃth＜Ｃoであれば（Ｓ６：ＮＯ）、第１制御指令値ＣS1に制御値Ｃoを設定し（Ｓ７）、第２制御指令値ＣS2に「０」を設定して（Ｓ８）、ステップＳ１１に移行する。一方、Ｃo≦Ｃthであれば（Ｓ６：ＹＥＳ）、ＲＦ電力制御部７は、第１制御指令値ＣS1に閾値Ｃthを設定し（Ｓ９）、第２制御指令値ＣS2に閾値Ｃthと制御値Ｃoの差分にゲインβを乗じた値（β×（Ｃth−Ｃo））を設定して（Ｓ１０）、ステップＳ１１に移行する。
【００９５】
ＲＦ電力制御部７は、ステップＳ１１に移行すると、第１制御指令値ＣS1を第１の制御信号生成部７０４に出力するとともに第２制御指令値ＣS2を第２の制御信号生成部７０５に出力してＰＷＭ信号ＳPWMと高周波信号ｖ1，ｖ2を生成する。すなわち、ＲＦ電力制御部７は、キャリア信号Ｓcの瞬時値α・ｔを生成し、その瞬時値と第１制御指令値ＣS1とを比較してＳc≦ＣS1のときはハイレベルとなり、ＣS1＜ＳcのときはローレベルとなるＰＷＭ信号ＳPWMを生成する。また、ＲＦ電力制御部７は、振幅Ａ、周波数ｆ及び初期位相φ1＝０の情報を用いて高周波信号ｖ1＝Ａ・sin(２πｆ・ｔ)の瞬時値を生成するとともに、振幅Ａ、周波数ｆ及び第２制御指令値ＣS2の情報を用いて高周波信号ｖ1＝Ａ・sin(２πｆ・ｔ＋ＣS2)＝Ａ・sin(２πｆ・ｔ＋β×（Ｃth−Ｃo）)の瞬時値を生成する。
【００９６】
そして、ＲＦ電力制御部７は、ＰＷＭ信号ＳPWMをＤＣ−ＤＣ変換部３に出力し、高周波信号ｖ1と高周波信号ｖ2をそれぞれ第１のＤＣ−ＲＦ変換部４ａと第２のＤＣ−ＲＦ変換部４Ｂに出力してステップＳ１に戻る。
【００９７】
上記の出力電力の制御では、Ｃth＜Ｃoであれば、ＤＣ−ＤＣ変換部３には制御値Ｃoとキャリア信号Ｓcのレベル比較によって生成されたＰＷＭ信号ＳPWMが入力される。また、第１のＤＣ−ＲＦ変換部４Ａと第２のＤＣ−ＲＦ変換部４Ｂには同相（位相差θ＝０）の高周波信号ｖ1＝ｖ2＝Ａ・sin(２πｆ・ｔ)が入力される。ＲＦ合成部５には同相の出力電圧ｖ1out，ｖ2outが入力されるから、ＲＦ合成部５では出力電力Ｐ1，Ｐ2がそのまま合成されてプラズマ処理装置に出力される。
【００９８】
一方、Ｃo≦Ｃthであれば、ＤＣ−ＤＣ変換部３には閾値ＣSとキャリア信号Ｓcのレベル比較によって生成されたＰＷＭ信号ＳPWM（パルス幅ＴONがオン最小時間Ｔminに固定されたＰＷＭ信号ＳPWM）が入力される。また、第１のＤＣ−ＲＦ変換部４Ａと第２のＤＣ−ＲＦ変換部４Ｂには位相差θのある高周波信号ｖ1＝＝Ａ・sin(２πｆ・ｔ)、ｖ2＝Ａ・sin(２πｆ・ｔ＋θ)が入力される。ＲＦ合成部５に位相差θのある出力電圧ｖ1out，ｖ2outが入力されと、ＲＦ合成部５では出力電力Ｐ1，Ｐ2がその位相差θに応じた１より小さい合成割合ηで合成されてプラズマ処理装置に出力される。
【００９９】
従って、Ｃth＜Ｃoでは、ＰＷＭ信号ＳPWMのパルス幅ＴONは、オン最小時間Ｔmin以上の値となるから、第１の出力制御によって検出電力Ｐoが目標電力Ｐcに制御され、Ｃo≦Ｃthになると、第２の出力制御によって検出電力Ｐoが目標電力Ｐcに制御される。
【０１００】
プラズマ処理システムでは、プラズマ処理中にプラズマ処理装置のインピーダンスが変動するため、第１の出力制御だけでは検出電力Ｐoを目標電力Ｐcに制御できない状態が容易に生じ得るが、本実施形態によれば、第１の出力制御では制御できなくなると、第２の出力制御に切り換えるので、プラズマ処理装置のインピーダンスが変動しても検出電力Ｐoの制御を安定して好適に行うことができる。
【０１０１】
また、図８に示したように、第１の出力制御では出力制御ができない領域は高周波電源１に対する負荷インピーダンスによって変化するが、本実施形態によれば、プラズマ処理装置のインピーダンスが変動しても（負荷インピーダンスが変動しても）、ＰＷＭ信号ＳPWMのパルス幅ＴONがオン最小時間Ｔmin以上となる場合は、第２の出力制御を行わず、ＰＷＭ信号ＳPWMのパルス幅ＴONがオン最小時間Ｔminより小さくなる場合にだけ第２の出力制御に切り換えるので、ＲＦ合成部５で不必要に電力ロスをすることがない。
【０１０２】
例えば、ＤＣ−ＤＣ変換部３が図８に示す出力特性を有している場合、プラズマ処理中におけるプラズマ処理装置のインピーダンスの変動の影響を受けないようにするために、第１の出力制御から第２の出力制御に切り換える切換制御を、本実施形態とは異なり、例えば、目標電力Ｐcが４００［Ｗ］より小さくなる場合に行うようにしたとする。この切換制御では、図１２に示すように、ＰＷＭ信号ＳPWMのパルス幅ＴONをオン最小時間Ｔminに制御したときの出力電力Ｐminが４００［Ｗ］以下となる場合でも出力電力Ｐminから４００Ｗの領域Ｗでは第２の出力制御が行われるため、ＲＦ合成部５でＤＣ−ＲＦ変換部４から出力される電力の一部を不必要に熱消費させることになる。本実施形態では、領域Ｗでも第１の出力制御をするので、ＲＦ合成部５で無駄に熱損失を生じさせることがない。
【０１０３】
上記実施形態では、ＰＷＭ信号ＳPWMを三角波比較法により生成していたので、キャリア信号Ｓcとレベル比較をする制御値Ｃoによって第１の出力制御と第２の出力制御の切換を制御していたが、ＰＷＭ信号ＳPWMのパルス幅ＴONに、オン最小時間Ｔminに対応する閾値Ｔthを設け、図１１のステップＳ４〜Ｓ６で直接パルス幅ＴONの制御値Ｔoを演算し、その制御値Ｔoを閾値Ｔthと比較するようにしてもよい。或いは、ＰＷＭ信号ＳPWMのデューティ比Ｄに、オン最小時間Ｔminのデューティ比Ｄminに対応する閾値Ｄthを設け、図１１のステップＳ４〜Ｓ６でデューティ比Ｄの制御値Ｄoを演算し、その制御値Ｄoを閾値Ｄthと比較するようにしてもよい。
【０１０４】
上記実施形態では、ＤＣ−ＲＦ変換部４として同一構成の第１のＤＣ−ＲＦ変換部４Ａと第２のＤＣ―ＲＦ変換部４Ｂを設け、両ＤＣ−ＲＦ変換部４Ａ，４Ｂの出力電力Ｐ1，Ｐ2をＲＦ合成部５で合成する構成としていたが、３個以上のＤＣ−ＲＦ変換部を設け、各ＤＣ−ＲＦ変換部の出力電力を合成する構成にしてもよい。
【０１０５】
図１３，図１４は、高周波生成部Ｕ’に同一構成の３個のＤＣ−ＲＦ変換部を設ける場合のＤＣ−ＲＦ変換部４’とＲＦ合成部５’の回路構成を示す図である。ＤＣ−ＲＦ変換部４’には第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂと同一構成の第３のＤＣ−ＲＦ変換部４Ｃが追加され、ＲＦ合成部５’にはＲＦ合成部５と同一構成の第１のＲＦ合成部５Ａと第２のＲＦ合成部５Ｂが設けられている。
【０１０６】
図１３，図１４の回路構成は、図１に示すＤＣ−ＲＦ変換部４とＲＦ合成部５に第３のＤＣ−ＲＦ変換部４Ｃと第２のＲＦ合成部５Ｂを追加し、ＲＦ合成部５の出力電力と第３のＤＣ−ＲＦ変換部４Ｃの出力電力を第２のＲＦ合成部５Ｂで合成する構成と見ることができる。
【０１０７】
同一構成の３個のＤＣ−ＲＦ変換部を設ける場合の第２の出力制御は、ＤＣ−ＲＦ変換部４’内の第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂの出力電圧ｖ1out，ｖ2outを位相差θ＝０で駆動し、第３のＤＣ−ＲＦ変換部４Ｃの出力電圧ｖ3outを出力電圧ｖ1out，ｖ2outに対して位相差θを設けて駆動するように制御する第１の位相差制御方法と、第２のＤＣ−ＲＦ変換部４Ｂの出力電圧ｖ2outを第１のＤＣ−ＲＦ変換部４Ａの出力電圧ｖ1outに対して位相差θ1を設けて駆動し、第３のＤＣ−ＲＦ変換部４Ｃの出力電圧ｖ3outを第１のＲＦ合成部５Ａの出力電圧ｖ4outに対して位相差θ2を設けて駆動するように制御する第２の位相差制御方法が考えられる。
【０１０８】
図１３は、第１の位相差制御方法で第２の出力制御を行う場合のＤＣ−ＲＦ変換部４’とＲＦ合成部５’の回路構成を示し、図１４は、第２の位相差制御方法で第２の出力制御を行う場合のＤＣ−ＲＦ変換部４’とＲＦ合成部５’の回路構成を示している。
【０１０９】
図１３に示す第１の位相差制御方法は、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂと第１のＲＦ合成部５Ａの部分を等価な１つのＤＣ−ＲＦ変換部に置き換えることができるので、第２の出力制御での位相差θの制御内容は上述した位相差θの制御内容と実質的に同じとなる。すなわち、第１のＲＦ合成部５Ａは第１のＤＣ−ＲＦ変換部４Ａの出力電力Ｐ1と第２のＤＣ−ＲＦ変換部４Ｂの出力電力Ｐ2をそのまま合成する機能を果たし、第２のＲＦ合成部５Ｂが負荷への出力電力Ｐoutを位相差θに応じて調整する機能を果たす。
【０１１０】
第１，第２，第３のＤＣ−ＲＦ変換部４Ａ，４Ｂ，４Ｃに入力する高周波信号ｖ1，ｖ2，ｖ3の波形をｖ1＝Ａ1・sin(ω・t＋φ1)、ｖ2＝Ａ2・sin(ω・t＋φ2)、ｖ3＝Ａ3・sin(ω・t＋φ3)とすると、図１３に示す第１の位相差制御方法では、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂに、例えば、ｖA＝Ａ・sin(ω・t)（Ａ1＝Ａ2＝Ａ、φ1＝φ2＝０）の高周波信号が入力される。
【０１１１】
ＲＦ合成部５Ａ，５Ｂの入力ポートと出力ポートが整合しているとすると、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂの出力電圧ｖ1out，ｖ2outは、ｖ1out＝ｖ2out＝Ｖ・sin(ω・t)で表されるから、第１のＲＦ合成部５Ａの出力電圧ｖ4outは、（９）式より、
ｖ4out＝Ｖ・[sin(ω・t)＋sin(ω・t)]／２
＝Ｖ・sin(ω・t)
で表される。従って、第３のＤＣ−ＲＦ変換部４ＣにｖB＝Ａ・sin(ω・t＋θ)（Ａ3＝Ａ、φ3＝θ）の高周波信号を入力し、第３のＤＣ−ＲＦ変換部４Ｃからｖ3out＝Ｖ・sin(ω・t＋θ)を出力させると、第２のＲＦ合成部５Ｂから、
ｖout＝Ｖ・[sin(ω・t)＋sin(ω・t＋θ)]／２
＝Ｖ・cos(θ／２)・sin(ω・ｔ＋θ／２)
の出力電圧ｖoutが出力される。
【０１１２】
第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂの出力電力Ｐ1，Ｐ2は第１のＲＦ合成部５Ａで熱消費されることなく合成されるから、第１のＲＦ合成部５Ａから（Ｐ1＋Ｐ2）の電力Ｐ4が出力されるが、第２のＲＦ合成部５Ｂではその出力電力Ｐ4と第３のＤＣ−ＲＦ変換部４Ｃの出力電力Ｐ3が（１０’）式に示す合成式により合成され、
Ｐout＝２・[Ｖ・cos(θ／２)]2・sin2(ω・ｔ＋θ／２)／Ｒo
で表される電力Ｐoutが出力される。
【０１１３】
従って、図１３に示す回路構成では、第２の出力制御において、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂの出力電力Ｐ1，Ｐ2の合計電力Ｐ4＝（Ｐ1＋Ｐ2）と第３のＤＣ−ＲＦ変換部４Ｃの出力電力Ｐ3との合成量を位相差θによって調整することにより、負荷への出力電力Ｐoutが制御される。
【０１１４】
一方、図１４に示す第２の位相差制御方法は、第１のＲＦ合成部５Ａと第２のＲＦ合成部５Ｂの両方で負荷への出力電力Ｐoutが調整される。第１，第２のＤＣ−ＲＦ変換部４Ａ，４ＢにそれぞれｖA＝Ａ・sin(ω・t)（φ1＝０）とｖB＝Ａ・sin(ω・t＋θ)（φ2＝θ）の高周波信号を入力し、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂからそれぞれ出力電圧Ｖ1out＝Ｖ・sin(ω・t)、Ｖ2out＝Ｖ・sin(ω・t＋θ)が出力されるとすると、第１のＲＦ合成部５Ａの出力電圧Ｖ4outは、（９）式より
Ｖ4out＝Ｖ・cos(θ／2)・sin(ω・t＋θ／２)
で表される。
【０１１５】
第３のＤＣ−ＲＦ変換部４Ｃに位相差θに応じて振幅Ａ3を調整したｖC＝Ｖ・cos(θ/2)・sin(ω・t＋θ／２＋ψ)（Ａ3＝Ｖ・cos(θ/2)、φ3＝θ／２＋ψ）の高周波信号を入力し、第３のＤＣ−ＲＦ変換部４ＣからＶ・cos(θ/2)・sin(ω・t＋θ／２＋ψ)の出力電圧ｖ3outを出力させるように制御すれば、第２のＲＦ合成部５Ｂから
ｖout＝Ｖ・cos(θ／2)・sin(ω・t＋θ／２＋ψ／２)
で表される出力電圧ｖoutが出力され、
Ｐout＝２・[Ｖ・cos(θ／２)・cos(ψ／２)]2・sin2(ω・t＋θ／２＋ψ／２)／Ｒo
で表される出力電力Ｐoutが出力される。
【０１１６】
従って、図１４に示す第２の位相差制御方法では、第２の出力制御において、位相差θに基づく第１のＲＦ合成部５Ａでの出力電力Ｐ1と出力電力Ｐ2の合成量と位相差ψに基づく第２のＲＦ合成部５Ｂでの出力電力Ｐ4と出力電力Ｐ3の合成量を調整することにより負荷への出力電力Ｐoutが制御される。
【０１１７】
図１５，図１６は、高周波生成部Ｕ”に同一構成の４個のＤＣ−ＲＦ変換部を設ける場合のＤＣ−ＲＦ変換部４”とＲＦ合成部５”の回路構成を示す図である。ＤＣ−ＲＦ変換部４”には第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂと同一構成の第３のＤＣ−ＲＦ変換部４Ｃと第４のＤＣ−ＲＦ変換部４Ｄが追加され、ＲＦ合成部５”にはＲＦ合成部５と同一構成の第１のＲＦ合成部５Ａと第２のＲＦ合成部５Ｂと第３のＲＦ合成部５Ｃが設けられている。
【０１１８】
ＲＦ合成部５”内の第１のＲＦ合成部５Ａは、ＤＣ−ＲＦ変換部４”内の第１のＤＣ−ＲＦ変換部４Ａの出力電力Ｐ1と第２のＤＣ−ＲＦ変換部４Ｂの出力電力Ｐ2を合成し、第２のＲＦ合成部５Ｂは、ＤＣ−ＲＦ変換部４”内の第３のＤＣ−ＲＦ変換部４Ｃの出力電力Ｐ3と第４のＤＣ−ＲＦ変換部４Ｄの出力電力Ｐ4を合成する。また、ＲＦ合成部５”内の第３のＲＦ合成部５Ｃは、第１のＲＦ合成部５Ａの出力電力Ｐ5と第２のＲＦ合成部５Ｂの出力電力Ｐ6を合成する。
【０１１９】
同一構成の４個のＤＣ−ＲＦ変換部を設ける場合の第２の出力制御でも２つの位相差制御方法が考えられる。第１の位相差制御方法は、第１のＤＣ−ＲＦ変換部４Ａの出力電圧ｖ1outと第２のＤＣ−ＲＦ変換部４Ｂの出力電圧ｖ2outとの間に位相差θ1を設けるとともに、第３のＤＣ−ＲＦ変換部４Ｃの出力電圧ｖ3outと第４のＤＣ−ＲＦ変換部４Ｄの出力電圧ｖ4outとの間に位相差θ2を設け、その位相差θ2を制御して第２の出力制御における負荷への出力電力Ｐoutを制御する方法である。第１の位相差制御方法は、図１に示すＤＣ−ＲＦ変換部４とＲＦ合成部５の構成を２つ設け、両構成から出力される２つの電力Ｐoutを第３のＲＦ合成部５Ｃで合成する方法に相当する。
【０１２０】
図１５は、第１の位相差制御方法で第２の出力制御を行う場合のＤＣ−ＲＦ変換部４”とＲＦ合成部５”の回路構成を示している。図１５では、制御を簡単にするため、第１乃至第４のＤＣ−ＲＦ変換部４Ａ，４Ｂ，４Ｃ，４Ｄに入力する高周波信号ｖ1，ｖ2，ｖ3，ｖ4の波形をｖA＝Ａ・sin(ω・t)（Ａ1＝Ａ，φ1＝０）、ｖB＝Ａ・sin(ω・t＋θ)（Ａ2＝Ａ，φ2＝θ）、ｖA＝Ａ・sin(ω・t)（Ａ3＝Ａ，φ3＝０）、ｖB＝Ａ・sin(ω・t＋θ)（Ａ4＝Ａ，φ4＝θ）としている。
【０１２１】
図１５に示す回路構成では、第２の出力制御において、第１のＲＦ合成部５Ａで第１のＤＣ−ＲＦ変換部４Ａの出力電力Ｐ1と第２のＤＣ−ＲＦ変換部４Ｂの出力電力Ｐ2とが位相差θに基づく所定の割合で合成され、第２のＲＦ合成部５Ｂで第３のＤＣ−ＲＦ変換部４Ｃの出力電力Ｐ3と第４のＤＣ−ＲＦ変換部４Ｄの出力電力Ｐ4とが位相差θに基づく所定の割合で合成される。
【０１２２】
ＲＦ合成部５Ａ，５Ｂ，５Ｃの入力ポートが整合しているとすると、第１のＲＦ合成部５Ａの出力電力Ｐ5と第２のＲＦ合成部５Ｂの出力電力Ｐ6は、（１０’）式より
Ｐ5＝Ｐ6＝２・Ｖ2・cos2(θ／２)・sin2(ω・ｔ＋θ／2)／Ｒo
で表される。そして、第３のＲＦ合成部５Ｃでは出力電力Ｐ5と出力電力Ｐ6が熱消費されることなく合成されるから、第３のＲＦ合成部５Ｃからは、
Ｐout＝Ｐ5＋Ｐ6＝４・Ｖ2・cos2(θ／２)・sin2(ω・ｔ＋θ／２)／Ｒo
の出力電力Ｐoutが負荷に出力される。
【０１２３】
図１５に示す回路構成では、位相差θによって出力電力Ｐ1，Ｐ2の合成量が調整され、位相差θによって出力電力Ｐ3，Ｐ4の合成量が調整されるので、きめ細かい制御が可能になる。
【０１２４】
第２の位相差制御方法は、第１のＤＣ−ＲＦ変換部４Ａの出力電圧ｖ1outと第２のＤＣ−ＲＦ変換部４Ｂの出力電圧ｖ2outを同一の位相で制御し、第３のＤＣ−ＲＦ変換部４Ｃの出力電圧ｖ3outと第４のＤＣ−ＲＦ変換部４Ｄの出力電圧ｖ4outを同一の位相で制御し、第１のＲＦ合成部５Ａの出力電圧ｖ5outと第２のＲＦ合成部５Ｂの出力電圧ｖ6outとの間に位相差θを設ける方法である。
【０１２５】
図１６は、第２の位相差制御方法で第２の出力制御を行う場合のＤＣ−ＲＦ変換部４”とＲＦ合成部５”の回路構成を示している。図１６に示す回路構成では、第２の出力制御において、第１のＲＦ合成部５Ａで第１のＤＣ−ＲＦ変換部４Ａの出力電力Ｐ1と第２のＤＣ−ＲＦ変換部４Ｂの出力電力Ｐ2とがそのまま合成され、第２のＲＦ合成部５Ｂで第３のＤＣ−ＲＦ変換部４Ｃの出力電力Ｐ3と第４のＤＣ−ＲＦ変換部４Ｄの出力電力Ｐ4とがそのまま合成される。そして、第３のＲＦ合成部５Ｃで第１のＲＦ合成部５Ａの出力電力Ｐ5と第２のＲＦ合成部５Ｂの出力電力Ｐ6とが位相差θに基づく所定の割合で合成される。
【０１２６】
例えば、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂに入力する高周波信号ｖ1，ｖ2の波形をｖA＝Ａ・sin(ω・t)（Ａ1＝Ａ2＝Ａ，φ1＝φ2＝０）とすると、第１のＲＦ合成部５Ａの出力電圧ｖ5outは、
ｖ5out＝Ｖ・[sin(ω・t)＋sin(ω・t)]／２
＝Ｖ・sin(ω・t)
で表される。また、第３，第４のＤＣ−ＲＦ変換部４Ｃ，４Ｄに入力する高周波信号ｖ3，ｖ4の波形をｖB＝Ａ・sin(ω・t＋θ)（Ａ3＝Ａ4＝Ａ，φ3＝φ4＝θ）とすると、第２のＲＦ合成部５Ｂの出力電圧ｖ6outは、
ｖ6out＝Ｖ・[sin(ω・t＋θ)+sin(ω・t＋θ)]／２
＝Ｖ・sin(ω・t＋θ)
で表される。
【０１２７】
従って、第３のＲＦ合成部５Ｃからは、（９）式より、
ｖout＝Ｖ・cos(θ／２)・sin(ω・ｔ＋θ／２)]
の出力電圧ｖoutが出力され、（１０’）式より、
Ｐout＝２・[Ｖ・cos(θ／２)]2・sin2(ω・ｔ＋θ／２)／Ｒo
の出力電力ｖoutが負荷に出力される。
【０１２８】
図１６に示す回路構成では、位相差θだけで第１のＲＦ合成部５Ａの出力電力Ｐ5（＝Ｐ1＋Ｐ2）と第２のＲＦ合成部５Ｂの出力電力Ｐ6（＝Ｐ3＋Ｐ4）の合成量が調整されるので、合成量の調整が簡単になる。
【０１２９】
図１に示した実施形態では、第１のＤＣ−ＲＦ変換部４Ａの出力電圧ｖ1outの初期位相φ1を固定し、第２のＤＣ−ＲＦ変換部４Ｂの出力電圧ｖ2outの初期位相φ2を変化させることによって位相差θ＝φ2−φ1を変化させるようにしたが、初期位相φ2を固定し、初期位相φ1を変化させることによって位相差θ＝φ2−φ1を変化させるようにしてもよい。また、初期位相φ1，φ2の両方を変化させることによって位相差θ＝φ2−φ1を変化させるようにしてもよい。
【０１３０】
初期位相φ1を固定し、初期位相φ2を変化させる方法では、ＲＦ合成部５の出力電圧ｖoutは（９）式より２・Ｖ・cos(θ／２)・sin(ω・t＋θ／２)で表わされるので、出力電圧ｖoutの位相（ω・t＋θ／２）も変化することになるが、初期位相φ1，φ2の両方を変化させて位相差θ＝φ2−φ1を変化させる方法では、出力電圧ｖoutの位相が位相差θの影響を受けないようにさせることができる利点がある。
【０１３１】
すなわち、
ｖout＝２・Ｖ・cos(θ／２)・sin(ω・t＋θ／２)
＝２・Ｖ・cos[（φ1−φ2)／２]・sin[ω・t＋（φ1−φ2)／２]
であるから、出力電圧ｖ1，ｖ2の初期位相φ1，φ2を互いに逆方向に同一の大きさで変化させると、φ1＝−φ2、θ＝φ1−φ2＝２・φ1となり、ｖout＝２・Ｖ・cos(φ1)・sin(ω・t)となるから、出力電圧ｖoutの位相を位相差θ＝φ2−φ1の影響を受けないようにすることができる。
【０１３２】
上記実施形態では、ＲＦ合成部５が２つのＲＦ電力を合成する回路構成の場合について説明したが、ＲＦ合成部５を３つ以上のＲＦ電力を合成する回路で構成してもよい。３つ以上のＲＦ電力を合成する回路としては、例えば、図１７に示す回路を用いることができる。
【０１３３】
例えば、図１７（ｂ）の電力合成回路を用いて３つのＲＦ電力を合成する場合、入力端子１，２，３にそれぞれ入力される入力電圧ｖa，ｖb，ｖcをｖa＝Ａ・sin(ω・t＋φa)、ｖb＝Ｂ・sin(ω・t＋φb)、ｖc＝Ｃ・sin(ω・t＋φc)、実効値をＶarms，Ｖbrms，Ｖcrmsとすると、電力合成回路には、入力電力Ｐa＝Ｖarms2／Ｒ、Ｐb＝Ｖbrms2／Ｒ、Ｐc＝Ｖcrms2／Ｒが入力される。ｖa＝ｖb＝ｖcでなければ、回路内の３個の抵抗Ｒには差分電圧ｖab＝ｖa−ｖb、ｖbc＝ｖb−ｖc、ｖca＝ｖc−ｖaがそれぞれ生じるので、差分電圧ｖab、ｖbc、ｖcaの実効値をＶabrms、Ｖbcrms、Ｖcarmsとすると、３つの抵抗ＲでそれぞれＰab＝Ｖabrms2／Ｒ、Ｐbc＝Ｖbcrms2／Ｒ、Ｐca＝Ｖcarms2／Ｒの電力が熱消費される。
【０１３４】
従って、入力電圧ｖa，ｖb，ｖcの間で相互に位相差θab，θbc，θcaを設けることにより、電力合成回路から入力電力Ｐin＝Ｐa＋Ｐb＋Ｐcの一部の電力（Ｐab＋Ｐbc＋Ｐca）を熱消費させ、残りの電力Ｐin−（Ｐab＋Ｐbc＋Ｐca）を負荷に出力させることができる。４つ以上のＲＦ電力を入力する場合についても同様である。
【０１３５】
上記実施形態では、高周波電源１に負荷としてプラズマ処理装置を接続したプラズマ処理システムを例に高周波電源１の出力制御を説明したが、本発明は、図１８に示すように、高周波電源１とプラズマ処理装置８との間にインピーダンス整合装置９を設けた場合にも適用することができる。
【０１３６】
インピーダンス整合装置９を設ける場合は、プラズマ処理装置８のインピーダンス（負荷インピーダンス）が変動してもインピーダンス整合装置９によって高周波電源１とプラズマ処理装置８とのインピーダンス整合が行われるが、インピーダンス整合装置９がインピーダンス整合処理をしている過渡的な期間は不整合状態であるから、インピーダンス整合装置９を備えたプラズマ処理システムでも本発明に係る高周波電源１の出力制御方法は、有効である。
【符号の説明】
【０１３７】
１  高周波電源
２  ＡＣ−ＤＣ変換部
３  ＤＣ−ＤＣ変換部（ＤＣ−ＤＣ変換手段）
３０１  インバータ
３０２  整流回路
Ｕ，Ｕ’，Ｕ”  高周波生成部（交流電力出力手段）
４  ＤＣ−ＲＦ変換部（ＤＣ−ＲＦ変換手段）
４Ａ  第１のＤＣ−ＲＦ変換部（ＤＣ−ＲＦ変換手段）
４Ｂ  第２のＤＣ−ＲＦ変換部（ＤＣ−ＲＦ変換手段）
４Ｃ  第３のＤＣ−ＲＦ変換部（ＤＣ−ＲＦ変換手段）
４Ｄ  第４のＤＣ−ＲＦ変換部（ＤＣ−ＲＦ変換手段）
５，５’，５”  ＲＦ合成部（電力合成手段）
５Ａ  第１のＲＦ合成部（電力合成手段）
５Ｂ  第２のＲＦ合成部（電力合成手段）
５Ｃ  第３のＲＦ合成部（電力合成手段）
６  ＲＦ検出部（電力検出手段）
７  ＲＦ電力制御部（出力制御手段）
７０１  偏差演算部
７０２  制御値演算部（制御値生成手段）
７０３  制御指令値出力部（比較手段，第１，第２の制御指令値設定手段）
７０４  第１の制御信号生成部（第１の信号生成手段）
７０４ａ  キャリア信号発生回路
７０４ｂ  ＰＷＭ信号生成回路
７０５  第２の制御信号生成部（第２の信号生成手段）
７０５ａ  第１の正弦波発生回路
７０５ｂ  第２の正弦波発生回路
８  プラズマ処理装置
９  インピーダンス整合装置
Ｔ１，Ｔ２，Ｔ３，Ｔ４  トランス
Ｒ  抵抗
【図１】
2015144505.tif 000003
【図２】
2015144505.tif 000004
【図３】
2015144505.tif 000005
【図４】
2015144505.tif 000006
【図５】
2015144505.tif 000007
【図６】
2015144505.tif 000008
【図７】
2015144505.tif 000009
【図８】
2015144505.tif 000010
【図９】
2015144505.tif 000011
【図１０】
2015144505.tif 000012
【図１１】
2015144505.tif 000013
【図１２】
2015144505.tif 000014
【図１３】
2015144505.tif 000015
【図１４】
2015144505.tif 000016
【図１５】
2015144505.tif 000017
【図１６】
2015144505.tif 000018
【図１７】
2015144505.tif 000019
【図１８】
2015144505.tif 000020
【図１９】
2015144505.tif 000021