(57)【要約】【課題】  電極形成工程の前にサファイアウエハの研磨工程を実施する場合に、半導体層と電極との間にワックスが残留することを防止する半導体素子の製造方法を提供することである。【解決手段】  半導体素子の製造方法は、サファイアウエハＳａの第１面Ｙ１にIII 族窒化物半導体層Ｅｐ１を成長させるIII 族窒化物半導体層形成工程と、III 族窒化物半導体層Ｅｐ１の表面Ｘ１に保護膜Ｆ１を形成する保護膜形成工程と、保護膜Ｆ１を保持した状態でサファイアウエハＳａの第２面Ｙ２を研磨する研磨工程と、保護膜Ｆ１を除去してIII 族窒化物半導体層Ｅｐ１の表面Ｘ１を露出させる保護膜除去工程と、を有する。【選択図】図５
2015126111.tif 000002
【特許請求の範囲】
【請求項１】
ウエハの第１面に半導体層を成長させる半導体層形成工程と、
前記半導体層の表面に保護膜を形成する保護膜形成工程と、
前記保護膜を保持した状態で前記ウエハの第２面を研磨する研磨工程と、
前記保護膜を除去して前記半導体層の前記表面を露出させる保護膜除去工程と、
を有すること
を特徴とする半導体素子の製造方法。
【請求項２】
請求項１に記載の半導体素子の製造方法において、
前記研磨工程では、
保持部を有する研磨装置を用い、
前記保持部は、
前記ウエハの前記第２面を研磨する期間内に前記保護膜との間にワックスを介在させた状態で前記保護膜を保持すること
を特徴とする半導体素子の製造方法。
【請求項３】
請求項１または請求項２に記載の半導体素子の製造方法において、
前記保護膜除去工程で露出させた前記半導体層に第１の電極を形成する第１の電極形成工程と、
前記半導体層の一部にエッチングを施して溝を形成する溝形成工程と、
を有すること
を特徴とする半導体素子の製造方法。
【請求項４】
請求項１から請求項３までのいずれか１項に記載の半導体素子の製造方法において、
前記ウエハを分割して複数の半導体素子とする素子分割工程を有すること
を特徴とする半導体素子の製造方法。
【請求項５】
請求項１から請求項４までのいずれか１項に記載の半導体素子の製造方法において、
前記保護膜除去工程では、
バッファードフッ酸溶液を用いること
を特徴とする半導体素子の製造方法。
【請求項６】
請求項１から請求項５までのいずれか１項に記載の半導体素子の製造方法において、
前記保護膜形成工程では、
ＳｉＯ2 と、ＩＴＯと、ＩＺＯと、ＳｉＮとのうちのいずれかの材質で前記保護膜を形成すること
を特徴とする半導体素子の製造方法。
【請求項７】
請求項１から請求項６までのいずれか１項に記載の半導体素子の製造方法において、
前記ウエハとして、
サファイアウエハと、シリコンウエハと、ＳｉＣウエハと、ＧａＮウエハと、ＧａＰウエハと、ＧａＡｓウエハと、ＩｎＰウエハと、のいずれかを用いること
を特徴とする半導体素子の製造方法。
【請求項８】
請求項１から請求項７までのいずれか１項に記載の半導体素子の製造方法において、
前記半導体層形成工程では、
前記ウエハの前記第１面の上にIII 族窒化物半導体層を成長させること
を特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウエハの研磨工程を有する半導体素子の製造方法に関する。
【背景技術】
【０００２】
半導体素子の製造工程は、ウエハの上に半導体層を成長させる半導体層形成工程と、半導体層に電極を形成する電極形成工程と、ウエハを研磨する研磨工程と、を有することが一般的である。特に、薄型の半導体素子を製造する場合には、研磨工程は重要である。
【０００３】
特許文献１に記載の製造工程では、半導体層形成工程と、半導体層の上に電極を形成する電極形成工程と、を経た後に、サファイアウエハの研磨を実施する（特許文献１の段落［００４２］−［００４８］参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１０９８２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者らは、製造工程の柔軟性を向上させるために、電極形成工程の前にウエハを研磨することを検討した。例えば、厚みの異なるウエハの上に半導体層を形成した場合に、研磨工程によりこれらのウエハの厚みを揃えることができる。そのため、研磨工程の後の製造工程を共通化することができる。これにより、製造ラインの簡略化を図ることができる。
【０００６】
この場合には、半導体層にワックスを塗り、半導体層側を研磨装置の保持部に固定する。そして、ウエハの裏面を研磨する。研磨の終了後に、例えば、アセトン等で洗浄することによりワックスを除去する。この後、半導体層の上に電極を形成する。本発明者らは、この場合には、発光素子の電気特性および発光特性がそれほど良好ではないことを発見した。
【０００７】
本発明者らは、この原因が半導体層の表面にワックスの成分が残留しているためであることを発見した。この順序で製造工程を実施した場合には、半導体層と電極との密着性が十分でない。その結果、充分な電気特性および発光特性が得られなかった。ワックスの洗浄工程を長くすると、サイクルタイムが長くなる。また、必ずしもワックスの残留成分を除去しきれるわけではない。
【０００８】
本発明は、前述した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題は、電極形成工程の前にウエハの研磨工程を実施する場合に、半導体層と電極との間にワックスが残留することを防止する半導体素子の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
第１の態様における半導体素子の製造方法は、ウエハの第１面に半導体層を成長させる半導体層形成工程と、半導体層の表面に保護膜を形成する保護膜形成工程と、保護膜を保持した状態でウエハの第２面を研磨する研磨工程と、保護膜を除去して半導体層の表面を露出させる保護膜除去工程と、を有する。
【００１０】
この半導体素子の製造方法では、半導体層の上に保護膜を設けるとともに、保護膜の上に研磨工程用のワックスを塗布する。そのため、ワックスが半導体層の凹凸に残留するおそれがない。そのため、半導体層と電極との間の密着性は高い。つまり、本実施形態の発光素子の電気特性はよい。また、本実施形態では、半導体層形成工程の後に研磨工程を実施する。例えば、厚みの異なるウエハの上に半導体層を形成した場合に、研磨工程によりこれらの厚みを揃えることができる。そのため、研磨工程の後の製造工程を共通化することができる。これにより、製造ラインの簡略化を図ることができる。
【００１１】
第２の態様における半導体素子の製造方法は、研磨工程では、保持部を有する研磨装置を用いる。保持部は、ウエハの第２面を研磨する期間内に保護膜との間にワックスを介在させた状態で保護膜を保持する。
【００１２】
第３の態様における半導体素子の製造方法は、保護膜除去工程で露出させた半導体層に第１の電極を形成する第１の電極形成工程と、半導体層の一部にエッチングを施して溝を形成する溝形成工程と、を有する。
【００１３】
第４の態様における半導体素子の製造方法は、ウエハを分割して複数の半導体素子とする素子分割工程を有する。
【００１４】
第５の態様における半導体素子の製造方法において、保護膜除去工程では、バッファードフッ酸溶液を用いる。
【００１５】
第６の態様における半導体素子の製造方法において、保護膜形成工程では、ＳｉＯ2 と、ＩＴＯと、ＩＺＯと、ＳｉＮとのうちのいずれかの材質で保護膜を形成する。半導体層の表面を保護するとともに、保護膜を容易に除去することができるからである。
【００１６】
第７の態様における半導体素子の製造方法では、ウエハとして、サファイアウエハと、シリコンウエハと、ＳｉＣウエハと、ＧａＮウエハと、ＧａＰウエハと、ＧａＡｓウエハと、ＩｎＰウエハと、のいずれかを用いる。
【００１７】
第８の態様における半導体素子の製造方法において、半導体層形成工程では、ウエハの第１面の上にIII 族窒化物半導体層を成長させる。
【発明の効果】
【００１８】
本発明では、電極形成工程の前にウエハの研磨工程を実施する場合に、半導体層と電極との間にワックスが残留することを防止する半導体素子の製造方法が提供されている。
【図面の簡単な説明】
【００１９】
【図１】第１の実施形態に係る発光素子を例示する概略構成図である。
【図２】実施形態に係る半導体ウエハを示す平面図である。
【図３】実施形態に係る発光素子の製造工程を示す図（その１）である。
【図４】実施形態に係る発光素子の製造工程を示す図（その２）である。
【図５】実施形態に係る発光素子の製造工程を示す図（その３）である。
【図６】実施形態に係る発光素子の製造工程を示す図（その４）である。
【図７】実施形態に係る発光素子の製造工程を示す図（その５）である。
【図８】実施形態に係る発光素子の製造方法によりエッチングを行った場合を示す図である。
【図９】保護膜を形成せずに研磨工程を実施したウエハにエッチングを行った場合を示す図である。
【図１０】半導体ウエハにおいてオーバーエッチングのエッチング量を調べた位置を示す図である。
【図１１】ＩＴＯのオーバーエッチングのエッチング量と駆動電圧との関係を示すグラフである。
【図１２】第２の実施形態に係るＨＥＭＴ素子を例示する概略構成図である。
【図１３】第３の実施形態に係るパワー素子を例示する概略構成図である。
【発明を実施するための形態】
【００２０】
以下、具体的な実施形態について、半導体発光素子を例に挙げて図を参照しつつ説明する。しかし、本発明は、下記の実施形態に限定されるものではない。また、後述する発光素子の各層の積層構造および電極構造は、例示である。そのため、実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みは、概念的に示したものに過ぎない。
【００２１】
（第１の実施形態）
１．半導体発光素子
図１は、本実施形態の半導体発光素子の製造方法により製造される発光素子１００を示す概略構成図である。発光素子１００は、サファイア基板の上にIII 族窒化物半導体を形成されたフェイスアップ型の発光素子である。
【００２２】
図１に示すように、発光素子１００は、サファイア基板１１０と、低温バッファ層１２０と、ｎ型コンタクト層１３０と、ｎ型ＥＳＤ層１４０と、ｎ型超格子層１５０と、発光層１６０と、ｐ型超格子層１７０と、ｐ型コンタクト層１８０と、透明電極１９０と、ｐ電極Ｐ１と、ｎ電極Ｎ１と、を有する。
【００２３】
透明電極１９０は、第１の電極である。透明電極１９０は、ｐ型コンタクト層１８０の上に形成されている。透明電極１９０の材質は、ＩＴＯである。または、ＩＺＯであってもよい。ｐ電極Ｐ１は、透明電極１９０の上に形成されている。ｎ電極Ｎ１は、ｎ型コンタクト層１３０の上に形成されている。
【００２４】
２．半導体ウエハ
図２に、サファイアウエハに半導体層を形成後の半導体ウエハＷ１を示す。図３は、半導体ウエハＷ１を側面からみた側面図である。半導体ウエハＷ１は、サファイアウエハＳａの上にIII 族窒化物半導体層を形成された第１の半導体ウエハである。サファイアウエハＳａは、オリエンテーションフラットＯＦを形成されたｃ面サファイアである。このように、半導体ウエハＷ１には、半導体層Ｅｐ１が形成されているが電極が未だ形成されていない。
【００２５】
図３に示すように、サファイアウエハＳａの第１面Ｙ１には半導体層Ｅｐ１が形成されている。半導体層Ｅｐ１の表面Ｘ１は露出している。サファイアウエハＳａの第２面Ｙ２は、後述する研磨工程で研磨される面である。研磨を実施する前の半導体ウエハＷ１の厚みはＬ０である。
【００２６】
３．半導体発光素子の製造方法
本実施形態の半導体発光素子の製造方法は、電極を形成する工程の前に、サファイアウエハＳａを研磨し、その際に保護膜を形成することに特徴がある。
【００２７】
３−１．半導体層形成工程
図３に示すように、サファイアウエハＳａの第１面Ｙ１に半導体層Ｅｐ１を形成する。半導体層Ｅｐ１は、サファイアウエハＳａの側から、低温バッファ層１２０と、ｎ型コンタクト層１３０と、ｎ型ＥＳＤ層１４０と、ｎ型超格子層１５０と、発光層１６０と、ｐ型超格子層１７０と、ｐ型コンタクト層１８０と、をこの順序で形成したものである。これにより、半導体ウエハＷ１が製造される。半導体層Ｅｐ１の形成の際には、有機金属化学気相成長法（ＭＯＣＶＤ法）を用いればよい。
【００２８】
３−２．第１の洗浄工程
次に、アセトン溶液で、半導体ウエハＷ１を洗浄する。または、イソプロピルアルコール（ＩＰＡ）等により半導体ウエハＷ１を洗浄してもよい。
【００２９】
３−３．保護膜形成工程
図４に示すように、ＣＶＤ法を用いて、半導体層Ｅｐ１の表面Ｘ１に保護膜Ｆ１を形成する。保護膜Ｆ１は、この後に実施する研磨工程の際に半導体層Ｅｐ１の表面をワックスから保護するために一時的に形成されるものである。
【００３０】
保護膜Ｆ１の厚みは、半導体層Ｅｐ１の表面Ｘ１の凹凸を埋める程度であればよい。そのため、保護膜Ｆ１の厚みは、２ｎｍ以上であればよい。保護膜Ｆ１は、後述するように、研磨工程の後に除去されるため、それほど厚くする必要はない。そのため、保護膜Ｆ１の厚みは、例えば、３００ｎｍ以下であるとよい。もちろん、これより厚みが厚くともよい。保護膜Ｆ１の材質は、例えば、ＳｉＯ2 である。これにより、図４に示すように、保護膜Ｆ１を有する半導体ウエハＷ２が製造される。半導体ウエハＷ２は、第２の半導体ウエハである。
【００３１】
３−４．研磨工程
次に、研磨装置を用いてサファイアウエハＳａを研磨する。そのために、保護膜Ｆ１の表面Ｚ１にワックスを塗布する。そして、ワックスを塗布した保護膜Ｆ１の表面Ｚ１を研磨装置のチャック治具に装着する。このチャック治具は、サファイアウエハＳａの第２面Ｙ２の研磨を実施する期間内に、半導体ウエハＷ２を保持するための保持部である。実際には、チャック治具は、半導体ウエハＷ２の保護膜Ｆ１との間にワックスを介在させた状態で半導体ウエハＷ２の保護膜Ｆ１を保持する。
【００３２】
そして、保護膜Ｆ１を保持した状態でサファイアウエハＳａの第２面Ｙ２を研磨する。第２面Ｙ２は、第１面Ｙ１の裏側の面である。研磨の初期には、粗めに研磨し、研磨の後期には、細かめに研磨するとよい。これにより、図５に示すように、研磨を実施された半導体ウエハＷ３が製造される。図５には、研磨後のサファイアウエハＳａの第２面Ｙ３が示されている。
【００３３】
このとき、図５に示すように、半導体ウエハＷ３は、研磨済みのサファイアウエハＳａ１を有している。研磨済みのサファイアウエハＳａ１の厚みは、Ｌ１である。厚みＬ１は、例えば、５００μｍである。もちろん、これ以外の厚みであってもよい。そして、研磨が終了した後に、研磨装置のチャック治具から半導体ウエハＷ３を取り外す。
【００３４】
３−５．第２の洗浄工程
そして、この後、アセトンやイソプロピルアルコール（ＩＰＡ）等により半導体ウエハＷ３を洗浄するとよい。これにより、半導体ウエハＷ３の保護膜Ｆ１からワックスの大部分を除去することができる。
【００３５】
３−６．保護膜除去工程
次に、半導体ウエハＷ３から保護膜Ｆ１を除去する。そのために、半導体ウエハＷ３をバッファードフッ酸溶液（ＢＨＦ溶液）に浸漬する。これにより、バッファードフッ酸に含まれるＨＦとＳｉＯ2 とが反応して、ＳｉＯ2 がエッチングを受ける。そのときの反応式は次式で表される。
ＳｉＯ2   ＋  ６ＨＦ  →  Ｈ2 ＳｉＦ6   ＋  ２Ｈ2 Ｏ
ここで、Ｈ2 ＳｉＦ6 は液体である。エッチングレートは３ｎｍ／ｓｅｃ程度である。処理時間は、例えば、２秒以上１０分以下である。処理時間は、保護膜Ｆ１の厚みに依存する。この浸漬により、図６に示すように、保護膜Ｆ１は、半導体層Ｅｐ１の表面Ｘ１から剥離する。この際、保護膜Ｆ１の表面にわずかに残留しているワックスは、保護膜Ｆ１とともに除去される。このように、半導体層Ｅｐ１の表面Ｘ１から保護膜Ｆ１を除去して半導体層Ｅｐ１の表面Ｘ１を露出させる。これにより、半導体ウエハＷ４が得られる。
【００３６】
３−７．第１の電極形成工程（透明電極形成工程）
次に、露出させたｐ型コンタクト層１８０の上に透明電極１９０を形成する。このとき、ｐ型コンタクト層１８０の表面Ｘ１には、ワックスが残留していない。
【００３７】
３−８．溝形成工程
そして、素子を区画するための溝を形成する。また、ｎ電極Ｎ１を露出させるための溝を形成する。このように、半導体層Ｅｐ１の一部をエッチングして溝を形成する。そのために、マスクを使用してＩＣＰを用いたドライエッチングを実施すればよい。本実施形態では、このドライエッチングの際に、透明電極１９０のオーバーエッチングを抑制することができる。ｐ型コンタクト層１８０と透明電極１９０との間にワックスが残留していないためである。ここで、図７に示すように、形成された溝により、区画された半導体層Ｅｐ２が形成される。半導体層Ｅｐ２は、後述する素子分割工程により分割された後に、単独の半導体素子として機能する半導体機能部である。このようにして、図７に示す半導体ウエハＷ５が得られる。
【００３８】
３−９．第２の電極形成工程
そして、ｎ型コンタクト層１３０の露出部分の上にｎ電極Ｎ１を形成する。また、透明電極１９０の上にｐ電極Ｐ１を形成する。
【００３９】
３−１０．素子分割工程
この後、レーザー装置やブレーキング装置等を用いて半導体ウエハＷ５を分割する。これにより、多数のチップが製造される。
【００４０】
３−１１．その他の工程
その他に、素子全体を保護する絶縁膜を形成する工程と、蛍光体を塗布する工程と、熱処理を行う工程と、を適宜実施してもよい。また、上記以外の工程を実施してもよい。以上により、発光素子１００が製造される。
【００４１】
４．本実施形態の効果
このように、本実施形態では、半導体層Ｅｐ１の上に保護膜Ｆ１を設けるとともに、保護膜Ｆ１の上にワックスを塗布する。そのため、ワックスが半導体層Ｅｐ１の表面Ｘ１の凹凸に残留するおそれがない。そのため、半導体層Ｅｐ１と透明電極１９０との間の密着性は高い。つまり、本実施形態の発光素子１００の電気特性はよい。
【００４２】
また、本実施形態では、半導体層形成工程の後に研磨工程を実施する。例えば、厚みの異なるサファイアウエハＳａの上に半導体層を形成した場合に、研磨工程によりこれらのサファイアウエハＳａの厚みを揃えることができる。そのため、研磨工程の後の製造工程を共通化することができる。これにより、製造ラインの簡略化を図ることができる。
【００４３】
５．本実施形態と保護膜を形成しなかった場合との比較
５−１．溝形成工程におけるオーバーエッチング
まず、本実施形態の製造工程により発光素子１００を製造する場合について説明する。図８は、透明電極１９０（ＩＴＯ）の上にレジストＲ１を形成して、ＩＣＰによるドライエッチングを実施した後の様子を示す図である。図８に示すように、透明電極１９０は、レジストＲ１に比べてオーバーエッチングのエッチング量は十分に小さい。
【００４４】
ここで、本実施形態の製造工程から、保護膜形成工程および保護膜除去工程を実施しなかった場合について説明する。この場合、図９に示すように、透明電極１９０におけるオーバーエッチングのエッチング量は、図８に示した場合のエッチング量よりも大きい。これは、ｐ型コンタクト層１８０の表面Ｘ１にワックスが残留しており、ｐ型コンタクト層１８０と透明電極１９０との間の密着性が充分でないためと考えられる。
【００４５】
実際に、図１０の位置Ｋ３で半導体層Ｅｐ２と透明電極１９０との間のオーバーエッチングのエッチング量を測定したところ、次のような結果が得られた。本実施形態のように保護膜Ｆ１を形成した場合には、エッチング量は５．７μｍであった。一方、保護膜Ｆ１を形成しなかった場合には、後述するように、エッチング量は２５μｍであった。
【００４６】
５−２．駆動電圧
次に、上記のオーバーエッチングの程度と、駆動電圧との関係について調べた実験について説明する。本実験では、図１０に示す位置Ｋ１、Ｋ２、Ｋ３に位置する半導体層Ｅｐ２と透明電極１９０との間のオーバーエッチングの程度について調べた。なお、この実験では、保護膜Ｆ１を設けないで実験を行った。位置Ｋ３は、サファイアウエハＳａの中心付近である。位置Ｋ１は、位置Ｋ３からみてオリエンテーションフラットＯＦの反対側の位置である。位置Ｋ２は、位置Ｋ３よりオリエンテーションフラットＯＦに近い位置である。
【００４７】
表１は、その結果である。位置Ｋ１では、オーバーエッチ量は８μｍであり、駆動電圧Ｖｆは２．９３Ｖである。位置Ｋ２では、オーバーエッチ量は１５μｍであり、駆動電圧Ｖｆは３．０４Ｖである。位置Ｋ３では、オーバーエッチ量は２５μｍであり、駆動電圧Ｖｆは３．２０Ｖである。また、その結果を図１１に示す。
【００４８】
前述のように、保護膜Ｆ１を形成して研磨工程を実施した場合には、オーバーエッチ量は５．７μｍであった。したがって、図１１のグラフから、保護膜Ｆ１を形成して研磨工程を行った発光素子の駆動電圧Ｖｆは２．８９Ｖ程度であると推測できる。つまり、本実施形態の製造方法により製造した発光素子１００の駆動電圧Ｖｆは、保護膜Ｆ１を形成しなかった発光素子の駆動電圧Ｖｆよりも低い。
【００４９】
［表１］
位置          オーバーエッチ量      駆動電圧Ｖｆ
本実施形態      ５．７μｍ            ２．８９Ｖ
Ｋ１              ８μｍ              ２．９３Ｖ
Ｋ２            １５μｍ              ３．０４Ｖ
Ｋ３            ２５μｍ              ３．２０Ｖ
【００５０】
５−３．保護膜の除去の際のエッチングレート
ここで、ＳｉＯ2 により保護膜Ｆ１を形成し、バッファードフッ酸により保護膜Ｆ１を除去する際のエッチングレートを表２に示す。表２に示すように、保護膜形成工程におけるＣＶＤ装置の出力により、エッチングレートはわずかに変わる。しかし、およそ３ｎｍ／ｓｅｃ程度である。このように、保護膜Ｆ１については、好適に除去することができる。なお、ここで用いたバッファードフッ酸の濃度は、次のようであった。ＨＦ濃度が４．８質量パーセントであり、ＮＨ4 Ｆ濃度が３６．３質量パーセントであった。
【００５１】
［表２］
ＲＦ  Ｐｏｗｅｒ（膜形成時）                  エッチングレート
５５Ｗ                                ３．０９ｎｍ／ｓｅｃ
７５Ｗ                                ２．９１ｎｍ／ｓｅｃ
９５Ｗ                                ２．７０ｎｍ／ｓｅｃ
【００５２】
６．変形例
６−１．発光素子の種類
本実施形態では、フェイスアップ型の発光素子を例に挙げて説明した。しかし、フリップチップにも適用することができる。
【００５３】
６−２．ウエハの種類
本実施形態では、成長基板であるウエハとしてサファイアウエハを用いた。しかし、サファイア以外のウエハを用いてもよい。例えば、ＧａＮウエハと、ＳｉＣウエハと、シリコンウエハと、ＧａＰウエハと、ＩｎＰウエハと、ＧａＡｓウエハと、が挙げられる。もちろん、これ以外のウエハであってもよい。
【００５４】
６−３．半導体の種類
本実施形態では、ＧａＮ等のIII 族窒化物半導体をサファイアウエハの上に成長させることとした。しかし、III 族窒化物半導体に限らず、その他の半導体であっても本発明を適用することができる。例えば、ＧａＡｓ等のIII-V 族半導体と、ＳｉＣ等のIV-IV 族半導体と、ＺｎＳｅ等のII族カルコゲナイドと、が挙げられる。また、その他の半導体であってもよい。
【００５５】
６−４．保護膜の材質
保護膜Ｆ１の材質は、ＳｉＯ2 である。また、その他の材質として、ＩＴＯと、ＩＺＯと、ＳｉＮとが挙げられる。半導体層Ｅｐ１に損傷を与えることのない溶液を用いて、半導体層Ｅｐ１から好適に除去できる材質のものであれば、その他の材質を用いてもよい。
【００５６】
６−５．溝形成工程のエッチング
本実施形態では、ＩＣＰによるドライエッチングを実施することとした。しかし、その他のドライエッチングを実施してもよい。または、その他のウェットエッチングを実施してもよい。
【００５７】
６−６．溝形成工程
本実施形態では、溝形成工程のエッチングにより、ｎ電極を形成するための溝と、素子を区画するための溝と、を一度に形成した。しかし、これらの溝を別個に形成してもよい。その場合には、第２の電極形成工程の前に、第２の溝形成工程を実施すればよい。
【００５８】
６−７．第２の洗浄工程
第２の洗浄工程については、必ずしも実施しなくともよい場合がある。保護膜Ｆ１を除去できれば、その表面にワックスが付着していてもよい。
【００５９】
７．本実施形態のまとめ
以上、詳細に説明したように、本実施形態に係る発光素子１００の製造方法は、半導体層Ｅｐ１に透明電極１９０を形成する前に、サファイアウエハＳａを研磨する。そして、半導体層Ｅｐ１の上に保護膜Ｆ１を形成した後に、保護膜Ｆ１の上に研磨工程用のワックスを塗布する。そして、研磨工程が終了した後に、保護膜Ｆ１を半導体層Ｅｐ１から除去する。そのため、半導体層Ｅｐ１の表面にワックスが残留するおそれがない。したがって、半導体層Ｅｐ１と透明電極１９０との間の密着性は高い。
【００６０】
なお、本実施の形態は単なる例示にすぎず、本発明を何ら限定するものではない。したがって本発明は当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。半導体層の積層構造については、必ずしも図に示したものに限らない。積層構造については任意に選択してよい。また、有機金属気相成長法（ＭＯＣＶＤ法）に限らない。その他の結晶成長方法を用いてもよい。
【００６１】
（第２の実施形態）
第２の実施形態について説明する。本実施形態の半導体素子は、図１２に示すように、横型のＨＥＭＴ素子２００である。ＨＥＭＴ素子２００は、基板２１０と、バッファ層２２０と、第１キャリア走行層２３０と、第２キャリア走行層２４０と、キャリア供給層２５０と、絶縁膜２６０と、ソース電極Ｓ２と、ゲート電極Ｇ２と、ドレイン電極Ｄ２と、を有している。
【００６２】
このようなＨＥＭＴ素子２００に対しても、第１の実施形態で説明したように、保護膜形成工程と、研磨工程と、保護膜除去工程と、を実施して、ウエハを研磨することができる。これにより、半導体層の表面にワックスが残留することを防止できることに変わりない。また、この場合であっても、厚みの異なるウエハを用いた場合の製造ラインの共通化を図ることができる。
【００６３】
（第３の実施形態）
第３の実施形態について説明する。本実施形態の半導体素子は、図１３に示すように、縦型のパワー素子３００である。パワー素子３００は、基板３１０と、ｎ型層３２０と、ｐ型層３３０と、ｎ型層３４０と、絶縁膜３５０と、ソース電極Ｓ１と、ゲート電極Ｇ１と、ドレイン電極Ｄ１と、を有している。
【００６４】
このようなパワー素子３００に対しても、第１の実施形態で説明したように、保護膜形成工程と、研磨工程と、保護膜除去工程と、を実施して、ウエハを研磨することができる。これにより、半導体層の表面にワックスが残留することを防止できることに変わりない。また、この場合であっても、厚みの異なるウエハを用いた場合の製造ラインの共通化を図ることができる。
【符号の説明】
【００６５】
１００…発光素子
１１０…サファイア基板
１２０…低温バッファ層
１３０…ｎ型コンタクト層
１４０…ｎ型ＥＳＤ層
１５０…ｎ型超格子層
１６０…発光層
１７０…ｐ型超格子層
１８０…ｐ型コンタクト層
１９０…透明電極
Ｐ１…ｐ電極
Ｎ１…ｎ電極
Ｓａ、Ｓａ１…サファイアウエハ
Ｙ１…第１面
Ｙ２…第２面
Ｅｐ１、Ｅｐ２…半導体層
Ｘ１…表面
Ｗ１、Ｗ２、Ｗ３、Ｗ４、Ｗ５…半導体ウエハ
【図１】
2015126111.tif 000003
【図２】
2015126111.tif 000004
【図３】
2015126111.tif 000005
【図４】
2015126111.tif 000006
【図５】
2015126111.tif 000007
【図６】
2015126111.tif 000008
【図７】
2015126111.tif 000009
【図８】
2015126111.tif 000010
【図９】
2015126111.tif 000011
【図１０】
2015126111.tif 000012
【図１１】
2015126111.tif 000013
【図１２】
2015126111.tif 000014
【図１３】
2015126111.tif 000015