(57)【要約】【課題】高温環境でも半導体素子と実装基板との接合部の信頼性を向上させることができる半導体装置及びその製造方法を提供すること。【解決手段】実施形態に係る半導体装置は、半導体素子と、配線層と、接合層と、を含む。前記配線層は、Ｃｕを含む。前記接合層は、前記半導体素子と前記配線層との間で実質的に一様な組成で設けられたＣｕとＣｕ以外の第１金属との合金である第１合金を含む。前記第１合金の融点は、前記第１金属の融点よりも高い。【選択図】図１
2015056641.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
Ｃｕを含む配線層と、
前記半導体素子と前記配線層との間で実質的に一様な組成で設けられたＣｕとＣｕ以外の第１金属との合金である第１合金を含み、前記第１合金の融点が、前記第１金属の融点よりも高い接合層と、
を備えた半導体装置。
【請求項２】
前記第１金属は、Ｓｎ、Ｚｎ及びＩｎよりなる群から選択された１つである請求項１記載の半導体装置。
【請求項３】
前記第１金属は、Ｓｎ、Ｚｎ、Ｉｎ、Ａｕ、Ａｇ及びＣｕよりなる群から選択された少なくとも２つによる第２合金である請求項１記載の半導体装置。
【請求項４】
前記接合層は、前記半導体素子から前記配線層に向かう方向にみて、前記半導体素子の端部よりも外側に拡がるフィレット部を有する請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記フィレット部は、前記第１合金よりも前記第１金属を多く含む請求項４記載の半導体装置。
【請求項６】
前記フィレット部と、前記配線層と、の間に設けられ、前記配線層から前記フィレット部へのＣｕの拡散を抑制するバリア層をさらに備えた請求項５記載の半導体装置。
【請求項７】
Ｃｕを含む配線層の上にＣｕ以外の第１金属を含む接合材を設ける工程と、
前記接合材を介して前記配線層の上に半導体素子を搭載する工程と、
前記接合材を前記第１金属の融点よりも高い温度に加熱して、前記半導体素子と前記配線層との間で実質的に一様な組成で設けられた第１合金を含み、前記第１合金の融点が、前記第１金属の融点よりも高い接合層を形成する工程と、
を備えた半導体装置の製造方法。
【請求項８】
前記接合層を形成する工程は、前記接合材を前記第１金属の融点よりも高い温度に加熱した状態で前記半導体素子を前記配線層の表面に沿った方向に摺動させることを含む請求項７記載の半導体装置の製造方法。
【請求項９】
前記接合層を形成する工程は、前記半導体素子から前記配線層に向かう方向にみて、前記半導体素子の端部よりも外側に拡がるフィレット部を形成することを含む請求項８記載の半導体装置の製造方法。
【請求項１０】
前記フィレット部は、前記第１合金よりも前記第１金属を多く含む請求項９記載の半導体装置の製造方法。
【請求項１１】
前記第１金属は、Ｓｎ、Ｚｎ及びＩｎよりなる群から選択された１つである請求項７〜１０のいずれか１つに記載の半導体装置の製造方法。
【請求項１２】
前記第１金属は、Ｓｎ、Ｚｎ、Ｉｎ、Ａｕ及びＡｇよりなる群から選択された少なくとも２つによる第２合金である請求項７〜１０のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置において、実装基板への半導体素子の実装方法として、はんだ材料を用いたはんだ接合が用いられている。このようなはんだ材料としては、Ｐｂ−Ｓｎ系が用いられている。近年ではＰｂフリー化に伴い、Ｓｎ−Ａｇ系やＳｎ−Ａｇ−Ｃｕ系も用いられる。
【０００３】
半導体装置の中で、高温環境に置かれる半導体素子と実装基板との接合には、Ｐｂフリー化進んでいる現在であってもＰｂ−Ｓｎ系はんだが多く用いられる。半導体装置においては、高温環境で使用し続けた場合の長期信頼性の向上が重要である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１８９２１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、高温環境でも半導体素子と実装基板との接合部分の信頼性を向上させることができる半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００６】
実施形態に係る半導体装置は、半導体素子と、配線層と、接合層と、を含む。
前記配線層は、Ｃｕを含む。
前記接合層は、前記半導体素子と前記配線層との間で実質的に一様な組成で設けられたＣｕとＣｕ以外の第１金属との合金である第１合金を含む。前記第１合金の融点は、前記第１金属の融点よりも高い。
【図面の簡単な説明】
【０００７】
【図１】図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体装置の構成を例示する模式図である。
【図２】図２（ａ）及び図２（ｂ）は、フィレット部を例示する模式的断面図である。
【図３】図３（ａ）及び図３（ｂ）は、フィレット部の作用について例示する模式的断面図である。
【図４】図４は、変形例の構成について例示する模式的断面図である。
【図５】図５は、第２の実施形態に係る半導体装置の製造方法を例示するフローチャートである。
【図６】図６（ａ）及び図６（ｂ）は、接合材の形成について例示する模式的断面図である。
【図７】図７は、半導体素子の揺動について例示する模式的平面図である。
【図８】図８は、Ｃｕ−Ｓｎ二元系平衡状態図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態を図に基づき説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
【０００９】
（第１の実施形態）
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体装置の構成を例示する模式図である。
図１（ａ）には半導体装置１１０の模式的断面図が表される。図１（ｂ）には半導体装置１１０の模式的平面図が表される。
【００１０】
図１（ａ）に表したように、本実施形態に係る半導体装置１１０は、半導体素子１０と、第１配線層２２と、接合層３０と、を備える。半導体素子１０は、例えば半導体ウェーハに素子（例えば、トランジスタ、ダイオード）を形成した状態でチップ状に切り出されたものである。半導体素子１０の半導体材料としては、例えばシリコン（Ｓｉ）、炭化珪素（ＳｉＣ）または窒化ガリウム（ＧａＮ）などが用いられる。半導体素子１０は、例えばＳｉＣやＧａＮを用いた電力用トランジスタを含む。
【００１１】
半導体素子１０の裏面には、例えば金属電極１１が設けられる。金属電極１１には、例えばニッケル（Ｎｉ）が用いられる。
【００１２】
第１配線層２２は、例えば実装基板２０の上に設けられる。実装基板２０は、例えば絶縁基板２１と、第１配線層２２と、第２配線層２３と、を含む。絶縁基板２１には、例えば窒化シリコン（ＳｉＮ）や窒化アルミニウム（ＡｌＮ）が用いられる。絶縁基板２１は、第１面２１ａと、第１面２１ａとは反対の第２面２１ｂと、を有する。本実施形態では、第１面２１ａと直交する方向をＺ方向、Ｚ方向と直交する方向の１つをＸ方向、Ｚ方向及びＸ方向に直交する方向をＹ方向とする。
【００１３】
本実施形態において、第１配線層２２は、絶縁基板２１の第１面２１ａに設けられる。第２配線層２３は、絶縁基板２１の第２面２１ｂに設けられる。第１配線層２２は、銅（Ｃｕ）を含む。第２配線層２３は、例えばＣｕを含む。
【００１４】
図１（ｂ）に表したように、Ｚ方向にみた絶縁基板２１の外形は、例えば矩形である。第１配線層２２は、絶縁基板２１の第１面２１ａに例えば一様に形成される。第１配線層２２の大きさは、半導体素子１０の外形よりも大きい。半導体素子１０の熱を効率良く逃がすため、第１配線層２２の面積は広いほうが望ましい。
【００１５】
接合層３０は、半導体素子１０と第１配線層２２との間に設けられる。接合層３０は、第１合金３０１を含む。第１合金３０１は、Ｃｕと、Ｃｕ以外の第１金属と、の合金である。第１合金３０１は、第１金属と、第１配線層２２に含まれるＣｕとの合金を含む。
【００１６】
第１合金３０１の組成は、半導体素子１０と第１配線層２２との間で実質的に一様である。組成が実質的に一様とは、組成が完全に同じ場合のほか、製造上の誤差を含んでもよい概念である。第１合金３０１の融点は、第１金属の融点よりも高い。
【００１７】
第１合金３０１に含まれる第１金属には、例えば４２０℃以下の融点を有する材料が用いられる。例えば、第１金属は、Ｓｎ、Ｚｎ及びＩｎよりなる群から選択された１つである。また、第１金属は、Ｓｎ、Ｚｎ、Ｉｎ、Ａｕ及びＡｇよりなる群から選択された少なくとも２つによる合金（第２合金）であってもよい。
【００１８】
第１金属として例えばＳｎを用いた場合、第１合金３０１は、ＣｕとＳｎとの合金である。Ｓｎの融点は、例えば２３２℃である。第１合金３０１としては、第１金属であるＳｎの融点よりも高い融点を有する合金である。例えば、ＣｕとＳｎとの合金のであるＣｕ３Ｓｎの融点は、例えば約７００℃である。
【００１９】
第１合金３０１の融点が、第１金属の融点よりも高いことで、半導体素子１０を実装基板２０に接合層３０を介して実装する際、比較的低い温度で第１金属を溶融し、第１配線層２２のＣｕとの合金化が行われる。
【００２０】
第１合金３０１の融点は、第１金属の融点よりも高いため、半導体素子１０の実装が完了した後は、半導体素子１０を実装する際の温度よりも十分に高い耐熱温度を有することになる。これにより、高温環境であっても接合層３０の信頼性を向上させることができるようになる。
【００２１】
接合層３０は、一般的なはんだであるＰｂ−Ｓｎ系はんだ、Ｓｎ−Ａｇ系はんだやＳｎ−Ａｇ−Ｃｕ系はんだを用いた接合層とは異なる。一般的なはんだによって半導体素子１０を実装基板２０の上に実装した場合、第１配線層２２のＣｕと合金を構成するのは、はんだのうち第１配線層２２との界面付近の一部である。本実施形態では、接合層３０は、半導体素子１０と第１配線層２２との間において全体的に合金化される。これにより、接合層３０の融点は、第１合金３０１の融点とほぼ等しくなる。ここで、ＣｕとＳｎとの合金のであるＣｕ３Ｓｎをはんだとして用いた場合、Ｃｕ３Ｓｎの融点である例えば７００℃以上という高温に加熱しないと半導体素子１０を接合することはできない。しかし、本実施形態のように、第１金属をＣｕと合金化する場合には、Ｃｕ３Ｓｎの融点よりもはるかに低い第１金属の融点（例えば、２３２℃）まで加熱すれば、半導体素子１０を接合できることになる。
【００２２】
接合層３０の厚さは、例えば１マイクロメートル（μｍ）以上１００μｍ以下程度である。好ましい接合層３０の厚さは、５μｍ以上５０μｍ以下である。さらに好ましい接合層３０の厚さは、５μｍ以上２０μｍ以下である。接合層３０の厚さを薄くすると、熱抵抗が低減され、効率のよい放熱が行われる。
【００２３】
上記の説明では、第１金属としてＳｎを例としてが、Ｓｎの他、Ｓｎ、Ｚｎ、Ｉｎ、Ａｕ、Ａｇ、Ｃｕの二元系以上の合金を用いることができる。例えば、Ｉｎ−Ｓｎ−Ｚｎ共晶合金（共晶温度：１０８℃）を用いることにより、接合温度が１０８℃まで下がる。これにより、半導体素子１０と実装基板２０とを、さらに低温で接合することができるようになる。
【００２４】
次に、接合層３０のフィレット部について説明する。
図２（ａ）及び図２（ｂ）は、フィレット部を例示する模式的断面図である。
図２（ａ）には、第１の例に係るフィレット部３２Ａが表され、図２（ｂ）には、第２の例に係るフィレット部３２Ｂが表される。図２（ａ）及び図２（ｂ）では、フィレット部３２Ａ及び３２Ｂを拡大した模式的断面図が表される。
【００２５】
図２（ａ）に表したように、接合層３０にはフィレット部３２Ａが設けられていてもよい。接合層３０は、Ｚ方向にみて半導体素子１０と重なる中央部分３１を有する。フィレット部３２Ａは、Ｚ方向にみて、半導体素子１０の端部１０ｓの位置よりも外側に拡がる部分、すなわち、中央部分３１よりも外側に設けられた部分である。フィレット部３２Ａは、接合層３０の裾野部分である。
【００２６】
図１（ｂ）に表したように、フィレット部３２Ａは、Ｚ方向にみて、半導体素子１０の外側を囲むように設けられる。図２（ａ）に表したように、フィレット部３２Ａの稜線は、直線的であっても、曲線的であってもよい。
【００２７】
中央部分３１は、実質的に一様な組成の第１合金３０１で構成される。フィレット部３２Ａも、実質的に一様な組成の第１合金３０１で構成される。
【００２８】
半導体素子１０を動作させると、熱が発生する。接合層３０には、この熱に起因する応力が加わる。このようなフィレット部３２Ａが設けられていることで、中央部分３１の端部での応力集中が抑制される。さらに、中央部分３１及びフィレット部３２Ａが一様な組成の第１合金３０１で構成されていることで、組成が一様でない場合に比べて強固な接合層３０が実現される。すなわち、組成が一様でないと、異なる組成の界面部分で亀裂等の欠陥が生じやすい。中央部分３１及びフィレット部３２Ａが一様な組成になっていることで、このような欠陥が生じにくくなる。これらにより、接合層３０の長期信頼性が高まる。
【００２９】
図２（ｂ）に表した第２の例に係るフィレット部３２Ｂは、第１合金３０１よりも第１金属を多く含んでいる。または、フィレット部３２Ｂは、第１合金３０１を含まない。フィレット部３２Ｂは、第１金属のみによって構成されていてもよい。
【００３０】
図１（ｂ）に表したように、フィレット部３２Ｂは、Ｚ方向にみて、半導体素子１０の外側を囲むように設けられる。図２（ｂ）に表したように、フィレット部３２Ｂの稜線は、直線的であっても、曲線的であってもよい。
【００３１】
図２（ｂ）に表した接合層３０の中央部分３１は、実質的に一様な組成の第１合金３０１で構成される。一方、フィレット部３２Ｂは、第１金属と第１配線層２２のＣｕとの合金化を積極的に行わないようにした部分である。製造条件によっては、フィレット部３２Ｂのうち第１配線層２２との界面部分に第１合金３０１が形成される場合もある。
【００３２】
このようなフィレット部３２Ｂが設けられていることで、接合層３０に亀裂が発生した場合にフィレット部３２Ｂの第１金属によって以下に示す作用で亀裂が修復される。
【００３３】
図３（ａ）及び図３（ｂ）は、フィレット部の作用について例示する模式的断面図である。
図３（ａ）には、接合層３０に発生した亀裂ＤＦの様子が表される。図３（ｂ）には、亀裂ＤＦの修復の様子が表される。
【００３４】
例えば、図３（ａ）に表したように、応力集中等によって接合層３０に亀裂ＤＦが発生したとする。この状態で、半導体装置１１０が高温環境（例えば、第１金属の融点以上）に曝された場合、フィレット部３２Ｂ内の第１金属は溶融状態となる。例えば、第１金属がＳｎの場合、２３２℃以上になるとフィレット部３２Ｂ内のＳｎが溶融状態となる。
【００３５】
フィレット部３２Ｂ内の第１金属が溶融状態になると、図３（ｂ）に表したように、溶融した第１金属が亀裂ＤＦ内に流入する。亀裂ＤＦ内には、第１金属が埋め込まれることになる。その後の温度によっては、亀裂ＤＦ内に埋め込まれた第１金属はＣｕと合金を構成する。これにより、亀裂ＤＦが消失することになる。
【００３６】
フィレット部３２Ｂが設けられていることで、亀裂ＤＦの進展をその発生の初期段階で修復することが可能になる。したがって、接合層３０の長期安定性を飛躍的に向上させることができるようになる。
【００３７】
なお、フィレット部３２Ｂの第１金属の例としてＳｎを挙げたが、Ｉｎ単体や、Ｓｎ、Ｚｎ、Ｉｎ、Ａｕ、Ａｇ、Ｃｕの二元系以上の合金を用いることで、接合層３０が曝される高温環境に適した修復温度を設定することが可能である。
【００３８】
図４は、変形例の構成について例示する模式的断面図である。
図４には、フィレット部の周辺を拡大した模式的断面図が表される。
図４に表した変形例では、フィレット部３２Ｂと第１配線層２２との間にバリア層４０が設けられている。バリア層４０は、第１配線層２２からフィレット部３２ＢへのＣｕの拡散を抑制する層である。
【００３９】
このようなバリア層４０が設けられていることで、フィレット部３２Ｂに含まれる第１金属と、第１配線層２２に含まれるＣｕとの間での相互拡散及び反応が抑制される。これにより、フィレット部３２ＢのＣｕとの合金化が長期間抑制される。すなわち、先に説明した亀裂ＤＦの消失効果を長い間維持できることになる。
【００４０】
バリア層４０の材料としては、第１金属と、第１配線層２２に含まれるＣｕとの相互拡散係数、および両者の金属間化合物の成長速度が低くなる材料であれば、いずれの材料でもよい。バリア層４０の材料としては、例えば、Ｎｉ、コバルト（Ｃｏ）、クロム（Ｃｒ）、タンタル（Ｔａ）、タングステン（Ｗ）が適している。
【００４１】
（第２の実施形態）
次に、第２の実施形態に係る半導体装置の製造方法について説明する。
図５は、第２の実施形態に係る半導体装置の製造方法を例示するフローチャートである。
図５に表したように、本実施形態に係る半導体装置の製造方法は、半導体素子及び実装基板の用意（ステップＳ１０１）、接合材の形成（ステップＳ１０２）、半導体素子の搭載（ステップＳ１０３）及び接合層の形成（ステップＳ１０４）を備える。
【００４２】
ステップＳ１０１では、上記説明した半導体素子１０及び実装基板２０を用意する処理を行う。実装基板２０は、Ｃｕを含む第１配線層２２を有する。
【００４３】
ステップＳ１０２では、実装基板２０の第１配線層２２の上に、Ｃｕ以外の第１金属を含む接合材を設ける処理を行う。
【００４４】
図６（ａ）及び図６（ｂ）は、接合材の形成について例示する模式的断面図である。
図６（ａ）に表した例では、第１金属によるシート状の接合材３０Ａを第１配線層２２の上に形成している。接合材３０Ａは、例えばＳｎのシート材である。
【００４５】
図６（ｂ）に表した接合材３０Ｂは、第１金属を溶融させた状態で滴下（ディップ）されたものである。また、接合材３０Ｂは、第１金属のバルク材を溶融させたものでもよい。例えば、実装基板２０を加熱しておき、第１配線層２２の上に第１金属（例えば、Ｓｎ）のバルク材を押し付けて、溶融させてもよい。
【００４６】
ステップＳ１０３では、接合材３０Ａ及び３０Ｂを介して第１配線層２２の上に半導体素子１０を載置する処理を行う。
【００４７】
ステップＳ１０４では、接合材３０Ａ及び３０Ｂを溶融させて接合層３０を形成する処理を行う。すなわち、接合材３０Ａ及び３０Ｂを第１金属の融点よりも高い温度に加熱し、一定時間保持して等温凝固させる。これにより、半導体素子１０と第１配線層２２との間で実質的に一様な組成の第１合金３０１を形成する。第１合金３０１の融点は、第１金属の融点よりも高い。
【００４８】
図７は、半導体素子の揺動について例示する模式的平面図である。
ステップＳ１０４において接合層３０を形成する工程では、接合材３０Ａ及び３０Ｂを第１金属の融点よりも高い温度に加熱した状態で、半導体素子１０を第１配線層２２の表面に沿った方向に揺動させてもよい。
【００４９】
図７に表したように、半導体素子１０を載置した状態で、半導体素子１０を第１配線層２２の表面に沿った方向（例えば、Ｘ方向、Ｙ方向）に摺動させる。半導体素子１０の摺動では、半導体素子１０をＸ方向及びＹ方向のそれぞれに往復移動させてもよい。
【００５０】
第１金属の融点よりも高い温度で加熱した状態で半導体素子１０を揺動させることで、接合層３０にフィレット部３２Ａ及び３２Ｂが形成される。また、半導体素子１０を揺動させることで、接合層３０の内部のボイドの発生が効果的に抑制される。
【００５１】
また、半導体素子１０を揺動させることで、接合材３０Ａ及び３０Ｂが第１配線層２２の表面の広い範囲に広がり、フィレット部３２Ａ及び３２Ｂよりも外側に延出部３５が設けられる。フィレット部３２Ａ及び３２Ｂから連続して外側に延出部３５が設けられることで、半導体素子１０の強固な接続とともに、第１配線層２２側への放熱性が高まる。
【００５２】
図２（ｂ）に表したフィレット部３２Ｂは、接合材３０Ａ及び３０Ｂの厚さの設定、等温凝固のための保持時間の設定、半導体素子１０の揺動の際の印加圧力の設定などによって形成される。例えば、フィレット部３２Ｂを形成するには、フィレット部３２Ａを形成する場合よりも接合材３０Ａ及び３０Ｂの厚さを厚く（例えば、５０μｍ以上）する。また、フィレット部３２Ｂを形成するには、フィレット部３２Ａを形成する場合よりも等温凝固のための保持時間を短くする。また、フィレット部３２Ｂを形成するには、フィレット部３２Ａを形成する場合よりも半導体素子１０の揺動の際の印加圧力を高くする。
【００５３】
ステップＳ１０４の接合層３０を形成する処理は、必要に応じて不活性雰囲気中で所定の圧力を印加して行われてもよい。また、接合層３０を形成する処理は、還元雰囲気中で行われてもよい。すなわち、接合層３０の形成は、接合層３０の酸化を抑制する雰囲気であることが好ましい。これにより、接合層３０の酸化が抑制される。
【００５４】
また、半導体素子１０の金属電極１１の上、及び接合材３０Ａの上にＡｕ等のキャップ層を設けてもよい。キャップ層を設けることで、不活性雰囲気や還元雰囲気でなくても、接合層３０の酸化が抑制され、より簡便な設備での実装が可能になる。
【００５５】
このように、ステップＳ１０１〜ステップＳ１０４の処理によって、接合層３０を介して半導体素子１０が実装基板２０に実装された半導体装置１１０が完成する。
【００５６】
ここで、一例として、第１金属としてＳｎを用いた場合のＣｕとの合金化について説明する。
図８は、Ｃｕ−Ｓｎ二元系平衡状態図である。
ＣｕとＳｎを主成分とする系において、等温凝固により接合層３０の第１合金３０１の金属間化合物は、Ｃｕ６Ｓｎ５（図８に示すη相）、Ｃｕ３Ｓｎ（図８に示すε相）の順に変化する。しかし、Ｃｕ３Ｓｎは安定な化合物であることから、半導体素子を搭載し接合層を形成させるようなプロセス温度においてはこれ以上の変化は生じにくい。したがって、Ｃｕ３Ｓｎの第１合金３０１を有する接合層３０は、長期信頼性に優れる。
【００５７】
さらに、接合層３０がフィレット部３２Ａ及び３２Ｂを有していると、半導体素子１０を動作させた時に発生する熱に起因する応力の極端な集中を抑制し、接合層３０の長期信頼性が高まる。
【００５８】
上記の例では、第１合金３０１としてＣｕとＳｎとの合金を例としたが、これ以外の合金であってもよい。他の合金としては、ＣｕとＺｎとの合金、ＣｕとＳｎ及びＡｇとの合金などが考えられる。例えば、ＣｕとＺｎとの合金を用いた場合を説明する。この場合、第１金属としてＺｎが用いられ、液相ＺｎとＣｕとの等温凝固反応により、接合層３０としてα黄銅またはβ黄銅といった合金相が形成される。これら黄銅（真鍮）は展延性に優れているため、これら黄銅が容易に伸縮することで接合層３０に作用する熱応力が有効に緩和される。例えば、ＣｕとＳｎ及びＡｇとの合金を用いた場合を説明する。この場合、第１金属としてＳｎにＡｇを添加した合金が用いられる。ＳｎにＡｇを添加することにより、第１金属が溶融した際の表面酸化が抑制される。これにより、酸化皮膜の巻き込みによるボイドの発生が有効に抑制され、接合層３０の信頼性が向上する。
【００５９】
本実施形態に係る半導体装置の製造方法によれば、接合層３０の長期信頼性を高めることが可能になる。
【００６０】
以上説明したように、実施形態に係る半導体装置及びその製造方法によれば、高温環境でも半導体素子と実装基板との接合部の信頼性を向上させることができる。
【００６１】
なお、上記に本実施の形態およびその変形例を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施の形態またはその変形例に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施の形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
【００６２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６３】
１０…半導体素子、１０ｓ…端部、１１…金属電極、２０…実装基板、２１…絶縁基板、２１ａ…第１面、２１ｂ…第２面、２２…第１配線層、２３…第２配線層、３０…接合層、３０Ａ，３０Ｂ…接合材、３１…中央部分、３２Ａ，３２Ｂ…フィレット部、３５…延出部、４０…バリア層、１１０…半導体装置
【図１】
2015056641.tif 000003
【図２】
2015056641.tif 000004
【図３】
2015056641.tif 000005
【図４】
2015056641.tif 000006
【図５】
2015056641.tif 000007
【図６】
2015056641.tif 000008
【図７】
2015056641.tif 000009
【図８】
2015056641.tif 000010