(57)【要約】【課題】スロープ補償信号にスイッチングノイズが重畳しても正常に動作するようにしたスイッチング電源装置を提供する。【解決手段】減算回路９は、誤差信号Ｖｅからスロープ補償信号Ｖｓが引かれた補償誤差信号Ｖａを出力する。減算回路９は、誤差信号Ｖｅを電圧−電流変換して第１電流を出力する第１回路と、スロープ補償信号Ｖｓを電圧−電流変換して第２電流を出力する第２回路と、第１電流から第２電流を引いた差電流分を電流−電圧変換する第３回路とを備えて構成されている。【選択図】図１
2015065801.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子（１２，１２ａ，１２ｂ）とインダクタ（１３）とを有し、駆動信号がオンレベルになると前記スイッチング素子がオンして前記インダクタに流れる電流を増加させ、前記駆動信号がオフレベルになると前記スイッチング素子がオフして前記インダクタに流れる電流を出力側に還流させる主回路（４，５２，６２，７２）と、
前記インダクタに流れる電流に対応した電流検出信号を出力する電流検出回路（５）と、
前記主回路の出力電圧に対応した検出電圧を出力する電圧検出回路（６）と、
前記主回路の目標出力電圧に対応した基準電圧と前記検出電圧との差に応じた誤差信号を出力する誤差増幅回路（７）と、
スイッチ回路（２６）が並列に接続されたコンデンサ（２３）と定電流回路（２４）との直列回路を備え、前記駆動信号がオンレベルになると前記スイッチ回路がオフし、前記駆動信号がオフレベルになると前記スイッチ回路がオンすることにより、前記コンデンサの電圧に基づいてスロープ補償信号を生成するスロープ補償回路（８）と、
前記誤差信号を電圧−電流変換して第１電流を出力する第１回路（３３、３３ａ）と、
前記スロープ補償信号を電圧−電流変換して第２電流を出力する第２回路（３４、３４ａ）と、
前記第１電流から前記第２電流を引いた差電流分を電流−電圧変換して前記誤差信号から前記スロープ補償信号が引かれた補償誤差信号を出力する第３回路（１００、１００ａ）と、
クロック信号に同期して前記駆動信号をオンレベルにし、前記電流検出信号が前記補償誤差信号に達した時に前記駆動信号をオフレベルにして電流モード制御を実行する駆動信号生成回路（１０）と、を備えていることを特徴とするスイッチング電源装置。
【請求項２】
前記第３回路（１００）は、
前記第１電流から前記第２電流を引いた差電流を出力する差電流生成回路（３５）と、
前記差電流生成回路（３５）の差電流を電流−電圧変換して前記誤差信号から前記スロープ補償信号が引かれた補償誤差信号を出力する変換回路（３６）と、を備えていることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記第１回路（３３）、前記第２回路（３４）、前記差電流生成回路（３５）および前記変換回路（３６）は、第１電源線（１６）と第２電源線（１７）を通して与えられる電源電圧により動作し、
前記第１回路（３３）および前記第２回路（３４）は、
ゲートに電圧信号が入力され、ドレインが前記第１電源線に接続された第１導電型の第１トランジスタ（３７）と、
ゲートが前記第１トランジスタのソースに接続された第２導電型の第２トランジスタ（３９）と、
前記第２トランジスタのソースと前記第１電源線との間に接続された第１抵抗（４０）と、
前記第１トランジスタにバイアス電流を流すバイアス回路（３８）とを備えて構成され、
前記差電流生成回路（３５）は、
前記第２電源線と前記第１回路の第２トランジスタのドレインとの間に接続された第３トランジスタ（４１）と、
前記第２電源線と前記第２回路の第２トランジスタのドレインとの間に接続され、前記第３トランジスタとともにカレントミラー回路を構成する第４トランジスタ（４２）と、
前記第２電源線と前記第１回路の第２トランジスタのドレインとの間でダイオード接続された第５トランジスタ（４３）とを備えて構成され、
前記変換回路（３６）は、前記第５トランジスタとともにカレントミラー回路を構成する第６トランジスタ（４４）と、
前記第６トランジスタと前記第１電源線との間に接続され、電圧信号を生成する第２抵抗（４５）とを備えて構成されていることを特徴とする請求項２記載のスイッチング電源装置。
【請求項４】
前記第１回路（３３ａ）は、前記誤差信号となる電圧信号が入力される第１抵抗（８１）により構成され、
前記第２回路（３４ａ）は、前記スロープ補償信号となる電圧信号が入力される第２抵抗（８３）により構成され、
前記第３回路（１００ａ）は、前記第１回路の第１抵抗及び前記第２回路の第２抵抗がそれぞれ非反転入力端子及び反転入力端子の何れかに接続され第１電源線（１６）と第２電源線（１７）を通して与えられる電源電圧により動作するオペアンプ（８０）と、前記オペアンプの非反転入力端子と前記第２電源線との間に接続された第３抵抗（８２）と、前記オペアンプの反転入力端子と出力端子との間に接続された第４抵抗（８４）と、により構成されていることを特徴とする請求項１記載のスイッチング電源装置。
【請求項５】
前記第１〜第４抵抗（８１〜８４）は、互いに同一種類又は／及び同一抵抗値により構成されていることを特徴とする請求項４記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流モード制御方式のスイッチング電源装置に関する。
【背景技術】
【０００２】
従来から用いられている電圧モード制御方式のスイッチング電源装置は、基準電圧と出力電圧の差に応じてゲート電圧のデューティ比を調整することにより、出力電圧を目標電圧に等しく制御している。しかし、電圧モード制御方式のスイッチング電源装置は、出力電圧に基づいてのみフィードバック制御を行うため、出力電圧変動に対する応答速度が遅いという問題があった。
【０００３】
そこで、近年では、出力電圧に加えてインダクタ電流をフィードバック制御に用いる電流モード制御方式のスイッチング電源装置が多く用いられている。しかし、電流モード制御方式のスイッチング電源装置は、例えばピーク電流検出方式の場合、ＰＷＭ駆動信号のデューティ比が５０％を超えるとサブハーモニック発振により不安定動作となることが知られている。
【０００４】
このサブハーモニック発振を防止するための手段として、スロープ補償が用いられている。スロープ補償には、電流検出信号に鋸波などのスロープ補償信号を加算する方法、誤差増幅器から出力される誤差信号からスロープ補償信号を減算する方法などがある。特許文献１には、誤差増幅器の出力端子にコンデンサと定電流回路を直列に接続し、コンデンサと定電流回路との接続点に生成される減算信号（＝誤差信号−スロープ補償信号）を、コンパレータを用いてインダクタ電流と比較する構成が示されている。コンデンサには、セット信号に同期してオンする放電用トランジスタが並列に接続されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３９９２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載された構成では、セット信号により放電用トランジスタがオンオフする時に、コンデンサの端子間にスイッチングノイズが重畳する。このスイッチングノイズが重畳した減算信号は、そのままコンパレータに入力される。その結果、セット信号が入力された直後に、スイッチングノイズにより減算信号がインダクタ電流を下回り、コンパレータがリセット信号を出力する虞がある。リセット信号が出力されると、正常なデューティ比を持つＰＷＭ駆動信号が得られず、出力電圧が低下することが懸念される。
【０００７】
本発明は上記事情に鑑みてなされたもので、その目的は、スロープ補償信号にスイッチングノイズが重畳しても正常に動作するスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１に記載したスイッチング電源装置は、主回路、電流検出回路、電圧検出回路、誤差増幅回路、スロープ補償回路、駆動信号生成回路に加え、さらに第１、第２および第３回路を備えている。主回路は、スイッチング素子とインダクタを有している。主回路は、駆動信号がオンレベルになると、スイッチング素子がオンしてインダクタに流れる電流を増加させ、駆動信号がオフレベルになると、スイッチング素子がオフしてインダクタに流れる電流を出力側に還流させる。
【０００９】
電流検出回路は、インダクタに流れる電流に対応した電流検出信号を出力する。電圧検出回路は、主回路の出力電圧に対応した検出電圧を出力する。誤差増幅回路は、主回路の目標出力電圧に対応した基準電圧と検出電圧との差に応じた誤差信号を出力する。スロープ補償回路は、スイッチ回路が並列に接続されたコンデンサと定電流回路との直列回路を備えている。スロープ補償回路は、駆動信号がオンレベルになるとスイッチ回路をオフし、駆動信号がオフレベルになるとスイッチ回路をオンし、コンデンサの電圧に基づいてスロープ補償信号を生成する。
【００１０】
第１回路は、誤差信号を電圧−電流変換して第１電流を出力し、第２回路は、スロープ補償信号を電圧−電流変換して第２電流を出力する。差電流生成回路は第１電流から第２電流を引いた差電流を出力する。第３回路は、これらの差電流分を電流−電圧変換し、誤差信号からスロープ補償信号が引かれた補償誤差信号を出力する。駆動信号生成回路は、クロック信号に同期して駆動信号をオンレベルにし、電流検出信号が補償誤差信号に達した時に駆動信号をオフレベルにして電流モード制御を実行する。
【００１１】
スイッチ回路がオンオフ動作すると、スイッチ回路の寄生容量、配線インダクタンスなどに起因して、コンデンサの電圧（スロープ補償信号）に急峻なスイッチングノイズが重畳する虞がある。このスイッチングノイズは、第２回路、および第３回路の寄生容量等によって低減または消滅する。つまり、第１、第２、第３回路は、誤差信号からスロープ補償信号を減算する機能と、スイッチングノイズなどのノイズ成分を低減または消滅させる機能を併せ持つ。その結果、スイッチングノイズが低減または消滅した補償誤差信号が得られるので、スイッチングノイズによる誤動作を防止して正常な電流モード制御を実行できる。
【００１２】
請求項２記載のように、第３回路を、第１電流から前記第２電流を引いた差電流を出力する差電流生成回路と、差電流生成回路の差電流を電流−電圧変換して誤差信号からスロープ補償信号が引かれた補償誤差信号を出力する変換回路と、を備えるように構成すると良い。
【００１３】
請求項３記載の手段によれば、第１回路、第２回路、差電流生成回路および変換回路は、第１電源線と第２電源線を通して与えられる電源電圧により動作する。第１回路および第２回路は、ゲートに電圧信号が入力され、ドレインが第１電源線に接続された第１導電型の第１トランジスタと、ゲートが第１トランジスタのソースに接続された第２導電型の第２トランジスタと、第２トランジスタのソースと第１電源線との間に接続された第１抵抗と、第１トランジスタにバイアス電流を流すバイアス回路とを備えている。例えば、第１、第２トランジスタのゲート・ソース間電圧が等しい場合、第１抵抗には、（電圧信号の電圧値／第１抵抗の抵抗値）で定まる電流（第１電流、第２電流）が流れる。
【００１４】
差電流生成回路は、第２電源線と第１回路の第２トランジスタのドレインとの間に接続された第３トランジスタと、第２電源線と第２回路の第２トランジスタのドレインとの間に接続され、第３トランジスタとともにカレントミラー回路を構成する第４トランジスタと、第２電源線と第１回路の第２トランジスタのドレインとの間でダイオード接続された第５トランジスタとを備えている。第５トランジスタには、第１電流から第２電流を引いた差電流が流れる。
【００１５】
変換回路は、第５トランジスタとともにカレントミラー回路を構成する第６トランジスタと、第６トランジスタと第１電源線との間に接続された第２抵抗とを備えている。第２抵抗には、（差電流×第２抵抗の抵抗値）で定まる電圧が生成される。
【００１６】
各トランジスタのゲート・ソース間、ゲート・ドレイン間、ドレイン・ソース間には寄生容量が存在する。スイッチングノイズなどクロック信号に比べ格段に高い周波数成分は、この寄生容量を通して第１電源線または第２電源線に逃れる。その結果、変換回路は、スイッチングノイズが低減または消滅した電圧信号を出力することができる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施形態を示すスイッチング電源装置の構成図
【図２】スロープ補償回路の回路構成図
【図３】減算回路のブロック構成図
【図４】減算回路の回路構成図
【図５】電流モード制御の波形図
【図６】第２の実施形態を示すスイッチング電源装置の構成図（図１相当図）
【図７】第３の実施形態を示すスイッチング電源装置の構成図（図１相当図）
【図８】第４の実施形態を示すスイッチング電源装置の構成図（図１相当図）
【図９】第５の実施形態を示す減算回路のブロック構成図（図３相当図）
【図１０】減算回路の回路構成図（図４相当図）
【発明を実施するための形態】
【００１８】
各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
（第１の実施形態）
以下、第１の実施形態について図１から図５を参照しながら説明する。図１に示すスイッチング電源装置１は、車載バッテリ２から電圧Ｖinを入力してピーク電流検出方式の電流モード制御を行い、車載機器などの負荷３（図中、抵抗の記号で示す）に対し安定化した出力電圧Ｖoutを出力する降圧型のレギュレータである。
【００１９】
このスイッチング電源装置１は、主回路４、電流検出回路５、電圧検出回路６、誤差増幅回路７、スロープ補償回路８、減算回路９、駆動信号生成回路１０およびドライバ１１を備えている。主回路４は、入力端子４ａと出力端子４ｃとの間に直列に接続されたＰチャネル型ＭＯＳトランジスタ１２（スイッチング素子）とインダクタ１３、トランジスタ１２とインダクタ１３の共通接続ノードＮａとグランドとの間に接続されたダイオード１４、および出力端子４ｃ、４ｄ間に接続されたコンデンサ１５から構成されている。入力端子４ｂと出力端子４ｄはグランドに接続されている。
【００２０】
ドライバ１１からトランジスタ１２に印加されるゲート電圧Ｖｇがオンレベル（Ｌレベル）になると、トランジスタ１２がオンし、入力端子４ａからトランジスタ１２を通してインダクタ１３に流れる電流が増大する。ゲート電圧Ｖｇがオフレベル（Ｈレベル）になると、トランジスタ１２がオフし、インダクタ１３に流れていた電流がダイオード１４を介して出力側に還流する。なお、ダイオード１４に替えて、スイッチング素子例えばＮチャネル型ＭＯＳトランジスタを用いた同期整流方式としてもよい。この場合、トランジスタ１２とＮチャネル型ＭＯＳトランジスタは、相補的にオン駆動される。
【００２１】
電圧検出回路６、誤差増幅回路７、スロープ補償回路８、減算回路９および駆動信号生成回路１０は、第１電源線１６と第２電源線１７との間に与えられる電源電圧Ｖddにより動作する。第１電源線１６はグランド電位を持つ。電流検出回路５は、トランジスタ１２に直列に設けられたシャント抵抗１８と、シャント抵抗１８の電圧を増幅して電流検出信号Ｖｉを出力する増幅回路１９とから構成されている。電流検出信号Ｖｉは、トランジスタ１２がオンしているときにインダクタ１３に流れる電流に対応した信号である。これに替えて、インダクタ１３と直列にシャント抵抗１８を設けてもよい。この場合の電流検出信号Ｖｉは、トランジスタ１２のオンオフにかかわらずインダクタ１３に流れる電流に対応した信号である。
【００２２】
電圧検出回路６は、抵抗６ａ、６ｂからなる分圧回路により構成されており、出力電圧Ｖoutに対応した検出電圧を出力する。誤差増幅回路７は、基準電圧生成回路２０、誤差増幅器２１および位相補償回路２２から構成されている。基準電圧生成回路２０は、出力電圧Ｖoutの目標電圧に対応した基準電圧を出力する。誤差増幅器２１は、基準電圧と検出電圧との差に応じた誤差信号Ｖｅを出力する。位相補償回路２２は、誤差増幅器２１の出力端子と電源線１６（グランド）との間に直列接続された抵抗２２ａとコンデンサ２２ｂとから構成されている。
【００２３】
スロープ補償回路８は、図２に示すようにコンデンサ２３を用いた充放電回路を備え、コンデンサ２３の電圧Ｖｃに基づいた鋸波状のスロープ補償信号Ｖｓを生成する。電源線１７、１６間には、ＭＯＳトランジスタ２４、ダイオード接続されたＭＯＳトランジスタ２５およびコンデンサ２３が直列に接続されている。トランジスタ２４は、バイアス電圧Ｖbiasを入力して定電流回路として動作する。
【００２４】
コンデンサ２３にはＮチャネル型ＭＯＳトランジスタ２６が並列接続されている。トランジスタ２６は、駆動信号生成回路１０から出力されるＰＷＭ駆動信号Ｖｄをインバータ２７で反転した信号によりオンオフ動作するスイッチ回路である。駆動信号Ｖｄがトランジスタ１２にとってのオンレベルになるとトランジスタ２６がオフし、駆動信号Ｖｄがオフレベルになるとトランジスタ２６がオンする。
【００２５】
トランジスタ２５のゲートには、トランジスタ２８のゲートが接続されている。トランジスタ２８のソースと電源線１６との間には抵抗２９が接続されている。トランジスタ２５、２８のゲート・ソース間電圧が等しい場合、抵抗２９には（コンデンサ２３の電圧Ｖｃ／抵抗２９の抵抗値）に等しい電流が流れる。この電流は、トランジスタ３０、３１からなるカレントミラー回路を介して抵抗３２に流れる。抵抗２９、３２の抵抗値が等しい場合、スロープ補償信号Ｖｓは電圧Ｖｃに等しくなる。
【００２６】
図１に示す減算回路９は、図３に示すように第１変換回路（第１回路相当）３３、第２変換回路（第２回路相当）３４、差電流生成回路３５および第３変換回路３６から構成される第３回路１００により構成されている。第１変換回路３３は、誤差信号Ｖｅを電圧−電流変換して第１電流Ｉ１を出力する。第２変換回路３４は、スロープ補償信号Ｖｓを電圧−電流変換して第２電流Ｉ２を出力する。差電流生成回路３５は、第１電流Ｉ１から第２電流Ｉ２を引いた差電流（Ｉ１−Ｉ２）を出力する。第３変換回路３６は、差電流を電流−電圧変換して誤差信号Ｖｅからスロープ補償信号Ｖｓが引かれた補償誤差信号Ｖａを出力する。ここで、第３回路１００は、第１電流Ｉ１から第２電流Ｉ２を引いた差電流（Ｉ１−Ｉ２）分を電流−電圧変換して補償誤差信号Ｖａとして出力していると言える。
【００２７】
図４は、減算回路９の具体的な回路構成例を示している。第１変換回路３３と第２変換回路３４は同じ回路構成を対称形に一対構成したものであり、図４中には一対となっている回路要素に同一符号を付して表している。ドレインが電源線１６に接続されたＰチャネル型ＭＯＳトランジスタ３７（第１トランジスタ）は、ソースフォロアに接続され、バッファ回路として動作する。そのゲートには、誤差信号Ｖｅまたはスロープ補償信号Ｖｓが入力されている。電源線１７とトランジスタ３７のソースとの間には、バイアス電圧Ｖbiasを入力して定電流を流すトランジスタ３８（バイアス回路）が接続されている。
【００２８】
Ｎチャネル型ＭＯＳトランジスタ３９（第２トランジスタ）のゲートはトランジスタ３７のソースに接続されており、ソースと電源線１６との間に第１抵抗４０が接続されている。第１抵抗４０の抵抗値をＲとすれば、第１変換回路３３はＩ１＝Ｖｅ／Ｒの電流を出力し、第２変換回路３４はＩ２＝Ｖｓ／Ｒの電流を出力する。
【００２９】
差電流生成回路３５は、Ｐチャネル型ＭＯＳトランジスタ４１、４２（第３、第４トランジスタ）からなるカレントミラー回路と、ダイオード接続されたＰチャネル型ＭＯＳトランジスタ４３（第５トランジスタ）から構成されている。トランジスタ４１は、電源線１７と第１変換回路３３のトランジスタ３９との間に接続されており、トランジスタ４２は、電源線１７と第２変換回路３４のトランジスタ３９との間に接続されている。トランジスタ４３は、電源線１７と第１変換回路３３のトランジスタ３９との間でダイオード接続されている。
【００３０】
第３変換回路３６は、トランジスタ４３とともにカレントミラー回路を構成するＰチャネル型ＭＯＳトランジスタ４４（第６トランジスタ）と、トランジスタ４４と電源線１６との間に接続された第２抵抗４５とから構成されている。第２抵抗４５の抵抗値はＲである。ここで第１抵抗４０及び第２抵抗４５は互いに同一種類（例えば拡散抵抗、または、ポリ抵抗）の抵抗により構成されていると良く、また前述したように互いに抵抗値を同一抵抗値にすると良い。このとき環境温度変化に起因した温度補償効果を向上できる。特に半導体集積回路装置内に構成されている場合に好適である。上述した２つのカレントミラー回路のミラー比が１の場合、トランジスタ４１、４２には電流Ｉ２が流れ、トランジスタ４３、４４には電流Ｉ１−Ｉ２が流れる。その結果、抵抗４５には（Ｖｅ−Ｖｓ）の補償誤差信号Ｖａが生成される。
【００３１】
図１に遡って、駆動信号生成回路１０は、コンパレータ４６、発振器４７およびＲＳフリップフロップ４８（以下、ＲＳＦＦ４８と称す）から構成されている。コンパレータ４６は、電流検出信号Ｖｉが増加して補償誤差信号Ｖａに達した時にＨレベルのリセット信号Ｐｒを出力する。発振器４７は、クロック信号に同期したＨレベルのセット信号Ｐｓを出力する。ＲＳＦＦ４８は、セット信号Ｐｓにより駆動信号Ｖｄをオンレベル（Ｈレベル）にし、リセット信号Ｐｒにより駆動信号Ｖｄをオフレベル（Ｌレベル）にする。ドライバ１１は、駆動信号Ｖｄのオンオフレベルに従ってトランジスタ１２をオンオフさせるゲート電圧Ｖｇを出力する。
【００３２】
次に、図５も参照しながら本実施形態の作用および効果を説明する。時刻ｔ１に発振器４７がセット信号Ｐｓを出力すると、ＲＳＦＦ４８がセットされる。駆動信号Ｖｄがオンレベル（Ｈレベル）に立ち上がり、トランジスタ１２がオンする。これにより、バッテリ２からシャント抵抗１８、トランジスタ１２、インダクタ１３を介してコンデンサ１５および負荷３に電流が流れる。インダクタ１３に流れる電流は、インダクタ１３のインダクタンスをＬとすれば（Ｖin−Ｖout）／Ｌの傾きで増大する。
【００３３】
誤差増幅回路７は出力電圧Ｖoutの偏差に応じた誤差信号Ｖｅを出力し、スロープ補償回路８は鋸波状のスロープ補償信号Ｖｓを出力する。減算回路９は、誤差信号Ｖｅからスロープ補償信号Ｖｓを減算して補償誤差信号Ｖａを出力する。時刻ｔ２で電流検出信号Ｖｉが補償誤差信号Ｖａに達すると、コンパレータ４６はＨレベルのリセット信号Ｐｒを出力しＲＳＦＦ４８がリセットされる。駆動信号Ｖｄがオフレベル（Ｌレベル）に立ち下がり、トランジスタ１２がオフする。これにより、インダクタ１３に流れていた電流は、ダイオード１４を介して出力側に還流する。以上の繰り返しにより電流モード制御が行われる。
【００３４】
駆動信号Ｖｄのレベルが変化すると、スロープ補償回路８のトランジスタ２６がオンオフ動作する。この時、トランジスタ２６の寄生容量、配線インダクタンスなどに起因して、コンデンサ２３の電圧Ｖｃに急峻なスイッチングノイズが発生する。このスイッチングノイズは、スロープ補償信号Ｖｓにも重畳する。このスイッチングノイズがコンパレータ４６に入力されると、コンパレータ４６の比較動作に誤りが生じ、ＰＷＭ駆動信号Ｖｄのデューティ比が本来のデューティ比に比べ短くなるなどの不具合が生じる。
【００３５】
これに対し、本実施形態の減算回路９は、スロープ補償信号Ｖｓに重畳したスイッチングノイズを低減または消滅させる作用を持つ。減算回路９は、２つの電圧信号をそれぞれ電流信号に変換し、電流相互の減算を行い、その結果の電流信号を電圧信号に変換して出力する。この変換過程および減算過程を経ることにより、高周波成分を持つスイッチングノイズが低減または消滅する。
【００３６】
本実施形態の減算回路９は、トランジスタ（例えばＭＯＳトランジスタ）を用いて構成されている。トランジスタには寄生容量が存在する。例えばＭＯＳトランジスタのゲート・ソース間、ゲート・ドレイン間、ドレイン・ソース間には、それぞれ寄生容量が存在する。スイッチングノイズなどクロック信号に比べ格段に高い周波数成分は、この寄生容量、抵抗４０などを通して電源線１６または電源線１７に逃れる。例えば、第２変換回路３４のトランジスタ３７のドレイン・ソース間の寄生容量は、スイッチングノイズを電源線１６に逃すバイパスコンデンサの作用を持つ。差電流生成回路３５のトランジスタ４１、４２のゲート・ソース間の寄生容量は、スイッチングノイズを電源線１７に逃すバイパスコンデンサの作用を持つ。
【００３７】
その結果、スロープ補償信号Ｖｓに重畳したスイッチングノイズは、第２変換回路３４、差電流生成回路３５および第３変換回路３６において低減または消滅する。つまり、減算回路９は、誤差信号Ｖｅからスロープ補償信号Ｖｓを減算する機能と、スイッチングノイズなどのノイズ成分を低減させる機能を併せ持つ。その結果、減算回路９は、スイッチングノイズが低減または消滅した補償誤差信号Ｖａを出力する。
【００３８】
本実施形態のスイッチング電源装置１は、誤差信号Ｖｅからスロープ補償信号Ｖｓを減算してスロープ補償制御を行うので、サブハーモニック発振を防止して安定した電流モード制御を実行できる。減算回路９は、スロープ補償信号Ｖｓに重畳したスイッチングノイズを低減または消滅させるので、スイッチングノイズによる誤動作を防止して、誤差信号Ｖｅに応じた正常なＰＷＭデューティ比で電流モード制御を実行できる。誤差増幅器２１の出力には位相補償回路２２を除いてコンデンサが接続されないので、ＡＣ特性への影響が小さくなり、位相補償回路２２の定数設定が容易になる。
【００３９】
（第２の実施形態）
図６に示す第２の実施形態に係るスイッチング電源装置５１は、昇圧型のレギュレータである。主回路５２は、入力端子５２ａと出力端子５２ｃとの間に直列に接続されたインダクタ１３とダイオード１４、インダクタ１３とダイオード１４の共通接続ノードＮｂとグランドとの間に接続されたＮチャネル型ＭＯＳトランジスタ１２（スイッチング素子）、および出力端子５２ｃ、５２ｄ間に接続されたコンデンサ１５から構成されている。その他の構成は、図１に示したスイッチング電源装置１と同様である。
【００４０】
ドライバ１１からトランジスタ１２に印加されるゲート電圧Ｖｇがオンレベル（Ｈレベル）になると、トランジスタ１２がオンし、入力端子５２ａからインダクタ１３、トランジスタ１２を通してインダクタ１３に流れる電流が増大する。ゲート電圧Ｖｇがオフレベル（Ｌレベル）になると、トランジスタ１２がオフし、インダクタ１３に流れていた電流がダイオード１４を介して出力側に還流する。その結果、入力電圧Ｖinを昇圧した出力電圧Ｖoutが得られる。ダイオード１４に替えて、スイッチング素子例えばＰチャネル型ＭＯＳトランジスタを用いた同期整流方式としてもよい。この場合、トランジスタ１２とＰチャネル型ＭＯＳトランジスタは、相補的にオン駆動される。
本実施形態の動作波形は図５に示す波形と同じである。本実施形態によっても第１の実施形態と同様の作用および効果が得られる。
【００４１】
（第３の実施形態）
図７に示す第３の実施形態に係るスイッチング電源装置６１は、反転型のレギュレータである。主回路６２は、入力端子６２ａと出力端子６２ｃとの間に直列に接続されたトランジスタ１２とダイオード１４、トランジスタ１２とダイオード１４の共通接続ノードＮｃとグランドとの間に接続されたインダクタ１３、および出力端子６２ｃ、６２ｄ間に接続されたコンデンサ１５から構成されている。その他の構成は、図１に示したスイッチング電源装置１と同様である。
【００４２】
ドライバ１１からトランジスタ１２に印加されるゲート電圧Ｖｇがオンレベル（Ｌレベル）になると、トランジスタ１２がオンし、入力端子６２ａからトランジスタ１２を通してインダクタ１３に流れる電流が増大する。ゲート電圧Ｖｇがオフレベル（Ｈレベル）になると、トランジスタ１２がオフし、インダクタ１３に流れていた電流がダイオード１４を介して出力側に還流する。その結果、入力電圧Ｖinに対し逆極性の出力電圧Ｖoutが得られる。ダイオード１４に替えて、スイッチング素子例えばＮチャネル型ＭＯＳトランジスタを用いた同期整流方式としてもよい。この場合、トランジスタ１２とＮチャネル型ＭＯＳトランジスタは、相補的にオン駆動される。
本実施形態の動作波形は図５に示す波形と同じである。本実施形態によっても第１の実施形態と同様の作用および効果が得られる。
【００４３】
（第４の実施形態）
図８に示す第４の実施形態に係るスイッチング電源装置７１は、昇降圧型のレギュレータである。主回路７２の入力端子７２ａと出力端子７２ｃとの間には、Ｐチャネル型ＭＯＳトランジスタ１２ａ、インダクタ１３、ダイオード１４ｂが直列に接続されている。トランジスタ１２ａとインダクタ１３の共通接続ノードＮｄとグランドとの間にはダイオード１４ａが接続されている。インダクタ１３とダイオード１４ｂの共通接続ノードＮｅとグランドとの間にはＮチャネル型ＭＯＳトランジスタ１２ｂが接続されている。出力端子７２ｃ、７２ｄ間にはコンデンサ１５が接続されている。その他の構成は、図１に示したスイッチング電源装置１と同様である。
【００４４】
ドライバ１１は、ＭＯＳトランジスタ１２ａ、１２ｂにゲート電圧Ｖga、Ｖgbを印加する。ゲート電圧Ｖga、Ｖgbが同時にオンレベルになると、トランジスタ１２ａ、１２ｂがオンし、入力端子７２ａからトランジスタ１２ａ、インダクタ１３、トランジスタ１２ｂを通して流れる電流が増大する。ゲート電圧Ｖga、Ｖgbが同時にオフレベルになると、トランジスタ１２ａ、１２ｂがオフし、インダクタ１３に流れていた電流がダイオード１４ａ、１４ｂを介して出力側に還流する。その結果、入力電圧Ｖinに対し昇圧または降圧した出力電圧Ｖoutが得られる。ダイオード１４ａ、１４ｂに替えて、スイッチング素子（例えばＮチャネル型ＭＯＳトランジスタ、Ｐチャネル型ＭＯＳトランジスタ）を用いた同期整流方式としてもよい。
本実施形態の動作波形は図５に示す波形と同じである。本実施形態によっても第１の実施形態と同様の作用および効果が得られる。
【００４５】
（第５の実施形態）
図９及び図１０は第５の実施形態を示す。図９は、図３の減算回路９に代わる減算回路９ａの構成を示している。
【００４６】
図９に示すように、減算回路９に代わる減算回路９ａは、電圧−電流変換回路３３ａ、電圧−電流変換回路３４ａ、および、電流−電圧変換回路１００ａにより構成されている。電圧−電流変換回路３３ａは、前述実施形態の第１変換回路３３に替えて構成され、誤差信号Ｖｅを電圧−電流変換して第１電流Ｉ１を出力する。電圧−電流変換回路３４ａは、前述実施形態の第２変換回路３４に替えて構成され、スロープ補償信号Ｖｓを電圧−電流変換して第２電流Ｉ２を出力する。
【００４７】
電流−電圧変換回路１００ａは、前述実施形態の第３回路１００に替えて構成され、第１電流Ｉ１から第２電流Ｉ２を引いた差電流（Ｉ１−Ｉ２）分を電流−電圧変換して誤差信号Ｖｅからスロープ補償信号Ｖｓが引かれた補償誤差信号Ｖａを出力する。この電流−電圧変換回路１００ａは第３回路として動作する回路である。
【００４８】
図１０は、減算回路９ａの具体的な回路構成例を示している。この図１０に示すように、減算回路９ａは、オペアンプ８０と、複数の抵抗８１〜８４とを組み合わせた所謂オペアンプ減算器により構成されている。オペアンプ８０は、第１電源線１６と第２電源線１７を通して与えられる電源電圧により動作する。
【００４９】
オペアンプ８０の非反転入力端子には、誤差信号Ｖｅを抵抗８１及び８２で分圧した分圧電圧が入力されている。また、オペアンプ８０の反転入力端子には抵抗８３を通じてスロープ補償信号Ｖｓが入力されている。オペアンプ８０の反転入力端子と出力端子との間には抵抗８４が接続されており、これにより誤差信号Ｖｅからスロープ補償信号Ｖｓが引かれた補償誤差信号Ｖｅ−Ｖｓ（＝Ｖａ）を出力する。オペアンプ８０はトランジスタ（例えばＭＯＳトランジスタ）を用いて構成されている。トランジスタには寄生容量が存在する。例えばＭＯＳトランジスタのゲート・ソース間、ゲート・ドレイン間、ドレイン・ソース間には、それぞれ寄生容量が存在する。オペアンプ８０は、その内部回路構成により、その高域カットオフ周波数がスイッチングノイズを低減可能な周波数の回路を採用している。その結果、スロープ補償信号Ｖｓに重畳したスイッチングノイズは、第２回路３４ａおよび第３回路１００ａにおいて低減または消滅する。
【００５０】
このような回路構成を採用しても前述実施形態と同様の作用効果を奏する。また、オペアンプ８０の各入力端子には、抵抗８１及び８２、抵抗８３及び８４の分圧電圧が入力されるため、前述実施形態の構成に比較して、誤差信号Ｖｅ、スロープ補償信号Ｖｓの入力電圧を高くしても良くなる。
また、抵抗８１〜８４が例えば半導体集積回路内に構成される場合には、互いに同一種類（例えば拡散抵抗、または、ポリ抵抗）の抵抗により構成されていると良い。また、抵抗８１〜８４は互いに同一抵抗値に設定されていると良い。この結果、環境温度変化に起因した温度補償効果を向上できる。
【００５１】
（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
シャント抵抗１８に替えて、ＭＯＳトランジスタ１２、１２ａ、１２ｂのドレイン・ソース間電圧を検出しても、インダクタ１３に流れる電流を検出できる。さらに、ＭＯＳトランジスタ１２、１２ａ、１２ｂと並列にセンス用の素子を配置し、そのセンス用の素子の両端電圧または電流を検出しても、インダクタ１３に流れる電流を検出できる。
【００５２】
誤差増幅器２１の入出力端子間に位相補償回路を設けてもよい。
減算回路９、９ａの構成は例示した回路に限られない。減算回路は、例えば抵抗またはトランジスタ等を用いて構成されていれば、当該抵抗による減衰、当該トランジスタに寄生する寄生容量等によりスイッチングノイズを低減できる。
【符号の説明】
【００５３】
図面中、１、５１、６１、７１はスイッチング電源装置、４、５２、６２、７２は主回路、５は電流検出回路、６は電圧検出回路、７は誤差増幅回路、８はスロープ補償回路、１０は駆動信号生成回路、１２、１２ａ、１２ｂはＭＯＳトランジスタ（スイッチング素子）、１３はインダクタ、１６、１７は第１、第２電源線、２３はコンデンサ、２４はＭＯＳトランジスタ（定電流回路）、２６はＭＯＳトランジスタ（スイッチ回路）、３３、３４は第１、第２変換回路（第１、第２回路）、３３ａ、３４ａは電圧−電流変換回路（第１、第２回路）、３５は差電流生成回路、３６は第３変換回路（変換回路）、３７、３９、４１、４２、４３、４４はＭＯＳトランジスタ（第１、第２、第３、第４、第５、第６トランジスタ）、３８はＭＯＳトランジスタ（バイアス回路）、４０、４５は第１、第２抵抗、８０はオペアンプ、８１は抵抗（第１抵抗）、８２は抵抗（第３抵抗）、８３は抵抗（第２抵抗）、８４は抵抗（第４抵抗）、１００は第３回路、１００ａは電流−電圧変換回路（第３回路）である。
【図１】
2015065801.tif 000003
【図２】
2015065801.tif 000004
【図３】
2015065801.tif 000005
【図４】
2015065801.tif 000006
【図５】
2015065801.tif 000007
【図６】
2015065801.tif 000008
【図７】
2015065801.tif 000009
【図８】
2015065801.tif 000010
【図９】
2015065801.tif 000011
【図１０】
2015065801.tif 000012