(57)【要約】【課題】半導体記憶装置と筐体とを強固に保持した半導体機器を提供すること。【解決手段】実施形態の半導体機器は、半導体記憶装置と、筐体とを備える。前記半導体記憶装置は、第１の側面と前記第１の側面に設けられた第１の凸部とを有する。前記筐体は、前記第１の凸部に嵌合される第１の凹部が設けられた第１の内壁面を有する。【選択図】図２
2015219787.tif 000002
【特許請求の範囲】
【請求項１】
第１の側面と前記第１の側面に設けられた第１の凸部とを有する半導体記憶装置と、
前記第１の凸部に嵌合される第１の凹部が設けられた第１の内壁面を有する筐体と、
を具備する半導体機器。
【請求項２】
前記第１の凸部の前記半導体機器の短手方向に垂直な断面は、略三角形状に形成され、
前記第１の凹部の前記垂直な断面は略楔型の切欠き形状に形成されることを特徴とする請
求項１に記載の半導体機器。
【請求項３】
前記半導体記憶装置は、電極端子が設けられた第１の主面と、前記第１の主面と相対向
する第２の主面と、をさらに有し、
前記第２の主面と前記筐体の第２の内壁面とを接着する接着材をさらに備えることを特
徴とする請求項１に記載の半導体機器。
【請求項４】
前記半導体記憶装置は、第２の凸部を有し前記第１の側面に隣接する第２の側面と、第
３の凸部を有し前記第２の側面と相対向する第３の主面と、をさらに有し、
前記筐体は、前記第２の凸部に嵌合される第２の凹部が設けられた第３の内壁面と、前
記第３の凸部に嵌合される第３の凹部が設けられ前記第３の内壁面に相対向する第４の内
壁面と、をさらに有する
ことを特徴とする請求項１に記載の半導体機器。
【請求項５】
第１の側面と前記第１の側面に設けられた第１の凹部と第２の凹部とを有する半導体記
憶装置と、
前記第１の凹部に嵌合される第１の凸部と前記第２の凹部に嵌合される第２の凸部が設
けられた第１の内壁面を有する筐体と、
を具備する半導体機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体機器に関する。
【背景技術】
【０００２】
システムインパッケージ（ＳｉＰ）構造の半導体記憶装置と筐体とからなる半導体機器
がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１０９１９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、半導体記憶装置と筐体とを強固に保持した半導体機
器を提供することである。
【課題を解決するための手段】
【０００５】
上記課題を達成するために、実施形態の半導体機器は、半導体記憶装置と、筐体とを備
える。前記半導体記憶装置は、第１の側面と前記第１の側面に設けられた第１の凸部とを
有する。前記筐体は、前記第１の凸部に嵌合される第１の凹部が設けられた第１の内壁面
を有する。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る半導体機器の平面図。
【図２】第１の実施形態に係る半導体機器の断面図。
【図３】第１の実施形態に係る半導体機器に含まれる筐体の平面図。
【図４】図３中に示された筐体３のＦ１−Ｆ１線に沿う断面図。
【図５】第１の実施形態における変形例１の半導体機器の平面図。
【図６】第２の実施形態に係る半導体機器の断面図。
【図７】第２の実施形態に係る半導体機器に含まれる筐体の平面図。
【図８】図７中に示された筐体のＦ２−Ｆ２線に沿う断面図。
【図９】第２の実施形態における変形例２の半導体機器の平面図。
【図１０】第２の実施形態における変形例３の半導体機器の平面図。
【図１１】図１０中に示された筐体のＦ３−Ｆ３線に沿う断面図。
【図１２】第２の実施形態における変形例３の半導体機器に含まれる半導体記憶装置の斜視図。
【図１３】第３の実施形態に係る半導体機器の断面図。
【図１４】第３の実施形態に係る半導体機器に含まれる筐体３の平面図。
【図１５】図１４中に示された筐体のＦ４−Ｆ４線に沿う断面図。
【図１６】第３の実施形態における変形例４の半導体機器の断面図。
【図１７】第３の実施形態における変形例４の半導体機器に含まれる筐体の平面図。
【図１８】図１７中に示された筐体のＦ５−Ｆ５線に沿う断面図。
【発明を実施するための形態】
【０００７】
以下、発明を実施するための実施形態について図面を参照して説明する。
【０００８】
（第１の実施形態）
図１及び図２は第１の実施形態に係る半導体機器１を示す図である。図１は、半導体機
器１の平面図である。図２は、半導体機器１の断面図である。
【０００９】
なお、各図では、便宜上、方向（Ｘ方向、Ｙ方向、Ｚ方向）が示されている。Ｘ方向は
、半導体機器１の長手方向、Ｙ方向は半導体機器１の短手方向、Ｚ方向は半導体機器１の
厚さ方向である。Ｘ方向、Ｙ方向、およびＺ方向は、相互に直交している。
【００１０】
半導体機器１は、例えば、ＵＳＢ（Universal serial bus）メモリ装置である。半導体
機器１は、半導体記憶装置２及び筐体３を含み、半導体記憶装置２は、筐体３の中に搭載
され、収容される。半導体記憶装置２と筐体３は、製造工程において一体のものとされ、
半導体機器として販売、使用される。
【００１１】
半導体記憶装置２は、システムインパッケージ（ＳｉＰ）構造の半導体記憶装置である
。半導体記憶装置２は、ＮＡＮＤ型フラッシュメモリ、ＭＲＡＭ（Magnetoresistive Ran
dom Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）等の半導体
メモリ、当該半導体メモリを制御するコントローラ等を搭載した回路基板を含み、所望の
データを記憶し、出力する。
【００１２】
図１及び図２に示すように、Ｘ方向に沿って半導体記憶装置２の前方に、金属等で形成
された電極端子２１が設けられている。電極端子２１は、半導体記憶装置２に含まれる回
路基板の配線網と電気的に接続されている。なお各図では、電極端子２１にハッチングを
施している。この電極端子２１と外部機器の外部端子（図示せず）とが接続されることに
より、半導体記憶装置２と当該外部機器との間で所定のデータの送受信ができるようにな
っている。
【００１３】
半導体記憶装置２は、第１の主面２ａ、第２の主面２ｂ、第１の側面２ｃ、第２の側面
２ｄ、第３の側面２ｅ及び第４の側面２ｆを有する。電極端子２１は第１の主面２ａに設
けられている。第１の主面２ａ、第２の主面２ｂはＺ方向に略垂直な面であり、第２の主
面２ｂは第１の主面２ａと相対向する面である。
【００１４】
第１の側面２ｃ、第２の側面２ｄはＸ方向に略垂直な面であり、第２の側面２ｄは第１
の側面２ｃと相対向する面である。第１の側面２ｃ、第２の側面２ｄのうち、第１の側面
２ｃが、電極端子３１に近い方に設けられている。第３の側面２ｅ、第４の側面２ｆはＹ
方向に略垂直な面であり、第４の側面２ｆは第３の側面２ｅと相対向する面である。
【００１５】
半導体記憶装置２は第１の側面２ｃに第１の凸部４１を有する。図２に示すように、第
１の凸部４１のＹ方向に垂直な断面は、略三角形状となっている。
【００１６】
図３は、第１の実施形態に係る半導体機器１に含まれる筐体３の平面図である。図４は
、図３中に示された筐体３のＦ１−Ｆ１線に沿う断面図である。
【００１７】
図３及び図４に示すように、筐体３の内壁面のうちＸ方向に略垂直である第１の内壁面
３ａは第１の凹部５１を有し、第１の凹部５１は、半導体記憶装置２の第１の凸部４１と
嵌合する。
【００１８】
半導体記憶装置２の第１の凸部４１と筐体３の第１の凹部５１とが嵌合されることによ
り半導体記憶装置２と筐体３とが外れにくくなる。
【００１９】
上述した第１の実施形態によれば、半導体機器１の半導体記憶装置２が有する第１の凸
部４１と半導体機器１の筐体３が有する第１の凹部５１が嵌合されることにより、半導体
機器１は、半導体記憶装置２と筐体３を強固に保持することができ、半導体記憶装置２と
筐体３が外れにくくなる。
【００２０】
（変形例１）
図５は第１の実施形態における変形例１の半導体機器１の平面図である。変形例１の半
導体機器１では、半導体記憶装置２の第１の凸部４１と筐体３の第１の凹部５１とが嵌合
されることに加えて、半導体記憶装置２の主面２ｂと、筐体３の内壁面のうちＺ方向に略
垂直である第２の内壁面３ｂと、が接着材４にて接着される。接着材１１は、例えば、接
着テープ、接着剤等である。半導体記憶装置２と筐体３が接着材１１で接着されることに
より、半導体機器１は、半導体記憶装置２と筐体３を強固に保持することができる。
【００２１】
（第２の実施形態）
次に、図６乃至図８を参照して、第２実施形態に係る半導体機器１について説明する。
なお、第１実施形態の構成と同一または類似の機能を有する構成は、同一の符号を付して
その説明を省略する。また、下記に説明する以外の構成は、第１の実施形態と同じである
。
【００２２】
図６は、第２の実施形態に係る半導体機器１の断面図である。半導体記憶装置２は第１
の側面２ｃに第２の凹部４２を有する。図６に示すように、第２の凹部４２のＹ方向に垂
直な断面は、略楔型の切欠き形状となっている。
【００２３】
図７は、第２の実施形態に係る半導体機器１に含まれる筐体３の平面図である。図８は
、図７中に示された筐体３のＦ２−Ｆ２線に沿う断面図である。
【００２４】
図７及び図８に示すように、筐体３の第１の内壁面３ａは第２の凸部５２を有し、第２
の凸部５２は、第２の凹部４２と嵌合する。
【００２５】
半導体記憶装置２の第２の凹部４２と筐体３の第２の凸部５２とが嵌合されることによ
り半導体記憶装置２と筐体３とが外れにくくなる。図８に示すように、第２の凸部５２の
Ｙ方向に垂直な断面は、略三角形状である。
【００２６】
上述した第２の実施形態によれば、半導体機器１の半導体記憶装置２が有する第２の凹
部４２と半導体機器１の筐体３が有する第２の凸部５２が嵌合されることにより、半導体
機器１は、半導体記憶装置２と筐体３を強固に保持することができ、半導体記憶装置２と
筐体３が外れにくくなる。
【００２７】
（変形例２）
図９は第２の実施形態における変形例２の半導体機器１の平面図である。変形例２の半
導体機器１では、半導体記憶装置２の第２の凹部４２と筐体３の第２の凸部５２とが嵌合
されることに加えて、半導体記憶装置２の主面２ｂと、筐体３の第２の内壁面３ｂと、が
接着材１１にて接着される。第１の実施形態の変形例１と同様に、半導体記憶装置２と筐
体３が接着材１１で接着されることにより、半導体機器１は、半導体記憶装置２と筐体３
を強固に保持することができる。
【００２８】
（変形例３）
図１０は第２の実施形態における変形例３の半導体機器１の平面図である。図１１は図
１０中に示された筐体３のＦ３−Ｆ３線に沿う断面図である。図１２は第２の実施形態に
おける変形例３の半導体機器１に含まれる半導体記憶装置２の斜視図である。
【００２９】
図１２に示すように、半導体記憶装置２は第１の側面２ｃのＹ方向の両端に第３の凹部
４３と第４の凹部４４とを有する。第３の凹部４３と第４の凹部４４のＹ方向に垂直な断
面は、略楔型の切欠き形状となっている。
【００３０】
図１０及び図１１に示すように、筐体３の第１の内壁面３ａは、第３の凸部５３と第４
の凸部５４とを有する。図１１に示すように、第３の凸部５３のＹ方向に垂直な断面は、
略三角形状となっている。同様に第４の凸部５４のＹ方向に垂直な断面も、略三角形状と
なっている。
【００３１】
第３の凸部５３は第３の凹部４３と嵌合するように形成されており、第４の凸部５４は
第４の凹部４４と嵌合するように形成されている。ここで、第３の凹部４３の深さと第４
の凹部４４の深さは、略同じであってもよいし、差をつけてもよい。ここで、第３の凹部
４３及び第４の凹部４４の深さとは、第３の凹部４３及び第４の凹部４４のＸ方向の長さ
である。
【００３２】
半導体記憶装置２の第１の側面２ａの２つの凹部がそれぞれ筐体３の第１の内壁面３ａ
の凸部に嵌合されることにより半導体記憶装置２と筐体３とが外れにくくなり、変形例３
においても、上述の実施形態と同様の効果を得ることができる。
【００３３】
また、変形例３においても、変形例２の半導体機器１と同様に、半導体記憶装置２の主
面２ｂと、筐体３の第２の内壁面３ｂと、を接着材１１にて接着し、より強固に半導体記
憶装置２と筐体３を保持するようにしてもよい。
【００３４】
（第３の実施形態）
次に、図１３乃至図１５を参照して、第３の実施形態に係る半導体機器１について説明
する。なお、第１乃至第２の実施形態の構成と同一または類似の機能を有する構成は、同
一の符号を付してその説明を省略する。また、下記に説明する以外の構成は、第１の実施
形態と同じである。
【００３５】
図１３は、第３の実施形態に係る半導体機器１の断面図である。図１３に示すように、
半導体記憶装置２は第３の側面２ｅに第５の凸部４５を、第４の側面２ｆに第６の凸部４
６を有する。図１３に示すように、第５の凸部４５及び第６の凸部４６のＸ方向に垂直な
断面は、略三角形状となっている。
【００３６】
図１４は、第３の実施形態に係る半導体機器１に含まれる筐体３の平面図である。図１
５は、図１４中に示された筐体３のＦ４−Ｆ４線に沿う断面図である。
【００３７】
図１４及び図１５に示すように、筐体３の内壁面のうちＹ方向に略垂直である第３の内
壁面３ｃは第５の凹部５５を有し、筐体３の内壁面のうち第３の内壁面３ｃと相対向する
第４の内壁面３ｄは第６の凹部５６を有する。図１５に示すように、第５の凹部５５及び
第６の凹部５６のＸ方向に垂直な断面は、略楔型の切欠き形状となっている。
【００３８】
半導体記憶装置２の第５の凸部４５は筐体３の第５の凹部５５と嵌合し、半導体記憶装
置２の第６の凸部４６は、筐体３の第６の凹部５６と嵌合する。これにより、半導体機器
１は、半導体記憶装置２と筐体３を強固に保持することができ、半導体記憶装置２と筐体
３が外れにくくなる。
【００３９】
また、第３の実施形態において、半導体記憶装置２の側面２ｃ及び筐体３の第１の内壁
面３ａは凹凸がなく平らに形成されてもよいし、第１の実施形態の半導体機器１と同様に
、半導体記憶装置２の側面２ｃに第１の凸部４１を、筐体３の第１の内壁面３ａに第１の
凹部５１を設けて、第１の凸部４１と第１の凹部５１を嵌合させることにより、より強固
に半導体記憶装置２と筐体３を保持するようにしてもよい。
【００４０】
また、第３の実施形態において、さらに、第１実施形態の変形例１の半導体機器１と同
様に、半導体記憶装置２の主面２ｂと、筐体３の第２の内壁面３ｂと、を接着材１１にて
接着し、より強固に半導体記憶装置２と筐体３を保持するようにしてもよい。
【００４１】
上述した第３の実施形態によれば、半導体記憶装置２の側面のうち、半導体記憶装置２
の長手方向に沿った側面に凸部を設けて、その凸部と筐体３の内壁面に設けられた凹部が
嵌合されることにより、半導体機器１は、半導体記憶装置２と筐体３を強固に保持するこ
とができ、半導体記憶装置２と筐体３が外れにくくなる。
【００４２】
（変形例４）
図１６は第３の実施形態における変形例４の半導体機器１の断面図である。図１７は、
第３の実施形態における変形例４の半導体機器１に含まれる筐体３の平面図である。図１
８は図１７中に示された筐体３のＦ５−Ｆ５線に沿う断面図である。
【００４３】
図１６に示すように、半導体記憶装置２は第３の側面２ｅに第７の凹部４７を、第４の
側面２ｆに第８の凹部４８を有する。図１６に示すように、第７の凹部４７及び第８の凹
部４８のＸ方向に垂直な断面は、略楔型の切欠き形状となっている。
【００４４】
図１７及び図１８に示すように、筐体３の第３の内壁面３ｃは第７の凸部５７を有し、
筐体３の第４の内壁面３ｄは第８の凸部５８を有する。図１８に示すように、第７の凸部
５７及び第８の凸部５８のＸ方向に垂直な断面は、略三角形状となっている。
【００４５】
半導体記憶装置２の第７の凹部４７は筐体３の第７の凸部５７と嵌合し、半導体記憶装
置２の第８の凹部４８は、筐体３の第８の凸部５８と嵌合する。これにより、変形例４の
半導体機器１においても、半導体記憶装置２と筐体３を強固に保持することができ、半導
体記憶装置２と筐体３が外れにくくなる。
【００４６】
なお、本発明は、上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱
しない範囲内において種々変更を加え得ることは勿論である。
【００４７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも
のであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の
さまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の
省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲
や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれ
るものである。
【符号の説明】
【００４８】
１・・・半導体機器
２・・・半導体記憶装置
２ａ・・・第１の主面
２ｂ・・・第２の主面
２ｃ・・・第１の側面
２ｄ・・・第２の側面
２ｅ・・・第３の側面
２ｆ・・・第４の側面
３・・・筐体
３ａ・・・第１の内壁面
３ｂ・・・第２の内壁面
３ｃ・・・第３の内壁面
３ｄ・・・第４の内壁面
１１・・・接着材
２１・・・電極端子
４１・・・第１の凸部
４２・・・第２の凹部
４３・・・第３の凹部
４４・・・第４の凹部
４５・・・第５の凸部
４６・・・第６の凸部
４７・・・第７の凹部
４８・・・第８の凹部
５１・・・第１の凹部
５２・・・第２の凸部
５３・・・第３の凸部
５４・・・第４の凸部
５５・・・第５の凹部
５６・・・第６の凹部
５７・・・第７の凸部
５８・・・第８の凸部
【図１】
2015219787.tif 000003
【図２】
2015219787.tif 000004
【図３】
2015219787.tif 000005
【図４】
2015219787.tif 000006
【図５】
2015219787.tif 000007
【図６】
2015219787.tif 000008
【図７】
2015219787.tif 000009
【図８】
2015219787.tif 000010
【図９】
2015219787.tif 000011
【図１０】
2015219787.tif 000012
【図１１】
2015219787.tif 000013
【図１２】
2015219787.tif 000014
【図１３】
2015219787.tif 000015
【図１４】
2015219787.tif 000016
【図１５】
2015219787.tif 000017
【図１６】
2015219787.tif 000018
【図１７】
2015219787.tif 000019
【図１８】
2015219787.tif 000020