(57)【要約】【課題】抗電界が低い酸化ハフニウムの強誘電体膜またはフェリ誘電体膜を備える半導体装置を提供する。【解決手段】実施形態の半導体装置は、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられ、Ｚｎ、Ｍｇ、Ｍｎ、Ｎｂ、Ｓｃ、Ｆｅ、Ｃｒ、Ｃｏ、Ｉｎ、Ｌｉ、Ｎから選ばれる少なくとも１種の元素Ａを含む酸化ハフニウムの強誘電体膜またはフェリ誘電体膜と、を備える。【選択図】図１
2015015334.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電層と、
第２の導電層と、
前記第１の導電層と第２の導電層との間に設けられ、Ｚｎ、Ｍｇ、Ｍｎ、Ｎｂ、Ｓｃ、Ｆｅ、Ｃｒ、Ｃｏ、Ｉｎ、Ｌｉ、Ｎから選ばれる少なくとも１種の元素Ａを含む酸化ハフニウムの強誘電体膜またはフェリ誘電体膜と、
を備えることを特徴とする半導体装置。
【請求項２】
前記強誘電体膜またはフェリ誘電体膜が、Ｓｉ、Ｔｉ、Ｚｒ、Ａｌ、Ｙから選ばれる少なくとも１種の元素Ｂを含むことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記元素Ｂが前記強誘電体膜または前記フェリ誘電体膜中に、１原子％以上５原子％以下含まれることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記元素Ａが前記強誘電体膜または前記フェリ誘電体膜中に、１原子％以上１０原子％以下含まれることを特徴とする請求項１ないし請求項３いずれか一項記載の半導体装置。
【請求項５】
前記強誘電体膜または前記フェリ誘電体膜の膜厚方向に圧縮応力が印加されていることを特徴とする請求項１ないし請求項４いずれか一項記載の半導体装置。
【請求項６】
第１の導電層と、
第２の導電層と、
前記第１の導電層と第２の導電層との間に設けられ、膜厚方向に圧縮応力が印加される酸化ハフニウムの強誘電体膜またはフェリ誘電体膜と、
を備えることを特徴とする半導体装置。
【請求項７】
前記第１または第２の導電層の材料が、酸化ハフニウムよりも熱膨張係数の小さな材料であることを特徴とする請求項６記載の半導体装置。
【請求項８】
前記強誘電体膜または前記フェリ誘電体膜の側面に接し、酸化ハフニウムよりも熱膨張係数の大きな材料で形成される応力印加層をさらに備えることを特徴とする請求項６記載の半導体装置。
【請求項９】
前記強誘電体膜または前記フェリ誘電体膜が、Ｓｉ、Ｔｉ、Ｚｒ、Ａｌ、Ｙから選ばれる少なくとも１種の元素Ｂを含むことを特徴とする請求項６ないし請求項８いずれか一項記載の半導体装置。
【請求項１０】
前記元素Ｂが前記強誘電体膜または前記フェリ誘電体膜中に、１原子％以上５原子％以下含まれることを特徴とする請求項９記載の半導体装置。
【請求項１１】
Ｚｎ、Ｍｇ、Ｍｎ、Ｎｂ、Ｓｃ、Ｆｅ、Ｃｒ、Ｃｏ、Ｉｎ、Ｌｉ、Ｎから選ばれる少なくとも１種の元素Ａを含む酸化ハフニウムの強誘電性またはフェリ誘電性を有する誘電体膜。
【請求項１２】
Ｓｉ、Ｔｉ、Ｚｒ、Ａｌ、Ｙから選ばれる少なくとも１種の元素Ｂを含むことを特徴とする請求項１１記載の誘電体膜。
【請求項１３】
前記元素Ｂが、１原子％以上５原子％以下含まれることを特徴とする請求項１２記載の誘電体膜。
【請求項１４】
前記元素Ａが、１原子％以上１０原子％以下含まれることを特徴とする請求項１１ないし請求項１３いずれか一項記載の誘電体膜。
【請求項１５】
膜厚方向に圧縮応力が印加されていることを特徴とする請求項１１ないし請求項１４いずれか一項記載の誘電体膜。
【請求項１６】
膜厚方向に圧縮応力が印加される酸化ハフニウムの強誘電性またはフェリ誘電性を有する誘電体膜。
【請求項１７】
Ｓｉ、Ｔｉ、Ｚｒ、Ａｌ、Ｙから選ばれる少なくとも１種の元素Ｂを含むことを特徴とする請求項１６記載の誘電体膜。
【請求項１８】
前記元素Ｂが、１原子％以上５原子％以下含まれることを特徴とする請求項１７記載の誘電体膜。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置および誘電体膜に関する。
【背景技術】
【０００２】
不揮発性メモリにおいて、従来のＦＧ（Ｆｌｏａｔｉｎｇ  Ｇａｔｅ）型やＭＯＮＯＳ（Ｍｅｔａｌ／Ｏｘｉｄｅ／Ｎｉｔｒｉｄｅ／Ｏｘｉｄｅ／Ｓｉｌｉｃｏｎ）型のフラッシュメモリでは微細化が困難になってきている。そこで、これらとは異なった動作原理による微細化の継続が模索されており、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＰＣＲＡＭ（Ｐｈａｓｅ  Ｃｈａｎｇｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、３次元メモリなど、様々な構造の不揮発性メモリが検討されてきた。
【０００３】
その中で、強誘電体を用いるＦｅＲＡＭは、鉛など取り扱い困難な材料を含む問題や、サイズ効果により薄膜化が困難であるという問題があった。このため、一部のＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）カードなど小規模メモリを搭載する低消費電力用途等の限られた用途を除き、実用化することが困難であった。
【０００４】
そのような閉塞状況の中、鉛などを含まず、薄膜化の障害も無く、低電圧すなわち低消費電力動作が可能で、かつ、記録を長時間保持しうる強誘電体膜として、酸化ハフニウム（ＨｆＯ２）膜が報告されている。この酸化ハフニウム膜を用いることで、大容量のＦｅＲＡＭの実現が期待される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許公開２００９／０２６１３９５明細書
【非特許文献】
【０００６】
【非特許文献１】Ｔ．Ｓ．Ｂｏｅｓｃｋｅ  ｅｔ．ａｌ，“Ｆｅｒｒｏｅｌｅｃｔｒｉｃｉｔｙ  ｉｎ  ｈａｆｎｉｕｍ  ｏｘｉｄｅ  ｔｈｉｎ  ｆｉｌｍ”，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．９９，１０２９０３（２０１１）．
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、抗電界が低い酸化ハフニウムの強誘電体膜またはフェリ誘電体膜を備える半導体装置、または、強誘電性またはフェリ誘電性を有し抗電界が低い酸化ハフニウムの誘電体膜を提供することにある。
【課題を解決するための手段】
【０００８】
実施形態の半導体装置は、第１の導電層と、第２の導電層と、前記第１の導電層と前記第２の導電層との間に設けられ、Ｚｎ、Ｍｇ、Ｍｎ、Ｎｂ、Ｓｃ、Ｆｅ、Ｃｒ、Ｃｏ、Ｉｎ、Ｌｉ、Ｎから選ばれる少なくとも１種の元素Ａを含む酸化ハフニウムの強誘電体膜またはフェリ誘電体膜と、を備える。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態の半導体装置の模式断面図である。
【図２】第１の実施形態の強誘電性およびフェリ誘電性の説明図である。
【図３】第１の実施形態の強誘電体膜またはフェリ誘電体膜である酸化ハフニウムの説明図である。
【図４】第１の実施形態の作用を説明する図である。
【図５】第２の実施形態の半導体装置の模式断面図である。
【図６】第２の実施形態の誘電体膜に印加される応力の説明図である。
【図７】第２の実施形態の圧縮応力印加方法の説明図である。
【図８】第２の実施形態の別の圧縮応力印加方法の説明図である。
【図９】第２の実施形態の別の圧縮応力印加方法の説明図である。
【図１０】第２の実施形態の別の圧縮応力印加方法の説明図である。
【図１１】第２の実施形態の別の圧縮応力印加方法の説明図である。
【図１２】第２の実施形態の別の圧縮応力印加方法の説明図である。
【図１３】第２の実施形態の別の圧縮応力印加方法の説明図である。
【図１４】第３の実施形態の半導体装置の模式断面図である。
【図１５】第４の実施形態の半導体装置の模式断面図である。
【図１６】第５の実施形態の半導体装置の３次元概念図である。
【図１７】図１６のＸＹ模式断面図である。
【図１８】図１６のＸＺ模式断面図である。
【図１９】第５の実施形態の変形例の半導体装置の模式断面図である。
【図２０】第６の実施形態の半導体装置の模式断面図である。
【図２１】第６の実施形態の変形例の半導体装置の模式断面図である。
【図２２】第７の実施形態の半導体装置の模式断面図である。
【図２３】第８の実施形態の半導体装置の模式断面図である。
【図２４】第９の実施形態の半導体装置の模式断面図である。
【図２５】第９の実施形態の抵抗変化素子の第１の構成例の模式断面図である。
【図２６】第９の実施形態の抵抗変化素子の第２の構成例の模式断面図である。
【図２７】第９の実施形態の抵抗変化素子の第３の構成例の模式断面図である。
【図２８】第１０の実施形態の半導体装置の模式断面図である。
【図２９】第１０の実施形態の抵抗変化素子の第１の構成例の模式断面図である。
【図３０】第１０の実施形態の抵抗変化素子の第２の構成例の模式断面図である。
【図３１】第１０の実施形態の抵抗変化素子の第３の構成例の模式断面図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しつつ本発明の実施形態を説明する。
【００１１】
（第１の実施形態）
本実施形態の半導体装置は、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられ、Ｚｎ、Ｍｇ、Ｍｎ、Ｎｂ、Ｓｃ、Ｆｅ、Ｃｒ、Ｃｏ、Ｉｎ、Ｌｉ、Ｎから選ばれる少なくとも１種の元素Ａを含む酸化ハフニウムで形成される強誘電体膜またはフェリ誘電体膜と、を備える。
【００１２】
図１は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、強誘電体またはフェリ誘電体を誘電体膜とするキャパシタと、メモリセル選択用のトランジスタとを組み合わせた１トランジスタ１キャパシタ型（１Ｔ１Ｃ型）のＦｅＲＡＭである。
【００１３】
本実施形態の半導体装置は、半導体基板１０と、半導体基板１０上に形成されるゲート絶縁膜１２と、ゲート絶縁膜１２上に形成されるゲート電極１４を備える。ゲート電極１４の両側の半導体基板１０表面には、ソース不純物層１６とドレイン不純物層１８とが形成されている。半導体基板１０、ゲート絶縁膜１２、ゲート電極１４、ソース不純物層１６、および、ドレイン不純物層１８により、メモリセル選択用のトランジスタが構成される。ゲート電極１４は、ＦｅＲＡＭのワード線として機能する。
【００１４】
半導体基板１０は、例えば、シリコン（Ｓｉ）である。ゲート絶縁膜１２は、例えば、シリコン酸化膜である。ゲート電極１４は、例えば、不純物が導入された多結晶シリコンである。ソース不純物層１６、ドレイン不純物層１８は、例えば、半導体基板１０中に、ｎ型不純物であるヒ素（Ａｓ）が拡散されることにより形成されている。
【００１５】
また、本実施形態の半導体装置は、下部キャパシタ電極（第１の導電層）２０と、上部キャパシタ電極（第２の導電層）２２とを備える。そして、下部キャパシタ電極２０と、上部キャパシタ電極２２との間に、誘電体膜３０が形成されている。下部キャパシタ電極２０、上部キャパシタ電極２２、および、誘電体膜３０により、メモリデータを記憶するキャパシタが構成される。
【００１６】
下部キャパシタ電極２０および上部キャパシタ電極２２は、例えば、導電性の金属、金属化合物で形成される。例えば、ＴｉＮ（窒化チタン）である。
【００１７】
誘電体膜３０は、強誘電体膜またはフェリ誘電体膜である。そして、Ｚｎ（亜鉛）、Ｍｇ（マグネシウム）、Ｍｎ（マンガン）、Ｎｂ（ニオブ）、Ｓｃ（スカンジウム）、Ｆｅ（鉄）、Ｃｒ（クロム）、Ｃｏ（コバルト）、Ｉｎ（インジウム）、Ｌｉ（リチウム）、Ｎ（窒素）から選ばれる少なくとも１種の元素Ａを含む酸化ハフニウムで形成される。そして、上記元素は、酸化ハフニウム中で、Ｚｎ２＋（亜鉛）、Ｍｇ２＋（マグネシウム）、Ｍｎ２＋（マンガン）、Ｎｂ３＋（ニオブ）、Ｓｃ３＋（スカンジウム）、Ｆｅ３＋（鉄（ＩＩＩ価））、Ｆｅ２＋（鉄（ＩＩ価））、Ｃｒ３＋（クロム）、Ｃｏ２＋（コバルト）、Ｉｎ３＋（インジウム）、Ｌｉ＋（リチウム）、Ｎ３−（窒素）で表される電子状態で存在すると考えられる。
【００１８】
ドレイン不純物層１８と上部キャパシタ電極２２は、コンタクトプラグ２６ａ、配線２８、コンタクトプラグ２６ｂを介して電気的に接続される。コンタクトプラグ２６ａ、配線２８、コンタクトプラグ２６ｂは、例えば、導電性の金属、金属化合物で形成される。
【００１９】
本実施形態の半導体装置は、ビット線３２とプレート線３４とを備える。ビット線３２は、コンタクトプラグ２６ｃを介してソース不純物層１６に電気的に接続される。プレート線３４は、コンタクトプラグ２６ｄを介して下部キャパシタ電極２０に接続される。ビット線３２、プレート線３４、コンタクトプラグ２６ｃ、コンタクトプラグ２６ｄは、例えば、導電性の金属、金属化合物で形成される。
【００２０】
各配線、電極、コンタクトプラグの間には、層間絶縁膜３６が設けられる。層間絶縁膜３６は、例えば、シリコン酸化膜である。
【００２１】
本実施形態のＦｅＲＡＭは、書き込み時には、ワード線でメモリセルを選択し、ビット線３２とプレート線３４との間に電圧を印加することで、誘電体膜３０の分極方向を変化させる。読み出し時には、パルス電圧を印加し、分極反転による電流が流れたか否かで１／０を判定する。
【００２２】
本実施形態の誘電体膜３０は、少なくとも強誘電性またはフェリ誘電性のいずれか一方の特性を備える強誘電体膜またはフェリ誘電体膜である。図２は、強誘電性およびフェリ誘電性の説明図である。図２（ａ）は強誘電体膜の電場−分極特性、図２（ｂ）はフェリ誘電体膜の電場−分極特性、である。
【００２３】
強誘電体膜に電場を印加すると、図２（ａ）に示すように、分極の大きさおよび方向が変化しヒステリシス曲線を描く。外部電場をゼロにした時の分極が自発分極であり、その値が残留分極であり、分極の向きが反転する時の電場の強さが抗電界である。
【００２４】
フェリ誘電体膜に電場を印加すると、図２（ｂ）に示すように、強誘電体膜の場合と同様、分極の大きさおよび方向が変化しヒステリシス曲線を描く。フェリ誘電体膜では、抗電界よりもさらに大きな値の電場を印加した際、外部電場をゼロにした時の自発分極とは異なる自発分極が発現する。このため、電場−分極特性は、強誘電体膜のヒステリシス曲線の高電場側に、さらに別のヒステリシス曲線が付加された特性となる。
【００２５】
酸化ハフニウム（ＨｆＯ２）に、Ｓｉ（シリコン）、Ｔｉ（チタン）、Ｚｒ（ジルコニウム）、Ａｌ（アルミニウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、Ｃｅ（セリウム）、Ｐｒ（プラセオジウム）、Ｎｄ（ネオジウム）、Ｓｍ（サマリウム）、Ｅｕ（ユウロピウム）、Ｇｄ（ガドリニウム）、Ｔｂ（テルビウム）、Ｄｙ（ジスプロシウム）、Ｈｏ（ホルミウム）、Ｅｒ（エルビウム）、Ｔｍ（ツリウム）、Ｙｂ（イッテルビウム）、Ｌｕ（ルテチウム）、Ｇｅ（ゲルマニウム）、Ｇａ（ガリウム）から選ばれる少なくとも１種の元素Ｂを含むことで、強誘電性またはフェリ誘電性が発現する。元素Ｂは、強誘電性またはフェリ誘電性を発現させる観点から、Ｓｉ（シリコン）、Ｔｉ（チタン）、Ｚｒ（ジルコニウム）、Ａｌ（アルミニウム）、Ｙ（イットリウム）であることが望ましい。
【００２６】
元素Ｂが、強誘電体膜またはフェリ誘電体膜である酸化ハフニウム（ＨｆＯ２）中に、１原子％以上５原子％以下含まれることが望ましい。この範囲をはずれると、ＦｅＲＡＭとして動作させるために十分な残留分極の値が得られなくなるおそれがあるからである。
【００２７】
図３は、強誘電体膜またはフェリ誘電体膜である酸化ハフニウムの説明図である。図３（ａ）が単位格子、図３（ｂ）が結晶構造と分極の関係の説明図である。
【００２８】
強誘電体膜である酸化ハフニウムの結晶は、主として第三斜方晶（ｏｒｔｈｏｒｈｏｍｂｉｃ ＩＩＩ、空間群Ｐｂｃ２１
、空間群番号２９番）の構造となっているものと考えられる。第三斜方晶構造において各軸長は、例えば、ａ＝５．０６９ｎｍ、ｂ＝５．２２６ｎｍ、ｃ＝５．０７５ｎｍ、単位胞体積は０．１３４４ｎｍ３である。各軸の方向を図３（ａ）に示す。  
【００２９】
また、フェリ誘電体膜の酸化ハフニウムの結晶は、第三斜方晶（Ｐｂｃ２１）の単相に加え、第一斜方晶（Ｐｂｃａ）、正方晶（Ｐ４２／ｎｍｃ）、または、単斜晶（Ｐ２１／ｃ）の相が混在していると考えられる。
【００３０】
図３（ａ）に示すように、第三斜方晶の単位胞においてＨｆ（ハフニウム）原子のサイトは１種類しか存在しないが、Ｏ（酸素）原子のサイトは２種類存在する。それぞれのＯ原子のサイトを、Ｏ（１）、Ｏ（２）とし、図３（ａ）に示した。上記２種類のサイトに存在するＯ原子のうち、Ｏ（２）サイトに存在するＯ原子は反転対称性を有さず、強誘電性またはフェリ誘電性に寄与しているものと考えられる。
【００３１】
Ｏ（２）サイトのＯ原子には安定点が４箇所存在する。図３（ａ）に示したｆｃｃのユニットセルの１／８の体積を持つ直方体状のセルを考えると、１／８の体積を持つセルには中央にＯ原子のあるセルと、Ｏ原子のないセルの２種類のセルが、互いに市松模様となるように接していることがわかる。これら１／８の体積を持つセルは、８つの頂点の半分の４つにＨｆ（ハフニウム）原子を持ち、Ｈｆ原子は四面体配置になっている。
【００３２】
Ｏ（１）サイトはＨｆ原子が作る四面体の中央に位置するが、Ｏ（２）サイトはＨｆ原子が作る四面体の中央よりも、１つの頂点から遠い位置すなわち１つの底面に近い位置に存在している。このようなＯ原子のサイトは一つの１／８セル中に４箇所存在する。
【００３３】
Ｈｆ原子からなる四面体は、２つの辺がｃ軸方向に対して垂直となるような配置であり、ｃ軸方向に垂直な片方の辺を共有する四面体の２つの面と、ｃ軸方向に垂直なもう片方の辺を共有する四面体の別の２つの面から構成されている。それぞれの面に近い位置にＯ（２）の安定点が存在するため、４つのＯ（２）安定点の中で、ｃ軸方向の座標値が等価な２つのＯ（２）安定点と、ｃ軸方向の座標値が上記とは他の値で等価な２つのＯ（２）安定点の２種類に分かれる。すなわちｃ軸方向には反転対称性が失われており、ｃ軸方向に自発分極が生じうる。その結果、強誘電性またはフェリ誘電性が発現する。
【００３４】
図３（ｂ）に示すように、Ｏ原子がＯ（２）サイトのｃ軸方向の座標値が等価なある安定点にあるとする。このとき、ｃ軸方向に電場を印加することによってＯ（２）サイトのＯ原子が上記とは別のｃ軸方向の座標値を取ることが出来る。この場合、Ｈｆ原子面とＯ（２）原子面の間隔が狭いところと広いところが交互に生じていたものが、Ｏ（２）サイトのＯ原子がｃ軸方向の座標値を変えたことにより、上記Ｈｆ原子面とＯ（２）原子面の間隔が狭かったところが広くなり、広かったところが狭くなる、といった変化が生じる。
【００３５】
Ｈｆ原子面はＨｆ４＋すなわち正の電荷を持ち、Ｏ原子面はＯ２−すなわち負の電荷を持つ。このため、Ｈｆ原子面とＯ原子面との間に分極が生じている。図３（ｂ）に示すように、Ｈｆ原子面とＯ原子面の間隔が狭いところは分極が大きく、Ｈｆ原子面とＯ原子面の間隔が広いところは分極が小さい。このため、ｃ軸方向に自発分極が生じる。Ｏ（２）サイトの原子のｃ軸方向の座標値が変わることにより、Ｈｆ原子面とＯ原子面の間隔が反転し、分極方向が反転することがわかる。
【００３６】
強誘電体性またはフェリ誘電体性を備える酸化ハフニウムである誘電体膜３０は、抗電界が低い膜であることが望ましい。抗電界を下げることにより、ＦｅＲＡＭの書き込み電圧や消去電圧を低減することが可能になるからである。
【００３７】
本実施形態において、上述のように、誘電体膜３０は、強誘電体膜またはフェリ誘電体膜である酸化ハフニウムで形成される。そして、酸化ハフニウムは、Ｚｎ（亜鉛）、Ｍｇ（マグネシウム）、Ｍｎ（マンガン）、Ｎｂ（ニオブ）、Ｓｃ（スカンジウム）、Ｆｅ（鉄）、Ｃｒ（クロム）、Ｃｏ（コバルト）、Ｉｎ（インジウム）、Ｌｉリチウム）、Ｎ（窒素）から選ばれる少なくとも１種の元素Ａを含む。元素Ａを添加することにより、欠陥誘起分極反転が生じ。誘電体膜３０の抗電界を低減することが可能となる。
【００３８】
図４は、本実施形態の作用を説明する図である。強誘電体の分極反転は、各々のドメインの分極が完全な独立した事象ではなく、協同現象である。すなわち、相転移現象と同様に分極反転の起点となる部分が生じると、その近辺では分極反転が生じやすくなる。
【００３９】
本実施形態のように、上記不純物を誘電体膜３０中に添加することで不純物欠陥を導入すると、図４（ａ）示すように、電圧を印加した際、不純物が導入されたドメインでは、不純物を分極反転核として、比較的低い電界で分極反転が生じる。その後、図４（ｂ）に示すように、あたかも結晶生成核の如く、不純物が導入されたドメインを起点に、隣接するドメインに分極反転がなだれ状に生ずる。そして、図４（ｃ）に示すように、本来の分極反転電界より低い電界で、全領域の分極反転が完了することになる。すなわち抗電界を低下させることが可能となる。
【００４０】
このような現象を、酸化ハフニウムの強誘電性やフェリ誘電性の他の性質、例えば残留分極量などに影響を極力与えないようにしながら発生させることが望ましい。このためには、酸化ハフニウム結晶中の応力など、強誘電性やフェリ誘電性を生じさせている作用に影響を与えにくい不純物であることが好ましい。すなわち、Ｈｆ４＋やＯ２−とイオン半径の近い原子であることが望ましい。加えて、電気的な欠陥として有効に機能させるため、Ｈｆ４＋やＯ２−とは価数の異なる原子で置換することが望ましい。
【００４１】
上記観点から、本実施形態では、Ｈｆ４＋を置換する原子（元素）としてＺｎ、Ｍｇ、Ｍｎ、Ｎｂ、Ｓｃ、Ｆｅ、Ｃｒ、Ｃｏ、Ｉｎ、Ｌｉ、Ｏを置換する原子（元素）としてＮの少なくともいずれか１種を元素Ａとして、強誘電性またはフェリ誘電性を備える酸化ハフニウムに添加する。
【００４２】
元素Ａは、Ｚｎ、Ｍｇ、Ｍｎ、Ｎｂ、Ｓｃであることが望ましい。特に、Ｈｆ４＋にイオン半径が近いからである。
【００４３】
元素Ａは、特に、Ｓｃであることがより望ましい。融点が高いため揮発しにくく、半導体装置の製造時に高温のプロセスを適用することが可能となるからである。
【００４４】
なお、元素Ａは、強誘電体膜またはフェリ誘電体膜である誘電体膜３０中に、１原子％以上１０原子％以下含まれることが望ましい。この範囲を下回ると十分な抗電界低減効果が得られなくなるおそれがある。また、この範囲を上回るとＦｅＲＡＭとして動作させるために十分な残留分極の値が得られなくなるおそれがある。
【００４５】
例えば、ＨｆＯ２にＳｉＯ２を３原子％、ＺｎＯを５原子％添加している場合、すなわち、元素ＢとしてＳｉ、元素ＡとしてＺｎを選択する場合、ＳｉＯ２添加による強誘電性またはフェリ誘電性発現に加え、ＺｎＯ２添加による抗電界低下効果が見込まれる。Ｓｉ４＋はＨｆ４＋よりイオン半径がはるかに小さいため、Ｈｆサイトを置換すると結晶の歪が大きくなり、ＨｆＯ２本来の安定相とは異なる第三斜方晶が出現する。しかし、Ｓｉ４＋はＨｆ４＋と原子価数が同じであるため抗電界はＨｆＯ２本来の値となっている。ここに、ＺｎＯを添加することにより抗電界が低下する。
【００４６】
また、例えば、ＨｆＯ２にＡｌ２Ｏ３を２原子％添加することで強誘電性またはフェリ誘電性を生じさせ、ＭｇＯを７原子％添加することで抗電界を低下させても良い。この場合、元素ＢがＡｌで、元素ＢがＭｇである。Ａｌ３＋はＨｆ４＋とイオン半径の違いが大きいため、ＨｆＯ２結晶に対する歪効果を持つのはＳｉ４＋の場合と同様である。一方で、Ａｌ３＋はそれ自体でＨｆ４＋とは原子価が異なるため、抗電界を下げる効果も持っている。しかしながら抗電界を下げる目的でＡｌ２Ｏ３の添加量を増やしてしまうと、ＨｆＯ２結晶に与える歪が大きくなりすぎる。このため、ＨｆＯ２が強誘電性またはフェリ誘電性を示さなくなるおそれがある。したがってＨｆＯ２の強誘電性またはフェリ誘電性発現に影響を与えないで、ＨｆＯ２の抗電界を下げるような添加元素として、Ｍｇを加える。
【００４７】
また、例えば、ＨｆＯ２にＹ２Ｏ３を添加して強誘電性またはフェリ誘電性を発現させてもかまわない。この場合、元素ＢがＹである。そして、抗電界を低下させるため、Ｈｆ４＋を置換する原子（元素）としてＺｎ、Ｍｇ、Ｍｎ、Ｎｂ、Ｓｃ、Ｆｅ、Ｃｒ、Ｃｏ、Ｉｎ、Ｌｉ、Ｏを置換する原子（元素）としてＮの少なくともいずれか１種を元素Ａとして添加する。
【００４８】
また、例えば、ＨｆＯ２にＺｒＯ２を添加、すなわち元素ＢとしてＺｒを添加して強誘電性またはフェリ誘電性を発現させ、元素ＡとしてＮを添加して抗電界を低下させてもかまわない。
【００４９】
なお、酸化ハフニウム中の不純物は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ−ｍｉｃｒｏｂｒｏｂｅ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）法、ＡＥＳ（Ａｕｇｅｒ  Ｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）法、ＸＰＳ（Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）法、ＨＲ−ＲＢＳ法（Ｈｉｇｈ  Ｒｅｓｏｌｕｔｉｏｎ−Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋ  Ｓｃａｔｔｅｒｉｎｇ）により分析することが可能である。
【００５０】
また、第２の実施形態で詳述するが、強誘電体膜またはフェリ誘電体膜である誘電体膜３０の膜厚方向に、圧縮応力が印加されていることが、抗電界をさらに低下させる観点から望ましい。
【００５１】
なお、本実施形態によれば、抗電界を低下させるのみならず、強誘電性であった酸化ハフニウムをフェリ誘電性に変化させる場合もある。誘電体膜３０がフェリ誘電体膜の場合に、強誘電体膜よりも低い抗電界と大きな残留分極を示す場合もある。
【００５２】
本実施形態の半導体装置によれば、酸化ハフニウムで形成される強誘電体膜またはフェリ誘電体膜に元素Ａを添加することで、抗電界が低減される。したがって、低い動作電圧で動作し、低消費電力の半導体装置が実現できる。
【００５３】
（第２の実施形態）
本実施形態の半導体装置は、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられ、膜厚方向に圧縮応力が印加される酸化ハフニウムで形成される強誘電体膜またはフェリ誘電体膜と、を備える。強誘電体膜またはフェリ誘電体膜の構成、および、圧縮応力の印加以外については、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については一部記述を省略する。
【００５４】
図５は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、強誘電体またはフェリ誘電体を誘電体膜とするキャパシタと、メモリセル選択用のトランジスタとを組み合わせた１トランジスタ１キャパシタ型（１Ｔ１Ｃ型）のＦｅＲＡＭである。
【００５５】
本実施形態の半導体装置は、下部キャパシタ電極（第１の導電層）２０と、上部キャパシタ電極（第２の導電層）２２とを備える。そして、下部キャパシタ電極２０と、上部キャパシタ電極２２との間に、誘電体膜３０が形成されている。下部キャパシタ電極２０、上部キャパシタ電極２２、および、誘電体膜３０により、メモリデータを記憶するキャパシタが構成される。
【００５６】
誘電体膜３０は、強誘電体膜またはフェリ誘電体膜である。誘電体膜３０には、膜厚方向に圧縮応力が印加される酸化ハフニウムで形成される。すなわち、図５で白矢印で示す方向に応力が印加されている。
【００５７】
図６は、本実施形態の誘電体膜に印加される応力の説明図である。本明細書中、「膜厚方向に圧縮応力が印加される」という表現は、誘電体膜３０に印加される応力が実質的に膜厚方向に圧縮する方向であることを意味する。例えば、図６の白矢印で示すように、誘電体膜３０の膜厚方向に対して垂直な方向に引張応力が印加される場合も、その引張応力を元にポアソン比によって実質的に膜厚方向の圧縮応力が誘導される。したがって、この場合も「膜厚方向に圧縮応力が印加される」と表現するものとする。
【００５８】
誘電体膜３０は、強誘電性またはフェリ誘電性を発現させるため、Ｓｉ、Ｔｉ、Ｚｒ、Ａｌ、Ｙから選ばれる少なくとも１種の元素Ｂを含むことが望ましい。そして、元素Ｂが強誘電体膜またはフェリ誘電体膜中に、１原子％以上５原子％以下含まれることが望ましい。この範囲をはずれると、ＦｅＲＡＭとして動作させるために十分な残留分極の値が得られなくなるおそれがあるからである。
【００５９】
上述のように、強誘電性またはフェリ誘電性を備える酸化ハフニウムは、第三斜方晶である。そして、第三斜方晶のｃ軸方向というのは、斜方晶の結晶軸が最も長い軸ではない。最も長い軸はｂ軸であり、最も短い軸はａ軸である。ｂ軸、ａ軸とも分極方向に対して垂直である。
【００６０】
ｃ軸長は最短であるところのａ軸長に近く、最長であるところのｂ軸長よりはかなり小さい。このため、第三斜方晶は、ａ軸とｃ軸が等しい正方晶に近い構造であると言える。このような第三斜方晶において強誘電性またはフェリ誘電性が発現し、一方で正方晶においては強誘電性またはフェリ誘電性が発現しないことから、結晶の対称性を上げることにより、強誘電体またはフェリ誘電体における抗電界を低下させることが可能である。
【００６１】
本実施形態のＦｅＲＡＭにおいて、誘電体膜３０中の酸化ハフニウム結晶のうち、自発分極によりメモリ動作に寄与するのは、概ねｃ軸が膜厚方向を向く結晶である。本実施形態では、誘電体膜３０の膜厚方向に圧縮応力を印加することにより、メモリ動作に寄与する結晶をｃ軸方向に圧縮し、相対的に、結晶の対称性を上げている。すなわち、ａ軸とｃ軸の長さを近づけることにより、正方晶系に近づけている。よって、誘電体膜３０の抗電界が低下する。
【００６２】
なお、誘電体膜３０の膜厚方向に圧縮応力を印加する方法は、特に限定されるものではない。例えば、半導体装置の外部から機械的に圧縮応力を印加してもかまわない。半導体装置の外部から機械的に圧縮応力を印加する方法としては、例えば、クランプなどで半導体装置を挟み込む方法がある。
【００６３】
また、例えば、半導体装置の内部の膜構造を利用して圧縮応力を印加してもかまわない。内部の膜構造を利用して圧縮応力を印加する方法は種々考えられる。以下、いくつかの方法について例示する。
【００６４】
図７は、本実施形態の圧縮応力印加方法の説明図である。図７（ａ）は膜構造の平面図、図７（ｂ）は図７（ａ）のＡＡ断面図である。
【００６５】
酸化ハフニウムで形成され、強誘電性またはフェリ誘電性を備える誘電体膜３０が基板１００上に設けられる。誘電体膜３０は第１の応力印加層４０と、第２の応力印加層４２によって挟まれている。なお、図７は、圧縮応力印加方法の説明図であるため、誘電体膜３０の応力に大きな影響を与えない膜構造は図示を省略している。
【００６６】
第１の応力印加層４０は誘電体膜３０よりも熱膨張係数が小さい。また、第２の応力印加層４２も誘電体膜３０よりも熱膨張係数が小さい。
【００６７】
例えば、図７のように、誘電体膜３０を、熱膨張係数が誘電体膜３０より小さい第１の応力印加層４０と、第２の応力印加層４２で挟んだ膜構造を形成した後、加熱冷却プロセスを行う。
【００６８】
加熱直後、誘電体膜３０は溶融状態でこそないものの、流動性がある状態となっている。すなわち、誘電体膜３０と、第１の応力印加層４０や第２の応力印加層４２との結合が緩和し、それぞれの膜内の応力が小さい状態になっている。
【００６９】
一方で冷却する過程において、例えば、結晶性があがる８００℃前後を境に誘電体膜３０の流動性は低下し、第１の応力印加層４０や第２の応力印加層４２との結合も強くなる。誘電体膜３０の熱収縮量が、第１の応力印加層４０や第２の応力印加層４２の熱収縮量より大きいため、誘電体膜３０は、第１の応力印加層４０や第２の応力印加層４２から膜厚方向と垂直な方向への２軸性の引張応力を受けるようになる。したがって、ポアソン比によって誘電体膜３０の膜厚方向に圧縮応力が印加されることになる。
【００７０】
例えば、図１において、下部キャパシタ電極２０を誘電体膜３０よりも熱膨張係数が小さい第１の応力印加層４０とし、上部キャパシタ電極２２を誘電体膜３０よりも熱膨張係数が小さい第２の応力印加層４２とする方法が考えられる。この場合、第１の応力印加層４０および第２の応力印加層４２は導電性の材料となる。
【００７１】
酸化ハフニウムよりも熱膨張係数が小さい導電性の材料は、例えば、金属窒化物、金属炭化物、または、金属ホウ化物である。具体的には、例えば、ＣｒＮ、ＴａＮ、ＭｏＣ、ＷＣ、Ｗ２Ｃ、ＴａＣ、ＨｆＢ２、Ｂ４Ｃ、Ｍｏ２Ｂ、およびこれらの合金や混合物である。
【００７２】
もっとも、金属ホウ化物の場合は、Ｂ（ボロン）拡散により、下地の半導体基板の導電性に影響を与えるおそれがある。この観点からは、ＣｒＮ、ＴａＮ、ＭｏＣ、ＷＣ、Ｗ２Ｃ、ＴａＣの適用が望ましい。
【００７３】
なお、金属窒化物の中でも、ＴｉＮの熱膨張係数は９．４Ｅ−６／Ｋで、ＨｆＯ２の熱膨張係数６．５Ｅ−６／Ｋより大きい。
【００７４】
また、例えば、図１の誘電体膜３０と下部キャパシタ電極２０との間に、電気伝導性が低く誘電体膜３０よりも熱膨張係数が小さい第１の応力印加層４０を挟み、誘電体膜３０と上部キャパシタ電極２２との間に、電気伝導性が低く誘電体膜３０よりも熱膨張係数が小さい第２の応力印加層４２を挟むことによって、誘電体膜３０の膜厚方向に圧縮応力を印加することも可能である。
【００７５】
電気伝導性が低く誘電体膜３０よりも熱膨張係数が小さい材料としては、例えば、ＳｉＣ、ＡｌＮ、Ｓｉ３Ｎ４、ＳｉＢ６、ＡｌＴｉＯ４等がある。
【００７６】
なお、図７では、誘電体膜３０が第１の応力印加層４０と、第２の応力印加層４２によって挟まれる構造を示したが、第１の応力印加層４０と第２の応力印加層４２のいずれか一方のみであっても、誘電体膜３０の膜厚方向に圧縮応力を印加することが可能である。また、第１の応力印加層４０と、第２の応力印加層４２は、必ずしも誘電体膜３０の上下の全領域を覆っていなくてもかまわない。
【００７７】
なお、上記加熱冷却プロセスは、第１の応力印加層４０や第２の応力印加層４２を形成した後ではなく、形成途中に行ってもよい。例えば、加熱中に誘電体膜３０と第１の応力印加層４０や第２の応力印加層４２を形成してもかまわない。
【００７８】
図８は、本実施形態の別の圧縮応力印加方法の説明図である。図８（ａ）は膜構造の平面図、図８（ｂ）は図８（ａ）のＡＡ断面図である。
【００７９】
酸化ハフニウムで形成され、強誘電性またはフェリ誘電性を備える誘電体膜３０が基板１００上に設けられる。誘電体膜３０は第１の応力印加層４０と、第２の応力印加層４２によって挟まれている。第１の応力印加層４０は誘電体膜３０よりも熱膨張係数が小さい。また、第２の応力印加層４２も誘電体膜３０よりも熱膨張係数が小さい。
【００８０】
第１の応力印加層４０は、誘電体膜３０の底面および側面で、誘電体膜３０と接している。この膜構造により、図７の場合よりも、より効果的に誘電体膜３０の膜厚方向に圧縮応力を印加することが可能である。
【００８１】
図９は、本実施形態の別の圧縮応力印加方法の説明図である。図９（ａ）は膜構造の平面図、図９（ｂ）は図９（ａ）のＡＡ断面図である。
【００８２】
酸化ハフニウムで形成され、強誘電性またはフェリ誘電性を備える誘電体膜３０が基板１００上に設けられる。誘電体膜３０は応力印加効果のない層４１と、応力印加層４４によって挟まれている。応力印加層４４は誘電体膜３０よりも熱膨張係数が小さい。
【００８３】
応力印加層４４は、誘電体膜３０の上面および側面で、誘電体膜３０と接している。この膜構造によっても、誘電体膜３０の膜厚方向に圧縮応力を印加することが可能である。
【００８４】
図１０は、本実施形態の別の圧縮応力印加方法の説明図である。図１０（ａ）は膜構造の平面図、図１０（ｂ）は図１０（ａ）のＡＡ断面図である。
【００８５】
酸化ハフニウムで形成され、強誘電性またはフェリ誘電性を備える誘電体膜３０が基板１００上に設けられる。誘電体膜３０は、応力印加層４４によって側面を環状に囲まれている。応力印加層４４は誘電体膜３０よりも熱膨張係数が小さい。この膜構造によっても、誘電体膜３０の膜厚方向に圧縮応力を印加することが可能である。
【００８６】
図８〜図１０の膜構造は、酸化ハフニウムで形成され、強誘電性またはフェリ誘電性を備える誘電体膜３０よりも熱膨張係数の小さい応力印加層を用いて誘電体膜３０の膜厚方向に圧縮応力を印加する方法である。一方、誘電体膜３０よりも熱膨張係数の大きい応力印加層を用いて誘電体膜３０の膜厚方向に圧縮応力を印加することも可能である。
【００８７】
図１１は、本実施形態の別の圧縮応力印加方法の説明図である。図１１（ａ）は膜構造の平面図、図１１（ｂ）は図１１（ａ）のＡＡ断面図、図１１（ｃ）は図１１（ａ）のＢＢ断面図である。
【００８８】
酸化ハフニウムで形成され、強誘電性またはフェリ誘電性を備える誘電体膜３０が基板１００上に設けられる。誘電体膜３０は第１の応力印加層４０と、第２の応力印加層４２によって側面を挟まれている。第１の応力印加層４０と、第２の応力印加層４２は誘電体膜３０の側面に接している。第１の応力印加層４０は誘電体膜３０よりも熱膨張係数が大きい材料で形成される。また、第２の応力印加層４２も誘電体膜３０よりも熱膨張係数が大きい材料で形成される。
【００８９】
この膜構造により、誘電体膜３０の膜厚方向に垂直な方向に２軸性の引張応力を印加させることが可能である。よって、ポアソン比によって誘電体膜３０の膜厚方向に圧縮応力を印加することが可能である。
【００９０】
なお、第１の応力印加層４０および第２の応力印加層４２は、同じ材料であっても異なる材料であってもかまわない。また、図１１では、４つに分割された応力印加層が誘電体膜３０を囲む場合を例に説明したが、分割数は４つに限られるものではない。また、顕に分割形成せずとも、応力印加層が冷却時の大きな熱収縮によって、自発的に分裂、転位陥入または粒界形成するような方法も可能である。応力印加層に全く分割・分裂・転位面・粒界などが無い場合は誘電体膜３０に引張応力を加えることは出来ない。
【００９１】
また、図１１において、第１の応力印加層４０と第２の応力印加層４２のいずれか一方を誘電体膜３０よりも熱膨張係数が大きい材料とし、他方を誘電体膜３０よりも熱膨張係数が小さい材料とすることにより、誘電体層３０の膜厚方向に垂直な方向に１軸性の引張応力を印加させることが可能である。この方法によっても、ポアソン比によって誘電体膜３０の膜厚方向に圧縮応力を印加することが可能である。
【００９２】
また、図１１において、第１の応力印加層４０と第２の応力印加層４２のいずれか一方のみを設け、その応力印加層を誘電体膜３０よりも熱膨張係数が大きい材料または熱膨張係数が小さい材料とすることにより、誘電体層３０の膜厚方向に垂直な方向に１軸性の引張応力を印加させることが可能である。この方法によっても、ポアソン比によって誘電体膜３０の膜厚方向に圧縮応力を印加することが可能である。
【００９３】
図１２は、本実施形態の別の圧縮応力印加方法の説明図である。図１２（ａ）は膜構造の平面図、図１２（ｂ）は図１２（ａ）のＡＡ断面図、図１２（ｃ）は図１２（ａ）のＢＢ断面図である。
【００９４】
酸化ハフニウムで形成され、強誘電性またはフェリ誘電性を備える誘電体膜３０が基板１００上に設けられる。誘電体膜３０は第１の応力印加層４０と、第２の応力印加層４２によって挟まれている。第１の応力印加層４０は誘電体膜３０よりも熱膨張係数が大きい。また、第２の応力印加層４２は誘電体膜３０よりも熱膨張係数が小さい。
【００９５】
第１の応力印加層４０は、誘電体膜３０の底面および側面で、誘電体膜３０と接している。また、第２の応力印加層４２は、誘電体膜３０の上面および側面で、誘電体膜３０と接している。この膜構造により、誘電体層３０の膜厚方向に垂直な方向に１軸性の引張応力を印加させることが可能である。よって、ポアソン比によって誘電体膜３０の膜厚方向に圧縮応力を印加することが可能である。
【００９６】
なお、第１の応力印加層４０に誘電体膜３０よりも熱膨張係数が小さい材料、そして、第２の応力印加層４２に誘電体膜３０よりも熱膨張係数が大きい材料を用いる構成であってもかまわない。
【００９７】
誘電体膜３０の膜厚方向に圧縮応力を印加する方法として、スパッタプロセスのような非平衡状態における成膜を用いる方法がある。スパッタプロセスの場合、プラズマ状態のアルゴンガスなどがターゲットに侵入する際にターゲット原子を弾き飛ばすことで成膜している。この際、アルゴンガスなどはわずかに膜中へも侵入する。このため、アルゴンガスなどが基板上に形成した誘電体膜３０の原子間に割り込むことで、誘電体膜３０の膜厚方向に圧縮応力を印加することが可能である。
【００９８】
図１３は、本実施形態の別の圧縮応力印加方法の説明図である。スパッタプロセスでは図１３に示されるように、基板１００上に柱状の膜構造の誘電体膜３０が形成される。ここで、スパッタ条件を変えることで、柱と柱の隙間が比較的小さい状態にすることが可能である。そうすると、図中黒矢印で示すように、柱と柱が自発的に接合することで、誘電体層３０の膜厚方向に垂直な方向の引張応力を印加させることが可能である。したがって、ポアソン比によって結果的に誘電体膜３０の膜厚方向に圧縮応力を印加することが可能である。
【００９９】
以上のようなスパッタプロセスにおける圧縮応力状態と引張応力状態の作り分けは、スパッタ装置それぞれの装置パラメータに依存するため一概に述べることは難しい。しかし、例えばスパッタガス圧を低くすると圧縮応力状態が生じやすく、スパッタガス圧を高くすると引張応力状態が作りやすい、といった傾向がある。このような場合、スパッタガスが膜中に１％程度含まれている。
【０１００】
このようなプラズマを用いる応力印加方法はスパッタ法に限られない。例えば、成膜後に、例えば、アルゴンからなるプラズマ中に試料を置くことでも応力状態を作ることが可能である。
【０１０１】
ＨｆＯ２膜内にアルゴンなどの希ガス元素からなるスパッタガスが１％程度存在することは、例えばＴＥＭ−ＥＤＸ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ−Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）、ＥＥＬＳ（Ｅｌｅｃｔｒｏｎ  Ｅｎｅｒｇｙ  Ｌｏｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）、ＨＲ−ＲＢＳ法（Ｈｉｇｈ  Ｒｅｓｏｌｕｔｉｏｎ−Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋ  Ｓｃａｔｔｅｒｉｎｇ）などで確認することが可能である。
【０１０２】
誘電体膜３０の膜厚方向に圧縮応力を印加する方法として、例えば、誘電体膜３０より格子定数が僅かに大きい膜で挟み込むことも考えられる。このとき、挟み込む膜は挟まれる誘電体膜３０と一部または全部がエピタキシャルに接合していることが好ましい。この方法により、誘電体層３０の膜厚方向に垂直な方向の引張応力を印加させることが可能である。したがって、にポアソン比によって結果的に誘電体膜３０の膜厚方向に圧縮応力を印加することが可能である。この方法は、特に、誘電体膜３０である酸化ハフニウムが、単結晶の場合に有効である。
【０１０３】
例えば、第三斜方晶のＨｆＯ２の＜１１１＞方向の面間隔は、ＴｉＮ電極の＜１１１＞方向の面間隔に対して４：５の割合でマッチングさせると、面間隔のミスマッチが約３％となり、エピタキシャルに積層しうる。一方で、ＴｉＮに代えてＴａＮ電極を用いる場合、ＴａＮの格子定数はＴｉＮよりわずかに大きいため、ＴｉＮ同様の４：５のマッチングにおいて５．７％のミスマッチとなる。しかし、ＴａＮはＴｉＮより熱膨張率がはるかに小さいため、例えば、８００℃の高温ではミスマッチは減少し、エピタキシャル積層が可能となる。このように格子定数をＴｉＮより大きくするような材料、例えばＨｆＮ、ＮｂＮ、ＺｒＮ、ＳｃＮなどといった材料を用いて応力を印加する方法もある。
【０１０４】
なお、本実施形態によれば、抗電界を低下させるのみならず、強誘電性であった酸化ハフニウムをフェリ誘電性に変化させる場合もある。誘電体膜３０がフェリ誘電体膜の場合に、強誘電体膜よりも低い抗電界と大きな残留分極を示す場合もある。
【０１０５】
上記方法で作製された誘電体膜や応力印加層に加わる応力は、Ｘ線・電子線などによる回折実験、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）およびフーリエ変換による方法、ラマン散乱実験、赤外分光実験などにより求めることが可能である。
【０１０６】
例えばラマン散乱による実験の場合、誘電体膜３０そのものの応力を調べても良いし、誘電体膜３０の下地となっている、例えば、シリコン等の基板の応力を測ることで間接的に誘電体膜３０の応力を測っても良い。間接的に測定する場合は、例えばシリコンの５１０カイザー付近のピークを用いると、２軸性引張応力の場合は１ＧＰａあたり４カイザー程度ピークが低カイザー側にシフトする。逆に圧縮応力が加わると、シフト方向は逆である。
【０１０７】
本実施形態で用いる酸化ハフニウム膜のラマンスペクトルには３９０カイザー付近にシャープなピークが存在するが、２軸性引張応力が加わることで１ＧＰａあたり１．６カイザー程度ピークが低カイザー側にシフトする。逆に圧縮応力が加わると、シフト方向は逆である。このピークシフト量は、赤外分光実験でもほぼ同等の値が得られる。
【０１０８】
また、Ｘ線・電子線回折やＴＥＭおよびフーリエ変換による方法の場合、２軸性圧縮応力の場合は１ＧＰａあたり０．１％程度の格子定数減少が見られる。本実施形態で、望ましい２軸性または１軸性引張応力は０．２ＧＰａ以上１．０ＧＰａ以下である。０．２ＧＰａ未満では抗電界低下効果が不十分であり、１．０ＧＰａをこえると素子の寿命が短くなるおそれがある。
【０１０９】
本実施形態の半導体装置によれば、酸化ハフニウムで形成される強誘電体膜またはフェリ誘電体膜に膜厚方向の圧縮応力を印加することで、抗電界が低減される。したがって、低い動作電圧で動作し、低消費電力の半導体装置が実現できる。
【０１１０】
（第３の実施形態）
本実施形態の半導体装置は、１トランジスタ型（１Ｔ型）のＦｅＲＡＭであること以外第１の実施形態と同様である。誘電体膜の構成については第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については一部記述を省略する。
【０１１１】
図１４は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、強誘電体またはフェリ誘電体のキャパシタを備える１トランジスタ型（１Ｔ型）のＦｅＲＡＭである。
【０１１２】
本実施形態の半導体装置は、半導体基板（第１の導電層）１０と、半導体基板１０上に形成されるゲート絶縁膜１２と、ゲート絶縁膜１２上に形成される誘電体膜３０と、誘電体膜３０上に形成されるゲート電極（第２の導電層）１４を備える。本実施形態においては、従来１Ｔ型とは異なり、ゲート絶縁膜１２は必ずしも必要ない。ゲート絶縁膜１２が存在しないことによりトランジスタの駆動力を高めることが可能となるため微細化に有利である。これは本実施形態にて誘電体膜３０にＨｆＯ２を主成分もしくは半分程度含む強誘電体を用いるからこそ可能になる構造である。なお、誘電体膜３０を作製する際に下地が酸化されることでゲート絶縁膜１２に似た絶縁膜が形成されていても本実施形態の半導体装置の動作には支障はない。ゲート電極１４の両側の半導体基板１０表面には、ソース不純物層１６とドレイン不純物層１８とが形成されている。
【０１１３】
半導体基板１０、ゲート絶縁膜１２、誘電体膜３０、ゲート電極１４、ソース不純物層１６、および、ドレイン不純物層１８により、メモリセル選択用のトランジスタが形成される。そして、半導体基板１０、ゲート絶縁膜１２、誘電体膜３０、ゲート電極１４によりメモリデータを記憶するキャパシタが構成される。ゲート電極１４は、ＦｅＲＡＭのワード線として機能する。
【０１１４】
半導体基板１０は、例えば、シリコン（Ｓｉ）である。ゲート絶縁膜１２は、例えば、シリコン酸化膜である。ゲート電極１４は、例えば、導電性の金属、金属化合物で形成される。例えば、ＴｉＮ（窒化チタン）である。ソース不純物層１６、ドレイン不純物層１８は、例えば、半導体基板１０中に、ｎ型不純物であるヒ素（Ａｓ）が拡散されることにより形成されている。
【０１１５】
誘電体膜３０は、強誘電体膜またはフェリ誘電体膜である。そして、Ｚｎ（亜鉛）、Ｍｇ（マグネシウム）、Ｍｎ（マンガン）、Ｎｂ（ニオブ）、Ｓｃ（スカンジウム）、Ｆｅ（鉄）、Ｃｒ（クロム）、Ｃｏ（コバルト）、Ｉｎ（インジウム）、Ｌｉ（リチウム）、Ｎ（窒素）から選ばれる少なくとも１種の元素Ａを含む酸化ハフニウムで形成される。
【０１１６】
本実施形態の半導体装置は、第１のビット線５２と第２のビット線５４とを備える。第１のビット線５２は、コンタクトプラグ５６ａを介してソース不純物層１６に電気的に接続される。第２のビット線５４は、コンタクトプラグ５６ｂを介してドレイン不純物層１８に接続される。第１のビット線５２、第２のビット線５４、コンタクトプラグ５６ａ、コンタクトプラグ５６ｂは、例えば、導電性の金属、金属化合物で形成される。
【０１１７】
各配線、電極、コンタクトプラグの間には、層間絶縁膜３６が設けられる。層間絶縁膜３６は、例えば、シリコン酸化膜である。
【０１１８】
本実施形態のＦｅＲＡＭは、書き込み時には、ワード線でメモリセルを選択し、第１のビット線５２または第２のビット線５４との間に電圧を印加することで、誘電体膜３０の分極方向を変化させる。読み出し時には、第１のビット線５２と第２のビット線５４との間に流れる電流値で１／０を判定する。
【０１１９】
本実施形態の半導体装置によれば、酸化ハフニウムで形成される強誘電体膜またはフェリ誘電体膜に元素Ａを添加することで、抗電界が低減される。したがって、低い動作電圧で動作し、低消費電力の半導体装置が実現できる。
【０１２０】
（第４の実施形態）
本実施形態の半導体装置は、１トランジスタ型（１Ｔ型）のＦｅＲＡＭであること以外第２の実施形態と同様である。誘電体膜の構成については第２の実施形態と同様である。したがって、第２の実施形態と重複する内容については一部記述を省略する。
【０１２１】
図１５は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、強誘電体またはフェリ誘電体のキャパシタを備える１トランジスタ型（１Ｔ型）のＦｅＲＡＭである。
【０１２２】
本実施形態の半導体装置は、半導体基板（第１の導電層）１０と、半導体基板１０上に形成されるゲート絶縁膜１２と、ゲート絶縁膜１２上に形成される誘電体膜３０と、誘電体膜３０上に形成されるゲート電極（第２の導電層）１４を備える。本実施形態においてもゲート絶縁膜１２は必ずしも必要ないことは第３の実施形態と同様の理由である。ゲート電極１４の両側の半導体基板１０表面には、ソース不純物層１６とドレイン不純物層１８とが形成されている。
【０１２３】
半導体基板１０、ゲート絶縁膜１２、誘電体膜３０、ゲート電極１４、ソース不純物層１６、および、ドレイン不純物層１８により、メモリセル選択用のトランジスタが形成される。そして、半導体基板１０、ゲート絶縁膜１２、誘電体膜３０、ゲート電極１４によりメモリデータを記憶するキャパシタが構成される。ゲート電極１４は、ＦｅＲＡＭのワード線として機能する。
【０１２４】
半導体基板１０は、例えば、シリコン（Ｓｉ）である。ゲート絶縁膜１２は、例えば、シリコン酸化膜である。ゲート電極１４は、例えば、導電性の金属、金属化合物で形成される。例えば、ＴｉＮ（窒化チタン）である。ソース不純物層１６、ドレイン不純物層１８は、例えば、半導体基板１０中に、ｎ型不純物であるヒ素（Ａｓ）が拡散されることにより形成されている。
【０１２５】
そして、誘電体膜３０は、強誘電体膜またはフェリ誘電体膜である。誘電体膜３０には、膜厚方向に圧縮応力が印加される酸化ハフニウムで形成される。すなわち、図１５で白矢印で示す方向に応力が印加されている。この圧縮応力は膜面内方向の引張応力を元にポアソン比によって加わる応力でも構わない。
【０１２６】
本実施形態の半導体装置は、第１のビット線５２と第２のビット線５４とを備える。第１のビット線５２は、コンタクトプラグ５６ａを介してソース不純物層１６に電気的に接続される。第２のビット線５４は、コンタクトプラグ５６ｂを介してドレイン不純物層１８に接続される。第１のビット線５２、第２のビット線５４、コンタクトプラグ５６ａ、コンタクトプラグ５６ｂは、例えば、導電性の金属、金属化合物で形成される。
【０１２７】
各配線、電極、コンタクトプラグの間には、層間絶縁膜３６が設けられる。層間絶縁膜３６は、例えば、シリコン酸化膜である。
【０１２８】
本実施形態のＦｅＲＡＭは、書き込み時には、ワード線でメモリセルを選択し、第１のビット線５２または第２のビット線５４との間に電圧を印加することで、誘電体膜３０の分極方向を変化させる。読み出し時には、第１のビット線５２と第２のビット線５４との間に流れる電流値で１／０を判定する。
【０１２９】
本実施形態の半導体装置によれば、酸化ハフニウムで形成される強誘電体膜またはフェリ誘電体膜に膜厚方向の圧縮応力を印加することで、抗電界が低減される。したがって、低い動作電圧で動作し、低消費電力の半導体装置が実現できる。
【０１３０】
（第５の実施形態）
本実施形態の半導体装置は、いわゆるＢｉＣＳ（Ｂｉｔ−Ｃｏｓｔ  Ｓｃａｌａｂｌｅ）技術を用いた３次元構造の不揮発性半導体装置である点で、第１または第３の実施形態と異なっている。誘電体膜自体については第１または第３の実施形態と同様である。したがって、第１または第３の実施形態と重複する内容については一部記述を省略する。
【０１３１】
図１６は、本実施形態の半導体装置の３次元概念図である。図１７は、図１６のＸＹ模式断面図である。図１８は、図１６のＸＺ模式断面図である。
【０１３２】
本実施形態の半導体装置は、例えば、シリコンの基板６０上に、絶縁層７６と制御ゲート電極層６４が交互に複数積層される積層体７０を備えている。絶縁層７６は、例えば、酸化シリコン膜である。また、制御ゲート電極層（第２の導電層）６４は、例えば、不純物がドープされて導電性を付与された多結晶シリコンである。
【０１３３】
そして、積層体７０の上面から最下層の制御ゲート電極層６４まで貫通する孔が設けられる。そして、その孔内の制御ゲート電極層６４の側面に誘電体膜３０が設けられる。
【０１３４】
誘電体膜３０は、強誘電体膜またはフェリ誘電体膜である。そして、Ｚｎ（亜鉛）、Ｍｇ（マグネシウム）、Ｍｎ（マンガン）、Ｎｂ（ニオブ）、Ｓｃ（スカンジウム）、Ｆｅ（鉄）、Ｃｒ（クロム）、Ｃｏ（コバルト）、Ｉｎ（インジウム）、Ｌｉ（リチウム）、Ｎ（窒素）から選ばれる少なくとも１種の元素Ａを含む酸化ハフニウムで形成される。
【０１３５】
さらに誘電体膜３０の内面にゲート絶縁膜６２が設けられる。ゲート絶縁膜６２は、例えば、酸化シリコン膜である。本実施形態においては、ゲート絶縁膜６２は必ずしも必要ない。第３の実施形態と同じ理由である。
【０１３６】
また、ゲート絶縁膜６２の内面に、柱状の半導体層（第１の導電層）８０が形成されている。半導体層８０は、例えば、シリコンである。
【０１３７】
なお、図１６、図１８中、破線で囲まれる領域が１つのメモリセルである。メモリセルの構造としては、半導体層（第１の導電層）８０上にゲート絶縁膜６２、ゲート絶縁膜１２上に誘電体膜３０、誘電体膜３０上に制御ゲート電極層６８が形成される構造となっている。そして、このメモリセルが１トランジスタ型のＦｅＲＡＭのセルであり。、このセルが縦方向に直列接続されている。
【０１３８】
本実施形態の半導体装置によれば、酸化ハフニウムで形成される強誘電体膜またはフェリ誘電体膜に元素Ａを添加することで、抗電界が低減される。したがって、低い動作電圧で動作し、低消費電力の半導体装置が実現できる。
【０１３９】
さらに、本実施形態によれば、メモリセルを３次元化することにより、メモリセルの集積度があがり、第１ないし第４の実施形態よりもさらに集積度の高い半導体装置を実現することが可能となる。
【０１４０】
図１９は、本実施形態の変形例の半導体装置の模式断面図である。誘電体膜３０がメモリセル毎に分断されておらず、連続していること以外は上記実施形態と同様である。本変形例によっても上記実施形態と同様の効果を得ることが可能となる。
【０１４１】
（第６の実施形態）
本実施形態の半導体装置は、いわゆるＢｉＣＳ（Ｂｉｔ−Ｃｏｓｔ  Ｓｃａｌａｂｌｅ）技術を用いた３次元構造の不揮発性半導体装置である点で、第２または第４の実施形態と異なっている。誘電体膜の構成については第２または第４の実施形態と同様である。したがって、第２または第４の実施形態と重複する内容については一部記述を省略する。
【０１４２】
図２０は、本実施形態の半導体装置の模式断面図である。
【０１４３】
本実施形態の半導体装置は、例えば、シリコンの基板６０上に、絶縁層７６と制御ゲート電極層６４が交互に複数積層される積層体７０を備えている。絶縁層７６は、例えば、酸化シリコン膜である。また、制御ゲート電極層（第２の導電層）６４は、例えば、不純物がドープされて導電性を付与された多結晶シリコンである。
【０１４４】
そして、積層体７０の上面から最下層の制御ゲート電極層６４まで貫通する孔が設けられる。そして、その孔内の制御ゲート電極層６４の側面に誘電体膜３０が設けられる。
【０１４５】
誘電体膜３０は、強誘電体膜またはフェリ誘電体膜である。誘電体膜３０には、膜厚方向に圧縮応力が印加される酸化ハフニウムで形成される。すなわち、図２０で白矢印で示す方向に応力が印加されている。
【０１４６】
例えば、絶縁層７６に酸化ハフニウムよりも熱膨張係数の小さな材料を適用することで、誘電体膜３０の膜厚方向に圧縮応力を印加することが可能となる。
【０１４７】
さらに誘電体膜３０の内面にゲート絶縁膜６２が設けられる。ゲート絶縁膜６２は、例えば、酸化シリコン膜である。ゲート絶縁膜６２が、必ずしも必要ないのは第３の実施形態などと同じ理由である。
【０１４８】
また、ゲート絶縁膜６２の内面に、柱状の半導体層（第１の導電層）８０が形成されている。半導体層８０は、例えば、シリコンである。
【０１４９】
なお、図２０中、破線で囲まれる領域が１つのメモリセルである。メモリセルの構造としては、半導体層（第１の導電層）８０上にゲート絶縁膜６２、ゲート絶縁膜１２上に誘電体膜３０、誘電体膜３０上に制御ゲート電極層６８が形成される構造となっている。そして、このメモリセルが１トランジスタ型のＦｅＲＡＭのセルであり。、このセルが縦方向に直列接続されている。
【０１５０】
本実施形態の半導体装置によれば、酸化ハフニウムで形成される強誘電体膜またはフェリ誘電体膜に膜厚方向の圧縮応力を印加することで、抗電界が低減される。したがって、低い動作電圧で動作し、低消費電力の半導体装置が実現できる。
【０１５１】
さらに、本実施形態によれば、メモリセルを３次元化することにより、メモリセルの集積度があがり、第１ないし第４の実施形態よりもさらに集積度の高い半導体装置を実現することが可能となる。
【０１５２】
図２１は、本実施形態の変形例の半導体装置の模式断面図である。誘電体膜３０がメモリセル毎に分断されておらず、連続していること以外は上記実施形態と同様である。本変形例によっても上記実施形態と同様の効果を得ることが可能となる。
【０１５３】
（第７の実施形態）
本実施形態の半導体装置は、強誘電体またはフェロ誘電体を含むトンネル接合素子を用いた不揮発性半導体装置である点で、第１または第３の実施形態と異なっている。誘電体膜の構成については第１または第３の実施形態と同様である。したがって、第１または第３の実施形態と重複する内容については一部記述を省略する。
【０１５４】
図２２は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、強誘電体またはフェリ誘電体を含むトンネル接合素子を用いた不揮発性半導体装置である。
【０１５５】
本実施形態の半導体装置は、半導体基板１０と、半導体基板１０上に形成されるゲート絶縁膜１２と、ゲート絶縁膜１２上に形成されるゲート電極１４を備える。ゲート電極１４の両側の半導体基板１０表面には、ソース不純物層１６とドレイン不純物層１８とが形成されている。半導体基板１０、ゲート絶縁膜１２、ゲート電極１４、ソース不純物層１６、および、ドレイン不純物層１８により、メモリセル選択用のトランジスタが構成される。ゲート電極１４は、ＦｅＲＡＭのワード線として機能する。
【０１５６】
半導体基板１０は、例えば、シリコン（Ｓｉ）である。ゲート絶縁膜１２は、例えば、シリコン酸化膜である。ゲート電極１４は、例えば、不純物が導入された多結晶シリコンである。ソース不純物層１６、ドレイン不純物層１８は、例えば、半導体基板１０中に、ｎ型不純物であるヒ素（Ａｓ）が拡散されることにより形成されている。
【０１５７】
また、本実施形態の半導体装置は、下部電極（第１の導電層）９０と、上部電極（第２の導電層）９２とを備える。そして、下部電極９０と、上部電極９２との間に、誘電体膜３０が形成されている。また、誘電体膜３０と上部電極９２との間に、絶縁膜９４が設けられる。下部電極９０、誘電体膜３０、絶縁膜９４、および上部電極９２により、トンネル接合素子が構成される。
【０１５８】
下部電極９０および上部電極９２は、例えば、導電性の金属、金属化合物で形成される。例えば、下部電極９０はＴｉＮ（窒化チタン）である。例えば、上部電極９２はＡｕ（金）である。
【０１５９】
誘電体膜３０は、強誘電体膜またはフェリ誘電体膜である。そして、Ｚｎ（亜鉛）、Ｍｇ（マグネシウム）、Ｍｎ（マンガン）、Ｎｂ（ニオブ）、Ｓｃ（スカンジウム）、Ｆｅ（鉄）、Ｃｒ（クロム）、Ｃｏ（コバルト）、Ｉｎ（インジウム）、Ｌｉ（リチウム）、Ｎ（窒素）から選ばれる少なくとも１種の元素Ａを含む酸化ハフニウムで形成される。
【０１６０】
ドレイン不純物層１８と下部電極９０は、コンタクトプラグ９６ａを介して電気的に接続される。また、本実施形態の半導体装置は、第１のビット線１０２と第２のビット線１０４とを備える。第１のビット線１０２は、コンタクトプラグ９６ｂを介してソース不純物層１６に電気的に接続される。第２のビット線１０４は、コンタクトプラグ９６ｃを介して上部電極９２に接続される。第１のビット線１０２、第２のビット線１０４、コンタクトプラグ９６ａ、９６ｂ、９６ｃは、例えば、導電性の金属、金属化合物で形成される。
【０１６１】
各配線、電極、コンタクトプラグの間には、層間絶縁膜１０６が設けられる。層間絶縁膜１０６は、例えば、シリコン酸化膜である。
【０１６２】
本実施形態のＦｅＲＡＭは、書き込み時には、ワード線でメモリセルを選択し、第１のビット線１０２と第２のビット線１０４との間に電圧を印加することで、誘電体膜３０の分極方向を変化させる。読み出し時には、第１のビット線１０２と第２のビット線１０４の間に流れるパルス電流値で１／０を判定する。
【０１６３】
本実施形態の半導体装置によれば、酸化ハフニウムで形成される強誘電体膜またはフェリ誘電体膜に元素Ａを添加することで、抗電界が低減される。したがって、低い動作電圧で動作し、低消費電力の半導体装置が実現できる。
【０１６４】
（第８の実施形態）
本実施形態の半導体装置は、強誘電体またはフェロ誘電体を含むトンネル接合素子を用いた不揮発性半導体装置である点で、第２または第４の実施形態と異なっている。誘電体膜の構成については第２または第４の実施形態と同様である。したがって、第２または第４の実施形態と重複する内容については一部記述を省略する。
【０１６５】
図２３は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、強誘電体またはフェリ誘電体を含むトンネル接合素子を用いた不揮発性半導体装置である。
【０１６６】
本実施形態の半導体装置は、半導体基板１０と、半導体基板１０上に形成されるゲート絶縁膜１２と、ゲート絶縁膜１２上に形成されるゲート電極１４を備える。ゲート電極１４の両側の半導体基板１０表面には、ソース不純物層１６とドレイン不純物層１８とが形成されている。半導体基板１０、ゲート絶縁膜１２、ゲート電極１４、ソース不純物層１６、および、ドレイン不純物層１８により、メモリセル選択用のトランジスタが構成される。ゲート電極１４は、ＦｅＲＡＭのワード線として機能する。
【０１６７】
半導体基板１０は、例えば、シリコン（Ｓｉ）である。ゲート絶縁膜１２は、例えば、シリコン酸化膜である。ゲート電極１４は、例えば、不純物が導入された多結晶シリコンである。ソース不純物層１６、ドレイン不純物層１８は、例えば、半導体基板１０中に、ｎ型不純物であるヒ素（Ａｓ）が拡散されることにより形成されている。
【０１６８】
また、本実施形態の半導体装置は、下部電極（第１の導電層）９０と、上部電極（第２の導電層）９２とを備える。そして、下部電極９０と、上部電極９２との間に、誘電体膜３０が形成されている。また、誘電体膜３０と上部電極９２との間に、絶縁膜９４が設けられる。下部電極９０、誘電体膜３０、絶縁膜９４、および上部電極９２により、トンネル接合素子が構成される。
【０１６９】
下部電極９０および上部電極９２は、例えば、導電性の金属、金属化合物で形成される。例えば、下部電極９０はＴｉＮ（窒化チタン）である。例えば、上部電極９２はＡｕ（金）である。
【０１７０】
誘電体膜３０は、強誘電体膜またはフェリ誘電体膜である。誘電体膜３０には、膜厚方向に圧縮応力が印加される酸化ハフニウムで形成される。すなわち、図２３で白矢印で示す方向に応力が印加されている。
【０１７１】
ドレイン不純物層１８と下部電極９０は、コンタクトプラグ９６ａを介して電気的に接続される。また、本実施形態の半導体装置は、第１のビット線１０２と第２のビット線１０４とを備える。第１のビット線１０２は、コンタクトプラグ９６ｂを介してソース不純物層１６に電気的に接続される。第２のビット線１０４は、コンタクトプラグ９６ｃを介して上部電極９２に接続される。第１のビット線１０２、第２のビット線１０４、コンタクトプラグ９６ａ、９６ｂ、９６ｃは、例えば、導電性の金属、金属化合物で形成される。
【０１７２】
各配線、電極、コンタクトプラグの間には、層間絶縁膜１０６が設けられる。層間絶縁膜１０６は、例えば、シリコン酸化膜である。
【０１７３】
本実施形態のＦｅＲＡＭは、書き込み時には、ワード線でメモリセルを選択し、第１のビット線１０２と第２のビット線１０４との間に電圧を印加することで、誘電体膜３０の分極方向を変化させる。読み出し時には、第１のビット線１０２と第２のビット線１０４の間に流れるパルス電流値で１／０を判定する。
【０１７４】
本実施形態の半導体装置によれば、酸化ハフニウムで形成される強誘電体膜またはフェリ誘電体膜に膜厚方向の圧縮応力を印加することで、抗電界が低減される。したがって、低い動作電圧で動作し、低消費電力の半導体装置が実現できる。
【０１７５】
（第９の実施形態）
本実施形態の半導体装置は、強誘電体またはフェロ誘電体を含むトンネル接合素子を用いた不揮発性半導体装置である点で、第１または第３の実施形態と異なっている。誘電体膜の構成については第１または第３の実施形態と同様である。したがって、第１または第３の実施形態と重複する内容については一部記述を省略する。
【０１７６】
図２４は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、強誘電体またはフェリ誘電体を含むトンネル接合素子を用いた不揮発性半導体装置である。
【０１７７】
本実施形態の半導体装置は、基板２００と、基板２００上に形成される下部配線２０２を備える。下部配線２０２上にはメモリ選択用の整流素子２０４を備える。整流素子２０４は、必ずしも必須の構成要素ではない。
【０１７８】
整流素子２０４の上に抵抗変化素子２０６が形成され、抵抗変化素子２０６の上には上部配線２０８が形成される。下部配線２０２および上部配線２０８は、ビット線またはワード線として機能する。本実施形態は、クロスポイント型のメモリセルを備える不揮発性半導体装置である。
【０１７９】
図２５は、本実施形態の抵抗変化素子の第１の構成例の模式断面図である。抵抗変化素子２０６は、下部電極２１０、下部電極上の第２の誘電体膜２１４、第２の誘電体膜２１４上の第１の誘電体膜２１２、第１の誘電体膜２１２上の上部電極２１６を備えている。
【０１８０】
なお、上部配線２０８が上部電極２１６を兼ねてもかまわない。また、下部配線２０２が下部電極２１０を兼ねてもかまわない。
【０１８１】
図２６は、本実施形態の抵抗変化素子の第２の構成例の模式断面図である。抵抗変化素子２０６は、下部電極２１０、下部電極上の第１の誘電体膜２１２、第１の誘電体膜２１２上の第２の誘電体膜２１４、第２の誘電体膜２１４上の上部電極２１６を備えている。
【０１８２】
なお、上部配線２０８が上部電極２１６を兼ねてもかまわない。また、下部配線２０２が下部電極２１０を兼ねてもかまわない。
【０１８３】
図２７は、本実施形態の抵抗変化素子の第３の構成例の模式断面図である。抵抗変化素子２０６は、下部電極２１０、下部電極上の第１の誘電体膜２１２、第１の誘電体膜２１２上の上部電極２１６を備えている。
【０１８４】
上部電極２１６と下部電極２１０は、異なる材質の電気伝導体である。なお、上部配線２０８が上部電極２１６を兼ねてもかまわない。また、下部配線２０２が下部電極２１０を兼ねてもかまわない。
【０１８５】
第１、第２、第２の構成例において、下部電極２１０および上部電極２１６は、例えば、導電性の金属、金属化合物で形成される。例えば、下部電極２１０はＴｉＮ（窒化チタン）である。例えば、上部電極２１６はＴａ（タンタル）である。
【０１８６】
第１の誘電体膜２１２は、強誘電体膜またはフェリ誘電体膜である。そして、Ｚｎ（亜鉛）、Ｍｇ（マグネシウム）、Ｍｎ（マンガン）、Ｎｂ（ニオブ）、Ｓｃ（スカンジウム）、Ｆｅ（鉄）、Ｃｒ（クロム）、Ｃｏ（コバルト）、Ｉｎ（インジウム）、Ｌｉ（リチウム）、Ｎ（窒素）から選ばれる少なくとも１種の元素Ａを含む酸化ハフニウムで形成される。
【０１８７】
本実施形態のメモリは、書き込み時には、ワード線とビット線でメモリセルを選択し、ワード線とビット線との間に電圧を印加することで、第１の誘電体膜２１２の分極方向を変化させる。読み出し時には、ビット線とワード線の間に流れる電流値で１／０を判定する。
【０１８８】
本実施形態において整流素子２０４を用いる場合、ワード線とビット線で選択したメモリセル以外に電流が流れることを阻止することが可能である。
【０１８９】
一方、本実施形態において整流素子２０４を用いない場合、第１、第２、第２の構成例の抵抗変化素子２０６そのものに整流機能を持たせる。このような構成にすることでメモリ構造を単純化することが可能となるため、大容量化により適した構成となる。
【０１９０】
本実施形態の半導体装置によれば、酸化ハフニウムで形成される強誘電体膜またはフェリ誘電体膜に元素Ａを添加することで、抗電界が低減される。したがって、低い動作電圧で動作し、低消費電力の半導体装置が実現できる。
【０１９１】
（第１０の実施形態）
本実施形態の半導体装置は、強誘電体またはフェロ誘電体を含むトンネル接合素子を用いた不揮発性半導体装置である点で、第２または第４の実施形態と異なっている。誘電体膜の構成については第２または第４の実施形態と同様である。したがって、第２または第４の実施形態と重複する内容については一部記述を省略する。
【０１９２】
図２８は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、強誘電体またはフェリ誘電体を含むトンネル接合素子を用いた不揮発性半導体装置である。
【０１９３】
本実施形態の半導体装置は、基板２００と、基板２００上に形成される下部配線２０２を備える。下部配線２０２上にはメモリ選択用の整流素子２０４を備える。整流素子２０４は、必ずしも必須の構成要素ではない。
【０１９４】
整流素子２０４の上に抵抗変化素子２０６が形成され、抵抗変化素子２０６の上には上部配線２０８が形成される。下部配線２０２および上部配線２０８は、ビット線またはワード線として機能する。本実施形態は、クロスポイント型のメモリセルを備える不揮発性半導体装置である。
【０１９５】
図２９は、本実施形態の抵抗変化素子の第１の構成例の模式断面図である。抵抗変化素子２０６は、下部電極２１０、下部電極上の第２の誘電体膜２１４、第２の誘電体膜２１４上の第１の誘電体膜２１２、第１の誘電体膜２１２上の上部電極２１６を備えている。
【０１９６】
なお、上部配線２０８が上部電極２１６を兼ねてもかまわない。また、下部配線２０２が下部電極２１０を兼ねてもかまわない。
【０１９７】
図３０は、本実施形態の抵抗変化素子の第２の構成例の模式断面図である。抵抗変化素子２０６は、下部電極２１０、下部電極上の第１の誘電体膜２１２、第１の誘電体膜２１２上の第２の誘電体膜２１４、第２の誘電体膜２１４上の上部電極２１６を備えている。
【０１９８】
なお、上部配線２０８が上部電極２１６を兼ねてもかまわない。また、下部配線２０２が下部電極２１０を兼ねてもかまわない。
【０１９９】
図３１は、本実施形態の抵抗変化素子の第３の構成例の模式断面図である。抵抗変化素子２０６は、下部電極２１０、下部電極上の第１の誘電体膜２１２、第１の誘電体膜２１２上の上部電極２１６を備えている。
【０２００】
上部電極２１６と下部電極２１０は、異なる材質の電気伝導体である。なお、上部配線２０８が上部電極２１６を兼ねてもかまわない。また、下部配線２０２が下部電極２１０を兼ねてもかまわない。
【０２０１】
第１、第２、第２の構成例において、下部電極２１０および上部電極２１６は、例えば、導電性の金属、金属化合物で形成される。例えば、下部電極２１０はＴｉＮ（窒化チタン）である。例えば、上部電極２１６はＴａ（タンタル）である。
【０２０２】
第１の誘電体膜２１２は、強誘電体膜またはフェリ誘電体膜である。第１の誘電体膜２１２には、膜厚方向に圧縮応力が印加される酸化ハフニウムで形成される。すなわち、図２８、２９、３０、３１で白矢印で示す方向に応力が印加されている。
【０２０３】
本実施形態のメモリは、書き込み時には、ワード線とビット線でメモリセルを選択し、ワード線とビット線との間に電圧を印加することで、第１の誘電体膜２１２の分極方向を変化させる。読み出し時には、ビット線とワード線の間に流れる電流値で１／０を判定する。
【０２０４】
本実施形態において整流素子２０４を用いる場合、ワード線とビット線で選択したメモリセル以外に電流が流れることを阻止することが可能である。
【０２０５】
一方、本実施形態において整流素子２０４を用いない場合、第１、第２、第２の構成例の抵抗変化素子２０６そのものに整流機能を持たせる。このような構成にすることでメモリ構造を単純化することが可能となるため、大容量化により適した構成となる。
【０２０６】
本実施形態の半導体装置によれば、酸化ハフニウムで形成される強誘電体膜またはフェリ誘電体膜に膜厚方向の圧縮応力を印加することで、抗電界が低減される。したがって、低い動作電圧で動作し、低消費電力の半導体装置が実現できる。
【０２０７】
本実施形態の半導体装置によれば、酸化ハフニウムで形成される強誘電体膜またはフェリ誘電体膜に膜厚方向の圧縮応力を印加することで、抗電界が低減される。したがって、低い動作電圧で動作し、低消費電力の半導体装置が実現できる。
【０２０８】
以上、実施形態では、抗電界が低く、酸化ハフニウムで形成される強誘電体膜またはフェリ誘電体膜を半導体装置に適用する場合を例に説明したが、同様の膜を、半導体装置以外の強誘電体膜またはフェリ誘電体膜を用いる装置に適用することも可能である。例えば、赤外線センサに適用することも可能である。
【０２０９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０２１０】
１０      半導体基板（第１の導電層）
１４      ゲート電極（第２の導電層）
２０      下部キャパシタ電極（第１の導電層）
２２      上部キャパシタ電極（第２の導電層）
３０      誘電体膜
６４      制御ゲート電極層（第２の導電層）
８０      半導体層（第１の導電層）
９０      下部電極（第１の導電層）
９２      上部電極（第２の導電層）
【図１】
2015015334.tif 000003
【図２】
2015015334.tif 000004
【図３】
2015015334.tif 000005
【図４】
2015015334.tif 000006
【図５】
2015015334.tif 000007
【図６】
2015015334.tif 000008
【図７】
2015015334.tif 000009
【図８】
2015015334.tif 000010
【図９】
2015015334.tif 000011
【図１０】
2015015334.tif 000012
【図１１】
2015015334.tif 000013
【図１２】
2015015334.tif 000014
【図１３】
2015015334.tif 000015
【図１４】
2015015334.tif 000016
【図１５】
2015015334.tif 000017
【図１６】
2015015334.tif 000018
【図１７】
2015015334.tif 000019
【図１８】
2015015334.tif 000020
【図１９】
2015015334.tif 000021
【図２０】
2015015334.tif 000022
【図２１】
2015015334.tif 000023
【図２２】
2015015334.tif 000024
【図２３】
2015015334.tif 000025
【図２４】
2015015334.tif 000026
【図２５】
2015015334.tif 000027
【図２６】
2015015334.tif 000028
【図２７】
2015015334.tif 000029
【図２８】
2015015334.tif 000030
【図２９】
2015015334.tif 000031
【図３０】
2015015334.tif 000032
【図３１】
2015015334.tif 000033