(57)【要約】      （修正有）【課題】電流コラプスの抑制とともにスイッチングロスの低減を図ることができる半導体装置を提供する。【解決手段】半導体装置１１０は、第１窒化物半導体層１０と、第２窒化物半導体層２０と、第１電極８１と、第２電極８２と、第１絶縁膜５１と、第１制御電極９１と、第２絶縁膜５２と、延出電極３０を含む。第２窒化物半導体層２０は、第１窒化物半導体層１０の上に設けられ第１窒化物半導体層１０のバンドギャップ以上のバンドギャップを有する。第１絶縁膜５１は、第２窒化物半導体層２０の上に設けられる。第１制御電極９１は、第１絶縁膜５１の上に設けられ、第１電極８１と第２電極８２との中間の位置よりも第１電極８１側に設けられる。延出電極３０は、第１制御電極９１の第１電極８１側の端部の位置に対応した電界強度が、第１延出部分３１の第１電極８１側の端部の位置に対応した電界強度と実質的に等しくなるように第２絶縁膜の上方に設けられる。【選択図】図１
2015056457.tif 000002
【特許請求の範囲】
【請求項１】
第１窒化物半導体層と、
前記第１窒化物半導体層の上に設けられ前記第１窒化物半導体層のバンドギャップ以上のバンドギャップを有する第２窒化物半導体層と、
前記第２窒化物半導体層の上に設けられた第１電極と、
前記第２窒化物半導体層の上に設けられ前記第１電極と離間して設けられた第２電極と、
前記第２窒化物半導体層の上に設けられた第１絶縁膜と、
前記第１絶縁膜の上に設けられ、前記第１電極と前記第２電極との中間の位置よりも前記第１電極側に設けられた第１制御電極と、
前記第１制御電極と前記第１電極との間、及び前記第１制御電極と前記第２電極との間に設けられた第２絶縁膜と、
前記第１制御電極から前記第１電極に向かう方向に第１の長さを有する第１部分を有し、前記第１制御電極の前記第１電極側の端部の電界強度が、前記第１部分の前記第１電極側の端部の電界強度と実質的に等しくなるように、前記第２絶縁膜の上方に設けられた導電体と、
を備えた半導体装置。
【請求項２】
前記第１制御電極と前記第２窒化物半導体層との間で構成される第１容量と、前記導電体と前記第２窒化物半導体層との間で構成される第２容量と、の合計は、前記第１容量の１．１倍以上１．４倍以下である請求項１記載の半導体装置。
【請求項３】
第１窒化物半導体層と、
前記第１窒化物半導体層の上に設けられ前記第１窒化物半導体層のバンドギャップ以上のバンドギャップを有する第２窒化物半導体層と、
前記第２窒化物半導体層の上に設けられた第１電極と、
前記第２窒化物半導体層の上に設けられ前記第１電極と離間して設けられた第２電極と、
前記第２窒化物半導体層の上に設けられた第１絶縁膜と、
前記第１絶縁膜の上に設けられ、前記第１電極と前記第２電極との中間の位置よりも前記第１電極側に設けられ、前記第２窒化物半導体層との間で第１容量を構成する第１制御電極と、
前記第１制御電極と前記第１電極との間、及び前記第１制御電極と前記第２電極との間に設けられた第２絶縁膜と、
前記第２絶縁膜の上に設けられ、前記第１制御電極から前記第１電極に向かう方向に第１の長さを有する第１部分を有し、前記第２窒化物半導体層との間で第２容量を構成し、前記第１容量と前記第２容量との合計が、前記第１容量の１．１倍以上１．４倍以下である導電体と、
を備えた半導体装置。
【請求項４】
前記導電体は、前記第１制御電極から前記第２電極に向かう方向に第２の長さを有する第２部分を有する請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記第２絶縁膜の膜厚は、１００ナノメートル以下である請求項１〜４のいずれか１つに記載の半導体装置。
【請求項６】
前記第１の長さは、２マイクロメートル以下である請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
前記第１の長さは、前記第２の長さよりも短い請求項４記載の半導体装置。
【請求項８】
前記第１窒化物半導体層は、ＡｌｗＧａ１−ｗ−ｘＩｎｘＮ（０≦ｗ＜１、０≦ｘ≦１、０≦ｗ+ｘ≦１）であり、
前記第２窒化物半導体層は、ＡｌｙＧａ１−ｙ−ｚＩｎｚＮ（０＜ｙ≦１、０≦ｚ＜１、０≦ｙ+ｚ≦１）である請求項１〜７のいずれか１つに記載の半導体装置。
【請求項９】
前記第１絶縁膜は、前記第１制御電極と前記第２絶縁膜との間に設けられた部分をさらに有する請求項１〜８のいずれか１つに記載の半導体装置。
【請求項１０】
前記第１絶縁膜は、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３よりなる群から選択された１つを含む請求項１〜９のいずれか１つに記載の半導体装置。
【請求項１１】
前記第２絶縁膜は、ＳｉＮ、ＳｉＯＮ及びＳｉＯ２よりなる群から選択された１つを含む請求項１〜１０のいずれか１つに記載の半導体装置。
【請求項１２】
基板をさらに備え、
前記第１窒化物半導体層は、前記基板の上に設けられた請求項１〜１１のいずれか１つに記載の半導体装置。
【請求項１３】
前記基板は、シリコン、サファイア、炭化シリコン、窒化ガリウム、窒化アルミニウム及び酸化ガリウムよりなる群から選択された１つを含む請求項１２記載の半導体装置。
【請求項１４】
前記基板と前記第１窒化物半導体層との間に設けられた中間層をさらに備えた請求項１２または１３に記載の半導体装置。
【請求項１５】
第１窒化物半導体層と、前記第１窒化物半導体層の上に設けられ前記第１窒化物半導体層のバンドギャップ以上のバンドギャップを有する第２窒化物半導体層と、前記第２窒化物半導体層の上に設けられた第１電極と、前記第２窒化物半導体層の上に設けられ前記第１電極と離間して設けられた第２電極と、前記第２窒化物半導体層の上に設けられた第１絶縁膜と、前記第１絶縁膜の上に設けられ、前記第１電極と前記第２電極との中間の位置よりも前記第１電極側に設けられた第１制御電極と、前記第１制御電極と前記第１電極との間、及び前記第１制御電極と前記第２電極との間に設けられた第２絶縁膜と、前記第１制御電極から前記第１電極に向かう方向に第１の長さを有する第１部分を有し、前記第１制御電極の前記第１電極側の端部の電界強度が、前記第１部分の前記第１電極側の端部の電界強度と実質的に等しくなるように、前記第２絶縁膜の上方に設けられた導電体と、を有する第１半導体装置と、
第１導電形の第１半導体領域と、前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、前記第１半導体領域の上に設けられ前記第２半導体領域と離間して設けられた第２導電形の第３半導体領域と、前記第２半導体領域と導通するとともに、前記第１制御電極と導通する第３電極と、前記第３半導体領域と導通するとともに、前記第１電極と導通する第４電極と、前記第１半導体領域の上に設けられた第３絶縁膜と、前記第３絶縁膜の上に設けられた第２制御電極と、を有する第２半導体装置と、
を備えた半導体装置。
【請求項１６】
前記第１制御電極と前記第２窒化物半導体層との間で構成される第１容量と、前記導電体と前記第２窒化物半導体層との間で構成される第２容量と、の合計は、前記第１容量の１．１倍以上１．４倍以下である請求項１５記載の半導体装置。
【請求項１７】
前記第１半導体領域は、シリコンを含み、
前記第２半導体領域は、シリコンを含み、
前記第３半導体領域は、シリコンを含む請求項１５または１６に記載の半導体装置。
【請求項１８】
第１窒化物半導体層と、前記第１窒化物半導体層の上に設けられ前記第１窒化物半導体層のバンドギャップ以上のバンドギャップを有する第２窒化物半導体層と、前記第２窒化物半導体層の上に設けられた第１電極と、前記第２窒化物半導体層の上に設けられ前記第１電極と離間して設けられた第２電極と、前記第２窒化物半導体層の上に設けられた第１絶縁膜と、前記第１絶縁膜の上に設けられ、前記第１電極と前記第２電極との中間の位置よりも前記第１電極側に設けられ、前記第２窒化物半導体層との間で第１容量を構成する第１制御電極と、前記第１制御電極と前記第１電極との間、及び前記第１制御電極と前記第２電極との間に設けられた第２絶縁膜と、前記第２絶縁膜の上に設けられ、前記第１制御電極から前記第１電極に向かう方向に第１の長さを有する第１部分を有し、前記第２窒化物半導体層との間で第２容量を構成し、前記第１容量と前記第２容量との合計が、前記第１容量の１．１倍以上１．４倍以下になる導電体と、を有する第１半導体装置と、
第１導電形の第１半導体領域と、前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、前記第１半導体領域の上に設けられ前記第２半導体領域と離間して設けられた第２導電形の第３半導体領域と、前記第２半導体領域と導通するとともに、前記第１制御電極と導通する第３電極と、前記第３半導体領域と導通するとともに、前記第１電極と導通する第４電極と、前記第１半導体領域の上に設けられた第３絶縁膜と、前記第３絶縁膜の上に設けられた第２制御電極と、を有する第２半導体装置と、
を備えた半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
窒化物半導体を用いた半導体装置では、高電界が印加されると電流が減少する電流コラプスという現象が起こり得る。この現象を回避するため、素子内部の電界を分散させるフィールドプレート電極構造が用いられる。一方、フィールドプレート電極構造によって寄生容量が増加し、スイッチングロスの増加を招く。窒化物半導体を用いた半導体装置においては、電流コラプスの抑制とともにスイッチングロスの低減を図ることが重要である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２４９８２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、電流コラプスの抑制とともにスイッチングロスの低減を図ることができる半導体装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１窒化物半導体層と、第２窒化物半導体層と、第１電極と、第２電極と、第１絶縁膜と、第１制御電極と、第２絶縁膜と、導電体と、を含む。
前記第２窒化物半導体層は、前記第１窒化物半導体層の上に設けられ前記第１窒化物半導体層のバンドギャップ以上のバンドギャップを有する。
前記第１電極は、前記第２窒化物半導体層の上に設けられる。
前記第２電極は、前記第２窒化物半導体層の上に設けられ前記第１電極と離間して設けられる。
前記第１絶縁膜は、前記第２窒化物半導体層の上に設けられる。
前記第１制御電極は、前記第１絶縁膜の上に設けられ、前記第１電極と前記第２電極との中間の位置よりも前記第１電極側に設けられる。
前記第２絶縁膜は、前記第１制御電極と前記第１電極との間、及び前記第１制御電極と前記第２電極との間に設けられる。
前記導電体は、第１部分を含む。
前記第１部分は、前記第１制御電極から前記第１電極に向かう方向に第１長さを有する。
前記導電体は、前記第１制御電極の前記第１電極側の端部の位置に対応した電界強度が、前記第１延出部分の前記第１電極側の端部の位置に対応した電界強度と実質的に等しくなるように前記第２絶縁膜の上方に設けられる。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の構成を例示する模式図である。
【図２】図２は、電界分布を例示する模式図である。
【図３】図３（ａ）及び（ｂ）は、容量の変化について例示する模式図である。
【図４】図４（ａ）〜図４（ｃ）は、半導体装置の製造方法を例示する模式的断面図である。
【図５】図５（ａ）〜図５（ｃ）は、半導体装置の製造方法を例示する模式的断面図である。
【図６】図６（ａ）及び（ｂ）は、第２の実施形態に係る半導体装置の構成を例示する模式図である。
【図７】図７（ａ）〜図７（ｃ）は、半導体装置の製造方法を例示する模式的断面図である。
【図８】図８（ａ）〜図８（ｃ）は、半導体装置の製造方法を例示する模式的断面図である。
【図９】図９は、第３の実施形態に係る半導体装置の構成を例示する回路図である。
【図１０】図１０は、第３の実施形態に係る半導体装置の構成を例示する模式的断面図である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態を図に基づき説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。なお、以下の説明では、一例として、第１導電形をｎ形、第２導電形をｐ形とした具体例を挙げる。
【０００８】
（第１の実施形態）
図１（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の構成を例示する模式図である。
図１（ａ）には、半導体装置１１０の模式的断面図が表される。図１（ａ）では、図１（ｂ）に示すＡ−Ａ線の模式的断面図が表される。図１（ｂ）には、半導体装置１１０の模式的平面図が表される。
【０００９】
図１（ａ）に表したように、半導体装置１１０は、第１窒化物半導体層１０と、第２窒化物半導体層２０と、第１電極８１と、第２電極８２と、第１絶縁膜５１と、第１制御電極９１と、第２絶縁膜５２と、延出電極３０と、を備える。半導体装置１１０は、窒化物半導体を用いた例えばＨＥＭＴ（High Electron Mobility Transistor）である。
【００１０】
半導体装置１１０は、基板１１をさらに備える。基板１１としては、例えばシリコン基板、サファイア基板、炭化シリコン基板、窒化ガリウム基板、窒化アルミニウム基板、酸化ガリウム基板が用いられる。基板１１は、ＳＯＩ（Silicon On Insulator）基板であってもよい。
【００１１】
第１窒化物半導体層１０は、基板１１の上に設けられる。基板１１と第１窒化物半導体層１０との間にはバッファ層１２が設けられていてもよい。バッファ層１２は、バッファ層１２の上に形成する窒化物半導体層の格子定数と、基板１１の格子定数との相違によって発生する歪みを緩和する層である。本実施形態では、バッファ層１２を備えた例を説明する。
【００１２】
第１窒化物半導体層１０は、バッファ層１２の上に設けられる。第１窒化物半導体層１０は、ＨＥＭＴの電子走行層である。第１窒化物半導体層１０としては、例えばノンドープのＡｌｗＧａ１−ｗ−ｘＩｎｘＮ（０≦ｗ＜１、０≦ｘ≦１、０≦ｗ+ｘ≦１）が用いられる。第１窒化物半導体層１０の厚さは、例えば０．１μｍ以上１０μｍ以下である。
【００１３】
第２窒化物半導体層２０は、第１窒化物半導体層１０の上に設けられる。本実施形態では、第１窒化物半導体層１０と第２窒化物半導体層２０とを結ぶ方向をＺ方向、Ｚ方向と直交する方向の１つをＸ方向、Ｚ方向及びＸ方向と直交する方向をＹ方向ということにする。また、Ｚ方向において、第１窒化物半導体層１０から第２窒化物半導体層２０へ向かう方向を上（上側）、その反対を下（下側）ということにする。
【００１４】
第２窒化物半導体層２０は、ＨＥＭＴの電子供給層である。第２窒化物半導体層２０のバンドギャップは、第１窒化物半導体層１０のバンドギャップ以上である。第２窒化物半導体層２０としては、例えばＡｌｙＧａ１−ｙ−ｚＩｎｚＮ（０＜ｙ≦１、０≦ｚ＜１、０≦ｙ+ｚ≦１）が用いられる。第２窒化物半導体層２０の厚さは、例えば１ナノメートル（ｎｍ）以上５０ｎｍ以下である。
【００１５】
バッファ層１２、第１窒化物半導体層１０及び第２窒化物半導体層２０は、基板１１の上に例えばエピタキシャル成長によって形成される。例えば、基板１１の上に、バッファ層１２、第１窒化物半導体層１０及び第２窒化物半導体層２０の順にエピタキシャル成長が行われる。
【００１６】
第１電極８１は、第２窒化物半導体層２０の上に設けられる。第１電極８１は、ＨＥＭＴの例えばソース電極である。第１電極８１は、複数本設けられていてもよい。複数本の第１電極８１は、例えばＸ方向にストライプ状に設けられる。第１電極８１には、取り出し電極８１１が接続される。取り出し電極８１１は、第１電極８１の上面から第２絶縁膜５２の上まで設けられる。
【００１７】
第２電極８２は、第２窒化物半導体層２０の上に設けられる。第２電極８２は、第１電極８１とＸ方向に離間して設けられる。第２電極８２は、ＨＥＭＴの例えばドレイン電極である。第２電極８２は、複数本設けられていてもよい。複数本の第２電極８２は、例えばＸ方向にストライプ状に設けられる。第２電極８２には、取り出し電極８２１が接続される。取り出し電極８２１は、第２電極８２の上面から第２絶縁膜５２の上まで設けられる。
【００１８】
第１絶縁膜５１は、第２窒化物半導体層２０の上に設けられる。第１絶縁膜５１は、ＨＥＭＴのゲート絶縁膜である。半導体装置１１０では、第１絶縁膜５１は、第１窒化物半導体層２０の上の第１電極８１と第２電極８２との間に設けられる。第１絶縁膜５１には、例えばＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＳｉＯＮが用いられる。
【００１９】
第１制御電極９１は、第１絶縁膜５１の上に設けられる。第１制御電極９１は、ＨＥＭＴのゲート電極である。第１制御電極９１は、第１電極８１と、第２電極８２との間に設けられる。第１制御電極９１は、複数本設けられていてもよ。複数本の第１制御電極９１は、例えばＸ方向にストライプ状に設けられる。第１制御電極９１は、第１電極８１及び第２電極８２のうち第１電極８１側に寄せて配置される。第１制御電極９１は、第２窒化物半導体層２０との間で第１容量Ｃ１を構成する。
【００２０】
第２絶縁膜５２は、第１制御電極９１と第１電極８１との間、及び第１制御電極９１と第２電極８２との間に設けられる。第２絶縁膜５２は、例えば層間絶縁膜である。第２絶縁膜５２には、例えばＳｉＮ、ＳｉＯＮ及びＳｉＯ２が用いられる。
【００２１】
延出電極３０は、第２絶縁膜５２の上に設けられる。延出電極３０は、導電体である。延出電極３０は、第２窒化物半導体層２０との間で第２容量Ｃ２を構成する。半導体装置１１０において、延出電極３０は、第１制御電極９１と導通する。延出電極３０は、第１延出部分（第１部分）３１を含む。延出電極３０は、第２延出部分（第２部分）３２を含んでいてもよい。
【００２２】
第１延出部分３１は、第１制御電極９１から第１電極８１に向かう方向（Ｘ方向）に延びる。第１延出部分３１は、例えばソース側フィールドプレート電極である。第２延出部分３２は、第１制御電極９１から第２電極８２に向かう方向（Ｘ方向）に延びる。第２延出部分３２は、例えばドレイン側フィールドプレート電極である。
【００２３】
図１（ｂ）に表したように、第１延出部分３１は、第１制御電極９１から第１電極８１に向かう方向に第１長さＬ１を有する。第１長さＬ１は、第１延出部分３１のうち、Ｚ方向にみて第１制御電極９１の第１電極８１側の端面９１ａから第１電極８１側に延びた部分の長さである。
【００２４】
図１（ｂ）に表したように、第２延出部分３２は、第１制御電極９１から第２電極８２に向かう方向に第２長さＬ２を有する。第２長さＬ２は、第２延出部分３２のうち、Ｚ方向にみて第１制御電極９１の第２電極８２側の端面９１ｂから第１電極８１側に延びた部分の長さである。
【００２５】
半導体装置１１０において、第１長さＬ１は、第２長さＬ２よりも短いことが望ましい。第１長さＬ１は、第１制御電極９１の第１電極８１側の端面９１ａと、第１電極８１の第１制御電極９１側の端面８１ａとのＸ方向の長さＬ１０の例えば１０％以上５０％以下が好ましい。
【００２６】
第２長さＬ２は、第１制御電極９１の第２電極８２側の端面９１ｂと、第２電極８２の第１制御電極９１側の端面８２ｂとのＸ方向の長さＬ２０の例えば１０％以上５０％以下が好ましい。また、半導体装置１１０では、Ｌ１０はＬ２０よりも短い。すなわち、第１制御電極９１は、Ｘ方向において第１電極８１と第２電極８２との中間の位置よりも第１電極８１側に寄せて設けられる。これにより、第１制御電極９１と第２電極８２との間に印加される電界を緩和して、耐圧の向上を図る。
【００２７】
半導体装置１１０では、第１窒化物半導体層１０と第２窒化物半導体層２０との間に形成されたポテンシャル量子井戸に自由電子が蓄積され、二次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）によるチャネル領域が形成される。第１制御電極９１に電圧を印加することで、二次元電子ガスの濃度が変化する。第２電極８２に正の電圧を印加した状態で、第１制御電極９１に印加する電圧を変化すると、この変化に応じたドレイン電流が得られる。
【００２８】
このような半導体装置１１０において、第１容量Ｃ１と第２容量Ｃ２との合計は、第１容量Ｃ１の１．１倍以上１．４倍以下になっている。例えば、半導体装置１１０では、このような第１容量Ｃ１と第２容量Ｃ２との関係を満たすようにするため、延出電極３０の第１延出部分３１の第１長さＬ１及び第２延出部分３２の第２長さＬ２が設定される。
【００２９】
第１容量Ｃ１と第２容量Ｃ２との合計は、第１容量Ｃ１の１．１倍以上１．４倍以下になっていると、フィールドプレート電極構造による電界緩和効果によって電流コラプスが抑制されるとともに、寄生容量の増加を抑制してスイッチングロスの低減が達成される。
【００３０】
図２は、電界分布を例示する模式図である。
図２には、第１制御電極９１と第１電極８１との間の電界分布ＦＤ１及びＦＤ２が表される。説明の便宜上、半導体装置１１０の模式的断面図に電界分布ＦＤ１及びＦＤ２が重ね合わされている。図２に表した電界分布ＦＤ１及びＦＤ２のそれぞれは、下側に延びるほど電界が強いことを示す。
【００３１】
電界分布ＦＤ１は、延出電極３０を備えていない半導体装置での電界分布の例である。電界分布ＦＤ１では、第１制御電極９１の第１電極８１側の端面９１ａの近傍に対応した位置において強い電界のピークｐ１が発生する。
【００３２】
電界分布ＦＤ２は、延出電極３０を備えた半導体装置１１０での電界分布の例である。電界分布ＦＤ２では、電界のピークｐ２及びｐ３を有する。電界のピークｐ２は、第１制御電極９１の第１電極８１側の端面９１ａの近傍に対応した位置に設けられる。電界のピークｐ３は、延出電極３０の第１延出部分３１の第１電極８１側の端面３１ａの近傍に対応した位置に設けられる。電界のピークｐ２及びｐ３は、電界のピークｐ１よりも低い。すなわち、延出電極３０を設けることで、電界分布が分散する。したがって、電界のピークが低減される。電界分布ＦＤ２において、ピークｐ２での電界強度は、ピークｐ３での電界強度と実質的に等しい。実質的に等しいには、全く同じ場合のほか、わずかな差を有する場合も含まれる。
【００３３】
延出電極３０を備えていない半導体装置では、第１制御電極９１に電圧ストレスを印加した場合でも電流コラプスが発生しうる。本実施形態のように、第１延出部分３１及び第２延出部分３２を含む延出電極３０を設けることで、延出電極３０と第１電極８１との間、及び延出電極３０と第２電極８２との間の容量が、延出電極３０を設けない場合に比べて増加する。これにより、電界分布を緩和して、電流コラプスの抑制を達成する。また、延出電極３０と第１電極８１との間、及び延出電極３０と第２電極８２との間の容量の増加によって、ＥＳＤ（Electro Static Discharge）耐量の増加が実現する。
【００３４】
ここで、延出電極３０のうち第２延出部分３２のみを有し、第１延出部分３１を有していないデバイス（以下、「参考デバイス」と言う。）の電流コラプスについて説明する。この参考デバイスにおいて、例えばゲート電極（第１制御電極９１相当）に−３０Ｖの電圧ストレスを２時間印加し続けると、参考デバイスのオン抵抗は、電圧ストレスを印加する前の１．４倍程度になる。
【００３５】
本実施形態のように、延出電極３０に第２延出部分３２のみならず第１延出部分３１も設けることで、電界分布の緩和によって電流コラプスの低減が達成される。
【００３６】
一方、延出電極３０に第１延出部分３１及び第２延出部分３２を設けると、参考デバイスよりも容量が増加してスイッチングロスの増加を招く。そこで、本願発明者らは、電流コラプスの低減とともにスイッチングロスの増加を抑制する構成を新たに見出した。
【００３７】
図３（ａ）及び（ｂ）は、容量の変化について例示する模式図である。
図３（ａ）には、第１長さＬ１と容量との関係が例示される。図３（ａ）に示す横軸は、第１長さＬ１（μｍ）を表し、縦軸は第１容量Ｃ１と第２容量Ｃ２との合計の容量（Ｆ／ｍ）を表している。図３（ａ）では、第２絶縁膜５２の４種類の膜厚（５０ｎｍ、１００ｎｍ、１５０ｎｍ及び２００ｎｍ）によるシミュレーション計算の結果Ｒ１、Ｒ２、Ｒ３及びＲ４が表される。このシミュレーション計算では、第２延出部分３２の第２長さＬ２は２μｍである。また、シミュレーション計算では、第２絶縁膜５２の誘電率を７、材料をＳｉＮ、平行平板を仮定して容量を計算している。容量の計算は、容量＝ε・Ｓ／ｄにより計算している。ここで、εは誘電率、Ｓは面積、ｄは誘電体膜の厚さである。
【００３８】
いずれの結果Ｒ１、Ｒ２、Ｒ３及びＲ４でも、第１延出部分３１の第１長さＬ１が長くなると、第１容量Ｃ１と第２容量Ｃ２との合計の容量が増加する。また、第２絶縁膜５２の膜厚が薄いと、第１容量Ｃ１と第２容量Ｃ２との合計の容量が増加する。
【００３９】
図３（ｂ）には、第２絶縁膜５２の膜厚と容量の比率との関係が例示される。図３（ｂ）に示す横軸は、第２絶縁膜５２の膜厚ｔ２（ｎｍ）を表し、縦軸は第１容量Ｃ１と第２容量Ｃ２との合計と、第１容量Ｃ１との比率（（Ｃ１＋Ｃ２）／Ｃ１）を表している。図３（ｂ）では、第１延出部分３１の４種類の第１長さＬ１（０．５μｍ、１μｍ、１．５μｍ及び２μｍ）によるシミュレーション計算の結果Ｒ１１、Ｒ１２、Ｒ１３及びＲ１４が表される。このシミュレーション計算では、第２延出部分３２の第２長さＬ２は２μｍである。
【００４０】
いずれの結果Ｒ１１、Ｒ１２、Ｒ１３及びＲ１４でも、第２絶縁膜５２の膜厚ｔ２が厚くなると、比率（（Ｃ１＋Ｃ２）／Ｃ１）が小さくなる。また、第１長さＬ１が長くなると、比率（（Ｃ１＋Ｃ２）／Ｃ１）が大きくなる。
【００４１】
半導体装置１１０では、容量の比率（（Ｃ１＋Ｃ２）／Ｃ１）を１．１倍以上１．４倍以下にすることで、電流コラプスの抑制によるオン抵抗の低減及び容量低減によるスイッチングロスの低下の両立を図る。
【００４２】
上記のように、参考デバイスのゲート電極に−３０Ｖの電圧ストレスを２時間印加し続けると、参考デバイスのオン抵抗は、電圧ストレスを印加する前の１．４倍程度になる。このオン抵抗の増加は、スイッチングロスの増加につながる。これに対し、オン抵抗の増加が全くなかったとしても、容量増加が１．４倍になった場合には、その増加に伴いスイッチングロスも増加する。そこで、本実施形態では、容量の比率（（Ｃ１＋Ｃ２）／Ｃ１）を１．４倍以下にする。
【００４３】
一方、参考デバイスのオン抵抗が１．４倍になった状態において、容量の比率は１．１倍になる。そこで、本実施形態では、容量の比率を１．１倍以上にする。
【００４４】
また、図３（ａ）及び（ｂ）に表したシミュレーション計算の結果より、第２絶縁膜５２の膜厚ｔ２は、１００ｎｍ以上が望ましい。また、第１延出部分３１の第１長さＬ１は、２μｍ以下が望ましい。
【００４５】
上記のように、参考デバイスのゲート電極に−３０Ｖの電圧ストレスを２時間印加し続けると、参考デバイスのオン抵抗は、電圧ストレスを印加する前の１．４倍程度になる。すなわち、第１長さＬ１が０ｎｍであった場合、上記電圧ストレスによって少なくともオン抵抗は１．４倍になる。このオン抵抗の増加は、スイッチングロスの増加につながる。これに対し、第１長さＬ１が０ｎｍよりも長いと、オン抵抗の増加がなくなると仮定した場合、第１長さＬ１により生じる寄生容量による容量増加を１．４倍以下にする必要がある。容量増加が１．４倍に相当する膜厚ｔ２は１００ｎｍである。したがって、膜厚ｔ２を１００ｎｍ以上であることが望ましい。
【００４６】
また、長さＬ１０＞第１長さＬ１という関係は常に成り立っている必要がある。一方で、長さＬ１０が長くなると、その分、オン抵抗の増加につながる。そこで、第１長さＬ１は２μｍ以下であることが望ましい。
【００４７】
次に、半導体装置１１０の製造方法について説明する。
図４（ａ）〜図５（ｃ）は、半導体装置の製造方法を例示する模式的断面図である。
図４（ａ）〜図５（ｃ）には、半導体装置１１０の製造方法が工程順に表される。
【００４８】
先ず、図４（ａ）に表したように、基板１１の上にバッファ層１２を形成する。バッファ層１２としては、例えばＡｌＮとＧａＮとを交互に数十層積層した積層構造が用いられる。
【００４９】
次に、バッファ層１２の上に、第１窒化物半導体層１０及び第２窒化物半導体層２０を順に積層する。これら層を構成する窒化物半導体層の形成方法としては、公知の有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法、分子線エピタキシ（ＭＢＥ：Molecular Beam Epitaxy）法などが使用される。
【００５０】
次に、第２窒化物半導体層２０の上に、第１絶縁膜５１を形成する。第１絶縁膜５１には、例えばＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３が用いられる。第１絶縁膜５１の成膜法としては、公知の化学気相成長（ＣＶＤ:Chemical Vapor Deposition）法などが用いられる。
【００５１】
次に、図４（ｂ）に表したように、第１電極８１、第２電極８２及び第１制御電極９１を形成する。先ず、第１絶縁膜５１の第１電極８１及び第２電極８２を形成する位置に開口を形成する。次に、この開口に第１電極８１及び第２電極８２を形成する。第１電極８１及び第２電極８２には、例えば積層金属であるＴｉ（下）／Ａｌ／Ｎｉ／Ａｕ（上）が用いられる。積層金属を形成した後は、アニール処理によってオーミック接触化する。
【００５２】
次に、第１絶縁膜５１の上に第１制御電極９１を形成する。第１制御電極９１には、例えば積層金属としてＮｉ（下）／Ａｕ（上）が用いられる。第１制御電極９１には、必要に応じて、Ｐｔ（下）／Ａｕ（上）やＴｉＮが用いられる。また、第１制御電極９１には、ＭｏＮ、Ｗ、ＷＮを用いてもよい。
【００５３】
次に、図４（ｃ）に表したように、第１電極８１、第２電極８２及び第１制御電極９１の上に第２絶縁膜５２を形成する。第２絶縁膜５２には、例えばＳｉＮ、ＳｉＯＮ及びＳｉＯ２のうち少なくともいずれかが用いられる。第２絶縁膜５２の成膜法としては、公知のＣＶＤ法などが用いられる。
【００５４】
次に、図５（ａ）に表したように、第２絶縁膜５２に開口ｈを形成する。開口ｈは、第１電極８１、第２電極８２及び第１制御電極９１のそれぞれの上に形成される。開口ｈの形成法としては、例えば公知のフォトリソグラフィ及びエッチングが用いられる。
【００５５】
次に、図５（ｂ）に表したように、第２絶縁膜５２の上、及び開口ｈ内に電極材料３００を形成する。電極材料３００には、例えばＴｉ（下）／Ｐｔ／Ａｕ（上）が用いられる。電極材料３００の形成法としては、例えば蒸着法が用いられる。
【００５６】
次に、図５（ｃ）に表したように、取り出し電極８１１、取り出し電極８２１及び延出電極３０を形成する。すなわち、取り出し電極８１１、取り出し電極８２１及び延出電極３０を形成するには、例えば、公知のフォトリソグラフィ及びエッチングによって電極材料３００の一部を除去する。電極材料３００の除去されずに残った部分が、取り出し電極８１１、取り出し電極８２１及び延出電極３０になる。第１延出部分３１の第１長さＬ１及び第２延出部分３２の第２長さＬ２は、電極材料３００のフォトリソグラフィ及びエッチングによって決まる。これにより、半導体装置１１０が完成する。
【００５７】
（第２の実施形態）
次に、第２の実施形態について説明する。
図６（ａ）及び（ｂ）は、第２の実施形態に係る半導体装置の構成を例示する模式図である。
図６（ａ）には、半導体装置１２０の模式的断面図が表される。図６（ａ）では、図６（ｂ）に示すＢ−Ｂ線の模式的断面図が表される。図６（ｂ）には、半導体装置１２０の模式的平面図が表される。
【００５８】
図６（ａ）に表したように、半導体装置１２０は、第１窒化物半導体層１０と、第２窒化物半導体層２０と、第１電極８１と、第２電極８２と、第１絶縁膜５１と、第１制御電極９１と、第２絶縁膜５２と、延出電極３０と、を備える。半導体装置１２０は、窒化物半導体を用いた例えばＨＥＭＴである。半導体装置１２０は、第１絶縁膜５１の構成において半導体装置１１０と相違する。
【００５９】
図６（ａ）に表したように、半導体装置１２０の第１絶縁膜５１は、第１部分５１ａと、第２部分５１ｂと、第３部分５１ｃと、を有する。第１部分５１ａは、第１制御電極９１と、第２窒化物半導体層２０との間に設けられる。第２部分５１ｂは、第１制御電極９１と、第２絶縁膜５２との間に設けられる。第３部分５１ｃは、第２絶縁膜５２の上に設けられる。半導体装置１２０は、第２絶縁膜５２に設けられた凹部５２ｈ（リセス領域）に第１制御電極９１が設けられたリセスゲート構造を有する。
【００６０】
半導体装置１２０の第１制御電極９１のように、リセスゲート構造を適用することで、ＥＳＤ耐量の増加が達成される。また、リセスゲート構造を適用しても相互コンダクタンスの変動がなく、電流コラプスに起因するオン抵抗の増加も発生しない。
【００６１】
さらに、半導体装置１２０では、半導体装置１１０と同様な延出電極３０が設けられる。延出電極３０の第１延出部分３１と第２絶縁膜５２との間には第１絶縁膜５１の第３部分５１ｃが設けられる。延出電極３０の第２延出部分３２と第２絶縁膜５２との間には第１絶縁膜５１の第３部分５１ｃが設けられる。
【００６２】
半導体装置１２０においても、半導体装置１１０と同様に、第１容量Ｃ１と第２容量Ｃ２との合計は、第１容量Ｃ１の１．１倍以上１．４倍以下になっている。例えば、半導体装置１２０では、このような第１容量Ｃ１と第２容量Ｃ２との関係を満たすようにするため、延出電極３０の第１延出部分３１の第１長さＬ１及び第２延出部分３２の第２長さＬ２が設定される。これにより、フィールドプレート電極構造による電界緩和効果によって電流コラプスが抑制されるとともに、寄生容量の増加を抑制してスイッチングロスの低減が達成される。
【００６３】
次に、半導体装置１２０の製造方法について説明する。
図７（ａ）〜図８（ｃ）は、半導体装置の製造方法を例示する模式的断面図である。
図７（ａ）〜図８（ｃ）には、半導体装置１２０の製造方法が工程順に表される。
【００６４】
先ず、図７（ａ）に表したように、基板１１の上にバッファ層１２を形成する。バッファ層１２としては、例えばＡｌＮとＧａＮとを交互に数十層積層した積層構造が用いられる。
【００６５】
次に、バッファ層１２の上に、第１窒化物半導体層１０及び第２窒化物半導体層２０を順に積層する。これら層を構成する窒化物半導体層の形成方法としては、公知のＭＯＣＶＤ法、ＭＢＥ法などが使用される。
【００６６】
次に、第２窒化物半導体層２０の上に、第２絶縁膜５２を形成する。第２絶縁膜５２には、例えばＳｉＮが用いられる。第２絶縁膜５２の成膜法としては、公知のＣＶＤ法などが用いられる。
【００６７】
次に、図７（ｂ）に表したように、第２絶縁膜５２の一部を除去し、凹部５２ｈを形成する。凹部５２ｈは、例えば、フォトリソグラフィ及びエッチングによって形成される。凹部５２ｈの底には第２窒化物半導体層２０が露出する。
【００６８】
次に、図７（ｃ）に表したように、第１絶縁膜５１を形成する。第１絶縁膜５１には、例えばＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３が用いられる。第１絶縁膜５１の成膜法としては、公知のＣＶＤ法などが用いられる。第１絶縁膜５１は、第２絶縁膜５２の上、及び凹部５２ｈの内壁に形成される。
【００６９】
次に、図８（ａ）に表したように、第１絶縁膜５１の一部、及び第２絶縁膜５２の一部を除去する。除去される部分は、第１電極８１及び第２電極８２を形成する部分である。
【００７０】
次に、図８（ｂ）に表したように、第１絶縁膜５１及び第２絶縁膜５２の上に電極材料３００を形成する。電極材料３００には、例えばＴｉ（下）／Ｐｔ／Ａｕ（上）が用いられる。電極材料３００の形成法としては、例えば蒸着法が用いられる。
【００７１】
次に、図８（ｃ）に表したように、第１電極８１、第２電極８２及び延出電極３０を形成する。すなわち、第１電極８１、第２電極８２及び延出電極３０を形成するには、例えば、公知のフォトリソグラフィ及びエッチングによって電極材料３００の一部を除去する。電極材料３００の除去されずに残った部分が、第１電極８１、第２電極８２及び延出電極３０になる。第１延出部分３１の第１長さＬ１及び第２延出部分３２の第２長さＬ２は、電極材料３００のフォトリソグラフィ及びエッチングによって決まる。これにより、半導体装置１２０が完成する。
【００７２】
（第３の実施形態）
次に、第３の実施形態について説明する。
図９は、第３の実施形態に係る半導体装置の構成を例示する回路図である。
図１０は、第３の実施形態に係る半導体装置の構成を例示する模式的断面図である。
図１０には、第１半導体装置１００及び第２半導体装置２００の模式的断面図が表される。なお、図１０には、説明の便宜上、第１半導体装置１００と第２半導体装置２００との間の配線も示される。
【００７３】
図９に表したように、半導体装置２１０は、第１半導体装置１００と、第２半導体装置２００と、を備える。第１半導体装置１００は、先に説明した半導体装置１１０及び１２０の少なくとも１つである。第１半導体装置１００は第２半導体装置２００とカスコード接続される。半導体装置２１０は、第１半導体装置１００及び第２半導体装置２００を組み合わせた三端子素子（トランジスタ）である。
【００７４】
第１半導体装置１００及び第２半導体装置２００のそれぞれは、例えばチップ状の部品である。第１半導体装置１００及び第２半導体装置２００は、樹脂等のパッケージ２７０によって封止される。パッケージ２７０の内側から外側に向けて、複数のリード（図示せず）が設けられる。複数のリードは、トランジスタの３端子（例えば、ソースＳ、ドレインＤ及びゲートＧ）に対応する。
【００７５】
図１０に表したように、第１半導体装置１００は、第１窒化物半導体層１０と、第２窒化物半導体層２０と、第１電極８１と、第２電極８２と、第１絶縁膜５１と、第１制御電極９１と、第２絶縁膜５２と、延出電極３０と、を備える。第１半導体装置１００には、図１（ａ）及び（ｂ）に表した半導体装置１１０が適用される。なお、第１半導体装置１００には、図６（ａ）及び（ｂ）に半導体装置１２０を適用してもよい。
【００７６】
第２半導体装置２００は、第１半導体領域１０１と、第２半導体領域２０１と、第３半導体領域３０１と、第３電極８３と、第４電極８４と、第３絶縁膜５３と、第２制御電極９２と、を備える。第２半導体装置２００は、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。
【００７７】
第１半導体領域１０１の導電形は第１導電形である。第１半導体領域１０１は、例えばＳｉを含む。第１半導体領域１０１は、基板１１１の上に設けられる。なお、基板１１１は、第１半導体装置１００の基板１０と共通でもよい。
【００７８】
第２半導体領域２０１は、第１半導体領域１０１の上に設けられる。第２半導体領域２０１の導電形は第２導電形である。第２半導体領域２０１は、例えばＳｉを含む。第３半導体領域３０１は、第１半導体領域１０１の上に設けられる。第３半導体領域３０１は、第２半導体領域２０１と離間して設けられる。第３半導体領域３０１の導電形は第２導電形である。第３半導体領域３０１は、例えばＳｉを含む。
【００７９】
第２半導体領域２０１は、ＭＯＳＦＥＴの例えばソース領域である。第３電極８３は、第２半導体領域２０１と導通する。第３電極８３は、ＭＯＳＦＥＴの例えばソース電極である。
【００８０】
第３半導体領域３０１は、ＭＯＳＦＥＴの例えばドレイン領域である。第４電極８４は、第３半導体領域３０１と導通する。第４電極８４は、ＭＯＳＦＥＴの例えばドレイン電極である。
【００８１】
第２半導体装置２００の第３電極８３は、第１半導体装置１００の第１制御電極９１と導通する。第２半導体装置２００の第４電極８４は、第１半導体装置１００の第１電極８１と導通する。これにより、第１半導体装置１００は、第２半導体装置２００とカスコード接続される。
【００８２】
半導体装置２１０において、第２半導体装置２００の第２制御電極９２はトランジスタのゲート電極Ｇとなる。半導体装置２１０において、第１半導体装置１００の第１制御電極９１及び第２半導体装置２００の第３電極８３はトランジスタのソース電極Ｓとなる。半導体装置２１０において、第１半導体装置１００の第２電極８２はトランジスタのドレイン電極Ｄとなる。
【００８３】
例えば、第１半導体装置１００がノーマリオンのトランジスタである場合でも、このようなカスコード接続によって半導体装置２１０はノーマリオフのトランジスタとして機能する。
【００８４】
次に、半導体装置２１０の動作について説明する。
ドレイン電極Ｄに、ソース電極Ｓに対して正の電圧が印加された状態で、ゲート電極Ｇに第２半導体装置２００の閾値以上の電圧が印加されると、第２半導体装置２００がオン状態になる。ドレイン電極Ｄの電位は第１半導体装置１００の第１制御電極９１の電位と等しい。したがって、第２半導体装置２００がオン状態のときは、第１半導体装置１００もオン状態になる。これにより、半導体装置２１０のドレイン電極Ｄからソース電極Ｓへ電流が流れる。
【００８５】
一方、ゲート電極Ｇに印加される電圧が第２半導体装置２００の閾値よりも小さいと、第２半導体装置２００がオフ状態になる。この際、第１半導体装置１００がオン状態であっても、第２半導体装置２００のオフ状態によって、ドレイン電極Ｄからソース電極Ｓへ流れる電流が遮断される。
【００８６】
半導体装置２１０においては、ドレイン電極Ｄに印加される電圧が、第１半導体装置１００の第１制御電極９１に印加される電圧ストレスになる。第１半導体装置１００として、半導体装置１１０や半導体装置１２０を適用することで、第１制御電極９１に印加される電圧ストレスに対して電流コラプスの低減が達成される。また、第１半導体装置１００として、半導体装置１１０や半導体装置１２０を適用することで、スイッチングロスの増加が抑制される。
【００８７】
以上説明したように、実施形態に係る半導体装置によれば、電流コラプスの抑制とともにスイッチングロスの低減を図ることができる。
【００８８】
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
【００８９】
また、本明細書において「窒化物半導体」とは、ＢαＩｎβＡｌγＧａ１−α−β−γＮ（０≦α≦１，０≦β≦１，０≦γ≦１，α＋β＋γ≦１）なる化学式において組成比α、β及びγをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【００９０】
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
【００９１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９２】
１０…第１窒化物半導体層、１１…基板、１２…バッファ層、２０…第２窒化物半導体層、３０…延出電極、３１…第１延出部分、３２…第２延出部分、５１…第１絶縁膜、５１ａ…第１部分、５１ｂ…第２部分、５１ｃ…第３部分、５２…第２絶縁膜、５２ｈ…凹部、５３…第３絶縁膜、８１…第１電極、８２…第２電極、８３…第３電極、８４…第４電極、９１…第１制御電極、９２…第２制御電極、１００…第１半導体装置、１０１…第１半導体領域、１１０，１２０，２１０…半導体装置、２００…第２半導体装置、２０１…第２半導体領域、３０１…第３半導体領域
【図１】
2015056457.tif 000003
【図２】
2015056457.tif 000004
【図３】
2015056457.tif 000005
【図４】
2015056457.tif 000006
【図５】
2015056457.tif 000007
【図６】
2015056457.tif 000008
【図７】
2015056457.tif 000009
【図８】
2015056457.tif 000010
【図９】
2015056457.tif 000011
【図１０】
2015056457.tif 000012