(57)【要約】【課題】ダイシングラインの幅を広げることなく、切断の容易度を高めた半導体ウエハを実現する。【解決手段】半導体ウエハ１００には、隣り合う２つの半導体装置２１を分離するダイシングライン２が設けられている。ダイシングライン２内には、ダイシング領域１０が設けられている。テスト素子１６には、アルミニウム膜７ａで構成されている電極１１が電気的に接続されている。電極１１は、ダイシングライン２内においてダイシング領域１０を跨ぐように形成されている。ダイシング領域１０内のアルミニウム膜７ａの厚さは、半導体装置２１に含まれるアルミニウム膜７ｂの厚さより小さい。【選択図】図２
2015046455.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体装置と、該半導体装置の検査のために電気的特性が測定されるテスト素子とが形成された、前記複数の半導体装置を個片化するためのダイシングの対象となる半導体ウエハであって、
前記半導体ウエハには、前記複数の半導体装置に含まれる隣り合う２つの半導体装置を分離する領域であるダイシングラインが設けられており、
前記ダイシングライン内には、前記半導体ウエハを切断するためのダイシング領域が設けられており、
前記テスト素子には、前記電気的特性の測定のための電極が電気的に接続されており、
前記電極は、前記ダイシングライン内において前記ダイシング領域を跨ぐように形成されており、
前記電極は、第１導電部で構成されており、
各前記半導体装置は、前記半導体ウエハの上方において上部が露出している第２導電部を含み、
前記第１導電部の上部は、前記第２導電部の上部の材料と同じ材料で構成されており、
前記ダイシング領域内の前記第１導電部の厚さは、前記第２導電部の厚さより小さい
半導体ウエハ。
【請求項２】
前記第１導電部には、複数の開口部が形成されている
請求項１に記載の半導体ウエハ。
【請求項３】
前記テスト素子は、前記電気的特性の測定のために使用される配線を含み、
前記配線は、前記ダイシングラインのうち、前記ダイシング領域以外の領域に形成されている
請求項１または２に記載の半導体ウエハ。
【請求項４】
前記第２導電部は、上部金属膜と、該上部金属膜の下に形成され、かつ、該上部金属膜より厚さが小さい下部金属膜とで構成されており、
前記ダイシング領域内の前記第１導電部は、前記下部金属膜で構成されている
請求項１〜３のいずれか１項に記載の半導体ウエハ。
【請求項５】
前記第２導電部は、上部金属膜と、該上部金属膜の下に形成され、かつ、該上部金属膜より厚さが大きい下部金属膜とで構成されており、
前記ダイシング領域内の前記第１導電部は、前記上部金属膜で構成されている
請求項１〜３のいずれか１項に記載の半導体ウエハ。
【請求項６】
前記ダイシング領域内の前記第１導電部の少なくとも一部は、導電性の半導体膜で構成されている
請求項１または２に記載の半導体ウエハ。
【請求項７】
前記テスト素子は、前記電気的特性の測定のために使用される配線を含み、
前記配線は、前記ダイシングラインのうち、前記ダイシング領域以外の領域に形成されている
請求項６に記載の半導体ウエハ。
【請求項８】
前記ダイシング領域内の前記第１導電部の上部は、半導体と金属とが合成された層である合金層で構成されている
請求項６または７に記載の半導体ウエハ。
【請求項９】
前記第２導電部は、上部金属膜と、該上部金属膜の下に形成され、かつ、該上部金属膜より厚さが小さい下部金属膜とで構成されており、
前記ダイシング領域内の前記第１導電部の上部は、前記下部金属膜で構成されている
請求項６または７に記載の半導体ウエハ。
【請求項１０】
電極を含む複数の半導体装置と、該半導体装置の検査のために電気的特性が測定されるテスト素子とが形成された、前記複数の半導体装置を個片化するためのダイシングの対象となる半導体ウエハの製造方法であって、
前記半導体ウエハには、前記複数の半導体装置に含まれる隣り合う２つの半導体装置を分離する領域であるダイシングラインが設けられており、
前記ダイシングライン内には、前記半導体ウエハを切断するためのダイシング領域が設けられており、
前記テスト素子に電気的に接続される、前記電気的特性の測定のための測定電極を形成するための第１電極形成領域と、各半導体装置に含まれる前記電極を形成するための第２電極形成領域とに金属膜を形成する工程と、
前記金属膜上にレジストパターンを形成する工程と、
前記第１電極形成領域の前記金属膜である第１導電部と、前記第２電極形成領域の前記金属膜である第２導電部とが形成され、かつ、前記ダイシング領域内の前記第１導電部の厚さが前記第２導電部の厚さより小さくなるように、前記レジストパターンを使用して、前記金属膜を形成する工程で形成された前記金属膜をエッチングする工程と、
前記レジストパターンを除去する工程と、を含み、
前記金属膜をエッチングする工程では、さらに、前記第１導電部の上部が、前記第２導電部の上部の材料と同じ材料で構成されるように前記金属膜をエッチングする
半導体ウエハの製造方法。
【請求項１１】
前記レジストパターンを形成する工程で形成される該レジストパターンは、前記ダイシング領域内の前記第１導電部を露出させるための複数の開口部を有する
請求項１０に記載の半導体ウエハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウエハの構造及び製造方法に関し、特に、半導体ウエハを個々のチップに分割するためのダイシング領域の構造と、当該半導体ウエハの製造方法に関する。
【背景技術】
【０００２】
ＳｉＣ（炭化珪素）半導体素子を用いた半導体装置は、Ｓｉ（シリコン）半導体素子で形成したものと比較して、高電圧および大電流での動作、高温動作に優れている。そのため、ＳｉＣ半導体素子を用いた半導体装置は、次世代の電力用半導体装置として開発が進められている。ＳｉＣ半導体素子はＳｉ半導体素子よりも、大電流での動作、高温動作に優れているが、半導体ウエハを個々の半導体チップ（半導体装置）に分割するダイシング処理はＳｉ半導体素子に比べて困難になる。
【０００３】
通常のブレードダイシングでは、ダイヤモンド粒を錬りこんだ円盤状のダイシングブレードを高速で回転させて、半導体ウエハを切断して個々の半導体チップに分割する。チップ分割領域であるダイシングライン内の一部は、ダイシングブレードの幅だけ削られる。本明細書において、ダイシングラインとは、半導体ウエハ上に形成された隣り合う２つの半導体装置（半導体チップ）を分離する領域である。
【０００４】
ダイシングライン上には、マスク合わせパターン、各種のモニタパターン、特性テストパターン等であるＴＥＧ（Test Element Group）などが配置されている。ダイシングでは、それらのパターンごと切断される。当該ＴＥＧは、複数のテスト素子、当該テスト素子に接続される電極等により構成される。
【０００５】
ダイシングブレードはダイヤモンド粒を練りこんだ数十μｍ厚の薄い刃で構成される。なお、ＳｉＣ半導体素子は、ダイヤモンドに次ぐ硬度を持つ。そのため、ＳｉＣ半導体素子は、Ｓｉ半導体素子に比べて切断は難しい。また、ＳｉＣ半導体素子は、ダイシングブレードの組成をＳｉＣ半導体素子用に調整する必要がある。さらに、ダイシングライン上のＴＥＧなどの各種パターンは、ＳｉＣ半導体素子とは機械的強度が異なる材料で構成されている。そのため、同じダイシングブレードにより、ＴＥＧなどの各種パターンを、ＳｉＣ半導体素子とともに同時に切断することは困難である。
【０００６】
さらに、電力用半導体装置に使用されるＳｉＣ半導体素子の電極の金属層は、大電流に対応するために、通常の半導体素子のものに比べて数μｍ以上の厚い膜が使用される。そのため、ＳｉＣ半導体素子の電極の金属層は、各種パターンの影響をより受けやすい構造になっている。
【０００７】
ダイシング方法には、レーザー光で半導体ウエハを溶融切断するレーザーダイシングがある。レーザーダイシングには、半導体ウエハの表面から当該半導体ウエハを溶融切断する方法がある。また、レーザーダイシングには、半導体ウエハ内部に溶融層を形成して、その溶融層を起点として、当該半導体ウエハをブレーク分離する方法がある。
【０００８】
レーザーダイシングにおいても、半導体ウエハの表面に設けられたＴＥＧなどを同時に切断するように条件を調整することは可能である。しかしながら、レーザーダイシングでは、パターン（ＴＥＧ）がない部分ではレーザー光の入り方が変わる。そのため、パターンの有無により切断の状況が変化する。これにより、チッピングなどの不良の原因となる。また、ＳｉＣ半導体素子はＳｉ半導体素子に比べて溶融しにくい。そのため、レーザーダイシングにおいて、半導体ウエハの表面のパターン（ＴＥＧ）の影響はさらに大きくなる。
【０００９】
ブレードダイシングで使用されるブレード（ダイシングブレード）に練りこまれたダイヤモンド粒で半導体ウエハは切断される。なお、半導体ウエハの切断時にブレードも適度に消耗する。そのため、絶えず新しいダイヤモンド粒がブレードの表面に出るように、ブレードの組成、ブレードの回転数、半導体ウエハの送り速度等は、半導体ウエハに含まれる半導体材料に合わせて調整される。
【００１０】
しかしながら、半導体ウエハの切断される部分である切断部に、半導体ウエハに含まれる半導体材料とは異なる材料が存在する場合、ブレードの刃（切削部）に目詰まりが発生して、半導体ウエハが切断できなくなる。これにより、半導体ウエハに異常な圧力がかかり、クラック、チッピング等が発生しやすくなる。特に、ＴＥＧ内のテスト素子の電極が金属膜で構成される場合、ブレードの目詰まりの発生の原因になる。
【００１１】
従来の半導体ウエハでは、ダイシングライン上のＴＥＧには、半導体装置に含まれる半導体素子の電気特性の測定のために、金属膜で構成される電極（パッド）が配置されている。ダイシングライン上に配置された、ＴＥＧ内のテスト素子の電極も同時に切断すると、ブレードの目詰まりにより、クラック、チッピングが発生して、半導体素子（デバイス）の電気特性不良、機械強度の低下の原因となり、歩留り、信頼性等が低下する。そのため、半導体装置のコストを上げる原因となっていた。
【００１２】
上記問題を解決するために、例えば、特許文献１では、テスト用のパッド（電極）をダイシングライン（切断領域）の片側に寄せて配置する技術（以下、関連技術Ａという）が開示されている。具体的には、関連技術Ａでは、ダイシングラインに含まれる、半導体ウエハを切断するための切断線に、テスト用のパッドを配置しないようにする。
【００１３】
また、特許文献２では、テスト用のパッドを、半導体装置間の領域（ダイシングライン）のうち、半導体ウエハを切断するための切断領域以外の領域に寄せて配置する技術（以下、関連技術Ｂという）が開示されている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】国際公開第２００７／０５５０１０号パンフレット
【特許文献２】特開２００４−２２１２８６号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、関連技術Ａ，Ｂでは、以下の問題がある。具体的には、テスト用のパッドを、ダイシングラインの片側に寄せて配置するため、ダイシングラインの幅を広くする構成としなければならない。この構成では、１枚の半導体ウエハから取得可能な半導体装置（半導体チップ）の数が減ってしまう。その結果、半導体装置のコストが上昇する。そのため、半導体装置のコストの上昇を抑えるためには、ダイシングラインの幅を広げる必要のない構成が必要となる。
【００１６】
本発明は、このような問題を解決するためになされたものであり、ダイシングラインの幅を広げることなく、切断の容易度を高めた半導体ウエハ等を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、本発明の一態様に係る半導体ウエハは、複数の半導体装置と、該半導体装置の検査のために電気的特性が測定されるテスト素子とが形成された、前記複数の半導体装置を個片化するためのダイシングの対象となる半導体ウエハである。前記半導体ウエハには、前記複数の半導体装置に含まれる隣り合う２つの半導体装置を分離する領域であるダイシングラインが設けられており、前記ダイシングライン内には、前記半導体ウエハを切断するためのダイシング領域が設けられており、前記テスト素子には、前記電気的特性の測定のための電極が電気的に接続されており、前記電極は、前記ダイシングライン内において前記ダイシング領域を跨ぐように形成されており、前記電極は、第１導電部で構成されており、各前記半導体装置は、前記半導体ウエハの上方において上部が露出している第２導電部を含み、前記第１導電部の上部は、前記第２導電部の上部の材料と同じ材料で構成されており、前記ダイシング領域内の前記第１導電部の厚さは、前記第２導電部の厚さより小さい。
【発明の効果】
【００１８】
本発明によれば、前記半導体ウエハには、隣り合う２つの半導体装置を分離するダイシングラインが設けられている。前記ダイシングライン内には、ダイシング領域が設けられている。前記テスト素子には、第１導電部で構成されている電極が電気的に接続されている。前記電極は、前記ダイシングライン内において前記ダイシング領域を跨ぐように形成されている。前記ダイシング領域内の前記第１導電部の厚さは、前記半導体装置に含まれる前記第２導電部の厚さより小さい。
【００１９】
これにより、従来のように、電極をダイシングラインの片側に寄せて配置する必要がない。したがって、ダイシングラインの幅を広げることなく、切断の容易度を高めた半導体ウエハを実現することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態１に係る半導体ウエハの平面図である。
【図２】本発明の実施の形態１に係る半導体ウエハの製造工程を説明するための断面図である。
【図３】本発明の実施の形態１に係る半導体ウエハの一部の拡大図である。
【図４】テスト素子の断面図である。
【図５】電極形成領域に形成されたレジストパターンの平面図である。
【図６】異方性エッチング加工がおこなわれた場合の半導体ウエハの概略断面図を示す図である。
【図７】本発明の実施の形態３に係る、半導体ウエハの製造方法を説明するための断面図である。
【図８】本発明の実施の形態３の変形構成に係る半導体ウエハの断面図である。
【図９】本発明の実施の形態４に係る、半導体ウエハの製造方法を説明するための断面図である。
【図１０】本発明の実施の形態４の変形構成に係る半導体ウエハの断面図である。
【図１１】本発明の実施の形態５に係る半導体ウエハの構成を示す図である。
【図１２】本発明の実施の形態６に係る、半導体ウエハの製造方法を説明するための断面図である。
【図１３】本発明の実施の形態７に係る半導体ウエハの構成を示す断面図である。
【発明を実施するための形態】
【００２１】
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の構成要素には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明を省略する場合がある。
【００２２】
なお、実施の形態において例示される各構成要素の寸法、材質、形状、それらの相対配置などは、本発明が適用される装置の構成や各種条件により適宜変更されるものであり、本発明はそれらの例示に限定されるものではない。また、各図における各構成要素の寸法は、実際の寸法と異なる場合がある。
【００２３】
＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体ウエハ１００の平面図である。具体的には、図１は、円盤状の半導体ウエハ１００の一部の拡大図である。半導体ウエハ１００は、ダイシングの対象となる半導体ウエハである。なお、図１では、簡略化のため、細い構成の一部は示していない。
【００２４】
図１において、Ｘ，Ｙ，Ｚ方向の各々は、互いに直交する。以下の図に示されるＸ，Ｙ，Ｚ方向の各々も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向（−Ｘ方向）とを含む方向をＸ軸方向ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向（−Ｙ方向）とを含む方向をＹ軸方向ともいう。また、以下においては、Ｚ方向と、当該Ｚ方向の反対の方向（−Ｚ方向）とを含む方向をＺ軸方向ともいう。
【００２５】
図２は、本発明の実施の形態１に係る半導体ウエハ１００の製造工程を説明するための断面図である。具体的には、図２は、図１のＡ１−Ａ２線に沿った、半導体ウエハ１００の一部の製造工程を示す断面図である。図２（ａ）および図２（ｂ）は、半導体ウエハ１００の製造工程の途中を示す断面図である。図２（ｃ）は、製造された半導体ウエハ１００の断面図である。
【００２６】
図１および図２（ｃ）を参照して、半導体ウエハ１００は、ウエハ基板１Ｎと、複数の半導体装置２１を含む。複数の半導体装置２１は、半導体ウエハ１００に形成される。半導体ウエハ１００に対し、当該半導体ウエハ１００に形成された複数の半導体装置２１を個片化（分割）するためのダイシングが行われる。すなわち、複数の半導体装置２１の各々は、半導体ウエハ１００がダイシングされることにより、互いに分割（分離）される半導体チップである。複数の半導体装置２１は、行列状に配置される。
【００２７】
図１は、一例として、半導体ウエハ１００に含まれる複数の半導体装置２１のうちの４個の半導体装置２１を示す。以下においては、４個の半導体装置２１を、それぞれ、半導体装置２１ａ，２１ｂ，２１ｃ，２１ｄともいう。
【００２８】
なお、各半導体装置２１は、電極１２を含む。図１では、図の簡略化のために、半導体装置２１ａ内のみ電極１２を示している。電極１２は、半導体ウエハ１００の上方において当該電極１２の上部が露出している。電極１２は、金属膜で構成される。電極１２は、一例として、アルミニウム膜７で構成されている。すなわち、電極１２を構成する金属膜（アルミニウム膜７）は、半導体ウエハ１００の上方において当該金属膜の上部が露出している。
【００２９】
再び、図１および図２（ｃ）を参照して、ウエハ基板１Ｎは、半導体装置、電極等が形成されていないシリコンウエハである。ウエハ基板１Ｎは、一例として、ＳｉＣで構成されるＳｉＣウエハ基板である。
【００３０】
ウエハ基板１Ｎ上には、絶縁膜６が形成されている。絶縁膜６は、例えば、酸化珪素膜からなる。絶縁膜６の厚さは、例えば、１μｍである。絶縁膜６上には、アルミニウム膜７が形成されている。
【００３１】
ウエハ基板１Ｎには、複数のダイシングライン２が設けられている。すなわち、半導体ウエハ１００には、複数のダイシングライン２が設けられている。ダイシングライン２は、半導体ウエハ１００に含まれる複数の半導体装置２１に含まれる各隣り合う２つの半導体装置２１を分離する領域である。
【００３２】
具体的には、複数のダイシングライン２の一部は、Ｘ軸方向に沿って設けられる。例えば、ダイシングライン２は、半導体装置２１ａと半導体装置２１ｄとを分離するように、半導体装置２１ａと半導体装置２１ｄとの間の領域に設けられている。また、複数のダイシングライン２の他の一部は、Ｙ軸方向に沿って設けられる。例えば、ダイシングライン２は、半導体装置２１ｃと半導体装置２１ｄとを分離するように、半導体装置２１ｃと半導体装置２１ｄとの間の領域に設けられている。
【００３３】
各ダイシングライン２内には、ダイシング領域１０が設けられている。ダイシング領域１０とは、ダイシングにより、半導体ウエハ１００を切断するための領域である。例えば、ブレードダイシングにおいて、厚さが５０μｍのブレードで、半導体ウエハ１００を切断した場合、ダイシング領域１０の幅は５０μｍ程度になる。
【００３４】
なお、レーザーダイシングでは、レーザー光で溶融するので、レーザー光の直径よりも切断される部分は大きな領域になる。しかしながら、ブレードダイシングよりはダイシング領域１０の幅を狭くできる。特に、ステルスダイシングでは、ダイシング領域１０の幅は数μｍ以下にすることができる。ステルスダイシングとは、半導体内に溶融改質層を形成してチップを分割するダイシングである。なお、ステルスダイシングについては、例えば、特開２００４−２２１２８６号公報に記載がある。
【００３５】
ダイシングライン２には、ＴＥＧ領域３と、プロセスモニターパターン４と、マスク合わせマーク５と、複数の電極１１と、複数の後述するテスト素子１６とが形成される。なお、図１では、図の簡略化のために、３つの電極１１のみを示している。
【００３６】
ＴＥＧ領域３は、ＴＥＧが配置されている領域である。ＴＥＧは、一例として、複数の後述するテスト素子１６から構成される。図１では、ＴＥＧ領域３は、複数の電極１１を含む領域に形成されていることを示すが、これに限定されない。ＴＥＧ領域３は、例えば、隣接する２つの電極１１の間に配置されてもよい。
【００３７】
図３は、本発明の実施の形態１に係る半導体ウエハ１００の一部の拡大図である。具体的には、図３は、図１に示される３つの電極１１のうちの２つの電極１１を拡大して示す図である。以下においては、図３に示される２つの電極１１を、それぞれ、電極１１ａ，１１ｂとも表記する。
【００３８】
なお、図３に示される構成は、ＴＥＧ領域３内に設けられる。詳細は後述するが、本実施の形態の電極１１は、アルミニウム膜７で構成されている。アルミニウム膜７は、導電性を有する導電部である。
【００３９】
図３を参照して、半導体ウエハ１００は、さらに、テスト素子１６を含む。テスト素子１６は、半導体ウエハ１００に形成される。テスト素子１６は、例えば、半導体装置２１の異常の有無を検出するため、すなわち、半導体装置２１の検査のために、電気的特性が測定される素子である。ここで、テスト素子１６は、一例として、抵抗を測定するための抵抗測定パターンである。当該抵抗測定パターンは、一例として、Ｐ形不純物層の抵抗を測定するパターンである。
【００４０】
図４は、テスト素子１６の断面図である。具体的には、図４は、Ｂ１−Ｂ２線に沿ったテスト素子１６および当該テスト素子１６の近傍の断面図である。なお、テスト素子１６の詳細については後述する。
【００４１】
再び、図１および図２（ｃ）を参照して、プロセスモニターパターン４は、テスト素子１６、仕上がり寸法などを測定するためのパターンである。以下においては、ＴＥＧ領域３に含まれるＴＥＧ，プロセスモニターパターン４およびマスク合わせマーク５を総括してパターン群ともいう。
【００４２】
通常のメモリ、ＣＰＵ（Central Processing Unit）などの半導体装置では、当該半導体装置で使用されるパターン群を、当該半導体装置内のパッドの間などのスペースに配置することも可能である。しかしながら、電力用半導体装置では、電力用半導体装置で使用される電力用半導体素子の周辺部に耐圧構造を形成して、高い耐圧性能を確保する必要がある。そのため、電力用半導体装置で使用されるパターン群はダイシングライン２に配置せざるをえない。
【００４３】
テスト素子１６の電気的特性を測定することにより、半導体ウエハ１００の製造過程において異常がないことを確認するとともに、特性値の変動を管理してテスト素子１６の特性を一定の変動幅内に管理する。
【００４４】
ダイシングライン２内のダイシング領域１０を切断することにより、半導体装置２１ａ，２１ｂ，２１ｃ，２１ｄは、個々のチップ（半導体装置）に分割される。
【００４５】
電極１１は、テスト素子１６の電気的特性の測定のための測定電極である。本実施の形態において、電極１１は、各半導体装置２１内の電極１２を構成する材料（アルミニウム）と同じ材料で構成される。
【００４６】
具体的には、電極１１は、アルミニウム膜７で構成されている。すなわち、電極１１を構成するアルミニウム膜７（導電部）の上部を含む全ては、電極１２を構成するアルミニウム膜７（導電部）の上部を含む全ての材料と同じ材料で構成されている。電極１１を構成するアルミニウム膜７は、大電流に対応するために、例えば、５μｍの厚みで形成されている。
【００４７】
また、電極１１は、ダイシングライン２内においてダイシング領域１０を跨ぐように形成されている。
【００４８】
一方、ダイシング領域１０に配置されている、電極１１を構成するアルミニウム膜７は、電極１２を構成するアルミニウム膜７よりも薄い。例えば、電極１１を構成するアルミニウム膜７の厚さは、例えば、１μｍ以下である。すなわち、ダイシング領域１０内のアルミニウム膜７の厚さは、電極１２を構成するアルミニウム膜７の厚さより小さい。
【００４９】
次に、半導体ウエハ１００の製造方法（以下、製造方法Ｎともいう）の一例について説明する。すなわち、電極１１の形成方法の一例について説明する。以下においては、電極１１が形成される領域を、電極形成領域Ｒ１ともいう。また、以下においては、半導体装置２１の電極１２が形成される領域を、電極形成領域Ｒ２ともいう。
【００５０】
製造方法Ｎでは、まず、膜形成工程Ｎ１が行われる。図２（ａ）を参照して、膜形成工程Ｎ１では、ウエハ基板１Ｎ上に絶縁膜６が形成される。次に、膜形成工程Ｎ２が行われる。
【００５１】
膜形成工程Ｎ２は、電極形成領域Ｒ１と、電極形成領域Ｒ２とに金属膜（アルミニウム膜７）を形成する工程である。具体的には、膜形成工程Ｎ２では、例えば、スパッタ法により、絶縁膜６上にアルミニウム膜７が形成される。アルミニウム膜７の厚さは、例えば、５μｍである。これにより、同時に、電極形成領域Ｒ１および電極形成領域Ｒ２にアルミニウム膜７が成膜される。
【００５２】
以下においては、電極形成領域Ｒ１に形成されたアルミニウム膜７を、アルミニウム膜７ａともいう。また、以下においては、電極形成領域Ｒ２に形成されたアルミニウム膜７を、アルミニウム膜７ｂともいう。
【００５３】
次に、レジスト形成工程Ｎが行われる。レジスト形成工程Ｎでは、アルミニウム膜７（金属膜）上にレジストパターンＲＧ１を形成する。具体的には、レジスト形成工程Ｎでは、アルミニウム膜７のうち、電極形成領域Ｒ１，Ｒ２の各々に対応する領域上にレジストパターンＲＧ１を形成する。レジストパターンＲＧ１の形成は、例えば、写真製版法により行われる。
【００５４】
以下においては、電極形成領域Ｒ１上に形成されたレジストパターンＲＧ１を、レジストパターンＲＧ１ａともいう。また、以下においては、電極形成領域Ｒ２上に形成されたレジストパターンＲＧ１を、レジストパターンＲＧ１ｂともいう。
【００５５】
図５は、電極形成領域Ｒ１に形成されたレジストパターンＲＧ１ａの平面図である。図５に示すように、レジスト形成工程Ｎで形成されるレジストパターンＲＧ１ａは、複数の開口部Ｈ１を有する。各開口部Ｈ１は、ダイシング領域１０内のアルミニウム膜７（導電部）を露出させるための開口部である。開口部Ｈ１の幅は、例えば、数μｍである。なお、各開口部Ｈ１は、ダイシング領域１０を含む電極形成領域Ｒ１の中央部に形成されている。開口部Ｈ１の幅Ｓ１は、例えば、２μｍに設定される。また、隣り合う２つの開口部Ｈ１の間隔は、５μｍ程度に設定される。
【００５６】
再び、図２を参照して、次に、エッチング工程Ｎが行われる。エッチング工程Ｎは、アルミニウム膜７ａと、アルミニウム膜７ｂとが形成され、かつ、ダイシング領域１０内のアルミニウム膜７ａの厚さがアルミニウム膜７ｂの厚さより小さくなるように、レジストパターンＲＧ１ａを使用して、膜形成工程Ｎ２で形成されたアルミニウム膜７をエッチングする工程である。また、エッチング工程Ｎは、電極１１を構成するアルミニウム膜７の上部を含む全てが、電極１２を構成するアルミニウム膜７の上部を含む全ての材料と同じ材料で構成されるようにアルミニウム膜７をエッチングする工程でもある。
【００５７】
なお、エッチング工程Ｎでは、ダイシング領域１０内のアルミニウム膜７ａの厚さが、例えば、アルミニウム膜７ｂの厚さの０．１〜０．５倍程度になるようにエッチングが行われる。
【００５８】
具体的には、エッチング工程Ｎでは、図２（ｂ）に示すように、レジストパターンＲＧ１ａを使用して、アルミニウム膜７をエッチングする。アルミニウム膜７のエッチングは、例えば、燐酸を主成分とするエッチング液を用いて行われる。この時、電極形成領域Ｒ２にもレジストパターンＲＧ１ｂが形成されている。しかしながら、電極形成領域Ｒ２に形成されたレジストパターンＲＧ１ｂには開口部がない。そのため、電極形成領域Ｒ２には、例えば、厚さ５μｍのアルミニウム膜７ｂから構成される電極１２が形成される。
【００５９】
一方で、電極形成領域Ｒ１に設けられたレジストパターンＲＧ１ａのうちダイシング領域１０に対応する領域には、複数の開口部Ｈ１が設けられている。これにより、エッチング液を使用したエッチングは等方的に進む。そのため、厚さ５μｍのアルミニウム膜７を、開口部Ｈ１を有するレジストパターンＲＧ１ａを使用してエッチングすると、アルミニウム膜７において、開口部Ｈ１に対応する位置に、開口部Ｈ２が形成される。すなわち、電極１１を構成するアルミニウム膜７ａ（導電部）には、複数の開口部Ｈ２が形成されている。
【００６０】
なお、エッチング工程Ｎにより、ダイシング領域１０内のアルミニウム膜７ａの厚さは、１μｍ以下になる。そして、エッチング工程Ｎが終了する。
【００６１】
次に、レジスト除去工程が行われる。レジスト除去工程では、図２（ｃ）に示すように、レジストパターンＲＧ１を除去する。以上の工程により、電極１１を有する半導体ウエハ１００が製造される。
【００６２】
以上の製造方法Ｎにより形成された電極１１には、ダイシング領域１０において複数の開口部Ｈ２が設けられる。また、ダイシング領域１０内の電極１１（アルミニウム膜７ａ）の厚さは、１μｍ以下である。
【００６３】
なお、この製造方法Ｎにおけるエッチング工程Ｎで使用されるレジストパターンＲＧ１ａにおいて、ダイシンング領域１０を含む領域に複数の開口部Ｈ１が設けられるが、ダイシンング領域１０の外側には開口部Ｈ１は設けない。そのため、ダイシンング領域１０の外側には厚いアルミニウム膜７が残る。
【００６４】
しかしながら、図２（ｂ）の状態で、レジストパターンＲＧ１ａを剥がさずに保持するためには、開口部Ｈ１がない領域が必要である。この厚いアルミニウム膜７は、ダイシンング領域１０の外側にあるので、ダイシンングには影響しない。
【００６５】
なお、図５では開口部Ｈ１がダイシンング領域１０を含む領域に等間隔に配列した例を示したがこの構成に限定されない。例えば、レジストパターンＲＧ１ａに配列される複数の開口部Ｈ１の一部を、開口しないパターンにする構成としてもよい。
【００６６】
この構成の場合、レジスト形成工程Ｎにおいて、ダイシンング領域１０の外側の領域だけでなく、ダイシンング領域１０の中でもアンカー的にレジストパターンＲＧ１ａを保持することができる。これにより、レジストパターンＲＧ１ａは剥がれにくくなり、加工不良を減らすことができる。
【００６７】
次に、テスト素子１６について説明する。図３および図４を参照して、テスト素子１６は、Ｐ形不純物層１７と、コンタクトホールＨ３と、配線１９で構成される。
【００６８】
Ｐ形不純物層１７は、Ｎ形エピ基板に形成されている。Ｐ形不純物層１７の形状は、矩形状である。コンタクトホールＨ３は、電極形成領域Ｒ１の絶縁膜６のうち、Ｐ形不純物層１７の両端部にそれぞれ対応する２つの領域に設けられた開口部である。
【００６９】
配線１９は、電気的特性の測定のために使用される配線である。配線１９は、ダイシングライン２のうち、ダイシング領域１０以外の領域に形成されている。
【００７０】
また、配線１９は、電極１１を構成する材料（アルミニウム）と同じ材料で構成される。具体的には、配線１９は、アルミニウム膜７で構成されている。配線１９は、コンタクトホールＨ３を介して、Ｐ形不純物層１７と電気的に接続されている。図３に示すように、一方の配線１９は、電極１１ａと電気的に接続されている。他方の配線１９は、電極１１ｂと電気的に接続されている。すなわち、テスト素子１６には、電極１１が電気的に接続されている。
【００７１】
以上の構成により、電極１１ａと、電極１１ｂとの間の抵抗（電気的特性）を測定することにより、Ｐ形不純物層１７の抵抗を測定することができる。当該抵抗の測定は、例えば、プローブを、切断前の半導体ウエハ１００の電極１１ａ，１１ｂに電気的にコンタクトさせることにより、行われる。
【００７２】
電極１１のうちのダイシンング領域１０には、アルミニウム膜がない複数の開口部Ｈ２が形成されている。しかしながら、測定時のプローブの針先のサイズは１０μｍ以上なので、開口部Ｈ２の径を１０μｍ以下にすれば、問題なく、プローブを電極１１ａ，１１ｂにコンタクトできる。
【００７３】
以上説明したように、本実施の形態によれば、半導体ウエハ１００には、隣り合う２つの半導体装置２１を分離するダイシングライン２が設けられている。ダイシングライン２内には、ダイシング領域１０が設けられている。テスト素子１６には、第１導電部としてのアルミニウム膜７ａで構成されている電極１１が電気的に接続されている。電極１１は、ダイシングライン２内においてダイシング領域１０を跨ぐように形成されている。ダイシング領域１０内のアルミニウム膜７ａの厚さは、半導体装置２１に含まれるアルミニウム膜７ｂの厚さより小さい。
【００７４】
これにより、従来のように、電極１１をダイシングラインの片側に寄せて配置する必要がない。したがって、ダイシングラインの幅を広げることなく、切断の容易度を高めた半導体ウエハを実現することができる。
【００７５】
また、テスト素子１６の配線１９は厚いアルミニウム膜で形成されている。しかしながら、本実施の形態によれば、配線１９を、ダイシンング領域１０よりも外側に配置することによりダンシングへの影響を無くすことができる。
【００７６】
また、製造方法Ｎのエッチング工程Ｎでは、電極１１を構成するアルミニウム膜７を、ダイシンング領域１０に複数の開口部Ｈ１が設けられたレジストパターンＲＧ１ａをマスクとして、等方性エッチング加工する。これにより、ダイシンング領域１０内のアルミニウム膜７の厚さを１μｍ以下に削減している。
【００７７】
言い換えれば、エッチング工程Ｎでは、ダイシング領域１０のレジストパターンＲＧ１ａに設けられた複数の開口部Ｈ１により、開口部Ｈ１の周辺のアルミニウム膜７ａの膜厚が減少する。その結果、ダイシング領域１０内の金属膜の厚さを薄くすることができる。
【００７８】
また、本実施の形態によれば、半導体ウエハ１００をブレードダイシングする場合、ダイシングのブレードが切削する、ＴＥＧ領域３の電極１１のうち、ダイシンング領域１０のアルミニウム膜７ａの厚さは１μｍ以下である。そのため、ブレードダイシングにおいて、ブレードの目詰まりの発生が抑えられる。したがって、クラック、チッピング等が起こりにくくなる。その結果、半導体装置２１の歩留りおよび信頼性が向上する効果がある。
【００７９】
また、本実施の形態によれば、半導体ウエハ１００をレーザーダイシングする場合においても、電極１１のうち、レーザーが照射される、ダイシンング領域１０内のアルミニウム膜７ａの厚さは１μｍ以下である。そのため、電極１１がない領域との切削量の差が少なくなり、クラック、チッピング等が起こりにくくなる。これにより、半導体装置２１の歩留りおよび信頼性が向上する効果がある。
【００８０】
なお、従来において、レーザーダイシングにおいては、ダイシングライン上のパターンを切断するように条件を調整すると、パターンが無い場所に照射されるレーザー光の強度が強すぎる。これにより、電気特性不良の原因となったり、加工深さが変わる。そのため、クラック、チッピング等が発生しやすくなる。
【００８１】
一方、本実施の形態では、上記のように構成されるので、従来の上記問題を解決することができる。
【００８２】
＜実施の形態２＞
実施の形態１では、ＴＥＧ領域３の電極１１を構成する厚いアルミニウム膜を、レジストパターンＲＧ１ａをマスクとして等方性エッチング加工する。なお、レジストパターンＲＧ１ａのうちのダイシンング領域１０は、複数の開口部Ｈ１を有する。これにより、開口部Ｈ１近傍のアルミニウム膜７ａのエッチング量が多くなり、ダイシンング領域１０内のアルミニウム膜７ａの厚さを１μｍ以下にすることができる。
【００８３】
本実施の形態では、前述の製造方法Ｎのエッチング工程Ｎにおいて、アルミニウム膜に対し異方性エッチング加工を行う場合について説明する。異方性エッチング加工は、プラズマを用いたエッチング加工装置を用いて行われる。
【００８４】
図６は、異方性エッチング加工がおこなわれた場合の半導体ウエハ１００の概略断面図を示す図である。なお、図６が示す構成の位置は、図２（ｃ）が示す構成の位置と同じである。すなわち、図６は、図１のＡ１−Ａ２線に沿った半導体ウエハ１００の一部の断面図である。
【００８５】
図６に示されるように、異方性エッチング加工により、アルミニウム膜７ａに形成される開口部Ｈ２の形状は、直線状（垂直状）である。
【００８６】
実施の形態１の等方性エッチング加工の場合は、レジストパターンＲＧ１ａにおける開口部Ｈ１の幅と間隔を調整する。これにより、開口部Ｈ１下のアルミニウム膜７ａの厚さを薄くすることが可能である。しかしながら、異方性エッチングの場合は、等方性エッチング加工のように、アルミニウム膜７ａの厚さを薄くすることができない。
【００８７】
しかしながら、異方性エッチング加工は微細な加工が可能である。例えば、開口幅８μｍ、開口部の間隔が２μｍという条件で、複数の開口部Ｈ１（開口配列）を形成するとする。この場合、１０μｍ平方の領域に８μｍ平方の開口が存在することになる。そのため、開口配列下のアルミニウム膜７ａの体積は、開口部Ｈ１がない場合と比較して、（１００−６４）／１００の式より３６％になる。
【００８８】
なお、この場合の、アルミニウム膜７ａで構成される電極１１の平面図は、図３と同様である。
【００８９】
以上のように、本実施の形態では、製造方法Ｎのエッチング工程Ｎにおいて、異方性エッチング加工を行うことにより、ダイシング領域１０内のアルミニウム膜７ａの体積、つまり、ダイシングで切削するアルミニウム膜の総量を削減することができる。
【００９０】
なお、本実施の形態では、実施の形態１と同じ構成を有する。例えば、ダイシングライン２に配置されているテスト素子１６の配線１９は、ダイシンング領域１０の外側に配置されている。
【００９１】
また、製造方法Ｎのエッチング工程Ｎでは、電極１１を構成するアルミニウム膜７を、ダイシンング領域１０に複数の開口部Ｈ１があるレジストパターンＲＧ１ａをマスクとして、異方性エッチング加工する。これにより、ダイシンング領域１０内のアルミニウム膜７ａに開口部Ｈ２が形成される。
【００９２】
また、本実施の形態において、半導体ウエハ１００をブレードダイシングする場合、ＴＥＧ領域３の電極１１を構成する、ダイシンング領域１０内のアルミニウム膜７ａは、開口部Ｈ２の分だけ、ダイシングのブレードにより切削されるアルミニウム膜７ａの総量が削減される。そのため、ブレードダイシングにおいて、ブレードの目詰まりの発生が抑えられる。したがって、クラック、チッピング等が起こりにくくなる。その結果、半導体装置２１の歩留りおよび信頼性が向上する効果がある。
【００９３】
また、本実施の形態において、半導体ウエハ１００をレーザーダイシングする場合においても、電極１１のうち、レーザーが照射される、ダイシンング領域１０内のアルミニウム膜７ａには、開口部Ｈ２が形成されている。そのため、電極１１がない領域との切削量の差が少なくなり、クラック、チッピング等が起こりにくくなる。これにより、半導体装置２１の歩留りおよび信頼性が向上する効果がある。
【００９４】
＜実施の形態３＞
実施の形態１，２では、ＴＥＧ領域３の電極１１と、各半導体装置２１内の電極１２が、同じアルミニウム膜で形成される構成としたがこれに限定されず、別の金属膜であってもよい。
【００９５】
本実施の形態では、電極１１と、電極１２とが異なる金属膜で形成される構成について説明する。例えば、各半導体装置２１内の電極１２は、厚さ５μｍのアルミニウム膜を用いて形成し、ＴＥＧ領域３の電極１１は、厚さ１μｍ以下のアルミニウム膜またはＴｉ膜などの別の層の金属膜を用いて形成する。
【００９６】
この場合、製造方法において、当該別の層の金属膜を形成するプロセスを追加する必要がある。そのため、製造方法の工程が増加してコストアップとなる。しかしながら、半導体装置２１の電極１２が２層構造である場合は工程の増加はない。
【００９７】
当該２層構造は、例えば、厚さ５μｍのアルミニウム膜の下に、バリアメタルとして厚さ数十ｎｍのＴｉ（チタン）、ＴｉＮ等を形成する構造である。また、２層構造は、例えば、厚さ１μｍ以下の２層目のアルミニウム膜を半導体装置２１内の配線、抵抗体として使用する構造である。これらの構造では、ＴＥＧ領域３の電極１１は、半導体装置２１内の電極１２とは別の層の薄い金属膜で形成することができる。
【００９８】
次に、本実施の形態における半導体ウエハ１００の製造方法（以下、製造方法Ａ１ともいう）を説明する。図７は、本発明の実施の形態３に係る、半導体ウエハ１００の製造方法を説明するための断面図である。なお、図７が示す構成の位置は、図２（ｃ）が示す構成の位置と同じである。
【００９９】
製造方法Ａ１では、まず、実施の形態１と同様に、膜形成工程Ｎ１が行われる。これにより、ウエハ基板１Ｎ上に絶縁膜６が形成される。次に、膜形成工程Ａ１が行われる。膜形成工程Ａ１では、図７（ａ）に示すように、絶縁膜６上に金属膜９を形成する。金属膜９は、導電性を有する導電部である。また、金属膜９は、Ｔｉで構成されるＴｉ層である。金属膜９の厚さは、例えば１０ｎｍである。これにより、各半導体装置２１内の電極形成領域Ｒ２に、バリアメタル層として金属膜９が形成される。
【０１００】
次に、実施の形態１と同様に、膜形成工程Ｎ２が行われる。膜形成工程Ｎ２により、図７（ｂ）に示すように、金属膜９上と、絶縁膜６のうち金属膜９が形成されてない領域上とにアルミニウム膜７が形成される。アルミニウム膜７の厚さは、例えば、５μｍである。
【０１０１】
次に、レジスト形成工程Ａが行われる。レジスト形成工程Ａでは、電極形成領域Ｒ２内のアルミニウム膜７上のみにレジストパターンＲＧ１を形成し、電極形成領域Ｒ１のアルミニウム膜７上にはレジストパターンＲＧ１を形成しない。
【０１０２】
次に、エッチング工程Ａが行われる。エッチング工程Ａでは、燐酸を主成分とするアルミニウムエッチング液でアルミニウム膜７をエッチングする。これにより、図７（ｃ）に示すように、電極形成領域Ｒ１内のアルミニウム膜７は、アルミニウムエッチング液により、全て除去される。なお、Ｔｉは燐酸ではエッチングされないので、電極形成領域Ｒ２には、薄い金属膜９（電極層）が残ることになる。金属膜９の厚さは、例えば、１０ｎｍである。
【０１０３】
なお、エッチング工程Ａにより、アルミニウム膜７と、金属膜９とから構成される電極１２が形成される。電極１２において、金属膜９は、アルミニウム膜７上に形成される。以上の工程により、半導体ウエハ１００が製造される。
【０１０４】
以上説明したように、本実施の形態では、電極１１と電極１２とが異なる構成を有する。また、ダイシングライン２に配置されている、ＴＥＧ領域３の電極１１の金属膜は、薄い金属膜９で形成されている。そのため、半導体ウエハ１００をブレードダイシングする場合、ブレードの目詰まりの発生が抑えられる。したがって、クラック、チッピング等が起こりにくくなる。その結果、半導体装置２１の歩留りおよび信頼性が向上する効果がある。
【０１０５】
また、本実施の形態において、半導体ウエハ１００をレーザーダイシングする場合においても、電極１１を構成する、ダイシンング領域１０内の金属膜９の厚さは、１０ｎｍであり、非常に薄い。そのため、電極１１がない領域との切削量の差が少なくなり、クラック、チッピング等が起こりにくくなる。これにより、半導体装置２１の歩留りおよび信頼性が向上する効果がある。
【０１０６】
また、金属膜９はダイシングに影響しない厚さで、実施の形態１よりも均一に形成できるので、半導体装置２１の信頼性が向上する。
【０１０７】
また、半導体装置２１の電極１２が２層構造である場合、ダイシンング領域１０内の金属膜９を、当該２層構造で使用される薄い金属膜９と同時に形成する。これにより、製造方法Ａ１において工程を増加させることなく、再現性よく電極を作製することができる効果がある。
【０１０８】
なお、図７では、電極１１は、厚いアルミニウム膜７を含まない構成としたがこれに限定されない。厚いアルミニウム膜７は、少なくともダイシング領域１０を含む領域で除去する構成（以下、変形構成Ｋ１という）としてもよい。
【０１０９】
図８は、本発明の実施の形態３の変形構成Ｋ１に係る半導体ウエハ１００の断面図である。なお、図８が示す構成の位置は、図２（ｃ）が示す構成の位置と同じである。
【０１１０】
図８を参照して、電極１２を構成する金属膜（導電部）は、２層構造を有する。具体的には、電極１２を構成する金属膜（導電部）は、上部金属膜としてのアルミニウム膜７ｂと、下部金属膜としての金属膜９とで構成されている。電極１２に含まれる金属膜９は、アルミニウム膜７ｂの下に形成される。また、電極１２に含まれる金属膜９の厚さは、アルミニウム膜７ｂの厚さより小さい。
【０１１１】
また、変形構成Ｋ１では、電極１１のうち、ダイシンング領域１０以外の領域は、アルミニウム膜７ａと、金属膜９とで構成される２層構造を有する。すなわち、電極１１を構成する２層構造の金属膜（導電部）の上部は、電極１２を構成する２層構造の金属膜（導電部）の上部の材料と同じ材料で構成されている。また、電極１１を構成する、ダイシング領域１０内の金属膜（導電部）は、金属膜９で構成されている。
【０１１２】
また、ダイシングライン２のうち、ダイシンング領域１０の外側の領域には、実施の形態１の図２と同様に、厚いアルミニウム膜７ａが存在する。これらの厚いアルミニウム膜７ａは、実施の形態１の図３で説明したテスト素子１６の配線１９と電気的に接続される。これにより配線抵抗を下げる効果がある。
【０１１３】
なお、電極１１の両端部を構成する厚いアルミニウム膜７ａと、配線１９とは、ダイシンング領域１０の外側に配置される。そのため、当該厚いアルミニウム膜７ａと、配線１９とは、ダイシンングには影響しない。
【０１１４】
＜実施の形態４＞
実施の形態３では半導体装置２１の電極１２が２層構造を有する構成とし、２層構造の上部層は、厚い金属膜を使用する構成としたがこれに限定されない。
【０１１５】
本実施の形態では、電極１２の２層構造の上部層を薄い金属膜で形成し、電極１１が１層構造で形成される構成について説明する。例えば、各半導体装置２１内の電極１２は、薄い金属膜と厚さ５μｍのアルミニウム膜とを用いて形成し、ＴＥＧ領域３の電極１１は、厚さ１μｍ以下のアルミニウム膜またはＴｉ膜などの別の層の金属膜を用いて形成する。
【０１１６】
具体的には、電極１２の２層構造の上部層は、薄い金属膜で形成し、電極１２の２層構造の下部層は、厚い金属膜で形成する。また、電極１１は、当該薄い金属膜で形成する。
【０１１７】
次に、本実施の形態における半導体ウエハ１００の製造方法（以下、製造方法Ａ２ともいう）を説明する。図９は、本発明の実施の形態４に係る、半導体ウエハ１００の製造方法を説明するための断面図である。なお、図９が示す構成の位置は、図２（ｃ）が示す構成の位置と同じである。
【０１１８】
製造方法Ａ２では、まず、実施の形態１と同様に、膜形成工程Ｎ１が行われる。これにより、ウエハ基板１Ｎ上に絶縁膜６が形成される。次に、実施の形態１と同様に、膜形成工程Ｎ２が行われる。これにより、絶縁膜６上にアルミニウム膜７が形成される。
【０１１９】
次に、実施の形態３と同様に、レジスト形成工程Ａおよびエッチング工程Ａが行われる。これにより、図９（ａ）に示すように、電極形成領域Ｒ２には、レジストパターンＲＧ１により、厚さ５μｍのアルミニウム膜７が形成される。なお、電極形成領域Ｒ１の絶縁膜６上にはアルミニウム膜７は形成されない。そして、レジストパターンＲＧ１は除去される。
【０１２０】
次に、膜形成工程Ａ２が行われる。膜形成工程Ａ２では、絶縁膜６およびアルミニウム膜７上に、薄い金属膜１３を形成する。金属膜１３は、導電性を有する導電部である。金属膜１３は、例えば、アルミニウム膜である。金属膜１３の厚さは、例えば、１μｍである。そして、図９（ｂ）に示すように、電極形成領域Ｒ１および電極形成領域Ｒ２のみに設けたレジストパターンＲＧ２を形成する。次に、当該レジストパターンＲＧ２を使用して、金属膜１３をエッチングする。これにより、図９（ｂ）に示す金属膜１３が形成される。
【０１２１】
次に、レジストパターンＲＧ２が除去される。これにより、図９（ｃ）に示すように、ＴＥＧ領域３の電極１１は、厚さ１μｍの薄い金属膜１３（アルミニウム膜）で構成される。以上の工程により、半導体ウエハ１００が製造される。
【０１２２】
なお、本実施の形態に係る半導体ウエハ１００において、電極１１を構成する金属膜１３（導電部）の上部は、電極１２を構成する２層構造の金属膜（導電部）の上部（金属膜１３）の材料と同じ材料で構成されている。
【０１２３】
以上、本実施の形態によれば、半導体装置２１内の電極１２が、厚い金属膜の上に薄い金属膜を設けた２層構造を有する構成であっても、製造方法Ａ２を、工程を増加させることなく、実現することができる。
【０１２４】
また、電極１１を構成する、ダイシンング領域１０内の金属膜１３の厚さは、１μｍ以下であり、非常に薄い。そのため、半導体ウエハ１００をブレードダイシングする場合、ブレードの目詰まりの発生が抑えられる。したがって、クラック、チッピング等が起こりにくくなる。その結果、半導体装置２１の歩留りおよび信頼性が向上する効果がある。
【０１２５】
また、本実施の形態において、半導体ウエハ１００をレーザーダイシングする場合においても、電極１１を構成する、ダイシンング領域１０内の金属膜１３の厚さは、１μｍ以下であり、非常に薄い。そのため、電極１１がない領域との切削量の差が少なくなり、クラック、チッピング等が起こりにくくなる。これにより、半導体装置２１の歩留りおよび信頼性が向上する効果がある。
【０１２６】
また、薄い金属膜１３はダイシングに影響しない厚さで、実施の形態１よりも均一に形成できるので、半導体装置２１の信頼性が向上する。また、半導体装置２１の電極１２が２層構造である場合、ダイシンング領域１０内の金属膜１３を、当該２層構造で使用される薄い金属膜１３と同時に形成する。これにより、製造方法Ａ２において工程を増加させることなく、再現性よく電極を作製することができる効果がある。
【０１２７】
なお、図９では、電極１１は、厚いアルミニウム膜７を含まない構成としたがこれに限定されない。厚いアルミニウム膜７は、少なくともダイシング領域１０を含む領域で除去する構成（以下、変形構成Ｋ２という）としてもよい。
【０１２８】
図１０は、本発明の実施の形態４の変形構成Ｋ２に係る半導体ウエハ１００の断面図である。なお、図１０が示す構成の位置は、図２（ｃ）が示す構成の位置と同じである。
【０１２９】
図１０を参照して、電極１２を構成する金属膜は、２層構造を有する。具体的には、電極１２を構成する金属膜（導電部）は、上部金属膜としての金属膜１３と、下部金属膜としてのアルミニウム膜７とで構成されている。電極１２を構成するアルミニウム膜７は、金属膜１３の下に形成される。また、アルミニウム膜７（下部金属膜）の厚さは、金属膜１３の厚さより大きい。
【０１３０】
また、変形構成Ｋ２では、電極１１のうち、ダイシンング領域１０以外の領域は、アルミニウム膜７ａと、金属膜１３とで構成される２層構造を有する。すなわち、電極１１を構成する２層構造の金属膜（導電部）の上部は、電極１２を構成する２層構造の金属膜（導電部）の上部の材料と同じ材料で構成されている。また、電極１１を構成する、ダイシング領域１０内の金属膜（導電部）は、金属膜１３で構成されている。
【０１３１】
また、ダイシングライン２のうち、ダイシンング領域１０の外側の領域には、実施の形態１の図２と同様に、厚いアルミニウム膜７ａが存在する。これらの厚いアルミニウム膜７ａは、実施の形態１の図３で説明したテスト素子１６の配線１９と電気的に接続される。これにより配線抵抗を下げる効果がある。
【０１３２】
なお、電極１１の両端部を構成する厚いアルミニウム膜７ａと、配線１９とは、ダイシンング領域１０の外側に配置される。そのため、当該厚いアルミニウム膜７ａと、配線１９とは、ダイシンングには影響しない。
【０１３３】
＜実施の形態５＞
実施の形態３，４では、ＴＥＧ領域３の電極１１と、半導体装置２１内の電極１２とが異なる金属膜で構成され、電極１１のうち、ダイシンング領域１０内の金属膜は薄い構成としたがこれに限定されない。
【０１３４】
本実施の形態では、ダイシンング領域１０内に金属膜が存在しない構成について説明する。
【０１３５】
図１１は、本発明の実施の形態５に係る半導体ウエハ１００の構成を示す図である。図１１（ａ）は、図１のＡ１−Ａ２線付近を拡大した図である。なお、図１１（ａ）は、ＴＥＧ領域３内の部分も示す。図１１（ｂ）は、図１１（ａ）のＣ１−Ｃ２線に沿った半導体ウエハ１００の一部の断面図である。すなわち、図１１（ｂ）は、電極１１の断面の構成も示す。
【０１３６】
図１１（ａ）および図１１（ｂ）を参照して、ウエハ基板１Ｎ上には、絶縁膜６が形成されている。絶縁膜６は、例えば、酸化珪素膜からなる。絶縁膜６の厚さは、例えば、１μｍである。絶縁膜６上には、ポリシリコン膜４１が形成されている。ポリシリコン膜４１は、導電性の半導体膜である。ポリシリコン膜４１の厚さは、例えば、５００ｎｍである。
【０１３７】
絶縁膜６上には、絶縁膜４４が形成されている。絶縁膜４４の厚さは、例えば、１μｍである。絶縁膜４４上には、アルミニウム膜７が形成されている。アルミニウム膜７の厚さは、例えば、５μｍである。前述したように、電極１１が形成される領域である電極形成領域Ｒ１に形成されたアルミニウム膜７を、アルミニウム膜７ａともいう。
【０１３８】
ポリシリコン膜４１は、コンタクトホールＨ４によって、アルミニウム膜７ａと電気的に接続されている。また、絶縁膜４４をエッチング加工してコンタクトホールＨ４を形成する際に、同時に開口部Ｈ５も形成される。開口部Ｈ５は、ポリシリコン膜４１の一部を外部に露出させる。
【０１３９】
なお、ポリシリコン膜４１は、各半導体装置２１内のトランジスタを構成するポリシリコンゲート電極と同じものである。ポリシリコン膜４１は、例えば、Ｓｉ半導体のＮ形不純物であるリン原子、Ｐ形不純物であるボロン原子等を高濃度に含むことにより導電性を有し、かつ、低抵抗である。
【０１４０】
なお、本実施の形態において、半導体装置２１に含まれる電極１２は、実施の形態１と同様、アルミニウム膜７ｂで構成される。
【０１４１】
本実施の形態において、電極１１は、アルミニウム膜７ａと、ポリシリコン膜４１とにより構成される。電極１１のうち、ダイシング領域１０内の導電部は、ポリシリコン膜４１（導電性の半導体膜）で構成されている。
【０１４２】
なお、本実施の形態に係る半導体ウエハ１００において、電極１１を構成する導電部の上部（アルミニウム膜７ａ）は、電極１２を構成する導電部の上部（アルミニウム膜７ｂ）の材料と同じ材料で構成されている。
【０１４３】
電極１１の中央部は、ダイシングのブレード幅以上の範囲において、アルミニウム膜７ａが形成されていない。すなわち、開口部Ｈ５により、ポリシリコン膜４１の一部が、外部に露出している。プローブにより、テスト素子１６の電気的特性を測定する場合、プローブは、ポリシリコン膜４１にコンタクトされる。
【０１４４】
なお、本実施の形態では、実施の形態１と同じ構成を有する。例えば、ダイシングライン２に配置されているテスト素子１６の配線１９は、図３のように、ダイシンング領域１０の外側に配置されている。具体的には、配線１９は、ダイシングライン２のうち、ダイシング領域１０以外の領域に形成されている。
【０１４５】
以上説明したように、本実施の形態によれば、ダイシングライン２に配置されているＴＥＧ領域３の電極１１のダイシングされる中央部には金属膜を設けない。そのため、半導体ウエハ１００をブレードダイシングする場合、ブレードの目詰まりの発生が抑えられる。したがって、クラック、チッピング等が起こりにくくなる。その結果、半導体装置２１の歩留りおよび信頼性が向上する効果がある。
【０１４６】
また、本実施の形態において、半導体ウエハ１００をレーザーダイシングする場合においても、ポリシリコン膜４１と、電極１１がない領域との切削量の差が少なくなり、クラック、チッピング等が起こりにくくなる。これにより、半導体装置２１の歩留りおよび信頼性が向上する効果がある。
【０１４７】
＜実施の形態６＞
実施の形態５では、ダイシングライン２に配置されているＴＥＧ領域３の電極１１のうちダイシングされる中央部に厚い金属膜を設けない構成と、電極１１の中央部がポリシリコンで形成されている構成とを示した。
【０１４８】
本実施の形態では、電気的なコンタクトを、より容易にするために、ポリシリコン膜４１上に、例えば、シリサイド層などの薄い合金層を形成した構成について説明する。
【０１４９】
次に、本実施の形態における半導体ウエハ１００の製造方法（以下、製造方法Ａ３ともいう）を説明する。図１２は、本発明の実施の形態６に係る、半導体ウエハ１００の製造方法を説明するための断面図である。なお、図１２が示す構成の位置は、図２（ｃ）が示す構成の位置と同じである。
【０１５０】
製造方法Ａ３では、まず、実施の形態１と同様に、膜形成工程Ｎ１が行われる。これにより、ウエハ基板１Ｎ上に絶縁膜６が形成される。
【０１５１】
次に、膜形成工程Ａ３が行われる。膜形成工程Ａ３では、図１２（ａ）に示すように、電極形成領域Ｒ１内の絶縁膜６上にポリシリコン膜４１を形成する。ポリシリコン膜４１の構成は、実施の形態５と同様である。なお、ポリシリコン膜４１は、各半導体装置２１内のトランジスタを構成するポリシリコンゲート電極を形成する時に同時に形成される。
【０１５２】
次に、膜形成工程Ａ３ａが行われる。膜形成工程Ａ３ａでは、図１２（ｂ）に示すように、ポリシリコン膜４１上に低抵抗の合金層５１を形成する。合金層５１は、半導体（シリコン）と金属とが合成された層である合金層である。合金層５１は、例えば、シリコンと、タングステンとが合成されたシリサイド層である。
【０１５３】
合金層５１は、例えば、次のようにして形成される。まず、ポリシリコン膜４１を形成した後に、タングステン膜を、例えば、スパッタ法で成膜する。そして、タングステン膜を、窒素雰囲気中で３００〜９００℃程度の熱処理をおこなう。これにより、ポリシリコン膜４１の表面のシリコンとタングステンとが反応して、合金層５１としてのタングステンシリサイド層が形成される。
【０１５４】
合金層５１により、ポリシリコン膜４１の抵抗が下がるとともに、電気的なコンタクトも容易にとれるようになる。
【０１５５】
次に、膜形成工程Ａ３ｂが行われる。膜形成工程Ａ３ｂでは、図１２（ｃ）に示すように、例えば、酸化珪素膜である絶縁膜４４を、絶縁膜６および合金層５１上に形成する。
【０１５６】
次に、エッチング工程Ａ３が行われる。エッチング工程Ａ３では、絶縁膜４４の形状が、図１２（ｄ）に示す形状になるように、絶縁膜４４をエッチングする。すなわち、エッチング工程Ａ３では、電極形成領域Ｒ１の端部にコンタクトホールＨ４を形成し、電極形成領域Ｒ１の中央部分に開口部Ｈ５を形成する。
【０１５７】
次に、膜形成工程Ａ３ｃが行われる。膜形成工程Ａ３ｃでは、図１２（ｄ）に示すように、電極形成領域Ｒ１の両端部と、電極形成領域Ｒ２内の絶縁膜４４上にアルミニウム膜７を形成する。具体的には、膜形成工程Ａ３ｃでは、コンタクトホールＨ４を介して、合金層５１と電気的に接続されるアルミニウム膜７ａと、電極１２を構成するアルミニウム膜７ｂとが形成される。以上の工程により、半導体ウエハ１００が製造される。
【０１５８】
本実施の形態において、電極１１は、ポリシリコン膜４１と、合金層５１と、アルミニウム膜７ａとから構成される。なお、電極１１を構成する、ダイシング領域１０内の導電部は、２層構造を有する。ダイシング領域１０内の２層構造の当該導電部の上部は、合金層５１で構成されている。
【０１５９】
なお、ダイシング領域１０内の２層構造の当該導電部の下部は、ポリシリコン膜４１で構成されている。すなわち、ダイシング領域１０内の２層構造の当該導電部の少なくとも一部は、ポリシリコン膜４１で構成されている。
【０１６０】
以上説明したように、本実施の形態によれば、ＴＥＧ領域３の電極１１のダイシングされる中央部には、厚い金属膜を設けない。そのため、半導体ウエハ１００をブレードダイシングする場合、ブレードの目詰まりの発生が抑えられる。したがって、クラック、チッピング等が起こりにくくなる。その結果、半導体装置２１の歩留りおよび信頼性が向上する効果がある。
【０１６１】
また、本実施の形態において、半導体ウエハ１００をレーザーダイシングする場合においても、電極１１を構成する、ダイシング領域１０内の導電部と、電極１１がない領域との切削量の差が少なくなり、クラック、チッピング等が起こりにくくなる。これにより、半導体装置２１の歩留りおよび信頼性が向上する効果がある。
【０１６２】
また、本実施の形態では、さらに、ポリシリコン膜４１上にシリサイド層（合金層５１）を形成する。これにより、半導体装置の電極の電気抵抗を下げるとともに、ＴＥＧ領域３の電極１１の電気抵抗を下げることができる。その結果、電気的特性の測定の再現性を向上させることができる。
【０１６３】
＜実施の形態７＞
実施の形態６では、ポリシリコン膜４１を形成した後、タングステンシリサイド層などの薄い合金層５１を形成することにより、ＴＥＧ領域３の電極１１を形成する構成とした。
【０１６４】
本実施の形態では、薄い合金層５１の代わりに、実施の形態３の薄い金属膜９、または、実施の形態４の薄い金属膜１３を形成する構成としてもよい。
【０１６５】
本実施の形態では、実施の形態６の構成において、合金層５１の代わりに金属膜９を形成する構成とする。すなわち、金属膜９は、ポリシリコン膜４１上に形成される。
【０１６６】
図１３は、本発明の実施の形態７に係る半導体ウエハ１００の構成を示す断面図である。なお、図１３が示す構成の位置は、図２（ｃ）が示す構成の位置と同じである。
【０１６７】
図１３に示される金属膜９は、実施の形態３の膜形成工程Ａ１と同様な工程により形成される。すなわち、本実施の形態では、実施の形態６の製造方法Ａ３において、膜形成工程Ａ３ａを膜形成工程Ａ１に置き換えた処理により半導体ウエハ１００が生成される。
【０１６８】
本実施の形態では、膜形成工程Ａ１により、コンタクトホールＨ４および開口部Ｈ５に、薄い金属膜９が形成される。本実施の形態において、電極１２を構成する導電部は、上部金属膜としてのアルミニウム膜７ｂと、下部金属膜としての金属膜９とで構成されている。電極１２に含まれる金属膜９は、アルミニウム膜７ｂ下に形成される。電極１２に含まれる金属膜９の厚さは、アルミニウム膜７ｂの厚さより小さい。
【０１６９】
また、本実施の形態において、電極１１は、ポリシリコン膜４１と、金属膜９と、アルミニウム膜７ａとから構成される。なお、電極１１を構成する、ダイシング領域１０内の導電部は、２層構造を有する。電極１１を構成する、ダイシング領域１０内の２層構造の当該導電部の上部は、金属膜９で構成されている。
【０１７０】
なお、ダイシング領域１０内の２層構造の当該導電部の下部は、ポリシリコン膜４１で構成されている。すなわち、ダイシング領域１０内の２層構造の当該導電部の少なくとも一部は、ポリシリコン膜４１で構成されている。
【０１７１】
ＴＥＧ領域３の電気的特性を測定する場合、電極１１にプローブを押し当てる。本実施の形態では、電極１１を構成する、ダイシング領域１０内の導電部を２層構造にする。これにより、当該導電部の機械的な強度が上がり、ウエハ基板１Ｎは、クラックなどのダメージが発生しにくくなる。そのため、ダイシング領域１０内の導電部にプローブを強く押し当てることが可能になり、測定の信頼度を向上させることができる。
【０１７２】
以上説明したように、本実施の形態によれば、ＴＥＧ領域３の電極１１のダイシングされる中央部には、厚い金属膜を設けない。そのため、半導体ウエハ１００をブレードダイシングする場合、ブレードの目詰まりの発生が抑えられる。したがって、クラック、チッピング等が起こりにくくなる。その結果、半導体装置２１の歩留りおよび信頼性が向上する効果がある。
【０１７３】
また、本実施の形態において、半導体ウエハ１００をレーザーダイシングする場合においても、電極１１を構成する、ダイシング領域１０内の導電部と、電極１１がない領域との切削量の差が少なくなり、クラック、チッピング等が起こりにくくなる。これにより、半導体装置２１の歩留りおよび信頼性が向上する効果がある。
【０１７４】
また、電極１１を構成する、ダイシング領域１０内の導電部は、ポリシリコン膜４１と金属膜９とから構成される２層構造を有する。これにより、ダイシング領域１０内の導電部の機械的な強度を向上させることができる。その結果、測定時のウエハ基板１Ｎへのダメージが少なくなり、信頼性が向上する効果がある。
【０１７５】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【０１７６】
１Ｎ  ウエハ基板、７，７ａ，７ｂ  アルミニウム膜、１１，１１ａ，１１ｂ，１２  電極、１６  テスト素子、１９  配線、２１，２１ａ，２１ｂ，２１ｃ，２１ｄ  半導体装置、１００  半導体ウエハ。
【図１】
2015046455.tif 000003
【図２】
2015046455.tif 000004
【図３】
2015046455.tif 000005
【図４】
2015046455.tif 000006
【図５】
2015046455.tif 000007
【図６】
2015046455.tif 000008
【図７】
2015046455.tif 000009
【図８】
2015046455.tif 000010
【図９】
2015046455.tif 000011
【図１０】
2015046455.tif 000012
【図１１】
2015046455.tif 000013
【図１２】
2015046455.tif 000014
【図１３】
2015046455.tif 000015