(57)【要約】【課題】レイアウト配置を大幅に変えることなく高周波ノイズを抑制可能とする。【解決手段】半導体装置は、基板上に配置され、高周波信号ノードを接地ノードに短絡させるか否かを切り替える切替部と、基板上に配置され、切替部よりも低周波の信号を処理する低周波回路部と、低周波回路部の接地ノードに接続される第１接地部と、基板上に配置され、切替部の接地ノードから第１接地部まで延在され所定幅以下のパターン幅を有する接地導体と、接地導体および第１接地部の接続位置よりも、接地導体および切替部の接続位置の近くに配置され、接地導体に接続される第２接地部と、を備える。【選択図】図１
2015109496.tif 000002
【特許請求の範囲】
【請求項１】
基板上に配置され、高周波信号ノードと接地ノードとに接続された切替部と、
前記基板上に配置された低周波回路部と、
前記低周波回路部の接地ノードに接続される第１接地部と、
前記基板上に配置され、前記接地ノードから前記第１接地部まで設けられ所定幅以下のパターン幅を有する接地導体と、
前記接地導体および前記第１接地部の接続位置よりも、前記接地導体および前記切替部の接続位置の近くに配置され、前記接地導体に接続される第２接地部と、を備える半導体装置。
【請求項２】
前記基板は、四辺を有し、
前記接地導体は、前記切替部の接地ノードから前記基板の少なくとも三辺に沿って前記第１接地部まで延在される請求項１に記載の半導体装置。
【請求項３】
前記第２接地部および前記接地導体の接続位置と、前記切替部の接続ノードおよび前記接地導体の接続位置とは、前記基板の同じ辺に沿って配置される請求項２に記載の半導体装置。
【請求項４】
前記接地導体は、前記基板上の前記切替部および前記低周波回路部の配置場所よりも前記基板の縁側に配置する請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
前記第１接地部とは別に、前記低周波回路部の接地ノードに接続される第３接地部と、
前記第２接地部とは別に、前記接地導体および前記第１接地部の接続位置よりも、前記接地導体および前記切替部の接続位置の近くに配置され、前記接地導体に接続される第４接地部と、を備え、
前記切替部は、複数の高周波信号ノードのそれぞれを接地ノードに短絡させるか否かを切り替える複数の切替回路を有し、
前記接地導体は、
前記複数の切替回路のうち一部の切替回路の接地ノードから前記第１接地部まで延在され所定幅以下のパターン幅を有する第１接地導体と、
前記複数の切替回路のうち前記一部の切替回路以外の切替回路の接地ノードから前記第３接地部まで延在され所定幅以下のパターン幅を有する第２接地導体と、を有し、
前記第２接地部は、前記第１接地導体および前記第１接地部の接続位置よりも、前記第１接地導体および前記切替部の接続位置の近くに配置されて、前記第１接地導体に接続され、
前記第４接地部は、前記第２接地導体および前記第３接地部の接続位置よりも、前記第２接地導体および前記切替部の接続位置の近くに配置されて、前記第２接地導体に接続される請求項１または２に記載の半導体装置。
【請求項６】
前記第１接地導体は、前記一部の切替回路の接地ノードから前記基板の少なくとも三辺に沿って前記第１接地部まで延在され、前記一部の切替回路以外の切替回路の接地ノードから前記基板の少なくとも三辺に沿って前記第３接地部まで延在される請求項５に記載の半導体装置。
【請求項７】
前記低周波回路部は、
シリアル信号をパラレル信号に変換する直並列変換器と、
前記パラレル信号に基づいて、前記複数の切替回路を切替制御するための切替制御信号を生成する駆動回路と、を有する請求項５または６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
近年、携帯電話などの無線通信機器はマルチモードおよびマルチバンド化が進んでおり、それに伴い高周波信号を切り替える高周波スイッチのポート数も増える傾向にある。これにより、ＩＣチップのピン数も増えてしまう。
【０００３】
ＩＣチップのピン数の増加を抑制するため、この種のＩＣチップには、シリアルデータ信号をパラレル信号に変換するシリアルパラレル変換器が内蔵されている。
【０００４】
シリアルパラレル変換器は、０と１の矩形波信号で論理演算を行うため、０と１の切り替わりで高周波のノイズを発生してしまう。このノイズは、種々の高調波成分を含んでいるため、ＩＣチップ内の高周波スイッチで切り替える信号の周波数帯域と重なると、高周波スイッチのノイズが増大してしまう。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２７４８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一態様では、高周波ノイズを抑制可能な半導体装置を提供する。
【課題を解決するための手段】
【０００７】
本実施形態によれば、基板上に配置され、高周波信号ノードと接地ノードとに接続された切替部と、
前記基板上に配置された低周波回路部と、
前記低周波回路部の接地ノードに接続される第１接地部と、
前記基板上に配置され、前記接地ノードから前記第１接地部まで設けられ所定幅以下のパターン幅を有する接地導体と、
前記接地導体および前記第１接地部の接続位置よりも、前記接地導体および前記切替部の接続位置の近くに配置され、前記接地導体に接続される第２接地部と、を備える半導体装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態による半導体装置の模式的平面図。
【図２】本実施形態による半導体装置１の概略構成を示すブロック図。
【図３】切替部７の内部構成の一例を示す回路図。
【図４】図１の半導体装置１のＲＦ＿ＣＯＭノードでのノイズスペクトラムを示す図。
【図５】一比較例に係る模式的平面図。
【図６】図５のノイズスペクトラムを示す図。
【図７】本実施形態の第１変形例の模式的平面図。
【図８】本実施形態の第２変形例の模式的平面図。
【図９】本実施形態の第３変形例の模式的平面図
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら、本発明の一実施形態を説明する。
図１は本発明の一実施形態による半導体装置の模式的平面図である。本実施形態による半導体装置は、高周波スイッチを内蔵するものであり、例えばＳＯＩ基板上に複数層に形成される。図１の模式的平面図は、複数層のうち特定の層の平面図を示している。
【００１０】
図２は本実施形態による半導体装置１の概略構成を示すブロック図である。図１の模式的平面図を説明する前に、図２を用いて本実施形態による半導体装置１の概略構成を説明する。
【００１１】
図２の半導体装置１は、シリアルパラレル変換器（Ｓ／Ｐ）２と、デコーダ３と、高周波スイッチ回路４とを備えている。シリアルパラレル変換器２は、半導体装置１の外部から入力されたシリアルデータをクロックに同期してパラレルデータに変換する。デコーダ３は、パラレルデータをデコードしてデコード信号を生成する。
【００１２】
高周波スイッチ回路４は、電源回路５と、駆動回路６と、切替部７とを有する。電源回路５は、発振回路８とチャージポンプ９とを有する。発振回路８は、所定周波数の基準発振信号を生成する。チャージポンプ９は、基準発振信号に同期させて、昇圧または降圧動作を行って、駆動回路６で使用する内部電源電圧を生成する。デコーダ３は、図示されない降圧型レギュレータの出力電圧を駆動電源としてデコード処理を行う。駆動回路６は、デコード信号の電圧レベルを切替部７に適した電圧レベルの制御信号に変換する。切替部７は、制御信号に基づいて、複数の高周波信号が入力される入力ノードＲＦ１〜ＲＦ［ｎ］の中から一つを選択して、ＲＦ＿ＣＯＭノードに導通可能にする。
【００１３】
図３は切替部７の内部構成の一例を示す回路図である。図３の切替部７は、制御信号Ｃｏｎ１ａ〜Ｃｏｎ６ｂに応じて、６つの高周波信号が入出力される６つの高周波ノードＲＦ１〜ＲＦ６のうち一つをＲＦ＿ＣＯＭノードＡＮＴに導通させるＳＰ６Ｔスイッチの例を示している。なお、切替部７のポート数は、６個には限定されない。なお、本明細書におけるノードとは、ポートや端子等の物理的な信号接続点だけでなく、同一電位の信号配線またはパターン上の任意の点を含む概念である。
【００１４】
図３のＳＰ６Ｔスイッチは、共通のＲＦ＿ＣＯＭノードＡＮＴと６つのＲＦノードＲＦ１〜ＲＦ６のそれぞれとの間に複数のＦＥＴをカスコード接続して構成されるスルーＦＥＴ群１１−１〜１１−６と、各ＲＦノードと接地ノードとの間に複数のＦＥＴをカスコード接続して構成されるシャントＦＥＴ群１２−１〜１２−６とを有する。各ＦＥＴの閾値電圧Ｖthは例えば０Ｖである。本明細書では、スルーＦＥＴ群１１−１〜１１−６を総称してスルーＦＥＴ群１１と呼び、シャントＦＥＴ群１２−１〜１２−６を総称してシャントＦＥＴ群１２と呼ぶ。
【００１５】
スルーＦＥＴ群１１とシャントＦＥＴ群１２が複数のＦＥＴをカスコード接続しているのは、送信時には、数十ボルトの電圧振幅になることから、この電圧振幅が直列接続された複数のＦＥＴに均等に印加されるようにして、各ＦＥＴに印加される電圧を抑えるためである。
【００１６】
切替部７は、ＧＨｚ帯域の信号を切替制御するのに対して、それ以外の回路部分には、数十ＭＨｚ以下の周波数信号が流れる。このため、図１の模式的平面図では、切替部７とそれ以外の回路部分とを別個の領域に配置している。以下では、切替部７以外の回路部分、すなわちシリアルパラレル変換器２およびデコーダ３と、高周波スイッチ回路４内の電源回路５および駆動回路６とを総称して電源・制御回路部（低周波回路部）１０と呼ぶ。
【００１７】
半導体装置１を構成する各層は、例えばチップの矩形状のＳＯＩ基板上に積層されている。図１の模式的平面図では、ＳＰ６Ｔスイッチ内の６つのスルーＦＥＴ群１１−１〜１１−６うち２つと、６つのシャントＦＥＴ群１２−１〜１２−６のうち２つとを、基板の一辺Ａに沿って３列に配置している。すなわち、スルーＦＥＴ群１１−１、１１−４とシャントＦＥＴ群１２−１、１２−４とが並んだ列と、スルーＦＥＴ群１１−２、１１−５とシャントＦＥＴ群１２−２、１２−５とが並んだ列と、スルーＦＥＴ群１１−３、１１−６とシャントＦＥＴ群１２−３、１２−６とが並んだ列とが、辺Ａに沿って設けられている。
【００１８】
各列における２つのスルーＦＥＴ群１１の間には、各列と交差する方向にＲＦ＿ＣＯＭノードＡＮＴに導通される配線パターン１５が設けられている。また、各列における２つのスルーＦＥＴ群１１の両端側には、ＲＦノード用のパッドＲＦを介して２つのシャントＦＥＴ群１２が配置されている。すなわち、スルーＦＥＴ群１１−１〜１１−６の各端部には、パッドＲＦ１〜ＲＦ６を介してシャントＦＥＴ群１２−１〜１２−６が配置されている。
【００１９】
また、基板面の外周部には、切替部７および電源・制御回路部１０の少なくとも一部を取り囲むように第１外周ＧＮＤ導体（第１接地導体）１３および第２外周ＧＮＤ導体（第２接地導体）１４が配置されている。すなわち、第１外周ＧＮＤ導体１３と第２外周ＧＮＤ導体１４は、切替部７と電源・制御回路部１０を取り囲むように配置されており、ＥＳＤ（Electro Static Discharge）対策用の配線パターンとしても機能している。
【００２０】
より具体的には、第１外周ＧＮＤ導体１３は、基板の辺Ａ，Ｂ，Ｃの三辺に沿って配置されている。辺Ａに交差する辺Ｂに沿って、３つのシャントＦＥＴ群１２−１〜１２−３の接地ノードが配置されており、これら接地ノードに第１外周ＧＮＤ導体１３は接続されている。また、辺Ｂに対向配置される辺Ｃに沿って、第１ＧＮＤパッド（第１接地部）ＧＮＤ１が配置されており、このＧＮＤ１に第１外周ＧＮＤ導体１３は接続されている。導体さらに、第１ＧＮＤパッドＧＮＤ１は、電源・制御回路部１０の接地ノードに接続されている。
【００２１】
また、第１外周ＧＮＤ導体１３は、シャントＦＥＴ群１２−１〜１２−３の接地ノードとの接続位置の近くで、第２ＧＮＤパッド（第２接地部）ＧＮＤ２に接続されている。この第２ＧＮＤパッドＧＮＤ２は、第１ＧＮＤパッドＧＮＤ１と第１外周ＧＮＤ導体１３との接続位置から離れて配置されている。
【００２２】
このように、第１外周ＧＮＤ導体１３は、シャントＦＥＴ群１２−１〜１２−３の接地ノードとの接続位置から、基板の三辺Ａ，Ｂ，Ｃに沿って第１ＧＮＤパッドＧＮＤ１まで延在している。また、第１外周ＧＮＤ導体１３の第１ＧＮＤパッドＧＮＤ１との接続位置と、第２ＧＮＤパッドＧＮＤ２との接続位置とができるだけ離れるようにしている。
【００２３】
一方、第２外周ＧＮＤ導体１４は、基板の辺Ａ，Ｂ，Ｃ，Ｄの四辺に沿って配置されている。辺Ａに交差する辺Ｃに沿って、３つのシャントＦＥＴ群１２−４〜１２−６の接地ノードが配置されており、これら接地ノードに第２外周ＧＮＤ導体１４は接続されている。また、辺Ｃに対向配置される辺Ｂに沿って、第３ＧＮＤパッド（第３接地部）ＧＮＤ３が配置されており、このＧＮＤ３に第２外周ＧＮＤ導体１４は接続されている。導体さらに、第３ＧＮＤパッドＧＮＤ３は、電源・制御回路部１０の接地ノードに接続されている。
【００２４】
また、第２外周ＧＮＤ導体１４は、シャントＦＥＴ群１２−４〜１２−６の接地ノードとの接続位置の近くで、第４ＧＮＤパッド（第４接地部）ＧＮＤ４に接続されている。すなわち、第４ＧＮＤパッドＧＮＤ４は、第３ＧＮＤパッドＧＮＤ３と第２外周ＧＮＤ導体１４との接続位置よりも、シャントＦＥＴ群１２−４〜１２−６の接地ノードと第２外周ＧＮＤ導体１４との接続位置の近くで、第２外周ＧＮＤ導体１４に接続されている。
【００２５】
このように、第２外周ＧＮＤ導体１４は、シャントＦＥＴ群１２−４〜１２−６の接地ノードとの接続位置から、基板の四辺Ｃ，Ｂ，Ａ，Ｄに沿って第３ＧＮＤパッドＧＮＤ３まで延在している。また、第２外周ＧＮＤ導体１４の第３ＧＮＤパッドＧＮＤ３との接続位置と、第４ＧＮＤパッドＧＮＤ４との接続位置とができるだけ離れるようにしている。
【００２６】
なお、図１では、第２外周ＧＮＤ導体１４を基板の辺Ｄに沿って配置したが、第２外周ＧＮＤ導体１４を辺Ｃ，Ｂ，Ａの三辺に沿って配置し、第１外周ＧＮＤ導体１３を辺Ａ，Ｂ，Ｄ，Ｃの四辺に沿って配置してもよい。あるいは、第１外周ＧＮＤ導体１３と第２外周ＧＮＤ導体１４の双方を、基板の４辺に沿って配置してもよい。
【００２７】
第１〜第４ＧＮＤパッドＧＮＤ１〜４のそれぞれには、不図示のボンディングワイヤまたは半田バンプが接続され、これにより、第１〜第４ＧＮＤパッドＧＮＤ１〜４は外部の接地ノードと接続されて、安定した接地処理が行われる。
【００２８】
また、ＲＦ１〜ＲＦ４ノード（パッド）は、不図示のボンディングワイヤまたは半田バンプを介して、それぞれ異なる外部の高周波信号ノードと導通される。さらに、ＲＦ＿ＣＯＭノードＡＮＴは、不図示のボンディングワイヤまたは半田バンプを介して、アンテナ線と導通される。
【００２９】
第１外周ＧＮＤ導体１３と第２外周ＧＮＤ導体１４のパターン幅は、例えば１０μｍ以下に設定される。１０μｍ以下に設定する理由は、１０μｍを超えるパターン幅では、第１外周ＧＮＤ導体１３と第２外周ＧＮＤ導体１４の寄生インダクタンスが小さくなりすぎて、これら導体を流れる高周波ノイズを寄生インダクタンスで有効に除去できなくなるためである。
【００３０】
図１の模式的平面図では、高周波ノイズを発生するおそれがある電源・制御回路部１０の配置領域の両側に第１ＧＮＤパッドＧＮＤ１と第３ＧＮＤパッドＧＮＤ３を接続して、電源・制御回路部１０で発生した高周波ノイズを第１ＧＮＤパッドＧＮＤ１と第３ＧＮＤパッドＧＮＤ３を介して外部に逃がせるようにしている。
【００３１】
また、図１のように配置することで、第１外周ＧＮＤ導体１３上での第１ＧＮＤパッドＧＮＤ１と第２ＧＮＤパッドＧＮＤ２との距離ができるだけ長くなり、同様に第２外周ＧＮＤ導体１４上での第３ＧＮＤパッドＧＮＤ３と第４ＧＮＤパッドＧＮＤ４との距離ができるだけ長くなる。したがって、電源・制御回路部１０から第１外周ＧＮＤ導体１３と第２外周ＧＮＤ導体１４に入り込んだ高周波ノイズを、第１外周ＧＮＤ導体１３と第２外周ＧＮＤ導体１４の寄生インダクタンスで除去できる。よって、シャントＦＥＴ群１２−１〜１２−６の接地ノードは、電源・制御回路部１０で発生した高周波ノイズの影響を受けなくなる。
【００３２】
すなわち、本実施形態では、第１ＧＮＤパッドＧＮＤ１から第１外周ＧＮＤ導体１３に入り込んだ高周波ノイズが第２ＧＮＤパッドＧＮＤ２に到達する前に、第１外周ＧＮＤ配線１３の寄生インダクタンスにより高周波ノイズを抑制できる。  より詳細には、第１外周ＧＮＤ配線１３の寄生インダクタンスにより抑制されながらも第2GNDパッドGND2に到達した高周波ノイズは第2GNDパッドGND2から不図示のボンディングワイヤまたは半田バンプが接続された外部の接地ノードに吸収される。このため、高周波ノイズがシャントＦＥＴ群１１の接地ノードに入り込まなくなり、シャントＦＥＴ群１１の接地レベルを安定化できる。第２外周ＧＮＤ導体１４についても同様である。
【００３３】
図４は図１の半導体装置１のＲＦ＿ＣＯＭノードＡＮＴでのノイズスペクトラムを示す図である。横軸は信号周波数（ＧＨｚ）、縦軸はノイズレベル（ｄＢｍ）である。一般に、ノイズレベルが−１２０ｄＢｍ以下であれば高周波ノイズが少ないとみなせるが、図１の半導体装置１では、どの周波数帯域でもノイズレベルが−１２０ｄＢｍ以下であり、高周波ノイズを有効に除去できていることがわかる。
【００３４】
一方、図５は一比較例に係る模式的平面図、図６は図５のノイズスペクトラムを示す図である。図５の模式的平面図は、図１の第１外周ＧＮＤ導体１３と第２外周ＧＮＤ導体１４の代わりに、切替部７と電源・制御回路部１０の周囲を完全に取り囲む外周ＧＮＤ導体２０を有する。図５の外周ＧＮＤ導体２０は、基板の４辺Ａ，Ｂ，Ｄ，Ｃの縁に沿って配置されている。外周ＧＮＤ導体２０は、主にＥＳＤ対策用として設けられており、パターン幅は約１０μｍである。
【００３５】
外周ＧＮＤ導体２０は、第１〜第４ＧＮＤパッドＧＮＤ１〜４と、シャントＦＥＴ群１２−１〜１２−６の接地ノードとに接続されている。ただし、第１ＧＮＤパッドＧＮＤ１と外周ＧＮＤ導体２０の接続位置のすぐ近くに、シャントＦＥＴ群１２−４〜１２−６の接地ノードと外周ＧＮＤ導体２０の接続位置が設けられている。同様に、第３ＧＮＤパッドＧＮＤ３と外周ＧＮＤ導体２０の接続位置のすぐ近くに、シャントＦＥＴ群１２−１〜１２−３の接地ノードと外周ＧＮＤ導体２０の接続位置が設けられている。よって、図５では、電源・制御回路部１０で発生した高周波ノイズの内、第1GNDパッドGND1に重畳しているノイズは、GND1の直近に配置されたシャントFET群12-4〜12-6の接地ノードに流れ込みやすくなる。また、第３GNDパッドGND３に重畳しているノイズは、GND３の直近に配置されたシャントFET群12-1〜12-3の接地ノードに流れ込みやすくなる。したがって、図４と図６を比較すれば明らかなように、図５では、ノイズレベルが格段に高くなってしまう。
【００３６】
図１が図４のように高周波ノイズが少ないのは、以下の２つの理由による。一つは、電源・制御回路部１０に接続される第１ＧＮＤパッドＧＮＤ１と第１外周ＧＮＤ導体１３との接続位置を、シャントＦＥＴ群１２−１〜１２−３の接地ノードと第１外周ＧＮＤ導体１３との接続位置からできるだけ遠ざけて配置するためである。もう一つは、シャントＦＥＴ群１２−１〜１２−３の接地ノードと第１外周ＧＮＤ導体１３との接続位置の近くに配置される第２ＧＮＤパッドＧＮＤ２と第１ＧＮＤパッドＧＮＤ１とをできるだけ遠ざけて配置するためである。これにより、電源・制御回路部１０から第１ＧＮＤパッドＧＮＤ１に入り込んだ高周波ノイズがシャントＦＥＴ群１２−１〜１２−６の接地ノードに入り込むおそれが少なくなる。また、第１ＧＮＤパッドＧＮＤ１から第１外周ＧＮＤ導体１３に入り込んだ高周波ノイズが、第２ＧＮＤパッドＧＮＤ２に到達する前に、第１外周ＧＮＤ導体１３の寄生インダクタンスにより除去される。この特徴は、第２外周ＧＮＤ導体１４についても同様である。
【００３７】
ところで、本実施形態に係る半導体装置１の模式的平面図は、図１に示したものに限定されない。図７は本実施形態の第１変形例の模式的平面図である。図７は、第１ＧＮＤパッドＧＮＤ１と第３ＧＮＤパッドＧＮＤ３の配置場所が図１と異なっている。図７の第１ＧＮＤパッドＧＮＤ１と第３ＧＮＤパッドＧＮＤ３は、基板の辺Ａに対向配置される辺Ｄに沿って配置されており、第１外周ＧＮＤ導体１３は、基板の辺Ａ，Ｂ，Ｃに沿って配置されるだけでなく、辺Ｄに沿っても配置されている。また、第１ＧＮＤパッドＧＮＤ１と第３ＧＮＤパッドＧＮＤ３のいずれも、辺Ｄ側で第１外周ＧＮＤ導体１３と第２外周ＧＮＤ導体１４にそれぞれ接続されている。
【００３８】
図７によれば、第１外周ＧＮＤ導体１３上の第１ＧＮＤパッドＧＮＤ１と第２ＧＮＤパッドＧＮＤ２との距離が図１よりも長くなる。同様に、第２外周ＧＮＤ導体１４上の第３ＧＮＤパッドＧＮＤ３と第４ＧＮＤパッドＧＮＤ４との距離が図１よりも長くなる。よって、第１外周ＧＮＤ導体１３と第２外周ＧＮＤ導体１４の寄生インダクタンスによって、第１外周ＧＮＤ導体１３と第２外周ＧＮＤ導体１４に流れる高周波ノイズをより有効に除去できる。
【００３９】
図８は本実施形態の第２変形例の模式的平面図である。図８では、基板の辺Ａに沿ってすべてのシャントＦＥＴ群１２−１〜１２−６が一列に配置されており、辺Ａに対向配置される辺Ｄに沿って電源・制御回路部１０が配置されている。第１外周ＧＮＤ導体１３は、辺ＡでシャントＦＥＴ群１２−１〜１２−３の接地ノードと第２ＧＮＤパッドＧＮＤ２に接続されている。また、第１外周ＧＮＤ導体１３は、辺Ｂで第１ＧＮＤパッドＧＮＤ１に接続されている。一方、第２外周ＧＮＤ導体１４は、辺ＡでシャントＦＥＴ群１２−１〜１２−６の接地ノードと第４ＧＮＤパッドＧＮＤ４に接続されている。また、第２外周ＧＮＤ導体１４は、辺Ｃで第３ＧＮＤパッドＧＮＤ３に接続されている。第２変形例においても、第１外周ＧＮＤ導体１３に接続される第１ＧＮＤパッドＧＮＤ１と第２ＧＮＤパッドＧＮＤ２との間の距離は十分に離れている。同様に、第２外周ＧＮＤ配線１４に接続される第３ＧＮＤパッドＧＮＤ３と第４ＧＮＤパッドＧＮＤ４との間の距離も十分に離れており、第１変形例と同様の効果が得られる。
【００４０】
図９は本実施形態の第３変形例の模式的平面図である。図９では、電源・制御回路部１０の長手方向が辺Ｂに沿って配置されている。シャントＦＥＴ群１２−１〜１２−３は辺Ａに沿って配置され、シャントＦＥＴ群１２−４〜１２−６は辺Ｄに沿って配置されている。第１外周ＧＮＤ導体１３は、辺Ｂで第１ＧＮＤパッドＧＮＤ１に接続され、辺Ｂから辺Ｄ、Ｃ、Ａまで延在され、辺Ａで第２ＧＮＤパッドＧＮＤ２とシャントＦＥＴ群１２−１〜１２−３の接地ノードに接続されている。第２外周ＧＮＤ導体１４は、辺Ｂで第３ＧＮＤパッドＧＮＤ３に接続され、辺Ｂから辺Ａ、Ｃ、Ｄまで延在され、辺Ｄで第４ＧＮＤパッドＧＮＤ４とシャントＦＥＴ群１２−４〜１２−６の接地ノードに接続されている。第３の変形例においても、第１および第２の変形例と同様の効果が得られる。
【００４１】
このように、本実施形態では、基板面の外周部に、ＥＳＤ対策を兼ねる第１外周ＧＮＤ導体１３と第２外周ＧＮＤ導体１４を設けている。これらＧＮＤ導体１３，１４では、電源・制御回路部１０の接地ノードとの接続位置と、シャントＦＥＴ群１２−１〜１２−６の接地ノードとの接続位置とをできるだけ離している。よって、電源・制御回路部１０で発生した高周波ノイズがシャントＦＥＴ群１２−１〜１２−６の接地ノードに入り込みにくくなり、切替部７が高周波ノイズの影響を受けにくくなる。
【００４２】
上述した各実施形態では、基板の外縁に沿って、第１外周ＧＮＤ導体１３と第２外周ＧＮＤ導体１４を配置したが、スルーＦＥＴ群１１とシャントＦＥＴ群１２の数が少ない場合は、一つの外周ＧＮＤ導体（接続導体）のみを基板の外縁に沿って配置してもよい。その場合でも、外周ＧＮＤ導体と電源・制御回路部１０の接地ノードとの接続位置を、外周ＧＮＤ導体とシャントＦＥＴ群の接地ノードとの接続位置からできるだけ離すようにするのが望ましい。
【００４３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４４】
１  半導体装置、２  シリアルパラレル変換器、３  デコーダ、４  高周波スイッチ回路、５  電源回路、６  駆動回路、７  切替部、８  発振回路、９  チャージポンプ、１１−１〜１１−６  スルーＦＥＴ群、１２−１〜１２−６  シャントＦＥＴ群、１３  第１外周ＧＮＤ導体、１４  第２外周ＧＮＤ導体
【図１】
2015109496.tif 000003
【図２】
2015109496.tif 000004
【図３】
2015109496.tif 000005
【図５】
2015109496.tif 000006
【図７】
2015109496.tif 000007
【図４】
2015109496.tif 000008
【図６】
2015109496.tif 000009
【図８】
2015109496.tif 000010
【図９】
2015109496.tif 000011