(57)【要約】【課題】クラックが発生しにくい半導体装置及びその製造方法を提供する。【解決手段】実施形態に係る半導体装置は、チップ本体と、前記チップ本体上に設けられ、ニッケル及びリンを含む第１の層と、前記第１の層上に設けられ、ニッケル及びリンを含み、リンの濃度が前記第１の層におけるリンの濃度よりも高い第２の層と、を備える。【選択図】図１
2015056532.tif 000002
【特許請求の範囲】
【請求項１】
チップ本体と、
前記チップ本体上に設けられ、ニッケル及びリンを含む第１の層と、
前記第１の層上に設けられ、ニッケル及びリンを含み、リンの濃度が前記第１の層におけるリンの濃度よりも高い第２の層と、
を備えた半導体装置。
【請求項２】
前記第１の層におけるリンの濃度は４質量％以上６質量％未満であり、
前記第２の層におけるリンの濃度は６質量％以上７質量％以下である請求項１記載の半導体装置。
【請求項３】
前記第１の層は前記第２の層よりも厚い請求項１または２に記載の半導体装置。
【請求項４】
前記第２の層における単位体積当たりのリンの原子数は、前記第１の層における単位体積当たりのリンの原子数よりも多い請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記第１の層及び前記第２の層は、めっき法によって形成された請求項１〜４のいずれか１つに記載の半導体装置。
【請求項６】
チップ本体上に、無電解めっき法によってニッケル及びリンを含む第１の層を形成する工程と、
前記第１の層上に、無電解めっき法によってニッケル及びリンを含み、リンの濃度が前記第１の層におけるリンの濃度よりも高い第２の層を形成する工程と、
を備えた半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）等の縦型の電力用半導体装置においては、電流密度を高め、装置を冷却するために、チップの上面にニッケル層を設けることが多い。また、縦型の電力用半導体装置においては、チップを薄くすることにより、飽和電圧を低減することができる。しかしながら、チップを薄くすると、チップが反りやすくなる。チップが反ると、ニッケル層にかかる応力が大きくなり、ニッケル膜にクラックが発生する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−３８６８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態の目的は、クラックが発生しにくい半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、チップ本体と、前記チップ本体上に設けられ、ニッケル及びリンを含む第１の層と、前記第１の層上に設けられ、ニッケル及びリンを含み、リンの濃度が前記第１の層におけるリンの濃度よりも高い第２の層と、を備える。
【０００６】
実施形態に係る半導体装置の製造方法は、チップ本体上に、無電解めっき法によってニッケル及びリンを含む第１の層を形成する工程と、前記第１の層上に、無電解めっき法によってニッケル及びリンを含み、リンの濃度が前記第１の層におけるリンの濃度よりも高い第２の層を形成する工程と、を備える。
【図面の簡単な説明】
【０００７】
【図１】（ａ）は第１の実施形態に係る半導体装置を例示する断面図であり、（ｂ）は縦軸に位置をとり横軸にリン濃度をとって、ニッケルめっき層中のリン濃度の分布を例示するグラフ図である。
【図２】第２の実施形態に係る半導体装置を例示する断面図である。
【図３】第２の実施形態に係る電力用半導体装置の製造方法を例示するフローチャート図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、第１の実施形態について説明する。
図１（ａ）は本実施形態に係る半導体装置を例示する断面図であり、（ｂ）は縦軸に位置をとり横軸にリン濃度をとって、ニッケルめっき層中のリン濃度の分布を例示するグラフ図である。
図１（ｂ）の縦軸に示す位置は、図１（ａ）に示す位置に対応している。
【０００９】
図１（ａ）に示すように、本実施形態に係る半導体装置１においては、チップ本体６が設けられている。チップ本体６は、半導体装置１の半導体部分及びその上下面上に形成された金属層であり、例えば、ＩＧＢＴにおけるシリコン部分及びその上下面上に形成された電極層である。チップ本体６の最上層は、アルミニウム層７となっている。
【００１０】
チップ本体６上には、低濃度めっき層８（第１の層）が設けられており、その上には、高濃度めっき層９（第２の層）が設けられている。低濃度めっき層８及び高濃度めっき層９は、それぞれ、無電解めっき法によって形成され、ニッケル（Ｎｉ）を主成分としたニッケルめっき層であり、ニッケルの他にリン（Ｐ）を含んでいる。低濃度めっき層８及び高濃度めっき層９は相互に接している。高濃度めっき層９上には、酸化防止層として、例えば金層（図示せず）が設けられている。低濃度めっき層８及び高濃度めっき層９は半導体装置１の上面側電極パッドの一部であり、例えば、実装時には半田が接合される部分である。
【００１１】
図１（ｂ）に示すように、高濃度めっき層９におけるリン濃度は、低濃度めっき層８におけるリン濃度よりも高い。例えば、低濃度めっき層８におけるリンの濃度は４質量％以上６質量％未満であり、高濃度めっき層９におけるリンの濃度は６質量％以上７質量％以下である。また、高濃度めっき層９は低濃度めっき層８よりも薄い。例えば、低濃度めっき層８の厚さは４μｍ（ミクロン）程度であり、高濃度めっき層９の厚さは１μｍ以下である。
【００１２】
次に、本実施形態に係る半導体装置の製造方法について説明する。
先ず、図１（ａ）に示すように、チップ本体６を作製する。チップ本体６の最上層はアルミニウム層７である。
【００１３】
次に、チップ本体６上に、無電解めっき法によって、ニッケルめっきを施す。このとき、例えば、めっき液は硫酸ニッケル（ＮｉＳＯ４）であり、めっき液には、還元剤として、リンの化合物、例えば、亜リン酸ナトリウム（ＮａＨ２ＰＯ２）が含まれている。このようなめっき液を用いてめっきを行うと、主反応として、アルミニウム層７上で、還元剤、例えば、亜リン酸ナトリウムが酸化され、電子を放出する。この電子を、めっき液、例えば、硫酸ニッケル中のニッケルイオンが受け取り、ニッケルが析出する。また、副反応として、還元剤中のリンが析出し、ニッケルめっき膜中に取り込まれる。このようにして、ニッケル及びリンを含む低濃度めっき層８が形成される。
【００１４】
次に、低濃度めっき層８上に、無電解めっき法によって、高濃度めっき層９を形成する。このとき、めっき条件を調整することにより、高濃度めっき層９のリン濃度を、低濃度めっき層８中のリン濃度よりも高くする。めっき条件としては、例えば、めっき液の温度、めっき液のｐＨ、並びに、めっき液中の添加剤の種類及び濃度等を調整する。例えば、ニッケルめっき液のｐＨが高いほど、めっき層中のリン濃度は低くなる。そこで、予め、ｐＨの値が相互に異なる２種類のめっき槽を準備し、先ず、ｐＨが相対的に高いめっき槽を用いて低濃度めっき層８を形成し、その後、水洗槽を挟んで、ｐＨが相対的に低いめっき槽を用いて高濃度めっき層９を形成すればよい。
次に、高濃度めっき層９上に、例えば金層（図示せず）を形成し、酸化防止層とする。これにより、本実施形態に係る半導体装置１が製造される。
【００１５】
本実施形態においては、低濃度めっき層８及び高濃度めっき層９は、共にウェットめっき法によって形成された緻密な構造の膜であるため、膜中にボイドは少ない。このため、高濃度めっき層９における単位体積当たりのリンの原子数は、低濃度めっき層８における単位体積当たりのリンの原子数よりも多い。
【００１６】
次に、本実施形態の効果について説明する。
本実施形態に係る半導体装置１においては、低濃度めっき層８のリン濃度が高濃度めっき層９のリン濃度よりも低い。低濃度めっき層８はリン濃度が低いため、熱処理を施してもニッケルとリンの合金（例えば、Ｎｉ３Ｐ等）の析出による硬化が起こりにくい。このため、硬化に伴うめっき膜の脆化が起こりにくく、クラックが生じにくい。低濃度めっき層８を高濃度めっき層９よりも厚く形成することにより、より効果的に半導体装置１のクラック発生を抑えることができる。
【００１７】
また、ニッケルめっきの上には酸化防止層として、例えば金層が形成されるが、この金層を形成する際に、ニッケルめっきが侵食を受ける。このとき、リン濃度が低いほど侵食を受けやすい。侵食を受けると金層の表層にニッケルが溶出し、これに起因して例えば酸化ニッケル層が形成され、半田の濡れ性が劣化する。低濃度めっき層８においては、リン濃度が相対的に低いため、この侵食が発生しやすい。そこで、高濃度めっき層９を低濃度めっき槽８の上に形成することで、ニッケルの浸食を抑制し、半田付けの際に、半田の濡れ性を良好に維持することができる。
【００１８】
このように、本実施形態によれば、低濃度めっき層８及び高濃度めっき層９を積層させることにより、リン濃度が低く軟質な低濃度めっき層８により、半導体装置１にクラックが発生することを抑制し、リン濃度が高く硬質な高濃度めっき層９により、半田の濡れ性を担保している。このため、クラックが発生しにくく、半田の濡れ性が良好な半導体装置１を実現することができる。
【００１９】
これに対して、仮に、高濃度めっき層９を設けないと、半田の濡れ性が低く、半田付けが困難である。また、下層に高濃度めっき層９を配置し、上層に低濃度めっき層８を配置しても、半田の濡れ性が不十分となる。
【００２０】
なお、低濃度めっき層を形成した後、エッチングを施して低濃度めっき層の表層部分からニッケルを選択的に除去し、リン濃度が相対的に高い高濃度エッチング層を形成することも考えられる。これによっても、見かけ上、上層部分のリン濃度が下層部分のリン濃度よりも高いニッケル層を形成することができる。このとき、高濃度エッチング層における単位体積当たりのリンの原子数は、低濃度めっき層における単位体積当たりのリンの原子数に等しい。しかしながら、この場合は、高濃度エッチング層はエッチングによって多孔質状となるため、膜自体の脆化に伴いクラックが発生する。このように、リンの原子数を増やすことなく、ニッケルを除去することによって見かけ上のリン濃度を増加させても、却ってクラックが発生しやすくなる。
【００２１】
次に、第２の実施形態について説明する。
本実施形態は、前述の第１の実施形態の構成を、ＩＧＢＴに適用した例である。
図２は、本実施形態に係る半導体装置を例示する断面図である。
図２に示すように、本実施形態に係る半導体装置２は、ＩＧＢＴである。半導体装置２の外形は、例えば、一辺の長さが例えば１０〜１５ｍｍ（ミリメートル）のチップ形状である。
【００２２】
半導体装置２においては、半導体部分としてのシリコン部分１０が設けられており、シリコン部分１０の上面上には表面電極構造体２０が設けられており、シリコン部分１０の下面上には裏面電極構造体３０が設けられている。
【００２３】
シリコン部分１０においては、下層側から順に、ｐ＋形コレクタ層１１、ｎ＋形バッファー層１２、ｎ−形バルク層１３、ｐ形ベース層１４及びｎ＋形エミッタ層１５が積層されている。また、シリコン部分１０の上面側から、ｎ＋形エミッタ層１５及びｐ形ベース層１４を貫通し、ｎ−形バルク層１３内に到達するように、トレンチゲート電極１６が設けられている。トレンチゲート電極１６は、半導体装置２のベース電極である。トレンチゲート電極１６の周囲には、例えばシリコン酸化物からなるゲート絶縁膜１７が設けられている。シリコン部分１０は単結晶のシリコンからなり、シリコン部分１０全体の厚さは、例えば６０〜１２０μｍであり、例えば７０μｍである。
【００２４】
表面電極構造体２０においては、下層側、すなわち、シリコン部分１０側から順に、厚さが例えば３０ｎｍ（ナノメートル）のチタン層２１、厚さが例えば１５０ｎｍのチタン窒化物（ＴｉＮ）層２２、アルミニウム（Ａｌ）層２３、アルミニウム−銅（ＡｌＣｕ）合金層２４、厚さが例えば５μｍのニッケル層２５、及び、厚さが例えば５０ｎｍの金（Ａｕ）層２６が積層されている。アルミニウム層２３及びアルミニウム−銅合金層２４の合計の厚さは、例えば４μｍである。表面電極構造体２０は、半導体装置２のエミッタ電極を構成している。ニッケル層２５及び金層２６は、半導体装置２を用いたパッケージの組立時に、半田付けされる電極パッドである。また、表面電極構造体２０には、層間絶縁膜（図示せず）も設けられている。
【００２５】
ニッケル層２５においては、リンの濃度が相対的に低い低濃度めっき層２５ａと、リンの濃度が相対的に高い高濃度めっき層２５ｂとが積層されている。低濃度めっき層２５ａの構成は、前述の第１の実施形態における低濃度めっき層８と同様であり、高濃度めっき層２５ｂの構成は、前述の第１の実施形態における高濃度めっき層９と同様である。
【００２６】
裏面電極構造体３０においては、上層側、すなわち、シリコン部分１０側から順に、厚さが例えば２００ｎｍのアルミニウム−シリコン（ＡｌＳｉ）合金層３１、厚さが例えば２００ｎｍのチタン層３２、厚さが例えば１０００ｎｍのニッケル層３３、及び、厚さが例えば１００ｎｍの金−銀（ＡｕＡｇ）合金層３４が積層されている。ニッケル層３３は、スパッタ法により形成されたものであり、ほぼ純ニッケルからなり、少なくとも一部、例えば全体が結晶化している。裏面電極構造体３０は、半導体装置２のコレクタ電極である。
【００２７】
次に、本実施形態に係る電力用半導体装置の製造方法について説明する。
図３は、本実施形態に係る電力用半導体装置の製造方法を例示するフローチャート図である。
以下、図２及び図３を参照して、説明する。
【００２８】
先ず、シリコン部分１０として、ｎ形のシリコンウェーハを用意する。以下、便宜上、このシリコンウェーハを「シリコン部分１０」という。
そして、ステップＳ１に示すように、表面側から不純物をイオン注入する。これにより、シリコン部分１０内に、ｐ形ベース層１４及びｎ＋形エミッタ層１５を形成する。
次に、ステップＳ２に示すように、トレンチを形成し、トレンチの内面上にゲート絶縁膜１７を形成し、トレンチ内にトレンチゲート電極１６を埋め込む。これにより、トレンチゲート構造を形成する。
【００２９】
次に、ステップＳ３に示すように、シリコン部分１０上に表面電極構造体２０を形成する。具体的には、スパッタ法により、チタン層２１を例えば３０ｎｍの厚さに形成し、チタン窒化物層２２を例えば１５０ｎｍの厚さに形成し、アルミニウム層２３及びアルミニウム−銅合金層２４を合計で例えば４μｍの厚さに形成する。これにより、半導体装置２のチップ本体が作製される。
【００３０】
次に、無電解めっき法によりニッケルをめっきする。このとき、例えば、めっき液は硫酸ニッケルとし、還元剤は亜リン酸ナトリウムとする。先ず、低濃度めっき層２５ａを形成する。低濃度めっき層２５ａの厚さは例えば４μｍとし、リン濃度は例えば４質量％以上、６質量％未満とする。続けて、高濃度めっき層２５ｂを形成する。高濃度めっき層２５ｂの厚さは例えば１μｍとし、高濃度めっき層２５ｂのリン濃度は例えば６質量％以上、７質量％以下とする。これにより、厚さが例えば５μｍのニッケル層２５が形成される。この時点では、ニッケル層２５はほぼ非晶質である。次に、金層２６を例えば５０ｎｍの厚さに形成する。
【００３１】
次に、ステップＳ４に示すように、表面電極構造体２０の上面に保護テープ（図示せず）を貼付して、表面を保護する。
次に、ステップＳ５に示すように、シリコン部分１０の裏面を研削して、所定の厚さまで薄くする。その後、エッチングを施し、研削により損傷した部分を除去する。このとき、シリコン部分１０の厚さは、例えば６０〜１２０μｍ、例えば７０μｍとする。その後、保護テープを剥離する。
【００３２】
次に、ステップＳ６に示すように、シリコン部分１０の裏面側から、不純物をイオン注入する。これにより、シリコン部分１０内にｎ＋形バッファー層１２及びｐ＋形コレクタ層１１を形成する。
【００３３】
次に、ステップＳ７に示すように、熱処理を行い、シリコン部分１０内に注入した不純物を活性化する。この熱処理により、ニッケル層２５の少なくとも一部、例えば全体が結晶化する。
【００３４】
次に、ステップＳ８に示すように、シリコン部分１０の下面上に、裏面電極構造体３０を形成する。具体的には、スパッタ法により、アルミニウム−シリコン合金層３１を例えば２００ｎｍの厚さに形成し、チタン層３２を例えば２００ｎｍの厚さに形成し、ニッケル層３３を例えば１０００ｎｍの厚さに形成し、金−銀合金層３４を例えば１００ｎｍの厚さに形成する。このとき、ニッケル層３３は、スパッタ法により成膜されるため、成膜直後の時点で、その少なくとも一部、例えば全体が結晶化している。
【００３５】
その後、シリコンウェーハ（シリコン部分１０）を表面電極構造体２０及び裏面電極構造体３０と共にダイシングすることにより、複数のチップに個片化する。これにより、本実施形態に係る半導体装置２が製造される。
【００３６】
本実施形態に係る半導体装置２においても、前述の第１の実施形態と同様な理由により、クラックが発生しにくく、半田の濡れ性が良好である。
なお、本実施形態においては、半導体装置がＩＧＢＴである例を示したが、これには限定されず、例えば、ＦＲＤ（Fast Recoverly Diode：高速リカバリーダイオード）等のＩＧＢＴ以外の縦型の電力用半導体装置であってもよく、電力用半導体装置以外の半導体装置であってもよい。
【００３７】
以上説明した実施形態によれば、クラックが発生しにくい半導体装置及びその製造方法を実現することができる。
【００３８】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
【符号の説明】
【００３９】
１、２：半導体装置、６：チップ本体、７：アルミニウム層、８：低濃度めっき層、９：高濃度めっき層、１０：シリコン部分、１１：ｐ＋形コレクタ層、１２：ｎ＋形バッファー層、１３：ｎ−形バルク層、１４：ｐ形ベース層、１５：ｎ＋形エミッタ層、１６：トレンチゲート電極、１７：ゲート絶縁膜、２０：表面電極構造体、２１：チタン層、２２：チタン窒化物層、２３：アルミニウム層、２４：アルミニウム−銅合金層、２５：ニッケル層、２５ａ：低濃度めっき層、２５ｂ：高濃度めっき層、２６：金層、３０：裏面電極構造体、３１：アルミニウム−シリコン合金層、３２：チタン層、３３：ニッケル層、３４：金−銀合金層
【図１】
2015056532.tif 000003
【図２】
2015056532.tif 000004
【図３】
2015056532.tif 000005