(57)【要約】【課題】インバータ回路やコンバータ回路などの電力変換回路における、還流電流による導通損失を低減する回路を提供することを目的とする。【解決手段】回路は、第１のスイッチング素子と第２のスイッチング素子と整流素子を並列接続する。第１の端子から第２の端子に順方向電流を流すときは第１のスイッチング素子と第２のスイッチング素子をともにオンする。第２の端子から第１の端子に逆方向電流を流すときは第１のスイッチング素子をオフする。低負荷時に逆方向電流を流すときは低順方向電圧の整流素子（第２のスイッチング素子）に通流し、高負荷時に逆方向電流を流すときは低オン抵抗の整流素子に通流するようにされる。【選択図】図７
2015015345.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極で第２の電極と第３の電極間に流れる電流を制御する第１の半導体素子と、
第４の電極から第５の電極に電流を流す整流作用を持つ第２の半導体素子と、
第６の電極で第７の電極と第８の電極間に流れる電流を制御する第３の半導体素子と、
前記第１の電極に接続される第１の端子と、
前記第６の電極に接続される第２の端子と、
前記第２、第５および第７の電極に接続される第３の端子と、
前記第３、第４および第８の電極に接続される第４の端子と、
を具備し、
前記第１の端子に前記第１の半導体素子の閾値電圧以上の電圧を供給し、前記第２の端子に前記第３の半導体素子の閾値電圧以上の電圧を供給することで、前記第３の端子と前記第４の端子の間に双方向電流を流すようにされ、
前記第１および第２の端子のそれぞれに０ボルト以下の電圧を供給し、前記第２の半導体素子で前記第４の端子から前記第３の端子に電流を流すようにされ、
前記第１の端子に０ボルト以下の電圧を供給し、前記第２の端子に０ボルトより大きく前記第３の半導体素子の閾値電圧よりも小さい電圧を供給することで前記第２の半導体素子よりも小さい順方向電圧で前記第４の端子から前記第３の端子に電流を流すようにされる、
半導体回路。
【請求項２】
請求項１において、
前記第３の半導体素子の電流容量は前記第１の半導体素子の１／２以下の電流容量であり、
前記第４の端子から前記第３の端子に流れる電流が最大電流の１／２以下の場合は、前記第２の端子に前記第３の半導体素子の閾値電圧よりも小さく、０ボルトより大きい電圧をかけることで、前記第３の半導体素子は前記第２の半導体素子よりも小さい順方向電圧で電流を流すダイオードとして動作するようにされ、
前記第４の端子から前記第３の端子に流れる電流が最大電流の１／２以上の場合は、前記第２の端子に０ボルト以下の電圧をかけることで第２の半導体素子に電流を流すようにされる、
半導体回路。
【請求項３】
請求項１において、
前記第１および第３の半導体素子は高抵抗基板上の同一チップ内に素子分離されて形成され、
前記第２の電極と前記第７の電極、前記第３の電極と前記第８の電極が、それぞれ近接して配置されて配線を介して接続される、
半導体回路。
【請求項４】
請求項３において、
前記高抵抗基板はシリコン基板上に形成された高抵抗層上やガリウムヒ素、サファイアのいずれかである、
半導体回路。
【請求項５】
請求項１において、
前記第１および第３の半導体素子のそれぞれは電界効果型トランジスタであり、
前記第２の半導体素子はダイオードである、
半導体回路。
【請求項６】
請求項５において、
前記ダイオードはショットキーバリアダイオードである、
半導体回路。
【請求項７】
請求項１乃至６のいずれか１項の半導体回路を２つ縦続に接続した回路を電源間に接続して構成されるハーフブリッジ方式の電力変換回路。
【請求項８】
請求項１乃至６のいずれか１項の半導体回路を２つ縦続に接続した回路を２つ並列に電源間に接続して構成されるフルブリッジ方式の電力変換回路。
【請求項９】
直流電圧源と、
第１および第２の回路と、
を具備し、
第１の回路と第２の回路が直列接続され、
前記第１および第２の回路のそれぞれは、
第１の電極で第２の電極と第３の電極間に流れる電流を制御する第１の半導体素子と、
第４の電極から第５の電極に電流を流す整流作用を持つ第２の半導体素子と、
第６の電極で第７の電極と第８の電極間に流れる電流を制御する第３の半導体素子と、
前記第１の電極に接続される第１の端子と、
前記第６の電極に接続される第２の端子と、
前記第２、第５および第７の電極に接続される第３の端子と、
前記第３、第４および第８の電極に接続される第４の端子と、
を具備し、
前記第１の回路の第３の端子が前記直流電圧源の正側に接続され、
前記第１の回路の第４の端子が前記第２の回路の第３の端子に接続され、
前記第２の回路の第４の端子が前記直流電圧源の負側に接続され、
前記第１および第２の回路のそれぞれは、
前記第１の端子に前記第１の半導体素子の閾値電圧以上の電圧が供給され、前記第２の端子に前記第３の半導体素子の閾値電圧以上の電圧が供給されるときは、前記第３の端子３と前記第４端子の間に双方向電流を流すようにされ、
前記第１および第２の端子のそれぞれに０ボルト以下の電圧が供給されるときは、前記第２の半導体素子で前記第４の端子から前記第３の端子に電流を流すようにされ、
前記第１の端子に０ボルト以下の電圧が供給され、前記第２の端子に０ボルトより大きく第３の半導体素子の閾値電圧よりも小さい電圧が供給されるときは、前記第２の半導体素子よりも小さい順方向電圧で前記第４の端子から前記第３の端子に電流を流すようにされる、
電力変換回路。
【請求項１０】
請求項９において、さらに、
リアクトルと、
前記第１の回路と第２の回路との接続点と前記リアクトロの間の電流を検出する電流検出回路と、
前記電流検出回路で検出される電流量に応じて電圧変換される信号に基づいて前記第１および第２の回路を制御する制御回路と、
を具備し、
前記第３の半導体素子の電流容量は前記第１の半導体素子の１／２以下の電流容量であり、
前記制御回路により前記第１の回路の第４の端子から第３の端子に流れる電流が最大電流の半分以下と判断される場合は、前記第１の回路の第２の端子に第３の半導体素子の閾値電圧よりも小さく、０ボルトより大きい電圧をかけることで、前記第１の回路の第３の半導体素子は第２の半導体素子よりも小さい順方向電圧で電流を流すダイオードとして動作するようにされ、
前記制御回路により前記第１の回路の第４の端子から第３の端子に流れる電流が最大電流の半分以上と判断される場合は、前記第１の回路の第２の端子に０ボルト以下の電圧をかけることで、前記第１の回路の第２の半導体素子に電流を流すようにされる、
電力変換回路。
【請求項１１】
請求項７において、さらに、
前記第１の回路の第１の半導体素子を駆動する第１の駆動回路と、
前記第１の回路の第３の半導体素子を駆動する第２の駆動回路と、
前記第２の回路の第１の半導体素子を駆動する第３の駆動回路と、
前記第２の回路の第３の半導体素子を駆動する第４の駆動回路と、
を具備し、
前記第１の駆動回路の基準電位は、前記第１の回路の第４の端子に接続され、信号電位は前記第１の回路の前記第１の端子に接続され、
前記第２の駆動回路の基準電位は、前記第１の回路の第４の端子に接続され、信号電位は前記第１の回路の第２の端子に接続され、
前記第３の駆動回路の基準電位は、前記第２の回路の第４の端子に接続され、信号電位は前記第２の回路の第１の端子に接続され、
前記第４の駆動回路の基準電位は、前記第２の回路の第４の端子に接続され、信号電位は前記第２の回路の第２の端子に接続され、
前記第１、第２、第３および第４の駆動回路は、前記制御回路によって制御される、
電力変換回路。
【請求項１２】
請求項９において、さらに、
レベル変換回路を具備し、
前記レベル変換回路は、前記電流検出回路で検出した電流を電圧に変換するようにされる、
電力変換回路。
【請求項１３】
直流電圧源と、
第１、第２、第３および第４の回路と、
を具備し、
前記第１の回路と前記第２の回路が直列接続され、
前記第３の回路と前記第４の回路が直列接続され、
前記第１、第２、第３および第４の回路のそれぞれは、
第１の電極で第２の電極と第３の電極間に流れる電流を制御する第１の半導体素子と、
第４の電極から第５の電極に電流を流す整流作用を持つ第２の半導体素子と、
第６の電極で第７の電極と第８の電極間に流れる電流を制御する第３の半導体素子と、
前記第１の電極に接続される第１の端子と、
前記第６の電極に接続される第２の端子と、
前記第２、第５および第７の電極に接続される第３の端子と、
前記第３、第４および第８の電極に接続される第４の端子と、
を具備し、
前記第１の回路の第３の端子が前記直流電圧源の正側に接続され、
前記第１の回路の第４の端子が前記第２の回路の第３の端子に接続され、
前記第２の回路の第４の端子が前記直流電圧源の負側に接続され、
前記第３の回路の第３の端子が前記直流電圧源の正側に接続され、
前記第３の回路の第４の端子が前記第４の回路の第３の端子に接続され、
前記第４の回路の第４の端子が前記直流電圧源の負側に接続され、
前記第１、第２、第３および第４の回路のそれぞれは、
前記第１の端子に前記第１の半導体素子の閾値電圧以上の電圧が供給され、前記第２の端子に第前記３の半導体素子の閾値電圧以上の電圧が供給されるときは、前記第３の端子と前記第４の端子の間に双方向電流を流すようにされ、
前記第１および第２の端子のそれぞれに０ボルト以下の電圧が供給されるときは、前記第２の半導体素子で前記第４の端子から前記第３の端子に電流を流すようにされ、
前記第１の端子に０ボルト以下の電圧が供給され、前記第２の端子に０ボルトより大きく前記第３の半導体素子の閾値電圧よりも小さい電圧が供給されるときは、前記第２の半導体素子よりも小さい順方向電圧で前記第４の端子から前記第３の端子に電流を流すようにされる、
電力変換回路。
【請求項１４】
請求項１３において、さらに、
リアクトルと、
前記第１の回路と第２の回路との接続点と前記リアクトロの間の電流を検出する電流検出回路と、
前記電流検出回路で検出される電流量に応じて電圧変換される信号に基づいて前記第１、第２、第３および第４の回路を制御する制御回路と、
を具備し、
前記第１の回路の第３の半導体素子の電流容量は前記第１の半導体素子の１／２以下の電流容量であり、
前記制御回路により前記第１の回路の第４の端子から第３の端子に流れる電流が最大電流の半分以下と判断される場合は、前記第１の回路の第２の端子に第３の半導体素子の閾値電圧よりも小さく、０ボルトより大きい電圧をかけることで、前記第１の回路の第２の半導体素子よりも小さい順方向電圧で電流を流すダイオードとして動作するようにされ、
前記制御回路により最大電流の半分以上と判断される場合は、前記第１の回路の第２の端子に０ボルト以下の電圧をかけることで、前記第１の回路の第２の半導体素子に電流を流すようにされる、
電力変換回路。
【請求項１５】
請求項１４において、さらに、
前記第１および第２の回路を駆動する第１の駆動回路と、
前記第３および第４の回路を駆動する第２の駆動回路と、
を具備し、
前記第１の駆動回路の第１の基準電位は、前記第１の回路の第４の端子に接続され、
前記第１の駆動回路の第１の信号電位は、前記第１の回路の第１の端子に接続され、
前記第１の駆動回路の第２の信号電位は、前記第１の回路の第２の端子に接続され、
前記第１の駆動回路の第２の基準電位は、前記第２の回路の第４の端子に接続され、
前記第１の駆動回路の第３の信号電位は、前記第２の回路の第１の端子に接続され、
前記第１の駆動回路の第４の信号電位は、前記第２の回路の第２の端子に接続され、
前記第２の駆動回路の第１の基準電位は、前記第３の回路の第４の端子に接続され、
前記第２の駆動回路の第１の信号電位は、前記第３の回路の第１の端子に接続され、
前記第２の駆動回路の第２の信号電位は、前記第３の回路の第２の端子に接続され、
前記第２の駆動回路の第２の基準電位は、前記第１の回路の第４の端子に接続され、
前記第２の駆動回路の第３の信号電位は、前記第４の回路の前記第１の端子に接続され、
前記第２の駆動回路の第４の信号電位は、前記第４の回路の前記第２の端子に接続される、
前記第１および第２の駆動回路は、前記制御回路によって制御される、
電力変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は半導体回路に関し、例えば還流ダイオードを有する電力変換回路に適用可能である。
【背景技術】
【０００２】
直流−交流電力変換回路（インバータ）、交流−直流電力変換回路（コンバータ）などの電力変換回路にはハーフブリッジ方式やフルブリッジ方式などがある。これらの方式はハイサイドとロウサイドのスイッチを交互にスイッチさせることでリアクトルを介して負荷に電流を流す。この時、スイッチ素子にかかるリアクトルによる逆方向電圧の上昇を抑えるため還流ダイオード素子をスイッチ素子に並列接続する。還流ダイオードはフリーホイールダイオード：ＦＷＤ）とも呼ばれる。
【０００３】
スイッチ素子がＩＧＢＴ（Insulated-Gate-Bipolar-Transistor）の場合、エミッタ電極からコレクタ電極への逆方向電流が流れないため還流用ダイオードは必須である。また、双方向に電流を流すＭＯＳ（Metal-Oxide-Semiconductor）トランジスタや接合型トランジスタではハイサイドとロウサイドが同時に導通しないようにデッドタイムが設けられており、この期間は必ず還流ダイオードに電流を流す必要がある。
【０００４】
還流ダイオードとしては、例えばＭＯＳトランジスタに並列接続されるダイオード（特許文献１の図３２）、ＭＯＳトランジスタに内蔵されるＰＮ接合ダイオード（ボディダイオード）（特許文献１の図３１、特許文献２の図４）、ＭＯＳトランジスタのソース電極からチャネル領域を介してドレイン領域に電流を流すダイオード（特許文献１の図５）などがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−１０４８５６号公報
【特許文献２】特開平９−２２３７９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
還流ダイオードは順方向電圧による導通損失が発生する。出力電流が大きい場合には、還流ダイオードの電流も大きくなる。このとき、還流ダイオードで発生する損失のうち、順方向電圧による導通損失が占める割合は小さいが、出力電流が小さい場合、還流ダイオードに流れる電流も小さくなり、このとき、還流ダイオードの損失に占める順方向電圧による導通損失の割合は大きくなる。よって出力電流が小さいときは順方向電圧が小さい還流用ダイオードを使うことが望ましい。
【０００７】
特許文献１では、部品点数を増やさないために、１つのＳｉＣ（炭化珪素）のＭＩＳＦＥＴがバイアス状態によりスイッチング素子、還流ダイオード素子として動作する。更にデバイス構造の最適化により、トランジスタのゲート・ソース間電圧を０ボルトにすることでソースからドレインに流れる逆方向電流に対し、整流作用を持つ順方向電圧が０．６Ｖと低い素子を実現している。しかしゲート電圧はノイズや帰還容量の影響によりセルフターンオンしてしまう可能性が高く、ゲート・ソース間電圧は負電圧であることが望ましい。この素子に負電圧をかけると順方向電圧が大きくなることが考えられる。また、この素子の大きさは負荷に流す最大電流で決まるため、素子の帰還容量、出力容量が大きくなり、セルフターンが起きやすくなるばかりか、還流ダイオード状態とスイッチング状態間の遷移時間が高速にできないことが考えられる。
【０００８】
本開示はインバータ回路やコンバータ回路などの電力変換回路における、還流電流による導通損失を低減する回路を提供することを目的とする。
その他の課題と新規な特徴は、本開示の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本開示のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、回路は、第１のスイッチング素子と第２のスイッチング素子と整流素子を並列接続する。第１の端子から第２の端子に順方向電流を流すときは第１のスイッチング素子と第２のスイッチング素子をともにオンする。第２の端子から第１の端子に逆方向電流を流すときは第１のスイッチング素子をオフする。低負荷時に逆方向電流を流すときは低順方向電圧の整流素子（第２のスイッチング素子）に通流し、高負荷時に逆方向電流を流すときは低オン抵抗の整流素子に通流するようにされる。
【発明の効果】
【００１０】
上記回路によれば、逆方向電流通流時の導通損失を低減することができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施例に係る半導体回路の回路図である。
【図２】第２の実施例に係る電力変換回路のブロック図である。
【図３】第３の実施例に係る電力変換回路のブロック図である。
【図４】第４の実施例に係る半導体回路の平面図である。
【図５】比較例に係るＤＣ−ＤＣコンバータの回路図である。
【図６】比較例に係る還流ダイオードの電圧―電流特性を示す図である。
【図７】実施の形態に係る回路構成およびその動作を説明する図である。
【図８】実施の形態に係る回路の電圧―電流特性を示す図である。
【図９】スイッチング素子の制御電圧を生成するブロック図である。
【発明を実施するための形態】
【００１２】
以下、実施の形態および実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。
【００１３】
ＤＣ−ＤＣコンバータやインバータの電力変換装置は、負荷率が２０％〜５０％で稼動することが多い。高効率な負荷率帯域を広げることは困難なため負荷率が５０％前後に効率最高点がくるように最適化されている。負荷率が０％より大きく３０％より小さいあたりの低負荷時の高効率化の検討が進められている（高効率広帯域化）。
【００１４】
図５は比較例に係るＤＣ−ＤＣコンバータの回路図である。スイッチング素子ＳＨにより順方向電流（Ｉｄｓ１）がインダクタ（Ｌ）に流れる。インダクタ（Ｌ）負荷による逆方向起電力の上昇を抑え、かつ逆方向電流を流すために、スイッチング素子ＳＨ、ＳＬと並列に還流ダイオードＤＨ、ＤＬを接続している。還流ダイオードＤＨ、ＤＬにはＳＢＤ（ショットキーバリアダイオード）などのユニポーラダイオードが使用されている。なお、スイッチング素子ＳＨ、ＳＬはゲート駆動回路（Ｇ／Ｄ）によってオン・オフ制御される。
【００１５】
同期整流制御を使ってもスイッチング素子ＳＨ、ＳＬの短絡を防ぐためにあるデッドタイム期間中は必ず還流ダイオードＤＨ、ＤＬに電流が流れる。還流ダイオードＤＨ、ＤＬの損失は順方向電圧（Ｖｆ）とオン抵抗で決まる。還流ダイオードＤＨ、ＤＬの損失は、例えば順方向電圧（Ｖｆ）と還流電流（Ｉｄ２）の積であるので、順方向電圧（Ｖｆ）が低いほど損失は小さい。図６は比較例に係る還流ダイオードの電圧―電流特性を示す図である。出力電流が低いとき（低負荷時）は還流ダイオードの順方向電圧（Ｖｆ）による損失が占める割合が大きい。高負荷時はオン抵抗による損失の割合が大きくなる。ＳｉＣやＧａＮ（窒化ガリウム）ダイオードなどのワイドギャップデバイスの順方向電圧は１Ｖ以上あり、低負荷時は順方向電圧（Ｖｆ）による損失の割合が大きい。
【００１６】
図７は実施の形態に係る回路構成およびその動作を説明する図である。図７（ａ）は回路図、図７（ｂ）は制御電圧と動作モードを示している。実施の形態に係る回路ＳＷは、スイッチング素子Ｓ１とスイッチング素子Ｓ２と整流素子Ｄ１を並列接続する。スイッチング素子Ｓ１、Ｓ２は、それぞれ端子Ｇ１、Ｇ２に印加される電圧によって制御される。端子Ｄから端子Ｓに順方向電流を流すときはスイッチング素子Ｓ１とスイッチング素子Ｓ２を同時にオンし、端子Ｓから端子Ｄに逆方向電流を流すときはスイッチング素子Ｓ１をオフする。逆方向電流を流すとき（スイッチング素子Ｓ１はオフ）、低負荷時には低順方向電圧の整流素子（スイッチング素子Ｓ２）に通流し、高負荷時には低オン抵抗の外付け整流素子Ｄ１に通流させる。
【００１７】
スイッチング素子Ｓ２を制御する電圧（Ｖｇｓ２）は下記の３種類、スイッチング素子Ｓ１を制御する電圧（Ｖｇｓ１）は下記の２種類である。ここで、Ｖｔｈ１はスイッチング素子Ｓ１がオンする閾値電圧、Ｖｔｈ２はスイッチング素子Ｓ２がオンする閾値電圧である。
（ａ）ｏｎ（１）
Ｖｇｓ２＞Ｖｔｈ２のとき、スイッチング素子Ｓ２がオンし、順方向電流が流れる。Ｖｇｓ１＞Ｖｔｈ１のとき、スイッチング素子Ｓ１がオンし、順方向電流が流れる。
（ｂ）ｏｎ（２）
０＜Ｖｇｓ２＜Ｖｔｈのとき、スイッチング素子Ｓ２が通流し（整流素子として動作し）、低負荷時に逆方向電流が流れる。
（ｃ）ｏｆｆ（１）
Ｖｇｓ２≦０のとき、スイッチング素子Ｓ２がオフし、整流素子Ｄ１に通流し、高負荷時に逆方向電流が流れる。Ｖｇｓ１≦０のとき、スイッチング素子Ｓ１がオフする。
【００１８】
図８は実施の形態に係る回路の電圧―電流特性を示す図である。図８において、順方向（第１象限）では、スイッチング素子２がオフする制御電圧（Ｖｇｓ１）が加えられ、スイッチング素子Ｓ１がオンする制御電圧（Ｖｇｓ１）が加えられている場合を示している。逆方向（第３象限）では、スイッチング素子Ｓ１がオフする制御電圧が加えられ、スイッチング素子２が整流素子として動作する制御電圧（Ｖｇｓ２）が加えられている場合、および整流素子Ｄ１を示している。スイッチング素子２に（Ｖｔｈ−Ｖｇｓ）の電圧よりも大きい電圧が印加されると、逆方向に電流が流れる。整流素子Ｄ１に順方向電圧（Ｖｆ）よりも大きい電圧が印加されると、逆方向に電流が流れる。ＶｔｈおよびＶｇｓを適切な値にすることによって、（Ｖｔｈ−Ｖｇｓ）を整流素子Ｄ１の順方向電圧（Ｖｆ）よりも必ず小さくすることができる。整流素子Ｄ１とスイッチング素子２の電圧―電流特性線の交点よりも逆方向電流が小さい範囲では、同じ逆方向電流が流れるときの整流素子Ｄ１の電圧をＶＦ１とし、スイッチング素子２の電圧をＶＦ２とすると、ＶＦ２＜ＶＦ１となる。したがって、整流素子としてのスイッチング素子２の方が整流素子Ｄ１よりも低負荷時の電圧と電流の積（損失）を小さくすることができる。整流素子Ｄ１とスイッチング素子２の電圧―電流特性線の交点よりも逆方向電流が大きい範囲では、整流素子Ｄ１の方がスイッチング素子２よりも電圧／電流の値が小さい。したがって、整流素子としてのスイッチング素子２の方が整流素子Ｄ１よりも高負荷時のオン抵抗を小さくすることができる。
【００１９】
スイッチング素子Ｓ１とスイッチング素子Ｓ２の電流容量和は負荷率１００％のときの電流値で決まる。スイッチング素子Ｓ１とスイッチング素子Ｓ２の電流容量比は本実施に形態を適用させる負荷率上限値に応じて決定し、負荷率上限値が３０％ならスイッチング素子Ｓ１とスイッチング素子Ｓ２の電流容量比を７：３に、負荷率上限値が２０％なら８：２として決定する。
【００２０】
図９はスイッチング素子の制御電圧を生成するブロック図である。上記（ａ）〜（ｃ）の電圧はＶｇｓ１信号を整流して生成する。負荷率の判定方法は負過電流を電流モニタ９１で電圧変換し電圧値で判定する。制御回路９２は負荷率を判定し、必要な制御電圧をゲート駆動回路９３に出力する。低負荷と判断したときは、スイッチング素子Ｓ２に上記（ｂ）のｏｎ（２）の電圧を、高負荷と判断したときは、スイッチング素子Ｓ２に上記（ｃ）のｏｆｆ（１）の電圧を印加する。
【実施例１】
【００２１】
図１に第１の実施例に係る半導体回路の回路図を示す。
半導体回路４は半導体素子（第１の半導体素子）１、半導体素子（第２の半導体素子）２、半導体素子（第３の半導体素子）３の並列接続からなり、電極（第２の電極）１１２、電極（第５の電極）１１５、電極（第７の電極）１１７を接続し、電極（第３の電極）１１３、電極（第４の電極）１１４、電極（第８の電極）１１８を接続している。
【００２２】
半導体素子１の電極（第１の電極）１１１は電極１１２と電極１１３の間の電流を制御する。半導体素子２は電極１１４から電極１１５に電流を流す整流作用を持っている。半導体素子３は電極（第６の電極）１１６で電極１１７と電極１１８の間の電流を制御する。半導体素子１がスイッチング素子Ｓ１に、半導体素子２が整流素子Ｄ１に、半導体素子３がスイッチング素子Ｓ２に対応している。
【００２３】
半導体回路４に流れる電流は端子（第３の端子）７から端子（第４の端子）８に電流を流す順方向と端子８から端子７に電流を流す逆方向がある。順方向電流を流すときは端子（第１の端子）５に半導体素子１の閾値電圧（Ｖｔｈ１）以上の電圧（Ｖｇｓ１≧Ｖｔｈ１）をかけ、端子（第２の端子）６に半導体素子３の閾値電圧（Ｖｔｈ２）以上の電圧（Ｖｇｓ２≧Ｖｔｈ２）をかけることで、電極１１２と電極１１３の間と、電極１１７と電極１１８の間が導通し、端子７から端子８に電流が流れる。
【００２４】
次に端子８から端子７に逆方向電流を流す場合は下記の３つの場合がある。
（ａ）順方向電流と流す場合と同じように、端子５に半導体素子１の閾値電圧（Ｖｔｈ１）以上の電圧（Ｖｇｓ１≧Ｖｔｈ１）をかけ、端子６に半導体素子３の閾値電圧（Ｖｔｈ２）以上の電圧（Ｖｇｓ２≧Ｖｔｈ２）をかける場合。
（ｂ）端子５と端子６に０ボルト以下の電圧（Ｖｇｓ１≦０、Ｖｇｓ２≦０）をかけ、半導体素子１と半導体素子３を非導通状態にし、半導体素子２に電流を流す場合。
（ｃ）端子５に０ボルト以下の電圧（Ｖｇｓ１≦０）をかけ、端子６に０ボルトより大きく、半導体素子３の閾値より小さい電圧（０＜Ｖｇｓ２＜Ｖｔｈ２）かける場合。このとき、半導体素子３は閾値電圧と加えた電圧の差（Ｖｔｈ２−Ｖｇｓ２）を順方向電圧とするダイオードとして動作し端子８から端子７に電流を流す。
【００２５】
半導体素子１と半導体素子３は電極１１１と電極１１６をゲート、電極１１２と電極１１７をドレイン、電極１１３と電極１１８をソースとする電界効果型トランジスタ（ＦＥＴ）である。半導体素子２は電極１１４をアノード（Ａ）、電極１１５をカソード（Ｋ）とするダイオードであり、半導体素子１や半導体素子３に内蔵される、いわゆるボディダイオードではない。
【００２６】
半導体素子２はリカバリ損失低減のため、ショットキーバリアダイオードなどのユニポーラダイオードであることが望ましい。
【００２７】
電界効果型トランジスタ（半導体素子）３はゲート・ソース間電圧（Ｖｇｓ２）が閾値電圧（Ｖｔｈ２）より低い場合（Ｖｇｓ２＜Ｖｔｈ２）、閾値電圧（Ｖｔｈ２）とかけたゲート・ソース間電圧（Ｖｇｓ２）との差（Ｖｔｈ２−Ｖｇｓ２）を順方向電圧としたソースからドレインに電流を流すダイオードとして動作する。これを説明上、ゲートチャネルダイオードと呼ぶこととする。ダイオードの順方向で電圧は一定値であるが、ゲートチャネルダイオードはゲート・ソース間電圧（Ｖｇｓ２）が閾値電圧（Ｖｔｈ２）よりも低い値において順方向電圧を変えることができる。このゲートチャネルダイオードの順方向電圧は低いほどゲートチャネル動作時のドレインからソースに流れる漏れ電流が大きくなる。また、この順方向電圧を下げることで損失低減効果があるのは低出力電流のときであることから、半導体素子３の電流容量は最大出力電流の半分以下とし、最大出力電流の半分以下のときにゲートチャネルダイオードに電流を流し、最大出力電流の半分以上のときは半導体素子３を非導通にし、半導体素２に電流を流すようにする。半導体素子１、３の電流容量は、それぞれのゲート幅を変えることで、調整することができる。半導体素子１のゲート幅をＷｇ１、半導体素子３のゲート幅をＷｇ２とすると、Ｗｇ１＞Ｗｇ２である。
【００２８】
また、半導体素子１と半導体素子３の電流容量の総和と、半導体素子２の電流容量とは同じである。半導体素子３をゲートチャネルダイオードとして使う出力電流領域は適用アプリケーション、回路規模などで変わるため適宜決めていけばよい。例えば、負荷率上限値が３０％なら半導体素子１と半導体素子３の電流容量比を７：３に、負荷率上限値が２０％なら８：２として決定する。
【実施例２】
【００２９】
図２には第２の実施例に係る電力変換回路のブロック図を示す。
電力変換回路１０１は、半導体回路（第１の回路）４Ａと半導体回路（第２の回路）４Ｂで構成したハーフブリッジ回路の例である。半導体回路４Ａは、半導体素子１Ａ、半導体素子２Ａ、半導体素子３Ａの並列接続からなる。半導体回路（第２の回路）４Ｂは、半導体素子１Ｂ、半導体素子２Ｂ、半導体素子３Ｂの並列接続からなる。なお、本実施例の半導体回路４Ａ、４Ｂは実施例１の半導体回路４と同じ回路構成である。
【００３０】
半導体素子１Ａ、３Ａ、１Ｂ、３Ｂを電界効果型トランジスタであり、半導体素子２Ａ、２Ｂをダイオードであるとすると、このハーフブリッジ回路は、半導体素子１Ａのドレインと半導体素子２Ａのカソードと半導体素子３Ａのドレインを端子７Ａと接続し、半導体素子１Ａのソースと半導体素子２Ａのアノードと半導体素子３Ａのソースを端子８Ａと接続する。また、半導体素子１Ｂのドレインと半導体素子２Ｂのカソードと半導体素子３Ｂのドレインを端子７Ｂと接続し、半導体素子１Ｂのソースと半導体素子２Ｂのアノードと半導体素子３Ｂのソースを端子８Ｂと接続する。端子８Ａと端子７Ｂを接続し、端子７Ａは直流電圧源２８のプラス側に接続し、端子８Ｂは直流電圧源２９のマイナス側に接続する。
【００３１】
端子５Ａ、端子６Ａ、端子５Ｂ、端子６Ｂのそれぞれはゲート駆動回路および絶縁回路３３Ａ、３４Ａ、３３Ｂ、３４Ｂのそれぞれの出力側と接続される。ゲート駆動回路および絶縁回路（第１の駆動回路）３３Ａは、半導体回路４Ａの半導体素子１Ａを駆動するようにされる。ゲート駆動回路および絶縁回路３３Ａの基準電位は、端子８Ａに接続され、信号電位は端子５Ａに接続するようにされる。ゲート駆動回路および絶縁回路（第２の駆動回路）３４Ａは半導体回路４Ａの半導体素子３Ａを駆動するようにされる。ゲート駆動回路および絶縁回路３４Ａの基準電位は、端子８Ａに接続され、信号電位は端子６Ａに接続するようにされる。ゲート駆動回路および絶縁回路（第３の駆動回路）３３Ｂは半導体回路４Ｂの半導体素子１Ｂを駆動するようにされる。ゲート駆動回路および絶縁回路３３Ｂの基準電位は、端子８Ｂに接続され、信号電位は端子５Ｂに接続するようにされる。ゲート駆動回路および絶縁回路（第４の駆動回路）３４Ｂは半導体回路４Ｂの半導体素子３Ｂを駆動するようにされる。ゲート駆動回路および絶縁回路３４Ｂの基準電位は、端子８Ｂに接続され、信号電位は端子６Ｂに接続するようにされる。
【００３２】
ゲート駆動回路および絶縁回路３３Ａ、３４Ａ、３３Ｂ、３４Ｂの入力側は信号処理・制御回路３６の出力側と接続され、信号処理・制御回路（制御回路）３７によって制御される。直流電圧源２８のマイナス側と直流電圧源２９のプラス側の接続点（ノード）ｂと、端子８Ａと端子７Ｂの接続点は電流量検知回路２５、リアクトル３０、コンデンサ３１を介して接続される。ここで、リアクトル３０とコンデンサ３１はローパスフィルタを構成している。電流検出回路２５と信号処理・制御回路３６はレベル変換回路２６を介して接続され、負荷３２はコンデンサ３１と並列に接続された構成となる。電流検出回路２５およびレベル変換回路２５は、検出した電流を電圧に変換する。リアクトル３０とコンデンサ３１はトランス回路や整流回路などあってもよい。
【００３３】
電力変換回路１０１の動作について、以下説明する。
（ａ）状態１
はじめ、半導体回路４Ａをオンし、半導体回路４Ｂをオフしているとする。このとき、端子５Ａは半導体素子１Ａの閾値電圧以上の電圧が加えられ、端子６Ａは半導体素子３Ａの閾値電圧以上の電圧が加えられ、端子７Ａと端子８Ａの間が導通している。端子５Ｂ、端子６Ｂには０ボルト以下の電圧が加えられており端子７Ｂと端子８Ｂの間を非導通状している。電流は直流電圧源２８のプラス側から端子７Ａ、端子８Ａ、ノードa、負荷３２、ノードbを介して、直流電圧源２８のマイナス側に流れ込む。
【００３４】
（ｂ）状態２
次に端子５Ａと端子６Ａに０ボルト以下の電圧をかけ半導体回路４Ａをオフすると、電流はノードa、負荷３２、ノードb、直流電圧源２９のプラス側、マイナス側、半導体素子２Ｂを経てリアクトル３０に流れ込む。
【００３５】
（ｃ）状態３
次に端子５Ｂに半導体素子１Ｂの閾値電圧以上、端子６Ｂに半導体素子３Ｂの閾値電圧以上の電圧をそれぞれかけ、半導体回路４Ｂをオンすると電流は直流電圧源２９、ノードb、負荷３２、ノードa、端子７Ｂ、端子８Ｂ、を介して直流電圧源２９のマイナス側に流れ込む。
【００３６】
（ｄ）状態４
次に端子５Ｂ、端子６Ｂに０ボルト以下の電圧をかけることで半導体回路４Ｂをオフすると、電流はノードaから、半導体素子２Ａ、直流電圧源２８のプラス側、直流電圧源２８のマイナス側、ノードbを経て負荷３２に流れ込む。
【００３７】
この一連の動作の中で、負荷３２に流れる電流の大きさは半導体回路４Ａ、半導体回路４Ｂのオンデューティーで決まる。導通している時間が長いほど出力電流は大きい。状態２、状態４で逆方向電流を流す半導体素子２Ｂ、半導体素子２Ａはダイオードであり、このダイオードの損失は、出力電流が大きいとき、ダイオードのオン抵抗による損失が支配的であるが、出力電流が小さいときはダイオードの順方向電圧による損失の割合が大きくなる。オンデューティーは電流検出回路２５で検出した信号をレベル変換回路２６で信号処理・制御回路３７で処理できる電圧レベルに変換された信号をもとに信号処理・制御回３７で決まる。
【００３８】
半導体素子３Ａと半導体素子３Ｂはゲート・ソース間電圧が閾値電圧より低い場合、閾値電圧とかけたゲート・ソース間電圧との差を順方向電圧としたソースからドレインに電流を流すダイオードとして動作する。これを説明上、ゲートチャネルダイオードと呼ぶこととする。ダイオードの順方向で電圧は一定値であるが、ゲートチャネルダイオードはゲート・ソース間電圧が閾値電圧よりも低い値において順方向電圧を変えることができる。このゲートチャネルダイオードの順方向電圧は低いほどゲートチャネル動作時のドレインからソースに流れる漏れ電流が大きくなる。また、この順方向電圧を下げることで損失低減効果があるのは低出力電流のときであることから、半導体素子３Ａと半導体素子３Ｂの電流容量は最大出力電流の半分以下とし、最大出力電流の半分以下のときにゲートチャネルダイオードに電流を流し、最大出力電流の半分以上のときは半導体素子３Ａ、３Ｂを非導通にし、半導体素子２Ａ、２Ｂに電流を流すようにする。半導体素子３Ａ、３Ｂをゲートチャネルダイオードとして使う出力電流領域は、適用アプリケーション、回路規模などで変わるため、実施例１と同様に適宜決めていけばよい。
【実施例３】
【００３９】
図３には第３の実施例に係る電力変換回路のブロック図を示す。
電力変換回路１０２は、半導体回路４Ｄと半導体回路４Ｅと半導体回路４Ｆと半導体回路４Ｇとで構成されるフルブリッジ回路の例である。半導体回路（第１の回路）４Ｄは、半導体素子１Ｄ、半導体素子２Ｄ、半導体素子３Ｄの並列接続からなる。半導体回路（第２の回路）４Ｅは、半導体素子１Ｅ、半導体素子２Ｅ、半導体素子３Ｅの並列接続からなる。半導体回路（第３の回路）４Ｆは、半導体素子１Ｆ、半導体素子２Ｆ、半導体素子３Ｆの並列接続からなる。半導体回路（第４の回路）４Ｇは、半導体素子１Ｇ、半導体素子２Ｇ、半導体素子３Ｇの並列接続からなる。なお、本実施例の半導体回路４Ｄ、４Ｅ、４Ｆ、４Ｇは実施例１の半導体回路４と同じ回路構成である。
【００４０】
半導体素子１Ｄ、３Ｄ、１Ｅ、３Ｅ、１Ｆ、３Ｆ、１Ｇ、３Ｇ、を電界効果型トランジスタ、半導体素子２Ｄ、２Ｅ、２Ｆ、２Ｇをダイオードとして以下説明する。このフルブリッジ回路は、半導体素子１Ｄのドレインと半導体素子２Ｄのカソードと半導体素子３Ｄのドレインを端子７Ｄと接続し、半導体素子１Ｄのソースと半導体素子２Ｄのアノードと半導体素子３Ｄのソースを端子８Ｄと接続する。半導体素子１Ｅのドレインと半導体素子２Ｅのカソードと半導体素子３Ｅのドレインを端子７Ｅと接続し、半導体素子１Ｅのソース端子と半導体素子２Ｅのアノード端子と半導体素子３Ｅのソース端子を端子８Ｅと接続する。
【００４１】
半導体素子１Ｆのドレインと半導体素子２Ｆのカソードと半導体素子３Ｆのドレインを端子７Ｆと接続し、半導体素子１Ｆのソースと半導体素子２Ｆのアノードと半導体素子３Ｆのソースを端子８Ｆと接続する。半導体素子１Ｇのドレインと半導体素子２Ｇのカソードと半導体素子３Ｇのドレインを端子７Ｇと接続し、半導体素子１Ｇのソース端子と半導体素子２Ｇのアノード端子と半導体素子３Ｇのソース端子を端子８Ｇと接続する。
【００４２】
端子８Ｄと端子７Ｅを接続し、端子８Ｆと端子７Ｇを接続し、端７Ｄと端子７Ｆは直流電圧源７４のプラス側に接続し、端子８Ｅと端子８Ｇは直流電圧源７４のマイナス側に接続する。端子５Ｄ、端子６Ｄ、端子５Ｅ、端子６Ｅは、ゲート駆動回路および絶縁回路（第１の駆動回路）７４ＤＥの出力側と接続される。
【００４３】
端子５Ｆ、端子６Ｆ、端子５Ｇ、端子６Ｇは、ゲート駆動回路および絶縁回路（第２の駆動回路）７４ＦＧの出力側と接続される。ゲート駆動回路および絶縁回路７４ＤＥは半導体回路４Ｄ、４Ｅを駆動するようにされる。ゲート駆動回路および絶縁回路７４ＤＥの第１の基準電位は端子８Ｄに接続するようにされ、第１の信号電位は端子５Ｄに接続するようにされ、第２の信号電位は、端子６Ｄに接続するようにされる。ゲート駆動回路および絶縁回路７４ＤＥの第２の基準電位は端子８Ｅに接続するようにされ、第３の信号電位は、端子５Ｅに接続するようにされ、第４の信号電位は端子６Ｅに接続するようにされる。
ゲート駆動回路および絶縁回路７４ＦＧは半導体回路４Ｆ、４Ｇを駆動するようにされる。
ゲート駆動回路および絶縁回路７４ＦＧの第１の基準電位は端子８Ｆに接続するようにされ、第１の信号電位は端子６Ｆに接続するようにされ、第２の信号電位は端子５Ｆに接続するようにされる。ゲート駆動回路および絶縁回路７４ＦＧの第２の基準電位は端子８Ｇに接続するようにされ、第３の信号電位は端子６Ｇに接続するようにされ、第４の信号電位は端子５Ｇに接続するようにされる。
【００４４】
ゲート駆動回路および絶縁回路７４ＤＥ，７４ＦＧのそれぞれの入力側は信号処理・制御回路（制御回路）７７の出力側と接続され、信号処理・制御回路３７によって制御される。直流電圧源７４のプラス側とマイナス側の間にコンデンサ７３が並列接続される。端子８Ｄと端子７Ｅの接続点は、リアクトル７０を介してコンデンサ７０と負荷７２が接続される。端子８Ｆと端子７Ｇの接続点にはコンデンサ７１と負荷７２が接続される。電流検出回路６９と信号処理・制御回路７７はレベル変換回路７６を介して接続されている。リアクトル７０とコンデンサ７１はトランス回路や整流回路などであってもよい。
【００４５】
フルブリッジの中でも電源回路で使われているフェーズシフトフルブリッジ方式を例に説明する。
【００４６】
（ａ）状態１
はじめ半導体回路４Ｄの端子７Ｄと端子８Ｄの間が導通、半導体回路４Ｇの端子７Ｇと端子８Ｇの間が導通、半導体回路４Ｆの端子７Ｆと端子８Ｆの間が非導通、半導体回路４Ｅの端子７Ｅと端子８Ｅの間が非導通であるとする。このとき、端子５Ｄには半導体素子１Ｄの閾値電圧以上の電圧がかけられ、端子６Ｄには半導体素子３Ｄの閾値電圧以上の電圧がかけられ、端子５Ｇには半導体素子１Ｇの閾値電圧以上の電圧がかけられ、端子６Ｇには半導体素子３Ｇの閾値電圧以上の電圧がかけられ、端子５Ｅ、端子６Ｅ、端子５Ｆ、端子６Ｆには０ボルト以下の電圧がかけられている。このとき電流は直流電圧源７４のプラス側から、半導体回路４Ｄの端子７Ｄ、端子８Ｄ、ノードａ、リアクトル７０、負荷７２、ノードｂ、半導体回路４Ｇの端子７Ｇ、端子８Ｇ、直流電圧源７４マイナス側へと流れる。
【００４７】
（ｂ）状態２
端子５Ｇ、端子６Ｇに０ボルト以下の電圧がかけられ、半導体回路４Ｇがターンオフすると、過渡的に電流はリアクトル７０、端子７Ｇ、端子８Ｇ、直流電圧源７４のマイナス側、直流電圧源７４のプラス側、半導体回路４Ｄの端子７Ｄ、端子８Ｄ、リアクトル７０へと流れる。端子５Ｆに半導体素子１Ｆの閾値電圧以上の電圧がかけられ、端子６Ｆに半導体素子３Ｆの閾値電圧以上の電圧がかけられ、半導体回路４Ｆの端子７Ｆと端子８Ｆの間を導通する。
【００４８】
（ｃ）状態３
端子５Ｄ、端子６Ｄに０ボルト以下の電圧がかけられ半導体回路４Ｄがターンオフすると、リアクトルの誘導起電力により、電流はリアクトル７０、半導体素子２Ｆにより端子８Ｆから端子７Ｆ、直流電圧源７４プラス側、直流電圧源７４のマイナス側、半導体回路４Ｅの半導体素子２Ｅにより端子８Ｅから端子７Ｅ、リアクトル７０に流れる。端子５Ｅに半導体素子１Ｅの閾値電圧以上の電圧がかけられ、端子６Ｅに半導体素子３Ｅの閾値電圧以上の電圧がかけられ半導体回路４Ｅの端子７Ｅ、端子８Ｅの間を導通する。
【００４９】
（ｄ）状態４
半導体回路４Ｅがオンすると電流は直流電圧源７４のプラス側、半導体素子１Ｆ、半導体素子３Ｆを介して端子７Ｆから端子８Ｆ、ノードｂ、負荷７２、リアクトル７０、ノードａ、半導体素子１Ｅ、半導体素子３Ｅを介して端子７Ｅから端子８Ｅへ流れる。
【００５０】
（ｅ）状態５
端子５Ｆ、端子６Ｆに０ボルト以下の電圧がかけられ半導体回路４Ｆがターンオフすると電流はリアクトル７０、ノードａ、半導体回路４Ｅの端子７Ｅから端子８Ｅへ、半導体回路４Ｇの半導体素子２Ｇ、ノードｂ、リアクトル７０に流れる。端子５Ｇに半導体素子１Ｇの閾値電圧以上の電圧がかけられ、端子６Ｇに半導体素子３Ｇの閾値電圧以上の電圧をかけられ端子７Ｇ、端子８Ｇの間を導通する。
【００５１】
（ｆ）状態６
端子５Ｅに０ボルト以下の電圧がかけられ、端子６Ｅに０ボルト以下の電圧かけられ半導体回路４Ｅがターンオフしてから端子５Ｄに半導体素子１Ｄの閾値電圧以上の電圧をかけ、端子６Ｄに半導体素子３Ｄの閾値電圧以上の電圧をかけ端子７Ｄと端子８Ｄの間を導通する
この１連の動作の中で端子５Ｄ、端子６Ｄ、端子５Ｅ、端子６Ｅ、端子５Ｆ、端子６Ｆ、端子５Ｇ、端子６Ｇにかける電圧信号は負荷７２に流れる電流で決まる。負荷７２に流れる電流を電流検出回路６９で検出、レベル変換回路７６で変換し、信号処理・制御回路７７に入力される。入力された信号をもとに電圧信号が決まる。この電圧信号は半導体素子１Ｄ、半導体素子３Ｄ、半導体素子１Ｅ、半導体素子３Ｅ、半導体素子１Ｆ、半導体素子３Ｆ、半導体素子１Ｇ、半導体素子３Ｆを駆動できる電圧にまでゲート駆動回路および絶縁回路７４ＤＥ、７５ＦＧで絶縁をとりつつ増幅される。
【００５２】
状態３のようにダイオードで負荷に電流を流す場合、損失はダイオードの順方向電圧とダイオードのオン抵抗で決まる。出力電流が大きいときはオン抵抗による損失が支配的なため、オン抵抗の低いダイオードが望まれるが、出力電流が小さい場合はダイオードの順方向電圧による損失が支配的なため、半導体素子３Ｄ、半導体素子３Ｅ、半導体素子３Ｆ、半導体素子３Ｇにそれぞれの閾値電圧未満、０ボルト以上の電圧をかけ順方向電圧の低いゲートチャネルダイオードに電流を流すことで低出力電流時の損失を低減する。
【００５３】
半導体素子３Ｄ、３Ｅ、３Ｆ、３Ｇはゲート・ソース間電圧が閾値電圧より低い場合、閾値電圧とかけたゲート・ソース間電圧との差を順方向電圧としたソースからドレインに電流を流すダイオードとして動作する。これを説明上、ゲートチャネルダイオードと呼ぶこととする。ダイオードの順方向で電圧は一定値であるが、ゲートチャネルダイオードはゲート・ソース間電圧が閾値電圧よりも低い値において順方向電圧を変えることができる。このゲートチャネルダイオードの順方向電圧は低いほどゲートチャネル動作時のドレインからソースに流れる漏れ電流が大きくなる。また、この順方向電圧を下げることで損失低減効果があるのは低出力電流のときであることから、半導体素子３Ｄ、３Ｅ、３Ｆ、３Ｇの電流容量は最大出力電流の半分以下とし、最大出力電流の半分以下のときにゲートチャネルダイオードに電流を流し、最大出力電流の半分以上のときは半導体素子３Ｄ，３Ｅ，３Ｆ，３Ｇを非導通にし、半導体素子２Ｄ，２Ｅ，２Ｆ，２Ｇに電流を流すようにする。ゲートチャネルダイオードとして使う出力電流領域は適用アプリケーション、回路規模などで変わるため、実施例１と同様に適宜決めていけばよい。
【００５４】
実施例２ではハーフブリッジ電力変換回路、実施例３ではフルブリッジ電力変換回路を例に挙げた。３相電力変換回路やフライバックコンバータなどダイオードに還流電流が流れるような回路においても実施例１の半導体回路、制御を組み合わせることで損失低減が可能である。
【実施例４】
【００５５】
図４には第４の実施例に係る半導体回路の平面図を示す。
半導体回路４Ｃは、１つの半導体基板８６上に半導体素子１と半導体素子２３を有する。半導体基板８６はＳＯＩ（Silicon On Insulator）などシリコン基板上に形成された高抵抗層上やガリウムヒ素、サファイア基板などの高抵抗基板上に作製される。半導体素子１は、半導体基板８６上のアクティブ領域８１内に形成され、電極７９と電極８０の間に流れる双方向電流を電極７８で制御するようにされる半導体素子２３は、アクティブ領域８３内に形成され、電極７９と電極８０の間に流れる双方向電流を電極８２で制御するようにされる。半導体素子１と、半導体素子３は電界効果型トランジスタであるとすると、電極７９はドレイン電極及び配線であり、電極８０はソース電極及び配線であり、電極７８、８２はゲート電極及び配線であり、パッド８４、８５はゲートパッドである。半導体素子１のドレイン電極と半導体素子３のドレイン電極は１つの金属層（電極７９）で形成され、半導体素子１のソース電極と半導体素子３のソース電極は１つの金属層（電極８０）で形成される。半導体素子１と半導体素子３は、いわゆる横型も電界効果型トランジスタであるので、１つの半導体基板上に形成することができる。本実施例により半導体素子１と半導体素子３の接続インダクタンスを最小にすることができる。また、半導体回路の小型化が可能となる。なお、半導体素子２も半導体基板８６上に形成することができる。
【００５６】
以上、本発明者によってなされた発明を実施の形態および実施例に基づき具体的に説明したが、本発明は、上記実施の形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。
【符号の説明】
【００５７】
１、１Ａ、１Ｂ、１Ｄ、１Ｆ、１Ｇ  半導体素子（電界効果型トランジスタ）
２、２Ａ、２Ｂ、２Ｄ、２Ｆ、２Ｇ  半導体素子（ダイオード）
３、３Ａ、３Ｂ、３Ｄ、３Ｆ、３Ｇ  半導体素子（電界効果型トランジスタ）
４、４Ａ、４Ｂ、４Ｃ、４Ｄ、４Ｅ、４Ｆ、４Ｇ  半導体回路
１１１、１１６  電極（ゲート）
１１２、１１７  電極（ドレイン）
１１３、１１８  電極（ソース）
１１４  電極（アノード）
１１５  電極（カソード）
３３Ａ、３３Ｂ、３４Ａ、３４Ｂ、７４  ゲート駆動回路および絶縁回路
３７、７７  信号処理・制御回路
３０、７０  リアクトル
３１、７１、７３  コンデンサ
２５、６９  電流検出回路
２６、７６  レベル変換回路
２８、２９、７４  直流電圧源
７８、８２  ゲート電極
７９  ドレイン電極
８０  ソース電極
８１、８３  半導体アクティブ領域
８４、８５  ゲートパッド
８６  高抵抗基板
Ｄ１  整流素子
Ｓ１、Ｓ２  スイッチング素子
ＳＷ  回路
【図１】
2015015345.tif 000003
【図２】
2015015345.tif 000004
【図３】
2015015345.tif 000005
【図４】
2015015345.tif 000006
【図５】
2015015345.tif 000007
【図６】
2015015345.tif 000008
【図７】
2015015345.tif 000009
【図８】
2015015345.tif 000010
【図９】
2015015345.tif 000011