(57)【要約】【課題】複数回の露光によりチップ全体を露光処理する分割露光を行って形成される固体撮像素子であって、画素アレイ部に複数配置された画素のそれぞれが複数のフォトダイオードを有する固体撮像素子の性能を向上させる。【解決手段】固体撮像素子の製造時に行われる分割露光において、露光領域を分割する境界線ＤＬを、画素ＰＥ２の活性領域ＡＲ内で第１方向に並ぶフォトダイオードＰＤ１とフォトダイオードＰＤ２との間に位置するように規定し、かつ、第１方向に直交する第２方向に沿うように規定する。【選択図】図４
2015230962.tif 000002
【特許請求の範囲】
【請求項１】
第１フォトダイオードおよび第２フォトダイオードを含む画素を複数備えた固体撮像素子を有する半導体装置の製造方法であって、
（ａ）上面に、互いに隣接する第１領域および第２領域を有する基板を準備する工程、
（ｂ）前記基板上にフォトレジスト膜を形成する工程、
（ｃ）前記第１領域の前記フォトレジスト膜を露光する工程、
（ｄ）前記第２領域の前記フォトレジスト膜を露光する工程、
（ｅ）前記（ｃ）工程および前記（ｄ）工程の後に、前記フォトレジスト膜を現像することで、前記フォトレジスト膜をパターニングする工程、
（ｆ）前記（ｅ）工程においてパターニングされた前記フォトレジスト膜を用いて、前記画素内の活性領域を前記基板に区画する素子分離構造を前記基板上に形成する工程、
（ｇ）前記（ｆ）工程の後、前記活性領域内の前記基板の上面に不純物を導入することで、前記第１領域に前記第１フォトダイオードを形成し、前記第２領域に前記第２フォトダイオードを形成する工程、
を有し、
前記第１フォトダイオードと前記第２フォトダイオードとは、前記第１領域と前記第２領域との境界を挟んで離間している、半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記活性領域のうち、前記第１領域に形成された部分と、前記第２領域に形成された部分とは、平面視において互いに一方向にずれて形成される、半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記第１領域と前記第２領域との境界では、平面視における前記活性領域の周縁のレイアウトに段差が生じる、半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記境界は、前記基板の主面に沿う第１方向に延在しており、
前記画素は前記第１方向に対して直交する方向であって、前記基板の主面に沿う第２方向に複数並んで配置されており、
前記境界と平面視において重なる前記画素内の前記第１フォトダイオードと前記第２フォトダイオードとの間隔は、前記境界と平面視において重ならない前記画素内の前記第１フォトダイオードと前記第２フォトダイオードとの間隔よりも大きい、半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記境界と平面視において重なる前記画素内の前記第１フォトダイオードの前記第２方向における幅は、前記境界と平面視において重ならない前記画素内の前記第１フォトダイオードの前記第２方向における幅よりも小さい、半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、
前記境界と平面視において重なる前記画素内の前記第２フォトダイオードの前記第２方向における幅は、前記境界と平面視において重ならない前記画素内の前記第２フォトダイオードの前記第２方向における幅よりも小さい、半導体装置の製造方法。
【請求項７】
第１フォトダイオードおよび第２フォトダイオードを含む画素を複数備えた固体撮像素子を有する半導体装置の製造方法であって、
（ａ）上面に、互いに隣接する第１領域および第２領域を有する基板を準備する工程、
（ｂ）前記基板上にフォトレジスト膜を形成する工程、
（ｃ）前記第１領域の前記フォトレジスト膜を露光する工程、
（ｄ）前記第２領域の前記フォトレジスト膜を露光する工程、
（ｅ）前記（ｃ）工程および前記（ｄ）工程の後に、前記フォトレジスト膜を現像することで、前記フォトレジスト膜をパターニングする工程、
（ｆ）前記（ｅ）工程においてパターニングされた前記フォトレジスト膜を用いて、前記画素内の活性領域を前記基板に区画する素子分離構造を前記基板上に形成する工程、
（ｇ）前記（ｆ）工程の後、前記活性領域内の前記基板の上面に不純物を導入することで、前記基板の主面に沿って並ぶ前記第１フォトダイオードおよび前記第２フォトダイオードを形成する工程、
を有し、
平面視において、前記第１領域と前記第２領域との境界線は、前記第１フォトダイオードと重なり、前記第１フォトダイオードの長手方向に延在する、半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、
前記活性領域のうち、前記第１領域に形成された部分と、前記第２領域に形成された部分とは、平面視において互いに一方向にずれて形成され、
前記第１領域と前記第２領域との境界では、平面視における前記活性領域の周縁のレイアウトに段差が生じる、半導体装置の製造方法。
【請求項９】
上面に、互いに隣接する第１領域および第２領域を有する基板と、
前記基板の上面において、素子分離構造によって区画された活性領域を有する画素と、
前記活性領域内の前記第１領域に形成された第１フォトダイオードと、
前記活性領域内の前記第２領域に、前記第１フォトダイオードと離間して形成された第２フォトダイオードと、
を有する固体撮像素子を含む半導体装置であって、
前記活性領域のうち、前記第１領域に形成された部分と、前記第２領域に形成された部分とは、平面視において互いに一方向にずれて形成され、
前記第１領域と前記第２領域との境界において、平面視における前記活性領域の周縁のレイアウトに段差が形成された、半導体装置。
【請求項１０】
請求項９記載の半導体装置において、
前記境界は、前記基板の主面に沿う第１方向に延在しており、
前記画素は前記第１方向に対して直交する方向であって、前記基板の主面に沿う第２方向に複数並んで配置されており、
前記境界と平面視において重なる前記画素内の前記第１フォトダイオードと前記第２フォトダイオードとの間隔は、前記境界と平面視において重ならない前記画素内の前記第１フォトダイオードと前記第２フォトダイオードとの間隔よりも大きい、半導体装置。
【請求項１１】
請求項１０記載の半導体装置において、
前記境界と平面視において重なる前記画素内の前記第１フォトダイオードの前記第２方向における幅は、前記境界と平面視において重ならない前記画素内の前記第１フォトダイオードの前記第２方向における幅よりも小さい、半導体装置。
【請求項１２】
請求項１１記載の半導体装置において、
前記境界と平面視において重なる前記画素内の前記第２フォトダイオードの前記第２方向における幅は、前記境界と平面視において重ならない前記画素内の前記第２フォトダイオードの前記第２方向における幅よりも小さい、半導体装置。
【請求項１３】
請求項９記載の半導体装置において、
前記画素内に、前記第１フォトダイオードおよび前記第２フォトダイオードにおいて生じた電荷を増幅して出力する周辺トランジスタが設けられた、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置に関し、特に、固体撮像素子を含む半導体装置およびその製造方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
デジタルカメラなどに用いられる撮像素子（画像素子）は、高画質化のために大きなチップサイズで形成される場合、その製造工程において１回の露光ではチップ全体を露光処理できないため、複数回の分割露光処理が行われる。
【０００３】
また、自動焦点システム機能を搭載したデジタルカメラで使用される像面位相差技術を適用した固体撮像素子においては、撮像素子を構成する複数の画素のそれぞれに２以上のフォトダイオードを設けることが知られている。
【０００４】
特許文献１（特開平０５−６８４９号公報）には、１枚のマスクでチップ全体を露光できないような大きなサイズのチップに対し、複数のマスクに分割して露光を行うことが記載されており、ここでは、マスクの分割位置を、チップの主面に複数並べて形成される画素同士の間の領域に規定することが記載されている。
【０００５】
特許文献２（特開２００８−２６３０５０号公報）には、画素と分割露光の境界線の位置とを重ねることが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０５−６８４９号公報
【特許文献２】特開２００８−２６３０５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
高画質化のための画素面積の拡大、画素数の増大、またはチップサイズの縮小などによる撮像素子内の画素密度の増加に伴い、隣り合う画素間の素子分離領域の幅を縮小することが考えられる。この場合において、特許文献１のように画素間の素子分離領域において露光に用いるマスクを分割すると、マスクの位置ずれ、または分離寸法ばらつきによる不良が発生する虞がある。これを防ぐために素子分離領域の幅を拡げると、画素の高密度化が困難となり、半導体装置の性能が低下する問題が生じる。
【０００８】
その他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
一実施の形態である半導体装置の製造方法は、撮像素子を構成する画素内に形成される第１フォトダイオードと第２フォトダイオードとの間の領域に、露光用のマスクの分割位置を規定するものである。
【発明の効果】
【００１１】
本願において開示される一実施の形態によれば、半導体装置の性能を向上させることができる。特に、画素の高密度を実現することができ、また、画素特性のばらつきを防ぐことができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１である半導体装置の構成を示す概略図である。
【図２】本発明の実施の形態１である半導体装置を示す等価回路図である。
【図３】本発明の実施の形態１である半導体装置を示す平面レイアウトである。
【図４】本発明の実施の形態１である半導体装置を示す平面レイアウトである。
【図５】本発明の実施の形態１である半導体装置を示す平面レイアウトである。
【図６】図４のＡ−Ａ線における断面図である。
【図７】本発明の実施の形態１である半導体装置の製造工程を示すフローである。
【図８】本発明の実施の形態１である半導体装置の製造工程を示すフローである。
【図９】本発明の実施の形態１である半導体装置の製造工程を説明する平面図である。
【図１０】図９に続く半導体装置の製造工程を説明する平面図である。
【図１１】図１０に続く半導体装置の製造工程を説明する平面図である。
【図１２】図１１に続く半導体装置の製造工程を説明する平面図である。
【図１３】図１２に続く半導体装置の製造工程を説明する平面図である。
【図１４】本発明の実施の形態２である半導体装置を示す平面レイアウトである。
【図１５】本発明の実施の形態２の変形例である半導体装置を示す平面レイアウトである。
【図１６】本発明の実施の形態３である半導体装置を示す平面レイアウトである。
【図１７】本発明の実施の形態３の変形例である半導体装置を示す平面レイアウトである。
【図１８】本発明の実施の形態４である半導体装置を示す平面レイアウトである。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。
【００１４】
（実施の形態１）
以下に、図１〜図６を用いて本実施の形態の半導体装置を説明する。本実施の形態の半導体装置は、固体撮像素子に係るものであり、特に、一つの画素内に複数のフォトダイオードを有する固体撮像素子に係る。
【００１５】
図１は、本実施の形態に係る固体撮像素子の構成を示す概略図である。本実施の形態の半導体装置である固体撮像素子は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサであって、図１に示すように、画素アレイ部ＰＥＡと、読み出し回路ＣＣ１、ＣＣ２と、出力回路ＯＣと、行選択回路ＲＣと、制御回路ＣＯＣとを備えている。
【００１６】
画素アレイ部ＰＥＡには、複数の画素ＰＥが行列状に配置されている。図１に示すＸ軸方向は、固体撮像素子を構成する半導体基板の主面に沿う方向であって、画素ＰＥが配列されている行方向に沿う方向である。また、当該半導体基板の主面に沿う方向であって、当該Ｘ軸方向に対して直交するＹ軸方向は、画素ＰＥが配列されている列方向に沿う方向である。つまり画素ＰＥはマトリクス状に並んで配置されている。
【００１７】
複数の画素ＰＥのそれぞれは、照射される光の強度に応じた信号を生成する。行選択回路ＲＣは、複数の画素ＰＥを行単位で選択する。行選択回路ＲＣによって選択された画素ＰＥは、生成した信号を後述する出力線ＯＬ（図２参照）に出力する。読み出し回路ＣＣ１、ＣＣ２は、画素アレイ部ＰＥＡを間に挟むようにＹ軸方向で互いに対向して配置されている。読み出し回路ＣＣ１、ＣＣ２のそれぞれは、画素ＰＥから出力線ＯＬに出力された信号を読み出して出力回路ＯＣに出力する。
【００１８】
読み出し回路ＣＣ１は、複数の画素ＰＥのうち、当該読み出し回路ＣＣ１側の半分の画素ＰＥの信号を読み出し、読み出し回路ＣＣ２は、当該読み出し回路ＣＣ２側の残りの半分の画素ＰＥの信号を読み出す。出力回路ＯＣは、読み出し回路ＣＣ１、ＣＣ２が読み出した画素ＰＥの信号を、本固体撮像素子の外部に出力する。制御回路ＣＯＣは、本固体撮像素子全体の動作を統括的に管理し、本固体撮像素子の他の構成要素の動作を制御する。
【００１９】
次に、図２に画素の回路を示す。図１に示す複数の画素ＰＥのそれぞれが、図２に示す回路を有している。図２に示すように、画素は、光電変換を行うフォトダイオードＰＤ１、ＰＤ２と、フォトダイオードＰＤ１で発生した電荷を転送する転送トランジスタＴＸ１と、フォトダイオードＰＤ２で発生した電荷を転送する転送トランジスタＴＸ２とを有している。また、画素は、転送トランジスタＴＸ１、ＴＸ２から転送される電荷を蓄積するフローティングディフュージョンＦＤと、フローティングディフュージョンＦＤの電位を増幅する増幅トランジスタＡＭＩとを有している。画素はさらに、増幅トランジスタＡＭＩで増幅された電位を、読み出し回路ＣＣ１、ＣＣ２（図１参照）の一方に接続された出力線ＯＬに出力するか否かを選択する選択トランジスタＳＥＬと、フォトダイオードＰＤ１、ＰＤ２のカソードおよびフローティングディフュージョンＦＤの電位を所定電位に初期化するリセットトランジスタＲＳＴとを備えている。転送トランジスタＴＸ１、ＴＸ２、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬのそれぞれは、例えばＮ型のＭＯＳトランジスタである。
【００２０】
フォトダイオードＰＤ１、ＰＤ２のそれぞれのアノードには、マイナス側電源電位である接地電位ＧＮＤが印加され、フォトダイオードＰＤ１、ＰＤ２のカソードは、転送トランジスタＴＸ１、ＴＸ２のソースにそれぞれ接続されている。フローティングディフュージョンＦＤは、転送トランジスタＴＸ１、ＴＸ２のそれぞれのドレインと、リセットトランジスタＲＳＴのソースと、増幅トランジスタＡＭＩのゲートとに接続されている。リセットトランジスタＲＳＴのドレインと、増幅トランジスタＡＭＩのドレインとには、プラス側電源電位ＶＣＣが印加される。増幅トランジスタＡＭＩのソースは、選択トランジスタＳＥＬのドレインに接続されている。選択トランジスタＳＥＬのソースは、上述の読み出し回路ＣＣ１、ＣＣ２のいずれか一方に接続された出力線ＯＬに接続されている。
【００２１】
次に画素の動作について説明する。まず、転送トランジスタＴＸ１、ＴＸ２およびリセットトランジスタＲＳＴのゲート電極に所定電位が印加されて、転送トランジスタＴＸ１、ＴＸ２およびリセットトランジスタＲＳＴがともにオン状態となる。そうすると、フォトダイオードＰＤ１、ＰＤ２に残存する電荷およびフローティングディフュージョンＦＤに蓄積された電荷がプラス側電源電位ＶＣＣに向かって流れて、フォトダイオードＰＤ１、ＰＤ２およびフローティングディフュージョンＦＤの電荷が初期化される。その後、リセットトランジスタＲＳＴがオフ状態となる。
【００２２】
次に、入射光がフォトダイオードＰＤ１、ＰＤ２のＰＮ接合に照射されて、フォトダイオードＰＤ１、ＰＤ２で光電変換が発生する。その結果、フォトダイオードＰＤ１、ＰＤ２のそれぞれに電荷が発生する。この電荷は、転送トランジスタＴＸ１、ＴＸ２によってすべてフローティングディフュージョンＦＤに転送される。フローティングディフュージョンＦＤは転送されてきた電荷を蓄積する。これにより、フローティングディフュージョンＦＤの電位が変化する。
【００２３】
次に、選択トランジスタＳＥＬがオン状態となると、変化後のフローティングディフュージョンＦＤの電位が、増幅トランジスタＡＭＩによって増幅され、その後、出力線ＯＬに出力される。そして、読み出し回路ＣＣ１、ＣＣ２の一方は、出力線ＯＬの電位を読み出す。なお、像面位相差式の自動合焦を行う際には、フォトダイオードＰＤ１、ＰＤ２のそれぞれの電荷を、転送トランジスタＴＸ１、ＴＸ２により同時にフローティングディフュージョンＦＤに転送するのではなく、各電荷を順次転送および読み出しを行うことで、フォトダイオードＰＤ１、ＰＤ２のそれぞれに電荷の値を読み出す。撮像を行う際には、フォトダイオードＰＤ１、ＰＤ２のそれぞれの電荷を同時にフローティングディフュージョンＦＤに転送する。
【００２４】
次に、図３、図４に画素ＰＥの平面レイアウトを示す。また、図６に図４のＡ−Ａ線における断面図を示す。図３は、図１に示す画素アレイ部ＰＥＡの一部を拡大して示す平面レイアウトであり、図４は、図３に示す１個の画素ＰＥ２を拡大して示す平面レイアウトである。図５は、図３に示す１個の画素ＰＥ１を拡大して示す平面レイアウトである。図３〜図５では、フォトダイオードおよびその周辺のトランジスタなどの上に設けられた層間絶縁膜、配線およびマイクロレンズなどの図示を省略している。また、図３では、各画素のレイアウトとして、フォトダイオードが形成される受光部の活性領域のレイアウトの概略図のみを示している。
【００２５】
図３に示すように、固体撮像素子を構成する半導体基板の上面には、複数の画素ＰＥ１が、Ｘ軸方向およびＹ軸方向に行列状に並んでいる。また、固体撮像素子を構成する半導体基板の上面には、複数の画素ＰＥ２がＸ軸方向に１列に並んでいる。画素ＰＥ１、ＰＥ２のそれぞれの周縁は素子分離領域（素子分離構造）ＥＩにより囲まれている。つまり、各画素の活性領域のレイアウトは、画素の周囲の素子分離領域ＥＩにより規定されている。
【００２６】
図３に示すように、アレイ状に並ぶ複数の画素のうち、１列のみが複数の画素ＰＥ２により構成され、その他は全て画素ＰＥ１である。つまり、複数の画素ＰＥ２がＸ軸方向（第１方向）に並んで配置されており、各画素ＰＥ２に対し、Ｙ軸方向（第２方向）に並んで複数の画素ＰＥ１が配置されている。つまり、画素アレイ部ＰＥＡに並ぶ画素ＰＥ（図１参照）のうち、殆どは画素ＰＥ１により構成され、画素アレイ部ＰＥＡの中央部においてＸ軸方向に並ぶ１列の画素ＰＥ（図１参照）のみが画素ＰＥ２により構成されている。
【００２７】
画素ＰＥ１は平面視において、ほぼ矩形の形状を有している。これに対し、画素ＰＥ２は平面視において、矩形の形状を構成する４辺のうち、周縁の平行な２辺のそれぞれに段差ＤＰが生じるように一方向にずれた形状を有している。このように、行列状に並ぶ複数の画素のうち、１列の画素ＰＥ２のみにずれが生じているのは、画素ＰＥ２が、固体撮像素子を形成する工程において用いられる２枚のマスクのそれぞれの露光領域の境界に位置するためである。
【００２８】
図４に示すように、１個の画素ＰＥ２の面積の大部分は、フォトダイオードＰＤ１、ＰＤ２が形成された受光部が占めている。このように、１個の画素ＰＥ２はフォトダイオードを２個有している。つまり、平面視において、１個のマイクロレンズＭＬ（図６参照）と２個のフォトダイオードＰＤ１、ＰＤ２とが重なるようにそれぞれ配置されている。
【００２９】
画素ＰＥ２内において、当該受光部の周囲には複数の周辺トランジスタおよび基板コンタクト部ＳＣが配置されており、受光部、周辺トランジスタおよび基板コンタクト部ＳＣのそれぞれの活性領域の周縁は、素子分離領域ＥＩにより囲まれている。ここでいう周辺トランジスタとは、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬのそれぞれを指す。
【００３０】
各周辺トランジスタは同一の活性領域に形成されており、当該活性領域は上記受光部の活性領域ＡＲの１辺に沿ってＸ軸方向に延在している。また、基板コンタクト部ＳＣが形成されている活性領域は、上記受光部の活性領域ＡＲの他の１辺に沿ってＹ軸方向に延在している。また、活性領域ＡＲの他の１辺であって、周辺トランジスタおよび基板コンタクト部ＳＣが隣接していない１辺には、活性領域ＡＲのフォトダイオードＰＤ１をソース領域とする転送トランジスタＴＸ１と、活性領域ＡＲのフォトダイオードＰＤ２をソース領域とする転送トランジスタＴＸ２とが形成されている。
【００３１】
各周辺トランジスタ、転送トランジスタＴＸ１およびＴＸ２は、Ｙ軸方向に延在するゲート電極ＧＥを有している。ゲート電極ＧＥは例えばポリシリコンからなり、半導体基板上にゲート絶縁膜（図示しない）を介して形成されている。
【００３２】
周辺トランジスタが形成された活性領域においては、Ｘ軸方向においてリセットトランジスタＲＳＴ、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬが順に並んで配置されている。リセットトランジスタＲＳＴと増幅トランジスタＡＭＩとは、互いのドレイン領域を共有している。また、リセットトランジスタＲＳＴのソース領域は、転送トランジスタＴＸ１、ＴＸ２のそれぞれのドレイン領域、つまりフローティングディフュージョンＦＤに接続されている。増幅トランジスタＡＭＩのソース領域は、選択トランジスタＳＥＬのドレイン領域として機能する。選択トランジスタＳＥＬのソース領域は、図２を用いて説明したように出力線ＯＬに接続されている。
【００３３】
図４に示すように、転送トランジスタＴＸ１、ＴＸ２のそれぞれのドレイン領域、選択トランジスタＳＥＬのソース領域、リセットトランジスタＲＳＴのソース領域および増幅トランジスタＡＭＩのドレイン領域は、半導体基板の主面に形成されたＮ＋型の半導体領域であり、基板コンタクト部ＳＣは、半導体基板の主面に形成されたＰ＋型の半導体領域である。それらの半導体領域の上面には、コンタクトプラグＣＰがそれぞれ接続されている。また、図示はしていないが、複数のゲート電極ＧＥのそれぞれの上面にもコンタクトプラグが接続されている。
【００３４】
基板コンタクト部ＳＣは、接地電位ＧＮＤ（図２参照）が印加される領域であり、半導体基板上面のウェルの電位を０Ｖに固定することで、周辺トランジスタのしきい値電圧のばらつきの発生を防ぐ役割を有している。
【００３５】
受光部である活性領域ＡＲ内においてＹ軸方向に並ぶフォトダイオード（第１フォトダイオード）ＰＤ１およびフォトダイオード（第２フォトダイオード）ＰＤ２は、いずれもＸ軸方向に延在する半導体素子である。つまり、フォトダイオードＰＤ１、ＰＤ２のそれぞれの長手方向はＸ軸方向に沿う。
【００３６】
後述するように、フォトダイオードＰＤ１は、半導体基板の主面に形成されたＮ−型半導体領域Ｎ１と、Ｐ型の半導体領域であるウェル領域ＷＬとからなる。同様に、フォトダイオードＰＤ２は、半導体基板の主面に形成されたＮ−型半導体領域Ｎ２と、ウェル領域ＷＬとからなる。図４に示す受光素子であるフォトダイオードＰＤ１、ＰＤ２は、Ｎ−型半導体領域Ｎ１、Ｎ２の形成領域に形成されているものとみなすことができる。活性領域ＡＲ内において、Ｎ−型半導体領域Ｎ１、Ｎ２が形成された領域以外の領域には、Ｐ−型のウェル領域ＷＬが形成されている。
【００３７】
活性領域ＡＲは平面視において矩形に近い形状を有しているが、矩形の４辺のうちの１辺には突出部が２個形成されており、それらの突出部のうち、一方の突出部には転送トランジスタＴＸ１のドレイン領域が形成され、もう一方の突出部には転送トランジスタＴＸ２のドレイン領域が形成されている。また、２個の突出部のそれぞれの上を跨ぐように、ゲート電極ＧＥが配置されている。
【００３８】
また、活性領域ＡＲの当該突出部が形成されている側の１辺には、中央部において段差ＤＰが形成されており、当該１辺と平行な他の１辺、つまり基板コンタクト部ＳＣ側の１辺にも同様に段差ＤＰが形成されている。これら２辺の段差ＤＰは、平面視において所定の直線と重なる位置に形成されており、当該直線は図４において一点鎖線で示されている。また、Ｘ軸方向において並ぶ他の画素ＰＥ２（図３参照）の活性領域ＡＲの周縁にも、平面視において当該直線と重なる位置に段差ＤＰが形成されている。当該直線は、素子分離領域ＥＩを形成し、かつ活性領域ＡＲを規定するためのフォトリソグラフィ工程において、フォトレジスト膜に対し露光を行う際に、異なる２枚のマスクのそれぞれにより露光する領域同士の境界線を示すものである。
【００３９】
以下では、平面視において、複数の段差ＤＰと重なる当該直線を、単に境界線ＤＬと呼ぶ場合がある。図３に示すように、境界線ＤＬは特定の列の全ての画素ＰＥ２と重なっているが、他の列の画素ＰＥ１とは重なっていない。ここで、本実施の形態の特徴は、図４に示すように、活性領域ＡＲの周縁の２つの段差ＤＰを結ぶ境界線ＤＬが、１個の画素ＰＥ２内において、隣り合うフォトダイオードＰＤ１、ＰＤ２の間に位置していることにある。つまり、境界線ＤＬは平面視において、フォトダイオードＰＤ１、ＰＤ２のいずれにも重なっておらず、活性領域ＡＲ内において、ウェル領域ＷＬとのみ重なっている。つまり、境界線ＤＬは活性領域ＡＲ内の一の導電型（Ｐ型）の半導体領域とのみ、平面視において重なっている。
【００４０】
言い換えれば、画素ＰＥ２内には、Ｙ軸方向に並ぶフォトダイオードＰＤ１、ＰＤ２が形成されており、Ｙ軸方向と直交するＸ軸方向において、活性領域ＡＲの周縁の２つの段差ＤＰのそれぞれは、フォトダイオードＰＤ１、ＰＤ２と並んでおらず、フォトダイオードＰＤ１とフォトダイオードＰＤ２との間の領域と並んで形成されている。つまり、１個の画素ＰＥ２内には、Ｙ軸方向において順にフォトダイオードＰＤ１、中間領域およびフォトダイオードＰＤ２が存在し、Ｙ軸方向に対して直交するＸ軸方向において、中間領域の両隣に隣接する活性領域ＡＲの周縁のそれぞれには、段差ＤＰが形成されている。
【００４１】
境界線ＤＬは複数の画素ＰＥ２のそれぞれの活性領域ＡＲの周縁に形成された段差ＤＰを結ぶ直線である。境界線ＤＬはＸ軸方向、つまり、フォトダイオードＰＤ１、ＰＤ２のそれぞれの長手方向に延在している。なお、基板コンタクト部ＳＣの周縁においては、境界線ＤＬと重なる位置において段差が形成されている。
【００４２】
ここで、図５には、境界線ＤＬと重ならない画素ＰＥ１の平面レイアウトを示している。図５に示すように、各画素ＰＥ１は、活性領域ＡＲに段差ＤＰが形成されていない点、基板コンタクト部ＳＣに段差が形成されていない点、および、境界線ＤＬと重なっていないという点を除いて、画素ＰＥ２と同様の構成を有しており、受光部である活性領域ＡＲ内に２個のフォトダイオードを有している。つまり、画素ＰＥ１の活性領域ＡＲの平面視における形状は、転送トランジスタＴＸ１、ＴＸ２が隣接する１辺に２つの突出部を有する矩形の形状を有しており、当該突出部以外に、活性領域ＡＲの周縁に段差は形成されていない。
【００４３】
また、ここでは、隣り合うフォトダイオードＰＤ１、ＰＤ２の間隔は、画素ＰＥ１および画素ＰＥ２（図４参照）のそれぞれにおいて同一である。つまり、図４に示す画素ＰＥ２内のフォトダイオードＰＤ１とフォトダイオードＰＤ２との間の距離Ｌ１は、図５に示す画素ＰＥ１内のフォトダイオードＰＤ１とフォトダイオードＰＤ２との間の距離Ｌ２と同一の大きさである。また、フォトダイオードＰＤ１、ＰＤ２の面積および寸法は、画素ＰＥ１および画素ＰＥ２（図４参照）のそれぞれにおいて同一である。
【００４４】
固体撮像素子において１個の画素内に複数の光電変換部（例えばフォトダイオード）を設けているのは、例えば、本実施の形態の固体撮像素子を、像面位相差型の自動焦点システムを有するデジタルカメラに利用した場合に、合焦精度および速度を向上させることができるためである。このようなデジタルカメラでは、画素内の一方のフォトダイオードと、もう一方のフォトダイオードとのそれぞれが検出した信号のずれ量、つまり位相差から、合焦に必要なレンズの駆動量を算出し、短時間での合焦を実現することができる。よって、画素内に複数のフォトダイオードを設けることで、固体撮像素子内に微細なフォトダイオードをより多く形成することができるため、自動合焦の精度を向上させることができる。
【００４５】
なお、撮影画像を出力する際には、画素内の２個のフォトダイオードの信号（電荷）を一つの信号としてまとめて出力する。これにより、１個のフォトダイオードのみを有する画素を複数備えた固体撮像素子と同等の画質で画像を得ることができる。
【００４６】
図６には、１個の画素ＰＥ２（図４参照）内のフォトダイオードＰＤ１、ＰＤ２が並ぶ方向に沿う断面図を示している。図６に示す断面図では、半導体基板ＳＢ上に積層された複数の層間絶縁膜同士の境界の図示を省略している。図６に示すように、Ｎ型の単結晶シリコンなどからなる半導体基板ＳＢの上面内には、Ｐ−型のウェル領域ＷＬが形成されている。ウェル領域ＷＬ上には、活性領域ＡＲと、他の活性領域とを区画する素子分離領域ＥＩが形成されている。素子分離領域ＥＩは例えば酸化シリコン膜からなり、半導体基板ＳＢの上面に形成された溝内に埋め込まれている。
【００４７】
ウェル領域ＷＬの上面内には、Ｎ−型半導体領域Ｎ１、Ｎ２と、Ｎ＋型半導体領域Ｎ３とが、互いに素子分離領域ＥＩにより隔てられて形成されている。Ｎ＋型半導体領域Ｎ３は増幅トランジスタＡＭＩのソース領域、および選択トランジスタＳＥＬのドレイン領域として機能する。Ｎ−型半導体領域Ｎ１とＰＮ接合を形成するウェル領域ＷＬはフォトダイオードＰＤ１のアノードとして機能する。Ｎ−型半導体領域Ｎ２とＰＮ接合を形成するウェル領域ＷＬはフォトダイオードＰＤ２のアノードとして機能する。Ｎ−型半導体領域Ｎ１とＮ−型半導体領域Ｎ２とは、素子分離領域ＥＩに挟まれた一つの活性領域ＡＲ内に設けられている。
【００４８】
このように、画素に形成された活性領域ＡＲ内には、Ｎ−型半導体領域Ｎ１およびウェル領域ＷＬからなるフォトダイオードＰＤ１と、Ｎ−型半導体領域Ｎ２およびウェル領域ＷＬからなるフォトダイオードＰＤ２とが形成されている。活性領域ＡＲ内においてフォトダイオードＰＤ１、ＰＤ２は、半導体基板ＳＢの上面にウェル領域ＷＬが露出している領域を介して並んで配置されている。フォトダイオードＰＤ１とフォトダイオードＰＤ２との間の半導体基板ＳＢの上面のウェル領域ＷＬは、図４に示す境界線ＤＬと平面視において重なる。また、Ｎ−型半導体領域Ｎ１、Ｎ２の形成位置は、図３のフォトダイオードＰＤ１、ＰＤ２のそれぞれの形成位置に対応する。つまり、Ｎ−型半導体領域Ｎ１、Ｎ２が形成された部分が、光電変換部として機能する。
【００４９】
Ｎ−型半導体領域Ｎ１、Ｎ２の形成深さは、ウェル領域ＷＬの形成深さよりも浅い。また、素子分離領域ＥＩが埋め込まれた半導体基板ＳＢの上面の溝の深さは、Ｎ−型半導体領域Ｎ１、Ｎ２の形成深さよりも浅い。また、Ｎ＋型半導体領域Ｎ３の形成深さは、素子分離領域ＥＩが埋め込まれた半導体基板ＳＢの上面の溝の深さよりも浅い。
【００５０】
半導体基板ＳＢ上には、素子分離領域ＥＩ、フォトダイオードＰＤ１およびＰＤ２を覆うように層間絶縁膜ＩＦが形成されている。層間絶縁膜ＩＦは、複数の絶縁膜を積層した積層膜である。層間絶縁膜ＩＦ内には、複数の配線層が積層されており、最下層の配線層には、層間絶縁膜ＩＦに覆われた配線Ｍ１が形成されている。配線Ｍ１上には層間絶縁膜ＩＦを介して配線Ｍ２が形成されており、配線Ｍ２上には層間絶縁膜ＩＦを介して配線Ｍ３が形成されている。層間絶縁膜ＩＦの上部にはカラーフィルタＣＦが形成されており、カラーフィルタＣＦ上にはマイクロレンズＭＬが形成されている。固体撮像素子の動作時において、光はマイクロレンズＭＬおよびカラーフィルタＣＦを介して、フォトダイオードＰＤ１、ＰＤ２に照射される。
【００５１】
フォトダイオードＰＤ１、ＰＤ２を含む活性領域ＡＲの直上には配線は形成されていない。これは、マイクロレンズＭＬから入射した光が配線により遮蔽され、画素の受光部であるフォトダイオードＰＤ１、ＰＤ２に照射されなくなることを防ぐためである。逆に、活性領域ＡＲ以外の領域に配線Ｍ１〜Ｍ３を配置することで、周辺トランジスタなどが形成された活性領域において光電変換が起こることを防いでいる。
【００５２】
ここで、図４に示す活性領域ＡＲおよび素子分離領域ＥＩの形成工程の露光処理に限らず、図６に示すＮ−型半導体領域Ｎ１、Ｎ２、ゲート電極ＧＥ（図４参照）、層間絶縁膜ＩＦ、および配線Ｍ１〜Ｍ３なども、分割露光による複数の露光処理により形成され、それらの露光処理は、境界線ＤＬにより分離された別々の露光領域に対して行われる。つまり、Ｎ−型半導体領域Ｎ１、Ｎ２などを形成するためのイオン注入工程、およびコンタクトプラグを埋め込むコンタクトホールの形成工程など、いずれの工程においても、露光処理の分割位置を、１列に並ぶ画素ＰＥ２のそれぞれが有するフォトダイオードＰＤ１とフォトダイオードＰＤ２との間の領域と重なる位置に規定することができる。
【００５３】
この結果、Ｎ−型半導体領域Ｎ１、Ｎ２、ゲート電極ＧＥ、コンタクトホール、および配線Ｍ１〜Ｍ３などのそれぞれの平面レイアウトは、境界線ＤＬを挟む第１領域と第２領域とでずれた形状となる。
【００５４】
Ｎ−型半導体領域Ｎ１、Ｎ２、ゲート電極ＧＥ、コンタクトホール、および配線Ｍ１〜Ｍ３などのそれぞれの形成工程において、マスクの位置ずれの管理については、活性領域ＡＲの分割位置に対する各工程でのオーバーレイ（重ね合わせ）製造誤差の位置ずれのみを管理すれば、固体撮像素子の性能のばらつきを低減することができる。このため、半導体装置の性能の低下を防ぐことが容易となる。
【００５５】
図４では、フォトダイオードＰＤ２が、フォトダイオードＰＤ１に対し、分割露光による活性領域ＡＲのレイアウトと同様の方向にずれた位置に形成された構造を示しているが、活性領域ＡＲとフォトダイオードＰＤ１、ＰＤ２とは別のマスクを用いた別の露光工程によりパターン形成されるため、これらのパターンが同じ方向に同じずれ量でずれて形成されるとは限らない。つまり、異なる工程でパターン形成される活性領域、半導体領域、ゲート電極および配線などは、マスクの位置ずれにより同一の方向にずれて形成される訳ではなく、境界線ＤＬの近傍を境界として、様々な方向にずれて形成される。
【００５６】
以下に、露光処理の分割領域を画素間に設定することの問題点、ならびに本実施の形態の半導体装置の特徴および効果を説明する。
【００５７】
固体撮像素子のようにチップの面積が大きい半導体装置の製造工程においては、１枚のマスクで露光できる範囲は限られていることから、１枚のマスクを用いた１回の露光、つまり１回のショットで、半導体ウエハ内の１枚のチップとなる領域の全てを露光できない場合がある。この場合には、例えば２枚のマスクを用い、２回露光を行うことで、１枚のチップとなる領域の全てを露光する。このような分割露光、つまりつなぎ露光による露光処理においては、１枚のチップとなる領域のうち、例えば第１領域を第１のショットにより露光し、第２領域を第２のショットにより露光する。このようにして半導体基板上のフォトレジスト膜を露光・現像することで、所定のレジストパターンを形成し、半導体装置の製造を行う。
【００５８】
ここで、露光を分割して行う位置、つまり上記の第１領域および第２領域の境界を、固体撮像素子に複数形成される画素間の素子分離領域と重なる位置に設定することが考えられる。すなわち、分割露光の境界線、つまりつなぎ露光の連結部分が画素と重なることを防ぐことが考えられる。
【００５９】
しかし、分割露光の境界線が、素子分離領ＳＴが形成される領域のみと重なる領域に位置している場合には、当該境界線を挟む２つの露光領域を露光する際にそれぞれ使用される２種類のマスクの位置ずれによって、境界線と重なる位置に形成される素子分離領域の寸法が小さくなることがある。
【００６０】
また、露光用のマスクの端部（マスクエッジ）に微細な寸法のパターンレイアウトが配置された場合、当該マスクを作製するプロセスにおいてマスクエッジに形成されるパターンの寸法制御性が悪化することが考えられる。この結果、当該マスクを用いて露光を行った際、半導体基板上の露光処理の分割位置の近傍のパターンの寸法精度が低下し、また、１個の画素内の複数の光電変換部の間で寸法差（面積差）が生じることで、撮像性能、または自動焦点検出機能が低下する虞がある。つまり、上記のように露光時におけるマスク位置の合わせずれが起きなくても、マスクエッジにおけるパターン形成の精度が低いことにより、境界線近傍の画素を構成するパターンの寸法精度が低下する場合には、画素間に境界線を規定することが、画素間の絶縁性低下の原因となる。
【００６１】
これらの理由により、画素間に境界線を規定すると、素子分離領域による素子間の電気的絶縁性が十分に確保されないことで、固体撮像素子の性能劣化、または誤動作を引き起こす虞がある。特に、固体撮像素子の画素数が多くなれば、それに伴い複数の画素が密集して配置されることから、画素間の素子分離領域の寸法を縮小することが求められる。そのため、素子分離領域の寸法には高い精度が求められる。しかし、分割露光の境界線が、隣接する画素同士の間に位置している場合には、画素間の間隔が所定の大きさを維持できず、画素間でのリーク、つまりクロストークが顕著となり、固体撮像素子の撮像性能が大きく低下する。画素同士の間でリークが起これば、フォトダイオードでの電荷蓄積動作が非常に困難となる。
【００６２】
このように画素間のリークが起きやすい主な理由は、隣り合う画素同士の、撮像時などの動作時における電位差が大きいことにある。画素間の電位差が大きいため、分割露光による境界線での露光位置のずれが生じ、素子分離領域の幅が小さくなった場合、画素間でのリークが起きやすい。特に、画素を構成する周辺トランジスタには、画素内の光電変換部よりも高い電位が印加されるため、所定の画素のフォトダイオードと、他の画素の周辺トランジスタとが近接した場合、リークが起こりやすい。
【００６３】
これに対し、境界線を挟む２つの露光領域のそれぞれに形成されるパターンが、マスクの位置合わせのずれに起因してずれることを想定し、画素間の素子分離領域の幅を予め大きく設定し、位置ずれに対するマージンを確保することが考えられる。しかし、この場合は固体撮像素子における画素の密度が低下するため、受光部の面積が低下し、撮像により得られる画像の画質が低下するなどの問題が生じる。また、画素アレイ部内の素子分離領域のうち、境界線が重なる素子分離領域のみ、その幅を大きくすることが考えられるが、この場合、行列状に配置された複数の画素の並びが不均一となるため、固体撮像素子により正確な像を得ることが困難となる。
【００６４】
上記のような画質の低下は、動画の撮影を主な目的とするデジタルカメラでは問題となりにくい。しかし、１回の露光でチップの全範囲を露光できないような大型の固体撮像素子を搭載するデジタルカメラは、例えばデジタル一眼レフカメラのように、動画よりも静止画の撮影を主な目的として使用されるものである。静止画は動画よりも高い画質が求められることが考えられ、大型の固体撮像素子では、上記のように分割露光の境界線を画素間に規定することによる固体撮像素子の性能の低下が大きな問題となる。
【００６５】
そこで、本実施の形態の半導体装置では、半導体基板の主面において１個の固体撮像素子となる領域のうち、第１領域および第２領域とを別々に露光処理する場合において、第１領域と第２領域の境界を、画素内の第１フォトダイオードと第２フォトダイオードとが形成されるそれぞれの領域の間の領域と重なるように規定している。つまり、境界線は画素間の素子分離領域と重なるように規定されているのではなく、画素と重なり、かつ画素内の２個のフォトダイオードの間において、これらのフォトダイオードと重ならない位置に規定されている。
【００６６】
言い換えれば、基板の上面の第１領域と第２領域とのそれぞれを分割露光して形成される本実施の形態の固体撮像素子において、第１領域と第２領域との境界線が跨がる画素内の第１フォトダイオードと第２フォトダイオードとは、当該境界線を挟んで離間している。
【００６７】
このように境界線の位置を決めて分割露光を行って固体撮像素子を形成した場合、図３および図４に示すように、画素ＰＥ２の受光部である活性領域ＡＲは、平面視において、平行な２辺のそれぞれが、境界線ＤＬと重なる位置において、特定の方向に若干ずれた形状を成している。そのため、当該２辺のそれぞれには段差ＤＰが生じている。
【００６８】
つまり、活性領域ＡＲのうち、第１領域に形成された部分と、第２領域に形成された部分とは、平面視において互いに一方向にずれて形成されている。よって、第１領域と第２領域との境界では、平面視における活性領域ＡＲの周縁のレイアウトに段差ＤＰが生じている。
【００６９】
言い換えれば、本実施の形態の半導体装置である固体撮像素子のように、画素アレイ部において行列状に並ぶ画素が、そのうちの１列の画素と重なる線を境として特定の方向にずれたレイアウトを有していることは、本固体撮像素子が分割露光処理を用いて形成され、露光の分割位置が当該１列の画素と重なることを意味する。図４に示すように、完成した画素ＰＥ２のレイアウトにおいて、活性領域ＡＲの周縁の平行な２辺のそれぞれに段差ＤＰが生じており、これら２つの段差ＤＰを結ぶ境界線ＤＬとフォトダイオードＰＤ１、ＰＤ２とは重なっていない。このことから、分割露光の境界線が、第１フォトダイオードと第２フォトダイオードとが形成されるそれぞれの領域の間に位置するように分割位置を規定していることが分かる。
【００７０】
なお、分割露光において複数回行われる露光処理において、マスクの位置合わせにずれがなければ、形成される画素のレイアウトにも段差ＤＰは生じないが、マスクの位置をずれることなく合わせることは非常に困難であるため、図３および図４に示すように複数の段差ＤＰが境界線ＤＬに沿って形成される。
【００７１】
本実施の形態のように、画素ＰＥ２と重なる領域に分割露光の境界線ＤＬを規定することで、隣り合う画素同士の間に境界線を規定する場合に比べ、画素間の素子分離領域ＥＩの寸法がばらつくことに起因して素子間の絶縁性が低下することを防ぐことができる。また、画素間の素子分離領域ＥＩの寸法のばらつきを考慮して寸法幅のマージンを大きく確保する必要がなくなるため、素子分離領域ＥＩの寸法を縮小し、画素の面積を拡大することで固体撮像素子の性能を向上させることができる。また、画素間の素子分離領域ＥＩの寸法のばらつきを考慮して、境界線と重なる素子分離領域ＥＩのみの寸法幅のマージンを大きくする必要がないため、画素アレイ領域内における素子分離領域ＥＩの寸法のばらつきを防ぐことができる。
【００７２】
本実施の形態では、境界線ＤＬを画素ＰＥ２と重ねることで、活性領域ＡＲと重なる領域でパターンの位置ずれが起き、フォトダイオードＰＤ１、ＰＤ２間の距離が近くなることが考えられる。しかし、固体撮像素子の動作時において、画素ＰＥ２内のフォトダイオードＰＤ１、ＰＤ２間の電位差は、隣り合う画素間の電位差に比べて小さい。このため、フォトダイオードＰＤ１、ＰＤ２間の距離が近くなっても、上記のように、画素間に分割露光の境界線を規定し、画素同士が近接する場合に比べて、リークの発生を防ぐことができる。
【００７３】
このようにリークを防ぐことは、マスクの位置の合わせずれに起因してフォトダイオードの位置ずれが起きる場合、および、マスクエッジの製造精度が低いことに起因して、マスクエッジ近傍のマスクパターンを露光して形成されたフォトダイオードの寸法精度が低下した場合の、いずれにおいても可能である。よって、画素間のリークを防ぎつつ、画素間の素子分離領域ＥＩの幅を小さくすることができるため、固体撮像素子に画素の高密度化が容易となる。
【００７４】
また、画素ＰＥ２内において、フォトダイオードＰＤ１、ＰＤ２間にリークが生じたとしても、フォトダイオードＰＤ１、ＰＤ２は１個のフォトダイオードとして働くため、当該リークが生じない場合と比べても、撮像素子により得られる画像に変化はない。したがって、上記のように画素間に境界線を規定する場合に比べて、本実施の形態の半導体装置では、固体撮像素子の撮像性能が低下することを防ぐことができる。
【００７５】
また、画素間に分割露光の境界線を規定した場合、別々の露光工程により形成された隣り合うパターン同士が、露光処理の分割位置を境界としてずれた位置に形成されていたとしても、画素間の素子分離領域には段差のようなずれは形成されない。したがって、ＳＥＭ（Scanning Electron Microscope）観察などにより、分割露光により生じたパターン間のずれを視認することが困難となる。このため、活性領域を規定する工程の後に形成されるゲート電極、コンタクトホールまたは配線などのパターンを、最初に形成された活性領域の形成位置に合わせた位置に形成することが困難となる。これにより、固体撮像素子の性能がばらつく虞がある。
【００７６】
これに対し、本実施の形態では、上述した位置で分割露光を行うことで、活性領域ＡＲと素子分離領域ＥＩとの境界には段差ＤＰが形成されている。この段差ＤＰ、つまり段ずれは視認することが容易である。例えば、２分割の露光を行った場合に、各露光領域内の中央よりも端部での寸法誤差が大きくなることが考えられるが、そのような場合でも、各露光処理後の寸法測長工程などで、そのイメージエリア端部位置での段差ＤＰが視認しやすい。
【００７７】
よって、寸法検査などを行う際のＳＥＭ観察などで段差ＤＰを発見しやすく、結果としてその寸法を効率良く管理することができる。これにより、分割露光により位置がずれて形成された活性領域に対し、不純物の打ち込み領域の位置ずれ、またはゲート電極ＧＥなどの形成位置のずれを抑えることが容易となり、半導体素子の性能がばらつくことを防ぐことができる。よって、固体撮像素子としての性能を向上させることができる。
【００７８】
また、本実施の形態では画素の密度を高め、画素アレイ部に設けるフォトダイオードの数を増大させることが可能であるため、自動焦点検出を高速かつ精度良く行うことができる。デジタルカメラによる動画撮影では、特に自動焦点検出を高速に行うことが重要となるため、本実施の形態の固体撮像素子を用いたデジタルカメラでは、動画の撮影機能を向上させることができる。
【００７９】
以上より、本実施の形態においては、固体撮像素子の撮像性能および自動焦点検出性能を向上させることができるため、半導体装置の性能を向上させることができる。
【００８０】
なお、本実施の形態では、フォトダイオードとしてＰ型のウェル領域をアノードとし、Ｎ−型半導体領域である拡散層をカソードとした場合について記載している。しかし、これに限らず、Ｎ型ウェルと当該Ｎ型ウェル中のＰ−型拡散層とからなるフォトダイオード、または、それらの表面に画素ウェルと同じ導電型の拡散層が表面に存在するフォトダイオードを有する固体撮像素子においても、同様の効果を奏することが可能である。また、固体撮像素子の種類はＣＭＯＳイメージセンサに限らず、ＣＣＤ（Charge Coupled Device、電荷結合素子）であっても同様の構造を実現することで、上記の効果を得ることが可能である。
【００８１】
次に、本実施の形態の半導体装置である固体撮像素子の製造方法について、図３〜図１３を用いて説明する。図７および図８は本実施の形態に係る固体撮像素子の製造方法を示すフローチャートである。また、図９〜図１３は、本実施の形態での半導体装置の製造工程中の平面図である。以下では、画素の製造方法を中心に説明する。
【００８２】
まず、半導体チップとなる領域を複数含む半導体基板を準備する（図７のステップＳ１）。次に、半導体基板の主面に対してＰ型の不純物（例えばＢ（ホウ素））をイオン注入法などにより打ち込むことで、半導体基板の主面内にウェル領域ＷＬ（図１１参照）を形成する（図７のステップＳ２）。
【００８３】
次に、ウェル領域上に、フォトリソグラフィ技術を用いて素子分離領域を形成することで、画素アレイ部内の複数の画素のそれぞれを構成する活性領域を半導体基板の上面に区画する（図７のステップＳ３）。このとき、画素アレイ部外の読み出し回路ＣＣ１、ＣＣ２および出力回路ＯＣ（図１参照）などが形成される領域内の活性領域も半導体基板の主面に区画される。ここで、素子分離領域を形成することで活性領域を規定する工程について、図８〜図１１を用いて詳しく説明する。
【００８４】
図８は、図７のステップＳ３での素子分離領域を形成する工程において行う複数の工程を詳細に示すフローチャートである。図８では、酸化シリコン膜から成る素子分離領域をＬＯＣＯＳ（local oxidation of silicon）方式で形成する場合のフローが示されている。なお、素子分離領域ＥＩをＳＴＩ（shallow trench isolation）方式で形成しても良い。
【００８５】
まず、図９に示すように、酸化シリコン膜およびシリコン窒化膜の積層構造を有する保護膜ＩＦ１を半導体基板ＳＢ上に形成する（図８のステップＳ３０１）。続いて、保護膜ＩＦ１上に、フォトレジスト膜ＰＲを形成する（図８のステップＳ３０２）。なお、図９に示す平面図では、フォトレジスト膜ＰＲに覆われている保護膜ＩＦ１、ウェル領域ＷＬおよび半導体基板ＳＢを図示していない。
【００８６】
次に、所定のマスクパターンが形成されたフォトマスクを２枚使用してフォトレジスト膜ＰＲを露光する（図８のステップＳ３０３）。このとき、フォトレジスト膜ＰＲに対しては分割露光を行う。図９は、図８のステップＳ３０３での分割露光処理の様子を示す平面図である。図９では、上記露光処理により露光される予定の領域と露光されない予定の領域との境界を破線で示している。この破線で示す境界は、後の工程で形成される活性領域と素子分離領域との境界に対応する。
【００８７】
ここでいう分割露光とは、半導体基板ＳＢの面において並ぶ第１領域１Ａおよび第２領域１Ｂとを、１回の露光処理により露光するのではなく、各領域に対して１回ずつ露光処理を行うことで、計２回の露光により、半導体チップとなる領域全体を露光することをいう。なお、本実施の形態では、１枚の半導体チップとなる領域全体を２つの露光領域に分割し、２回の露光を行うことについて説明するが、１枚の半導体チップとなる領域の全体を露光するために行う露光回数および分割された露光領域の数は３以上であっても構わない。
【００８８】
図９に示すように、フォトレジスト膜ＰＲにおける分割露光の境界線ＤＬは、少なくとも、平面視において、半導体基板ＳＢにおける特定の画素の活性領域が形成される領域と重なっている。具体的には、境界線ＤＬは、後の工程でアレイ状に形成される複数の画素のうち、一の列に属する複数の画素のそれぞれの受光部が形成される活性領域に重なり、かつ、当該活性領域内において後の工程で形成される２個のフォトダイオード同士の間の領域において、Ｘ軸方向に沿って直線状に伸びている。上記２個のフォトダイオードが形成される領域とは、受光部である活性領域内において、半導体基板ＳＢの上面にＮ−型不純物領域が形成される領域を意味する。
【００８９】
上述のように、本実施の形態では、フォトレジスト膜ＰＲは２つの露光領域、つまり第１領域と第２領域とに分割して露光される。つまり、第１領域および第２領域のそれぞれに対して個別に露光処理が行われる。このとき使用されるマスクパターンは、２つの露光領域のそれぞれに対応して個別に準備される。つまり、図８のステップＳ３０３での露光処理では、２種類のマスクパターンが使用される。
【００９０】
次に、図１０に示すように、露光後のフォトレジスト膜ＰＲを現像することで、当該フォトレジスト膜ＰＲをパターニングする（図８のステップＳ３０４）。図１０では、パターニング後のフォトレジスト膜ＰＲを示している。図１０に示すように、パターニングされたフォトレジスト膜ＰＲは、互いに境界線ＤＬに接して隣接する第１領域と第２領域との間で、レジストパターンが境界線ＤＬを境にしてＸ軸方向にずれた形状となっている。これは、第１領域と第２領域とのフォトレジスト膜ＰＲをそれぞれ露光する際に、各露光処理においてそれぞれ使用される２種類のマスクパターンの間で、Ｘ軸方向の位置ずれが発生したためである。その結果、フォトレジスト膜ＰＲの側面には、分割露光の境界線ＤＬを境にして段差ＲＤＰが発生している。なお、上記２種類のマスクパターン同士の間では、Ｘ軸方向のみならず、Ｙ軸方向にも位置ずれが起こり得る。
【００９１】
ここでは、上記現像により、フォトレジスト膜ＰＲが除去された領域において保護膜ＩＦ１の上面がフォトレジスト膜ＰＲから露出している。フォトレジスト膜ＰＲは、画素を構成する複数の活性領域が形成される領域を覆っている。つまり、保護膜ＩＦ１が露出している領域は、後の工程において素子分離領域が形成される領域である。
【００９２】
次に、図１１に示すように、フォトレジスト膜ＰＲをマスクに用いて、フォトレジスト膜ＰＲから露出した保護膜ＩＦ１をエッチングで除去する（図８のステップＳ３０５）。その後、エッチング用のマスクとして使用したフォトレジスト膜ＰＲを除去する（図８のステップＳ３０６）。続いて、半導体基板ＳＢに対して酸化処理を行なう（図８のステップＳ３０７）。このとき、半導体基板ＳＢの上面のうち、保護膜ＩＦ１が形成されている部分は酸化されず、保護膜ＩＦ１から露出している部分だけが酸化される。これにより、半導体基板ＳＢ上には、活性領域ＡＲを含む複数の活性領域を区画する素子分離領域ＥＩが形成される。その後、素子分離領域ＥＩを残しつつ、保護膜ＩＦ１を除去する（図８のステップＳ３０８）。これにより、保護膜ＩＦ１に覆われていた活性領域の半導体基板ＳＢの主面が露出する。
【００９３】
図１１は図８のステップＳ３０８を実行することで得られる構造であって、１個の画素となる領域を示す平面図である。１個の画素となる領域は、受光部となる活性領域ＡＲと、その周囲に形成された２つの活性領域とを有している。活性領域ＡＲは、その内側に後の工程でフォトダイオードが２個形成される領域である。半導体基板ＳＢ上に複数並んで形成される画素のうち、境界線ＤＬと重なる列の複数の画素の活性領域ＡＲには、フォトレジスト膜ＰＲ（図１０参照）の側面に形成された段差ＲＤＰに応じて、平面視での周縁に段差ＤＰが形成されている。
【００９４】
次に、図１２に示すように、転送トランジスタ、リセットトランジスタ、増幅トランジスタおよび選択トランジスタなど、各種ＭＯＳトランジスタを形成する各活性領域上に、ゲート絶縁膜（図示しない）を介してゲート電極ＧＥを形成する（図７のステップＳ４）。具体的には、半導体基板ＳＢ上に絶縁膜およびポリシリコン膜をＣＶＤ（Chemical Vapor Deposition）法などにより積層した後、フォトリソグラフィ技術を用いたエッチングにより当該ポリシリコン膜および当該絶縁膜をパターニングすることで、当該絶縁膜からなる上記ゲート絶縁膜と、当該ポリシリコン膜からなる上記ゲート電極ＧＥとを形成する。
【００９５】
複数形成されるゲート電極ＧＥおよびその下のゲート絶縁膜は、平面視においてＹ軸方向に延在する矩形のパターンを有しており、所定の活性領域上に形成されている。活性領域ＡＲに隣接して形成される転送トランジスタのゲート電極ＧＥは、活性領域ＡＲからＸ軸方向に突出する半導体領域の直上に形成される。本実施の形態では、フォトダイオードが２個形成され、それらのフォトダイオードに対応して転送トランジスタも２個形成されるため、上記突出部および転送トランジスタのゲート電極ＧＥも２つ形成される。なお、１個の画素内の２個の転送トランジスタは、１本のゲート電極ＧＥを共有していてもよい。
【００９６】
また、周辺トランジスタであるリセットトランジスタ、増幅トランジスタおよび選択トランジスタは、１個の画素となる領域内において、受光部である活性領域ＡＲに隣接する他の活性領域において並んで形成される。このため、当該他の活性領域上に跨ぐように、それらの周辺トランジスタの３本のゲート電極ＧＥが形成される。これらの３本のゲート電極ＧＥは、Ｘ軸方向に延在する当該他の活性領域の直上に、Ｘ軸方向に並んで配置される。
【００９７】
ゲート電極ＧＥを形成する工程において、上記のようにポリシリコン膜および絶縁膜をパターニングする際には、図８〜図１０を用いて説明した工程と同様に、分割露光処理を行う。露光処理を分割して行う境界は、活性領域ＡＲの形成工程と同じ位置に規定する。つまり、活性領域ＡＲと重なる境界線ＤＬを境に、第１領域１Ａと第２領域１Ｂとのそれぞれを別のマスクにより別工程で露光処理する。よって、第１領域に形成されるゲート電極ＧＥと、第２領域に形成されるゲート電極ＧＥとでは、境界線ＤＬを境として、形成位置にずれが生じる。
【００９８】
ここで、後の工程で形成される転送トランジスタのゲート電極ＧＥは、平面視において境界線ＤＬと重なっていない。これは、境界線ＤＬと境界として、第１領域１Ａと第２領域１Ｂとに跨がって形成されるゲートパターンに、分割露光によるずれが生じることにより、孤立したゲートパターンが形成されることを防ぐためである。
【００９９】
次に、図１３に示すように、各種のイオン注入工程を行う。これにより、活性領域ＡＲ中のウェル領域ＷＬの上面内に、Ｎ−型半導体領域Ｎ１、Ｎ２を形成し、また、転送トランジスタのドレイン領域を形成し、また、他の活性領域内に、各周辺トランジスタのソース・ドレイン領域を形成する（図７のステップＳ５）。Ｎ−型半導体領域Ｎ１、Ｎ２は、半導体基板ＳＢの主面にＮ型の不純物（例えばＰ（リン）またはＡｓ（ヒ素））を打ち込んで導入することで形成する。
【０１００】
上記イオン注入により、活性領域ＡＲには、Ｎ−型半導体領域Ｎ１およびウェル領域ＷＬからなるフォトダイオードＰＤ１と、Ｎ−型半導体領域Ｎ２およびウェル領域ＷＬからなるフォトダイオードＰＤ２とが形成される。また、活性領域ＡＲには、上記イオン注入により、ゲート電極ＧＥおよびゲート電極ＧＥの両側のソース・ドレイン領域により構成される転送トランジスタＴＸ１、ＴＸ２がそれぞれ形成される。また、他の活性領域には、上記イオン注入により、ゲート電極ＧＥおよびゲート電極ＧＥの両側のソース・ドレイン領域により構成されるリセットトランジスタＲＳＴ、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬがそれぞれ形成される。
【０１０１】
このとき、フォトダイオードＰＤ１は第１領域１Ａ内に形成され、平面視において境界線ＤＬと重なっていない。同様に、フォトダイオードＰＤ２は第２領域１Ｂ内に形成され、平面視において境界線ＤＬと重なっていない。転送トランジスタＴＸ１は、フォトダイオードＰＤ１に隣接して第１領域１Ａの活性領域ＡＲに形成され、転送トランジスタＴＸ２は、フォトダイオードＰＤ２に隣接して第２領域１Ｂの活性領域ＡＲに形成される。
【０１０２】
上記の各種半導体領域を形成する工程においては、フォトレジスト膜（図示しない）をマスクとしてイオン注入を行う。このフォトレジスト膜のパターンを形成する際には、図８〜図１０を用いて説明した工程と同様に、分割露光処理を行う。露光処理を別々に行う境界は、活性領域ＡＲの形成工程と同じ位置に規定する。つまり、活性領域ＡＲと重なる境界線ＤＬを境に、第１領域１Ａと第２領域１Ｂとのそれぞれを別のマスクにより別工程で露光処理する。よって、例えば、第１領域に形成されるＮ−型半導体領域Ｎ１と、第２領域に形成されるＮ−型半導体領域Ｎ２とでは、境界線ＤＬを境として、形成位置にずれが生じる。以上より、図１３に示す構造を得る。
【０１０３】
次に、半導体基板ＳＢ上に層間絶縁膜ＩＦ、コンタクトプラグＣＰおよび配線Ｍ１〜Ｍ３（図４、図６参照）を形成することで、本実施の形態の半導体装置である固体撮像素子が完成する。具体的には、半導体基板ＳＢ上に１層目の層間絶縁膜を形成した後（図７のステップＳ６）、当該層間絶縁膜を貫通する複数コンタクトプラグＣＰを形成する。続いて、１層目の層間絶縁膜上に、コンタクトプラグＣＰと接続された下層の配線Ｍ１を形成する（図７のステップＳ８）。
【０１０４】
その後、１層目の層間絶縁膜上に２層目の層間絶縁膜を形成した後、２層目の層間絶縁膜を貫通するビアプラグおよび当該ビアプラグ上の配線Ｍ２を形成し、さらに同様の工程により、配線Ｍ２上に３層目の層間絶縁膜、ビアプラグ、配線Ｍ３および４層目の層間絶縁膜を形成することで、上層の配線を形成する（図７のステップＳ９）。１層目から４層目の層間絶縁膜からなる積層膜は、層間絶縁膜ＩＦを構成する。
【０１０５】
境界線ＤＬと重なる領域には、図３〜図６に示す画素ＰＥ２が複数形成されており、境界線ＤＬと重ならない領域においては、図５に示す画素ＰＥ１が複数形成されている。以上により、図３〜図６に示す本実施の形態の半導体装置である固体撮像素子が完成する。
【０１０６】
なお、図６に示すように、層間絶縁膜ＩＦ上には、カラーフィルタＣＦおよびマイクロレンズＭＬを順次形成することも可能である。
【０１０７】
上記の層間絶縁膜ＩＦ、コンタクトプラグＣＰ、ビアプラグ、および配線Ｍ１〜Ｍ３を形成する工程においては、フォトレジスト膜（図示しない）をマスクとして用いたエッチングによるパターニングを行う。このフォトレジスト膜のパターンを形成する際には、図８〜図１０を用いて説明した工程と同様に、分割露光処理を行う。露光処理を分割して行う境界は、図１１に示す活性領域ＡＲの形成工程と同じ位置に規定する。つまり、活性領域ＡＲと重なる境界線ＤＬを境に、第１領域１Ａと第２領域１Ｂとのそれぞれを別のマスクにより別工程で露光処理する。
【０１０８】
このように図６に示す半導体基板ＳＢ上の配線層を分割露光により形成する場合、半導体基板ＳＢの主面の活性領域ＡＲと、当該配線層とのずれ量を低減するため、配線層の形成工程における分割露光の境界線は、活性領域ＡＲの形成工程における境界線ＤＬ（図１３参照）と同じ位置に規定する。したがって、配線層を構成するパターンであって、例えば配線Ｍ１〜Ｍ３などのパターンは、平面視において、境界線ＤＬと重なる位置でずれが生じた形状となる。
【０１０９】
以下に、本実施の形態の半導体装置の製造工程において、露光処理の分割領域を画素間に設定することの問題点、ならびに本実施の形態の半導体装置の製造方法の特徴および効果を説明する。
【０１１０】
固体撮像素子の製造工程において分割露光を行う場合、露光領域を分割する位置、つまり上記の第１領域および第２領域の境界を、固体撮像素子に複数形成される画素間の素子分離領域と重なる位置に設定することが考えられる。
【０１１１】
しかし、分割露光の境界線が、素子分離領ＳＴが形成される領域のみと重なる領域に位置している場合には、当該境界線を挟む２つの露光領域を露光する際にそれぞれ使用される２種類のマスクの位置ずれによって、境界線と重なる位置に形成される素子分離領域の寸法が小さくなる。また、露光用のマスクの端部（マスクエッジ）に形成されたパターンは、フォトレジスト膜への転写する際、パターンの寸法制御性が悪化することが考えられる。
【０１１２】
これらの理由により、画素間に境界線を規定すると、素子分離領域による素子間の電気的絶縁性が十分に確保されないことで、固体撮像素子の性能劣化、または誤動作を引き起こす虞がある。このように画素間のリークが起きやすい主な理由は、隣り合う画素同士の、撮像時などの動作時における電位差が大きいことにある。
【０１１３】
また、画素間の素子分離領域の幅を予め大きく設定し、位置ずれに対するマージンを確保することが考えられるが、この場合受光部の面積が低下するため、撮像により得られる画像の画質が低下するなどの問題が生じる。また、画素アレイ部内の素子分離領域のうち、境界線が重なる素子分離領域のみ、その幅を大きくすると、行列状に配置された複数の画素の並びが不均一となるため、固体撮像素子により正確な像を得ることが困難となる。
【０１１４】
これに対し、本実施の形態の半導体装置の製造工程では、図８〜図１１を用いて説明したように、分割露光を行う第１領域と第２領域の境界を、画素内の第１フォトダイオードと第２フォトダイオードとが形成されるそれぞれの領域の間の領域と重なるように規定している。このため、図１３に示すフォトダイオードＰＤ１、ＰＤ２は、活性領域ＡＲ内において境界線ＤＬを挟んで形成され、境界線ＤＬと重なっていない。
【０１１５】
このように境界線の位置を決めて分割露光を行って固体撮像素子を形成した場合、図１３に示すように、画素ＰＥ２の受光部である活性領域ＡＲの周縁の平行な２辺のそれぞれが、境界線ＤＬと重なる位置において、特定の方向に若干ずれた形状を成している。そのため、当該２辺のそれぞれには段差ＤＰが生じている。
【０１１６】
本実施の形態のように、画素ＰＥ２と重なる領域に分割露光の境界線ＤＬを規定することで、隣り合う画素同士の間に境界線を規定する場合に比べ、画素間の素子分離領域ＥＩの寸法がばらつくことに起因して素子間の絶縁性が低下することを防ぐことができる。また、画素間の素子分離領域ＥＩの寸法のばらつきを考慮して寸法幅のマージンを大きく確保する必要がなくなるため、素子分離領域ＥＩの寸法を縮小し、画素の面積を拡大することで固体撮像素子の性能を向上させることができる。また、画素間の素子分離領域ＥＩの寸法のばらつきを考慮して、境界線と重なる素子分離領域ＥＩのみの寸法幅のマージンを大きくする必要がないため、画素アレイ領域内における素子分離領域ＥＩの寸法のばらつきを防ぐことができる。
【０１１７】
本実施の形態においては、境界線ＤＬを境にパターンの位置ずれが起き、フォトダイオードＰＤ１、ＰＤ２間の距離が近くなることが考えられる。しかし、固体撮像素子の動作時において、画素ＰＥ２内のフォトダイオードＰＤ１、ＰＤ２間の電位差は、隣り合う画素間の電位差に比べて小さい。このため、画素間のリークを防ぎつつ、画素間の素子分離領域ＥＩの幅を小さくすることができるため、固体撮像素子に画素の高密度化が容易となる。
【０１１８】
また、画素ＰＥ２内において、フォトダイオードＰＤ１、ＰＤ２間にリークが生じたとしても、フォトダイオードＰＤ１、ＰＤ２は１個のフォトダイオードとして働くため、当該リークが生じない場合と比べても、撮像素子により得られる画像に変化はない。したがって、上記のように画素間に境界線を規定する場合に比べて、本実施の形態の半導体装置では、固体撮像素子の撮像性能が低下することを防ぐことができる。
【０１１９】
また、本実施の形態の製造方法により形成された段差ＤＰは、ＳＥＭ観察などにより視認することが容易であるため、分割した露光領域のそれぞれに形成されたパターンの相対的なずれ量を管理することが容易となる。これにより、分割露光により位置がずれて形成された活性領域に対し、不純物の打ち込み領域の位置ずれ、またはゲート電極ＧＥなどの形成位置のずれを抑えることが容易となり、半導体素子の性能がばらつくことを防ぐことができる。よって、固体撮像素子としての性能を向上させることができる。
【０１２０】
以上より、本実施の形態においては、固体撮像素子の撮像性能および自動焦点検出性能を向上させることができるため、半導体装置の性能を向上させることができる。
【０１２１】
（実施の形態２）
本実施の形態では、分割露光の境界線が重なる画素内のフォトダイオードの形成位置をずらすことで、画素内に並ぶフォトダイオード同士の間の距離を拡げることについて説明する。
【０１２２】
図１４に、本実施の形態の半導体装置の平面レイアウトを示す。図１４には、図４と同様に、固体撮像素子の画素アレイ部に配置された複数の画素のうち、境界線ＤＬと平面視において重なる画素ＰＥ２を示している。本実施の形態の固体撮像素子の構成は、前記実施の形態１の固体撮像素子とほぼ同様であるが、図１４に示すように、画素ＰＥ２内のフォトダイオードＰＤ１、ＰＤ２間の距離が大きい点で、前記実施の形態１とは異なる。
【０１２３】
具体的には、前記実施の形態１に比べて、活性領域ＡＲ内のフォトダイオードＰＤ１、ＰＤ２のそれぞれは、境界線ＤＬから離れる方向において形成位置がずれており、活性領域ＡＲと素子分離領域ＥＩとの境界近くに配置されている。このため、活性領域ＡＲ内におけるフォトダイオードＰＤ１、ＰＤ２が並ぶＹ軸方向において、フォトダイオードＰＤ１とフォトダイオードＰＤ２との間の中間領域の幅は、図４に示す前記実施の形態１の当該中間領域のＹ軸方向における幅よりも大きい。
【０１２４】
本実施の形態が前記実施の形態１と大きく異なる点は、１個の画素内のＹ軸方向における上記中間領域の幅が、境界線と重ならない画素ＰＥ１（図５参照）よりも、境界線ＤＬと重なる画素ＰＥ２の方が大きいことにある。つまり、図１４に示す画素ＰＥ２内のフォトダイオードＰＤ１とフォトダイオードＰＤ２との間の距離Ｌ３は、図５に示す画素ＰＥ１内のフォトダイオードＰＤ１とフォトダイオードＰＤ２との間の距離Ｌ２よりも大きい。このように境界線ＤＬと重なる画素ＰＥ２のみ中間領域の幅を大きくしているのは、固体撮像素子の製造工程における露光用マスクの位置ずれ、またはマスクエッジのパターン転写精度などに起因して、画素ＰＥ２内のフォトダイオードＰＤ１、ＰＤ２が互いに近接することを防ぐためである。
【０１２５】
つまり、分離露光の境界を挟んで設けられたフォトダイオード同士は、露光用のマスクのオーバーレイ（重ね合わせ）ずれにより、近接することで互いにリークする虞があり、また、各フォトダイオード同士が接して一体となることで、２個のフォトダイオードとして機能しなくなる虞がある。また、画素内の各フォトダイオードを構成するＮ−型半導体領域の面積が多重露光により大きく変動する虞がある。これにより、２個のフォトダイオードの互いの一部が重なる場合、画素内の受光部の面積が減少する。これらの場合、当該画素は固体撮像素子の自動合焦のために動作させる際、正常に機能しなくなるため、像面位相差情報の誤差が生じ、半導体装置の性能が低下する問題が生じる。
【０１２６】
これに対し、本実施の形態では、境界線ＤＬと重なって１列に並ぶ複数の画素ＰＥ２のそれぞれにおいて、活性領域ＡＲ内のＮ−型半導体領域Ｎ１とＮ−型半導体領域Ｎ２との間隔である距離Ｌ３を大きくすることで、フォトダイオードＰＤ１、ＰＤ２間の余裕を大きく確保している。これにより、分離露光の境界線ＤＬ近傍のフォトダイオードＰＤ１、ＰＤ２同士が、互いに接すること、および近接することを防ぐことができ、また、各フォトダイオードＰＤ１、ＰＤ２の面積が多重露光により大きく変動することを防ぐことができる。したがって、像面位相差情報の誤差増加を抑制することが可能となるため、半導体装置の性能を向上させることができる。
【０１２７】
また、各画素ＰＥ２内のフォトダイオードＰＤ１、ＰＤ２の面積は、境界線ＤＬと重なっていない画素ＰＥ１（図５参照）内のフォトダイオードＰＤ１、ＰＤ２（図示しない）と同一であり、また、図４に示す前記実施の形態１のフォトダイオードＰＤ１、ＰＤ２と同一である。つまり、本実施の形態の固体撮像素子の製造工程において、画素ＰＥ２内のＮ−型半導体領域Ｎ１、Ｎ２のそれぞれを形成するために不純物を打ち込む面積は、境界線ＤＬと重なっていない画素ＰＥ１（図５参照）内のＮ−型半導体領域Ｎ１、Ｎ２（図示しない）と同一であり、また、図４に示す前記実施の形態１のＮ−型半導体領域Ｎ１、Ｎ２と同一である。よって、各画素の受光面積を一定に保つことができるため、受光面積のばらつきによる固体撮像素子の画質性能の低下を防ぐことができる。
【０１２８】
また、画素ＰＥ２の面積および画素ＰＥ２の活性領域ＡＲの面積は増大していないため、画素アレイ部において並ぶ複数の画素ＰＥ１、ＰＥ２（図３参照）の配列の間隔は一定である。つまり、所定の方向において、隣り合う画素間の間隔はいずれの画素間においても一定である。このため、Ｙ軸方向における活性領域ＡＲの長さは、画素ＰＥ１およびＰＥ２のいずれにおいても同様である。よって、固体撮像素子を用いた自動合焦性能、および撮像により得られる画像の画質性能が、画素の性能のばらつきにより低下することを防ぐことができる。
【０１２９】
本実施の形態の半導体装置は、画素内のフォトダイオード同士の間に分割露光の境界を規定することで、前記実施の形態１と同様の効果を奏するものである。
【０１３０】
本実施の形態の半導体装置は前記実施の形態１の半導体装置と同様の製造方法で形成することができる。このようにして製造した固体撮像素子では、上記のようにフォトダイオード同士の間隔を拡げることで、マスクの合わせずれなどによる半導体装置の性能低下を防ぐ効果を得ることができ、また、前記実施の形態と同様の効果を得ることができる。
【０１３１】
なお、転送トランジスタＴＸ１、ＴＸ２の性能の低下を防ぐため、フォトダイオードＰＤ１、ＰＤ２の境界線ＤＬ側の端部と境界線ＤＬとの間隔は、当該フォトダイオードＰＤ１またはＰＤ２に隣接する転送トランジスタＴＸ１またはＴＸ２のドレイン領域の境界線ＤＬ側の端部と境界線ＤＬとの間隔以下の大きさとしている。つまり、フォトダイオードＰＤ１、ＰＤ２と境界線ＤＬとの距離は、活性領域ＡＲの平面視における突出部と境界線ＤＬとの距離以下の大きさを有している。
【０１３２】
次に、本実施の形態の半導体装置の変形例について、図１５を用いて説明する。図１５は、本実施の形態の変形例である半導体装置を示す平面レイアウトである。
【０１３３】
図１５に示す画素ＰＥ２は、図１４に示す画素ＰＥ２とほぼ同様の構成を有しているが、Ｙ軸方向における活性領域ＡＲの長さが大きい点で差異がある。つまり、Ｙ軸方向における活性領域ＡＲの長さは、画素ＰＥ２の方が、画素ＰＥ１（図５参照）よりも大きい。図１５に示す本実施の形態の変形例の半導体装置では、図１４に示す半導体装置と同様に、境界線ＤＬと重なる画素ＰＥ２内の各フォトダイオードＰＤ１、ＰＤ２間の距離を拡げることで、像面位相差情報の誤差増加を抑制することが可能となるため、半導体装置の性能を向上させることができる。
【０１３４】
つまり、図１５に示す画素ＰＥ２内のフォトダイオードＰＤ１とフォトダイオードＰＤ２との間の距離Ｌ４は、図５に示す画素ＰＥ１内のフォトダイオードＰＤ１とフォトダイオードＰＤ２との間の距離Ｌ２よりも大きい。
【０１３５】
ここで、増幅トランジスタＡＭＩなどを含む周辺トランジスタは、固体撮像素子の動作時において、活性領域ＡＲのフォトダイオードＰＤ２に対する電位差が大きいため、活性領域ＡＲの端部の１辺に沿って形成された周辺トランジスタと、フォトダイオードＰＤ２とが近接すると、フォトダイオードＰＤ２と周辺トランジスタとの間でリークが生じる虞がある。この場合、固体撮像素子が正常に動作しなくなる問題が生じる。また、画素ＰＥ２内のフォトダイオードＰＤ１と、他の画素ＰＥ１内の周辺トランジスタとが近接することでリークが生じる虞があり、この場合、固体撮像素子が正常に動作しなくなる問題が生じる。このように受光部と周辺トランジスタとの間でリークが生じると、画素から出力される信号にノイズが生じ、半導体装置の性能が低下する虞がある。
【０１３６】
この問題は、各画素内の受光部の面積を増大させ、画素内の受光部と周辺画素との間の素子分離領域の寸法を縮小する場合、または、画素アレイ部内における画素の密度を高めるために、画素間の素子分離領域の幅を狭める場合などに顕著となる。
【０１３７】
本変形例では、図１４に示す構成とは異なり、Ｙ軸方向における活性領域ＡＲの幅を拡げた分、フォトダイオードＰＤ１、ＰＤ２を境界線ＤＬから離している。このため、Ｙ軸方向における活性領域ＡＲの端部と、当該端部に隣接するフォトダイオードＰＤ１またはＰＤ２との間隔は、画素ＰＥ１、ＰＥ２（図４、図５参照）のいずれにおいても同一である。つまり、ここではフォトダイオードＰＤ１、ＰＤ２と周辺トランジスタとの間隔を狭めることなく、フォトダイオードＰＤ１、ＰＤ２と境界線ＤＬとの間隔を拡げている。
【０１３８】
これにより、画素ＰＥ２内でフォトダイオードＰＤ２と周辺トランジスタとが近接し、リーク電流が流れることを防ぐことができる。また、画素ＰＥ２内のフォトダイオードＰＤ１と、他の画素ＰＥ１内の周辺トランジスタとが近接することでリークが生じることを防ぐことができる。よって、素子間のリーク電流に起因するノイズの発生などによる画素の性能低下を防ぐことができる。
【０１３９】
（実施の形態３）
本実施の形態では、画素内に並ぶフォトダイオード同士の間の距離を拡げ、かつ、フォトダイオードの面積を縮小することについて説明する。
【０１４０】
図１６に、本実施の形態の半導体装置の平面レイアウトを示す。図１６には、図４と同様に、固体撮像素子の画素アレイ部に配置された複数の画素のうち、境界線ＤＬと平面視において重なる画素ＰＥ２を示している。本実施の形態の固体撮像素子の構成は、画素ＰＥ２内のフォトダイオードＰＤ１、ＰＤ２の間隔が大きい点を含め、前記実施の形態２とほぼ同様であるが、図１６に示すように、画素ＰＥ２内のフォトダイオードＰＤ１、ＰＤ２のそれぞれの面積が小さい点で、前記実施の形態２とは異なる。
【０１４１】
つまり、前記実施の形態２は、前記実施の形態１の画素ＰＥ２内の各フォトダイオードＰＤ１、ＰＤ２の形成位置をずらすことで、分割露光の境界線ＤＬと重なる中間領域の余裕を確保するものであるのに対し、本実施の形態は、画素ＰＥ２内の各フォトダイオードＰＤ１、ＰＤ２の境界線ＤＬ側の端部を境界線ＤＬから離すことで、中間領域の余裕を確保するものである。
【０１４２】
よって、図１６に示す画素ＰＥ２内のフォトダイオードＰＤ１とフォトダイオードＰＤ２との間の距離Ｌ５は、図５に示す画素ＰＥ１内のフォトダイオードＰＤ１とフォトダイオードＰＤ２との間の距離Ｌ２よりも大きい。また、本実施の形態では、Ｙ軸方向におけるフォトダイオードＰＤ１、ＰＤ２のそれぞれの寸法は、境界線ＤＬと重ならない画素ＰＥ１（図５参照）内のフォトダイオードＰＤ１、ＰＤ２よりも小さい。つまり、画素ＰＥ２内のフォトダイオードＰＤ１、ＰＤ２のそれぞれの面積は、境界線ＤＬと重ならない画素ＰＥ１（図５参照）内のフォトダイオードＰＤ１、ＰＤ２よりも小さい。
【０１４３】
すなわち、画素ＰＥ２内のフォトダイオードＰＤ１、ＰＤ２のそれぞれと、境界線ＤＬとの間隔は、画素ＰＥ１内のフォトダイオードＰＤ１、ＰＤ２のそれぞれと、境界線ＤＬとの間隔よりも大きい。また、画素ＰＥ２内のフォトダイオードＰＤ１、ＰＤ２のそれぞれの端部であって、境界線ＤＬから最も遠い端部同士の間隔は、画素ＰＥ１内のフォトダイオードＰＤ１、ＰＤ２のそれぞれの端部であって、境界線ＤＬから最も遠い端部同士の間隔と同一である。また、Ｘ軸方向に延在する活性領域ＡＲの１辺と、当該活性領域ＡＲ内のフォトダイオードＰＤ１、ＰＤ２のうち、当該１辺と近い方のフォトダイオードＰＤ１またはＰＤ２との間隔は、画素ＰＥ１、画素ＰＥ２のいずれにおいても同一である。
【０１４４】
言い換えれば、境界線ＤＬと重なる画素ＰＥ２内に形成されたフォトダイオードＰＤ１、ＰＤ２が並ぶＹ軸方向において、フォトダイオードＰＤ１、ＰＤ２のそれぞれの長さは、境界線ＤＬと重ならない画素ＰＥ１内に形成されたフォトダイオードＰＤ１、ＰＤ２のそれぞれのＹ軸方向における長さよりも小さい。
【０１４５】
このように、境界線ＤＬと重なる画素ＰＥ２内の各フォトダイオードＰＤ１、ＰＤ２間の距離を拡げることで、前記実施の形態２のように、分離露光の境界線ＤＬ近傍のフォトダイオードＰＤ１、ＰＤ２同士が、互いに接すること、および近接することを防ぐことができ、また、各フォトダイオードＰＤ１、ＰＤ２の面積が多重露光により大きく変動することを防ぐことができる。したがって、像面位相差情報の誤差増加を抑制することが可能となるため、半導体装置の性能を向上させることができる。
【０１４６】
また、活性領域ＡＲの面積は増大していないため、画素アレイ部において並ぶ複数の画素ＰＥ１、ＰＥ２（図３参照）の配列の間隔は一定である。つまり、所定の方向において、隣り合う画素間の間隔はいずれの画素間においても一定である。このため、Ｙ軸方向における活性領域ＡＲの長さは、画素ＰＥ１およびＰＥ２のいずれにおいても同様である。よって、固体撮像素子を用いた自動合焦性能、および撮像により得られる画像の画質性能がばらつくことを防ぐことができる。
【０１４７】
ここで、増幅トランジスタＡＭＩなどを含む周辺トランジスタは、固体撮像素子の動作時において、活性領域ＡＲのフォトダイオードＰＤ２に対する電位差が大きいため、活性領域ＡＲの端部の１辺に沿って形成された周辺トランジスタと、フォトダイオードＰＤ２とが近接すると、フォトダイオードＰＤ２と周辺トランジスタとの間でリークが生じる虞がある。この場合、固体撮像素子が正常に動作しなくなる問題が生じる。また、画素ＰＥ２内のフォトダイオードＰＤ１と、他の画素ＰＥ１内の周辺トランジスタとが近接することでリークが生じる虞があり、この場合、固体撮像素子が正常に動作しなくなる問題が生じる。このように受光部と周辺トランジスタとの間でリークが生じると、画素から出力される信号にノイズが生じ、半導体装置の性能が低下する虞がある。
【０１４８】
これに対し、本実施の形態では、各画素内におけるフォトダイオードＰＤ２と周辺トランジスタとの間隔は、画素ＰＥ２と画素ＰＥ１（図５参照）とで同一であるため、画素ＰＥ２内でフォトダイオードＰＤ２と周辺トランジスタとが近接し、リーク電流が流れることを防ぐことができる。また、画素ＰＥ２内のフォトダイオードＰＤ１と、他の画素ＰＥ１内の周辺トランジスタとが近接することでリークが生じることを防ぐことができる。
【０１４９】
このように、分割露光の境界線ＤＬを、受光部である活性領域ＡＲと重なるように規定しても、フォトダイオードＰＤ１、ＰＤ２を境界線ＤＬから遠ざけ、かつ、周辺トランジスタとフォトダイオードＰＤ２との間隔を変更しないことで、境界線ＤＬ近傍のマージンを確保しつつ、フォトダイオードＰＤ１、ＰＤ２と周辺トランジスタとの間での導通を防ぐことができる。よって、素子間のリーク電流に起因するノイズの発生などによる画素の性能低下を防ぐことができる。よって、境界線ＤＬの近傍の画素の性能と、その他の画素の性能とがばらつくことを防ぐことができる。
【０１５０】
本実施の形態の半導体装置は前記実施の形態１の半導体装置と同様の製造方法で形成することができる。ここでは、境界線ＤＬと重なる活性領域ＡＲ内のフォトダイオードＰＤ１、ＰＤ２を構成するＮ−型半導体領域Ｎ１、Ｎ２を形成するために不純物を打ち込む面積を、境界線ＤＬと重ならない画素ＰＥ１の活性領域ＡＲ内のフォトダイオードＰＤ１、ＰＤ２を構成するＮ−型半導体領域Ｎ１、Ｎ２を形成するために不純物を打ち込む面積よりも小さくする。また、１つの活性領域ＡＲ内においてＮ−型半導体領域Ｎ１、Ｎ２を形成するために不純物を打ち込む領域のそれぞれの間隔を、画素ＰＥ１に比べ、画素ＰＥ２において大きくする。
【０１５１】
このようにして製造した固体撮像素子では、分割露光の境界を挟んで対向する２個のフォトダイオード同士の間隔を拡げることで、マスクの合わせずれなどによる半導体装置の性能低下を防ぐ効果を得ることができ、また、フォトダイオードＰＤ２と周辺トランジスタとを近接させないことで、素子間のリーク電流に起因する画素の性能低下を防ぐことができる。
【０１５２】
なお、転送トランジスタＴＸ１、ＴＸ２の性能の低下を防ぐため、フォトダイオードＰＤ１、ＰＤ２の境界線ＤＬ側の端部と境界線ＤＬとの間隔は、当該フォトダイオードＰＤ１またはＰＤ２に隣接する転送トランジスタＴＸ１またはＴＸ２のドレイン領域の境界線ＤＬ側の端部と境界線ＤＬとの間隔以下の大きさとしている。つまり、フォトダイオードＰＤ１、ＰＤ２と境界線ＤＬとの距離は、活性領域ＡＲの平面視における突出部と境界線ＤＬとの距離以下の大きさを有している。
【０１５３】
次に、本実施の形態の半導体装置の変形例について、図１７を用いて説明する。図１７は、本実施の形態の変形例である半導体装置を示す平面レイアウトである。
【０１５４】
図１７に示す画素ＰＥ２は、図１６に示す画素ＰＥ２と異なり、Ｙ軸方向におけるフォトダイオードＰＤ２の幅が、Ｙ軸方向におけるフォトダイオードＰＤ１の幅よりも大きい。つまりここでは、境界線ＤＬと重なる画素ＰＥ２内のフォトダイオードＰＤ１の端部のみを境界線ＤＬから離すことで、境界線ＤＬが重なる中間領域の寸法を拡げている。これにより、像面位相差情報の誤差増加を抑制することを可能とし、半導体装置の性能を向上させることができる。
【０１５５】
本変形例では、画素ＰＥ２内におけるフォトダイオードＰＤ１、ＰＤ２間の距離を拡大し、かつ、フォトダイオードＰＤ１、ＰＤ２が周辺トランジスタと近接することを防いでいるため、図１６に示した固体撮像素子と同様の効果を得ることができる。したがって、図１７に示す画素ＰＥ２内のフォトダイオードＰＤ１とフォトダイオードＰＤ２との間の距離Ｌ６は、図５に示す画素ＰＥ１内のフォトダイオードＰＤ１とフォトダイオードＰＤ２との間の距離Ｌ２よりも大きい。
【０１５６】
これに加えて、本変形例は、画素ＰＥ２内のフォトダイオードＰＤ２の面積が、境界線ＤＬと重ならない画素ＰＥ１（図５参照）内のフォトダイオードＰＤ１、ＰＤ２のそれぞれの面積と同一である特徴を有している。
【０１５７】
つまり、画素ＰＥ２内において、フォトダイオードＰＤ１と境界線ＤＬとの距離は、フォトダイオードＰＤ２と境界線ＤＬとの距離よりも大きい。すなわち、画素ＰＥ２内において、フォトダイオードＰＤ２はフォトダイオードＰＤ１よりも境界線ＤＬから近い位置に配置されている。言い換えれば、画素ＰＥ２内でフォトダイオードＰＤ１、ＰＤ２が並ぶＹ軸方向において、画素ＰＥ２内のフォトダイオードＰＤ１の幅は、画素ＰＥ２内のフォトダイオードＰＤ２の幅、画素ＰＥ１内のフォトダイオードＰＤ１の幅、および、画素ＰＥ１内のフォトダイオードＰＤ１の幅よりも小さい。
【０１５８】
これにより、画素ＰＥ２内のフォトダイオードＰＤ２の面積を、他の画素ＰＥ１内のフォトダイオードＰＤ１およびＰＤ２と同一の大きさとすることができる。よって、各画素同士の間における像面位相差情報の誤差増加を抑制することができ、また、固体撮像素子により得られる画像の画質を向上させることができる。したがって、半導体装置の性能を向上させることができる。
【０１５９】
（実施の形態４）
本実施の形態では、分割露光の境界線が、平面視において、画素内のフォトダイオードと重なる構成について、図１８を用いて説明する。図１８は、本実施の形態の半導体装置の平面レイアウトである。
【０１６０】
図１８には、図４と同様に、固体撮像素子の画素アレイ部に配置された複数の画素のうち、境界線ＤＬと平面視において重なる画素ＰＥ２を示している。本実施の形態の固体撮像素子の構成は、前記実施の形態１とほぼ同様であるが、図１８に示すように、分割露光の境界線ＤＬが、平面視において、画素ＰＥ２内のフォトダイオードＰＤ１と重なっている点で、前記実施の形態１とは異なる。
【０１６１】
境界線ＤＬはフォトダイオードＰＤ１、ＰＤ２の長手方向、つまりＸ軸方向に延在している。すなわち、ここでは、画素ＰＥ２内においてフォトダイオードＰＤ１、ＰＤ２はＹ軸方向に並んで配置され、境界線ＤＬは、Ｙ軸方向に直交するＸ軸方向に延在している。したがって、平面視においてフォトダイオードＰＤ１と重なる境界線ＤＬは、画素ＰＥ２内のフォトダイオードＰＤ１、ＰＤ２間の中間領域およびフォトダイオードＰＤ２には重なっていない。
【０１６２】
このため、フォトダイオードＰＤ１とＸ軸方向において隣り合う領域の活性領域ＡＲの周縁に段差ＤＰが生じている。ここでは、境界線ＤＬと重なる位置において活性領域ＡＲに段差ＤＰが生じている。また、境界線ＤＬと平面視において重なる位置において、Ｎ−型半導体領域Ｎ１とウェル領域ＷＬとの境界にも段差ＷＤが生じている。これは、本実施の形態の半導体装置の製造工程において、境界線ＤＬを境として分割された露光処理により形成されたレジストパターンをマスクとして、不純物の打ち込みによりＮ−型半導体領域Ｎ１が形成されているためである（図７のステップＳ５）。よって、境界線ＤＬと重なる位置に形成されるＮ−型半導体領域Ｎ１は、マスクの位置ずれなどに起因して、図１８に示すように、第１領域１Ａと第２領域１Ｂとで形成位置がずれた形状を有している。
【０１６３】
ただし、境界線ＤＬは、境界線ＤＬが重なるフォトダイオードＰＤ１に隣接する転送トランジスタＴＸ１のドレイン領域、つまりフローティングディフュージョンＦＤとは重なっていない。これはフローティングディフュージョンＦＤにおいて容量のばらつきが生じることを防ぐためである。このように、境界線ＤＬは、転送トランジスタＴＸ１よりもフォトダイオードＰＤ２側の領域において、フォトダイオードＰＤ１と重なっている。
【０１６４】
なお、ここでは段差ＤＰにおける活性領域ＡＲのずれの方向と、段差ＷＤにおけるＮ−型半導体領域Ｎ１のずれの方向とが同一方向となっている。しかし、活性領域ＡＲを規定する工程（図７のステップＳ３）とＮ−型半導体領域Ｎ１の形成工程（図７のステップＳ５）は異なる工程であり、それぞれの工程で異なるマスクを使用した分割露光処理を行うため、段差ＤＰと段差ＷＤとのそれぞれのずれの方向およびずれ量は同一になるとは限らない。
【０１６５】
また、ここでは画素ＰＥ２内のフォトダイオードＰＤ１と境界線ＤＬとが重なる構成について説明したが、境界線ＤＬはフォトダイオードＰＤ１ではなくフォトダイオードＰＤ２と重なっていてもよい。また、本実施の形態の半導体装置は、境界線ＤＬを規定する位置を除き、前記実施の形態１と同様の工程で形成することができる。また、図１８に示す構造では、境界線ＤＬと、転送トランジスタＴＸ１のゲート電極ＧＥとが重ならないように、当該ゲート電極ＧＥのＸ軸方向の長さを短くしているが、境界線ＤＬと当該ゲート電極ＧＥとは重なっていてもよい。
【０１６６】
本実施の形態では、隣り合う画素同士の間に分割露光の境界線を規定せず、画素と重なるように境界線を規定している。このため、隣り合う画素同士の間に境界線を規定する場合に比べ、画素間の素子分離領域ＥＩの寸法がばらつくことに起因して素子間の絶縁性が低下することを防ぐことができる。また、画素間の素子分離領域ＥＩの寸法のばらつきを考慮して寸法幅のマージンを大きく確保する必要がなくなるため、素子分離領域ＥＩの寸法を縮小し、画素の面積を拡大することで固体撮像素子の性能を向上させることができる。また、画素間の素子分離領域ＥＩの寸法のばらつきを考慮して、境界線と重なる素子分離領域ＥＩのみの寸法幅のマージンを大きくする必要がないため、画素アレイ領域内における素子分離領域ＥＩの寸法のばらつきを防ぐことができる。
【０１６７】
ここでは、図１８に示す画素ＰＥ２内のフォトダイオードＰＤ１とフォトダイオードＰＤ２との間の距離Ｌ７は、図５に示す画素ＰＥ１内のフォトダイオードＰＤ１とフォトダイオードＰＤ２との間の距離Ｌ２と同一の大きさである。本実施の形態においては、フォトダイオードＰＤ１、ＰＤ２間に境界線ＤＬを規定していないため、パターンの位置ずれにより、フォトダイオードＰＤ１、ＰＤ２間の距離が近くなることを防ぐことができる。このため、フォトダイオードＰＤ１、ＰＤ２同士がリークするなどして、固体撮像素子の自動合焦性能が低下することを防ぐことができる。
【０１６８】
また、分割露光の境界においてパターンの形成位置のずれが生じたとしても、複数の画素間、または複数のフォトダイオード間でのリークは生じないため、固体撮像素子が正常に動作しなくなることを防ぐことができる。すなわち、本実施の形態では、例えば隣り合う画素間に分割露光の境界線を規定する場合などに比べて、各露光領域の重ねずれに対する許容度が大きい。特に、フォトダイオードの長手方向であるＸ軸方向における重ねずれについては、ずれ量が大きくても画素内のフォトダイオードの面積は変わらないため、固体撮像素子の性能に対する影響が小さい。したがって、自動合焦などの動作時における誤差増加を防ぐことができるため、半導体装置の性能の低下を防ぐができ、かつ、半導体装置の製造を容易にすることが可能である。
【０１６９】
また、分割露光を行っても、画素ＰＥ２内においてフォトダイオードＰＤ１、ＰＤ２間の中間領域の寸法幅にばらつきが生じることがないため、当該中間領域の寸法のマージンを大きくする必要がない。よって、隣り合うフォトダイオードＰＤ１、ＰＤ２間の距離を縮小することができ、これにより、画素ＰＥ２内の各フォトダイオードの面積を増大させることができるため、固体撮像素子により得られる画像の画質を向上させることができる。
【０１７０】
フォトダイオードＰＤ１、ＰＤ２の面積が小さい場合、固体撮像素子の動作時においてフォトダイオードＰＤ１、ＰＤ２が受光すると、Ｎ−型半導体領域Ｎ１、Ｎ２のそれぞれの内部で電子が飽和しやすくなるため、画素から得られる画像が白飛びしやすくなる問題がある。しかし、本実施の形態では、上記のようにフォトダイオードＰＤ１、ＰＤ２の面積を拡大することができるため、当該白飛びが生じることを防ぐことができる。つまり、本実施の形態の固体撮像素子で、フォトダイオードＰＤ１、ＰＤ２に蓄積できる電子量を増大させることができる。このような固体撮像素子は、より明るい光にも感応できるため、当該固体撮像素子を用いたデジタルカメラでは、ダイナミックレンジを大きくすることが可能である。
【０１７１】
このように、本実施の形態では、画素間のリークを防ぎつつ、画素間の素子分離領域の幅を小さくすることができるため、固体撮像素子に画素の高密度化が容易となる。よって、半導体装置の性能を向上させることができる。
【０１７２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１７３】
その他、実施の形態に記載された内容の一部を以下に記載する。
【０１７４】
（１）上面に、互いに隣接する第１領域および第２領域を有する基板と、
前記基板の上面において、素子分離構造によって区画された活性領域を有する画素と、
前記活性領域内において互いに離間して並ぶ第１フォトダイオードおよび第２フォトダイオードと、
を有する固体撮像素子を含む半導体装置であって、
前記活性領域のうち、前記第１領域に形成された部分と、前記第２領域に形成された部分とは、平面視において互いに一方向にずれて形成され、
平面視において、前記第１領域と前記第２領域との境界線は、前記第１フォトダイオードと重なり、前記第１フォトダイオードの長手方向に延在しており、
前記第１領域と前記第２領域との境界において、平面視における前記活性領域の周縁のレイアウトに段差が形成された、半導体装置。
【符号の説明】
【０１７５】
ＡＭＩ    増幅トランジスタ
ＡＲ    活性領域
ＣＰ    コンタクトプラグ
ＤＬ    境界線
ＤＰ    段差
ＥＩ    素子分離領域
ＦＤ    フローティングディフュージョン
ＧＥ    ゲート電極
Ｎ１、Ｎ２    Ｎ−型半導体領域
ＰＤ１、ＰＤ２    フォトダイオード
ＰＥ２    画素
ＲＳＴ    リセットトランジスタ
ＳＣ    基板コンタクト部
ＳＥＬ    選択トランジスタ
ＴＸ１、ＴＸ２    転送トランジスタ
ＷＬ    ウェル領域
【図１】
2015230962.tif 000003
【図２】
2015230962.tif 000004
【図３】
2015230962.tif 000005
【図４】
2015230962.tif 000006
【図５】
2015230962.tif 000007
【図６】
2015230962.tif 000008
【図７】
2015230962.tif 000009
【図８】
2015230962.tif 000010
【図９】
2015230962.tif 000011
【図１０】
2015230962.tif 000012
【図１１】
2015230962.tif 000013
【図１２】
2015230962.tif 000014
【図１３】
2015230962.tif 000015
【図１４】
2015230962.tif 000016
【図１５】
2015230962.tif 000017
【図１６】
2015230962.tif 000018
【図１７】
2015230962.tif 000019
【図１８】
2015230962.tif 000020
【手続補正書】
【提出日】平成27年4月30日(2015.4.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
このように、画素に形成された活性領域ＡＲ内には、Ｎ−型半導体領域Ｎ１およびウェル領域ＷＬからなるフォトダイオードＰＤ１と、Ｎ−型半導体領域Ｎ２およびウェル領域ＷＬからなるフォトダイオードＰＤ２とが形成されている。活性領域ＡＲ内においてフォトダイオードＰＤ１、ＰＤ２は、半導体基板ＳＢの上面にウェル領域ＷＬが露出している領域を介して並んで配置されている。フォトダイオードＰＤ１とフォトダイオードＰＤ２との間の半導体基板ＳＢの上面のウェル領域ＷＬは、図４に示す境界線ＤＬと平面視において重なる。また、Ｎ−型半導体領域Ｎ１、Ｎ２の形成位置は、図４のフォトダイオードＰＤ１、ＰＤ２のそれぞれの形成位置に対応する。つまり、Ｎ−型半導体領域Ｎ１、Ｎ２が形成された部分が、光電変換部として機能する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
しかし、分割露光の境界線が、素子分離領域が形成される領域のみと重なる領域に位置している場合には、当該境界線を挟む２つの露光領域を露光する際にそれぞれ使用される２種類のマスクの位置ずれによって、境界線と重なる位置に形成される素子分離領域の寸法が小さくなることがある。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
しかし、分割露光の境界線が、素子分離領域が形成される領域のみと重なる領域に位置している場合には、当該境界線を挟む２つの露光領域を露光する際にそれぞれ使用される２種類のマスクの位置ずれによって、境界線と重なる位置に形成される素子分離領域の寸法が小さくなる。また、露光用のマスクの端部（マスクエッジ）に形成されたパターンは、フォトレジスト膜への転写する際、パターンの寸法制御性が悪化することが考えられる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１２５
【補正方法】変更
【補正の内容】
【０１２５】
つまり、分割露光の境界を挟んで設けられたフォトダイオード同士は、露光用のマスクのオーバーレイ（重ね合わせ）ずれにより、近接することで互いにリークする虞があり、また、各フォトダイオード同士が接して一体となることで、２個のフォトダイオードとして機能しなくなる虞がある。また、画素内の各フォトダイオードを構成するＮ−型半導体領域の面積が多重露光により大きく変動する虞がある。これにより、２個のフォトダイオードの互いの一部が重なる場合、画素内の受光部の面積が減少する。これらの場合、当該画素は固体撮像素子の自動合焦のために動作させる際、正常に機能しなくなるため、像面位相差情報の誤差が生じ、半導体装置の性能が低下する問題が生じる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１２６
【補正方法】変更
【補正の内容】
【０１２６】
これに対し、本実施の形態では、境界線ＤＬと重なって１列に並ぶ複数の画素ＰＥ２のそれぞれにおいて、活性領域ＡＲ内のＮ−型半導体領域Ｎ１とＮ−型半導体領域Ｎ２との間隔である距離Ｌ３を大きくすることで、フォトダイオードＰＤ１、ＰＤ２間の余裕を大きく確保している。これにより、分割露光の境界線ＤＬ近傍のフォトダイオードＰＤ１、ＰＤ２同士が、互いに接すること、および近接することを防ぐことができ、また、各フォトダイオードＰＤ１、ＰＤ２の面積が多重露光により大きく変動することを防ぐことができる。したがって、像面位相差情報の誤差増加を抑制することが可能となるため、半導体装置の性能を向上させることができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１２７
【補正方法】変更
【補正の内容】
【０１２７】
また、各画素ＰＥ２内のフォトダイオードＰＤ１、ＰＤ２の面積は、境界線ＤＬと重なっていない画素ＰＥ１（図５参照）内のフォトダイオードＰＤ１、ＰＤ２（図示しない）と同一であり、また、図４に示す前記実施の形態１のフォトダイオードＰＤ１、ＰＤ２と同一である。つまり、本実施の形態の固体撮像素子の製造工程において、画素ＰＥ２内のＮ−型半導体領域Ｎ１、Ｎ２のそれぞれを形成するために不純物を打ち込む面積は、境界線ＤＬと重なっていない画素ＰＥ１（図５参照）内のＮ−型半導体領域Ｎ１、Ｎ２と同一であり、また、図４に示す前記実施の形態１のＮ−型半導体領域Ｎ１、Ｎ２と同一である。よって、各画素の受光面積を一定に保つことができるため、受光面積のばらつきによる固体撮像素子の画質性能の低下を防ぐことができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１４５
【補正方法】変更
【補正の内容】
【０１４５】
このように、境界線ＤＬと重なる画素ＰＥ２内の各フォトダイオードＰＤ１、ＰＤ２間の距離を拡げることで、前記実施の形態２のように、分割露光の境界線ＤＬ近傍のフォトダイオードＰＤ１、ＰＤ２同士が、互いに接すること、および近接することを防ぐことができ、また、各フォトダイオードＰＤ１、ＰＤ２の面積が多重露光により大きく変動することを防ぐことができる。したがって、像面位相差情報の誤差増加を抑制することが可能となるため、半導体装置の性能を向上させることができる。