(57)【要約】【課題】ショットキー構造及びＭＩＳ構造を併有する化合物半導体装置において、比較的簡素な構成で信頼性の高い高耐圧の化合物半導体装置を実現する。【解決手段】化合物半導体層２と、化合物半導体層２の上方に形成されたゲート電極７とを備えており、ゲート電極７は、化合物半導体層２の表面とショットキー接触する第１の部分７Ａと、化合物半導体層２の表面に形成された凹部２Ｃを絶縁膜６を介して埋め込む第２の部分７Ｂａとを有する。【選択図】図３
2015230987.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体層と、
前記化合物半導体層の上方に形成された電極と
を含み、
前記電極は、前記化合物半導体層の表面とショットキー接触する第１の部分と、前記化合物半導体層の表面に形成された凹部を絶縁膜を介して埋め込む第２の部分とを有することを特徴とする化合物半導体装置。
【請求項２】
前記絶縁膜は、前記凹部の底面上に形成された部分がその他の部分よりも薄いことを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記絶縁膜は、前記第１の部分と前記第２の部分とを隔てる部分が前記化合物半導体層の前記第１の部分と接触する部分と同じ高さに形成されていることを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
前記絶縁膜は、前記第１の部分と前記第２の部分とを隔てる部分が前記化合物半導体層の前記第１の部分と接触する部分よりも上方に突出していることを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項５】
化合物半導体層の表面に凹部を形成する工程と、
前記凹部の内壁を覆うように前記化合物半導体層上に絶縁膜を形成する工程と、
前記絶縁膜の一部を除去して、前記凹部と隣接する前記化合物半導体層の表面の一部を露出させる工程と、
前記凹部を前記絶縁膜を介して埋め込むと共に、露出した前記化合物半導体層の表面の一部を覆うように、前記化合物半導体層の上方に電極を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【請求項６】
前記絶縁膜の一部を除去する工程の後、前記電極を形成する工程の前に、前記絶縁膜の前記凹部の底面上に形成された部分を薄化する工程を更に含むことを特徴とする請求項５に記載の化合物半導体装置の製造方法。
【請求項７】
前記絶縁膜の一部を除去する工程において、前記化合物半導体層の表面の一部を露出させると共に、当該表面の一部と同じ高さとなるように前記絶縁膜の前記凹部の一側面から突出する部分を除去することを特徴とする請求項５又は６に記載の化合物半導体装置の製造方法。
【請求項８】
前記絶縁膜の一部を除去する工程において、露出した前記化合物半導体層の表面の一部と隣接する前記凹部の一側面から突出するように前記絶縁膜を残存させることを特徴とする請求項５又は６に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
【０００３】
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えばＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１６６４６９号公報
【特許文献２】特開２０１１−１８１９２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
窒化物半導体を用いた半導体デバイスにおいては、高周波特性と共に、今後予想される動作電圧の増加等に対応するべく、より高耐圧で信頼性の高い半導体デバイスの研究開発が進められている。
【０００６】
例えば、基板上の絶縁膜に形成された開口を埋め込むオーバーハング状のＴ字型のゲート電極を有するＧａＮ−ＨＥＭＴが開発されている。このＧａＮ−ＨＥＭＴでは、ゲート電極のファインゲート部分が基板とショットキー接触してショットキー構造となる。それと共に、ゲート電極のオーバーゲート部分と基板との間には絶縁膜が介在しており、オーバーゲート部分ではＭＩＳ（Metal-Insulator-Semiconductor）構造となる。即ちこのＧａＮ−ＨＥＭＴは、ゲート電極のファインゲート部分ではショットキー構造とされ、オーバーゲート部分ではＭＩＳ構造とされている。
【０００７】
Ｔ字型のゲート電極では、ＭＩＳ構造とされたオーバーゲート部分の方がショットキー構造とされたファインゲート部分よりも閾値が深い（閾値が負方向にシフトする）傾向となることが判っている。デバイス動作時では、オーバーゲート部分の閾値が深いほど空乏層が良好に形成されなくなる。そのため、十分なオフ効果を得ることができず、その影響を受けて、ファインゲート部分の端部の受ける電界ストレスが大きくなり、破損・破壊が生じ易くなる。これは結果的に低耐圧を招き信頼性の低下を来たすことになり、問題視されている。
【０００８】
本発明は、上記の課題に鑑みてなされたものであり、ショットキー構造及びＭＩＳ構造を併有する化合物半導体装置において、比較的簡素な構成で信頼性の高い高耐圧の化合物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
化合物半導体装置の一態様は、化合物半導体層と、前記化合物半導体層の上方に形成された電極とを含み、前記電極は、前記化合物半導体層の表面とショットキー接触する第１の部分と、前記化合物半導体層の表面に形成された凹部を絶縁膜を介して埋め込む第２の部分とを有する。
【００１０】
化合物半導体装置の製造方法の一態様は、化合物半導体層の表面に凹部を形成する工程と、前記凹部の内壁を覆うように前記化合物半導体層上に絶縁膜を形成する工程と、
前記絶縁膜の一部を除去して、前記凹部と隣接する前記化合物半導体層の表面の一部を露出させる工程と、前記凹部を前記絶縁膜を介して埋め込むと共に、露出した前記化合物半導体層の表面の一部を覆うように、前記化合物半導体層の上方に電極を形成する工程とを含む。
【発明の効果】
【００１１】
上記の諸態様によれば、ショットキー構造及びＭＩＳ構造を併有する化合物半導体装置において、比較的簡素な構成で信頼性の高い高耐圧の化合物半導体装置が実現する。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図４】ＭＩＳ構造における絶縁膜（ＳｉＮ）の厚みと閾値との関係を示す特性図である。
【図５】第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図６】第３の実施形態による電源装置の概略構成を示す結線図である。
【図７】第４の実施形態による高周波増幅器の概略構成を示す結線図である。
【発明を実施するための形態】
【００１３】
（第１の実施形態）
本実施形態では、化合物半導体装置として、窒化物半導体のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図３は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【００１４】
先ず、図１（ａ）に示すように、成長用基板として例えばＳｉ基板１上に、化合物半導体積層構造２を形成する。成長用基板としては、Ｓｉ基板の代わりに、ＳｉＣ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体積層構造２は、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを有して構成される。
【００１５】
完成したＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、その動作時において、電子走行層２ｂの電子供給層２ｄ（正確には中間層２ｃ）との界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｂの化合物半導体（ここではＧａＮ）と電子供給層２ｄの化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に基づいて生成される。
【００１６】
詳細には、Ｓｉ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
Ｓｉ基板１上に、ＡｌＮを５ｎｍ程度の厚みに、ｉ（インテンショナリ・アンドープ）−ＧａＮを１μｍ程度の厚みに、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに、ｎ−ＧａＮを３ｎｍ程度の厚みに順次成長する。これにより、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅが形成される。バッファ層２ａとしては、ＡｌＮの代わりにＡｌＧａＮを用いたり、低温成長でＧａＮを成長するようにしても良い。
【００１７】
ＡｌＮの成長条件としては、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＧａＮの成長条件としては、原料ガスとしてトリメチルガリウム（ＴＭＧ）ガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００１８】
ＧａＮ、ＡｌＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
【００１９】
続いて、図１（ｂ）に示すように、素子分離構造３を形成する。図２（ａ）以降では、素子分離構造３の図示を省略する。
詳細には、化合物半導体積層構造２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体積層構造２及びＳｉ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
【００２０】
続いて、図１（ｃ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、化合物半導体積層構造２の表面におけるソース電極及びドレイン電極の形成予定位置（電極形成予定位置）に電極用リセス２Ａ，２Ｂを形成する。
化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する化合物半導体積層構造２の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００２１】
このレジストマスクを用いて、電子供給層２ｄの表面が露出するまで、キャップ層２ｅの電極形成予定位置をドライエッチングして除去する。これにより、電子供給層２ｄの表面の電極形成予定位置を露出する電極用リセス２Ａ，２Ｂが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用い、例えばＣｌ2を流量３０ｓｃｃｍ、圧力を２Ｐａ、ＲＦ投入電力を２０Ｗとする。なお、電極用リセス２Ａ，２Ｂは、キャップ層２ｅの途中までエッチングして形成しても、また電子供給層２ｄ以降までエッチングして形成しても良い。
レジストマスクは、灰化処理等により除去される。
【００２２】
ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、電極用リセス２Ａ，２Ｂを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により、電極用リセス２Ａ，２Ｂを露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｄとオーミックコンタクトさせる。Ｔａ／Ａｌの電子供給層２ｄとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス２Ａ，２Ｂを電極材料の一部で埋め込むソース電極４及びドレイン電極５が形成される。
【００２３】
続いて、図２（ａ）に示すように、化合物半導体積層構造２にゲート電極の電極用リセス２Ｃを形成する。
詳細には、先ず、化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定位置（電極形成予定位置）に相当する化合物半導体積層構造２の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００２４】
このレジストマスクを用いて、電極形成予定位置における、キャップ層２ｅ及び電子供給層２ｄの一部をドライエッチングして除去する。これにより、キャップ層２ｅの表面から電子供給層２ｄの一部まで掘り込まれた電極用リセス２Ｃが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用い、例えばＣｌ2を流量３０ｓｃｃｍ、圧力を２Ｐａ、ＲＦ投入電力を２０Ｗとする。電極用リセス２Ｃは、２ＤＥＧの一部を遮断しないように、その底面が２ＤＥＧよりも上方に位置するように形成されることが必要である。
レジストマスクは、灰化処理等により除去される。
【００２５】
続いて、図２（ｂ）に示すように、保護絶縁膜６を形成する。
詳細には、電極用リセス２Ｃの内壁面を覆うように、化合物半導体積層構造２上に絶縁材料として例えばＳｉＮを堆積する。ＳｉＮは、例えばＣＶＤ法により膜厚２０ｎｍ〜６０ｎｍ程度、ここでは４０ｎｍ程度に堆積する。これにより、化合物半導体積層構造２の表面を保護すると共に、Ｔ字型のゲート電極を形成するための保護絶縁膜６が形成される。
【００２６】
続いて、図２（ｃ）に示すように、保護絶縁膜６に開口６ａを形成する。
詳細には、保護絶縁膜６をリソグラフィー及びドライエッチングにより加工する。これにより、保護絶縁膜６には、電極用リセス２Ｃのソース電極４側の側面と隣接し、保護絶縁膜６の表面の一部を露出する開口６ａが形成される。このとき、保護絶縁膜６は、電極用リセス２Ｃのソース電極４側の側面の上方部分も除去され、電極用リセス２Ｃのソース電極４側の側面とほぼ同じ高さまで残存する。この場合、保護絶縁膜６の当該除去部分も開口６ａの一部となる。
【００２７】
続いて、図３（ａ）に示すように、保護絶縁膜６の電極用リセス２Ｃの底面上の部分を薄化する。
詳細には、先ず、化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、保護絶縁膜６の電極用リセス２Ｃの底面上の部分を露出する開口１１ａを形成する。以上により、開口１１ａを有するレジストマスク１１が形成される。
【００２８】
レジストマスク１１を用いて、開口１１から露出する保護絶縁膜６の電極用リセス２Ｃの底面上の部分をドライエッチングして薄化する。保護絶縁膜６の薄化された部分を薄化部分６ｂとする。本実施形態では、薄化部分６ｂを、保護絶縁膜６の他の部分よりも薄く、５ｎｍ程度〜２０ｎｍ程度、例えば１５ｎｍ程度の厚みに調節する。
レジストマスク１１は、灰化処理等により除去される。
【００２９】
続いて、図３（ｂ）に示すように、ゲート電極７を形成する。
詳細には、先ず、ゲート形成用のレジストマスクを形成する。
下層レジスト及び上層レジストをそれぞれ例えばスピンコート法により全面に塗布形成する。紫外線露光により上層レジストに開口を形成する。次に、上層レジストをマスクとして、下層レジストをアルカリ現像液でウェットエッチングし、下層レジストに開口を形成する。以上により、開口を有する下層レジストと、開口を有する上層レジストとからなるレジストマスクが形成される。このレジストマスクにおいて、２つの開口が連通してなる開口を連通開口とする。
【００３０】
次に、ゲート電極７を形成する。
詳細には、上記のレジストマスクをマスクとして、連通開口内を含む全面にゲートメタル（Ｎｉ：膜厚１０ｎｍ程度／Ａｕ：膜厚３００ｎｍ程度）を蒸着する。これにより、保護絶縁膜６の開口６ａ内をゲートメタルで埋め込み化合物半導体積層構造２の表面とショットキー接触すると共に、電極用リセス２Ｃ内を保護絶縁膜６を介してゲートメタルで埋め込むゲート電極７が形成される。
レジストマスクは、不要なゲートメタルと共に、例えばＳｉ基板１を８０℃に加温したＮ-メチル-ピロリジノン中に浸潤することにより、リフトオフ法により除去される。
【００３１】
ゲート電極７は、下部のファインゲート部分７Ａと、上部のオーバーゲート部分７Ｂとが一体形成されてなるオーバーハング形状のＴ字型のゲート電極である。ファインゲート部分７Ａは、第１の部分であり、保護絶縁膜６の開口６ａ内をゲートメタルで埋め込みショットキー構造をなす。オーバーゲート部分７Ｂは、電極用リセス２Ｃ内を保護絶縁膜６を介してゲートメタルで埋め込む第２の部分である埋め込み部分７Ｂａを有しており、ファインゲート部分７Ａの上方でこれよりも幅広に形成される。オーバーゲート部分７Ｂは、ソース電極４側では化合物半導体積層構造２と保護絶縁膜６を介したＭＩＳ構造を構成し、ドレイン電極５側では埋め込み部分７Ｂａが化合物半導体積層構造２と薄化部分６ｂを介してなるＭＩＳ構造を構成している。
【００３２】
しかる後、ソース電極４、ドレイン電極５、ゲート電極７と接続される配線の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００３３】
従来のＴ字型のゲート電極を備えたＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＭＩＳ構造とされたオーバーゲート部分の方がショットキー構造とされたファインゲート部分よりも閾値が深くなる。そのため、ＭＩＳ構造下に生じる空乏層がショットキー構造に生じる空乏層に比べて極めて浅く不十分であり、負のバイアス電圧の印加時にショットキー構造は閾値の差分だけＭＩＳ構造の空乏層による補助なく全ての電界を受け止めることになる。これにより、オーバーゲート部分のドレイン電極側の端部に比べて、ファインゲート部分のドレイン電極側の端部で極めて強い電界集中が生じる。
【００３４】
本実施形態では、Ｔ字型のゲート電極７のオーバーゲート部分７Ｂは、ドレイン電極５側において、化合物半導体積層構造２に形成された電極用リセス２Ｃをゲートメタルで埋め込む埋め込み部分７Ｂａを有している。この構成では、埋め込み部分７Ｂａの存在によりＭＩＳ構造下に生じる空乏層が延伸して深くなり、ＭＩＳ構造下の部位で２ＤＥＧが確実に減少する。これにより、ショットキー構造とＭＩＳ構造との閾値差が減少し、電界集中がオーバーゲート部分のドレイン電極側の端部に分散され、その分だけファインゲート部分のドレイン電極側の端部で緩和される。その結果、オフリーク及びゲートリークが低減し、信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００３５】
更に本実施形態では、保護絶縁膜６は、電極用リセス２Ｃの底面上の部分において他の部分よりも薄化されている。図４に示すように、保護絶縁膜６の薄化部分６ｂの厚みが薄くなるほど、ＭＩＳ構造の閾値は浅くなる（閾値が正方向にシフトする）。そのため、ショットキー構造とＭＩＳ構造との閾値差が減少して電界集中が緩和され、更なる高信頼性及び高耐圧に寄与する。
【００３６】
以上説明したように、本実施形態では、ショットキー構造及びＭＩＳ構造を併有するＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、比較的簡素な構成で信頼性の高い高耐圧の装置構成が実現する。
【００３７】
（第２の実施形態）
本実施形態では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、ゲート電極の構成が異なる点で相違する。なお、第１の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。
図５は、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【００３８】
本実施形態では、第１の実施形態と同様に、先ず図１（ａ）〜図２（ｂ）の諸工程を経る。このとき、化合物半導体積層構造２の表面を保護すると共に、Ｔ字型のゲート電極を形成するための保護絶縁膜６が形成される。
【００３９】
続いて、図５（ａ）に示すように、保護絶縁膜６に開口６ｃを形成する。
詳細には、保護絶縁膜６をリソグラフィー及びドライエッチングにより加工する。これにより、保護絶縁膜６には、電極用リセス２Ｃのソース電極４側の側面と隣接し、保護絶縁膜６の表面の一部を露出する開口６ｃが形成される。このとき、保護絶縁膜６は、電極用リセス２Ｃのソース電極４側の側面の上方部分が残存し、当該上方部分が側面上端から突出する。
【００４０】
続いて、図５（ｂ）に示すように、保護絶縁膜６の電極用リセス２Ｃの底面上の部分を薄化する。
詳細には、先ず、化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、保護絶縁膜６の電極用リセス２Ｃの底面上の部分を露出する開口１１ａを形成する。以上により、開口１１ａを有するレジストマスク１１が形成される。
【００４１】
レジストマスク１１を用いて、開口１１から露出する保護絶縁膜６の電極用リセス２Ｃの底面上の部分をドライエッチングして薄化する。保護絶縁膜６の薄化された部分を薄化部分６ｂとする。本実施形態では、薄化部分６ｂを、保護絶縁膜６の他の部分よりも薄く、５ｎｍ程度〜２０ｎｍ程度、例えば１５ｎｍ程度の厚みに調節する。
レジストマスク１１は、灰化処理等により除去される。
【００４２】
続いて、図５（ｃ）に示すように、ゲート電極１２を形成する。
詳細には、先ず、ゲート形成用のレジストマスクを形成する。
下層レジスト及び上層レジストをそれぞれ例えばスピンコート法により全面に塗布形成する。紫外線露光により上層レジストに開口を形成する。次に、上層レジストをマスクとして、下層レジストをアルカリ現像液でウェットエッチングし、下層レジストに開口を形成する。以上により、開口を有する下層レジストと、開口を有する上層レジストとからなるレジストマスクが形成される。このレジストマスクにおいて、２つの開口が連通する開口を連通開口とする。
【００４３】
次に、ゲート電極１２を形成する。
詳細には、上記のレジストマスクをマスクとして、連通開口内を含む全面にゲートメタル（Ｎｉ：膜厚１０ｎｍ程度／Ａｕ：膜厚３００ｎｍ程度）を蒸着する。これにより、保護絶縁膜６の開口６ｃ内をゲートメタルで埋め込み化合物半導体積層構造２の表面とショットキー接触すると共に、電極用リセス２Ｃ内を保護絶縁膜６を介してゲートメタルで埋め込むゲート電極１２が形成される。
レジストマスクは、不要なゲートメタルと共に、例えばＳｉ基板１を８０℃に加温したＮ-メチル-ピロリジノン中に浸潤することにより、リフトオフ法により除去される。
【００４４】
ゲート電極１２は、下部のファインゲート部分１２Ａと、上部のオーバーゲート部分１２Ｂとが一体形成されてなるオーバーハング形状のＴ字型のゲート電極である。ファインゲート部分１２Ａは、第１の部分であり、保護絶縁膜６の開口６ａ内をゲートメタルで埋め込みショットキー構造をなす。オーバーゲート部分１２Ｂは、電極用リセス２Ｃ内を保護絶縁膜６を介してゲートメタルで埋め込む第２の部分である埋め込み部分１２Ｂａを有しており、ファインゲート部分１２Ａの上方でこれよりも幅広に形成される。オーバーゲート部分１２Ｂは、ソース電極４側では化合物半導体積層構造２と保護絶縁膜６を介したＭＩＳ構造を構成し、ドレイン電極５側では埋め込み部分１２Ｂａが化合物半導体積層構造２と薄化部分６ｂを介したＭＩＳ構造を構成している。
【００４５】
本実施形態では、Ｔ字型のゲート電極１２のオーバーゲート部分１２Ｂは、ドレイン電極５側において、化合物半導体積層構造２に形成された電極用リセス２Ｃをゲートメタルで埋め込む埋め込み部分１２Ｂａを有している。この構成では、埋め込み部分１２Ｂａの存在によりＭＩＳ構造下に生じる空乏層が延伸して深くなり、ＭＩＳ構造下の部位で２ＤＥＧが確実に減少する。これにより、ショットキー構造とＭＩＳ構造との閾値差が減少し、電界集中がオーバーゲート部分のドレイン電極側の端部に分散され、その分だけファインゲート部分のドレイン電極側の端部で緩和される。その結果、オフリーク及びゲートリークが低減し、信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００４６】
更に本実施形態では、保護絶縁膜６は、電極用リセス２Ｃの底面上の部分において他の部分よりも薄化されている。保護絶縁膜６の薄化部分６ｂの厚みが薄くなるほど、ＭＩＳ構造の閾値は浅くなる（閾値が正方向にシフトする）。そのため、ショットキー構造とＭＩＳ構造との閾値差が減少して電界集中が緩和され、更なる高信頼性及び高耐圧に寄与する。
【００４７】
更に本実施形態では、保護絶縁膜６は、電極用リセス２Ｃのソース電極４側の側面の上方部分が残存し、当該上方部分が側面上端から突出する。ゲート電極１２は、ファインゲート部分１２Ａとオーバーゲート部分１２Ｂの埋め込み部分１２Ｂａとが当該上方部分で隔てられ、当該上方部分で両者が峻別される。この構成により、当該上方部分の存在により保護絶縁膜６の開口６ｃが確実に所期の寸法に確保され、ほぼ設計通りの幅にファインゲート部分１２Ａを形成することができる。
【００４８】
以上説明したように、本実施形態では、ショットキー構造及びＭＩＳ構造を併有するＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、比較的簡素な構成で信頼性の高い高耐圧の装置構成が実現する。
【００４９】
（第３の実施形態）
本実施形態では、第１及び第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図６は、第３の実施形態による電源装置の概略構成を示す結線図である。
【００５０】
本実施形態による電源装置は、高圧の一次側回路２１及び低圧の二次側回路２２と、一次側回路２１と二次側回路２２との間に配設されるトランス２３とを備えて構成される。
一次側回路２１は、交流電源２４と、いわゆるブリッジ整流回路２５と、複数（ここでは４つ）のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄとを備えて構成される。また、ブリッジ整流回路２５は、スイッチング素子２６ｅを有している。
二次側回路２２は、複数（ここでは３つ）のスイッチング素子２７ａ，２７ｂ，２７ｃを備えて構成される。
【００５１】
本実施形態では、一次側回路４１のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅが、第１及び第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路２２のスイッチング素子２７ａ，２７ｂ，２７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
【００５２】
本実施形態では、ショットキー構造及びＭＩＳ構造を併有するＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、比較的簡素な構成で信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
【００５３】
（第４の実施形態）
本実施形態では、第１及び第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図７は、第４の実施形態による高周波増幅器の概略構成を示す結線図である。
【００５４】
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路３１と、ミキサー３２ａ，３２ｂと、パワーアンプ３３とを備えて構成される。
ディジタル・プレディストーション回路３１は、入力信号の非線形歪みを補償するものである。ミキサー３２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ３３は、交流信号とミキシングされた入力信号を増幅するものであり、第１及び第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図７では、例えばスイッチの切り替えにより、出力側の信号をミキサー３２ｂで交流信号とミキシングしてディジタル・プレディストーション回路３１に送出できる構成とされている。
【００５５】
本実施形態では、ショットキー構造及びＭＩＳ構造を併有するＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、比較的簡素な構成で信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【００５６】
（他の実施形態）
第１〜第４の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
【００５７】
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第４の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｎ−ＧａＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
【００５８】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、ショットキー構造及びＭＩＳ構造を併有するＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、比較的簡素な構成で信頼性の高い高耐圧のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
【００５９】
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１〜第４の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｎ−ＧａＮで形成される。
【００６０】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、ショットキー構造及びＭＩＳ構造を併有するＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、比較的簡素な構成で信頼性の高い高耐圧のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００６１】
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
【００６２】
（付記１）化合物半導体層と、
前記化合物半導体層の上方に形成された電極と
を含み、
前記電極は、前記化合物半導体層の表面とショットキー接触する第１の部分と、前記化合物半導体層の表面に形成された凹部を絶縁膜を介して埋め込む第２の部分とを有することを特徴とする化合物半導体装置。
【００６３】
（付記２）前記絶縁膜は、前記凹部の底面上に形成された部分がその他の部分よりも薄いことを特徴とする付記１に記載の化合物半導体装置。
【００６４】
（付記３）前記絶縁膜は、前記第１の部分と前記第２の部分とを隔てる部分が前記化合物半導体層の前記第１の部分と接触する部分と同じ高さに形成されていることを特徴とする付記１又は２に記載の化合物半導体装置。
【００６５】
（付記４）前記絶縁膜は、前記第１の部分と前記第２の部分とを隔てる部分が前記化合物半導体層の前記第１の部分と接触する部分よりも上方に突出していることを特徴とする付記１又は２に記載の化合物半導体装置。
【００６６】
（付記５）化合物半導体層の表面に凹部を形成する工程と、
前記凹部の内壁を覆うように前記化合物半導体層上に絶縁膜を形成する工程と、
前記絶縁膜の一部を除去して、前記凹部と隣接する前記化合物半導体層の表面の一部を露出させる工程と、
前記凹部を前記絶縁膜を介して埋め込むと共に、露出した前記化合物半導体層の表面の一部を覆うように、前記化合物半導体層の上方に電極を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【００６７】
（付記６）前記絶縁膜の一部を除去する工程の後、前記電極を形成する工程の前に、前記絶縁膜の前記凹部の底面上に形成された部分を薄化する工程を更に含むことを特徴とする付記５に記載の化合物半導体装置の製造方法。
【００６８】
（付記７）前記絶縁膜の一部を除去する工程において、前記化合物半導体層の表面の一部を露出させると共に、当該表面の一部と同じ高さとなるように前記絶縁膜の前記凹部の一側面から突出する部分を除去することを特徴とする付記５又は６に記載の化合物半導体装置の製造方法。
【００６９】
（付記８）前記絶縁膜の一部を除去する工程において、露出した前記化合物半導体層の表面の一部と隣接する前記凹部の一側面から突出するように前記絶縁膜を残存させることを特徴とする付記５又は６に記載の化合物半導体装置の製造方法。
【００７０】
（付記９）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
前記化合物半導体層の上方に形成された電極と
を含み、
前記電極は、前記化合物半導体層の表面とショットキー接触する第１の部分と、前記化合物半導体層の表面に形成された凹部を絶縁膜を介して埋め込む第２の部分とを有することを特徴とする電源回路。
【００７１】
（付記１０）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
前記化合物半導体層の上方に形成された電極と
を含み、
前記電極は、前記化合物半導体層の表面とショットキー接触する第１の部分と、前記化合物半導体層の表面に形成された凹部を絶縁膜を介して埋め込む第２の部分とを有することを特徴とする高周波増幅器。
【符号の説明】
【００７２】
１  Ｓｉ基板
２  化合物半導体積層構造
２ａ  バッファ層
２ｂ  電子走行層
２ｃ  中間層
２ｄ  電子供給層
２ｅ  キャップ層
２Ａ，２Ｂ，２Ｃ  電極用リセス
３  素子分離構造
４  ソース電極
５  ドレイン電極
６  保護絶縁膜
６ａ，６ｃ，１１ａ  開口
６ｂ  薄化部分
７，１２  ゲート電極
７Ａ，１２Ａ  ファインゲート部分
７Ｂ，１２Ｂ  オーバーゲート部分
７Ｂａ，１２Ｂａ  埋め込み部分
１１  レジストマスク
２１  一次側回路
２２  二次側回路
２３  トランス
２４  交流電源
２５  ブリッジ整流回路
２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２７ａ，２７ｂ，２７ｃ  スイッチング素子
３１  ディジタル・プレディストーション回路
３２ａ，３２ｂ  ミキサー
３３  パワーアンプ
【図１】
2015230987.tif 000003
【図２】
2015230987.tif 000004
【図３】
2015230987.tif 000005
【図４】
2015230987.tif 000006
【図５】
2015230987.tif 000007
【図６】
2015230987.tif 000008
【図７】
2015230987.tif 000009