(57)【要約】【課題】少ない部品点数でＰＥＣＬ出力とＬＶＤＳ出力とを切り替え可能であり、かつ、良好な特性の出力信号を出力する。【解決手段】第１トランジスタ１１と、第２トランジスタ１２と、第１出力端子５５と、第２出力端子５６と、第１トランジスタ１１と第１出力端子５５との間に設けられた第１抵抗２１と、第２トランジスタ１２と第２出力端子５６との間に設けられた第２抵抗２２と、第１トランジスタ１１と第１出力端子５５との間を短絡するか否かを切り替える第１スイッチ３１と、第２トランジスタ１２と第２出力端子５６との間を短絡するか否かを切り替える第２スイッチ３２と、第１トランジスタ１１と第１出力端子５５との間、及び第２トランジスタ１２と第２出力端子５６との間が短絡されているか否かに連動して、第１出力端子５５又は第２出力端子５６から入力される電流をグランドに引き込むか否かを切り替える切替部６０と、を備える。【選択図】図１
2015065558.tif 000002
【特許請求の範囲】
【請求項１】
第１トランジスタと、
第２トランジスタと、
前記第１トランジスタと電気的に接続された第１出力端子と、
前記第２トランジスタと電気的に接続された第２出力端子と、
前記第１トランジスタと前記第１出力端子との間に設けられた第１抵抗と、
前記第２トランジスタと前記第２出力端子との間に設けられた第２抵抗と、
前記第１トランジスタと前記第１出力端子との間を短絡するか否かを切り替える第１スイッチと、
前記第２トランジスタと前記第２出力端子との間を短絡するか否かを切り替える第２スイッチと、
前記第１トランジスタと前記第１出力端子との間、及び前記第２トランジスタと前記第２出力端子との間が短絡されているか否かに連動して、前記第１出力端子又は第２出力端子から入力される電流をグランドに引き込むか否かを切り替える切替部と、
を備える信号出力回路。
【請求項２】
前記切替部は、
前記第１出力端子又は第２出力端子から入力される電流をグランドに引き込む電流源と、
前記第１出力端子と前記電流源との間に設けられた第３トランジスタと、
前記第２出力端子と前記電流源との間に設けられた第４トランジスタと、
を備える、
請求項１に記載の信号出力回路。
【請求項３】
前記第１トランジスタと前記第１出力端子との間、及び前記第２トランジスタと前記第２出力端子との間が短絡されているか否かに連動して、前記第１トランジスタと前記第４トランジスタとを電気的に接続するか否かを切り替える第３スイッチと、
前記第１トランジスタと前記第１出力端子との間、及び前記第２トランジスタと前記第２出力端子との間が短絡されているか否かに連動して、前記第２トランジスタと前記第３トランジスタとを電気的に接続するか否かを切り替える第４スイッチと、
をさらに備える、
請求項２に記載の信号出力回路。
【請求項４】
前記第１トランジスタと前記第１出力端子との間、及び前記第２トランジスタと前記第２出力端子との間が短絡されているか否かに連動して、前記第３トランジスタを動作させるか否かを切り替える第５スイッチと、
前記第１トランジスタと前記第１出力端子との間、及び前記第２トランジスタと前記第２出力端子との間が短絡されているか否かに連動して、前記第４トランジスタを動作させるか否かを切り替える第６スイッチと、
をさらに備える、
請求項２又は３に記載の信号出力回路。
【請求項５】
前記第１トランジスタと前記第１出力端子との間、及び前記第２トランジスタと前記第２出力端子との間が短絡されているか否かに連動して、前記第３トランジスタ及び前記第４トランジスタと前記電流源とを接続するか否かを切り替える第７スイッチをさらに備える、
請求項２から４のいずれか１項に記載の信号出力回路。
【請求項６】
前記第１トランジスタ及び前記第２トランジスタを駆動する差動信号を出力する差動増幅回路をさらに備える、
請求項１から５のいずれか１項に記載の信号出力回路。
【請求項７】
前記差動増幅回路は、
第１入力端子と、
第２入力端子と、
前記第１入力端子と前記第１トランジスタとの間に接続された第５トランジスタと、
前記第２入力端子と前記第２トランジスタとの間に接続された第６トランジスタと、
前記第１トランジスタ及び前記第５トランジスタの接続点と電源との間に設けられた第３抵抗と、
前記第２トランジスタ及び前記第６トランジスタの接続点と電源との間に設けられた第４抵抗と、
を有する、
請求項６に記載の信号出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号を出力する信号出力回路に関する。
【背景技術】
【０００２】
通信伝送装置やネットワークシステム等において電気的信号を入出力する電気インターフェイスとして、ＰＥＣＬ（Positive Emitter-Coupled Logic）やＬＶＤＳ（Low Voltage Differential Signals）が知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１５２５２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、ＰＥＣＬ用のドライバ回路とＬＶＤＳ用のドライバ回路とを並列に接続し、いずれか１つのドライバ回路を選択して動作させることにより、ＰＥＣＬ出力とＬＶＤＳ出力とを切り替える方法が知られている。しかし、このように複数のドライバ回路を備える構成は、回路サイズが大きく、コストの低減が困難であった。
【０００５】
そこで、特許文献１においては、ＰＥＣＬ出力とＬＶＤＳ出力とで回路の一部を共用するドライバ回路が提案されている。このドライバ回路は、第１の出力ポートを有する第１の出力ブロックと、第２の出力ポートを有する第２の出力ブロックとを備え、第１の出力ブロック及び第２の出力ブロックが、外部からの制御に応じて出力特性を切り替えることで、ＰＥＣＬ出力とＬＶＤＳ出力とを切り替えることができる。
【０００６】
しかし、従来のドライバ回路においては、第１の出力ブロックと第２の出力ブロックとが独立して動作するので、電源電圧変動除去比（ＰＳＲＲ：Power Supply Rejection Ratio）が原理的に低く、電源雑音の影響を受けやすいという問題があった。
【０００７】
また、出力レベルを決定する電流源が第１の出力ブロックと第２の出力ブロックとで分かれているので、相対的なばらつきにより、それぞれの電流源の電流値の間に差が生じて、第１の出力ポート及び第２の出力ポートから出力される信号に、出力レベルの差やデューティーの差が生じる場合があるという問題もあった。
【０００８】
そこで、本発明はこれらの点に鑑みてなされたものであり、少ない部品点数でＰＥＣＬ出力とＬＶＤＳ出力とを切り替え可能であり、かつ、良好な特性の出力信号を出力する信号出力回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る信号出力回路は、第１トランジスタと、第２トランジスタと、第１トランジスタと電気的に接続された第１出力端子と、第２トランジスタと電気的に接続された第２出力端子と、第１トランジスタと第１出力端子との間に設けられた第１抵抗と、第２トランジスタと第２出力端子との間に設けられた第２抵抗と、第１トランジスタと第１出力端子との間を短絡するか否かを切り替える第１スイッチと、第２トランジスタと第２出力端子との間を短絡するか否かを切り替える第２スイッチと、第１トランジスタと第１出力端子との間、及び第２トランジスタと第２出力端子との間が短絡されているか否かに連動して、第１出力端子又は第２出力端子から入力される電流をグランドに引き込むか否かを切り替える切替部と、を備える。
【００１０】
上記の切替部は、例えば、第１出力端子又は第２出力端子から入力される電流をグランドに引き込む電流源と、第１出力端子と電流源との間に設けられた第３トランジスタと、第２出力端子と電流源との間に設けられた第４トランジスタと、を備える。
【００１１】
上記の信号出力回路は、第１トランジスタと第１出力端子との間、及び第２トランジスタと第２出力端子との間が短絡されているか否かに連動して、第１トランジスタと第４トランジスタとを電気的に接続するか否かを切り替える第３スイッチと、第１トランジスタと第１出力端子との間、及び第２トランジスタと第２出力端子との間が短絡されているか否かに連動して、第２トランジスタと第３トランジスタとを電気的に接続するか否かを切り替える第４スイッチと、をさらに備えてもよい。
【００１２】
また、第１トランジスタと第１出力端子との間、及び第２トランジスタと第２出力端子との間が短絡されているか否かに連動して、第３トランジスタを動作させるか否かを切り替える第５スイッチと、第１トランジスタと第１出力端子との間、及び第２トランジスタと第２出力端子との間が短絡されているか否かに連動して、第４トランジスタを動作させるか否かを切り替える第６スイッチと、をさらに備えてもよい。
【００１３】
第１トランジスタと第１出力端子との間、及び第２トランジスタと第２出力端子との間が短絡されているか否かに連動して、第３トランジスタ及び第４トランジスタと電流源とを接続するか否かを切り替える第７スイッチをさらに備えてもよい。
【００１４】
上記の信号出力回路は、第１トランジスタ及び第２トランジスタを駆動する差動信号を出力する差動増幅回路をさらに備えてもよい。上記の差動増幅回路は、例えば、第１入力端子と、第２入力端子と、第１入力端子と第１トランジスタとの間に接続された第５トランジスタと、第２入力端子と第２トランジスタとの間に接続された第６トランジスタと、第１トランジスタ及び第５トランジスタの接続点と電源との間に設けられた第３抵抗と、第２トランジスタ及び第６トランジスタの接続点と電源との間に設けられた第４抵抗と、を有する。
【発明の効果】
【００１５】
本発明によれば、少ない部品点数でＰＥＣＬ出力とＬＶＤＳ出力とを切り替え可能であり、かつ、良好な特性の出力信号を出力することができる。
【図面の簡単な説明】
【００１６】
【図１】第１の実施形態に係る信号出力回路の構成を示す図である。
【図２】第１の実施形態に係る信号出力回路の構成を示す図である。
【図３】第２の実施形態に係る信号出力回路の構成を示す図である。
【発明を実施するための形態】
【００１７】
＜第１の実施形態＞
［信号出力回路１００の構成］
図１及び図２は、第１の実施形態に係る信号出力回路１００の構成を示す図である。信号出力回路１００は、ドライバ回路１及び差動増幅回路２を備える。信号出力回路１００は、入力された信号に基づいて、ＰＥＣＬの規格を満たす電気的特性を有する出力信号（以下、ＰＥＣＬ信号）及びＬＶＤＳの規格を満たす電気的特性を有する出力信号（以下、ＬＶＤＳ信号）のいずれかを出力することができる。本明細書においては、信号出力回路１００がＰＥＣＬ信号を出力する状態をＰＥＣＬモードと称し、信号出力回路１００がＬＶＤＳ信号を出力する状態をＬＶＤＳモードと称する。
【００１８】
信号出力回路１００は、外部に接続される端子として、電源端子５１、グランド端子５２、第１入力端子５３、第２入力端子５４、第１出力端子５５及び第２出力端子５６を備える。電源端子５１は、信号出力回路１００の内部回路を動作させるための電源電圧ＶＣＣを印加するための端子である。グランド端子５２は、信号出力回路１００の内部回路を動作させる際の基準電圧を印加するための端子である。グランド端子５２は、例えばグランドに接続される。
【００１９】
第１入力端子５３及び第２入力端子５４は、入力信号を入力するための端子である。第１入力端子５３及び第２入力端子５４には、例えば、それぞれ異なる電圧の信号が入力される。具体的には、第１入力端子５３にＨｉ（ハイ）レベル電圧が入力されている間は、第２入力端子５４にＬｏレベル電圧が入力され、第１入力端子５３にＬｏ（ロウ）レベル電圧が入力されている間は、第２入力端子５４にＨｉレベル電圧が入力される。
【００２０】
第１出力端子５５及び第２出力端子５６は、ＰＥＣＬ信号又はＬＶＤＳ信号を出力するための端子である。第１出力端子５５及び第２出力端子５６からＰＥＣＬ信号が出力される場合、第１出力端子５５からＨｉレベル電圧（例えばＶＣＣ−０．７Ｖ）が出力される間は、第２出力端子５６からＬｏレベル電圧（例えばＶＣＣ−１．７Ｖ）が出力される。第１出力端子５５からＬｏレベル電圧（例えばＶＣＣ−１．７Ｖ）が出力される間は、第２出力端子５６からＨｉレベル電圧（例えばＶＣＣ−０．７Ｖ）が出力される。
【００２１】
第１出力端子５５及び第２出力端子５６からＬＶＤＳ信号が出力される場合、第１出力端子５５と第２出力端子５６との間に所定の終端抵抗（例えば、１００Ω）が接続された状態での第１出力端子５５と第２出力端子５６との間の電位差は、ＬＶＤＳの規格で定められた所定電圧（例えば、４００ｍＶ）である。
【００２２】
［ドライバ回路１の構成］
以下、図１を参照しながら、ドライバ回路１の構成の詳細について説明する。図１は、信号出力回路１００がＰＥＣＬ信号を出力する状態を示している。
ドライバ回路１は、第１トランジスタ１１、第２トランジスタ１２、抵抗２１、抵抗２２、スイッチ３１、スイッチ３２、スイッチ３３、スイッチ３４及び切替部６０を有する。本実施形態に係るスイッチは、例えば、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタから構成されるアナログスイッチである。各スイッチは、例えば、外部の制御回路から入力される制御信号に基づいて、導通状態と非導通状態とを切り替える。
【００２３】
第１トランジスタ１１は、例えば、バイポーラトランジスタである。第１トランジスタ１１のコレクタは電源に接続されており、ベースは差動増幅回路２の出力側に接続されており、エミッタは抵抗２１、スイッチ３１及びスイッチ３３に接続されている。第１トランジスタ１１は、抵抗２１及びスイッチ３１を介して、第１出力端子５５と電気的に接続されている。
【００２４】
第２トランジスタ１２は、例えば、バイポーラトランジスタである。第２トランジスタ１２のコレクタは電源に接続されており、ベースは差動増幅回路２の出力側に接続されており、エミッタは抵抗２２、スイッチ３２及びスイッチ３４に接続されている。第２トランジスタ１２は、抵抗２２及びスイッチ３２を介して、第２出力端子５６と電気的に接続されている。
【００２５】
抵抗２１は、第１トランジスタ１１と第１出力端子５５との間に設けられている。抵抗２１は、第１トランジスタ１１のエミッタと第１出力端子５５との間で、スイッチ３１と並列に設けられている。抵抗２１は、信号出力回路１００がＬＶＤＳ信号を出力する際に、外部から信号出力回路１００を見た場合の出力インピーダンスがＬＶＤＳの規格で規定される条件を満たすように、抵抗値が決定されている。
【００２６】
同様に、抵抗２２は、第２トランジスタ１２と第２出力端子５６との間に設けられている。抵抗２２は、第２トランジスタ１２のエミッタと第２出力端子５６との間で、スイッチ３２と並列に設けられている。抵抗２２は、信号出力回路１００がＬＶＤＳ信号を出力する際に、外部から信号出力回路１００を見た場合の出力インピーダンスがＬＶＤＳの規格で規定される条件を満たすように、抵抗値が決定されている。抵抗２２の抵抗値は、例えば、抵抗２１の抵抗値と等しい。
【００２７】
スイッチ３１は、第１トランジスタ１１と第１出力端子５５との間を短絡するか否かを切り替える。具体的には、スイッチ３１は、ＰＥＣＬモードにおいて導通状態となり、ＬＶＤＳモードにおいて非導通状態となる。すなわち、図１に示すＰＥＣＬモードにおいて、スイッチ３１は、第１トランジスタ１１のエミッタと第１出力端子５５との間を短絡する。
【００２８】
同様に、スイッチ３２は、第２トランジスタ１２と第２出力端子５６との間を短絡するか否かを切り替える。具体的には、スイッチ３２は、ＰＥＣＬモードにおいて導通状態となり、ＬＶＤＳモードにおいて非導通状態となる。すなわち、図１に示すＰＥＣＬモードにおいて、スイッチ３２は、第２トランジスタ１２のエミッタと第２出力端子５６との間を短絡する。
【００２９】
切替部６０は、第１トランジスタ１１と第１出力端子５５との間、及び第２トランジスタ１２と第２出力端子５６との間が短絡されているか否かに連動して、第１出力端子５５又は第２出力端子５６から入力される電流をグランドに引き込むか否かを切り替える。具体的には、図１に示すように、第１トランジスタ１１と第１出力端子５５との間、及び第２トランジスタ１２と第２出力端子５６との間が短絡されたＰＥＣＬモードにおいて、切替部６０は、第１出力端子５５及び第２出力端子５６から見るとハイインピーダンス状態になり、第１出力端子５５又は第２出力端子５６から入力される電流をグランドに引き込まない。他方、図２に示すように、第１トランジスタ１１と第１出力端子５５との間、及び第２トランジスタ１２と第２出力端子５６との間が短絡されていないＬＶＤＳモードにおいて、切替部６０は、第１出力端子５５又は第２出力端子５６から入力される電流をグランドに引き込む。
【００３０】
切替部６０は、第３トランジスタ１３、第４トランジスタ１４、スイッチ３５、スイッチ３６、スイッチ３７及び電流源４１を有する。
第３トランジスタ１３は、第１出力端子５５と電流源４１との間に設けられている。具体的には、第３トランジスタ１３のコレクタは、抵抗２１、スイッチ３１及び第１出力端子５５に接続されている。第３トランジスタ１３のエミッタは、第４トランジスタ１４のエミッタに接続されているとともに、スイッチ３７を介して電流源４１に接続されている。第３トランジスタ１３のベースは、スイッチ３４を介して第２トランジスタ１２のエミッタに接続されている。スイッチ３４が導通している状態において、第３トランジスタ１３は、第２トランジスタ１２のエミッタ電圧に基づいてスイッチングされる。
【００３１】
第４トランジスタ１４は、第２出力端子５６と電流源４１との間に設けられている。具体的には、第４トランジスタ１４のコレクタは、抵抗２２、スイッチ３２及び第２出力端子５６に接続されている。第４トランジスタ１４のエミッタは、第３トランジスタ１３のエミッタに接続されているとともに、スイッチ３７を介して電流源４１に接続されている。第４トランジスタ１４のベースは、スイッチ３３を介して第１トランジスタ１１のエミッタに接続されている。スイッチ３３が導通している状態において、第４トランジスタ１４は、第１トランジスタ１１のエミッタ電圧に基づいてスイッチングされる。
【００３２】
スイッチ３５は、第１トランジスタ１１と第１出力端子５５との間、及び第２トランジスタ１２と第２出力端子５６との間が短絡されているか否かに連動して、第３トランジスタ１３を動作させるか否かを切り替える。具体的には、図１に示すＰＥＣＬモードにおいて、スイッチ３５は導通状態になり、第３トランジスタ１３のベースをグランドに接続することで、第３トランジスタ１３を動作させずハイインピーダンス状態にする。
【００３３】
図２に示すＬＶＤＳモードにおいて、スイッチ３５は非導通状態になる。その結果、第３トランジスタ１３のベースには、スイッチ３４を介して、第２トランジスタ１２のエミッタ電圧が印加される。したがって、第２トランジスタ１２のエミッタ電圧がＨｉレベルの間、第３トランジスタ１３はオン状態になる。
【００３４】
同様に、スイッチ３６は、第１トランジスタ１１と第１出力端子５５との間、及び第２トランジスタ１２と第２出力端子５６との間が短絡されているか否かに連動して、第４トランジスタ１４を動作させるか否かを切り替える。具体的には、図１に示すＰＥＣＬモードにおいて、スイッチ３６は導通状態になり、第４トランジスタ１４のベースをグランドに接続することで、第４トランジスタ１４を動作させずハイインピーダンス状態にする。
【００３５】
図２に示すＬＶＤＳモードにおいて、スイッチ３６は非導通状態になる。その結果、第４トランジスタ１４のベースには、スイッチ３３を介して、第１トランジスタ１１のエミッタ電圧が印加される。したがって、第１トランジスタ１１のエミッタ電圧がＨｉレベルの間、第４トランジスタ１４はオン状態になる。
【００３６】
スイッチ３７は、第１トランジスタ１１と第１出力端子５５との間、及び第２トランジスタ１２と第２出力端子５６との間が短絡されているか否かに連動して、第３トランジスタ１３及び第４トランジスタ１４と電流源４１とを接続するか否かを切り替える。具体的には、図１に示すＰＥＣＬモードにおいて、スイッチ３７は非導通状態になる。図２に示すＬＶＤＳモードにおいて、スイッチ３７は導通状態になり、第３トランジスタ１３及び第４トランジスタ１４のエミッタを電流源４１に接続する。
【００３７】
電流源４１は、第１出力端子５５又は第２出力端子５６から入力される電流をグランドに引き込む。具体的には、図２に示すＬＶＤＳモードにおいて、第１出力端子５５の電位が第２出力端子５６の電位よりも高い場合に、電流源４１は、第４トランジスタ１４を介して、第２出力端子５６から入力される電流をグランドへと流す。第２出力端子５６の電位が第１出力端子５５の電位よりも高い場合に、電流源４１は、第３トランジスタ１３を介して、第１出力端子５５から入力される電流をグランドへと流す。
【００３８】
スイッチ３３は、第１トランジスタ１１と第１出力端子５５との間、及び第２トランジスタ１２と第２出力端子５６との間が短絡されているか否かに連動して、第１トランジスタ１１と第４トランジスタ１４とを電気的に接続するか否かを切り替える
スイッチ３４は、第１トランジスタ１１と第１出力端子５５との間、及び第２トランジスタ１２と第２出力端子５６との間が短絡されているか否かに連動して、第２トランジスタ１２と第３トランジスタ１３とを電気的に接続するか否かを切り替える。
具体的には、図１に示すＰＥＣＬモードにおいて、スイッチ３３及びスイッチ３４は非導通状態になり、図２に示すＬＶＤＳモードにおいて、スイッチ３３及びスイッチ３４は導通状態になる。
【００３９】
［差動増幅回路２の構成］
続いて、差動増幅回路２の構成について説明する。
差動増幅回路２は、抵抗２３、抵抗２４、抵抗２５、第５トランジスタ１５、第６トランジスタ１６、電流源４２及び電流源４３を有する。差動増幅回路２は、第１入力端子５３及び第２入力端子５４から入力された信号に応じて、第１トランジスタ１１及び第２トランジスタ１２に所定の電圧を印加する。
【００４０】
抵抗２３は、抵抗２５を介して、第１トランジスタ１１及び第５トランジスタ１５の接続点と電源との間に設けられている。抵抗２４は、抵抗２５を介して、第２トランジスタ１２及び第６トランジスタ１６の接続点と電源との間に設けられている。抵抗２５は、抵抗２３及び抵抗２４の接続点と電源との間に設けられている。
【００４１】
第５トランジスタ１５は、第１入力端子５３と第１トランジスタ１１との間に設けられている。第５トランジスタ１５は、ベースが第１入力端子５３に接続され、コレクタが抵抗２３及び第１トランジスタ１１のベースに接続され、エミッタが第６トランジスタ１６のエミッタ及び電流源４２に接続されている。第５トランジスタ１５は、第１入力端子５３にＨｉレベルが入力されている間、オン状態になり、Ｌｏレベルが入力されている間、オフ状態になる。
【００４２】
第６トランジスタ１６は、第２入力端子５４と第２トランジスタ１２との間に設けられている。第６トランジスタ１６は、ベースが第２入力端子５４に接続され、コレクタが抵抗２４及び第２トランジスタ１２のベースに接続され、エミッタが第５トランジスタ１５のエミッタ及び電流源４２に接続されている。第６トランジスタ１６は、第２入力端子５４にＨｉレベルが入力されている間、オン状態になり、Ｌｏレベルが入力されている間、オフ状態になる。
【００４３】
電流源４２は、抵抗２５、抵抗２３及び第５トランジスタ１５を介して、又は抵抗２５、抵抗２４及び第６トランジスタ１６を介して、電源からグランドへと電流を流す。抵抗２３を流れる電流の大きさに基づいて第１トランジスタ１１のベース電圧が定まり、抵抗２４を流れる電流の大きさに基づいて第２トランジスタ１２のベース電圧が定まる。電流源４３は、抵抗２５を流れる電流のうち、抵抗２３又は抵抗２４を流れない電流をグランドへと流す。
【００４４】
［ＰＥＣＬモードにおける動作］
以下、図１に示すＰＥＣＬモードにおける信号出力回路１００の動作について説明する。以下の説明において、全てのトランジスタのベース‐エミッタ間電圧をＶｂｅとし、全てのトランジスタの電流増幅率（ｈＦＥ）は十分高く、ベース電流は無視できるものとし、各スイッチのオン抵抗は十分小さく無視できるものとし、各スイッチのオフ抵抗は無限大とする。また、抵抗２１、抵抗２２、抵抗２３、抵抗２４、抵抗２５の抵抗値を、それぞれＲ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５とする。また、図中のＮ１〜Ｎ９はノードを示し、Ｖ（ＮＸ）は、ノードＮＸの電位を示すものとする（ただし、Ｘは１から９の整数）。
【００４５】
第１入力端子５３にＨｉレベルが、第２入力端子５４にＬｏレベルが入力されたとすると、第５トランジスタ１５がオン状態となり、抵抗２５を介して抵抗２３に電流が流れる。
この場合、各ノードの電圧は、以下のとおりである。
Ｖ（Ｎ９）＝ＶＣＣ−Ｒ５×（Ｉ２＋Ｉ３）・・・・（１）
Ｖ（Ｎ１）＝Ｖ（Ｎ９）−Ｒ３×Ｉ２・・・・・・・（２）
Ｖ（Ｎ２）＝Ｖ（Ｎ９）  ・・・・・・・・・・・・（３）
Ｖ（Ｎ３）＝Ｖ（Ｎ１）−Ｖｂｅ・・・・・・・・・（４）
Ｖ（Ｎ４）＝Ｖ（Ｎ２）−Ｖｂｅ・・・・・・・・・（５）
【００４６】
よって、第１出力端子５５の電圧Ｖ（ＯＵＴＢ）及び第２出力端子５６の電圧Ｖ（ＯＵＴ）は、
Ｖ（ＯＵＴ）＝ＶＣＣ−Ｒ５×（Ｉ２＋Ｉ３）−Ｖｂｅ・・・・・・・・・・・（６）
Ｖ（ＯＵＴＢ）＝ＶＣＣ−Ｒ５×（Ｉ２＋Ｉ３）−Ｒ３×Ｉ２−Ｖｂｅ・・・・（７）
となり、第１出力端子５５からはＬｏレベルが、第２出力端子５６からはＨｉレベルが出力される。
【００４７】
上記の式（６）において、Ｖ（ＯＵＴ）をＰＥＣＬにおけるＨｉレベルであるＶＣＣ−１．０Ｖにするとともに、上記の式（７）において、Ｖ（ＯＵＴＢ）をＰＥＣＬにおけるＬｏレベルであるＶＣＣ−１．７Ｖにするには、
Ｒ５×（Ｉ２＋Ｉ３）−Ｖｂｅ＝１．０Ｖ・・・・（８）
Ｒ３×Ｉ２＝０．７Ｖ・・・・・・・・・・・・・（９）
となるように、Ｒ３、Ｒ５、Ｉ２及びＩ３を設定すればよい。
【００４８】
次に、第１入力端子５３にＬｏレベルが、第２入力端子５４にＨｉレベルが入力されたとすると、第６トランジスタ１６がオン状態となり、抵抗２５を介して抵抗２４に電流が流れる。この場合は、式（６）及び式（７）と同様に、
Ｖ（ＯＵＴ）＝ＶＣＣ−Ｒ５×（Ｉ２＋Ｉ３）−Ｒ４×Ｉ２−Ｖｂｅ・・・・（１０）
Ｖ（ＯＵＴＢ）＝ＶＣＣ−Ｒ５×（Ｉ２＋Ｉ３）−Ｖｂｅ・・・・・・・・・（１１）
となり、第１出力端子５５からはＨｉレベルが、第２出力端子５６からはＬｏレベルが出力される。
【００４９】
上記の式（１０）において、Ｖ（ＯＵＴ）をＰＥＣＬにおけるＬｏレベルであるＶＣＣ−１．７Ｖにするとともに、上記の式（１１）において、Ｖ（ＯＵＴＢ）をＰＥＣＬにおけるＨｉレベルであるＶＣＣ−１．０Ｖにするには、
Ｒ５×（Ｉ２＋Ｉ３）−Ｖｂｅ＝１．０Ｖ・・・・（１２）
Ｒ４×Ｉ２＝０．７Ｖ・・・・・・・・・・・・・（１３）
となるように、Ｒ４、Ｒ５、Ｉ２及びＩ３を設定すればよい。
【００５０】
上記の式（６）と式（１１）とを比較すると、第１出力端子５５及び第２出力端子５６から出力されるＨｉレベルは同一の式で表されるので、第１入力端子５３にＨｉレベルが入力された場合に第２出力端子５６から出力されるＨｉレベルと、第２入力端子５４にＨｉレベルが入力された場合に第１出力端子５５から出力されるＨｉレベルとの間にレベル差は生じない。また、式（７）及び式（１０）から、第１出力端子５５及び第２出力端子５６から出力されるＬｏレベルは、抵抗２３又は抵抗２４の抵抗値、及び電流源４２を流れる電流の電流値Ｉ２によって決定される。第１出力端子５５及び第２出力端子５６から出力されるＬｏレベルが、それぞれ異なるデバイスの特性に影響されないので、相対ばらつきの影響を受けにくく、良好な特性の出力信号を出力することができる。
【００５１】
［ＬＶＤＳモードにおける動作］
以下、図２に示すＬＶＤＳモードにおける信号出力回路１００の動作について説明する。
第１入力端子５３及び第２入力端子５４に、同じ中心レベルが入力され、バランス状態になっている場合、各ノードの電圧は以下のとおりである。
Ｖ（Ｎ９）＝ＶＣＣ−Ｒ５×（Ｉ２＋Ｉ３）・・・（１４）
Ｖ（Ｎ２）＝Ｖ（Ｎ９）−Ｒ４×Ｉ２／２・・・・（１５）
Ｖ（Ｎ４）＝Ｖ（Ｎ２）−Ｖｂｅ・・・・・・・・（１６）
Ｖ（ＯＵＴ）＝Ｖ（Ｎ４）−Ｒ２×Ｉ１／２・・・（１７）
【００５２】
したがって、第２出力端子５６の電圧は、
Ｖ（ＯＵＴ）＝ＶＣＣ−Ｒ５×（Ｉ２＋Ｉ３）−Ｒ４×Ｉ２／２−Ｖｂｅ−Ｒ２×Ｉ１／２・・・・・・・・・（１８）
により表され、式（１８）の値がＬＶＤＳの中心レベルである１．２Ｖとなるように回路定数を設定すればよい。
【００５３】
ここで、差動増幅回路２の回路定数がＰＥＣＬモードの場合と同じであるとすると、式（１８）に式（１２）及び式（１３）を代入することで、
Ｖ（ＯＵＴ）＝ＶＣＣ−１．３５Ｖ−Ｒ２×Ｉ１／２・・・・（１９）
Ｖ（ＯＵＴＢ）＝ＶＣＣ−１．３５Ｖ−Ｒ１×Ｉ１／２・・（２０）
が得られる。
電源電圧ＶＣＣを決定すれば、ＬＶＤＳの中心レベル１．２Ｖを得るための抵抗２２の抵抗値Ｒ２、及び電流源４１の電流値Ｉ１が定められる。
【００５４】
次に、第１入力端子５３にＨｉレベルが、第２入力端子５４にＬｏレベルがそれぞれ入力されたとすると、各ノードの電圧は、以下のとおりである。
Ｖ（Ｎ９）＝ＶＣＣ−Ｒ５×（Ｉ２＋Ｉ３）・・・・（２１）
Ｖ（Ｎ１）＝Ｖ（Ｎ９）−Ｒ３×Ｉ２・・・・・・・（２２）
Ｖ（Ｎ２）＝Ｖ（Ｎ９）・・・・・・・・・・・・・（２３）
Ｖ（Ｎ３）＝Ｖ（Ｎ６）＝Ｖ（Ｎ１）−Ｖｂｅ・・・（２４）
Ｖ（Ｎ４）＝Ｖ（Ｎ５）＝Ｖ（Ｎ２）−Ｖｂｅ・・・（２５）
Ｖ（ＯＵＴ）＝Ｖ（Ｎ４）−Ｒ２×Ｉ１’’・・・・・（２６）
Ｖ（ＯＵＴＢ）＝Ｖ（Ｎ３）−Ｒ１×Ｉ１’・・・・（２７）
ただし、Ｉ１’は抵抗２１を流れる電流、Ｉ１’’は抵抗２２を流れる電流を表し、Ｉ１’＋Ｉ１’’＝Ｉ１である。
【００５５】
ここで、差動増幅回路２の回路定数がＰＥＣＬモードの場合と同じであるとすると、式（２６）に式（８）を代入することで、
Ｖ（ＯＵＴ）＝ＶＣＣ−１．０Ｖ−Ｒ２×Ｉ１’’・・（２８）
Ｖ（ＯＵＴＢ）＝ＶＣＣ−１．７Ｖ−Ｒ１×Ｉ１’・・（２９）
が得られる。信号出力回路１００をＬＶＤＳモードで動作させるには、式（２８）と式（２９）との差が４００ｍＶとなるように、抵抗２１の抵抗値Ｒ１、抵抗２２の抵抗値Ｒ２及び電流源４１の電流値Ｉ１の値を設定すればよい。
【００５６】
［信号出力回路１００の動作の総括］
以上のとおり、抵抗２３、抵抗２４、抵抗２５、電流源４２及び電流源４３の定数をＰＥＣＬ出力レベルに基づいて選択するとともに、抵抗２１、抵抗２２及び電流源４１の定数をＬＶＤＳ出力レベルに基づいて選択することにより、信号出力回路１００をＰＥＣＬモード及びＬＶＤＳモードで動作させることができる。このように、本実施形態によれば、各スイッチを切り替えることにより、ＰＥＣＬモードとＬＶＤＳモードとで多くの部品を共用しつつ、それぞれの規格を満たす良好な特性の出力を得ることができる。
【００５７】
＜第２の実施形態＞
図３は、第２の実施形態に係る信号出力回路２００の構成を示す図である。図３に示す信号出力回路２００においては、電流源４２と並列に電流源４４が設けられている。信号出力回路２００は、スイッチ３８及びスイッチ３９により、第５トランジスタ１５及び第６トランジスタ１６を流れる電流値を切り替えることができる点で、図１及び図２に示した信号出力回路１００と異なり、他の点で同じである。
【００５８】
本実施形態においては、例えば、ＰＥＣＬモードにおいては、スイッチ３８を導通状態にするとともに、スイッチ３９を非導通状態にする。ＬＶＤＳモードにおいては、スイッチ３８を非導通状態にするとともに、スイッチ３９を導通状態にする。このようにすることで、抵抗２１の抵抗値、抵抗２２の抵抗値及び電流源４１の電流値に制限があり、第１の実施形態に係る信号出力回路１００の構成ではＬＶＤＳモードの出力レベルに調整できない場合であっても、Ｎ１及びＮ２のノード電圧を切り替えることで、ＰＥＣＬモード及びＬＶＤＳモードの両方の規格を満たすことが可能になる。
【００５９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００６０】
例えば、上記の実施形態においては、第１トランジスタ１１、第２トランジスタ１２、第３トランジスタ１３、第４トランジスタ１４、第５トランジスタ１５及び第６トランジスタ１６にＮＰＮトランジスタを用いる例について説明したが、他のトランジスタを用いることもできる。例えば、電界効果トランジスタを用いても、同等の効果を得ることができる。
【符号の説明】
【００６１】
１・・・ドライバ回路
２・・・差動増幅回路
１１・・・第１トランジスタ
１２・・・第２トランジスタ
１３・・・第３トランジスタ
１４・・・第４トランジスタ
１５・・・第５トランジスタ
１６・・・第６トランジスタ
２１、２２、２３、２４、２５・・・抵抗
３１、３２、３３、３４、３５、３６、３７、３８、３９・・・スイッチ
４１、４２、４３、４４・・・電流源
５１・・・電源端子
５２・・・グランド端子
５３・・・第１入力端子
５４・・・第２入力端子
５５・・・第１出力端子
５６・・・第２出力端子
６０・・・切替部
１００・・・信号出力回路
２００・・・信号出力回路
【図１】
2015065558.tif 000003
【図２】
2015065558.tif 000004
【図３】
2015065558.tif 000005