(57)【要約】【課題】簡易な構成で、入力電圧波形の振幅に関わらず、一定の振幅で入力電圧波形の再現性の良好な振幅正規化回路、およびその振幅正規化回路を搭載し、ラインレギュレーション（入力電源電圧特性）が良好な電源装置を提供する。【解決手段】振幅正規化回路４０は、交流電圧ｖin(t)の全波整流電圧ｖpk2(t)のピーク値Ｖpk2を検出するピーク検出回路６と、ピーク検出回路６に接続され、ピーク値Ｖpk2を有する三角波電圧ｖTR(t)を発生する三角波発振器４と、三角波発振器４に接続され、全波整流電圧ｖpk2(t)と三角波電圧ｖTR(t)とを比較し、パルス幅変調（ＰＷＭ）信号を出力する比較回路１６と、比較回路１６に接続され、ＰＷＭ信号を波形変換して、一定振幅ＶDDの出力電圧ｖout(t)を出力する波形変換回路２４とを備える。【選択図】図２
2015126653.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧の全波整流電圧のピーク値を検出するピーク検出回路と、
前記ピーク検出回路に接続され、前記ピーク値を有する三角波電圧を発生する三角波発振器と、
前記三角波発振器に接続され、前記全波整流電圧と前記三角波電圧とを比較し、パルス幅変調信号を出力する比較回路と、
前記比較回路に接続され、前記パルス幅変調信号を波形変換して、一定振幅の出力電圧を出力する波形変換回路と
を備えることを特徴とする振幅正規化回路。
【請求項２】
前記ピーク検出回路は、
前記全波整流電圧がアノードに供給されるダイオードと、前記ダイオードのカソードと接地電位との間に直列接続されたキャパシタとを備えるピーク検出部と、
前記ダイオードと前記キャパシタの接続点に接続され、前記ピーク値に等しい値の電圧を出力可能なバッファと
を備えることを特徴とする請求項１に記載の振幅正規化回路。
【請求項３】
前記三角波発振器は、
前記ピーク検出回路に接続された電流源と、
前記電流源と接地電位との間に直列接続されたリセット用キャパシタと、
前記電流源に接続され、リセット信号を出力するリセット用コンパレータと、
前記リセット用キャパシタに並列接続され、前記リセット信号によってオン／オフ制御されるリセット用ＭＯＳトランジスタと
を備え、前記リセット用キャパシタの両端において、前記パルス幅変調信号のサンプリング周波数に等しい周波数を有する三角波電圧を発生することを特徴とする請求項１または２に記載の振幅正規化回路。
【請求項４】
前記比較回路は、
正入力に入力された前記全波整流電圧と、負入力に入力された前記三角波電圧を比較すると共に、一定の振幅値のパルス幅変調信号を出力可能なパルス幅変調コンパレータを備えることを特徴とする請求項１〜３のいずれか１項に記載の振幅正規化回路。
【請求項５】
前記波形変換回路は、
前記パルス幅変調信号をレベルシフトするレベルシフタと、
前記レベルシフタに接続され、レベルシフトされた前記パルス幅変調信号をフィルタリングするための低域通過フィルタと
を備えることを特徴とする請求項１〜４のいずれか１項に記載の振幅正規化回路。
【請求項６】
前記レベルシフタは、
前記一定の振幅値に等しい値の電源電圧と接地電位との間に直列接続され、前記電源電圧にソースが接続されたｐチャネルＭＯＳトランジスタと、前記接地電位にソースが接続されたｎチャネルＭＯＳトランジスタとを有するＣＭＯＳ回路
を備え、
前記ｐチャネルＭＯＳトランジスタのドレインと前記ｎチャネルＭＯＳトランジスタのドレインとの接続点において、前記レベルシフトされたパルス幅変調信号を出力可能であることを特徴とする請求項５に記載の振幅正規化回路。
【請求項７】
前記低域通過フィルタは、
前記ＣＭＯＳ回路の出力と接地電位との間に直列接続されたフィルタ用抵抗とフィルタ用キャパシタと
を備え、前記フィルタ用キャパシタの両端において、前記一定の振幅値を有する出力電圧を発生することを特徴とする請求項５または６に記載の振幅正規化回路。
【請求項８】
前記パルス幅変調信号のサンプリング周波数は、前記入力波形の周波数に対して３桁以上高いことを特徴とする請求項１〜７のいずれか１項に記載の振幅正規化回路。
【請求項９】
減衰器を備え、
前記全波整流電圧は、前記減衰器により減衰されたことを特徴とする請求項１〜８のいずれか１項に記載の振幅正規化回路。
【請求項１０】
前記減衰器の減衰率は、１に等しいことを特徴とする請求項９に記載の振幅正規化回路。
【請求項１１】
請求項１〜１０のいずれか１項に記載の振幅正規化回路を搭載したことを特徴とする電源装置。
【請求項１２】
交流電圧に接続されたダイオードブリッジと、
負荷を介して交流ライン側に接続されたインダクタンスと、
接地電位に接続された電流センス抵抗と、
前記インダクタンスと前記電流センス抵抗との間に直列接続されたＭＯＳＦＥＴと、
請求項１〜１０のいずれか１項に記載の振幅正規化回路を備え、前記ＭＯＳＦＥＴおよび前記電流センス抵抗に結合され、前記負荷に流れる電流の力率改善制御可能なＰＦＣコントローラと
を備えることを特徴とする電源装置。
【請求項１３】
前記ＰＦＣコントローラは、
パルス幅変調信号発生器と、
正入力が前記電流センス抵抗に接続され、負入力が前記振幅正規化回路の出力に接続されたエラーアンプと、
前記パルス幅変調信号発生器の出力および前記エラーアンプの出力に接続され、前記ＭＯＳＦＥＴのＰＷＭ制御信号を出力するＲＳフリップフロップと、
前記ＲＳフリップフロップの出力に接続され、前記ＭＯＳＦＥＴを駆動するバッファと
を備えることを特徴とする請求項１２に記載の電源装置。
【請求項１４】
前記ＭＯＳＦＥＴは、前記ＲＳフリップフロップのセット動作タイミングで導通制御され、前記ＲＳフリップフロップのリセット動作タイミングで非導通制御されることを特徴とする請求項１３に記載の電源装置。
【請求項１５】
前記電源装置は、ＰＦＣ降圧型ＬＥＤ照明装置、ＰＦＣ昇圧型ＬＥＤ照明装置、ＰＦＣフライバック型ＬＥＤ照明装置のいずれかであることを特徴とする請求項１２〜１４のいずれか１項に記載の電源装置。
【請求項１６】
請求項１１〜１５のいずれか１項に記載の電源装置を搭載したことを特徴とする電子機器。
【請求項１７】
前記電子機器は、モニタ、外部ハードディスクドライブ、セットトップボックス、ラップトップＰＣ、タブレットＰＣ、スマートホン、バッテリーチャージャーシステム、パーソナルコンピュータ、ディスプレイ、プリンタ、掃除機、冷蔵庫、ファクシミリ、電話機、通信機器、サーバのいずれかであることを特徴とする請求項１６に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、振幅正規化回路、電源装置および電子機器に関し、特に、入力電圧波形の振幅に関わらず、簡易な構成で波形の再現性の良好な振幅正規化回路、およびその振幅正規化回路を搭載した電源装置および電子機器に関する。
【背景技術】
【０００２】
振幅正規化回路は、力率改善（ＰＦＣ：Power Factor Correction）機能を有する電源装置などに適用可能である（例えば、特許文献１参照。）。
【０００３】
従来の振幅正規化回路において、振幅を一定にして「波形」のみを生成するには、Ａ／Ｄコンバータによって量子化を行い、ディジタル演算回路によって波形を振幅正規化して、Ｄ／Ａコンバータにてアナログ量に戻していた。
【０００４】
このため、従来の振幅正規化回路においては、Ｄ／ＡコンバータおよびＡ／Ｄコンバータと、複雑なディジタル演算回路によって、回路規模が増大していた。また、生成される波形は、Ｄ／ＡコンバータおよびＡ／Ｄコンバータの分解能に依存するため、「波形」の再現性には、限界がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−２４９５０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、簡易な構成で、入力電圧波形の振幅に関わらず、一定の振幅で入力電圧波形の再現性の良好な振幅正規化回路、およびその振幅正規化回路を搭載し、ラインレギュレーション（入力電源電圧特性）が良好な電源装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、交流電圧の全波整流電圧のピーク値を検出するピーク検出回路と、前記ピーク検出回路に接続され、前記ピーク値を有する三角波電圧を発生する三角波発振器と、前記三角波発振器に接続され、前記全波整流電圧と前記三角波電圧とを比較し、パルス幅変調信号を出力する比較回路と、前記比較回路に接続され、前記パルス幅変調信号を波形変換して、一定振幅の出力電圧を出力する波形変換回路とを備える振幅正規化回路が提供される。
【０００８】
本発明の他の態様によれば、上記の振幅正規化回路を搭載した電源装置が提供される。
【０００９】
本発明の他の態様によれば、上記の電源装置を搭載した電子機器が提供される。
【発明の効果】
【００１０】
本発明によれば、簡易な構成で、入力電圧波形の振幅に関わらず、一定の振幅で入力電圧波形の再現性の良好な振幅正規化回路、およびその振幅正規化回路を搭載し、ラインレギュレーション（入力電源電圧特性）が良好な電源装置および電子機器を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】比較例に係る振幅正規化回路の模式的回路ブロック構成図。
【図２】実施の形態に係る振幅正規化回路の模式的ブロック構成図。
【図３】実施の形態に係る振幅正規化回路の詳細な回路構成図。
【図４】実施の形態に係る振幅正規化回路の動作波形であって、（ａ）ダイオードブリッジ（ＤＢ）出力における全波整流電圧ｖpk1(t)を減衰後の全波整流電圧ｖpk2(t)およびそのピーク検出電圧pｖpk2(t)、（ｂ）ＰＷＭコンパレータへの入力波形であって、全波整流電圧ｖpk2(t)および三角波電圧ｖTR(t)。
【図５】実施の形態に係る振幅正規化回路の動作波形であって、（ａ）ＰＷＭコンパレータへの三角波電圧ｖTR(t)をハイレベル一定電圧ＶHおよびローレベル一定電圧ＶLで比較する場合の模式図、（ｂ）三角波電圧ｖTR(t)とローレベル一定電圧ＶLを比較した場合のＰＷＭコンパレータ出力電圧ｖout_L(t)波形例、（ｃ）三角波電圧ｖTR(t)とハイレベル一定電圧ＶHを比較した場合のＰＷＭコンパレータ出力電圧ｖout_H(t)波形例。
【図６】実施の形態に係る振幅正規化回路の動作波形であって、（ａ）１００％・６３％・４５％・２７％の振幅を有する全波整流電圧ｖpk2(t)と三角波電圧ｖTR(t)を比較する場合の模式図、（ｂ）２７％の振幅高さを有する全波整流電圧０．２７ｖpk2(t)と三角波電圧ｖTR(t)を比較したＰＷＭコンパレータ出力電圧波形例（ＰＷＭ１）、（ｃ）４５％の振幅高さを有する全波整流電圧０．４５ｖpk2(t)と三角波電圧ｖTR(t)を比較したＰＷＭコンパレータ出力電圧波形例（ＰＷＭ２）、（ｄ）６３％の振幅高さを有する全波整流電圧０．６３ｖpk2(t)と三角波電圧ｖTR(t)を比較したＰＷＭコンパレータ出力電圧波形例（ＰＷＭ３）、（ｅ）１００％の振幅高さを有する全波整流電圧ｖpk2(t)と三角波電圧ｖTR(t)を比較したＰＷＭコンパレータ出力電圧波形例（ＰＷＭ４）。
【図７】比較例に係る電源装置であって、ＰＷＭ周波数固定制御の降圧型ＬＥＤ照明装置の模式的回路構成図。
【図８】比較例に係る電源装置の動作波形であって、（ａ）ゲート電圧ｖG(t)波形例、（ｂ）電流センス電圧ｖCS(t)波形例、（ｃ）ＬＥＤ導通電流ｉLED(t)波形例。
【図９】比較例に係る電源装置の動作波形であって、（ａ）ＬＥＤ導通電流ｉLED(t)波形例、（ｂ）ダイオードブリッジ（ＤＢ）出力における全波整流電圧ｖpk1(t)波形例。
【図１０】実施の形態に係る振幅正規化回路を適用した電源装置であって、シングルステージ（Single-Stage）ＰＦＣ降圧型ＬＥＤ照明装置の模式的回路ブロック構成図。
【図１１】実施の形態に係る振幅正規化回路を適用した電源装置の動作波形であって、（ａ）ゲート電圧ｖG(t)波形例（ＰＷＭ）、（ｂ）交流電圧ｖin(t)波形例（ハイレベルＨとローレベルＬ）、（ｃ）交流電圧ｖin(t)波形例（ハイレベルＨとローレベルＬ）に対応した電流センス電圧ｖCS(t)波形例（ハイレベルＨのピーク値は振幅値ＶDDに対応）、（ｄ）ＬＥＤ導通電流ｉLED(t)波形例（ハイレベルＨとローレベルＬ）。
【図１２】交流電圧ｖin(t)および負荷（ＬＥＤ）(ＬＥＤ導通電流ｉLED(t))を有するＰＦＣ電源回路の模式図。
【図１３】実施の形態に係る振幅正規化回路を適用した電源装置の動作波形であって、（ａ）交流電圧ｖin(t)波形例、（ｂ）ダイオードブリッジ（ＤＢ）出力における全波整流電圧ｖpk1(t)波形例、（ｃ）ＬＥＤ導通電流ｉLED(t)波形例（破線の包絡線は、ｖpk1(t)に同位相で対応する）。
【図１４】実施の形態に係る振幅正規化回路を適用した電源装置のラインレギュレーション（入力電源電圧特性）。
【図１５】実施の形態に係る振幅正規化回路を適用したＰＦＣコントローラを備える昇圧型ＬＥＤ照明装置の模式的回路ブロック構成図。
【図１６】実施の形態に係る振幅正規化回路を適用したＰＦＣコントローラを備えるフライバック型ＬＥＤ照明装置の模式的回路ブロック構成図。
【発明を実施するための形態】
【００１２】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１３】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１４】
以下の説明において、時間変化する波形は、小文字で表現し、その波高値に対応する振幅値は、大文字で表現することにする。例えば、ダイオードブリッジ（ＤＢ）１４出力の全波整流電圧は、ｖpk1(t)で表し、その波高値に対応する振幅値は、大文字で電圧Ｖpk1と表現する。以下同様である。
【００１５】
［振幅正規化回路］
（比較例）
比較例に係る振幅正規化回路４０Ａの模式的回路ブロック構成は、図１に示すように表される。
【００１６】
比較例に係る振幅正規化回路４０Ａは、図１に示すように、ダイオードブリッジ（ＤＢ）１４によって交流電圧ｖin(t)を全波整流した全波整流電圧ｖpk1(t)を、抵抗Ｒ１・Ｒ２によって分圧し、全波整流電圧ｖpk2(t)に減衰する減衰器８０と、減衰された全波整流電圧ｖpk2(t)のアナログ量をディジタル量に変換するＡ／Ｄコンバータ１００と、Ａ／Ｄコンバータ１００によりＡ／Ｄ変換されたディジタルデータをディジタル演算処理するディジタル演算回路１２０と、ディジタル演算回路１２０においてディジタル処理されたディジタルデータをアナログ量に変換すると共に、振幅電圧ＶDDを有する出力電圧ｖout(t)として出力するＤ／Ａコンバータ１４０とを備える。ここで、出力電圧ｖout(t)の振幅は、全波整流電圧ｖpk2(t)によらず振幅電圧ＶDDで一定である。
【００１７】
ここで、減衰器８０は、図１に示すように、抵抗Ｒ１・Ｒ２の直列回路によって構成可能であり、交流電圧ｖin(t)を全波整流した全波整流電圧ｖpk1(t)を、抵抗Ｒ１・Ｒ２の抵抗分割によって、減衰可能である。
【００１８】
比較例に係る振幅正規化回路４０Ａにおいて、振幅電圧ＶDDを一定にして交流電圧ｖin(t)の全波整流電圧ｖpk1(t)の「波形」のみを生成するには、図１に示すように、Ａ／Ｄコンバータ１００によって量子化を行い、ディジタル演算回路１２０によって波形を振幅正規化して、Ｄ／Ａコンバータ１４０にてアナログ量に戻している。
【００１９】
このため、比較例に係る振幅正規化回路４０Ａにおいては、Ｄ／Ａコンバータ１４０およびＡ／Ｄコンバータ１００と、複雑なディジタル演算回路１２０によって、回路規模が増大する。また、生成される波形は、Ｄ／Ａコンバータ１４０およびＡ／Ｄコンバータ１００の分解能に依存するため、「波形」の再現性には、限界がある。
【００２０】
（実施の形態）
実施の形態に係る振幅正規化回路４０の模式的ブロック構成は、図２に示すように表される。また、実施の形態に係る振幅正規化回路４０の詳細な回路構成は、図３に示すように表される。
【００２１】
実施の形態に係る振幅正規化回路４０は、図２に示すように、全波整流電圧ｖpk1(t)の減衰器８と、減衰器８によって減衰された全波整流電圧ｖpk2(t)のピーク値Ｖpk2を検出するピーク検出回路６と、全波整流電圧ｖpk2(t)がピーク値Ｖpk2に対して何％のレベル値にあるかに従ってレベル値をパルス幅変調（ＰＷＭ）信号に変換するＰＷＭ変換手段(４、１６)とを備え、ＰＷＭ信号をフィルタリングすることによって、全波整流電圧ｖpk2(t)の振幅Ｖpk2に関わらず、一定の振幅ＶDDで全波整流電圧ｖpk2(t)の波形のみを生成する。ここで、出力電圧ｖout(t)の振幅値ＶDDは、全波整流電圧vpk1(t)の振幅値Ｖpk1によらず一定である。
【００２２】
ＰＷＭ変換手段(４、１６)は、図２に示すように、ピーク値Ｖpk2を有する三角波電圧ｖTR(t)を発生する三角波発振器４と、三角波発振器４および減衰器８に接続され、全波整流電圧ｖpk2(t)と三角波電圧ｖTR(t)とを比較し、ＰＷＭ信号を出力する比較回路１６とを備えていても良い。
【００２３】
また、実施の形態に係る振幅正規化回路４０は、図２に示すように、ＰＷＭ変換手段(１６)に接続され、ＰＷＭ信号を波形変換して、一定振幅ＶDDの出力電圧ｖout(t)を出力する波形変換回路２４を備えていても良い。
【００２４】
以上をまとめると、実施の形態に係る振幅正規化回路４０は、図２に示すように、交流電圧ｖin(t)の全波整流電圧ｖpk1(t)を入力する減衰器８と、減衰器８に接続され、減衰器８により減衰された全波整流電圧ｖpk2(t)のピーク値Ｖpk2を検出するピーク検出回路６と、ピーク検出回路６に接続され、ピーク値Ｖpk2を有する三角波電圧ｖTR(t)を発生する三角波発振器４と、三角波発振器４および減衰器８に接続され、全波整流電圧ｖpk2(t)と三角波電圧ｖTR(t)とを比較し、ＰＷＭ信号を出力する比較回路１６と、ＰＷＭ信号を波形変換して、一定振幅ＶDDの出力電圧ｖout(t)を出力する波形変換回路２４とを備える。
【００２５】
また、実施の形態に係る振幅正規化回路４０において、波形変換回路２４は、図２に示すように、ＰＷＭ信号をレベルシフトするレベルシフタ２０と、レベルシフタ２０に接続され、レベルシフトされたＰＷＭ信号をフィルタリングするためのローパスフィルタ（ＬＰＦ）２２とを備えていても良い。
【００２６】
また、実施の形態に係る振幅正規化回路４０において、ピーク検出回路６は、図３に示すように、減衰器８にアノードが接続されたダイオードＤ１と、ダイオードＤ１のカソードと接地電位との間に直列接続されたキャパシタＣ１とを備えるピーク検出部１０と、ピーク検出部１０のダイオードＤ１とキャパシタＣ１の接続点に接続され、ピーク値Ｖpk2に等しい値の電圧を出力可能なバッファ回路１２とを備えていても良い。
【００２７】
ここで、減衰器８は、図３に示すように、抵抗Ｒ１・Ｒ２の直列回路によって構成可能であり、交流電圧ｖin(t)を全波整流した全波整流電圧ｖpk1(t)を、抵抗Ｒ１・Ｒ２の抵抗分割によって、全波整流電圧ｖpk2(t)に減衰可能である。すなわち、ダイオードＤ１のアノードは、抵抗Ｒ１・Ｒ２の接続点に接続される。
【００２８】
また、バッファ回路１２の動作電源電圧は、電圧Ｖpk2に等しく設定可能である。バッファ回路１２の正入力は、ダイオードＤ１とキャパシタＣ１の接続点に接続されている。バッファ回路１２の負入力と出力間には、ダイオードＤ４・抵抗Ｒ４の並列回路が接続されている。また、バッファ回路１２の負入力と接地電位間には、抵抗Ｒ３が接続されている。
【００２９】
また、実施の形態に係る振幅正規化回路４０において、三角波発振器４は、図３に示すように、ピーク検出回路６に接続された電流源ＩTと、電流源ＩTと接地電位との間に直列接続されたリセット用キャパシタＣRと、電流源ＩTに接続され、リセット信号ＳＲを出力するリセット用コンパレータ１８と、リセット用キャパシタＣRに並列接続され、リセット信号ＳＲによってオン／オフ制御されるリセット用ＭＯＳトランジスタＱRとを備えていても良い。ここで、三角波発振器４は、ＰＷＭ制御のサンプリング周波数ｆSに等しい周波数を有する三角波電圧ｖTR(t)を発生することができる。
【００３０】
リセット用コンパレータ１８の動作電源電圧は、電圧Ｖpk2に等しく設定可能である。リセット用コンパレータ１８の正入力には、リセット用キャパシタＣRの電圧（三角波電圧ｖTR(t)に等しい）が入力され、負入力には、参照電圧Ｖpkが入力されている。リセット用キャパシタＣRの電圧が参照電圧Ｖpkを超えると、リセット用コンパレータ１８からリセット信号ＳＲが出力され、リセット用ＭＯＳトランジスタＱRをオンし、リセット用キャパシタＣRが放電し、三角波電圧ｖTR(t)＝０Ｖとなる。リセット用キャパシタＣRには、常時電流源ＩTから一定電流が充電されるため、再びリセット用キャパシタＣRの両端の電圧が上昇し、リセット用キャパシタＣRの電圧が参照電圧Ｖpkを超えると、リセット用コンパレータ１８からリセット信号ＳＲが出力され、上記と同様の動作が繰り返される。
【００３１】
比較回路１６は、図３に示すように、正入力に入力された全波整流電圧ｖpk2(t)と、負入力に入力された三角波電圧ｖTR(t)を比較すると共に、一定の振幅値ＶDDのＰＷＭ信号を出力可能なＰＷＭコンパレータを備えていても良い。
【００３２】
レベルシフタ２０は、図３に示すように、一定の振幅値ＶDDに等しい値の電源電圧と接地電位との間に直列接続され、電源電圧（ＶDD）にソースが接続されたｐチャネルＭＯＳトランジスタＱpと、接地電位にソースが接続されたｎチャネルＭＯＳトランジスタＱnとを有するＣＭＯＳ回路を備えていても良い。ここで、ｐチャネルＭＯＳトランジスタＱpのドレインとｎチャネルＭＯＳトランジスタＱnのドレインとの接続点において、レベルシフトされたＰＷＭ信号を出力可能である。
【００３３】
また、ＬＰＦ２２は、レベルシフタ２０を構成するＣＭＯＳ回路（Ｑp・Ｑn）の出力と接地電位との間に直列接続されたフィルタ用抵抗ＲFとフィルタ用キャパシタＣFとを備えていても良い。また、フィルタ用キャパシタＣFに並列にハイインピーダンスの抵抗ＲMを接続しても良い。抵抗ＲMの値は、例えば、約２ＭΩ程度である。
【００３４】
ＰＷＭのサンプリング周波数ｆSは、交流電圧ｖin(t)の周波数に対して３桁以上高いことが望ましい。例えば、交流電圧ｖin(t)の周波数５０Ｈｚ、全波整流電圧ｖpk1(t)や全波整流電圧ｖpk2（ｔ）の周波数１００Ｈｚに対して、使用しているＰＷＭサンプリング周波数ｆSは、例えば、約２００ｋＨｚ〜約５００ｋＨｚ程度である。三角波電圧ｖTR(t)を発生する三角波発振器４の発振周波数は、ＰＷＭサンプリング周波数ｆSに等しく、例えば、約２００ｋＨｚ〜約５００ｋＨｚ程度である。
【００３５】
全波整流電圧ｖpk2（ｔ）の振幅値Ｖpk2と、一定の振幅値ＶDDとの間の大小関係は、Ｖpk2＞ＶDDであり、Ｖpk2の値は、例えば、４Ｖ程度、ＶDDの値は、例えば、２Ｖ程度である。
【００３６】
尚、減衰器８の減衰率は、１に等しく設定されていても良い。
【００３７】
実施の形態に係る振幅正規化回路４０においては、出力電圧ｖout(t)の振幅は、ピーク値Ｖpk2によらず振幅電圧ＶDDで一定であり、波形のみ生成することができる。特に、比較回路１６への全波整流電圧ｖpk2(t)の振幅が小さい場合でも比較回路１６は、例えば、パルス幅の狭いＰＷＭ信号を追随させて出力することができる。また、逆に、比較回路１６への全波整流電圧ｖpk2(t)の振幅が大きい場合でも比較回路１６は、例えば、パルス幅の広いＰＷＭ信号を追随させて出力することができる。
【００３８】
すなわち、実施の形態に係る振幅正規化回路４０においては、出力電圧ｖout(t)の振幅は、ピーク値Ｖpk2によらず振幅電圧ＶDDで一定であり、しかも全波整流電圧ｖpk2(t)の振幅が、例えば、０％〜１００％まで変動したとしても振幅正規化された出力電圧ｖout(t)を生成可能である。出力電圧ｖout(t)の波形再現性は、比較回路１６の波形再現性能に依存し、ＰＷＭサンプリング周波数ｆSが交流電圧ｖin(t)の周波数に比較して、高ければ高いほど良い。
【００３９】
実施の形態に係る振幅正規化回路４０においては、全波整流電圧ｖpk2(t)の振幅が、０％〜１００％、例えば０Ｖ〜１００Ｖまで変化したとしても出力電圧ｖout(t)は、例えば、振幅値ＶDD＝１Ｖで正規化された全波整流電圧が得られ、更に、ＬＰＦ２２を通過させることで、振幅値ＶDDの一定電圧が得られる。
【００４０】
実施の形態に係る振幅正規化回路４０の動作波形であって、ダイオードブリッジ（ＤＢ）１４の出力における全波整流電圧ｖpk1(t)を減衰後の全波整流電圧ｖpk2(t)およびそのピーク検出電圧pｖpk2(t)は、図４（ａ）に示すように模式的に表され、ＰＷＭコンパレータ１６への入力波形であって、全波整流電圧ｖpk2(t)および三角波電圧ｖTR(t)は、図４（ｂ）に示すように模式的に表される。交流電圧ｖin(t)の周波数５０Ｈｚ、全波整流電圧ｖpk1(t)や全波整流電圧ｖpk2（ｔ）の周波数１００Ｈｚに対して、周期Ｔ＝２０ｍｓｅｃである。一方、ＰＷＭサンプリング周波数ｆSは、例えば、約２００ｋＨｚ〜約５００ｋＨｚ程度であるため、三角波電圧ｖTR(t)の周期は、例えば、約２μｓｅｃ〜約５μｓｅｃである。図４（ｂ）に示された三角波電圧ｖTR(t)は模式的に図示されたものであり、実際上は、周期は、約２μｓｅｃ〜約５μｓｅｃであるため、非常に細かい三角波の連続波形となる。
【００４１】
実施の形態に係る振幅正規化回路４０においては、ピーク検出回路６によって検出されたピーク値Ｖpk2を有する三角波電圧ｖTR(t)と全波整流電圧ｖpk2(t)とを比較する比較回路１６より出力されたＰＷＭ信号を、波形変換回路２４によって波形変換して、振幅値ＶDDの出力電圧ｖout(t)として出力する。このため、交流電圧ｖin(t)の全波整流電圧ｖpk1(t)の「波形」のみを振幅値ＶDDを一定にして生成することができる。
【００４２】
また、実施の形態に係る振幅正規化回路４０においては、比較例に係る振幅正規化回路４０Ａのように複雑なディジタル演算を必要とせず、相対的に簡単な回路構成で、入力電圧によらず一定振幅の波形を抽出する可能であり、良好な「波形」再現性を実現可能である。
【００４３】
特に、実施の形態に係る振幅正規化回路４０を大規模集積回路（ＬＳＩ：Large Scale Integration）によって実現する場合には、チップ面積の削減により、コスト削減効果がある。
【００４４】
実施の形態に係る振幅正規化回路４０の動作波形であって、ＰＷＭコンパレータ１６への三角波電圧ｖTR(t)をハイレベル一定電圧ＶHおよびローレベル一定電圧ＶLで比較する場合の模式図は、図５（ａ）に示すように表される。また、三角波電圧ｖTR(t)とローレベル一定電圧ＶLを比較した場合のＰＷＭコンパレータ出力電圧ｖout_L(t)波形例は、図５（ｂ）に示すように模式的に表され、ＰＷＭコンパレータ１６への三角波電圧ｖTR(t)とハイレベル一定電圧ＶHを比較した場合のＰＷＭコンパレータ出力電圧ｖout_H(t)波形例は、図５（ｃ）に示すように模式的に表される。
【００４５】
実施の形態に係る振幅正規化回路４０の動作波形であって、１００％・６３％・４５％・２７％の振幅を有する全波整流電圧ｖpk2(t)と三角波電圧ｖTR(t)を比較する場合の模式図は、図６（ａ）に示すように表される。また、２７％の振幅高さを有する全波整流電圧０．２７ｖpk2(t)と三角波電圧ｖTR(t)を比較したＰＷＭコンパレータ出力電圧波形例（ＰＷＭ１）は、図６（ｂ）に示すように模式的に表され、４５％の振幅高さを有する全波整流電圧０．４５ｖpk2(t)と三角波電圧ｖTR(t)を比較したＰＷＭコンパレータ出力電圧波形例（ＰＷＭ２）は、図６（ｃ）に示すように模式的に表され、６３％の振幅高さを有する全波整流電圧０．６３ｖpk2(t)と三角波電圧ｖTR(t)を比較したＰＷＭコンパレータ出力電圧波形例（ＰＷＭ３）は、図６（ｄ）に示すように模式的に表され、１００％の振幅高さを有する全波整流電圧ｖpk2(t)と三角波電圧ｖTR(t)を比較したＰＷＭコンパレータ出力電圧波形例（ＰＷＭ４）は、図６（ｅ）に示すように模式的に表される。
【００４６】
図６（ａ）に示された波形例では、三角波電圧ｖTR(t)のピーク値ＶRは、全波整流電圧ｖpk2(t)のピーク値Ｖpk2よりも低く設定された例が示されている。三角波電圧ｖTR(t)のピーク値ＶRは、図３に示されたバッファ回路１２の電源電圧によって調整可能である。三角波電圧ｖTR(t)のピーク値ＶRは、図４（ｂ）に示すように、全波整流電圧ｖpk2(t)のピーク値Ｖpk2に等しく設定されていても良い。
【００４７】
［電源装置］
（比較例）
比較例に係る電源装置５０Ａであって、ＰＷＭ周波数固定制御の降圧型ＬＥＤ照明装置の模式的回路構成は、図７に示すように表される。
【００４８】
比較例に係る電源装置５０Ａは、図７に示すように、交流電圧ｖin(t)に接続されたダイオードブリッジ（ＤＢ）１４と、ダイオードブリッジ（ＤＢ）１４に接続された小さな容量値の電界コンデンサＣEと、負荷（ＬＥＤ）を介して交流ライン側に接続されたインダクタンスＬpと、接地電位に接続された電流センス抵抗ＲSと、インダクタンスＬpと電流センス抵抗ＲSとの間に直列接続されたＭＯＳＦＥＴＱSと、ＭＯＳＦＥＴＱS・電流センス抵抗ＲSに結合され、ＬＥＤ導通電流ｉLED(t)のＰＷＭ周波数固定制御可能な電源制御回路２とを備える。
【００４９】
負荷（ＬＥＤ）には、並列に回生用のスナバキャパシタＣCが接続され、負荷（ＬＥＤ）とインダクタンスＬpの直列回路には、回生用のスナバダイオードＤCが接続され、結果として、降圧型ＬＥＤ照明装置が構成されている。
【００５０】
ここで、電源制御回路２は、電流センス抵抗ＲSに接続されたエラーアンプ４２Ａと、ＰＷＭ信号発生器４４Ａおよびエラーアンプ４２Ａの出力に接続され、ＭＯＳＦＥＴＱSの制御信号を出力するＲＳフリップフロップ３６Ａと、ＲＳフリップフロップ３６Ａの出力に接続され、ＭＯＳＦＥＴＱSを駆動するバッファ３８Ａとを備える。ここで、エラーアンプ４２Ａの正入力には電流センス電圧ｖCS(t)が入力され、エラーアンプ４２Ａの負入力には、一定電圧レベルの参照電圧Ｖrefが入力される。
【００５１】
ＰＷＭ周波数固定制御動作においては、ＲＳフリップフロップ３６Ａのセット端子Ｓに固定周波数のＰＷＭ信号が入力される。また、ＲＳフリップフロップ３６Ａのリセット端子Ｒには、エラーアンプ４２Ａの出力が入力される。
【００５２】
ＭＯＳＦＥＴＱSは、ＲＳフリップフロップ３６Ａのセット動作タイミングで導通制御され、ＲＳフリップフロップ３６Ａのリセット動作タイミングで非導通制御される。
【００５３】
また、比較例に係る電源装置５０Ａの動作波形であって、ゲート電圧ｖG(t)波形例は、図８（ａ）に示すように表され、電流センス電圧ｖCS(t)波形例は、図８（ｂ）に示すように表され、ＬＥＤ導通電流ｉLED(t)波形例は、図８（ｃ）に示すように表される。
【００５４】
ゲート電圧ｖG(t)は、ＰＷＭ信号発生器４４Ａより出力されたＰＷＭ信号に同期したＰＷＭ波形であり、このＰＷＭ波形に対応して、ＭＯＳＦＥＴＱSがオン／オフ制御される。
【００５５】
ゲート電圧ｖG(t)は、図９（ａ）に示すように、固定周期Ｔf（ＦＩＸＥＤ）を有する。ＰＷＭ固定周波数は、例えば、約２００ｋＨｚ〜約５００ｋＨｚ程度であり、対応する固定周期Ｔf（ＦＩＸＥＤ）は、例えば、約２μｓｅｃ〜約５μｓｅｃ程度である。
【００５６】
まず、時刻ｔ１において、図８（ａ）に示すように、ゲート電圧ｖG(t)がオン状態になると、ＭＯＳＦＥＴＱSは導通状態となり、電流センス電圧ｖCS(t)は図８（ｂ）に示すように増加し、ＬＥＤ導通電流ｉLED(t)も図８（ｃ）に示すように増加する。
【００５７】
次に、時刻ｔ２において、ＰＷＭ信号がオフになり、図８（ａ）に示すように、ゲート電圧ｖG(t)がオフ状態になると、エラーアンプ４２Ａにおいて参照電圧Ｖrefと比較される電流センス電圧ｖCS(t)も図８（ｂ）に示すように、急峻に減少する。一方、ＭＯＳＦＥＴＱSがオフ状態になると、インダクタンスＬpに逆起電力が発生するため、ＬＥＤ導通電流ｉLED(t)は、図８（ｃ）に示すように、時刻ｔ２における電流値ＩL1から時刻ｔ２〜時刻ｔ２１まで緩やかに減少し、時刻ｔ２１において、ＬＥＤ導通電流ｉLED(t)がゼロになる。
【００５８】
次に、固定周期Ｔf（ＦＩＸＥＤ）で決定される一定時間の経過後、再び時刻ｔ３において、ゲート電圧ｖG(t)がオン状態になり、以下、時刻ｔ１〜時刻ｔ３間と同様の動作が繰り返される。
【００５９】
また、比較例に係る電源装置５０Ａの動作波形であって、ＬＥＤ導通電流ｉLED(t)は、図９（ａ）に示すように表され、ダイオードブリッジ（ＤＢ）１４の出力における全波整流電圧ｖpk1(t)は、図９（ｂ）に示すように表される。
【００６０】
比較例に係る電源装置５０Ａであって、ＰＷＭ周波数固定制御の降圧型ＬＥＤ照明装置においては、図９（ａ）および図９（ｂ）に示すように、全波整流電圧vpk1(t)波形に対して、ＬＥＤ導通電流ｉLED(t)のピーク値ＩL1は、一定電流値である。すなわち、ＬＥＤ導通電流ｉLED(t)は、全波整流電圧ｖpk1(t)波形の変化に追随したものではなく、全波整流電圧ｖpk1(t)波形の変化に関わらず一定電流値ＩL1となる。このため、比較例に係る電源装置５０Ａの力率（ＰＦ：Power Factor）は、後述する実施の形態に係る電源装置５０に比べ低く改善の余地がある。
【００６１】
（実施の形態）
実施の形態に係る振幅正規化回路４０を適用した電源装置５０であって、シングルステージ（Single-Stage）力率改善（ＰＦＣ：Power Factor Correction）降圧型ＬＥＤ照明装置の模式的回路ブロック構成は、図１０に示すように表される。
【００６２】
実施の形態に係る振幅正規化回路４０を適用した電源装置５０は、図１０に示すように、交流電圧ｖin(t)に接続されたダイオードブリッジ（ＤＢ）１４と、ダイオードブリッジ（ＤＢ）１４に接続された小さな容量値の電界コンデンサＣEと、負荷（ＬＥＤ）を介してＡＣライン側に接続されたインダクタンスＬpと、接地電位に接続された電流センス抵抗ＲSと、インダクタンスＬpと電流センス抵抗ＲSとの間に直列接続されたＭＯＳＦＥＴＱSと、ＭＯＳＦＥＴＱS・電流センス抵抗ＲSに結合され、ＬＥＤ導通電流ｉLED(t)のＰＦＣ制御可能なＰＦＣコントローラ３０を備える。
【００６３】
負荷（ＬＥＤ）には、並列に回生用のスナバキャパシタＣCが接続され、負荷（ＬＥＤ）とインダクタンスＬpの直列回路には、回生用のスナバダイオードＤCが接続され、結果として、ＰＦＣ降圧型ＬＥＤ照明装置が構成されている。
【００６４】
また、実施の形態に係る振幅正規化回路４０を適用した電源装置５０は、図１０に示すように、交流電圧ｖin(t)の全波整流電圧ｖpk1(t)を全波整流電圧ｖpk2(t)に減衰するための減衰器８を備えていても良い。
【００６５】
ここで、ＰＦＣコントローラ３０は、図１０に示すように、減衰器８に接続された振幅正規化回路４０と、振幅正規化回路４０および電流センス抵抗ＲSに接続されたエラーアンプ４２と、ＰＷＭ信号発生器４４およびエラーアンプ４２の出力に接続され、ＭＯＳＦＥＴＱSのＰＷＭ制御信号を出力するＲＳフリップフロップ３６と、ＲＳフリップフロップ３６の出力に接続され、ＭＯＳＦＥＴＱSを駆動するバッファ３８とを備える。
【００６６】
ここで、振幅正規化回路４０は、図２および図３に示したように、全波整流電圧ｖpk2(t)のピーク値Ｖpk2を検出するピーク検出回路６と、三角波電圧ｖTR(t)を発生する三角波発振器４と、全波整流電圧ｖpk2(t)と三角波電圧ｖTR(t)とを比較し、ＰＷＭ信号を出力する比較回路１６と、ＰＷＭ信号を波形変換して、一定振幅ＶDDの出力電圧ｖout(t)を出力する波形変換回路２４とを備える。また、波形変換回路２４は、ＰＷＭ信号をレベルシフトするレベルシフタ２０と、レベルシフトされたＰＷＭ信号をフィルタリングするためのＬＰＦ２２とを備えていても良い。
【００６７】
ＭＯＳＦＥＴＱSは、ＲＳフリップフロップ３６のセット動作タイミングで導通制御され、ＲＳフリップフロップ３６のリセット動作タイミングで非導通制御される。
【００６８】
実施の形態に係る振幅正規化回路４０を適用した電源装置５０の動作波形であって、ゲート電圧ｖG(t)波形例（ＰＷＭ）は、図１１（ａ）に示すように表され、交流電圧ｖin(t)波形例（ハイレベルＨとローレベルＬ）は、図１１（ｂ）に示すように表され、交流電圧ｖin(t)波形例（ハイレベルＨとローレベルＬ）に対応した電流センス電圧ｖCS(t)波形例（ハイレベルＨのピーク値は、ＶDDに対応）は、図１１（ｃ）に示すように表され、ＬＥＤ導通電流ｉLED(t)波形例（ハイレベルＨとローレベルＬ）は、図１１（ｄ）に示すように表される。
【００６９】
図１１（ｃ）において、破線で示された包絡線は、参照電圧Ｖref’に等しい。図１０に示すように、エラーアンプ４２の正入力には、電流センス電圧ｖCS(t)が供給され、エラーアンプ４２の負入力には、参照電圧Ｖref’が供給される。したがって、電流センス電圧ｖCS(t)が参照電圧Ｖref’を超えると、図１１（ｃ）に示すように、電流センス電圧ｖCS(t)波形は、急激にゼロ電位に減衰する。
【００７０】
一方、ＬＥＤ導通電流ｉLED(t)波形例は、図１１（ｄ）に示すように、インダクタンスＬpに蓄積されたエネルギーが放電するまで所定の時間を要するため、図１１（ｄ）に示すように、所定の時間だけ遅延した後、ゼロレベルに減衰する。
【００７１】
ＬＥＤ導通電流ｉLED(t)波形の破線の包絡線は、全波整流電圧ｖpk1(t)に同位相で対応する。
【００７２】
電流センス電圧ｖCS(t)のハイレベルＨのピーク値はＶDDに対応し、ＬＥＤ導通電流ｉLED(t)のハイレベルＨのピーク値はＩDDに対応している。
【００７３】
交流電圧ｖin(t)および負荷（ＬＥＤ）(ＬＥＤ導通電流ｉLED(t))に接続されたＰＦＣ電源回路６０は、模式的に図１２に示すように表される。ＰＦＣ電源回路６０は、図１０に示された電源装置５０において、交流電圧ｖin(t)と負荷（ＬＥＤ）との間の回路系に対応する。
【００７４】
実施の形態に係る振幅正規化回路４０を適用した電源装置５０の動作波形であって、交流電圧ｖin(t)波形例は、図１３（ａ）に示すように表され、ダイオードブリッジ（ＤＢ）１４の出力における全波整流電圧ｖpk1(t)波形例は、図１３（ｂ）に示すように表され、ＬＥＤ導通電流ｉLED(t)波形例は、図１３（ｃ）に示すように表される。図１３（ｃ）に示すように、ＬＥＤ導通電流ｉLED(t)波形の包絡線（破線）は、全波整流電圧ｖpk1(t)波形に同位相で対応する。すなわち、ＬＥＤ導通電流ｉLED(t)波形は、全波整流電圧ｖpk1(t)波形に同位相で、しかも全波整流電圧ｖpk1(t)波形に追随した波形を有する。このため、比較例に係る電源装置５０Ａに比べ、実施の形態に係る電源装置５０の力率（ＰＦ）は改善されている。
【００７５】
さらに、実施の形態に係る振幅正規化回路４０を適用した電源装置５０のラインレギュレーション（入力電源電圧特性）は、図１４に示すように模式的に表される。ここで、交流電圧ｖin(t)の振幅値Ｖin（Ｖ）の値は、日本では、例えば、約１００（Ｖ）であり、欧州では、例えば、約２３０Ｖである。
【００７６】
実施の形態に係る振幅正規化回路４０を適用した電源装置５０のラインレギュレーション（入力電源電圧特性）は、図１４のラインＢに示すように、交流電圧ｖin(t)の振幅値Ｖin（Ｖ）が増加したとしても、略一定である。すなわち、ＬＥＤ導通電流ｉLED(t)の値はＩLED1であり、良好なラインレギュレーション（入力電源電圧特性）を示す。
【００７７】
一方、比較例では、図１４のラインＡに示すように、交流電圧ｖin(t)の振幅値Ｖin（Ｖ）が増加すると、ＬＥＤ導通電流ｉLED(t)の振幅値ＩLEDは、上昇してしまう。
【００７８】
実施の形態に係る振幅正規化回路４０を適用した電源装置５０であって、シングルステージＰＦＣ降圧型ＬＥＤ照明装置においては、交流電圧ｖin(t)の振幅値Ｖin（Ｖ）によらず、振幅正規化回路４０の出力電圧ｖout(t)の振幅値ＶDDが一定となるので、良好なラインレギュレーション（入力電源電圧特性）が得られる。
【００７９】
（昇圧型ＬＥＤ照明装置）
実施の形態に係る振幅正規化回路４０を適用したＰＦＣコントローラ３０を備える電源装置５０は、さまざまな電源装置に適用可能である。上記の降圧型ＬＥＤ照明装置以外にも、例えば、昇圧型ＬＥＤ照明装置、フライバック型ＬＥＤ照明装置などに適用可能である。
【００８０】
実施の形態に係る振幅正規化回路４０を適用したＰＦＣコントローラ３０を備える電源装置５０であって、昇圧型ＬＥＤ照明装置の模式的回路構成は、図１５に示すように表される。
【００８１】
実施の形態に係る振幅正規化回路４０を適用した電源装置５０は、図１５に示すように、ＡＣライン側に接続されたインダクタンスＬpと、接地電位に接続された電流センス抵抗ＲSと、インダクタンスＬpと電流センス抵抗ＲSとの間に直列接続されたＭＯＳＦＥＴＱSと、ＭＯＳＦＥＴＱS・電流センス抵抗ＲSに結合され、負荷（ＬＥＤ）に流れるＬＥＤ導通電流ｉLED(t)のＰＦＣ制御可能なＰＦＣコントローラ３０を備える。
【００８２】
実施の形態に係る振幅正規化回路４０を適用した電源装置５０においては、インダクタンスＬpは、図１５に示すように、直列接続された回生用キャパシタＣB・回生用ダイオード（スナバダイオード）ＤBに並列接続され、回生用キャパシタＣBは、負荷（ＬＥＤ）に並列接続されて、昇圧型ＬＥＤ照明装置が構成されている。
【００８３】
実施の形態に係る振幅正規化回路４０を適用した電源装置５０は、図１５に示すように、交流電圧ｖin(t)に接続されたダイオードブリッジ（ＤＢ）１４と、負荷（ＬＥＤ）を介して交流ライン側に接続されたインダクタンスＬpと、接地電位に接続された電流センス抵抗ＲSと、インダクタンスＬpと電流センス抵抗ＲSとの間に直列接続されたＭＯＳＦＥＴＱSと、振幅正規化回路４０を備え、ＭＯＳＦＥＴＱSおよび電流センス抵抗ＲSに結合され、負荷（ＬＥＤ）に流れるＬＥＤ導通電流ｉLED(t)のＰＦＣ制御可能なＰＦＣコントローラ３０とを備える。
【００８４】
ここで、ＰＦＣコントローラ３０は、図１５に示すように、ＰＷＭ信号発生器４４と、正入力が電流センス抵抗ＲSに接続され、負入力が振幅正規化回路４０の出力（Ｖref’）に接続されたエラーアンプ４２と、ＰＷＭ信号発生器４４の出力およびエラーアンプ４２の出力に接続され、ＭＯＳＦＥＴＱSのＰＷＭ制御信号を出力するＲＳフリップフロップ３６と、ＲＳフリップフロップ３６の出力に接続され、ＭＯＳＦＥＴＱSを駆動するバッファ３８とを備える。
【００８５】
ＭＯＳＦＥＴＱSは、ＲＳフリップフロップ３６のセット動作タイミングで導通制御され、ＲＳフリップフロップ３６のリセット動作タイミングで非導通制御される。その他の構成は、図１０に示された実施の形態に係る振幅正規化回路４０を適用した電源装置５０と同様であるため、説明は省略する。
【００８６】
実施の形態に係る振幅正規化回路４０を適用した電源装置５０であって、昇圧型ＬＥＤ照明装置においても、交流電圧ｖin(t)の振幅値Ｖin（Ｖ）によらず、振幅正規化回路４０の出力電圧ｖout(t)の振幅値ＶDDが一定となるので、良好なラインレギュレーション（入力電源電圧特性）が得られる。
【００８７】
（フライバック型ＬＥＤ照明装置）
実施の形態に係る振幅正規化回路４０を適用したＰＦＣコントローラ３０を備えるフライバック型ＬＥＤ照明装置の模式的回路ブロック構成は、図１６に示すように表される。
【００８８】
実施の形態に係る振幅正規化回路４０を適用した電源装置５０は、図１６に示すように、交流ライン側に接続されたインダクタンスＬpと、接地電位に接続された電流センス抵抗ＲSと、インダクタンスＬpと電流センス抵抗ＲSとの間に直列接続されたＭＯＳＦＥＴＱSと、ＭＯＳＦＥＴＱS・電流センス抵抗ＲSに結合され、負荷（ＬＥＤ）に流れるＬＥＤ導通電流ｉLED(t)のＰＦＣ制御可能なＰＦＣコントローラ３０とを備える。
【００８９】
実施の形態に係る振幅正規化回路４０を適用した電源装置５０において、インダクタンスＬpは、図１６に示すように、フライバックトランス１５の１次側インダクタンスを構成する。また、フライバックトランス１５の２次側インダクタンスＬSには、ダイオードＤ２およびキャパシタＣ２からなるダイオード整流回路（Ｄ２・Ｃ２）が接続され、更にキャパシタＣ２には並列に負荷（ＬＥＤ）が接続されている。さらに、図１６に示すように、インダクタンスＬpにはダイオードＤ３・抵抗Ｒ３・キャパシタＣ３からなるスナバ回路（Ｄ３・Ｒ３・Ｃ３）が並列接続されている。その他の構成は、図１５に示された実施の形態に係る振幅正規化回路４０を適用した電源装置５０と同様であるため、説明は省略する。
【００９０】
実施の形態に係る振幅正規化回路４０を適用した電源装置５０であって、フライバック型ＬＥＤ照明装置においても、交流電圧ｖin(t)の振幅値Ｖin（Ｖ）によらず、振幅正規化回路４０の出力電圧ｖout(t)の振幅値ＶDDが一定となるので、良好なラインレギュレーション（入力電源電圧特性）が得られる。
【００９１】
（電子機器）
実施の形態に係る振幅正規化回路４０を適用した電源装置５０は、電子機器に内蔵可能である。電子機器としては、例えば、スマートホン、ラップトップＰＣ、タブレットＰＣ、モニタ若しくはＴＶ、外部ハードディスクドライブ、セットトップボックス、掃除機、冷蔵庫、洗濯機、電話器、ファクシミリ、プリンタ、レーザディスプレイ、通信機器、サーバなどさまざまな機器において適用可能である。
【００９２】
実施の形態に係る振幅正規化回路４０は、簡易な構成で、入力電圧波形の振幅に関わらず、一定の振幅で入力電圧波形の良好な再現性を実現可能である。
【００９３】
また、実施の形態に係る振幅正規化回路を搭載した電源装置５０は、簡易な構成で、入力電圧波形の振幅に関わらず、一定の振幅で良好なラインレギュレーション（入力電源電圧特性）を実現可能である。
【００９４】
また、実施の形態に係る振幅正規化回路を適用した電源装置５０としては、実施の形態に係る振幅正規化回路を適用したＰＦＣコントローラを備える降圧型ＬＥＤ照明装置・昇圧型ＬＥＤ照明装置・フライバック型ＬＥＤ照明装置を実現可能である。
【００９５】
以上説明したように、本発明によれば、簡易な構成で、入力電圧波形の振幅に関わらず、一定の振幅で入力電圧波形の再現性の良好な振幅正規化回路、およびその振幅正規化回路を搭載し、ラインレギュレーション（入力電源電圧特性）が良好な電源装置および電子機器を提供することができる。
【００９６】
[その他の実施の形態]
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００９７】
このように、本発明はここでは記載していない様々な実施の形態などを含む。
【産業上の利用可能性】
【００９８】
本発明の振幅正規化回路、電源装置および電子機器は、ＡＣ／ＤＣコンバータ、ＤＣ／ＤＣコンバータ、ＬＥＤ照明装置、ＬＥＤ照明用の力率改善回路、家電機器、モバイル機器など幅広い分野に適用可能である。
【符号の説明】
【００９９】
４…三角波発振器
６…ピーク検出回路
８…減衰器
１０…ピーク検出部
１２…バッファ回路
１４…ダイオードブリッジ（ＤＢ）
１５…フライバックトランス
１６…比較回路（ＰＷＭコンパレータ）
１８…リセット用コンパレータ
２０…レベルシフタ
２２…ローパスフィルタ（ＬＰＦ）
２４…波形変換回路
３０…ＰＦＣコントローラ
３６…ＲＳフリップフロップ
３８…バッファ
４０…振幅正規化回路
４２…エラーアンプ（ＥＡ）
４４…ＰＷＭ信号発生器
５０…電源装置
６０…ＰＦＣ電源回路
Ｖref‘…参照電圧
ＯＵＴ…出力端子
ＣＳ…電流センス端子
Ｑ１、ＱS…ＭＯＳトランジスタ（ＭＯＳＦＥＴ）
ＲS…電流センス抵抗
ＬＥＤ…発光ダイオード（負荷）
Ｌp…インダクタンス
Ｌs…２次側インダクタンス
ｖin(t)…交流電圧
ｖpk1(t)…全波整流電圧
ｖpk2(t)…全波整流電圧（コンパレータ入力電圧）
pｖpk2(t)…ｖpk2(t)のピーク検出電圧
ｖTR(t)…三角波電圧
ｖout_L(t)、ｖout_H(t)…ＰＷＭコンパレータ出力電圧
ＶL…ハイレベル一定電圧
ＶL…ローレベル一定電圧
ｖG(t)…ゲート電圧
ｖCS(t)…電流センス電圧
ｉLED(t)…ＬＥＤ導通電流
ＶDD…振幅電圧（振幅値）
Ｒ１、Ｒ２…抵抗
ｆS…ＰＷＭサンプリング周波数
【図１】
2015126653.tif 000003
【図２】
2015126653.tif 000004
【図３】
2015126653.tif 000005
【図４】
2015126653.tif 000006
【図５】
2015126653.tif 000007
【図６】
2015126653.tif 000008
【図７】
2015126653.tif 000009
【図８】
2015126653.tif 000010
【図９】
2015126653.tif 000011
【図１０】
2015126653.tif 000012
【図１１】
2015126653.tif 000013
【図１２】
2015126653.tif 000014
【図１３】
2015126653.tif 000015
【図１４】
2015126653.tif 000016
【図１５】
2015126653.tif 000017
【図１６】
2015126653.tif 000018