(57)【要約】【課題】ＳＣＰＡにおいて、振幅コードに対する出力振幅レベルのリニアリティの低下を抑制すること。【解決手段】ＳＣＰＡは、出力端子１、複数の容量素子２、複数のアンプ３を有する。複数の容量素子２および複数のアンプ３は、それぞれ、コモンセントロイド配置である。また、各容量素子２と出力端子との間の配線容量および配線抵抗は、それぞれ、同じである。また、各アンプ３と各容量素子２との間の配線容量および配線抵抗は、それぞれ、同じである。【選択図】図２
2015126244.tif 000002
【特許請求の範囲】
【請求項１】
出力端子と、
コモンセントロイド配置であり、前記出力端子との間の配線容量および配線抵抗がそれぞれ同じである複数の容量素子と、
コモンセントロイド配置であり、電源への接続とグランドへの接続を切り替えることで入力信号の増幅を行い、その数を可変することで出力される振幅を制御し、前記複数の容量素子との間の配線容量および配線抵抗がそれぞれ同じである複数のアンプと、
を具備する電力増幅装置。
【請求項２】
複数の容量素子における同一の側面および複数のアンプにおける同一の側面が同一方向を向くように揃えて配置される、
請求項１記載の電力増幅装置。
【請求項３】
前記複数の容量素子に対応するダミー素子と、
前記複数のアンプに対応するダミー素子と、をさらに具備する、
請求項１記載の電力増幅装置。
【請求項４】
複数の容量素子における同一の側面および複数のアンプにおける同一の側面が同一方向を向くように揃えて配置され、
前記複数の容量素子に対応するダミー素子と、
前記複数のアンプに対応するダミー素子と、をさらに具備する、
請求項１記載の電力増幅装置。
【請求項５】
出力端子と、
前記出力端子に接続され、Binary構成とThermometer構成とにより構成され、Binaryで変化するＬＳＢの出力容量を、寄生容量も含めた値でコードに対する変化量が一定になるように調整する複数の容量素子と、
前記複数の容量素子と１対１に対応して接続され、電源への接続とグランドへの接続を切り替えることで入力信号の増幅を行い、その数を可変することで出力される振幅を制御する複数のアンプと、
を具備する電力増幅装置。
【請求項６】
コモンセントロイド配置であり、前記出力端子との間の配線容量および配線抵抗がそれぞれ同じである前記複数の容量素子と、
コモンセントロイド配置であり、前記複数の容量素子との間の配線容量および配線抵抗がそれぞれ同じである前記複数のアンプと、
を具備する請求項５記載の電力増幅装置。
【請求項７】
複数の容量素子における同一の側面および複数のアンプにおける同一の側面が同一方向を向くように揃えて配置される、
請求項５記載の電力増幅装置。
【請求項８】
前記複数の容量素子に対応するダミー素子と、
前記複数のアンプに対応するダミー素子と、をさらに具備する、
請求項５記載の電力増幅装置。
【請求項９】
複数の容量素子における同一の側面および複数のアンプにおける同一の側面が同一方向を向くように揃えて配置され、
前記複数の容量素子に対応するダミー素子と、
前記複数のアンプに対応するダミー素子と、をさらに具備する、
請求項５記載の電力増幅装置。
【請求項１０】
出力端子と、
前記出力端子と接続される複数の容量素子と、
前記複数の容量素子と１対１に対応して接続され、電源への接続とグランドへの接続を切り替えることで入力信号の増幅を行い、その数を可変することで出力される振幅を制御し、デジタル回路とアンプ出力回路を有し、前記デジタル回路には第１の電源接続用のワイヤと第１のＧＮＤ接続用のワイヤが備えられ、前記アンプ出力回路には前記第１の電源接続用のワイヤと前記第１のＧＮＤ接続用のワイヤとは別に第２の電源接続用のワイヤと第２のＧＮＤ接続用のワイヤが備えられた複数のアンプと、
を具備する電力増幅装置。
【請求項１１】
コモンセントロイド配置であり、前記出力端子との間の配線容量および配線抵抗がそれぞれ同じである前記複数の容量素子と、
コモンセントロイド配置であり、前記複数の容量素子との間の配線容量および配線抵抗がそれぞれ同じである前記複数のアンプと、
を具備する請求項１０記載の電力増幅装置。
【請求項１２】
複数の容量素子における同一の側面および複数のアンプにおける同一の側面が同一方向を向くように揃えて配置される、
請求項１０記載の電力増幅装置。
【請求項１３】
前記複数の容量素子に対応するダミー素子と、
前記複数のアンプに対応するダミー素子と、をさらに具備する、
請求項１０記載の電力増幅装置。
【請求項１４】
複数の容量素子における同一の側面および複数のアンプにおける同一の側面が同一方向を向くように揃えて配置され、
前記複数の容量素子に対応するダミー素子と、
前記複数のアンプに対応するダミー素子と、をさらに具備する、
請求項１０記載の電力増幅装置。
【請求項１５】
Binary構成とThermometer構成とにより構成され、Binaryで変化するＬＳＢの出力容量を、寄生容量も含めた値でコードに対する変化量が一定になるように調整する前記複数の容量素子を具備する、
請求項１０電力増幅装置。
【請求項１６】
コモンセントロイド配置であり、前記出力端子との間の配線容量および配線抵抗がそれぞれ同じである前記複数の容量素子と、
コモンセントロイド配置であり、前記複数の容量素子との間の配線容量および配線抵抗がそれぞれ同じである前記複数のアンプと、
を具備する請求項１５記載の電力増幅装置。
【請求項１７】
複数の容量素子における同一の側面および複数のアンプにおける同一の側面が同一方向を向くように揃えて配置される、
請求項１５記載の電力増幅装置。
【請求項１８】
前記複数の容量素子に対応するダミー素子と、
前記複数のアンプに対応するダミー素子と、をさらに具備する、
請求項１５記載の電力増幅装置。
【請求項１９】
複数の容量素子における同一の側面および複数のアンプにおける同一の側面が同一方向を向くように揃えて配置され、
前記複数の容量素子に対応するダミー素子と、
前記複数のアンプに対応するダミー素子と、をさらに具備する、
請求項１５記載の電力増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳ−ＩＣによる電力増幅装置に関する。
【背景技術】
【０００２】
近年、周波数の利用効率が良いという理由により、ＷＬＡＮ（Wireless LAN）またはＬＴＥ（Long Term Evolution）などにおいて直交周波数分割多重方式（ＯＦＤＭ：orthogonal frequency-division multiplexing）が用いられている。ＯＦＤＭでは、ＰＡＰＲ（Peak-to-Average Power Ratio）が大きく、飽和出力からバックオフした領域での使用が求められる。そのため、歪によるシンボル間干渉などの影響を抑制するためには、送信機において高い線形性が要求される。
【０００３】
バックオフした領域での線形性と電力効率の課題を改善するための構成として、ＣＭＯＳ（Complementary MOS）−ＩＣによるデジタル電力増幅装置がある。デジタル電力増幅装置には電流出力のものと電圧出力のものがあるが、後者の一例として、消費電流を低減するＳＣＰＡ（Switched Capacitor Power Amplifier）が知られている（例えば、非特許文献１参照）。
【０００４】
ＳＣＰＡは、スイッチング期間だけ電流が流れるＤ級増幅器（以下、アンプという）の動作数をデジタル振幅コード（以下、振幅コードという）に応じて制御することで、振幅を制御する（例えば、ポーラー変調）。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Sang-Min Yoo, Jeffrey S. Walling, Eum Chan Woo, Benjamin Jann, and David J. Allstot, "A Switched-Capacitor RF Power Amplifier", IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 46, NO. 12, DECEMBER 2011
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一般的に、ＳＣＰＡでは、各ビット（bit）を構成する容量素子およびアンプにおいて同じものを用いることで素子のマッチングを最適にする。しかしながら、同じ素子を用いた場合でも、素子のばらつきにより振幅コードに対する振幅レベルのリニアリティが低下するという課題がある。
【０００７】
例えば、同じ容量素子、同じアンプを並べたとしても、半導体基板（ＩＣチップ）上の面内拡散ばらつき傾斜の影響によって素子の相対的なばらつきが生じ、振幅コードに対して出力がリニアに可変しない。
【０００８】
また、例えば、ビット毎に、アンプから容量素子までの配線抵抗と配線容量、および、容量素子から出力端子までの配線抵抗と配線容量が異なることにより、各ビット毎にスイッチング時の過渡応答に差が生じ、リニアリティが低下する。
【０００９】
また、例えば、Binary構成、または、Thermometer構成とBinary構成との組み合わせにおいて、ＬＳＢ（least significant bit）側をBinary構成とした場合、ＬＳＢの容量が小さいため、寄生容量の影響でコードに対する変化量が変化し、リニアリティが低下する。
【００１０】
また、例えば、振幅コード０付近では、内部のデジタル回路の量子化雑音の影響により電源・ＧＮＤ（グランド）の揺れが出力に現れ目標値からずれることがあり、これもリニアリティの低下につながる。
【００１１】
本発明は、ＳＣＰＡにおいて、振幅コードに対する出力振幅レベルのリニアリティの低下を抑制することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一態様に係る電力増幅装置は、出力端子と、コモンセントロイド配置であり、前記出力端子との間の配線容量および配線抵抗がそれぞれ同じである複数の容量素子と、コモンセントロイド配置であり、電源への接続とグランドへの接続を切り替えることで入力信号の増幅を行い、その数を可変することで出力される振幅を制御し、前記複数の容量素子との間の配線容量および配線抵抗がそれぞれ同じである複数のアンプと、を具備する構成を採る。
【００１３】
本発明の一態様に係る電力増幅装置は、出力端子と、前記出力端子に接続され、Binary構成とThermometer構成とにより構成され、Binaryで変化するＬＳＢの出力容量を、寄生容量も含めた値でコードに対する変化量が一定になるように調整する複数の容量素子と、前記複数の容量素子と１対１に対応して接続され、電源への接続とグランドへの接続を切り替えることで入力信号の増幅を行い、その数を可変することで出力される振幅を制御する複数のアンプと、を具備する構成を採る。
【００１４】
本発明の一態様に係る電力増幅装置は、出力端子と、前記出力端子と接続される複数の容量素子と、前記複数の容量素子と１対１に対応して接続され、電源への接続とグランドへの接続を切り替えることで入力信号の増幅を行い、その数を可変することで出力される振幅を制御し、デジタル回路とアンプ出力回路を有し、前記デジタル回路には第１の電源接続用のワイヤと第１のＧＮＤ接続用のワイヤが備えられ、前記アンプ出力回路には前記第１の電源接続用のワイヤと前記第１のＧＮＤ接続用のワイヤとは別に第２の電源接続用のワイヤと第２のＧＮＤ接続用のワイヤが備えられた複数のアンプと、を具備する構成を採る。
【発明の効果】
【００１５】
本発明によれば、ＳＣＰＡにおいて、振幅コードに対する出力振幅レベルのリニアリティの低下を抑制できる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１に係るＳＣＰＡの構成の一例を示す回路図
【図２】本発明の実施の形態１に係るＳＣＰＡの構成の一例を示すレイアウト図
【図３】本発明の実施の形態２に係るＳＣＰＡの構成の一例を示す回路図
【図４】本発明の実施の形態２に係るリニアリティの低下の一例を説明するグラフ
【図５】本発明の実施の形態２に係るＳＣＰＡの構成の一例を示すレイアウト図
【図６】本発明の実施の形態３に係るＳＣＰＡの構成の一例を示す概略図
【図７】本発明の実施の形態３に係るリニアリティの低下の一例を説明するグラフ
【図８】本発明の実施の形態３に係るリニアリティの低下の一例を説明するグラフ
【図９】本発明の実施の形態３に係るＳＣＰＡのアンプ出力回路およびデジタル回路の一例を示す回路図
【図１０】本発明の実施の形態４に係るＳＣＰＡの構成の一例を示すレイアウト図
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１８】
＜実施の形態１＞
まず、図１を用いて、本発明の実施の形態１に係るＳＣＰＡの基本構成と動作について説明する。図１は、本実施の形態に係るＳＣＰＡの構成の一例を示す回路図である。
【００１９】
図１において、ＳＣＰＡは、出力端子１、複数の容量素子２、複数のアンプ（Ｄ級増幅器）３を有する。
【００２０】
出力端子１は、例えば、パッドである。出力端子１は、インダクタ１３と接続されている。よって、出力端子１へ入力された信号は、インダクタ１３へ出力される。
【００２１】
複数の容量素子２は、並列に接続されている。また、各容量素子２は、出力端子１と各アンプ３との間に配置されている。また、各容量素子２は、各アンプ３と１対１に対応している。
【００２２】
複数のアンプ３は、並列に接続されている。また、各アンプ３は、各容量素子２と１対１に対応している。
【００２３】
複数のアンプ３は、それぞれ、高周波信号（位相変調信号）および振幅コード（振幅変調信号）を入力する。各アンプ３にはロジック回路が接続されており、高周波信号および振幅コードは各ロジック回路に入力される。そして、複数のアンプ３は、振幅コードに応じた電圧で高周波信号を変調することで、高周波信号の増幅を行う。その際、各アンプ３は、電源への接続とグランドへの接続を切り替えることで信号の増幅を制御する。増幅された信号は、それぞれ、各アンプ３から対応する各容量素子２を介して出力端子１へ出力される。
【００２４】
各アンプ３から容量素子２を通して合成された出力レベルは、振幅コードに比例した値となる。また、各アンプ３の出力は高調波を多く含んだ矩形波となるが、容量素子２、および、出力端子１に接続されたインダクタ１３にて構成されるバンドパスフィルタの動作によって、必要な周波数成分が取り出される。
【００２５】
各アンプ３は、電源に接続されたPchトランジスタと、グランドに接続されたNchトランジスタを備え、それらはそれぞれスイッチの役割を果たす。Pchトランジスタがオンの場合、出力が等価的に電源側に接続される。Nchトランジスタがオンの場合、出力が等価的にグランド側に接続される。そして、Pchトランジスタ、Nchトランジスタのゲートには高周波の矩形波に近い電圧波形が入力されてＤ級動作が行われる。また、これらの複数のアンプ３は、PchトランジスタがオンかつNchトランジスタがオフするアンプ数と、PchトランジスタがオフかつNchトランジスタがオンするアンプの数とが振幅コードによって制御され、その比率に応じて振幅レベルが制御される。
【００２６】
次に、図２を用いて、本実施の形態に係るＳＣＰＡのレイアウトについて説明する。図２は、本実施の形態に係るＳＣＰＡの構成の一例を示すレイアウト図である。図２において、符号１〜１１で示される構成要素は、ＩＣチップ上に配置される。また、図２において、複数の容量素子２にはＣ１〜Ｃ８の符号を付し、複数のアンプ３にはＡ１〜Ａ８の符号を付している（以下、これらの符号を用いて説明する）。
【００２７】
本実施の形態のＳＣＰＡでは、図２に示すように、複数の容量素子Ｃ１〜Ｃ８および複数のアンプＡ１〜Ａ８を、それぞれ、コモンセントロイド配置にする。
【００２８】
また、本実施の形態のＳＣＰＡでは、図２において、例えば、アンプＡ１とそれに対応する容量素子Ｃ１とを接続する配線８の配線容量および配線抵抗を、アンプＡ２とそれに対応する容量素子Ｃ２とを接続する配線９の配線容量および配線抵抗と同じにする。これと同様に、アンプＡ３〜Ａ８と容量素子Ｃ３〜Ｃ８とをそれぞれ接続する各配線（図示せず）の配線容量および配線抵抗も同じにする。
【００２９】
また、本実施の形態のＳＣＰＡでは、図２において、例えば、容量素子Ｃ１と出力端子１を接続する配線１０の配線容量および配線抵抗を、容量素子Ｃ２と出力端子１を接続する配線１１の配線容量および配線抵抗と同じにする。これと同様に、容量素子Ｃ３〜Ｃ８と出力端子１とをそれぞれ接続する各配線の配線容量および配線抵抗も同じにする。
【００３０】
また、本実施の形態のＳＣＰＡでは、図２に示すように、ダミー素子４〜７を配置する。図２の例では、容量素子２に対してダミー素子（容量ダミー素子）４、５が配置されている。また、図２の例では、アンプ３に対してダミー素子（アンプダミー素子）６、７が配置されている。
【００３１】
また、本実施の形態のＳＣＰＡでは、図２において、容量素子Ｃ１〜Ｃ８における同一の側面およびアンプＡ１〜Ａ８における同一の側面が同一方向を向くように揃えて配置する。
【００３２】
以上説明したように、本実施の形態のＳＣＰＡは、容量素子およびアンプをそれぞれコモンセントロイド配置とすることを特徴とする。これにより、各素子のばらつきを低減できる。
【００３３】
また、本実施の形態のＳＣＰＡは、各ビット（Code0〜n）のアンプから容量素子までの配線容量および配線抵抗をそれぞれ同じにし、各ビットの容量素子から出力端子までの配線容量および配線抵抗をそれぞれ同じにすることを特徴とする。これにより、振幅コードに対する出力振幅レベルのリニアリティの低下を抑制できる。
【００３４】
また、本実施の形態のＳＣＰＡは、複数の容量素子における同一の側面および複数のアンプにおける同一の側面が同一方向を向くように揃えて配置することを特徴とする。これにより、素子の相対ばらつきが低減でき、さらにリニアリティの低下を抑制できる。
【００３５】
また、本実施の形態のＳＣＰＡは、容量素子およびアンプのそれぞれについてダミー素子を配置することを特徴とする。これにより、素子の相対ばらつきが低減でき、さらにリニアリティの低下を抑制できる。
【００３６】
＜実施の形態２＞
まず、図３を用いて、本発明の実施の形態２に係るＳＣＰＡの構成について説明する。図３は、本実施の形態に係るＳＣＰＡの構成の一例を示す回路図である。図３において、図１と同じ構成要素については同一符号を付し、ここでの説明は省略する。
【００３７】
図３の構成では、上述した図１の構成と同様に、複数の容量素子２と複数のアンプ３がそれぞれ並列に配置されるが、図１の構成では各ビットに割り当てられる容量値が同じとなっているのに対し、図３の構成では各ビットに割り当てられる容量値が異なる。すなわち、図３に示すように、ＬＳＢ側においてビット毎に容量がＣ、２Ｃ、４Ｃ、８Ｃとそれぞれ２倍に大きくなっていく構成となっている。この構成はBinary構成５０という。また、それより上のビットでは、図３に示すように、１６Ｃの容量が３つ並んだ構成となっている。この構成はThermometer構成５１という。このようにBinary構成とThermometer構成とを組み合わせることで、回路の占有面積を削減できるという利点がある。
【００３８】
しかしながら、ＬＳＢ側においてBinary構成をとる場合、ＬＳＢ側の容量が小さいため、寄生容量の影響でコードに対する変化量が変化する。これにより、図４に示すグラフのように、振幅コードに対する出力振幅レベルのリニアリティが低下してしまう（太線参照）。そこで、本実施の形態では、ＩＣチップ上のレイアウトを図５に示す構成とする。
【００３９】
以下、図５を用いて、本実施の形態に係るＳＣＰＡのレイアウトについて説明する。図５は、本実施の形態に係るＳＣＰＡの構成の一例を示すレイアウト図である。
【００４０】
図５において、複数の容量素子２のうちの容量素子１５は、ＬＳＢで使用する容量素子である。本実施の形態のＳＣＰＡでは、この容量素子１５において、Binaryで変化するＬＳＢ部の出力容量を、寄生容量も含めた値でコードに対する変化量が一定になるように容量素子１５のサイズを調整する。例えば、図５では、容量素子１５が他の容量素子よりも小さく調整されている。
【００４１】
以上説明したように、本実施の形態のＳＣＰＡは、Binaryで変化するＬＳＢ部の出力容量を、寄生容量も含めた値でコードに対する変化量が一定になるように調整することを特徴する。これにより、寄生容量の影響を抑制することができ、リニアリティの低下を抑制できる。
【００４２】
＜実施の形態３＞
図６は、本発明の実施の形態３に係るＳＣＰＡの構成例を示す図である。図６は、ＳＣＰＡの単位セルを示している。
【００４３】
図６において、本実施の形態のＳＣＰＡは、出力端子をスイッチングさせるデジタル回路（制御信号生成回路）と、アンプ出力回路（出力段のアンプ）とを有する。デジタル回路のスイッチング動作により電源、ＧＮＤの値が不安定となる。このため、デジタル回路とアンプ出力回路とで電源、ＧＮＤのワイヤが共通化されている場合、図７に示すように、振幅コード０付近において電源、ＧＮＤの値の揺れが出力に現れる。これにより、図８に示すグラフのように、振幅コードに対する出力振幅レベルのリニアリティが低下してしまう（太線参照）。そこで、本実施の形態では、ＩＣチップ上のレイアウトを図９に示す構成とする。
【００４４】
以下、図９を用いて、本実施の形態に係るＳＣＰＡのレイアウトについて説明する。図９は、本実施の形態に係るＳＣＰＡの構成の一例を示すレイアウト図である。
【００４５】
図９において、デジタル回路１６は、電源配線１７により電源パッド１８と接続され、ＧＮＤ配線２１によりＧＮＤパッド２２と接続されている。電源パッド１８は電源ワイヤ１９によりリード２０と接続され、ＧＮＤパッド２２はＧＮＤワイヤ２３によりリード２４と接続されている。
【００４６】
これと同様に、図９において、アンプ出力回路２５は、電源配線２６により電源パッド２７と接続され、ＧＮＤ配線３０によりＧＮＤパッド３１と接続されている。電源パッド２７は電源ワイヤ２８によりリード２９と接続され、ＧＮＤパッド３１はＧＮＤワイヤ３２によりリード３３と接続されている。
【００４７】
このように、本実施の形態のＳＣＰＡでは、デジタル回路１６とアンプ出力回路２５のそれぞれにおいて、電源接続用のワイヤとＧＮＤ接続用のワイヤを別々に設ける。
【００４８】
以上説明したように、本実施の形態のＳＣＰＡは、デジタル回路とアンプ出力回路とで、電源ワイヤとＧＮＤワイヤを分けることを特徴とする。これにより、スイッチング動作により発生するノイズがデジタル回路からアンプ出力回路へ周りこむことを抑制でき、その結果、リニアリティ低下を抑制できる。
【００４９】
＜実施の形態４＞
図１０を用いて、本実施の形態に係るＳＣＰＡのレイアウトについて説明する。図１０は、本発明の実施の形態４に係るＳＣＰＡの構成の一例を示すレイアウト図である。
【００５０】
図１０において、パッド３４（出力端子１の一例）の周囲に、複数の容量素子３５〜３８（容量素子２の一例）を配置する。また、複数の容量素子３５〜３８の周囲に、アンプ３９〜４２（アンプ３の一例）を配置する。複数のアンプ３９と複数の容量素子３５は、１対１に対応して接続されている。これと同様に、複数のアンプ４０と複数の容量素子３６、複数のアンプ４１と複数の容量素子３７、複数のアンプ４２と複数の容量素子３８も、それぞれ、１対１に対応して接続されている。また、複数の容量素子３５〜３８は、パッド３４と接続されている。これらの接続は、実施の形態１と同様に、配線容量および配線抵抗を同じにする。パッド３４は、実施の形態１の出力端子１と同様に、インダクタ１３に接続される。
【００５１】
以上説明したように、本実施の形態のＳＣＰＡは、各ビットのアンプから容素子量までの配線容量および配線抵抗をそれぞれ同じにし、各ビットの容量素子から出力端子までの配線容量および配線抵抗をそれぞれ同じにすることを特徴とする。これにより、振幅コードに対する出力振幅レベルのリニアリティの低下を抑制できる。
【００５２】
また、本実施の形態のＳＣＰＡは、図１０に示すように、パッドの一辺側に容量素子およびアンプを配置しないことを特徴とする。これにより、パッドをＩＣチップ端（図示せず）に近接して配置することができる。その結果、パッドからインダクタまでのワイヤを短くでき、組み立てが容易となる。
【００５３】
以上説明した実施の形態１〜４に係るＳＣＰＡは、例えば、無線電波を利用して通信を行う無線通信装置（送信装置、受信装置）などに搭載される。
【００５４】
なお、上記実施の形態１〜４は、上記説明に限定されるものではなく、その趣旨を逸脱しない範囲において種々の変形が可能である。また、上記実施の形態１〜４で説明した各構成は、任意に組み合わせることができる。
【産業上の利用可能性】
【００５５】
本発明は、ＳＣＰＡに用いるのに好適である。
【符号の説明】
【００５６】
１  出力端子
２、３５、３６、３７、３８  容量素子
３、３９、４０、４１、４２  アンプ
４、５、６、７  ダミー素子
８、９、１０、１１  配線
１２  インバータ
１３  インダクタ
１４  抵抗
１５  ＬＳＢで使用する容量素子
５０  Binary構成
５１  Thermometer構成
１６  デジタル回路
１７、２６  電源配線
１８、２７  電源パッド
１９、２８  電源ワイヤ
２０、２４、２９、３３  リード
２１、３０  ＧＮＤ配線
２２、３１  ＧＮＤパッド
２３、３２  ＧＮＤワイヤ
２５  アンプ出力回路
３４  パッド
【図１】
2015126244.tif 000003
【図２】
2015126244.tif 000004
【図３】
2015126244.tif 000005
【図４】
2015126244.tif 000006
【図５】
2015126244.tif 000007
【図６】
2015126244.tif 000008
【図７】
2015126244.tif 000009
【図８】
2015126244.tif 000010
【図９】
2015126244.tif 000011
【図１０】
2015126244.tif 000012