(57)【要約】【課題】挿入損失を増加させずにダイプレクサを小型化し、且つダイプレクサのアイソレーション特性を向上させる。【解決手段】ダイプレクサ１は、積層された複数の誘電体層を含む積層体と、積層体の外周部に配置された第１の端子２、第２の端子３および共通端子４と、積層体内に設けられた第１のフィルタ５および第２のフィルタ６と、結合素子Ｃ９とを備えている。第１のフィルタ５は、共通端子４と第１の端子２との間に設けられて、第１の周波数帯域内の周波数の第１の信号を選択的に通過させる。第２のフィルタ６は、共通端子４と第２の端子３との間に設けられて、第２の信号を選択的に通過させる。結合素子Ｃ９は、第１のフィルタ５と第２のフィルタ６の間で容量結合を生じさせる。【選択図】図１
2015056677.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の誘電体層を含む積層体と、
前記積層体の外周部に配置された第１の端子、第２の端子および共通端子と、
前記積層体内に設けられた第１のフィルタおよび第２のフィルタとを備えたダイプレクサであって、
前記第１のフィルタは、前記共通端子と前記第１の端子との間に設けられて、第１の周波数帯域内の周波数の第１の信号と、前記第１の周波数帯域よりも高い周波数帯域である第２の周波数帯域内の周波数の第２の信号のうちの、前記第１の信号を選択的に通過させ、
前記第２のフィルタは、前記共通端子と前記第２の端子との間に設けられて、前記第１の信号と前記第２の信号のうちの前記第２の信号を選択的に通過させ、
前記ダイプレクサは、更に、前記第１のフィルタと前記第２のフィルタの間で容量結合を生じさせる結合素子を備えたことを特徴とするタイプレクサ。
【請求項２】
前記第１のフィルタは第１の導体層を含み、
前記第２のフィルタは第２の導体層を含み、
前記第１の導体層と前記第２の導体層は、前記複数の誘電体層の積層方向における互いに異なる位置に配置され、互いに接触せず、
前記第１の導体層は第１のキャパシタ構成部を含み、
前記第２の導体層は第２のキャパシタ構成部を含み、
前記第１のキャパシタ構成部と前記第２のキャパシタ構成部は、前記複数の誘電体層のうちの少なくとも１つの誘電体層を介して対向し、
前記第１のキャパシタ構成部と前記第２のキャパシタ構成部の間には、いかなる導体層も存在せず、
前記結合素子は、前記第１のキャパシタ構成部と前記第２のキャパシタ構成部と前記少なくとも１つの誘電体層によって構成されたキャパシタであることを特徴とする請求項１記載のダイプレクサ。
【請求項３】
前記第１の導体層は前記第１の端子に直接接続され、前記第２の導体層は前記第２の端子に直接接続されていることを特徴とする請求項２記載のダイプレクサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層された複数の誘電体層を有する積層体を用いたダイプレクサに関する。
【背景技術】
【０００２】
近年、携帯電話機やスマートフォンに代表される小型無線通信装置は、小型化が求められている一方で、本来の通信機能の他に、ブルートゥース（登録商標）規格の通信や無線ＬＡＮ（ローカルエリアネットワーク）用の通信等の他の通信機能を有するものが増えている。
【０００３】
１台の無線通信装置で、周波数帯域の異なる複数の受信信号を処理するためには、アンテナで受信した複数の受信信号を互いに分離する手段が必要になる。周波数帯域の異なる２つの受信信号を分離する手段としては、ダイプレクサが知られている。
【０００４】
近年、無線通信装置の小型化、省スペース化が市場から要求されており、その通信装置に用いられるダイプレクサの小型化も要求されている。
【０００５】
小型化に適したダイプレクサとしては、特許文献１ないし３に示されるように、積層された複数の誘電体層を有する積層体を用いたものが知られている。このダイプレクサは、積層体の外周部に設けられた第１の端子、第２の端子および共通端子と、積層体の内部に設けられた第１および第２のフィルタを備えている。第１のフィルタは、共通端子と第１の端子との間に設けられている。第２のフィルタは、共通端子と第２の端子との間に設けられている。第１のフィルタは、第１の周波数帯域内の周波数の第１の信号を通過させるものである。第２のフィルタは、第１の周波数帯域よりも高い周波数帯域である第２の周波数帯域内の周波数の第２の信号を通過させるものである。第１のフィルタは、例えばローパスフィルタまたはバンドパスフィルタである。第２のフィルタは、例えばハイパスフィルタまたはバンドパスフィルタである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−９３９９６号公報
【特許文献２】特開２００６−２１１２７３号公報
【特許文献３】特開２００７−２５１１０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
積層体を用いたダイプレクサでは、特に小型化しようとすると、第１のフィルタと第２のフィルタが近づき、第１のフィルタと第２のフィルタの間で電磁気的な結合が生じ、その結果、第１の端子と第２の端子の間のアイソレーション特性が悪化しやすくなるという問題点がある。
【０００８】
特許文献２には、コンデンサ部に対して積層体の積層方向の両側に第１のインダクタ回路と第２のインダクタ回路を配置して、第１のインダクタ回路と第２のインダクタ回路の干渉を抑制する技術が記載されている。しかし、この技術では、ダイプレクサを小型化しようとすると、コンデンサ部に対して第１および第２のインダクタ回路が近づき、第１および第２のインダクタ回路が発生する磁界がコンデンサ部によって妨げられてしまう。その結果、第１および第２のインダクタ回路のＱ値が低下して、ダイプレクサの挿入損失が大きくなるという問題点がある。
【０００９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、挿入損失を増加させずに小型化でき、且つアイソレーション特性を向上させることができるようにしたダイプレクサを提供することにある。
【課題を解決するための手段】
【００１０】
本発明のダイプレクサは、積層された複数の誘電体層を含む積層体と、積層体の外周部に配置された第１の端子、第２の端子および共通端子と、積層体内に設けられた第１のフィルタおよび第２のフィルタとを備えている。第１のフィルタは、共通端子と第１の端子との間に設けられて、第１の周波数帯域内の周波数の第１の信号と、第１の周波数帯域よりも高い周波数帯域である第２の周波数帯域内の周波数の第２の信号のうちの、第１の信号を選択的に通過させる。第２のフィルタは、共通端子と第２の端子との間に設けられて、第１の信号と第２の信号のうちの第２の信号を選択的に通過させる。ダイプレクサは、更に、第１のフィルタと第２のフィルタの間で容量結合を生じさせる結合素子を備えている。
【００１１】
本発明のダイプレクサにおいて、第１のフィルタは第１の導体層を含み、第２のフィルタは第２の導体層を含んでいてもよい。第１の導体層と第２の導体層は、複数の誘電体層の積層方向における互いに異なる位置に配置され、互いに接触してない。第１の導体層は第１のキャパシタ構成部を含み、第２の導体層は第２のキャパシタ構成部を含んでいる。第１のキャパシタ構成部と第２のキャパシタ構成部は、誘電体層のうちの少なくとも１つの誘電体層を介して対向している。第１のキャパシタ構成部と第２のキャパシタ構成部の間には、いかなる導体層も存在していない。この場合、結合素子は、第１のキャパシタ構成部と第２のキャパシタ構成部と少なくとも１つの誘電体層によって構成されたキャパシタである。第１の導体層は第１の端子に直接接続され、第２の導体層は第２の端子に直接接続されていてもよい。
【発明の効果】
【００１２】
本発明のダイプレクサでは、第１のフィルタと第２のフィルタの間には、浮遊インダクタンスおよび浮遊キャパシタンスの他に、結合素子のキャパシタンスが生じる。これらによる共振の共振周波数は、浮遊インダクタンスおよび浮遊キャパシタンスのみによる共振の共振周波数よりも低くなり、第２の周波数帯域に近づく。これにより、本発明によれば、挿入損失を増加させずにダイプレクサを小型化でき、且つダイプレクサのアイソレーション特性を向上させることが可能になるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施の形態に係るダイプレクサの構成を示す回路図である。
【図２】本発明の一実施の形態に係るダイプレクサの斜視図である。
【図３】下側から見た本発明の一実施の形態に係るダイプレクサの斜視図である。
【図４】本発明の一実施の形態に係るダイプレクサの積層体における１層目ないし５層目の誘電体層の下面を示す説明図である。
【図５】本発明の一実施の形態に係るダイプレクサの積層体における６層目ないし１０層目の誘電体層の下面を示す説明図である。
【図６】本発明の一実施の形態に係るダイプレクサの積層体における１１層目ないし１５層目の誘電体層の下面を示す説明図である。
【図７】本発明の一実施の形態に係るダイプレクサにおける結合素子の変形例を示す説明図である。
【図８】比較例のダイプレクサの特性を示す特性図である。
【図９】本発明の一実施の形態に係るダイプレクサの特性を示す特性図である。
【図１０】比較例のダイプレクサの特性を示す特性図である。
【図１１】本発明の一実施の形態に係るダイプレクサの特性を示す特性図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１を参照して、本発明の一実施の形態に係るダイプレクサの回路構成について説明する。本実施の形態に係るダイプレクサ１は、第１の周波数帯域内の周波数の第１の信号と、第１の周波数帯域よりも高い周波数帯域である第２の周波数帯域内の周波数の第２の信号とを分離するものである。第１の周波数帯域は、例えば、ＩＥＥＥ８０２．１１ｂやＩＥＥＥ８０２．１１ｇにおいて使用される２．４ＧＨｚ帯である。第２の周波数帯域は、例えば、ＩＥＥＥ８０２．１１ａにおいて使用される５ＧＨｚ帯である。
【００１５】
ダイプレクサ１は、第１の端子２と、第２の端子３と、共通端子４と、第１のフィルタ５と、第２のフィルタ６と、結合素子Ｃ９とを備えている。共通端子４には、第１の信号と第２の信号が入力される。第１のフィルタ５は、共通端子４と第１の端子２との間に設けられて、第１の信号と第２の信号のうちの第１の信号を選択的に通過させる。第１のフィルタ５は、例えば、ローパスフィルタまたはバンドパスフィルタである。第２のフィルタ６は、共通端子４と第２の端子３との間に設けられて、第１の信号と第２の信号のうちの第２の信号を選択的に通過させる。第２のフィルタ６は、例えば、ハイパスフィルタまたはバンドパスフィルタである。第１の端子２は、第１の信号を出力する。第２の端子３は、第２の信号を出力する。結合素子Ｃ９は、第１のフィルタ５と第２のフィルタ６の間で容量結合を生じさせる。
【００１６】
図１には、第１のフィルタ５がローパスフィルタであり、第２のフィルタ６がバンドパスフィルタであり、結合素子Ｃ９は、第１の端子２と第２の端子３との間に設けられたキャパシタである例を示している。以下、この例について詳しく説明する。第１のフィルタ５は、２つのインダクタＬ１，Ｌ２と、２つのキャパシタＣ１，Ｃ２を有している。インダクタＬ１の一端は、共通端子４に接続されている。インダクタＬ２の一端とキャパシタＣ１，Ｃ２の各一端は、インダクタＬ１の他端に接続されている。インダクタＬ２の他端とキャパシタＣ１の他端は、第１の端子２に接続されている。キャパシタＣ２の他端は、グランドに接続されている。
【００１７】
第２のフィルタ６は、２つのインダクタＬ３，Ｌ４と、６つのキャパシタＣ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８を有している。キャパシタＣ３，Ｃ５の各一端は、共通端子４に接続されている。インダクタＬ３の一端とキャパシタＣ４の一端は、キャパシタＣ３の他端に接続されている。インダクタＬ３の他端は、グランドに接続されている。キャパシタＣ６の一端は、キャパシタＣ５の他端に接続されている。キャパシタＣ６の他端は、キャパシタＣ４の他端に接続されている。インダクタＬ４の一端とキャパシタＣ７の一端は、キャパシタＣ４，Ｃ６の各他端に接続されている。インダクタＬ４の他端とキャパシタＣ７の他端とキャパシタＣ８の一端は、第２の端子３に接続されている。キャパシタＣ８の他端は、グランドに接続されている。
【００１８】
本実施の形態に係るダイプレクサ１では、第１のフィルタ５は、共通端子４に入力された第１の信号および第２の信号のうちの第１の信号を選択的に通過させて、第１の端子２から出力させる。また、第２のフィルタ６は、共通端子４に入力された第１の信号および第２の信号のうちの第２の信号を選択的に通過させて、第２の端子３から出力させる。
【００１９】
次に、図２および図３を参照して、ダイプレクサ１の構造の概略について説明する。図２は、ダイプレクサ１の斜視図である。図３は、下側から見たダイプレクサ１の斜視図である。ダイプレクサ１は、ダイプレクサ１の構成要素を一体化するための積層体１０を備えている。後で詳しく説明するが、積層体１０は、積層された複数の誘電体層と複数の導体層とを含んでいる。第１のフィルタ５、第２のフィルタ６および結合素子Ｃ９は、積層体１０内に設けられている。
【００２０】
積層体１０は、外周部を有する直方体形状をなしている。積層体１０の外周部は、上面１０Ａと、底面１０Ｂと、４つの側面１０Ｃ〜１０Ｆとを含んでいる。上面１０Ａと底面１０Ｂは互いに反対側を向き、側面１０Ｃ，１０Ｄも互いに反対側を向き、側面１０Ｅ，１０Ｆも互いに反対側を向いている。側面１０Ｃ〜１０Ｆは、上面１０Ａおよび底面１０Ｂに対して垂直になっている。積層体１０において、上面１０Ａおよび底面１０Ｂに垂直な方向が、複数の誘電体層および複数の導体層の積層方向である。図２および図３では、この積層方向を、記号Ｔを付した矢印で示している。
【００２１】
ダイプレクサ１は、第１の端子２、第２の端子３および共通端子４の他に、グランド端子８を備えている。第１の端子２、第２の端子３、共通端子４およびグランド端子８は、積層体１０の外周部に配置されている。第１の端子２と第２の端子３は、上面１０Ａから側面１０Ｃを経由して底面１０Ｂにかけて配置されている。また、第１の端子２と第２の端子３は、上面１０Ａと側面１０Ｃの間の稜線に平行な方向に並んでいる。共通端子４とグランド端子８は、上面１０Ａから側面１０Ｄを経由して底面１０Ｂにかけて配置されている。グランド端子８は、グランドに接続される。
【００２２】
次に、図４ないし図６を参照して、積層体１０について詳しく説明する。積層体１０は、積層された１５層の誘電体層を有している。以下、この１５層の誘電体層を、下から順に１層目ないし１５層目の誘電体層と呼ぶ。図４において（ａ）〜（ｅ）は、それぞれ、１層目ないし５層目の誘電体層の下面を示している。図５において（ａ）〜（ｅ）は、それぞれ、６層目ないし１０層目の誘電体層の下面を示している。図６において（ａ）〜（ｅ）は、それぞれ、１１層目ないし１５層目の誘電体層の下面を示している。
【００２３】
図４（ａ）に示した１層目の誘電体層１１の下面には、４つの導体層１１２，１１３，１１４，１１８が形成されている。導体層１１２，１１３，１１４，１１８には、それぞれ第１の端子２、第２の端子３、共通端子４、グランド端子８が接続されている。
【００２４】
図４（ｂ）に示した２層目の誘電体層１２の下面には、キャパシタＣ８の一部を構成する導体層１２Ｃ８と、導体層１２１とが形成されている。導体層１２１は、キャパシタＣ１の一部を構成するキャパシタ構成部１２Ｃ１と、キャパシタＣ２の一部を構成するキャパシタ構成部１２Ｃ２とを含んでいる。また、誘電体層１２には、導体層１２１に接続されたスルーホール１２Ｔ１と、導体層１２Ｃ８に接続されたスルーホール１２Ｔ２とが形成されている。
【００２５】
図４（ｃ）に示した３層目の誘電体層１３の下面には、キャパシタＣ１の他の一部を構成する導体層１３Ｃ１と、導体層１３Ｇとが形成されている。導体層１３Ｃ１は、誘電体層１２を介してキャパシタ構成部１２Ｃ１に対向している。キャパシタＣ１は、キャパシタ構成部１２Ｃ１と導体層１３Ｃ１と誘電体層１２とによって構成されている。導体層１３Ｇは、誘電体層１２を介してキャパシタ構成部１２Ｃ２と導体層１２Ｃ８に対向している。キャパシタＣ２は、キャパシタ構成部１２Ｃ２と導体層１３Ｇと誘電体層１２とによって構成されている。キャパシタＣ８は、導体層１２Ｃ８と導体層１３Ｇと誘電体層１２とによって構成されている。また、誘電体層１３には、スルーホール１２Ｔ１に接続されたスルーホール１３Ｔ１と、スルーホール１２Ｔ２に接続されたスルーホール１３Ｔ２と、導体層１３Ｃ１に接続されたスルーホール１３Ｔ３と、導体層１３Ｇに接続されたスルーホール１３Ｔ４とが形成されている。
【００２６】
図４（ｄ）に示した４層目の誘電体層１４には、それぞれスルーホール１３Ｔ１，１３Ｔ２，１３Ｔ３，１３Ｔ４に接続されたスルーホール１４Ｔ１，１４Ｔ２，１４Ｔ３，１４Ｔ４が形成されている。
【００２７】
図４（ｅ）に示した５層目の誘電体層１５の下面には、導体層１５Ｇ，１５１が形成されている。導体層１５Ｇは、グランド端子８に直接接続されている。導体層１５１は、第２の端子３に直接接続されている。導体層１５１は、インダクタＬ４の一部を構成するインダクタ構成部１５Ｌ４と、枝部１５Ｃとを含んでいる。枝部１５Ｃは、インダクタ構成部１５Ｌ４における第２の端子３の近傍の部分から、第１の端子２と第２の端子３が並ぶ方向、すなわち上面１０Ａと側面１０Ｃの間の稜線に平行な方向に、第１の端子２の近傍まで延びている。枝部１５Ｃは、その先端の近傍に位置する第２のキャパシタ構成部１５Ｃ９を含んでいる。第２のキャパシタ構成部１５Ｃ９については、後で詳しく説明する。導体層１５１には、スルーホール１４Ｔ２が接続されている。導体層１５Ｇには、スルーホール１４Ｔ４が接続されている。また、誘電体層１５には、スルーホール１４Ｔ１に接続されたスルーホール１５Ｔ１と、インダクタ構成部１５Ｌ４の先端の近傍部分に接続されたスルーホール１５Ｔ２と、スルーホール１４Ｔ３に接続されたスルーホール１５Ｔ３とが形成されている。
【００２８】
図５（ａ）に示した６層目の誘電体層１６の下面には、インダクタＬ２の一部を構成する導体層１６１と、インダクタＬ４の他の一部を構成する導体層１６Ｌ４とが形成されている。導体層１６１は、第１の端子２に直接接続されている。また、導体層１６１は、第１の端子２の近傍に位置する第１のキャパシタ構成部１６Ｃ９を含んでいる。第１のキャパシタ構成部１６Ｃ９については、後で詳しく説明する。導体層１６１には、スルーホール１５Ｔ３が接続されている。また、導体層１６Ｌ４の一端の近傍部分には、スルーホール１５Ｔ２が接続されている。また、誘電体層１６には、スルーホール１５Ｔ１に接続されたスルーホール１６Ｔ１と、導体層１６１の先端の近傍部分に接続されたスルーホール１６Ｔ２と、導体層１６Ｌ４の他端の近傍部分に接続されたスルーホール１６Ｔ３とが形成されている。
【００２９】
ここで、図５（ａ）に示した第１のキャパシタ構成部１６Ｃ９と図４（ｅ）に示した第２のキャパシタ構成部１５Ｃ９について詳しく説明する。第１のキャパシタ構成部１６Ｃ９と第２のキャパシタ構成部１５Ｃ９は、積層体１０の複数の誘電体層の積層方向Ｔから見たときに重なる位置にある。すなわち、第１のキャパシタ構成部１６Ｃ９と第２のキャパシタ構成部１５Ｃ９は、複数の誘電体層のうちの少なくとも１つの誘電体層を介して対向している。本実施の形態では、特に、第１のキャパシタ構成部１６Ｃ９と第２のキャパシタ構成部１５Ｃ９は、誘電体層１５を介して対向している。第１のキャパシタ構成部１６Ｃ９と第２のキャパシタ構成部１５Ｃ９の間には、いかなる導体層も存在していない。第１のキャパシタ構成部１６Ｃ９と、第２のキャパシタ構成部１５Ｃ９と、それらの間の誘電体層１５は、結合素子Ｃ９であるキャパシタを構成している。
【００３０】
第１のキャパシタ構成部１６Ｃ９を含む導体層１６１は、本発明における第１の導体層に対応する。第２のキャパシタ構成部１５Ｃ９を含む導体層１５１は、本発明における第２の導体層に対応する。導体層１６１と導体層１５１は、積層方向Ｔにおける互いに異なる位置に配置され、互いに接触していない。
【００３１】
図５（ｂ）に示した７層目の誘電体層１７の下面には、インダクタＬ２の他の一部を構成する導体層１７Ｌ２と、インダクタＬ４の更に他の一部を構成する導体層１７Ｌ４とが形成されている。導体層１７Ｌ２の一端の近傍部分には、スルーホール１６Ｔ２が接続されている。導体層１７Ｌ４の一端の近傍部分には、スルーホール１６Ｔ３が接続されている。また、誘電体層１７には、スルーホール１６Ｔ１に接続されたスルーホール１７Ｔ１と、導体層１７Ｌ２の他端の近傍部分に接続されたスルーホール１７Ｔ２と、導体層１７Ｌ４の他端の近傍部分に接続されたスルーホール１７Ｔ３とが形成されている。インダクタＬ４は、インダクタ構成部１５Ｌ４、導体層１６Ｌ４，１７Ｌ４およびスルーホール１５Ｔ２，１６Ｔ３によって構成されている。
【００３２】
図５（ｃ）に示した８層目の誘電体層１８の下面には、インダクタＬ２の更に他の一部を構成する導体層１８Ｌ２と、インダクタＬ３の一部を構成する導体層１８Ｌ３とが形成されている。導体層１８Ｌ２の一端の近傍部分には、スルーホール１７Ｔ２が接続されている。導体層１８Ｌ３は、グランド端子８に直接接続されている。また、誘電体層１８には、導体層１８Ｌ２の他端の近傍部分に接続されると共にスルーホール１７Ｔ１に接続されたスルーホール１８Ｔ１と、導体層１８Ｌ３の先端の近傍部分に接続されたスルーホール１８Ｔ２と、スルーホール１７Ｔ３に接続されたスルーホール１８Ｔ３とが形成されている。インダクタＬ２は、導体層１６１，１７Ｌ２，１８Ｌ２およびスルーホール１６Ｔ２，１７Ｔ２によって構成されている。
【００３３】
図５（ｄ）に示した９層目の誘電体層１９の下面には、インダクタＬ３の他の一部を構成する導体層１９Ｌ３が形成されている。導体層１９Ｌ３の一端の近傍部分には、スルーホール１８Ｔ２が接続されている。また、誘電体層１９には、スルーホール１８Ｔ１に接続されたスルーホール１９Ｔ１と、導体層１９Ｌ３の他端の近傍部分に接続されたスルーホール１９Ｔ２と、スルーホール１８Ｔ３に接続されたスルーホール１９Ｔ３とが形成されている。
【００３４】
図５（ｅ）に示した１０層目の誘電体層２０の下面には、インダクタＬ１の一部を構成する導体層２０Ｌ１と、インダクタＬ３の更に他の一部を構成する導体層２０Ｌ３とが形成されている。導体層２０Ｌ１の一端の近傍部分には、スルーホール１９Ｔ１が接続されている。導体層２０Ｌ３の一端の近傍部分には、スルーホール１９Ｔ２が接続されている。また、誘電体層２０には、導体層２０Ｌ１の他端の近傍部分に接続されたスルーホール２０Ｔ１と、導体層２０Ｌ３の他端の近傍部分に接続されたスルーホール２０Ｔ２と、スルーホール１９Ｔ３に接続されたスルーホール２０Ｔ３とが形成されている。インダクタＬ３は、導体層１８Ｌ３，１９Ｌ３，２０Ｌ３およびスルーホール１８Ｔ２，１９Ｔ２によって構成されている。
【００３５】
図６（ａ）に示した１１層目の誘電体層２１の下面には、インダクタＬ１の他の一部を構成する導体層２１Ｌ１が形成されている。導体層２１Ｌ１の一端の近傍部分には、スルーホール２０Ｔ１が接続されている。また、誘電体層２１には、導体層２１Ｌ１の他端の近傍部分に接続されたスルーホール２１Ｔ１と、スルーホール２０Ｔ２に接続されたスルーホール２１Ｔ２と、スルーホール２０Ｔ３に接続されたスルーホール２１Ｔ３とが形成されている。
【００３６】
図６（ｂ）に示した１２層目の誘電体層２２の下面には、インダクタＬ１の更に他の一部を構成する導体層２２Ｌ１が形成されている。導体層２２Ｌ１の一端の近傍部分には、スルーホール２１Ｔ１が接続されている。また、誘電体層２２には、導体層２２Ｌ１の他端の近傍部分に接続されたスルーホール２２Ｔ１と、スルーホール２１Ｔ２に接続されたスルーホール２２Ｔ２と、スルーホール２１Ｔ３に接続されたスルーホール２２Ｔ３とが形成されている。
【００３７】
図６（ｃ）に示した１３層目の誘電体層２３の下面には、インダクタＬ１の更に他の一部を構成する導体層２３Ｌ１と、導体層２３１とが形成されている。導体層２３Ｌ１の一端の近傍部分には、スルーホール２２Ｔ１が接続されている。導体層２３１は、キャパシタＣ３の一部を構成するキャパシタ構成部２３Ｃ３と、キャパシタＣ４の一部を構成するキャパシタ構成部２３Ｃ４とを含んでいる。導体層２３１には、スルーホール２２Ｔ２が接続されている。また、誘電体層２３には、導体層２３Ｌ１の他端の近傍部分に接続されたスルーホール２３Ｔ１と、スルーホール２２Ｔ３に接続されたスルーホール２３Ｔ３とが形成されている。インダクタＬ１は、導体層２０Ｌ１，２１Ｌ１，２２Ｌ１，２３Ｌ１およびスルーホール２０Ｔ１，２１Ｔ１，２２Ｔ１によって構成されている。
【００３８】
図６（ｄ）に示した１４層目の誘電体層２４の下面には、導体層２４１，２４２が形成されている。導体層２４１は、誘電体層２３を介してキャパシタ構成部２３Ｃ３に対向している。キャパシタＣ３は、キャパシタ構成部２３Ｃ３と導体層２４１と誘電体層２３とによって構成されている。導体層２４２には、スルーホール２３Ｔ３が接続されている。導体層２４２は、誘電体層２３を介してキャパシタ構成部２３Ｃ４に対向している。キャパシタＣ４は、キャパシタ構成部２３Ｃ４と導体層２４２と誘電体層２３とによって構成されている。また、誘電体層２４には、導体層２４１に接続されると共にスルーホール２３Ｔ１に接続されたスルーホール２４Ｔ１が形成されている。キャパシタＣ４は、キャパシタ構成部２３Ｃ４と導体層２４２と誘電体層２４とによって構成されている。
【００３９】
図６（ｅ）に示した１５層目の誘電体層２５の下面には、導体層２５１，２５４と、キャパシタＣ７の一部を構成する導体層２５Ｃ７とが形成されている。導体層２５１は、キャパシタＣ５の一部を構成するキャパシタ構成部２５Ｃ５と、キャパシタＣ６の一部を構成するキャパシタ構成部２５Ｃ６とを含んでいる。キャパシタ構成部２５Ｃ５は、誘電体層２４を介して導体層２４１に対向している。キャパシタＣ５は、導体層２４１とキャパシタ構成部２５Ｃ５と誘電体層２４とによって構成されている。キャパシタ構成部２５Ｃ６は、誘電体層２４を介して導体層２４２に対向している。キャパシタＣ６は、導体層２４２とキャパシタ構成部２５Ｃ６と誘電体層２４とによって構成されている。導体層２５Ｃ７は、第２の端子３に直接接続されている。導体層２５Ｃ７は、誘電体層２４を介して導体層２４２に対向している。キャパシタＣ７は、導体層２４２，２５Ｃ７と誘電体層２４とによって構成されている。導体層２５４は、共通端子４に直接接続されている。また、導体層２５４には、スルーホール２４Ｔ１が接続されている。
【００４０】
１層目ないし１５層目の誘電体層１１〜２５が、それぞれの下面が下に向いた姿勢で、下から順に積層されて、第１および第２のフィルタ５，６を含む積層体１０が構成される。そして、この積層体１０の外周部に対して端子２，３，４，８が形成されて、図１および図２に示したダイプレクサ１が完成する。
【００４１】
図７は、本実施の形態に係るダイプレクサ１における結合素子Ｃ９の変形例を示す説明図である。図７において、（ａ）は５層目の誘電体層１５の下面を示し、（ｂ）は６層目の誘電体層１６の下面を示している。この変形例では、図７（ａ）に示したように、導体層１５１は、図４（ｅ）に示した枝部１５Ｃよりも短い枝部１５Ｃを有している。枝部１５Ｃは、その先端の近傍に位置する第２のキャパシタ構成部１５Ｃ９を含んでいる。
【００４２】
変形例では、図７（ｂ）に示したように、導体層１６１は、インダクタＬ２の一部を構成するインダクタ構成部１６Ｌ２と、枝部１６Ｃとを含んでいる。枝部１６Ｃは、インダクタ構成部１６Ｌ２における第１の端子２の近傍の部分から、第１の端子２と第２の端子３が並ぶ方向、すなわち上面１０Ａと側面１０Ｃの間の稜線に平行な方向に、第２のキャパシタ構成部１５Ｃ９の近傍まで延びている。枝部１６Ｃは、その先端の近傍に位置する第１のキャパシタ構成部１６Ｃ９を含んでいる。
【００４３】
図７に示した変形例において、第１のキャパシタ構成部１６Ｃ９と第２のキャパシタ構成部１５Ｃ９は、積層方向Ｔから見たときに重なる位置にある。すなわち、第１のキャパシタ構成部１６Ｃ９と第２のキャパシタ構成部１５Ｃ９は、誘電体層１５を介して対向している。第１のキャパシタ構成部１６Ｃ９と第２のキャパシタ構成部１５Ｃ９の間には、いかなる導体層も存在していない。第１のキャパシタ構成部１６Ｃ９と、第２のキャパシタ構成部１５Ｃ９と、それらの間の誘電体層１５は、結合素子Ｃ９であるキャパシタを構成している。
【００４４】
なお、導体層１５１が枝部１５Ｃを有さず、積層方向Ｔから見たときに導体層１６１の枝部１６Ｃの一部が導体層１５１の一部に重なるようにして、結合素子Ｃ９であるキャパシタを形成してもよい。
【００４５】
次に、比較例のダイプレクサと比較しながら、本実施の形態に係るダイプレクサ１の効果について説明する。比較例のダイプレクサでは、積層方向Ｔから見たときに導体層１５１，１６１が互いに重なる部分を有していない。すなわち、比較例のダイプレクサは、結合素子Ｃ９を備えていない。比較例のダイプレクサのその他の構成は、本実施の形態に係るダイプレクサ１と同じである。
【００４６】
比較例のダイプレクサでは、特に小型化しようとすると、第１のフィルタ５と第２のフィルタ６が近づき、第１のフィルタ５と第２のフィルタ６の間で電磁気的な結合が生じ、その結果、第１の端子２と第２の端子３の間のアイソレーション特性が悪化しやすくなる。アイソレーション特性の悪化は、第１の周波数帯域よりも第２の周波数帯域で顕著に生じる。第１のフィルタ５と第２のフィルタ６の間で電磁気的な結合が生じるということは、第１のフィルタ５と第２のフィルタ６の間に浮遊インダクタンスおよび浮遊キャパシタンスが生じるということである。この浮遊インダクタンスおよび浮遊キャパシタンスが生じると、これらによって並列共振が生じる。一般的に、この浮遊インダクタンスおよび浮遊キャパシタンスによる並列共振の共振周波数は、第２の周波数帯域よりも高い周波数になる。
【００４７】
本実施の形態に係るダイプレクサ１では、第１のフィルタ５と第２のフィルタ６の間には、浮遊インダクタンスおよび浮遊キャパシタンスの他に、結合素子Ｃ９のキャパシタンスが生じる。これら浮遊インダクタンス、浮遊キャパシタンスおよび結合素子Ｃ９のキャパシタンスによる並列共振の共振周波数は、浮遊インダクタンスおよび浮遊キャパシタンスのみによる並列共振の共振周波数よりも低くなり、第２の周波数帯域に近づく。これにより、本実施の形態によれば、比較例に比べて、第２の周波数帯域およびその近傍における第１の端子２と第２の端子３の間のアイソレーション特性が向上する。
【００４８】
なお、第１のフィルタ５と第２のフィルタ６の間の電磁気的な結合を遮断するために、第１のフィルタ５と第２のフィルタ６の間にグランド層を設けると、特にダイプレクサ１を小型化すると、インダクタが発生する磁界がグランド層によって妨げられ、その結果、インダクタのＱ値が低下して、ダイプレクサ１の挿入損失が増加するという問題が生じる。
【００４９】
これに対し、本実施の形態では、第１のフィルタ５と第２のフィルタ６の間の電磁気的な結合をグランド層によって遮断するのではなく、この結合と結合素子Ｃ９とを用いて、第１の端子２と第２の端子３の間のアイソレーション特性を向上させる。そのため、本実施の形態によれば、ダイプレクサ１を小型化しても、インダクタが発生する磁界がグランド層によって妨げられることによるダイプレクサ１の挿入損失の増加が発生しない。
【００５０】
以上のことから、本実施の形態によれば、挿入損失を増加させずにダイプレクサ１を小型化でき、且つダイプレクサ１のアイソレーション特性を向上させることが可能になる。
【００５１】
以下、比較例のダイプレクサと本実施の形態に係るダイプレクサ１の特性を比較した第１および第２の実験の結果について説明する。第１の実験では、比較例のダイプレクサと本実施の形態に係るダイプレクサ１のそれぞれについて、第１のフィルタ５の入力端（共通端子４側の端）と第２のフィルタ６の入力端（共通端子４側の端）を切り離した状態で、第１の端子２と第２の端子３の間のアイソレーション特性を測定した。その結果、図８および図９に示す。図８は、比較例のダイプレクサにおけるアイソレーション特性を示し、図９は、本実施の形態に係るダイプレクサ１のアイソレーション特性を示している。図８および図９において、横軸は周波数、縦軸は減衰量である。
【００５２】
図８および図９から、本実施の形態に係るダイプレクサ１では、比較例のダイプレクサに比べて、特に第２の周波数帯域（５ＧＨｚ帯）およびその近傍におけるアイソレーション特性が向上していることが分かる。
【００５３】
第２の実験では、比較例のダイプレクサと本実施の形態に係るダイプレクサ１のそれぞれについて、第１のフィルタ５の入力端と第２のフィルタ６の入力端を接続した状態で、以下の４つの特性を測定した。４つの特性とは、共通端子４の反射減衰特性、共通端子４と第１の端子２の間の通過減衰特性、共通端子４と第２の端子３の間の通過減衰特性、および第１の端子２と第２の端子３の間のアイソレーション特性である。第２の実験の結果、図１０および図１１に示す。図１０は、比較例のダイプレクサにおける４つの特性を示し、図１１は、本実施の形態に係るダイプレクサ１における４つの特性を示している。図１０および図１１において、横軸は周波数、縦軸は減衰量である。
【００５４】
図１０では、符号３１を付した曲線が共通端子４の反射減衰特性を示し、符号３２を付した曲線が共通端子４と第１の端子２の間の通過減衰特性を示し、符号３３を付した曲線が共通端子４と第２の端子３の間の通過減衰特性を示し、符号３４を付した曲線が第１の端子２と第２の端子３の間のアイソレーション特性を示している。
【００５５】
図１１では、符号４１を付した曲線が共通端子４の反射減衰特性を示し、符号４２を付した曲線が共通端子４と第１の端子２の間の通過減衰特性を示し、符号４３を付した曲線が共通端子４と第２の端子３の間の通過減衰特性を示し、符号４４を付した曲線が第１の端子２と第２の端子３の間のアイソレーション特性を示している。
【００５６】
図１０および図１１から、本実施の形態に係るダイプレクサ１では、比較例のダイプレクサに比べて、特に第２の周波数帯域（５ＧＨｚ帯）およびその近傍におけるアイソレーション特性が向上していることが分かる。また、図１１から、本実施の形態に係るダイプレクサ１では、アイソレーション特性以外の特性も優れていることが分かる。
【００５７】
なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、第１のキャパシタ構成部を含む第１の導体層は、第１の端子２に直接接続された導体層に限らず、第１の端子２に直接接続されてはいないが、第１のフィルタ５を構成する導体層であってもよい。同様に、第２のキャパシタ構成部を含む第２の導体層は、第２の端子３に直接接続された導体層に限らず、第２の端子３に直接接続されてはいないが、第２のフィルタ６を構成する導体層であってもよい。
【符号の説明】
【００５８】
１…ダイプレクサ、２…第１の端子、３…第２の端子、４…共通端子、５…第１のフィルタ、６…第２のフィルタ、Ｃ９…結合素子、１０…積層体。
【図１】
2015056677.tif 000003
【図２】
2015056677.tif 000004
【図３】
2015056677.tif 000005
【図４】
2015056677.tif 000006
【図５】
2015056677.tif 000007
【図６】
2015056677.tif 000008
【図７】
2015056677.tif 000009
【図８】
2015056677.tif 000010
【図９】
2015056677.tif 000011
【図１０】
2015056677.tif 000012
【図１１】
2015056677.tif 000013