(57)【要約】      （修正有）【課題】データの記録および読み出しの精度向上とデータの書き込み速度向上とを両立させた、ベリファイ書き込み動作を行う抵抗変化型不揮発性記憶装置及びその書き込み方法を提供する。【解決手段】抵抗状態を変化させるための電圧パルスを印加したにも関わらず抵抗状態が変化したことを確認するための判定条件を満たさない抵抗変化型素子に対して、新たに抵抗状態を変化させるための電圧パルスを印加するベリファイ書き込み動作を行ない、書き込み対象となる所定数の抵抗変化型素子に対して行なわれたベリファイ書き込み動作の回数が所定回数を超えると、追加的な電圧パルスを印加せずに所定時間待機する。【選択図】図３
2015230736.tif 000002
【特許請求の範囲】
【請求項１】
抵抗変化型素子を含むメモリセルを複数有するメモリセルアレイを備える抵抗変化型不揮発性記憶装置の書き込み方法であって、
前記抵抗変化型素子は、書き込み動作において、第１電圧パルスが印加されると、第１情報の記憶に用いられる第１抵抗状態から、第２情報の記憶に用いられる、第１抵抗状態よりも抵抗値の低い第２抵抗状態へと変化し、第２電圧パルスが印加されると、前記第２抵抗状態から前記第１抵抗状態へと変化する特性を有し、
抵抗状態を変化させるための電圧パルスを印加したにも関わらず抵抗状態が変化したことを確認するための判定条件を満たさない抵抗変化型素子に対して、抵抗状態を変化させるための追加的な電圧パルスを印加するベリファイ書き込み動作を行ない、
書き込み対象となる所定数の抵抗変化型素子に対して行なわれた前記ベリファイ書き込み動作の回数が所定回数を超えると、前記追加的な電圧パルスを印加せずに所定時間待機する、書き込み方法。
【請求項２】
前記ベリファイ書き込み動作は、前記第１電圧パルスが印加された後の抵抗変化型素子の抵抗値を読み取り、読み取られた抵抗値が第１閾値抵抗値より高くなっていると判定された抵抗変化型素子に対し、前記追加的な電圧パルスとして、再度、前記第１電圧パルスを印加するものであり、
前記ベリファイ書き込み動作において、書き込み対象となっている１個の抵抗変化型素子に対してそれまでに行なわれた前記ベリファイ書き込み動作の回数が第１閾値回数を超えると、前記追加的な電圧パルスを印加せずに所定時間待機する、請求項１に記載の書き込み方法。
【請求項３】
前記ベリファイ書き込み動作は、前記第２電圧パルスが印加された後の抵抗変化型素子の抵抗値を読み取り、読み取られた抵抗値が第２閾値抵抗値より低くなっていると判定された抵抗変化型素子に対し、前記追加的な電圧パルスとして、再度、前記第２電圧パルスを印加するものであり、
前記ベリファイ書き込み動作において、書き込み対象となっている１個の抵抗変化型素子に対してそれまでに行なわれた前記ベリファイ書き込み動作の回数が第２閾値回数を超えると、前記追加的な電圧パルスを印加せずに所定時間待機する、請求項１に記載の書き込み方法。
【請求項４】
前記ベリファイ書き込み動作は、前記第１電圧パルスが印加された後の抵抗変化型素子の抵抗値を読み取り、読み取られた抵抗値が第１閾値抵抗値より高くなっていると判定された抵抗変化型素子に対し、前記追加的な電圧パルスとして、再度、前記第１電圧パルスを印加するものであり、
前記ベリファイ書き込み動作において、書き込み対象となっている複数個の抵抗変化型素子の全部または一部に対してそれまでに行なわれた前記ベリファイ書き込み動作の平均回数が第１閾値回数を超えると、前記追加的な電圧パルスを印加せずに所定時間待機する、請求項１に記載の書き込み方法。
【請求項５】
前記ベリファイ書き込み動作は、前記第２電圧パルスが印加された後の抵抗変化型素子の抵抗値を読み取り、読み取られた抵抗値が第２閾値抵抗値より低くなっていると判定された抵抗変化型素子に対し、前記追加的な電圧パルスとして、再度、前記第２電圧パルスを印加するものであり、
前記ベリファイ書き込み動作において、書き込み対象となっている複数個の抵抗変化型素子の全部または一部に対してそれまでに行なわれた前記ベリファイ書き込み動作の平均回数が第２閾値回数を超えると、前記追加的な電圧パルスを印加せずに所定時間待機する、請求項１に記載の書き込み方法。
【請求項６】
前記ベリファイ書き込み動作において、書き込み対象となる所定数の抵抗変化型素子に対して行なわれた前記ベリファイ書き込み動作の回数が所定回数を超えた後は、以降、ベリファイ書き込み動作を行う場合は常に、前記追加的な電圧パルスを印加する前に所定時間待機する、請求項１に記載の書き込み方法。
【請求項７】
抵抗変化型素子を含むメモリセルを複数有するメモリセルアレイを備え、
前記抵抗変化型素子は、書き込み動作において、第１電圧パルスが印加されると、第１情報の記憶に用いられる第１抵抗状態から、第２情報の記憶に用いられる、第１抵抗状態よりも抵抗値の低い第２抵抗状態へと変化し、第２電圧パルスが印加されると、前記第２抵抗状態から前記第１抵抗状態へと変化する特性を有し、
抵抗状態を変化させるための電圧パルスを印加したにも関わらず抵抗状態が変化したことを確認するための判定条件を満たさない抵抗変化型素子に対して、抵抗状態を変化させるための追加的な電圧パルスを印加するベリファイ書き込み動作を行ない、書き込み対象となる所定数の抵抗変化型素子に対して行なわれた前記ベリファイ書き込み動作の回数が所定回数を超えると、前記追加的な電圧パルスを印加せずに所定時間待機する、パルス印加装置を備える、
抵抗変化型不揮発性記憶装置。
【請求項８】
前記パルス印加装置は、前記ベリファイ書き込み動作として、前記第１電圧パルスが印加された後の抵抗変化型素子の抵抗値を読み取り、読み取られた抵抗値が第１閾値抵抗値より高くなっていると判定された抵抗変化型素子に対し、前記追加的な電圧パルスとして、再度、前記第１電圧パルスを印加するものであり、
前記ベリファイ書き込み動作において、書き込み対象となっている１個の抵抗変化型素子に対してそれまでに行なわれた前記ベリファイ書き込み動作の回数が第１閾値回数を超えると、前記追加的な電圧パルスを印加せずに所定時間待機する、請求項７に記載の抵抗変化型不揮発性記憶装置。
【請求項９】
前記パルス印加装置は、前記ベリファイ書き込み動作として、前記第２電圧パルスが印加された後の抵抗変化型素子の抵抗値を読み取り、読み取られた抵抗値が第２閾値抵抗値より低くなっていると判定された抵抗変化型素子に対し、前記追加的な電圧パルスとして、再度、前記第２電圧パルスを印加するものであり、
前記ベリファイ書き込み動作において、書き込み対象となっている１個の抵抗変化型素子に対してそれまでに行なわれた前記ベリファイ書き込み動作の回数が第２閾値回数を超えると、前記追加的な電圧パルスを印加せずに所定時間待機する、請求項７に記載の抵抗変化型不揮発性記憶装置。
【請求項１０】
前記パルス印加装置は、前記ベリファイ書き込み動作として、前記第１電圧パルスが印加された後の抵抗変化型素子の抵抗値を読み取り、読み取られた抵抗値が第１閾値抵抗値より高くなっていると判定された抵抗変化型素子に対し、前記追加的な電圧パルスとして、再度、前記第１電圧パルスを印加するものであり、
前記ベリファイ書き込み動作において、書き込み対象となっている複数個の抵抗変化型素子の全部または一部に対してそれまでに行なわれた前記ベリファイ書き込み動作の平均回数が第１閾値回数を超えると、前記追加的な電圧パルスを印加せずに所定時間待機する、請求項７に記載の抵抗変化型不揮発性記憶装置。
【請求項１１】
前記パルス印加装置は、前記ベリファイ書き込み動作として、前記第２電圧パルスが印加された後の抵抗変化型素子の抵抗値を読み取り、読み取られた抵抗値が第２閾値抵抗値より低くなっていると判定された抵抗変化型素子に対し、前記追加的な電圧パルスとして、再度、前記第２電圧パルスを印加するものであり、
前記ベリファイ書き込み動作において、書き込み対象となっている複数個の抵抗変化型素子の全部または一部に対してそれまでに行なわれた前記ベリファイ書き込み動作の平均回数が第２閾値回数を超えると、前記追加的な電圧パルスを印加せずに所定時間待機する、請求項７に記載の抵抗変化型不揮発性記憶装置。
【請求項１２】
前記パルス印加装置は、書き込み対象となる所定数の抵抗変化型素子に対して行なわれた前記ベリファイ書き込み動作の回数が所定回数を超えた場合には、以降、ベリファイ書き込み動作を行う場合は常に、前記追加的な電圧パルスを印加する前に所定時間待機する、請求項７に記載の抵抗変化型不揮発性記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化型不揮発性記憶装置およびその書き込み方法に関する。より詳しくは、本発明は、ベリファイ書き込み動作を行う抵抗変化型不揮発性記憶装置およびその書き込み方法に関する。
【背景技術】
【０００２】
特許文献１は、ＮＡＮＤ型フラッシュメモリに関する技術を開示する。この特許文献１に記載された不揮発性記憶装置は、消去時のしきい値が第１のしきい値分布に含まれ、データ書き込み時のしきい値が第２のしきい値分布に含まれる複数の不揮発性メモリセルをマトリクス状に配置してなるメモリセルアレイを有している。データの消去時は、消去すべき不揮発性メモリセルに消去電圧を印加して、消去時のしきい値を、第１のしきい値分布に含まれるように移動させる。データを消去すべき不揮発性メモリセルのしきい値が第１のしきい値分布内に移動したことを、消去ベリファイレベルを指標として消去ベリファイ動作で確認する。データの書き込み時は、書き込むべき不揮発性メモリセルに書き込み電圧を印加して、書き込み時のしきい値を、第２のしきい値分布に含まれるように移動させる。データを書き込むべき不揮発性メモリセルのしきい値が第２のしきい値分布内に移動したことを、書き込みベリファイレベルを指標として書き込みベリファイ動作で確認する。そして、消去動作の状況及び書き込み動作の状況の少なくとも一方に基づいて、消去ベリファイレベル及び書き込みベリファイレベルを適応的に変化させている。
【０００３】
特許文献２および特許文献３は、抵抗変化層に酸化タンタル（ＴａＯ）を用いた抵抗変化型不揮発性記憶素子を開示する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−２７９６２号公報
【特許文献２】国際公開第２００８／１４９４８４号
【特許文献３】国際公開第２００９／０５０８３３号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本開示は、ベリファイ書き込み動作を行う抵抗変化型不揮発性記憶装置において、ベリファイ書き込み動作の繰り返し回数の増加を抑制するものである。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本開示に係る書き込み方法の一態様（ａｓｐｅｃｔ）は、抵抗変化型素子を含むメモリセルを複数有するメモリセルアレイを備える抵抗変化型不揮発性記憶装置の書き込み方法であって、前記抵抗変化型素子は、書き込み動作において、第１電圧パルスが印加されると、第１情報の記憶に用いられる第１抵抗状態から、第２情報の記憶に用いられる、第１抵抗状態よりも抵抗値の低い第２抵抗状態へと変化し、第２電圧パルスが印加されると、前記第２抵抗状態から前記第１抵抗状態へと変化する特性を有し、抵抗状態を変化させるための電圧パルスを印加したにも関わらず抵抗状態が変化したことを確認するための判定条件を満たさない抵抗変化型素子に対し抵抗状態を変化させるための追加的な電圧パルスを印加するベリファイ書き込み動作を行ない、書き込み対象となる所定数の抵抗変化型素子に対して行なわれた前記ベリファイ書き込み動作の回数が所定回数を超えると、前記追加的な電圧パルスを印加せずに所定時間待機する。
【０００７】
本開示は、上記書き込み方法を実行するパルス印加装置を備えた抵抗変化型不揮発性記憶装置としても実現されうる。
【発明の効果】
【０００８】
本開示の抵抗変化型不揮発性記憶装置およびその書き込み方法によれば、ベリファイ書き込み動作の繰り返し回数の増加を抑制できる。
【図面の簡単な説明】
【０００９】
【図１】図１は、第１実施形態にかかる抵抗変化型不揮発性記憶装置の概略構成の一例を示すブロック図である。
【図２】図２は、第１実施形態にかかる抵抗変化型不揮発性記憶装置が備えるメモリセルの概略構成の一例を示す模式図である。
【図３】図３は、第１実施形態にかかる抵抗変化型不揮発性記憶装置の書き込み方法の一例を示すフローチャートである。
【図４】図４は、第２実施形態にかかる抵抗変化型不揮発性記憶装置の書き込み方法の一例を示すフローチャートである。
【図５】図５は、第３実施形態にかかる抵抗変化型不揮発性記憶装置の書き込み方法の一例を示すフローチャートである。
【図６】図６は、第４実施形態にかかる抵抗変化型不揮発性記憶装置の書き込み方法の一例を示すフローチャートである。
【図７】図７は、第５実施形態にかかる抵抗変化型不揮発性記憶装置の書き込み方法の一例を示すフローチャートである。
【図８】図８は、検討例にかかる抵抗変化型不揮発性記憶装置の概略構成を示すブロック図である。
【図９】図９は、検討例にかかる抵抗変化型不揮発性記憶装置が備えるセンスアンプの概略構成の一例を示す回路図である。
【図１０】図１０は、検討例にかかる抵抗変化型不揮発性記憶装置の書き込み方法におけるセンスアンプの判定レベルを示す模式図である。
【図１１Ａ】図１１Ａは、検討例にかかる抵抗変化型不揮発性記憶装置の高抵抗化時におけるベリファイ書き込み動作を説明するための模式的なフローチャートである。
【図１１Ｂ】図１１Ｂは、検討例にかかる抵抗変化型不揮発性記憶装置の低抵抗化時におけるベリファイ書き込み動作を説明するための模式的なフローチャートである。
【図１２】図１２は、検討例にかかる抵抗変化型不揮発性記憶装置の書き込み方法における各動作の設定電圧を示す表である。
【図１３Ａ】図１３Ａは、検討例にかかる抵抗変化型不揮発性記憶装置の低抵抗化動作を示すタイミングチャートである。
【図１３Ｂ】図１３Ｂは、検討例にかかる抵抗変化型不揮発性記憶装置の高抵抗化動作を示すタイミングチャートである。
【図１３Ｃ】図１３Ｃは、検討例にかかる抵抗変化型不揮発性記憶装置の読み出し動作を示すタイミングチャートである。
【図１４】図１４は、検討例にかかる抵抗変化型不揮発性記憶装置の書き込み方法を示すフローチャートである。
【図１５】図１５は、検討例にかかる抵抗変化型不揮発性記憶装置（１ｋビット）において、ベリファイ動作を行わずに高抵抗化と低抵抗化とを５万回繰り返した場合の抵抗値の頻度分布を示す図である。
【図１６】図１６は、検討例にかかる抵抗変化型不揮発性記憶装置（１ｋビット）において、ベリファイ動作を行いつつ高抵抗化と低抵抗化とを５万回繰り返した場合の抵抗値の頻度分布を示す図である。
【図１７】図１７は、検討例にかかる抵抗変化型不揮発性記憶装置において、高抵抗化と低抵抗化とを繰り返した場合の、ベリファイ書き込み動作の１ビットあたりの平均回数の推移を示す図である。
【図１８】図１８は、第１実施例にかかる抵抗変化型不揮発性記憶装置の書き込み方法を示すフローチャートである。
【図１９】図１９は、第２実施例にかかる抵抗変化型不揮発性記憶装置の書き込み方法を示すフローチャートである。
【図２０】図２０は、第２実施例にかかる抵抗変化型不揮発性記憶装置において、高抵抗化と低抵抗化とを繰り返した場合の、低抵抗ベリファイ書き込み動作の１ビットあたりの平均回数の推移を示す図である。
【図２１】図２１は、第２実施例にかかる抵抗変化型不揮発性記憶装置において、高抵抗化と低抵抗化とを繰り返した場合の、高抵抗ベリファイ書き込み動作の１ビットあたりの平均回数の推移を示す図である。
【図２２】図２２は、実施例にかかる抵抗変化型不揮発性記憶装置の抵抗変化素子（７ビット）において、高抵抗化書き込み後の抵抗値の変動割合の推移を示す図である。
【発明を実施するための形態】
【００１０】
抵抗変化型不揮発性記憶装置においてデータの記録および読み出しの精度向上とデータの書き込み速度向上とを両立させるべく、鋭意検討を行った。その結果、以下の知見が得られた。
【００１１】
不揮発性記憶装置においては近年、最小加工寸法がますます小さくなり、微細化が進行するにつれて、メモリセルの信頼性低下が大きな課題となりうる。
【００１２】
信頼性向上のためには、素子への情報の書き込み動作が行われた後、当該素子が保持する情報を確認し、所望の情報が書き込まれていない場合には再度書き込み動作を実行すること、すなわちベリファイ書き込み動作を導入すること、が考えられる。
【００１３】
ＮＡＮＤ型フラッシュメモリでは、抵抗状態が一律に高抵抗側、もしくは低抵抗側にシフトする形で劣化が進行する。このために特許文献１のような方法で、劣化に対応することができる。すなわち、消去（高抵抗化、低抵抗化書き込みの一方に相当）ベリファイレベル、及び書き込み（同じく他方）ベリファイレベルを同一方向に一律、Δｖｒｆｙだけ変化させる方法で、劣化に対応することができる。
【００１４】
しかしながら、抵抗変化型不揮発性記憶素子では、高抵抗状態の抵抗値が低下し、かつ、低抵抗状態の抵抗値が上昇する方向へと劣化する。このため、特許文献１のように一律にベリファイレベルを変化させるだけでは、高抵抗化書き込み、および、低抵抗化書き込みのいずれか一方は改善されるものの、他方は改善することができない。
【００１５】
抵抗変化型不揮発性記憶素子は、書き込まれた後に検出される抵抗値がばらつく現象が見られる。例えば、同じ電圧と同じパルス幅とを有する電圧パルスを用いて高抵抗状態に書き込まれた素子であっても、その後に検出される抵抗値は、素子によって大きく変動する。
【００１６】
図１５に、高抵抗状態（ＨＲ）と低抵抗状態（ＬＲ）のそれぞれに書き込まれた素子の抵抗値の頻度分布の一例を示す。高抵抗状態（ＨＲ）においても、低抵抗状態（ＬＲ）においても、抵抗値が大きくばらついていることが読み取れる。図１５は、バイポーラ型の抵抗変化型不揮発性記憶素子に関するデータであるが、ユニポーラ型の抵抗変化型不揮発性記憶素子であっても、フォラメント構造を有し、かつ、抵抗変化に欠陥を利用する抵抗変化型素子であれば、同様に抵抗値のばらつきが生じる（例えば、Lee, S. B. et al., Applied Physics Letters, vol.95, p.122112 (2009)を参照）。
【００１７】
該変動は、素子の劣化と共に増大する。すなわち、抵抗変化型不揮発性記憶素子では、高抵抗状態および低抵抗状態への書き込み動作を繰り返すことにより、メモリセルの性能が劣化し、高抵抗状態の抵抗値が低下したり、低抵抗状態の抵抗値が上昇したりする。書き込み動作の回数が増加するに従い、素子の劣化は顕著となり、ベリファイフェイル回数、すなわちベリファイ書き込み動作において再度の電圧パルス印加が行われる回数が増加し、書き込み速度が低下するという問題が生じる。
【００１８】
図１７は、判定条件を一定とした場合の、書込サイクル数とベリファイフェイル回数との関係の一例を示す図である。同図に示すように、書込サイクル数が増加するにつれて、１ビットあたりの平均ベリファイフェイル回数は急激に増大する。
【００１９】
ここで本願発明者は、ベリファイフェイル回数が増大した場合に、ベリファイ動作を中断し、所定時間待機した後、再度ベリファイ書き込み動作を行った時、ベリファイフェイル回数が顕著に減少する現象を見い出した。
【００２０】
この現象は、劣化した素子において、時間経過とともにその特性が回復することに起因する。ベリファイフェイル回数が増大した場合でも、再度書き込み動作を行うまでの間、所定時間書き込み動作を行わないことにより、素子特性が回復し、再度書き込み動作を行う時のベリファイフェイル回数が減少する。よって、書き込み速度を向上させうる。
【００２１】
また、ベリファイフェイル回数の減少に伴い、再書き込みを含めた書き込み動作の回数も減少するため、書き込みを繰り返すことにより生じる劣化も抑制されうる。一方で、ベリファイ動作を一切実行しない構成と比較すれば、データの記録および読み出しの精度を向上できる。
【００２２】
以下、添付図面を参照しつつ、本発明の実施形態について説明する。
【００２３】
以下で説明する実施形態は、いずれも本発明の一具体例を示すものである。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、あくまで一例であり、本発明を限定するものではない。また、以下の実施形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、実施形態を構成する任意の構成要素として説明される。また、図面において、同じ符号が付いたものは、説明を省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状及び寸法比等については正確な表示ではない場合がある。また、製造方法においては、必要に応じて、各工程の順序等を変更でき、かつ、他の公知の工程を追加できる。
【００２４】
（第１実施形態）
第１実施形態の抵抗変化型不揮発性記憶装置の書き込み方法は、抵抗変化型素子を含むメモリセルを複数有するメモリセルアレイを備える抵抗変化型不揮発性記憶装置の書き込み方法であって、抵抗変化型素子は、書き込み動作において、第１電圧パルスが印加されると、第１情報の記憶に用いられる第１抵抗状態から、第２情報の記憶に用いられる、第１抵抗状態よりも抵抗値の低い第２抵抗状態へと変化し、第２電圧パルスが印加されると、第２抵抗状態から第１抵抗状態へと変化する特性を有し、抵抗状態を変化させるための電圧パルスを印加したにも関わらず抵抗状態が変化したことを確認するための判定条件を満たさない抵抗変化型素子に対して、抵抗状態を変化させるための追加的な電圧パルスを印加するベリファイ書き込み動作を行ない、書き込み対象となる所定数の抵抗変化型素子に対して行なわれたベリファイ書き込み動作の回数が所定回数を超えると、追加的な電圧パルスを印加せずに所定時間待機する。
【００２５】
第１実施形態の抵抗変化型不揮発性記憶装置は、抵抗変化型素子を含むメモリセルを複数有するメモリセルアレイを備え、抵抗変化型素子は、書き込み動作において、第１電圧パルスが印加されると、第１情報の記憶に用いられる第１抵抗状態から、第２情報の記憶に用いられる、第１抵抗状態よりも抵抗値の低い第２抵抗状態へと変化し、第２電圧パルスが印加されると、第２抵抗状態から第１抵抗状態へと変化する特性を有し、抵抗状態を変化させるための電圧パルスを印加したにも関わらず抵抗状態が変化したことを確認するための判定条件を満たさない抵抗変化型素子に対し抵抗状態を変化させるための追加的な電圧パルスを印加するベリファイ書き込み動作を行ない、書き込み対象となる所定数の抵抗変化型素子に対して行なわれたベリファイ書き込み動作の回数が所定回数を超えると、追加的な電圧パルスを印加せずに所定時間待機する、パルス印加装置を備える。
【００２６】
かかる構成では、ベリファイ書き込み動作の繰り返し回数の増加を抑制できる。
【００２７】
より具体的には、例えば、抵抗変化型不揮発性記憶装置においてデータの記録および読み出しの精度向上とあわせて、データの書き込み速度向上と劣化の抑制を実現できる。
【００２８】
以下に、まず、用語の定義を行う。
【００２９】
「ベリファイ書き込み動作を行ない」とは、抵抗状態が変化したことを確認するための判定条件が満たされるまで、当該抵抗変化型素子に対する書き込み動作を終了しないことを必ずしも意味しない。抵抗状態が変化したことを確認するための判定条件が満たされない場合において、例えば、何らかの条件が満たされると、ベリファイ書き込み動作を中止して、当該抵抗変化型素子に対する書き込み動作を終了してもよい。
【００３０】
「書き込み対象となる所定数の抵抗変化型素子」は、１個の抵抗変化型素子でもよいし、複数の抵抗変化型素子でもよい。
【００３１】
「ベリファイ書き込み動作の回数」とは、当該抵抗変化型素子に対して連続して行われた追加的な電圧パルスの印加回数としうる。具体的には例えば、第１抵抗状態にある抵抗変化型素子を第２抵抗状態に変化させるために第１電圧パルスを印加し、その後、その抵抗変化型素子の抵抗状態を確認したところ、依然として第１抵抗状態にあったとする。この場合に、１回目の追加的な電圧パルスの印加が行われ、その後、その抵抗変化型素子の抵抗状態を確認したら、依然として第１抵抗状態にあったとする。そこで、２回目の追加的な電圧パルスの印加が行われたとする。このとき、２回目の追加的な電圧パルスの印加が行われた状態におけるベリファイ書き込み動作の回数は、２回である。
【００３２】
すなわち「ベリファイ書き込み動作の回数」とは、ベリファイ書き込み動作に先立って抵抗状態を変化させるために電圧パルス（初期パルス）を抵抗変化型素子に印加した後に印加される追加的な電圧パルスの印加回数としてもよい。換言すれば、ベリファイ書き込み動作の回数は、初期パルスが印加されることでリセットされてもよい。また、ベリファイ書き込み動作の回数は、「所定時間待機する」ことでリセットされてもよい。なお、該リセットをするか否かは任意であり、リセットされなくてもよい。
【００３３】
なお、所定時間の待機がされた後は、次に行われるベリファイ書き込み動作において、再度、所定時間の待機がされるか否かは特に限定されない。また、ベリファイ書き込み動作が終了した後、再度、通常の書き込み動作が行われ、その後に最初に行われるベリファイ書き込み動作において、所定時間の待機がされるか否かは特に限定されない。
【００３４】
ベリファイ書き込み動作に先立って抵抗状態を変化させるために抵抗変化型素子に印加される電圧パルス（初期パルス）と、ベリファイ書き込み動作において抵抗状態を変化させるために抵抗変化型素子に印加される追加的な電圧パルスとは、同一であってもよいし互いに異なっていてもよい。例えば、ある抵抗変化型素子を低抵抗状態から高抵抗状態へと変化させる場合において、最初に素子に印加される高抵抗化パルスと、当該素子に対するベリファイ書き込み動作において素子の抵抗状態を変化させるために印加される追加的な電圧パルスとは、同じであってもよいし、電圧およびパルス幅等が異なっていてもよい。
【００３５】
また、各回のベリファイ書き込み動作において抵抗状態を変化させるために抵抗変化型素子に印加される電圧パルスは、同一であってもよいし互いに異なっていてもよい。例えば、ある抵抗変化型素子を低抵抗状態から高抵抗状態へと変化させる場合において、当該素子に対して１回目のベリファイ書き込み動作で素子の抵抗状態を変化させるために印加される追加的な電圧パルスと、２回目のベリファイ書き込み動作で素子の抵抗状態を変化させるために印加される追加的な電圧パルスとは、互いに同じであってもよいし、電圧およびパルス幅等が互いに異なっていてもよい。
【００３６】
「所定時間」とは、抵抗変化素子の回復特性に応じて必要な時間が設定されうる。一般には、「所定時間」は通常の書き込み動作に必要な時間以上の時間に設定されうる。より具体的には例えば、「所定時間」を１５０ｎｓ以上１０分以下の時間としてもよい。あるいは例えば、「所定時間」を１μｓ以上１０分以下の時間としてもよい。あるいは例えば、「所定時間」を１０秒以上１０分以下の時間としてもよい。あるいは例えば、「所定時間」を１５秒以上１０分以下の時間としてもよい。
【００３７】
［装置構成］
図１は、第１実施形態にかかる抵抗変化型不揮発性記憶装置の概略構成の一例を示すブロック図である。
【００３８】
図１に示す例において、第１実施形態の抵抗変化型不揮発性記憶装置１４０は、メモリセルアレイ１２０と、パルス印加装置１３０とを備えている。メモリセルアレイ１２０は、抵抗変化型素子１００を含むメモリセル１１０を複数有する。
【００３９】
抵抗変化型素子１００は、第１電圧パルスが印加されると、第１情報の記憶に用いられる第１抵抗状態から、第２情報の記憶に用いられる、第１抵抗状態よりも抵抗値の低い第２抵抗状態へと変化し、第２電圧パルスが印加されると、第２抵抗状態から第１抵抗状態へと変化する特性を有する。第１電圧パルスの極性と第２電圧パルスの極性とは、異なっていてもよいし、同じでもよい。
【００４０】
図２は、第１実施形態にかかる抵抗変化型不揮発性記憶装置が備えるメモリセルの概略構成の一例を示す模式図である。図２に示す例において、第１実施形態のメモリセル１１０は、抵抗変化型素子１００と、ＮＭＯＳトランジスタ１０４とを備えている。抵抗変化型素子１００は、第１電極１００ａと、抵抗変化層１００ｂと、第２電極１００ｃとが積層されることで形成されている。
【００４１】
抵抗変化層１００ｂは、第１電極１００ａと第２電極１００ｃとの間に介在され、第１電極１００ａと第２電極１００ｃとの間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する層である。抵抗変化層１００ｂは、例えば、第１電極１００ａと第２電極１００ｃとの間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する層である。図２に示す例において、抵抗変化層１００ｂは、第１電極１００ａに接続する第１抵抗変化層１００ｂ−１と、第２電極に接続する第２抵抗変化層１００ｂ−２の少なくとも２層を積層して構成される。なお、抵抗変化層１００ｂは、単一の層から構成されていてもよいし、３以上の層から構成されていてもよい。
【００４２】
第１抵抗変化層１００ｂ−１は、酸素不足型の第１金属酸化物で構成され、第２抵抗変化層１００ｂ−２は、第１金属酸化物よりも酸素不足度が小さい第２金属酸化物で構成されている。抵抗変化型素子１００の第２抵抗変化層１００ｂ−２中には、電気パルスの印加に応じて酸素不足度が可逆的に変化する微小な局所領域が形成されている。局所領域は、酸素欠陥サイトから構成されるフィラメントを含むと考えられる。
【００４３】
例えば、第１金属酸化物は、第１のタンタル酸化物（ＴａＯｘ、０＜ｘ＜２．５）とすることができる。第２金属酸化物は、第２のタンタル酸化物（ＴａＯｙ、ｘ＜ｙ）とすることができる。
【００４４】
「酸素不足度」とは、金属酸化物において、その化学量論的組成（複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成）の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定でありかつより高い抵抗値を有している。
【００４５】
例えば、金属がタンタル（Ｔａ）の場合、上述の定義による化学量論的組成の酸化物はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％であり、ＴａＯ１．５の酸素不足度は、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。また、酸素過剰の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、０、負の値も含むものとして説明する。
【００４６】
酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
【００４７】
「酸素含有率」とは、総原子数に占める酸素原子の比率である。例えば、Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素原子の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。例えば、第１金属酸化物を構成する金属と、第２金属酸化物を構成する金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第２金属酸化物の酸素含有率が第１金属酸化物の酸素含有率よりも大きいとき、第２金属酸化物の酸素不足度は第１金属酸化物の酸素不足度より小さい。
【００４８】
抵抗変化層を構成する金属は、タンタル以外の金属を用いてもよい。抵抗変化層を構成する金属としては、遷移金属、またはアルミニウム（Ａｌ）を用いることができる。遷移金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、ニッケル（Ｎｉ）等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。
【００４９】
例えば、ハフニウム酸化物を用いる場合、第１金属酸化物の組成をＨｆＯｘとした場合にｘが０．９以上１．６以下であり、かつ、第２金属酸化物の組成をＨｆＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層の抵抗値を安定して高速に変化させることができる。この場合、第２金属酸化物の膜厚は、３〜４ｎｍとしてもよい。
【００５０】
また、ジルコニウム酸化物を用いる場合、第１金属酸化物の組成をＺｒＯｘとした場合にｘが０．９以上１．４以下であり、かつ、第２金属酸化物の組成をＺｒＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層の抵抗値を安定して高速に変化させることができる。この場合、第２金属酸化物の膜厚は、１〜５ｎｍとしてもよい。
【００５１】
第１金属酸化物を構成する第１の金属と、第２金属酸化物を構成する第２の金属とは、異なる金属を用いてもよい。この場合、第２金属酸化物は、第１金属酸化物よりも酸素不足度が小さい、つまり抵抗が高くてもよい。このような構成とすることにより、抵抗変化時に第１電極と第２電極との間に印加された電圧は、第２金属酸化物に、より多くの電圧が分配され、第２金属酸化物中で発生する酸化還元反応をより起こしやすくすることができる。
【００５２】
また、第１抵抗変化層となる第１金属酸化物を構成する第１の金属と、第２抵抗変化層となる第２金属酸化物を構成する第２の金属とを、互いに異なる材料を用いる場合、第２の金属の標準電極電位は、第１の金属の標準電極電位より低くてもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。これにより、標準電極電位が相対的に低い第２金属酸化物において、酸化還元反応が起こりやすくなる。なお、抵抗変化現象は、抵抗が高い第２金属酸化物中に形成された微小な局所領域中で酸化還元反応が起こってフィラメント（導電パス）が変化することにより、その抵抗値（酸素不足度）が変化すると考えられる。
【００５３】
例えば、第１金属酸化物に酸素不足型のタンタル酸化物（ＴａＯｘ）を用い、第２金属酸化物にチタン酸化物（ＴｉＯ２）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝−１．６３ｅＶ）はタンタル（標準電極電位＝−０．６ｅＶ）より標準電極電位が低い材料である。このように、第２金属酸化物に第１金属酸化物より標準電極電位が低い金属の酸化物を用いることにより、第２金属酸化物中でより酸化還元反応が発生しやすくなる。その他の組み合わせとして、高抵抗層となる第２金属酸化物にアルミニウム酸化物（Ａｌ２Ｏ３）を用いることができる。例えば、第１金属酸化物に酸素不足型のタンタル酸化物（ＴａＯｘ）を用い、第２金属酸化物にアルミニウム酸化物（Ａｌ２Ｏ３）を用いてもよい。
【００５４】
積層構造の抵抗変化層における抵抗変化現象は、いずれも抵抗が高い第２金属酸化物中に形成された微小な局所領域中で酸化還元反応が起こって、局所領域中のフィラメント（導電パス）が変化することにより、その抵抗値が変化すると考えられる。
【００５５】
つまり、第２金属酸化物に接続する第２電極に、第１電極を基準にして正の電圧を印加したとき、抵抗変化層中の酸素イオンが第２金属酸化物側に引き寄せられる。これによって、第２金属酸化物中に形成された微小な局所領域中で酸化反応が発生し、酸素不足度が減少する。その結果、局所領域中のフィラメントが繋がりにくくなり、抵抗値が増大すると考えられる。
【００５６】
逆に、第２金属酸化物に接続する第２電極に、第１電極を基準にして負の電圧を印加したとき、第２金属酸化物中の酸素イオンが第１金属酸化物側に押しやられる。これによって、第２金属酸化物中に形成された微小な局所領域中で還元反応が発生し、酸素不足度が増加する。その結果、局所領域中のフィラメントが繋がりやすくなり、抵抗値が減少すると考えられる。
【００５７】
酸素不足度がより小さい第２金属酸化物に接続されている第２電極は、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など、第２金属酸化物を構成する金属及び第１電極を構成する材料と比べて標準電極電位が、より高い材料で構成する。また、酸素不足度がより高い第１金属酸化物に接続されている第１電極は、例えば、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）など、第１金属酸化物を構成する金属と比べて標準電極電位が、より低い材料で構成してもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。
【００５８】
すなわち、第２電極の標準電極電位Ｖ２、第２金属酸化物を構成する金属の標準電極電位Ｖｒ２、第１金属酸化物を構成する金属の標準電極電位Ｖｒ１、第１電極の標準電極電位Ｖ１との間には、Ｖｒ２＜Ｖ２、かつＶ１＜Ｖ２なる関係を満足してもよい。さらには、Ｖ２＞Ｖｒ２で、Ｖｒ１≧Ｖ１の関係を満足してもよい。
【００５９】
上記の構成とすることにより、第２電極と第２金属酸化物の界面近傍の第２金属酸化物中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。
【００６０】
第１電極１００ａから第１電極端子１０５が引き出され、第２電極１００ｃから第２電極端子１０２が引き出されている。また、選択トランジスタ（つまり、スイッチ素子の一例）であるＮＭＯＳトランジスタ１０４は、ゲート端子１０３を備える。抵抗変化型素子１００の第１電極端子１０５とＮＭＯＳトランジスタ１０４のソースまたはドレイン（Ｎ＋拡散）領域が直列に接続され、抵抗変化型素子１００と接続されていない他方のドレインまたはソース（Ｎ＋拡散）領域は、第１電極端子１０１として引き出され、基板端子は、接地電位に接続されている。ここでは高抵抗な第２抵抗変化層１００ｂ−２を、ＮＭＯＳトランジスタ１０４と反対側の第２電極端子１０２側に配置している。
【００６１】
また、図２に示されたメモリセルでは、第２電極端子１０２を基準として第１電極端子１０１に所定電圧（例えば、第１の閾値電圧）以上の電圧（低抵抗化電圧パルス）が印加された場合、第２電極１００ｃと第２抵抗変化層１００ｂ−２との界面の近傍で還元が起こり、抵抗変化型素子１００は低抵抗状態に遷移する。一方、第１電極端子１０１を基準として第２電極端子１０２に別の所定電圧（例えば、第２の閾値電圧）以上の電圧（高抵抗化電圧パルス）が印加された場合、第２電極１００ｃと第２抵抗変化層１００ｂ−２との界面の近傍で酸化が起こり、抵抗変化型素子１００は高抵抗状態に遷移する。ここで、低抵抗化電圧パルスの印加方向を負電圧方向と定義し、高抵抗化電圧パルスの印加方向を正電圧方向と定義する。すなわち、本実施形態の抵抗変化型素子１００は、バイポーラ型の抵抗変化型素子とすることができる。なお、抵抗変化型素子１００は、ユニポーラ型の抵抗変化型素子であってもよい。
【００６２】
メモリセルアレイ１２０は、互いに直交するように配置されたビット線とワード線との交点近傍の位置に、ＭＯＳトランジスタと抵抗変化型素子を直列に接続した、いわゆる１Ｔ１Ｒ型と呼ばれるメモリセルをマトリックス状にアレイ配置した構成とすることができる。１Ｔ１Ｒ型において、２端子の抵抗変化型素子の一端はビット線またはソース線に接続されうる。他の一端はトランジスタのドレインまたはソースに接続されうる。トランジスタのゲートはワード線に接続されうる。トランジスタの他の一端は抵抗変化型素子の一端が接続されていないソース線またはビット線に接続されうる。ソース線は、ビット線またはワード線と平行に配置されうる。
【００６３】
メモリセルアレイ１２０は、互いに直交するように配置されたビット線とワード線との交点の位置に、ダイオードと抵抗変化型素子を直列に接続した、いわゆる１Ｄ１Ｒ型と呼ばれるクロスポイントメモリセルをマトリックス状にアレイ配置した構成としてもよい。
【００６４】
パルス印加装置１３０は、ベリファイ書き込み動作を行う。ベリファイ書き込み動作とは、抵抗状態を変化させるための電圧パルスを印加したにも関わらず、抵抗状態が変化したことを確認するための判定条件を満たさない抵抗変化型素子１００に対し、抵抗状態を変化させるための追加的な電圧パルスを印加する動作である。抵抗状態を変化させるための電圧パルスの印加は、例えば、判定条件を満たすまで繰り返されてもよいし、何らかの条件を満たした場合に中止されてもよい。
【００６５】
パルス印加装置１３０は、書き込み対象となる所定数の抵抗変化型素子１００に対して行なわれたベリファイ書き込み動作の回数が所定回数を超えた場合には、該ベリファイ書き込み動作後に所定時間待機する。
【００６６】
［書き込み方法（抵抗変化型不揮発性記憶装置の動作方法）］
図３は、第１実施形態にかかる抵抗変化型不揮発性記憶装置の書き込み方法の一例を示すフローチャートである。図３に示す動作は、パルス印加装置１３０の制御により実行されうる。
【００６７】
抵抗変化型不揮発性記憶装置１４０へのデータ書き込みが開始されると（スタート）、まず、書き込み対象となる抵抗変化型素子１００に電圧パルスが印加される（ステップＳ１０１）。
【００６８】
次に、電圧パルスが印加された抵抗変化型素子１００について、判定条件を満たすか否かの判定が行われる（ステップＳ１０２）。具体的には例えば、パルス印加装置１３０により、電圧パルスが印加された抵抗変化型素子の抵抗値が読み出され、所定の閾値との大小関係がセンスアンプを用いて判定される。判定結果がＹＥＳであれば、抵抗変化型不揮発性記憶装置１４０へのデータ書き込みは終了する（エンド）。
【００６９】
ステップＳ１０２の判定結果がＮＯであれば、ベリファイ書き込み動作の回数が所定回数を超えているか否かの判定が行われる（ステップＳ１０３）。
【００７０】
ベリファイ書き込み動作の回数は、例えば、同一の抵抗変化型素子に対して、データ書き込み開始後に印加された電圧パルスの個数としてもよいし、ステップＳ１０３の判定でＮＯとなった回数としてもよい。ベリファイ書き込み動作の回数は、例えば、書き込み対象となっている複数の抵抗変化型素子に対して、データ書き込み開始後に印加された電圧パルスの合計としてもよいし、ステップＳ１０３の判定でＮＯとなった回数の合計としてもよいし、ステップＳ１０３の判定でＮＯとなった回数の抵抗変化型素子１個あたりの平均値としてもよい。
【００７１】
ベリファイ書き込み動作の回数は、例えば、抵抗変化型不揮発性記憶装置１４０が備えるデータラッチなどに記憶されていてもよい。
【００７２】
ステップＳ１０３の判定結果がＮＯであれば、ステップＳ１０１に戻って再度、書き込み対象となる抵抗変化型素子１００に電圧パルスが印加される。このとき、ベリファイ書き込み動作の回数に１が追加される。
【００７３】
ステップＳ１０３の判定結果がＹＥＳであれば、ステップＳ１０４にて所定時間、パルス印加をせずに待機される。
【００７４】
なお、ステップＳ１０４にて所定時間の待機がされた後、ステップＳ１０１に戻って、再度、電圧パルスの印加がされてもよい。また、ステップＳ１０４にて所定時間の待機がされた後、ステップＳ１０２に戻って、判定条件を満たすか否かの判定が行われてもよい。
【００７５】
所定時間待機することにより、抵抗変化型素子の劣化が回復し、高抵抗化書き込みの場合はより高抵抗に、低抵抗化書き込みの場合はより低抵抗に遷移する。これに伴い、例えば、ステップＳ１０１で再度書き込む際、および以降の書き込み動作において、ベリファイフェイルする確率が低減し、書き込み速度が向上する。
【００７６】
所定時間の待機は、個々の抵抗変化型素子毎に行われてもよいし、複数の抵抗変化型素子毎（書込ブロック単位）で行われてもよい。
【００７７】
（第２実施形態）
第２実施形態は、１個の抵抗変化型素子を高抵抗状態から低抵抗状態へと変化させる書き込みを行う場合に、ベリファイ書き込み動作の回数に応じて、所定の待機時間を設けるものである。
【００７８】
第２実施形態の抵抗変化型不揮発性記憶装置の書き込み方法は、第１実施形態の抵抗変化型不揮発性記憶装置の書き込み方法であって、ベリファイ書き込み動作は、第１電圧パルスが印加された後の抵抗変化型素子の抵抗値を読み取り、読み取られた抵抗値が第１閾値抵抗値より高くなっていると判定された抵抗変化型素子に対し、追加的な電圧パルスとして、再度、第１電圧パルスを印加するものであり、ベリファイ書き込み動作において、書き込み対象となっている１個の抵抗変化型素子に対してそれまでに行なわれたベリファイ書き込み動作の回数が第１閾値回数を超えると、追加的な電圧パルスを印加せずに所定時間待機するものである。
【００７９】
第２実施形態の抵抗変化型不揮発性記憶装置は、第１実施形態の抵抗変化型不揮発性記憶装置であって、パルス印加装置が上記書き込み方法を実行するものである。
【００８０】
追加的な電圧パルスは、第１電圧パルスと同一でなくてもよく、他の追加的な電圧パルスであってもよい。
【００８１】
［装置構成］
第２実施形態の抵抗変化型不揮発性記憶装置の構成は、パルス印加装置の動作（抵抗変化型不揮発性記憶装置の動作方法）を除き、第１実施形態の抵抗変化型不揮発性記憶装置と同様とすることができる。よって、第１実施形態と第２実施形態とで共通する構成要素については同一の符号および名称を付して、詳細な説明を省略する。
【００８２】
［書き込み方法（抵抗変化型不揮発性記憶装置の動作方法）］
図４は、第２実施形態にかかる抵抗変化型不揮発性記憶装置の書き込み方法の一例を示すフローチャートである。図４に示す動作は、パルス印加装置１３０の制御により実行されうる。
【００８３】
抵抗変化型不揮発性記憶装置１４０へのデータ書き込みが開始されると（スタート）、まず、書き込み対象となる抵抗変化型素子１００に第１電圧パルスが印加される（ステップＳ２０１）。次に、電圧パルスが印加された抵抗変化型素子１００について、判定条件を満たすか否かの判定、すなわち、その抵抗変化型素子１００の抵抗値が第１閾値抵抗値よりも大きいか否かの判定が行われる（ステップＳ２０２）。具体的には例えば、パルス印加装置１３０により、電圧パルスが印加された抵抗変化型素子１００の抵抗値が読み出され、抵抗値が第１閾値抵抗値より高くなっているか否かがセンスアンプを用いて判定される。判定結果がＮＯであれば、抵抗変化型不揮発性記憶装置１４０へのデータ書き込みは終了する（エンド）。
【００８４】
ステップＳ２０２の判定結果がＹＥＳであれば、ベリファイ書き込み動作の回数が第１閾値回数を超えているか否かの判定が行われる（ステップＳ２０３）。第１閾値回数は、１としてもよいし、２以上の所定の自然数でもよい。
【００８５】
ベリファイ書き込み動作の回数は、例えば、同一の抵抗変化型素子に対して、データ書き込み開始後に印加された電圧パルスの個数としてもよいし、ステップＳ２０２の判定でＹＥＳとなった回数としてもよい。ベリファイ書き込み動作の回数は、例えば、抵抗変化型不揮発性記憶装置１４０が備えるデータラッチなどに記憶されていてもよい。
【００８６】
ステップＳ２０３の判定結果がＮＯであれば、ステップＳ２０１に戻る。
【００８７】
ステップＳ２０３の判定結果がＹＥＳであれば、ステップＳ２０４にて所定時間、パルス印加をせずに待機がされる。
【００８８】
なお、ステップＳ２０４にて所定時間の待機がされた後、ステップＳ２０１に戻って、再度、第１電圧パルスの印加がされてもよい。また、ステップＳ２０４にて所定時間の待機がされた後、ステップＳ２０２に戻って、判定条件を満たすか否かの判定が行われてもよい。
【００８９】
なお、ステップＳ２０１で印加される第１電圧パルスは、単一のパルスであってもよいし、複数のパルスから構成されてもよい。
【００９０】
かかる動作方法において、ベリファイ書き込み動作回数が第１閾値回数を超えた場合、所定時間待機することにより、抵抗変化型素子の劣化が回復し、抵抗変化型素子の抵抗値はより低くなる。これに伴い、例えば、ステップＳ２０１で再度書き込む際、および以降の書き込み動作において、ベリファイフェイルする確率が低減し、書き込み速度が向上する。
【００９１】
なお上記において、ステップＳ２０４の後で、ベリファイ書き込み動作回数は０回にリセットしてもしなくてもよい。所定時間待機することにより抵抗変化型素子の劣化は回復するため、ベリファイ回数は０回にリセットし、以降の書き込みでは待機時間を設けなくてもよい。ベリファイ書き込み動作回数が第１閾値回数を超えたことは、抵抗変化型素子の劣化が進んでいることを意味している。ベリファイ書き込み動作回数をリセットせず、以降の書き込みにおいて、常に待機時間を設けることが有効な場合もある。
【００９２】
第２実施形態においても、第１実施形態と同様の変形が可能である。
【００９３】
（第３実施形態）
第３実施形態は、１個の抵抗変化型素子を低抵抗状態から高抵抗状態へと変化させる書き込みを行う場合に、ベリファイ書き込み動作の回数に応じて、所定の待機時間を設けるものである。
【００９４】
第３実施形態の抵抗変化型不揮発性記憶装置の書き込み方法は、第１実施形態の抵抗変化型不揮発性記憶装置の書き込み方法であって、ベリファイ書き込み動作は、第２電圧パルスが印加された後の抵抗変化型素子の抵抗値を読み取り、読み取られた抵抗値が第２閾値抵抗値より低くなっていると判定された抵抗変化型素子に対し、追加的な電圧パルスとして、再度、第２電圧パルスを印加するものであり、ベリファイ書き込み動作において、書き込み対象となっている１個の抵抗変化型素子に対してそれまでに行なわれたベリファイ書き込み動作の回数が第２閾値回数を超えると、追加的な電圧パルスを印加せずに所定時間待機するものである。
【００９５】
第３実施形態の抵抗変化型不揮発性記憶装置は、第１実施形態の抵抗変化型不揮発性記憶装置であって、パルス印加装置が上記書き込み方法を実行するものである。
【００９６】
追加的な電圧パルスは、第２電圧パルスと同一でなくてもよく、他の追加的な電圧パルスであってもよい。
【００９７】
［装置構成］
第３実施形態の抵抗変化型不揮発性記憶装置の構成は、パルス印加装置の動作（抵抗変化型不揮発性記憶装置の動作方法）を除き、第１実施形態の抵抗変化型不揮発性記憶装置と同様とすることができる。よって、第１実施形態と第３実施形態とで共通する構成要素については同一の符号および名称を付して、詳細な説明を省略する。
【００９８】
［書き込み方法（抵抗変化型不揮発性記憶装置の動作方法）］
図５は、第３実施形態にかかる抵抗変化型不揮発性記憶装置の書き込み方法の一例を示すフローチャートである。図５に示す動作は、パルス印加装置１３０の制御により実行されうる。
【００９９】
抵抗変化型不揮発性記憶装置１４０へのデータ書き込みが開始されると（スタート）、まず、書き込み対象となる抵抗変化型素子１００に第２電圧パルスが印加される（ステップＳ３０１）。次に、電圧パルスが印加された抵抗変化型素子１００について、判定条件を満たすか否かの判定、すなわち、その抵抗変化型素子１００の抵抗値が第２閾値抵抗値よりも小さいか否かの判定が行われる（ステップＳ３０２）。具体的には例えば、パルス印加装置１３０により、電圧パルスが印加された抵抗変化型素子１００の抵抗値が読み出され、抵抗値が第２閾値抵抗値より低くなっているか否かがセンスアンプを用いて判定される。判定結果がＮＯであれば、抵抗変化型不揮発性記憶装置１４０へのデータ書き込みは終了する（エンド）。
【０１００】
ステップＳ３０２の判定結果がＹＥＳであれば、ベリファイ書き込み動作の回数が第２閾値回数を超えているか否かの判定が行われる（ステップＳ３０３）。第２閾値回数は、１としてもよいし、２以上の所定の自然数でもよい。
【０１０１】
ベリファイ書き込み動作の回数は、例えば、同一の抵抗変化型素子に対して、データ書き込み開始後に印加された電圧パルスの個数としてもよいし、ステップＳ３０２の判定でＹＥＳとなった回数としてもよい。ベリファイ書き込み動作の回数は、例えば、抵抗変化型不揮発性記憶装置１４０が備えるデータラッチなどに記憶されていてもよい。
【０１０２】
ステップＳ３０３の判定結果がＮＯであれば、ステップＳ３０１に戻る。
【０１０３】
ステップＳ３０３の判定結果がＹＥＳであれば、ステップＳ３０４にて所定時間、パルス印加をせずに待機がされる。
【０１０４】
なお、ステップＳ３０４にて所定時間の待機がされた後、ステップＳ３０１に戻って、再度、第１電圧パルスの印加がされてもよい。また、ステップＳ３０４にて所定時間の待機がされた後、ステップＳ３０２に戻って、判定条件を満たすか否かの判定が行われてもよい。
【０１０５】
なお、ステップＳ３０１で印加される第２電圧パルスは、単一のパルスであってもよいし、複数のパルスから構成されてもよい。
【０１０６】
かかる動作方法において、ベリファイ書き込み動作回数が第２閾値回数を超えた場合、所定時間待機することにより、抵抗変化型素子の劣化が回復し、抵抗変化型素子の抵抗値はより高くなる。これに伴い、例えば、ステップＳ３０１で再度書き込む際、および以降の書き込み動作において、ベリファイフェイルする確率が低減し、書き込み速度が向上する。
【０１０７】
なお上記において、ステップＳ３０４の後で、ベリファイ書き込み動作回数は０回にリセットしてもしなくてもよい。所定時間待機することにより抵抗変化型素子の劣化は回復するため、ベリファイ回数は０回にリセットし、以降の書き込みでは待機時間を設けなくてもよい。ベリファイ書き込み動作回数が第２閾値回数を超えたことは、抵抗変化型素子の劣化が進んでいることを意味している。ベリファイ書き込み動作回数をリセットせず、以降の書き込みにおいて、常に待機時間を設けることが有効な場合もある。
【０１０８】
第３実施形態においても、第１実施形態と同様の変形が可能である。
【０１０９】
第３実施形態と第２実施形態とを組み合わせてもよい。この場合において、第１閾値回数と第２閾値回数とは、等しくてもよいし、等しくなくてもよい。
【０１１０】
（第４実施形態）
第４実施形態は、複数の抵抗変化型素子を高抵抗状態から低抵抗状態へと変化させる書き込みを行う場合に、ベリファイ書き込み動作の平均回数に応じて、所定の待機時間を設けるものである。
【０１１１】
第４実施形態の抵抗変化型不揮発性記憶装置の書き込み方法は、第１実施形態の抵抗変化型不揮発性記憶装置の書き込み方法であって、ベリファイ書き込み動作は、第１電圧パルスが印加された後の抵抗変化型素子の抵抗値を読み取り、読み取られた抵抗値が第１閾値抵抗値より高くなっていると判定された抵抗変化型素子に対し、追加的な電圧パルスとして、再度、第１電圧パルスを印加するものであり、ベリファイ書き込み動作において、書き込み対象となっている複数個の抵抗変化型素子の全部または一部に対してそれまでに行なわれたベリファイ書き込み動作の平均回数が第１閾値回数を超えると、追加的な電圧パルスを印加せずに所定時間待機するものである。
【０１１２】
第４実施形態の抵抗変化型不揮発性記憶装置は、第１実施形態の抵抗変化型不揮発性記憶装置であって、パルス印加装置が上記書き込み方法を実行するものである。
【０１１３】
追加的な電圧パルスは、第１電圧パルスと同一でなくてもよく、他の追加的な電圧パルスであってもよい。
【０１１４】
［装置構成］
第４実施形態の抵抗変化型不揮発性記憶装置の構成は、パルス印加装置の動作（抵抗変化型不揮発性記憶装置の動作方法）を除き、第１実施形態の抵抗変化型不揮発性記憶装置と同様とすることができる。よって、第１実施形態と第４実施形態とで共通する構成要素については同一の符号および名称を付して、詳細な説明を省略する。
【０１１５】
［書き込み方法（抵抗変化型不揮発性記憶装置の動作方法）］
図６は、第４実施形態にかかる抵抗変化型不揮発性記憶装置の書き込み方法の一例を示すフローチャートである。図６に示す動作は、パルス印加装置１３０の制御により実行されうる。
【０１１６】
抵抗変化型不揮発性記憶装置１４０へのデータ書き込みが開始されると（スタート）、まず、書き込み対象となる抵抗変化型素子１００に第１電圧パルスが印加される（ステップＳ４０１）。次に、電圧パルスが印加された抵抗変化型素子１００について、判定条件を満たすか否かの判定、すなわち、その抵抗変化型素子１００の抵抗値が第１閾値抵抗値よりも大きいか否かの判定が行われる（ステップＳ４０２）。具体的には例えば、パルス印加装置１３０により、電圧パルスが印加された抵抗変化型素子１００の抵抗値が読み出され、抵抗値が第１閾値抵抗値より高くなっているか否かがセンスアンプを用いて判定される。判定結果がＮＯであれば、低抵抗化（ＬＲ化）対象の全素子への書き込みが終了したか否かの判定が行われる（ステップ４０５）。判定結果がＮＯであれば、次のＬＲ化対象の素子について、ステップ４０１に進む。判定結果がＹＥＳであれば、抵抗変化型不揮発性記憶装置１４０へのデータ書き込みは終了する（エンド）。
【０１１７】
ステップＳ４０２の判定結果がＹＥＳであれば、ベリファイ書き込み動作の平均回数が第１閾値回数を超えているか否かの判定が行われる（ステップＳ４０３）。第１閾値回数は、例えば、０．１等とすることができる。
【０１１８】
ベリファイ書き込み動作の平均回数は、例えば、データ書き込み開始後に印加された電圧パルスの合計を、書き込みが終了している抵抗変化型素子の個数で割った数としてもよいし、ステップＳ４０２の判定でＹＥＳとなった回数の合計を、書き込みが終了している抵抗変化型素子の個数で割った数としてもよい。データ書き込み開始後に印加された電圧パルスの合計、ステップＳ４０２の判定でＹＥＳとなった回数の合計、および、書き込みが終了している抵抗変化型素子の個数等は、例えば、抵抗変化型不揮発性記憶装置１４０が備えるデータラッチなどに記憶されていてもよい。
【０１１９】
ステップＳ４０３の判定結果がＮＯであれば、ステップＳ４０１に戻る。
【０１２０】
ステップＳ４０３の判定結果がＹＥＳであれば、ステップＳ４０４にて所定時間、パルス印加をせずに待機がされ、低抵抗化（ＬＲ化）対象の全素子への書き込みが終了したか否かの判定が行われる（ステップ４０５）。このステップ４０５の以降の処理は、上述した通りであるので省略する。
【０１２１】
なお、ステップＳ４０４にて所定時間の待機がされた後、ステップＳ４０１に戻って、再度、第１電圧パルスの印加がされてもよい。また、ステップＳ４０４にて所定時間の待機がされた後、ステップＳ４０２に戻って、判定条件を満たすか否かの判定が行われてもよい。
【０１２２】
なお、ステップＳ４０１で印加される第１電圧パルスは、単一のパルスであってもよいし、複数のパルスから構成されてもよい。
【０１２３】
かかる動作方法において、ベリファイ書き込み動作回数が第１閾値回数を超えた場合、所定時間待機することにより、抵抗変化型素子の劣化が回復し、抵抗変化型素子の抵抗値はより低くなる。これに伴い、例えば、ステップＳ４０１で再度書き込む際、および以降の書き込み動作において、ベリファイフェイルする確率が低減し、書き込み速度が向上する。
【０１２４】
なお上記において、ステップＳ４０４の後で、ベリファイ回数は０回にリセットしてもしなくてもよい。所定時間待機することにより抵抗変化型素子の劣化は回復するため、ベリファイ回数は０回にリセットし、以降の書き込みでは待機時間を設けなくてもよい。ベリファイ書き込み動作の平均回数が第１閾値回数を超えたことは、抵抗変化型素子の劣化が進んでいることを意味している。ベリファイ書き込み動作回数をリセットせず、以降の書き込みにおいて、常に待機時間を設けることが有効な場合もある。
【０１２５】
第４実施形態においても、第１実施形態と同様の変形が可能である。
【０１２６】
第４実施形態を、第２実施形態および第３実施形態のいずれか一方ないし両方と組み合わせてもよい。
【０１２７】
（第５実施形態）
第５実施形態は、複数の抵抗変化型素子を低抵抗状態から高抵抗状態へと変化させる書き込みを行う場合に、ベリファイ書き込み動作の平均回数に応じて、所定の待機時間を設けるものである。
【０１２８】
第５実施形態の抵抗変化型不揮発性記憶装置の書き込み方法は、第１実施形態の抵抗変化型不揮発性記憶装置の書き込み方法であって、ベリファイ書き込み動作は、第２電圧パルスが印加された後の抵抗変化型素子の抵抗値を読み取り、読み取られた抵抗値が第２閾値抵抗値より低くなっていると判定された抵抗変化型素子に対し、追加的な電圧パルスとして、再度、第２電圧パルスを印加するものであり、ベリファイ書き込み動作において、書き込み対象となっている複数個の抵抗変化型素子の全部または一部に対してそれまでに行なわれたベリファイ書き込み動作の平均回数が第２閾値回数を超えると、追加的な電圧パルスを印加せずに所定時間待機するものである。
【０１２９】
第５実施形態の抵抗変化型不揮発性記憶装置は、第１実施形態の抵抗変化型不揮発性記憶装置であって、パルス印加装置が上記書き込み方法を実行するものである。
【０１３０】
追加的な電圧パルスは、第２電圧パルスと同一でなくてもよく、他の追加的な電圧パルスであってもよい。
【０１３１】
［装置構成］
第５実施形態の抵抗変化型不揮発性記憶装置の構成は、パルス印加装置の動作（抵抗変化型不揮発性記憶装置の動作方法）を除き、第１実施形態の抵抗変化型不揮発性記憶装置と同様とすることができる。よって、第１実施形態と第５実施形態とで共通する構成要素については同一の符号および名称を付して、詳細な説明を省略する。
【０１３２】
［書き込み方法（抵抗変化型不揮発性記憶装置の動作方法）］
図７は、第５実施形態にかかる抵抗変化型不揮発性記憶装置の書き込み方法の一例を示すフローチャートである。図７に示す動作は、パルス印加装置１３０の制御により実行されうる。
【０１３３】
抵抗変化型不揮発性記憶装置１４０へのデータ書き込みが開始されると（スタート）、まず、書き込み対象となる抵抗変化型素子１００に第２電圧パルスが印加される（ステップＳ５０１）。次に、電圧パルスが印加された抵抗変化型素子１００について、判定条件を満たすか否かの判定、すなわち、その抵抗変化型素子１００の抵抗値が第２閾値抵抗値よりも小さいか否かの判定が行われる（ステップＳ５０２）。具体的には例えば、パルス印加装置１３０により、電圧パルスが印加された抵抗変化型素子１００の抵抗値が読み出され、抵抗値が第２閾値抵抗値より低くなっているか否かがセンスアンプを用いて判定される。判定結果がＮＯであれば、高抵抗化（ＨＲ化）対象の全素子への書き込みが終了したか否かの判定が行われる（ステップ５０５）。判定結果がＮＯであれば、次のＨＲ化対象の素子について、ステップ５０１に進む。判定結果がＹＥＳであれば、抵抗変化型不揮発性記憶装置１４０へのデータ書き込みは終了する（エンド）。
【０１３４】
ステップＳ５０２の判定結果がＹＥＳであれば、ベリファイ書き込み動作の平均回数が第２閾値回数を超えているか否かの判定が行われる（ステップＳ５０３）。第２閾値回数は、例えば、０．１等とすることができる。
【０１３５】
ベリファイ書き込み動作の平均回数は、例えば、データ書き込み開始後に印加された電圧パルスの合計を、書き込みが終了している抵抗変化型素子の個数で割った数としてもよいし、ステップＳ５０２の判定でＹＥＳとなった回数の合計を、書き込みが終了している抵抗変化型素子の個数で割った数としてもよい。データ書き込み開始後に印加された電圧パルスの合計、ステップＳ５０２の判定でＹＥＳとなった回数の合計、および、書き込みが終了している抵抗変化型素子の個数等は、例えば、抵抗変化型不揮発性記憶装置１４０が備えるデータラッチなどに記憶されていてもよい。
【０１３６】
ステップＳ５０３の判定結果がＮＯであれば、ステップＳ５０１に戻る。
【０１３７】
ステップＳ５０３の判定結果がＹＥＳであれば、ステップＳ５０４にて所定時間、パルス印加をせずに待機がされ、高抵抗化（ＨＲ化）対象の全素子への書き込みが終了したか否かの判定が行われる（ステップ５０５）。このステップ５０５の以降の処理は、上述した通りであるので省略する。
【０１３８】
なお、ステップＳ５０４にて所定時間の待機がされた後、ステップＳ５０１に戻って、再度、第２電圧パルスの印加がされてもよい。また、ステップＳ５０４にて所定時間の待機がされた後、ステップＳ５０２に戻って、判定条件を満たすか否かの判定が行われてもよい。
【０１３９】
なお、ステップＳ５０１で印加される第２電圧パルスは、単一のパルスであってもよいし、複数のパルスから構成されてもよい。
【０１４０】
かかる動作方法において、ベリファイ書き込み動作回数が第１閾値回数を超えた場合、所定時間待機することにより、抵抗変化型素子の劣化が回復し、抵抗変化型素子の抵抗値はより高くなる。これに伴い、例えば、ステップＳ５０１で再度書き込む際、および以降の書き込み動作において、ベリファイフェイルする確率が低減し、書き込み速度が向上する。
【０１４１】
なお上記において、ステップＳ５０４の後で、ベリファイ回数は０回にリセットしてもしなくてもよい。所定時間待機することにより抵抗変化型素子の劣化は回復するため、ベリファイ回数は０回にリセットし、以降の書き込みでは待機時間を設けなくてもよい。ベリファイ書き込み動作の平均回数が第１閾値回数を超えたことは、抵抗変化型素子の劣化が進んでいることを意味している。ベリファイ書き込み動作回数をリセットせず、以降の書き込みにおいて、常に待機時間を設けることが有効な場合もある。
【０１４２】
第５実施形態においても、第１実施形態と同様の変形が可能である。
【０１４３】
第５実施形態を、第２〜第４実施形態と任意に組み合わせてもよい。
【０１４４】
（検討例）
図８は、検討例にかかる抵抗変化型不揮発性記憶装置の概略構成を示すブロック図である。
【０１４５】
（１）装置構成
図８に示すように、検討例に係る抵抗変化型不揮発性記憶装置２００は、半導体基板上に、メモリ本体部２０１を備えており、メモリ本体部２０１は、図２と同様の構成を有する１Ｔ１Ｒ型メモリセルで構成されたメモリセルアレイ２０２と、行選択回路２０８と、ワード線ドライバＷＬＤおよびソース線ドライバＳＬＤを備える行ドライバ２０７と、列選択回路２０３と、データの書き込みを行うための書き込み回路２０６と、選択ビット線に流れる電流量を検出し、高抵抗状態をデータ「０」と判定し、また低抵抗状態をデータ「１」と判定するセンスアンプ２０４と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路２０５と、書き込み用電源２１１と、を備える。
【０１４６】
後述するように、センスアンプ２０４は、読み出し用基準電流生成回路７０２と、ＬＲ化用基準電流生成回路７０３と、ＨＲ化用基準電流生成回路７０４とを備えている。
【０１４７】
抵抗変化型不揮発性記憶装置２００は、さらに、外部から入力されるアドレス信号を受け取るアドレス入力回路２０９と、外部から入力されるコントロール信号に基づいて、メモリ本体部２０１の動作を制御する制御回路２１０とを備えている。
【０１４８】
メモリセルアレイ２０２は、半導体基板の上に形成された、互いに交差するように配列された複数のワード線ＷＬ０、ＷＬ１、ＷＬ２、ＷＬ３、・・・および複数のビット線ＢＬ０、ＢＬ１、ＢＬ２、・・・とを備える。これらのワード線ＷＬ０、ＷＬ１、ＷＬ２、ＷＬ３、・・・、およびビット線ＢＬ０、ＢＬ１、ＢＬ２、・・・の交点に対応してそれぞれ設けられた複数のＮＭＯＳトランジスタＮ１１、Ｎ１２、Ｎ１３、Ｎ１４、・・・、Ｎ２１、Ｎ２２、Ｎ２３、Ｎ２４、・・・、Ｎ３１、Ｎ３２、Ｎ３３、Ｎ３４、・・・（以下、「トランジスタＮ１１、Ｎ１２、・・・」と表す）と、トランジスタＮ１１、Ｎ１２、・・・と１対１に直列接続された複数の抵抗変化型素子Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、・・・、Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４、・・・、Ｒ３１、Ｒ３２、Ｒ３３、Ｒ３４、・・・（以下、「抵抗変化型素子Ｒ１１、Ｒ１２、・・・」と表す）とを備える。複数のビット線と複数のワード線との交点に対応して設けられた、個々のＮＭＯＳのトランジスタと個々の抵抗変化型素子との直列接続された構造が、がメモリセルＭ１１、Ｍ１２、Ｍ１３、Ｍ１４、・・・、Ｍ２１、Ｍ２２、Ｍ２３、Ｍ２４、・・・Ｍ３１、Ｍ３２、Ｍ３３、Ｍ３４、・・・（以下、「メモリセルＭ１１、Ｍ１２、・・・」と表す）を構成している。
【０１４９】
図８に示すように、トランジスタＮ１１、Ｎ２１、Ｎ３１、・・・のゲートはワード線ＷＬ０に接続され、トランジスタＮ１２、Ｎ２２、Ｎ３２、・・・のゲートはワード線ＷＬ１に接続される。さらに、トランジスタＮ１３、Ｎ２３、Ｎ３３、・・・のゲートはワード線ＷＬ２に接続され、トランジスタＮ１４、Ｎ２４、Ｎ３４、・・・のゲートはワード線ＷＬ３に接続されている。
【０１５０】
トランジスタＮ１１、Ｎ２１、Ｎ３１、・・・およびトランジスタＮ１２、Ｎ２２、Ｎ３２、・・・はソース線ＳＬ０に共通に接続され、トランジスタＮ１３、Ｎ２３、Ｎ３３、・・・およびトランジスタＮ１４、Ｎ２４、Ｎ３４、・・・はソース線ＳＬ２に共通に接続されている。すなわち、ソース線ＳＬ０、ＳＬ２、・・・は、ワード線ＷＬ０、ＷＬ１、ＷＬ２、ＷＬ３、・・・に対して平行となり、ビット線ＢＬ０、ＢＬ１、ＢＬ２、・・・に対して交差（本実施形態では、垂直方向）するように配置されている。
【０１５１】
なお、上記の構成例では、ソース線はワード線と平行に配置されているが、ビット線と平行に配置してもよい。また、ソース線は、プレート線として接続されるトランジスタに共通の電位を与える構成としているが、行選択回路２０８と同様の構成のソース線選択回路を有し、選択されたソース線と非選択のソース線を異なる電圧（極性も含む）で駆動する構成としてもよい。
【０１５２】
抵抗変化型素子Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、・・・はビット線ＢＬ０に接続され、抵抗変化型素子Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４、・・・はビット線ＢＬ１に接続されている。さらに、抵抗変化型素子Ｒ３１、Ｒ３２、Ｒ３３、Ｒ３４、・・・はビット線ＢＬ２に接続されている。このように、実施形態におけるメモリセルアレイ２０２では、抵抗変化型素子Ｒ１１、Ｒ２１、Ｒ３１、・・・がＮＭＯＳトランジスタＮ１１、Ｎ２１、Ｎ３１・・・を介さずに、対応するビット線ＢＬ０、ＢＬ１、ＢＬ２、・・・に直接接続される構成を採用している。
【０１５３】
制御回路２１０は、データの書き込みサイクルにおいては、データ入出力回路２０５に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路２０６へ出力する。他方、データの読み出しサイクルにおいて、制御回路２１０は、読み出し動作を指示する読み出し信号をセンスアンプ２０４へ出力する。
【０１５４】
行選択回路２０８は、アドレス入力回路２０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、行ドライバ２０７を介して、複数のワード線ＷＬ０、ＷＬ１、ＷＬ２、ＷＬ３、・・・のうちの何れかを選択する。そして、選択されたワード線に対応するワード線ドライバ回路ＷＬＤから、その選択されたワード線に対して、所定の電圧を印加する。
【０１５５】
同様に、行選択回路２０８は、アドレス入力回路２０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のソース線ＳＬ０、ＳＬ２、・・・のうちの何れかを選択する。そして、選択されたソース線に対応するソース線ドライバ回路ＳＬＤから、その選択されたソース線に対して、所定の電圧を印加する。
【０１５６】
書き込み回路２０６は、制御回路２１０から出力された書き込み信号（図示せず）を受け取った場合、列選択回路２０３により選択されたビット線に対して書き込み用電圧を印加する。
【０１５７】
書き込み用電源２１１は、ワード線用電圧Ｖｗ及びソース線用電圧Ｖｓを行ドライバ２０７に供給し、また、ビット線用電圧Ｖｂを書き込み回路２０６に供給する。
【０１５８】
図９は、検討例にかかる抵抗変化型不揮発性記憶装置が備えるセンスアンプの概略構成の一例を示す回路図である。
【０１５９】
センスアンプ２０４は、一例として、ミラー比が１対１のカレントミラー回路２１８と、サイズが等しいクランプトランジスタ２１９、２２０と、基準回路２２１と、差動アンプ２２４とを備えている。基準回路２２１は、読み出し用基準電流生成回路７０２と、ＬＲ化用基準電流生成回路７０３と、ＨＲ化用基準電流生成回路７０４とを備えている。
【０１６０】
読み出し用基準電流生成回路７０２では、選択トランジスタ２２２と読み出し用基準抵抗Ｒｒｅｆとが直列に接続されたブランチの一端（選択トランジスタ２２２のドレイン端子）が接地電位に接続され、他方の端子がクランプトランジスタ２１９のソース端子と接続されている。選択トランジスタ２２２のゲート端子には、読み出しイネーブル信号Ｃ１が入力されている。読み出しイネーブル信号Ｃ１により、選択トランジスタ２２２は、導通／非導通状態を切り換えられる。なお、ソース端子とドレイン端子とは入れ替わっていてもよい（以下、同様）。
【０１６１】
同様に、ＬＲ化用基準電流生成回路７０３では、選択トランジスタ２２３とＬＲベリファイ用基準抵抗ＲＬ（ＲＬ＜Ｒｒｅｆ）とが直列に接続されたブランチの一端（選択トランジスタ２２３のドレイン端子）が接地電位に接続され、他方の端子がクランプトランジスタ２１９のソース端子と接続されている。選択トランジスタ２２３のゲート端子には、ＬＲベリファイイネーブル信号Ｃ２が入力されている。ＬＲベリファイイネーブル信号Ｃ２により、選択トランジスタ２２３は、導通／非導通状態を切り換えられる。
【０１６２】
同様に、ＨＲ化用基準電流生成回路７０４では、選択トランジスタ２２７とＨＲベリファイ用基準抵抗ＲＨ（ＲＨ＞Ｒｒｅｆ）とが直列に接続されたブランチの一端（選択トランジスタ２２７のドレイン端子）が接地電位に接続され、他方の端子がクランプトランジスタ２１９のソース端子と接続されている。選択トランジスタ２２７のゲート端子には、ＨＲベリファイイネーブル信号Ｃ３が入力されている。ＨＲベリファイイネーブル信号Ｃ３により、選択トランジスタ２２７は、導通／非導通状態を切り換えられる。
【０１６３】
クランプトランジスタ２１９、２２０は、ゲート端子にクランプ電圧ＶＣＬＰ（ＶＣＬＰ＜ＶＤＤ）が入力されている。クランプトランジスタ２２０のソース端子は、列選択回路２０３とビット線を介して、メモリセルと接続されている。クランプトランジスタ（ここではＮ型ＭＯＳトランジスタ）２１９、２２０のドレイン端子は、それぞれカレントミラー回路２１８を構成するトランジスタ（ここではＰ型ＭＯＳトランジスタ）２２５、２２６のドレイン端子と接続される。クランプトランジスタ２２０のドレイン端子電位は、差動アンプ２２４により、基準電圧ＶＲＥＦ（一例として１．１Ｖ）と比較され、基準電圧ＶＲＥＦより高いか低いかが判定される。判定結果は、センスアンプ出力ＳＡＯとしてデータ入出力回路２０５に伝達される。
【０１６４】
図１０は、検討例にかかる抵抗変化型不揮発性記憶装置の書き込み方法におけるセンスアンプの判定レベルを示す模式図で、あるメモリセル領域に対して書き込みを行った時の、抵抗値（縦軸）とビット数（横軸）との関係を示している。
【０１６５】
センスアンプ２０４は、図１０に示すように、ＨＲ状態にあるメモリセルの抵抗値とＬＲ状態にあるメモリセルの抵抗値との間に、読み出し用基準抵抗Ｒｒｅｆの判定レベルを有する。さらに、センスアンプ２０４は、読み出し用基準抵抗Ｒｒｅｆより小さいＬＲベリファイ用基準抵抗ＲＬ（ＲＬ＜Ｒｒｅｆ）と、読み出し用基準抵抗Ｒｒｅｆより大きいＨＲベリファイ用基準抵抗ＲＨ（Ｒｒｅｆ＜ＲＨ）の判定レベルを有する。
【０１６６】
ＬＲベリファイ用基準抵抗ＲＬは、抵抗変化型素子のＬＲ書き込みが完了したか否かを判定するために用いられる。ＨＲベリファイ用基準抵抗ＲＨは、抵抗変化型素子のＨＲ書き込みが完了したか否かを判定するために用いられる。読み出し用基準抵抗Ｒｒｅｆは、抵抗変化型素子が高抵抗状態にあるか低抵抗状態にあるかを判定するために用いられる。
【０１６７】
（２）動作
以上のように構成された抵抗変化型不揮発性記憶装置について、以下、主要な回路ブロックの動作を説明し、その後、抵抗変化型不揮発性記憶装置の読み出し動作、および書き込み動作を説明する。
【０１６８】
まず、図９に示されるセンスアンプ２０４の動作を説明する。抵抗変化型素子をＬＲ化（低抵抗化）するＬＲ書き込み工程では、書き込み回路２０６より低抵抗化電圧パルスセット１４が印加された後、センスアンプ２０４が、列選択回路２０３とビット線を介して、対象メモリセルと接続される。この時、メモリセルには、クランプ電圧ＶＣＬＰからクランプトランジスタ２１９、２２０のしきい値電圧（Ｖｔｈ）分低下した電圧（ＶＣＬＰ−Ｖｔｈ）より大きな電圧が印加されない構成となっている。
【０１６９】
一方、基準回路２２１では、ＬＲベリファイイネーブル信号Ｃ２により、選択トランジスタ２２３が活性化され、導通状態になる。ＬＲベリファイ用基準抵抗ＲＬが選択され、その他の選択トランジスタ２２２、２２７は、読み出しイネーブル信号Ｃ１及び、ＨＲベリファイイネーブル信号Ｃ３により非活性化され、非導通状態にされる。これにより、基準電流Ｉｒｅｆ（≒（ＶＣＬＰ−Ｖｔｈ）／ＲＬ）が流れる。
【０１７０】
従って、基準電流Ｉｒｅｆがカレントミラー回路２１８により転写され、負荷電流ＩＬとしては、Ｉｒｅｆとほぼ同じ電流が流れる（ＩＬ＝Ｉｒｅｆ）。負荷電流ＩＬとメモリセル電流Ｉｃとの大小関係がクランプトランジスタ２２０で比較される。その比較結果に依存して、クランプトランジスタ２２０のドレイン端子電圧が基準電圧ＶＲＥＦ（一例として１．１Ｖ）より高くなるか低くなるかが、差動アンプ２２４により検知される。差動アンプ２２４は、該検知結果に基づいてセンスアンプ出力ＳＡＯを出力する。
【０１７１】
ここで、低抵抗化電圧パルスセット１４（図１１Ｂ参照）を印加した後の抵抗変化型素子の抵抗値をＲＬｔとした場合に、メモリセル電流Ｉｃ（＝（ＶＣＬＰ−Ｖｔｈ）／ＲＬｔ）が流れる。この時、負荷電流ＩＬ＞メモリセル電流Ｉｃならば、クランプトランジスタ２２０のドレイン端子電圧が、所定時間後に基準電圧ＶＲＥＦより高くなり、センスアンプ出力ＳＡＯは、Ｌレベルを出力する。つまり、選択メモリセルが、ＬＲベリファイ用基準抵抗ＲＬより高い抵抗状態の場合には、センスアンプ２０４は“０”を出力する。これを、フェイルの判定とする（ベリファイフェイル）。
【０１７２】
一方、負荷電流ＩＬ＜メモリセル電流Ｉｃならば、クランプトランジスタ２２０のドレイン端子電圧が、所定時間後に基準電圧ＶＲＥＦより低くなり、センスアンプ出力ＳＡＯは、Ｈレベルを出力する。つまり、選択メモリセルが、ＬＲベリファイ用基準抵抗ＲＬより低い抵抗状態の場合には、センスアンプ２０４は、“１”を出力する。これを、パスの判定とし、対象メモリセルの低抵抗状態への書き込みが完了していることを示す。
【０１７３】
同様に、抵抗変化型素子をＨＲ化（高抵抗化）するＨＲ書き込み工程では、書き込み回路２０６より高抵抗化電圧パルスセット１３が印加された後、センスアンプ２０４が、列選択回路２０３とビット線を介して、対象メモリセルと接続される。この時、メモリセルには、クランプ電圧ＶＣＬＰからクランプトランジスタ２１９、２２０のしきい値電圧（Ｖｔｈ）分低下した電圧（ＶＣＬＰ−Ｖｔｈ）より大きな電圧が印加されない構成となっている。
【０１７４】
一方、基準回路２２１では、ＨＲベリファイイネーブル信号Ｃ３により、選択トランジスタ２２７が活性化され、導通状態になる。ＨＲベリファイ用基準抵抗ＲＨが選択され、その他の選択トランジスタ２２２、２２３は、読み出しイネーブル信号Ｃ１及び、ＬＲベリファイイネーブル信号Ｃ２により非活性化され、非導通状態にされる。これにより、基準電流Ｉｒｅｆ（≒（ＶＣＬＰ−Ｖｔｈ）／ＲＨ）が流れる。
【０１７５】
従って、基準電流Ｉｒｅｆがカレントミラー回路２１８により転写され、負荷電流ＩＬとしては、Ｉｒｅｆとほぼ同じ電流が流れ（ＩＬ＝Ｉｒｅｆ）、この負荷電流ＩＬとメモリセル電流Ｉｃの大小関係がクランプトランジスタ２２０で比較される。
【０１７６】
ここで、高抵抗化電圧パルスセット１３（図１１Ａ参照）を印加した後の抵抗変化型素子の抵抗値をＲＨｔとした場合に、メモリセル電流Ｉｃ（＝（ＶＣＬＰ−Ｖｔｈ）／ＲＨｔ）が流れる。この時、負荷電流ＩＬ＜メモリセル電流Ｉｃならば、クランプトランジスタ２２０のドレイン端子電圧が、所定時間後に基準電圧ＶＲＥＦより低くなり、センスアンプ出力ＳＡＯは、Ｈレベルを出力する。つまり、選択メモリセルが、ＨＲベリファイ用基準抵抗ＲＨより低い抵抗状態の場合には、センスアンプ２０４は“１”を出力する。これを、フェイルの判定とする（ベリファイフェイル）。
【０１７７】
一方、負荷電流ＩＬ＞メモリセル電流Ｉｃならば、クランプトランジスタ２２０のドレイン端子電圧が、所定時間後に基準電圧ＶＲＥＦより高くなり、センスアンプ出力ＳＡＯは、Ｌレベルを出力する。つまり、選択メモリセルが、ＨＲベリファイ用基準抵抗ＲＨより高い抵抗状態の場合には、センスアンプ２０４は、“０”を出力する。これを、パスの判定とし、対象メモリセルの高抵抗状態への書き込みが完了していることを示す。
【０１７８】
読み出し時には、基準回路２２１において、読み出しイネーブル信号Ｃ１により、選択トランジスタ２２２が活性化され、導通状態になる。読み出し用基準抵抗Ｒｒｅｆが選択され、その他の選択トランジスタ２２３、２２７は、ＬＲベリファイイネーブル信号Ｃ２、ＨＲベリファイイネーブル信号Ｃ３により非活性化され、非導通状態にされる。これにより、基準電流Ｉｒｅｆ（＝（ＶＣＬＰ−Ｖｔｈ）／Ｒｒｅｆ）が流れる。
【０１７９】
従って、基準電流Ｉｒｅｆがカレントミラー回路２１８により転写され、負荷電流ＩＬとしては、Ｉｒｅｆとほぼ同じ電流が流れる（ＩＬ＝Ｉｒｅｆ）。負荷電流ＩＬとメモリセル電流Ｉｃとの大小関係がクランプトランジスタ２２０で比較される。その比較結果に依存して、クランプトランジスタ２２０のドレイン端子電圧が基準電圧ＶＲＥＦより高くなるか低くなるかが検知され、差動アンプ２２４により検知される。差動アンプ２２４は、該検知結果に基づいてセンスアンプ出力ＳＡＯを出力する。
【０１８０】
ここで、高抵抗状態のメモリセルの抵抗値をＲｈｒ、低抵抗状態のメモリセルの抵抗値をＲｌｒ（Ｒｈｒ＞Ｒｒｅｆ＞Ｒｌｒ）とする。選択メモリセルが高抵抗状態である時には、メモリセル電流Ｉｃ（＝（ＶＣＬＰ−Ｖｔｈ）／Ｒｈｒ）が流れる。この時、負荷電流ＩＬ＞メモリセル電流Ｉｃとなり、クランプトランジスタ２２０のドレイン端子電圧が、基準電圧ＶＲＥＦより高くなり、センスアンプ出力ＳＡＯは、Ｌレベルを出力する。つまり、選択メモリセルが読み出し用基準抵抗Ｒｒｅｆより高い高抵抗状態（Ｒｈｒ）の場合には、センスアンプ２０４は、“０”データと判定する。
【０１８１】
一方、選択メモリセルが低抵抗状態である時には、メモリセル電流Ｉｃ（＝（ＶＣＬＰ−Ｖｔｈ）／Ｒｌｒ）が流れる。この時、負荷電流ＩＬ＜メモリセル電流Ｉｃとなり、クランプトランジスタ２２０のドレイン端子電圧が、基準電圧ＶＲＥＦより低くなり、センスアンプ出力ＳＡＯは、Ｈレベルを出力する。つまり、選択メモリセルが読み出し用基準抵抗Ｒｒｅｆより低い低抵抗状態（Ｒｌｒ）の場合には、センスアンプ２０４は、“１”データと判定する。
【０１８２】
図１１Ａは、検討例にかかる抵抗変化型不揮発性記憶装置の高抵抗化時におけるベリファイ書き込み動作を説明するための模式的なフローチャートである。
【０１８３】
図２に示した１Ｔ１Ｒ型メモリセルにおいて、高抵抗化電圧パルスセット１３を印加し（Ｓ６０１）、その後、書き込み対象セルのセル電流が所定のＨＲセル電流レベルよりも少なくなっているか否か、すなわちＨＲ書き込みが完了したかどうかを判定する（ＨＲベリファイ：Ｓ６０２）。
【０１８４】
ここで、もし、ＨＲベリファイＳ６０２の判定がフェイル（Ｆａｉｌ）した場合、再度、高抵抗化電圧パルスセット１３が書き込み対象セルに印加され（Ｓ６０１）、ＨＲベリファイＳ６０２の判定が行われる。この動作は、以降、ＨＲベリファイＳ６０２の判定でパス（Ｐａｓｓ）となるまで繰り返される（Ｓ６０２）。
【０１８５】
ここで、もし、ＨＲベリファイの判定（Ｓ６０２）がＮＯの場合（ベリファイフェイル）、再度、高抵抗化電圧パルスセット１３が書き込み対象セルに印加され（Ｓ６０１）、ＨＲベリファイの判定が行われる（Ｓ６０２）。この動作は、以降、ＨＲベリファイの判定（Ｓ６０２）でＹＥＳとなるまで繰り返される。
【０１８６】
ここで一例として、高抵抗化電圧パルスセット１３は、負電圧のプレ電圧パルス１５（プレ電圧Ｖｐｈ＝−１．０Ｖ、パルス幅５０ｎｓ）と、正電圧の高抵抗化電圧パルス１６（ＨＲ化電圧ＶＨ、パルス幅５０ｎｓ）の２パルスから構成されている。負電圧のプレ電圧パルス１５では、図２に示すメモリセルのゲート端子１０３にゲート電圧ＶＧ＝２．８Ｖを印加し、第１電極端子１０１に＋１．０Ｖの電圧を印加し、第２電極端子１０２に接地電位を印加する。正電圧の高抵抗化電圧パルス１６では、ゲート端子１０３にゲート電圧ＶＧ＝２．８Ｖを印加し、第２電極端子１０２にＨＲ化電圧ＶＨ（例えば、＋１．８Ｖ〜＋２．８Ｖ）の電圧を印加し、第１電極端子１０１には接地電位を印加する。
【０１８７】
図１１Ｂは、検討例にかかる抵抗変化型不揮発性記憶装置の低抵抗化時におけるベリファイ書き込み動作を説明するための模式的なフローチャートである。
【０１８８】
図２に示した１Ｔ１Ｒ型メモリセルにおいて、低抵抗化電圧パルスセット１４を印加し（Ｓ６０３）、その後、書き込み対象セルのセル電流が所定のＬＲセル電流レベルよりも多くなっているか否か、すなわちＬＲ書き込みが完了（ＬＲベリファイをＰａｓｓ）したかどうかを判定する（ＬＲベリファイＳ６０４）。
【０１８９】
ここで、もし、ＬＲベリファイＳ６０４の判定がＮＯ（ベリファイフェイル）の場合、再度、低抵抗化電圧パルスセット１４が書き込み対象セルに印加され（Ｓ６０３）、ＬＲベリファイの判定が行われる（Ｓ６０４）。この動作は、以降、ＬＲベリファイＳ６０４の判定でＹＥＳとなるまで繰り返される。
【０１９０】
ここで一例として、低抵抗化電圧パルスセット１４は、正電圧のプレ電圧パルス１７（プレ電圧Ｖｐｌ＝＋１．１Ｖ、パルス幅５０ｎｓ）と、負電圧の低抵抗化電圧パルス１８（ＬＲ化電圧ＶＬ＝−２．８Ｖ，パルス幅５０ｎｓ）の２パルスから構成されている。正電圧のプレ電圧パルス１７では、図２に示すメモリセルのゲート端子１０３にゲート電圧ＶＧ＝２．８Ｖを印加し、第２電極端子１０２に＋１．１Ｖの電圧を印加し、第１電極端子１０１に接地電位を印加する。負電圧の低抵抗化電圧パルス１８では、ゲート端子１０３にゲート電圧ＶＧ＝２．８Ｖを印加し、第１電極端子１０１に＋２．８Ｖの電圧を印加し、第２電極端子１０２には接地電位を印加する。
【０１９１】
図１２は、検討例にかかる抵抗変化型不揮発性記憶装置の書き込み方法における各動作の設定電圧を示す表である。以下、図１２を参照しつつ、低抵抗化書き込み、高抵抗化書き込み、読み出し動作の際にメモリセルに印加される電圧パルスと、メモリセルに当該電圧パルスを印加するためにワード線（ＷＬ）、ソース線（ＳＬ）、およびビット線（ＢＬ）に印加される電圧について説明する。
【０１９２】
ワード線（ＷＬ）、ソース線（ＳＬ）、およびビット線（ＢＬ）に印加される電圧は、書き込み用電源２１１にて生成される。ワード線用電圧Ｖｗは、ワード線ドライバ回路ＷＬＤからワード線に印加され、ソース線用電圧Ｖｓは、ソース線ドライバ回路ＳＬＤからソース線に印加され、ビット線用電圧Ｖｂは、書き込み回路２０６及び列選択回路２０３を介してビット線に印加される。
【０１９３】
図１２において、ＬＲ書き込み動作では、正パルス（図１１Ｂにおける、正電圧のプレ電圧パルス１７）印加に続き、負パルス（同、低抵抗化電圧パルス１８）印加を行う。正電圧のプレ電圧パルス１７印加時のビット線電圧は、振幅１．１Ｖの電圧パルスである。低抵抗化電圧パルス１８印加時のビット線電圧は、振幅２．８Ｖの電圧パルスである。
【０１９４】
図１２において、ＨＲ書き込み動作では、負パルス（図１１Ａにおける、負電圧のプレ電圧パルス１５）印加に続き、正パルス（同、高抵抗化電圧パルス１６）印加を行う。負電圧のプレ電圧パルス１５印加時のビット線電圧は、振幅１．０Ｖの電圧パルスである。高抵抗化電圧パルス１６印加時のビット線電圧は、振幅２．２Ｖの電圧パルスである。
【０１９５】
読み出し時、ＬＲ書き込みのベリファイ判定読み出し時、およびＨＲ書き込みのベリファイ読み出し時におけるビット線ＢＬ電圧Ｖｒｅａｄは、読み出しディスターブが発生しない（つまり、抵抗変化型素子の抵抗状態が変化しない）ように調整された電圧値とする。またＶＤＤは、抵抗変化型不揮発性記憶装置２００に供給される電源電圧である。
【０１９６】
以上の様に構成された抵抗変化型不揮発性記憶装置の、データ書き込み、読み出しサイクルの一例について、図１３Ａ〜図１３Ｃ、図８を参照しつつ説明する。
【０１９７】
図１３Ａ、図１３Ｂ、図１３Ｃは、検討例にかかる抵抗変化型不揮発性記憶装置について、それぞれ低抵抗化動作、高抵抗化動作、読み出し動作を示すタイミングチャートである。以下の説明は、１つのメモリセル（例えば、メモリセルＭ１１）に対してデータの書き込みおよび読み出しをする場合についてなされている。
【０１９８】
図１３Ａは、メモリセルＭ１１に対する、ＬＲ書き込みにおける低抵抗化電圧パルスセット１４の印加のタイミングチャートを示している。低抵抗化電圧パルスセット１４の印加においては、メモリセルＭ１１に正電圧のプレ電圧パルス１７と低抵抗化電圧パルス１８が印加される。
【０１９９】
正電圧のプレ電圧パルス１７印加サイクルにおいては、最初に選択ビット線ＢＬ０、ソース線ＳＬ０をそれぞれ電圧０Ｖに設定する。次に、選択するワード線ＷＬ０を電圧Ｖｗ（２．８Ｖ）に設定し、図８の選択メモリセルＭ１１のＮＭＯＳトランジスタＮ１１をオンする。
【０２００】
次に、選択ビット線ＢＬ０を時間ｔｈｗの間、電圧Ｖｂ（１．１Ｖ）に設定し、その後、再度電圧０Ｖとなるパルス波形を印加する。この段階で、図８のメモリセルＭ１１には弱ＨＲ化電圧ＶＨｗ（＋１．１Ｖ）の正電圧パルスが印加されるが、抵抗値はほとんど変化しない。
【０２０１】
引き続き実施される低抵抗化電圧パルス１８印加サイクルにおいては、最初に選択ビット線ＢＬ０、ソース線ＳＬ０を、それぞれ電圧０Ｖに設定する。次に選択ビット線ＢＬ０、ソース線ＳＬ０を、それぞれ電圧Ｖｓ（２．８Ｖ）および電圧Ｖｂ（２．８Ｖ）に設定する。次に、選択するワード線ＷＬ０を電圧Ｖｗ（２．８Ｖ）に設定するが、この時は、図８の選択メモリセルＭ１１のＮＭＯＳトランジスタＮ１１は、まだオフ状態である。この段階では、図８のＮＭＯＳトランジスタＮ１１のドレイン端子と、ソース端子はともに同電位となり、トランジスタのオン・オフに関係なく電流は流れない。
【０２０２】
次に、選択ビット線ＢＬ０を時間ｔｌｗの間、電圧０Ｖに設定し、その後、再度電圧Ｖｂ（２．８Ｖ）となるパルス波形を印加する。この段階で、図８のメモリセルＭ１１には、ＬＲ化電圧ＶＬｗ（−２．８Ｖ）の負電圧パルスが印加され、メモリセルＭ１１の抵抗値が高抵抗値から低抵抗値に遷移する。その後、ワード線ＷＬ０を電圧０Ｖに設定し、低抵抗化電圧パルス印加が完了する。ただし、この方法に限定されるわけではない。
【０２０３】
図１３Ｂは、メモリセルＭ１１に対する、高抵抗化電圧パルスセット１３（図１１Ａを参照）の印加のタイミングチャートを示している。高抵抗化電圧パルスセット印加では、メモリセルＭ１１に負電圧のプレ電圧パルス１５と高抵抗化電圧パルス１６が印加される。
【０２０４】
負電圧のプレ電圧パルス１５印加サイクルは、最初に選択ビット線ＢＬ０、ソース線ＳＬ０を、それぞれ電圧０Ｖに設定する。次に、選択ビット線ＢＬ０を電圧Ｖｂ（１．０Ｖ）、ソース線ＳＬ０をＶｓ（１．０Ｖ）に設定する。次に、選択するワード線ＷＬ０を電圧Ｖｗ（２．８Ｖ）に設定し、図８の選択メモリセルＭ１１のＮＭＯＳトランジスタＮ１１をオンする。
【０２０５】
次に、選択ビット線ＢＬ０を時間ｔｌｗの間、電圧０Ｖに設定し、その後、再度電圧Ｖｂ（１．０Ｖ）となるパルス波形を印加する。この段階で、図８のメモリセルＭ１１には弱ＬＲ化電圧Ｖｐｈ（−１．０Ｖ）の負電圧パルスが印加されるが、抵抗値はほとんど変化せず、ＬＲ状態のままである。
【０２０６】
引き続き実施される高抵抗化電圧パルス１６印加サイクルにおいては、最初に選択ビット線ＢＬ０、ソース線ＳＬ０を、それぞれ電圧０Ｖに設定する。次に、選択するワード線ＷＬ０を電圧Ｖｗ（２．８Ｖ）に設定するが、この時は、図８の選択メモリセルＭ１１のＮＭＯＳトランジスタＮ１１は、まだオフ状態である。この段階では、図８のＮＭＯＳトランジスタＮ１１のドレイン端子と、ソース端子はともに同電位となり、トランジスタのオン・オフに関係なく電流は流れない。
【０２０７】
次に選択ビット線ＢＬ０を時間ｔｈｗの間、電圧Ｖｂ（２．２Ｖ）に設定し、その後、再度、電圧０Ｖとなるパルス波形を印加する。この段階で、図８のメモリセルＭ１１には、ＨＲ化電圧ＶＨ（＋２．２Ｖ）の正電圧パルスが印加され、メモリセルＭ１１の抵抗値が低抵抗値から高抵抗値に遷移する。その後、ワード線ＷＬ０を電圧０Ｖに設定し、高抵抗化電圧パルス印加が完了する。ただし、この方法に限定されるわけではない。
【０２０８】
図１３Ｃは、メモリセルＭ１１に対するデータの読み出しサイクルのタイミングチャートを示している。この読み出しサイクルにおいては、最初に選択ビット線ＢＬ０、ソース線ＳＬ０を電圧０Ｖに設定する。次に、選択するビット線ＢＬ０を読み出し電圧Ｖｒｅａｄにプリチャージする。
【０２０９】
次に、選択するワード線ＷＬ０を電圧ＶＤＤ（ＶＤＤ＞Ｖｒｅａｄ）に設定し、選択メモリセルＭ１１のＮＭＯＳトランジスタＮ１１をオンすると共に、選択ビット線ＢＬ０をディスチャージする。その後、所定期間後にセンスアンプ２０４により、選択メモリセルＭ１１に流れる電流値を検出することで、記憶されているデータをデータ「０」またはデータ「１」と判定する。その後、ワード線ＷＬ０を電圧０Ｖに設定し、データの読み出し動作を完了する。
【０２１０】
読み出し動作については、センスアンプ２０４において、読み出し用基準抵抗Ｒｒｅｆが用いられる。ＬＲベリファイ読み出し時には、ＬＲベリファイ用基準抵抗ＲＬが用いられ、ＨＲベリファイ読み出し時には、ＨＲベリファイ用基準抵抗ＲＨが用いられる。以上の点を除けば、図１３Ｃに示される読み出し方法は、ＬＲベリファイ読み出し時とＨＲベリファイ読み出し時で同様である。
【０２１１】
図１４は、検討例にかかる抵抗変化型不揮発性記憶装置の書き込み方法を示すフローチャートである。以下、検討例の抵抗変化型不揮発性記憶装置における書き込み動作の一例について、図１４を参照しつつ説明する。
【０２１２】
図１４において、フローチャートがスタート（Ｓ０）すると、データを書き込むアドレス空間の初期アドレスのメモリセル（例えば、図８のＭ１１）を選択する（Ｓ１）。そして、“０”データ（ＨＲ）書き込みでは（Ｓ２でＹｅｓ）、高抵抗化電圧パルスセット１３を印加するＨＲ書き込み処理を実行し（Ｓ３）、“１”データ（ＬＲ）書き込みでは（Ｓ２でＮｏ）、低抵抗化電圧パルスセット１４を印加するＬＲ書き込み処理を実行する（Ｓ６）。
【０２１３】
次に、選択メモリセルはセンスアンプ２０４に接続され、ＨＲベリファイ読み出し処理、又はＬＲベリファイ読み出し処理がなされ（Ｓ４又はＳ７）、ＨＲ書き込みの場合には、メモリセルの抵抗値がＨＲベリファイ用基準抵抗ＲＨよりも高くなり、ベリファイ判定結果がパスするまで（Ｓ５でＮｏと判定される間は）、ＨＲ書き込み処理（Ｓ３）を繰り返す。ＬＲ書き込みの場合には、メモリセルの抵抗値がＬＲベリファイ用基準抵抗ＲＬよりも低くなり、ベリファイ判定結果がパスするまで（Ｓ８でＮｏと判定される間は）、ＬＲ書き込み処理（Ｓ６）を繰り返す。Ｓ５またはＳ８でＮｏと判定されることが、「ベリファイフェイル」である。
【０２１４】
ベリファイ判定でパスした場合（Ｓ５またはＳ８でＹｅｓ）、次のアドレスがあれば（Ｓ９でＮｏ）、次のアドレスの書き込み処理に移り（Ｓ１０）、無ければ（Ｓ９でＹｅｓ）、終了する（Ｓ１１）。
【０２１５】
このようなフローによって、ＨＲ書き込みでは、ＨＲベリファイ用基準抵抗ＲＨより高抵抗状態に、ＬＲ書き込みでは、ＬＲベリファイ用基準抵抗ＲＬより低抵抗状態に書き込め、所定の動作ウィンドウを確保した書き込みが可能となる。
【０２１６】
ここで、ステップＳ４、Ｓ７は、図１３Ｃのタイミングチャートに対応し、ステップＳ３は、図１３Ｂのタイミングチャートに対応し、ステップＳ６は、図１３Ａのタイミングチャートに対応している。
【０２１７】
（３）結果
次に、以上で説明した検討例の回路構成、回路動作を用いた場合の、回路動作結果とその課題について説明する。
【０２１８】
ここでは一例として、図１４の書き込みフローにおいて、ＨＲベリファイ（Ｓ５）のベリファイ判定値（＝図１０におけるＨＲベリファイ用基準抵抗ＲＨ）を４０ｋΩ、ＬＲベリファイ（Ｓ８）のベリファイ判定値（＝ＬＲベリファイ用基準抵抗ＲＬ）を７．５ｋΩとした場合について考える。
【０２１９】
図１５、図１６は、抵抗変化型不揮発性記憶装置（１ｋビット）において、高抵抗化と低抵抗化とを５万回繰り返した場合の抵抗値の頻度分布を示す図である。より詳細には、１ｋビットのメモリセルアレイに対し、全面ＨＲ書き込み後に全面ＬＲ書き込みを行う動作を５万回繰り返した時の、ＨＲベリファイ（Ｓ５）、およびＬＲベリファイ（Ｓ８）直前および直後の、セル抵抗の頻度分布（１ｋビット×５万回）を示す。図１５は、ベリファイ動作を行わずに高抵抗化と低抵抗化とを５万回繰り返した場合の抵抗値の頻度分布を示す図である。図１６は、ベリファイ動作を行いつつ高抵抗化と低抵抗化とを５万回繰り返した場合の抵抗値の頻度分布を示す図である。
【０２２０】
図中の丸印は測定限界であり、ＬＲ書き込み後の分布では１７ｋΩ以上のセルは１７ｋΩとして、ＨＲ書き込み後の分布では４３ｋΩ以上のセルは４３ｋΩとして、それぞれ縮退して出力されている。
【０２２１】
図１５から分かるように、ベリファイ動作を行う前は、ＬＲ書き込み後のセル電流分布の上限は１７ｋΩ以上、ＨＲ書き込み後のセル電流分布の下限は１０．６ｋΩまで広がっている。すなわち、低抵抗化電圧パルスを印加された素子の抵抗値分布と高抵抗化電圧パルスを印加された素子の抵抗値分布との隙間（動作ウィンドウ）を確保できていないことが確認できる。
【０２２２】
図１６は、ベリファイ動作が行われ、ＨＲベリファイ（Ｓ５）がパスした直後、およびＬＲベリファイ（Ｓ８）がパスした直後の、セル抵抗の頻度分布（１ｋビット×５万回）を示したものである。図１６から、ベリファイ動作を行うことにより、ＬＲ側の抵抗値が１０ｋΩ以下に収束していることが確認できる。ＨＲ側でも、ベリファイ動作がパスした後に抵抗値が揺らぐため、４０ｋΩを超えて抵抗値の分布が広がってはいるものの、最も低い抵抗値のビット（ｔａｉｌビット）でも１４ｋΩである。よって、ベリファイ動作を行うことにより、動作ウィンドウを確保できていることがわかる。
【０２２３】
図１７は、上記と同じ動作を行った場合の、ＬＲベリファイ動作の、１ビットあたりの平均フェイル回数の推移を示している。ベリファイフェイル回数は、書き込み初期は０．０５回程度であるが、５万回付近では、０．４回程度まで増大している。すなわち、５万回後は書き込み１回あたり、ベリファイフェイルが平均０．４回発生するため、合わせて１．４回の書き込み動作が必要となり、書き込み速度が設計上の速度より４０％低下するという課題があることがわかった。
【０２２４】
［第１実施例］
本願発明者らは、回路構成および回路動作の工夫により、上記課題を解決できることを見出だした。以下、第１実施例に関わる回路構成、および動作について説明を行う。
【０２２５】
（１）装置構成
第１実施例の抵抗変化型不揮発性記憶装置は、図８、図９に示した検討例と同様のハードウェア構成とした。なお、以下で説明する所定時間の待機信号は、図８の書き込み回路２０６および制御回路２１０の一方または両方で生成してもよいし、抵抗変化型不揮発性記憶装置２００に入力されるコントロール信号で与えられてもよい。
【０２２６】
（２）動作
図１８は、第１実施例にかかる抵抗変化型不揮発性記憶装置の書き込み方法を示すフローチャートである。以下、図８、図９、図１８を参照しつつ、第１実施例の抵抗変化型記憶装置の動作方法とその効果を説明する。以下の動作は、例えば、制御回路２１０の制御に基づいて実行されうる。
【０２２７】
フローチャートがスタートすると、データを書き込むアドレス空間の初期アドレスのメモリセル（例えば、Ｍ１１）が選択される（Ｓ１）。そして、“０”データ（ＨＲ）書き込みでは（Ｓ２でＹｅｓ）、高抵抗化電圧パルスセット１３を印加するＨＲ書き込み処理を実行する（Ｓ３）。次に選択メモリセルはセンスアンプ２０４に接続され、ＨＲベリファイ読み出し処理がなされ（Ｓ４）、メモリセルの抵抗値がＨＲベリファイ用基準抵抗ＲＨよりも高くなり、ベリファイ判定結果がパスするまでＨＲ書き込み処理（Ｓ３）を繰り返す（Ｓ５でＮｏ）。ベリファイ判定でパスした場合（Ｓ５でＹｅｓ）、次のアドレスがあれば（Ｓ９でＮｏ）、次のアドレスの書き込み処理に移り（Ｓ１０）、無ければ（Ｓ９でＹｅｓ）、終了する（エンド）。
【０２２８】
Ｓ２において、“１”データ（ＬＲ）書き込みの場合（Ｓ２でＮｏ）、まず低抵抗化電圧パルスセット１４を印加するＬＲ書き込み処理を実行する（Ｓ６）。次に選択メモリセルはセンスアンプ２０４に接続され、ＬＲベリファイ読み出し処理がなされ（Ｓ７）、メモリセルの抵抗値がＬＲベリファイ用基準抵抗ＲＬよりも高い場合（Ｓ８でＮｏ：ベリファイフェイル）は、ベリファイ判定結果がパスするまでＬＲ書き込み処理（Ｓ６）を繰り返す。
【０２２９】
上記において、ベリファイ結果のフェイル回数が規定回数（Ｎ回）を超えた場合（Ｓ１１でＹｅｓ）は、所定時間待機（Ｓ１２）した後、再度ＬＲ書き込み処理を実行する（Ｓ６）。次に選択メモリセルはセンスアンプ２０４に接続され、第ＬＲベリファイ読み出し処理がなされ（Ｓ７）、メモリセルの抵抗値がＬＲベリファイ用基準抵抗ＲＬよりも高い場合（Ｓ８でＮｏ）は、ＬＲベリファイフェイル回数（Ｓ８でＮｏとなった回数）がＮ回未満であれば、ベリファイ判定結果がパスするまでＬＲ書き込み処理（Ｓ６）を繰り返す（Ｓ１１）。ＬＲベリファイフェイル回数がＮ回以上となった場合には、所定時間待機し（ステップＳ１２）、ＬＲベリファイフェイル回数をゼロに戻し（リセットし）、その後にＬＲ書き込み処理（Ｓ６）を再度実行する。
【０２３０】
なお、ＬＲベリファイのフェイル回数は、抵抗変化型不揮発性記憶装置２００の内部に設けたレジスタ等で記憶させておいても良いし、抵抗変化型不揮発性記憶装置２００にアドレス信号、コントロール信号等を供給する、メモリコントローラ、もしくは演算装置内に記憶させておいてもよい。
【０２３１】
ＬＲベリファイ判定でパスした場合（Ｓ８でＹｅｓ）、次のアドレスがあれば（Ｓ９でＮｏ）、次のアドレスの書き込み処理に移り（Ｓ１０）、無ければ（Ｓ９でＹｅｓ）、終了する（エンド）。
【０２３２】
なお、所定時間待機（Ｓ１４）の後で、ベリファイ回数は０回にリセットしてもしなくてもよい。ベリファイ回数をリセットした場合は、次のＬＲ書き込み以降、再度ベリファイ回数がＮ回以上となるまで所定時間待機は入らない。ベリファイ回数をリセットしなかった場合は、ＬＲベリファイ判定がパスするまで、常に所定時間待機が入る。
【０２３３】
以上では、ＬＲ書き込みについて、ＬＲベリファイフェイル回数が規定回数を超えた時に、ベリファイ判定を緩和する方法を説明したが、ＨＲ書き込みについても同様であり、また、ＬＲ書き込み、ＨＲ書き込みの双方について、上記方法を適用しても良い。
【０２３４】
［第２実施例］
第２実施例は、第１実施例と同様の装置構成で動作方法のみが異なっている。
【０２３５】
（１）装置構成
第１実施例と同様とすることができるので、詳細な説明を省略する。
【０２３６】
（２）動作
図１９は、第２実施例にかかる抵抗変化型不揮発性記憶装置の書き込み方法を示すフローチャートである。図１９において、所定のアドレス空間に対して最初に書き込みを行う際に、ＬＲ−Ｖフラグを０に設定しておく。
【０２３７】
フローチャートがスタートすると、データを書き込むアドレス空間の初期アドレスのメモリセル（例えば、Ｍ１１）を図２に示すように選択する（Ｓ１）。そして、“０”データ（ＨＲ）書き込みでは（Ｓ２でＹｅｓ）、高抵抗化電圧パルスセット１３を印加するＨＲ書き込み処理を実行する（Ｓ３）。次に選択メモリセルはセンスアンプ２０４に接続され、ＨＲベリファイ読み出し処理がなされ（Ｓ４）、メモリセルの抵抗値がＨＲベリファイ用基準抵抗ＲＨよりも高くなり、ベリファイ判定結果がパスするまでＨＲ書き込み処理（Ｓ３）を繰り返す（Ｓ５でＮｏ）。ベリファイ判定でパスした場合（Ｓ５でＹｅｓ）、次のアドレスがあれば（Ｓ９でＮｏ）、次のアドレスの書き込み処理に移り（Ｓ１０）、無ければ（Ｓ９でＹｅｓ）、ステップＳ１５（後述）に進む。
【０２３８】
Ｓ２において、“１”データ（ＬＲ）書き込みの場合（Ｓ２でＮｏ）、まず低抵抗化電圧パルスセット１４を印加するＬＲ書き込み処理を実行する（Ｓ６）。次に選択メモリセルはセンスアンプ２０４に接続され、ＬＲベリファイ読み出し処理がなされ（Ｓ７）、メモリセルの抵抗値がＬＲベリファイ用基準抵抗ＲＬよりも高い場合（Ｓ８でＮｏ：ベリファイフェイル）は、ＬＲ−Ｖフラグの判定（Ｓ１３）がなされる。ＬＲ−Ｖフラグが“０”の場合、再度ＬＲ書き込み処理（Ｓ６）が実行される。ＬＲ−Ｖフラグが“１”の場合は、所定時間待機（Ｓ１４）した後、再度ＬＲ書き込み処理（Ｓ６）が実行される。以降、ベリファイ判定結果がパスするまでＬＲ書き込み処理（Ｓ６）を繰り返す。
【０２３９】
ＬＲベリファイ判定でパスした場合（Ｓ８でＹｅｓ）、次のアドレスがあれば（Ｓ９でＮｏ）、次のアドレスの書き込み処理に移る（Ｓ１０）。次のアドレスがなく（Ｓ９でＹｅｓ）、かつＬＲ−Ｖフラグが“０”の場合は、この書き込み動作における、データを書き込むアドレス空間の全メモリセル、もしくは一部のメモリセルのＬＲベリファイの平均フェイル回数を判定する（Ｓ１５）。平均フェイル回数が規定回数（Ｎ回）以上となっている場合は、ＬＲ−Ｖフラグを“１”に設定した後（Ｓ１６）、書き込み動作を終了する（エンド）。
【０２４０】
ＬＲ−Ｖフラグは、一旦“１”に設定された後は、“１”を保持し続ける。すなわち、ＬＲ書き込み時において、データを書き込むアドレス空間の全メモリセル、もしくは一部のメモリセルのＬＲベリファイの平均フェイル回数がＮ回以上となった場合、以降、前記アドレス空間に対するＬＲ書き込みにおいて、ベリファイフェイルした時（Ｓ８でＮｏ）は、所定時間待機した後、再度ＬＲ書き込みを実行する。
【０２４１】
以上では、ＬＲ書き込みについて、ＬＲベリファイフェイル回数が規定回数を超えた時に、ベリファイ判定を緩和する方法を説明したが、ＨＲ書き込みについても同様であり、また、ＬＲ書き込み、ＨＲ書き込みの双方について、上記方法を適用しても良い。
【０２４２】
（３）結果
次に、以上で説明した第２実施例の回路構成、回路動作を用いた場合の、回路動作結果について説明する。
【０２４３】
以上のように、ＬＲベリファイが平均Ｎ回以上フェイルした場合、以降所定のアドレス空間に対してＬＲ書き込みを行う場合、ベリファイフェイルした時（Ｓ８でＮｏ）に、所定時間待機した後、再度ＬＲ書き込みを実行することにより、ＬＲベリファイ回数を低減することができる。
【０２４４】
図２０は、第２実施例にかかる抵抗変化型不揮発性記憶装置において、高抵抗化と低抵抗化とを繰り返した場合の、ＬＲベリファイ書き込み動作の１ビットあたりの平均回数の推移を示す図である。すなわち、図２０は、ＬＲ化書き込みについて、図１９の動作方法を用いた場合について、ＬＲベリファイ動作における１ビットあたり平均フェイル回数の推移を示している。ここで、ＬＲ−Ｖフラグを“１”に設定する平均Ｖｅｒｉｆｙ回数の閾値Ｎは、８．１と設定した。また、待機時間は、１０分とした。
【０２４５】
図２０より、ＬＲベリファイ動作の１ビットあたり平均フェイル回数が８．１回を超えた場合に、所定の待機時間を設けることにより、平均フェイル回数を低減できることが確認された。
【０２４６】
図２１は、第２実施例にかかる抵抗変化型不揮発性記憶装置において、高抵抗化と低抵抗化とを繰り返した場合の、ＨＲベリファイ書き込み動作の１ビットあたりの平均回数の推移を示す図である。すなわち、図２１は、ＨＲ化書き込みについて、図１９の動作方法を用いた場合について、ＨＲベリファイ動作における１ビットあたり平均フェイル回数の推移を示している。ここで、ＨＲ−Ｖフラグを１に設定する平均Ｖｅｒｉｆｙ回数の閾値Ｎは、０．１２と設定した。また、待機時間は、１０分とした。
【０２４７】
図２１より、ＨＲベリファイ動作の１ビットあたり平均フェイル回数が０．１２回を超えた場合に、所定の待機時間を設けることにより、平均フェイル回数を顕著に低減できることが確認された。
【０２４８】
なお、本実験データでは、効果をより明確にするため、所定の待機時間を１０分に設定したが、これより短時間、例えば十秒程度の待機時間でも効果が得られることは、以下の実験データが示す通りである。
【０２４９】
図２２は、抵抗変化素子７ビットに対し、高抵抗化パルスを印加してから１０００秒後までの抵抗値の推移を示す図である。図では抵抗値の変動の割合を確認するため、書き込み直後（電圧パルス印加直後）の各ビットの抵抗値をＲｉｎｉとし、各時点での抵抗値をＲｉｎｉで割った値を示している。図より時間経過に従い、より抵抗値が高い状態へと推移する様子を確認できる。すなわち、高抵抗状態の抵抗変化素子について、高抵抗化パルスを印加した後、所定時間待機することにより抵抗値がより上昇するため、追加的な電圧パルスを印加する前に所定時間待機することで、ベリファイフェイルする確率を低減できることがわかる。図２２からも、高抵抗状態に書き込んでからの経過時間が十秒程度でも抵抗値が高くなっているので、待機時間を十秒としても平均フェイル回数を低減できることが期待できる。
【０２５０】
なお、図８に示した記憶装置の構成では、スイッチ素子であるＮＭＯＳトランジスタに１つの抵抗変化型素子を接続した、所謂１Ｔ１Ｒ型メモリセルであったが、本発明は、この１Ｔ１Ｒ型メモリセルに限定されるものではない。例えば、スイッチ素子として、双方向ダイオードを用いた１Ｄ１Ｒ型メモリセルに適用しても良い。
【０２５１】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【０２５２】
本発明の一態様は、データの記録および読み出しの精度向上とあわせて、データの書き込み速度向上、劣化の抑制を実現できる抵抗変化型不揮発性記憶装置およびその書き込み方法として有用である。
【符号の説明】
【０２５３】
１３  高抵抗化電圧パルスセット
１４  低抵抗化電圧パルスセット
１５  プレ電圧パルス
１６  高抵抗化電圧パルス
１７  プレ電圧パルス
１８  低抵抗化電圧パルス
１００  抵抗変化型素子
１００ａ  第１電極
１００ｂ  抵抗変化層
１００ｂ−１  第１抵抗変化層
１００ｂ−２  第２抵抗変化層
１００ｃ  第２電極
１０１  第１電極端子
１０２  第２電極端子
１０３  ゲート端子
１０４  ＮＭＯＳトランジスタ
１０５  第１電極端子
１１０  メモリセル
１２０  メモリセルアレイ
１３０  パルス印加装置
１４０  抵抗変化型不揮発性記憶装置
２００  抵抗変化型不揮発性記憶装置
２０１  メモリ本体部
２０２  メモリセルアレイ
２０３  列選択回路
２０４  センスアンプ
２０５  データ入出力回路
２０６  書き込み回路
２０７  行ドライバ
２０８  行選択回路
２０９  アドレス入力回路
２１０  制御回路
２１１  書き込み用電源
２１８  カレントミラー回路
２１９  クランプトランジスタ
２２０  クランプトランジスタ
２２１  基準回路
２２２  選択トランジスタ
２２３  選択トランジスタ
２２４  差動アンプ
２２５  トランジスタ
２２６  トランジスタ
２２７  選択トランジスタ
７０２  読み出し用基準電流生成回路
７０３  ＬＲ化用基準電流生成回路
７０４  ＨＲ化用基準電流生成回路
【図１】
2015230736.tif 000003
【図２】
2015230736.tif 000004
【図３】
2015230736.tif 000005
【図４】
2015230736.tif 000006
【図５】
2015230736.tif 000007
【図６】
2015230736.tif 000008
【図７】
2015230736.tif 000009
【図８】
2015230736.tif 000010
【図９】
2015230736.tif 000011
【図１０】
2015230736.tif 000012
【図１１Ａ】
2015230736.tif 000013
【図１１Ｂ】
2015230736.tif 000014
【図１２】
2015230736.tif 000015
【図１３Ａ】
2015230736.tif 000016
【図１３Ｂ】
2015230736.tif 000017
【図１３Ｃ】
2015230736.tif 000018
【図１４】
2015230736.tif 000019
【図１５】
2015230736.tif 000020
【図１６】
2015230736.tif 000021
【図１７】
2015230736.tif 000022
【図１８】
2015230736.tif 000023
【図１９】
2015230736.tif 000024
【図２０】
2015230736.tif 000025
【図２１】
2015230736.tif 000026
【図２２】
2015230736.tif 000027