(57)【要約】      （修正有）【課題】消費電流を低減することが可能な半導体集積回路を提供する。【解決手段】半導体集積回路１００は、入力が第１の端子Ｔ１に接続され、出力が第２の端子Ｔ２に接続され、発振信号ＯＳＣを生成し、そのゲインがゲイン制御信号ＧＳに応じて変化する反転アンプ１Ａを備える。半導体集積回路は、発振信号の波形を成形してクロック信号をクロック出力端子ＴＣＬＫに出力する波形成形回路Ｘを備える。半導体集積回路は、前記クロック信号ＣＬＫのエッジを検出し、前記エッジのタイミングにおいて前記ゲイン制御信号を出力するエッジ検出回路ＤＥを備える。【選択図】図１
2015056730.tif 000002
【特許請求の範囲】
【請求項１】
一端が接地に接続され、他端が第１の端子に接続された第１の負荷容量と、一端が前記接地に接続され、他端が第２の端子に接続された第２の負荷容量と、一端が前記第１の負荷容量の他端に接続され、他端が前記第２の負荷容量の他端に接続された水晶振動子と、を備えた発振システムに適用され、前記水晶振動子の発振を制御する半導体集積回路であって、
入力が前記第１の端子に接続され、出力が前記第２の端子に接続され、発振信号を生成し、そのゲインがゲイン制御信号に応じて変化する反転アンプと、
前記発振信号の波形を成形してクロック信号をクロック出力端子に出力する波形成形回路と、
前記クロック信号のエッジを検出し、前記エッジのタイミングにおいて前記ゲイン制御信号を出力するエッジ検出回路と、を備え、
前記エッジ出力回路は、
前記第１の負荷容量および前記第２の負荷容量の容量値が予め設定された判定閾値以上の場合には、前記反転アンプのゲインを第１の値に設定する前記ゲイン制御信号を出力し、一方、前記容量値が前記判定閾値未満である場合には、前記反転アンプのゲインを前記第１の値よりも低い第２の値に設定する前記ゲイン制御信号を出力する
ことを特徴とする半導体集積回路。
【請求項２】
前記反転アンプは、
入力が前記第１の端子に接続され、前記発振信号を出力するインバータと、
一端が前記インバータの入力に接続され、他端が前記インバータの出力に接続された帰還抵抗と、
一端がインバータの出力に接続され、他端が前記第２の端子に接続された第１のダンピング抵抗と、
前記インバータの出力と前記第２の端子との間に、前記第１のダンピング抵抗と並列に接続された第２のダンピング抵抗と、
前記インバータの出力と前記第２の端子との間に、前記第２のダンピング抵抗と直列に接続され、前記ゲイン制御信号に応じて、オン／オフが制御されるスイッチ素子と、を有し、
前記スイッチ素子は、
前記容量値が前記判定閾値以上である場合には、前記ゲイン制御信号に応じて、オン状態に制御され、
一方、前記容量値が前記判定閾値未満の場合には、前記ゲイン制御信号に応じて、オフ状態に制御される
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記スイッチ素子は、
前記半導体集積回路に供給される電源の起動時に、前記ゲイン制御信号に応じて、オン状態に制御される
ことを特徴とする請求項２に記載の半導体集積回路。
【請求項４】
前記反転アンプは、
入力が前記第１の端子に接続され、前記発振信号を出力するインバータと、
入力が前記インバータの入力に接続され、出力が前記インバータの出力に接続された補助インバータと、
一端が前記インバータの入力に接続され、他端が前記インバータの出力に接続された帰還抵抗と、
一端がインバータの出力に接続され、他端が前記第２の端子に接続されたダンピング抵抗と、を有し、
前記補助インバータは、
前記容量値が前記判定閾値以上である場合には、前記ゲイン制御信号に応じて、駆動し、
一方、前記容量値が前記判定閾値未満の場合には、前記ゲイン制御信号に応じて、駆動を停止する
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項５】
前記波形成形回路は、
入力に前記発振信号が入力され、出力から前記クロック信号を出力するインバータである
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項６】
前記第１の負荷容量および前記第２の負荷容量の前記容量値が前記判定閾値以上又は前記判定閾値未満であることを規定する容量情報信号は、前記半導体集積回路の外部から容量情報端子を介して前記エッジ検出回路に供給される
ことを特徴とする請求項９に記載の半導体集積回路。
【請求項７】
前記第１の負荷容量および前記第２の負荷容量の前記容量値を検出し、前記容量値が前記判定閾値以上又は前記判定閾値未満であることを規定する前記容量情報信号を出力する容量検出回路をさらに備える
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項８】
一端が接地に接続され、他端が第１の端子に接続された第１の負荷容量と、
一端が前記接地に接続され、他端が第２の端子に接続された第２の負荷容量と、
一端が前記第１の負荷容量の他端に接続され、他端が前記第２の負荷容量の他端に接続された水晶振動子と、
前記水晶振動子の発振を制御する半導体集積回路と、を備え、
前記半導体集積回路は、
入力が前記第１の端子に接続され、出力が前記第２の端子に接続され、発振信号を生成し、そのゲインがゲイン制御信号に応じて変化する反転アンプと、
前記発振信号の波形を成形してクロック信号をクロック出力端子に出力する波形成形回路と、
前記クロック信号のエッジを検出し、前記第１の負荷容量および前記第２の負荷容量の容量値が予め設定された判定閾値未満の場合には、前記クロック信号のエッジを検出したタイミングで、前記反転アンプのゲインを低く設定する前記ゲイン制御信号を出力し、一方、前記容量値が前記判定閾値以上である場合には、前記反転アンプのゲインを維持する前記ゲートを出力するエッジ検出回路と、を備える
ことを特徴とする発振システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体集積回路、および、発振システムに関する。
【背景技術】
【０００２】
従来の水晶振動子の発振システムは、例えば、帰還抵抗で正帰還を掛けたインバータアンプの入出力間に水晶振動子が接続された発振回路を備える。この水晶振動子の両端と接地との間には、負荷容量がそれぞれ接続される。
【０００３】
ここで、発振回路の消費電流は、負荷容量の値と発振強度とで決まっており、大きな容量値の負荷容量を必要とする水晶振動子を安定して動作させるためには多くの消費電流が必要となる。
【０００４】
しかし、小さな容量値の負荷容量しか必要としない水晶振動子を用いた場合でも、インバータ、抵抗の値は、固定であり、多くの消費電流が必要となっていた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１９１９９２
【特許文献２】特開平０９−３６７０９
【特許文献３】特開平０６−６２７４３
【特許文献４】特開平０５−２６７９３５
【発明の概要】
【発明が解決しようとする課題】
【０００６】
消費電流を低減することが可能な半導体集積回路を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る半導体集積回路は、一端が接地に接続され、他端が第１の端子に接続された第１の負荷容量と、一端が前記接地に接続され、他端が第２の端子に接続された第２の負荷容量と、一端が前記第１の負荷容量の他端に接続され、他端が前記第２の負荷容量の他端に接続された水晶振動子と、を備えた発振システムに適用され、前記水晶振動子の発振を制御する。
【０００８】
半導体集積回路は、入力が前記第１の端子に接続され、出力が前記第２の端子に接続され、発振信号を生成し、そのゲインがゲイン制御信号に応じて変化する反転アンプを備える。半導体集積回路は、前記発振信号の波形を成形してクロック信号をクロック出力端子に出力する波形成形回路を備える。半導体集積回路は、前記クロック信号のエッジを検出し、前記エッジのタイミングにおいて前記ゲイン制御信号を出力するエッジ検出回路を備える。
【０００９】
前記エッジ出力回路は、前記第１の負荷容量および前記第２の負荷容量の容量値が予め設定された判定閾値以上の場合には、前記反転アンプのゲインを第１の値に設定する前記ゲイン制御信号を出力し、一方、前記容量値が前記判定閾値未満である場合には、前記反転アンプのゲインを前記第１の値よりも低い第２の値に設定する前記ゲイン制御信号を出力する。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施例１に係る発振システム１００の構成の一例を示す回路図である。
【図２】図２は、第１の負荷容量Ｃ１および第２の負荷容量Ｃ２の容量値が予め設定された判定閾値以上の場合における、電源電圧ＶＤＤとゲイン制御信号ＧＳの一例を示す波形図である。
【図３】図３は、第１の負荷容量Ｃ１および第２の負荷容量Ｃ２の容量値が予め設定された判定閾値未満の場合における、電源電圧ＶＤＤとゲイン制御信号ＧＳの一例を示す波形図である。
【図４】図４は、実施例２に係る発振システム２００の構成の一例を示す回路図である。
【図５】図５は、図４に示す補助インバータＩＮ２の回路構成の一例を示す回路図である。
【発明を実施するための形態】
【００１１】
以下、実施例について図面に基づいて説明する。
【実施例１】
【００１２】
図１は、実施例１に係る発振システム１００の構成の一例を示す回路図である。
【００１３】
図１に示すように、発振システム１００は、第１の負荷容量Ｃ１と、第２の負荷容量Ｃ２と、水晶振動子ＣＹと、半導体集積回路ＬＳと、を備える。
【００１４】
第１の負荷容量Ｃ１は、一端が接地に接続され、他端が第１の端子Ｔ１に接続されている。
【００１５】
第２の負荷容量Ｃ２は、一端が接地に接続され、他端が第２の端子Ｔ２に接続されている。
【００１６】
水晶振動子ＣＹは、一端が第１の負荷容量Ｃ１の他端に接続され、他端が前記第２の負荷容量Ｃ２の他端に接続されている。
【００１７】
半導体集積回路ＬＳは、発振システム１００に適用され、水晶振動子ＣＹの発振を制御する。
【００１８】
ここで、半導体集積回路ＬＳは、例えば、図１に示すように、反転アンプＩＡと、波形成形回路Ｘと、エッジ検出回路ＤＥと、容量検出回路ＤＣと、を備える。なお、後述のように、外部から容量情報信号ＳＣが供給される場合は、容量検出回路ＤＣを省略するようにしてもよい。
【００１９】
また、反転アンプＩＡは、入力が第１の端子Ｔ１に接続され、出力が第２の端子Ｔ２に接続されている。この反転アンプＩＡは、発振信号ＯＳＣを生成し、そのゲインがゲイン制御信号ＧＳに応じて変化する。
【００２０】
また、波形成形回路Ｘは、発振信号ＯＳＣの波形を成形したクロック信号ＣＬＫをクロック出力端子ＴＣＬＫに出力する。
【００２１】
この波形成形回路Ｘは、例えば、図１に示すように、入力に発振信号ＯＳＣが入力され、出力からクロック信号ＣＬＫを出力するインバータである。
【００２２】
また、容量検出回路ＤＣは、第１の負荷容量Ｃ１および第２の負荷容量Ｃ２の容量値を検出し、この容量値が判定閾値以上又は判定閾値未満であることを規定する容量情報信号ＳＣを出力する。なお、容量情報信号ＳＣは、例えば、半導体集積回路ＬＳの外部から容量情報端子ＴＣを介してエッジ検出回路ＤＥに供給されるようにしてもよい。この場合、容量検出回路ＤＣは、省略してもよい。
【００２３】
また、エッジ検出回路ＤＥは、クロック信号ＣＬＫのエッジを検出する。また、エッジ検出回路ＤＥは、第１の負荷容量Ｃ１および第２の負荷容量Ｃ２の容量値が判定閾値以上又は判定閾値未満であることを規定する容量情報信号ＳＣに基づいて、ゲイン制御信号ＧＳを生成する。
【００２４】
ここで、エッジ検出回路ＤＥは、例えば、第１の負荷容量Ｃ１および第２の負荷容量Ｃ２の容量値が予め設定された判定閾値以上の場合には、クロック信号ＣＬＫのエッジを検出したタイミングにおいて、反転アンプＩＡのゲインを第１の値に設定するゲイン制御信号ＧＳを出力する。
【００２５】
一方、エッジ検出回路ＤＥは、既述の容量値が判定閾値未満である場合には、クロック信号ＣＬＫのエッジを検出したタイミングにおいて、反転アンプＩＡのゲインを第１の値よりも低い第２の値に設定するゲイン制御信号ＧＳを出力する。
【００２６】
なお、このエッジ検出回路ＤＥは、例えば、半導体集積回路ＬＳに供給される電源の起動時に、反転アンプＩＡのゲインを第１の値に設定するゲイン制御信号ＧＳを出力する。
【００２７】
このエッジ検出回路ＤＥは、例えば、図１に示すように、データ端子Ｄに容量検出信号が入力され、クロック端子Ｃにクロック信号ＣＬＫが入力され、出力Ｑからゲイン制御信号ＧＳを出力するフリップフロップ回路である。
【００２８】
ここで、既述の反転アンプＩＡは、例えば、図１に示すように、インバータＩＮと、帰還抵抗ＲＦと、第１のダンピング抵抗ＲＤ１と、第２のダンピング抵抗ＲＤ２と、スイッチ素子ＳＷと、を有する。
【００２９】
インバータＩＮは、入力が第１の端子Ｔ１に接続され、発振信号ＯＳＣを出力する。
【００３０】
帰還抵抗ＲＦは、一端がインバータＩＮの入力に接続され、他端がインバータＩＮの出力に接続されている。
【００３１】
第１のダンピング抵抗ＲＤ１は、一端がインバータＩＮの出力に接続され、他端が第２の端子Ｔ２に接続されている。
【００３２】
第２のダンピング抵抗ＲＤ２は、インバータＩＮの出力と第２の端子Ｔ２との間に、第１のダンピング抵抗ＲＤ１と並列に接続されている。
【００３３】
スイッチ素子ＳＷは、インバータＩＮの出力と第２の端子Ｔ２との間に、第２のダンピング抵抗ＲＤ２と直列に接続されている。このスイッチ素子ＳＷは、ゲイン制御信号ＧＳに応じて、オン／オフが制御される。
【００３４】
ここで、例えば、スイッチ素子ＳＷは、既述の容量値が判定閾値以上である場合には、ゲイン制御信号ＧＳに応じて、オン状態を維持するように制御される。
【００３５】
これにより、大きな容量値の第１、第２の負荷容量Ｃ１、Ｃ２を必要とする水晶振動子ＣＹを用いる場合には、第１のダンピング抵抗ＲＤ１と第２のダンピング抵抗ＲＤ２とが並列接続されダンピング抵抗の値を小さくする。これにより、発振強度を上げた状態が維持される（反転アンプＩＡのゲインが第１の値に設定される）。
【００３６】
一方、スイッチ素子ＳＷは、既述の容量値が判定閾値未満の場合には、ゲイン制御信号ＧＳに応じて、オフ状態に制御される。
【００３７】
これにより、小さな容量値の第１、第２の負荷容量Ｃ１、Ｃ２しか必要としない水晶振動子ＣＹを用いる場合には、第１のダンピング抵抗ＲＤ１がダンピング抵抗として働くようにする。これにより、発振強度を下げた状態に切替られる（反転アンプＩＡのゲインが第１の値より低い第２の値に変化する）。これにより、反転アンプＩＡの消費電流を抑えることができる。
【００３８】
なお、スイッチ素子ＳＷは、例えば、半導体集積回路ＬＳに供給される電源の起動時に、ゲイン制御信号ＧＳに応じて、オン状態に制御される。
【００３９】
これにより、半導体集積回路ＬＳに供給される電源の起動時に、発振強度を上げた状態に制御される（反転アンプＩＡのゲインが第１の値に制御される）。
【００４０】
ここで、既述のように、エッジ検出回路ＤＥは、既述の容量値が判定閾値未満である場合には、クロック信号ＣＬＫのエッジを検出したタイミングにおいて、反転アンプＩＡのゲインを第１の値よりも低い第２の値に設定するゲイン制御信号ＧＳを出力する。
【００４１】
これにより、反転アンプＩＡのゲインの切り替えのタイミングが、発振信号ＯＳＣに対して常に同じタイミング（発振信号ＯＳＣのゼロクロス点）となる。したがって、反転アンプＩＡの切り替え時の不安定動作を防ぐことができる。
【００４２】
特に、フリップフロップ回路の出力（ゲイン制御信号ＧＳ）は発振信号ＯＳＣ（クロック信号ＣＬＫ）と同期して変化する。これにより、発振信号ＯＳＣの一周期に対して常に同じタイミング（発振信号ＯＳＣのゼロクロス点）で、反転アンプＩＡのゲインを切り替えることができる。
【００４３】
次に、以上のような構成を有する発振システム１００の動作の一例について説明する。ここで、図２は、第１の負荷容量Ｃ１および第２の負荷容量Ｃ２の容量値が予め設定された判定閾値以上の場合における、電源電圧ＶＤＤとゲイン制御信号ＧＳの一例を示す波形図である。また、図３は、第１の負荷容量Ｃ１および第２の負荷容量Ｃ２の容量値が予め設定された判定閾値未満の場合における、電源電圧ＶＤＤとゲイン制御信号ＧＳの一例を示す波形図である。
【００４４】
図２に示すように、例えば、第１の負荷容量Ｃ１および第２の負荷容量Ｃ２の容量値が予め設定された判定閾値以上の場合、時刻ｔ０において電源が投入されると、電源電圧ＶＤＤが上昇する。この電源電圧ＶＤＤの上昇に同期して、ゲイン制御信号ＧＳの電圧レベルも上昇する。そして、ゲイン制御信号ＧＳの電圧レベルが“Ｈｉｇｈ”レベルになる（時刻ｔ１）と、スイッチ素子ＳＷがオンする。これにより、反転アンプＩＡのゲインが既述の第１の値に設定される。
【００４５】
このように、エッジ検出回路ＤＥは、例えば、半導体集積回路ＬＳに供給される電源の起動時に、反転アンプＩＡのゲインを第１の値に設定するゲイン制御信号ＧＳを出力する。
【００４６】
その後、エッジ検出回路ＤＥは、例えば、第１の負荷容量Ｃ１および第２の負荷容量Ｃ２の容量値が予め設定された判定閾値以上であるので、クロック信号ＣＬＫのエッジを検出したタイミング（時刻ｔ２）において、反転アンプＩＡのゲインを第１の値に設定するゲイン制御信号ＧＳを出力する。
【００４７】
以上により、大きな容量値の第１、第２の負荷容量Ｃ１、Ｃ２を必要とする水晶振動子ＣＹを用いる場合には、第１のダンピング抵抗ＲＤ１と第２のダンピング抵抗ＲＤ２とが並列接続されダンピング抵抗の値を小さくする。これにより、発振強度を上げた状態が維持される（反転アンプＩＡのゲインが第１の値に設定される）。
【００４８】
また、図３に示すように、例えば、第１の負荷容量Ｃ１および第２の負荷容量Ｃ２の容量値が予め設定された判定閾値未満の場合、時刻ｔ０において電源が投入されると、電源電圧ＶＤＤが上昇する。この電源電圧ＶＤＤの上昇に同期して、ゲイン制御信号ＧＳの電圧レベルも上昇する。そして、ゲイン制御信号ＧＳの電圧レベルが“Ｈｉｇｈ”レベルになる（時刻ｔ１）と、スイッチ素子ＳＷがオンする。これにより、反転アンプＩＡのゲインが既述の第１の値に設定される。
【００４９】
その後、エッジ検出回路ＤＥは、例えば、第１の負荷容量Ｃ１および第２の負荷容量Ｃ２の容量値が予め設定された判定閾値未満であるので、クロック信号ＣＬＫのエッジを検出したタイミング（時刻ｔ２）において、反転アンプＩＡのゲインを第１の値よりも低い第２の値に設定するゲイン制御信号ＧＳ（電圧レベルが“Ｌｏｗ”レベル）を出力する。
【００５０】
以上により、小さな容量値の第１、第２の負荷容量Ｃ１、Ｃ２しか必要としない水晶振動子ＣＹを用いる場合には、第１のダンピング抵抗ＲＤ１がダンピング抵抗として働くようにする。これにより、発振強度を下げた状態に切替られる（反転アンプＩＡのゲインが第２の値に変化する）。これにより、反転アンプＩＡの消費電流を抑えることができる。
【００５１】
以上のように、本実施例１に係る半導体集積回路ＬＳによれば、消費電流を低減することができる。
【実施例２】
【００５２】
図４は、実施例２に係る発振システム２００の構成の一例を示す回路図である。なお、この図４において、図１と同じ符号は、実施例１と同様の構成を示し、説明を省略する。
【００５３】
図４に示すように、発振システム２００は、既述の実施例１と同様に、第１の負荷容量Ｃ１と、第２の負荷容量Ｃ２と、水晶振動子ＣＹと、半導体集積回路ＬＳと、を備える。
【００５４】
ここで、反転アンプＩＡは、例えば、図４に示すように、インバータＩＮ１と、補助インバータＩＮ２と、ダンピング抵抗ＲＤと、を有する。
【００５５】
インバータＩＮ１は、入力が第１の端子Ｔ１に接続され、発振信号ＯＳＣを出力する。
【００５６】
補助インバータＩＮ２は、入力Ｔａにゲイン制御信号ＧＳが入力され、入力ＴｂがインバータＩＮ１の入力に接続され、出力ＴｃがインバータＩＮ１の出力に接続されている。
【００５７】
この補助インバータＩＮ２は、例えば、第１の負荷容量Ｃ１および第２の負荷容量Ｃ２の容量値が判定閾値以上である場合には、ゲイン制御信号ＧＳに応じて、駆動状態を維持する。
【００５８】
一方、補助インバータＩＮ２は、第１の負荷容量Ｃ１および第２の負荷容量Ｃ２の容量値が判定閾値未満の場合には、ゲイン制御信号ＧＳに応じて、駆動を停止する。
【００５９】
なお、補助インバータＩＮ２は、例えば、半導体集積回路ＬＳに供給される電源の起動時に、ゲイン制御信号ＧＳに応じて、駆動状態に制御される。
【００６０】
帰還抵抗ＲＦは、一端がインバータＩＮ１の入力に接続され、他端がインバータＩＮ１の出力に接続されている。
【００６１】
ダンピング抵抗ＲＤは、一端がインバータＩＮ１の出力に接続され、他端が第２の端子Ｔ２に接続されている。
【００６２】
ここで、図５は、図４に示す補助インバータＩＮ２の回路構成の一例を示す回路図である。
【００６３】
図５に示すように、補助インバータＩＮ２は、例えば、第１のｐＭＯＳトランジスタＭｐ１と、第２のｐＭＯＳトランジスタＭｐ２と、第３のｐＭＯＳトランジスタＭｐ３と、第１のｎＭＯＳトランジスタＭｎ１と、第２のｎＭＯＳトランジスタＭｎ２と、第３のｎＭＯＳトランジスタＭｎ３と、を有する。
【００６４】
第１のｐＭＯＳトランジスタＭｐ１は、ソースが、電源電圧ＶＤＤが供給される電源端子ＴＶＤＤに接続され、ゲートに前記ゲイン制御信号ＧＳが供給される。
【００６５】
第１のｎＭＯＳトランジスタＭｎ１は、ソースが接地に接続され、ドレインが第１のｐＭＯＳトランジスタＭｐ１のドレインに接続され、ゲートに前記ゲイン制御信号ＧＳが供給される。
【００６６】
第２のｐＭＯＳトランジスタＭｐ２は、ソースが電源端子ＴＶＤＤに接続され、ゲートが第１のｐＭＯＳトランジスタＭｐ１のドレインに接続されている。
【００６７】
第３のｐＭＯＳトランジスタＭｐ３は、ソースが第２のｐＭＯＳトランジスタＭｐ２のドレインに接続され、ドレインがインバータＩＮ１の出力に接続され、ゲートが前記第１の端子Ｔ１に接続されている。
【００６８】
第２のｎＭＯＳトランジスタＭｎ２は、ソースが接地に接続され、ゲートが前記第１のｎＭＯＳトランジスタＭｎ１のゲートに接続されている。
【００６９】
第３のｎＭＯＳトランジスタＭｎ３は、ソースが第２のｎＭＯＳトランジスタＭｎ２のドレインに接続され、ドレインがインバータＩＮ１の出力に接続され、ゲートが第１の端子Ｔ１に接続されている。
【００７０】
ここで、例えば、第１の負荷容量Ｃ１および第２の負荷容量Ｃ２の容量値が判定閾値以上である場合、ゲイン制御信号ＧＳが“Ｈｉｇｈ”レベルになる。これにより、第２のｐＭＯＳトランジスタＭｐ２と第２のｎＭＯＳトランジスタＭｎ２とがオンする。これにより、第３のｐＭＯＳトランジスタＭｐ３と第３のｎＭＯＳトランジスタＭｎ３とがインバータアンプとして機能する。したがって、補助インバータＩＮ２は、入力Ｔｂに供給された信号を反転増幅して、出力Ｔｃから出力する。
【００７１】
このように、大きな容量値の第１、第２の負荷容量Ｃ１、Ｃ２を必要とする水晶振動子ＣＹを用いる場合には、インバータＩＮ１と補助インバータＩＮ２とが同時に動作する。これにより、発振強度を上げるように制御される（反転アンプＩＡのゲインが第１の値に設定される）。
【００７２】
一方、第１の負荷容量Ｃ１および第２の負荷容量Ｃ２の容量値が判定閾値未満である場合、ゲイン制御信号ＧＳが“Ｌｏｗ”レベルになる。これにより、第２のｐＭＯＳトランジスタＭｐ２と第２のｎＭＯＳトランジスタＭｎ２とがオフする。これにより、第３のｐＭＯＳトランジスタＭｐ３と第３のｎＭＯＳトランジスタＭｎ３とがインバータアンプとして機能しない。したがって、補助インバータＩＮ２は、入力Ｔｂに供給された信号を反転増幅して、出力Ｔｃから出力しない。
【００７３】
このように、小さな容量値の第１、第２の負荷容量Ｃ１、Ｃ２しか必要としない水晶振動子ＣＹを用いる場合には、補助インバータＩＮ２が動作を停止する。これにより、発振強度を下げた状態に切替られる（反転アンプＩＡのゲインが第２の値に変化する）。これにより、反転アンプＩＡの消費電流を抑えることができる。
【００７４】
なお、半導体集積回路２００のその他の構成は、実施例１の半導体集積回路１００と同様である。また、半導体集積回路２００のその他の動作は、実施例１の半導体集積回路１００と同様である。
【００７５】
すなわち、本実施例２に係る半導体集積回路によれば、実施例１と同様に、消費電流を低減することができる。
【００７６】
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
【符号の説明】
【００７７】
１００、２００  半導体集積回路
Ｃ１  第１の負荷容量
Ｃ２  第２の負荷容量
ＣＹ  水晶振動子
ＬＳ  半導体集積回路
ＩＡ  反転アンプ
Ｘ  波形成形回路
ＤＥ  エッジ検出回路
ＤＣ  容量検出回路
【図１】
2015056730.tif 000003
【図２】
2015056730.tif 000004
【図３】
2015056730.tif 000005
【図４】
2015056730.tif 000006
【図５】
2015056730.tif 000007