(57)【要約】【課題】電極パッドの大きさに影響を与えずにプローブピンを電極パッドから外れ難くすることができる半導体装置を提供する。【解決手段】半導体基板１の上方に形成される絶縁膜１９ａｎと、絶縁膜１９ａｎの上に形成される電極パッド３０と、絶縁膜１９ａｎの上に形成され、電極パッド３０を露出する開口部３３ａを有する保護絶縁膜３３と、開口部３３ａから露出する電極パッド３０の上面のうち、プローブピンＰｒの先端が接触して目標方向に移動する目標領域Ａの両側の領域に形成され、前記目標方向に平行になるか前記目標方向に向かって両側から目標領域Ａに傾きを有する複数の第１溝３０ｕと、を含む。【選択図】図２
2015038942.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上方に形成される絶縁膜と、
前記絶縁膜の上に形成される電極パッドと、
前記絶縁膜の上に形成され、前記電極パッドを露出する開口部を有する保護絶縁膜と、
前記開口部から露出する前記電極パッドの上面のうち、プローブピンの先端が接触して目標方向に移動する目標領域の両側の領域に形成され、前記目標方向に平行になるか前記目標方向に向かって前記両側から前記目標領域に傾きを有する複数の第１溝と、
を有することを特徴とする半導体装置。
【請求項２】
前記複数の第１溝は、前記電極パッドの前記上面の前記両側の領域の端に近づくほど間隔が狭くなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記電極パッドの前記上面のうち前記プローブピンの前記先端の前記目標方向にある前端寄りの領域において、前記目標方向に対して直交する方向に延びて形成される複数の第２溝を有することを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記電極パッドの前記上面の前記目標領域に形成され、前記プローブピンの前記先端の前記目標方向に対して逆Ｖ字状の平面形状の第３溝を少なくとも１つ有することを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体ウエーハに形成される複数の半導体装置は互いにチップ状に分離されるが、分離前に電気特性が検査される。検査時には、検査装置のプローブピンの先端を半導体装置の電極パッドに当て、プローブピンを介して電力や信号を半導体装置に出力する一方、プローブピンを介して半導体装置の出力信号を検査装置で受信する。
【０００３】
電極パッドは例えばアルミニウムのような金属から形成され、その表面には薄い酸化物層が形成されている。そこで、電極パッドとプローブピン先端の接触抵抗を減らすために、プローブピンの先端を電極パッドの表面に滑らせながら酸化物層を掻き取って新たな金属を露出させてプローブピン先端との接触抵抗を低減し、検出精度が高くなるようにしている。
【０００４】
酸化物層をより十分に剥離するために電極パッドの表層の全体に凹凸を十字の平面格子状に形成することが知られ、これによりプローブピン先端でパッド表面の絶縁物層を掻き取り易くなる。
【０００５】
また、プローブピン先端よりも大きく、プローブピン先端の進行方向に向かって先細る形状の凸部又は凹部の壁を電極パッドの上に形成することが知られている。これにより、プローブピンが電極パッド表面から外れることによる検査不良やプローブピン損傷が防止される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１９２６１８号公報
【特許文献２】特開平１０−３２５８４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記のように十字の平面格子状に凹凸が表面の全体に形成された電極パッドでは、プローブピンが滑りにくくなって滑りの距離が短くなり、電極パッドの表面の酸化膜を掻き取り難くなる。
【０００８】
また、上記のようにプローブピンの進行を止める大きさの先細の凸部又は凹部を電極パッド上に形成すると、プローブピン先端の移動距離が短くなるのでプローブピンによる酸化膜の掻き取りが十分行えない。これに対し、プローブピンの移動距離を確保するために電極パッドを大きくすると、半導体装置の小型化に支障をきたす。
【０００９】
本発明の目的は、電極パッドの大きさに影響を与えずにプローブピンを電極パッドから外れ難くしつつ、プローブピンにより電極パッド表面を掻き取り易くすることができる半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
本実施形態の１つの観点によれば、半導体基板の上方に形成される絶縁膜と、前記絶縁膜の上に形成される電極パッドと、前記絶縁膜の上に形成され、前記電極パッドを露出する開口部を有する保護絶縁膜と、前記開口部から露出する前記電極パッドの上面のうち、プローブピンの先端が接触して目標方向に移動する目標領域の両側の領域に形成され、前記目標方向に平行になるか前記目標方向に向かって前記両側から前記目標領域に傾きを有する複数の第１溝と、を有することを特徴とする半導体装置が提供される。
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解されるものである。
【発明の効果】
【００１１】
本実施形態によれば、電極パッドの大きさに影響を与えずにプローブピンを電極パッドから外れ難くしつつ、プローブピンにより電極パッド表面を掻き取り易くすることができる。
【図面の簡単な説明】
【００１２】
【図１】図１（ａ）は、実施形態に係る半導体装置の部分断面図、図１（ｂ）は図１（ａ）の波線で囲んだ部分の拡大断面図である。
【図２】図２は、実施形態に係る半導体装置における電極パッドを示す平面図である。
【図３】図３（ａ）、（ｂ）は、実施形態に係る半導体装置における電極パッドに形成される溝の他の例を示す断面図である。
【図４】図４（ａ）〜（ｄ）は、実施形態に係る半導体装置における電極パッドとプローブピンの接続方法を示す平面図である。
【図５】図５（ａ）、（ｂ）、（ｃ）は、実施形態に係る半導体装置における電極パッドに溝を形成する工程を示す断面図である。
【図６】図６（ａ）〜（ｄ）は、実施形態に係る半導体装置における電極パッド上に形成される溝の別の例を示す平面図である。
【発明を実施するための形態】
【００１３】
以下に、図面を参照して実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。図１（ａ）は、実施形態に係る半導体装置の部分断面図、図１（ｂ）は、図１（ａ）の波線で囲んだ部分の拡大断面図である。図１（ａ）は、図２のＩ−Ｉ線断面を示している。
【００１４】
半導体装置１は、半導体基板であるｎ型のシリコン基板２を有し、その主面側の活性領域にはｐ型不純物イオン注入により形成される複数のＰウェル１１と、ｎ型不純物イオン注入により形成される複数のＮウェル（不図示）が形成されている。Ｐウェル１１とＮウェル（不図示）の周囲には、素子分離構造１０、例えばシャロートレンチアイソレーション（ＳＴＩ）が形成されている。ＳＴＩは、シリコン基板２の表面から深さ方向に形成されたトレンチとその内部に埋設された絶縁膜、例えばシリコン酸化膜とを有している。
【００１５】
Ｐウェル１１にはｎ型ＭＯＳトランジスタＴが形成され、Ｎウェル（不図示）にはｐ型ＭＯＳトランジスタ（不図示）が形成される。例えば、ｎ型ＭＯＳトランジスタＴは、Ｐウェル１１の上に順に形成されるゲート絶縁膜１２、ゲート電極１３と、その両側方のＰウェル１１内に形成されるｎ型ソース／ドレイン領域１４ｓ、１４ｄと、ゲート電極１３の側面に形成される絶縁性のサイドウォール１６を有している。
【００１６】
ゲート電極１３は、ゲート絶縁膜１２上に形成されたポリシリコン膜をパターニングすることにより形成され、その上には金属シリサイド層１７ａが形成されている。また、ｎ型ソース／ドレイン領域１４ｓ、１４ｄは、ゲート電極１３をマスクにしてＰウェル１１内にイオン注入により形成された低不純物濃度領域であるｎ型のエクステンション領域１５ａ、１５ｂを有している。さらに、ｎ型ソース／ドレイン領域１４ｓ、１４ｄは、ゲート電極１３及びサイドウォール１６をマスクにするイオン注入によりＰウェル１１内に形成される高不純物濃度領域のｎ型不純物拡散領域１５ｃ、１５ｄを有している。ｎ型不純物拡散領域１５ｃ、１５ｄ上には金属シリサイド層１７ｓ、１７ｄが形成されている。金属シリサイド層１７ａ、１７ｓ、１７ｄはサリサイド技術を用いて同時に形成される。
【００１７】
ｎ型ＭＯＳトランジスタＴ、ｐ型ＭＯＳトランジスタ（不図示）などの素子が形成されたシリコン基板２の上には、それらの素子を覆う保護絶縁膜１８、例えば窒化シリコン膜が形成されている。さらに、保護絶縁膜１８の上には一層目の層間絶縁膜１９ａ１が形成され、その上面は例えば化学機械研磨（ＣＭＰ）法により平坦化され、その上には一層目の配線２０ａ〜２０ｄが形成されている。一層目の配線２０ａ〜２０ｄは、保護絶縁膜１８及び一層目の層間絶縁膜１９ａ１内に形成された導電性プラグ２１ａ〜２１ｄを介してｎ型ＭＯＳトランジスタＴのソース／ドレイン領域１４ｓ、１４ｄなどに接続されている。
【００１８】
一層目の層間絶縁膜１９ａ１と一層目の配線２０ａ〜２０ｄの上には、二層目〜ｎ層目（２＜ｎ：自然数）の層間絶縁膜１９ａ２〜１９ａｎが順に形成され、それらの層間絶縁膜１９ａ２〜１９ａｎのそれぞれの中には導電性プラグ（ビア）２２ａ〜２２ｃ、２９などが形成され、さらにそれらの上には配線２８、導電性パッド（不図示）などが形成されている。なお、図１（ａ）では、三層目〜（ｎ−２）層目の層間絶縁膜とそれらの中の導電性プラグとその上の配線は省略されている。
【００１９】
最上のｎ層目の層間絶縁膜１９ａｎの上には複数の試験用電極パッド３０が形成されている。最上の層間絶縁膜１９ａｎの上面において、試験用電極パッド３０のそれぞれの隣には、図２に例示するように、ボンディング用電極パッド３１が形成されている。
【００２０】
また、試験用電極パッド３０、ボンディング用電極パッド３１は、金属材料、例えばアルミニウム膜をパターニングすることにより、横が例えば４０μｍ〜５０μｍ、縦が例えば５５μｍ〜６５μｍの大きさの四角の平面形状に形成されている。また、隣接し合う試験用電極パッド３０、ボンディング用電極パッド３１は、その下の導電性プラグ２９、配線２８を介して互いに電気的に接続されている。また、試験用電極パッド３０の表面には、図１（ｂ）に例示するように、薄い酸化絶縁膜３０ａ、例えばアルミニウム酸化膜が形成されている。同様に、ボンディング用電極パッド３１の表面にも薄い酸化絶縁膜３１ａが形成されている。
【００２１】
試験用電極パッド３０は、試験装置内のプローブカード（不図示）に取り付けられたプローブピンＰｒのうち曲がった部分の先端が接触される金属製パッドであり、半導体装置１の実装時には使用されなくてもよい。これに対し、ボンディング用電極パッド３１は、実装時に金ワイヤ、はんだバンプなどが接続される金属製パッドである。
【００２２】
試験用電極パッド３０の上面には、図２の左側において二点鎖線の矢印で例示するように、その上面を滑るプローブピンＰｒの移動の目標方向に対してほぼ平行方向に伸びる複数の溝３０ｕが形成されている。それらの溝３０ｕは、試験用電極パッド３０を滑らせる目標領域Ａの両側端寄りの領域Ｂに形成される。２つの領域Ｂのそれぞれにおける複数の溝３０ｕの互いの間隔は、両側端に近づくほど間隔が徐々に狭くなるように形成されることが好ましいが、これに限定されるものではない。それらの溝３０ｕの幅は、プローブピンＰｒの先端の幅よりも狭く形成される。
【００２３】
例えば、プローブピンＰｒの尖った先端の直径が約１５μｍ〜２０μｍの場合に、溝３０ｕは、例えばその直径の０．１５倍〜０．３０倍、例えば約３μｍ〜５μｍの幅に形成される。それらの溝３０ｕの断面形状は、例えば図１（ａ）に示すような四角状に限るものではなく、図３（ａ）に示すような半円形であってもよいし、図３（ｂ）に示すようなＶ字形であってもよく、特に限定されない。
【００２４】
最上の層間絶縁膜１９ａｎの上には、被覆絶縁膜３２と保護絶縁膜３３が形成され、それらの膜３２、３３には、試験用電極パッド３０、ボンディング用電極パッド３１を露出する開口部３２ａ、３３ａが形成されている。被覆絶縁膜３２として例えば窒化シリコン膜が形成され、保護絶縁膜３３として例えばポリイミドのような樹脂膜が形成されている。
【００２５】
上記の構造を有する半導体装置１が複数形成された半導体ウエーハは半導体試験装置（不図示）に取り付けられ、半導体装置１の電気的試験が行われる。その際、図２の左側に示すように、半導体試験装置内のプローブピンＰｒを半導体装置１の試験用電極パッド３０に当てる。プローブピンＰｒはバネ性を有し、その先端は試験用電極パッド３０の上面の中央に近い目標領域Ａに接触しながら目標方向に滑る。その接触と滑りとバネ性の押圧力により、図２の右側に示すように、プローブピンＰｒは、その先端で試験用電極パッド３０の表面の絶縁膜３０ａを掻いて窪み３０ｘを形成し、窪み３０ｘから新たな金属を露出させる。これにより、プローブピンＰｒの先端の滑りが窪み３０ｘで停止し、プローブピンＰｒの先端と試験用電極パッド３０は低接触抵抗で互いに接続し、この状態で試験が行われる。
【００２６】
これに対し、プローブピンＰｒや半導体装置１などに位置ずれがあると、試験用電極パッド３０の上面におけるプローブピンＰｒの移動方向が、図４（ａ）に示すように、目標方向から斜めにずれることがある。これにより、試験用電極パッド３０の上面上において、プローブピンＰｒは例えば一側方に寄りながら移動してはみ出すことがある。
【００２７】
このような場合、図４（ｂ）、（ｃ）に例示するように、上記の構造では、プローブピンＰｒは溝３０ｕにより形成される凹凸に引っ掛かりながら試験用電極パッド３０の上面を滑る。複数の溝３０ｕは、側端に近づくにつれて間隔が狭くなり、密度が高くなる。これにより、プローブピンＰｒの先端に対する摩擦力が大きくなって側端に近づくほど滑りにくくなる一方、プローブピンＰｒの先端は、溝３０ｕの長手方向では溝３０ｕによる引っ掛かりがなく、接触面積が小さくなって滑り易くなる。
【００２８】
従って、プローブピンＰｒは、試験用電極パッド３０の側端に近づくほど滑り難くなるとともに、溝３０ｕの長手方向に滑り易くなりながら試験用電極パッド３０の表面を掻き取って図４（ｄ）に例示するような窪み３０ｘを形成する。これにより、滑りながら形成される十分な大きさの窪み３０ｘから新たな金属面が露出し、プローブピンＰｒは窪み３０ｘで移動が停止する。また、試験用電極パッド３０の外側の保護絶縁膜３２の縁部により形成されるガードリングからプローブピンＰｒがはみ出してその痕跡が発生することも抑制することができ、試験時に半導体装置１の品質が低下することを防止することができる。なお、試験用電極パッド３０の溝３０ｕはプローブピンＰｒの先端をはめ込む大きさではないので、プローブピンＰｒの先端の滑りが溝３０ｕにより強制的に停止させることはない。
【００２９】
このように、プローブピンＰｒの先端を滑り易くしつつ試験用電極パッド３０からはみ出し難くし、半導体装置１の試験を円滑にすることができる。しかも、プローブピンＰｒのはみ出しを抑制するために試験用電極パッド３０を大きくする必要もなく、半導体装置１の大きさに影響を与えない。
【００３０】
試験用電極パッド３０の溝３０ｕは、例えば次のような方法により形成される。
まず、図５（ａ）に示すように、アルミニウムから形成された試験用電極パッド３０を露出する開口部３２ａ、３３ａを有する被覆絶縁膜３２、保護絶縁膜３３を最上の層間絶縁膜１９ａｎ上に形成する。この場合、被覆絶縁膜３２として窒化シリコン膜をＣＶＤ法により形成し、その後にフォトリソグラフィ技術とエッチング技術を用いて開口部３２ａを形成する。さらに、保護絶縁膜３３として例えば感光性のポリイミド膜を被覆絶縁膜３２上に塗布した後に、露光、現像等を施すことにより、被覆絶縁膜３２の開口部３２ａの上に重ねて開口部３３ａを形成する。それらの工程では、図２に示したように、ボンディング用電極パッド３１の上にも開口部３２ｂ、３３ｂが形成される。
【００３１】
次に、図５（ｂ）に示すように、試験用電極パッド３０、ボンディング用電極パッド３１、保護絶縁膜３３などの上にフォトレジスト３９を塗布した後に、フォトレジスト３９に露光、現像等を施す。これにより、縦縞の複数の溝形成用開口部３９ａを試験用電極パッド３０の上に形成する。溝形成用開口部３９ａは、試験用電極パッド３０のうち図２に示す溝３０ｕを形成する領域を露出する形状を有している。
【００３２】
次に、図５（ｃ）に示すように、フォトレジスト３９の溝形成用開口部３９ａを通して試験用電極パッド３０の表層をエッチングして溝３０ｕを形成する。その後に、フォトレジスト３９を選択的に除去する。このような溝３０ｕの形成方法によれば、半導体装置１の試験の前に溝形成工程を加えるだけなので、それまでの半導体製造工程を変更せずに、溝３０ｕを任意に形成することができる。なお、溝３０ｕを全ての半導体装置１の試験用電極パッド３０に形成する場合には、被覆絶縁膜３２、保護絶縁膜３３を形成する前に形成してもよい。
【００３３】
ところで、上記した例では、試験用電極パッド３０の目標領域Ａに対して両側寄りの領域Ｂに形成される複数の溝３０ｕは、プローブピンＰｒの移動の目標方向に平行になる形状に限られるものではなく、その他の形状を採用してもよい。
【００３４】
例えば、図６（ａ）に示すように、試験用電極パッド３０の上面において、前端寄りの領域Ｃに横方向に長く伸びる複数の溝３０ｚを間隔をおいて形成してもよい。横方向に長い複数の溝３０ｚは、プローブピンＰｒの先端の幅よりも狭く形成され、しかも、プローブピンＰｒの移動目標方向に対して交差する方向に伸びるように形成される。また、横方向の溝３０ｚは、試験用電極パッド３０の前端に近づくにつれて間隔が狭くなるようにすることが好ましいがこれに限定されるものではない。このような構造によれば、試験用電極パッド３０の上面においてプローブピンＰｒの先端が目標位置から前方にずれて滑る場合に、複数の横方向に伸びる溝３０ｚの前方向の凹凸によってその先端を滑り難くすることができる。これにより、プローブピンＰｒが試験用電極パッド３０の前端から前方に外れる手前で窪みが形成され易くなり、プローブピンＰｒの先端の移動を止めることができる。
【００３５】
また、図６（ｂ）に示すように、試験用電極パッド３０の両側端寄りの２つの領域Ｂのそれぞれに形成される直線状の複数の溝３０ｗは、目標方向に向かって両側の領域Ｂから目標領域Ａに寄るように傾斜させて形成される。即ち、溝３０ｗは、例えば目標方向の前方が狭くなるように互いに傾斜させた末広がりの“ハ”字状に互いに対向させるように形成されている。この場合、傾斜させた溝３０ｗの傾斜角θは、プローブピンＰｒの先端を移動させる目標方向に対し、例えば２０度〜３０度の範囲内にすることが好ましい。
【００３６】
このように傾斜させた溝３０ｗによれば、プローブピンＰｒの先端の移動を溝３０ｗ上に沿って誘導することができ、プローブピンＰｒの先端を試験用電極パッド３０の目標領域Ａ又はその近傍に近寄らせることができ、プローブピンＰｒの先端の横へのはみ出しを防止することができる。
【００３７】
また、図６（ｃ）に示すように、試験用電極パッド３０の四角形の目標領域Ａにおいて、プローブピンＰｒの先端の移動の目標方向に向かって平面逆Ｖ字形状の溝３０ｖを少なくとも１つ形成してもよい。これにより、目標領域Ａの中心から外れて接触するプローブピンＰｒの先端をさらに中央寄りに導くことができる。
【００３８】
さらに、図６（ｄ）に示すように、図６（ａ）に示す横方向に伸びる溝３０ｚと図６（ｂ）に示す斜めの溝３０ｗを併用させてもよい。また、特に図には示さないが、上記の溝３０ｕ、３０ｙ、３０ｗ、３０ｖを選択して組み合わせて形成してもよい。
【００３９】
なお、上記の説明では、試験用電極パッド３０とボンディング用電極パッド３１を別々に形成したが、それらを一体化したパッド構造を採用してもよい。
【００４０】
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈され、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解される。
【００４１】
次に、本発明の実施形態について特徴を付記する。
（付記１）半導体基板の上方に形成される絶縁膜と、前記絶縁膜の上に形成される電極パッドと、前記絶縁膜の上に形成され、前記電極パッドを露出する開口部を有する保護絶縁膜と、前記開口部から露出する前記電極パッドの上面のうち、プローブピンの先端が接触して目標方向に移動する目標領域の両側の領域に形成され、前記目標方向に平行になるか前記目標方向に向かって前記両側から前記目標領域に傾きを有する複数の第１溝と、を有することを特徴とする半導体装置。
（付記２）前記複数の第１溝は、前記電極パッドの前記両側端に近づくほど間隔が狭くなることを特徴とする付記１に記載の半導体装置。
（付記３）前記複数の第１溝は、前記電極パッドの前記上面の前記両側の領域の端に近づくほど間隔が狭くなることを特徴とする付記１又は付記２に記載の半導体装置。
（付記４）前記電極パッドの前記上面の前記目標領域に形成され、前記プローブピンの前記先端の前記目標方向に対して逆Ｖ字状の平面形状の第３溝を少なくとも１つ有することを特徴とする付記１乃至付記３のいずれか１つに記載の半導体装置。
（付記５）前記電極パッドの前記上面には、酸化膜が形成されていることを特徴とする付記１乃至付記４のいずれか１つに記載の半導体装置。
（付記６）前記第１溝は、四角状、半円状、Ｖ字状のうちいずれかの断面形状を有することを特徴とする付記１乃至付記５のいずれか１つに記載の半導体装置。
（付記７）前記第１溝の幅は、前記プローブピンの前記先端の幅より狭いことを特徴とする付記１乃至付記６のいずれか１つに記載の半導体装置。
（付記８）前記絶縁膜上において、前記電極パッドに隣接して形成されるボンディング用電極パッドを有することを特徴とする付記１乃至付記７のいずれか１つに記載の半導体装置。
（付記９）前記保護絶縁膜は樹脂から形成されていることを特徴とする付記１乃至付記７のいずれか１つに記載の半導体装置。
【符号の説明】
【００４２】
１  半導体装置
１９ａ１〜１９ａｎ  層間絶縁膜
３０  試験用電極パッド
３０ａ  絶縁層
３０ｕ、３０ｖ、３０ｕ、３０ｙ  溝
３０ｘ  窪み
３１  ボンディング用電極パッド
３２  被覆絶縁膜
３３  保護絶縁膜
【図１】
2015038942.tif 000003
【図２】
2015038942.tif 000004
【図３】
2015038942.tif 000005
【図４】
2015038942.tif 000006
【図５】
2015038942.tif 000007
【図６】
2015038942.tif 000008