(57)【要約】【課題】変換効率を改善することの可能な撮像素子およびそれを備えた電子機器を提供する。【解決手段】撮像素子は、シリコン層上に、画素ごとに設けられ、光電変換を行って受光量に応じた電荷を発生するフォトダイオードと、フォトダイオードで発生した電荷を蓄積するフローティングディフージョン部とを備えている。撮像素子は、フローティングディフージョン部に蓄積された電荷のレベルに応じた電圧の画素信号を出力するトランジスタを備えている。撮像素子は、さらに、シリコン層内であって、かつフローティングディフージョン部の下、およびトランジスタのチャネルボディ領域の下の少なくとも一方に、密閉された空洞部を備えている。【選択図】図４
2015012240.tif 000002
【特許請求の範囲】
【請求項１】
シリコン層上に、
画素ごとに設けられ、光電変換を行って受光量に応じた電荷を発生するフォトダイオードと、
前記フォトダイオードで発生した電荷を蓄積するフローティングディフージョン部と、
前記フローティングディフージョン部に蓄積された電荷のレベルに応じた電圧の画素信号を出力するトランジスタと
を備えると共に、
前記シリコン層内であって、かつ前記フローティングディフージョン部の下、および前記トランジスタのチャネルボディ領域の下の少なくとも一方に、密閉された空洞部を備える
撮像素子。
【請求項２】
前記空洞部は、前記フローティングディフージョン部の下に形成されている場合、前記フローティングディフージョン部に接して形成され、前記チャネルボディ領域の下に形成されている場合、前記チャネルボディ領域に接して形成されている
請求項１に記載の撮像素子。
【請求項３】
前記空洞部は、前記シリコン層に複数のトレンチを形成したのち水素アニールを行い、前記シリコン層のうち前記複数のトレンチ周辺のシリコンをマイグレーションさせることにより形成されたものである
請求項２に記載の撮像素子。
【請求項４】
撮像素子と、
前記撮像素子から出力された画素信号に対して所定の処理を行う信号処理回路と
を備え、
前記撮像素子は、
シリコン層上に、
画素ごとに設けられ、光電変換を行って受光量に応じた電荷を発生するフォトダイオードと、
前記フォトダイオードで発生した電荷を蓄積するフローティングディフージョン部と、
前記フローティングディフージョン部に蓄積された電荷のレベルに応じた電圧の画素信号を出力するトランジスタと
を有すると共に、
前記シリコン層内であって、かつ前記フローティングディフージョン部の下、および前記トランジスタのチャネルボディ領域の下の少なくとも一方に、密閉された空洞部を有する
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、撮像素子およびそれを備えた電子機器に関する。
【背景技術】
【０００２】
従来、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサやCCD（Charge Coupled Device）などの撮像素子は、デジタルスチルカメラやデジタルビデオカメラなどに広く用いられている。この撮像素子は、例えば、画素ごとに、フォトダイオードと、そのフォトダイオードで得られた光電変換信号を外部に読み出す信号読み出し回路とを含んで構成されている。信号読み出し回路は、例えば、転送トランジスタ、増幅トランジスタ、リセットトランジスタ、選択トランジスタなどを含んで構成されている（例えば、特許文献１参照）。これらのトランジスタは、複数のフォトダイオードで共有されることもある。
【０００３】
従来の超高感度イメージセンサ並みの低照度特性を目指すためには、信号読み出し回路内の容量を低減させて、撮像素子の変換効率を高めることが要求される。従来では、例えば、ＦＤ(Floating Diffusion)部などの両脇に拡散素子分離領域が形成されていた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２０５０２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、拡散素子分離領域を形成したとしても、容量が十分に下がらず、しかも、拡散層容量が大きいことから、変換効率があまり改善されないという問題があった。
【０００６】
本技術はかかる問題点に鑑みてなされたものであり、その目的は、変換効率を改善することの可能な撮像素子およびそれを備えた電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
本技術の撮像素子は、シリコン層上に、画素ごとに設けられ、光電変換を行って受光量に応じた電荷を発生するフォトダイオードと、フォトダイオードで発生した電荷を蓄積するフローティングディフージョン部とを備えている。撮像素子は、フローティングディフージョン部に蓄積された電荷のレベルに応じた電圧の画素信号を出力するトランジスタを備えている。撮像素子は、さらに、シリコン層内であって、かつフローティングディフージョン部の下、およびトランジスタのチャネルボディ領域の下の少なくとも一方に、密閉された空洞部を備えている。
【０００８】
本技術の電子機器は、上記の撮像素子と、上記の撮像素子から出力された画素信号に対して所定の処理を行う信号処理回路とを備えている。
【０００９】
本技術の撮像素子および電子機器では、シリコン層内であって、かつフローティングディフージョン部の下、およびトランジスタのチャネルボディ領域の下の少なくとも一方に、密閉された空洞部が設けられている。これにより、フローティングディフージョン部の下およびトランジスタのチャネルボディ領域の下の少なくとも一方において、ｐｎ接合領域が存在しないので、拡散層容量が低減される。
【発明の効果】
【００１０】
本技術の撮像素子および電子機器によれば、シリコン層内であって、かつフローティングディフージョン部の下、およびトランジスタのチャネルボディ領域の下の少なくとも一方に、密閉された空洞部を設けるようにしたので、変換効率を改善することができる。
【図面の簡単な説明】
【００１１】
【図１】本技術の第１の実施の形態に係る撮像素子の概略構成の一例を表す図である。
【図２】図１の画素の回路構成の一例を表す図である。
【図３】図１の画素の面内レイアウトの一例を表す図である。
【図４】図１の画素の一部の断面構成の一例を表す図である。
【図５】比較例に係る画素の一部の断面構成の一例を表す図である。
【図６Ａ】図１の撮像素子の製造工程の一例を表す図である。
【図６Ｂ】図６Ａに続く製造工程の一例を表す図である。
【図６Ｃ】図６Ｂに続く製造工程の一例を表す図である。
【図７Ａ】図６Ｃに続く製造工程の一例を表す図である。
【図７Ｂ】図７Ａに続く製造工程の一例を表す図である。
【図８】第１変形例に係る画素の一部の断面構成の一例を表す図である。
【図９】第１変形例に係る画素の一部の断面構成の一例を表す図である。
【図１０】第２変形例に係る画素の面内レイアウトの一例を表す図である。
【図１１】図１０の画素の一部の断面構成の一例を表す図である。
【図１２】第２変形例に係る画素の一部の断面構成の一例を表す図である。
【図１３】第２変形例に係る画素の一部の断面構成の一例を表す図である。
【図１４】本技術の第２の実施の形態に係る撮像モジュールの概略構成の一例を表す図である。
【図１５】本技術の第３の実施の形態に係る電子機器の概略構成の一例を表す図である。
【発明を実施するための形態】
【００１２】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（撮像素子）
ＦＤの下および増幅トランジスタの下に空洞を設けた例
２．変形例（撮像素子）
第１変形例：ＦＤの下および増幅トランジスタの下のいずれかに
空洞を設けた例
第２変形例：ＦＤおよび増幅トランジスタの両脇に分離部を設けた例
３．第２の実施の形態（撮像モジュール）
４．第３の実施の形態（電子機器）
【００１３】
＜１．第１の実施の形態＞
[構成]
図１は、本技術の第１の実施の形態に係る撮像素子１の概略構成の一例を表したものである。撮像素子１は、裏面照射型、表面照射型のいずれにも適用可能なＣＭＯＳ型固体撮像素子である。撮像素子１は、複数の画素１２が行列状に配置された画素領域１１と、周辺回路とを備えている。画素領域１１および周辺回路は、共通のシリコン層１０上に形成されている。シリコン層１０は、例えば、シリコン基板の一部、または、ＳＯＩ（Silicon on Insulator)基板の一部である。撮像素子１は、周辺回路として、例えば、垂直駆動回路１３、カラム処理回路１４、水平駆動回路１５、出力回路１６および駆動制御回路１７を備えている。
【００１４】
垂直駆動回路１３は、例えば、複数の画素１２を行単位で順に選択するものである。カラム処理回路１４は、例えば、垂直駆動回路１３によって選択された行の各画素１２から出力される画素信号に対して、相関二重サンプリング（Correlated Double Sampling：ＣＤＳ）処理を施すものである。カラム処理回路１４は、例えば、ＣＤＳ処理を施すことにより、画素信号の信号レベルを抽出し、各画素１２の受光量に応じた画素データを保持するものである。水平駆動回路１５は、例えば、カラム処理回路１４に保持されている画素データを順次、出力回路１６に出力させるものである。出力回路１６は、例えば、入力された画素データを増幅して、外部の信号処理回路に出力するものである。駆動制御回路１７は、例えば、周辺回路内の各ブロック（垂直駆動回路１３、カラム処理回路１４、水平駆動回路１５および出力回路１６）の駆動を制御するものである。
【００１５】
図２は、画素１２の回路構成の一例を表したものである。画素１２は、例えば、フォトダイオードＰＤと、転送トランジスタＴｒ１と、読出し回路１２Ａとを有している。フォトダイオードＰＤは、光電変換を行って受光量に応じた電荷を発生するものである。なお、読出し回路１２Ａは、複数の画素１２で共有されていてもよい。読出し回路１２Ａは、例えば、フローティングディフュージョン部ＦＤと、リセットトランジスタＴｒ２と、選択トランジスタＴｒ３と、増幅トランジスタＴｒ４とを含んで構成されている。フローティングディフュージョン部ＦＤは、フォトダイオードＰＤで発生した電荷を蓄積するものである。
【００１６】
フォトダイオードＰＤのカソードが転送トランジスタＴｒ１のソースに接続されており、フォトダイオードＰＤのアノードが基準電位線（例えばグラウンド）に接続されている。転送トランジスタＴｒ１のドレインがフローティングディフュージョン部ＦＤに接続され、転送トランジスタＴｒ１のゲートは垂直駆動回路１３に接続されている。リセットトランジスタＴｒ２のソースがフローティングディフュージョン部ＦＤに接続されており、リセットトランジスタＴｒ２のドレインが電源線ＶＤＤおよび選択トランジスタＴｒ３のドレインに接続されている。リセットトランジスタＴｒ２のゲートは垂直駆動回路１３に接続されている。選択トランジスタＴｒ３のソースが増幅トランジスタＴｒ４のドレインに接続されており、選択トランジスタＴｒ３のゲートが垂直駆動回路１３に接続されている。増幅トランジスタＴｒ４のソースがカラム処理回路１４に接続されており、増幅トランジスタＴｒ４のゲートがフローティングディフュージョン部ＦＤに接続されている。
【００１７】
リセットトランジスタＴｒ２は、リセットトランジスタＴｒ２がオン状態となると、フローティングディフュージョン部ＦＤの電位を電源線ＶＤＤの電位にリセットするものである。選択トランジスタＴｒ３は、読出し回路１２Ａから画素信号を出力するタイミングを制御するものである。増幅トランジスタＴｒ４は、ソースフォロア型のアンプを構成しており、フォトダイオードＰＤで発生した電荷のレベルに応じた電圧の画素信号を出力するものである。増幅トランジスタＴｒ４は、選択トランジスタＴｒ３がオン状態となると、フローティングディフュージョン部ＦＤの電位を増幅して、その電位に応じた電圧をカラム処理回路１４に出力するものである。
【００１８】
図３は、画素１２の面内レイアウトの一例を表したものである。なお、画素１２の面内レイアウトは、図３に限定されるものではない。画素１２は、例えば、シリコン層１０上に、フォトダイオードＰＤと、フローティングディフュージョン部ＦＤと、読出し回路１２Ａとを有している。フォトダイオードＰＤとフローティングディフュージョン部ＦＤとの間に、転送トランジスタＴｒ１が配置されている。転送トランジスタＴｒ１のゲート（転送ゲート電極２７）は、例えば、ポリシリコン電極により形成されている。読出し回路１２Ａを構成するリセットトランジスタＴｒ２、選択トランジスタＴｒ３および増幅トランジスタＴｒ４は、一列に並んで配置されている。リセットトランジスタＴｒ２、選択トランジスタＴｒ３および増幅トランジスタＴｒ４は、１つの活性領域を共有している。リセットトランジスタＴｒ２のドレインと選択トランジスタＴｒ３のドレインが共通化されており、選択トランジスタＴｒ３のソースと増幅トランジスタＴｒ４のドレインが共通化されている。リセットトランジスタＴｒ２、選択トランジスタＴｒ３および増幅トランジスタＴｒ４のゲート（リセット電極２８、選択ゲート電極２９および増幅ゲート電極２５）は、それぞれ、例えば、ポリシリコン電極により形成されている。
【００１９】
図４は、画素１２の一部の断面構成の一例を表したものである。複数の画素１２を含む画素領域１１は、例えば、シリコン層１０上に、層間絶縁膜２１、層間絶縁膜２２をこの順に積層して構成されている。シリコン層１０は、例えば、上面の一部およびその近傍に、ウェル層１０Ａを有しており、それ以外の領域に、ウェル層１０Ａとは異なる導電型の層を有している。フォトダイオードＰＤは、例えば、ウェル層１０Ａとは異なる導電型の層に形成されている。ウェル層１０Ａの導電型がｐ型となっている場合、フォトダイオードＰＤは、例えば、シリコン層１０内のｎ層に形成されている。ウェル層１０Ａには、ウェル層１０Ａとは異なる導電型のフローティングディフュージョン部ＦＤと、ウェル層１０Ａとは異なる導電型のチャネルボディ領域２６が形成されている。フローティングディフュージョン部ＦＤの両脇およびチャネルボディ領域２６の両脇には、必要に応じて、ウェル層１０Ａよりも不純物濃度の高い拡散素子分離領域が形成されていてもよい。なお、拡散素子分離領域とは、フローティングディフュージョン部ＦＤやチャネルボディ領域２６とは異なる導電型の不純物拡散領域からなる拡散分離領域を指している。
【００２０】
層間絶縁膜２１内には、ゲート絶縁膜２４、増幅ゲート電極２５、接続部３１，３２が設けられている。ゲート絶縁膜２４は、チャネルボディ領域２６に接して形成されており、増幅ゲート電極２５は、ゲート絶縁膜２４上に形成されており、ゲート絶縁膜２４の上面に接して形成されている。接続部３１は、フローティングディフュージョン部ＦＤ上に形成されており、フローティングディフュージョン部ＦＤの上面に接して形成されている。接続部３２は、増幅ゲート電極２５上に形成されており、増幅ゲート電極２５の上面に接して形成されている。層間絶縁膜２２内には、配線層３３が設けられている。配線層３３は、接続部３１と、接続部３２とに接続されており、接続部３１，３２を介して、増幅ゲート電極２５とフローティングディフュージョン部ＦＤとを互いに電気的に接続している。
【００２１】
画素領域１１は、さらに、シリコン層１０内であって、かつフローティングディフュージョン部ＦＤの下、および増幅トランジスタＴｒ４のチャネルボディ領域２６の下の双方に、シリコンで密閉された空洞部３４，３５を有している。空洞部３４は、フローティングディフュージョン部ＦＤに接して形成されており、空洞部３５は、チャネルボディ領域２６に接して形成されている。従って、フローティングディフュージョン部ＦＤおよびチャネルボディ領域２６の底面には、ｐｎ接合領域が存在していない。なお、フローティングディフュージョン部ＦＤおよびチャネルボディ領域２６の周囲が、ウェル層１０Ａとなっている場合には、例えば、図５に示したように、これらの周囲（すなわち、下面および側面）には、拡散層容量が発生する。
【００２２】
空洞部３４，３５は、厚さの薄い平板状の形状となっており、シリコン層１０の上面からごくわずかに離れた領域に形成されている。空洞部３４，３５は、例えば、後述するように、シリコン層１０に複数のトレンチを形成したのち水素アニールを行い、シリコン層１０のうち複数のトレンチ周辺のシリコンをマイグレーションさせることにより形成されたものである。
【００２３】
[製造方法]
次に、撮像素子１の製造方法の一例について説明する。図６Ａ、図６Ｂ、図６Ｃ、図７Ａ、図７Ｂは、撮像素子１の製造過程を順番に示したものである。まず、シリコン層１０を用意する（図６Ａ）。次に、例えば、フォトリソグラフィ法を用いたドライエッチング（またはウェットエッチング）を用いて、パターニングすることにより、複数のトレンチ１０Ｔを形成する（図６Ｂ）。空洞部３４，３５の形成予定領域に、複数のトレンチ１０Ｔを形成する。次に、例えば、温度１１００℃、圧力１３３３Ｐａ、１００％水素雰囲気中で高温アニールを行い、シリコン層１０のうち複数のトレンチ１０Ｔ周辺のシリコンをマイグレーションさせる。その結果、各トレンチ１０Ｔの開口が閉ざされて、密閉された空洞部３４，３５が形成される（図６Ｃ）。このとき、シリコン層１０の上面は、略平坦となる。
【００２４】
次に、シリコン層１０の上面の一部およびその近傍にウェル層１０Ａを形成する（図７Ａ）。次に、ウェル層１０Ａに、フローティングディフュージョン部ＦＤおよびチャネルボディ領域２６を形成し、必要に応じて、それらの側面に、分離領域１０Ｂを形成する（図７Ｂ）。分離領域１０Ｂは、例えば、ウェル層１０Ａよりも不純物濃度の高い拡散素子分離領域である。その後は、転送トランジスタＴｒ１や読出し回路１２Ａを形成する。このようにして、撮像素子１が製造される。
【００２５】
［動作］
次に、撮像素子１の動作の一例について説明する。撮像素子１では、まず、リセットトランジスタＴｒ２および転送トランジスタＴｒ１がオン状態となる。すると、フローティングディフュージョン部ＦＤの電位が電源線ＶＤＤの電位にリセットされるとともに、フォトダイオードＰＤに所定の電圧が印加される。その後、所定の期間、リセットトランジスタＴｒ２がオフ状態となり、転送トランジスタＴｒ１がオン状態となる。その間に、例えば、レンズなどの光学部品を介して、外部の光が画素領域１１に入射すると、入射光の一部が、フォトダイオードＰＤで光電変換され、入射光の強度に応じた量の電荷が画素１２ごとに蓄積される。蓄積された電荷は、画素１２に印加された電圧によって発生した電界によって、転送トランジスタＴｒ１側に収集され、フローティングディフュージョン部ＦＤで一時的に蓄積される。その後、所定のタイミングで、転送トランジスタＴｒ１がオフ状態となるとともに選択トランジスタＴｒ３がオン状態となると、フローティングディフュージョン部ＦＤの電位が増幅されて、その電位に応じた電圧がカラム処理回路１４に出力される。
【００２６】
［効果］
次に、撮像素子１の効果について説明する。撮像素子１では、シリコン層１０内であって、かつフローティングディフュージョン部ＦＤの下、および増幅トランジスタＴｒ４のチャネルボディ領域２６の下の双方に、シリコンで密閉された空洞部３４，３５が設けられている。これにより、フローティングディフュージョン部ＦＤおよびチャネルボディ領域２６の底面には、ｐｎ接合領域が存在しないので、これらの周囲がウェル層１０Ａとなっている場合と比べて、拡散層容量が低減される。その結果、撮像素子１の変換効率を改善することができる。なお、フローティングディフュージョン部ＦＤおよび増幅トランジスタＴｒ４のチャネルボディ領域２６においては、総合容量に占める拡散層容量の割合が非常に大きい。そのため、これらの拡散層容量を低減することにより、他の部材の拡散層容量を低減させるよりも、撮像素子１の変換効率を効果的に改善することができる。
【００２７】
＜２．変形例＞
次に、上記実施の形態の撮像素子１の変形例について説明する。
［第１変形例］
図８、図９は、第１変形例に係る撮像素子１の断面構成の一例を表したものである。図８では、上記実施の形態における空洞部３５が省略されており、図９では、上記実施の形態における空洞部３４が省略されている。いずれの場合においても、フローティングディフュージョン部ＦＤおよびチャネルボディ領域２６の周囲がウェル層１０Ａとなっている場合と比べて、拡散層容量が低減される。その結果、撮像素子１の変換効率を改善することができる。
【００２８】
［第２変形例］
図１０は、第２変形例に係る撮像素子１における画素１２の面内レイアウトの一例を表したものである。図１１は、図１０の画素１２を含む画素領域１１の断面構成の一例を示したものである。本変形例に係る撮像素子１は、上記実施の形態の撮像素子１において、フローティングディフュージョン部ＦＤおよびチャネルボディ領域２６の両脇に分離部３６，３７を設けたものに相当する。分離部３６，３７は、例えば、シリコン層１０に形成したトレンチに絶縁膜、例えばシリコン酸化膜を埋め込んでなるＳＴＩ素子分離領域である。
【００２９】
分離部３６は、フローティングディフュージョン部ＦＤに接して形成されており、かつ、空洞部３５から離間して形成されている。つまり、本変形例では、空洞部３５が、フローティングディフュージョン部ＦＤの底面のうち、外縁を除いた領域に接して形成されている。分離部３７は、チャネルボディ領域２６に接して形成されており、かつ、空洞部３４から離間して形成されている。つまり、本変形例では、空洞部３４が、チャネルボディ領域２６の底面のうち、外縁を除いた領域に接して形成されている。
【００３０】
本変形例では、空洞部３４，３５が設けられているだけでなく、フローティングディフュージョン部ＦＤおよびチャネルボディ領域２６の両脇に分離部３６，３７も設けられている。これにより、フローティングディフュージョン部ＦＤおよびチャネルボディ領域２６の底面には、ｐｎ接合領域がほとんど存在せず、さらに、フローティングディフュージョン部ＦＤおよびチャネルボディ領域２６の両脇にもｐｎ接合領域がほとんど存在しない。その結果、これらの周囲がウェル層１０Ａとなっている場合と比べて、拡散層容量が低減されるので、撮像素子１の変換効率を改善することができる。
【００３１】
なお、本変形例において、例えば、図１２、図１３に示したように、分離部３６および分離部３７のいずれか一方が省略されていてもよい。いずれの場合においても、フローティングディフュージョン部ＦＤおよびチャネルボディ領域２６の周囲がウェル層１０Ａとなっている場合と比べて、拡散層容量が低減される。その結果、撮像素子１の変換効率を改善することができる。分離部３７が省略されている場合に、空洞部３５がチャネルボディ領域２６の底面全体に接して形成されていてもよい。また、分離部３６が省略されている場合に、空洞部３４がフローティングディフュージョン部ＦＤの底面全体に接して形成されていてもよい。
【００３２】
＜２．第２の実施の形態＞
図１４は、本技術の第２の実施の形態に係る撮像モジュール２の概略構成を表したものである。撮像モジュール２は、上記実施の形態およびその変形例に係る撮像素子１と、撮像素子１から出力された画素信号に対して所定の処理を行う信号処理回路４１とを備えている。撮像素子１および信号処理回路４１は、例えば、１つの配線基板上に実装されている。信号処理回路４１は、例えば、ＤＳＰ(Digital Signal Processor)で構成されている。
【００３３】
本実施の形態では、上記実施の形態およびその変形例に係る撮像素子１が搭載されている。これにより、高感度の撮像モジュール２を提供することができる。
【００３４】
＜３．第３の実施の形態＞
図１５は、本技術の第３の実施の形態に係る電子機器３の概略構成を表したものである。電子機器３は、上記第２の実施の形態に係る撮像モジュール２と、撮像モジュール２内の撮像素子１に外光を入射させるレンズ４２と、撮像モジュール２の出力を映像として表示する表示装置４３と、撮像モジュール２の出力を記憶する記憶装置４４とを備えている。なお、電子機器３は、記憶装置４４を備えていなくてもよい。この場合に、電子機器３は、外部記憶装置に情報を書き込む書き込み装置を備えていてもよい。
【００３５】
本実施の形態では、上記第２の実施の形態に係る撮像モジュール２が搭載されている。これにより、高感度の電子機器３を提供することができる。
【００３６】
以上、実施の形態およびその変形例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【００３７】
また、例えば、本技術は以下のような構成を取ることができる。
（１）
シリコン層上に、
画素ごとに設けられ、光電変換を行って受光量に応じた電荷を発生するフォトダイオードと、
前記フォトダイオードで発生した電荷を蓄積するフローティングディフージョン部と、
前記フローティングディフージョン部に蓄積された電荷のレベルに応じた電圧の画素信号を出力するトランジスタと
を備えると共に、
前記シリコン層内であって、かつ前記フローティングディフージョン部の下、および前記トランジスタのチャネルボディ領域の下の少なくとも一方に、密閉された空洞部を備える
撮像素子。
（２）
前記空洞部は、前記フローティングディフージョン部の下に形成されている場合、前記フローティングディフージョン部に接して形成され、前記チャネルボディ領域の下に形成されている場合、前記チャネルボディ領域に接して形成されている
（１）に記載の撮像素子。
（３）
前記空洞部は、前記シリコン層に複数のトレンチを形成したのち水素アニールを行い、前記シリコン層のうち前記複数のトレンチ周辺のシリコンをマイグレーションさせることにより形成されたものである
（１）または（２）に記載の撮像素子。
（４）
撮像素子と、
前記撮像素子から出力された画素信号に対して所定の処理を行う信号処理回路と
を備え、
前記撮像素子は、
シリコン層上に、
画素ごとに設けられ、光電変換を行って受光量に応じた電荷を発生するフォトダイオードと、
前記フォトダイオードで発生した電荷を蓄積するフローティングディフージョン部と、
前記フローティングディフージョン部に蓄積された電荷のレベルに応じた電圧の画素信号を出力するトランジスタと
を有すると共に、
前記シリコン層内であって、かつ前記フローティングディフージョン部の下、および前記トランジスタのチャネルボディ領域の下の少なくとも一方に、密閉された空洞部を有する
電子機器。
【符号の説明】
【００３８】
１…撮像素子、２…撮像モジュール、３…電子機器、１０…シリコン層、１０Ａ…ウェル層、１０Ｂ…分離領域、１０Ｔ…トレンチ、１１…画素領域、１２…画素、１３…垂直駆動回路、１４、カラム処理回路、１５…水平駆動回路、１６…出力回路、１７…駆動制御回路、２１，２２…層間絶縁膜、２４…ゲート絶縁膜、２５…増幅ゲート電極、２６…チャネルボディ領域、２７…転送ゲート電極、２８…リセットゲート電極、２９…選択ゲート電極、３１，３２…接続部、３３…配線層、３４，３５…空洞部、３６，３７…分離部、４１…信号処理回路、４２…レンズ、４３…表示装置、４４…記憶装置、ＦＤ…フローティングディフュージョン部、ＰＤ…フォトダイオード、Ｔｒ１…転送トランジスタ、Ｔｒ２…リセットトランジスタ、Ｔｒ３…選択トランジスタ、Ｔｒ４…増幅トランジスタ。
【図１】
2015012240.tif 000003
【図２】
2015012240.tif 000004
【図３】
2015012240.tif 000005
【図４】
2015012240.tif 000006
【図５】
2015012240.tif 000007
【図６Ａ】
2015012240.tif 000008
【図６Ｂ】
2015012240.tif 000009
【図６Ｃ】
2015012240.tif 000010
【図７Ａ】
2015012240.tif 000011
【図７Ｂ】
2015012240.tif 000012
【図８】
2015012240.tif 000013
【図９】
2015012240.tif 000014
【図１０】
2015012240.tif 000015
【図１１】
2015012240.tif 000016
【図１２】
2015012240.tif 000017
【図１３】
2015012240.tif 000018
【図１４】
2015012240.tif 000019
【図１５】
2015012240.tif 000020