(57)【要約】【課題】光電変換部が厚くても隣接画素が電気的に分離された裏面照射型ＣＭＯＳ撮像素子及び光電変換部の製造方法を提供する。【解決手段】本実施の形態の裏面照射型ＣＭＯＳ撮像素子は、マトリクス状に配置される複数の画素に対応して裏面に形成され、入射光に応じて電荷が発生する光電変換部と、光電変換部で発生する電荷を表面へ集積する電荷収集層とを含む裏面照射型ＣＭＯＳ撮像素子であって、光電変換部はｐ型エピタキシャル層から構成され、電荷収集層はｎ型エピタキシャル層から構成され、ｎ型エピタキシャル層の表面側で、裏面からの平面視で画素の中心に形成される電荷集積領域と、ｎ型エピタキシャル層の表面側で、裏面からの平面視で画素の境界に形成されるｐ型のウェルと、を有し、ウェルの厚さは、画素の境界で最も厚く、画素の境界から中心へ向かって薄くなる、ことにより上記課題を解決する。【選択図】図１
2015056518.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置される複数の画素に対応して裏面に形成され、入射光に応じて電荷が発生する光電変換部と、前記光電変換部で発生する電荷を表面へ集積する電荷収集層とを含む裏面照射型ＣＭＯＳ撮像素子であって、
前記光電変換部はｐ型エピタキシャル層から構成され、
前記電荷収集層はｎ型エピタキシャル層から構成され、
前記ｎ型エピタキシャル層の前記表面側で、前記裏面からの平面視で前記画素の中心に形成される電荷集積領域と、
前記ｎ型エピタキシャル層の前記表面側で、前記裏面からの平面視で前記画素の境界に形成されるｐ型のウェルと、を有し、
前記ウェルの厚さは、前記境界で最も厚く、前記境界から前記中心へ向かって薄くなる、裏面照射型ＣＭＯＳ撮像素子。
【請求項２】
前記光電変換部の厚さと前記電荷収集層の厚さとの和は、１０μｍ以上である、請求項１記載の裏面照射型ＣＭＯＳ撮像素子。
【請求項３】
前記電荷収集層は、厚さ４μｍ、不純物濃度１．０×１０１４ｃｍ−３であり、
前記光電変換部は、厚さ６μｍ、不純物濃度７．０×１０１２ｃｍ−３以下である
請求項１又は２記載の裏面照射型ＣＭＯＳ撮像素子。
【請求項４】
マトリクス状に配置される複数の画素に対応して裏面に形成され、入射光に応じて電荷が発生する光電変換部と、前記光電変換部で発生する電荷を表面へ集積する電荷収集層とを含む裏面照射型ＣＭＯＳ撮像素子の製造方法であって、
ｎ型エピタキシャル層から構成される前記電荷収集層を形成する工程と、
前記ｎ型エピタキシャル層の前記表面側で、前記裏面からの平面視で前記画素の中心に電荷集積領域を形成する工程と、
前記ｎ型エピタキシャル層の前記表面側で、前記裏面からの平面視で前記画素の境界にｐ型のウェルを形成する工程と、を有し、
前記ｐ型のウェルを形成する工程は、
前記裏面からの平面視で前記画素の境界領域に、前記表面よりイオン注入を行う工程と、
前記イオン注入により形成される画素分離領域が、電荷集積領域が形成される位置に到達するまで、熱処理を行う工程と、を含む裏面照射型ＣＭＯＳ撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、裏面照射型ＣＭＯＳ撮像素子、裏面照射型ＣＭＯＳ撮像素子の製造方法に関する。
【背景技術】
【０００２】
光電変換部にシリコンを用いた裏面照射型の固体撮像素子において、該素子の感度（例えば、光吸収率等）を、より高めるために光電変換部を厚くする技術が開発されている。図１に示す光吸収率と光電変換部の厚さとの関係を示すグラフから、特に波長の長い赤色光においては、光電変換部が厚い程、光吸収率は高くなることがわかる。
【０００３】
ＣＭＯＳ（Complementary Metal Oxide Semiconductor）撮像素子において、隣接する画素を電気的に分離するために、イオン注入により光電変換部に画素分離領域を形成する場合、該画素分離領域の厚さは、約３μｍが限界であることが知られている。必然的に、光電変換部の厚さも、３μｍ程度となることが多い。
【０００４】
シリコン層の厚さを１０μｍとして、ｎ型領域を囲む様に、深さ方向の全体に渡って高濃度のｐ＋型領域（画素分離領域）を形成し、隣接する画素を電気的に分離し、且つ感度を高めた裏面照射型の固体撮像素子が開示されている（例えば、特許文献１参照）。
【０００５】
エピタキシャル・ラテラル・オーバーグロース法によりエピタキシャル層の厚さを８μｍとして、該エピタキシャル層に、埋め込み部材と対向するセンサ領域を形成し、画素分離を行い、且つ光学感度を高めた撮像素子が開示されている（例えば、特許文献２参照）。
【０００６】
シリコン層の厚さを１０μｍとして、深いｐ型のウェルにより、画素分離を行い、画素の微細化及び高開口率化を可能とした固体撮像素子が開示されている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１４２２２１号公報
【特許文献２】特開２００８−３００６１４号公報
【特許文献３】特開２０１２−０９９８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
裏面照射型のＣＭＯＳ撮像素子において、隣接する画素を電気的に分離するために、イオン注入により光電変換部に画素分離領域（例えば、ｐ型のウェル）を形成する場合、光電変換部を厚くすることが困難である。
【０００９】
特許文献１及び特許文献３では、イオン注入装置の加速エネルギーを極めて高くしなければ、画素分離領域を厚くできないという問題がある。
【００１０】
特許文献２では、平坦な表面に埋め込み部材を薄く埋め込んでいるため、製造プロセスが煩雑化し易いという問題がある。
【００１１】
本発明は、上記の課題に鑑みてなされたものであり、光電変換部が厚くても隣接画素が電気的に分離された裏面照射型ＣＭＯＳ撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本実施の形態の裏面照射型ＣＭＯＳ撮像素子は、マトリクス状に配置される複数の画素に対応して裏面に形成され、入射光に応じて電荷が発生する光電変換部と、光電変換部で発生する電荷を表面へ集積する電荷収集層とを含む裏面照射型ＣＭＯＳ撮像素子であって、光電変換部はｐ型エピタキシャル層から構成され、電荷収集層はｎ型エピタキシャル層から構成され、ｎ型エピタキシャル層の表面側で、裏面からの平面視で画素の中心に形成される電荷集積領域と、ｎ型エピタキシャル層の表面側で、裏面からの平面視で画素の境界に形成されるｐ型のウェルと、を有し、ウェルの厚さは、画素の境界で最も厚く、画素の境界から中心へ向かって薄くなる、ことを要件とする。
【発明の効果】
【００１３】
本発明の実施の形態によれば、光電変換部が厚くても隣接画素が電気的に分離された裏面照射型ＣＭＯＳ撮像素子を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】光吸収率と光電変換部の厚さとの関係の一例を示すグラフである。
【図２】実施形態に係る裏面照射型ＣＭＯＳ撮像素子の構成の一例を示す図である。
【図３】実施形態に係る裏面照射型ＣＭＯＳ撮像素子の構成の一例を示す図である。
【図４】実施形態に係る裏面照射型ＣＭＯＳ撮像素子の構成の一例を示す図である。
【図５】実施形態に係る裏面照射型ＣＭＯＳ撮像素子の構成の一例を示す図である。
【図６】実施形態に係る裏面照射型ＣＭＯＳ撮像素子における電荷の移動経路の一例を示す図である。
【図７】実施形態に係る裏面照射型ＣＭＯＳ撮像素子における電荷の移動経路の一例を示す図である。
【図８】実施形態に係る裏面照射型ＣＭＯＳ撮像素子における電荷の移動経路の一例を示す図である。
【図９】電荷の移動時間とエピタキシャル層の不純物濃度との関係の一例を示すグラフである。
【図１０】電荷の移動時間とエピタキシャル層の不純物濃度との関係の一例を示すグラフである。
【発明を実施するための形態】
【００１５】
以下、図面を参照して発明を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
【００１６】
本明細書において、「電荷」とは、負の電荷、即ち、電子（ｅ−）を指すものとする。従って、正の電荷を、正孔と表記し、電荷と区別している。
【００１７】
[裏面照射型ＣＭＯＳ撮像素子の構成]
図２乃至図５を用いて、裏面照射型ＣＭＯＳ撮像素子１００の構成の一例について説明する。図２及び図５は、裏面照射型ＣＭＯＳ撮像素子１００の断面図である。図２は、図３における鎖線Ｐ−Ｐ矢視断面を示す図である。図５は、図３における鎖線Ｑ−Ｑ矢視断面を示す図である。図３は、図２及び図５に示すＸＹ面に平行な面Ｃから＋Ｚ軸方向への平面視で裏面照射型ＣＭＯＳ撮像素子１００を表した平面図である。図４は、図２及び図５に示すＸＹ面に平行な面Ｄから＋Ｚ軸方向への平面視で裏面照射型ＣＭＯＳ撮像素子１００を表した平面図である。以下、図示する様にＸＹＺ直交座標系を定義する。図２及び図５において、−Ｚ軸方向を「上」、＋Ｚ軸方向を「下」と表記する場合がある。
【００１８】
なお、本明細書において、ＣＭＯＳ撮像素子として裏面照射型について説明するが、ＣＭＯＳ撮像素子は、裏面照射型に限定されず、例えば、積層型裏面照射型であっても良い。裏面照射型ＣＭＯＳ撮像素子において、光１０は、主要部位（信号読出回路、画素トランジスタ、配線層等）が形成されていない光電変換部１１２の受光面（裏面２０）から入射する。このため、光電変換部１１２の受光面の一部が、主要部位により遮られることが無く、感度を高められるという特徴を有する。裏面２０とは、図２に示す光電変換部１１２の下の面を示し、表面３０とは、図２に示すｎｐ２重エピタキシャル層１１０の上の面を示している。
【００１９】
裏面照射型ＣＭＯＳ撮像素子１００は、ｎｐ２重エピタキシャル層１１０、配線層１２０、転送ゲート電極１２１、ホール除去層１３０、反射防止膜１４０、カラーフィルタ１５０、マイクロレンズ１６０を含む。ｎｐ２重エピタキシャル層１１０は、ｎ型エピタキシャル層から構成される電荷収集層１１１、ｐ型エピタキシャル層から構成される光電変換部１１２を含む。ｐ型エピタキシャル層１１２上に、ｎ型エピタキシャル層１１１が形成され、ｎ型エピタキシャル層１１１上に、ｐ型のウェル１１４及びｎ型の電荷集積領域１１６が形成される。又、ｐ型のウェル１１４上に、ｎ＋型の拡散領域１１３が形成され、ｎ型の電荷集積領域１１６上に、ｐ＋型の表面バリア領域１１５が形成される。
【００２０】
又、裏面照射型ＣＭＯＳ撮像素子１００は、平面視でマトリクス状に配置される複数の画素を含む。図２乃至図５に示す点線Ａは、光電変換部１１２の裏面２０から見た画素２００の境界を示している。図２及び図５に示す点線Ｂは、光電変換部１１２の裏面２０から見た画素２００の中心を示している。
【００２１】
ｎｐ２重エピタキシャル層１１０では、入射する光１０に応じて光電変換部１１２に発生する電荷（ｅ−）を、電荷集積領域１１６に集積する。詳細は後述するが、光電変換部１１２では、裏面２０に発生する電荷を、裏面２０に対して垂直な方向（裏面２０から表面３０へ向かう方向）に移動させ、電荷収集層１１１では、該電荷を、ｎ型の電荷集積領域１１６に集積する。ｐ型のウェル１１４付近の電位が、電荷集積領域付近の電位より低く、且つｐ型のウェル１１４の形状が、画素の境界で最も厚く、画素の境界から画素の中心へ向かって薄くなる様に形成されているため、電荷収集層１１１は、電荷を電荷集積領域１１６に集積することができる。この結果、裏面照射型ＣＭＯＳ撮像素子１００において、隣接画素の電気的分離が可能になる。
【００２２】
光電変換部１１２の厚さは、特に限定されないが、厚い程、光吸収率を高めることができる。このため、光電変換部１１２の厚さと電荷収集層１１１の厚さとの和は、約１０μｍであることが好ましい。この場合、ｎ型エピタキシャル層（電荷収集層１１１）の厚さは、約４μｍ、ｐ型エピタキシャル層（光電変換部１１２）の厚さは、約６μｍとしても良い。なお、光電変換部１１２を厚くし、光吸収率を高めることで、裏面照射型ＣＭＯＳ撮像素子１００の感度が向上し、暗部で撮影した撮像画像の画像品位は向上する。
【００２３】
光電変換部１１２の材料としては、例えば、単結晶シリコン等を用いることができる。
【００２４】
ｎ型エピタキシャル層とｐ型エピタキシャル層は、ｐ型エピタキシャル層１１２上にｎ型エピタキシャル層１１１が積層されたｎｐ２重エピタキシャル層１１０である。ｎ型エピタキシャル層１１１は、不純物濃度が１．０×１０１４ｃｍ−３であることが好ましく、不純物材料としては、例えば、リン（Ｐ）、ヒ素（Ａｓ）等が挙げられる。ｐ型エピタキシャル層１１２は、不純物濃度が７．０×１０１２ｃｍ−３以下であることが好ましく、不純物材料としては、例えば、ボロン（Ｂ）等が挙げられる。
【００２５】
ｎ＋型の拡散領域１１３は、浮遊拡散領域（Floating Diffusionフローティングディフュージョン）であり、転送ゲート電極１２１のトランジスタを介して転送された電荷を蓄積する。浮遊拡散領域には、静電容量（センス容量等）が存在するため、ｎ＋型の拡散領域１１３は、蓄積する電荷に応じて、電位を変化させることができる。
【００２６】
ｐ型のウェル１１４は、ｎ＋型の拡散領域１１３とｎ型エピタキシャル層１１１との間に形成される。又、表面３０及びｎ型エピタキシャル層１１１に接し、裏面２０からの平面視で画素２００の境界に形成される。
【００２７】
ｐ型のウェル１１４の厚さは、画素２００の境界で、最も厚く、画素２００の境界から画素２００の中心へ向かって薄くなる様に形成される。従って、画素２００の中心付近にはｐ型のウェル１１４は存在せず、例えば、画素２００の境界におけるｐ型のウェル１１４の厚さは、約３．０μｍとすることができる。ｐ型のウェル１１４の不純物材料としては、例えば、ボロン（Ｂ）等が挙げられる。
【００２８】
ｐ型のウェル１１４の形状は、略同心半円形状となる様に形成されることが好ましい。表面３０よりイオン注入を行い、熱処理を行うことにより、該形状とすることが可能である。なお、ｐ型のウェル１１４付近の電位分布は、ｐ型のウェル１１４の形状に依存して変化する。
【００２９】
ｐ＋型の表面バリア領域１１５及びｎ型の電荷集積領域１１６は、配線層１２０とｎ型エピタキシャル層１１１との間に形成される。又、表面３０及びｎ型エピタキシャル層１１１に接し、裏面２０からの平面視で画素２００の中心に形成される。なお、ｎ型の電荷集積領域１１６は、ｐ型のウェル１１４より後に形成される。
【００３０】
光電変換部１１２で発生した電荷は、電荷収集層１１１を経て、ｎ型の電荷集積領域１１６に集積する。更に、転送ゲート電極１２１をオンにすることにより、該電荷は、ｎ型の電荷集積領域１１６へ移動する。１画素の範囲内で発生した該電荷は、ｎ型の電荷集積領域１１６に高効率で集積する。
【００３１】
ｐ＋型の表面バリア領域１１５の不純物材料としては、例えば、ボロン（Ｂ）等を用いることが好ましく、ｎ型の電荷集積領域１１６の不純物材料としては、例えば、リン（Ｐ）、ヒ素（Ａｓ）等を用いることが好ましい。
【００３２】
ｎ型の電荷集積領域１１６の幅は、ｎ＋型の拡散領域１１３側において、ｐ＋型の表面バリア領域１１５の幅より広くなる。
【００３３】
なお、電荷集積領域に集積する電荷は、光電変換部１１２の体積、面積、厚さ、電位分布等、様々な条件に応じて変化する。従って、各種パラメータを適切に設定し、集積する電荷を適宜制御することが好ましい。
【００３４】
画素トランジスタとしては、転送トランジスタ、リセット・トランジスタ、増幅トランジスタ、選択トランジスタ等が挙げられる。４つのトランジスタは同一平面上に形成される。例えば、増幅トランジスタは、ｎ＋型の拡散領域１１３に蓄積する電荷を電圧信号に変換し、選択トランジスタは、画素を選択し、該電圧信号を出力する。
【００３５】
転送ゲート電極１２１をオンにすることにより、ｎ型の電荷集積領域１１６に蓄積する電荷は、ｎ＋型の拡散領域１１３に転送される。転送ゲート電極１２１は、単層構造を有することが好ましい。転送ゲート電極１２１の厚さは、約５０ｎｍ〜約３００ｎｍであることが好ましい。転送ゲート電極１２１は、例えば、ＣＶＤ法等の成膜法により成膜される導電層に対して、公知のフォトリソグラフィ法等を施すことにより、形成することができる。転送ゲート電極１２１の材料としては、導電性材料を用いることが好ましく、例えば、ポリシリコン等が挙げられる。
【００３６】
なお、転送ゲート電極１２１と表面３０との間には、ゲート絶縁層が形成される。例えば、表面３０を被覆するように熱酸化法等を用いてシリコン酸化膜を成膜し、ゲート絶縁層とすることができる。
【００３７】
ホール除去層１３０は、光電変換部１１２の裏面２０下に形成される。光電変換部１１２で発生する正孔は、ホール除去層１３０に集積する。ホール除去層１３０の材料としては、例えば、ｐ＋型の単結晶シリコン、銀（Ａｇ）等が挙げられる。
【００３８】
反射防止膜１４０は、ホール除去層１３０とカラーフィルタ１５０との間に形成される。反射防止膜１４０は、受光面における光１０の反射を抑制する。反射防止膜１４０を形成することで、光電変換部１１２に、より多くの光１０を入射させることができる。
【００３９】
反射防止膜１４０の材料としては、絶縁性材料を用いることが好ましい。反射防止膜１４０は、光学的干渉作用により反射防止機能を発現するため、屈折率、膜厚等を考慮して、適宜材料を選定することが好ましい。
【００４０】
カラーフィルタ１５０は、反射防止膜１４０とマイクロレンズ１６０との間に形成されていても良い。カラーフィルタ１５０を形成する際、Ｒ（赤）、Ｇ（緑）、Ｂ（青）等の各色の配置と、受光面における各画素の配置とを調整し、適切に対応させる必要がある。
【００４１】
マイクロレンズ１６０は、カラーフィルタ１５０の下面に形成されていても良い。マイクロレンズ１６０を形成することで光１０を集光することができる。
【００４２】
本実施の形態に係る裏面照射型ＣＭＯＳ撮像素子１００によれば、ｐ型のウェル１１４の厚さが、画素２００の境界で最も厚く、画素２００の境界から画素２００の中心へ向かって薄くなる。更に、画素２００の中心に形成されるｎ型の電荷集積領域１１６付近の電位が、ｐ型のウェル１１４付近の電位より高いため、ｎ型の電荷集積領域１１６に電荷を集積することができる。又、ｐ型のウェル１１４付近の電位が低いため、画素２００の境界で電荷を分離することができる。従って、光電変換部が厚くても隣接画素が電気的に分離された裏面照射型ＣＭＯＳ撮像素子１００を実現できる。
【００４３】
[電荷の移動経路]
図６乃至図８を用いて、光電変換部１１２における電荷（ｅ−）の発生、移動、集積の流れについて説明する。図６乃至図８に示す点線は、電荷の移動経路を示している。
【００４４】
図６は、図３における鎖線Ｐ−Ｐ矢視断面の電位分布を示す図である。図７は、図３における鎖線Ｑ−Ｑ矢視断面の電位分布を示す図である。図８は、図２及び図５に示す面Ｃからの平面視の電位分布である。図６に示す断面電位分布図と、図８に示す鎖線Ｐ−Ｐとは対応する。図７に示す断面電位分布図と、図８に示す鎖線Ｑ−Ｑとは対応する。
【００４５】
まず、図６及び図７に示す様に、光電変換部１１２の電荷発生位置３００、３０１において、光１０が光電変換され、電荷が発生する。電荷は、電位が低い位置から高い位置へ移動する。等電位線４０６の電位は、等電位線４０５の電位より低く、等電位線４０５の電位は、等電位線４０１の電位より低いため、電荷は矢印Ｓ方向、矢印Ｔ方向へ移動する。つまり、電荷は、裏面２０から表面３０側へ移動する。
【００４６】
なお、図６及び図７では、電荷発生位置３００、３０１に発生する電荷の移動経路のみを示すが、実際には、電荷は、光電変換部１１２の全体に発生する。
【００４７】
次に、図６及び図７に示す様に、画素分離位置（ｐ型のウェル１１４の最も厚い位置）３０２、３０３において、電荷は移動方向を変える。等電位線４０１、４０２、４０３の電位は全て等しい。つまり、矢印Ｓ方向から移動してきた電荷は移動方向を変え、矢印Ｕ方向へ移動し、矢印Ｔ方向から移動してきた電荷は移動方向を変え、矢印Ｖ方向へ移動する。即ち、電荷は、等電位線４０１と４０２との間、等電位線４０１と４０３との間、等電位線４０２と４０３との間を、電位が低い方から高い方へと移動することになる。この際、ｐ型のウェル１１４が、電荷の移動を妨げる障壁（電位障壁）となるため、電荷は他の方向へ進むこと無く、同一の位置（中心位置３０４）方向へ向かって両側から移動する。この結果、隣接する画素同士は、電気的に分離される。
【００４８】
次に、図６及び図７に示す様に、中心位置３０４において、電荷は、再び移動方向を変える。等電位線４０４の電位は等電位線４０１、４０２、４０３の電位より高く、等電位線４０５の電位は等電位線４０１の電位より低いため、電荷は、中心位置３０４から矢印Ｗ方向へ移動する。即ち、電荷は、中心位置３０４から電荷集積位置３０５へ移動する。
【００４９】
画素分離位置３０２、３０３の電位は、電荷集積位置３０５の電位より低いため、矢印Ｓ方向（矢印Ｔ方向）から矢印Ｕ方向（矢印Ｖ方向）への、及び矢印Ｕ方向（矢印Ｖ方向）から矢印Ｗ方向への、電荷の方向転換は電界の向きに沿って行われる。電荷の移動は、電荷発生位置３００、３０１の電位、画素分離位置３０２、３０３の電位、電荷集積位置３０５の電位等に依存するため、各電位は適宜調整することが好ましい。
【００５０】
なお、図８より、光電変換部１１２の裏面２０における画素２００の４隅に発生する電荷が、表面３０における画素２００の中心に集積することがわかる。つまり、電荷収集層１１１と光電変換部１１２は、画素２００の中心から最も離れた４箇所に発生する電荷であっても、画素２００の中心に集積可能であることがわかる。
【００５１】
図６乃至図８より、裏面照射型ＣＭＯＳ撮像素子１００に含まれる各画素において、該画素の中心に電荷が集積するため、隣接画素は電気的に分離されることが示唆される。又、電荷の移動は、光電変換部１１２内に形成される電位、ｐ型のウェル１１４付近の電位、ｎ型の電荷集積領域１１６付近の電位等に依存するため、これらの電位を適宜調整することで、高効率に電荷を集積できることが示唆される。これにより、光電変換部が厚くても隣接画素が電気的に分離された裏面照射型ＣＭＯＳ撮像素子を実現できることが示唆される。
【００５２】
[エピタキシャル層の不純物濃度]
図９及び図１０を用いて、エピタキシャル層の不純物濃度と、電荷の移動時間との関係について、説明する。図９は、図６に示す電荷移動経路の計算におけるｎ型エピタキシャル層１１１の不純物濃度と電荷移動時間の計算結果を示す図である。図１０は、図６に示す電荷移動経路の計算におけるｐ型エピタキシャル層１１２の不純物濃度と電荷移動時間の計算結果を示す図である。図９及び図１０において、縦軸は、電荷移動時間（単位：[秒]）、横軸は、不純物濃度（単位：[ｃｍ−３]）を表している。
【００５３】
一例として、画素２００のサイズが、４．２μｍ×４．２μｍ、ｎ型エピタキシャル層１１１の厚さが４μｍ、ｐ型エピタキシャル層１１２の厚さが６μｍの場合についての計算結果を示す。
【００５４】
図９に示す様に、ｎ型エピタキシャル層１１１の不純物濃度が低いと、電荷移動時間が遅くなる。これは、裏面２０から電荷集積位置３０５までの電界強度が弱くなるためである。一方、ｎ型エピタキシャル層１１１の不純物濃度が高いと、電荷移動時間が速くなる。これは、裏面２０から電荷集積位置３０５までの電界強度が強くなるためである。
【００５５】
例えば、ｎ型エピタキシャル層１１１の不純物濃度が、０．４×１０１４ｃｍ−３の場合、電荷移動時間は、約３．５×１０−９秒となり、ｎ型エピタキシャル層１１１の不純物濃度が、１．０×１０１４ｃｍ−３の場合、電荷移動時間は、約１．５×１０−９秒となる。
【００５６】
ｎ型エピタキシャル層１１１の不純物濃度が１．０×１０１４ｃｍ−３より高い（例えば、１．５×１０１４ｃｍ−３）とｎ型エピタキシャル層１１１中に電位の井戸が発生してしまい、走行中の電荷が電位の井戸に捕獲され、電荷は電荷集積位置３０５まで届かなくなる。従って、ｎ型エピタキシャル層１１１の不純物濃度は、０．４×１０１４ｃｍ−３以上１．０×１０１４ｃｍ−３以下であることが好ましく、１．０×１０１４ｃｍ−３であることが、より好ましい。
【００５７】
図１０に示す様に、ｐ型エピタキシャル層１１２の不純物濃度が高い程、電荷移動時間が遅くなる。これは、空乏層が裏面２０まで届かないためである。一方、ｐ型エピタキシャル層１１２の不純物濃度が低い（例えば、１．０×１０１３ｃｍ−３以下）と、電荷移動時間が速くなり、例えば約０．７×１０１３ｃｍ−３以下では一定となる。これは、空乏層が裏面２０まで届くためである。
【００５８】
例えば、ｐ型エピタキシャル層１１２の不純物濃度が、約５．０×１０１３ｃｍ−３の場合、電荷移動時間は、１．０×１０−７秒となり、ｐ型エピタキシャル層１１２の不純物濃度が、１．０×１０１３ｃｍ−３の場合、電荷移動時間は、約１．８×１０−９秒となる。
【００５９】
ｐ型エピタキシャル層１１２の不純物濃度が１．０×１０１３ｃｍ−３より低くなるにつれて、電荷移動時間は、一定の値に漸近し、ｐ型エピタキシャル層１１２の不純物濃度が、７．０×１０１２ｃｍ−３以下になると、電荷移動時間は、約１．５×１０−９秒となり、一定の値を維持する。従って、ｐ型エピタキシャル層１１２の不純物濃度は、７．０×１０１２ｃｍ−３以下であることが好ましい。
【００６０】
なお、上述した不純物濃度の値は一例に過ぎず、該値以外の値を除外する趣旨ではない。
【００６１】
[ｐ型のウェルの製造方法]
ｐ型のウェル１１４の製造方法の一例について説明する。ｐ型のウェル１１４は、イオン注入を行う工程及び熱拡散を行う工程の２つの工程により製造される。以下、具体的に説明する。
【００６２】
まず、表面３０より、イオン注入を行う。イオン注入を行う領域は、光電変換部１１２の裏面２０からの平面視で画素２００の境界となる領域である。該領域に、不純物材料を選択的に注入することにより、表面３０における境界領域付近に、格子状の画素分離領域を形成する。この際、使用するフォトマスクのレイアウトを調整し、画素２００の境界領域に、格子状に、不純物材料を注入することが好ましい。なお、イオン注入の際に利用するフォトレジストは、イオン注入後、不要であるため、酸素プラズマ等でアッシングして剥離する。
【００６３】
不純物材料としては、特に限定されないが、例えば、ボロン等が挙げられる。質量が軽い材料程、深く注入されるため、画素分離領域を厚く形成することができる。注入量としては、例えば、８×１０１１ｃｍ−２としても良い。注入エネルギーとしては、数ｋｅＶから数１００ｋｅＶとすることが好ましく、例えば、５０ｋｅＶとすることができる。注入エネルギーが高い程、画素分離領域を厚く形成することができる。不純物材料、注入量、注入エネルギー等の各条件は、所望の画素分離領域の厚さに合わせて、適宜制御することが好ましい。
【００６４】
次に、熱拡散を行う。熱拡散は、例えば、酸化雰囲気中で行うことができる。不純物領域を、熱拡散によりドライブインさせることで、ｐ型のウェル１１４を形成する。なお、熱拡散を利用して、画素分離領域を広げるため、イオン注入工程の際、注入エネルギーを比較的低くすることもできる。
【００６５】
熱拡散は、画素分離領域が、ｎ型の電荷集積領域１１６が形成される位置に到達するまで、行うことが好ましい。又、熱拡散は、画素分離領域がｐ＋型の表面バリア領域１１５及びｎ型の電荷集積領域１１６の下部において重ならない程度まで、行うことが好ましい。
【００６６】
熱拡散の温度は、約１０００℃〜１２００℃とすることが好ましく、例えば、１０００℃としても良い。熱拡散の時間は、約１０時間〜１５時間とすることが好ましく、例えば、１０時間としても良い。熱拡散の温度、時間等を適宜調整し、画素分離領域を広げることで、ｐ型のウェル１１４を、画素２００の境界で最も厚く、画素２００の境界から画素２００の中心へ向かって薄くなる形状とすることができる。
【００６７】
上述の２つの工程（イオン注入、熱拡散）を経ることで、イオン注入装置の注入エネルギーを極端に高くすること無く、且つ比較的容易な製造工程で、ｐ型のウェルを形成することができる。該ｐ型のウェルにより、隣接画素を電気的に分離することができるため、光電変換部１１２の厚さは約３μｍが限界であるという従来の制約を超えて、光電変換部１１２の厚さと電荷収集層１１１の厚さとの和を、約１０μｍ以上にすることができる。
【００６８】
以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の実施形態の要旨の範囲内において、種々の変形、変更が可能である。
【符号の説明】
【００６９】
１０    入射光
２０    裏面
３０    表面
１００  裏面照射型ＣＭＯＳ撮像素子
１１２  ｎｐ２重エピタキシャル層
１１１  電荷収集層（ｎ型エピタキシャル層）
１１２  光電変換部（ｐ型エピタキシャル層）
１１３  浮遊拡散領域
１１４  ｐ型のウェル
１１５  表面バリア領域
１１６  電荷集積領域
１２０  配線層
１２１  転送ゲート電極
１３０  ホール除去層
１４０  反射防止膜
１５０  カラーフィルタ
１６０  マイクロレンズ
２００  画素
【図１】
2015056518.tif 000003
【図２】
2015056518.tif 000004
【図３】
2015056518.tif 000005
【図４】
2015056518.tif 000006
【図５】
2015056518.tif 000007
【図６】
2015056518.tif 000008
【図７】
2015056518.tif 000009
【図８】
2015056518.tif 000010
【図９】
2015056518.tif 000011
【図１０】
2015056518.tif 000012