(57)【要約】【課題】スプリアスの発生を低減するようにした歪補償装置、歪補償方法、及び無線通信装置を提供すること。【解決手段】増幅器による入力信号の歪を補償する歪補償装置において、歪補償係数を記憶する記憶部と、前記入力信号の電力に対応する複数の第１のアドレスに基づいて前記記憶部から歪補償係数を読み出して前記入力信号に歪補償を行う歪補償処理部と、前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部の最大アドレスと最小アドレスとの間において、前記歪補償係数が記憶されていない第２のアドレスに、第３のアドレスに記憶された歪補償係数を記憶する歪補償係数コピー部とを備えることを特徴とする歪補償装置。【選択図】図５
2015012412.tif 000002
【特許請求の範囲】
【請求項１】
増幅器による入力信号の歪を補償する歪補償装置において、
歪補償係数を記憶する記憶部と、
前記入力信号の電力に対応する複数の第１のアドレスに基づいて前記記憶部から歪補償係数を読み出して前記入力信号に歪補償を行う歪補償処理部と、
前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部の最大アドレスと最小アドレスとの間において、前記歪補償係数が記憶されていない第２のアドレスに、第３のアドレスに記憶された歪補償係数を記憶する歪補償係数コピー部と
を備えることを特徴とする歪補償装置。
【請求項２】
前記歪補償係数コピー部は、前記第２のアドレスよりアドレス番号が小さい前記第３のアドレスに記憶された前記歪補償係数を前記第２のアドレスに記憶する請求項１記載の歪補償装置。
【請求項３】
前記歪補償係数コピー部は、前記歪補償係数が記憶された前記記憶部の最大アドレスより大きいアドレス番号のアドレスには前記最大アドレスに記憶された歪補償係数を記憶することを特徴とする請求項２記載の歪補償装置。
【請求項４】
前記歪補償係数コピー部は、前記歪補償係数が記憶された前記記憶部の最小アドレスより小さいアドレス番号のアドレスには前記最小アドレスに記憶された歪補償係数を記憶することを特徴とする請求項３記載の歪補償装置。
【請求項５】
前記第３のアドレスは、前記第２のアドレスよりも小さいアドレス番号のアドレスであって、前記歪補償係数が記憶されたアドレスのうち前記第２のアドレスに最も近いアドレスであることを特徴とする請求項２記載の歪補償装置。
【請求項６】
前記歪補償係数コピー部は、前記第２のアドレスより大きいアドレス番号のアドレスである前記第３のアドレスに記憶された前記歪補償係数を前記第２のアドレスに記憶する請求項１記載の歪補償装置。
【請求項７】
前記歪補償処理部は、前記複数の第１のアドレスと、入力信号の位相又は振幅に対応する複数の第４のアドレスとに基づいて前記記憶部から前記歪補償係数を読み出して歪補償を行い、
前記歪補償係数コピー部は、前記複数の第４のアドレスのうち前記歪補償係数が記憶された前記記憶部の最小アドレスから最大アドレスまでの各々のアドレスに対して、前記複数の第１のアドレスのうち前記歪補償係数が記憶されていない前記第２のアドレスに前記第３のアドレスに記憶された前記歪補償係数を記憶することを特徴とする請求項１記載の歪補償装置。
【請求項８】
前記歪補償係数コピー部は、前記複数の第４のアドレスのうち前記歪補償係数が記憶された前記記憶部のアドレスと、前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部の最小アドレスから最大アドレスまでの各アドレスとに対して、前記歪補償係数が記憶されていない前記第２のアドレスに前記第３アドレスに記憶された歪補償係数を記憶する処理を、前記複数の第４のアドレスのうち前記歪補償係数が記憶された前記記憶部の最小アドレスから最大アドレスまで行うことを特徴とする請求項７記載の歪補償装置。
【請求項９】
前記歪補償係数コピー部は、更に、前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部のアドレスと、前記複数の第４のアドレスのうち前記歪補償係数が記憶された前記記憶部の最小アドレスから最大アドレスまでの各アドレスとに対して、前記歪補償係数が記憶されていない前記第２のアドレスに前記第３アドレスに記憶された歪補償係数を記憶する処理を、前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部の最小アドレスから最大アドレスまで行うことを特徴とする請求項８記載の歪補償装置。
【請求項１０】
前記歪補償係数コピー部は、更に、前記複数の第４のアドレスのうち前記歪補償係数が記憶された前記記憶部のアドレスと、前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部の最大アドレスから最小アドレスまでの各アドレスとに対して前記歪補償係数が記憶されていない前記第２のアドレスに前記第３アドレスに記憶された歪補償係数を記憶する処理を、前記複数の第４のアドレスのうち前記歪補償係数が記憶された前記記憶部の最大アドレスから最小アドレスまで行うことを特徴とする請求項８記載の歪補償装置。
【請求項１１】
前記歪補償係数コピー部は、更に、  
前記複数の第４のアドレスのうち前記歪補償係数が記憶された前記記憶部のアドレスと、前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部の最大アドレスから最小アドレスまでの各アドレスとに対して前記歪補償係数が記憶されていない前記第２のアドレスに前記第３アドレスに記憶された歪補償係数を記憶する処理を、前記複数の第４のアドレスのうち前記歪補償係数が記憶された前記記憶部の最大アドレスから最小アドレスまで行い、
前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部のアドレスと、前記複数の第４のアドレスのうち前記歪補償係数が記憶された前記記憶部の最大アドレスから最小アドレスまでの各アドレスとに対して、前記歪補償係数が記憶されていない前記第２のアドレスに前記第３アドレスに記憶された歪補償係数を記憶する処理を、前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部の最大アドレスから最小アドレスまで行うことを特徴とする請求項９記載の歪補償装置。
【請求項１２】
歪補償係数を記憶する記憶部を備え、入力信号の電力に対応する複数の第１のアドレスに基づいて前記記憶部から歪補償係数を読み出して前記入力信号に歪補償を行うことで、増幅器による前記入力信号の歪を補償する歪補償装置における歪補償方法であって、
歪補償係数コピー部により、前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部の最大アドレスと最小アドレスとの間において、前記歪補償係数が記憶されていない第２のアドレスに、第３のアドレスに記憶された歪補償係数を記憶する、
ことを特徴とする歪補償方法。
【請求項１３】
入力信号を増幅する増幅部と、
歪補償係数を記憶する記憶部と、
入力信号の電力に対応する複数の第１のアドレスに基づいて前記記憶部から歪補償係数を読み出して前記入力信号に歪補償を行うことで、前記増幅部による前記入力信号の歪を補償する歪補償処理部と、
前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部の最大アドレスと最小アドレスとの間において、前記歪補償係数が記憶されていない第２のアドレスに、第３のアドレスに記憶された歪補償係数を記憶する歪補償係数コピー部と
を備えることを特徴とする無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪補償装置、歪補償方法、及び無線通信装置に関する。
【背景技術】
【０００２】
近年、フィーチャーフォン、スマートフォンなどの無線通信装置においてデジタル通信化が進み、高効率でデータ伝送が行われている。データの送信方式について多値位相変調方式が適用される場合、送信用電力増幅器においては非線形歪みが発生する場合がある。
【０００３】
図１８は電力増幅器の入出力特性の例を表わす図である。電力増幅器の線形領域（図１８のα）においては入力電力に対する出力電力は線形特性を有する。しかし、非線形領域（図１８のβ）においては点線で示すように入力電力に対する出力電力は非直線特性となる。この非直線特性により送信信号に対して非線形歪みが生じる。
【０００４】
図１９は送信周波数ｆ０周辺の周波数スペクトラムの例を表わし、横軸が周波数、縦軸は電力を表わす。例えば、送信周波数ｆ０周辺の周波数スペクトラムは、非線形歪みによって、波線２１０で示す特性から実線２００で示す特性となる。これにより、例えば、隣接周波数帯域に対する漏洩電力が大きくなり、隣接周波数帯域に対してスプリアスを発生させる。スプリアスの発生は雑音となって隣接周波数帯域における通信品質を劣化させる。なお、スプリアスとは、例えば、設計上意図されてない不要な周波数成分または信号成分のことである。
【０００５】
無線通信装置においては、電力増幅器の入出力特性を直線化して非線形歪みを抑え、隣接周波数チャネルに対する漏洩電力を低減する技術が用いられる。また、無線通信装置において線形性に劣る増幅器を使用して電力効率の向上を図る場合は、非線形歪みを補償する歪補償技術が用いられる。
【０００６】
歪補償技術としては、例えば、プリディストーション方式（ＰＤ（Pre-Distortion）方式）がある。ＰＤ方式は、例えば、入力信号に予め非線形特性の逆特性を与えておくことで非線形特性を補償する技術である。特に、デジタル信号によりＰＤ方式を実現するデジタルプリディストーション方式は、電力をほとんど消費せず、歪補償技術として無線通信装置などにおいて多く用いられている。
【０００７】
ＤＰＤ方式を実現する方式として、例えば、ＬＵＴ（Look Up Table）方式が知られている。ＬＵＴ方式は、例えば、入力信号の電力値に基づくアドレスでＬＵＴに記憶された歪補償係数が参照及び更新される方式である。例えば、ＬＵＴに記憶された歪補償係数の特性は電力増幅器の入出力特性と逆特性となっているため、非線形歪みが解消される。  
【０００８】
このような歪補償に関する技術として、例えば、以下のような技術がある。
【０００９】
すなわち、歪補償範囲下限未満の場合には最下位アドレスの補償データ（又は歪補償係数）を代用し、歪補償範囲上限を超える場合には最上位アドレスの補償データを代用するという従来技術に対して、歪補償範囲外の補償データについては更新を禁止する技術がある。この技術によれば、歪補償範囲外の送信電力時には補償データを更新しないので、常に最下位アドレス又は最上位アドレスでの補償データが正しく更新され、補償データの更新による歪補償特性の劣化を防止できる、とされる。
【００１０】
また、入力信号の電力値に基づいて記憶部から歪補償係数を取得する第１のアドレスと、入力信号の位相に基づいて記憶部から歪補償係数を取得する第２のアドレスとに基づいて、記憶部から歪補償係数を取得して、増幅器による信号の歪を補償する歪補償装置もある。この技術によれば、信号の歪を精度よく補償することができる、とされる。
【００１１】
さらに、アドレス範囲を複数個に区切った区間毎に代表アドレスを設定し、サンプル数が少ないなど所定の条件に基づいて不十分である最小又は最大代表アドレスについては、最も近い代表アドレスで有効に取得した歪補償係数により０次外挿するようにした歪補償装置もある。この技術によれば、歪補償を効果的に行うことができる、とされる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００１−２８４９７６号公報
【特許文献２】特開２０１１−１９９４２８号公報
【特許文献３】特開２０１１−２５４１２４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、ＬＵＴ方式では、歪補償係数が記憶されたＬＵＴの最大アドレスと最小アドレスの間において歪補償係数が記憶又は更新されない場合がある。これは、例えば、ＬＵＴのアドレスを生成するための式の特性などが原因とされる。このような場合、歪補償係数が記憶又は更新されないアドレスにおいては、理想的な歪補償係数が得られず、又は、理想的な歪補償係数が得られるまでに時間がかかる等の事態が生じる。このような事態は、例えば、理想的な歪補償係数と実際の歪補償係数との間に大きな誤差が生じることになり、この誤差が原因でスプリアスが発生する場合がある。
【００１４】
ＬＵＴにおいて歪補償係数が記憶された最大アドレスを超えるアドレスにおいては、上述したように、例えば、最大アドレスに記憶された歪補償係数で代用する、或いは更新を禁止する技術がある。
【００１５】
しかし、歪補償係数が記憶されたＬＵＴの最大アドレスと最小アドレスの間において歪補償係数が記憶又は更新されない場合については、上述した技術ではいずれも言及されておらず、対処方法については記載されていない。従って、上述した技術では、かかる場合において発生するスプリアスの発生を低減することはできない。
【００１６】
そこで、一目的は、スプリアスの発生を低減するようにした歪補償装置、歪補償方法、及び無線通信装置を提供することにある。
【課題を解決するための手段】
【００１７】
一開示は、増幅器による入力信号の歪を補償する歪補償装置において、歪補償係数を記憶する記憶部と、前記入力信号の電力に対応する複数の第１のアドレスに基づいて前記記憶部から歪補償係数を読み出して前記入力信号に歪補償を行う歪補償処理部と、前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部の最大アドレスと最小アドレスとの間において、前記歪補償係数が記憶されていない第２のアドレスに、第３のアドレスに記憶された歪補償係数を記憶する歪補償係数コピー部とを備えることを特徴とする歪補償装置。
【発明の効果】
【００１８】
スプリアスの発生を低減するようにした歪補償装置、歪補償方法、及び無線通信装置を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】図１は無線通信装置の構成例を表わす図である。
【図２】図２はＰＤ部の構成例を表わす図である。
【図３】図３はアドレス生成部の構成例を表わす図である。
【図４】図４は歪補償係数コピー制御の動作例を表わすフローチャートである。
【図５】図５（Ａ）及び図５（Ｂ）はＸ軸アドレスにおける歪補償係数の記憶有無の例を表わす図である。
【図６】図６はＸ軸アドレスとＹ軸アドレスにおける歪補償係数の記憶有無の例を表わす図である。
【図７】図７は歪補償係数コピー制御の動作例を表わすフローチャートである。
【図８】図８は歪補償係数コピー制御の動作例を表わすフローチャートである。
【図９】図９はＸ軸アドレスとＹ軸アドレスにおける歪補償係数の記憶有無の例を表わす図である。
【図１０】図１０は歪補償係数コピー制御の動作例を表わすフローチャートである。
【図１１】図１１はＸ軸アドレスにおける歪補償係数の記憶有無の例を表わす図である。
【図１２】図１２は歪補償係数コピー制御の動作例を表わすフローチャートである。
【図１３】図１３は歪補償係数コピー制御の動作例を表わすフローチャートである。
【図１４】図１４はアドレス生成部の構成例を表わす図である。
【図１５】図１５はアドレス生成部の構成例を表わす図である。
【図１６】図１６は無線通信装置の構成例を表わす図である。
【図１７】図１７は無線通信装置の構成例を表わす図である。
【図１８】図１８は増幅器における入出力特性の例を表わす図である。
【図１９】図１９は送信周波数ｆ０周辺の周波数スペクトラムの例を表わす図である。
【発明を実施するための形態】
【００２０】
以下、本発明を実施するための形態について説明する。
【００２１】
［第１の実施の形態］
最初に第１の実施の形態について説明する。図１７は第１の実施の形態における無線通信システム１０の構成例を表わす図である。無線通信装置１０は、例えば、フィーチャーフォンやスマートフォンなどの端末装置でもよいし、端末装置に対して無線通信を行う無線基地局装置でもよい。
【００２２】
無線通信装置１０は、増幅部１６、記憶部１３３、歪補償処理部１３１、送信部１７、及び歪補償係数コピー部１４６を備える。
【００２３】
増幅部１６は入力信号を増幅する。また、記憶部１３３は歪補償係数を記憶する。歪補償処理部１３１は、入力信号の電力に対応する複数の第１のアドレスに基づいて記憶部１３３から歪補償係数を読み出して入力信号に歪補償を行うことで、増幅部１６による入力信号の歪を補償する。送信部１７は歪補償された入力信号を送信する。
【００２４】
歪補償係数コピー部１４６は、複数の第１のアドレスのうち歪補償係数が記憶された記憶部１３３の最大アドレスと最小アドレスとの間において、歪補償係数が記憶されていない第２のアドレスに、第３のアドレスに記憶された歪補償係数を記憶する。
【００２５】
このように、本無線通信装置１０においては、歪補償係数が記憶されたＬＵＴの最大アドレスと最小アドレスの間において歪補償係数が記憶又は更新されない場合においても、歪補償係数が記憶されていないアドレスに歪補償係数を記憶させることができる。
【００２６】
従って、本無線通信装置１０においては、歪補償係数が記憶されたＬＵＴの最大アドレスと最小アドレスの間において歪補償係数が記憶又は更新されず、理想的な歪補償係数を得ることができないために生じるスプリアスの発生を低減させることができる。
【００２７】
なお、無線通信装置１０において、歪補償処理部１３１、歪補償係数コピー部１４６、記憶部１３３を含む装置を、例えば歪補償装置と称する場合がある。
【００２８】
［第２の実施の形態］
次に第２の実施の形態について説明する。最初に、本第２の実施の形態における無線通信装置の構成例について説明する。
【００２９】
＜無線通信装置の構成例＞
図２は無線通信装置１０の構成例を表わす図である。無線通信装置１０は、送信信号発生部１１、Ｓ／Ｐ変換部１２、ＰＤ（Pre-Distortion：プリディストーション）部１３、Ｄ／Ａ（Digital/Analogue）変換部１５、ＰＡ（Power Amp：パワーアンプ）１６、アンテナ１７、及びＡ／Ｄ変換部１８を備える。例えば、ＰＤ部１３は歪補償部又は歪補償装置、ＰＡ１６は増幅部又は送信増幅器と称する場合がある。
【００３０】
送信信号発生部１１は、無線通信装置１０から送信されるシリアル形式のデジタルデータ列を生成する。送信信号発生部１１は生成したデジタルデータ列をＳ／Ｐ変換部１２へ出力する。
【００３１】
Ｓ／Ｐ変換部１２は、送信信号発生部１１から出力されたデジタルデータ列に対して、１ビットずつ交互に振り分けて同相成分信号（Ｉ信号：In-Phase component）と直交成分信号（Ｑ信号：Quadrature component）の２系列に変換する。Ｓ／Ｐ変換部１２は、変換後のＩ信号とＱ信号をＰＤ部１３へ出力する。変換後のＩ信号とＱ信号を、例えば、入力信号（又は送信信号）ｘ（ｔ）と称する場合がある。
【００３２】
ＰＤ部１３は、入力信号ｘ（ｔ）に対して歪補償処理（例えばデジタルプリディストーション処理）を行い、歪補償された入力信号ｘ（ｔ）をＤ／Ａ変換部１５へ出力する。歪補償された入力信号ｘ（ｔ）を、例えば、出力信号ｙ（ｔ）と称する場合がある。ＰＤ部１３は、ＰＡ１６により増幅された信号の一部である帰還信号ＦＢ（ｔ）と、歪補償前の入力信号ｘ（ｔ）とに基づいて、その差が零になるように適応的に歪補償係数を生成又は更新する。そして、ＰＤ部１３は、生成又は更新した歪補償係数を用いて入力信号ｘ（ｔ）に歪補償を行う。ＰＤ部１３の詳細は後述する。
【００３３】
Ｄ／Ａ変換部１５は、出力信号ｙ（ｔ）をアナログ信号に変換し、変換後のアナログ信号をＰＡ１６へ出力する。
【００３４】
ＰＡ１６は、増幅特性として非線形の歪関数ｆ（ｐ）を有し、Ｄ／Ａ変換部１５から出力された信号を増幅する。非線形の歪関数ｆ（ｐ）は、例えば、図１６に示す送信増幅器の入出力特性として示される。ＰＡ１６から出力されたアナログ信号はアンテナ１７へ出力され、また、その一部が分岐されて帰還信号ＦＢ（ｔ）としてＡ／Ｄ変換部１８へ出力される。なお、ＰＡ１６は、例えば、第１の実施の形態における増幅部１６に対応する。      
【００３５】
アンテナ１７は、ＰＡ１６から出力された信号を空中に放射して、通信相手先である他の無線通信装置へ信号を送信する。アンテナ１７は、例えば、歪補償された入力信号ｘ（ｔ）を送信する送信部である。なお、アンテナ１７は、例えば、第１の実施の形態における送信部１７に対応する。
【００３６】
Ａ／Ｄ変換部１８は、帰還信号ＦＢ（ｔ）をデジタル信号に変換してＰＤ部１３へ出力する。
【００３７】
＜ＰＤ部１３の構成例＞
次にＰＤ部１３の構成例について説明する。図２はＰＤ部１３の構成例を表わす図である。ＰＤ部１３は、乗算部１３１、アドレス生成部１３２、テーブル管理部１３３、歪補償係数演算部１３４、減算部１３６、加算部１４０、遅延部１４１〜１４３、更新アドレスカウンタ１４５、歪補償係数コピー部１４６を備える。
【００３８】
乗算部１３１は、入力信号ｘ（ｔ）と、テーブル管理部１３３から出力された歪補償係数ｈｎ−１（ｐ）とを乗算する。乗算部１３１は、例えば、入力信号の電力に対応する第１のアドレスに基づいてテーブル管理部１３３から歪補償係数ｈｎ−１（ｐ）を読み出し、読み出した歪補償係数ｈｎ−１（ｐ）を用いて入力信号ｘ（ｔ）に対して歪補償を行う。乗算部１３１は、歪補償が行われた入力信号ｘ（ｔ）を出力信号ｙ（ｔ）としてＤ／Ａ変換部１５へ出力する。乗算部１３１は、例えば、歪補償係数ｈｎ−１（ｐ）を用いて入力信号ｘ（ｔ）に歪補償を行う歪補償処理部でもある。例えば、乗算部１３１は、第１の実施の形態における歪補償処理部１３１に対応する。
【００３９】
アドレス生成部１３２は、入力信号ｘ（ｔ）の電力値に基づいてテーブル管理部１３３から歪補償係数を取得するための第１のアドレスを生成する。例えば、アドレス生成部１３２は、入力信号ｘ（ｔ）のパワーｐ（＝ｘ２（ｔ））を算出し、算出したパワーｐに一意に対応するアドレスを第１のアドレスとして生成する。
【００４０】
また、アドレス生成部１３２は、入力信号ｘ（ｔ）の振幅に基づいてテーブル管理部１３３から歪補償係数を取得するための第２のアドレスを生成する。例えば、アドレス生成部１３２は入力信号ｘ（ｔ）の異なる時点間の振幅差分Δを算出し、算出した振幅差分Δに一意に対応するアドレスを第２のアドレスとして生成する。
【００４１】
アドレス生成部１３２は、生成した第１及び第２のアドレスを合成し、合成したアドレスを参照アドレスＡｄｒとしてテーブル管理部１３３と遅延部１４１へ出力する。アドレス生成部１３２の詳細は後述する。なお、第１アドレス及び第２のアドレスを、例えば、Ｘ軸アドレス及びＹ軸アドレスとそれぞれ称する場合がある。
【００４２】
テーブル管理部１３３は、歪補償係数演算部１３４と減算部１３６により算出された歪補償係数を記憶する記憶部である。具体的には、テーブル管理部１３３は、歪補償係数と２次元アドレスとを対応付けたＬＵＴ（ルックアップテーブル）１３３ａを記憶する。２次元アドレスは、例えば、Ｘ軸アドレスとＹ軸アドレスとを組み合わせたアドレスである。
【００４３】
テーブル管理部１３３は、アドレス生成部１３２から出力された参照アドレスＡｄｒを読み出しアドレスＡＲとして、読み出しアドレスＡＲに基づいてＬＵＴ１３３ａから歪補償係数を読み出す。具体的には、テーブル管理部１３３は、読み出しアドレスＡＲからＸ軸アドレスとＹ軸アドレスとを取得する。そして、テーブル管理部１３３は、取得したＸ軸アドレスとＹ軸アドレスとに対応する歪補償係数をＬＵＴ１３３ａから読み出す。テーブル管理部１３３は読み出した歪補償係数ｈｎ−１（ｐ）を乗算部１３１と遅延部１４２へ出力する。
【００４４】
また、テーブル管理部１３３は、遅延部１４１から出力された参照アドレスＡｄｒを書き込みアドレスＡＷとして、書き込みアドレスＡＷに基づいてＬＵＴ１３３ａに歪補償係数（又は歪補償係数の更新値）を書き込む（又は更新する）。具体的には、テーブル管理部１３３は、書き込みアドレスＡＷからＸ軸アドレスとＹ軸アドレスを取得し、取得したＸ軸アドレスとＹ軸アドレスに対応するアドレスに、加算部１４０から出力された歪補償係数を書き込む。
【００４５】
なお、テーブル管理部１３３は、例えば、第１の実施の形態における記憶部１３３に対応する。
【００４６】
減算部１３６と歪補償係数演算部１３４は、乗算部１３１による歪補償前の入力信号ｘ（ｔｔ）と、帰還信号ＦＢ（t）とに基づいて歪補償係数を算出する。
【００４７】
すなわち、減算部１３６は、遅延部１４３から出力された入力信号ｘ（ｔ）と、Ａ／Ｄ変換部１８から出力された帰還信号ＦＢ（ｔ）との差を算出し、算出した差を差信号ｅ（ｔ）として歪補償係数演算部１３４へ出力する。
【００４８】
歪補償係数演算部１３４は、差信号ｅ（ｔ）とＬＵＴ１３３ａに記憶された歪補償係数とに基づいて、歪補償係数の更新値を演算する。歪補償係数演算部１３４は、歪補償係数の更新値を加算部１４０へ出力する。
【００４９】
歪補償係数演算部１３４は、共役複素信号出力部（Ｃｏｎｊ）１３４ａ、及び乗算部１３４ｂ〜１３４ｄを備える。
【００５０】
共役複素信号出力部１３４ａは、帰還信号ＦＢ（ｔ）に対して共役複素信号ＦＢ＊（ｔ）を生成し、生成した共役複素信号ＦＢ＊（ｔ）を乗算部１３４ｂへ出力する。
【００５１】
乗算部１３４ｂは、遅延部１４２から出力された歪補償係数ｈｎ−１（Ａｄｒ）と、共役複素信号ＦＢ＊（ｔ）とを乗算し、乗算結果ｕ＊（ｔ）（＝ｈｎ−１（Ａｄｒ）ＦＢ＊（ｔ））を乗算部１３４ｃへ出力する。
【００５２】
乗算部１３４ｃは、減算部１３６からの差信号ｅ（ｔ）と、乗算結果ｕ＊（ｔ）とを乗算し、乗算結果ｅ（ｔ）ｕ＊（ｔ）を乗算部１３４ｄへ出力する。
【００５３】
乗算部１３４ｄは、乗算結果ｅ（ｔ）ｕ＊（ｔ）と、ステップサイズパラメータμとの乗算結果μｅ（ｔ）ｕ＊（ｔ）を加算部１４０へ出力する。
【００５４】
加算部１４０は、遅延部１４２から出力された歪補償係数ｈｎ−１（ｐ）と、乗算部１３４ｄから出力された乗算結果μｅ（ｔ）ｕ＊（ｔ）とを加算し、加算結果（ｈｎ−１（Ａｄｒ）＋μｅ（ｔ）ｕ＊（ｔ））を歪補償係数の更新値としてテーブル管理部１３３へ出力する。加算部１４０から出力される更新値は、例えば、テーブル管理部１３３へ入力される書き込みアドレスＡＷに対応するＬＵＴ１３３ａの領域へ書き込まれる。
【００５５】
遅延部１４１〜１４３は、入力信号ｘ（ｔ）がＰＤ部１３に入力されてから帰還信号ＦＢ（ｔ）が減算部１３６に入力されるまでの遅延時間Ｄを入力信号ｘ（ｔ）に付加する。
【００５６】
これらの構成により、以下に示す演算が行われる。
【００５７】
ｈｎ（Ａｄｒ）＝ｈｎ−１（Ａｄｒ）＋μｅ（ｔ）ｕ＊（ｔ）
ｅ（ｔ）＝ｘ（ｔ）−ＦＢ（ｔ）
ＦＢ（ｔ）＝ｈｎ−１（Ａｄｒ）ｘ（ｔ）ｆ（Ａｄｒ）  
ｕ＊（ｔ）＝ｘ（ｔ）ｆ（ｐ）＝ｈｎ−１（Ａｄｒ）ＦＢ＊（ｔ）
ただし、ｘ、ＦＢ、ｆ、ｈ、ｕ、ｅは複素数、＊は共役複素数、Ａｄｒはｘ（ｔ）から生成される参照アドレスを示す。
【００５８】
ＰＤ部１３は、上記演算処理を行うことで、入力信号ｘ（ｔ）と帰還信号ＦＢ（t）との差信号ｅ（ｔ）が最小となるように歪補償係数ｈｎ−１（Ａｄｒ）を更新する。これにより、例えば、最終的に最適な歪補償係数に収束され、ＰＡ１６における送信信号（例えばｙ（ｔ））の歪が補償される。
【００５９】
更新アドレスカウンタ１４５は、例えば、ＬＵＴ１３３ａにおけるＸ軸アドレスとＹ軸アドレスをカウントする。そして、更新アドレスカウンタ１４５は、遅延部１４１から出力された書き込みアドレスＡＷに基づいて、カウントしたアドレス（ｘａｄｒ，ｙａｄr）において歪補償係数が更新されたか否かを判別する。
【００６０】
更新アドレスカウンタ１４５は、例えば、以下のようにしてカウントする。すなわち、更新アドレスカウンタ１４５は、例えば、Ｙ軸アドレスをＬＵＴ１３３ａにおける最小値に固定し、Ｘ軸アドレスをＬＵＴ１３３ａの最小値から最大値までカウントする。そして、更新アドレスカウンタ１４５は、Ｙ軸アドレスを＋１加算して最小値＋１に固定し、Ｘ軸アドレスを最小値から最大値までカウントする。更新アドレスカウンタ１４５は、Ｙ軸アドレスを＋１づつ加算してこれを繰り返す。更新アドレスカウンタ１４５は、最後に、Ｙ軸アドレスをＬＵＴ１３３ａの最大値に固定して、Ｘ軸アドレスを最小値から最大値までカウントする。更新アドレスカウンタ１４５は、このような方法でカウントしたアドレス（ｘａｄｒ，ｙａｄr）の各々について、歪補償係数が更新されたか否かを判別する。
【００６１】
更新アドレスカウンタ１４５は、例えば、以下のようにして歪補償係数が更新されたか否かを判別する。すなわち、更新アドレスカウンタ１４５は、カウントしたアドレス（ｘａｄｒ，ｙａｄr）について、遅延部１４１から書き込みアドレスＡＷと一致するか否かを判別することで、歪補償係数が更新されたか否かを判別する。
【００６２】
例えば、歪補償係数は、ＬＵＴ１３３ａにおける書き込みアドレスＡＷに対応するＬＵＴ１３３ａの領域において更新（又は記憶）される。従って、カウントしたアドレス（ｘａｄｒ，ｙａｄｒ）と書き込みアドレスＡＷとが一致するときは、当該アドレス（ｘａｄｒ，ｙａｄｒ）では歪補償係数が更新されることになる。他方、カウントしたアドレス（ｘａｄｒ，ｙａｄｒ）が書き込みアドレスＡＷと一致しないときは、当該アドレス（ｘａｄｒ，ｙａｄｒ）においては、歪補償係数の更新がなされない。
【００６３】
更新アドレスカウンタ１４５は、カウントした各アドレス（ｘａｄｒ，ｙａｄｒ）と、歪補償係数が更新された否かを表わす判別結果とを歪補償係数コピー部１４６へ出力する。なお、更新アドレスカウンタ１４５は、例えば、この判別結果を更新フラグとして歪補償係数コピー部１４６に出力する。
【００６４】
歪補償係数コピー部１４６は、カウントした各アドレス（ｘａｄｒ，ｙａｄｒ）と歪補償係数が更新された否かの判別結果（又は更新フラグ）に基づいて、歪補償係数をＬＵＴ１３３ａへ更新する。
【００６５】
具体的には、歪補償係数コピー部１４６は、アドレス（ｘａｄｒ，ｙａｄｒ）について歪補償係数が更新された判別結果を得たときは、更新された歪補償係数をコピー用歪補償係数として内部メモリなどに保持する。そして、歪補償係数コピー部１４６は、上記カウント方法によりカウントされた次のアドレス（ｘａｄｒ＋１，ｙａｄｒ）において、歪補償係数が更新されてない判別結果を得たときは、コピー用歪補償係数を当該アドレス（ｘａｄｒ＋１，ｙａｄｒ）に記憶する。これにより、歪補償係数のコピーが行われる。
【００６６】
なお、例えば、更新アドレスカウンタ１４５は書き込みアドレスＡＷの情報をそのまま歪補償係数コピー部１４６へ出力し、歪補償係数コピー１４６がアドレス（ｘａｄｒ，ｙａｄｒ）における歪補償係数の更新の有無を判別してもよい。
【００６７】
上述した例では、アドレス生成部１３２においてＸ軸アドレスとＹ軸アドレスとを合成したアドレスを生成して出力する例について説明した。例えば、アドレス生成部１３２はＸ軸アドレスとＹ軸アドレスとをテーブル管理部１３３へ出力してもよい。テーブル管理部１３３は、Ｘ軸アドレスとＹ軸アドレスとを取得できればよいからである。
【００６８】
また、歪補償装置は、例えば、乗算部１３１、テーブル管理部１３３、歪補償係数コピー部１４６を備える構成としてもよい。
【００６９】
＜アドレス生成部１３２の構成例＞
次に、アドレス生成部１３２の構成例について説明する。図３はアドレス生成部１３２の構成例を表わす図である。アドレス生成部１３２は、入力信号パワー算出部１３２ａ、遅延部１３２ｂ、Ｘ軸アドレス算出部１３２ｃ、入力信号振幅算出部１３２ｄ、遅延部１３２ｅ，１３２ｆ、乗算部１３２ｇ〜１３２ｉ、加算部１３２ｊ、Ｙ軸アドレス算出部１３２ｋ、及びアドレス算出部１３２ｚを備える。
【００７０】
入力信号パワー算出部１３２ａ、遅延部１３２ｂ、及びＸ軸アドレス算出部１３２ｃは、例えば、アドレス生成部１３２に入力された入力信号ｘ（ｔ）の電力値（又はパワー）に基づいてテーブル管理部１３３から歪補償係数を取得するための第１のアドレスを取得する。
【００７１】
すなわち、入力信号パワー算出部１３２ａは、入力信号ｘ（ｔ）のパワーｐ（＝ｘ２（ｔ）を算出する。
【００７２】
遅延部１３２ｂは、入力信号パワー算出部１３２ａから出力されたパワーｐを示すパワー演算結果を入力し、パワー演算結果をＹ軸アドレス生成処理時間分遅延させ、遅延させたパワー演算結果をＸ軸アドレス算出部１３２ｃへ出力する。
【００７３】
Ｘ軸アドレス算出部１３２ｃは、遅延されたパワー算出結果を正規化することでＸ軸アドレスを算出し、算出したＸ軸アドレスｘａｄｒ（ｔ）（＝Ｘ軸方向アドレスＰ）をアドレス算出部１３２ｚへ出力する。
【００７４】
入力信号振幅算出部１３２ｄ、遅延部１３２ｅ，１３２ｆ、乗算部１３２ｇ〜１３２ｉ、加算部１３２ｊ、及びＹ軸アドレス算出部１３２ｋは、例えば、入力信号ｘ（ｔ）の振幅に基づいてテーブル管理部１３３から歪補償係数を取得するための第２のアドレスを生成する。
【００７５】
すなわち、入力信号振幅算出部１３２ｄは、入力信号ｘ（ｔ）の振幅を算出する。例えば、入力信号振幅算出部１３２ｄは、所定時間における入力信号ｘ（ｔ）の最大値と最小値の差の１／２を算出し、これを振幅としたり、入力信号ｘ（ｔ）の最大値と平均値との差を算出しこれを振幅とすることができる。入力信号振幅算出部１３２ｄは、例えば、振幅を算出する算出式を保持し、算出式に基づいて振幅を算出する。入力信号振幅算出部１３２ｄは、算出した振幅を示す振幅情報を遅延部１３２ｅと乗算部１３２ｇへ出力する。
【００７６】
遅延部１３２ｅは、振幅情報を入力信号ｘ（ｔ）の１サンプル分遅延させて遅延部１３２ｆと乗算部１３２ｈへ出力する。遅延部１３２ｆは遅延部１３２ｅから出力された振幅情報を入力信号ｘ（ｔ）の１サンプル分遅延させて乗算１３２ｉへ出力する。
【００７７】
乗算部１３２ｇは、振幅情報にタップ係数ｔａｐ１を乗算し、乗算結果を加算部１３２ｊへ出力する。乗算部１３２ｈは、遅延部１３２ｅから出力された振幅情報にタップ係数ｔａｐ２を乗算し、乗算結果を加算部１３２ｊへ出力する。乗算部１３２ｉは、遅延部１３２ｆから出力された振幅情報にタップ係数ｔａｐ３を乗算し、加算部１３２ｊへ出力する。
【００７８】
加算部１３２ｊは、乗算部１３２ｇ〜１３２ｉから出力された各乗算結果を加算する。加算部１３２ｊによる加算結果は、異なる３つの時点（例えば、現在、過去、未来）における入力信号ｘ（ｔ）の振幅差分Δを示す。なお、アドレス生成部１３２は、３つの時点に限らず、４つ以上の時点の振幅差分Δを用いて振幅差分を算出してもよい。加算部１３２ｊは、加算結果を振幅差情報としてＹ軸アドレス算出部１３２ｋへ出力する。
【００７９】
Ｙ軸アドレス算出部１３２ｋは、加算部１３２ｊから出力された振幅差情報を正規化することでＹ軸アドレスを算出する。Ｙ軸アドレス算出部１３２ｋは、算出したＹ軸アドレスｙａｄｒ（ｔ）（＝Ｙ軸方向アドレスΔＰ）をアドレス算出部１３２ｚへ出力する。
【００８０】
このように、アドレス生成部１３２は、入力信号振幅算出部１３２ｄで算出した振幅と、算出した振幅を所定時間（例えば１サンプル）だけ遅延した振幅と、の差分に基づいてＹ軸アドレスを生成する。
【００８１】
アドレス算出部１３２ｚは、Ｘ軸アドレスｘａｄｒ（ｔ）とＹ軸アドレスｙａｄｒ（ｔ）とを合成し、合成した合成アドレスＡｄｒ（ｔ）を遅延部１４１とテーブル管理部１３３へ出力する。
【００８２】
なお、遅延部１３２ｅ，１３２ｆにおける遅延量は、入力信号ｘ（ｔ）の１サンプル分に限らず、１／２サンプル分や２サンプル分なとにしてもよい。例えば、遅延部１３２ｂ，１３２ｅ，１３２ｆの遅延量は、アドレス算出部１３２ｚにおいて、Ｘ軸アドレスｘａｄｒ（ｔ）とＹ軸アドレスｙａｄｒ（ｔ）とが入力されるタイミングが一致するように調整される。
【００８３】
＜動作例＞
次に、第２の実施の形態における動作例について説明する。図４は本第２の実施の形態における動作例を表わすフローチャートである。図４に示すフローチャートは、例えば、歪補償係数コピー制御の動作例であり、主に、更新アドレスカウンタ１４５と歪補償係数コピー部１４６において行われる。
【００８４】
ＰＤ部１３は処理を開始すると（Ｓ１０）、ＬＵＴ１３３ａを更新するための時間を設定し、更新アドレスカウンタ１４５の作動を開始する（Ｓ１１）。例えば、ユーザが無線通信装置１０（又はＰＤ部１３）を操作することで、ＬＵＴ１３３ａを更新するための時間の設定と更新アドレスカウンタ１４５の作動を行わせることができる。
【００８５】
次に、ＰＤ部１３は歪補償係数コピーループ０１を開始する（Ｓ１１）。歪補償係数コピーループ０１において、ＰＤ部１３はＳ１３からＳ２２までの処理を繰り返す。
【００８６】
例えば、歪補償係数コピーループ０１において更新アドレスカウンタ１４５は、ＬＵＴ１３３ａのＹ軸アドレスｙａｄｒについて、最小値ｙＭＩＮと最大値ｙＭＡＸとを設定し、Ｙ軸アドレスｙａｄｒを最小値ｙＭＩＮに固定して、Ｓ１３以降の処理を行う。更新アドレスカウンタ１４５は、Ｓ２２まで処理を行うと、Ｙ軸アドレスｙａｄｒについて１つアドレスをインクリメントして最小値ｙＭＩＮ＋１に固定して、Ｓ１３からＳ２２までの処理を行う。更新アドレスカウンタ１４５は、Ｓ２２までの処理を行うと、Ｙ軸アドレスｙａｄｒについて、１つアドレスをインクリメントして、最小値ｙＭＩＮ＋２として、Ｓ１３からＳ２２までの処理を行う。以降、更新アドレスカウンタ１４５は、Ｓ２２までの処理を終了すると、Ｙ軸アドレスｙａｄｒを１つづつインクリメントさせながら、Ｓ１３からＳ２２までの処理を行う。更新アドレスカウンタ１４５は、Ｙ軸アドレスｙａｄｒが最大値ｙＭＡＸになると、Ｙ軸アドレスｙａｄｒを最大値ｙＭＡＸに固定して、Ｓ２２までの処理を行う。
【００８７】
なお、Ｙ軸アドレスの最小値ｙＭＩＮと最大値ｙＭＡＸは、例えば、更新アドレスカウンタ１４５の内部メモリなどに保持され、本処理の際に読み出されることで設定される。
【００８８】
次に、ＰＤ部１３はコピー可能（ｅｎａｂｌｅ）フラグをオフ（ｏｆｆ）にする（Ｓ１３）。コピー可能フラグは、例えば、更新された歪補償係数に対するコピー動作を行うことができるか否かを表わすフラグである。歪補償係数コピー部１４６はコピー可能フラグがオンであるときに、コピー動作を行う。
【００８９】
例えば、歪補償係数コピー部１４６はコピー可能フラグのオンまたはオフに関する情報を内部メモリなどに保持しており、内部メモリなどへの書き込みなどにより本処理（Ｓ１３）を行う。
【００９０】
なお、本処理（Ｓ１３）は、Ｓ１１からＳ１５までの間に行われていればよい。
【００９１】
次に、ＰＤ部１３は歪補償係数コピーループ０２を開始する（Ｓ１４）。歪補償係数コピーループ０２において、ＰＤ部１３はＳ１５からＳ１９までの処理を繰り返す。
【００９２】
例えば、歪補償係数コピーループ０２において更新アドレスカウンタ１４５は、ＬＵＴ１３３ａのＸ軸アドレスｘａｄｒについて、最小値ｘＭＩＮと最大値ｘＭＡＸとを設定し、Ｘ軸アドレスｘａｄｒを最小値ｘＭＩＮに固定して、Ｓ１５以降の処理を行う。更新アドレスカウンタ１４５は、Ｓ１９まで処理を行うと、Ｘ軸アドレスｘａｄｒについて１つアドレスをインクリメントして最小値ｘＭＩＮ＋１に固定して、Ｓ１５からＳ１９までの処理を行う。更新アドレスカウンタ１４５は、Ｓ１９までの処理を行うと、Ｘ軸アドレスｘａｄｒについて、１つアドレスをインクリメントして、最小値ｘＭＩＮ＋２に固定して、Ｓ１５からＳ１９までの処理を行う。以降、更新アドレスカウンタ１４５は、Ｓ１９までの処理を終了すると、Ｘ軸アドレスｘａｄｒを１つづつインクリメントさせながらＳ１５からＳ１９までの処理を行い、最大値ｘＭＡＸになると、Ｘ軸アドレスｘａｄｒをｘＭＡＸに固定してＳ１９までの処理を行う。
【００９３】
なお、Ｘ軸アドレスの最小値ｘＭＩＮと最大値ｘＭＡＸは、例えば、更新アドレスカウンタ１４５の内部メモリなどに保持され、本処理の際に読み出されることで設定される。
【００９４】
結局、歪補償係数コピーループ０１（Ｓ１２）と歪補償係数コピーループ０２（Ｓ１４）により、更新アドレスカウンタ１４５は、最初のループ（Ｓ１４からＳ１９までのループ）で各アドレス（ｘＭＩＮ，ｙＭＩＮ），（ｘＭＩＮ＋１，ｙＭＩＮ），…，（ｘＭＡＸ，ｙＭＩＮ）をカウントする。
【００９５】
そして、更新アドレスカウンタ１４５は、次のループで、各アドレス（ｘＭＩＮ，ｙＭＩＮ＋１），（ｘＭＩＮ＋１，ｙＭＩＮ＋１），…，（ｘＭＡＸ，ｙＭＩＮ＋１）をカウントする。以降、更新アドレスカウンタ１４５はこれを繰り返し、最後のループで、各アドレス（ｘＭＩＮ，ｙＭＡＸ），（ｘＭＩＮ＋１，ｙＭＡＸ），…，（ｘＭＡＸ，ｙＭＡＸ）をカウントする。更新アドレスカウンタ１４５と歪補償係数コピー部１４６は、例えば、カウントした各アドレス（ｘａｄｒ，ｙａｄｒ）に対して、Ｓ１５からＳ１９までの処理を行う。
【００９６】
次に、ＰＤ部１３は、カウントしたアドレス（ｘａｄｒ，ｙａｄｒ）における歪補償係数が更新されているか否かを判別する（Ｓ１５）。
【００９７】
例えば、更新アドレスカウンタ１４５は、書き込みアドレスＡＷと、カウントした各アドレス（ｘａｄｒ，ｙａｄｒ）とが一致しているか否かにより判別する。
【００９８】
具体的には、更新アドレスカウンタ１４５は、カウントしたアドレス（ｘａｄｒ，ｙａｄｒ）が書き込みアドレスＡＷと一致しているとき、アドレス（ｘａｄｒ，ｙａｄｒ）において歪補償係数が更新されたと判別する。一方、更新アドレスカウンタ１４５は、カウントしたアドレス（ｘａｄｒ，ｙａｄｒ）が書き込みアドレスＡＷと一致していないとき、歪補償係数は更新されていないと判別する。
【００９９】
ＰＤ部１３は、アドレス（ｘａｄｒ，ｙａｄｒ）における歪補償係数が更新されていると判別したとき（Ｓ１５でＹＥＳ）、アドレス（ｘａｄｒ，ｙａｄｒ）における歪補償係数をＬＵＴ１３３ａから読み出す（Ｓ１６）。
【０１００】
例えば、更新アドレスカウンタ１４５は歪補償係数が更新されたことを表わす判別結果と、対応するアドレス（ｘａｄｒ，ｙａｄｒ）とを歪補償係数コピー部１４６へ出力する。歪補償係数コピー部１４６は、当該判別結果を受け取ると、受け取ったアドレス（ｘａｄｒ，ｙａｄｒ）をテーブル管理部１３３へ出力し、テーブル管理部１３３からＬＵＴ１３３ａにおける当該アドレス（ｘａｄｒ，ｙａｄｒ）に記憶された歪補償係数を読み出す。
【０１０１】
次に、ＰＤ部１３は、読み出した歪補償係数をコピー用歪補償係数として保持する（Ｓ１７）。例えば、歪補償係数コピー部１４６はＬＵＴ１３３ａから読み出した歪補償係数を内部メモリなどに保持する。
【０１０２】
次に、ＰＤ部１３は、コピー可能フラグをオンにする（Ｓ１８）。例えば、歪補償係数コピー部１４６は、内部メモリなどに保持したコピー可能フラグの情報をオフからオンに書き換える。
【０１０３】
そして、ＰＤ部１３は、歪補償係数コピーループ０２を終了し、Ｓ１４へ移行する。Ｓ１４へ移行すると、ＰＤ部１３は、Ｙ軸アドレスを固定にし、Ｘ軸アドレスを＋１インクリメントし、インクリメントしたアドレス（ｘａｄｒ＋１，ｙａｄｒ）をアドレス（ｘａｄｒ，ｙａｄｒ）としてＳ１５以降の処理を行う。
【０１０４】
一方、ＰＤ部１３はアドレス（ｘａｄｒ，ｙａｄｒ）の歪補償係数が更新されていないとき（Ｓ１５でＮＯ）、コピー可能フラグがオンになっているか否かを判別する（Ｓ２０）。
【０１０５】
例えば、歪補償係数コピー部１４６は、歪補償係数が更新されていない旨を表わす判別結果とこのような判別結果を得たアドレス（ｘａｄｒ，ｙａｄｒ）とを更新アドレスカウンタ１４５から受け取る。そして、歪補償係数コピー部１４６は、内部メモリに記憶したコピー可能フラグを読み出し、コピー可能フラグがオンになっているか否かを確認する。
【０１０６】
ＰＤ部１３はコピー可能フラグにオンになっているとき（Ｓ２０でＹｅｓ）、ＬＵＴ１３３ａの当該アドレス（ｘａｄｒ，ｙａｄｒ）にコピー用歪補償係数を書き込む（Ｓ２１）。
【０１０７】
この場合は、例えば、アドレス（ｘａｄｒ，ｙａｄｒ）において歪補償係数は更新（又は記憶）されておらず、アドレス（ｘａｄｒ，ｙａｄｒ）より前のアドレスであって、アドレス（ｘａｄｒ，ｙａｄｒ）に最も近く、かつ、歪補償係数を記憶したアドレスから当該歪補償係数が読み出される。その読み出された歪補償係数がアドレス（ｘａｄｒ，ｙａｄｒ）における歪補償係数として更新される。
【０１０８】
図５（Ａ）は、ＬＵＴ１３３ａにおいて、Ｘ軸アドレスｘａｄｒにおける歪補償係数の更新有無の例を表わす図である。図５（Ａ）の例は、あるＹ軸アドレスで固定した場合の例を表わしている。
【０１０９】
図５（Ａ）において、Ｘ軸アドレスｘａｄｒ５では歪補償係数が更新されていない。しかし、その直前のＸ軸アドレスｘａｄｒ４では歪補償係数が更新されている。図４の歪補償係数コピーループ０２において、カウントしたアドレスが（ｘａｄｒ４，ｙａｄｒ）のときは、Ｓ１７によって当該アドレス（ｘａｄｒ４，ｙａｄｒ）における歪補償係数がコピーされてコピー可能フラグがオンとなる。そして、次のループでアドレス（ｘａｄｒ５，ｙａｄｒ）は歪補償係数が更新されず（Ｓ１５でＮＯ）、コピー可能フラグがオンとなっているため（Ｓ２０でＹＥＳ）、当該アドレス（ｘａｄｒ５，ｙａｄｒ）においては、コピー動作が行われる。すなわち、歪補償係数コピー部１４６は、直前のアドレス（ｘａｄｒ４，ｙａｄｒ）の歪補償係数をコピーし、当該歪補償係数を当該アドレス（ｘａｄｒ５，ｙａｄｒ）に書き込む。  
【０１１０】
図５（Ｂ）はコピー後のＸ軸アドレスｘａｄｒにおける歪補償係数の更新有無の例を表わしている。アドレスｘａｄｒ５には、Ｘ軸アドレスｘａｄｒにおいて直前（アドレス番号で小さい番号）のアドレスｘａｄｒ４の歪補償係数が更新される。他のアドレスｘａｄｒ１１についても、Ｘ軸アドレスｘａｄｒにおいて直前のアドレスｘａｄｒ１０の歪補償係数がコピーされる。
【０１１１】
ＬＵＴ１３３ａの最大参照値（図５（Ｂ）の例ではｘａｄｒ１７）と最小参照値（図５（Ｂ）の例ではｘａｄｒ２）の間において、歪補償係数が更新されない場合（図５（Ｂ）の例ではｘａｄｒ５，１１）がある。ＰＤ部１３は、このような場合でも、直前のアドレス（図５（Ｂ）の例ではアドレスｘａｄｒ４，１０）において更新された歪補償係数を当該アドレスに記憶させる。
【０１１２】
従って、ＰＤ部１３は、コピーされた歪補償係数を用いて送信信号（又は入力信号ｘ（ｔ））に対して歪補償を行うことができ、これにより、例えば、歪補償係数が更新されず理想的な歪補償係数と実際の歪補償係数との誤差によって発生するスプリアスを低減させることができる。
【０１１３】
なお、例えば、最大参照値はＬＵＴ１３３ａに記憶された歪補償係数の中で最も大きいアドレス番号のアドレスに記憶された歪補償係数であり、最小参照値はＬＵＴ１３３ａに記憶された歪補償係数の中で最も小さいアドレス番号に記憶された歪補償係数である。
【０１１４】
ＰＤ部１３は、図５（Ｂ）に示すように、Ｘ軸アドレスの最大参照値（例えばｘａｄｒ１７）より上のアドレスから最大値（例えばｘａｄｒ２１）までの各アドレスについても、本歪補償係数コピー制御により歪補償係数をコピーできる。  
【０１１５】
ＰＡ１６における非線形歪みは、ＬＵＴ１３３ａを用いた歪補償が行われる場合、例えば、閾値よりも大きい入力電力において発生する。このような入力電力が出現する頻度は他の入力電力よりも少ない。そのため、閾値よりも大きな入力電力に対応するＸ軸アドレスの出現頻度は、他のＸ軸アドレスの出現頻度よりも少なく、歪補償係数が更新される頻度も少なくなる。しかし、図５（Ｂ）に示すように、これらのアドレスｘａｄｒ１８〜２１においても歪補償係数が更新されることになり、線形歪みによる送信信号の劣化を防止することもできる。
【０１１６】
図４に戻り、ＰＤ部１３はアドレス（ｘａｄｒ，ｙａｄｒ）の歪補償係数をコピー用歪補償係数で更新させると（Ｓ２１）、歪補償係数コピーループ０２を終了し（Ｓ１９）、Ｓ１４に再度移行する。
【０１１７】
ＰＤ部１３は、Ｘ軸のアドレスを１つインクリメントし、当該アドレスに対するＳ１５からＳ１９までの処理を行う。そして、ＰＤ部１３は、Ｘ軸アドレスｘａｄｒの最大値ｘＭＡＸまでＳ１４からＳ１９の処理を繰り返すと、歪補償係数コピーループ０１を終了させる（Ｓ２２）。
【０１１８】
処理は、再びＳ１２へ移行し、Ｙ軸アドレスを１インクリメントして、Ｓ１３からＳ２２の処理を繰り返す。そして、ＰＤ部１３は、Ｙ軸アドレスについても最大値ｙＭＡＸまで処理を終了させると（Ｓ２２）、ＰＤ部１３は一連の処理を終了する（Ｓ２３）。
【０１１９】
図６はＬＵＴ１３３ａのＸ軸アドレスとＹ軸アドレスの歪補償係数の更新有無の例を表わす図である。例えば、ＰＤ部１３はＹ軸アドレスの最小値ｙＭＩＮから最大値ｙＭＡＸまで処理を行うため、最終的には、例えば図６で示す結果を得ることができる。図６に示すように、ＰＤ部１３は歪補償係数コピー制御（例えば図４）を行うことで、歪補償係数のコピーができなかったＬＵＴ１３３ａの領域においても歪補償係数が更新される。
【０１２０】
なお、図６において「アドレスクリップ」と記載されているが、アドレスクリップとは、例えば、所定の閾値より大きいアドレスに対応する歪補償係数を固定化する技術のことである。
【０１２１】
このように、歪補償係数コピー部１４６は、例えば、複数ある第１のアドレスのうち歪補償係数が記憶されたＬＵＴ１３３ａの最大アドレスと最小アドレスとの間において、歪補償係数が記憶されていない第２のアドレスに、第３アドレスに記憶された歪補償係数を記憶する。
【０１２２】
従って、例えば、第１のアドレスのうち、歪補償係数が記憶されたＬＵＴ１３３ａの最小アドレスから最大アドレスの間において歪補償係数が更新されないときでも、本ＰＤ部１３は、歪補償係数を更新させることができる。従って、ＰＤ部１３は、スプリアスの発生を低減させることができる。
【０１２３】
また、ＰＤ部１３は、ＬＵＴ１３３ａのＹ軸アドレスを固定にして、Ｘ軸アドレスを順次インクリメントさせて各アドレスに対する処理を行っている。従って、更に、Ｘ軸アドレスを固定にしてＹ軸アドレスを順次インクリメントさせる処理が追加された例と比較して、本歪補償係数コピー制御では、処理量を少なくさせることができる。よって、ＰＤ部１３は、メモリ量の増大などによる回路規模の増大を抑えることができる。
【０１２４】
上述した第２の実施の形態では、歪補償係数コピーループ０１，０２においてＰＤ部１３が、ＬＵＴ１３３ａのＹ軸アドレスを固定にして、Ｘ軸アドレスを最小値から最大値まで移行させて処理を行う例について説明した。第３の実施の形態以降においては、ＬＵＴ１３３ａのアドレス上で様々な方向へ歪補償係数がコピーされる例について述べることにする。
【０１２５】
［第３の実施の形態］
第３の実施の形態では、第２の実施の形態と同様に、ＰＤ部１３は、ＬＵＴ１３３ａのＹ軸アドレスを固定して、Ｘ軸アドレスを最小値から最大値まで移行させながら処理を行う。その後、ＰＤ部１３は、Ｘ軸アドレスを固定にして、Ｙ軸アドレスを最小値から最大値まで移行させながら処理を行う。本第３の実施の形態では、例えば図９に示すように、Ｘ軸の正方向だけではなく、Ｙ軸の正方向に対しても処理を行う例である。
【０１２６】
図７と図８は、本第３の実施の形態における歪補償係数コピー制御の動作例を表わすフローチャートである。図７においてＳ３０からＳ４３までの処理は、第２の実施の形態における歪補償係数コピー制御の動作例（例えば図４）と同様である。そのため、説明を省略する。
【０１２７】
ＰＤ部１３は、Ｓ４３までの処理を終了すると、図８に示すＳ４４以降の処理を行う。ＰＤ部１３は、ＬＵＴ１３３ａのＸ軸アドレスに対する歪補償係数コピーループ０３を行い（Ｓ４４）、コピー可能フラグをオフにした後（Ｓ４５）、ＬＵＴ１３３ａのＹ軸アドレスに対する歪補償係数コピーループ０４（Ｓ４６）を行う。
【０１２８】
ＰＤ部１３は、歪補償係数コピーループ０３，０４（Ｓ４４，Ｓ４６）により、Ｘ軸アドレスｘａｄｒを最小値ｘＭＩＮに固定してＹ軸アドレスｙａｄｒを最小値ｙＭＩＮからｙＭＡＸまでの各アドレスについてＳ４７からＳ５１までの処理を行う。  
【０１２９】
そして、ＰＤ部１３は、Ｓ５１までの処理を行うと、Ｘ軸アドレスｘａｄｒを１つインクリメントして最小値＋１に固定し、Ｙ軸アドレスｙａｄｒを最小値ｙＭＩＮからｙＭＡＸまでの各アドレスについてＳ４７からＳ５１までの処理を行う。
【０１３０】
以後、ＰＤ部１３は、これを繰り返し、Ｘ軸アドレスｘａｄｒが最大値ｘＭＡＸになると、最大値ｘＭＡＸで固定し、Ｙ軸アドレスｙａｄｒを最小値ｙＭＩＮからｙＭＡＸまで、各アドレスについてＳ４７からＳ５１までの処理を行う。
【０１３１】
Ｓ４７からＳ５１までの処理は、Ｙ軸アドレスを固定にした場合の例（例えば図７や図４）と同様に行われる。ただし、ＰＤ部１３は、アドレス（ｘａｄｒ，ｙａｄｒ）において歪補償係数が更新されているか否かの判別を行うが（Ｓ４７）、Ｙ軸アドレスを固定にした場合に、あるアドレス（ｘａｄｒ，ｙａｄｒ）において歪補償係数が更新される場合がある（Ｓ４１）。
【０１３２】
そこで、本第３の実施の形態では、更新フラグにより歪補償係数の更新が行われたか否かを確認するようにしている。これにより、例えば、図７のＳ４１と図８のＳ５３により重複した歪補償係数のコピーが行われることが防止される。
【０１３３】
図７の例においては、歪補償係数コピー部１４６は、歪補償係数をコピーした後（Ｓ４１）、コピー対象のアドレス（ｘａｄｒ，ｙａｄｒ）については更新フラグをオンにした情報を内部メモリなどに記憶する（Ｓ４２）。そして、歪補償係数コピー部１４６は、Ｘ軸アドレスを固定にしてＹ軸アドレスをカウントする場合において（Ｓ４４，Ｓ４６）、更新フラグと、更新アドレスカウンタ１４５からの歪補償係数の更新の判別結果とに基づいて、当該アドレス（ｘａｄｒ，ｙａｄｒ）において、歪補償係数が更新されているか否かを判別する。
【０１３４】
図９は、ＬＵＴ１３３ａにおけるＸ軸アドレスとＹ軸アドレスの歪補償係数の更新有無の例を表わす図である。図９に示すように、Ｙ軸アドレスを固定にして処理が行われる（例えば、図７）ことで、図中下方向に示す矢印の領域で歪補償係数のコピーが行われる。また、Ｘ軸アドレスを固定にして処理が行われる（例えば図８）ことで、図９において右方向に示す矢印の領域で歪補償係数のコピーが行われる。
【０１３５】
図８に戻り、ＰＤ部１３は歪補償係数コピーループ０４が終了し、歪補償係数コピーループ０３が終了すると（Ｓ５１，Ｓ５５）、一連の処理を終了させる（Ｓ５６）。
【０１３６】
本第３の実施の形態では、ＰＤ部１３は、Ｙ軸アドレスを固定にした歪補償係数コピー制御（例えば図４、図７）と、さらに、Ｘ軸アドレスを固定にした歪補償係数コピー制御（例えば図８）を行っている。これにより、例えば、図９における右矢印で示される領域のように、Ｙ軸アドレスを固定にした歪補償係数コピー制御でコピーできなかった領域もコピーすることができる。
【０１３７】
従って、本第３の実施の形態におけるＰＤ部１３は、ＬＵＴ１３３ａのアドレス領域について、第２の実施の形態における例よりも広範囲にわたりスプリアスの発生を抑えることができる。
【０１３８】
［第４の実施の形態］
第２の実施の形態では、Ｘ軸アドレスについて最小値から最大値（又は正方向、以下においては正方向と称する場合がある）へ移行する例について説明した。本第４の実施の形態では、Ｘ軸アドレスについて最大値から最小値（又は負方向、以下においては負方向と称する場合がある）へ移行する例について説明する。
【０１３９】
本第４の実施の形態における歪補償係数コピー制御の例について説明する。図４及び図１０は、本第４の実施の形態における歪補償係数コピー制御の動作例を表わすフローチャートである。本第４の実施の形態では、ＬＵＴ１３３ａのＹ軸アドレスを固定にして、ＬＵＴ１３３ａのＸ軸アドレスについて正方向へ移行させながら処理を行い、Ｘ軸アドレスについて最大値へ移行した後、負方向へ移行させながら処理を行う。
【０１４０】
本第４の実施の形態において、ＰＤ部１３は、第２の実施の形態において説明した歪補償係数コピー制御を最初に行う。例えば、ＰＤ部１４は図４に示すＳ１０からＳ２２までの処理を行う。
【０１４１】
次に、ＰＤ部１４は図１０のＳ６１へ移行して、歪補償係数コピーループ０１（Ｓ６２）と歪補償係数コピーループ０２（Ｓ６４）を行う。
【０１４２】
歪補償係数コピーループ０１（Ｓ６２）と歪補償係数コピーループ０２（Ｓ６４）によって、ＰＤ部１３は例えば以下の処理を行う。すなわち、ＰＤ部１３は、ＬＵＴ１３３ａのＹ軸アドレスｙａｄｒを最大値ｙＭＡＸに固定して、Ｘ軸アドレスｘａｄｒを最大値ｘＭＡＸから１づつアドレスをデクリメントさせながら、最小値ｘＭＩＮまでＳ６５からＳ６９までの処理を行う。次に、ＰＤ部１３は、Ｙ軸アドレスｙａｄｒを最大値ｙＭＡＸ−１に固定して、Ｘ軸アドレスを最大値ｘＭＡＸから１づつアドレスをデクリメントさせながら、最小値ｘＭＩＮまでＳ６５からＳ６９までの処理を行う。そして、ＰＤ部１３は、順次このような処理を繰り返し、Ｙ軸アドレスｙａｄｒが最小値ｙＭＩＮになると、最小値ｙＭＩＮに固定して、Ｘ軸アドレスを最大値ｘＭＡＸから１づつアドレスをデクリメントさせながら、最小値ｘＭＩＮまでＳ６５からＳ６９までの処理を行う。
【０１４３】
Ｓ６５からＳ６９までの処理は、第２の実施の形態における処理（図４のＳ１５からＳ１９）と同様であるので説明を省略する。
【０１４４】
本第４の実施の形態においては、Ｘ軸アドレスの正方向だけでなく、負方向にも処理を進めることができるため、正方向の処理で歪補償係数をコピーできなかった領域においても、歪補償係数の更新を行うことができる。
【０１４５】
例えば、図５（Ａ）のＸ軸アドレスａｄｒ１，ｘａｄｒ２については第２の実施の形態においては歪補償係数をコピーできなかったが、図１１に示すように本第４の実施の形態における処理により、Ｘ軸アドレスａｄｒ１，ｘａｄｒ２についても歪補償係数の更新が可能となる。
【０１４６】
従って、従って、本第４の実施の形態におけるＰＤ部１３は、ＬＵＴ１３３ａのアドレス領域について、第２の実施の形態における例よりも広範囲にわたりスプリアスの発生を抑えることができる。
【０１４７】
［第５の実施の形態］
第３の実施の形態では、ＬＵＴ１３３ａのＹ軸アドレスを固定にしてＸ軸アドレスを正方向に処理を行い、次に、Ｘ軸アドレスを固定にしてＹ軸アドレスを正方向に処理を行う例について説明した。本第５の実施の形態では、第３の実施の形態における処理を行った後、ＬＵＴ１３３ａのＹ軸アドレスを固定にしてＸ軸アドレスを負方向に処理を行い、次に、Ｘ軸アドレスを固定にしてＹ軸アドレスを負方向に処理を行う例である。
【０１４８】
本第５の実施の形態における歪補償係数コピー制御では、ＰＤ部１３は、例えば、最初に図７のＳ３０から図８のＳ５５までの処理を行う。次に、ＰＤ部１３は、図１２及び図１３に示す処理を行う。
【０１４９】
図１２に示す処理により、ＰＤ部１３は、ＬＵＴ１３３ａのＹ軸アドレスを固定にして、Ｘ軸アドレスを負方向に処理を行う（Ｓ８１からＳ９３）。これらの処理（Ｓ８１からＳ９３）は、ＰＤ部１３が更新フラグを更新済みにする処理（Ｓ９２）以外は、第４の実施の形態における処理（例えば図１０）と同様である。
【０１５０】
また、図１３に示す処理により、ＰＤ部１３は、ＬＵＴ１３３ａのＸ軸アドレスを固定にして、Ｙ軸アドレスを負方向に処理を行う（Ｓ９４からＳ１０５）。
【０１５１】
歪補償係数コピーループ０７（Ｓ９４）と歪補償係数コピーループ０８（Ｓ９６）により、ＰＤ部１３は、例えば以下の処理を行う。  
【０１５２】
すなわち、ＰＤ部１３は、ＬＵＴ１３３ａのＸ軸アドレスｘａｄｒを最大値ｘＭＡＸに固定して、Ｙ軸アドレスｙａｄｒを最大値ｙＭＡＸから１づつアドレスをデクリメントさせながら、最小値ｙＭＩＮまでＳ９７からＳ１０１までの処理を行う。
【０１５３】
次に、ＰＤ部１３は、Ｘ軸アドレスｘａｄｒを最大値ｘＭＡＸ−１に固定して、Ｙ軸アドレスｙａｄｒを最大値ｙＭＡＸから１づつアドレスをデクリメントさせながら、最小値ｙＭＩＮまでＳ９７からＳ１０１までの処理を行う。
【０１５４】
そして、ＰＤ部１３は、順次このような処理を繰り返し、Ｘ軸アドレスｙａｄｒが最小値ｘＭＩＮになると、最小値ｘＭＩＮに固定して、Ｙ軸アドレスｙａｄｒを最大値ｙＭＡＸから１づつアドレスをデクリメントさせながら、最小値ｙＭＩＮまでＳ９７からＳ１０１までの処理を行う。
【０１５５】
Ｓ９７からＳ１０１までの処理は、第２の実施の形態における第２の実施の形態における処理（図４のＳ１５からＳ１９）と同様であるので説明を省略する。
【０１５６】
本第５の実施の形態においては、ＬＵＴ１３３ａのＸ軸アドレスの正方向だけでなく、負方向にも処理を進め、Ｙ軸アドレスの正方向だけでなく負方向にも処理を進めることができるため、例えば、ＬＵＴ１３３ａの全領域について歪補償係数を更新させることができる。
【０１５７】
従って、本第５の実施の形態におけるＰＤ部１３は、ＬＵＴ１３３ａのアドレス領域について、第２の実施の形態における例よりも広範囲にわたりスプリアスの発生を抑えることができる。
【０１５８】
［第６の実施の形態］
上述した第２から第５の実施の形態においては、ＬＵＴ１３３ａのＸ軸アドレスへのアクセスについて、例えば、入力信号ｘ（ｔ）の電力値（又はパワー）がＸ軸のアドレスとして更新や読み出しが行われる例について説明した。
【０１５９】
例えば、ＬＵＴ１３３ａへのアクセスが逆の場合、すなわち、入力信号ｘ（ｔ）の最大電力値のとき、ＬＵＴ１３３ａのＸ軸のアドレスについては最小アドレス値、最小電力値のときＸ軸アドレス上において最大アドレス値となる場合もある。
【０１６０】
このようなアクセスが行われる場合でも、ＰＤ部１３は、上述した第２から第５の実施の形態を実施することができる。例えば、第２の実施の形態においては、ＰＤ部１３は、ＬＵＴ１３３ａのＹ軸アドレスを固定にして、ＬＵＴ１３３ａのＸ軸アドレスに対して、最大値ｘＭＡＸから最小値ｘＭＩＮへの負方向に向けて処理を行うようにすればよい。また、第３の実施の形態においては、Ｙ軸アドレスを固定にして、Ｘ軸アドレスに対して負方向への処理を行い、その後、Ｘ軸アドレスを固定にして、Ｙ軸アドレスに対しても最小値ｙＭＩＮから最大値ｙＭＡＸへの負方向に向けて処理を行う。第４及び第５の実施の形態においても、正方向に処理を進めたものを負方向への処理に代え、負方向に処理を進めたものを正方向への処理に代えることで、ＰＤ部１３は実施できる。
【０１６１】
従って、かかるアクセスが行われる場合でも、ＰＤ部１３は、ＬＵＴ１３３ａの最小参照値から最大参照値の範囲内において歪補償係数が更新されず、当該アドレスの前後で歪補償係数が更新されたときでも、当該アドレスの歪補償係数を更新させることができる。従って、ＰＤ部１３は、スプリアスの発生を低減させることができる。
【０１６２】
［第７の実施の形態］
上述した第２から第５の実施の形態においては、ＬＵＴ１３３ａへのアクセスについて、Ｘ軸アドレスとＹ軸アドレスの２次元の例について説明した。例えば、Ｘ軸、Ｙ軸、Ｚ軸による３次元のＬＵＴや、Ｘ軸、Ｙ軸、Ｚ軸、Ｗ軸の４次元のＬＵＴにおいても第２から第５の実施の形態を実施することができる。例えば、Ｚ軸は信号位相成分、Ｗ軸は信号電力の移動平均値とすることができる。
【０１６３】
図１４は３次元ＬＵＴの場合のアドレス生成部１３２、図１５は４次元ＬＵＴの場合のアドレス生成部１３２、の各構成例を表わしている。
【０１６４】
図１４に示すように、アドレス生成部１３２は、更に、入力信号位相算出部１３２ｏ、差分算出部１３２ｘ２、Ｚ軸アドレス算出部１３２ｍを備える。
【０１６５】
入力信号位相算出部１３２ｏは、入力信号ｘ（ｔ）に対して位相を算出する。位相の算出は、例えば、ｃｏｅｄｉｃ法やテーブル参照法などで算出される。
【０１６６】
差分算出部１３２ｘ２は、例えば、遅延部１３２ｅ，１３２ｆ、乗算部１３２ｇ〜１３２ｉ、加算部１３２ｊとを備え、入力信号振幅算出部１３２ｄに対する差分算出部１３２ｘ１と同一構成となっている。差分算出部１３２ｘ２は、入力信号位相算出部１３２ｏから入力信号ｘ（ｔ）の位相情報を受け取り、位相差分を算出し、Ｚ軸アドレス算出部１３２ｍへ出力する。
【０１６７】
Ｚ軸アドレス算出部１３２ｍは、位相差分を正規化して、入力信号Ｘ（ｔ）の位相に基づくＺ軸アドレスｚａｄｒ（ｔ）を算出し、アドレス算出部１３２ｚへ出力する。アドレス算出部１３２ｚは、３つのアドレスｘａｄｒ（ｔ），ｙａｄｒ（ｔ），ｚａｄｒ（ｔ）の合成アドレスＡｄｒ（ｔ）を生成して、テーブル管理部１３３へ出力する。
【０１６８】
３次元の場合、歪補償係数コピー制御（例えば図４）は例えば以下のようにして行われる。すなわち、更新アドレスカウンタ１４５は、Ｚ軸アドレスとＹ軸アドレスを最小値に固定し、Ｘ軸アドレスを最小値から最大値まで順次カウントする。次に、更新アドレスカウンタ１４５は、Ｚ軸アドレスを最小値に固定し、Ｙ軸アドレスを最小値＋１に固定して、Ｘ軸アドレスをカウントする。以降、更新アドレスカウンタ１４５は、Ｙ軸アドレスを最大値に固定してＸ軸アドレスのカウントを終了すると、Ｚ軸を最小値＋１に固定し、Ｙ軸を最小値に固定し、などとアドレスをカウントする。歪補償係数コピー部１４６はカウントした各アドレスについてＳ１５からＳ１９（例えば図４）の処理を行う。更新アドレスカウンタ１４５は、第３及び第４の実施の形態で説明したように、アドレスのカウントは正方向だけでなく、負方向へ行ってもよいし、正方向と負方向との組み合わせてもよい。
【０１６９】
４次元の場合は、図１５に示すように、更に、入力信号電力算出部１３２ｐ、平均算出部１３２ｙ、Ｗ軸アドレス算出部１３２ｎを備える。
【０１７０】
入力信号電力算出部１３２ｐは、入力信号ｘ（ｔ）についての信号電力を算出する。例えば、入力信号電力算出部１３２ｐは、入力信号ｘ（ｔ）のパワー（＝ｘ２（ｔ））について所定期間加算した値を入力信号電力とする。
【０１７１】
平均算出部１３２ｙは、入力信号電力を複数サンプル受け取り、入力信号電力の平均値を再帰的に算出することで、入力信号電力の移動平均値を算出する。
【０１７２】
Ｗ軸アドレス算出部１３２ｎは、入力信号電力の移動平均値を正規化することでＷ軸アドレスｗａｄｒ（ｔ）を算出する。アドレス算出部１３２ｚは、４つのアドレスｘａｄｒ（ｔ），ｙａｄｒ（ｔ），ｚａｄｒ（ｔ），ｚａｄｒ（ｔ）の合成アドレスＡｄｒ（ｔ）を生成して、テーブル管理部１３３へ出力する。
【０１７３】
４次元の場合も、更新アドレスカウンタ１４５は、Ｗ軸、Ｚ軸、Ｙ軸の各アドレスを最小値に固定して、Ｘ軸アドレスを順次カウントする。更新アドレスカウンタ１４５は、Ｘ軸アドレスのカウントを終了すると、Ｗ軸とＺ軸の各アドレスを最小値に固定して、Ｙ軸アドレスを最小値＋１、Ｘ軸アドレスをカウントする。そして、更新アドレスカウンタ１４５は、Ｙ軸アドレスの最大値までカウントを終了すると、Ｗ軸とＹ軸アドレスを最小値に固定し、Ｚ軸アドレスを最小値＋１に固定して、Ｘ軸アドレスをカウントする。更新アドレスカウンタ１４５は、Ｚ軸アドレスの最大値までカウントを終了すると、Ｗ軸を最小値＋１、Ｚ軸、Ｙ軸の各アドレスを最小値に固定して、順次アドレスをカウントする。歪補償係数コピー部１４６はカウンタした各アドレスに対して、Ｓ１５からＳ１９までの処理を行う。更新アドレスカウンタ１４５は、第３及び第４の実施の形態で説明したように、アドレスのカウントは正方向だけでなく、負方向へ行ってもよいし、正方向と負方向との組み合わせてもよい。
【０１７４】
３次元と４次元以外にも、例えば、５次元以上のＬＵＴ１３３ａによるアドレスの読み出しが行われても良い。この場合、更新アドレスカウンタ１４５は、各次元に対応する各軸のアドレスについて最小値に固定しつつ、Ｘ軸のアドレスを最大値から最小値までカウントするなどして、他の軸が最大値になるまでカウントする。歪補償係数コピー部１４６は、カウントされた各アドレスに対して、Ｓ１５からＳ１９までの処理を行う。
【０１７５】
［その他の実施の形態］
上述した例においては、歪補償係数コピー部１４６は、例えば、歪補償係数が記憶されていないアドレスに対しては、当該アドレスより小さい（又は大きい）アドレス番号のアドレスであって、当該アドレスに最も近くで歪補償係数を記憶したアドレスからコピーする例を説明した。
【０１７６】
例えば、図５の例において、歪補償係数コピー部１４６はｘａｄｒ５に記憶する歪補償係数を、ｘａｄｒ４ではなく、ｘａｄｒ３に記憶された歪補償係数をコピーするようにしてもよい。また、歪補償係数コピー部１４６は、ｘａｄｒ１１に記憶する歪補償係数を、ｘａｄｒ３−４，６−９のいずれかに記憶された歪補償係数をコピーするようにしてもよい。
【０１７７】
このように、歪補償係数コピー部１４６は、当該アドレスに最も近くで歪補償係数を記憶したアドレスだけでなく、歪補償係数を記憶した他のアドレスから歪補償係数をコピーしてもよい。
【０１７８】
また、上述した例では、歪補償係数コピー部１４６は、例えば、ＬＵＴ１３３ａに歪補償係数が記憶されていないアドレスをコピー対象とした。例えば、歪補償係数コピー部１４６は、ＬＵＴ１３３ａのアドレス（ｘａｄｒ，ｙｄｒ）について、歪補償係数がコピーされた回数をカウントし、カウント値が所定回数以下のときに、当該アドレスをコピー対象としてもよい。この場合、カウント値が所定回数より多いときは、歪補償係数コピー部１４６は当該アドレスについてはコピー対象としないようにすることもできる。
【０１７９】
さらに、上述した例において説明した無線通信装置１０は、例えば、次のようなハードウェア構成により実現することができる。
【０１８０】
図１６は、無線通信装置１０のハードウェア構成例を示す図である。無線通信装置１０は、無線制御部（ＲＥＣ：Radio Equipment Control）１０ａと、無線部（ＲＥ：Radio Equipment）１０ｂとを備える。
【０１８１】
無線部１０ａは、ＦＰＧＡ（Filed Programmable Gate Array）１０ｃ、ＭＰＵ（Micro Processing Unit、又はプロセッサ）１０ｄ、ＤＡＣ（Digital to Analogue Converter）１０ｅ、ＰＡ１０ｇ、ＡＤＣ（Analogue to Digital Converter）１０ｉ、コネクタ１０ｊ、及びメモリ１０ｋを備える。
【０１８２】
ＦＰＧＡ１０ｃとＭＰＵ１０ｄは、各種信号やデータを入出力可能なように接続されている。
【０１８３】
メモリ１０ｋは、例えば、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）などのＲＡＭ、ＲＯＭ（Read Only Memory）、フラッシュメモリなどである。
【０１８４】
第２から第５の実施の形態で説明したＰＤ部１３は、例えば、ＦＰＧＡ１０ｃ、ＭＰＵ１０ｄ、及びメモリ１０ｋに対応する。例えば、ＰＤ部１３の中でテーブル管理部１３３はメモリ１０ｋに対応する。また、乗算部１３１、アドレス生成回路１３２、歪補償演算部１３４、減算部１３６、加算部１４０、遅延部１４１〜１４３は、更新アドレスカウンタ１４５、及び歪補償係数コピー部１４６は、例えば、ＦＰＧＡ１０ｃとＭＰＵ１０ｄに対応する。
【０１８５】
また、送信信号発生部１１とＳ／Ｐ変換部１２も、例えば、ＦＰＧＡ１０ｃ、ＭＰＵ１０ｄ、及びメモリ１０ｋに対応する。ただし、送信信号発生部１１は、例えば、ＲＥＣ１０ａに備えられるようにしてもよい。
【０１８６】
さらに、例えば、Ｄ／Ａ変換部１５はＤＡＣ１０ｅ、ＰＡ１６はＰＡ１０ｇ、Ａ／Ｄ変換部１８はＡＤＣ１０ｉにそれぞれ対応する。
【０１８７】
なお、ＭＰＵとＦＰＧＡに代えてＣＰＵ（Central Processing Unit、又はプロセッサ）であってもよい。
【０１８８】
以上の実施例を含む実施形態に関して、更に以下の付記を開示する。
（付記１）
増幅器による入力信号の歪を補償する歪補償装置において、
歪補償係数を記憶する記憶部と、
前記入力信号の電力に対応する複数の第１のアドレスに基づいて前記記憶部から歪補償係数を読み出して前記入力信号に歪補償を行う歪補償処理部と、
前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部の最大アドレスと最小アドレスとの間において、前記歪補償係数が記憶されていない第２のアドレスに、第３のアドレスに記憶された歪補償係数を記憶する歪補償係数コピー部と
を備えることを特徴とする歪補償装置。
（付記２）
前記歪補償係数コピー部は、前記第２のアドレスよりアドレス番号が小さい前記第３のアドレスに記憶された前記歪補償係数を前記第２のアドレスに記憶する付記１記載の歪補償装置。
（付記３）
前記歪補償係数コピー部は、前記歪補償係数が記憶された前記記憶部の最大アドレスより大きいアドレス番号のアドレスには前記最大アドレスに記憶された歪補償係数を記憶することを特徴とする付記２記載の歪補償装置。
（付記４）
前記歪補償係数コピー部は、前記歪補償係数が記憶された前記記憶部の最小アドレスより小さいアドレス番号のアドレスには前記最小アドレスに記憶された歪補償係数を記憶することを特徴とする付記３記載の歪補償装置。
（付記５）
前記第３のアドレスは、前記第２のアドレスよりも小さいアドレス番号のアドレスであって、前記歪補償係数が記憶されたアドレスのうち前記第２のアドレスに最も近いアドレスであることを特徴とする付記２記載の歪補償装置。
（付記６）
前記歪補償係数コピー部は、前記第２のアドレスより大きいアドレス番号のアドレスである前記第３のアドレスに記憶された前記歪補償係数を前記第２のアドレスに記憶する付記１記載の歪補償装置。
（付記７）
前記歪補償処理部は、前記複数の第１のアドレスと、入力信号の位相又は振幅に対応する複数の第４のアドレスとに基づいて前記記憶部から前記歪補償係数を読み出して歪補償を行い、
前記歪補償係数コピー部は、前記複数の第４のアドレスのうち前記歪補償係数が記憶された前記記憶部の最小アドレスから最大アドレスまでの各々のアドレスに対して、前記複数の第１のアドレスのうち前記歪補償係数が記憶されていない前記第２のアドレスに前記第３のアドレスに記憶された前記歪補償係数を記憶することを特徴とする付記１記載の歪補償装置。
（付記８）
前記歪補償係数コピー部は、前記複数の第４のアドレスのうち前記歪補償係数が記憶された前記記憶部のアドレスと、前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部の最小アドレスから最大アドレスまでの各アドレスとに対して、前記歪補償係数が記憶されていない前記第２のアドレスに前記第３アドレスに記憶された歪補償係数を記憶する処理を、前記複数の第４のアドレスのうち前記歪補償係数が記憶された前記記憶部の最小アドレスから最大アドレスまで行うことを特徴とする付記７記載の歪補償装置。
（付記９）
前記歪補償係数コピー部は、更に、前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部のアドレスと、前記複数の第４のアドレスのうち前記歪補償係数が記憶された前記記憶部の最小アドレスから最大アドレスまでの各アドレスとに対して、前記歪補償係数が記憶されていない前記第２のアドレスに前記第３アドレスに記憶された歪補償係数を記憶する処理を、前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部の最小アドレスから最大アドレスまで行うことを特徴とする付記８記載の歪補償装置。
（付記１０）
前記歪補償係数コピー部は、更に、前記複数の第４のアドレスのうち前記歪補償係数が記憶された前記記憶部のアドレスと、前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部の最大アドレスから最小アドレスまでの各アドレスとに対して前記歪補償係数が記憶されていない前記第２のアドレスに前記第３アドレスに記憶された歪補償係数を記憶する処理を、前記複数の第４のアドレスのうち前記歪補償係数が記憶された前記記憶部の最大アドレスから最小アドレスまで行うことを特徴とする付記８記載の歪補償装置。
（付記１１）
前記歪補償係数コピー部は、更に、  
前記複数の第４のアドレスのうち前記歪補償係数が記憶された前記記憶部のアドレスと、前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部の最大アドレスから最小アドレスまでの各アドレスとに対して前記歪補償係数が記憶されていない前記第２のアドレスに前記第３アドレスに記憶された歪補償係数を記憶する処理を、前記複数の第４のアドレスのうち前記歪補償係数が記憶された前記記憶部の最大アドレスから最小アドレスまで行い、
前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部のアドレスと、前記複数の第４のアドレスのうち前記歪補償係数が記憶された前記記憶部の最大アドレスから最小アドレスまでの各アドレスとに対して、前記歪補償係数が記憶されていない前記第２のアドレスに前記第３アドレスに記憶された歪補償係数を記憶する処理を、前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部の最大アドレスから最小アドレスまで行うことを特徴とする付記９記載の歪補償装置。
（付記１２）
前記歪補償処理部は、前記複数の第１のアドレス、入力信号の位相に対応する第５のアドレス、及び入力信号の振幅に対応する第６のアドレスに基づいて前記記憶部から前記歪補償係数を読み出して歪補償を行い、
前記歪補償係数コピー部は、前記第５及び第６のアドレスのうち前記歪補償係数が記憶された前記記憶部の最小アドレスから最大アドレスの各アドレスに対して、前記第１のアドレスのうち前記歪補償係数が記憶されていない前記第２のアドレスに前記第３のアドレスに記憶された前記歪補償係数を記憶することを特徴とする付記１記載の歪補償装置。
（付記１３）
前記歪補償処理部は、前記第１のアドレスを１次元アドレスとし、入力信号に対するｎ次元（ｎ≧２の整数）アドレスにおける各次元のアドレスに基づいて前記記憶部から歪補償係数を読み出して歪補償を行い、
前記歪補償係数コピー部は、前記第１のアドレス以外の他のアドレスのうち前記歪補償係数が記憶された前記記憶部の最小アドレスから最大アドレスの各アドレスに対して、前記第１のアドレスのうち前記歪補償係数が記憶されていない前記第２のアドレスに前記第３のアドレスに記憶された前記歪補償係数を記憶することを特徴とする付記１記載の歪補償装置。
（付記１４）
歪補償係数を記憶する記憶部を備え、入力信号の電力に対応する複数の第１のアドレスに基づいて前記記憶部から歪補償係数を読み出して前記入力信号に歪補償を行うことで、増幅器による前記入力信号の歪を補償する歪補償装置における歪補償方法であって、
歪補償係数コピー部により、前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部の最大アドレスと最小アドレスとの間において、前記歪補償係数が記憶されていない第２のアドレスに、第３のアドレスに記憶された歪補償係数を記憶する、
ことを特徴とする歪補償方法。
（付記１５）
入力信号を増幅する増幅部と、
歪補償係数を記憶する記憶部と、
入力信号の電力に対応する複数の第１のアドレスに基づいて前記記憶部から歪補償係数を読み出して前記入力信号に歪補償を行うことで、前記増幅部による前記入力信号の歪を補償する歪補償処理部と、
歪補償された前記入力信号を送信する送信部と、
前記複数の第１のアドレスのうち前記歪補償係数が記憶された前記記憶部の最大アドレスと最小アドレスとの間において、前記歪補償係数が記憶されていない第２のアドレスに、第３のアドレスに記憶された歪補償係数を記憶する歪補償係数コピー部と
を備えることを特徴とする無線通信装置。
（付記１６）
増幅器による信号の歪を補償する歪補償装置において、
歪補償係数を記憶するメモリと、
入力信号の電力に対応する第１のアドレスに基づいて前記記憶部から歪補償係数を読み出して前記入力信号に歪補償を行うプロセッサを備え、
前記プロセッサは、前記第１のアドレスのうち前記歪補償係数を記憶した前記メモリの最大アドレスと最小アドレスとの間において、前記歪補償係数が記憶されていない第２のアドレスに、第３アドレスに記憶された歪補償係数を記憶することを特徴とする歪補償装置。
【符号の説明】
【０１８９】
１０：無線通信装置                    １１：送信信号発生部
１２：Ｓ／Ｐ変換部                    １３：ＰＤ部（歪補償部、歪補償装置）
１３１：乗算部                        １３２：アドレス生成部
１３２ａ：入力信号パワー算出部        １３２ｃ：Ｘ軸アドレス算出部
１３２ｄ：入力信号振幅算出部          １３２ｋ：Ｙ軸アドレス算出部
１３２ｍ：Ｚ軸アドレス算出部          １３２ｎ：Ｗ軸アドレス算出部
１３２ｚ：アドレス算出部              １３３：テーブル管理部
１３３ａ：ＬＵＴ（ルックアップテーブル）
１３４：歪補償係数演算部              １３６：減算部
１４０：加算部                        １４１〜１４３：遅延部
１４５：更新アドレスカウンタ          １４６：歪補償係数コピー部
【図１７】
2015012412.tif 000003
【図１８】
2015012412.tif 000004
【図１９】
2015012412.tif 000005
【図１】
2015012412.tif 000006
【図２】
2015012412.tif 000007
【図３】
2015012412.tif 000008
【図４】
2015012412.tif 000009
【図５】
2015012412.tif 000010
【図６】
2015012412.tif 000011
【図７】
2015012412.tif 000012
【図８】
2015012412.tif 000013
【図９】
2015012412.tif 000014
【図１０】
2015012412.tif 000015
【図１１】
2015012412.tif 000016
【図１２】
2015012412.tif 000017
【図１３】
2015012412.tif 000018
【図１４】
2015012412.tif 000019
【図１５】
2015012412.tif 000020
【図１６】
2015012412.tif 000021