(57)【要約】【課題】表示品位の良好な表示装置を提供する。【解決手段】絶縁基板と、ゲート配線と、前記ゲート配線と交差するソース配線と、ポリシリコンによって形成された半導体層であって、第１高濃度領域及び前記第１高濃度領域よりも低い不純物濃度を有する第１低濃度領域を含み前記ソース配線に電気的に接続された第１不純物領域と、第２不純物領域と、前記第１不純物領域と前記第２不純物領域との間に位置し前記ゲート配線と対向しＬ字状に形成されるとともにその内縁のチャネル長とその外縁のチャネル長とが同等であるチャネル領域と、を有する半導体層と、前記第２不純物領域に電気的に接続された画素電極と、を備え、前記第１低濃度領域と前記第１高濃度領域との境界は、前記チャネル領域の前記内縁に沿った前記第１低濃度領域のエッジ長を曲率半径とする曲線部を含む、表示装置。【選択図】      図４
2015227982.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
ゲート配線と、
前記ゲート配線と交差するソース配線と、
ポリシリコンによって形成された半導体層であって、第１高濃度領域及び前記第１高濃度領域よりも低い不純物濃度を有する第１低濃度領域を含み前記ソース配線に電気的に接続された第１不純物領域と、第２不純物領域と、前記第１不純物領域と前記第２不純物領域との間に位置し前記ゲート配線と対向しＬ字状に形成されるとともにその内縁のチャネル長とその外縁のチャネル長とが同等であるチャネル領域と、を有する半導体層と、
前記第２不純物領域に電気的に接続された画素電極と、を備え、
前記第１低濃度領域と前記第１高濃度領域との境界は、前記チャネル領域の前記内縁に沿った前記第１低濃度領域のエッジ長を曲率半径とする曲線部を含む、表示装置。
【請求項２】
前記ソース配線は、前記第１不純物領域と対向し、且つ、前記第２不純物領域と対向する位置からずれた位置に配置された、請求項１に記載の表示装置。
【請求項３】
絶縁基板と、
直線状に延出したゲート配線と、
前記ゲート配線と交差する第１ソース配線及び第２ソース配線と、
ポリシリコンによって形成された半導体層であって、前記第１ソース配線と平行に延出するとともに前記第１ソース配線と対向し前記第１ソース配線に電気的に接続された第１不純物領域と、前記第１ソース配線と前記第２ソース配線との間に位置し前記第１不純物領域と平行に延出した第２不純物領域と、前記第１不純物領域と前記第２不純物領域との間に位置し前記ゲート配線と対向するチャネル領域と、を有する半導体層と、
前記第２不純物領域に電気的に接続された画素電極と、
を備えた表示装置。
【請求項４】
前記半導体層は、クランク状またはＵ字状に形成された、請求項３に記載の表示装置。
【請求項５】
前記チャネル領域において、その一方の縁のチャネル長と他方の縁のチャネル長とが同等である、請求項４に記載の表示装置。
【請求項６】
さらに、前記絶縁基板と前記半導体層との間に位置し、前記チャネル領域と前記第２不純物領域との境界を含む領域に対向する遮光膜を備えた請求項１乃至５のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
近年、薄膜トランジスタを備えた表示装置が実用化されている。表示装置の一例として、液晶表示装置や有機エレクトロルミネッセンス（ＥＬ）表示装置等が挙げられる。表示装置に適用される薄膜トランジスタの一例として、ダブルゲート電極構造の薄膜トランジスタであって、接合面への光照射を防止する遮光膜を備えた技術が知られている。
【０００３】
最近の携帯端末機用途の表示装置では、小型化及び高精細化の要望が高まっており、画素サイズが縮小する傾向にある。画素内に比較的大きな設置面積を必要とする薄膜トランジスタを設ける場合、薄膜トランジスタを設置した分だけ、一画素あたり表示に寄与する面積が低減してしまう。このため、十分な輝度あるいは透過率を得るために、各画素の表示に寄与する面積を拡大することが求められている。
【０００４】
一方で、半導体層に向かう光を遮光する遮光膜を設ける場合、遮光膜と半導体層との間に寄生容量が発生するが、半導体層と対向する遮光膜の面積が大きくなるほど、寄生容量は大きくなる。ゲート配線とソース配線との交差部近傍に配置された薄膜トランジスタにおいて、半導体層の少なくとも一部がソース配線と重なるレイアウトでは、ソース配線と電気的に接続された側の半導体層の電位は、ソース配線に供給される映像信号に応じて変化する。このため、半導体層と容量結合している遮光膜の電位は、映像信号に応じて変化する。また、この遮光膜は、画素電極と電気的に接続された側の半導体層とも対向している。このため、画素電極に書き込まれ保持された画素電位は、遮光膜の電位変化によって不安定となる。したがって、同一のソース配線に電気的に接続された各画素では、ソース配線に供給される映像信号に応じて、保持している画素電位が乱れ、表示品位の劣化を招く虞がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−２８４５９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本実施形態の目的は、表示品位の良好な表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
本実施形態によれば、
絶縁基板と、ゲート配線と、前記ゲート配線と交差するソース配線と、ポリシリコンによって形成された半導体層であって、第１高濃度領域及び前記第１高濃度領域よりも低い不純物濃度を有する第１低濃度領域を含み前記ソース配線に電気的に接続された第１不純物領域と、第２不純物領域と、前記第１不純物領域と前記第２不純物領域との間に位置し前記ゲート配線と対向しＬ字状に形成されるとともにその内縁のチャネル長とその外縁のチャネル長とが同等であるチャネル領域と、を有する半導体層と、前記第２不純物領域に電気的に接続された画素電極と、を備え、前記第１低濃度領域と前記第１高濃度領域との境界は、前記チャネル領域の前記内縁に沿った前記第１低濃度領域のエッジ長を曲率半径とする曲線部を含む、表示装置が提供される。
【０００８】
本実施形態によれば、
絶縁基板と、直線状に延出したゲート配線と、前記ゲート配線と交差する第１ソース配線及び第２ソース配線と、ポリシリコンによって形成された半導体層であって、前記第１ソース配線と平行に延出するとともに前記第１ソース配線と対向し前記第１ソース配線に電気的に接続された第１不純物領域と、前記第１ソース配線と前記第２ソース配線との間に位置し前記第１不純物領域と平行に延出した第２不純物領域と、前記第１不純物領域と前記第２不純物領域との間に位置し前記ゲート配線と対向するチャネル領域と、を有する半導体層と、前記第２不純物領域に電気的に接続された画素電極と、を備えた表示装置が提供される。
【図面の簡単な説明】
【０００９】
【図１】図１は、本実施形態の表示装置を構成する表示パネルＰＮＬの構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示した画素ＰＸを含む表示パネルＰＮＬの構成を概略的に示す断面図である。
【図３】図３は、図１に示したスイッチング素子ＳＷの等価回路を示す図である。
【図４】図４は、本実施形態の表示装置に適用可能なスイッチング素子ＳＷの一構成例を概略的に示す平面図である。
【図５】図５は、図４に示したスイッチング素子のうちの半導体層ＳＣを拡大した平面図である。
【図６】図６は、図４に示したスイッチング素子ＳＷをＡ−Ｂ線で切断した構造を概略的に示す断面図である。
【図７】図７は、本実施形態の表示装置に適用可能なスイッチング素子ＳＷの他の構成例を概略的に示す平面図である。
【図８】図８は、本実施形態の表示装置に適用可能なスイッチング素子ＳＷの他の構成例を概略的に示す平面図である。
【発明を実施するための形態】
【００１０】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１１】
図１は、本実施形態の表示装置を構成する表示パネルＰＮＬの構成及び等価回路を概略的に示す図である。なお、ここでは、表示装置の一例として、液晶表示装置を例に説明する。
【００１２】
すなわち、液晶表示装置は、アクティブマトリクスタイプの透過型の表示パネルＰＮＬを備えている。表示パネルＰＮＬは、アレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間のセルギャップに保持された液晶層ＬＱと、を備えている。アレイ基板ＡＲ及び対向基板ＣＴは、シール材によって貼り合わせられている。このような表示パネルＰＮＬは、シール材によって囲まれた内側に、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、マトリクス状に配置された複数の画素ＰＸによって構成されている。
【００１３】
アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、ゲート配線Ｇ（Ｇ１〜Ｇｎ）、ソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。
【００１４】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。スイッチング素子ＳＷは、薄膜トランジスタ（ＴＦＴ）によって構成され、ゲート配線Ｇ及びソース配線Ｓに電気的に接続されている。画素電極ＰＥは、各画素ＰＸにおいてスイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、給電部ＶＳに接続されている。共通電極ＣＥは、アクティブエリアＡＣＴにおいて、複数の画素ＰＸに亘って共通に形成され、各画素電極ＰＥと向かい合っている。ゲート配線Ｇには、スイッチング素子ＳＷをオンオフ制御するための制御信号が供給される。ソース配線Ｓには、映像信号が供給される。スイッチング素子ＳＷは、ゲート配線Ｇに供給された制御信号に基づいてオンした際に、ソース配線Ｓに供給された映像信号に応じた画素電位を画素電極ＰＥに書き込む。コモン電位の共通電極ＣＥと画素電位の画素電極ＰＥとの間の電位差により、液晶層ＬＱに電圧が印加され、液晶層ＬＱに含まれる液晶分子の配向が制御される。
【００１５】
蓄積容量ＣＳは、液晶層ＬＱに印加される電圧を一定期間保持するものであって、絶縁膜を介して対向する一対の電極で構成されている。例えば、蓄積容量ＣＳは、画素電極ＰＥと同電位の第１電極と、共通電極ＣＥと同電位の第２電極と、第１電極と第２電極との間に介在する絶縁膜と、で構成されている。
【００１６】
なお、表示パネルＰＮＬの詳細な構成についてはここでは説明を省略するが、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｅｎｄ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｅｄ）モードなどの主として縦電界を利用するモードでは、画素電極ＰＥがアレイ基板ＡＲに備えられる一方で、共通電極ＣＥが対向基板ＣＴに備えられる。また、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードなどの主として横電界を利用するモードでは、画素電極ＰＥ及び共通電極ＣＥの双方がアレイ基板ＡＲに備えられる。
【００１７】
図２は、図１に示した画素ＰＸを含む表示パネルＰＮＬの構成を概略的に示す断面図である。なお、ここでは、表示モードの一例として、横電界モードを適用した表示パネルＰＮＬの画素構造について説明する。図中では、説明に必要な主要部のみを図示している。
【００１８】
アレイ基板ＡＲは、ガラス基板や樹脂基板などの透明な第１絶縁基板１０を用いて形成されている。アレイ基板ＡＲは、第１絶縁基板１０の対向基板ＣＴと対向する側に、共通電極ＣＥ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、第５絶縁膜１５、第１配向膜ＡＬ１などを備えている。
【００１９】
第１絶縁膜１１は、第１絶縁基板１０の内面に配置されている。第２絶縁膜１２は、第１絶縁膜１１の上に配置されている。第３絶縁膜１３は、第２絶縁膜１２の上に配置されている。第４絶縁膜１４は、第３絶縁膜１３の上に配置されている。第１絶縁膜１１、第２絶縁膜１２、及び、第３絶縁膜１３は、例えばシリコン窒化物やシリコン酸化物などの無機系材料を用いて形成されている。第４絶縁膜１４は、例えばアクリル樹脂などの有機系材料を用いて形成されている。
【００２０】
共通電極ＣＥは、第４絶縁膜１４の上に配置されている。共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。共通電極ＣＥは、第５絶縁膜１５によって覆われている。第５絶縁膜１５は、シリコン窒化物などの無機系材料を用いて形成されている。
【００２１】
画素電極ＰＥの各々は、第５絶縁膜１５の上に配置され、共通電極ＣＥと対向している。画素電極ＰＥには、共通電極ＣＥと対向するスリットＳＬが形成されている。画素電極ＰＥは、例えば、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。画素電極ＰＥは、第１配向膜ＡＬ１によって覆われている。第１配向膜ＡＬ１は、第５絶縁膜１５も覆っている。第１配向膜ＡＬ１は、水平配向性を示す材料によって形成され、アレイ基板ＡＲの液晶層ＬＱに接する面に配置されている。
【００２２】
一方、対向基板ＣＴは、ガラス基板や樹脂基板などの透明な第２絶縁基板２０を用いて形成されている。対向基板ＣＴは、第２絶縁基板２０のアレイ基板ＡＲと対向する側に、ブラックマトリクス（遮光部材）ＢＭ、カラーフィルタＣＦ１乃至ＣＦ３、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。
【００２３】
ブラックマトリクスＢＭは、第２絶縁基板２０の内面に配置されている。ブラックマトリクスＢＭは、画素の境界に沿って形成されており、ゲート配線、ソース配線、スイッチング素子などの配線部の直上に位置している。ブラックマトリクスＢＭは、黒色の樹脂材料や遮光性の金属材料によって形成されている。
【００２４】
カラーフィルタＣＦ１乃至ＣＦ３のそれぞれは、第２絶縁基板２０の内面に配置されている。一例として、カラーフィルタＣＦ１は、緑色に着色された樹脂材料によって形成されている。カラーフィルタＣＦ２は、青色に着色された樹脂材料によって形成されている。カラーフィルタＣＦ３は、赤色に着色された樹脂材料によって形成されている。カラーフィルタＣＦ１乃至ＣＦ３の端部は、ブラックマトリクスＢＭに重なっている。
【００２５】
オーバーコート層ＯＣは、カラーフィルタＣＦ１乃至ＣＦ３を覆っている。オーバーコート層ＯＣは、透明な樹脂材料によって形成されている。オーバーコート層ＯＣは、第２配向膜ＡＬ２によって覆われている。第２配向膜ＡＬ２は、水平配向性を示す材料によって形成され、対向基板ＣＴの液晶層ＬＱに接する面に配置されている。
【００２６】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴの間には、所定のセルギャップが形成される。液晶層ＬＱは、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間に封入された液晶分子を含む液晶組成物によって構成されている。
【００２７】
このような構成の表示パネルＰＮＬに対して、その背面側には、バックライトＢＬが配置されている。バックライトＢＬは、表示パネルＰＮＬに向けて光を照射する。
【００２８】
第１絶縁基板１０の外面には、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。第２絶縁基板２０の外面には、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１の第１吸収軸及び第２偏光板ＰＬ２の第２吸収軸は、例えば互いに直交している。
【００２９】
図３は、図１に示したスイッチング素子ＳＷの等価回路を示す図である。図示した例のスイッチング素子ＳＷはシングルゲート構造であるが、スイッチング素子ＳＷの構造は図示した例に限定されるものではない。
【００３０】
図示した例では、スイッチング素子ＳＷにおいて、ソース配線Ｓと接続される一端側端子の電位をＶｓとし、画素電極ＰＥと接続される他端側端子の電位をＶｄとしたとき、Ｖｄ＞Ｖｓの関係にある状態は、画素電極ＰＥにプラスフィールドの電荷が保持されている場合に相当し、Ｖｄ＜Ｖｓの関係にある状態は、画素電極ＰＥにマイナスフィールドの電荷が保持されている場合に相当する。
【００３１】
スイッチング素子ＳＷは、半導体層ＳＣを備えている。半導体層ＳＣは、例えばポリシリコンによって形成されている。半導体層ＳＣは、第１不純物領域Ｒ１、第２不純物領域Ｒ２、及び、チャネル領域ＣＮを有している。チャネル領域ＣＮは、第１不純物領域Ｒ１と第２不純物領域Ｒ２との間に位置している。ゲート電極ＷＧは、チャネル領域ＣＮと対向している。
【００３２】
第１不純物領域Ｒ１及び第２不純物領域Ｒ２は、いずれも半導体層ＳＣに不純物が注入された領域に相当する。第１不純物領域Ｒ１は、スイッチング素子ＳＷの一端側（ソース配線側）に位置している。この第１不純物領域Ｒ１は、第１高濃度領域ＲＨ１及び第１低濃度領域ＲＬ１を有している。第１低濃度領域ＲＬ１は、第１高濃度領域ＲＨ１よりも低い不純物濃度を有する。第１低濃度領域ＲＬ１は、チャネル領域ＣＮと第１高濃度領域ＲＨ１との間に位置している。第２不純物領域Ｒ２は、スイッチング素子ＳＷの他端側（画素電極側）に位置している。この第２不純物領域Ｒ２は、第２高濃度領域ＲＨ２及び第２低濃度領域ＲＬ２を有している。第２低濃度領域ＲＬ２は、第２高濃度領域ＲＨ２よりも低い不純物濃度を有する。第２低濃度領域ＲＬ２は、チャネル領域ＣＮと第２高濃度領域ＲＨ２との間に位置している。
【００３３】
画素電極ＰＥにプラスフィールドの電荷が保持される場合には、ソース配線側の第１不純物領域Ｒ１がソース領域となり、画素電極側の第２不純物領域Ｒ２はドレイン領域となる。画素電極ＰＥにマイナスフィールドの電荷が保持される場合には、ソース配線側の第１不純物領域Ｒ１がドレイン領域となり、画素電極側の第２不純物領域Ｒ２がソース領域となる。
【００３４】
次に、本実施形態に係るスイッチング素子ＳＷの構成例について説明する。
【００３５】
図４は、本実施形態の表示装置に適用可能なスイッチング素子ＳＷの一構成例を概略的に示す平面図である。
【００３６】
ゲート配線Ｇ１は、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第２方向Ｙに沿ってそれぞれ延出し、ゲート配線Ｇ１と交差している。スイッチング素子ＳＷは、ゲート配線Ｇ１とソース配線Ｓ１との交差部付近に位置し、ゲート配線Ｇ１及びソース配線Ｓ１と電気的に接続されている。図示した例のスイッチング素子ＳＷは、１個のゲート電極ＷＧを有するシングルゲート構造の薄膜トランジスタである。
【００３７】
スイッチング素子ＳＷの半導体層ＳＣは、略Ｌ字状に形成されている。第１不純物領域Ｒ１、チャネル領域ＣＮ、及び、第２不純物領域Ｒ２は、この順に並んでいる。第１不純物領域Ｒ１は、ソース配線Ｓ１と平行に延出しており、図示した例では、第２方向Ｙに沿って直線状に延出している。第２不純物領域Ｒ２は、第１不純物領域Ｒ１とは異なる方向に延出しており、図示した例では、第１方向Ｘに沿って直線状に延出している。チャネル領域ＣＮは、約９０度に屈曲したＬ字状に形成されている。つまり、チャネル領域ＣＮは、第１不純物領域Ｒ１と繋がり且つ第２方向Ｙに沿って延出した部分、及び、第２不純物領域Ｒ２と繋がり且つ第１方向Ｘに沿って延出した部分を有している。チャネル領域ＣＮにおいて、第１不純物領域Ｒ１との境界から第２不純物領域Ｒ２との境界までの距離をチャネル長としたとき、チャネル領域ＣＮの内縁ＣＮＩのチャネル長Ｌ１は、チャネル領域ＣＮの外縁ＣＮＯのチャネル長Ｌ２と同等である。
【００３８】
Ｘ−Ｙ平面において、半導体層ＳＣのうち、第２方向Ｙに延出した部分、つまり、第１不純物領域Ｒ１及びチャネル領域ＣＮの一部は、その略全体がソース配線Ｓ１と重なっている。また、半導体層ＳＣのうち、第１方向Ｘに延出した部分、つまり、第２不純物領域Ｒ２及びチャネル領域ＣＮの他の部分は、ソース配線Ｓ１とは重ならない。換言すると、ソース配線Ｓ１は、半導体層ＳＣの第２方向Ｙに延出した部分と対向している。また、ソース配線Ｓ１は、半導体層ＳＣの第１方向Ｘに延出した部分と対向する位置からずれた位置に配置されている。
【００３９】
ゲート電極ＷＧは、チャネル領域ＣＮと対向している。ゲート電極ＷＧは、例えば、ゲート配線Ｇ１の一部である。図示した例では、ゲート電極ＷＧは、第１方向Ｘに直線状に延出したゲート配線Ｇ１の一方の縁部に繋がっている。
【００４０】
ソース配線Ｓ１は、コンタクトホールＣＨ１を介して半導体層ＳＣの一端側、つまり第１不純物領域Ｒ１と電気的に接続されている。図示した例では、ソース配線Ｓ１は、ゲート電極ＷＧの少なくとも一部と対向している。つまり、ゲート電極ＷＧの一部は、半導体層ＳＣとソース配線Ｓ１との間に位置している。
【００４１】
中継電極ＲＥは、第２不純物領域Ｒ２と対向している。図示した例では、中継電極ＲＥは、さらに、ゲート配線Ｇ１とも対向している。このような中継電極ＲＥは、コンタクトホールＣＨ２を介して半導体層ＳＣの他端側、つまり第２不純物領域Ｒ２と電気的に接続されている。
【００４２】
図中に一点鎖線で示した画素電極ＰＥは、ソース配線Ｓ１とソース配線Ｓ２との間に位置している。また、画素電極ＰＥは、中継電極ＲＥと対向している。つまり、中継電極ＲＥは、半導体層ＳＣと画素電極ＰＥとの間に位置している。このような画素電極ＰＥは、コンタクトホールＣＨ３を介して中継電極ＲＥと電気的に接続されている。
【００４３】
図示した例では、半導体層ＳＣのうち、主に光リークが顕著に発生する領域は、遮光膜ＬＳによって遮光されている。すなわち、遮光膜ＬＳは、半導体層ＳＣのうちの光リークが顕著に発生する領域、すなわち、チャネル領域ＣＮと第２不純物領域Ｒ２との境界を含む領域に対向するように配置されている。図示した例では、遮光膜ＬＳは、チャネル領域ＣＮ及び第２不純物領域Ｒ２に跨って延在しており、チャネル領域ＣＮと対向する一端部ＬＳＡと、第２不純物領域Ｒ２と対向する他端部ＬＳＢと、を有している。つまり、遮光膜ＬＳは、半導体層ＳＣのうち、チャネル領域ＣＮの画素電極側の領域、及び、第２不純物領域Ｒ２のチャネル領域ＣＮと隣接する側の領域とそれぞれ対向している。その一方で、遮光膜ＬＳは、第１不純物領域Ｒ１とは対向していない。また、遮光膜ＬＳは、島状に形成され、ソース配線Ｓ１と対向する位置からずれた位置に配置されている。このため、遮光膜ＬＳは、ソース配線Ｓ１との間、あるいは、半導体層ＳＣのソース配線側の領域との間で不所望な寄生容量を形成することはない。さらには、遮光膜ＬＳは、ゲート配線Ｇ１の第１方向Ｘに延出した部分と対向する位置からずれた位置に配置されている。このため、遮光膜ＬＳは、ゲート配線Ｇ１との間でも不所望な寄生容量を形成することはない。
【００４４】
図５は、図４に示したスイッチング素子のうちの半導体層ＳＣを拡大した平面図である。
【００４５】
コンタクトホールＣＨ１は、第１高濃度領域ＲＨ１と重なる位置に形成されている。コンタクトホールＣＨ２は、第２高濃度領域ＲＨ２と重なる位置に形成されている。
【００４６】
半導体層ＳＣにおいて、チャネル領域ＣＮと第１低濃度領域ＲＬ１との境界ＢＣ１は、例えば、ゲート電極ＷＧの一端側のエッジと重なる位置にある。また、チャネル領域ＣＮと第２低濃度領域ＲＬ２との境界ＢＣ２は、例えば、ゲート電極ＷＧの他端側のエッジと重なる位置にある。図示した例では、境界ＢＣ１は、半導体層ＳＣの第２方向Ｙに延出した部分において、第１方向Ｘ及び第２方向Ｙと交差する方向に延出している。また、境界ＢＣ２は、半導体層ＳＣの第１方向Ｘに延出した部分において、第２方向Ｙと平行に延出している。
【００４７】
第１不純物領域Ｒ１において、第１高濃度領域ＲＨ１と第１低濃度領域ＲＬ１との境界ＢＲ１は、境界ＢＣ１と平行な直線部ＬＮと、直線部ＬＮに繋がる曲線部ＣＶとを有している。曲線部ＣＶの曲率半径は、チャネル領域ＣＮの内縁ＣＮＩに沿った第１低濃度領域ＲＬ１のエッジ長Ｌ１１に相当する。つまり、曲線部ＣＶは、境界ＢＣ１と内縁ＣＮＩとの交点を中心とし、エッジ長Ｌ１１を半径とする円周の一部（円弧）である。直線部ＬＮと境界ＢＣ１との最短距離、つまり、境界ＢＣ１の法線方向に沿った境界ＢＣ１から直線部ＬＮまでの距離Ｌ１２は、エッジ長Ｌ１１と同等である。要するに、境界ＢＣ１と境界ＢＲ１との距離は略一定である。
【００４８】
第２不純物領域Ｒ２において、第２高濃度領域ＲＨ２と第２低濃度領域ＲＬ２との境界ＢＲ２は、第２方向Ｙと平行に延出しており、境界ＢＣ２と平行である。つまり、境界ＢＣ２と境界ＢＲ２との距離は一定である。
【００４９】
図６は、図４に示したスイッチング素子ＳＷをＡ−Ｂ線で切断した構造を概略的に示す断面図である。なお、ここでは、画素電極の図示を省略している。
【００５０】
遮光膜ＬＳは、第１絶縁基板１０と半導体層ＳＣとの間に位置している。図示した例では、遮光膜ＬＳは、第１絶縁基板１０の内面に配置され、第１絶縁膜１１によって覆われている。このような遮光膜ＬＳは、例えば、モリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）など金属材料を用いて形成されている。
【００５１】
半導体層ＳＣは、第１絶縁膜１１の上に配置され、第２絶縁膜１２によって覆われている。第２絶縁膜１２は、半導体層ＳＣを覆う第１層間絶縁膜に相当する。半導体層ＳＣにおいて、その一端側から他端側に向かって、第１不純物領域Ｒ１の第１高濃度領域ＲＨ１及び第１低濃度領域ＲＬ１、チャネル領域ＣＮ、第２不純物領域Ｒ２の第２高濃度領域ＲＨ２及び第２低濃度領域ＲＬ２がこの順に並んでいる。チャネル領域ＣＮは、遮光膜ＬＳの一端部ＬＳＡの直上に位置している。第２不純物領域Ｒ２は、遮光膜ＬＳの他端部ＬＳＢの直上に位置している。図示した例では、他端部ＬＳＢの直上には、第２低濃度領域ＲＬ２が位置している。
【００５２】
ゲート配線Ｇ１の一部であるゲート電極ＷＧは、第２絶縁膜１２の上に配置され、第３絶縁膜１３によって覆われている。ゲート電極ＷＧは、チャネル領域ＣＮの直上に位置している。第３絶縁膜１３は、ゲート電極ＷＧを覆う第２層間絶縁膜に相当する。
【００５３】
ソース配線Ｓ１及び中継電極ＲＥは、第３絶縁膜１３の上に配置され、第４絶縁膜１４によって覆われている。これらのソース配線Ｓ１及び中継電極ＲＥは、同一材料を用いて一括して形成可能である。ソース配線Ｓ１は、第２絶縁膜１２及び第３絶縁膜１３を貫通するコンタクトホールＣＨ１を介して第１不純物領域Ｒ１に電気的に接続されている。中継電極ＲＥは、第２絶縁膜１２及び第３絶縁膜１３を貫通するコンタクトホールＣＨ２を介して第２不純物領域Ｒ２に電気的に接続されている。図示した例では、ソース配線Ｓ１は第１高濃度領域ＲＨ１にコンタクトしており、中継電極ＲＥは第２高濃度領域ＲＨ２にコンタクトしている。
【００５４】
なお、画素電極は、第４絶縁膜１４を貫通するコンタクトホールを介して中継電極ＲＥにコンタクトしている。
【００５５】
ゲート電極ＷＧを含むゲート配線Ｇ１、ソース配線Ｓ１、及び、中継電極ＲＥは、例えば、モリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）など金属材料を用いて形成されている。
【００５６】
本実施形態によれば、各画素ＰＸに配置されるスイッチング素子ＳＷは、シングルゲート構造の薄膜トランジスタによって構成されている。また、半導体層ＳＣにおいて、チャネル領域ＣＮは、Ｌ字状に形成されるとともにその内縁ＣＮＩのチャネル長Ｌ１とその外縁ＣＮＯのチャネル長Ｌ２とが同等である。このため、半導体層ＳＣにおけるチャネル領域ＣＮの内部での局所的な電流の集中を緩和することが可能となる。
【００５７】
上記の屈曲したチャネル領域ＣＮにおいてその内縁ＣＮＩ及び外縁ＣＮＯのチャネル長を同等とするために、半導体層ＳＣは、ソース配線側に位置する第１不純物領域Ｒ１とチャネル領域ＣＮとの間に第１不純物領域Ｒ１の延出方向（上記の例では第２方向Ｙ）とは異なる方向に延出した境界ＢＣ１を有している。このような半導体層ＳＣにおいて、第１不純物領域Ｒ１は、第１低濃度領域ＲＬ１及び第１高濃度領域ＲＨ１を有しており、第１低濃度領域ＲＬ１と第１高濃度領域ＲＨ１との境界ＢＲ１がチャネル領域ＣＮの内縁ＣＮＩに沿った第１低濃度領域ＲＬ１のエッジ長を曲率半径とする曲線部ＣＶを含んでいる。つまり、第１低濃度領域ＲＬ１においては、チャネル領域ＣＮと第１低濃度領域ＲＬ１との境界ＢＣ１から、第１低濃度領域ＲＬ１と第１高濃度領域ＲＨ１との境界ＢＲ１までの距離は略一定である。このため、半導体層ＳＣにおける第１低濃度領域ＲＬ１の内部でも局所的な電流の集中を緩和することが可能となる。これにより、高精細化等に伴ってスイッチング素子ＳＷが小型化しても、スイッチング素子ＳＷの電気的特性の劣化を抑制することが可能となる。
【００５８】
また、本実施形態によれば、スイッチング素子ＳＷの半導体層ＳＣの一部は、ソース配線Ｓと対向している。つまり、スイッチング素子ＳＷの一部が表示に寄与しない配線と重なる領域に位置しているため、高精細化等に伴って画素サイズが縮小したとしても、スイッチング素子ＳＷの設置による一画素ＰＸあたりの表示に寄与する面積の低減が抑制される。このため、各画素ＰＸにおいて、十分な輝度あるいは透過率を得ることが可能となる。
【００５９】
また、スイッチング素子ＳＷの画素電極ＰＥと接続される他端側は、ソース配線Ｓとは対向していない。特に、半導体層ＳＣの第２不純物領域Ｒ２は、ソース配線Ｓと対向する位置からずれた位置に配置されている。このため、画素電極側の半導体層ＳＣとソース配線Ｓとの間の容量結合が防止され、ソース配線Ｓに供給される映像信号にかかわらず、スイッチング素子ＳＷの画素電極側の電位を安定化することが可能となる。このため、画素電極ＰＥに保持される画素電位の乱れを抑制することが可能となる。したがって、良好な表示品位を得ることが可能となる。
【００６０】
また、本実施形態によれば、スイッチング素子ＳＷの半導体層ＳＣは、その裏面側（つまりバックライトが配置される側）に配置された遮光膜ＬＳと対向している。遮光膜ＬＳは、半導体層ＳＣのうち、光リークが顕著に発生する領域、特に、画素電極側に位置するチャネル領域と不純物領域（上記の例では第２不純物領域）との境界を含む領域と対向するように配置されている。このため、半導体層ＳＣにおいて光リークが発生しやすい領域に向かうバックライト光を遮光することが可能となる。したがって、スイッチング素子ＳＷにおける光リークを抑制することが可能となる。これにより、光リークに起因したスイッチング素子ＳＷの誤動作、及び、画素電極ＰＥが保持している画素電位の変動を抑制することが可能となる。
【００６１】
次に、スイッチング素子ＳＷの他の構成例について説明する。
【００６２】
図７は、本実施形態の表示装置に適用可能なスイッチング素子ＳＷの他の構成例を概略的に示す平面図である。
【００６３】
図示した構成例は、図４に示した構成例と比較して、ゲート電極ＷＧを含むゲート配線Ｇ１が直線状に延出し、半導体層ＳＣがクランク状に形成された点で相違している。なお、スイッチング素子ＳＷは、上記の例と同様に、シングルゲート構造の薄膜トランジスタによって構成されている。
【００６４】
図示した例では、ゲート配線Ｇ１は第１方向Ｘに延出し、ソース配線Ｓ１及びソース配線Ｓ２はそれぞれ第２方向Ｙに延出している。なお、ソース配線Ｓ１及びソース配線Ｓ２は、必ずしも直線状に延出していなくてもよく、第２方向Ｙに対して斜めに交差するように屈曲していても良い。
【００６５】
ソース配線Ｓ１とソース配線Ｓ２との間に位置するスイッチング素子ＳＷに着目すると、半導体層ＳＣは、第１不純物領域Ｒ１、チャネル領域ＣＮ、及び、第２不純物領域Ｒ２を有している。なお、第１不純物領域Ｒ１は、上記の例と同様に、第１高濃度領域及び第１低濃度領域を有していても良い。同様に、第２不純物領域Ｒ２は、上記の例と同様に、第２高濃度領域及び第２低濃度領域を有していても良い。
【００６６】
第１不純物領域Ｒ１は、ソース配線Ｓ１と平行に延出するとともに、ソース配線Ｓ１と対向している。つまり、第１不純物領域Ｒ１は、第２方向Ｙに延出し、Ｘ−Ｙ平面において、その全体がソース配線Ｓ１と重なっている。このような第１不純物領域Ｒ１は、コンタクトホールＣＨ１を介してソース配線Ｓ１と電気的に接続されている。
【００６７】
第２不純物領域Ｒ２は、ソース配線Ｓ１とソース配線Ｓ２との間に位置し、第１不純物領域Ｒ１と略平行に延出している。つまり、第２不純物領域Ｒ２は、Ｘ−Ｙ平面において、その全体がソース配線Ｓ１及びソース配線Ｓ２と重ならない位置に配置されている。また、第２不純物領域Ｒ２は、ゲート配線Ｇ１を挟んで、第１不純物領域Ｒ１とは反対側に位置し、しかも、第１不純物領域Ｒ１が延出する同一直線上からずれた位置に配置されている。このような第２不純物領域Ｒ２は、コンタクトホールＣＨ２を介して中継電極ＲＥと電気的に接続されている。図示した例では、中継電極ＲＥは、ゲート配線Ｇ１、ソース配線Ｓ１及びソース配線Ｓ２のいずれとも対向していない。
【００６８】
チャネル領域ＣＮは、その一端側（ソース配線Ｓ１側）で第１不純物領域Ｒ１と繋がり、その他端側（ソース配線Ｓ２側）で第２不純物領域Ｒ２と繋がっている。チャネル領域ＣＮは、第１不純物領域Ｒ１及び第２不純物領域Ｒ２に対してそれぞれ約９０度に屈曲し、第１方向Ｘに延出している。このようなチャネル領域ＣＮは、ゲート配線Ｇ１の一部であるゲート電極ＷＧと対向している。ゲート配線Ｇ１のうち、少なくともゲート電極ＷＧは、チャネル領域ＣＮの第２方向Ｙに沿った幅よりも幅広に形成されることが望ましい。これにより、半導体層ＳＣを形成した後にゲート配線Ｇ１を形成する際の半導体層ＳＣとの合わせずれに対するマージンを確保することが可能となる。なお、図示した例では、ゲート配線Ｇ１は、一定の幅を有するように形成されている。
【００６９】
このようなチャネル領域ＣＮにおいては、その一方の縁ＣＮＡのチャネル長Ｌ２１は、その他方の縁ＣＮＢのチャネル長Ｌ２２と同等である。
【００７０】
遮光膜ＬＳは、チャネル領域ＣＮと第２不純物領域Ｒ２との境界を含む領域に対向するように配置されている。図示した例では、遮光膜ＬＳは、半導体層ＳＣのうち、チャネル領域ＣＮの中継電極側の領域、及び、第２不純物領域Ｒ２のチャネル領域ＣＮと隣接する側の領域とそれぞれ対向している。その一方で、遮光膜ＬＳは、第１不純物領域Ｒ１とは対向していない。また、遮光膜ＬＳは、島状に形成され、ソース配線Ｓ１及びソース配線Ｓ２と対向する位置からずれた位置に配置されている。
【００７１】
このような構成例によれば、各画素ＰＸに配置されるスイッチング素子ＳＷは、シングルゲート構造の薄膜トランジスタによって構成され、しかも、半導体層ＳＣのうち、チャネル領域ＣＮは直線状に延出したゲート配線Ｇ１と対向し、第１不純物領域Ｒ１はソース配線Ｓ１と平行に延出するとともにソース配線Ｓ１と対向している。つまり、スイッチング素子ＳＷの多くの部分が表示に寄与しない配線と重なる領域に位置しているため、高精細化等に伴って画素サイズが縮小したとしても、スイッチング素子ＳＷの設置による一画素ＰＸあたりの表示に寄与する面積の低減が抑制される。このため、各画素ＰＸにおいて、十分な輝度あるいは透過率を得ることが可能となる。
【００７２】
また、ゲート電極ＷＧを含むゲート配線Ｇ１は直線状に延出した形状であり、容易に加工することが可能となる。加えて、ゲート配線Ｇ１のうち、少なくともゲート電極ＷＧは、チャネル領域ＣＮの第２方向Ｙに沿った幅よりも幅広に形成されているため、ゲート配線Ｇ１を形成する際の半導体層ＳＣとの合わせずれに対するマージンを確保することが可能となる。
【００７３】
また、半導体層ＳＣはクランク状に形成され、チャネル領域ＣＮにおいて、その一方の縁ＣＮＡのチャネル長Ｌ２１とその他方の縁ＣＮＢのチャネル長Ｌ２２とが同等である。このため、半導体層ＳＣにおけるチャネル領域ＣＮの内部での局所的な電流の集中を緩和することが可能となる。これにより、高精細化等に伴ってスイッチング素子ＳＷが小型化しても、スイッチング素子ＳＷの電気的特性の劣化を抑制することが可能となる。
【００７４】
また、スイッチング素子ＳＷの画素電極ＰＥと接続される他端側は、ソース配線Ｓ１及びソース配線Ｓ２とは対向していない。特に、半導体層ＳＣの第２不純物領域Ｒ２は、ソース配線Ｓ１及びソース配線Ｓ２と対向する位置からずれた位置に配置されている。このため、上記の構成例と同様に、画素電極ＰＥに保持される画素電位の乱れを抑制することが可能となる。したがって、良好な表示品位を得ることが可能となる。
【００７５】
また、遮光膜ＬＳは、画素電極側に位置するチャネル領域と不純物領域との境界を含む領域と対向するように配置されている。このため、上記の構成例と同様に、スイッチング素子ＳＷにおける光リークを抑制することが可能となる。これにより、光リークに起因したスイッチング素子ＳＷの誤動作、及び、画素電極ＰＥが保持している画素電位の変動を抑制することが可能となる。
【００７６】
図８は、本実施形態の表示装置に適用可能なスイッチング素子ＳＷの他の構成例を概略的に示す平面図である。
【００７７】
図示した構成例は、図７に示した構成例と比較して、半導体層ＳＣがＵ字状に形成された点で相違している。
【００７８】
第１不純物領域Ｒ１は、ソース配線Ｓ１と平行に延出するとともに、ソース配線Ｓ１と対向している。つまり、第１不純物領域Ｒ１は、第２方向Ｙに延出し、Ｘ−Ｙ平面において、その全体がソース配線Ｓ１と重なっている。
【００７９】
第２不純物領域Ｒ２は、ソース配線Ｓ１とソース配線Ｓ２との間に位置し、第１不純物領域Ｒ１と略平行に延出している。つまり、第２不純物領域Ｒ２は、Ｘ−Ｙ平面において、その全体がソース配線Ｓ１及びソース配線Ｓ２と重ならない位置に配置されている。また、第２不純物領域Ｒ２は、ゲート配線Ｇ１に対して、第１不純物領域Ｒ１と同じ側に位置し、しかも、第１不純物領域Ｒ１と並列に配置されている。
【００８０】
チャネル領域ＣＮは、その一端側（ソース配線Ｓ１側）で第１不純物領域Ｒ１と繋がり、その他端側（ソース配線Ｓ２側）で第２不純物領域Ｒ２と繋がっている。チャネル領域ＣＮは、第１不純物領域Ｒ１及び第２不純物領域Ｒ２に対してそれぞれ約９０度に屈曲し、第１方向Ｘに延出している。このようなチャネル領域ＣＮは、ゲート配線Ｇ１の一部であるゲート電極ＷＧと対向している。
【００８１】
遮光膜ＬＳは、チャネル領域ＣＮと第２不純物領域Ｒ２との境界を含む領域に対向するように配置されている。
【００８２】
このような構成例においても、図６に示した構成例と同様の効果が得られる。なお、図示した例では、半導体層ＳＣはＵ字状に形成され、チャネル領域ＣＮにおいて、その一方の縁ＣＮＡのチャネル長がその他方の縁ＣＮＢのチャネル長より長いが、チャネル領域ＣＮの角を除去して丸みをつけることにより、縁ＣＮＡのチャネル長を短縮することができ、縁ＣＮＢのチャネル長との差を低減することが可能である。
【００８３】
上記実施形態では、表示装置として、液晶表示装置を例に説明したが、有機ＥＬ表示装置などの他の表示装置についても本実施形態は適用可能である。
【００８４】
以上説明したように、本実施形態によれば、表示品位の良好な表示装置を提供することができる。
【００８５】
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【００８６】
ＰＮＬ…表示パネル  ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＳＷ…スイッチング素子  ＷＧ…ゲート電極
ＳＣ…半導体層  ＣＮ…チャネル領域  Ｒ１…第１不純物領域  Ｒ２…第２不純物領域
ＬＳ…遮光膜
【図１】
2015227982.tif 000003
【図２】
2015227982.tif 000004
【図３】
2015227982.tif 000005
【図４】
2015227982.tif 000006
【図５】
2015227982.tif 000007
【図６】
2015227982.tif 000008
【図７】
2015227982.tif 000009
【図８】
2015227982.tif 000010