(57)【要約】【課題】アース側の電流経路からの放射ノイズを抑制することができ、また配線を流れる信号の信号電圧のスパイクを抑制することができるプリント回路基板を提供する。【解決手段】静電気によって配線１２に流れた電流は、間隙部２２を介して隣設された第１導体１３に放電される。放電電流は、第１導体１３、キャパシタ１４、抵抗素子１５、第２導体１６、ビア１７及びグラウンド面１８からなるアース側の電流経路を順次流れる。このとき、キャパシタ１４及び抵抗素子１５を実装したことにより、アース側の電流経路を流れる放電電流が小さくなる。また、キャパシタ１４及び抵抗素子１５がスナバー回路の機能を果たす。【選択図】図１
2015133468.tif 000002
【特許請求の範囲】
【請求項１】
基板の第１層に配置され、かつ部品に接続された配線と、
前記第１層に配置され、かつ間隙部を介して前記配線に隣設された第１導体と、
前記第１層に配置され、かつ電気的に接地された第２導体と、
前記第１層に配置され、かつ前記第１導体と前記第２導体の間に介在されたフィルタ部品部と、
を具備することを特徴とするプリント回路基板。
【請求項２】
前記第２導体は、前記基板を貫通した導体棒を介して前記基板の第２層に設けられた接地導体と接続してなることを特徴とする請求項１記載のプリント回路基板。
【請求項３】
前記フィルタ部品部は、容量素子及び抵抗素子が直列に接続されていることを特徴とする請求項１又は請求項２記載のプリント回路基板。
【請求項４】
前記フィルタ部品部は、容量素子、抵抗素子及び誘導素子が直列に接続されていることを特徴とする請求項１又は請求項２記載のプリント回路基板。
【請求項５】
前記フィルタ部品部は、容量素子、抵抗素子及びフェライトビーズ誘導素子が直列に接続されていることを特徴とする請求項１又は請求項２記載のプリント回路基板。
【請求項６】
前記フィルタ部品部は、抵抗素子又はフェライトビーズ誘導素子であることを特徴とする請求項１又は請求項２記載のプリント回路基板。
【請求項７】
前記フィルタ部品部は、容量素子及び抵抗素子が並列に接続されていることを特徴とする請求項１又は請求項２記載のプリント回路基板。
【請求項８】
前記フィルタ部品部は、容量素子及びフェライトビーズ誘導素子が並列に接続されていることを特徴とする請求項１又は請求項２記載のプリント回路基板。
【請求項９】
前記フィルタ部品部は、容量素子及び誘導素子が並列に接続されていることを特徴とする請求項１又は請求項２記載のプリント回路基板。
【請求項１０】
前記フィルタ部品部は、複数個の容量素子が直列に接続され、該容量素子に対して抵抗素子が並列に接続されていることを特徴とする請求項１又は請求項２記載のプリント回路基板。
【請求項１１】
前記フィルタ部品部は、複数個の抵抗素子が並列に接続されていることを特徴とする請求項１又は請求項２記載のプリント回路基板。
【請求項１２】
前記配線に、部品保護用抵抗素子が接続されていることを特徴とする請求項１から請求項１１のうちのいずれか１項記載のプリント回路基板。
【請求項１３】
前記配線に、部品保護用誘導素子が接続されていることを特徴とする請求項１から請求項１１のうちのいずれか１項記載のプリント回路基板。
【請求項１４】
前記配線に、部品保護用フェライトビーズ誘導素子が接続されていることを特徴とする請求項１から請求項１１のうちのいずれか１項記載のプリント回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、配線とグラウンド面を有するプリント回路基板に関するものである。
【背景技術】
【０００２】
従来、機器の状態設定等の制御回路において、基板上に電子部品及びその電子部品に接続した配線を実装したプリント回路基板が用いられている。また、静電気によって配線に流れる電流をアース側に逃がす機能を有するプリント回路基板も知られている（例えば、特許文献１及び特許文献２参照）。
【０００３】
特許文献１のプリント基板は、基板上に成形したパターン（第１導体パターン）とアース（接地）側に接続したパターン（第２導体パターン）との間に設けたギャップ（間隙部）の幅を、一部だけ狭く（０．１５ｍｍ幅に）形成している。これにより、ギャップを介して静電気をアース側に逃がし、第１導体パターンに接続したブロックの半導体が破壊されるのを防いでいる。また、特許文献２の配線基板も、同様に電子部品間に接続した導体パターンの一部をグラウンド（ＧＮＤ）導体パターンに近接させ、静電気をＧＮＤ導体パターンに放電している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−６７８５１号公報
【特許文献２】特開２００１−７４５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来のプリント回路基板は、静電気をギャップを介してアース側にそのまま逃がしているため、アース側の電流経路に大きな電流が流れる。そのため、アース側の電流経路から放射ノイズが発生する課題があった。また、静電気をアース側に逃がした後、配線を流れる状態設定信号や直流電源信号などの信号電圧に瞬間的な過電圧（いわゆる「スパイク」）が生じる課題があった。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、アース側の電流経路からの放射ノイズを抑制することができ、また配線を流れる信号の信号電圧のスパイクを抑制することができるプリント回路基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明のプリント回路基板は、基板の第１層に配置され、かつ部品に接続された配線と、第１層に配置され、かつ間隙部を介して配線に隣設された第１導体と、第１層に配置され、かつ電気的に接地された第２導体と、第１層に配置され、かつ第１導体と第２導体の間に介在されたフィルタ部品部と、を具備するものである。
【発明の効果】
【０００８】
この発明のプリント回路基板によれば、アース側の電流経路からの放射ノイズを抑制することができ、また配線を流れる信号の信号電圧のスパイクを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】この発明の実施の形態１のプリント基板回路を上面から見た説明図である。
【図２】この発明の実施の形態１のプリント回路基板をＡ−Ａ’断面から見た説明図である。
【図３】この発明の実施の形態２のプリント回路基板を上面から見た説明図である。
【図４】この発明の実施の形態２のプリント回路基板をＡ−Ａ’断面から見た説明図である。
【図５】この発明の実施の形態３のプリント回路基板を上面から見た説明図である。
【図６】この発明の実施の形態３のプリント回路基板をＡ−Ａ’断面から見た説明図である。
【図７】この発明の実施の形態４のプリント回路基板を上面から見た説明図である。
【図８】この発明の実施の形態４のプリント回路基板をＡ−Ａ’断面から見た説明図である。
【図９】この発明の実施の形態５のプリント回路基板を上面から見た説明図である。
【図１０】この発明の実施の形態６のプリント回路基板を上面から見た説明図である。
【図１１】この発明の実施の形態７のプリント回路基板を上面から見た説明図である。
【図１２】この発明の実施の形態８のプリント回路基板を上面から見た説明図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１及び図２を参照して、この発明の実施の形態１のプリント回路基板について説明する。
図中、１９は基板である。基板１９は、板状の誘電体で構成されている。基板１９の第１層１９１に、静電気からの保護対象となるトランジスタなどの電子部品（部品）２０が実装されている。また、第１層１９１に、電子部品２０に接続された導体からなる配線１２が配置されている。
【００１１】
配線１２に、間隙部２２を介して第１導体１３が隣設されている。第１導体１３と第２導体１６の間に、直列に接続したキャパシタ（容量素子）１４及び抵抗素子１５が介在されている。第１導体１３、キャパシタ１４、抵抗素子１５及び第２導体１６は、基板１９の第１層１９１に配置されている。キャパシタ１４及び抵抗素子１５によってフィルタ部品部が構成されている。
【００１２】
基板１９の第１層１９１と対向する第２層１９２に、接地導体からなるグラウンド面１８が設けられている。第２導体１６は、基板１９を貫通する導体棒からなるビア１７を介してグラウンド面１８と接続され、電気的に接地されている。第１導体１３、キャパシタ１４、抵抗素子１５、第２導体１６、ビア１７及びグラウンド面１８によって、接地（アース）側の電流経路が構成されている。
【００１３】
このように構成されたプリント回路基板１１の動作について説明する。
静電気によって配線１２に流れた電流は、間隙部２２を介して隣設された第１導体１３に放電される。放電電流は、第１導体１３からアース側の電流経路を順次流れ、最終的にビア１７を介してグラウンド面１８に流れる。
【００１４】
このとき、キャパシタ１４及び抵抗素子１５を実装したことにより、アース側の電流経路を流れる放電電流が小さくなる。そのため、アース側の電流経路からの放射ノイズを抑制することができる。また、キャパシタ１４及び抵抗素子１５が過電圧からの保護回路（いわゆる「スナバー回路」）の機能を果たすことで、配線１２を流れる信号の信号電圧のスパイクを抑制することができる。
【００１５】
以上のように、この実施の形態１のプリント回路基板１１は、第１導体１３と第２導体１６の間に、キャパシタ１４及び抵抗素子１５からなるフィルタ部品部が介在している。
これにより、アース側の電流経路からの放射ノイズを抑制することができ、また配線を流れる信号の信号電圧のスパイクを抑制することができる。
【００１６】
なお、プリント回路基板１１は１枚の基板１９からなる２層基板の構成としたが、層構成は何層であっても良い。多層基板のいずれかの層に配線、第１導体、第２導体及びフィルタ部品部を設け、他のいずれかの層に設けたグラウンド面と第２導体とを中空導体からなるスルーホールを介して接続したものとしても良い。
【００１７】
また、第１層１９１に配線１２以外の他の導体パターンを設けたものとしても良い。さらに、電子部品２０以外の他の半導体素子や電子部品が実装されているものとしても良い。
【００１８】
また、図１及び図２には、第１導体１３及び第２導体１６がいずれも直方体状の導体からなるものを示したが、この形状に限定されるものではない。
【００１９】
実施の形態２．
図３及び図４を参照して、フィルタ部品部に３つの素子を設けたプリント回路基板について説明する。なお、図１及び図２に示す実施の形態１のプリント回路基板１１と同様の構成部材には同一符号を付して説明を省略する。
【００２０】
図中、２１はインダクタ（誘導素子）である。第１導体１３と第２導体１６の間に、直列に接続したキャパシタ１４、抵抗素子１５及びインダクタ２１が介在されている。キャパシタ１４、抵抗素子１５及びインダクタ２１によってフィルタ部品部が構成されている。
第１導体１３、キャパシタ１４、抵抗素子１５、インダクタ２１、第２導体１６、ビア１７及びグラウンド面１８によって、アース側の電流経路が構成されている。
【００２１】
このように構成されたプリント回路基板１１ａの動作について説明する。
静電気によって配線１２に流れた電流は、間隙部２２を介して隣設された第１導体１３に放電される。放電電流は、第１導体１３からアース側の電流経路を順次流れ、最終的にビア１７を介してグラウンド面１８に流れる。
【００２２】
このとき、キャパシタ１４、抵抗素子１５及びインダクタ２１を実装したことにより、アース側の電流経路を流れる放電電流が小さくなる。そのため、アース側の電流経路からの放射ノイズを抑制することができる。また、キャパシタ１４、抵抗素子１５及びインダクタ２１がスナバー回路の機能を果たすことで、配線１２を流れる信号の信号電圧のスパイクを抑制することができる。
【００２３】
以上のように、この実施の形態２のプリント回路基板１１ａは、第１導体１３と第２導体１６の間に、キャパシタ１４、抵抗素子１５及びインダクタ２１からなるフィルタ部品部が介在している。
これにより、アース側の電流経路からの放射ノイズを抑制することができ、また配線を流れる信号の信号電圧のスパイクを抑制することができる。
【００２４】
なお、インダクタ２１に代えて、内部に導体線を設けたフェライトビーズ（いわゆる「フェライトビーズインダクタ」）を実装した構成としても良い。
【００２５】
実施の形態３．
図５及び図６を参照して、フィルタ部品部に１つの素子を設けたプリント回路基板について説明する。なお、図１及び図２に示す実施の形態１のプリント回路基板１１と同様の構成部材には同一符号を付して説明を省略する。
【００２６】
第１導体１３と第２導体１６の間に、抵抗素子１５が介在されている。抵抗素子１５によってフィルタ部品部が構成されている。第１導体１３、抵抗素子１５、第２導体１６、ビア１７及びグラウンド面１８によって、アース側の電流経路が構成されている。
【００２７】
このように構成されたプリント回路基板１１ｂの動作について説明する。
静電気によって配線１２に流れた電流は、間隙部２２を介して隣設された第１導体１３に放電される。放電電流は、第１導体１３からアース側の電流経路を順次流れ、最終的にビア１７を介してグラウンド面１８に流れる。
【００２８】
このとき、抵抗素子１５を実装したことにより、アース側の電流経路を流れる放電電流が小さくなる。そのため、アース側の電流経路からの放射ノイズを抑制することができる。
【００２９】
以上のように、この実施の形態３のプリント回路基板１１ｂは、第１導体１３と第２導体１６の間に、抵抗素子１５からなるフィルタ部品部が介在している。
これにより、アース側の電流経路からの放射ノイズを抑制することができる。
【００３０】
なお、抵抗素子１５に代えてフェライトビーズインダクタを実装した構成としても良い。
【００３１】
実施の形態４．
図７及び図８を参照して、配線の両側に第１導体、第２導体及びフィルタ部品部を設けたプリント回路基板について説明する。なお、図１及び図２に示す実施の形態１のプリント回路基板１１と同様の構成部材には同一符号を付して説明を省略する。
【００３２】
配線１２の間隙部２２と対向する側方部に、間隙部２２ａを介して第１導体１３ａが隣設されている。第１導体１３ａと第２導体１６ａの間に、直列に接続したキャパシタ（容量素子）１４ａ及び抵抗素子１５ａが介在されている。第１導体１３ａ、キャパシタ１４ａ、抵抗素子１５ａ及び第２導体１６ａは、基板１９の第１層１９１に設けられている。
キャパシタ１４ａ及び抵抗素子１５ａによってフィルタ部品部が構成されている。
【００３３】
第２導体１６ａは、基板１９を貫通する導体棒からなるビア１７ａを介してグラウンド面１８と接続され、電気的に接地されている。
ここで、第１導体１３、キャパシタ１４、抵抗素子１５、第２導体１６、ビア１７及びグラウンド面１８によって、アース側の第１電流経路が構成されている。同様に、第１導体１３ａ、キャパシタ１４ａ、抵抗素子１５ａ、第２導体１６ａ、ビア１７ａ及びグラウンド面１８によって、アース側の第２電流経路が構成されている。
【００３４】
このように構成されたプリント回路基板１１ｃの動作について説明する。
静電気によって配線１２に流れた電流は、間隙部２２を介して隣設された第１導体１３に放電される。放電電流は、第１導体１３からアース側の第１電流経路を順次流れ、最終的にビア１７を介してグラウンド面１８に流れる。
また、静電気によって配線１２に流れた電流は、間隙部２２ａを介して隣設された第１導体１３ａに放電される。放電電流は、第１導体１３ａからアース側の第２電流経路を順次流れ、最終的にビア１７ａを介してグラウンド面１８に流れる。
【００３５】
このとき、キャパシタ１４及び抵抗素子１５を実装したことにより、アース側の第１電流経路を流れる放電電流が小さくなる。また、キャパシタ１４ａ及び抵抗素子１５ａを実装したことにより、アース側の第２電流経路を流れる放電電流が小さくなる。そのため、アース側の第１電流経路及び第２電流経路からの放射ノイズを抑制することができる。
また、キャパシタ１４及び抵抗素子１５とキャパシタ１４ａ及び抵抗素子１５ａとがそれぞれスナバー回路の機能を果たすことで、配線１２を流れる信号の信号電圧のスパイクを抑制することができる。
【００３６】
以上のように、この実施の形態４のプリント回路基板１１ｃは、第１導体１３と第２導体１６の間にキャパシタ１４及び抵抗素子１５からなるフィルタ部品部が介在している。
また、第１導体１３ａと第２導体１６ａの間にキャパシタ１４ａ及び抵抗素子１５ａからなるフィルタ部品部が介在している。
これにより、アース側の電流経路からの放射ノイズを抑制することができ、また配線を流れる信号の信号電圧のスパイクの発生を抑制することができる。
【００３７】
なお、図７及び図８には、第１導体１３ａ、キャパシタ１４ａ、抵抗素子１５ａ及び第２導体１６ａの配置が、配線１２を対象軸として第１導体１３、キャパシタ１４、抵抗素子１５及び第２導体１６とそれぞれ線対称になっているものを示したが、この配置に限定されるものではない。
【００３８】
また、第１導体１３と第１導体１３ａとは互いに異なる形状の導体を用いても良く、第２導体１６と第２導体１６ａとは互いに異なる形状の導体を用いても良い。
【００３９】
また、配線１２の両側のフィルタ部品部は、互いに異なる素子を用いたものとしても良い。それぞれのフィルタ部品部を、実施の形態２又は実施の形態３で示したフィルタ部品部のうちのいずれかの構成としても良い。
【００４０】
実施の形態５．
図９を参照して、フィルタ部品部に２つの素子を設けたプリント回路基板について説明する。なお、図１及び図２に示す実施の形態１のプリント回路基板１１と同様の構成部材には同一符号を付して説明を省略する。
【００４１】
第１導体１３と第２導体１６の間に、並列に接続したキャパシタ１４及び抵抗素子１５が介在されている。キャパシタ１４及び抵抗素子１５によってフィルタ部品部が構成されている。
【００４２】
第１導体１３、キャパシタ１４、第２導体１６、ビア１７及びグラウンド面１８によって、アース側の第１電流経路が構成されている。第１導体１３、抵抗素子１５、第２導体１６、ビア１７及びグラウンド面１８によって、アース側の第２電流経路が構成されている。
【００４３】
このように構成されたプリント回路基板１１ｄの動作について説明する。
静電気によって配線１２に流れた電流は、間隙部２２を介して隣設された第１導体１３に放電される。放電電流は、第１導体１３からアース側の第１電流経路及び第２電流経路を順次流れ、最終的にビア１７を介してグラウンド面１８に流れる。
【００４４】
このとき、キャパシタ１４を実装したことにより、アース側の第１電流経路を流れる放電電流が小さくなる。抵抗素子１５を実装したことにより、アース側の第２電流経路を流れる放電電流が小さくなる。そのため、アース側の第１電流経路及び第２電流経路からの放射ノイズを抑制することができる。
【００４５】
以上のように、この実施の形態５のプリント回路基板１１ｄは、第１導体１３と第２導体１６の間に、キャパシタ１４及び抵抗素子１５からなるフィルタ部品部が介在している。
これにより、アース側の電流経路からの放射ノイズを抑制することができる。
【００４６】
なお、抵抗素子１５に代えて、誘導素子又はフェライトビーズインダクタを実装した構成としても良い。
【００４７】
実施の形態６．
図１０を参照して、フィルタ部品部に３つの素子を設けたプリント回路基板について説明する。なお、図１及び図２に示す実施の形態１のプリント回路基板１１と同様の構成部材には同一符号を付して説明を省略する。
【００４８】
第１導体１３と第２導体１６の間に、キャパシタ１４及びキャパシタ２３が直列に接続されている。キャパシタ１４及びキャパシタ２３に対して、抵抗素子１５が並列に接続されている。キャパシタ１４、キャパシタ２３及び抵抗素子１５によってフィルタ部品部が構成されている。
【００４９】
第１導体１３、キャパシタ１４、キャパシタ２３、第２導体１６、ビア１７及びグラウンド面１８によって、アース側の第１電流経路が構成されている。第１導体１３、抵抗素子１５、第２導体１６、ビア１７及びグラウンド面１８によって、アース側の第２電流経路が構成されている。
【００５０】
このように構成されたプリント回路基板１１ｅの動作について説明する。
静電気によって配線１２に流れた電流は、間隙部２２を介して隣設された第１導体１３に放電される。放電電流は、第１導体１３からアース側の第１電流経路及び第２電流経路を順次流れ、最終的にビア１７を介してグラウンド面１８に流れる。
【００５１】
このとき、キャパシタ１４及びキャパシタ２３を実装したことにより、アース側の第１電流経路を流れる放電電流が小さくなる。抵抗素子１５を実装したことにより、アース側の第２電流経路を流れる放電電流が小さくなる。そのため、アース側の第１電流経路及び第２電流経路からの放射ノイズを抑制することができる。
【００５２】
また、静電気が高電圧である場合、フィルタ部品部のキャパシタが電気的に短絡して、いわゆる「ショート故障」を起こす可能性がある。これに対し、複数個のキャパシタ１４，２３を直列に実装することで、高電圧に耐えてショート故障を防ぐことができる。
【００５３】
以上のように、この実施の形態６のプリント回路基板１１ｅは、第１導体１３と第２導体１６の間に、直列に接続した複数個のキャパシタ１４，２３と、キャパシタ１４，２３に対して並列に接続した抵抗素子１５とからなるフィルタ部品部が介在している。
これにより、アース側の電流経路からの放射ノイズを抑制し、かつ高電圧によるキャパシタ１４，２３のショート故障を防ぐことができる。
【００５４】
なお、抵抗素子１５に代えて、誘導素子又はフェライトビーズインダクタを実装した構成としても良い。また、２個のキャパシタ１４，２３に代えて、ｎ個（ｎは３以上の自然数）のキャパシタを直列に実装した構成としても良い。
【００５５】
実施の形態７．
図１１を参照して、フィルタ部品部に２つの素子を設けたプリント回路基板について説明する。なお、図１及び図２に示す実施の形態１のプリント回路基板１１と同様の構成部材には同一符号を付して説明を省略する。
【００５６】
第１導体１３と第２導体１６の間に、並列に接続した抵抗素子１５及び抵抗素子２４が介在されている。抵抗素子１５及び抵抗素子２４によってフィルタ部品部が構成されている。
【００５７】
第１導体１３、抵抗素子１５、第２導体１６、ビア１７及びグラウンド面１８によって、アース側の第１電流経路が構成されている。第１導体１３、抵抗素子２４、第２導体１６、ビア１７及びグラウンド面１８によって、アース側の第２電流経路が構成されている。
【００５８】
このように構成されたプリント回路基板１１ｆの動作について説明する。
静電気によって配線１２に流れた電流は、間隙部２２を介して隣設された第１導体１３に放電される。放電電流は、第１導体１３からアース側の第１電流経路及び第２電流経路を順次流れ、最終的にビア１７を介してグラウンド面１８に流れる。
【００５９】
このとき、抵抗素子１５を実装したことにより、アース側の第１電流経路を流れる放電電流が小さくなる。抵抗素子２４を実装したことにより、アース側の第２電流経路を流れる放電電流が小さくなる。そのため、アース側の第１電流経路及び第２電流経路からの放射ノイズを抑制することができる。
【００６０】
また、フィルタ部品部の抵抗素子にかかる電圧が高電圧である場合、抵抗素子が故障する可能性がある。これに対し、複数個の抵抗素子１５，２４を並列に実装することで、抵抗素子１５，２４に流れる電流を分流することができる。そのため、高電圧に耐えて抵抗素子１５，２４の故障を防ぐことができる。
【００６１】
以上のように、この実施の形態７のプリント回路基板１１ｆは、第１導体１３と第２導体１６の間に、抵抗素子１５及び抵抗素子２４からなるフィルタ部品部が介在している。
これにより、アース側の電流経路からの放射ノイズを抑制し、かつ高電圧による抵抗素子１５，２４の故障を防ぐことができる。
【００６２】
なお、抵抗素子１５，２４に代えて、誘導素子又はフェライトビーズインダクタを実装した構成としても良い。また、２個の抵抗素子１５，２４に代えて、ｍ個（ｍは３以上の自然数）の抵抗素子を並列に実装した構成としても良い。
【００６３】
実施の形態８．
図１２を参照して、配線に部品保護用の素子を設けたプリント回路基板について説明する。なお、図１１に示す実施の形態７のプリント回路基板１１ｆと同様の構成部材には同一符号を付して説明を省略する。
【００６４】
配線１２に対して、抵抗素子（部品保護用抵抗素子）２５が直列に実装されている。第１導体１３と第２導体１６の間には、並列に接続した抵抗素子１５及び抵抗素子２４からなるフィルタ部品部が介在されている。
【００６５】
第１導体１３、抵抗素子１５、第２導体１６、ビア１７及びグラウンド面１８によって、アース側の第１電流経路が構成されている。第１導体１３、抵抗素子２４、第２導体１６、ビア１７及びグラウンド面１８によって、アース側の第２電流経路が構成されている。
【００６６】
このように構成されたプリント回路基板１１ｇの動作について説明する。
静電気によって配線１２に流れた電流は、間隙部２２を介して隣設された第１導体１３に放電される。放電電流は、第１導体１３からアース側の第１電流経路及び第２電流経路を順次流れ、最終的にビア１７を介してグラウンド面１８に流れる。
【００６７】
このとき、配線１２に対して直列に抵抗素子２５を実装したことにより、電子部品２０を静電気による電流から保護することができる。
【００６８】
また、抵抗素子１５を実装したことにより、アース側の第１電流経路を流れる放電電流が小さくなる。抵抗素子２４を実装したことにより、アース側の第２電流経路を流れる放電電流が小さくなる。そのため、アース側の第１電流経路及び第２電流経路からの放射ノイズを抑制することができる。
【００６９】
以上のように、この実施の形態８のプリント回路基板１１ｇは、配線１２に対して直列に抵抗素子２５を実装している。第１導体１３と第２導体１６の間に、並列に接続した抵抗素子１５及び抵抗素子２４からなるフィルタ部品部が介在している。
これにより、電子部品２０を静電気による電流から保護し、かつアース側の電流経路からの放射ノイズを抑制することができる。
【００７０】
なお、抵抗素子２５に代えて、誘導素子（部品保護用誘導素子）又はフェライトビーズインダクタ（部品保護用フェライトビーズ誘導素子）を実装した構成としても良い。
【００７１】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００７２】
１１，１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ，１１ｇ  プリント回路基板、１２  配線、１３，１３ａ  第１導体、１４，１４ａ  キャパシタ（容量素子）、１５，１５ａ  抵抗素子、１６，１６ａ  第２導体、１７，１７ａ  ビア、１８  グラウンド面、１９  基板、２０  電子部品（部品）、２１  インダクタ（誘導素子）、２２，２２ａ  間隙部、２３  キャパシタ（容量素子）、２４  抵抗素子、２５  抵抗素子（部品保護用抵抗素子）。
【図１】
2015133468.tif 000003
【図２】
2015133468.tif 000004
【図３】
2015133468.tif 000005
【図４】
2015133468.tif 000006
【図５】
2015133468.tif 000007
【図６】
2015133468.tif 000008
【図７】
2015133468.tif 000009
【図８】
2015133468.tif 000010
【図９】
2015133468.tif 000011
【図１０】
2015133468.tif 000012
【図１１】
2015133468.tif 000013
【図１２】
2015133468.tif 000014