(57)【要約】【課題】単位体積あたりの静電容量を増加させる。【解決手段】多数の空隙８１ａが形成されたポーラス銀からなる下部電極８１と、この下部電極８１の表面に誘電体層８２を介して形成された上部電極８３から、一対の相互に対向する電極を形成する。下部電極８１と、下部電極８１に対抗する上部電極８３の面積それぞれは、平行平板電極からなるコンデンサの電極それぞれの面積と比較して大きい。このため、コンデンサの単位体積当たりの静電容量を大きくすることが可能となる。【選択図】図３
2015012242.tif 000002
【特許請求の範囲】
【請求項１】
基材と、
前記基材に形成された導電性を有するポーラス層と、
前記ポーラス層の表面を被覆する誘電体層と、
前記誘電体層の表面に形成され、前記ポーラス層と絶縁された導体層と、
を有するコンデンサ。
【請求項２】
前記ポーラス層は、銀を含む請求項１に記載のコンデンサ。
【請求項３】
前記ポーラス層は、該ポーラス層の体積に対する前記ポーラス層に形成された空隙の体積の割合が２５％以上で３０％以下である請求項１又は２に記載のコンデンサ。
【請求項４】
前記ポーラス層と前記誘電体層との間に形成された酸化防止膜を有する請求項１乃至３のいずれか一項に記載のコンデンサ。
【請求項５】
前記導体層は、ナノ銀を含む請求項１乃至４のいずれか一項に記載のコンデンサ。
【請求項６】
前記基材は、シリコンからなる請求項１乃至５のいずれか一項に記載のコンデンサ。
【請求項７】
請求項１乃至６のいずれか一項に記載のコンデンサと、
前記コンデンサが収容されるキャビティが形成されたベース基板と、
前記ベース基板に積層形成される配線層と、
を有する配線板。
【請求項８】
請求項１乃至６のいずれか一項に記載のコンデンサと、
前記コンデンサが実装される基板と、
を有する配線板。
【請求項９】
基材に導線性を有するポーラス層を形成することと、
ポーラス層を誘電体でコートすることにより、前記誘電体からなり、前記ポーラス層を被覆する誘電体層を形成することと、
前記誘電体層の表面に、前記ポーラス層と絶縁された導体層を形成することと、
を含むコンデンサの製造方法。
【請求項１０】
前記ポーラス層は、銀を含む請求項９に記載のコンデンサの製造方法。
【請求項１１】
前記ポーラス層は、該ポーラス層の体積に対する前記ポーラス層に形成された空隙の体積の割合が２５％以上で３０％以下である請求項９又は１０に記載のコンデンサの製造方法。
【請求項１２】
前記ポーラス層の表面に酸化防止膜を形成することを含む請求項９乃至１１のいずれか一項に記載のコンデンサの製造方法。
【請求項１３】
前記導体層は、ナノ銀を含む請求項９乃至１２のいずれか一項に記載のコンデンサの製造方法。
【請求項１４】
前記基材は、シリコンからなる請求項９乃至１３のいずれか一項に記載のコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサ、配線板及びコンデンサの製造方法に関する。
【背景技術】
【０００２】
携帯通信端末に代表される小型の電子機器では、電子回路を構成する部品の実装スペースが限られる。このため、電子機器の処理回路や、制御回路等は、複数の回路パターンが積層形成される配線板と、この配線板に実装される電子部品によって構成されるのが一般的である。
【０００３】
この種の電子機器に対しては、高機能化、多機能化への要求がますます高まっており、電子機器に用いられる配線板を多層化する技術や、配線板の回路パターンを微細化する技術が種々提案されている（例えば、特許文献１参照）。
【０００４】
上記特許文献１に開示された配線板では、ベース基板に設けられたキャビティにコンデンサが設けられる。このため、基板表面にＣＰＵ（Central Processing Unit）等の演算素子や集積回路を実装するスペースを有効に確保することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１００８７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、コンデンサの静電容量は、一般にコンデンサ本体の大きさに比例する。したがって、配線板に、一定の容量のコンデンサを実装すると、配線板がある程度大きくなってしまうのが実状であった。
【０００７】
本発明は、上述の事情の下になされたもので、単位体積あたりの静電容量を増加させることを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の第１の観点に係るコンデンサは、
基材と、
前記基材に形成された導電性を有するポーラス層と、
前記ポーラス層の表面を被覆する誘電体層と、
前記誘電体層の表面に形成され、前記ポーラス層と絶縁された導体層と、
を有する。
【０００９】
前記ポーラス層は、銀を含んでいてもよい。
【００１０】
前記ポーラス層は、該ポーラス層の体積に対する前記ポーラス層に形成された空隙の体積の割合が２５％以上で３０％以下であってもよい。
【００１１】
本発明のコンデンサは、
前記ポーラス層と前記誘電体層との間に形成された酸化防止膜を有していてもよい。
【００１２】
前記導体層は、ナノ銀を含んでいてもよい。
【００１３】
前記基材は、シリコンからなることとしてもよい。
【００１４】
本発明の第２の観点に係る配線板は、
本発明のコンデンサと、
前記コンデンサが収容されるキャビティが形成されたベース基板と、
前記ベース基板に積層形成される配線層と、
を有する。
【００１５】
本発明の第３の観点に係る配線板は、
本発名のコンデンサと、
前記コンデンサが実装される基板と、
を有する。
【００１６】
本発明の第４の観点に係るコンデンサの製造方法は、
基材に導線性を有するポーラス層を形成することと、
ポーラス層を誘電体でコートすることにより、前記誘電体からなり、前記ポーラス層を被覆する誘電体層を形成することと、
前記誘電体層の表面に、前記ポーラス層と絶縁された導体層を形成することと、
を含む。
【００１７】
前記ポーラス層は、銀を含んでいてもよい。
【００１８】
前記ポーラス層は、該ポーラス層の体積に対する前記ポーラス層に形成された空隙の体積の割合が２５％以上で３０％以下であってもよい。
【００１９】
本発明に係るコンデンサの製造方法は、
前記ポーラス層の表面に酸化防止膜を形成することを含んでいてもよい。
【００２０】
前記導体層は、ナノ銀を含んでいてもよい。
【００２１】
前記基材は、シリコンからなることとしてもよい。
【発明の効果】
【００２２】
本発明によれば、表面積の大きいポーラス層と、当該ポーラス層の表面に誘電体を介して形成された導体層によってコンデンサが形成される。これにより、コンデンサの単位体積当たりの静電容量が大きくなる。また、本発明の配線板は、単位体積当たりの静電容量が大きなコンデンサを有している。このため、配線板を大型化することなく、静電容量を確保することができる。
【図面の簡単な説明】
【００２３】
【図１】本実施形態に係る配線板の断面図である。
【図２】コンデンサの斜視図である。
【図３】コンデンサの断面図である。
【図４】下部電極の斜視図である。
【図５】コンデンサの製造方法を説明するための図である。
【図６】コンデンサの製造方法を説明するための図である。
【図７】コンデンサの製造方法を説明するための図である。
【図８】コンデンサの製造方法を説明するための図である。
【図９】コンデンサの製造方法を説明するための図である。
【図１０】コンデンサの製造方法を説明するための図である。
【図１１】コンデンサの製造方法を説明するための図である。
【図１２】コンデンサの製造方法を説明するための図である。
【図１３】コンデンサの製造方法を説明するための図である。
【図１４】コンデンサの製造方法を説明するための図である。
【図１５】コンデンサの製造方法を説明するための図である。
【図１６】コンデンサの製造方法を説明するための図である。
【図１７】コンデンサの製造方法を説明するための図である。
【図１８】コンデンサの製造方法を説明するための図である。
【図１９】配線板の製造方法を説明するための図である。
【図２０】配線板の製造方法を説明するための図である。
【図２１】配線板の製造方法を説明するための図である。
【図２２】配線板の製造方法を説明するための図である。
【図２３】配線板の製造方法を説明するための図である。
【図２４】配線板の製造方法を説明するための図である。
【図２５】配線板の製造方法を説明するための図である。
【図２６】配線板の製造方法を説明するための図である。
【図２７】配線板の製造方法を説明するための図である。
【図２８】配線板の製造方法を説明するための図である。
【図２９】配線板の製造方法を説明するための図である。
【図３０】配線板の製造方法を説明するための図である。
【図３１】配線板の変形例を説明するための図である。
【図３２】配線板の製造方法を説明するための図である。
【図３３】配線板の製造方法を説明するための図である。
【図３４】配線板の製造方法を説明するための図である。
【図３５】配線板の製造方法を説明するための図である。
【図３６】配線板の製造方法を説明するための図である。
【図３７】コンデンサの変形例を示す図である。
【図３８】コンデンサの変形例を示す図である。
【図３９】配線板の変形例を示す図である。
【発明を実施するための形態】
【００２４】
以下、本発明の一実施形態を、図面を参照しつつ説明する。なお、説明にあたっては、相互に直交するＸ軸、Ｙ軸及びＺ軸からなる座標系を用いる。
【００２５】
図１は、本実施形態に係る配線板１０のＸＺ断面図である。配線板１０は、ベース基板２０と、ベース基板２０の上面（＋Ｚ側の面）に形成されているビルドアップ層１１と、ベース基板２０の下面（−Ｚ側の面）に形成されているビルドアップ層１２とからなる。
【００２６】
ビルドアップ層１１は、ベース基板２０の上面に形成されている導体パターン３１と、導体パターン３１を覆うようにベース基板２０の上面に形成されている絶縁層２１と、絶縁層２１の上面に形成されている導体パターン３３と、導体パターン３３を覆うように絶縁層２１の上面に形成されているソルダレジスト層２３とからなる。
【００２７】
ビルドアップ層１２は、ベース基板２０の下面に形成されている導体パターン３２と、導体パターン３２を覆うようにベース基板２０の下面に形成されている絶縁層２２と、絶縁層２２の下面に形成されている導体パターン３４と、導体パターン３４を覆うように絶縁層２２の下面に形成されているソルダレジスト層２４とからなる。
【００２８】
ベース基板２０は、例えばグラスファイバ、アラミドファイバ等の強化材に、エポキシ樹脂を含浸させることにより形成されている。図１に示されるように、このベース基板２０には、スルーホール導体用の貫通孔２０ａと、コンデンサ７０が収容されるキャビティ２０ｂが形成されている。
【００２９】
貫通孔２０ａの内部には、スルーホール導体４０が形成されている。このスルーホール導体４０は、銅めっきからなる。
【００３０】
図２は、キャビティ２０ｂに収容されるコンデンサ７０の斜視図である。図２に示されるように、コンデンサ７０は、厚さが５０〜３００ｎｍ程度で、一辺が１０ｍｍ程度の四角形の部材であり、上面からは一対の端子９１，９２が露出している。
【００３１】
図３は、コンデンサ７０のＺＸ断面図である。図３に示されるように、コンデンサ７０は、銀（Ａｇ）からなる下部電極８１、ナノ銀からなる上部電極８３、及びこれらを支持する基材７１等を有している。
【００３２】
基材７１は、シリコンからなる長方形板状の部材である。この基材７１の上面は、化学的に安定したチタン（Ｔｉ）からなるチタン層７２と窒化チタン（ＴｉＮ）からなる窒化チタン層７３によって被覆されている。
【００３３】
図４は、下部電極８１の斜視図である。図４に示されるように、下部電極８１は、直方体状に整形された多孔性の銀（Ａｇ）からなるポーラス層である。ポーラス層を構成する銀の粒子径は概ね１００〜１０００ｎｍ程度である。この下部電極８１には、多数の空隙８１ａが形成されている。これらの空隙のいくつかは、図４に示されるように、下部電極８１の内部で樹枝状に枝分かれしており、内部空間が下部電極８１の外部に通じている。
【００３４】
本実施形態では、下部電極８１の体積Ｖ１に対する、空隙８１ａの体積Ｖ２の割合は、２５％以上で３０％以下になっている。なお、下部電極８１の体積Ｖ１は、Ｘ軸方向の長さをＤｘ、Ｙ軸方向の長さをＤｙ、Ｚ軸方向の長さをＤｚとすると、次式（１）によって示される。本実施形態では、Ｄｘが１０ｍｍ、Ｄｙが１０ｍｍ、Ｄｚが５０〜３００μｍ程度である。
【００３５】
Ｖ１＝Ｄｘ×Ｄｙ×Ｄｚ−０．２５×Ｄｘ×Ｄｙ×Ｄｚ…（１）
【００３６】
図３に示されるように、上述のように構成された下部電極８１の表面には誘電体層８２が形成されている。詳細には、誘電体層８２の上面、下面及び側面と、外部と通じた空隙の内壁面には、誘電体層８２が形成されている。この誘電体層８２は、アルミナ（ＡｌＯ）を主成分とする膜と、ジルコン（ＺｒＳｉＯ）を主成分とする膜からなる絶縁膜である。この誘電体層８２は、下部電極８１と上部電極８３とを電気的に絶縁する。
【００３７】
上部電極８３は、粒子径が１０〜１００ｎｍ程度のナノ銀からなり（空隙の直径の１／１０程度がよい）、下部電極８１の表面を被覆する誘電体層８２の表面に形成されている。この上部電極８３は、下部電極８１の表面と、図４に示される外部に通じる空隙８１ａの内壁面に沿って形成されている。この上部電極８３の上面は樹脂８４によってモールドされている。樹脂８４は、例えばアクリル−エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、又は紫外線硬化性の樹脂等からなる。
【００３８】
上述のように構成された下部電極８１には、端子９１が設けられている。この端子９１は、樹脂８４に形成された開口８４ａと、誘電体層８２に形成された開口８２ａから露出している。また、上部電極８３には、端子９２が設けられている。この端子９２は、樹脂８４に形成された開口８４ｂから露出している。
【００３９】
次に、上述のように構成されたコンデンサ７０の製造方法の一例について説明する。コンデンサ７０は、図５に示されるように、正方形の基材７１に複数のユニットを同時に形成し、最後に基材７１を一点鎖線にそって切断することにより完成する。以下その手順を、図面を参照しつつ説明する。
【００４０】
まず、図６に示されるように、基材７１を準備する。この基材７１はシリコンを主成分とし、厚さが７２５μｍ程度の基板である。
【００４１】
次に、図７に示されるように、基材７１の上面にコンタクト層としてのチタン層７２を、スパッタリングにより形成する。次に、窒化チタン層７３を、チタン層７２の上面に、同じくスパッタリングにより形成する。これにより、基材７１の上面が、チタン層７２と窒化チタン層７３によってコーティングされる。
【００４２】
次に、図８に示されるように、矩形状の開口１００ａが形成されたマスク１０２を、基材７１上に配置する。そして、加圧されたガス雰囲気下で生成されたポーラス銀ペーストを、マスク１０２を介して、基材７１の表面に印刷する。これにより、図９に示されるように、基材７１の上面に、空隙８１ａが生じた下部電極８１が形成される。
【００４３】
次に、図１０に示されるように、下部電極８１の上面に、銅（Ｃｕ）や銀を主成分とする導電性ペーストを塗布し、この導電性ペーストを硬化させる。これにより、下部電極８１と電気的に接続された端子９１が形成される。
【００４４】
次に、下部電極８１が形成された基材７１を窒素雰囲気下におき、アルミナを蒸着させる。これにより、下部電極８１の表面、及び基材７１の表面を覆うアルミナ膜が形成される。続いて、アルミナ膜が形成された基材７１に、ジルコンを蒸着させる。これにより、アルミナ膜の表面にジルコン膜が形成される。このジルコン膜に対してアニール処理を行うことで、図１１に示されるように、下部電極８１、及び基材７１を覆う誘電体層８２が形成される。
【００４５】
次に、誘電体層８２の表面にナノ銀を塗布し、或いはスプレーする。そして、誘電体層８２に塗布されたナノ銀を硬化させる。これにより、図１２に示されるように、誘電体層８２の表面にナノ銀を主成分とする上部電極８３が形成される。
【００４６】
次に、図１３に示されるように、上部電極８３の上面に、銅や銀を主成分とする導電性ペーストを塗布し、この導電ペーストを硬化させる。これにより、上部電極８３と電気的に接続された端子９２が形成される。
【００４７】
次に、図１４に示されるように、上部電極８３及び端子９２の表面に樹脂８４を塗布する。そして、樹脂８４が硬化したら、この樹脂８４を露光する。続いて、樹脂８４に現像処理を施す。これにより、図１５に示されるように、端子９１，９２の上方に、開口８４ａ，８４ｂが形成される。この状態のときには、開口８４ａからは、下部電極８１に接続された端子９１を被覆する誘電体層８２が露出し、開口８４ａからは、上部電極８３に接続された端子９２が露出している。
【００４８】
次に、図１６に示されるように、樹脂８４に形成された開口８４ａから露出する誘電体層８２に、ＵＶレーザ、或いはグリーンレーザのレーザ光を照射して、開口８４ａから露出する誘電体層８２を除去する。これにより、端子９１の上面を被覆する誘電体層８２に開口８２ａが形成され、端子９１の上面が、開口８２ａ，８４ａを介して露出する。
【００４９】
次に、図１７に示されるように、樹脂８４の上面に、例えばプラスチックフィルムを貼り付けて、当該樹脂８４の表面を被覆するとともに、開口８４ａ，８４ｂを閉塞する。そして、基材７１の下面側を研磨する。これにより、図１８に示されるように、基材７１の下面に形成された誘電体層８２が剥離するとともに、基材７１の下面が研磨され、基材７１の厚みが２００μｍ程度になる。
【００５０】
次に、基材７１を、図５に示される一点鎖線に沿って切断し、樹脂８４の表面に貼り付けられたプラスチックフィルムを剥離する。これにより、図２及び図３に示されるコンデンサ７０が完成する。
【００５１】
上述のように構成されたコンデンサ７０は、図１に示されるように、ベース基板２０に形成されたキャビティ２０ｂに収容されている。
【００５２】
図１に戻り、導体パターン３１は、ベース基板２０の上面に形成されている。また、導体パターン３２は、ベース基板２０の下面に形成されている。導体パターン３１，３２それぞれは、厚さが５〜３０μｍで、所定の形状にパターニングされている。これらの導体パターン３１，３２は、配線板１０の電子回路を構成し、スルーホール導体４０によって電気的に接続されている。
【００５３】
絶縁層２１は、ベース基板２０の上面を覆うように形成されている。絶縁層２１は、例えば硬化したプリプレグからなる。そして、ベース基板２０の上面に形成された導体パターン３１と、当該絶縁層２１の上面に形成された導体パターン３３とを電気的に絶縁する。
【００５４】
プリプレグは、例えばグラスファイバ又はアラミドファイバに、エポキシ樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、フェノール樹脂、又はアリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）等を含浸させることにより形成される。配線板１０では、絶縁層２１の厚さは、１０〜６０μｍである。
【００５５】
絶縁層２１には、複数のビアホール２１ａが形成されている。ビアホール２１ａの内部には、ビア導体３３ａが形成される。このビア導体３３ａは、銅めっきからなる。
【００５６】
絶縁層２２は、ベース基板２０の下面を覆うように形成されている。絶縁層２２は、絶縁層２１と同様に、例えば硬化したプリプレグからなる。そして、ベース基板２０の下面に形成された導体パターン３２と、当該絶縁層２２の下面に形成された導体パターン３４とを電気的に絶縁する。この絶縁層２２の厚さは、絶縁層２１と同様に、１０〜６０μｍである。
【００５７】
絶縁層２２には、複数のビアホール２２ａが形成されている。ビアホール２２ａの内部には、ビア導体３４ａが形成される。このビア導体３４ａは、銅めっきからなる。
【００５８】
導体パターン３３は、絶縁層２１の上面に形成されている。また、導体パターン３４は、絶縁層２２の下面に形成されている。導体パターン３３，３４それぞれは、厚さが５〜２０μｍで、所定の形状にパターニングされている。そして、導体パターン３３は、絶縁層２１に形成されたビア導体３３ａによって、導体パターン３１、及びコンデンサ７０と電気的に接続されている。また、導体パターン３４は、絶縁層２２に形成されたビア導体３４ａによって、導体パターン３２と電気的に接続されている。
【００５９】
ソルダレジスト層２３は、絶縁層２１を覆うように形成されている。また、ソルダレジスト層２４は、絶縁層２２を覆うように形成されている。ソルダレジスト層２３，２４それぞれは、例えばアクリル−エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、又は紫外線硬化性の樹脂等からなる。
【００６０】
ソルダレジスト層２３には、配線板１０に実装される電子部品と導体パターン３３とを接続するための複数の開口２３ａが形成されている。そして、開口２３ａの内部には、導体パターン３３の表面を被覆するニッケルめっき膜と金メッキ膜からなる２層構造の半田接続層５１が形成されている。配線板１０に実装される電子部品の端子は、半田接続層５１に半田５３を介して接続される。
【００６１】
同様に、ソルダレジスト層２４には、複数の開口２４ａが形成されている。そして、開口の内部には、導体パターン３４の表面を被覆するための、ニッケルめっき膜と金メッキ膜からなる２層構造の半田接続層５２が形成されている。配線板１０に実装される電子部品の端子は、半田接続層５２に半田５４を介して接続される。
【００６２】
次に、上述した配線板１０の製造方法について説明する。
【００６３】
まず、図１９に示されるように、ベース基板２０と、当該ベース基板２０の上面及び下面にそれぞれ貼り付けられた銅箔２０１，２０２からなる銅張積層板２００を準備する。
【００６４】
次に、図２０に示されるように、銅張積層板２００に、例えばＣＯ２レーザを用いて、貫通孔２０ａを形成する。このとき、銅張積層板２００の両面側からそれぞれレーザ光を照射する。
【００６５】
次に、例えば、パラジウム（Ｐｄ）を主成分とする触媒を、銅張積層板２００の表面、及び貫通孔２０ａの内壁に付与する。その後、銅張積層板２００に、無電解銅めっきを施す。これにより、図２１に示されるように、銅張積層板２００の表面、及び貫通孔２０ａの内壁に、シード層としての無電解めっき膜２０３が形成される。
【００６６】
次に、無電解めっき膜２０３が形成された銅張積層板２００に、電解銅めっきを施す。これにより、図２２に示されるように、銅張積層板２００の表面にめっき膜２０４が形成され、貫通孔２０ａの内部にスルーホール導体４０が形成される。
【００６７】
次に、テンティング法などを実施して、銅箔２０１，２０２、及びめっき膜２０４をパターニングする。これにより、図２３に示されるように、銅箔２０１及びめっき膜２０４からなる導体パターン３１、及び銅箔２０２及びめっき膜２０４からなる導体パターン３２が形成される。
【００６８】
次に、例えばルータ等を用いて、図２４に示されるように、ベース基板２０にキャビティ２０ｂを形成する。そして、銅張積層板２００の下面側に粘着シート１０１を貼り付ける。
【００６９】
次に、図２５に示されるように、キャビティ２０ｂにコンデンサ７０を収容する。
【００７０】
次に、図２６に示されるように、銅張積層板２００の上面に、熱硬化性樹脂からなるフィルム２２１を配置する。そして、フィルム２２１にラミネート処理を行い、銅張積層板２００にフィルム２２１を圧着する。これにより、図２７に示されるように、ベース基板２０の上面に、導体パターン３１を覆う絶縁層２１が形成される。
【００７１】
次に、銅張積層板２００の下面側に貼り付けられた粘着シート１０１を剥離して、図２７に示されるように、銅張積層板２００の下面に、熱硬化性樹脂からなるフィルム２２２を配置する。そして、フィルム２２２にラミネート処理を行い、銅張積層板２００にフィルム２２２を圧着する。これにより、図２８に示されるように、ベース基板２０の下面に、導体パターン３２を覆う絶縁層２２が形成される。
【００７２】
また、このときに、キャビティ２０ｂに、フィルム２２１，２２２を構成する樹脂、及び加圧によりベース基板２０から滲み出た樹脂が充填される。
【００７３】
次に、絶縁層２１及び絶縁層２２それぞれにレーザ光を照射して、図２９に示されるように、外側に向かって内径が大きくなるビアホール２１ａ，２２ａを形成する。そして、ビアホール２１ａ，２２ａの内部に残留するスミアを除去するためのデスミア処理を行う。
【００７４】
次に、銅張積層板２００を、Ｐｄ等を主成分とする触媒に浸漬する。これにより、絶縁層２１，２２の表面に触媒が付着する。続いて、銅張積層板２００を、無電解銅めっき液に浸漬する。これにより、図３０に示されるように、絶縁層２１の表面、及びビアホール２１ａの内壁に、無電解めっき膜２０５が形成される。また、絶縁層２２の表面、及びビアホール２２ａの内壁に、無電解めっき膜２０６が形成される。
【００７５】
次に、無電解めっき膜２０５，２０６の表面それぞれに、感光性ドライフィルムをラミネートする。そして、感光性ドライフィルムに、それぞれ所定のパターンが形成されたマスクフィルムを密着させた後に、感光性ドライフィルムを紫外線で露光する。続いて、感光性ドライフィルムに対して、アルカリ水溶液を用いた現像を行う。これにより、図３１に示されるように、感光性ドライフィルムに、導体パターン３３，３４が形成される部分が露出する開口３０１ａ，３０２ａが設けられる。この感光性ドライフィルムは、めっきレジスト３０１，３０２を構成する。
【００７６】
次に、めっきレジスト３０１，３０２を水洗いし、乾燥させる。そして、めっきレジスト３０１，３０２の開口３０１ａ，３０２ａから露出する無電解めっき膜２０５に電解銅めっきを施す。これにより、図３２に示されるように、めっきレジスト３０１，３０２それぞれから露出しためっき膜２０７，２０８が形成される。
【００７７】
次に、めっきレジスト３０１，３０２を除去する。そして、めっきレジスト３０１，３０２に覆われていた無電解めっき膜２０５，２０６を、エッチングすることにより除去する。これにより、図３３に示されるように、絶縁層２１の表面に導体パターン３３が形成され、ビアホール２１ａにビア導体３３ａが形成される。また、絶縁層２２の表面に導体パターン３４が形成され、ビアホール２２ａにビア導体３４ａが形成される。
【００７８】
次に、図３４に示されるように、導体パターン３３及び導体パターン３４を覆うように、絶縁層２１上及び絶縁層２２上にそれぞれソルダレジスト層２３，２４を形成する。
【００７９】
次に、図３５に示されるように、ソルダレジスト層２３に開口２３ａを形成し、導体パターン３３の一部を露出させる。さらに、ソルダレジスト層２４に開口２４ａを形成し、導体パターン３４の一部を露出させる。
【００８０】
次に、開口２３ａ，２４ａから露出する導体パターン３３，３４の表面に、無電解Ｎｉ／Ｐｄ／Ａｕめっき処理を施す。これにより、図３６に示されるように、ソルダレジスト層２３の開口２３ａから露出する導体パターン３３の表面に、半田接続層５１が形成される。また、ソルダレジスト層２４の開口２４ａから露出する導体パターン３４の表面に、半田接続層５２が形成される。
【００８１】
次に、半田接続層５１，５２に半田５３，５４を塗布する。これにより、図１に示される配線板１０が完成する。
【００８２】
以上説明したように、本実施形態に係るコンデンサ７０では、多数の空隙８１ａが形成されたポーラス銀からなる下部電極８１と、この下部電極８１の表面に誘電体層８２を介して形成された上部電極８３とから、一対の相互に対向する電極が形成される。このため、平行平板電極を有するコンデンサと比較して電極の面積が大きくなり、結果的に、コンデンサの単位体積当たりの静電容量を大きくすることができる。
【００８３】
また、本実施形態に係る配線板１０は、ベース基板２０に形成されたキャビティ２０ｂに収容されたコンデンサ７０を備えている。このため、チップコンデンサを使用する場合に比較して、コンデンサを収容する部分の占める割合が小さくなる。したがって、配線板１０を小型化することができる。ひいては、配線板１０が用いられる電子機器を小型化することが可能となる。
【００８４】
以上、本発明の実施形態について説明したが、本発明は上記実施形態によって限定されるものではない。
【００８５】
例えば、上記実施形態では、下部電極８１が、ポーラス銀から構成される場合について説明した。これに限らず、下部電極８１は、ポーラス銀以外の多孔性を有する金属から構成されていてもよい。
【００８６】
上記実施形態では、上部電極８３がナノ銀から構成される場合について説明した。これに限らず、上部電極８３は、ナノ銀以外の金属から構成されていてもよい。
【００８７】
上記実施形態では、下部電極８１の表面に誘電体層８２が形成されている場合について説明した。これに限らず、下部電極８１と誘電体層８２の間に酸化防止膜を形成することとしてもよい。これにより、下部電極を構成するポーラス銀の表面に誘電体層を形成する際に、ポーラス銀が酸化することを効果的に防止することができる。例えば、酸化防止膜としては、窒化チタン等を主成分とするものが考えられる。
【００８８】
上記実施形態では、コンデンサ７０の端子９１，９２それぞれが上面に配置されている場合について説明した。これに限らず、例えば図３７に示されるように、コンデンサ７０の端子９１，９２の一方が上面に配置され、他方が下面に配置されていてもよい。
【００８９】
上記実施形態では、コンデンサ７０が、一組の下部電極８１と上部電極８３とを有している場合について説明した。これに限らず、例えば図３８に示されるコンデンサ７０Ａのように、複数組の下部電極８１と上部電極８３とを有していてもよい。このコンデンサ７０Ａでは、下部電極８１が、基材７１の上面に形成された導体層７５を介して、端子９１に接続されている。そして、上部電極８３が、直接端子９２に接続されている。
【００９０】
複数対の電極（電極対）を有するコンデンサ７０Ａを用いることで、それぞれの電極対を、用途に応じて用いることができる。具体的には、ある電極対をローパスフィルタとして用いるとともに、他の電極対をハイパスフィルタとして用いることなどが考えられる。
【００９１】
上記実施形態では、配線板１０を構成するベース基板２０の上面に、導体パターン３１，３３、及び絶縁層２１を有するビルドアップ層が形成され、ベース基板２０の下面に、導体パターン３２，３４、及び絶縁層２２を有するビルドアップ層が形成される場合について説明した。これに限らず、ベース基板２０の表面には、３以上の導体パターン、及び２以上の絶縁層を有するビルドアップ層が形成されていてもよい。
【００９２】
上記実施形態では、配線板１０を構成するベース基板２０に１つのコンデンサ７０が収容されている場合について説明した。これに限らず、ベース基板２０には複数のコンデンサ７０が収容されていてもよい。
【００９３】
上記実施形態では、配線板１０を構成するベース基板２０のキャビティ２０ｂにコンデンサ７０が収容されている場合について説明した。これに限らず、例えば図３９に示されるように、コンデンサ７０が配線板１０に実装されていてもよい。
【００９４】
ベース基板２０、絶縁層２１，２２、ソルダレジスト層２３，２４の材料は、配線板１０の使用目的等に応じて任意に選択することができる。例えば、絶縁層２１，２２は、プリプレグの他、液状又はフィルム状の熱硬化性樹脂や、それらの混合物、さらにはＲＣＦ（Resin Coated copper Foil）から構成されていてもよい。
【００９５】
無電解めっきの材料として、ニッケルや、チタン、クロム等を採用してもよい。無電解めっき以外に、ＰＶＤ膜やＣＶＤ膜を用いることもできる。ＰＶＤ膜やＣＶＤ膜の場合、触媒は不要である。
【００９６】
同様に、電解めっき膜の材料として、ニッケルや、チタン、クロム等を採用してもよい。
【００９７】
また、めっきとは、金属や樹脂などの表面に層状に導体（例えば金属）を析出させることと、析出した導体（例えば金属層）をいう。また、めっきには、電解めっきや無電解めっき等の湿式めっきのほか、ＰＶＤ（Physical Vapor Deposition）やＣＶＤ（Chemical Vapor Deposition）等の乾式めっきも含まれる。
【００９８】
また、導体パターン３１〜３４の形成方法、パターニング方法は限定されず、セミアディティブ法、サブトラクティブ法などを、配線板１０の用途に応じて適宜選択することができる。
【００９９】
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。
【符号の説明】
【０１００】
１０  配線板
１１，１２  ビルドアップ層
２０  ベース基板
２０ａ  貫通孔
２０ｂ  キャビティ
２１，２２  絶縁層
２１ａ，２２ａ  ビアホール
２３，２４  ソルダレジスト層
２３ａ，２４ａ  開口
３１〜３４  導体パターン
３３ａ，３４ａ  ビア導体
４０  スルーホール導体
５１，５２  半田接続層
５３，５４  半田
７０，７０Ａ  コンデンサ
７１  基材
７２  チタン層
７３  窒化チタン層
７５  導体層
８１  下部電極
８１ａ  空隙
８２  誘電体層
８２ａ  開口
８３  上部電極
８４  樹脂
８４ａ，８４ｂ  開口
９１，９２  端子
１００ａ  開口
１０１  粘着シート
１０２  マスク
２００  銅張積層板
２０１，２０２  銅箔
２０３，２０５，２０６  無電解めっき膜
２０４，２０７，２０８  めっき膜
２２１，２２２  フィルム
３０１，３０２  レジスト
３０１ａ，３０２ａ  開口
【図１】
2015012242.tif 000003
【図２】
2015012242.tif 000004
【図３】
2015012242.tif 000005
【図４】
2015012242.tif 000006
【図５】
2015012242.tif 000007
【図６】
2015012242.tif 000008
【図７】
2015012242.tif 000009
【図８】
2015012242.tif 000010
【図９】
2015012242.tif 000011
【図１０】
2015012242.tif 000012
【図１１】
2015012242.tif 000013
【図１２】
2015012242.tif 000014
【図１３】
2015012242.tif 000015
【図１４】
2015012242.tif 000016
【図１５】
2015012242.tif 000017
【図１６】
2015012242.tif 000018
【図１７】
2015012242.tif 000019
【図１８】
2015012242.tif 000020
【図１９】
2015012242.tif 000021
【図２０】
2015012242.tif 000022
【図２１】
2015012242.tif 000023
【図２２】
2015012242.tif 000024
【図２３】
2015012242.tif 000025
【図２４】
2015012242.tif 000026
【図２５】
2015012242.tif 000027
【図２６】
2015012242.tif 000028
【図２７】
2015012242.tif 000029
【図２８】
2015012242.tif 000030
【図２９】
2015012242.tif 000031
【図３０】
2015012242.tif 000032
【図３１】
2015012242.tif 000033
【図３２】
2015012242.tif 000034
【図３３】
2015012242.tif 000035
【図３４】
2015012242.tif 000036
【図３５】
2015012242.tif 000037
【図３６】
2015012242.tif 000038
【図３７】
2015012242.tif 000039
【図３８】
2015012242.tif 000040
【図３９】
2015012242.tif 000041