(57)【要約】      （修正有）【課題】底部センサースタックおよび上部センサースタックを備えるスタック式二重リーダー構造の読み取りセンサーを提供する。【解決手段】読み取りセンサー１３０は、ダウントラック方向に沿って上部シールド１３６と底部シールド１３８との間に位置する、底部センサースタック１３２および上部センサースタック１３４を含むスタック式二重センサーである。底部センサースタックおよび上部センサースタックのそれぞれは、自由層ＦＬ、合成反強磁性層ＳＡＦ、および反強磁性層ＡＦＭを含む。底部センサースタック１３２と上部センサースタック１３４は中間シールド１５２および１５４によってダウントラック方向に沿って互いから分離される。二つのセンサースッタクの自由層ＦＬは、中間シールド１５２および１５４に近い位置に配置される。【選択図】図１
2015049927.tif 000002
【特許請求の範囲】
【請求項１】
底部センサースタックおよび上部センサースタックを備えるスタック式二重リーダーであって、前記底部センサースタックおよび前記上部センサースタックがダウントラック方向に沿って左右対称である、スタック式二重リーダーを備える、装置。
【請求項２】
前記底部センサースタックが、底部シールドと底部中間シールドとの間で前記底部センサーの自由層を前記底部中間シールドに隣接させて配設され、前記上部センサースタックが、上部シールドと上部中間シールドとの間で前記上部センサースタックの自由層を上部マインドシールドに隣接させて配設される、請求項１に記載の装置。
【請求項３】
前記底部中間シールドと前記上部中間シールドとの間に絶縁層をさらに備える、請求項２に記載の装置。
【請求項４】
前記底部中間シールドが、反強磁性（ＡＦＭ）層をさらに備える、請求項２に記載の装置。
【請求項５】
前記上部シールドが、合成反強磁性（ＳＡＦ）シールドであり、前記底部シールドがＳＡＦシールドである、請求項２に記載の装置。
【請求項６】
前記上部中間シールドと前記上部シールドとの間に構成される上部信号リーダー回路と、前記底部中間シールドと前記底部シールドとの間に構成される底部信号リーダー回路と、をさらに備え、前記上部信号リーダー回路および前記底部信号リーダー回路内の電流の方向が反平行である、請求項２に記載の装置。
【請求項７】
前記上部中間シールドに接続される前記上部信号リーダー回路の端部の極性が、前記底部中間シールドに接続される前記底部信号リーダー回路の端部の極性と同じである、請求項６に記載の装置。
【請求項８】
前記上部センサースタックの自由層と前記底部センサースタックの自由層との間のダウントラックの距離が、約１０ｎｍ〜４０ｎｍの範囲である、請求項２に記載の装置。
【請求項９】
前記底部中間シールドの前記極性が、前記上部中間シールドの前記極性と同じである、請求項２に記載の装置。
【請求項１０】
単一の中間シールドによって分離される底部センサースタックおよび上部センサースタックを備える、二重リーダー。
【請求項１１】
前記底部センサースタックおよび前記上部センサースタックが、ダウントラック方向に沿って左右対称である、請求項１０に記載の二重リーダー。
【請求項１２】
前記底部センサースタックが、底部シールドに接触するＡＦＭ層を含み、前記上部センサースタックが、上部シールドに接触するＡＦＭ層を含む、請求項１１に記載の二重リーダー。
【請求項１３】
絶縁層が、前記底部センサースタックと前記上部センサースタックとの間に存在しない、請求項１１に記載の二重リーダー。
【請求項１４】
前記上部センサースタックの自由層と前記底部センサースタックの自由層との間のダウントラックの距離が、約１０ｎｍ〜４０ｎｍの範囲である、請求項１１に記載の二重リーダー。
【請求項１５】
前記二重リーダーからの信号を読み取るように構成される３リード式前置増幅器回路をさらに備える、請求項１２に記載の二重リーダー。
【請求項１６】
前記３リード式前置増幅器回路の第１のリードが、前記上部シールドに接続され、前記３リード式前置増幅器回路の第２のリードが、前記中間シールドに接続され、前記３リード式前置増幅器回路の第３のリードが、前記底部シールドに接続される、請求項１５に記載の二重リーダー。
【請求項１７】
磁気媒体と、
底部センサースタックおよび上部センサースタックを含む二重リーダーであって、前記底部センサースタックおよび前記上部センサースタックのそれぞれが、前記磁気媒体からデータを読み取るように構成され、前記上部センサースタックのダウントラック極性が、前記底部センサースタックのダウントラック極性と反対である、二重リーダーと、を備える、記憶デバイス。
【請求項１８】
前記上部センサースタックおよび前記底部センサースタックが、単一の中間シールドによって分離される、請求項１７に記載の記憶デバイス。
【請求項１９】
前記底部センサースタックによって生成される信号のダウントラック極性が、前記上部センサースタックによって生成される信号の前記ダウントラック極性と反対である、請求項１７に記載の記憶デバイス。
【請求項２０】
前記二重リーダーによって生成される前記信号が、３リード式前置増幅器回路によって読み取られる、請求項１７に記載の記憶デバイス。
【発明の詳細な説明】
【背景技術】
【０００１】
磁気データ記憶および検索システムにおいて、磁気読み取り／書き込みヘッドは、一般的に、磁気ディスクに記憶された磁気的に符号化された情報を検索するための、磁気抵抗（ＭＲ）センサーを有するリーダー部分を含む。ディスクの表面からの磁束がＭＲセンサーの感知層の磁化ベクトルを回転させ、それが次いでＭＲセンサーの電気抵抗率を変化させる。ＭＲセンサーの抵抗率の変化は、ＭＲセンサーに電流を通し、ＭＲセンサーの両端の電圧を測定することによって検出することができる。その後、外部回路が電圧情報を適切な形式に変換し、その情報を必要に応じて操作して、ディスク上に符号化された情報を回復する。
【発明の概要】
【課題を解決するための手段】
【０００２】
本明細書に記載され、特許請求される実装例は、底部センサースタックおよび上部センサースタックを備えるスタック式二重リーダーを提供し、これらの底部センサースタックおよび上部センサースタックは、ダウントラック方向に沿って左右対称である。
【０００３】
この発明の概要は、以下の発明を実施するための形態においてさらに詳述されるいくつかの概念を簡略化された形態で紹介するために提供される。この発明の概要は、特許請求される主題の重要な特徴または必須の特徴を特定するよう意図されず、また特許請求される主題の範囲を限定するために使用されるようにも意図されない。これらおよび種々の他の特徴および利点は、以下の発明を実施するための形態を一読することによって明らかとなる。
【０００４】
記載される技術は、添付の図面に関連して読まれる種々の実装例を詳述する以下の発明を実施するための形態の項から最良に理解される。
【図面の簡単な説明】
【０００５】
【図１】アクチュエータアセンブリの端部上で実装される例示的な読み取りセンサー構造を図示する例示的なブロック図を示す。
【図２】本明細書に開示される実装例に従うスタック式二重リーダーの例示的なブロック図を示す。
【図３】本明細書に開示される代替的な実装例に従うスタック式二重リーダーの部分的なブロック図を示す。
【図４】本明細書に開示される実装例に従うスタック式二重リーダーを製作するための例示的な動作を示す。
【発明を実施するための形態】
【０００６】
磁気データ記憶および検索システムにおいて、磁気記録ヘッドは、一般的に、磁気ディスクに記憶された磁気的に符号化された情報を検索するための、磁気抵抗（ＭＲ）センサーを有するリーダー部分を含む。ディスクの表面からの磁束が、ＭＲセンサーの感知層または層の磁化ベクトルを回転させ、それが次いでＭＲセンサーの電気抵抗率を変化させる。この感知層は、感知層の磁化ベクトルが外部磁束に応答して自由に回転するため、多くの場合「自由」層と称される。ＭＲセンサーの抵抗率の変化は、ＭＲセンサーに電流を通し、ＭＲセンサーの両端の電圧を測定することによって検出することができる。次いで、外部回路が電圧情報を適切な形式に変換し、その情報を必要に応じて操作して、ディスク上に符号化された情報を回復する。
【０００７】
３つの一般的な分類：（１）異方性磁気抵抗（ＡＭＲ）センサー、（２）スピンバルブセンサーおよび多層ＧＭＲセンサーを含む巨大磁気抵抗（ＧＭＲ）センサー、ならびに（３）トンネル巨大磁気抵抗（ＴＧＭＲ）センサーを特徴とし得るＭＲセンサーが開発されている。
【０００８】
トンネルＧＭＲ（ＴＧＭＲ）センサーは、センサーの磁性層が、磁性層間の電子のトンネルを可能にするのに十分薄い絶縁膜によって分離されることを除き、ＧＭＲセンサーに類似する一連の交互の磁性層および非磁性層を有する。ＴＧＭＲセンサーの抵抗は、磁性層の磁化の相対配向により、磁性層の磁化が平行である構成には最小を、そして磁性層の磁化が反平行である構成には最大を提示する。
【０００９】
ＭＲセンサーの全ての型について、ディスクからの磁束に応答して磁化回転が起こる。ディスクの記録密度は増加し続けるため、ディスク上のビットならびにトラックの幅は、減少しなければならない。これは、より小さいＭＲセンサーならびにより狭いシールド間の間隔（ＳＳＳ）をますます必要とする。センサーのＳＳＳがリーダーの信号対雑音比（ＳＮＲ）を決定し、より高いＳＳＳは、より低いＳＮＲに関連する。よって、ＳＳＳの減少は、ＰＷ５０の値の減少をもたらし、ひいては記録システムに対するＳＮＲの値を増加させる。
【００１０】
スタック式二重リーダーは、トラック密度能力およびデータ速度の十分な改善を約束する。スタック式二重リーダーでは、２つのセンサースタックが、ダウントラック方向に沿って上部シールドと底部シールドとの間にスタック化される。２つのセンサースタックは、ダウントラック方向に沿った中間シールドによって分離される。よりさらに、センサースタックは、クロストラック方向に沿った側面シールド間に位置付けされる。上部シールドと中間シールドとの間の距離、および中間シールドと底部シールドとの間の距離が、それぞれ、上部リーダーおよび底部リーダーにおけるＰＷ５０値を決定する。２つのセンサースタック間の距離はまた、スキュー下の二重スタック化式リーダーの性能を決定し、２つのセンサーの間のより低い距離はスキュー下でより良好な性能をもたらす。
【００１１】
スタック式二重リーダーはまた、ダウントラック方向に沿った２つのセンサースタック間の中間シールドを含む。中間シールドは、センサースタックの両端の電圧を読み取るリードに接続される。２つのセンサースタックにわたってリード内を流れる電流が同じ方向である場合、つまり、ダウントラック方向でスタック式二重リーダーの上部から底部へ、または、ダウントラック方向でスタック式二重リーダーの底部から上部へのいずれかで、二重スタック式リーダーは、スタック式二重リーダーの動作中、スピンモーメント転送（ＳＭＴ）のために好ましい方向で両方の電流が流れるため、より高い安定性およびより低い雑音を提示する。したがって、二重スタック式リーダーの１つの実装例においては、中間シールドに接続される２つのリードは、反対の極性を有する。
【００１２】
しかしながら、かかる反対の極性は、２つの中間シールドにわたる漏出の可能性を増加させ、よって、中間シールド間に厚い絶縁体を必要とする。一方、かかる増加した絶縁体の厚さは、２つのセンサー間の距離を増加させ、スキュー下でスタック式二重リーダーの性能不足をもたらす。よりさらに、増加した絶縁体の厚さはまた、上部シールドと中間シールドとの間の距離、および中間シールドと底部シールドとの間の距離を増加させ、よって、それぞれ、上部リーダーおよび底部リーダーにおけるより高いＰＷ５０値をもたらす。
【００１３】
本明細書に開示されるスタック式二重リーダーの実装例は、２つのセンサースタックの自由層（ＦＬ）が互いにより近位であるように、上部シールドと底部シールドとの間のＳＳＳを減少させ、かつダウントラック方向に沿った２つのセンサースタックを左右対称化することによってダウントラック方向に沿った２つのセンサーの間の距離も減少させる。言い換えると、本明細書に開示される実装例において、２つのセンサースタックのそれぞれのＦＬは、２つのセンサースタックの合成反強磁性（ＳＡＦ）層と比較して、２つのセンサーを分離している中間シールドにより近位である。スタック式二重センサーの実装例は、同じ極性を有するように、中間シールドに取り付けられるリードを提供する。
【００１４】
図１は、アクチュエータアセンブリ１００の端部上に実装される例示的な読み取りセンサー構造を図示する例示的なブロック図を示す。具体的には、図１は、トランスデューサヘッド１０４がアクチュエータアセンブリ１０６の端部上に位置する、ディスク１０２の実装例の平面図を示す。ディスク１０２は、動作中、回転ディスク軸１０８を中心として回転する。さらに、ディスク１０２は外径１１０および内径１１２を含み、環状の点線によって示される、いくつかのデータトラック１１４がそれらの間にある。データトラック１１４は、実質的に環状であり、規則的に間隔を置かれるパターン化されたビットで作製される。
【００１５】
情報は、ディスク１０２に隣接して位置付けされる回転アクチュエータ軸１１６を中心としたデータトラック１１４のシーク動作の間回転する、アクチュエータアセンブリ１０６の使用を通してデータトラック１１４上に書き込まれ得るか、またはその上のパターン化されたビットから読み取られ得る。回転アクチュエータ軸１１６から遠位の端部でアクチュエータアセンブリ１０６上に載置されるトランスデューサヘッド１０４は、ディスク動作中、ディスク１０２の表面上のごく近接を飛ぶ。トランスデューサヘッド１０４は、トラック１１４からデータを読み取るための読み取りセンサーと、トラック１１４へデータを書き込むための書き込み極とを含む記録ヘッドを含む。
【００１６】
ディスク１０２のトラック１１４の遷移は、磁気ディスク１０２からデータを読み取るように、磁場を発生させる。読み取りセンサーが遷移を過越すると、遷移の磁場は、読み取りセンサーの抵抗を変調する。読み取りセンサーの抵抗の変化は、センス電流を読み取りセンサーに通過させ、次いで、読み取りセンサーの両端の電圧の変化を測定することによって検出される。生じる抵抗に基づく電圧信号は、ディスク１０２のトラック上に符号化されるデータを回復するように使用される。
【００１７】
図１はまた、読み取りセンサーがトランスデューサヘッド１０４上に位置し得る、読み取りセンサー１３０の部分的な断面の構成の拡大された空気軸受面（ＡＢＳ）の図を示す。具体的には、読み取りセンサー１３０は、ダウントラック方向に沿って上部シールド１３６と底部シールド１３８との間に位置する底部センサースタック１３２および上部センサースタック１３４を含むスタック式二重センサーである。底部センサースタック１３２および上部センサースタック１３４のそれぞれは、ＦＬ、ＳＡＦ、およびＡＦＭを含む。よりさらに、底部センサースタック１３２が、底部側面シールド１４６と１４８との間に配設されるのに対して、上部センサースタック１３４は、上部側面シールド１４２と１４４との間に配設される。
【００１８】
示される実装例において、底部センサースタック１３２および上部センサースタック１３４は、ダウントラック方向に種々の層の反対の配設を有する。よって、例えば、底部センサースタック１３２は、ＡＦＭが底部シールド１３８により近位であるように、配設されるＦＬ、ＳＡＦ、およびＡＦＭを含み、上部センサースタック１３４は、ＡＦＭが上部シールド１３６により近位であるように、配設されるＦＬ、ＳＡＦ、およびＡＦＭを含む。言い換えると、ダウントラック方向に沿って、底部センサースタック１３２の種々の層の順序が、上部センサースタック１３４の種々の層の順序に反対である。
【００１９】
底部センサー１３２および上部センサー１３４は、上部中間シールド１５２および底部中間シールド１５４によってダウントラック方向に沿って互いから分離される。中間シールド１５２および１５４のそれぞれは、パーマロイ材料で作製され得る。１つの実装例において、ＡＦＭ層１５６は、上部中間シールド１５２を、ダウントラック方向に沿った底部中間シールド１５４から分離する。よりさらに、ＡＦＭ層１５６は、絶縁層１６０によって上部中間シールド１５２から絶縁される。
【００２０】
図１に示される様式で、底部センサー１３２および上部センサー１３４の配設は、底部センサー１３２のＦＬと上部センサー１３４のＦＬとの間のより低い距離をもたらす。ＦＬの磁化が磁気媒体からの磁気情報を読み取る際に使用されると、２つのＦＬの間のより低い距離が、スキューの存在においてスタック式二重リーダーのより良好な性能をもたらす。１つの実装例において、上部センサー１３４の自由層と底部センサー１３２の自由層との間のダウントラックの距離が、約１０ｎｍ〜４０ｎｍの範囲である。
【００２１】
上部センサースタックおよび底部センサースタック両方における層のシーケンスが、同じ（開示されず）である、スタック式二重リーダーの実装例で、２つの可能性が存在する。（１）絶縁層の両側の電流の極性が、反対である。これは、ＳＭＴによって発生される雑音および不安定性の点から好ましい状況であるが、それは、薄い絶縁層上に圧力を発生する。（２）あるいは、絶縁層の両側の電流の極性が、同じである。これは、絶縁層上の圧力を減少させるが、ＳＭＴのため、雑音および不安定性を発生し得る。
【００２２】
それと比較すると、図１に示される実装例において，減少された雑音および不安定性ならびに絶縁層上の減少された圧力の利益が、同じ設計で達成される。絶縁層１６０の両側上の電流の極性は、絶縁層１６０上の圧力を減少させることと同じである。よりさらに、電流の極性は、それが、両方のリーダーにおいて層のシーケンスとそれらに取り付けられる電極の極性との間の不整合によって生成され得るスピンモーメント転送（ＳＭＴ）からくる雑音および不安定性を実質的に減少するように、選択され得る。
【００２３】
スタック式二重リーダー１３０の実装例が、底部中間シールド１５４、ＡＦＭ層１５６、および上部中間シールド１５２を含む一方で、代替的な実装例では、底部中間シールド１５４およびＡＦＭ層１５６のみが、提供され得る。単一の中間シールドを備えるかかる実装例は、底部センサー１３２のＦＬと上部センサー１３４のＦＬとの間の距離をさらに減少し、スキューの存在においてスタック式二重リーダー１３０の性能をさらに改善する。さらには、単一の中間シールドを備える実装例はまた、中間シールドのＡＦＭ層１５６と上部中間シールド１５２との間の絶縁体層の必要性を排除する。
【００２４】
図２は、本明細書に開示される実装例に従うスタック式二重リーダー２００の例示的なブロック図を示す。スタック式二重リーダー２００は、底部シールド２０６と上部シールド２０８との間にダウントラック方向に沿って配設される、底部センサースタック２０２および上部センサースタック２０４を含む。上部センサースタック２０４が、上部シールド２０８と上部中間シールド２１２との間に配設されるのに対して、底部センサースタック２０２は、底部シールド２０６と底部中間シールド２１０との間に配設される。よりさらに、上部センサースタック２０４は、クロストラック方向に沿って上部側面シールド２２０と２２２との間に配設される。底部センサースタック２０２は、底部側面シールド２２４と２２６との間に配設される。底部センサースタック２０２および上部センサースタック２０４のそれぞれは、自由層（ＦＬ）、ＳＡＦ層、およびＡＦＭ層を含む。
【００２５】
底部シールド２０６および上部シールド２０８のそれぞれは、合成反強磁性（ＳＡＦ）構造の形態に構成され得る。よって、上部シールド２０８は、ＲＬとＰＬとの間を連結するＲＫＫＹを提供するように、ルテニウム（Ｒｕ）等の非磁気材料の薄い層によって分離される基準層（ＲＬ）およびピン止め層（ＰＬ）を含む。同様に、底部シールド２０６はまた、ＲＬとＰＬとの間を連結するＲＫＫＹを提供するように、ルテニウム（Ｒｕ）等の非磁気材料の薄い層によって分離される基準層（ＲＬ）およびピン止め層（ＰＬ）を含む。上部シールド２０８および底部シールド２０６のＲＬ層およびＰＬ層での磁化の方向は、互いに反平行である。
【００２６】
スタック式二重リーダー２００はまた、底部中間シールド２１２、およびダウントラック方向に沿った中間シールドＡＦＭ層２１４と上部中間シールド２１０との間の、絶縁層２１６に隣接する、中間シールドＡＦＭ層２１４を含む。１つの実装例において、中間シールド２１０および２１２は、パーマロイ材料で作製され得る。
【００２７】
底部センサースタック２０２によって生成される信号は、底部シールド２０６および底部中間シールド２１２に取り付けられる底部電気リード２４０を用いて読み取られる。一方で、上部センサースタック２０４によって生成される信号は、上部シールド２０８および上部中間シールド２１０に取り付けられる上部電気リード２４２を用いて読み取られる。上部センサースタック２０４と比較して、底部センサースタック２０２の左右対称である層のシーケンスのため、２つのセンサースタックで生成される電流の方向はまた、ダウントラック方向に沿って反対である。結果的に、絶縁層２１６の両側の２つの層、すなわち、上部中間シールド２１０および底部中間シールド２１２は、同じ極性（示される実装例において、陽）を有する。これは、絶縁層２１６上に生成され得る圧力を減少させ、したがって、より薄い絶縁層２１６は、スタック式二重リーダー２００で使用され得る。よりさらに、性能低下に関するＳＭＴは、スタック式二重リーダーの層に取り付けられる電極の極性が両方のスタックに好ましく作製され得るため、両方のリーダーにおいて減少され得る。
【００２８】
よりさらに、センサースタックの左右対称である配設のため、上部センサースタック２０４のＦＬおよび底部センサースタック２０２のＦＬは、互いにより近位であり、２つのＦＬ間の距離２５０を実際に減少させる。距離２５０の減少は、スキューの存在においてスタック式二重リーダー２００のより良好な性能をもたらす。
【００２９】
図３は、本明細書に開示される実装例に従うスタック式二重リーダー３００の例示的なブロック図を示す。スタック式二重リーダー３００は、底部シールド３０６と上部シールド３０８との間にダウントラック方向に沿って配設される、底部センサースタック３０２および上部センサースタック３０４を含む。上部センサースタック３０４が、上部シールド３０８と中間シールド３１０のＡＦＭ層３１２との間に配設されるのに対して、底部センサースタック３０２は、底部シールド３０６と中間シールド３１０との間に配設される。よりさらに、上部センサースタック２０４は、クロストラック方向に沿って上部側面シールド３２０と３２２との間に配設される。底部センサースタック３０２は、底部側面シールド３２４と３２６との間に配設される。底部センサースタック３０２および上部センサースタック３０４のそれぞれは、自由層（ＦＬ）、ＳＡＦ層、およびＡＦＭ層を含む。
【００３０】
上部センサースタック３０４および底部センサースタック３０２の（ダウントラック方向に沿った）層のシーケンスを反転させることは、２つのセンサースタック間のいかなる絶縁層をもなく単一の中間シールド層３１０を用いることを可能にする。結果的に、３リード式前置増幅器回路３４０は、スタック式二重リーダー３００の２つのセンサーから信号を収集するために使用され得る。３リード式前置増幅器回路３４０を用いることは、スタック式二重リーダー３００への電極の接続の数を減少させ、よって、ＳＭＴに関する雑音を減少させる。よりさらに、絶縁層の排除は、２つのセンサースタックのＦＬの間の距離３５０をさらに減少させ、よって、スキューの存在においてスタック式二重リーダーの性能をさらに改善する。１つの実装例において、上部センサースタック３０４の自由層と底部センサースタック３０２の自由層との間のダウントラックの距離が、約１０ｎｍ〜４０ｎｍの範囲である。
【００３１】
図４は、本明細書に開示される実装例に従うスタック式二重リーダーを製作するための例示的な動作４００を示す。具体的には、種々の動作４０２〜４２４は、本明細書に開示される二重スタック式リーダーを形成する１つのシーケンスを開示する。これらの動作が１つのシーケンスを開示する一方で、これらの動作のうちの１つ以上は、代替的な順序で実施されてもよい。動作４０２は、ルテニウム（Ｒｕ）等の非磁気材料の薄い層によって分離される基準層（ＲＬ）およびピン止め層（ＰＬ）を形成することを含み得る、ＳＡＦ底部シールドを形成する。動作４０４〜４０８は、底部センサースタック（４０４）のＡＦＭ層、底部センサースタック（４０６）のＳＡＦ層を形成すること、および底部センサースタック（４０８）のＦＬを形成することを含む、底部センサースタックを形成する。代替的な実装例では、底部センサースタックはまた、ＦＬの上部上にキャッピング層等の他の層を含んでもよいことを、明記する。
【００３２】
続いて、底部リーダーの側面シールドは、動作４１０によって、底部センサースタックの（クロストラック方向において）両側上に形成される。動作４１２および４１４は、それぞれ、第１の中間シールドおよび中間シールドＡＦＭを形成する。代替的な実装例において、第２の中間シールドはまた、中間シールドＡＦＭに隣接して形成されてもよい。
【００３３】
動作４１６〜４２０は、上部センサースタック（４１６）のＦＬ、上部センサースタック（４１８）のＡＦＭ層、および上部センサースタック（４２０）のＳＡＦ層を形成することを含む、上部センサースタックを形成する。上部センサースタックの種々の層が形成される順序は、底部センサーの層が形成される順序と比較して、逆である。よりさらに、代替的な実装例において、上部センサースタックはまた、（ＦＬと中間シールド層との間の）ＦＬの上部上にキャッピング層等の他の層を含んでもよい。続いて、動作４２２は、上部センサースタックの（クロストラック方向において）両側上に上部リーダーの側面シールドを形成し、動作４２４は、ＳＡＦ上部シールドを形成する。
【００３４】
上記の明細書、実施例、およびデータは、本発明の例示的な実装例の構造および使用の完全な説明を提供する。本発明の多くの実装例は、本発明の精神および範囲から逸脱することなく行うことができるため、本発明は、以下に添付の特許請求の範囲内に存在する。よりさらに、異なる実装例の構造上の特徴は、記載の特許請求の範囲から逸脱することなく、さらに別の実装例に組み合わることができる。上記の実装例および他の実装例は、以下の特許請求の範囲の範囲内にある。
【図１】
2015049927.tif 000003
【図２】
2015049927.tif 000004
【図３】
2015049927.tif 000005
【図４】
2015049927.tif 000006