(57)【要約】【課題】本発明は工程進行過程で発生する変質膜が除去できる表示装置及びその製造方法を提供する。【解決手段】本発明による表示装置は、基板と、基板上に形成された薄膜トランジスタと、薄膜トランジスタと接続された画素電極と、画素電極上に画素電極と複数の微細空間を挟んで離隔されるように形成された共通電極と、共通電極上に形成されたルーフ層と、微細空間の一部を露出させる注入口と、微細空間を満たす液晶層と、注入口を覆うようにルーフ層上に形成なって微細空間を密封する封止膜と、を含み、微細空間の端に位置する共通電極は、階段形に形成されることを特徴とする。【選択図】図５
2015135466.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された薄膜トランジスタと、
前記薄膜トランジスタと接続された画素電極と、
前記画素電極上に前記画素電極と複数の空間を挟んで離隔されるように形成された共通電極と、
前記共通電極上に形成された有機絶縁層と、
前記空間の一部を露出させる注入口と、
前記空間を満たす液晶層と、
前記注入口を覆うように前記有機絶縁層上に形成され、前記空間を密封する封止膜と、を含み、
前記空間の端に位置する共通電極は、階段形に形成されることを特徴とする表示装置。
【請求項２】
前記共通電極は、前記空間の上部面及び側面を覆い、
前記共通電極は、前記空間の側面を覆っている部分が階段形に形成されることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記空間は、マトリックス形態に配置され、
前記表示装置は、列方向に隣接した前記空間の間に位置する第１谷間、行方向に隣接した前記空間の間に位置する第２谷間、及び前記薄膜トランジスタ上に形成された絶縁層をさらに含み、
前記共通電極は、前記第２谷間で前記絶縁層の直上に形成され、前記第２谷間と隣接した部分が階段形に形成されることを特徴とする請求項１に記載の表示装置。
【請求項４】
基板上に薄膜トランジスタを形成する段階と、
前記薄膜トランジスタに接続されるように画素電極を形成する段階と、
前記画素電極上に第１バリア層を形成する段階と、
前記第１バリア層上に犠牲層を形成する段階と、
前記犠牲層上に第２バリア層を形成する段階と、
前記第２バリア層上に共通電極を形成する段階と、
前記共通電極上に有機絶縁層を形成する段階と、
前記犠牲層の一部が露出されるように前記共通電極及び前記有機絶縁層をパターニングする段階と、
前記犠牲層を除去して前記画素電極と前記共通電極の間に空間を形成する段階と、
前記第１バリア層及び前記第２バリア層を除去する段階と、
前記空間の内部に液晶物質を注入して液晶層を形成する段階と、
前記空間が露出された部分を覆うように封止膜を形成して前記空間を密封する段階と、を含むことを特徴とする表示装置の製造方法。
【請求項５】
前記空間は、マトリックス形態に配置され、
列方向に隣接した前記空間の間に第１谷間が配置され、
行方向に隣接した前記空間の間に第２谷間が配置されることを特徴とする請求項４に記載の表示装置の製造方法。
【請求項６】
前記第２バリア層を形成した後、
前記第１バリア層及び前記第２バリア層をパターニングする段階をさらに含むことを特徴とする請求項５に記載の表示装置の製造方法。
【請求項７】
前記第１バリア層及び前記第２バリア層をパターニングする段階で、
前記第１バリア層及び前記第２バリア層は、前記第２谷間に位置する部分が除去されることを特徴とする請求項６に記載の表示装置の製造方法。
【請求項８】
前記共通電極は、前記第２谷間にさらに形成され、前記第２谷間と隣接した部分が階段形に形成されることを特徴とする請求項７に記載の表示装置の製造方法。
【請求項９】
前記第１バリア層及び前記第２バリア層を除去する段階で、湿式エッチング方式を用いて前記第１バリア層及び前記第２バリア層を除去することを特徴とする請求項４に記載の表示装置の製造方法。
【請求項１０】
前記第１バリア層及び前記第２バリア層は銅を含むことを特徴とする請求項４に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置及びその製造方法に関し、特に、工程進行過程で発生する変質膜を除去することができる表示装置及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置は現在最も幅広く使用されているフラットパネル表示装置の一つであって、画素電極及び共通電極などといった電界生成電極が形成されている二枚の表示板とその間に入っている液晶層とを含み、電界生成電極に電圧を印加して液晶層に電界を生成し、これを通じて液晶層の液晶分子の配向を決定し入射光の偏光を制御することによって画像を表示する。
【０００３】
液晶表示装置を構成する二枚の表示板は、薄膜トランジスタ表示板及び対向表示板であってもよい。薄膜トランジスタ表示板にはゲート信号を伝送するゲート線とデータ信号を伝送するデータ線が互いに交差して形成され、ゲート線及びデータ線と接続されている薄膜トランジスタ、薄膜トランジスタと接続されている画素電極などが形成されてもよい。対向表示板には遮光部材、カラーフィルタ、共通電極などが形成されてもよい。場合によっては、遮光部材、カラーフィルタ、共通電極が薄膜トランジスタ表示板に形成されてもよい。
【０００４】
しかし、従来の液晶表示装置では二枚の基板が必須であり、二枚の基板上にそれぞれの構成要素を形成することによって、表示装置が重く、厚く、製造費用が多くかかり、製造工程時間が長くかかるなどの問題点があった。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は前記のような問題点を解決するために案出したものであって、一つの基板を用いて表示装置を製造することにより、重量、厚さ、製造費用及び製造工程時間を減らすことができる表示装置及びその製造方法を提供することを目的とする。
【０００６】
また、製造工程進行過程で発生する変質膜を除去することができる表示装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一実施形態による表示装置は、基板と、前記基板上に形成された薄膜トランジスタと、前記薄膜トランジスタと接続された画素電極と、前記画素電極上に前記画素電極と複数の空間を挟んで離隔されるように形成された共通電極と、前記共通電極上に形成された有機絶縁層と、前記空間の一部を露出させる注入口と、前記空間を満たす液晶層と、前記注入口を覆うように前記有機絶縁層上に形成され、前記空間を密封する封止膜とを含み、前記微空間の端に位置する共通電極は、階段形に形成されることを特徴とする。
【０００８】
前記共通電極は、前記空間の上部面及び側面を覆っており、前記共通電極は、前記空間の側面を覆っている部分が階段形に形成されてもよい。
【０００９】
前記空間は、マトリックス形態に配置されており、列方向に隣接した前記空間の間に位置する第１谷間、及び行方向に隣接した前記空間の間に位置する第２谷間をさらに含んでもよい。
【００１０】
前記共通電極は、第２谷間にさらに形成されてもよい。
【００１１】
前記共通電極は、前記第２谷間と隣接した部分が階段形に形成されてもよい。
【００１２】
本発明の一実施形態による表示装置は、前記薄膜トランジスタ上に形成された絶縁層をさらに含み、前記第２谷間で前記共通電極は、前記絶縁層の直上に形成されてもよい。
【００１３】
本発明の一実施形態による表示装置の製造方法は、基板上に薄膜トランジスタを形成する段階と、前記薄膜トランジスタに接続されるように画素電極を形成する段階と、前記画素電極上に第１バリア層を形成する段階と、前記第１バリア層上に犠牲層を形成する段階と、前記犠牲層上に第２バリア層を形成する段階と、前記第２バリア層上に共通電極を形成する段階と、前記共通電極上に有機絶縁層を形成する段階と、前記犠牲層の一部が露出されるように前記共通電極及び前記有機絶縁層をパターニングする段階と、前記犠牲層を除去して前記画素電極と前記共通電極の間に空間を形成する段階と、前記第１バリア層及び前記第２バリア層を除去する段階と、前記空間の内部に液晶物質を注入して液晶層を形成する段階と、前記空間が露出された部分を覆うように封止膜を形成して前記空間を密封する段階とを含むことを特徴とする。
【００１４】
前記空間は、マトリックス形態に配置され、列方向に隣接した前記空間の間に第１谷間が配置され、行方向に隣接した微細前記空間の間に第２谷間が配置されてもよい。
【００１５】
本発明の一実施形態による表示装置の製造方法は、前記第２バリア層を形成した後、前記第１バリア層及び前記第２バリア層をパターニングする段階をさらに含んでもよい。
【００１６】
前記第１バリア層及び前記第２バリア層をパターニングする段階で、前記第１バリア層及び前記第２バリア層は、前記第２谷間に位置する部分が除去されてもよい。
【００１７】
前記共通電極は、第２谷間にさらに形成されてもよい。
【００１８】
前記共通電極は、前記第２谷間と隣接した部分が階段形に形成されてもよい。
【００１９】
本発明の一実施形態による表示装置の製造方法は、前記薄膜トランジスタ上に絶縁層を形成する段階をさらに含み、前記第２谷間で前記共通電極は、前記絶縁層の直上に形成されてもよい。
【００２０】
前記共通電極は、前記空間の上部面及び側面を覆っており、前記共通電極は、前記空間の側面を覆っている部分が階段形に形成されてもよい。
【００２１】
前記第１バリア層及び前記第２バリア層を除去する段階で、湿式エッチング方式を用いて前記第１バリア層及び前記第２バリア層を除去してもよい。
【００２２】
前記第１バリア層及び前記第２バリア層を除去する段階で、前記画素電極及び前記共通電極は除去されなくてもよい。
【００２３】
前記第１バリア層及び前記第２バリア層は、銅を含んでもよい。
【００２４】
前記画素電極及び前記共通電極は、インジウム−亜鉛酸化物（ＩＺＯ、Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）またはインジウム−スズ酸化物（ＩＴＯ、Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）を含んでもよい。
【００２５】
前記第１バリア層は、前記画素電極より薄い厚さで形成されてもよい。
【００２６】
前記第２バリア層は、前記共通電極より薄い厚さで形成されてもよい。
【発明の効果】
【００２７】
前記のような本発明の一実施形態による表示装置及びその製造方法は次のような効果がある。
【００２８】
本発明の一実施形態による表示装置及びその製造方法は、一つの基板を用いて表示装置を製造することにより、重量、厚さ、製造費用及び製造工程時間を減らすことができる。
【００２９】
また、画素電極の上と共通電極の下にバリア層を形成し、犠牲層を除去した後にバリア層を除去することによって、犠牲層が変わってできた変質膜を容易に除去することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態による表示装置を示す平面図である。
【図２】本発明の一実施形態による表示装置の一画素の等価回路図である。
【図３】本発明の一実施形態による表示装置の一部を示す配置図である。
【図４】本発明の一実施形態による表示装置のＩＶ−ＩＶ線に沿った断面図である。
【図５】本発明の一実施形態による表示装置のＶ−Ｖ線に沿った断面図である。
【図６】本発明の一実施形態による表示装置の製造方法を示す工程断面図である。
【図７】本発明の一実施形態による表示装置の製造方法を示す工程断面図である。
【図８】本発明の一実施形態による表示装置の製造方法を示す工程断面図である。
【図９】本発明の一実施形態による表示装置の製造方法を示す工程断面図である。
【図１０】本発明の一実施形態による表示装置の製造方法を示す工程断面図である。
【図１１】本発明の一実施形態による表示装置の製造方法を示す工程断面図である。
【図１２】本発明の一実施形態による表示装置の製造方法を示す工程断面図である。
【図１３】本発明の一実施形態による表示装置の製造方法を示す工程断面図である。
【発明を実施するための形態】
【００３１】
以下、添付した図面を参照して本発明の実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳しく説明する。しかし、本発明は様々な形態に実現でき、ここで説明する実施形態に限定されない。
【００３２】
図面で様々な層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似の部分については同一の図面符号を付けた。層、膜、領域、基板などの部分が他の部分の“上”にあるという時、これは他の部分の“直上”にある場合だけでなく、その中間に他の構成要素がある場合も含む。逆に、ある部分が他の部分の“直上”にあるという時はその中間に他の構成要素がないことを意味する。
【００３３】
まず、図１を参照して本発明の一実施形態による表示装置について概略的に説明する。
【００３４】
図１は本発明の一実施形態による表示装置を示す平面図である。
【００３５】
本発明の一実施形態による表示装置は、ガラスまたはプラスチックなどのような材料を含む基板１１０を含む。
【００３６】
基板１１０の上には、ルーフ層（ｒｏｏｆ  ｌａｙｅｒ）３６０によって覆われている微細空間（ｍｉｃｒｏｃａｖｉｔｙ）３０５が形成されている。ルーフ層３６０は行方向に延長され、一つのルーフ層３６０の下には複数の微細空間３０５が形成されている。
【００３７】
微細空間３０５はマトリックス形態に配置されてもよく、列方向に隣接した微細空間３０５の間には第１谷間Ｖ１が位置しており、行方向に隣接した微細空間３０５の間には第２谷間Ｖ２が位置している。
【００３８】
複数のルーフ層３６０は、、第１谷間Ｖ１を挟んで互いに分離されている。第１谷間Ｖ１と接する部分で微細空間３０５はルーフ層３６０によって覆われておらず、外部に露出されてもよい。これを注入口３０７ａ、３０７ｂという。
【００３９】
注入口３０７ａ、３０７ｂは微細空間３０５の両側端に形成されている。注入口３０７ａ、３０７ｂは第１注入口３０７ａと第２注入口３０７ｂを含み、第１注入口３０７ａは微細空間３０５の第１端の側面を露出させるように形成され、第２注入口３０７ｂは微細空間３０５の第２端の側面を露出させるように形成される。微細空間３０５の第１端の側面と第２端の側面は互いに対向する。
【００４０】
各ルーフ層３６０は、隣接した第２谷間Ｖ２の間で基板１１０から離れるように形成されて、微細空間３０５を形成する。つまり、ルーフ層３６０は注入口３０７ａ、３０７ｂが形成された第１端及び第２端の側面を除いた残りの側面を覆うように形成されている。
【００４１】
前述の本発明の一実施形態による表示装置の構造は例示に過ぎず、多様な変形が可能である。例えば、微細空間３０５、第１谷間Ｖ１、及び第２谷間Ｖ２の配置形態の変更が可能であり、複数のルーフ層３６０が第１谷間Ｖ１で互いに接続されてもよく、各ルーフ層３６０の一部が第２谷間Ｖ２で基板１１０から離れるように形成され隣接した微細空間３０５が互いに接続されてもよい。
【００４２】
以下、図２を参照して本発明の一実施形態による表示装置の一画素について概略的に説明する。
【００４３】
図２は本発明の一実施形態による表示装置の一画素の等価回路図である。
【００４４】
本発明の一実施形態による表示装置は、複数の信号線１２１、１７１ｈ、１７１ｌとこれに接続された画素ＰＸを含む。図示してはいないが、複数の画素ＰＸが、複数の画素行と複数の画素列とを含むマトリックス形態で配置されてもよい。
【００４５】
各画素ＰＸは第１副画素ＰＸａ及び第２副画素ＰＸｂを含んでもよい。第１副画素ＰＸａ及び第２副画素ＰＸｂは、上下に配置されてもよい。この場合、第１副画素ＰＸａと第２副画素ＰＸｂとの間には画素行方向に沿って第１谷間Ｖ１が配置されてもよく、複数の画素列の間には第２谷間Ｖ２が配置されてもよい。
【００４６】
信号線１２１、１７１ｈ、１７１ｌはゲート信号を伝達するゲート線１２１、互いに異なるデータ電圧を伝達する第１データ線１７１ｈ及び第２データ線１７１ｌを含む。
【００４７】
ゲート線１２１及び第１データ線１７１ｈには第１薄膜トランジスタＱｈが接続されており、ゲート線１２１及び第２データ線１７１ｌには第２薄膜トランジスタＱｌが接続されている。
【００４８】
第１副画素ＰＸａには第１薄膜トランジスタＱｈと接続された第１液晶キャパシタＣｌｃｈが形成されており、第２副画素ＰＸｂには第２薄膜トランジスタＱｌと接続された第２液晶キャパシタＣｌｃｌが形成されている。
【００４９】
第１薄膜トランジスタＱｈの第１端子はゲート線１２１に接続されており、第２端子は第１データ線１７１ｈに接続されており、第３端子は第１液晶キャパシタＣｌｃｈに接続されている。
【００５０】
第２薄膜トランジスタＱｌの第１端子はゲート線１２１に接続されており、第２端子は第２データ線１７１ｌに接続されており、第３端子は第２液晶キャパシタＣｌｃｌに接続されている。
【００５１】
本発明の一実施形態による液晶表示装置の動作を説明する。ゲート線１２１にゲートオン電圧が印加されると、ゲート線１２１に接続された第１薄膜トランジスタＱｈと第２薄膜トランジスタＱｌがターンオンの状態になり、第１及び第２データ線１７１ｈ、１７１ｌを通じて伝達された互いに異なるデータ電圧によって第１及び第２液晶キャパシタＣｌｃｈ、Ｃｌｃｌが充電される。第２データ線１７１ｌによって伝達されるデータ電圧は第１データ線１７１ｈによって伝達されるデータ電圧より低い。したがって、第２液晶キャパシタＣｌｃｌは第１液晶キャパシタＣｌｃｈより低い電圧が充電されて、側面視認性を向上させることができる。
【００５２】
以下、図３乃至図５を参照して本発明の一実施形態による液晶表示装置の一画素の構造について説明する。
【００５３】
図３は本発明の一実施形態による表示装置の一部を示す配置図であり、図４は本発明の一実施形態による表示装置のＩＶ−ＩＶ線に沿った断面図である。図５は本発明の一実施形態による表示装置のＶ−Ｖ線に沿った断面図である。
【００５４】
図３乃至図５を参照すると、基板１１０の上にゲート線１２１（ｇａｔｅ  ｌｉｎｅ）及びゲート線１２１から突出する第１ゲート電極１２４ｈ（ｆｉｒｓｔ  ｇａｔｅ  ｅｌｅｃｔｒｏｄｅ）及び第２ゲート電極１２４ｌ（ｓｅｃｏｎｄ  ｇａｔｅ  ｅｌｅｃｔｒｏｄｅ）が形成されている。
【００５５】
ゲート線１２１は第１方向に伸びており、ゲート信号を伝達する。ゲート線１２１は列方向に隣接する二つの微細空間３０５の間に位置する。つまり、ゲート線１２１は第１谷間Ｖ１に位置する。第１ゲート電極１２４ｈ及び第２ゲート電極１２４ｌは平面図上でゲート線１２１の上側に突出している。第１ゲート電極１２４ｈ及び第２ゲート電極１２４ｌは互いに接続されて一つの突出部を成してもよい。ただし、本発明はこれに限定されず、第１ゲート電極１２４ｈ及び第２ゲート電極１２４ｌの突出形態は多様に変形が可能である。
【００５６】
基板１１０の上には容量電極線（ｓｔｏｒａｇｅ  ｅｌｅｃｔｒｏｄｅ  ｌｉｎｅ）１３１及び容量電極線１３１から突出する容量電極（ｓｔｏｒａｇｅ  ｅｌｅｃｔｒｏｄｅ）１３３、１３５がさらに形成されてもよい。
【００５７】
容量電極線１３１はゲート線１２１と平行な方向に伸びており、ゲート線１２１と離隔されるように形成される。容量電極線１３１には一定の電圧が印加されてもよい。容量電極線１３１の上に突出する容量電極１３３は第１副画素ＰＸａの端を囲むように形成される。容量電極線１３１の下に突出する容量電極１３５は第１ゲート電極１２４ｈ及び第２ゲート電極１２４ｌと隣接するように形成される。
【００５８】
ゲート線１２１、第１ゲート電極１２４ｈ、第２ゲート電極１２４ｌ、容量電極線１３１、及び容量電極１３３、１３５の上にはゲート絶縁膜（ｇａｔｅ  ｉｎｓｕｌａｔｉｎｇ  ｌａｙｅｒ）１４０が形成されている。ゲート絶縁膜１４０はシリコン窒化物（ＳｉＮｘ）、シリコン酸化物（ＳｉＯｘ）などのような無機絶縁物質を含んでもよい。また、ゲート絶縁膜１４０は単層または多層であってもよい。
【００５９】
ゲート絶縁膜１４０の上には第１半導体（ｆｉｒｓｔ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）１５４ｈ及び第２半導体（ｓｅｃｏｎｄ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）１５４ｌが形成されている。第１半導体１５４ｈは第１ゲート電極１２４ｈの上に配置されてもよく、第２半導体１５４ｌは第２ゲート電極１２４ｌの上に配置されてもよい。第１半導体１５４ｈは第１データ線１７１ｈの下にも形成されてもよく、第２半導体１５４ｌは第２データ線１７１ｌの下にも形成されてもよい。第１半導体１５４ｈ及び第２半導体１５４ｌはアモルファスシリコン（ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）、多結晶シリコン（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  ｓｉｌｉｃｏｎ）、または金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）などを含んでもよい。
【００６０】
第１半導体１５４ｈ及び第２半導体１５４ｌの上にはそれぞれオーミックコンタクト部材（ｏｈｍｉｃ  ｃｏｎｔａｃｔ  ｍｅｍｂｅｒ）（図示せず）がさらに形成されてもよい。オーミックコンタクト部材はシリサイド（ｓｉｌｉｃｉｄｅ）またはｎ型不純物が高濃度にドープされたｎ＋水素化アモルファスシリコンなどの物質で形成されてもよい。
【００６１】
第１半導体１５４ｈ、第２半導体１５４ｌ、及びゲート絶縁膜１４０の上には第１データ線（ｆｉｒｓｔ  ｄａｔａ  ｌｉｎｅ）１７１ｈ、第２データ線（ｓｅｃｏｎｄ  ｄａｔａ  ｌｉｎｅ）１７１ｌ、第１ソース電極（ｆｉｒｓｔ  ｓｏｕｒｃｅ  ｅｌｅｃｔｒｏｄｅ）１７３ｈ、第１ドレイン電極（ｆｉｒｓｔ  ｄｒａｉｎ  ｅｌｅｃｔｒｏｄｅ）１７５ｈ、第２ソース電極（ｓｅｃｏｎｄ  ｅｌｅｃｔｒｏｄｅ）１７３ｌ、及び第２ドレイン電極（ｓｅｃｏｎｄ  ｅｌｅｃｔｒｏｄｅ）１７５ｌが形成されている。
【００６２】
第１データ線１７１ｈ及び第２データ線１７１ｌはデータ信号を伝達し、第２方向に伸びてゲート線１２１及び容量電極線１３１と交差する。データ線１７１は行方向に隣接する二つの微細空間３０５の間に位置する。つまり、データ線１７１は第２谷間Ｖ２に位置する。
【００６３】
第１データ線１７１ｈと第２データ線１７１ｌは互いに異なるデータ電圧を伝達する。第２データ線１７１ｌによって伝達されるデータ電圧は第１データ線１７１ｈによって伝達されるデータ電圧より低い。
【００６４】
第１ソース電極１７３ｈは第１データ線１７１ｈから第１ゲート電極１２４ｈの上に突出するように形成され、第２ソース電極１７３ｌは第２データ線１７１ｌから第２ゲート電極１２４ｌの上に突出するように形成されている。第１ドレイン電極１７５ｈ及び第２ドレイン電極１７５ｌは広い一端部分と棒状の他端部分とを含む。第１ドレイン電極１７５ｈ及び第２ドレイン電極１７５ｌの広い端部分は、容量電極線１３１の下に突出している容量電極１３５と重畳している。第１ドレイン電極１７５ｈ及び第２ドレイン電極１７５ｌの棒状端部分は、第１ソース電極１７３ｈ及び第２ソース電極１７３ｌによってそれぞれ一部が囲まれている。
【００６５】
第１及び第２ゲート電極１２４ｈ、１２４ｌと、第１及び第２ソース電極１７３ｈ、１７３ｌと、第１及び第２ドレイン電極１７５ｈ、１７５ｌとは、第１及び第２半導体１５４ｈ、１５４ｌと共にそれぞれ第１及び第２薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）Ｑｈ、Ｑｌを構成し、薄膜トランジスタのチャネル（ｃｈａｎｎｅｌ）は各ソース電極１７３ｈ、１７３ｌと各ドレイン電極１７５ｈ、１７５ｌとの間の各半導体１５４ｈ、１５４ｌに形成されている。
【００６６】
第１データ線１７１ｈ、第２データ線１７１ｌ、第１ソース電極１７３ｈ、第１ドレイン電極１７５ｈ、第１ソース電極１７３ｈと第１ドレイン電極１７５ｈとの間に露出されている第１半導体１５４ｈ、第２ソース電極１７３ｌ、第２ドレイン電極１７５ｌ、及び第２ソース電極１７３ｌと第２ドレイン電極１７５ｌとの間に露出されている第２半導体１５４ｌの上には保護膜１８０が形成されている。保護膜１８０は、有機絶縁物質または無機絶縁物質を含んでもよく、単層または多層であってもよい。
【００６７】
保護膜１８０の上には各画素ＰＸ内にカラーフィルタ２３０が形成されている。
【００６８】
各カラーフィルタ２３０は赤色、緑色及び青色の三原色など基本色（ｐｒｉｍａｒｙ  ｃｏｌｏｒ）のうちの一つを表示してもよい。カラーフィルタ２３０は赤色、緑色、及び青色の三原色に限定されず、青緑色（ｃｙａｎ）、紫紅色（ｍａｇｅｎｔａ）、黄色（ｙｅｌｌｏｗ）、白色系の色などを表示してもよい。カラーフィルタ２３０は第１谷間Ｖ１には形成されなくてもよい。
【００６９】
隣接するカラーフィルタ２３０の間の領域には遮光部材２２０が形成されている。遮光部材２２０は画素ＰＸの境界部と薄膜トランジスタ（Ｑｈ、Ｑｌ）の上に形成されて光漏れを防止することができる。つまり、遮光部材２２０は第１谷間Ｖ１及び第２谷間Ｖ２に形成されてもよい。カラーフィルタ２３０と遮光部材２２０は一部領域で互いに重畳してもよい。
【００７０】
カラーフィルタ２３０及び遮光部材２２０の上には第１絶縁層２４０がさらに形成されてもよい。第１絶縁層２４０は有機絶縁物質を含んでもよく、カラーフィルタ２３０を平坦化させる役割を果たす。
【００７１】
第１絶縁層２４０の上には第２絶縁層２５０がさらに形成されてもよい。第２絶縁層２５０は無機絶縁物質を含んでもよく、カラーフィルタ２３０及び第１絶縁層２４０を保護する役割を果たす。
【００７２】
保護膜１８０、第１絶縁層２４０、及び第２絶縁層２５０には第１ドレイン電極１７５ｈの広い端部分を露出する第１コンタクトホール１８１ｈが形成されており、第２ドレイン電極１７５ｌの広い端部分を露出する第２コンタクトホール１８１ｌが形成されている。
【００７３】
第２絶縁層２５０の上には画素電極１９１が形成されている。画素電極１９１はインジウム−スズ酸化物（ＩＴＯ、Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、インジウム−亜鉛酸化物（ＩＺＯ、Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）などのような透明な金属物質を含んでもよい。
【００７４】
画素電極１９１はゲート線１２１及び容量電極線１３１を挟んで互いに分離されている第１副画素電極１９１ｈ及び第２副画素電極１９１ｌを含む。第１副画素電極１９１ｈ及び第２副画素電極１９１ｌはゲート線１２１及び容量電極線１３１を中心に画素ＰＸの上と下に配置されている。つまり、第１副画素電極１９１ｈと第２副画素電極１９１ｌは第１谷間Ｖ１を挟んで分離されており、第１副画素電極１９１ｈは第１副画素ＰＸａに位置し、第２副画素電極１９１ｌは第２副画素ＰＸｂに位置する。
【００７５】
第１副画素電極１９１ｈは第１コンタクトホール１８１ｈを通じて第１ドレイン電極１７５ｈと接続されており、第２副画素電極１９１ｌは第２コンタクトホール１８１ｌを通じて第２ドレイン電極１７５ｌと接続されている。
【００７６】
したがって、第１薄膜トランジスタＱｈ及び第２薄膜トランジスタＱｌがオン状態である時、第１副画素電極１９１ｈ及び第２副画素電極１９１ｌはそれぞれ第１ドレイン電極１７５ｈ及び第２ドレイン電極１７５ｌから互いに異なるデータ電圧の印加を受ける。画素電極１９１と共通電極２７０との間には電界が形成されてもよい。
【００７７】
第１副画素電極１９１ｈ及び第２副画素電極１９１ｌそれぞれの全体的な形状は四角形である。第１副画素電極１９１ｈ及び第２副画素電極１９１ｌは、それぞれ、横幹部（ｈｏｒｉｚｏｎｔａｌ  ｓｔｅｍ  ｐｏｒｔｉｏｎ）１９３ｈ、１９３ｌ、及び横幹部１９３ｈ、１９３ｌと交差する縦幹部（ｖｅｒｔｉｃａｌ  ｓｔｅｍ  ｐｏｒｔｉｏｎ）１９２ｈ、１９２ｌからなる十字形幹部（ｃｒｏｓｓ−ｓｈａｐｅｄ  ｓｔｅｍ  ｐｏｒｔｉｏｎ）を含む。また、第１副画素電極１９１ｈ及び第２副画素電極１９１ｌは、それぞれ複数の微細枝部（ｍｉｎｕｔｅ  ｂｒａｎｃｈ  ｐｏｒｔｉｏｎ）１９４ｈ、１９４ｌを含む。
【００７８】
第１副画素電極１９１ｈ及び第２副画素電極１９１ｌは、それぞれ、横幹部１９３ｈ、１９３ｌと縦幹部１９２ｈ、１９２ｌによって４つの副領域に分けられる。微細枝部１９４ｈ、１９４ｌは、横幹部１９３ｈ、１９３ｌ及び縦幹部１９２ｈ、１９２ｌから斜めに伸びており、その伸びる方向はゲート線１２１または横幹部１９３ｈ、１９３ｌとほぼ４５度または１３５度の角を成してもよい。また隣接する二つの副領域の微細枝部１９４ｈ、１９４ｌが伸びている方向は互いに直交してもよい。
【００７９】
本実施形態で、第１副画素電極１９１ｈ及び第２副画素電極１９１ｌはそれぞれ第１副画素ＰＸａ及び第２副画素ＰＸｂの外郭を囲む外郭幹部（ｏｕｔｅｒ  ｓｔｅｍ  ｐｏｒｔｉｏｎ）をさらに含んでもよい。
【００８０】
前述の画素の配置形態、薄膜トランジスタの構造及び画素電極の形状は一つの例に過ぎず、本発明はこれに限定されず多様な変形が可能である。
【００８１】
画素電極１９１の上には画素電極１９１から一定の距離を有して離隔されるように共通電極２７０が形成されている。画素電極１９１と共通電極２７０との間には微細空間（ｍｉｃｒｏｃａｖｉｔｙ）３０５が形成されている。つまり、微細空間３０５とは、画素電極１９１及び共通電極２７０に囲まれて形成されている空間である。共通電極２７０は行方向に形成されており、微細空間３０５の上と第２谷間Ｖ２に形成されている。共通電極２７０は微細空間３０５の上部面と側面を覆うように形成されている。微細空間３０５の幅と広さは表示装置の大きさ及び解像度によって多様に変更されてもよい。
【００８２】
共通電極２７０は微細空間３０５の端で階段形に形成される。共通電極２７０は微細空間３０５の側面を覆っており、微細空間３０５の側面を覆っている部分が階段形に形成される。共通電極２７０は第２谷間Ｖ２と隣接している微細空間３０５の端の側面を覆っている。したがって、共通電極２７０は第２谷間Ｖ２と隣接した部分が階段形に形成される。
【００８３】
各画素ＰＸでは共通電極２７０が基板１１０から離れるように形成されて微細空間３０５が形成されているが、第２谷間Ｖ２では共通電極２７０が基板１１０に取り付けられるように形成されている。第２谷間Ｖ２で共通電極２７０は第２絶縁層２５０の真上に形成されている。第２絶縁層２５０と共通電極２７０との間には空間が形成されておらず、他の金属層も形成されていない。
【００８４】
共通電極２７０はインジウム−スズ酸化物（ＩＴＯ、Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、インジウム−亜鉛酸化物（ＩＺＯ、Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）などのような透明な金属物質を含んでもよい。共通電極２７０には一定の電圧が印加されてもよく、画素電極１９１と共通電極２７０との間に電界が形成されてもよい。
【００８５】
画素電極１９１の上には第１配向膜１１が形成されている。第１配向膜１１は画素電極１９１によって覆われていない第２絶縁層２５０の真上に形成されてもよい。
【００８６】
第１配向膜１１と対向するように共通電極２７０の下には第２配向膜２１が形成されている。
【００８７】
第１配向膜１１と第２配向膜２１は垂直配向膜からなってもよく、ポリアミック酸（Ｐｏｌｙａｍｉｃ  ａｃｉｄ）、ポリシロキサン（Ｐｏｌｙｓｉｌｏｘａｎｅ）、ポリイミド（Ｐｏｌｙｉｍｉｄｅ）などの配向物質を含んでもよい。第１及び第２配向膜１１、２１は微細空間３０５の端の側壁で連結されてもよい。
【００８８】
画素電極１９１と共通電極２７０との間に位置した微細空間３０５内には液晶分子３１０を含む液晶層が形成されている。液晶分子３１０は負の誘電率異方性を有し、電界が印加されない状態で基板１１０に垂直な方向に配列されてもよい。つまり、垂直配向が行われてもよい。
【００８９】
データ電圧が印加された第１副画素電極１９１ｈ及び第２副画素電極１９１ｌは共通電極２７０と共に電界を生成することによって二つの電極１９１、２７０の間の微細空間３０５内に位置した液晶分子３１０の方向を決定する。このように決定された液晶分子３１０の方向によって液晶層を通過する光量、すなわち輝度が変わる。
【００９０】
共通電極２７０の上には第３絶縁層３５０がさらに形成されてもよい。第３絶縁層３５０は共通電極２７０の上に形成されており、共通電極２７０の端は階段形に形成されるので、第３絶縁層３５０の端も階段形に形成されている。第３絶縁層３５０は第２谷間Ｖ２と隣接した部分が階段形に形成される。
【００９１】
第３絶縁層３５０は、シリコン窒化物（ＳｉＮｘ）、シリコン酸化物（ＳｉＯｘ）などのような無機絶縁物質を含んでもよく、必要によって省略されてもよい。
【００９２】
第３絶縁層３５０の上にはルーフ層３６０が形成されている。ルーフ層３６０は、有機物質を含んでもよい。ルーフ層３６０は有機物質を用いて厚く形成された有機絶縁層であるので、共通電極２７０及び第３絶縁層３５０が階段形に形成される部分の上部でも平坦に形成される。ルーフ層３６０は行方向に形成されており、微細空間３０５の上と第２谷間Ｖ２に形成されている。ルーフ層３６０は微細空間３０５の上部面と側面を覆うように形成されている。ルーフ層３６０は硬化工程によって固くなり微細空間３０５の形状を維持させる役割を果たすことができる。ルーフ層３６０は画素電極１９１と微細空間３０５を挟んで離隔されるように形成されている。
【００９３】
共通電極２７０及びルーフ層３６０は微細空間３０５の端の側面を露出させるように形成され、微細空間３０５が共通電極２７０及びルーフ層３６０によって覆われていない部分を注入口３０７ａ、３０７ｂという。注入口３０７ａ、３０７ｂは微細空間３０５の第１端の側面を露出させる第１注入口３０７ａ及び微細空間３０５の第２端の側面を露出させる第２注入口３０７ｂを含む。第１端と第２端は互いに対向する端であって、例えば、平面図上で第１端が微細空間３０５の上側端であり、第２端が微細空間３０５の下側端であってもよい。注入口３０７ａ、３０７ｂは第１谷間Ｖ１と隣接している微細空間３０５の端の側面を露出させる。注入口３０７ａ、３０７ｂによって微細空間３０５が露出されているので、注入口３０７ａ、３０７ｂを通じて微細空間３０５内部に配向液または液晶物質などを注入することができる。
【００９４】
ルーフ層３６０の上には第４絶縁層３７０がさらに形成されてもよい。第４絶縁層３７０はシリコン窒化物（ＳｉＮｘ）、シリコン酸化物（ＳｉＯｘ）などのような無機絶縁物質を含んでもよい。第４絶縁層３７０はルーフ層３６０の上部面及び側面を覆うように形成されてもよい。第４絶縁層３７０は有機物質からなるルーフ層３６０を保護する役割を果たし、必要によって省略されてもよい。
【００９５】
第４絶縁層３７０の上には封止膜３９０が形成されている。封止膜３９０は微細空間３０５の一部を外部に露出させる注入口３０７ａ、３０７ｂを覆うように形成される。つまり、封止膜３９０は微細空間３０５の内部に形成されている液晶分子３１０が外部に出ないように微細空間３０５を密封することができる。封止膜３９０は液晶分子３１０と接触するため、液晶分子３１０と反応しない物質を含むことが好ましい。例えば、封止膜３９０はパリレン（Ｐａｒｙｌｅｎｅ）などを含んでもよい。
【００９６】
封止膜３９０は二重膜、三重膜などのように多重膜であってもよい。二重膜は互いに異なる物質からなる二つの層からなる。三重膜は三つの層からなり、互いに隣接する層の物質が互いに異なる。例えば、封止膜３９０は有機絶縁物質を含む層と無機絶縁物質を含む層を含んでもよい。
【００９７】
図示してはいないが、表示装置の上下部面には偏光板がさらに形成されてもよい。偏光板は第１偏光板及び第２偏光板を含んでもよい。第１偏光板は基板１１０の下部面に取り付けられ、第２偏光板は封止膜３９０の上に取り付けられる。
【００９８】
以下、図６乃至図１３を参照して本発明の一実施形態による表示装置の製造方法について説明する。さらに、図１乃至図５を共に参照して説明する。
【００９９】
図６乃至図１３は本発明の一実施形態による表示装置の製造方法を示す工程断面図である。
【０１００】
まず、図６に示す工程において、ガラスまたはプラスチックなどからなる基板１１０の上に第１方向に伸びているゲート線１２１、ゲート線１２１から突出する第１ゲート電極１２４ｈ及び第２ゲート電極１２４ｌを形成する（図５参照）。第１ゲート電極１２４ｈ及び第２ゲート電極１２４ｌは互いに接続されて一つの突出部を形成してもよい。
【０１０１】
また、ゲート線１２１と離隔されるように容量電極線１３１及び容量電極線１３１から突出する容量電極１３３、１３５を共に形成してもよい（図５、図６参照）。容量電極線１３１はゲート線１２１と平行な方向に伸びている。容量電極線１３１の上に突出する容量電極１３３は第１副画素ＰＸａの端を囲むように形成し、容量電極線１３１の下に突出する容量電極１３５は第１ゲート電極１２４ｈ及び第２ゲート電極１２４ｌと隣接するように形成してもよい。
【０１０２】
その次に、ゲート線１２１、第１ゲート電極１２４ｈ、第２ゲート電極１２４ｌ、容量電極線１３１、及び容量電極１３３、１３５の上にシリコン窒化物（ＳｉＮｘ）、シリコン酸化物（ＳｉＯｘ）などのような無機絶縁物質を用いてゲート絶縁膜１４０を形成する。ゲート絶縁膜１４０は単層または多層であってもよい。
【０１０３】
その次に、ゲート絶縁膜１４０の上にアモルファスシリコン（ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）、多結晶シリコン（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  ｓｉｌｉｃｏｎ）、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）などのような半導体物質を蒸着した後、これをパターニングして第１半導体１５４ｈ及び第２半導体１５４ｌを形成する（図４参照）。第１半導体１５４ｈは第１ゲート電極１２４ｈの上に位置するように形成し、第２半導体１５４ｌは第２ゲート電極１２４ｌの上に位置するように形成してもよい。
【０１０４】
その次に、金属物質を蒸着した後、これをパターニングして第２方向に伸びている第１データ線１７１ｈ及び第２データ線１７１ｌを形成する。金属物質は単層または多層であってもよい。
【０１０５】
また、第１データ線１７１ｈから第１ゲート電極１２４ｈの上に突出する第１ソース電極１７３ｈ及び第１ソース電極１７３ｈと離隔される第１ドレイン電極１７５ｈを共に形成する（図４参照）。また、第２データ線１７１ｌから第２ゲート電極１２４ｌの上に突出する第２ソース電極１７３ｌ及び第２ソース電極１７３ｌと離隔される第２ドレイン電極１７５ｌを共に形成する。
【０１０６】
半導体物質と金属物質を連続で蒸着した後、これを同時にパターニングして第１及び第２半導体１５４ｈ、１５４ｌ、第１及び第２データ線１７１ｈ、１７１ｌ、第１及び第２ソース電極１７３ｈ、１７３ｌ、及び第１及び第２ドレイン電極１７５ｈ、１７５ｌを形成してもよい。この時、第１半導体１５４ｈは第１データ線１７１ｈの下にも形成され、第２半導体１５４ｌは第２データ線１７１ｌの下にも形成される。
【０１０７】
第１及び第２ゲート電極１２４ｈ、１２４ｌ、第１及び第２ソース電極１７３ｈ、１７３ｌ、第１及び第２ドレイン電極１７５ｈ、１７５ｌは第１及び第２半導体１５４ｈ、１５４ｌと共にそれぞれ第１及び第２薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）Ｑｈ、Ｑｌを構成する。
【０１０８】
その次に、第１データ線１７１ｈ、第２データ線１７１ｌ、第１ソース電極１７３ｈ、第１ドレイン電極１７５ｈ、第１ソース電極１７３ｈと第１ドレイン電極１７５ｈとの間に露出されている第１半導体１５４ｈ、第２ソース電極１７３ｌ、第２ドレイン電極１７５ｌ、第２ソース電極１７３ｌと第２ドレイン電極１７５ｌとの間に露出されている第２半導体１５４ｌの上に保護膜１８０を形成する。保護膜１８０は有機絶縁物質または無機絶縁物質で形成してもよく、単層または多層であってもよい。
【０１０９】
その次に、保護膜１８０の上にカラーフィルタ２３０を形成する。カラーフィルタ２３０は第１副画素ＰＸａと第２副画素ＰＸｂ内に形成し、第１谷間Ｖ１には形成しなくてもよい。複数の画素ＰＸの列方向に沿って同一の色のカラーフィルタ２３０を形成してもよい。三つの色のカラーフィルタ２３０を形成する場合、第１色のカラーフィルタ２３０を先に形成した後、マスクをシフトさせて第２色のカラーフィルタ２３０を形成してもよい。その次に、第２色のカラーフィルタ２３０を形成した後、マスクをシフトさせて第３色のカラーフィルタを形成してもよい。
【０１１０】
その次に、保護膜１８０の上の各画素ＰＸの境界部及び薄膜トランジスタの上に遮光部材２２０を形成する。
【０１１１】
前記でカラーフィルタ２３０を形成した後に遮光部材２２０を形成すると説明したが、本発明はこれに限定されず、遮光部材２２０を先に形成した後にカラーフィルタ２３０を形成してもよい。
【０１１２】
その次に、カラーフィルタ２３０及び遮光部材２２０の上に有機絶縁物質で第１絶縁層２４０を形成し、第１絶縁層２４０の上に無機絶縁物質で第２絶縁層２５０を形成する。
【０１１３】
保護膜１８０、第１絶縁層２４０、及び第２絶縁層２５０をパターニングして第１ドレイン電極１７５ｈの少なくとも一部を露出させるように第１コンタクトホール１８１ｈを形成し、第２ドレイン電極１７５ｌの少なくとも一部を露出させるように第２コンタクトホール１８１ｌを形成する（図４参照）。この時、保護膜１８０、第１絶縁層２４０、及び第２絶縁層２５０を同時にパターニングしてもよく、それぞれ別途の工程を通じてパターニングしてもよく、一部層のみ同時にパターニングしてもよい。
【０１１４】
図７に示されているように、第２絶縁層２５０の上にインジウム−スズ酸化物（ＩＴＯ、Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、インジウム−亜鉛酸化物（ＩＺＯ、Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）などのような透明な金属物質を蒸着した後、これをパターニングして画素ＰＸ内に画素電極１９１を形成する。画素電極１９１は第１副画素ＰＸａ内に位置する第１副画素電極１９１ｈ及び第２副画素ＰＸｂ内に位置する第２副画素電極１９１ｌを含む。第１副画素電極１９１ｈと第２副画素電極１９１ｌは第１谷間Ｖ１を挟んで分離されるように配置されてもよい。
【０１１５】
第１副画素電極１９１ｈ及び第２副画素電極１９１ｌそれぞれに横幹部１９３ｈ、１９３ｌ、横幹部１９３ｈ、１９３ｌと交差する縦幹部１９２ｈ、１９２ｌを形成する。また、横幹部１９３ｈ、１９３ｌ及び縦幹部１９２ｈ、１９２ｌから斜めに伸びている複数の微細枝部１９４ｈ、１９４ｌを形成する。
【０１１６】
その次に、画素電極１９１の上に金属物質を蒸着して第１バリア層５００を形成する。第１バリア層５００は銅などの金属物質を含んでもよい。第１バリア層５００は画素電極１９１及び共通電極２７０と互いに異なる物質で形成されてもよい。
【０１１７】
図８に示されているように、第１バリア層５００の上に感光性有機物質を塗布し、フォト工程を通じて犠牲層３００を形成する。犠牲層３００は列方向に形成してもよい。犠牲層３００は各画素ＰＸ及び第１谷間Ｖ１に形成し、第２谷間Ｖ２には形成しなくてもよい。
【０１１８】
図９に示されているように、犠牲層３００の上に金属物質を蒸着して第２バリア層６００を形成する。第２バリア層６００は銅などの金属物質を含んでもよい。第２バリア層６００は画素電極１９１及び共通電極２７０と互いに異なる物質で形成されてもよい。第１バリア層５００と第２バリア層６００は同一の物質を含んでもよい。
【０１１９】
犠牲層３００を形成する前に第１バリア層５００を形成し、犠牲層３００をパターニングした後に第２バリア層６００を形成するので、第１バリア層５００と第２バリア層６００は犠牲層３００を囲むようになる。第１バリア層５００が犠牲層３００の下部面に形成され、第２バリア層６００が犠牲層３００の上部面と側面を覆うように形成される。
【０１２０】
図１０に示されているように、第１バリア層５００と第２バリア層６００をパターニングして第２谷間Ｖ２に位置する第１バリア層５００と第２バリア層６００を除去する。
【０１２１】
第１バリア層５００及び第２バリア層６００のパターニング過程で犠牲層３００の側面を覆っている第２バリア層６００が除去されないように工程マージンを設定してもよい。これにより、第１バリア層５００と第２バリア層６００が重畳する部分が若干残る。第２谷間Ｖ２と隣接した部分で第１バリア層５００と第２バリア層６００が重畳して残るようになる部分は階段形に形成される。
【０１２２】
図１１に示されているように、第２バリア層６００の上にインジウム−スズ酸化物（ＩＴＯ、Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、インジウム−亜鉛酸化物（ＩＺＯ、Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）などのような透明な金属物質を蒸着して共通電極２７０を形成する。
【０１２３】
共通電極２７０は第１バリア層５００及び第２バリア層６００の上に位置し、第１バリア層５００及び第２バリア層６００は第２谷間Ｖ２と隣接した部分が階段形に形成されるので、共通電極２７０も第２谷間Ｖ２と隣接した部分が階段形に形成される。
【０１２４】
第２谷間Ｖ２に位置した第１バリア層５００及び第２バリア層６００が除去された後に共通電極２７０が形成されるので、共通電極２７０は第２絶縁層２５０の真上に位置するようになる。
【０１２５】
その次に、共通電極２７０の上にシリコン酸化物またはシリコン窒化物のような無機絶縁物質で第３絶縁層３５０を形成してもよい。第３絶縁層３５０は共通電極２７０の上に位置し、共通電極２７０は第２谷間Ｖ２と隣接した部分が階段形に形成されるので、第３絶縁層３５０も第２谷間Ｖ２と隣接した部分が階段形に形成される。
【０１２６】
その次に、第３絶縁層３５０の上に有機物質を塗布し、パターニングしてルーフ層３６０を形成する。この時、第１谷間Ｖ１に位置した有機物質が除去されるようにパターニングしてもよい。これによりルーフ層３６０は複数の画素行に沿って接続される形態に形成される。
【０１２７】
その次に、ルーフ層３６０をマスクとして用いて第３絶縁層３５０及び共通電極２７０をパターニングして、第１谷間Ｖ１に位置する第３絶縁層３５０及び共通電極２７０を除去する。
【０１２８】
その次に、ルーフ層３６０の上にシリコン窒化物（ＳｉＮｘ）、シリコン酸化物（ＳｉＯｘ）などのような無機絶縁物質で第４絶縁層３７０を形成してもよい。第４絶縁層３７０をパターニングして、第１谷間Ｖ１に位置する第４絶縁層３７０を除去する。この時、第４絶縁層３７０がルーフ層３６０の上部面及び側面を覆うように形成されてもよい。
【０１２９】
ルーフ層３６０、第３絶縁層３５０、共通電極２７０、及び第４絶縁層３７０をパターニングすることによって第１谷間Ｖ１に位置した犠牲層３００が外部に露出される。
【０１３０】
図１２に示されているように、犠牲層３００が露出された基板１１０の上に現像液またはストリッパー溶液などを供給して犠牲層３００を全面除去するか、アッシング（ａｓｈｉｎｇ）工程を用いて犠牲層３００を全面除去する。
【０１３１】
犠牲層３００が除去されると、犠牲層３００が位置した部分に微細空間３０５ができる。
【０１３２】
その次に、犠牲層３００が除去された基板１１０の上にエッチング液を供給して第１バリア層５００及び第２バリア層６００を除去する。エッチング液は微細空間３０５の内部に注入されて微細空間３０５の下部面に位置する第１バリア層５００を除去し、微細空間３０５の上部面及び側面を覆っている第２バリア層６００を除去する。
【０１３３】
犠牲層２１０が形成された後に複数の工程が追加的に行なわれることによって犠牲層２１０の性質が変わって変質膜が生じることがある。このような変質膜は犠牲層２１０と第１バリア層５００との間に形成されるか、犠牲層２１０と第２バリア層６００との間に形成されることがある。変質膜は犠牲層２１０を除去する工程で除去されず、第１バリア層５００の上部面や第２バリア層６００の下部面に残ることがある。本発明の一実施形態では第１バリア層５００及び第２バリア層６００を除去する工程で変質膜が共に除去できる。したがって、変質膜による配向液コーティング不良、液晶注入不良などの問題を解決することができる。
【０１３４】
第１バリア層５００及び第２バリア層６００を除去する工程で画素電極１９１及び共通電極２７０は損傷しないようにすることが好ましい。したがって、エッチング選択比を高めるために湿式エッチング工程を用いて第１バリア層５００及び第２バリア層６００を除去しても良い。第１バリア層５００及び第２バリア層６００をエッチングするエッチング液と画素電極１９１及び共通電極２７０をエッチングするエッチング液が互いに異なる物質からなるように、第１バリア層５００及び第２バリア層６００の物質を選択してもよい。例えば、第１バリア層５００及び第２バリア層６００は銅を含んでもよい。エッチング液が同一であってもエッチング速度（ｅｔｃｈ  ｒａｔｅ）が互いに異なる物質を用いてもよい。例えば、第１バリア層５００及び第２バリア層６００の物質が画素電極１９１及び共通電極２７０よりエッチング速度が速い物質を含むようにすることができる。
【０１３５】
ところで、前述の第１バリア層５００及び第２バリア層６００をパターニングする段階（図１１参照）では第２谷間Ｖ２に位置する第１バリア層５００及び第２バリア層６００を除去している。第１バリア層５００及び第２バリア層６００をパターニングせず、第２谷間Ｖ２で第２バリア層６００の上に共通電極２７０を形成すれば、第１バリア層５００及び第２バリア層６００を除去する工程で共通電極２７０が基板１１０から分離されることがある。しかしながら、本発明の一実施形態では第２谷間Ｖ２では第１バリア層５００及び第２バリア層６００を除去し、共通電極２７０が第２絶縁層２５０の真上に形成されるようにすることによって、共通電極２７０とルーフ層３６０のリフティング（ｌｉｆｔｉｎｇ）現象を防止することができる。
【０１３６】
第１バリア層５００及び第２バリア層６００は除去を容易にするために画素電極１９１及び共通電極２７０よりは薄い厚さで形成することが好ましい。
【０１３７】
画素電極１９１と共通電極２７０は微細空間３０５を挟んで互いに離隔される。共通電極２７０とルーフ層３６０は微細空間３０５の上部面と両側面を覆うように形成される。共通電極２７０とルーフ層３６０は第２谷間Ｖ２と隣接している微細空間３０５の端の側面を覆うように形成される。
【０１３８】
ルーフ層３６０及び共通電極２７０が除去された部分を通じて微細空間３０５は外部に露出されており、微細空間３０５が露出されている部分を液晶物質の注入口３０７ａ、３０７ｂとして用いる。一つの微細空間３０５には二つの注入口３０７ａ、３０７ｂを形成してもよく、例えば、微細空間３０５の第１端の側面を露出させる第１注入口３０７ａ及び微細空間３０５の第２端の側面の露出させる第２注入口３０７ｂを形成してもよい。第１端及び第２端は互いに対向する端であって、例えば、第１端が微細空間３０５の上側端であり、第２端が微細空間３０５の下側端であってもよい。注入口３０７ａ、３０７ｂは第１谷間Ｖ１と隣接している微細空間３０５の端の側面を露出させる。
【０１３９】
図１３に示されているように、スピンコーティング方式またはインクジェット方式で配向物質が含まれている配向液を基板１１０の上に落とせば、配向液が注入口３０７ａ、３０７ｂを通じて微細空間３０５の内部に注入される。配向液を微細空間３０５の内部に注入した後、硬化工程を行なうと、溶液成分は蒸発し、配向物質が微細空間３０５の内部の壁面に残るようになる。
【０１４０】
したがって、画素電極１９１の上に第１配向膜１１を形成し、共通電極２７０の下に第２配向膜２１を形成してもよい。第１配向膜１１と第２配向膜２１は微細空間３０５を挟んで互いに対向するように形成され、微細空間３０５の端の側壁では互いに連結されるように形成される。
【０１４１】
この時、第１及び第２配向膜１１、２１は微細空間３０５の側面を除いては基板１１０に対して垂直方向に配向されてもよい。
【０１４２】
その次に、インクジェット方式またはディスペンシング方式で液晶物質を基板１１０の上に落とせば、毛細管力（ｃａｐｉｌｌａｒｙ  ｆｏｒｃｅ）によって液晶物質が注入口３０７ａ、３０７ｂを通じて微細空間３０５の内部に注入される。
【０１４３】
その次に、第４絶縁層３７０の上に液晶分子３１０と反応しない物質を蒸着して封止膜３９０を形成する。封止膜３９０は注入口３０７ａ、３０７ｂを覆うように形成され、微細空間３０５の内部に形成されている液晶分子３１０が外部に出ないように微細空間３０５を密封する。
【０１４４】
その次に、図示してはいないが、表示装置の上下部面に偏光板をさらに取り付けてもよい。偏光板は第１偏光板と第２偏光板からなってもよい。基板１１０の下部面に第１偏光板を取り付け、封止膜３９０の上に第２偏光板を取り付けてもよい。
【０１４５】
以上で本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるのではなく、次の特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形、改良形態及び均等物も本発明の権利範囲に属する。
【符号の説明】
【０１４６】
１１：第１配向膜
２１：第２配向膜
１１０：基板
１２１：ゲート線
１７１ｈ：第１データ線
１７１ｌ：第２データ線
１９１ｈ：第１副画素電極
１９１ｌ：第２副画素電極
２２０：遮光部材
２３０：カラーフィルタ
２７０：共通電極
３００：犠牲層
３０５：微細空間
３０７ａ：第１注入口
３０７ｂ：第２注入口
３１０：液晶分子
３６０：ルーフ層
５００：第１バリア層
６００：第２バリア層
【図１】
2015135466.tif 000003
【図２】
2015135466.tif 000004
【図３】
2015135466.tif 000005
【図４】
2015135466.tif 000006
【図５】
2015135466.tif 000007
【図６】
2015135466.tif 000008
【図７】
2015135466.tif 000009
【図８】
2015135466.tif 000010
【図９】
2015135466.tif 000011
【図１０】
2015135466.tif 000012
【図１１】
2015135466.tif 000013
【図１２】
2015135466.tif 000014
【図１３】
2015135466.tif 000015