(57)【要約】マイクロホン回路は、アナログ−デジタル変換器（ＡＤＣ、１２）の出力がしきい値に達したことを検出するクリッピング検出回路（３０）を有する。マイクロホン（１１）に関連する可変入力負荷として機能する可変コンデンサ（３３ａ、３３ｂ、３３ｃ、３３ｄ）が、クリッピング検出回路の出力に基づいて制御され、従ってフィードバックはＡＤＣの出力レベルに基づき、そしてマイクロホンの出力信号の処理は該信号のベースバンド処理を必要とすることなく実施することができ、それは単にＡＤＣの出力状態に基づいて成すことができる。【選択図】図３
2013523001.tif 000002
【特許請求の範囲】
【請求項１】
マイクロホンと、
前記マイクロホンの出力側に配置したアナログ−デジタル変換器と、
前記アナログ−デジタル変換器の出力がしきい値に達したことを検出するクリッピング検出回路と、
前記マイクロホンに関連する可変入力負荷として機能する可変コンデンサと、
前記クリッピング検出回路の出力に基づいて前記可変コンデンサを制御する制御回路とを備えるマイクロホン回路。
【請求項２】
前記可変コンデンサは、前記マイクロホンの出力と制御端子との間に並列に配置されるコンデンサのアレイを備え、
前記アレイのコンデンサは、前記コンデンサの並列回路に個々に切り替えるか、または前記並列回路から個々に切り替えることができる、請求項１に記載の回路。
【請求項３】
前記可変コンデンサは、２進荷重のコンデンサのアレイを備える、請求項２に記載の回路。
【請求項４】
前記制御回路はカウンタを備え、前記カウンタはクリッピング検出信号及び非クリッピング検出信号のいずれか一方に応答してカウントアップし、他方に応答してカウントダウンするように制御される、請求項１〜３のいずれかに記載の回路。
【請求項５】
前記アナログ−デジタル変換器は、パルス密度変調出力を有する１ビットのシグマ・デルタ型変換器から成る、請求項１〜４のいずれかに記載の回路。
【請求項６】
クリッピングの検出は、しきい値に達するパルス密度変調信号に基づいて成される、請求項５に記載の回路。
【請求項７】
マイクロホンの出力信号を処理する方法であって、
アナログ−デジタル変換器を用いて前記マイクロホンのアナログ出力信号をデジタル信号に変換する変換ステップと、
前記アナログ−デジタル変換器の出力がしきい値に達したことを検出することによって、クリッピングの検出を実施する検出ステップと、
前記クリッピングの検出に基づいて、前記マイクロホンに関連する可変入力負荷として機能する可変コンデンサを制御する制御ステップと、を含む、マイクロホンの出力信号を処理する方法。
【請求項８】
前記可変コンデンサは、並列に配置されたコンデンサのアレイを備え、
前記可変入力負荷を制御する際に、前記アレイのコンデンサを、回路に個々に切り替えるか、または回路から個々に切り替えることを含む、請求項７に記載の方法。
【請求項９】
前記制御ステップは、
クリッピング検出信号及び非クリッピング検出信号のいずれか一方に応答してカウントアップし、他方に応答してカウントダウンするように制御されるカウンタを動作させるステップを含む、請求項７または８に記載の方法。
【請求項１０】
前記変換ステップは、パルス密度変調出力を有する１ビットのシグマ・デルタ型変換器を用いるステップを含む、請求項７〜９のいずれか一項に記載の方法。
【請求項１１】
前記クリッピングの検出は、しきい値に達したパルス密度変調の信号に基づいて成される、請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロホンの制御に関するものである。
【背景技術】
【０００２】
スピーカ及びマイクロホンは本質的に、音圧波と電気信号との間の変換を提供する、可動のダイアフラムまたは他の部材を備えている。
【０００３】
スピーカの出力は、それが単に入力信号によって駆動されないように制御すべきことは周知である。例えば、スピーカ不良を引き起こす重要な原因は、スピーカのダイアフラムが、通常製造業者により提供される特定の限度を超えて変位される場合に起きる機械的な不具合にある。このように変位限度を超えてしまうと、スピーカは即座にダメージを受けたり、期待される耐用年数が大幅に縮められたりする。
【０００４】
スピーカのダイアフラムの変位を制限する方法はいくつか存在し、例えば、入力信号を可変のカットオフフィルタ（ハイパスフィルタまたは他のフィルタ）で処理する方法があり、該可変のカットオフフィルタの特性は、フィードフォワード制御ループまたはフィードバック制御ループによって制御される。
【０００５】
同様な問題は、マイクロホンでも生じる。マイクロホンは、典型的なアナログマイクロホンモジュールからデジタルマイクロホンモジュールへと移行している。これらのデジタルマイクロホンモジュールは、典型的には、マイクロ電気機械システム（ＭＥＭＳ）プロセスで製造されるセンサと、アナログ−デジタル変換器（ＡＤＣ）とによって構成される。ベースバンドプロセッサにデータを出力するＡＤＣ（典型的にはシグマ・デルタ型変換器）の出力は、ＰＤＭ（パルス密度変調）のストリームである。
【０００６】
通常の音響レベルは約94dBSPL（１パスカルの音圧）である。マイクロホンセンサからの電圧は、94dBSPLで5mVである。マイクロホンモジュールに要求されるＳＮ比は通常61dBである。このことは、センサに必要とされるＳＮ比が64dBであり、ＡＤＣに必要とされるＳＮ比が64dBであることを意味する。ＡＤＣの入力における等価雑音レベルは3μＶである。
【０００７】
マイクロホンセンサの出力電圧は、100mVもの高さとすることができ、この出力電圧は120dBSPLに相当する。その結果、ＡＤＣのダイナミックレンジは90dBとする必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ロックコンサート中にレコーディングを行う場合に、そのコンサートのスピーカに近い非常に高い音圧は、モジュールに過負荷を掛けることになる。結果、レコーディング音は、あとで聞くと歪んでしまっていた。ＭＥＭＳセンサ自体は、機械的なダメージが起こりそうになるまでに、最大140dBSPLの音圧に対処することができる。しかしながら、ＡＤＣは必要なＳＮ比を提供することができず、そのためＡＤＣは最弱リンクである。
【０００９】
背景雑音、特に風騒音がある場合には、高い音圧レベルが発生することがある。この風騒音はＡＤＣのクリッピングも引き起こす。後のノイズキャンセラでの雑音の除去は、信号が歪んでしまい信号が非線形になるから、歪みなしで達成することはできない。
【００１０】
本発明は、ＡＤＣのこのような過負荷（クリッピング）の問題に向けたものである。
【課題を解決するための手段】
【００１１】
本発明によれば、請求項１に記載されるマイクロホン回路が提供される。
【００１２】
本発明は、ＡＤＣのクリッピングに基づいて可変減衰を供与することにより、最大音圧の拡大化を可能にする。クリッピングを早期に検出することで、速いアタックタイムに対応することができる。
【００１３】
可変減衰器は、ＡＤＣがクリッピングしなくなるまで入力信号を減少させるのに用いされる、可変入力負荷を備える。
【００１４】
可変入力負荷は可変コンデンサで構成する。この場合、この可変コンデンサはマイクロホン自体のキャパシタンスと直列にして、可変コンデンサのディバイダ回路を形成することができる。
【００１５】
可変コンデンサは、マイクロホンの出力と制御端子との間に並列に配置されるコンデンサのアレイを備え、このアレイのコンデンサは、並列回路に、または並列回路から個々に切り替えることができる。例えば、可変コンデンサは２進荷重のコンデンサのアレイを備えることができる。
【００１６】
制御回路はカウンタを備えることができ、該カウンタはクリッピング検出信号及び非クリッピング検出信号のいずれか一方に応答してカウントアップし、クリッピング検出信号及び非クリッピング検出信号の他方に応答してカウントダウンするように制御される。従って、ＡＤＣが限界に達し、入力音圧が信号減衰を必要とすることを示すクリッピングがある場合には、カウンタのカウント値が変化して、コンデンサ回路の構成が変更される。クリッピングが止まった場合のみに、コンデンサ回路の構成は以前の状態に復帰する。これは簡単な制御方式を提供する。
【００１７】
アナログ−デジタル変換器は、パルス密度変調出力を有する１ビットのシグマ・デルタ型変換器で構成することができる。この場合、クリッピング検出は、しきい値に達するパルス密度変調信号に基づいて行うことができる。しきい値は例えば、所定の長さのビットストリームにおける「１」の割合で構成することができる。
【００１８】
本発明はまた、請求項７に記載されるマイクロホンの出力信号を処理する方法を提供する。
【図面の簡単な説明】
【００１９】
【図１】既知の第１例のマイクロホン回路を示す。
【図２】既知の第２例のマイクロホン回路を示す。
【図３】本発明のマイクロホン回路の実施例を示す。
【図４】図３に示す回路で用いられる制御方式を説明するために用いる図である。
【発明を実施するための形態】
【００２０】
以下、添付の図面を参照して本発明の実施例を詳述する。
【００２１】
本発明は、マイクロホン回路におけるＡＤＣ（アナログ−デジタル変換器）のダイナミックレンジを拡大する方法に関するものである。
【００２２】
ダイナミックレンジを拡大する既知の方法がいくつかある。
【００２３】
第１の例を図１に示す。（例えば１ｄＢステップで０〜２０ｄＢの減衰量をプログラム可能な）プログラマブルゲインアンプ（ＰＧＡ）１０がＡＤＣ１２の入力側に設けられている。プログラマブルゲインアンプは、アンプ１３によって増幅されるマイクロホン１１の信号を処理する。ベースバンド（ＢＢ）プロセッサ１４または他のサブシステムは制御を実施して、ＰＧＡ１０を適切な増幅レベルに設定する。この場合、ＢＢプロセッサ１４がアタックタイムを決定するため、動作が遅いという欠点がある。また、ＰＧＡの切り替え中にクリック音が聞こえないようにするために、ＰＧＡのゲインを（１ｄＢのステップで）補償する必要がある。
【００２４】
クリック音の問題を解決するために、２つのＡＤＣを設けることもできる。２つのＡＤＣを配置した例を図２に示す。１２ａは100 mVrmsの電圧で処理する一般的なＡＤＣである。第２のＡＤＣ１２ｂは、1 Vrms （20dB以上）の電圧を処理する。２つの経路は異なるゲインを持つ。従って、ＢＢプロセッサ１４には２つのデータストリーム（例えばＰＤＭストリーム）が結合される。ＢＢプロセッサは、２つのストリームを１つの歪みの無い信号に合成する、何らかの後処理を実行する必要がある。一方のストリームから他方のストリームへの切り替えは非常に高速に行うことができ、該切り替えはＢＢプロセッサ内で実施される。２つのストリームをマッチングさせる際には注意する必要がある。
【００２５】
２つのＡＤＣのそれぞれは、差動ＡＤＣ変換器の一方の入力の電圧を設定するための、基準電圧源２２ａ、２２ｂの形態をとった制御回路と、ＡＤＣの入力端子間の高インピーダンス素子２４ａ、２４ｂとを有している。ここで示す例では、高インピーダンス素子は逆並列接続された２つのダイオードで構成される。これらのダイオードは、マイクロホンからの入力電圧がほぼ100mV程度であって、該入力電圧がダイオードが導電するしきい値電圧を下回る場合には、導電しない。ダイオードは別の高インピーダンス素子と置き換えることもできる。各ＡＤＣ回路は一定のゲインを有する。
【００２６】
２つの経路に対する異なるゲインは、マイクロホンのキャパシタンスとともにコンデンサディバイダの回路を規定するコンデンサ２８ａ、２８ｂによって実装される。
【００２７】
また、圧縮／復元システムを使用することができる。その際マイクロホンモジュールは、信号を圧縮してＡＤＣのダイナミックレンジに適合させる。ＢＢプロセッサでは、上記とは逆の機能が必要とされ、信号を復元して歪みの無いオーディオ信号を再生する。
【００２８】
これらの手段の欠点は、ＢＢプロセッサが、マイクロホンモジュールのダイナミックレンジの拡大を実施する必要があることにある。あらゆる場合において、入力信号を増幅または減衰させる必要がある。
【００２９】
このことは、ベースバンドコントローラに特殊化された制御アルゴリズムが必要となることを意味する。該制御はマイクロホンモジュールの外部で行われるため、タイムラグによって、マイクロホン回路の特性に必要な適合を図る必要がある。ＢＢプロセッサはまた、マイクロホン回路の拡大ダイナミックレンジに相当する、拡張ダイナミックレンジを持たせるためにも必要である。
【００３０】
本発明は、マイクロホンモジュール自体が、マイクロホンのゲイン設定を実施するというアプローチに基づく。
【００３１】
本発明は、クリッピング検出回路が、アナログ−デジタル変換器の出力がしきい値に達したことを検出する、マイクロホン回路を提供する。（好ましくはマイクロホンに関連する可変入力負荷の形態をとった）可変減衰器は、クリッピング検出回路の出力に基づいて制御される。それ故に、フィードバックはＡＤＣの出力レベルに基づく。そしてこの信号処理は、信号のベースバンド処理を必要とすることなく行うことができ、即ち単にＡＤＣの出力状態に基づいて行うことができる。その結果、フィードバック経路をマイクロホンモジュールの内で、ベースバンド処理の前に実装することができる。従って、フィードバック制御を提供するために用いられる検出信号が直接ＡＤＣの出力となる。
【００３２】
サンプル周波数は高いため、クリッピング事象を検出するまでの遅延は非常に小さい。そのためアタックタイムを高速化することができる。
【００３３】
上述したようなシステムでは、増幅または減衰が必要となる。マイクロホンは、コンデンサの電気特性を有するものとみなすことができ、その実効値は３pFの範囲内である。本発明の好ましい実施形態では、マイクロホンセンサからの信号を、（プログラム可能な）コンデンサにロードさせて減衰させる。
【００３４】
図３は、本発明のマイクロホン回路の一例を示す。
【００３５】
ＡＤＣは図２について説明した方法と同じように、基準電圧源及び基準入力とマイクロホンのアナログ入力との間の高インピーダンス素子とで駆動される。
【００３６】
ＡＤＣ１２の出力はクリッピング検出回路３０に供給される。クリッピングとは、ＡＤＣが好適な動作範囲の限界に達するように、デジタル出力がしきい値に達することを意味する。このクリッピングは、ＡＤＣのデジタル出力の最大値またはその付近とすることができる。しかしながら、ＡＤＣのＳＮ比は、このデジタル出力の最大値に達する前に低下するため、しきい値は、デジタル出力の最大値の例えば７０〜９０％に低く設定することができる。
【００３７】
クリッピングの検出は、マイクロホン信号を減衰させるのに用いられる。減衰制御ユニット３２は、必要な制御信号を生成する。
【００３８】
減衰は多数の異なる方法で実施することができ、その方法には図１に示され、ＡＤＣ１２の出力によって直接制御される、プログラム可能なアンプが含まれる。しかしながら、図３に示す好適な実施形態では、可変の入力負荷が設けられている。これは、図３に示すように、コンデンサ・スイッチユニット３４ａ、３４ｂ、３４ｃ及び３４ｄのアレイを備える、２進荷重の容量性減衰器として実装される。
【００３９】
コンデンサのアレイは、マイクロホン１１の出力と制御端子（アース）との間に並列に設けられる。アレイのコンデンサはそれぞれ、関連するスイッチによって、個々に並列回路に組み込んだり、並列回路から切り離したりすることができる。
【００４０】
最大20dBの減衰を達成する必要がある場合には、全体のキャパシタンスの値を、マイクロホンのキャパシタンスの約１０倍以上とする必要がある。マイクロホンのキャパシタンスが3pFの例では、30pFの最大キャパシタンスが必要である。２進荷重関数を用いて、それぞれのコンデンサを８ビットの減衰器として、約16pF、8pF、4pF、2pF、1pF、0.5pF、0.25pF、0.125pFに設定することができる。全てのコンデンサをスイッチオンさせると、減衰が最大となる。
【００４１】
図４は、上述した８ビットの制御システムのコードに対する減衰度を示す図である。
【００４２】
減衰器の制御は、アップ／ダウンカウンタにより実施することができる。一例では、コード０は減衰が無いことを示し、コード２５５は減衰が最大であることを示すことができる。
【００４３】
クリッピングが検出されている間は、カウンタはカウントアップし続ける。このカウントアップは高速に行われ（アタック）、その速度はプログラム可能である。例えば0.04、0.08または0.16のプログラム可能な増分値を用いることができる。
【００４４】
クリッピングが検出されない場合、カウンタはゆっくりカウントダウンする。プログラム可能な減分値は、例えば0.04×10-3、0.08×10-3または0.16×10-3、すなわちクリッピング検出信号に応答するよりも1000分の１遅い速度で、ゆっくりカウントダウンする。しかしながら、カウンタはＡＤＣと同じクロックで動作しているため、カウンタのカウントアップは非常に高速である。カウンタは、実際のアップ／ダウンカウンタとして実装することができ、また積分器の形態で実装することもできる。
【００４５】
クリッピング検出器は、ＡＤＣの出力を入力とする。
【００４６】
ＡＤＣの種類は、典型的には１ビットのシグマ・デルタ型変換器である。ＡＤＣの出力は、１ビットデータのＰＤＭストリームである。所与のストリーム長さに対するパルス密度は、０％（すべての値が「０」）から１００％（すべての値が「１」）までの範囲内にある。データストリームのある時間フレームにおける、実際の「１」の数と「１」の最大数との比率がしきい値として機能し、入力信号の実際の値を決定する。例えば、ＡＤＣから受け取る１０ビットのデータストリームに対して３つの論理値「１」を受け取る場合、最大値の３０％の値が符号化されることを意味する。
【００４７】
１ビットのシグマ・デルタ型ＡＤＣの無歪み最大出力レベルは７０〜８０％の範囲内であるため、クリッピング検出器は、８つの論理値「１」（最大出力の８０％）のしきい値で、１０ビットのデータストリームにおける「１」をカウントすることに基づくものとすることができる。そして、クリッピング検出信号がアクティブになると、結果として減衰制御器がＡＤＣの入力信号を減少させる。クリッピングの検出はＡＤＣの出力に作用し、ＡＤＣの出力の１０ビットを調べるから、クリッピングの検出はＡＤＣの１０クロックサイクル内で行うことができる。典型的なクロック周波数は、３MHzの範囲である。これにより検出時間は約３μｓ（１０×１／ｆ）となる。
【００４８】
本発明は、例えば120dBSPLを超えるような高負荷事象に対処するために、拡大ダイナミックレンジを必要とする、デジタルマイクロホンモジュールに利用することができる。ベースバンドプロセッサは、この拡大ダイナミックレンジを必要としないので、標準のベースバンドプロセッサを変更せずに使用することができる。
【００４９】
ベースバンドプロセッサの内に拡大ダイナミックレンジが必要とされる場合、または（音響エコーキャンセラにおけるように）一定のゲインが必要とされる場合には、減衰器で実施される逆の機能を、ベースバンドプロセッサ内で行うことができる。これは、クリッピングの検出機能がＰＤＭストリームに基づき、このＰＤＭストリームはマイクロホンモジュール及びベースバンドプロセッサの両方に利用可能であるため、複雑なフィードバックまたはフィードフォワードの経路を必要とすることなく実施することができる。
【００５０】
本発明を、１ビットのシグマ・デルタ型変換器につき説明したが、ＡＤＣのクリッピング検出器は、他の変換器、例えばマルチビットのシグマ・デルタ型ＡＤＣ、ＭＡＳＨ型ＡＤＣ、及びナイキスト型ＡＤＣで実施することができる。
【００５１】
静的なゲイン制御を、１つの入力に対する基準電圧を持つ差動ＡＤＣに基づいて説明してきたが、他の制御またはバイアス方式を、本発明の減衰制御と組み合わせることもできる。
【００５２】
コンデンサのアレイは、マイクロホンの信号がアナログ−デジタル変換器によって処理される前に減衰される限り、他の可変負荷に置き換えることができ、例えば純粋な容量性負荷でなくてもよい。
【００５３】
上述したキャパシタンスの値は単なる例示であり、本発明は種々のマイクロホンの設計に適用することができる。本発明の概念は、アナログ−デジタル変換器のデジタルレベルをマイクロホンの電気出力信号の減衰機能を制御するパラメータとして用いていることにある。
【００５４】
当業者にとって様々な変更例が明らかである。
【図１】
2013523001.tif 000003
【図２】
2013523001.tif 000004
【図３】
2013523001.tif 000005
【図４】
2013523001.tif 000006
【国際調査報告】
2013523001.tif 000007
2013523001.tif 000008