(57)【要約】【課題】高いインダクタンスを有し、寸法が小さく製造が容易なインダクタ装置を提供する。【解決手段】インダクタ装置１０は、電気絶縁性を有し、非磁性体の基板１１と、基板１１の第１面から第２面に向かって延びるように、基板内に配置される複数のインダクタ１２であって、電気導電性を有し、基板の厚さ方向に延びるインダクタ導電部１２ａ、及び、インダクタ導電部１２ａの側面を覆い、５０００以上の比透磁率を有し、軟磁性体により形成される磁性層１２ｂを有する複数のインダクタ１２と、を備える。【選択図】図２
2015135870.tif 000002
【特許請求の範囲】
【請求項１】
電気絶縁性を有し、非磁性体の基板と、
前記基板の第１面から第２面に向かって延びるように、前記基板内に配置される複数のインダクタであって、電気導電性を有し、前記基板の厚さ方向に延びるインダクタ導電部、及び、前記インダクタ導電部の側面を覆い、５０００以上の比透磁率を有し、軟磁性体により形成される磁性層を有する複数のインダクタと、
を備えるインダクタ装置。
【請求項２】
前記磁性層の抵抗率は、前記インダクタ導電部の抵抗率の１０倍以上である請求項１に記載のインダクタ装置。
【請求項３】
前記磁性層の厚さは、１０μｍ以下である請求項１又は２に記載のインダクタ装置。
【請求項４】
前記磁性層の保磁力は、２Ａ／ｍ以下である請求項１〜３の何れか一項に記載のインダクタ装置。
【請求項５】
前記磁性層の飽和磁化は、０．８Ｔ以上である請求項１〜４の何れか一項に記載のインダクタ装置。
【請求項６】
前記基板の第２面上に配置され、前記インダクタ導電部の一方の端部を並列に電気的に接続する接続導電層を備える請求項１〜５の何れか一項に記載のインダクタ装置。
【請求項７】
縦長で電気導電性を有する複数のインダクタ導電部の側面上に、軟磁性体の磁性層を形成して、複数のインダクタを形成する第１工程と、
前記複数のインダクタの前記磁性層が、５０００以上の比透磁率を有するように、前記複数のインダクタを熱処理する第２工程と、
前記複数のインダクタを、長手方向の向きを揃え、且つ間隔をあけて配置して、前記複数のインダクタ間に、電気絶縁性を有し且つ非磁性体の樹脂を充填した後、前記樹脂を硬化させて前記複数のインダクタを支持する基板を形成する第３工程と、
を備えるインダクタ装置の製造方法。
【請求項８】
電気導電性のブロックを加工して、板状の接続導電層と、前記接続導電層の表面から外方に向かって延びるように、前記接続導電層の表面上に複数のインダクタ導電部を形成する第１工程と、
前記複数のインダクタ導電部の側面上に、軟磁性体の磁性層を形成して、複数のインダクタを形成する第２工程と、
前記複数のインダクタの前記磁性層が、５０００以上の比透磁率を有するように、前記複数のインダクタを熱処理する第３工程と、
前記複数のインダクタ間に、電気絶縁性を有し且つ非磁性体の樹脂を充填した後、前記樹脂を硬化させて前記複数のインダクタを支持する基板を形成する第４工程と、
を備えるインダクタ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタ装置及びインダクタ装置の製造方法に関する。
【背景技術】
【０００２】
従来、インダクタ装置が電源回路等において使用されている。
【０００３】
近年、集積回路の高性能化に伴う微細化により、集積回路へ供給する電圧の低電圧化が進んでいる。また、消費電力を低減するために、電源管理粒度の細粒化が進んでおり、電源に対して供給電力の応答性の向上が求められている。
【０００４】
そこで、負荷端（Ｐｏｉｎｔ  Ｏｆ  Ｌｏａｄ：ＰＯＬ）電源と呼ばれる電源供給の方法が提案されている。
【０００５】
ＰＯＬ電源は、電源が、負荷である集積回路に隣接した配置されるものである。電源が、電力が供給される集積回路に隣接して配置されることにより、電源と集積回路との間に生じ得る基板抵抗、寄生容量又は寄生インダクタンスを低減して、応答速度の向上が図られている。
【０００６】
ＰＯＬ電源として、通常、降圧型のＤＣＤＣコンバータが用いられている。
【０００７】
図１は、従来の降圧型のＤＣＤＣコンバータの回路図である。
【０００８】
図１に示すＤＣＤＣコンバータは、第１フェーズＰ１から第３フェーズＰ３を形成する一対のトランジスタＴ１，Ｔ２の組を有する。各フェーズは、ハイサイドトランジスタＴ１とローサイドトランジスタＴ２とが直列に接続されている。ハイサイドトランジスタＴ１のドレインＤは、電源Ｖと接続する電源配線Ｍ１と接続する。ローサイドトランジスタＴ２のソースＳは、グランドと接続するグランド配線Ｍ２と接続する。ハイサイドトランジスタＴ１及びローサイドトランジスタＴ２のゲートＧには、図示しない制御回路から制御信号が入力されて、ハイサイドトランジスタＴ１及びローサイドトランジスタＴ２が交互にオンとオフとに動作するように制御される。
【０００９】
ハイサイドトランジスタＴ１のソースＳ及びローサイドトランジスタＴ２のドレインＤは、インダクタＬと接続される。各フェーズに対して、インダクタＬが配置される。各フェーズのインダクタＬからの出力は、出力配線Ｍ３に接続され、出力配線Ｍ３は、容量素子Ｃを介して、負荷Ｒに接続される。また、負荷Ｒ及び容量素子Ｃは、配線Ｍ４を介して、グランド配線Ｍ２と接続する。
【００１０】
図１に示すＤＣＤＣコンバータは、３つのフェーズを備え、３つのトランジスタの組と、３つのインダクタを有する。ＤＣＤＣコンバータに求められる出力電流に応じて、フェーズの数は適宜設定される。
【００１１】
高出力の電源が求められる場合には、ＤＣＤＣコンバータが、数１０〜１００のフェーズを有する場合もあり得る。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平１０−２３３４６９号公報
【特許文献２】特開２００８−２１９９６号公報
【特許文献３】特開２００５−１５０４９０号公報
【特許文献４】特表２００８−５３７３５５号公報
【特許文献５】国際公開第２００７／１２９５２６号
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上述したように、集積回路の微細化と共に、ＰＯＬ電源の小型化が求められている。また、高出力の電源が求められる場合には、フェーズの数に対応して、トランジスタの組及びインダクタを配置することになる。
【００１４】
トランジスタの小型化に対しては、従来の半導体装置の微細化技術を用いて対応することができる。
【００１５】
一方、インダクタの小型化に対しては、複数のインダクタを高密度に配置する方法として、チップインダクタを用いること、又は、薄膜パターンインダクタを用いることが提案されている。
【００１６】
チップインダクタは、回路基板に対して、チップインダクタを外付けすることになるので、高密度化することに対しては限界がある。
【００１７】
薄膜パターンインダクタは、高出力に対応するには、大きな電流を流せるように薄膜パターンの幅が広くなるので、高密度化することに対しては限界がある。また、インダクタンスを向上するために、導電コイルパターンと共に磁性膜コアを用いることが提案されているが、製造工程が複雑になる問題がある。
【００１８】
また、ＰＯＬ電源の応答性を向上し且つ小型化するために、トランジスタのゲートに入力する制御信号のスイッチング周波数は、高く設定される。そのためにインダクタは、高いインダクタンスを有することが求められている。
【００１９】
そこで、本明細書では、高いインダクタンスを有し、寸法が小さく製造が容易なインダクタ装置を提案することを課題とする。
【課題を解決するための手段】
【００２０】
本明細書に開示するインダクタ装置の一形態によれば、電気絶縁性を有し、非磁性体の基板と、上記基板の第１面から第２面に向かって延びるように、上記基板内に配置される複数のインダクタであって、電気導電性を有し、上記基板の厚さ方向に延びるインダクタ導電部、及び、上記インダクタ導電部の側面を覆い、５０００以上の比透磁率を有し、軟磁性体により形成される磁性層を有する複数のインダクタと、を備える。
【００２１】
また、本明細書に開示するインダクタ装置の製造方法の一形態によれば、縦長で電気導電性を有する複数のインダクタ導電部の側面上に、軟磁性体の磁性層を形成して、複数のインダクタを形成する第１工程と、上記複数のインダクタの上記磁性層が、５０００以上の比透磁率を有するように、上記複数のインダクタを熱処理する第２工程と、上記複数のインダクタを、長手方向の向きを揃え、且つ間隔をあけて配置して、上記複数のインダクタ間に、電気絶縁性を有し且つ非磁性体の樹脂を充填した後、上記樹脂を硬化させて上記複数のインダクタを支持する基板を形成する第３工程と、を備える。
【００２２】
更に、本明細書に開示するインダクタ装置の製造方法の他の一形態によれば、電気導電性のブロックを加工して、板状の接続導電層と、上記接続導電層の表面から外方に向かって延びるように、上記接続導電層の表面上に複数のインダクタ導電部を形成する第１工程と、上記複数のインダクタ導電部の側面上に、軟磁性体の磁性層を形成して、複数のインダクタを形成する第２工程と、上記複数のインダクタの上記磁性層が、５０００以上の比透磁率を有するように、上記複数のインダクタを熱処理する第３工程と、上記複数のインダクタ間に、電気絶縁性を有し且つ非磁性体の樹脂を充填した後、上記樹脂を硬化させて上記複数のインダクタを支持する基板を形成する第４工程と、を備える。
【発明の効果】
【００２３】
本明細書に開示するインダクタ装置によれば、高いインダクタンスを有し、寸法が小さく製造が容易である。
【００２４】
また、本明細書に開示するインダクタ装置の製造方法によれば、高いインダクタンスを有し、寸法の小さいインダクタ装置を容易に製造できる。
【００２５】
本発明の目的及び効果は、特に請求項において指摘される構成要素及び組み合わせを用いることによって認識され且つ得られるだろう。
【００２６】
前述の一般的な説明及び後述の詳細な説明の両方は、例示的及び説明的なものであり、特許請求の範囲に記載されている本発明を制限するものではない。
【図面の簡単な説明】
【００２７】
【図１】従来の降圧型ＤＣＤＣコンバータの回路図である。
【図２】本明細書に開示するインダクタ装置の一実施形態を示す断面図である。
【図３】本明細書に開示するインダクタ装置の一実施形態を示す平面図である。
【図４】本実施形態のインダクタ装置が用いられる電源装置を示す図（その１）である。
【図５】本実施形態のインダクタ装置が用いられる電源装置を示す図（その２）である。
【図６】本実施形態のインダクタのインダクタンス及び抵抗率と比透磁率との関係を示す図である。
【図７】本実施形態のインダクタの磁界の分布を計算した結果を示す図である。
【図８】本実施形態のインダクタの電流密度の分布を計算した結果を示す図である。
【図９】本実施形態のインダクタ装置の電力変換効率と出力電力との関係を示す図である。
【図１０】本実施形態のインダクタ装置の出力電圧及び出力電力と時間との関係を示す図である。
【図１１】本明細書に開示するインダクタ装置の製造方法の第１実施形態の工程（その１）を示す図である。
【図１２】本明細書に開示するインダクタ装置の製造方法の第１実施形態の工程（その２）を示す図である。
【図１３】本明細書に開示するインダクタ装置の製造方法の第１実施形態の工程（その３）を示す図である。
【図１４】本明細書に開示するインダクタ装置の製造方法の第１実施形態の工程（その４）を示す図である。
【図１５】本明細書に開示するインダクタ装置の製造方法の第１実施形態の工程（その５）を示す図である。
【図１６】本明細書に開示するインダクタ装置の製造方法の第１実施形態の工程（その６）を示す図である。
【図１７】本明細書に開示するインダクタ装置の製造方法の第１実施形態の工程（その７）を示す図である。
【図１８】本明細書に開示するインダクタ装置の製造方法の第２実施形態の工程（その１）を示す図である。
【図１９】本明細書に開示するインダクタ装置の製造方法の第２実施形態の工程（その２）を示す図である。
【図２０】本明細書に開示するインダクタ装置の製造方法の第２実施形態の工程（その３）を示す図である。
【図２１】本明細書に開示するインダクタ装置の製造方法の第２実施形態の工程（その４）を示す図である。
【図２２】本明細書に開示するインダクタ装置の製造方法の第２実施形態の工程（その５）を示す図である。
【図２３】本明細書に開示するインダクタ装置の製造方法の第２実施形態の工程（その６）を示す図である。
【図２４】本明細書に開示するインダクタ装置の製造方法の第２実施形態の工程（その７）を示す図である。
【図２５】本明細書に開示するインダクタ装置の製造方法の第２実施形態の変形例の工程（その１）を示す図である。
【図２６】本明細書に開示するインダクタ装置の製造方法の第２実施形態の変形例の工程（その２）を示す図である。
【図２７】本明細書に開示するインダクタ装置の製造方法の第２実施形態の変形例の工程（その３）を示す図である。
【発明を実施するための形態】
【００２８】
以下、本明細書で開示するインダクタ装置の好ましい一実施形態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。
【００２９】
図２は、本明細書に開示するインダクタ装置の一実施形態を示す断面図である。図３は、本明細書に開示するインダクタ装置の一実施形態を示す平面図である。図２は、図３のＸ−Ｘ線断面図である。
【００３０】
本実施形態のインダクタ装置１０は、電気絶縁性を有し、非磁性体のインダクタ基板１１と、インダクタ基板１１の第１面１１ａから第２面１１ｂに向かって延びるように、インダクタ基板１１内に配置される複数のインダクタ１２を備える。
【００３１】
インダクタ１２は、電気導電性を有し、インダクタ基板１１の厚さ方向に延びるインダクタ導電部１２ａ、及び、インダクタ導電部１２ａの側面を覆い、５０００以上の比透磁率を有し、軟磁性体により形成される磁性層１２ｂを有する。
【００３２】
インダクタ導電部１２ａは、縦長の円柱形状を有し、長手方向の両端面は、インダクタ基板１１の第１面１１ａ及び第２面１１ｂから露出している。
【００３３】
磁性層１２ｂは、円柱形状のインダクタ導電部１２ａの側面を覆うように配置されており、中空の円筒形状を有する。
【００３４】
また、インダクタ装置１０は、電気導電性を有し、インダクタ基板１１の第１面１１ａから第２面１１ｂに向かって延びる第１導電部１４を備える。第１導電部１４は、縦長の円柱形状を有し、長手方向の両端面は、インダクタ基板１１の第１面１１ａ及び第２面１１ｂから露出している。
【００３５】
更に、インダクタ装置１０は、インダクタ基板１１の第２面１１ｂ上に配置され、各インダクタ導電部１２ａの第２面１１ｂ側の端部を並列に電気的に接続する接続導電層１３を備える。また、接続導電層１３は、第１導電部１４の第２面１１ｂ側の端部と、インダクタ導電部１２ａの第２面１１ｂ側の端部を電気的に接続する。複数のインダクタ１２を流れる電流は、接続導電層１３を介して、第１導電部１４に流れるようになされている。そのため、第１導電部１４の抵抗が低くなるように、第１導電部１４の直径又は断面積は、インダクタ導電部１２ａよりも大きく形成される。
【００３６】
インダクタ装置１０は、例えば、複数のフェーズを有するＰＯＬ電源のインダクタとして用いることができる。
【００３７】
図４及び図５は、本実施形態のインダクタ装置が用いられる電源装置を示す図である。図４は、図５のＹ−Ｙ線に沿った断面図である。
【００３８】
電源装置１は、ＰＯＬ電源のＤＣＤＣコンバータであり、外部から入力したＤＣ電力を降圧して、隣接するＣＰＵ４０に降圧されたＤＣ電力を供給する。
【００３９】
電源装置１は、インダクタ装置１０と、インダクタ装置１０の各インダクタ１２とバンプＢを介して電気的に接続する電源駆動部３０を備える。電源駆動部３０は、インダクタ装置１０のインダクタ１２の数に対応したフェーズを有する。電源駆動部３０は、各インダクタ１２に対応するハイサイドトランジスタとローサイドトランジスタとの組（図示せず）を有し、ハイサイドトランジスタのソース及びローサイドトランジスタのドレインは、バンプＢを介して、インダクタ１２と接続される。ハイサイドトランジスタ及びローサイドトランジスタのゲートには、所定のスイッチング周波数を有する制御信号が入力される。
【００４０】
また、電源装置１は、インダクタ装置１０を、ＣＰＵ４０と電気的に接続する接続装置２０を備える。接続装置２０は、電気絶縁性の接続基板２１と、電気導電性を有し、接続基板２１の第１面２１ａから第２面２１ｂに向かって延びるように、接続基板２１内に配置される第２導電部１５及び第３導電部２２を有する。第２導電部１５及び第３導電部２２は、縦長の円柱形状を有し、長手方向の両端面は、接続基板２１の第１面２１ａ及び第２面２１ｂから露出している。
【００４１】
接続装置２０は、接続基板２１の第２面２１ｂ上に配置され、第２導電部１５の第２面２１ｂ側の端部と、第３導電部２２の第２面２１ｂ側の端部とを電気的に接続する配線層２４を有する。
【００４２】
第２導電部１５の第１面２１ａ側の端部は、バンプＢを介して、電源駆動部３０のグランド端子ＧＮＤと電気的に接続する。
【００４３】
第３導電部２２の第１面２１ａ側の端部は、バンプＢを介して、ＣＰＵ４０のグランド端子ＧＮＤと電気的に接続する。
【００４４】
インダクタ装置１０の接続導電層１３は、容量素子３１を介して、接続装置２０の配線層２４と電気的に接続する。
【００４５】
また、インダクタ装置１０の第１導電部１４の第１面１１ａ側の端部は、配線層１６及びバンプＢを介して、ＣＰＵ４０の電力入力端子Ｖｉｎと電気的に接続する。
【００４６】
図４に示す電源装置１を、上述した図１に示すＤＣＤＣコンバータの回路図と比較すると、インダクタ１２は、インダクタＬに対応し、容量素子３１は、容量素子Ｃに対応し、接続導電層１３は、出力配線Ｍ３に対応し、配線層２４は、配線Ｍ４に対応する。
【００４７】
図５に示すように、インダクタ装置１０は、アレイ状に配置された１４個のインダクタ１２と、１個の第１導電部１４を有し、１４フェーズのＤＣ電力を出力可能である。１フェーズの電流容量を１Ａとすると、インダクタ装置１０の出力容量は１４Ａとなる。例えば、インダクタ１２の直径を０．１ｍｍとし、第１導電部の直径を０．４ｍｍとして、それらを０．２ｍｍの間隔で並べると、インダクタ装置１０の面積は、２．５ｍｍ２程度になる。４０個のインダクタ装置１０を用いれば、２．５×４０ｍｍ２程度の面積で、１４×４０Ａの出力容量を有するＰＯＬ電源が得られる。
【００４８】
次に、インダクタ１２について、更に以下に説明する。
【００４９】
磁性層１２ｂは、軟磁性体により形成される。軟磁性体は、保持力が小さく、比透磁率が大きい磁性体である。磁性層１２ｂの比透磁率は、５０００以上であることが、インダクタ１２が高いインダクタンスを有して、高いスイッチング周波数において動作可能になる観点から好ましい。この観点から、磁性層１２ｂの比透磁率は、１００００以上、特に２００００以上、更には３００００以上であることが好ましい。実際に使用する磁性層１２ｂの材料を考えると、磁性層１２ｂの比透磁率の上限は、５００００倍程度になる。
【００５０】
磁性層１２ｂの飽和磁化は、０．６Ｔ以上、特に０．８Ｔ以上、更には１．２Ｔ以上であることが好ましい。飽和磁化が高い程、磁気飽和を発生させずに多くの電流をインダクタ１２に流して動作させることができる。例えば、磁性層１２ｂの飽和磁化が０．６Ｔ以上であれば、直径が５０ｍｍのインダクタ導電部１２ａに１Ａの電流を流しても、磁気飽和せずに動作させることができる。実際に使用する磁性層１２ｂの材料を考えると、磁性層１２ｂの飽和磁化の上限は、２Ｔ程度になる。
【００５１】
磁性層１２ｂの抵抗率は、インダクタ導電部１２ａの抵抗率の１０倍以上、特に５０倍以上であることが、高いスイッチング周波数でインダクタ１２が駆動されても、電流をインダクタ導電部１２ａに閉じ込めて、インダクタ１２の抵抗を低減できる観点から好ましい。例えば、インダクタ導電部１２ａがＣｕ（抵抗率１．６８Ｅ−８Ω・ｍ）により形成される時には、磁性層１２ｂの抵抗率は、１．６８Ｅ−７Ω・ｍ以上であることが好ましい。
【００５２】
磁性層１２ｂの保持力は、８００Ａ／ｍ以下、特に２Ａ／ｍ以下であることが、インダクタ１２が、高いスイッチング周波数において動作可能になる観点から好ましい。実際に使用する磁性層１２ｂの材料を考えると、磁性層１２ｂの保持力の下限は、２Ａ／ｍ程度になる。
【００５３】
磁性層１２ｂの厚さは、１０μｍ以下、特に１μｍ以下であることが好ましい。スイッチング周波数がＭＨｚ以上では、磁性層１２ｂの厚さが１０μｍよりも厚いと、磁性層１２ｂ内に生じる渦電流が大きくなる。また、スイッチング周波数が１００ＭＨｚ以上では、磁性層１２ｂの厚さが１μｍよりも厚いと、磁性層１２ｂ内に生じる渦電流が大きくなる。磁性層１２ｂの機械的強度を考えると、磁性層１２ｂの厚さの下限は、０．１μｍ程度になる。
【００５４】
磁性層１２ｂの形成材料としては、例えば、パーマロイ等のＦｅ−Ｎｉ系合金又はＦｅ−Ｃｏ系合金又は軟磁性を示すフェライト等を用いることができる。特に比透磁率及び飽和磁化が大きい観点からは、パーマロイが優れており、抵抗率が高い観点からは、フェライトが優れている。
【００５５】
インダクタ導電部１２ａは、磁性を有さないことが好ましい。インダクタ導電部１２ａの比透磁率は、１に近いことが好ましい。
【００５６】
インダクタ導電部１２ａの抵抗率は低いことが、電流がインダクタ導電部１２ａを流れ易くして、電力の損失を低減する観点から好ましい。具体的には、インダクタ導電部１２ａの抵抗率は、１Ｅ−７Ω・ｍ以下、特に５Ｅ−８Ω・ｍ以下であることが好ましい。
【００５７】
インダクタ導電部１２ａの形成材料としては、例えば、Ｃｕ又はＡｌ及びこれらの合金（黄銅、リン青銅、Ａｌ−Ｓｉ合金）等が挙げられる。
【００５８】
インダクタ１２の比透磁率及び抵抗率は、インダクタ導電部１２ａの断面積、磁性層１２ｂの厚さ、形成材料又は熱処理の条件等によって制御され得る。
【００５９】
インダクタ基板１１は、磁性を有さないことが好ましい。インダクタ基板１１が磁性を有すると、インダクタ基板１１に寄生インダクタンスが発生して、電源の動作に影響を与えるおそれがある。インダクタ基板１１の比透磁率は、１に近いことが好ましい。
【００６０】
インダクタ基板１１の比誘電率は、１０以下、特に６以下であることが、インダクタ基板１１の寄生容量を抑制して電力の損失を防止する観点から好ましい。
【００６１】
インダクタ基板１１の抵抗率は高いことが、リーク電流を抑制して電力の損失を防止する観点から好ましい。具体的には、インダクタ基板１１の抵抗率は、１Ｅ７Ω・ｍ以上であることが好ましい。
【００６２】
図６は、本実施形態のインダクタのインダクタンス及び抵抗率と比透磁率との関係を示す図である。
【００６３】
図６は、Ｃｕにより形成され、長さ３００μｍのインダクタ導電部１２ａ、及びパーマロイにより形成され、厚さが１μｍの磁性層１２ｂを有するインダクタ１２について、インダクタンス及び抵抗率と比透磁率との関係を示す。インダクタ導電部１２ａの直径は、５０μｍ及び２００μｍの２条件について調べた。図６の横軸は、磁性層１２ｂの比透磁率である。
【００６４】
インダクタ１２のインダクタンスは、磁性層１２ｂの比透磁率を変化させることにより、数ｎＨ〜数１００ｎＨの範囲に変化させることが可能である。
【００６５】
インダクタ１２の抵抗は、広い比透磁率の範囲において、３ｍΩ以下にすることが可能である。
【００６６】
インダクタ装置１０は、例えば、直径５０μｍのインダクタ導電部１２ａ及び厚さ１μｍの磁性層１２ｂを有するインダクタ１２を、１００μｍの間隔でアレイ状に配置すれば、１００個／ｍｍ２の高密度に配置することができる。
【００６７】
このように、インダクタ装置１０は、高いインダクタンス及び低い抵抗率を有するインダクタ１２を高密度に配置することが可能である。
【００６８】
図７は、本実施形態のインダクタの磁界の分布を計算した結果を示す図である。
【００６９】
図７の横軸は、インダクタ１２の幅方向の位置を示している。ここで、インダクタ１２の幅方向は、長手方向と直交する向きである。領域Ｒ１は、インダクタ導電部１２ａの部分であり、領域Ｒ２は、磁性層１２ｂの部分であり、領域Ｒ３は空気の部分である。
【００７０】
図７に示すように、磁界は、磁性層１２ｂ内に閉じ込められていることが分かる。これは、上述したように、磁性層１２ｂとインダクタ導電部１２ａの比透磁率の差が大きいことによる。また、磁界の向きは、円筒形状を有する磁性層１２ｂの円周方向であるので、磁力線の向きが磁性層１２ｂと交差しないため、磁性層１２ｂにおける渦電流の発生が抑制される。
【００７１】
図８は、本実施形態のインダクタの電流密度の分布を計算した結果を示す図である。
【００７２】
図８の横軸は、インダクタ１２の幅方向の位置を示しており、図７における横軸の説明が図８に対しても適用される。
【００７３】
図８に示すように、電流密度は、インダクタ導電部１２ａ内で高く、磁性層１２ｂ内では非常に低い値を示す。インダクタ１２を流れる電流は、主にインダクタ導電部１２ａ内を流れることが分かる。これは、上述したように、インダクタ導電部１２ａと磁性層１２ｂの抵抗率の差が大きいことによる。
【００７４】
図９は、本実施形態のインダクタ装置の電力変換効率と出力電力との関係を示す図である。
【００７５】
図９は、本実施形態のインダクタ装置を用いて、図４に示すような電源を製造して、電力変換効率と出力電力との関係を調べた結果である。インダクタ１２は、Ｃｕにより形成され、長さ３００μｍのインダクタ導電部１２ａ、及びパーマロイにより形成され、直径５０μｍ及び厚さが１μｍの磁性層１２ｂを有する。インダクタ１２のインダクタンスは、５ｎＨであり、１２個のインダクタ１２を用いて１２フェーズを有する電源とした。インダクタ１２は、２００μｍの間隔で配置した。トランジスタの組を駆動するスイッチング周波数は、２００ＭＨｚであった。トランジスタは、線幅０．１８μｍルールの微細加工技術を用いて形成され、オン抵抗は２０ｍΩであった。容量素子の容量は、１０ｎＦであった。
【００７６】
図９に示すように、１．８ＶのＤＣ電力を入力して０．９Ｖに降圧したＤＣ電力を出力する電力変換効率は、広い出力電力の範囲において、９０％近い値を示すことが分かった。インダクタ装置１０におけるインダクタ１２のアレイの寸法に対する出力は、２０Ｗ出力／０．６ｍｍ□であり、高密度のインダクタを用いて、高い効率を示すことが分かる。
【００７７】
図１０は、本実施形態のインダクタ装置の出力電圧及び出力電力と時間との関係を示す図である。
【００７８】
図１０は、図９と同じインダクタ装置を用いて、出力電圧及び出力電力と時間との関係を調べた結果を示す。
【００７９】
出力電圧及び出力電力は、立ち上がり及び立ち下がりの応答時間が、５０ｎｓ以下であり、負荷の急激な変動に対応して、動的な電圧・周波数制御が可能であることが分かった。
【００８０】
上述した本実施形態のインダクタ装置によれば、高いインダクタンス及び低い抵抗率を有し、インダクタを高密度に配置できるので小さい寸法を有する。また、本実施形態のインダクタ装置を用いて電源を製造すれば、高い電力変換効率及び高い応答性が得られる。
【００８１】
次に、本明細書に開示するインダクタ装置の製造方法の好ましい第１実施形態を、図面を参照しながら、以下に説明する。
【００８２】
まず、図１１に示すように、縦長で電気導電性を有する複数のインダクタ導電部１２ａ及び第１導電部１４が形成される。複数のインダクタ導電部１２ａ及び第１導電部１４は、例えば、プレス加工法を用いて、Ｃｕ材を加工して形成することができる。本実施形態では、直径０．１ｍｍ、長さ０．５ｍｍのＣｕ材のインダクタ導電部１２ａを形成した。また、直径０．４ｍｍ、長さ０．５ｍｍのＣｕ材の第１導電部１４を形成した。
【００８３】
次に、図１２に示すように、複数のインダクタ導電部１２ａの側面上に、軟磁性体の磁性層１２ｂを形成して、複数のインダクタ１２が形成される。
【００８４】
本実施形態では、複数のインダクタ導電部１２ａを、有機溶媒（例えば、アセトン又はメタノール）を用いて、脱脂洗浄し、酸洗いによって表面を活性化した後、磁性層のメッキを行った。具体的には、磁性層として、パーマロイ（Ｆｅ：Ｎｉ＝２２：７８）を用いて、０．１〜０．５μｍの厚さでメッキを行った。メッキ処理は、陽極：Ｎｉ板及び陰極：Ｆｅ板を用いる直流メッキ法を用いて、室温（２１℃）で、電流密度５〜２０ｍＡ／ｃｍ２で行った。ホウ酸系メッキ浴として、ＮｉＳＯ４：０．７ｍｏｌ／Ｌ，ＮｉＣｌ２：０．２ｍｏｌ／Ｌ，ＦｅＳＯ４：０．３ｍｏｌ／Ｌ，ホウ酸：０．４ｍｏｌ／Ｌ，サッカリン：０．０１４ｍｏｌ／Ｌを用いた。
【００８５】
ここでは添加剤としてサッカリンを用いたが、ラウリル硫酸ナトリウム等を用いても良い。メッキ法としては、上述した直流メッキ法又はパルスメッキ法又は交流メッキ法を用いても良い。また、磁性層１２ｂは、ＣｏＦｅ系又はＣｏＮｉ系を用いたメッキ処理により形成しても良い。
【００８６】
本実施形態では、磁性層１２ｂがメッキされたインダクタ１２の比透磁率は約１０００であった。インダクタ１２のインダクタンスは、磁性層１２ｂの厚さの増加と共に増大するが、厚さの増加と共に渦電流による電力損失が増大する。
【００８７】
また、インダクタ１２は、メッキ法を用いて、電気導電性のワイヤの表面に磁性層を形成した後、ワイヤを所定の長さに切断して形成しても良い。
【００８８】
そして、インダクタ１２の磁性層１２ｂが、５０００以上の比透磁率を有するように、複数のインダクタ１２が熱処理される。
【００８９】
本実施形態では、インダクタ１２を、還元性雰囲気中（例えば、水素、窒素又は真空中等）で４００〜７００℃の温度で、１〜１０時間の熱処理を行った後、インダクタ１２を徐冷し、磁性層１２ｂ中の歪みを緩和して、磁性層１２ｂの比透磁率を向上させた。熱処理後の磁性層１２ｂの比透磁率は約３００００まで向上した。なお、導電コイルパターン及び磁性膜コアを有する薄膜インダクタは、基板と磁性膜との間の熱膨張係数の差により歪みが生じるので、熱処理を用いて比透磁率を向上することは困難である。
【００９０】
次に、図１３に示すように、大きな凹部５０ａ及び小さな複数の凹部５０ｂを有する下部金型５０の凹部５０ａに、第１導電部１４が配置される。大きな凹部５０ａの形状は、第１導電部１４に対応している。小さな凹部５０ｂの形状は、インダクタ１２に対応しており、第１導電部１４は小さな凹部５０ｂには挿入されない。第１導電部１４は、長手方向の一部が、凹部５０ａ内に挿入された状態で、下部金型５０ａに配置される。凹部５０ａ及び凹部５０ｂには、離型剤を塗布した。
【００９１】
本実施形態では、複数の第１導電部１４を、下部金型５０上に撒いた後、下部金型５０を振動させて、第１導電部１４を凹部５０ａ内に落とし込ませた。そして、余った第１導電部１４を回収した。
【００９２】
次に、図１４に示すように、小さな凹部５０ｂ内に、インダクタ１２が配置される。インダクタ１２は、長手方向の一部が、凹部５０ｂ内に挿入された状態で、下部金型５０ａに配置される。
【００９３】
本実施形態では、複数のインダクタ１２を、下部金型５０上に撒いた後、下部金型５０を振動させて、インダクタ１２を各凹部５０ｂ内に落とし込ませた。そして、余ったインダクタ１２を回収した。大きな凹部５０ａには、第１導電部１４がすでに配置されているので、大きな凹部５０ａにインダクタ１２が配置されることはない。このようにして、複数のインダクタ１２が、長手方向の向きを揃え、且つ間隔をあけて、下部金型５０に配置される。
【００９４】
次に、図１５に示すように、大きな凹部５２ａ及び小さな複数の凹部５２ｂを有する上部金型５２を、凹部５２ａ内に第１導電部１４が挿入され且つ凹部５２ｂ内にインダクタ１２が挿入されるように、下部金型５０と対向させて配置する。大きな凹部５２ａの形状は、第１導電部１４に対応している。小さな凹部５２ｂの形状は、インダクタ１２に対応している。凹部５２ａ及び凹部５２ｂには、離型剤を塗布した。
【００９５】
そして、減圧した状態で、複数のインダクタ１２間に、電気絶縁性を有し且つ非磁性体の樹脂５１を充填した。減圧下で樹脂５１を複数のインダクタ１２間に充填することにより、気泡が樹脂５１内に含まれることを防止した。樹脂５１は、上部金型５２と下部金型５０との間に形成される空間に充填される。
【００９６】
本実施形態では、樹脂５１として、光硬化性樹脂を用いた。上部金型５２は、樹脂５１を硬化させるために照射する光を透過する材料を用いて形成した。
【００９７】
そして、上部金型５２の上方から光を照射し、樹脂５１を硬化させて複数のインダクタ１２を支持するインダクタ基板１１が形成される。
【００９８】
本実施形態では、樹脂５１として、光硬化樹脂を用いたが、２液を混合して硬化するエポキシ樹脂を用いても良い。この場合には、上部金型５２は、光を透過する材料を用いて形成しなくても良いので、金属等の耐久性のある材料を用いることができる。
【００９９】
次に、図１６に示すように、インダクタ基板１１から上部金型５２及び下部金型５０を取り外す。
【０１００】
次に、図１７に示すように、インダクタ基板１１の第１面１１ａ及び第２面１１ｂから突出しているインダクタ１２の部分を切断した後、第１面１１ａ及び第２面１１ｂを研磨して、インダクタ装置１０が得られる。
【０１０１】
本実施形態では、厚さ０．５μｍの磁性層１２ｂを有し、長さが０．３ｍｍのインダクタ１２を備えたインダクタ装置１０を形成した。インダクタ１２の抵抗は０．５ｍΩであり、インダクタンスは２０ｎＨであった。
【０１０２】
インダクタ１２のインダクタンスは、インダクタ導電部１２ａの直径、パーマロイのＦｅ：Ｎｉ比、磁性層１２ｂの厚さ、熱処理条件等を変更することにより調整することができる。
【０１０３】
上述した本実施形態のインダクタ装置の製造方法によれば、インダクタ１２の磁性層１２ｂの熱処理を行うことにより、磁性層１２ｂの比透磁率を５０００以上に高めることができるので、高いインダクタンスが得られる。また、本実施形態によれば、寸法の小さいインダクタ装置を容易に製造できる。
【０１０４】
次に、本明細書に開示するインダクタ装置の製造方法の好ましい第２実施形態を、図面を参照しながら、以下に説明する。
【０１０５】
まず、図１８に示すように、電気導電性のブロック６０を加工して、板状の接続導電層１３と、接続導電層１３の表面から外方に向かって延びるように、接続導電層１３の表面上に複数のインダクタ導電部１２ａ及び第１導電部１４が形成された導電複合体６１を得る。
【０１０６】
本実施形態では、ブロック６０として、Ｃｕブロックを用いた。導電複合体６１は、ブロック６０をエッチング又は研削加工法を用いて形成され得る。
【０１０７】
次に、図１９に示すように、複数のインダクタ導電部１２ａの表面上に、軟磁性体の磁性層１２ｂを形成して、複数のインダクタ１２が形成される。また、磁性層１２ｂは、第１導電部１４及び接続導電層１３の表面にも形成される。磁性層１２ｂを形成する方法としては、上述した第１実施形態と同様の方法を用いることができる。
【０１０８】
そして、複数のインダクタ１２の磁性層１２ｂが、５０００以上の比透磁率を有するように、複数のインダクタ１２を有する導電複合体６１が熱処理される。
【０１０９】
次に、図２０に示すように、磁性層１２ｂが形成された導電複合体６１が、板状の支持材６２に脱着自在に接着される。導電複合体６１は、接続導電層１３が、第１接着層６３及び第２接着層６４を介して、支持材６２に接着される。
【０１１０】
第１接着層６３は、支持材６２と第２接着層６４とを接着する。第２接着層６４は、第１接着層６３と接続導電層１３とを接着する。
【０１１１】
第１接着層６３は、支持材６２の面方向の接着力は強いが、支持材６２の垂直方向の接着力が弱いという接着力の異方性を有する。第２接着層６４が接着された接続導電層１３は、垂直方向に引き離すことにより、第１接着層６３が接着された支持材６２とは、容易に脱着することができる。第１接着層６３として、例えば、粘着性を有する表面に複数の開口部を有する凸部が配置されているものを用いることができる。
【０１１２】
支持材６２の形成材料としては、例えば、Ｓｉ基板、ガラス基板、又は、アルミ板、ステンレス板、銅板等の金属板、又は、ポリイミドフィルム若しくはプリント基板等を用いることができる。接着層を形成するフィルムとしては、例えば、ポリイミド樹脂、シリコーン樹脂、フッ素樹脂等を用いることができる。接着層に接着性を付与する粘着剤としては、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、シリコーン樹脂、ウレタン樹脂等を用いることができる。
【０１１３】
導電複合体６１を、第１接着層６３及び第２接着層６４が接着された支持材６２上に接着する時には、例えば、フリップチップボンダを用いることができる。
【０１１４】
また、別に形成された第２導電部１５を有する配線層２４ａが、導電複合体６１と共に、第１接着層６３及び第２接着層６４を介して、支持材６２に接着される。
【０１１５】
次に、図２１に示すように、図示しない金型を用いて、複数のインダクタ１２間及び第１導電部１４とインダクタ１２との間に、電気絶縁性を有し且つ非磁性体の樹脂６５が充填される。樹脂６５は、第２導電部１５も埋め込むように充填される。本実施形態では、樹脂６５として、熱硬化性樹脂を用いた。
【０１１６】
樹脂６５は、無機フィラを含むことが好ましい。無機フィラとしては、例えば、アルミナ、シリカ、水酸化アルミニウム、窒化アルミニウムの粒子を用いることができる。
【０１１７】
次に、図２２に示すように、第１接着層６３から第２接着層６４を脱着して、支持材６２を取り除く。
【０１１８】
次に、図２３に示すように、接続導電層１３及び配線層２４ａから、第２接着層６４を取り除く。そして、熱処理により、樹脂６５を硬化させて複数のインダクタ１２及び第１導電部１４を支持するインダクタ基板１１が形成される。また、インダクタ基板１１は、複数のインダクタ１２及び第１導電部１４と共に、第２導電部１５を支持する。
【０１１９】
次に、図２４に示すように、インダクタ基板１１の表面並びに接続導電層１３上の磁性層１２ｂ及び配線層２４ａの表面を研磨して、インダクタ導電部１２ａ及び第１導電部１４及び第２導電部１５及び接続導電層１３及び配線層２４ａを露出させて、インダクタ装置１０が得られる。
【０１２０】
なお、複数の導電複合体が、接続導電層及び配線層により接続された導電複合連続体を形成し、接続導電層及び配線層を切断して、個々のインダクタ装置を形成しても良い。
【０１２１】
上述した本実施形態のインダクタ装置の製造方法によれば、上述した第１実施形態と同様の効果が奏される。
【０１２２】
次に、上述した第２実施形態のインダクタ装置の製造方法の変形例を以下に説明する。
【０１２３】
上述した第２実施形態では、導電複合体の全体に磁性層が形成されていたが、本変型例では、インダクタ導電部を含む部分に磁性層を形成する。
【０１２４】
まず、図１８に示すように、導電複合体６１が形成される。
【０１２５】
次に、図２５に示すように、導電複合体６１における第１導電部１４の表面及び接続導電層１３の裏面上にマスク６６が形成される。
【０１２６】
次に、図２６に示すように、マスク６６が形成された導電複合体６１上に磁性層１２ｂを形成して、インダクタ導電部１２ａの表面に磁性層１２ｂが形成されたインダクタ１２が形成される。
【０１２７】
次に、図２７に示すように、マスク６６が除去されて、複数のインダクタ１２を有する導電複合体６１が形成される。
【０１２８】
この後の工程は、上述した第２実施形態と同様である。
【０１２９】
本発明では、上述した実施形態のインダクタ装置及びインダクタ装置の製造方法は、本発明の趣旨を逸脱しない限り適宜変更が可能である。また、一の実施形態が有する構成要件は、他の実施形態にも適宜適用することができる。
【０１３０】
ここで述べられた全ての例及び条件付きの言葉は、読者が、発明者によって寄与された発明及び概念を技術を深めて理解することを助けるための教育的な目的を意図する。ここで述べられた全ての例及び条件付きの言葉は、そのような具体的に述べられた例及び条件に限定されることなく解釈されるべきである。また、明細書のそのような例示の機構は、本発明の優越性及び劣等性を示すこととは関係しない。本発明の実施形態は詳細に説明されているが、その様々な変更、置き換え又は修正が本発明の精神及び範囲を逸脱しない限り行われ得ることが理解されるべきである。
【符号の説明】
【０１３１】
１    電源装置
１０    インダクタ装置
１１    インダクタ基板
１２    インダクタ
１２ａ    インダクタ導電部
１２ｂ    磁性層
１３    接続導電層
１４    第１導電部
１５    第２導電部
１６    配線層
２０    接続装置
２１    接続基板
２２    第３導電部
２４    配線層
Ｂ    バンプ
３０    電源駆動部
３１    容量素子
４０    ＣＰＵ
５０    下部金型
５０ａ、５０ｂ    凹部
５１    樹脂
５２    上部金型
５２ａ、５２ｂ    凹部
６０    ブロック
６１    導電複合体
６２    支持材
６３    第１接着層
６４    第２接着層
６５    樹脂
６６    マスク
Ｔ１、Ｔ２    トランジスタ
Ｐ１    第１フェーズ
Ｐ２    第２フェーズ
Ｐ３    第３フェーズ
Ｌ    インダクタ
Ｒ    負荷
Ｃ    容量素子
Ｖ    電源
Ｍ１    電源配線
Ｍ２    グランド配線
Ｍ３    出力配線
Ｍ４    配線
【図１】
2015135870.tif 000003
【図２】
2015135870.tif 000004
【図３】
2015135870.tif 000005
【図４】
2015135870.tif 000006
【図５】
2015135870.tif 000007
【図６】
2015135870.tif 000008
【図７】
2015135870.tif 000009
【図８】
2015135870.tif 000010
【図９】
2015135870.tif 000011
【図１０】
2015135870.tif 000012
【図１１】
2015135870.tif 000013
【図１２】
2015135870.tif 000014
【図１３】
2015135870.tif 000015
【図１４】
2015135870.tif 000016
【図１５】
2015135870.tif 000017
【図１６】
2015135870.tif 000018
【図１７】
2015135870.tif 000019
【図１８】
2015135870.tif 000020
【図１９】
2015135870.tif 000021
【図２０】
2015135870.tif 000022
【図２１】
2015135870.tif 000023
【図２２】
2015135870.tif 000024
【図２３】
2015135870.tif 000025
【図２４】
2015135870.tif 000026
【図２５】
2015135870.tif 000027
【図２６】
2015135870.tif 000028
【図２７】
2015135870.tif 000029