(57)【要約】【課題】サブフィールドの数を抑えつつ階調性を向上する。【解決手段】複数行複数列で並んだ画素のうち、奇数行奇数列と偶数行偶数列の画素を画素Ａとし、偶数行奇数列と奇数行偶数列の画素を画素Ａとする。奇数フレームにあっては、画素Ａの階調レベルを第１ＬＵＴを参照してサブフィールドにおけるオン・オフを表すＳＦコードに変換し、画素Ｂの階調レベルを第１ＬＵＴを参照してＳＦコードに変換する。偶数フレームにあっては、画素Ａの階調レベルを第２ＬＵＴを参照してＳＦコードに変換し、画素Ｂの階調レベルを第２ＬＵＴを参照してＳＦコードに変換する。奇数フレームにあっては、画素Ａを第１サブフィールド群で駆動し、画素Ｂを第１サブフィールド群とは異なる第１サブフィールド群で駆動し、偶数フレームにあっては、画素Ａを第２サブフィールド群で駆動し、画素Ｂを第１サブフィールド群で駆動する。【選択図】図４
2015038558.tif 000002
【特許請求の範囲】
【請求項１】
画素を駆動する単位期間のフレームを複数個のサブフィールドで構成し、前記画素に対して指定される階調レベルに応じて前記サブフィールド毎に前記画素をオン駆動またはオフ駆動する駆動装置であって、
奇数行奇数列の画素と偶数行偶数列の画素を第１画素とするとともに、奇数行偶数列の画素と偶数行奇数列の画素とを第２画素とし、
奇数フレームと偶数フレームの一方においては、前記第１画素のフレームを第１サブフィールド群で構成するとともに前記第２画素のフレームを前記第１サブフィールド群とは異なる第２サブフィールド群で構成し、奇数フレームと偶数フレームの他方においては、前記第１画素のフレームを前記第２サブフィールド群で構成するとともに前記第２画素のフレームを前記第１サブフィールド群で構成し、
階調レベルと、当該階調レベルとするときの前記第１サブフィールド群の各サブフィールドのオン駆動またはオフ駆動を指示するビット列とを対応付けた第１ルックアップテーブルと、階調レベルと、当該階調レベルとするときの前記第２サブフィールド群の各サブフィールドのオン駆動またはオフ駆動を指示するビット列とを対応付けた第２ルックアップテーブルとを有し、
フレームが前記第１サブフィールド群で構成される画素に対しては、前記第１サブフィールド群の各々を、前記第１ルックアップテーブルにおいて当該画素の階調レベルに対応付けられた前記ビット列に基いて駆動し、フレームが前記第２サブフィールド群で構成される画素に対しては、前記第２サブフィールド群の各々を、前記第２ルックアップテーブルにおいて当該画素の階調レベルに対応付けられた前記ビット列に基いて駆動すること
を特徴とする駆動装置。
【請求項２】
時間軸上で前記第１サブフィールド群の最長のサブフィールドの期間と、前記第２サブフィールド群の少なくとも２つのサブフィールドの期間とが重なる
請求項１に記載の駆動装置。
【請求項３】
時間軸上で前記第２サブフィールド群の最小のサブフィールドの期間と、前記第１サブフィールド群の少なくとも２つのサブフィールドの期間とが重なる
請求項１または請求項２に記載の駆動装置。
【請求項４】
前記第１サブフィールド群のサブフィールドの数と前記第２サブフィールド群のサブフィールドの数は、同じまたはいずれか一方が多い
請求項１乃至請求項３のいずれか一項に記載の駆動装置。
【請求項５】
第１サブフィールド群と第２サブフィールド群との間で期間長が同じサブフィールド同士は、時間軸上においてその期間が重なる
請求項１乃至請求項４のいずれか一項に記載の駆動装置。
【請求項６】
複数行複数列の画素と、
前記画素を駆動する単位期間のフレームを複数個のサブフィールドで構成し、前記画素に対して指定される階調レベルに応じて前記サブフィールド毎に前記画素をオン駆動またはオフ駆動する駆動装置とを有し、
前記駆動装置は、
奇数行奇数列の画素と偶数行偶数列の画素を第１画素とするとともに、奇数行偶数列の画素と偶数行奇数列の画素とを第２画素とし、
奇数フレームと偶数フレームの一方においては、前記第１画素のフレームを第１サブフィールド群で構成するとともに前記第２画素のフレームを前記第１サブフィールド群とは異なる第２サブフィールド群で構成し、奇数フレームと偶数フレームの他方においては、前記第１画素のフレームを前記第２サブフィールド群で構成するとともに前記第２画素のフレームを前記第１サブフィールド群で構成し、
階調レベルと、当該階調レベルとするときの前記第１サブフィールド群の各サブフィールドのオン駆動またはオフ駆動を指示するビット列とを対応付けた第１ルックアップテーブルと、階調レベルと、当該階調レベルとするときの前記第２サブフィールド群の各サブフィールドのオン駆動またはオフ駆動を指示するビット列とを対応付けた第２ルックアップテーブルとを有し、
フレームが前記第１サブフィールド群で構成される画素に対しては、前記第１サブフィールド群の各々を、前記第１ルックアップテーブルにおいて当該画素の階調レベルに対応付けられた前記ビット列に基いて駆動し、フレームが前記第２サブフィールド群で構成される画素に対しては、前記第２サブフィールド群の各々を、前記第２ルックアップテーブルにおいて当該画素の階調レベルに対応付けられた前記ビット列に基いて駆動すること
を特徴とする表示装置。
【請求項７】
請求項６に記載の表示装置を有する電子機器。
【請求項８】
画素を駆動する単位期間のフレームを複数個のサブフィールドで構成し、前記画素に対して指定される階調レベルに応じて前記サブフィールド毎に前記画素をオン駆動またはオフ駆動する駆動方法であって、
奇数行奇数列の画素と偶数行偶数列の画素を第１画素とするとともに、奇数行偶数列の画素と偶数行奇数列の画素とを第２画素とし、
奇数フレームと偶数フレームの一方においては、前記第１画素のフレームを第１サブフィールド群で構成するとともに前記第２画素のフレームを前記第１サブフィールド群とは異なる第２サブフィールド群で構成し、奇数フレームと偶数フレームの他方においては、前記第１画素のフレームを前記第２サブフィールド群で構成するとともに前記第２画素のフレームを前記第１サブフィールド群で構成し、
階調レベルと、当該階調レベルとするときの前記第１サブフィールド群の各サブフィールドのオン駆動またはオフ駆動を指示するビット列とを対応付けた第１ルックアップテーブルと、階調レベルと、当該階調レベルとするときの前記第２サブフィールド群の各サブフィールドのオン駆動またはオフ駆動を指示するビット列とを対応付けた第２ルックアップテーブルとを有し、
フレームが前記第１サブフィールド群で構成される画素に対しては、前記第１サブフィールド群の各々を、前記第１ルックアップテーブルにおいて当該画素の階調レベルに対応付けられた前記ビット列に基いて駆動し、フレームが前記第２サブフィールド群で構成される画素に対しては、前記第２サブフィールド群の各々を、前記第２ルックアップテーブルにおいて当該画素の階調レベルに対応付けられた前記ビット列に基いて駆動すること
を特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サブフィールド駆動方式に関する。
【背景技術】
【０００２】
液晶の駆動方式として、例えばサブフィールド駆動方式がある。サブフィールド駆動方式は、１フィールドを時間軸上で複数のサブフィールドに分割し、各サブフィールドにおいては各画素に対して階調に応じてオン電圧又はオフ電圧を印加する。サブフィールド駆動方式を用いた発明としては、例えば、特許文献１に開示された電気光学装置がある。この電気光学装置においては、各サブフィールドの期間長が一定ではなく、長い期間長のサブフィールドと、短い期間長のサブフィールドとがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２８７０６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、１フィールドにおけるサブフィールドの数を増やせば、オン駆動とオフ駆動の期間を細かく制御して階調を細かく制御することも可能となる。しかしながら、サブフィールドの数を増やす場合、走査線の走査を速くする必要がある。高精細の電気光学装置においては走査線の数が多くなるため、全ての走査線を走査するのに時間が掛かり、サブフィールドの期間を短くするのが難しくなる。
【０００５】
本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、サブフィールドの数を抑えつつ階調性を向上することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明に係る駆動装置は、画素を駆動する単位期間のフレームを複数個のサブフィールドで構成し、前記画素に対して指定される階調レベルに応じて前記サブフィールド毎に前記画素をオン駆動またはオフ駆動する駆動装置であって、奇数行奇数列の画素と偶数行偶数列の画素を第１画素とするとともに、奇数行偶数列の画素と偶数行奇数列の画素とを第２画素とし、奇数フレームと偶数フレームの一方においては、前記第１画素のフレームを第１サブフィールド群で構成するとともに前記第２画素のフレームを前記第１サブフィールド群とは異なる第２サブフィールド群で構成し、奇数フレームと偶数フレームの他方においては、前記第１画素のフレームを前記第２サブフィールド群で構成するとともに前記第２画素のフレームを前記第１サブフィールド群で構成し、階調レベルと、当該階調レベルとするときの前記第１サブフィールド群の各サブフィールドのオン駆動またはオフ駆動を指示するビット列とを対応付けた第１ルックアップテーブルと、階調レベルと、当該階調レベルとするときの前記第２サブフィールド群の各サブフィールドのオン駆動またはオフ駆動を指示するビット列とを対応付けた第２ルックアップテーブルとを有し、フレームが前記第１サブフィールド群で構成される画素に対しては、前記第１サブフィールド群の各々を、前記第１ルックアップテーブルにおいて当該画素の階調レベルに対応付けられた前記ビット列に基いて駆動し、フレームが前記第２サブフィールド群で構成される画素に対しては、前記第２サブフィールド群の各々を、前記第２ルックアップテーブルにおいて当該画素の階調レベルに対応付けられた前記ビット列に基いて駆動する。
この構成によれば、サブフィールドの数を抑えつつ階調性を向上することができる。
【０００７】
前記駆動装置においては、時間軸上で前記第１サブフィールド群の最長のサブフィールドの期間と、前記第２サブフィールド群の少なくとも２つのサブフィールドの期間とが重なる構成としてもよい。
この構成によれば、高階調側の階調性を向上させることができる。
【０００８】
前記駆動装置においては、時間軸上で前記第２サブフィールド群の最小のサブフィールドの期間と、前記第１サブフィールド群の少なくとも２つのサブフィールドの期間とが重なる構成としてもよい。
この構成によれば、低階調側の階調性を向上させることができる。
【０００９】
前記駆動装置においては、前記第１サブフィールド群のサブフィールドの数と前記第２サブフィールド群のサブフィールドの数は、同じまたはいずれか一方が多い構成としてもよい。
この構成によれば、第１画素と第２画素との階調差を小さくすることができる。
【００１０】
前記駆動装置においては、第１サブフィールド群と第２サブフィールド群との間で期間長が同じサブフィールド同士は、時間軸上においてその期間が重なる構成としてもよい。
この構成によれば、第１画素と第２画素との階調差を小さくすることができる。
【００１１】
また、本発明に係る表示装置は、複数行複数列の画素と、前記画素を駆動する単位期間のフレームを複数個のサブフィールドで構成し、前記画素に対して指定される階調レベルに応じて前記サブフィールド毎に前記画素をオン駆動またはオフ駆動する駆動装置とを有し、前記駆動装置は、奇数行奇数列の画素と偶数行偶数列の画素を第１画素とするとともに、奇数行偶数列の画素と偶数行奇数列の画素とを第２画素とし、奇数フレームと偶数フレームの一方においては、前記第１画素のフレームを第１サブフィールド群で構成するとともに前記第２画素のフレームを前記第１サブフィールド群とは異なる第２サブフィールド群で構成し、奇数フレームと偶数フレームの他方においては、前記第１画素のフレームを前記第２サブフィールド群で構成するとともに前記第２画素のフレームを前記第１サブフィールド群で構成し、階調レベルと、当該階調レベルとするときの前記第１サブフィールド群の各サブフィールドのオン駆動またはオフ駆動を指示するビット列とを対応付けた第１ルックアップテーブルと、階調レベルと、当該階調レベルとするときの前記第２サブフィールド群の各サブフィールドのオン駆動またはオフ駆動を指示するビット列とを対応付けた第２ルックアップテーブルとを有し、フレームが前記第１サブフィールド群で構成される画素に対しては、前記第１サブフィールド群の各々を、前記第１ルックアップテーブルにおいて当該画素の階調レベルに対応付けられた前記ビット列に基いて駆動し、フレームが前記第２サブフィールド群で構成される画素に対しては、前記第２サブフィールド群の各々を、前記第２ルックアップテーブルにおいて当該画素の階調レベルに対応付けられた前記ビット列に基いて駆動する。
この構成によれば、サブフィールドの数を抑えつつ階調性を向上することができる。
【００１２】
なお、本発明は、駆動装置のほか、駆動方法や、当該表示装置を有する電子機器としても適用することが可能である。
【図面の簡単な説明】
【００１３】
【図１】本実施形態に係る電子機器の構成を示した図。
【図２】駆動装置の構成を示した図。
【図３】第１ＬＵＴと第２ＬＵＴの内容を示した図。
【図４】表示パネル１００の構成を示した図。
【図５】表示パネルにおける画素の構成を示した図。
【図６】フレームを構成するサブフィールドを示した図。
【図７】表示パネル１００に供給される信号を説明する図。
【図８】画素に適用されるＬＵＴを説明するための図。
【図９】変形例に係る表示パネル１００の構成を示した図。
【発明を実施するための形態】
【００１４】
［実施形態］
図１は、本発明の実施形態に係る電子機器の一例であるプロジェクター２０００の構成を示した図である。プロジェクター２０００は、ハロゲンランプ等の白色光源となるランプユニット２２０を有する。ランプユニット２２０から射出された投射光は、第１マルチレンズ２３０３、第２マルチレンズ２３０４、偏光変換素子２３０５、重畳レンズ２３０６を通過し、２枚のダイクロイックミラー２３０１によって、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離される。このうち、赤の光（Ｒ光）はミラー２３０２で反射された後、集光レンズ２３０８を介して表示パネル１００Ｒに入射し、緑の光（Ｇ光）は、集光レンズ２３０８を介して表示パネル１００Ｇに入射する。青の光（Ｂ光）は、３枚のレンズ２３０７を用いたリレーレンズ系とミラー２３０２とにより光路を変更された後、集光レンズ２３０８を介して表示パネル１００Ｂに入射する。
【００１５】
本実施形態に係る表示パネル１００Ｒ、１００Ｇ、１００Ｂは、光を変調する液晶パネルである。表示パネル１００Ｒ、１００Ｇ、１００Ｂは、後述するように、Ｒ、Ｇ、Ｂの各色に対応する映像信号Ｖｉｄに基いてそれぞれ駆動される。これにより、表示パネル１００Ｒ、１００Ｇ、１００Ｂには、映像信号Ｖｉｄに対応した各色の画像が形成される。表示パネル１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ形成された画像、すなわち、変調光は、ダイクロイックプリズム２４０に３方向から入射する。そして、このダイクロイックプリズム２４０において、Ｒ光およびＢ光は９０度に反射する一方、Ｇ光は直進する。したがって、各色の画像が合成された後、スクリーン３０００には、投射レンズ２５０によってカラー画像が投射されることとなる。
【００１６】
なお、表示パネル１００Ｒ、１００Ｇ、１００Ｂには、ダイクロイックミラー２３０１によって分離された、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルタを設ける必要はない。また、表示パネル１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２４０により反射した後に投射されるのに対し、表示パネル１００Ｇの透過像はそのまま投射されるので、表示パネル１００Ｒ、１００Ｂによる水平走査方向は、表示パネル１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００１７】
図２は、表示パネル１００Ｒ、１００Ｇ、１００Ｂを駆動する駆動装置１０の構成を示したブロック図である。駆動装置１０は、タイミング制御回路１１、画質調整部１２、ＳＦコード変換部１３、メモリー制御部１４、メモリー１５、第１ＬＵＴ（Look Up Table）３１および第２ＬＵＴ３２を有する。なお、表示パネル１００Ｒ、１００Ｇ、１００Ｂは、各々同じ構成であるため、以下の説明において特にそれぞれを区別する必要のない場合には、表示パネル１００と記す。本実施形態においては、駆動装置１０で表示パネル１００を駆動して映像を表示するため、駆動装置１０と表示パネル１００とで表示装置が構成されることとなる。
【００１８】
駆動装置１０には、図示省略した上位回路から映像信号Ｖｉｄおよび同期信号Ｓｙｎｃが供給される。映像信号Ｖｉｄは、画像を３つの原色（赤（Ｒ）色、緑（Ｇ）色、青（Ｂ）色の三成分）で表す信号である。映像信号Ｖｉｄは、画像における各画素の階調レベルをＲ、Ｇ、Ｂの色毎にそれぞれ規定する。なお、映像信号Ｖｉｄは、同期信号Ｓｙｎｃに含まれる垂直走査信号、水平走査信号などにしたがって走査される画素の順で供給される。
【００１９】
タイミング制御回路１１は、同期信号Ｓｙｎｃに基づいて各部を制御する。
画質調整部１２は、映像信号Ｖｉｄで規定される画像の明るさおよび色合いなどを、表示パネル１００の表示特性、図示省略した各種操作子を用いて設定された内容に合わせて前処理するとともに、前処理により得られた映像信号Ｄａを出力する。なお、この例において、上位回路から供給される映像信号Ｖｉｄは、アナログ信号でもあってもよいし、デジタル信号でもあってもよいが、アナログ信号であれば、画質調整部１２によってデジタル信号に変換される。なお、この例においては、映像信号Ｄａを８ビットとして、各画素において表現すべき階調レベルを十進値で、最も暗い「０」から最も明るい「２５５」まで「１」刻みで２５６段階の階調レベルを指定している。
【００２０】
図３は、本実施形態における第１ＬＵＴ３１と第２ＬＵＴ３２を説明する図である。図３の（ａ）は第１ＬＵＴ３１を示し、図３の（ｂ）は第２ＬＵＴ３２を示している。第１ＬＵＴ３１と第２ＬＵＴ３２は、階調レベル毎に当該階調レベルに対応したビット列を記憶している。具体的には、第１ＬＵＴ３１および第２ＬＵＴ３２においては、０から２５５までの階調レベルの各々に対応付けて、ビットｃ１、ｃ２、・・・、ｃ２０の２０ビットを記憶している。各ビットはサブフィールドにおける画素の駆動内容を示し、オンに駆動（オン駆動）するサブフィールドを「１」、オフに駆動（オフ駆動）するサブフィールドを「０」として示している。ここで前半のビットｃ１からｃ１０の１０ビットは、後述する１フレーム中の第１、第３ブロックにおけるサブフィールドｓｆ１〜ｓｆ１０の画素１１０の駆動内容を表し、後半のビットｃ１１からｃ２０は、第２、第４ブロックにおけるサブフィールドｓｆ１〜ｓｆ１０の画素１１０の駆動内容を表している。
【００２１】
なお、第１ＬＵＴ３１を参照して得られたビットｃ１〜ｃ２０で画素を駆動する場合と、第２ＬＵＴ３２を参照して得られたビットｃ１〜ｃ２０で画素を駆動する場合とでは、後述するようにサブフィールドｓｆ１〜ｓｆ１０の期間長が異なるため、第１ＬＵＴ３１と第２ＬＵＴ３２の内容は、同じ階調レベルであっても、ビットｃ１〜ｃ２０の値が異なる場合がある。
【００２２】
ＳＦコード変換部１３は、第１ＬＵＴ３１および第２ＬＵＴ３２を参照して、映像信号Ｄａの階調レベルを、Ｒ成分、Ｇ成分、Ｂ成分の色毎にＳＦコードＳｃｒ、Ｓｃｇ、Ｓｃｂに変換して出力するものである。ＳＦコード変換部１３は、画素毎に第１ＬＵＴ３１および第２ＬＵＴ３２のいずれか一方を参照する。このＳＦコードＳｃｒ、Ｓｃｇ、Ｓｃｂは、ビットｃ１〜ｃ２０の２０ビットのブロックを２回繰り返した４０ビットで構成される。すなわち、ＳＦコードは、１フレームを４０のサブフィールドに分割した各サブフィールドにおける画素の駆動内容を示している。なお、この例においては、後述するように、液晶素子１２０は、ノーマリーブラックとする。したがって、オンに駆動するサブフィールドは明状態となり、オフに駆動するサブフィールドは暗状態となる。
【００２３】
メモリー制御部１４は、タイミング制御回路１１により制御され、ＳＦコードＳｃｒ、Ｓｃｇ、Ｓｃｂをメモリー１５に書きこむ。また、メモリー制御部１４は、タイミング制御回路１１により制御され、メモリー１５に記憶されたＳＦコードＳｃｒ、Ｓｃｇ、Ｓｃｂを読み出し、読み出したＳＦコードの複数ビットのうち、表示パネル１００における駆動タイミング（サブフィールド）に対応するビットをＳＦビットＳｂｒ、Ｓｂｇ、Ｓｂｂとして出力する。例えば、表示パネル１００における駆動タイミングが１３番目のサブフィールドの場合、出力するＳＦビットは、ビットｃ１３となる。
【００２４】
図４は、実施形態における表示パネル１００Ｒの構成を示した図である。表示パネル１００Ｒは、アクティブ・マトリクス型で透過型の液晶表示パネルである。図４に示したように、表示パネル１００Ｒには、複数行の走査線１１２が図において一方向に延在するように設けられ、また、複数列のデータ線１１４が走査線１１２と交差する方向に延在するように、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。そして、複数行の走査線１１２と複数列のデータ線１１４との交点のそれぞれに対応して、画素１１０がそれぞれ配列している。したがって、画素１１０が複数行複数列でマトリクス状に配列することになる。
なお、本実施形態においては、奇数行奇数列の画素１１０と偶数行偶数列の画素１１０とを画素Ａ（第１画素）としており、偶数行奇数列の画素１１０と奇数行偶数列の画素１１０とを画素Ｂ（第２画素）としている。データ線駆動回路１４０側から見て奇数行の走査線１１２には、当該走査線１１２に隣り合う画素Ａが接続されており、偶数行の走査線１１２には、当該走査線１１２に隣り合う画素Ｂが接続されている。
【００２５】
表示パネル１００Ｒには、データ線駆動回路１４０と、第１走査線駆動回路１３１及び第２走査線駆動回路１３２が設けられている。第１走査線駆動回路１３１は、画素Ａに接続されている走査線１１２（データ線駆動回路１４０から見て奇数行の走査線１１２）のそれぞれに走査信号を供給し、第２走査線駆動回路１３２は、画素Ｂに接続されている走査線１１２（データ線駆動回路１４０から見て偶数行の走査線１１２）のそれぞれに走査信号を供給する。
この例においては、第１走査線駆動回路１３１は、タイミング制御回路１１から供給される制御信号Ｙｃｔ１によって走査線１１２を１、３、…、ｍ−１行目という順番で選択するとともに、選択した走査線１１２への走査信号を選択電圧とする一方、それ以外の、非選択に係る走査線１１２への走査信号を非選択電圧とする。また、第２走査線駆動回路１３２は、タイミング制御回路１１から供給される制御信号Ｙｃｔ２によって走査線１１２を２、４、…、ｍ行目という順番で選択するとともに、選択した走査線１１２への走査信号を選択電圧とする一方、それ以外の、非選択に係る走査線１１２への走査信号を非選択電圧とする。なお、図４においては、１、２、３、…、ｍ行目の走査線１１２に供給される走査信号をそれぞれＧ１、Ｇ２、Ｇ３、・・・Ｇｍと表記している。
【００２６】
データ線駆動回路１４０は、タイミング制御回路１１から供給される制御信号Ｘｃｔにしたがって、１〜ｎ列目のデータ線１１４の各々にそれぞれデータ信号を供給する。データ線駆動回路１４０は、メモリー制御部１４から供給されるＳＦビットＳｂｒに応じたデータ信号を供給する。なお、図４において、１、２、３、…、ｎ列目のデータ線１１４に供給されるデータ信号を、それぞれｄ１、ｄ２、ｄ３、…ｄｎと表記している。
【００２７】
なお、同様な構成である表示パネル１００Ｇ、１００Ｂについては、供給される信号が異なるだけであり、他の構成は同じである。表示パネル１００Ｇのデータ線駆動回路１４０は、メモリー制御部１４からＳＦビットＳｂｇが供給され、ＳＦビットＳｂｇに応じたデータ信号を供給する。また、表示パネル１００Ｂのデータ線駆動回路１４０は、メモリー制御部１４からＳＦビットＳｂｂが供給され、ＳＦビットＳｂｂに応じたデータ信号を供給する。
【００２８】
図５は、実施形態における画素１１０の等価回路を説明する図である。なお、図５においては、複数行複数列の画素のうちの２行２列の画素を示しており、図５に示されている１行１列目と２行２列目の画素１１０は画素Ａであり、２行１列目と１行２列目の画素１１０は画素Ｂである。画素１１０は、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０と、走査線１１２に選択電圧が印加されたときにデータ線１１４と画素電極１１８との間で導通状態となり、非選択電圧が印加されたときに非導通状態となる薄膜トランジスター（Thin Film Transistor：以下単に「ＴＦＴ」と表記する）１１６とを有する構成である。コモン電極１０８は各画素にわたって共通であり、駆動装置１０に含まれる図示省略した回路によって電圧ＬＣｃｏｍが印加される。また、画素１１０では、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が設けられる。この補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５に共通接続されている。駆動装置１０に含まれる図示省略した回路によって、容量線１１５は時間的に一定の電圧に保たれている。
【００２９】
このような構成において、画素１１０では、走査線１１２に選択電圧が印加されたときにＴＦＴ１１６が導通状態になって、データ線１１４に供給されたデータ信号の電圧が画素電極１１８に印加される。一方、走査線１１２への選択電圧の印加が終了して非選択電圧が印加されたときにＴＦＴ１１６が非導通状態になるが、液晶素子１２０は、ＴＦＴ１１６の導通状態であったときに画素電極１１８に印加されたデータ信号の電圧を、その容量性によって走査線１１２に選択電圧が再び印加されるまで保持する。
【００３０】
ところで、画素１１０はオンまたはオフのいずれかで駆動されるため、データ信号は、ＳＦビットの「１」に応じたオンレベル、または「０」に応じたオフレベルのいずれかとなる。この例においては、液晶素子１２０がノーマリーブラックである。そのため、オンレベルとは、液晶素子１２０に電圧（例えば５Ｖ）を印加して明状態にさせるデータ信号をいい、オフレベルとは、液晶素子１２０に電圧を印加しないで（または、印加電圧をゼロ近傍とする電圧を印加して）暗状態にさせるデータ信号をいう。
この例においては、液晶素子１２０を交流駆動するため、オンレベルは、振幅中心電圧に対して高位側とする正極性と、振幅中心電圧に対して低位側とする負極性との２種類が必要となる。なお、交流駆動しない場合には、一方の極性のみでよい。一方、オフレベルは、液晶素子１２０に電圧を印加しないのであれば、コモン電極１０８に印加される電圧ＬＣｃｏｍの１種類であり、極性に無関係である。液晶素子１２０を交流駆動し、印加電圧をゼロ近傍とする電圧を印加するのであれば、振幅中心電圧に対して正極性と、負極性との２種類が必要となる。なお、交流駆動しない場合には、一方の極性のみでよい。
【００３１】
なお、本説明において、走査信号やデータ信号の電圧については、図示省略した接地電位ＧＮＤを電圧ゼロの基準としている。ただし、液晶素子１２０の印加電圧については、コモン電極１０８の電圧ＬＣｃｏｍと画素電極１１８との電位差とする。また、コモン電極１０８に印加される電圧ＬＣｃｏｍは、上記振幅中心電圧と同電圧と考えてよい。ただし、ｎチャネル型のＴＦＴ１１６のオフリーク等を考慮して、電圧ＬＣｃｏｍを振幅中心電圧よりも低位となるように調整されることがある。
【００３２】
次に、本実施形態におけるサブフィールド駆動について説明する。本実施形態においては、画素を駆動する単位期間である１フレームを時間軸上で第１ブロック〜第４ブロックに分割し、各ブロックを、各々重み付けされた１０個のサブフィールドにそれぞれ分割している。以下、１フレーム中の各ブロックを期間の最初から第１ブロック、第２ブロック、第３ブロック、第４ブロックという。本実施形態では、一つのブロックが１０個のサブフィールドによって構成されることになるので、これらの１０個のサブフィールドを区別するため、時間的な順序でサブフィールドｓｆ１〜ｓｆ１０と表記する。
【００３３】
図６は、サブフィールドｓｆ１〜ｓｆ１０の期間長を示した図である。なお、本実施形態では、第１ＬＵＴ３１で得られたＳＦビットで画素１１０を駆動する場合と、第２ＬＵＴ３２で得られたＳＦビットで画素１１０を駆動する場合とで、サブフィールドｓｆ１〜ｓｆ１０の期間長が異なる。図６の（ａ）は、第１ＬＵＴ３１で得られたＳＦビットで画素１１０を駆動する場合のサブフィールドｓｆ１〜ｓｆ１０（第１サブフィールド群）の期間長を示したものであり、図６の（ｂ）は、第２ＬＵＴ３２で得られたＳＦビットで画素１１０を駆動する場合のサブフィールドｓｆ１〜ｓｆ１０（第２サブフィールド群）の期間長を示したものである。
サブフィールドｓｆ１〜ｓｆ１０は、各々期間長（重み）が異なっており、本実施形態においては、時間軸上で後になるにつれて期間長が短くなっている。図６の（ａ）の場合、最大の期間長のサブフィールドｓｆ１は、図６の（ｂ）の場合の最大の期間長のサブフィールドｓｆ１より、その期間長が長くなっており、図６の（ｂ）の場合のサブフィールドｓｆ１，ｓｆ２の期間と時間軸上でその期間が重なる。また、図６の（ｂ）の場合、最小の期間長のサブフィールドｓｆ１０は、図６の（ａ）の場合の最小の期間長のサブフィールドｓｆ１０の期間長より、その期間長が長くなっており、図６の（ａ）の場合のサブフィールドｓｆ９，ｓｆ１０の期間と時間軸上でその期間が重なる。
【００３４】
なお、図６の（ａ）の場合のサブフィールドｓｆ２と図６の（ｂ）の場合のサブフィールドｓｆ３とは、その期間長が同じとなっている。また、図６の（ａ）の場合のサブフィールドｓｆ３と図６の（ｂ）の場合のサブフィールドｓｆ４もその期間長が同じとなっており、図６の（ａ）の場合のサブフィールドｓｆ４と図６の（ｂ）の場合のサブフィールドｓｆ５もその期間長が同じとなっており、図６の（ａ）の場合のサブフィールドｓｆ５と図６の（ｂ）の場合のサブフィールドｓｆ６もその期間長が同じとなっている。また、図６の（ａ）の場合のサブフィールドｓｆ６と図６の（ｂ）の場合のサブフィールドｓｆ７もその期間長が同じとなっており、図６の（ａ）の場合のサブフィールドｓｆ７と図６の（ｂ）の場合のサブフィールドｓｆ８もその期間長が同じとなっており、図６の（ａ）の場合のサブフィールドｓｆ８と図６の（ｂ）の場合のサブフィールドｓｆ９もその期間長が同じとなっている。
第１サブフィールド群のサブフィールドｓｆ２〜ｓｆ８と、第２サブフィールド群のサブフィールドｓｆ３〜ｓｆ９との間では、期間長が同じサブフィールド同士は、その期間が重なっている。
【００３５】
図７は、本実施形態において表示パネル１００に供給される信号を説明する図である。ここでは、供給される信号のうち、制御信号Ｙｃｔに含まれる垂直同期信号Ｖｓ、スタートパルスＤｙ１、スタートパルスＤｙ２、制御信号Ｘｃｔに含まれる極性指定信号Ｆｒｐについて説明する。なお、図７においては、走査線の１〜ｍ行を縦軸にとり、時間を横軸としたときに、選択される走査線の時間的推移も示している。選択される走査線の時間的推移は、簡略的に表記するため、図７においては右下がりの実線で示している。
【００３６】
図７に示したように、垂直同期信号Ｖｓは、表示の単位期間である１フレームを規定する信号である。この例においては、１フレームは１６．６７ｍｓ（６０Ｈｚ）に相当する。極性指定信号Ｆｒｐは、液晶素子１２０を交流駆動するときのオンレベルを正極性とする期間と負極性とする期間を規定する信号である。この極性指定信号Ｆｒｐにより、１フレームの前半が正極性の期間、後半が負極性の期間として規定される。これにより液晶素子１２０に印加される電圧の極性バランスをとることができる。
【００３７】
スタートパルスＤｙ１とスタートパルスＤｙ２は、各サブフィールドの期間を規定する信号である。なお、スタートパルスＤｙ１は、第１ＬＵＴ３１から得られたＳＦビットで駆動される画素１１０の各サブフィールドの期間を規定する信号であり、スタートパルスＤｙ２は、第２ＬＵＴ３２から得られたＳＦビットで駆動される画素１１０の各サブフィールドの期間を規定する信号である。スタートパルスＤｙ１，Ｄｙ２は、この例においては、１つのブロックで１０個のパルスがあり、１フレームでは４０個のパルスとなる。したがって、１フレームは４０のサブフィールドに分割されている。スタートパルスＤｙにおける各ブロックの１０個のパルスは、各間隔がサブフィールドの期間を示している。
【００３８】
スタートパルスＤｙ１とスタートパルスＤｙ２は、第１走査線駆動回路１３１が１，３，…，ｍ−１行目の走査線１１２を走査している期間と、第２走査線駆動回路１３２が２，４，…，ｍ行目の走査線１１２を走査している期間とが重ならないように、各サブフィールドの期間（スタートパルスの間隔）と、走査線の走査時間が調整されている。なお、各画素におけるサブフィールドのオン駆動（オンレベルの駆動電圧を印加）またはオフ駆動（オフレベルの駆動電圧を印加）は、走査線の選択時になされる。そのため、厳密にいえば、各画素における１フレーム（および各サブフィールド）のタイミングは、時間的にみて走査線毎に異なる。
【００３９】
上述したように、画素１１０においては、走査線１１２が選択されたときに画素電極１１８に印加されるオンレベル又はオフレベルは、走査線１１２が再び選択されるまで保持される。したがって、画素１１０を、あるサブフィールドに応じた期間だけオン駆動又はオフ駆動の状態にさせるためには、走査線１１２を選択して、液晶素子１２０にＳＦビットに応じた（データ信号の）オンレベル又はオフレベルを書き込んでから、再び当該走査線１１２を選択するまでの期間を、当該サブフィールドに応じた期間とすれば良いことになる。
【００４０】
次に、本実施形態において画素１１０を駆動するときの動作について説明する。
まず、画質調整部１２は、供給された映像信号Ｖｉｄに前処理を施して得られた映像信号ＤａをＳＦコード変換部１３へ供給する。ＳＦコード変換部１３は、画質調整部１２から供給される映像信号ＤａをＳＦコードに変換する。このとき、ＳＦコード変換部１３は、映像信号Ｄａのフレームが奇数フレームである場合、画素Ａの階調レベルについては、第１ＬＵＴ３１を参照してＳＦコードに変換し、画素Ｂの階調レベルについては、第２ＬＵＴ３２を参照してＳＦコードに変換する。そして、ＳＦコード変換部１３は、各色に対応して映像信号Ｄａを変換したＳＦコードＳｃｒ、Ｓｃｇ、Ｓｃｂをメモリー制御部１４に供給する。メモリー制御部１４は、供給されるＳＦコードＳｃｒ、Ｓｃｇ、Ｓｃｂをメモリー１５に書き込む。
【００４１】
一方、タイミング制御回路１１は、入力される同期信号Ｓｙｎｃに基づいて、制御信号Ｘｃｔ、Ｙｃｔ１、Ｙｃｔ２を表示パネル１００Ｒ、１００Ｇ、１００Ｂに供給する。映像信号のフレームが奇数フレームである場合、制御信号Ｙｃｔ１には、垂直同期信号Ｖｓｙｎｃ、スタートパルスＤｙ１およびスタートパルスＤｙ１を転送するためのクロック信号が含まれる。第１走査線駆動回路１３１は、供給される制御信号Ｙｃｔ１に含まれている上記クロック信号にしたがってスタートパルスＤｙ１を転送するなどにより走査信号Ｇ１、Ｇ３、・・・、Ｇｍ−１を出力する。これにより、画素Ａに接続されている各走査線１１２は、スタートパルスＤｙ１によって規定されるサブフィールドの期間に対応して選択、非選択が繰り返される。
【００４２】
また、映像信号のフレームが奇数フレームである場合、制御信号Ｙｃｔ２には、垂直同期信号Ｖｓｙｎｃ、スタートパルスＤｙ２およびスタートパルスＤｙ２を転送するためのクロック信号が含まれる。第２走査線駆動回路１３２は、供給される制御信号Ｙｃｔ２に含まれている上記クロック信号にしたがってスタートパルスＤｙ２を転送するなどにより走査信号Ｇ２、Ｇ４、・・・、Ｇｍを出力する。これにより、画素Ｂに接続されている各走査線１１２は、スタートパルスＤｙ２によって規定されるサブフィールドの期間に対応して選択、非選択が繰り返される。
【００４３】
データ線駆動回路１４０へのＳＦビットＳｂｒ、Ｓｂｇ、Ｓｂｂの供給については、メモリー制御部１４がタイミング制御回路１１による制御にしたがって、走査線の選択前に、選択される走査線に係る画素１１０に対応したＳＦコードＳｃｒ、Ｓｃｇ、Ｓｃｂを読み出すことによって行われる。メモリー制御部１４は、読み出したＳＦコードＳｃｒのいずれかの１ビットを、表示パネル１００Ｒの駆動タイミング（サブフィールド）に応じて選択して出力する。また、メモリー制御部１４は、読み出したＳＦコードＳｃｇのいずれかの１ビットを、表示パネル１００Ｇの駆動タイミング（サブフィールド）に応じて選択して出力し、読み出したＳＦコードＳｃｂのいずれかの１ビットを、表示パネル１００Ｂの駆動タイミング（サブフィールド）に応じて選択して出力する。
【００４４】
なお、一本の走査線１１２には、当該走査線１１２に隣り合う奇数行の画素１１０と偶数行の画素１１０が接続されているため、メモリー制御部１４は、選択される走査線１１２に係る奇数行の画素１１０に対応したＳＦビットと、選択される走査線１１２に係る偶数行の画素１１０に対応したＳＦビットをデータ線駆動回路１４０へ供給する。
【００４５】
例えば、第１走査線駆動回路１３１が走査信号Ｇ１を走査線１１２に供給する場合、メモリー制御部１４は、当該走査線１１２に接続されている画素Ａに係るＳＦビットをデータ線駆動回路１４０へ供給する。具体的には、メモリー制御部１４は、１行１列目の画素Ａに対応したＳＦビット、２行２列目の画素Ａに対応したＳＦビット、１行３列目の画素Ａに対応したＳＦビット、…、２行ｎ列目の画素Ａに対応したＳＦビットの順番でＳＦビットをデータ線駆動回路１４０へ供給する。
また、第２走査線駆動回路１３２が走査信号Ｇ２を走査線１１２に供給する場合、メモリー制御部１４は、当該走査線１１２に接続されている画素Ｂに係るＳＦビットをデータ線駆動回路１４０へ供給する。具体的には、メモリー制御部１４は、２行１列目の画素Ｂに対応したＳＦビット、３行２列目の画素Ｂに対応したＳＦビット、２行３列目の画素Ｂに対応したＳＦビット、…、３行ｎ列目の画素Ｂに対応したＳＦビットの順番でＳＦビットをデータ線駆動回路１４０へ供給する。
なお、タイミング制御回路１１は、垂直同期信号Ｖｓで規定されるフレームにおけるスタートパルスＤｙ１，Ｄｙ２の出力回数を、表示パネル１００のサブフィールドを示す情報としてメモリー制御部１４に供給する。これにより、メモリー制御部１４は、表示パネル１００の駆動タイミング（サブフィールド）を知ることができる。
【００４６】
ある行の走査線が第１走査線駆動回路１３１又は第２走査線駆動回路１３２によって選択される前に、メモリー１５から当該行に係る画素１１０のＳＦコードＳｃｒ、Ｓｃｇ、Ｓｃｂが読み出されて、ＳＦビットＳｂｒ、Ｓｂｇ、Ｓｂｂがデータ線駆動回路１４０に供給される。このため、データ線駆動回路１４０には、当該走査線の選択前において、当該走査線に対応する１〜ｎ列の画素に対応し、かつ、当該選択において書き込むべきサブフィールドに対応したＳＦビットＳｂｒ、Ｓｂｇ、Ｓｂｂが供給されていることになる。
表示パネル１００Ｒ、１００Ｇ、１００Ｂのデータ線駆動回路１４０は、供給されたｎ列分のＳＦビットを、制御信号Ｘｃｔに含まれる極性指定信号Ｆｒｐによって指定された極性のオンレベルまたはオフレベルのデータ信号に変換するとともに、当該行の走査線が選択されたときに、データ信号を１〜ｎ列のデータ線１１４に供給する。
【００４７】
当該行の走査線が選択されたとき、データ線１１４に供給されたデータ信号は、当該行に対応するＴＦＴ１１６が導通状態となることによって液晶素子１２０の画素電極１１８に印加され、これにより、当該液晶素子１２０は、指定された極性でオンまたはオフに駆動されることになる。なお、当該走査線の選択が終了すると、ＴＦＴ１１６が非導通状態となるが、液晶素子１２０は、ＴＦＴ１１６の導通状態であったときに画素電極１１８に印加された電圧を、液晶素子の容量性および補助容量１２５によって保持するため、次回走査線が再び選択されるまで、オンまたはオフ駆動の状態に維持される。
【００４８】
次に映像信号Ｄａのフレームが偶数フレームである場合の動作について説明する。ＳＦコード変換部１３は、映像信号Ｄａのフレームが偶数フレームである場合、画素Ａの階調レベルについては、第２ＬＵＴ３２を参照してＳＦコードに変換し、画素Ｂの階調レベルについては、第１ＬＵＴ３１を参照してＳＦコードに変換する。そして、ＳＦコード変換部１３は、各色に対応して映像信号Ｄａを変換したＳＦコードＳｃｒ、Ｓｃｇ、Ｓｃｂをメモリー制御部１４に供給する。メモリー制御部１４は、供給されるＳＦコードＳｃｒ、Ｓｃｇ、Ｓｃｂをメモリー１５に書き込む。
【００４９】
一方、タイミング制御回路１１は、入力される同期信号Ｓｙｎｃに基づいて、制御信号Ｘｃｔ、Ｙｃｔ１、Ｙｃｔ２を表示パネル１００Ｒ、１００Ｇ、１００Ｂに供給する。映像信号のフレームが偶数フレームである場合、制御信号Ｙｃｔ１には、垂直同期信号Ｖｓｙｎｃ、スタートパルスＤｙ２およびスタートパルスＤｙ２を転送するためのクロック信号が含まれる。第１走査線駆動回路１３１は、供給される制御信号Ｙｃｔ１に含まれている上記クロック信号にしたがってスタートパルスＤｙ２を転送するなどにより走査信号Ｇ１、Ｇ３、・・・、Ｇｍ−１を出力する。これにより、画素Ａに接続されている各走査線１１２は、スタートパルスＤｙ２によって規定されるサブフィールドの期間に対応して選択、非選択が繰り返される。
【００５０】
また、映像信号のフレームが偶数フレームである場合、制御信号Ｙｃｔ２には、垂直同期信号Ｖｓｙｎｃ、スタートパルスＤｙ１およびスタートパルスＤｙ１を転送するためのクロック信号が含まれる。第２走査線駆動回路１３２は、供給される制御信号Ｙｃｔ２に含まれている上記クロック信号にしたがってスタートパルスＤｙ１を転送するなどにより走査信号Ｇ２、Ｇ４、・・・、Ｇｍを出力する。これにより、画素Ｂに接続されている各走査線１１２は、スタートパルスＤｙ１によって規定されるサブフィールドの期間に対応して選択、非選択が繰り返される。
【００５１】
データ線駆動回路１４０へのＳＦビットＳｂｒ、Ｓｂｇ、Ｓｂｂの供給、データ線駆動回路１４０からのデータ信号の出力、走査線が選択されたときの動作などについては、映像信号のフレームが奇数フレームの場合と同様であるため、説明を省略する。
【００５２】
図８は、各フレームにおいて各画素１１０の階調レベルがどのＬＵＴを参照してＳＦコードに変換されたかを説明するための図である。なお、図８の（ａ）は、奇数フレームにおいて各画素１１０の階調レベルがどのＬＵＴを参照してＳＦコードに変換されたかを示しており、図８の（ｂ）は、偶数フレームにおいて各画素１１０の階調レベルがどのＬＵＴを参照してＳＦコードに変換されたかを示している。
【００５３】
図に示した四角は画素を示しており、中にＡと記載されている画素は、画素Ａを表し、中にＢと記載されている画素は、画素Ｂを表している。また、中に（１）と記載されている画素は、当該画素の階調レベルが第１ＬＵＴ３１を参照してＳＦコードに変換されたことを示しており、中に（２）と記載されている画素は、当該画素の階調レベルが第２ＬＵＴ３２を参照してＳＦコードに変換されたことを示している。
【００５４】
図８の（ａ）に示したように、奇数フレームにおいては、画素Ａにおいては階調レベルが第１ＬＵＴ３１を参照してＳＦコードに変換され、画素Ｂにおいては階調レベルが第２ＬＵＴ３２を参照してＳＦコードに変換されている。図８の（ａ）において示されている４行４列の範囲の画素Ａ及び画素Ｂについて映像信号Ｖｉｄが規定する階調レベルが各々同じであっても、画素Ａと画素Ｂとでは参照するＬＵＴと駆動するときのサブフィールド群が異なるため、画素Ａと画素Ｂとでは、階調が異なることとなる。なお、画素Ａと画素Ｂとが市松状となっているため、ディザリングの効果を得ることができる。
図８の（ｂ）に示したように、偶数フレームにおいては、画素Ａにおいては階調レベルが第２ＬＵＴ３２を参照してＳＦコードに変換され、画素Ｂにおいては階調レベルが第１ＬＵＴ３１を参照してＳＦコードに変換されている。図８の（ｂ）において示されている４行４列の範囲の画素Ａ及び画素Ｂについて映像信号Ｖｉｄが規定する階調レベルが各々同じであっても、画素Ａと画素Ｂとでは参照するＬＵＴと駆動するときのサブフィールド群が異なるため、画素Ａと画素Ｂとでは、階調が異なることとなり、ここでもディザリングの効果を得ることができる。
【００５５】
［変形例］
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。
【００５６】
上述した実施形態においては、液晶素子１２０がノーマリーブラックであるが、ノーマリーホワイトであってもよい。また、上述した実施形態においては、表示パネル１００は透過型の液晶表示パネルであるが、反射型の液晶表示パネルであってもよい。また、表示パネル１００は、液晶を用いたものに限定されるものではなく、例えば、デジタルミラーデバイスであってもよい。
【００５７】
上述した実施形態においては、表示パネル１００には第１走査線駆動回路１３１と第２走査線駆動回路１３２の２つの走査線駆動回路が設けられているが、この２つの走査線駆動回路を一体化してもよい。
また、本発明においては、表示パネル１００の構成を図９に示した構成としてもよい。本変形例においては、走査信号Ｇ１が供給される走査線１１２には、当該走査線１１２に隣り合う画素Ａ、即ち、１行目の画素Ａと２行目の画素Ａとを接続し、走査信号Ｇ２が供給される走査線１１２には、当該走査線１１２に隣り合う画素Ｂ、即ち、１行目の画素Ｂと２行目の画素Ｂとを接続する。また、走査信号Ｇ３が供給される走査線１１２には、当該走査線１１２に隣り合う画素Ａ、即ち、３行目の画素Ａと４行目の画素Ａとを接続し、走査信号Ｇ４が供給される走査線１１２には、当該走査線１１２に隣り合う画素Ｂ、即ち、３行目の画素Ｂと４行目の画素Ｂとを接続する。また、走査信号Ｇｍ−１が供給される走査線１１２には、当該走査線１１２に隣り合う画素Ａ、即ち、ｍ−１行目の画素Ａとｍ行目の画素Ａとを接続し、走査信号Ｇｍが供給される走査線１１２には、当該走査線１１２に隣り合う画素Ｂ、即ち、ｍ−１行目の画素Ｂとｍ行目の画素Ｂとを接続する。
【００５８】
上述した実施形態においては、１ブロックにおけるスタートパルスＤｙ１の数と、スタートパルスＤｙ２の数が同じとなっているが、この構成に限定されるものではない。例えば、スタートパルスＤｙ１とスタートパルスＤｙ２のいずれか一方の数が、他方の数より１つ多い構成であってもよい。例えば、１ブロックにおけるスタートパルスＤｙ１の数を１０個とし、１ブロックにおけるスタートパルスＤｙ２の数を９個としてもよい。なお、この構成の場合、第２ＬＵＴ３２においては、０から２５５までの階調レベルの各々に対応付けて、ビットｃ１、ｃ２、・・・、ｃ１８の１８ビットを記憶する。
【００５９】
上述した実施形態においては、１フレームを時間軸上で第１ブロック〜第４ブロックに分割しているが、この構成に限定されるものではない。例えば、１フレームを２つのブロックに分割してもよい。この場合、時間軸上で先となるブロックで一方の極性の電圧を画素１１０に印加し、後となるブロックで他方の極性の電圧を画素１１０に印加してもよい。また、この構成において一つのブロックを１０個のサブフィールドに分割した場合、ＳＦコード変換部１３は、映像信号Ｄａを階調レベルに応じてｃ１〜ｃ１０までの１０ビットのＳＦコードに変換する。このｃ１〜ｃ１０は、各ブロックのサブフィールドｓｆ１〜ｓｆ１０へ割り当てられる。
【００６０】
上述した実施形態においては、１つのブロックを１０個のサブフィールドに分割しているが、１つのブロック内のサブフィールドの数は１０個に限定されるものではない。
例えば、１０未満の数でもよく、また、１１以上の数であってもよい。
【００６１】
上述した実施形態においては、奇数フレームにおいては、画素Ａについては映像信号Ｄａが第１ＬＵＴ３１を参照してＳＦコードに変換されて第１サブフィールド群で駆動され、画素Ｂについては映像信号Ｄａが第２ＬＵＴ３２を参照してＳＦコードに変換されて第２サブフィールド群で駆動されているが、奇数フレームにおいては、画素Ａについては映像信号Ｄａが第２ＬＵＴ３２を参照してＳＦコードに変換されて第２サブフィールド群で駆動され、画素Ｂについては映像信号Ｄａが第１ＬＵＴ３１を参照してＳＦコードに変換されて第１サブフィールド群で駆動されてもよい。
また、偶数フレームにおいては、画素Ａについては映像信号Ｄａが第１ＬＵＴ３１を参照してＳＦコードに変換されて第１サブフィールド群で駆動され、画素Ｂについては映像信号Ｄａが第２ＬＵＴ３２を参照してＳＦコードに変換されて第２サブフィールド群で駆動されてもよい。
【００６２】
電子機器としては、上述したプロジェクター以外にも、テレビジョンや、ビューファインダー型・モニタ直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、上記表示装置を適用してもよい。
【符号の説明】
【００６３】
１０…駆動装置、１１…タイミング制御回路、１２…画質調整部、１３…ＳＦコード変換部、１４…メモリー制御部、１５…メモリー、３１…第１ＬＵＴ、３２…第２ＬＵＴ、１００…表示パネル、１００Ｒ，１００Ｇ，１００Ｂ…表示パネル、１０１…表示領域、１０５…液晶、１０８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１５…容量線、１１６…ＴＦＴ、１１８…画素電極、１２０…液晶素子、１２５…補助容量、１３１…第１走査線駆動回路、１３２…第２走査線駆動回路、１４０…データ線駆動回路、２０００…プロジェクター
【図１】
2015038558.tif 000003
【図２】
2015038558.tif 000004
【図３】
2015038558.tif 000005
【図４】
2015038558.tif 000006
【図５】
2015038558.tif 000007
【図６】
2015038558.tif 000008
【図７】
2015038558.tif 000009
【図８】
2015038558.tif 000010
【図９】
2015038558.tif 000011