(57)【要約】【課題】検出された位相に同期する出力を各ブリッジ回路から発生させて、その組み合わせで交流出力を得る電力変換装置において、位相誤差に起因したスパイク電圧を抑制し、出力電圧の歪みを低減する。【解決手段】電力線３の交流電圧位相に同期する電圧をインバータ部１１から出力して電力線３に接続する。制御装置２０は、第１の検出部による検出位相に基づいて電圧指令を生成し、該電圧指令に基づいて第１のブリッジ回路（Ｑ１−Ｑ２）へのＰＷＭ信号２７ａを生成すると共に、第２の検出部による検出位相に基づいて第２のブリッジ回路（Ｑ３−Ｑ４）への極性信号３０ａを生成する。そして、指令値補正部２６は、生成された上記電圧指令を第１の検出部によるゼロクロス位相ｘ１以前から連続する第１の期間２６ｂで０Ｖに補正し、ゲートオフ制御部３０は、第２の検出部によるゼロクロス位相ｘ２から連続する第２の期間３０ｂで極性信号３０ａをオフ状態とする。【選択図】図５
2015133765.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ２直列のスイッチング素子から成る第１、第２のブリッジ回路を直流母線間に並列接続して直流電力を交流電力に変換するインバータ部と、該インバータ部を制御する制御装置とを備え、電力線の交流電圧位相に同期する電圧を上記インバータ部から出力して上記電力線に接続する電力変換装置において、
上記制御装置は、上記交流電圧位相に基づいて電圧指令を生成し、該電圧指令に基づいて上記第１のブリッジ回路へのゲート信号であるＰＷＭ信号を生成すると共に、上記交流電圧位相に基づいて上記第２のブリッジ回路へのゲート信号である極性信号を生成するゲート信号生成部を備え、
上記ゲート信号生成部は、生成された上記電圧指令をゼロクロス位相以前から連続する第１の期間で０Ｖに補正する指令値補正部と、上記第１、第２のブリッジ回路の少なくとも一方の上記ゲート信号を、上記交流電圧位相におけるゼロクロス位相から連続する第２の期間でオフ状態とするゲートオフ制御部とを備えたことを特徴とする電力変換装置。
【請求項２】
上記ゲート信号生成部は、上記第１のブリッジ回路へのゲート信号を生成するための第１の信号発生部と、上記第２のブリッジ回路へのゲート信号を生成するための第２の信号発生部とを備え、
上記第１の信号発生部は、上記交流電圧位相を検出する第１の検出部と、該第１の検出部からの検出結果に基づいて上記電圧指令を生成する指令生成部と、上記電圧指令を補正する上記指令値補正部と、補正された該電圧指令に基づいて上記第１のブリッジ回路への上記ゲート信号を生成するＰＷＭ制御部とを備え、
上記第２の信号発生部は、上記交流電圧位相を検出する第２の検出部と、該第２の検出部からの検出結果に基づいて上記第２のブリッジ回路への上記ゲート信号を発生する極性信号発生部とを備え、
上記第１、第２の信号発生部の少なくとも一方の回路に、自回路内において生成された上記ゲート信号を、該自回路内で検出された上記交流電圧位相におけるゼロクロス位相から連続する上記第２の期間でオフ状態とする上記ゲートオフ制御部を備えたことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
上記第１の信号発生部内の上記指令値補正部において、上記第１の期間の始点から上記ゼロクロス位相までの期間の長さは、上記第１の検出部と上記第２の検出部との間の検出誤差である位相誤差期間の長さ以上であることを特徴とする請求項２に記載の電力変換装置。
【請求項４】
上記第２の期間の長さは、上記第１の検出部と上記第２の検出部との間の検出誤差である位相誤差期間の長さ以上であり、上記第１の期間の開始後に上記第２の期間が開始され、その後上記第１の期間の終了と同時あるいは以降に上記第２の期間が終了することを特徴とする請求項２または請求項３に記載の電力変換装置。
【請求項５】
上記第２の信号発生部が上記ゲートオフ制御部を備え、上記第２の期間の始点は上記第２の検出部にて検出される上記ゼロクロス位相であることを特徴とする請求項２から請求項４のいずれか１項に記載の電力変換装置。
【請求項６】
上記第２の信号発生部は、上記ゼロクロス位相以前の所定位相における上記ゲート信号を上記第２の期間の始点まで保持させる信号保持部を備えることを特徴とする請求項５に記載の電力変換装置。
【請求項７】
上記第１の期間の開始後に上記第２の期間が開始され、その後上記第１の期間の終了と同時あるいは以降に上記第２の期間が終了することを特徴とする請求項１または請求項２に記載の電力変換装置。
【請求項８】
上記電力線の交流電圧を検出する手段を備え、
上記制御装置は、上記交流電圧位相に基づいて基準電圧を発生し、検出された上記交流電圧と上記基準電圧との差分から上記電圧指令を演算し、
上記インバータ部は、上記差分を補償する補償電圧を出力して上記電力線の電圧に重畳することを特徴とする請求項１から請求項７のいずれか１項に記載の電力変換装置。
【請求項９】
上記インバータ部は、上記第１のブリッジ回路と上記第２のブリッジ回路とを備えた単相インバータで構成されることを特徴とする請求項１から請求項８のいずれか１項に記載の電力変換装置。
【請求項１０】
上記電力線は三相構成であり、上記インバータ部は、上記第１のブリッジ回路を各相毎に３個備えた第１の三相ブリッジ回路と、上記第２のブリッジ回路を各相毎に３個備えた第２の三相ブリッジ回路とを並列配置して構成されることを特徴とする請求項１から請求項８のいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数のスイッチング素子を有して直流電力を交流電力に変換する電力変換装置に関し、特に、複数の制御回路を備える電力変換装置に関するものである。
【背景技術】
【０００２】
従来の電力変換装置として、以下のような瞬時電圧低下補償装置がある。
この瞬時電圧低下補償装置は、交流電源から負荷への給電経路中に２次巻線を直列介挿した結合変圧器と、この結合変圧器の２次巻線に並列接続されて常時閉路しているスイッチと、コンデンサと、このコンデンサを電源として交流電源の電圧と同位相の交流出力を前記結合変圧器の１次巻線に加えるインバータと、交流電源の電圧低下分を検出する電圧検出回路とを備える。また、インバータは４つのトランジスタ及び４つのダイオードで構成される。そして、電圧検出回路により検出された電圧低下分が所定のしきい値より小さいときにインバータの動作を停止させ、電圧検出回路により検出された電圧低下分が所定のしきい値を超えたときにスイッチを開放させるとともにインバータの動作を開始させる。そして、電圧検出回路により検出された電圧低下分に応じてインバータの出力レベルを変化させることにより交流電源の電圧低下分を補償する（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特公平８−３２１３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献１で用いられるインバータは、２直列のスイッチング素子から成るブリッジ回路を２つ備え、制御装置は、各ブリッジ回路に対してそれぞれゲート信号を生成して交流出力を発生している。２つのブリッジ回路への各ゲート信号は、交流電源の電圧と同位相の出力を各ブリッジ回路から発生するように生成されるが、各ゲート信号の生成において、基準となる位相に誤差が生じると、インバータの出力電圧の極性が変化する時に大きなスパイク状の電圧（以下スパイク電圧と称す）を生じるという問題点があった。
【０００５】
この発明は、上記のような問題点を解決するためになされたものであり、検出された位相に同期する出力を各ブリッジ回路から発生させて、その組み合わせで交流出力を得る電力変換装置において、位相誤差に起因したスパイク電圧を抑制し、出力電圧の歪みを低減して信頼性を向上する事を目的とする。
【課題を解決するための手段】
【０００６】
この発明による電力変換装置は、それぞれ２直列のスイッチング素子から成る第１、第２のブリッジ回路を直流母線間に並列接続して直流電力を交流電力に変換するインバータ部と、該インバータ部を制御する制御装置とを備え、電力線の交流電圧位相に同期する電圧を上記インバータ部から出力して上記電力線に接続する。上記制御装置は、上記交流電圧位相に基づいて電圧指令を生成し、該電圧指令に基づいて上記第１のブリッジ回路へのゲート信号であるＰＷＭ信号を生成すると共に、上記交流電圧位相に基づいて上記第２のブリッジ回路へのゲート信号である極性信号を生成するゲート信号生成部を備える。そして、上記ゲート信号生成部は、生成された上記電圧指令をゼロクロス位相以前から連続する第１の期間で０Ｖに補正する指令値補正部と、上記第１、第２のブリッジ回路の少なくとも一方の上記ゲート信号を、上記交流電圧位相におけるゼロクロス位相から連続する第２の期間でオフ状態とするゲートオフ制御部とを備えたものである。
【発明の効果】
【０００７】
この発明による電力変換装置は、インバータ部の出力電圧の極性が変化するゼロクロス位相近傍で出力電圧を０Ｖにできスパイク電圧を抑制する事ができる。このため、電力変換装置の出力電圧の歪みを低減して信頼性の高い交流出力が得られる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１による電力変換装置を適用した送電装置の構成を示す図である。
【図２】この発明の実施の形態１によるインバータ部の構成と動作の概要とを示す図である。
【図３】この発明の実施の形態１による第１のゲート信号発生装置の構成を示す図である。
【図４】この発明の実施の形態１による第２のゲート信号発生装置の構成を示す図である。
【図５】この発明の実施の形態１によるインバータ部におけるゲート信号の生成を説明する各部の波形図である。
【図６】この発明の実施の形態１の比較例を示す図である。
【図７】この発明の実施の形態１の別例によるインバータ部におけるゲート信号の生成を説明する各部の波形図である。
【図８】この発明の実施の形態２による電力変換装置を適用した送電装置の構成を示す図である。
【図９】この発明の実施の形態２による電力変換装置の制御装置の構成を示す図である。
【図１０】この発明の実施の形態２による第１のゲート信号発生装置の構成を示す図である。
【図１１】この発明の実施の形態２による第２のゲート信号発生装置の構成を示す図である。
【図１２】この発明の実施の形態３による電力変換装置を適用した送電装置の構成を示す図である。
【図１３】この発明の実施の形態４による電力変換装置を適用した送電装置の構成を示す図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
図１はこの発明の実施の形態１による電力変換装置１を用いた送電装置の構成を示す図である。
図１に示すように、送電装置は、交流電源２からの電力を送電するためのケーブル３ｂと、ケーブル３ｂに直列接続される電力線３に接続される電力変換装置１とを備えて、負荷装置４に電力供給する。なお、ケーブル３ｂは、電力線３と同様に構成して電力線３の一部としても良い。
電力変換装置１は、交流電源２からの送電電力を受電して整流するダイオード整流器５と、コンデンサ６と、フルブリッジ構成の単相インバータから成るインバータ部１０と、フィルタ回路７と、一次側がフィルタ回路７に接続され、二次側が電力線３に直列接続された直列トランス８と、直列トランス８をバイパスするスイッチ９とを備える。また、インバータ部１０を制御する制御装置２０と、電力線３の交流電圧を検出する電圧センサ３１と、コンデンサ６の直流電圧を検出する電圧センサ３２とを備える。なお、直列トランス８の二次側が電力線３に接続される位置は、電圧センサ３１より負荷装置４側である。
【００１０】
交流電源２からケーブル３ｂを介して送電された交流電力はダイオード整流器５によって全波整流され、コンデンサ６によって平滑されてリップルが除去された直流となる。
電圧センサ３１、３２からの検出電圧は、制御装置２０に入力され、制御装置２０はこれらの検出電圧に基づいてインバータ部１０を駆動制御する。そしてインバータ部１０は、ケーブル３ｂによる電圧降下を補償する補償電圧を出力し、インバータ部１０の出力電圧はフィルタ回路７により平滑され直列トランス８を介して電力線３の電圧に重畳される。
スイッチ９は通常時に開放されて、補償電圧にて補償された電力が負荷装置４に供給される。また、インバータ部１０に故障が発生して補償電圧を出力できなくなった場合等に、スイッチ９が閉じて直列トランス８（二次巻線）をバイパスすることでインバータ部１０をバイパスする。スイッチ９を閉じている時は、ケーブル３ｂにより送電された電力が、そのまま負荷装置４に供給される。
【００１１】
インバータ部１０は、図２に示すように、それぞれダイオードＤ１〜Ｄ４を逆並列接続した４個のスイッチング素子Ｑ１〜Ｑ４を備え、スイッチング素子Ｑ１、Ｑ２を直列接続した第１のブリッジ回路（Ｑ１−Ｑ２）と、スイッチング素子Ｑ３、Ｑ４を直列接続した第２のブリッジ回路（Ｑ３−Ｑ４）とを直流母線間に並列接続したフルブリッジ構成の単相インバータである。
このような構成のインバータ部１０では、制御装置２０からのＰＷＭパルスであるゲート信号（ＰＷＭ信号）と極性パルスであるゲート信号（極性信号）とによりオンオフ制御される。第１のブリッジ回路（Ｑ１−Ｑ２）はＰＷＭ信号にて駆動され、第２のブリッジ回路（Ｑ３−Ｑ４）は極性信号にて駆動される。なお、Ｑ１、Ｑ２は互いにオンオフが反転し、Ｑ３、Ｑ４は互いにオンオフが反転するようにゲート信号は生成される。これによりインバータ部１０はＰＷＭ変調された電圧を出力する。
【００１２】
制御装置２０はマイコンなどで構成されるゲート信号生成部２１と、ゲート信号生成部２１から出力されたゲート信号をスイッチング素子をドライブするのに適した信号に変換する装置と、電圧センサで検出した電圧をマイコンで処理するのに適した信号に変換する装置とからなる。ゲート信号生成部２１は、第１のブリッジ回路（Ｑ１−Ｑ２）へのＰＷＭ信号を生成するための第１の信号発生部としての第１のゲート信号発生装置２１ａと、第２のブリッジ回路（Ｑ３−Ｑ４）への極性信号を生成するための第２の信号発生部としての第２のゲート信号発生装置２１ｂとにより構成される。
図３は第１のゲート信号発生装置２１ａの構成を示す図であり、図４は第２のゲート信号発生装置２１ｂの構成を示す図である。また、図５は、ゲート信号の生成を説明する各部の波形図であり、図３〜図５に基づいてゲート信号の生成について以下に説明する。
なお、図５内では、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４へのゲート信号（ＰＷＭ信号、極性信号）を、単にＱ１、Ｑ２、Ｑ３、Ｑ４と示した。また、従来の一般的な手法により生成されたスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４へのゲート信号（ＰＷＭ信号、極性信号）Ｑ１ｒ、Ｑ２ｒ、Ｑ３ｒ、Ｑ４ｒを、比較のために示した。
【００１３】
まず、第１のゲート信号発生装置２１ａにおけるゲート信号生成について説明する。
第１のゲート信号発生装置２１ａでは、電圧センサ３１で検出した交流電圧ＶＡを入力として、第１の検出部としてのＰＬＬ２２ａにより交流電圧位相θ１を検出する。基準電圧発生部２３ａは、交流電圧位相θ１に同期しかつ交流電圧ＶＡの周期に一致した、負荷装置４の理想的な入力電圧になる正弦波電圧を基準電圧２３ａａ（図５中、基準電圧（第１））として発生させる。比較器２４は、基準電圧２３ａａと検出された交流電圧ＶＡとを比較して差電圧を出力する。指令値変換部２５は、例えば比較器２４の出力を電圧センサ３２の出力で除算することから電圧指令となる指令値２５ａを算出する。
指令値補正部２６は、基準電圧２３ａａがゼロクロス位相ｘ１に至る前から連続する第１の期間２６ｂで信号を発生して、第１の期間２６ｂで指令値２５ａを０Ｖに補正する。そして、ＰＷＭ制御部としての三角波比較器２７は、補正後の指令値２６ａと基準電圧２３ａａに同期する三角波との比較によりゲート信号（ＰＷＭ信号）２７ａを生成する。
【００１４】
次に、第２のゲート信号発生装置２１ｂにおけるゲート信号生成について説明する。
第２のゲート信号発生装置２１ｂでは、電圧センサ３１で検出した交流電圧ＶＡを入力として、第２の検出部としてのＰＬＬ２２ｂにより交流電圧位相θ２を検出する。基準電圧発生部２３ｂは、交流電圧位相θ２に同期しかつ交流電圧ＶＡの周期に一致した、負荷装置４の理想的な入力電圧になる正弦波電圧を基準電圧２３ｂａ（図５中、基準電圧（第２））として発生させる。極性信号発生部２８では、その時点の基準電圧２３ｂａの正か負かの極性を示す極性信号２８ａを発生する。
信号保持部２９は、基準電圧２３ｂａがゼロクロス位相ｘ２に至る前の所定位相とゼロクロス位相ｘ２までの保持期間２９ｂにて信号を発生して、上記所定位相（保持期間２９ｂの開始点）における極性信号２８ａをゼロクロス位相ｘ２まで固定して保持させる。そして、ゲートオフ制御部３０は、ゼロクロス位相ｘ２から連続する第２の期間３０ｂで信号を発生し、信号保持部２９を経た極性信号２８ａを第２の期間３０ｂでオフ状態としてゲート信号（極性信号）３０ａを生成する。
なお、第２のゲート信号発生装置２１ｂでは、基準電圧２３ｂａを生成しなくても良く、その場合、交流電圧ＶＡの極性や、検出した交流電圧位相θ２から極性信号２８ａを生成する。
【００１５】
この場合、第１のゲート信号発生装置２１ａで検出される交流電圧位相θ１と、第２のゲート信号発生装置２１ｂで検出される交流電圧位相θ２とは検出誤差があり、位相誤差期間としての位相ずれ期間をΔｔとする。この場合、交流電圧位相θ２の方が位相が進んでいる。
図５に示すように、基準電圧２３ａａのゼロクロス位相ｘ１と、基準電圧２３ｂａのゼロクロス位相ｘ２との間に位相ずれ期間Δｔが発生している。第１のゲート信号発生装置２１ａでは、指令値補正部２６により指令値２５ａを０Ｖに補正する第１の期間２６ｂは、始点からゼロクロス位相ｘ１までの期間がΔｔより長くなるように予め設定される。また、第２のゲート信号発生装置２１ｂでは、信号保持部２９により極性信号２８ａをゼロクロス位相ｘ２まで固定する保持期間２９ｂがΔｔより長くなるように予め設定される。さらに、ゲートオフ制御部３０により極性信号３０ａをオフ状態とする第２の期間３０ｂは、Δｔより長くなるように予め設定されると共に、第１の期間２６ｂの継続中に開始され、第１の期間２６ｂの終了と同時あるいは以降に終了するように設定される。
なお、Δｔの長さは、過去の実績やＰＬＬ２２ａ、２２ｂ等の特性から予め推定可能であり、それに基づいて第１の期間２６ｂ、保持期間２９ｂおよび第２の期間３０ｂを上述したように設定する。
【００１６】
このようにゲート信号２７ａ、３０ａの生成において、第１の期間２６ｂで強制的に指令値２６ａを０Ｖにし、保持期間２９ｂで極性信号３０ａを安定して保持すると共に、保持期間２９ｂに連続する第２の期間３０ｂで極性信号３０ａを強制的にオフ状態にする。また、第１の期間２６ｂ終了時には、極性信号３０ａはオフ状態である。
このため、基準電圧２３ａａのゼロクロス位相ｘ１と、基準電圧２３ｂａのゼロクロス位相ｘ２との間の位相ずれ期間Δｔを含む領域でインバータ部１０の出力を確実に０Ｖにできる、即ち、双方の基準電圧２３ａａ、２３ｂａが０Ｖ付近でインバータ部１０の出力を確実に０Ｖにできる。また、極性信号３０ａを強制的にオフ状態にする第２の期間３０ｂが終了すると、ＰＷＭ信号２７ａは本来の指令値に基づいて最新の状態に生成されて極性が反転しているため、第２の期間３０ｂの終了直後にスパイク電圧が発生する事もない。
【００１７】
仮に、補正前の指令値２５ａや、極性信号発生部２８からの極性信号２８ａをそのまま用いてゲート信号（ＰＷＭ信号、極性信号）Ｑ１ｒ、Ｑ２ｒ、Ｑ３ｒ、Ｑ４ｒを生成すると、位相ずれ期間Δｔにおいて、極性信号の極性とＰＷＭ信号の極性が一致しない。この場合、図６に示すように、基準電圧２３ａａ、２３ｂａが０Ｖ付近である位相ずれ期間Δｔにおいて、インバータ部１０の出力電圧が０Ｖとなるべきところ、大きなスパイク電圧が発生してしまう。なお、図５では、基準電圧２３ａａ、２３ｂａが正から負へ変化する領域を図示したが、図６は、基準電圧２３ａａ、２３ｂａが負から正へ変化する領域を図示している。
【００１８】
この実施の形態では、第１のゲート信号発生装置２１ａで検出される交流電圧位相θ１と、第２のゲート信号発生装置２１ｂで検出される交流電圧位相θ２とに検出誤差があっても、ゼロクロス位相付近でインバータ部１０の出力を確実に０Ｖにできると共に、出力極性の変更をインバータ部１０の出力電圧が０Ｖの状態で行うことができる。このため、ゼロクロス位相付近でのスパイク電圧を抑制する事ができ、インバータ部１０から所望の出力電圧、即ちケーブル３ｂによる電圧降下を補償する所望の補償電圧を信頼性良く出力できる。これにより、電力変換装置の出力電圧の歪みを低減して信頼性の高い交流出力が得られる。
【００１９】
なお、図５では、第１のゲート信号発生装置２１ａで検出される交流電圧位相θ１より、第２のゲート信号発生装置２１ｂで検出される交流電圧位相θ２が進んでいる場合を示したが、図７に示すように、交流電圧位相θ１の方が進んでいる場合も、同様の制御により、双方の基準電圧２３ａａ、２３ｂａが０Ｖ付近でインバータ部１０の出力を確実に０Ｖにでき、同様の効果が得られる。このように、第１のゲート信号発生装置２１ａで検出される交流電圧位相θ１と、第２のゲート信号発生装置２１ｂで検出される交流電圧位相θ２との位相がいずれの方向にずれていても、同様の制御により同様の効果が得られる。
【００２０】
また、第１の期間２６ｂ、保持期間２９ｂおよび第２の期間３０ｂは、基準電圧２３ａａ、２３ｂａの電圧値に基づいて、各期間の始点と終点とになる電圧値を予め決定することで設定しても良い。この場合、指令値補正部２６、信号保持部２９、ゲートオフ制御部３０では、決定された電圧を閾値電圧として基準電圧２３ａａ、２３ｂａに基づいて制御することで上記実施の形態１と同様にゲート信号２７ａ、３０ａを生成できる。
【００２１】
さらにまた、この実施の形態では、第１のゲート信号発生装置２１ａと第２のゲート信号発生装置２１ｂとがそれぞれＰＬＬ２２ａ、２２ｂを備えて個別に位相検出したものを示したが、これに限るものではない。ＰＷＭ信号にて駆動される第１のブリッジ回路（Ｑ１−Ｑ２）と極性信号にて駆動される第２のブリッジ回路（Ｑ３−Ｑ４）を有するインバータ部１０において、ＰＷＭ信号と極性信号との各基準位相に位相誤差が生じる可能性がある場合に、同様に適用でき同様の効果が得られる。
【００２２】
また、第２の期間３０ｂで極性信号３０ａを強制的にオフ状態にするゲートオフ制御部３０は、第１のゲート信号発生装置２１ａ内に備えても良い。その場合、生成されたＰＷＭ信号２７ａを第２の期間で強制的にオフ状態とする。この第２の期間は、位相ずれ期間Δｔより長くなるように予め設定されると共に、第１の期間２６ｂの継続中、例えばゼロクロス位相ｘ１で開始され、第１の期間２６ｂの終了と同時あるいは以降に終了するように設定される。
【００２３】
また、第２のゲート信号発生装置２１ｂにおいて、保持期間２９ｂで極性信号３０ａを安定して保持させる為の信号保持部２９は省略することができ、ゼロクロス位相付近でのスパイク電圧を抑制する効果は同様に得られる。
【００２４】
実施の形態２．
図８は、この発明の実施の形態２による電力変換装置１ａを用いた送電装置の構成を示す図である。
図８に示すように、送電装置は三相構成であり、三相交流電源２ａからの電力を送電するための三相の主ケーブル３ｃおよび副ケーブル３ｄと、主ケーブル３ｃに直列接続される三相の電力線３ａに接続される電力変換装置１ａとを備えて、単相負荷、三相負荷から成る負荷装置４ａに電力供給する。
電力変換装置１ａは、三相交流電源２ａからの送電電力を副ケーブル３ｄを介して受電して整流するダイオード整流器５ａと、コンデンサ６ａと、インバータ部１１と、各相のフィルタ回路７ａと、一次側が各フィルタ回路７ａに接続され、二次側が各相の電力線３ａに直列接続された各相の直列トランス８ａと、各直列トランス８ａをバイパスするスイッチ９ａとを備える。
【００２５】
インバータ部１１は、３台の単相インバータ１０ａ、１０ｂ、１０ｃで構成され、電力変換装置１ａは、さらに、インバータ部１１を制御する制御装置２０Ａ（２０ａ、２０ｂ、２０ｃ）と、電力線３ａの各線間電圧を検出する電圧センサ３１ａと、コンデンサ６ａの直流電圧を検出する電圧センサ３２ａとを備える。なお、各直列トランス８ａの二次側が各相の電力線３ａに接続される位置は、電圧センサ３１ａより負荷装置４ａ側である。また電圧センサ３１ａは、２つの線間電圧を検出して、残りの１つの線間電圧を算出により求めても良い。
【００２６】
三相交流電源２ａから副ケーブル３ｄを介して送電された交流電力はダイオード整流器５ａによって三相全波整流され、コンデンサ６ａによって平滑されてリップルが除去された直流となる。
電圧センサ３１ａ、３２ａからの検出電圧は、制御装置２０に入力され、制御装置２０はこれらの検出電圧に基づいてインバータ部１１を駆動制御する。そしてインバータ部１１は、主ケーブル３ｃによる各相の電圧降下を補償する補償電圧を出力し、インバータ部１１の各相の出力電圧はフィルタ回路７ａにより平滑され直列トランス８ａを介して電力線３ａの相電圧に重畳される。
【００２７】
スイッチ９ａは通常時に開放されて、補償電圧にて補償された電力が負荷装置４ａに供給される。また、インバータ部１１に故障が発生して補償電圧を出力できなくなった場合等に、スイッチ９ａが閉じて直列トランス８ａ（二次巻線）をバイパスすることでインバータ部１１をバイパスする。スイッチ９ａを閉じている時は、主ケーブル３ｃにより送電された電力が、そのまま負荷装置４ａに供給される。
なお、主ケーブル３ｃは、電力線３ａと同様に構成して電力線３ａの一部としても良く、また副ケーブル３ｄを省略して主ケーブル３ｃからダイオード整流器５ａに送電しても良い。
【００２８】
インバータ部１１を構成する各相の単相インバータ１０ａ、１０ｂ、１０ｃは、上記実施の形態１の図２で示したものと同様であり、スイッチング素子Ｑ１、Ｑ２を直列接続した第１のブリッジ回路（Ｑ１−Ｑ２）と、スイッチング素子Ｑ３、Ｑ４を直列接続した第２のブリッジ回路（Ｑ３−Ｑ４）とを直流母線間に並列接続したフルブリッジ構成の単相インバータである。
制御装置２０Ａは、各単相インバータ１０ａ、１０ｂ、１０ｃにそれぞれゲート信号（ＰＷＭ信号、極性信号）を生成する制御部２０ａ、２０ｂ、２０ｃから構成される。各制御部２０ａ、２０ｂ、２０ｃは、図９に示すように、第１のブリッジ回路（Ｑ１−Ｑ２）へのＰＷＭ信号を生成するための第１のゲート信号発生装置２１ｃと、第２のブリッジ回路（Ｑ３−Ｑ４）への極性信号を生成するための第２のゲート信号発生装置２１ｄとを備え、これらで構成されるゲート信号生成部の他、出力されたゲート信号をスイッチング素子をドライブするのに適した信号に変換する装置と、電圧センサで検出した電圧をマイコンで処理するのに適した信号に変換する装置等を備える。
【００２９】
各制御部２０ａ、２０ｂ、２０ｃの第１のゲート信号発生装置２１ｃは、同じ構成で同じ動作をするが、三相送電であるため基準電圧はそれぞれが１２０度ずつずれた位相関係にある。
図１０は第１のゲート信号発生装置２１ｃの構成を示す図である。
第１のゲート信号発生装置２１ｃでは、電圧センサ３１ａで検出した線間電圧ＶＢを入力として、第１の検出部としてのＰＬＬ２２ｃにより線間電圧位相θＢ１を検出する。基準電圧発生部２３ｃは、線間電圧位相θＢ１に同期しかつ線間電圧ＶＢの周期に一致した、負荷装置４ａの理想的な入力電圧になる正弦波線間電圧を基準電圧２３ｃａとして発生させる。比較器２４は、基準電圧２３ｃａと検出された線間電圧ＶＢとを比較して差電圧を出力する。線相変換部３３ではこれを相電圧に変換する。この結果、相電圧による基準電圧２３ａａとの差電圧を得る。指令値変換部２５は、例えば比較器２４の出力を電圧センサ３２ａの出力で除算することから電圧指令となる指令値２５ａを算出する。
指令値補正部２６は、基準電圧（相電圧）２３ａａがゼロクロス位相ｘ１に至る前から連続する第１の期間２６ｂで信号を発生して、第１の期間２６ｂで指令値２５ａを０Ｖに補正する。そして、ＰＷＭ制御部としての三角波比較器２７は、補正後の指令値２６ａと基準電圧２３ａａに同期する三角波との比較によりゲート信号（ＰＷＭ信号）２７ａを生成する。
【００３０】
上記説明では、基準電圧発生部２３ｃで正弦波線間電圧である基準電圧２３ｃａを発生し、基準電圧２３ｃａと検出された線間電圧ＶＢとを比較したが、これに限らず、基準電圧発生部２３ｃで相電圧の基準電圧２３ａａを発生しても良い。この場合、電圧センサ３１ａで検出した線間電圧ＶＢを線相変換部３３で相電圧ＶＡに変換した後に、比較器２４にて基準電圧２３ａａと相電圧ＶＡとを比較して差電圧を得る。
【００３１】
また、各制御部２０ａ、２０ｂ、２０ｃの第２のゲート信号発生装置２１ｄについても、同じ構成で同じ動作をするが、三相送電であるため基準電圧はそれぞれが１２０度ずつずれた位相関係にある。
図１１は第２のゲート信号発生装置２１ｄの構成を示す図である。
第２のゲート信号発生装置２１ｄでは、電圧センサ３１ａで検出した線間電圧ＶＢを入力として、第２の検出部としてのＰＬＬ２２ｄにより線間電圧位相θＢ２を検出する。基準電圧発生部２３ｄは、線間電圧位相θＢ２と線間電圧ＶＢの周期に基づいて、負荷装置４ａの理想的な入力電圧になる正弦波相電圧を基準電圧２３ｂａとして発生させる。極性信号発生部２８では、その時点の基準電圧２３ｂａの正か負かの極性を示す極性信号２８ａを発生する。信号保持部２９は、基準電圧２３ｂａがゼロクロス位相ｘ２に至る前の所定位相とゼロクロス位相ｘ２までの保持期間２９ｂにて信号を発生して、上記所定位相（保持期間２９ｂの開始点）における極性信号２８ａをゼロクロス位相ｘ２まで固定して保持させる。そして、ゲートオフ制御部３０は、ゼロクロス位相ｘ２から連続する第２の期間３０ｂで信号を発生し、信号保持部２９を経た極性信号２８ａを第２の期間３０ｂでオフ状態としてゲート信号（極性信号）３０ａを生成する。
なお、第２のゲート信号発生装置２１ｄでは、基準電圧２３ｂａを生成しなくても良く、その場合、線間電圧ＶＢや、検出した線間電圧位相θＢ２から相電圧の極性信号２８ａを生成する。
【００３２】
この実施の形態においても、実施の形態１の図５、図７で示した同様のゲート信号２７ａ、３０ａが生成される。この場合、第１のゲート信号発生装置２１ｃで検出される線間電圧位相θＢ１と、第２のゲート信号発生装置２１ｄで検出される線間電圧位相θＢ２との位相ずれ期間をΔｔとする。上記実施の形態１と同様に、第１のゲート信号発生装置２１ｃでは、指令値補正部２６により指令値２５ａを０Ｖに補正する第１の期間２６ｂは、始点からゼロクロス位相ｘ１までの期間がΔｔより長くなるように予め設定される。また、第２のゲート信号発生装置２１ｄでは、信号保持部２９により極性信号２８ａをゼロクロス位相ｘ２まで固定する保持期間２９ｂがΔｔより長くなるように予め設定される。さらに、ゲートオフ制御部３０により極性信号２８ａをオフ状態とする第２の期間３０ｂは、Δｔより長くなるように予め設定されると共に、第１の期間２６ｂの継続中に開始され、第１の期間２６ｂの終了と同時あるいは以降に終了するように設定される。
【００３３】
このため、上記実施の形態１と同様に、第１のゲート信号発生装置２１ｃと第２のゲート信号発生装置２１ｄとで電圧位相に検出誤差があっても、相電圧のゼロクロス位相付近で各単相インバータ１０ａ、１０ｂ、１０ｃの出力を確実に０Ｖにできると共に、出力極性の変更を各単相インバータ１０ａ、１０ｂ、１０ｃの出力電圧が０Ｖの状態で行うことができる。このため、ゼロクロス位相付近でのスパイク電圧を抑制する事ができ、インバータ部１１（各単相インバータ１０ａ、１０ｂ、１０ｃ）から所望の出力電圧、即ち主ケーブル３ｃによる電圧降下を補償する所望の補償電圧を信頼性良く出力できる。これにより、電力変換装置の出力電圧の歪みを低減して信頼性の高い交流出力が得られる。
【００３４】
実施の形態３．
図１２は、この発明の実施の形態３による電力変換装置１ｂを用いた送電装置の構成を示す図である。
この実施の形態３による電力変換装置１ｂは、図８で示した実施の形態２による電力変換装置１ａと制御装置２０Ｂが異なる。
制御装置２０Ｂは、各単相インバータ１０ａ、１０ｂ、１０ｃにそれぞれゲート信号（ＰＷＭ信号、極性信号）を生成する制御部２０ｄ、２０ｅから構成される。制御部２０ｄは、各単相インバータ１０ａ、１０ｂ、１０ｃの第１のブリッジ回路（Ｑ１−Ｑ２）への三相分のＰＷＭ信号２７ａを生成するための第１のゲート信号発生装置２１ｃを備え、制御部２０ｅは、各単相インバータ１０ａ、１０ｂ、１０ｃの第２のブリッジ回路（Ｑ３−Ｑ４）への三相分の極性信号３０ａを生成するための第２のゲート信号発生装置２１ｄを備える。
【００３５】
第１のゲート信号発生装置２１ｃは、図１０に示す同様の構成であるが三相分の信号を扱う。この場合、電圧センサ３１ａで三相全ての線間電圧を検出してもよいし、二相を検出して算出によりもう一相の線間電圧を求めてもよい。電圧センサ３１ａで検出したいずれかの線間電圧を入力として、第１の検出部としてのＰＬＬ２２ｃにより線間電圧位相を検出する。基準電圧発生部２３ｃは、検出された線間電圧位相に同期しかつ線間電圧の周期に一致した、負荷装置４ａの理想的な入力電圧になる正弦波線間電圧を基準電圧として発生させる。さらにそれぞれの位相差が１２０度ずつずれている三相分の基準電圧（線間電圧）を発生させる。
比較器２４は、三相分のそれぞれについて、基準電圧（線間電圧）と検出された線間電圧とを比較して差電圧を出力する。続いて、線相変換部３３、指令値変換部２５、指令値補正部２６、三角波比較器２７において、上記実施の形態２と同様の処理を行うが、それぞれ三相分の処理を行う。これにより、各単相インバータ１０ａ、１０ｂ、１０ｃへのゲート信号（ＰＷＭ信号）２７ａを生成する。
【００３６】
第２のゲート信号発生装置２１ｄは、図１１に示す同様の構成であるが三相分の信号を扱う。この場合も、電圧センサ３１ａで検出したいずれかの線間電圧を入力として第２の検出部としてのＰＬＬ２２ｄにより線間電圧位相を検出する。そして、基準電圧発生部２３ｄ、極性信号発生部２８、信号保持部２９、ゲートオフ制御部３０において、上記実施の形態２と同様の処理を行うが、それぞれ三相分の処理を行う。これにより、各単相インバータ１０ａ、１０ｂ、１０ｃへのゲート信号（極性信号）３０ａを生成する。
【００３７】
この実施の形態においても、各相において、実施の形態１の図５、図７で示した同様のゲート信号２７ａ、３０ａが生成される。この場合、第１のゲート信号発生装置２１ｃで検出される線間電圧位相と、第２のゲート信号発生装置２１ｄで検出される線間電圧位相との位相ずれ期間をΔｔとする。上記実施の形態１と同様に、第１のゲート信号発生装置２１ｃでは、指令値補正部２６により指令値２５ａを０Ｖに補正する第１の期間２６ｂは、始点からゼロクロス位相ｘ１までの期間がΔｔより長くなるように予め設定される。また、第２のゲート信号発生装置２１ｄでは、信号保持部２９により極性信号２８ａをゼロクロス位相ｘ２まで固定する保持期間２９ｂがΔｔより長くなるように予め設定される。さらに、ゲートオフ制御部３０により極性信号２８ａをオフ状態とする第２の期間３０ｂは、Δｔより長くなるように予め設定されると共に、第１の期間２６ｂの継続中に開始され、第１の期間２６ｂの終了と同時あるいは以降に終了するように設定される。
【００３８】
このため、上記実施の形態１と同様に、第１のゲート信号発生装置２１ｃと第２のゲート信号発生装置２１ｄとで電圧位相に検出誤差があっても、相電圧のゼロクロス位相付近で各単相インバータ１０ａ、１０ｂ、１０ｃの出力を確実に０Ｖにできると共に、出力極性の変更を各単相インバータ１０ａ、１０ｂ、１０ｃの出力電圧が０Ｖの状態で行うことができる。このため、ゼロクロス位相付近でのスパイク電圧を抑制する事ができ、インバータ部１１（各単相インバータ１０ａ、１０ｂ、１０ｃ）から所望の出力電圧、即ち主ケーブル３ｃによる電圧降下を補償する所望の補償電圧を信頼性良く出力できる。これにより、電力変換装置の出力電圧の歪みを低減して信頼性の高い交流出力が得られる。
【００３９】
実施の形態４．
図１３は、この発明の実施の形態４による電力変換装置１ｃを用いた送電装置の構成を示す図である。
上記実施の形態３では、３つの単相インバータ１０ａ、１０ｂ、１０ｃによりインバータ部１１を構成したが、この実施の形態４では、ダイオード整流器５ａの出力側に２つのコンデンサ６ｂ、６ｃを並列に備え、インバータ部１３は、各コンデンサ６ｂ、６ｃを直流入力とする第１、第２の三相ブリッジ回路１３ａ、１３ｂを並列配置して構成する。第１の三相ブリッジ回路１３ａは、３つの第１のブリッジ回路（Ｑ１−Ｑ２）を直流母線間に並列接続して成り、第２の三相ブリッジ回路１３ｂは、３つの第２のブリッジ回路（Ｑ３−Ｑ４）を直流母線間に並列接続して成る。
第１の三相ブリッジ回路１３ａの１つの第１のブリッジ回路（Ｑ１−Ｑ２）と、第２の三相ブリッジ回路１３ｂの１つの第２のブリッジ回路（Ｑ３−Ｑ４）とで１つの単相インバータと同じ機能を有し、全体で３つの単相インバータと同じ機能を有する。そして、制御装置２０Ｃは、上記実施の形態３と同様の制御部２０ｄ、２０ｅを備え、制御部２０ｄ、２０ｅにて生成された同様のゲート信号２７ａ、３０ａを用いて、インバータ部１３は、上記実施の形態３の３つの単相インバータ１０ａ、１０ｂ、１０ｃと同様に出力制御される。
【００４０】
この場合、第１、第２の三相ブリッジ回路１３ａには、既製の三相インバータ回路を流用でき、電力変換装置には、次のような２つの回路ユニット１２ａ、１２ｂを用いる事ができる。回路ユニット１２ａは、第１の三相ブリッジ回路１３ａ、コンデンサ６ｂ、制御部２０ｄ、三相の線間電圧を検出する電圧センサ３１ｂ、およびコンデンサ６ｂの直流電圧を検出する電圧センサ３２ｂとを備え、回路ユニット１２ｂは、第２の三相ブリッジ回路１３ｂ、コンデンサ６ｃ、制御部２０ｅ、三相の線間電圧を検出する電圧センサ３１ｃ、およびコンデンサ６ｃの直流電圧を検出する電圧センサ３２ｃとを備える。その他の構成は、上記実施の形態３と同様である。
【００４１】
この実施の形態においても、インバータ部１３の各相において、実施の形態１の図５、図７で示した同様のゲート信号２７ａ、３０ａが生成される。そして、上記実施の形態１と同様に、ＰＷＭ信号と極性信号の基準電圧位相に誤差があっても、相電圧のゼロクロス位相付近で各相出力を確実に０Ｖにできると共に、出力極性の変更を各相出力電圧が０Ｖの状態で行うことができる。このため、ゼロクロス位相付近でのスパイク電圧を抑制する事ができ、インバータ部１３から所望の出力電圧、即ち主ケーブル３ｃによる電圧降下を補償する所望の補償電圧を信頼性良く出力できる。これにより、電力変換装置の出力電圧の歪みを低減して信頼性の高い交流出力が得られる。
【００４２】
なお、この発明は、発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００４３】
１，１ａ〜１ｃ  電力変換装置、３，３ａ  電力線、
１０  インバータ部（単相インバータ）、１０ａ〜１０ｃ  単相インバータ、
１１，１３  インバータ部、１３ａ  第１の三相ブリッジ回路、
１３ｂ  第２の三相ブリッジ回路、３１，３１ａ〜３１ｃ  電圧センサ、
２０，２０Ａ〜２０Ｃ  制御装置、２０ａ〜２０ｅ  制御部、２１  ゲート信号生成部、
２１ａ  第１の信号発生部としての第１のゲート信号発生装置、
２１ｂ  第２の信号発生部としての第２のゲート信号発生装置、
２２ａ，２２ｃ  第１の検出部としてのＰＬＬ、
２２ｂ，２２ｄ  第２の検出部としてのＰＬＬ、
２３ａａ，２３ｂａ  基準電圧（相電圧）、２５  指令生成部としての指令値変換部、
２６  指令値補正部、２６ｂ  第１の期間、２７  ＰＷＭ制御部としての三角波比較器、
２７ａ  ゲート信号（ＰＷＭ信号）、２８  極性信号発生部、２９  信号保持部、
２９ｂ  保持期間、３０  ゲートオフ制御部、３０ａ  ゲート信号（極性信号）、
３０ｂ  第２の期間、３１，３１ａ〜３１ｃ  電圧センサ、
（Ｑ１−Ｑ２）  第１のブリッジ回路、（Ｑ３−Ｑ４）  第２のブリッジ回路。
【図１】
2015133765.tif 000003
【図２】
2015133765.tif 000004
【図３】
2015133765.tif 000005
【図４】
2015133765.tif 000006
【図５】
2015133765.tif 000007
【図６】
2015133765.tif 000008
【図７】
2015133765.tif 000009
【図８】
2015133765.tif 000010
【図９】
2015133765.tif 000011
【図１０】
2015133765.tif 000012
【図１１】
2015133765.tif 000013
【図１２】
2015133765.tif 000014
【図１３】
2015133765.tif 000015