(57)【要約】【課題】小型化に適した構成を有する半導体モジュールを提供する。【解決手段】半導体モジュール１０１は、少なくとも１つの半導体チップに電気的に接続される外部導出端子２１，２２を備える。外部導出端子２１，２２は、筐体１０の主表面（蓋体３１の上面３０）から突出する。筐体１０の外部において、外部導出端子２１の主表面の少なくとも一部は、外部導出端子２２の主表面と対向する。【選択図】図３
2015012266.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの半導体チップと、
前記少なくとも１つの半導体チップを搭載する基板と、
前記基板を収容する筐体と、
各々が、前記少なくとも１つの半導体チップに電気的に接続され、前記筐体の第１の面から突出する第１および第２の端子とを備え、
前記筐体の外部において、前記第１の端子の主表面の少なくとも一部は、前記第２の端子の主表面と対向する、半導体モジュール。
【請求項２】
前記筐体の外部において、前記第１の端子と前記第２の端子とのうちの一方の主表面の全体が、前記第１の端子と前記第２の端子とのうちの他方の主表面に対向する、請求項１に記載の半導体モジュール。
【請求項３】
前記筐体は、前記筐体の前記第１の面との間で段差を形成する第２の面を有し、
前記少なくとも１つの半導体チップは、電気的に直列に接続された、第１の半導体チップおよび第２の半導体チップを含み、
前記半導体モジュールは、
前記第２の面に配置されるとともに、前記筐体の内部において前記第１の半導体チップと前記第２の半導体チップとの接続点に接続される出力端子をさらに備える、請求項１または２に記載の半導体モジュール。
【請求項４】
前記筐体は、
前記筐体の前記第１の面との間で段差を形成する第３の面をさらに有し、
前記半導体モジュールは、
前記第３の面に配置されるとともに、前記筐体の前記内部において前記少なくとも１つの半導体チップの入力電極に電気的に接続される入力端子をさらに備える、請求項３に記載の半導体モジュール。
【請求項５】
前記半導体モジュールは、
絶縁材によって形成されて、前記第１および第２の端子の間に配置された支持部材と、
固定部材とを備え、
前記固定部材は、互いに重ねられた第１の外部電極と前記第１の端子とを前記支持部材の表面に固定するとともに、互いに重ねられた第２の外部電極と前記第２の端子とを前記支持部材の表面に固定する、請求項１から４のいずれか１項に記載の半導体モジュール。
【請求項６】
前記半導体モジュールは、
前記筐体の前記第１の面に配置されて、前記第１および第２の端子を覆うカバー部材をさらに備え、
前記第１の外部電極は、第１の導電板であり、
前記第２の外部電極は、第２の導電板であり、
前記カバー部材は、
前記第１の導電板を通すための第１のスリットと、前記第２の導電板を通すための第２のスリットとを有する第１の側面と、
前記第１の側面に対向し、前記第１のスリットに対向した位置に形成された第３のスリットと、前記第２のスリットに対向した位置に形成された第４のスリットとを有する第２の側面とを有し、
前記第１から第４のスリットは、前記筐体の前記第１の面に沿った短軸と、前記短軸に交差する長軸とを有する、請求項５に記載の半導体モジュール。
【請求項７】
前記半導体チップは、ワイドバンドギャップ半導体を含む、請求項１〜６のいずれか１項に記載の半導体モジュール。
【請求項８】
前記少なくとも１つの半導体チップは、パワー半導体チップである、請求項１〜７のいずれか１項に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体モジュールに関する。特に、本発明は、半導体モジュールの端子の構造に関する。
【背景技術】
【０００２】
半導体モジュールは、一般的に、少なくとも１つの半導体チップと、複数の端子と、ケースとを備えている。たとえばパワー半導体モジュールの場合、複数の端子は、筐体の１つの表面に、一次元的に、または二次元的に配置される。このような構成を有する半導体モジュールが、たとえば非特許文献１（今井孝二監修、「パワーエレクトロニクスハンドブック」、株式会社Ｒ＆Ｄプランニング、２００２年２月２０日、ｐ１４２，ｐ１５０）に開示されている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】今井孝二監修、「パワーエレクトロニクスハンドブック」、株式会社Ｒ＆Ｄプランニング、２００２年２月２０日、ｐ１４２，ｐ１５０
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記の文献に開示された構成によれば、半導体モジュールを小型化するためには、複数の端子の間の間隔を縮小する必要がある。その一方で、複数の端子の間の間隔を縮小した場合、各端子を、たとえばバスバー等の電極、あるいは配線に接続するためのスペースを確保することが難しい。このため、従来の構成によれば、半導体パッケージを小型化することは容易ではない。
【０００５】
本発明の目的は、小型化に適した構成を有する半導体モジュールを提供することである。
【課題を解決するための手段】
【０００６】
本発明の１つの局面に係る半導体モジュールは、少なくとも１つの半導体チップと、少なくとも１つの半導体チップを搭載する基板と、基板を収容する筐体と、各々が、少なくとも１つの半導体チップに電気的に接続され、筐体の第１の面から突出する第１および第２の端子とを備える。筐体の外部において、第１の端子の主表面の少なくとも一部は、第２の端子の主表面と対向する。
【発明の効果】
【０００７】
本発明によれば、小型化された半導体モジュールを提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施の形態に係る半導体モジュール１０１を概略的に示す平面図である。
【図２】本発明の第１の実施の形態に係る半導体モジュール１０１の側面図である。
【図３】図１のＩＩＩ−ＩＩＩ線に沿った、本発明の第１の実施の形態に係る半導体モジュール１０１の断面図である。
【図４】本発明の第１の実施の形態に係る半導体モジュール１０１の内部を概略的に示した平面図である。
【図５】本発明の第１の実施の形態に係る半導体モジュール１０１の分解斜視図である。
【図６】本発明の第１の実施の形態に係る半導体モジュール１０１の等価回路図である。
【図７】本発明の第１の実施の形態による効果を説明するための図である。
【図８】本発明の第２の実施の形態に係る半導体モジュール１０２を概略的に示す平面図である。
【図９】本発明の第２の実施の形態に係る半導体モジュール１０２の側面図である。
【図１０】図８のＸ−Ｘ線に沿った、本発明の第２の実施の形態に係る半導体モジュール１０２の断面図である。
【図１１】本発明の第２の実施の形態に係る半導体モジュール１０２の分解斜視図である。
【図１２】本発明の第３の実施の形態に係る半導体モジュール１０３の上面図である。
【図１３】図１２に示すＸＩＩＩ−ＸＩＩＩ線に沿った半導体モジュール１０３の断面図である。
【図１４】本発明の第４の実施の形態に係る半導体モジュール１０４の上面図である。
【図１５】図１４に示すＸＶ−ＸＶ線に沿った半導体モジュール１０４の断面図である。
【図１６】本発明の第５の実施の形態に係る半導体モジュール１０５の上面図である。
【図１７】図１６に示すＸＶＩＩ−ＸＶＩＩ線に沿った半導体モジュール１０５の断面図である。
【図１８】外部導出端子２１と外部導出端子２２との配置の別の例を説明した図である。
【発明を実施するための形態】
【０００９】
［本発明の実施形態の説明］
最初に本発明の実施形態を列記して説明する。
【００１０】
（１）本発明の実施形態に係る半導体モジュールは、少なくとも１つの半導体チップと、前記少なくとも１つの半導体チップを搭載する基板と、前記基板を収容する筐体と、各々が、前記少なくとも１つの半導体チップに電気的に接続され、前記筐体の第１の面から突出する第１および第２の端子とを備える。前記筐体の外部において、前記第１の端子の主表面の少なくとも一部は、前記第２の端子の主表面と対向する。
【００１１】
この構成によれば、小型化された半導体モジュールを提供することができる。筐体の外部において、第１の端子の主表面の少なくとも一部が第２の端子の主表面と対向する。これにより第１および第２の端子が引出される筐体の表面（第１の面）の面積を縮小させることができる。したがって小型化された半導体モジュールを実現することができる。なお、「第１の端子の主表面の少なくとも一部が第２の端子の主表面と対向する」とは、「第２の端子の主表面の少なくとも一部が第１の端子の主表面と対向する」ということと等価である。
【００１２】
第１の端子と第２の端子との互いの重なり部分の大きさは特に限定されない。第１の端子と第２の端子との一方の、一部分のみ、あるいは全体が、第１の端子および第２の端子の他方に重なってもよい。
【００１３】
筐体の第１の面は、特に限定されない。筐体の第１の面は、第１の端子および第２の端子の両方が突出した面であればよい。「突出」とは、筐体の第１の面から延在していることを意味する。筐体の第１の面から突出している部分の長さは特に限定されるものではない。
【００１４】
（２）好ましくは、前記筐体の外部において、前記第１の端子と前記第２の端子とのうちの一方の主表面の全体が、前記第１の端子と前記第２の端子とのうちの他方の主表面に対向する。
【００１５】
この構成によれば、より小型化された半導体モジュールを実現することができる。
（３）好ましくは、前記筐体は、前記筐体の前記第１の面との間で段差を形成する第２の面を有する。前記少なくとも１つの半導体チップは、電気的に直列に接続された、第１の半導体チップおよび第２の半導体チップを含む。前記半導体モジュールは、前記第２の面に配置されるとともに、前記筐体の内部において前記第１の半導体チップと前記第２の半導体チップとの接続点に接続される出力端子をさらに備える。
【００１６】
この構成によれば、第１および第２の端子と、出力端子との間の空間距離および沿面距離を大きくすることができる。したがって、第１および第２の端子と出力端子との間の電気的絶縁を確保することが容易になる。
【００１７】
（４）好ましくは、前記筐体は、前記筐体の前記第１の面との間で段差を形成する第３の面をさらに有する。前記半導体モジュールは、前記第３の面に配置されるとともに、前記筐体の前記内部において前記少なくとも１つの半導体チップの入力電極に電気的に接続される入力端子をさらに備える。
【００１８】
この構成によれば、第１および第２の端子と、入力端子との間の空間距離および沿面距離を大きくすることができる。したがって、第１の端子と出力端子との間、および、第２の端子と出力端子との間での電気的絶縁を確保することが容易になる。なお、「入力端子」とは、たとえば信号を半導体チップに供給するための端子である。
【００１９】
（５）好ましくは、前記半導体モジュールは、絶縁材によって形成されて、前記第１および第２の端子の間に配置された支持部材と、固定部材とを備える。前記固定部材は、互いに重ねられた第１の外部電極と前記第１の端子とを前記支持部材の表面に固定するとともに、互いに重ねられた第２の外部電極と前記第２の端子とを前記支持部材の表面に固定する。
【００２０】
この構成によれば、第１の端子と第１の外部電極との間の電気的接続、および第２の端子と第２の外部電極との間の電気的接続を容易に達成することができる。固定部材は、たとえば支持部材に固定されるネジであってもよい。固定部材は、たとえばバネであってもよい。バネは、第１の外部電極と第１の端子とを支持部材の表面に固定させるための力、および、第２の外部電極と第２の端子とを支持部材の表面に固定させるための力を発生させることができる。なお、固定部材の数は少なくとも１つであればよい。
【００２１】
（６）好ましくは、前記半導体モジュールは、前記筐体の前記第１の面に配置されて、前記第１および第２の端子を覆うカバー部材をさらに備える。前記第１の外部電極は、第１の導電板であり、前記第２の外部電極は、第２の導電板である。前記カバー部材は、前記第１の導電板を通すための第１のスリットと、前記第２の導電板を通すための第２のスリットとを有する第１の側面と、前記第１の側面に対向し、前記第１のスリットに対向した位置に形成された第３のスリットと、前記第２のスリットに対向した位置に形成された第４のスリットとを有する第２の側面とを有する。前記第１から第４のスリットは、前記筐体の前記第１の面に沿った短軸と、前記短軸に交差する長軸とを有する。
【００２２】
この構成によれば、筐体の第１の面の面積を縮小することができるので、半導体モジュールを小型化できる。第１の導電板および第２の導電板の主表面（広い幅を有する面）が筐体の第１の面と対向するように第１および第２の導電板を配置した場合には、筐体の第１の面の面積を大きくしなければならない。しかしながら、上記の構成によれば、第１の導電板および第２の導電板の主表面（幅の広い面）が筐体の第１の面と交差するように、第１の導電板および第２の導電板を配置することができる。これにより、筐体の第１の面の面積を縮小することができる。
【００２３】
（７）好ましくは、前記半導体チップは、ワイドバンドギャップ半導体を含む。
この構成によれば、半導体チップの実装面積を削減することができるので半導体モジュールの小型化を実現することができる。ワイドバンドギャップ半導体を含む半導体素子は、たとえば同じ電流駆動能力を有するシリコン半導体素子に比べて、チップ面積を縮小することができる。したがって、半導体チップの実装面積を削減することができる。
【００２４】
（８）好ましくは、前記少なくとも１つの半導体チップは、パワー半導体チップである。
【００２５】
この構成によれば、パワー半導体モジュールの小型化を実現できる。
［本発明の実施形態の詳細］
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一または対応する要素には同一の符号を付して、それらについての詳細な説明は繰り返さない。
【００２６】
図面中に示したＸ軸、Ｙ軸およびＺ軸は、互いに直交する軸である。Ｘ軸およびＹ軸によって定まる平面を、ＸＹ平面と称する。ＸＹ平面は、本発明の実施の形態に係る半導体モジュールが設置される面として定義される。１つの例では、ＸＹ平面は水平面である。しかしながらＸＹ平面は水平面に限定されない。たとえばＸＹ平面は鉛直面であってもよい。
【００２７】
＜実施の形態１＞
図１は、本発明の第１の実施の形態に係る半導体モジュール１０１を概略的に示す平面図である。図２は、本発明の第１の実施の形態に係る半導体モジュール１０１の側面図である。図３は、図１のＩＩＩ−ＩＩＩ線に沿った、本発明の第１の実施の形態に係る半導体モジュール１０１の断面図である。図４は、本発明の第１の実施の形態に係る半導体モジュール１０１の内部を概略的に示した平面図である。図５は、本発明の第１の実施の形態に係る半導体モジュール１０１の分解斜視図である。なお、図４では、半導体モジュールの蓋体およびカバー部材が外された状態が示される。
【００２８】
図１〜図５を参照して、第１の実施の形態に係る半導体モジュール１０１は、たとえばインバータ回路等に適用されるパワー半導体モジュールである。半導体モジュール１０１は、半導体チップ１，２，３，４と、絶縁基板６と、ソース端子１４ａ，１５ａと、ゲート端子１４ｂ，１５ｂと、出力端子１６と、外部導出端子２１，２２と、筐体１０とを有する。
【００２９】
この実施の形態において、半導体チップ１〜４の各々は、ワイドバンドギャップ半導体を含む。ワイドギャップ半導体は、ＳｉＣ，ＧａＮあるいはダイヤモンドであり得る。
【００３０】
ワイドバンドギャップ半導体素子は、シリコン半導体素子に比べて高耐圧、低オン抵抗、および高温環境での安定動作を特徴とする。半導体チップ１〜４の各々をワイドバンドギャップ半導体によって作製することにより、たとえば同じ電流駆動能力を有するシリコン半導体素子に比べて、チップ面積を縮小することができる。したがって、この実施の形態によれば、半導体チップの実装面積（絶縁基板６の面積）を削減することができる。これにより小型化された半導体パッケージを実現できる。
【００３１】
一般にインバータ回路は、たとえばＦＥＴ、ＩＧＢＴ等のスイッチング素子と、そのスイッチング素子に逆並列されたダイオードにより構成される。このダイオードは、「フリーホイールダイオード」とも呼ばれる。シリコン系の半導体素子によってインバータ回路を構成する場合、一般に、スイッチング素子とフリーホイールダイオードとは、別個の半導体チップに作製される。
【００３２】
この実施の形態では、半導体チップ１〜４の各々は、たとえばＳｉＣによって作成されたパワー半導体チップである。１つの実施の形態において、半導体チップ１〜４の各々は、パワーＭＯＳＦＥＴである。ＳｉＣによって形成されたＭＯＳＦＥＴの場合、ＭＯＳＦＥＴに内蔵されるダイオードを、フリーホイールダイオードとして利用することができる。したがって、この実施の形態によれば、筐体１０に収容される半導体チップの数を削減することができる。
【００３３】
図３および図４に示されるように、絶縁基板６は、絶縁板７と、電極パターン８ａ，８ｂ，８ｃと、電極パターン９とを含む。電極パターン８ａ〜８ｃは、絶縁板７の一方の主表面に配置される。電極パターン９は、絶縁板７の他方の主表面に配置される。
【００３４】
半導体チップ１〜４の各々（ＭＯＳＦＥＴ）は、ドレイン電極と、ソース電極と、ゲート電極とを有する。この実施の形態では、ドレイン電極は、半導体チップの裏面に形成される。ソース電極と、ゲート電極とは、半導体チップの表側の面に形成される。ゲート電極は、信号を受けるための入力電極に相当する。
【００３５】
半導体チップ１，２の各々のドレイン電極（図示せず）は、はんだ等の導電材（図示せず）を介して電極パターン８ａに電気的に接続される。半導体チップ１のゲート電極１ｂおよび半導体チップ２のゲート電極２ｂは、ワイヤによって、互いに接続される。さらに、半導体チップ１のゲート電極１ｂは、ワイヤによってゲート端子１４ｂに接続される。
【００３６】
半導体チップ１のソース電極１ａおよび半導体チップ２のソース電極２ａは、ワイヤによって、電極パターン８ｃに接続される。半導体チップ１のソース電極１ａと半導体チップ２のソース電極２ａとは、ワイヤによって、互いに接続される。さらに、半導体チップ１のソース電極１ａは、ワイヤによって、ソース端子１４ａに接続される。
【００３７】
同様に、半導体チップ３，４の各々のドレイン電極（図示せず）は、はんだ等の導電材（図示せず）を介して電極パターン８ｃに電気的に接続される。半導体チップ３のゲート電極３ｂおよび半導体チップ４のゲート電極４ｂは、ワイヤによって、互いに接続される。半導体チップ３のゲート電極３ｂは、ワイヤによってゲート電極１５ｂに接続される。
【００３８】
半導体チップ３のソース電極３ａおよび半導体チップ４のソース電極４ａは、ワイヤによって電極パターン８ｂに接続される。半導体チップ３のソース電極３ａと半導体チップ４のソース電極３ａとが、ワイヤによって互いに接続される。さらに、半導体チップ３のソース電極３ａは、ワイヤによって、ソース端子１５ａに接続される。
【００３９】
なお、図４に示す電極パターンは一例である。したがって電極パターンの形状および半導体チップ１〜４の配置が図４に示されるように限定されるものではない。
【００４０】
筐体１０は、半導体チップ１〜４が搭載された絶縁基板６を収容する。図３に示されるように、筐体１０は、ベース１１と、枠体１２と、蓋体３１とを有する。
【００４１】
ベース１１は、銅（Ｃｕ）あるいはアルミニウム（Ａｌ）等の金属を含む金属ベースであり得る。ベース１１は、絶縁基板６の電極パターン９に電気的に接続される。ベース１１は、半導体チップ１〜４が発生させた熱を筐体１０の外部に放出するための放熱板として機能し得る。さらにベース１１を、グラウンド電極として利用することもできる。
【００４２】
枠体１２は、絶縁体（たとえば樹脂）により形成される。枠体１２は、ベース１１を取り囲むように形成されて、筐体１０の側壁を構成する。枠体１２およびベース１１は、半導体チップ１〜４が実装された絶縁基板６を収容する。絶縁基板６は、筐体１０の内部において、封止樹脂２８によって封止される。
【００４３】
枠体１２は、蓋体３１を支持するための支持部１８ａ，１８ｂを有する。ネジ穴４１ａ，４１ｂが支持部１８ａに形成されるとともに、ネジ穴４１ｃ，４１ｄが支持部１８ｂに形成される。ネジ４０ａ〜４０ｄが蓋体３１に通されて、ネジ穴４１ａ〜４１ｄによってそれぞれ固定される。これにより蓋体３１が枠体１２に取り付けられて、蓋体３１は筐体１０の開口部２０を閉じる。蓋体３１の上面３０は、筐体１０の主表面（第１の面）の少なくとも一部を形成する。
【００４４】
外部導出端子２１は、電極パターン８ａに接続されるとともに、蓋体３１の上面３０（筐体１０の第１の面）を通じて筐体１０の内部から筐体１０の外部へと引出される。同様に、外部導出端子２２は、電極パターン８ｂに電気的に接続されるとともに、蓋体３１の上面３０を通じて筐体１０の内部から筐体１０の外部へと引出される。すなわち、外部導出端子２１，２２の各々は、筐体１０の第１の面から突出する。
【００４５】
さらに、筐体１０の外部において、外部導出端子２１の主表面の少なくとも一部は、外部導出端子２２の主表面と対向する。この実施の形態では、Ｘ軸方向に沿って見た場合に、外部導出端子２１の主表面２１ｓと、外部導出端子２２の主表面２２ｓとのうちの一方の全体が、他方に含まれる。より具体的には、Ｘ軸方向に沿って見た場合に、外部導出端子２１の主表面２１ｓと、外部導出端子２２の主表面２２ｓとが重なり合う。
【００４６】
なお、「外部導出端子の主表面」とは外部導出端子の表面のうち、大きな面積を有する表面を意味する。外部導出端子が板状である場合には、比較的大きな面積を有する２つの表面が互いに対向して配置される。これら２つの表面の各々が「主表面」に対応する。また、「外部導出端子２１の主表面の少なくとも一部が、外部導出端子２２の主表面と対向する。」とは、「外部導出端子２２の主表面の少なくとも一部が、外部導出端子２１の主表面と対向する」ということと等価である。
【００４７】
筐体１０は、第２の面１２ａと、第３の面１２ｂとを有する。第２の面１２ａおよび第３の面１２ｂの各々は、筐体１０の主表面（蓋体３１の上面３０）との間で段差を形成する。
【００４８】
筐体１０の第２の面１２ａに、出力端子１６が配置される。出力端子１６は筐体１０の内部において、電極パターン８ｄに電気的に接続される。電極パターン８ｄは、ワイヤによって、電極パターン８ｃに接続される。一方、筐体１０の第３の面１２ｂに、ソース端子１４ａ，１５ａおよびゲート端子１４ｂ，１５ｂが配置される。
【００４９】
半導体モジュール１０１は、支持部材２５と、ネジ２６と、カバー部材３２とをさらに備える。
【００５０】
カバー部材３２は、筐体１０から露出した外部導出端子２１，２２の部分を覆う。カバー部材３２は、蓋体３１に形成された開口部３１ａ，３１ｂ，３１ｃ，３１ｄに挿入されて蓋体３１に固定される。なお、カバー部材３２は、カバー部材３２が蓋体３１から抜けることを防ぐための構成を備えていることが好ましい。
【００５１】
支持部材２５は、絶縁材（たとえば樹脂）によって形成される。たとえば支持部材２５はカバー部材３２とは別個に設けられる。支持部材２５は、カバー部材３２の内部においてカバー部材３２と一体化されてもよい。
【００５２】
支持部材２５は、外部導出端子２１と、外部導出端子２２との間に配置される。ネジ２６は、カバー部材３２の開口部３５、バスバー５１の開口部５１ａ（図５参照）および外部導出端子２１の開口部２１ａ（図５参照）に通されて支持部材２５に形成されたネジ穴によって固定される。ネジ２６を締めることによって、外部導出端子２１とバスバー５１とがともに支持部材２５の一方の表面に押し付けられる。したがって、外部導出端子２１とバスバー５１とは、互いに重ねられた状態で支持部材２５の一方の表面に固定される。さらに、支持部材２５の他方（反対側）の表面が外部導出端子２２を押す。従って外部導出端子２２がバスバー５２に押し付けられる。つまり、外部導出端子２２とバスバー５２とは、互いに重ねられた状態で支持部材２５の他方（反対側）の表面に固定される。これにより、外部導出端子２１とバスバー５１との間の電気的接続、および外部導出端子２２とバスバー５２との間の電気的接続を容易にかつ同時に達成することができる。
【００５３】
この実施の形態では、バスバー５１と支持部材２５との間に外部導出端子２１が配置される。しかし、バスバー５１が外部導出端子２１と支持部材２５との間に配置されてもよい。同じく、バスバー５２が外部導出端子２２と支持部材２５との間に配置されてもよい。
【００５４】
図２および図５に示すように、カバー部材３２は、第１の側面３３と、第２の側面３４とを有する。第１の側面３３と、第２の側面３４とは対向する。
【００５５】
第１の側面３３は、バスバー５１を通すためのスリット３３ａと、バスバー５２を通すためのスリット３３ｂとを有する。第２の側面３４は、バスバー５１を通すためのスリット３４ａと、バスバー５２を通すためのスリット３４ｂとを有する。スリット３４ａ，３４ｂは、第２の側面３４において、スリット３３ａ，３３ｂにそれぞれ対向する位置に形成される。
【００５６】
スリット３３ａ，３３ｂ，３４ａ，３４ｂは、長軸および短軸を有する。各スリットの短軸は、筐体１０の第１の面に沿っている。一方、スリットの長軸は、各スリットの短軸に交差する。たとえば各スリットの長軸は、Ｚ軸に沿っている。一方、各スリットの短軸はＸ軸に沿っている。したがって、バスバー５１，５２は、その主表面（広い面積を有する面）が、蓋体３１の上面３０と交差するようにカバー部材３２を通される。
【００５７】
蓋体３１の上面３０（筐体１０の主表面）に沿ってバスバー５１，５２が並ぶ場合には、筐体１０の主表面の面積を大きくしなければならない。この実施の形態によれば、バスバー５１，５２の主表面は、蓋体３１の上面３０と交差する方向に平行である。言い換えると、バスバー５１，５２の厚み方向が筐体１０の第１の面（蓋体３１の上面３０）に平行な方向になる。バスバー５１，５２の各々は導電板であるので、その厚み方向は小さい。これにより、筐体１０の主表面の面積を縮小することができる。したがって、小型化された半導体モジュールを実現できる。
【００５８】
図６は、本発明の第１の実施の形態に係る半導体モジュール１０１の等価回路図である。図６を参照して、半導体モジュール１０１は、ＭＯＳトランジスタＭ１，Ｍ２と、ダイオードＤ１，Ｄ２と、ソース端子１４ａ，１５ａと、ゲート端子１４ｂ，１５ｂと、外部導出端子２１，２２と、出力端子１６とを有する。
【００５９】
ＭＯＳトランジスタＭ１およびダイオードＤ１は、図４に示す半導体チップ１，２の等価的表現である。半導体チップ１，２の各々は、ＭＯＳトランジスタと、そのＭＯＳトランジスタに内蔵されるダイオードとを有する。図４に示されるように、半導体チップ１，２は電気的に並列に接続される。したがって、ＭＯＳトランジスタＭ１は、並列に接続された２つのＭＯＳトランジスタを表している。ダイオードＤ１は、２つのＭＯＳトランジスタにそれぞれ内蔵されるダイオードを表している。
【００６０】
ＭＯＳトランジスタＭ２およびダイオードＤ２は、図４に示す半導体チップ３，４の等価的表現である。半導体チップ３，４の構成は半導体チップ１，２の構成と同じであるので以後の説明は繰り返さない。
【００６１】
ＭＯＳトランジスタＭ１，Ｍ２は、外部導出端子２１，２２の間に電気的に直列に接続される。外部導出端子２１は、ＭＯＳトランジスタＭ１のドレイン電極に電気的に接続される。外部導出端子２２は、ＭＯＳトランジスタＭ２のソース電極に電気的に接続される。外部導出端子２１，２２は、それぞれ正極および負極に相当する。
【００６２】
出力端子１６はＭＯＳトランジスタＭ１，Ｍ２の接続点に接続される。なおＭＯＳトランジスタＭ１，Ｍ２の接続点とは、図４に示される電極パターン８ｃに相当する。
【００６３】
さらに、ソース端子１４ａ，１５ａは、ＭＯＳトランジスタＭ１のソース電極およびＭＯＳトランジスタＭ２のソース電極にそれぞれ接続される。ゲート端子１４ｂ，１５ｂは、ＭＯＳトランジスタＭ１のゲート電極およびＭＯＳトランジスタＭ２のゲート電極にそれぞれ接続される。
【００６４】
半導体チップ１，３（または半導体チップ２，４）のみによって図６に示す回路を構成することも可能である。また、半導体モジュール１０１に含まれる回路（図６に示す回路）の数が複数でもよい。たとえば図６に示す回路の数が２つであれば、半導体モジュール１０１は単相インバータ回路を実現することができる。たとえば図６に示す回路の数が３つであれば、半導体モジュール１０１は三相インバータ回路を実現することができる。
【００６５】
図７は、本発明の第１の実施の形態による効果を説明するための図である。図７を参照して、半導体モジュール２０１は、外部導出端子２２１，２２２と、出力端子２１６と、入力端子２１４とを有する。外部導出端子２２１，２２２と、出力端子２１６と、入力端子２１４とは、それぞれ、本発明の第１の実施の形態に係る半導体モジュールの外部導出端子２１，２２と、出力端子１６と、ゲート端子１４ｂとに対応する。
【００６６】
半導体モジュール２０１では、外部導出端子２２１，２２２と、出力端子２１６とが平面的に配置される。外部導出端子２２１，２２２と、出力端子２１６とがＸ軸に沿って筐体２１０の主表面に並べられる。あるいは、外部導出端子２２１，２２２と、出力端子２１６とが筐体２１０の主表面に並べられる。
【００６７】
半導体モジュール２０１の筐体２１０の主表面は、外部導出端子２２１，２２２の各々に外部電極（たとえばバスバー）を接続するためのスペースを確保するだけの面積を有する必要がある。したがって、半導体チップの面積の縮小、あるいは半導体チップの数の削減によって、半導体チップの実装面積（絶縁基板６の面積）の縮小が可能であっても、半導体モジュール２０１の場合には、筐体２１０のサイズを小さくすることが難しい。
【００６８】
一方、本発明の第１の実施の形態によれば、外部導出端子２１，２２は、筐体の第１の面（蓋体３１の上面３０）から突出している。さらに、筐体１０の外部において外部導出端子２１と外部導出端子２２との一方の主表面の少なくとも一部が、外部導出端子２１と外部導出端子２２との他方の主表面に対向する。これにより外部導出端子２１，２２を配置するために必要な筐体１０の表面の面積を小さくすることができる。したがって、本発明の第１の実施の形態によれば、半導体モジュールの小型化を実現することができる。
【００６９】
さらに本発明の第１の実施の形態によれば、蓋体３１（図示せず）の上面３０と、筐体１０の第２の面１２ａとの間に段差を設ける。これにより、外部導出端子２１，２２と、出力端子１６との間で空間距離および沿面距離を確保できる。したがって、外部導出端子２１，２２と出力端子１６との間の絶縁性能を確保することができる。
【００７０】
＜実施の形態２＞
図８は、本発明の第２の実施の形態に係る半導体モジュール１０２を概略的に示す平面図である。図９は、本発明の第２の実施の形態に係る半導体モジュール１０２の側面図である。図１０は、図８のＸ−Ｘ線に沿った、本発明の第２の実施の形態に係る半導体モジュール１０２の断面図である。図１１は、本発明の第２の実施の形態に係る半導体モジュール１０２の分解斜視図である。
【００７１】
図８〜図１１を参照して、本発明の第２の実施の形態に係る半導体モジュール１０２は、ネジ２７が追加される点において第１の実施の形態に係る半導体モジュール１０１と異なる。ネジ２７は、カバー部材３２の開口部３６、バスバー５２の開口部５２ａ（図１１参照）および外部導出端子２２の開口部２２ａ（図１１参照）に通されて支持部材２５に形成されたネジ穴によって固定される。
【００７２】
ネジ２７を締めることによって、外部導出端子２２とバスバー５２とがともに支持部材２５の表面に押し付けられる。したがって、第１の実施の形態と同じく、外部導出端子２２とバスバー５２との間の電気的接続を容易に達成することができる。
【００７３】
なお、半導体モジュール１０２の他の部分の構成は、半導体モジュール１０１の対応する部分の構成と同様であるので以後の説明は繰り返さない。したがって本発明の第２の実施の形態によれば、本発明の第１の実施の形態と同じく、小型化された半導体モジュールを実現することができる。
【００７４】
＜実施の形態３＞
図１２は、本発明の第３の実施の形態に係る半導体モジュール１０３の上面図である。図１３は、図１２に示すＸＩＩＩ−ＸＩＩＩ線に沿った半導体モジュール１０３の断面図である。図１２および図１３を参照して、枠体１２には、出力端子１６を配置するための段差は形成されない。すなわち蓋体３１の上面３０と、筐体１０の第２の面１２ａと、筐体１０の第３の面１２ｂとは同一の平面に含まれる。
【００７５】
なお、半導体モジュール１０３の他の部分の構成は第１の実施の形態に係る半導体モジュール１０１の対応する部分の構成と同様である。したがって本発明の第３の実施の形態によれば、本発明の第１および第２の実施の形態と同じく、小型化された半導体モジュールを実現することができる。
【００７６】
＜実施の形態４＞
図１４は、本発明の第４の実施の形態に係る半導体モジュール１０４の上面図である。図１５は、図１４に示すＸＶ−ＸＶ線に沿った半導体モジュール１０４の断面図である。図１４および図１５を参照して、第４の実施の形態では、出力端子１６の３つの辺が枠体１２の面と対向する点において第１の実施の形態に係る半導体モジュール１０１と異なる。
【００７７】
半導体モジュール１０４の他の部分の構成は、半導体モジュール１０１の対応する部分の構成と同様であるので以後の説明を繰り返さない。本発明の第４の実施の形態によれば、本発明の第１〜第３の実施の形態と同じく、小型化された半導体モジュールを実現することができる。
【００７８】
＜実施の形態５＞
図１６は、本発明の第５の実施の形態に係る半導体モジュール１０５の上面図である。図１７は、図１６に示すＸＶＩＩ−ＸＶＩＩ線に沿った半導体モジュール１０５の断面図である。図１６および図１７を参照して、半導体モジュール１０５は、ネジ２６に代えて板バネ２９を有する点で、第１の実施の形態に係る半導体モジュール１０１と異なる。
【００７９】
板バネ２９の一方側は、カバー部材３２の内表面に固定されている。バスバー５１をカバー部材３２に挿入すると、バスバー５１によって板バネ２９が押される。板バネ２９の反発力によって、バスバー５１を外部導出端子２１に押し付ける力が発生する。これにより、バスバー５１と外部導出端子２１とは互いに重ねられた状態で支持部材２５の一方の表面に固定されるので、バスバー５１を外部導出端子２１に確実に接触させることができる。
【００８０】
さらに、板バネ２９の反発力によって、支持部材２５の表面が外部導出端子２２をバスバー５２に押し付ける。これにより、バスバー５２と外部導出端子２２とは互いに重ねられた状態で支持部材２５の他方の表面に固定されるので、バスバー５２を外部導出端子２２に確実に接触させることができる。したがって第１の実施の形態と同様に、外部導出端子２１とバスバー５１との間の電気的接続、および外部導出端子２２とバスバー５２との間の電気的接続を容易にかつ同時に達成することができる。
【００８１】
なお、バスバー５１と外部導出端子２１とを支持部材２５の表面に固定させるための力、および、バスバー５２と外部導出端子２２とを支持部材２５の表面に固定させるための力を発生させるための部材であれば、板バネ２９に限定されず適用可能である。たとえば板バネ２９に代えてコイルばねを用いてもよい。
【００８２】
半導体モジュール１０５の他の部分の構成は、半導体モジュール１０１の対応する部分の構成と同様であるので以後の説明を繰り返さない。本発明の第５の実施の形態によれば、本発明の第１〜第４の実施の形態と同じく、小型化された半導体モジュールを実現することができる。
【００８３】
なお、上記の各実施の形態において、外部導出端子２１と外部導出端子２２とは筐体１０の外部において互いに重なり合う。すなわち、筐体１０の外部において、外部導出端子２１と外部導出端子２２とはＸ軸方向の位置が異なる一方で、Ｙ軸方向の位置は同じである。しかしながら、外部導出端子２１の主表面と外部導出端子２２の主表面とが対向するのであれば、外部導出端子２１と外部導出端子２２との間の配置の関係は、このように限定されるものではない。
【００８４】
図１８は、外部導出端子２１と外部導出端子２２との配置の別の例を説明した図である。たとえば図１８（Ａ）に示されるように、外部導出端子２１の主表面と外部導出端子２２の主表面とは、同じ大きさを有するもののＹ軸方向に互いにずれていてもよい。あるいは図１８（Ｂ）に示されるように、外部導出端子２２の主表面が外部導出端子２１の主表面よりも大きくてもよい。この場合、外部導出端子２１の主表面の全体が外部導出端子２２の主表面に重なっている。逆に、外部導出端子２１の主表面が外部導出端子２２の主表面よりも大きくてもよい。
【００８５】
今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８６】
１〜４  半導体チップ、１ａ，２ａ，３ａ，４ａ  ソース電極、１ｂ，２ｂ，３ｂ，４ｂ  ゲート電極、６  絶縁基板、７  絶縁板、８ａ〜８ｄ，９  電極パターン、１０，２１０  筐体、１１  ベース、１２  枠体、１２ａ  第２の面、１２ｂ  第３の面、１４ａ，１５ａ  ソース端子、１４ｂ，１５ｂ  ゲート端子、１６，２１６  出力端子、１８ａ，１８ｂ  支持部、２０，２１ａ，２２ａ，３１ａ〜３１ｄ，３５，３６，５１ａ，５２ａ  開口部、２１，２２，２２１，２２２  外部導出端子、２１ｓ，２２ｓ  主表面、２５  支持部材、２６，２７，４０ａ〜４０ｄ  ネジ、２８  封止樹脂、２９  板バネ、３０  上面、３１  蓋体、３２  カバー部材、３３  第１の側面、３３ａ，３４ａ，３３ｂ，３４ｂ  スリット、３４  第２の側面、４１ａ〜４１ｄ  ネジ穴、５１，５２  バスバー、１０１〜１０５，２０１  半導体モジュール、２１４  入力端子、Ｄ１，Ｄ２  ダイオード、Ｍ１，Ｍ２  ＭＯＳトランジスタ。
【図１】
2015012266.tif 000003
【図２】
2015012266.tif 000004
【図３】
2015012266.tif 000005
【図４】
2015012266.tif 000006
【図５】
2015012266.tif 000007
【図６】
2015012266.tif 000008
【図７】
2015012266.tif 000009
【図８】
2015012266.tif 000010
【図９】
2015012266.tif 000011
【図１０】
2015012266.tif 000012
【図１１】
2015012266.tif 000013
【図１２】
2015012266.tif 000014
【図１３】
2015012266.tif 000015
【図１４】
2015012266.tif 000016
【図１５】
2015012266.tif 000017
【図１６】
2015012266.tif 000018
【図１７】
2015012266.tif 000019
【図１８】
2015012266.tif 000020