(57)【要約】【課題】単チャネルのトランジスタでコモン走査回路やゲート走査回路を構成すると、容量を用いたダイナミック回路を使用するためＣＭＯＳ回路に比べて回路面積が大きくなる。【解決手段】表示装置は、第１方向に延在する複数のゲート線と、前記第１方向に延在する複数の共通電極と、前記複数のゲート線を走査するゲート走査回路と、前記複数の共通電極を走査するコモン走査回路と、を備える。前記コモン走査回路はシフトレジスタ部と配線接続部とスイッチ部とを備える。前記ゲート走査回路および前記コモン走査回路は、それぞれ単チャネル薄膜トランジスタで構成される。平面視で、前記シフトレジスタ部と前記配線接続部との間に前記ゲート走査回路を配置し、前記ゲート走査回路と前記スイッチ部との間に前記配線接続部を配置するようにされる。【選択図】図３
2015227974.tif 000002
【特許請求の範囲】
【請求項１】
表示装置は、
アレイ基板と、
対向基板と、
を備え、
前記アレイ基板は、
第１方向に延在する複数のゲート線と、
前記第１方向に延在する複数の共通電極と、
前記第１方向とは異なる第２方向に延在する複数のドレイン線と、
前記複数のゲート線を走査するゲート走査回路と、
前記複数の共通電極を走査するコモン走査回路と、
を備え、
前記コモン走査回路は、
シフトレジスタ部と、
配線接続部と、
スイッチ部と、
を備え、
前記ゲート走査回路および前記コモン走査回路は、それぞれ単チャネル薄膜トランジスタで構成され、
平面視で、前記アレイ基板の端から前記第１方向に、前記シフトレジスタ部、前記ゲート走査回路、前記配線接続部、前記スイッチ部の順に配置するようにされる。
【請求項２】
請求項１の表示装置において、
前記スイッチ部は、直流駆動信号を前記共通電極に出力する複数の第１トランジスタと、交流駆動信号を前記共通電極に出力する複数の第２トランジスタと、を備え、
前記複数の第１トランジスタのドレイン同士およびソース同士はそれぞれ接続され、前記複数の第１トランジスタのゲートには共通の第１制御信号が入力され、
前記複数の第２トランジスタのドレイン同士およびソース同士はそれぞれ接続され、前記複数の第２トランジスタのゲートには共通の第２制御信号が入力される。
【請求項３】
請求項２の表示装置において、
前記シフトレジスタ部は、前記第１制御信号を第１配線に、第２制御信号を第２配線に出力するようにされる。
【請求項４】
請求項３の表示装置において、
前記配線接続部は、前記第１配線を前記複数の第１トランジスタの数と同数の第３配線に分岐し、前記第２配線を前記複数の第２トランジスタの数と同数の第４配線に分岐する。
【請求項５】
請求項４の表示装置において、
前記第１配線および第２配線はそれぞれ前記ゲート走査回路を通過して前記第１方向に延在し、
前記第３配線および第４配線はそれぞれ前記第１方向に延在する。
【請求項６】
請求項５の表示装置において、
前記複数のゲート線は、前記スイッチ部を通過して第１方向に延在する。
【請求項７】
請求項６の表示装置において、
平面視で、隣接する前記ゲート線間に１つの前記第１トランジスタまたは１つの前記第２トランジスタが配置される。
【請求項８】
請求項７の表示装置において、
平面視で、隣接する前記ゲート線間に１つの前記第３配線または１つの前記第４配線が配置される。
【請求項９】
請求項１の表示装置において、
前記対向基板は前記第２方向に延在する複数のタッチパネル用の検出電極を備え、
前記複数の共通電極はタッチパネル用の走査電極を兼ねる。
【請求項１０】
請求項１の表示装置において、さらに、
前記アレイ基板の上に前記ドレイン線を駆動するドライバＩＣを備える。
【請求項１１】
表示装置は、
第１方向に延在する複数のゲート線と、
前記第１方向に延在する複数の共通電極と、
前記複数のゲート線を走査するゲート走査回路と、
前記複数の共通電極を走査するコモン走査回路と、
を備え、
前記コモン走査回路は、
シフトレジスタ部と、
配線接続部と、
スイッチ部と、
を備え、
平面視で、前記シフトレジスタ部と前記配線接続部との間に前記ゲート走査回路を配置し、前記ゲート走査回路と前記スイッチ部との間に前記配線接続部を配置するようにされる。
【請求項１２】
請求項１１の表示装置において、
前記スイッチ部は、直流駆動信号を前記共通電極に出力する複数の第１トランジスタと、交流駆動信号を前記共通電極に出力する複数の第２トランジスタと、を備え、
前記複数の第１トランジスタのドレイン同士およびソース同士はそれぞれ接続され、前記複数の第１トランジスタのゲートには共通の第１制御信号が入力され、
前記複数の第２トランジスタのドレイン同士およびソース同士はそれぞれ接続され、前記複数の第２トランジスタのゲートには共通の第２制御信号が入力される。
【請求項１３】
請求項１２の表示装置において、
前記シフトレジスタ部は、前記第１制御信号を第１配線に、第２制御信号を第２配線に出力するようにされる。
【請求項１４】
請求項１３の表示装置において、
前記配線接続部は、前記第１配線を前記複数の第１トランジスタの数と同数の第３配線に分岐し、前記第２配線を前記複数の第２トランジスタの数と同数の第４配線に分岐する。
【請求項１５】
請求項１４の表示装置において、
前記第１配線および第２配線はそれぞれ前記ゲート走査回路を通過して前記第１方向に延在し、
前記第３配線および第４配線はそれぞれ前記第１方向に延在する。
【請求項１６】
請求項１１の表示装置において、
前記複数のゲート線は、前記スイッチ部を通過して第１方向に延在する。
【請求項１７】
請求項１１の表示装置において、
平面視で、隣接する前記ゲート線間に１つの前記第１トランジスタまたは１つの前記第２トランジスタが配置される。
【請求項１８】
請求項１４の表示装置において、
平面視で、隣接する前記ゲート線間に１つの前記第３配線または１つの前記第４配線が配置される。
【請求項１９】
請求項１１の表示装置において、さらに、
アレイ基板と対向基板とを備え、
前記アレイ基板は
前記複数のゲート線と、
前記複数の共通電極と、
前記第１方向とは異なる第２方向に延在する複数のドレイン線と、
前記ゲート走査回路と、
前記コモン走査回路と、
を備え、
前記対向基板は前記第２方向に延在する複数のタッチパネル用の検出電極を備え、
前記複数の共通電極はタッチパネル用の走査電極を兼ねる。
【請求項２０】
請求項１１の表示装置において、
前記ゲート走査回路および前記コモン走査回路は、それぞれ単チャネル薄膜トランジスタで構成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は表示装置に関し、例えば単チャネル薄膜トランジスタで構成される駆動回路を有する表示装置に適用可能である。
【背景技術】
【０００２】
表示装置は表示パネルを有し、例えば表示パネルは２枚の基板の間に液晶組成物を封止した構成となっている。また、表示パネルの前面に入力装置としてタッチパネルを配置したものが量産されている。このタッチパネルの入力（以下タッチと称する）の検出に、絶縁膜を介して配置された２枚の電極間の静電容量の変化を検出するものがある（以下、静電容量方式のタッチパネルという。）。静電容量方式のタッチパネルには、表示パネルにもともと備えられている表示用の対向電極（共通電極）を、一対のタッチパネル用電極のうちの一方の電極（走査電極）として兼用し、他方の電極（検出電極）をこの対向電極と交差するように配置した、いわゆるインセル方式のタッチパネルが提案されている（特開２０１３−１５２２９１号公報（特許文献１））。
特許文献１のインセル方式のタッチパネルでは、対向電極を選択する対向電極選択回路および走査線に走査電圧を供給する走査線駆動回路が左右の額縁領域に配置されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１５２２９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
単チャネルのトランジスタで対向電極選択回路（コモン走査回路）や走査線駆動回路（ゲート走査回路）等を構成すると、容量を用いたダイナミック回路を使用するためＣＭＯＳ回路に比べて回路面積が大きくなる。
その他の課題と新規な特徴は、本開示の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００５】
本開示のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
すなわち、表示装置はアレイ基板と対向基板とを備える。前記アレイ基板は、第１方向に延在する複数のゲート線と、前記第１方向に延在する複数の共通電極と、前記第１方向とは異なる第２方向に延在する複数のドレイン線と、前記複数のゲート線を走査するゲート走査回路と、前記複数の共通電極を走査するコモン走査回路と、を備える。前記コモン走査回路はシフトレジスタ部と配線接続部とスイッチ部とを備える。前記ゲート走査回路および前記コモン走査回路は、それぞれ単チャネル薄膜トランジスタで構成される。平面視で、前記アレイ基板の端から前記第１方向に、前記シフトレジスタ部、前記ゲート走査回路、前記配線接続部、前記スイッチ部の順に配置するようにされる。
【図面の簡単な説明】
【０００６】
【図１】実施の形態に係る表示装置を説明するための平面図である。
【図２】実施の形態に係る表示装置のコモン走査回路の構成を説明するための図である。
【図３】実施の形態に係る表示装置の回路配置を説明するための図である。
【図４】比較例に係る表示装置の回路配置を説明するための図である。
【図５】実施例に係る表示装置の断面図である。
【図６】実施例に係る表示装置の対向基板を説明するための平面図である。
【図７】実施例に係る表示装置のアレイ基板を説明するための平面図である。
【図８】実施例に係る表示装置のアレイ基板上に形成される部分のブロック図である。
【図９】実施例に係る表示装置のタッチ検出部分のブロック図である。
【図１０】実施例に係る表示装置のコモン走査回路とゲート走査回路を説明するための図である。
【図１１】実施例に係る表示装置のコモン走査回路のスイッチ部とゲート線との配置関係を説明するための図である。
【発明を実施するための形態】
【０００７】
以下に、実施の形態、比較例および実施例について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【０００８】
＜実施の形態＞
実施の形態に係る表示装置について図１から図３を用いて説明する。
図１は実施の形態に係る表示装置を説明するための平面図である。図２は実施の形態に係る表示装置のコモン走査回路の構成を説明するための図である。図３は実施の形態に係る表示装置の回路配置を説明するための図である。
実施の形態に係る表示装置１００は、アレイ基板１０と対向基板（不図示）とを備える。
アレイ基板１０は共通電極１１とゲート走査回路（ＧＩＰ）１２とコモン走査回路（Ｔｘ）１３とを備える。ｎ本の共通電極（ＣＯＭ１、ＣＯＭ２、・・・ＣＯＭｎ−１、ＣＯＭｎ）１１はＸ方向に延在し、両端でそれぞれコモン走査回路（Ｔｘ）１３と接続されている。１つの共通電極１１は、ｍライン分の画素に共通して用いられる。共通電極１１はタッチパネル用の走査電極として兼用している。アレイ基板１０には画素部１５が設けられており、画素電極（不図示）と共通電極１１は画素の一部として画像表示に用いられる。
ゲート走査回路１２は、コモン走査回路１３と表示領域１５の間に配置されている。ゲート走査回路１２はアレイ基板１０の右側と左側に配置され、ドライバＩＣ５から配線を介して制御信号等の供給を受ける。そして、ゲート走査回路１２は左右両方から同一のゲート線を順次駆動する。なお、ゲート走査回路１２の全体の平面パターンはＹ方向がＸ方向よりも長い矩形形状である。
コモン走査回路１３は、アレイ基板１０の右側と左側に配置され、ドライバＩＣ５から配線を介して後述する交流駆動信号（ＶＣＯＭＡＣ）、直流駆動信号（ＶＣＯＭＤＣ）等の供給を受ける。そして、コモン走査回路１３は左右両方から同一の共通電極１１を順次駆動する。コモン走査回路１３は、画像表示に用いられる直流駆動信号（ＶＣＯＭＤＣ）と、タッチ位置の検出に用いられる交流駆動信号（ＶＣＯＭＡＣ）とを共通電極１１に供給する。なお、コモン走査回路１３の全体の平面パターンはＹ方向がＸ方向よりも長い矩形形状である。
対向基板に設けられた検出電極（不図示）とアレイ基板１０に設けられた共通電極１１とは容量を形成しており、共通電極１１に交流駆動信号（ＶＣＯＭＡＣ）が印加されると検出電極の電圧が変化する。この時、指等の導電体が近接または接触すると、容量に変化が生じ検出電極に生じる電圧に、近接・接触が無い場合に比較して変化が生じる。このように、アレイ基板１０に形成した共通電極１１と対向基板に形成した検出電極との間に生じる容量の変化を検出することで、表示装置１００にタッチパネルの機能を備えている。
【０００９】
図２に示すように、コモン走査回路１３はシフトレジスタ部１３ＳＲと接続部１３ＣＮとスイッチ部１３ＳＷとにより構成される。なお、図２はコモン走査回路１３のうち１つの共通電極ＣＯＭ１を駆動する部分（シフトレジスタの１段分およびそれに制御されるスイッチ部に相当する部分）が示されている。シフトレジスタ部１３ＳＲはクロック信号により順次出力を転送し、スイッチ部１３ＳＷは、共通電極１１に直流駆動信号（ＶＣＯＭＤＣ）と交流駆動信号（ＶＣＯＭＡＣ）を切り替えて出力する。接続部１３ＣＮはシフトレジスタ部１３ＳＲの信号をスイッチ部１３ＳＷに伝達する。
シフトレジスタ部１３ＳＲは単チャネルトランジスタと容量で構成され、クロック信号でダイナミック回路動作する。スイッチ部１３ＳＷを構成する２種類のトランジスタの制御信号（ＳＥＬＤ、ＳＥＬＡ）の配線として、シフトレジスタ部１３ＳＲと接続部１３ＣＮをつなぐ配線はＸ方向に延在し、シフトレジスタ部１３ＳＲ一つに対して最低２本必要である。
スイッチ部１３ＳＷは、複数の単チャネルトランジスタから構成され、これらのトランジスタの機能は、直流駆動信号（ＶＣＯＭＤＣ）を出力するトランジスタＴｄと、交流駆動信号（ＶＣＯＭＡＣ）を出力するトランジスタＴａの２種類がある。そのため、スイッチ部１３ＳＷは、共通電極１１を駆動するのに十分な能力を持つトランジスタＴｄおよびトランジスタＴａを最低一つずつ、計２個必要である。接続部１３ＣＮとスイッチ部１３ＳＷをつなぐ配線１３ＬＮはＸ方向に延在し、同様に、最低２本必要である。ただし、ゲート走査回路１２からゲート線（不図示）がＸ方向に延在し、スイッチ部１３ＳＷを横断するため、トランジスタＴｄおよびトランジスタＴａを複数に分けて配置する必要があり、トランジスタＴｄおよびトランジスタＴａの個数に応じて接続部１３ＣＮとスイッチ部１３ＳＷをつなぐ配線数が増加する。例えば、トランジスタＴｄおよびトランジスタＴａのそれぞれの個数をｍ個とすると、接続部１３ＣＮとスイッチ部１３ＳＷをつなぐ配線１３ＬＮは２ｍ本となる。なお、直流駆動信号（ＶＣＯＭＤＣ）および交流駆動信号（ＶＣＯＭＡＣ）を伝達する配線はそれぞれＹ方向に延在する。図２では直流駆動信号（ＶＣＯＭＤＣ）および交流駆動信号（ＶＣＯＭＡＣ）を伝達する配線は隣接して配置しているが、直流駆動信号（ＶＣＯＭＤＣ）および交流駆動信号（ＶＣＯＭＡＣ）を伝達する配線はトランジスタＴｄおよびトランジスタＴａを挟んで配置するようにしてもよい。
【００１０】
図３に示すように、表示装置１００では、アレイ基板１０の左端ＬＥよりＸ方向にシフトレジスタ部１３ＳＲ、ゲート走査回路１２、接続部１３ＣＮ、スイッチ部１３ＳＷの順に配置する。なお、図３は図２と同様にコモン走査回路１３のうち１つの共通電極ＣＯＭ１を駆動する部分が示されている。また、アレイ基板１０の左端ＬＥはＹ方向に延在する。同様に、アレイ基板１０の右端よりシフトレジスタ部１３ＳＲ、ゲート走査回路１２、接続部１３ＣＮ、スイッチ部１３ＳＷの順に配置する。シフトレジスタ部１３ＳＲは面積の大きい容量を含むため、アレイ基板１０の端側に配置するのが好ましい。また、スイッチ部１３ＳＷは負荷が大きい共通電極１１を駆動するため、画素領域１５（共通電極１１）の近い側に配置するのが好ましい。接続部１３ＣＮはシフトレジスタ部１３ＳＲの２本の信号を２ｍ本の信号に分割してスイッチ部１３ＳＷに伝達するが、接続部１３ＣＮをゲート走査回路１２とスイッチ部１３ＳＷとの間に配置することにより、接続部１３ＣＮとスイッチ部１３ＳＷをつなぐ複数の配線１３ＬＮがゲート走査回路１２を横断しないため、ゲート走査回路１２を横断する配線数、配線長が減少し、ゲート走査回路１２のレイアウトスペースが増加し、静電破壊の抑制を実現することができる。また、配線長が減少することで、配線が受けるカップリングノイズが減少し、回路の動作信頼性も向上することができる。
【００１１】
＜比較例＞
次に、本開示に先立って検討した技術（比較例）について図４を用いて説明する。
図４は比較例に係る表示装置の回路配置を説明するための図である。
比較例に係る表示装置では、アレイ基板の左端ＬＥよりＸ方向にシフトレジスタ部１３ＳＲ、接続部１３ＣＮ、ゲート走査回路１２、スイッチ部１３ＳＷの順に配置する。接続部１３ＣＮはシフトレジスタ部１３ＳＲの２本の信号を２ｍ本の信号に分割してスイッチ部１３ＳＷに伝達するため、接続部１３ＣＮとスイッチ部１３ＳＷをつなぐ複数の配線１３ＬＮがゲート走査回路１２を横断する形となる。そのため、ゲート走査回路１２のレイアウト上の制約となる。また、前工程において、横断する配線に接続される薄膜トランジスタ（ＴＦＴ）素子が、配線長が長いことによって帯電し、静電破壊が発生しやすい。
【実施例】
【００１２】
実施例に係る表示装置は、表示パネルの内部にタッチパネルを内蔵したインセル方式の表示装置である。実施例に係る表示装置の構造について図５から図１１を用いて説明する。
図５は実施例に係る表示装置の断面図である。図６は実施例に係る表示装置の対向基板を説明するための平面図である。図７は実施例に係る表示装置のアレイ基板を説明するための平面図である。図８および図９は実施例に係る表示装置のブロック図である。図８はアレイ基板上に形成される部分の構成図である。図９はタッチ検出部分の構成図である。図１０は実施例に係る表示装置のコモン走査回路とゲート走査回路を説明するための図である。図１１は実施例に係る表示装置のコモン走査回路のスイッチ部とゲート線との配置関係を説明するための図である。
図５に示すように、実施例に係る表示装置１００は表示パネル１とドライバＩＣ５とフレキシブル配線基板６とフレキシブル配線基板７と接続部８とコネクタ９とバックライト２とを備える。表示パネル１は、アレイ基板１０と対向基板２０とを所定の間隙を隔てて重ね合わせ、アレイ基板１０と対向基板２０との間の周縁部近傍に枠状に設けたシール材（図示せず）により、アレイ基板１０と対向基板２０とを貼り合わせると共に、シール材の内側に液晶組成物３０を封入、封止し、さらに、アレイ基板１０と対向基板２０との外側に偏光板４０Ａ、４０Ｂを貼り付けて構成される。
図６に示すように、対向基板２０上の裏面側透明導電膜（ＣＤ）を、帯状（ストライプ状）のパターンに分割して、タッチパネルの検出電極（Ｒｘ１、Ｒｘ２、・・・、Ｒｘｊ−１、Ｒｘｊ）２１としている。検出電極２１はＹ方向に延在している。タッチパネルの検出電極２１は接続部８と接続されている。
また、表示装置１００では、タッチパネル駆動用および検出用の回路が、ドライバＩＣ５の内部に設けられる。ドライバＩＣ５は、１つのシリコン基板上にＣＭＯＳプロセスで形成され、半導体チップの形態でアレイ基板１０上にＣＯＧ（Chip On Glass）実装される。
【００１３】
図７に示すように、アレイ基板１０には画素部１５が設けられており、共通電極１１と図示しない画素電極とは画素の一部として画像表示に用いられる。１つの共通電極１１は、複数の画素（例えば６４ラインの画素）に共通に用いられる。対向基板２０に設けられた検出電極２１とアレイ基板１０に設けられた共通電極１１とは容量を形成しており、共通電極１１にタッチパネル走査電圧（ＶＴＸ）が印加されると検出電極２１の電圧が変化する。この時、指等の導電体が近接または接触すると、容量に変化が生じ検出電極２１に生じる電圧に、近接・接触が無い場合に比較して変化が生じる。この変化は検出信号として、図５に示すように、接続部８、フレキシブル配線基板７、コネクタ９、フレキシブル配線基板６を介してドライバＩＣ５に取り出される。このように、表示パネルに形成した共通電極１１と検出電極２１との間に生じる容量の変化を検出することで、表示パネルにタッチパネルの機能を備えることが可能となる。
ドライバＩＣ５はアレイ基板１０上の配線（後述するドレイン線ＤＬｋ）を介して映像信号を画素部１５にマトリックス状に配置された画素（後述する薄膜トランジスタＴＲｋｍや画素電極ＰＴｋｍ）に送る。
ゲート走査回路１２およびコモン走査回路１３に用いるトランジスタは、いずれもｎチャネル型薄膜トランジスタ（単チャネル薄膜トランジスタ）であり、例えば低温ポリシリコンにより形成される。
ゲート走査回路（ＧＩＰ）１２は、アレイ基板１０上の画素部（表示領域）１５の近傍に形成されている。この例では、ゲート走査回路１２は、図７において、アレイ基板１０の右側と左側に配置され、ドライバＩＣ５から配線を介して電源電圧や制御信号等の供給を受ける。そして、画素部１５にマトリックス状に配置された画素を、両側から駆動することができるようになっている。なお、両側駆動に限定されるものではなく、ゲート線を１本ごと左右から交互に駆動（片側駆動）するようにしてもよい。
コモン走査回路１３は、シフトレジスタ部（Ｔｘ（Ｓ／Ｒ））１３ＳＲと接続部１３ＣＮとスイッチ部（Ｔｘ（ＳＷ））１３ＳＷとに分割され、ゲート走査回路１２を挟んで配置されている。接続部１３ＣＮはゲート走査回路１２とスイッチ部（Ｔｘ（ＳＷ））１３ＳＷとの間に配置されている。コモン走査回路１３は、図７において、アレイ基板１０の右側と左側に配置され、ドライバＩＣ５から配線を介して交流駆動信号（ＶＣＯＭＡＣ）や直流駆動信号（ＶＣＯＭＤＣ）等の供給を受ける。そして、コモン走査回路１３は、並設された複数の共通電極（ＣＯＭ１、ＣＯＭ２，・・・ＣＯＭｎ−１，ＣＯＭｎ）１１のそれぞれを、両側から駆動することができるようになっている。なお、両側駆動に限定されるものではなく、共通電極を１本ごと左右から交互に駆動（片側駆動）するようにしてもよい。単チャネルトランジスタでコモン走査回路１３を構成する場合、保持容量等を形成する必要がある。そのため、レイアウトの制約上（レイアウト面積の大きい保持容量をスペースの余裕がある表示パネル端付近に配置し、負荷が大きい共通電極を駆動するスイッチ回路を画素部１５に近接して配置する関係で）、表示パネルの端からシフトレジスタ部（Ｔｘ（Ｓ／Ｒ））１３ＳＲ、ゲート走査回路１２、接続部１３ＣＮ、スイッチ部（Ｔｘ（ＳＷ））１３ＳＷの順に配置する。
【００１４】
図８に示すように、アレイ基板１０に、Ｘ方向に延びるｍ本のゲート線ＧＬ１〜ＧＬｍがｎ組、ｎ本の共通電極信号線（コモン線）ＣＬ１〜ＣＬｎが設けられ、Ｘ方向とは垂直なＹ方向に延びるｋ本のドレイン線ＤＬ１〜ＤＬｋが設けられる。
ゲート線ＧＬｍとドレイン線ＤＬｋを含む隣接するゲート線やドレイン線で囲まれた領域が画素領域Ｐｋｍであり、画素領域Ｐｋｍには、薄膜トランジスタＴＲｋｍ、画素電極ＰＴｋｍが設けられる。薄膜トランジスタＴＲｋｍのドレインはドレイン線ＤＬｋに接続され、薄膜トランジスタＴＲｋｍのゲートはゲート線ＧＬｍに接続され、薄膜トランジスタＴＲｋｍのソースは画素電極ＰＴｋｍにそれぞれ接続されている。また、画素電極ＰＴｋｍと対向して共通電極（ＣＯＭ１）１１が設けられており、共通電極（ＣＯＭ１）１１はＸ方向に延在し、共通電極信号線ＣＬ１に接続されている。画素領域Ｐｋｍに限らず隣接するゲート線やドレイン線にて囲まれた領域に画素領域が存在する。よって画素電極はｋ×ｎ×ｍ個存在する。共通電極（ＣＯＭ１、ＣＯＭ２，・・・ＣＯＭｎ−１，ＣＯＭｎ）１１のそれぞれはｋ×ｍ個の画素に共通に用いられる。
アレイ基板１０の左右縁部にはコモン走査回路１３が設けられており、コモン走査回路１３により、互いに平行にＸ方向に延伸する共通電極信号線ＣＬ１〜ＣＬｎに信号（Ｃ１〜Ｃｎ）が左右両端から駆動される。また、アレイ基板１０の左右縁部にはゲート走査回路１２も設けられており、これらのゲート走査回路１２により、互いに平行にＸ方向に延伸するゲート線ＧＬ１〜ＧＬｎｍにゲート信号（Ｇ１、・・・、Ｇｍ、・・・Ｇｎｍ）が左右両端から駆動される。さらに、アレイ基板１０の下額縁部にはドライバＩＣ５が設けられており、ドライバＩＣ５により、互いに平行にＹ方向に延伸するドレイン線ＤＬ１〜ＤＬｋが下端から駆動される。
【００１５】
図９に示すように、対向基板２０上に、Ｙ方向に延びるｊ本の検出電極（Ｒｘ１〜Ｒｘｊ）２１が設けられる。検出電極（Ｒｘ１〜Ｒｘｊ）２１からの信号（ＴＤ１〜ＴＤｊ）は検出電極信号線ＴＤＬ１〜ＴＤＬｊを介してドライバＩＣ５に入力される。ドライバＩＣ５にはタッチを検出する検出回路（不図示）を備え、検出回路は積分回路とサンプルホールド回路とＡ／Ｄ変換回路とメモリとＣＰＵ等を備える。なお、検出回路はドライバＩＣ５とは別のＩＣとして構成してもよい。
【００１６】
図１０に示すように、ゲート走査回路１２は、画素のゲート線を順次駆動する機能を有し、ゲート線ＧＬがｎ×ｍ本あるときは、ｎ×ｍ段のシフトレジスタで構成される。１段目のゲート走査回路１２をＧＩＰ＿１、２段目のゲート走査回路１２をＧＩＰ＿２、・・・・、ｍ段目のゲート走査回路１２をＧＩＰ＿ｍ、・・・、ｎ×ｍ段のゲート走査回路１２をＧＩＰ＿ｎｍとする。コモン走査回路１３は、共通電極１１を順次駆動する機能を有し、共通電極１１がｎ本あるときは、ｎ段のシフトレジスタ部とｎ組のスイッチ部で構成される。１段目のコモン走査回路のシフトレジスタ部１３ＳＲをＴｘ（ＳＲ＿１）、２段目のシフトレジスタ部１３ＳＲをＴｘ（ＳＲ＿２）、・・・・、ｎ段目のシフトレジスタ部１３ＳＲをＴｘ（ＳＲ＿ｎ）とする。１段目のコモン走査回路のスイッチ部１３ＳＷをＴｘ（ＳＷ＿１）、２段目のスイッチ部１３ＳＷをＴｘ（ＳＷ＿２）、・・・・、ｎ段目のスイッチ部１３ＳＷをＴｘ（ＳＷ＿ｎ）とする。図１０では、１段のコモン走査回路１３にｍ段ずつゲート走査回路１２が配置されているが、これに限定されるものではなく、１段のコモン走査回路１３に配置されるゲート走査回路１２の段数は異なってもよい。例えば、１段目のコモン走査回路１３に５２段のゲート走査回路１２（５２本のゲート線）が配置され、２段目から２２段目のコモン走査回路１３にそれぞれ５６段のゲート走査回路１２（５６本のゲート線）が配置され、２３段目のコモン走査回路１３に５２段のゲート走査回路１２（５２本のゲート線）が配置される。この例では、ゲート線総数が１２８０本、共通電極総数が２３本である。
【００１７】
図１１に示すように、１段のコモン走査回路１３にｍ段ずつゲート走査回路１２が配置されている場合、１個のトランジスタＴｄおよび１個のトランジスタＴａはそれぞれゲート線間に配置され、１段目のスイッチ部（Ｔｘ（ＳＷ＿１）にはトランジスタＴｄおよびトランジスタＴａはそれぞれｍ／２（個）配置される。また、接続部１３ＣＮとスイッチ部１３ＳＷをつなぐ配線はｍ本（制御信号（ＳＥＬＤ）の配線がｍ／２本、制御信号（ＳＥＬＡ）の配線がｍ／２本）となる。なお、接続部１３ＣＮとスイッチ部１３ＳＷをつなぐ配線およびゲート線ＧＬ１、・・・、ＧＬｍはそれぞれＸ方向に延在する。また、シフトレジスタ部１３ＳＲから接続部１３ＣＮに向かう制御信号（ＳＥＬＤ、ＳＥＬＡ）の配線はそれぞれＸ方向に延在する。
片側に配置されるゲート走査回路１２の段数と、ゲート線の数（ｍ）とは一致させなくてもよい。この場合、左右両側のゲート走査回路１２の総段数とゲート線の数を一致させればよい。図１１では、トランジスタＴｄおよびトランジスタＴａを交互に配置しているが、どちらか一方のトランジスタをすべて先に配置して、そのあともう一方のトランジスタを配置してもよい。また、トランジスタＴｄ、トランジスタＴａ、トランジスタＴａ、トランジスタＴｄ、・・・のように、トランジスタＴｄを２個続け、トランジスタＴａを２個続けるように配置してもよい。トランジスタＴｄおよびトランジスタＴａは、それぞれ並列に複数配置してもよい。トランジスタＴｄおよびトランジスタＴａの数は一致させなくてもよい。
アレイ基板１０ではゲート線を形成する層とドレイン線を形成する層との２層の金属層が用いられ、金属層は例えばＡｌ合金層を含む。
【００１８】
実施例に係る表示装置は、単チャネル薄膜トランジスタで回路を構成することができるので、相補型薄膜トランジスタ（ＣＭＯＳ）を用いる必要がなく、製造プロセスが減少し、コストを削減することができる。
【符号の説明】
【００１９】
１・・・表示パネル
５・・・ドライバＩＣ
６・・・フレキシブル配線基板
７・・・フレキシブル配線基板
８・・・接続部
９・・・コネクタ
１０・・・アレイ基板
１１・・・共通電極
１２・・・ゲート走査回路
１３・・・コモン走査回路
１３ＣＮ・・・接続部
１３ＳＲ・・・シフトレジスタ部
１３ＳＷ・・・スイッチ部
１４・・・入力端子
１５・・・画素部
２０・・・対向基板
２１・・・検出電極
３０・・・液晶層
４０Ａ、４０Ｂ・・・偏光板
１００・・・表示装置
ＣＬ１、ＣＬｎ・・・共通電極信号線
ＤＬ１、ＤＬｋ・・・ドレイン線
ＧＬ１、ＧＬｍ・・・ゲート線
Ｐｋｍ・・・画素領域
ＰＴ１１、ＰＴｋ１、ＰＴ１ｍ、ＰＴｋｍ・・・画素電極
ＴＲ１１、ＴＲｋ１、ＴＲ１ｍ、ＴＲｋｍ・・・薄膜トランジスタ
ＴＤＬ１、ＴＤＬｊ・・・検出電極信号線
【図１】
2015227974.tif 000003
【図２】
2015227974.tif 000004
【図３】
2015227974.tif 000005
【図４】
2015227974.tif 000006
【図５】
2015227974.tif 000007
【図６】
2015227974.tif 000008
【図７】
2015227974.tif 000009
【図８】
2015227974.tif 000010
【図９】
2015227974.tif 000011
【図１０】
2015227974.tif 000012
【図１１】
2015227974.tif 000013