(57)【要約】【課題】半導体スイッチング素子を有する電力変換装置において、共振振動の収束を速やかに実現し、その放射ノイズとなる高調波の電力レベルを低減する。【解決手段】直流電源と並列に、平滑コンデンサ回路と、スイッチング素子による第１の直列回路と、スナバ回路による第２の直列回路を接続するとともに、第１の直列回路のスイッチング素子の接続点と第２の直列回路のスナバ回路の接続点の間を接続して構成された電力変換装置であって、  直流電源と並列に、第１のコンデンサとリアクタンスの並列回路に第２のコンデンサを直列接続して構成された補償インピーダンス回路を接続したことを特徴とする。【選択図】図１
2015012742.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と並列に、平滑コンデンサ回路と、スイッチング素子による第１の直列回路と、スナバ回路による第２の直列回路とを接続するとともに、前記第１の直列回路の前記スイッチング素子の接続点と前記第２の直列回路の前記スナバ回路の接続点との間を接続して構成された電力変換装置であって、
前記直流電源と並列に、第１のコンデンサとリアクタンスとの並列回路に第２のコンデンサを直列接続して構成された補償インピーダンス回路が接続される
ことを特徴とする電力変換装置。
【請求項２】
請求項１に記載の電力変換装置において、
前記補償インピーダンス回路の入出力間のインピーダンスの周波数特性は、少なくとも１つ以上の極周波数と１つ以上の零点周波数とを有している
ことを特徴とする電力変換装置。
【請求項３】
請求項２に記載の電力変換装置において、
前記補償インピーダンス回路の前記極周波数および前記零点周波数は、前記電力変換装置のスイッチングに伴って発生するサージ電圧振動に含まれる共振周波数に対して、前記零点周波数の１つが低周波側に配置され、前記極周波数の１つが高周波側に配置される
ことを特徴とする電力変換装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の電力変換装置において、
前記スイッチング素子による前記第１の直列回路はモジュールを構成し、前記モジュールの正電源端子と負電源端子との間に前記補償インピーダンス回路が接続される
ことを特徴とする電力変換装置。
【請求項５】
請求項１乃至３のいずれか１項に記載の電力変換装置において、
前記スイッチング素子による前記第１の直列回路は正電源端子と負電源端子とを備えたモジュールを構成し、かつ上側アームを構成する前記スイッチング素子のドレイン近傍と、下側アームを構成する前記スイッチング素子のソース近傍との間に前記補償インピーダンス回路が接続される
ことを特徴とする電力変換装置。
【請求項６】
直流電源と、
配線を介して前記直流電源に接続される平滑コンデンサと、
正電源配線および負電源配線を介して前記平滑コンデンサと接続されるパワー半導体モジュールと、
前記パワー半導体モジュールに接続されるゲート駆動制御回路と、
前記パワー半導体モジュールの中間出力端子に接続される誘導性負荷と、
前記パワー半導体モジュールの正電源端子と前記中間出力端子との間および負電源端子と前記中間出力端子との間に接続されるスナバ回路と、
前記パワー半導体モジュールの前記正電源端子と前記負電源端子とに接続される補償インピーダンス回路と
を備えた電力変換装置であって、
前記補償インピーダンス回路は、入出力の２端子を有し、入出力間のインピーダンスの周波数特性は、少なくとも１つ以上の極周波数と１つ以上の零点周波数とを有し、前記電力変換装置のスイッチングに伴って発生するサージ電圧振動に含まれる周波数成分のうち抑制しようとする周波数に対して、前記零点周波数の一つが低周波側に配置され、前記極周波数の１つが高周波側に配置され、前記電力変換装置のサージ電圧振動の振幅を抑制する
ことを特徴とする電力変換装置。
【請求項７】
請求項６に記載の電力変換装置において、
前記補償インピーダンス回路は、第１のコンデンサの一方の端子と第２のコンデンサの一方の端子とを直列接続し、前記第２のコンデンサの２つの端子間にインダクタンスを並列接続し、前記第１のコンデンサの他方の端子と前記第２のコンデンサの他方の端子との２端子を前記補償インピーダンス回路の入出力端子とすることにより構成され、
前記補償インピーダンス回路のインピーダンスの周波数依存性は、前記第１の零点周波数の１つを低周波側に配置し、前記第１の極周波数の１つを高周波側に配置するよう、前記第１のコンデンサの容量、前記第２のコンデンサの容量、および前記インダクタンスの少なくともいずれか１つが調整されていることにより調整されている
ことを特徴とする電力変換装置。
【請求項８】
請求項７に記載の電力変換装置において、
前記補償インピーダンス回路は、絶縁基板を挟む複数の導体で構成され、
前記複数の導体のうちの第１の導体と第２の導体との間に前記第１のコンデンサが構成され、前記複数の導体のうちの前記第１の導体と第３の導体との間に前記第２のコンデンサが構成され、前記第３の導体によって前記インダクタンスが構成され、
前記第２の導体および前記第３の導体にそれぞれ接続された２つの接続端子が、前記パワー半導体モジュールの前記正電源端子と前記負電源端子とに接続される
ことを特徴とする電力変換装置。
【請求項９】
請求項８に記載の電力変換装置において、
前記補償インピーダンス回路は、前記第２の導体および前記第３の導体の少なくともいずれか一方の導体パターンの一部の切り離しにより、前記第１のコンデンサの容量および前記第２のコンデンサの容量の少なくともいずれか一方を変更することが可能な構成であり、
前記第１のコンデンサの容量および前記第２のコンデンサの容量の少なくともいずれか一方の変更は、前記電力変換装置のサージ電圧振動の振幅の抑制を最大にするように行われる
ことを特徴とする電力変換装置。
【請求項１０】
直流電源と、
配線を介して前記直流電源に接続される平滑コンデンサと、
正電源配線および負電源配線を介して前記平滑コンデンサと接続されるパワー半導体モジュールと、
該パワー半導体モジュールに接続されるゲート駆動制御回路と、
前記パワー半導体モジュールの中間出力端子に接続される誘導性負荷と、
前記パワー半導体モジュールの正電源端子と前記中間出力端子との間および負電源端子と前記中間出力端子との間に接続されるスナバ回路と、
前記パワー半導体モジュールに内包される補償インピーダンス回路と
を備えた電力変換装置であって、
前記補償インピーダンス回路は、入出力の２端子を有し、入出力間のインピーダンスの周波数特性は、少なくとも１つ以上の極周波数と１つ以上の零点周波数とを有し、前記電力変換装置のスイッチングに伴って発生するサージ電圧振動に含まれる周波数成分のうち抑制しようとする周波数に対して、前記零点周波数の一つが低周波側に配置され、前記極周波数の１つが高周波側に配置され、前記電力変換装置のサージ電圧振動の振幅を抑制する
ことを特徴とする電力変換装置。
【請求項１１】
請求項１０に記載の電力変換装置において、
前記パワー半導体モジュールは、正電源側の主端子と、負電源側の主端子と、中間出力端子と、前記主端子群が接続される第１の絶縁基板とを有し、
前記補償インピーダンス回路は、前記第１の絶縁基板に接続される
ことを特徴とする電力変換装置。
【請求項１２】
請求項１０または１１に記載の電力変換装置において、
前記パワー半導体モジュールは、絶縁基板を挟む複数の導体で構成され、
前記補償インピーダンス回路は、前記複数の導体のうちの第１の導体が前記複数の導体のうちの第２の導体との間に絶縁基板を誘電体として見込む第１の並行平板容量を構成し、前記複数の導体のうちの第３の導体が前記第２の導体との間に絶縁基板を誘電体として見込む第２の並行平板容量を構成し、前記第３の導体の一部にインダクタンスを発生するミアンダ状パターンが形成され、さらに前記ミアンダ上パターンの一端が第１のビアホール群によって前記第２の導体と接続され、前記第１の導体と前記第３の導体とをそれぞれ入力端子と出力端子とすることにより構成され、
前記第１の導体は前記複数の導体のうちの第４の導体と接続され、前記第３の導体は前記複数の導体のうちの第５の導体と接続され、前記第４の導体および前記第５の導体はそれぞれ正電源端子用主端子および負電源端子用主端子と接続されてそれぞれ前記パワー半導体モジュールの前記正電源端子および前記負電源端子に接続され、
前記第４の導体は第１のスイッチング素子チップのドレインおよび還流ダイオードチップのカソードと接続され、前記複数の導体のうちの第６の導体はボンディングワイヤを介して前記第１のスイッチング素子チップのゲート端子と接続され、
前記複数の導体のうちの第７の導体は、前記第１のスイッチング素子チップのソースおよび前記還流ダイオードチップのアノードとボンディングワイヤを介して接続され、かつ、第２のスイッチング素子チップのドレインおよび還流ダイオードチップのカソードと接続され、かつ、前記パワー半導体モジュールの中間端子の主端子と接続され、
前記複数の導体のうちの第８の導体は、ボンディングワイヤを介して前記第２のスイッチング素子チップのゲート端子と接続され、
前記複数の導体のうちの第９の導体は、前記第２のスイッチング素子チップのソースおよび前記還流ダイオードチップのアノードとボンディングワイヤを介して接続され、かつ、第２のビアホール群を介して前記複数の導体のうち裏面側導体である第１０の導体と接続され、
前記第１０の導体は、第３のビアホール群を介して前記第５の導体と接続され、
前記補償インピーダンス回路は、前記パワー半導体モジュールと共通の混載基板上に形成される
ことを特徴とする電力変換装置。
【請求項１３】
請求項１０乃至１２のいずれか１項に記載の電力変換装置において、
前記補償インピーダンス回路の入出力端子間の絶縁耐圧は、前記電力変換装置の前記直流電源電圧の２倍以上の絶縁耐圧である
ことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関し、特に半導体スイッチング素子を有する電力変換装置に関する。
【背景技術】
【０００２】
スイッチングサージを抑えることができる従来の電力変換装置として、特許文献１に示すものが知られている。この電力変換装置は、直流電源ラインと、直流中間コンデンサと、インバータを備えている
このうち直流電源ラインは、直流電圧を出力するコンバータの出力端子に接続されている。直流中間コンデンサは、コンバータの出力する直流電圧を平滑化して安定化させる素子である。直流中間コンデンサは直流電源ラインに接続されている。インバータは直流中間コンデンサによって平滑化された直流電源電圧を３相交流電圧に変換する回路である。インバータは、直流電源ラインに接続されている。
【０００３】
さらにこの電力変換装置は、直流電源ラインに並列接続されるコンデンサを備えている。このコンデンサと直流電源ラインのインダクタンスによってＬＣ共振回路が構成される。このＬＣ共振回路によって、インバータのスイッチングに伴って発生するスイッチングサージを抑えることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−４１７９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の電力変換装置では、スイッチングサージを抑えるために直流中間コンデンサ以外に、別途コンデンサを用意する必要がある。そのうえこのコンデンサは、サージ現象で発生する電荷を吸収するために、大きな容量のものである必要がある。
【０００６】
また、特許文献１の図８には等価回路として配線インダクタンスＬｓ１およびＬｓ２が明示されているが、実際の電力変換回路の配線インダクタンスは分布的に発生するうえに近傍の別配線を流れる電流の影響をうけてその実効的なインダクタンスを把握することは困難である。従って、特許文献１に記載されているように、配線インダクタンスを明確に把握して、別途調達するコンデンサを用いて、所望の並列共振回路を構成することは難しい。
【０００７】
さらに、急峻なスイッチング（高いｄＶ／ｄｔおよびｄｉ／ｄｔでのスイッチング）を行う場合には、従来の低いｄｉ／ｄｔでは無視してきた小さな寄生インダクタンスの影響が顕著となるため、大容量の体格の大きなコンデンサでは、そのリード配線や端子などに生じる寄生インダクタンスの影響が無視できなくなり、新たなサージ現象の原因となる悪循環となる。
【０００８】
従って、スイッチングサージを抑制するためには、特許文献１の図９に記載のように、スナバダイオードＤｓとスナバ抵抗Ｒｓとで構成した並列回路にコンデンサＣｓを直列に接続してスナバ回路をスイッチング素子と並列に接続する対策方法が一般的である。
【０００９】
しかしながら、前述のコンデンサＣｓにおいてもその配線インダクタンスが発生し、スイッチング素子の端子間電圧（例えば、ドレイン・ソース間）においてサージ電圧とそれに連続する電圧共振振動が発生する。
【００１０】
このような共振現象は、スイッチングサージ抑制のために追加したスナバ回路や、スイッチング素子を格納するパワーモジュールの寄生インダクタンス、スイッチング素子の寄生容量等が主要因である。この共振によって発生する放射ノイズや伝導ノイズの抑制には、別途対策が必要となる。
【００１１】
電力変換器のスイッチング動作時のうち、特にターンオフ時にはサージピーク電圧が発生し、その後、電流変化のある経路の共振インピーダンスに起因するサージ電圧振動が継続する。従来はスナバ回路による抑制を行ったがスイッチングが急峻である場合、スナバ回路内の寄生Ｌやモジュールの寄生容量などにより、数十ＭＨｚ以上での高周波共振が発生してしまう。
【００１２】
本発明は、上述した問題を解決するべきなされたものであって、その目的は、半導体スイッチング素子を有する電力変換装置において、共振振動の収束を速やかに実現し、その放射ノイズとなる高調波の電力レベルを低減することにある。
【課題を解決するための手段】
【００１３】
そこで本発明の電力変換装置は、直流電源と並列に、平滑コンデンサ回路と、スイッチング素子による第１の直列回路と、スナバ回路による第２の直列回路とを接続するとともに、前記第１の直列回路の前記スイッチング素子の接続点と前記第２の直列回路の前記スナバ回路の接続点との間を接続して構成された電力変換装置であって、前記直流電源と並列に、第１のコンデンサとリアクタンスとの並列回路に第２のコンデンサを直列接続して構成された補償インピーダンス回路が接続されることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、スイッチングに伴って発生するサージ電圧振動を抑制できる電力変換回路を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】実施例１に係る電力変換装置の構成例を示す図。
【図２】実施例１に適用できる補償インピーダンス回路８の実装構成を示した図。
【図３】電力変換装置内のインピーダンスの周波数依存性を示した図。
【図４】補償インピーダンスを用いない従来方式での過渡応答波形を示す図。
【図５】補償インピーダンスを用いた本発明方式での過渡応答波形を示す図。
【図６】図４、図５のドレイン・ソース間電圧ＶＤＳのＦＦＴ解析結果を示す図。
【図７】実施例２に係る電力変換装置の構成例を示す図。
【図８】実施例３に係る電力変換装置の構成例を示す図。
【発明を実施するための形態】
【００１６】
本発明では、共振周波数にて増加するインピーダンスの周波数特性を考慮し、インピーダンスの値を低減させ、かつ複数周波数に分散させる手段、およびサージ電圧振動を抑制する手段を提供する。
【００１７】
上記課題を解決する複数の本発明のうちの一例を挙げるならば以下のようになる。すなわち、本発明の電力変換装置は、直流電源と並列に、平滑コンデンサ回路と、スイッチング素子による第１の直列回路と、スナバ回路による第２の直列回路とを接続するとともに、前記第１の直列回路の前記スイッチング素子の接続点と前記第２の直列回路の前記スナバ回路の接続点との間を接続して構成された電力変換装置であって、前記直流電源と並列に、第１のコンデンサとリアクタンスとの並列回路に第２のコンデンサを直列接続して構成された補償インピーダンス回路が接続されることを特徴とする。
【００１８】
ここで、例えば前記補償インピーダンス回路の入出力間のインピーダンスの周波数特性は、少なくとも１つ以上の極周波数と１つ以上の零点周波数とを有している構成としてもよい。
【００１９】
さらには、例えば前記補償インピーダンス回路の前記極周波数および前記零点周波数は、前記電力変換装置のスイッチングに伴って発生するサージ電圧振動に含まれる共振周波数に対して、前記零点周波数の１つが低周波側に配置され、前記極周波数の１つが高周波側に配置される構成としてもよい。
【００２０】
これらの各構成においては、さらに、前記スイッチング素子による前記第１の直列回路はモジュールを構成し、前記モジュールの正電源端子と負電源端子との間に前記補償インピーダンス回路が接続される構成としてもよい。
【００２１】
また、同じく上記の各構成においては、さらに、前記スイッチング素子による前記第１の直列回路は正電源端子と負電源端子とを備えたモジュールを構成し、かつ上側アームを構成する前記スイッチング素子のドレイン近傍と、下側アームを構成する前記スイッチング素子のソース近傍との間に前記補償インピーダンス回路が接続される構成としてもよい。
【００２２】
本発明の電力変換装置のより具体的な１つの構成は、例えば、直流電源と、配線を介して直流電源に接続される平滑コンデンサと、正電源配線および負電源配線を介して平滑コンデンサと接続されるパワー半導体モジュールと、パワー半導体モジュールに接続されるゲート駆動制御回路と、パワー半導体モジュールの中間出力端子に接続される誘導性負荷と、パワー半導体モジュールの正電源端子と中間出力端子との間および負電源端子と中間出力端子との間に接続されるスナバ回路と、パワー半導体モジュールの正電源端子と負電源端子とに接続される補償インピーダンス回路とを備えた電力変換装置であって、補償インピーダンス回路は、入出力の２端子を有し、入出力間のインピーダンスの周波数特性は、少なくとも１つ以上の極周波数と１つ以上の零点周波数とを有し、電力変換装置のスイッチングに伴って発生するサージ電圧振動に含まれる周波数成分のうち抑制しようとする周波数に対して、零点周波数の一つが低周波側に配置され、極周波数の１つが高周波側に配置され、電力変換装置のサージ電圧振動の振幅を抑制することを特徴とする。
【００２３】
ここで、前記補償インピーダンス回路は、第１のコンデンサの一方の端子と第２のコンデンサの一方の端子とを直列接続し、前記第２のコンデンサの２つの端子間にインダクタンスを並列接続し、前記第１のコンデンサの他方の端子と前記第２のコンデンサの他方の端子との２端子を前記補償インピーダンス回路の入出力端子とすることにより構成され、前記補償インピーダンス回路のインピーダンスの周波数依存性は、前記第１の零点周波数の１つを低周波側に配置し、前記第１の極周波数の１つを高周波側に配置するよう、前記第１のコンデンサの容量、前記第２のコンデンサの容量、および前記インダクタンスの少なくともいずれか１つが調整されていることにより調整されている構成としてもよい。
【００２４】
さらには、前記補償インピーダンス回路は、絶縁基板を挟む複数の導体で構成され、前記複数の導体のうちの第１の導体と第２の導体との間に前記第１のコンデンサが構成され、前記複数の導体のうちの前記第１の導体と第３の導体との間に前記第２のコンデンサが構成され、前記第３の導体によって前記インダクタンスが構成され、前記第２の導体および前記第３の導体にそれぞれ接続された２つの接続端子が、前記パワー半導体モジュールの前記正電源端子と前記負電源端子とに接続される構成としてもよい。
【００２５】
またさらには、前記補償インピーダンス回路は、前記第２の導体および前記第３の導体の少なくともいずれか一方の導体パターンの一部の切り離しにより、前記第１のコンデンサの容量および前記第２のコンデンサの容量の少なくともいずれか一方を変更することが可能な構成であり、前記第１のコンデンサの容量および前記第２のコンデンサの容量の少なくともいずれか一方の変更は、前記電力変換装置のサージ電圧振動の振幅の抑制を最大にするように行われる構成としてもよい。
【００２６】
本発明の電力変換装置のより具体的な他の１つの構成は、例えば、直流電源と、配線を介して前記直流電源に接続される平滑コンデンサと、正電源配線および負電源配線を介して前記平滑コンデンサと接続されるパワー半導体モジュールと、該パワー半導体モジュールに接続されるゲート駆動制御回路と、前記パワー半導体モジュールの中間出力端子に接続される誘導性負荷と、前記パワー半導体モジュールの正電源端子と前記中間出力端子との間および負電源端子と前記中間出力端子との間に接続されるスナバ回路と、前記パワー半導体モジュールに内包される補償インピーダンス回路とを備えた電力変換装置であって、前記補償インピーダンス回路は、入出力の２端子を有し、入出力間のインピーダンスの周波数特性は、少なくとも１つ以上の極周波数と１つ以上の零点周波数とを有し、前記電力変換装置のスイッチングに伴って発生するサージ電圧振動に含まれる周波数成分のうち抑制しようとする周波数に対して、前記零点周波数の一つが低周波側に配置され、前記極周波数の１つが高周波側に配置され、前記電力変換装置のサージ電圧振動の振幅を抑制することを特徴とする。
【００２７】
ここで、前記パワー半導体モジュールは、正電源側の主端子と、負電源側の主端子と、中間出力端子と、前記主端子群が接続される第１の絶縁基板とを有し、前記補償インピーダンス回路は、前記第１の絶縁基板に接続される構成としてもよい。
【００２８】
これらの各構成においては、さらに、前記パワー半導体モジュールは、絶縁基板を挟む複数の導体で構成され、前記補償インピーダンス回路は、前記複数の導体のうちの第１の導体が前記複数の導体のうちの第２の導体との間に絶縁基板を誘電体として見込む第１の並行平板容量を構成し、前記複数の導体のうちの第３の導体が前記第２の導体との間に絶縁基板を誘電体として見込む第２の並行平板容量を構成し、前記第３の導体の一部にインダクタンスを発生するミアンダ状パターンが形成され、さらに前記ミアンダ上パターンの一端が第１のビアホール群によって前記第２の導体と接続され、前記第１の導体と前記第３の導体とをそれぞれ入力端子と出力端子とすることにより構成され、前記第１の導体は前記複数の導体のうちの第４の導体と接続され、前記第３の導体は前記複数の導体のうちの第５の導体と接続され、前記第４の導体および前記第５の導体はそれぞれ正電源端子用主端子および負電源端子用主端子と接続されてそれぞれ前記パワー半導体モジュールの前記正電源端子および前記負電源端子に接続され、前記第４の導体は第１のスイッチング素子チップのドレインおよび還流ダイオードチップのカソードと接続され、前記複数の導体のうちの第６の導体はボンディングワイヤを介して前記第１のスイッチング素子チップのゲート端子と接続され、前記複数の導体のうちの第７の導体は、前記第１のスイッチング素子チップのソースおよび前記還流ダイオードチップのアノードとボンディングワイヤを介して接続され、かつ、第２のスイッチング素子チップのドレインおよび還流ダイオードチップのカソードと接続され、かつ、前記パワー半導体モジュールの中間端子の主端子と接続され、前記複数の導体のうちの第８の導体は、ボンディングワイヤを介して前記第２のスイッチング素子チップのゲート端子と接続され、前記複数の導体のうちの第９の導体は、前記第２のスイッチング素子チップのソースおよび前記還流ダイオードチップのアノードとボンディングワイヤを介して接続され、かつ、第２のビアホール群を介して前記複数の導体のうち裏面側導体である第１０の導体と接続され、前記第１０の導体は、第３のビアホール群を介して前記第５の導体と接続され、前記補償インピーダンス回路は、前記パワー半導体モジュールと共通の混載基板上に形成される構成としてもよい。
【００２９】
また、これらの各構成においては、さらに、前記補償インピーダンス回路の入出力端子間の絶縁耐圧は、前記電力変換装置の前記直流電源電圧の２倍以上の絶縁耐圧である構成としてもよい。
【００３０】
以下、本発明の実施例について図面を用いて説明する。
【実施例１】
【００３１】
実施例１では、サージ電圧の振動を抑制する電力変換装置１００の例を説明する。
【００３２】
図１に実施例１に係る電力変換装置１００の構成図を示す。図１において、電力変換装置１００は、直流電源１、平滑コンデンサ２、正電源配線３ａ、負電源配線３ｂ、パワー半導体モジュール４、ゲート駆動制御回路５、誘導性負荷６、スナバ回路７、補償インピーダンス回路８で構成されている。
【００３３】
このうち直流電源１は寄生抵抗と寄生インダクタンスを含む配線１１ａおよび１１ｂを介して平滑コンデンサ２の両端に接続されている。尚、以降の説明では配線に伴う寄生抵抗については特に必要がない限り説明を割愛する。配線には寄生抵抗と寄生インダクタンスが生じるが、本発明に関しては寄生抵抗の値が主要ではないためである。
【００３４】
平滑コンデンサ２は、主コンデンサ２１と直列に生じる寄生インダクタンス２２で構成される。
【００３５】
正電源配線３ａおよび負電源配線３ｂは、平滑コンデンサ２の両端をパワー半導体モジュール４の正電源端子４７と負電源端子４８に接続されるが、この部分の配線は主にインダクタンス（寄生インダクタンス）として機能する。
【００３６】
パワー半導体モジュール４は、上アームではスイッチング素子４１と還流ダイオード４３を逆並列接続し、下アームではスイッチング素子４２と還流ダイオード４４を逆並列接続した構成をとる。上下アームの接続点が中間端子４９である。スイッチング素子４１のゲート駆動端子４Ｇ１とソース駆動端子４Ｓ１は、ゲート駆動回路５ａに接続され、またスイッチング素子４２のゲート駆動端子４Ｇ２とソース駆動端子４Ｓ２は、ゲート駆動回路５ｂに接続される。なお図１では、パワー半導体モジュール４を構成する主端子や絶縁基板に生じる寄生インダクタンス４５ａ〜４５ｅを表記しているが、実回路上にインダクタンス素子が直接配線接続されたことを表したものでないことは言うまでもない。
【００３７】
ゲート駆動制御回路５は、パワー半導体モジュール４のスイッチング素子４１，４２を駆動するために用いられ、そのゲート駆動信号はゲート駆動制御回路５の内部にて生成される。
【００３８】
誘導性負荷６は、パワー半導体モジュール４の出力負荷として接続され、例えばモータや電力系統網などに接続するためのフィルタリアクトルである。本実施例では発明の効果の説明に関わらないために、負荷の種別についての言及は割愛する。
【００３９】
スナバ回路７（７ａ，７ｂ）は、例として放電阻止型ＲＣＤスナバ回路を用いて示している。スナバ回路７ａはパワー半導体モジュール４の正電源端子４７と中間端子４９の間に接続され、スナバ回路７ｂはパワー半導体モジュール４の中間端子４９と負電源端子４８の間にそれぞれ接続されている。スナバ回路７（７ａ，７ｂ）は、スナバコンデンサ７１、ダイオード７２、抵抗７３によって構成されている。なお図示では、スナバ回路７（７ａ，７ｂ）内の寄生インダクタンスを７４として表記しているが、これも実回路上にインダクタンス素子が直接配線接続されたことを表したものでない。
【００４０】
係る構成のスナバ回路７（７ａ，７ｂ）では、スイッチング素子４１，４２がターンオフしたときのスイッチングサージ発生時に、寄生インダクタンス７４に蓄積するエネルギーをコンデンサ７１にて引き込むために比較的大きなコンデンサ７１の容量が必要となる。特に急峻なスイッチングの場合には、その直列寄生インダクタンス７４が影響してスナバ回路７の素子の寄生インダクタンス７４によるスイッチングサージが発生する。
【００４１】
実施例１の電力変換装置１００は、補償インピーダンス回路８に工夫を施したものである。この補償インピーダンス回路８は、パワー半導体モジュール４の正負の電源端子４７，４８間に接続され、直列接続された２つのコンデンサ８１および８２とコンデンサ８２に並列接続されるインダクタ８３から成る。なおインダクタ８３は寄生インダクタンスではなく、実回路上にインダクタンス素子が直接配線接続されたものである。
【００４２】
この補償インピーダンス回路８を構成するコンデンサ８１、８２と、インダクタ８３の各素子の容量は、スイッチングサージによるサージ電圧振動を抑制する観点から定められている。そのために、その合成インピーダンスの周波数依存性は、少なくとも１つ以上の零点周波数（ｆｃｚ）と極周波数（ｆｃｐ）を有し、サージ振動周波数を決めるインピーダンスのピーク周波数（ｆｓｐ）に対して、零点周波数ｆｃｚ＜ピーク周波数ｆｓｐ＜極周波数ｆｃｐとなるように構成素子の値が決定されたものである。
【００４３】
次に、図１から図５を参照して、実施例１の電力変換装置の動作を説明する。まず図１のパワー半導体モジュール４において、スイッチング素子４１及び４２がスイッチングすると、それに伴ってサージ電圧が発生する。例えば、パワー半導体モジュール４のスイッチング素子４２が導通から遮断へとターンオフする場合に、スイッチング素子４２のドレイン・ソース間に、電源１が供給する直流電圧Ｅに加えサージピーク電圧ΔＶ（＝Ｌ・ｄｉ／ｄｔ）が発生する。ここでＬは、スイッチング素子４２のドレイン・ソースから電力変換器を見た場合のインダクタンスの総和値である。ｄｉ／ｄｔは、スイッチング素子４２の導通から遮断への過渡電流の時間変化率である。
【００４４】
サージピークの発生後、スイッチング素子４２のドレイン・ソース間にはサージ電圧振動が発生する。その振動周期は、電力変換装置１００内の寄生インダクタンスＬｓｐと寄生コンデンサ容量Ｃｓｐによって決定される。ここで、寄生インダクタンスＬｓｐと寄生コンデンサ容量Ｃｓｐは、単一の寄生インダクタンス、単一の寄生コンデンサ容量ではない。
【００４５】
例えば寄生インダクタンスＬｓｐについて示せば、スナバ回路７内の寄生インダクタンスやパワー半導体モジュール４内部の寄生インダクタンス等の総和である。寄生コンデンサ容量Ｃｓｐについて示せば、パワー半導体モジュール４を構成するスイッチング素子４１，４２や還流ダイオード４３，４４の寄生容量の総和である。但し、寄生インダクタンスＬｓｐと寄生コンデンサ容量Ｃｓｐを構成する寄生素子は、スイッチングの際に電流変動が生じる経路に在る寄生素子である。
【００４６】
例としてターンオフ時のスイッチング素子のドレイン・ソース間の電圧と電流の従来における過渡応答について図４に示している。図４は補償インピーダンス８を用いない従来方式の過渡応答波形である。この波形は、図１の電力変換装置１００の回路例において、補償インピーダンス８を削除した場合の計算機解析によって算出されている。
【００４７】
図４において、横軸はスイッチング素子のターンオフ前後の時間を示している。またこの図の縦軸には、スイッチング素子のドレイン・ソース間の電圧ＶＤＳとドレイン電流ＩＤを表示している。
【００４８】
図の上側の波形がドレイン・ソース間の電圧ＶＤＳであり、ターンオフ前に０（Ｖ）であったものが、ターンオフにより急速に増加して最大６９７（Ｖ）に達し、その後減衰振動をしながら６００（Ｖ）で安定する。但し、過渡的に振動周期周波数４１（ＭＨＺ）で振動し、振動電圧が６００±１０（Ｖ）に至るまでに４１５（ｎｓ）を要した。このようにターンオフとともに、ドレイン・ソース間の電圧ＶＤＳは、６００（Ｖ）の直流電圧へと変化する過程で、約１００（Ｖ）のサージピーク電圧ΔＶが発生し、その後に周期約４１（ＭＨｚ）の振動が生じている。
【００４９】
スイッチング素子の電流波形も同様に振動が生じる。図の下側の波形がドレイン電流ＩＤであり、ターンオフ前に４０（Ａ）であったものが、ターンオフにより急速に減少し、その後減衰振動をしながら０（Ａ）で安定する。但し、振動周期周波数４１（ＭＨＺ）で振動が生じている。
【００５０】
図４の電圧振動の周期は、上述のように寄生インダクタンスＬｓｐと寄生コンデンサ容量Ｃｓｐの共振周波数と等しい。図１において、補償インピーダンス回路８を用いない場合に、スイッチング素子４２のドレイン・ソースから電力変換器を見た場合のインピーダンスの特性例を図３に示す。図３は、横軸に周波数、縦軸にインピーダンスを示したものであり、図３の上の特性は、周波数が１０５から１０９までの広範囲な、全体特性を示しており、図３の下の特性はその一部領域（１０７から１０８）を拡大して示している。この図では、実線で示す特性Ｌ１が、補償インピーダンスが無い場合のインピーダンスの周波数依存性である。
【００５１】
図３においてＬ１は、周波数が１０７以下の領域では周波数増加に伴いインピーダンスが減少し、１０８近傍まで増加して１００（Ω）程度に達し、その後１０（Ω）程度に低下する特性である。このように補償インピーダンス回路８を用いない場合、スイッチング素子４２のドレイン・ソースから電力変換器を見たときのインピーダンスの周波数依存特性は、インピーダンスが最大になる点と最小になる点を含んでいる。
【００５２】
さらに拡大図で最大となる点（並列共振点）を検証すると、この図３の例では、並列共振が周波数ｆｓｐ＝５３．７（ＭＨｚ）で発生し、そのピークインピーダンスの絶対値は１４３．２（Ω）である。このピークインピーダンスのため、スイッチングが発生した場合に、広帯域の過渡電流が発生し、そのうちインピーダンスの絶対値の大きな周波数、ここでは上記の並列共振周波数（５３．７（ＭＨｚ））のインピーダンスが顕著となって、サージピーク電圧発生後の電圧振動特性に支配的になる。
【００５３】
従って、サージ電圧振動を抑制するには、共振によって生じるピークインピーダンス（ｆｓｐ）の絶対値を低減すればよい。そこで、補償インピーダンス８を用いて、上記のピークインピーダンスの低減を可能にする。
【００５４】
補償インピーダンス８は、上記の回路構成を採っている。つまり、図１に示したように第１のコンデンサ８２とリアクタンス８３を並列接続した回路に、さらに第２のコンデンサ８１を直列配置した回路構成のものである。補償インピーダンス８の端子間のインピーダンスの周波数の依存性は、図３の点線で示す特性Ｌ２である。図３の上の特性に示すように、特性Ｌ２は、周波数の上昇とともにインピーダンス低下し、その後周波数の上昇とともにインピーダンス増加し、その後周波数の上昇とともにインピーダンス低下する特性を示す。この特性はインピーダンスが最大になる点と最小になる点を含んでいる。
【００５５】
さらに拡大図で最大、最小となる点を検証すると、この図３の例では、インピーダンスが最大になる点の周波数がｆｃｐであり、最小になる点の周波数がｆｃｚである。図１の実施例１の補償インピーダンス８の構成において、補償インピーダンス８の各構成素子の定数を例えば、それぞれ第２のコンデンサ８１＝８５０（ｐＦ）、第１のコンデンサ８２＝２１０（ｐＦ）、並列リアクタンス８３＝１５（ｎＨ）に選定したとする。
【００５６】
このとき、インピーダンスが最小になる点（零点周波数（ｆｃｚ））と、インピーダンスが最大になる点（極周波数（ｆｃｐ））を有し、それぞれ、零点周波数ｆｃｚは３９．８（ＭＨｚ）、かつ１．５（Ω）の零点周波数インピーダンスであり、極周波数ｆｃｐは８９．１（ＭＨｚ）、７１．５（Ω）の極周波数インピーダンスを取る。
【００５７】
本発明では、補償インピーダンス８の各構成素子の定数を決定するにあたり、その結果得られる零点周波数ｆｃｚと極周波数ｆｃｐが、前述の並列共振周波数ｆｓｐとの関係で、
零点周波数ｆｃｚ＜並列共振周波数ｆｓｐ＜極周波数ｆｃｐの周波数の関係を有するように選定する。
【００５８】
このようにして決定された補償インピーダンス８を、パワー半導体モジュール４の正と負の電源端子４７，４８間に接続する。本来は着目するスイッチング素子のドレイン・ソース間に接続することが最も効果的であるが、スイッチング素子４１および４２のいずれにも補償インピーダンスの効果が得られるようにするため、パワー半導体モジュールの正と負の電源端子４７，４８間に接続する。
【００５９】
このようにして決定した補償インピーダンス回路８を用いた場合には、スイッチング素子４２のドレイン・ソースから電力変換器を見た場合のインピーダンスの周波数依存性は、図３の実線に丸シンボルの特性Ｌ３となる。補償後の特性Ｌ３は、全体的には高周波数域（１０７以上の領域）において特性Ｌ１を右側（高周波数側）にシフトし、かつ最大値を２つ生じており、さらに特性Ｌ１の最大値を低減したものとなっている。
【００６０】
本発明の場合に、特性Ｌ１の最大値を低減し、最大値を２つ生じたことに技術的な価値がある。図３下の図には、補償前後の特性の変化の様子が仔細に現れている。図３下の拡大図において、補償インピーダンスを用いない場合の特性Ｌ１と、補償インピーダンス自身の特性Ｌ２とでは、その並列合成インピーダンスはほぼ等しい。
【００６１】
本発明の補償により、その周波数依存性は、２つの最大値を有するものとなっている。このうち低周波数側に現れた最大値は、補償前の並列共振周波数ｆｓｐより低周波数のｆｓｐ１で生じており、この時の周波数は２５．７（ＭＨＺ）、インピーダンスは２０．９（Ω）の点での共振となっている。また高周波数側に現れた最大値は、補償前の並列共振周波数ｆｓｐより高周波数のｆｓｐ２で生じており、この時の周波数は６９．１（ＭＨＺ）、７５．５（Ω）の点での共振が得られている。これら２つのピーク点のインピーダンスは、補償前のピーク点でのインピーダンスよりも小さいものとされている。
【００６２】
このように本発明では、従来の単一ピークインピーダンス特性Ｌ１を、２つのピークインピーダンス周波数に分散し、そのピークインピーダンス値もまた低減できる。また、ピーク周波数だけでなく、補償インピーダンス回路８を接続する効果として、周波数約１５（ＭＨｚ）以降の高周波でのインピーダンスは、補償インピーダンスを用いない場合の特性にくらべて低減できる。特にｆｓｐ２以降の高周波では、ｆｃｐを設けた効果により、補償インピーダンス回路のインピーダンスの絶対値が周波数とともに低減する。そのため、ｆｓｐ２以降の高周波においても補償インピーダンスを用いることで、スイッチング素子４２のドレイン・ソースから電力変換器を見た場合のインピーダンスを低減することができ、スイッチングによる高調波電力の発生を抑えることができる。
【００６３】
上記の効果を数式で簡潔に示すと以下の通りである。まず、スイッチング素子４２のドレイン・ソースから電力変換器を見た場合のインピーダンスの共振インピーダンスの周波数ｆｓｐを（１）式で示す。ｆｓｐは電力変換装置１００内の寄生インダクタンスＬｓｐと寄生コンデンサ容量Ｃｓｐの並列共振回路の共振周波数である。図３の特性Ｌ１の最大値を示す周波数である。
【００６４】
【数１】
2015012742.tif 000003
【００６５】
次に、補償インピーダンスの端子間のインピーダンスの零点周波数ｆｃｚと極周波数ｆｃｐを（２）式で示す。これらは図３の特性Ｌ２の最小値と最大値を示す周波数である。なお（１）式は寄生成分Ｌｓｐ、Ｃｓｐで表現されているが、（２）式は実際に補償インピーダンス回路８として装備する回路素子の値で表現されている。この式でＣ８１は第１のコンデンサ８１の容量、Ｃ８２は第２のコンデンサ８２の容量、Ｌ８３はリアクタンス８３の容量である。従って、これらは任意に選択可能な値である。
【００６６】
【数２】
2015012742.tif 000004
【００６７】
補償インピーダンスを接続した後の、スイッチング素子４２のドレイン・ソースから電力変換器を見た場合のインピーダンスの、２つのピーク周波数ｆｓｐ１とｆｓｐ２を（３）式で示す。
【００６８】
【数３】
2015012742.tif 000005
【００６９】
この（３）式でＬｓｐ１、Ｃｓｐ１およびＬｓｐ２、Ｃｓｐ２は補償インピーダンス回路８の素子値を含み、また、スイッチング時の過渡電流の流れる経路のインダクタンスと容量によって決まる値である。これらは図３の特性Ｌ３の２つの最大値を示す周波数である。
【００７０】
さらに、補償インピーダンスを接続しない場合の、スイッチング素子４２のドレイン・ソースから電力変換器を見た場合のインピーダンスＺＤＳ１を（４）式に示す。なおＺ０（ｆ）は、本発明の効果の説明に関わらないインピーダンスを示す。周波数依存性は有するものの、本発明の効果には関わらない。
【００７１】
【数４】
2015012742.tif 000006
【００７２】
（５）式は、図１に示す補償インピーダンス自体のインピーダンス特性ＺＤＳ２を示す。
【００７３】
【数５】
2015012742.tif 000007
【００７４】
（６）式は、補償インピーダンス回路を付加した場合の、スイッチング素子４２のドレイン・ソースから電力変換器を見た場合のインピーダンスＺＤＳ３を示す。ＺＤＳ１とＺＤＳ２の並列接続によって算出でき、分母のＬｓｐ１、Ｃｓｐ１およびＬｓｐ２、Ｃｓｐ２は、ＺＤＳ３に発生する２つの極周波数の角周波数を示しており、その詳細な代数表現は多項となるためここでは割愛する。
【００７５】
【数６】
2015012742.tif 000008
【００７６】
（４）式と（６）式より、ＬｓｐとＣｓｐから決まっていた共振極周波数（（４）式）が、Ｌｓｐ１とＣｓｐ１、およびＬｓｐ２とＣｓｐ２の２つの共振極周波数（（６）式）へと分散することが明らかに理解できる。また、その共振周波数でのインピーダンスの大きさについては、図３の例に示すように、補償インピーダンス回路の付加により低減することも明らかとなっている。
【００７７】
上記のように、補償インピーダンス回路８を、パワー半導体モジュール４の正と負の電源端子４７，４８間に接続に接続することで、サージ電圧振動の主要因であるインピーダンスの共振周波数を複数の周波数へ分散させ、同時にそのインピーダンス値を低下できることが明らかである。
【００７８】
次に、実施例１での効果を説明する。図５は補償インピーダンスを用いた場合の過渡応答波形である。この波形を図４の補償前の過渡応答波形と比較すると本発明の効果が明らかとなる。この過渡応答波形は、図１の電力変換装置の回路例において、補償インピーダンスを適用した場合の計算機解析によって算出されている。
【００７９】
図５では、ターンオフとともに、ドレイン・ソース間の電圧ＶＤＳは、６００（Ｖ）の直流電圧へと変化する過程で、約１００（Ｖ）のサージピーク電圧ΔＶが発生する。ここまでの応答は図４と比較して大差がない。相違点は、その後のサージ共振振動が、２つの異なった周波数の混合の信号電圧になっているため、振動波形が相違している点、またその振幅の減衰が図４の補償インピーダンスを用いない場合に比較して早い点である。特に後者のメリットが大きく、例えば、６００（Ｖ）を中心とした±１０（Ｖ）の範囲に収束する時間は、スイッチング開始後３２５（ｎｓ）で、図４の４１５（ｎｓ）に比較して７８（％）に低減できている。
【００８０】
また、この波形の周波数解析を行った結果を図６に示す。図６は、図４および図５のドレイン・ソース間の電圧ＶＤＳの電圧波形をＦＦＴ解析したものをデシベル表示したものである。補償インピーダンス回路８を用いない場合（図４）の波形のＦＦＴ解析結果を実線で、補償インピーダンス回路８を適用した場合（図５）の波形のＦＦＴ解析結果を破線でしめす。補償インピーダンス回路８を用いない場合には４２（ＭＨｚ）に大きな高調波が発生しているが、補償インピーダンス回路８を適用した場合には２４（ＭＨｚ）と５０（ＭＨｚ）に高調波が分散し、そのピーク値も低減し、低減量はそれぞれ３．４（ｄＢ）と１０．１（ｄＢ）である。
【００８１】
このように、実施例１の構成では、補償インピーダンス回路８を用いない場合に比較して、過渡波形の高調波成分の低減を可能にし、インバータによる不要電磁放射のレベルを低減する効果を得られることが明らかである。
【実施例２】
【００８２】
図２は、実施例１に適用できる補償インピーダンス回路８の実装構成を示したものである。図１に示すように、パワー半導体モジュール４の近傍には、正電源配線３ａ、負電源配線３ｂ、スナバ回路７ａ、７ｂが密集して配置される構成となる。この配置で、電力変換装置の形状や体積を維持したまま実装できる補償インピーダンス回路８の実施例の１つが図２の構成である。
【００８３】
図２では、その上段に平面図、中段に断面図を示しており、かつ下段にこの構成で実現する回路構成を図示している。
【００８４】
図２中段の断面図に特徴がよくあらわれているように、補償インピーダンス回路８は、絶縁基板８５を挟む導体８６ａ、８６ｂ、８６ｃで構成される。絶縁基板８５の下面全体には導体８６ｃが配置され、絶縁基板８５の上面には領域を分けて導体８６ａと８６ｂが配置されている。これら導体は互いに絶縁されている。導体８６ａは導体８６ｃとの間に、絶縁基板８５を誘電体として見込む並行平板容量を構成し、導体８６ｂも導体８６ｃとの間に、絶縁基板８５を誘電体として見込む並行平板容量を構成している。これらの並行平板容量は、それぞれ図１に示す実施例１の回路で示した容量８１と８２に成りえる。
【００８５】
図２上段の平面図は、絶縁基板８５の上面に領域を分けて配置された導体８６ａと８６ｂの領域を示している。導体８６ａの領域で容量８１を形成し、導体８６ｂの領域で容量８２を形成している。また、導体８６ｂの一部は図２上段に示すようにインダクタンスを発生しやすいミアンダ状のパターンを構成し、さらにその一端をビアホール群８４によって導体８６ｂと接続することで、容量８２と並列接続するリアクタンス８３として構成することができる。
【００８６】
さらに導体８６ａと導体８６ｂをパワー半導体モジュール４の正と負の電源端子４７，４８に接続するために、接続端子８０ａと８０ｂをそれぞれ導体８６ａと導体８６ｂへ接続する。接続端子８０ａと８０ｂの開孔部は、パワー半導体モジュール４へのネジ止めの際に利用する。
【００８７】
尚、図２に実施例として示す補償インピーダンス回路８は、その容量８１、８２、リアクタンス８３の定数を決定したのちに作成するが、電力変換装置の構成部材の変更等により、その回路定数を変更する必要が生じることがある。このような場合に、図２の実施例では、導体８６ａと導体８６ｂに関して、導体切断線（８１ａ―８１ａ’）、（８１ｂ―８１ｂ’）、（８２ａ―８２ａ’）、（８２ｂ―８２ｂ’）のように切断することで、並行平板容量の平板面積を減少させ、容量８１および８２の値を変更し、補償インピーダンス回路８の両端子間に発生するインピーダンスの周波数依存性を変更することが可能である。
【実施例３】
【００８８】
図７は、実施例２に係る電力変換装置１００の構成例を示す図である。この図において、電力変換装置１００は、直流電源１、平滑コンデンサ２、正電源配線３ａ、負電源配線３ｂ、パワー半導体モジュール４’、ゲート駆動制御回路５、誘導性負荷６、スナバ回路７、補償インピーダンス回路８で構成される。
【００８９】
図１の電力変換装置１００との相違点は、補償インピーダンス回路８をパワー半導体モジュール４’に内包する構成としたことである。その他の構成は既に説明した図１に示された同一の符号を付された構成と、同一の機能を有するので、それらの説明は省略する。
【００９０】
パワー半導体モジュール４’は、補償インピーダンス回路８をモジュール内に含み、補償インピーダンス回路８の一端をスイッチング素子４１のドレイン近傍に、他端をスイッチング素子４２のソース近傍に接続する構成をとる。寄生インダクタンス４５ａと寄生インダクタンス４５ｅは、パワー半導体モジュールを構成する主端子といわれる金属配線部（図示せず）を模している。
【００９１】
パワー半導体モジュールの正電源端子側を正電源主端子とし、それを寄生インダクタンス４５ａ、同じく負電源端子側を負電源主端子とし、それを寄生インダクタンス４５ｅとする。パワー半導体モジュール４’では、補償インピーダンス回路８は寄生インダクタンス４５ａと４５ｅよりスイッチング素子４１，４２に近く結線できるため、スイッチング素子のドレイン・ソース間電圧に印加されるサージ電圧振動をより効果的に抑制できる。
【００９２】
これは、図１の構成では、寄生インダクタンス４５ａと４５ｅによって生じるΔＶがスイッチング素子４１，４２のドレイン・ソース間電圧に無条件で印加されるのに対し、図６の構成では寄生インダクタンス４５ａと４５ｅも含めたインピーダンスに対して、補償インピーダンス回路が機能するからである。従って、図６の構成では、サージ電圧振動の振幅は、図１の構成に比較してより小さく抑制できる。
【実施例４】
【００９３】
図８は、パワー半導体モジュール４の一部と補償インピーダンス回路８の構成を示した第３の実施例である。ここでは、パワー半導体モジュール４の一部と補償インピーダンス回路８を同一基板上に形成している。
【００９４】
第３の実施例では、絶縁基板８５を挟む導体として、図１の補償インピーダンス回路８を構成していた導体８６ａ、８６ｂ、８６ｃの他に、新たに導体４Ｐ、４Ｎ、４Ｄ２、４Ｓ２、４ＲＴＮと、半導体チップ（４１から４４）を追加配置し、半導体チップと導体の間をボンディングワイヤ４ｗで接続するように構成されている。
【００９５】
まず補償インピーダンス回路８の部分についてみると、この構成は図２で説明したものと基本的に同じである。ここでは導体８６ａは導体８６ｃとの間に、絶縁基板８５を誘電体として見込む並行平板容量を構成し、導体８６ｂも導体８６ｃとの間に、絶縁基板８５を誘電体として見込む並行平板容量を構成する。これらはそれぞれ、図７に示す第２の実施例の回路で示した容量Ｃ８１とＣ８２に成りえる。また、導体８６ｂの一部は図２に示すようにインダクタンスを発生しやすいミアンダ状のパターンを構成し、さらにその一端をビアホール群８４ａによって導体８６ｂと接続することで、Ｃ８２と並列接続するＬ８３として動作する。
【００９６】
上記のようにして補償インピーダンス回路８を形成したうえで、さらに導体８６ａは導体４Ｐと接続されており、導体８６ｂは、導体４Ｎと接続されている。導体４Ｐと導体４Ｎはそれぞれ図示しない主端子と接続してパワー半導体モジュール４’の正電源端子４７と負電源端子４８に接続される。
【００９７】
また導体パターン４Ｐは、スイッチング素子４１のドレインと還流ダイオード４３のカソードを接続する。導体パターン４Ｇ１はボンディングワイヤ４ｗを介してスイッチング素子４１のゲート端子と接続する。導体パターン４Ｄ２は、スイッチング素子４１のソースと還流ダイオード４３のアノードを、ボンディングワイヤを介して接続されるとともに、スイッチング素子４２のドレインと還流ダイオード４４のカソードを接続される。さらに、パワー半導体モジュール４の中間端子４９の主端子を接続する導体でもある。
【００９８】
また導体パターン４Ｇ２はボンディングワイヤ４ｗを介してスイッチング素子４２のゲート端子と接続する。導体パターン４Ｄ２は、スイッチング素子４２のソースと還流ダイオード４４のアノードを、ボンディングワイヤを介して接続される。さらにビアホール８４ｂを介して、裏面側導体の導体４ＲＴＮ、さらにビアホール８４ｃを介して導体４Ｎと接続される。
【００９９】
上記のように、図８に示す実施例では、パワー半導体モジュール４の一部と補償インピーダンス回路８を同一基板上に実現することができる。図１および図２に示す実施例に対する利点は、図７の実施例で説明したようにサージ電圧振動の振幅を図１および図２の構成に比較してより小さく抑制できる他に、若干の面積増は必要となるものの、元来の絶縁基板と導体を利用して補償インピーダンス回路を低コストに実現できることである。
【０１００】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【０１０１】
例えば、スイッチング素子をＭＯＳ−ＦＥＴ（ＭＯＳ型電界効果トランジスタ）、Ｊ−ＦＥＴ（接合型電界効果トランジスタ）のユニポーラデバイス、そしてＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）のようなバイポーラデバイスのいずれのデバイスに置き換え、さらに端子の機能のうち、例えば、ドレインをコレクタ、ソースをエミッタ、ゲートをベースに置き換えた場合であっても、本発明の効果は変わるものではない、また、還流ダイオードに関しても、同様に、ＰＮ接合ダイオードやＳＢ（ショットキー接合）ダイオードのいずれを用いても本発明の効果は変わるものではないことは明らかである。
【符号の説明】
【０１０２】
１：直流電源
２：平滑コンデンサ
３ａ：正電源配線
３ｂ：負電源配線
４：パワー半導体モジュール
５：ゲート駆動制御回路
６：誘導性負荷
７：スナバ回路
８：補償インピーダンス回路
１１：配線
４１，４２：スイッチング素子
４３，４４：還流ダイオード
４７：正電源端子
４８：負電源端子
４９：中間端子
８１：第２のコンデンサ
８２：第１のコンデンサ
８３：リアクタンス
８４ａ、８４ｂ、８４ｃ：ビアホール
８５：絶縁基板
８６ａ、８６ｂ、８６ｃ：導体
１００：電力変換回路
【図１】
2015012742.tif 000009
【図２】
2015012742.tif 000010
【図３】
2015012742.tif 000011
【図４】
2015012742.tif 000012
【図５】
2015012742.tif 000013
【図６】
2015012742.tif 000014
【図７】
2015012742.tif 000015
【図８】
2015012742.tif 000016