(57)【要約】【課題】高精細化された場合であっても高い表示品質の発光素子表示装置を提供する。【解決手段】発光素子表示装置は、絶縁材料からなる基板（１２０）と、基板上の表示領域の各画素に形成される１又は複数の薄膜トランジスタ（２２０，２３０）と、各画素において電流が流れることにより発光する発光素子（１３０）と、基板及び薄膜トランジスタの間に配置され、平面視で少なくとも２つの薄膜トランジスタと重畳する第１電極（１７１）と、第１電極の基板側とは反対側に、絶縁膜を介して配置され、第１電極と容量を形成する導電材料からなる第２電極（１７２）と、を備える。【選択図】図７
2015135438.tif 000002
【特許請求の範囲】
【請求項１】
絶縁材料からなる基板と、
前記基板上の表示領域に配置された複数の画素と、
前記複数の画素の各画素に形成される１又は複数の薄膜トランジスタと、
前記各画素において電流が流れることにより発光する発光素子と、
前記基板及び前記薄膜トランジスタの間に配置され、平面視で少なくとも２つの前記薄膜トランジスタと重畳する第１電極と、
前記第１電極の前記基板側とは反対側に、絶縁膜を介して配置され、前記第１電極と容量を形成する導電材料からなる第２電極と、を備える発光素子表示装置。
【請求項２】
請求項１に記載の発光素子表示装置において、
前記第１電極は複数の画素に跨って形成される、ことを特徴とする発光素子表示装置。
【請求項３】
請求項１に記載の発光素子表示装置において、
前記第１電極は前記表示領域を覆って形成される、ことを特徴とする発光素子表示装置。
【請求項４】
請求項３に記載の発光素子表示装置において、
前記第１電極には、平面視で複数箇所に開けられた穴であるスリットが形成されている、ことを特徴とする発光素子表示装置。
【請求項５】
請求項１に記載の発光素子表示装置において、
前記第１電極は、前記各画素において前記発光素子を発光させる基準電位に接続される、ことを特徴とする発光素子表示装置。
【請求項６】
請求項１に記載の発光素子表示装置において、
前記発光素子は、発光層を含む有機層とアノード電極とカソード電極とを備え、
前記第１電極は前記カソード電極と電気的に接続され、
前記第２電極は前記アノード電極と電気的に接続されていることを特徴とする発光素子表示装置。
【請求項７】
請求項１に記載の発光素子表示装置において、
前記各画素は、
階調値に応じた電圧の印加を制御する画素トランジスタと、
前記画素トランジスタを介して印加された電位に基づいて発光を制御する駆動トランジスタとを有し、
前記第２電極は、前記駆動トランジスタのゲートに接続されている、ことを特徴とする発光素子表示装置。
【請求項８】
請求項７に記載の発光素子表示装置において、
前記第１電極は、前記駆動トランジスタのソース又はドレインの一方に接続されている、ことを特徴とする発光素子表示装置。
【請求項９】
請求項１に記載の発光素子表示装置において、
前記第２電極の前記基板側とは反対側に、絶縁膜を介して配置され、前記第２電極と容量を形成する導電材料からなる第３電極を更に備え、
前記第３電極は、前記第１電極と電気的に接続されて、第２電極と容量を形成する、ことを特徴とする発光素子表示装置。
【請求項１０】
請求項９に記載の発光素子表示装置において、
前記薄膜トランジスタは半導体層を有し、
前記第３電極は、前記半導体層と同層に形成されていることを特徴とする発光素子表示装置。
【請求項１１】
請求項１に記載の発光素子表示装置において、
前記第２電極の前記基板側とは反対側に、絶縁膜を介して配置され、前記第２電極と容量を形成する導電材料からなる第３電極を更に備え、
前記第１電極は、前記発光素子のカソード電極に接続され、
前記第２電極は、前記駆動トランジスタのソース又はドレインの一方に接続され、
前記第３電極は、前記駆動トランジスタのゲートに接続されている、ことを特徴とする発光素子表示装置。
【請求項１２】
絶縁材料からなる基板と、
前記基板上の表示領域に配置された複数の画素と、
前記複数の画素の各画素に形成される１又は複数の薄膜トランジスタと、
発光層を含む有機層とアノード電極とカソード電極とを備える発光素子と、
前記基板及び前記薄膜トランジスタの間に配置され、平面視で少なくとも２つの前記薄膜トランジスタと重畳する第１電極と、
前記第１電極の前記基板側とは反対側に、絶縁膜を介して配置され、前記第１電極と対向する第２電極と、を備えることを特徴とする発光素子表示装置。
【請求項１３】
請求項１２に記載の発光素子表示装置において、
前記第1の電極は、前記薄膜トランジスタの１つのソース又はドレインの一方に接続されていることを特徴とする発光素子表示装置。
【請求項１４】
請求項１２に記載の発光素子表示装置において、
前記第２の電極は、前記薄膜トランジスタの１つのゲート電極に接続されていることを特徴とする発光素子表示装置。
【請求項１５】
請求項１３に記載の発光素子表示装置において、
前記薄膜トランジスタは半導体層を有し、
前記第２電極は、前記半導体層と同層に形成されていることを特徴とする発光素子表示装置。
【請求項１６】
請求項１２に記載の発光素子表示装置において、
前記第１電極は、前記カソード電極と電気的に接続されていることを特徴とする発光素子表示装置。
【請求項１７】
請求項１２に記載の発光素子表示装置において、
前記第２電極は、前記アノード電極と電気的に接続されていることを特徴とする発光素子表示装置。
【請求項１８】
絶縁材料からなる基板と、
前記基板上の表示領域に配置された複数の画素と、
前記複数の画素の各画素に形成され、第１の半導体層を有する１又は複数の薄膜トランジスタと、
発光層を含む有機層とアノード電極とカソード電極とを備える発光素子と、
前記第１の半導体層と同層に形成された第２の半導体層と、
前記基板及び前記薄膜トランジスタの間に配置される第１電極と、
前記第１電極の前記基板側とは反対側に、絶縁膜を介して配置され、前記第１電極と対向する第２電極とを備え、
前記第１電極は、少なくとも前記薄膜トランジスタの１つの前記第１の半導体層と、前記第２の半導体層とに、平面視で重畳することを特徴とする発光素子表示装置。
【請求項１９】
請求項１８に記載の発光素子表示装置において、
前記第２電極は、前記第２の半導体層であることを特徴とする発光素子表示装置。
【請求項２０】
請求項１８に記載の発光素子表示装置において、
前記第１電極は、前記第２の半導体層と電気的に接続し、
前記第２電極は、前記第1電極と前記第２電極との間に位置していることを特徴とする発光素子表示装置。
【請求項２１】
請求項１８から請求項２０の何れか１項に記載の発光素子表示装置において、
前記各画素は発光領域を有し、
前記前記第２の半導体層は、平面視で前記発光領域と重畳することを特徴とする発光素子表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子表示装置に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（ＯＬＥＤ：Organic Light Emitting Diode）等の自発光体を用いた発光素子表示装置が実用化されている。このようなＯＬＥＤを用いた有機ＥＬ（Electro-luminescent）表示装置をはじめとする発光素子表示装置は、従来の液晶表示装置と比較して、自発光体を用いているため、視認性、応答速度の点で優れているだけでなく、バックライトのような補助照明装置を要しないため、更なる薄型化が可能となっている。
【０００３】
特許文献１は、各画素に配置される駆動トランジスタのスレッショルド電圧を補償する薄膜トランジスタ及びキャパシタを有する有機ＥＬ表示装置を開示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開４９８９４１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述のような有機ＥＬ表示装置等の発光素子表示装置においても、近年、高精細化が進むことにより、各画素の大きさが小さくなってきている。有機ＥＬ表示装置は、各画素において階調値に応じた電位差を保持することにより電流を流すものであるが、画素が小さくなるとそれに伴って電極も小さくなるため、結果として電位差を保持するための容量が小さくなる。電位差を保持する容量が小さい場合には、ノイズの影響や微少なリークによる影響で電位差が変化し、各画素における輝度のばらつきとなることから、表示品質が低下することが考えられる。
【０００６】
本発明は、上述の事情に鑑みてされたものであり、高精細化された場合であっても高い表示品質の発光素子表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の発光素子表示装置は、絶縁材料からなる基板と、前記基板上の表示領域に配置された複数の画素と、前記複数の画素の各画素に形成される１又は複数の薄膜トランジスタと、前記各画素において電流が流れることにより発光する発光素子と、前記基板及び前記薄膜トランジスタの間に配置され、平面視で少なくとも２つの前記薄膜トランジスタと重畳する第１電極と、前記第１電極の前記基板側とは反対側に、絶縁膜を介して配置され、前記第１電極と容量を形成する導電材料からなる第２電極と、を備える発光素子表示装置である。ここでいう画素は、発光素子を有する単位を意味し、画素が複数の発光素子で構成されることにより複数の副画素を有している場合には副画素を意味する。
【０００８】
また、本発明の発光素子表示装置において、前記第１電極は複数の画素に跨って形成されていてもよく、また、前記第１電極は前記表示領域を覆って形成されていてもよい。この場合において、前記第１電極には、平面視で複数箇所に開けられた穴であるスリットが形成されていてもよい。
【０００９】
また、本発明の発光素子表示装置において、前記第１電極は、前記各画素において前記発光素子を発光させる基準電位に接続されていてもよい。
【００１０】
また、本発明の発光素子表示装置において、前記第１電極は前記発光素子のカソード電極と電気的に接続され、前記第２電極は前記アノード電極と電気的に接続されいてもよい。
【００１１】
また、本発明の発光素子表示装置において、前記各画素は、階調値に応じた電圧の印加を制御する画素トランジスタと、前記画素トランジスタを介して印加された電位に基づいて発光を制御する駆動トランジスタとを有し、前記第２電極は、前記駆動トランジスタのゲートに接続されていてもよい。
【００１２】
また、本発明の発光素子表示装置において、前記第１電極は、前記駆動トランジスタのソース又はドレインの一方に接続されていてもよい。
【００１３】
また、本発明の発光素子表示装置において、前記第２電極の前記基板側とは反対側に、絶縁膜を介して配置され、前記第２電極と容量を形成する導電材料からなる第３電極を更に備え、前記第３電極は、前記第１電極と電気的に接続されて、第２電極と容量を形成してもよい。
【００１４】
また、本発明の発光素子表示装置において、前記第２電極の前記基板側とは反対側に、絶縁膜を介して配置され、前記第２電極と容量を形成する導電材料からなる第３電極を更に備え、前記第１電極は、前記発光素子のカソードに接続され、前記第２電極は、前記駆動トランジスタのソース又はドレインの一方に接続され、前記第３電極は、前記駆動トランジスタのゲートに接続されていてもよい。
【００１５】
また、本発明の発光素子表示装置は、絶縁材料からなる基板と、前記基板上の表示領域に配置された複数の画素と、前記複数の画素の各画素に形成される１又は複数の薄膜トランジスタと、発光層を含む有機層とアノード電極とカソード電極とを備える発光素子と、前記基板及び前記薄膜トランジスタの間に配置され、平面視で少なくとも２つの前記薄膜トランジスタと重畳する第１電極と、前記第１電極の前記基板側とは反対側に、絶縁膜を介して配置され、前記第１電極と対向する第２電極と、を備える。
【００１６】
また、本発明の発光素子表示装置は、絶縁材料からなる基板と、前記基板上の表示領域に配置された複数の画素と、前記複数の画素の各画素に形成され、第１の半導体層を有する１又は複数の薄膜トランジスタと、発光層を含む有機層とアノード電極とカソード電極とを備える発光素子と、前記第１の半導体層と同層に形成された第２の半導体層と、前記基板及び前記薄膜トランジスタの間に配置される第１電極と、前記第１電極の前記基板側とは反対側に、絶縁膜を介して配置され、前記第１電極と対向する第２電極とを備え、前記第１電極は、少なくとも前記薄膜トランジスタの１つの前記第１の半導体層と、前記第２の半導体層とに、平面視で重畳する。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態に係る有機ＥＬ表示装置を概略的に示す図である。
【図２】図１のII−II線における断面を概略的に示す図である。
【図３】対向基板を有さない有機ＥＬ表示装置の例について示す図である。
【図４】図１の画素に含まれる副画素の構成例について示す図である。
【図５】図１の画素に含まれる副画素の構成例について示す図である。
【図６】副画素における回路の一例について示す回路図である。
【図７】図４のVII−VII線における断面を示す図である。
【図８】実施形態の第１の変形例について、図７と同じ視野で示す断面図である。
【図９】図８の第１の変形例について、第１電極及び第２電極の配置を平面視で概略的に示す図である。
【図１０】実施形態の第２の変形例について示す断面図である。
【図１１】実施形態の第３の変形例について示す断面図である。
【図１２】実施形態の第４の変形例について示す断面図である。
【発明を実施するための形態】
【００１８】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１９】
図１には、本発明の実施形態に係る発光素子表示装置である有機ＥＬ表示装置１００が概略的に示されている。この図に示されるように、有機ＥＬ表示装置１００は、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）基板１２０及び対向基板１５０の２枚の基板を有し、これらの基板の間には透明樹脂の充填剤１９１（図２参照）が封止されている。有機ＥＬ表示装置１００のＴＦＴ基板１２０及び対向基板１５０には、マトリクス状に配置された画素２１０からなる表示領域２０５が形成されている。ここで、各画素２１０は複数の副画素２１２（後述）から構成されている。
【００２０】
また、ＴＦＴ基板１２０は透明のガラス又は樹脂の絶縁材料からなる基板であり、ＴＦＴ基板１２０には、副画素２１２のそれぞれに配置されたＴＦＴである画素トランジスタ２２０（後述）の走査信号線２６２に対してソース・ドレイン間を導通させるための電位を印加すると共に、画像信号線２６１（後述）に対して各副画素２１２の階調値に対応する電圧を印加する駆動回路である駆動ＩＣ（Integrated Circuit）１８２が載置され、外部から画像信号等を入力するためのＦＰＣ（Flexible Printed Circuits）１８１が取付けられている。また、本実施形態においては、図の矢印に示されるように、ＴＦＴ基板１２０の発光層が形成された側に光を出射するトップエミッション型の有機ＥＬ表示装置としている。
【００２１】
図２は、図１のII−II線における断面を概略的に示す図である。この断面図に示されるように、ＴＦＴ基板１２０には、ＴＦＴ回路が形成されたＴＦＴ回路層１６０と、ＴＦＴ回路層１６０上に形成された複数の発光素子である複数の有機ＥＬ素子１３０と、有機ＥＬ素子１３０を覆って水分を遮断する封止膜１２５と、を有している。有機ＥＬ素子１３０は、各画素２１０に含まれる副画素２１２の数だけ形成されるが、図２では説明を分かりやすくするため、省略して記載している。また、対向基板１５０には、例えば３色又は４色のそれぞれ異なる波長領域の光を透過するカラーフィルタ及び各副画素２１２の境界から出射される光を遮断する遮光膜であるブラックマトリクスが形成されている。ＴＦＴ基板１２０と対向基板１５０との間の充填剤１９１は、シール剤１９２により封止されている。
【００２２】
なお、本実施形態においては、図２に示されるような対向基板１５０を有する構成としているが、図３に示されるような対向基板１５０を有さない構成とすることもできる。また、図３に示されるように、駆動ＩＣ１８２をＦＰＣ１８１上に配置してもよく、特にＴＦＴ基板１２０を柔軟な樹脂材料とした場合には、ＴＦＴ基板１２０をＦＰＣ１８１と一体とした構成であってもよい。また、本実施形態においては、有機ＥＬ素子１３０において白色を発光し、カラーフィルタを用いて３色又は４色の波長領域の光を透過する構成とするが、有機ＥＬ素子１３０において、例えば３色又は４色のそれぞれ異なる波長領域の光を発光する構成としてもよい。
【００２３】
図４は、図１の画素２１０に含まれる副画素２１２の構成例について示す図である。この図に示されるように画素２１０は、Ｒ（赤）Ｇ（緑）Ｂ（青）Ｗ（白）の４種類の色に対応する波長領域の光を出射する略矩形の副画素２１２からなり、副画素２１２は同じ画素２１０内の他の副画素２１２と２辺が接するように田の字型に整列されている。なお、画素２１０における副画素２１２の構成は、図４の構成に限られず、図５に示されるようなＲＧＢの３色に対応する副画素２１２からなるストライプ構成であってもよく、また、ストライプ構成で更にＲＧＢＷの４種類の色を使用するものであってもよい。画素２１０を構成する副画素２１２の配置はこれらの限られず適宜定めることができる。
【００２４】
図６は、副画素２１２における回路の一例について示す回路図である。この図を用いて発光における回路の動作について説明する。画像信号線２６１に各副画素２１２の階調値に応じた画像信号が印加され、走査信号線２６２の信号に基づいて画素トランジスタ２２０が導通することにより、階調値に基づいた電圧が容量２４１及び／又は２４２に蓄えられる。有機ＥＬ素子１３０は、ＴＦＴである駆動トランジスタ２３０が容量２４１及び／又は２４２に蓄えられた電位に基づいた電流を流すことにより発光する。容量２４３は、有機ＥＬ素子１３０のアノード・カソード間に設けられている。有機ＥＬ素子１３０のカソード側は低基準電位ＶＳＳに接続され、駆動トランジスタ２３０のソース側（有機ＥＬ素子１３０側とは反対側）は、高基準電位ＶＤＤに保持されている。
【００２５】
ここで、各容量２４１、２４２及び２４３を形成するかどうかは任意であり、すべての容量を形成するような構成としてもよいし、いずれか１つの容量、或いはいずれか２つの容量が形成されることとしてもよい。なお、本回路図においてはｐ型の半導体を用いることとしているが、ｎ型の半導体を用いることとしてもよい。また、図６の回路は発光の制御を説明するための簡易的な回路であり、２つのトランジスタを有するものとしたが、３つ以上のトランジスタを有する構成としてもよいし、その他の制御配線や容量を含むものであってもよく、回路の構成は任意に定めることが可能である。
【００２６】
図７は、図４のVII−VII線における断面を概略的に示す図である。なお、この図においては、充填剤１９１及び対向基板１５０の記載を省略し、ＴＦＴ基板１２０、ＴＦＴ回路層１６０、有機ＥＬ素子１３０及び封止膜１２５のみが示されている。この図に示されるように、ＴＦＴ回路層１６０は、画素トランジスタ２２０及び駆動トランジスタ２３０を有し、ＴＦＴ基板１２０と、画素トランジスタ２２０及び駆動トランジスタ２３０との間に配置され、平面視で少なくとも駆動トランジスタ２３０の一部及び画素トランジスタ２２０の一部に重畳する第１電極１７１を有している。また、第１電極１７１のＴＦＴ基板１２０側とは反対側、ここでは第１電極１７１と、画素トランジスタ２２０及び駆動トランジスタ２３０との間には、絶縁膜１６３及び１６５を介して第１電極１７１と容量を形成する導電材料からなる第２電極１７２が配置されている。なお、本実施形態においては、第１電極１７１は、平面視で、複数の副画素２１２を覆うと共に表示領域２０５を覆い、表示領域２０５と重畳して形成されている。
【００２７】
ここで、第１電極１７１は、少なくともＭｏ（モリブデン）及びＷ（タングステン）のいずれか一方を含む金属からなり、表示領域２０５を覆うベタ電極とすることができる。Ｍｏ又はＷを含むような高融点金属を使用することにより、製造時に熱処理が行なわれる場合であっても、溶融等による変質がなく、品質を保つことができる。特に、半導体層２２４又は２３４をポリシリコン等の半導体とした場合には有効である。なお、第２電極１７２も、少なくともＭｏ及びＷのいずれか一方を含む高融点金属で形成することができ、この場合にも同様の効果を得ることができる。また、絶縁膜１６３にはＳｉＮ等の誘電率の大きい材料を用いることにより、第１電極１７１と第２電極１７２とで形成される電気的な容量を、より大きくすることができる。ここで、第２電極１７２は、１つの副画素２１２につき１つが独立して形成され、副画素２１２内の回路に接続されている。また、第１電極１７１とＴＦＴ基板１２０との間にはＳｉＮｘ等の絶縁材料からなる下地膜１６１が形成されている。
【００２８】
駆動トランジスタ２３０は、ゲート２３１、ソース２３２及びドレイン２３３を有し、ソース２３２及びドレイン２３３の間には、半導体層２３４が配置されている。また、画素トランジスタ２２０はゲート２２１、ソース２２３及びドレイン２２２を有し、ソース２２３及びドレイン２２２の間には、半導体層２２４が配置されている。画素トランジスタ２２０のドレイン２２２と駆動トランジスタ２３０のゲートは接続されている。半導体層２２４及び２３４とゲート２２１及び２３１との間にはＳｉＮｘ等の絶縁材料からなる絶縁膜１６６が形成され、ゲート２２１及び２３１上にはＳｉＮｘ等の絶縁材料からなる絶縁膜１６７が形成されている。画素トランジスタ２２０及び駆動トランジスタ２３０上には、有機絶縁材料からなる平坦化膜１６８が形成されている。
【００２９】
また、有機ＥＬ素子１３０は、平坦化膜１６８に空けられたコンタクトホールを介して駆動トランジスタ２３０のドレイン２３３と接続されたアノード電極１３１と、有機絶縁材料によりアノード電極１３１の端部を覆い、隣接する副画素２１２のアノード電極１３１との間を絶縁する画素分離膜１３５と、各副画素２１２のアノード電極１３１と接し、表示領域２０５を覆うように形成された発光層を含む有機層１３２と、インジウム及びスズの複合酸化物、インジウム及び亜鉛の複合酸化物等からなる透明な導電膜であるカソード電極１３３と、から構成される。ここで、アノード電極１３１と有機層１３２とが接している領域が発光する発光領域となる。
【００３０】
上述のような構成において、第１電極１７１は、駆動トランジスタ２３０のソース２３２と接続されると共に、表示領域２０５外の複数箇所において高基準電位ＶＤＤに接続され、高基準電位ＶＤＤの電圧を保持している。また、第２電極１７２は、駆動トランジスタ２３０のゲート２３１（すなわち、画素トランジスタ２２０のドレイン２２２）と接続されている。これにより、第１電極１７１と第２電極１７２とは、図６の回路図における容量２４１を形成している。したがって、第１電極１７１及び第２電極１７２により大きな容量２４１を形成できるため、有機ＥＬ素子１３０に提供する電流を安定させることができる。また、第１電極１７１及び第２電極１７２は、駆動トランジスタ２３０及び画素トランジスタ２２０のＴＦＴ基板１２０側に形成されているため、回路構成に影響を与えずに容量を形成することができる。また、第１電極１７１は、高基準電位ＶＤＤに接続され、表示領域２０５に重畳して形成されているため、表示領域２０５において、より一様な電位で高基準電位ＶＤＤを供給することができる。更に、第１電極１７１は、各副画素２１２内の回路に、別途、高基準電位ＶＤＤを供給する配線を必要としないため、駆動トランジスタ２３０又は画素トランジスタ２２０をより大きく形成することができる。また、第１電極１７１が表示領域２０５外の複数箇所において接続される構成とすることにより更に安定した電位を供給することができる。また、第１電極１７１は表示領域２０５に重畳して形成されているため、有機ＥＬ素子１３０で発生した熱を効率よく放熱することができ、また、回路において発生する電磁ノイズを遮蔽することもできる。
【００３１】
なお、上述の実施形態においては、第１電極１７１を駆動トランジスタ２３０のソース２３２と接続し、第２電極１７２を駆動トランジスタ２３０のゲート２３１と接続することとしたが、第１電極１７１を表示領域２０５において、有機ＥＬ素子１３０のカソード側が接続される低基準電位ＶＳＳに接続し、即ち有機ＥＬ素子１３０のカソード電極に接続し、第２電極１７２を駆動トランジスタ２３０のドレイン２３３と接続する、換言すれば有機ＥＬ素子１３０のアノード電極に接続することにより、容量２４３を形成することもできる。
【００３２】
図８は、図７と同じ視野において、上述の実施形態の第１の変形例について示す断面図である。上述の実施形態においては、第１電極１７１は、表示領域２０５を覆うベタ電極であることとしたが、第１の変形例においては、第１電極１７１の一部に第１電極１７１に開けられた穴であるスリット１７８が設けられている点で上述の実施形態と異なっている。図９は、第１電極１７１及び第２電極１７２の配置を平面視で概略的に示す図である。この図に示されるように、第２電極１７２は、表示領域２０５全体に重畳して広がる第１電極１７１に重畳して、副画素２１２毎に独立して配置されている。また、第１電極１７１に設けられるスリット１７８は、第２電極１７２と容量を形成するため、第２電極１７２に重畳しない領域に設けられる。また、表示領域２０５外では、第１電極１７１は複数の端子１８５と電気的に接続し、高基準電位ＶＤＤに保持される。
【００３３】
このような構成とすることにより、上述の実施形態の効果に加えて、第１電極１７１内に生じる応力を緩和することができると共に、放熱を効率的に行うことができる。なお、図８においては、スリット１７８を穴状に設けることとしたが、スリット１７８は第１電極１７１を切断するように端から端まで延びるものであってもよい。この場合にもそれぞれの第１電極１７１は、平面視で少なくとも駆動トランジスタ２３０の一部及び画素トランジスタ２２０の一部に重畳するように形成され、第１電極１７１は、高基準電位ＶＤＤ等の固定電位に接続される。
【００３４】
図１０は、上述の実施形態の第２の変形例について示す断面図である。この断面は、図７とは異なり、画素トランジスタ２２０が形成されていない領域の断面について示すものである。この図に示されるように、第２電極１７２は、画素トランジスタ２２０が形成されていない領域で、ＴＦＴを形成する複数の層のうちのいずれかと同一の層を用いて形成されている。特にこの図１０においては半導体層２３４と同一の層で第２電極１７２を形成しており、例えば低温ポリシリコンからなる半導体層２３４のイオン注入量等を変化させることにより、導体として用いられる。しかしながら、ソース・ドレイン電極等の導体層により、第２電極１７２を形成することとしてもよい。
【００３５】
ここで、スリット１７８は、平面視で第１電極１７１の端から端まで縦横に延び、各副画素２１２で電気的に独立した電極となっている。しかしながら、各副画素２１２で電気的に独立した第１電極１７１は、平面視で少なくとも画素トランジスタ２２０の一部及び駆動トランジスタ２３０の一部に重畳するように配置されている。第１電極１７１は、駆動トランジスタのドレイン２３３と接続されており、第２電極１７２を導体からなるブリッジ１７４を介して、駆動トランジスタ２３０のゲート２３１と接続することにより、第１電極１７１及び第２電極１７２が図６の容量２４２を形成する。
【００３６】
この第２の変形例のように構成した場合であっても、第１電極１７１及び第２電極１７２により大きな容量２４２を形成できるため、有機ＥＬ素子１３０に提供する電流を安定させることができる。また、第１電極１７１及び第２電極１７２は、トランジスタに重畳して形成されるため、回路構成に影響を与えずに容量を形成することができる。更に、第１電極１７１及び第２電極１７２は、有機ＥＬ素子１３０で発生した熱を効率よく放熱することができ、また、回路において発生する電磁ノイズを遮蔽することもできる。
【００３７】
図１１は、上述の実施形態の第３の変形例について示す断面図である。この断面は、第２の変形例と同様に、画素トランジスタ２２０が形成されていない領域の断面について示すものである。この図に示されるように、第３の変形例では、ＴＦＴ回路層１６０は、第１電極１７１及び第２電極１７２の他、第３電極１７３を有している。第１電極１７１と第２電極１７２とは、ＴＦＴ基板１２０と、駆動トランジスタ２３０及び画素トランジスタ２２０との間に配置されている。第１電極１７１は、平面視で少なくとも駆動トランジスタ２３０の一部及び画素トランジスタ２２０の一部と重畳している。第３電極１７３は、画素トランジスタ２２０が形成されていない領域で、トランジスタを形成する複数の層のうちのいずれかと同一の層を用いて形成されている。この図１１においては半導体層２３４と同一の層で第３電極１７３を形成しており、第２の変形例と同様に、例えば低温ポリシリコンからなる半導体層２３４のイオン注入量等を変化させることにより導体として用いている。しかしながら、ソース・ドレイン電極等の導体層により、第２電極１７２を形成することとしてもよい。ここで、第１電極１７１及び第２電極１７２は、少なくともＭｏ及びＷのいずれか一方を含むような高融点金属とすることができる。
【００３８】
また、第１電極１７１と第３電極１７３とは電気的に接続され、第２電極１７２を挟むように重ねた構造とすることにより、第１電極１７１及び第３電極１７３と、第２電極１７２との間で形成される容量を大きくしている。ここで、第２電極１７２が駆動トランジスタ２３０のソースに接続され、第１電極１７１及び第３電極１７３が駆動トランジスタ２３０のゲート２３１に接続されることにより、第１電極１７１及び第３電極１７３と、第２電極１７２とは、図６の容量２４１を形成している。
【００３９】
この第３の変形例のように構成した場合であっても、第１電極１７１及び第２電極１７２により大きな容量２４１を形成できるため、有機ＥＬ素子１３０に提供する電流を安定させることができる。また、第１電極１７１及び第２電極１７２は、トランジスタに重畳して形成されるため、回路構成に影響を与えずにより大きな容量を形成することができる。更に、第１電極１７１及び第２電極１７２は、有機ＥＬ素子１３０で発生した熱を効率よく放熱することができ、また、回路において発生する電磁ノイズを遮蔽することもできる。
【００４０】
図１２は、上述の実施形態の第４の変形例について示す断面図である。第４の変形例は第３の変形例と同様に第１電極１７１、第２電極１７２及び第３電極１７３を有しているが、第１電極１７１及び第３電極１７３が電気的に接続されていない点で異なっている。この場合に例えば、第１電極１７１をカソード電極１３３と同じ低基準電位ＶＳＳに接続し、第２電極１７２を駆動トランジスタ２３０のドレイン２３３と接続し、第３電極１７３をブリッジ１７４を介して、駆動トランジスタ２３０のゲート２３１と接続することにより、容量２４２及び容量２４３を形成することができる。このようにすることにより、より効率的に大容量を形成することができ、電位を安定させることができるため、表示品質を高めることができる。
【００４１】
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【符号の説明】
【００４２】
１００  有機ＥＬ表示装置、１２０  ＴＦＴ基板、１２５  封止膜、１３０  有機ＥＬ素子、１３１  アノード電極、１３２  有機層、１３３  カソード電極、１３５  画素分離膜、１５０  対向基板、１６０  回路層、１６１  下地膜、１６３  絶縁膜、１６５  絶縁膜、１６６  絶縁膜、１６７  絶縁膜、１６８  平坦化膜、１７１  第１電極、１７２  第２電極、１７３  第３電極、１７４  ブリッジ、１７８  スリット、１８２  駆動ＩＣ、１８５  端子、１９１  充填剤、１９２  シール剤、２０５  表示領域、２１０  画素、２１２  副画素、２２０  画素トランジスタ、２２１  ゲート、２２２  ドレイン、２２３  ソース、２２４  半導体層、２３０  駆動トランジスタ、２３１  ゲート、２３２  ソース、２３３  ドレイン、２３４  半導体層、２４１  容量、２４２  容量、２４３  容量、２６１  画像信号線、２６２  走査信号線。
【図１】
2015135438.tif 000003
【図２】
2015135438.tif 000004
【図３】
2015135438.tif 000005
【図４】
2015135438.tif 000006
【図５】
2015135438.tif 000007
【図６】
2015135438.tif 000008
【図７】
2015135438.tif 000009
【図８】
2015135438.tif 000010
【図９】
2015135438.tif 000011
【図１０】
2015135438.tif 000012
【図１１】
2015135438.tif 000013
【図１２】
2015135438.tif 000014