(57)【要約】【課題】記憶媒体が起動に必要な時間を確保する。【解決手段】受付手段と、制御回路と、遅延回路と、電源回路と、を備える。前記受付手段は、自装置をオン又はオフとする要求を受け付ける。前記制御回路は、前記要求に応じて、記憶媒体への電力供給をオン又はオフとする第１信号を出力する。前記遅延回路は、前記要求がオフからオンへの切り替えを指示する場合に、前記第１信号の出力を所定時間遅延させる。前記電源回路は、前記第１信号に基づいて、前記記憶媒体への電力供給を開始又は停止する。【選択図】図２
2015012776.tif 000002
【特許請求の範囲】
【請求項１】
自装置をオン又はオフとする要求を受け付ける受付手段と、
前記要求に応じて、記憶媒体への電力供給をオン又はオフとする第１信号を出力する制御回路と、
前記要求がオフからオンへの切り替えを指示する場合に、前記第１信号の出力を所定時間遅延させる遅延回路と、
前記第１信号に基づいて、前記記憶媒体への電力供給を開始又は停止する電源回路と、
を備える電源制御装置。
【請求項２】
前記遅延回路は、
前記制御回路から入力される電力供給をオンとする第１信号をトリガとし、所定の期間経過後に第２信号を出力するタイマ回路と、
前記タイマ回路から第２信号が入力されるまで、前記制御回路から入力される第１信号の出力をマスクするマスク回路と、
を備える請求項１に記載の電源制御装置。
【請求項３】
電源が供給されない状態でも所定の数値を保持する不揮発性記憶媒体と、
を更に備え、
前記タイマ回路は、所定の期間を計測するカウンタを備え、前記カウンタの値が前記不揮発性記憶媒体の値と一致した場合に、所定の期間が経過したとして信号を出力する、
請求項１に記載の電源制御装置。
【請求項４】
前記記憶媒体は、ＳＳＤである、
請求項１ないし３の何れか一項に記載の電源制御装置。
【請求項５】
請求項１ないし４のいずれか一項に記載の電源制御装置を備える情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電源制御装置、及び情報処理装置に関する。
【背景技術】
【０００２】
従来、記憶媒体にＳＳＤ（Solid  State  Drive）を採用したパーソナルコンピュータや、ＰＯＳ端末等の情報処理装置がある。係る装置には、ユーザからの操作に応じて、電源のオンとオフとを切り替えるための電源機構が設けられている。
【０００３】
ところで、上記電源機構では、電源のオフを指示した直後に電源スイッチ等を押下することで、電源がオフの状態からオンの状態への切り替えを直ちに行うことが可能となっている。しかしながら、電源オフの期間が短すぎると、ＳＳＤは、起動不良を起こす場合がある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、記憶媒体が起動に必要な時間を確保することができる電源制御装置、情報処理装置、及び商品販売データ処理装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の電源制御装置は、受付手段と、制御回路と、遅延回路と、電源回路と、を備える。前記受付手段は、自装置をオン又はオフとする要求を受け付ける。前記制御回路は、前記要求に応じて、記憶媒体への電力供給をオン又はオフとする第１信号を出力する。前記遅延回路は、前記要求がオフからオンへの切り替えを指示する場合に、前記第１信号の出力を所定時間遅延させる。前記電源回路は、前記第１信号に基づいて、前記記憶媒体への電力供給を開始又は停止する。
【図面の簡単な説明】
【０００６】
【図１】図１は、実施形態にかかるＰＯＳ端末を示す外観斜視図である。
【図２】図２は、マザーボードの構成を示すブロック図である。
【図３】図３は、電源オフから電源オンまでの電源処理を示すフローチャートである。
【図４】図４は、電源オフから電源オンまでの電源処理を示すタイミングチャートである。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態に係る電源制御装置、及び情報処理装置の実施形態を詳細に説明する。
【０００８】
図１は、実施形態にかかるＰＯＳ端末１を示す外観斜視図である。情報処理装置であるＰＯＳ端末１の本体１０は、ドロワ２の上に載置されており、ドロワ２の引出し３の開放動作を制御することができる。本体１０の上面右側にはキーボード４と表示部としてのオペレータ用表示器５とが配列され、上面左側にはレシート／ジャーナルプリンタ６が配列される。キーボード４の右側には、カードリーダ９を有し、非現金決済に用いるカードが挿入されてスライド操作されることにより、そのカードに記録されているデータを読取る。オペレータ用表示器５は、一例として、液晶ディスプレイ装置である。ＰＯＳ端末１の上面後方には、客用表示器７が設けられている。また、ＰＯＳ端末１は、商品の情報を読み取るバーコードスキャナ１１を有する。なお、商品情報の読み取りは、物品を撮像した画像データから当該物品の特徴量を抽出し、予め用意された照合用のデータ（特徴量）と比較して当該物品の種別等を認識（検出）する一般物体認識でもよい。
【０００９】
上述の構成において、ＰＯＳ端末１は、バーコードスキャナ１１で商品情報を読み取り、キーボード４等を用いて商品登録を行うことで売上登録処理を行う。
【００１０】
また、本体１０の正面右上には、電源スイッチ１２を有する。ＰＯＳ端末１は、電源スイッチ１２が押下されることにより電源が投入される。また、ＰＯＳ端末１は、オペレータ用表示器５に表示される電源ＯＦＦボタン（不図示）が押下されることにより電源が切られる。すなわち、ＰＯＳ端末１は、受付手段である電源スイッチ１２と電源ＯＦＦボタンとにより電源を制御する入力が受け付けられる。
【００１１】
また、本体１０の内部には、電源制御装置であるマザーボード１００を有する。図２は、マザーボード１００の構成を示すブロック図である。
【００１２】
マザーボード１００は、ＣＰＵ（Central  Processing  Unit）１１０と、パルス発生回路１２０と、チップセット１３０と、電源ＯＦＦ時間制御回路１４０と、論理積１５０と、電源回路１６０と、ＳＳＤ１７０と、を有している。
【００１３】
ＣＰＵ１１０は、ＰＯＳ端末１の各種の動作を制御する。また、ユーザがＰＯＳ端末１のオペレータ用表示器５に表示された電源ＯＦＦボタンを押下すると、ＣＰＵ１１０は、チップセット１３０に電源ＯＦＦ要求を通知する。
【００１４】
パルス発生回路１２０は、ＰＯＳ端末１の電源スイッチ１２が押下された場合に電源スイッチパルス信号をチップセット１３０に出力する回路である。電源スイッチパルス信号は、一定期間のみＨｉｇｈとなるパルス信号である。
【００１５】
チップセット１３０は、記憶媒体への電力供給を制御する機能を有する。具体的には、チップセット１３０は、電源制御信号を電源ＯＦＦ時間制御回路１４０と、論理積１５０とに出力する。そして、電源制御信号は、ＰＯＳ端末１の記憶媒体であるＳＳＤへの電力供給の制御に用いる信号であり、Ｈｉｇｈの場合に電力供給を示し、Ｌｏｗの場合に電力停止を示す。チップセット１３０は、パルス発生回路１２０から電源スイッチパルス信号が入力された場合に、電源制御信号をＨｉｇｈにする。一方、チップセット１３０は、ＣＰＵ１１０から電源ＯＦＦ要求が入力された場合に、電源制御信号をＬｏｗにする。
【００１６】
タイマ回路である電源ＯＦＦ時間制御回路１４０は、電源制御信号をトリガにして、一定期間経過後に電源制御ＥＮ信号からＨｉｇｈを出力する回路である。電源ＯＦＦ時間制御回路１４０は、コンデンサ（不図示）を有する汎用タイマＩＣで構成される。電源ＯＦＦ時間制御回路１４０は、電源制御信号からＨｉｇｈが入力されるとコンデンサへの充電を開始する。コンデンサの電圧がスレッショルド電圧に到達すると、電源ＯＦＦ時間制御回路１４０は、電源制御ＥＮ信号をＨｉｇｈにする。
【００１７】
マスク回路である論理積１５０は、電源制御信号と、電源制御ＥＮ信号との両方から有効な状態を示すＨｉｇｈが入力された場合に電源制御ＶＡＬＩＤ信号をＨｉｇｈにする。すわなち、論理積１５０は、電源制御信号と、電源制御ＥＮ信号との何れか一方からＬｏｗが入力された場合、電源制御ＶＡＬＩＤ信号をＬｏｗにする。
【００１８】
つまり、論理積１５０は、電源ＯＦＦ時間制御回路１４０によって電源制御ＥＮ信号が遅延して入力されるまで、電源制御信号の出力をマスクする回路である。よって、論理積１５０と電源ＯＦＦ時間制御回路１４０とは、電源制御ＶＡＬＩＤ信号が出力されるまでの遅延回路となっている。
【００１９】
電源回路１６０は、電源制御ＶＡＬＩＤ信号がＨｉｇｈの場合に電源をオンにしてＳＳＤ１７０に電力を供給する回路である。そして、電源回路１６０は、電源制御ＶＡＬＩＤ信号がＬｏｗの場合に電源をオフにしてＳＳＤ１７０への電力の供給を停止する。
【００２０】
ＳＳＤ１７０は、ＰＯＳ端末１の各種データを記憶する記憶媒体である。そして、電源回路１６０から供給された電力によって動作する。
【００２１】
次に、上述の構成にて電源オフが要求されてから、再度、電源がオンするまでの動作についてフローチャートと、タイミングチャートとを用いて説明を行う。ここで、図３は、電源オフから電源オンまでの電源処理を示すフローチャートである。図４は、電源オフから電源オンまでの電源処理を示すタイミングチャートである。
【００２２】
タイミングＴ１において、ＣＰＵ１１０は、ユーザが電源ＯＦＦボタンを押下したことにより電源ＯＦＦ要求をする（ステップＳ１）。具体的には、ＣＰＵ１１０は、電源ＯＦＦ要求を一定期間だけＨｉｇｈにする。
【００２３】
タイミングＴ２において、電源ＯＦＦ要求を受信したチップセット１３０は、電源制御信号をＬｏｗにする（ステップＳ２）。
【００２４】
タイミングＴ３において、電源制御信号がＬｏｗになったことにより、論理積１５０は、電源制御ＶＡＬＩＤ信号をＬｏｗにする（ステップＳ３）。
【００２５】
タイミングＴ４において、電源制御信号がＬｏｗになると電源ＯＦＦ時間制御回路１４０は、電源制御ＥＮ信号をＬｏｗにする（ステップＳ４）。
【００２６】
タイミングＴ５において、電源制御ＶＡＬＩＤ信号がＬｏｗになったことにより電源回路１６０は、電源をオフしてＳＳＤ１７０への電力の供給を停止する（ステップＳ５）。
【００２７】
タイミングＴ６において、パルス発生回路１２０は、ユーザがＰＯＳ端末１の電源スイッチ１２を押下するまで待機する（ステップＳ６；Ｎｏ）。ユーザがＰＯＳ端末１の電源スイッチ１２を押下すると、パルス発生回路１２０は、電源スイッチパルス信号を一定期間だけＨｉｇｈにする（ステップＳ６；Ｙｅｓ）。
【００２８】
タイミングＴ７において、電源スイッチパルス信号を入力したチップセット１３０は、電源制御信号をＨｉｇｈにする（ステップＳ７）。
【００２９】
タイミングＴ８において、電源制御信号がＨｉｇｈになると、電源ＯＦＦ時間制御回路１４０は、コンデンサに充電し、スレッショルド電圧に到達すると電源制御ＥＮ信号をＨｉｇｈにする（ステップＳ８）。
【００３０】
タイミングＴ９において、電源制御信号と、電源制御ＥＮ信号との両方がＨｉｇｈになったことにより、論理積１５０は、電源制御ＶＡＬＩＤ信号をＨｉｇｈにする（ステップＳ９）。
【００３１】
タイミングＴ１０において、電源制御ＶＡＬＩＤ信号がＨｉｇｈになったことにより、電源回路１６０は、電源をオンにしてＳＳＤ１７０への電力の供給を開始する（ステップＳ１０）。
【００３２】
以上のように、本実施形態によれば、電源ＯＦＦ時間制御回路１４０は、電源制御信号がＨｉｇｈになってから一定期間経過後に電源制御ＥＮ信号をＨｉｇｈにする。論理積１５０は、電源制御ＥＮ信号を用いて、電源制御信号をマスクする。よって、電源回路１６０は、一定期間経過する前に電源をオンにすることはない。以上により、ＳＳＤ１７０は、起動不良を起こすことが無くなる。
【００３３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００３４】
なお、本実施形態において、電源回路１６０がＳＳＤ１７０に電力を供給している。しかし、電源回路１６０が電力の供給する対象は、ＳＳＤ１７０に限らない。例えば、他の記憶媒体、制御回路、通信回路、外部機器などであってもよい。
【００３５】
なお、本実施形態において、電源ＯＦＦ時間制御回路１４０は、コンデンサを有する汎用タイマＩＣで構成されている。しかし、電源ＯＦＦ時間制御回路１４０は、汎用タイマＩＣに限らない。例えば、電源ＯＦＦ時間制御回路１４０は、カウンタで構成されてもよい。この場合には、電源ＯＦＦ時間制御回路１４０は、電源制御信号が入力されたことをトリガにカウントを開始する。そして、予め設定された値となった場合に、電源ＯＦＦ時間制御回路１４０は、電源制御ＥＮ信号をＨｉｇｈにすればよい。
【００３６】
なお、本実施形態において、電源制御信号が電源ＯＦＦ時間制御回路１４０に入力されてから、電源制御ＥＮ信号が出力されるまで期間は、変更することができない。しかし、変更可能としてもよい。この場合には、ＰＯＳ端末１が有している不揮発性の記憶媒体に、所定の値を記憶させておく。また、電源ＯＦＦ時間制御回路１４０は、上述のカウンタで構成する。そして、電源ＯＦＦ時間制御回路１４０は、カウンタのカウンタ値が不揮発性の記憶媒体に記憶されている値となった場合に、電源制御ＥＮ信号をＨｉｇｈにすればよい。
【符号の説明】
【００３７】
１００  マザーボード
１１０  ＣＰＵ
１２０  パルス発生回路
１３０  チップセット
１４０  電源ＯＦＦ時間制御回路
１５０  論理積
１６０  電源回路
１７０  ＳＳＤ
【先行技術文献】
【特許文献】
【００３８】
【特許文献１】特開２００３−２７４６４０号公報
【図１】
2015012776.tif 000003
【図２】
2015012776.tif 000004
【図３】
2015012776.tif 000005
【図４】
2015012776.tif 000006