(57)【要約】【課題】高濃度で、かつ深さを必要とする不純物拡散領域形成において、その形成過程において生じる膜の残渣の発生を無くすとともに、デバイス特性不良の要因となり得る局所的に発生する応力を抑制することのできる半導体装置の製造方法を提供する。【解決手段】不純物拡散のマスクとなる絶縁膜が形成されたシリコン基板上に、不純物が導入されたポリシリコン膜を形成して、第１回目の熱酸化処理によりポリシリコン膜を所定の膜厚を残してシリコン酸化膜にすると同時に、ポリシリコン膜中の不純物を前記シリコン基板表面に拡散させ、次にポリシリコン膜上に形成されたシリコン酸化膜を除去して、再び残されたポリシリコン膜を第２回目の熱酸化処理によりすべてシリコン酸化膜にした後、シリコン基板上のシリコン酸化膜および絶縁膜を一度に除去する。【選択図】  図５
2015133412.tif 000002
【特許請求の範囲】
【請求項１】
不純物拡散領域を有する半導体装置の製造方法であって、
シリコン基板上に第一のシリコン酸化膜を形成する工程と、
不純物拡散領域を形成するシリコン基板上の前記第一のシリコン酸化膜を除去する工程と、
前記シリコン基板上および前記第一のシリコン酸化膜上に不純物が導入されたポリシリコン膜を形成する工程と、
熱酸化処理により前記ポリシリコン膜を所定の膜厚を残して第二のシリコン酸化膜にすると同時に、前記ポリシリコン膜中の不純物を前記シリコン基板中に拡散させる工程と、
前記ポリシリコン膜上に形成された前記第二のシリコン酸化膜を除去する工程と、
残された前記ポリシリコン膜を熱酸化処理により第三のシリコン酸化膜にする工程と、
シリコン基板上の前記第三のシリコン酸化膜および前記第一のシリコン酸化膜を一度に除去する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記ポリシリコン膜を第二のシリコン酸化膜にする工程において、残される前記ポリシリコン膜の所定の膜厚を１００ｎｍとすることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記ポリシリコン膜は、その形成時の膜厚が２００ｎｍ以上で、かつその不純物濃度が５．０×１０20／ｃｍ3以上のリンが導入されていることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関して、特に半導体装置における所定の領域に高濃度の不純物拡散領域を形成する方法に関する。
【背景技術】
【０００２】
従来の半導体装置の製造方法においては、不純物が導入されたポリシリコン膜を、シリコン酸化膜がマスクとして表面に設けられたシリコン基板上に成膜し、このポリシリコン膜を熱酸化する過程で不純物をシリコン基板に導入した後、マスクと共に除去することで、同基板内に不純物拡散領域を形成する技術があった。そしてこの方法は、バイポーラトランジスタの埋め込みコレクタ層の形成に適用されている（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭５８−１８４７３８号公報（第１図乃至第６図）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の半導体装置の製造方法では、例えば、バイポーラトランジスタのコレクタウォール領域などで必要とされる表面部において１．０×１０19〜１．０×１０20／ｃｍ3の高濃度で、かつ１０μｍ以上と深い不純物拡散領域を形成しようとした場合、成膜されるポリシリコン膜の膜厚を厚くする必要がある。しかしながらこの場合熱酸化の過程で形成されるシリコン酸化膜の膜厚も厚くなることから、次第に形成されたシリコン酸化膜とポリシリコン膜との界面に酸化種が到達し難くなる。
【０００５】
したがって、特に不純物拡散のマスクとして使用するシリコン酸化膜の開口部に生じる段差部ではポリシリコン膜の厚みが平坦部より大きくなるため、マスクの開口部であるシリコン酸化膜端部とポリシリコン膜、そしてシリコン基板との界面付近において、ポリシリコン膜が部分的に酸化されずにポリシリコン膜のまま一部が残る場合があった（図９参照）。
【０００６】
このような場合、このポリシリコン膜の残渣がエッチング加工等によりシリコン酸化膜を除去する際、発塵源となる可能性があった。
【０００７】
この発塵を回避するための方法として、熱酸化処理を長時間行うことでポリシリコン膜の残渣が生じないようにすることも可能であるが、過剰な熱酸化により、シリコン酸化膜およびシリコン酸化膜の界面付近のシリコン基板に局所的に応力が発生し、リーク電流不良などのデバイス特性不良を引き起こす場合があった。
【０００８】
本発明は上述のような課題を解決するためになされたもので、ポリシリコン残渣の発生を無くすとともに、デバイス特性不良の要因となり得る局所的に発生する応力を抑制することのできる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置の製造方法は、シリコン基板上に第一のシリコン酸化膜を形成する工程と、不純物拡散領域を形成するシリコン基板上の第一のシリコン酸化膜を除去する工程と、シリコン基板上および第一のシリコン酸化膜上に不純物が導入されたポリシリコン膜を形成する工程と、熱処理によりポリシリコン膜を所定の膜厚を残して第二のシリコン酸化膜にすると同時に、ポリシリコン膜中の不純物をシリコン基板中に拡散させる工程と、ポリシリコン膜上に形成された第二のシリコン酸化膜を除去する工程と、残されたポリシリコン膜を熱処理により第三のシリコン酸化膜にする工程と、シリコン基板上に形成された第一と第三のシリコン酸化膜を除去する工程とを含むことを特徴とするものである。
【発明の効果】
【００１０】
本発明は。不純物の拡散源となるポリシリコン膜を２回に分けて熱酸化処理することにより、発塵源となり得るポリシリコン残渣を無くし、且つデバイス特性不良の要因となり得る応力の発生を緩和することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に関わる半導体装置の製造方法の一工程を示す図である。
【図２】図１に続く実施の形態１に関わる半導体装置の製造工程を示す図である。
【図３】図２に続く実施の形態１に関わる半導体装置の製造工程を示す図である。
【図４】図３に続く実施の形態１に関わる半導体装置の製造工程を示す図である。
【図５】図４に続く実施の形態１に関わる半導体装置の製造工程を示す図である。
【図６】図５に続く実施の形態１に関わる半導体装置の製造工程を示す図である。
【図７】図６に続く実施の形態１に関わる半導体装置の製造工程を示す図である。
【図８】図７に続く実施の形態１に関わる半導体装置の製造工程を示す図である。
【図９】従来技術の半導体装置の製造方法の一工程を示す図であって図７に対応する。
【発明を実施するための形態】
【００１２】
実施の形態１．
本発明の実施の形態１に係る半導体装置の製造方法について、図１から図８を参照して説明する。
【００１３】
本発明の実施の形態１における不純物拡散領域は、バイポーラトランジスタのコレクタウォール領域の形成について説明するものとし、その表面部における不純物濃度は１．０×１０19〜１．０×１０20／ｃｍ3で、深さ１０μｍ以上のＮ型不純物拡散領域を形成するものとする。
【００１４】
まず、図１に示すようにシリコン基板１に１０００℃程度の温度で熱酸化処理（ウエット酸化の場合で、約３時間）を施すことで、シリコン基板１の表面に厚さ５００ｎｍの第一のシリコン酸化膜２を形成する。なお、シリコン基板１はＮ型でその不純物濃度は３．０×１０15／ｃｍ3（比抵抗１．５Ω-ｃｍ）であり、これはエピタキシャル層の場合であってもよい。
【００１５】
次に、形成する不純物拡散領域上の第一のシリコン酸化膜２の一部分を除去するため、写真製版処理により図２に示すように第一のシリコン酸化膜２上にレジストマスク１０を形成する。
【００１６】
次に、図３に示すようにドライエッチング処理を施し、レジストマスク１０がない部分の第一のシリコン酸化膜２を除去して、シリコン基板１の表面を露出（Ａ０）させる。
【００１７】
次に、レジストマスク１０を除去して後、図４に示すように第一のシリコン酸化膜２上および第一のシリコン酸化膜２が除去されたシリコン基板１上に、例えばＣＶＤ法によって厚さ２００ｎｍのポリシリコン膜３を形成し、これに高濃度（５．０×１０20〜６．５×１０20／ｃｍ3程度）のリンを導入するためのイオン注入を行う。高濃度のリンが導入されたポリシリコン膜３は、不純物拡散領域形成における拡散源となる。
【００１８】
なお、ポリシリコン膜３中への不純物の導入に関しては、ＣＶＤ法による膜形成時に不純物をドーピングガスとして添加・反応させる方法でも導入可能である。また、不純物拡散領域の濃度、あるいは深さについてその値を更に大きくする必要がある場合は、ポリシリコン膜３の膜厚を厚くすることにより対応が可能となる。
【００１９】
次に、第一のシリコン酸化膜２およびリンが導入されたポリシリコン膜３が形成されたシリコン基板１は１０００℃程度の温度で熱酸化処理（ウエット酸化の場合で、約１５分）を施す。この処理によって、図５に示すように、ポリシリコン膜３の上面部より酸化されて第二のシリコン酸化膜５が形成されると同時に、ポリシリコン膜３中のリンがポリシリコン膜３とシリコン基板１との界面部を通してシリコン基板１に拡散され、Ｎ型不純物拡散領域４が形成される。
【００２０】
そして、この熱酸化処理によりポリシリコン膜３の膜厚は時間と共に薄くなるが、熱酸化処理はポリシリコン膜３の厚さが１００ｎｍ 程度になった時点で、一旦を終了する。
【００２１】
またこのとき、ポリシリコン膜３が酸化されたことにより表面に形成された第二のシリコン酸化膜５は、２７０ｎｍ程度の厚さになっている。
【００２２】
次に、表面に形成された第二のシリコン酸化膜５を、例えばウエットエッチング処理により図６に示すように除去する。この際、フッ酸等のエッチング剤がポリシリコン膜３のピンホール等から漏れることで、第一のシリコン酸化膜２も同時に除去されることを防止する必要がある。そのためには、熱酸化をされずに残されるポリシリコン膜３の厚さとして、１００ｎｍ程度が良好な膜質と制御性の良さなどから最適となる。
【００２３】
すなわち、ポリシリコン膜３の厚さが１００ｎｍを下回って８０ｎｍ以下の厚さとなるとピンホールを生じる可能性が高くなる。
【００２４】
次に図７に示すように、再び１０００℃程度の温度で熱酸化処理（ウエット酸化の場合で、約２時間）し、ポリシリコン膜３を酸化種と反応させることでシリコン酸化膜を形成する。この工程によって、ポリシリコン膜３はすべて第三のシリコン酸化膜６に置換される。
【００２５】
ここで、再び熱酸化処理を施す最初の状態においては、ポリシリコン膜３上にはシリコン酸化膜が無く、またこのポリシリコン膜３の膜厚を１００ｎｍ程度としていることで、ポリシリコン膜３がすべて第三のシリコン酸化膜６に置換されるまでの過程においても、酸化種がポリシリコン膜３へ到達し易い状態が継続されることになる。そのため、従来技術における図９に示すようなポリシリコン膜の残渣が生じることはない。そのことによって、過剰な熱酸化を施す必要がなくなるので、シリコン酸化膜およびシリコン酸化膜の界面付近のシリコン基板において局所的な応力の発生も抑えられ、これを原因とするリーク電流などのデバイス特性への悪影響も抑制することができる。
【００２６】
その後、図８に示すように、第三のシリコン酸化膜６および第二のシリコン酸化膜２を、例えばウエットエッチング処理により一度に除去する。
【００２７】
以上の工程を経ることにより、表面部の不純物濃度が１．０×１０19〜１．０×１０20／ｃｍ3で、かつ深さ約１０μｍのバイポーラトランジスタのコレクタウォール領域として機能するＮ型不純物拡散領域４が形成される。
【００２８】
なお、本発明の実施の形態では、不純物拡散のマスクとして熱酸化処理によるシリコン酸化膜を用いたが、ＣＶＤ法により形成してもよい。また、同シリコン酸化膜に替えてシリコン窒化膜を使用することも可能である。
【符号の説明】
【００２９】
１  シリコン基板、２  第一のシリコン酸化膜、３  高濃度のリンが導入されたポリシリコン膜、４  Ｎ型不純物拡散領域、５  第二のシリコン酸化膜、６  第三のシリコン酸化膜
【図１】
2015133412.tif 000003
【図２】
2015133412.tif 000004
【図３】
2015133412.tif 000005
【図４】
2015133412.tif 000006
【図５】
2015133412.tif 000007
【図６】
2015133412.tif 000008
【図７】
2015133412.tif 000009
【図８】
2015133412.tif 000010
【図９】
2015133412.tif 000011