(57)【要約】【課題】小型ＳＭＤダイオードパッケージを提供すること。【解決手段】小型ＳＭＤダイオードパッケージは、底面が正電極および負電極を有するダイオードチップを使用すること、パッケージング中に従来のリードフレームの代わりに回路基板を使用すること、ならびに、チップボンディングを行うために電荷結合デバイス（ＣＣＤ）画像登録技術を使用することを含む。同小型ＳＭＤダイオードパッケージを製造するためのプロセスによってもたらされる有益な利点は、製造プロセスを簡略化し、製作費を低減すること、従来使用されているリードフレームの代わりに回路基板を使用することによって、小型ＳＭＤダイオードパッケージを製造する際の精度および精密度を改良すること、ならびに、製造された小型ＳＭＤダイオードパッケージが、歪みまたは欠陥なく、確実に優れたダイオード特性を備えるようにすることを含む。【選択図】なし【特許請求の範囲】
【請求項１】
ＴＶＳダイオード、ショットキーダイオード、スイッチダイオード、ツェナーダイオード、または、整流ダイオードから形成され、かつ、正電極および負電極を備えた底面を有する第１のダイオードチップと、
セラミック板、プラスチック板、複合材シート、または、放熱板から形成される底面回路基板と、
前記底面回路基板上に別個に置かれ、かつ、それぞれ、前記第１のダイオードチップの前記底面上の前記正電極および前記負電極に電気的に接続される２つの回路電極と、
カプセル封じであって、前記第１のダイオードチップおよび前記２つの回路電極を入れるために、かつ、前記２つの回路電極が、前記カプセル封じの１端部まで延在しかつ当該端部に触れている１端部を有することを可能とするために、前記底面回路基板と一体化させるように、セラミック材料またはプラスチック材料から形成されるカプセル封じと、
銀（Ａｇ）、スズ（Ｓｎ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、および、白金（Ｐｔ）から形成され、それぞれが、前記カプセル封じおよび前記底面回路基板によって形成された一体構造の１端部を覆い、かつ、それぞれが、前記カプセル封じの１端部に触れている対応する回路電極に電気的に接続される、２つの外部電極と、を含む、小型ＳＭＤダイオードパッケージ。
【請求項２】
前記カプセル封じの上面に取り付けられた上部カバーをさらに含み、各前記外部電極は、前記上部カバー、前記カプセル封じ、および、前記底面回路基板によって形成された前記一体構造の１端部を覆い、かつ、それぞれが前記カプセル封じの１端部に触れている前記対応する回路電極に電気的に接続する、請求項１に記載のＳＭＤダイオードパッケージ。
【請求項３】
前記第１のダイオードチップの第１のダイオードの全体の機能を備えるのに加えて、前記第１のダイオードチップの代わりに使用される第２のダイオードチップであって、高位の電極を備えた上面をさらに有する第２のダイオードチップと、
セラミック板、プラスチック板、複合材シート、または、放熱板から形成され、上部回路電極が上に置かれており、前記第２のダイオードチップの前記高位の電極に電気的に接続される上面回路基板と、をさらに含み、
前記カプセル封じは、前記上面回路基板および底面回路基板と一体化して、さらに、中に前記上部回路電極を入れ、かつ、前記上部回路電極が前記カプセル封じの１端部まで延在しかつ当該１端部で触れている１端部を有することを可能にし、各前記外部電極は、前記上面回路基板、前記カプセル封じ、および、前記底面回路基板によって形成された前記一体構造の１端部を覆って、前記カプセル封じの１端部に触れている前記対応する回路電極に電気的に接続し、前記２つの外部電極のうちの１つはさらに、前記上部回路電極に電気的に接続することを特徴とする、請求項１に記載のＳＭＤダイオードパッケージ。
【請求項４】
前記第１のダイオードチップの第１のダイオードの全体の機能を備えるのに加えて、前記第１のダイオードチップの代わりに使用される第３のダイオードチップであって、正電極および負電極を備えた上面をさらに有する第３のダイオードチップと、
セラミック板、プラスチック板、複合材シート、または、放熱板から形成され、２つの分離した上部回路電極が上に置かれており、それぞれ、前記第３のダイオードチップの前記上面における前記正電極および負電極に電気的に接続される上面回路基板と、をさらに含み、
前記カプセル封じは、前記上面回路基板および前記底面回路基板と一体化して、さらに、前記２つの上部回路電極を中に入れ、かつ、前記上部回路電極が前記カプセル封じの１端部まで延在しかつ当該１端部に触れている１端部を有することを可能にし、各前記外部電極は、前記上面回路基板、前記カプセル封じ、および、前記底面回路基板によって形成された前記一体構造の１端部を覆って、それぞれ、前記カプセル封じの１端部に触れている対応する回路電極および上部回路電極に電気的に接続することを特徴とする、請求項１に記載のＳＭＤダイオードパッケージ。
【請求項５】
前記ＳＭＤダイオードパッケージは、０．４〜１．０ｍｍの長さ（Ｌ）、０．２〜０．５ｍｍの幅（Ｗ）、および、０．２〜０．５ｍｍの厚さ（Ｔ）の小型サイズを有することを特徴とする、請求項１〜４のうちいずれか一項に記載のＳＭＤダイオードパッケージ。
【請求項６】
前記ＳＭＤダイオードパッケージは、１．０〜２．４ｍｍの長さ（Ｌ）、０．５〜１．０ｍｍの幅（Ｗ）、および、０．４〜０．８ｍｍの厚さ（Ｔ）の小型サイズを有し、かつ、１アレイに分離されかつ配置される２つ以上の前記第１のダイオードチップ、前記第２のダイオードチップ、または、前記第３のダイオードチップを含むことを特徴とする、請求項１〜４のうちいずれか一項に記載のＳＭＤダイオードパッケージ。
【請求項７】
小型ＳＭＤダイオードパッケージを製造するためのプロセスであって、
１）ＴＶＳダイオード、ショットキーダイオード、スイッチダイオード、ツェナーダイオード、または、整流ダイオードから形成され、かつ、正電極および負電極を備えた底面を有するダイオードチップを前もって製造するステップと、
２）セラミック板、プラスチック板、複合材シート、または、放熱板から形成され、かつ、複数の配列膜回路が上に置かれている底面回路基板を前もって製造するステップと、
３）前記底面回路基板の各配列膜回路の２つの端部に対して無鉛の導体ペーストをつけるまたは施すために、ＣＣＤ画像登録によってペーストを施すステップと、
４）前記ダイオードチップの前記正電極および前記負電極を、前記底面回路基板上で互いから分離されかつ互いに隣接する位置に位置する２つの配列膜回路に確実にかつ電気的に接続できるようにするために、ＣＣＤ画像登録によってチップボンディングを行うステップと、
５）前記底面回路基板上の全てのボンディング済みダイオードチップおよび全ての配列膜回路を入れるために、セラミック材料またはプラスチック材料から形成された絶縁パッケージのパッケージングを行うステップと、
６）前記絶縁パッケージの硬化表面上に接着剤層を被覆し、かつ、その上に上部カバーを載置する任意のステップと、
７）それぞれが２つの逆回路電極を有する半製品のダイオードパッケージを達成するようにＣＣＤ画像登録によって切断を行うステップであって、当該２つの逆回路電極のそれぞれが、前記半製品のダイオードパッケージの１つの対向する端部に対応して触れている１端部を有する、切断を行うステップと、
８）外部電極を、前記半製品のダイオードパッケージの２つの端部で覆うようにし、かつ、被覆プロセス、銀浸漬プロセス、または、製膜プロセスによって、ステップ７）の前記半製品のダイオードパッケージの対応する触れている回路電極に電気的に接続させることによって、前記小型ＳＭＤダイオードパッケージが達成されるステップと、を含む、小型ＳＭＤダイオードパッケージを製造するためのプロセス。
【請求項８】
小型ＳＭＤダイオードパッケージを製造するためのプロセスであって、
１）ＴＶＳダイオード、ショットキーダイオード、スイッチダイオード、ツェナーダイオード、または、整流ダイオードから形成され、底面が第１の正電極および第１の負電極を備え、上面が第２の正電極および／または第２の負電極を備えるダイオードチップを前もって製造するステップと、
２）双方が、セラミック板、プラスチック板、複合材シート、または、放熱板から形成され、かつ、複数の配列膜回路が上に置かれている底面回路基板および上面回路基板を前もって製造するステップと、
３）前記底面回路基板の各配列膜回路の２つの端部に対して無鉛の導体ペーストをつけるかまたは施すために、ＣＣＤ画像登録によってペーストを施すステップと、
４）前記ダイオードチップの前記第１の正電極および前記第１の負電極を、前記無鉛導体ペーストによって、前記底面回路基板上で互いから分離されかつ互いに隣接する位置に位置する２つの配列膜回路に確実にかつ電気的に接続できるようにするために、ＣＣＤ画像登録によってチップボンディングを行うステップと、
５）前記ダイオードチップの前記第２の正電極および／または前記第２の負電極上に無鉛の導体ペーストをつけるまたは施すために、ＣＣＤ画像登録によってペーストを施すステップと、
６）前記ダイオードチップの前記第２の正電極および／または前記第２の負電極が、前記無鉛の導体ペーストによって、前記上面回路基板の各対応する配列膜回路に電気的に接続できるようにするために、ＣＣＤ画像登録によって、前記上面回路基板を前記ダイオードチップの上面上で覆うように載置することを行うステップと、
７）セラミック材料またはプラスチック材料から形成され、かつ、前記底面回路基板および前記上面回路基板双方上の全てのボンディング済みダイオードチップおよび全ての配列膜回路を入れるために、前記底面回路基板と前記上面回路基板との間の空間に充填される絶縁パッケージのパッケージングを行うステップと、
８）それぞれが３つまたは４つの逆回路電極を有する半製品のダイオードパッケージを達成するようにＣＣＤ画像登録によって切断を行うステップであって、当該３つまたは４つの逆回路電極のそれぞれが、前記半製品のダイオードパッケージの１つの対向する端部で対応して触れている１端部を有する、切断を行うステップと、
９）前記半製品のダイオードパッケージの２つの端部で外部電極を覆うようにし、かつ、被覆プロセス、銀浸漬プロセス、または、製膜プロセスによって、ステップ８）の前記半製品のダイオードパッケージの対応する触れている回路電極に電気的に接続させることによって、前記小型ＳＭＤダイオードパッケージが達成されるステップと、を含む、小型ＳＭＤダイオードパッケージを製造するためのプロセス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面実装デバイス（ＳＭＤ）ダイオードパッケージに関し、より詳細には、従来のリードフレームの代わりに使用される回路基板を有する小型ＳＭＤダイオードパッケージ、および、その製造プロセスに関する。
【背景技術】
【０００２】
ＩＣまたは半導体パッケージ（あるいはＩＣデバイスと呼ばれる）を作るための所定のプロセスにおいて、従来、リードフレームは、ＩＣまたは半導体ダイ（あるいはＩＣチップと呼ばれる）を保持し、さらに、エポキシ樹脂のパッケージを行う前に、ＩＣチップとの電気接続を行うために使用され、ＩＣデバイスとして形成される。
【０００３】
パッケージ後のリードフレームは、ＩＣデバイスの内部電極の役割を果たし、さらに、同ＩＣデバイスのための外部電極として働くように外部に露出したピン（または接触点）を有する。従って、ＩＣデバイスを、いわゆるリードフレームから形成された外部電極を介して印刷回路基板（ＰＣＢ）に接続可能であり、ＩＣチップからＰＣＢまで、そしてその逆にも、使用可能な機能を送ることが可能である。
【０００４】
従って、リードフレームはＩＣチップをパッケージするための必須の要素である。機能、使用、形状および／またはサイズがどのようなものを備えるＩＣチップにも応じて、さまざまな異なるリードフレームが、それらＩＣチップをパッケージする際の使用のために設計される。
【０００５】
小型ＳＭＤダイオードパッケージを一例として挙げると、小型ダイオードパッケージはチップスケールのようなパッケージサイズを有するため、小型ダイオードチップが精確かつ精密にいわゆるリードフレーム上に設置可能であることはほとんどない。ダイオードチップのためのリードフレームよるパッケージが精確でない場合、ゆがみ、さらには破損に至るという不可避の問題がある。
【０００６】
従って、ダイオードチップのための内部電極として、さらには外部電極としての役割を果たすリードフレームを使用する従来のパッケージング方法は、小型ＳＭＤダイオードパッケージを製造する際の使用に適切に適用されない。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記を考慮して、小型ＳＭＤダイオードパッケージの既存のパッケージングプロセスを改良するために、本発明は、底面が正電極および負電極を有するダイオードチップを使用すること、パッケージング中に従来のリードフレームの代わりに回路基板を使用すること、ならびに、チップボンディングを行うために電荷結合デバイス（ＣＣＤ）画像登録技術を使用することを含む、小型ＳＭＤダイオードパッケージを製造するためのプロセスを開示する。
【課題を解決するための手段】
【０００８】
小型ＳＭＤダイオードパッケージを製造するための開示されたプロセスによってもたらされる有益な利点は以下である。
１．製造プロセスを簡略化し、製作費を低減すること。
２．従来使用されているリードフレームの代わりに回路基板を使用することによって、小型ＳＭＤダイオードパッケージを製造する際の精度および精密度を改良すること。
３．製造された小型ＳＭＤダイオードパッケージが、歪みまたは欠陥なく、確実に優れたダイオード特性を備えるようにすること。
４．いっそう小型のＳＭＤ電子デバイスをより適切に製造すること。
【図面の簡単な説明】
【０００９】
【図１】本発明のＳＭＤのダイオードチップパッケージを示す概略図である。
【図２】本発明の配列型ＳＭＤダイオードチップパッケージの別の実施形態を示す概略図である。
【図３】１つまたは複数のダイオードチップとの電気接続を行うために、従来使用されているリードフレームの代わりに回路基板を使用するパッケージングプロセスの過程における、図１または図２のＳＭＤダイオードチップパッケージを示す図である。
【図４】本発明のＳＭＤダイオードチップパッケージの第１または第２の実施形態を製造するためのフローチャートである。
【図５】本発明のＳＭＤダイオードチップパッケージの第１の実施形態の製造法を示す説明図である。
【図６】本発明のＳＭＤダイオードチップパッケージの第２の実施形態の製造法を示す説明図である。
【図７】本発明のＳＭＤダイオードチップパッケージの第３または第４の実施形態を製造するためのフローチャートである。
【図８】本発明のＳＭＤダイオードチップパッケージの第３の実施形態の製造法を示す説明図である。
【図９】本発明のＳＭＤダイオードチップパッケージの第４の実施形態の製造法を示す説明図である。
【発明を実施するための形態】
【００１０】
図１および図３を参照する。本発明のＳＭＤダイオードチップパッケージ１０は、チップスケールのような全体のパッケージサイズで小型化され、２つの端部に外部電極８０ａ、８０ｂがそれぞれ形成されているダイオードパッケージとして、本明細書において定義されている。
【００１１】
ＳＭＤダイオードチップパッケージ１０は、単一ダイオードチップ３０でパッケージされ、かつ、従来使用されているリードフレームの代わりに回路基板を使用すること、いわゆるリードフレームから延在した外ピンを含まないこと、および、優れたダイオード特性を備えることを含む３つの基本的特徴を有する。
【００１２】
本発明のＳＭＤダイオードチップパッケージ１０は、以下のように記載される４つの実施形態を含む。
【００１３】
本発明の第１の実施形態として形成された図１、図３および図５を参照する。ダイオードパッケージ１０ａは、ダイオードチップ３０ａ、底面回路基板５０、２つの回路電極５６ａ、５６ｂ、カプセル封じ７５、および、２つの外部電極８０ａ、８０ｂで構成される。
【００１４】
電気接続の機能を有するダイオードチップ３０ａは、その底面に、それぞれ正電極および負電極の役割を果たす２つの下部電極３１を備えている。
【００１５】
回路電極５６ａ、５６ｂは、底面回路基板５０上に別個に置かれ、それぞれダイオードチップ３０ａの対応する下部電極３１に対応しかつ電気的に接続する。
【００１６】
カプセル封じ７５は底面回路基板５０に取り付けられ、一体構造として底面回路基板５０と一体化されることで、ダイオードチップ３０ａおよび回路電極５６ａ、５６ｂが中に含まれ、回路電極５６ａ、５６ｂはそれぞれの１端部が、カプセル封じ７５の端部まで延在しかつ当該端部に触れている。
【００１７】
外部電極８０ａ、８０ｂはそれぞれ、カプセル封じ７５および底面回路基板５０によって形成された一体構造の１端部を覆い、それぞれは、対応する回路電極５６ａ、５６ｂそれぞれに電気的に接続される。
【００１８】
本発明の第２の実施形態として形成された図６を参照する。ダイオードパッケージ１０ｂは、前述のダイオードパッケージ１０ａ上に与えられた全ての基本構造を含み、さらに、カプセル封じ７５の上面に取り付けられた上部カバー５３を有し、カプセル封じ７５および底面回路基板５０と共に、一体構造を形成する。
【００１９】
従って、外部電極８０ａ、８０ｂはそれぞれ、上部カバー５３、カプセル封じ７５および底面回路基板５０によって形成された一体構造の１端部を覆い、それぞれは、対応する回路電極５６ａ、５６ｂそれぞれに電気的に接続されている。
【００２０】
本発明の第３の実施形態として形成された図１、図３および図８を参照する。ダイオードパッケージ１０ｃは、３つの電極を有するダイオードチップ３０ｂ、底面回路基板５０、２つの回路電極５６ａ、５６ｂ、上面回路基板６０、上部回路電極６６ａ、カプセル封じ７５、および、２つの外部電極８０ａ、８０ｂで構成されている。
【００２１】
電流容量を増やすダイオードチップ３０ｂは、その底面に、それぞれ正電極および負電極の役割を果たす２つの下部電極３１を備えており、かつ、その上面に、正電極または負電極の役割を果たす高位の電極３２を備えている。
【００２２】
回路電極５６ａ、５６ｂは、底面回路基板５０上に別個に置かれ、それぞれダイオードチップ３０ｂの対応する下部電極３１に対応しかつ電気的に接続する。
【００２３】
上部回路電極６６ａは上面回路基板６０上に置かれ、ダイオードチップ３０ｂの高位の電極３２に対応しかつ電気的に接続する。
【００２４】
カプセル封じ７５は底面回路基板５０と上面回路基板６０との間に取り付けられ、かつ、一体構造としてそれらと一体化されることで、ダイオードチップ３０ｂ、回路電極５６ａ、５６ｂ、および、上部回路電極６６ａが全て中に含まれ、回路電極５６ａ、５６ｂおよび上部回路電極６６ａは、それぞれの１端部が、カプセル封じ７５の端部まで延在しかつ当該端部に触れている。
【００２５】
外部電極８０ａ、８０ｂはそれぞれ、底面回路基板５０、カプセル封じ７５、および、上面回路基板６０によって形成された一体構造の１端部を覆い、それぞれは、対応する回路電極５６ａ、５６ｂに電気的に接続され、それらのうちの１つはさらに、上部回路電極６６ａに電気的に接続されている。
【００２６】
本発明の第４の実施形態として形成された図１、図３および図９を参照する。ダイオードパッケージ１０ｄは、４つの電極を有するダイオードチップ３０ｃ、底面回路基板５０、２つの回路電極５６ａ、５６ｂ、上面回路基板６０、２つの上部回路電極６６ａ、６６ｂ、カプセル封じ７５、および、２つの外部電極８０ａ、８０ｂで構成されている。
【００２７】
電流容量を増やすダイオードチップ３０ｃは、それぞれ、その底面に、正電極および負電極の役割を果たす２つの下部電極３１を備えており、その上面に、正電極および負電極の役割を果たす２つの高位の電極３２を備えている。
【００２８】
回路電極５６ａ、５６ｂは、底面回路基板５０上に別個に置かれ、それぞれダイオードチップ３０ｃの対応する下部電極３１に対応しかつ電気的に接続する。
【００２９】
上部回路電極６６ａ、６６ｂは上面回路基板６０上に別個に置かれ、それぞれは、ダイオードチップ３０ｃの対応する高位の電極３２に対応しかつ電気的に接続する。
【００３０】
従って、外部電極８０ａ、８０ｂはそれぞれ、底面回路基板５０、カプセル封じ７５、および、上面回路基板６０によって形成された一体構造の１端部を覆い、それぞれは、対応する回路電極５６ａ、５６ｂ、および、対応する上部回路電極６６ａ、６６ｂにそれぞれ電気的に接続される。
【００３１】
図２を参照する。配列型ＳＭＤダイオードチップパッケージ２０（ダイオードアレイパッケージ２０とも略される）が、１アレイに分離されかつ配置される２つ以上のダイオードチップ３０ａ、３０ｂまたは３０ｃでパッケージされることで形成される本発明の別の代替実施形態が開示されている。
ダイオードアレイパッケージ２０は、開示されている前述のＳＭＤダイオードチップパッケージ１０のような下部構造を有し、この基本構造は、少なくとも、底面回路基板５０、２つ以上のダイオードチップ３０ａ、３０ｂまたは３０ｃを入れるためのカプセル封じ７５、および、対応するダイオードチップ３０ａ、３０ｂまたは３０ｃにそれぞれ電気的に接続された外部電極８０ａ、８０ｂの２つ以上の対を含む。
【００３２】
例えば、第１のダイオードアレイパッケージ２０は、それぞれが２つの下部電極３１を有する２つの同一のダイオードチップ３０ａを入れるための１つのカプセル封じ７５を有し、底面回路基板５０には回路電極５６ａおよび５６ｂの２つの対が置かれており、各対は、各対応するダイオードチップ３０ａの対応する下部電極３１にそれぞれ対応し、かつ、電気的に接続し、外部電極８０ａおよび８０ｂの各対は、それぞれ対応するダイオードチップ３０ａに対応し、カプセル封じ７５の２つの対向する端部上に別個に配置され、回路電極５６ａおよび５６ｂの各対応する対にそれぞれ電気的に接続する。
【００３３】
同様に、第２のダイオードアレイパッケージ２０は、２つの同一のダイオードチップを入れるための１つのカプセル封じ７５を有する。２つの同一のダイオードチップのそれぞれは、３つの電極を有するダイオードチップ３０ｂ（または４つの電極を有するダイオードチップ３０ｃ）から選択される。
ダイオードアレイパッケージ２０はさらに、上部回路電極６６ａ（または上部回路電極６６ａ、６６ｂの対）が置かれた上面回路基板６０を有し、前記上部回路電極６６ａ（または前記上部回路電極６６ａおよび６６ｂの対）は、それぞれ、各対応するダイオードチップ３０ｂ（または３０ｃ）の対応する高位の電極３２に対応し、かつ、電気的に接続する。そして、外部電極８０ａおよび８０ｂの各対は、各対応するダイオードチップ３０ｂ（または３０ｃ）に対応し、カプセル封じ７５の２つの対向する端部上に別個に配置され、回路電極５６ａおよび５６ｂの各対応する対、ならびに、前記対応する上部回路電極６６ａ（または前記上部回路電極６６ａおよび６６ｂの対）にそれぞれ電気的に接続する。
【００３４】
図１、図２および図３を参照する。本発明の小型ＳＭＤダイオードチップパッケージ１０またはダイオードアレイパッケージ２０を製造するためのプロセスは、ＳＭＤダイオードパッケージを作るための既存のパッケージングプロセスとは非常に異なる以下の特定の特徴を有する。
１．パッケージングプロセスの過程で、パッケージングのために従来使用されているリードフレームの代わりに底面回路基板５０が使用される。
２．図３を参照すると、底面回路基板５０には、１アレイに分離されかつ配置される複数の薄膜または厚膜回路５５（以降、配列膜回路５５という）が置かれており、底面回路基板５０上で互いに分離しかつ互いに隣接する位置に位置する２つの配列膜回路５５は、以降、２つの間隔があけられた配列膜回路５６という。
３．ペーストを施すプロセスは、底面回路基板５０の各配列膜回路５５の２つの端部上でＣＣＤ画像登録を使用して行われ、それによって、無鉛の導体ペースト４０は、その所定の場所に精確につけられかつ施される。
４．チップボンディングプロセスは、ＣＣＤ画像登録を使用して行われ、それによって、図３に示されるように、小型ダイオードチップ３０は、底面回路基板５０の２つの間隔をあけられた配列膜回路５６の１つの対応する端部を精確に配列したその底部表面上に既に形成されているそれ自体の正電極および負電極を有することが可能である。さらに詳細には、対応する位置で被覆された無鉛の導体ペースト４０によって、２つの間隔をあけられた配列膜回路５６との電気接続を行うことによるダイオードチップ３０の正電極および負電極には、短絡の危険性はない。
【００３５】
図４および図５を参照する。本発明の第１の実施形態の小型ＳＭＤダイオードパッケージ１０ａを製造するためのプロセスは、
Ａ１．正電極および負電極の役割を果たす２つの下部電極３１を備える底面を有するダイオードチップ３０ａを前もって製造するステップと、
Ａ２．配列膜回路５５を有する底面回路基板５０を前もって製造するステップと、
Ａ３．底面回路基板５０の各配列膜回路５５の２つの端部に対して無鉛の導体ペースト４０をつけるまたは施すために、ＣＣＤ画像登録によってペーストを施すステップと、
Ａ４．図３に示されるように、底面回路基板５０の２つの間隔があけられた配列膜回路５６の２つの対向する対応端部ごとを既定の接続端子とし、かつ、ダイオードチップ３０ａの２つの下部電極３１を、無鉛の導体ペースト４０によって底面回路基板５０の既定の接続端子に確実にかつ電気的に接続できるようにするために、ＣＣＤ画像登録によってチップボンディングを行うステップと、
Ａ５．全てのダイオードチップ３０ａおよび全ての配列膜回路５５を入れるための絶縁パッケージ７０のパッケージングを行うステップであって、チップボンディング後、底面回路基板５０上にパッケージされた絶縁材料を使用することによって行われる、パッケージングを行うステップと、
Ａ６．ＣＣＤ画像登録によって底面回路基板５０の全ての配列膜回路５５上で切線７３を画成し、かつ、切線７３に沿って絶縁パッケージ７０および底面回路基板５０を切断することによって半製品のダイオードパッケージ１５ａを達成するようにして、底面回路基板５０上に置かれた全ての配列膜回路５５を、２つの別個の回路電極に切断できるようにする、すなわち、半製品のダイオードパッケージ１５ａが、ダイオードチップ３０ａと、底面回路基板５０と、配列膜回路５５を切断することによって形成された２つの回路電極５６ａ、５６ｂと、絶縁パッケージ７０を切断することによって形成されたカプセル封じ７５とで構成されるステップと、
Ａ７．半製品のダイオードパッケージ１５ａの２つの端部上に外部電極８０ａ、８０ｂを形成するために、被覆プロセス、銀浸漬プロセス、または、製膜プロセスを行い、かつ、第１の実施形態のダイオードパッケージ１０ａを達成するために、外部電極８０ａ、８０ｂを対応する回路電極５６ａ、５６ｂに電気的に接続させるステップと、
を含む。
【００３６】
図４および図６を参照する。本発明の第２の実施形態の小型ＳＭＤダイオードパッケージ１０ｂを製造するためのプロセスは、
Ｂ１．ステップＡ１と同じステップと、
Ｂ２．ステップＡ２と同じステップと、
Ｂ３．ステップＡ３と同じステップと、
Ｂ４．ステップＡ４と同じステップと、
Ｂ５．ステップＡ５と同じステップと、
Ｂ６．絶縁パッケージ７０の硬化表面上に接着剤層４５を被覆し、かつ、その上に上部カバー５３を覆うステップと、
Ｂ７．ステップＡ６と同様のステップであって、ダイオードチップ３０ａと、底面回路基板５０と、配列膜回路５５を切断することによって形成された２つの回路電極５６ａ、５６ｂと、絶縁パッケージ７０および上部カバー５３を切断することによって形成されたカプセル封じ７５とで構成される半製品のダイオードパッケージ１５ｂを達成するステップと、
Ｂ８．ステップＡ７と同様のステップであって、半製品のダイオードパッケージ１５ｂの２つの端部上に外部電極８０ａ、８０ｂを作り、第２の実施形態のダイオードパッケージ１０ｂを達成するステップと、
を含む。
【００３７】
図７〜図９を参照する。本発明の第３（または第４）の実施形態の小型ＳＭＤダイオードパッケージ１０ｃ（または１０ｄ）を製造するためのプロセスは、
Ｃ１．底面が２つの下部電極３１を備え、上面が高位の電極３２（または２つの高位の電極３２）を備えたダイオードチップ３０ｂ（または３０ｃ）を前もって製造するステップと、
Ｃ２．配列膜回路５５が上に置かれた底面回路基板５０、および、配列膜回路６５が上に置かれた上面回路基板６０を前もって製造するステップと、
Ｃ３．底面回路基板５０の各配列膜回路５５の２つの端部に対して無鉛の導体ペースト４０をつけるまたは施すために、ＣＣＤ画像登録によってペーストを施すステップと、
Ｃ４．ダイオードチップ３０ｂ（または３０ｃ）の２つの底部回路３１を、ステップＣ３の無鉛の導体ペースト４０によって底面回路基板５０の既定の接続端子に確実にかつ電気的に接続できるように、ＣＣＤ画像登録によってチップボンディングを行うステップと、
Ｃ５．ダイオードチップ３０ｂ（または３０ｃ）の高位の電極３２ごとに無鉛の導体ペースト４０をつけるまたは施すために、ＣＣＤ画像登録によってペーストを施すステップと、
Ｃ６．ＣＣＤ画像登録によって上面回路基板６０で覆って、上面回路基板６０の既定の接続端子を、ステップＣ５の無鉛の導体ペースト４０によってダイオードチップ３０ｂ（または３０ｃ）の高位の電極３２に精確に接続できるようにするステップと、
Ｃ７．全てのダイオードチップ３０ｂ（または３０ｃ）および全ての配列膜回路５５および６５を入れるための絶縁パッケージ７０のパッケージングを行うステップであって、チップボンディング後、底面回路基板５０と上面回路基板６０との間の空間に対してパッケージされた絶縁材料を使用することによって行われる、パッケージングを行うステップと、
Ｃ８．ＣＣＤ画像登録によって底面回路基板５０の全ての配列膜回路５５上で切線７３を画成し、かつ、切線７３に沿って上面回路基板６０、絶縁パッケージ７０および底面回路基板５０を切断することによって半製品のダイオードパッケージ１５ｃ（または１５ｄ）を達成するようにするステップと、
Ｃ９．半製品のダイオードパッケージ１５ｃ（または１５ｄ）の２つの端部上に外部電極８０ａ、８０ｂを形成するために、被覆プロセス、銀浸漬プロセス、または、製膜プロセスを行い、かつ、本発明の第３（または第４）の実施形態のダイオードパッケージ１０ｃ（または１０ｄ）を達成するために、外部電極８０ａ、８０ｂを対応する回路電極５６ａ、５６ｂおよび６６ａ（または５６ａ、５６ｂ、６６ａおよび６６ｂ）に電気的に接続させるようにするステップと、
を含む。
【００３８】
本発明のＳＭＤダイオードパッケージ１０またはダイオードアレイパッケージ２０を作る際に使用されるダイオードチップ３０は、過度伝達抑制ダイオード（ＴＶＳダイオード）、ショットキーダイオード、スイッチダイオード、ツェナーダイオード、または、整流ダイオードから選択されるのが好ましいが、これらに限定されない。
【００３９】
従って、本発明のＳＭＤダイオードパッケージ１０またはダイオードアレイパッケージ２０は、ＴＶＳダイオードパッケージ、ショットキーダイオードパッケージ、スイッチダイオードパッケージ、ツェナーダイオードパッケージ、または、整流ダイオードパッケージであるのが好ましいが、これらに限定されない。
【００４０】
図３に示されるように、底面回路基板５０（または上面回路基板６０）の配列膜回路５５（または６５）は、本発明のＳＭＤダイオードチップパッケージ１０またはダイオードアレイパッケージ２０を作る際に使用される内部電極の役割を果たす。
【００４１】
本発明のＳＭＤダイオードチップパッケージ１０またはダイオードアレイパッケージ２０を作る際に使用される絶縁パッケージ７０またはカプセル封じ７５は、セラミック材料またはプラスチック材料、好ましくは、エポキシ樹脂から形成される。
【００４２】
本発明のＳＭＤダイオードチップパッケージ１０またはダイオードアレイパッケージ２０を作る際に使用される底面回路基板５０または上面回路基板６０は、セラミック板、プラスチック板、複合材シート、または、放熱板から形成される。この場合、セラミック板は、アルミナ板または窒化アルミニウム板から選択され、プラスチック板は、ＰＥ板、ＰＰ板、ＰＣ板、またはポリアミド板から選択され、複合材シートは、炭素繊維板またはガラス繊維板から形成される。
【００４３】
本発明のＳＭＤダイオードチップパッケージ１０またはダイオードアレイパッケージ２０を作る際に使用される外部電極８０ａ、８０ｂは、銀（Ａｇ）、スズ（Ｓｎ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、および、白金（Ｐｔ）で構成される族から選択される１つまたは複数の無鉛の導体金属またはその合金から形成されるが、これらに限定されない。
【００４４】
本発明のＳＭＤダイオードチップパッケージ１０またはダイオードアレイパッケージ２０を作る際に使用される無鉛の導体ペースト４０は、銀（Ａｇ）、スズ（Ｓｎ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、および、白金（Ｐｔ）で構成される族から選択される１つまたは複数の無鉛の導体金属を含むが、これらに限定されない。
【００４５】
従来使用されているリードフレームの代わりに回路基板を使用することによって、本発明の小型ＳＭＤダイオードパッケージを製造するためのプロセスは、小型ダイオードチップをパッケージする間の設定精度を改良し、かつ、０．４〜１．０ｍｍの長さ（Ｌ）、０．２〜０．５ｍｍの幅（Ｗ）、および、０．２〜０．５ｍｍの厚さ（Ｔ）を有する、図１に示されるダイオードチップパッケージ１０を製造するために、好ましくは、表１に列挙した特定の仕様に合わせてそれらダイオードチップパッケージ１０を製造するために、より適切に使用される。
【００４６】
【表１】
2015133487.tif 000002
【００４７】
開示された製作方法は、１．０〜２．４ｍｍの長さ（Ｌ）、０．５〜１．０ｍｍの幅（Ｗ）、および、０．４〜０．８ｍｍの厚さ（Ｔ）を有する、図２に示されるダイオードアレイパッケージ２０にも適切である。好ましくは、当該方法は、表２に列挙される仕様に合わせてダイオードアレイパッケージ２０を作るために使用される。
【００４８】
本発明の小型ＳＭＤダイオードパッケージを製造するためのプロセスは、１．０〜２．４ｍｍの長さ（Ｌ）、０．５〜１．０ｍｍの幅（Ｗ）、および、０．４〜０．８ｍｍの厚さ（Ｔ）を有する、図２に示されるダイオードアレイパッケージ２０を製造する、好ましくは、表２に列挙された特定の仕様に合わせてそれらダイオードチップパッケージ１０を製造するためにも適切に使用される。
【００４９】
【表２】
2015133487.tif 000003
【００５０】
さらに、鉛含有のスズペーストを使用しないことによる、本発明の小型ＳＭＤダイオードパッケージを製造するためのプロセスは、環境保護の要件に適合する。
【図１】
2015133487.tif 000004
【図２】
2015133487.tif 000005
【図３】
2015133487.tif 000006
【図４】
2015133487.tif 000007
【図５】
2015133487.tif 000008
【図６】
2015133487.tif 000009
【図７】
2015133487.tif 000010
【図８】
2015133487.tif 000011
【図９】
2015133487.tif 000012