(57)【要約】【課題】データ線ドライバーにおいて、画像データが変化したときの階調電圧の立ち上がり及び立ち下がり特性を向上させる。【解決手段】このデータ線ドライバーは、連続して供給される画像データを順次格納する第１のデータ格納部及び第２のデータ格納部と、第１のデータ格納部に格納されている画像データをＤ／Ａ変換してアナログの画像信号を出力するＤＡＣと、ＤＡＣから出力される画像信号を増幅して出力信号を生成し、階調電圧出力端子に供給する増幅器と、第１のデータ格納部に格納されている画像データと第２のデータ格納部に格納されている画像データとの差分値を演算する引き算器と、引き算器によって演算される差分値に基づいてタイミングパルスを発生するタイミングパルス発生器と、タイミングパルス発生器が発生するタイミングパルスに従って階調電圧出力端子に電荷を供給する電荷供給回路とを含む。【選択図】図２
2015038543.tif 000002
【特許請求の範囲】
【請求項１】
画像データに基づいて階調電圧を生成することにより、表示パネルのデータ線を駆動するデータ線ドライバーであって、
連続して供給される画像データを順次格納する直列接続された第１のデータ格納部及び第２のデータ格納部と、
前記第１のデータ格納部に格納されている画像データをＤ／Ａ（ディジタル／アナログ）変換してアナログの画像信号を出力するＤＡＣ（ディジタル／アナログ変換器）と、
前記ＤＡＣから出力される画像信号を増幅して出力信号を生成し、該出力信号を階調電圧出力端子に供給する増幅器と、
前記第１のデータ格納部に格納されている画像データと前記第２のデータ格納部に格納されている画像データとの差分値を演算する引き算器と、
前記引き算器によって演算される差分値に基づいてタイミングパルスを発生するタイミングパルス発生器と、
前記タイミングパルス発生器が発生するタイミングパルスに従って前記階調電圧出力端子に電荷を供給する電荷供給回路と、
を具備するデータ線ドライバー。
【請求項２】
複数の差分値に対応して、タイミングパルスのパルス幅を表すパルス幅データが設定された動作テーブルを格納し、前記引き算器によって演算される差分値に対応するパルス幅データを出力する動作テーブル格納部をさらに具備し、
前記タイミングパルス発生器が、前記動作テーブル格納部から出力されるパルス幅データに基づいて設定されたパルス幅を有するタイミングパルスを発生する、請求項１記載のデータ線ドライバー。
【請求項３】
前記電荷供給回路が、高電位側の電源電位と前記階調電圧出力端子との間に並列接続された複数のＰチャネルトランジスターと、前記階調電圧出力端子と低電位側の電源電位との間に並列接続された複数のＮチャネルトランジスターとを含み、
複数の差分値に対応して、前記電荷供給回路が動作する際に選択されるトランジスターの選択情報が設定された第２の動作テーブルを格納し、前記引き算器によって演算される差分値に対応する選択情報を表す信号を出力する第２の動作テーブル格納部と、
前記タイミングパルス発生器が発生するタイミングパルスに従って、前記第２の動作テーブル格納部から出力される信号によって選択される少なくとも１つのトランジスターをオンさせるトランジスター駆動回路と、
をさらに具備する、請求項２記載のデータ線ドライバー。
【請求項４】
複数の画像データの値に対応して、前記電荷供給回路が動作する際に追加的に選択されるトランジスターの選択情報が設定された第３の動作テーブルを格納し、前記第１のデータ格納部に格納されている画像データに対応する選択情報を表す信号を出力する第３の動作テーブル格納部と、
前記第３の動作テーブル格納部から出力される信号によって少なくとも１つのトランジスターが選択される場合に、前記タイミングパルス発生器が発生するタイミングパルスに従って、前記少なくとも１つのトランジスターをオンさせる追加トランジスター駆動回路と、
をさらに具備する、請求項３記載のデータ線ドライバー。
【請求項５】
前記引き算器によって演算される差分値に基づいて、タイミングパルスのパルス幅を設定するパルス幅設定部をさらに具備し、
前記タイミングパルス発生器が、前記パルス幅設定部によって設定されたパルス幅を有するタイミングパルスを発生する、請求項１記載のデータ線ドライバー。
【請求項６】
前記電荷供給回路が、高電位側の電源電位と前記階調電圧出力端子との間に並列接続された複数のＰチャネルトランジスターと、前記階調電圧出力端子と低電位側の電源電位との間に並列接続された複数のＮチャネルトランジスターとを含み、
前記引き算器によって演算される差分値に基づいて、前記電荷供給回路が動作する際に選択されるトランジスターの選択情報を表す信号を出力するトランジスター設定部と、
前記タイミングパルス発生器が発生するタイミングパルスに従って、前記トランジスター設定部から出力される信号によって選択される少なくとも１つのトランジスターをオンさせるトランジスター駆動回路と、
をさらに具備する、請求項５記載のデータ線ドライバー。
【請求項７】
前記第１のデータ格納部に格納されている画像データに基づいて、前記電荷供給回路が動作する際に追加的に選択されるトランジスターの選択情報を表す信号を出力する追加トランジスター設定部と、
前記追加トランジスター設定部から出力される信号によって少なくとも１つのトランジスターが選択される場合に、前記タイミングパルス発生器が発生するタイミングパルスに従って、前記少なくとも１つのトランジスターをオンさせる追加トランジスター駆動回路と、
をさらに具備する、請求項６記載のデータ線ドライバー。
【請求項８】
前記電荷供給回路が、
前記タイミングパルス発生器が発生するタイミングパルスに従って、前記引き算器によって演算される差分値の正負に対応する極性を有する極性パルスを出力する極性パルス出力部と、
前記極性パルス出力部から出力される極性パルスを微分する微分回路と、
前記微分回路によって微分された極性パルスを増幅して第２の出力信号を生成し、該第２の出力信号を前記階調電圧出力端子に供給する第２の増幅器と、
を含む、請求項１又は２又は５記載のデータ線ドライバー。
【請求項９】
前記増幅器の出力端子と前記階調電圧出力端子との間の接続を開閉するスイッチ回路をさらに具備する、請求項１〜８のいずれか１項記載のデータ線ドライバー。
【請求項１０】
前記第１及び第２のデータ格納部に格納される画像データが変化するタイミングに同期して前記スイッチ回路をオフさせ、前記電荷供給回路が動作した後に前記スイッチ回路をオンさせる制御回路をさらに具備する、請求項９記載のデータ線ドライバー。
【請求項１１】
請求項１〜１０のいずれか１項記載のデータ線ドライバーを具備する半導体集積回路装置。
【請求項１２】
表示パネルと、
請求項１〜１０のいずれか１項記載のデータ線ドライバーを含み、前記表示パネルを駆動する表示パネル駆動回路と、
を具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＣＤ（Liquid Crystal Display：液晶表示）パネル等の表示パネルのデータ線を駆動するデータ線ドライバーに関する。さらに、本発明は、そのようなデータ線ドライバーを内蔵する半導体集積回路装置、及び、データ線ドライバーを含む表示パネル駆動回路を用いる電子機器等に関する。
【背景技術】
【０００２】
例えば、ＨＴＰＳ（高温ポリシリコン）のＴＦＴ（薄膜トランジスター）を使用するＬＣＤパネルは、多階調（高精度）であると共に、超高速でデータ線を駆動する必要がある。特に、データ線ドライバーに含まれている限られた数の階調電圧生成回路によってＬＣＤパネルの１ライン分の画素を順次駆動する場合には、画像データの変化に対応して、階調電圧生成回路から出力される階調電圧を短時間で立ち上がらせたり立ち下がらせたりしなければならない。
【０００３】
そのために、従来から、階調電圧生成回路に使用されるオペアンプにおいて、差動段に流れる定常電流を増加させたり、出力トランジスターの能力を高めたりすることによって、オペアンプの能力を高めることが行われている。しかしながら、差動段や出力段において定常電流を増加させると、消費電力が増大してしまう。
【０００４】
あるいは、最終的な階調電圧を決定する高精度アンプと、階調変化時に階調電圧を素早く変化させる高駆動アンプとを並列接続することによって、高速でデータ線を駆動することも考えられる。しかしながら、高駆動アンプは高い駆動能力を有しているので、負荷によって発振してしまうことが多いという問題がある。
【０００５】
関連する技術として、特許文献１には、定常的な駆動電流を増大させることなく、スルーレートを高速化することが可能なオペアンプ、及び、それを用いた液晶駆動装置が開示されている。このオペアンプは、一対のトランジスターから成る差動対を用いて正相入力信号と逆相入力信号の電位差に応じた電圧信号を生成する少なくとも１つの差動入力部と、この差動入力部で生成される電圧信号に応じた論理レベルの出力信号を生成して出力する出力部と、正相入力信号又は逆相入力信号が急峻に変動したことを検出して補助電流を生成する少なくとも１つの補助電流生成部と、所定の基準電流と補助電流とを足し合わせて差動入力部の駆動電流を生成する駆動電流生成部とを有する。
【０００６】
しかしながら、特許文献１のオペアンプによれば、正相入力信号又は逆相入力信号が急峻に変動したことを検出した後に、差動入力部の駆動電流を増加させてスルーレートが高速化されるので、入力信号の変動からスルーレートの高速化までに時間差が生じて、応答が遅れてしまうことになる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１１−１７２２０３号公報（段落００１１−００１３、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、上記の点に鑑み、本発明の目的の１つは、データ線ドライバーにおいて、画像データが変化したときの階調電圧の立ち上がり及び立ち下がり特性を向上させて、表示パネルのデータ線を高速で駆動できるようにすることである。
【課題を解決するための手段】
【０００９】
以上の課題を解決するため、本発明の１つの観点に係るデータ線ドライバーは、画像データに基づいて階調電圧を生成することにより、表示パネルのデータ線を駆動するデータ線ドライバーであって、連続して供給される画像データを順次格納する直列接続された第１のデータ格納部及び第２のデータ格納部と、第１のデータ格納部に格納されている画像データをＤ／Ａ（ディジタル／アナログ）変換してアナログの画像信号を出力するＤＡＣ（ディジタル／アナログ変換器）と、ＤＡＣから出力される画像信号を増幅して出力信号を生成し、該出力信号を階調電圧出力端子に供給する増幅器と、第１のデータ格納部に格納されている画像データと第２のデータ格納部に格納されている画像データとの差分値を演算する引き算器と、引き算器によって演算される差分値に基づいてタイミングパルスを発生するタイミングパルス発生器と、タイミングパルス発生器が発生するタイミングパルスに従って階調電圧出力端子に電荷を供給する電荷供給回路とを具備する。
【００１０】
本発明の１つの観点によれば、連続する２つの画像データの差分値がディジタル的に演算され、その差分値に基づいて電荷供給回路が階調電圧出力端子に電荷を供給するので、増幅器よりも高速な電荷供給動作が可能である。従って、画像データが変化したときの階調電圧の立ち上がり及び立ち下がり特性を向上させて、表示パネルのデータ線を高速で駆動することができる。一方、増幅器は、画像データをＡ／Ｄ変換して得られるアナログの画像信号に基づいて、正確な階調電圧を維持することができる。
【００１１】
ここで、データ線ドライバーが、複数の差分値に対応して、タイミングパルスのパルス幅を表すパルス幅データが設定された動作テーブルを格納し、引き算器によって演算される差分値に対応するパルス幅データを出力する動作テーブル格納部をさらに具備し、タイミングパルス発生器が、動作テーブル格納部から出力されるパルス幅データに基づいて設定されたパルス幅を有するタイミングパルスを発生するようにしても良い。これにより、タイミングパルス発生器は、引き算器によって演算される差分値に対応するパルス幅を有するタイミングパルスを発生することができる。
【００１２】
その場合に、電荷供給回路が、高電位側の電源電位と階調電圧出力端子との間に並列接続された複数のＰチャネルトランジスターと、階調電圧出力端子と低電位側の電源電位との間に並列接続された複数のＮチャネルトランジスターとを含み、データ線ドライバーが、複数の差分値に対応して、電荷供給回路が動作する際に選択されるトランジスターの選択情報が設定された第２の動作テーブルを格納し、引き算器によって演算される差分値に対応する選択情報を表す信号を出力する第２の動作テーブル格納部と、タイミングパルス発生器が発生するタイミングパルスに従って、第２の動作テーブル格納部から出力される信号によって選択される少なくとも１つのトランジスターをオンさせるトランジスター駆動回路とをさらに具備しても良い。これにより、適切な駆動能力を有する少なくとも１つのトランジスターが選択されるので、タイミングパルスのパルス幅の精度不足を補うことができる。
【００１３】
また、データ線ドライバーが、複数の画像データの値に対応して、電荷供給回路が動作する際に追加的に選択されるトランジスターの選択情報が設定された第３の動作テーブルを格納し、第１のデータ格納部に格納されている画像データに対応する選択情報を表す信号を出力する第３の動作テーブル格納部と、第３の動作テーブル格納部から出力される信号によって少なくとも１つのトランジスターが選択される場合に、タイミングパルス発生器が発生するタイミングパルスに従って、上記少なくとも１つのトランジスターをオンさせる追加トランジスター駆動回路とをさらに具備しても良い。これにより、トランジスターのソース・ドレイン間電圧が小さくなる場合に、トランジスターの駆動能力不足を補うことができる。
【００１４】
あるいは、データ線ドライバーが、引き算器によって演算される差分値に基づいて、タイミングパルスのパルス幅を設定するパルス幅設定部をさらに具備し、タイミングパルス発生器が、パルス幅設定部によって設定されたパルス幅を有するタイミングパルスを発生するようにしても良い。これにより、タイミングパルス発生器は、引き算器によって演算される差分値に対応するパルス幅を有するタイミングパルスを発生することができる。
【００１５】
その場合に、電荷供給回路が、高電位側の電源電位と階調電圧出力端子との間に並列接続された複数のＰチャネルトランジスターと、階調電圧出力端子と低電位側の電源電位との間に並列接続された複数のＮチャネルトランジスターとを含み、データ線ドライバーが、引き算器によって演算される差分値に基づいて、電荷供給回路が動作する際に選択されるトランジスターの選択情報を表す信号を出力するトランジスター設定部と、タイミングパルス発生器が発生するタイミングパルスに従って、トランジスター設定部から出力される信号によって選択される少なくとも１つのトランジスターをオンさせるトランジスター駆動回路とをさらに具備しても良い。これにより、適切な駆動能力を有する少なくとも１つのトランジスターが選択されるので、タイミングパルスのパルス幅の精度不足を補うことができる。
【００１６】
また、データ線ドライバーが、第１のデータ格納部に格納されている画像データに基づいて、電荷供給回路が動作する際に追加的に選択されるトランジスターの選択情報を表す信号を出力する追加トランジスター設定部と、追加トランジスター設定部から出力される信号によって少なくとも１つのトランジスターが選択される場合に、タイミングパルス発生器が発生するタイミングパルスに従って、上記少なくとも１つのトランジスターをオンさせる追加トランジスター駆動回路とをさらに具備しても良い。これにより、トランジスターのソース・ドレイン間電圧が小さくなる場合に、トランジスターの駆動能力不足を補うことができる。
【００１７】
あるいは、電荷供給回路が、タイミングパルス発生器が発生するタイミングパルスに従って、引き算器によって演算される差分値の正負に対応する極性を有する極性パルスを出力する極性パルス出力部と、極性パルス出力部から出力される極性パルスを微分する微分回路と、微分回路によって微分された極性パルスを増幅して第２の出力信号を生成し、該第２の出力信号を階調電圧出力端子に供給する第２の増幅器とを含むようにしても良い。その場合には、画像信号を増幅する増幅器の出力信号と、微分された極性パルスを増幅する第２の増幅器の出力信号とを合成することにより、画像データが変化したときの階調電圧の立ち上がり及び立ち下がり特性を向上させて、表示パネルのデータ線を高速で駆動することができる。
【００１８】
以上において、データ線ドライバーが、増幅器の出力端子と階調電圧出力端子との間の接続を開閉するスイッチ回路をさらに具備しても良い。これにより、電荷供給回路が動作している間に、増幅器の出力端子を階調電圧出力端子から切り離して、増幅器が電荷供給回路の動作に与える影響を低減することができる。
【００１９】
その場合に、データ線ドライバーが、第１及び第２のデータ格納部に格納される画像データが変化するタイミングに同期してスイッチ回路をオフさせ、電荷供給回路が動作した後にスイッチ回路をオンさせる制御回路をさらに具備しても良い。これにより、画像データが変化した際に、電荷供給回路が階調電圧出力端子に電荷を供給して階調電圧の立ち上がり及び立ち下がり特性を向上させ、その後は、増幅器が階調電圧を微調整し、正確な階調電圧を維持することができる。
【００２０】
本発明の１つの観点に係る半導体集積回路装置は、上記いずれかのデータ線ドライバーを具備する。これにより、データ線ドライバーを含む回路を小型化して、表示パネルの近傍に配置することができる。
【００２１】
本発明の１つの観点に係る電子機器は、（ｉ）表示パネルと、（ii）上記いずれかのデータ線ドライバーを含み、表示パネルを駆動する表示パネル駆動回路とを具備する。これにより、データ線が高速で駆動される表示パネルを備えた電子機器を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態に係るデータ線ドライバーを含む画像表示部の図。
【図２】図１に示すデータ線ドライバーの第１の構成例を示す図。
【図３】図２に示す電荷供給回路及びトランジスター駆動回路等の構成例を示す図。
【図４】図２に示す増幅器及び電荷供給回路による階調電圧の波形の合成を示す図。
【図５】図１に示すデータ線ドライバーの第２の構成例を示す図。
【図６】図１に示すデータ線ドライバーの第３の構成例を示す図。
【図７】図６に示す各々の増幅器として使用可能なオペアンプの構成例を示す回路図。
【図８】ビデオプロジェクターの主要構成を示すブロック図。
【図９】図８に示す光学系の構成例を示す概略図。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
図１は、本発明の一実施形態に係るデータ線ドライバーを含む画像表示部の構成例を示すブロック図である。図１に示すように、この画像表示部は、表示制御回路１と、表示パネル駆動回路２と、表示パネル１００とを含み、外部から供給される画像データ等に基づいて画像を表示する。
【００２４】
表示パネル１００は、赤系の色（Ｒ）、緑系の色（Ｇ）、及び、青系の色（Ｂ）の画素を有するカラー表示パネルであっても良いし、単色の画素を有する単色の表示パネルであっても良い。特に、ビデオプロジェクター向けの用途においては、赤系の色（Ｒ）、緑系の色（Ｇ）、及び、青系の色（Ｂ）の画像を形成するために、３種類の表示パネルが設けられても良い。その場合には、３種類の表示パネルに対応して、３種類のデータ線ドライバーが設けられても良い。
【００２５】
また、表示パネル１００は、ＬＣＤパネルであっても良いし、有機ＥＬ（Electro-Luminescence：エレクトロルミネッセンス）パネル等であっても良い。本実施形態においては、一例として、アクティブマトリックス方式の透過型ＬＣＤパネルを用いる場合について説明する。
【００２６】
アクティブマトリックス方式のＬＣＤパネルにおいては、複数の個別電極及びそれらに接続された複数のＴＦＴ（薄膜トランジスター）が形成された第１の透明基板と、１つの共通電極が形成された第２の透明基板とが対向して配置され、第１の透明基板と第２の透明基板との間に液晶が封入されている。
【００２７】
表示パネル１００においては、例えば、７２０×１３２個の画素に対応して、それらの画素と同数の個別電極が、２次元マトリックス状に配置されている。図１において、個別電極と共通電極との間に形成される容量が、容量Ｃ１１、Ｃ１２、Ｃ１３、・・・、Ｃ２１、Ｃ２２、Ｃ２３、・・・として表されている。また、それらの画素と同数のＴＦＴ１１１、１１２、１１３、・・・、１２１、１２２、１２３、・・・が、２次元マトリックス状に配置されている。
【００２８】
複数のＴＦＴのドレインは、複数の個別電極にそれぞれ接続されている。また、図１において縦方向の複数のコラム（列）のＴＦＴのソースは、ソース線Ｓ１、Ｓ２、Ｓ３、・・・にそれぞれ接続されている。さらに、図１において横方向の複数のライン（行）のＴＦＴのゲートは、ゲート線（走査線とも呼ばれる）Ｇ１、Ｇ２、・・・にそれぞれ接続されている。各々のＴＦＴは、ハイレベルの走査信号がゲートに印加されてオン状態となったときに、ソースに供給される階調電圧をドレインから出力し、対応する個別電極に印加する。
【００２９】
表示パネル１００において、個別電極と共通電極との間に直流電圧を印加し続けると液晶の特性が劣化するので、個別電極と共通電極との間に印加される電圧の極性は、所定の周期で反転される。本実施形態においては、１フレーム毎に印加電圧の極性が反転されるフレーム反転方式、又は、１ライン毎に印加電圧の極性が反転されるライン反転方式が用いられる。
【００３０】
表示制御回路１は、画像データ処理回路１０と、表示タイミング生成回路２０とを含んでいる。また、表示パネル駆動回路２は、データ線ドライバー３０と、ゲート線ドライバー４０と、コモン電位生成回路５０とを含んでいる。
【００３１】
ここで、データ線ドライバー３０は、単独で、又は、ゲート線ドライバー４０若しくはコモン電位生成回路５０と共に、半導体集積回路装置（表示ドライバーＩＣ）に内蔵されても良い。これにより、データ線ドライバー３０を含む回路を小型化して、表示パネル１００の近傍に配置することができる。また、表示制御回路１は、表示ドライバーＩＣと別個の半導体集積回路装置（表示コントローラーＩＣ）に内蔵されても良いし、表示ドライバーＩＣ内に組み込まれても良い。
【００３２】
画像データ処理回路１０は、画像データ及びクロック信号を入力し、画像データに対して必要に応じて画像処理を施す。例えば、画像データ処理回路１０は、極性反転信号に従って、フレーム毎又はライン毎に階調電圧の極性が反転するように画像データを処理する。具体的には、共通電極に印加されるコモン電位が７Ｖと一定である場合に、個別電極に印加される階調電位は、階調１００％の場合に、正極性の１２Ｖと負極性の２Ｖとの間で反転される。さらに、画像データ処理回路１０は、輪郭強調等の一般的な画像処理を行っても良い。
【００３３】
表示タイミング生成回路２０は、水平同期信号、垂直同期信号、及び、クロック信号を入力し、各種のタイミング信号を生成する。各種のタイミング信号としては、例えば、階調電圧の極性の反転／非反転を表す極性反転信号や、階調電圧を出力するタイミングを表す出力タイミング信号や、表示パネル１００における書き込みコラムを選択するコラム選択信号や、表示パネル１００における書き込みラインの切り替えタイミングを表す走査タイミング信号等が該当する。
【００３４】
データ線ドライバー３０は、クロック信号及び出力タイミング信号に従って、画像データ処理回路１０から供給される画像データに基づいて階調電圧を生成することにより、表示パネル１００のデータ線を駆動する。データ線ドライバー３０は、生成された複数の階調電圧を、表示パネル１００のデータ線（信号線とも呼ばれる）Ｄ１、Ｄ２、Ｄ３、・・・にそれぞれ出力する。
【００３５】
表示パネル１００に設けられているマルチプレクサー６０は、データ線Ｄ１、Ｄ２、Ｄ３、・・・を、ソース線Ｓ１、Ｓ２、Ｓ３、・・・の内からコラム選択信号に従って選択された一群のソース線にそれぞれ接続する。これにより、データ線ドライバー３０に含まれている限られた数の階調電圧生成回路によって、表示パネル１００の１ライン分の画素を順次駆動することができる。なお、データ線ドライバー３０において、表示パネル１００の１ライン分の画素の数と同じ数の階調電圧生成回路が設けられる場合には、マルチプレクサー６０は不要となり、データ線Ｄ１、Ｄ２、Ｄ３、・・・は、ソース線Ｓ１、Ｓ２、Ｓ３、・・・と等しくなる。
【００３６】
ソース線Ｓ１に供給される階調電圧は、第１列のＴＦＴ１１１、１２１、・・・のソースに印加される。また、ソース線Ｓ２に供給される階調電圧は、第２列のＴＦＴ１１２、１２２、・・・のソースに印加される。さらに、ソース線Ｓ３に供給される階調電圧は、第３列のＴＦＴ１１３、１２３、・・・のソースに印加され、以下同様である。
【００３７】
ゲート線ドライバー４０は、走査タイミング信号に従って、ゲート線Ｇ１、Ｇ２、・・・にそれぞれ供給される複数の走査信号を順次ハイレベル（例えば、１５Ｖ）に活性化する。これにより、各ソース線に接続されている複数のＴＦＴの内で、ゲート線がハイレベルとなったＴＦＴがオン状態となり、そのＴＦＴのドレインに接続されている個別電極に階調電圧を印加する。コモン電位生成回路５０は、コモン電位ＣＯＭを生成して、表示パネル１００の共通電極にコモン電位ＣＯＭを印加する。このようにして、表示パネル１００に画像が表示される。
【００３８】
ここで、図１に示すデータ線ドライバーの第１の構成例について説明する。
図２は、図１に示すデータ線ドライバーの第１の構成例を示す図である。図２に示すように、データ線ドライバー３０は、ＲＡＭ（random access memory：ランダムアクセスメモリー）３１と、複数の階調電圧生成回路３２とを含んでいる。ＲＡＭ３１は、画像データ処理回路１０（図１）から供給される画像データを一時的に格納し、出力タイミング信号に従って、複数画素分の画像データをパラレルに出力する。
【００３９】
各々の階調電圧生成回路３２は、画像データ入力端子３０１と、データラッチ回路（データ格納部）３０２及び３０３と、ＤＡＣ（ディジタル／アナログ変換器）３０４と、増幅器３０５と、スイッチ回路３０６と、制御回路３０７と、引き算器３０８と、タイミングパルス発生器３０９と、電荷供給回路３１０と、階調電圧出力端子３１６とを含んでいる。
【００４０】
階調電圧生成回路３２には、出力タイミング信号に同期して、ＲＡＭ３１から一度に１画素分の画像データが供給される。データラッチ回路３０２及び３０３は、直列に接続されており、出力タイミング信号に同期して、連続して供給される画像データを順次格納する。図２においては、データラッチ回路３０２が第ｉ番目の画像データを格納し、データラッチ回路３０３が第（ｉ−１）番目の画像データを格納している状態が示されている。
【００４１】
ＤＡＣ３０４は、データラッチ回路３０２に格納されている画像データをＤ／Ａ（ディジタル／アナログ）変換してアナログの画像信号を出力する。ＤＡＣ３０４として抵抗ラダー型のＤＡＣを用いる場合には、ＤＡＣの変換特性は、ラダー型抵抗回路における抵抗値の設定によって決定される。例えば、ＤＡＣ３０４は、表示パネル１００（図１）のガンマ特性を補正する変換特性に従って画像データをＤ／Ａ変換しても良い。ただし、ＲＡＭ３１に供給される画像データにおいて既に標準的なガンマ補正が施されている場合には、表示パネル１００のガンマ特性が標準的なガンマ特性と異なる場合のみ、ＤＡＣ３０４において差分のガンマ補正を行えば良い。
【００４２】
増幅器３０５は、ＤＡＣ３０４から出力される画像信号を増幅して出力信号を生成し、該出力信号を、スイッチ回路３０６を介して階調電圧出力端子３１６に供給する。増幅器３０５は、オープンループゲインが大きく、オーバーオールの負帰還（出力端子から反転入力端子に向けた負帰還）がかけられることにより、画像信号を高精度で増幅することが可能である。ただし、出力信号の立ち上がり及び立ち下がりに、ある程度の遅れが生じてしまう。そこで、画像データが変化したときの階調電圧の立ち上がり及び立ち下がり特性を向上させるために、引き算器３０８〜電荷供給回路３１０が設けられている。
【００４３】
引き算器３０８は、データラッチ回路３０２に格納されている第ｉ番目の画像データと、データラッチ回路３０３に格納されている第（ｉ−１）番目の画像データとの差分値を演算する。また、タイミングパルス発生器３０９は、引き算器３０８によって演算される差分値に基づいて、電荷供給回路３１０を動作させるタイミングパルスを発生する。例えば、タイミングパルス発生器３０９は、引き算器３０８によって演算される差分値の絶対値に略比例するパルス幅を有するタイミングパルスを発生しても良い。
【００４４】
電荷供給回路３１０は、タイミングパルス発生器３０９が発生するタイミングパルスに従って、階調電圧出力端子３１６に電荷を供給する。ここで、電荷供給回路３１０は、引き算器３０８によって演算される差分値が正であれば、階調電圧出力端子３１６に正の電荷を供給し、差分値が負であれば、階調電圧出力端子３１６に負の電荷を供給する。
【００４５】
本実施形態によれば、連続する２つの画像データの差分値がディジタル的に演算され、その差分値に基づいて電荷供給回路３１０が階調電圧出力端子３１６に電荷を供給するので、増幅器３０５よりも高速な電荷供給動作が可能である。従って、画像データが変化したときの階調電圧の立ち上がり及び立ち下がり特性を向上させて、表示パネル１００のデータ線を高速で駆動することができる。一方、増幅器３０５は、画像データをＡ／Ｄ変換して得られるアナログの画像信号に基づいて、正確な階調電圧を維持することができる。
【００４６】
電荷供給回路３１０を動作させるタイミングパルスを発生するために、図２に示す動作テーブル格納部３１１が設けられても良い。動作テーブル格納部３１１は、例えば、不揮発性メモリー等を含み、複数の差分値（複数の差分値の範囲でも良い）に対応して、タイミングパルスのパルス幅を表すパルス幅データが設定された動作テーブルＡを格納している。また、動作テーブル格納部３１１は、動作テーブルＡを参照することにより、引き算器３０８によって演算される差分値に対応するパルス幅データを出力する。
【００４７】
タイミングパルス発生器３０９は、動作テーブル格納部３１１から出力されるパルス幅データに基づいて、電荷供給回路３１０を動作させる開始タイミング及び終了タイミングを設定することにより、パルス幅データに基づいて設定されたパルス幅を有するタイミングパルスを発生する。
【００４８】
例えば、タイミングパルス発生器３０９は、出力タイミング信号をクロック信号に同期してラッチすることにより、開始タイミングを設定しても良い。また、タイミングパルス発生器３０９は、パルス幅データによって表されるパルス幅に従って、開始タイミングをクロック信号に同期して遅延させることにより、終了タイミングを設定しても良い。
【００４９】
これにより、タイミングパルス発生器３０９は、引き算器３０８によって演算される差分値に基づいて設定されたパルス幅を有するタイミングパルスを発生することができる。ただし、クロック信号の周期があまり短くない場合には、タイミングパルスのパルス幅の精度を十分高くすることができない。
【００５０】
そこで、電荷供給回路３１０において、並列接続された複数のトランジスターを設け、引き算器３０８によって演算される差分値に基づいて、オンさせる少なくとも１つのトランジスターを選択することにより、階調電圧出力端子３１６に供給される電荷量を高い精度で制御しても良い。その場合には、図２に示す動作テーブル格納部３１２及びトランジスター駆動回路３１３が設けられる。
【００５１】
動作テーブル格納部３１２は、例えば、不揮発性メモリー等を含み、複数の差分値（複数の差分値の範囲でも良い）に対応して、電荷供給回路３１０が動作する際に選択されるトランジスターの選択情報が設定された動作テーブルＢを格納している。また、動作テーブル格納部３１２は、動作テーブルＢを参照することにより、引き算器３０８によって演算される差分値に対応する選択情報を表すイネーブル信号を出力する。
【００５２】
トランジスター駆動回路３１３は、タイミングパルス発生器３０９が発生するタイミングパルスに従って、動作テーブル格納部３１２から出力されるイネーブル信号によって選択される少なくとも１つのトランジスターをオンさせる。
【００５３】
これにより、適切な駆動能力を有する少なくとも１つのトランジスターが選択されるので、タイミングパルスのパルス幅の精度不足を補うことができる。ただし、出力すべき階調電圧の値によっては、選択されるトランジスターのソース・ドレイン間電圧が小さくなるので、トランジスターの駆動能力が低下してしまう。
【００５４】
そこで、電荷供給回路３１０に補正用の複数のトランジスターを設けておき、データラッチ回路３０２に格納されている第ｉ番目の画像データの値に基づいて、オンさせる少なくとも１つのトランジスターを追加的に選択することにより、階調電圧出力端子３１６に供給される電荷量を補正するようにしても良い。その場合には、図２に示す動作テーブル格納部３１４及び追加トランジスター駆動回路３１５が設けられる。
【００５５】
動作テーブル格納部３１４は、例えば、不揮発性メモリー等を含み、複数の画像データの値（複数の画像データの値の範囲でも良い）に対応して、電荷供給回路３１０が動作する際に追加的に選択されるトランジスターの選択情報が設定された動作テーブルＣを格納している。また、動作テーブル格納部３１４は、動作テーブルＣを参照することにより、データラッチ回路３０２に格納されている第ｉ番目の画像データに対応する選択情報を表す追加イネーブル信号を出力する。
【００５６】
追加トランジスター駆動回路３１５は、動作テーブル格納部３１４から出力される追加イネーブル信号によって少なくとも１つのトランジスターが選択される場合に、タイミングパルス発生器３０９が発生するタイミングパルスに従って、上記少なくとも１つのトランジスターをオンさせる。これにより、トランジスターのソース・ドレイン間電圧が小さくなる場合に、トランジスターの駆動能力不足を補うことができる。
【００５７】
図３は、図２に示す電荷供給回路、トランジスター駆動回路、及び、追加トランジスター駆動回路の構成例を示す図である。図３に示すように、電荷供給回路３１０は、高電位側の電源電位ＶＤＤと階調電圧出力端子３１６との間に並列接続された第１群のＰチャネルＭＯＳトランジスターＱＰ１１、ＱＰ１２、・・・と、第２群のＰチャネルＭＯＳトランジスターＱＰ２１、ＱＰ２２、・・・とを含んでいる。
【００５８】
各々のトランジスターのソースは、電源電位ＶＤＤの配線に接続されており、ドレインは、階調電圧出力端子３１６に接続されている。第１群のＰチャネルＭＯＳトランジスターＱＰ１１、ＱＰ１２、・・・は、１：２：・・・のように、互いに異なるサイズ（例えば、チャネル幅）を有していることが望ましい。第２群のＰチャネルＭＯＳトランジスターＱＰ２１、ＱＰ２２、・・・も、同様に、互いに異なるサイズを有していることが望ましい。
【００５９】
また、電荷供給回路３１０は、階調電圧出力端子３１６と低電位側の電源電位ＶＳＳとの間に並列接続された第１群のＮチャネルＭＯＳトランジスターＱＮ１１、ＱＮ１２、・・・と、第２群のＮチャネルＭＯＳトランジスターＱＮ２１、ＱＮ２２、・・・とを含んでいる。
【００６０】
各々のトランジスターのドレインは、階調電圧出力端子３１６に接続されており、ソースは、電源電位ＶＳＳの配線に接続されている。第１群のＮチャネルＭＯＳトランジスターＱＮ１１、ＱＮ１２、・・・は、１：２：・・・のように、互いに異なるサイズを有していることが望ましい。第２群のＮチャネルＭＯＳトランジスターＱＮ２１、ＱＮ２２、・・・も、同様に、互いに異なるサイズを有していることが望ましい。
【００６１】
トランジスター駆動回路３１３ａ及び３１３ｂは、図２に示すトランジスター駆動回路３１３を構成している。トランジスター駆動回路３１３ａは、タイミングパルスとイネーブル信号ＥＰ１１、ＥＰ１２、・・・との論理積を求めてローレベルの駆動パルスを出力する複数の論理回路を含んでいる。それらの論理回路の出力信号は、電荷供給回路３１０の第１群のＰチャネルＭＯＳトランジスターＱＰ１１、ＱＰ１２、・・・のゲートにそれぞれ印加される。
【００６２】
図３においては、トランジスター駆動回路３１３ａに含まれている複数の論理回路の例として、ＮＡＮＤ回路ＮＡ１１、ＮＡ１２、・・・が示されている。例えば、イネーブル信号ＥＰ１１がハイレベルに活性化されている間に、設定されたパルス幅を有するハイレベルのタイミングパルスが供給されると、ＮＡＮＤ回路ＮＡ１１は、タイミングパルスのパルス幅と同じパルス幅を有するローレベルの駆動パルスを出力する。この駆動パルスがゲートに印加されるトランジスターＱＰ１１は、オン状態となって、電源電位ＶＤＤから階調電圧出力端子３１６に正の電荷を供給する。
【００６３】
トランジスター駆動回路３１３ｂは、タイミングパルスとイネーブル信号ＥＮ１１、ＥＮ１２、・・・との論理積を求めてハイレベルの駆動パルスを出力する複数の論理回路を含んでいる。それらの論理回路の出力信号は、電荷供給回路３１０の第１群のＮチャネルＭＯＳトランジスターＱＮ１１、ＱＮ１２、・・・のゲートにそれぞれ印加される。
【００６４】
図３においては、トランジスター駆動回路３１３ｂに含まれている複数の論理回路の例として、ＡＮＤ回路ＡＮ１１、ＡＮ１２、・・・が示されている。例えば、イネーブル信号ＥＮ１１がハイレベルに活性化されている間に、設定されたパルス幅を有するハイレベルのタイミングパルスが供給されると、ＡＮＤ回路ＡＮ１１は、タイミングパルスのパルス幅と同じパルス幅を有するハイレベルの駆動パルスを出力する。この駆動パルスがゲートに印加されるトランジスターＱＮ１１は、オン状態となって、電源電位ＶＳＳから階調電圧出力端子３１６に負の電荷を供給する。
【００６５】
追加トランジスター駆動回路３１５ａ及び３１５ｂは、図２に示す追加トランジスター駆動回路３１５を構成している。追加トランジスター駆動回路３１５ａは、タイミングパルスと追加イネーブル信号ＥＰ２１、ＥＰ２２、・・・との論理積を求めてローレベルの駆動パルスを出力する複数の論理回路を含んでいる。それらの論理回路の出力信号は、電荷供給回路３１０の第２群のＰチャネルＭＯＳトランジスターＱＰ２１、ＱＰ２２、・・・のゲートにそれぞれ印加される。
【００６６】
図３においては、追加トランジスター駆動回路３１５ａに含まれている複数の論理回路の例として、ＮＡＮＤ回路ＮＡ２１、ＮＡ２２、・・・が示されている。例えば、追加イネーブル信号ＥＰ２１がハイレベルに活性化されている間に、設定されたパルス幅を有するハイレベルのタイミングパルスが供給されると、ＮＡＮＤ回路ＮＡ２１は、タイミングパルスのパルス幅と同じパルス幅を有するローレベルの駆動パルスを出力する。この駆動パルスがゲートに印加されるトランジスターＱＰ２１は、オン状態となって、電源電位ＶＤＤから階調電圧出力端子３１６に正の電荷を供給する。
【００６７】
追加トランジスター駆動回路３１５ｂは、タイミングパルスと追加イネーブル信号ＥＮ２１、ＥＮ２２、・・・との論理積を求めてハイレベルの駆動パルスを出力する複数の論理回路を含んでいる。それらの論理回路の出力信号は、電荷供給回路３１０の第２群のＮチャネルＭＯＳトランジスターＱＮ２１、ＱＮ２２、・・・のゲートにそれぞれ印加される。
【００６８】
図３においては、追加トランジスター駆動回路３１５ｂに含まれている複数の論理回路の例として、ＡＮＤ回路ＡＮ２１、ＡＮ２２、・・・が示されている。例えば、追加イネーブル信号ＥＮ２１がハイレベルに活性化されている間に、設定されたパルス幅を有するハイレベルのタイミングパルスが供給されると、ＡＮＤ回路ＡＮ２１は、タイミングパルスのパルス幅と同じパルス幅を有するハイレベルの駆動パルスを出力する。この駆動パルスがゲートに印加されるトランジスターＱＮ２１は、オン状態となって、電源電位ＶＳＳから階調電圧出力端子３１６に負の電荷を供給する。
【００６９】
再び図２を参照すると、スイッチ回路３０６は、増幅器３０５の出力端子と階調電圧出力端子３１６との間の接続を開閉する。これにより、電荷供給回路３１０が動作している間に、増幅器３０５の出力端子を階調電圧出力端子３１６から切り離して、増幅器３０５が電荷供給回路３１０の動作に与える影響を低減することができる。スイッチ回路３０６の開閉は、制御回路３０７から出力される制御信号ＣＳによって制御される。
【００７０】
制御回路３０７は、出力タイミング信号に従って、データラッチ回路３０２及び３０３に格納される画像データが変化するタイミングに同期してスイッチ回路３０６をオフさせる。また、制御回路３０７は、タイミングパルス発生器３０９が発生するタイミングパルスに従って、電荷供給回路３１０が動作した後にスイッチ回路３０６をオンさせる。これにより、画像データが変化した際に、電荷供給回路３１０が階調電圧出力端子３１６に電荷を供給して階調電圧の立ち上がり及び立ち下がり特性を向上させ、その後は、増幅器３０５が階調電圧を微調整し、正確な階調電圧を維持することができる。
【００７１】
図４は、図２に示す増幅器及び電荷供給回路による階調電圧の波形の合成を示す図である。図４（ａ）に示すように、画像信号が入力される増幅器３０５の出力信号ｖ１は、立ち上がりが遅いが、立ち上がった後は負帰還によって正確な電圧を維持している。一方、図４（ｂ）に示すように、電荷供給回路３１０によって供給される電荷Ｑは、画像信号の変化に対応するパルス波形を有している。
【００７２】
図４（ｂ）に示すように、制御回路３０７から出力される制御信号ＣＳは、データラッチ回路３０２に格納される画像データがＤ（ｉ−１）からＤ（ｉ）に変化するタイミングに同期してローレベルに非活性化され、スイッチ回路３０６をオフさせる。スイッチ回路３０６がオフしている間においては、増幅器３０５の出力端子が階調電圧出力端子３１６から切り離される。その後、電荷供給回路３１０が、階調電圧出力端子３１６に電荷Ｑを供給する。
【００７３】
電荷供給回路３１０の負荷となるのは、表示パネルの個別電極と共通電極との間に形成される容量及び配線容量である。電荷供給回路３１０は、それらの容量に電荷Ｑを供給し、その後は、高い出力インピーダンスによって階調電圧に殆ど影響を与えない。電荷供給回路３１０の電荷供給動作が終了すると、制御信号ＣＳがハイレベルに活性化され、スイッチ回路３０６をオンさせる。スイッチ回路３０６がオンしている間においては、増幅器３０５の出力端子が階調電圧出力端子３１６に接続される。
【００７４】
増幅器３０５の出力信号ｖ１と電荷供給回路３１０によって供給される電荷Ｑとを合成することにより、図４（ｃ）に示すような波形を有する階調電圧ｖ２が得られる。階調電圧ｖ２の波形（実線）においては、増幅器３０５の出力信号ｖ１の波形（破線）と比較して、立ち上がり特性が改善されている。階調電圧ｖ２の波形は、動作テーブルＡ〜Ｃに設定されているパルス幅データ及び選択情報等を調整することによって最適化することができる。
【００７５】
次に、図１に示すデータ線ドライバーの第２の構成例について説明する。
図５は、図１に示すデータ線ドライバーの第２の構成例を示す図である。図５に示す第２の構成例においては、図２に示す第１の構成例における動作テーブル格納部３１１、３１２、及び、３１４の替りに、パルス幅設定部３１７、トランジスター設定部３１８、及び、追加トランジスター設定部３１９が設けられている。その他の点に関しては、第１の構成例と同様である。
【００７６】
パルス幅設定部３１７は、例えば、論理回路によって構成され、引き算器３０８によって演算される差分値に基づいて、タイミングパルスのパルス幅を設定する。例えば、パルス幅設定部３１７は、引き算器３０８によって演算される差分値の絶対値に略比例するパルス幅を設定して、パルス幅を表すパルス幅データを出力しても良い。
【００７７】
タイミングパルス発生器３０９は、パルス幅設定部３１７によって設定されたパルス幅を有するタイミングパルスを発生する。例えば、タイミングパルス発生器３０９は、パルス幅設定部３１７から出力されるパルス幅データに基づいて、電荷供給回路３１０を動作させる開始タイミング及び終了タイミングを設定することにより、開始タイミング及び終了タイミングによって定まるパルス幅を有するタイミングパルスを発生しても良い。
【００７８】
その場合に、タイミングパルス発生器３０９は、出力タイミング信号をクロック信号に同期してラッチすることにより、開始タイミングを設定しても良い。また、タイミングパルス発生器３０９は、パルス幅データによって表されるパルス幅に従って、開始タイミングをクロック信号に同期して遅延させることにより、終了タイミングを設定しても良い。
【００７９】
これにより、タイミングパルス発生器３０９は、引き算器３０８によって演算される差分値に基づいて設定されたパルス幅を有するタイミングパルスを発生することができる。ただし、クロック信号の周期があまり短くない場合には、タイミングパルスのパルス幅の精度を十分高くすることができない。
【００８０】
そこで、電荷供給回路３１０において、並列接続された複数のトランジスターを設け、引き算器３０８によって演算される差分値に基づいて、オンさせる少なくとも１つのトランジスターを選択することにより、階調電圧出力端子３１６に供給される電荷量を高い精度で制御しても良い。その場合には、図５に示すトランジスター設定部３１８及びトランジスター駆動回路３１３が設けられる。
【００８１】
トランジスター設定部３１８は、例えば、論理回路によって構成され、引き算器３０８によって演算される差分値に基づいて、電荷供給回路３１０が動作する際に選択されるトランジスターの選択情報を表すイネーブル信号を出力する。
【００８２】
トランジスター駆動回路３１３は、タイミングパルス発生器３０９が発生するタイミングパルスに従って、トランジスター設定部３１８から出力されるイネーブル信号によって選択される少なくとも１つのトランジスターをオンさせる。
【００８３】
これにより、適切な駆動能力を有する少なくとも１つのトランジスターが選択されるので、タイミングパルスのパルス幅の精度不足を補うことができる。ただし、出力すべき階調電圧の値によっては、電荷供給回路３１０のトランジスターのソース・ドレイン間電圧が小さくなるので、トランジスターの駆動能力が低下してしまう。
【００８４】
そこで、電荷供給回路３１０に補正用の複数のトランジスターを設けておき、データラッチ回路３０２に格納されている第ｉ番目の画像データの値に基づいて、オンさせる少なくとも１つのトランジスターを追加的に選択することにより、階調電圧出力端子３１６に供給される電荷量を補正するようにしても良い。その場合には、図５に示す追加トランジスター設定部３１９及び追加トランジスター駆動回路３１５が設けられる。
【００８５】
追加トランジスター設定部３１９は、例えば、論理回路によって構成され、データラッチ回路３０２に格納されている第ｉ番目の画像データに基づいて、電荷供給回路３１０が動作する際に追加的に選択されるトランジスターの選択情報を表す追加イネーブル信号を出力する。
【００８６】
追加トランジスター駆動回路３１５は、追加トランジスター設定部３１９から出力される追加イネーブル信号によって少なくとも１つのトランジスターが選択される場合に、タイミングパルス発生器３０９が発生するタイミングパルスに従って、上記少なくとも１つのトランジスターをオンさせる。これにより、トランジスターのソース・ドレイン間電圧が小さくなる場合に、トランジスターの駆動能力不足を補うことができる。
【００８７】
次に、図１に示すデータ線ドライバーの第３の構成例について説明する。
図６は、図１に示すデータ線ドライバーの第３の構成例を示す図である。図６に示す第３の構成例においては、図２に示す第１の構成例における動作テーブル格納部３１２及び３１４、トランジスター駆動回路３１３、及び、追加トランジスター駆動回路３１５の替りに、極性パルス出力部３２０、微分回路３２１、及び、増幅器３２２が設けられている。その他の点に関しては、第１の構成例と同様である。なお、動作テーブル格納部３１１の替りに、図５に示す第２の構成例におけるパルス幅設定部３１７を設けても良い。
【００８８】
極性パルス出力部３２０と、微分回路３２１と、増幅器３２２とは、タイミングパルス発生器３０９が発生するタイミングパルスに従って階調電圧出力端子３１６に電荷を供給する電荷供給回路を構成している。極性パルス出力部３２０は、タイミングパルス発生器３０９が発生するタイミングパルスに従って、引き算器３０８によって演算される差分値の正負に対応する極性を有する極性パルスを出力する。
【００８９】
例えば、極性パルス出力部３２０は、高電位側の電源電位ＶＤＤと出力端子との間に接続されたＰチャネルＭＯＳトランジスターと、出力端子と低電位側の電源電位ＶＳＳとの間に接続されたＮチャネルＭＯＳトランジスターと、それらのトランジスターを駆動する論理回路とを含んでいる。
【００９０】
論理回路は、引き算器３０８によって演算される差分値が正である場合に、タイミングパルス発生器３０９が発生するタイミングパルスのパルス幅と同じパルス幅を有するローレベルの駆動パルスをＰチャネルＭＯＳトランジスターのゲートに印加する。これにより、出力端子から正極性の極性パルスが出力される。
【００９１】
一方、論理回路は、引き算器３０８によって演算される差分値が負である場合に、タイミングパルス発生器３０９が発生するタイミングパルスのパルス幅と同じパルス幅を有するハイレベルの駆動パルスをＮチャネルＭＯＳトランジスターのゲートに印加する。これにより、出力端子から負極性の極性パルスが出力される。
【００９２】
微分回路３２１は、キャパシターＣ１と抵抗Ｒ１とを含んでいる。キャパシターＣ１の第１の端子は、極性パルス出力部３２０の出力端子に接続されており、キャパシターＣ１の第２の端子は、抵抗Ｒ１の第１の端子に接続されている。抵抗Ｒ１の第２の端子には、増幅器３２２の反転入力端子に供給されて増幅動作の基準となる参照電位ＶＲＥＦが供給される。また、キャパシターＣ１の第２の端子と増幅器３２２の非反転入力端子との間には、カップリング用のキャパシターＣ２が接続されている。
【００９３】
微分回路３２１は、極性パルス出力部３２０から出力される極性パルスを微分する。増幅器３２２は、高い駆動能力を有するオペアンプであり、微分回路３２１によって微分された極性パルスを増幅して出力信号を生成し、該出力信号を階調電圧出力端子３１６に供給する。これにより、増幅器３０５の出力信号と、増幅器３２２の出力信号とが、階調電圧出力端子３１６において合成されて、階調電圧が生成される。
【００９４】
上記の構成によれば、画像信号を増幅する増幅器３０５の出力信号と、微分された極性パルスを増幅する増幅器３２２の出力信号とを合成することにより、画像データが変化したときの階調電圧の立ち上がり及び立ち下がり特性を向上させて、表示パネル１００（図１）のデータ線を高速で駆動することができる。
【００９５】
ここで、増幅器３０５は、ＤＡＣ３０４から出力される画像信号を、オーバーオールの負帰還を伴ってＤＣ的に増幅する。増幅器３０５は、オープンループゲインが大きく、オーバーオールの負帰還がかけられることにより、画像信号を高精度で増幅することが可能である。一方、増幅器３２２は、微分回路３２１によって微分された極性パルスを、オーバーオールの負帰還なしでＡＣ的に増幅する。増幅器３２２にオーバーオールの負帰還をかけないことにより、リンギング等が発生し難く、また、出力インピーダンスが高くなるので増幅器３０５の動作に対する影響が低減する。
【００９６】
図７は、図６に示す各々の増幅器として使用可能なオペアンプの構成例を示す回路図である。図７において、ＰチャネルＭＯＳトランジスターＱＰ１及びＮチャネルＭＯＳトランジスターＱＮ１は、第１のインバーターを構成している。トランジスターＱＰ１のソースは、高電位側の電源電位ＶＤＤの配線に接続されている。トランジスターＱＮ１のドレインは、トランジスターＱＰ１のドレインに接続されており、トランジスターＱＮ１のソースは、低電位側の電源電位ＶＳＳの配線に接続されている。トランジスターＱＰ１及びＱＮ１のゲートは、イネーブル信号ＥＮＢの入力端子に接続されている。第１のインバーターは、入力されるイネーブル信号ＥＮＢを反転して、第１の制御信号ＰＳを出力する。
【００９７】
ＰチャネルＭＯＳトランジスターＱＰ２及びＮチャネルＭＯＳトランジスターＱＮ２は、第２のインバーターを構成している。トランジスターＱＰ２のソースは、電源電位ＶＤＤの配線に接続されている。トランジスターＱＮ２のドレインは、トランジスターＱＰ２のドレインに接続されており、トランジスターＱＮ２のソースは、電源電位ＶＳＳの配線に接続されている。トランジスターＱＰ２及びＱＮ２のゲートには、第１の制御信号ＰＳが入力される。第２のインバーターは、入力される第１の制御信号ＰＳを反転して、第２の制御信号ＸＰＳを出力する。
【００９８】
ＰチャネルＭＯＳトランジスターＱＰ３〜ＱＰ４及びＮチャネルＭＯＳトランジスターＱＮ３〜ＱＮ６は、第１の差動段を構成している。トランジスターＱＰ３及びＱＰ４のソースは、電源電位ＶＤＤの配線に接続されており、トランジスターＱＰ３及びＱＰ４のゲートは、トランジスターＱＰ４のドレインに接続されている。
【００９９】
トランジスターＱＮ３のドレインは、トランジスターＱＰ３のドレインに接続されており、トランジスターＱＮ３のゲートは、オペアンプの非反転入力端子に接続されている。トランジスターＱＮ４のドレインは、トランジスターＱＰ４のドレインに接続されており、トランジスターＱＮ４のゲートは、オペアンプの反転入力端子に接続されている。
【０１００】
トランジスターＱＮ５のドレインは、トランジスターＱＮ３及びＱＮ４のソースに接続されており、トランジスターＱＮ５のゲートには、第２の制御信号ＸＰＳが供給される。トランジスターＱＮ６のドレインは、トランジスターＱＮ５のソースに接続されており、トランジスターＱＮ６のソースは、電源電位ＶＳＳの配線に接続されている。トランジスターＱＮ６のゲートには、第１のバイアス電位ＶＲＮが供給される。
【０１０１】
イネーブル信号ＥＮＢがハイレベルに活性化されると、第２の制御信号ＸＰＳもハイレベルとなり、トランジスターＱＮ５がオンして、第１の差動段が動作する。第１の差動段は、オペアンプの非反転入力端子に入力される信号と反転入力端子に入力される信号との差分を反転増幅して、トランジスターＱＰ３及びＱＮ３のドレインに第１の増幅信号を生成する。
【０１０２】
ＰチャネルＭＯＳトランジスターＱＰ５〜ＱＰ８及びＮチャネルＭＯＳトランジスターＱＮ７〜ＱＮ８は、第２の差動段を構成している。トランジスターＱＰ５のソースは、電源電位ＶＤＤの配線に接続されており、トランジスターＱＰ５のゲートには、第２のバイアス電位ＶＲＰが供給される。トランジスターＱＰ６のソースは、トランジスターＱＰ５のドレインに接続されており、トランジスターＱＰ６のゲートには、第１の制御信号ＰＳが供給される。
【０１０３】
トランジスターＱＰ７及びＱＰ８のソースは、トランジスターＱＰ６のドレインに接続されている。トランジスターＱＰ７のゲートは、オペアンプの非反転入力端子に接続されている。また、トランジスターＱＰ８のゲートは、オペアンプの反転入力端子に接続されている。
【０１０４】
トランジスターＱＮ７のドレインは、トランジスターＱＰ７のドレインに接続されており、トランジスターＱＮ７のソースは、電源電位ＶＳＳの配線に接続されている。トランジスターＱＮ８のドレインは、トランジスターＱＰ８のドレインに接続されており、トランジスターＱＮ８のソースは、電源電位ＶＳＳの配線に接続されている。トランジスターＱＮ７及びＱＮ８のゲートは、トランジスターＱＮ８のドレインに接続されている。
【０１０５】
イネーブル信号ＥＮＢがハイレベルに活性化されると、第１の制御信号ＰＳがローレベルとなり、トランジスターＱＰ６がオンして、第２の差動段が動作する。第２の差動段は、オペアンプの非反転入力端子に入力される信号と反転入力端子に入力される信号との差分を反転増幅して、トランジスターＱＰ７及びＱＮ７のドレインに第２の増幅信号を生成する。
【０１０６】
ＰチャネルＭＯＳトランジスターＱＰ９及びＮチャネルＭＯＳトランジスターＱＮ９は、出力段を構成している。トランジスターＱＰ９のソースは、電源電位ＶＤＤに接続されており、トランジスターＱＰ９のドレインは、出力端子に接続されており、トランジスターＱＰ９のゲートには、第１の増幅信号が供給される。トランジスターＱＮ９のソースは、電源電位ＶＳＳに接続されており、トランジスターＱＮ９のドレインは、出力端子に接続されており、トランジスターＱＮ９のゲートには、第２の増幅信号が供給される。トランジスターＱＰ９は、ゲートに印加される第１の増幅信号を反転増幅して出力端子に供給し、トランジスターＱＮ９は、ゲートに印加される第２の増幅信号を反転増幅して出力端子に供給する。
【０１０７】
図７に示すオペアンプを図６に示す増幅器３２２として使用する場合には、第１の差動段の差動対を構成するトランジスターＱＮ３及びＱＮ４において、トランジスターＱＮ３のチャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌを、トランジスターＱＮ４のチャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌよりも所定の割合で小さくしても良い。その場合には、第１の差動段におけるバランス点がずれて、非反転入力端子の電位が反転入力端子の電位よりもある程度高くならなければ、出力トランジスターＱＰ９がオンしなくなる。
【０１０８】
また、第２の差動段の差動対を構成するトランジスターＱＰ７及びＱＰ８において、トランジスターＱＰ７のチャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌを、トランジスターＱＰ８のチャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌよりも所定の割合で小さくしても良い。その場合には、第２の差動段におけるバランス点がずれて、非反転入力端子の電位が反転入力端子の電位よりもある程度低くならなければ、出力トランジスターＱＮ９がオンしなくなる。
【０１０９】
その結果、非反転入力端子の電位が反転入力端子の電位に対して所定の範囲内にある場合には、オペアンプが増幅動作を行わず、また、オペアンプの出力インピーダンスが上昇する。即ち、このオペアンプは、所定の範囲の入力電圧に対して不感帯を有することになる。
【０１１０】
これにより、増幅器３２２は、極性パルス出力部３２０から出力される極性パルスのレベルが大きく変化したときに動作する一方、極性パルスの多少のレベル変動に対しては動作しないので、増幅器３０５が階調電圧を収束させる動作に対する影響をさらに低減することができる。また、増幅器３０５の出力端子と増幅器３２２の出力端子とが接続される際における電力ロスをさらに低減することができる。
【０１１１】
図７に示すオペアンプは、図２、図５、及び、図６に示す増幅器３０５として使用することも可能である。ただし、増幅器３２２のスルーレートを、増幅器３０５のスルーレートよりも大きくすることが望ましい。その場合には、増幅器３２２による階調電圧の波形改善効果が大きくなる。
【０１１２】
また、増幅器３２２の出力トランジスターのサイズ（例えば、チャネル幅）及び／又は駆動電流を、増幅器３０５の出力トランジスターのサイズ及び／又は駆動電流よりも大きくすることが望ましい。その場合には、増幅器３２２が、高い駆動能力でデータ線を駆動することができる。
【０１１３】
次に、本発明の一実施形態に係る電子機器について説明する。
本発明は、ビデオプロジェクター、電子ビューファインダー、表示装置、携帯電話機等の電子機器に適用することが可能であるが、以下においては、本発明をビデオプロジェクターに適用した実施形態について説明する。
【０１１４】
図８は、本発明の一実施形態に係る電子機器としてビデオプロジェクターの主要構成を示すブロック図である。図８に示すように、ビデオプロジェクターは、表示制御回路１と、表示パネル駆動回路２と、光学系３と、制御部４と、電源部５とを含んでいる。このビデオプロジェクターは、外部装置から入力される画像データに応じた画像をスクリーン６等に投射することができる。
【０１１５】
表示制御回路１及び表示パネル駆動回路２は、既に説明したものと同様である。光学系３は、ランプ３ａと、画像形成部３ｂと、投射レンズ部３ｃとを含んでいる。ランプ３ａは、例えば、高圧水銀ランプ又はメタルハライドランプであり、画像形成部３ｂ及び投射レンズ部３ｃを介してスクリーン６に向けて射出される光を発生する。
【０１１６】
画像形成部３ｂは、少なくとも１つの表示パネルを含んでいる。カラー方式の場合には、画像形成部３ｂが、３つの表示パネルを含んでも良い。表示パネルは、透過型の画像形成パネルであり、表示パネル駆動回路２から供給される階調電圧及び走査信号等に従って、各画素の透過率を変化させることにより画像を形成する。
【０１１７】
画像形成部３ｂには、ランプ３ａから発生する光が照射されるので、表示パネルに形成された画像は、投射レンズ部３ｃに投影される。投射レンズ部３ｃは、入射光を屈折させて投射光７を射出する。従って、表示パネルに形成された画像は、拡大されてスクリーン６に投射される。
【０１１８】
制御部４は、例えば、マイクロコンピューターで構成され、ＣＰＵ（中央演算装置）４ａと、メモリー４ｂとを含んでいる。ＣＰＵ４ａは、メモリー４ｂに格納されている制御プログラムに従って、表示制御回路１及び表示パネル駆動回路２等の動作を制御する。電源部５は、外部から供給される交流又は直流の電源電圧に基づいて、ビデオプロジェクターの各部に電力を供給する。
【０１１９】
ここで、図８に示す光学系の画像形成部の構成例について詳細に説明する。
図９は、図８に示す光学系の構成例を示す概略図である。図９に示すように、画像形成部３ｂは、分光部９０と、３つの表示パネル１００Ｒ、１００Ｇ、及び、１００Ｂと、クロスダイクロイックプリズム１１０とを含んでいる。
【０１２０】
分光部９０は、ダイクロイックミラー９１及び９２と、反射ミラー９３〜９５とを含んでいる。分光部９０には、ランプ３ａから発生する光８が、光軸９ａに沿って入射する。分光部９０は、入射する光（略白色光）８から、例えば、赤系の色の光８Ｒ、緑系の色の光８Ｇ、及び、青系の色の光８Ｂを分離する。
【０１２１】
ダイクロイックミラー９１は、光軸９ａと交差する位置に、光軸９ａに対して略４５°傾斜して配置されている。ダイクロイックミラー９１は、入射する光８の内で、赤系の色の光８Ｒを透過させ、緑系の色の光８Ｇ及び青系の色の光８Ｂを反射する。ダイクロイックミラー９１を透過した光８Ｒは、光軸９ａに沿って反射ミラー９３に導かれる。反射ミラー９３は、光軸９ａと交差する位置に、光軸９ａに対して略４５°傾斜して配置されている。光８Ｒは、反射ミラー９３によって反射され、光軸９ｂに沿って表示パネル１００Ｒに入射する。
【０１２２】
一方、ダイクロイックミラー９１によって反射された光は、光軸９ｃに沿ってダイクロイックミラー９２に導かれる。ダイクロイックミラー９２は、光軸９ｃと交差する位置に、光軸９ｃに対して略４５°傾斜して配置されている。ダイクロイックミラー９２は、ダイクロイックミラー９１によって反射された光の内で、緑系の色の光８Ｇを反射し、青系の色の光８Ｂを透過させる。ダイクロイックミラー９２によって反射された光８Ｇは、光軸９ｄに沿って表示パネル１００Ｇに入射する。
【０１２３】
一方、ダイクロイックミラー９２を透過した光８Ｂは、光軸９ｃに沿って反射ミラー９４に導かれる。反射ミラー９４は、光軸９ｃと交差する位置に、光軸９ｃに対して略４５°傾斜して配置されている。光８Ｂは、反射ミラー９４によって反射され、光軸９ｅに沿って反射ミラー９５に導かれる。反射ミラー９５は、光軸９ｅと交差する位置に、光軸９ｅの方向に対して略４５°傾斜して配置されている。光８Ｂは、反射ミラー９５によって反射され、光軸９ｆに沿って表示パネル１００Ｂに入射する。
【０１２４】
分光部９０と各表示パネルとの間には、図示しない偏光板が設けられている。また、各表示パネルとクロスダイクロイックプリズム１１０との間にも、図示しない偏光板が設けられている。それらの偏光板は、それぞれ透過軸を有しており、透過軸の方向に偏光軸を有する光を透過させることができる。表示パネルを挟んで互いに対向する一対の偏光板は、互いに透過軸が交差する状態で設けられている。
【０１２５】
クロスダイクロイックプリズム１１０は、光軸９ｂ、９ｄ、及び、９ｆの交点と重なる位置に設けられており、４つの面１１０ａ〜１１０ｄを有している。表示パネル１００Ｒを透過した光８Ｒは、面１１０ａからクロスダイクロイックプリズム１１０に入射する。表示パネル１００Ｇを透過した光８Ｇは、面１１０ｂからクロスダイクロイックプリズム１１０に入射する。表示パネル１００Ｂを透過した光８Ｂは、面１１０ｃからクロスダイクロイックプリズム１１０に入射する。これにより、面１１０ａには赤系の色の画像が投影され、面１１０ｂには緑系の色の画像が投影され、面１１０ｃには青系の色の画像が投影される。
【０１２６】
クロスダイクロイックプリズム１１０に入射した赤系の色の光８Ｒ、緑系の色の光８Ｇ、及び、青系の色の光８Ｂは、クロスダイクロイックプリズム１１０によって合成される。即ち、クロスダイクロイックプリズム１１０によって、赤系の色の画像と、緑系の色の画像と、青系の色の画像とが合成される。
【０１２７】
合成された光は、クロスダイクロイックプリズム１１０の面１１０ｄからカラーの画像光８Ｃとして出射され、投射レンズ部３ｃに入射する。投射レンズ部３ｃに入射したカラーの画像光８Ｃは、図８に示すように、投射光７としてスクリーン６等に投射される。このように、本発明に係るデータ線ドライバーを含む表示パネル駆動回路を用いることにより、データ線が高速で駆動される表示パネルを備えた電子機器を提供することができる。
【０１２８】
本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
【符号の説明】
【０１２９】
１…表示制御回路、２…表示パネル駆動回路、３…光学系、３ａ…ランプ、３ｂ…画像形成部、３ｃ…投射レンズ部、４…制御部、４ａ…ＣＰＵ、４ｂ…メモリー、５…電源部、６…スクリーン、１０…画像データ処理回路、２０…表示タイミング生成回路、３０…データ線ドライバー、３１…ＲＡＭ、３２…階調電圧生成回路、３０１…画像データ入力端子、３０２、３０３…データラッチ回路、３０４…ＤＡＣ、３０５…増幅器、３０６…スイッチ回路、３０７…制御回路、３０８…引き算器、３０９…タイミングパルス発生器、３１０…電荷供給回路、３１１、３１２、３１４…動作テーブル格納部、３１３、３１３ａ、３１３ｂ…トランジスター駆動回路、３１５、３１５ａ、３１５ｂ…追加トランジスター駆動回路、３１６…階調電圧出力端子、３１７…パルス幅設定部、３１８…トランジスター設定部、３１９…追加トランジスター設定部、３２０…極性パルス出力部、３２１…微分回路、３２２…増幅器、４０…ゲート線ドライバー、５０…コモン電位生成回路、６０…マルチプレクサー、９０…分光部、９１、９２…ダイクロイックミラー、９３〜９５…反射ミラー、１００、１００Ｒ、１００Ｇ、１００Ｂ…表示パネル、１１０…クロスダイクロイックプリズム、１１１〜１２３…ＴＦＴ、Ｃ１１〜Ｃ２３…容量、Ｄ１、Ｄ２、Ｄ３…データ線、Ｓ１、Ｓ２、Ｓ３…ソース線、Ｇ１、Ｇ２…ゲート線、Ｃ１、Ｃ２…キャパシター、Ｒ１…抵抗、ＱＰ１〜ＱＰ２４…ＰチャネルＭＯＳトランジスター、ＱＮ１〜ＱＮ２４…ＮチャネルＭＯＳトランジスター、ＮＡ１１〜ＮＡ２４…ＮＡＮＤ回路、ＡＮ１１〜ＡＮ２４…ＡＮＤ回路
【図１】
2015038543.tif 000003
【図２】
2015038543.tif 000004
【図３】
2015038543.tif 000005
【図４】
2015038543.tif 000006
【図５】
2015038543.tif 000007
【図６】
2015038543.tif 000008
【図７】
2015038543.tif 000009
【図８】
2015038543.tif 000010
【図９】
2015038543.tif 000011