(57)【要約】チャネルスキューのための方法およびシステムを説明する。チャネルスキューのための１つ以上の方法は、データ信号のいくつかの群をメモリ構成要素に提供することであって、いくつかの群の各々はそれぞれのチャネルに対応する、提供することと、データ信号群が、他方のそれぞれのチャネルのうちの少なくとも１つに対応するデータ信号群に関してスキューされるように、いくつかのチャネルのうちの少なくとも１つに対応する、データ信号群の位相を調節することと、を含む。【選択図】図３
2013536957.tif 000002
【特許請求の範囲】
【請求項１】
チャネルスキューのための方法であって、
データ信号のいくつかの群をメモリ構成要素に提供することであって、前記いくつかの群の各々は、それぞれのチャネルに対応する、提供することと、
データ信号群が、他方のそれぞれのチャネルのうちの少なくとも１つに対応するデータ信号群に関してスキューされるように、前記いくつかのチャネルのうちの少なくとも１つに対応する前記データ信号群の位相を調節することと、を含む方法。
【請求項２】
前記いくつかのチャネルのうちの前記少なくとも１つの各々に対応する、前記データ信号群の前記それぞれのデータ信号は、相互に関してスキュー解除状態にある、請求項１に記載の方法。
【請求項３】
前記データ信号のいくつかの群を提供することと関連して、前記それぞれのチャネルの各々に対応するチャネルクロック信号を、前記メモリ構成要素に提供することを含む、請求項１に記載の方法。
【請求項４】
前記いくつかのチャネルのうちの前記少なくとも１つに対応する、前記データ信号群の前記位相を調節することは、前記いくつかのチャネルのうちの前記少なくとも１つの各々に対応する前記チャネルクロック信号の位相を、参照クロック信号に関して特定の量調節することを含む、請求項３に記載の方法。
【請求項５】
前記いくつかのチャネルのうちの前記少なくとも１つの各々に対応する前記チャネルクロック信号の前記位相を、前記コントローラクロック信号に関して前記特定の量調節することは、前記いくつかのチャネルのうちの前記少なくとも１つの各々に対応する前記チャネルクロック信号の前記位相を、異なる量調節することを含む、請求項４に記載の方法。
【請求項６】
前記いくつかのチャネルのうちの前記少なくとも１つに対応する前記データ信号群の前記位相を調節することは、いくつかのスキュー群を提供することを含み、各スキュー群は、同じ関連するスキュー量を有するデータ信号の少なくとも２つのそれぞれの群を含む、請求項１〜５のいずれか１項に記載の方法。
【請求項７】
各それぞれのデータ信号群の前記それぞれのデータ信号は、相互に関してスキュー解除状態にある、請求項１〜５のいずれか１項に記載の方法。
【請求項８】
前記いくつかのチャネルのうちの前記少なくとも１つに対応する、前記データ信号群の前記位相を調節することは、前記それぞれのデータ信号群の各々が、相互に関してスキューされるように、前記それぞれのいくつかのチャネルの各々に対応する、各それぞれのデータ信号群の位相を調節することを含む、請求項１〜５のいずれか１項に記載の方法。
【請求項９】
各それぞれのデータ信号群の調節された位相がＴｃｌｋ／Ｎの倍数であり、Ｔｃｌｋがコントローラクロック信号の期間であり、Ｎがチャネル総数であるように、前記それぞれのいくつかのチャネルの各々に対応する、各それぞれのデータ信号群の前記位相を調節することを含む、請求項８に記載の方法。
【請求項１０】
チャネルスキューのための方法であって、
それと関連付けられる第１のチャネルクロック信号を有する第１のチャネルを介して、いくつかのデータ信号を第１のメモリデバイスに提供することと、
それと関連付けられる第２のチャネルクロック信号を有する第２のチャネルを介して、いくつかのデータ信号を第２のメモリデバイスに提供することと、を含み、
前記第２のメモリデバイスに提供される前記いくつかのデータ信号は、前記第１のメモリデバイスに提供される前記いくつかのデータ信号に関してスキューされ、
前記第２のメモリデバイスに提供される前記いくつかのデータ信号は、相互に関してスキュー解除され、前記第１のメモリデバイスに提供される前記いくつかのデータ信号は、相互に関してスキュー解除状態にある方法。
【請求項１１】
前記第２のメモリデバイスに提供される前記いくつかのデータ信号をスキューすることは、前記第２のチャネルクロック信号の位相を、メモリコントローラと関連付けられる参照クロック信号に関して調節することを含む、請求項１０に記載の方法。
【請求項１２】
前記第１のチャネルクロック信号および前記第２のチャネルクロック信号のうちの少なくとも１つは、前記参照クロック信号と同位相にある、請求項１１に記載の方法。
【請求項１３】
前記第２のメモリデバイスに提供される前記いくつかのデータ信号をスキューすることは、その出力において前記第２のチャネルクロック信号を提供する、調節可能な遅延構成要素に、前記参照クロック信号を提供することを含む、請求項１１に記載の方法。
【請求項１４】
前記いくつかのデータ信号を前記第１のデバイスに提供することと、前記それぞれの第１および第２のチャネルクロック信号と関連して、ソース同期様態で、前記いくつかのデータ信号を前記第２のデバイスに提供することと、を含む、請求項１０〜１３のいずれか１項に記載の方法。
【請求項１５】
チャネルスキューのための方法であって、
いくつかのスキュー群に従って、メモリシステムの特定のチャネルに対応するデータ信号をスキューすることであって、
前記いくつかのスキュー群の各々は、前記メモリシステムのいくつかのチャネルのうちの少なくとも１つの各々の前記データ信号を含み、
各それぞれのスキュー群の前記いくつかのチャネルのうちの前記少なくとも１つの全ての前記データ信号は、あらゆる他のスキュー群の前記データ信号とは異なるスキュー量を有する、スキューすることと、
前記いくつかのチャネルのうちの前記少なくとも１つの各々の前記それぞれのデータ信号を、相互に関して、スキュー解除状態に維持することと、を含む方法。
【請求項１６】
前記メモリシステムの各チャネルは、前記特定のチャネルの前記データ信号と関連付けられる、専用のチャネルクロック信号を含み、前記方法は、前記いくつかのスキュー群に従って、前記専用のチャネルクロック信号をスキューすることを含む、請求項１５に記載の方法。
【請求項１７】
前記いくつかのスキュー群は、少なくとも２つであり、前記方法は、前記メモリシステムの前記それぞれのチャネルの各々の前記データ信号が、少なくとも１つの隣接するチャネルに関してスキューされるように、前記いくつかのスキュー群に従って、前記データ信号をスキューすることを含む、請求項１５に記載の方法。
【請求項１８】
前記いくつかのスキュー群は、前記メモリシステムの前記いくつかのチャネルと同じである、請求項１５に記載の方法。
【請求項１９】
前記方法は、前記メモリシステムの受信構成要素において、前記スキュー解除状態にある、前記いくつかのチャネルのうちの前記少なくとも１つの各々の前記それぞれのデータ信号を受信することを含む、請求項１５〜１８のいずれか１項に記載の方法。
【請求項２０】
前記いくつかのスキュー群に従って、前記メモリシステムの前記特定のチャネルに対応する前記データ信号をスキューすることは、前記メモリシステムの前記いくつかのチャネルの各々に、調節可能な遅延を提供することを含む、請求項１５〜１８のいずれか１項に記載の方法。
【請求項２１】
メモリシステムであって、
いくつかのメモリデバイスと、
各々が、それぞれのデータ信号群、およびそれと関連付けられるそれぞれのチャネルクロック信号を有する、複数のチャネルを介して、前記いくつかのメモリデバイスに連結される、メモリコントローラと、を備え、各群内の前記それぞれのデータ信号は、相互に関してスキュー解除状態にあり、
前記コントローラは、少なくとも１つの異なるチャネルの前記データ信号群に関して、前記複数のチャネルのうちの少なくとも１つの前記データ信号群をスキューするように構成される、メモリシステム。
【請求項２２】
前記メモリコントローラは、前記複数のチャネルのうちの少なくとも半分の前記データ信号群をスキューするように構成される、請求項２１に記載のメモリシステム。
【請求項２３】
前記メモリコントローラは、あらゆる他のチャネルのデータ信号群が、同じ量でスキューされるように、前記データ信号群をスキューするように構成される、請求項２２に記載のメモリシステム。
【請求項２４】
前記メモリコントローラは、隣接しないチャネルのデータ信号群が、同じスキュー量を有するように、前記データ信号群をスキューするように構成される、請求項２１に記載のメモリシステム。
【請求項２５】
前記メモリコントローラは、いくつかの特定のスキュー群に従って、前記複数のチャネルの前記データ信号群をスキューするように構成され、前記それぞれのいくつかの特定のスキュー群の各々内の前記それぞれのデータ信号群は、同じスキュー量を有する、請求項２１〜２４のいずれか１項に記載のメモリシステム。
【請求項２６】
前記いくつかの特定のスキュー群は、少なくとも４つである、請求項２５に記載のメモリシステム。
【請求項２７】
前記いくつかの特定のスキュー群の各々の前記チャネルに対応する、前記それぞれのチャネルクロック信号は、各それぞれのスキュー群に対応するスキュー量が、Ｔｃｌｋ／Ｓの倍数であり、Ｔｃｌｋが前記コントローラの参照クロック信号の期間であり、Ｓが前記いくつかの特定のスキュー群であるように調節される、請求項２５に記載のメモリシステム。
【請求項２８】
前記コントローラは、前記複数のチャネルのうちの前記少なくとも１つの前記データ信号群が、参照クロック信号の期間の少なくとも４分の１に等しい量スキューされるように、前記少なくとも１つの異なるチャネルの前記データ信号群に関して、前記複数のチャネルのうちの前記少なくとも１つの前記データ信号群をスキューするように構成される、請求項２１〜２４のいずれか１項に記載のメモリシステム。
【請求項２９】
前記コントローラは、前記複数のチャネルのうちの前記少なくとも１つに対応する前記それぞれのチャネルクロック信号に、遅延を提供することによって、前記複数のチャネルのうちの前記少なくとも１つの前記データ信号群をスキューするように構成され、前記遅延は、前記コントローラに対応する参照クロック信号に基づく、請求項２１〜２４のいずれか１項に記載のメモリシステム。
【請求項３０】
メモリシステムであって、
いくつかのメモリデバイスと、
各々が、それぞれのデータ信号群、およびそれと関連付けられるそれぞれのチャネルクロック信号を有する、複数のチャネルを介して、前記いくつかのメモリデバイスに連結される、メモリコントローラであって、各群内の前記それぞれのデータ信号は、相互に関してスキュー解除状態にある、メモリコントローラと、
前記コントローラに連結され、
参照クロック信号を受信する、および
前記チャネルクロック信号のうちの前記少なくともが、少なくとも１つの異なるチャネルの前記チャネルクロック信号に関して、位相ずれしているように、前記チャネルクロック信号のうちの少なくとも１つに、あるスキュー量を提供する
ように構成される、少なくとも１つの遅延構成要素と、
を備える、メモリシステム。
【請求項３１】
前記コントローラは、前記チャネルクロック信号のうちの前記少なくとも１つがソース同期様態で対応するチャネルの前記データ信号群を伝送するように構成される、請求項３０に記載のメモリシステム。
【請求項３２】
前記少なくとも１つの遅延構成要素は、前記チャネルクロック信号のうちの前記少なくとも１つに、調節可能なスキュー量を提供するように構成される、調節可能な遅延構成要素である、請求項３０に記載のメモリシステム。
【請求項３３】
前記少なくとも１つの遅延構成要素は、前記チャネルクロック信号のうちの前記少なくとも１つが、前記少なくとも１つの異なるチャネルの前記チャネルクロック信号に関して、前記参照クロック信号の期間の少なくとも４分の１に等しい量、位相ずれしているように、前記チャネルクロック信号のうちの前記少なくとも１つに、前記スキュー量を提供するように構成される、請求項３０〜３２のいずれか１項に記載のメモリシステム。
【請求項３４】
前記システムは、前記少なくとも１つの遅延構成要素からスキュー境界信号を受信する、位相検出構成要素を含む、請求項３０〜３２のいずれか１項に記載のメモリシステム。
【請求項３５】
前記位相検出構成要素は、前記スキュー量が最上値に到達する時を検出するように構成される、請求項３４に記載のメモリシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して、半導体メモリデバイス、方法、およびシステムに関し、より具体的には、チャネルスキューのための方法、デバイス、およびシステムに関する。
【背景技術】
【０００２】
メモリデバイスは、典型的に、コンピュータまたは他の電子デバイスにおいて、内部、半導体、集積回路として提供される。揮発性および非揮発性メモリを含む、多くの異なるタイプのメモリが存在する。揮発性メモリは、その情報を維持するための電力を必要とし得、とりわけ、ランダムアクセスメモリ（ＲＡＭ）、動的ランダムアクセスメモリ（ＤＲＡＭ）、および同期動的ランダムアクセスメモリ（ＳＤＲＡＭ）を含む。非揮発性メモリは、電力提供されない時に、記憶された情報を保持することによって、持続的情報を提供することができ、とりわけ、ＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、読み取り専用メモリ（ＲＯＭ）、電気的に消去可能なプログラマブルＲＯＭ（ＥＥＰＲＯＭ）、消去可能なプログラマブルＲＯＭ（ＥＰＲＯＭ）、相変化ランダムアクセスメモリ（ＰＣＲＡＭ）、抵抗ランダムアクセスメモリ（ＲＲＡＭ（登録商標））、スピントルク転送ランダムアクセスメモリ（ＳＴＴ  ＲＡＭ）といった磁気ランダムアクセスメモリ（ＭＲＡＭ）を含む。
【０００３】
メモリデバイスは、ソリッドステートドライブ（ＳＳＤ）を形成するように、ともに組み合わせることができる。ソリッドステートドライブは、種々の他のタイプの非揮発性および揮発性メモリの中でも、非揮発性メモリ（例えば、ＮＡＮＤフラッシュメモリおよびＮＯＲフラッシュメモリ）を含むことができる、ならびに／または揮発性メモリ（例えば、ＤＲＡＭおよびＳＲＡＭ）含むことができる。ソリッドステートドライブは、性能、サイズ、重量、耐久性、動作温度範囲、および電力消費の点から、ハードドライブに勝る利点を有することができるため、ＳＳＤは、コンピュータのための主要記憶デバイスとして、ハードディスクドライブを置き換えるために使用することができる。例えば、ＳＳＤは、それらの移動部分の欠如により、磁気ディスクドライブと比較した時、優れた性能を有することができ、これは、シーク時間、待ち時間、および磁気ディスクドライブと関連付けられる他の電気機械的遅延を回避し得る。ＳＳＤ製造元は、非揮発性フラッシュメモリを使用して、内部のバッテリ供給を使用しなくてもよく、このためドライブがより多用途かつコンパクトになることを可能にする、フラッシュＳＳＤを創出することができる。
【０００４】
ＳＳＤは、いくつかのメモリデバイス（例えば、いくつかのメモリチップ）を含むことができる。本明細書において使用される際、「いくつかの」何かは、かかるものの１つ以上を指すことができる（例えば、いくつかのメモリデバイスは、１つ以上のメモリデバイスを指すことができる）。当業者が理解するように、メモリチップは、いくつかのダイおよび／または論理ユニット（ＬＵＮ）を含むことができる。各ダイは、いくつかのメモリアレイおよびその上の周辺回路を含むことができる。メモリアレイは、いくつかの物理ページの中に組織化されるいくつかのメモリセルを含むことができ、物理ページは、いくつかのブロックの中に組織化させることができる。
【０００５】
多くの電子デバイスおよびシステムにおいて、電子データが、電子構成要素間で通信される。ある用途において、多要素電子データは、１つの構成要素から別のものへ伝送される。かかるデータ伝送は、平行チャネルを介して、伝送構成要素から受信構成要素へ同時に、複数の信号を伝送することを含み得る。信号は、特定のプロトコルと互換性があるように、受信構成要素において処理されてもよい。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
複数の信号が２つの構成要素間で伝送される時、クロストークおよび／または同時スイッチング出力（ＳＳＯ）雑音が発生する可能性がある。クロストークは、１つのチャネル上のエネルギーが、容量および／または誘導結合を通じて、近隣のチャネル上の電圧および／または電流を誘導する時に発生する可能性がある。ＳＳＯ雑音は、複数のチャネル間および／または中のデータ信号が同時に切り替わる（例えば、低から高または低から高）ため、チップと関連付けられる電力配分に影響を及ぼす可能性がある。クロストークおよび／またはＳＳＯ雑音は、メモリシステムと関連付けられる電圧雑音およびピーク電力を増加させる可能性がある。データ伝送速度の周波数が増加するにつれ、クロストークおよびＳＳＯ雑音は、さらに、信号の質に悪影響を及ぼし、誤差をもたらし得る。
【図面の簡単な説明】
【０００７】
【図１】本開示の１つ以上の実施形態に従う、少なくとも１つのメモリシステムを含む、コンピューティングシステムのブロック図である。
【図２】本開示の１つ以上の実施形態に従う、メモリシステムの一部分のブロック図を例解する。
【図３】本開示の１つ以上の実施形態に従う、メモリシステムの一部分の機能ブロック図を例解する。
【図４】本開示の１つ以上の実施形態に従う、いくつかのスキュー群と関連付けられる、いくつかのチャネルに対するスキュー量を例解する表である。
【図５】本開示の１つ以上の実施形態に従う、いくつかのスキュー群と関連付けられる、いくつかのチャネルに対するスキュー量を例解する表である。
【図６】本開示の１つ以上の実施形態に従う、いくつかのスキュー群と関連付けられる、いくつかのチャネルに対するスキュー量を例解する表である。
【発明を実施するための形態】
【０００８】
本開示は、チャネルスキューのための方法およびシステムを含む。１つの方法実施形態は、いくつかのデータ信号群をメモリ構成要素に提供することであって、いくつかの群の各々は、それぞれのチャネルに対応する、提供することと、データ信号群が、他方のそれぞれのチャネルのうちの少なくとも１つに対応するデータ信号群に関してスキューされるように、いくつかのチャネルのうちの少なくとも１つに対応するデータ信号群の位相を調節することと、を含む。
【０００９】
本開示の実施形態は、複数のチャネルを有する電子システムと関連付けられる、同時スイッチング出力（ＳＳＯ）雑音および／またはクロストークの効果を低減することといった、種々の利益を提供することができる。例として、実施形態は、電圧雑音および／またはＳＳＯ雑音によって引き起こされるピーク電力を低減することができる。１つ以上の実施形態は、以前のアプローチと比較して、受信回路への広範な修正を行うことなく、ＳＳＯ雑音の効果を低減することができる。
【００１０】
本開示の以下の発明を実施するための形態において、その一部を形成し、かつ本開示の１つ以上の実施形態がどのように実践され得るかの例解目的で示される、添付の図面を参照する。これらの実施形態は、当業者が本開示の実施形態を実践することを可能にするように、十分に詳細に説明され、他の実施形態が利用され得ること、ならびに本開示の範囲から逸脱することなく、プロセス、電気的および／または構造的変更が行われ得ることが理解されるものとする。本明細書において使用される際、特に、図面における参照番号に関する「Ｎ」および「Ｍ」という指示子は、いくつかのそのように指示される特定の特性を、本開示の１つ以上の実施形態に含むことができることを示す。
【００１１】
本明細書における図は、最初の桁（１つまたは複数）が図面の図番号に対応し、残りの桁が図面における要素または構成要素を識別する、付番慣例に従う。異なる図間の類似の要素または構成要素は、類似の桁の使用により識別され得る。例えば、１０８は、図１における要素「０８」を参照し得、類似の要素は、図２において２０８として参照され得る。理解されるように、本明細書における種々の実施形態に示される要素は、本開示のいくつかの追加の実施形態を提供するように、追加、交換、および／または排除することができる。加えて、理解されるように、図に提供される要素の比率および相対尺度は、本発明の実施形態を例解することが意図され、限定する意味で捉えられるべきではない。
【００１２】
図１は、本開示の１つ以上の実施形態に従う、少なくとも１つのメモリシステム１０４を含む、コンピューティングシステム１００のブロック図である。一例として、メモリシステム１０４は、ソリッドステートドライブ（ＳＳＤ）であってもよい。メモリシステム１０４は、ホストインターフェース１０６と、メモリコントローラ１０８（例えば、メモリ制御回路および／またはファームウェア）と、それぞれのチャネル１１２−１、１１２−２、．．．、１１２−Ｎを介して、コントローラ１０８に連結される、１つ以上のメモリデバイス１１０−１（チャネル１メモリ）、１１０−２（チャネル２メモリ）、．．．、１１０−Ｎ（チャネルＮメモリ）と、を含むことができる。実施形態は、特定のいくつかのチャネル１１２−１、１１２−２、．．．、１１２−Ｎに限定されない。例えば、システム１００のいくつかのチャネルは、４、８、１６、３２等であってもよい。１つ以上の実施形態において、いくつかのチャネルは、いくつかのメモリデバイスと同じであってもよい。例えば、チャネル１１２−１、１１２−２、．．．、１１２−Ｎのうちの１つ以上は、１つを超える、または下回るメモリデバイス１１０−１、１１０−２、．．．、１１０−Ｎに対応することができる。
【００１３】
メモリデバイス１１０−１、１１０−２、．．．、１１０−Ｎは、メモリシステム１０４のための記憶容量を提供し、例えば、非揮発性マルチレベルメモリセルを含む、ソリッドステートメモリデバイスであってもよい。メモリデバイス１１０−１、１１０−２、．．．、１１０−Ｎは、メモリセルの１つ以上のアレイと、コントローラ１０８からの信号（例えば、データ信号）を受信および処理するように構成される受信回路（図示せず）と、を含むことができ、それらの信号をメモリデバイス１１０−１、１１０−２、．．．、１１０−Ｎの他の内部回路（図示せず）に転送することができる。一例として、メモリセルのアレイは、ＮＡＮＤアーキテクチャを有するフラッシュアレイであってもよい。
【００１４】
ホストインターフェース１０６は、メモリシステム１０４と、ホストシステム１０２といった別のデバイスとの間で情報を通信するために使用することができる。ホストシステム１０２は、例えば、プロセッサといったメモリアクセスデバイスを含むことができる。当業者は、「プロセッサ」が、並列処理システム、いくつかのコプロセッサ等といった１つ以上のプロセッサを意図することができるということを理解するであろう。ホストシステム１０２の例としては、ラップトップコンピュータ、パーソナルコンピュータ、デジタルカメラ、デジタル記録および再生デバイス、携帯電話、ＰＤＡ、メモリカードリーダ、インターフェースハブ等が挙げられる。１つ以上の実施形態に関して、ホストインターフェース１０６は、標準化されたインターフェースの形態であることができる。例えば、メモリシステム１０４が、コンピューティングシステム１００において、情報記憶のために使用される時、物理ホストインターフェース１０６は、他のコネクタおよびインターフェースの中でも、シリアルアドバンスドテクノロジーアタッチメント（ＳＡＴＡ）、周辺構成要素相互接続エクスプレス（ＰＣＩｅ）、またはユニバーサルシリアルバス（ＵＳＢ）であってもよい。しかしながら、一般的に、ホストインターフェース１０６は、メモリシステム１０４と、ホストインターフェース１０６のための互換性のあるレセプタを有するホストシステム１０２との間で、制御、アドレス、データ、および他の信号を渡すためのインターフェースを提供することができる。
【００１５】
１つ以上の実施形態において、メモリコントローラ１０８は、物理ホストインターフェース１０６およびメモリデバイス１１０−１、１１０−２、．．．、１１０−Ｎを含む、印刷回路板に連結される、特定用途向け集積回路（ＡＳＩＣ）であってもよい。図１に例解されるように、メモリコントローラ１０８は、ホストインターフェース１０６に、および複数のチャネル１１２−１、１１２−２、．．．、１１２−Ｎによってメモリデバイス１１０−１、１１０−２、．．．、１１０−Ｎに連結することができる。メモリコントローラ１０８は、当業者によって理解されるであろう他のメモリ動作に加えて、本明細書において説明される動作を実施するように構成することができる。
【００１６】
メモリコントローラ１０８は、他の動作の中でも、データを読み取る、書き込む、および消去するように、複数のチャネル１１２−１、１１２−２、．．．、１１２−Ｎを介して、メモリデバイス１１０−１、１１０−２、．．．、１１０−Ｎと通信することができる。メモリデバイス１１０−１、１１０−２、．．．、１１０−Ｎは、集合的なメモリコントローラ１０８に連結されていることが例解されるが、本開示の１つ以上の実施形態は、各メモリチャネル１１２−１、１１２−２、．．．、１１２−Ｎに対する別個のメモリコントローラを含むことができる。チャネル１１２−１、１１２−２、．．．、１１２−Ｎは、各々、オープンＮＡＮＤフラッシュインターフェース（ＯＮＦＩ）、コンパクトフラッシュ（登録商標）インターフェース、マルチメディアカード（ＭＭＣ）、セキュアデジタル（ＳＤ）、ＣＥ−ＡＴＡ、業界標準アーキテクチャ（ＩＳＡ）、マイクロチャネルアーキテクチャ（ＭＳＡ）、拡張ＩＳＡ（ＥＩＳＡ）、インテリジェントドライブエレクトロニクス（ＩＤＥ）、ＶＥＳＡローカルバス（ＶＬＢ）、周辺構成要素相互接続（ＰＣＩ）、カードバス、ユニバーサルシリアルバス（ＵＳＢ）、アドバンストグラフィックスポート（ＡＧＰ）、パーソナルコンピュータメモリカードインターナショナルアソシエーションバス（ＰＣＭＣＩＡ）、ファイヤワイヤ（ＩＥＥＥ  １３９４）、および小型コンピュータシステムインターフェース（ＳＣＳＩ）に関連するバス構造を含むが、これらに限定されない、種々のタイプのバス構造を有する、１つ以上のバス（例えば、アドレスバスおよび／またはデータバス）を含むことができる。
【００１７】
本明細書においてさらに説明されるように、データ信号群は、チャネルクロック信号とともに、それぞれのチャネル１１２−１、１１２−２、．．．、１１２−Ｎを介して、メモリデバイス１１０−１、１１０−２、．．．、１１０−Ｎに、提供することができる。１つ以上の実施形態において、各チャネルは、ソース同期様態で（例えば、チャネルクロックは、対応するデータ信号群とともに供給される）、対応するデータ信号群を伝送するように構成される、専用のチャネルクロック信号を有することができる。
【００１８】
１つ以上の実施形態は、それぞれのチャネル１１２−１、１１２−２、．．．、１１２−Ｎのうちの１つ以上を、相互に関してスキューすることを含む。本明細書において使用される際、チャネルを「スキューする」は、１つ以上の特定のチャネル１１２−１、１１２−２、．．．、１１２−Ｎに対応する、データ信号、アドレス信号、制御信号、チャネルクロック信号、および／または他の信号の位相（例えば、遅延もしくは位相シフトを提供することによって）を調節することを示唆する。１つ以上のチャネルのデータ信号および／またはチャネルクロック信号をスキューすることを指す、本明細書において説明される実施例はまた、同様に、特定のチャネルに対応する制御信号、アドレス信号、および他の信号をスキューすることを含むことができる。種々の実施形態において、チャネル１１２−１、１１２−２、．．．、１１２−Ｎは、少なくとも１つのチャネルのデータ信号が、少なくとも１つの他のチャネルのデータ信号に関してスキューされるように、スキューされる。１つ以上の実施形態において、特定のチャネルのそれぞれのデータ信号は、相互に関してスキュー解除状態にある。例として、第１のチャネルのデータ信号群は、相互に同位相にある、異なるチャネル（例えば、隣接するチャネル）のデータ信号群が、第１のチャネルのデータ信号群とは位相ずれしている一方で、相互に同位相にあってもよい。そのようなものとして、第１のチャネルのデータ信号は、異なるチャネルのデータ信号と同時に切り替わり（例えば、低から高または高から低への遷移）、これは、他の利益の中でも、システム１０４のＳＳＯ雑音を低減することができる。以下でさらに説明されるように、種々の実施形態において、チャネル１１２−１、１１２−２、．．．、１１２−Ｎの各々には、異なるスキュー量を提供することができるが、実施形態はそのように限定されない。例えば、１つ以上の実施形態において、チャネル１１２−１、１１２−２、．．．、１１２−Ｎの半分は、第１のスキュー量を有してもよく、チャネルの他方の半分は、異なるスキュー量を有してもよい。
【００１９】
図２は、本開示の１つ以上の実施形態に従う、メモリシステムの一部分２０１のブロック図を例解する。例として、部分２０１は、図１に関連して説明されるメモリシステム１０４といったメモリシステムの一部分であってもよい。図２に示される例は、いくつかの信号を、それぞれの複数のチャネル２１２−１、２１２−２、．．．、２１２−Ｎを介して複数のメモリデバイス２１０−１、２１０−２、．．．、２１０−Ｎに提供するように構成される、コントローラ２０８を含む。
【００２０】
本実施例において、チャネル２１２−１、２１２−２、．．．、２１２−Ｎの各々は、データ信号群（ＤＡＴＡ＿１、ＤＡＴＡ＿２、．．．、ＤＡＴＡ＿Ｍ）と、それぞれの関連付けられたチャネルクロック信号（ＣＬＫ＿１、ＣＬＫ＿２、．．．、ＣＬＫ＿Ｍ）と、を含む。データ信号および対応するチャネルクロック信号は、コントローラ２０８の伝送構成要素２１４から、それぞれのメモリデバイス２１０−１、２１０−２、．．．、２１０−Ｎの受信器構成要素２１６−１、２１６−２、．．．、２１６−Ｎに提供される。上で説明されるように、チャネルクロック信号は、ソース同期様態で対応するデータ信号の伝送と関連して使用される、専用のチャネルクロック信号であってもよい。メモリデバイス２１０−１、２１０−２、．．．、２１０−Ｎは、１つ以上の実施形態において、同じダイ上に物理的に位置することができ、１つ以上のメモリアレイを含むことができる。
【００２１】
図２に例解される実施例において、伝送構成要素２１４は、それぞれのチャネル２１２−１、２１２−２、．．．、２１２−Ｎの各々に対応する、いくつかの遅延構成要素２１５−１、２１５−２、．．．、２１５−Ｎを含む。遅延構成要素２１５−１、２１５−２、．．．、２１５−Ｎは、各々、クロック２０９からの参照クロック信号を受信する。参照クロック２０９は、例えば、コントローラ２０８と関連付けられるシステムクロックであってもよい。図３に関連してさらに説明されるように、遅延構成要素２１５−１、２１５−２、．．．、２１５−Ｎは、チャネルクロック信号（例えば、ＣＬＫ＿１、ＣＬＫ＿２、．．．、ＣＬＫ＿Ｎ）のうちの１つ以上が、相互に関してスキューされるように、調節可能な遅延を参照クロック信号に提供するように構成することができる。したがって、チャネル２１２−１、２１２−２、．．．、２１２−Ｎのデータ信号群（例えば、ＤＡＴＡ＿１、ＤＡＴＡ＿２、．．．、ＤＡＴＡ＿Ｍ）のうちの１つ以上を、相互に関してスキューすることができる。
【００２２】
図４〜６に関連してさらに説明されるように、１つ以上の実施形態において、チャネル２１２−１、２１２−２、．．．、２１２−Ｎは、いくつかのスキュー群の各々のチャネルが、同じスキュー量を有する状態で、いくつかのスキュー群に従ってスキューすることができる（例えば、各スキュー群のチャネルのデータ信号群は、それらが相互と同位相にあるように、均等にスキューされる）。かかる実施形態において、各スキュー群は、あらゆる他のスキュー群とは異なるスキュー量を有する。１つ以上の実施形態において、いくつかのスキュー群は、少なくとも２つであり、各スキュー群は、少なくとも１つのチャネル（例えば、２１２−１、２１２−２、．．．、２１２−Ｎ）を含む。１つ以上の実施形態において、いくつかのスキュー群は、少なくとも１つであり、各スキュー群は、少なくとも２つのチャネル（例えば、２１２−１、２１２−２、．．．、２１２−Ｎ）を含む。
【００２３】
各スキュー群と関連付けられるスキューの量は、少なくとも部分的に、参照クロック２０９の期間に基づくことができる。例えば、１つ以上の実施形態において、任意の特定のスキュー群と関連付けられるスキューの量は、クロック２０９の参照クロック信号の期間未満であり、これは、システム２０１内のクロッククロシング問題を防止することができる。
【００２４】
１つ以上の実施形態において、いくつかのスキュー群は、いくつかのチャネルと同じであってもよい（例えば、各チャネルは、あらゆる他のチャネルとは異なるスキュー量を有することができる）。かかる実施形態において、チャネルの各々と関連付けられるスキューの量は、変化することができる。例えば、遅延構成要素２１５−１、２１５−２、．．．、２１５−Ｎは、チャネルの各々が、隣接するチャネルに関して、参照クロック期間の半分、スキューされるように、構成することができる。１つ以上の実施形態において、遅延構成要素２１５−１、２１５−２、．．．、２１５−Ｎは、各隣接するチャネルが、参照クロック信号の期間の少なくとも４分の１に等しい量分、スキューされるように、構成することができる。一部のかかる実施形態において、遅延構成要素２１５−１、２１５−２、．．．、２１５−Ｎは、それぞれのチャネル２１２−１、２１２−２、．．．、２１２−Ｎの各々に対応するデータ信号（例えば、ＤＡＴＡ＿１、ＤＡＴＡ＿２、．．．、ＤＡＴＡ＿Ｍ）が、チャネルの総数（例えば、Ｎ）によって除算されるコントローラクロック信号の期間の倍数である、調節された位相を有するように、チャネルクロック信号（例えば、ＣＬＫ＿１、ＣＬＫ＿２、．．．、ＣＬＫ＿Ｎ）の各々の位相を調節するように構成することができる。
【００２５】
上で記載されるように、１つ以上の実施形態において、チャネル２１２−１、２１２−２、．．．、２１２−Ｎの各々のそれぞれのデータ信号は、相互に関してスキュー解除された状態に維持される。そのようなものとして、受信器構成要素２１６−１、２１６−２、．．．、２１６−Ｎは、各チャネル２１２−１、２１２−２、．．．、２１２−Ｎのそれぞれのデータ信号（例えば、ＤＡＴＡ＿１、ＤＡＴＡ＿２、．．．、ＤＡＴＡ＿Ｍ）をデスキューしない。チャネル２１２−１、２１２−２、．．．、２１２−Ｎのそれぞれのデータ信号をスキュー解除された状態に維持することは、チャネル２１２−１、２１２−２、．．．、２１２−Ｎ（例えば、受信器構成要素２１６−１、２１６−２、．．．、２１６−Ｎは、従来の受信器構成要素であってもよい）を介して、コントローラ２０８に連結されるデバイス（例えば、メモリデバイス２１０−１、２１０−２、．．．、２１０−Ｎ）への修正をほとんど、または全く必要としないといった利益を提供することができる。
【００２６】
図３は、本開示の１つ以上の実施形態に従う、メモリシステムの一部分３０３の機能ブロック図を例解する。例として、部分３０３は、図１に関連して説明されるメモリシステム１０４といったメモリシステムの一部分であってもよい。図３に示される実施例は、いくつかの遅延構成要素３１５−１、３１５−２、．．．、３１５−（Ｎ−１）、３１５−Ｎを含む。遅延構成要素３１５−１、３１５−２、．．．、３１５−（Ｎ−１）、３１５−Ｎは、図２に関連して説明される遅延構成要素２１５−１、２１５−２、．．．、２１５−Ｎといった遅延構成要素であってもよい。
【００２７】
遅延構成要素３１５−１、３１５−２、．．．、３１５−（Ｎ−１）、３１５−Ｎの各々は、参照クロック信号３０９、およびそれぞれの構成信号３１７−１（ＣＯＮＦＩＧ＿１）、３１７−２（ＣＯＮＦＩＧ＿２）、．．．、３１７−（Ｎ−１）（ＣＯＮＦＩＧ＿（Ｎ−１））、３１７−Ｎ（ＣＯＮＦＩＧ＿Ｎ）を受信する。図３に例解される実施例において、遅延構成要素３１５−１、３１５−２、．．．、３１５−（Ｎ−１）、３１５−Ｎの各々は、それぞれのチャネルクロック信号（例えば、ＣＬＫ＿１、ＣＬＫ＿２、．．．、ＣＬＫ＿（Ｎ−１）、ＣＬＫ＿Ｎ）、およびそれぞれのスキュー境界信号３１９−１、３１９−２、．．．、３１９−（Ｎ−１）、３１９−Ｎを出力する。遅延構成要素３１５−１、３１５−２、．．．、３１５−（Ｎ−１）、３１５−Ｎは、相互に関して、チャネルクロック信号をスキューするように構成される。即ち、遅延構成要素は、それぞれのチャネルに対応するデータ信号群（例えば、図２に示されるＤＡＴＡ＿１、ＤＡＴＡ＿２、．．．、ＤＡＴＡ＿Ｍ）が、異なる時間に切り替わるように、相互に関して、チャネルクロック信号（例えば、ＣＬＫ＿１、ＣＬＫ＿２、．．．、ＣＬＫ＿（Ｎ−１）、ＣＬＫ＿Ｎ）の位相をシフトするように構成され、これは、システムと関連付けられるＳＳＯ雑音を低減する。
【００２８】
図３に示される実施例において、遅延構成要素は、調節可能な（例えば、プログラム可能な）遅延構成要素３１５−１、３１５−２、．．．、３１５−（Ｎ−１）、３１５−Ｎである。そのようなものとして、それぞれの遅延構成要素３１５−１、３１５−２、．．．、３１５−（Ｎ−１）、３１５−Ｎの特定の量の遅延は、変更することができる。構成信号３１７−１、３１７−２、．．．、３１７−（Ｎ−１）、３１７−Ｎは、それぞれの遅延構成要素３１５−１、３１５−２、．．．、３１５−（Ｎ−１）、３１５−Ｎによって提供される特定のスキューの量を決定する。本実施例において、遅延構成要素の各々は、相互に関して、異なる量分、スキューされる。例えば、図３に示されるように、遅延構成要素３１５−１は、構成信号３１７−１に応答して０＊ｄ（ＳＫＥＷ＝０＊ｄ）の遅延量を提供するように構成される。１つ以上の実施形態において、０＊ｄの遅延量（例えば、スキュー無し）は、対応するチャネルクロック信号が、参照クロック信号と同位相にあるということを示唆することができる。遅延構成要素３１５−２は、構成信号３１７−２に応答して１＊ｄの遅延量（ＳＫＥＷ＝１＊ｄ）を提供するように構成される。遅延構成要素３１５−（Ｎ−１）は、構成信号３１７−（Ｎ−１）に応答して（Ｎ−１）＊ｄの遅延量（ＳＫＥＷ＝（Ｎ−１）＊ｄ）を提供するように構成される。遅延構成要素３１５−Ｎは、構成信号３１７−Ｎに応答してＮ＊ｄの遅延量（ＳＫＥＷ＝Ｎ＊ｄ）を提供するように構成される。本実施例において、「ｄ」は、いくつかのチャネルによって除算される参照クロック３０９（Ｔｃｌｋ）の期間（例えば、ｄ＝Ｔｃｌｋ／Ｎ）に等しい。１つ以上の実施形態において、および図３に例解されるように、システム３０３は、遅延構成要素３１５−１、３１５−２、．．．、３１５−（Ｎ−１）、３１５−Ｎから、スキュー境界信号３１９−１、３１９−２、．．．、３１９−（Ｎ−１）、３１９−Ｎを受信する、位相検出構成要素を含む。位相検出構成要素の出力信号３２１は、スキュー量が最上値に到達する時を検出するために使用することができる。例えば、出力信号３２１は、スキュー量が参照クロック３０９の期間に等しい値に到達することを示すことができる。スキュー量が参照クロックの期間に等しい値を超過するのを防止することは、他の利益の中でも、回路におけるクロッククロシング問題を防止することができる。
【００２９】
本明細書において説明されるように、１つ以上の実施形態において、チャネルクロック信号ＣＬＫ＿１、ＣＬＫ＿２、．．．、ＣＬＫ＿（Ｎ−１）、ＣＬＫ＿Ｎのうちの１つ以上を、同じ量分、スキューすることができる。例えば、チャネルは、各スキュー群のそれぞれのチャネルが同じスキュー量を有する状態で、スキュー群に組織化することができる（例えば、それぞれのチャネルクロック信号は、相互と同位相にある）。スキュー群の実施例は、図４〜６に関連して以下でさらに説明する。
【００３０】
図３は、いくつかのラッチ群３２０−１、３２０−２、．．．、３２０−（Ｎ−１）、３２０−Ｎを含む。ラッチ群３２０−１、３２０−２、．．．、３２０−（Ｎ−１）、３２０−Ｎは、それぞれのチャネルクロック信号ＣＬＫ＿１、ＣＬＫ＿２、．．．、ＣＬＫ＿（Ｎ−１）、ＣＬＫ＿Ｎに対応するデータ信号群をラッチし、信号をデータ入力／出力（Ｉ／Ｏ）信号３２２−１、．．．、３２２−Ｍとして、システムの他の構成要素に提供する。
【００３１】
図４〜６は、本開示の１つ以上の実施形態に従う、いくつかのスキュー群と関連付けられるいくつかのチャネルに対するスキュー量を例解する表を含む。図４〜６に説明されるスキュー量は、本明細書において説明されるシステムのうちの１つ以上によって提供することができる。図４〜６に示される実施例は、３２のチャネルを有するコンピューティングシステムを想定するが、実施形態は、それと関連付けられる特定のいくつかのチャネルを有するシステムに限定されない。チャネルは、１〜３２と付番され、付番は、相互に関するチャネルの位置を表す。例えば、チャネル１は、チャネル２に隣接し、チャネル３は、チャネル２および４に隣接する等である。
【００３２】
図４の表４３０において、列４３２は、いくつかのスキュー群（Ｓ）を示す。本実施例において、チャネルは、２つの（２）スキュー群に分割される（例えば、各スキュー群に１６のチャネル）。列４３４は、２つのスキュー群の各々内の特定のチャネルを示す。列４３６は、２つのスキュー群の各々に対応するスキュー量（ＳＫＥＷ）を示す。本実施例において、スキュー群の各々は、ｄの倍数に等しいスキュー量を有し、ここで、ｄ＝Ｔｃｌｋ／Ｓである。Ｔｃｌｋは、コンピューティングシステムに対応する、参照クロック信号（例えば、図２に示される２０９または図３に示される３０９）の期間である。したがって、図４に示される実施例において、各スキュー群は、Ｔｃｌｋ／２の倍数に等しい量分、スキューされる。
【００３３】
図４に示される実施形態において、行４４０−１、４４０−２、および４４０−３は、３２のチャネルに対する異なるそれぞれの群を例解する。例えば、行４４０−１は、チャネル１７〜３２が、ｄのスキュー量を有する（例えば、チャネル１７〜３２は、チャネル１〜１６に関してＴｃｌｋ／２に等しい量分、スキューされる）一方で、０ｄのスキュー量を有するチャネル１〜１６（例えば、チャネル１〜１６は、参照クロックに関して遅延されない）を例解する。行４４０−２は、０ｄのスキュー量を有する奇数のチャネル、およびｄのスキュー量を有する偶数のチャネルを例解する。したがって、全ての隣接するチャネルは、相互に関してＴｃｌｋ／２分スキューされる。行４４０−３は、チャネル９〜１６および２５〜３２が、ある量、ｄ分、スキューされる一方で、０ｄのスキュー量を有するチャネル１〜８および１７〜２４を例解する。
【００３４】
図５の表５３０において、列５３２は、いくつかのスキュー群（Ｓ）を示す。本実施例において、チャネルは、４つの（４）スキュー群に分割される（例えば、各スキュー群に８つのチャネル）。列５３４は、４つのスキュー群の各々内の特定のチャネルを示す。列５３６は、４つのスキュー群の各々に対応するスキュー量（ＳＫＥＷ）を示す。本実施例において、スキュー群の各々は、ｄの倍数に等しいスキュー量を有し、ここで、ｄ＝Ｔｃｌｋ／Ｓである。したがって、図５に示される実施例において、各スキュー群は、Ｔｃｌｋ／４の倍数に等しい量分、スキューされる。例えば、行５４０−１、５４０−２、および５４０−３の各々は、０ｄのスキュー量（例えば、スキュー無し）を有する第１のスキュー群、ｄのスキュー量（例えば、Ｔｃｌｋ／４）を有する第２のスキュー群、２ｄのスキュー量（例えば、Ｔｃｌｋ／２）を有する第３のスキュー群、および３ｄのスキュー量（例えば、３＊Ｔｃｌｋ／４）を有する第４のスキュー群を例解する。列５３４は、行５４０−１、５４０−２、および５４０−３によって例解される異なる群に対応する特定のチャネルを例解する。種々の実施形態において、チャネルは、隣接するチャネル間のスキューの量を最小化するような様態で群化することができる。
【００３５】
行５４０−１は、０ｄのスキュー量を有するチャネル１〜８、ｄのスキュー量を有するチャネル９〜１６、２ｄのスキュー量を有するチャネル１７〜２４、および３ｄのスキュー量を有するチャネル２５〜３２を例解する。行５４０−２は、０ｄのスキュー量を有するチャネル１〜４および１７〜２０、ｄのスキュー量を有するチャネル５〜８および２１〜２４、２ｄのスキュー量を有するチャネル９〜１２および２５〜２８、ならびに３ｄのスキュー量を有するチャネル１３〜１６および２９〜３２を例解する。
【００３６】
行５４０−３は、０ｄのスキュー量を有するチャネル１、５、９、１３、１７、２１、２５、および２９（例えば、群１）、ｄのスキュー量を有するチャネル２、６、１０、１４、１８、２２、２６、および３０（例えば、群２）、２ｄのスキュー量を有するチャネル３、７、１１、１５、１９、２３、２７、および３１（例えば、群３）、ならびに３ｄのスキュー量を有するチャネル４、８、１２、１６、２０、２４、２８、および３２（例えば、群４）を例解する。そのようなものとして、それと関連付けられる同じスキュー量を有する、隣接するチャネルは無い。
【００３７】
図６の表６３０において、各チャネルは、３２のスキュー群（Ｓ）が存在する（例えば、各チャネルがそれ自身のスキュー群である）ように、異なるスキュー量を有する。本実施例において、スキュー群の各々は、ｄの倍数に等しいスキュー量を有し、ここで、ｄ＝Ｔｃｌｋ／Ｓである。したがって、図６に示される実施例において、各スキュー群（例えば、各チャネル）は、Ｔｃｌｋ／３２の倍数に等しい量分、スキューされる。図６に例解される実施例において、列６４０−１（ＳＫＥＷ  Ａ）、６４０−２（ＳＫＥＷ  Ｂ）、および６４０−３（ＳＫＥＷ  Ｃ）は、特定のチャネルをスキューする、３つのそれぞれの異なる様態を例解する。
【００３８】
列６４０−１に例解される実施例において、各隣接するチャネルは、相互に関して、Ｔｃｌｋ／８に等しい量分、スキューされる。列６４０−２に例解される実施例において、各隣接するチャネルは、相互に関して、Ｔｃｌｋ／４に等しい量分、スキューされる。列６４０−３に例解される実施例において、各隣接するチャネルは、相互に関して、Ｔｃｌｋ／２に等しい量分、スキューされる。
【００３９】
本明細書において説明される実施形態に従って、チャネルをスキューすることは、他の利益の中でも、複数のチャネルを有する電子システムと関連付けられる、同時スイッチング出力（ＳＳＯ）雑音および／またはクロストークの効果を低減することができる。例えば、１つ以上の実施形態は、以前のアプローチと比較して、受信回路への広範な修正を行うことなく、ＳＳＯ雑音の効果を低減することができる。１つ以上の実施形態は、それらが、チャネルに連結される１つ以上の特定のデバイスから独立するように、実装することができる。
【００４０】
結論
本開示は、チャネルスキューのための方法およびシステムを含む。１つの方法実施形態は、いくつかのデータ信号群を、メモリ構成要素に提供することであって、いくつかの群の各々は、それぞれのチャネルに対応する提供することと、データ信号群が、他方のそれぞれのチャネルのうちの少なくとも１つに対応するデータ信号群に関してスキューされるように、いくつかのチャネルのうちの少なくとも１つに対応するデータ信号群の位相を調節することと、を含む。
【００４１】
要素が、別の要素「の上にある」、「に接続されている」、または「と連結されている」として言及される時、それは、存在してもよい、他方の要素または介在要素の直接上にあり得る、接続され得る、または連結され得ることが理解されよう。対照的に、要素が、別の要素「の直接上にある」、「に直接接続されている」、または「と直接連結されている」として言及される時、存在する介在要素または層は無い。本明細書において使用される際、「および（ならびに）／または（もしくは）」という用語は、関連付けられた列記された項目のうちの１つ以上の任意および全ての組み合わせを含む。
【００４２】
本明細書において使用される際、「および（ならびに）／または（もしくは）」という用語は、関連付けられた列記された項目のうちの１つ以上の任意および全ての組み合わせを含む。本明細書において使用される際、「または（もしくは）」という用語は、別途記載が無い限り、論理的に包括的なまたは（もしくは）を意味する。即ち、「Ａまたは（もしくは）Ｂ」は、（Ａのみ）、（Ｂのみ）、または（ＡおよびＢの両方）を含むことができる。換言すると、「Ａまたは（もしくは）Ｂ」は、「Ａおよび／またはＢ」または「ＡおよびＢのうちの１つ以上」を意味することができる。
【００４３】
具体的な実施形態を本明細書において例解および説明してきたが、当業者は、同じ結果を達成すると算出される配設を、示される具体的な実施形態に対して代用することができるということを理解するであろう。本開示は、本開示の１つ以上の実施形態の適合または改変を網羅することが意図される。上の説明は、制限的ではなく、例解的に為されていることが理解されるものとする。上の実施形態、および本明細書において具体的に説明されていない他の実施形態の組み合わせは、上の説明を再考察すれば、当業者には明らかとなるであろう。本開示の１つ以上の実施形態の範囲は、上の構造および方法が使用される他の用途を含む。したがって、本開示の１つ以上の実施形態の範囲は、添付の請求項を参照して、かかる請求項が権限を有する同等物の全範囲とともに決定されるべきである。
【００４４】
前述の発明を実施するための形態において、一部の特性は、本開示を効率化する目的で、単一の実施形態にともに群化される。本開示の方法は、本開示の開示された実施形態が、各請求項において明示的に列挙されるものよりも多くの特性を使用しなければならないという意図を反映するとして解釈されないものとする。むしろ、以下の請求項が反映するように、本発明の主題は、単一の開示された実施形態の全ての特性よりも少ない。このため、以下の請求項は、各請求項が、別個の実施形態として独立した状態で、本明細書において、発明を実施するための形態に組み込まれる。 
【図１】
2013536957.tif 000003
【図２】
2013536957.tif 000004
【図３】
2013536957.tif 000005
【図４】
2013536957.tif 000006
【図５】
2013536957.tif 000007
【図６】
2013536957.tif 000008
【手続補正書】
【提出日】平成25年3月26日(2013.3.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
チャネルスキューのための方法であって、
データ信号のいくつかの群をメモリ構成要素に提供することであって、前記いくつかの群の各々は、それぞれのチャネルに対応する、提供することと、
データ信号群が、他方のそれぞれのチャネルのうちの少なくとも１つに対応するデータ信号群に関してスキューされるように、前記いくつかのチャネルのうちの少なくとも１つに対応する前記データ信号群の位相を調節することと、を含む方法。
【請求項２】
前記いくつかのチャネルのうちの前記少なくとも１つの各々に対応する、前記データ信号群の前記それぞれのデータ信号は、相互に関してスキュー解除状態にある、請求項１に記載の方法。
【請求項３】
前記データ信号のいくつかの群を提供することと関連して、前記それぞれのチャネルの各々に対応するチャネルクロック信号を、前記メモリ構成要素に提供することを含む、請求項１に記載の方法。
【請求項４】
前記いくつかのチャネルのうちの前記少なくとも１つに対応する、前記データ信号群の前記位相を調節することは、前記いくつかのチャネルのうちの前記少なくとも１つの各々に対応する前記チャネルクロック信号の位相を、参照クロック信号に関して特定の量調節することを含む、請求項３に記載の方法。
【請求項５】
前記いくつかのチャネルのうちの前記少なくとも１つに対応する前記データ信号群の前記位相を調節することは、いくつかのスキュー群を提供することを含み、各スキュー群は、同じ関連するスキュー量を有するデータ信号の少なくとも２つのそれぞれの群を含む、請求項１〜４のいずれか１項に記載の方法。 
【請求項６】
前記いくつかのチャネルのうちの前記少なくとも１つに対応する、前記データ信号群の前記位相を調節することは、前記それぞれのデータ信号群の各々が、相互に関してスキューされるように、前記それぞれのいくつかのチャネルの各々に対応する、各それぞれのデータ信号群の位相を調節することを含む、請求項１〜４のいずれか１項に記載の方法。
【請求項７】
各それぞれのデータ信号群の調節された位相がＴｃｌｋ／Ｎの倍数であり、Ｔｃｌｋがコントローラクロック信号の期間であり、Ｎがチャネル総数であるように、前記それぞれのいくつかのチャネルの各々に対応する、各それぞれのデータ信号群の前記位相を調節することを含む、請求項６に記載の方法。
【請求項８】
メモリシステムであって、
いくつかのメモリデバイスと、
各々が、それぞれのデータ信号群、およびそれと関連付けられるそれぞれのチャネルクロック信号を有する、複数のチャネルを介して、前記いくつかのメモリデバイスに連結される、メモリコントローラと、を備え、各群内の前記それぞれのデータ信号は、相互に関してスキュー解除状態にあり、
前記コントローラは、少なくとも１つの異なるチャネルの前記データ信号群に関して、前記複数のチャネルのうちの少なくとも１つの前記データ信号群をスキューするように構成される、メモリシステム。
【請求項９】
前記メモリコントローラは、前記複数のチャネルのうちの少なくとも半分の前記データ信号群をスキューするように構成される、請求項８に記載のメモリシステム。
【請求項１０】
前記メモリコントローラは、あらゆる他のチャネルのデータ信号群が、同じ量でスキューされるように、前記データ信号群をスキューするように構成される、請求項９に記載のメモリシステム。
【請求項１１】
前記メモリコントローラは、隣接しないチャネルのデータ信号群が、同じスキュー量を有するように、前記データ信号群をスキューするように構成される、請求項８に記載のメモリシステム。
【請求項１２】
前記メモリコントローラは、いくつかの特定のスキュー群に従って、前記複数のチャネルの前記データ信号群をスキューするように構成され、前記それぞれのいくつかの特定のスキュー群の各々内の前記それぞれのデータ信号群は、同じスキュー量を有する、請求項８〜１１のいずれか１項に記載のメモリシステム。
【請求項１３】
前記いくつかの特定のスキュー群は、少なくとも４つである、請求項１２に記載のメモリシステム。
【請求項１４】
前記コントローラは、前記複数のチャネルのうちの前記少なくとも１つの前記データ信号群が、参照クロック信号の期間の少なくとも４分の１に等しい量スキューされるように、前記少なくとも１つの異なるチャネルの前記データ信号群に関して、前記複数のチャネルのうちの前記少なくとも１つの前記データ信号群をスキューするように構成される、請求項８〜１１のいずれか１項に記載のメモリシステム。
【請求項１５】
前記コントローラは、前記複数のチャネルのうちの前記少なくとも１つに対応する前記それぞれのチャネルクロック信号に、遅延を提供することによって、前記複数のチャネルのうちの前記少なくとも１つの前記データ信号群をスキューするように構成され、前記遅延は、前記コントローラに対応する参照クロック信号に基づく、請求項８〜１１のいずれか１項に記載のメモリシステム。
【国際調査報告】
2013536957.tif 000009
2013536957.tif 000010