(57)【要約】【課題】クロックノイズを低減させてビットエラーレートを改善し、デジタル音声出力信号の品質を向上させたデジタル放送信号受信モジュールを提供する。【解決手段】フロントエンド回路１０とデジタル信号処理回路２０と多層配線基板８とを備え、デジタル信号処理回路内２０に、クロック信号生成回路２０ａを有していて、多層配線基板８には、フロントエンド回路１０に用いられる第１グランドパターン１１と、フロントエンド回路１０に用いられる第１電源ライン１２と、デジタル信号処理回路２０に用いられる第２グランドパターン２１と、デジタル信号処理回路２０に用いられる第２電源ライン２２と、が設けられ、多層配線基板８の第１電源ライン１２と第２電源ライン２２との間に、高周波信号を遮断するための高周波信号遮断素子２７が設けられていて、第１グランドパターン１１と第２グランドパターン２１とが、多層配線基板８内で接続されていない。【選択図】図３
2015133410.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号が入力されるフロントエンド回路と、前記フロントエンド回路の後段に接続され、デジタル変調された信号を処理するデジタル信号処理回路と、前記フロントエンド回路及び前記デジタル信号処理回路が搭載された多層配線基板と、を備えたデジタル放送信号受信モジュールであって、
前記デジタル信号処理回路内に、クロック信号生成回路を有していて、
前記多層配線基板には、前記フロントエンド回路に用いられる第１グランドパターンと、前記フロントエンド回路に用いられる第１電源ラインと、前記デジタル信号処理回路に用いられる第２グランドパターンと、前記デジタル信号処理回路に用いられる第２電源ラインと、が設けられ、
前記多層配線基板に、前記第１グランドパターンに接続された第１グランド電極、及び前記第２グランドパターンに接続された第２グランド電極がそれぞれ設けられていると共に、前記多層配線基板の前記第１電源ラインと前記第２電源ラインとの間に、高周波信号を遮断するための高周波信号遮断素子が設けられていて、
前記第１グランドパターンと前記第２グランドパターンとが、前記多層配線基板内で接続されていないことを特徴とするデジタル放送信号受信モジュール。
【請求項２】
前記多層配線基板は、第１層と、前記第１層の直上の層である第２層と、前記第２層の直上の層である第３層と、前記第３層の直上の層である第４層と、を有し、
前記第１グランドパターンが少なくとも前記第１層と前記第３層とに設けられ、前記第２電源ラインと前記第２グランドパターンとが前記第２層に設けられている、ことを特徴とする請求項１に記載のデジタル放送信号受信モジュール。
【請求項３】
前記第４層に第１電源ライン及び前記フロントエンド回路が設けられている、ことを特徴とする請求項２に記載のデジタル放送信号受信モジュール。
【請求項４】
前記多層配線基板は、更に、前記第４層の直上の層である第５層と、前記第５層の直上の層である第６層と、を有し、
前記第４層には前記第１電源ラインが設けられ、前記第５層には前記第１グランドパターンが設けられ、前記第６層には前記前記フロントエンド回路及び前記デジタル信号処理回路が設けられている、ことを特徴とする請求項２に記載のデジタル放送信号受信モジュール。
【請求項５】
前記第２層の領域の内、前記第６層に設けられている前記デジタル信号処理回路の下方の領域のみに前記第２電源ラインと前記第２グランドパターンとが設けられていて、前記第２層の他の領域に前記第１グランドパターンが設けられている、ことを特徴とする請求項４に記載のデジタル放送信号受信モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル放送信号受信モジュールに係り、特に多層基板を備えたデジタル放送信号受信モジュールに関する。
【背景技術】
【０００２】
近年、ＤＡＢ（Digital Audio Broadcasting；デジタルオーディオブロードキャスティング）が、高音質の放送を効率よく提供できる音声放送システムとして、欧州を中心に普及し始めている。また、ＤＡＢの放送内容を受信可能なデジタル放送信号受信モジュールも登場して来ている。
【０００３】
ＤＡＢの放送を受信可能なデジタル放送信号受信モジュールは、主に、ＤＡＢの信号を受信して周波数変換し、後段の回路に出力するフロントエンド回路と、フロントエンド回路からの出力信号をデジタル信号処理するＤＳＰ回路（Digital Signal Processor）と、から構成されている。
【０００４】
デジタル放送信号受信モジュール内には制御回路も構成されていて、制御回路からはフロントエンド回路やＤＳＰ回路を制御する制御信号が伝送されている。フロントエンド回路及びＤＳＰ回路では、この制御信号によりその動作が決定される。制御信号は、デジタル放送信号受信モジュール内に構成されているクロック信号生成回路からのクロック信号によってそのタイミングが制御される。尚、制御回路やクロック信号生成回路は、一般的にＤＳＰ回路を構成している半導体集積回路と同一のチップ内に形成されている。
【０００５】
しかし、このように構成されたデジタル放送信号受信モジュールでは、クロック信号生成回路で生成されたクロック信号の高調波が電源ラインを介してフロントエンド回路等の他の回路に入り込み、ノイズとなって出力信号に重畳されて出力されることがあった。例えば、クロック信号の高調波の周波数が、ＤＡＢの放送帯域内に入る周波数であった場合、フロントエンド回路で処理されている信号に重畳されてしまい、ビットエラーレートを悪化させ、結果としてデジタル音声出力信号の品質を低下させてしまう可能性があった。
【０００６】
特許文献１には、ノイズを低減させることができるように構成されたプリント回路板が開示されている。このプリント回路板について、図８を用いて説明する。
【０００７】
プリント回路板９００において、副電源プレーン９０８は、電源導体層９０３に設けられ、半導体装置９０６を電源導体層９０３に投影したときの投影像の範囲を含む。主電源プレーン９０７は、電源導体層９０３に副電源プレーン９０８と間隔を空けて設けられている。電源接続配線９１０は、主電源プレーン９０７と副電源プレーン９０８とを接続する。副グラウンドプレーン９１２は、グラウンド導体層９０４に設けられ、半導体装置９０６をグラウンド導体層９０４に投影したときの投影像の範囲を含む。主グラウンドプレーン９１１は、グラウンド導体層９０４に副グラウンドプレーン９１２と間隔を空けて設けられている。グラウンド接続配線９１４は、主グラウンドプレーン９１１と副グラウンドプレーン９１２とを接続する。そして、電源接続配線９１０をグラウンド導体層９０４に投影したときの投影像とグラウンド接続配線９１４とを交差させている。
【０００８】
プリント回路板９００では、電源接続配線９１０をグラウンド導体層９０４に投影したときの投影像とグラウンド接続配線９１４とを交差させたので、従来よりも電源接続配線９１０及びグラウンド接続配線９１４の実効インダクタンスが高くなり、インピーダンスが高くなる。従って、半導体装置９０６の動作で主電源プレーン９０７に発生した電源ノイズが、副電源プレーン９０８に拡散するのを抑制することができ、放射ノイズを低減することができるとしている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１２−０６９８１４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、例えばクロック信号生成回路から出力されたクロック信号の２倍の高調波が電源ラインに伝わってしまった場合には、特許文献１に開示された構成によって電源ラインからクロックノイズを低減させることは困難であった。特許文献１に開示されたような電源ノイズであれば、この発明内容によるノイズ低減が可能であったが、クロック信号の２倍の高調波のレベルは極めて高いため、クロック信号生成回路を有する場合にノイズを低減させることは、非常に困難であった。その結果、デジタル放送信号受信モジュールの出力信号にクロックノイズが重畳されてしまい、ビットエラーレートを悪化させ、結果としてデジタル音声出力信号の品質を低下させてしまっていた。
【００１１】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、クロックノイズを低減させてビットエラーレートを改善し、デジタル音声出力信号の品質を向上させたデジタル放送信号受信モジュールを提供することにある。
【課題を解決するための手段】
【００１２】
この課題を解決するために、本発明のデジタル放送信号受信モジュールは、デジタル信号が入力されるフロントエンド回路と、前記フロントエンド回路の後段に接続され、デジタル変調された信号を処理するデジタル信号処理回路と、前記フロントエンド回路及び前記デジタル信号処理回路が搭載された多層配線基板と、を備えたデジタル放送信号受信モジュールであって、前記デジタル信号処理回路内に、クロック信号生成回路を有していて、  前記多層配線基板には、前記フロントエンド回路に用いられる第１グランドパターンと、前記フロントエンド回路に用いられる第１電源ラインと、前記デジタル信号処理回路に用いられる第２グランドパターンと、前記デジタル信号処理回路に用いられる第２電源ラインと、が設けられ、前記多層配線基板に、前記第１グランドパターンと接続された第１グランド電極及び前記第２グランドパターンと接続された第２グランド電極とがそれぞれ設けられていると共に、前記多層配線基板の前記第１電源ラインと前記第２電源ラインとの間に、高周波信号を遮断するための高周波信号遮断素子が設けられていて、前記第１グランドパターンと前記第２グランドパターンとが、前記多層配線基板内で接続されていない、という特徴を有する。
【００１３】
このように構成されたデジタル放送信号受信モジュールは、第１電源ラインと第２電源ラインとの間に高周波信号遮断素子を設けて第１電源ラインと第２電源ラインとを高周波的に遮断すると共に、第１グランドパターンと第２グランドパターンとが多層配線基板内で接続されないように構成したので、クロック信号生成回路から第２電源ラインに伝わったクロックノイズが更に第１電源ラインに伝わることを防止することができると共に、第２グランドパターンに伝わったクロックノイズが第１グランドパターンに更に伝わることを防止することができる。従って、クロックノイズを低減させてビットエラーレートを改善し、デジタル音声出力信号の品質を向上させることができる。
【００１４】
また、上記の構成において、前記多層配線基板は、第１層と、前記第１層の直上の層である第２層と、前記第２層の直上の層である第３層と、前記第３層の直上の層である第４層と、を有し、前記第１グランドパターンが少なくとも前記第１層と前記第３層とに設けられ、前記第２電源ラインと前記第２グランドパターンとが前記第２層に設けられている、という特徴を有する。
【００１５】
このように構成されたデジタル放送信号受信モジュールは、第１グランドパターンが設けられた第１層と第１グランドパターンが設けられた第３層とで、第２電源ラインと第２グランドパターンとを挟み込むように構成したので、第２層から他の層へクロックノイズが伝わることを、より効果的に防止することができる。
【００１６】
また、上記の構成において、前記第４層に第１電源ライン及び前記フロントエンド回路が設けられている、という特徴を有する。
【００１７】
このように構成されたデジタル放送信号受信モジュールでは、第２電源ラインと第２グランドパターンとが設けられている第２層から最も遠い層である第４層に第１電源ラインと第１電源ラインを用いているフロントエンド回路を設けるようにしたので、フロントエンド回路で取り扱っている信号にクロックノイズが重畳されてしまうことをより効果的に防止することができる。
【００１８】
また、上記の構成において、前記多層配線基板は、更に、前記第４層の直上の層である第５層と、前記第５層の直上の層である第６層と、を有し、前記第４層には前記第１電源ラインが設けられ、前記第５層には前記第１グランドパターンが設けられ、前記第６層には前記前記フロントエンド回路及び前記デジタル信号処理回路が設けられている、という特徴を有する。
【００１９】
このように構成されたデジタル放送信号受信モジュールでは、第２電源ラインと第２グランドパターンとが設けられた第２層、及び第１電源ラインが設けられた第４層それぞれの直上の層及び直下の層にそれぞれ第１グランドパターンを設けるようにし、第６層にフロントエンド回路及びデジタル信号処理回路を設けたので、フロントエンド回路及びデジタル信号処理回路で取り扱っている信号にクロックノイズが重畳されてしまうことを、より効果的に防止することができる。
【００２０】
また、上記の構成において、前記第２層の領域の内、前記第６層に設けられている前記デジタル信号処理回路の下方の領域のみに前記第２電源ラインと前記第２グランドパターンとが設けられていて、前記第２層の他の領域に前記第１グランドパターンが設けられている、という特徴を有する。
【００２１】
このように構成されたデジタル放送信号受信モジュールでは、第６層に設けられているデジタル信号処理回路の下方の領域のみに第２電源ラインと第２グランドパターンとを設けるようにしたため、第２電源ラインを短くすることができ、第２電源ラインに伝わったクロックノイズが他の領域に広がることを防止することができる。
【発明の効果】
【００２２】
本発明のデジタル放送信号受信モジュールは、第１電源ラインと第２電源ラインとの間に高周波信号遮断素子を設けて第１電源ラインと第２電源ラインとを高周波的に遮断すると共に、第１グランドパターンと第２グランドパターンとが多層配線基板内で接続されないように構成したので、クロック信号生成回路から第２電源ラインに伝わったクロックノイズが更に第１電源ラインに伝わることを防止することができると共に、第２グランドパターンに伝わったクロックノイズが第１グランドパターンに更に伝わることを防止することができる。従って、クロックノイズを低減させてビットエラーレートを改善し、デジタル音声出力信号の品質を向上させることができる。
【図面の簡単な説明】
【００２３】
【図１】第１実施形態のデジタル放送信号受信モジュールの外観を示す斜視図である。
【図２】デジタル放送信号受信モジュールの平面図及び側面図である。
【図３】デジタル放送信号受信モジュールの分解斜視図である。
【図４】デジタル放送信号受信モジュールの断面図である。
【図５】第２実施形態のデジタル放送信号受信モジュールの平面図及び側面図である。
【図６】デジタル放送信号受信モジュールの分解斜視図である。
【図７】デジタル放送信号受信モジュールの断面図である。
【図８】従来例に係るデジタル放送信号受信モジュールの分解斜視図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態について、図面を参照しながら説明する。尚、本明細書では、特に断りの無い限り、各図面のＸ１側を右側、Ｘ２側を左側、Ｙ１側を奥側、Ｙ２側を手前側、Ｚ１側を上側、Ｚ２側を下側として説明する。
【００２５】
［第１実施形態］
最初に、第１実施形態に係るデジタル放送信号受信モジュール１００の構成について図１乃至図４を用いて説明する。
【００２６】
図１は、デジタル放送信号受信モジュール１００の外観を示す斜視図であり、図２（ａ）は、デジタル放送信号受信モジュール１００の平面図であり、図２（ｂ）は、デジタル放送信号受信モジュール１００の側面図である。また、図３は、デジタル放送信号受信モジュール１００を各層に分けて表示した分解斜視図であり、図４は、図２で示したＡ−Ａ線から奥側を見た時のデジタル放送信号受信モジュール１００の断面図である。
【００２７】
デジタル放送信号受信モジュール１００は、デジタルオーディオブロードキャスティング（ＤＡＢ）の音声信号受信用の信号受信モジュールである。デジタル放送信号受信モジュール１００は、図１に示すように、デジタル信号が入力されるフロントエンド回路１０と、フロントエンド回路１０の後段に接続され、デジタル変調された信号を処理するデジタル信号処理回路２０と、フロントエンド回路１０及びデジタル信号処理回路２０が搭載された多層配線基板８と、を備えている。
【００２８】
図１に示すように、デジタル放送信号受信モジュール１００は矩形形状をしており、デジタル放送信号受信モジュール１００が組み込まれるセット製品（図示せず）のマザーボード（図示せず）に面実装によって装着される。デジタル放送信号受信モジュール１００は、第１グランド電極１３、第１電源電極１４、第２グランド電極２３、及びその他複数の電極（図示せず）を有していて、これらの電極によってマザーボード上の他の電子回路等と接続される。デジタル放送信号受信モジュール１００は、高周波信号を取り扱うため、シールドケース（図示せず）により覆われるように構成されていても良い。
【００２９】
フロントエンド回路１０は、ＤＡＢのデジタル変調された放送信号を受信し、受信した信号を周波数変換して中間周波数信号（ＩＦ（Intermediate Frequency）信号）に変換して後段の回路に出力する。図２（ａ）に示すフロントエンド回路１０によって周波数変換されたＩＦ信号は、ＩＦ信号ライン３１を介してデジタル信号処理回路２０に伝送される。
【００３０】
図２（ａ）に示すように、デジタル信号処理回路２０内には、ＩＦ信号をデジタル信号処理するための回路が設けられていると共に、クロック信号生成回路２０ａ、制御回路２０ｂ、及びエラー訂正回路２０ｃを有している。フロントエンド回路１０と制御回路２０ｂとは、インターフェースライン３２により接続されており、フロントエンド回路１０及びデジタル信号処理回路２０内の回路は、制御回路２０ｂからの制御信号によって制御される。尚、フロントエンド回路１０には第１電源ライン１２によって、またデジタル信号処理回路２０には第２電源ライン２２によって、それぞれ電源電圧が供給される。
【００３１】
クロック信号生成回路２０ａは、制御回路２０ｂからの制御信号の出力タイミング等を制御するためのクロック信号を生成している。クロック信号は、水晶発振子等による発振によって生成され、水晶発振子等の共振周波数によりクロック周波数が決定される。クロック信号生成回路２０ａにも第２電源ライン２２が接続されており、クロック信号生成回路２０ａに電源電圧が供給される。従って、第２電源ライン２２にはクロック信号によるクロックノイズが伝わりやすいことになる。
【００３２】
エラー訂正回路２０ｃは、デジタル信号に対してエラー訂正処理を行い、信号処理における信頼性を向上させるための回路である。尚、エラー訂正回路２０ｃの後段には、復調回路（図示せず）が接続されており、デジタル音声信号を出力している。
【００３３】
図３に示すように、多層配線基板８には、フロントエンド回路１０に用いられる第１グランドパターン１１と、フロントエンド回路１０に用いられる第１電源ライン１２と、デジタル信号処理回路２０に用いられる第２グランドパターン２１と、デジタル信号処理回路２０に用いられる第２電源ライン２２と、が設けられている。また、多層配線基板８の側面には、第１グランドパターン１１に接続された第１グランド電極１３、第２グランドパターン２１に接続された第２グランド電極２３、及び第１電源ライン１２に接続された第１電源電極１４がそれぞれ設けられている。
【００３４】
第１グランドパターン１１と第２グランドパターン２１とは、互いの間に絶縁領域が設けられていて、多層配線基板８内で接続されることはない。また、第１グランド電極１３と第２グランド電極２３とも、完全に独立して設けられているため、多層配線基板８内で接続されることはない。
【００３５】
尚、第１電源ライン１２と第１グランドパターン１１との間には、多層配線基板８内でバイパスコンデンサ（図示せず）が接続されているため、第１電源ライン１２と第１グランドパターン１１とは、直流的には接続されている状態ではないが、高周波的には接続されている状態と同等の状態となっている。また、第２電源ライン２２と第２グランドパターン２１との間にも、バイパスコンデンサが接続されているため、第２電源ライン２２と第２グランドパターン２１とが高周波的に接続されている状態と同等の状態となっている。従って、第２電源ライン２２に伝わったクロックノイズは、第２グランドパターン２１にも伝わりやすくなることになる。
【００３６】
多層配線基板８は、図２（ｂ）及び図３に示すように４つの層で構成されており、１番下の層である第１層１と、第１層１の直上の層である第２層２と、第２層２の直上の層である第３層３と、第３層３の直上の層である第４層４と、を有している。そして、多層配線基板８には、フロントエンド回路１０に用いられる第１グランドパターン１１が第１層１と第３層３それぞれのほぼ全面に設けられている。
【００３７】
第４層４には、第１電源ライン１２、フロントエンド回路１０、デジタル信号処理回路２０、ＩＦ信号ライン３１、及びインターフェースライン３２が設けられている。
【００３８】
デジタル信号処理回路２０に用いられる第２電源ライン２２と第２グランドパターン２１とは、第２層２に設けられている。第２電源ライン２２と第２グランドパターン２１とは、第２層２の領域の内、第４層４に設けられているデジタル信号処理回路２０の下方の領域のみに設けられている。また、第２層２の他の領域には第１グランドパターン１１が設けられていると共に、第１電源ライン１２も設けられている。
【００３９】
図２（ａ）及び図３に示すように、第２層２及び第４層４に設けられた第１電源ライン１２は、第１電源ライン用スルーホール１２ａによって接続されていて、多層配線基板８の側面に設けられた第１電源電極１４に与えられた電源電圧がそれぞれの層の第１電源ライン１２に伝送されている。図３に示すように、第１層１から第３層３に亘って設けられていている第１グランドパターン１１は、第１グランド用スルーホール１１ａによって互いに接続されると共に、第４層４に設けられているフロントエンド回路１０のグランド部と接続される。また、第２層２に設けられていている第２電源ライン２２は、第４層４に設けられていているデジタル信号処理回路２０の電源部と第２電源ライン用スルーホール２２ａによって接続される。更に、第２層２に設けられていている第２グランドパターン２１は、第４層４に設けられていているデジタル信号処理回路２０のグランド部と第２グランドパターン用スルーホール２１ａによって接続される。
【００４０】
図２（ａ）に示すように、第２電源ライン２２は、第４層４にもその一部が設けられていて、第２電源ライン用スルーホール２２ａによって第２層２の第２電源ライン２２に接続されている。また、第４層４に設けられた第１電源ライン１２と第２電源ライン２２との間には、高周波信号を遮断するための高周波信号遮断素子２７が設けられている。高周波信号遮断素子２７は、第２電源ライン２２に伝わったクロックノイズを初めとする高周波ノイズ成分が第１電源ライン１２に伝わることを防止するための素子であり、例えばビーズコア等である。
【００４１】
図４に示すように、第２層２に設けられた第２電源ライン２２は、第２電源ライン用スルーホール２２ａを介してデジタル信号処理回路２０に接続されている。第２電源ライン２２は、デジタル信号処理回路２０内のクロック信号生成回路２０ａにも接続されていて、クロック信号生成回路２０ａに電源電圧を供給していると共に、クロック信号生成回路２０ａで生成されたクロック信号が、クロックノイズとして第２電源ライン２２及び第２グランドパターン２１にも伝わっている。
【００４２】
しかし、第２電源ライン２２に伝わったクロックノイズは、前述した第４層４に設けられた高周波信号遮断素子２７によって第１電源ライン１２と遮断されているため、クロックノイズが第１電源ライン１２に伝わることはない。また、前述したように、第１グランドパターン１１と第２グランドパターン２１とが、完全に独立して設けられていて、多層配線基板８内で接続されていないため、第２グランドパターン２１に伝わったクロックノイズは、第１グランドパターン１１及び第１グランド電極１３に伝わることはない。
【００４３】
また、図４に示すように、第２層２に設けられた第２電源ライン２２及び第２グランドパターン２１は、第１層１及び第３層３に設けられた第１グランドパターン１１に上下を挟まれた状態になっているため、第４層４に設けられたフロントエンド回路１０に、クロックノイズが伝わることを防止することができる。
【００４４】
このように、デジタル放送信号受信モジュール１００では、第１電源ライン１２と第２電源ライン２２との間に高周波信号遮断素子２７を設けて第１電源ライン１２と第２電源ライン２２とを高周波的に遮断すると共に、第１グランドパターン１１と第２グランドパターン２１とが多層配線基板８内で接続されないように構成したので、クロック信号生成回路２０ａから第２電源ライン２２に伝わったクロックノイズが更に第１電源ライン１２に伝わることを防止することができると共に、第２グランドパターン２１に伝わったクロックノイズが第１グランドパターン１１に更に伝わることを防止することができる。従って、クロックノイズを低減させてビットエラーレートを改善し、デジタル音声出力信号の品質を向上させることができる。
【００４５】
また、第１グランドパターン１１が設けられた第１層１と第１グランドパターン１１が設けられた第３層３とで、第２電源ライン２２と第２グランドパターン２１とを挟み込むように構成したので、第２層２から他の層へクロックノイズが伝わることを、より効果的に防止することができる。
【００４６】
また、第２電源ライン２２と第２グランドパターン２１とが設けられている第２層２から最も遠い層である第４層４に第１電源ライン１２と第１電源ライン１２を用いているフロントエンド回路１０を設けるようにしたので、フロントエンド回路１０で取り扱っている信号にクロックノイズが伝わることをより効果的に防止することができる。
【００４７】
また、デジタル放送信号受信モジュール１００が、エラー訂正能力の小さい音声信号受信用であるため、エラー訂正能力の大きいデジタルデータ受信モジュールに比べて、ノイズ低減がより効果的に行われる。
【００４８】
［第２実施形態］
次に、第２実施形態に係るデジタル放送信号受信モジュール２００の構成について図５乃至図７を用いて説明する。
【００４９】
図５（ａ）は、デジタル放送信号受信モジュール２００の平面図であり、図５（ｂ）は、デジタル放送信号受信モジュール２００の側面図である。また、図６は、デジタル放送信号受信モジュール２００を各層に分けて表示した分解斜視図であり、図７は、図５で示したＢ−Ｂ線から奥側を見た時のデジタル放送信号受信モジュール２００の断面図である。尚、各図において、デジタル放送信号受信モジュール１００と共通する構成要件に対しては、同一の符号を付与している。
【００５０】
デジタル放送信号受信モジュール２００とデジタル放送信号受信モジュール１００との相違点は、デジタル放送信号受信モジュール１００の多層配線基板８が４つの層によって形成されていることに対して、デジタル放送信号受信モジュール２００の多層配線基板４８が６つの層によって形成されていることだけである。従って、今後、デジタル放送信号受信モジュール１００と重複する部分については、その説明を省略することがある。
【００５１】
デジタル放送信号受信モジュール２００は、デジタル放送信号受信モジュール１００と同様に、ＤＡＢの放送内容を受信可能なデジタル放送信号受信モジュールである。デジタル放送信号受信モジュール２００は、図５に示すように、デジタル信号が入力されるフロントエンド回路１０と、フロントエンド回路１０の後段に接続され、デジタル変調された信号を処理するデジタル信号処理回路２０と、フロントエンド回路１０及び前記デジタル信号処理回路２０が設けられた多層配線基板４８と、を備えている。
【００５２】
多層配線基板４８は、図５（ｂ）及び図６に示すように６つの層で構成されており、１番下の層である第１層４１と、第１層４１の直上の層である第２層４２と、第２層４２の直上の層である第３層４３と、第３層４３の直上の層である第４層４４と、第４層４４の直上の層である第５層４５と、第５層４５の直上の層である第６層４６と、を有している。そして、多層配線基板４８には、フロントエンド回路１０に用いられる第１グランドパターン１１が第１層４１、第３層４３、第４層４４、及び第５層４５のそれぞれほぼ全面に設けられている。
【００５３】
第４層４４には、第１グランドパターン１１と共に第１電源ライン１２が設けられている。第６層４６には、第１電源ライン１２、フロントエンド回路１０、デジタル信号処理回路２０、ＩＦ信号ライン３１、及びインターフェースライン３２が設けられている。
【００５４】
デジタル信号処理回路２０に用いられる第２電源ライン２２と第２グランドパターン２１とは、第２層４２に設けられている。第２電源ライン２２と第２グランドパターン２１とは、第２層４２の領域の内、第６層４６に設けられているデジタル信号処理回路２０の下方の領域のみに設けられていて、第２層４２の他の領域には第１グランドパターン１１が設けられている。また、第２層４２には第１電源ライン１２も設けられている。
【００５５】
図６及び図７に示すように、第４層４４に設けられた第１電源ライン１２は、第１電源ライン用スルーホール１２ａを介してフロントエンド回路１０に接続されている。また、第２層４２に設けられた第２電源ライン２２は、第２電源ライン用スルーホール２２ａを介してデジタル信号処理回路２０に接続されている。前述したように、第２電源ライン２２は、デジタル信号処理回路２０内のクロック信号生成回路２０ａにも接続されていて、クロック信号生成回路２０ａに電源電圧を供給していると共に、クロック信号生成回路２０ａで生成されたクロック信号が、クロックノイズとして第２電源ライン２２及び第２グランドパターン２１にも伝わっている。
【００５６】
しかし、第２電源ライン２２に伝わったクロックノイズは、第１層４１に設けられた高周波信号遮断素子２７によって第１電源ライン１２とは遮断されているため、第１電源ライン１２に伝わることはない。また、前述したように、第１グランドパターン１１と第２グランドパターン２１、及び第１グランド電極１３と第２グランド電極２３とが、完全に独立して設けられていて、多層配線基板８内で接続されていないため、第２グランドパターン２１に伝わったクロックノイズは、第１グランドパターン１１及び第１グランド電極１３に伝わることはない。
【００５７】
また、図７に示すように、第２層４２に設けられた第２電源ライン２２及び第２グランドパターン２１は、第１層４１及び第３層４３に設けられた第１グランドパターン１１に上下を挟まれた状態になっている。また、更に、第４層４４及び第５層４５にも第１グランドパターン１１が設けられている。そのため、第６層４６に設けられたフロントエンド回路１０にクロックノイズが伝わることを、更に効果的に防止することができる。
【００５８】
このように、デジタル放送信号受信モジュール２００では、第２電源ライン２２と第２グランドパターン２１とが設けられた第２層４２、及び第１電源ライン１２が設けられた第４層４４それぞれの直上の層及び直下の層にそれぞれ第１グランドパターン１１を設けるようにし、第６層４６にフロントエンド回路１０及びデジタル信号処理回路２０を設けた。そのため、フロントエンド回路１０で取り扱っている信号にクロックノイズが伝わることを防止することができる。
【００５９】
また、第６層４６に設けられているデジタル信号処理回路２０の下方の領域のみに第２電源ライン２２と第２グランドパターン２１とを設けるようにしたため、第２電源ライン２２を短くすることができ、他の領域に第２電源ライン２２に伝わったクロックノイズが広がることを防止することができる。
【００６０】
以上説明したように、本発明のデジタル放送信号受信モジュールは、第１電源ラインと第２電源ラインとの間に高周波信号遮断素子を設けて第１電源ラインと第２電源ラインとを高周波的に遮断すると共に、第１グランドパターンと第２グランドパターンとが多層配線基板内で接続されないように構成したので、クロック信号生成回路から第２電源ラインに伝わったクロックノイズが更に第１電源ラインに伝わることを防止することができると共に、第２グランドパターンに伝わったクロックノイズが第１グランドパターンに更に伝わることを防止することができる。従って、クロックノイズを低減させてビットエラーレートを改善し、デジタル音声出力信号の品質を向上させることができる。
【００６１】
以上のように、本発明の実施形態に係るデジタル放送信号受信モジュール１００について説明したが、本発明は上記の実施形態に限定されるものではなく、要旨を逸脱しない範囲で種々変更して実施することが可能である。
【符号の説明】
【００６２】
１        第１層
２        第２層
３        第３層
４        第４層
８        多層配線基板
１０      フロントエンド回路
１１      第１グランドパターン
１１ａ    第１グランド用スルーホール
１２      第１電源ライン
１２ａ    第１電源ライン用スルーホール
１３      第１グランド電極
１４      第１電源電極
２０      デジタル信号処理回路
２０ａ    クロック信号生成回路
２０ｂ    制御回路
２０ｃ    エラー訂正回路
２１      第２グランドパターン
２１ａ    第２グランドパターン用スルーホール
２２      第２電源ライン
２２ａ    第２電源ライン用スルーホール
２３      第２グランド電極
２７      高周波信号遮断素子
３１      ＩＦ信号ライン
３２      インターフェースライン
４１      第１層
４２      第２層
４３      第３層
４４      第４層
４５      第５層
４６      第６層
４８      多層配線基板
１００    デジタル放送信号受信モジュール
２００    デジタル放送信号受信モジュール
【図１】
2015133410.tif 000003
【図２】
2015133410.tif 000004
【図３】
2015133410.tif 000005
【図４】
2015133410.tif 000006
【図５】
2015133410.tif 000007
【図６】
2015133410.tif 000008
【図７】
2015133410.tif 000009
【図８】
2015133410.tif 000010