(57)【要約】多巻線インダクタは、第１の箔巻線と、第２の箔巻線とを含む。第１の箔巻線の一つの端部は、コアの第１の側面から延在し、コアの下に巻着することにより、コアの下にはんだタブを形成する。第２の箔巻線の一つの端部は、コアの第２の側面から延在し、コアの下に巻着することにより、コアの下に別のはんだタブを形成する。各はんだタブのそれぞれの部分は、磁気コアの下において側方に隣接している。結合インダクタは、第１および第２の端部磁気要素を含む磁気コアと、第１と第２の端部磁気要素との間に配置され、それらを接続する複数の接続磁気要素とを含む。それぞれの第１および第２の単巻回箔巻線は、少なくとも部分的に各接続磁気要素の周りに巻装される。各箔巻線は、それぞれのはんだタブを形成する２つの端部を有する。
2013515377.tif 000002
【特許請求の範囲】
【請求項１】
多巻線インダクタであって、
第２の側面の反対側に第１の側面を有する磁気コアと、
該磁気コアを該第１の側面から該第２の側面まで貫通する第１の箔巻線であって、該第１の箔巻線の第１の端部は、該コアの該第１の側面から延在し、該コアの下に巻着することにより、該コアの下にプリント回路基板にはんだ付けする表面実装に好適な第１のはんだタブを形成し、該第１の箔巻線の第２の端部は、該コアの該第２の側面から延在することにより、プリント回路基板にはんだ付けする表面実装に好適な第２のはんだタブを形成する、第１の箔巻線と、
該磁気コアを該第１の側面から該第２の側面まで貫通する第２の箔巻線であって、該第２の箔巻線の第１の端部は、該コアの該第２の側面から延在し、該コアの下に巻着することにより、該コアの下にプリント回路基板にはんだ付けする表面実装に好適な第３のはんだタブを形成し、該第２の箔巻線の第２の端部は、該コアの該第１の側面から延在することにより、プリント回路基板にはんだ付けする表面実装に好適な第４のはんだタブを形成する、第２の箔巻線と、
該磁気コアの下において該第３のはんだタブの一部に対して側方に隣接している該第１のはんだタブの一部と
を備える、インダクタ。
【請求項２】
前記第２および第４のはんだタブは、前記コアの下に配置され、該第２のはんだタブの一部は、該コアの下において前記第１のはんだタブの一部に対して側方に隣接しており、該第４のはんだタブの一部は、該磁気コアの下において前記第３のはんだタブの一部に対して側方に隣接している、請求項１に記載のインダクタ。
【請求項３】
前記磁気コアを前記第１の側面から前記第２の側面まで貫通する第３の箔巻線をさらに備え、該第３の箔巻線の第１の端部は、該コアの該第２の側面から延在し、該コアの下に巻着することにより、該コアの下にプリント回路基板にはんだ付けする表面実装に好適な第５のはんだタブを形成し、該第３の箔巻線の第２の端部は、該コアの該第１の側面から延在することにより、第６のはんだタブを形成し、前記第４のはんだタブは、該コアの下に配置され、該第４のはんだタブの一部は、該磁気コアの下において該第５のはんだタブの一部に対して側方に隣接している、請求項１に記載のインダクタ。
【請求項４】
前記第１のはんだタブの一部は、前記第３のはんだタブの長さの少なくとも２０％を備える該第３のはんだタブの一部に対して側方に隣接している該第１のはんだタブの長さの少なくとも２０％を備え、前記第４のはんだタブの一部は、前記第５のはんだタブの長さの少なくとも２０％を備える該第５のはんだタブの一部に対して側方に隣接している該第４のはんだタブの長さの少なくとも２０％を備える、請求項３に記載のインダクタ。
【請求項５】
前記磁気コアを前記第１の側面から前記第２の側面まで貫通する第３の箔巻線であって、該第３の箔巻線の第１の端部は、該コアの該第１の側面から延在し、該コアの下に巻着することにより、該コアの下にプリント回路基板にはんだ付けする表面実装に好適な第５のはんだタブを形成し、該第３の箔巻線の第２の端部は、該コアの該第２の側面から延在することにより、プリント回路基板にはんだ付けする表面実装に好適な第６のはんだタブを形成する、第３の箔巻線と、
該磁気コアを該第１の側面から該第２の側面まで貫通する第４の箔巻線であって、該第４の箔巻線の第１の端部は、該コアの該第２の側面から延在し、該コアの下に巻着することにより、該コアの下にプリント回路基板にはんだ付けする表面実装に好適な第７のはんだタブを形成し、該第４の箔巻線の第２の端部は、該コアの該第１の側面から延在することにより、プリント回路基板にはんだ付けする表面実装に好適な第８のはんだタブを形成する、第４の箔巻線と、
該磁気コアの下において該第７のはんだタブの一部に対して側方に隣接している第５のはんだタブの一部と
をさらに備える、請求項１に記載のインダクタ。
【請求項６】
前記第１のはんだタブの一部は、前記第３のはんだタブの長さの少なくとも２０％を備える該第３のはんだタブの一部に対して側方に隣接している該第１のはんだタブの長さの少なくとも２０％を備え、前記第５のはんだタブの一部は、前記第７のはんだタブの長さの少なくとも２０％を備える該第７のはんだタブの一部に対して側方に隣接している該第５のはんだタブの長さの少なくとも２０％を備える、請求項５に記載のインダクタ。
【請求項７】
第１のプリント回路基板をさらに備え、前記第１および第３のはんだタブは、該第１のプリント回路基板の第１のトレースによって一緒に電気的に接続され、前記第５および第７のはんだタブは、第１のプリント回路基板トレースの第２のトレースによって一緒に電気的に接続される、請求項５に記載のインダクタ。
【請求項８】
第１のプリント回路基板をさらに備え、前記第１および第３のはんだタブは、該第１のプリント回路基板のプリント回路基板トレースによって一緒に電気的に接続される、請求項１に記載のインダクタ。
【請求項９】
前記第１および第２の巻線は、なんら巻回を形成せずに、前記コアを通って延在する、請求項１に記載のインダクタ。
【請求項１０】
前記コアは、長方形形状を有する、請求項９に記載のインダクタ。
【請求項１１】
前記第１のはんだタブの一部は、前記第３のはんだタブの長さの少なくとも２０％を備える該第３のはんだタブの一部に対して側方に隣接している該第１のはんだタブの長さの少なくとも２０％を備える、請求項１に記載のインダクタ。
【請求項１２】
前記第１のはんだタブの一部は、前記第３のはんだタブの長さの少なくとも４０％を備える該第３のはんだタブの一部に対して側方に隣接している該第１のはんだタブの長さの少なくとも４０％を備える、請求項１に記載のインダクタ。
【請求項１３】
多巻回インダクタであって、
第２の側面の反対側に第１の側面を有する磁気コアと、
多巻回箔巻線であって、該多巻回箔巻線は、
該磁気コアを該第１の側面から該第２の側面まで各々貫通する第１および第２の箔部分であって、該第１の箔部分の第１の端部は、該コアの該第２の側面から延在することにより、プリント回路基板にはんだ付けする表面実装に好適な第１のはんだタブを形成する、第１および第２の箔部分と、
該コアの下に巻着する第１の箔相互接続部であって、該巻着することにより、該コアの該第１の側面から延在する該第１の箔部分の第２の端部を、該コアの該第２の側面から延在する該第２の箔部分の第１の端部に電気的に接続する、第１の箔相互接続部と
を含む、多巻回箔巻線と
を備える、インダクタ。
【請求項１４】
前記第１のはんだタブは、前記コアの下に配置される、請求項１３に記載のインダクタ。
【請求項１５】
前記多巻回巻線は、
前記磁気コアを前記第１の側面から前記第２の側面まで貫通する第３の箔部分と、
該コアの下に巻着する第２の箔相互接続部であって、該巻着することにより、該コアの該第１の側面から延在する前記第２の箔部分の第２の端部を、該コアの該第２の側面から延在する前記第３の箔部分の第１の端部に電気的に結合する、第２の箔相互接続部と
をさらに備える、請求項１３に記載のインダクタ。
【請求項１６】
前記第１および第２の箔部分は、なんら巻回を形成せずに、前記コアを貫通する、請求項１３に記載のインダクタ。
【請求項１７】
前記コアは、長方形形状を有する、請求項１６に記載のインダクタ。
【請求項１８】
プリント回路基板開口の中に搭載するための多巻回差し込み式インダクタであって、
第２の側面の反対側に第１の側面を有する磁気コアと、
多巻回箔巻線であって、該多巻回箔巻線は、
該磁気コアを該第１の側面から該第２の側面まで各々貫通する第１および第２の箔部分であって、該第１の箔部分の第１の端部は、該コアの該第２の側面から延在することにより、プリント回路基板にはんだ付けする表面実装に好適な第１のはんだタブを形成し、該第２の箔部分の第２の端部は、該コアの該第１の側面から延在することにより、プリント回路基板にはんだ付けする表面実装に好適な第２のはんだタブを形成し、該第１および第２のはんだタブは、該磁気コアの底面に対して共通の高さに配置され、および該底面から位置がずれている、第１および第２の箔部分と、
該コアの下に巻着する第１の箔相互接続部であって、該巻着することにより、該コアの該第１の側面から延在する該第１の箔部分の第２の端部を、該コアの該第２の側面から延在する該第２の箔部分の第１の端部に電気的に結合する、第１の箔相互接続部と
を含む、多巻回箔巻線と
を備える、インダクタ。
【請求項１９】
前記コアに取り付けられる第１の接地帰路導体をさらに備え、該第１の接地帰路導体の各端部は、該コアの底面に対して前記共通の高さに配置され、および該底面から位置がずれているそれぞれのはんだタブを形成し、前記インダクタは、該コアが該第１の接地帰路導体の周りに磁路ループを形成しないように構成および配設される、請求項１８に記載のインダクタ。
【請求項２０】
前記コアに取り付けられる第２の接地帰路導体をさらに備え、該第２の接地帰路導体の各端部は、該コアの底面に対して前記共通の高さに配置され、および該底面から位置がずれているそれぞれのはんだタブを形成し、前記インダクタは、該コアが該第２の接地帰路導体の周りに磁路ループを形成しないように構成および配設される、請求項１９に記載のインダクタ。
【請求項２１】
前記磁気コアは、第１および第２の磁気要素を備え、前記多巻回箔巻線は、該第１の磁気要素に取り付けられ、前記第１の接地帰路導体は、該第２の磁気要素に取り付けられ、該第２の磁気要素は、該第１の磁気要素の上面に取り付けられ、
前記インダクタは、該第１の磁気要素の底面に取り付けられる第３の磁気要素を備える、請求項１９に記載のインダクタ。
【請求項２２】
前記第１および第２の箔部分は、なんら巻回を形成せずに、前記コアを貫通する、請求項１８に記載のインダクタ。
【請求項２３】
結合インダクタであって、該結合インダクタは、
第１および第２の端部磁気要素と、該第１と第２の端部磁気要素との間に配置されるＮ個の接続磁気要素とを含む磁気コアであって、該接続磁気要素は、該第１と第２の端部磁気要素とを接続し、Ｎは１より大きい整数である、磁気コアと、
少なくとも部分的に各接続磁気要素の周りに巻装されるそれぞれの組の単巻回箔巻線であって、各組の単巻回箔巻線は、
第１の端部および第２の端部を有する第１の単巻回箔巻線であって、該第１の端部および第２の端部は、それぞれ第１および第２のはんだタブを形成する、第１の単巻回箔巻線と、
第１の端部および第２の端部を有する第２の単巻回箔巻線であって、該第１の端部および第２の端部は、それぞれ第３および第４のはんだタブを形成する、第２の単巻回箔巻線と
を含み、該第２のはんだタブの一部は、該第３のはんだタブの一部に対して側方に隣接している、単巻回箔巻線と
を備える、結合インダクタ。
【請求項２４】
各組の単巻回箔巻線に対して、前記第２のはんだタブの一部は、前記第３のはんだタブの長さの少なくとも２０％を備える該第３のはんだタブの一部に対して側方に隣接している該第２のはんだタブの長さの少なくとも２０％を備える、請求項２３に記載の結合インダクタ。
【請求項２５】
プリント回路基板をさらに備え、各組の単巻回箔巻線に対して、前記第２のはんだタブは、該プリント回路基板のそれぞれのプリント回路基板トレースによって、前記第３のはんだタブに電気的に接続される、請求項２３に記載の結合インダクタ。
【請求項２６】
各組の単巻回箔巻線に対して、前記第３のはんだタブは、前記第１と第２のはんだタブとの間に配置される、請求項２３に記載の結合インダクタ。
【請求項２７】
電源であって、該電源は、
プリント回路基板と、
該プリント回路基板に取り付けられるインダクタであって、該インダクタは、
第２の側面の反対側に第１の側面を有する磁気コアと、
該磁気コアを該第１の側面から該第２の側面まで貫通する第１の箔巻線であって、該第１の箔巻線の第１の端部は、該コアの該第１の側面から延在し、該コアの下に巻着することにより、該プリント回路基板にはんだ付けされる第１のはんだタブ表面実装を該コアの下に形成し、該第１の箔巻線の第２の端部は、該コアの該第２の側面から延在することにより、該プリント回路基板にはんだ付けされる第２のはんだタブ表面実装を形成する、第１の箔巻線と、
該磁気コアを該第１の側面から該第２の側面まで貫通する第２の箔巻線であって、該第２の箔巻線の第１の端部は、該コアの該第２の側面から延在し、該コアの下に巻着することにより、該プリント回路基板にはんだ付けされる第３のはんだタブ表面実装を該コアの下に形成し、該第２の箔巻線の第２の端部は、該コアの該第１の側面から延在することにより、該プリント回路基板にはんだ付けされる第４のはんだタブ表面実装を形成する、第２の箔巻線と、
該磁気コアの下において該第３のはんだタブの一部に対して側方に隣接している該第１のはんだタブの一部であって、該第１と第３のはんだタブとは、該プリント回路基板の第１のトレースによって電気的に接続される、該第１のはんだタブの一部と
を含む、インダクタと
該プリント回路基板に取り付けられ、該プリント回路基板の第２のトレースによって該第２のはんだタブに電気的に接続されるスイッチング回路であって、該スイッチング回路は、該第２のはんだタブを少なくとも２つの異なる電圧の間において切り替えるように構成および配設される、スイッチング回路と
を備える、電源。
【請求項２８】
前記スイッチング回路は、前記第２のはんだタブを入力電圧と帰路節点との間で切り替えるように構成および配設され、
前記プリント回路基板、前記インダクタ、および該スイッチング回路は、降圧変換器の一部を形成する、請求項２７に記載の電源。
【請求項２９】
電源であって、該電源は、
プリント回路基板と、
該プリント回路基板に取り付けられる結合インダクタであって、該結合インダクタは、
第１および第２の端部磁気要素と、該第１と第２の端部磁気要素との間に配置されるＮ個の接続磁気要素とを含む磁気コアであって、該接続磁気要素は、該第１と第２の端部磁気要素とを接続し、Ｎは１より大きい整数である、磁気コアと、
少なくとも部分的に各接続磁気要素の周りに巻装されるそれぞれの組の単巻回箔巻線であって、各組の単巻回箔巻線は、
第１の端部および第２の端部を有する第１の単巻回箔巻線であって、該第１の端部および第２の端部は、それぞれ第１および第２のはんだタブを形成する、第１の単巻回箔巻線と、
第１の端部および第２の端部を有する第２の単巻回箔巻線であって、該第１の端部および第２の端部は、それぞれ第３および第４のはんだタブを形成する、第２の単巻回箔巻線と
を含み、該第２のはんだタブの一部は、該第３のはんだタブの一部に対して側方に隣接している、単巻回箔巻線と
を含む、結合インダクタと、
該プリント回路基板に取り付けられるＮ個のスイッチング回路であって、各スイッチング回路は、該プリント回路基板のそれぞれのトレースによって、それぞれの組の単巻回箔巻線の第１のはんだタブに電気的に接続され、各スイッチング回路は、少なくとも２つの異なる電圧間において、それのそれぞれの組の単巻回箔巻線の該第１のはんだタブを切り替えるように構成および配設される、スイッチング回路と
を備える、電源。
【請求項３０】
各スイッチング回路は、入力電圧と帰路節点との間においてそれのそれぞれの組の単巻回箔巻線の前記第１のはんだタブを切り替えるように構成および配設され、
前記プリント回路基板、前記結合インダクタ、および前記Ｎ個のスイッチング回路は、多相降圧変換器の一部を形成する、請求項２９に記載の電源。
【請求項３１】
電源であって、該電源は、
プリント回路基板と、
該プリント回路基板の開口の中に搭載される差し込み式インダクタであって、該差し込み式インダクタは、
第２の側面の反対側に第１の側面を有する磁気コアと、
多巻回箔巻線であって、
該磁気コアを該第１の側面から該第２の側面まで各々貫通する第１および第２の箔部分であって、該第１の箔部分の第１の端部は、該コアの該第２の側面から延在することにより、該プリント回路基板にはんだ付けされる第１のはんだタブ表面実装を形成し、該第２の箔部分の該第２の端部は、該コアの該第１の側面から延在することにより、該プリント回路基板にはんだ付けされる第２のはんだタブ表面実装を形成し、該第１および第２のはんだタブは、該磁気コアの底面に対して共通の高さに配置され、該底面から位置がずれている、第１および第２の箔部分と、
該コアの下に巻着する第１の箔相互接続部であって、該巻着することにより、該コアの該第１の側面から延在する該第１の箔部分の第２の端部を該コアの該第２の側面から延在する該第２の箔部分の第１の端部に電気的に結合する、第１の箔相互接続部と
を含む、多巻回箔巻線と
を含む、インダクタと、
該プリント回路基板に取り付けられ、該プリント回路基板のトレースによって該第１のはんだタブに電気的に接続されるスイッチング回路であって、該スイッチング回路は、少なくとも２つの異なる電圧間において、該第１のはんだタブを切り替えるように構成および配設される、スイッチング回路と
を備える、電源。
【請求項３２】
前記スイッチング回路は、入力電圧と帰路節点との間において前記第１のはんだタブを切り替えるように構成および配設され、
前記プリント回路基板、前記差し込み式インダクタ、および該スイッチング回路は、降圧変換器の一部を形成する、請求項３１に記載の電源。
【発明の詳細な説明】
【背景技術】
【０００１】
スイッチングＤＣ／ＤＣ変換器等のスイッチング電力変換器が、周知である。スイッチング電力変換器は、典型的には、対応する電力定格を有する線形電力変換器よりも効率が高く、小さいサイズを有する。故に、スイッチング電力変換器は、バッテリ駆動可搬性電子デバイス内等、小型サイズおよび／または高効率を必要とする用途において広く使用されている。
【０００２】
多くのスイッチング電力変換器は、各変換器切替サイクルの間、エネルギーを一時的に貯蔵するための１つ以上のインダクタを必要とする。インダクタを必要とするスイッチング電力変換器の一実施例は、降圧ＤＣ／ＤＣ変換器であって、これは、少なくとも１つのインダクタを必要とする。スイッチング電力変換器インダクタは、典型的には、大規模高周波数交流電流を処理する。故に、相当な電力が、巻線電流の二乗に比例して増加する巻線抵抗電力損失とスイッチング変換器動作周波数の増加に比例して増加するコア損失とを含む要因のために、インダクタ内で損失される。インダクタ電力損失は、特に、バッテリ電力を保存し、電力損失から生じる熱を除去するための放熱板および／またはファン等の冷却構成要素の使用を最小にすることが望ましいバッテリ駆動可搬性用途において、望ましくない。
【０００３】
スイッチング変換器内で一般的に採用される周知のインダクタの１つとして、フェライト磁気コアを通して巻装される単巻回「ステープル」巻線が挙げられる。この単巻回インダクタは、有利なことに、比較的に低いコストかつ巻線抵抗を有する。フェライト材料はまた、粉末状の鉄等の他のコア材料と比較して、高い動作周波数において低いコア損失を呈する。しかしながら、この単巻回インダクタは、特に、高インダクタンス値および／または高効率が必要とされるとき、小型インダクタサイズを必要とする用途に好適ではあり得ない。そのようなインダクタのインダクタンスは、コア断面積に正比例し、コア損失は、コア断面積に反比例する。故に、所与のコア材料および巻線構成に対して、コア断面積は、インダクタンスを増加および／またはコア損失を低下させるために増加されてもよい。しかしながら、コア断面積の増加は、それに対応して、物理的インダクタサイズ（例えば、高さ）を増加させる。大型インダクタは、空間が制約された可搬性デバイス用途における等、多くの用途において望ましくないか、または許容不可能である。コア断面積の増加はまた、概して、インダクタコストを増加させる。
【０００４】
単巻回インダクタは、典型的には、そのコアの中に空気の間隙を有し、インダクタンスはまた、そのような間隙の厚さを減少させることによって増加し得る。しかしながら、間隙の厚さの減少は、それ対応して、コア磁束密度を増加させ、これは、典型的には、コア損失を増加させる。コア損失は、概して、磁束密度の二乗またはさらに三乗に比例する等、磁束密度の増加に伴って増加する。故に、コア損失は、間隙の厚さが減少されることに伴って急増し得る。さらに、小さい間隙厚は、比較的に低い電流で飽和するインダクタをもたらし、それによって、インダクタの最大動作電流を制限する。
【０００５】
単巻回インダクタのいくつかの欠点は、巻回数を２つ以上増加させることによって克服することができる。インダクタンスは、巻回数の二乗に比例する。加えて、巻回数の増加は、コアの空気の間隙厚を増加させる一方、同一インダクタンス値を維持し、それによって、磁束密度および関連付けられたコア損失を降下させる。故に、巻回数の増加は、コア断面積を増加させることなく、インダクタンスを増加させるか、またはコア損失を低下させることができる。しかしながら、現在の多巻回インダクタは、典型的には、製造が困難かつ高価であるか、および／または高い巻線抵抗を有する等の問題に悩まされている。
【０００６】
低コストの多巻回インダクタを生産するための試みが成されてきた。例えば、図１は、長方形磁気コア１０２と、磁気コア１０２を通して巻装される２つの単巻回ステープル巻線１０４、１０６とを含む、ある先行技術の表面実装インダクタ１００の斜視図を示す。巻線１０４、１０６が見えるように、コア１０２の輪郭のみが図１に示されている。インダクタ１００は、巻線１０４、１０６を直列に一緒に電気的に接続することによって、２巻回インダクタとして構成されることができる。例えば、はんだタブ１０８、１１０は、巻線１０４、１０６が、直列に電気的に接続され、はんだタブ１１２、１１４が、直列に接続された巻線の各端部に電気界面を提供するように、インダクタ下層のプリント回路基板（「ＰＣＢ」）トレースを使用して、直列に一緒に電気的に接続されてもよい。各巻線１０４、１０６は、例えば、０．５２ミリオームのＤＣ抵抗を有する。単巻回ステープル巻線は、典型的には、製造が安価であって、したがって、インダクタ１００は、典型的には、インダクタ１００が、２巻回インダクタとして構成され得る場合でも、製造が安価である。しかしながら、インダクタ１００の構成は、典型的な用途において、高い抵抗電力損失をもたらす。
【０００７】
例えば、図２は、２巻回構成におけるインダクタ１００と併用するための１つのプリント回路基板フットプリント２００の平面図である。フットプリント２００は、、巻回１０４、１０６のはんだタブ１０８、１１０、１１２、１１４にそれぞれ接続するためのパッド２０２、２０４、２０６、２０８を含む。パッド２０２、２０４は、ＰＣＢトレース２１０を介して電気的に一緒に接続される。ＰＣＢトレース２１０は、典型的には、比較的に高い抵抗を有する薄銅箔である。例えば、可搬性高密度用途におけるＰＣＢトレースは、一般的に、約３５ミクロの厚さを有する「１オンス」銅箔から形成される。一代表的構成では、ＰＣＢトレース２１０は、パッド２０２、２０４の間に約０．６ミリオームの抵抗を有し、これは、各巻線１０４、１０６のＤＣ抵抗よりも大きい。故に、インダクタ１００は、２巻回表面実装インダクタとして構成することができるが、相当な電力が、巻線１０４、１０６を直列に接続するために必要とされるＰＣＢトレース２１０の高抵抗のために損失されるであろう。
【発明の概要】
【課題を解決するための手段】
【０００８】
ある実施形態において、多巻線インダクタは、第２の側面の反対側に第１の側面を有する磁気コアと、第１の箔巻線と、第２の箔巻線とを含む。第１の箔巻線は、第１の側面から第２の側面まで磁気コアを貫通し、第１の箔巻線の第１の端部は、コアの第１の側面から延在し、コアの下に巻着して、コアの下にプリント回路基板にはんだ付けする表面実装に好適な第１のはんだタブを形成する。第１の箔巻線の第２の端部は、コアの第２の側面から延在し、プリント回路基板にはんだ付けする表面実装に好適な第２のはんだタブを形成する。第２の箔巻線は、第１の側面から第２の側面まで磁気コアを貫通し、第２の箔巻線の第１の端部は、コアの第２の側面から延在し、コアの下に巻着して、コアの下にプリント回路基板にはんだ付けする表面実装に好適な第３のはんだタブを形成する。第２の箔巻線の第２の端部は、コアの第１の側面から延在し、プリント回路基板にはんだ付けする表面実装に好適な第４のはんだタブを形成する。第１のはんだタブの一部は、磁気コアの下において、第３のはんだタブの一部に対して側方に隣接している。
【０００９】
ある実施形態において、多巻回インダクタは、第２の側面の反対側に第１の側面を有する磁気コアと、多巻回箔巻線とを含む。多巻回箔巻線は、第１の箔相互接続部と、磁気コアを第１の側面から第２の側面まで各々貫通する第１および第２の箔部分とを含む。第１の箔部分の第１の端部は、コアの第２の側面から延在し、プリント回路基板にはんだ付けする表面実装に好適な第１のはんだタブを形成する。第１の箔相互接続部は、コアの下に巻着して、コアの第１の側面から延在する第１の箔部分の第２の端部をコアの第２の側面から延在する第２の箔部分の第１の端部に電気的に結合する。
【００１０】
ある実施形態において、プリント回路基板開口の中に搭載するための多巻回差し込み式インダクタは、多巻回箔巻線と、第２の側面の反対側に第１の側面を有する磁気コアとを含む。多巻回箔巻線は、第１の箔相互接続部と、磁気コアを第１の側面から第２の側面まで各々貫通する第１および第２の箔部分とを含む。第１の箔部分の第１の端部は、コアの第２の側面から延在して、プリント回路基板にはんだ付けする表面実装に好適な第１のはんだタブを形成する。第２の箔部分の第２の端部は、コアの第１の側面から延在して、プリント回路基板にはんだ付けする表面実装に好適な第２のはんだタブを形成する。第１および第２のはんだタブは、磁気コアの底面に対して共通の高さに配置され、底面から位置がずれいている。第１の箔相互接続部は、コアの下に巻着して、コアの第１の側面から延在する第１の箔部分の第２の端部をコアの第２の側面から延在する第２の箔部分の第１の端部に電気的に結合する。
【００１１】
ある実施形態において、結合インダクタは、第１および第２の端部磁気要素を含む磁気コアと、第１と第２の端部磁気要素との間に配置され、それらを接続するＮ個の接続磁気要素とを含む。Ｎは１より大きい整数である。それぞれの組の単巻回箔巻線は、少なくとも部分的に各接続磁気要素の周りに巻装される。各組の単巻回箔巻線は、第１の単巻回箔巻線と、第２の単巻回箔巻線とを含む。第１の単巻回箔巻線は、それぞれ第１および第２のはんだタブを形成する第１の端部と第２の端部とを有し、第２の単巻回箔巻線は、それぞれ第３および第４のはんだタブを形成する第１の端部と第２の端部とを有する。第２のはんだタブの一部は、第３のはんだタブの一部に対して側方に隣接している。
【００１２】
ある実施形態において、電源は、プリント回路基板と、プリント回路基板に取り付けられるインダクタと、プリント回路基板に取り付けられるスイッチング回路とを含む。インダクタは、第２の側面の反対側に第１の側面を有する磁気コアと、磁気コアを第１の側面から第２の側面まで貫通する第１の箔巻線と、磁気コアを第１の側面から第２の側面まで貫通する第２の箔巻線とを含む。第１の箔巻線の第１の端部は、コアの第１の側面から延在し、コアの下に巻着して、コアの下にプリント回路基板にはんだ付けされる表面実装である第１のはんだタブを形成する。第１の箔巻線の第２の端部は、コアの第２の側面から延在して、プリント回路基板にはんだ付けされる表面実装である第２のはんだタブを形成する。第２の箔巻線の第１の端部は、コアの第２の側面から延在し、コアの下に巻着して、コアの下にプリント回路基板にはんだ付けされる表面実装である第３のはんだタブを形成する。第２の箔巻線の第２の端部は、コアの第１の側面から延在して、プリント回路基板にはんだ付けされる表面実装である第４のはんだタブを形成する。第１のはんだタブの一部は、磁気コアの下において、第３のはんだタブの一部に対して側方に隣接し、第１および第３のはんだタブは、プリント回路基板の第１のトレースによって電気的に接続される。スイッチング回路は、プリント回路基板の第２のトレースによって、第２のはんだタブに電気的に接続され、スイッチング回路は、第２のはんだタブを少なくとも２つの異なる電圧間で切り替えるように構成および配設される。
【００１３】
ある実施形態において、電源は、プリント回路基板と、プリント回路基板に取り付けられる結合インダクタと、プリント回路基板に取り付けられるＮ個のスイッチング回路とを含み、Ｎは１より大きい整数である。結合インダクタは、第１および第２の端部磁気要素を含む磁気コアと、第１と第２の端部磁気要素との間に配置され、それらを接続するＮ個の接続磁気要素とを含む。結合インダクタはさらに、少なくとも部分的に各接続磁気要素の周りに巻装されるそれぞれの組の単回箔巻線を含む。各組の単巻回箔巻線は、第１の端部と、第２の端部とを有し、それぞれ第１および第２のはんだタブを形成する第１の単巻回箔巻線を含む。各組の単巻回箔巻線はさらに、第１の端部と第２の端部とを有し、それぞれ第３および第４のはんだタブを形成する第２の単巻回箔巻線を含む。第２のはんだタブの一部は、第３のはんだタブの一部に対して側方に隣接している。各スイッチング回路は、プリント回路基板のそれぞれのトレースによって、それぞれの組の単巻回箔巻線の第１のはんだタブに電気的に接続される。各スイッチング回路は、それのそれぞれの組の単巻回箔巻線の第１のはんだタブを少なくとも２つの異なる電圧間において切り替えるように構成および配設される。
【００１４】
ある実施形態において、電源は、プリント回路基板と、プリント回路基板の開口内に搭載される差し込み式インダクタと、プリント回路基板に取り付けられるスイッチング回路とを含む。差し込み式インダクタは、多巻回箔巻線と、第２の側面の反対側に第１の側面を有する磁気コアとを含む。多巻回箔巻線は、第１の箔相互接続部と、磁気コアを第１の側面から第２の側面まで各々貫通する第１および第２の箔部分とを含む。第１の箔部分の第１の端部は、コアの第２の側面から延在して、プリント回路基板にはんだ付けされる表面実装である第１のはんだタブを形成する。第２の箔部分の第２の端部は、コアの第１の側面から延在して、プリント回路基板にはんだ付けされる表面実装である第２のはんだタブを形成する。第１および第２のはんだタブは、磁気コアの底面に対して共通の高さに配置され、底面から位置がずれている。第１の箔相互接続部は、コアの下に巻着して、コアの第１の側面から延在する第１の箔部分の第２の端部をコアの第２の側面から延在する第２の箔部分の第１の端部に電気的に結合する。スイッチング回路は、プリント回路基板のトレースによって、第１のはんだタブに電気的に接続され、スイッチング回路は、少なくとも２つの異なる電圧間において第１のはんだタブを切り替えるように構成および配設される。
【図面の簡単な説明】
【００１５】
【図１】図１は、ある先行技術の表面実装インダクタの斜視図を示す。
【図２】図２は、図１のインダクタと併用するための１つの先行技術のＰＣＢフットプリントの平面図を示す。
【図３】図３は、ある実施形態による、２巻回インダクタとして構成される１つの２巻線インダクタの斜視図を示す。
【図４】図４は、図３のインダクタの巻線の斜視図を示す。
【図５】図５は、ある実施形態による、図３のインダクタと併用するための１つのＰＣＢフットプリントの平面図である。
【図６】図６は、ある実施形態による、２巻回インダクタとして構成される１つの２巻線インダクタの斜視図を示す。
【図７】図７は、図６のインダクタの巻線の斜視図を示す。
【図８】図８は、ある実施形態による、図６のインダクタと併用するための１つのＰＣＢフットプリントの平面図である。
【図９】図９は、ある実施形態による、３巻回インダクタとして構成される１つの３巻線インダクタの斜視図を示す。
【図１０】図１０は、図９のインダクタの斜視図を示す。
【図１１】図１１は、ある実施形態による、図９のインダクタと併用するための１つのＰＣＢフットプリントの平面図である。
【図１２】図１２は、ある実施形態による、３巻回インダクタとして構成される１つの３巻線インダクタの斜視図を示す。
【図１３】図１３は、図１２のインダクタの巻線の斜視図を示す。
【図１４】図１４は、ある実施形態による、図１２のインダクタと併用するための１つのＰＣＢフットプリントの平面図である。
【図１５】図１５は、ある実施形態による、２巻回インダクタの斜視図を示す。
【図１６】図１６は、図１５のインダクタの２巻回巻線の斜視図を示す。
【図１７】図１７は、平坦にされたときの、図１５の結合インダクタの２巻回巻線の平面図である。
【図１８】図１８は、ある実施形態による、１つの２巻回差し込み式インダクタの斜視図を示す。
【図１９】図１９は、上部磁気要素が除去された、図１８のインダクタの斜視図を示す。
【図２０】図２０は、図１８のインダクタの拡大斜視図を示す。
【図２１】図２１は、ある実施形態による、図１８のインダクタを含む１つのプリント回路アセンブリの平面図である。
【図２２】図２２は、図２１のプリント回路アセンブリの断面図を示す。
【図２３】図２３は、ある実施形態による、接地帰路導体を含む１つの２巻回差し込み式インダクタの斜視図を示す。
【図２４】図２４は、磁気要素が分離された、図２３の結合インダクタの斜視図を示す。
【図２５】図２５は、図２３のインダクタの拡大斜視図を示す。
【図２６】図２６は、ある実施形態による、図２３のインダクタと併用するための１つのＰＣＢフットプリントの平面図を示す。
【図２７】図２７は、ある実施形態による、図２３のインダクタと併用するための１つのプリント回路アセンブリの平面図を示す。
【図２８】図２８は、図２７のプリント回路アセンブリの断面図を示す。
【図２９】図２９は、ある実施形態による、２つの接地帰路導体を含む、１つの２巻回差し込み式インダクタの斜視図を示す。
【図３０】図３０は、磁気要素が除去された、図２９のインダクタの斜視図を示す。
【図３１】図３１は、図２９のインダクタの拡大斜視図を示す。
【図３２】図３２は、ある実施形態による、図２９のインダクタと併用するための１つのＰＣＢフットプリントの平面図を示す。
【図３３】図３３は、ある実施形態による、図２９のインダクタを含む１つのプリント回路アセンブリの平面図を示す。
【図３４】図３４は、図３３のプリント回路アセンブリの断面図である。
【図３５】図３５は、ある実施形態による、接地帰路導体を含む別の２巻回差し込み式インダクタの斜視図を示す。
【図３６】図３６は、磁気要素が除去された、図３５のインダクタの斜視図を示す。
【図３７】図３７は、図３５のインダクタの拡大斜視図を示す。
【図３８】図３８は、ある実施形態による、ＰＣＢの開口内に搭載されるときの、図３５のインダクタの断面図である。
【図３９】図３９は、ある実施形態による、２巻回結合インダクタとして構成される１つの多巻線インダクタの斜視図を示す。
【図４０】図４０は、図３９のインダクタの巻線の斜視図を示す。
【図４１】図４１は、ある実施形態による、図３９のインダクタと併用され得る１つのＰＣＢフットプリントの平面図である。
【図４２】図４２は、ある実施形態による、２巻回結合インダクタとして構成される１つの結合インダクタの斜視図を示す。
【図４３】図４３は、端部磁気要素磁気コアが透明なものとして示される、図４２の結合インダクタの斜視図を示す。
【図４４】図４４は、巻線が除去された、図４２の結合インダクタの平面図を示す。
【図４５】図４５および図４６は、図４２の結合インダクタの巻線の斜視図を示す。
【図４６】図４５および図４６は、図４２の結合インダクタの巻線の斜視図を示す。
【図４７】図４７は、ある実施形態による、図４２の結合インダクタと併用され得る１つのＰＣＢフットプリントを示す。
【図４８】図４８は、図４２の結合インダクタの代替の実施形態の斜視図を示す。
【図４９】図４９は、図４８の結合インダクタのある巻線の斜視図を示す。
【図５０】図５０は、図４８の結合インダクタの２つの巻線の斜視図を示す。
【図５１】図５１は、ある実施形態による、電源を示す。
【発明を実施するための形態】
【００１６】
例示における明瞭さのために、図面中のある要素は、一定の縮尺で描かれていない場合があることに留意されたい。項目の特定の実例は、括弧内の数値の使用によって参照される場合がある（例えば、位相５１０４（１））一方、括弧のない数字は、任意のそのような項目を指す（例えば、位相５１０４）。
【００１７】
図３は、２巻回インダクタとして構成することができる１つの２巻線インダクタ３００の側面斜視図を例示する。後述のように、インダクタ３００は、有利なことに、２巻回構成において使用されるときのインダクタ１００（図１）より低い抵抗を有するように構成することができる。
【００１８】
インダクタ３００は、磁気コア３０６の第１の側面３０８から反対側の第２の側面３１０まで磁気コア３０６を貫通する単巻回箔ステープル巻線３０２、３０４を含む。巻線３０２、３０４が単巻回巻線であるという事実は、インダクタ３００の製造を安価かつ容易にする。コア３０６は、フェライト材料等の磁気材料から形成され、ある実施形態においては、長方形形状を有する。巻線３０２、３０４が見えるように、コア３０６の輪郭のみが図３に示されている。図４は、巻線３０２、３０４の斜視図を示す。
【００１９】
巻線３０２の一端は、コア３０６の第１の側面３０８から延在し、コア３０６の下に巻着して、ＰＣＢにはんだ付けする表面実装に好適なはんだタブ３１２を形成する。同様に、巻線３０４の一端は、コア３０６の第２の側面３１０から延在し、コア３０６の下に巻着して、ＰＣＢにはんだ付けする表面実装に好適なはんだタブ３１４を形成する。インダクタ１００と対比して、楕円４０２（図４）によって近似されるはんだタブ３１２の一部と、楕円４０４（図４）によって近似されるはんだタブ３１４の一部とは、コア３０６の下において、相互に対して側方に隣接している。いくつかの実施形態において、はんだタブ３１２の長さ４０６の相当な部分は、はんだタブ３１４の長さ４０８の相当な部分に対して側方に隣接している。そのような特徴は、図５に関連して後述されるように、はんだタブ３１２、３１４を接続する広範囲ＰＣＢトレースの使用を容易にし、それによって、はんだタブ３１２、３１４の間の低い抵抗接続を助長してもよい。一実施形態において、はんだタブ３１２の長さ４０６の少なくとも２０％は、はんだタブ３１４の長さ４０８の少なくとも２０％に対して側方に隣接している。代替実施形態において、はんだタブ３１２の長さ４０６の少なくとも４０％は、はんだタブ３１４の長さ４０８の少なくとも４０％に対して側方に隣接している。
【００２０】
コア３０６の第２の側面３１０から延在する巻線３０２の端部は、ＰＣＢにはんだ付けする表面実装に好適なはんだタブ３１６を形成し、コア３０６の第１の側面３０８から延在する巻線３０４の端部は、ＰＣＢにはんだ付けする表面実装に好適なはんだタブ３１８を形成する。はんだタブ３１６、３１８は、コア３０６の下に配置されて示されるが、はんだタブ３１６、３１８のうちの１つ以上は、代替として、延在した出力舌部を提供し、別の構成要素への低インピーダンス接続を提供するため等、コア３０６から離れる方向に延在し得る。
【００２１】
図５は、ＰＣＢ上に搭載されると、２巻回インダクタとしてインダクタ３００を構成するために使用することができる、１つのＰＣＢフットプリント５００の平面図である。フットプリント５００は、それぞれ、インダクタ３００のはんだタブ３１２、３１４、３１６、３１８に接続するためのパッド５０２、５０４、５０６、５０８を含む。はんだタブ３１２、３１４は、インダクタ３００が、フットプリント５００上に搭載されると、ＰＣＢトレース５１０によって一緒に電気的に接続される。トレース５１０は、比較的に短く、および幅広く、したがって、タブ３１２、３１４の間に「より少ない四角形」の薄い高抵抗ＰＣＢ箔を提供し、それによって、パッド５０２、５０４の間の低い抵抗接続および巻線３０２、３０４の間の低い抵抗接続を提供することを理解されたい。故に、はんだタブ３１２、３１４の部分４０２および部分４０４が、コア３０６の下において、相互に対して側方に隣接しているという事実は、巻線３０２、３０４の間の低い抵抗接続を可能にし、それによって、巻線３０２、３０４の直列組み合わせの合計抵抗を低減させることを支援する。したがって、インダクタ３００は、低コストおよび製造の容易性を助長する単巻回巻線のみ有するが、インダクタ３００は、有利なことに、比較的に低い抵抗の２巻回インダクタとして構成することができる。対照的に、先行技術のインダクタ１００は、巻線を直列に接続するので、比較的に長い高抵抗ＰＣＢトレース（例えば、図２のトレース２１０）を必要とし、前述のように、高い抵抗電力損失をもたらす。
【００２２】
図６は、２巻回インダクタとして構成することができる、別の２巻線インダクタ６００の斜視図を示す。インダクタ６００は、図３のインダクタ３００に類似するが、インダクタ６００のはんだタブは、インダクタ３００のものと異なる。インダクタ６００は、磁気コア６０６の第１の側面６０８から反対側の第２の側面６１０までコア６０６を貫通する単巻回箔ステープル巻線６０２、６０４を含む。巻線６０２、６０４が見えるように、コア６０６の輪郭のみが、図６に示される。図７は、巻線６０２、６０４の斜視図を示す。
【００２３】
巻線６０２の一端は、コア６０６の第１の側面６０８から延在し、コア６０６の下に巻着し、ＰＣＢにはんだ付けする表面実装に好適なはんだタブ６１２を形成する。同様に、巻線６０４の一端は、コア６０６の第２の側面６１０から延在し、コア６０６の下に巻着し、ＰＣＢにはんだ付けする表面実装に好適なはんだタブ６１４を形成する。インダクタ３００と同様に、はんだタブ６１２、６１４の部分は、コア６０６の下において、相互に対して側方に隣接し、いくつかの実施形態において、はんだタブ６１２の長さ７０２の相当な部分が、はんだタブ６１４の長さ７０４の相当な部分に対して側方に隣接している。一実施形態において、はんだタブ６１２の長さ７０２の少なくとも２０％は、はんだタブ６１４の長さ７０４の少なくとも２０％に対して側方に隣接している。代替実施形態において、はんだタブ６１２の長さ７０２の少なくとも４０％は、はんだタブ６１４の長さ７０４の少なくとも４０％に対して側方に隣接している。コア６０６の第２の側面６１０から延在する巻線６０２の端部は、ＰＣＢにはんだ付けする表面実装に好適なはんだタブ６１６を形成し、コア６０６の第１の側面６０８から延在する巻線６０４の端部は、ＰＣＢにはんだ付けする表面実装に好適なはんだタブ６１８を形成する。はんだタブ６１６の一部は、コア６０６の下において、はんだタブ６１２の一部に対して側方に隣接し、はんだタブ６１８の一部は、コア６０６の下において、はんだタブ６１４の一部に対して側方に隣接している。
【００２４】
図８は、ＰＣＢ上に搭載されると、２巻回インダクタとして、インダクタ６００を構成するために使用することができる、１つのＰＣＢフットプリント８００の平面図である。フットプリント８００は、それぞれ、インダクタ６００のはんだタブ６１２、６１４、６１６、および６１８に接続するために、パッド８０２、８０４、８０６、８０８を含む。パッド８０２、８０４は、ＰＣＢトレース８１０によって、一緒に電気的に接続される。フットプリント５００（図５）のＰＣＢトレース５１０と同様に、ＰＣＢトレース８１０は、比較的に短く、幅広であって、したがって、パッド８０２、８０４の間に低抵抗接続を提供する。加えて、はんだパッド８０６、８０８は、例えば図２のパッド２０６、２０８等と比較されると、相対的に長く、それによって、巻線６０２、６０４とパッド８０６、８０８との間の低抵抗接続を可能にする。故に、インダクタ６００の構成が２巻回構成において使用されると、巻線間の低抵抗直列接続を助長するだけではなく、また、直列に接続された巻線およびＰＣＢの端部端末間の低抵抗接続も助長する。
【００２５】
インダクタ３００または６００は、インダクタが、３つ以上の巻回インダクタとして構成可能であるように、３つ以上の巻線を有するように適応され得る。例えば、図９は、インダクタ６００に類似するが、３つの単巻回箔ステープル巻線９０２、９０４、９０６と、コア９０８とを含む、１つのインダクタ９００の斜視図である。巻線９０２、９０４、９０６が見えるように、コア９０８の輪郭のみが、図９に示される。図１０は、巻線９０２、９０４、９０６の斜視図である。巻線９０２は、コア９０８の下にはんだタブ９１０、９１２を形成し、巻線９０４は、コア９０８の下にはんだタブ９１４、９１６を形成し、巻線９０６は、コア９０８の下にはんだタブ９１８、９２０を形成する。はんだタブ９１２および９１４の部分は、コア９０８の下において側方に隣接し、それによって、巻線９０２、９０４の間の低抵抗直列接続を可能にするはんだタブ９１６および９１８の部分は、コア９０８の下において側方に隣接し、それによって、巻線９０４、９０６の間の低抵抗直列接続を可能にする。いくつかの実施形態において、はんだタブ９１２の長さの相当な部分は、はんだタブ９１４の長さの相当な部分に対して側方に隣接し、はんだタブ９１６の長さの相当な部分は、はんだタブ９１８の長さの相当な部分に対して側方に隣接している。はんだタブ９１２および９１６の長さは、はんだタブ６１２の長さ７０２（図７）に類似し、はんだタブ９１４、９１８の長さは、はんだタブ６１４の長さ７０４に類似する（図７）。一実施形態において、はんだタブ９１２の長さの少なくとも２０％は、はんだタブ９１４の長さの少なくとも２０％に対して側方に隣接し、はんだタブ９１６の長さの少なくとも２０％は、はんだタブ９１８の長さの少なくとも２０％に対して側方に隣接している。代替実施形態において、はんだタブ９１２の長さの少なくとも４０％は、はんだタブ９１４の長さの少なくとも４０％に対して側方に隣接し、はんだタブ９１６の長さの少なくとも４０％は、はんだタブ９１８の長さの少なくとも４０％に対して側方に隣接している。比較的に長い長さのはんだタブ９１０、９１２、９１４、９１６、９１８、９２０もまた、有利なことに、ＰＣＢへの低抵抗接続を可能にする。
【００２６】
図１１は、ＰＣＢ上に搭載されると、３巻回インダクタとしてインダクタ９００を構成するために使用することができる、１つのＰＣＢフットプリント１１００を示す。フットプリント１１００は、はんだパッド１１０２、１１０４、１０６、１１０８、１１１０、および１１１２を含む。ＰＣＢトレース１１１４は、パッド１００４、１００６を接続し、それによって、巻線９０２と９０４との間の接続を提供する。同様に、ＰＣＢトレース１１１６は、パッド１１０８、１０１０を接続し、それによって、巻線９０４、９０６間の接続を提供する。はんだタブ９１２、９１４は、コア９０８の下方において、側方に隣接し、はんだタブ９１６、９１８は、コア９０８の下方において、側方に隣接し、はんだタブ９１２、９１４、９１６、および９１８は、長いため、ＰＣＢトレース１１１４および１１１６は、比較的に短く、幅広であって、それによって、それぞれ、巻線９０２、９０４間および巻線９０４、９０６間に低抵抗接続を提供する。故に、インダクタ９００の構成は、有利なことに、巻線９０２、９０４、９０６の低抵抗直列接続を可能にする。したがって、インダクタ９００は、低コストおよび製造の容易性を助長する単巻回巻線を有するが、インダクタ９００は、有利なことに、比較的に低い抵抗の３巻回インダクタとして構成することができる。
【００２７】
インダクタ３００または６００は、インダクタの２つ以上の単巻回巻線が、異なる構成を有するように、修正され得る。例えば、図１２は、３巻回インダクタとして構成することができる、あるインダクタ１２００の斜視図を示す。インダクタ１２００は、インダクタ３００の巻線３０２、３０４に類似する、巻線１２０２、１２０４と、インダクタ６００の巻線６０２、６０４に類似する、巻線１２０６と、磁気コア１２０８とを含む。コア１２０８の輪郭のみ、巻線１２０２、１２０４、１２０６が見えるように、図１２に示される。図１３は、巻線１２０２、１２０４、１２０６の斜視図を示す。巻線１２０２は、コア１２０８の下方にはんだタブ１２１０、１２１２を形成し、巻線１２０４は、コア１２０８の下方にはんだタブ１２１４、１２１６を形成し、巻線１２０６は、コア１２０８の下方にはんだタブ１２１８、１２２０を形成する。はんだタブ１２１０および１２２０の部分は、コア１２０８の下方において、側方に隣接し、それによって、巻線１２０２、１２０６間の低抵抗直列接続を可能にし、はんだタブ１２１６および１２１８の部分は、コア１２０８の下方において、側方に隣接し、それによって、巻線１２０４、１２０６間の低抵抗直列接続を可能にする。いくつかの実施形態において、はんだタブ１２１０の長さの相当な部分は、はんだタブ１２２０の長さの相当な部分に対して側方に隣接し、はんだタブ１２１６の長さの相当な部分は、はんだタブ１２１８の長さの相当な部分に対して側方に隣接している。はんだタブ１２１０の長さは、はんだタブ３１２の長さ４０６（図４）に類似し、はんだタブ１２１６の長さは、はんだタブ３１４の長さ４０８（図４）に類似し、はんだタブ１２１８の長さは、はんだタブ６１２の長さ７０２（図７）に類似し、はんだタブ１２２０の長さは、はんだタブ６１４の長さ７０４（図７）に類似する。一実施形態において、はんだタブ１２１０の長さの少なくとも２０％は、はんだタブ１２２０の長さの少なくとも２０％に対して側方に隣接しており、はんだタブ１２１６の長さの少なくとも２０％は、はんだタブ１２１８の長さの少なくとも２０％に対して側方に隣接している。代替実施形態において、はんだタブ１２１０の長さの少なくとも４０％は、はんだタブ１２２０の長さの少なくとも４０％に対して側方に隣接し、はんだタブ１２１６の長さの少なくとも４０％は、はんだタブ１２１８の長さの少なくとも４０％に対して側方に隣接している。
【００２８】
図１４は、ＰＣＢ上に搭載されると、３巻回インダクタとして、インダクタ１２００を構成するために使用することができる、１つのＰＣＢフットプリント１４００を示す。フットプリント１４００は、はんだパッド１４０２、１４０４、１４０６、１４０８、１４１０、および１４１２を含む。ＰＣＢトレース１４１４は、パッド１４０２、１４０８を接続し、ＰＣＢトレース１４１６は、パッド１４０６、１４１２を接続する。コア１２０８の下において隣接しているはんだタブ１２１０、１２２０の部分、コア１２０８の下において隣接しているはんだタブ１２１６、１２１８の部分、はんだタブ１２１０、１２１６、１２１８、および１２２０の比較的に長い長さのため、ＰＣＢトレース１４１４および１４１６は、比較的に短く、幅広であって、それによって、それぞれ、パッド１４０２、１４０８の間およびパッド１４０６、１４１２の間に低抵抗接続を提供する。故に、インダクタ１４００の構成は、有利なことに、巻線１２０２、１２０４、１２０６の低抵抗直列接続を可能にする。したがって、インダクタ１２００は、低コストおよび製造の容易性を助長する単巻回ｃ−形状ステープル巻線を有するが、インダクタ１２００は、有利なことに、比較的に低い抵抗の３巻回インダクタとして構成することができる。
【００２９】
図１５は、１つの２巻回インダクタ１５００の斜視図を示す。インダクタ１５００は、第２の側面１５０６と反対側に第１の側面１５０４を有する磁気コア１５０２と、２巻回巻線１５０８とを含む。巻線１５０８をより明確に示すため、コア１５０２の輪郭のみが図１５に示されている。図１６は、巻線１５０８の斜視図を示す。巻線１５０８は、２巻回巻線として示されるが、巻線１５０８は、インダクタ１５００が、３つ以上の巻回インダクタであり得るように、付加的な巻回を有し得る。
【００３０】
巻線１５０８は、それぞれ、第１の側面１５０４から第２の側面１５０６までコア１５０２を貫通する第１の箔部分１５１０と、第２の箔部分１５１２とを含む。第１の箔部分１５１０の端部は、第２の側面１５０６から延在し、ＰＣＢにはんだ付けする表面実装のためのはんだタブ１５１４を形成する。同様に、第２の箔部分１５１２の端部は、コア１５０２の第１の側面１５０４から延在し、ＰＣＢにはんだ付けする表面実装のためのはんだタブ１５１６を形成する。はんだタブ１５１４、１５１６は、コア１５０２の下方に配置されるように示されるが、はんだタブの一方または両方とも、延在された舌部を形成し、別の構成要素への低インピーダンス接続を提供するように、コア１５０２から離れる方向に延在してもよい。
【００３１】
巻線１５０８はさらに、コア１５０２の下に巻着し、第１の側面１５０４から延在する第１の部分１５１０の端部を第２の側面１５０６から延在する第２の部分１５１２の端部に電気的に結合する箔相互接続部１５１８を含む。箔相互接続部１５１８は、典型的には、ＰＣＢトレースの１０〜３０倍厚く、それによって、箔相互接続部１５１８は、典型的には、巻線巻回の間にインダクタより遥かに低い抵抗接続を提供し、巻線巻回は、ＰＣＢトレースによって接続される（例えば、図１のインダクタ１００）。
【００３２】
図１７は、インダクタ１５００と併用するために、例えば、スタンプ後であるが成形される前のように、平坦にされたときの巻線１５０８の平面図である。巻線１５０８は、その最終３次元形状に形成される一方、コア１５０２の一部の周りに巻装される、実施形態を可能にし得る、比較的に単純な構成を有する。線１７０２、１７０４、１７０６、１７０８、１７１０、１７１２、１７１４、１７１６は、巻線１５０８が、コア部分の周りに巻装されるとき、屈曲されるであろう場所を示す。同時に、コア部分の周囲において、巻線１５０８の実施形態を成形および巻装する能力は、インダクタ１５００の経済的な製造を助長する。対照的に、先行技術の多巻回インダクタは、典型的には、コアへの取着に先立って、その最終３次元形状に形成されなければならない比較的に複雑な巻線を含み、それによって、製造コストを増加し得る余剰の製造ステップを必要とする。
【００３３】
インダクタ１５００はまた、ＰＣＢ開口内に搭載するための「差し込み式」インダクタとして使用するために、修正されてもよい。差し込み式インダクタは、ＰＣＢの両側で利用可能な高さおよびＰＣＢの厚さと関連付けられた高さを使用するように構成することができるので、高さが制約された用途において、特に、有用であり得る。
【００３４】
図１８は、差し込み式用途のために修正されたインダクタ１５００の実施例である、インダクタ１８００の斜視図を示す。インダクタ１８００は、第１の側面１８０４と反対側の第２の側面１８０６とを有する磁気コア１８０２と、２巻回巻線１８０８とを含む。巻線１８０８は、２巻回巻線として示されるが、巻線１８０８は、付加的な巻回を有してもよい。コア１８０２は、例えば、示されるような磁気要素１８１０、１８１２を含む。図１９は、磁気要素１８１２が除去されたインダクタ１８００を示し、図２０は、インダクタ１８００の分解斜視図を示す。
【００３５】
巻線１８０８は、それぞれ、第１の側面１８０４から第２の側面１８０６までコア１８０２を貫通する第１の箔部分１８１４と、第２の箔部分１８１６とを含む。第１の箔部分１８１４の端部は、第２の側面１８０６から延在し、ＰＣＢにはんだ付けする表面実装に好適なはんだタブ１８１８を形成する。同様に、第２の箔部分１８１６の端部は、コア１８０２の第１の側面１８０４から延在し、ＰＣＢにはんだ付けする表面実装に好適なはんだタブ１８２０を形成する。はんだタブ１８１８、１８２０は、コア１８０２の底面１８２４から共通高さ１８２２に配置され、高さ１８２２は、例えば、底面１８２４から位置がずれている。はんだタブ１８１８、１８２０は、第１および第２の箔部分１８１４、１８１６と同一平面上にあるように示されているが、はんだタブ１８１８、１８２０は、例えばＰＣＢに対するインダクタ１８００の垂直位置を変化させるために、第１および第２の箔部分１８１４、１８１６から位置がずらされてもよい。
【００３６】
インダクタ１５００の巻線１５０８（図１５）同様に、巻線１８０８はさらに、コア１８０２の下に巻着し、第１の側面１８０４から延在する第１の箔部分１８１４の端部を第２の側面１８０６から延在する第２の箔部分１８１６の端部に電気的に結合する、箔相互接続部１８２６を含む。箔相互接続部１８２６は、典型的には、ＰＣＢトレースより１０〜３０倍厚く、それによって、箔相互接続部１８２６は、典型的には、巻線巻回の間にインダクタより遥かに低い抵抗接続を提供し、巻線巻回は、ＰＣＢトレースによって接続される（例えば、図１のインダクタ１００）。
【００３７】
図２１は、インダクタ１８００の用途の一実施例で１つのプリント回路アセンブリ（「ＰＣＡ」）２１００の平面図である。ＰＣＡ２１００は、ＰＣＢ２１０４の開口２１０２内に搭載されたインダクタ１８００を含む。ＰＣＡ２１００では、インダクタ１８００は、降圧変換器の降圧インダクタとしての役割を果たす。故に、はんだタブ１８２０は、スイッチング節点Ｖｘに電気的に結合し、はんだタブ１８１８は、出力節点Ｖｏに電気的に結合する。電流は、インダクタ１８００を通って、図２１の矢印の方向に流れる。図２２は、ＰＣＢ２１０４上に搭載されたインダクタ１８００の断面を含む、ＰＣＡ２１００の断面図を示す。
【００３８】
前述のインダクタはまた、１つ以上の接地帰路導体を含み、インダクタの近傍において、接地帰路伝導性を改善するように修正されてもよい。接地帰路導体は、例えば、コアを有しないが、その他の点では同じであるインダクタと比較して、接地帰路導体を含む回路内の接地帰路導体に起因するインダクタンスが、インダクタのコアの存在によって大幅に増加されないように構成および配設される。対照的に、そのような実施例では、巻線を含む回路内のインダクタの巻線（または、複数の巻線）に起因するインダクタンスは、コアを有しないが、その他の点では同じであるインダクタと比較して、インダクタのコアの存在によって大幅に増加される。実施例として、接地帰路導体は、インダクタのコアが、接地帰路導体の周囲に磁路ループを形成しないように、構成および配設されてもよい。そのような実施形態において、接地帰路導体は、コアの外部にあって、接地帰路導体は、標準的表面実装インダクタ（接地帰路導体を伴わない）の下に延在するＰＣＢ接地板のインダクタンス寄与に類似するインダクタンス寄与をループに提供してもよく、接地板は、標準的な表面実装インダクタのコアに近接する。
【００３９】
多くの用途において、電流は、切替デバイスからインダクタを通って負荷に流れる。帰路電流は、典型的には、負荷からインダクタの下のＰＣＢ伝導性層を通って、スイッチングデバイスに戻るように流れる。故に、接地帰路導体を含むインダクタの使用は、接地帰路経路インピーダンスを減少させる一方、ＰＣＢの一般的な電流経路を維持してもよい。
【００４０】
加えて、接地帰路導体をインダクタに取着することは、インダクタおよび接地帰路導体の両方を単一ステップで定置可能にし、それによって、離散インダクタおよび離散導体の定置のために必要とされる複数の定置動作を排除する。さらに、ＰＣＢへの箔導体の適用は、箔の可撓性に起因して困難であり得るが、箔接地帰路導体をインダクタに取着することは、導体の剛性を増加させ、それによって、ＰＣＢ上への導体の定置を容易にしてもよい。
【００４１】
さらに、接地帰路導体は、その近傍における構成要素を冷却するための放熱板として作用してもよい。例えば、降圧変換器は、典型的には、接地帰路節点に電気的に接続される電力半導体を有し、そのような節点に接続される接地帰路導体は、電力半導体から熱を伝導させ、環境に熱を放射してもよい。
【００４２】
接地帰路導体は、差し込み式インダクタ用途において、特に、有用であり得、ＰＣＢ開口は、帰路電流を伝導するために使用され得るＰＣＢ表面積を縮小させる。図２３は、接地帰路導体２３０２を含むインダクタ１８００（図１８）に類似する差し込み式インダクタである、１つのインダクタ２３００の斜視図を示す。加えて、インダクタ２３００は、第１の側面２３０６と、反対側の第２の側面２３０８とを有するコア２３０４と、２巻回巻線２３１０とを含む。コア２３０４は、磁気要素２３１２、２３１４を含む。巻線２３１０は、磁気要素２３１２に取り付けられ、接地帰路導体２３０２は、磁気要素２３１４に取り付けられる。コア２３０４は、接地帰路導体２３０２の周囲に磁路ループを形成しない。図２４は、磁気要素２３１２、２３１４が分離されたインダクタ２３００の斜視図を示し、図２５は、インダクタ２３００の分解斜視図を示す。巻線２３１０は、２巻回巻線として示されるが、巻線２３１０は、付加的な巻回を形成し得る。
【００４３】
インダクタ１８００の巻線１８０８（図１８）同様に、巻線２３１０は、コア２３０４の底面２３２２に対して共通の高さ２３２０に配置される２つのはんだタブ２３１６、２３１８を形成する。高さ２３２０は、例えば、底面２３２２から位置がずれている。接地帰路導体２３０２はまた、はんだタブ２３１６、２３１８、２３２４、２３２６がそれぞれ共通ＰＣＢにはんだ付けされる表面実装となり得るように、高さ２３２０に配置されるはんだタブ２３２４、２３２６を形成する。磁気要素２３１４は、はんだタブ２３１６、２３１８、２３２４、２３２６をＰＣＢに押圧することを支援し、それによって、有利なことに、はんだタブの平面性を改善し、インダクタ２３００を含むＰＣＡの機械的なロバスト性を改善する。
【００４４】
図２６は、インダクタ２３００と併用するためのＰＣＢフットプリントの一実施例である、１つのＰＣＢフットプリント２６００の平面図である。降圧変換器用途において使用されるフットプリント２６００は、ＰＣＢ２６０４内に形成される開口２６０２を含む。パッド２６０６、２６０８、２６１０、２６１２はそれぞれ、インダクタ２３００のはんだタブ２３１６、２３１８、２３２４、および２３２６に接続する。パッド２６０８は、降圧変換器スイッチング節点に接続し、パッド２６０６は、出力節点に接続し、パッド２６１０、２６１２は、接地電流節点の一部である。右向き矢印は、スイッチング節点から、巻線２３１０を通って負荷に流れるＤＣ電流を示し、左向き矢印は、接地帰路導体２３０２を通って流れるＤＣ接地電流を示す。したがって、接地帰路導体２３０２は、開口２６０２を横断する、接地電流のための経路を提供する。図２７は、ＰＣＢフットプリント２６００上に搭載されるインダクタ２３００を含む、ＰＣＡ２７００の平面図である。図２８は、インダクタ２３００およびＰＣＢ２６０４の断面図を含む、ＰＣＡ２７００の断面図である。
【００４５】
図２９は、２つの接地帰路導体を有するインダクタ２３００（図２３）に類似する、１つの差し込み式インダクタ２９００の斜視図を示す。インダクタ２９００は、第２の側面２９０６と反対側の第１の側面２９０４を有する磁気コア２９０２を含む。コア２９０２は、磁気要素２９０８、２９１０を含む。２巻回巻線２９１２は、磁気要素２９０８に取り付けられ、接地帰路導体２９１４、２９１６は、磁気要素２９１０に取り付けられる。コア２９０２は、接地帰路導体２９１４、２９１６の周囲に磁路ループを形成しない。図３０は、磁気要素２９０８、２９１０が分離されたインダクタ２９００の斜視図を示し、磁気要素２９１０は、透明である。図３１は、インダクタ２９００の分解斜視図を示す。巻線２９１２は、２巻回巻線として示されるが、巻線２９１２は、付加的な巻回を形成することができる。
【００４６】
インダクタ１８００の巻線１８０８（図１８）同様に、巻線２９１２は、コア２９０２の底面２９２４に対して共通の高さ２９２２に配置されるはんだタブ２９１８、２９２０を形成する。高さ２９２２は、例えば、底面２９２４から位置がずれている。接地帰路導体２９１４は、はんだタブ２９２６と、導体２９１４の反対側の端部における別のはんだタブ（斜視図には不可視）とを形成する。接地帰路導体２９１６は、はんだタブ２９３０、２９３２を形成する。はんだタブ２９１８、２９２０、２９２６、２９３０、２９３２はそれぞれ、共通ＰＣＢへの表面実装接続のために好適な高さ２９２２に配置される。インダクタ２３００と同様に、磁気要素２９１０は、はんだタブ２９１８、２９２０、２９２６、２９３０、２９３２をＰＣＢに押圧することを支援し、それによって、有利なことに、はんだタブの平面性を改善し、インダクタ２９００を含むＰＣＡの機械的なロバスト性を改善する。
【００４７】
図３２は、インダクタ２９００と併用するためのＰＣＢフットプリントの一実施例である、１つのＰＣＢフットプリント３２００の平面図である。降圧変換器用途において使用されるフットプリント３２００は、ＰＣＢ３２０４内に形成される開口３２０２を含む。パッド３２０６、３２０８、３２１０、３２１２、３２１４はそれぞれ、インダクタ２９００のはんだタブ２９１８、２９２０、２９２６、２９３０、２９３２に接続する。パッド３２１６は、斜視図では見えない接地帰路導体２９１４の他のはんだタブに接続する。パッド３２０８は、降圧変換器スイッチング節点に接続し、パッド３２０６は、出力節点に接続し、およびパッド３２１０、３２１２、３２１４、３２１６は、接地電流節点の一部である。右向き矢印は、スイッチング節点から、巻線２９１２を通って負荷に流れるＤＣ電流を示し、左向き矢印は、接地帰路導体２９１４、２９１６を通って流れるＤＣ接地電流を示す。したがって、接地帰路導体２９１４、２９１６は、開口３２０２を横断する接地電流のための経路を提供する。図３３は、ＰＣＢフットプリント３２００上に搭載されたインダクタ２９００を含むＰＣＡ３３００の平面図である。図３４は、インダクタ２９００およびＰＣＢ３２０４の断面図を含む、ＰＣＡ３４００の断面図である。
【００４８】
図３５は、接地帰路導体を含む、別の差し込み式インダクタの実施例である、インダクタ３５００の斜視図を示す。インダクタ３５００は、磁気要素３５０４、３５０６を含む、磁気コア３５０２を含む。別の磁気要素３５０８もまた、磁気要素３５０４に結合される。図３６は、磁気要素３５０４、３５０６、３５０８が分離されたインダクタ３５００を示し、図３７は、インダクタ３５００の分解斜視図である。図３８は、ＰＣＢ３８０２の開口内に搭載される、インダクタ３５００の断面図を示す。
【００４９】
インダクタ３５００はさらに、磁気要素３５０４に取り付けられる２巻回巻線３５１０と、磁気要素３５０６に取り付けられる接地帰路導体３５１２とを含む。コア３５０２は、接地帰路導体３５１２の周囲に磁路を形成しない。巻線３５１０は、有利なことに、磁気要素３５０６および３５０８によって遮蔽される。巻線３５１０は、それぞれ、第１の側面３５１８から反対側の第２の側面３５２０までコア３５０２を貫通する第１の箔部分３５１４と第２の箔部分３５１６とを含む。第１の箔部分３５１４の端部は、第２の側面３５２０から延在し、ＰＣＢにはんだ付けする表面実装に好適なはんだタブ３５２２を形成する。同様に、第２の箔部分３５１６の端部は、コア３５０２の第１の側面３５１８から延在し、ＰＣＢにはんだ付けする表面実装に好適なはんだタブ３５２４を形成する。はんだタブ３５２２および３５２４は、コア３５０２の底面３５２８に対して共通の高さ３５２６に配置される。高さ３５２６は、例えば、底面３５２８から位置がずれている。はんだタブ３５２２および３５２４は、第１および第２の箔部分３５１４、３５１６から位置がずれている。接地帰路導体３５１２はまた、はんだタブ３５２２、３５２４、３５３０、３５３２がそれぞれ、共通ＰＣＢにはんだ付けされる表面実装となり得るように、高さ３５２６にはんだタブ３５３０、３５３２を形成する。
【００５０】
巻線３５１０はさらに、コア３５０２の下に巻着し、第１の側面３５１８から延在する第１の部分３５１４の端部を第２の側面３５２０から延在する第２の部分３５１６の端部に電気的に結合する箔相互接続部３５３４を含む。箔相互接続部３５３４は、典型的には、ＰＣＢトレースより１０〜３０倍厚く、それによって、箔相互接続部３５３４は、典型的には、巻線巻回の間にインダクタより遥かに低い抵抗接続を提供し、巻線巻回は、ＰＣＢトレースによって接続される（例えば、図１のインダクタ１００）。
【００５１】
前述のインダクタは、多相変換器において使用するために修正されてもよく、２つ以上の巻線は一緒に磁気的に結合される。例えば、図３９は、インダクタ３００（図３）に類似するが、４つの巻線３９０２、３９０４、３９０６、３９０８を含む、１つのインダクタ３９００の斜視図を示す。インダクタ３９００は、２巻線インダクタとして形成されてもよく、各巻線は、巻線３９０２、３９０４を一緒に電気的に接続し、巻線３９０６、３９０８を一緒に電気的に接続することによって、２つの巻回を有する。インダクタ３９００はさらに、巻線３９０２、３９０４、３９０６、３９０８を一緒に磁気的に結合する磁気コア３９１０を含む。故に、巻線３９０２、３９０４が、直列に電気的に接続され、巻線３９０６、３９０８が、直列に電気的に接続されると、コア３９１０は、そのような２つの対の直列に接続された巻線によって磁気的に結合する。巻線３９０２、３９０４、３９０６、３９０８を示すために、コア３９１０の輪郭のみが図３９に示される。図４０は、巻線３９０２、３９０４、３９０６、３９０８の斜視図を示す。巻線３９０２は、ＰＣＢにはんだ付けする表面実装に好適なはんだタブ３９１２、３９１４を形成し、巻線３９０４は、ＰＣＢにはんだ付けする表面実装に好適なはんだタブ３９１６、３９１８を形成し、巻線３９０６は、ＰＣＢにはんだ付けする表面実装に好適なはんだタブ３９２０、３９２２を形成し、巻線３９０８は、ＰＣＢにはんだ付けする表面実装に好適なはんだタブ３９２４、３９２６を形成する。はんだタブ３９１４の一部は、コア３９１０の下において、はんだタブ３９１６の一部に対して側方に隣接している。同様に、はんだタブ３９２２の一部は、コア３９１０の下において、はんだタブ３９２４の一部に対して側方に隣接している。いくつかの実施形態において、はんだタブ３９１４の長さの相当な部分は、はんだタブ３９１６の長さの相当な部分に対して側方に隣接し、はんだタブ３９２２の長さの相当な部分は、はんだタブ３９２４の長さの相当な部分に対して側方に隣接している。はんだタブ３９１４、３９２２の長さは、はんだタブ３１２の長さ４０６（図４）に類似し、はんだタブ３９１６、３９２４の長さは、はんだタブ３１４の長さ４０８に類似する（図４）。一実施形態において、はんだタブ３９１４の長さの少なくとも２０％は、はんだタブ３９１６の長さの少なくとも２０％に対して側方に隣接し、はんだタブ３９２２の長さの少なくとも２０％は、はんだタブ３９２４の長さの少なくとも２０％に対して側方に隣接している。代替実施形態において、はんだタブ３９１４の長さの少なくとも４０％は、はんだタブ３９１６の長さの少なくとも４０％に対して側方に隣接し、はんだタブ３９２２の長さの少なくとも４０％は、はんだタブ３９２４の長さの少なくとも４０％に対して側方に隣接している。
【００５２】
図４１は、２つの巻線結合インダクタとして、インダクタ３９００を構成するために使用され得る、１つのＰＣＢフットプリント４１００の平面図であって、各巻線は、２つの巻回を有する。フットプリント４１００は、それぞれ、はんだタブ３９１２、３９１４、３９１６、３９１８、３９２０、３９２２、３９２４、３９２６に接続する、はんだパッド４１０２、４１０４、４１０６、４１０８、４１１０、４１１２、４１１４、４１１６を含む。ＰＣＢトレース４１１８は、はんだパッド４１０４、４１０６を接続し、ＰＣＢトレース４１２０は、はんだパッド４１１２、４１１４を接続する。ＰＣＢトレース４１１８、４１２０はそれぞれ、比較的に幅が広く、短く、それによって、はんだパッド４１０４、４１０６とはんだパッド４１１２、４１１４との間に低抵抗接続を提供する。故に、インダクタ３９００の構成は、巻線３９０２、３９０４の間および巻線３９０６、３９０８の間の低抵抗接続の確立を助長する。したがって、インダクタ３９００は、低コストおよび製造の容易性を助長する単巻回巻線のみ有するが、インダクタ３９００は、有利なことに、比較的に低い抵抗の２巻回結合インダクタとして構成することができる。
【００５３】
図４２は、結合インダクタとして構成することができる単巻回巻線を含む、別の結合インダクタである、１つの結合インダクタ４２００の斜視図を示し、各位相は、２巻回巻線を含む。図４３は、端部磁気が透明として示される結合インダクタ４２００の斜視図を示し、図４４は、巻線が除去された結合インダクタ４４００の平面図である。図４２−４４は、インダクタ４２００の以下の議論において、ともに参照されるべきである。
【００５４】
結合インダクタ４２００は、コア４２０２を含み、コア４２０２は、第１および第２の端部磁気要素４２０４、４２０６と、第１と第２の端部磁気要素４２０４、４２０６との間に配置され、それらを接続するＮ個の接続要素４２０８とを含み、Ｎは、１より大きい整数であって、結合インダクタ４２００の位相の数を表している。それぞれの単巻回第１の箔巻線４２１０およびそれぞれの単巻回第２の箔巻線４２１２は、少なくとも部分的に、各接続磁気要素４２０８の周りに巻装される。
【００５５】
図４５は、例示的な明瞭性のために相互から分離された、第１および第２の巻線４２１０、４２１２の斜視図を示し、図４６は、例えば共通の接続磁気要素４２０８上に搭載されるとき等にそうなるであろう、近接時の第１および第２の巻線４２１０、４２１２の斜視図を示す。各第１の巻線４２１０は、ＰＣＢにはんだ付けする表面実装に好適なそれぞれのはんだタブ４２１４、４２１６を形成し、各第２の巻線４２１２は、ＰＣＢにはんだ付けする表面実装に好適なそれぞれのはんだタブ４２１８、４２２０を形成する。図４６に示されるように、各接続磁気要素４２０８に対して、はんだタブ４２１６の一部は、接続磁気要素の下においてはんだタブ４２２０の一部に対して側方に隣接している。いくつかの実施形態において、はんだタブ４２１６の長さ４５０２の相当な部分は、はんだタブ４２２０の長さ４５０４の相当な部分に対して側方に隣接している。一実施形態において、はんだタブ４２１６の長さ４５０２の少なくとも２０％は、はんだタブ４２２０の長さ４５０４の少なくとも２０％に対して側方に隣接している。代替実施形態において、はんだタブ４２１６の長さ４５０２の少なくとも４０％は、はんだタブ４２２０の長さ４５０４の少なくとも４０％に対して側方に隣接している。
【００５６】
図４７は、インダクタ４２００と併用することができる１つのＰＣＢフットプリントの実施例である、ＰＣＢフットプリント４７００を示す。フットプリント４７００は、それぞれ、所与の接続磁気要素４２０８の第１および第２の巻線４２１０、４２１２のはんだタブ４２１４、４２１６、４２１８、４２２０にはんだ付けするための、はんだパッド４７０２、４７０４、４７０６、４７０８を含む。故に、フットプリント４７００の一実例は、各接続要素４２０８または結合インダクタ４２００の位相に対して使用されてもよい。ＰＣＢトレース４７１０は、パッド４７０４、４７０８を接続する。ＰＣＢトレース４７１０の短い長さは、パッド４７０４、４７０８の間に低抵抗接続を提供する。故に、結合インダクタ４２００の構成は、有利なことに、１つの位相の各第１と第２の巻線４２１０、４２１２との間の低抵抗接続を可能にし、それによって、有利なことに、典型的に多巻回巻線と関連する製造困難性を伴うことなく、低抵抗の多巻回構成を可能にする。代替実施形態（図示せず）では、少なくとも１つの付加的な単巻回巻線が、各接続磁気要素４２０８の周りに巻装され、それによって、位相毎の各巻線が、３つ以上の巻回を有することを可能にする。
【００５７】
図４８は、インダクタ４２００（図４２）の代替実施形態である、１つの結合インダクタ４８００の斜視図を示す。インダクタ４８００は、その巻線の構成において、インダクタ４２００と異なる。特に、結合インダクタ４８００の各接続磁気要素は、単巻回箔巻線４８０２の２つの実例を含み、それぞれ、少なくとも部分的に、接続磁気要素の周りに巻装される。図４９は、巻線４８０２の斜視図を示し、図５０は、共通接続磁気要素上に搭載されるとき等においてそうなるであろう、近接時の巻線４８０２の２つの実例の斜視図を示す。巻線４８０２は、ＰＣＢにはんだ付けする表面実装に好適なはんだタブ４８０４、４８０６を形成する。図５０に示されるように、各接続要素に対して、１つの巻線のはんだタブ４８０６は、別の巻線のはんだタブ４８０４に対して側方に隣接し、それによって、短く、幅が広いＰＣＢトレースによって２つのはんだタブの接続を可能にする。短く、幅が広いＰＣＢトレースは、比較的に低い抵抗を有し、それによって、共通接続磁気要素上の２つの巻線の低抵抗直列接続を可能にする。したがって、結合インダクタ４８００は、典型的には、多巻回巻線と関連付けられる製造困難性を伴うことなく、２巻回低抵抗結合インダクタとして構成される。図４９−５０等に示されるいくつかの実施形態において、はんだタブ４８０４の長さ４９０２の相当な部分は、各接続要素に対して、はんだタブ４８０６の長さ４９０４の相当な部分に対して側方に隣接している。一実施形態において、はんだタブ４８０４の長さ４９０２の少なくとも２０％は、各接続要素に対して、はんだタブ４８０６の長さ４９０４の少なくとも２０％に対して側方に隣接している。代替実施形態において、はんだタブ４８０４の長さ４９０２の少なくとも４０％は、各接続要素に対して、はんだタブ４８０６の長さ４９０４の少なくとも４０％に対して側方に隣接している。
【００５８】
本明細書に開示されるインダクタの可能性のある用途の１つは、電源内におけるものである。例えば、図５１は、本明細書において論じられるインダクタの１つの可能性のある用途である、１つの電源５１００を図式的に示す。電源５１００は、電源５１００の構成要素を支持し、電気的に接続するＰＣＢ５１０２を含む。代替として、ＰＣＢ５１０２は、ある数の、別個のものであるが電気的に相互接続されたＰＣＢと置換され得る。
【００５９】
電源５１００は、３つの位相５１０４を含むように示されており、各位相は、それぞれのスイッチング回路５１０６と、多巻線インダクタ５１０８とを含む。しかしながら、電源５１００は、単一位相のみを含む異なる数の位相５１０４を有するように修正され得る。各多巻線インダクタ５１０８は、電源５１００内において、多巻回インダクタであるように構成される。特に、各インダクタ５１０８は、少なくとも２つの巻線５１１０を含み、各インダクタ５１０８の巻線５１１０は、ＰＣＢ５１０２の１つ以上のトレース５１１２によって、直列に電気的に接続され、多巻回巻線を形成する。図５１の実施例では、インダクタ５１０８（１）は、トレース５１１２（１）によって、直列に電気的に接続される２巻回巻線を形成する巻線５１１０（１）、５１１０（２）を含む。インダクタ５１０８（２）および５１０８（３）は、同様に、各インダクタが、２巻回巻線を含むように、図５１の実施例において構成されている。
【００６０】
多巻線インダクタ５１０８の実施例として、インダクタ３００（図３）、インダクタ６００（図６）、インダクタ９００（図９）、インダクタ１２００（図１２）、およびそれらの組み合わせが挙げられる。代替実施形態において、インダクタ５１０８の少なくとも２つの実例は、インダクタ３９００（図３９）、インダクタ４２００（図４２）、またはインダクタ４８００（図４８）等の共通結合インダクタの一部である。さらに、電源５１００は、多巻線インダクタ５１０８の少なくともいくつかを、インダクタ１５００（図１５）、差し込み式インダクタ１８００（図１８）、差し込み式インダクタ２３００（図２３）、差し込み式インダクタ２９００（図２９）、差し込み式インダクタ３５００（図３５）、またはそれらの組み合わせ等、多巻回インダクタと置換することによって修正され得る。
【００６１】
各多巻回インダクタ５１０８の多巻回巻線（例えば、巻線５１１０の直列組み合わせ）は、それぞれの第１の端部５１１４と、それぞれの第２の端部５１１６とを有する。第１および第２の端部５１１４、５１１６は、例えば、ＰＣＢ５１０２にはんだ付けする表面実装のために好適な表面実装はんだタブを形成する。例えば、インダクタ５１０８が、インダクタ３００（図３）の事例である、ある実施形態において、第１の端部５１１４は、はんだタブ３１６を表し、第２の端部５１１６は、はんだタブ３１８を表す。各第１の端部５１１４は、１つ以上のＰＣＢトレース等を介して、共通の第１の節点５１１８に電気的に接続される。各第２の端部５１１６は、それぞれのＰＣＢトレース５１２０等によって、それぞれのスイッチング回路５１０６に電気的に接続される。スイッチング回路５１０６は、少なくとも２つの異なる電圧間において、それのそれぞれの多巻回巻線の第２の端部５１１６を切り替えるように構成および配設される。コントローラ５１２２は、スイッチング回路５１０６を制御し、コントローラ５１２２は、随意に、第１の節点５１１８等へのフィードバック接続５１２４を含む。第１の節点５１１８は、随意に、フィルタ５１２６を含む。
【００６２】
いくつかの実施形態において、コントローラ５１２２は、各スイッチング回路５１０６が、各他のスイッチング回路５１０６から位相がずれて動作するように、スイッチング回路５１０６を制御する。換言すれば、そのような実施形態において、各スイッチング回路５１０６によってそれのそれぞれの第２の端部５１１６に提供される、切り替えられた波形は、各他のスイッチング回路５１０６によってそのそれぞれの第２の端部５１１６に提供される、切り替えられた波形に対して位相シフトされる。例えば、三相５１０４を含む電源５１００の実施形態において、各スイッチング回路５１０６は、各他のスイッチング回路５１０６によって、そのそれぞれの第２の端部５１１６に提供される切り替えられた波形と約１２０度位相がずれた、切り替えられた波形をそのそれぞれの第２の端部５１１６に提供する。
【００６３】
電源５１００は、種々の構成を有するように構成および配設することができる。例えば、電源５１００が降圧変換器として構成され、第１の節点５１１８が出力電圧節点であり、フィルタ５１２６が出力フィルタであるように、スイッチング回路５１０６は、それらのそれぞれの第２の端部５１１６を、入力電圧節点（図示せず）と接地との間で切り替えてもよい。この実施例において、各スイッチング回路５１０６は、少なくとも１つの高い側のスイッチングデバイスおよび少なくとも１つのキャッチダイオード、または少なくとも１つの高い側のスイッチングデバイスおよび少なくとも１つの低い側のスイッチングデバイスを含む。本書に関して、スイッチングデバイスとして、バイポーラ接合トランジスタ、電界効果トランジスタ（例えば、Ｎ−チャネルまたはＰ−チャネル金属酸化膜半導体電界効果トランジスタ、接合型電界効果トランジスタ、または金属−半導体電界効果トランジスタ）、絶縁ゲート型バイポーラ接合トランジスタ、サイリスタ、またはシリコン制御整流器が挙げられるが、これらに限定されない。
【００６４】
別の実施例として、電源５１００は、第１の節点５１１８が入力電力節点であり、スイッチング回路５１０６がそれらのそれぞれの第２の端部５１１６を出力電圧節点（図示せず）と接地との間で切り替えるように、昇圧変換器として構成することができる。加えて、電源５１００は、例えば、第１の節点５１１８が共通節点であり、スイッチング回路５１０６がそれらのそれぞれの第２の端部５１１６を出力電圧節点（図示せず）と入力電圧節点（図示せず）との間で切り替えるように、降圧−昇圧変換器として構成することができる。
【００６５】
さらに、さらなる別の実施例として、電源５１００は、孤立したトポロジを形成することができる。例えば、各スイッチング回路５１０６は、変圧器と、変圧器の一次巻線に電気的に結合される少なくとも１つのスイッチングデバイスと、変圧器の二次巻線とスイッチング回路のそれぞれの第２の端部５１１６との間に結合される整流回路とを含むことができる。整流回路は、随意に、効率を改善するために少なくとも１つのスイッチングデバイスを含む。
【００６６】
前述の方法およびシステムに、本発明の範囲から逸脱することなく、変更が行われてもよい。したがって、前述に含まれ、添付図面中に示される事柄は、限定的な意味ではなく、例示として解釈されるべきであることに留意されたい。以下の特許請求の範囲は、本明細書において説明される包括的特徴および具体的特徴を網羅すること、ならびにこの方法およびシステムの範囲の全ての記述は、言語上の事実として、その範囲内に含まれ得ることが意図される。
【図１】
2013515377.tif 000003
【図２】
2013515377.tif 000004
【図３】
2013515377.tif 000005
【図４】
2013515377.tif 000006
【図５】
2013515377.tif 000007
【図６】
2013515377.tif 000008
【図７】
2013515377.tif 000009
【図８】
2013515377.tif 000010
【図９】
2013515377.tif 000011
【図１０】
2013515377.tif 000012
【図１１】
2013515377.tif 000013
【図１２】
2013515377.tif 000014
【図１３】
2013515377.tif 000015
【図１４】
2013515377.tif 000016
【図１５】
2013515377.tif 000017
【図１６】
2013515377.tif 000018
【図１７】
2013515377.tif 000019
【図１８】
2013515377.tif 000020
【図１９】
2013515377.tif 000021
【図２０】
2013515377.tif 000022
【図２１】
2013515377.tif 000023
【図２２】
2013515377.tif 000024
【図２３】
2013515377.tif 000025
【図２４】
2013515377.tif 000026
【図２５】
2013515377.tif 000027
【図２６】
2013515377.tif 000028
【図２７】
2013515377.tif 000029
【図２８】
2013515377.tif 000030
【図２９】
2013515377.tif 000031
【図３０】
2013515377.tif 000032
【図３１】
2013515377.tif 000033
【図３２】
2013515377.tif 000034
【図３３】
2013515377.tif 000035
【図３４】
2013515377.tif 000036
【図３５】
2013515377.tif 000037
【図３６】
2013515377.tif 000038
【図３７】
2013515377.tif 000039
【図３８】
2013515377.tif 000040
【図３９】
2013515377.tif 000041
【図４０】
2013515377.tif 000042
【図４１】
2013515377.tif 000043
【図４２】
2013515377.tif 000044
【図４３】
2013515377.tif 000045
【図４４】
2013515377.tif 000046
【図４５】
2013515377.tif 000047
【図４６】
2013515377.tif 000048
【図４７】
2013515377.tif 000049
【図４８】
2013515377.tif 000050
【図４９】
2013515377.tif 000051
【図５０】
2013515377.tif 000052
【図５１】
2013515377.tif 000053
【国際調査報告】
2013515377.tif 000054
2013515377.tif 000055
2013515377.tif 000056