(57)【要約】【課題】補助スイッチの先行時間を調節することによりソフトスイッチングを実現する際に主スイッチの作動周期を一定周期に維持する。【解決手段】入力電力を変圧して出力すると共に第１のチョッパ回路と、該第１のチョッパ回路に並列接続されたｎ個（ｎ：自然数）のチョッパ回路と、前記各チョッパ回路を所定の順番で交互にスイッチング制御するスイッチ制御部と、を備え、前記各チョッパ回路は、前記入力電力を変圧するための主スイッチと、当該主スイッチに並列接続されたスナバコンデンサと、前記主スイッチのソフトスイッチングを実現するための補助スイッチとを少なくとも備え、前記スイッチ制御部は、前記スナバコンデンサの電圧に基づいて前記主スイッチに先行して前記補助スイッチを作動させることにより前記主スイッチのソフトスイッチングを実現させる。【選択図】図１
2015133837.tif 000002
【特許請求の範囲】
【請求項１】
入力電力を変圧して出力すると共に第１のチョッパ回路と、
該第１のチョッパ回路に並列接続されたｎ個（ｎ：自然数）のチョッパ回路と、
前記各チョッパ回路を所定の順番で交互にスイッチング制御するスイッチ制御部と、を具備し、
前記各チョッパ回路は、前記入力電力を変圧するための主スイッチと、当該主スイッチに並列接続されたスナバコンデンサと、前記主スイッチのソフトスイッチングを実現するための補助スイッチとを少なくとも備え、
前記スイッチ制御部は、前記スナバコンデンサの電圧に基づいて前記主スイッチに先行して前記補助スイッチを作動させることにより前記主スイッチのソフトスイッチングを実現させることを特徴とする電力変換装置。
【請求項２】
前記スイッチ制御部は、
前記スナバコンデンサの電圧に基づいて前記補助スイッチを作動させるタイミングを演算する演算部と、
該演算部から入力される前記タイミングを示す信号に基づいて前記各チョッパ回路の前記主スイッチ及び前記補助スイッチを駆動するスイッチング信号を生成するスイッチング信号生成部と
を備えることを特徴とする請求項１記載の電力変換装置。
【請求項３】
前記スイッチング信号生成部は、前記スナバコンデンサの電圧を取り込むタイミングを示す取込指示信号を前記演算部に出力し、
前記演算部は、前記取込指示信号に基づいて前記スナバコンデンサの電圧を取り込む
ことを特徴とする請求項２記載の電力変換装置。
【請求項４】
前記スイッチング信号生成部は、前記主スイッチの作動によって前記スナバコンデンサの電圧に重畳するリップルが減衰したタイミングを前記取込指示信号として前記演算部に出力する
ことを特徴とする請求項２または３記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電力を他の直流電力に変換する電力変換装置に関する。
【背景技術】
【０００２】
例えば、下記特許文献１、２にはスイッチング素子のソフトスイッチングを実現する電力変換装置の一つとして、共振現象を利用したＳＡＺＺ(Snubber Assisted Zero Voltage and Zero Current Transition)方式のチョッパ回路が開示されている。このＳＡＺＺ方式のチョッパ回路では、ソフトスイッチングを行うためには、主スイッチをオン状態にするタイミングよりも所定の先行時間だけ前のタイミングで補助スイッチをオン状態とすることにより、主スイッチに並列に接続されたスナバコンデンサに蓄えられた電荷を放電させる。すなわち、この放電によってスナバコンデンサの端子間電圧、つまり主スイッチの端子間電圧が徐々に低下してゼロ電圧に到達したタイミングで主スイッチがオン状態となることによってソフトスイッチングが実現される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２７４７７８号公報
【特許文献２】特開２０１０−２３３３１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、補助スイッチがオン状態になってからスナバコンデンサの端子間電圧がゼロ電圧に到達するまでの時間はチョッパ回路の負荷変動等の影響によって変動する。したがって、ソフトスイッチングを確実に実現するためには、上記先行時間をその都度調節する必要があるが、そのための方法としてスナバコンデンサの電圧を検出し、この検出値に基づいて先行時間を調節する場合がある。
【０００５】
しかしながら、この場合においては、スナバコンデンサの電圧を制御装置に取り込んで先行時間を演算するために時間が必要なる関係で、例えば先行時間が短い場合に、補助スイッチのオン状態への遷移に引き続いてオン状態に遷移する主スイッチの制御処理が間に合わず、この結果として主スイッチの作動周期を一定周期に維持できなくなることがある。そして、このように主スイッチの作動周期が一定にならない場合、結果として電力変換装置の出力電圧が不安定になる。
【０００６】
本発明は、上述した事情に鑑みてなされたものであり、補助スイッチの先行時間を調節することによりソフトスイッチングを実現する際に主スイッチの作動周期を一定周期に維持することを目的とするものである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明では、第１の解決手段として、入力電力を変圧して出力すると共に第１のチョッパ回路と、該第１のチョッパ回路に並列接続されたｎ個（ｎ：自然数）のチョッパ回路と、前記各チョッパ回路を所定の順番で交互にスイッチング制御するスイッチ制御部と、を備え、前記各チョッパ回路は、前記入力電力を変圧するための主スイッチと、当該主スイッチに並列接続されたスナバコンデンサと、前記主スイッチのソフトスイッチングを実現するための補助スイッチとを少なくとも備え、前記スイッチ制御部は、前記スナバコンデンサの電圧に基づいて前記主スイッチに先行して前記補助スイッチを作動させることにより前記主スイッチのソフトスイッチングを実現させる、という手段を採用する。
【０００８】
第２の解決手段として、上記第１の解決手段において、前記スイッチ制御部は、前記スナバコンデンサの電圧に基づいて前記補助スイッチを作動させるタイミングを演算する演算部と、該演算部から入力される前記タイミングを示す信号に基づいて前記各チョッパ回路の前記主スイッチ及び前記補助スイッチを駆動するスイッチング信号を生成するスイッチング信号生成部とを備える、という手段を採用する。
【０００９】
第３の解決手段として、上記第２の解決手段において、前記スイッチング信号生成部は、前記スナバコンデンサの電圧を取り込むタイミングを示す取込指示信号を前記演算部に出力し、前記演算部は、前記取込指示信号に基づいて前記スナバコンデンサの電圧を取り込む、という手段を採用する。
【００１０】
第４の解決手段として、上記第２または第３の解決手段において、前記スイッチング信号生成部は、前記主スイッチの作動によって前記スナバコンデンサの電圧に重畳するリップルが減衰したタイミングを前記取込指示信号として前記演算部に出力する、という手段を採用する。
【発明の効果】
【００１１】
本発明によれば、互いに並列接続された１＋ｎ個のチョッパ回路を所定の順番で交互にスイッチング（作動）させるので、個々のチョッパ回路のスイッチング周期（作動周期）は、全体のスイッチング周期（作動周期）の１／（１＋ｎ）となる。
すなわち、本発明によれば、個々のチョッパ回路における主スイッチのスイッチング周期（作動周期）を従来よりも長くすることができるので、補助スイッチの先行時間を調節して主スイッチのソフトスイッチングを実現するに際して、主スイッチの制御処理における時間的な余裕を従来よりも長く確保することが可能であり、よって主スイッチのスイッチング周期（作動周期）を一定周期に維持することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係る昇圧チョッパ回路部Ｄの全体構成図である。
【図２】本発明の一実施形態におけるスイッチ制御部Ｃのブロック図である。
【図３】本発明の一実施形態における各スイッチング信号のタイミングチャートである。
【図４】本発明の一実施形態におけるスナバコンデンサ電圧のサンプリングタイミングを示す模式図である。
【図５】本発明の一実施形態におけるスイッチング信号生成部２の処理を示すフローチャートである。
【図６】本発明の一実施形態の変形例に係る昇降圧チョッパ回路部の要素回路図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明の一実施形態について説明する。
本実施形態に係る電力変換装置は、図１に示すように、第１昇圧チョッパ回路Ａ、第２昇圧チョッパ回路Ｂ及びスイッチ制御部Ｃによって構成されている。
【００１４】
第１昇圧チョッパ回路Ａ及び第２昇圧チョッパ回路Ｂは、入力同士が接続されると共に出力同士も接続されることにより、互いに並列接続されている。このように並列接続された第１昇圧チョッパ回路Ａ及び第２昇圧チョッパ回路Ｂは、全体として、直流電源Ｅ1から入力された直流電力を昇圧して負荷ＲＬに供給する昇圧チョッパ回路部Ｄを構成している。
【００１５】
第１昇圧チョッパ回路Ａは、図示するように入力コンデンサＣ1、第１主リアクトルＬ11、第１補助リアクトルＬ12、第１主スイッチＳ11、第１補助スイッチＳ12、第１補助ダイオードＤ11、第１スナバコンデンサＣ12、第１出力ダイオードＤ15、平滑コンデンサＣ3から構成されている。
【００１６】
入力コンデンサＣ1は、一端が上記直流電源Ｅ1のプラス端子に、また他端が直流電源Ｅ1のマイナス端子にそれぞれ接続されている。第１補助リアクトルＬ12は、一端が上記直流電源Ｅ1のプラス端子に、また他端が第１主リアクトルＬ11の一端にそれぞれ接続されている。第１主リアクトルＬ11は、一端が第１補助リアクトルＬ12の他端に、また他端が第１出力ダイオードＤ15のアノード端子にそれぞれ接続されている。
【００１７】
第１主スイッチＳ11は、一端が第１主リアクトルＬ11の他端つまり第１出力ダイオードＤ15のアノード端子に、また他端が入力コンデンサＣ1の他端つまり直流電源Ｅ1のマイナス端子にそれぞれ接続されている。第１補助スイッチＳ12は、一端が第１主リアクトルＬ11の一端つまり第１補助リアクトルＬ12の他端に、また他端が第１補助ダイオードＤ11のカソード端子にそれぞれ接続されている。第１補助ダイオードＤ11は、アノード端子が第１主スイッチＳ11の一端に、またカソード端子が第１補助スイッチＳ12の他端にそれぞれ接続されている。
【００１８】
第１スナバコンデンサＣ12は、一端が第１補助ダイオードＤ11のカソード端子つまり第１補助スイッチＳ12の他端に、また他端が第１主スイッチＳ11の他端にそれぞれ接続されている。第１出力ダイオードＤ15は、アノード端子が第１主リアクトルＬ11の他端つまり第１主スイッチＳ11の一端に、またカソード端子が負荷ＲＬの一端にそれぞれ接続されている。平滑コンデンサＣ3は、一端が第１出力ダイオードＤ15のカソード端子つまり負荷ＲＬの一端に、また他端が負荷ＲＬの他端つまり第１主スイッチＳ11及び入力コンデンサＣ1の各他端にそれぞれ接続されている。
【００１９】
第２昇圧チョッパ回路Ｂは、図示するように、第２主リアクトルＬ21、第２補助リアクトルＬ22、第２主スイッチＳ21、第２補助スイッチＳ22、第２補助ダイオードＤ21、第２スナバコンデンサＣ22、第２出力ダイオードＤ25から構成されている。
【００２０】
第２補助リアクトルＬ22は、一端が上記直流電源Ｅ1のプラス端子に、また他端が第２主リアクトルＬ21の一端にそれぞれ接続されている。第２主リアクトルＬ21は、一端が第２補助リアクトルＬ22の他端に、また他端が第２出力ダイオードＤ25のアノード端子にそれぞれ接続されている。第２主スイッチＳ21は、一端が第２主リアクトルＬ21の他端つまり第２出力ダイオードＤ25のアノード端子に、また他端が入力コンデンサＣ1の他端つまり直流電源Ｅ1のマイナス端子にそれぞれ接続されている。
【００２１】
第２補助スイッチＳ22は、一端が第２主リアクトルＬ21の一端つまり第２補助リアクトルＬ22の他端に、また他端が第２補助ダイオードＤ21のカソード端子にそれぞれ接続されている。第２補助ダイオードＤ21は、アノード端子が第２主スイッチＳ21の一端に、またカソード端子が第２補助スイッチＳ22の他端にそれぞれ接続されている。第２スナバコンデンサＣ22は、一端が第２補助ダイオードＤ21のカソード端子つまり第２補助スイッチＳ22の他端に、また他端が第２主スイッチＳ21の他端にそれぞれ接続されている。第２出力ダイオードＤ25は、アノード端子が第２主リアクトルＬ21の他端つまり第２主スイッチＳ21の一端に、またカソード端子が負荷ＲＬの一端にそれぞれ接続されている。
【００２２】
このような構成を有する第１昇圧チョッパ回路Ａ及び第２昇圧チョッパ回路Ｂは、ソフトスイッチングの方式として、周知のＳＡＺＺ(Snubber Assisted Zero Voltage and Zero Current Transition)方式を適用したものである。なお、上記ＳＡＺＺ方式によるソフトスイッチングの原理については、上述した特許文献１、２等に記載されているように周知なので、ここでは詳細な説明を割愛する。
【００２３】
なお、第１昇圧チョッパ回路Ａにおける入力コンデンサＣ1及び平滑コンデンサＣ3は、第２昇圧チョッパ回路Ｂの入力コンデンサ及び平滑コンデンサとしても機能するものである。すなわち、入力コンデンサＣ1及び平滑コンデンサＣ3は、便宜的に第１昇圧チョッパ回路Ａの構成要素としたが、実質的には第１昇圧チョッパ回路Ａ及び第２昇圧チョッパ回路Ｂの両方に供用される回路素子である。
【００２４】
スイッチ制御部Ｃは、第１昇圧チョッパ回路Ａ及び第２昇圧チョッパ回路Ｂの作動を制御する制御手段である。すなわち、スイッチ制御部Ｃは、第１スナバコンデンサＣ12及び第２スナバコンデンサＣ22の各電圧（各端子間電圧）に基づいて、第１主スイッチＳ11、第１補助スイッチＳ12、第２主スイッチＳ21及び第２補助スイッチＳ22のＯＮ／ＯＦＦ動作を制御する。このようなスイッチ制御部Ｃは、図２に示すように、演算部１とスイッチング信号生成部２とから構成されている。
【００２５】
演算部１は、スイッチング信号生成部２から入力される割り込み信号に基づいて第１スナバコンデンサＣ12の電圧（第１スナバ電圧）及び第２スナバコンデンサＣ22の電圧（第２スナバ電圧）を取り込み、当該第１スナバ電圧及び第２スナバ電圧に基づいて第１先行時間Ｔs1及び第２先行時間Ｔs2を演算する。上記割り込み信号は、第１スナバコンデンサＣ12及び第２スナバコンデンサＣ22の各電圧を取り込むタイミングを示す取込指示信号である。
【００２６】
演算部１は、例えば第１スナバコンデンサＣ12の電圧（アナログ信号）をデジタル信号に変換する第１Ａ/Ｄコンバータと、第２スナバコンデンサＣ22の電圧（アナログ信号）をデジタル信号に変換する第２Ａ/Ｄコンバータとを備えており、上記取込指示信号（割り込み信号）に同期して第１スナバコンデンサＣ12及び第２スナバコンデンサＣ22の各電圧をサンプリングして取り込む。
【００２７】
ここで、第１先行時間Ｔs1は、第１主スイッチＳ11のＯＮ遷移タイミングに対する第１補助スイッチＳ12のＯＮ遷移タイミングの時間差であり、一方、第２先行時間Ｔs2は、第２主スイッチＳ21のＯＮ遷移タイミングに対する第２補助スイッチＳ22のＯＮ遷移タイミングの時間差である。
【００２８】
また、演算部１は、スイッチング信号生成部２が各種のスイッチング信号を生成するために必要な各種の情報（信号生成データ）を記憶しており、当該信号生成データをスイッチング信号生成部２に出力する。この信号生成データには、上記第１先行時間Ｔs1及び第２先行時間Ｔs2の他、第１主スイッチＳ11及び第２主スイッチＳ21のＯＮ期間とＯＦＦ期間との比（デューティ比）及び第１昇圧チョッパ回路Ａ及び第２昇圧チョッパ回路Ｂの作動周期を示すデータが少なくとも含まれる。
【００２９】
スイッチング信号生成部２は、予め設定されたデッドタイムＴＤ及び上記演算部１から入力される信号生成データを記憶する記憶領域を備える。また、スイッチング信号生成部２は、上記取込指示信号（割り込み信号）を演算部１に出力すると共に、上記信号生成データ及びデッドタイムＴＤに基づいて、図３に示すような第１主スイッチング信号、第１補助スイッチング信号、第２主スイッチング信号及び第２補助スイッチング信号を生成する。なお、上記デッドタイムＴＤは、スイッチ制御部Ｃが昇圧チョッパ回路部Ｄを制御する上で昇圧チョッパ回路部Ｄの動作の安全性を確保するために便宜的に設定されると共に、上記第１、第２先行時間Ｔs1，Ｔs2に応じて可変する可変期間である。
【００３０】
上記第１主スイッチング信号は、第１主スイッチＳ11に駆動信号として出力するスイッチング信号であり、第１補助スイッチング信号は、第１補助スイッチＳ12に駆動信号として出力するスイッチング信号である。また、第２主スイッチング信号は、第２主スイッチＳ21に駆動信号として出力するスイッチング信号であり、第２補助スイッチング信号は、第２補助スイッチＳ22に駆動信号として出力するスイッチング信号である。
【００３１】
また、スイッチング信号生成部２は、上記取込指示信号（割り込み信号）を第１主スイッチング信号あるいは第２主スイッチング信号に同期させて演算部１に出力する。すなわち、取込指示信号（割り込み信号）は、図４に示すように、第１主スイッチング信号あるいは第２主スイッチング信号に対して所定の時間（遅延時間Ｔｄ）だけ遅延したタイミングで演算部１に出力される。
【００３２】
この結果として、第１スナバコンデンサＣ12及び第２スナバコンデンサＣ22の各電圧は、第１主スイッチＳ11あるいは第２主スイッチＳ21の作動によって第１スナバコンデンサＣ12及び第２スナバコンデンサＣ22の各電圧に重畳するリップルが十分に減衰したタイミングで演算部１に取り込まれる。なお、このようなスイッチング信号生成部２は、本電力変換装置に電源が投入されると、速やかに処理を開始するＣＰＬＤ（Complex Programmable Logic Device）によって構成されている。
【００３３】
次に、このように構成された本電力変換装置の動作について、図５のフローチャートに沿って、また図３のタイミングチャートを参照して詳しく説明する。
【００３４】
なお、このフローチャートは、スイッチング信号生成部２における第１主スイッチング信号、第１補助スイッチング信号、第２主スイッチング信号及び第２補助スイッチング信号の波形生成処理を示している。すなわち、本電力変換装置のスイッチ制御部Ｃは、スイッチング信号生成部２が演算部１に対して主導的に動作して昇圧チョッパ回路部Ｄを制御する。
【００３５】
この波形生成処理は、第１昇圧チョッパ回路Ａ及び第２昇圧チョッパ回路Ｂの作動周期として予め設定された繰り返し周期の１周期毎に行われるが、スイッチング信号生成部２は、第１昇圧チョッパ回路Ａに関する波形生成、つまり第１補助スイッチング信号及び第１主スイッチング信号の生成処理を先行して行うが、最初に演算部１が予め演算した第１先行時間Ｔs1及び第２先行時間Ｔs2を演算部１から取り込む（ステップＳ1）。そして、スイッチング信号生成部２は、波形生成処理の開始時刻（基準時刻ｔ0）から上記デッドタイムＴＤが経過したか否かを判断する（ステップＳ2）。
【００３６】
スイッチング信号生成部２は、このステップＳ2における判断が「Ｙｅｓ」の場合は、第１補助スイッチＳ12をＯＦＦ状態からＯＮ状態に変化させるように、基準時刻ｔ0からデッドタイムＴＤが経過した時刻ｔ1（第１先行時刻）において第１補助スイッチング信号をＬ（ロー）状態からＨ（ハイ）状態に遷移させる（ステップＳ3）。一方、スイッチング信号生成部２は、このステップＳ2における判断が「Ｎｏ」の場合は、デッドタイムＴＤが経過するまでステップＳ2の判断処理を繰り返すことにより、基準時刻ｔ0からデッドタイムＴＤが経過するのを待つ。
【００３７】
続いて、スイッチング信号生成部２は、上記第１先行時刻ｔ1から第１先行時間Ｔs1が経過したか否かを判断する（ステップＳ4）。スイッチング信号生成部２は、このステップＳ4における判断が「Ｙｅｓ」の場合は、第１主スイッチＳ11をＯＦＦ状態からＯＮ状態に変化させるように、第１先行時刻ｔ1から第１先行時間Ｔs1が経過した時刻ｔ2（第１主ＯＮ時刻）において第１主スイッチング信号をＬ（ロー）状態からＨ（ハイ）状態に遷移させる（ステップＳ5）。一方、スイッチング信号生成部２は、このステップＳ4における判断が「Ｎｏ」の場合は、第１先行時間Ｔs1が経過するまでステップＳ4の判断処理を繰り返すことにより、第１先行時刻ｔ1から第１先行時間Ｔs1が経過するのを待つ。
【００３８】
続いて、スイッチング信号生成部２は、上記第１主ＯＮ時刻ｔ2から遅延時間Ｔｄが経過したか否かを判断する（ステップＳ6）。スイッチング信号生成部２は、このステップＳ6における判断が「Ｙｅｓ」の場合、第１主ＯＮ時刻ｔ2から遅延時間Ｔｄが経過した時刻ｔ3（第１取込指示時刻）において第１スナバコンデンサＣ12の電圧（第１スナバ電圧）の取り込みを指示する取込指示信号を演算部１に出力する（ステップＳ7）。
【００３９】
演算部１は、上記取込指示信号を第１取込指示時刻ｔ3に割り込み信号として受け付けることにより、第１スナバコンデンサＣ12の電圧（第１スナバ電圧）を速やかに取り込み、当該第１スナバ電圧に基づいて次の作動周期に適用する第１先行時間Ｔs1を演算する。なお、スイッチング信号生成部２は、このステップＳ6における判断が「Ｎｏ」の場合には、遅延時間Ｔｄが経過するまでステップＳ6の判断処理を繰り返すことにより、上記第１主ＯＮ時刻ｔ2から遅延時間Ｔｄが経過するのを待つ。
【００４０】
ここで、図４に示すように、第１取込指示時刻ｔ3から遅延時間Ｔｄだけ遅延したタイミングでは、第１スナバ電圧は、第１主スイッチＳ11がＯＦＦ状態からＯＮ状態に変化することに起因して第１スナバ電圧に重畳する電圧リップルが十分に減衰している。すなわち、演算部１が取り込む（サンプリングする）第１スナバ電圧は第１スナバコンデンサＣ12の真の端子間電圧を示すものとなるので、第１スナバコンデンサＣ12の真の端子間電圧を正確に検出することが可能である。
【００４１】
続いて、スイッチング信号生成部２は、上記第１主ＯＮ時刻ｔ2からＯＮ設定時間Ｔonが経過したか否かを判断する（ステップＳ8）。このＯＮ設定時間Ｔonは、第１主スイッチＳ11をＯＮ状態とする期間であり、スイッチング信号生成部２が演算部１から予め取り込んだ第１主スイッチＳ11のデューティ比と作動周期とによって規定される期間である。
【００４２】
このステップＳ8における判断が「Ｙｅｓ」の場合、スイッチング信号生成部２は、第１主スイッチＳ11及び第１補助スイッチＳ12をＯＮ状態からＯＦＦ状態に変化させるように、第１主ＯＮ時刻ｔ2からＯＮ設定時間Ｔonが経過した時刻ｔ4（第１ＯＦＦ時刻）において第１主スイッチング信号及び第１補助スイッチング信号をＨ（ハイ）状態からＬ（ロー）状態に遷移させる（ステップＳ9）。一方、スイッチング信号生成部２は、このステップＳ8における判断が「Ｎｏ」の場合は、ＯＮ設定時間Ｔonが経過するまでステップＳ8の判断処理を繰り返すことにより、第１主ＯＮ時刻ｔ2からＯＮ設定時間Ｔonが経過するのを待つ。
【００４３】
このようにして第１主スイッチング信号及び第１補助スイッチング信号がＨ（ハイ）状態からＬ（ロー）状態に遷移すると、スイッチング信号生成部２は、第１昇圧チョッパ回路Ａに関する第１補助スイッチング信号及び第１主スイッチング信号の生成処理に代えて、第２昇圧チョッパ回路Ｂに関する第２補助スイッチング信号及び第２主スイッチング信号の生成処理を行う。
【００４４】
すなわち、スイッチング信号生成部２は、作動周期の半周期から第２先行時間Ｔs2を減算した時間（切替時間Ｔe）が上記第１主ＯＮ時刻ｔ2から経過したか否かを判断する（ステップＳ10）。スイッチング信号生成部２は、このステップＳ10における判断が「Ｙｅｓ」の場合は、第２補助スイッチＳ22をＯＦＦ状態からＯＮ状態に変化させるように、第１主ＯＮ時刻ｔ2から切替時間Ｔeが経過した時刻ｔ5（第２先行時刻）において第２補助スイッチング信号をＬ（ロー）状態からＨ（ハイ）状態に遷移させる（ステップＳ11）。なお、スイッチング信号生成部２は、このステップＳ10における判断が「Ｎｏ」の場合には、切替時間Ｔeが経過するまでステップＳ10の判断処理を繰り返すことにより、第１主ＯＮ時刻ｔ2から切替時間Ｔeが経過するのを待つ。
【００４５】
続いて、スイッチング信号生成部２は、上記第２先行時刻ｔ5から第２先行時間Ｔs2が経過したか否かを判断する（ステップＳ12）。スイッチング信号生成部２は、このステップＳ12における判断が「Ｙｅｓ」の場合は、第２主スイッチＳ21をＯＦＦ状態からＯＮ状態に変化させるように、第２先行時刻ｔ5から第２先行時間Ｔs2が経過した時刻ｔ6（第２主ＯＮ時刻）において第２主スイッチング信号をＬ（ロー）状態からＨ（ハイ）状態に遷移させる（ステップＳ13）。一方、スイッチング信号生成部２は、このステップＳ12における判断が「Ｎｏ」の場合は、第２先行時間Ｔs2が経過するまでステップＳ12の判断処理を繰り返すことにより、第２先行時刻ｔ5から第２先行時間Ｔs2が経過するのを待つ。
【００４６】
続いて、スイッチング信号生成部２は、上記第２主ＯＮ時刻ｔ6から遅延時間Ｔｄが経過したか否かを判断する（ステップＳ14）。スイッチング信号生成部２は、このステップＳ14における判断が「Ｙｅｓ」の場合、第２主ＯＮ時刻ｔ6から遅延時間Ｔｄが経過した時刻ｔ7（第２取込指示時刻）において第２スナバコンデンサＣ22の電圧（第２スナバ電圧）の取り込みを指示する取込指示信号を演算部１に出力する（ステップＳ15）。
【００４７】
演算部１は、上記取込指示信号を第２取込指示時刻ｔ7に割り込み信号として受け付けることにより、第２スナバコンデンサＣ22の電圧（第２スナバ電圧）を速やかに取り込み、当該第２スナバ電圧に基づいて次の作動周期に適用する第２先行時間Ｔs2を演算する。なお、スイッチング信号生成部２は、このステップＳ14における判断が「Ｎｏ」の場合には、遅延時間Ｔｄが経過するまでステップＳ14の判断処理を繰り返すことにより、上記第２主ＯＮ時刻ｔ6から遅延時間Ｔｄが経過するのを待つ。
【００４８】
続いて、スイッチング信号生成部２は、上記第２主ＯＮ時刻ｔ6からＯＮ設定時間Ｔonが経過したか否かを判断する（ステップＳ16）。なお、このＯＮ設定時間Ｔonは、上述した第１主スイッチＳ11に関するＯＮ設定時間Ｔonと全く同一の期間である。
【００４９】
このステップＳ16における判断が「Ｙｅｓ」の場合、スイッチング信号生成部２は、第２主スイッチＳ21及び第２補助スイッチＳ22をＯＮ状態からＯＦＦ状態に変化させるように、第２主ＯＮ時刻ｔ6からＯＮ設定時間Ｔonが経過した時刻ｔ8（第２ＯＦＦ時刻）において第２主スイッチング信号及び第２補助スイッチング信号をＨ（ハイ）状態からＬ（ロー）状態に遷移させる（ステップＳ17）。一方、スイッチング信号生成部２は、このステップＳ16における判断が「Ｎｏ」の場合は、ＯＮ設定時間Ｔonが経過するまでステップＳ16の判断処理を繰り返すことにより、第２主ＯＮ時刻ｔ6からＯＮ設定時間Ｔonが経過するのを待つ。
【００５０】
また、上記第２ＯＦＦ時刻ｔ8は、図３に示すように、基準時刻ｔ0から作動周期の１周期分が経過した時刻である。スイッチング信号生成部２は、第２主スイッチング信号及び第２補助スイッチング信号をＨ（ハイ）状態からＬ（ロー）状態に遷移させると、第２昇圧チョッパ回路Ｂに関する第２補助スイッチング信号及び第２主スイッチング信号の生成処理を終了する。
【００５１】
そして、スイッチング信号生成部２は、上述したステップＳ1〜Ｓ17の一連の処理を再度繰り返すことにより、第２ＯＦＦ時刻ｔ8を新たな基準時刻として作動周期の次の１周期に関する第１補助スイッチング信号、第１主スイッチング信号、第２補助スイッチング信号及び第２主スイッチング信号の生成処理を行う。この次の１周期では、ステップＳ7の取込指示信号に基づいて演算部１が新たに演算した第１先行時間Ｔs1、またステップＳ14の取込指示信号に基づいて演算部１が新たに演算した第２先行時間Ｔs2が用いて、第１補助スイッチング信号、第１主スイッチング信号、第２補助スイッチング信号及び第２主スイッチング信号が生成される。
【００５２】
このような第１補助スイッチング信号及び第１主スイッチング信号と第２補助スイッチング信号及び第２主スイッチング信号とによって駆動される第１昇圧チョッパ回路Ａ及び第２昇圧チョッパ回路Ｂは、図３に示すように、第１昇圧チョッパ回路Ａ及び第２昇圧チョッパ回路Ｂに予め設定された作動周期毎に繰り返すと共に位相が作動周期の半周期分だけズレたタイミングでＯＮ／ＯＦＦを繰り返すが、第１昇圧チョッパ回路Ａ及び第２昇圧チョッパ回路Ｂからなる昇圧チョッパ回路部Ｄとして見ると、上記作動周期の１／２の作動周期を備えるものである。
【００５３】
このような昇圧チョッパ回路部Ｄの作動周期を単一の昇圧チョッパ回路で実現する場合には、主スイッチング信号と補助スイッチング信号とを本電力変換装置の１／２の期間で生成する必要があるので、主スイッチのスイッチング周期（作動周期）を一定周期に維持することができない事態が生じ得るが、本電力変換装置によれば、第１補助スイッチング信号及び第１主スイッチング信号、また第２補助スイッチング信号及び第２主スイッチング信号を昇圧チョッパ回路部Ｄの作動周期の１／２の期間で生成すればよいので、第１主スイッチＳ11及び第２主スイッチＳ21のスイッチング周期（作動周期）を一定周期に維持することができる。
【００５４】
なお、本発明は上記実施形態に限定されるものではなく、例えば以下のような変形例が考えられる。
（１）上記実施形態では、第１昇圧チョッパ回路Ａ及び第２昇圧チョッパ回路Ｂ、つまり２つの昇圧チョッパ回路によって昇圧チョッパ回路部Ｄを構成したが、本発明はこれに限定されない。例えば、３つ以上の昇圧チョッパ回路によって昇圧チョッパ回路部を構成してもよい。また、昇圧チョッパ回路に代えて、降圧チョッパ回路あるいは昇降圧チョッパ回路を採用してもよい。
【００５５】
例えば昇降圧チョッパ回路の具体例として、図６に示す回路が考えられる。なお、この図６では、上記実施形態の第１昇圧チョッパ回路Ａに対応する第１昇降圧チョッパ回路Ａ’のみを便宜的に示している。上記実施形態の第２昇圧チョッパ回路Ｂに対応する第２昇降圧チョッパ回路は、図６に示す回路と同様である。
【００５６】
本変形例に係る第１昇降圧チョッパ回路Ａ’は、第１昇圧チョッパ回路Ａにおける第１出力ダイオードＤ15をスイッチ（第１入出力スイッチＳ13）に置き換えると共に、当該第１入出力スイッチＳ13のソフトスイッチング用に第１入出力補助ダイオードＤ12、第１入出力スナバコンデンサＣ13及び第１入出力補助スイッチＳ14を新たに追加したものである。また、第１入出力スナバコンデンサＣ13の端子間電圧は、第１スナバコンデンサＣ12の端子間電圧と同様に、スイッチ制御部Ｃに取り込まれて第１入出力補助スイッチＳ14のスイッチングタイミングの設定処理に供される。
【００５７】
このような第１昇降圧チョッパ回路Ａ’では、力行動作時には第１主スイッチＳ11及び第１補助スイッチＳ12がスイッチング動作をして直流電源Ｅ1の直流電力が昇圧されて負荷ＲＬに供給される。一方、第１昇降圧チョッパ回路Ａ’の回生動作時には、第１入出力スイッチＳ13及び第１入出力補助スイッチＳ14がスイッチング動作をして負荷ＲＬ側の回生電力が直流電源Ｅ1に供給（充電）される。この回生動作時には、第１入出力スイッチＳ13がスイッチングすることによって直流電源Ｅ1への電力の回生が実現され、また第１入出力補助スイッチＳ14がスイッチングすることによって第１入出力スイッチＳ13のソフトスイッチングが実現される。
【００５８】
（２）上記実施形態では、第１先行時間Ｔs1及び第２先行時間Ｔs2を演算することにより、第１昇圧チョッパ回路Ａ及び第２昇圧チョッパ回路Ｂについて個別に先行時間を管理しているが、本発明はこれに限定されない。例えば、演算部１で第１先行時間Ｔs1あるいは第２先行時間Ｔs2のいずれか一方を演算し、当該一方を第１昇圧チョッパ回路Ａ及び第２昇圧チョッパ回路Ｂに適用してもよい。
【００５９】
（３）上記実施形態では、第１主ＯＮ時刻あるいは第２主ＯＮ時刻から遅延時間Ｔｄだけ遅れたタイミングで第１スナバ電圧あるは第２スナバ電圧を演算部１に取り込んだが、本発明はこれに限定されない。必要に応じて、第１主ＯＮ時刻あるいは第２主ＯＮ時刻に対して所定の小時間だけ先行した時刻に、もしくは第１主ＯＮ時刻あるいは第２主ＯＮ時刻に第１スナバ電圧あるいは第２スナバ電圧を演算部１に取り込んでもよい。
【００６０】
（４）上記実施形態では、デッドタイムＴＤを第１、第２先行時間Ｔs1，Ｔs2に応じて可変する可変期間とすることにより、第１主スイッチＳ11と第２主スイッチＳ21とが動作周期の半周期毎にＯＮするようにしたが、本発明はこれに限定されない。例えば、デッドタイムＴＤを固定期間とし、第１主スイッチＳ11と第２主スイッチＳ21とＯＮタイミングが動作周期の半周期から多少ずれるようにしてもよい。なお、この場合には第１、第２先行時間Ｔs1，Ｔs2の可変量を全体動作に影響が出ないように制限する必要がある。
【符号の説明】
【００６１】
Ａ…第１昇圧チョッパ回路、Ｂ…第２昇圧チョッパ回路、Ｃ…スイッチ制御部、Ｄ…昇圧チョッパ回路部、Ｓ11…第１主スイッチ、Ｓ12…第１補助スイッチ、Ｃ12…第１スナバコンデンサ、Ｓ21…第２主スイッチ、Ｓ22…第２補助スイッチ、Ｃ22…第２スナバコンデンサ、１…演算部、２…スイッチング信号生成部
【図１】
2015133837.tif 000003
【図２】
2015133837.tif 000004
【図３】
2015133837.tif 000005
【図４】
2015133837.tif 000006
【図５】
2015133837.tif 000007
【図６】
2015133837.tif 000008