(57)【要約】【課題】低消費電力を維持しつつ、Ｓ／Ｎ比の確保と出力信号の線形性の確保とを両立する。【解決手段】本実施形態の固体撮像装置は、入射した光から信号電荷を生成する光電変換素子２１と、光電変換素子２１の信号を検出する信号検出部６と、を含む単位セルＵＣと、信号検出部６のリセット状態における単位セルＵＣのリセット信号、及び、信号検出部６の信号電荷の保持状態における単位セルＵＣの画素信号が供給される垂直信号線ＶＳＬと、容量素子４０Ａを介して信号検出部６に接続される第１の配線４０と、含む。リセット信号が垂直信号線ＶＳＬに供給される時、第１の配線４０は垂直信号線ＶＳＬから電気的に分離され、リセット信号がサンプリングされる前に、第１の配線４０は、垂直信号線ＶＳＬに接続され、画素信号が垂直信号線ＶＳＬに供給される時、第１の配線４０は、垂直信号線ＶＳＬに接続される。【選択図】図３
2015056878.tif 000002
【特許請求の範囲】
【請求項１】
入射した光から信号電荷を生成する光電変換素子と、前記光電変換素子の信号を検出する信号検出部と、前記信号検出部に接続されるゲートを有する第１のトランジスタを含む単位セルと、
前記第１のトランジスタの電流経路に接続され、前記信号検出部のリセット状態における前記単位セルのリセット信号、及び、前記信号検出部の前記信号電荷の保持状態における前記単位セルの画素信号が供給される垂直信号線と、
容量素子を介して前記信号検出部に接続される第１の配線と、
前記信号検出部と前記第１のトランジスタのゲートとを接続し、前記第１の配線との間の容量性カップリングによって前記容量素子を形成する第２の配線と、
を具備し、
前記リセット信号が前記単位セルから前記垂直信号線に供給される時、前記第１の配線は、前記垂直信号線から電気的に分離され、
前記リセット信号がサンプリングされる前に、前記第１の配線は、前記垂直信号線に接続され、
前記第１の配線が前記垂直信号線に接続された状態で、前記画素信号が前記単位セルから前記垂直信号線に供給され、前記垂直信号線に供給された前記画素信号がサンプリングされる、
ことを特徴とする固体撮像装置。
【請求項２】
入射した光から信号電荷を生成する光電変換素子と、前記光電変換素子の信号を検出する信号検出部と、を含む単位セルと、
前記信号検出部のリセット状態における前記単位セルのリセット信号、及び、前記信号検出部の前記信号電荷の保持状態における前記単位セルの画素信号が供給される垂直信号線と、
容量素子を介して前記信号検出部に接続される第１の配線と、
を具備し、
前記リセット信号が前記単位セルから前記垂直信号線に供給される時、前記第１の配線は、前記垂直信号線から電気的に分離され、
前記リセット信号がサンプリングされる前に、前記第１の配線は、前記垂直信号線に接続され、
前記第１の配線が前記垂直信号線に接続された状態で、前記画素信号が前記単位セルから前記垂直信号線に供給され、前記垂直信号線に供給された前記画素信号がサンプリングされる、
ことを特徴とする固体撮像装置。
【請求項３】
前記信号電荷が前記信号検出部に供給される時において、
前記第１の配線に、基準電位より大きい電圧が印加される、
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記単位セルから前記垂直信号線に前記画素信号が供給される時において、
前記第１の配線に、基準電位が印加される、
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項５】
前記単位セルは、第２の配線を介して前記信号検出部に接続されるゲートと、前記垂直信号線に接続される電流経路と、を有する第１のトランジスタを含み、
前記容量素子は、前記第１の配線と前記第２の配線との間の容量性カップリングから形成される、
ことを特徴とする請求項２乃至４のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサをはじめとする固体撮像装置は、現在では、デジタルスチルカメラ、ビデオムービーカメラ、或いは、監視カメラなど、多様な用途で用いられている。
【０００３】
これらのイメージセンサを用いたデバイスには、暗い被写体が撮像されるときに高いＳ／Ｎ比で撮像でき、十分に明るい被写体が撮像される時に画像の出力分解能が確保できることが、要求されている。
【０００４】
さらに、近年では、カメラのサイズの縮小及び高い解像度が要求されているため、イメージセンサの画素サイズが縮小される傾向にある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−２２７８８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
イメージセンサの低消費電力を維持しつつ、Ｓ／Ｎ比の確保と出力信号の線形性の確保とを両立する。
【課題を解決するための手段】
【０００７】
本実施形態の固体撮像装置は、入射した光から信号電荷を生成する光電変換素子と、前記光電変換素子の信号を検出する信号検出部と、を含む単位セルと、前記信号検出部のリセット状態における前記単位セルのリセット信号、及び、前記信号検出部の前記信号電荷の保持状態における前記単位セルの画素信号が供給される垂直信号線と、容量素子を介して前記信号検出部に接続される第１の配線と、を具備し、前記リセット信号が前記単位セルから前記垂直信号線に供給される時、前記第１の配線は、前記垂直信号線から電気的に分離され、前記リセット信号がサンプリングされる前に、前記第１の配線は、前記垂直信号線に接続され、前記第１の配線が前記垂直信号線に接続された状態で、前記画素信号が前記単位セルから前記垂直信号線に供給され、前記垂直信号線に供給された前記画素信号がサンプリングされる。
【図面の簡単な説明】
【０００８】
【図１】固体撮像装置の全体構成の一例を示す図。
【図２】固体撮像装置の全体構造の一例を模式的に示す断面図。
【図３】第１の実施形態の固体撮像装置の内部構成を模式的に示す等価回路図。
【図４】第１の実施形態の固体撮像装置の構造例を模式的に示す平面図。
【図５】第１の実施形態の固体撮像装置の構造例を模式的に示す断面図。
【図６】第１の実施形態の固体撮像装置の動作例を示すタイミングチャート。
【図７】第２の実施形態の固体撮像装置の動作例を示すタイミングチャート。
【図８】第３の実施形態の固体撮像装置の構造例を模式的に示す平面図。
【図９】第３の実施形態の固体撮像装置の構造例を模式的に示す断面図。
【図１０】実施形態の固体撮像装置の変形例を説明するための図。
【図１１】実施形態の固体撮像装置の変形例を説明するための図。
【図１２】実施形態の固体撮像装置の適用例を説明するための図。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。
【００１０】
［実施形態］  
（１）  第１の実施形態  
図１乃至図６を参照して、第１の実施形態に係る固体撮像装置について説明する。
【００１１】
（ａ）  構成  
図１乃至図５を用いて、第１の実施形態に係る固体撮像装置の構成について、説明する。
【００１２】
図１は、第１の実施形態の固体撮像装置の全体構成を模式的に示すブロック図である。  
図１に示されるように、本実施形態の固体撮像装置は、撮像デバイスであるイメージセンサ１０、及び、信号処理回路１１を含む。イメージセンサ１０は、例えば、ＣＭＯＳイメージセンサである。
【００１３】
イメージセンサ１０は、画素アレイ１２、垂直シフトレジスタ１３、タイミング制御回路１５、相関二重サンプリング回路（ＣＤＳ回路）１６、アナログデジタル変換回路（ＡＤＣ回路）１７及びラインメモリ１８を含む。ＣＤＳ回路１６及びＡＤＣ回路１７は、信号処理のために、タイミング制御回路１５からの制御信号によって画素からの信号をクランプ及びホールドする。
【００１４】
画素アレイ１２は、イメージセンサ１０の撮像領域に設けられている。画素アレイ１２は、画素アレイ１２の水平方向（ロウ方向、Ｘ方向）及び垂直方向（カラム方向、Ｙ方向）に沿ってアレイ状に配置された複数の画素を含む。
【００１５】
垂直シフトレジスタ１３は、画素アレイ１２内の各画素の読み出しを制御するために、画素アレイ１２のロウを順次走査する。
【００１６】
各画素は、光電変換素子であるフォトダイオードを含む。フォトダイオードは、各画素に入射された光量に応じた信号電荷を生成する。画素、画素からの信号の信号検出部、及び画素の動作を制御するための素子を含む単位セルが、画素アレイ１２内に設けられている。
【００１７】
生成された信号電荷は、ＣＤＳ回路１６及びＡＤＣ回路１７によってノイズの除去やＡＤ変換が施され、デジタルデータ（デジタル信号）へ変換される。
【００１８】
ラインメモリ１８は、画素アレイの１ライン分の画素の信号（デジタルデータ）を保持する。
【００１９】
タイミング制御回路１５は、イメージセンサ１０内の各回路１３，１６，１７，１８の動作タイミングを制御する。
【００２０】
デジタルデータは、信号処理回路１１に出力される。
【００２１】
信号処理回路１１は、イメージセンサ１０からのデジタルデータに対して、例えば、レンズシェーディング補正、傷補正、ノイズ低減処理を行う。
【００２２】
これらの信号処理されたデータは、例えば、固体撮像装置の外部に出力されるとともに、イメージセンサ１０内においてフィードバック制御される。
【００２３】
図２乃至図５を参照して、本実施形態のイメージセンサの構成について、説明する。
【００２４】
図２は、本実施形態のイメージセンサの全体構造を模式的に示す断面図である。
【００２５】
半導体基板３０は、第１の面と、第１の面に対して垂直方向において第１の面に対向する第２の面を有している。以下では、半導体基板３０の第１の面を、半導体基板３０の表面とよび、半導体基板３０の第２の面を半導体基板３０の裏面とよぶ。半導体基板３０の表面と裏面とを区別しない場合には、半導体基板３０の表面／裏面のことを、半導体基板３０の主面とよぶ。
【００２６】
例えば、本実施形態のイメージセンサ１０は、半導体基板３０の裏面側（第２の面側）が被写体からの光の受光面となる裏面照射型（Back-side illumination type）イメージセンサである。
【００２７】
図２に示されるように、本実施形態のイメージセンサ１０において、イメージセンサ１０内の画素アレイ１２、及び、イメージセンサ１０内のアナログ回路又はロジック回路が形成される領域（以下では、周辺回路領域とよぶ）１２５が、１つの半導体基板（チップ）３０内に設けられている。尚、図１の信号処理回路１１は、周辺回路領域１２５内に形成されてもよいし、イメージセンサのチップ（パッケージ）とは別のチップ（パッケージ）として、提供されてもよい。
【００２８】
画素アレイ１２と周辺回路領域１２５との間に、素子分離領域が設けられている。互いに隣接する単位セルＵＣ及びそれに含まれる画素は、素子分離領域によって、分離されている。各単位セルＵＣ及び画素の形成領域は、素子分離領域に取り囲まれている。素子分離領域によって、半導体基板３０内の各領域が、半導体基板３０内において電気的に分離される。
【００２９】
図２において、図示の簡単化のため、単位セルＵＣの構成要素のうち、フォトダイオード２１、リードトランジスタ２２及びフローティングディフュージョン６のみが図示されている。
【００３０】
図２に示されるように、フォトダイオード２１は、画素アレイ１２の単位セルＵＣの形成領域（以下では、単位セル形成領域ＵＣとよぶ）において、半導体基板（又は半導体層）３０内に形成される。
【００３１】
フォトダイオード２１は、Ｎ型（又はＰ型）の半導体基板３０内に設けられた少なくとも１つの不純物層（不純物半導体領域）２１０から形成される。フォトダイオード２１は、フォトダイオード２１内に入射した光を光電変換する。フォトダイオード２１によって光電変換された入射光の光量に応じた電荷は、フォトダイオード２１の不純物層２１０内に発生し、不純物層２１０内に蓄積される。フォトダイオード２１の特性（例えば、感度）を向上させるために、導電型及び不純物濃度が異なる複数の不純物層によって、フォトダイオード２１が形成されてもよい。
【００３２】
半導体基板３０の表面側において、表面シールド層２１１がフォトダイオード２１内に設けられ、半導体基板３０の裏面側において、裏面シールド層２１９が単位セル形成領域の半導体基板３０内に設けられている。表面及び裏面シールド層２１１，２１９は、フォトダイオード２１に対する不純物の拡散を低減し、フォトダイオード２１の特性劣化、例えば、暗電流の増大を、抑制する。
【００３３】
フォトダイオード２１は、リードトランジスタ２２を経由して、信号検出部６としてのフローティングディフュージョン６に接続されている。フローティングディフュージョン６は、半導体基板３０内に設けられた拡散層（不純物半導体領域）６０である。
【００３４】
フローティングディフュージョンとしての拡散層６０は、コンタクトプラグＣＰ及び配線（信号検出線）を介して、アンプトランジスタ２６に接続されている。
【００３５】
リードトランジスタ２２のゲート電極２２２は、ゲート絶縁膜２２１を介して、フォトダイオード２１とフローティングディフュージョン６との間の半導体領域上に設けられている。例えば、半導体基板３０内に形成された不純物層（図示せず）が、リードトランジスタ２のソース及びドレインとして用いられている。フォトダイオード１が含む不純物層、又は、フローティングディフュージョン６としての不純物層が、リードトランジスタ２のソース及びドレインとして用いられてもよい。
【００３６】
素子分離領域内に設けられた素子分離層９８が、互いに隣接する単位セルＵＣ及び互いに隣接するフォトダイオード２１を取り囲むように、半導体基板３０内に設けられている。素子分離層９８は、互いに隣接する単位セルＵＣ、及び、互いに隣り合うフォトダイオード１を電気的に分離する。画素アレイ１２内の素子分離層９８は、例えば、不純物層（以下では、素子分離不純物層とよぶ）によって、形成される。尚、画素アレイ１２内における素子分離層９８は、ＳＴＩ構造の絶縁膜（素子分離絶縁膜）でもよい。
【００３７】
周辺回路領域１２５内には、例えば、垂直シフトレジスタ１３、ＣＤＳ回路１６及びＡＤＣ回路１７などが、設けられている。
【００３８】
Ｐ型又はＮ型のウェル領域３９が、周辺回路領域１２５内に、設けられている。ウェル領域３９内に、抵抗素子、容量素子及び電界効果トランジスタのような、イメージセンサ１０の周辺回路の構成素子が、設けられている。図２には、図示の簡単化のため、周辺回路の構成素子としての電界効果トランジスタ７のみが示されている。
【００３９】
周辺回路領域１２５内において、電界効果トランジスタ（例えば、ＭＯＳトランジスタ）７は、ウェル領域３９内に設けられている。ウェル領域３９内に、トランジスタ７のソース／ドレインとしての２つの不純物層（拡散層）７３が設けられている。２つの拡散層７３間のウェル領域３９上のゲート絶縁膜７１上に、ゲート電極７２が設けられる。電界効果トランジスタ７が、Ｐチャネル型であるかＮチャネル型であるか、或いは、エンハンスメント型であるかデプレッション型であるかは、電界効果トランジスタ７が設けられるウェル領域３９の導電型、或いは、ソース／ドレインとしての不純物領域（拡散層）７３の導電型に応じる。
【００４０】
トランジスタ２２，７のゲート電極２２２，７２及びフォトダイオード１の上面（表面シールド層１１）は、半導体基板３０の表面側に設けられた多層配線構造の層間絶縁膜９０に、覆われている。
【００４１】
例えば、トランジスタ２２，７のゲート電極２２２，７２、トランジスタ２２，７のソース／ドレイン７３、及び、半導体基板３０上に形成された素子の端子は、コンタクトプラグ９２を介して、半導体基板３０側から数えて１番目（最下層）の配線レベルに位置する導電層（配線）９１に接続される。各層間絶縁膜９０内の導電層９１が、プラグ９２を介して、上層（又は下層）の配線レベルの導電層９１に接続されることによって、半導体基板３０上に設けられた複数の素子が、互いに接続される。これによって、イメージセンサ１０内に含まれる複数の回路が形成される。
【００４２】
配線９１には、例えば、アルミニウム（Ａｌ）配線や、ダマシン構造の銅（Ｃｕ）配線が用いられている。層間絶縁膜９０内には、配線９１と同じ材料からなるダミー層や遮光膜が設けられている。ダミー層によって、層間絶縁膜の被覆率（単位面積内における配線パターンの比率）が所定の値になるように調整される。遮光膜によって、フォトダイオード２１に対する不要な光の入射が、抑制される。
【００４３】
このように、多層配線技術によって、積層された層間絶縁膜９０は、各配線レベルに設けられた多層構造の配線９１を含む。
【００４４】
最上層の層間絶縁膜９０上に、支持基板８５が設けられている。支持基板８５によって、裏面照射型イメージセンサ１０が支持されている。支持基板８５は、例えば、接着層（保護層、平坦化層）８８を介して、層間絶縁膜９０上に積層される。支持基板８５には、例えば、シリコン基板や絶縁性基板が用いられる。再配線技術によって形成された配線（図示せず）が、支持基板８５と層間絶縁膜９０との間に、設けられてもよい。
【００４５】
例えば、最上層の層間絶縁膜９０内の導電層（配線）９１、又は、支持基板８５上（又は内部）の金属層（図示せず）が、イメージセンサ１０の表面側のパッドとして、用いられる。
【００４６】
半導体基板３０の裏面側において、半導体基板３０の主面に対して垂直方向に関して画素アレイ１２にオーバーラップする領域内に、カラーフィルタＣＦ及びマイクロレンズアレイＭＬが、設けられている。これによって、各フォトダイオード（画素）に所定の波長域の光が照射される。カラーフィルタＣＦは、例えば、ベイヤーパターンやＲＧＢＷパターンなどの色素膜の配列パターンをゆうしている。
【００４７】
半導体基板３０内に、貫通電極８３が設けられている。貫通電極８３によって、半導体基板３０の表面側の配線／プラグ９１，９２が、半導体基板３０の裏面側の配線／パッド８１に接続される。貫通電極８３は、ＴＳＶ（Through Silicon Via）技術によって形成され、例えば、高濃度の不純物を含むポリシリコン、又は、金属からなる。貫通電極８３は、半導体基板３０の内部に形成された貫通孔を満たすように、半導体基板３０内に埋め込まれている。
【００４８】
例えば、半導体基板３０の裏面側に、単位セルＵＣＸを覆う遮光膜８１Ｘが、設けられている。画素アレイ１２内における遮光膜８１Ｘに覆われた領域１２９は、オプティカルブラック領域（以下、ＯＢ領域又は遮光領域と表記する）１２９である。遮光膜８１Ｘは、裏面側の配線及びパッド８１と同じ材料を用いて、実質的に同時に形成することができる。例えば、ＯＢ領域１２９において、色の異なる複数のフィルタの積層膜ＣＦＸが、その膜ＣＦＸと遮光膜８１Ｘとが上下に重なる位置に、設けられてもよい。これによって、ＯＢ領域１２９に対する遮光性が向上される。
【００４９】
ＯＢ領域１２９内の単位セルＵＣＸによって、画素アレイ１２（例えば、リセットトランジスタ又はアンプトランジスタ）の基準電位（黒レベル）、又は、有効領域１２９内の単位セルＵＣにおける暗電流の補正のための電位（又は電流）が、生成される。以下では、画素アレイ１２内のＯＢ領域１２９以外の領域のことを、有効領域とよぶ。
【００５０】
図３は、本実施形態のイメージセンサ１０の画素アレイ及びその近傍の回路を模式的に示す等価回路図である。
【００５１】
図３に示されるように、本実施形態のイメージセンサの画素アレイ１２内に、複数の画素２１Ａ，２１Ｂが、マトリクス状に配置されている。
【００５２】
本実施形態において、イメージセンサ１０の画素アレイ１２は、２画素１セル構造を有する。２画素１セル構造は、１つの単位セルＵＣが、２つの画素を含む回路構成を有する。
【００５３】
複数の単位セルＵＣは、画素アレイ１２内に、マトリクス状に配置されている。各単位セルＵＣは、画素アレイ１２内の制御線ＲＤＡ，ＲＤＢ，ＲＳＴ，ＡＤＲと信号線ＶＳＬとの交差位置に、設けられている。制御線ＲＤＡ，ＲＤＢ，ＲＳＴ，ＡＤＲは、単位セルＵＣの動作（オン／オフ）を制御するための信号を、単位セルＵＣに供給するために、画素アレイ１２内に設けられている。信号線（第１の配線）ＶＳＬは、フォトダイオード（画素）２１Ａ，２１Ｂによって光電変換された信号を、単位セルＵＣの外部に出力するために、画素アレイ１２内に設けられている。
【００５４】
２画素１セル構造の単位セルＵＣにおいて、画素（単位セル）の信号検出部６としての１つのフローティングディフュージョン６が、２つのフォトダイオード２１Ａ，２１Ｂに対して共通化されている。単位セルＵＣは、フォトダイオード２１Ａ，２１Ｂ及びフローティングディフュージョン６に加えて、例えば、２つのリードトランジスタ２２Ａ，２２Ｂ、リセットトランジスタ２４、アドレストランジスタ２５、及びアンプトランジスタ２６を含む。フォトダイオード２１Ａ，２１Ｂと複数のトランジスタ２２Ａ，２２Ｂ，２４，２５，２６によって、画素回路が形成される。
【００５５】
２画素１セル構造の単位セルＵＣにおいて、各リードトランジスタ２２Ａ，２２Ｂが、各フォトダイオード２１Ａ，２１Ｂにそれぞれ対応するように、２つのリードトランジスタ２２Ａ，２２Ｂが、単位セルＵＣ内に設けられている。２画素１セル構造の単位セルＵＣにおいて、リセットトランジスタ２４、アドレストランジスタ２５及びアンプトランジスタ２６は、２つのフォトダイオード２１Ａ，２１Ｂに共有されている。
【００５６】
フォトダイオード２１Ａ，２１Ｂのアノードは、固定電位に接続され、例えば、接地されている。フォトダイオード２１Ａ，２１Ｂのカソードは、リードトランジスタ２２Ａ，２２Ｂの電流経路を介して、フローティングディフュージョン６に、それぞれ接続されている。
【００５７】
フォトダイオード２１Ａ，２１Ｂは、マイクロレンズ及びカラーフィルタを通過してフォトダイオードに入射された光を信号電荷（電気信号）に変換し、その電荷を蓄積する。以下では、フォトダイオード２１Ａ，２１Ｂを区別しない場合には、フォトダイオード２１と表記する。
【００５８】
各リードトランジスタ２２Ａ，２２Ｂは、各フォトダイオード２１Ａ，２１Ｂの信号電荷の蓄積及び転送を制御する。リードトランジスタ２２Ａ，２２Ｂのゲートは、読み出し制御線ＲＤＡ，ＲＤＢにそれぞれ接続されている。リードトランジスタ２２Ａ，２２Ｂの電流経路の一端は、フォトダイオード２１Ａ，２１Ｂのカソードに、それぞれ接続される。リードトランジスタ２２Ａ，２２Ｂの電流経路の他端は、フローティングディフュージョン６に接続されている。以下では、リードトランジスタ２２Ａ，２２Ｂを区別しない場合には、リードトランジスタ２２と表記する。
【００５９】
リセットトランジスタ２４は、フローティングディフュージョン６の電位（アンプトランジスタ５のゲート電位）をリセットする。リセットトランジスタ２４のゲートは、リセット制御線ＲＳＴに接続されている。リセットトランジスタ２４の電流経路の一端は、フローティングディフュージョン６に接続されている。リセットトランジスタ２４の電流経路の他端は、例えば、電源線（電源端子）ＶＤＤに接続されている。
【００６０】
アドレストランジスタ２５は、単位セルＵＣを選択する（活性化する）ための選択素子として機能する。アドレストランジスタ２５のゲートは、アドレス制御線ＡＤＲに接続されている。アドレストランジスタ２５の電流経路の一端は、アンプトランジスタ２６の電流経路の他端に接続され、アドレストランジスタ２５の電流経路の他端は、垂直信号線ＶＳＬに接続されている。
【００６１】
アンプトランジスタ２６は、フローティングディフュージョン６が保持するフォトダイオード２１からの信号を増幅する。アンプトランジスタ２６のゲートは、フローティングディフュージョン６に接続されている。アンプトランジスタ２６の電流経路の一端は、電源線ＶＤＤに接続され、アンプトランジスタ２６の電流経路の他端は、アドレストランジスタ２５の電流経路の一端に接続されている。アンプトランジスタ２６によって増幅された信号は、オン状態のアドレストランジスタ２５を経由して単位セル（又は画素）ＵＣの信号として垂直信号線ＶＳＬに出力される。アンプトランジスタ２６は、ソースフォロワーとして機能する。
【００６２】
フローティングディフュージョン６がリードトランジスタ２２を介してフォトダイオードから転送された信号電荷を保持している時に、信号電荷を蓄積しているフローティングディフュージョン６の検出信号に基づいて単位セルＵＣから出力される信号のことを、画素信号又は画素電圧とよぶ。フローティングディフュージョン６がリセットトランジスタ２４によって、リセット状態された時に、リセット状態のフローティングディフュージョン６の検出信号に基づいて単位セルＵＣから出力される信号のことを、リセット信号（又はリセット電圧）とよぶ。
【００６３】
垂直シフトレジスタ１３は、２本の読み出し制御線ＲＤＡ，ＲＤＢ、アドレス制御線ＡＤＲ及びリセット制御線ＲＳＴに接続されている。垂直シフトレジスタ１３は、読み出し制御線ＲＤＡ，ＲＤＢ、アドレス制御線ＡＤＲ及びリセット制御線ＲＳＴの電位（信号レベル）を制御し、画素アレイ１２内の複数の単位セルＵＣ（及び画素）をロウ単位で制御及び選択する。
【００６４】
ＣＤＳ回路１６の処理ユニット（ＣＤＳユニット）１６０及びＡＤＣ回路の処理ユニット（ＡＤＣユニット）１７０が、垂直信号線ＶＳＬにそれぞれ接続されている。
【００６５】
垂直信号線ＶＳＬが、水平シフトレジスタ（図示せず）によって順次走査されることによって、各処理ユニット１６０，１７０に保持されている信号が、水平信号線（図示せず）を介してラインメモリ１８及び信号処理回路１１に転送される。
【００６６】
負荷トランジスタ２９は、垂直信号線ＶＳＬに対する電流源として用いられる。負荷トランジスタ２９の電流経路の一端は、垂直信号線ＶＳＬを介して、アドレストランジスタ２５の電流経路の一端に接続される。負荷トランジスタ２９の電流経路の他端は、グランド線Ｖｓｓに接続されている。負荷トランジスタ２９のゲートは、制御線４７に接続されている。負荷トランジスタ２９は、定電流源として機能する。
【００６７】
このような回路構成を有するイメージセンサにおいて、垂直信号線ＶＳＬに接続されたように形成されたソースフォロワー回路によって、フローティングディフュージョン６の電位の変化がほぼそのまま、垂直信号線の電位の変化として現れる。
【００６８】
本実施形態のイメージセンサにおいて、フローティングディフュージョン６に容量素子４０Ａが接続されている。
【００６９】
図３に示されるように、各単位セルＵＣに対して１つの容量素子４０Ａが設けられている。容量素子４０Ａの一端は、フローティングディフュージョン６に接続され、容量素子４０Ａの他端は、配線（以下では、容量配線とよぶ）４０に接続されている。容量配線４０は、例えば、垂直信号線ＶＳＬと平行な方向に延在している。容量配線４０は、層間絶縁膜９０内に設けられている。
【００７０】
容量配線４０の終端側（画素アレイ１２の端部）において、容量配線４０と垂直信号線ＶＳＬとの間に、スイッチ素子としての電界効果トランジスタ（例えば、ｎ型ＭＯＳトランジスタ）４２が接続されている。電界効果トランジスタ４２の電流経路が、容量配線４０と垂直信号線ＶＳＬとの間に接続されている。電界効果トランジスタ４２のゲートは、制御信号Ｖｓｈｕｎｔが供給される制御線４１に接続されている。電界効果トランジスタ４２がオンした場合に、容量配線４０が垂直信号線ＶＳＬに導通する。
【００７１】
以下では、容量配線４０と垂直信号線ＶＳＬとを導通状態にするための制御信号Ｖｓｈｕｎｔのことを、シャント制御信号Ｖｓｈｕｎｔとよぶ。
【００７２】
また、各容量配線４０に、スイッチ素子としての電界効果トランジスタ（例えば、ｐ型ＭＯＳトランジスタ）４３を介して、電圧Ｖｂｏｏｓｔを出力する電圧端子が接続されている。電圧端子からの電圧Ｖｂｏｏｓｔが、オン状態の電界効果トランジスタ４３を介して、各容量配線４０に印加され、容量配線４０の電位が制御される。例えば、電圧Ｖｂｏｏｓｔが容量配線４０に供給されることによって、容量配線４０が昇圧される。以下では、容量配線４０を昇圧するための電圧Ｖｂｏｏｓｔのことを、ブースト電圧Ｖｂｏｏｓｔとよぶ。
【００７３】
、例えば、タイミング制御回路１５の制御回路１５０が、シャント制御信号Ｖｓｈｕｎｔの信号レベル、ブースト電圧Ｖｂｏｏｓｔの電位、及び、トランジスタ４３の動作（ブースト電圧の出力）を制御する。
【００７４】
容量素子４０Ａが、フローティングディフュージョン６に接続されることによって、イメージセンサのダイナミックレンジが向上される。
【００７５】
図４及び図５を用いて、本実施形態のイメージセンサにおけるフローティングディフュージョンに接続された容量素子及び容量配線の構造について、説明する。
【００７６】
図４及び図５は、本実施形態のイメージセンサ１０の画素アレイ１２内の構造を説明するための図である。図４は、本実施形態のイメージセンサ１０の画素アレイ１２の平面構造を模式的に示す平面図である。図５は、本実施形態のイメージセンサ１０の画素アレイ１２の断面構造を模式的に示す断面図である。
【００７７】
図４において、本実施形態のイメージセンサ１０の画素アレイ１２の一部が抽出され、図示されている。図５は、図４のＶ−Ｖ線に沿う断面が示されている。尚、図５において、図示の明確化のため、層間絶縁膜の図示は、省略している。
【００７８】
図４及び図５に示されるように、イメージセンサ１０の垂直信号線ＶＳＬは、Ｙ方向（カラム方向）に延在するように、画素アレイ１２内に設けられている。読み出し制御線ＲＤＡ，ＲＤＢ、リセット制御線ＲＳＴ、アドレス制御線ＡＤＲは、Ｘ方向（ロウ方向）に延在するように、画素アレイ１２内に設けられている。
【００７９】
図４に示される２画素１セル構造のイメージセンサの画素アレイ１２のレイアウトにおいて、単位セルＵＣ内の２つのフォトダイオード（ＰＤ）２１Ａ，２２Ａの形成領域（以下では、フォトダイオード形成領域とよぶ）は、Ｙ方向に配列されている。
【００８０】
リードトランジスタ２２は、各リードトランジスタ２２が対応するフォトダイオード２１のフォトダイオード形成領域の隅に、設けられている。２画素１セル構造の単位セルＵＣにおいて、単位セルＵＣ内の２つのリードトランジスタ２２Ａ，２２Ｂは、カラム方向に隣り合うように、単位セル形成領域内に、設けられている。
【００８１】
リードトランジスタ２２Ａ，２２Ｂのゲート電極２２２Ａ，２２２Ｂが半導体基板３０表面に対して水平方向においてＸ方向及びＹ方向に対して傾いた角度を有するように、リードトランジスタ２２Ａ，２２Ｂのゲート電極２２２Ａ，２２２Ｂが、ゲート絶縁膜（図示せず）を介して、半導体基板３０上に、設けられている。リードトランジスタ２２Ａ，２２Ｂのゲート電極２２２Ａ，２２２Ｂは、コンタクトプラグＣＰ１，ＣＰ２を介して、読み出し制御線ＲＤＡ，ＲＤＢにそれぞれ接続されている。
【００８２】
信号検出部４０としてのフローティングディフュージョン（ＦＤ）６は、フローティングディフュージョン６の形成領域（以下では、フローティングディフュージョン形成領域とよぶ）がリードトランジスタ２２のチャネル領域に接続されるように、半導体基板３０内に設けられている。
【００８３】
フローティングディフュージョン形成領域は、リードトランジスタ２２のチャネル領域を介してフォトダイオード形成領域に接続されている。フローティングディフュージョン形成領域及びフォトダイオード形成領域は、連続した半導体領域である。
【００８４】
フローティングディフュージョン６としての拡散層６０が、フローティングディフュージョン形成領域内に、設けられている。フローティングディフュージョン（ＦＤ）としての拡散層６０は、コンタクトプラグＣＰ３を介して、信号検出線ＦＤＬに接続されている。
【００８５】
リセットトランジスタ２４のチャネル領域が、フローティングディフュージョン６に接続される。すなわち、リセットトランジスタ２４のチャネル領域及びフローティングディフュージョン形成領域は、連続した半導体領域である。
【００８６】
リセットトランジスタ２４のゲート電極２４２は、コンタクトプラグＣＰ４を介して、リセット制御線ＲＳＴに接続されている。リセットトランジスタ２４のフローティングディフュージョン側と反対側のソース／ドレイン拡散層２４３は、コンタクトプラグＣＰ５を介して、電源線ＶＤＤに接続される。
【００８７】
アドレストランジスタ２５の形成領域及びアンプトランジスタ２６の形成領域は、Ｙ方向においてフォトダイオード形成領域に隣接する。アドレストランジスタ２５及びアンプトランジスタ２６の形成領域は、素子分離領域（例えば、素子分離不純物層）によって、フォトダイオード形成領域及びフローティングディフュージョン形成領域から分離されている。
【００８８】
アドレストランジスタ２５のゲート電極２５２及びアンプトランジスタ２６のゲート電極２６２は、ゲート絶縁膜（図示せず）を介して、共通の半導体基板３０上に、それぞれ設けられている。アドレストランジスタ２５のゲート電極２５２は、プラグＣＰ６，Ｖ１及び引き出し配線を介して、アドレス制御線ＡＤＲに接続される。アドレストランジスタ２５の一方のソース／ドレイン拡散層２５３は、垂直信号線ＶＳＬに接続されている。
【００８９】
アンプトランジスタ２６のゲート電極２６２は、コンタクトプラグＣＰ８を介して、信号検出線ＦＤＬに接続されている。信号検出線ＦＤＬによって、アンプトランジスタ２６のゲート電極２６２は、フローティングディフュージョン６に接続される。
【００９０】
アンプトランジスタ２６の一方のソース／ドレイン拡散層は、アドレストランジスタ２５の他方のソース／ドレイン拡散層２５４と共有されている。アンプトランジスタ２６の他方のソース／ドレイン拡散層２６３は、コンタクトプラグＣＰ９，ＶＰ及び第２の配線レベル内の中間配線５９を介して、電源線ＶＤＤに接続されている。
【００９１】
図５に示されるように、垂直信号線ＶＳＬ及び電源線ＶＤＤは、第１の配線レベルＭ１に設けられている。読み出し制御線ＲＤＡ，ＲＤＢ、リセット制御線ＲＳＴ、及び、アドレス制御線ＡＤＲは、第２の配線レベルＭ２に設けられている。尚、第１の配線レベルＭ１は、第２の配線レベルＭ２より半導体基板３０側に位置している。
【００９２】
図４及び図５に示されるように、容量配線４０は、第１の配線レベルＭ１内に設けられている。容量配線４０は、例えば、Ｙ方向に沿って、垂直信号線ＶＳＬに対して平行に延在している。容量配線４０は、半導体基板３０の表面に対して平行方向において、信号検出線ＦＤＬと垂直信号線ＶＳＬとの間にレイアウトされている。容量配線４０に隣り合う垂直信号線ＶＳＬは、その容量配線４０が接続された単位セルに対してロウ方向に隣り合う別の単位セルに接続される垂直信号線である。
【００９３】
容量配線（昇圧配線ともよぶ）４０は、半導体基板３０の主面に対して平行方向において、フローティングディフュージョン６に接続された信号検出線ＦＤＬに、隣り合っている。絶縁体（層間絶縁膜）を挟んで互いに隣り合う容量配線４０と信号検出線ＦＤＬとの間に、容量性カップリング４０Ａが発生する。この容量性カップリング４０Ａが、フローティングディフュージョン６に接続される容量素子４０Ａとして、機能する。信号検出線ＦＤＬと容量配線４０との間隔、及び、信号検出線ＦＤＬと容量配線４０と対向面積（２つの配線４０，ＦＤＬが隣接する長さ）のいずれか一方が調整されることによって、容量性カップリングからなる容量素子４０Ａの静電容量ＣＣの大きさが、調整される。
【００９４】
信号検出線ＦＤＬは、単位セルＵＣ毎に電気的に分離されている。それゆえ、容量配線４０が、複数の単位セル（画素）に共通化されていても、単位セルＵＣのフローティングディフュージョン６ごとに、容量素子４０Ａが、接続される。
【００９５】
上述のように、容量配線４０は、トランジスタ４３を介して、ブースト電圧Ｖｂｏｏｓｔの電圧端子に接続される。容量配線４０は、トランジスタ４２のチャネル領域を介して、垂直信号線ＶＳＬに接続されている。トランジスタ４２，４３は、画素アレイ１２の端部又は周辺回路領域１２５内に設けられている。
【００９６】
本実施形態において、配線ＦＤＬ，４０間の容量性カップリングを用いて、フローティングディフュージョン６に接続される容量素子４０Ａが、形成される。これによって、フローティングディフュージョン６に接続される容量素子４０Ａが、ＭＯＳキャパシタなどの半導体領域上に設けられる素子から形成される場合に比較して、半導体基板３０上における素子の形成領域の増加を抑制できる。ただし、容量素子４０Ａの特性の均一性などを考慮して、ＭＯＳキャパシタなどの容量素子が、フローティングディフュージョン６に接続されるように、画素アレイ１２内又は周辺回路領域１２５内の半導体基板３０上に形成されてもよい。
【００９７】
上述のように、画素回路（単位セル）が形成するソースフォロワ回路によって、フローティングディフュージョンの電位の変化が、垂直信号線の電位の変化として現れる。
【００９８】
イメージセンサは、暗い被写体を撮像している際のＳ／Ｎ比が良好であるのとともに、十分に明るい被写体の撮像時に出力分解能が確保されるように、広いダイナミックレンジにおいて画像を撮像できる特性を有することが好ましい。イメージセンサが広いダイナミックレンジを有することによって、イメージセンサは、人間の眼で見たのと同様な画像を得ることができる。
【００９９】
近年では、カメラサイズの縮小のために、撮像光学系デバイスのサイズの縮小が要求され、かつ、高い解像度に対する要求も高くなっているため、イメージセンサ内の画素サイズが縮小される傾向にある。この場合、広いダイナミックレンジを有する画像を得ることが困難になってきている。
【０１００】
画素のサイズが縮小されると、フォトダイオードで受光できる光量が減少するために感度が低減する。この場合、所望のＳ／Ｎ比を維持するために、画素回路或いはその後段の回路で発生するノイズが、できるだけ低減される。
【０１０１】
例えば、フローティングディフュージョンの容量をできるだけ小さくし、１つの信号電子あたりのフローティングディフュージョンの出力電圧が大きくされる。これによって、アンプトランジスタを含む後段の出力回路で発生するノイズに対して信号電圧がより大きくなり、Ｓ／Ｎ比が向上される。
【０１０２】
このように、フローティングディフュージョンの容量を小さくすることによって、信号電荷の数の少ない低照度下における暗い被写体の撮像時のＳ／Ｎ比を改善できる。
【０１０３】
但し、高照度下における明るい被写体を撮像する場合、フォトダイオードに対する入射光量が大きいために、フォトダイオードで発生する信号電荷の数が多くなり、フローティングディフュージョンで蓄積しなくてはならない信号電荷の数が多くなる。
【０１０４】
フローティングディフュージョンの容量が小さい場合、１つの電子あたりの電位の変化が大きくなる。そのため、フォトダイオードからフローティングディフュージョンに多数の信号電荷が転送された時に、信号電荷が転送されたフローティングディフュージョンの電位が、信号電荷（電子）の読み出し後におけるフォトダイオードの空乏状態の電位よりも、低くなる場合がある。その結果として、フォトダイオードからフローティングディフュージョンへ、フォトダイオードに蓄積された全ての電子が転送されない可能性がある。
【０１０５】
この場合、表示される画像において出力信号の線型性が喪失する等の問題が発生し、画像の品質が低下する可能性がある。
【０１０６】
これを抑制するための技術の一例として、リセットトランジスタがオンされている時において垂直信号線に流れる電流（ソースフォロワー貫通電流）の電流値が大きくされ、ＣＤＳ動作時における黒レベルがクランプされる時において垂直信号線内を流れる電流の電流値が小さくされる動作が、実行される。この動作によって、リセットトランジスタがオンされている時において垂直信号線の電位が正側に変化され、垂直信号線とフローティングディフュージョンとの間の容量性カップリングによって、フローティングディフュージョンの電位が高くされる。しかし、この動作では、垂直信号線内に流れる電流が一時的にでも大きくなるため、イメージセンサの消費電力等が大きくなる可能性がある。
【０１０７】
本実施形態のイメージセンサにおいて、以下のように、フローティングディフュージョン６の電位が、昇圧される。
【０１０８】
すなわち、リセットトランジスタ２４がオンされることによって、フローティングディフュージョン６の電位がリセットされる際に、垂直信号線ＶＳＬと容量配線（昇圧配線）４０が分離されることによって、垂直信号線ＶＳＬが比較的低い電位に固定される。
【０１０９】
この後、リセット信号が後段の回路１６０，１７０にクランプされる前のタイミングにおいて、垂直信号線ＶＳＬと容量配線４０とが接続される。これによって、垂直信号線ＶＳＬの電位が、前述の固定された比較的低い電位からフローティングディフュージョンの電位に応じた比較的高い電位に変化する。このときに、容量配線４０とフローティングディフュージョン６との間に設けられた容量素子４０Ａにより垂直信号線ＶＳＬの電位の変化に応じて、フローティングディフュージョン６の電位が、比較的高い電圧に昇圧される。
【０１１０】
これによって、本実施形態において、フローティングディフュージョン６のリセット信号のクランプ時、及び、フォトダイオード２１からフローティングディフュージョン６へ信号電荷が転送される前におけるフローティングディフュージョンの電位が、一般的なイメージセンサに比較して、高くできる。
【０１１１】
そのため、例えば、明るい被写体（輝度の高い被写体）が撮影される場合のように、多数の信号電荷がフォトダイオード２１からフローティングディフュージョン６に転送される場合であっても、転送された信号電荷に起因したフローティングディフュージョン６の電位の過剰な低下を抑制でき、フォトダイオード２１内の信号電荷の残留及びフローティングディフュージョン６からフォトダイオード２１への信号電荷の逆流は、ほとんど発生しない。
【０１１２】
それゆえ、本実施形態のイメージセンサによれば、広い範囲にわたって出力信号の線型性を維持することができ、ダイナミックレンジの広い画像を形成できる。
【０１１３】
したがって、本実施形態のイメージセンサは、垂直信号線を流れる電流の増加などに起因するイメージセンサの消費電力の増大を生じずに、フローティングディフュージョンのダイナミックレンジ、及び、ソースフォロワー（アンプトランジスタ）の出力のダイナミックレンジを、向上できる。
【０１１４】
本実施形態のイメージセンサにおいて、単位セル（画素）からの基準信号としてのリセット信号のクランプ時、及び、被写体からの光から生成されたフォトダイオード２１からの信号電荷に起因するフローティングディフュージョン６の電位（画素信号）の検出時において、容量配線４０と垂直信号線ＶＳＬとが短絡される。これによって、フォトダイオードの画素信号の出力時、容量素子４０Ａの静電容量が付加されたフローティングディフュージョン６の実効容量が、低減される。この結果として、ダイナミックレンジを向上させるための容量素子４０Ａに起因する変換ゲインの低下が、防止される。
【０１１５】
尚、裏面照射型イメージセンサを例示して、本実施形態のイメージセンサの構成を説明したが、フローティングディフュージョンに容量素子が接続された回路構成を有するイメージセンサは、表面照射型イメージセンサにも適用でき、上述の効果が得られる。
【０１１６】
以上のように、第１の実施形態の固体撮像装置によれば、イメージセンサによって形成される画像の質を向上できる。
【０１１７】
（ｂ）  動作例  
図６を参照して、第１の実施形態の固体撮像装置（イメージセンサ）の動作例について説明する。尚、ここでは、図６に加えて、図１乃至図５も適宜用いて、本実施形態のイメージセンサの動作例について、説明する。
【０１１８】
図６は、第１の実施形態のイメージセンサの動作例を説明するためのタイミングチャートである。図６の横軸は時間を示し、図６の縦軸は各信号の電位（信号レベル）を示している。
【０１１９】
実施形態のイメージセンサにおける画素アレイ１２の単位セルＵＣからの信号（電荷）の読み出し動作は、例えば、次のように実行される。
【０１２０】
被写体からの光が、イメージセンサに入射され、入射した光がフォトダイオード２１によって光電変換される。フォトダイオード２１の光電変換によって生成された信号電荷は、リードトランジスタ２２がオフされていることによって、フォトダイオード２１内に蓄積される。
【０１２１】
タイミング制御回路１５から指示された動作タイミングに基づいて、選択された画素アレイ１２のロウに対応するアドレス制御線ＡＤＲの信号レベルが、垂直シフトレジスタ１３によって、Ｈレベルに設定される。これによって、アドレストランジスタ２５がオンされる。オン状態のアドレストランジスタ２５を経由して、アンプトランジスタ２６の電流経路が、垂直信号線ＶＳＬに接続される。
【０１２２】
これによって、あるロウに属する単位セルが選択され、リセット状態のフローティングディフュージョン６の電位が検出される。この時、タイミング制御回路１５の制御によって、制御信号Ｖｏｆｆが、Ｈ(high)レベルに設定され、制御素子としてのＮ型ＭＯＳトランジスタ４３がオンする。また、制御線４１に供給される制御信号Ｖｓｈｕｎｔの信号レベルは、Ｌ(low)レベルに設定される。スイッチ素子としてのＮ型トランジスタ４２は、オフされている。オフ状態のトランジスタ４２によって、容量配線４０は、垂直信号線ＶＳＬから電気的に分離されている。これによって、容量素子（容量性カップリング）４０Ａが、フローティングディフュージョン６に接続され、所定の静電容量がフローティングディフュージョン６に付加される。この時、例えば、ブースト電圧Ｖｂｏｏｓｔは、Ｌ（low）レベルに設定されている。この時、垂直信号線ＶＳＬの電位は、比較的低い電位に固定される。
【０１２３】
タイミング制御回路１５から指示された動作タイミングに基づいて、画素アレイ１２内の選択されたロウに対応するリセット制御線ＲＳＴの信号レベル（電位）Ｖｒｓｔが、垂直シフトレジスタ１３によって、Ｈレベルに設定され、リセットトランジスタ２４がオンされる。これによって、フローティングディフュージョン６の電位ＦＤが、電源線ＶＤＤから供給される電位に、リセットされる。この時、リードトランジスタ２２は、オフされている。
【０１２４】
リセット状態のフローティングディフュージョン６の電位ＦＤが、アンプトランジス２６のゲートに印加される。フローティングディフュージョン６の電位ＦＤの大きさに応じて、アンプトランジスタ２６が駆動する。リセット状態のフローティングディフュージョン６の電位ＦＤが印加されたアンプトランジスタ２６の駆動力に応じて、垂直信号線ＶＳＬの電位が変動する。
【０１２５】
この後、リセット制御信号Ｖｒｓtは、ＨレベルからＬレベルに設定される。
【０１２６】
リセット信号が垂直信号線ＶＳＬに出力された後、クランプ制御信号ＣＬＰが、Ｈレベルに設定される前の期間において、制御信号ＶｏｆｆがＨレベルからＬレベルに遷移され、トランジスタ４３がオフされる。ブースト電圧Ｖｂｏｏｓｔを供給するための電源端子が、容量配線４０から電気的に分離される。
【０１２７】
ブースト電圧端子Ｖｂｏｏｓｔが容量配線４０から分離されてからクランプ制御信号ＣＬＰがＨレベルに設定されるまでの期間において、制御信号ＶｓｈｕｎｔがＬレベルからＨレベルに遷移され、トランジスタ４２がオンする。これによって、リセット信号の出力後、容量配線４０が、垂直信号線ＶＳＬに電気的に接続される。この時、垂直信号線ＶＳＬの電位は、比較的低い電位からフローティングディフュージョン６の電位ＦＤに応じた比較的高い電位に変化する。
【０１２８】
制御信号ＶｓｈｕｎｔがＨレベルに設定された後（配線４０が垂直信号線ＶＳＬに接続された後）における容量配線４０の電位は、リセット後のフローティングディフュージョン６の電位ＦＤが供給されたアンプトランジスタ２６の出力電圧（垂直信号線ＶＳＬの電位）によって、制御信号ＶｓｈｕｎｔがＬレベルになっている時の容量配線４０の電圧よりも高い電位になる。容量配線４０の電圧が、制御信号ＶｓｈｕｎｔがＬレベルからＨレベルに遷移するタイミングで、低い電圧から高い電圧に昇圧されるため、容量配線４０と容量結合しているフローティングディフュージョンの電位ＦＤは、容量配線４０の昇圧に応じて、高い電位に変化する。
【０１２９】
このように、フローティングディフュージョン６及び単位セルＵＣからの出力（リセット信号）のダイナミックレンジが大きくなる。また、イメージセンサのダイナミックレンジが大きくなって、垂直信号線ＶＳＬに供給される電流は、大きくならない。
【０１３０】
タイミング制御回路１３１の制御によって、単位セルＵＣのリセット信号をＣＤＳ回路１６にクランプするためのクランプ信号が、Ｈレベルに設定され、フローーティん虞ディフュージョンが昇圧された状態で垂直信号線ＶＳＬに出力されたリセット信号が、ＣＤＳ回路（ＣＤＳユニット）１６によってクランプされる。
【０１３１】
クランプ制御信号ＣＬＰがＨレベルに設定されるまでの期間において、フォトダイオード２１内には、被写体からの光に起因する信号電荷が、蓄積されている。
【０１３２】
そして、タイミング制御回路１３１から指示された動作タイミングに基づいて、Ｈレベルの読み出し制御信号Ｖｒｅａｄが、読み出し制御線ＲＤに供給される。これによって、リードトランジスタ２１がオン状態となり、オン状態のリードトランジスタ２２の電流経路（チャネル）を経由して、フォトダイオード２１からフローティングディフュージョン６に、フォトダイオードに蓄積された信号電荷が転送される。
【０１３３】
なお、２画素１セル構造の単位セルを含むイメージセンサにおいて、単位セルＵＣ内の２つのリードトランジスタ２２Ａ，２２Ｂのうちいずれか一方がオン状態にされ、単位セルＵＣ内の２つのフォトダイオード２１Ａ，２１Ｂのうちオン状態のリードトランジスタ２２に接続されたフォトダイオード２１からフローティングディフュージョン６に信号電荷が転送される。
【０１３４】
フォトダイオード２１からの信号電荷の量に対応して、フローティングディフュージョン６の電位ＦＤが、変化する。例えば、信号電荷が転送された時のフローティングディフュージョン６の電位は、リセット状態時及びリセット信号のクランプ時のフローティングディフュージョン６の電位よりも低い。
【０１３５】
フローティングディフュージョン６の変化した電位が、アンプトランジスタ２６のゲートに印加される。フローティングディフュージョン６の電位ＦＤの大きさ（フォトダイオード１からの信号電荷量）に応じた駆動力で、アンプトランジスタ２６が駆動する。信号電荷量に対応したフローティングディフュージョン６の電位ＦＤが印加されたアンプトランジスタ２６の駆動力に応じて、垂直信号線ＶＳＬの電位が変動する。
【０１３６】
このように、信号電荷の保持状態のフローティングディフュージョン６の電位ＦＤによって駆動されたアンプトランジスタ５からの出力が、単位セルＵＣの出力（画素信号）として、垂直信号線ＶＳＬに出力される。
【０１３７】
タイミング制御回路１３１が指示する動作タイミングに基づいて、制御信号（サンプルホールド信号）Ｓ／Ｈが、Ｈレベルにされ、垂直信号線ＶＳＬに出力された画素信号が、ＣＤＳ回路１６に、サンプリングされる。
【０１３８】
単位セルＵＣからのリセット信号と画素信号とが、ＣＤＳ回路１６のＣＤＳユニット１６０によってＣＤＳ処理され、ＡＤＣ回路１７のＡＤＣユニット１７０によってＡＤ変換される。これによって、単位セルＵＣの出力信号（画素信号）のノイズが除去され、単位セルＵＣの出力信号がアナログ信号からデジタルデータ（デジタル信号）へ変換される。変換されたデジタルデータは、信号処理回路１１に出力される。
【０１３９】
これと同様の動作によって、タイミング制御回路１５及び垂直シフトレジスタ１３の制御に基づいて、画素アレイ１２のロウが順次切り替えられて、選択されたロウに属する単位セルＵＣのリセット信号及び画素信号に対するデジタルデータが、得られる。取得されたデータが、イメージセンサ１０の後段の信号処理回路１１へ出力される。
【０１４０】
イメージセンサ１０からのデジタルデータが、信号処理回路１１によって、例えば、レンズシェーディング補正、傷補正、ノイズ低減処理が施される。これによって、画素アレイ１２の１フレーム分の画像が形成される。
【０１４１】
ここでは、１つの単位セルＵＣ内の２つのフォトダイオード２１Ａ，２１Ｂが、異なる動作タイミングで、フローティングディフュージョン６に導通される例が示されている。しかし、それぞれのフォトダイオード２１Ａ，２１Ｂの特性（例えば、光感度）及びカラーフィルタのレイアウトに応じて、フォトダイオード２１Ａ，２１Ｂが同時にフローティングディフュージョン６に導通するように、２つの読み出し制御線ＲＤＡ，ＲＤＢの電位が制御されてもよい。
【０１４２】
尚、本実施形態において述べられたイメージセンサの動作は一例であって、容量配線４０及び容量素子４０Ａが上述のように制御されていれば、単位セルＵＣの回路構成や、画素アレイ１２及び周辺回路の構成に応じて、イメージセンサの動作は、適宜変更される。
【０１４３】
以上のような本実施形態のイメージセンサの動作によって、次のような効果が得られる。
【０１４４】
本実施形態のイメージセンサの動作において、単位セルＵＣからのリセット信号の出力時、容量配線４０は垂直信号線ＶＳＬから電気的に分離され、容量配線４０とフローティングディフュージョン６との間の容量素子（容量性カップリング）４０Ａの静電容量が、フローティングディフュージョン６に付加される。
【０１４５】
フローティングディフュージョン６のリセット信号の検出時において、フローティングディフュージョン６と容量配線４０との容量性カップリングによって形成された容量素子４０Ａによって、フローティングディフュージョン６の実効的な静電容量が増加する。
【０１４６】
単位セルのリセット信号がクランプされる前のタイミングにおいて、垂直信号線ＶＳＬから分離されていた容量配線４０Ａが、ある電位の垂直信号線ＶＳＬに接続されることによって、容量配線４０Ａの電位が昇圧される。この結果として、本実施形態のイメージセンサの動作において、容量配線４０Ａとフローティングディフュージョン６との間に接続された容量素子４０Ａによって、信号検出部としてのフローティングディフュージョン６の電位ＦＤを、昇圧できる。
【０１４７】
それゆえ、本実施形態において、リセット信号のクランプ時、及び、フォトダイオード２１からフローティングディフュージョン６へ信号電荷が転送される前におけるフローティングディフュージョンの電位が、一般的なイメージセンサに比較して、高い電位になる。
【０１４８】
そのため、例えば、暗い被写体の撮像時のＳ／Ｎ比を向上するためにフローティングディフュージョンの静電容量（面積）が小さくされたイメージセンサにおいて明るい被写体（輝度の高い被写体）が撮影され、多数の信号電荷がフォトダイオード２１からフローティングディフュージョン６に転送される場合であっても、多数の信号電荷によるフローティングディフュージョン６の電位の過剰な低下に起因するフローティングディフュージョン６からフォトダイオード２１への信号電荷の逆流や、フォトダイオード２１内における信号電荷の残留は、ほとんど発生しない。
【０１４９】
この結果として、本実施形態のイメージセンサによれば、広い範囲にわたって出力信号の線型性を維持することができ、ダイナミックレンジの広い画像を形成できる。
【０１５０】
したがって、本実施形態のイメージセンサの動作によれば、イメージセンサ６の消費電力を大きくせずに、フローティングディフュージョン６を昇圧でき、イメージセンサにおけるフローティングディフュージョン６のダイナミックレンジ及びソースフォロワーの出力のダイナミックレンジを、向上できる。
【０１５１】
本実施形態のイメージセンサにおいて、単位セル（画素）からの基準信号としてのリセット信号の出力時（クランプ時）、及び、画素信号の出力時において、容量配線４０は、垂直信号線ＶＳＬに短絡されている。本実施形態において、容量配線４０と垂直信号線ＶＳＬとの短絡によって、容量配線４０とフローティングディフュージョン６との間の実効的な静電容量が低減され、容量素子４０Ａの静電容量ＣＣが付加されたフローティングディフュージョン６の静電容量が、実効的に低減される。
【０１５２】
これによって、本実施形態のイメージセンサの動作によれば、フローティングディフュージョン６に接続された容量素子（容量性カップリング）に起因した変換ゲインの低下が、防止される。
【０１５３】
したがって、第１の実施形態のイメージセンサの動作例によれば、イメージセンサによって形成される画像の質を向上できる。
【０１５４】
（２）  第２の実施形態  
図７を参照して、第２の実施形態の固体撮像装置について、説明する。  
ここでは、図１乃至図６も適宜用いて、第２の実施形態について説明する。尚、第２の実施形態の構成要素に関して、第１の実施形態と同じの構成要素には、同一符号を付し、同じ構成要素の説明は、省略する。
【０１５５】
本実施形態の固体撮像装置が含むイメージセンサの回路構成は、第１の実施形態と同じである。
【０１５６】
図７は、第２の実施形態の固体撮像装置（例えば、イメージセンサ）の動作例を示すタイミングチャートである。図７の横軸は時間を示し、図７の縦軸は各信号の電位（信号レベル）を示している。
【０１５７】
図７に示されるように、本実施形態のイメージセンサは、フォトダイオード２１が取得した画素信号の検出／出力時のブースト電圧Ｖｂｏｏｓｔが、Ｈレベルに設定されていることが、第１の実施形態のイメージセンサの動作例と異なっている。
【０１５８】
図７に示されるように、本実施形態のイメージセンサにおいて、読み出し制御信号ＶｒｅａｄがＨレベルに設定されるタイミングに実質的に同期して、トランジスタ４３がオンされ、且つ、ブースト電圧ＶｂｏｏｓｔがＬレベルからＨレベル（或いは、所定のレベル）に遷移される。垂直信号線ＶＳＬに短絡している容量配線４０に、オン状態のトランジスタ４３を介して、Ｈレベルのブースト電圧Ｖｂｏｏｓｔが供給される。
【０１５９】
これによって、容量配線４０の電位が上昇し、容量素子４０Ａを介して、フローティングディフュージョン６の電位が上昇する。
【０１６０】
尚、ブースト電圧Ｖｂｏｏｓｔの大きさは、Ｈレベル（ＶＤＤ）に限らず、ＨレベルとＬレベル（ＶＳＳ）との中間電位でもよい。
【０１６１】
本実施形態において、リードトランジスタ２２のゲートにＨレベルが印加され、フォトダイオード２１からフローティングディフュージョン６に信号電荷が転送される際に、フローティングディフュージョン６の電位が上昇する。
【０１６２】
そのため、フォトダイオード２１とフローティングディフュージョン６との間により大きな電位差が発生するため、フォトダイオード２１内における信号電荷の滞留がなくなる。
【０１６３】
その結果として、本実施形態において、フォトダイオードに残留した電荷に起因する残像のような、画像に対するノイズが、形成される画像に発生するのを、抑制できる。
【０１６４】
第２の実施形態のイメージセンサ及びその動作においても、第１の実施形態と同様に、単位セルＵＣからの画素信号の検出／読み出し時、容量配線４０が垂直信号線ＶＳＬに短絡されているので、フローティングディフュージョン６に接続された容量素子４０Ａに起因する変換ゲインの低下を抑制できる。
【０１６５】
以上のように、第２の実施形態によれば、第１の実施形態と同様に、イメージセンサによって形成される画像の質を向上できる。
【０１６６】
（３）  第３の実施形態
図８及び図９を参照して、第３の実施形態の固体撮像装置（例えば、イメージセンサ）について、説明する。  
尚、第３の実施形態の構成要素に関して、第１及び第２の実施形態と同じの構成要素には、同一符号を付し、同じ構成要素の説明は、省略する。
【０１６７】
第３の実施形態のイメージセンサは、フローティングディフュージョンに接続される容量素子を形成するための配線の構成が、第１及び第２の実施形態と異なっている。
【０１６８】
図８及び図９は、第３の実施形態のイメージセンサの構造例を示す図である。
【０１６９】
図８は、第３の実施形態のイメージセンサの平面構造を示す平面図である。図９は、第３の実施形態のイメージセンサの断面構造を示す断面図である。図９は、図８のＩＸ−ＩＸ線に沿う断面構造を示している。図９において、半導体基板上の層間絶縁膜の図示は、省略する。
【０１７０】
第３の実施形態のイメージセンサは、容量配線４０Ｘが半導体基板の表面に対して垂直方向に信号検出線ＦＤＬに隣り合うように、容量配線４０Ｘが、層間絶縁膜９０内に設けられていることが、第１の実施形態のイメージセンサと異なっている。
【０１７１】
例えば、容量配線４０は、信号検出線ＦＤＬが設けられた第１の配線レベル上方の第３の配線レベルＭ３に設けられている。
【０１７２】
容量配線４０は、半導体基板３０の表面に対して垂直方向において信号検出線ＦＤＬとオーバーラップするように、容量配線４０が、第３の配線レベルＭ３内に設けられている。
【０１７３】
中間配線５０が、容量配線４０と信号検出線ＦＤＬとの間に、設けられている。中間配線５０は、第２の配線レベルＭ２内に設けられている。画素アレイ１２内における中間配線５０の配置位置は、半導体基板３０の表面に対して垂直方向において信号検出線ＦＤＬ及び容量配線４０とオーバーラップする。中間配線５０は、プラグＶＰを介して、容量配線４０に接続されている。導電体（例えば、プラグ）による中間配線５０と信号検出線ＦＤＬとの間の接続は、無い。
【０１７４】
中間配線５０と信号検出線ＦＤＬとの間に、容量性カップリングが生じる。中間配線５０と信号検出線ＦＤＬとの間の容量性カップリングが、フローティングディフュージョン６と容量配線４０との間に接続される容量素子４０Ａとして、機能する。
【０１７５】
中間配線５０と信号検出線ＦＤＬとの間に所定の大きさの静電容量ＣＣの容量性カップリングが形成されるように、中間配線５０が信号検出線ＦＤＬにオーバーラップしていれば、中間配線５０に接続された容量配線４０の全体が、信号検出線ＦＤＬとオーバーラップしていなくともよい。中間配線５０を設けずに、容量配線４０が半導体基板３０の表面に対して垂直方向において信号検出線ＦＤＬとオーバーラップするように、容量配線４０が、第２の配線レベルＭ２内に設けられてもよい。この場合、第１の配線レベルＭ１内の信号検出線ＦＤＬと第２の配線レベルＭ２内の容量配線４０との間に、容量素子４０Ａとしての容量性カップリングが、生じる。
【０１７６】
容量配線４０が信号検出線が設けられた配線レベルと異なる配線レベルに設けられることによって、信号検出線が設けられた配線レベル（例えば、第１の配線レベル）内の配線数を削減でき、配線の設計レイアウトの自由度を向上できる。
【０１７７】
例えば、容量配線４０は、第１の配線レベル内の垂直信号線ＶＳＬと異なる配線レベルに設けられ、容量配線４０は、垂直信号線ＶＳＬから離れている。それゆえ、容量配線４０と垂直信号線ＶＳＬとの間の寄生容量を低減できる。これによって、容量配線４０と垂直信号線ＶＳＬとの間の寄生容量に起因して、垂直信号線ＶＳＬにノイズが発生するのを抑制できる。
【０１７８】
尚、本実施形態のイメージセンサは、第１及び第２の実施形態で述べたイメージセンサの動作を適用できる。
【０１７９】
以上のように、第３の実施形態に固体撮像装置によれば、第１の実施形態の固体撮像装置と同様に、イメージセンサによって形成される画像の質を向上できる。
【０１８０】
（４）  変形例  
図１０及び図１１を参照して、実施形態の固体撮像装置の変形例について説明する。尚、本変形例の固体撮像装置が含む構成要素について、第１及び第２の実施形態と同じ構成要素と同じ参照符号を付し、その構成要素の説明は、必要に応じて行う。
【０１８１】
イメージセンサの画素アレイの回路構成は、１画素１セル構造でもよい。  
図１０及び図１１は、本実施形態のイメージセンサの変形例における、１画素１セル構造の画素アレイの回路構成を示す等価回路図である。
【０１８２】
図１０に示されるように、１画素１セル構造の単位セルＵＣ内に含まれるフォトダイオード２１の個数は、１個である。また、フォトダイオード２１に対応するように、１個のリードトランジスタ２２が、単位セル内に設けられている。
【０１８３】
また、図１１に示されるように、アンプトランジスタ２６とアドレストランジスタ２５の接続順序が、図１０に示される例と反対でもよい。
【０１８４】
図１０のイメージセンサ１１は、アンプトランジスタ２６の電流経路の一端が、垂直信号線ＶＳＬに直接接続され、アンプトランジスタ２６の電流経路の他端が、アドレストランジスタ２５の電流経路を介して、電源端子ＶＤＤに接続される。アドレストランジスタ２５の電流経路は、アンプトランジスタ２６の電流経路を介して、垂直信号線ＶＳＬに接続されている。
【０１８５】
尚、各単位セルＵＣは、アドレストランジスタ５を含まなくともよい。単位セルＵＣがアドレストランジスタ５を含まない場合、アドレス信号線ＡＤＲも設けられない。
【０１８６】
単位セルＵＣは、４画素１セル構造或いは８画素１セル構造のように、１つの単位セルが、３以上の画素（フォトダイオード）を含む回路構成（多画素１セル構造）でもよい。複数の画素を含む単位セル内において、３以上のフォトダイオードが、１つのフローティングディフュージョン及びリセットトランジスタ、アンプトランジスタ及びアドレストランジスタを共有する。複数の画素を含む単位セルにおいて、フォトダイオード毎に、１つのリードトランジスタが設けられる。
【０１８７】
図１０及び図１１に示されるイメージセンサにおいても、容量配線４０が、イメージセンサ４０内に設けられ、容量素子４０Ａが、容量配線４０と各フローティングディフュージョン６との間に、接続されている。
【０１８８】
図１０及び図１１に示されるイメージセンサの動作時、単位セルＵＣからのリセット信号の出力時、容量配線４０は、垂直信号線ＶＳＬから電気的に分離される。これによって、フローティングディフュージョン６に接続された容量素子４０Ａによって、フローティングディフュージョン６を昇圧でき、ダイナミックレンジが向上する。
【０１８９】
そして、単位セルＵＣからの画素信号の出力時、容量配線４０が、垂直信号線ＶＳＬに電気的に接続される。これによって、フローティングディフュージョン６に接続された容量素子４０Ａに起因する変換ゲインの低下が、防がれる。
【０１９０】
以上のように、図１０及び図１１に示される変形例のイメージセンサのように、単位セルの内部構成が変化しても、上述の実施形態と同様に、イメージセンサの画質を向上できる。
【０１９１】
（４）  適用例  
図１２を用いて、実施形態に係る固体撮像装置の適用例について、説明する。
【０１９２】
図１２は、本実施形態の固体撮像装置の適用例を説明するための模式図である。
【０１９３】
図１２は、本実施形態の固体撮像装置（例えば、イメージセンサ）１０を含むカメラモジュール及びデジタルカメラの構成例を示すブロック図である。
【０１９４】
各実施形態のイメージセンサ１０は、モジュール化され、デジタルカメラ９００内に搭載される。以下では、本実施形態のイメージセンサ１０を含むモジュールのことを、カメラモジュールとよぶ。
【０１９５】
図１２に示されるように、本実施形態のイメージセンサ１０（及び信号処理回路）を含んでいるカメラモジュールＣＭは、デジタルカメラ９００内に搭載される。
【０１９６】
デジタルカメラ９００は、画像処理回路（ＩＳＰ）１０２、メモリ１０３、ディスプレイ１０４、及び、コントローラ１０５を含んでいる。
【０１９７】
図１２のカメラモジュールＣＭは、イメージセンサ１０の他に、光学レンズユニット（撮像光学系）１０１を含んでいる。
【０１９８】
光学レンズユニット１０１は、入射光（被写体からの光）を本実施形態のイメージセンサ１０に集光し、入射光に対応する被写体像をイメージセンサ１０上に結像させる。光学レンズユニット１０１は、複数のレンズを含む。各レンズに対する機械的又は電気的な制御によって、光学レンズユニット１０１の光学特性（例えば、焦点距離）を制御できる。
【０１９９】
ＩＳＰ１０２は、カメラモジュールＣＭの撮像により得られた画像信号を処理する。メモリ１０３は、ＩＳＰ１０２からの信号を記憶する。メモリ１０３は、外部から与えられた信号及びデータを記憶することもできる。ＩＳＰ１０２によって信号処理されたデータは、カメラモジュールＣＭ内にフィードバック制御される。ＩＳＰ１０２内に、図１の信号処理回路１１が、設けられてもよい。
【０２００】
ディスプレイ（例えば、液晶ディスプレイ）１０４に、ＩＳＰ１０２からの信号又はメモリ１０３からの信号が、表示される。ＩＳＰ１０２及びメモリ１０３からディスプレイ１０４に出力される信号は、イメージセンサ１０が取得した被写体からの光に対応した画像データ（静止画データ又は動画データ）である。コントローラ１０５は、カメラモジュール内の各構成部１０１〜１０４の動作を制御する。
【０２０１】
カメラモジュールＣＭは、デジタルカメラ１以外に、例えば、カメラ付き携帯端末、カメラ付きパーソナルコンピュータ、及び、車載カメラ等の電子機器、に適用される。
【０２０２】
以上のように、実施形態の固体撮像装置は、カメラモジュール及びデジタルカメラに、適用できる。
【０２０３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０２０４】
１０：イメージセンサ、１２：画素アレイ、ＵＣ：単位セル、２１：フォトダイオード、６：フローティングディフュージョン、４０：容量配線、４０Ａ：容量素子。
【図１】
2015056878.tif 000003
【図２】
2015056878.tif 000004
【図３】
2015056878.tif 000005
【図４】
2015056878.tif 000006
【図５】
2015056878.tif 000007
【図６】
2015056878.tif 000008
【図７】
2015056878.tif 000009
【図８】
2015056878.tif 000010
【図９】
2015056878.tif 000011
【図１０】
2015056878.tif 000012
【図１１】
2015056878.tif 000013
【図１２】
2015056878.tif 000014