(57)【要約】【課題】ＡＦ制御などを行う際、データ転送時間を短縮するとともに画質の低下が生じないようにする。【解決手段】被写体の光学像を光電変換して画素信号を生成する画素をマトリックス状に配列した画素部を有する第１の素子部と、画素部から画素信号を読み出す読み出し手段が配設された第２の素子部とを備えた撮像素子において、読み出し手段は、画素部の少なくとも第１の画素群の画素信号を読み出す第１の読み出し手段と、第２の画素群の画素信号を読み出す第２の読み出し手段を有し、第１の読み出し手段及び第２の読み出し手段は、画素信号をデジタル信号に変換する変換手段を有し、撮像素子は、画素部の第１の画素群から読み出された画素信号のデジタル信号を用いて、被写体の撮影動作の制御情報を生成する制御情報生成手段を備える。【選択図】図２
2015012489.tif 000002
【特許請求の範囲】
【請求項１】
被写体の光学像を光電変換して画素信号を生成する画素をマトリックス状に配列した画素部を有する第１の素子部と、前記画素部から画素信号を読み出す読み出し手段が配設された第２の素子部とを備えた撮像素子において、
前記読み出し手段は、前記画素部の少なくとも第１の画素群の画素信号を読み出す第１の読み出し手段と、第２の画素群の画素信号を読み出す第２の読み出し手段を有し、
前記第１の読み出し手段及び第２の読み出し手段は、画素信号をデジタル信号に変換する変換手段を有し、
前記撮像素子は、前記画素部の第１の画素群から読み出された画素信号のデジタル信号を用いて、前記被写体の撮影動作の制御情報を生成する制御情報生成手段を備えることを特徴とする撮像素子。
【請求項２】
前記変換手段は、前記第２の素子部に配設され、前記制御情報生成手段は第２の素子部に配設されていることを特徴とする請求項１に撮像素子。
【請求項３】
前記変換手段の少なくとも一部は、前記第１の素子部に配置されていることを特徴とする請求項２に記載の撮像素子。
【請求項４】
前記制御情報生成手段は、前記第１の素子部に配設されていることを特徴とする請求項１に記載の撮像素子。
【請求項５】
前記第１の読み出し手段は、前記第１の画素群から読み出した画素信号のデジタル信号を選択的に前記制御情報生成手段に出力するスイッチ手段を有することを特徴とする請求項１乃至４のいずれか一項に記載の撮像素子。
【請求項６】
前記変換手段は前記第１の素子部に配設され、前記制御情報生成手段は前記第２の素子部に配設されていることを特徴とする請求項１に記載の撮像素子。
【請求項７】
前記第１の素子部と第２の素子部は、積層して配置され、互いに電気的に接続するための接続手段を有し、前記第１の素子部が前記光学像を受光する側に位置していることを特徴とする請求項１乃至６のいずれか一項に記載の撮像素子。
【請求項８】
前記制御情報生成手段は、前記制御情報としてオートフォーカス制御を行う際に用いられるオートフォーカス評価値を生成することを特徴とする請求項１乃至７のいずれか一項に記載の撮像素子。
【請求項９】
前記制御情報生成手段は、前記制御情報としてホワイトバランス補正を行う際に用いられるホワイトバランス係数を生成することを特徴とする請求項１乃至８のいずれか一項に記載の撮像素子。
【請求項１０】
前記変換手段は、前記画素部の列配列ごとに、前記電圧信号の信号電位と参照電圧とを比較判定し、その判定信号を出力する複数のコンパレータと、前記コンパレータの出力により時間を計数する複数のカウンタとから成り、前記複数のコンパレータの全てまたは少なくとも一部は前記第１の素子部に含まれるとともに、前記第１の素子部に含まれる前記コンパレータの出力に対応する前記複数のカウンタは前記第２の素子部に含まれることを特徴とする請求項１に記載の撮像素子。
【請求項１１】
被写体の光学像を形成する撮影光学系と、
前記光学像を撮像する請求項１乃至１０のいずれか一項に記載の撮像素子と、
前記撮像装置の撮像モードに従って、前記撮像素子の駆動を制御する制御手段と、
前記制御手段による駆動された撮像素子の第２の画素群から読み出された画素信号のデジタル信号に基づいて、画像表示を行う表示手段と、
を備えることを特徴とする撮像装置。
【請求項１２】
前記制御手段は前記第１の読み出し手段および第２の読み出し手段を制御し、前記第１の画素群を第１のフレームレートで読み出し、前記第２の画素群を前記第１のフレームレートよりも遅い第２のフレームレートで読み出すことを特徴とする請求項１１に記載の撮像装置。
【請求項１３】
前記撮像モードは、前記第１の画素群の読み出しを行う第１の撮像モードと前記第２の画素群の読み出しを行う第２の撮像モードを含み、前記制御手段は、前記第１の撮像モードが設定されている場合は、前記第１の撮像モードおよび前記第２の撮像モードを同時に開始することを特徴とする請求項１１又は１２に記載の撮像装置。
【請求項１４】
前記制御情報生成手段は、前記制御情報としてオートフォーカス制御を行う際に用いられるオートフォーカス評価値を生成し、前記制御手段は、前記第１の撮像モードにおいて、前記制御情報生成手段が制御情報として生成されたオートフォーカス評価値に基づいて前記撮影光学系を駆動し、前記オートフォーカス評価値が予め定められた評価条件を満足しているか否かを判定して、前記評価条件が満足されたと判定した場合は、前記オートフォーカス制御を停止することを特徴とする請求項１１乃至１３のいずれか一項に記載の撮像装置。
【請求項１５】
前記画素部から読み出された画素信号のデジタル信号を処理する信号処理手段をさらに備え、
前記制御情報生成手段は、前記制御情報としてホワイトバランス補正を行う際に用いられるホワイトバランス係数を生成し、前記信号処理手段は、前記ホワイトバランス係数に基づいて、前記画像信号を補正することを特徴とする請求項１１乃至１３のいずれか一項に記載の撮像装置。
【請求項１６】
被写体を照明するために発光する発光手段をさらに備え、
前記制御情報生成手段は、前記制御情報として前記発光手段の発光量を制御するための発光制御量を生成し、前記制御手段は、前記発光手段をプリ発光させた後、前記制御情報生成手段から前記発光制御量を取得して、前記発光制御量に従って前記発光手段を本発光させることを特徴とする請求項１１乃至１３のいずれか一項に記載の撮像装置。
【請求項１７】
前記制御手段は、前記第１の撮像モードおよび第２の撮像モードに従って前記スイッチ手段の切り替えを制御することを特徴とする請求項１３乃至１６のいずれか一項に記載の撮像装置。
【請求項１８】
前記制御手段は、前記第１の撮像モードおよび第２の撮像モードに従って前記変換手段の動作条件を切り替え、前記動作条件は、変換レート、変換分解能、変換ゲインのいずれかを含むことを特徴とする請求項１３乃至１７のいずれか一項に記載の撮像装置。
【請求項１９】
被写体の光学像を形成する撮影光学系と、前記光学像を撮像する請求項１乃至１０のいずれか一項に記載の撮像素子とを有する撮像装置の制御方法において、
前記第１の画素群の読み出しを行う第１の撮像モードと前記第２の画素群の読み出しを行う第２の撮像モードに従って、前記撮像素子の駆動を制御する駆動ステップと、
前記第２の撮像モードに従って駆動された撮像素子の第２の画素群から読み出された画素信号のデジタル信号に基づいて、画像表示を行う表示ステップと、
前記第１の撮像モードに従って駆動された撮像素子の第１の画素群の画像信号のデジタル信号に基づいて生成された前記制御情報に従って撮影動作を制御する制御ステップと、
を備えることを特徴とする制御方法。
【請求項２０】
請求項１９に記載の制御方法をコンピュータに実行させるための制御プログラム。
【請求項２１】
請求項１９に記載の制御方法をコンピュータに実行させるための制御プログラムを記憶した記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層構造を有する撮像素子およびそれを備える撮像装置に関し、特に、画像データに応じて測光測距などに係る評価値を検出する構成を備えた撮像素子に関する。
【背景技術】
【０００２】
従来、撮像装置においてフォーカス制御に用いる被写体の位置情報を得る際には、撮像素子から出力される画像信号に基づいて当該位置情報を得ている。また、被写体を示す光信号を専用の検出装置に直接入力して、当該光信号が示す画像における位相差に基づいて位置情報を得ることも行われている。なお、画像データに基づいて位置情報を得る場合には、専用の検出装置が不要となる点で、撮像装置を小型化することができる。
【０００３】
図１７は、従来の撮像装置においてライブビューの際のオートフォーカス撮像動作（ＡＦ評価撮像）のタイミングを説明するための図である。図に示されるように、従来の撮像装置においては、垂直同期信号（Ｖｅｒｔｉｃａｌ  Ｄｒｉｖｉｎｇ  Ｐｕｌｓｅ：ＶＤ）によって撮像タイミングが規定されている。ＡＦ制御信号がオンとなると、ライブビュー撮像期間後のＶＤに従ってＡＦ評価用の画像の撮像が行われ、ＡＦ制御信号がオフとなると、再びライブビュー撮像期間となる。
【０００４】
このように、ライブビュー用画像を得るライブビュー撮像期間とＡＦ評価用画像を得るＡＦ動作期間とは時間軸に沿ってシリアルに配置されているので、ライブビュー用画像とＡＦ評価用画像を同時に撮像する構成にはなっていない。このため、図示するようにライブビュー用画像の撮像期間（フレーム）の間に位置するＡＦ動作期間でＡＦ評価用画像を撮像しているので、ライブビュー用画像とＡＦ評価用画像との間にタイムラグが存在する。
【０００５】
加えて、ＡＦ評価用画像を撮像する際においてもライブビュー表示は行われるものの、この際には、ＡＦ評価用画像に基づいてライブビュー表示が行われる。そして、図８に示すように、ＡＦ評価用画像を撮像する際には、ライブビュー撮像期間よりもフレームレートが高くされるため、撮像素子の読み出しにおける間引き率が高くなり、画質の低下が避けられない。
【０００６】
この点を回避するため、例えば、撮像素子の画素部に焦点信号検出用画素を撮像信号用画素とは別に設けるようにした構成がある。この構成では、ライブビュー表示のための撮像用信号を読み出すライブビュー用読み出しモードとともに、焦点検出用信号および自動露光（ＡＥ）用測光情報に用いるための撮像用信号を撮像素子から読み出す焦点検出・自動露光用読み出しモードを備える。そして、これら読み出しモードをフレーム毎に循環的に繰り返して行うようにしている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−８９１０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところが、特許文献１においては、画素単位で撮像素子から画像信号（つまり、電荷）を読み出すため、電荷の転送に時間が掛かってしまうばかりでなく、転送データ量が多くなって消費電力が増大する。さらに、撮像素子の出力である画像信号は別の制御装置などによって画像信号処理されることになるので、転送データ量が多いと、制御装置における処理負荷が増大してしまう。加えて、特許文献１においては、画素部に焦点信号検出用画素が設けられているため、結果的に撮像信号用画素のエリアが小さくなり、焦点信号検出用画素は撮像信号（画像信号）を得る際には用いられないので、その分画質が低下してしまう。
【０００９】
そこで、本発明の目的は、データ転送時間を短縮するとともに画質が低下することのない撮像素子を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明によれば、被写体の光学像を光電変換して画素信号を生成する画素をマトリックス状に配列した画素部を有する第１の素子部と、画素部から画素信号を読み出す読み出し手段が配設された第２の素子部とを備えた撮像素子において、読み出し手段は、画素部の少なくとも第１の画素群の画素信号を読み出す第１の読み出し手段と、第２の画素群の画素信号を読み出す第２の読み出し手段を有し、第１の読み出し手段及び第２の読み出し手段は、画素信号をデジタル信号に変換する変換手段を有し、撮像素子は、画素部の第１の画素群から読み出された画素信号のデジタル信号を用いて、被写体の撮影動作の制御情報を生成する制御情報生成手段を備える。
【００１１】
本発明による撮像装置は、被写体の光学像を形成する撮影光学系と、光学像を撮像する上記撮像素子と、撮像装置の撮像モードに従って、撮像素子の駆動を制御する制御手段と、制御手段による駆動された撮像素子の第２の画素群から読み出された画素信号のデジタル信号に基づいて、画像表示を行う表示手段とを備える。
【発明の効果】
【００１２】
本発明によれば、フォーカス制御などの制御を行う際、当該制御のみに用いられる制御情報を撮像素子から出力するようにしたので、データ転送時間を短縮し、しかも画質の低下を回避することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施例に係る撮像素子を用いた撮像装置の構成を示すブロック図である。
【図２】本発明の第１の実施例に係る撮像素子の構成を説明するための図である。
【図３】本発明の第１の実施例に係る撮像素子の第１のチップにおける画素選択を説明するための図である。
【図４】本発明の第１の実施例における撮像装置のＡＦ評価モードでの撮像タイミングを示す図である。
【図５】本発明の第１の実施例における撮像装置の制御動作のフローチャートを示す図である。
【図６】本発明の第２の実施例に係る撮像素子の構成を示すブロック図である。
【図７】本発明の第２の実施例における撮像装置の測光評価モードでの撮像タイミングを示す図である。
【図８】本発明の第３の実施例に係る撮像素子の積層チップの構成の一例を示す図である。
【図９】本発明の第３の実施例に係る撮像素子の構成を示すブロック図である。
【図１０】本発明の第３の実施例に係る撮像素子におけるライブビュー用行選択時とＡＦ用行選択時のＡＤ変換条件の設定の一例を示す図である。
【図１１】本発明の第３の実施例に係る撮像素子におけるライブビュー用行選択時とＡＦ用行選択時のＡＤ変換の入出力特性を示す図である。
【図１２】本発明の第４の実施例に係る撮像素子のカラムＡＤの構成を示すブロック図である。
【図１３】本発明の第４の実施例に係る撮像素子のカラムＡＤの動作のタイミングを示す図である。
【図１４】本発明の第４の実施例に係る撮像素子の構成を示すブロック図である。
【図１５】本発明の第５の実施例に係る撮像素子の構成を示すブロック図である。
【図１６】従来の撮像装置におけるライブビュー動作でのオートフォーカス撮像動作のタイミングを示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１５】
［第１の実施例］
図１は、本発明の第１の実施例に係る撮像素子を備えた撮像装置の構成を示すブロック図である。図示の撮像装置は、例えば、動画機能付き電子スチルカメラ又はビデオカメラに適用される。
【００１６】
同図において、撮像装置１００は、光学鏡筒１０１、撮像素子１０２、駆動部１０３、信号処理部１０４、圧縮伸長部１０５、制御部１０６、発光部１０７、操作部１０８、画像表示部１０９、および画像記録部１１０を有している。
【００１７】
光学鏡筒１０１は、撮影光学系であるレンズユニット（図示せず、以下単にレンズと呼ぶ）および光学機構部１１１を備えている。レンズは被写体からの光（光学像）を撮像素子１０２に集光する（つまり、結像する）。図示はしないが、光学機構部１１１はＡＦ機構、ズーム駆動機構、メカニカルシャッタ機構、および絞り機構など有している。そして、光学機構部１１１は、制御部１０６による制御の下で駆動部１０３によって駆動される。
【００１８】
本実施例に係る撮像素子１０２は、後述する画素部２０１およびＡ／Ｄコンバータ（図示せず）を有し、例えば、所謂ＸＹ読み出し方式のＣＭＯＳ型イメージセンサである。そして、撮像素子１０２は、制御部１０６による制御の下で動作する駆動部１０３によって、露光、信号読み出し、およびリセットなどの撮像動作を行って、撮像信号（画像信号ともいう）を出力する。撮像素子１０２には、ＡＦ評価値検出部１１２が備えられている。このＡＦ評価値検出部１１２は撮像素子１０２で得られる画像信号から得られるコントラスト情報および位相差情報に基づいて、制御部１０６で制御されるタイミングでＡＦ評価値（オートフォーカス評価値）を検出する。ＡＦ評価値検出部１１２は当該ＡＦ評価値を制御部１０６に出力する。
【００１９】
信号処理部１０４は、制御部１０６による制御の下で、撮像素子１０２の出力である画像信号に対して、ホワイトバランス調整処理、色補正処理、およびＡＥ（Ａｕｔｏ  Ｅｘｐｏｓｕｒｅ）処理などの信号処理を施して画像データとして出力する。圧縮伸長部１０５は、制御部１０６による制御の下で動作する。そして、信号処理部１０４の出力である画像データに対して、ＪＰＥＧ（Ｊｏｉｎｔ  Ｐｈｏｔｏｇｒａｐｈｉｃ  Ｃｏｄｉｎｇ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）方式などの所定の静止画像データフォーマットによって圧縮符号化処理を行う。また、圧縮伸長部１０５は制御部１０６から送られた符号化画像データを伸長復号化処理する。なお、圧縮伸長部１０５は、ＭＰＥＧ（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）方式などにより動画像データについて圧縮符号化／伸長復号化処理を行うようにしてもよい。
【００２０】
制御部１０６は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、およびＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などを備えるマイクロコントローラである。ＣＰＵは、ＲＯＭに記憶されたプログラムを実行することによって、撮像装置１００全体を統括的に制御する。
【００２１】
発光部１０７は、信号処理部１０４によるＡＥ処理によって被写体の露光値が低いと判定されると、被写体に対して光を照射して照明を行う。発光部１０７として、例えば、キセノン管を用いたストロボ装置又はＬＥＤ発光装置が用いられる。
【００２２】
操作部１０８は、例えば、シャッタレリーズボタンなどの各種操作キー、レバー、およびダイヤルを有し、ユーザの入力操作に応じた操作信号を制御部１０６に与える。
【００２３】
画像表示部１０９は、例えば、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）などの表示デバイスおよびＬＣＤに対するインタフェース回路を備え、制御部１０６から送られた画像データで表わされる画像を表示デバイスに表示する。画像記録部１１０は、例えば、可搬型の半導体メモリ、光ディスク、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）、又は磁気テープなどの記録媒体であり、圧縮伸長部１０５により圧縮符号化された画像データを画像ファイルとして記憶する。また、画像記録部１１０は制御部１０６によって指定された画像ファイルを読み出して制御部１０６に出力する。
【００２４】
ここで、図１に示す撮像装置１００の基本的な動作について説明する。本実施例における撮像装置は、操作部１０８の操作で設定できる撮影モードとして、静止画撮影モードと動画撮影モードを有し、またこれらの撮影モードで撮影されて記録された画像を再生して表示する機能を有する。
【００２５】
例えば、静止画像を撮影する際には、その撮像前において、撮像素子１０２では画素２０１から出力された画像信号を順次ＣＤＳ処理およびＡＧＣ処理を施した後、Ａ／Ｄコンバータでデジタル画像信号に変換される。そして、このデジタル画像信号はＡＦ評価検出部１１２および信号処理部１０４に出力される。
【００２６】
ＡＦ評価値検出部１１２は、デジタル画像信号から得られるコントラスト情報に基づいてＡＦ評価値（制御情報）を算出して、当該ＡＦ評価値を制御部１０６に出力する。制御部１０６はＡＦ評価値に基づいて光学機構部１１１の制御量を決定し、この制御量に応じて駆動部１０３を制御する。これによって、光学機構部１１１が駆動部１０３によって駆動される。
【００２７】
信号処理部１０４は、上記のデジタル画像信号に対して、例えば、画質補正処理を施してカメラスルー画像信号を生成し、当該カメラスルー信号を制御部１０６を介して画像表示部１０８に送る。これによって、画像表示部１０８はカメラスルー画像信号で表わされるカメラスルー画像を表示し、ユーザはカメラスルー画像を目視しつつ画角合わせを行うことができる。
【００２８】
この状態で、操作部１０８のシャッタレリーズボタンが押下されると、制御部１０６の制御によって、撮像素子１０２から１フレーム分の撮像信号（デジタル画像信号）が信号処理部１０４に取り込まれる。信号処理部１０４は当該１フレーム分のデジタル画像信号に画質補正処理を施して、処理後のデジタル画像信号（画像データ）を圧縮伸長部１０５に送る。圧縮伸長部１０５は画像データを圧縮符号化して、符号化画像データを制御部１０６を介して画像記録部１１０に送る。これによって、撮像された静止画像に係る画像ファイルが画像記録部１１０に記録される。
【００２９】
画像記録部１１０に記録された画像ファイルを再生する際には、制御部１０６は、操作部１０８からの操作入力に従って選択された画像ファイルを画像記録部１１０から読み込む。制御部１０６は当該読み込んだ画像ファイルを圧縮伸長部１０５に送って、圧縮伸長部１０５に伸長復号化処理を実行させる。復号化された画像データは制御部１０６を介して画像表示部１０９に送られる。これによって、画像表示部１０９には画像データに応じた静止画像が再生表示される。
【００３０】
動画像データを記録する際には、制御部１０６の制御によって撮像素子１０２から出力されたデジタル画像信号が信号処理部１０４に取り込まれる。信号処理部１０４において順次処理された画像データは圧縮伸長部１０５で圧縮符号化処理される。そして、圧縮伸長部１０５から符号化動画像データが順次画像記録部１１０に転送されて動画像ファイルとして記録される。
【００３１】
画像記録部１１０に記録された動画像ファイルを再生する際には、制御部１０６は、操作部１０８からの操作入力に従って、選択された動画像ファイルを画像記録部１１０から読み込む。制御部１０６は当該動画像ファイルを圧縮伸長部１０５に送って、圧縮伸長部１０５に伸長復号化処理を実行させる。復号化された動画像データは制御部１０６を介して画像表示部１０９に送られる。これによって、画像表示部１０９には動画像データに応じた動画像が再生表示される。
【００３２】
上述の説明から明らかなように、図１に示す例では、制御部１０６および駆動回路１０３が制御手段および読み出し制御手段として機能する。また、制御部１０６および画像表示部１０９は表示制御手段として機能する。
図２は、本実施例に係る撮像素子１０２の構成を説明するための図である。図２（ａ）は本実施例の撮像素子の斜視図であり、図２（ｂ）はその構成を示すブロック図である。
【００３３】
図２（ａ）において、撮像素子１０２は第１のチップ（第１の素子部）２０および第２のチップ２１（第２の素子部）を有し、第２のチップ２１上に第１のチップ２０が積層されている。第１のチップ２０はマトリックス状に配列された複数の画素２０１を有し、第１のチップ２０は画素配列を光入射側に向けて積層されている（つまり、光学像の受光する側に位置している）。第２のチップ２１には、後述する列走査回路２１３−ａおよび２１３−ｂと行走査回路２１２などの画素駆動回路が形成されるとともに、前述のＡＦ評価値検出部（制御情報生成手段）１１２が形成されている。
【００３４】
このように、第１のチップ２０に画素２０１を形成し、第２のチップ２１に画素駆動回路およびＡＦ評価値検出部１１２を形成すれば、撮像素子１０２の周辺回路および画素部の製造プロセスを分けることができる。これにより、周辺回路における配線の細線化、高密度化による高速化、小型化、および高機能化を図ることができる。
【００３５】
図２（ｂ）に示すように、第１のチップ２０において、画素２０１はマトリクス状に配列されており、各画素２０１は水平方向（行方向）において転送信号線２０３、リセット信号線２０４、および行選択信号線２０５に接続されている。また、垂直方向（列方向）において列信号線２０２−ａおよび２０２−ｂに接続されている。なお、列信号線２０２−ａおよび２０２−ｂの各々は、行単位で、画素を異なる読み出し先に接続する。
【００３６】
また、画素２０１の各々は、図示するように、光電変換素子であるフォトダイオードＰＤ、転送トランジスタＭ１、リセットトランジスタＭ２、増幅トランジスタＭ３、選択トランジスタＭ４、フローティングディフュージョンＦＤを有している。なお、図示の例では、トランジスタの各々はｎチャネルＭＯＳＦＥＴ（ＭＯＳ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）である。
【００３７】
転送トランジスタＭ１、リセットトランジスタＭ２、および選択トランジスタＭ４のゲートには、それぞれ転送信号線２０３、リセット信号線２０４、および行選択信号線２０５が接続されている。これら信号線２０３〜２０５は水平方向に延在し、同一行の画素を同時に駆動する。これによってライン順次動作型のローリングシャッタ又は全行同時動作型のグローバルシャッタの動作を制御することができる。さらに、選択トランジスタＭ４のソースには列信号線２０２−ａ又は２０２−ｂが行単位で接続されている。
【００３８】
フォトダイオードＰＤは、光電変換によって生成された電荷を蓄積する。フォトダイオードＰＤのＰ側は接地され、Ｎ側は転送トランジスタＭ１のソースに接続されている。転送トランジスタＭ１がオンすると、フォトダイオードＰＤの電荷がＦＤに転送され、ＦＤには寄生容量が存在するので、ＦＤに転送された電荷が蓄積される。
【００３９】
増幅トランジスタＭ３のドレインには電源電圧Ｖｄｄが印加され、そのゲートはＦＤに接続されている。増幅トランジスタＭ３は、ＦＤの電荷（つまり、電圧）を増幅して電圧信号に変換する。選択トランジスタＭ４は、行選択信号線２０５によって、信号を読み出す画素を行単位で選択するためのものであり、そのドレインは増幅トランジスタＭ３のソースに接続されている。また、選択トランジスタＭ４のソースは列信号線２０２に接続されている。
【００４０】
行選択信号線２０５によって選択トランジスタＭ４がオンすると、ＦＤの電圧に対応する電圧信号が列信号線２０２に出力される。リセットトランジスタＭ２のドレインには電源電圧Ｖｄｄが印加され、そのソースはＦＤに接続されている。リセット信号線２０４によるリセットトランジスタＭ２のオンによって、ＦＤの電圧は電源電圧Ｖｄｄにリセットされる。
【００４１】
第２のチップ２１には、画素２０１の列配列ごとにカラムＡＤＣブロック２１１が配設されており、カラムＡＤＣ２１１は列信号線２０２−ａ又は２０２−ｂに接続されている。さらに、第２のチップ２１には、行走査回路２１２、列走査回路２１３−ａ、２１３−ｂ、タイミング制御回路２１４、水平信号線（出力手段）２１５−ａ、２１５−ｂ、切替スイッチ２１６、フレームメモリ２１７、およびＡＦ評価値検出部１１２が設けられている。
【００４２】
タイミング制御回路２１４は制御部１０６の制御下で行走査回路２１２、列走査回路２１３−ａおよび２１３−ｂ、およびカラムＡＤＣブロック２１１、スイッチ２１６の動作タイミングを制御する。行走査回路２１２は各行の走査を行い、列走査回路２１３ａおよび２１３ｂはそれぞれ各列の走査を行う。水平信号線２１５−ａおよび２１５−ｂは、それぞれ列走査回路２１３−ａおよび２１３−ｂで制御されるタイミングに応じてカラムＡＤＣブロック２１１の出力信号（画像信号）を転送する。
【００４３】
フレームメモリ２１７は水平信号線２１５−ｂから出力される画像信号を一時的に記憶する。ＡＦ評価値検出部１０２１はフレームメモリ２１７に記憶された画像信号に応じてＡＦ評価値して、当該ＡＦ評価値を制御部１０６に送る。切替スイッチ２１６は水平信号線２１５−ｂに出力される画像信号をＡＦ評価値検出部１０２１および信号処理部１０４のいずれか一方に選択的に出力するためのスイッチである。なお、水平信号線２１５−ａに転送された画像信号は信号処理部１０４に与えられる。
【００４４】
図３は、図２に示す第１のチップ２０において列信号線２０２−ａ又は２０２−ｂへの画素読み出しの選択構成を説明するための図である。図３においては、例として６行×８列の画素部が示されており、各画素はベイヤ配列されているものとする。
【００４５】
図１に示す操作部１０８の操作によってフォーカス制御モードになると、制御部１０６はライブビュー用撮像（第２の撮像モード）およびＡＦ評価値検出用撮像（第１の撮像モード）を同時に行うことができるように、撮像素子１０２の読み出し行を分ける。つまり、切替スイッチ２１６を切替制御して、水平信号線２１５−ｂをフレームメモリ２１７に接続する。これによって、ライブビュー用の画像信号（第２の画像信号、つまり、画像表示信号）は列信号線２０２−ａに出力され、ＡＦ評価検出用の画像信号（第１の画像信号）は列信号線２０２−ｂに出力される。
【００４６】
図３において、行番号１および２はＡＦ評価値検出用画像の撮像のための行（第１の画素群）であり、行番号３〜８はライブビュー用撮像のための行（第２の画素群）である。図示の例では、読み出し走査が行単位で順次行われて、８行単位で繰り返し読み出し走査が行われることになる。
【００４７】
ＡＦ評価値検出用撮像では、フレームレート重視のため垂直同色４画素中３画素を間引き読み出しする。一方、ライブビュー用撮像では、画質重視のため垂直同色４画素中１画素を間引き３画素を加算する。言い換えると、ＡＦ評価値検出用画像の撮像においては、第１の画素群を第１のフレームレートで読み出しを行う。そして、ライブビュー用画像の撮像では、第２の画素群を第１のフレームレートよりも遅い第２のフレームレートで読み出しを行う。
【００４８】
上述のように、選択行毎にＡＦ走査用撮像とライブビュー用撮像とを分けることによって、異なる電荷蓄積時間でデータサイズの異なるフレームレートの画像信号を取得することが可能となる。
【００４９】
列信号線２０２−ａおよび２０２−ｂに出力された電圧信号（アナログ信号）は、図２に示すカラムＡＤＣブロック２１１においてアナログ信号からデジタル信号（画像信号）に変換される。カラムＡＤＣブロック２１１の出力である画像信号は、列走査回路２１３−ａ又は２１３−ｂによってカラムＡＤＣブロック２１１から水平信号線２１５−ａ又は２１５−ｂに読み出される。水平信号線２１５−ａに読み出された画像信号は信号処理部１０４に送られる。一方、水平信号線２１５−ｂに読み出された画像信号は、スイッチ２１６に出力され、制御部１０６の制御に従って信号処理部１０４又はフレームメモリ２１７に出力される。なお、切替スイッチ２１６による切り替えはフレーム単位で行われる。
【００５０】
ＡＦ評価モード（つまり、オートフォーカス制御モード）では、水平信号線２１５−ｂから切替スイッチ２１６を介してフレームメモリ２１７に画像信号が記録される。このとき、ＡＦ評価値検出部１１２は、フレームメモリ２１７に記録された画像信号におけるコントラスト情報に基づいてＡＦ評価値を検出する。そして、このＡＦ評価値はＡＦ評価値検出部１１２から制御部１０６に送られる。
【００５１】
以下の説明では、撮像の際、列信号線２０２−ａおよび水平信号線２１５−ａによる出力経路（第２の読み出し手段）をチャンネルＣｈ１と呼び、列信号線２０２−ｂおよび水平信号線２１５−ｂによる出力経路(第１の読み出し手段)をチャンネルＣｈ２と呼ぶ。
【００５２】
図４は、図１に示すカメラ１００におけるＡＦ評価モードでの撮像タイミングを示す図である。
【００５３】
図示のように、垂直同期信号（ＶＤ）によって撮像タイミングが規定されており、ＡＦ評価モードが設定されていると、制御部１０６は時間Ｔ０の垂直同期信号ＶＤの立下りでＡＦ制御信号を立ち上げる（Ｈレベル）。続いて、垂直同期信号ＶＤが立ち上がると、制御部１０６は垂直同期信号ＶＤに同期してチャンネルＣｈ１を用いたライブビュー撮像とチャンネルＣｈ２を用いたＡＦ評価用撮像とを同時に開始する。
【００５４】
期間Ｔ０〜ＴＦ１で、チャンネルＣｈ２を介して画素部２０から読み出されたＡＦ評価用画像信号は、水平信号線２１５−ｂおよび切替スイッチ２１６を介してフレームメモリ２１７に保存される。そして、期間ＴＦ１〜ＴＦ２において、ＡＦ評価値検出部１１２はフレームメモリ２１７に保存されたＡＦ用画像信号を用いてＡＦ評価値を算出する。その後、期間ＴＦ２〜ＴＦ３において、ＡＦ評価値検出部１１２はＡＦ評価値を制御部１０６に出力する。
【００５５】
制御部１０６はＡＦ評価値と後述する所定のＡＦ期待値とを比較して、ＡＦ評価値がＡＦ期待値との所定の条件を満足すると、ＡＦ制御信号を立ち下げる（時間Ｔ１）。ＡＦ制御信号が立ち下がると、ＡＦ評価用撮像のみが停止して、ライブビュー撮像が継続して行われることになる。
【００５６】
図示の例では、１垂直同期信号ＶＤの期間中にライブビュー用画像が１フレーム分撮像され、ＡＦ評価用画像（ＡＦ走査）が３フレーム分撮像される。そして、制御部１０６がＡＦ制御信号をＬレベルとすると（時間Ｔ１）、ＡＦ評価が終了する。
【００５７】
上述した本実施例に係る撮像素子を備えた撮像装置では、ＡＦ評価モードの際に、信号処理部１０４を介して画像データを制御部１０６に送ってＡＦ評価値を得る必要がない。つまり、データ容量の少ないＡＦ評価値を撮像素子１０２から直接制御部１０６に出力するようにしたので、処理負荷の低減による電力削減を行うことが可能となる。
【００５８】
図５は、本実施例における撮像装置１００の撮影動作におけるライブビュー制御動作のフローチャートを示す図である。なお、図示のフローチャートに従った制御動作は、制御部１０６がプログラムを実行して各部を制御することで実現する。
【００５９】
カメラ１００の電源がオンとされてスタンバイ状態（つまり、撮像前の撮像準備状態）になると、制御部１０６はＡＦ評価モードであるか否かを判定する（ステップＳ５０２）。つまり、制御部１０６はＡＦ評価モードが設定されているか否かを判定する。ＡＦ評価モードが設定されていない場合は（ステップＳ５０２において、ＮＯ）、制御部１０６はライブビュー撮像を開始し（ステップＳ５０３）、後述のステップＳ５１５に進む。一方、ＡＦ評価モードが設定されている場合は（ステップＳ５０２において、ＹＥＳ）、制御部１０６はＡＦ制御信号をオン（Ｈレベル）にする（ステップＳ５０４）。続いて、制御部１０６はＡＦ評価用撮像回数をカウントするための変数ｎに０を代入して初期化する（ステップＳ５０５）。
【００６０】
次に、図４で説明したようにして、制御部１０６はＡＦ評価用画像の撮像を開始するとともに（ステップＳ５０６）、ステップＳ５１６においてライブビュー用画像の撮像を開始する。ＡＦ評価用画像の撮像を開始した後、制御部１０６は変数ｎを１インクリメントする（ステップＳ５０７）。その後、制御部１０６による制御の下で、ＡＦ評価値検出部１１２はＡＦ評価用画像の撮像によって得られたＡＦ評価用画像信号に応じてＡＦ評価値ＡＦ＿Ｋを検出する（ステップＳ５０８）。
【００６１】
続いて、制御部１０６は、ＡＦ評価値ＡＦ＿ＫがＡＦ期待値であるＫ＿ｍｉｎおよびＫ＿ｍａｘに対して次の式（１）、つまり、所定の評価条件を満たすか否かを判定する（ステップＳ５０９）。
Ｋ＿ｍｉｎ＜ＡＦ＿Ｋ＜Ｋ＿ｍａｘ      （１）
ここでＡＦ期待値Ｋ＿ｍｉｎおよびＫ＿ｍａｘは期待されるＡＦ評価値の最小値および最大値を示しており、予めカメラ１００の設計の際又はカメラ１００の調整の際に制御部１０６に記録される。
【００６２】
ＡＦ評価値ＡＦ＿Ｋが式（１）を満たさない場合（ステップＳ５０９において、ＮＯ）、制御部１０６はＡＦ評価値ＡＦ＿Ｋに基づいてフィードバック制御量を求める。制御部１０６は当該フィードバック制御量に応じて駆動部１０３を駆動制御して光学機構部１１１に備えられたフォーカスレンズを光軸に沿って駆動する（ステップＳ５１０）。
【００６３】
続いて、制御部１０６は変数（ＡＦ評価値撮像回数）ｎが所定の数（ここでは、３）であるか否かを判定する（ステップＳ５１１）。ＡＦ評価値撮像回数が３回未満であれば（ステップＳ５１１において、ＮＯ）、制御部１０６はステップＳ５０６の処理に戻ってＡＦ評価用撮像を行う。一方、ＡＦ評価値撮像回数が３回であれば（ステップＳ５１１において、ＹＥＳ）、制御部１０６はライブビュー表示を行った後（ステップＳ５１２）、ステップＳ５０５の処理に戻ってＡＦ評価値撮像回数ｎをゼロとする。
【００６４】
ＡＦ評価値ＡＦ＿Ｋが式（１）を満たすと（ステップＳ５０９において、ＹＥＳ）、制御部１０６はＡＦ制御信号をオフ（Ｌレベル）として（ステップＳ５１３）、撮像素子１０２におけるＡＦ評価用撮像を停止する（ステップＳ５１４）。そして、制御部１０６は撮像したライブビュー用画像信号に応じた画像を画像表示部１０９に表示して（ステップＳ５１５）、待機状態となる。
【００６５】
なお、図５に示すフローチャートでは、制御部１０６はＡＦ評価用撮像を停止した後、ステップＳ５１６のライブビュー用画像の撮像によって得られた画像信号に応じた画像を表示することになる。また、ステップＳ５０３のライブビュー用画像の撮像を開始すると、制御部１０６はステップＳ５１５の処理に進んで、ライブビュー表示を行う。
【００６６】
上述のように、本発明の第１の実施例では、ライブビュー用画像およびＡＦ評価用画像を同時に撮像するようにしたので、ＡＦ評価を行う際のタイムラグを短縮することができる。また、ＡＦ評価の際には、データ容量の少ないＡＦ評価値のみが撮像素子１０２から直接制御部１０６に送られるので、信号出力負荷が軽減されて消費電力を削減することができる。
【００６７】
なお、上述の実施例ではライブビューの際にＡＦを行う例について説明したが、ライブビューに限らずその他動画撮影の際においても上記の手法を用いることができる。また、ここでは、ＡＦ評価値を撮像素子１０２から制御部１０６に直接出力して、制御部１０６がＡＦ評価値に応じて駆動部１０３によって光学機構部１１１を制御するようにした。しかし、駆動部１０３がＡＦ評価値に応じて光学機構部１１１を駆動制御するようにしてもよい。
【００６８】
このようにして、本発明の第１の実施例によれば、ライブビュー用撮像とは別にフレームレートの速い画像信号を撮像素子で生成するとともに当該画像信号に応じて撮像素子がＡＦ評価値を検出する構成にした。これにより、データ転送時間を短縮するとともにライブビューにおける画質が低下することがない。これによって、消費電力を抑えることもできる。
【００６９】
［第２の実施例］
次に、本発明の第２の実施例に係る撮像素子を備える撮像装置について説明する。なお、本実施例による撮像装置の構成は図１に示すカメラと同様であるので、ここでの説明は省略する。第１の実施例（図２（ｂ））と異なるのは、撮像素子１０２の構成である。また、以下の説明では、ストロボなどの発光部による測光動作の際の静止画撮影を例にして本実施例を説明する。
【００７０】
図６は、本実施例に係る撮像素子の構成を示すブロック図である。なお、図６において、図２に示す撮像素子と同一の構成要素については同一の参照番号を付し、ここでの説明を省略する。
【００７１】
図６に示す撮像素子１０２では、第２のチップ２１はＡＦ評価値検出部１１２の代わりに測光値評価部６０１を備えており、この測光値評価部６０１はフレームメモリ２１７に接続されるとともに、制御部１０６に接続されている。測光値評価部６０１は、第１のチップ２０において列信号線２０２−ｂおよび水平信号線２１５ｂ（つまり、チャンネルＣｈ２）を介して読み出された画像信号に基づいて色比率および露光値を測光値として算出する。そして、測光評価部６０１は当該測光値に基づいてホワイトバランス係数および発光部１０７の発光制御量などの測光制御データを制御部１０６に出力する。制御部１０６は測光制御データに従って信号処理部１０４および発光部１０７に制御命令を送って、信号処理部１０４におけるホワイトバランス補正および発光部１０７の発光量を制御する。
【００７２】
図７は、本実施例における測光評価モードの撮像タイミングを示す図である。
【００７３】
測光評価モードとなると、制御部１０６は時間Ｔ７０の垂直同期信号ＶＤの立下りで垂直同期信号ＶＤに同期してチャンネルＣｈ１を用いたライブビュー用画像の撮像とチャンネルＣｈ２を用いた測光評価用画像の撮像とを同時に開始する。この測光評価用画像の撮像においては、ホワイトバランス係数および発光部１０７の発光制御のための測光評価用画像の撮像が行われる。ここでは、ホワイトバランス係数算出のための測光評価用画像の撮像をホワイトバランス係数算出用撮像と呼び、発光制御のための測光評価用画像の撮像を発光制御量測光用撮像と呼ぶ。
【００７４】
まず、期間Ｔ７０〜Ｔ７１において、ホワイトバランス係数算出用撮像が行われる。このときチャンネルＣｈ２を介して画素部２０から読み出されたホワイトバランス係数評価用画像信号は、水平信号線２１５−ｂおよび切替スイッチ２１６を介してフレームメモリ２１７に保存される。そして、期間Ｔ７１〜Ｔ７２において、測光値評価部６０１はフレームメモリ２１７に保存されたホワイトバランス係数評価用画像信号を用いてホワイトバランス係数を算出する。その後、期間Ｔ７２〜Ｔ７３において、測光値評価部６０１はホワイトバランス係数を制御部１０６に出力する。出力されたホワイトバランス係数は、信号処理部１０４において画像信号のホワイトバランスの補正に使用される。
【００７５】
続いて、時間Ｔ７３において、制御部１０６は発光制御信号を立ち上げて（Ｈレベル）、発光制御量測光用撮像を開始する。時間Ｔ７４において、制御部１０６は発光制御信号を立ち下げて（Ｌレベル）、発光制御量測光用撮像を停止する。これによって、期間Ｔ７３〜Ｔ７４において、静止画撮影の際における発光部１０７の発光制御量測光用撮像が行われて、発光制御量評価用画像信号がフレームメモリ２１７に保存される。なお、期間Ｔ７３〜Ｔ７４においては、発光制御信号がオンとなるので、発光部１０７による事前発光（つまり、プリ発光）が行われて、被写体の露光量を算出するための撮像である発光制御量測光用撮像が行われることになる。
【００７６】
期間Ｔ７４〜Ｔ７５において、測光値評価部６０１はフレームメモリ２１７に保存された発光制御量評価用画像信号を用いて被写体に係る露光値を算出し、当該露光値に基づいて発光制御量を生成する。続いて、期間Ｔ７５〜Ｔ７６において、測光値評価部６０１は発光制御量制御部１０６に出力する。
【００７７】
時間Ｔ７６において、制御部１０６は測光評価モードを静止画撮影モードに切り替えるとともに、発光制御信号をオンとして発光部１０９を発行させる（本発光）。この際、制御部１０６は発光制御量に従って発光部１０７の発光量を制御する。さらに、制御部１０６は切替スイッチ２１６を切り替えて、チャンネルＣｈ２を介して出力される画像信号を信号処理部１０４に出力して、画素部２０の全画素から読み出された画像信号を信号処理部１０４に与える。
【００７８】
図示の例では、１垂直同期信号ＶＤの期間中にライブビュー用画像が１フレーム分撮像され、この間にホワイトバランス係数算出用撮像およびホワイトバランス係数の算出・出力と発光制御量測光用撮像および発光制御量の算出・出力が行われる。
【００７９】
このように、本実施例では、ライブビュー用画像と測光評価用画像とを同時に撮像するようにしたので、測光評価を行う際のタイムラグを短縮することができる。また、測光評価の際には、データ容量の少ない測光評価値（ホワイトバランス係数および発光制御量）のみが撮像素子１０２から直接制御部１０６に送られるので、信号出力負荷が軽減されて消費電力を削減することができる。
【００８０】
なお、本実施例では測光評価値を撮像素子１０２から制御部１０６に直接出力して、制御部１０６が測光評価値に基づいて信号処理部１０４および発光部１０７を制御するようにした。しかし、撮像素子１０２から測光評価値を信号処理部１０４および発光部１０７に送って直接的に制御するようにしてもよい。
【００８１】
このようにして、本実施例では、ライブビュー用撮像とは別にフレームレートの速い画像信号を撮像素子で生成するとともに当該画像信号を用いて撮像素子が測光評価値を算出するように構成した。このため、データ転送時間を短縮できるばかりでなく、ライブビューにおける画質の低下を防ぐことが可能となり、消費電力を抑えることも可能となる。
【００８２】
［第３の実施例］
次に、本発明の第３の実施例を図８乃至１１を用いて説明する。
【００８３】
図２（ａ）に示した撮像素子においては、第１のチップ２０が第２のチップ２１の上部に積層される配置の様態を有していた。本実施例では、さらに、第１のチップ２０と第２のチップ２１の間の信号接続の様態の例を示す。
【００８４】
図８は本実施例に係る撮像素子における第１のチップ２０と第２のチップ２１の間の信号接続の様態の例を示す図である。同図撮像（ａ）は、チップ２０上に突起状に形成された電極８０１およびチップ２１上に突起状に形成された電極８０２が直接的に電気的に接続されて保持される例を示す。また、（ｂ）は、チップ２０、チップ２１上に形成された電極８０３、８０４がワイヤーボンディング等の間接的な接続手段により互いに電気的に接続されて保持される例を示す。いずれの場合においても、チップ２０、チップ２１上に形成される電極の物理的な配置の制約等により、チップ２０、チップ２１間で接続される信号線の本数はある程度制限される。また、チップ２０、チップ２１間で接続される信号線は、チップ内の信号配線に比べると接続抵抗が比較的大きく、デリケートなアナログ信号などは、その分だけノイズの影響を受けやすい。
【００８５】
第１および第２の実施例においては、画素部２０から読み出された画素信号がアナログ信号として、列信号線２０２−ａ、２０２−ｂを介して、チップ２０からチップ２１に受け渡される構成を示した。これに対して、本実施例では、チップ２１内に設けられていたカラムＡＤＣ２１１をチップ２０側に移して配置し、チップ２０からチップ２１に受け渡される画素信号を、カラムＡＤＣ２１１のデジタル出力信号とすることでノイズ耐性を増すように構成した。
【００８６】
次に、本実施例に係る撮像素子を備えた撮像装置について説明する。なお、本実施例における撮像装置の構成は図１に第１の実施例と同様であり、撮像素子１０２の構成が図２（ｂ）に示す第１の実施例の撮像素子と異なる。
【００８７】
図９は、本実施例に係る撮像素子の構成を示すブロック図である。なお、図９において、図２（ａ）に示す撮像素子と同一の構成要素については同一の参照番号を付し、その説明を省略する。
【００８８】
図９に示す撮像素子１０２では、列信号線２０２−ａ、２０２−ｂの接続先として、第１のチップ２０内にカラムＡＤＣ２１１が列毎に設ける。カラムＡＤＣ２１１の出力信号は、列走査回路２１３−ａ、２１３−ｂによって、水平信号線２１５−ａ、２１５−ｂにそれぞれ時系列に読み出される。水平信号線２１５−ａ、２１５−ｂは、チップ２０からの出力信号線となっている。水平信号線２１５−ａに読み出されたデジタル画素信号は、チップ２０からの出力信号として信号処理部１０４に送られる。一方、水平信号線２１５−ｂに読み出されたデジタル画素信号は、チップ２０からの出力信号としてチップ２１内のスイッチ２１６に送られる。その他の構成要素とその動作に関しては、前述の第１の実施例の場合と同様であるので説明を省略する。
【００８９】
ところで、選択行毎にＡＦ走査用画像の撮像とライブビュー用画像の撮像とを分けることによって、異なる電荷蓄積時間でデータサイズの異なるフレームレートの画像信号を取得できることは、第１の実施例において説明した。更にＡＦ走査用撮像のフレームレートを速めようとした場合には、カラムＡＤＣ２１１の動作条件をＡＦ走査用画像の撮像とライブビュー用画像の撮像とで異なる設定にすることが効果的である。
【００９０】
図３に示したライブビュー用選択行の選択時とＡＦ用選択行の選択時とで、カラムＡＤＣ２１１に対して、変換分解能［ビット数］、変換ゲイン［倍］、変換時（変換レート）［μｓ］などの動作条件をそれぞれ切り替える一例を図１０に示す。
【００９１】
図１０の例では、ライブビュー用撮像に対して、ＡＦ走査用画像の撮像では、変換分解能を１０ビットから８ビットに落とすと共に、ＡＤ変換時の変換ゲイン（入出力比）を、ライブビュー用撮像時のｋ倍に切り替える。ＡＦ走査用画像の撮像は、ライブビュー用画像の撮像と異なり表示用画像を形成するものでは無いため、ＡＦ評価値の検出さえ適正に行えれば、変換分解能[ビット数]は、必ずしも同レベルを維持する必要はない。むしろ、変換時間の短縮による高速化が必要とされる場合が多い。
【００９２】
こうすることで、ＡＤ変換方式に依っては、ＡＤ動作を早め、電荷蓄積時間が短いことによる感度低下を補いながら、変換時間をＡＤ変換時間をライブビュー用画像の撮像の（ｋ／４）倍に短縮することが可能である。ＡＤ動作の詳細については後述する。
【００９３】
図１１には、このときの（a）ライブビュー用選択行の選択時と（b）ＡＦ用選択行の選択時のカラムＡＤＣ２１１における入出力特性を示す。
【００９４】
ところで、本実施例を第１の実施例に係る撮像素子おける第１のチップ２０と第２のチップ２１の間の信号接続の様態として説明したが、第２の実施例の撮像素子にも適用してもよい。
【００９５】
［第４の実施例］
次に、本発明の第４の実施例に係る撮像素子を備える撮像装置の構成について説明する。なお、本実施例においても、撮像装置の構成は第１の実施例（図１）と同様であり、ここでの説明は省略する。本実施例では、撮像素子の構成が第１の実施例と異なる。
【００９６】
前記第３の実施例においては、チップ２０内にカラムＡＤＣ２１１の回路全体を配設して、デジタルの水平信号線２１５−ａ、２１５−ｂを、チップ２０からの出力信号線とすることで画素信号のノイズ耐性を高めた。しかし、列ごとに設けられたカラムＡＤＣ２１１の回路全体の規模は大きく、また高速動作も必要なため、画素部２０１のあるチップ２０内に設けることはあまり得策ではない。むしろ比較的規模の大きなデジタル回路では、画素部２０１のあるチップ２０より回路素子や配線の微細化が可能なチップ２１に設けることが、高速化、低消費電力化の観点からは望ましい。そこで、本実施例では、チップ２０内にカラムＡＤＣ２１１の回路ブロックの一部を移して、チップ２０からチップ２１に受け渡される信号をデジタル化する構成とする。これによりノイズ耐性を維持しながらも、チップ２０内の回路規模を増やさないことを可能にする。
【００９７】
図１２は、一般的なカラムＡＤＣ２１１の内部構成図である。同図において、ランプ信号発生器１２０１の出力である参照電圧がコンパレータ１２０４の正極入力に接続され、アナログ画素信号の信号電位がコンパレータ１２０４の負極入力に接続され比較判定される。時間を計数するカウンタ１２０２の出力は一時記憶用メモリ１２０３に接続され、コンパレータ１２０４の出力である判定信号の立ち上がりのタイミングでメモリ１２０３に保持される。
【００９８】
図１３は、カラムＡＤＣ２１１のＡＤ変換動作を説明するための図である。同図において、グラフ部分は、横軸が時間、縦軸がコンパレータ１２０４に入力されるランプ信号発生器１２０１の出力レベルの変遷と画素信号のレベルを表す。画素信号レベルＶＳが確定して、時間の０起点からランプ信号とカウンタの動作が始動する。画素信号レベルＶＳとランプ信号のクロスポイントでのカウンタ出力を保持することで、画素信号レベルに対応したデジタル値、すなわちＡＤ変換値を得ることができる。
【００９９】
ＡＤ変換時の分解能（ビット数）は、画素信号のフルレベルＶＦ（通常は飽和ベル近傍）にランプ信号が到達するまでの時間を、ランプ信号のスロープの傾きで調節することにより設定できる。たとえば、１０ビットであればフルレベルＶＦに到達する時間（カウント数）が１０２４（＝２＾１０）となる傾きに設定すれば良い。またランプ信号のスロープの傾きを小さくすることで、変換ゲインを持ち上げることもできる。
【０１００】
図１３の例では、ライブビュー用撮像時とＡＦ走査用撮像時とで、ランプ信号のスロープの傾きを調整して、図１０に示したものと同様のＡＤ変換条件の切替えを行なっている。即ち、ライブビュー用撮像時には、ＡＤ変換の分解能は１０ビットであり、ＡＦ走査用撮像時には、８ビットに切換えられる。さらに所定のゲインｋ[倍]が乗ずるようにランプ信号のスロープの傾きを小さくすることで、ライブビュー用撮像時に比較して、(ｋ／４)倍の変換ゲインを得るとともに、(ｋ／４)倍の変換時間の短縮を行っている。
【０１０１】
図１４は、本実施例に係る撮像素子の構成を示すブロック図である。なお、図１４において、図２（ａ）に示す撮像素子と同一の構成要素については同一の参照番号を付し、ここでの説明を省略する。
【０１０２】
図１４に示す撮像素子１０２では、列信号線２０２−ａ、２０２−ｂの接続先として、第１のチップ２０内にカラムＡＤＣ２１１の回路構成の一部を成すコンパレータ１２０４が列毎に設けられている。カラムＡＤＣ２１１は、図１３で示した構成と同様に、ランプ信号発生器１５０１とカウンタ１５０２、一時記憶用メモリ１５０３、コンパレータ１２０４とから成り、コンパレータ１２０４以外は、全て、第２のチップ２１内に設けられている。
【０１０３】
ランプ発生器１２０１には、列信号線２０２−ａの基準信号となるランプ発生器１２０１−ａと、列信号線２０２−ｂの基準信号となるランプ発生器１２０１−ｂの２つが設けられており、それぞれ対応する列毎のコンパレータに送られる。コンパレータ１２０４の出力は、チップ２０からの出力信号線として列毎に出力されて、チップ２１内に列ごとに設けられた対応する一時記憶用メモリ１２０３の制御端子に送られる。
【０１０４】
一時記憶用メモリ１２０３のデータ入力端子には、全列に共通するカウンタ１２０２の出力が送られており、列ごとのコンパレータ１２０４の出力のタイミングに合わせてカウンタ出力が保持される。列ごとの一時記憶用メモリ１２０３のデータ出力は、列走査回路２１３−ａ、２１３−ｂによって、水平信号線２１５−ａ、２１５−ｂにそれぞれ時系列に読み出される。水平信号線２１５−ａ、２１５−ｂは、チップ２０からの出力信号線として、それぞれ出力される。水平信号線２１５−ａに読み出されたデジタル画素信号は、チップ２０からの出力信号線として信号処理部１０４に送られる。一方、水平信号線２１５−ｂに読み出されたデジタル画素信号は、チップ２０からの出力信号線としてチップ２１内のスイッチ２１６に送られる。その他の構成要素とその動作に関しては、前述の第１の実施例の場合と全く同様であるので説明を省略する。
【０１０５】
［第５の実施例］
次に、本発明の第５の実施例に係る撮像素子を備えた撮像装置について説明する。なお、本実施例における撮像装置の構成は図１に示す第１の実施例の撮像装置と同様であるので、ここでの説明を省略する。第１の実施例と異なるのは撮像素子１０２の構成である。
【０１０６】
本実施例では、ＡＦ走査用撮像時に必要な回路を、チップ２０内に入れ込んだ構成とする。それにより、ＡＦ走査用撮像時の画素信号をチップ２０内から出力するのを止めて信号線の本数を減らすとともに、ＡＦ走査用撮像時の画素信号に対するノイズの影響をなくすことを可能にする。
【０１０７】
図１５は、本実施例に係る撮像素子の構成を示すブロック図である。なお、同図において、図２（ａ）に示す撮像素子と同一の構成要素については同一の参照番号を付し、ここでの説明を省略する。
【０１０８】
図１５において、列信号線２０２−ａの接続先として、第２のチップ２１内にカラムＡＤＣ２１１−ａが列毎に設けられており、列信号線２０２−ａは、チップ２０からの出力信号線として、チップ２１との間で接続される。カラムＡＤＣ２１１−ａの出力信号は、列走査回路２１３−ａによって、水平信号線２１５−ａに時系列に読み出される。水平信号線２１５−ａは、チップ２１からの出力信号線として、信号処理部１０４に送られる。一方、列信号線２０２−ｂの接続先として、第１のチップ２０内にカラムＡＤＣ２１１−ｂが列毎に設けられている。カラムＡＤＣ２１１−ｂの出力信号は、列走査回路２１３−ｂによって、水平信号線２１５−ｂに時系列に読み出される。
【０１０９】
チップ２０内には、さらにフレームメモリ２１７、ＡＦ評価値検出部１１２が配設されている。これにより、水平信号線２１５−ｂに読み出されたデジタル画素信号はフレームメモリ２１７に供給され、ＡＦ評価値検出部１１２により、チップ２０内においてＡＦ評価値が検出される。検出されたＡＦ評価値は、チップ２０からの出力信号として制御部１０６に送られる。
【０１１０】
また、ＡＦ走査用撮像時に必要な回路であるカラムＡＤＣ２１１−ｂ、フレームメモリ２１７、ＡＦ評価値検出部１０２１などを、画素部２０１のあるチップ２０内に取り込むと、チップ２０の回路規模が増大してしまう。これは、低消費電力化の観点からはあまり好ましくない。そこで、これらの回路のチップ２０への取り込みに際しては、回路電力を削減するための工夫が併せて必要となる。
【０１１１】
そのために、本実施例においても、第３、第４の実施例と同様の方法で、ライブビュー用選択行の選択時のカラムＡＤＣ２１１−ａと、ＡＦ用選択行の選択時のカラムＡＤＣ２１１−ｂに対して、動作条件をそれぞれ切り替える。そうすることで、ＡＦ用選択行の選択時のカラムＡＤＣ２１１−ｂにおける変換時間の短縮により、変換後の列毎のカラムＡＤＣ２１１−ｂの電力をセーブして、その分だけチップ２０内の電力を削減することが可能である。
【０１１２】
また、フレームメモリ２１７は、ＡＦ走査用撮像信号の評価領域に限定した最小限のメモリ容量を設定し、ＡＦ評価値検出部１１２も、回路規模と消費電力を抑えたロジック設計を行う必要がある。
【０１１３】
以上、本発明について実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではなく、この発明の要旨を逸脱しない範囲において、様々な形態も本発明に含まれる。
【０１１４】
例えば、上記の実施の形態の機能を制御方法として、撮像装置に制御部が当該装置の各部を制御してその機能を実行させるようにすればよい。また、上述の実施の形態の機能を有するプログラムを制御プログラムとして、当該制御プログラムを撮像装置が備えるコンピュータに実行させるようにしてもよい。なお、制御プログラムは、例えば、コンピュータに読み取り可能な記憶媒体に記録される。上記の制御方法および制御プログラムの各々は、少なくとも制御ステップおよび表示制御ステップを有している。
【０１１５】
また、本発明は、以下の処理を実行することによっても実現される。即ち、上記実施例の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種の記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵなど）がプログラムを読み出して実行する処理である。
【図１】
2015012489.tif 000003
【図２】
2015012489.tif 000004
【図３】
2015012489.tif 000005
【図４】
2015012489.tif 000006
【図５】
2015012489.tif 000007
【図６】
2015012489.tif 000008
【図７】
2015012489.tif 000009
【図８】
2015012489.tif 000010
【図９】
2015012489.tif 000011
【図１０】
2015012489.tif 000012
【図１１】
2015012489.tif 000013
【図１２】
2015012489.tif 000014
【図１３】
2015012489.tif 000015
【図１４】
2015012489.tif 000016
【図１５】
2015012489.tif 000017
【図１６】
2015012489.tif 000018