(57)【要約】【課題】表示品位の良好な液晶表示装置を提供する。【解決手段】第１絶縁基板と、前記第１絶縁基板の内面側において複数の画素に亘って形成された共通電極と、各画素に形成された画素電極と、を備えた第１基板と、前記第１基板に対向する第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、前記第２基板に対向するカバーガラスと、前記カバーガラスの外面にスズ（Ｓｎ）−アンチモン（Ｓｂ）系酸化物によって形成された導電層と、前記導電層と接触する導電性を有する筐体と、を備えた液晶表示装置。【選択図】      図５
2015011109.tif 000002
【特許請求の範囲】
【請求項１】
第１絶縁基板と、前記第１絶縁基板の内面側において複数の画素に亘って形成された共通電極と、各画素に形成された画素電極と、を備えた第１基板と、
前記第１基板に対向する第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
前記第２基板に対向するカバーガラスと、
前記カバーガラスの外面にスズ（Ｓｎ）−アンチモン（Ｓｂ）系酸化物によって形成された導電層と、
前記導電層と接触する導電性を有する筐体と、
を備えた液晶表示装置。
【請求項２】
前記導電層の表面抵抗値は１×１０９Ω／□以下である、請求項１に記載の液晶表示装置。
【請求項３】
前記導電層の表面抵抗値は１×１０７Ω／□以上である、請求項１または２に１項に記載の液晶表示装置。
【請求項４】
前記第１基板は、さらに、前記導電層の表面において物体の接触を検出する静電容量タッチセンシング部を備えた、請求項１〜３のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、表示装置として各種分野で利用されている。近年では、Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードやＩｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ（ＩＰＳ）モードの液晶表示パネルが実用化されている。このようなＦＦＳモードやＩＰＳモードの液晶表示パネルは、画素電極及び共通電極を備えたアレイ基板と、対向基板との間に液晶層を保持した構成である。対向基板には、導電膜がほとんど配置されていない。このため、液晶層に悪影響を及ぼす外部からの電界をシールドする技術が提案されている。
【０００３】
例えば、アンチモン添加酸化スズ（ＡＴＯ）及びスズ添加酸化インジウム（ＩＴＯ）のいずれか一方又は双方を含む導電性微粒子とバインダーとを含有する帯電防止膜を設ける技術が提案されている。
【０００４】
一方で、偏光板の表面に透明な導電層を形成し、導電層と筐体のシールドケースとを導電性スペーサにて電気的に接続する技術が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１０２０２０号公報
【特許文献２】特開平９−２５８２０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本実施形態の目的は、表示品位の良好な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
本実施形態によれば、
第１絶縁基板と、前記第１絶縁基板の内面側において複数の画素に亘って形成された共通電極と、各画素に形成された画素電極と、を備えた第１基板と、前記第１基板に対向する第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、前記第２基板に対向するカバーガラスと、前記カバーガラスの外面にスズ（Ｓｎ）−アンチモン（Ｓｂ）系酸化物によって形成された導電層と、前記導電層と接触する導電性を有する筐体と、を備えた液晶表示装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルＬＰＮの断面構造を概略的に示す図である。
【図３】図３は、本実施形態の液晶表示装置１を概略的に示す平面図である。
【図４】図４は、図３に示した液晶表示装置１の断面を概略的に示す断面図である。
【図５】図５は、本実施形態の液晶表示装置における放電の様子を模式的に示す断面図である。
【発明を実施するための形態】
【０００９】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１０】
図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【００１１】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向配置された第２基板である対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを含む第１領域Ａ１と、この第１領域Ａ１に隣接する第２領域Ａ２と、を備えている。アレイ基板ＡＲは、第１領域Ａ１及び第２領域Ａ２に亘って延在している。第１領域Ａ１は、アレイ基板ＡＲと対向基板ＣＴとが対向する領域に相当する。この第１領域Ａ１において、アクティブエリアＡＣＴは、アレイ基板ＡＲと対向基板ＣＴとの間に液晶層ＬＱが保持された領域に相当し、例えば、四角形状であり、マトリクス状に配置された複数の画素ＰＸによって構成されている。第２領域Ａ２は、アレイ基板のうちの対向基板ＣＴの端部ＣＴＥよりも外方に延在した領域（延在部）に相当する。
【００１２】
アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿ってそれぞれ延出した複数のゲート配線Ｇ（Ｇ１〜Ｇｎ）及び容量線Ｃ（Ｃ１〜Ｃｎ）、第１方向Ｘに交差する第２方向Ｙに沿ってそれぞれ延出した複数のソース配線Ｓ（Ｓ１〜Ｓｍ）、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに各々電気的に接続された画素電極ＰＥ、容量線Ｃの一部であり画素電極ＰＥと向かい合う共通電極ＣＥなどを備えている。保持容量ＣＳは、例えば、容量線Ｃと画素電極ＰＥとの間に形成される。
【００１３】
共通電極ＣＥは、第１領域Ａ１において複数の画素ＰＸに亘って共通に形成されている。画素電極ＰＥは、各画素ＰＸにおいて島状に形成されている。
【００１４】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、第１駆動回路ＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、第２駆動回路ＳＤに接続されている。各容量線Ｃは、アクティブエリアＡＣＴの外側に引き出され、第３駆動回路ＣＤに接続されている。これらの第１駆動回路ＧＤ、第２駆動回路ＳＤ、及び、第３駆動回路ＣＤは、例えばその少なくとも一部がアレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。駆動ＩＣチップ２は、第１駆動回路ＧＤ、第２駆動回路ＳＤ、及び、第３駆動回路ＣＤを制御するコントローラを内蔵し、液晶表示パネルＬＰＮを駆動するのに必要な信号を供給する信号供給源として機能する。図示した例では、駆動ＩＣチップ２は、第２領域Ａ２において、アレイ基板ＡＲに実装されている。
【００１５】
駆動ＩＣチップ２は、アクティブエリアＡＣＴに画像を表示する画像表示モードにおいて各画素ＰＸの画素電極ＰＥに画像信号を書き込むのに必要な制御を行う画像信号書込回路２Ａを備えている。なお、この駆動ＩＣチップ２は、画像信号書込回路２Ａの他に、検出面において物体の接触を検出するタッチセンシングモードにおいて静電容量タッチセンシング部の静電容量（例えば、容量線Ｃとソース配線Ｓとの間の静電容量）の変化を検出する検出回路２Ｂを備えていても良い。この場合、静電容量タッチセンシング部は、アレイ基板ＡＲに備えられており、上記の電極や配線の他に、検出電極、あるいは、検出配線を備えていても良い。
【００１６】
また、図示した例の液晶表示パネルＬＰＮは、ＩＰＳモードあるいはＦＦＳモードに適用可能な構成であり、アレイ基板ＡＲに画素電極ＰＥ及び共通電極ＣＥを備えている。このような構成の液晶表示パネルＬＰＮでは、画素電極ＰＥ及び共通電極ＣＥの間に形成される横電界（例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界）を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。
【００１７】
図２は、図１に示した液晶表示パネルＬＰＮの断面構造を概略的に示す図である。
【００１８】
すなわち、アレイ基板ＡＲは、ガラス基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。アレイ基板ＡＲは、第１絶縁基板１０の対向基板ＣＴに対向する内面１０Ａの側に、スイッチング素子ＳＷ、共通電極ＣＥ、画素電極ＰＥ、第１配向膜ＡＬ１などを備えている。
【００１９】
ここに示したスイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）である。スイッチング素子ＳＷは、ポリシリコンやアモルファスシリコンなどによって形成された半導体層を備えている。なお、スイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。このようなスイッチング素子ＳＷは、第１絶縁膜１１によって覆われている。
【００２０】
共通電極ＣＥは、第１絶縁膜１１の上に形成されている。共通電極ＣＥは、第２絶縁膜１２によって覆われている。また、第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。画素電極ＰＥは、第２絶縁膜１２の上に形成されている。画素電極ＰＥは、第１絶縁膜１１及び第２絶縁膜１２を貫通するコンタクトホールを介してスイッチング素子ＳＷに電気的に接続されている。また、画素電極ＰＥは、第２絶縁膜１２を介して共通電極ＣＥと向かい合うスリットＰＳＬを有している。これらの共通電極ＣＥ及び画素電極ＰＥは、ともに透明な導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。画素電極ＰＥ及び第２絶縁膜１２は、第１配向膜ＡＬ１によって覆われている。第１配向膜ＡＬ１は、水平配向性を示す材料によって形成され、アレイ基板ＡＲの液晶層ＬＱに接する面に配置されている。
【００２１】
一方、対向基板ＣＴは、ガラス基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。対向基板ＣＴは、第２絶縁基板３０のアレイ基板ＡＲと対向する内面３０Ａの側に、誘電体薄膜として、ブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３、第２配向膜ＡＬ２などを備えている。
【００２２】
ブラックマトリクス３１は、第２絶縁基板３０の内面３０Ａにおいて、アレイ基板ＡＲに設けられたゲート配線Ｇやソース配線Ｓ、さらにはスイッチング素子ＳＷなどの配線部に対向するように形成され、各画素ＰＸを区画している。
【００２３】
カラーフィルタ３２は、第２絶縁基板３０の内面３０Ａに形成され、ブラックマトリクス３１の上にも延在している。カラーフィルタ３２は、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。異なる色のカラーフィルタ３２間の境界は、ブラックマトリクス３１と重なっている。
【００２４】
オーバーコート層３３は、ブラックマトリクス３１及びカラーフィルタ３２を覆っている。オーバーコート層３３は、ブラックマトリクス３１及びカラーフィルタ３２の表面の凹凸を平坦化する。このようなオーバーコート層３３は、透明な樹脂材料によって形成されている。オーバーコート層３３は、第２配向膜ＡＬ２によって覆われている。第２配向膜ＡＬ２は、水平配向性を示す材料によって形成され、対向基板ＣＴの液晶層ＬＱに接する面に配置されている。第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、基板主面と平行な面内において、互いに平行な方位に配向処理されている。
【００２５】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間に形成されたセルギャップに封入されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。
【００２６】
このような構成の液晶表示パネルＬＰＮに対して、その背面側には、バックライトＢＬが配置されている。バックライトＢＬとしては、種々の形態が適用可能であるが、詳細な構造については説明を省略する。
【００２７】
液晶表示パネルＬＰＮの一方の外面、すなわち第１絶縁基板１０の外面１０Ｂには、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が接着されている。また、液晶表示パネルＬＰＮの他方の外面、すなわち第２絶縁基板３０の外面３０Ｂには、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が接着されている。第１偏光板ＰＬ１の第１偏光軸と第２偏光板ＰＬ２の第２偏光軸とは、例えば、クロスニコルの位置関係にある。
【００２８】
図示した例では、さらに、対向基板ＣＴに対向するカバーガラスＣＧが設置されている。カバーガラスＣＧの外面ＣＧＢには、透明な導電層ＣＤＬが形成されている。導電層ＣＤＬは、少なくともアクティブエリアの全体をカバーし、透明な導電材料によって形成されている。より具体的には、導電層ＣＤＬは、スズ（Ｓｎ）−アンチモン（Ｓｂ）系酸化物（ＡＴＯと称される場合もある）によって形成されている。また、導電層ＣＤＬは、その表面抵抗値が１０ＭΩ／□以上、１０００ＭΩ／□以下であることが望ましい。このような導電層ＣＤＬは、外部からの不所望な電荷やノイズの液晶表示パネルＬＰＮへの侵入を防止する帯電防止層（あるいは、シールド電極）として機能する。また、導電層ＣＤＬは、例えば５Ｈ〜６Ｈ程度の鉛筆高度を有しており、高い耐久性を有している。このような導電層ＣＤＬの表面は、検出面あるいは表示面となる。
【００２９】
カバーガラスＣＧと第２光学素子ＯＤ２とは、透明な接着剤ＡＨによって接着されている。接着剤ＡＨは、例えば紫外線硬化型樹脂などの感光性樹脂材料からなる。これにより、液晶表示パネルＬＰＮ及びカバーガラスＣＧは、第１光学素子ＯＤ１や第２光学素子ＯＤ２などを含んだ状態で一体化されている。
【００３０】
このような構成の液晶表示装置において、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態（ＯＦＦ時）では、液晶層ＬＱに含まれる液晶分子は、面内において、第１配向膜ＡＬ１及び第２配向膜ＡＬ２の配向処理方向に初期配向する。ＯＦＦ時には、バックライトＢＬからのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１偏光軸と直交する直線偏光である。このような直線偏光の偏光状態は、ＯＦＦ時の液晶表示パネルＬＰＮを通過した際にほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。
【００３１】
一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成された状態（ＯＮ時）では、液晶分子ＬＭは、面内において、初期配向方向とは異なる方位に配向する。ポジ型の液晶材料においては、液晶分子は、電界と略平行な方向を向くように配向する。ＯＮ時には、第１偏光板ＰＬ１の第１偏光軸と直交する直線偏光は、液晶表示パネルＬＰＮに入射し、その偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。
【００３２】
図３は、本実施形態の液晶表示装置１を概略的に示す平面図である。
【００３３】
液晶表示パネルＬＰＮを構成するアレイ基板ＡＲは、対向基板ＣＴの端部ＣＴＥよりも外方に延在した第２領域（延在部）Ａ２を有している。第２領域Ａ２には、駆動ＩＣチップ２やフレキシブル・プリンテッド・サーキット（ＦＰＣ）基板３などの信号供給源が実装されている。第２光学素子ＯＤ２は、対向基板ＣＴの上においてアクティブエリアＡＣＴの全体に亘って重なるように配置されている。
【００３４】
カバーガラスＣＧは、液晶表示パネルＬＰＮよりも一回り大きなサイズを有している。つまり、カバーガラスＣＧは、アクティブエリアＡＣＴや信号供給源が実装された領域に重なるように配置されている。導電層ＣＤＬは、図３のＦＰＣ基板３を図の右側に見たときに、図中に右下がりの斜線で示した領域に亘って形成されており、カバーガラスＣＧの外面の略全面に亘って延在している。
【００３５】
ギャップ保持部材ＧＭは、アレイ基板ＡＲとカバーガラスＣＧとの間にギャップを形成するものであって、樹脂材料によって形成されている。
【００３６】
図４は、図３に示した液晶表示装置１の断面を概略的に示す断面図である。
【００３７】
アレイ基板ＡＲについて、対向基板ＣＴと向かい合う内面側の構造については詳細な説明を省略する。アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着されている。第１光学素子ＯＤ１は、アクティブエリアＡＣＴの全体に亘って配置されている。
【００３８】
対向基板ＣＴの構造については詳細な説明を省略するが、第２絶縁基板３０は、第１領域Ａ１においてアレイ基板ＡＲと対向するとともに、第２領域Ａ２においては欠落している。端部ＣＴＥは、第１領域Ａ１と第２領域Ａ２との境界に位置している。アレイ基板ＡＲと向かい合う第２絶縁基板３０の内面３０Ａには、周辺遮光層ＳＨＤが形成されている。周辺遮光層ＳＨＤは、アクティブエリアＡＣＴの周囲に形成されており、詳述しないが、アクティブエリアＡＣＴを囲む矩形枠状に形成されている。周辺遮光層ＳＨＤは、例えば、上記したブラックマトリクス３１と同一材料によって形成されている。第２絶縁基板３０の外面３０Ｂには、第２光学素子ＯＤ２が接着されている。第２光学素子ＯＤ２は、アクティブエリアＡＣＴの全体に亘って配置されている。
【００３９】
アレイ基板ＡＲ及び対向基板ＣＴは、シール材ＳＥによって貼り合わされている。アレイ基板ＡＲと対向基板ＣＴとの間には、液晶層ＬＱが保持されている。
【００４０】
カバーガラスＣＧの外面ＣＧＢには、導電層ＣＤＬが形成されている。導電層ＣＤＬは、アクティブエリアＡＣＴを含む第１領域Ａ１をカバーするのみならず、外面ＣＧＢの略全域に亘って延在している。
【００４１】
導電層ＣＤＬは、導電性を有する筐体ＢＤに接触している。すなわち、筐体ＢＤは、バックライトＢＬとともに液晶表示パネルＬＰＮを保持するものであって、導電性を有する材料（例えば、金属材料など）によって形成されている。
【００４２】
カバーガラスＣＧと第２光学素子ＯＤ２を含む対向基板ＣＴとは、透明な接着剤ＡＨによって接着されている。つまり、接着剤ＡＨは、第１領域Ａ１において対向基板ＣＴとカバーガラスＣＧとの間に介在している。
【００４３】
第２領域Ａ２においては、アレイ基板ＡＲとカバーガラスＣＧとの間にギャップ保持部材ＧＭが介在し、アレイ基板ＡＲとカバーガラスとの間に所望のギャップを形成している。
【００４４】
本実施形態で説明したＦＦＳモードやＩＰＳモードなどの液晶表示パネルＬＰＮにおいては、アレイ基板ＡＲは画素電極ＰＥ及び共通電極ＣＥなどの各種電極やゲート配線Ｇ及びソース配線Ｓなどの各種配線を備えている一方で、対向基板ＣＴは電極や配線を備えておらず、ブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３、第２配向膜ＡＬ２といった誘電体薄膜を備えている。このため、対向基板ＣＴは、アレイ基板ＡＲよりも帯電したり、不所望な電荷が液晶表示パネルＬＰＮに入り込んだりしやすい。例えば、対向基板ＣＴの側から電荷が侵入したことにより、液晶層ＬＱに局所的に不所望な電圧が印加されると、表示ムラとして視認されるおそれがある。
【００４５】
本実施形態によれば、カバーガラスＣＧの外面ＣＧＢに形成した導電層ＣＤＬと、導電性を有する筐体ＢＤとが接触しており、互いに電気的に接続されている。このため、図５に示すように、検出面あるいは表示面となる導電層ＣＤＬの表面で放電が生じた際に、液晶表示パネルＬＰＮに向かって侵入してきた電荷は、比較的低抵抗な導電層ＣＤＬにおいてアクティブエリアＡＣＴと重なる面内で迅速に拡散し、接地電位の筐体ＢＤに流れ込む。このため、液晶表示パネルＬＰＮへの電荷の侵入を抑制することが可能となる。あるいは、たとえ液晶表示パネルＬＰＮに向かって電荷が侵入したとしても導電層ＣＤＬを介して放電されるため、視認される表示ムラを短時間で解消することが可能となる。
【００４６】
また、本実施形態によれば、導電層ＣＤＬがＡＴＯによって形成されているため、インジウム・ティン・オキサイド（ＩＴＯ）などの透明導電材料と比較して、容易に成膜することができ、しかも、安価である。このため、ＩＴＯによって導電層ＣＤＬを形成した場合と比較して、製造コストを削減することが可能となる。また、ＡＴＯは、ＩＴＯと比較して、その抵抗値の膜厚依存性が低く、所望の抵抗値を容易に得ることが可能となる。
【００４７】
また、本実施形態によれば、使用する材料を削減し、また、材料の選択マージンを拡大することができ、コストの削減が可能となる。すなわち、カバーガラスＣＧと液晶表示パネルＬＰＮとを接着する構成では、接着剤ＡＨの他に、カバーガラスＣＧとアレイ基板ＡＲとのギャップを保持するギャップ保持部材が必要である。加えて、アレイ基板の第２領域に接地電位のパッドを形成し、対向基板の外面あるいは第２光学素子の外面に導電層を形成した比較例では、導電層とパッドとを電気的に接続するための導電性ペーストがさらに必要となる。つまり、接着剤、ギャップ保持部材、導電性ペーストといった少なくとも３種類の材料を用意する必要があり、しかも、互いに接触する構成では、互いに化学的に安定である（反応劣化しない）ことが要求されるため、材料の選択マージンが大幅に制限される。一方で、本実施形態によれば、上記の比較例と比較して、接着剤ＡＨ及びギャップ保持部材ＧＭを適用する一方で、カバーガラスＣＧの外面ＣＧＢの導電層ＣＤＬは筐体ＢＤと電気的に接続したことにより、他に導電性ペーストを用意する必要がなくなるため、使用する材料を削減することができ、しかも、各材料の化学的安定性を確保できるため、材料の選択マージンを拡大することができる。
【００４８】
また、本実施形態によれば、導電層ＣＤＬの表面抵抗値は、１０００ＭΩ／□以下であるため、導電層ＣＤＬにおいて拡散した電荷を迅速に収集することができ、導電層ＣＤＬの表面で放電を生じたとしても、短時間で表示ムラを解消することが可能となる。つまり、導電層ＣＤＬは、対向基板ＣＴの帯電防止あるいは電荷の局在化防止を実現するものである。これらを実現するためには、導電層ＣＤＬは、対向基板ＣＴに向かって侵入した電荷を面内に拡散する程度の導電性を有していれば良く、発明者が検討したところでは、種々の実験の結果、より低抵抗であることが望ましいが、比較的高抵抗であっても許容されることが確認された。
【００４９】
以下に、発明者が行った実験の一つについて説明する。すなわち、カバーガラスＣＧの外面ＣＧＢに、表面抵抗値の異なる導電層ＣＤＬを形成したサンプルを用意し、各サンプルについて液晶表示パネルと接着した後、静電ガンを用いて１５ｋＶを印加し、１秒以内に表示ムラが消失するか否かを確認した。導電層ＣＤＬの表面抵抗値が１ＭΩ／□の場合、５ＭΩ／□の場合、１０ＭΩ／□の場合、５０ＭΩ／□の場合、１００ＭΩ／□の場合、５００ＭΩ／□の場合、８００ＭΩ／□の場合、１０００ＭΩ／□の場合には、いずれも、１秒以内に表示ムラが消失した。一方で、導電層ＣＤＬの表面抵抗値が１２００ＭΩ／□の場合、１５００ＭΩ／□の場合には、いずれも、１秒以内に表示ムラが消失しなかった。このような実験に基づき、導電層ＣＤＬの表面抵抗値の上限値が１０００ＭΩ／□であることが確認された。
【００５０】
なお、静電容量タッチセンシング部を内蔵した液晶表示装置においては、タッチセンシング感度を確保する必要がある。この機能を実現するためには、導電層ＣＤＬは、比較的高抵抗であることが要求される。このため、導電層ＣＤＬの表面抵抗値は、１０ＭΩ／□以上であることが望ましい。
【００５１】
以下に、発明者が行った実験の一つについて説明する。すなわち、カバーガラスＣＧの外面ＣＧＢに、表面抵抗値の異なる導電層ＣＤＬを形成したサンプルを用意し、各サンプルについて液晶表示パネルと接着した後、静電容量タッチセンシング部において、検出面における特定の検出点（複数個所）での接触を検知できるか否かを確認した。導電層ＣＤＬの表面抵抗値が１ＭΩ／□の場合、５ＭΩ／□の場合には、検出面での接触を検知できなかった。一方で、導電層ＣＤＬの表面抵抗値が１０ＭΩ／□の場合、５０ＭΩ／□の場合、１００ＭΩ／□の場合、５００ＭΩ／□の場合、８００ＭΩ／□の場合、１０００ＭΩ／□の場合には、いずれも、検出面での接触を検知できた。このような実験に基づき、導電層ＣＤＬの表面抵抗値の下限値が１０ＭΩ／□であることが確認された。
【００５２】
以上説明したように、本実施形態によれば、表示品位の良好な液晶表示装置を提供することができる。
【００５３】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５４】
ＬＰＮ…液晶表示パネル  ＡＲ…アレイ基板  ＣＴ…対向基板
ＡＣＴ…アクティブエリア
ＰＥ…画素電極  ＣＥ…共通電極  ＬＱ…液晶層
ＯＤ１…第１光学素子  ＯＤ２…第２光学素子
ＰＤ…パッド  ＣＤＬ…導電層
ＣＧ…カバーガラス
ＢＤ…筐体
【図１】
2015011109.tif 000003
【図２】
2015011109.tif 000004
【図３】
2015011109.tif 000005
【図４】
2015011109.tif 000006
【図５】
2015011109.tif 000007