(57)【要約】【課題】コンデンサを配置して終端抵抗の抵抗値を調整することにより、交流結合した伝送線路に接続される終端抵抗の抵抗値を精度よく調整可能な終端抵抗調整回路を提供する。【解決手段】終端抵抗調整回路１は、可変抵抗値を有するレプリカ抵抗（３２１、４３２１）と、レプリカ抵抗に接続されたコンデンサ（３３、４３、４４）と、レプリカ抵抗及びコンデンサに交流信号を供給して調整したレプリカ抵抗の抵抗値を使用して、終端抵抗の抵抗値を決定する抵抗値決定回路（１１）とを有する。【選択図】図３
2015133675.tif 000002
【特許請求の範囲】
【請求項１】
可変抵抗値を有するレプリカ抵抗と、
前記レプリカ抵抗に接続されたコンデンサと、
前記レプリカ抵抗及び前記コンデンサに交流信号を供給して調整した前記レプリカ抵抗の抵抗値を使用して、終端抵抗の抵抗値を決定する抵抗値決定回路と、
を有することを特徴とする終端抵抗調整回路。
【請求項２】
前記抵抗値決定回路は、前記レプリカ抵抗と前記コンデンサとの間に交流信号を供給する第１調整状態で前記レプリカ抵抗の抵抗値を調整し、且つ前記コンデンサの前記レプリカ抵抗に接続された端子と反対の端子に交流信号を供給する第２調整状態で前記レプリカ抵抗の抵抗値を調整する、請求項１に記載の終端抵抗調整回路。
【請求項３】
前記第１調整状態で調整した前記レプリカ抵抗の抵抗値を使用して、前記第２調整状態で前記レプリカ抵抗の抵抗値を調整する、請求項２に記載の終端抵抗調整回路。
【請求項４】
可変抵抗値を有する送信終端レプリカ抵抗と、
前記送信終端レプリカ抵抗に接続された送信側コンデンサと、
可変抵抗値を有する受信終端レプリカ抵抗と、
前記受信終端レプリカ抵抗に接続された受信側コンデンサと、
前記送信終端レプリカ抵抗、前記受信終端レプリカ抵抗、前記送信側コンデンサ及び前記受信側コンデンサに交流信号を供給して調整した前記送信終端レプリカ抵抗及び前記受信終端レプリカ抵抗の抵抗値を使用して、終端抵抗の抵抗値を決定する抵抗値決定回路と、を有し、
前記抵抗値決定回路は、前記送信終端レプリカ抵抗と前記送信側コンデンサとの間に交流信号を供給する第１調整状態で前記送信終端レプリカ抵抗の抵抗値を調整し、且つ前記受信側コンデンサの前記受信終端レプリカ抵抗に接続された端子と反対の端子に交流信号を供給する第２調整状態で前記受信終端レプリカ抵抗の抵抗値を調整する、ことを特徴とする終端抵抗調整回路。
【請求項５】
可変抵抗値を有する終端抵抗を有する通信回路と、
可変抵抗値を有するレプリカ抵抗と、
前記レプリカ抵抗に接続されたコンデンサと、
前記レプリカ抵抗及び前記コンデンサに交流信号を供給して調整した前記レプリカ抵抗の抵抗値を使用して、前記終端抵抗の抵抗値を決定する抵抗値決定回路と、
を有することを特徴とするデータ伝送装置。
【請求項６】
可変抵抗値を有するレプリカ抵抗及び前記レプリカ抵抗に接続されたコンデンサに交流信号を供給し、
前記交流信号が供給された状態で、前記レプリカ抵抗の抵抗値を調整し、
前記調整された前記レプリカ抵抗の抵抗値を使用して終端抵抗の抵抗値を決定する、
ことを特徴とする終端抵抗調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、終端抵抗調整回路、データ伝送装置及び終端抵抗調整方法に関する。
【背景技術】
【０００２】
高速シリアルインターフェースでは、信号の伝送速度の高速化、ノイズ耐性の向上、及び送受信回路の間の直流電圧差の解消等のために、送信回路と受信回路とを交流結合（ＡＣ結合）した伝送線路が採用されている。伝送線路を交流結合する場合、送信側半導体装置の内部、受信側半導体装置の内部又は伝送線路上に、交流結合用のコンデンサが配置される。
【０００３】
また、半導体装置から伝送線路を介して信号を送信する送信回路、及び伝送線路を介して信号を受信する受信回路のそれぞれの内部に配置される終端抵抗の抵抗値を調整することが知られている。例えば、伝送線路を介して送信する信号の信号レベル及び終端抵抗を調整可能な送信回路と、伝送線路から受信する信号の信号レベル及び終端抵抗の抵抗値を調整可能な受信回路とを有する半導体装置のインピーダンス整合を調整することが知られている。
【０００４】
また、基準抵抗を使用して半導体装置の内部に配置されるレプリカ抵抗を調整する終端抵抗調整方法が知られている。この終端抵抗調整方法では、まず、第１の電源と第２の電源との間にレプリカ抵抗と基準抵抗とを直列接続する。次いで、レプリカ抵抗及び基準抵抗のそれぞれの端子間電圧を測定する。そして、測定されたレプリカ抵抗及び基準抵抗のそれぞれの端子間電圧に基づいて、レプリカ抵抗の抵抗値を調整する。
【０００５】
また、並列接続された複数のトランジスタを含む出力回路の出力インピーダンスを自動調整する出力インピーダンス調整回路を有する半導体装置が知られている。出力インピーダンス調整回路は、レプリカ回路と、比較手段と、切替手段と、カウンタ回路とを有する。レプリカ回路は、出力回路と実質的に同一の構成の回路部分を含む。比較手段は、レプリカ回路の出力インピーダンスと、基準抵抗との大小を比較し、比較結果を内部カウンタ制御信号として出力する。切替制御手段は、外部から供給される外部カウンタ制御信号と、比較手段から出力される内部カウンタ制御信号とを選択的に切替制御する。カウンタ回路は、外部カウンタ制御信号又は内部カウンタ制御信号に応じて選択的にカウントアップ動作又はカウントダウン動作を行い、所定ビット数のカウント値を調整コードとして出力する。そして、調整コードが出力回路及びレプリカ回路に供給され、複数のトランジスタのそれぞれが調整コードに基づき導通制御される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第７３２１６１３号明細書
【特許文献２】特開２００８−２４４７２９号公報
【特許文献３】特開２００８−２７１３４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、直流信号をレプリカ抵抗に供給して調整したレプリカ抵抗の抵抗値を使用して終端抵抗の抵抗値を調整する終端抵抗調整方法では、交流結合のために使用されるコンデンサを配置して終端抵抗の抵抗値を調整することは容易ではない。
【０００８】
本発明は、コンデンサを配置して終端抵抗の抵抗値を調整することにより、交流結合した伝送線路に接続される終端抵抗の抵抗値を精度よく調整可能な終端抵抗調整回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
１つの実施形態では、終端抵抗調整回路は、可変抵抗値を有するレプリカ抵抗と、レプリカ抵抗に接続されたコンデンサと、抵抗値決定回路とを有する。抵抗値決定回路は、レプリカ抵抗及びコンデンサに交流信号を供給して調整したレプリカ抵抗の抵抗値を使用して、終端抵抗の抵抗値を決定する。
【発明の効果】
【００１０】
本発明では、交流結合した伝送線路に接続される終端抵抗の抵抗値を精度よく調整可能な終端抵抗調整回路を提供することが可能になった。
【図面の簡単な説明】
【００１１】
【図１】実施形態に係るデータ伝送装置を搭載した演算システムの回路ブロック図である。
【図２】図１に示す演算処理装置と制御装置との間のインタフェース部をより詳細に示す回路ブロック図である。
【図３】図２に示す終端抵抗調整回路の内部回路ブロック図である。
【図４】図２に示す終端抵抗調整回路のより詳細な内部回路ブロック図である。
【図５】図３及び４に示す第１送信側終端抵抗の内部回路ブロック図である。
【図６】図３及び４に示す第１受信側終端抵抗の内部回路ブロック図である。
【図７】図３及び４に示す終端抵抗調整回路デジタル部の機能ブロック図である。
【図８】図３及び４に示す終端抵抗調整回路デジタル部の処理を示すフローチャートである。
【図９】（ａ）は図８に示すフローチャートの送信側終端抵抗コードを決定する処理のより詳細な処理を示すフローチャートであり、（ｂ）は図８に示すフローチャートの受信側終端抵抗コードを決定する処理のより詳細な処理を示すフローチャートである。
【図１０】第１調整状態における第１実施形態に係る終端抵抗調整回路の動作状態を示す回路ブロック図である。
【図１１】第２調整状態における第１実施形態に係る終端抵抗調整回路の動作状態を示す回路ブロック図である。
【図１２】第２実施形態に係る終端抵抗調整回路の回路ブロック図である。
【図１３】（ａ）は図１２に示す終端抵抗調整回路デジタル部の機能ブロック図であり、（ｂ）は（ａ）に示す終端抵抗監視部の処理を示すフローチャートである。
【図１４】第３実施形態に係る終端抵抗調整回路の回路ブロック図である。
【図１５】（ａ）は図１４に示す終端抵抗調整回路デジタル部の機能ブロック図であり、（ｂ）は（ａ）に示す終端抵抗調整回路デジタル部の処理を示すフローチャートである。
【図１６】（ａ）は図１５（ｂ）に示すフローチャートの送信側終端抵抗コードを決定する処理のより詳細な処理を示すフローチャートであり、（ｂ）は図１５（ｂ）に示すフローチャートの受信側終端抵抗コードを決定する処理のより詳細な処理を示すフローチャートである。
【図１７】第１調整状態における第３実施形態に係る終端抵抗調整回路の動作状態を示す回路ブロック図である。
【図１８】第２調整状態における第３実施形態に係る終端抵抗調整回路の動作状態を示す回路ブロック図である。
【発明を実施するための形態】
【００１２】
以下図面を参照して、本終端抵抗調整回路、データ伝送装置及び終端抵抗調整方法について説明する。但し、本発明の技術的範囲はそれらの実施の形態に限定されず、特許請求の範囲に記載された発明との均等物に及ぶ点に留意されたい。
【００１３】
図１は、実施形態に係るデータ伝送装置を搭載した演算システムの回路ブロック図である。
【００１４】
演算システム１００は、演算処理装置１０１と、制御装置１０２と、記憶装置１０３と、第１基準抵抗１０４〜第４基準抵抗１０７とを有する。演算処理装置１０１は演算処理内部回路１１０と、演算インタフェース部１１１とを有し、制御装置１０２は制御内部回路１２０と、第１制御インタフェース部１２１と、第２制御インタフェース部１２２とを有する。記憶装置１０３は、記憶回路１３０と、記憶インタフェース部１３１とを有する。演算インタフェース部１１１及び第１制御インタフェース部１２１はそれぞれ、高速シリアルインタフェースであり、伝送線路９０１〜９０４を介して相互に接続される。第２制御インタフェース部１２２及び記憶インタフェース部１３１はそれぞれ、高速シリアルインタフェースであり、伝送線路９０５及び９０６を介して相互に接続される。
【００１５】
第１基準抵抗１０４は演算インタフェース部１１１の内部に配置される終端抵抗の抵抗値を調整するときに使用され、第２基準抵抗１０５は第１制御インタフェース部１２１の内部に配置される終端抵抗の抵抗値を調整するときに使用される。また、第３基準抵抗１０６は第２制御インタフェース部１２２の内部に配置される終端抵抗の抵抗値を調整するときに使用され、第４基準抵抗１０７は記憶インタフェース部１３１の内部に配置される終端抵抗の抵抗値を調整するときに使用される。
【００１６】
図２は、図１に示す演算処理装置１０１と制御装置１０２との間のインタフェース部をより詳細に示す回路ブロック図である。
【００１７】
演算処理内部回路１１０は、演算処理インタフェース制御回路１１００を有する。演算インタフェース部１１１は、終端抵抗調整回路１と、第１演算送信回路１１２と、第２演算送信回路１１３と、第１演算受信回路１１４と、第２演算受信回路１１５とを有する。終端抵抗調整回路１は、演算処理インタフェース制御回路１１００に接続される。
【００１８】
終端抵抗調整回路１は、演算処理インタフェース制御回路１１００の指示に基づいて、第１演算送信回路１１２、第２演算送信回路１１３、第１演算受信回路１１４及び第２演算受信回路１１５のそれぞれが有する終端抵抗の抵抗値を調整する。終端抵抗調整回路１は終端抵抗の抵抗値を調整するときに、第１基準抵抗１０４を使用する。
【００１９】
制御内部回路１２０は、制御インタフェース制御回路１２００を有する。第１制御インタフェース部１２１は、終端抵抗調整回路２０１と、第１制御送信回路２１２と、第２制御送信回路２１３と、第１制御受信回路２１４と、第２制御受信回路２１５とを有する。終端抵抗調整回路２０１は、制御インタフェース制御回路１２００に接続される。
【００２０】
第１演算送信回路１１２は、一対の伝送線路９１１及び９１２を有する第１伝送線路９０１を介して第１制御受信回路２１４と接続される。第２演算送信回路１１３は、一対の伝送線路９２１及び９２２を有する第２伝送線路９０２を介して第２制御受信回路２１５と接続される。第１演算受信回路１１４は、一対の伝送線路９３１及び９３２を有する第３伝送線路９０３を介して第１制御送信回路２１２と接続される。第２演算受信回路１１５は、一対の伝送線路９４１及び９４２を有する第４伝送線路９０４を介して第２制御送信回路２１３と接続される。
【００２１】
第１演算送信回路１１２は、一対の伝送線路９１１及び９１２に差動信号を出力する駆動部１１２０と、駆動部１１２０の一方の出力端子に接続される第１終端抵抗１１２１と、駆動部１１２０の他方の出力端子に接続される第２終端抵抗１１２２とを有する。駆動部１１２０は、演算処理内部回路１１０で生成された送信データをシリアルな差動信号として第１伝送線路９０１を介して第１制御受信回路２１４に送信する。第１終端抵抗１１２１及び第２終端抵抗１１２２はそれぞれ、終端抵抗調整回路１から出力される調整コードに基づいて抵抗値が調整可能な可変抵抗を有する。
【００２２】
第２演算送信回路１１３、第１制御送信回路２１２及び第２制御送信回路２１３は、第１演算送信回路１１２に対応する構成を有する。駆動部１１３０は、演算処理内部回路１１０で生成された送信データをシリアルな差動信号として第２伝送線路９０２を介して第２制御受信回路２１５に送信する。第１終端抵抗１１３１及び第２終端抵抗１１３２はそれぞれ、終端抵抗調整回路１から出力される調整コードに基づいて抵抗値が調整可能な可変抵抗を有する。駆動部２１２０は、制御内部回路１２０で生成された送信データをシリアルな差動信号として第３伝送線路９０３を介して第１演算受信回路１１４に送信する。第１終端抵抗２１２１及び第２終端抵抗２１２２はそれぞれ、終端抵抗調整回路２０１から出力される調整コードに基づいて抵抗値が調整可能な可変抵抗を有する。駆動部２１３０は、制御内部回路１２０で生成された送信データをシリアルな差動信号として第４伝送線路９０４を介して第２演算受信回路１１５に送信する。第１終端抵抗２１３１及び第２終端抵抗２１３２はそれぞれ、終端抵抗調整回路２０１から出力される調整コードに基づいて抵抗値が調整可能な可変抵抗を有する。
【００２３】
第１演算受信回路１１４は、受信バッファ１１４０と、第１終端抵抗１１４１と、第２終端抵抗１１４２と、第１結合コンデンサ１１４３と、第２結合コンデンサ１１４４と、ＶＤＲ電源バッファ１１４５とを有する。受信バッファ１１４０は、一対の伝送線路９３１及び９３２を有する第３伝送線路９０３を介して第１制御送信回路２１２から受信したシリアルな差動信号を演算処理内部回路１１０に受信データとして出力する。第１終端抵抗１１４１は受信バッファ１１４０の一方の入力端子に接続され、第２終端抵抗１１４２は受信バッファ１１４０の他方の入力端子に接続される。第１終端抵抗１１４１及び第２終端抵抗１１４２はそれぞれ、終端抵抗調整回路１から出力される調整コードに基づいて抵抗値が調整可能な可変抵抗を有する。第１結合コンデンサ１１４３及び第２結合コンデンサ１１４４はそれぞれ、一対の伝送線路９３１及び９３２と受信バッファ１１４０とを交流結合する。ＶＤＲ電源バッファ１１４５は、出力端子と一方の入力端子との間が短絡されたオペアンプ１１４６を有し、一対の伝送線路９３１及び９３２にコモン電圧を供給する。ＶＤＲ電源バッファ１１４５の他方の入力端子には、受信コモン電圧ＶＤＲが入力される。受信コモン電圧ＶＤＲは、第１演算受信回路１１４が受信した信号を受信可能な電圧である。
【００２４】
第２演算受信回路１１５、第１制御受信回路２１４及び第２制御受信回路２１５は、第１演算受信回路１１４に対応する構成を有する。受信バッファ１１５０は、一対の受信したシリアルな差動信号を演算処理内部回路１１０に受信データとして出力する。第１終端抵抗１１５１及び第２終端抵抗１１５２はそれぞれ、終端抵抗調整回路１から出力される調整コードに基づいて抵抗値が調整可能な可変抵抗を有する。第１結合コンデンサ１１５３及び第２結合コンデンサ１１５４はそれぞれ、一対の伝送線路９４１及び９４２と受信バッファ１１５０とを交流結合する。ＶＤＲ電源バッファ１１５５は、出力端子と一方の入力端子との間が短絡され、他方の入力端子には受信コモン電圧ＶＤＲが入力されるオペアンプ１１５６を有する。受信バッファ２１４０は、一対の受信したシリアルな差動信号を制御内部回路１２０に受信データとして出力する。第１終端抵抗２１４１及び第２終端抵抗２１４２はそれぞれ、終端抵抗調整回路２０１から出力される調整コードに基づいて抵抗値が調整可能な可変抵抗を有する。第１結合コンデンサ２１４３及び第２結合コンデンサ２１４４はそれぞれ、一対の伝送線路９１１及び９１２と受信バッファ２１４０とを交流結合する。ＶＤＲ電源バッファ２１４５は、出力端子と一方の入力端子との間が短絡され、他方の入力端子には受信コモン電圧ＶＤＲが入力されるオペアンプ２１４６を有する。受信バッファ２１５０は、一対の受信したシリアルな差動信号を制御内部回路１２０に受信データとして出力する。第１終端抵抗２１５１及び第２終端抵抗２１５２はそれぞれ、終端抵抗調整回路２０１から出力される調整コードに基づいて抵抗値が調整可能な可変抵抗を有する。第１結合コンデンサ２１５３及び第２結合コンデンサ２１５４はそれぞれ、一対の伝送線路９２１及び９２２と受信バッファ２１５０とを交流結合する。ＶＤＲ電源バッファ２１５５は、出力端子と一方の入力端子との間が短絡され、他方の入力端子には受信コモン電圧ＶＤＲが入力されるオペアンプ２１５６を有する。
【００２５】
図３は終端抵抗調整回路１の内部回路ブロック図であり、図４は終端抵抗調整回路１のより詳細な内部回路ブロック図である。
【００２６】
終端抵抗調整回路１は、終端抵抗調整回路アナログ部１０と、終端抵抗調整回路デジタル部１１とを有する。
【００２７】
終端抵抗調整回路アナログ部１０は、送信駆動回路３０と、差動クロック信号生成回路３１と、送信終端回路３２と、送信側コンデンサ３３と、ローパスフィルタ３４と、送信側終端抵抗調整用比較部３５とを有する。また、終端抵抗調整回路アナログ部１０は、ＶＤＲ電圧バッファ４１と、受信終端回路４２と、受信側第１コンデンサ４３と、受信側第２コンデンサ４４と、振幅検出回路４５と、受信側終端抵抗調整比較回路４６とを更に有する。また、終端抵抗調整回路アナログ部１０は、送信側終端抵抗調整スイッチ５０と、受信側終端抵抗調整第１スイッチ５１と、受信側終端抵抗調整第２スイッチ５２とを更に有する。
【００２８】
送信駆動回路３０は、電流源３００と、第１駆動トランジスタ３０１と、第２駆動トランジスタ３０２とを有する。電流源３００は、送信終端回路３２、送信側コンデンサ３３、受信側第１コンデンサ４３及び受信側第２コンデンサ４４に電流を供給する。
【００２９】
第１駆動トランジスタ３０１及び第２駆動トランジスタ３０２のゲートは差動クロック信号生成回路３１に接続され、ソースは電流源３００に接続される。第１駆動トランジスタ３０１のドレインは、送信終端回路３２に接続される。また、第１駆動トランジスタ３０１のドレインは、送信側終端抵抗調整スイッチ５０を介して送信側コンデンサ３３に接続されると共に、受信側終端抵抗調整第１スイッチ５１を介して受信側第１コンデンサに接続される。第２駆動トランジスタ３０２のドレインは、送信終端回路３２に接続される。また、第２駆動トランジスタ３０２のドレインは、受信側終端抵抗調整第２スイッチ５２を介して受信側第２コンデンサ４４に接続される。
【００３０】
差動クロック信号生成回路３１は、リング発振回路を有し、終端抵抗調整回路デジタル部１１から送信される差動クロック生成回路制御信号に対応する指示に基づいて第１駆動トランジスタ３０１及び第２駆動トランジスタ３０２をオンオフする。差動クロック信号生成回路３１は、終端抵抗調整回路デジタル部１１から動作開始を指示する差動クロック生成回路制御信号を受信すると、発振動作を開始して、所定の周期を有するクロック信号を出力する。クロック信号の周期は、送信終端回路３２及び受信終端回路４２の抵抗値を調整するときに、送信側コンデンサ３３、受信側第１コンデンサ４３及び受信側第２コンデンサ４４のリアクタンスの影響が無視できる程度の大きさになる程度のものである。一例では、演算システム１００が実動作したときの第１制御インタフェース部１２１の最大動作周波数の１／１０〜１／１００程度の周波数である。
【００３１】
差動クロック信号生成回路３１から出力されたクロック信号が第１駆動トランジスタ３０１のゲートに入力され、第１駆動トランジスタ３０１のゲートに入力されるクロック信号の反転信号が第２駆動トランジスタ３０２のゲートに入力される。差動クロック信号生成回路３１は、第１駆動トランジスタ３０１がオンのとき、第２駆動トランジスタ３０２をオフし、第１駆動トランジスタ３０１がオフのとき、第２駆動トランジスタ３０２をオンする。第１駆動トランジスタ３０１のゲートにクロック信号が入力されると、第１駆動トランジスタ３０１のドレインは、クロック信号の周期に応じて電圧レベルが変化する交流信号を出力する。また、第２駆動トランジスタ３０２のゲートにクロック信号の反転信号が入力されると、第２駆動トランジスタ３０２のドレインは、クロック信号の周期に応じて電圧レベルが変化する交流信号を出力する。差動クロック信号生成回路３１は、終端抵抗調整回路デジタル部１１から動作停止を指示する差動クロック生成回路制御信号を受信すると、発振動作を停止する。
【００３２】
送信終端回路３２は、第１送信側終端抵抗３２１と、第２送信側終端抵抗３２２とを有する。第１送信側終端抵抗３２１及び第２送信側終端抵抗３２２の一方の端子は電源電圧ＶＤＤに接続される。第１送信側終端抵抗３２１の他端は第１駆動トランジスタ３０１に接続され、第２送信側終端抵抗３２２の他端は第２駆動トランジスタ３０２に接続される。
【００３３】
図５は、第１送信側終端抵抗３２１の内部回路ブロック図である。第２送信側終端抵抗３２２は、第１送信側終端抵抗３２１に対応する構成を有する。
【００３４】
第１送信側終端抵抗３２１は、第１送信単位抵抗３２３〜第４送信単位抵抗３２６を有する。第１送信単位抵抗３２３は、第１抵抗素子３２３１と、第１抵抗スイッチ３２３２と、第１抵抗反転素子３２３３とを有し、第２送信単位抵抗３２４は、第２抵抗素子３２４１と、第２抵抗スイッチ３２４２と、第２抵抗反転素子３２４３とを有する。第３送信単位抵抗３２５は、第３抵抗素子３２５１と、第３抵抗スイッチ３２５２と、第３抵抗反転素子３２５３とを有し、第４送信単位抵抗３２６は、第４抵抗素子３２６１と、第４抵抗スイッチ３２６２と、第４抵抗反転素子３２６３とを有する。
【００３５】
第１抵抗素子３２３１〜第４抵抗素子３２６１はそれぞれ、第１抵抗素子３２３１〜第４抵抗素子３２６１の単数又は複数の抵抗を選択することにより合成抵抗値が段階的に選択可能な抵抗値を有する。第１抵抗スイッチ３２３２〜第４抵抗スイッチ３２６２はそれぞれ、ソース及びドレインが互いに接続されたｎＭＯＳトランジスタ及びｐＭＯＳトランジスタを有する。第１抵抗スイッチ３２３２〜第４抵抗スイッチ３２６２のｎＭＯＳトランジスタのゲートには調整コードの対応するビット信号が印加され、ｐＭＯＳトランジスタのゲートには調整コードの対応するビット信号の反転信号が印加される。第１抵抗スイッチ３２３２〜第４抵抗スイッチ３２６２は、それぞれのトランジスタのゲートに印加される調整コードの対応するビット信号に基づいてオンオフする。第１送信側終端抵抗３２１は、第１終端抵抗１１２１及び１１３１に対応する構成を有することにより第１終端抵抗１１２１及び１１３１のレプリカ回路として機能する。
【００３６】
送信側コンデンサ３３は、一端が送信側終端抵抗調整スイッチ５０を介して第１駆動トランジスタ３０１のドレイン及び第１送信側終端抵抗３２１に接続され、他端が第１基準抵抗１０４の一端に接続される。送信側コンデンサ３３は、第１結合コンデンサ１１４３に対応する構成を有することにより第１結合コンデンサ１１４３のレプリカ回路として機能する。
【００３７】
ローパスフィルタ３４は、一端が送信側コンデンサ３３及び送信側終端抵抗調整スイッチ５０に接続されるフィルタ抵抗３４１と、一端がフィルタ抵抗３４１の他端に接続され且つ他端が接地されるフィルタコンデンサ３４２とを有する。ローパスフィルタ３４は、送信側終端抵抗調整スイッチ５０がオンして第１駆動トランジスタ３０１のドレインから出力された交流信号がフィルタ抵抗３４１の一端に印加されたときに、交流信号の交流成分をフィルタリングして直流信号として出力する。
【００３８】
送信側終端抵抗調整用比較部３５は、一方の入力端子に入力されるローパスフィルタ３４がフィルタリングした直流信号と、他方の入力端子に入力される送信側終端抵抗基準電圧ＶrefTXとを比較して、比較結果を示す送信側終端抵抗比較信号を出力する。送信側終端抵抗基準電圧ＶrefTXは、不図示のバンドギャップ・リファレンス（Band Gap Reference：BGR）により生成される。ローパスフィルタ３４がフィルタリングした直流信号の大きさが送信側終端抵抗基準電圧ＶrefTXよりも小さいとき、送信側終端抵抗比較信号の信号レベルはＬレベルである。また、ローパスフィルタ３４がフィルタリングした直流信号の大きさが送信側終端抵抗基準電圧ＶrefTXよりも大きいとき、送信側終端抵抗比較信号の信号レベルはＨレベルである。
【００３９】
送信側終端抵抗基準電圧ＶrefTXは、
【数１】
2015133675.tif 000003
で示される。ここで、ＲtermTXは目標とする第１送信側終端抵抗３２１の抵抗値であり、Ｒrefは第１基準抵抗１０４の抵抗値である。また、Ｉrefは送信駆動回路３０の駆動電流であり、ＶＤＤは電源電圧である。
【００４０】
また、第１送信側終端抵抗３２１が目標とする抵抗値であるＲtermTXに調整されたときに第１送信側終端抵抗３２１と送信側コンデンサ３３との間に印加される交流信号の振幅ＶampTXは、
【数２】
2015133675.tif 000004
で示される。すなわち、第１送信側終端抵抗３２１が目標とする抵抗値であるＲtermTXに調整されたとき、第１送信側終端抵抗３２１と送信側コンデンサ３３との間に印加される信号は、コモン電圧ＶcomTXがＶrefTXであり且つ振幅がＶampTXである交流信号となる。
【００４１】
ＶＤＲ電圧バッファ４１は、出力端子と一方の入力端子との間が短絡され、他方の入力端子には受信コモン電圧ＶＤＲが入力されるオペアンプ４１１を有する。受信コモン電圧ＶＤＲは、不図示のバンドギャップ・リファレンスにより生成される。ＶＤＲ電圧バッファ４１は、ＶＤＲ電源バッファ１１４５及び１１５５に対応する構成を有することによりＶＤＲ電源バッファ１１４５及び１１５５のレプリカ回路として機能する。
【００４２】
受信終端回路４２は、第１受信側終端抵抗４２１と、第２受信側終端抵抗４２２とを有する。第１受信側終端抵抗４２１及び第２受信側終端抵抗４２２の一方の端子はＶＤＲ電圧バッファ４１の出力端子に接続され受信コモン電圧ＶＤＲが供給される。第１受信側終端抵抗４２１の他端は受信側第１コンデンサ４３に接続され、第２受信側終端抵抗４２２の他端は受信側第２コンデンサ４４に接続される。
【００４３】
図６は、第１受信側終端抵抗４２１の内部回路ブロック図である。第２受信側終端抵抗４２２は、第１受信側終端抵抗４２１に対応する構成を有する。
【００４４】
第１受信側終端抵抗４２１は、第１受信単位抵抗４２３〜第４受信単位抵抗４２６を有する。第１受信単位抵抗４２３は、第１抵抗素子４２３１と、第１抵抗スイッチ４２３２と、第１抵抗反転素子４２３３とを有し、第２受信単位抵抗４２４は、第２抵抗素子４２４１と、第２抵抗スイッチ４２４２と、第２抵抗反転素子４４３とを有する。第３受信単位抵抗４２５は、第３抵抗素子４２５１と、第３抵抗スイッチ４２５２と、第３抵抗反転素子４２５３とを有し、第４受信単位抵抗４２６は、第４抵抗素子４２６１と、第４抵抗スイッチ４２６２と、第４抵抗反転素子４２６３とを有する。
【００４５】
第１抵抗素子４２３１〜第４抵抗素子４２６１はそれぞれ、第１抵抗素子４２３１〜第４抵抗素子４２６１の単数又は複数の抵抗を選択することにより合成抵抗値が段階的に選択可能な抵抗値を有する。第１抵抗スイッチ４２３２〜第４抵抗スイッチ４２６２はそれぞれ、ｐＭＯＳトランジスタを有する。第１抵抗スイッチ４２３２〜第４抵抗スイッチ４２６２のｐＭＯＳトランジスタのゲートには調整コードの対応するビット信号の反転信号が印加される。第１抵抗スイッチ４２３２〜第４抵抗スイッチ４２６２は、それぞれのトランジスタのゲートに印加される調整コードの対応するビット信号に基づいてオンオフする。第１受信側終端抵抗４２１は、第１終端抵抗１１４１及び１１５１に対応する構成を有することにより第１終端抵抗１１４１及び１１５１のレプリカ回路として機能する。
【００４６】
受信側第１コンデンサ４３は、一端が受信側終端抵抗調整第１スイッチ５１を介して第１駆動トランジスタ３０１のドレイン及び第１送信側終端抵抗３２１に接続され、他端が第１受信側終端抵抗４２１に接続される。受信側第１コンデンサ４３は、第１結合コンデンサ１１４３に対応する構成を有することにより第１結合コンデンサ１１４３のレプリカ回路として機能する。
【００４７】
受信側第２コンデンサ４４は、一端が受信側終端抵抗調整第２スイッチ５２を介して第２駆動トランジスタ３０２のドレイン及び第２送信側終端抵抗３２２に接続され、他端が第２受信側終端抵抗４２２に接続される。受信側第２コンデンサ４４は、第２結合コンデンサ１１４４に対応する構成を有することにより第２結合コンデンサ１１４４のレプリカ回路として機能する。
【００４８】
振幅検出回路４５は、オペアンプ４５１と、オペアンプ４５１の出力端子に出力が接続されたダイオード４５２とを有する。また、振幅検出回路４５は、一端が接地され且つ他端がダイオード４５２の入力端子に接続されたコンデンサ４５３と、スイッチ４５４とを有する。オペアンプ４５１の一方の入力端子には第１駆動トランジスタ３０１のドレインから出力された交流信号が印加され、他方の入力端子にはコンデンサ４５３の他端が接続される。スイッチ４５４は、一端に受信コモン電圧ＶＤＲが供給され且つ他端がダイオード４５２の入力端子及びコンデンサ４５３の他端に接続される。スイッチ４５４は、終端抵抗調整回路デジタル部１１から送信される振幅検出回路制御信号に対応する指示に基づいてオンオフされる。
【００４９】
振幅検出回路４５は、ピーク検出回路として機能して、第１受信側終端抵抗４２１と受信側第１コンデンサ４３との間に印加される交流信号の振幅を検出する。まず、終端抵抗調整回路デジタル部１１からオンを指示する振幅検出回路制御信号を受信すると、スイッチ４５４がオンしてコンデンサ４５３が充電され、コンデンサ４５３に接続されたオペアンプ４５１の入力端子の電圧に受信コモン電圧ＶＤＲに上昇する。次いで、終端抵抗調整回路デジタル部１１からオフを指示する振幅検出回路制御信号が送信されると、スイッチ４５４はオフする。次いで、受信側終端抵抗調整第１スイッチ５１がオンして第１駆動トランジスタ３０１のドレインから出力された交流信号が受信側第１コンデンサ４３の一端に印加される。オペアンプ４５１は入力端子間の電圧差をゼロにするように機能するため、受信側第１コンデンサ４３の他端の電圧が低下するに従ってコンデンサ４５３が放電して、コンデンサ４５３の他端に接続されたオペアンプ４５１の入力端子の電圧は低下する。また、オペアンプ４５１の出力端子にはオペアンプ４５１が逆方向に接続され且つスイッチ４５４がオフしているので、コンデンサ４５３は充電されることはない。これから、コンデンサ４５３の他端に接続されたオペアンプ４５１の入力端子の電圧は、交流信号の振幅に対応する電圧を受信コモン電圧ＶＤＲから減算した電圧になる。
【００５０】
受信側終端抵抗調整比較回路４６は、一方の入力端子に入力されるコンデンサ４５３の他端に接続されたオペアンプ４５１の入力端子の電圧と、他方の入力端子に入力される受信振幅基準電圧ＶrefRXとを比較して、比較結果を示す受信振幅比較信号を出力する。受信振幅基準電圧ＶrefRXは、不図示のバンドギャップ・リファレンスにより生成される。コンデンサ４５３の他端に接続されたオペアンプ４５１の入力端子の電圧の大きさが受信振幅基準電圧ＶrefRXよりも小さいとき、受信振幅比較信号の信号レベルはＬレベルである。また、コンデンサ４５３の他端に接続されたオペアンプ４５１の入力端子の電圧の大きさが受信振幅基準電圧ＶrefRXよりも大きいとき、受信振幅比較信号の信号レベルはＨレベルである。
【００５１】
受信振幅基準電圧ＶrefRXは、
【数３】
2015133675.tif 000005
で示される。ここで、ＶcomRXすなわちＶＤＲは受信コモン電圧であり、ＶampRXは、第１受信側終端抵抗４２１が目標とする抵抗値であるＲtermRXに調整されたときに第１受信側終端抵抗４２１と受信側第１コンデンサ４３との間に印加される交流信号の振幅である。
【００５２】
振幅ＶampRXは、
【数４】
2015133675.tif 000006
で示される。第１受信側終端抵抗４２１が目標とする抵抗値であるＲtermRXに調整されたとき、第１受信側終端抵抗４２１と受信側第１コンデンサ４３との間に印加される信号は、振幅がＶamprXである交流信号となる。
【００５３】
図７は、終端抵抗調整回路デジタル部１１の機能ブロック図である。
【００５４】
終端抵抗調整回路デジタル部１１は、調整回路選択部１１０１と、送信側終端抵抗決定部１１０２と、受信側終端抵抗決定部１１０３と、終端抵抗記憶部１１０４と、終端抵抗設定部１１０５とを有する。
【００５５】
調整回路選択部１１０１は、演算処理装置１０１の電源投入時に、不図示の上位制御回路から終端抵抗の抵抗値の調整の開始を示す調整開始信号を受信すると、終端抵抗の抵抗値の調整を開始する。
【００５６】
調整回路選択部１１０１は、調整開始信号を受信すると、差動クロック信号生成回路３１に動作開始を指示する差動クロック生成回路制御信号を送信する。次いで、調整回路選択部１１０１は、送信側終端抵抗調整スイッチ５０をオンし、受信側終端抵抗調整第１スイッチ５１及び受信側終端抵抗調整第２スイッチ５２をオフして、第１調整状態に設定する。第１調整状態は、送信終端回路３２の第１送信側終端抵抗３２１の抵抗値を調整するための状態である。
【００５７】
調整回路選択部１１０１は、送信側終端抵抗調整用比較部３５から信号レベルがＨレベルの送信側終端抵抗比較信号を受信すると、送信終端回路３２の第１送信側終端抵抗３２１の抵抗値の調整が終了したと判定する。第１送信側終端抵抗３２１の抵抗値の調整が終了したと判定すると、調整回路選択部１１０１は、送信側終端抵抗調整スイッチ５０をオフし、受信側終端抵抗調整第１スイッチ５１及び受信側終端抵抗調整第２スイッチ５２をオンして、第２調整状態に設定する。第２調整状態は、受信終端回路４２の第１受信側終端抵抗４２１の抵抗値を調整するための状態である。
【００５８】
調整回路選択部１１０１は、受信側終端抵抗調整比較回路４６から信号レベルがＨレベルの受信振幅比較信号を受信すると、受信終端回路４２の第１受信側終端抵抗４２１の抵抗値の調整が終了したと判定する。受信終端回路４２の第１受信側終端抵抗４２１の抵抗値の調整が終了したと判定すると、調整回路選択部１１０１は、差動クロック信号生成回路３１に動作停止を指示する差動クロック生成回路制御信号を送信する。また、調整回路選択部１１０１は、終端抵抗設定部１１０５が終端抵抗記憶部１１０４に記憶された送信側終端抵抗コード及び受信側終端抵抗コードを送信したことを確認すると、終端抵抗の抵抗値の調整の終了を示す調整完了信号を送信する。
【００５９】
送信側終端抵抗決定部１１０２は、第１調整状態において、送信終端回路３２の第１送信側終端抵抗３２１の抵抗値を調整し、決定する。まず、送信側終端抵抗決定部１１０２は、第１送信側終端抵抗３２１の抵抗値が目標とする抵抗値であるＲtermTXよりも大きくなるような送信側終端抵抗調整コードを第１送信側終端抵抗３２１に送信する。ローパスフィルタ３４の出力信号が安定するまで所定の時間待機した後に、送信側終端抵抗決定部１１０２は、送信側終端抵抗調整用比較部３５から送信される送信側終端抵抗比較信号の信号レベルがＨレベルであるかＬレベルであるかを判定する。第１送信側終端抵抗３２１の抵抗値が目標とする抵抗値であるＲtermTXよりも大きいとき、ローパスフィルタ３４の出力信号の大きさは送信側終端抵抗基準電圧ＶrefTXよりも小さくなるので、送信側終端抵抗比較信号の信号レベルはＬレベルである。次いで、送信側終端抵抗決定部１１０２は、第１送信側終端抵抗３２１の抵抗値が減少するような送信側終端抵抗調整コードを第１送信側終端抵抗３２１に送信する。そして、ローパスフィルタ３４の出力信号が安定するまで所定の時間待機した後に、送信側終端抵抗決定部１１０２は、送信側終端抵抗調整用比較部３５から送信される送信側終端抵抗比較信号の信号レベルがＨレベルであるかＬレベルであるかを判定する。
【００６０】
以降、送信側終端抵抗決定部１１０２は、送信側終端抵抗比較信号の信号レベルがＨレベルであると判定するまで、第１送信側終端抵抗３２１の抵抗値が徐々に減少するように送信側終端抵抗調整コードを変更しながら、判定を繰り返す。送信側終端抵抗決定部１１０２は、送信側終端抵抗比較信号の信号レベルがＨレベルであると判定したときの送信側終端抵抗調整コードを終端抵抗記憶部１１０４に送信側終端抵抗コードとして記憶する。送信側終端抵抗決定部１１０２は、終端抵抗記憶部１１０４に記憶された送信側終端抵抗コードを第２送信側終端抵抗３２２に送信する。終端抵抗記憶部１１０４に記憶された送信側終端抵抗コードを第２送信側終端抵抗３２２に送信することにより、第１送信側終端抵抗３２１及び第２送信側終端抵抗３２２の抵抗値は、目標とする抵抗値であるＲtermTXに設定される。
【００６１】
受信側終端抵抗決定部１１０３は、第２調整状態において、受信終端回路４２の第１受信側終端抵抗４２１及び第２受信側終端抵抗４２２の抵抗値を調整する。まず、受信側終端抵抗決定部１１０３は、第１受信側終端抵抗４２１の抵抗値が目標とする抵抗値であるＲtermRXよりも大きくなるような受信側終端抵抗調整コードを第１受信側終端抵抗４２１に送信する。また、受信側終端抵抗決定部１１０３は、第１受信側終端抵抗４２１に送信した受信側終端抵抗調整コードと同一の受信側終端抵抗調整コードを第２受信側終端抵抗４２２に送信する。次いで、受信側終端抵抗決定部１１０３は、振幅検出回路４５のスイッチ４５４にオンを指示する振幅検出回路制御信号を送信する。次いで、受信側終端抵抗決定部１１０３は、振幅検出回路４５のスイッチ４５４にオフを指示する振幅検出回路制御信号を送信する。受信側終端抵抗決定部１１０３が振幅検出回路４５のスイッチ４５４をオンオフすることにより、振幅検出回路４５のコンデンサ４５３は、充電される。次いで、振幅検出回路４５の出力信号が安定するまで所定の時間待機した後に、受信側終端抵抗決定部１１０３は、受信側終端抵抗調整比較回路４６から送信される受信振幅比較信号の信号レベルがＨレベルであるかＬレベルであるかを判定する。待機時間は、オペアンプ４５１及びコンデンサ４５３の電気特性によって決定される。一例では、受信側終端抵抗決定部１１０３は、演算処理装置１０１から出力されるクロック信号の１００〜数１００周期に相当する時間待機する。第１受信側終端抵抗４２１の抵抗値が目標とする抵抗値であるＲtermRXよりも大きいとき、振幅検出回路４５の出力信号の大きさは受信振幅基準電圧ＶrefRXよりも小さくなるので、受信振幅比較信号の信号レベルはＬレベルである。次いで、受信側終端抵抗決定部１１０３は、第１受信側終端抵抗４２１及び第２受信側終端抵抗４２２の抵抗値が減少するような受信側終端抵抗調整コードを第１受信側終端抵抗４２１及び第２受信側終端抵抗４２２に送信する。次いで、受信側終端抵抗決定部１１０３は、振幅検出回路４５のスイッチ４５４をオンオフして振幅検出回路４５のコンデンサ４５３を充電する。そして、振幅検出回路４５の出力信号が安定するまで所定の時間待機した後に、受信側終端抵抗決定部１１０３は、受信側終端抵抗調整比較回路４６から送信される受信振幅比較信号の信号レベルがＨレベルであるかＬレベルであるかを判定する。
【００６２】
以降、受信側終端抵抗決定部１１０３は、受信振幅比較信号の信号レベルがＨレベルであると判定するまで、第１受信側終端抵抗４２１及び第２受信側終端抵抗４２２の抵抗値が徐々に減少するように受信側終端抵抗調整コードを変更しながら、判定を繰り返す。受信側終端抵抗決定部１１０３が受信振幅比較信号の信号レベルがＨレベルであると判定したときの受信側終端抵抗調整コードを終端抵抗記憶部１１０４に受信側終端抵抗コードとして記憶する。これにより、第１受信側終端抵抗４２１及び第２受信側終端抵抗４２２の抵抗値は、目標とする抵抗値であるＲtermRXに設定される。
【００６３】
終端抵抗設定部１１０５は、終端抵抗記憶部１１０４に記憶された送信側終端抵抗コードを第１演算送信回路１１２及び第２演算送信回路１１３に送信する。第１演算送信回路１１２の第１終端抵抗１１２１及び第２終端抵抗１１２２は、送信された送信側終端抵抗コードが設定される。また、第２演算送信回路１１３の第１終端抵抗１１３１及び第２終端抵抗１１３２は、送信された送信側終端抵抗コードが設定される。送信された送信側終端抵抗コードが設定されることにより、第１終端抵抗１１２１及び第２終端抵抗１１２２並びに第１終端抵抗１１３１及び第２終端抵抗１１３２の抵抗値は、目標とする抵抗値であるＲtermTXに調整される。
【００６４】
終端抵抗設定部１１０５は、終端抵抗記憶部１１０４に記憶された受信側終端抵抗コードを第１演算受信回路１１４及び第２演算受信回路１１５に送信する。第１演算受信回路１１４の第１終端抵抗１１４１及び第２終端抵抗１１４２は、送信された受信側終端抵抗コードが設定される。また、第２演算受信回路１１５の第１終端抵抗１１５１及び第２終端抵抗１１５２は、送信された受信側終端抵抗コードが設定される。送信された受信側終端抵抗コードが設定されることにより、第１終端抵抗１１４１及び第２終端抵抗１１４２並びに第１終端抵抗１１５１及び第２終端抵抗１１５２の抵抗値は、目標とする抵抗値であるＲtermRXに調整される。
【００６５】
図８は終端抵抗調整回路デジタル部１１の処理を示すフローチャートである。図９（ａ）は図８に示すフローチャートの送信側終端抵抗コードを決定する処理のより詳細な処理を示すフローチャートであり、図９（ｂ）は図８に示すフローチャートの受信側終端抵抗コードを決定する処理のより詳細な処理を示すフローチャートである。
【００６６】
まず、ステップＳ１０１において、調整回路選択部１１０１は、演算処理装置１０１の電源投入時に、上位制御回路から終端抵抗の抵抗値の調整の開始を示す調整開始信号を受信する。調整回路選択部１１０１は、調整開始信号を受信すると、差動クロック信号生成回路３１に動作開始を指示する差動クロック生成回路制御信号を送信する。次いで、差動クロック信号生成回路３１はクロック信号の出力を開始して、送信駆動回路３０は交流信号の供給を開始する。
【００６７】
次いで、ステップＳ１０２において、調整回路選択部１１０１は、送信側終端抵抗調整スイッチ５０をオンし、受信側終端抵抗調整第１スイッチ５１及び受信側終端抵抗調整第２スイッチ５２をオフして、第１調整状態に設定する。
【００６８】
図１０は第１調整状態における終端抵抗調整回路１の動作状態を示す回路ブロック図である。図１０では、第１調整状態で動作する構成要素及び使用される配線は実線で示され、第１調整状態で動作しない構成要素及び使用されない配線は実線で示される。第１調整状態では、第１送信側終端抵抗３２１と送信側コンデンサ３３との間に送信駆動回路３０から交流信号が供給される。
【００６９】
次いで、ステップＳ１０３において、送信側終端抵抗決定部１１０２は、第１調整状態において、送信終端回路３２の第１送信側終端抵抗３２１の抵抗値を調整し、決定する。
【００７０】
より詳細には、まずステップＳ２０１において、送信側終端抵抗決定部１１０２は、第１送信側終端抵抗３２１の抵抗値が目標とする抵抗値であるＲtermTXよりも大きくなるような送信側終端抵抗調整コードを第１送信側終端抵抗３２１に送信する。次いで、ステップＳ２０２において、送信側終端抵抗決定部１１０２は、ローパスフィルタ３４の出力信号が安定するまで所定の時間待機する。次いで、ステップＳ２０３において、送信側終端抵抗決定部１１０２は、送信側終端抵抗調整用比較部３５から送信される送信側終端抵抗比較信号の信号レベルがＨレベルであるかＬレベルであるかを判定する。
【００７１】
次いで、ステップＳ２０４において、送信側終端抵抗決定部１１０２は、第１送信側終端抵抗３２１の抵抗値が減少するような送信側終端抵抗調整コードを第１送信側終端抵抗３２１に送信する。次いで、ステップＳ２０５において、ローパスフィルタ３４の出力信号が安定するまで所定の時間待機する。次いで、ステップＳ２０６において、送信側終端抵抗決定部１１０２は、送信側終端抵抗調整用比較部３５から送信される送信側終端抵抗比較信号の信号レベルがＨレベルであるかＬレベルであるかを判定する。
【００７２】
ステップＳ２０６において、送信側終端抵抗比較信号の信号レベルがＬレベルであると判定されたとき、処理はステップＳ２０４に戻る。また、ステップＳ２０６において、送信側終端抵抗比較信号の信号レベルがＨレベルであると判定されたとき、処理はステップＳ２０７に戻る。
【００７３】
送信側終端抵抗決定部１１０２は、送信側終端抵抗比較信号の信号レベルがＨレベルであると判定するまで、すなわちローパスフィルタ３４の出力信号の大きさが送信側終端抵抗基準電圧ＶrefTXよりも大きくなるまで、ステップＳ２０４〜Ｓ２０６の処理を繰り返す。
【００７４】
処理がステップＳ２０７に進むと、送信側終端抵抗決定部１１０２は、送信側終端抵抗比較信号の信号レベルがＨレベルであると判定したときの送信側終端抵抗調整コードを終端抵抗記憶部１１０４に送信側終端抵抗コードとして記憶する。
【００７５】
そして、ステップＳ２０８において、送信側終端抵抗決定部１１０２は、終端抵抗記憶部１１０４に記憶された送信側終端抵抗コードを第２送信側終端抵抗３２２に送信する。終端抵抗記憶部１１０４に記憶された送信側終端抵抗コードを第２送信側終端抵抗３２２に送信することにより、第１送信側終端抵抗３２１及び第２送信側終端抵抗３２２の抵抗値は、目標とする抵抗値であるＲtermTXに設定される。
【００７６】
次いで、ステップＳ１０４において、調整回路選択部１１０１は、送信側終端抵抗調整スイッチ５０をオフし、受信側終端抵抗調整第１スイッチ５１及び受信側終端抵抗調整第２スイッチ５２をオンして、第２調整状態に設定する。
【００７７】
図１１は第２調整状態における終端抵抗調整回路１の動作状態を示す回路ブロック図である。図１１では、第２調整状態で動作する構成要素及び使用される配線は実線で示され、第２調整状態で動作しない構成要素及び使用されない配線は実線で示される。第２調整状態では、受信側第１コンデンサ４３の第１受信側終端抵抗４２１に接続された端子と反対の端子に送信駆動回路３０から交流信号が供給される。
【００７８】
次いで、ステップＳ１０５において、受信側終端抵抗決定部１１０３は、第２調整状態において、受信終端回路４２の第１受信側終端抵抗４２１の抵抗値を調整し、決定する。
【００７９】
より詳細には、まずステップＳ３０１において、受信側終端抵抗決定部１１０３は、第１受信側終端抵抗４２１の抵抗値が目標とする抵抗値であるＲtermRXよりも大きくなるような受信側終端抵抗調整コードを第１受信側終端抵抗４２１に送信する。また、受信側終端抵抗決定部１１０３は、第１受信側終端抵抗４２１に送信した受信側終端抵抗調整コードと同一の受信側終端抵抗調整コードを第２受信側終端抵抗４２２に送信する。次いで、受信側終端抵抗決定部１１０３は、ステップＳ３０２において、振幅検出回路４５のスイッチ４５４をオンオフして、振幅検出回路４５のコンデンサ４５３を充電する。次いで、ステップＳ３０３において、送信側終端抵抗決定部１１０２は、振幅検出回路４５の出力信号が安定するまで所定の時間待機する。次いで、ステップＳ３０４において、受信側終端抵抗決定部１１０３は、受信側終端抵抗調整比較回路４６から送信される受信振幅比較信号の信号レベルがＨレベルであるかＬレベルであるかを判定する。
【００８０】
次いで、ステップＳ３０５において、受信側終端抵抗決定部１１０３は、第１受信側終端抵抗４２１及び第２受信側終端抵抗４２２の抵抗値が減少するような受信側終端抵抗調整コードを第１受信側終端抵抗４２１及び第２受信側終端抵抗４２２に送信する。次いで、ステップＳ３０６において、受信側終端抵抗決定部１１０３は、振幅検出回路４５のスイッチ４５４をオンオフして、振幅検出回路４５のコンデンサ４５３を充電する。次いで、ステップＳ３０７において、送信側終端抵抗決定部１１０２は、振幅検出回路４５の出力信号が安定するまで所定の時間待機する。次いで、ステップＳ３０８において、受信側終端抵抗決定部１１０３は、受信側終端抵抗調整比較回路４６から送信される受信振幅比較信号の信号レベルがＨレベルであるかＬレベルであるかを判定する。
【００８１】
ステップＳ３０８において、受信振幅比較信号の信号レベルがＬレベルであると判定されたとき、処理はステップＳ３０５に戻る。また、ステップＳ３０８において、受信振幅比較信号の信号レベルがＨレベルであると判定されたとき、処理はステップＳ３０９に戻る。
【００８２】
受信側終端抵抗決定部１１０３は、受信振幅比較信号の信号レベルがＨレベルであると判定するまで、すなわち振幅検出回路４５の出力信号の大きさは受信振幅基準電圧ＶrefRXよりも大きくなるまで、ステップＳ３０５〜Ｓ３０８の処理を繰り返す。
【００８３】
そして、処理がステップＳ３０９に進むと、受信側終端抵抗決定部１１０３は、受信振幅比較信号の信号レベルがＨレベルであると判定したときの受信側終端抵抗調整コードを終端抵抗記憶部１１０４に受信側終端抵抗コードとして記憶する。また、処理がステップＳ３０９に進むと、調整回路選択部１１０１は、差動クロック信号生成回路３１に動作停止を指示する差動クロック生成回路制御信号を送信する。
【００８４】
次いで、ステップＳ１０６において、終端抵抗設定部１１０５は、終端抵抗記憶部１１０４に記憶された送信側終端抵抗コードを第１演算送信回路１１２及び第２演算送信回路１１３に送信する。第１演算送信回路１１２の第１終端抵抗１１２１及び第２終端抵抗１１２２は、送信された送信側終端抵抗コードが設定される。また、第２演算送信回路１１３の第１終端抵抗１１３１及び第２終端抵抗１１３２は、送信された送信側終端抵抗コードが設定される。
【００８５】
そして、ステップＳ１０７において、終端抵抗設定部１１０５は、終端抵抗記憶部１１０４に記憶された受信側終端抵抗コードを第１演算受信回路１１４及び第２演算受信回路１１５に送信する。第１演算受信回路１１４の第１終端抵抗１１４１及び第２終端抵抗１１４２は、送信された受信側終端抵抗コードが設定される。また、第２演算受信回路１１５の第１終端抵抗１１５１及び第２終端抵抗１１５２は、送信された受信側終端抵抗コードが設定される。調整回路選択部１１０１は、終端抵抗設定部１１０５が終端抵抗記憶部１１０４に記憶された送信側終端抵抗コード及び受信側終端抵抗コードを送信したことを確認すると、終端抵抗の抵抗値の調整の終了を示す調整完了信号を送信する。
【００８６】
終端抵抗調整回路２０１は、終端抵抗調整回路１に対応する構成及び機能を有する。終端抵抗調整回路２０１は、内部に配置されるレプリカ抵抗を使用して、第２基準抵抗１０５の抵抗値に基づいて送信側終端抵抗コードを決定する。また、終端抵抗調整回路２０１は、決定された送信側終端抵抗コードが設定されたレプリカ抵抗の抵抗値を使用して、受信側終端抵抗コードを決定する。
【００８７】
終端抵抗調整回路２０１は、決定した送信側終端抵抗コードを第１制御送信回路２１２及び第２制御送信回路２１３に送信する。第１制御送信回路２１２の第１終端抵抗２１２１及び第２終端抵抗２１２２は、送信された送信側終端抵抗コードが設定される。また、第２制御送信回路２１３の第１終端抵抗２１３１及び第２終端抵抗２１３２は、送信された送信側終端抵抗コードが設定される。
【００８８】
終端抵抗調整回路２０１は、決定した受信側終端抵抗コードを第１制御受信回路２１４及び第２制御受信回路２１５に送信する。第１制御受信回路２１４の第１終端抵抗２１４１及び第２終端抵抗２１４２は、送信された受信側終端抵抗コードが設定される。また、第２制御受信回路２１５の第１終端抵抗２１５１及び第２終端抵抗２１５２は、送信された受信側終端抵抗コードが設定される。
【００８９】
第２制御インタフェース部１２２及び記憶インタフェース部１３１はそれぞれ、終端抵抗調整回路１に対応する構成及び機能を有する終端抵抗調整回路を有する。第２制御インタフェース部１２２の終端抵抗調整回路は、内部に配置されるレプリカ抵抗を使用して、第３基準抵抗１０６に基づいて送信側終端抵抗コードを決定する。また、第２制御インタフェース部１２２の終端抵抗調整回路は、決定された送信側終端抵抗コードが設定されたレプリカ抵抗の抵抗値を使用して、受信側終端抵抗コードを決定する。
【００９０】
記憶インタフェース部１３１の終端抵抗調整回路は、内部に配置されるレプリカ抵抗を使用して、第４基準抵抗１０７に基づいて送信側終端抵抗コードを決定する。また、記憶インタフェース部１３１の終端抵抗調整回路は、決定された送信側終端抵抗コードが設定されたレプリカ抵抗の抵抗値を使用して、受信側終端抵抗コードを決定する。
【００９１】
終端抵抗調整回路１は、送信側コンデンサ３３を介して送信駆動回路のレプリカ回路に接続される第１基準抵抗１０４を使用して送信側終端抵抗のレプリカ抵抗の抵抗値を調整する。終端抵抗調整回路１では、コンデンサを介して接続される基準抵抗を使用して送信側終端抵抗のレプリカ抵抗の抵抗値を調整するので、交流結合した伝送線路に接続される送信側終端抵抗の抵抗値の調整精度が向上する。
【００９２】
また、終端抵抗調整回路１は、受信側第１コンデンサ４３及び受信側第２コンデンサ４４を介して接続される送信側終端抵抗及び送信駆動回路のレプリカ回路を使用して受信側終端抵抗のレプリカ抵抗の抵抗値を調整する。終端抵抗調整回路１では、コンデンサを介して接続される送信側終端抵抗のレプリカ抵抗を使用して受信側終端抵抗のレプリカ抵抗の抵抗値を調整するので、交流結合した伝送線路に接続される終端抵抗の抵抗値の調整精度が向上する。
【００９３】
また、終端抵抗調整回路１では、受信側終端抵抗のレプリカ抵抗である第１受信側終端抵抗４２１及び第２受信側終端抵抗４２２は、ＶＤＲ電圧バッファのレプリカ回路から電圧が供給される。終端抵抗調整回路１では、第１演算受信回路１１４の第１終端抵抗１１４１等の調整される受信側終端抵抗に供給される電圧と同一の電圧がレプリカ抵抗に供給されるので、受信側終端抵抗と受信側終端抵抗のレプリカ抵抗とで動作点（電圧）が等しくなる。終端抵抗調整回路１では、受信側終端抵抗の動作点と同一の動作点で受信側終端抵抗のレプリカ抵抗の抵抗値を調整するので、レプリカ抵抗内部のトランジスタの抵抗値等の電気特性が受信側終端抵抗の電気特性と同一の状態で調整される。終端抵抗調整回路１では、レプリカ抵抗内部のトランジスタの抵抗値等の電気特性が受信側終端抵抗の電気特性と同一の状態で調整されるので、受信側終端抵抗の抵抗値を最適な値に設定可能である。
【００９４】
また、終端抵抗調整回路１では、交流信号を使用してレプリカ抵抗の抵抗値を調整するので、受信側レプリカ抵抗の抵抗値を調整するときに、直流電流がＶＤＲ電圧バッファ４１から流れることはない。終端抵抗調整回路１では、直流電流がＶＤＲ電圧バッファ４１から流れることはないので、ＶＤＲ電圧バッファ４１が有するオペアンプ４１１の抵抗値は、受信側レプリカ抵抗の抵抗値の調整には影響しない。終端抵抗調整回路１では、オペアンプ４１１の抵抗値が受信側レプリカ抵抗の抵抗値の調整には影響しないので、オペアンプ４１１の抵抗値を小さくするためにオペアンプ４１１の回路面積が大きくなるおそれはない。
【００９５】
また、終端抵抗調整回路１では、受信コモン電圧ＶＤＲ、送信側終端抵抗基準電圧ＶrefTX及び受信振幅基準電圧ＶrefRXはそれぞれ、バンドギャップ・リファレンスにより生成されるので、製造ばらつきに依存し難い一定の電圧として生成可能である。また、バンドギャップ・リファレンスにより生成された基準電圧は、電源電圧及び動作温度が変動した場合でも一定の電圧を供給可能である。
【００９６】
終端抵抗調整回路１では、差動クロック信号生成回路３１は、リング発振回路を有しているが、演算処理装置１０１に搭載されるＰＬＬ（Phase Locked Loop）から供給されるクロック信号を分配する構成としてもよい。
【００９７】
また、終端抵抗調整回路１では、送信側終端抵抗調整コード及び受信側終端抵抗調整コードのそれぞれは４ビットのコードであるが、５ビット以上のコードとしてもよい。送信側終端抵抗調整コード及び受信側終端抵抗調整コードのそれぞれを５ビット以上のコードとする場合、第１送信側終端抵抗３２１等のレプリカ抵抗の構成及び第１終端抵抗１１２１等の終端抵抗の構成は、コードのビット数に応じて変更される。
【００９８】
また、終端抵抗調整回路１では、第１調整状態において送信終端回路３２の抵抗値を調整し、第２調整状態において受信終端回路４２の抵抗値を調整しているが、送信終端回路３２又は受信終端回路４２の何れか抵抗値のみを調整する構成としてもよい。例えば、送信終端回路の抵抗値を調整する送信側終端抵抗調整回路と、受信終端回路の抵抗値を調整する受信側終端抵抗調整回路とを個別に配置する構成としてもよい。
【００９９】
また、終端抵抗調整回路１では、演算処理装置１０１の電源投入時に、終端抵抗の抵抗値を調整しているが、演算処理装置１０１の動作時に終端抵抗の抵抗値が変化したか否かを判定し、判定結果に基づいて終端抵抗の抵抗値を調整するようにしてもよい。
【０１００】
また、終端抵抗調整回路１では、ローパスフィルタ３４がフィルタリングした直流信号を使用して、第１送信終端抵抗３２１の抵抗値を調整しているが他の方法を採用してもよい。
【０１０１】
図１２は、第２実施形態に係る終端抵抗調整回路の回路ブロック図である。
【０１０２】
終端抵抗調整回路２は、終端抵抗調整回路アナログ部１０の代わりに終端抵抗調整回路アナログ部１２が配置されることが終端抵抗調整回路１と相違する。また、終端抵抗調整回路２は、終端抵抗調整回路デジタル部１１の代わりに終端抵抗調整回路デジタル部１３が配置されることが終端抵抗調整回路１と相違する。
【０１０３】
終端抵抗調整回路アナログ部１２は、送信基準選択部３６と、受信基準選択部４７とを有することが終端抵抗調整回路アナログ部１０と相違する。
【０１０４】
送信基準選択部３６は、終端抵抗調整回路デジタル部１３から送信される送信基準選択信号に基づいて、送信側終端抵抗基準電圧ＶrefTX、送信側終端抵抗上限電圧ＶrefTXU及び送信側終端抵抗下限電圧ＶrefTXLの何れか１つを選択する。
【０１０５】
受信基準選択部４７は、終端抵抗調整回路デジタル部１３から送信される受信基準選択信号に基づいて、受信側終端抵抗基準電圧ＶrefRX、受信側終端抵抗上限電圧ＶrefRXU及び受信側終端抵抗下限電圧ＶrefRXLの何れか１つを選択する。
【０１０６】
図１３（ａ）は、終端抵抗調整回路デジタル部１３の機能ブロック図である。
【０１０７】
終端抵抗調整回路デジタル部１３は、調整回路選択部１３０１と、送信側終端抵抗決定部１３０２と、受信側終端抵抗決定部１３０３と、終端抵抗記憶部１３０４と、終端抵抗設定部１３０５と、終端抵抗監視部１３０６とを有する。
【０１０８】
調整回路選択部１３０１は、終端抵抗の抵抗値を調整するときに送信側終端抵抗基準電圧ＶrefTXを選択することを示す送信基準選択信号を送信基準選択部３６に送信することが、調整回路選択部１１０１と相違する。また、調整回路選択部１３０１は、終端抵抗の抵抗値を調整するときに受信側終端抵抗基準電圧ＶrefRXを選択することを示す送信基準選択信号を受信基準選択部４７に送信することが、調整回路選択部１１０１と更に相違する。
【０１０９】
送信側終端抵抗決定部１３０２は送信側終端抵抗決定部１１０２に対応する機能を有し、受信側終端抵抗決定部１３０３は受信側終端抵抗決定部１１０３に対応する機能を有し、終端抵抗記憶部１３０４は終端抵抗記憶部１１０４に対応する機能を有する。また、終端抵抗設定部１３０５は、終端抵抗設定部１１０５に対応する機能を有する。
【０１１０】
終端抵抗監視部１３０６は、演算処理装置１０１の動作中に所定の時間ごとに送信終端回路３２及び受信終端回路４２のそれぞれに配置されるレプリカ抵抗の抵抗値が所定の範囲内から変動しているか否かを判定する。
【０１１１】
図１３（ｂ）は終端抵抗監視部１３０６の処理を示すフローチャートである。
【０１１２】
まず、ステップＳ４０１において、終端抵抗監視部１３０６は、終端抵抗が所定の範囲内にあるか否かを検査することを示す抵抗値検査開始信号を上位制御回路から受信する。上位制御回路は、演算処理装置１０１の動作中に所定の時間ごとに抵抗値検査開始信号を終端抵抗監視部１３０６に送信する。
【０１１３】
次いで、ステップＳ４０２において、終端抵抗監視部１３０６は、第１調整状態でローパスフィルタ３４の出力信号の大きさが送信側終端抵抗上限電圧ＶrefTXU及び送信側終端抵抗下限電圧ＶrefTXLの範囲内にあるか否かを判定する。第１調整状態でローパスフィルタ３４の出力信号の大きさが送信側終端抵抗上限電圧ＶrefTXU及び送信側終端抵抗下限電圧ＶrefTXLの範囲から外れていると判定した場合、処理はステップＳ４０４に進む。
【０１１４】
第１調整状態でローパスフィルタ３４の出力信号の大きさが送信側終端抵抗上限電圧ＶrefTXU及び送信側終端抵抗下限電圧ＶrefTXLの範囲内にあると判定した場合、処理はステップＳ４０３に進む。ステップＳ４０３において、終端抵抗監視部１３０６は、第２調整状態で振幅検出回路４５の出力電圧が所定の範囲内からから変動しているか否かを判定する。終端抵抗監視部１３０６は、振幅検出回路４５の出力電圧が受信側終端抵抗上限電圧ＶrefRXU及び受信側終端抵抗下限電圧ＶrefRXLの範囲内にあるか否かを判定する。第２調整状態で振幅検出回路４５の出力電圧が受信側終端抵抗上限電圧ＶrefRXU及び受信側終端抵抗下限電圧ＶrefRXLの範囲から外れていると判定した場合、処理はステップＳ４０４に進む。
【０１１５】
処理がステップＳ４０４に進むと、終端抵抗監視部１３０６は、調整回路選択部１３０１、送信側終端抵抗決定部１３０２、受信側終端抵抗決定部１３０３、終端抵抗記憶部１３０４及び終端抵抗設定部１３０５にレプリカ抵抗の抵抗値の再調整を指示する。
【０１１６】
終端抵抗調整回路２では、終端抵抗監視部１３０６は、送信基準選択部３６及び受信基準選択部４７が選択する基準信号を使用して、レプリカ抵抗の抵抗値が所定の範囲内から変動しているか否かを判定している。しかしながら、終端抵抗監視部１３０６が第１調整状態でのローパスフィルタ３４の出力信号、及び第２調整状態で振幅検出回路４５の出力電圧を取得し、取得した信号と終端抵抗記憶部１３０４に記憶されたコードとを比較する構成としてもよい。
【０１１７】
一例では、終端抵抗監視部１３０６は、第１調整状態でのローパスフィルタ３４の出力信号をデジタル信号として取得し、取得したデジタル信号と終端抵抗記憶部１３０４に記憶された送信側終端抵抗コードとを差を示す送信側終端抵抗変動コードを生成する。次いで、終端抵抗監視部１３０６は、生成した送信側終端抵抗変動コードと、所定のしきい値とを比較し、送信側終端抵抗変動コードの大きさが所定のしきい値よりも大きいときに再調整を実行する。
【０１１８】
また、終端抵抗監視部１３０６は、第２調整状態で振幅検出回路４５の出力電圧をデジタル信号として取得し、取得したデジタル信号と終端抵抗記憶部１３０４に記憶された受信側終端抵抗コードとを差を示す受信側終端抵抗変動コードを生成する。次いで、終端抵抗監視部１３０６は、生成した受信側終端抵抗変動コードと、所定のしきい値とを比較し、受信側終端抵抗変動コードの大きさが所定のしきい値よりも大きいときに再調整を実行する。
【０１１９】
図１４は、第３実施形態に係る終端抵抗調整回路の回路ブロック図である。
【０１２０】
終端抵抗調整回路３は、終端抵抗調整回路アナログ部１０の代わりに終端抵抗調整回路アナログ部１４が配置されることが終端抵抗調整回路１と相違する。また、終端抵抗調整回路２は、終端抵抗調整回路デジタル部１１の代わりに終端抵抗調整回路デジタル部１５が配置されることが終端抵抗調整回路１と相違する。
【０１２１】
終端抵抗調整回路アナログ部１４は、ローパスフィルタ３４と、送信側終端抵抗調整用比較部３５とを有しないことが終端抵抗調整回路アナログ部１０と相違する。また、終端抵抗調整回路アナログ部１４は、供給電圧選択部６０と、対象電圧選択部６１と、基準電圧選択部６２とを有することが終端抵抗調整回路アナログ部１０と更に相違する。また、受信側終端抵抗調整比較回路４６の代わりに終端抵抗調整比較回路６３を有することが終端抵抗調整回路アナログ部１０と更に相違する。
【０１２２】
供給電圧選択部６０は、終端抵抗調整回路デジタル部１５から送信される信号に基づいて、振幅検出回路４５のスイッチ４５４に供給する電圧を送信側のコモン電圧ＶcomTX及び受信側のコモン電圧ＶcomRXから選択する。送信側のコモン電圧ＶcomTXは第１実施形態で説明した送信側終端抵抗基準電圧ＶrefTXと等しく、受信側のコモン電圧ＶcomRXは受信コモン電圧ＶＤＲと等しい。供給電圧選択部６０は、第１調整状態では送信側のコモン電圧ＶcomTXを選択し、第２調整状態では受信側のコモン電圧ＶcomRXを選択する。
【０１２３】
対象電圧選択部６１は、終端抵抗調整回路デジタル部１５から送信される信号に基づいて、振幅検出回路４５のオペアンプ４５１に供給する電圧をから選択する。対象電圧選択部６１は、第１調整状態では第１送信側終端抵抗３２１と送信側コンデンサ３３との間の電圧を選択し、第２調整状態では第１受信側終端抵抗４２１と受信側第１コンデンサ４３との間の電圧を選択する。
【０１２４】
基準電圧選択部６２は、終端抵抗調整回路デジタル部１５から送信される信号に基づいて、終端抵抗調整比較回路６３に供給する基準電圧を選択する。基準電圧選択部６２は、第１調整状態では送信側のコモン電圧ＶcomTXから振幅ＶampTXを減算した電圧を選択し、第２調整状態では受信側のコモン電圧ＶcomRXから振幅ＶampRX減算した電圧を選択する。
【０１２５】
終端抵抗調整比較回路６３は、第１調整状態及び第２調整状態のそれぞれの状態で一方の入力端子に入力される調整電圧と、他方の入力端子に入力される基準電圧とを比較して、比較結果を示す受信振幅比較信号を出力する。第１調整状態では、調整電圧は第１送信側終端抵抗３２１と送信側コンデンサ３３との間の電圧であり、基準電圧は送信側のコモン電圧ＶcomTXから振幅ＶampTXを減算した電圧である。第２調整状態では、調整電圧は第１受信側終端抵抗４２１と受信側第１コンデンサ４３との間の電圧であり、基準電圧は受信側のコモン電圧ＶcomRXから振幅ＶampRX減算した電圧である。
【０１２６】
図１５（ａ）は終端抵抗調整回路デジタル部１５の機能ブロック図である。
【０１２７】
終端抵抗調整回路デジタル部１５は、調整回路選択部１５０１と、送信側終端抵抗決定部１５０２と、受信側終端抵抗決定部１５０３と、終端抵抗記憶部１５０４と、終端抵抗設定部１５０５とを有する。
【０１２８】
調整回路選択部１５０１は、第１調整状態及び第２調整状態に設定するときに、供給電圧選択部６０、対象電圧選択部６１及び基準電圧選択部６２の選択状態を設定することが調整回路選択部１１０１と相違する。
【０１２９】
送信側終端抵抗決定部１５０２は、振幅検出回路４５のスイッチ４５４をオンオフして、振幅検出回路４５のコンデンサ４５３を充電する機能を有することが送信側終端抵抗決定部１１０２と相違する。
【０１３０】
受信側終端抵抗決定部１５０３、終端抵抗記憶部１５０４及び終端抵抗設定部１５０５はそれぞれ、受信側終端抵抗決定部１１０３、終端抵抗記憶部１１０４及び終端抵抗設定部１１０５に対応する機能を有する。
【０１３１】
図１５（ｂ）は終端抵抗調整回路デジタル部１５の処理を示すフローチャートである。図１６（ａ）は、図１５（ｂ）に示すフローチャートの送信側終端抵抗コードを決定する処理のより詳細な処理を示すフローチャートである。図１６（ｂ）は、図１５（ｂ）に示すフローチャートの受信側終端抵抗コードを決定する処理のより詳細な処理を示すフローチャートである。
【０１３２】
まず、ステップＳ５０１において、調整回路選択部１５０１は、演算処理装置１０１の電源投入時に、上位制御回路から終端抵抗の抵抗値の調整の開始を示す調整開始信号を受信する。調整回路選択部１５０１は、調整開始信号を受信すると、差動クロック信号生成回路３１に動作開始を指示する差動クロック生成回路制御信号を送信する。次いで、差動クロック信号生成回路３１はクロック信号の出力を開始して、送信駆動回路３０は交流信号の供給を開始する。次いで、ステップＳ５０２において、調整回路選択部１５０１は、送信側終端抵抗調整スイッチ５０をオンし、受信側終端抵抗調整第１スイッチ５１及び受信側終端抵抗調整第２スイッチ５２をオフして、第１調整状態に設定する。
【０１３３】
図１７は第１調整状態における終端抵抗調整回路３の動作状態を示す回路ブロック図である。図１７では、第１調整状態で動作する構成要素及び使用される配線は実線で示され、第１調整状態で動作しない構成要素及び使用されない配線は実線で示される。
【０１３４】
次いで、ステップＳ５０３において、送信側終端抵抗決定部１５０２は、第１調整状態において、送信終端回路３２の第１送信側終端抵抗３２１の抵抗値を調整し、決定する。ステップＳ５０３の詳細な処理は、図９（ｂ）を参照して説明した処理に対応する処理なので、詳細な説明は省略する。
【０１３５】
次いで、ステップＳ５０４において、調整回路選択部１５０１は、送信側終端抵抗調整スイッチ５０をオフし、受信側終端抵抗調整第１スイッチ５１及び受信側終端抵抗調整第２スイッチ５２をオンして、第２調整状態に設定する。
【０１３６】
図１８は第２調整状態における終端抵抗調整回路３の動作状態を示す回路ブロック図である。図１８では、第２調整状態で動作する構成要素及び使用される配線は実線で示され、第２調整状態で動作しない構成要素及び使用されない配線は実線で示される。
【０１３７】
次いで、ステップＳ５０５において、受信側終端抵抗決定部１１０３は、第２調整状態において、受信終端回路４２の第１受信側終端抵抗４２１の抵抗値を調整し、決定する。ステップＳ５０５の詳細な処理は、図９（ｂ）を参照して説明した処理に対応する処理なので、詳細な説明は省略する。
【０１３８】
次いで、ステップＳ５０６において、終端抵抗設定部１５０５は、終端抵抗記憶部１５０４に記憶された送信側終端抵抗コードを第１演算送信回路１１２及び第２演算送信回路１１３に送信する。そして、ステップＳ５０７において、終端抵抗設定部１５０５は、終端抵抗記憶部１５０４に記憶された受信側終端抵抗コードを第１演算受信回路１１４及び第２演算受信回路１１５に送信する。
【符号の説明】
【０１３９】
１、２、３    終端抵抗調整回路
１０、１２、１４    終端抵抗調整回路アナログ部
１１、１３、１５    終端抵抗調整回路デジタル部（抵抗値決定回路）
３０    送信駆動回路
３１    差動クロック信号生成回路
３２    送信終端回路
３３    送信側コンデンサ（コンデンサ）
３４    ローパスフィルタ
３５    送信側終端抵抗調整用比較部
４１    ＶＤＲ電圧バッファ
４２    受信終端回路
４３    受信側第１コンデンサ（コンデンサ）
４４    受信側第２コンデンサ（コンデンサ）
４５    振幅検出回路
４６    受信側終端抵抗調整比較回路
５０    送信側終端抵抗調整スイッチ
５１    受信側終端抵抗調整第１スイッチ
５２    受信側終端抵抗調整第２スイッチ
３２１    第１送信側終端抵抗（レプリカ抵抗）
３２２    第２送信側終端抵抗（レプリカ抵抗）
４２１    第１受信側終端抵抗（レプリカ抵抗）
４２２    第２受信側終端抵抗（レプリカ抵抗）
【図１】
2015133675.tif 000007
【図２】
2015133675.tif 000008
【図３】
2015133675.tif 000009
【図４】
2015133675.tif 000010
【図５】
2015133675.tif 000011
【図６】
2015133675.tif 000012
【図７】
2015133675.tif 000013
【図８】
2015133675.tif 000014
【図９】
2015133675.tif 000015
【図１０】
2015133675.tif 000016
【図１１】
2015133675.tif 000017
【図１２】
2015133675.tif 000018
【図１３】
2015133675.tif 000019
【図１４】
2015133675.tif 000020
【図１５】
2015133675.tif 000021
【図１６】
2015133675.tif 000022
【図１７】
2015133675.tif 000023
【図１８】
2015133675.tif 000024