(57)【要約】      （修正有）【課題】表示品位の向上が可能な液晶表示装置を提供する。【解決手段】ゲート配線Ｇ１及びゲート配線Ｇ２とソース配線Ｓ１及びソース配線Ｓ２と、ゲート配線Ｇ１及びソース配線Ｓ１と電気的に接続されたスイッチング素子ＳＷ１とゲート配線Ｇ２及びソース配線Ｓ１と電気的に接続されたスイッチング素子ＳＷ２とスイッチング素子ＳＷ１と電気的に接続され第１延出方向に延出したスリットＳＬＡを有する画素電極ＰＥ１とスイッチング素子ＳＷ２と電気的に接続され第２延出方向に延出したスリットＳＬＢを有する画素電極ＰＥ２と画素電極ＰＥ１及び画素電極ＰＥ２と対向する共通電極ＣＥとを備えた第１基板とソース配線Ｓ１とソース配線Ｓ２との間で画素電極ＰＥ１及び画素電極ＰＥ２と対向する青色カラーフィルタを備えた第２基板と第１基板と第２基板との間にセルギャップを形成し青色カラーフィルタと対向する柱状スペーサＳＰと液晶層とを備えた液晶表示装置。【選択図】図２
2015049391.tif 000002
【特許請求の範囲】
【請求項１】
第１ゲート配線及び第２ゲート配線と、前記第１ゲート配線及び前記第２ゲート配線にそれぞれ交差する第１ソース配線及び第２ソース配線と、前記第１ゲート配線及び前記第１ソース配線と電気的に接続された第１スイッチング素子と、前記第２ゲート配線及び前記第１ソース配線と電気的に接続された第２スイッチング素子と、前記第１スイッチング素子と電気的に接続され第１延出方向に延出した第１スリットを有する第１画素電極と、前記第２スイッチング素子と電気的に接続され第１延出方向とは異なる第２延出方向に延出した第２スリットを有する第２画素電極と、前記第１画素電極及び前記第２画素電極と対向するコモン電位の共通電極と、を備えた第１基板と、
前記第１ソース配線と前記第２ソース配線との間で前記第１画素電極及び前記第２画素電極と対向する青色カラーフィルタを備えた第２基板と、
前記第１基板と前記第２基板との間にセルギャップを形成するとともに前記青色カラーフィルタと対向する柱状スペーサと、
前記セルギャップに保持された液晶分子を含む液晶層と、
を備えた、液晶表示装置。
【請求項２】
前記柱状スペーサは、前記第２ソース配線及び前記第１画素電極と重なる位置で前記青色カラーフィルタと対向する第１スペーサ、及び、前記第２ソース配線及び前記第２画素電極と重なる位置で前記青色カラーフィルタと対向する第２スペーサを含む、請求項１に記載の液晶表示装置。
【請求項３】
前記第１柱状スペーサ及び前記第２柱状スペーサは、前記液晶分子の初期配向方向に平行な同一直線上からずれた位置に配置された、請求項２に記載の液晶表示装置。
【請求項４】
前記柱状スペーサは、前記第２ソース配線及び前記第１画素電極と重なる位置で前記青色カラーフィルタと対向する第１スペーサ、及び、前記第１ソース配線と前記第２ソース配線との間で前記第２画素電極と重なり前記青色カラーフィルタと対向する第２スペーサを含む、請求項１に記載の液晶表示装置。
【請求項５】
前記第１柱状スペーサ及び前記第２柱状スペーサは、前記液晶分子の初期配向方向に平行な同一直線上に配置された、請求項４に記載の液晶表示装置。
【請求項６】
前記第１延出方向は前記液晶分子の初期配向方向に対して時計回りに鋭角の交差する方向であり、前記第２延出方向は前記液晶分子の初期配向方向に対して反時計回りに鋭角の交差する方向であり、
前記第１延出方向と前記初期配向方向とのなす角度は、前記第２延出方向と前記初期配向方向とのなす角度と同一である、請求項１乃至５のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、表示装置として各種分野で利用されている。近年では、液晶表示装置において広視野角の要求が高まっている。広視野角を実現する技術として、ＦＦＳ（Ｆｒｉｎｇｅ−Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードがある。特に、擬似デュアルドメインタイプのＦＦＳモードでは、ゲートライン毎に画素電極のスリットの延出方向を交互に異ならせることで、画素電極に対するラビング方向が同じパネル上で擬似的に２種類のドメインが得られる。
【０００３】
ところで、基板間にセルギャップを形成するための柱状スペーサを形成した基板に対してラビング処理を行うと、柱状スペーサのラビング方向上流側と下流側とで配向膜に対するラビング状態に差が生じてしまうことがある。このようなラビング状態に差が生じた場合、柱状スペーサのラビング方向上流側と下流側とで液晶分子の配向状態に差が生じてしまい、例えば、下流側で液晶分子の配向不良を招く。このため、柱状スペーサのラビング方向下流側に位置する画素で光抜けが生じ、コントラスト比の低下をもたらすといった不具合が生じる。特に輝度の高い色の画素で光抜けが生じた場合には、コントラスト比の低下が顕著となりうる。また、柱状スペーサのラビング方向下流に位置する画素の色がゲートライン毎に交互に異なる場合には、奇数行目と偶数行目とで色度に差が出るという問題も生じる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１１３３０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、表示品位を向上することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
第１ゲート配線及び第２ゲート配線と、前記第１ゲート配線及び前記第２ゲート配線にそれぞれ交差する第１ソース配線及び第２ソース配線と、前記第１ゲート配線及び前記第１ソース配線と電気的に接続された第１スイッチング素子と、前記第２ゲート配線及び前記第１ソース配線と電気的に接続された第２スイッチング素子と、前記第１スイッチング素子と電気的に接続され第１延出方向に延出した第１スリットを有する第１画素電極と、前記第２スイッチング素子と電気的に接続され第１延出方向とは異なる第２延出方向に延出した第２スリットを有する第２画素電極と、前記第１画素電極及び前記第２画素電極と対向するコモン電位の共通電極と、を備えた第１基板と、前記第１ソース配線と前記第２ソース配線との間で前記第１画素電極及び前記第２画素電極と対向する青色カラーフィルタを備えた第２基板と、前記第１基板と前記第２基板との間にセルギャップを形成するとともに前記青色カラーフィルタと対向する柱状スペーサと、前記セルギャップに保持された液晶分子を含む液晶層と、を備えた、液晶表示装置が提供される。
【図面の簡単な説明】
【０００７】
【図１】図１は、本実施形態の液晶表示装置を構成する表示パネルＰＮＬの構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示したアレイ基板ＡＲにおける画素の第１構成例を対向基板ＣＴの側から見た概略平面図である。
【図３】図３は、図１に示した対向基板ＣＴにおけるカラーフィルタＣＦ１乃至ＣＦ３のレイアウトの一例を概略的に示す平面図である。
【図４】図４は、図２に示した画素ＰＸ１乃至ＰＸ３及び柱状スペーサＳＰ２を含む表示パネルＰＮＬの構成を概略的に示す断面図である。
【図５】図５は、図１に示したアレイ基板ＡＲにおける画素の第２構成例を対向基板ＣＴの側から見た概略平面図である。
【発明を実施するための形態】
【０００８】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【０００９】
図１は、本実施形態の液晶表示装置を構成する表示パネルＰＮＬの構成及び等価回路を概略的に示す図である。
【００１０】
すなわち、表示パネルＰＮＬは、アクティブマトリクスタイプの透過型の液晶表示パネルであり、アレイ基板ＡＲと、アレイ基板ＡＲに対向配置された対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。アレイ基板ＡＲと対向基板ＣＴとは、これらの間に所定のセルギャップを形成した状態でシール材ＳＥによって貼り合わせられている。図示した例では、シール材ＳＥは矩形枠状の閉ループ形状をなすように形成されている。セルギャップは、アレイ基板ＡＲまたは対向基板ＣＴに形成された図示しない柱状スペーサによって形成されている。液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間のセルギャップにおいてシール材ＳＥによって囲まれた内側に保持されている。表示パネルＰＮＬは、シール材ＳＥによって囲まれた内側に、画像を表示するアクティブエリアＡＣＴを備えている。アクティブエリアＡＣＴは、例えば、略長方形状であり、マトリクス状に配置された複数の画素ＰＸによって構成されている。
【００１１】
アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿って延出したゲート配線Ｇ、第１方向Ｘに交差する第２方向Ｙに沿って延出したソース配線Ｓ、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに接続された画素電極ＰＥ、コモン電位の共通電極ＣＥなどを備えている。
【００１２】
なお、表示パネルＰＮＬの詳細な構成については説明を後述するが、本実施形態の表示パネルＰＮＬは、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードなどの主として横電界を利用するモードを適用可能に構成され、画素電極ＰＥ及び共通電極ＣＥの双方がアレイ基板ＡＲに備えられている。
【００１３】
駆動ＩＣチップ２及びフレキシブル・プリンテッド・サーキット（ＦＰＣ）基板３などの表示パネルＰＮＬの駆動に必要な信号供給源は、アクティブエリアＡＣＴよりも外側の周辺エリアＰＲＰに位置している。図示した例では、駆動ＩＣチップ２及びＦＰＣ基板３は、対向基板ＣＴの基板端部ＣＴＥよりも外側に延出したアレイ基板ＡＲの実装部ＭＴに実装されている。周辺エリアＰＲＰは、アクティブエリアＡＣＴを囲むエリアであり、シール材ＳＥが配置されるエリアを含み、矩形枠状に形成されている。
【００１４】
図２は、図１に示したアレイ基板ＡＲにおける画素の第１構成例を対向基板ＣＴの側から見た概略平面図である。なお、ここでは、横電界を利用するモードであるＦＦＳモードを適用した画素構造を例に説明するが、図中には説明に必要な主要部のみを図示している。
【００１５】
アレイ基板ＡＲは、ゲート配線Ｇ１乃至Ｇ３、ソース配線Ｓ１乃至Ｓ４、スイッチング素子ＳＷ１乃至ＳＷ６、共通電極ＣＥ、画素電極ＰＥ１乃至ＰＥ６、柱状スペーサＳＰ１乃至ＳＰ３、第１配向膜ＡＬ１などを備えている。
【００１６】
ゲート配線Ｇ１乃至Ｇ３は、第１方向Ｘに沿ってそれぞれ延出している。ソース配線Ｓ１乃至Ｓ４は、概ね第２方向Ｙに沿ってそれぞれ延出し、ゲート配線Ｇ１乃至Ｇ３と交差している。これらのゲート配線及びソース配線は、画素ＰＸ１乃至ＰＸ６を区画している。
【００１７】
第１方向Ｘに並んだ画素ＰＸ１乃至ＰＸ３は互いに異なる色の色画素であり、また、画素ＰＸ４乃至ＰＸ６も互いに異なる色の色画素である。第２方向Ｙに並んだ画素ＰＸ１及びＰＸ４は同一色の画素であり、例えば緑色（Ｇ）画素である。第２方向Ｙに並んだ画素ＰＸ２及びＰＸ５は同一色の画素であり、例えば青色（Ｂ）画素である。第２方向Ｙに並んだ画素ＰＸ３及びＰＸ６は同一色の画素であり、例えば赤色（Ｒ）画素である。
【００１８】
画素ＰＸ１はゲート配線Ｇ１及びゲート配線Ｇ２とソース配線Ｓ１及びソース配線Ｓ２とで規定され、画素ＰＸ２はゲート配線Ｇ１及びゲート配線Ｇ２とソース配線Ｓ２及びソース配線Ｓ３とで規定され、画素ＰＸ３はゲート配線Ｇ１及びゲート配線Ｇ２とソース配線Ｓ３及びソース配線Ｓ４とで規定されている。これらの画素ＰＸ１乃至ＰＸ３は、第２方向Ｙに対して時計回りに鋭角に交差する第１延出方向Ｄ１に延出している。各画素ＰＸ１乃至ＰＸ３の両側に位置するソース配線Ｓ１乃至Ｓ４は第１延出方向Ｄ１に延出している。
【００１９】
画素ＰＸ４はゲート配線Ｇ２及びゲート配線Ｇ３とソース配線Ｓ１及びソース配線Ｓ２とで規定され、画素ＰＸ５はゲート配線Ｇ２及びゲート配線Ｇ３とソース配線Ｓ２及びソース配線Ｓ３とで規定され、画素ＰＸ６はゲート配線Ｇ２及びゲート配線Ｇ３とソース配線Ｓ３及びソース配線Ｓ４とで規定されている。これらの画素ＰＸ４乃至ＰＸ６は、第２方向Ｙに対して反時計回りに鋭角に交差する第２延出方向Ｄ２に延出している。各画素ＰＸ４乃至ＰＸ６の両側に位置するソース配線Ｓ１乃至Ｓ４は第２延出方向Ｄ２に延出している。なお、第２方向Ｙと第１延出方向Ｄ１とのなす角度θ１は、第２方向Ｙと第２延出方向Ｄ２とのなす角度θ２とほぼ同一であり、例えば５°〜１５°程度である。
【００２０】
共通電極ＣＥは、アレイ基板の略全域に亘って延在し、画素ＰＸ１乃至ＰＸ６に共通に形成されている。すなわち、共通電極ＣＥは、ゲート配線Ｇ１乃至Ｇ３の上方を跨いで第２方向Ｙに延在するとともに、ソース配線Ｓ１乃至Ｓ４の上方を跨いで第１方向Ｘに延在し、画素ＰＸ１乃至ＰＸ６のそれぞれに配置されている。なお、共通電極ＣＥには、各画素において、詳述しないが画素電極とスイッチング素子とを電気的に接続するための開口部が形成されている。
【００２１】
画素ＰＸ１には、スイッチング素子ＳＷ１及び画素電極ＰＥ１が配置されている。スイッチング素子ＳＷ１は、ゲート配線Ｇ２及びソース配線Ｓ１と電気的に接続されている。画素電極ＰＥ１は、ソース配線Ｓ１とソース配線Ｓ２との間に位置し、スイッチング素子ＳＷ１に接続されている。
【００２２】
画素ＰＸ２には、スイッチング素子ＳＷ２及び画素電極ＰＥ２が配置されている。スイッチング素子ＳＷ２は、ゲート配線Ｇ２及びソース配線Ｓ２と電気的に接続されている。画素電極ＰＥ２は、ソース配線Ｓ２とソース配線Ｓ３との間に位置し、スイッチング素子ＳＷ２に接続されている。
【００２３】
画素ＰＸ３には、スイッチング素子ＳＷ３及び画素電極ＰＥ３が配置されている。スイッチング素子ＳＷ３は、ゲート配線Ｇ２及びソース配線Ｓ３と電気的に接続されている。画素電極ＰＥ３は、ソース配線Ｓ３とソース配線Ｓ４との間に位置し、スイッチング素子ＳＷ３に接続されている。
【００２４】
同様に、画素ＰＸ４には、ゲート配線Ｇ３及びソース配線Ｓ１と電気的に接続されたスイッチング素子ＳＷ４、及び、スイッチング素子ＳＷ４に接続された画素電極ＰＥ４が配置されている。画素ＰＸ５には、ゲート配線Ｇ３及びソース配線Ｓ２と電気的に接続されたスイッチング素子ＳＷ５、及び、スイッチング素子ＳＷ５に接続された画素電極ＰＥ５が配置されている。画素ＰＸ６には、ゲート配線Ｇ３及びソース配線Ｓ３と電気的に接続されたスイッチング素子ＳＷ６、及び、スイッチング素子ＳＷ６に接続された画素電極ＰＥ６が配置されている。
【００２５】
スイッチング素子ＳＷ１乃至ＳＷ６は、例えば薄膜トランジスタ（ＴＦＴ）である。
【００２６】
画素電極ＰＥ１乃至ＰＥ６は、それぞれ共通電極ＣＥの上方に位置している。画素電極ＰＥ１乃至ＰＥ３は、それぞれ第１延出方向Ｄ１に延出した画素形状に対応した島状に形成されている。また、画素電極ＰＥ１乃至ＰＥ３は、それぞれ第１延出方向Ｄ１に延出した複数のスリットＳＬＡを有している。画素電極ＰＥ４乃至ＰＥ６は、それぞれ第２延出方向Ｄ２に延出した画素形状に対応した島状に形成されている。また、画素電極ＰＥ４乃至ＰＥ６は、それぞれ第２延出方向Ｄ２に延出した複数のスリットＳＬＢを有している。各スリットＳＬＡ及びＳＬＢは、いずれも共通電極ＣＥと向かい合っている。図示した例では、画素電極ＰＥ１乃至ＰＥ３は各々２本のスリットＳＬＡを有し、画素電極ＰＥ４乃至ＰＥ６各々２本のスリットＳＬＢを有している。
【００２７】
本実施形態において、柱状スペーサはアレイ基板ＡＲに形成されている。図示した柱状スペーサＳＰ１乃至ＳＰ３は、いずれも青色画素に配置されている。すなわち、柱状スペーサＳＰ１は、ゲート配線Ｇ１とソース配線Ｓ３との交差部近傍に位置している。柱状スペーサＳＰ２は、ゲート配線Ｇ２とソース配線Ｓ３との交差部近傍に位置し、Ｘ−Ｙ平面においてソース配線Ｓ３及び画素電極ＰＥ２と重なる位置に跨って配置されている。柱状スペーサＳＰ３は、ゲート配線Ｇ３とソース配線Ｓ３との交差部近傍に位置し、Ｘ−Ｙ平面においてソース配線Ｓ３及び画素電極ＰＥ５と重なる位置に跨って配置されている。
【００２８】
第２方向Ｙに沿って並んだこれらの柱状スペーサＳＰ１乃至ＳＰ３は、千鳥状に配置されている。換言すると、１本おきの柱状スペーサＳＰ１及びＳＰ３は、第２方向Ｙに平行な同一直線上に位置しており、柱状スペーサＳＰ２は、柱状スペーサＳＰ１と柱状スペーサＳＰ３とを結ぶ同一直線上からずれた位置に配置されている。
【００２９】
図示した例では、画素電極ＰＥ２（あるいは画素ＰＸ２）はゲート配線Ｇ１側からゲート配線Ｇ２に向かって左下がりの形状であり、画素電極ＰＥ５（あるいは画素ＰＸ５）はゲート配線Ｇ３側からゲート配線Ｇ２に向かって左上がりの形状である。ゲート配線Ｇ２とソース配線Ｓ３との交差部は、ゲート配線Ｇ１とソース配線Ｓ３との交差部、及び、ゲート配線Ｇ３とソース配線Ｓ３との交差部よりも図中の左側に位置している。柱状スペーサＳＰ２は、柱状スペーサＳＰ１及びＳＰ３よりも図中の左側に位置している。
【００３０】
第１配向膜ＡＬ１は、スリットＳＬＡの長軸（図２に示した例では第１延出方向Ｄ１）及びスリットＳＬＢの長軸（図２に示した例では第２延出方向Ｄ２）に対して４５°以下の鋭角に交差する方向に沿ってラビング処理されている。第１配向膜ＡＬ１のラビング方向Ｒ１は、第２方向Ｙに平行な方向であり、第１延出方向Ｄ１あるいは第２延出方向Ｄ２に対して５°〜１５°の角度をもって交差する方向である。
【００３１】
図中に破線で示した領域Ａ１は、柱状スペーサＳＰ１に対してラビング方向Ｒ１の下流側の領域に相当する。同様に、領域Ａ２は柱状スペーサＳＰ２に対してラビング方向Ｒ１の下流側の領域に相当し、領域Ａ３は柱状スペーサＳＰ３に対してラビング方向Ｒ１の下流側の領域に相当する。これらの領域Ａ１乃至Ａ３は、いずれもソース配線上及び青色画素内に位置している。
【００３２】
図３は、図１に示した対向基板ＣＴにおけるカラーフィルタＣＦ１乃至ＣＦ３のレイアウトの一例を概略的に示す平面図である。
【００３３】
対向基板ＣＴは、遮光層ＢＭ、カラーフィルタＣＦ１乃至ＣＦ３、第２配向膜ＡＬ２などを備えている。
【００３４】
カラーフィルタＣＦ１、カラーフィルタＣＦ２、及び、カラーフィルタＣＦ３は、この順に第１方向Ｘに沿って並んでいる。これらのカラーフィルタＣＦ１乃至ＣＦ３は、いずれも概ね第２方向Ｙに沿って延在し、帯状に形成されている。カラーフィルタＣＦ１は、緑色（Ｇ）のカラーフィルタであり、図２に示した緑色画素つまり画素ＰＸ１及びＰＸ４に亘って延在している。カラーフィルタＣＦ２は、青色（Ｂ）のカラーフィルタであり、図２に示した青色画素つまり画素ＰＸ２及びＰＸ５に亘って延在している。カラーフィルタＣＦ３は、赤色（Ｒ）のカラーフィルタであり、図２に示した赤色画素つまり画素ＰＸ３及びＰＸ６に亘って延在している。図中の破線で示した柱状スペーサＳＰ１乃至ＳＰ３は、青色のカラーフィルタＣＦ２と対向している。
【００３５】
カラーフィルタＣＦ１乃至ＣＦ３は、それぞれの互いに隣接する端部が遮光層ＢＭに重なっている。各遮光層ＢＭは、概ね第２方向Ｙに沿って延出している。このような遮光層ＢＭは、図２に示したソース配線やゲート配線の上方に位置している。図示した例では、遮光層ＢＭは、ソース配線の上方のみに位置したストライプ状に形成されているが、ゲート配線及びソース配線の双方の上方に位置するような格子状に形成されていても良い。画素ＰＸ１乃至ＰＸ６は、それぞれ遮光層ＢＭの内側の領域であって、実質的にバックライト光が透過可能な領域に相当する。
【００３６】
第２配向膜ＡＬ２は、第１配向膜ＡＬ１のラビング方向Ｒ１と平行な方向に沿って配向処理されている。第２配向膜ＡＬ２のラビング方向Ｒ２は、例えば、第１配向膜ＡＬ１のラビング方向Ｒ１と互いに逆向きである。
【００３７】
図４は、図２に示した画素ＰＸ１乃至ＰＸ３及び柱状スペーサＳＰ２を含む表示パネルＰＮＬの構成を概略的に示す断面図である。
【００３８】
アレイ基板ＡＲは、ガラス基板や樹脂基板などの透明な第１絶縁基板１０を用いて形成されている。アレイ基板ＡＲは、第１絶縁基板１０の対向基板ＣＴに対向する側に、図示しないスイッチング素子、共通電極ＣＥ、画素電極ＰＥ１乃至ＰＥ３、第１絶縁膜１１、第２絶縁膜１２、第１配向膜ＡＬ１、柱状スペーサＳＰ２などを備えている。
【００３９】
共通電極ＣＥは、第１絶縁膜１１の上に形成されている。共通電極ＣＥは、透明な導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。共通電極ＣＥは、第２絶縁膜１２によって覆われている。なお、図示しないゲート配線やソース配線、スイッチング素子などは、第１絶縁基板１０と第１絶縁膜１１との間に形成されている。
【００４０】
画素電極ＰＥ１乃至ＰＥ３は、第２絶縁膜１２の上に形成され、共通電極ＣＥと向かい合っている。画素電極ＰＥ１乃至ＰＥ３には、それぞれスリットＳＬＡが形成されている。画素電極ＰＥ１乃至ＰＥ３は、透明な導電材料、例えば、ＩＴＯやＩＺＯなどによって形成されている。画素電極ＰＥ１乃至ＰＥ３は、第１配向膜ＡＬ１によって覆われている。第１配向膜ＡＬ１は、第２絶縁膜１２も覆っている。第１配向膜ＡＬ１は、水平配向性を示す材料によって形成され、アレイ基板ＡＲの液晶層ＬＱに接する面に配置されている。
【００４１】
柱状スペーサＳＰ２は、第２絶縁膜１２の上に形成され、その一部が画素電極ＰＥ２と重なっている。柱状スペーサＳＰ２は、第１配向膜ＡＬ１によって覆われている。
【００４２】
一方、対向基板ＣＴは、ガラス基板や樹脂基板などの透明な第２絶縁基板２０を用いて形成されている。対向基板ＣＴは、第２絶縁基板２０のアレイ基板ＡＲに対向する側に、遮光層ＢＭ、カラーフィルタＣＦ１、カラーフィルタＣＦ２、カラーフィルタＣＦ３、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。
【００４３】
遮光層ＢＭは、第２絶縁基板２０の内面に形成されている。遮光層ＢＭは、黒色の樹脂材料や、遮光性の金属材料によって形成されている。カラーフィルタＣＦ１乃至ＣＦ３のそれぞれは、第２絶縁基板２０の内面に形成されている。カラーフィルタＣＦ１は、緑色に着色された樹脂材料によって形成されている。カラーフィルタＣＦ２は、青色に着色された樹脂材料によって形成されている。カラーフィルタＣＦ３は、赤色に着色された樹脂材料によって形成されている。
【００４４】
オーバーコート層ＯＣは、カラーフィルタＣＦ１乃至ＣＦ３を覆っている。オーバーコート層ＯＣは、カラーフィルタＣＦ１乃至ＣＦ３の表面の凹凸を平坦化する。オーバーコート層ＯＣは、透明な樹脂材料によって形成されている。オーバーコート層ＯＣは、第２配向膜ＡＬ２によって覆われている。第２配向膜ＡＬ２は、水平配向性を示す材料によって形成され、対向基板ＣＴの液晶層ＬＱに接する面に配置されている。
【００４５】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴの間には、図示した柱状スペーサＳＰ２などにより、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間に形成されたセルギャップに封入された液晶分子ＬＭを含む液晶組成物によって構成されている。
【００４６】
このような構成の表示パネルＰＮＬに対して、その背面側には、バックライトＢＬが配置されている。バックライトＢＬとしては、種々の形態が適用可能であるが、詳細な構造については説明を省略する。
【００４７】
アレイ基板ＡＲの外面すなわち第１絶縁基板１０の外面には、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。対向基板ＣＴの外面すなわち第２絶縁基板２０の外面には、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１の第１吸収軸及び第２偏光板ＰＬ２の第２吸収軸のいずれか一方は、液晶分子ＬＭの初期配向方向と平行であり、他方は初期配向方向に直交している。
【００４８】
以下に、上記構成の液晶表示装置における動作について説明する。
【００４９】
画素電極ＰＥと共通電極ＣＥとの間に電位差を形成するような電圧が印加されていないＯＦＦ時においては、液晶層ＬＱに電圧が印加されていない状態であり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない。このため、液晶層ＬＱに含まれる液晶分子ＬＭは、図２に実線で示したように、第１配向膜ＡＬ１及び第２配向膜ＡＬ２の配向規制力によりＸ−Ｙ平面内において第２方向Ｙに初期配向している。つまり、液晶分子ＬＭの初期配向方向は第２方向Ｙに平行である。
【００５０】
ＯＦＦ時には、バックライトＢＬからのバックライト光の一部は、第１偏光板ＰＬ１を透過し、表示パネルＰＮＬに入射する。表示パネルＰＮＬに入射した光は、例えば第１偏光板ＰＬ１の第１吸収軸と直交する直線偏光である。このような直線偏光の偏光状態は、ＯＦＦ時の表示パネルＰＮＬを通過した際にほとんど変化しない。このため、表示パネルＰＮＬを透過した直線偏光のほとんどが、第２偏光板ＰＬ２によって吸収される（黒表示）。
【００５１】
一方、画素電極ＰＥと共通電極ＣＥとの間に電位差を形成するような電圧が印加されたＯＮ時においては、液晶層ＬＱに電圧が印加された状態であり、画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成される。このため、液晶分子ＬＭは、図２に破線で示したように、Ｘ−Ｙ平面内において、初期配向方向とは異なる方位に配向する。ポジ型の液晶材料においては、例えば画素ＰＸ３の液晶分子ＬＭは、Ｘ−Ｙ平面内において、フリンジ電界と略平行な方向に配向するように時計回りに回転し、画素ＰＸ６の液晶分子ＬＭは、Ｘ−Ｙ平面内において、フリンジ電界と略平行な方向に配向するように反時計回りに回転する。このとき、液晶分子ＬＭは、電界の大きさに応じた方向に配向する。
【００５２】
ＯＮ時には、第１偏光板ＰＬ１の第１吸収軸と直交する直線偏光は、表示パネルＰＮＬに入射し、その偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。
【００５３】
このような構成により、ノーマリーブラックモードが実現される。
【００５４】
本実施形態によれば、柱状スペーサを形成したアレイ基板ＡＲの第１配向膜ＡＬ１に対してラビング処理を行った際に、たとえ柱状スペーサのラビング方向上流側と下流側とで第１配向膜ＡＬ１に対するラビング状態に差が生じてしまったとしても、柱状スペーサのラビング方向下流側の領域はいずれもソース配線と重なる位置あるいは青色画素内に形成される。図２に示した例では、柱状スペーサＳＰ１の下流側の領域Ａ１、柱状スペーサＳＰ２の下流側の領域Ａ２、及び、柱状スペーサＳＰ３の下流側の領域Ａ３は、いずれもソース配線Ｓ３と重なる位置あるいは青色画素内に形成される。このため、これらの領域Ａ１乃至Ａ３において液晶分子ＬＭの配向不良に起因した光漏れが生じたとしても、赤色画素及び緑色画素と比較して、青色画素が比較的低輝度であるため、コントラスト比の低下を抑制することが可能となる。また、いずれの柱状スペーサに対してもラビング方向下流側の領域は青色画素内に形成され、他の色画素内には形成されないため、奇数行目と偶数行目とでの色度の差異を低減することが可能となる。したがって、表示品位を向上することが可能となる。
【００５５】
また、奇数行目と偶数行目と異なるドメインを形成する擬似デュアルドメインタイプの液晶表示装置において、奇数行目と偶数行目とでコントラスト比や色度の差異を低減できるため、広視野角化が可能となる。
【００５６】
図５は、図１に示したアレイ基板ＡＲにおける画素の第２構成例を対向基板ＣＴの側から見た概略平面図である。
【００５７】
ここに示した第２構成例は、図２に示した第１構成例と比較して、柱状スペーサＳＰ１乃至ＳＰ３が第２方向Ｙに平行な同一直線上に配置されている点で相違している。なお、他の構成については、図２に示した例と同一であり、同一の参照符号を付して説明を省略する。
【００５８】
すなわち、柱状スペーサＳＰ１乃至ＳＰ３は、アレイ基板ＡＲに形成され、いずれも青色画素に配置されている。柱状スペーサＳＰ１は、ゲート配線Ｇ１とソース配線Ｓ３との交差部よりもソース配線Ｓ２側に位置している。柱状スペーサＳＰ２は、ゲート配線Ｇ２とソース配線Ｓ３との交差部近傍に位置し、Ｘ−Ｙ平面においてソース配線Ｓ３及び画素電極ＰＥ２と重なる位置に跨って配置されている。柱状スペーサＳＰ３は、ゲート配線Ｇ３とソース配線Ｓ３との交差部よりもソース配線Ｓ２側に位置し、Ｘ−Ｙ平面においてソース配線Ｓ２とソース配線Ｓ３との間で画素電極ＰＥ５と重なる位置に配置されている。
【００５９】
第２方向Ｙに沿って並んだこれらの柱状スペーサＳＰ１乃至ＳＰ３は、液晶分子の初期配向方向である第２方向Ｙに平行な同一直線上に位置している。
【００６０】
第１配向膜ＡＬ１のラビング方向Ｒ１は、第２方向Ｙに平行な方向である。柱状スペーサＳＰ１に対してラビング方向Ｒ１の下流側の領域Ａ１、柱状スペーサＳＰ２に対してラビング方向Ｒ１の下流側の領域Ａ２、柱状スペーサＳＰ３に対してラビング方向Ｒ１の下流側の領域Ａ３は、いずれも青色画素内に位置している。
【００６１】
このような第２構成例においては、柱状スペーサＳＰ１乃至ＳＰ３がラビング方向Ｒ１と平行な同一直線上に並んでいるため、液晶分子の配向不良を招きやすい領域Ａ１乃至Ａ３が一直線上のみに形成され、上記の第１構成例と同様に、コントラスト比の低下を抑制することが可能となるとともに、奇数行目と偶数行目とでの色度の差異を低減することが可能となる。
【００６２】
以上説明したように、本実施形態によれば、表示品位を向上することが可能な液晶表示装置を提供することができる。
【００６３】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００６４】
例えば、上記の実施形態においては、各画素電極のスリットは、第１延出方向あるいは第２延出方向に平行な長軸を有するように形成したが、「く」の字形に屈曲した形状に形成しても良い。各画素電極が「く」の字形のスリットを有する場合、第１配向膜のラビング方向Ｒ１及び第２配向膜のラビング方向Ｒ２は例えば第２方向と平行であり、柱状スペーサはそのラビング方向下流側に青色画素が位置するように配置される。
【符号の説明】
【００６５】
ＰＮＬ…表示パネル  ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＳＷ…スイッチング素子  ＣＥ…共通電極
ＰＥ１乃至ＰＥ６…画素電極  ＳＬＡ…スリット  ＳＬＢ…スリット
ＣＦ１…カラーフィルタ（緑色）  ＣＦ２…カラーフィルタ(青色)  ＣＦ３…カラーフィルタ（赤色）
ＳＰ１乃至ＳＰ３…柱状スペーサ
【図１】
2015049391.tif 000003
【図２】
2015049391.tif 000004
【図３】
2015049391.tif 000005
【図４】
2015049391.tif 000006
【図５】
2015049391.tif 000007