(57)【要約】【課題】複数の導電部材が積層された集積回路装置を検査できる検査方法及び検査装置を提供する。【解決手段】実施形態に係る検査方法は、複数の導電部材が積層された集積回路装置の検査方法である。前記検査方法は、第１の前記導電部材の電位を検出しながら、前記導電部材を研削し、前記検出の結果に基づいて前記研削を停止する工程と、前記研削によって露出した面を検査する工程と、を備える。【選択図】図１
2015056520.tif 000002
【特許請求の範囲】
【請求項１】
複数の導電部材が積層された集積回路装置の検査方法であって、
第１の前記導電部材の電位を検出しながら、前記導電部材を研削し、前記検出の結果に基づいて前記研削を停止する工程と、
前記研削によって露出した面を検査する工程と、
を備えた集積回路装置の検査方法。
【請求項２】
前記研削は先端が導電性のドリルを用いて行い、
前記第１の導電部材と前記ドリルの間に電圧を加え、
前記電位の検出によって、前記ドリルと前記第１の導電部材とが導通したことを検知する請求項１記載の集積回路装置の検査方法。
【請求項３】
前記第１の導電部材に電位を加え、
前記電位の検出は、電子顕微鏡を用いることによって行う請求項１記載の集積回路装置の検査方法。
【請求項４】
前記研削は荷電粒子を照射することによって行い、
前記電位が変化したら、前記研削を停止する請求項１記載の集積回路装置の検査方法。
【請求項５】
複数の導電部材が積層された集積回路装置の検査装置であって、
前記導電部材を研削する研削手段と、
第１の前記導電部材の電位を検出すると共に、前記第１の導電部材を検査する検出検査手段と、
を備えた集積回路装置の検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、集積回路装置の検査方法及び検査装置に関する。
【背景技術】
【０００２】
近年、複数の導電部材を積層することにより、メモリセルを３次元的に集積させた記憶装置が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２６６１４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態は、複数の導電部材が積層された集積回路装置を検査できる検査方法及び検査装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態に係る検査方法は、複数の導電部材が積層された集積回路装置の検査方法である。前記検査方法は、第１の前記導電部材の電位を検出しながら、前記導電部材を研削し、前記検出の結果に基づいて前記研削を停止する工程と、前記研削によって露出した面を検査する工程と、を備える。
【０００６】
実施形態に係る検査装置は、複数の導電部材が積層された集積回路装置の検査装置である。前記検査装置は、前記導電部材を研削する研削手段と、第１の前記導電部材の電位を検出すると共に、前記第１の導電部材を検査する検出検査手段と、を備える。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態において検査対象となる集積回路装置を例示する斜視図である。
【図２】（ａ）及び（ｂ）は、第１の実施形態において検査対象となる集積回路装置を例示する断面図である。
【図３】第１の実施形態に係る検査装置を例示する図である。
【図４】第１の実施形態に係る検査方法を例示するフローチャート図である。
【図５】第２の実施形態に係る検査装置を例示する図である。
【図６】第２の実施形態に係る検査方法を例示するフローチャート図である。
【図７】第３の実施形態に係る検査装置を例示する図である。
【図８】第３の実施形態に係る検査方法を例示するフローチャート図である。
【発明を実施するための形態】
【０００８】
（第１の実施形態）
先ず、本実施形態において検査対象となる集積回路装置の例について説明する。
図１並びに図２（ａ）及び（ｂ）に示すように、本実施形態において検査対象とする集積回路装置１００は、複数枚の導電膜が積層された３次元積層型の半導体記憶装置である。
説明の便宜上、図１並びに図２（ａ）及び（ｂ）においては、ＸＹＺ直交座標系を用いている。
【０００９】
装置１００においては、シリコン基板１０１上にバックゲート電極ＢＧが設けられている。バックゲート電極ＢＧ上には、複数枚、例えば、２４枚のワード線ＷＬが層間絶縁膜１０２を介して積層されており、その上には、選択ゲート電極ＳＧが設けられている。バックゲート電極ＢＧ、ワード線ＷＬ及び選択ゲート電極ＳＧは、いずれも不純物を含むシリコンによって形成された導電膜である。バックゲート電極ＢＧの形状は平板状であり、ワード線ＷＬ及び選択ゲート電極ＳＧの形状はＸ方向に延びる帯状である。選択ゲート電極ＳＧ上には、例えば金属からなり、Ｘ方向に延びるソース線ＳＬが設けられている。ソース線ＳＬ上には、例えば金属からなり、Ｙ方向に延びるビット線ＢＬが設けられている。
【００１０】
また、バックゲート電極ＢＧとソース線ＳＬとの間、及び、バックゲート電極ＢＧとビット線ＢＬとの間には、複数枚のワード線ＷＬ及び選択ゲート電極ＳＧを貫くように、Ｚ方向に延びるシリコンピラーＳＰが設けられている。ソース線ＳＬに接続されたシリコンピラーＳＰと、ビット線ＢＬに接続されたシリコンピラーＳＰとは、バックゲート電極ＢＧ内において相互に接続されている。シリコンピラーＳＰとワード線ＷＬとの間には、トンネル絶縁層、電荷蓄積層及びブロック絶縁層がこの順に積層されたメモリ膜１０３が設けられている。これにより、シリコンピラーＳＰとワード線ＷＬとの交差部分毎に、メモリセルトランジスタが形成されている。
【００１１】
図２（ａ）に示すように、各ワード線ＷＬはＸ方向に引き出され、それぞれビア１０４によって上方に引き出されている。ビア１０４の上方には、Ｘ方向に延びる上層配線１０５が設けられている。これにより、各ワード線ＷＬはビア１０４を介して上層配線１０５に接続されている。
【００１２】
なお、メモリセルアレイの構造については、上記の構造に限られることなく、例えば、“三次元積層不揮発性半導体メモリ”という２００９年３月１９日に出願された米国特許出願１２／４０７，４０３号に記載されているメモリセルアレイの構造であってもよい。また、“三次元積層不揮発性半導体メモリ”という２００９年３月１８日に出願された米国特許出願１２／４０６，５２４号、“不揮発性半導体記憶装置及びその製造方法”という２０１０年３月２５日に出願された米国特許出願１２／６７９，９９１号“半導体メモリ及びその製造方法”という２００９年３月２３日に出願された米国特許出願１２／５３２，０３０号に記載されているメモリセルアレイの構造であってもよい。これらの特許出願は、その全体が本願明細書において参照により援用されている。
【００１３】
次に、本実施形態に係る検査装置について説明する。
本実施形態に係る検査装置は、例えば、上述の集積回路装置１００を検査する装置である。
図３に示すように、本実施形態に係る検査装置１は、マイクロドリル１１、マイクロプローブ１２、検知手段１３、及びＳＥＭ（scanning electron microscope：走査型電子顕微鏡）１４を含む。
【００１４】
マイクロドリル１１は、少なくとも先端が導電性材料からなり、集積回路装置１００を例えば上面側から局所的に研削する研削手段である。マイクロプローブ１２は、先端を集積回路装置１００のビア１０４に当接させることにより、ワード線ＷＬに接続することが可能である。検知手段１３は、内部に電源及び電流センサが設けられており、マイクロドリル１１及びマイクロプローブ１２に接続されている。これにより、検知手段１３は、マイクロドリル１１とマイクロプローブ１２との間に電圧をかけると共に、マイクロドリル１１とマイクロプローブ１２が導通したときに、それを検知することができる。ＳＥＭ１４は、集積回路装置１００におけるマイクロドリル１１による研削面を観察することによって検査することができる。
【００１５】
次に、本実施形態に係る検査装置の動作、すなわち、本実施形態に係る検査方法について説明する。
集積回路装置１００内において、例えば、いずれかのメモリセルトランジスタに不具合が発生したとすると、先ず、電気的な手段により、不具合が発生したメモリセルトランジスタを特定する。次に、集積回路装置１００を例えば上面側から研削していき、不具合が発生したメモリセルトランジスタを形成する各部材を露出させる。そして、ＳＥＭ等によってこれらの各部材を観察し、実際に生じている現象を把握する。
【００１６】
しかしながら、集積回路装置１００においては、同じ形態のワード線ＷＬが上下方向に沿って複数層積層されているため、上面側から研削したときに、研削面において露出しているワード線ＷＬが、検査対象とするワード線ＷＬかどうかの判断が困難である。すなわち、研削面が検査対象に到達したかどうかの判断が困難である。
【００１７】
そこで、本実施形態においては、先ず、図４のステップＳ１１に示すように、集積回路装置１００の上部を除去する。具体的には、集積回路装置１００の上面を粗く研削することにより、ビット線ＢＬ、ソース線ＳＬ及び上層配線１０５を除去し、ビア１０４を露出させる。
【００１８】
次に、ステップＳ１２に示すように、マイクロプローブ１２の先端を、検査対象とするワード線ＷＬに接続されたビア１０４に当接させる。次に、検知手段１３がマイクロドリル１１とマイクロプローブ１２との間に電圧を印加する。この状態で、マイクロドリル１１により、集積回路装置１００における検査対象のメモリセルトランジスタの直上域の部分を、上面側から研削していく。
【００１９】
そして、ステップＳ１３に示すように、マイクロドリル１１の先端が、検査対象とするワード線ＷＬに到達すると、マイクロドリル１１とワード線ＷＬが導通する。これにより、検知手段１３、マイクロプローブ１２、ビア１０４、ワード線ＷＬ及びマイクロドリル１１からなる閉回路が形成されて、電流が流れる。この電流を検知手段１０３が検知することにより、マイクロドリル１１が目標に到達したことを検知できる。検知手段１０３が、マイクロドリル１１とマイクロプローブ１２との間の導通を検知したら、マイクロドリル１１を停止させる。
【００２０】
次に、ステップＳ１４に示すように、マイクロドリル１１を集積回路装置１００から外し、集積回路装置１００を洗浄し、乾燥させる。次に、ステップＳ１５に示すように、集積回路装置１００において、上述の研削によって露出した露出面を、ＳＥＭ１４によって観察することによって検査する。これにより、不具合が発生したメモリセルトランジスタをＳＥＭ観察によって検査することができる。
【００２１】
本実施形態によれば、同じ形態のワード線ＷＬが複数層積層された集積回路装置１００であっても、検査対象とするワード線ＷＬを確実に見つけることができる。これにより、不具合が発生した部分を迅速且つ確実に検査することができる。
【００２２】
なお、本実施形態においては、マイクロプローブ１２をビア１０４に当接させる例を示したが、これには限定されず、例えば、マイクロプローブ１２をワード線ＷＬに直接当接させてもよい。また、本実施形態においては、メモリセルトランジスタに不具合が発生した例を示したが、これには限定されず、バックゲート電極ＢＧ、選択ゲート電極ＳＧ、ソース線ＳＬ又はビット線ＢＬに不具合が発生した場合でも、本実施形態の検査装置及び検査方法を適用することができる。更に、観察手段はＳＥＭには限定されず、例えば光学顕微鏡であってもよい。
【００２３】
（第２の実施形態）
図５に示すように、本実施形態に係る検査装置２においては、マイクロドリル２１、マイクロプローブ２２、電源装置２３及びＳＥＭ２４が設けられている。マイクロドリル２１は集積回路装置１００を局所的に研削する研削手段であるが、先端は必ずしも導電性でなくてもよい。電源装置２３はマイクロプローブ２２に接続されており、マイクロプローブ２２に対して所定の電位を印加する。マイクロプローブ２２及びＳＥＭ２４の構成は、前述の第１の実施形態におけるマイクロプローブ１２及びＳＥＭ１４と同様である。
【００２４】
次に、本実施形態に係る検査装置の動作、すなわち、本実施形態に係る検査方法について説明する。
先ず、図６のステップＳ２１に示すように、集積回路装置１００の上部を除去し、ビア１０４を露出させる。
【００２５】
次に、ステップＳ２２に示すように、マイクロドリル２１により、集積回路装置１００における検査対象となる部分の直上域を、上面側から研削する。そして、一定量の研削が終了したら、ステップＳ２３に示すように、マイクロドリル２１を集積回路装置１００から外し、集積回路装置１００を洗浄し、乾燥させる。
【００２６】
次に、ステップＳ２４に示すように、マイクロプローブ２２の先端を、検査対象とするワード線ＷＬに接続されたビア１０４に当接させる。そして、電源装置２３がマイクロプローブ２２及びビア１０４を介して、検査対象となるワード線ＷＬに電位を印加する。この状態で、ＳＥＭ２４により、研削によって露出された面を予備観察する。
【００２７】
このとき、ＳＥＭ２４によって観察しているワード線ＷＬが、電源装置２３によって電位が印加されているワード線ＷＬであれば、このワード線ＷＬの電位は他のワード線ＷＬの電位とは異なるため、他のワード線ＷＬとはコントラストが異なって見える。これにより、観察しているワード線ＷＬが検査対象のワード線ＷＬであると判断できる。
【００２８】
そして、ステップＳ２５に示すように、ワード線ＷＬのコントラストに差違がなければ、研削面がまだ検査対象とするワード線ＷＬには到達していないと判断されるため、ステップＳ２２に戻り、研削を続行する。一方、ワード線ＷＬのコントラストに差違があれば、研削面が検査対象とするワード線ＷＬに到達したと判断されるため、ステップＳ２６に進み、そのワード線ＷＬを本格的に観察する。
【００２９】
このようにして、コントラストに差違があるワード線ＷＬに到達するまで、ステップＳ２２〜Ｓ２５に示す工程を繰り返すことにより、不具合が発生したメモリセルトランジスタを確実に検査することができる。
【００３０】
なお、本実施形態は前述の第１の実施形態と組み合わせて実施してもよい。例えば、検査対象とするワード線の１つ上層のワード線とマイクロドリルとの間に電圧を加えた状態で集積回路装置を研削し、マイクロドリルとマイクロプローブが導通したときに研削を停止し、その後、検査対象とするワード線に電位を印加しつつ、このワード線をＳＥＭにより観察してもよい。これにより、検査対象とするワード線の手前で研削を一旦停止し、その後、慎重に研削を進めて、目的の位置まで精度良く研削することができる。また、検査対象とするワード線の上に層間絶縁膜を残した状態で、観察を行うこともできる。これにより、検査対象とするワード線が研削によって損傷を受けることを防止し、より精度が高い検査が可能となる。
【００３１】
（第３の実施形態）
図７に示すように、本実施形態に係る検査装置３においては、ＦＩＢ（Focused Ion Beam：集束イオンビーム）装置３１、マイクロプローブ３２、電位検出手段３３及びＳＥＭ３４が設けられている。ＦＩＢ装置３１は、荷電粒子、例えば、ガリウムイオン（Ｇａ＋）を照射する微細加工用の研削手段である。電位検出手段３３はアンプ及びセンサを含み、マイクロプローブ３２に接続されており、マイクロプローブ３２の電位を検出する手段である。マイクロプローブ３２及びＳＥＭ３４の構成は、前述の第１の実施形態におけるマイクロプローブ１２及びＳＥＭ１４と同様である。なお、ＳＥＭ３４の代わりに、光学顕微鏡を用いてもよい。ＦＩＢ装置３１、マイクロプローブ３２及びＳＥＭ３４は、共通の真空チャンバー（図示せず）内に配置されている。
【００３２】
次に、本実施形態に係る検査装置の動作、すなわち、本実施形態に係る検査方法について説明する。
先ず、図８のステップＳ３１に示すように、集積回路装置１００の上部を粗く研削して除去し、ビア１０４を露出させる。
【００３３】
次に、ステップＳ３２に示すように、マイクロプローブ３２の先端を、検査対象とするワード線ＷＬに接続されたビア１０４に当接させる。そして、電位検出手段３３を作動させて、マイクロプローブ３２の電位を測定する。この状態で、ＦＩＢ装置３１が、集積回路装置１００に対してガリウムイオンを照射することにより、集積回路装置１００を上面側から研削していく。
【００３４】
そして、ＦＩＢ装置３１による研削面が検査対象とするワード線ＷＬに到達すると、このワード線ＷＬにガリウムイオンの電荷が流入し、このワード線ＷＬの電位が正に変化する。ステップＳ３３に示すように、電位検出手段３３がマイクロプローブ３２及びビア１０４を介してワード線ＷＬの電位の変動を検出したら、ＦＩＢ装置３１によるガリウムイオンの照射を停止する。これにより、研削が停止される。
【００３５】
次に、ステップＳ３４に示すように、上述の研削によって露出した露出面を、ＳＥＭ３４によって観察する。これにより、不具合が発生したメモリセルトランジスタをＳＥＭ観察によって検査することができる。
本実施形態によっても、前述の第１の実施形態と同様な効果を得ることができる。
なお、本実施形態においては、ＦＩＢ装置３１がガリウムイオンを照射する例を示したが、研削に用いる荷電粒子はガリウムイオンには限定されない。
【００３６】
また、前述の第１〜第３の実施形態において、検査対象となる集積回路装置は前述の装置１００には限定されない。例えば、クロスポイント構造のＲｅＲＡＭ（Resistance Random Access Memory：抵抗変化型メモリ）を検査の対象としてもよく、記憶装置以外の集積回路装置を検査の対象としてもよい。
【００３７】
以上説明した実施形態によれば、複数枚の導電膜が積層された集積回路装置を検査できる検査方法及び検査装置を実現することができる。
【００３８】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【００３９】
本発明は、以下の態様を含む。
（付記１）
複数の導電部材が積層された集積回路装置の検査方法であって、
第１の前記導電部材の電位を検出しながら、前記導電部材を研削し、前記検出の結果に基づいて前記研削を停止する工程と、
前記研削によって露出した面を検査する工程と、
を備えた集積回路装置の検査方法。
（付記２）
前記研削は先端が導電性のドリルを用いて行い、
前記第１の導電部材と前記ドリルの間に電圧を加え、
前記電位の検出によって、前記ドリルと前記第１の導電部材とが導通したことを検知する付記１記載の集積回路装置の検査方法。
（付記３）
前記第１の導電部材に電位を加え、
前記電位の検出は、電子顕微鏡を用いることによって行う付記１記載の集積回路装置の検査方法。
（付記４）
前記研削は荷電粒子を照射することによって行い、
前記電位が変化したら、前記研削を停止する付記１記載の集積回路装置の検査方法。
（付記５）
複数の導電部材が積層された集積回路装置の検査方法であって、
第１の前記導電部材とドリルとの間に電圧を加えた状態で、前記ドリルにより前記導電部材を研削し、前記第１の導電部材と前記ドリルが導通したら、前記研削を停止する工程と、
前記研削によって露出した面を検査する工程と、
を備えた集積回路装置の検査方法。
（付記６）
複数の導電部材が積層された集積回路装置の検査方法であって、
前記導電部材を研削する工程と、
第１の前記導電部材に電位を印加しつつ、前記研削によって露出した面を電子顕微鏡によって検査する工程と、
を備え、
他の前記導電部材とはコントラストが異なる前記導電部材が検査されるまで、前記研削する工程及び前記検査する工程を繰り返す集積回路装置の検査方法。
（付記７）
複数の導電部材が積層された集積回路装置の検査方法であって、
第１の前記導電部材の電位を検出しながら、荷電粒子を照射することによって前記導電部材を研削し、前記第１導電部材の電位が変化したら、前記研削を停止する工程と、
前記研削によって露出した面を検査する工程と、
を備えた集積回路装置の検査方法。
（付記８）
複数の導電部材が積層された集積回路装置の検査装置であって、
前記導電部材を研削する研削手段と、
第１の前記導電部材の電位を検出すると共に、前記第１の導電部材を検査する検出検査手段と、
を備えた集積回路装置の検査装置。
（付記９）
前記研削手段は先端が導電性のドリルであり、
前記検出検査手段は、
前記ドリルとの間に電圧が印加され、前記第１の導電部材に接続可能なプローブと、
前記ドリルと前記プローブが導通したことを検知する検知手段と、
前記導電部材を検査する顕微鏡と、
を有する付記８記載の集積回路装置の検査装置。
（付記１０）
前記検出検査手段は、
前記第１の導電部材に電位を印加するプローブと、
前記導電部材を検査する電子顕微鏡と、
を有する付記８記載の集積回路装置の検査装置。
（付記１１）
前記研削手段は荷電粒子を照射する手段であり、
前記検出検査手段は、
前記第１の導電部材の電位を検出する検出手段と、
前記導電部材を検査する顕微鏡と、
を有する付記８記載の集積回路装置の検査装置。
（付記１２）
複数の導電部材が積層された集積回路装置の検査装置であって、
先端が導電性であり、前記導電部材を研削するドリルと、
前記ドリルとの間に電圧が印加され、前記導電部材に接続可能なプローブと、
前記ドリルと前記プローブが導通したことを検知する検知手段と、
前記導電部材を検査する顕微鏡と、
を備えた集積回路装置の検査装置。
（付記１３）
複数の導電部材が積層された集積回路装置の検査装置であって、
前記導電部材を研削する研削手段と、
前記導電部材に電位を印加するプローブと、
前記導電部材を検査する電子顕微鏡と、
を備えた集積回路装置の検査装置。
（付記１４）
複数の導電部材が積層された集積回路装置の検査装置であって、
荷電粒子を照射することにより前記導電部材を研削する研削手段と、
前記導電部材の電位を検出する検出手段と、
前記導電部材を検査する顕微鏡と、
を備えた集積回路装置の検査装置。
【符号の説明】
【００４０】
１、２、３：検査装置、１１：マイクロドリル、１２：マイクロプローブ、１３：検知手段、１４：ＳＥＭ、２１：マイクロドリル、２２：マイクロプローブ、２３：電源装置、２４：ＳＥＭ、３１：ＦＩＢ装置、３２：マイクロプローブ、３３：電位検出手段、３４：ＳＥＭ、１００：集積回路装置、１０１：シリコン基板、１０２：層間絶縁膜、１０３：メモリ膜、１０４：ビア、１０５：上層配線、ＢＧ：バックゲート電極、ＢＬ：ビット線、ＳＧ：選択ゲート電極、ＳＬ：ソース線、ＳＰ：シリコンピラー、ＷＬ：ワード線
【図１】
2015056520.tif 000003
【図２】
2015056520.tif 000004
【図３】
2015056520.tif 000005
【図４】
2015056520.tif 000006
【図５】
2015056520.tif 000007
【図６】
2015056520.tif 000008
【図７】
2015056520.tif 000009
【図８】
2015056520.tif 000010