(57)【要約】【課題】差動入出力に対応するＲＦ−ＶＩＡ構造の実装面積を低減し、かつ高周波信号の周波数特性を維持・改善することができる多層配線基板を提供する。【解決手段】導体層と絶縁層とが交互に積層された多層基板内を最上層から最下層まで貫通して形成され、多層基板の最上層に形成された２本の上部高周波信号線路と、多層基板の最下層に形成された２本の下部高周波信号線路とを接続する２本の高周波信号ビアを形成し、導体層の一部が除去されたアンチパッド領域を挟んで２本の高周波ビアの周囲に形成された上下部グランドプレーンと、絶縁層間の導体層とを接続する複数のグランドビアを形成し、この複数のグランドビアを２本の高周波信号ビアの周囲に同心円状に配置することにより疑似同軸構造を形成する。【選択図】  図１
2015056719.tif 000002
【特許請求の範囲】
【請求項１】
導体層と絶縁層とが交互に積層された多層基板と、
前記多層基板内を最上層から最下層まで貫通して形成された２本の高周波信号ビアと、
前記多層基板の最上層に形成され、前記高周波信号ビアの上端と接続された２本の上部高周波信号線路と、
前記多層基板の最下層に形成され、前記高周波信号ビアの下端と接続された２本の下部高周波信号線路と、
前記導体層の一部が除去された上部アンチパッド領域を挟んで、前記高周波ビアと前記上部高周波信号線路の周囲の少なくとも一部に形成された上部グランドプレーンと、
前記導体層の一部が除去された下部アンチパッド領域を挟んで、前記高周波ビアと前記下部高周波信号線路の周囲の少なくとも一部に形成された下部グランドプレーンと、
前記上部グランドプレーンおよび前記下部グランドプレーンと、前記絶縁層間に積層されている前記導体層とを接続し、前記高周波信号ビアの周囲の少なくとも一部に同心円状に配置された複数のグランドビアと
を備えた多層配線基板。
【請求項２】
前記上部グランドプレーンおよび前記下部グランドプレーンと、前記絶縁層間に積層されている前記導体層とを接続し、前記上部高周波線路および前記下部高周波線路の周囲の少なくとも一部に平行に配置された複数のグランドビアを備えること
を特徴とする請求項１記載の多層配線基板。
【請求項３】
前記２本の高周波信号ビアと前記高周波信号ビアの周囲の前記グランドビアとで形成される伝送路の特性インピーダンスが、前記２本の上部高周波信号線路および前記２本の下部高周波信号線路それぞれの特性インピーダンスよりも大きいこと
を特徴とする請求項１または２記載の多層配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板を最上面から最下面に垂直に貫通する高周波信号ビアと、これに接続される高周波信号線路からなる多層配線基板に関する。
【背景技術】
【０００２】
セラミック板等の絶縁層と導体層とを交互に積層することにより形成され、プリント回路板 (ＰＣＢ：Printed circuit board)等にＩＣをリードピンに接続する表面実装パッケージでは、高周波信号をパッケージ内のＩＣ接続面から積層セラミック底面まで高周波特性を損なうことなく縦方向に伝搬させ、リードピンへ伝送する高周波ＶＩＡ（ＲＦ−ＶＩＡ）構成が知られている。
【０００３】
ＲＦ−ＶＩＡ構成は、上部高周波線路と下部高周波線路を接続する貫通信号線路（ＲＦ−ＶＩＡ）と、その周辺に上部グランドプレーンと下部グランドプレーンを接続するグランドビア（ＧＮＤ−ＶＩＡ）を同心円状に配置することにより、擬似同軸構造を形成し、垂直方向へ高周波信号を伝搬させている（例えば、非特許文献１参照）。
【０００４】
図１０は、単相ＲＦ−ＶＩＡを用いた表面実装パッケージの構成例である。表面実装パッケージ１０内のＩＣ１１の接続面から６層構造の積層セラミック２１の底面まで信号線路としてＲＦ−ＶＩＡ２３を用いて高周波信号を縦方向に伝搬させて、リードピン１３に接続することにより、周波数特性を損なうことなく高周波信号を送受信することができる。
【０００５】
図１１は、表面実装パッケージ１０における積層セラミックのＲＦ−ＶＩＡの構成例を示す図である。図１１（ａ）は上面図、（ｂ）は、図１１（ａ）のIV−IVにおける断面図である。ＲＦ−ＶＩＡ構造は、６層のセラミック層２１と間に挟まれた導体層２２が交互に積層されている多層構造である。多層構造の最上層および最下層にはグランドに接続された上部グランドプレーン２６および下部グランドプレーン２７が形成されている。
【０００６】
高周波信号を伝送する信号線路となるＲＦ−ＶＩＡ２３は、多層構造を最上層から最下層まで貫通し、上部高周波信号線路２４と下部高周波信号線路２５を接続している。ＲＦ−ＶＩＡ２３の周囲には上部グランドプレーン２６、下部グランドプレーン２７およびセラミック層間の導体層２２の一部が除去されたアンチパッド領域２９が設けられ、上部グランドプレーン２６、下部グランドプレーン２７およびセラミック層間の導体層２２を接続するＧＮＤ−ＶＩＡ２８を、ＲＦ−ＶＩＡ２３の周囲に同心円状に配置することで、擬似同軸構造を形成している。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Morioka and Sawa, “Surface mount package for high frequency band ”, Microwave Conference, 1999 Asia Pacific, Volume: 3, Page(s): 958 - 961 vol.3
【発明の概要】
【発明が解決しようとする課題】
【０００８】
表面実装パッケージにおいても、小型・高密度化に対応するため、マルチＲＦ入出力の要請に対応する必要がある。ＲＦ−ＶＩＡを用いた表面実装パッケージにおいてマルチＲＦ入出力に対応した場合には、マルチＲＦ入出力の信号線路のそれぞれにＲＦ−ＶＩＡを設け、マルチＲＦ入出力の信号線路それぞれに擬似同軸構造が必要となるため、内部に実装されるＩＣが差動出力の場合、ＲＦ−ＶＩＡでは、信号線路毎に擬似同軸構造をとる必要がある。
【０００９】
図１２に、上部高周波信号線路２４および下部高周波信号線路２５が差動構成であった場合のＲＦ−ＶＩＡ構成の構成例を示す。図１２では、信号線路それぞれに擬似同軸構造を形成し、ＲＦ−ＶＩＡはそれぞれ単相構造となる。この場合には、上部高周波信号線路２４および下部高周波信号線路２５には積層セラミック最上面、最下面それぞれにおいて、単相−差動／差動−単相の線路変換部が必要となる。線路変換部では、高周波特性を損なわないように（モードが急激に変化しないように）ある程度の線路長が必要となるため、疑似同軸径を単相ＲＦ−ＶＩＡと同等の大きさにすると、ＲＦ−ＶＩＡ構成を小型化するのが困難であるという問題があった。
【００１０】
本発明は、以上のような問題を解消するためになされたものであり、差動入出力に対応するＲＦ−ＶＩＡ構造の実装面積を低減し、かつ高周波信号の周波数特性を維持・改善することができる多層配線基板を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述したような課題を解決するために、本発明に係る多層配線基板は、導体層と絶縁層とが交互に積層された多層基板と、前記多層基板内を最上層から最下層まで貫通して形成された２本の高周波信号ビアと、前記多層基板の最上層に形成され、前記高周波信号ビアの上端と接続された２本の上部高周波信号線路と、前記多層基板の最下層に形成され、前記高周波信号ビアの下端と接続された２本の下部高周波信号線路と、前記導体層の一部が除去された上部アンチパッド領域を挟んで、前記高周波ビアと前記上部高周波信号線路の周囲の少なくとも一部に形成された上部グランドプレーンと、前記導体層の一部が除去された下部アンチパッド領域を挟んで、前記高周波ビアと前記下部高周波信号線路の周囲の少なくとも一部に形成された下部グランドプレーンと、前記上部グランドプレーンおよび前記下部グランドプレーンと、前記絶縁層間に積層されている前記導体層とを接続し、前記高周波信号ビアの周囲の少なくとも一部に同心円状に配置された複数のグランドビアとを備えた多層配線基板。。
【００１２】
前記上部グランドプレーンおよび前記下部グランドプレーンと、前記絶縁層間に積層されている前記導体層とを接続し、前記上部高周波線路および前記下部高周波線路の周囲の少なくとも一部に平行に配置された複数のグランドビアを備えるようにしてもよい。
【００１３】
前記２本の高周波信号ビアと前記高周波信号ビアの周囲の前記グランドビアとで形成される伝送路の特性インピーダンスを、前記２本の上部高周波信号線路および前記２本の下部高周波信号線路それぞれの特性インピーダンスよりも大きくしてもよい。
【発明の効果】
【００１４】
本発明によれば、一つの擬似同軸構造内に、ＲＦ−ＶＩＡを２つ配置し、差動同軸構造を形成することにより、差動入出力に対応するＲＦ−ＶＩＡ構造の実装面積を低減し、かつ高周波特性を維持・改善することができる多層配線基板を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施の形態に係る多層配線基板の構成例を示す図である。
【図２】図２は、本発明の実施の形態に係る多層配線基板の構成例において特性インピーダンスの測定（計算）箇所を示す図である。
【図３】図３は、上部高周波線路がその両側にグランドプレーンを有する並走コープレーナー線路で構成されている多層配線基板の構成例である。
【図４】図４は、ＲＦ−ＶＩＡの周波数特性の差動ＲＦ−ＶＩＡピッチ依存性を測定するためのシミュレーションモデルを表す図である。
【図５】図５は、差動ＲＦ−ＶＩＡピッチを変化させた場合のＲＦ−ＶＩＡの周波数特性のシミュレーション結果である。
【図６】図６は、単相ＲＦ−ＶＩＡと差動ＲＦ−ＶＩＡの周波数特性をシミュレーションにより比較した結果である。
【図７】図７は、ＲＦ−ＶＩＡの周波数特性の疑似同軸径依存性を測定するためのシミュレーションモデルを表す図である。
【図８】図８は、単相ＲＦ−ＶＩＡにおける周波数特性の疑似同軸径依存性のシミュレーション結果である。
【図９】図９は、差動ＲＦ−ＶＩＡにおける周波数特性の疑似同軸径依存性のシミュレーション結果である。
【図１０】図１０は、従来の単相ＲＦ−ＶＩＡを用いた表面実装パッケージの構成例である。
【図１１】図１１は、表面実装パッケージにおける積層セラミックの単相ＲＦ−ＶＩＡの構成例を示す図である。
【図１２】図１２は、上部高周波線路と下部高周波線路が差動構成であった場合のＲＦ−ＶＩＡの構成例である。
【発明を実施するための形態】
【００１６】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。
【００１７】
図１は、本発明の実施の形態に係る多層配線基板の構成例を示す図である。図１（ａ）は上面図、図１（ｂ）は図１（ａ）のI−Iにおける断面図である。一つの擬似同軸構造内に、ＲＦ−ＶＩＡを２つ配置して差動同軸構造を構築し、垂直方向の伝搬においても差動状態が確保されるように構成している。
【００１８】
図１の多層配線基板は、６層のセラミック層２１とセラミック層の間に配置された導体層２２からなる多層構造である。最上面には差動入出力に対応するため、２本の上部高周波信号線路２４および上部グランドプレーン２６が形成され、同様に最下面には２本の下部高周波信号線路２５および下部グランドプレーン２７が形成されている。２本のＲＦ−ＶＩＡ２３は多層構造の最上面から最下面まで貫通し、上部高周波信号線路２４および下部高周波信号線路２５を接続し、垂直方向に高周波信号を伝搬する。
【００１９】
２本のＲＦ−ＶＩＡ２３の周囲には上部グランドプレーン２６、下部グランドプレーン２７およびセラミック層間の導体層２２の一部が除去されたアンチパッド領域２９が設けられ、上部グランドプレーン、下部グランドプレーンおよびセラミック層間の導体層２２を接続するＧＮＤ−ＶＩＡ２８を同心円状に配置することで、一つの擬似同軸構造の中に２本のＲＦ−ＶＩＡを形成し、差動疑似同軸構造を形成している。
【００２０】
本実施の形態では、一つの擬似同軸構造の中に２本のＲＦ−ＶＩＡ２３を形成することにより、差動ＲＦ−ＶＩＡの擬似同軸径を単相ＲＦ−ＶＩＡと同一とした場合、実装面積を大幅に低減するとともに、単相ＲＦ−ＶＩＡと比べ、インピーダンスを調整するためのパラメータ（ＲＦ−ＶＩＡピッチ）を増やすことができ、インピーダンス調整により周波特性を向上させることが可能となる。本図の差動疑似同軸構造において、良好な周波数特性を得るためには、上部および下部高周波信号線路とＲＦ−ＶＩＡの接続部の反射を低減することが必要であり、そのためにＲＦ−ＶＩＡのインピーダンス調整が重要となる。
【００２１】
図２は、本発明の実施の形態に係る多層配線基板の構成例において特性インピーダンスの測定（計算）箇所を示す図である。図２においては、ＲＦ−ＶＩＡにおける特性インピーダンスＺvia３０、上部高周波信号線路および下部高周波信号線路の特性インピーダンスＺlin（３１、３２）を調整することにより、良好な伝送特性を得ることができる。すなわち、ＲＦ−ＶＩＡの特性インピーダンスＺvia３０が上下面の信号線路の特性インピーダンスＺlin（３１、３２）よりも高い値とすることにより、上下部の高周波信号線路とＲＦ−ＶＩＡの接続部の反射を低減し、良好な伝送特性を得ることができる。
【００２２】
差動疑似同軸構造を形成する差動ＲＦ−ＶＩＡの場合、単相ビアにはないパラメータである２つのＲＦ−ＶＩＡの間隔（ＲＦ−ＶＩＡピッチ）を調整することにより、線路の特性インピーダンスを調整することができるので、単相ＲＦ−ＶＩＡと比較して周波特性を一層向上させることが可能となる。
【００２３】
また、図３に示すように本実施の形態における多層配線基板では、ＲＦ−ＶＩＡと接続している上部高周波線路および下部高周波線路が、両側にグランドプレーンを有する並走コープレーナー線路（ＣＰＷ：Coplanar Waveguide）で構成されている。上部及び下部高周波線路面をＣＰＷ構成とすることにより、上部高周波信号線路および下部高周波信号線路の特性インピーダンスの設計自由度を高くすることができる。すなわち、ＭＳＬ（Micro Strip Line）構成の場合には、基板厚／線路幅／線路ピッチによって線路の特性インピーダンスが決まるが、ＣＰＷ構成の場合には、基板厚／線路幅／線路ピッチに加えて、信号−グランドギャップにより線路の特性インピーダンスが決まるため、特性インピーダンスの設計自由度が高くなるというメリットがある。
【００２４】
次に、本発明の効果を実証するために行ったシミュレーション結果について説明する。図４は、ＲＦ−ＶＩＡの周波数特性の差動ＲＦ−ＶＩＡピッチ依存性を測定するためのシミュレーションモデルを表す図であり、図４（ａ）に単相ＲＦ−ＶＩＡの構成例を、図４（ｂ）に差動ＲＦ−ＶＩＡの構成例を示す。
【００２５】
図４のシミュレーションモデルにおけるシミュレーション条件は以下の通りである。本シミュレーションにおいては、信号線ＶＩＡ径ｄと疑似同軸径Ｄを一定にし、差動ＲＦ−ＶＩＡにおける信号線ピッチｐをパラメータとしてシミュレーションを行った。
【００２６】
[シミュレーション条件]
解析手法：電磁界解析（有限要素法）
境界条件：放射（Radiation）
セラミック材料：アルミナ（Ａ１２０３)、εr（被誘電率）＝９．８
セラミック積層数：６
ＲＦ−ＶＩＡ高：１．５２４
メタル厚：０．００１ｍｍ
信号線ＶＩＡ径：ｄ＝０．１ｍｍ
疑似同軸径：Ｄ＝１．３５ｍｍ
【００２７】
図５は、差動ＲＦ−ＶＩＡピッチを変化させた場合のＲＦ−ＶＩＡの周波数特性のシミュレーション結果である。差動ＲＦ−ＶＩＡのピッチは、ｐ＝０．２０５ｍｍ（Ｚvia＝１００）、ｐ＝０．３１５ｍｍ（Ｚvia＝１３１）およびｐ＝０．４ｍｍ（Ｚvia＝１４５）の場合を計算した。尚、上部高周波信号線路２４および下部高周波信号線路２５の間隔は、０．２０５ｍｍ（Ｚvia＝１００）である。
【００２８】
図５に示すように、ｐ＝０．３１５ｍｍ（Ｚvia＝１３１）およびｐ＝０．４ｍｍ（Ｚvia＝１４５）の場合は、ｐ＝０．２０５ｍｍ（Ｚvia＝１００）の場合と比較して、帯域を延伸することができ、さらに帯域内の偏差を抑圧することができる。これにより差動ＲＦ−ＶＩＡの特性インピーダンスを上部および下部高周波信号線路の特性インピーダンスよりも大きい値とすることにより、インピーダンス不整合による反射を低減し、周波数特性を改善することができる。
【００２９】
図６は、単相ＲＦ−ＶＩＡと差動ＲＦ−ＶＩＡの周波数特性をシミュレーションにより比較した結果である。尚、差動ＲＦ−ＶＩＡのＲＦ−ＶＩＡピッチは、ｐ＝０．４ｍｍ（Ｚvia＝１４５）としている。差動ＲＦ−ＶＩＡにおいて、ＲＦ−ＶＩＡピッチを調整することにより、特性インピーダンスが最適化され、単相ＶＩＡと比較して帯域が延伸できることがわかる。
【００３０】
以上説明したように、一つの擬似同軸構造内に、ＲＦ−ＶＩＡを２つ配置し、差動疑似同軸構造を形成することにより、単一ＶＩＡ構成と同じ実装面積で差動ＶＩＡ構成を実現することができる。また、差動ＲＦ−ＶＩＡにおけるＲＦ−ＶＩＡピッチ等のパラメータを調整することにより、上下面の高周波信号線路とＲＦ−ＶＩＡの接合部におけるにインピーダンス不整合による放射・反射損失を低減し、伝送特性を向上させることができる。
【００３１】
尚、本実施の形態におけるシミュレーションでは、ＲＦ−ＶＩＡのピッチを調整することにより、ＲＦ−ＶＩＡの特性インピーダンスを調整したが、これに限られず他のパラメータを調整することによりインピーダンスを調整し、最適化を図ってもよい。
【００３２】
次に、製造公差の影響として、擬似同軸径を変化させた場合の伝送特性のシミュレーション結果について説明する。単相ＲＦ−ＶＩＡでは、電流のリターンパスが、グランド、ＧＮＤ-ＶＩＡのため、グランドのメタルパタンやＶＩＡ接続位置等が製造公差により変化すると、特性インピーダンスが変化し、伝送特性がその影響を受ける。一方、差動ＲＦ−ＶＩＡの場合は、２つのＲＦ−ＶＩＡが相補的に電流のリターンパスを形成しているので、 単相ＲＦ−ＶＩＡと比べ、伝送特性は製造公差の影響を受けづらい。
【００３３】
この製造公差の影響を確認するために行ったシミュレーション結果について説明する。図７は、ＲＦ−ＶＩＡの周波数特性の疑似同軸径依存性を測定するためのシミュレーションモデルを表す図であり、図７（ａ）に単相ＲＦ−ＶＩＡの構成例を、図７（ｂ）に差動ＲＦ−ＶＩＡの構成例を示す。
【００３４】
図７のシミュレーションモデルにおけるシミュレーション条件は以下の通りである。本シミュレーションにおいては、信号性ＶＩＡ径ｄ、差動ＲＦ−ＶＩＡピッチｐを一定にし、単相ＲＦ−ＶＩＡおよび差動ＲＦ−ＶＩＡにおける疑似同軸径Ｄをパラメータとしてシミュレーションを行った。
【００３５】
[シミュレーション条件]
解析手法：電磁界解析（有限要素法）
境界条件：放射（Radiation）
セラミック材料：アルミナ（Ａ１２０３)、εr（被誘電率）＝９．８
セラミック積層数：６
ＲＦ−ＶＩＡ高：１．５２４
メタル厚：０．００１ｍｍ
信号線ＶＩＡ径：ｄ＝０．１ｍｍ
ＲＦ−ＶＩＡピッチ：ｐ＝０．４ｍｍ
【００３６】
図８は、単相ＲＦ−ＶＩＡにおける周波数特性の疑似同軸径依存性のシミュレーション結果であり、図９は、差動ＲＦ−ＶＩＡにおける周波数特性の疑似同軸径依存性のシミュレーション結果である。差動ＲＦ−ＶＩＡでは、擬似同軸径Ｄを変化させた場合でも、単相ＲＦ−ＶＩＡと比較して帯域内の減衰量の偏差および帯域幅の偏差を大幅に抑圧できることがわかる。
【００３７】
以上説明したように、一つの擬似同軸構造内にＲＦ−ＶＩＡを２つ配置した差動疑似同軸構造を形成することにより、差動入出力に対応するとともに、単相ＶＩＡ構成と比較して、製造公差の影響を低減し、伝送特性を向上させることができる。
【００３８】
以上のように、本発明は、一つの擬似同軸構造内にＲＦ−ＶＩＡを２つ配置して、差動疑似同軸構造を形成することにより、差動出力に対応するＲＦ−ＶＩＡの実装面積を低減することができ、さらに特性インピーダンスの最適化を図ることにより、周波数特性を維持・改善することができる多層配線基板を提供することができるという極めて優れた効果を奏する。
【産業上の利用可能性】
【００３９】
本発明は、ＲＦ−ＶＩＡ構成を用いた表面実装パッケージにおいて、マルチＲＦ入出力に対応可能な多層配線基板に利用することができる。
【符号の説明】
【００４０】
１０…表面実装パッケージ、１１…ＩＣ、１２…ワイヤボンディング、１３…リードピン、２０…多層配線基板、２１…セラミック層、２２…導体層、２３…ＲＦ−ＶＩＡ、２４…上部高周波信号線路、２５…下部高周波信号線路、２６…上部グランドプレーン、２７…下部グランドプレーン、２８…グランドビア、２９…アンチパッド領域、３０…ＲＦ−ＶＩＡ特性インピーダンス、３１…上部高周波信号線路特性インピーダンス、３２…下部高周波信号線路特性インピーダンス。
【図１】
2015056719.tif 000003
【図２】
2015056719.tif 000004
【図３】
2015056719.tif 000005
【図４】
2015056719.tif 000006
【図５】
2015056719.tif 000007
【図６】
2015056719.tif 000008
【図７】
2015056719.tif 000009
【図８】
2015056719.tif 000010
【図９】
2015056719.tif 000011
【図１０】
2015056719.tif 000012
【図１１】
2015056719.tif 000013
【図１２】
2015056719.tif 000014