(57)【要約】【課題】本発明は、多層基板および多層基板の製造方法に関する。【解決手段】ガラス材質からなり、光透過率が１〜５０％である第１絶縁層と、前記第１絶縁層の一面に形成される第１回路パターン層と、前記第１絶縁層の他面に形成される第２回路パターン層と、前記第１絶縁層の一面および前記第１回路パターン層を覆う第１ビルドアップ部と、前記第１絶縁層の他面および前記第２回路パターン層を覆う第２ビルドアップ部と、を含み、歪みを低減しつつ、スリム化が可能で、不良率を低減できる多層基板を提供する。【選択図】図１
2015133473.tif 000002
【特許請求の範囲】
【請求項１】
ガラス材質からなり、光透過率が１〜５０％である第１絶縁層と、
前記第１絶縁層の一面に形成される第１回路パターン層と、
前記第１絶縁層の他面に形成される第２回路パターン層と、
前記第１絶縁層の一面および前記第１回路パターン層を覆う第１ビルドアップ部と、
前記第１絶縁層の他面および前記第２回路パターン層を覆う第２ビルドアップ部と、を含む、多層基板。
【請求項２】
前記光透過率はＩｔ／Ｉｏを意味し、
前記Ｉｏは、前記第１絶縁層の一面に向かって照射された光の強度を意味し、
前記Ｉｔは、前記第１絶縁層を通過して前記第１絶縁層の他面に透過される光の強度を意味する、請求項１に記載の多層基板。
【請求項３】
前記第１絶縁層の少なくとも一つの表面は、５０μｍ以上のサンプリング範囲で測定されたＲＭＳ表面粗さの値が０．１〜５μｍである、請求項２に記載の多層基板。
【請求項４】
前記第１ビルドアップ部と前記第２ビルドアップ部は、ビルドアップされた層の数が互いに異なる、請求項２または３に記載の多層基板。
【請求項５】
前記第１絶縁層には、前記第１絶縁層の一面と他面との間を貫通するキャビティまたは前記第１絶縁層の一面または他面において窪んだ凹部が設けられ、
前記キャビティまたは前記凹部に少なくとも一部が挿入され、少なくとも一面に少なくとも一つの外部電極が設けられた電子部品をさらに含む、請求項４に記載の多層基板。
【請求項６】
前記第１絶縁層が、着色剤を含有する、請求項２から５の何れか１項に記載の多層基板。
【請求項７】
前記第１絶縁層の表面に有色樹脂がコーティングされている、請求項２から６の何れか１項に記載の多層基板。
【請求項８】
前記第１回路パターン層または前記第２回路パターン層は、
チタンまたはクロムから選択される物質を含有する接着膜と、
前記接着膜の表面に形成されためっき膜と、を含む、請求項２から７の何れか１項に記載の多層基板。
【請求項９】
コアと、前記コアの両面に形成された回路パターン部と、前記回路パターン部および前記コアの表面を覆うビルドアップ部と、を含む多層基板であって、
前記コアは、不透明部が設けられたガラスからなり、前記コアの光透過率が１〜５０％である、多層基板。
【請求項１０】
前記コアの上面から前記多層基板の上面までの厚さと、前記コアの下面から前記多層基板の下面までの厚さとが相違する、請求項９に記載の多層基板。
【請求項１１】
ガラス材質からなるコアと、前記コアの両面に形成された回路パターン部と、前記回路パターン部および前記コアの表面を覆うビルドアップ部と、を含む多層基板の製造方法であって、
前記コアの少なくとも一面にエンボス処理を施す段階を含む、多層基板の製造方法。
【請求項１２】
前記コアの少なくとも一面にエンボス処理を施す段階は、前記コアの少なくとも一面にエッチング液を提供して行われる、請求項１１に記載の多層基板の製造方法。
【請求項１３】
前記コアの少なくとも一面にエンボス処理を施す段階は、
前記コアの少なくとも一面において、５０μｍ以上のサンプリング範囲で測定されたＲＭＳ表面粗さの値が０．１〜５μｍの範囲になるように行われる、請求項１１または１２に記載の多層基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層基板および多層基板の製造方法に関する。
【背景技術】
【０００２】
電子機器の軽量化、小型化、高速化、多機能化および高性能化の傾向に対応するために、プリント回路基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ；ＰＣＢ）に複数の配線層を形成する、いわゆる多層基板技術が開発されている。
【０００３】
特に、モバイル電子機器に用いられる半導体は、パッケージ化しつつあり、複数のパッケージが結合した形態でリリースされることもある。例えば、スマートフォンに搭載されるアプリケーションプロセッサ（Ａｐｐｌｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓｏｒ；ＡＰ）がメモリ素子とともにパッケージオンパッケージ（Ｐａｃｋａｇｅ  Ｏｎ  Ｐａｃｋａｇｅ；ＰＯＰ）をなす場合などがこれに該当する。
【０００４】
一方、ＡＰなど、モバイル半導体の性能が継続して向上しているが、このように向上した性能を効率的に発現するためには、ＡＰとメモリ素子との通信速度向上が裏付けられなければならない。
【０００５】
ここで、パッケージの内部またはパッケージ間の通信速度を向上するためには、通信線路のインピーダンスを低める必要がある。また、通信線路のインピーダンスを低めるために配線幅を広める方法が考えられるが、配線幅が広められるにつれて配線密度が減少するため限界がある。
【０００６】
他方、パッケージをスリム化して配線距離を短縮することで通信線路のインピーダンスを低めることもできるが、パッケージがスリム化するにつれて歪み現象が深刻な問題として現れている。
【０００７】
かかる歪み現象をいわゆる歪み（Ｗａｒｐａｇｅ）とも称し、熱膨張係数が異なる様々な物質でパッケージまたは多層基板を構成するにつれて歪みがひどくなる。
【０００８】
かかる歪みを低減するために、従来は、剛性の高い材料で絶縁層を形成する方法を適用することもあった。例えば、特許文献１には、ガラス繊維を含むコア層を用いて歪みを低減した例が開示されており、特許文献２には、ガラスコアを用いた例が開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】ＵＳ２００９‐０２９４１６１  Ａ１
【特許文献２】ＵＳ２０１２‐０１９２４１３  Ａ１
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の一つの目的は、歪みを低減しつつ、スリム化が可能で、不良率を低減できる多層基板を提供することにある。
【００１１】
本発明の他の目的は、歪みを低減しつつ、スリム化が可能で、不良率を低減できる多層基板の製造方法を提供することにある。
【００１２】
本発明が解消しようとする技術的課題は、上述の技術的課題に制限されず、言及されていない他の技術的課題は、以下の記載から本発明が属する技術分野における通常の知識を有する者が明確に理解することができる。
【課題を解決するための手段】
【００１３】
本発明の例示的な実施形態による多層基板は、ガラス材質からなり、光透過率が１〜５０％である第１絶縁層と、前記第１絶縁層の一面に形成される第１回路パターン層と、前記第１絶縁層の他面に形成される第２回路パターン層と、前記第１絶縁層の一面および前記第１回路パターン層を覆う第１ビルドアップ部と、前記第１絶縁層の他面および前記第２回路パターン層を覆う第２ビルドアップ部と、を含むことができる。
【００１４】
この際、前記光透過率はＩｔ／Ｉｏを意味し、前記Ｉｏは、前記第１絶縁層の一面に向かって照射された光の強度を意味し、前記Ｉｔは、前記第１絶縁層を通過して前記第１絶縁層の他面に透過される光の強度を意味することができる。
【００１５】
また、前記第１絶縁層の少なくとも一つの表面は、５０μｍ以上のサンプリング範囲で測定されたＲＭＳ表面粗さの値が０．１〜５μｍであることがある。
【００１６】
また、前記第１ビルドアップ部と前記第２ビルドアップ部は、ビルドアップされた層の数が互いに異なることができる。
【００１７】
また、前記第１絶縁層には、前記第１絶縁層の一面と他面との間を貫通するキャビティまたは前記第１絶縁層の一面または他面において窪んだ凹部が設けられ、前記キャビティまたは前記凹部に少なくとも一部が挿入され、少なくとも一面に少なくとも一つの外部電極が設けられた電子部品をさらに含むことができる。
【００１８】
また、前記第１絶縁層が、着色剤を含有することができる。
【００１９】
また、前記第１絶縁層の表面に有色樹脂がコーティングされていることができる。
【００２０】
また、前記第１回路パターン層または第２回路パターン層は、チタンまたはクロムから選択される物質を含有する接着膜と、前記接着膜の表面に形成されためっき膜と、を含むことができる。
【００２１】
本発明の一実施形態による多層基板は、コアと、前記コアの両面に形成された回路パターン部と、前記回路パターン部および前記コアの表面を覆うビルドアップ部と、を含む多層基板であって、前記コアは、不透明部が設けられたガラスからなり、前記コアの光透過率が１〜５０％であることができる。
【００２２】
この際、前記コアの上面から前記多層基板の上面までの厚さと、前記コアの下面から前記多層基板の下面までの厚さとが相違することができる。
【００２３】
本発明の一実施形態による多層基板の製造方法は、ガラス材質からなるコアと、前記コアの両面に形成された回路パターン部と、前記回路パターン部および前記コアの表面を覆うビルドアップ部と、を含む多層基板の製造方法であって、前記コアの少なくとも一面にエンボス処理を施す段階を含むことができる。
【００２４】
この際、前記コアの少なくとも一面にエンボス処理を施す段階は、前記コアの少なくとも一面にエッチング液を提供して行われることができる。
【００２５】
また、前記コアの少なくとも一面にエンボス処理を施す段階は、前記コアの少なくとも一面において、５０μｍ以上のサンプリング範囲で測定されたＲＭＳ表面粗さの値が０．１〜５μｍの範囲になるように行われることができる。
【発明の効果】
【００２６】
本発明の一実施形態によれば、多層基板の歪みを低減しつつ、スリム化が可能で、不良率を低減できるという有用な効果を提供する。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態による多層基板を概略的に示す断面図である。
【図２】本発明の他の実施形態による多層基板を概略的に示す断面図である。
【図３】図１のＡ部分を拡大して概略的に示す図である。
【図４Ａ】本発明の一実施形態により第１絶縁層が提供された状態を概略的に示す図である。
【図４Ｂ】本発明の一実施形態により第１絶縁層にキャビティが形成された状態を概略的に示す図である。
【図４Ｃ】本発明の一実施形態により第１絶縁層に第１回路パターン層および第２回路パターン層が形成された状態を概略的に示す図である。
【図４Ｄ】本発明の一実施形態により第１絶縁層のキャビティに電子部品が挿入された状態を概略的に示す図である。
【図４Ｅ】本発明の一実施形態により第１絶縁層に第１上部ビルドアップ絶縁層および第１下部ビルドアップ絶縁層が形成された状態を概略的に示す図である。
【図４Ｆ】本発明の一実施形態により導電パターンがさらに形成された状態を概略的に示す図である。
【図４Ｇ】本発明の一実施形態によりビルドアップ絶縁層がさらに形成された状態を概略的に示す図である。
【発明を実施するための形態】
【００２８】
本発明の利点および特徴、そしてそれらを果たす方法は、添付の図面とともに詳細に後述する実施形態を参照すると明確になるであろう。しかし、本発明は以下に開示される実施形態に限定されず、互いに異なる様々な形態に具現することができる。本実施形態は、本発明の開示を完全にするとともに、本発明が属する技術分野において通常の知識を有した者に発明の範疇を完全に伝達するために提供されることができる。明細書全体において、同一の参照符号は同一の構成要素を示す。
【００２９】
本明細書で用いられる用語は、実施形態を説明するためのものであり、本発明を限定しようとするものではない。本明細書において、単数型は文章で特に言及しない限り複数型も含む。明細書で用いられる「含む（ｃｏｍｐｒｉｓｅ）」および／または「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」は言及された構成要素、段階、動作および／または素子は一つ以上の他の構成要素、段階、動作および／または素子の存在または追加を排除しない。
【００３０】
図示の簡略化および明瞭化のために、図面は一般的な構成方式を図示しており、本発明の説明において実施形態の論議を不明瞭にすることを避けるために、公知の特徴および技術に関する詳細な説明を省略することができる。さらに、図面の構成要素は必ずしも縮尺によって図示されたものではない。例えば、本発明の実施形態を容易に理解するために、図面の一部の構成要素のサイズが他の構成要素より誇張されることができる。互いに異なる図面における同一の参照符号は同一の構成要素を示し、必ずしもそうではないが、類似した参照符号は類似した構成要素を示すことができる。
【００３１】
明細書および請求範囲において、「第１」、「第２」、「第３」および「第４」などの用語が記載されている場合、類似した構成要素同士を区別するために用いられ、必ずしもそうではないが、特定の順次または発生順序を記述するために用いられる。そのように用いられる用語は、ここに記述された本発明の実施形態が、例えば、ここに図示または説明されたものではなく他のシーケンスで動作するように適切な環境下で互換可能であることを理解することができる。同様に、ここで、方法が一連の段階を含むと記述される場合、ここに提示されたそのような段階の順序が必ずしもそのような段階が実行される順序ではなく、任意に記述された段階は省略することができ、および／またはここに記述されていない任意の他の段階をその方法に付加することができる。
【００３２】
明細書および請求範囲において、「左側」、「右側」、「前」、「後」、「上部」、「底部」、「上に」、「下に」などの用語が記載されている場合には、説明のために用いられるものであり、必ずしも不変の相対的な位置を記述するためのものではない。そのように用いられる用語は、ここに記述された本発明の実施形態が、例えば、ここに図示または説明されたものではなく他の方向に動作するように適切な環境下で互換可能であることを理解することができる。ここで用いられた用語「連結された」は、電気的または非電気的な方式で直接または間接的に接続されることに定義される。ここで、互いに「隣接する」と記述された対象は、その文章が用いられる文脈に対して適切に、互いに物理的に接触するか、互いに近接するか、互いに同一の一般的な範囲または領域に存在することができる。ここで、「一実施形態において」という文章は、必ずしもそうではないが、同一の実施形態を意味する。
【００３３】
以下、添付の図面を参照して本発明の構成および作用効果についてより詳細に説明する。
【００３４】
図１は本発明の一実施形態による多層基板１００を概略的に示す断面図であり、図２は本発明の他の実施形態による多層基板１００を概略的に示す断面図であり、図３は図１のＡ部分を拡大して概略的に示す図である。
【００３５】
図１から図３を参照すると、本発明の一実施形態による多層基板１００は、第１絶縁層１１０と、第１回路パターン層Ｐ１と、第２回路パターン層Ｐ２と、第１ビルドアップ部１２０と、第２ビルドアップ部１３０と、を含むことができる。
【００３６】
一実施形態において、第１絶縁層１１０は、コアとしての機能を果たすことができる。すなわち、多層基板１００の剛性を強化して歪み現象を低減する役割を担当することができる。
【００３７】
したがって、第１絶縁層１１０は、剛性の高い材質からなることができ、一実施形態において、第１絶縁層１１０は、ガラス材質からなることができる。
【００３８】
一実施形態において、第１絶縁層の一面１１１には第１回路パターン層Ｐ１が形成され、第１絶縁層の他面１１２には第２回路パターン層Ｐ２が形成されることができる。ここで、第１回路パターン層Ｐ１と第２回路パターン層Ｐ２を回路パターン部と称することもできる。また、第１回路パターン層Ｐ１および第２回路パターン層Ｐ２は、第１絶縁層１１０の表面に接触する接着膜と、接着膜の表面に形成されるめっき膜と、を含むことができる。この際、接着膜は、チタンまたはクロムなどの金属材質からなることができ、めっき膜は、銅などの金属材質からなることができる。
【００３９】
一方、第１絶縁層１１０の表面に第１回路パターン層Ｐ１および第２回路パターン層Ｐ２を形成する工程として、通常の露光、現像工程を適用することができる。一実施形態において、第１絶縁層１１０がガラス材質からなることができるが、一般的なガラス材質は透明であるため、第１回路パターン層Ｐ１を形成する過程で露光のために第１絶縁層の一面１１１に提供された光が第１絶縁層の他面１１２に逹して第２回路パターン層Ｐ２が形成される領域に影響を及ぼすことがある。すなわち、第１回路パターン層Ｐ１と第２回路パターン層Ｐ２が異なるパターン形状に具現される必要がある場合にも、第１回路パターン層Ｐ１の形状を具現するために照射された光が、第２回路パターン層Ｐ２が形成される領域に存在するフォトレジストの特性を変化させることがある。そのため、第２回路パターン層Ｐ２を所望の形態に形成することができない問題を誘発しうる。
【００４０】
それだけでなく、第１絶縁層１１０の表面に第１回路パターン層Ｐ１や第２回路パターン層Ｐ２が設計されたことに応じて、正確に具現されたかを検査するための検査過程でも光を照射することがあるが、この過程でも第１絶縁層１１０がガラス材質からなることで、照射された光が第１絶縁層１１０を通過することがある。また、このように第１絶縁層１１０を通過した光が検査工程の精度を減少させることがある。
【００４１】
一実施形態において、第１絶縁層１１０の光透過率が１〜５０％になるようにすることができる。これにより、第１絶縁層の一面１１１に向かって照射された光が第１絶縁層の他面１１２に及ぼす影響が減少することができ、露光や検査工程で発生しうる上述の問題を解消することができる。
【００４２】
ここで、光透過率とは、第１絶縁層の一面１１１に向かって照射された光の強度に対して、第１絶縁層の他面１１２に透過される光の強度の割合を意味することができる。すなわち、第１絶縁層の一面１１１に向かって照射された光の強度をＩｏとし、第１絶縁層１１０を通過して第１絶縁層の他面１１２に透過される光の強度をＩｔとしたときに、光透過率はＩｔ／Ｉｏになるとのことである。
【００４３】
一方、一実施形態において、第１絶縁層１１０に着色剤が含有されることで、第１絶縁層１１０の光透過率が１〜５０％になることができる。この際、着色剤として様々な物質を適用してもよく、例えば、遷移金属イオンなどが含まれた錯化合物がガラス構成成分に含有されるようにしてもよい。
【００４４】
また、他の実施形態において、第１絶縁層の一面１１１または第１絶縁層の他面１１２に有色樹脂をコーティングすることもできる。
【００４５】
さらに他の実施形態において、第１絶縁層の一面１１１または第１絶縁層の他面１１２に表面粗さを形成することができる。
【００４６】
固体が透明であるということは、固体に向かって照射された光が固体を通過しながら損失するエネルギーが少ないということを意味する。また、固体の表面に光が照射される場合、固体に吸収（ａｂｓｏｒｐｔｉｏｎ）されるか、反射（ｒｅｆｌｅｃｔｉｏｎ）されるか、散乱（ｓｃａｔｔｅｒｉｎｇ）されることで、エネルギーの損失が発生しうる。ここで、固体の表面粗さ（ｓｕｒｆａｃｅ  ｒｏｕｇｈｎｅｓｓ）が大きいほど散乱する程度が大きくなる。
【００４７】
一方、露光工程や光学検査工程には、可視光線、ｉ‐ｌｉｎｅ（３６５ｎｍ）、ｈ‐ｌｉｎｅ（４０５ｎｍ）、ｇ‐ｌｉｎｅ（４３６ｎｍ）、ＫｒＦ  ｅｘｃｉｍｅｒ  ｌａｓｅｒ（２４８ｎｍ）、ＡｒＦ  ｌａｓｅｒ（１９３ｎｍ）などが用いられることができる。
【００４８】
一実施形態において、第１絶縁層の一面１１１または第１絶縁層の他面１１２に向かって上述の光が照射されて光透過率が１〜５０％になるようにするために、表面粗さを０．１μｍ以上にすることができる。
【００４９】
表面粗さは、様々な方法で定義してもよく、本明細書では、所定のサンプリング範囲で測定されたＲＭＳ（Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）表面粗さをもって表面粗さを定義する。
【００５０】
図３を参照すると、第１絶縁層の一面１１１に表面粗さが形成された状態を理解することができる。図３に示すＬＲはロングレンジ（Ｌｏｎｇ  Ｒａｎｇｅ）を意味し、ＳＲはショートレンジ（Ｓｈｏｒｔ  Ｒａｎｇｅ）を意味することができる。
【００５１】
光の散乱は、ヘイズ（ｈａｚｅ）現象と、コントラスト（ｃｏｎｔｒａｓｔ）低下現象とに分けられる。
【００５２】
ここで、ヘイズ現象は、ローアングル（ｌｏｗ  ａｎｇｌｅ）での散乱によって相が曇る現象を意味する。また、コントラスト低下現象は、ラージアングル散乱（ｌａｒｇｅ  ａｎｇｌｅ  ｓｃａｔｔｅｒｉｎｇ）によって誘発されうる。また、ヘイズ現象は、ラージスケール粗さ（ｌａｒｇｅ  ｓｃａｌｅ  ｒｏｕｇｈｎｅｓｓ）によって誘発され、ラージアングル散乱によるコントラスト低下は、スモールスケール粗さ（ｓｍａｌｌ  ｓｃａｌｅ  ｒｏｕｇｈｎｅｓｓ）によって誘発されうる。
【００５３】
基板製造過程における光学検査や露光などに用いられる光学機器の場合、ヘイズ現象によるローアングル散乱に対して敏感に反応する傾向にある。したがって、表面粗さを、基板の検査、露光などによる回路形成などに有用に活用するためには、ラージスケール粗さ（ｌａｒｇｅ  ｓｃａｌｅ  ｒｏｕｇｈｎｅｓｓ）の管理が特に重要になる。これにより、一実施形態において、第１絶縁層の一面１１１または第１絶縁層の他面１１２上の表面粗さは、５０μｍ以上のサンプリング範囲で測定されたＲＭＳ表面粗さの値が０．１μｍ以上になるものと定義することができる。
【００５４】
一方、第１絶縁層１１０の表面粗さが増加するほど光透過率は低くなるが、表面粗さが大きくなりすぎると第１絶縁層１１０の表面に形成される第１回路パターン層Ｐ１や第２回路パターン層Ｐ２の精度に影響を及ぼすことがある。すなわち、第１絶縁層１１０の表面粗さが大きすぎると、第１回路パターン層Ｐ１や第２回路パターン層Ｐ２の配線幅またはパターンピッチを減少させることを妨げる恐れがある。したがって、一実施形態において、５０μｍ以上のサンプリング範囲で測定されたＲＭＳ表面粗さの値を５．０μｍ以下にすることができる。
【００５５】
これにより、第１絶縁層の一面１１１または第１絶縁層の他面１１２に、第１回路パターン層Ｐ１または第２回路パターン層Ｐ２を精密に形成することができ、その検査工程の正確度も向上することができる。
【００５６】
特に、第１絶縁層１１０に着色剤が含有される場合と比較して、第１絶縁層１１０の表面に表面粗さが形成される場合には、第１絶縁層１１０の誘電率に影響を及ぼさず、第１絶縁層１１０を具現する製造コストの面においても有利である。
【００５７】
また、第１絶縁層１１０の表面に有色樹脂をコーティングする場合と比較して、第１絶縁層１１０の表面に表面粗さが形成される場合には、多層基板１００のスリム化においても有利である。
【００５８】
また、第１絶縁層１１０の表面に適切な表面粗さが具現された場合、第１回路パターン層Ｐ１または第２回路パターン層Ｐ２をなす物質と第１絶縁層１１０との結合力を増加させる効果を奏することもできる。
【００５９】
一方、図１を再度参照すると、一実施形態において、第１絶縁層の一面１１１および第１回路パターン層Ｐ１上には第１ビルドアップ部１２０が設けられることができる。また、第１絶縁層１１０の下面および第２回路パターン層Ｐ２上には第２ビルドアップ部１３０が設けられることができる。
【００６０】
ここで、第１ビルドアップ部１２０は、第１上部ビルドアップ絶縁層１２１を含み、第２ビルドアップ部１３０は、第１下部ビルドアップ絶縁層１３１を含むことができる。
【００６１】
また、一実施形態において、第１ビルドアップ部１２０と第２ビルドアップ部１３０は、ビルドアップされた層数が互いに異なっていてもよい。例えば、第１ビルドアップ部１２０には、第２上部ビルドアップ絶縁層１２２および第３上部ビルドアップ絶縁層１２３がさらに含まれ、第２ビルドアップ部１３０には、第２下部ビルドアップ絶縁層１３２がさらに含まれてもよい。この際、第３上部ビルドアップ絶縁層１２３および第２下部ビルドアップ絶縁層１３２は、ソルダレジスト層であってもよい。
【００６２】
本発明の一実施形態による多層基板１００は、ガラス材質からなる第１絶縁層１１０を含むことで剛性が向上するため、第１絶縁層１１０を中心に両面に形成されるビルドアップ部が非対称的な構造に具現されても歪みを低減することができる。
【００６３】
一方、第１絶縁層１１０には、キャビティＣまたは凹部（図示せず）が設けられてもよく、このキャビティＣまたは凹部には、電子部品１０の一部または全部が挿入されてもよい。また、電子部品１０には、外部電極１１が設けられてもよい。
【００６４】
図１には一面に外部電極１１らが形成された能動素子である電子部品１０が多層基板１００に内蔵された場合が示されており、図２にはキャパシタなどの受動素子である電子部品１０´が多層基板２００に内蔵された場合が示されている。
【００６５】
また、示されていないが、第１ビルドアップ部１２０の外面には他の素子が接続されてもよく、第２ビルドアップ部１３０の外面はマザーボードなど他の基板構造に結合されてもよい。すなわち、図１に示すように、電子部品１０がアプリケーションプロセッサ（Ａｐｐｌｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓｏｒ；ＡＰ）の場合、第１ビルドアップ部１２０の外面にメモリ素子が結合することで、一種のパッケージオンパッケージ（Ｐａｃｋａｇｅ  Ｏｎ  Ｐａｃｋａｇｅ；ＰＯＰ）が具現されることもでき、このＰＯＰがマザーボードに搭載されることもできる。
【００６６】
以下、図４Ａから図４Ｇを参照して、本発明の一実施形態による多層基板１００の製造方法について説明する。
【００６７】
図４Ａは本発明の一実施形態により第１絶縁層１１０が提供された状態を概略的に示す図である。図４Ａを参照すると、光透過率が１〜５０％であるガラス材質からなる第１絶縁層１１０が提供されることができる。この際、上述のように、第１絶縁層１１０が着色剤を含有するか、有色樹脂が表面にコーティングされるか、表面粗さが形成されることで光透過率が調整されることができる。
【００６８】
一方、第１絶縁層１１０の表面粗さは、エンボス処理を施して形成されることができる。
【００６９】
一実施形態において、エンボス処理は、サンドブラスト（ｓａｎｄ  ｂｌａｓｔｉｎｇ）などの機械的加工方法で具現することができる。
【００７０】
他の実施形態において、第１絶縁層１１０にエッチング（ｅｔｃｈｉｎｇ）液を提供して化学的エッチング工程を行うことで、エンボス処理を具現することもできる。
【００７１】
第１絶縁層１１０が薄型に形成される場合、機械的加工方法に比べて化学的エッチング工程を行うことが、第１絶縁層１１０の製造収率の向上において有利である。
【００７２】
図４Ｂは本発明の一実施形態により第１絶縁層１１０にキャビティＣが形成された状態を概略的に示す図である。図４Ｂを参照すると、第１絶縁層１１０にキャビティＣが形成されることができ、このキャビティＣはレーザドリリングなどの方法で具現することができる。
【００７３】
また、示されていないが、第１絶縁層１１０を貫通しない凹部が形成されてもよい。
【００７４】
図４Ｃは本発明の一実施形態により第１絶縁層１１０に第１回路パターン層Ｐ１および第２回路パターン層Ｐ２が形成された状態を概略的に示す図である。図４Ｃを参照すると、第１絶縁層の一面１１１に第１回路パターン層Ｐ１を形成し、第１絶縁層の他面１１２に第２回路パターン層Ｐ２を形成することができる。この際、第１絶縁層の一面１１１または第１絶縁層の他面１１２にエンボス処理が施されて表面粗さが形成された場合、回路パターンを具現するための露光工程や、回路パターンが適切に形成されたかを確認する検査工程などが精密に行われることができる。
【００７５】
一方、第１絶縁層１１０を貫通するビアにより、第１回路パターン層Ｐ１と第２回路パターン層Ｐ２とが電気的に連結されることもできる。
【００７６】
図４Ｄは本発明の一実施形態により第１絶縁層１１０のキャビティＣに電子部品１０が挿入された状態を概略的に示す図である。図４Ｄを参照すると、キャビティＣの内部に電子部品１０の全部または一部が挿入されることができる。
【００７７】
図４Ｅは本発明の一実施形態により第１絶縁層１１０に第１上部ビルドアップ絶縁層１２１および第１下部ビルドアップ絶縁層１３１が形成された状態を概略的に示す図である。図４Ｅを参照すると、第１上部ビルドアップ絶縁層１２１および第１下部ビルドアップ絶縁層１３１は、通常の絶縁物質からなることができる。
【００７８】
図４Ｆは本発明の一実施形態により導電パターンがさらに形成された状態を概略的に示す図であり、図４Ｇは本発明の一実施形態によりビルドアップ絶縁層がさらに形成された状態を概略的に示す図である。
【００７９】
図４Ｆおよび図４Ｇを参照すると、第１上部ビルドアップ絶縁層１２１および第１下部ビルドアップ絶縁層１３１上に導電パターンがさらに形成されることができ、第２上部ビルドアップ絶縁層１２２、第３上部ビルドアップ絶縁層１２３、第２下部ビルドアップ絶縁層１３２などがさらに形成されることができることを理解することができる。
【符号の説明】
【００８０】
１０  電子部品
１１  外部電極
１００  多層基板
１１０  第１絶縁層
１１１  第１絶縁層の一面
１１２  第１絶縁層の他面
Ｐ１  第１回路パターン層
Ｐ２  第２回路パターン層
Ｃ  キャビティ
１２０  第１ビルドアップ部
１２１  第１上部ビルドアップ絶縁層
１２２  第２上部ビルドアップ絶縁層
１２３  第３上部ビルドアップ絶縁層
１３０  第２ビルドアップ部
１３１  第１下部ビルドアップ絶縁層
１３２  第２下部ビルドアップ絶縁層
【図１】
2015133473.tif 000003
【図２】
2015133473.tif 000004
【図３】
2015133473.tif 000005
【図４Ａ】
2015133473.tif 000006
【図４Ｂ】
2015133473.tif 000007
【図４Ｃ】
2015133473.tif 000008
【図４Ｄ】
2015133473.tif 000009
【図４Ｅ】
2015133473.tif 000010
【図４Ｆ】
2015133473.tif 000011
【図４Ｇ】
2015133473.tif 000012