(57)【要約】【課題】閾値電流が小さく、かつ光の損失を抑制することができる半導体基板および半導体基板の製造方法を提供すること。【解決手段】ｎ型半導体からなる基板３０の上にＱＣＬ層１１を形成する工程と、ＱＣＬ層１１を実装基板３６に接合する工程と、実装基板３６に接合する工程の後に、基板３０を除去する工程と、基板３０を除去する工程の後に、ＱＣＬ層１１の下面に、基板３０より不純物濃度が低いｎ型半導体、または絶縁体からなる基板１０を形成する工程と、基板１０を形成する工程の後に、実装基板３６を除去する工程と、を有する半導体基板の製造方法、および半導体基板。【選択図】図１
2015135877.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型半導体からなる第１基板の上に半導体層を形成する工程と、
前記半導体層の上面に実装基板を接合する工程と、
前記実装基板を接合する工程の後に、前記第１基板を除去する工程と、
前記第１基板を除去する工程の後に、前記半導体層の前記第１基板が設けられていた面に、前記第１基板より不純物濃度が低いｎ型半導体、または絶縁体からなる第２基板を形成する工程と、
前記第２基板を形成する工程の後に、前記実装基板を除去する工程と、を有することを特徴とする半導体基板の製造方法。
【請求項２】
前記第１基板の不純物濃度は２×１０１８ｃｍ−３以上であることを特徴とする請求項１記載の半導体基板の製造方法。
【請求項３】
前記第２基板は第１クラッド層として機能し、
前記半導体層は、前記第２基板に近い方から活性層および第２クラッド層を含むことを特徴とする請求項１または２記載の半導体基板の製造方法。
【請求項４】
前記半導体層の上面に第１絶縁膜を形成する工程を有し、
前記実装基板は第２絶縁膜を含み、
前記半導体層を前記実装基板に接合する工程は、前記第１絶縁膜と前記第２絶縁膜とを接合することにより前記半導体層を前記実装基板に接合する工程であることを特徴とする請求項１から３いずれか一項記載の半導体基板の製造方法。
【請求項５】
前記第１基板の上面にエッチング停止層を形成する工程を有し、
前記半導体層は前記エッチング停止層の上面に形成され、
前記第１基板を除去する工程は、前記第１基板をエッチングにより除去する工程であり、
前記エッチング停止層は前記エッチングを停止させることを特徴とする請求項１から４いずれか一項記載の半導体基板の製造方法。
【請求項６】
前記第１基板および前記第２基板はインジウムリンにより形成されていることを特徴とする請求項１から５いずれか一項記載の半導体基板の製造方法。
【請求項７】
基板と、
前記基板の上に形成された半導体層と、を具備し、
前記基板は、前記半導体層の５倍以上の転位密度を有するｎ型半導体、または絶縁体により形成されていることを特徴とする半導体基板。
【請求項８】
前記基板は第１クラッド層として機能し、
前記半導体層は、前記基板に近い方から活性層および第２クラッド層を含むことを特徴とする請求項７記載の半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体基板および半導体基板の製造方法に関する。
【背景技術】
【０００２】
化合物半導体を使った光半導体装置では、基板の上に活性層およびクラッド層などの半導体層を成長させる（非特許文献１）。活性層は、電流が流れることで光を発生させる。レーザー光の発振が生じる閾値電流を小さくするためには、活性層を低転位にすることが好ましい。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】アプライド  フィジックス  レターズ  ボリューム８５  ナンバー２４  ｐ５８４２  ２００４年１２月１３日  (Applied Physics Letters Volume 85, Number 24, p5842, 13 December 2004)
【発明の概要】
【発明が解決しようとする課題】
【０００４】
活性層を低転位にするには、低転位の基板の上に活性層を成長させればよい。しかし低転位の基板は高いキャリア濃度を有する。活性層において発生した光がキャリアに吸収されるため、損失が大きくなる（光吸収の量はキャリアの濃度に依存する。赤外線吸収で電子またはホールのバンド内遷移が起こるため。）。吸収を抑制するために活性層と基板との間にバッファ層を設けることもあるが、バッファ層を設けても損失を十分に抑制することは困難である。本発明は、閾値電流が小さく、かつ低損失な半導体基板および半導体基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、ｎ型半導体からなる第１基板の上に半導体層を形成する工程と、前記半導体層の上面に実装基板を接合する工程と、前記実装基板を接合する工程の後に、前記第１基板を除去する工程と、前記第１基板を除去する工程の後に、前記半導体層の前記第１基板が設けられていた面に、前記第１基板より不純物濃度が低いｎ型半導体、または絶縁体からなる第２基板を形成する工程と、前記第２基板を形成する工程の後に、前記実装基板を除去する工程と、を有する半導体基板の製造方法である。
【０００６】
上記構成において、前記第１基板の不純物濃度は２×１０１８ｃｍ−３以上である構成とすることができる。
【０００７】
上記構成において、前記第２基板は第１クラッド層として機能し、前記半導体層は、前記第２基板に近い方から活性層および第２クラッド層を含む構成とすることができる。
【０００８】
上記構成において、前記半導体層の上面に第１絶縁膜を形成する工程を有し、前記実装基板は第２絶縁膜を含み、前記半導体層を前記実装基板に接合する工程は、前記第１絶縁膜と前記第２絶縁膜とを接合することにより前記半導体層を前記実装基板に接合する工程である構成とすることができる。
【０００９】
上記構成において、前記第１基板の上面にエッチング停止層を形成する工程を有し、前記半導体層は前記エッチング停止層の上面に形成され、前記第１基板を除去する工程は、前記第１基板をエッチングにより除去する工程であり、前記エッチング停止層は前記エッチングを停止させる構成とすることができる。
【００１０】
上記構成において、前記第１基板および前記第２基板はインジウムリンにより形成されてもよい。
【００１１】
本発明は、基板と、前記基板の上に形成された半導体層と、を具備し、前記基板は、前記半導体層の５倍以上の転位密度を有するｎ型半導体、または絶縁体により形成されている半導体基板である。
【００１２】
上記構成において、前記基板は第１クラッド層として機能し、前記半導体層は、前記基板に近い方から活性層および第２クラッド層を含む構成とすることができる。
【発明の効果】
【００１３】
本発明によれば、閾値電流が小さく、かつ光の損失を抑制することができる半導体基板および半導体基板の製造方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は実施例１に係る半導体基板を例示する断面図である。
【図２】図２（ａ）から図２（ｄ）は半導体基板の製造方法を例示する断面図である。
【図３】図３（ａ）から図３（ｃ）は半導体基板の製造方法を例示する断面図である。
【図４】図４（ａ）は半導体基板の製造方法を例示する断面図である。図４（ｂ）および図４（ｃ）は半導体基板の製造方法を例示する斜視図である。
【図５】図５（ａ）から図５（ｃ）は半導体基板の製造方法を例示する斜視図である。
【図６】図６は転位密度と閾値電流密度との関係を例示する模式図である。
【図７】図７（ａ）は比較例に係る半導体基板を例示する断面図である。図７（ｂ）は光の損失のシミュレーション結果を示す図である。
【発明を実施するための形態】
【００１５】
実施例について説明する。
【実施例１】
【００１６】
図１は実施例１に係る半導体基板を例示する断面図であり、光の伝播方向から半導体基板を見ている。図１に示すように、半導体基板１００は、基板１０（第２基板）、バッファ層１２、活性層１４、クラッド層１６および１８、コンタクト層２０、保護膜２２、電極２４および２６を備える。電極２４は基板１０の下面に設けられている。基板１０の上に、バッファ層１２、活性層１４、クラッド層１６および１８、並びにコンタクト層２０が順に設けられている。バッファ層１２からコンタクト層２０までをＱＣＬ（Quantum Cascade Laser）層１１とする。ＱＣＬ層１１には開口部１３が形成されている。ＱＣＬ層１１のうち開口部１３に挟まれた部分はメサストライプ１５を形成する。保護膜２２はＱＣＬ層１１の表面を覆う。電極２６は保護膜２２の上面およびコンタクト層２０の上面に設けられている。開口部１３を埋めるように配線層２８が設けられている。
【００１７】
電極２４および２６に電圧が印加されることにより、活性層１４はレーザー光を発光する。基板１０はレーザー光を反射するクラッド層として機能する。レーザー光は図１の紙面方向を伝播する。
【００１８】
基板１０は例えば、不純物として錫（Ｓｎ）を含むインジウムリン（Ｓｎ−ＩｎＰ）により形成されている。厚さは例えば３５０μｍ、キャリア濃度は例えば２．０×１０１７ｃｍ−３以下、転位密度は例えば５０００個／ｃｍ２以上である。不純物とは自由キャリアを供給する不純物のことである。ドープされた不純物の全てが活性化すると、キャリア濃度は不純物濃度に等しくなる。また、キャリア濃度は不純物導入量によって決まる。
【００１９】
ＱＣＬ層１１の転位密度は１０００個／ｃｍ２以下である。ＱＣＬ層１１に含まれる不純物はシリコン（Ｓｉ）である。バッファ層１２は例えば厚さ０．５μｍ、キャリア濃度が８．０×１０１６ｃｍ−３のＩｎＰにより形成されている。活性層１４は例えばガリウムインジウム砒素およびアルミニウムインジウム砒素により形成されたＧａＩｎＡｓ／ＡｌＩｎＡｓ多重量子井戸層である。活性層１４に含まれるコアは例えば２７セットである。活性層１４に含まれるＧａＩｎＡｓ層およびＡｌＩｎＡｓ層それぞれの厚さは例えば５６．５ｎｍである。クラッド層１６は、例えば厚さ２μｍ、キャリア濃度２．０×１０１７ｃｍ−３のＩｎＰにより形成されている。クラッド層１８は例えば厚さ１μｍ、キャリア濃度８．０×１０１８ｃｍ−３のＩｎＰにより形成されている。コンタクト層２０は例えば厚さ０．１μｍ、キャリア濃度１．０×１０１９ｃｍ−３のインジウムガリウム砒素（ＩｎＧａＡｓ）により形成されている。
【００２０】
保護膜２２は例えば酸化窒化シリコン（ＳｉＯＮ）などの絶縁体により形成されている。電極２４は例えば基板１０に近い方から金、ゲルマニウム、ニッケル、チタンおよび金を積層した膜（Ａｕ／Ｇｅ／Ｎｉ／Ｔｉ／Ａｕ）により形成されている。電極２６は例えば基板１０に近い方からチタン、白金および金を積層した膜（Ｔｉ／Ｐｔ／Ａｕ）により形成されている。
【００２１】
図２（ａ）から図４（ａ）は半導体基板の製造方法を例示する断面図である。図４（ｂ）から図５（ｃ）は半導体基板の製造方法を例示する斜視図である。
【００２２】
図２（ａ）に示す基板３０（第１基板）を準備する。基板３０は厚さ３５０μｍのＳｎ−ＩｎＰにより形成されている。基板３０のキャリア濃度は例えば１．０×１０１８ｃｍ−３以上、転位密度は例えば１０００個／ｃｍ２以下である。基板３０の上面に、例えば厚さ５０ｎｍのＡｌＩｎＡｓからなるエッチング停止層３２を形成する。有機金属気相成長法（Metal Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）により、エッチング停止層３２の上面にＱＣＬ層１１をエピタキシャル成長させる。ＱＣＬ層１１は基板３０と格子整合する半導体により形成する。エッチング停止層３２にバッファ層１２が接触する。表１にＱＣＬ層１１の成長条件を示す。
【表１】
2015135877.tif 000003
ＩｎＰは、トリメチルインジウムおよびホスフィンを原料とする。Ｓｉ（シリコン）の原料としてジシランを用いることができる。
【００２３】
図２（ｂ）に示すように、ＱＣＬ層１１の上面（コンタクト層２０の上面）に絶縁膜３４（第１絶縁膜）を形成する。図２（ｃ）に示すように、実装基板３６を準備する。実装基板３６の下面に絶縁膜３８（第２絶縁膜）を形成する。絶縁膜３４および３８の形成にはプラズマＣＶＤ（Chemical Vapor Deposition）装置を用いる。表２は絶縁膜３４および３８の成長条件を示す表である。
【表２】
2015135877.tif 000004
実装基板３６は例えば厚さ３５０μｍのシリコン（Ｓｉ）により形成されている。絶縁膜３４および３８はそれぞれ厚さ５００ｎｍの酸化シリコン（ＳｉＯ２）により形成されている。
【００２４】
図２（ｄ）に示すように、絶縁膜３４と絶縁膜３８とを接合する。ＱＣＬ層１１をＳｉの実装基板３６に直接に接合させることは困難である。ＳｉＯ２の絶縁膜３４および３８を接合することで、ＱＣＬ層１１が絶縁膜３４および３８を介して実装基板３６に接合される。表３は接合におけるプラズマ処理の条件を示す表である。表３の圧力とは気圧である。絶縁膜３４および３８には圧力を加えなくてよい。
【表３】
2015135877.tif 000005
プラズマ処理の後、ＲＴＡ装置などの熱処理装置を用いて３００℃、１時間の条件下でアニールを行う。絶縁膜３４および３８はＳｉＯ２以外の絶縁体により形成してもよい。絶縁膜３４および３８を同じ材料により形成することで、接合が容易になる。
【００２５】
図３（ａ）に示すように、例えば塩酸などのエッチャントを用いたエッチング処理により基板３０を除去する。エッチング処理の時間は例えば５分である。エッチング停止層３２は基板３０と比べエッチング選択比が異なるため、エッチングはエッチング停止層３２において停止する。図３（ｂ）に示すように、硫酸、過酸化水素水および水を５：１：１０で混合したエッチャントなどを用いたエッチング処理により、エッチング停止層３２を除去する。エッチング処理の時間は例えば３０秒である。エッチング処理により、ＱＣＬ層１１の下面が露出する。
【００２６】
図３（ｃ）に示すように、ＱＣＬ層１１の下面（基板３０が設けられていた面）に基板１０（第２基板）を接合する。表４は基板１０の接合のためのプラズマ処理条件を示す表である。プラズマ処理の後、ＲＴＡ装置などの熱処理装置を用いて３００℃、１時間の条件下でアニールを行う。
【表４】
2015135877.tif 000006
図４（ａ）に示すように、フッ酸を用いたエッチング処理により、実装基板３６、絶縁膜３４および３８を除去する。これによりＱＣＬ層１１の上面が露出する。
【００２７】
図４（ｂ）に示すように、コンタクト層２０の上面に例えば窒化シリコン（ＳｉＮ）などからなる絶縁膜４０を形成する。コンタクト層２０の上面のうち一部は絶縁膜４０から露出する。図４（ｃ）に示すように、露出したコンタクト層２０にエッチングを行い、ＱＣＬ層１１に開口部１３を形成する。
【００２８】
図５（ａ）に示すように、絶縁膜４０を除去し、保護膜２２を形成する。図５（ｂ）に示すように、メサストライプ１５のコンタクト層２０を覆う保護膜２２を除去し、コンタクト層２０を露出させる。図５（ｃ）に示すように、電極２４および２６を形成する。さらに図１に示した配線層２８を設ける。以上の工程により半導体基板１００が形成される。
【００２９】
図６は転位密度と閾値電流密度との関係を例示する模式図である。横軸は基板３０の転位密度、縦軸は閾値電流密度を表す。図６に示すように、転位密度が小さいほど閾値電流密度も低下する。基板３０の転位密度が小さくなることで、基板３０の上に成長するＱＣＬ層１１の転位密度も小さくなるため、閾値電流密度が低下する。
【００３０】
実施例１によれば、低転位の基板３０の上にＱＣＬ層１１を成長させるため、ＱＣＬ層１１の転位密度も１０００個／ｃｍ２以下まで小さくなる。従って閾値電流は小さくなる。ＱＣＬ層１１の成長後、基板３０を除去し、低キャリア濃度の基板１０を設ける。基板１０の自由キャリアによる光の吸収が生じにくいため、光の損失が低減される。閾値電流が小さくかつ低損失な半導体基板を得ることができる。ＱＣＬ層１１は基板３０と格子整合することが好ましい。格子整合により、ＱＣＬ層１１が低転位になるためである。
【００３１】
一般にＩｎＰではキャリア濃度が高いほど低転位であり、キャリア濃度が低いほど高転位である。基板３０を低転位とするため、基板３０のキャリア濃度は１．０×１０１８ｃｍ−３以上、または２．０×１０１８ｃｍ−３以上が好ましい。図６に示すように、閾値電流を１．５ｋＡ／ｃｍ２以下とするには、基板３０の転位密度は１０００個／ｃｍ−３以下が好ましい。
【００３２】
光の吸収を抑制するため、基板１０のキャリア濃度は２．０×１０１７ｃｍ−３以下、または１．０×１０１７ｃｍ−３以下が好ましい。基板１０のキャリア濃度を低くするため、基板１０の転位密度はＱＣＬ層１１の転位密度の５倍以上が好ましい。基板１０の転位密度はＱＣＬ層１１に比べ７倍以上または１０倍以上としてもよい。
【００３３】
ＱＣＬ層１１はＭＢＥ（Molecular Beam Epitaxy）法により成長させてもよい。ＱＣＬ層１１はＩｎを含む半導体からなるとしたが、基板１０と格子整合する他の半藤他により形成されてもよい。基板１０は例えばセラミック、サファイア、またはガラスエポキシ樹脂などの絶縁体でもよい。絶縁体のキャリア濃度は低いため、基板１０における光の吸収が発生しにくくなる。
【００３４】
基板１０はクラッド層としても機能する。基板１０、クラッド層１６および１８の屈折率は活性層１４の屈折率より低い。このような屈折率の違いにより光は活性層１４に閉じ込められる。
【００３５】
図７（ａ）は比較例に係る半導体基板１００Ｒを例示する断面図である。図７（ａ）に示すように、基板４２の上にＱＣＬ層１１が設けられている。ＱＣＬ層１１は活性層１４、クラッド層１８および４４、並びにコンタクト層２０を含む。クラッド層４４は基板４２と活性層１４との間に設けられている。基板４２は、不純物として硫黄（Ｓ）を含むｎ−ＩｎＰにより形成されている。基板４２のキャリア濃度は例えば２．０×１０１８ｃｍ−３である。クラッド層４４は例えば厚さ３μｍ以上、キャリア濃度が２．０×１０１７ｃｍ−３のＳｉ−ＩｎＰにより形成されている。
【００３６】
図７（ｂ）は光の損失のシミュレーション結果を示す図である。横軸はクラッド層の厚さ、縦軸は全導波損失を表す。破線は基板のキャリア濃度が１．５×１０１７ｃｍ−３の例、実線は基板のキャリア濃度が２．０×１０１８ｃｍ−３の例（比較例に対応）を表す。破線に示すように、基板のキャリア濃度が１．５×１０１７ｃｍ−３の例において全導波損失は１０ｃｍ−１より小さい。キャリア濃度が２．０×１０１８ｃｍ−３の例では全導波損失は大きくなる。光が基板４２のキャリアに吸収されるためである。クラッド層が厚くなるほど全導波損失は小さくなる。しかし、３μｍ以上のクラッド層を設けても、全導波損失は１０ｃｍ−１程度であり、キャリア濃度が１．５×１０１７ｃｍ−３の例より大きい。クラッド層を５μｍとすることで全導波損失は、キャリア濃度が１．５×１０１７ｃｍ−３の例と同程度になる。
【００３７】
すなわち比較例においてクラッド層４４の厚さを最低でも３μｍ以上とすることが好ましい。しかし、このような厚いクラッド層を設けると、材料費が高くなる。またクラッド層を設ける工程の成長装置の占有時間が長くなる。材料費および工数の増大により半導体基板のコストが高くなる。実施例１によれば、厚いクラッド層を設けなくてよいため、材料費及び工数を比較例に比べ低減することができ、半導体基板の低コスト化が可能である。
【００３８】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００３９】
１０、３０        基板
１１              ＱＣＬ層
１２              バッファ層
１４              活性層
１６、１８        クラッド層
２０              コンタクト層
２２、２４        電極
３２              エッチング停止層
３６、３８        絶縁膜
【図１】
2015135877.tif 000007
【図２】
2015135877.tif 000008
【図３】
2015135877.tif 000009
【図４】
2015135877.tif 000010
【図５】
2015135877.tif 000011
【図６】
2015135877.tif 000012
【図７】
2015135877.tif 000013