(57)【要約】【課題】差周波を持つ入力雑音を抑制可能な小型の電力増幅器が提供される。【解決手段】電力増幅器ＰＡ１は、入力端子ＩＮと、増幅トランジスタ１１と、バイアス回路２１と、フィルタ回路６１と、インピーダンス整合回路ＭＣ１と、を備えている。バイアス回路２１は、増幅トランジスタ１１の信号入力側にバイアスを供給することができる。フィルタ回路６１は、増幅トランジスタ１１の信号入力側のノイズを除去する。フィルタ回路６１は、整合抵抗３２、チップインダクタ５２およびチップキャパシタ４３を備えている。チップインダクタ５２およびチップキャパシタ４３はいずれも表面実装部品（ＳＭＤ）である。整合抵抗３２は、半導体基板１上に形成され、一端がＭＩＭキャパシタ４２とＭＩＭキャパシタ４１の間に接続し、他端がＭＩＭキャパシタ４２と増幅トランジスタ１１の信号入力側の間に接続している。【選択図】図１
2015056734.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と、
半導体基板に形成され、前記入力端子からの信号を増幅して出力端子に出力する増幅トランジスタと、
前記増幅トランジスタの信号入力側にバイアスを供給するバイアス回路と、
チップインダクタおよびチップキャパシタの少なくとも一方を含み、前記増幅トランジスタの信号入力側のノイズを除去するフィルタ回路と、
前記半導体基板に形成され前記入力端子と前記増幅トランジスタの信号入力側の間に設けられた整合抵抗を備えた、インピーダンス整合回路と、
を備えることを特徴とする電力増幅器。
【請求項２】
前記インピーダンス整合回路は、
前記半導体基板に形成され、一端が前記入力端子に接続する第１キャパシタと、
前記半導体基板に形成され、一端が前記第１キャパシタの他端に接続し、他端が前記増幅トランジスタの信号入力側に接続した第２キャパシタと、
を含み、
前記整合抵抗は、一端が前記第１キャパシタと前記第２キャパシタの間に接続し、他端が前記第２キャパシタと前記増幅トランジスタの信号入力側の間に接続することを特徴とする請求項１に記載の電力増幅器。
【請求項３】
前記整合抵抗は、
一端が前記第１キャパシタの他端に接続する第１抵抗と、
一端が前記第１抵抗の他端に接続し、他端が前記第２キャパシタの前記他端に接続する第２抵抗と、
を含み、
前記バイアス回路は、前記第１抵抗と前記第２抵抗との接続点に接続して前記接続点にバイアスを供給することを特徴とする請求項２に記載の電力増幅器。
【請求項４】
前記フィルタ回路は、チップインダクタとチップキャパシタが直列に接続し、一端が前記第１キャパシタと前記整合抵抗の間に接続し、他端がグランドに接続した直列ＬＣ共振回路であることを特徴とする請求項２または３に記載の電力増幅器。
【請求項５】
前記フィルタ回路は、
一端が前記入力端子と電気的に接続するチップキャパシタと、
一端が前記入力端子と前記チップキャパシタの間に接続し、他端がグランドに接続したチップインダクタと、
を含むＬＣ共振回路であり、
前記整合抵抗は、一端が前記チップキャパシタの他端に接続し、他端が前記増幅トランジスタの信号入力側に接続することを特徴とする請求項１に記載の電力増幅器。
【請求項６】
前記フィルタ回路は、
前記半導体基板に形成され、一端が前記バイアス回路と前記増幅トランジスタの信号入力側との間に接続した抵抗と、
一端が前記抵抗と接続し、他端がグランドに接続したチップキャパシタと、
を含むことを特徴とする請求項１に記載の電力増幅器。
【請求項７】
入力端子と、
半導体基板に形成され、前記入力端子からの信号を増幅して出力端子に出力する増幅トランジスタと、
前記増幅トランジスタの信号入力側にバイアスを供給するバイアス回路と、
前記半導体基板に形成されたインダクタおよびキャパシタからなり、前記入力端子と前記増幅トランジスタの信号入力側の間に設けられたインピーダンス整合回路と、
前記半導体基板に形成した抵抗とチップキャパシタとが直列に接続し、一端が前記バイアス回路と前記増幅トランジスタの信号入力側との間に接続し、他端がグランドに接続したフィルタ回路と、
を備えることを特徴とする電力増幅器。
【請求項８】
前記増幅トランジスタで複数の帯域の入力信号を増幅するマルチバンド電力増幅器であることを特徴とする請求項１乃至７のいずれか１項に記載の電力増幅器。
【請求項９】
前記増幅トランジスタ、前記バイアス回路、および前記インピーダンス整合回路が前記半導体基板に集積化され、
前記半導体基板と、前記フィルタ回路を構成するチップインダクタおよびチップキャパシタの少なくとも一方と、が表面に実装される回路基板と、
前記半導体基板と、前記チップインダクタおよび前記チップキャパシタの少なくとも一方と、を封止するように、前記回路基板の表面に設けられたパッケージ樹脂と、
を備えることを特徴とする請求項１乃至８のいずれか１項に記載の電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅器に関する。
【背景技術】
【０００２】
送受信機に用いられる電力増幅器では、受信帯域へと漏れ出す電力が増大すると受信帯雑音を劣化させるという問題がある。このため、受信帯域へと漏れ出す電力量が規格により定められている。
【０００３】
受信帯雑音特性を劣化させる要因の一つとして、差周波雑音がある。差周波雑音とは、送信周波数信号と受信周波数の差分の周波数の雑音である。差周波雑音が送信周波数信号にミキシングされてしまうことで雑音電力が増幅され、受信帯雑音特性が劣化する。このような差周波雑音への対策として、従来、例えば、特開２００８−２８６３５号公報に開示されているように、差周波のインピーダンスを低下させる機能を備えた電力増幅器が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２８６３５号公報
【特許文献２】特開平１０−２０９７６９号公報
【特許文献３】特開平９−８３２６８号公報
【特許文献４】特開２００７−１７４４４２号公報
【特許文献５】特開２００５−１４３０７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
受信帯域や送信帯域の周波数帯は通信規格で定められた複数のバンドが存在しており、具体的には数百ＭＨｚ〜千数百ＭＨｚ程度である。これに対し、差周波は受信帯周波数と送信帯周波数の差分であり、その周波数は数十ＭＨｚ程度であることが多い。
【０００６】
上記従来の技術のように、差周波雑音を除去するためのフィルタ回路を、電力増幅器に組み合わせるという技術が用いられている。このフィルタ回路に共振回路を用いる場合には、インダクタとキャパシタで決まる共振周波数の値が、差周波に合わせて数十ＭＨｚ程度に定められる。この共振周波数は、受信帯周波数と比べて一桁程度低い値である。
【０００７】
共振周波数を差周波付近の値に設定するためには、キャパシタンス値およびインダクタンス値をある程度大きな値とする必要がある。そのようなある程度大きなキャパシタンス値およびインダクタンス値は、半導体基板の上にＭＩＭキャパシタやスパイラルインダクタで実現できる値よりも著しく大きい値であり、現実的には表面実装部品を用いなければならない。表面実装部品が必須構成となることで電力増幅器が大型化するという問題があり、電力増幅器の小型化が求められていた。
【０００８】
本発明は、上述のような課題を解決するためになされたもので、差周波を持つ入力雑音を抑制可能な小型の電力増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
第１の発明にかかる電力増幅器は、
入力端子と、
半導体基板に形成され、前記入力端子からの信号を増幅して出力端子に出力する増幅トランジスタと、
前記増幅トランジスタの信号入力側にバイアスを供給するバイアス回路と、
チップインダクタおよびチップキャパシタの少なくとも一方を含み、前記増幅トランジスタの信号入力側のノイズを除去するフィルタ回路と、
前記半導体基板に形成され前記入力端子と前記増幅トランジスタの信号入力側の間に設けられた整合抵抗を備えた、インピーダンス整合回路と、
を備えることを特徴とする。
【００１０】
第２の発明にかかる電力増幅器は、
入力端子と、
半導体基板に形成され、前記入力端子からの信号を増幅して出力端子に出力する増幅トランジスタと、
前記増幅トランジスタの信号入力側にバイアスを供給するバイアス回路と、
前記半導体基板に形成されたインダクタおよびキャパシタからなり、前記入力端子と前記増幅トランジスタの信号入力側の間に設けられたインピーダンス整合回路と、
前記半導体基板に形成した抵抗とチップキャパシタとが直列に接続し、一端が前記バイアス回路と前記増幅トランジスタの信号入力側との間に接続し、他端がグランドに接続したフィルタ回路と、
を備えることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、差周波を持つ入力雑音を抑制可能な小型の電力増幅器が提供される。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１にかかる電力増幅器を示す図である。
【図２】本発明の実施の形態１の変形例にかかる電力増幅器を示す図である。
【図３】本発明の実施の形態２にかかる電力増幅器を示す図である。
【図４】本発明の実施の形態３にかかる電力増幅器を示す図である。
【図５】本発明の実施の形態４にかかる電力増幅器を示す図である。
【発明を実施するための形態】
【００１３】
実施の形態１．
図１は、本発明の実施の形態１にかかる電力増幅器ＰＡ１を示す図である。電力増幅器ＰＡ１は、入力端子ＩＮと、増幅トランジスタ１１と、バイアス回路２１と、フィルタ回路６１と、インピーダンス整合回路ＭＣ１と、を備えている。電力増幅器ＰＡ１は、増幅トランジスタ１１で複数の帯域の入力信号を増幅するマルチバンド電力増幅器であり、携帯電話等の無線通信用に用いられる。
【００１４】
電力増幅器ＰＡ１は、増幅トランジスタ１１、バイアス回路２１、およびインピーダンス整合回路ＭＣ１が半導体基板１上に集積されたものである。図１では、半導体基板１上に形成される回路要素は、半導体基板１を示す実線で囲まれた領域内に図示している。
【００１５】
後述するフィルタ回路６１等では表面実装部品（Surface Mount Device）が用いられる。この表面実装部品は半導体基板１とともに、半導体パッケージＰ１の内部に収納される。
【００１６】
半導体パッケージＰ１は、図示しない多層回路基板を備えている。この多層回路基板上に半導体基板１がダイボンドおよびワイヤボンドされ、さらにこの多層回路基板上に表面実装部品が半田で実装される。半導体パッケージＰ１は、半導体基板１、表面実装部品、および多層回路基板が樹脂封止されたものである。この種の半導体パッケージは既に公知であり、新規な事項ではないので、これ以上の説明は省略する。
【００１７】
増幅トランジスタ１１は、半導体基板１に形成され、入力端子ＩＮからの信号を増幅して出力端子ＯＵＴに出力する。増幅トランジスタ１１は、バイポーラトランジスタ（Bipolar Transistor）を用いることができる。バイポーラトランジスタは、ＨＢＴ（Heterojunction Bipolar Transistor）であってもよい。なお、増幅トランジスタ１１はＦＥＴ（Field Effect Transistor）であってもよい。
【００１８】
バイアス回路２１は、抵抗３１の一端に接続している。抵抗３１の他端は、増幅トランジスタ１１の信号入力側と、整合抵抗３２との間に接続している。バイアス回路２１は、増幅トランジスタ１１の信号入力側にバイアスを供給することができる。
【００１９】
なお、図１では、増幅トランジスタ１１が一段だけ図示されている。しかし、本発明はこれに限られるものではない。増幅トランジスタ１１にさらに１つ以上の増幅トランジスタを多段接続し、２段以上の増幅トランジスタを接続した電力増幅器としてもよい。
【００２０】
フィルタ回路６１は、増幅トランジスタ１１の信号入力側のノイズを除去する。フィルタ回路６１は、チップインダクタ５２およびチップキャパシタ４３を備えている。チップインダクタ５２およびチップキャパシタ４３はいずれも表面実装部品（ＳＭＤ）である。表面実装部品としては、具体的にはチップ抵抗、チップインダクタ、チップキャパシタが普及している。
【００２１】
送受信機に用いられる電力増幅器では、受信帯域へと漏れ出す電力が増大すると受信帯雑音を劣化させるという問題がある。受信帯域へと漏れ出す電力量が規格により定まっている。
【００２２】
受信帯雑音特性を劣化させる要因の一つとして、差周波雑音が送信周波数信号にミキシングされてしまい、雑音電力が増幅されることが挙げられる。差周波雑音とは、送信周波数信号と受信周波数の差分の周波数の信号である。
【００２３】
フィルタ回路６１のチップインダクタ５２のインダクタンス値Ｌおよびチップキャパシタ４３のキャパシタンス値Ｃから定まる共振周波数は、この差周波の周波数近傍に設定されている。これによりフィルタ回路６１を介して差周波雑音を選択的にグランドに短絡させることができる。その結果、増幅トランジスタ１１の入力側に対して、差周波雑音が入力されることを抑制することができる。
【００２４】
インピーダンス整合回路ＭＣ１は、整合抵抗３２を備えている。整合抵抗３２は、半導体基板１に形成され入力端子ＩＮと増幅トランジスタ１１の信号入力側の間に設けられている。
【００２５】
インピーダンス整合回路ＭＣ１は、整合抵抗３２、ＭＩＭキャパシタ４１、およびＭＩＭキャパシタ４２を備えている。ＭＩＭキャパシタ４１およびＭＩＭキャパシタ４２は、半導体基板１に形成されたＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）キャパシタである。ＭＩＭキャパシタ４２は、一端が入力端子ＩＮに接続する。ＭＩＭキャパシタ４１は、一端がＭＩＭキャパシタ４２の他端に接続し、他端が増幅トランジスタ１１の信号入力側に接続している。
【００２６】
整合抵抗３２は、一端がＭＩＭキャパシタ４２とＭＩＭキャパシタ４１の間に接続し、他端がＭＩＭキャパシタ４２と増幅トランジスタ１１の信号入力側の間に接続している。整合抵抗３２は、半導体基板１に形成された配線パターンの途中に高抵抗率の部分を設けたものである。
【００２７】
インダクタ５１は、いわゆるフィードラインである。インダクタ５１は、半導体基板１上に形成したスパイラルインダクタである。
【００２８】
半導体基板１に形成する抵抗は、半導体基板１上に形成した配線パターンの途中に高抵抗率の部分を設ければ済むので、必要面積が非常に小さくて済む。これに対し、ＭＩＭキャパシタは半導体基板上にある程度の広がりを有する電極が必要であり、スパイラルインダクタも金属パターンを半導体基板上にスパイラル形状に設ける必要がある。このため、ＭＩＭキャパシタおよびスパイラルインダクタは、半導体基板上での必要面積が比較的大きい。抵抗は、同じ半導体基板１上に形成する素子であるＭＩＭキャパシタやスパイラルインダクタと比べても、その形成面積が小さくて済む。
【００２９】
そこで、本実施形態では、整合抵抗３２を半導体基板１に形成し、これを用いてインピーダンス整合を行っており、典型的なＴ型ＣＬＣ整合回路は用いていない。このため、実施の形態１にかかる電力増幅器ＰＡ１では、Ｔ型ＣＬＣ整合回路を用いる電力増幅器と比べて、少なくともスパイラルインダクタを抵抗に変更した分の小面積化が達成されている。
【００３０】
以上説明したように、本実施の形態によれば、インピーダンス整合回路ＭＣ１に整合抵抗３２を設けることで、より小面積の素子を用いて電力増幅器ＰＡ１の入力整合を行うことができる。インピーダンス整合回路ＭＣ１の小型化を行うことで、差周波を持つ入力雑音を抑制可能な小型の電力増幅器ＰＡ１が提供される。
【００３１】
また、電力増幅器ＰＡ１はマルチバンド電力増幅器なので、広帯域の信号を増幅する。入力整合回路を抵抗整合とすると広帯域化が可能なので、整合抵抗３２を備えたインピーダンス整合回路ＭＣ１はマルチバンド化された電力増幅器ＰＡ１に適している。
【００３２】
図２は、本発明の実施の形態１の変形例にかかる電力増幅器ＰＡ１１を示す図である。フィルタ回路６１をフィルタ回路６３に置換した点を除き、電力増幅器ＰＡ１１は実施の形態１の電力増幅器ＰＡ１と同様である。
【００３３】
電力増幅器ＰＡ１１は、半導体基板２を備えている。半導体基板２上には、フィルタ回路６３の一部である抵抗３４が設けられている。フィルタ回路６３は、抵抗３４と、チップキャパシタ４３を備えている。抵抗３４は、半導体基板１に形成され、一端がバイアス回路２１と増幅トランジスタ１１の信号入力側との間に接続している。
【００３４】
チップキャパシタ４３は、表面実装部品であり、抵抗３４と接続している。抵抗３４は、半導体基板１に形成された配線パターンの途中に高抵抗率の部分を設けたものである。チップキャパシタ４３は、チップキャパシタである。
【００３５】
フィルタ回路６３は、半導体基板１に形成した抵抗３４と表面実装部品であるチップキャパシタ４３とが直列に接続したＲＣ回路である。このＲＣ回路の一端がバイアス回路２１と増幅トランジスタ１１の信号入力側との間に接続し、このＲＣ回路の他端がグランドに接続している。
【００３６】
フィルタ回路６３によれば、フィルタ回路６１のチップインダクタを、半導体基板２上に形成する高抵抗パターンである抵抗３４に置換することができる。これにより、表面実装部品を高抵抗パターンに置換でき、電力増幅器ＰＡ１１の小型化を達成できる。
【００３７】
実施の形態２．
図３は、本発明の実施の形態２にかかる電力増幅器ＰＡ２を示す図である。整合抵抗３２を整合抵抗３３ａ、３３ｂに置換した点、抵抗３１を備えない点、およびバイアス回路２１が整合抵抗３３ａ、３３ｂの中間点に接続している点を除き、電力増幅器ＰＡ２は実施の形態１にかかる電力増幅器ＰＡ１と同様である。
【００３８】
電力増幅器ＰＡ２は、半導体基板１０１を備えている。半導体基板１０１上には、インピーダンス整合回路ＭＣ２が備えられている。インピーダンス整合回路ＭＣ２は、整合抵抗３３ａ、３３ｂの直列回路を備えている。整合抵抗３３ａは、一端がＭＩＭキャパシタ４２の他端に接続する。整合抵抗３３ｂは、一端が整合抵抗３３ａの他端に接続し、他端がＭＩＭキャパシタ４１の他端に接続する。整合抵抗３３ａ、３３ｂの直列回路に対して、ＭＩＭキャパシタ４１が並列に接続している。実施の形態１にかかる電力増幅器ＰＡ１と同等の性能を実現するための抵抗３３の抵抗値は、整合抵抗３２の抵抗値から抵抗３１の抵抗値を減じた値である。
【００３９】
バイアス回路２１は、整合抵抗３３ａと整合抵抗３３ｂの接続点に接続している。バイアス回路２１は、整合抵抗３３ｂを介して、増幅トランジスタ１１の信号入力側にバイアスを供給している。実施の形態１と比較すると、バイアス回路２１が抵抗３１を介して増幅トランジスタ１１の信号入力側にバイアスを供給していたのと同様の回路が実現されている。整合抵抗３３ａ、３３ｂは、実施の形態１の整合抵抗３２と同様に、抵抗整合を実現している。
【００４０】
このように、整合抵抗３３ｂは、インピーダンス整合とともに、バイアス回路２１と増幅トランジスタ１１との間に挿入される直列抵抗の役割も担っている。整合抵抗３３ｂを兼用することで、実施の形態１では抵抗３１と整合抵抗３２を別々に設けていたのと比べて、抵抗に必要な面積を削減しつつ同等の機能を得ることができる。
【００４１】
実施の形態３．
図４は、本発明の実施の形態３にかかる電力増幅器ＰＡ３を示す図である。インピーダンス整合回路ＭＣ１をインピーダンス整合回路ＭＣ３に置換した点およびフィルタ回路６１をフィルタ回路６２に置換した点を除き、電力増幅器ＰＡ３は実施の形態１にかかる電力増幅器ＰＡ１と同様である。
【００４２】
フィルタ回路６２は、チップインダクタであるチップインダクタ５２とチップキャパシタであるチップキャパシタ４３を備えている。チップインダクタ５２およびチップキャパシタ４３は、表面実装部品である。この点はフィルタ回路６１と同じであるが、それらの素子の接続形態が異なっている。
【００４３】
すなわち、電力増幅器ＰＡ３では、ＭＩＭキャパシタ４２と整合抵抗３２の間に、チップキャパシタ４３が直列に挿入されている。そして、ＭＩＭキャパシタ４２とチップキャパシタ４３の接続点に、チップインダクタ５２の一端が接続している。チップインダクタ５２の他端はグランドに接続している。
【００４４】
インピーダンス整合回路ＭＣ３は、整合抵抗３２からなる。整合抵抗３２は、一端がフィルタ用キャパシタの他端に接続し、他端が増幅トランジスタ１１の信号入力側に接続する。整合抵抗３２のみで入力整合とを取ることで、実施の形態１、２と比較して入力整合のための素子数を減らすことができる。
【００４５】
実施の形態４．
図５は、本発明の実施の形態４にかかる電力増幅器ＰＡ４を示す図である。インピーダンス整合回路ＭＣ１をインピーダンス整合回路ＭＣ４に置換した点を除き、電力増幅器ＰＡ４は実施の形態１の変形例にかかる電力増幅器ＰＡ１１と同様である。
【００４６】
インピーダンス整合回路ＭＣ４は、半導体基板３０１に形成されたチップインダクタ５２およびＭＩＭキャパシタ４１、４２からなるＴ型ＣＬＣ整合回路である。このＴ型ＣＬＣ整合回路が、入力端子ＩＮと増幅トランジスタ１１の信号入力側の間に設けられている。
【００４７】
実施の形態４にかかる電力増幅器ＰＡ４も、実施の形態１の変形例にかかる電力増幅器ＰＡ１１と同様に、フィルタ回路６３を備えている。フィルタ回路６３によれば、半導体基板２上に形成する高抵抗パターンによりＲＣフィルタ回路を形成できる。これにより、電力増幅器の小型化を達成できる。
【符号の説明】
【００４８】
１，２、１０１、２０１、３０１  半導体基板、１１  増幅トランジスタ、２１  バイアス回路、３２  整合抵抗、４１、４２  ＭＩＭキャパシタ、４３  チップキャパシタ、５２  チップインダクタ、６１、６２、６３  フィルタ回路、ＭＣ１、ＭＣ２、ＭＣ３、ＭＣ４  インピーダンス整合回路、ＰＡ１、ＰＡ１１、ＰＡ２、ＰＡ３、ＰＡ４  電力増幅器
【図１】
2015056734.tif 000003
【図２】
2015056734.tif 000004
【図３】
2015056734.tif 000005
【図４】
2015056734.tif 000006
【図５】
2015056734.tif 000007