(57)【要約】【課題】より良好な位相差検出精度を得る。【解決手段】固体撮像素子は、光を光電変換して電荷を発生する光電変換部と、前記光電変換部で発生した電荷に応じたレベルの画素信号を読み出すトランジスタとを有する複数の画素を備える。そして、複数の画素のうち少なくとも一部の画素である位相差画素は、光電変換部が複数に分割して形成され、分割された複数の光電変換部どうしを分離する領域に、絶縁された遮光膜が埋め込まれて構成される。本技術は、例えば、CMOSイメージセンサに適用できる。【選択図】図２
2015012127.tif 000002
【特許請求の範囲】
【請求項１】
光を光電変換して電荷を発生する光電変換部と、
前記光電変換部で発生した電荷に応じたレベルの画素信号を読み出すトランジスタと
を有する複数の画素を備え、
前記複数の画素のうち少なくとも一部の画素である位相差画素は、
前記光電変換部が複数に分割して形成され、
分割された複数の前記光電変換部どうしを分離する領域に、絶縁された遮光膜が埋め込まれて構成される
固体撮像素子。
【請求項２】
前記位相差画素は、前記位相差画素と隣接する他の画素とを分離する領域に、前記遮光膜がさらに埋め込まれて構成される
請求項１に記載の固体撮像素子。
【請求項３】
前記光電変換部が形成されるセンサ層に積層されるカラーフィルタ層で、前記位相差画素に対応して白色のフィルタが配置される
請求項１に記載の固体撮像素子。
【請求項４】
前記位相差画素は、前記光電変換部が２つに分割される
請求項１に記載の固体撮像素子。
【請求項５】
前記位相差画素は、前記光電変換部が４つに分割される
請求項１に記載の固体撮像素子。
【請求項６】
４つに分割された前記光電変換部のうちの、斜め方向に配置される一対の前記光電変換部で発生した電荷に応じた画素信号に基づいて位相差検出が行われる
請求項５に記載の固体撮像素子。
【請求項７】
４つに分割された前記光電変換部のうちの、上下方向または左右方向に配置される一対の前記光電変換部で発生した電荷に応じた画素信号に基づいて位相差検出が行われる
請求項５に記載の固体撮像素子。
【請求項８】
前記光電変換部から転送される電荷を一時的に蓄積して、その電荷を電圧に変換する電荷検出部をさらに備え、
分割された複数の前記光電変換部から電荷を同時に前記電荷検出部に転送し、それらの電荷が前記電荷検出部において加算される
請求項１に記載の固体撮像素子。
【請求項９】
前記電荷検出部において電荷を電圧に変換する変換効率を切り替える切り替えトランジスタをさらに備える
請求項８に記載の固体撮像素子。
【請求項１０】
前記位相差画素の配置位置に応じて前記光電変換部を複数に分割する位置が補正される
請求項１に記載の固体撮像素子。
【請求項１１】
前記画素がアレイ状に配置される画素アレイ部の全体に前記位相差画素が配置される
請求項１に記載の固体撮像素子。
【請求項１２】
光を光電変換して電荷を発生する光電変換部と、
前記光電変換部で発生した電荷に応じたレベルの画素信号を読み出すトランジスタと
を有する複数の画素を有し、
前記複数の画素のうち少なくとも一部の画素である位相差画素は、
前記光電変換部が複数に分割して形成され、
分割された複数の前記光電変換部どうしを分離する領域に、絶縁された遮光膜が埋め込まれて構成される
固体撮像素子を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像素子および電子機器に関し、特に、より良好な位相差検出精度を得ることができるようにした固体撮像素子および電子機器に関する。
【背景技術】
【０００２】
従来、デジタルスチルカメラやデジタルビデオカメラなどの撮像機能を備えた電子機器においては、例えば、CCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像素子が使用されている。固体撮像素子は、光電変換を行うＰＤ（photodiode：フォトダイオード）と複数のトランジスタとが組み合わされた画素を有しており、平面的に配置された複数の画素から出力される画素信号に基づいて画像が構築される。
【０００３】
例えば、固体撮像素子では、ＰＤに蓄積された電荷が、ＰＤと増幅トランジスタのゲート電極との接続部に設けられる所定の容量を有するＦＤ（Floating Diffusion：フローティングディフュージョン）部に転送される。そして、ＦＤ部に保持されている電荷のレベルに応じた信号が画素から読み出され、コンパレータを有するＡＤ（Analog Digital）変換回路によってＡＤ変換されて出力される。
【０００４】
また、近年、CMOSイメージセンサの撮像画素の一部を使用して位相を検出し、ＡＦ（Autofocus：オートフォーカス）速度を向上させる技術、いわゆる像面位相差ＡＦが普及している。像面位相差ＡＦには、片側遮光方式およびＰＤ分割方式がある。
【０００５】
例えば、特許文献１には、片側遮光方式の像面位相差ＡＦを採用した固体撮像素子が開示されており、画素の遮光膜の一部がマイクロレンズの光学中心に対して偏りを持つように、ＰＤ上の約半分を遮光膜で覆うことにより、測距が可能とされる。
【０００６】
また、特許文献２には、ＰＤ分割方式の像面位相差ＡＦを採用した固体撮像素子が開示されており、１つの画素においてＰＤを２つに分割し、分割されたそれぞれのＰＤで位相情報を得ることにより、測距が可能とされる。
【０００７】
例えば、片側遮光方式は、既存の配線層やオプティカルブラック領域で使用している遮光膜などを使用し、画素の片側分を遮光することができるので、構造の達成が容易であることが知られている。その一方、位相を検出するために、ペアとなる開口方向が異なる２つの撮像画素が必要であり、その部分から画素値を得ることができないため、周囲の画素から画素値を補完する必要がある。
【０００８】
これに対し、ＰＤ分割方式は、１つのＰＤを２つに分割するので、撮像画素を１つ使用するだけでよく、画素値の補完を比較的容易に達成することができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−２５０９３１号公報
【特許文献２】特開２０００−２９２６８５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、ＰＤ分割方式では、分割された位相差検出用のＰＤが非常に近接しているため、マイクロレンズから入射した光のうち、入射角度の大きな光がＰＤに入射した際に、隣接するＰＤに漏れ込み、位相検出精度が悪化することがあった。
【００１１】
本開示は、このような状況に鑑みてなされたものであり、ＰＤ分割方式において、より良好な位相差検出精度を得ることができるようにするものである。
【課題を解決するための手段】
【００１２】
本開示の一側面の固体撮像素子は、光を光電変換して電荷を発生する光電変換部と、前記光電変換部で発生した電荷に応じたレベルの画素信号を読み出すトランジスタとを有する複数の画素を備え、前記複数の画素のうち少なくとも一部の画素である位相差画素は、前記光電変換部が複数に分割して形成され、分割された複数の前記光電変換部どうしを分離する領域に、絶縁された遮光膜が埋め込まれて構成される。
【００１３】
本開示の一側面の電子機器は、光を光電変換して電荷を発生する光電変換部と、前記光電変換部で発生した電荷に応じたレベルの画素信号を読み出すトランジスタとを有する複数の画素を有し、前記複数の画素のうち少なくとも一部の画素である位相差画素は、前記光電変換部が複数に分割して形成され、分割された複数の前記光電変換部どうしを分離する領域に、絶縁された遮光膜が埋め込まれて構成される固体撮像素子を備える。
【００１４】
本開示の一側面においては、複数の画素のうち少なくとも一部の画素である位相差画素は、光電変換部が複数に分割して形成され、分割された複数の光電変換部どうしを分離する領域に、絶縁された遮光膜が埋め込まれて構成される。
【発明の効果】
【００１５】
本開示の一側面によれば、より良好な位相差検出精度を得ることができる。
【図面の簡単な説明】
【００１６】
【図１】本技術を適用した固体撮像素子の一実施の形態の構成例を示すブロック図である。
【図２】固体撮像素子の第１の構成例を示す図である。
【図３】固体撮像素子の第２の構成例を示す図である。
【図４】固体撮像素子の第３の構成例を示す図である。
【図５】位相差画素からの画素信号の読み出しについて説明する図である。
【図６】斜め方向の位相差の検出について説明する図である。
【図７】上下方向および左右方向の位相差の検出について説明する図である。
【図８】１つの、および、全てのＰＤからの画素信号の読み出しについて説明する図である。
【図９】位相差画素の変形例を示す図である。
【図１０】位相差画素が部分的に配置された画素アレイ部の一部を示す図である。
【図１１】位相差画素が全体的に配置された画素アレイ部の一部を示す図である。
【図１２】固体撮像素子の第４の構成例を示す図である。
【図１３】位相差画素の変形例を示す図である。
【図１４】電子機器に搭載される撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１７】
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【００１８】
図１は、本技術を適用した固体撮像素子の一実施の形態の構成例を示すブロック図である。
【００１９】
図１に示すように、固体撮像素子１１はCMOS型固体撮像素子であり、画素アレイ部１２、垂直駆動部１３、カラム処理部１４、水平駆動部１５、出力部１６、駆動制御部１７を備えて構成される。
【００２０】
画素アレイ部１２は、アレイ状に配置された複数の画素２１を有しており、画素２１の行数に応じた複数の水平信号線２２を介して垂直駆動部１３に接続され、画素２１の列数に応じた複数の垂直信号線２３を介してカラム処理部１４に接続されている。即ち、画素アレイ部１２が有する複数の画素２１は、水平信号線２２および垂直信号線２３が交差する点にそれぞれ配置されている。
【００２１】
垂直駆動部１３は、画素アレイ部１２が有する複数の画素２１の行ごとに、それぞれの画素２１を駆動（転送や、選択、リセットなど）するための駆動信号を、水平信号線２２を介して順次供給する。
【００２２】
カラム処理部１４は、垂直信号線２３を介して、それぞれの画素１２から出力される画素信号に対してCDS(Correlated Double Sampling：相関２重サンプリング)処理を施すことで画素信号の信号レベルを抽出し、画素２１の受光量に応じた画素データを取得する。
【００２３】
水平駆動部１５は、画素アレイ部１２が有する複数の画素２１の列ごとに、それぞれの画素２１から取得された画素データをカラム処理部１４から出力させるための駆動信号を、カラム処理部１４に順次供給する。
【００２４】
出力部１６には、水平駆動部１５の駆動信号に従ったタイミングでカラム処理部１４から画素データが供給され、出力部１６は、例えば、その画素データを増幅して、後段の画像処理回路に出力する。
【００２５】
駆動制御部１７は、固体撮像素子１１の内部の各ブロックの駆動を制御する。例えば、駆動制御部１７は、各ブロックの駆動周期に従ったクロック信号を生成して、それぞれのブロックに供給する。
【００２６】
図２は、固体撮像素子１１の第１の構成例を示す図である。図２Ａには、第１の構成例である固体撮像素子１１の断面的な構成例が示されており、図２Ｂには、固体撮像素子１１の平面的な構成例が示されている。
【００２７】
図２に示すように、固体撮像素子１１は、配線層３１、センサ層３２、カラーフィルタ層３３、およびオンチップレンズ層３４が積層されて構成される。図２には、画素アレイ部１２に配置される複数の画素２１のうち、位相差検出に使用される画素信号を出力することが可能な画素２１ａと、画像を構成する画素信号のみを出力する通常の画素２１ｂとが示されている。以下、適宜、画素２１ａを位相差画素２１ａと称するとともに、画素２１ｂを撮像画素２１ｂと称し、それらを区別する必要がない場合には、単に画素２１と称する。
【００２８】
配線層３１は、複数層の配線４１が層間絶縁膜４２の間に形成されて構成されており、図２の構成例では、３層の配線４１−１乃至４１−３が形成されている。
【００２９】
センサ層３２は、ＰＤ５１が形成される半導体基板５２に、固定電荷膜５３および絶縁膜５４が積層されて構成される。
【００３０】
ＰＤ５１は、ＰＮ接合により構成され、受光した光を光電変換することで電荷を発生して蓄積する。半導体基板５２は、Ｐ型の不純物が注入されたシリコン基板（Ｐウェル）である。固定電荷膜５３は、例えば、負の固定電荷を保持する膜であり、半導体基板５２の境界面における暗電流の発生を抑制する。なお、固定電荷膜５３に替えて絶縁膜を使用してもよい。絶縁膜５４は、絶縁性を有する膜であり、半導体基板５２の表面を絶縁する。
【００３１】
また、センサ層３２において、撮像画素２１ｂでは１つのＰＤ５１ｂが形成されているのに対し、位相差画素２１ａでは２つのＰＤ５１ａ１および５１ａ２が形成されている。そして、センサ層３２では、位相差画素２１ａのＰＤ５１ａ１および５１ａ２の間に、半導体基板５２と絶縁された掘り込み遮光膜５５が形成され、掘り込み遮光膜５５と固定電荷膜５３との間に、バリアメタル５６が形成されている。つまり、図２Ｂに示すように、位相差画素２１ａでは、ＰＤ５１ａ１および５１ａ２が分割して形成され、掘り込み遮光膜５５が、ＰＤ５１ａ１および５１ａ２どうしを分離する領域に、平面的に見て「Ｉ」形状に形成されている。
【００３２】
掘り込み遮光膜５５は、半導体基板５２を掘り込んで形成されるトレンチ内に形成される。例えば、ＰＤ５１ａ１および５１ａ２の間の半導体基板５２にトレンチを形成し、トレンチの内面に固定電荷膜５３およびバリアメタル５６を成膜する。その後、そのトレンチに、例えば、遮光性を有する金属を埋め込むことにより掘り込み遮光膜５５が形成される。
【００３３】
バリアメタル５６は、掘り込み遮光膜５５を構成する金属材料の拡散防止または相互反応防止をするために形成される金属の膜である。
【００３４】
カラーフィルタ層３３は、所定の色のフィルタ６１が所定の配列で、例えば、赤色、緑色、および青色のフィルタ６１が、いわゆるベイヤー配列で配置されて構成される。図２には、位相差画素２１ａが受光する色のフィルタ６１ａと、撮像画素２１ｂが受光する色のフィルタ６１ｂとが示されている。
【００３５】
オンチップレンズ層３４は、固体撮像素子１１に入射する光を画素２１ごとに集光するマイクロレンズ６２が形成されて構成される。図２には、位相差画素２１ａのＰＤ５１ａ１および５１ａ２に光を集光するマイクロレンズ６２ａと、撮像画素２１ｂのＰＤ５１ｂに光を集光するマイクロレンズ６２ｂとが示されている。
【００３６】
このように、固体撮像素子１１は、位相差画素２１ａのＰＤ５１ａ１および５１ａ２が掘り込み遮光膜５５により分離されて構成される。これにより、固体撮像素子１１では、位相差画素２１ａのＰＤ５１ａ１および５１ａ２の一方に対して斜め方向に入射する光が、他方に混入すること（以下、光学的なクロストークと称する）を、掘り込み遮光膜５５によって防止することができる。つまり、図２において破線の矢印で示されるように、例えば、ＰＤ５１ａ１に対して斜め方向に入射する光が、掘り込み遮光膜５５によって反射され、ＰＤ５１ａ２に混入することが防止される。
【００３７】
また、固体撮像素子１１では、位相差画素２１ａのＰＤ５１ａ１および５１ａ２の一方で発生した電荷が、他方に混入すること（以下、電気的なクロストークと称する）を、掘り込み遮光膜５５によって防止することができる。
【００３８】
このように、固体撮像素子１１では、位相差画素２１ａのＰＤ５１ａ１および５１ａ２における電気的および光学的なクロストークを防止することができ、位相差特性（位相差を検出する精度の特性）が悪化することを回避することができる。
【００３９】
例えば、従来の固体撮像素子では、Ｐ型の不純物濃度の濃い領域を形成することにより、ＰＤを分割する素子分離が行われていたため、分割したＰＤどうしの光学的および電気的な分離が弱く、位相差特性が悪化していた。また、分割したＰＤどうしの光学的および電気的な分離を改善するために、例えば、Ｐ型の不純物濃度の濃い領域を幅広に形成すると、ＰＤの面積が縮小されることになる。そのため、レベルの高い位相差信号を得ることが困難となり、相対的に、ノイズの影響が大きくなることによって、位相差特性が悪化することになる。
【００４０】
これに対し、固体撮像素子１１では、従来の固体撮像素子よりも、掘り込み遮光膜５５によって、ＰＤ５１ａ１および５１ａ２の間の電気的および光学的な分離を強くすることができるため、位相差特性が悪化することを回避することができる。これにより、固体撮像素子１１は、より良好な位相差特性を得ることができる。
【００４１】
また、固体撮像素子１１では、位相差画素２１ａのＰＤ５１ａ１および５１ａ２から出力される画素信号を加算することで、その画素信号を画像の構築に使用することができる。これにより、上述したような片側遮光方式のように位相差画素の画素値を周囲の画素から補完する場合よりも、画質の劣化を回避することができ、より高画質の画像を得ることができる。
【００４２】
図３は、固体撮像素子１１の第２の構成例を示す図である。図３Ａには、第２の構成例である固体撮像素子１１−１の断面的な構成例が示されており、図３Ｂには、固体撮像素子１１−１の平面的な構成例が示されている。
【００４３】
図３Ｂに示すように、固体撮像素子１１−１は、位相差画素２１ａ−１において、４つのＰＤ５１ａ１−１乃至５１ａ４−１が形成され、掘り込み遮光膜５５−１が、ＰＤ５１ａ１−１乃至５１ａ４−１どうしを分離する領域に形成されている点で、図２の固体撮像素子１１と異なる構成となっている。即ち、固体撮像素子１１−１では、掘り込み遮光膜５５−１は、平面的に見て「＋」形状に形成されている。なお、その他の点で、固体撮像素子１１−１は、図２の固体撮像素子１１と共通の構成とされており、それらの共通の構成については同一の符号を付し、詳細な説明は省略する。
【００４４】
このように構成された固体撮像素子１１−１では、掘り込み遮光膜５５−１によりＰＤ５１ａ１−１乃至５１ａ４−１どうしを分離することによって、ＰＤ５１ａ１−１乃至５１ａ４−１どうしの電気的および光学的なクロストークを防止することができる。従って、固体撮像素子１１−１では、図２の固体撮像素子１１と同様に、従来の固体撮像素子よりも、より良好な位相差特性を得ることができる。また、位相差画素２１ａ−１では、図６を参照して後述するように、斜め方向の位相差を検出することができる。
【００４５】
図４は、固体撮像素子１１の第３の構成例を示す図である。図４Ａには、第３の構成例である固体撮像素子１１−２の断面的な構成例が示されており、図４Ｂには、固体撮像素子１１−２の平面的な構成例が示されている。
【００４６】
図４Ｂに示すように、固体撮像素子１１−２は、位相差画素２１ａ−２において、４つのＰＤ５１ａ１−２乃至５１ａ４−２が形成され、掘り込み遮光膜５５−２が、ＰＤ５１ａ１−２乃至５１ａ４−２どうしを分離するとともに、位相差画素２１ａ−２と隣接する他の画素２１とを分離する領域に形成されている点で、図２の固体撮像素子１１と異なる構成となっている。即ち、固体撮像素子１１−２では、掘り込み遮光膜５５−２は、平面的に見て「田」形状に形成されている。なお、その他の点で、固体撮像素子１１−２は、図２の固体撮像素子１１と共通の構成とされており、それらの共通の構成については同一の符号を付し、詳細な説明は省略する。
【００４７】
このように構成された固体撮像素子１１−２では、掘り込み遮光膜５５−２によりＰＤ５１ａ１−２乃至５１ａ４−２どうしを分離することによって、ＰＤ５１ａ１−２乃至５１ａ４−２どうしの電気的および光学的なクロストークを防止することができる。さらに、固体撮像素子１１−２では、掘り込み遮光膜５５−２によりＰＤ５１ａ１−２乃至５１ａ４−２と、隣接する撮像画素２１ｂのＰＤ５１ｂとの間の電気的および光学的なクロストークを防止することができる。従って、固体撮像素子１１−２は、図２の固体撮像素子１１と同様に、従来の固体撮像素子よりも、より良好な位相差特性を得ることができる。
【００４８】
また、位相差画素２１ａ−２では、カラーフィルタ層３３において、位相差画素２１ａ−２に対応して白色のフィルタ６１ａが配置されている。このように、位相差画素２１ａ−２に白色のフィルタ６１ａを適用することにより、ＰＤ５１ａ１−２乃至５１ａ４−２の受光量を向上させることができ、ＰＤ５１ａ１−２乃至５１ａ４−２が出力する画素信号の感度を向上させることができる。これにより、固体撮像素子１１−２は、さらに良好な位相差特性を取得することができる。
【００４９】
次に、図５乃至図９を参照して、位相差画素２１ａ−１からの画素信号の読み出しについて説明する。
【００５０】
図５Ａには、位相差画素２１ａ−１の回路構成が示されており、図５Ｂには、位相差画素２１ａ−１の平面的な構成例が示されている。
【００５１】
図５Ａに示すように、位相差画素２１ａ−１は、ＰＤ５１ａ１−１乃至５１ａ４−１、転送トランジスタ７１１乃至７１４、増幅トランジスタ７２、ＦＤ部７３、選択トランジスタ７４、およびリセットトランジスタ７５を備えて構成され、垂直信号線２３を介して電流源２４に接続されている。
【００５２】
また、図５Ｂに示すように、ＰＤ５１ａ１−１乃至５１ａ４−１で１つのマイクロレンズ６２ａが共有され、位相差画素２１ａ−１の中央側に転送トランジスタ７１１乃至７１４が配置されている。
【００５３】
ＰＤ５１ａ１−１乃至５１ａ４−１は、アノード電極がそれぞれ接地され、カソード電極が、転送トランジスタ７１１乃至７１４を介して増幅トランジスタ７２のゲート電極にそれぞれ接続される構成となっている。
【００５４】
転送トランジスタ７１１乃至７１４は、図１の垂直駆動部１３から供給される転送信号ＴＧ１乃至ＴＧ４に従ってそれぞれ駆動する。例えば、転送トランジスタ７１１乃至７１４のゲート電極に供給される転送信号ＴＧ１乃至ＴＧ４がハイレベルになると、転送トランジスタ７１１乃至７１４はオンとなる。これにより、ＰＤ５１ａ１−１乃至５１ａ４−１に蓄積されている電荷が転送トランジスタ７１１乃至７１４を介してＦＤ部７３に転送される。
【００５５】
増幅トランジスタ７２は、ＰＤ５１ａ１−１乃至５１ａ４−１での光電変換によって得られる信号を読み出す読出し回路であるソースフォロワの入力部となり、ＦＤ部７３に蓄積されている電荷に応じたレベルの画素信号を垂直信号線２３に出力する。すなわち、増幅トランジスタ７２は、ドレイン端子が電源電圧ＶＤＤに接続され、ソース端子が選択トランジスタ７４を介して垂直信号線２３に接続されることで、垂直信号線２３の一端に接続される電流源２４とソースフォロワを構成する。
【００５６】
ＦＤ部７３は、転送トランジスタ７１１乃至７１４と増幅トランジスタ７２との間に設けられる電荷容量Ｃ１を有する浮遊拡散領域であり、転送トランジスタ７１１乃至７１４を介してＰＤ５１ａ１−１乃至５１ａ４−１から転送される電荷を一時的に蓄積する。ＦＤ部７３は、電荷を電圧に変換する電荷検出部であって、ＦＤ部７３に蓄積されている電荷が増幅トランジスタ７２において電圧に変換される。
【００５７】
選択トランジスタ７４は、図１の垂直駆動部１３から供給される選択信号ＳＥＬに従って駆動し、ゲート電極に供給される選択信号ＳＥＬがハイレベルになるとオンとなって、増幅トランジスタ７２と垂直信号線２３とを接続する。
【００５８】
リセットトランジスタ７５は、図１の垂直駆動部１３から供給されるリセット信号ＲＳＴに従って駆動する。例えば、リセットトランジスタ７５は、ゲート電極に供給されるリセット信号ＲＳＴがハイレベルになるとオンとなり、ＦＤ部７３に蓄積されている電荷を電源電圧ＶＤＤに排出して、ＦＤ部７３をリセットする。
【００５９】
このように構成される位相差画素２１ａ−１は、ＰＤ５１ａ１−１乃至５１ａ４−１ごとに独立して電荷を読み出すことにより、それぞれの電荷に応じたレベルの画素信号を出力することができる。そして、例えば、位相差画素２１ａ−１では、斜め方向に配置される一対のＰＤ５１ａから独立して読み出された電荷に応じた画素信号に基づいて、斜め方向の位相差が検出される。
【００６０】
図６では、画素信号が読み出されるＰＤ５１が破線で囲われて示されている。例えば、図６Ａに示すように、斜め方向に配置されるＰＤ５１ａ１−１の電荷とＰＤ５１ａ４−１の電荷とをそれぞれ独立してＦＤ部７３に転送し、それぞれの画素信号を読み出すことにより、左上から右下に沿う斜め方向の位相差を検出することができる。同様に、図６Ｂに示すように、斜め方向に配置されるＰＤ５１ａ２−１の電荷とＰＤ５１ａ３−１の電荷とをそれぞれ独立してＦＤ部７３に転送し、それぞれの画素信号を読み出すことにより、右上から左下に沿う斜め方向の位相差を検出することができる。
【００６１】
また、位相差画素２１ａ−１では、上下方向および左右方向の位相差を検出することができる。
【００６２】
図７では、画素信号が読み出されるＰＤ５１が破線で囲われて示されている。例えば、図７Ａに示すように、ＰＤ５１ａ１−１およびＰＤ５１ａ３−１の電荷とＰＤ５１ａ２−１およびＰＤ５１ａ３−１の電荷とをそれぞれ独立してＦＤ部７３に転送し、それぞれの画素信号を読み出すことにより、左右方向の位相差を検出することができる。同様に、図７Ｂに示すように、ＰＤ５１ａ１−１およびＰＤ５１ａ２−１の電荷とＰＤ５１ａ３−１およびＰＤ５１ａ４−１の電荷とをそれぞれ独立してＦＤ部７３に転送し、それぞれの画素信号を読み出すことにより、上下方向の位相差を検出することができる。
【００６３】
また、位相差画素２１ａ−１では、ＰＤ５１ａ１−１乃至５１ａ４−１のうちのいずれか１つ、例えば、図８Ａに示すように、ＰＤ５１ａ１−１の電荷だけをＦＤ部７３に転送し、その画素信号を読み出すようにしてもよい。
【００６４】
さらに、図８Ｂに示すように、位相差画素２１ａ−１では、ＰＤ５１ａ１−１乃至５１ａ４−１の全ての電荷をＦＤ部７３に同時に転送し、ＦＤ部７３において電荷を加算して、その画素信号を読み出すようにしてもよい。このように、ＰＤ５１ａ１−１乃至５１ａ４−１の全ての電荷を加算して得られる画素信号は、撮像画素２１ｂが出力する画素信号と同様に、画像を構成する画素信号として使用することができる。なお、図２の位相差画素２１ａにおいても、同様に、ＰＤ５１ａ１および５１ａ２の電荷をＦＤ部に同時に転送し、ＦＤ部において電荷を加算して、その画素信号を読み出すことができる。
【００６５】
ところで、位相差画素２１ａ−１では、ＦＤ部７３に蓄積されている電荷を増幅トランジスタ７２で増幅するときの増幅率は、ＦＤ部７３の電荷容量に従ったものとなる。
【００６６】
そのため、例えば、ＰＤ５１ａ１−１乃至５１ａ４−１のうちのいずれか１つの電荷を転送するとき（以下、適宜、１画素読み込み時と称する）の電荷量に対して適切な増幅率となるように、ＦＤ部７３の電荷容量を設定した場合、ＰＤ５１ａ１−１乃至５１ａ４−１の全ての電荷をＦＤ部７３に同時に転送するとき（以下、適宜、全画素ＦＤ加算時と称する）には、ＦＤ部７３の電荷容量を超過することが懸念される。そこで、位相差画素２１ａ−１は、１画素読み込み時と全画素ＦＤ加算時とで、ＦＤの電荷容量を切り替えることができるように構成することで、電荷がＦＤ部７３の電荷容量を超過することを回避することができる。
【００６７】
即ち、図９には、位相差画素２１ａ−１の変形例が示されている。
【００６８】
図９に示すように、位相差画素２１ａ−１’は、ＰＤ５１ａ１−１乃至５１ａ４−１、転送トランジスタ７１１乃至７１４、増幅トランジスタ７２、ＦＤ部７３、選択トランジスタ７４、リセットトランジスタ７５、切り替えトランジスタ７６、およびＦＤ部７７を備えて構成される。即ち、位相差画素２１ａ−１’は、切り替えトランジスタ７６およびＦＤ部７７を備える点で、図５の位相差画素２１ａ−１と異なる構成とされる。
【００６９】
切り替えトランジスタ７６は、ＦＤ部７３およびリセットトランジスタ７５を接続するように配置されており、切り替えトランジスタ７６とリセットトランジスタ７５との接続部にＦＤ部７７が設けられる。ＦＤ部７７は、電荷容量Ｃ２を有する浮遊拡散領域である。そして、切り替えトランジスタ７６は、図１の垂直駆動部１３から供給される切替信号ＦＧに従って駆動し、切替信号ＦＧがハイレベルとなるとオンとなり、ＦＤ部７３およびＦＤ部７７が接続される。このように、切り替えトランジスタ７６により、ＰＤ５１ａ１−１乃至５１ａ４−１から転送される電荷を蓄積する電荷容量を切り替えることで、その電荷を電圧に変換する変換効率を切り替えることができる。
【００７０】
従って、１画素読み込み時には、切り替えトランジスタ７６をオフにすることで、ＦＤ部７３の電荷容量Ｃ１だけでＰＤ５１ａ１−１乃至５１ａ４−１それぞれで発生した電荷を蓄積する。従って、小さな電荷容量で電荷を蓄積することができ、高い変換効率で電荷を電圧に変換することができる。
【００７１】
一方、全画素ＦＤ加算時には、切り替えトランジスタ７６をオンにすることで、ＦＤ部７３およびＦＤ部７７が接続され、ＦＤ部７３の電荷容量Ｃ１とＦＤ部７７の電荷容量Ｃ２とを加算した電荷容量で、ＰＤ５１ａ１−１乃至５１ａ４−１で発生した電荷を同時に蓄積して、それらの電荷を加算する。従って、大きな電荷容量で電荷を蓄積することができ、低い変換効率で電荷を電圧に変換することができる。
【００７２】
これにより、１画素読み込み時には高増幅率で電荷を画素信号に変換することができるとともに、全画素ＦＤ加算時には電荷が溢れ出ることを防止することができる。
【００７３】
なお、上述した各構成例の位相差画素２１ａは、図１の画素アレイ部１２において部分的または全体的に配置することができる。
【００７４】
図１０には、位相差画素２１ａが部分的に配置された画素アレイ部１２の一部が示されている。
【００７５】
図１０Ａに示す画素アレイ部１２では、図３に示した位相差画素２１ａ−１が部分的に配置され、位相差画素２１ａ−１以外は、撮像画素２１ｂが配置されている。また、図１０Ｂに示す画素アレイ部１２では、図３に示した位相差画素２１ａ−２が部分的に配置され、位相差画素２１ａ−１以外は、撮像画素２１ｂが配置されている。
【００７６】
図１１には、位相差画素２１ａが全体的に配置された画素アレイ部１２の一部が示されている。
【００７７】
図１１Ａに示す画素アレイ部１２では、図３に示した位相差画素２１ａ−１が全体的に配置されている。また、図１１Ｂに示す画素アレイ部１２では、図３に示した位相差画素２１ａ−２が全体的に配置されている。
【００７８】
図１１に示すように、位相差画素２１ａが全体的に配置された画素アレイ部１２を有する固体撮像素子１１により、全ての位相差画素２１ａで位相差検出することができ、全ての位相差画素２１ａから出力される画素信号から画像を構築することができる。さらに、位相差画素２１ａが全体的に配置された画素アレイ部１２では、１つの位相差画素２１ａにより複数方向からの光を受光し、それぞれの方向からの光に応じた画素信号を出力することができる。これにより、それぞれの方向からの光に応じた画素信号を独立して出力し、それぞれの光の方向ごとの複数の画像を構築することで、立体画像（３Ｄ画像）を取得することができる。
【００７９】
また、図１０に示すように、位相差画素２１ａが部分的に配置された画素アレイ部１２では、図１１の位相差画素２１ａが全体的に配置された画素アレイ部１２と比較して、画素感度を向上させることができる。なお、図示しないが、図２の位相差画素２１ａを、図１０および図１１に示すように、画素アレイ部１２において部分的または全体的に配置してもよい。
【００８０】
次に、図１２は、固体撮像素子１１の第４の構成例を示す図であり、図１２には、第４の構成例である固体撮像素子１１−３の平面的な構成例が示されている。
【００８１】
図１２に示すように、固体撮像素子１１−３は、位相差画素２１ａ−３が、上述した図１１に示したように画素アレイ部１２の全体的に配置されて構成される。そして、位相差画素２１ａ−３は、図４の位相差画素２１ａ−２と同様に、掘り込み遮光膜５５−３が、位相差画素２１ａ−３が有する４つのＰＤ５１ａ１−３乃至５１ａ４−３どうしを分離するとともに、隣接する位相差画素２１ａ−２どうしを分離する領域に形成されて構成される。
【００８２】
さらに、固体撮像素子１１−３では、位相差画素２１ａ−３に対してマイクロレンズ６２が縦方向および横方向に１／２画素だけズレて配置されている。即ち、固体撮像素子１１−３は、隣接する４つの位相差画素２１ａ−３が、それぞれ有するＰＤ５１ａ１−３乃至５１ａ４−３のうち１つずつで、１つのマイクロレンズ６２を共有するように構成されている。
【００８３】
つまり、図１２には、４つの位相差画素２１ａ−３が示されており、左上の位相差画素２１ａ−３の右下に配置されるＰＤ５１ａ４−３、右上の位相差画素２１ａ−３の左下に配置されるＰＤ５１ａ３−３、左下の位相差画素２１ａ−３の右上に配置されるＰＤ５１ａ２−３、および、右下の位相差画素２１ａ−３の左上に配置されるＰＤ５１ａ１−３により、マイクロレンズ６２が共有される。
【００８４】
さらに、固体撮像素子１１−３は、位相差画素２１ａ−３ごとに４本の垂直信号線２３１乃至２３４が配置されて構成される。従って、固体撮像素子１１−３では、位相差画素２１ａ−３が有する４つのＰＤ５１ａ１−３乃至５１ａ４−３で発生した電荷に基づく画素信号を、４本の垂直信号線２３１乃至２３４により同時に読み出すことができる。このように、ＰＤ５１ａ１−３乃至５１ａ４−３で発生した電荷に基づく画素信号を独立して並列的に読み出すことにより、固体撮像素子１１−３では、画素信号の読み出しを高速化することができる。
【００８５】
次に、図１３には、位相差画素２１ａの変形例が示されている。図１３Ａには、図２に示した位相差画素２１ａの変形例である位相差画素２１ａ’が示されており、図１３Ｂには、図４に示した位相差画素２１ａ−２の変形例である位相差画素２１ａ−２’が示されている。
【００８６】
図２の位相差画素２１ａでは、位相差画素２１ａの中央でＰＤ５１ａ１および５１ａ２が分割され、位相差画素２１ａの中央に掘り込み遮光膜５５が形成されている。これに対し、図１３Ａに示すように、位相差画素２１ａ’は、位相差画素２１ａ’の中央からズレた位置でＰＤ５１ａ１’および５１ａ２’が分割され、位相差画素２１ａの中央からズレた位置に掘り込み遮光膜５５が形成されている。
【００８７】
ここで、固体撮像素子１１に光を集光する光学系の瞳位置は、画素アレイ部１２において位相差画素２１ａの配置位置によって異なる。例えば、画素アレイ部１２の中央付近において、瞳位置は、位相差画素２１ａの中央となり、画素アレイ部１２の端部近傍に近づくに従い、瞳位置は、位相差画素２１ａの中央からズレた位置となる。そこで、画素アレイ部１２の端部近傍に配置される位相差画素２１ａ’では、瞳位置に応じて、ＰＤ５１ａ１’および５１ａ２’を分割する位置が補正される。
【００８８】
図１３Ａに示されている位相差画素２１ａ’は、瞳位置Ｐに応じて、ＰＤ５１ａ１’および５１ａ２’を分割する位置が中央からズレた位置とされ、ＰＤ５１ａ１’および５１ａ２’を分割する領域に、掘り込み遮光膜５５が形成されている。従って、分割されたＰＤ５１ａ１’および５１ａ２’のそれぞれの大きさが異なるものとなっている。
【００８９】
ところで、ＰＤ５１ａ１’および５１ａ２’のうち小さい方は、光が通過する距離が短くなるため、隣接する他の画素２１に光が漏れやすくなる。
【００９０】
そこで、図１３Ｂに示すように、位相差画素２１ａ−２’では、掘り込み遮光膜５５−２’は、ＰＤ５１ａ１’および５１ａ２’を分割するとともに、位相差画素２１ａ−２’と隣接する他の画素２１とを分離する領域に形成される。これにより、図示するように小さく形成されるＰＤ５１ａ１−２’から隣接する他の画素２１に光が漏れることを防止することができる。
【００９１】
また、上述したような固体撮像素子１１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【００９２】
図１４は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
【００９３】
図１４に示すように、撮像装置１０１は、光学系１０２、撮像素子１０３、信号処理回路１０４、モニタ１０５、およびメモリ１０６を備えて構成され、静止画像および動画像を撮像可能である。
【００９４】
光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０３に導き、撮像素子１０３の受光面（センサ部）に結像させる。
【００９５】
撮像素子１０３としては、上述した各種の構成例の位相差画素２１ａを有する固体撮像素子１１が適用される。撮像素子１０３には、光学系１０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子１０３に蓄積された電子に応じた信号が信号処理回路１０４に供給される。
【００９６】
信号処理回路１０４は、撮像素子１０３から出力された画素信号に対して各種の信号処理を施す。信号処理回路１０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０５に供給されて表示されたり、メモリ１０６に供給されて記憶（記録）されたりする。
【００９７】
このように構成されている撮像装置１０１では、上述した各種の構成例の位相差画素２１ａを有する固体撮像素子１１を適用することによって、より良好な位相差特性を得ることができ、確実に合焦した画像を得ることができる。
【００９８】
なお、本技術は以下のような構成も取ることができる。
（１）
光を光電変換して電荷を発生する光電変換部と、
前記光電変換部で発生した電荷に応じたレベルの画素信号を読み出すトランジスタと
を有する複数の画素を備え、
前記複数の画素のうち少なくとも一部の画素である位相差画素は、
前記光電変換部が複数に分割して形成され、
分割された複数の前記光電変換部どうしを分離する領域に、絶縁された遮光膜が埋め込まれて構成される
固体撮像素子。
（２）
前記位相差画素は、前記位相差画素と隣接する他の画素とを分離する領域に、前記遮光膜がさらに埋め込まれて構成される
上記（１）に記載の固体撮像素子。
（３）
前記光電変換部が形成されるセンサ層に積層されるカラーフィルタ層で、前記位相差画素に対応して白色のフィルタが配置される
上記（１）または（２）に記載の固体撮像素子。
（４）
前記位相差画素は、前記光電変換部が２つに分割される
上記（１）から（３）までのいずれかに記載の固体撮像素子。
（５）
前記位相差画素は、前記光電変換部が４つに分割される
上記（１）から（４）までのいずれかに記載の固体撮像素子。
（６）
４つに分割された前記光電変換部のうちの、斜め方向に配置される一対の前記光電変換部で発生した電荷に応じた画素信号に基づいて位相差検出が行われる
上記（５）に記載の固体撮像素子。
（７）
４つに分割された前記光電変換部のうちの、上下方向または左右方向に配置される一対の前記光電変換部で発生した電荷に応じた画素信号に基づいて位相差検出が行われる
上記（５）または（６）に記載の固体撮像素子。
（８）
前記光電変換部から転送される電荷を一時的に蓄積して、その電荷を電圧に変換する電荷検出部をさらに備え、
分割された複数の前記光電変換部から電荷を同時に前記電荷検出部に転送し、それらの電荷が前記電荷検出部において加算される
上記（１）から（７）までのいずれかに記載の固体撮像素子。
（９）
前記電荷検出部において電荷を電圧に変換する変換効率を切り替える切り替えトランジスタをさらに備える
上記（８）に記載の固体撮像素子。
（１０）
前記位相差画素の配置位置に応じて前記光電変換部を複数に分割する位置が補正される
上記（１）から（９）までのいずれかに記載の固体撮像素子。
（１１）
前記画素がアレイ状に配置される画素アレイ部の全体に前記位相差画素が配置される
上記（１）から（１０）までのいずれかに記載の固体撮像素子。
（１２）
光を光電変換して電荷を発生する光電変換部と、
前記光電変換部で発生した電荷に応じたレベルの画素信号を読み出すトランジスタと
を有する複数の画素を有し、
前記複数の画素のうち少なくとも一部の画素である位相差画素は、
前記光電変換部が複数に分割して形成され、
分割された複数の前記光電変換部どうしを分離する領域に、絶縁された遮光膜が埋め込まれて構成される
固体撮像素子を備える電子機器。
【００９９】
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０１００】
１１  固体撮像素子，  １２  画素アレイ部，  １３  垂直駆動部，  １４  カラム処理部，  １５  水平駆動部，  １６  出力部，  １７  駆動制御部，  ２１  画素，  ２１ａ  位相差画素，  ２１ｂ  撮像画素，  ２２  水平信号線，  ２３  垂直信号線，  ２４  電流源，  ３１  配線層，  ３２  センサ層，  ３３  カラーフィルタ層，  ３４  オンチップレンズ層，  ４１−１乃至４１−３  配線，  ４２  層間絶縁膜，  ５１  ＰＤ，  ５２  半導体基板，  ５３  固定電荷膜，  ５４  絶縁膜，  ５５  掘り込み遮光膜，  ５６  バリアメタル，  ６１  フィルタ，  ６２  マイクロレンズ，  ７１１乃至７１４  転送トランジスタ，  ７２  増幅トランジスタ，  ７３  ＦＤ部，  ７４  選択トランジスタ，  ７５  リセットトランジスタ，  ７６  切り替えトランジスタ
【図１】
2015012127.tif 000003
【図２】
2015012127.tif 000004
【図３】
2015012127.tif 000005
【図４】
2015012127.tif 000006
【図５】
2015012127.tif 000007
【図６】
2015012127.tif 000008
【図７】
2015012127.tif 000009
【図８】
2015012127.tif 000010
【図９】
2015012127.tif 000011
【図１０】
2015012127.tif 000012
【図１１】
2015012127.tif 000013
【図１２】
2015012127.tif 000014
【図１３】
2015012127.tif 000015
【図１４】
2015012127.tif 000016