(57)【要約】 【課題】放熱性の向上を図ることができる半導体装置を提供する。【解決手段】一つの実施形態によれば、半導体装置は、筐体と、前記筐体に収容された基板と、前記基板に実装された半導体チップとを備える。前記筐体は、前記半導体チップを外れた位置で前記基板に接した部分を有する。【選択図】図１
2015135852.tif 000002
【特許請求の範囲】
【請求項１】
筐体と、
前記筐体に収容され、第１面と該第１面とは反対側に位置した第２面とを含む基板と、
前記基板に設けられてホスト装置に接続可能なコネクタと、
前記基板の第１面に実装された複数の半導体メモリチップと、
前記基板の第１面に実装され、前記ホスト装置との間で信号を送受信するとともに、前記複数の半導体メモリチップを制御するコントローラチップと、
を備え、
前記筐体は、前記基板に向いて突出して前記複数の半導体メモリチップ及び前記コントローラチップを外れた位置で前記基板の第１面または第２面に接した接触部を有する半導体装置。
【請求項２】
請求項１の記載において、
前記筐体は、金属製である半導体装置。
【請求項３】
請求項１または請求項２の記載において、
前記基板は、該基板の表面に露出したグラウンド層を有し、
前記接触部は、前記基板のグラウンド層に接した半導体装置。
【請求項４】
請求項３の記載において、
前記接触部は、前記基板のグラウンド層に半田で接合された半導体装置。
【請求項５】
請求項１乃至請求項４のいずれかの記載において、
前記接触部は、前記複数の半導体メモリチップの一つと前記コントローラチップとの間の位置で前記基板の第１面に接した半導体装置。
【請求項６】
請求項１乃至請求項４のいずれかの記載において、
前記接触部は、前記基板の第２面に接した半導体装置。
【請求項７】
請求項１乃至請求項６のいずれかの記載において、
前記基板は、前記コネクタが設けられた第１端部と、該第１端部とは反対側に位置した第２端部とを有し、
前記接触部は、前記基板の中央部と第２端部との間の位置で前記基板に接した半導体装置。
【請求項８】
請求項１乃至請求項７のいずれかの記載において、
前記基板に実装された電気二重層コンデンサをさらに備え、
前記筐体は、前記コントローラチップに面した第１領域と、前記電気二重層コンデンサに面した第２領域とを有し、前記第１領域と前記第２領域との間にスリットが設けられた半導体装置。
【請求項９】
請求項１乃至請求項８のいずれかの記載において、
前記基板に実装された温度センサをさらに備え、
前記接触部は、前記温度センサの裏側の位置で前記基板に接した半導体装置。
【請求項１０】
筐体と、
前記筐体に収容された基板と、
前記基板に実装された半導体チップと、
を備え、
前記筐体は、前記半導体チップを外れた位置で前記基板に接した部分を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
筐体と、発熱部品が実装された基板とを有した電子機器が提供されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１５５０８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置は、放熱性の向上が要望されている。
【０００５】
本発明の目的は、放熱性の向上を図ることができる半導体措置を提供することである。
【課題を解決するための手段】
【０００６】
実施形態によれば、半導体装置は、筐体と、前記筐体に収容された基板と、前記基板に実装された半導体チップとを備える。前記筐体は、前記半導体チップを外れた位置で前記基板に接した部分を有する。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態に係るホスト装置の構成を例示したブロック図。
【図２】第１実施形態に係る半導体装置を例示した断面図。
【図３】第１実施形態に係る基板の第２面を例示した平面図。
【図４】第２実施形態に係る半導体装置を例示した断面図。
【図５】第３実施形態に係る基板の第１面を例示した平面図。
【図６】第３実施形態に係る基板の第２面を例示した平面図。
【図７】第３実施形態に係る半導体装置を一部分解して例示した断面図。
【図８】第３実施形態に係るベースの内面を例示した平面図。
【図９】第３実施形態に係るカバーの内面を例示した平面図。
【図１０】第３実施形態に係る半導体装置の実装構造を例示した断面図。
【図１１】第４実施形態に係る基板の第２面を例示した平面図。
【図１２】第５実施形態に係る半導体装置を一部分解して例示した断面図。
【発明を実施するための形態】
【０００８】
以下、実施の形態について、図面を参照して説明する。  
本明細書では、いくつかの要素に複数の表現の例を付している。なおこれら表現の例はあくまで例示であり、上記要素が他の表現で表現されることを否定するものではない。また、複数の表現が付されていない要素についても、別の表現で表現されてもよい。
【０００９】
また、図面は模式的なものであり、厚みと平面寸法との間係や各層の厚みの比率などは現実のものと異なることがある。また、図面相互間において互いの寸法の関係や比率が異なる部分が含まれることもある。
【００１０】
（第１実施形態）  
図１乃至図３は、第１実施形態に係る半導体装置１（ユニット、モジュール、半導体パッケージ）を示す。半導体装置１は、例えば半導体記憶装置（メモリシステム）であり、その一例はＳＳＤ(Solid State Drive)である。なお、半導体装置１は、これらに限られるものではない。
【００１１】
図１は、半導体装置１が搭載されるホスト装置２を示す。ホスト装置２は、半導体装置１を含むホスト装置２の全体を統括的に制御するホストコントローラ３と、ホスト装置２と半導体装置１とに電源を供給する電源部４（電源回路）とを備える。
【００１２】
半導体装置１は、インターフェース５を介してホストコントローラ３に電気的に接続される。ホストコントローラ３は、半導体装置１に対してデータアクセス制御を実行し、例えば半導体装置１に書き込み要求、読み出し要求、及び消去要求を送ることで、半導体装置１に対してデータの書き込み、読み出し、及び消去を実行する。
【００１３】
インターフェース５は、例えば、ＳＡＴＡ（Serial Advanced Technology Attachment）、ＰＣＩｅ（Peripheral Component Interconnect Express）、ＳＡＳ（Serial Attached SCSI）、及びＵＳＢ（Universal Serial Bus）などであるが、これらに限られるものではない。また半導体装置１は、電源線６を介してホスト装置２の電源部４に電気的に接続される。
【００１４】
図２は、半導体装置１の断面図を示す。半導体装置１は、筐体１１、基板１２、複数の半導体メモリチップ１３、コントローラチップ１４、及びコネクタ１５を備える。筐体１１は、金属製である。筐体１１は、ベース２１、（ベースプレート、第１部材）と、カバー２２（トップカバー、第２部材）とを有する。ベース２１及びカバー２２は、其々、例えば金属製の板材がプレス加工などで曲げられることで形成されている。筐体１１は、ベース２１とカバー２２とが組み合わされることで形成される。
【００１５】
基板１２（回路基板、プリント基板）は、筐体１１に収容されている。基板１２は、多層板であり、信号線を含む配線パターン、電源層、及びグラウンド層２４を有する（図３参照）。基板１２は、第１面１２ａと、該第１面１２ａとは反対側に位置した第２面１２ｂとを有する。
【００１６】
本実施形態では、複数の半導体メモリチップ１３及びコントローラチップ１４は、基板１２の第１面１２ａに実装されている。なお、複数の半導体メモリチップ１３は、基板１２の第１面１２ａと第２面１２ｂとに分けて実装されてもよい。基板１２は、後述のコネクタ１５が設けられた第１端部２６ａと、該第１端部２６ａとは反対側に位置した第２端部２６ｂとを有する。
【００１７】
半導体メモリチップ１３は、「半導体チップ」及び「半導体部品」の其々一例である。半導体メモリチップ１３は、例えば不揮発性メモリの一例であり、例えばＮＡＮＤ型フラッシュメモリである。なお、「半導体メモリチップ」、「半導体チップ」または「半導体部品」は、ＮＡＮＤ型フラッシュメモリに限らず、例えば、ＤＲＡＭ（Dynamic Random Access Memory）や、ＥＥＰＲＯＭ（electrically erasable and programmable ROM）などでもよい。半導体メモリチップ１３は、使用時（動作時）に発熱する発熱部品の一例である。
【００１８】
コントローラチップ１４（コントローラ、ストレージコントローラ）は、「半導体チップ」及び「半導体部品」の其々別の一例である。コントローラチップ１４は、コネクタ１５及びインターフェース５を介して、ホストコントローラ３と電気的に接続され、ホスト装置２との間で信号を送受信する。
【００１９】
具体的には、コントローラチップ１４は、ホストコントローラ３からの指示を受けて半導体装置１の動作を統括的に制御する。コントローラチップ１４は、複数の半導体メモリチップ１３に対するアクセス制御を行なう。すなわち、コントローラチップ１４は、半導体メモリチップ１３に対するデータの書き込み、保持、読み出し、及び消去を制御する。
【００２０】
コントローラチップ１４は、使用時（動作時）に発熱する発熱部品の他の一例である。コントローラチップ１４は、半導体装置１のなかで発熱量が最も大きな部品の一つである。コントローラチップ１４は、例えば半導体メモリチップ１３よりも発熱量が大きい。例えばＳＳＤのような半導体装置１の基板１２は、コントローラチップ１４及び複数の半導体メモリチップ１３が密に並べられ、他の電子機器の基板に比べて熱くなりやすい。
【００２１】
図２に示すように、半導体メモリチップ１３及びコントローラチップ１４と筐体１１の内面との間には、熱伝導性シート２８（放熱シート、伝熱部材）が挟まれている。半導体メモリチップ１３及びコントローラチップ１４は、熱伝導性シート２８を介して筐体１１に熱的に接続されている。半導体メモリチップ１３及びコントローラチップ１４からの熱の一部は、熱伝導性シート２８を介して筐体１１に放散される。
【００２２】
半導体メモリチップ１３及びコントローラチップ１４は、例えばＢＧＡ（Ball Grid Array）タイプのＩＣチップであり、其々複数の半田ボールを介して基板１２に接続される。このため、半導体メモリチップ１３及びコントローラチップ１４からの発熱は、半田ボールを介して基板１２のグラウンド層２４に伝わりやすい。
【００２３】
図２に示すように、コネクタ１５は、基板１２の第１端部２６ａに設けられている。コネクタ１５は、筐体１１の外部に露出し、ホスト装置２のコネクタに接続される。コネクタ１５は、インターフェース５の規格に対応し、例えばＳＡＴＡ、ＰＣＩｅ、ＳＡＳ、またはＵＳＢなどの規格に則したものである。コネクタ１５は、ホスト装置２のコネクタに電気的に接続される複数の金属端子１５ａを有する（図３参照）。
【００２４】
コントローラチップ１４は、コネクタ１５と複数の半導体メモリチップ１３の間に位置する。コントローラチップ１４は、基板１２の第１端部２６ａ寄りに位置する。つまり、コントローラチップ１４は、基板１２の中央部２６ｃと第１端部２６ａとの間に位置する。なお基板１２は、複数の半導体メモリチップ１３及びコントローラチップ１４の他に、ＤＲＡＭ、オシレータ、ＥＥＰＲＯＭ、温度センサ、及び電源部を備えている。
【００２５】
図２に示すように、筐体１１は、第１壁３１、第２壁３２、及び第３壁３３を有する。第１壁３１及び第２壁３２は、基板１２と略平行に延びている。第１壁３１は、基板１２の第１面１２ａに面する。第２壁３２は、第１壁３１とは反対側に位置し、基板１２の第２面１２ｂに面する。第３壁３３は、第１壁３１及び第２壁３２とは略直交した方向に延びている。第３壁３３は、周壁（側壁）であり、第１壁３１の周縁部と第２壁３２の周縁部とを繋いでいる。
【００２６】
また、筐体１１は、第１端部１１ａと、第２端部１１ｂとを有する。第１端部１１ａは、基板１２のコネクタ１５を外部に露出させる開口部３４が設けられている。第２端部１１ｂは、第１端部１１ａとは反対側に位置する。
【００２７】
図２に示すように、筐体１１の第２壁３２は、基板１２に向いて突出して基板１２に接した複数の接触部４１，４２（接続部、熱接続部、支持部、当接部、突出部、凸部、部分）を有する。接触部４１，４２は、複数の半導体メモリチップ１３及びコントローラチップ１４を外れ、且つ、基板１２の周縁部を外れた位置で基板１２に接する。本実施形態では、接触部４１，４２は、基板１２の第２面１２ｂに接し、基板１２に熱的に接続されている。換言すれば、筐体１１（接触部４１，４２）は、基板１２に直接密着している。
【００２８】
接触部４１，４２は、基板１２の第２面１２ｂ（または第１面１２ａ）と略平行な接触面Ｓ（先端面、当接面、平面）を有し、基板１２に面接触している。すなわち、接触部４１，４２は、所定面積に亘って基板１２に接触している。接触部４１，４２のいずれか一つと基板１２との接触面積は、例えば半導体メモリチップ１３のいずれか一つの底面積よりも大きい。接触部４１，４２のいずれか一つと基板１２との接触面積は、例えばコントローラチップ１４の底面積よりも大きい。
【００２９】
なお、接触部４１，４２の大きさは上記に限らず、例えば複数の接触部４１，４２と基板１２との接触面積の合計が半導体メモリチップ１３のいずれか一つの底面積またはコントローラチップ１４の底面積よりも大きくてもよい。
【００３０】
図３に示すように、基板１２の第２面１２ｂは、グラウンド層２４が設けられている。グラウンド層２４は、その少なくとも一部に基板１２の表面に露出した露出領域２４ａ（接続領域）を有する。露出領域２４ａは、基板１２のレジストが設けられていない領域である。露出領域２４ａには、半田５１（例えば半田ペースト）が塗布される。
【００３１】
筐体１１の接触部４１，４２は、グラウンド層２４の露出領域２４ａと略同じ外形を有する。本実施形態では、２つの接触部４１，４２は、互いに略平行に基板１２の幅方向に延びている。接触部４１，４２は、基板１２の略全幅に亘る。
【００３２】
図２に示すように、筐体１１の接触部４１，４２は、基板１２のグラウンド層２４に接する。なお、「筐体の接触部が基板のグラウンド層に接する」とは、筐体の接触部と基板のグラウンド層との間に半田のような接合部材が挟まれる場合も含む。本実施形態では、筐体１１の接触部４１，４２と基板１２のグラウンド層２４との間には半田５１が設けられている。筐体１１の接触部４１，４２は、基板１２のグラウンド層２４に半田５１で接合される。これにより、基板１２は、筐体１１に固定されている。
【００３３】
図２に示すように、第１接触部４１の少なくとも一部は、コントローラチップ１４の裏側の位置で基板１２に接している。つまり、第１接触部４１は、基板１２の中央部２６ｃと第１端部２６ａとの間の位置で基板１２に接している。一方で、第２接触部４２の少なくとも一部は、半導体メモリチップ１３の裏側の位置で基板１２に接している。第２接触部４２は、基板１２の中央部２６ｃと第２端部２６ｂとの間の位置で基板１２に接している。
【００３４】
次に、半導体装置１の作用について説明する。  
半導体装置１が動作すると、コントローラチップ１４及び半導体メモリチップ１３が発熱する。コントローラチップ１４及び半導体メモリチップ１３からの熱の一部は、其々のチップが有する半田ボールを介して基板１２に伝わる。
【００３５】
基板１２に伝わった熱の一部は、コネクタ１５の金属端子１５ａからホスト装置２のコネクタを通してホスト装置２に放熱される。一方で、基板１２に伝わった熱の他の一部は、筐体１１の接触部４１，４２から筐体１１に伝わり、筐体１１の外部に放散される。
【００３６】
このような構成の半導体装置１によれば、放熱性の向上を図ることができる。  
例えばＳＳＤのような半導体装置では、コントローラチップ及び半導体メモリチップが搭載された基板は、筐体内で熱的に浮いた状態にあることが多い。すなわち、コントローラチップ及び半導体メモリチップからの熱を逃がすための放熱経路は、基板に設けられてホスト装置に接続されるコネクタと、基板を筐体に固定したねじとの２つのルートに限られることが多い。
【００３７】
ここで、コントローラチップや半導体メモリチップは、動作温度が上昇すると性能低下が起こることがある。そのため、半導体装置の性能を維持するためには、発生する熱を効率よく放散してコントローラチップや半導体メモリチップの温度上昇を抑える必要がある。
【００３８】
コントローラチップや半導体メモリチップの温度上昇を抑える他の構成として、例えば、コントローラチップ及び半導体メモリチップと筐体の内面との間に熱伝導性シート（放熱シート）を挟み、この熱伝導性シートを介してコントローラチップ及び半導体メモリチップからの熱を筐体に放散させることが考えられる。
【００３９】
しかしながら、熱伝導性シートの多くは、有機材料などでできており、経年劣化により層間剥離や熱硬化が発生し、放熱性が低下することがある。加えて、熱伝導性シートは、金属製の筐体に比べて伝熱効率が劣ることが多い。
【００４０】
また、発熱部品の温度上昇を抑えるさらに別の構成として、発熱部品に向いて突出した突出部を筐体に設け、この突出部の先端を発熱部品に直接に接触させて発熱部品からの熱を筐体に逃がすことが考えられる。
【００４１】
しかしながら、筐体の突出部が発熱部品に直接に接する場合、外部からの衝撃が筐体に加わった場合に、その衝撃が発熱部品に直接に入力される可能性がある。このため、このような構成では、半導体装置の耐衝撃性が低下する可能性がある。
【００４２】
そこで本実施形態に係る半導体装置１は、筐体１１と、筐体１１に収容された基板１２と、基板１２に実装された複数の半導体メモリチップ１３及びコントローラチップ１４とを備える。筐体１１は、複数の半導体メモリチップ１３及びコントローラチップ１４を外れた位置で基板１２に接した接触部４１，４２を有する。
【００４３】
このような構成によれば、筐体１１と基板１２とが直接に熱的に接続されるため、半導体メモリチップ１３及びコントローラチップ１４からの熱は、筐体１１の接触部４１，４２から筐体１１の全体に効率的に逃がされ、筐体１１の外部に放散される。これにより、半導体装置１の放熱性を向上させることができる。その結果、温度上昇による半導体装置１の性能低下を抑制することができる。なおこのような構成によれば、熱伝導性シートの経年劣化による層間剥離や熱硬化を原因とする不具合が生じない。
【００４４】
また、筐体１１の接触部４１，４２が半導体メモリチップ１３及びコントローラチップ１４を外れた位置で基板１２に接することで、外部からの衝撃が筐体１１に加わった場合でも、その衝撃が半導体メモリチップ１３及びコントローラチップ１４には直接に伝わりにくい。このため、半導体装置１の良好な耐衝撃性を確保することができる。
【００４５】
さらに、筐体１１の接触部４１，４２を基板１２に直接に接触させることで、半導体メモリチップ１３やコントローラチップ１４の大きさ（底面積）に制限されずに、放熱経路となる熱接続面積を増やすことができる。例えば本実施形態では、筐体１１の接触部４１，４２のいずれか一つと基板１２の接触面積は、半導体メモリチップ１３の底面積またはコントローラチップ１４の底面積よりも大きい。このような構成によれば、基板１２から筐体１１にさらに効率的に熱を移動させることができ、半導体装置１の放熱性のさらなる向上を図ることができる。
【００４６】
本実施形態では、筐体１１は、金属製である。このような構成によれば、例えば有機材料の熱伝導性シートを介在させる場合に比べて、基板１２から筐体１１に効率的に熱を逃がすことができる。さらに、接触部４１，４２から筐体１１に伝わった熱は、筐体１１の略全体に効率的に伝わり、筐体１１の略全体を利用して放散される。このため、半導体装置１の放熱性をさらに向上させることができる。
【００４７】
一般的に、半導体メモリチップ及びコントローラチップからの熱は、基板のグラウンド層に伝わりやすい。そこで本実施形態では、基板１２は、少なくとも一部が該基板１２の表面に露出したグラウンド層２４を有する。接触部４１，４２は、基板１２のグラウンド層２４に接する。このような構成によれば、基板１２のグラウンド層２４に伝わった熱を効率的に筐体１１に逃がすことができる。これにより、半導体装置１の放熱性をさらに向上させることができる。
【００４８】
本実施形態では、接触部４１，４２は、基板１２のグラウンド層２４に半田５１で接合されている。このような構成によれば、接触部４１，４２と基板１２のグラウンド層２４とがさらに隙間なく密着するため、基板１２から筐体１１に熱がさらに伝わりにやすくなる。このため、半導体装置１の放熱性をさらに向上させることができる。
【００４９】
さらに、筐体１１の接触部４１，４２が基板１２のグラウンド層２４に半田５１で接合されると、基板１２を筐体１１に固定するための固定部材（例えばねじ）を省略または減らすことができる。これにより、半導体装置１の部品点数を減らすことができ、半導体装置１のコストダウンを図ることができる。また、固定用のねじを省略または減らすることができると、ねじの不良によるやり直し工数やねじ山破壊による外観不良を減らすことができる。これにより、半導体装置１をより安価に提供することができる。
【００５０】
本実施形態では、基板１２は、半導体メモリチップ１３及びコントローラチップ１４が実装された第１面１２ａと、該第１面１２ａとは反対側に位置した第２面１２ｂとを有する。筐体１１の接触部４１，４２は、基板１２の第２面１２ｂに接する。このような構成によれば、コントローラチップ１４が存在しないため比較的面積に余裕のある基板１２の第２面１２ｂを利用して筐体１１と基板１２とを接触させることができる。このため、筐体１１と基板１２との接触面積を増やしやすく、半導体装置１の放熱性をさらに向上させやすくなる。
【００５１】
本実施形態では、基板１２は、コネクタ１５が設けられた第１端部２６ａと、該第１端部２６ａとは反対側に位置した第２端部２６ｂとを有する。コネクタ１５は、ホスト装置２に接続される金属端子１５ａを有し、基板１２の熱を半導体装置１の外部に逃がす放熱経路の一つを構成する。このため、基板１２の第１端部２６ａに近い領域の熱は、コネクタ１５を通して放熱されやすい。一方で、コネクタ１５から比較的遠い基板１２の中央部２６ｃと第２端部２６ｂとの間の領域の熱は、コネクタ１５を通して放熱されにくい。
【００５２】
そこで本実施形態では、第２接触部４２は、基板１２の中央部２６ｃと第２端部２６ｂとの間の位置で基板１２に接する。このような構成によれば、コネクタ１５から比較的遠い基板１２の中央部２６ｃと第２端部２６ｂとの間の領域の熱を、第２接触部４２を通して効率的に筐体１１に逃がすことができる。これにより、基板１２の略全域から熱を逃がしやすい構成が実現される。このため、半導体装置１の放熱性をさらに向上させることができる。
【００５３】
以下に、第２乃至第５の実施形態に係る半導体装置１について説明する。なお、第１実施形態の構成と同一または類似の機能を有する構成は、同一の符号を付してその説明を省略する。また、下記に説明する以外の構成は、第１実施形態と同じである。
【００５４】
（第２実施形態）  
図４は、第２実施形態に係る半導体装置１を示す。本実施形態では、筐体１１の第１壁３１は、複数の接触部４１，４２を有する。接触部４１，４２は、複数の半導体メモリチップ１３及びコントローラチップ１４を外れた位置で基板１２の第１面１２ａに接している。
【００５５】
詳しく述べると、第１接触部４１は、半導体メモリチップ１３とコントローラチップ１４との間に位置で基板１２の第１面１２ａに接している。一方で、第２接触部４２は、複数の半導体メモリチップ１３の間の位置で基板１２の第１面１２ａに接している。
【００５６】
このような構成によれば、第１実施形態と同様に、半導体装置１の放熱性を向上させることができる。さらに本実施形態では、接触部４１，４２は、基板１２の第１面１２ａに接している。このような構成によれば、複数の半導体メモリチップ１３を基板１２の第１面１２ａと第２面１２ｂに分けて実装する場合においても、基板１２と筐体１１との接触を確保することができる。
【００５７】
なお、筐体１１は、第１実施形態に係る接触部４１，４２（基板１２の第２面１２ｂに接する接触部）と、第２実施形態に係る接触部４１，４２（基板１２の第１面１２ａに接する接触部）とを同時に備えてもよい。
【００５８】
（第３実施形態）  
次に、図５乃至図１０を参照して、第３実施形態に係る半導体装置１について説明する。図５は、本実施形態に係る基板１２の第１面１２ａを示す。第１面１２ａには、複数の半導体メモリチップ１３及びコントローラチップ１４が実装されている。
【００５９】
本実施形態に係る半導体装置１は、電気二重層コンデンサ６１（いわゆるスーパーコンデンサ、ウルトラコンデンサ）を基板１２の第１面１２ａにさらに備える。電気二重層コンデンサ６１は、熱に弱い部品の一つである。
【００６０】
電気二重層コンデンサ６１は、発熱部品であるコントローラチップ１４から離され、コントローラチップ１４及び複数の半導体メモリチップ１３よりも、基板１２の第２端部２６ｂの近くに位置する。電気二重層コンデンサ６１は、基板１２の第１面１２ａに実装された複数の部品のなかで、基板１２の第２端部２６ｂの最も近くに位置する。本実施形態では、電気二重層コンデンサ６１は、基板１２の第２端部２６ｂに位置する。なお、電気二重層コンデンサ６１は、第２端部２６ｂに位置するものに限らず、基板１２の中央部２６ｃと第２端部２６ｂとの間に位置してもよい。
【００６１】
図６は、基板１２の第２面１２ｂを示す。第２面１２ｂは、信号線を含む配線パターン６３と、グラウンド層２４とが設けられている。グラウンド層２４の一部は、露出領域２４ａとして基板１２の表面に露出している。なお説明の便宜上、図中の露出領域２４ａにはハッチングを施している。グラウンド層２４は、配線パターン６３と、基板１２の縁との間に設けられている。グラウンド層２４は、露出領域２４ａを大きく確保するため、基板１２の縁に沿って設けられている（縁の近傍まで拡大されている）。
【００６２】
図７は、半導体装置１の筐体１１を分解して示す。筐体１１は、ベース２１と、カバー２２とを有する。ベース２１は、板材が椀状に曲げられることで形成されている。図８は、ベース２１の平面図を示す。図７及び図８に示すように、ベース２１は、基板１２に向いて窪んだ窪み部６４（突出部）を有する。窪み部６４は、複数の半導体メモリチップ１３及びコントローラチップ１４に面する。窪み部６４と半導体メモリチップ１３及びコントローラチップ１４との間には熱伝導性シート２８が介在されている。
【００６３】
これにより、半導体メモリチップ１３及びコントローラチップ１４からの熱の一部は、熱伝導性シート２８を介して筐体１１に放散される。また、窪み部６４を設けて筐体１１と半導体メモリチップ１３及びコントローラチップ１４との間の距離を近付けることで、熱伝導性シート２８を薄くすることができ、放熱性の向上を図ることができる。
【００６４】
図９は、カバー２２の平面図を示す。図７及び図９に示すように、筐体１１（カバー２２）は、コントローラチップ１４に面した第１領域７１と、電気二重層コンデンサ６１に面した第２領域７２とを有する。第１接触部４１は、第１領域７１に設けられ、コントローラチップ１４の裏側で基板１２の第２面１２ｂに接する。第２接触部４２は、第２領域７２に設けられ、電気二重層コンデンサ６１の裏側で基板１２の第２面１２ｂに接する。
【００６５】
図７及び図９に示すように、第１領域７１と第２領域７２との間には、スリット７３が設けられている。これにより、第１接触部４１によって基板１２から筐体１１の第１領域７１に伝わった熱は、筐体１１の第２領域７２には伝わりにくい。なお、筐体１１は、スリット７３に代えて、溝が設けられてもよい。
【００６６】
図１０は、半導体装置１の実装構造を示す。ホスト装置２は、半導体装置１が接続される複数のコネクタ８１を有する。複数のコネクタ８１は、例えば鉛直方向に略等間隔で並べられている。複数の半導体装置１は、ホスト装置２のコネクタ８１に其々接続され、鉛直方向に略平行に並べられている。
【００６７】
ホスト装置２は、半導体装置１を間に挟んでコネクタ８１とは反対側にファン８２を有する。ファン８２は、電気二重層コンデンサ６１が収容された半導体装置１の第２端部１１ｂ（後端部）に風を送る。
【００６８】
このような構成によれば、第１実施形態と同様に、半導体装置１の放熱性を向上させることができる。
【００６９】
本実施形態では、半導体装置１は、基板１２の第２端部２６ｂに実装された電気二重層コンデンサ６１をさらに備える。ここで、筐体１１が接触部４１，４２を有する場合、コントローラチップ１４や半導体メモリチップ１３からの熱が、筐体１１を介して電気二重層コンデンサ６１に伝わる可能性がある。
【００７０】
そこで本実施形態では、筐体１１は、コントローラチップ１４に面した第１領域７１と、電気二重層コンデンサ６１に面した第２領域７２とを有し、第１領域７１と第２領域７２との間にスリット７３が設けられている。このため、第１接触部４１によって基板１２から筐体１１の第１領域７１に伝わった熱は、電気二重層コンデンサ６１に伝わりにくい。これにより、電気二重層コンデンサ６１を熱から保護することができる。これにより、電気二重層コンデンサ６１の誤動作を防止し、半導体装置１の信頼性を向上させることができる。
【００７１】
また、第２接触部４２が電気二重層コンデンサ６１の裏側で基板１２の第２面１２ｂに接すると、電気二重層コンデンサ６１近傍の熱を筐体１１に逃がすことができるので、電気二重層コンデンサ６１の温度上昇をさらに抑制することができる。さらに本実施形態のように、ホスト装置２が筐体１１の第２端部１１ｂ（または第２領域７２）を冷却するファン８２を備えると、電気二重層コンデンサ６１の温度上昇をさらに抑制することができる。
【００７２】
（第４実施形態）  
図１１は、第４実施形態に係る基板１２の第２面１２ｂを示す。本実施形態に係る基板１２は、基板１２の第２面１２ｂの最外層にグラウンド層２４のベタ層を有する。本実施形態では、グラウンド層２４は、基板１２の第２面１２ｂの略全面に露出領域２４ａを有する。なお説明の便宜上、図中の露出領域２４ａにはハッチングを施している。露出領域２４ａは、例えば基板１２の面積の半分以上の大きさである。一方で、筐体１１は、グラウンド層２４の露出領域２４ａの外形に対応した大きさの接触部４１を有する。つまり本実施形態では、基板１２の略全域に亘って筐体１１と基板１２とが接している。
【００７３】
このような構成によれば、第１実施形態と同様に、半導体装置１の放熱性を向上させることができる。さらに本実施形態によれば、筐体１１と基板１２との接触面積をさらに増加させることができるので、半導体装置１の放熱性をさらに向上させることができる。
【００７４】
（第５実施形態）  
図１２は、第５実施形態に係る半導体装置１を一部分解して示す。基板１２の第１面１２ａには、複数の半導体メモリチップ１３及びコントローラチップ１４が実装されている。なお説明の便宜上、コントローラチップ１４の図示は省略する。
【００７５】
本実施形態では、基板１２の第１面１２ａに温度センサ９１がさらに実装されている。筐体１１の接触部４１は、温度センサ９１の裏側で基板１２に接している。換言すれば、温度センサ９１が位置する基板１２の部分は、接触部４１によって筐体１１と均熱化され、筐体１１の温度に近くなる。
【００７６】
このような構成によれば、第１実施形態と同様に、半導体装置１の放熱性を向上させることができる。
【００７７】
ホスト装置２は、一般的に半導体装置１の筐体１１の温度状態に基づいて設計される。ここで、温度センサ９１が検出する温度は、基板１２の温度であり、筐体１１の温度ではない。そのため、筐体１１の温度を推定するために、例えば基板１２の複数個所に温度センサを配置し、それらのパラメータから筐体１１の温度を補完することなどが考えられる。しかしこの場合、筐体１１の温度を補完するためのプログラムが必要になり、半導体装置１の複雑化を招く。
【００７８】
そこで本実施形態では、筐体１１の接触部４１は、温度センサ９１の裏側で基板１２に接している。このため、温度センサ９１は、接触部４１を介して筐体１１の温度に近い温度を直接に検出することができる。これにより、筐体１１の温度の複雑な補完計算を省略または単純化することができ、温度センサ９１の個数も減らすことができる。これにより、半導体装置１のコストダウンを図ることができる。
【００７９】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具現化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。
【００８０】
筐体１１の接触部４１，４２は、基板１２に半田５１で接合されるものに限らず、基板１２に単に接するだけのものでもよい。また、接触部４１，４２は、基板１２のグラウンド層２４に接したものに限らず、グラウンド層２４以外のところに接するものでもよい。
【符号の説明】
【００８１】
１…半導体装置、２…ホスト装置、１１…筐体、１２…基板、１２ａ…第１面、１２ｂ…第２面、１３…半導体メモリチップ、１４…コントローラチップ、１５…コネクタ、２４…グラウンド層、２６ａ…第１端部、２６ｂ…第２端部、２６ｃ…中央部、４１，４２…接触部、５１…半田、６１…電気二重層コンデンサ、７１…第１領域、７２…第２領域、７３…スリット、９１…温度センサ。
【図１】
2015135852.tif 000003
【図２】
2015135852.tif 000004
【図３】
2015135852.tif 000005
【図４】
2015135852.tif 000006
【図５】
2015135852.tif 000007
【図６】
2015135852.tif 000008
【図７】
2015135852.tif 000009
【図８】
2015135852.tif 000010
【図９】
2015135852.tif 000011
【図１０】
2015135852.tif 000012
【図１１】
2015135852.tif 000013
【図１２】
2015135852.tif 000014