(57)【要約】【課題】トレンチゲートを備える半導体装置のオン抵抗を低下する技術を提供する。【解決手段】半導体装置１の半導体層１０は、ｎ+型のソースコンタクト領域１５、ｐ型のベース領域１３、ｎ-型のドリフト領域１２及びｎ+型の低抵抗領域１６を有する。低抵抗領域１６は、トレンチゲート２８の側面に対向する位置からトレンチゲート２８の底面よりも深い位置まで深さ方向に沿って伸びる。低抵抗領域１６のドーパント濃度が、ドリフト領域１２のドーパント濃度よりも濃い。【選択図】図１
2015133447.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、
前記半導体層の一方の主面から深部に向けて深さ方向に伸びるトレンチゲートと、を備えており、
前記半導体層は、
前記一方の主面に露出し、前記トレンチゲートの側面に接する第１導電型のコンタクト領域と、
前記コンタクト領域の下方に配置されており、トレンチゲートの側面に接する第２導電型のベース領域と、
前記ベース領域の下方に配置されており、前記トレンチゲートの底面に接する第１導電型の高抵抗領域と、
前記トレンチゲートの側面に対向する位置から前記トレンチゲートの底面よりも深い位置まで前記深さ方向に沿って伸びる第１導電型の低抵抗領域と、を有しており、
前記低抵抗領域のドーパント濃度が、前記高抵抗領域のドーパント濃度よりも濃い半導体装置。
【請求項２】
前記低抵抗領域が、前記トレンチゲートの側面に接する請求項１に記載の半導体装置。
【請求項３】
前記トレンチゲートの側面に直交する方向の前記低抵抗領域の幅が、前記トレンチゲートの側面に形成される反転層よりも大きい請求項２に記載の半導体装置。
【請求項４】
前記低抵抗領域が、前記ベース領域に接する請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記低抵抗領域が、前記ベース領域に侵入する請求項４に記載の半導体装置。
【請求項６】
前記半導体層は、
前記高抵抗領域の下方に配置されており、前記高抵抗領域のドーパント濃度よりも濃いドーパント濃度を有する高濃度領域をさらに有しており、
前記低抵抗領域が前記高濃度領域に接する請求項１〜５のいずれか一項に記載の半導体装置。
【請求項７】
前記低抵抗領域のドーパント濃度が、前記ベース領域側よりも前記高濃度領域側で低い請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示される技術は、トレンチゲートを備える半導体装置に関する。
【背景技術】
【０００２】
図１２に、トレンチゲートを備える半導体装置を例示する。この種の半導体装置のオン抵抗は概ね、チャネル抵抗Ｒｃとアキュミュレーション抵抗Ｒａとドリフト抵抗Ｒｄの合計となる。チャネル抵抗Ｒｃは、トレンチゲートの側面であってｐ型ベース領域内に形成される反転層の抵抗である。アキュミュレーション抵抗Ｒａは、トレンチゲートの側面であってｎ型ドリフト領域内に形成される電子蓄積層の抵抗である。ドリフト抵抗Ｒｄは、トレンチゲートの下方であってｎ型ドリフト領域の抵抗である。
【０００３】
特許文献１は、トレンチゲートの側面にｎ型の半導体領域を形成し、アキュミュレーション抵抗Ｒａを低下させる技術を開示する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３６３４９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
オン抵抗をさらに低下する技術が望まれている。本明細書は、トレンチゲートを備える半導体装置のオン抵抗を低下する技術を提供する。
【課題を解決するための手段】
【０００６】
本明細書で開示される半導体装置は、半導体層及びトレンチゲートを備える。トレンチゲートは、半導体層の一方の主面から深部に向けて深さ方向に伸びる。半導体層は、第１導電型のコンタクト領域、第２導電型のベース領域、第１導電型の高抵抗領域及び第１導電型の低抵抗領域を有する。コンタクト領域は、半導体層の一方の主面に露出し、トレンチゲートの側面に接する。ベース領域は、コンタクト領域の下方に配置されており、トレンチゲートの側面に接する。高抵抗領域は、ベース領域の下方に配置されており、トレンチゲートの底面に接する。低抵抗領域は、トレンチゲートの側面に対向する位置からトレンチゲートの底面よりも深い位置まで深さ方向に沿って伸びる。低抵抗領域のドーパント濃度が、高抵抗領域のドーパント濃度よりも濃い。
【０００７】
上記の半導体装置では、低抵抗領域がトレンチゲートの側面に対向する位置からトレンチゲートの底面よりも深い位置まで深さ方向に沿って伸びる。このため、アキュミュレーション抵抗及びドリフト抵抗の双方が低下するので、オン抵抗が低下する。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施例の半導体装置の要部断面図を模式的に示す。
【図２】図２は、実施例の半導体装置を製造する方法の一工程を示す。
【図３】図３は、実施例の半導体装置を製造する方法の一工程を示す。
【図４】図４は、実施例の半導体装置を製造する方法の一工程を示す。
【図５】図５は、実施例の半導体装置を製造する方法の一工程を示す。
【図６】図６は、実施例の半導体装置を製造する方法の一工程を示す。
【図７】図７は、変形例の半導体装置の要部断面図を模式的に示す。
【図８】図８は、変形例の半導体装置の要部断面図を模式的に示す。
【図９】図９は、変形例の半導体装置の要部断面図を模式的に示す。
【図１０】図１０は、変形例の半導体装置の要部断面図を模式的に示す。
【図１１】図１１は、変形例の半導体装置の要部断面図を模式的に示す。
【図１２】図１２は、従来の半導体装置の要部断面図を模式的に示す。
【発明を実施するための形態】
【０００９】
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
【００１０】
本明細書で開示される半導体装置は、半導体層及びトレンチゲートを備えていてもよい。半導体層の材料は特に制限されるものではない。一例では、半導体層の材料は、炭化珪素、シリコン、及び、窒化ガリウム等の窒化物半導体を含む。トレンチゲートは、半導体層の一方の主面から深部に向けて深さ方向に伸びていてもよい。半導体層は、第１導電型のコンタクト領域、第２導電型のベース領域、第１導電型の高抵抗領域及び第１導電型の低抵抗領域を有していてもよい。コンタクト領域は、半導体層の一方の主面に露出し、トレンチゲートの側面に接していてもよい。ベース領域は、コンタクト領域の下方に配置されており、トレンチゲートの側面に接していてもよい。高抵抗領域は、ベース領域の下方に配置されており、トレンチゲートの底面に接していてもよい。このように、半導体装置は、コンタクト領域とベース領域と高抵抗領域とトレンチゲートで構成されるＭＩＳ構造を有していてもよい。一例では、半導体装置は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を含む。低抵抗領域は、トレンチゲートの側面に対向する位置からトレンチゲートの底面よりも深い位置まで深さ方向に沿って伸びていてもよい。低抵抗領域のドーパント濃度が、高抵抗領域のドーパント濃度よりも濃くてもよい。
【００１１】
低抵抗領域が、トレンチゲートの側面に接していてもよい。これにより、アキュミュレーション抵抗が低下し、半導体装置のオン抵抗が低下する。
【００１２】
トレンチゲートの側面に直交する方向の低抵抗領域の幅が、トレンチゲートの側面に形成される反転層よりも大きくてよい。これにより、低抵抗領域は、トレンチゲートの側面に沿って流れるキャリアの経路を含むように配置されるので、アキュミュレーション抵抗が低下し、半導体装置のオン抵抗が低下する。
【００１３】
低抵抗領域が、ベース領域に接してもよい。これにより、アキュミュレーション抵抗が低下し、半導体装置のオン抵抗が低下する。さらに、この実施形態では、低抵抗領域が、ベース領域に侵入するように構成されていてもよい。これにより、チャネル抵抗も低下し、半導体装置のオン抵抗が低下する。
【００１４】
半導体層は、高濃度領域をさらに有していてもよい。高濃度領域は、高抵抗領域の下方に配置されており、高抵抗領域のドーパント濃度よりも濃いドーパント濃度を有していてもよい。この場合、低抵抗領域が高濃度領域に接してもよい。これにより、ドリフト抵抗が低下し、半導体装置のオン抵抗が低下する。また、この実施形態では、低抵抗領域のドーパント濃度が、ベース領域側よりも高濃度領域側で低くてもよい。これにより、半導体装置の耐圧の低下を抑制しながら、ドリフト抵抗を低下させることができる。
【実施例】
【００１５】
図１に、半導体装置１の要部断面図であるハーフセルを示す。半導体装置１は、ＭＯＳＦＥＴであり、実際の全体構成は、ハーフセルの両端をそれぞれ線対称の軸として紙面左右方向に繰返した構成となる。
【００１６】
半導体装置１は、炭化珪素の半導体層１０、半導体層１０の第１主面（以下、裏面という）を被覆するドレイン電極２２、半導体層１０の第２主面（以下、上面という）を被覆するソース電極２４、及び半導体層１０の上層部に設けられているトレンチゲート２８を備える。
【００１７】
半導体層１０は、ｎ+型のドレイン領域１１、ｎ-型のドリフト領域１２、ｐ型のベース領域１３、ｐ+型のベースコンタクト領域１４、ｎ+型のソースコンタクト領域１５、及びｎ+型の低抵抗領域１６を有する。
【００１８】
ドレイン領域１１は、半導体層１０の裏層部に設けられており、半導体層１０の裏面に露出する。ドレイン領域１１は、ドレイン電極２２にオーミック接触する。ドレイン領域１１は、特許請求の範囲に記載の高濃度領域の一例である。一例では、ドレイン領域１１のドーパント濃度は、１×１０18〜１×１０19ｃｍ-3である。
【００１９】
ドリフト領域１２は、ドレイン領域１１上に設けられており、ドレイン領域１１に接触する。ドリフト領域１２は、ドレイン領域１１とベース領域１３を隔てている。ドリフト領域１２は、特許請求の範囲の高抵抗領域の一例である。一例では、ドリフト領域１２のドーパント濃度は、１×１０15〜１×１０17ｃｍ-3である。
【００２０】
ベース領域１３は、ドリフト領域１２上に設けられており、ドリフト領域１２に接触する。ベース領域１３は、ドリフト領域１２とソースコンタクト領域１５を隔てている。一例では、ベース領域１３のドーパント濃度は、５×１０16〜５×１０17ｃｍ-3である。
【００２１】
ベースコンタクト領域１４は、ベース領域１３上に設けられており、ベース領域１３に接触する。ベースコンタクト領域１４は、半導体層１０の上層部に設けられており、半導体層１０の上面に露出する。ベースコンタクト領域１４は、ソース電極２４にオーミック接触する。一例では、ベースコンタクト領域１４のドーパント濃度は、１×１０18〜１×１０20ｃｍ-3である。
【００２２】
ソースコンタクト領域１５は、ベース領域１３上に設けられており、ベース領域１３に接触する。ソースコンタクト領域１５は、半導体層１０の上層部に設けられており、半導体層１０の上面に露出する。ソースコンタクト領域１５は、ソース電極２４にオーミック接触する。ソースコンタクト領域１５は、特許請求の範囲に記載のコンタクト領域の一例である。一例では、ソースコンタクト領域１５のドーパント濃度は、１×１０18〜１×１０20ｃｍ-3である。
【００２３】
低抵抗領域１６は、トレンチゲート２８の側面に対向する位置に設けられている。より具体的には、低抵抗領域１６は、トレンチゲート２８のうちのドリフト領域１２に侵入する部分の側面に対向する位置に設けられている。低抵抗領域１６は、深さ方向（紙面上下方向）に伸びており、上端がベース領域１３に接触しており、下端がトレンチゲート２８の底面よりも深い位置まで伸びる。低抵抗領域１６は、トレンチゲート２８の側面に接触しており、トレンチゲート２８の底面に接触しない。低抵抗領域１６のドーパント濃度が、ドリフト領域１２のドーパント濃度よりも濃い。一例では、低抵抗領域１６のドーパント濃度は、１×１０16〜１×１０18ｃｍ-3である。
【００２４】
図１に示される破線ＣＨは、後述するように、半導体装置１がオンしたときにベース領域１３内に形成される反転層の範囲を示す。電子の移動経路であるチャネルは、この反転層の範囲よりもトレンチゲート２８側に形成される。トレンチゲート２８の側面に直交する方向（紙面左右方向）の低抵抗領域１６の幅Ｗ１６の下限は、トレンチゲート２８の側面に形成される反転層の幅よりも大きいのが望ましい。一例では、低抵抗領域１６の幅Ｗ１６の下限は、０．１μｍであるのが望ましい。また、低抵抗領域１６の幅Ｗ１６の上限は、後述するように、ドリフト領域１２とベース領域１３のｐｎ接合面から伸展する空乏層を阻害しないように設定されているのが望ましい。低抵抗領域１６の幅Ｗ１６の上限は、ドリフト領域１２とベース領域１３のｐｎ接合面の面積等に基づいて適宜に設定され得るが、一例では、０．５μｍであるのが望ましい。
【００２５】
トレンチゲート２８は、半導体層１０の上面から深さ方向に伸びており、ベース領域１３を貫通してドリフト領域１２に接する。トレンチゲート２８は、側面がソースコンタクト領域１５とベース領域１３と低抵抗領域１６に接触しており、底面がドリフト領域１２に接触する。トレンチゲート２８は、ゲート電極２６とそのゲート電極２６を被覆するゲート絶縁膜２７を有する。トレンチゲート２８は、半導体層１０の上面に直交する方向（紙面上下方向）から観測したときに、ストライプ状に配置されている。この例に代えて、トレンチゲート２８は、半導体層１０の上面に直交する方向から観測したときに、格子状に配置されていてもよい。
【００２６】
次に、半導体装置１の動作を説明する。ドレイン電極２２に正の電圧が印加され、ソース電極２４に接地電圧が印加され、トレンチゲート２８のゲート電極２６に正の電圧が印加されている状態では、半導体装置１がオンする。このとき、トレンチゲート２８の側面に対向するベース領域１３に反転層が形成される。ソースコンタクト領域１５から注入された電子は、ベース領域１３の反転層を経由した後、トレンチゲート２８の側面に沿って低抵抗領域１６内を流れる。低抵抗領域１６のドーパント濃度はドリフト領域１２のドーパント濃度よりも濃いので、低抵抗領域１６は電子にとって低抵抗な領域である。このため、半導体装置１では、アキュミュレーション抵抗が低下する。さらに、低抵抗領域１６の下端がトレンチゲート２８の底面よりも深い位置まで伸びており、換言すれば、低抵抗領域１６がドリフト領域１２に侵入して設けられている。このため、半導体装置１では、ドリフト抵抗も低下する。このように、半導体装置１では、低抵抗領域１６が設けられていることにより、アキュミュレーション抵抗及びドリフト抵抗が低下し、オン抵抗が低下する。
【００２７】
ドレイン電極２２に正の電圧が印加され、ソース電極２４に接地電圧が印加され、トレンチゲート２８のゲート電極２６に接地電圧が印加されている状態では、半導体装置１がオフする。このとき、トレンチゲート２８の側面に対向するベース領域１３の反転層が消失し、半導体装置１の導通が停止する。半導体装置１がオフすると、ドリフト領域１２とベース領域１３のｐｎ接合面から空乏層が伸展し、その空乏層がドレイン電極２２とソース電極２４の間の電位差を負担する。低抵抗領域１６の幅Ｗ１６は薄く形成されているので、ｐｎ接合面からドリフト領域１２内に伸展する空乏層は十分な範囲に広がることができる。このため、半導体装置１の耐圧は、低抵抗領域１６が設けられていても、十分に高い値を維持することができる。
【００２８】
さらに、低抵抗領域１６は、トレンチゲート２８の底面に接していない。トレンチゲート２８の底面は、ドリフト領域１２に接触する。トレンチゲート２８の底面は、電界が集中し易い箇所である。仮に、ドーパント濃度の濃い低抵抗領域１６がトレンチゲート２８の底面に接触していると、トレンチゲート２８の底面の電界がさらに集中する。半導体装置１では、低抵抗領域１６がトレンチゲート２８の底面に接触しないように設けられているので、このような電界集中を回避することができる。このため、トレンチゲート２８のゲート絶縁膜２７の破壊が抑制される。
【００２９】
次に、半導体装置１の製造方法の一例を説明する。まず、図２に示されるように、エピタキシャル成長技術を利用して、ドレイン領域１１上にドリフト領域１２を形成する。次に、ドリフト領域１２上にマスク３２をパターニングし、イオン注入技術を利用して、そのマスク３２越しにドーパントを導入し、低抵抗領域１６を形成する。
【００３０】
次に、図３に示されるように、マスク３２を除去した後、エピタキシャル成長技術を利用して、ドリフト領域１２上にベース領域１３を形成する。
【００３１】
次に、図４に示されるように、エピタキシャル成長技術を利用して、ベース領域１３上にソースコンタクト領域１５を形成する。
【００３２】
次に、図５に示されるように、ソースコンタクト領域１５上にマスク３４をパターニングし、イオン注入技術を利用して、そのマスク３４越しにドーパントを導入し、ベースコンタクト領域１４を形成する。
【００３３】
次に、図６に示されるように、ソースコンタクト領域１５及びベースコンタクト領域１４上にマスク３６をパターニングし、ドライエッチング技術を利用して、マスク３６から露出する部分をエッチングしてトレンチ３８を形成する。トレンチ３８の深さは、低抵抗領域１６を越えない範囲に設定される。
【００３４】
次に、トレンチ３８内にトレンチゲート２８を形成し、ドレイン電極２２及びソース電極２４を被膜することで、半導体装置１が完成する。上記製造方法は一例であり、様々な変更が可能である。例えば、ベース領域１３を形成した後に、飛程距離を深く設定したイオン注入技術により低抵抗領域１６を形成してもよい。
【００３５】
次に、本実施例の半導体装置１の変形例を例示する。共通する構成要素については共通の符号を付し、その説明を省略する。
【００３６】
図７に示す変形例の半導体装置２では、低抵抗領域１６の上端がベース領域１３に侵入するように設けられている。ベース領域１３内に侵入する低抵抗領域１６の長さは、オフ状態でドリフト領域１２とベース領域１３のｐｎ接合面からベース領域１３内に伸展する空乏層の範囲内となるように設定されている。この例の半導体装置２では、耐圧が維持されながら、チャネル抵抗が低下する。
【００３７】
図８に示す変形例の半導体装置３では、低抵抗領域１６の上端がベース領域１３から離れている。この例の半導体装置３では、ドリフト領域１２とベース領域１３のｐｎ接合の面積が大きく確保されるので、耐圧が増加する。
【００３８】
図９に示す変形例の半導体装置４では、低抵抗領域１６がトレンチゲート２８の側面に部分的に接触するように設けられている。この例の半導体装置４であっても、オン抵抗の低下効果が得られる。
【００３９】
図１０に示す変形例の半導体装置５では、低抵抗領域１６の下端がドリフト領域１２を越えてドレイン領域１１に接触する。この例の半導体装置４では、ドリフト抵抗が低下するので、オン抵抗がさらに低下する。なお、この例の低抵抗領域１６のドーパント濃度は、ベース領域１３側で濃く、ドレイン領域１１側で薄く調整されているのが望ましい。一例では、低抵抗領域１６のドーパント濃度が、ベース領域１３からドレイン領域１１に向けて漸減しているのが望ましい。このような濃度関係を有する半導体装置５では、ドレイン領域１１の電位が低抵抗領域１６を介して伝わり難くなるので、耐圧の低下が抑えられる。このため、この例の半導体装置５では、耐圧が維持されながら、ドリフト抵抗が低下する。
【００４０】
図１１に示す変形例の半導体装置６では、低抵抗領域１６が、深さ方向とは異なる方向に伸びている。この例の半導体装置６でも、低抵抗領域１６がトレンチゲート２８の底面に接触していないので、トレンチゲート２８の底面の電界が集中することを回避することができる。
【００４１】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４２】
１０：半導体層、  １１：ドレイン領域、  １２：ドリフト領域、  １３：ベース領域、  １４：ベースコンタクト領域、  １５：ソースコンタクト領域、  １６：低抵抗領域、  ２２：ドレイン電極、  ２４：ソース電極、  ２６：ゲート電極、  ２７：ゲート絶縁膜、  ２８：トレンチゲート
【図１】
2015133447.tif 000003
【図２】
2015133447.tif 000004
【図３】
2015133447.tif 000005
【図４】
2015133447.tif 000006
【図５】
2015133447.tif 000007
【図６】
2015133447.tif 000008
【図７】
2015133447.tif 000009
【図８】
2015133447.tif 000010
【図９】
2015133447.tif 000011
【図１０】
2015133447.tif 000012
【図１１】
2015133447.tif 000013
【図１２】
2015133447.tif 000014