(57)【要約】【課題】結晶性の酸化物半導体膜、および該酸化物半導体膜を用いた半導体装置を提供する。【解決手段】インジウム原子および酸素原子を有する層の上下を、ガリウム原子、亜鉛原子および酸素原子を有する層によって挟んだ構造を有する複数の平板状の粒子を有し、複数の平板状の粒子の向きが不規則に配置され、透過型電子顕微鏡によって、結晶粒界が確認されない酸化物半導体膜である。【選択図】図１
2015038980.tif 000002
【特許請求の範囲】
【請求項１】
インジウム原子および酸素原子を有する層の上下を、ガリウム原子、亜鉛原子および酸素原子を有する層によって挟んだ構造を有する複数の平板状の粒子を有し、
複数の前記平板状の粒子の向きが不規則に配置され、
透過型電子顕微鏡によって、結晶粒界が確認されないことを特徴とする酸化物半導体膜。
【請求項２】
請求項１において、
前記平板状の粒子は、厚さが０．５ｎｍ以上０．９ｎｍ以下であり、かつ平面の円相当径が１ｎｍ以上３ｎｍ以下であることを特徴とする酸化物半導体膜。
【請求項３】
請求項１または請求項２において、
前記平板状の粒子は、原子配列の秩序性を有することを特徴とする酸化物半導体膜。
【請求項４】
結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物を含むターゲットにイオンを衝突させることで、インジウム原子および酸素原子を有する層の上下を、ガリウム原子、亜鉛原子および酸素原子を有する層によって挟んだ構造を有する複数の平板状の粒子を剥離させ、
前記平板状の粒子を、表面温度が１５℃以上３５℃以下の基板上に不規則に堆積させることを特徴とする酸化物半導体膜の作製方法。
【請求項５】
請求項４において、
前記ターゲットに含まれる前記結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物の組成式がＩｎＧａＺｎＯ４であることを特徴とする酸化物半導体膜の作製方法。
【請求項６】
ゲート電極と、
前記ゲート電極と接するゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極と向かい合う請求項１乃至請求項３のいずれか一に記載の酸化物半導体膜と、を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体膜、半導体装置、表示装置、液晶表示装置、発光装置に関する。または、半導体膜、半導体装置、表示装置、液晶表示装置、発光装置、記憶装置の製造方法に関する。または、半導体装置、表示装置、液晶表示装置、発光装置、記憶装置の駆動方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、表示装置、記憶装置、半導体回路および電子機器などは、半導体装置に含まれる場合や半導体装置を有する場合がある。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体膜を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体膜としてシリコン膜が知られている。
【０００４】
トランジスタの半導体膜に用いられるシリコン膜は、用途によって非晶質シリコン膜と多結晶シリコン膜とが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコン膜を用いると好適である。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコン膜を用いると好適である。多結晶シリコン膜は、非晶質シリコン膜に対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。
【０００５】
近年は、酸化物半導体膜が注目されている。例えば、非晶質Ｉｎ−Ｇａ−Ｚｎ酸化物膜を用いたトランジスタが開示されている（特許文献１参照。）。酸化物半導体膜は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタの半導体膜に用いることができる。また、酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。また、非晶質シリコン膜を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
【０００６】
ところで、１９８５年には、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶の合成が報告されている（非特許文献１参照。）。また、Ｉｎ−Ｇａ−Ｚｎ酸化物がホモロガス構造をとり、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは自然数。）という組成式で記述されることが報告されている（非特許文献２参照。）。
【０００７】
また、非晶質Ｉｎ−Ｇａ−Ｚｎ酸化物膜を用いたトランジスタと比べ、優れた電気特性および信頼性を有する、結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物膜を用いたトランジスタについて報告されている（非特許文献３参照。）。ここでは、ＣＡＡＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌ）を有するＩｎ−Ｇａ−Ｚｎ酸化物膜は、結晶粒界が明確に確認されないことが報告されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−１６５５２８号公報
【非特許文献】
【０００９】
【非特許文献１】Ｎ．  Ｋｉｍｉｚｕｋａ，  ａｎｄ  Ｔ．  Ｍｏｈｒｉ：  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｈｅｍｉｓｔｒｙ  １９８５  ｖｏｌ．６０  ｐ３８２−ｐ３８４
【非特許文献２】Ｎ．  Ｋｉｍｉｚｕｋａ，  Ｍ．  Ｉｓｏｂｅ，  ａｎｄ  Ｍ．  Ｎａｋａｍｕｒａ：  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｈｅｍｉｓｔｒｙ  １９９５  ｖｏｌ．１１６  ｐ１７０−ｐ１７８
【非特許文献３】Ｓ．  Ｙａｍａｚａｋｉ，  Ｊ．  Ｋｏｙａｍａ，  Ｙ．  Ｙａｍａｍｏｔｏ，  ａｎｄ  Ｋ．  Ｏｋａｍｏｔｏ：  ＳＩＤ  ２０１２  ＤＩＧＥＳＴ  ｐ１８３−ｐ１８６
【発明の概要】
【発明が解決しようとする課題】
【００１０】
結晶性の酸化物半導体膜を提供することを課題の一とする。または、結晶性の酸化物半導体膜を作製する方法を提供することを課題の一とする。
【００１１】
または、当該酸化物半導体膜を成膜可能なスパッタリング用ターゲットを提供することを課題の一とする。
【００１２】
または、当該スパッタリング用ターゲットの使用方法を提供することを課題の一とする。
【００１３】
または、酸化物半導体膜を用いた電気特性の安定したトランジスタを提供することを課題の一とする。
【００１４】
または、当該トランジスタを有する信頼性の高い半導体装置を提供することを課題の一とする。
【００１５】
または、オフ電流の低い半導体装置を提供することを課題とする。または、消費電力の低い半導体装置を提供することを課題とする。または、新規な半導体装置を提供することを課題とする。
【００１６】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１７】
本発明の一態様は、インジウム原子および酸素原子を有する層の上下を、ガリウム原子、亜鉛原子および酸素原子を有する層によって挟んだ構造を有する複数の平板状の粒子を有し、複数の平板状の粒子の向きが不規則に配置され、透過型電子顕微鏡によって、結晶粒界が確認されない酸化物半導体膜である。
【００１８】
なお、平板状の粒子は、厚さが０．５ｎｍ以上０．９ｎｍ以下であり、かつ平面の円相当径が１ｎｍ以上３ｎｍ以下であると好ましい。また、平板状の粒子は、原子配列の秩序性を有する。
【００１９】
または、本発明の一態様は、結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物を含むターゲットにイオンを衝突させることで、インジウム原子および酸素原子を有する層の上下を、ガリウム原子、亜鉛原子および酸素原子を有する層によって挟んだ構造を有する複数の平板状の粒子を剥離させ、平板状の粒子を、表面温度が１５℃以上３５℃以下の基板上に不規則に堆積させる酸化物半導体膜の作製方法である。
【００２０】
なお、ターゲットに含まれる結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物の組成式がＩｎＧａＺｎＯ４であると好ましい。
【００２１】
または、本発明の一態様は、ゲート電極と、ゲート電極と接するゲート絶縁膜と、ゲート絶縁膜を介してゲート電極と向かい合う上述したいずれかの酸化物半導体膜と、を有するトランジスタである。または、本発明の一態様は、当該トランジスタを有する半導体装置である。
【発明の効果】
【００２２】
結晶性の酸化物半導体膜を提供することができる。
【００２３】
または、当該酸化物半導体膜を成膜可能なスパッタリング用ターゲットを提供することができる。
【００２４】
または、酸化物半導体膜を用いた電気特性の安定したトランジスタを提供することができる。
【００２５】
または、当該トランジスタを有する信頼性の高い半導体装置を提供することができる。
【００２６】
または、オフ電流の低い半導体装置を提供することができる。または、消費電力の低い半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】ペレットを示す図。
【図２】本発明の一態様に係る酸化物半導体膜の成膜方法を示すモデル図。
【図３】本発明の一態様に係るターゲットの断面ＨＡＡＤＦ−ＳＴＥＭ像。
【図４】ＩｎＧａＺｎＯ４の結晶を説明する図。
【図５】非晶質ライクＯＳ膜およびｎｃ−ＯＳ膜のＣＰＭ測定結果を示す図。
【図６】ＣＡＡＣ−ＯＳ膜のＣＰＭ測定結果を示す図。
【図７】ｎｃ−ＯＳ膜の高分解能平面ＴＥＭ像、ならびに高分解能平面ＴＥＭ像のフーリエ変換像、および高分解能平面ＴＥＭ像の逆フーリエ変換像。
【図８】ｎｃ−ＯＳ膜のナノビーム電子線回折パターン。
【図９】石英基板のナノビーム電子線回折パターン。
【図１０】数ｎｍまで薄片化したｎｃ−ＯＳ膜のナノビーム電子線回折パターン。
【図１１】本発明の一態様に係るトランジスタの一例を示す上面図および断面図。
【図１２】本発明の一態様に係るトランジスタの一部を示す断面図。
【図１３】本発明の一態様に係るトランジスタの一例を示す上面図および断面図。
【図１４】本発明の一態様に係る表示装置の一例を示すブロック図および回路図。
【図１５】本発明の一態様に係る表示装置の一例を示す上面図および断面図。
【図１６】本発明の一態様に係る半導体記憶装置の一例を示す回路図およびタイミングチャート。
【図１７】本発明の一態様に係る半導体記憶装置の一例を示すブロック図および回路図。
【図１８】本発明の一態様に係るＣＰＵの一例を示すブロック図。
【図１９】本発明の一態様に係る半導体装置の設置例を示す図。
【発明を実施するための形態】
【００２８】
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２９】
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されている場合がある。
【００３０】
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
【００３１】
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００３２】
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
【００３３】
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
【００３４】
なお、半導体層の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１ａｔｏｍｉｃ％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体層のＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅ）が高くなることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体層が酸化物半導体層である場合、半導体層の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体層がシリコン層である場合、半導体層の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【００３５】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
【００３６】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【００３７】
＜酸化物半導体膜の構造＞
以下では、トランジスタの半導体膜に用いることが可能な酸化物半導体膜の構造について説明する。
【００３８】
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
【００３９】
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
【００４０】
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
【００４１】
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【００４２】
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜における主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
【００４３】
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
【００４４】
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
【００４５】
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
【００４６】
次に、多結晶酸化物半導体膜について説明する。
【００４７】
多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒を確認することができる。また、多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒界を確認できる場合がある。
【００４８】
多結晶酸化物半導体膜は、高い結晶性を有するため、高い電子移動度を有する場合がある。したがって、多結晶酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有する。ただし、多結晶酸化物半導体膜は、結晶粒界に不純物が偏析する場合がある。また、多結晶酸化物半導体膜の結晶粒界は欠陥準位となる。多結晶酸化物半導体膜は、結晶粒界がキャリアトラップやキャリア発生源となる場合があるため、多結晶酸化物半導体膜を用いたトランジスタは、ＣＡＡＣ−ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。
【００４９】
次に、微結晶酸化物半導体膜について説明する。
【００５０】
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
【００５１】
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いて電子線回折パターン（制限視野電子線回折パターンともいう。）を取得すると、ハローパターンのような回折パターンが観測される。一方、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いてｎｃ−ＯＳ膜の電子線回折パターン（ナノビーム電子線回折パターンともいう。）を取得すると、スポットが観測される。また、ｎｃ−ＯＳ膜のナノビーム電子線回折パターンを取得すると、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜のナノビーム電子線回折パターンを取得すると、リング状の領域内に複数のスポットが観測される場合がある。
【００５２】
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
【００５３】
したがって、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて、キャリア密度が高くなる場合がある。キャリア密度が高い酸化物半導体膜は、電子移動度が高くなる場合がある。したがって、ｎｃ−ＯＳ膜を用いたトランジスタは、高い電界効果移動度を有する場合がある。
【００５４】
一方、ｎｃ−ＯＳ膜を用いたトランジスタは、非晶質酸化物半導体膜を用いたトランジスタと比べて、電気特性の変動が小さく、信頼性の高いトランジスタとなる。また、ｎｃ−ＯＳ膜は、比較的不純物が多く含まれていても形成することができるため、ＣＡＡＣ−ＯＳ膜よりも形成が容易となり、用途によっては好適に用いることができる場合がある。そのため、ｎｃ−ＯＳ膜を用いたトランジスタを有する半導体装置は、生産性高く作製することができる場合がある。
【００５５】
次に、非晶質酸化物半導体膜について説明する。
【００５６】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
【００５７】
非晶質酸化物半導体膜は、ＴＥＭによる観察像で、結晶部を確認することができない。
【００５８】
非晶質酸化物半導体膜は、水素などの不純物を高い濃度で含む酸化物半導体膜である。また、非晶質酸化物半導体膜は、欠陥準位密度の高い酸化物半導体膜である。
【００５９】
不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜は、キャリアトラップやキャリア発生源が多い酸化物半導体膜である。
【００６０】
したがって、非晶質酸化物半導体膜は、ｎｃ−ＯＳ膜と比べて、キャリア密度が高くなる場合がある。そのため、非晶質酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になりやすい。したがって、ノーマリーオンの電気特性が求められるトランジスタに好適に用いることができる場合がある。非晶質酸化物半導体膜は、欠陥準位密度が高いため、キャリアトラップが多くなる場合がある。したがって、非晶質酸化物半導体膜を用いたトランジスタは、ＣＡＡＣ−ＯＳ膜やｎｃ−ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる。
【００６１】
次に、単結晶酸化物半導体膜について説明する。
【００６２】
単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない）酸化物半導体膜である。そのため、キャリア密度を低くすることができる。したがって、単結晶酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になることが少ない。また、単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低いため、キャリアトラップが少なくなる場合がある。したがって、単結晶酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
【００６３】
なお、酸化物半導体膜は、欠陥が少ないと密度が高くなる。また、酸化物半導体膜は、結晶性が高いと密度が高くなる。また、酸化物半導体膜は、水素などの不純物濃度が低いと密度が高くなる。単結晶酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜よりも密度が高い。また、ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも密度が高い。また、多結晶酸化物半導体膜は、微結晶酸化物半導体膜よりも密度が高い。また、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも密度が高い。
【００６４】
以上に示したように、酸化物半導体膜は様々な構造をとることがわかる。また、各々の構造は、それぞれ利点を有するため、用途に応じて最適な構造を有する酸化物半導体膜を用いることが好ましい。
【００６５】
＜ｎｃ−ＯＳ膜の成膜モデル＞
以下では、本発明の一態様に係る結晶性の酸化物半導体膜であるｎｃ−ＯＳ膜について説明する。
【００６６】
ｎｃ−ＯＳ膜は、結晶中の劈開面を利用して成膜することができる。以下では、スパッタリング法によるｎｃ−ＯＳ膜の成膜モデルについて説明する。
【００６７】
図２は、スパッタリング法によりｎｃ−ＯＳ膜が成膜される様子を示した成膜室内の模式図である。
【００６８】
ターゲット１８０は、バッキングプレート１６０上に接着されている。ターゲット１８０およびバッキングプレート１６０下には、マグネット１７０ａ、マグネット１７０ｂおよびマグネット１７０ｃが配置される。マグネット１７０ａ、マグネット１７０ｂおよびマグネット１７０ｃによって、ターゲット１８０上には磁力線１９０で表される磁界が生じている。なお、マグネット１７０ａおよびマグネット１７０ｃはバッキングプレート１６０側をＳ極としており、マグネット１７０ｂはバッキングプレート１６０側をＮ極としているが、これに限定されない。例えば、マグネット１７０ａおよびマグネット１７０ｃはバッキングプレート１６０側をＮ極とし、マグネット１７０ｂはバッキングプレート１６０側をＳ極としても構わない。
【００６９】
ターゲット１８０は、劈開面１８５を有する。ターゲット１８０には、複数の劈開面１８５が存在するが、ここでは理解を容易にするため一つのみを示す。
【００７０】
基板１５０は、ターゲット１８０と向かい合うように配置している。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５０体積％以上の割合で含む混合ガス）で満たされ、低圧（０．１Ｐａ〜１０Ｐａ程度）に制御される。ここで、ターゲット１８０に一定以上の電圧を印加することで、放電が始まり、プラズマが確認される。なお、ターゲット１８０上の磁界によって、領域１３０は高密度プラズマ領域となる。領域１３０では、成膜ガスがイオン化することで、イオン１２０が形成される。イオン１２０は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
【００７１】
イオン１２０は、電界によってターゲット１８０側に加速され、やがてターゲット１８０と衝突する。このとき、劈開面１８５から平板状（ペレット状）のスパッタ粒子であるペレット１００が剥離し、叩き出される。
【００７２】
ペレット１００の平面の形状は、三角形（正三角形）となる場合や、三角形が２個以上６個以下合わさった形状となる場合がある。例えば、三角形（正三角形）が２個合わさった形状は四角形（ひし形）となり、三角形（正三角形）が６個合わさった形状は六角形（正六角形）となる。図２には、ペレット１００の代表的な形状として、平面が正三角形の形状、平面がひし形の形状、平面がひし形を２個並べた形状、平面が正六角形の形状の場合を示す。
【００７３】
ペレット１００は、領域１３０を通過する際にプラズマから電荷を受け取ることで、端部が負または正に帯電する場合がある。図２には、ペレット１００の平面が正六角形である場合と、平面が正三角形である場合について、拡大図を示している。拡大図に示すように、ペレット１００の端部は、酸素で終端され、当該酸素が負に帯電する可能性がある。ペレット１００は、端部が同じ極性の電荷を帯びることにより、電荷同士の反発が起こり、平板状の形状を維持することが可能となる。
【００７４】
叩き出されたペレット１００が、基板１５０に到達するまでの動きとして想定される例を示す。例えば、ペレット１００は、プラズマ中を直線的に飛ぶ。ペレット１００が、基板１５０に積み重なることで、ｎｃ−ＯＳ膜を得ることができる。基板１５０の表面温度が十分に低い場合、ペレット１００は、ほとんどマイグレーションを起こすことなく、不規則な向きで基板１５０に堆積する。基板１５０の表面温度は、例えば、室温（１５℃以上３５℃以下程度）とすればよい。
【００７５】
このように、ｎｃ−ＯＳ膜の形成には、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜が可能である。また、基板１５０の表面温度が室温程度で形成可能であるため、基板加熱機構が不要となる。したがって、安価に生産することができる。
【００７６】
なお、イオン１２０がターゲット１８０に衝突した際には、ペレット１００以外にもターゲットを構成する原子がスパッタされる可能性があるが、原子の質量はペレット１００と比べると非常に小さく、真空ポンプによってそのほとんどが成膜室の外に排気されてしまうと考えられる。
【００７７】
なお、ターゲット１８０はインジウムを一定量以上含むことが好ましい。前述したように、ペレット１００はＩｎ−Ｏ層をＧａ−Ｚｎ−Ｏ層などで挟んだ形状を有している。即ち、Ｉｎ−Ｏ層はペレット１００の芯のような役割を果たしている。したがって、Ｉｎ−Ｏ層がなくなると、ペレット１００は形状を維持することが困難となり、成膜パーティクル（成膜ゴミ）となってしまう場合がある。例えば、ターゲット１８０全体に含まれるインジウムの割合は、１原子％以上、好ましくは２原子％以上、さらに好ましくは５原子％以上、より好ましくは１０原子％以上とするとよい。
【００７８】
トランジスタの半導体膜にｎｃ−ＯＳ膜を用いる場合、ターゲット１８０は、例えば、金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、ｎｃ−ＯＳ膜が形成されやすくなる。ターゲットに含まれる金属元素の原子数比としては、例えばＩｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：Ｚｎ＝５：５：６などがある。
【００７９】
または、トランジスタの半導体膜を保護する酸化物半導体膜としてｎｃ−ＯＳ膜を用いる場合、ターゲット１８０は、金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、ｎｃ−ＯＳ膜が形成されやすくなる。ターゲットに含まれる金属元素の原子数比としては、例えばＩｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：３、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６、Ｉｎ：Ｇａ：Ｚｎ＝１：３：８、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４などがある。
【００８０】
また、ターゲット１８０は、高い結晶性を有すると好ましい。
【００８１】
以上に示した成膜モデルにより、ｎｃ−ＯＳ膜を得ることができる。
【００８２】
＜ペレットの生成について＞
以下では、高い結晶性を有するターゲットからペレットを剥離させる方法について説明する。
【００８３】
図３に、結晶性を有するＩｎ−Ｇａ−Ｚｎ酸化物のターゲットの断面における原子配列を示す。原子配列の観察には、高角散乱環状暗視野走査透過電子顕微鏡法（ＨＡＡＤＦ−ＳＴＥＭ：Ｈｉｇｈ−Ａｎｇｌｅ  Ａｎｎｕｌａｒ  Ｄａｒｋ  Ｆｉｅｌｄ  Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ）を用いた。なお、ＨＡＡＤＦ−ＳＴＥＭでは、各原子の像強度は原子番号の二乗に比例する。したがって、原子番号の近いＺｎ（原子番号３０）とＧａ（原子番号３１）とは、ほとんど区別できない。ＨＡＡＤＦ−ＳＴＥＭには、日立走査透過電子顕微鏡ＨＤ−２７００を用いた。
【００８４】
図３より、ターゲットは層状の原子配列を有していることがわかる。
【００８５】
まずは、ターゲットの劈開面について図４を用いて説明する。図４に、ターゲットに含まれるＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図４（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。また、図４（Ｂ）は、ｃ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。
【００８６】
ＩｎＧａＺｎＯ４の結晶の各結晶面における劈開に必要なエネルギーを、第一原理計算により算出した。なお、計算には、擬ポテンシャルと、平面波基底を用いた密度汎関数プログラム（ＣＡＳＴＥＰ）を用いた。なお、擬ポテンシャルには、ウルトラソフト型の擬ポテンシャルを用いた。また、汎関数には、ＧＧＡ  ＰＢＥを用いた。また、カットオフエネルギーは４００ｅＶとした。
【００８７】
初期状態における構造のエネルギーは、セルサイズを含めた構造最適化を行った後に導出した。また、各面で劈開後の構造のエネルギーは、セルサイズを固定した状態で、原子配置の構造最適化を行った後に導出した。
【００８８】
図４に示したＩｎＧａＺｎＯ４の結晶の構造をもとに、第１の面、第２の面、第３の面、第４の面のいずれかで劈開した構造を作製し、セルサイズを固定した状態で、構造最適化計算を行った。ここで、第１の面は、Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面である（図４（Ａ）参照。）。第２の面は、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面である（図４（Ａ）参照。）。第３の面は、（１１０）面に平行な結晶面である（図４（Ｂ）参照。）。第４の面は、（１００）面（またはｂｃ面）に平行な結晶面である（図４（Ｂ）参照。）。
【００８９】
以上のような条件で、各面で劈開後の構造のエネルギーを算出した。次に、劈開後の構造のエネルギーと初期状態における構造のエネルギーとの差を、劈開面の面積で除すことで、各面における劈開しやすさの尺度である劈開エネルギーを算出した。なお、構造のエネルギーは、構造に含まれる原子と電子に対して、電子の運動エネルギーと、原子間、原子−電子間、および電子間の相互作用と、を考慮したエネルギーである。
【００９０】
計算の結果、第１の面の劈開エネルギーは２．６０Ｊ／ｍ２、第２の面の劈開エネルギーは０．６８Ｊ／ｍ２、第３の面の劈開エネルギーは２．１８Ｊ／ｍ２、第４の面の劈開エネルギーは２．１２Ｊ／ｍ２であることがわかった（表１参照。）。
【００９１】
【表１】
2015038980.tif 000003
【００９２】
この計算により、図４に示したＩｎＧａＺｎＯ４の結晶の構造において、第２の面における劈開エネルギーが最も低くなった。即ち、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間が最も劈開しやすい面（劈開面）であることがわかった。したがって、本明細書において、劈開面と記載する場合、最も劈開しやすい面である第２の面のことを示す。
【００９３】
Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間である第２の面に劈開面を有するため、図４（Ａ）に示すＩｎＧａＺｎＯ４の結晶は、二つの第２の面と等価な面で分離することができる。したがって、ＩｎＧａＺｎＯ４の結晶の最小単位は、二つのＧａ−Ｚｎ−Ｏ層、およびＧａ−Ｚｎ−Ｏ層に上下が挟まれたＩｎ−Ｏ層からなると考えられる。ペレットは、二つの劈開面で分離された構造である。そのため、ペレットを劈開ユニット（Ｃｌｅａｖａｇｅ  ｕｎｉｔ）と呼ぶこともできる。
【００９４】
ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットをスパッタすると、劈開面から剥離が生じ、ペレットが形成されることがわかった。
【００９５】
三角形または六角形の平面を有する柱状ペレットを、図１（Ａ）に示す。このとき、劈開面の形成される位置から、ペレットの厚さは０．７ｎｍ程度（より具体的には０．６７ｎｍ）となると予想される（図１（Ｂ）参照。）。なお、ペレットを上面から見たときの原子配列は図１（Ｃ）のようになる。
【００９６】
図１（Ｄ）は基板１５０上に不規則に堆積したペレット１００が形成するｎｃ−ＯＳ膜１０３の断面模式図である。ｎｃ−ＯＳ膜１０３は、ペレット１００が不規則に堆積しているため、膜全体においては配向性が見られないものの、ペレット１００の内部においては図１（Ｂ）および図１（Ｃ）で示した層状の結晶構造を有する。即ち、ｎｃ−ＯＳ膜１０３は、ペレット１００内では配向性を有することがわかる。したがって、ショートレンジにおける秩序性（短距離秩序性）を有しても無配向である非晶質酸化物半導体膜とは明らかに異なる構造であるといえる。
【００９７】
ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物膜の構造の違いによる酸素欠損の形成されやすさについて説明する。Ｉｎ−Ｇａ−Ｚｎ酸化物膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。したがって、酸素欠損を低減することが、安定した物性のＩｎ−Ｇａ−Ｚｎ酸化物膜を得るために重要になる。
【００９８】
以下では、酸化物半導体膜の酸素欠損に起因する局在準位を、ＣＰＭ（Ｃｏｎｓｔａｎｔ  ｐｈｏｔｏｃｕｒｒｅｎｔ  ｍｅｔｈｏｄ）測定で評価した結果について説明する。
【００９９】
測定試料は、ガラス基板上に設けられた酸化物半導体膜と、該酸化物半導体膜に接する一対の電極と、酸化物半導体膜および一対の電極を覆う絶縁膜と、を有する構造とした。なお、酸化物半導体膜としては、非晶質ライク酸化物半導体膜、ｎｃ−ＯＳ膜およびＣＡＡＣ−ＯＳ膜を準備した。なお、非晶質ライク酸化物半導体膜とは、非晶質酸化物半導体膜に近い構造を有する酸化物半導体膜である。
【０１００】
ＣＰＭ測定では、酸化物半導体膜に接して設けた一対の電極間に電圧を印加した状態で光電流値が一定となるように端子間の測定試料面に照射する光量を調整し、所望の波長の範囲において照射光量から吸光係数を導出した。
【０１０１】
バンドテイルに起因する吸収係数を除いた吸収係数を図５および図６に示す。図５および図６において、横軸は吸収係数を表し、縦軸は光エネルギーを表す。なお、図５および図６の縦軸において、酸化物半導体膜の伝導帯の下端を０ｅＶとし、価電子帯の上端を３．１５ｅＶとする。また、図５および図６において、各曲線は吸収係数と光エネルギーの関係を示す曲線である。
【０１０２】
図５（Ａ）は、非晶質ライク酸化物半導体膜を有する測定試料の測定結果であり、酸素欠損に起因する吸収係数は、５．２８×１０−１ｃｍ−１であった。図５（Ｂ）は、ｎｃ−ＯＳ膜を有する測定試料の測定結果であり、酸素欠損に起因する吸収係数は、１．７５×１０−２ｃｍ−１であった。図６は、ＣＡＡＣ−ＯＳ膜を有する測定試料の測定結果であり、酸素欠損に起因する吸収係数は、５．８６×１０−４ｃｍ−１であった。即ち、ＣＡＡＣ−ＯＳ膜の酸素欠損がもっとも少なく、次いでｎｃ−ＯＳ膜の酸素欠損が少なく、非晶質ライク酸化物半導体膜の酸素欠損がもっとも多いことがわかった。
【０１０３】
酸素欠損の量は、原子配列の秩序性の度合いに起因すると考えられる。即ち、非晶質ライク酸化物半導体膜は、原子配列が不規則であるため、酸素欠損が生じやすいと考えられる。また、ＣＡＡＣ−ＯＳ膜は、高い秩序性を有するため酸素欠損が生じにくいと考えられる。また、ｎｃ−ＯＳ膜は、ペレット内部においては高い秩序性を有するが、膜全体としては不規則に配向しているため、非晶質ライク酸化物半導体膜とＣＡＡＣ−ＯＳ膜との中間の値になると考えられる。
【０１０４】
なお、Ｉｎ−Ｇａ−Ｚｎ酸化物膜において、結合エネルギーの観点から、インジウムと結合している酸素がもっとも脱離しやすい。上述したように、ひとつのペレットは、Ｉｎ−Ｏ層の上下をＧａ−Ｚｎ−Ｏ層で挟んだ形状（ウェハースまたはサンドウィッチのような形状）を有している。したがって、ペレットによって構成されているｎｃ−ＯＳ膜は、インジウムと結合している酸素の脱離が生じにくい、即ち内部に酸素欠損の生じにくい構造であることがわかる。
【０１０５】
また、ｎｃ−ＯＳ膜は成膜時の基板表面温度が室温程度でも形成できることから、生産性の面でも優れた酸化物半導体膜であることがわかる。
【０１０６】
＜ｎｃ−ＯＳ膜の物性＞
以下では、上述の方法で成膜したｎｃ−ＯＳ膜の物性について説明する。なお、ｎｃ−ＯＳ膜がＩｎ−Ｇａ−Ｚｎ酸化物膜である場合について例示する。
【０１０７】
図７（Ａ）は、ｎｃ−ＯＳ膜の平面ＴＥＭ観察による明視野像および回折パターンの複合解析像（高分解能平面ＴＥＭ像ともいう。）である。高分解能平面ＴＥＭ像からは、ｎｃ−ＯＳ膜の明確な結晶性を確認することはできない。なお、高分解能平面ＴＥＭ像の観察には、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用い、加速電圧を３００ｋＶとした。
【０１０８】
さらに原子配列の周期性を評価するために、図７（Ａ）に示した破線囲み部においてフーリエ変換処理を行うことで、高分解能平面ＴＥＭ像のフーリエ変換像を取得した（図７（Ｂ）参照。）。高分解能平面ＴＥＭ像のフーリエ変換像においても、明確な結晶性を確認することはできない。
【０１０９】
次に、原子配列の周期性を強調させるために、高分解能平面ＴＥＭ像のフーリエ変換像に対し、強度の高い領域の情報のみを残すようにマスク処理を行い、逆フーリエ変換処理を行うことで、高分解能平面ＴＥＭ像の逆フーリエ変換像を取得した（図７（Ｃ）参照。）。その結果、１ｎｍ〜３ｎｍ程度の微小な範囲おいて、原子配列の周期性を確認することができた。すなわち、ｎｃ−ＯＳ膜中には、１ｎｍ〜３ｎｍ程度の結晶領域が存在する可能性がある。
【０１１０】
図７に示したｎｃ−ＯＳ膜を、厚さ５０ｎｍ程度に薄片化した試料Ａに対し、断面側から電子線回折パターンを取得した。なお、電子線回折には、電子線のプローブ径を３０ｎｍ、２０ｎｍ、１０ｎｍもしくは１ｎｍとしたナノビーム電子線を用いた。ナノビーム電子線を用いて得られた回折パターンを、ナノビーム電子線回折パターンと呼ぶ。なお、ナノビーム電子線回折パターンは、日立電界放出形透過電子顕微鏡ＨＦ−２０００を用い、加速電圧を２００ｋＶ、カメラ長を４００ｍｍとして取得した。なお、撮影媒体にはフィルムを用いた。
【０１１１】
図８より、試料Ａは、リング状の回折パターンを有するナノビーム電子線回折パターンが観測された。当該リングを詳細に観察すると、スポットが確認された。当該スポットは、プローブ径を小さくするほど増加した。
【０１１２】
比較のため、無定型状態を有する石英に対し、プローブ径１ｎｍのナノビーム電子線回折パターンを取得すると、図９に示すハローパターンが得られた。したがって、ナノビーム電子線回折パターンでスポットを有することが、試料Ａがｎｃ−ＯＳ膜である証拠の一つといえる。
【０１１３】
さらに詳細な構造解析のために、ｎｃ−ＯＳ膜を厚さ数ｎｍ（５ｎｍ以上１０ｎｍ以下程度）に薄片化した試料Ｂに対し、断面側から、プローブ径１ｎｍの電子線を入射させ、ナノビーム電子線回折パターンを取得した。その結果、図１０に示す結晶性を示すスポットを有する電子線回折パターンが得られた。
【０１１４】
図１０より、試料Ｂは、結晶性を示す回折パターンが得られたが、特定方向の結晶面への配向性は見られなかった。
【０１１５】
以上より、ｎｃ−ＯＳ膜は、分析手法によっては非晶質酸化物半導体膜と区別が付かない場合があるが、厳密に分析を行うことで区別できることがわかった。また、ｎｃ−ＯＳ膜は、微小な領域において原子配列に周期性を有することがわかった。したがって、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜であることがわかる。
【０１１６】
＜ｎｃ−ＯＳ膜の応用＞
上述したｎｃ−ＯＳ膜は、例えば、トランジスタの半導体膜などとして用いることができる。
【０１１７】
＜ｎｃ−ＯＳ膜を用いたトランジスタ＞
以下では、本発明の一態様に係るトランジスタの構造および作製方法について説明する。
【０１１８】
＜トランジスタ構造（１）＞
まず、トップゲートトップコンタクト型のトランジスタの一例について説明する。
【０１１９】
図１１は、トランジスタの上面図および断面図である。図１１（Ａ）は、トランジスタの上面図を示す。図１１（Ａ）において、一点鎖線Ａ１−Ａ２に対応する断面図を図１１（Ｂ１）および図１１（Ｂ２）に示す。また、図１１（Ａ）において、一点鎖線Ａ３−Ａ４に対応する断面図を図１１（Ｃ）に示す。
【０１２０】
図１１（Ｂ１）および図１１（Ｂ２）において、トランジスタは、基板２００上の下地絶縁膜２０２と、下地絶縁膜２０２上の酸化物半導体膜２０６と、酸化物半導体膜２０６上のソース電極２１６ａおよびドレイン電極２１６ｂと、酸化物半導体膜２０６上、ソース電極２１６ａ上およびドレイン電極２１６ｂ上のゲート絶縁膜２１２と、ゲート絶縁膜２１２上のゲート電極２０４と、を有する。なお、好ましくは、ソース電極２１６ａ上、ドレイン電極２１６ｂ上、ゲート絶縁膜２１２上およびゲート電極２０４上の保護絶縁膜２１８と、保護絶縁膜２１８上の配線２２６ａおよび配線２２６ｂと、を有する。また、ゲート絶縁膜２１２および保護絶縁膜２１８は、ソース電極２１６ａおよびドレイン電極２１６ｂにそれぞれ達する開口部を有し、当該開口部を介して配線２２６ａおよび配線２２６ｂと、ソース電極２１６ａおよびドレイン電極２１６ｂとが、それぞれ接する。なお、トランジスタは、下地絶縁膜２０２を有さなくても構わない場合がある。
【０１２１】
上面図である図１１（Ａ）において、酸化物半導体膜２０６がゲート電極２０４と重なる領域におけるソース電極２１６ａとドレイン電極２１６ｂとの間隔をチャネル長という。また、酸化物半導体膜２０６がゲート電極２０４と重なる領域において、ソース電極２１６ａとドレイン電極２１６ｂとの中間地点を結んだ線の長さをチャネル幅という。なお、チャネル形成領域とは、酸化物半導体膜２０６において、ゲート電極２０４と重なり、かつソース電極２１６ａとドレイン電極２１６ｂとに挟まれる領域をいう。また、チャネルとは、酸化物半導体膜２０６において、電流が主として流れる領域をいう。
【０１２２】
なお、ゲート電極２０４は、図１１（Ａ）に示すように、上面図において酸化物半導体膜２０６のチャネル形成領域が内側に含まれるように設けられる。こうすることで、ゲート電極２０４側から光が入射した際に、酸化物半導体膜２０６中で光によってキャリアが生成されることを抑制することができる。即ち、ゲート電極２０４は遮光膜としての機能を有する。ただし、ゲート電極２０４の外側まで酸化物半導体膜２０６のチャネル形成領域が設けられても構わない。
【０１２３】
以下では、酸化物半導体膜２０６について説明する。酸化物半導体膜２０６には、上述したｎｃ−ＯＳ膜を適用することができる。
【０１２４】
酸化物半導体膜２０６は、インジウムを含む酸化物である。酸化物は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、酸化物半導体膜２０６は、元素Ｍを含むと好ましい。元素Ｍとして、例えば、アルミニウム、ガリウム、イットリウムまたはスズなどがある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。元素Ｍは、例えば、酸化物のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体膜２０６は、亜鉛を含むと好ましい。酸化物が亜鉛を含むと、例えば、酸化物を結晶化しやすくなる。酸化物の価電子帯上端のエネルギーは、例えば、亜鉛の原子数比によって制御できる。
【０１２５】
ただし、酸化物半導体膜２０６は、インジウムを含む酸化物に限定されない。酸化物半導体膜２０６は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物であっても構わない。
【０１２６】
酸化物半導体膜２０６のチャネル形成領域において、その上下に、第１の酸化物半導体膜および第２の酸化物半導体膜を有してもよい。なお、第２の酸化物半導体膜は、酸化物半導体膜２０６とゲート絶縁膜２１２との間に設けられる。
【０１２７】
第１の酸化物半導体膜は、酸化物半導体膜２０６を構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体膜である。酸化物半導体膜２０６を構成する酸素以外の元素一種以上、または二種以上から第１の酸化物半導体膜が構成されるため、酸化物半導体膜２０６と第１の酸化物半導体膜との界面において、界面準位が形成されにくい。
【０１２８】
第２の酸化物半導体膜は、酸化物半導体膜２０６を構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体膜である。酸化物半導体膜２０６を構成する酸素以外の元素一種以上、または二種以上から第２の酸化物半導体膜が構成されるため、酸化物半導体膜２０６と第２の酸化物半導体膜との界面において、界面準位が形成されにくい。
【０１２９】
なお、第１の酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。また、酸化物半導体膜２０６がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。また、第２の酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。なお、第２の酸化物半導体膜は、第１の酸化物半導体膜と同種の酸化物を用いても構わない。
【０１３０】
ここで、第１の酸化物半導体膜と酸化物半導体膜２０６との間には、第１の酸化物半導体膜と酸化物半導体膜２０６との混合領域を有する場合がある。また、酸化物半導体膜２０６と第２の酸化物半導体膜との間には、酸化物半導体膜２０６と第２の酸化物半導体膜との混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、第１の酸化物半導体膜、酸化物半導体膜２０６および第２の酸化物半導体膜の積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。
【０１３１】
また酸化物半導体膜２０６は、エネルギーギャップが大きい酸化物を用いる。酸化物半導体膜２０６のエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
【０１３２】
また、第１の酸化物半導体膜は、エネルギーギャップが大きい酸化物を用いる。例えば、第１の酸化物半導体膜のエネルギーギャップは、２．７ｅＶ以上４．９ｅＶ以下、好ましくは３ｅＶ以上４．７ｅＶ以下、さらに好ましくは３．２ｅＶ以上４．４ｅＶ以下とする。
【０１３３】
また、第２の酸化物半導体膜は、エネルギーギャップが大きい酸化物を用いる。第２の酸化物半導体膜のエネルギーギャップは、２．７ｅＶ以上４．９ｅＶ以下、好ましくは３ｅＶ以上４．７ｅＶ以下、さらに好ましくは３．２ｅＶ以上４．４ｅＶ以下とする。ただし、第１の酸化物半導体膜および第２の酸化物半導体膜は、酸化物半導体膜２０６よりもエネルギーギャップが大きい酸化物とする。
【０１３４】
酸化物半導体膜２０６は、第１の酸化物半導体膜よりも電子親和力の大きい酸化物を用いる。例えば、酸化物半導体膜２０６として、第１の酸化物半導体膜よりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【０１３５】
また、酸化物半導体膜２０６として、第２の酸化物半導体膜よりも電子親和力の大きい酸化物を用いる。例えば、酸化物半導体膜２０６として、第２の酸化物半導体膜よりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．５ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【０１３６】
このとき、ゲート電極２０４に電界を印加すると、第１の酸化物半導体膜、酸化物半導体膜２０６、第２の酸化物半導体膜のうち、電子親和力の大きい酸化物半導体膜２０６にチャネルが形成される。
【０１３７】
また、トランジスタのオン電流のためには、第２の酸化物半導体膜の厚さは小さいほど好ましい。例えば、第２の酸化物半導体膜は、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下とする。一方、第２の酸化物半導体膜は、チャネルの形成される酸化物半導体膜２０６へ、ゲート絶縁膜２１２を構成する酸素以外の元素（シリコンなど）が入り込まないようブロックする機能を有する。そのため、第２の酸化物半導体膜は、ある程度の厚さを有することが好ましい。例えば、第２の酸化物半導体膜の厚さは、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上とする。
【０１３８】
また、信頼性を高めるためには、第１の酸化物半導体膜は厚く、酸化物半導体膜２０６は薄く、第２の酸化物半導体膜は薄く設けられることが好ましい。具体的には、第１の酸化物半導体膜の厚さは、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とする。第１の酸化物半導体膜の厚さを、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とすることで、下地絶縁膜２０２と第１の酸化物半導体膜との界面からチャネルの形成される酸化物半導体膜２０６までを２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上離すことができる。ただし、半導体装置の生産性が低下する場合があるため、第１の酸化物半導体膜の厚さは、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下とする。また、酸化物半導体膜２０６の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上８０ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
【０１３９】
例えば、第１の酸化物半導体膜の厚さは酸化物半導体膜２０６の厚さより厚く、酸化物半導体膜２０６の厚さは第２の酸化物半導体膜の厚さより厚くすればよい。
【０１４０】
以下では、酸化物半導体膜２０６中における不純物の影響について説明する。なお、トランジスタの電気特性を安定にするためには、酸化物半導体膜２０６中の不純物濃度を低減し、低キャリア密度化および高純度化することが有効である。なお、酸化物半導体膜２０６のキャリア密度は、１×１０１７個／ｃｍ３未満、１×１０１５個／ｃｍ３未満、または１×１０１３個／ｃｍ３未満とする。酸化物半導体膜２０６中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。
【０１４１】
例えば、酸化物半導体膜２０６中のシリコンは、キャリアトラップやキャリア発生源となる場合がある。そのため、酸化物半導体膜２０６と第１の酸化物半導体膜との間におけるシリコン濃度を、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。また、酸化物半導体膜２０６と第２の酸化物半導体膜との間におけるシリコン濃度を、ＳＩＭＳにおいて、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０１４２】
また、酸化物半導体膜２０６中に水素が含まれると、キャリア密度を増大させてしまう場合がある。酸化物半導体膜２０６の水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜２０６中に窒素が含まれると、キャリア密度を増大させてしまう場合がある。酸化物半導体膜２０６の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１４３】
また、酸化物半導体膜２０６の水素濃度を低減するために、第１の酸化物半導体膜の水素濃度を低減すると好ましい。第１の酸化物半導体膜の水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜２０６の窒素濃度を低減するために、第１の酸化物半導体膜の窒素濃度を低減すると好ましい。第１の酸化物半導体膜の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１４４】
また、酸化物半導体膜２０６の水素濃度を低減するために、第２の酸化物半導体膜の水素濃度を低減すると好ましい。第２の酸化物半導体膜の水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜２０６の窒素濃度を低減するために、第２の酸化物半導体膜の窒素濃度を低減すると好ましい。第２の酸化物半導体膜の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１４５】
図１１に示す下地絶縁膜２０２は、例えば、酸化シリコンまたは酸化窒化シリコンを含む絶縁膜を単層で、または積層で用いればよい。また、下地絶縁膜２０２は、過剰酸素を含む絶縁膜を用いると好ましい。下地絶縁膜２０２は、例えば、厚さを２０ｎｍ以上１０００ｎｍ以下、好ましくは５０ｎｍ以上１０００ｎｍ以下、さらに好ましくは１００ｎｍ以上１０００ｎｍ以下、より好ましくは２００ｎｍ以上１０００ｎｍ以下とする。
【０１４６】
下地絶縁膜２０２は、例えば、１層目を窒化シリコン膜とし、２層目を酸化シリコン膜とした積層膜としてもよい。なお、酸化シリコン膜は酸化窒化シリコン膜でも構わない。また、窒化シリコン膜は窒化酸化シリコン膜でも構わない。酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７個／ｃｍ３以下、好ましくは５×１０１６個／ｃｍ３以下である酸化シリコン膜を用いる。窒化シリコン膜は水素およびアンモニアの放出量が少ない窒化シリコン膜を用いる。水素、アンモニアの放出量は、ＴＤＳにて測定することができる。また、窒化シリコン膜は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン膜を用いる。
【０１４７】
または、下地絶縁膜２０２は、例えば、１層目を窒化シリコン膜とし、２層目を第１の酸化シリコン膜とし、３層目を第２の酸化シリコン膜とした積層膜とすればよい。この場合、第１の酸化シリコン膜または／および第２の酸化シリコン膜は酸化窒化シリコン膜でも構わない。また、窒化シリコン膜は窒化酸化シリコン膜でも構わない。第１の酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７個／ｃｍ３以下、好ましくは５×１０１６個／ｃｍ３以下である酸化シリコン膜を用いる。第２の酸化シリコン膜は、過剰酸素を含む酸化シリコン膜を用いる。窒化シリコン膜は水素およびアンモニアの放出量が少ない窒化シリコン膜を用いる。また、窒化シリコン膜は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン膜を用いる。
【０１４８】
ソース電極２１６ａおよびドレイン電極２１６ｂは、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルまたはタングステンを含む導電膜を、単層で、または積層で用いればよい。
【０１４９】
ソース電極２１６ａおよびドレイン電極２１６ｂを形成する際に、酸化物半導体膜２０６の一部がエッチングされ、溝が形成される場合がある。図１２に、ソース電極２１６ａおよびドレイン電極２１６ｂの設けられていない領域において、酸化物半導体膜２０６に溝が形成された例を示す。
【０１５０】
図１２（Ａ）に、異方性エッチングなどによって酸化物半導体膜２０６に溝が形成された場合を示す。酸化物半導体膜２０６に形成された溝は、側面がテーパー角を有する形状となる。図１２（Ａ）に示す形状は、後に形成されるゲート絶縁膜２１２などの段差被覆性を高めることのできる形状である。したがって、当該形状の溝を有するトランジスタを用いることで、半導体装置の歩留まりを高めることができる。
【０１５１】
図１２（Ｂ）に、異方性エッチングなどによって酸化物半導体膜２０６に溝が形成された場合を示す。図１２（Ｂ）に示す形状の溝は、図１２（Ａ）に示した形状の溝を形成する場合と比べ、エッチング速度の速い条件で酸化物半導体膜２０６をエッチングすることで得られる。酸化物半導体膜２０６に形成された溝は、側面が切り立った形状となる。図１２（Ｂ）に示す形状は、トランジスタの微細化に適した形状である。したがって、当該形状の溝を有するトランジスタを用いることで、半導体装置の集積度を高めることができる。
【０１５２】
図１２（Ｃ）に、等方性エッチングなどによって酸化物半導体膜２０６に溝が形成された場合を示す。酸化物半導体膜２０６に形成された溝は、側面がソース電極２１６ａおよびドレイン電極２１６ｂの内側にある形状となる。図１２（Ｃ）に示す形状のトランジスタは、チャネル形成領域へのダメージの少ないトランジスタである。したがって、当該形状の溝を有するトランジスタを用いることで、半導体装置の信頼性を高めることができる。
【０１５３】
ゲート絶縁膜２１２は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁膜を、単層で、または積層で用いればよい。また、ゲート絶縁膜２１２は、過剰酸素を含む絶縁膜を用いると好ましい。ゲート絶縁膜２１２は、例えば、厚さ（または等価酸化膜厚）を１ｎｍ以上５００ｎｍ以下、好ましくは３ｎｍ以上３００ｎｍ以下、さらに好ましくは５ｎｍ以上１００ｎｍ以下、より好ましくは５ｎｍ以上５０ｎｍ以下とする。
【０１５４】
ゲート絶縁膜２１２は、例えば、１層目を窒化シリコン膜とし、２層目を酸化シリコン膜とした積層膜とすればよい。なお、酸化シリコン膜は酸化窒化シリコン膜でも構わない。また、窒化シリコン膜は窒化酸化シリコン膜でも構わない。酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的にはＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７個／ｃｍ３以下、好ましくは５×１０１６個／ｃｍ３以下である酸化シリコン膜を用いる。酸化シリコン膜は、過剰酸素を含む酸化シリコン膜を用いると好ましい。窒化シリコン膜は水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン膜を用いる。水素ガス、アンモニアガスの放出量は、ＴＤＳにて測定することができる。
【０１５５】
ゲート電極２０４は、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルまたはタングステンを含む導電膜を、単層で、または積層で用いればよい。
【０１５６】
保護絶縁膜２１８は、例えば、酸化シリコン、酸化窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁膜を、単層で、または積層で用いればよい。また、保護絶縁膜２１８は、過剰酸素を含む絶縁膜を用いると好ましい。保護絶縁膜２１８として、酸素ブロックする絶縁膜を用いてもよい。保護絶縁膜２１８は、例えば、厚さを２０ｎｍ以上１０００ｎｍ以下、好ましくは５０ｎｍ以上１０００ｎｍ以下、さらに好ましくは１００ｎｍ以上１０００ｎｍ以下、より好ましくは２００ｎｍ以上１０００ｎｍ以下とする。
【０１５７】
配線２２６ａおよび配線２２６ｂは、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルまたはタングステンを含む導電膜を、単層で、または積層で用いればよい。
【０１５８】
基板２００に大きな制限はない。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板２００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板２００として用いてもよい。
【０１５９】
また、基板２００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板２００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
【０１６０】
＜トランジスタ構造（２）＞
次に、ボトムゲートトップコンタクト型のトランジスタの一例について説明する。
【０１６１】
図１３は、トランジスタの上面図および断面図である。図１３（Ａ）は、トランジスタの上面図を示す。図１３（Ａ）において、一点鎖線Ｂ１−Ｂ２に対応する断面図を図１３（Ｂ）に示す。また、図１３（Ａ）において、一点鎖線Ｂ３−Ｂ４に対応する断面図を図１３（Ｃ）に示す。
【０１６２】
図１３（Ｂ）において、トランジスタは、基板３００上のゲート電極３０４と、ゲート電極３０４上のゲート絶縁膜３１２と、ゲート絶縁膜３１２上の酸化物半導体膜３０６と、酸化物半導体膜３０６上のソース電極３１６ａおよびドレイン電極３１６ｂと、を有する。なお、好ましくは、ソース電極３１６ａ上、ドレイン電極３１６ｂ上、ゲート絶縁膜３１２上および酸化物半導体膜３０６上の保護絶縁膜３１８と、保護絶縁膜３１８上の配線３２６ａおよび配線３２６ｂと、を有する。また、保護絶縁膜３１８は、ソース電極３１６ａおよびドレイン電極３１６ｂにそれぞれ達する開口部を有し、当該開口部を介して配線３２６ａおよび配線３２６ｂと、ソース電極３１６ａおよびドレイン電極３１６ｂとが、それぞれ接する。なお、トランジスタは、基板３００とゲート電極３０４との間に下地絶縁膜を有しても構わない。
【０１６３】
図１３に示すトランジスタについての記載の一部は、図１１に示したトランジスタについての記載を参照する。
【０１６４】
例えば、基板３００は基板２００についての記載を参照する。酸化物半導体膜３０６は酸化物半導体膜２０６についての記載を参照する。ソース電極３１６ａおよびドレイン電極３１６ｂは、ソース電極２１６ａおよびドレイン電極２１６ｂについての記載を参照する。ゲート絶縁膜３１２はゲート絶縁膜２１２についての記載を参照する。ゲート電極３０４はゲート電極２０４についての記載を参照する。配線３２６ａおよび配線３２６ｂは、配線２２６ａおよび配線２２６ｂについての記載を参照する。
【０１６５】
なお、ゲート電極３０４は、図１３（Ａ）に示すように、上面図において酸化物半導体膜３０６が内側に含まれるように設けられる。こうすることで、ゲート電極３０４側から光が入射した際に、酸化物半導体膜３０６中で光によってキャリアが生成されることを抑制することができる。即ち、ゲート電極３０４は遮光膜としての機能を有する。ただし、ゲート電極３０４の外側まで酸化物半導体膜３０６が設けられても構わない。
【０１６６】
図１３に示す保護絶縁膜３１８は、例えば、酸化シリコンまたは酸化窒化シリコンを含む絶縁膜を単層で、または積層で用いればよい。また、保護絶縁膜３１８は、過剰酸素を含む絶縁膜を用いると好ましい。保護絶縁膜３１８は、例えば、厚さを２０ｎｍ以上１０００ｎｍ以下、好ましくは５０ｎｍ以上１０００ｎｍ以下、さらに好ましくは１００ｎｍ以上１０００ｎｍ以下、より好ましくは２００ｎｍ以上１０００ｎｍ以下とする。
【０１６７】
保護絶縁膜３１８は、例えば、１層目を酸化シリコン膜とし、２層目を窒化シリコン膜とした積層膜としてもよい。なお、酸化シリコン膜は酸化窒化シリコン膜でも構わない。また、窒化シリコン膜は窒化酸化シリコン膜でも構わない。酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７個／ｃｍ３以下、好ましくは５×１０１６個／ｃｍ３以下である酸化シリコン膜を用いる。窒化シリコン膜は水素およびアンモニアの放出量が少ない窒化シリコン膜を用いる。水素、アンモニアの放出量は、ＴＤＳにて測定することができる。また、窒化シリコン膜は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン膜を用いる。
【０１６８】
または、保護絶縁膜３１８は、例えば、１層目を第１の酸化シリコン膜とし、２層目を第２の酸化シリコン膜とし、３層目を窒化シリコン膜とした積層膜とすればよい。この場合、第１の酸化シリコン膜または／および第２の酸化シリコン膜は酸化窒化シリコン膜でも構わない。また、窒化シリコン膜は窒化酸化シリコン膜でも構わない。第１の酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７個／ｃｍ３以下、好ましくは５×１０１６個／ｃｍ３以下である酸化シリコン膜を用いる。第２の酸化シリコン膜は、過剰酸素を含む酸化シリコン膜を用いる。窒化シリコン膜は水素およびアンモニアの放出量が少ない窒化シリコン膜を用いる。また、窒化シリコン膜は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン膜を用いる。
【０１６９】
上述したトランジスタは、例えば、表示装置、メモリ、ＣＰＵなど様々な用途に用いることができる。
【０１７０】
＜表示装置＞
以下では、上述したトランジスタを適用した表示装置について説明する。
【０１７１】
図１４（Ａ）に、表示装置の一例を示す。図１４（Ａ）に示す表示装置は、画素部７０１と、走査線駆動回路７０４と、信号線駆動回路７０６と、各々が平行または略平行に配置され、かつ走査線駆動回路７０４によって電位が制御されるｍ本の走査線７０７と、各々が平行または略平行に配置され、かつ信号線駆動回路７０６によって電位が制御されるｎ本の信号線７０９と、を有する。また、画素部７０１はマトリクス状に配置された複数の画素７０３を有する。また、信号線７０９に沿って、各々が平行または略平行に配置された容量線７１５を有する。容量線７１５は、走査線７０７に沿って、各々が平行または略平行に配置されていてもよい。なお、走査線駆動回路７０４および信号線駆動回路７０６を単に駆動回路部という場合がある。
【０１７２】
各走査線７０７は、画素部７０１においてｍ行ｎ列に配置された画素７０３のうち、いずれかの行に配置されたｎ個の画素７０３と電気的に接続される。また、各信号線７０９は、ｍ行ｎ列に配置された画素７０３のうち、いずれかの列に配置されたｍ個の画素７０３に電気的と接続される。ｍ、ｎは、ともに自然数である。また、各容量線７１５は、ｍ行ｎ列に配置された画素７０３のうち、いずれかの行に配置されたｎ個の画素７０３と電気的に接続される。なお、容量線７１５が、信号線７０９に沿って、各々が平行または略平行に配置されている場合は、ｍ行ｎ列に配置された画素７０３のうち、いずれかの列に配置されたｍ個の画素７０３と電気的に接続される。
【０１７３】
図１４（Ｂ）、（Ｃ）は、図１４（Ａ）に示す表示装置の画素７０３に用いることができる回路構成の一例を示している。
【０１７４】
図１４（Ｂ）に示す画素７０３は、液晶素子７２１と、トランジスタ７０２と、容量素子７０５と、を有する。
【０１７５】
液晶素子７２１の一対の電極の一方の電位は、画素７０３の仕様に応じて適宜設定される。液晶素子７２１は、書き込まれるデータにより配向状態が設定される。また、複数の画素７０３のそれぞれが有する液晶素子７２１の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素７０３毎の液晶素子７２１の一対の電極の一方に異なる電位を与えてもよい。
【０１７６】
なお、液晶素子７２１は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。なお、液晶素子７２１に用いることのできる液晶としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、サーモトロピック液晶、ライオトロピック液晶、強誘電液晶、反強誘電液晶等が挙げられる。
【０１７７】
液晶素子７２１を有する表示装置の表示方式としては、例えば、ＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  Ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ  Ｂｅｎｄ  Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。ただし、これに限定されるものではない。
【０１７８】
また、ブルー相（Ｂｌｕｅ  Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物を含む液晶素子を用いてもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さいなどの特長がある。
【０１７９】
図１４（Ｂ）に示す画素７０３の構成において、トランジスタ７０２のソース電極およびドレイン電極の一方は、信号線７０９に電気的に接続され、他方は液晶素子７２１の一対の電極の他方に電気的に接続される。また、トランジスタ７０２のゲート電極は、走査線７０７に電気的に接続される。トランジスタ７０２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。なお、トランジスタ７０２は、上述したいずれかのトランジスタを用いることができる。
【０１８０】
図１４（Ｂ）に示す画素７０３の構成において、容量素子７０５の一対の電極の一方は、電位が供給される容量線７１５に電気的に接続され、他方は、液晶素子７２１の一対の電極の他方に電気的に接続される。なお、容量線７１５の電位の値は、画素７０３の仕様に応じて適宜設定される。容量素子７０５は、書き込まれたデータを保持する保持容量としての機能を有する。
【０１８１】
例えば、図１４（Ｂ）の画素７０３を有する表示装置では、走査線駆動回路７０４により各行の画素７０３を順次選択し、トランジスタ７０２をオン状態にしてデータ信号のデータを書き込む。
【０１８２】
データが書き込まれた画素７０３は、トランジスタ７０２がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
【０１８３】
また、図１４（Ｃ）に示す画素７０３は、表示素子のスイッチングを行うトランジスタ７３３と、画素の駆動を制御するトランジスタ７０２と、トランジスタ７３５と、容量素子７０５と、発光素子７３１と、を有する。
【０１８４】
トランジスタ７３３のソース電極およびドレイン電極の一方は、データ信号が与えられる信号線７０９に電気的に接続される。さらに、トランジスタ７３３のゲート電極は、ゲート信号が与えられる走査線７０７に電気的に接続される。
【０１８５】
トランジスタ７３３は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
【０１８６】
トランジスタ７０２のソース電極およびドレイン電極の一方は、アノード線として機能する配線７３７と電気的に接続され、トランジスタ７０２のソース電極およびドレイン電極の他方は、発光素子７３１の一方の電極に電気的に接続される。さらに、トランジスタ７０２のゲート電極は、トランジスタ７３３のソース電極およびドレイン電極の他方、および容量素子７０５の一方の電極に電気的に接続される。
【０１８７】
トランジスタ７０２は、オン状態またはオフ状態になることにより、発光素子７３１に流れる電流を制御する機能を有する。なお、トランジスタ７０２は、上述したいずれかのトランジスタを用いることができる。
【０１８８】
トランジスタ７３５のソース電極およびドレイン電極の一方はデータの基準電位が与えられる配線７３９と接続され、トランジスタ７３５のソース電極およびドレイン電極の他方は、発光素子７３１の一方の電極、および容量素子７０５の他方の電極に電気的に接続される。さらに、トランジスタ７３５のゲート電極は、ゲート信号が与えられる走査線７０７に電気的に接続される。
【０１８９】
トランジスタ７３５は、発光素子７３１に流れる電流を調整する機能を有する。例えば、発光素子７３１が劣化等により、発光素子７３１の内部抵抗が上昇した場合、トランジスタ７３５のソース電極およびドレイン電極の一方が接続された配線７３９に流れる電流をモニタリングすることで、発光素子７３１に流れる電流を補正することができる。
【０１９０】
容量素子７０５の一対の電極の一方は、トランジスタ７３３のソース電極およびドレイン電極の他方、およびトランジスタ７０２のゲート電極と電気的に接続され、容量素子７０５の一対の電極の他方は、トランジスタ７３５のソース電極およびドレイン電極の他方、および発光素子７３１の一方の電極に電気的に接続される。
【０１９１】
図１４（Ｃ）に示す画素７０３の構成において、容量素子７０５は、書き込まれたデータを保持する保持容量としての機能を有する。
【０１９２】
発光素子７３１の一対の電極の一方は、トランジスタ７３５のソース電極およびドレイン電極の他方、容量素子７０５の他方、およびトランジスタ７０２のソース電極およびドレイン電極の他方と電気的に接続される。また、発光素子７３１の一対の電極の他方は、カソードとして機能する配線７４１に電気的に接続される。
【０１９３】
発光素子７３１としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子７３１としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
【０１９４】
なお、配線７３７および配線７４１の一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。図１４（Ｃ）に示す構成においては、配線７３７に高電源電位ＶＤＤを、配線７４１に低電源電位ＶＳＳを、それぞれ与える構成としている。
【０１９５】
図１４（Ｃ）の画素７０３を有する表示装置では、走査線駆動回路７０４により各行の画素７０３を順次選択し、トランジスタ７０２をオン状態にしてデータ信号のデータを書き込む。
【０１９６】
データが書き込まれた画素７０３は、トランジスタ７３３がオフ状態になることで保持状態になる。さらに、トランジスタ７３３は、容量素子７０５と接続しているため、書き込まれたデータを長時間保持することが可能となる。また、トランジスタ７０２により、ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子７３１は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
【０１９７】
次に、表示装置に含まれる素子基板の具体的な構成について説明する。ここでは、画素７０３に液晶素子を用いた液晶表示装置の具体的な例について説明する。ここでは、図１４（Ｂ）に示す画素７０３の上面図を図１５（Ａ）に示す。
【０１９８】
図１５（Ａ）において、走査線７０７は、信号線７０９に略直交する方向（図中上下方向）に延伸して設けられている。信号線７０９は、走査線７０７に略直交する方向（図中左右方向）に延伸して設けられている。容量線７１５は、信号線と平行方向に延伸して設けられている。なお、走査線７０７は、走査線駆動回路７０４（図１４参照。）と電気的に接続されており、信号線７０９および容量線７１５は、信号線駆動回路７０６（図１４参照。）に電気的に接続されている。
【０１９９】
トランジスタ７０２は、走査線７０７および信号線７０９が交差する領域に設けられている。トランジスタ７０２は、上述したトランジスタと同様の構造のトランジスタを用いることができる。なお、走査線７０７において、酸化物半導体膜８１７ａと重なる領域がトランジスタ７０２のゲート電極として機能し、図１５（Ｂ）および図１５（Ｃ）において、ゲート電極８１３と示す。また、信号線７０９において、酸化物半導体膜８１７ａと重なる領域がトランジスタ７０２のソース電極またはドレイン電極として機能し、図１５（Ｂ）において、電極８１９と示す。また、図１５（Ａ）において、走査線７０７は、上面形状において端部が酸化物半導体膜８１７ａの端部より外側に位置する。このため、走査線７０７はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる酸化物半導体膜８１７ａに光が照射されず、トランジスタの電気特性の変動を抑制することができる。
【０２００】
また、電極８２０は、開口部８９３において、電極８９２と接続する。電極８９２は、透光性を有する導電膜で形成されており、画素電極として機能する。
【０２０１】
容量素子７０５は、容量線７１５と接続されている。また、容量素子７０５は、ゲート絶縁膜上に形成される導電膜８１７ｂと、トランジスタ７０２上に設けられる誘電体膜と、電極８９２とで構成されている。誘電体膜は、窒化物絶縁膜で形成される。導電膜８１７ｂ、窒化物絶縁膜、および電極８９２はそれぞれ透光性を有するため、容量素子７０５は透光性を有する。
【０２０２】
このように容量素子７０５は透光性を有するため、画素７０３内に容量素子７０５を大きく（大面積に）形成することができる。したがって、開口率を高める（代表的には５５％以上、好ましくは６０％以上とする）ことが可能であるとともに、電荷容量の大きい表示装置を得ることができる。例えば、解像度の高い表示装置は、画素の面積が小さくなると容量素子の面積も小さくせざるを得ない。このため、解像度の高い表示装置は、容量素子に蓄積可能な電荷容量が小さくなる。しかしながら、上述した表示装置の容量素子７０５は透光性を有するため、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上、さらには５００ｐｐｉ以上である高解像度の表示装置に好適に用いることができる。
【０２０３】
また、本発明の一態様は、高解像度の表示装置においても、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減することができる。
【０２０４】
次いで、図１５（Ａ）の一点鎖線Ａ−Ｂ、Ｃ−Ｄにおける断面図を、それぞれ図１５（Ｂ）および図１５（Ｃ）に示す。なお、一点破線Ａ−Ｂは、トランジスタ７０２のチャネル長方向、トランジスタ７０２と画素電極として機能する電極８９２の接続部、および容量素子７０５ａの断面図であり、一点鎖線Ｃ−Ｄにおける断面図は、トランジスタ７０２のチャネル幅方向の断面図、およびゲート電極８１３およびゲート電極８９１の接続部における断面図である。
【０２０５】
図１５（Ｂ）および図１５（Ｃ）に示すトランジスタ７０２は、チャネルエッチ型のトランジスタであり、基板８１１上に設けられるゲート電極８１３と、基板８１１およびゲート電極８１３上に形成されるゲート絶縁膜８１５と、ゲート絶縁膜８１５を介して、ゲート電極８１３と重なる酸化物半導体膜８１７ａと、酸化物半導体膜８１７ａに接する、電極８１９および電極８２０とを有する。また、ゲート絶縁膜８１５、酸化物半導体膜８１７ａ、電極８１９および電極８２０上には、酸化物絶縁膜８８３が形成され、酸化物絶縁膜８８３上には酸化物絶縁膜８８５が形成される。ゲート絶縁膜８１５、酸化物絶縁膜８８３、酸化物絶縁膜８８５、電極８２０上には窒化物絶縁膜８８７が形成される。また、電極８１９および電極８２０の一方、ここでは電極８２０に接続する電極８９２、およびゲート電極８９１が窒化物絶縁膜８８７上に形成される。なお、電極８９２は画素電極として機能する。
【０２０６】
また、ゲート絶縁膜８１５は、窒化物絶縁膜８１５ａおよび酸化物絶縁膜８１５ｂで形成される。酸化物絶縁膜８１５ｂは、酸化物半導体膜８１７ａ、電極８１９、電極８２０、および酸化物絶縁膜８８３と重複する領域に形成される。
【０２０７】
Ｃ−Ｄにおける断面図に示すように、窒化物絶縁膜８１５ａおよび窒化物絶縁膜８８７に設けられる開口部８９４において、ゲート電極８９１は、ゲート電極８１３と接続する。即ち、ゲート電極８１３およびゲート電極８９１は同電位である。
【０２０８】
トランジスタ７０２上には、トランジスタごとに分離された酸化物絶縁膜８８３および酸化物絶縁膜８８５が形成される。分離された酸化物絶縁膜８８３および酸化物絶縁膜８８５が酸化物半導体膜８１７ａと重なる。また、Ｃ−Ｄに示すチャネル幅方向の断面図において、酸化物半導体膜８１７ａの外側に酸化物絶縁膜８８３および酸化物絶縁膜８８５の端部が位置する。また、チャネル幅方向において、酸化物半導体膜８１７ａの一方の側面および他方の側面それぞれの外側において、ゲート電極８９１は、酸化物絶縁膜８８３、酸化物絶縁膜８８５、および窒化物絶縁膜８８７を介して酸化物半導体膜８１７ａの側面と向かい合う。また、窒化物絶縁膜８８７は、酸化物絶縁膜８８３および酸化物絶縁膜８８５の上面および側面を覆うように形成され、窒化物絶縁膜８１５ａと接する。
【０２０９】
トランジスタ７０２は、窒化物絶縁膜８１５ａおよび窒化物絶縁膜８８７が、酸化物半導体膜８１７ａおよび酸化物絶縁膜８８５を内側に有しつつ、接している。窒化物絶縁膜８１５ａおよび窒化物絶縁膜８８７は、酸素の拡散係数が小さく、酸素に対するバリア性を有するため、酸化物絶縁膜８８５に含まれる酸素の一部を効率よく酸化物半導体膜８１７ａに移動させることが可能であり、酸化物半導体膜８１７ａの酸素欠損量を減らすことが可能である。また、窒化物絶縁膜８１５ａおよび窒化物絶縁膜８８７は、水、水素等に対するバリア性を有するため、外部から酸化物半導体膜８１７ａへの水、水素等の混入を防ぐことが可能である。これらの結果、トランジスタ７０２は、信頼性の高いトランジスタとなる。
【０２１０】
容量素子７０５ａは、ゲート絶縁膜８１５上に形成される導電膜８１７ｂと、窒化物絶縁膜８８７と、電極８９２とで構成されている。容量素子７０５ａにおいて、導電膜８１７ｂは、酸化物半導体膜８１７ａと同時に形成された膜であり、かつ不純物を含むことにより導電性が高められた膜である。または、導電膜８１７ｂは、酸化物半導体膜８１７ａと同時に形成された膜であり、かつ不純物を含むとともに、プラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。
【０２１１】
酸化物半導体膜８１７ａおよび導電膜８１７ｂはともに、ゲート絶縁膜８１５上に形成されるが、不純物濃度が異なる。具体的には、酸化物半導体膜８１７ａと比較して、導電膜８１７ｂの不純物濃度が高い。例えば、酸化物半導体膜８１７ａに含まれる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下であり、導電膜８１７ｂ含まれる水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上である。また、酸化物半導体膜８１７ａと比較して、導電膜８１７ｂに含まれる水素濃度は２倍、好ましくは１０倍以上である。
【０２１２】
導電膜８１７ｂは、酸化物半導体膜８１７ａより抵抗率が低い。導電膜８１７ｂの抵抗率が、酸化物半導体膜８１７ａの抵抗率の１×１０−８倍以上１×１０−１倍未満であることが好ましく、代表的には１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。
【０２１３】
導電膜８１７ｂは、例えば、上に形成された窒化物絶縁膜８８７の形成時に、プラズマダメージを与えることで形成してもよい。なお、窒化物絶縁膜８８７は水素濃度が高いため、プラズマダメージを与えるとともに導電膜８１７ｂの水素濃度を高める。酸化物半導体膜は、水素が入ることで、または酸素欠損のサイトに水素が入ることでキャリアを生成する場合がある。したがって、窒化物絶縁膜８８７の作用によって、酸化物半導体膜のキャリア密度を高めることができ、導電膜８１７ｂを形成することができる場合がある。
【０２１４】
トランジスタの酸化物半導体膜と同時に、容量素子の一方となる電極が形成される。また、画素電極として機能する導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、一対の電極が透光性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
【０２１５】
以上のように優れた表示性能を有する表示装置を得ることができる。
【０２１６】
＜メモリ１＞
以下では、上述したトランジスタを有する半導体記憶装置であるメモリセルの回路構成およびその動作について、図１６を参照して説明する。
【０２１７】
なお、半導体記憶装置は、メモリセルの他、別の基板上に配置された駆動回路、電源回路等を含む場合がある。
【０２１８】
図１６（Ａ）は、メモリセル５００の一例を示す回路図である。
【０２１９】
図１６（Ａ）に示すメモリセル５００では、トランジスタ５１１と、トランジスタ５１２と、トランジスタ５１３と、容量素子５１４と、を示している。なおメモリセル５００は、図１６（Ａ）では、図示を省略しているが、実際にはマトリクス状に複数設けられている。
【０２２０】
トランジスタ５１１は、ゲートに、書き込みワード線ＷＷＬが接続される。また、トランジスタ５１１は、ソースおよびドレインの一方に、ビット線ＢＬが接続される。また、トランジスタ５１１は、ソースおよびドレインの他方に、フローティングノードＦＮが接続される。
【０２２１】
トランジスタ５１２は、ゲートに、フローティングノードＦＮが接続される。また、トランジスタ５１２は、ソースおよびドレインの一方に、トランジスタ５１３のソースおよびドレインの一方が接続される。また、トランジスタ５１２は、ソースおよびドレインの他方に、電源線ＳＬが接続される。
【０２２２】
トランジスタ５１３は、ゲートに、読み出しワード線ＲＷＬが接続される。また、トランジスタ５１３は、ソースおよびドレインの他方に、ビット線ＢＬが接続される。
【０２２３】
容量素子５１４は、一方の電極に、フローティングノードＦＮが接続される。また、容量素子５１４は、他方の電極に、固定電位が与えられる。
【０２２４】
書き込みワード線ＷＷＬには、ワード信号が与えられる。
【０２２５】
ワード信号は、ビット線ＢＬの電圧をフローティングノードＦＮに与えるために、トランジスタ５１１を導通状態とする信号である。
【０２２６】
なお、書き込みワード線ＷＷＬに与えられるワード信号を制御することで、フローティングノードＦＮの電位が、ビット線ＢＬの電圧に応じた電位となることを、メモリセルにデータを書き込む、という。また、読み出しワード線ＲＷＬに与えられる読み出し信号を制御することで、ビット線ＢＬの電圧が、フローティングノードＦＮの電位に応じた電圧となることを、メモリセルからのデータを読み出す、という。
【０２２７】
ビット線ＢＬには、多値のデータが与えられる。またビット線ＢＬには、データを読み出すための、ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅが与えられる。
【０２２８】
多値のデータは、ｋビット（ｋは２以上の整数）のデータである。具体的には、２ビットのデータであれば４値のデータであり、４段階の電圧のいずれか一を有する信号である。
【０２２９】
ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅは、データを読み出すために、ビット線ＢＬに与えられる電圧である。また、ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅが与えられた後、ビット線ＢＬは電気的に浮遊状態となる。また、ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅは、ビット線ＢＬの初期化を行うために与えられる電圧である。
【０２３０】
読み出しワード線ＲＷＬには、読み出し信号が与えられる。
【０２３１】
読み出し信号は、メモリセルからデータを選択的に読み出すために、トランジスタ５１３のゲートに与えられる信号である。
【０２３２】
フローティングノードＦＮは、容量素子５１４の一方の電極、トランジスタ５１１のソースおよびドレインの他方の電極、およびトランジスタ５１２のゲートを接続する配線上のいずれかのノードに相当する。
【０２３３】
フローティングノードＦＮの電位は、ビット線ＢＬによって与えられる、多値のデータに基づく電位である。また、フローティングノードＦＮは、トランジスタ５１１を非導通状態とすることで、電気的に浮遊状態となる。
【０２３４】
電源線ＳＬには、ビット線ＢＬに与えられるディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅよりも高いプリチャージ電圧Ｖｐｒｅｃｈａｒｇｅが与えられる。
【０２３５】
電源線ＳＬの電圧は、少なくともメモリセル５００からデータを読み出す期間に、プリチャージ電圧Ｖｐｒｅｃｈａｒｇｅであればよい。そのため、メモリセル５００にデータを書き込む期間、または／およびデータの読み出しや書き込みを行わない期間では、電源線ＳＬの電圧をディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅとし、ビット線ＢＬと電源線ＳＬとが等電位となる構成としてもよい。当該構成により、ビット線ＢＬと電源線ＳＬとの間にわずかに流れる貫通電流を低減することができる。
【０２３６】
また別の構成として、電源線ＳＬは、プリチャージ電圧Ｖｐｒｅｃｈａｒｇｅとした定電圧を与える構成としてもよい。当該構成により、電源線ＳＬの電圧を、プリチャージ電圧Ｖｐｒｅｃｈａｒｇｅとディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅとで切り換えなくてよいため、電源線ＳＬの充放電に要する消費電力を削減することができる。
【０２３７】
電源線ＳＬに与えられるプリチャージ電圧Ｖｐｒｅｃｈａｒｇｅは、ビット線ＢＬに与えられるディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅを、トランジスタ５１２およびトランジスタ５１３を介した充電により変化させる電圧である。
【０２３８】
トランジスタ５１１は、導通状態と非導通状態とを切り換えることで、データの書き込みを制御するスイッチとしての機能を有する。また、非導通状態を保持することで、書き込んだデータに基づく電位を保持する機能を有する。なお、トランジスタ５１１は、ｎチャネル型のトランジスタとして、説明を行うものとする。
【０２３９】
トランジスタ５１１は、非導通状態においてソースとドレインとの間を流れる電流（オフ電流）が低いトランジスタが用いられることが好適である。
【０２４０】
図１６（Ａ）に示すメモリセル５００の構成では、非導通状態を保持することで、書き込んだデータに基づく電位を保持している。そのため、フローティングノードＦＮでの電荷の移動を伴った電位の変動を抑えるスイッチとして、オフ電流の低いトランジスタが用いられることが特に好ましい。なお、オフ電流の低いトランジスタのオフ電流を評価する方法は後述する。
【０２４１】
トランジスタ５１１は、オフ電流の低いトランジスタとし、非導通状態を保持することで、メモリセル５００を不揮発性のメモリとすることができる。よって、一旦、メモリセル５００に書き込まれたデータは、再度、トランジスタ５１１を導通状態とするまで、フローティングノードＦＮに保持し続けることができる。
【０２４２】
トランジスタ５１２は、フローティングノードＦＮの電位にしたがって、ソースとドレインとの間にドレイン電流Ｉｄを流す機能を有する。なお、図１６（Ａ）に示すメモリセル５００の構成で、トランジスタ５１２のソースとドレインとの間に流れるドレイン電流Ｉｄは、ビット線ＢＬと電源線ＳＬとの間に流れる電流である。なおトランジスタ５１２は、第２のトランジスタともいう。また、トランジスタ５１２は、ｎチャネル型のトランジスタとして説明を行う。
【０２４３】
トランジスタ５１３は、読み出しワード線ＲＷＬの電位にしたがって、ソースとドレインとの間にドレイン電流Ｉｄを流す機能を有する。なお、図１６（Ａ）に示すメモリセル５００の構成で、トランジスタ５１３のソースとドレインとの間に流れるドレイン電流Ｉｄは、ビット線ＢＬと電源線ＳＬとの間に流れる電流である。なおトランジスタ５１３は、第３のトランジスタともいう。また、トランジスタ５１３は、ｎチャネル型のトランジスタとして説明を行う。
【０２４４】
なおトランジスタ５１２およびトランジスタ５１３には、しきい値電圧のばらつきの小さいトランジスタが用いられることが好ましい。ここで、しきい値電圧のばらつきが小さいトランジスタとは、トランジスタが同一プロセスで作製される際に、許容されるしきい値電圧の差が２０ｍＶ以内で形成されうるトランジスタのことをいう。具体的には、チャネルが単結晶シリコンで形成されているトランジスタが挙げられる。しきい値電圧のばらつきは小さければ小さいほど好ましいが、前述した単結晶シリコンで形成されているトランジスタであっても、しきい値電圧の差が２０ｍＶ程度残りうる。
【０２４５】
次に、図１６（Ａ）に示すメモリセル５００の動作を説明する。
【０２４６】
図１６（Ｂ）に示すタイミングチャートは、図１６（Ａ）で示した書き込みワード線ＷＷＬ、読み出しワード線ＲＷＬ、フローティングノードＦＮ、ビット線ＢＬ、および電源線ＳＬに与えられる各信号の変化について示すものである。
【０２４７】
図１６（Ｂ）に示すタイミングチャートでは、初期状態である期間Ｔ１、データを読み出すためにビット線ＢＬの充電を行う期間Ｔ２、を示している。
【０２４８】
図１６（Ｂ）に示す期間Ｔ１では、ビット線ＢＬの放電を行う。このとき、書き込みワード線ＷＷＬは、Ｌレベルの電位が与えられる。また、読み出しワード線ＲＷＬは、Ｌレベルの電位が与えられる。また、フローティングノードＦＮは、多値のデータに対応する電位が保持される。またビット線ＢＬは、ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅが与えられる。また、電源線ＳＬは、プリチャージ電圧Ｖｐｒｅｃｈａｒｇｅが与えられる。
【０２４９】
なお図１６（Ｂ）では、多値のデータの一例として、２ビットのデータ、すなわち４値のデータを示している。具体的に図１６（Ｂ）では、４値のデータ（Ｖ００、Ｖ０１、Ｖ１０、Ｖ１１）を示しており、４段階の電位で表すことができる。
【０２５０】
ビット線ＢＬは、ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅが与えられた後、電気的に浮遊状態となる。すなわち、ビット線ＢＬは、電荷の充電または放電により電位の変動が生じる状態となる。この浮遊状態は、ビット線ＢＬに電位を与えるスイッチをオフにすることで実現することができる。
【０２５１】
次に、図１６（Ｂ）に示す期間Ｔ２では、データを読み出すためにビット線ＢＬの充電を行う。このとき、書き込みワード線ＷＷＬは、前の期間に引き続き、Ｌレベルの電位が与えられる。また、読み出しワード線ＲＷＬは、Ｈレベルの電位が与えられる。また、フローティングノードＦＮは、前の期間に引き続き、多値のデータに対応する電位が保持される。またビット線ＢＬは、ディスチャージ電圧ＶｄｉｓｃｈａｒｇｅがフローティングノードＦＮの電位にしたがって上昇する。また、電源線ＳＬは、前の期間に引き続き、プリチャージ電圧Ｖｐｒｅｃｈａｒｇｅが与えられる。
【０２５２】
読み出しワード線ＲＷＬの電位の変化にしたがって、トランジスタ５１３が導通状態となる。そのため、トランジスタ５１２のソースおよびドレインの一方の電位が下降して、ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅとなる。
【０２５３】
トランジスタ５１２はｎチャネル型のトランジスタであり、トランジスタ５１２のソースおよびドレインの一方の電位が下降してディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅとなることで、ゲートとソースとの間の電圧（ゲート電圧）の絶対値が大きくなる。このゲート電圧の上昇にしたがってトランジスタ５１２およびトランジスタ５１３では、ソースとドレインとの間にドレイン電流Ｉｄが流れる。
【０２５４】
トランジスタ５１２およびトランジスタ５１３にドレイン電流Ｉｄが流れることで、電源線ＳＬの電荷がビット線ＢＬに充電される。トランジスタ５１２のソースの電位、およびビット線ＢＬの電位は、充電により上昇する。トランジスタ５１２のソースの電位が上昇することで、トランジスタ５１２のゲート電圧が徐々に小さくなる。
【０２５５】
期間Ｔ２で流れるドレイン電流Ｉｄは、トランジスタ５１２のしきい値電圧となるゲート電圧で流れなくなる。そのため、ビット線ＢＬは、電位の上昇が進行し、トランジスタ５１２のゲート電圧がしきい値電圧となった時点で充電が完了し、定電位となる。このときのビット線ＢＬの電位は、概ねフローティングノードＦＮの電位としきい値電圧との差となる。
【０２５６】
つまり、充電により変化するビット線ＢＬの電位は、フローティングノードＦＮの電位の高低を反映した形で得ることができる。この電位の違いを多値のデータの判定に用いることで、メモリセル５００に書き込まれた多値のデータを読み出すことができる。
【０２５７】
したがって、データを読み出すための信号を多値のデータの数に応じて切り換えることなく、メモリセルからの多値のデータの読み出しを行うことができる。
【０２５８】
＜メモリ２＞
以下では、メモリ１と異なる半導体記憶装置の回路構成およびその動作について、図１７を参照して説明する。
【０２５９】
図１７（Ａ）には、本発明の一態様である半導体記憶装置として、記憶装置６００を示す。図１７（Ａ）に示す記憶装置６００は、記憶素子部６０２と、第１の駆動回路６０４と、第２の駆動回路６０６と、を有する。
【０２６０】
記憶素子部６０２には、記憶素子６０８がマトリクス状に複数配置されている。図１７（Ａ）に示す例では、記憶素子部６０２には記憶素子６０８が５行６列に配置されている。
【０２６１】
第１の駆動回路６０４および第２の駆動回路６０６は、記憶素子６０８への信号の供給を制御し、読み取り時には記憶素子６０８からの信号を取得する。例えば、第１の駆動回路６０４をワード線駆動回路とし、第２の駆動回路６０６をビット線駆動回路とする。ただし、これに限定されず、第１の駆動回路６０４をビット線駆動回路とし、第２の駆動回路６０６をワード線駆動回路としてもよい。
【０２６２】
なお、第１の駆動回路６０４および第２の駆動回路６０６は、それぞれ記憶素子６０８と配線により電気的に接続されている。
【０２６３】
記憶素子６０８は、揮発性メモリと、不揮発性メモリと、を有する。記憶素子６０８の具体的な回路構成の一例を図１７（Ｂ）に示す。図１７（Ｂ）に示す記憶素子６０８は、第１の記憶回路６１０と、第２の記憶回路６１２と、を有する。
【０２６４】
第１の記憶回路６１０は、第１のトランジスタ６１４と、第２のトランジスタ６１６と、第３のトランジスタ６１８と、第４のトランジスタ６２０と、第５のトランジスタ６２２と、第６のトランジスタ６２４と、を有する。
【０２６５】
まず、第１の記憶回路６１０の構成について説明する。第１のトランジスタ６１４のソースおよびドレインの一方は、第１の端子６３０に電気的に接続され、第１のトランジスタ６１４のゲートは、第２の端子６３２に電気的に接続されている。第２のトランジスタ６１６のソースおよびドレインの一方は、高電位電源線Ｖｄｄに電気的に接続され、第２のトランジスタ６１６のソースおよびドレインの他方は、第１のトランジスタ６１４のソースおよびドレインの他方と、第３のトランジスタ６１８のソースおよびドレインの一方と、第１のデータ保持部６４０に電気的に接続されている。第３のトランジスタ６１８のソースおよびドレインの他方は、低電位電源線Ｖｓｓに電気的に接続されている。第２のトランジスタ６１６のゲートと第３のトランジスタ６１８のゲートは、第２のデータ保持部６４２に電気的に接続されている。
【０２６６】
そして、第４のトランジスタ６２０のソースおよびドレインの一方は、第３の端子６３４に電気的に接続され、第４のトランジスタ６２０のゲートは、第４の端子６３６に電気的に接続されている。第５のトランジスタ６２２のソースおよびドレインの一方は、高電位電源線Ｖｄｄに電気的に接続され、第５のトランジスタ６２２のソースおよびドレインの他方は、第４のトランジスタ６２０のソースおよびドレインの他方と、第６のトランジスタ６２４のソースおよびドレインの一方と、第２のデータ保持部６４２に電気的に接続されている。第６のトランジスタ６２４のソースおよびドレインの他方は、低電位電源線Ｖｓｓに電気的に接続されている。第５のトランジスタ６２２のゲートと第６のトランジスタ６２４のゲートは、第１のデータ保持部６４０に電気的に接続されている。
【０２６７】
第１のトランジスタ６１４、第３のトランジスタ６１８、第４のトランジスタ６２０および第６のトランジスタ６２４は、ｎチャネル型のトランジスタである。
【０２６８】
第２のトランジスタ６１６および第５のトランジスタ６２２は、ｐチャネル型のトランジスタである。
【０２６９】
第１の端子６３０は、ビット線に電気的に接続されている。第２の端子６３２は、第１のワード線に電気的に接続されている。第３の端子６３４は、反転ビット線に電気的に接続されている。第４の端子６３６は、第１のワード線に電気的に接続されている。
【０２７０】
以上説明した構成を有することで、第１の記憶回路６１０は、ＳＲＡＭを構成している。即ち、第１の記憶回路６１０は、揮発性メモリである。本発明の一態様である記憶装置６００では、第１の記憶回路６１０に設けられた第１のデータ保持部６４０および第２のデータ保持部６４２が第２の記憶回路６１２に電気的に接続されている。
【０２７１】
第２の記憶回路６１２は、第７のトランジスタ６２６と、第８のトランジスタ６２８と、を有する。
【０２７２】
次に、第２の記憶回路６１２の構成について説明する。第７のトランジスタ６２６のソースおよびドレインの一方は、第２のデータ保持部６４２に電気的に接続され、第７のトランジスタ６２６のソースおよびドレインの他方は、第１の容量素子６４８の一方の電極に電気的に接続されている。第１の容量素子６４８の他方の電極には、低電位電源線Ｖｓｓが電気的に接続されている。第８のトランジスタ６２８のソースおよびドレインの一方は、第１のデータ保持部６４０に電気的に接続され、第８のトランジスタ６２８のソースおよびドレインの他方は、第２の容量素子６５０の一方の電極に電気的に接続されている。第２の容量素子６５０の他方の電極には、低電位電源線Ｖｓｓが電気的に接続されている。第７のトランジスタ６２６のゲートと第８のトランジスタ６２８のゲートは、第５の端子６３８に電気的に接続されている。
【０２７３】
第５の端子６３８は、第２のワード線に電気的に接続されている。なお、第１のワード線と第２のワード線は、一方の動作にしたがって他方の信号が制御される構成であってもよいし、各々が独立に制御される構成であってもよい。
【０２７４】
第７のトランジスタ６２６と第８のトランジスタ６２８は、オフ電流の低いトランジスタである。なお、図１７（Ｂ）に例示する構成では、第７のトランジスタ６２６と第８のトランジスタ６２８は、ｎチャネル型のトランジスタであるが、これに限定されない。
【０２７５】
第７のトランジスタ６２６と第１の容量素子６４８の一方の電極の間には、第３のデータ保持部６４４が形成されている。第８のトランジスタ６２８と第２の容量素子６５０の一方の電極の間には、第４のデータ保持部６４６が形成されている。第７のトランジスタ６２６と第８のトランジスタ６２８のオフ電流が小さいため、第３のデータ保持部６４４および第４のデータ保持部６４６の電荷は、長時間保持される。即ち、第２の記憶回路６１２は、不揮発性メモリである。
【０２７６】
第７のトランジスタ６２６と第８のトランジスタ６２８は、オフ電流の低いトランジスタである。
【０２７７】
上記したように、第１の記憶回路６１０は揮発性メモリであり、第２の記憶回路６１２は不揮発性メモリであり、第１の記憶回路６１０のデータ保持部である第１のデータ保持部６４０および第２のデータ保持部６４２は、第２の記憶回路６１２のデータ保持部である第３のデータ保持部６４４および第４のデータ保持部６４６に、オフ電流の低いトランジスタを介して電気的に接続されている。したがって、オフ電流の低いトランジスタのゲート電位を制御することで、第１の記憶回路６１０のデータを第２の記憶回路６１２のデータ保持部に退避させることができる。また、オフ電流の低いトランジスタを用いることで、記憶素子６０８への電力の供給がない場合であっても、第３のデータ保持部６４４および第４のデータ保持部６４６には、長期にわたって記憶内容を保持することができる。
【０２７８】
このように、図１７（Ｂ）に示す記憶素子６０８は、揮発性メモリのデータを不揮発性メモリに退避させることができる。
【０２７９】
また、第１の記憶回路６１０はＳＲＡＭを構成するため、高速動作が要求される。他方、第２の記憶回路６１２では電力の供給を停止した後の長期間のデータ保持が要求される。このような構成は、第１の記憶回路６１０を高速動作可能なトランジスタを用いて形成し、第２の記憶回路６１２をオフ電流の低いトランジスタを用いて形成することによって実現することができる。例えば、第１の記憶回路６１０をシリコンを用いたトランジスタで形成し、第２の記憶回路６１２を酸化物半導体膜を用いたトランジスタで形成すればよい。
【０２８０】
本発明の一態様である記憶装置６００において、第１のトランジスタ６１４および第４のトランジスタ６２０をオンして、揮発性メモリである第１の記憶回路６１０のデータ保持部にデータを書き込む際に、第２の記憶回路６１２に含まれる第７のトランジスタ６２６および第８のトランジスタ６２８がオンしていると、第１の記憶回路６１０のデータ保持部（第１のデータ保持部６４０および第２のデータ保持部６４２）が所定の電位を保持するためには、第２の記憶回路６１２に含まれる第１の容量素子６４８および第２の容量素子６５０に電荷を蓄積すればよい。したがって、第１の記憶回路６１０のデータ保持部にデータを書き込む際に、第７のトランジスタ６２６と第８のトランジスタ６２８がオンしていると、記憶素子６０８の高速動作を阻害する。また、第２の記憶回路６１２をシリコンを用いたトランジスタで形成すると、オフ電流を十分に小さくすることが難しく、第２の記憶回路６１２に長期にわたって記憶内容を保持することが困難である。
【０２８１】
そこで、本発明の一態様である半導体記憶装置では、第１の記憶回路６１０のデータ保持部（揮発性メモリ）にデータを書き込む際には、第１の記憶回路６１０のデータ保持部と第２の記憶回路６１２のデータ保持部の間に配されたトランジスタ（即ち、第７のトランジスタ６２６および第８のトランジスタ６２８）をオフしておく。これによって、記憶素子６０８の高速動作を実現する。また、第１の記憶回路６１０のデータ保持部への書き込みおよび読み出しを行わない際（即ち、第１のトランジスタ６１４および第４のトランジスタ６２０がオフの状態）には、第１の記憶回路６１０のデータ保持部と第２の記憶回路６１２のデータ保持部の間に配されたトランジスタをオンする。
【０２８２】
記憶素子６０８の揮発性メモリへのデータの書き込みの具体的な動作を以下に示す。まず、オンされている第７のトランジスタ６２６および第８のトランジスタ６２８をオフする。次いで、第１のトランジスタ６１４および第４のトランジスタ６２０をオンして、第１の記憶回路６１０のデータ保持部（第１のデータ保持部６４０および第２のデータ保持部６４２）に所定の電位を供給した後、第１のトランジスタ６１４および第４のトランジスタ６２０をオフする。その後、第７のトランジスタ６２６および第８のトランジスタ６２８をオンする。これによって、第２の記憶回路６１２のデータ保持部には、第１の記憶回路６１０のデータ保持部に保持されたデータに対応したデータが保持される。
【０２８３】
なお、少なくとも第１の記憶回路６１０のデータ保持部へのデータの書き込みのために、第１のトランジスタ６１４および第４のトランジスタ６２０をオンする際には、第２の記憶回路６１２に含まれる第７のトランジスタ６２６および第８のトランジスタ６２８をオフとする。ただし、第１の記憶回路６１０のデータ保持部からのデータの読み出しのために、第１のトランジスタ６１４および第４のトランジスタ６２０をオンする際には、第２の記憶回路６１２に含まれる第７のトランジスタ６２６および第８のトランジスタ６２８はオフとしてもよいし、オンとしてもよい。
【０２８４】
また、記憶素子６０８への電力の供給を停止する場合には、記憶素子６０８への電力の供給を停止する直前に、第１の記憶回路６１０のデータ保持部と第２の記憶回路６１２のデータ保持部の間に配されたトランジスタ（即ち、第７のトランジスタ６２６および第８のトランジスタ６２８）をオフして、第２の記憶回路６１２に保持されたデータを不揮発化する。揮発性メモリへの電力の供給が停止される直前に第７のトランジスタ６２６と第８のトランジスタ６２８をオフする手段は、第１の駆動回路６０４および第２の駆動回路６０６に搭載してもよいし、これらの駆動回路を制御する別の制御回路に設けられていてもよい。
【０２８５】
なお、ここで、第１の記憶回路６１０のデータ保持部と第２の記憶回路６１２のデータ保持部の間に配された第７のトランジスタ６２６および第８のトランジスタ６２８のオンまたはオフは、記憶素子ごとに行ってもよいし、記憶素子部６０２をいくつかに区分けしたブロックごとに行ってもよい。
【０２８６】
第１の記憶回路６１０をＳＲＡＭとして動作させる際に、第１の記憶回路６１０のデータ保持部と第２の記憶回路６１２のデータ保持部の間に配されたトランジスタをオフするため、第２の記憶回路６１２に含まれる第１の容量素子６４８および第２の容量素子６５０への電荷の蓄積を行うことなく第１の記憶回路６１０にデータを保持することが可能となるため、記憶素子６０８を高速に動作させることができる。
【０２８７】
また、本発明の一態様である記憶装置６００では、記憶装置６００への電力の供給を停止する（記憶装置６００の電源を遮断する）前に、最後にデータを書き換えた記憶素子６０８が有する、第１の記憶回路６１０のデータ保持部と第２の記憶回路６１２のデータ保持部の間に配されたトランジスタのみをオンしてもよい。このとき、最後にデータを書き換えた記憶素子６０８のアドレスを外部メモリに記憶しておくと、スムーズに退避させることができる。
【０２８８】
ただし、本発明の一態様である半導体記憶装置の駆動方法は上記説明に限定されるものではない。
【０２８９】
以上説明したように、記憶装置６００を高速動作させることができる。また、データの退避を一部の記憶素子のみで行うため、消費電力を抑えることができる。
【０２９０】
なお、ここでは、揮発性メモリとしてＳＲＡＭを用いたが、これに限定されず、他の揮発性メモリを用いてもよい。
【０２９１】
＜ＣＰＵ＞
図１８は、上述したトランジスタまたは半導体記憶装置を少なくとも一部に用いたＣＰＵの具体的な構成を示すブロック図である。
【０２９２】
図１８（Ａ）に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ、論理演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ  Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９（ＲＯＭ  Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図１８（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
【０２９３】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
【０２９４】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行う。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行う。
【０２９５】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
【０２９６】
図１８（Ａ）に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタを用いることができる。
【０２９７】
図１８（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
【０２９８】
電源停止に関しては、図１８（Ｂ）または図１８（Ｃ）に示すように、メモリセル群と、高電源電位ＶＤＤまたは低電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図１８（Ｂ）および図１８（Ｃ）の回路の説明を行う。
【０２９９】
図１８（Ｂ）および図１８（Ｃ）は、メモリセルへの電源電位の供給を制御するスイッチング素子に、上述したトランジスタを用いた記憶装置である。
【０３００】
図１８（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、メモリセル１１４２を複数有するメモリセル群１１４３とを有している。具体的に、各メモリセル１１４２には、上述したトランジスタを用いることができる。メモリセル群１１４３が有する各メモリセル１１４２には、スイッチング素子１１４１を介して、高電源電位ＶＤＤが供給されている。さらに、メモリセル群１１４３が有する各メモリセル１１４２には、信号ＩＮの電位と、低電源電位ＶＳＳの電位が与えられている。
【０３０１】
図１８（Ｂ）では、スイッチング素子１１４１として、上述したトランジスタを用いており、該トランジスタは、そのゲート電極層に与えられる信号ＳｉｇＡによりスイッチングが制御される。
【０３０２】
なお、図１８（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
【０３０３】
また、図１８（Ｂ）では、スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、高電源電位ＶＤＤの供給が制御されているが、スイッチング素子１１４１により、低電源電位ＶＳＳの供給が制御されていてもよい。
【０３０４】
また、図１８（Ｃ）には、メモリセル群１１４３が有する各メモリセル１１４２に、スイッチング素子１１４１を介して、低電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、低電源電位ＶＳＳの供給を制御することができる。
【０３０５】
メモリセル群と、高電源電位ＶＤＤまたは低電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
【０３０６】
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）等のＬＳＩにも応用可能である。
【０３０７】
＜設置例＞
図１９（Ａ）において、テレビジョン装置８０００は、筐体８００１に表示部８００２が組み込まれており、表示部８００２により映像を表示し、スピーカー部８００３から音声を出力することが可能である。
【０３０８】
テレビジョン装置８０００は、受信機やモデムなどを備えていてもよい。テレビジョン装置８０００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３０９】
また、テレビジョン装置８０００は、情報通信を行うためのＣＰＵや、メモリを備えていてもよい。テレビジョン装置８０００は、上述した表示装置、メモリまたはＣＰＵを用いることが可能である。
【０３１０】
図１９（Ａ）において、警報装置８１００は、住宅用火災警報器であり、検出部と、マイクロコンピュータ８１０１を有している。マイクロコンピュータ８１０１には、上述したトランジスタを用いたＣＰＵが含まれる。
【０３１１】
図１９（Ａ）において、室内機８２００および室外機８２０４を有するエアコンディショナーには、上述したトランジスタを用いたＣＰＵが含まれる。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、ＣＰＵ８２０３等を有する。図１９（Ａ）において、ＣＰＵ８２０３が、室内機８２００に設けられている場合を例示しているが、ＣＰＵ８２０３は室外機８２０４に設けられていてもよい。または、室内機８２００と室外機８２０４の両方に、ＣＰＵ８２０３が設けられていてもよい。上述したトランジスタを用いたＣＰＵが含まれることで、エアコンディショナーを省電力化できる。
【０３１２】
図１９（Ａ）において、電気冷凍冷蔵庫８３００には、上述したトランジスタを用いたＣＰＵが含まれる。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、ＣＰＵ８３０４等を有する。図１９（Ａ）では、ＣＰＵ８３０４が、筐体８３０１の内部に設けられている。上述したトランジスタを用いたＣＰＵが含まれることで、電気冷凍冷蔵庫８３００を省電力化できる。
【０３１３】
図１９（Ｂ）および図１９（Ｃ）において、電気自動車の例を示す。電気自動車９７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力は、制御回路９７０２により出力が調整されて、駆動装置９７０３に供給される。制御回路９７０２は、図示しないＲＯＭ、ＲＡＭ、ＣＰＵ等を有する処理装置９７０４によって制御される。上述したトランジスタを用いたＣＰＵが含まれることで、電気自動車９７００を省電力化できる。
【０３１４】
駆動装置９７０３は、直流電動機もしくは交流電動機単体、または電動機と内燃機関と、を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情報（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪に掛かる負荷情報など）の入力情報に基づき、制御回路９７０２に制御信号を出力する。制御回路９７０２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネルギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。
【０３１５】
なお、本実施の形態は、基本原理の一例について述べたものである。したがって、本実施の形態の一部または全部について、実施の形態の一部また全部と、自由に組み合わせることや、適用することや、置き換えて実施することができる。
【符号の説明】
【０３１６】
１００    ペレット
１０３    ｎｃ−ＯＳ膜
１２０    イオン
１３０    領域
１５０    基板
１６０    バッキングプレート
１７０ａ    マグネット
１７０ｂ    マグネット
１７０ｃ    マグネット
１８０    ターゲット
１８５    劈開面
１９０    磁力線
２００    基板
２０２    下地絶縁膜
２０４    ゲート電極
２０６    酸化物半導体膜
２１２    ゲート絶縁膜
２１６ａ    ソース電極
２１６ｂ    ドレイン電極
２１８    保護絶縁膜
２２６ａ    配線
２２６ｂ    配線
３００    基板
３０４    ゲート電極
３０６    酸化物半導体膜
３１２    ゲート絶縁膜
３１６ａ    ソース電極
３１６ｂ    ドレイン電極
３１８    保護絶縁膜
３２６ａ    配線
３２６ｂ    配線
５００    メモリセル
５１１    トランジスタ
５１２    トランジスタ
５１３    トランジスタ
５１４    容量素子
６００    記憶装置
６０２    記憶素子部
６０４    駆動回路
６０６    駆動回路
６０８    記憶素子
６１０    記憶回路
６１２    記憶回路
６１４    トランジスタ
６１６    トランジスタ
６１８    トランジスタ
６２０    トランジスタ
６２２    トランジスタ
６２４    トランジスタ
６２６    トランジスタ
６２８    トランジスタ
６３０    端子
６３２    端子
６３４    端子
６３６    端子
６３８    端子
６４０    データ保持部
６４２    データ保持部
６４４    データ保持部
６４６    データ保持部
６４８    容量素子
６５０    容量素子
７０１    画素部
７０２    トランジスタ
７０３    画素
７０４    走査線駆動回路
７０５    容量素子
７０５ａ    容量素子
７０６    信号線駆動回路
７０７    走査線
７０９    信号線
７１５    容量線
７２１    液晶素子
７３１    発光素子
７３３    トランジスタ
７３５    トランジスタ
７３７    配線
７３９    配線
７４１    配線
８１１    基板
８１３    ゲート電極
８１５    ゲート絶縁膜
８１５ａ    窒化物絶縁膜
８１５ｂ    酸化物絶縁膜
８１７ａ    酸化物半導体膜
８１７ｂ    導電膜
８１９    電極
８２０    電極
８８３    酸化物絶縁膜
８８５    酸化物絶縁膜
８８７    窒化物絶縁膜
８９１    ゲート電極
８９２    電極
８９３    開口部
８９４    開口部
１１４１    スイッチング素子
１１４２    メモリセル
１１４３    メモリセル群
１１８９    ＲＯＭインターフェース
１１９０    基板
１１９１    ＡＬＵ
１１９２    ＡＬＵコントローラ
１１９３    インストラクションデコーダ
１１９４    インタラプトコントローラ
１１９５    タイミングコントローラ
１１９６    レジスタ
１１９７    レジスタコントローラ
１１９８    バスインターフェース
１１９９    ＲＯＭ
８０００    テレビジョン装置
８００１    筐体
８００２    表示部
８００３    スピーカー部
８１００    警報装置
８１０１    マイクロコンピュータ
８２００    室内機
８２０１    筐体
８２０２    送風口
８２０３    ＣＰＵ
８２０４    室外機
８３００    電気冷凍冷蔵庫
８３０１    筐体
８３０２    冷蔵室用扉
８３０３    冷凍室用扉
８３０４    ＣＰＵ
９７００    電気自動車
９７０１    二次電池
９７０２    制御回路
９７０３    駆動装置
９７０４    処理装置
【図２】
2015038980.tif 000004
【図１１】
2015038980.tif 000005
【図１２】
2015038980.tif 000006
【図１３】
2015038980.tif 000007
【図１４】
2015038980.tif 000008
【図１５】
2015038980.tif 000009
【図１６】
2015038980.tif 000010
【図１７】
2015038980.tif 000011
【図１８】
2015038980.tif 000012
【図１９】
2015038980.tif 000013
【図１】
2015038980.tif 000014
【図３】
2015038980.tif 000015
【図４】
2015038980.tif 000016
【図５】
2015038980.tif 000017
【図６】
2015038980.tif 000018
【図７】
2015038980.tif 000019
【図８】
2015038980.tif 000020
【図９】
2015038980.tif 000021
【図１０】
2015038980.tif 000022