(57)【要約】【課題】静電気の放電に対する半導体装置のイミュニティ（耐性）を向上させる。【解決手段】この半導体装置は、半導体基板と、半導体基板上に絶縁膜を介して配置され、高電位側の電源電位が供給される第１の電源端子及び低電位側の電源電位が供給される第２の電源端子と、半導体基板内に形成され、第１の電源端子に電気的に接続された第１のＮ型不純物拡散領域と、半導体基板に形成された少なくとも１つのトランジスターを含む回路ブロックと、第１のＮ型不純物拡散領域内に形成されて第１のＮ型不純物拡散領域の比抵抗よりも小さい比抵抗を有し、少なくとも１つのトランジスターのソース又はドレインに電気的に接続された第２のＮ型不純物拡散領域とを含み、第１の電源端子から第１のＮ型不純物拡散領域を介して少なくとも１つのトランジスターのソース又はドレインに高電位側の電源電位が供給される。【選択図】図１
2015012225.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に絶縁膜を介して配置され、高電位側の電源電位が供給される第１の電源端子及び低電位側の電源電位が供給される第２の電源端子と、
前記半導体基板内に形成され、前記第１の電源端子に電気的に接続された第１のＮ型不純物拡散領域と、
前記半導体基板に形成された少なくとも１つのトランジスターを含む回路ブロックと、
前記第１のＮ型不純物拡散領域内に形成されて前記第１のＮ型不純物拡散領域の比抵抗よりも小さい比抵抗を有し、前記少なくとも１つのトランジスターのソース又はドレインに電気的に接続された第２のＮ型不純物拡散領域と、
を具備し、前記第１の電源端子から前記第１のＮ型不純物拡散領域を介して前記少なくとも１つのトランジスターのソース又はドレインに高電位側の電源電位が供給される半導体装置。
【請求項２】
前記第１のＮ型不純物拡散領域が、前記回路ブロックを周回するように配置されている、請求項１記載の半導体装置。
【請求項３】
前記第１のＮ型不純物拡散領域が、複数の個別領域に分離して配置されており、１つの個別領域に、前記回路ブロックに含まれている複数のＰチャネルトランジスターが形成されている、請求項１記載の半導体装置。
【請求項４】
前記第１のＮ型不純物拡散領域が、複数の個別領域に分離して配置されており、１つの個別領域に、前記回路ブロックに含まれている１つのＰチャネルトランジスターが形成されている、請求項１記載の半導体装置。
【請求項５】
前記回路ブロックを周回するように前記半導体基板上に絶縁膜を介して配置され、前記第１の電源端子に電気的に接続されると共に、複数の位置において前記第１のＮ型不純物拡散領域に電気的に接続された電源配線をさらに具備する、請求項１又は２記載の半導体装置。
【請求項６】
前記電源配線が、前記半導体装置を平面透視したときに、前記第１のＮ型不純物拡散領域に重なる位置に配置されている、請求項５記載の半導体装置。
【請求項７】
前記第１のＮ型不純物拡散領域を介して前記第１の電源端子に電気的に接続された保護配線と、
前記保護配線に電気的に接続されたカソード、及び、前記第２の電源端子に電気的に接続されたアノードを有する保護ダイオードと、
をさらに具備する、請求項１〜６のいずれか１項記載の半導体装置。
【請求項８】
前記半導体基板が、Ｎ型半導体基板である、請求項１〜７のいずれか１項記載の半導体装置。
【請求項９】
請求項１〜８のいずれか１項記載の半導体装置を具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に半導体装置に関し、特に、ＥＳＤ（Electro-Static Discharge：静電気の放電）に対するイミュニティ（耐性）を向上させた低消費電力用の半導体装置に関する。さらに、本発明は、そのような半導体装置を用いた電子機器に関する。
【背景技術】
【０００２】
半導体装置において、静電気による内部回路の破壊を防止するために、静電保護素子を設けることが行われている。例えば、高電位側の電源電位が供給される第１の電源端子と低電位側の電源電位が供給される第２の電源端子との間に、電源電圧に対して逆方向にダイオードが接続される。静電気の放電によって第２の電源端子に正の電荷が印加されると、正の電荷がダイオードを介して第１の電源端子に放出されるので、内部回路に過大な電圧が印加されることがなく、内部回路の破壊を防止することができる。また、第１の電源端子と内部回路との間に、不純物拡散領域の抵抗成分（本願においては、「ストッパー抵抗」ともいう）を直列に挿入することにより、静電気の放電によって第１の電源端子に正の電荷が印加される場合に、内部回路の破壊を防止することができる。
【０００３】
さらに、ＩＣチップ内に形成されるウエルを複数の領域に分割することも行われている。関連する技術として、特許文献１には、基板電位を安定化すると共に、電源投入時の異常電流の発生を抑圧した半導体集積回路が開示されている。この半導体集積回路は、チップ上に、このチップに供給される第１の電源の電圧とは別の基板電位を発生する基板電位発生回路と、基板電位の供給を受けてこの基板電位に保持され内部に所定の回路ブロックが形成されたウエルとを形成して成る半導体集積回路において、ウエルを複数のサブウエル又は複数のサブウエル群に分割し、この分割された複数のサブウエル又は複数のサブウエル群毎に基板電位発生回路を備えて構成されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−１３５７２０号公報（段落００１６−００１７、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、ＩＣチップが小さくなってくると、ＥＳＤに対するイミュニティをさらに向上させることが必要であり、ストッパー抵抗の抵抗値を増加させるだけでは不十分となっている。また、ＩＣチップに形成される複数の内部回路に供給される電源電圧を均一化することも要請される。そこで、上記の点に鑑み、本発明の第１の目的は、ＥＳＤに対する半導体装置のイミュニティを向上させることである。また、本発明の第２の目的は、半導体装置内の複数の内部回路に供給される電源電圧を均一化することである。
【課題を解決するための手段】
【０００６】
以上の課題を解決するため、本発明の１つの観点に係る半導体装置は、半導体基板と、半導体基板上に絶縁膜を介して配置され、高電位側の電源電位が供給される第１の電源端子及び低電位側の電源電位が供給される第２の電源端子と、半導体基板内に形成され、第１の電源端子に電気的に接続された第１のＮ型不純物拡散領域と、半導体基板に形成された少なくとも１つのトランジスターを含む回路ブロックと、第１のＮ型不純物拡散領域内に形成されて第１のＮ型不純物拡散領域の比抵抗よりも小さい比抵抗を有し、少なくとも１つのトランジスターのソース又はドレインに電気的に接続された第２のＮ型不純物拡散領域とを具備し、第１の電源端子から第１のＮ型不純物拡散領域を介して少なくとも１つのトランジスターのソース又はドレインに高電位側の電源電位が供給される。
【０００７】
本発明の１つの観点によれば、第１の電源端子と少なくとも１つのトランジスターのソース又はドレインとの間に第１のＮ型不純物拡散領域の抵抗成分が挿入されることになり、第１のＮ型不純物拡散領域の比抵抗は第２のＮ型不純物拡散領域の比抵抗よりも大きい値を有するので、静電気の放電によって第１又は第２の電源端子に正又は負の電荷が印加されたときに、トランジスターを有効に保護することができる。
【０００８】
ここで、第１のＮ型不純物拡散領域が、回路ブロックを周回するように配置されていても良い。その場合には、回路ブロックに含まれている複数の内部回路に高電位側の電源電位を供給する第１のＮ型不純物拡散領域の抵抗成分のインピーダンスが均一化されるので、複数の内部回路に供給される電源電圧を均一化することができる。
【０００９】
あるいは、第１のＮ型不純物拡散領域が、複数の個別領域に分離して配置されており、１つの個別領域に、回路ブロックに含まれている複数のＰチャネルトランジスターが形成されても良い。その場合には、各々の個別領域において複数のＰチャネルトランジスターのソースに高電位側の電源電位をそれぞれ供給する第１のＮ型不純物拡散領域の抵抗成分のインピーダンスを、略等しい所定の値に設定することが可能となる。また、複数のＰチャネルトランジスターが１つの個別領域内に形成されるので、それらのＰチャネルトランジスター間の間隔を小さくすることができる。
【００１０】
あるいは、第１のＮ型不純物拡散領域が、複数の個別領域に分離して配置されており、１つの個別領域に、回路ブロックに含まれている１つのＰチャネルトランジスターが形成されても良い。その場合には、複数の個別領域において複数のＰチャネルトランジスターのソースに高電位側の電源電位をそれぞれ供給する第１のＮ型不純物拡散領域の抵抗成分のインピーダンスを、互いに独立して設定することが可能となる。また、１つのＰチャネルトランジスターが１つの個別領域内に形成されるので、他のＰチャネルトランジスターとの干渉を防止することができる。
【００１１】
この半導体装置は、回路ブロックを周回するように半導体基板上に絶縁膜を介して配置され、第１の電源端子に電気的に接続されると共に、複数の位置において第１のＮ型不純物拡散領域に電気的に接続された電源配線をさらに具備しても良い。これにより、複数の位置における第１のＮ型不純物拡散領域の電位を均一化することができる。ここで、電源配線が、半導体装置を平面透視したときに、第１のＮ型不純物拡散領域に重なる位置に配置されていることが望ましい。その場合には、層間絶縁膜に一定の間隔で形成された複数のスルーホールを通して、電源配線と第１のＮ型不純物拡散領域とのコンタクトを一定の間隔でとることができる。
【００１２】
また、この半導体装置は、第１のＮ型不純物拡散領域を介して第１の電源端子に電気的に接続された保護配線と、保護配線に電気的に接続されたカソード、及び、第２の電源端子に電気的に接続されたアノードを有する保護ダイオードとをさらに具備しても良い。その場合には、静電気の放電によって第２の電源端子に正の電荷が印加されると、正の電荷は保護ダイオード及び第１のＮ型不純物拡散領域の抵抗成分を介して第１の電源端子に放出されるので、内部回路の破壊を防止することができる。
【００１３】
以上において、半導体基板が、Ｎ型半導体基板であっても良い。その場合には、マイナス電源を用いる際に、基板電位を接地電位とすることができる。
【００１４】
さらに、本発明の１つの観点に係る電子機器は、本発明のいずれかの観点に係る半導体装置を具備する。これにより、時計等の電子機器において、静電気の放電による半導体装置の破壊を防止することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態に係る半導体装置のレイアウトを示す平面図。
【図２】図１のＩＩ−ＩＩにおける半導体装置の断面を示す断面図。
【図３】本発明の第１の実施形態に係る半導体装置の回路の一例を示す回路図。
【図４】本発明の第２の実施形態に係る半導体装置のレイアウトを示す平面図。
【図５】図４のＶ−Ｖにおける半導体装置の断面を示す断面図。
【図６】本発明の第３の実施形態に係る半導体装置のレイアウトを示す平面図。
【図７】本発明の第４の実施形態に係る半導体装置のレイアウトを示す平面図。
【図８】図７のVIII−VIIIにおける半導体装置の断面を示す断面図。
【発明を実施するための形態】
【００１６】
以下に、本発明の実施形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、重複する説明を省略する。本発明の実施形態に係る半導体装置は、時計等の電子機器において用いられる低消費電流（例えば、消費電流１００ｎＡ以下）の半導体装置（ＩＣ）である。
【００１７】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置のレイアウトを模式的に示す平面図である。また、図２は、図１のＩＩ−ＩＩにおける半導体装置の断面を示す断面図である。図１においては、半導体装置における回路素子間の接続状態を示すために、層間絶縁膜が省略されている。また、半導体基板内に形成されたＮウエル及びＰウエルが破線で示されており、一部の不純物拡散領域は省略されている。
【００１８】
図１及び図２に示すように、この半導体装置は、シリコン等によって形成されたＮ型の半導体基板１０と、半導体基板１０内に形成されたＮウエル１１及びＰウエル１２と、半導体基板１０に形成された少なくとも１つのトランジスターを含む回路ブロック２０とを含んでいる。半導体基板１０に複数のトランジスターが形成される場合には、回路ブロック２０が、それら全てのトランジスターを含んでも良い。半導体基板１０がＮ型の半導体基板である場合には、マイナス電源を用いる際に、基板電位を接地電位とすることができる。
【００１９】
Ｎウエル１１は、回路ブロック２０のＰチャネルトランジスターが形成される領域に配置されるのみならず、回路ブロック２０を周回するように配置されている。ここで、回路ブロック２０の全周にＮウエル１１を配置しても良いし、回路ブロック２０の周囲の一部においてＮウエル１１が配置されない部分があっても良い。本願において、「周回する」という用語は、回路ブロックの外周の８０％以上を覆うことを意味する。また、Ｐウエル１２は、回路ブロック２０のＮチャネルトランジスターが形成される領域に配置される。
【００２０】
半導体基板１０上には、第１の層間絶縁膜を介して第１の配線層が形成され、さらに、第２の層間絶縁膜を介して第２の配線層が形成されている。例えば、層間絶縁膜は、二酸化シリコンによって形成され、配線層は、アルミニウムによって形成される。この半導体装置は、第２の配線層に配置された電源端子３０及び電源端子４０を含んでいる。電源端子３０には、高電位側の電源電位ＶＤＤが供給され、電源端子４０には、低電位側の電源電位ＶＳＳが供給される。ここで、電源電位ＶＤＤと電源電位ＶＳＳとの内の一方は、接地電位（０Ｖ）としても良い。
【００２１】
第１の配線層には、回路ブロック２０を周回するように電源配線３１が配置されている。電源配線３１は、第２の層間絶縁膜に形成されたスルーホールを通して電源端子３０に電気的に接続されている。一方、Ｎウエル１１内には、Ｎ型不純物拡散領域１３が形成されている。Ｎ型不純物拡散領域１３は、電源配線３１に沿って回路ブロック２０を周回するように形成されることが望ましい。
【００２２】
ここで、例えば、Ｎ型の半導体基板１０の不純物濃度は、３×１０１４〜１×１０１５ｃｍ−３であり、第１のＮ型不純物拡散領域であるＮウエル１１の不純物濃度は、１×１０１５〜５×１０１７ｃｍ−３であり、第２のＮ型不純物拡散領域であるＮ型不純物拡散領域１３の不純物濃度は、１×１０１７〜５×１０２０ｃｍ−３である。あるいは、不純物濃度の絶対値がこれらの条件を満たさなくても、不純物濃度の相対値がこれらの比を満たせば良い。
【００２３】
いずれにしても、Ｎウエル１１の不純物濃度は、半導体基板１０の不純物濃度よりも大きく、Ｎ型不純物拡散領域１３の不純物濃度は、Ｎウエル１１の不純物濃度よりも大きくなっている。従って、Ｎウエル１１の比抵抗は、半導体基板１０の比抵抗よりも小さく、Ｎ型不純物拡散領域１３の比抵抗は、Ｎウエル１１の比抵抗よりも小さくなっている。図１等に示す他のＮ型不純物拡散領域についても、Ｎ型不純物拡散領域１３と同様である。
【００２４】
電源配線３１は、第１の層間絶縁膜に形成された複数のスルーホールを通してＮ型不純物拡散領域１３に電気的に接続されており、従って、Ｎ型不純物拡散領域１３を介してＮウエル１１に電気的に接続されている。これにより、Ｎウエル１１は、電源配線３１を介して電源端子３０に電気的に接続されることになる。
【００２５】
ここで、電源配線３１は、半導体装置を平面透視したときに、Ｎウエル１１に重なる位置に配置されることが望ましい。その場合には、第１の層間絶縁膜に一定の間隔で形成された複数のスルーホールを通して、電源配線３１とＮウエル１１とのコンタクトを一定の間隔でとることができる。
【００２６】
また、第１の配線層には、電源配線３１と並行して回路ブロック２０を周回するように保護配線３２が配置されている。一方、Ｎウエル１１内には、Ｎ型不純物拡散領域１４が形成されている。Ｎ型不純物拡散領域１４は、保護配線３２に沿って回路ブロック２０を周回するように配置されることが望ましい。
【００２７】
保護配線３２は、第１の層間絶縁膜に形成された複数のスルーホールを通してＮ型不純物拡散領域１４に電気的に接続されており、従って、Ｎ型不純物拡散領域１４を介してＮウエル１１に電気的に接続されている。Ｎウエル１１内において、Ｎ型不純物拡散領域１３とＮ型不純物拡散領域１４とは、所定の距離を保ちながら並行して配置されている。Ｎウエル１１は所定の比抵抗を有しているので、Ｎ型不純物拡散領域１３とＮ型不純物拡散領域１４との間、即ち、電源端子３０と保護配線３２との間には、Ｎウエル１１の抵抗成分Ｒ１（図２参照）が挿入されることになる。
【００２８】
電源端子４０は、第１及び第２の配線層に形成された配線を介して、Ｐウエル１２内に形成されたＰ型不純物拡散領域１６に電気的に接続されており、従って、Ｐ型不純物拡散領域１６を介してＰウエル１２に電気的に接続されている。これにより、Ｐウエル１２は、電源端子４０に電気的に接続されることになる。
【００２９】
さらに、第１の配線層には、保護配線３２と並行して回路ブロック２０を周回するように電源配線４１が配置されている。電源配線４１は、第２の配線層に形成された配線によって電源端子４０に電気的に接続されている。一方、Ｎウエル１１内には、Ｎ型不純物拡散領域１４に隣接してＰ型不純物拡散領域１５が形成されている。Ｐ型不純物拡散領域１５は、電源配線４１に沿って回路ブロック２０を周回するように配置されることが望ましい。電源配線４１は、第１の層間絶縁膜に形成された複数のスルーホールを通してＰ型不純物拡散領域１５に電気的に接続されている。
【００３０】
ここで、互いに隣接して形成されたＮ型不純物拡散領域１４とＰ型不純物拡散領域１５とは、静電気から半導体装置を保護するための保護ダイオードを構成する。即ち、保護配線３２に電気的に接続されたＮ型不純物拡散領域１４が保護ダイオードのカソードに該当し、電源端子４０に電気的に接続されたＰ型不純物拡散領域１５が保護ダイオードのアノードに該当する。従って、静電気の放電によって電源端子４０に正の電荷が印加されると、正の電荷は、保護ダイオード及びＮウエル１１の抵抗成分Ｒ１を介して電源端子３０に放出されるので、回路ブロック２０のトランジスターを含む内部回路の破壊を防止することができる。
【００３１】
図１においては、回路ブロック２０のトランジスターの例として、ＰチャネルＭＯＳトランジスターＱＰ１と、ＮチャネルＭＯＳトランジスターＱＮ１及びＱＮ２とが示されている。
【００３２】
トランジスターＱＰ１のソース（Ｓ）及びドレイン（Ｄ）は、Ｎウエル１１内に形成されたＰ型不純物拡散領域２１及び２２によってそれぞれ構成される。また、Ｎウエル１１内には、Ｎ型不純物拡散領域１７が形成されており、Ｎ型不純物拡散領域１７は、第１の配線層に形成された配線を介してＰ型不純物拡散領域２１に電気的に接続されている。従って、電源電位ＶＤＤは、電源端子３０からＮウエル１１を介してトランジスターＱＰ１のソース（Ｓ）に供給される。
【００３３】
Ｎウエル１１はＮ型不純物拡散領域１３等の比抵抗よりも高い比抵抗を有しており、Ｎ型不純物拡散領域１３とＮ型不純物拡散領域１７との間、即ち、電源端子３０とトランジスターＱＰ１のソース（Ｓ）との間には、Ｎウエル１１の抵抗成分Ｒ２（図２参照）が挿入されることになる。この抵抗成分Ｒ２は、Ｎ型不純物拡散領域１３等の抵抗成分（ストッパー抵抗）よりも高い抵抗値を有しており、静電気の放電によって電源端子３０又は４０に正又は負の電荷が印加されたときに、トランジスターＱＰ１及びＱＮ１を有効に保護することができる。
【００３４】
あるいは、Ｎ型不純物拡散領域１７をＮ型不純物拡散領域１４に接続又は一体化しても良い。その場合には、電源端子３０とトランジスターＱＰ１のソース（Ｓ）との間に、Ｎウエル１１の抵抗成分Ｒ１（図２参照）が挿入されることになる。この抵抗成分Ｒ１は、Ｎ型不純物拡散領域１３等の抵抗成分（ストッパー抵抗）よりも高い抵抗値を有しており、静電気の放電によって電源端子３０又は４０に正又は負の電荷が印加されたときに、トランジスターＱＰ１及びＱＮ１を有効に保護することができる。
【００３５】
トランジスターＱＮ１のドレイン（Ｄ）及びソース（Ｓ）は、Ｐウエル１２内に形成されたＮ型不純物拡散領域２３及び２４によってそれぞれ構成される。Ｎ型不純物拡散領域２３は、第１の配線層に形成された配線を介してＰ型不純物拡散領域２２に電気的に接続されている。また、Ｎ型不純物拡散領域２４は、第１及び第２の配線層に形成された配線を介して電源端子４０に電気的に接続されている。
【００３６】
トランジスターＱＰ１及びＱＮ１のゲート（Ｇ）は、第１及び第２の配線層に形成された配線を介して入力端子５０に電気的に接続されている。また、トランジスターＱＰ１及びＱＮ１のドレイン（Ｄ）から出力される信号は、次段の回路に供給される。次段の回路から出力される信号は、トランジスターＱＮ２のゲート（Ｇ）に供給される。トランジスターＱＮ２のソース（Ｓ）は、第１の配線層に形成された配線を介して出力段のトランジスター（図示せず）のゲートに電気的に接続されている。また、出力段のトランジスターのソースは、第１及び第２の配線層に形成された配線を介して出力端子６０に電気的に接続されている。
【００３７】
トランジスターＱＮ２のドレイン（Ｄ）及びソース（Ｓ）は、Ｐウエル１２内に形成されたＮ型不純物拡散領域２５及び２６によってそれぞれ構成される。また、Ｎウエル１１内には、Ｎ型不純物拡散領域１８が形成されており、Ｎ型不純物拡散領域１８は、第１の配線層に形成された配線を介してＮ型不純物拡散領域２５に電気的に接続されている。従って、電源電位ＶＤＤは、電源端子３０からＮウエル１１を介してトランジスターＱＮ２のドレイン（Ｄ）に供給される。
【００３８】
ここで、Ｎ型不純物拡散領域１３とＮ型不純物拡散領域１８との間、即ち、電源端子３０とトランジスターＱＮ２のドレイン（Ｄ）との間には、Ｎウエル１１の抵抗成分Ｒ３（図示せず）が挿入されることになる。この抵抗成分Ｒ３は、Ｎ型不純物拡散領域１３等の抵抗成分（ストッパー抵抗）よりも高い抵抗値を有しており、静電気の放電によって電源端子３０又は４０に正又は負の電荷が印加されたときに、トランジスターＱＮ２を有効に保護することができる。
【００３９】
あるいは、Ｎ型不純物拡散領域１８をＮ型不純物拡散領域１４に接続又は一体化しても良い。その場合には、電源端子３０とトランジスターＱＮ２のドレイン（Ｄ）との間に、Ｎウエル１１の抵抗成分Ｒ１（図２参照）が挿入されることになる。この抵抗成分Ｒ１は、Ｎ型不純物拡散領域１３等の抵抗成分（ストッパー抵抗）よりも高い抵抗値を有しており、静電気の放電によって電源端子３０又は４０に正又は負の電荷が印加されたときに、トランジスターＱＮ２を有効に保護することができる。
【００４０】
また、回路ブロック２０を周回するようにＮウエル１１及びＮ型不純物拡散領域１３を配置することにより、回路ブロック２０に含まれている複数のトランジスターＱＰ１、ＱＮ２、・・・に電源電位ＶＤＤを供給するＮウエル１１の抵抗成分Ｒ２、Ｒ３、・・・のインピーダンスを均一化して、半導体装置内の複数の内部回路に供給される電源電圧を均一化することができる。さらに、回路ブロック２０を周回するように電源配線３１を配置し、複数の位置において電源配線３１をＮウエル１１に電気的に接続することにより、複数の位置におけるＮウエル１１の電位を均一化することができる。
【００４１】
図３は、本発明の第１の実施形態に係る半導体装置に含まれている回路の一例を示す回路図である。この回路は、図１及び図２に示されている回路素子を含んでいる。図３に示すように、この回路は、回路ブロック２０と、電源電位ＶＤＤが供給される電源端子３０と、電源端子３０に接続された電源配線３１と、保護配線３２と、電源電位ＶＳＳが供給される電源端子４０と、電源端子４０に接続された電源配線４１と、保護ダイオードＤ１〜Ｄ５とを含んでいる。
【００４２】
保護配線３２は、Ｎウエルの抵抗成分Ｒ１を介して電源端子３０に接続されている。図２に示すＮ型不純物拡散領域１４及びＰ型不純物拡散領域１５によって構成される保護ダイオードＤ１は、保護配線３２に接続されたカソードと、電源端子４０に接続されたアノードとを有している。従って、静電気の放電によって電源端子４０に正の電荷が印加されると、正の電荷は、保護ダイオードＤ１及びＮウエルの抵抗成分Ｒ１を介して電源端子３０に放出されるので、回路ブロック２０のトランジスターを保護することができる。
【００４３】
保護ダイオードＤ２は、保護配線３２に接続されたカソードと、入力端子５０に接続されたアノードとを有している。従って、静電気の放電によって入力端子５０に正の電荷が印加されると、正の電荷は、保護ダイオードＤ２及びＮウエルの抵抗成分Ｒ１を介して電源端子３０に放出される。これにより、入力端子５０に接続されたトランジスターＱＰ１及びＱＮ１を保護することができる。
【００４４】
また、保護ダイオードＤ３は、入力端子５０に接続されたカソードと、電源端子４０に接続されたアノードとを有している。一般に、静電気の放電によって印加されるのは正の電荷であるが、入力端子５０に負の電荷が印加された場合には、負の電荷は、保護ダイオードＤ３を介して電源端子４０に放出される。これにより、入力端子５０に接続されたトランジスターＱＰ１及びＱＮ１を保護することができる。出力端子６０に接続された保護ダイオードＤ４及びＤ５の動作も、上記と同様である。
【００４５】
回路ブロック２０は、ＰチャネルＭＯＳトランジスターＱＰ１と、ＮチャネルＭＯＳトランジスターＱＮ１〜ＱＮ５とを含んでいる。トランジスターＱＰ１及びＱＮ１は、インバーターを構成しており、入力端子５０からゲートに供給される信号を反転して出力する。ここで、電源端子３０とトランジスターＱＰ１のソースとの間には、Ｎウエルの抵抗成分Ｒ２が接続されている。この抵抗成分Ｒ２は、静電気の放電によって電源端子３０又は４０に正又は負の電荷が印加されたときに、トランジスターＱＰ１及びＱＮ１を保護するための保護抵抗として機能する。
【００４６】
トランジスターＱＮ２及びＱＮ３は、比較的小さな電流が流れる初段のソースフォロワーを構成している。トランジスターＱＮ３は、参照電位Ｖ１が印加されるゲートを有しており、定電流回路として動作する。トランジスターＱＮ２は、ゲートに供給される信号を低インピーダンスで出力する。ここで、電源端子３０とトランジスターＱＮ２のドレインとの間には、Ｎウエルの抵抗成分Ｒ３が接続されている。この抵抗成分Ｒ３は、静電気の放電によって電源端子３０又は４０に正又は負の電荷が印加されたときに、トランジスターＱＮ２及びＱＮ３を保護するための保護抵抗として機能する。
【００４７】
トランジスターＱＮ４及びＱＮ５は、比較的大きな電流が流れる出力段のソースフォロワーを構成している。トランジスターＱＮ５は、参照電位Ｖ２が印加されるゲートを有しており、定電流回路として動作する。トランジスターＱＮ４は、初段のソースフォロワーからゲートに供給される信号を低インピーダンスで出力する。ここで、トランジスターＱＮ４のドレインは、Ｎウエルを介さずに、電源端子３０に直接接続されている。
【００４８】
このように、比較的大きな電流が流れる出力段トランジスターについては、Ｎウエルを介さずに電源電位ＶＤＤを供給しても良い。これにより、出力段トランジスターに供給される電源電位ＶＤＤの降下を防止することができる。例えば、時計用の半導体装置においては、時計の針を回転させるモーターに電流を供給するモータートライバー回路の出力段トランジスターに、Ｎウエルを介さずに電源電位ＶＤＤを供給することが望ましい。
【００４９】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第２の実施形態においては、Ｎウエルが、回路ブロックの全てのＰチャネルトランジスターが形成される領域に配置されるのではなく、複数の個別領域に分離して配置されている。また、１つの個別領域に、回路ブロックに含まれている複数のＰチャネルトランジスターが形成されている。さらに、それらの個別領域とは別個に、回路ブロックを周回するＮウエル領域を配置しても良い。その他の点に関しては、第１の実施形態と同様である。
【００５０】
図４は、本発明の第２の実施形態に係る半導体装置のレイアウトの一部を模式的に示す平面図である。また、図５は、図４のＶ−Ｖにおける半導体装置の断面を示す断面図である。図４においては、半導体装置における回路素子間の接続状態を示すために、層間絶縁膜が省略されている。また、半導体基板内に形成されたＮウエル及びＰウエルが破線で示されている。
【００５１】
図４及び図５に示すように、半導体基板１０内には、Ｎウエル１１及びＰウエル１２が形成されている。Ｎウエル１１とＰウエル１２とは、互いに分離して配置されても良いし、互いに接触するように配置されても良い。半導体基板１０上に第１の層間絶縁膜を介して形成された第１の配線層には、電源電位ＶＤＤが供給される電源端子に電気的に接続された電源配線３１が配置されている。電源配線３１は、第１の層間絶縁膜に形成された複数のスルーホールを通して、Ｎウエル１１内に形成されたＮ型不純物拡散領域７１に電気的に接続されており、従って、Ｎ型不純物拡散領域７１を介してＮウエル１１に電気的に接続されている。
【００５２】
また、第１の配線層には、電源電位ＶＳＳが供給される電源端子に電気的に接続された電源配線４１が配置されている。電源配線４１は、第１の層間絶縁膜に形成されたスルーホールを通して、Ｐウエル１２内に形成されたＰ型不純物拡散領域７２に電気的に接続されており、従って、Ｐ型不純物拡散領域７２を介してＰウエル１２に電気的に接続されている。
【００５３】
図４においては、ＰチャネルＭＯＳトランジスターＱＰ２及びＱＰ３と、ＮチャネルＭＯＳトランジスターＱＮ６及びＱＮ７とが示されている。トランジスターＱＰ２のソース（Ｓ）及びドレイン（Ｄ）は、Ｎウエル１１内に形成されたＰ型不純物拡散領域８１及び８２によってそれぞれ構成される。トランジスターＱＰ３のソース（Ｓ）及びドレイン（Ｄ）は、Ｎウエル１１内に形成されたＰ型不純物拡散領域８３及び８４によってそれぞれ構成される。
【００５４】
Ｎウエル１１内には、Ｎ型不純物拡散領域７３及び７４が形成されている。Ｎ型不純物拡散領域７３は、第１の配線層に形成された配線を介してＰ型不純物拡散領域８１に電気的に接続されている。従って、電源電位ＶＤＤは、電源配線３１からＮウエル１１を介してトランジスターＱＰ２のソース（Ｓ）に供給される。
【００５５】
Ｎウエル１１はＮ型不純物拡散領域７１等の比抵抗よりも高い比抵抗を有しており、Ｎ型不純物拡散領域７１とＮ型不純物拡散領域７３との間、即ち、電源配線３１とトランジスターＱＰ２のソース（Ｓ）との間には、Ｎウエル１１の抵抗成分Ｒ４（図５参照）が挿入されることになる。この抵抗成分Ｒ４は、Ｎ型不純物拡散領域７１等の抵抗成分（ストッパー抵抗）よりも高い抵抗値を有しており、静電気の放電によって電源配線３１又は４１に正又は負の電荷が印加されたときに、トランジスターＱＰ２及びＱＮ６を有効に保護することができる。
【００５６】
また、Ｎ型不純物拡散領域７４は、第１の配線層に形成された配線を介してＰ型不純物拡散領域８３に電気的に接続されている。従って、電源電位ＶＤＤは、電源配線３１からＮウエル１１を介してトランジスターＱＰ３のソース（Ｓ）に供給される。これにより、Ｎ型不純物拡散領域７１とＮ型不純物拡散領域７４との間、即ち、電源配線３１とトランジスターＱＰ３のソース（Ｓ）との間にも、Ｎウエル１１の抵抗成分が挿入されることになる。この抵抗成分は、Ｎ型不純物拡散領域７１等の抵抗成分（ストッパー抵抗）よりも高い抵抗値を有しており、静電気の放電によって電源配線３１又は４１に正又は負の電荷が印加されたときに、トランジスターＱＰ３及びＱＮ７を有効に保護することができる。
【００５７】
一方、トランジスターＱＮ６のドレイン（Ｄ）及びソース（Ｓ）は、Ｐウエル１２内に形成されたＮ型不純物拡散領域８５及び８６によってそれぞれ構成される。Ｎ型不純物拡散領域８５は、第１の配線層に形成された配線を介してＰ型不純物拡散領域８２に電気的に接続されている。また、Ｎ型不純物拡散領域８６は、第１の配線層に形成された配線を介して電源配線４１に電気的に接続されている。ここで、トランジスターＱＮ６は、トランジスターＱＰ２と共に、インバーターを構成している。
【００５８】
また、トランジスターＱＮ７のドレイン（Ｄ）及びソース（Ｓ）は、Ｐウエル１２内に形成されたＮ型不純物拡散領域８７及び８８によってそれぞれ構成される。Ｎ型不純物拡散領域８７は、第１の配線層に形成された配線を介してＰ型不純物拡散領域８４に電気的に接続されている。また、Ｎ型不純物拡散領域８８は、第１の配線層に形成された配線を介して電源配線４１に電気的に接続されている。ここで、トランジスターＱＮ７は、トランジスターＱＰ３と共に、インバーターを構成している。
【００５９】
本実施形態によれば、各々のＮウエル領域において複数のＰチャネルトランジスターのソースに電源電位ＶＤＤをそれぞれ供給するＮウエルの抵抗成分のインピーダンスを、略等しい所定の値に設定することが可能となる。また、複数のＰチャネルトランジスターが１つのＮウエル領域内に形成されるので、それらのＰチャネルトランジスター間の間隔を小さくすることができる。
【００６０】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。第３の実施形態においては、Ｎウエルが、複数の個別領域に分離して配置されており、１つの個別領域に、回路ブロックに含まれている１つのＰチャネルトランジスターが形成されている。さらに、それらの個別領域とは別個に、回路ブロックを周回するＮウエル領域を配置しても良い。その他の点に関しては、第２の実施形態と同様である。
【００６１】
図６は、本発明の第３の実施形態に係る半導体装置のレイアウトの一部を模式的に示す平面図である。図６に示すように、半導体基板１０内には、Ｎウエル１１ａ、Ｎウエル１１ｂ、及び、Ｐウエル１２が形成されている。Ｎウエル１１ａとＰウエル１２とは、互いに分離して配置されても良いし、互いに接触するように配置されても良い。また、Ｎウエル１１ｂとＰウエル１２とは、互いに分離して配置されても良いし、互いに接触するように配置されても良い。半導体基板１０上に第１の層間絶縁膜を介して形成された第１の配線層には、電源電位ＶＤＤが供給される電源端子に電気的に接続された電源配線３１が配置されている。
【００６２】
電源配線３１は、第１の層間絶縁膜に形成された複数のスルーホールを通して、Ｎウエル１１ａ内に形成されたＮ型不純物拡散領域７１ａに電気的に接続されており、従って、Ｎ型不純物拡散領域７１ａを介してＮウエル１１ａに電気的に接続されている。また、電源配線３１は、第１の層間絶縁膜に形成された複数のスルーホールを通して、Ｎウエル１１ｂ内に形成されたＮ型不純物拡散領域７１ｂに電気的に接続されており、従って、Ｎ型不純物拡散領域７１ｂを介してＮウエル１１ｂに電気的に接続されている。
【００６３】
さらに、第１の配線層には、電源電位ＶＳＳが供給される電源端子に電気的に接続された電源配線４１が配置されている。電源配線４１は、第１の層間絶縁膜に形成されたスルーホールを通して、Ｐウエル１２内に形成されたＰ型不純物拡散領域７２に電気的に接続されており、従って、Ｐ型不純物拡散領域７２を介してＰウエル１２に電気的に接続されている。
【００６４】
図６においては、ＰチャネルＭＯＳトランジスターＱＰ２及びＱＰ３と、ＮチャネルＭＯＳトランジスターＱＮ６及びＱＮ７とが示されている。トランジスターＱＰ２のソース（Ｓ）及びドレイン（Ｄ）は、Ｎウエル１１ａ内に形成されたＰ型不純物拡散領域８１及び８２によってそれぞれ構成される。トランジスターＱＰ３のソース（Ｓ）及びドレイン（Ｄ）は、Ｎウエル１１ｂ内に形成されたＰ型不純物拡散領域８３及び８４によってそれぞれ構成される。
【００６５】
Ｎウエル１１ａ内には、Ｎ型不純物拡散領域７３が形成されている。Ｎ型不純物拡散領域７３は、第１の配線層に形成された配線を介してＰ型不純物拡散領域８１に電気的に接続されている。従って、電源電位ＶＤＤは、電源配線３１からＮウエル１１ａを介してトランジスターＱＰ２のソースに供給される。
【００６６】
Ｎウエル１１ａはＮ型不純物拡散領域７１ａ等の比抵抗よりも高い比抵抗を有しており、Ｎ型不純物拡散領域７１ａとＮ型不純物拡散領域７３との間、即ち、電源配線３１とトランジスターＱＰ２のソース（Ｓ）との間には、Ｎウエル１１ａの抵抗成分が挿入されることになる。この抵抗成分は、Ｎ型不純物拡散領域７１ａ等の抵抗成分（ストッパー抵抗）よりも高い抵抗値を有しており、静電気の放電によって電源配線３１又は４１に正又は負の電荷が印加されたときに、トランジスターＱＰ２及びＱＮ６を有効に保護することができる。
【００６７】
また、Ｎウエル１１ｂ内には、Ｎ型不純物拡散領域７４が形成されている。Ｎ型不純物拡散領域７４は、第１の配線層に形成された配線を介してＰ型不純物拡散領域８３に電気的に接続されている。従って、電源電位ＶＤＤは、電源配線３１からＮウエル１１ｂを介してトランジスターＱＰ３のソース（Ｓ）に供給される。
【００６８】
Ｎウエル１１ｂはＮ型不純物拡散領域７１ｂ等の比抵抗よりも高い比抵抗を有しており、Ｎ型不純物拡散領域７１ｂとＮ型不純物拡散領域７４との間、即ち、電源配線３１とトランジスターＱＰ３のソース（Ｓ）との間には、Ｎウエル１１ｂの抵抗成分が挿入されることになる。この抵抗成分は、Ｎ型不純物拡散領域７１ｂ等の抵抗成分（ストッパー抵抗）よりも高い抵抗値を有しており、静電気の放電によって電源配線３１又は４１に正又は負の電荷が印加されたときに、トランジスターＱＰ３及びＱＮ７を有効に保護することができる。
【００６９】
本実施形態によれば、複数のＮウエル領域において複数のＰチャネルトランジスターのソースに電源電位ＶＤＤをそれぞれ供給するＮウエルの抵抗成分のインピーダンスを、互いに独立して設定することが可能となる。また、１つのＰチャネルトランジスターが１つのＮウエル領域内に形成されるので、他のＰチャネルトランジスターとの干渉を防止することができる。
【００７０】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。第４の実施形態においては、第１の実施形態におけるＮ型の半導体基板の替りにＰ型の半導体基板が用いられる。従って、Ｐウエルは形成しなくても良い。その他の点に関しては、第１の実施形態と同様である。半導体基板１０がＰ型の半導体基板である場合には、プラス電源を用いる際に、基板電位を接地電位とすることができる。
【００７１】
図７は、本発明の第４の実施形態に係る半導体装置のレイアウトを模式的に示す平面図である。また、図８は、図７のVIII−VIIIにおける半導体装置の断面を示す断面図である。図７においては、半導体装置における回路素子間の接続状態を示すために、層間絶縁膜が省略されている。また、半導体基板内に形成されたＮウエルが破線で示されており、一部の不純物拡散領域は省略されている。
【００７２】
図７及び図８に示すように、この半導体装置は、シリコン等によって形成されたＰ型の半導体基板１０と、半導体基板１０内に形成されたＮウエル１１と、半導体基板１０に形成された少なくとも１つのトランジスターを含む回路ブロック２０とを含んでいる。
【００７３】
ＮチャネルトランジスターＱＮ１のドレイン（Ｄ）及びソース（Ｓ）をそれぞれ構成するＮ型不純物拡散領域２３及び２４は、Ｐ型の半導体基板１０内に形成されている。また、ＮチャネルトランジスターＱＮ２のドレイン（Ｄ）及びソース（Ｓ）をそれぞれ構成するＮ型不純物拡散領域２５及び２６も、Ｐ型の半導体基板１０内に形成されている。
【００７４】
さらに、半導体基板１０内には、Ｐ型不純物拡散領域１６が形成されている。電源電位ＶＳＳが供給される電源端子４０は、第１及び第２の配線層に形成された配線を介してＰ型不純物拡散領域１６に電気的に接続されており、従って、Ｐ型不純物拡散領域１６を介してＰ型の半導体基板１０に電気的に接続されている。これにより、Ｐ型の半導体基板１０に電源電位ＶＳＳが供給される。
【００７５】
第１の実施形態と同様に、互いに隣接して形成されたＮ型不純物拡散領域１４とＰ型不純物拡散領域１５とによって保護ダイオードが構成される。静電気の放電によって電源端子４０に正の電荷が印加されると、正の電荷は、保護ダイオード及びＮウエル１１の抵抗成分Ｒ１（図８参照）を介して電源端子３０に放出されるので、回路ブロック２０のトランジスターを含む内部回路の破壊を防止することができる。
【００７６】
また、電源端子３０とトランジスターＱＰ１のソース（Ｓ）との間には、Ｎウエル１１の抵抗成分Ｒ２（図８参照）が挿入され、電源端子３０とトランジスターＱＮ２のドレイン（Ｄ）との間にも、Ｎウエル１１の抵抗成分が挿入されることになる。これらの抵抗成分は、静電気の放電によって電源端子３０又は４０に正又は負の電荷が印加されたときに、トランジスターを有効に保護することができる。
【００７７】
あるいは、Ｎ型不純物拡散領域１７又は１８をＮ型不純物拡散領域１４に接続又は一体化しても良い。その場合には、電源端子３０とトランジスターＱＰ１のソース（Ｓ）との間、又は、電源端子３０とトランジスターＱＮ２のドレイン（Ｄ）との間に、Ｎウエル１１の抵抗成分Ｒ１（図８参照）が挿入されることになる。この抵抗成分は、静電気の放電によって電源端子３０又は４０に正又は負の電荷が印加されたときに、トランジスターを有効に保護することができる。
【００７８】
本実施形態においても、第２の実施形態と同様に、Ｎウエルが、半導体基板内において、回路ブロックに含まれている複数のＰチャネルトランジスターを各々が囲む複数の領域に分離されても良い。あるいは、第３の実施形態と同様に、Ｎウエルが、半導体基板内において、回路ブロックに含まれている複数のＰチャネルトランジスターをそれぞれ囲む複数の領域に分離されても良い。
【００７９】
（電子機器）
本発明の一実施形態に係る電子機器は、例えば、アナログ方式又はディジタル方式の腕時計又は置時計等であり、上記いずれかの実施形態に係る半導体装置を備えている。これにより、時計等の電子機器において、静電気の放電による半導体装置の破壊を防止することができる。
【００８０】
なお、本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
【符号の説明】
【００８１】
１０…半導体基板、１１、１１ａ、１１ｂ…Ｎウエル、１２…Ｐウエル、１３、１４、１７、１８、２３〜２６…Ｎ型不純物拡散領域、１５、１６、２１、２２…Ｐ型不純物拡散領域、２０…回路ブロック、３０、４０…電源端子、３１、４１…電源配線、３２…保護配線、５０…入力端子、６０…出力端子、７１、７１ａ、７１ｂ、７３、７４、８５〜８８…Ｎ型不純物拡散領域、７２、８１〜８４…Ｐ型不純物拡散領域、Ｒ１〜Ｒ４…Ｎウエルの抵抗成分、Ｄ１〜Ｄ５…保護ダイオード、ＱＰ１〜ＱＰ３…ＰチャネルＭＯＳトランジスター、ＱＮ１〜ＱＮ７…ＮチャネルＭＯＳトランジスター
【図１】
2015012225.tif 000003
【図２】
2015012225.tif 000004
【図３】
2015012225.tif 000005
【図４】
2015012225.tif 000006
【図５】
2015012225.tif 000007
【図６】
2015012225.tif 000008
【図７】
2015012225.tif 000009
【図８】
2015012225.tif 000010