(57)【要約】【課題】複数のアナログ信号の切り替えを省くと共に、計測データの周波数特性を改善する。【解決手段】電力計測装置は、複数のアナログ入力信号がそれぞれ入力され、複数の計測データにそれぞれ変換する複数の変換部と、複数の計測データを外部へ送信する送信部と、を備える。複数の変換部のそれぞれは、アナログ入力信号の低域を通過させる低域通過フィルタと、予め定められた第一周期毎に低域通過フィルタの出力の値をサンプルし、サンプルされた値を次のサンプルまでの期間にわたってホールドして出力するサンプルホールド部と、第一周期より短い第二周期毎に、サンプルホールド部の出力をＡ／Ｄ変換して出力するＡ／Ｄ変換部と、第一周期毎に、期間内にＡ／Ｄ変換された複数の値の代表値を、計測データとして算出する算出部と、を含む。【選択図】図１
2015133544.tif 000002
【特許請求の範囲】
【請求項１】
複数のアナログ入力信号がそれぞれ入力され、複数の計測データにそれぞれ変換する複数の変換部と、
前記複数の計測データを外部へ送信する送信部と、
を備え、
前記複数の変換部のそれぞれは、
アナログ入力信号の低域を通過させる低域通過フィルタと、
予め定められた第一周期毎に前記低域通過フィルタの出力の値をサンプルし、サンプルされた値を次のサンプルまでの期間にわたってホールドして出力するサンプルホールド部と、
前記第一周期より短い第二周期毎に、前記サンプルホールド部の出力をＡ／Ｄ変換して出力するＡ／Ｄ変換部と、
前記第一周期毎に、前記期間内にＡ／Ｄ変換された複数の値の代表値を、計測データとして算出する算出部と、
を含む、
電力計測装置。
【請求項２】
前記算出部は、前記第一周期毎に、前記期間内に前記Ａ／Ｄ変換された複数の値を加算し、前記加算の結果に基づいて前記代表値を算出する、
請求項１に記載の電力計測装置。
【請求項３】
前記算出部は、前記第一周期毎に、前記加算を初期化する、
請求項２に記載の電力計測装置。
【請求項４】
前記第一周期は、前記第二周期のＮ（Ｎは２以上の整数）倍であり、
前記算出部は、前記期間内に前記Ａ／Ｄ変換されたＮ個の値を加算する、
請求項３に記載の電力計測装置。
【請求項５】
前記第一周期は、前記第二周期のＮ（Ｎは２以上の整数）倍であり、
前記算出部は、前記期間内に前記Ａ／Ｄ変換されたＮ個の値のうち最大値と最小値を除くＮ−２個の値を加算する、
請求項３に記載の電力計測装置。
【請求項６】
電力系統の交流電気量を示す複数のアナログ入力信号を複数の計測データにそれぞれ変換する電力計測装置と、
前記複数の計測データの何れかを用いて、保護継電器の演算を行う第一演算装置と、
前記複数の計測データの何れかを用いて、保護継電器と異なる演算を行う第二演算装置と、
を備え、
前記電力計測装置は、
前記複数のアナログ入力信号がそれぞれ入力され、前記複数の計測データにそれぞれ変換する複数の変換部と、
前記複数の計測データを前記第一演算装置および前記第二演算装置の何れかへ送信する送信部と、
を備え、
前記複数の変換部のそれぞれは、
アナログ入力信号の低域を通過させる低域通過フィルタと、
予め定められた第一周期毎に前記低域通過フィルタの出力の値をサンプルし、サンプルされた値を次のサンプルまでの期間にわたってホールドして出力するサンプルホールド部と、
前記第一周期より短い第二周期毎に、前記サンプルホールド部の出力をＡ／Ｄ変換して出力するＡ／Ｄ変換部と、
前記第一周期毎に、前記期間内にＡ／Ｄ変換された複数の値の代表値を、計測データとして算出する算出部と、
を含む、
保護制御システム。
【請求項７】
前記電力計測装置と、前記第一演算装置と、前記第二演算装置とは、ループ形のネットワークで接続されており、前記電力計測装置から前記第一演算装置および前記第二演算装置へ、予め定められた時間内に前記複数の計測データを転送する、
請求項６に記載の保護制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号を計測する技術に関する。
【背景技術】
【０００２】
特許文献１には、複数のアナログ入力信号をマルチプレクサにて切り替えることにより、信号を時分割で多重化し、１個のＡ／Ｄ変換器にてディジタル量に変換して演算するディジタル形保護継電装置が記載されている。この構成は、変電所向けの保護装置に採用されている。
【０００３】
このようなディジタル形保護継電装置は、Ａ／Ｄ変換したデータをマイクロコンピュータなどのディジタル演算手段にて、予め定めたプログラムに基づき、ディジタル演算処理して系統事故の有無を検出し、遮断器に対して引き外し指令を発するものである。
【０００４】
また、例えば、高速サンプリング手法を採用し、実効精度１４ビット化を確保する構成が提案されている。
【０００５】
また、アナログ信号を或るサンプリング周波数でサンプリングし、誤差圧縮のためのディジタルフィルタを用いてＡ／Ｄ変換精度の高精度化を図ることが知られている。これにより、短絡・地絡検出リレーの電流フルスケールの統一や電圧階級によらず電圧フルスケールの一本化などの入力回路を共通化することが知られている。
【０００６】
また、ディジタル形保護継電装置におけるアナログ入力信号の入力部を保護演算部から分離してマージングユニットとして構成することが、国際標準規格であるＩＥＣ６１８５０において提唱されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許３１８６７３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、マルチプレクサを用いて複数のアナログ信号を切り替えて一つのＡ／Ｄ変換器へ入力する場合、マルチプレクサの切り替え後の信号の過渡状態が安定するまで待つ必要がある。過渡状態の原因は、信号線に浮遊容量が発生するため、マルチプレクサのＯＮ抵抗との関連から、波形が鈍ることによるものである。また、マルチプレクサの切替時間や信号波形の切り替え時の過渡現象であるリンギング現象などにより、波形が安定するまでに時間がかかる。これらの制約から高速な切り替えができないため、Ａ／Ｄ変換の精度を維持したまま、サンプリングを高速化することには限界がある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の一態様である電力計測装置は、複数のアナログ入力信号がそれぞれ入力され、複数の計測データにそれぞれ変換する複数の変換部と、複数の計測データを外部へ送信する送信部と、を備える。複数の変換部のそれぞれは、アナログ入力信号の低域を通過させる低域通過フィルタと、予め定められた第一周期毎に低域通過フィルタの出力の値をサンプルし、サンプルされた値を次のサンプルまでの期間にわたってホールドして出力するサンプルホールド部と、第一周期より短い第二周期毎に、サンプルホールド部の出力をＡ／Ｄ変換して出力するＡ／Ｄ変換部と、第一周期毎に、期間内にＡ／Ｄ変換された複数の値の代表値を、計測データとして算出する算出部と、を含む。
【発明の効果】
【００１０】
本発明の一態様によれば、複数のアナログ信号の切り替えを省くと共に、計測データの周波数特性を改善することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例のマージングユニットの構成を示す。
【図２】マージングユニットの動作タイミングを示すタイムチャートである。
【図３】マージングユニットの動作を示すフローチャートである。
【図４】マージングユニットの動作の具体例を示すタイムチャートである。
【図５】マージングユニットの変形例の動作の具体例を示すタイムチャートである。
【図６】誤差圧縮フィルタの回路構成の一例を示す。
【図７】比較例のアナログ入力ユニットおよび実施例のマージングユニットの周波数−ゲイン特性を示す。
【図８】比較例のアナログ入力ユニットおよび実施例のマージングユニットの周波数−位相特性を示す。
【図９】保護制御システムの構成を示す。
【発明を実施するための形態】
【００１２】
以下、本発明の実施例について図面を用いて説明する。
【００１３】
図１は、本発明の実施例のマージングユニットの構成を示す。
【００１４】
このマージングユニット１０００は、複数のチャンネルのそれぞれに対し、電力系統で測定された電圧や電流などの時間変化を示す複数のアナログ入力信号１００ａを、例えばフルスケールを±１０Ｖとするアナログ電圧信号に変換する入力変換器１ａと、後段のサンプルホールドによる折返し誤差を防止するためのアナログフィルタ（ＦＩＬ）である折返し誤差防止フィルタ１ｂと、予め定めた周期毎に折返し誤差防止フィルタ１ｂの出力信号をサンプルしてホールドするサンプルホールド（Ｓ／Ｈ：Sample  Hold）部１ｃと、サンプルホールド部１ｃから出力されるアナログ信号を、サンプルホールド部１ｃよりも短い周期毎にＡ／Ｄ変換してディジタル信号に変換するＡ／Ｄ変換器１ｄと、ディジタル信号の誤差を圧縮し計測データとして出力するディジタルフィルタ（ＤＦ）である誤差圧縮フィルタ１ｅとを含む。入力変換器１ａは、ＡＵＸ  ＰＴ（Auxiliary  Potential  Transformer：補助変圧器）またはＡＵＸ  ＣＴ（Auxiliary  Current  Transformer：補助変流器）である。誤差圧縮フィルタ１ｅは、例えばハードウエアで構成される。
【００１５】
マージングユニット１０００は更に、複数のチャンネルの誤差圧縮フィルタ１ｅの出力である計測データを格納するＲＡＭである計測データメモリ部１ｆと、各回路へ制御信号を供給するタイミング制御部１ｇと、ＣＰＵ（Central  Processing  Unit）などの演算部１ｈと、演算部１ｈが用いるプログラムやデータを格納するＲＯＭ１ｉと、演算部１ｈが用いるプログラムやデータを格納するワークメモリ１ｊと、外部との通信を制御するＬＡＮコントローラ（ＬＡＮＣＥ）１ｋと、外部と接続され通信を行う物理チップ（ＰＨＹコントローラ）１ｌとを含む。なお、ＬＡＮコントローラ１ｋと物理チップ１ｌを２対で構成することにより冗長性を持たせ、通信の信頼性を向上させることも可能である。
【００１６】
タイミング制御部１ｇは、サンプルホールド部１ｃのサンプルホールドのタイミングを示すサンプルホールド指令信号１００ｃ、Ａ／Ｄ変換器１ｄのＡ／Ｄ変換のタイミングを示すＡ／Ｄ変換指令信号１００ｄ、誤差圧縮フィルタ１ｅのリセットのタイミングを示すリセット信号１００ｅと、誤差圧縮フィルタ１ｅの動作クロック信号１００ｊ、計測データメモリ部１ｆへの書込みのタイミングを示す書込み信号１００ｆおよび、演算部１ｈの動作起動のタイミングを示す動作起動信号１００ｇとを予め定めた周期でサイクリックに出力する。なお、図中には記載していないが、タイミング制御部１ｇには各信号の基準となるクロック信号を供給するためのクロック発振器が接続される。
【００１７】
この構成により、マージングユニット１０００は、電力系統からアナログ入力信号を取り込み、Ａ／Ｄ変換して量子化情報とし、誤差圧縮して計測データを生成し、ＬＡＮコントローラ１ｋにより通信ネットワークに出力信号１００ｈ、１００ｉとして出力する機能を有する。マージングユニット１０００には、後述する保護制御演算や計測や解析演算のための装置などが通信ネットワークを介して接続されており、これらは機能分散システムを構成する。すなわち、マージングユニット１０００は、保護制御のみならず、計測、信号解析機能などの機能に適用可能な多様性を持たせるためにアナログ入力信号から得られた測定情報を提供する。
【００１８】
図２は、マージングユニット１０００の動作タイミングを示すタイムチャートである。
【００１９】
この図において、（１）はサンプルホールド部１ｃによるサンプルの時刻を示す。（２）はサンプルホールド部１ｃへのサンプルホールド指令信号１００ｃのタイミングを示す。サンプルホールド部１ｃのサンプルホールド周期Ｔ１は例えば、電気角３．７５°である。サンプルホールド部１ｃは、或るサンプルホールド指令信号１００ｃで入力をサンプルし、Ｔ１後の次のサンプルホールド指令信号１００ｃまでホールドする。この長さＴ１のホールドの期間をホールド期間と呼ぶ。（３）はＡ／Ｄ変換器１ｄに供給するＡ／Ｄ変換指令信号１００ｄのタイミングを示す。Ａ／Ｄ変換器１ｄのＡ／Ｄ変換周期Ｔ２は、Ｔ１の１／Ｎ（Ｎは２以上の整数）とし、（２）と（３）の信号の立ち上がり条件は同期している。Ｎは例えば１６である。（４）はＡ／Ｄ変換器１ｄがディジタル信号を出力するタイミングを示す。
【００２０】
（５）は誤差圧縮フィルタ１ｅの動作タイミングを示す。Ｔ１の間にＡ／Ｄ変換器１ｄから出力されるＮ個のディジタル信号ｔ０１〜ｔ０Ｎをフィルタリングし、周期Ｔ２毎に演算結果をサイクリックに出力するように動作する。
【００２１】
ここで、（５）で示すように、誤差圧縮フィルタ１ｅはホールド期間内にＡ／Ｄ変換されたディジタル信号ｔ０１〜ｔ０Ｎのみを使用するようにし、ホールド期間外にＡ／Ｄ変換されたディジタル信号をディジタル信号ｔ０１〜ｔ０Ｎと共に使用することはない。ホールド期間外のディジタル信号はディジタル信号ｔ０１〜ｔ０Ｎと同時刻にサンプルホールドされた信号ではないため、もし、誤差圧縮フィルタ１ｅがホールド期間内のディジタル信号ｔ０１〜ｔ０Ｎと、ホールド期間外のディジタル信号との両方を連続してフィルタリングすると、それらのディジタル信号の間に大きな差が生じるため、誤差圧縮フィルタ１ｅから出力される計測データ間に位相差が生じることになる。本実施例の誤差圧縮フィルタ１ｅは、ホールド期間内の複数のディジタル信号は、サンプルホールド部１ｃで同時刻にサンプルされてホールドされた信号であるから、データ間の差は小さく、誤差圧縮フィルタ１ｅから出力される計測データ間に位相差はほとんど発生しない。すなわち、誤差圧縮フィルタ１ｅはホールド期間内の複数のディジタル信号を直流信号として扱うことができ、その直流信号を統計処理することでその直流信号に含まれる誤差を圧縮することができる。
【００２２】
（６）は計測データをマージングユニット１０００から通信ネットワークへ転送するタイミングを示す。この計測データも、Ｔ１毎に出力される。
【００２３】
図３は、マージングユニット１０００の動作を示すフローチャートである。
【００２４】
ステップ３ａにてサンプルホールド部１ｃは、入力変換器１ａから出力されるアナログ信号を周期Ｔ１でサンプルし、サンプルされた信号を次のサンプルまでホールドして出力する。ステップ３ｂにてＡ／Ｄ変換器１ｄは、サンプルホールド部１ｃの出力を周期Ｔ２でＡ／Ｄ変換してディジタル信号として出力する。ステップ３ｅにて演算部１ｈは、ＮサンプルのＡ／Ｄ変換が終了したか否かを判定し、終了していれば処理をステップ３ｆへ移行させ、終了していなければ処理をステップ３ｂへ移行させて、次のサンプルを取得する。ステップ３ｆにて誤差圧縮フィルタ１ｅは、ホールド期間内にＡ／Ｄ変換器１ｄから出力されるＮ個のディジタル信号の代表データを計測データとして求める。ステップ３ｉにてタイミング制御部１ｇは、誤差圧縮フィルタ１ｅの出力を計測データメモリ部１ｆへ格納する。ステップ３ｂにて演算部１ｈは、計測データメモリ部１ｆに格納されている計測データを読み出し、ＬＡＮコントローラ１ｋにより外部へ転送する。マージングユニット１０００は、以上の動作を周期Ｔ１で繰り返す。
【００２５】
図４は、マージングユニット１０００の動作の具体例を示すタイムチャートである。
【００２６】
この図において、（１）は入力変換器１ａの出力の波形を示す。（２）はサンプルホールド部１ｃへのサンプルホールド指令信号１００ｃを示す。ここでは、時刻ｔ０と、それからＴ１後の時刻ｔ１とにサンプルホールド指令信号１００ｃが出力されていることを示す。（３）はサンプルホールド部１ｃの出力の波形を示す。この波形には、高周波のノイズが重畳されている。（４）はＡ／Ｄ変換器１ｄへのＡ／Ｄ変換指令信号１００ｄを示す。Ａ／Ｄ変換指令信号１００ｄは、Ｔ２の周期で出力されている。（５）は（４）のタイミングでＡ／Ｄ変換された信号の波形を示す。ホールド期間内の信号であっても、高周波ノイズにより、信号にばらつきが生じる。（６）はＡ／Ｄ変換器１ｄから出力されるディジタル信号のタイミングを示す。（４）のタイミングに合わせてディジタル信号が出力される。（７）は誤差圧縮フィルタ１ｅによる誤差圧縮処理のタイミングを示す。誤差圧縮フィルタ１ｅは、サンプルホールド指令信号１００ｃに同期したリセット信号１００ｅにより、リセットし、フィルタリングを行う。これにより、誤差圧縮フィルタ１ｅは、対象のホールド期間外に入力されるディジタル信号を排除し、対象のホールド期間内のディジタル信号だけに基づいて一つの計測データを算出する。（８）は（７）で誤差圧縮フィルタ１ｅから出力された計測データを示す。（７）で出力された計測データは、次のサンプルホールド指令信号１００ｃに同期して外部へ送信される。これにより、時刻ｔ０でサンプルホールドされたアナログ入力信号に基づく計測データは、時刻ｔ１で送信される。
【００２７】
ここで、マージングユニット１０００の変形例について説明する。
【００２８】
変形例のマージングユニット１０００は、Ａ／Ｄ変換器１ｄと誤差圧縮フィルタ１ｅの間にデータ選択部を有する。
【００２９】
図５は、マージングユニット１０００の変形例の動作の具体例を示すタイムチャートである。このタイムチャートは、データ選択部を用いない場合のタイムチャートと同様であるが、（７）の動作が異なる。（７）はデータ選択部と誤差圧縮フィルタ１ｅの動作を示す。データ選択部は、一つのホールド期間内にＡ／Ｄ変換器１ｄから出力されるＮ個のディジタル信号を記憶し、ｎ個のディジタル信号から最大値と最小値を削除してＮ−２個のディジタル信号を出力する。その後、誤差圧縮フィルタ１ｅは、データ選択部から出力されるＮ−２個のディジタル信号をフィルタリング処理する。これにより、誤差圧縮フィルタ１ｅは、Ｎ−２個のディジタル信号からホールド期間内の代表データを計測データとして求める。これにより、誤差圧縮フィルタ１ｅは、ホールド期間内のディジタル信号から最も大きいノイズの影響を除去することができる。
【００３０】
図６は、誤差圧縮フィルタ１ｅの回路構成の一例を示す。
【００３１】
ここでの誤差圧縮フィルタ１ｅは、フィードバックループを持たないＦＩＲ（Finite  Impulse  Response）形のディジタルフィルタである。誤差圧縮フィルタ１ｅは、サンプル遅延器５ａ、５ｂ、５ｃ、５ｄ、５ｅと、乗算器５ｌ、５ｍ、５ｎ、５ｏ、５ｐ、５ｑ、５ｒと、加算器５ｆ、５ｇ、５ｈ、５ｉ、５ｊ、５ｋとを含む。サンプル遅延器５ａ〜５ｅの動作クロックのタイミングは、周期Ｔ２のＡ／Ｄ変換指令信号１００ｄである。サンプル遅延器５ａ〜５ｅのリセットのタイミングは、周期Ｔ１のサンプルホールド指令信号１００ｃである。サンプル遅延器５ａ〜５ｅは、周期Ｔ２でＡ／Ｄ変換器１ｄから入力されるディジタル信号Ｘｉｎを格納し、次の周期で次のサンプル遅延器へ出力する。乗算器５ｌ〜５ｒは、Ｘｉｎとサンプル遅延器５ａ〜５ｅとにそれぞれ係数を乗ずる。本実施例において乗算器５ｌ〜５ｒのそれぞれの係数は、１．０である。加算器５ｆ〜５ｋは、乗算器５ｌ〜５ｒの出力を加算し、計測データとして出力する。即ち、この誤差圧縮フィルタ１ｅは、ホールド期間の最後に、ホールド期間内のディジタル信号の総和を計測データとして出力する。これにより、ホールド期間内のディジタル信号の代表値を算出すると共に、ディジタル信号のノイズが代表値に与える影響を低減することができる。また、ホールド期間毎にサンプル遅延器５ａ〜５ｅをリセットし、サンプル遅延器５ａ〜５ｅに格納されているディジタル信号を消去することにより、ホールド期間内のディジタル信号だけを加算することができる。また、誤差圧縮フィルタ１ｅが、Ｎ−１個のサンプル遅延器とＮ−１個の加算器を含むことにより、ホールド期間内にＡ／Ｄ変換されたＮ個のディジタル信号をすべて加算することができる。
【００３２】
誤差圧縮フィルタ１ｅの変形例について説明する。ここでの誤差圧縮フィルタ１ｅは、周期Ｔ１毎に、現時点のサンプルと過去Ｎ−１サンプルの加算を行い、Ｎ個の平均を算出する回路である。演算式は次式にて示される。次式は乗算器の係数が１．０のケースを表す。
【００３３】
【数１】
2015133544.tif 000003
【００３４】
本実施例の誤差圧縮フィルタ１ｅは、周期Ｔ１で、全てのサンプル遅延器を０にリセットする。これにより、誤差圧縮フィルタ１ｅは、一つのホールド期間内のディジタル信号だけを用いて演算を行う。すなわち、誤差圧縮フィルタ１ｅは、一つのホールド期間内のディジタル信号と他のホールド期間内のディジタル信号とを演算しない。これにより、誤差圧縮フィルタ１ｅは、一つのホールド期間内のディジタル信号を直流信号として扱うことができる。
【００３５】
誤差圧縮フィルタ１ｅの変形例について説明する。
【００３６】
変形例の誤差圧縮フィルタ１ｅは、ＤＦＴ（Discrete  Fourier  Transformer）処理部を有してもよい。この場合、ＤＦＴ処理部は、周期Ｔ２でＡ／Ｄ変換器１ｄから入力されるディジタル信号ｆｎに対して次式の演算を行うことにより、各周波数ｋの成分Ｆｋを算出する。
【００３７】
【数２】
2015133544.tif 000004
【００３８】
更に変形例の誤差圧縮フィルタ１ｅは、Ｆｋのうち、次式で表される直流成分Ｆ０を求める。
【００３９】
【数３】
2015133544.tif 000005
【００４０】
ここで、簡単のため、Ｎを８とし、ｆ０、ｆ１、…ｆ７は、ｔ（−７）、ｔ（−６）、…ｔ（０）においてＡ／Ｄ変換されたディジタル信号をそれぞれ示す。これにより、誤差圧縮フィルタ１ｅは、一つのホールド期間内のＮサンプルのディジタル信号の直流成分を計測データとして算出する。
【００４１】
以下、比較例のアナログ入力ユニットと本実施例のマージングユニット１０００を比較する。
【００４２】
比較例のアナログ入力ユニットは、複数のアナログ入力信号をディジタル信号に変換する。比較例のアナログ入力ユニットは、複数のアナログ入力信号のチャンネルのそれぞれに対し、アナログフィルタである折返し誤差防止フィルタと、サンプルホールド部とを含む。更にアナログ入力ユニットは、マルチプレクサと、Ａ／Ｄ変換器と、ディジタルフィルタとを含む。そして、折返し誤差防止フィルタがアナログ入力信号をフィルタリングし、サンプルホールド部が折返し誤差防止フィルタの出力を周期Ｔ１でサンプルホールドする。更に、マルチプレクサが複数のサンプルホールド部の出力を切り替えて出力し、Ａ／Ｄ変換器がマルチプレクサの出力を周期Ｔ２でディジタル信号に変換し、ディジタルフィルタがＡ／Ｄ変換器の出力をフィルタリングして商用電源周波数（５０Ｈｚや６０Ｈｚなど）に対する高調波を除去する。Ｔ２は、Ｔ１／Ｎである。この比較例においてＮは１６である。比較例のサンプルホールド部は、実施例のサンプルホールド部１ｃと同様である。
【００４３】
図７（ａ）は、比較例のアナログ入力ユニットの周波数−ゲイン特性を示す。この図において、横軸は周波数を示し、縦軸はゲインを示す。ｆ１は商用電源周波数である。ｆｓ１は比較例のサンプルホールド部のサンプルホールド周波数である。ｆｓ１は１／Ｔ１である。比較例の折返し誤差防止フィルタのゲイン特性６ａは、低域通過型であり、サンプルホールド部による折返し誤差を防ぐ。即ち、比較例の折返し誤差防止フィルタは、ｆｓ／２以下の周波数成分を通過させる。比較例のディジタルフィルタのゲイン特性６ｂは、ｆ１以下の周波数成分を通過させる低域通過型であり、ｆ１に対する高調波成分を除去する。即ち、比較例のディジタルフィルタは、カットオフ周波数以下の周波数成分を通過させる。ｆｃはディジタルフィルタのカットオフ周波数ｆｃであり、ｆｓ／Ｎより小さく、ｆ１程度である。したがって、比較例において、折返し誤差防止フィルタとディジタルフィルタを合わせたアナログ入力ユニットのゲイン特性は、ディジタルフィルタのゲイン特性６ｂと同様になる。即ち、比較例において、アナログ入力ユニットの通過域は、折返し誤差防止フィルタのゲイン特性６ａの通過域に比べて遥かに狭い。
【００４４】
また、比較例のアナログ入力ユニットは、マルチプレクサの切り替えの時間を必要とするため、サンプルホールド周期が電気角３．７５°または７．５°程度に制限される。Ａ／Ｄ変換器の出力は、サンプルホールド周期Ｔ１毎に大きく変動することから、Ａ／Ｄ変換器の出力に高調波成分が発生し、Ａ／Ｄ変換器の出力の帯域を制限する必要がある。したがって、アナログ入力ユニットが所望の商用電源周波数より高い周波数成分を出力することは困難である。これにより、保護継電装置に用いるデータと計測・解析用途に用いるデータとは互いに別のＡ／Ｄ変換により取得されることになる。
【００４５】
本実施例の折返し誤差防止フィルタ１ｂのゲイン特性は、比較例の折返し誤差防止フィルタのゲイン特性６ａと同様である。即ち、本実施例の折返し誤差防止フィルタ１ｂは、ｆｓ／２以下の周波数成分を通過させる。
【００４６】
図７（ｂ）は、実施例のマージングユニット１０００の周波数−ゲイン特性を示す。本実施例の誤差圧縮フィルタ１ｅは、一つのホールド期間内のディジタル信号だけを用いて演算することにより、一つのホールド期間内のディジタル信号を直流信号として扱うことができるため、入力された信号の帯域を狭めない。したがって、実施例のマージングユニット１０００のゲイン特性６ｃは、誤差圧縮フィルタ１ｅの影響を受けず、折返し誤差防止フィルタ１ｂのゲイン特性と同様になる。従って、実施例のマージングユニット１０００の通過域は、比較例のアナログ入力ユニットの通過域に比べて大幅に広い。これにより、マージングユニット１０００の出力は、商用電源周波数の基本波付近の周波数成分を用いる保護継電装置のみならず、高調波を含む広帯域の計測データを用いる計測や信号解析にも適用が可能である。これにより、保護継電装置と計測や信号解析との間でマージングユニット１０００の出力を共用することが可能になる。
【００４７】
図８は、比較例のアナログ入力ユニットおよび実施例のマージングユニットの周波数−位相特性を示す。
【００４８】
この図において、横軸は周波数を示し、縦軸は位相を示す。比較例のアナログ入力ユニットの位相特性７ａにおいて、周波数ｆ１−αとｆ１＋αの間の位相差はθ１である。αは例えばｆ１の１０％である。比較例のディジタルフィルタの特性により、周波数が高くなるについて位相の遅れが大きくなる。一方、本実施例のマージングユニット１０００の位相特性７ｂにおいて、周波数ｆ１−αとｆ１＋αの間の位相差はθ２である。誤差圧縮フィルタ１ｅへの入力を直流信号と見なせることから、誤差圧縮フィルタ１ｅにおいて周波数の変化に対する位相の変化はほとんどなく、折返し誤差防止フィルタ１ｂの位相特性が本実施例のマージングユニット１０００の位相特性７ｂとして現れる。即ち、θ２は、θ１より小さい。
【００４９】
マージングユニット１０００は、入力されるアナログ入力信号を忠実にＡ／Ｄ変換でき、しかも、Ａ／Ｄ変換時に発生するノイズ成分については、誤差圧縮フィルタ１ｅにより除去する。
【００５０】
また、誤差圧縮フィルタ１ｅがマージングユニット１０００の過渡遅れに対して影響を与えないため、マージングユニット１０００の遅れ時間は比較例のアナログ入力ユニットの遅れ時間に比べて少なくなる。
【００５１】
本実施例のマージングユニット１０００は、チャンネル毎にＡ／Ｄ変換器１ｄを有し、それらが同期して並列動作することで、アナログ信号の切り替えを行わないため、広帯域かつ高精度な計測データを出力することができる。また、ホールド周期内にＡ／Ｄ変換されたディジタル信号を演算することにより、ディジタル信号を直流信号として扱えることから、計測データの周波数特性を改善することができる。また、計測データの広帯域化と高精度化が両立できることより、折返し誤差防止フィルタ１ｂを簡素化することができ、故障率の低下や特性の安定化を図ることができる。
【００５２】
以下、本発明を適用した保護制御システムについて説明する。
【００５３】
図９は、保護制御システムの構成を示す。
【００５４】
この保護制御システムは、マージングユニット（ＭＵ）８ａ、８ｂ、８ｃと、保護継電装置を実現する保護ユニット（Ｐ１、Ｐ２）ＩＥＤ（Intelligent  Electronic  Device）８ｄ、８ｅと、制御ユニット（Ｃ１）ＩＥＤ８ｆと、計測用（Ｍ１）ＩＥＤ８ｇと、オシロ用（ＯＳＣ１）ＩＥＤ８ｈと、レイヤー２スイッチングハブ（Ｌ２ＳＷ）８ｉと、監視制御計算部（ＳＣＡＤＡ）８ｊと、ヒューマンマシンインタフェース（ＨＭＩ）部８ｋと、外部通信（ＣＯＭ）部８ｌとを含む。
【００５５】
本実施例では、マージングユニット８ａ〜８ｃとＩＥＤ８ｄ〜８ｈの間はループ形のネットワーク８０ａで接続されている。これにより、マージングユニット８ａ〜８ｃのそれぞれからＩＥＤ８ｄ〜８ｈへ、予め定められた時間内に計測データを転送することが可能になる。更にＩＥＤ８ｄ〜８ｈのそれぞれは、レイヤー２スイッチングハブ８ｉを介して、監視制御計算部８ｊと、ＨＭＩ部８ｋと、外部通信部８ｌとに接続されている。
【００５６】
マージングユニット８ａ〜８ｃのそれぞれは、マージングユニット１０００に相当し、電力系統から取り込んだアナログ入力信号に基づいて計測データを生成し、所定の周期で計測データをネットワーク８０ａへ送信する。
【００５７】
ＩＥＤ８ｄ〜８ｈのそれぞれは、マージングユニットからの計測データを受信すると共に、接続されている他のＩＥＤへ計測データを送信する。保護ユニットＩＥＤ８ｄ、８ｅのみならず、制御ユニットＩＥＤ８ｆ、計測用ＩＥＤ８ｇ、オシロ用ＩＤ８ｈなど、用途が異なる複数のＩＥＤにおいて、マージングユニット８ａ〜８ｃから出力される計測データを共用できる。保護ユニットＩＥＤ８ｄ、８ｅは、マージングユニットからの計測データに基づいて保護リレーの演算を行う。制御ユニットＩＥＤ８ｆは、マージングユニットからの計測データに基づいて制御の演算を行う。計測用ＩＥＤ８ｇは、マージングユニットからの計測データに基づいて計測の演算を行う。オシロ用ＩＤ８ｈは、マージングユニットからの計測データに基づいてオシロスコープの演算を行う。このように、マージングユニット１０００を適用した保護制御システムを構築することができる。
【００５８】
また、本実施例では、ループ形構成で説明しているが、ループ形以外の放射形などのネットワークトポロジを用いて保護制御システムを構成することが可能なことは言うまでもない。
【００５９】
本実施例によれば、サンプルホールドされた信号の帯域を狭めないため、広帯域の計測データを取得することができる。これにより、計測データを、保護継電装置の用途に限ることなく、広い周波数帯域を扱う計測および解析用途にも使用できるため、統一された計測データを共有することができる。
【００６０】
本発明の一態様の表現における用語について説明する。電力計測装置は、マージングユニット８ａ、８ｂ、８ｃ、１０００などに対応する。低域通過フィルタは、折返し誤差防止フィルタ１ｂなどに対応する。サンプルホールド部は、サンプルホールド部１ｃなどに対応する。Ａ／Ｄ変換部は、Ａ／Ｄ変換器１ｄなどに対応する。算出部は、誤差圧縮フィルタ１ｅなどに対応する。送信部は、ＬＡＮコントローラ１ｋと物理チップ１ｌなどに対応する。第一周期は、サンプルホールド周期Ｔ１などに対応する。第二周期は、Ａ／Ｄ変換周期Ｔ２などに対応する。第一演算装置は、保護ユニットＩＥＤ８ｄ、８ｅなどに対応する。第二演算装置は、制御ユニットＩＥＤ８ｆ、計測用ＩＥＤ８ｇ、オシロ用ＩＥＤ８ｈなどに対応する。交流電気量は、電圧や電流などに対応する。
【００６１】
本発明は、以上の実施例に限定されるものでなく、その趣旨から逸脱しない範囲で、他の様々な形に変更することができる。
【符号の説明】
【００６２】
１ａ：入力変換器  １ｂ：折返し誤差防止フィルタ  １ｃ：サンプルホールド部  １ｄ：Ａ／Ｄ変換器  １ｅ：誤差圧縮フィルタ  １ｆ：計測データメモリ部  １ｇ：タイミング制御部  １ｈ：演算部  １ｊ：ワークメモリ  １ｋ：ＬＡＮコントローラ  １ｌ：物理チップ  ８ａ、８ｂ、８ｃ、１０００：マージングユニット  ８ｄ、８ｅ：保護ユニットＩＥＤ  ８ｆ：制御ユニットＩＥＤ  ８ｇ：計測用ＩＥＤ  ８ｈ：オシロ用ＩＥＤ  ８ｊ：監視制御計算部  ８ｋ：ＨＭＩ部  ８ｌ：外部通信部  ８０ａ：ネットワーク
【図１】
2015133544.tif 000006
【図２】
2015133544.tif 000007
【図３】
2015133544.tif 000008
【図４】
2015133544.tif 000009
【図５】
2015133544.tif 000010
【図６】
2015133544.tif 000011
【図７】
2015133544.tif 000012
【図８】
2015133544.tif 000013
【図９】
2015133544.tif 000014