(57)【要約】【課題】ＩＣチップの空間を確保し生産性の向上および製造コストの低減を図る。【解決手段】導体回路２は、第１の基板１Ａの一方の面１Ｂに形成されている。金属ポスト５は、導体回路２から突設されている。ソルダーレジスト部６は、金属ポスト５を覆うに足る厚さで一方の面１Ｂに形成されている。開口部７は、金属ポスト５の少なくとも一部が露出するようにソルダーレジスト部６の反対側の面６０２に形成されている。キャビティ８は反対側の面６０２に凹状に形成されている。第２の基板１０Ａは、反対側の面６０２に配置されソルダーレジスト開口部７から露出する金属ポスト５の部分を介して第１の基板１Ａに対して電気的に接続されて取着されている。ＩＣチップ１１は、第２の基板１０Ａのソルダーレジスト部６側の面１０Ｂに実装されキャビティ８に少なくとも一部が収容されている。【選択図】図３
2015012139.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板と、
前記第１の基板の一方の面に形成された導体回路と、
前記一方の面から離れる方向に前記導体回路から突設された金属ポストと、
前記金属ポストを覆うに足る厚さで前記一方の面に形成されたソルダーレジスト部と、
前記金属ポストの少なくとも一部が露出するように前記ソルダーレジスト部の前記第１の基板と反対側の面に形成された開口部と、
前記反対側の面に形成された凹状のキャビティと、
前記反対側の面に配置され前記開口部から露出する前記金属ポストの部分を介して前記第１の基板に対して電気的に接続されて取着された第２の基板と、
前記第２の基板の前記ソルダーレジスト部側の面に実装され前記キャビティに少なくとも一部が収容されたＩＣチップと、
を備えることを特徴とする半導体装置。
【請求項２】
前記開口部から露出する前記金属ポストの部分に金属被覆層が設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
第１の基板の厚さ方向の一方の面に導体回路を形成する工程と、
前記導体回路を含む前記一方の面に無電解金属めっきにより金属薄膜層を形成する工程と、
前記一方の面から離れる方向に突設された金属ポストを前記導体回路に形成する工程と、
前記導体回路を除く前記一方の面から前記金属薄膜層を除去する工程と、
前記金属ポストを覆うに足る厚さで前記一方の面にソルダーレジスト部を形成する工程と、
前記ソルダーレジスト部の前記第１の基板と反対側の面に、前記金属ポストを覆う部分を除去し前記金属ポストの少なくとも一部が露出する開口部を形成する工程と、
前記反対側の面に凹状のキャビティを形成する工程と、
ＩＣチップが実装された第２の基板を用意し、前記キャビティに前記ＩＣチップが収まるように前記第２の基板を前記反対側の面に配置し、前記開口部および前記金属ポストを介して前記第２の基板を前記第１の基板に対して電気的に接続して取着する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項４】
前記開口部を形成する工程の後で、前記開口部から露出する前記金属ポストの部分に、金属被覆層を形成する工程を更に含むこと特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記開口部を形成する工程の後で、前記開口部から露出する前記金属ポストの部分に、前記第２の基板を電気的に接続するための予備はんだを形成する工程を更に含むことを特徴とする請求項３または４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、製造コスト及び生産性に優れ、接合信頼性に優れた半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、携帯電話や通信端末に代表される電気通信機器の高機能化、高性能化はめざましく、これら電気通信機器には、ＩＣチップが基板に実装された半導体パッケージが広く使用されている。ＩＣチップを基板に実装する形態として、従来から用いられてきたリードフレームやピン、ワイヤを用いたものから、最近ではＩＣチップを直接、基板に表面実装するフリップチップ方式のパッケージ（Ｆｌｉｐ  Ｃｈｉｐ−Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ、ＦＣ−ＢＧＡ）の採用が進んでいる。
【０００３】
また、ＩＣチップ等を内蔵するパッケージ自身の高密度実装化についても、実装構造が複雑化している。その中で、パッケージを多層に積み重ねたＰｏＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）構造の半導体装置が知られている（例えば、特許文献１を参照）。
【０００４】
図１は、ＰｏＰ構造を有する半導体装置１０１の断面図である。半導体装置１０１は、非特許文献１で示されているＣｏＣ（Ｃｈｉｐ  ｏｎ  Ｃｈｉｐ）構造を、ＰｏＰ構造に当てはめた類似構造となっている。半導体装置１０１は、ボトムパッケージ１と、その上に電気的に接続されるトップパッケージ１０から構成されている。また、トップパッケージにはＩＣチップ１１が電気的に接続されている。
【０００５】
この時、ボトムパッケージ１とトップパッケージ１０の空間間隙に、ＩＣチップ１１が挟まるように実装されている。そのため、金属ポスト５の高さは、少なくともＩＣチップ１１と、トップパッケージ１０とＩＣチップとの接続部の厚みの和より大きく形成される必要がある。
【０００６】
ここで、半導体装置１０１においては、金属ポスト５の高さを十分に確保し、かつばらつきなく形成することが重要となる。しかしながら通常、半導体パッケージの金属ポストは銅めっきで形成することが一般的であり、量産性の観点からこの難易度は高い。
【０００７】
図２に同様のＰｏＰ構造を有する、半導体装置１０２の断面図を示した。半導体装置１０２は半導体装置１０１の金属ポスト５の代わりに、銅ボール１２により高さの確保がなされている。しかしながら、銅ボール１２のコストは現状では非常に高く、適用は一部のハイエンド製品に限られることが多い。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−２８１９２１号公報
【非特許文献】
【０００９】
【非特許文献１】Ａｍｋｏｒ  Ｔｅｃｈｎｏｌｏｇｙ社報  ２０１２年１１月号ｐｐ．１６〜１８
【発明の概要】
【発明が解決しようとする課題】
【００１０】
前述の半導体装置１０１および１０２にはそれぞれ、ＩＣチップ１１の厚み分に相当する空間確保の問題と銅ボールのコストの影響が懸念される。本発明はこのような事情に鑑みてなされたものであって、ＩＣチップの空間を確保すると共に、生産性の向上および製造コストの低減を図る上で有利な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明の一態様に係る請求項１の発明は、第１の基板と、前記第１の基板の一方の面に形成された導体回路と、前記一方の面から離れる方向に前記導体回路から突設された金属ポストと、前記金属ポストを覆うに足る厚さで前記一方の面に形成されたソルダーレジスト部と、前記金属ポストの少なくとも一部が露出するように前記ソルダーレジスト部の前記第１の基板と反対側の面に形成された開口部と、前記反対側の面に形成された凹状のキャビティと、前記反対側の面に配置され前記開口部から露出する前記金属ポストの部分を介して前記第１の基板に対して電気的に接続されて取着された第２の基板と、前記第２の基板の前記ソルダーレジスト部側の面に実装され前記キャビティに少なくとも一部が収容されたＩＣチップとを備えることを特徴とする半導体装置である。
【００１２】
請求項２に係る発明は、前記開口部から露出する前記金属ポストの部分に金属被覆層が設けられていることを特徴とする請求項１に記載の半導体装置である。
【００１３】
請求項３に係る発明は、第１の基板の厚さ方向の一方の面に導体回路を形成する工程と、前記導体回路を含む前記一方の面に無電解金属めっきにより金属薄膜層を形成する工程と、前記一方の面から離れる方向に突設された金属ポストを前記導体回路に形成する工程と、前記導体回路を除く前記一方の面から前記金属薄膜層を除去する工程と、前記金属ポストを覆うに足る厚さで前記一方の面にソルダーレジスト部を形成する工程と、前記ソルダーレジスト部の前記第１の基板と反対側の面に、前記金属ポストを覆う部分を除去し前記金属ポストの少なくとも一部が露出する開口部を形成する工程と、
前記反対側の面に凹状のキャビティを形成する工程と、ＩＣチップが実装された第２の基板を用意し、前記キャビティに前記ＩＣチップが収まるように前記第２の基板を前記反対側の面に配置し、前記開口部および前記金属ポストを介して前記第２の基板を前記第１の基板に対して電気的に接続して取着する工程とを含むことを特徴とする半導体装置の製造方法である。
【００１４】
請求項４に係る発明は、前記開口部を形成する工程の後で、前記開口部から露出する前記金属ポストの部分に、金属被覆層を形成する工程を更に含むこと特徴とする請求項３に記載の半導体装置の製造方法である。
【００１５】
請求項５に係る発明は、前記開口部を形成する工程の後で、前記開口部から露出する前記金属ポストの部分に、前記第２の基板を電気的に接続するための予備はんだを形成する工程を更に含むことを特徴とする請求項３または４に記載の半導体装置の製造方法である。
【発明の効果】
【００１６】
本発明は、第１の基板に形成されたソルダーレジスト部にキャビティを設けることで、従来の半導体装置と工程数および製造コストに大きな差はなく、第２の基板をＩＣチップが第1の基板に対して向き合うように第1の基板に実装する際、ＩＣチップをキャビティ内に格納することが可能となる。
また、必要に応じて、電気的接続を行う金属露出箇所としての金属ポストの部分に、金属被覆層を設けることで接続信頼性を向上させることができる。さらに、第２の基板側において、第1の基板に対して電気的接続を行うことに十分なはんだ量を確保できない場合や、全くはんだが存在しない構成である場合に、第１の基板側に予備はんだを形成しておくことが可能であるため、半導体装置における電気的接続性を容易に確保できるという効果がある。
【図面の簡単な説明】
【００１７】
【図１】従来例に係る半導体装置１０１の断面図。
【図２】従来例に係る半導体装置１０２の断面図。
【図３】本発明の実施形態に係る半導体装置１００の完成断面図。
【図４】（ａ）〜（ｋ）は本発明の実施形態に係る製造工程一連の断面図。
【発明を実施するための形態】
【００１８】
以下、本発明について図面を用いて具体的に説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００１９】
図３は、本発明の実施形態に係る半導体装置１００を説明するための完成断面図である。
【００２０】
半導体装置１００は、ボトムパッケージ１とトップパッケージ１０を備えている。ボトムパッケージ１は最外層にソルダーレジスト部６が形成されている。ボトムパッケージ１とトップパッケージ１０は、はんだバンプ９により固定され、電気的接続がなされている。また、トップパッケージ１０はＩＣチップ１１と電気的接続がなされている。ここで、トップパッケージ１０はＩＣチップ１１と電気的に接続され、ボトムパッケージ１の面に向き合い、かつボトムパッケージ１に形成された、キャビティ８内に空間的に配置されている。キャビティ８を確保するために、ボトムパッケージ１にはトップパッケージ１０との接続箇所に、嵩上げを目的として、金属ポスト５が備えられている。
【００２１】
このように、ボトムパッケージ１に形成されたキャビティ内に、トップパッケージ１０に接続されたＩＣチップ１１を空間的に配置することで、より高密度に実装がなされた半導体装置が得られる。
【００２２】
ボトムパッケージ１およびトップパッケージ１０は、コア基板を有するものや、コア基板を有しない、層間絶縁樹脂層で形成されたコアレスパッケージ構造を有する多層配線板である。コア基板を構成する材料（コア基材）としては、代表的なものとして銅張積層板（Ｃｏｐｐｅｒ  Ｃｌａｄ  Ｌａｍｉｎａｔｅ、ＣＣＬ）がよく用いられ、絶縁層としてはガラスエポキシ材やポリイミドフィルム、ポリアミドフィルム、液晶フィルム、アラミド材等を用いることができる。銅張積層板としては絶縁層に接着剤層を介して銅箔を加熱圧着したものや、絶縁層そのものを銅箔に加熱圧着したもの、銅箔に絶縁素材をキャストして加熱したもの、絶縁層に表面処理を施した後、シード層としてクロムなどシード層をスパッタした後、導電層をスパッタやめっきによって銅箔層を形成したものなどが挙げられる。
【００２３】
より詳細に説明すると、ボトムパッケージ１は、第１の基板１Ａと、導体回路２と、金属ポスト５と、ソルダーレジスト部６と、ソルダーレジスト開口部（開口部）７と、キャビティ８とを含んで構成されている。
導体回路２は、第１の基板１Ａの一方の面１Ｂに形成されている。
金属ポスト５は、一方の面１Ｂから離れる方向に導体回路２から突設されている。
ソルダーレジスト部６は、金属ポスト５を覆うに足る厚さで一方の面１Ｂに形成されている。
ソルダーレジスト開口部７は、金属ポスト５の少なくとも一部が露出するようにソルダーレジスト部６の反対側の面６０２に形成されている。
キャビティ８は、ソルダーレジスト部６の反対側の面６０２に凹状に形成されている。
【００２４】
ボトムパッケージ１は、第２の基板１０Ａと、ＩＣチップ１１とを含んで構成されている。
第２の基板１０Ａは、反対側の面６０２に配置されソルダーレジスト開口部７から露出する金属ポスト５の部分を介して第１の基板１Ａに対して電気的に接続されて取着されている。
ＩＣチップ１１は、第２の基板１０Ａのソルダーレジスト部６側の面１０Ｂに実装されキャビティ８に少なくとも一部が収容されている。
【００２５】
図４（ａ）〜（ｋ）は、本発明の実施形態に係る半導体装置１００の製造方法を工程順に示す断面図である。
【００２６】
まず、第１の基板１Ａを用意する（図４（ａ））。
次に、第１の基板１Ａの最外層に位置する一方の面１Ｂに導体回路２を形成する（図４（ｂ））。導体回路２の形成手法としては、従来のフォトリソグラフィにより形成可能であるが、ファインパターンが形成可能なセミアディティブ工法が望ましい。最外層は主に層間絶縁樹脂層で形成されており、任意の有機材料及び無機材料を使用することができる。具体的には、エポキシ樹脂やポリイミド樹脂等の絶縁性樹脂からなるが、これに限定されるものではない。また、導体回路２は金属から成るものであれば構わないが、コストおよび導電性から一般的に銅が好ましい。
【００２７】
次に、無電解銅めっきにて、約１μｍ厚の導体パターンのない無電解めっき層３を形成する（図４（ｃ））。ここでは、無電解めっき層３を、層間絶縁樹脂層の表面と、層間絶縁樹脂層から露出している導体回路２の表面とに形成する。言い換えると、導体回路２を含む一方の面１Ｂに無電解めっき層３により金属薄膜層を形成する。
この無電解めっき層３は、従来のセミアディティブ工法におけるシード層と呼ばれる層であるが、後の工程においてドライフィルムレジストを形成し剥離する際に、層間絶縁樹脂層とドライフィルムレジストの強固な密着により、ドライフィルム剥離残渣が発生することを防ぐ目的で形成している。
【００２８】
次に、この無電解めっき層３の上にドライフィルムレジストパターン４を形成する（図４（ｄ））。ここで使用するドライフィルムレジスト厚は、後述するＩＣチップ１１の厚みに応じて選択する必要がある。例えば、チップの厚みが１００μｍである場合、ドライフィルムレジストはこれよりも厚いものが必要となる。例えば、支持体フィルムと保護層で挟まれた厚み１５０μｍ程度の感光性樹脂層が挙げられる。ドライフィルムレジストパターン４を形成する工程では、無電解めっき層３へドライフィルムレジストの保護層を剥がしながら、支持体フィルムを第１の基板１Ａと逆側に向けて、ホットロールラミネーターにより、ロール温度１２０℃程度で基材にラミネートする。次に、ドライフィルムレジストの支持体フィルム側に、後述する金属ポスト５を形成するためのパターンを有するフォトマスクを設置し、フォトマスクの上から露光し、硬化レジストパターンを有するドライフィルムレジストを得る。その後、支持体フィルムを剥離および現像し、所望の形状を有するドライフィルムレジストパターン４を得る。
【００２９】
次に、形成したドライフィルムレジストパターン４の間隙から露出する、無電解めっき層３上に給電することにより、無電解銅めっき層３上に金属ポスト５を形成する（図４（ｅ））。
【００３０】
金属ポスト５を形成した後、ドライフィルムレジストパターン４を剥離する（図４（ｆ））。ドライフィルムレジストパターン４の剥離には一般的なアルカリ系剥離液若しくはアミン系剥離液を用いることができる。
【００３１】
次に、フラッシュエッチングにより無電解めっき層３を除去する。これにより、所望の金属ポストパターンを有する、導体回路２が得られる（図４（ｇ））。
すなわち、上述した図４（ｄ）〜（ｆ）の工程は、第１の基板１Ａの一方の面１Ｂから離れる方向に突設された金属ポスト５を導体回路２に形成する工程に相当する。
【００３２】
次に、第１の基板１Ａ上にソルダーレジスト部６を形成する（図４（ｈ））。上記ソルダーレジスト部６は、未硬化の樹脂（樹脂組成物）をロールコータ法等により塗布したり、未硬化の樹脂フィルムを熱圧着したりすることにより形成することができる。上記ソルダーレジスト部６の厚さは、金属ポスト５の頭頂部を覆うように設定する。
言い換えると、金属ポスト５を覆うに足る厚さで第１の基板１Ａの一方の面１Ｂにソルダーレジスト部６を形成する。
ソルダーレジスト材料は、電気絶縁性の樹脂であれば特に制限はなく、エポキシ系、フェノール樹脂系、キシレン系、アクリル系、ポリイミド系などの一般的なレジスト材料から選択することができる。
【００３３】
次に、ソルダーレジスト部６にソルダーレジスト開口部７およびキャビティ８を形成する（図４（ｉ））。このソルダーレジスト開口部７は、金属ポスト５の少なくとも一部が露出するように形成する。パターン露光、現像によりソルダーレジスト開口部７およびキャビティ８を形成する場合、半導体パッケージの製造時に使用されている方法が何れも使用可能である。ソルダーレジスト開口部７は、図４（ｉ）においてＳＭＤ（Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｎｅｄ）構造となっているが、ＮＳＭＤ（Ｎｏｎ  Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｎｅｄ）構造となっても良い。しかしながら、ＮＳＭＤ構造であると、後述するはんだバンプ９を形成する場合、金属ポスト５の側面にはんだが流れてしまうため、はんだ量確保の観点からＳＭＤ構造が望ましい。キャビティ８の形成はソルダーレジスト部６の厚みが７０μｍを超える場合、切削加工や、レーザー加工等により形成することが望ましい。ソルダーレジスト部６の厚みが７０μｍを超える場合に、フォトリソグラフィでキャビティ８を形成する場合、ソルダーレジスト部６が現像の不足等により残存し、十分に深さを確保することができないことがある。ここで、所望の深さが得られる場合には、ソルダーレジスト部６が残存しても問題はない。
すなわち、上述した図４（ｉ）の工程は、ソルダーレジスト部６の第１の基板１Ａと反対側の面６０２に、金属ポスト５を覆う部分を除去し金属ポスト５の少なくとも一部が露出する開口部７を形成する工程と、反対側の面６０２に凹状のキャビティ８を形成する工程とを含んでいる。
【００３４】
次に、ソルダーレジスト開口部７上にはんだバンプ９を形成する（図４（ｊ））。後述するトップパッケージ１０側のボトムパッケージ１との接続部に十分なはんだバンプ量が確保されている等の場合、はんだバンプ９は形成しなくてもよい。はんだバンプ９の形成は、はんだペースト印刷法だけでなく、めっきやはんだボール搭載法等により形成することができる。
すなわち、開口部７を形成する工程の後で、開口部７から露出する金属ポスト５の部分に、第２の基板１０Ａを電気的に接続するための予備はんだとしてのはんだバンプ９を形成する工程を更に含んでもよい。
また、はんだバンプ９を形成する前に、金属ポスト５のソルダーレジスト部６から露出している領域に予め金属被覆層を形成してもよい。すなわち、開口部７を形成する工程の後で、開口部７から露出する金属ポスト５の部分に、金属被覆層を形成する工程を更に含んでもよい。
金属被覆層は通常、ニッケル、パラジウム、金、銀、白金、錫等の耐食性金属であることが望ましく、具体的には、ニッケル−金、ニッケル−パラジウム−金、錫等の金属であることが望ましい。金属被覆層は、例えば、めっき、蒸着、電着等により形成することができるが、これらのなかでは、被覆層の均一性に優れるという点からめっきが望ましい。
【００３５】
最後に、第１の基板１Ａと、ＩＣチップ１１が予め電気的に接続された第２の基板１０Ａとを電気的に接続することで、所望の半導体装置１００が得られる（図４（ｋ））。
ここで、ＩＣチップ１１はキャビティ８内に空間的に配置される。
言い換えると、図４（ｋ）の工程は、ＩＣチップ１１が実装された第２の基板１０Ａを用意し、キャビティ８にＩＣチップ１１が収まるように第２の基板１０Ａをソルダーレジスト部６の第１の基板１Ａと反対側の面６０２に配置し、開口部７および金属ポスト５を介して第２の基板１０Ａを第１の基板１Ａに対して電気的に接続して取着する工程に相当する。
【００３６】
１    ボトムパッケージ
１Ａ  第１の基板
２    導電回路
３    無電解めっき層
４    ドライフィルムレジストパターン
５    金属ポスト
６    ソルダーレジスト部
７    ソルダーレジスト開口部（開口部）
８    キャビティ
９    はんだバンプ
１０  トップパッケージ
１０Ａ  第２の基板
１１  ＩＣチップ
１２  銅ボール
１００、１０１、１０２  半導体装置
【図１】
2015012139.tif 000003
【図２】
2015012139.tif 000004
【図３】
2015012139.tif 000005
【図４】
2015012139.tif 000006