(57)【要約】【課題】保持容量の素子数を低減することで高精細化を図りつつ、同画素回路でプログレッシブ駆動とサイマルテーニアス駆動を切り替えることが可能な表示装置を提供することを目的とする。【解決手段】容量成分を含む発光素子と、第１トランジスタと、第２トランジスタと、第３トランジスタと、第４トランジスタと、第５トランジスタと、有する画素回路がマトリクス状に配置された表示装置の駆動方法であって、前記保持容量に初期化電圧を書き込む工程と、前記保持容量に前記階調データ電圧と前記第１トランジスタの閾値電圧で決まる第１データ電圧を書き込む工程と、前記保持容量に書き込まれた前記第１データ電圧に基づく電流が供給されて発光素子が発光する工程と、を含むことを特徴とする表示装置の駆動方法。【選択図】図２
2015011274.tif 000002
【特許請求の範囲】
【請求項１】
供給された電流によって階調が決まる発光素子と、
ゲート電極に供給される電圧に応じて前記発光素子への供給電流の大きさを制御し、第１端子が前記発光素子の一方の端子に接続された第１トランジスタと、
前記第１トランジスタのゲート電極と第１電源との間に接続された第２トランジスタと、
第１端子が前記第１トランジスタのゲート電極に接続され、第２端子が保持容量を介して前記第１トランジスタの第２端子に接続された第３トランジスタと、
前記第１トランジスタの第２端子と第２電源との間に接続された第４トランジスタと、
前記第３トランジスタの第２端子と階調データ電圧が供給される信号線との間に接続された第５トランジスタと、
を有する画素回路がマトリクス状に配置された表示装置の駆動方法であって、
前記保持容量に初期化電圧を書き込む工程と、
前記保持容量に前記階調データ電圧と前記第１トランジスタの閾値電圧で決まる第１データ電圧を書き込む工程と、
前記保持容量に書き込まれた前記第１データ電圧に基づく電流が供給されて発光素子が発光する工程と、を含むことを特徴とする表示装置の駆動方法。
【請求項２】
前記第１データ電圧を書き込む工程の前に前記保持容量に前記閾値電圧で決まる電圧を書き込む工程を含むことを特徴とする請求項１に記載の表示装置の駆動方法。
【請求項３】
前記初期化電圧を書き込む工程と前記発光素子が発光する工程との間に前記閾値電圧で決まる電圧を書き込む工程が複数回行われることを特徴とする請求項２に記載の表示装置の駆動方法。
【請求項４】
前記初期化電圧を書き込む工程において、
前記第３トランジスタをオフし、
前記第３トランジスタをオフした以後に、前記第２トランジスタをオンし前記第１トランジスタのゲート電極に前記第１トランジスタをオフする前記第１電源の電圧を供給し、
前記第４トランジスタ及び前記第５トランジスタをオンして前記保持容量の両端子に前記第２電源の電圧及び前記信号線の電圧を供給することを特徴とする請求項１に記載の表示装置の駆動方法。
【請求項５】
前記発光素子の他方の端子は第４電源に接続され、
前記初期化電圧を書き込む工程において、
前記第３トランジスタをオフし、
前記第３トランジスタをオフした以後に、前記第５トランジスタをオンして前記容量素子の一方の端子に前記第３電源の電圧を供給し、前記第２トランジスタをオンし前記第１トランジスタのゲート電極に前記第１電源の電圧を供給し、
前記第４電源の電圧を変化させ、前記発光素子の容量成分の容量結合により前記第１トランジスタがオンし、前記保持容量に初期化電圧を書き込むことを特徴とする請求項１又は請求項２に記載の表示装置の駆動方法。
【請求項６】
前記閾値電圧で決まる電圧を書き込む工程は、前記初期化電圧を書き込む工程後において、前記第１トランジスタがオフするように第１電源電圧を変化させ、前記保持容量に前記閾値電圧で決まる電圧を書き込むことを特徴とする請求項２に記載の表示装置の駆動方法。
【請求項７】
前記第１データ電圧を書き込む工程において、
前記第５トランジスタを介して前記階調データ電圧を供給し、前記第１データ電圧を書き込むことを特徴とする請求項１に記載の表示装置の駆動方法。
【請求項８】
前記発光素子が発光する工程において、前記第２トランジスタ及び前記第５トランジスタをオフした以後に前記第３トランジスタをオンし、前記第３トランジスタをオンした以後に前記第４トランジスタをオンすることを特徴とする請求項１に記載の表示装置の駆動方法。
【請求項９】
前記画素回路がマトリクス状に配置され、行単位で前記初期化電圧を書き込む工程と前記第１データ電圧を書き込む工程とを含む非発光状態と、前記発光素子が発光する工程を含む発光状態と、が制御されるプログレッシブ駆動をすることを特徴とする請求項１に記載の表示装置の駆動方法。
【請求項１０】
前記画素回路がマトリクス状に配置され、表示に関わる全ての画素で前記初期化電圧を書き込む工程と前記第１データ電圧を書き込む工程とを含む非発光状態と、前記発光素子が発光する工程を含む発光状態と、が制御されるサイマルテーニアス駆動をすることを特徴とする請求項１に記載の表示装置の駆動方法。
【請求項１１】
前記画素回路がマトリクス状に配置され、
前記初期化電圧を書き込む工程と前記第１データ電圧を書き込む工程とを含む非発光状態と、前記発光素子が発光する工程を含む発光状態と、が行単位で制御されるプログレッシブ駆動と、
前記初期化電圧を書き込む工程と前記第１データ電圧を書き込む工程とを含む非発光状態と、前記発光素子が発光する工程を含む発光状態と、が表示に関わる全ての画素で制御されるサイマルテーニアス駆動と、
が入力された切り替え信号によって切り替えられることを特徴とする請求項１に記載の表示装置の駆動方法。
【請求項１２】
容量成分を含み、供給された電流によって階調が決まる発光素子と、
ゲート電極に供給される階調データ電圧に応じて前記発光素子への供給電流の大きさを制御し、第１端子が前記発光素子の一方の端子に接続された第１トランジスタと、
前記第１トランジスタのゲート電極と第１電源との間に接続された第２トランジスタと、
第１端子が前記第１トランジスタのゲート電極に接続され、第２端子が保持容量を介して前記第１トランジスタの第２端子に接続された第３トランジスタと、
前記第１トランジスタの第２端子と第２電源との間に接続された第４トランジスタと、
前記第３トランジスタの第２端子と階調データ電圧が供給される信号線との間に接続された第５トランジスタと、
を有する発光表示装置。
【請求項１３】
前記第１電源の電圧と前記第２電源の電圧とは同一の電源線で供給されることを特徴とする請求項１２に記載の発光表示装置。
【請求項１４】
前記第３トランジスタのゲート電極と前記第４トランジスタのゲート電極とが同一の制御線に接続されることを特徴とする請求項１２に記載の発光表示装置。
【請求項１５】
前記第２トランジスタのゲート電極と前記第５トランジスタのゲート電極とが同一の制御線に接続されることを特徴とする請求項１２に記載の発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気光学装置における画素回路及びその駆動方法に関する発明である。
【背景技術】
【０００２】
近年、ＣＲＴディスプレイ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ  ｄｉｓｐｌａｙ）に替わる表示装置として、液晶ディスプレイ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ：ＬＣＤ）や有機ＥＬディスプレイ等の自発光素子を利用した有機ＥＬ表示装置が多く採用されている。特に有機ＥＬディスプレイは低消費電力、薄型ディスプレイとして非常に注目を集めている。
【０００３】
有機ＥＬ素子は、素子に流れる電流によって発光輝度が変化するが、アクティブマトリクスパネルで用いる薄膜トランジスタ（ＴＦＴ）素子の特性ばらつき（ＴＦＴ閾値電圧（ＶＴＨ）ばらつき）によって、画素毎に有機ＥＬ素子に流れる電流が異なり、表示ムラとなって表示品位を低下させる要因となる。
【０００４】
そこで、駆動トランジスタ特性ばらつきの表示への影響を抑制するため、有機ＥＬに流す電流を一定にする定電流回路を設けてトランジスタのＶＴＨ（閾値）ばらつきを抑えるための技術、いわゆるＶＴＨ補償技術が開発されている。
【０００５】
特許文献１では、駆動トランジスタ、スイッチトランジスタ、保持容量、発光素子から構成され、ひとつの画素に４個のトランジスタと２個の保持容量から構成され、初期化工程、ＶＴＨ補償工程、データプログラム工程、発光工程に分かれて駆動する。
【０００６】
特許文献２では、駆動トランジスタ、スイッチトランジスタ、保持容量、発光素子から構成され、ひとつの画素に３個のトランジスタと２個の保持容量から構成され、初期化工程、ＶＴＨ補償工程、データプログラム工程、発光工程に分かれて駆動する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１４５５７９号公報
【特許文献２】特開２０１１−０３４０３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１および特許文献２の画素回路によると、ＶＴＨ補償とデータプログラムを同時に行うことができないため、ＶＴＨ補償動作で駆動トランジスタのＶＴＨ電圧を保持し、その後に別の容量との容量結合によるデータプログラム動作を行う必要があった。そのため、画素回路に２個の容量素子を必要とするが、容量素子は画素レイアウトに占める割合が大きいため、高精細化に大きなデメリットとなる。
【０００９】
また、特許文献１および特許文献２の画素回路によると、プログレッシブ駆動とサイマルテーニアス駆動を切り替えることができない。プログレッシブ駆動では高い発光デューティを得ることができるが、シャッタ眼鏡を使用した３次元表示（３Ｄ）を行うことができない。一方、サイマルテーニアス駆動では、シャッタ眼鏡を使用した３次元表示（３Ｄ）を行うことはできるが、線順次で発光・非発光を制御できないため、低い発光デューティで発光制御する必要がある。発光デューティが下がると、発光素子に高いピーク電流を流す必要があるため、発光素子の劣化速度が加速する問題がある。
【００１０】
本発明は、保持容量の素子数を低減することで高精細化を図ることを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一実施形態に係る画素回路の駆動方法は、供給された電流によって階調が決まる発光素子と、ゲート電極に供給される電圧に応じて発光素子への供給電流の大きさを制御し、第１端子が発光素子の一方の端子に接続された第１トランジスタと、第１トランジスタのゲート電極と第１電源との間に接続された第２トランジスタと、第１端子が第１トランジスタのゲート電極に接続され、第２端子が保持容量を介して第１トランジスタの第２端子に接続された第３トランジスタと、第１トランジスタの第２端子と第２電源との間に接続された第４トランジスタと、第３トランジスタの第２端子と階調データ電圧が供給される信号線との間に接続された第５トランジスタと、を有する画素回路がマトリクス状に配置された表示装置の駆動方法であって、保持容量に初期化電圧を書き込む工程と、保持容量に階調データ電圧と第１トランジスタの閾値電圧で決まる第１データ電圧を書き込む工程と、保持容量に書き込まれた第１データ電圧に基づく電流が供給されて発光素子が発光する工程と、を有する動作を行う。
【００１２】
この画素回路の駆動方法によれば、保持容量の素子数を低減することで高精細化を図ることができる。
【００１３】
また、別の好ましい態様において、第１データ電圧を書き込む工程の前に保持容量に閾値電圧で決まる電圧を書き込む工程を含んでもよい。
【００１４】
また、別の好ましい態様において、初期化電圧を書き込む工程と発光素子が発光する工程との間に閾値電圧で決まる電圧を書き込む工程が複数回行ってもよい。
【００１５】
これらの画素回路の駆動方法によれば、さらに正確なＶＴＨ補償をすることができる。
【００１６】
また、別の好ましい態様において、初期化電圧を書き込む工程において、第３トランジスタをオフし、第３トランジスタをオフした以後に、第２トランジスタをオンし第１トランジスタのゲート電極に第１トランジスタをオフする第１電源の電圧を供給し、第４トランジスタ及び第５トランジスタをオンして保持容量の両端子に第２電源の電圧及び信号線の電圧を供給してもよい。
【００１７】
また、別の好ましい態様において、発光素子の他方の端子は第４電源に接続され、初期化電圧を書き込む工程において、第３トランジスタをオフし、第３トランジスタをオフした以後に、第５トランジスタをオンして容量素子の一方の端子に第３電源の電圧を供給し、第２トランジスタをオンし第１トランジスタのゲート電極に第１電源の電圧を供給し、第４電源の電圧を変化させ、発光素子の容量成分の容量結合により第１トランジスタがオンし、保持容量に初期化電圧を書き込んでもよい。
【００１８】
また、別の好ましい態様において、閾値電圧で決まる電圧を書き込む工程は、初期化電圧を書き込む工程後において、第１トランジスタがオフするように第１電源電圧を変化させ、保持容量に閾値電圧で決まる電圧を書き込んでもよい。
【００１９】
これらの画素回路の駆動方法によれば、より正確な初期化をすることができる。
【００２０】
また、別の好ましい態様において、第１データ電圧を書き込む工程において、第５トランジスタを介して階調データ電圧を供給し、第１データ電圧を書き込んでもよい。
【００２１】
これらの画素回路の駆動方法によれば、より正確なＶＴＨ補償とデータプログラムをすることができる。
【００２２】
また、別の好ましい態様において、発光素子が発光する工程において、第２トランジスタ及び第５トランジスタをオフした以後に第３トランジスタをオンし、第３トランジスタをオンした以後に第４トランジスタをオンしてもよい。
【００２３】
これらの画素回路の駆動方法によれば、より正確な階調制御をすることができる。
【００２４】
また、別の好ましい態様において、画素回路がマトリクス状に配置され、行単位で初期化電圧を書き込む工程と第１データ電圧を書き込む工程とを含む非発光状態と、発光素子が発光する工程を含む発光状態と、が制御されるプログレッシブ駆動をしてもよい。
【００２５】
これらの画素回路の駆動方法によれば、さらに発光素子の発光デューティを大きくすることができ、発光素子に過度のストレスを与えることを抑制することができる。
【００２６】
また、別の好ましい態様において、画素回路がマトリクス状に配置され、表示に関わる全ての画素で初期化電圧を書き込む工程と第１データ電圧を書き込む工程とを含む非発光状態と、発光素子が発光する工程を含む発光状態と、が制御されるサイマルテーニアス駆動をしてもよい。
【００２７】
これらの画素回路の駆動方法によれば、さらにシャッタ眼鏡を使用した３次元表示（３Ｄ）を行うことができる。
【００２８】
また、別の好ましい態様において、画素回路がマトリクス状に配置され、初期化電圧を書き込む工程と第１データ電圧を書き込む工程とを含む非発光状態と、発光素子が発光する工程を含む発光状態と、が行単位で制御されるプログレッシブ駆動と、初期化電圧を書き込む工程と第１データ電圧を書き込む工程とを含む非発光状態と、発光素子が発光する工程を含む発光状態と、が表示に関わる全ての画素で制御されるサイマルテーニアス駆動と、が入力された切り替え信号によって切り替えてもよい。
【００２９】
これらの画素回路の駆動方法によれば、さらに表示モードに合わせて最適な駆動方法を選択することができる。
【００３０】
本発明の一実施形態に係る画素回路は、容量成分を含み、供給された電流によって階調が決まる発光素子と、ゲート電極に供給される階調データ電圧に応じて発光素子への供給電流の大きさを制御し、第１端子が発光素子の一方の端子に接続された第１トランジスタと、第１トランジスタのゲート電極と第１電源との間に接続された第２トランジスタと、第１端子が第１トランジスタのゲート電極に接続され、第２端子が保持容量を介して第１トランジスタの第２端子に接続された第３トランジスタと、第１トランジスタの第２端子と第２電源との間に接続された第４トランジスタと、第３トランジスタの第２端子と階調データ電圧が供給される信号線との間に接続された第５トランジスタと、を有する。
【００３１】
この画素回路の駆動方法によれば、保持容量の素子数を低減することで高精細化を図ることができる。
【００３２】
また、別の好ましい態様において、第１電源の電圧と第２電源の電圧とは同一の電源線で供給してもよい。
【００３３】
また、別の好ましい態様において、第３トランジスタのゲート電極と第４トランジスタのゲート電極とが同一の制御線に接続されてもよい。
【００３４】
また、別の好ましい態様において、第２トランジスタのゲート電極と第５トランジスタのゲート電極とが同一の制御線に接続されてもよい。
【００３５】
これらの画素回路の駆動方法によれば、さらに配線数を低減することで高精細化を図ることができる。
【発明の効果】
【００３６】
本発明によれば、保持容量の素子数を低減することで高精細化を図りつつ、同画素回路でプログレッシブ駆動とサイマルテーニアス駆動を切り替えることが可能な表示装置を提供することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施形態１における発光表示装置の構成の一例を示す概略図。
【図２】本発明の実施形態１における単位画素の回路構成の一例を示す回路図。
【図３】本発明の実施形態１における単位画素の動作を示す回路図。
【図４】本発明の実施形態１における単位画素のタイミングチャート。
【図５】本発明の実施形態１における発光表示装置のタイミングチャート。
【図６】本発明の実施形態１における駆動方法を示した図。
【図７】本発明の実施形態１におけるＶＴＨ補償時のＶＴＨ毎のＶＧＳ電圧変化。
【図８】本発明の実施形態２における発光表示装置の構成の一例を示す概略図。
【図９】本発明の実施形態２における単位画素の回路構成の一例を示す回路図。
【図１０】本発明の実施形態２における単位画素の動作を示す回路図。
【図１１】本発明の実施形態２における単位画素のタイミングチャート。
【図１２】本発明の実施形態２における発光表示装置のタイミングチャート。
【図１３】本発明の実施形態２におけるＶＴＨ補償時のＶＴＨ毎のＶＧＳ電圧変化。
【図１４】本発明の実施形態３における単位画素の回路構成の一例を示す回路図。
【図１５】本発明の実施形態３における発光表示装置のタイミングチャート。
【図１６】本発明の実施形態４における発光表示装置の構成の一例を示す概略図。
【図１７】本発明の実施形態４における発光表示装置の水平期間タイミングチャート。
【図１８】本発明の実施形態４における発光表示装置の垂直期間タイミングチャート。
【図１９】本発明の実施形態４における駆動方法を示した図。
【図２０】本発明の実施形態５における表示モードと状態を示した図。
【図２１】本発明の実施形態５における駆動方法を示した図。
【発明を実施するための形態】
【００３８】
以下、図面を参照して本発明に係る発光素子を駆動する画素回路及びそれを用いた表示装置について説明する。但し、本発明の発光素子を駆動する画素回路及びそれを用いた表示装置は多くの異なる態様で実施することが可能であり、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、本実施の形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００３９】
（実施形態１）
図１〜図７を用いて、実施形態１に係る発光表示装置の構成および動作方法を説明する。図１は本発明の実施形態１に係る電子機器１の構成の一例を示す概略図である。電子機器１は、スマートフォン、携帯電話、パーソナルコンピュータ、テレビなど、画像を表示する表示部を有する装置である。電子機器１は、表示装置２、制御部８０および電源９０を有する。表示装置２は、マトリクス状に配置された画素毎に画素回路１００を有する。表示装置２は、各画素回路１００における発光素子を発光させて画像を表示し、上記の表示部を構成する。各画素回路１００における発光素子は、発光ダイオードを有する（図２参照）。この例では、発光ダイオードは、ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を用いた発光素子であるものとするが、整流性を有する発光素子（発光ダイオード）であれば、ＯＬＥＤに限られない。この発光素子は寄生容量として容量成分ＣＥＬを有する。
【００４０】
なお、図１において、画素回路１００は、マトリクス状に配置されているが、この配置でなくてもよい。以下の説明では、画素回路１００は、ｎ行ｍ列のマトリクス状に配置されるものとする。表示装置２の詳細については後述する。
【００４１】
制御部８０は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、メモリなどを有し、表示装置２の動作を制御するコントローラである。制御部８０は、第１スキャンドライバ１０、第２スキャンドライバ２０、第３スキャンドライバ３０、データドライバ４０、および切り替え回路５０を制御する。また、プログレッシブ駆動とサイマルテーニアス駆動の切り替え信号が入力され、入力されたデータに基づいて各ドライバ回路を制御し、各画素回路１００に制御信号を供給する。
【００４２】
電源９０は、表示装置２および制御部８０など、電子機器１の各部へ電力を供給する。表示装置２における各画素回路１００の発光ダイオードのアノードからカソードへの電流は、この電源９０から供給される。このとき、電源９０は、例えば、後述するアノード電圧ＥＬＶＤＤ、カソード電圧ＥＬＶＳＳを供給する。
【００４３】
表示装置２は画素回路１００がｎ行ｍ列のマトリクス状に配置されており、各画素回路は第１スキャンドライバ１０、第２スキャンドライバ２０、第３スキャンドライバ３０、データドライバ４０、および切り替え回路５０によって制御される。ここで、ｎ＝１，２，３，・・・、ｍ＝１，２，３，・・・であり、例えばｎ＝３であれば３行目に配置された画素回路群を指し、ｍ＝３であれば３列目に配置された画素回路群を指す。図１では３行３列の画素回路を例示しているが、この形態に限定されず、ｎ及びｍの数は任意に決定することができる。
【００４４】
第１スキャンドライバ１０、第２スキャンドライバ２０、第３スキャンドライバ３０はそれぞれ初期化、ＶＴＨ補償、データプログラム、発光を実行する行を選択する駆動回路であり、各行の画素回路１００に対応して設けられたゲート制御信号線１１〜１３にゲート制御信号ＳＣＡＮ（ｎ）を供給し、ゲート制御信号線２１〜２３にゲート制御信号ＥＭ（ｎ）を供給し、ゲート制御信号線３１〜３３にゲート制御信号ＩＮＩＴ（ｎ）を供給する。
【００４５】
実施形態１では、ゲート制御信号ＳＣＡＮ（ｎ）はスイッチトランジスタＭ２およびスイッチトランジスタＭ５（図２参照）を制御し、各工程の目的に応じて駆動トランジスタのゲート電極や保持容量にそれぞれが接続された電源の電圧を供給する。この例では各行毎に所定の順番で順次排他的に選択される。また、ゲート制御信号ＥＭ（ｎ）は駆動トランジスタのゲート電極と保持容量との間に接続されたスイッチトランジスタＭ３（図２参照）を制御する。また、ゲート制御信号ＩＮＩＴ（ｎ）は駆動トランジスタのソース・ドレイン電極の一方とアノード電源ＥＬＶＤＤとの間に接続されたスイッチトランジスタＭ４（図２参照）を制御する。
【００４６】
データドライバ４０は、各列の画素回路１００に対応して設けられたデータ線４１〜４３を介して画素回路１００に階調データ電圧ＶＤＡＴＡ（ｎ）を供給する駆動回路である。階調データ電圧はデータドライバ４０と画素回路領域との間に設けられた切り替え回路５０によって、後述する回路動作のそれぞれの期間に応じて、各データ線に階調データ電圧ＶＤＡＴＡ（ｎ）又は保持容量の初期化電源電圧ＶＩＮＩＴを供給する。
【００４７】
図２は本発明の実施形態１における単位画素の回路構成の一例を示す回路図である。図２は、画素回路を構成するトランジスタが全てｐチャネル型である場合を示している。一つの画素回路は、駆動トランジスタＭ１、スイッチトランジスタＭ２〜５、保持容量Ｃ１、ダイオード成分Ｄ１と容量成分ＣＥＬを含む発光素子３で構成される。このように、一つの画素回路が５個のトランジスタと、１個の保持容量と発光素子と、で構成されている。
【００４８】
図２を用いて単位画素１００の各々の素子の接続関係を説明する。発光素子３のカソード側の電極はカソード電源ＥＬＶＳＳに接続されている。ゲート電極に供給される電圧に応じて発光素子３への供給電流の大きさを制御する駆動トランジスタＭ１は、第１端子が発光素子３のアノード側の端子に接続されている。駆動トランジスタＭ１のゲート電極とアノード電源線９４との間にはゲート制御信号ＳＣＡＮ（ｎ）で制御されるスイッチトランジスタＭ２が接続されている。また、駆動トランジスタＭ１のゲート電極には、ゲート制御信号ＥＭ（ｎ）で制御されるスイッチトランジスタＭ３の第１端子が接続されている。また、スイッチトランジスタＭ３の第２端子は、保持容量Ｃ１を介して駆動トランジスタＭ１の第２端子に接続されている。駆動トランジスタＭ１の第２端子とアノード電源線９４との間にはゲート制御信号ＩＮＩＴ（ｎ）で制御されるスイッチトランジスタＭ４が接続されている。スイッチトランジスタＭ３の第２端子とデータ線４４との間にはゲート制御信号ＳＣＡＮ（ｎ）で制御されるスイッチトランジスタＭ５が接続されている。
【００４９】
本実施形態では、画素回路を構成するトランジスタが全てｐチャネル型である場合をしめしており、「ローレベル」の制御信号がトランジスタのゲート電極に印加されるとそのトランジスタはオンとなり、導通状態となる。一方、「ハイレベル」の制御信号がトランジスタのゲート電極に印加されるとそのトランジスタはオフとなり、非導通状態となる。
【００５０】
図３は本発明の実施形態１における単位画素の動作を示す回路図を示し、図４は本発明の実施形態１における単位画素のタイミングチャートを示す。図３，４では（ａ）初期化期間、（ｂ）ＶＴＨ補償＋データプログラム期間、（ｃ）発光期間にそれぞれ分かれており、図３と図４における上記の期間は同じものを指す。また、図３における矢印は電流の向きを表す。
【００５１】
（ａ）初期化期間
データ信号ＤＴに初期化電圧ＶＩＮＩＴが供給され、まずゲート制御信号ＥＭがハイレベルになりＭ３がオフし、ゲート制御信号ＳＣＡＮおよびゲート制御信号ＩＮＩＴがローレベルになり（図４の実施例では、前期間からＩＮＩＴのローレベルが維持されている）、スイッチトランジスタＭ２，Ｍ４，Ｍ５がオンする。駆動トランジスタＭ１のゲート電極（ノードＮ１）にはＭ２を介してＭ１をオフする目的のＥＬＶＤＤが供給される。保持容量Ｃ１のＭ４側の端子（ノードＮ２）にはＭ４を介してＥＬＶＤＤが供給され、保持容量Ｃ１のＭ５側の端子（ノードＮ３）にはＭ５を介してＶＩＮＩＴが供給され、保持容量Ｃ１にはＥＬＶＤＤとＶＩＮＩＴの差に起因した電圧が書き込まれて保持容量を初期化する。この状態を保持容量Ｃ１に初期化電圧を書き込むと表現する。このとき、Ｍ１のソース−ゲート間の電位差（ＶＧＳ）は実質ゼロなので、Ｍ１はオフされている。
【００５２】
（ｂ）ＶＴＨ補償＋データプログラム期間
切り替え回路５０によってデータ信号ＤＴが初期化電圧ＶＩＮＩＴから階調データ電圧ＶＤＡＴＡに切り替わり、ゲート制御信号ＳＣＡＮがローレベルに維持されることで、ＶＤＡＴＡがノードＮ３に供給される。また、ゲート制御信号ＩＮＩＴがハイレベルになりＭ４がオフするため、ノードＮ２はフローティング状態になる。ここで、Ｎ３がＶＩＮＩＴ（低電圧）からＶＤＡＴＡ（高電圧）に切り替わることで、Ｎ３の電位上昇に応じて保持容量Ｃ１によって容量結合されたＮ２の電位も上昇する。Ｍ１のゲート電極にはＥＬＶＤＤが供給されているが、Ｎ２の電圧上昇に伴いＭ１のＶＧＳがＭ１固有の閾値電圧ＶＴＨを超すとＭ１がオンする。保持容量Ｃ１に蓄積されていた電荷はＭ１を通じてカソード電源に流れ、Ｎ２の電位がＥＬＶＤＤ＋ＶＴＨになるとＭ１がオフして安定する。このとき、保持容量Ｃ１にはＥＬＶＤＤ＋ＶＴＨとＶＤＡＴＡの差に起因した電圧が書き込まれる。この状態を保持容量Ｃ１に階調データ電圧と閾値電圧で決まる電圧を書き込むと表現する。このとき、保持容量Ｃ１に蓄積されていた電荷がＭ１を通じて発光素子３に流れるが、保持容量Ｃ１の容量を考慮すれば、発光素子３のダイオード成分Ｄ１に流れる電流は非常に小さく、発光には寄与せず、黒浮きなどの問題には発展しない。
【００５３】
図示していないが、（ｂ）の期間の終了時にゲート制御信号ＳＣＡＮがハイレベルになりスイッチトランジスタＭ２，Ｍ５がオフし、ゲート制御信号ＥＭがローレベルになりスイッチトランジスタＭ３がオンする。ノードＮ１およびノードＮ３はＣ１に充電された電荷によりＶＤＡＴＡとなり、ノードＮ２はＥＬＶＤＤ＋ＶＴＨに保持され、それぞれフローティング状態になる。このとき、保持容量Ｃ１に書き込まれた階調データ電圧と閾値電圧で決まる電圧が駆動トランジスタＭ１のＶＧＳに印加された状態となる。
【００５４】
（ｃ）発光期間
ゲート制御信号ＩＮＩＴがローレベルになり、スイッチトランジスタＭ４がオンすることでノードＮ２にＥＬＶＤＤが供給される。Ｎ２における「ＥＬＶＤＤ＋ＶＴＨ」→「ＥＬＶＤＤ」の変化に応じて、Ｎ３は「ＶＤＡＴＡ」→「ＶＤＡＴＡ−ＶＴＨ」に変化するが、保持容量Ｃ１に書き込まれた電圧に変化はない。アノード電源から供給された電流のうち、保持容量Ｃ１に書き込まれた階調データ電圧と閾値電圧で決まる電圧に基づく電流、つまり、ＶＴＨが補償された階調データ電圧に基づく電流が駆動トランジスタＭ１を通じて供給されることで発光素子３が発光する。
【００５５】
図５に本発明の実施形態１における発光表示装置のタイミングチャートを示し、図６に本発明の実施形態１における駆動方法を示した図を示す。図１および図５を用いて、複数の画素回路の動作について説明する。
【００５６】
図５の発光表示装置のタイミングチャートを用いて、図１における画素回路のうち１列目、１行目の画素回路１００Ａおよび１列目２行目の画素回路１００Ｂの動作について説明する。まず、図５の（１）の期間では、ＤＴにＶＩＮＩＴが供給され、ＳＣＡＮ（１）およびＩＮＩＴ（１）がローレベルになることで、画素回路１００Ａの初期化が行われる。このとき、画素回路１００Ａは（ａ）初期化期間に該当する。
【００５７】
図５の（２）の期間では、ＤＴにＶＤＡＴＡが供給され、ＩＮＩＴ（１）がハイレベルになることで、保持容量Ｃ１に階調データ電圧と閾値電圧で決まる電圧が書き込まれる。このとき、画素回路１００Ａは（ｂ）ＶＴＨ補償＋データプログラム期間に該当する。
【００５８】
図５の（３）の期間では、ＤＴにＶＩＮＩＴが供給され、ＳＣＡＮ（２）およびＩＮＩＴ（２）がローレベルになることで、画素回路１００Ｂの初期化が行われる。このとき、画素回路１００Ｂは（ａ）初期化期間に該当する。一方、画素回路１００Ａは（ｂ）と（ｃ）の過渡期間となっており、ＳＣＡＮ（１）がハイレベルになりＥＭ（１）がローレベルになることで、ノードＮ１〜Ｎ３がフローティング状態となる。
【００５９】
図５の（４）の期間では、ＤＴにＶＤＡＴＡが供給され、ＩＮＩＴ（１）がローレベルになることで、画素回路１００Ａの駆動トランジスタＭ１は保持容量Ｃ１に書き込まれた電圧に基づく電流を発光素子３に供給する。このとき、画素回路１００Ａは（ｃ）発光期間に該当する。また、同じ期間にＩＮＩＴ（２）がハイレベルになることで、画素回路１００Ｂの保持容量Ｃ１に階調データ電圧と閾値電圧で決まる電圧が書き込まれる。このとき、画素回路１００Ｂは（ｂ）ＶＴＨ補償＋データプログラム期間に該当する。
【００６０】
以上のように本実施形態では、線順次的に初期化およびＶＴＨ補償＋データプログラムを含む非発光状態と発光状態とが交互に繰り返され、図６に示すようなプログレッシブ駆動で動作を行う。
【００６１】
次に、本発明のＶＴＨ補償について図７を用いて説明する。図７に本発明のＶＴＨ補償時における、異なるＶＴＨを有するトランジスタ毎のＶＧＳ電圧変化を示す。ＩＤＳとはトランジスタのドレイン−ソース間電流であり、ＶＧＳとはトランジスタのゲート−ソース間電圧である。図７においては、駆動トランジスタＭ１のＥＬＶＤＤ側をソースとし、ＥＬＶＳＳ側をドレインとする。図７において、カットオフ電圧１を有するトランジスタの特性をＶＴＨ１と称し、カットオフ電圧２を有するトランジスタの特性をＶＴＨ２と称する。
【００６２】
まず、二つの駆動トランジスタのＶＧＳには初期化電源ＶＩＮＩＴが供給され、ＶＴＨ１においてはＸ１の状態、ＶＴＨ２においてはＸ２の状態となり、同じゲート電圧であってもＶＴＨのばらつきに依存して電流値が異なる。
【００６３】
次に、ＶＩＮＩＴの供給を止めるとそれぞれの特性においてＶＧＳに対応するＩＤＳが流れることでＭ１のＶＧＳは低下して、それぞれのカットオフ電圧Ｙ１，Ｙ２に達するとそれぞれのＭ１がオフする。
【００６４】
本実施形態において、ＶＴＨ１，ＶＴＨ２の特性を有する駆動トランジスタＭ１を含む二つの画素回路を考えた場合、（ｂ）の期間で駆動トランジスタＭ１のゲート電極にはＥＬＶＤＤが供給されており、各画素回路のＭ１のソース電圧はそれぞれＥＬＶＤＤ＋ＶＴＨ１、ＥＬＶＤＤ＋ＶＴＨ２となる。ここで、両特性のトランジスタは同じ電流値でカットオフになるため、それぞれの閾値電圧が異なるトランジスタにおいて、そのばらつきを補正する効果を奏する。
【００６５】
上記のように、本実施形態に示す駆動方法によって異なるトランジスタ間のＶＴＨばらつきを補正することができるため、より正確にＶＤＡＴＡで画素回路の階調を調整することができる。
【００６６】
また、本実施形態では５個のトランジスタと１個の保持容量により、初期化、ＶＴＨ補償＋データプログラム、発光制御を行うことが可能である。保持容量を減らすことができるので、高精細化に有利である。
【００６７】
実施形態１で説明した本発明の画素回路の駆動方法は実施例の一つであり、本実施形態の駆動方法に限定されず、目的を逸脱しない範囲でさまざまな駆動方法を採用することができる。
【００６８】
例えば、実施形態１では、初期化期間において、ノードＮ１、ノードＮ２共にＥＬＶＤＤが供給されているが、駆動トランジスタＭ１をオフする電圧であればＮ１とＮ２の異なる電圧が供給されてもよい。
【００６９】
（実施形態２）
図８〜図１３を用いて、実施形態２に係る発光表示装置の構成および動作方法を説明する。図８に本発明の実施形態２における発光表示装置の構成の一例を示す概略図を示す。本実施形態では画素回路を構成するトランジスタが全てｐチャネル型である場合を示している。実施形態１と異なる点について説明する。
【００７０】
実施形態１と比較すると、第３スキャンドライバ３０の代わりにＥＬ電源スキャンドライバ６０が配置されている点において異なっている。このＥＬ電源スキャンドライバ６０は各画素回路のカソード電源電圧を制御する駆動回路であり、各行の画素回路１００に対応して設けられたＥＬ電源線６１〜６３にＥＬ電源電圧ＥＬＶＳＳ（ｎ）を供給する。
【００７１】
図９は本発明の実施形態２における単位画素の回路構成の一例を示す回路図である。実施形態１と比較すると、スイッチトランジスタＭ３とＭ４とがゲート制御信号ＥＭ（ｎ）で同時に制御される点において異なっている。ＥＬ電源線６５は発光素子３のカソード側の端子に接続されており、ＥＬ電源スキャンドライバ６０から高電圧又は低電圧が供給される。
【００７２】
図１０は本発明の実施形態２における単位画素の動作を示す回路図を示し、図１１は本発明の実施形態２における単位画素のタイミングチャートを示す。図１０，１１では（ａ）初期化期間、（ｂ−１）ＶＴＨ補償期間、（ｂ−２）データプログラム期間、（ｃ）発光期間にそれぞれ分かれており、図１０と図１１における上記の期間は同じものを指す。また、図１０における矢印は電流の向きを表す。
【００７３】
（ａ）初期化期間
データ信号ＤＴに初期化電圧ＶＩＮＩＴが供給され、ゲート制御信号ＳＣＡＮがローレベルになり、スイッチトランジスタＭ２，Ｍ５がオンする。また、ゲート制御信号ＥＭがハイレベルになり、スイッチトランジスタＭ３，Ｍ４がオフする。ノードＮ１にはＭ２を介してＥＬＶＤＤが供給され、ノードＮ３にはＭ５を介してＶＩＮＩＴが供給される。また、ＥＬ電源電圧ＥＬＶＳＳがハイレベル（ＶＲＥＳ）になることで、発光素子３の容量成分ＣＥＬによって容量結合された発光素子のアノード側の端子の電位がＭ１をオンするまで上昇し、オンしたＭ１を通じてノードＮ２の電位も上昇する。これによって、保持容量Ｃ１にはＶＩＮＩＴとＶＲＥＳによって決まる電圧が書き込まれる。実施形態２では、発光素子のアノード側の端子がＥＬＶＤＤ＋ＶＴＨよりも高くなるようにＥＬＶＳＳを変化させる。また、後述するが、実施形態２の駆動方法を行うと、初期化の時点でＶＴＨ補償が行われる特徴を有する。
【００７４】
（ｂ−１）ＶＴＨ補償期間
データ信号ＤＴには初期化電圧ＶＩＮＩＴが供給され、ゲート制御信号ＳＣＡＮがローレベルに維持され、スイッチトランジスタＭ２，Ｍ５はオンを維持する。また、ゲート制御信号ＥＭがハイレベルに維持され、スイッチトランジスタＭ３，Ｍ４はオフを維持する。ここで、ＥＬ電源電圧ＥＬＶＳＳがローレベルとなっているので、発光素子３の容量成分ＣＥＬによって容量結合された発光素子のアノード側の端子の電位も低下する。その結果、駆動トランジスタＭ１のソース−ドレイン間の電位差が初期化期間とは逆転し、保持容量Ｃ１に蓄積された電荷がＭ１を通じて発光素子３方向に移動する。この電荷の移動によってＮ２の電位は低下し、ＥＬＶＤＤ＋ＶＴＨとなり駆動トランジスタＭ１がオフすることで安定する。つまり、保持容量Ｃ１に閾値電圧で決まる電圧が書き込まれる。
【００７５】
このとき、駆動トランジスタＭ１を通じて移動した電荷の一部は発光素子３のダイオード成分Ｄ１を流れるが、保持容量Ｃ１の容量を考慮すれば、発光素子３のダイオード成分Ｄ１に流れる電流は非常に小さく、発光には寄与せず、黒浮きなどの問題には発展しない。
【００７６】
また、このＶＴＨ補償は図１１に示すように、初期化期間と発光期間の間に複数回行われてもよい。ＶＴＨ補償を複数回行うことで、よりＶＴＨ補償の制度を高くすることができる。
【００７７】
（ｂ−２）データプログラム期間
切り替え回路５０によってデータ信号ＤＴが初期化電圧ＶＩＮＩＴから階調データ電圧ＶＤＡＴＡに切り替わり、ゲート制御信号ＳＣＡＮがローレベル、ゲート制御信号ＥＭがハイレベルに維持されることで、ＶＤＡＴＡがノードＮ３に供給される。Ｎ３がＶＩＮＩＴ（低電圧）からＶＤＡＴＡ（高電圧）に切り替わることで、Ｎ３の電位上昇に応じて保持容量Ｃ１によって容量結合されたＮ２の電位も上昇する。駆動トランジスタＭ１のゲート電極にはＥＬＶＤＤが供給されているが、Ｎ２の電圧上昇に伴いＭ１のＶＧＳがＶＴＨを超すとＭ１がオンする。保持容量Ｃ１に蓄積されていた電荷はＭ１を通じて発光素子３に流れ、Ｎ２がＥＬＶＤＤ＋ＶＴＨになるとＭ１がオフして安定する。このとき、保持容量Ｃ１にはＥＬＶＤＤ＋ＶＴＨとＶＤＡＴＡの差に起因した電圧が書き込まれる。つまり、保持容量Ｃ１に階調データ電圧と閾値電圧で決まる電圧が書き込まれる。
【００７８】
このとき、保持容量Ｃ１に蓄積されていた電荷がＭ１を通じて発光素子３に流れるが、保持容量Ｃ１の容量を考慮すれば、発光素子３のダイオード成分Ｄ１に流れる電流は非常に小さく、発光には寄与せず、黒浮きなどの問題には発展しない。
【００７９】
（ｃ）発光期間
ゲート制御信号ＳＣＡＮがハイレベルになりスイッチトランジスタＭ２，Ｍ５がオフし、ゲート制御信号ＥＭがローレベルになり、スイッチトランジスタＭ３，Ｍ４がオンすることでノードＮ２にＥＬＶＤＤが供給される。実施形態１の動作と同様に、ＥＬＶＤＤから供給された電流のうち、保持容量Ｃ１に書き込まれた階調データ電圧と閾値電圧で決まる電圧に基づく電流、つまり、ＶＴＨが補償された階調データ電圧が駆動トランジスタＭ１を通じて供給されることで発光素子３が発光する。
【００８０】
図１２に本発明の実施形態２における発光表示装置のタイミングチャートを示す。図８および図１２を用いて、複数の画素回路の動作について説明する。
【００８１】
図１２の発光表示装置のタイミングチャートを用いて、図８における画素回路のうち１列目、１行目の画素回路１００Ｃおよび１列目２行目の画素回路１００Ｄの動作について説明する。まず、図１２の（１）の期間では、ＤＴにＶＩＮＩＴが供給され、ＳＣＡＮ（１）がローレベル、ＥＭ（１）およびＥＬＶＳＳ（１）がハイレベルになることで、画素回路１００Ｃの初期化が行われる。このとき、画素回路１００Ｃは（ａ）初期化期間に該当する。
【００８２】
図１２の（２）の期間では、ＤＴにＶＩＮＩＴが供給され、ＳＣＡＮ（１）、ＳＣＡＮ（２）およびＥＬＶＳＳ（１）がローレベル、ＥＭ（１）、ＥＭ（２）およびＥＬＶＳＳ（２）がハイレベルになることで、画素回路１００ＣではＶＴＨ補償が行われ、画素回路１００Ｄでは初期化が行われる。このとき、画素回路１００Ｃは（ｂ−１）ＶＴＨ補償期間に該当し、画素回路１００Ｄは（ａ）初期化期間に該当する。
【００８３】
図１２の（３）の期間では、図示しないが３行目の画素回路が初期化され、画素回路１００Ｃおよび１００ＤではＶＴＨ補償が行われる。このとき、画素回路１００Ｃおよび１００Ｄは共に（ｂ−１）ＶＴＨ補償期間に該当する。その後、４行目以降の画素回路が線順次的に初期化される間、画素回路１００Ｃおよび１００Ｄでは複数回ＶＴＨ補償が行われ、ＶＴＨ補償の精度が高められる。
【００８４】
図１２の（４）の期間では、ＤＴにＶＤＡＴＡが供給され、ＳＣＡＮ（１）がローレベルに維持され、保持容量Ｃ１に階調データ電圧と閾値電圧で決まる電圧が書き込まれる。このとき、画素回路１００Ｃは（ｂ−２）データプログラム期間に該当する。
【００８５】
図１２の（５）の期間では、ＳＣＡＮ（１）がハイレベルとなり、ＥＭ（１）がローレベルとなることで、画素回路１００Ｃの駆動トランジスタＭ１は保持容量Ｃ１に書き込まれた電圧に基づく電流を発光素子３に供給する。このとき、画素回路１００Ｃは（ｃ）発光期間に該当する。また、このとき画素回路１００Ｄは（ｂ−１）ＶＴＨ補償期間に該当する。
【００８６】
以上のように本実施形態では、線順次的に初期化とＶＴＨ補償とデータプログラムとを含む非発光状態と発光状態とが交互に繰り返され、図６に示すようなプログレッシブ駆動で動作を行う。
【００８７】
実施形態２では、初期化期間と発光期間の間にＶＴＨ補償が複数回行われる。これによって、ＶＴＨ補償の精度が高められる。
【００８８】
次に、本発明のＶＴＨ補償について図１３を用いて説明する。図１３に本発明の実施形態２におけるＶＴＨ補償時における、異なるＶＴＨを有するトランジスタ毎のＶＧＳ電圧変化を示す。ＩＤＳとはトランジスタのドレイン−ソース間電流であり、ＶＧＳとはトランジスタのゲート−ソース間電圧である。図１３においては、動作ステップによってソースとドレインが入れ替わるが、説明の便宜の点から、ＶＧＳは駆動トランジスタＭ１のゲートとＥＬＶＤＤ側の端子（保持容量Ｃ１とスイッチトランジスタＭ４とに接続されている端子）との間の電位差とする。また、図１３において、カットオフ電圧１を有するトランジスタの特性をＶＴＨ１と称し、カットオフ電圧２を有するトランジスタの特性をＶＴＨ２と称する。
【００８９】
まず、二つの駆動トランジスタにはＥＬＶＳＳ側から同じ電圧が供給されるが、駆動トランジスタを通じて供給されるため、ＶＴＨ１においては初期化電圧としてＶＩＮＩＴ１が、ＶＴＨ２においては初期化電圧としてＶＩＮＩＴ２が供給される。この時点で両者の電流量が近づいており、ＶＴＨ補償がなされていることが確認される。
【００９０】
次に、ＶＩＮＩＴの供給を止めるとそれぞれの特性においてＶＧＳに対応するＩＤＳが流れることでＭ１のＶＧＳは低下して、それぞれのカットオフ電圧Ｙ１，Ｙ２に達するとそれぞれのＭ１がオフする。
【００９１】
本実施形態では、実施形態１の画素回路で得られる効果に加え、初期化を含め複数の期間でＶＴＨ補償が行われるため、より高精度のＶＴＨ補償が行われる。
【００９２】
（実施形態３）
図１４，１５を用いて、実施形態３に係る発光表示装置の構成および動作方法を説明する。図１４に本発明の実施形態３における単位画素の回路構成の一例を示す回路図を示す。本実施形態では画素回路を構成するトランジスタが全てｎチャネル型である場合を示している。実施形態１と異なる点について説明する。
【００９３】
図１４を用いて単位画素１００の各々の素子の接続関係を説明する。発光素子３のアノード側の電極はアノード電源に接続されている。ゲート電極に供給される電圧に応じて発光素子３への供給電流の大きさを制御する駆動トランジスタＭ１は、第１端子が発光素子３のカソード側の端子に接続されている。駆動トランジスタＭ１のゲート電極とカソード電源線９６との間にはゲート制御信号ＳＣＡＮ（ｎ）で制御されるスイッチトランジスタＭ２が接続されている。また、駆動トランジスタＭ１のゲート電極には、ゲート制御信号ＥＭ（ｎ）で制御されるスイッチトランジスタＭ３の第１端子が接続されている。また、スイッチトランジスタＭ３の第２端子は、保持容量Ｃ１を介して駆動トランジスタＭ１の第２端子に接続されている。駆動トランジスタＭ１の第２端子とカソード電源線９６との間にはゲート制御信号ＩＮＩＴ（ｎ）で制御されるスイッチトランジスタＭ４が接続されている。スイッチトランジスタＭ３の第２端子とデータ線４６との間にはゲート制御信号ＳＣＡＮ（ｎ）で制御されるスイッチトランジスタＭ５が接続されている。
【００９４】
図１５に本発明の実施形態３における発光表示装置のタイミングチャートを示す。上記のように画素回路の全てのトランジスタがｎチャネル型に変わることで、制御信号のハイレベル／ローレベルが逆転する。つまり、図１５に示すタイミングチャートは図４のハイレベル／ローレベルが逆転したものであり、画素回路の各トランジスタの駆動は実施形態１と同様なので、ここでは説明を省略する。
【００９５】
実施形態３では実施形態１の回路構成を基本にｎチャネル型トランジスタの回路構成としているが、もちろん実施形態２の回路構成を基本にｎチャネル型トランジスタの回路を構成することもできる。
【００９６】
以上のように画素回路のトランジスタが全てｎチャネル型の場合でも、本発明を実施することが可能である。ｎチャネル型トランジスタはｐチャネル型トランジスタに比べると移動度が高いため、実施形態１で得られる利点に加えて、より高速動作が必要な回路を実現することが可能である。
【００９７】
また、ｎチャネル型トランジスタのみで画素回路を構成することが可能であるため、アモルファスシリコントランジスタや酸化物半導体トランジスタによって構成された表示装置にも適用することができる。
【００９８】
（実施形態４）
図８の表示装置を基本に入力信号を変更することでサイマルテーニアス駆動を行うことができる。具体的な信号と駆動方法を図１７、図１８に示す。
【００９９】
図１７に本発明の実施形態４における発光表示装置の水平期間タイミングチャートを示し、図１８に本発明の実施形態４における発光表示装置の垂直期間タイミングチャートを示す。また、図１９に本発明の実施形態４における駆動方法を示した図を示す。実施形態２とは異なり、初期化、ＶＴＨ補償、データプログラム、発光を全ての画素回路で同時に行うことで、図１９に示すようなサイマルテーニアス駆動を動作させることができる。
【０１００】
ここで、図１７，図１８から分かるように、ゲート制御信号ＥＭ（ｎ）とＥＬＶＳＳ（ｎ）を行単位で制御する必要がなく、表示に関わる全ての画素回路を同時に制御することができる。つまり、図１６に示すように、ゲート制御信号ＥＭ（ｎ）とＥＬＶＳＳ（ｎ）を共通化することで第２スキャンドライバとＥＬ電源スキャンドライバを削減することができる。また、図８、１６に示すシャッタ眼鏡７０は後述するように３次元（３Ｄ）表示時に表示装置２と同期するように制御される。
【０１０１】
上記のように全ての画素回路を同時に駆動することで制御信号を共通化することができ、その結果、パネルに内蔵されるスキャンドライバ回路を大幅に削減することができる。通常、パネル内蔵のスキャンドライバは表示パネル領域の額縁部に配置されるので、スキャンドライバを削減することで狭額縁化に優位である。
【０１０２】
実施形態４では実施形態２の回路構成を基本に制御信号を共通化し、サイマルテーニアス駆動の動作を行っているが、もちろん実施形態１や実施形態３の回路構成を使用することもできる。実施形態４によると、実施形態１乃至実施形態３のいずれかの実施形態で得られる利点に加えて、表示装置の狭額縁化に優位である。
【０１０３】
（実施形態５）
図２０，２１を用いて、実施形態５に係る発光表示装置の動作方法を説明する。ここでは、実施形態２の図８に示した表示装置を用いて、入力信号を変えることでプログレッシブ駆動とサイマルテーニアス駆動を切り替える例を示す。図２０に本発明の実施形態５における表示モードと状態を示した図を示す。プログレッシブ駆動は、行単位の画素回路で初期化、ＶＴＨ補償およびデータプログラムを含む非発光状態と発光状態が制御されるため、サイマルテーニアス駆動のように表示に関わる全ての画素回路で初期化、ＶＴＨ補償およびデータプログラムを含む非発光状態と発光状態が制御される駆動方法に比べて発光素子の発光デューティを大きくすることが可能である。
【０１０４】
発光デューティを大きくすることができるプログレッシブ駆動は、発光素子に流すピーク電流値を低減することができるため、発光素子に流すピーク電流に依存する発光素子の寿命（輝度劣化）の点において優位な駆動方法である。
【０１０５】
しかし、プログレッシブ駆動は３次元（３Ｄ）表示時に一般的に使用されるシャッタ眼鏡方式に対応することができない。シャッタ眼鏡方式による３Ｄ表示は、左眼（Ｌ）用画像と右眼（Ｒ）用画像を交互に表示するとともに、シャッタ眼鏡の透過率を０％と１００％に切り替えることで立体的な画像を提供する表示方式である。プログレッシブ駆動のように１垂直期間で表示が完結しない駆動方法、つまり１垂直期間に前垂直期間画像と次垂直期間画像が混在するような駆動方法では、３Ｄ表示を実現することができない。
【０１０６】
図２１に本発明の実施形態５における駆動方法を示した図を示す。本実施形態における画素回路はプログレッシブ駆動とサイマルテーニアス駆動の両方の駆動を、入力信号を変えるだけで実現可能である。具体的には表示装置２に接続された制御部８０にプログレッシブ駆動を選択する信号が入れば、制御部８０は各ドライバ回路が図１１，１２に示す動作を実行するように制御し、サイマルテーニアス駆動を選択する信号が入れば、制御部８０は各ドライバ回路が図１７，１８に示す動作を実行するように制御する。なお、サイマルテーニアス駆動時においては、制御部８０でシャッタ眼鏡７０を同時に制御することで、立体的な画像を提供する。具体的には図２１に示すように、サイマルテーニアス駆動時において、最初の１垂直期間では右眼用の画像データを表示し、それと同期するようにシャッタ眼鏡７０の右眼が透過状態、左眼が非透過状態となり、右眼にのみ右眼用の画像データが視認される。次の１垂直期間では左眼用の画像データを表示し、それと同期するようにシャッタ眼鏡７０の左眼が透過状態、右眼が非透過状態となり、左眼にのみ左眼用の画像データが視認される。このように、右眼には右眼用の画像データを、左眼には左眼用の画像データを送ることで立体的な画像を表示する。
【０１０７】
このようにして、本発明における画素回路は入力する信号を制御するだけでプログレッシブ駆動とサイマルテーニアス駆動とを切り替えることができ、表示モードに合わせて最適な駆動方法を選択することが可能である。
【０１０８】
本発明における実施形態１〜３においては、５個のトランジスタと１個の保持容量により構成された画素回路構成を一実施例として説明したが、本発明の趣旨から逸脱しない範囲でさまざまな形態をとることができる。例えば、本発明に付加的な機能を追加する目的でトランジスタ数、保持容量数や信号線数を増やしてもよい。
【０１０９】
例えば、階調データ電圧ＶＤＡＴＡと初期化電圧ＶＩＮＩＴを同一の信号線で供給しているが、この方法に限定されることはなく、異なる信号線を用いてそれぞれの信号を供給してもよい。
【０１１０】
また、実施形態１〜４におけるタイミングチャートでは、（ａ）〜（ｃ）の各期間の切り替わりが同時に行われる動作を例示したが、本発明の目的が達成できる範囲内で各信号のタイミングをずらすことができる。例えば、初期化期間において、スイッチトランジスタＭ３がオンした状態でデータ信号ＤＴにＶＩＮＩＴが供給され、スイッチトランジスタＭ２，Ｍ５がオンすると、ＥＬＶＤＤ→ＶＩＮＩＴに貫通電流が流れてしまい消費電力を増大させてしまう。したがって、Ｍ３をオフした以後にＭ２，Ｍ５をオンすることが好ましい。また、発光期間においても、Ｍ２，Ｍ５をオフする前にＭ３をオンすると、保持容量Ｃ１に書き込まれた階調データ電圧と閾値電圧で決まる電圧が書き換えられてしまう。したがって、Ｍ２，Ｍ５をオフした以後にＭ３をオンすることが好ましい。
【０１１１】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【０１１２】
１：電子機器、    ２：表示装置、    ３：発光素子、    １０：第１スキャンドライバ、    ２０：第２スキャンドライバ、    ３０：第３スキャンドライバ、    ４０：データドライバ、    ５０：切り替え回路、    ６０：ＥＬスキャンドライバ、    ８０：制御部、    ９０：電源、    １００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ，１００Ｆ：画素回路、    １１，１２，１３，１４，１５，１６：ゲート制御信号線、    ２１，２２，２３，２４，２５，２６：ゲート制御信号線、    ３１，３２，３３，３４，３６：ゲート制御信号線、    ４１，４２，４３，４４，４５，４６：データ線、    ９４，９５：アノード電源線、    ９６：カソード電源線
【図１】
2015011274.tif 000003
【図２】
2015011274.tif 000004
【図３】
2015011274.tif 000005
【図４】
2015011274.tif 000006
【図５】
2015011274.tif 000007
【図６】
2015011274.tif 000008
【図７】
2015011274.tif 000009
【図８】
2015011274.tif 000010
【図９】
2015011274.tif 000011
【図１０】
2015011274.tif 000012
【図１１】
2015011274.tif 000013
【図１２】
2015011274.tif 000014
【図１３】
2015011274.tif 000015
【図１４】
2015011274.tif 000016
【図１５】
2015011274.tif 000017
【図１６】
2015011274.tif 000018
【図１７】
2015011274.tif 000019
【図１８】
2015011274.tif 000020
【図１９】
2015011274.tif 000021
【図２０】
2015011274.tif 000022
【図２１】
2015011274.tif 000023