(57)【要約】  制御されたチャネル歪みおよび接合抵抗を有するＮＭＯＳトランジスタ、およびその製造方法が、本明細書で提供される。いくつかの実施形態において、ＮＭＯＳトランジスタを形成するための方法は、（ａ）ｐ型シリコン区域を有する基板を準備すること、（ｂ）ｐ型シリコン区域の上にシリコンシード層を堆積すること、（ｃ）シリコン、シリコンおよび格子調整元素またはシリコンおよびｎ型ドーパントを備えるシリコン含有バルク層をシリコンシード層の上に堆積すること、（ｄ）（ｃ）で堆積されたシリコン含有バルク層に欠けている格子調整元素またはｎ型ドーパントのうちの少なくとも１つをシリコン含有バルク層の中に注入すること、（ｅ）（ｄ）の注入の後、シリコン含有バルク層をエネルギービームを用いてアニールすることを含むことができる。いくつかの実施形態において、基板は、その中に画定されたソース／ドレイン区域を有する、部分的に製造されたＮＭＯＳトランジスタデバイスを備えることができる。
2013514673.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタを形成するための方法であって、
（ａ）ｐ型シリコン区域を有する基板を準備するステップと、
（ｂ）前記ｐ型シリコン区域の上にシリコンシード層を堆積するステップと、
（ｃ）前記シリコンシード層の上に、シリコン、シリコンおよび格子調整元素またはシリコンおよびｎ型ドーパントを含む、シリコン含有バルク層を堆積するステップと、
（ｄ）（ｃ）で堆積された前記シリコン含有バルク層に欠けている前記格子調整元素または前記ｎ型ドーパントのうちの少なくとも１つを前記シリコン含有バルク層の中に注入するステップと、
（ｅ）（ｄ）で注入された後、前記シリコン含有バルク層をエネルギービームを用いてアニーリングするステップと
を含む方法。
【請求項２】
前記格子調整元素が炭素である、請求項１に記載の方法。
【請求項３】
前記ｎ型ドーパントがリン、ヒ素、またはその組合せを含む、請求項１または２に記載の方法。
【請求項４】
（ｄ）における注入が、格子調整元素含有ガスまたはｎ型ドーパント元素含有ガスのうちの少なくとも１つを含むプロセス混合ガスから遠隔で形成されるプラズマを提供するステップをさらに含む、請求項１に記載の方法。
【請求項５】
前記シリコン含有バルク層が約３００〜４００オングストロームの間の厚さに堆積される、または
前記シリコンシード層が約５０オングストロームの厚さに堆積される
のうちの少なくとも１つである、請求項１に記載の方法。
【請求項６】
前記シリコンシード層および前記シリコン含有バルク層がエピタキシャルに成長される、請求項１に記載の方法。
【請求項７】
（ｂ）において前記シリコンシード層を堆積するステップの前に、ソース／ドレイン領域を画定するために前記ｐ型シリコン区域の中に凹部をエッチングするステップ
をさらに含む、請求項１に記載の方法。
【請求項８】
（ｂ）の前に、水素（Ｈ２）を含むプロセスガスで前記基板を洗浄するステップ
をさらに含む、請求項１に記載の方法。
【請求項９】
半導体基板のｐ型シリコン区域の上に形成されるゲート誘電体およびゲート電極を備えるトランジスタスタックと、
前記トランジスタスタックの両側に配設され、その間および前記トランジスタスタックの下にチャネル区域を画定するソース／ドレイン区域とを備え、
前記ソースドレイン区域が、その上に堆積されるシリコン含有バルク層を有するシリコンシード層を備え、
前記シリコン含有バルク層が、シリコン、格子調整元素、およびｎ型ドーパントを含む、ｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタ。
【請求項１０】
前記格子調整元素が炭素である、請求項９に記載のＮＭＯＳトランジスタ。
【請求項１１】
前記ｎ型ドーパントが、リンまたはヒ素のうちの少なくとも１つである、請求項９または１０に記載のＮＭＯＳトランジスタ。
【請求項１２】
プロセッサにより実行されたとき、半導体プロセスツールにｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタを形成する方法を実行させる命令であって、前記方法が請求項１ないし８のいずれか一項に記載の方法を含む命令をその上に記憶している、コンピュータ可読媒体。
【請求項１３】
半導体基板を処理するための半導体プロセスツールであって、
１つまたは複数の基板移送ロボットがその中に配設される真空移送チャンバと、
前記真空移送チャンバに結合されるエピタキシャル堆積チャンバと、
前記真空移送チャンバに結合される注入リアクタと、
前記真空移送チャンバに結合される集束ビームアニーリングチャンバと、
前記真空プロセスチャンバに結合されるロードロックチャンバと、
前記真空プロセスチャンバの動作を制御するためのコントローラと
を備える半導体プロセスツール。
【請求項１４】
前記注入リアクタがプラズマイオン浸漬注入リアクタである、請求項１３に記載の装置。
【請求項１５】
実行されたとき、請求項１ないし８のいずれか一項に記載の方法を含む方法を前記ツールに実行させる命令を前記コントローラが含む、請求項１３または１４に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、一般に半導体製作プロセスおよびデバイスの分野に関し、より詳細には、半導体デバイスを形成するためのシリコン含有膜を堆積する方法に関する。
【背景技術】
【０００２】
トランジスタがより小さく製作されるにつれて、シリコン含有金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイスなど、サブ１００ｎｍ相補型金属酸化物半導体（ＣＭＯＳ）デバイスのソース／ドレイン区域は、生成するのがより難しくなっている。そのようなＭＯＳＦＥＴトランジスタは、ｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタおよびｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタを含むことができる。ＰＭＯＳトランジスタは、ｎ型チャネルにより分離されたｐ型ソース／ドレイン区域を有する（例えば、ソース／ドレイン区域間のチャネル内で、正孔が導通を担う）。ＮＭＯＳトランジスタは、ｐ型チャネルにより分離されたｎ型ソース／ドレイン区域を有する（例えば、ソース／ドレイン区域間のチャネル内で、電子が導通を担う）。
【０００３】
ＮＭＯＳの適用例において、ソース／ドレイン区域は、例えばシリコン−炭素層といった選択的に成長されるシリコン含有層で充填されて良い凹部を作るため、シリコン基板をエッチングすることにより形成され、ここで炭素は、シリコン格子の格子定数を調整するために使用される格子調整元素と考えることができる。次いで、シリコン−炭素層は、ｎ型ソース／ドレイン区域を形成するため、ドーパント元素でドープされる。残念ながら、従来型の処理技法では、シリコン、格子調整元素およびｎ型ドーパント元素を、単結晶であって選択的に成長される層の中に組み込むエピタキシャル層を形成することは、現在のところ可能でない。
【発明の概要】
【０００４】
制御されたチャネル歪みおよび接合抵抗を有するＮＭＯＳトランジスタ、およびその製造方法が、本明細書で提供される。いくつかの実施形態において、ＮＭＯＳトランジスタを形成するための方法は、（ａ）ｐ型シリコン区域を有する基板を準備すること、（ｂ）ｐ型シリコン区域の上にシリコンシード層を堆積すること、（ｃ）シリコン、シリコンおよび格子調整元素またはシリコンおよびｎ型ドーパントを備えるシリコン含有バルク層をシリコンシード層の上に堆積すること、（ｄ）（ｃ）で堆積されたシリコン含有バルク層に欠けている格子調整元素またはｎ型ドーパントのうちの少なくとも１つをシリコン含有バルク層の中に注入すること、（ｅ）（ｄ）の注入の後、シリコン含有バルク層をエネルギービームを用いてアニールすることを含むことができる。いくつかの実施形態において、基板は、その中に画定されたソース／ドレイン区域を有する、部分的に製造されたＮＭＯＳトランジスタデバイスを備えることができる。
【０００５】
いくつかの実施形態において、ＮＭＯＳトランジスタは、ゲート誘電体および半導体基板のｐ型シリコン区域の上に形成されたゲート電極を備えるトランジスタスタック、トランジスタスタックの両側に配設され、その間およびトランジスタスタックの下にチャネル区域を画定するソース／ドレイン区域を含むことができ、ソース／ドレイン区域が、その上に堆積されるシリコン含有バルク層を有するシリコンシード層を備え、シリコン含有バルク層が、シリコン、格子調整元素およびｎ型ドーパントを含む。いくつかの実施形態において、ＮＭＯＳトランジスタは、本明細書に記載の方法を使用して製造することができる。
【０００６】
いくつかの実施形態において、本明細書に記載の方法は、そのために特別に構成される半導体プロセスツール内で実施することができる。いくつかの実施形態において、半導体基板を処理するための半導体プロセスツールは、その中に配設された１つまたは複数の基板移送ロボットを有する真空移送チャンバ、真空移送チャンバに結合されたエピタキシャル堆積チャンバ、真空移送チャンバに結合された注入リアクタ、真空移送チャンバに結合された集束ビームアニーリングチャンバ、真空プロセスチャンバに結合されたロードロックチャンバ、真空プロセスチャンバの動作を制御するためのコントローラを含むことができる。
【０００７】
他の実施形態およびさらなる実施形態が、以下の詳細な説明に記載される。
【０００８】
本発明の上記の特徴を詳細に理解することが可能なやり方を、上で簡単に要約された本発明のより具体的な説明が実施形態を参照することによってわかることができるように、その一部が添付の図面に示されている。しかし、本発明は、他の同様に有効な実施形態を容認することができるので、添付の図面は、本発明の単に代表的な実施形態を示しており、したがって本発明を限定すると考えるべきでないことに留意されたい。
【図面の簡単な説明】
【０００９】
【図１】本発明のいくつかの実施形態にしたがう、ソース／ドレイン区域の堆積のための方法のフローチャートを示す図である。
【図２Ａ】図１の方法の１つの実施形態にしたがう、ソース／ドレイン区域の製造の例示的なステージを概略的に描く図である。
【図２Ｂ】図１の方法の１つの実施形態にしたがう、ソース／ドレイン区域の製造の例示的なステージを概略的に描く図である。
【図２Ｃ】図１の方法の１つの実施形態にしたがう、ソース／ドレイン区域の製造の例示的なステージを概略的に描く図である。
【図２Ｄ】図１の方法の１つの実施形態にしたがう、ソース／ドレイン区域の製造の例示的なステージを概略的に描く図である。
【図２Ｅ】図１の方法の１つの実施形態にしたがう、ソース／ドレイン区域の製造の例示的なステージを概略的に描く図である。
【図２Ｆ】図１の方法の１つの実施形態にしたがう、ソース／ドレイン区域の製造の例示的なステージを概略的に描く図である。
【図３】本発明の部分を実施するのに好適な半導体基板プロセスチャンバを描く概略断面図である。
【図４】本発明の部分を実施するのに好適な半導体基板プロセスチャンバを描く概略断面図である。
【図５】本発明の部分を実施するのに好適な半導体基板プロセスチャンバを描く概略断面図である。
【図６】本発明の部分を実施するのに好適なクラスタツールを描く図である。
【発明を実施するための形態】
【００１０】
理解しやすくするために、可能な場合は、図に共通な同一の要素を指定するため、同一の参照番号が使用されている。上の図は一定の縮尺で描かれておらず、例示のために簡略化される場合がある。
【００１１】
制御されたチャネル歪みおよび接合抵抗を有するＮＭＯＳトランジスタデバイスおよびその製造方法が、本明細書で提供される。本明細書で開示されるＮＭＯＳトランジスタデバイスおよび製造方法は、有利なことに、ＮＭＯＳデバイスのソース／ドレイン区域内の単結晶層の中に、シリコン、格子調整元素、およびｎ型ドーパント元素を組み込むことを提供する。本発明の方法は、ソース／ドレイン区域内に高いチャネル歪みおよび低い接合抵抗を有するＮＭＯＳデバイスをさらに提供することができる。そのようなデバイスの製造に好適な装置も提供される。
【００１２】
図１は、本発明のいくつかの実施形態にしたがうＮＭＯＳトランジスタデバイス内にソース／ドレイン区域を製造する方法１００を描く。方法１００は、方法１００の実施形態にしたがうＮＭＯＳトランジスタデバイスの製造のステージを概略的に描く図２Ａ〜Ｆを参照して、例示的に記載される。堆積に関する本明細書に記載の方法は、Ｃａｌｉｆｏｒｎｉａ、Ｓａｎｔａ  ＣｌａｒａのＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能な、ＲＰ  ＥＰＩ（登録商標）プロセスチャンバなどの好適なエピタキシャル堆積チャンバ、または図３に関して下で記載されるような、他の好適な堆積チャンバ内で実施することができる。イオン注入に関する本明細書に記載の方法は、やはりＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能な、Ｐ３Ｉ（登録商標）プロセスチャンバなどの好適なプラズマ注入チャンバ、または図４に関して下で記載されるような、別の好適なイオン注入チャンバ内で実施することができる。アニーリングに関する本明細書に記載の方法は、急速熱処理（ＲＴＰ）、フラッシュアニーリング、集束ビームアニーリング（レーザアニーリングなど）などのために構成されたものなど、好適なアニーリングチャンバ内で実施することができる。１つの好適なレーザアニーリングチャンバは、やはりＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能な、ＤＳＡ（登録商標）プロセスチャンバ、または図５に関して以下で記載されるような、別の好適な集束ビームアニーリングチャンバである。堆積チャンバ、プラズマ注入チャンバ、および集束ビームアニーリングチャンバ、ならびにＮＭＯＳトランジスタデバイスの製造に適する他のチャンバ（例えば、エッチングチャンバ、洗浄チャンバなど）は、やはりＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能な、クラスタツールのＣＥＮＴＵＲＡ（登録商標）系列のうちの１つなど、クラスタツールの部分であって良い。好適なクラスタツールの１つの例が、図６に関して以下に記載される。
【００１３】
プロセス１００は、全体として１０２で開始し、（図２Ａに示されるように）基板２００を準備することができる。基板２００は、結晶シリコン（例えば、Ｓｉ＜１００＞またはＳｉ＜１１１＞）、酸化ケイ素、ストレインドシリコン、シリコンゲルマニウム、ドープされたポリシリコンまたは非ドープポリシリコン、ドープされたシリコンウエハまたは非ドープシリコンウエハ、パターン形成されたウエハまたは未パターン形成ウエハ、シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、窒化ケイ素、ドープされたシリコン、ゲルマニウム、ガリウムヒ素、ガラス、サファイアなどの材料を含み得る。いくつかの実施形態において、基板２００は、シリコンを含む。
【００１４】
いくつかの実施形態において、基板２００は、少なくとも部分的に基板２００の上に形成される、他の構造または層を含むことができる。例えば、図２Ａに示すように、基板２００は、基板２００の中に画定され、部分的にｐ型区域２０４の上に製造されるｎ型金属酸化物半導体（ＮＭＯＳ）デバイス２５０を有するｐ型区域２０４を含むことができる。１つまたは複数のトランジスタが基板２００上に形成されている場合など、いくつかの実施形態において、複数のフィールド隔離区域２０２が基板２００の中に形成され、異なる導電型（例えば、ｎ型またはｐ型）を有するウェルを隔離し、かつ／または隣接するトランジスタを隔離することができる。フィールド隔離区域２０２は、例えば、基板２００の中にトレンチをエッチングし、次いでトレンチを酸化ケイ素（酸化物）、窒化ケイ素（窒化物）などの好適な絶縁体を用いて充填することにより形成される浅いトレンチ隔離（ＳＴＩ）構造であって良い。
【００１５】
ｐ型区域２０４は、基板２００の中に、ホウ素、インジウムなどの好適なドーパントを使用する、１つまたは複数の注入プロセスにより形成することができる。ｐ型区域２０４は、最初にドープされた基板を準備すること、または所望の導電率でその場ドープされた半導体材料を堆積することを含む、他の手段により形成することもできる。ｐ型区域２０４は、例えば、約５×１０１６原子／ｃｍ３と約５×１０１９原子／ｃｍ３の間の導電率を有することができる。
【００１６】
部分的に製造されるＮＭＯＳデバイス２５０は、基板２００上のｐ型区域２０４の上に形成されるゲート誘電体層２０６を含むことができる。ゲート誘電体層２０６は、例えば、約０．５ｎｍと約２０ｎｍの間の厚さに堆積することができる、例えば、１つまたは複数の酸化ケイ素、窒化ケイ素、または酸窒化ケイ素層を備えることができる。ゲート電極２０８は、ゲート誘電体層２０６上に形成することができる。ゲート電極２０８は、金属、ポリシリコンなどの好適な導電材料から形成することができる。いくつかの実施形態において、ゲート電極は、約１００ｎｍと約３５０ｎｍ厚の間であって良い。ハードマスク層２０９をゲート電極２０８の上に堆積し、ゲート電極２０８を、以下に述べるエッチングプロセスから保護することができる。
【００１７】
側壁スペーサ２１０は、ハードマスク層２０９、ゲート電極２０８およびゲート誘電体層２０６の外側の側壁に沿って形成することができる。側壁スペーサ２１０は、例えば、約５ｎｍと約３０ｎｍの間の厚さ、またはゲート電極２０８を後で堆積される材料から電気的に隔離するのに適した、任意の他の厚さに形成することができる。側壁スペーサ２１０は、例えば、窒化ケイ素、酸化ケイ素、酸窒化ケイ素、炭化ケイ素など、好適な絶縁材料を含むことができる。側壁スペーサ２１０は、化学気相堆積など、任意の好適なプロセスにより堆積することができ、図２Ａに示すように、側壁スペーサ２１０の外縁が、ゲート電極およびハードマスク層２０９の一番上の面の近くで、先細になるように形成することができる。
【００１８】
例えば、ソース／ドレイン区域が基板２００の中に画定されないいくつかの実施形態において、基板２００を、（図２Ｂに、１０４において示されるように）エッチングすることができる。詳細には、基板２００のｐ型区域２０４を、ゲート電極２０８の両側に側壁スペーサ２１０に隣接して配設し、ソース／ドレイン区域２１４を形成するために、エッチングすることができ、このことにより、ソース／ドレイン区域２１４の間にトランジスタのチャネル２１２を画定することができる。基板２００がエッチングされる実施形態において、ハードマスク層２０９は、ゲート電極２０８がエッチングされることから保護する。
【００１９】
いくつかの実施形態において、基板２００を、等方的にエッチングして、ソース／ドレイン区域２１４をｐ型区域２０４の中に垂直に形成することができる。いくつかの実施形態において、図２Ｂに示すように、基板２００を、少なくとも部分的に水平にまたは横方向にエッチングして（例えば、異方性エッチングプロセスを使用して）、ソース／ドレイン区域２１４を、ｐ型区域２０４の中に垂直にも、側壁スペーサ２１０およびゲート誘電体層２０６の下に水平にも延在して両方に形成することができる。水平にエッチングすることによって、図２Ｂに示すように、基板２００中に、ゲート誘電体層２０６の下に延在するソース／ドレイン凹部２１６を作ることが可能になる。
【００２０】
ソース／ドレイン区域２１４（および場合によって、ソース／ドレイン凹部２１６）は、図２Ｂに示すように、ソース／ドレイン区域２１４の実質的に垂直な側壁および実質的に平坦な水平底部を有することができる。別法として、ソース／ドレイン区域２１４（および場合によって、ソース／ドレイン凹部２１６）は、凹状の形状（図示せず）または他の所望の形状寸法を有することができる。ソース／ドレイン領域２１４（および場合によって、ソース／ドレイン凹部２１６）は、例えば、約５ｎｍと約１５０ｎｍの間の深さ、および隔離構造２０２とゲート誘電体層２０６の間の距離と同じ長さ、または必要に応じ、より短い長さであって良い幅といった（例えば、約２５と約２５００ｎｍの間など）、任意の好適な寸法を有することができる。
【００２１】
いくつかの実施形態において、ソース／ドレイン区域２１４（および場合によっては、ソース／ドレイン凹部２１６）は、下で記載されるように、ソース／ドレイン材料の堆積に先立って、洗浄してエッチング剤材料を除去すること、および／またはアニーリングしてソース／ドレイン区域２１４（および場合によっては、ソース／ドレイン凹部２１６）の損傷を受けた面を修復することができる。洗浄プロセスおよび／またはアニーリングプロセスは、エッチング剤材料を除去し、かつ／またはソース／ドレイン区域２１４（および場合によっては、ソース／ドレイン凹部２１６）の損傷を受けた面を修復することが可能な任意の好適なプロセスであって良い。例えば、いくつかの実施形態において、洗浄プロセスは、水素（Ｈ２）など、水素含有ガスの存在下の、低温焼成（例えば、以下で記載のように、好適なプロセスチャンバ内で）であって良い。いくつかの実施形態において、プロセスガスは、水素（Ｈ２）である。
【００２２】
プロセスチャンバ内の温度および圧力は、洗浄プロセスの期間調整され、洗浄プロセスに好適な環境を維持することができる。
【００２３】
ソース／ドレイン区域２１４、および場合によってはソース／ドレイン凹部２１６の表面がエッチングプロセスにより損傷される可能性がある実施形態において、表面を修復するためにアニールを実施することができる。例えば、いくつかの実施形態において、アニーリングプロセスは、（例えば、以下で記載のような、好適なチャンバ内での）高温焼成プロセスまたは急速熱処理（ＲＴＰ）であって良い。いくつかの実施形態において、アニーリングプロセスは、上で洗浄プロセスのために記載したものと同じプロセスガスおよびプロセスガスの濃度を含むことができる。
【００２４】
プロセスチャンバ内の温度および圧力は、アニーリングプロセスの期間調整され、アニーリングプロセスに好適な環境を維持することができる。
【００２５】
次に、１０４において、シリコンシード層２１８を、（図２Ｃに示すように）基板２００上のソース／ドレイン区域２１４およびソース／ドレイン凹部２１６内に堆積することができる。シリコンシード層２１８は、ソース／ドレイン区域２１４の、存在する場合にはソース／ドレイン凹部２１６内に堆積することができる。シリコンシード層２１８は、均一なカバレッジを実現するために好適な厚さに形成することができる。いくつかの実施形態において、シリコンシード層２１８は、約５０と約１００オングストロームの間の厚さに形成することができる。
【００２６】
シリコンシード層２１８は、シリコンシード層のエピタキシャル成長によるなど、任意の好適なプロセスによって堆積することができる。例えば、いくつかの実施形態において、シリコンシード層２１８は、シリコン含有ガスおよび場合によってキャリアガスを含む、第１のプロセス混合ガスを提供することによって、（例えば、以下で記載のような、好適なプロセスチャンバ内で）エピタキシャルに成長することができる。
【００２７】
シリコン含有ガスは、限定するものではないが、シラン、ハロゲン化シラン、およびオルガノシランのうちの１つまたは複数を含むことができる。シランとしては、シラン（ＳｉＨ４）、およびジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）、およびテトラシラン（Ｓｉ４Ｈ１０）ならびに他のものなど、実験式ＳｉｘＨ（２ｘ＋２）を有する高級シランが挙げられる。ハロゲン化シランとしては、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６）、テトラクロロシラン（ＳｉＣｌ４）、ジクロロシラン（Ｃｌ２ＳｉＨ２）およびトリクロロシラン（Ｃｌ３ＳｉＨ）など、実験式Ｘｙ’ＳｉｘＨ（２ｘ＋２−ｙ）、ここでＸ’＝Ｆ、Ｃｌ、ＢｒまたはＩを有する化合物が挙げられる。オルガノシランとしては、メチルシラン（（ＣＨ３）ＳｉＨ３）、ジメチルシラン（（ＣＨ３）２ＳｉＨ２）、エチルシラン（（ＣＨ３ＣＨ２）ＳｉＨ３）、メチルジシラン（（ＣＨ３）Ｓｉ２Ｈ５）、ジメチルジシラン（（ＣＨ３）２Ｓｉ２Ｈ４）およびヘキサメチルジシラン（（ＣＨ３）６Ｓｉ２）など、実験式ＲｙＳｉｘＨ（２ｘ＋２−ｙ）、ここでＲ＝メチル、エチル、プロピルまたはブチルを有する化合物が挙げられる。
【００２８】
キャリアガスとしては、窒素（Ｎ２）、水素（Ｈ２）、アルゴン、ヘリウム、およびその組合せが挙げられる。キャリアガスは、エピタキシャルプロセス期間の、シリコン含有ガスの個性および／またはプロセス温度に基づき選択することができる。
【００２９】
シリコンシード層２１８を堆積するための第１のプロセス混合ガスは、任意の好適なガス流で供給することができ、例えばシリコン含有ガスおよびキャリアガスの任意の好適な百分率組成および／または流量など、様々な組成物を使用することができる。
【００３０】
プロセスチャンバ内の温度および圧力は、処理期間に、シリコンシード層２１８の堆積に好適な環境を維持するために調整することができる。
【００３１】
次に、１０６において、シリコン含有バルク層（例えば、図２Ｄに描かれるシリコン含有バルク層２２２）が、ソース／ドレイン区域２１４の中で、存在する場合にはソース／ドレイン凹部２１６の中に、シリコンシード層２１８の上に堆積することができる。シリコン含有バルク層２２２の厚さは、ソース／ドレイン区域２１４および、存在する場合にはソース／ドレイン凹部２１６を充填するため、必要に応じて変更することができる。
【００３２】
シリコン含有バルク層２２２は、シリコン、シリコンおよび格子調整元素、またはシリコンおよびｎ型ドーパント元素を含むことができる。例えば、格子調整元素としては、炭素などを挙げることができる。いくつかの実施形態において、格子調整元素は、炭素である。ｎ型ドーパント元素としては、リン、ヒ素などを挙げることができる。いくつかの実施形態において、ｎ型ドーパント元素は、リンである。
【００３３】
例えば、いくつかの実施形態において、シリコン含有バルク層２２２は、シリコン含有ガス、またはシリコン含有ガスおよび格子調整元素含有ガスまたはｎ型ドーパント元素含有ガスのいずれかを含む、第２のプロセス混合ガスを提供することによって、（例えば、以下に記載のような、好適なプロセスチャンバの中で）エピタキシャルに成長することができる。場合によっては、第２のプロセス混合ガスは、キャリアガスをさらに含むことができる。シリコン含有ガスは、シリコンシード層を堆積するために上で開示したシリコン含有ガスのうちの任意の１つまたは複数を含むことができる。
【００３４】
格子調整元素含有ガスは、限定するものではないが、エチル、プロピルおよびブチルのオルガノシラン、アルキル、アルケンおよびアルキンのうちの１つまたは複数など、炭素源を含むことができる。そのような炭素源としては、メチルシラン（ＣＨ３ＳｉＨ３）、ジメチルシラン（（ＣＨ３）２ＳｉＨ２）、トリメチルシラン（（ＣＨ３）３ＳｉＨ）、エチルシラン（ＣＨ３ＣＨ２ＳｉＨ３）、メタン（ＣＨ４）、エチレン（Ｃ２Ｈ４）、エチン（Ｃ２Ｈ２）、プロパン（Ｃ３Ｈ８）、プロペン（Ｃ３Ｈ６）、ブチン（Ｃ４Ｈ６）ならびに他のものが挙げられる。
【００３５】
ｎ型ドーパント含有ガスは、実験式ＲｘＰＨ（３−ｘ）、ここでＲ＝メチル、エチル、プロピルまたはブチルであり、ｘ＝１、２、または３など、アルシン（ＡｓＨ３）、ホスフィン（ＰＨ３）またはアルキルホスフィンのうちの少なくとも１つを含むことができる。アルキルホスフィンとしては、トリメチルホスフィン（（ＣＨ３）３Ｐ）、ジメチルホスフィン（（ＣＨ３）２ＰＨ）、トリエチルホスフィン（（ＣＨ３ＣＨ２）３Ｐ）、ジエチルホスフィン（（ＣＨ３ＣＨ２）２ＰＨ）などが挙げられる。
【００３６】
キャリアガスは、シリコンシード層を堆積するために上で開示した任意のキャリアガスを含むことができる。シリコン含有バルク層２２２の堆積のための、シリコンを含む第２のプロセス混合ガスは、任意の好適なガス流で供給することができ、例えば、シリコン含有ガス、格子調整元素含有ガス、ｎ型ドーパント含有ガスまたはキャリアガスのいずれかの、任意の好適な百分率組成および／または流量など、様々な組成物を使用することができる。
【００３７】
１１０において、いくつかの実施形態では、シリコン含有バルク層２２２は、シリコンおよび格子調整元素を含む。いくつかの実施形態において、格子調整元素が炭素を含み、このことによりシリコン−炭素膜を形成することができる。格子調整元素を有するシリコン含有バルク層２２２は、ソース／ドレイン区域２１４、および存在する場合はソース／ドレイン凹部２１６内の歪みを増加させ、このことによりトランジスタのチャネル２１２内の歪みを有利に増加させることを可能にすることができる。
【００３８】
いくつかの実施形態では、例えば１１２において、シリコン含有バルク層２２２は、シリコンおよびｎ型ドーパント元素を含む。いくつかの実施形態において、ｎ型ドーパント元素は、リンを含むことができ、このことによって、シリコン−リン膜を形成する。ｎ型ドーパント元素を有するシリコン含有バルク層２２２は、ソース／ドレイン区域２１４および、存在する場合は、ソース／ドレイン凹部２１６の中で、低い接合の直列抵抗を実現させることを可能にすることができ、このことによって、ＮＭＯＳトランジスタデバイス内の接合の直列抵抗を有利に減少させる。
【００３９】
プロセスチャンバ内の温度および圧力は、処理の期間、シリコン含有バルク層２２２の堆積に好適な環境を維持するために調整することができる。
【００４０】
次に、１１４において、シリコン含有バルク層２２２からの欠落元素２２１（すなわち、格子調整元素、ｎ型ドーパント元素、または両方）は、図２Ｅに描かれたように、シリコン含有バルク層２２２の中に注入することができる。例えば、シリコン含有バルク層２２２が単にシリコンである場合、格子調整元素およびｎ型ドーパントを注入することができ、シリコン含有バルク層２２２がシリコンおよび格子調整元素である場合、ｎ型ドーパントを注入することができ、シリコン含有バルク層２２２がシリコンおよびｎ型ドーパントである場合、格子調整元素を注入することができる。元素は、シリコン含有バルク層２２２の中に、欠落元素２２１のプラズマ浸漬イオン注入など、任意の好適なプロセスによって注入することができる。プラズマ浸漬イオン注入は、注入されたプラズマイオンがシリコンシード層２１８の中で引き起こす可能性がある損傷を有利に制限し、シリコン含有バルク層２２２の中および下の非晶質化をさらに制限することができる。
【００４１】
例えば、いくつかの実施形態において、シリコン含有バルク層２２２からの欠落元素２２１は、格子調整元素含有ガスまたはｎ型ドーパント元素含有ガス、および場合によっては、キャリアガスのうちの少なくとも１つを含む、第３のプロセス混合ガスから、プラズマを形成することにより、（例えば、以下に記載されるような、好適なプロセスチャンバ内で）注入することができる。格子調整元素含有ガスは、上で開示した格子調整元素含有ガスのいずれかを含むことができる。ｎ型ドーパント元素含有ガスは、上で開示したｎ型ドーパントガスのいずれかを含むことができる。キャリアガスは、上で開示したキャリアガスのいずれかを含むことができる。
【００４２】
第３のプロセス混合ガスは、任意の好適なガス流で供給することができ、例えば、格子調整元素含有ガス、ｎ型ドーパント含有ガスまたはキャリアガスのいずれかの、任意の好適な百分率組成および／または流量など、様々な組成物を使用することができる。
【００４３】
例えば、１１６において、シリコン含有バルク層２２２がシリコンを含むいくつかの実施形態では、格子調整元素およびｎ型ドーパント元素の両方を、ｎ型ドーパント元素含有ガス、格子調整元素含有ガス、およびキャリアガスを含む第３のプロセス混合ガスからプラズマを形成することにより注入することができる。
【００４４】
例えば、１１８において、シリコン含有バルク層２２２がシリコンおよび格子調整元素を含むいくつかの実施形態において、ｎ型ドーパント元素を、ｎ型ドーパント元素含有ガスおよびキャリアガスを含む第３のプロセス混合ガスからプラズマを形成することにより注入することができる。
【００４５】
例えば、１２０において、シリコン含有バルク層２２２がシリコンおよびｎ型ドーパント元素を含むいくつかの実施形態において、格子調整元素を、格子調整元素含有ガスおよびキャリアガスを含む第３のプロセス混合ガスからプラズマを形成することにより注入することができる。
【００４６】
プラズマは、上で記載した１０８において第３のプロセス混合ガスから生成し、図２Ｅに示すように、シリコン含有バルク層２２２の中に、格子調整元素またはｎ型ドーパント元素のうちの少なくとも１つを注入することができる。プラズマは、遠隔プラズマ源を使用して、プロセスチャンバ内で形成することができる。別法として、例えば、プラズマがパルス出力される、他の好適なチャンバが企図される。プラズマが遠隔で形成される１つのそのような例示的なチャンバは、図４に関して下で記載される、トロイダルソースプラズマイオン浸漬注入リアクタである。
【００４７】
プラズマは、プラズマを形成するために好適な周波数（例えば、ＭＨｚまたはＧＨｚの範囲）で、ソース電力を印加することにより形成することができる。プラズマは、遠隔で形成し、または場合によっては、注入の期間、パルス出力することができる。
【００４８】
注入の期間、シリコン含有バルク層２２２へのイオンの流束を制御するため、およびいくつかの実施形態では、層２２２へのイオン浸透の深さを制御するため、基板２００をバイアスする場合がある。
【００４９】
プラズマは、低圧プロセスで形成することができ、このことにより、シリコンシード層２１８内の汚染が誘起する欠陥が発生する可能性および／またはシリコン含有バルク層２２２の非晶質化が起こる可能性を減少させる。例えば、いくつかの実施形態において、イオン注入は、約１〜約５００ミリトルの間の圧力で実施することができる。さらに、そのような低い圧力レベルで予期されるイオン衝撃が誘起する欠陥は、図５に関して下で記載される遠隔プラズマ源を使用すること、または場合によっては、プラズマソース電力をパルス出力することにより、制限または防止することができる。
【００５０】
場合によっては、欠落元素の注入の前に、酸化ケイ素層（図２Ｄにおいて、想像線で描かれる層２２５）をシリコン含有層２２２の上に堆積して良い。酸化ケイ素層２２５は、例えば、１０６において、シリコン含有バルク層２２２の堆積の後に、エピタキシャルに成長するなど、任意の好適な手段によって堆積することができる。酸化ケイ素層は、有利なことに、酸化ケイ素層（図示せず）とのインターフェイスで、増加したプラズマ密度での注入を可能にすることができ、またはシリコン含有バルク層２２２の面２２３を平滑化することができるプラズマ流束を増加することができる。さらに、酸化ケイ素層は、シリコン含有層２２２の中に元素（すなわち、格子調整元素またはｎ型ドーパント元素）がより深く浸透することを可能にし、一方イオン注入により引き起こされる、シリコンシード層２１８内の損傷または欠陥の形成を防止することができる。酸化ケイ素層は、１１０においてアニーリングの前または後に除去することができる。
【００５１】
次に、１２２において、シリコン含有層２２２を含む基板２００のうちの少なくとも部分を、水素を含むプロセスガスが存在する状態で、レーザ（または他の集束エネルギー源）を用いてアニールし、（図２Ｆに描くように）基板２００および／またはシリコン含有バルク層２２２内の欠陥および／または汚染物質を治すおよび／または除去することができる。基板２００の面全体をアニールして良く、またはシリコン含有バルク層２２２を含む基板２００の面の選択された部分のみをアニールして良い。水素雰囲気中でのアニーリングプロセスは、１１４におけるイオン注入の期間に非晶質化された可能性がある、シリコン含有バルク層２２２の再結晶化を促進する。シリコンシード層２１８は、アニーリングプロセス期間、再結晶化のためのテンプレートの役割を果たすことができる。アニールプロセスは、熱焼成プロセスで生じるサーマルバジェットの問題なしに、例えば、局所加熱およびシリコンマイグレーションによって、面欠陥を治すこと、および／または、例えば、シリコン−酸素純化および炭素脱離によって、汚染物質を除去することをさらに促進する。さらに、アニーリングプロセスは、ｎ型ドーパント元素の活性化を促進する。図２Ｆに図示するように、アニールは、基板２００の少なくとも一部を、少なくとも１つの周囲ガスが存在する状態で、レーザによって放出された放射のビーム２２４（例えば、レーザビームまたは他のエネルギーの集束ビーム）を用いてスキャニングすることを含む。アニーリングは、シリコン含有バルク層２２２を再結晶化し、任意の欠陥を治しかつ／もしくは除去し、かつ／または基板２００の面上または基板２００の面の近傍に存在する任意の汚染物質を除去するために機能する。基板２００は、図５に関して下で記載されるような、集束ビームアニーリングチャンバまたは他の好適なチャンバ内でアニールすることができる。
【００５２】
いくつかの実施形態において、基板２００の面の選択された部分または面全体を、ビーム２２４を基板面にわたって連続してスキャニングすることにより、ビーム２２４を用いてアニールすることができる。いくつかの実施形態において、スキャニングは連続であって良く、例えばビーム２２４が、アニールされる面の任意の部分で休止することなく、基板面を横切って良い。いくつかの実施形態において、レーザビームが面の全体にわたってスキャンされる速度は、約１０ｍｍ／秒と約１００ｍｍ／秒の間であって良い。いくつかの実施形態において、スキャニングは段階的であって良く、例えば、ビーム２２４が所望の第１の時間期間の間、基板面の第１の部分上に配置され、次いで基板面の第２の部分に動かされ、所望の第２の時間期間の間、第２の部分の上に保持されて良い。それぞれの時間の連続する期間（例えば、第１の期間、第２の期間など）は、同一でまたは異なって良い。いくつかの実施形態において、ビーム２２４は、基板面の特定の部分を、約１ミリ秒から約１０秒の間の範囲の時間の間、照射することができる。
【００５３】
ビーム２２４は、任意の瞬間に放射される基板面の部分の面の面積が、約１００μｍ２から１００ｍｍ２の間であり得るように、適切な寸法であって良い。エネルギービーム２２４の寸法は、例えばイオンドーパント区域（すなわち、ソース／ドレイン区域２１４のサイズ）、または基板２００内に配設される他のそのような特徴の平均サイズに対して調整できることが企図される。
【００５４】
いくつかの実施形態において、ビーム２２４は、約１５０から約１１００ナノメートルの範囲の波長または波長の組合せを有することができる。ビーム２２４の波長は、基板２００の個性および結果として生じる吸収特性に基づいて選択することができる。例えば、波長は、波長が基板により強く吸収されないように選択され、そのことにより、基板（局所的にビーム２２４の近傍または全般にバルク内の）温度が著しく増加することを制限することができる。いくつかの実施形態において、上の波長範囲で使用される基板２００またはシリコン含有バルク層２２２の吸収係数（吸光係数、分子吸光係数、吸収断面積などとも呼ばれる）は、約２０から約２００Åの間であって良い。さらに、基板材料またはシリコン含有バルク層材料の弱い吸収性質によって、ビーム２２４による照射に起因して温度が増加する深さを、基板面近傍に制限することができる。いくつかの実施形態において、基板は、約５０Å以下の深さまで加熱することができる（そのことにより、約５０Å以下の深さまでアニーリングすることを可能にする）。いくつかの実施形態において、シリコン含有層２２２は、約４００Åの深さまで加熱することができる（そのことにより、約４００Å以下の深さまでアニーリングすることを可能にする）。さらに、レーザ源の強度を調整して、アニールされる基板の部分の温度または深さを制御できることが企図される。例えば、いくつかの実施形態において、より低い強度で、基板の同一部分上に複数回通過することにより、基板のバルク温度を増加させることなしに、同一の処理の深さおよび効果を実現する、または処理の全体の深さをより深くすることができる。
【００５５】
ビーム２２４は、連続ビームまたはパルスビームのいずれかで供給することができる。ビーム２０６は、基板全体のアニーリング期間、連続してまたはパルス出力してのいずれかで提供することができる。別法として、いくつかの実施形態において、ビームは基板のいくつかの部分上で連続し、基板の他の部分上でパルス出力して提供することができる。
【００５６】
いくつかの実施形態において、アニールされる材料が弱く吸収する場合、連続ビームが選択されて良く、したがって、再結晶化を実施するまたは欠陥を治すまたは汚染物質を除去するために必要な温度を達成するために、より多くの入力放射が必要となる場合がある。いくつかの実施形態において、アニールされる基板の各部分で所望の温度を迅速に達成するため、連続ビームが選択される場合があり、その結果、依然として、各基板のサーマルバジェットを減少させた状態を維持し、各基板内でドーパントの拡散を制限する一方で、最大のスループットを維持することができる。いくつかの実施形態において、連続ビームは、約１０ｋＷ／ｃｍ２から約１００ｋＷ／ｃｍ２の間の強度または電力で提供して良い。
【００５７】
いくつかの実施形態において、アニールされる基板の材料が強く吸収する場合、パルスビームが選択されて良く、したがって、欠陥を治すまたは汚染物質を除去するために必要な温度を達成するため、より少ない入力放射が必要となる場合がある。この入力放射は、バルク材料にわたって熱が分散されるのに必要な時間期間よりもはるかに短い時間期間またはパルス継続時間にわたって送達することができる。ビーム２２４がパルス出力される実施形態において、ビーム２２４の各パルスを、基板２００の異なる位置に提供することができ（例えば、パルスを提供し、次いで新しい位置にレーザビームを動かす）、またはレーザビームを基板２００上の新しい位置に動かす前に、複数のパルスを特定の位置に提供することができる。いくつかの実施形態において、レーザビームを、以前にビーム２２４にさらされた基板２００の特定の位置に戻し、追加の１つのパルスまたは複数のパルスを提供すること（例えば、基板の異なる部分が依然としてアニーリングしている間、基板を局所的に冷やすことを可能にすること）ができる。
【００５８】
基板の一部に各パルスによって送達されるエネルギーは、レーザ波長、パルス持続時間、またはビーム直径のうちの少なくとも１つを変えることにより、基板材料の個性または基板材料の状態にしたがって、調整することができる。いくつかの実施形態において、各パルスによって送達されるエネルギーは、約２０ｍＪ／ｃｍ２から約２０００ｍＪ／ｃｍ２の間である。いくつかの実施形態において、パルス持続時間は、約１００フェムト秒から１００ナノ秒の間である。いくつかの実施形態において、ビーム直径は約１０〜１００００μｍの間である。
【００５９】
各パルスは、ビーム２２４がオンである期間（第１の期間）およびビーム２２４がオフである期間（第２の期間）を含むことができる。第１の期間および第２の期間は合わせて、総パルス期間または周波数を規定する。いくつかの実施形態において、各パルス間の周波数（例えば、連続するパルスが基板の面に到着する時間間隔）は、約１Ｈｚから約１００Ｈｚの間の範囲である。パルス周波数は、アニールされる基板の部分の温度または深さのうちの少なくとも１つを制御するために調整することができる。いくつかの実施形態において、処理のために印加されるパルスの総数は、基板の初期状態にしたがって変わり得る。基板の初期状態としては、例えば前のステップまたは履歴、欠陥密度、表面粗さ、汚染物質の個性および濃度、基板材料の個性などが挙げられる。
【００６０】
いくつかの実施形態において、パルスエネルギーは、アニールされる基板の部分に印加されるパルス間で異なることができる。いくつかの実施形態において、パルスエネルギーは、アニールされる基板の部分に印加される最初のパルスと最後のパルスの間で均一に変更される。パルスエネルギーが、欠陥密度の減少、表面粗さの減少、汚染物質の除去などのため、任意の好適なプロファイルを使用して変更され得ることが、さらに企図される。１つの特定の実施形態において、パルスエネルギーは、例えば、＞１０Å  ＲＭＳ粗さから約１Å  ＲＭＳ以下の粗さに基板面の粗さを減少するため、最初のパルスと最後のパルスの間で変更される。
【００６１】
いくつかの実施形態において、アニールされる基板の部分は、摂氏約７００から約１２００°の間にわたる温度に達することができる。基板２００のバルク（例えば、表面の下、少なくとも５０Åの場所）およびビーム２２４により放射されない基板２００の部分内の温度は、摂氏約５０から約３００°の間に維持されて良い。
【００６２】
上で記載したアニールは、水素を含むプロセスガスの存在下で実施される。いくつかの実施形態において、プロセスガスは、ヘリウム、窒素、アルゴンなど、１つまたは複数の不活性ガスをさらに含むことができる。
【００６３】
いくつかの実施形態において、アニーリングプロセスのためのプロセスガスは、約１００から１０００ｓｃｃｍ、またはいくつかの実施形態において、約１０００から１００００ｓｃｃｍの総ガス流で供給することができる。プロセスガスは、様々な組成物を使用することができる。１つの実施形態において、プロセスガスは、約５から１００パーセントの間の水素ガスを含むことができる。１つの実施形態において、プロセスガスは、約と最大約９５パーセントの間の不活性ガスを含むことができる。１つの特定の実施形態において、水素は約５０００から９０００ｓｃｃｍの間の速度で提供され、アルゴンは、約１０００から５０００ｓｃｃｍの間の速度で提供される。いくつかの実施形態において、アニールは、約１トルから約７００トルの間の範囲のアニーリングチャンバ内の周囲圧力で、実施することができる。
【００６４】
上で記載したアニールプロセスは、基板全体または少なくとも基板の部分が処理されるまで続き、所望のように、１１４においてイオン注入の後にシリコン含有層２２２を再結晶化し、任意の欠陥を治し、または任意の汚染物質を除去することができる。１２２においてアニールが完了したとき、方法は全体として終了し、追加の製造ステップが実施されて、形成された構造またはデバイスの製造を完了することができる。例えば、さらなる製造ステップとして、ゲート電極２０８をソース／ドレイン区域からさらに隔離するために側壁スペーサ（図示せず）の第２の組を堆積することが挙げられる。ソース／ドレイン区域は、シリコンシード層２１８およびシリコン含有バルク層２２２の堆積により形成される区域を含む。側壁スペーサの第２の組は、側壁スペーサ２１０用に記載されたものと同じプロセスおよび同じ材料により堆積することができる。ソース／ドレイン区域は、側壁スペーサの第２の組の堆積の前にエッチングされ、ゲート電極２０８のために十分な隔離を実現することができる。
【００６５】
いくつかの実施形態において、任意選択の製造ステップ（図示せず）が、アニールされたシリコン含有バルク層２２２の上に低抵抗のケイ素化合物を形成するための、ケイ素化プロセスを含む場合がある。ケイ素化合物形成プロセスは、コバルトケイ素化合物を形成するためのコバルトおよびチタン窒化物の堆積およびアニールなど、当技術分野で従来知られたプロセスであって良い。ニッケルケイ素化合物のためのニッケル、およびケイ素化合物形成のために好適な他の材料など他の材料を、ケイ素化合物を形成するために、ここで使用することができる。場合によって、上で記載したように酸化ケイ素層がイオン注入の期間に使用されるとき、酸化ケイ素層は、ケイ素化合物形成の前に除去して良い。
【００６６】
本明細書で記載の方法は、ＮＭＯＳトランジスタデバイスに関するが、本方法は、ＰＭＯＳデバイスに適用することができる。例えば、ＰＭＯＳソース／ドレイン層内で、シリコンシード層を、ＰＭＯＳデバイスのソース／ドレイン区域の中に堆積することができ、または場合によって、存在する場合には、ゲート電極のソース／ドレイン凹部またはエッチング凹部の中に堆積することができる。シリコン、シリコンおよび格子調整元素、またはシリコンおよびｐ型ドーパント元素を含むシリコン含有バルク層を、シリコンシード層の上に堆積することができる。例えば、ＰＭＯＳデバイスのための格子調整元素はゲルマニウム（Ｇｅ）であって良く、ｐ型ドーパント元素はホウ素（Ｂ）であって良い。上で記載の方法ステップと同様に、シリコン含有バルク層（すなわち、格子調整元素、ｐ型ドーパントまたは両方）内の欠落元素は、イオン注入によりシリコン含有バルク層の中に注入することができ、シリコン含有バルク層を、シリコン含有バルク層を再結晶化するためにアニールすることができる。
【００６７】
上で記載の方法１００は、それぞれ図３〜４に関して下で記載するプロセスチャンバなど、堆積およびイオン注入用の任意の好適なプロセスチャンバで実施することができる。加えて、アニーリングは、図５に関して下で記載するチャンバなど、集束ビームアニーリング用の任意の好適なチャンバで実施することができる。好適な堆積チャンバの１つの例は、Ｃａｌｉｆｏｒｎｉａ、Ｓａｎｔａ  ＣｌａｒａのＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能な、ＲＰ  ＥＰＩ（登録商標）プロセスチャンバである。化学気相堆積チャンバ、物理的気相堆積チャンバなど、他の好適な層堆積チャンバを使用することができる。好適なイオン注入チャンバの１つの例は、Ｃａｌｉｆｏｒｎｉａ、Ｓａｎｔａ  ＣｌａｒａのＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能な、Ｐ３Ｉ（登録商標）プロセスチャンバである。好適な集束ビームアニーリングチャンバの１つの例は、Ｃａｌｉｆｏｒｎｉａ、Ｓａｎｔａ  ＣｌａｒａのＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能な、ＤＳＡ（登録商標）プロセスチャンバである。これらのプロセスチャンバは個別に使用することができ、またはやはりＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能な、クラスタツールのＣＥＮＴＵＲＡ（登録商標）系列の１つなど、クラスタツールの部分であって良い。集束ビームアニールチャンバと層堆積チャンバの両方を単一のプラットフォーム上に一体化すること（例えば、クラスタツール）は、有利なことに、基板をチャンバ間で交換する期間に、アニールされた基板が再汚染することを防止することができる。好適なクラスタツールの例が、図６に関して下で記載される。
【００６８】
本明細書に開示される、本発明の堆積プロセスは、Ｃａｌｉｆ．、Ｓａｎｔａ  ＣｌａｒａのＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能な、ＲＰ  ＥＰＩ（登録商標）リアクタなど、エピタキシャルシリコン堆積プロセスを実施するように適合された任意の好適な半導体プロセスチャンバで実施することができる。例示的なプロセスチャンバが、図３に関して下で記載されており、図３は、本発明の部分を実施するのに好適な半導体基板プロセスチャンバ３００の、概略断面図を描く。プロセスチャンバ３００は、上で議論したように、エピタキシャルシリコン堆積プロセスを実施するように適合されて良く、例示的に、チャンバ本体３１０、支持システム３３０、およびコントローラ３４０を備える。
【００６９】
チャンバ本体３１０は、一般に、上部３０２、下部３０４、および筐体３２０を含む。上部３０２は下部３０４上に配設され、リッド３０６、クランプリング３０８、ライナ３１６、ベースプレート３１２、１つまたは複数の上側ランプ３３６および１つまたは複数の下側ランプ３３８、ならびに上側高温計３５６を含む。１つの実施形態において、リッド３０６は、ドーム状の形状因子を有するが、他の形状因子を有するリッド（例えば、平坦なリッドまたはリバースカーブリッド）も企図される。下部３０４は、プロセスガス吸入口３１４および排気口３１８に結合され、ベースプレートアセンブリ３２１、下側ドーム３３２、基板支持体３２４、プリヒートリング３２２、基板リフトアセンブリ３６０、基板支持体アセンブリ３６４、１つまたは複数の上側ランプ３５２および１つまたは複数の下側ランプ３５４、ならびに下側高温計３５８を備える。プリヒートリング３２２などの、用語「リング」が、プロセスチャンバの特定の構成要素を記載するために使用されるが、これらの構成要素の形状が円形である必要はなく、限定するものではないが、矩形、多角形、長円形などを含む、任意の形状を含むことができることが企図される。
【００７０】
処理の期間、基板３２５は、基板支持体３２４上に配設される。ランプ３３６、３３８、３５２、および３５４は、赤外（ＩＲ）放射（すなわち、熱）の源であり、動作では、基板３２５にわたって、所定の温度分布を生成する。リッド３０６、クランプリング３１６、および下側ドーム３３２は、石英から形成されるが、これらの構成要素を形成するために、他のＩＲについて透明であり、かつプロセス適合性のある材料も使用することができる。
【００７１】
基板支持体アセンブリ３６４は、一般に、基板支持体３２４に結合される複数の支持ピン３６６を有する支持ブラケット３３４を含む。基板リフトアセンブリ３６０は、基板リフトシャフト３２６、および基板リフトシャフト３２６のそれぞれのパッド３２７に選択的に載る、複数のリフトピンモジュール３６１を備える。１つの実施形態において、リフトピンモジュール３６１は、基板支持体３２４の中の第１の開口３６２を介して移動可能に配設された、リフトピン３２８の任意選択の上部を備える。動作において、基板リフトシャフト３２６は、リフトピン３２８と係合するように動かされる。係合したとき、リフトピン３２８は、基板３２５を基板支持体３２４の上に上げ、または基板３２５を基板支持体３２４の上に下げる。
【００７２】
支持システム３３０は、プロセスチャンバ３００内の所定のプロセス（例えば、エピタキシャルシリコン膜を成長すること）を実行しモニタするために使用される、構成要素を含む。そのような構成要素は、一般に、プロセスチャンバ３００の様々なサブシステム（例えば、ガスパネル、ガス分配コンジット、真空および排気サブシステムなど）およびデバイス（例えば、電力供給、プロセス制御機器など）を含む。これらの構成要素は、当業者にはよく知られており、見やすいように図からは省略されている。
【００７３】
コントローラ３４０は、一般に中央処理装置（ＣＰＵ）３４２、メモリ３４４、および支持回路３４６を備え、直接（図３に示すように）または別法としてプロセスチャンバおよび／または支持システムと関連するコンピュータ（またはコントローラ）を介して、プロセスチャンバ３００および支持システム３３０と結合し制御する。
【００７４】
本発明の実施形態は、限定するものではないが、Ａｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．のＰ３Ｉ（登録商標）リアクタなど、トロイダルソースプラズマイオン浸漬注入リアクタ内で実施することができる。そのような好適なリアクタおよびリアクタの操作方法は、本発明の譲受人に譲渡され、参照により本明細書に組み込まれる、米国特許第７，１６６，５２４号に記載されている。
【００７５】
図４を参照すると、上の参照適用例に開示された種類の、トロイダルソースプラズマ浸漬イオン注入（「Ｐ３ｉ」）リアクタ４００は、円筒形の側壁４０４および円盤状シーリング４０６により画定される円筒形の真空チャンバ４０２を有する。チャンバの床における基板支持ペデスタル４０８が、処理される基板４１０（例えば、積層膜４４０がその上に堆積された基板４０２）を支持する。シーリング４０６上のガス分配板またはシャワーヘッド４１２は、ガス分配板またはシャワーヘッド４１２のガスマニホルド４１４の中に、ガス分配パネル４１６からプロセスガスを受け取る。ガス分配パネル４１６のガス出力は、１つまたは複数の個別のガス供給４１８からの任意の１つのガスまたはガスの混合物であって良い。真空ポンプ４２０は、基板支持ペデスタル４０８と側壁４０４の間に画定される、ポンピング環帯４２２に結合される。プロセス区域４２４は、基板４１０とガス分配板４１２の間に画定される。
【００７６】
外部再入コンジット４２６、４２８の組は、プロセス区域を通過するプラズマ流のための再入ドーナツ型経路を確立し、ドーナツ型経路は、プロセス区域４２４内で交差する。コンジット４２６、４２８のそれぞれは、チャンバの両側に結合される１組の端部４３０を有する。各コンジット４２６、４２８は、中空の導電性チューブである。各コンジット４２６、４２８は、コンジットの２つの端部の間に、閉ループ導電経路の形成を防止する、Ｄ．Ｃ．絶縁リング４３２を有する。
【００７７】
各コンジット４２６、４２８の環状部は、環状磁気コア４３４により囲まれている。コア４３４を囲む励振コイル４３６は、インピーダンス整合デバイス４４０を介してＲＦ電源と結合する。コア４３６のそれぞれのコアに結合する２つのＲＦ電源４３８は、２つのわずかに異なる周波数であって良い。ＲＦ電力ジェネレータ４３８から結合されるＲＦ電力は、それぞれのコンジット４２６、４２８を通り、プロセス区域４２４を通って延在する閉じたドーナツ型経路内に、プラズマイオン流を生成する。これらのイオン流は、それぞれのＲＦ電源４２６、４２８の周波数で発振する。バイアス電力は、バイアス電力ジェネレータ４４２により、インピーダンス整合回路４４４を介して基板支持ペデスタル４０８に適用される。
【００７８】
プラズマ形成およびその後の酸化物層形成は、プロセスガス、またはプロセスガスの混合物をチャンバ４２４にガス分配板４１２を通して導入すること、および十分なソース電力をジェネレータ４３８から再入コンジット４２６、４２８に適用して、コンジット内およびプロセス区域４２４内にドーナツ型のプラズマ流を生成することにより実施される。ウエハ面近傍のプラズマ流束は、ＲＦバイアス電力ジェネレータ４４２により印加されるウエハバイアス電圧によって決定する。プラズマ速度または流束（ウエハ面をサンプリングするイオンの数／平方ｃｍ／秒）は、プラズマ密度により決定され、プラズマ密度は、ＲＦソース電力ジェネレータ４３８により印加されるＲＦ電力のレベルによって制御される。ウエハ４１０における累積イオン線量（イオン／平方ｃｍ）は、流束および流束が維持される合計時間の両方により決定される。
【００７９】
ウエハ支持ペデスタル４０８が静電チャックである場合、埋込電極４４６がウエハ支持ペデスタルの絶縁板４４８内に設けられ、埋込電極４４６がインピーダンス整合回路４４４を介してバイアス電力ジェネレータ４４２と結合する。
【００８０】
動作において、例えば、基板４１０上に酸化物層を選択的に形成することは、基板４１０を基板支持ペデスタル４０８上に設置すること、１つまたは複数のプロセスガスをチャンバ４０２の中に導入すること、およびプロセスガスからプラズマをぶつけることにより達成される。
【００８１】
動作において、プラズマをリアクタ４００内でプロセスガスから生成し、基板４１０上に酸化物層を選択的に形成することができる。プラズマは、十分なソース電力をジェネレータ４３８から再入コンジット４２６、４２８に印加することにより、プロセス区域４２４内に形成され、上で記載したプロセスにしたがって、コンジット４２６、４２８の中およびプロセス区域４２４の中にプラズマイオン流を生み出す。いくつかの実施形態において、ＲＦバイアス電力ジェネレータ４４２により送達されたウエハバイアス電圧を調整して、ウエハ面へのイオンの流束および場合によっては形成される酸化物層の厚さを制御することができる。いくつかの実施形態において、バイアス電力は印加されない。
【００８２】
本発明の実施形態は、限定するものではないが、Ａｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．のＤＳＲ（登録商標）チャンバなど、ダイナミックサーフェスアニーリング（ＤＳＡ）（例えば、集束ビームアニーリングまたはレーザアニーリング）チャンバ内で実施することができる。そのような好適なチャンバおよびチャンバの操作方法は、本発明の譲受人に譲渡され、参照により本明細書に組み込まれる米国特許第７，００５，０６１号に記載されている。
【００８３】
図５は、上で記載したような、本発明のアニーリングプロセスを実施するのに好適な集束ビームアニーリングチャンバ５００を描く。集束ビームアニーリングチャンバ５００は、反応チャンバ５０２、反応チャンバ５０２の中に１つまたは複数のガスを導入するために使用されるガス注入器５１８、エネルギー源５０４（レーザ源など）、その上に基板を受け取るように構成されたステージ５１４、および平行移動機構５１６を備える。本発明の実施形態において、エネルギー源５０４は、少なくとも連続波電磁放射源またはパルス出力電磁放射源を備える。集束光学系５０７が、エネルギー源５０４とステージ５１４の間に配設されて良い。集束ビームアニーリングチャンバ５００のいくつかの変形形態において、エネルギー源５０４および集束光学系５０７は、チャンバの外側に配置される場合があり、この場合、放射は、透明な窓（図示せず）を介してチャンバの中に通る。
【００８４】
いくつかの実施形態において、エネルギー源５０４が複数のレーザダイオードを備え、レーザダイオードのそれぞれは、同一の波長で、実質的に均一で空間的にコヒーレントな光を生成することができる。レーザダイオードの電力は、０．５ｋＷから５０ｋＷの範囲にわたって良い。好適なレーザダイオードはＣＡ．、Ｓａｎｔａ  ＣｌａｒａのＣｏｈｅｒｅｎｔ  Ｉｎｃ．、ＣＡ、Ｍｏｕｎｔａｉｎ  ＶｉｅｗのＳｐｅｃｔｒａ−Ｐｈｙｓｉｃｓ、またはＭＯ、Ｓｔ．ＣｈａｒｌｅｓのＣｕｔｔｉｎｇ  Ｅｄｇｅ  Ｏｐｔｒｏｎｉｃｓ，Ｉｎｃ．により作られる。
【００８５】
集束光学系５０７は、１つまたは複数のコリメータ５０８を備え、エネルギー源５０４からの放射５０６を、実質的に平行なビーム５１０にコリメートすることができる。このコリメートされた放射５１０は、次いで少なくとも１つのレンズ５１２によって、基板２００の面で、放射５１５の線へと集束することができる。
【００８６】
レンズ５１２は、放射を線に集束することが可能な、任意の好適なレンズ、または一連のレンズであって良い。レンズ５１２は、円筒形レンズであって良い。別法として、レンズ５１２は、１つまたは複数の凹レンズ、凸レンズ、平面鏡、凹面鏡、凸面鏡、屈折レンズ、回折レンズ、フレネルレンズ、屈折率分布型レンズなどであって良い。
【００８７】
ステージ５１４は、下で説明するように、平行移動の期間、基板２００など、基板をしっかりと保持することが可能な任意のプラットフォームまたはチャックであって良い。ステージ５１４は、摩擦システム、重力システム、機械システム、または電気システムなど、基板を把持する手段を含むことができる。把持するための好適な手段の例として、機械的なクランプ、静電チャック、または真空チャックなどが挙げられる。
【００８８】
集束ビームアニーリングチャンバ５００は、ステージ５１４および放射５１５の線をお互いに対して平行移動するように構成され得る、平行移動機構５１６をさらに備える。平行移動機構５１６は、ステージ５１４に結合され、ステージ５１４をエネルギー源５０４および／または集束光学系５０７に対して移動することができる。別法として、平行移動機構５１６は、エネルギー源５０４および／または集束光学系５０７に結合され、エネルギー源５０４および／または集束光学系５０７をステージ５１４に対して移動することができる。代替の実施形態において、平行移動機構５１６は、エネルギー源５０４とステージ５１４の両方を移動することができる。任意の好適な平行移動機構は、コンベヤシステム、ラックピニオンシステムなどを使用することができる。
【００８９】
平行移動機構５１６は、コントローラ５１７と結合され、ステージ５１４および放射５１５の線がお互いに対して移動するスキャンスピードを制御することができる。加えて、ステージ５１４および放射５１５の線をお互いに対して移動することが、放射５１５の線に垂直で、基板２００の面に平行な経路に沿っていて良い。いくつかの実施形態において、平行移動機構３１６は、３５ミクロン幅の線にわたっておよそ２ｃｍ／ｓの一定速度で動く。いくつかの実施形態において、平行移動機構５１６は、所望の時間、基板２００の第１の部分の上に、放射５１５の線を配置し、次いで放射５１５の線を基板２００の第２の部分に移動して、放射５１５の線を、所望の時間第２の部分を覆って維持することができる。
【００９０】
少なくとも１つのガス注入器５１８を、反応チャンバ５０２の中に１つまたは複数のガスを導入または注入するために使用することができる。ガス注入器５１８は、ガス分配システム５２２を介して、ガスマニホルド５２６の中の１つまたは複数のガス注入口５２４に流体結合される、少なくとも１つのガス源５２０を備える。１つまたは複数のガス注入口５２４は、反応チャンバ５０２の中の任意の好適な位置に位置することができる。例えば、ガスが反応チャンバ５０２の側面で注入され、放射の線と基板２００の面の間の相対運動の方向に垂直に、基板の面の全体にわたって流れることができる。
【００９１】
集束ビームアニーリングプロセスチャンバのプロセスは、コントローラを使用して実行することができる。コントローラ５２８は、一般に中央処理装置（ＣＰＵ）５３０、メモリ５３２、および支持回路５３４を備え、直接（図５に示すように）または別法としてプロセスチャンバおよび／または支持システム５３６と関連するコンピュータ（またはコントローラ）を介して、集束ビームアニーリングプロセスチャンバ５００および支持システム５３６と結合して制御する。
【００９２】
支持システム５３６は、プロセスチャンバ５００内の所定のプロセス（例えば基板２００をアニーリングすること）を実行してモニタするために使用される構成要素を含む。そのような構成要素は、一般に、プロセスチャンバ５００の様々なサブシステム（例えば、ガスパネル、ガス分配コンジット、真空および排気サブシステムなど）およびデバイス（例えば、電力供給、プロセス制御機器など）を含む。これらの構成要素は、当業者にはよく知られており、見やすいように図からは省略されている。
【００９３】
図６は、本発明の部分を実施するのに好適なクラスタツールを描く。一般に、クラスタツールは、基板中心検出および配向、ガス抜き、アニーリング、堆積および／またはエッチングを含む様々な機能を実施する複数のチャンバ（例えば、プロセスチャンバ５９０Ａ〜Ｄ、サービスチャンバ５９１Ａ〜Ｂなど）を備える、モジュール式のシステムである。本発明の実施形態によれば、クラスタツールは、ソース／ドレイン区域の本発明のエピタキシャル成長を実施するように構成される、少なくとも半導体基板プロセスチャンバを含んで良く、イオン注入チャンバ、エッチングチャンバなどのチャンバをさらに含んで良い。クラスタツールの複数のチャンバは、基板をチャンバ間で往復させるように適合されたロボットを収納する、中央移送チャンバに取り付けられる。移送チャンバは、典型的には真空状態に維持され、１つのチャンバから別のチャンバおよび／またはクラスタツールの前端に配置されるロードロックチャンバに基板を往復させるための中間ステージを提供する。
【００９４】
例として、特定のクラスタツール６８０が、図６の平面図に示される。クラスタツール６８０は、一般に、複数のチャンバおよびロボットを備え、好ましくは、クラスタツール６８０内で実施される様々な処理方法を実行するようにプログラムされるマイクロプロセッサコントローラ６８１を装備する。１組のロードロックチャンバ５８４と選択的に連通している位置にある前工程環境６８３が示される。前工程環境６８３に配設されたポッドローダ６８５は、基板のカセットを、ロードロック６８４と前工程環境６８３に取り付けられた複数のポッド６８７の間で往復させるために、直線運動および回転運動（矢印６８２）が可能である。ロードロック６８４は、前工程環境６８３と移送チャンバ６８８の間で、第１の真空インターフェイスを提供する。移送チャンバ６８８および前工程環境６８３と交互に連通することによって、スループットを増すように、２つのロードロック６８４が設けられている。したがって、１つのロードロック６８４が移送チャンバ６８８と連通する間、第２のロードロック６８４が前工程環境６８３と連通する。ロボット６８９は、移送チャンバ６８８内で、中央に配設され、基板をロードロック６８４から、様々な処理チャンバ６９０Ａ〜Ｄおよびサービスチャンバ６９１Ａ〜Ｂのうちの１つに移送する。処理チャンバ６９０Ａ〜Ｄは、物理的気相堆積、化学気相堆積、エッチングなど様々なプロセスを実施することができ、一方サービスチャンバ６９１は、ガス抜き、配向、冷却などのために適合されて良い。
【００９５】
本発明の実施形態を実施するために、少なくとも１つの処理チャンバ（例えば、６９０Ａ）が、図３に図示された、例示的な堆積チャンバ３００と同様に構成されて良い。処理チャンバの別の少なくとも１つ（例えば、６９０Ｂ）が、図４に図示された、例示的なトロイダルソースプラズマイオン浸漬注入リアクタ４００と同様に、イオン注入のために適合されて良い。けれども、処理チャンバのうちの少なくとも別の１つ（例えば、６９０Ｃ）は、図５に図示された、例示的な集束ビームアニーリングチャンバ５００と同様に、集束ビームアニーリングのために適合されて良い。場合によっては、処理チャンバのうちの少なくとも別の１つ（例えば、６９０Ｄ）は、本発明の実施形態にしたがって、ｐ型区域の中のソース／ドレイン領域およびソース／ドレイン凹部をエッチングするように適合された、プラズマエッチングチャンバであって良い。したがって、ソース／ドレイン領域およびソース／ドレイン凹部のエッチングに続いて、基板は、プラズマエッチングチャンバから取り除かれ、ロボット６８９によりプロセスチャンバ６９０Ａに移送されて、第１のシリコン層および１つまたは複数の第２のシリコン層を形成する。
【００９６】
こうして、ＮＭＯＳトランジスタおよびＮＭＯＳトランジスタの形成方法が、本明細書において提供された。本発明のＮＭＯＳトランジスタおよび方法は、有利なことに、単結晶ソース／ドレイン区域の中に、シリコン、格子調整元素およびｎ型ドーパント元素を組み込み、トランジスタデバイス内の電子移動度および接合抵抗の改善を可能にすることができる。こうして、本発明のプロセスは、チャネル区域に適用される引張応力の増加と、トランジスタデバイスのソース／ドレイン区域と他の構成要素のインターフェイスにおける接合抵抗の改善の両方の好都合な特性を有する、ＮＭＯＳトランジスタの中のソース／ドレイン区域を成長させるために使用することができる、より大きなプロセスウィンドウおよびプロセスの種類を可能にすることができる。
【００９７】
上記は、本発明の実施形態を対象とするが、本発明の他の実施形態およびさらなる実施形態を、本発明の基本範囲から逸脱することなく考案することができる。
【図１】
2013514673.tif 000003
【図２Ａ】
2013514673.tif 000004
【図２Ｂ】
2013514673.tif 000005
【図２Ｃ】
2013514673.tif 000006
【図２Ｄ】
2013514673.tif 000007
【図２Ｅ】
2013514673.tif 000008
【図２Ｆ】
2013514673.tif 000009
【図３】
2013514673.tif 000010
【図４】
2013514673.tif 000011
【図５】
2013514673.tif 000012
【図６】
2013514673.tif 000013
【国際調査報告】
2013514673.tif 000014
2013514673.tif 000015
2013514673.tif 000016