(57)【要約】  可変制御電圧を用いた、改善された信頼性及び性能を有するスイッチが説明される。典型的な設計において、装置は、スイッチ、ピーク電圧検出器、及び制御電圧生成器を含む。スイッチは、スタックされたトランジスタを用いて実装されうる。ピーク電圧検出器は、スイッチへ提供された入力信号のピーク電圧を検出する。典型的な設計において、制御電圧生成器は、検出されたピーク電圧に基づいて、スイッチをオフにするための可変制御電圧を生成する。別の典型的な設計において、制御電圧生成器は、検出されたピーク電圧に基づいて、スイッチをオンにするための可変制御電圧を生成する。また別の典型的な設計において、制御電圧生成器は、ピーク電圧が高閾値を上回った場合、スイッチをオンにして入力信号を減衰させるための制御電圧を生成する。
2013501408.tif 000002
【特許請求の範囲】
【請求項１】
一方の端末において入力信号を受信するための、そしてオフにされるスイッチと、
前記入力信号のピーク電圧を検出するためのピーク電圧検出器と、
前記検出されたピーク電圧に基づいて、前記スイッチをオフにするための可変制御電圧を生成するための制御電圧生成器と
を備える装置。
【請求項２】
前記制御電圧生成器は、
前記検出されたピーク電圧に基づいて、デジタル制御を生成するための制御ユニットと、
前記デジタル制御を受信し、前記スイッチのための前記可変制御電圧を生成するためのデジタル・アナログ変換器（ＤＡＣ）と
を備える、請求項１に記載の装置。
【請求項３】
前記制御電圧生成器は、前記検出されたピーク電圧を備える少なくとも１つのパラメータの関数に基づいて、前記可変制御電圧を生成する、請求項１に記載の装置。
【請求項４】
前記スイッチは、少なくとも１つの金属酸化膜半導体（ＭＯＳ）トランジスタを備え、前記少なくとも１つのパラメータは更に、前記少なくとも１つのＭＯＳトランジスタのための閾値電圧、ブレークダウン電圧、又はその両方を備える、請求項３に記載の装置。
【請求項５】
前記可変制御電圧は、検出されたピーク電圧が大きいほど、大きいマグニチュードを有する、請求項１に記載の装置。
【請求項６】
前記スイッチは、
スタック構成で結合された複数の金属酸化膜半導体（ＭＯＳ）トランジスタと、
前記複数のＭＯＳトランジスタのゲートに結合された複数のレジスタと
を備え、前記可変制御電圧は、前記複数のレジスタを介して前記複数のＭＯＳトランジスタのゲートに適用される、請求項１に記載の装置。
【請求項７】
前記ピーク電圧検出器は、前記入力信号のピーク電圧測定値、二乗平均平方根（ＲＭＳ）測定値、又はピーク電圧測定値及びＲＭＳ測定値両方に基づいて、前記入力信号のピーク電圧を検出する、請求項１に記載の装置。
【請求項８】
一方の端末において入力信号を受信するための、オンになったスイッチと、
前記入力信号のピーク電圧を検出するためのピーク電圧検出器と、
前記検出されたピーク電圧に基づいてデジタル制御を生成し、前記デジタル制御に基づいて前記スイッチをオンにするための可変制御電圧を生成するための、制御電圧生成器と
を備える装置。
【請求項９】
前記制御電圧生成器は、
前記検出されたピーク電圧に基づいて前記デジタル制御を生成するための制御ユニットと、
前記デジタル制御を受信し、前記スイッチのための前記可変制御電圧を生成するためのデジタル・アナログ変換器（ＤＡＣ）と
を備える請求項８に記載の装置。
【請求項１０】
前記可変制御電圧は、検出されたピーク電圧が大きいほど、大きいマグニチュードを有する、請求項８に記載の装置。
【請求項１１】
一方の端末において入力信号を受信するためのスイッチと、
前記入力信号のピーク電圧を検出するためのピーク電圧検出器と、
前記検出されたピーク電圧に基づいて、前記スイッチをオフ又はオンにするための制御電圧を生成するための制御電圧生成器と
を備える装置。
【請求項１２】
前記スイッチは、オフになると前記入力信号をブロックし、オンになると前記入力信号を減衰させる、請求項１１に記載の装置。
【請求項１３】
前記制御電圧生成器は、前記検出されたピーク電圧が第１のレベルを下回った場合、前記スイッチをオフにし、前記検出されたピーク電圧が第２のレベルを上回った場合、前記スイッチをオンにするための前記制御電圧を生成し、前記第２のレベルは、前記第１のレベルと等しい又はそれより大きい、請求項１１に記載の装置。
【請求項１４】
前記制御電圧生成器は、前記検出されたピーク電圧が前記第１のレベルを下回った場合、前記検出されたピーク電圧に基づいて、前記スイッチをオフにするための可変制御電圧を生成する、請求項１３に記載の装置。
【請求項１５】
前記制御電圧生成器は、前記検出されたピーク電圧が前記第２のレベルを上回った場合、前記検出されたピーク電圧に基づいて、前記スイッチをオンにするための可変制御電圧を生成する、請求項１３に記載の装置。
【請求項１６】
前記可変制御電圧は、検出されたピーク電圧が前記第２のレベルを大きく上回るほど、より大きい減衰を提供するために、前記スイッチをオンにしやすくなる、請求項１５に記載の装置。
【請求項１７】
一方の端末において前記入力信号を受信するための少なくとも１つの追加のスイッチを更に備え、前記スイッチと前記少なくとも１つの追加のスイッチとの内の１つ又は複数は、前記検出されたピーク電圧が特定のレベルを上回った場合、オンになる、請求項１１に記載の装置。
【請求項１８】
検出されたピーク電圧が前記特定のレベルを大きく上回るほど、多くのスイッチがオンになる、請求項１７に記載の装置。
【請求項１９】
前記制御電圧生成器は、
前記検出されたピーク電圧に基づいてデジタル制御を生成するための制御ユニットと、
前記デジタル制御を受信し、前記スイッチのための前記制御電圧を生成するためのデジタル・アナログ変換器（ＤＡＣ）と
を備える、請求項１１に記載の装置。
【請求項２０】
共通ノードに結合され、オンになった第１のスイッチと、
前記共通ノードに結合され、前記共通ノードにおけるピーク電圧に基づいて生成された可変制御電圧によってオフにされる第２のスイッチと
を備える集積回路。
【請求項２１】
前記第１のスイッチは、前記ピーク電圧に基づいて生成された第２の可変制御電圧によってオンになった、請求項２０に記載の集積回路。
【請求項２２】
前記第２のスイッチは、前記ピーク電圧が特定のレベルを上回った場合、前記可変制御電圧によってオンになる、請求項２０に記載の集積回路。
【請求項２３】
前記ピーク電圧を検出するためのピーク電圧検出器と、
前記検出されたピーク電圧に基づいて、前記第２のスイッチのための前記可変制御電圧を生成するための制御電圧生成器と
を更に備える、請求項２０に記載の集積回路。
【請求項２４】
スイッチを制御する方法であって、
前記スイッチをオフにするためのインジケーションを受信することと、
前記スイッチによって観察されたピーク電圧を検出することと、
前記検出されたピーク電圧に基づいて、前記スイッチをオフにするための第１の可変制御電圧を生成することと、
前記スイッチをオフにするために、前記第１の可変制御電圧を前記スイッチへ提供することと
を備える方法。
【請求項２５】
前記第１の可変制御電圧を生成することは、
前記検出されたピーク電圧に基づいてデジタル制御を生成することと、
前記デジタル制御に基づいて前記スイッチのための前記第１の可変制御電圧を生成することと
を備える、請求項２４に記載の方法。
【請求項２６】
前記第１の可変制御電圧は、検出されたピーク電圧が大きいほど、大きいマグニチュードを有する、請求項２４に記載の方法。
【請求項２７】
前記検出されたピーク電圧が特定のレベルを上回った場合、前記スイッチをオンにするための前記第１の可変制御電圧を生成することと、
前記検出されたピーク電圧が前記特定のレベルを上回った場合、前記スイッチをオンにするために前記第１の可変制御電圧を提供することと
を更に備える、請求項２４に記載の方法。
【請求項２８】
前記スイッチをオンにするためのインジケーションを受信することと、
前記検出されたピーク電圧に基づいて、前記スイッチをオンにするための第２の可変制御電圧を生成することと、
前記スイッチをオンにするために、前記第２の可変制御電圧を前記スイッチへ提供することと
を備える、請求項２４に記載の方法。
【請求項２９】
スイッチを制御するための装置であって、
前記スイッチをオフにするためのインジケーションを受信するための手段と、
前記スイッチによって観察されたピーク電圧を検出するための手段と、
前記検出されたピーク電圧に基づいて、前記スイッチをオフにするための第１の可変制御電圧を生成するための手段と、
前記スイッチをオフにするために、前記第１の可変制御電圧を前記スイッチへ提供するための手段と
を備える装置。
【請求項３０】
前記検出されたピーク電圧が特定のレベルを上回った場合、前記スイッチをオンにするための前記第１の可変制御電圧を生成するための手段と、
前記検出されたピーク電圧が前記特定のレベルを上回った場合、前記スイッチをオンにするために、前記第１の可変制御電圧を前記スイッチへ提供するための手段と
を更に備える、請求項２９に記載の装置。
【請求項３１】
前記スイッチをオンにするためのインジケーションを受信するための手段と、
前記検出されたピーク電圧に基づいて、前記スイッチをオンにするための第２の可変制御電圧を生成するための手段と、
前記スイッチをオンにするために、前記第２の可変制御電圧を前記スイッチへ提供するための手段と
を更に備える、請求項２９に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
［３５Ｕ．Ｓ．Ｃ第１１９条の下の優先権主張］
本願は、本願の譲受人に譲渡され、参照によって本願に明確に組み込まれた、２００９年６月２９日出願の“SWITCHPLEXER VSWR ACTIVE PROTECTION”と題された米国特許仮出願番号第６１／２２９５８９号に対する優先権を主張する。
【背景技術】
【０００２】
I.分野
本開示は、一般に電子工学に関し、特にスイッチに関する。
【０００３】
II.背景
スイッチは、例えば無線通信デバイス内の送信機のような様々な電子回路において一般に用いられる。スイッチは、例えば金属酸化膜半導体（ＭＯＳ）トランジスタのような様々なタイプのトランジスタを用いて実装されうる。スイッチは、１つのソース／ドレーン端末において入力信号を受信し、ゲート端末において制御信号を受信することができる。スイッチは、制御信号によってオンになった場合、他方のソース／ドレーン端末へ入力信号をパスすることができ、制御信号によってオフになった場合、入力信号をブロックすることができる。スイッチに関する高い性能及び信頼性を得ることが望ましい。
【図面の簡単な説明】
【０００４】
【図１】図１は、無線通信デバイスのブロック図を示す。
【図２】図２は、電力増幅器（ＰＡ）モジュール及びスイッチ／デュプレクサを示す。
【図３】図３は、スタックされたＭＯＳトランジスタを用いて実装されたスイッチを示す。
【図４Ａ】図４Ａは、共通ノードに結合された２つのスイッチを示す。
【図４Ｂ】図４Ｂは、オフにされるスイッチに関する電圧を示す。
【図５】図５は、共通ノードに結合され、一方が可変オフ制御電圧を有する２つのスイッチを示す。
【図６】図６は、共通ノードに結合され、一方が可変オフ制御電圧を有し、他方が可変オン制御電圧を有する２つのスイッチを示す。
【図７】図７は、検出されたピーク電圧に基づいてオフ又はオンとなっているスイッチを示す。
【図８】図８は、ピーク電圧検出器を示す。
【図９】図９は、スイッチを制御するための処理を示す。
【詳細な説明】
【０００５】
「典型的な」という語句は、本明細書において、「例、例示、又は実例を提供する」ことを意味するように用いられる。「典型的」であるとして本明細書で説明された任意の設計は、必ずしも他の設計に対して好適である又は有利であるとは解釈されない。
【０００６】
可変制御電圧を有し、改善された信頼性及びできる限り高い性能を有するスイッチが、本明細書において説明される。これらのスイッチは、例えば無線通信デバイス、セルラ電話、パーソナル・デジタル・アシスタント（ＰＤＡ;personal digital assistant）、ハンドヘルド・デバイス、無線モデム、ラップトップ・コンピュータ、コードレス電話、ブルートゥース（登録商標）デバイス、消費者向け電子デバイス等のような様々な電子デバイスのために用いられうる。明確化のために、無線通信デバイスにおけるスイッチの使用が、以下で説明される。
【０００７】
図１は、無線通信デバイス１００の典型的な設計のブロック図を示す。この典型的な設計において、無線デバイス１００は、データ・プロセッサ１１０及びトランシーバ１２０を含む。トランシーバ１２０は、双方向通信をサポートする送信機１３０及び受信機１７０を含む。
【０００８】
送信経路において、データ・プロセッサ１１０は、送信されるデータを処理（例えば、符号化及び変調）し、出力ベースバンド信号を送信機１３０へ提供することができる。送信機１３０において、アップコンバータ回路１４０は、出力ベースバンド信号を処理（例えば、増幅、フィルタ、及び周波数アップコンバート）し、アップコンバートされた信号を提供することができる。アップコンバータ回路１４０は、増幅器、フィルタ、ミクサ等を含むことができる。電力増幅器（ＰＡ）モジュール１５０は、所望の出力電力レベルを得るために、アップコンバートされた信号を増幅し、出力ラジオ周波数（ＲＦ;radio frequency）信号を提供することができ、これは、スイッチ／デュプレクサ(switches/duplexers)１６０を通してルート指定され、アンテナ１６２を介して送信されうる。
【０００９】
受信経路において、アンテナ１６２は、基地局及び／又は他の送信機局によって送信されたＲＦ信号を受信し、受信ＲＦ信号を提供することができ、これは、スイッチ／デュプレクサ１６０を介してルート指定され、受信機１７０へ提供されうる。受信機１７０において、フロント・エンド・モジュール（front end module）１８０は、受信ＲＦ信号を処理（例えば、増幅及びフィルタ）し、増幅されたＲＦ信号を提供することができる。フロント・エンド・モジュール１８０は、低雑音増幅器（ＬＮＡ）、フィルタ等を含むことができる。ダウンコンバータ回路１９０は、増幅されたＲＦ信号を更に処理（例えば、周波数ダウンコンバート、フィルタ、及び増幅）し、入力ベースバンド信号をデータ・プロセッサ１１０へ提供することができる。ダウンコンバータ回路１９０は、ミクサ、フィルタ、増幅器等を含むことができる。データ・プロセッサ１１０は、送信されたデータを復元するために、入力ベースバンド信号を更に処理（例えば、デジタル化、復調、及び復号）することができる。
【００１０】
図１は、送信機１３０及び受信機１７０の典型的な設計を示す。送信機１３０の全部又は一部及び／又は受信機１７０の全部又は一部は、１つ又は複数のアナログＩＣ、ＲＦ  ＩＣ（ＲＦＩＣ）、混合信号ＩＣ等において実装されうる。
【００１１】
データ・プロセッサ１１０は、送信機１３０及び受信機１７０における回路及びモジュールのための制御を生成することができる。この制御は、所望の性能を得るために、回路及びモジュールの動作を指示することができる。データ・プロセッサ１１０はまた、例えば送信中又は受信中のデータのための処理といった、無線デバイス１００の他の機能を実行することもできる。メモリ１１２は、データ・プロセッサ１１０のためのデータ及びプログラム・コードを格納することができる。データ・プロセッサ１１０は、１つ又は複数の特定用途向け集積回路（ＡＳＩＣ）及び／又は他のＩＣにおいて実装されうる。
【００１２】
図２は、図１におけるＰＡモジュール１５０及びスイッチ／デュプレクサ１６０の典型的な設計のブロック図を示す。図２に示す典型的な設計において、スイッチ／デュプレクサ１６０は、デュプレクサ２５０ａ及び２５０ｂと、スイッチプレクサ２６０とを含む。ＰＡモジュール１５０は、図２に示すその他の回路を含む。
【００１３】
ＰＡモジュール１５０において、スイッチ２２２は、ドライバ増幅器（ＤＡ）２２０の入力とノードＮ１との間に結合され、ドライバ増幅器２２０の出力は、ノードＮ３に結合される。入力ＲＦ信号は、ノードＮ１へ提供される。スイッチ２２４は、ノードＮ１とＮ２との間に結合され、スイッチ２２６は、ノードＮ２とＮ３との間に結合される。スイッチ２２８ａは、第１の電力増幅器（ＰＡ１）２３０ａの入力とノードＮ３トの間に結合され、スイッチ２２８ｂは、第２の電力増幅器（ＰＡ２）２３０ｂの入力とノードＮ３との間に結合される。整合回路２４０ａは、電力増幅器２３０ａの出力とノードＮ４との間に結合され、整合回路２４０ｂは、電力増幅器２３０ｂの出力とＮ５との間に結合される。スイッチ２３２ａ、２３２ｂ、２３２ｃは、一方の端がノードＮ２に結合され、他方の端がノードＮ７、Ｎ８、及びＮ６にそれぞれ結合されている。スイッチ２４２ａ及び２４４ａは、一方の端がノードＮ４に結合され、他方の端がノードＮ６及びＮ７にそれぞれ結合されている。スイッチ２４２ｂ及び２４４ｂは、一方の端がノードＮ５に結合され、他方の端がノードＮ８及びＮ７にそれぞれ結合されている。整合回路２４０ｃは、スイッチ２６２ｂと直列に結合され、それらは、ノードＮ７とＮ９との間に結合される。
【００１４】
帯域１のためのデュプレクサ２５０ａは、ノードＮ６に結合された自身の送信端子と、受信機（例えば、図１に示すフロント・エンド・モジュール１８０）に結合された自身の受信端子と、スイッチ２６２ａを介してノードＮ９に結合された自身の共通端子とを有する。帯域２のためのデュプレクサ２５０ｂは、ノードＮ８に結合された自身の送信端子と、受信機に結合された自身の受信端子と、スイッチ２６２ｃを介してノード９に結合された自身の共通端子とを有する。スイッチ２６２ｄは、ノード９と受信機との間に結合され、例えばグローバル・システム・フォー・コミュニケーション（ＧＳＭ（登録商標）;Global System for Mobile Communication）のような時分割二重（ＴＤＤ;time division duplexing）をサポートするために用いられうる。アンテナ１６２は、ノード９に結合される。
【００１５】
ドライバ増幅器２２０は、信号増幅を提供するために選択／イネーブル(enable)されるか、あるいは省略されうる。各電力増幅器２３０もまた、電力増幅を提供するためにも選択されるか、あるいは省略されうる。整合回路２４０ａは、電力増幅器２３０ａのための出力インピーダンス整合を提供し、整合回路２４０ｂは、電力増幅器２３０ｂのための出力インピーダンス整合を提供することができる。整合回路２４０ａ及び２４０ｂは、各々が目標入力インピーダンス（例えば４乃至６オーム）及び目標出力インピーダンス（例えば５０オーム）を提供することができる。整合回路２４０ｃは、増幅器２３０ａ及び２３０ｂ両方がイネーブルされ、スイッチ２４４ａ及び２４４ｂがクローズされた場合、整合回路２４０ａ及び２４０ｂのためのインピーダンス整合を提供することができる。整合回路２４０ａ、２４０ｂ、及び２４０ｃはまた、調和周波数における望まれない信号成分を減衰させるためのフィルタリングも提供することもできる。
【００１６】
ＰＡモジュール１５０は、複数の動作モードをサポートすることができる。各動作モードは、ゼロ以上の増幅器を介してノードＮ１乃至ノードＮ９からの様々な信号経路に関連付けられうる。１つの動作モードは、任意の所与の瞬間に選択されうる。選択された動作モードのための信号経路は、送信機１５０内のスイッチを適切に制御することによって取得されうる。例えば、高電力モードは、スイッチ２２２、ドライバ増幅器２２０、スイッチ２２８ａ及び２２８ｂ、電力増幅器２３０ａ及び２３０ｂ、整合回路２４０ａ及び２４０ｂ、スイッチ２４４ａ及び２４４ｂ、整合回路２４０ｃ、及びスイッチ２６２ｂを介した、ノードＮ１からアンテナ１６２への信号経路に関連付けられうる。中電力モードは、スイッチ２２２、ドライバ増幅器２２０、スイッチ２２８ａ、電力増幅器２３０ａ、整合回路２４０ａ、スイッチ２４４ａ、整合回路２４０ｃ、及びスイッチ２６２ｂを介したノードＮ１からアンテナ１６２への信号経路に関連付けられうる。低電力モードは、スイッチ２２２、ドライバ増幅器２２０、スイッチ２２６及び２３２ａ、整合回路２４０ｃ、及びスイッチ２６２ｂを介した、ノードＮ１からアンテナ１６２への信号経路に関連付けられうる。非常に低い電力モードは、スイッチ２２４及び２３２ａ、整合回路２４０ｃ、及びスイッチ２６２ｂを介した、ノードＮ１からアンテナ１６２への信号経路に関連付けられうる。他の動作モードもまたサポートされうる。
【００１７】
図２に示す典型的な設計において、スイッチは、ＲＦ信号をルート指定し、複数の動作モードをサポートするために用いられうる。スイッチは、ＭＯＳトランジスタ、他のタイプのトランジスタ、及び／又は他の回路部品を用いて実装されうる。明確化のために、ＭＯＳトランジスタを用いたスイッチが以下で説明される。
【００１８】
図３は、スタックされたＮチャネルＭＯＳ（ＮＭＯＳ）トランジスタを用いて実装されたスイッチ３１０の概略図を示す。スイッチ３１０内で、Ｋ個のＮＭＯＳトランジスタ３１２ａ乃至３１２ｋがスタック構成で（すなわち直列に）結合される。この場合、Ｋは１より大きい整数値である。（最後のＮＭＯＳトランジスタ３１２ｋを除く）各ＮＭＯＳトランジスタ３１２は、後続のＮＭＯＳトランジスタのドレーンに結合された自身のソースを有する。第１のＮＭＯＳトランジスタ３１２ａは、入力ＲＦ信号（ＶＩＮ）を受信している自身のドレーンを有し、最後のＮＭＯＳトランジスタ３１２ｋは、出力ＲＦ信号（ＶＯＵＴ）を提供している自身のソースを有する。各ＮＭＯＳトランジスタ３１２は、シンメトリックな構成で実装され、各ＮＭＯＳトランジスタのソース及びドレーンは、相互置換性を有することができる。Ｋ個のレジスタ３１４ａ乃至３１４ｋは、一方の端がノードＡに結合され、他方の端が、ＮＭＯＳトランジスタ３１２ａ乃至３１２ｋのゲートにそれぞれ結合されている。制御信号（ＶＣＯＮＴＲＯＬ）は、ＮＭＯＳトランジスタ３１２をオン又はオフにするためにノードＡに適用される。
【００１９】
理想的には、各ＮＭＯＳトランジスタ３１２は、オンになった場合、ＶＩＮ信号を通過させ、オフになった場合、ＶＩＮ信号をブロックするべきである。しかし各ＮＭＯＳトランジスタ３１２は、図３に示すように、寄生ゲート対ソース容量（ＣＧＳ）及び寄生ゲート対ドレーン容量（ＣＧＤ）を有する。簡略化のために、他の寄生容量は無視することとする。例えば、ソース対バルク、ソース対基板、ドレーン対バルク、及びドレーン対基盤の寄生容量は、無視されるか、それらの影響が軽減されるように仮定されうる。所与のＮＭＯＳトランジスタ３１２がオンになると、ＶＩＮ信号の一部は、低いインピーダンスを有する、ＣＧＤコンデンサ及びＣｇｓコンデンサを介したＶＣＯＮＴＲＯＬ信号ソースへの漏れ経路を通過する。信号損失を低減するために、各ＮＭＯＳトランジスタ３１２のゲートは、関連レジスタ３１４を介してフロートされたＲＦであることができる。レジスタ３１４ａ乃至３１４ｋは、例えばキロオーム（ｋΩ）の範囲内の比較的大きい同一のレジスタ値を有することができる。所与のＮＭＯＳトランジスタ３１２がオンになると、漏れ経路は、寄生ＣＧＤ及びＣｇｓコンデンサとレジスタ３１４とを介したＶＣＯＮＴＲＯＬ信号ソースへの経路となる。レジスタ３１４の高い抵抗は、ＲＦ周波数においてＮＭＯＳトランジスタ３１２のゲートを原則的にフロートし、信号損失を低減することができる。図３には示さないが、ＶＣＯＮＲＯＬ信号は、他方の端がノードＡに結合された追加レジスタの一端に適用されうる。この追加レジスタは、信号損失を更に低減し、スイッチ性能を改善することができる。
【００２０】
図３は、ＮＭＯＳトランジスタを用いて実装されたスイッチを示す。スイッチはまた、ＰチャネルＭＯＳ（ＰＭＯＳ）トランジスタあるいは他のタイプのトランジスタを用いて実装することもできる。簡略化のために、ＮＭＯＳトランジスタを用いて実装されたスイッチが以下で説明される。本明細書で説明される技術は、ＰＭＯＳ及び／又は他のタイプのトランジスタを用いて実装されたスイッチにも適用することができる。
【００２１】
図４Ａは、共通ノードに結合された２つのスイッチ４１０及び４２０を備える回路４００の概略図を示す。スイッチ４１０及び４２０は、図４Ａに示すように、アンテナに結合されたスイッチプレクサ内の２つのスイッチであることができる。スイッチ４１０及び４２０は、送信機内の共通ノードに結合された任意の２つのスイッチであることもできる。追加のスイッチが共通ノードに結合されることもできるが、簡略化のために図４Ａには示されない。任意の所与の瞬間、共通ノードに結合された１つ又は複数のスイッチがオンになり、共通ノードに結合されたその他のスイッチがオフになることができる。
【００２２】
スイッチ４１０は、入力ＲＦ信号（ＶＩＮ）を受信している一方の端末と、共通ノードに結合された他方の端末とを有する。スイッチ４２０は、共通ノードに結合された一方の端末と、例えば０ボルト（Ｖ）又は他の何らかの値のような低直流（ＤＣ）電圧を有する信号ソース４３０に結合された他方の端末とを有する。
【００２３】
スイッチ４１０は、図３のＮＭＯＳトランジスタ３１２ａ乃至３１２ｋ及びレジスタ３１４ａ乃至３１４ｋに関して上述したように結合された、Ｋ個のスタックされたＮＭＯＳトランジスタ４１２ａ乃至４１２ｋ及びＫ個のレジスタ４１４ａ乃至４１４ｋを用いて実装される。スイッチ４２０は、図３のＮＭＯＳトランジスタ３１２ａ乃至３１２ｋ及びレジスタ３１４ａ乃至３１４ｋに関して上述したように結合された、Ｋ個のスタックされたＮＭＯＳトランジスタ４２２ａ乃至４２２ｋ及びＫ個のレジスタ４２４ａ乃至４２４ｋを用いて実装される。一般に、スイッチ４１０及び４２０は、同一の又は異なる数のトランジスタを含むことができる。
【００２４】
図４Ａにおいて、スイッチ４１０は、レジスタ４１４を介してＮＭＯＳトランジスタ４１２のゲートにＶＯＮ制御電圧を適用することによってオンになる。スイッチ４２０は、レジスタ４２４を介してＮＭＯＳトランジスタ４２２のゲートにＶＯＦＦ制御電圧を適用することによってオフになる。ＶＯＮ制御電圧及びＶＯＦＦ制御電圧は一般に、例えば挿入損失及び信頼性のようないくつかの要因間での譲歩に基づいて選択されうる固定値である。固定のＶＯＮ制御電圧及びＶＯＦＦ制御電圧は、ＶＩＮ信号が広範囲にわたって変化する場合に直面するあるシナリオにおいて、準最適な性能を提供することができる。
【００２５】
態様において、可変制御電圧は、信頼性を改善し、可能な限りスイッチ性能を向上させるために適用されうる。制御電圧は、例えばサポートされている規格あるいはラジオ技術、スイッチによって観察された信号の電力レベル等に基づいて、（例えば、プログラム可能手段を介して）変化しうる。制御電圧は、挿入損失、信頼性、線形性、分離性等の観点から、高い性能を達成するために変化しうる。
【００２６】
図４Ｂは、図４Ａにおけるオフ・スイッチ４２０のためのＤＣ電圧及びＶＩＮ信号を示す。ＶＩＮ信号は、ＶＰＥＡＫのピーク正電圧及び−ＶＰＥＡＫのピーク負電圧を有する。共通ノードにおけるＤＣ電圧（ＶＣＯＭＭＯＮ）は、スイッチ４２０の他方の端末におけるＤＣ電圧（ＶＰＯＲＴ＿ＯＦＦ）に等しく、両方のＤＣ電圧は、０ボルト（Ｖ）又は回路接地であることができる。ＮＭＯＳトランジスタ４２２のゲート端末とソース／ドレーン端末とにわたる最大電圧差分は、ＶＤＩＦＦ＿ＭＡＸに正比例し、ＶＩＮ信号がＶＰＥＡＫである場合に発生する。ＮＭＯＳトランジスタ４２２のゲート端末とソース／ドレーン端末とにわたる最小電圧差分は、ＶＤＩＦＦ＿ＭＩＮに正比例し、ＶＩＮ信号が−ＶＰＥＡＫである場合に発生する。ＶＤＩＦＦ＿ＭＡＸは、ＮＭＯＳトランジスタ４２２のゲートにおけるＤＣバイアス電圧（ＶＯＦＦ）とＶＩＮとの間の最大電圧差分である。ＶＤＩＦＦ＿ＭＩＮは、ＮＭＯＳトランジスタ４２２のゲートにおけるＤＣバイアス電圧（ＶＯＦＦ）とＶＩＮとの間の最小電圧差分である。
【００２７】
典型的な設計において、スイッチをオフにするためのＶＯＦＦ制御電圧は、以下の式に基づいて選択されうる。
【数１】
2013501408.tif 000003
【数２】
2013501408.tif 000004
【００２８】
この場合、ＶＢＲＥＡＫＤＯＷＮは、ＮＭＯＳトランジスタのブレークダウン電圧(breakdown voltage)であり、  
ＶＴＨは、ＮＭＯＳトランジスタの閾値電圧であり、  
Ｋは、スイッチのために用いられるスタックされたＮＭＯＳトランジスタの数である。
【００２９】
式（１）は、スイッチ内のＮＭＯＳトランジスタのブレークダウンを回避するための調整を示す。式（２）は、オフ状態にあるＮＭＯＳトランジスタを維持するための調整を示す。式（１）及び（２）において、スイッチの両端末間にわたる電圧差分は、スイッチ内のＫ個のＮＭＯＳトランジスタの寄生ＣＧＳコンデンサ及び寄生ＣＧＤコンデンサにわたってＶＰＥＡＫ／２Ｋの電圧降下が存在するように、各寄生コンデンサにわたって等しく分割／配分されることが想定される。図４Ｂに示すように、ＶＯＦＦ制御電圧が、ＶＤＩＦＦ＿ＭＡＸ及びＶＤＩＦＦ＿ＭＩＮを決定する。ＶＯＦＦ制御電圧が増加すると、ＮＭＯＳトランジスタはオンになりやすくなる一方で、ＶＯＦＦ制御電圧が減少すると、ＮＭＯＳトランジスタはブレークダウン電圧を超えやすくなる。ＶＯＦＦ制御電圧は、ＮＭＯＳトランジスタのブレークダウンを回避するために式（１）が満たされるように選択されうる。ＶＯＦＦ制御電圧はまた、ＮＭＯＳトランジスタがオフになることを確実にするために式（２）が満たされるように選択されることもできる。
【００３０】
式（１）に示すように、ＶＯＦＦ制御電圧が増加すると、信頼性を改善することができる。しかし式（２）に示すように、ＶＯＦＦ制御電圧の増加により、オフ調整が弱くなることもある。
【００３１】
可変ＶＯＦＦ制御電圧は、適用可能である場合、信頼性及び／又はオフ調整を改善するために、スイッチに適用されうる。ピーク電圧は、スイッチに適用された信号の電力に関連しうる。信頼性を改善するために、ＮＭＯＳトランジスタのブレークダウンを回避することが望ましい。ブレークダウンの危険性は、ピーク電圧が増加すると、増加しうる。従って信頼性を改善するために、ＶＯＦＦ制御電圧は、ピーク電圧が高くなるほど増加されうる。例えば、ＶＯＦＦ制御電圧は負ＤＣ電圧であることができ、信頼性を改善するために、ピーク電圧が高くなるほど負数が少なくなりうる。逆に、低電力の場合、ＶＯＦＦは、ＮＭＯＳトランジスタのオフ調整を改善するために減少されうる。
【００３２】
図５は、スイッチ４１０及び４２０を備える回路４０２の典型的な設計の概略図を示し、スイッチ４２０は可変ＶＯＦＦ制御電圧を有する。スイッチ４１０及び４２０は、図４Ａに関して上述したように、共通ノードに結合され、ＮＭＯＳトランジスタ及びレジスタを用いて実装される。スイッチ４１０は、レジスタ４１４を介してＮＭＯＳトランジスタ４１２のゲートにＶＯＮ制御電圧を適用することによってオンになる。スイッチ４２０は、レジスタ４２４を介してＮＭＯＳトランジスタ４２２のゲートにＶＯＦＦ制御電圧を適用することによってオフになる。スイッチ４１０は、ＶＩＮ信号を受信し、共通ノードへ通過させる。スイッチ４２０は、一方の端末においてＶＩＮ信号を観察し、他方の端末においてＶＰＯＲＴ  ＯＦＦ電圧を観察する。
【００３３】
ピーク電圧検出器４３２は、ＶＩＮ信号を受信し、ＶＩＮ信号のピーク電圧を検出し、検出されたピーク電圧を示す検出器出力を提供する。制御電圧生成器４５０は、検出器出力を受信し、スイッチ４２０のためのＶＯＦＦ制御電圧を生成する。図５に示す典型的な設計において、生成器４５０は、ＶＯＦＦ制御ユニット４５２及びデジタル・アナログ変換器（ＤＡＣ;digital-to-analog converter）４５４を含む。制御ユニット４５２は、検出器出力及びスイッチ４２０のためのオン／オフ制御を受信し、スイッチ４２０のために選択されたＶＯＦＦ制御電圧を示すデジタル制御を生成する。ＤＡＣ４５４は、ユニット４５２からのデジタル制御を受信し、ＶＯＦＦ制御電圧を生成する。
【００３４】
図５は、ＤＡＣを用いて可変ＶＯＦＦ制御電圧を生成する典型的な設計を示す。可変ＶＯＦＦ制御電圧は、例えば、レジスタ・ラダを介して取得されたプログラム可能電圧を用いて、又はＶＩＮ信号を受信しＶＯＦＦ制御電圧を提供するアナログ回路を用いて等、他の方式で生成されることもできる。
【００３５】
一般に、ＶＯＦＦ制御電圧は、任意のパラメータのセットの任意の関数に基づいて生成されうる。典型的な設計において、ＶＯＦＦ制御電圧は、以下のように生成されうる。  
ＶＯＦＦ＝ｆ（ＶＰＥＡＫ，ＶＴＨ，ＶＢＲＥＡＫＤＯＷＮ，Ｋ）    式（３）  
この場合、ｆ（）は、ＶＯＦＦ制御電圧のための任意の適切な関数であることができる。ＶＯＦＦは、（ｉ）ＮＭＯＳトランジスタ４２２の信頼性を改善するために、ピーク電圧が高くなるほど増加し、（ｉｉ）ＮＭＯＳトランジスタ４２２をより完全にオフにするために、ピーク電圧が低くなるほど減少する。ＶＯＦＦ制御電圧はまた、ＮＭＯＳトランジスタ４２２のブレークダウンを回避し、それらのＮＭＯＳトランジスタがオフになることを確実にするために、式（１）及び（２）が満たされるように制約されることもできる。
【００３６】
ＶＯＦＦ制御電圧はまた、他の要因に基づいて生成されることもできる。例えばＶＯＦＦ制御電圧は、スイッチ４２０の線形性を改善するために生成されうる。スイッチ４２０は、オフになった場合、非線形コンデンサとして動作することができる。ＶＯＦＦ制御電圧は、共通ノードにおけるＶＩＮ信号の第２、第３、及び／又は他の高調波が低くなるように生成されうる。ＶＯＦＦ制御電圧に対する高調波の振幅は、コンピュータ・シミュレーション、実験に基づいた測定値等を介して特徴付けられることができる。関数ｆ（）は、線形性を改善するために高調波が低減されるようにＶＯＦＦ制御電圧を生成するために、この特徴付けに基づいて定められうる。
【００３７】
可変ＶＯＮ制御電圧はまた、状態を改善するためにスイッチに適用されることもできる。挿入損失を低減するために、ピーク電圧が高くなると、ＶＯＮ制御電圧を増加させることが望ましい。
【００３８】
図６は、スイッチ４１０及び４２０を備える回路４０４の典型的な設計の概略図を示し、スイッチ４１０は可変ＶＯＮ制御電圧を有し、スイッチ４２０は可変ＶＯＦＦ制御電圧を有する。回路４０４は、図５に関して上述したように、ピーク電圧検出器４３２及び制御電圧生成器４５０を含む。回路４０４は更に、スイッチ４１０のための制御電圧生成器４４０を含む。生成器４４０は、ピーク電圧検出器４３２からの検出器出力及びスイッチ４１０のためのオン／オフ制御を受信し、スイッチ４１０のためのＶＯＮ制御電圧を生成する。図６に示す典型的な設計において、生成器４４０は、ＶＯＮ制御ユニット４４２及びＤＡＣ４４４を含む。制御ユニット４４２は、検出器出力を受信し、スイッチ４１０のために選択されたＶＯＮ制御電圧を示すデジタル制御を生成する。ＤＡＣ４４４は、ユニット４４２からのデジタル制御を受信し、ＶＯＮ制御電圧を生成する。可変ＶＯＮ制御電圧は、例えばレジスタ・ラダを介して取得されたプログラム可能電圧を用いるような、他の方式で生成されることもできる。
【００３９】
一般に、ＶＯＮ制御電圧は、任意のパラメータのセットの任意の関数に基づいて生成されうる。典型的な設計において、ＶＯＮ制御電圧は、以下のように生成されうる。  
ＶＯＮ＝ｇ（Ｖｐｅａｋ，ＶＴＨ，ＶＢＲＥＡＫＤＯＷＮ，Ｋ）    式（４）  
この場合ｇ（）は、ＶＯＮ制御電圧のための任意の適切な関数であることができる。ＶＯＮ制御電圧は、ＮＭＯＳトランジスタ４１２を介して挿入損失を低減するために、ピーク電圧が高くなるほど増加することができる。ＶＯＮ制御電圧はまた、目標範囲内の値に制約されることもできる。
【００４０】
ＶＯＮ制御電圧は、他の要因に基づいて生成されることもできる。例えば、ＶＯＮ制御電圧は、スイッチ４１０の線形性を改善するように生成されうる。ＶＯＮ制御電圧は、ＶＩＮ信号の第２、第３、及び／又は他の高調和が低くなるように生成されうる。ＶＯＮ制御電圧に対する高調和の振幅は、コンピュータ・シミュレーション、実験に基づいた測定値等を介して特徴付けられることができる。関数ｇ（）は、線形性を改善するために高調和が低減されるようにＶＯＮ制御電圧を生成するために、この特徴付けに基づいて定められうる。
【００４１】
共通ノードにおけるピーク電圧は、電圧定在波比（ＶＳＷＲ;voltage standing wave radio）における突然の変化によって、大きく増加することがある。例えば、共通ノードは、アンテナに結合されうる。アンテナ上での手、耳、及び／又は他の身体の部位の近接に基づく、ユーザによる人との触れ合いから、乱れが生じることがある。乱れは、アンテナが不通になる又はショートすることからも生じうる。いずれの場合にも、この乱れは、電力増幅器によって観察された負荷インピーダンスを激しく変化させ、より大きな電圧振幅を招きうる。共通ノードに結合され、オフになっている各スイッチは、長い／短い期間の信頼性の問題にかまうことなく、大きな電圧振幅に抵抗する必要があるだろう。これは、各ＭＯＳトランジスタにわたってより小さな電圧降下が生じるように、より多数のスタックされたＭＯＳトランジスタを用いて各スイッチを実装することにより、達成されうる。しかし、各スイッチのために多数のＭＯＳトランジスタを用いることにより、挿入損失及び全体効率は悪化しうる。
【００４２】
別の態様において、共通ノードに結合され、オフになっているスイッチは、ＶＳＷＲにおける突然の変化による大きな電圧振幅が検出された場合、オンに切り替わることができる。スイッチはその後、共通ノードにおける信号を回路接地の方へそらし、電圧振幅を低減し、ＭＯＳトランジスタへのダメージを回避することができる。
【００４３】
図７は、オンになったスイッチ７１０と、最初にオフになったＭ個のスイッチ７２０ａ乃至７２０ｍとを備える回路の典型的な設計の概略図を示す。この場合Ｍは、１以上の整数値であることができる。スイッチ７１０及びスイッチ７２０ａ乃至７２０ｍは、共通ノードに結合される。スイッチ７１０は、入力ＲＦ信号（ＶＩＮ）を受信している一方の端末と、共通ノードに結合された他方の端末とを有する。各スイッチ７２０は、共通ノードに結合された一方の端末と、交流電流（ＡＣ）接地であることができる、異なるＲＦ端子入力、ＲＦｉｎに結合された他方の端末とを有する。オフになっているスイッチ７２０は、必要であれば、ＶＩＮ信号をＡＣ接地の方へそらすために用いられうる。
【００４４】
スイッチ７１０は、図４ＡにおけるＮＭＯＳトランジスタ４１２ａ乃至４１２ｋ及びレジスタ４１４ａ乃至４１４ｋと同様の方式で結合された、Ｋ個のＮＭＯＳトランジスタ７１２ａ乃至７１２ｋ及びＫ個のレジスタ７１４ａ乃至７１４ｋを用いて実装される。各スイッチ７２０は、図４ＡにおけるＮＭＯＳトランジスタ４２２ａ乃至４２２ｋ及びレジスタ４２４ａ乃至４２４ｋと同様の方式で結合された、Ｋ個のＮＭＯＳトランジスタ７２２ａ乃至７２２ｋ及びＫ個のレジスタ７２４ａ乃至７２４ｋを用いて実装される。
【００４５】
スイッチ７１０は、レジスタ７１４を介してＮＭＯＳトランジスタ７１２のゲートにＶＯＮ制御電圧を適用することによってオンになる。各スイッチ７２０は、レジスタ７２４を介してＮＭＯＳトランジスタ７２２のゲートにＶＯＦＦ制御電圧を適用することによってオフになる。スイッチ７１０は、ＶＩＮ信号を受信し、共通ノードへ通過させる。各スイッチ７２０は、一方の端末においてＶＩＮ信号を観察し、他方の端末においてＡＣ接地を観察する。
【００４６】
ピーク電圧検出器７３２は、ＶＩＮ信号を受信し、ＶＩＮ信号のピーク電圧を検出し、検出されたピーク電圧を示す検出器出力を提供する。図７に示す典型的な設計において、各スイッチ７２０は、そのスイッチのためのＶＯＮ／ＯＦＦ制御電圧を生成する制御電圧生成器７５０に関連付けられる。各生成器７５０は、ピーク電圧検出器７３２からの検出器出力及び関連スイッチ７２０のためのオン／オフ制御を受信し、関連スイッチ７２０のためのＶＯＮ／ＯＦＦ制御電圧を生成する。図７に示す典型的な設計において、各生成器７５０は、ＶＯＮ／ＯＦＦ制御ユニット７５２及びＤＡＣ７５４を含む。制御ユニット７５２は、検出器出力を受信し、関連スイッチ７２０のために選択されたＶＯＮ／ＯＦＦ制御電圧を示すデジタル制御を生成する。ＤＡＣ７５４は、ユニット７５２からのデジタル制御を受信し、ＶＯＮ／ＯＦＦ制御電圧を生成する。可変ＶＯＮ／ＯＦＦ制御電圧は、他の方式で生成されることもできる。例えば、共通制御ユニットが、検出器出力及びＭ個のスイッチ７２０全てのためのオン／オフ制御を受信し、Ｍ個のＤＡＣ７５４のためのデジタル制御を生成することができ、これはその後、Ｍ個のスイッチ７２０のためのＭ個のＶＯＮ／ＯＦＦ制御電圧を生成することができる。
【００４７】
各制御ユニット７５２は、共通ノードでのＶＳＷＲにおける突然の変化によって、検出されたピーク電圧が大きすぎるかを判定することができる。所与の出力電力レベルに関して、ＶＩＮ信号は、ＶＩＮ信号のピーク対平均電力比（ＰＡＰＲ;peak to average power ratio）によって値の第１の範囲にわたって変化することができる。ＶＩＮ信号は、共通ノードでのＶＳＷＲにおける突然の変化によって、値の第２の範囲にわたって変化することができる。第２の範囲は、第１の範囲よりもかなり大きくなりうる。従って、ＶＳＷＲにおける突然の変化は、ピーク電圧が高閾値を上回った場合に宣言されうる。一例として、所与の出力電力レベルに関して、ピーク電圧は、特定のＰＡＰＲに関して１０Ｖに達することがある。ピーク電圧が１０Ｖを超えた場合、ＶＳＷＲにおける突然の変化が宣言されうる。一般に、高閾値は、ＰＡＰＲによるＶＩＮ信号における通常の変化が、ＶＳＷＲにおける突然の変化の宣言を招かないように、十分に高く設定されうる。この高閾値は、ＶＳＷＲにおける突然の変化が宣言されうる前に、ピーク電圧が極度に大きくなる必要がないように、十分に低く設定されうる。
【００４８】
ＶＳＷＲにおける突然の変化によって、ピーク電圧が極度に大きく（例えば、高閾値よりも大きく）なった場合、スイッチ７２０ａ乃至７２０ｍのうちの１つ又は複数がオンになり、ＶＩＮ信号は、オンになった各スイッチ７２０を介して回路接地の方へそらされうる。オンになった各スイッチ７２０は、ＶＩＮ信号を減衰させ、ピーク電圧が大きくなりすぎることを防ぐことができる。減衰の量は、可変又はプログラム可能であることができる。例えば、ピーク電圧は、複数の高閾値に対して比較されうる。ピーク電圧が高閾値を大きく上回った場合ほど、大きい減衰が適用されうる。
【００４９】
可変減衰は、様々な方式によって達成されうる。典型的な設計において、オンになった各スイッチ７２０は、ピーク電圧が大きくなるにつれＶＯＮ／ＯＦＦ制御電圧が大きくなるほど、オンになるのが難しくなる。別の典型的な設計において、異なる数のスイッチ７２０又は異なる組み合わせのスイッチ７２０が、検出されたピーク電圧に依存してオンになりうる。例えば、ピーク電圧が大きくなるほど、多くのスイッチ７２０がオンになることができる。両方の典型的な設計に関して、ＶＩＮ信号を減衰させるために更なるブロックは必要ないので、性能への影響はない又はほとんどない。更に、各スイッチは、ＶＳＷＲにおける突然の変化が起こった場合でも特定の電圧を超えることのない、少数のスタックされたＭＯＳトランジスタを用いて設計されうるので、改善されたスイッチ性が達成されうる。
【００５０】
式（３）における関数ｆ（）は、（ｉ）ＮＭＯＳトランジスタ７２２をより完全にオフにするために、ピーク電圧が低いほど小さい制御電圧、（ｉｉ）ＮＭＯＳトランジスタの信頼性を改善するために、ピーク電圧が高いほど大きい制御電圧、及び（ｉｉｉ）ＶＩＮ信号を減衰させるために、ピーク電圧が高くてもＮＭＯＳトランジスタ７２２をオンにするための高い制御電圧、を提供するように定義されうる。従って関数ｆ（）は、ピーク電圧が高いほど、高い制御電圧を提供することができる。関数ｆ（）は、線形関数であることができる。関数ｆ（）はまた、ＶＳＷＲにおける突然の変化を検出するために用いられた高い閾値の各々に関する不連続性を有する非線形関数であることもできる。
【００５１】
図８は、ピーク電圧検出器８００の典型的な設計のブロック図を示し、これは、図５及び６におけるピーク電圧検出器４３２及び図７におけるピーク電圧検出器７３２のためにも用いられうる。ピーク電圧検出器８００において、コンデンサ８１２及び８１４は直列に結合され、コンデンサ８１２の上端はＶＩＮ信号を受信しており、コンデンサ８１４の下端は回路接地に結合されている。コンデンサ８１２及び８１４は、電力結合器として動作し、また、ピーク検出器８２０へ検出器入力信号（ＶＤＥＴ＿ＩＮ）を提供することができる分圧器としても動作する。ＶＤＥＴ＿ＩＮ信号は、ＶＩＮ信号の減衰されたバージョンであり、ＶＳＷＲにおける突然の変化の間に大きくなりうる。分圧器は、ＶＳＷＲにおける突然の変化中の高電圧からピーク検出器８２０を保護する。
【００５２】
ピーク検出器８２０は、ＶＤＥＴ  ＩＮ信号のピーク電圧を検出し、検出されたピーク電圧を示す検出信号を提供する。ピーク検出器８２０において、レジスタ８２２は、バイアス電圧（ＶＢＩＡＳ）を受信している一方の端と、電源（ＶＤＤ）に結合されたドレーンを有するＮＭＯＳトランジスタ８２４のゲートに結合された他方の端とを有する。ＮＭＯＳトランジスタ８２４はまた、自身のゲートにおいてＶＤＥＴ  ＩＮ信号を受信し、自身のソースにおいて検出信号を提供する。ＶＩＮ信号は、コンデンサ８１２及び８１４及びレジスタ８２２によって形成されたハイパス・フィルタを観察する。コンデンサ８２６及び電流源８２８は、ＮＭＯＳトランジスタ８２４のソースと回路接地との間に結合される。電流源８２８は、ＩＢのバイアス電流を提供する。ＮＭＯＳトランジスタ８２４は、順バイアス・ダイオードを整流するように動作し、正整流電圧を得るためにコンデンサ８２６の方へ電荷を整流する。コンデンサ８２６への電荷移動を双方向にするために、電流源８２８は、ピーク検出器８２０が時間可変性波形に応答することができるように、持続性電流シンクとして動作する。
【００５３】
バッファ８３０は、ピーク検出器８２０からの検出された信号をバッファリングし、コンデンサ８２６からの電荷漏洩を防止する。ＤＡＣ８４０は、デジタル制御（例えば、デジタル閾値）を受信し、デジタル制御に基づいて閾値電圧を生成する。ＤＡＣ８４０は、様々なデジタル制御値に応答して様々な閾値電圧を生成することができる。比較器８５０は、バッファ８３０からの出力電圧及びＤＡＣ８４０からの閾値電圧を受信し、それら２つの電圧を比較し、比較の結果に基づいて検出器出力を生成する。
【００５４】
図８は、ピーク電圧検出器の典型的な設計を示す。ピーク電圧検出器は、他の方式で実装されることもできる。ピーク電圧検出器は、例えば図８に示すように、入力信号におけるピーク電圧を検出することができる。ピーク電圧検出器はまた、入力信号の二乗平均平方根（ＲＭＳ; root mean square）電圧、あるいは入力信号のＲＭＳ電圧とピーク電圧との両方を検出することもできる。一般に、ピーク電圧検出器は、ピーク電圧、ＲＭＳ電圧等によって求められうる、入力信号のマグニチュード（magnitude）を検出することができる。ピーク電圧検出器の出力は、スイッチのための可変制御電圧を生成するために用いられうる。
【００５５】
図５乃至７に示す典型的な設計において、制御電圧生成器は、ピーク電圧検出器からの検出器出力を受信し、関連ＤＡＣのためのデジタル制御を生成するための制御ユニットを含むことができる。制御ユニットは、様々な方式で実装されうる。１つの典型的な設計において、制御ユニットは、検出器出力を受信し、対応するデジタル制御を提供することができる１つ又は複数のルックアップ・テーブルを用いて実装されうる。例えば１つのルックアップ・テーブルは、スイッチがオンになった場合に用いられ、別のルックアップ・テーブルは、スイッチがオフになった場合に用いられることができる。別の設計において、制御ユニットは、デジタル・ロジックを用いて実装されうる。また別の典型的な設計において、制御ユニットは、例えば図１のデータ・プロセッサ１１０のようなプロセッサによって実装されうる。制御ユニットは、他の方式で実装されることもできる。
【００５６】
典型的な設計において、装置は、例えば図５に示すような、スイッチ、ピーク電圧検出器、及び制御電圧生成器を備えることができる。スイッチ（例えば、スイッチ４２０）は、スタックされたＭＯＳトランジスタと、ＭＯＳトランジスタのゲートに結合されたレジスタとを用いて実装されうる。スイッチは、１つの端末において入力信号を受信し、オフになりうる。ピーク電圧検出器は、例えば入力信号のＲＭＳ測定値及び／又はピーク電圧測定値に基づいて、入力信号のピーク電圧を検出することができる。制御電圧生成器は、検出されたピーク電圧に基づいて、スイッチをオフにするための可変制御電圧を生成することができる。典型的な設計において、制御電圧生成器は、例えば図５に示すような制御ユニット及びＤＡＣを備えることができる。制御ユニットは、検出されたピーク電圧に基づいてデジタル制御を生成することができる。ＤＡＣは、デジタル制御を受信し、スイッチのための可変制御電圧を生成することができる。制御電圧生成器は、他の方式で実装されることもできる。あらゆる場合において、制御電圧生成器は、検出されたピーク電圧、閾値電圧、ブレークダウン電圧等を備えることができる少なくとも１つのパラメータの関数に基づいて、可変制御電圧を生成することができる。可変制御電圧は、検出されたピーク電圧が大きいほど、大きいマグニチュードを有することができる。
【００５７】
別の典型的な設計において、装置は、例えば図６に示すような、スイッチ、ピーク電圧検出器、及び制御電圧生成器を備えることができる。スイッチ（例えば、スイッチ４１０）は、１つの端末において入力信号を受信し、オンになりうる。ピーク電圧検出器は、入力信号のピーク電圧を検出することができる。制御電圧生成器は、検出されたピーク電圧に基づいてデジタル制御を生成し、デジタル制御に基づいて、スイッチをオンにするための可変制御電圧を生成することができる。可変制御電圧は、挿入損失を低減するために、検出されたピーク電圧が大きいほど、大きいマグニチュードを有することができる。
【００５８】
また別の典型的な設計において、装置は、例えば図７に示すような、スイッチ、ピーク電圧検出器、及び制御電圧生成器を備えることができる。スイッチ（例えば、スイッチ７２０ａ）は、１つの端末において入力信号を受信することができる。ピーク電圧検出器は、入力信号のピーク電圧を検出することができる。制御電圧生成器は、検出されたピーク電圧に基づいて、スイッチをオフ又はオンにするための制御電圧を生成することができる。スイッチは、オフになった場合、入力信号をブロックすることができ、オンになった場合、入力信号を減衰させることができる。
【００５９】
制御電圧生成器は、（ｉ）検出されたピーク電圧が第１のレベルを下回った場合スイッチをオフにし、（ｉｉ）検出されたピーク電圧が第２のレベルを上回った場合スイッチをオンにするための制御電圧を生成することができる。第２のレベルは、第１のレベルと等しい又はそれより大きくなりうる。スイッチは、オフ状態からオン状態へ、突然又は徐々に変わることができる。第１及び第２のレベルは、ピーク電圧を検出するために用いられた閾値によって決定されうる。第１及び第２のレベルはまた、制御電圧対検出されたピーク電圧の関数における値に対応することができる。制御電圧生成器は、（ｉ）スイッチのための一定のオフ制御電圧、又は（ｉｉ）スイッチをオフにするための、検出されたピーク電圧に基づいた可変オフ制御電圧、を生成することができる。制御電圧生成器はまた、（ｉ）スイッチのための一定のオン制御電圧、又は（ｉｉ）スイッチをオンにするための、検出されたピーク電圧に基づいた可変オン制御電圧、を生成することもできる。可変オン制御電圧は、検出されたピーク電圧が第２のレベルを大きく上回るほど、大きい減衰を提供するために、スイッチをオンにしやすくなることができる。
【００６０】
装置は、例えば図７に示すような、１つの端末において入力信号を受信することができる少なくとも１つの追加のスイッチを備えることができる。スイッチのうちの１つ又は複数は、検出されたピーク電圧が第２のレベルを上回った場合、オンになることができる。例えば、検出されたピーク電圧が第２のレベルを大きく上回るほど、多くのスイッチがオンになりうる。
【００６１】
また別の典型的な設計において、例えば図５、６、又は７に示すように、集積回路は、共通ノードに結合された第１及び第２のスイッチを備えることができる。スイッチは、スイッチプレクサの一部であるか、送信機内の他のスイッチであることができる。第２のスイッチは、共通ノードにおけるピーク電圧に基づいて生成されうる可変制御電圧によってオフにされうる。第２のスイッチはまた、ピーク電圧が特定のレベルを上回った場合、可変制御電圧によってオンにされうる。第１のスイッチは、例えば一定の制御電圧、あるいはピーク電圧に基づいて生成された別の可変制御電圧によってオンにされうる。集積回路は更に、ピーク電圧検出器と制御電圧生成器とを備えることができる。ピーク電圧検出器は、ピーク電圧を検出することができる。制御電圧生成器は、検出されたピーク電圧に基づいて、第２のスイッチのための可変制御電圧を生成することができる。別の制御電圧生成器が、検出されたピーク電圧に基づいて、第１のスイッチのための別の可変制御電圧を生成することができる。
【００６２】
図９は、スイッチを制御する処理９００の典型的な設計を示す。スイッチをオフにするためのインジケーション(indication)が受信されうる（ブロック９１２）。スイッチによって観察されたピーク電圧が検出されうる（ブロック９１４）。スイッチをオフにするための第１の可変制御電圧が、検出されたピーク電圧に基づいて生成されうる（ブロック９１６）。ブロック９１６の典型的な設計において、検出されたピーク電圧に基づいてデジタル制御が生成されうる。スイッチのための第１の可変制御電圧がその後、デジタル制御に基づいて生成されうる。第１の可変制御電圧はまた、他の方式で生成されることもできる。検出されたピーク電圧が大きいほど、第１の可変制御電圧は大きいマグニチュードを有することができる。第１の可変制御電圧は、スイッチをオフにするためにスイッチへ提供されうる（ブロック９１８）。
【００６３】
検出されたピーク電圧が特定のレベルを上回った場合、第１の可変制御電圧は、スイッチをオンにするために生成されうる（ブロック９２０）。第１の可変制御電圧はその後、スイッチをオンにするためにスイッチへ提供され、減衰を提供することができる（ブロック９２２）。
【００６４】
スイッチをオンにするためのインジケーションが受信されうる（ブロック９２４）。スイッチをオンにするための第２の可変制御電圧が、検出されたピーク電圧に基づいて生成されうる（ブロック９２６）。第２の可変制御電圧は、スイッチをオンにするためにスイッチへ提供される（ブロック９２８）。
【００６５】
本明細書で説明された可変制御電圧を有するスイッチは、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、印刷回路板（ＰＣＢ）、電子デバイス等において実装されうる。スイッチはまた、例えば相補型金属酸化膜半導体（ＣＭＯＳ）、ＮＭＯＳ、ＰＭＯＳ、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコン・ゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）等を用いて製造することもできる。スイッチはまた、例えば酸化ケイ素又はガラスのような絶縁体の最上部にシリコンの薄い層が形成されるＩＣ処理である、シリコン・オン・インシュレータ（ＳＯＩ）を用いて製造することもできる。スイッチのためのＭＯＳトランジスタは、シリコンの薄い層の上に形成されうる。ＳＯＩ処理は、スイッチの寄生容量を低減することができ、高速動作を可能にすることができる。
【００６６】
本明細書で説明された可変制御電圧を用いてスイッチを実装する装置は、独立型デバイスであるか、又は大きなデバイスの一部であることができる。デバイスは、（ｉ）独立型ＩＣ、（ｉｉ）データ及び／又は命令を格納するためのメモリＩＣを含むことができる１つ又は複数のＩＣのセット、（ｉｉｉ）例えばＲＦ受信機（ＲＦＲ）又はＲＦ送信機／受信機（ＲＴＲ）のようなＲＦＩＣ、（ｉｖ）例えばモバイル局モデム（ＭＳＭ）のようなＡＳＩＣ、（ｖ）他のデバイス内に組み込まれうるモジュール、（ｖｉ）受信機、セルラ電話、無線デバイス、ハンドセット、又はモバイル・ユニット、（ｖｉｉ）その他、であることができる。
【００６７】
１つ又は複数の典型的な設計において、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、又はそれらの任意の組み合わせによって実現されうる。ソフトウェアによって実現される場合、機能は、コンピュータ読取可能媒体上の１つ又は複数の命令又はコードとして格納又は送信されうる。コンピュータ読取可能媒体は、１つの場所から別の場所へのコンピュータ・プログラムの転送を可能にする任意の媒体を含む通信媒体とコンピュータ記憶媒体との両方を含む。記憶媒体は、コンピュータによってアクセスすることができる任意の利用可能な媒体であることができる。限定ではなく一例として、そのようなコンピュータ読取可能媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ又は他の光学ディスク記憶媒体、磁気ディスク記憶媒体又は他の磁気記憶デバイス、又は、所望のプログラム・コードを命令又はデータ構成の形式で搬送あるいは格納するために用いることができ、コンピュータによってアクセスすることができる他の任意の媒体を備えることができる。また、任意の接続が適宜、コンピュータ読取可能媒体と称される。例えば、ソフトウェアが、同軸ケーブル、光ファイバ・ケーブル、ツイスト・ペア、デジタル加入者線（ＤＳＬ）、又は例えば赤外線、ラジオ、及びマイクロ波のような無線技術を用いて、ウェブサイト、サーバ、又は他の遠隔ソースから送信された場合、同軸ケーブル、光ファイバ・ケーブル、ツイスト・ペア、ＤＳＬ、又は例えば赤外線、ラジオ、及びマイクロ波のような無線技術は、媒体の定義に含まれる。ディスク（disk）及びディスク（disc）は、本明細書において用いられる場合、コンパクト・ディスク（disc）（ＣＤ）、レーザ・ディスク（disc）、光学ディスク（disc）、デジタル・バーサタイル・ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）、及びブルーレイ（登録商標）ディスク（disc）を含み、ディスク（disk）は通常データを磁気的に再生し、ディスク（disc）はレーザを用いてデータを光学的に再生する。上記の組み合わせもまた、コンピュータ読取可能媒体の範囲に含まれるべきである。
【００６８】
本開示の上記説明は、当業者をして、本開示の製造又は利用を可能とするために提供された。本開示に対する様々な変形例が当業者には容易に明らかとなり、本明細書において定義された一般原理は、本開示の範囲から逸脱することなく他の変形例にも適用されうる。従って、本開示は、本明細書で説明された設計及び例に限定されることは意図されておらず、本明細書に開示された原理及び新規特徴と整合が取れた最も広い範囲と一致するように意図されている。
【図１】
2013501408.tif 000005
【図２】
2013501408.tif 000006
【図３】
2013501408.tif 000007
【図４Ａ】
2013501408.tif 000008
【図４Ｂ】
2013501408.tif 000009
【図５】
2013501408.tif 000010
【図６】
2013501408.tif 000011
【図７】
2013501408.tif 000012
【図８】
2013501408.tif 000013
【図９】
2013501408.tif 000014
【国際調査報告】
2013501408.tif 000015
2013501408.tif 000016
2013501408.tif 000017