(57)【要約】【解決手段】  装置は、データを通信するためのデータバスを定義する複数のデータ線を含む。制御器は、複数のデータタイムスロットを用いてデータバスを介して複数のデータ転送を通信するように動作し、データタイムスロットの少なくともサブセットに対して、制御器は、関連データタイムスロットの間に通信されるビットが反転されている旨を示す関連データバス反転標識を通信するように動作し、データ転送のサブセットに対するデータバス反転標識は、データバス反転ベクトルへとグループ化され、制御器は、データバス反転ベクトルの反転を示すグローバルデータバス反転標識を通信するように動作する。【選択図】図３
2013524383.tif 000002
【特許請求の範囲】
【請求項１】
データを通信するためのデータバス（１３０）を定義する複数のデータ線（１４０）と、
複数のデータタイムスロットを用いて前記データバス（１３０）を介して複数のデータ転送を通信するように動作する制御器（１２５）と、を備える装置であって、
前記データタイムスロットの少なくともサブセットに対して前記制御器は関連データタイムスロットの間に通信されるビットが反転されている旨を示す関連データバス反転標識を通信するように動作し、前記データ転送の前記サブセットに対する前記データバス反転標識はデータバス反転ベクトル（１４５，１６５，１７０）へとグループ化され、前記制御器（１２５）は前記データバス反転ベクトル（１４５，１６５，１７０）の反転を示すグローバルデータバス反転標識（１５０，１７５，１８０）を通信するように動作する装置。
【請求項２】
データマスク線（１３５）を更に備え、前記制御器（１２５）は前記データマスク線（１３５）を介して前記グローバルデータバス反転標識（１５０）を通信するように動作する請求項１の装置。
【請求項３】
前記データバス反転ベクトル（１５０）は前記複数のデータタイムスロット以外の制御タイムスロットにおいて前記データ線（１４０）を介して通信され、前記制御器（１２５）は前記制御タイムスロットの間に前記データマスク線（１３５）を介して前記グローバルデータバス反転標識（１５０）を通信するように動作する請求項２の装置。
【請求項４】
前記制御器（１２５）は書き込み動作の間の前記データ転送に対して前記データマスク線（１３５）を介してデータマスク情報を通信するように動作する請求項３の装置。
【請求項５】
前記データバス反転ベクトル（１４５，１６５，１７０）は前記複数のデータタイムスロット以外の制御タイムスロットにおいて前記データ線（１４０）を介して通信され、前記グローバルデータバス反転標識（１５０）は前記制御タイムスロットの間に前記データ線（１４０）を介して通信される請求項１の装置。
【請求項６】
前記データ線（１４０）は第１のグループ及び第２のグループへとグループ化され、前記データバス反転ベクトルは前記第１のグループに関連付けられる第１の部分（１７５）及び前記第２のグループに関連付けられる第２の部分（１８０）を有し、前記第１の部分（１７５）は前記データタイムスロットの第１のサブセットをカバーし、前記第２の部分（１８０）は前記タイムスロットの第２のサブセットをカバーし、前記第１のサブセットに含まれないデータタイムスロットは前記第２のサブセットに含まれないデータタイムスロットと重複しない請求項５の装置。
【請求項７】
前記第１のグループは第１のメモリ（１５５）に関連付けられ、前記第２のグループは第２のメモリ（１６０）に関連付けられる請求項６の装置。
【請求項８】
プロセッサ（１００）とメモリ（１０５）とを更に備え、
前記複数のデータ線（１４０）は前記プロセッサ（１００）を前記メモリ（１０５）に接続する請求項１の装置。
【請求項９】
複数のデータタイムスロットを用いデータバス（１３０）を定義する複数のデータ線（１４０）を介して複数のデータ転送を通信することと、
前記データタイムスロットの少なくともサブセットに対するデータバス反転標識であって関連データタイムスロットの間に通信されるビットが反転されている旨を示すデータバス反転標識を通信することと、
データバス反転ベクトル（１４５，１６５，１７０）の反転を示すグローバルデータバス反転標識（１５０，１７５，１８０）を通信することと、を備え、
前記データ転送の前記サブセットに対する前記データバス反転標識は前記データバス反転ベクトル（１４５，１６５，１７０）へとグループ化される方法。
【請求項１０】
前記グローバルデータバス反転標識（１５０，１７５，１８０）を通信することは前記データ線（１４０）の少なくとも１つを用いて前記グローバルデータバス反転標識（１５０，１７５，１８０）を通信することを備える請求項９の方法。
【請求項１１】
前記データバス反転ベクトル（１４５，１６５，１７０）は前記データタイムスロットの総数未満をカバーし、前記グローバルデータバス反転標識（１５０，１７５，１８０）は少なくとも１つの制御タイムスロットの間に前記データバス反転ベクトル（１４５，１６５，１７０）と共に通信される請求項１０の方法。
【請求項１２】
前記グローバルデータバス反転標識（１５０）を通信することは前記データ線（１４０）以外の前記データバス（１３０）に関連する信号線（１３５）を用いて前記グローバルデータバス反転標識（１５０）を通信することを備える請求項９の方法。
【請求項１３】
前記信号線（１３５）はデータマスク線（１３５）を備える請求項１２の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
開示される主題は、概してコンピューティングシステムに関し、より特定的にはデータバス反転信号伝達(data bus inversion signaling)を用いて同時スイッチング出力(simultaneous switching outputs)を低減するための方法及び装置に関する。
【背景技術】
【０００２】
コンピューティングシステムにおいては、プロセッサ又は他のコンピューティングデバイスによってその動作の間に使用される大量のデータを記憶するために、ダイナミックメモリデバイスが用いられる。データはコンピューティングデバイスとメモリデバイスの間でメモリバスを介して転送される。このような電子システムにおいては、通常、電気的な「１」を駆動するのと、電気的な「０」を駆動するのとで、異なる電力要求が存在する。例えばある種のダブルデータレート（ＤＤＲ）同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）においては、「１」を駆動するよりも「０」を駆動する方が大きな電力を消費する。
【０００３】
データバス反転（ＤＢＩ）は、交互信号伝達状態(alternate signaled states)の両者間で消費電力が非対称なシステムに対してデータバスを選択的に反転することによってＤＣ電力消費を低減することを目的としたＩ／Ｏ信号伝達技術である。データを通信するデバイス（即ち書き込み動作のためのプロセッサ又は読み出し動作のためのメモリデバイス）は、１つのビット転送時間の間にバス上で駆動される「０」の数をカウントし、半分を超えてバスが電気的に「０」であれば、バス状態は反転される。バス反転が生じたことを示すために、ＤＢＩ標識ビットが切り換えられる。当該ビット転送時間における「０」及び「１」の数がバス幅の半分以下である場合には、反転は生じない。受信デバイスがデータを処理する場合、ＤＢＩ標識ビットは、データを再び反転して元のデータパターンを再構成するためのトリガーとして用いられる。このようにして、１つのビット転送時間内に送信される「１」の平均数が増大させられ、それによりＤＣ電力が低減される。バス反転はアドレス線の場合にも用いられ得る。従って、ここで用いられる「データバス反転」の用語は、ＤＱバス又はアドレスバス等の任意の種類のバス反転に一般的に適用される。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＤＢＩはまた、２つの連続するビット時間転送において「１」へ変化する出力の数から「０」へ変化する出力の数を差し引いた値の絶対値として定義される同時スイッチング出力（ＳＳＯ）を低減する特性を有する。「０」を伝送するよりも「１」を伝送する方が低電力であるシステムにおいては、伝送されたＤＢＩビットは、非反転に対して「１」で定義され、反転に対して「０」で定義される。全てのビット転送時間が反転を必要とする場合（例えば「０」のストリームの場合であり、この場合「１」へと反転されることになる）であって且つＤＢＩベクトルが最後のデータ転送時間の後に伝送される場合、システムは、最後のデータ転送が全て「１」であり且つＤＢＩビット転送が全て「０」である最悪の状況のＳＳＯ遷移に直面する。従って、ＤＢＩは、新たなＳＳＯ問題を導入し得るし、また全体的なＳＳＯ利益を損ねる可能性がある。
【０００５】
この文書のこの欄は、以下に説明され且つ／又は特許請求に係る開示される主題の種々の態様に関連し得る技術の種々の態様を紹介することを意図されている。この欄は、開示される主題の種々の態様のより良い理解を容易にするための背景的情報を提供する。このことを考慮してこの文書のこの欄における記述が読まれるべきであること及び従来技術としての了解ではないことが理解されるべきである。開示される主題は、上述の１つ以上の問題の影響を克服し又は少なくとも低減することに向けられている。
【課題を解決するための手段】
【０００６】
開示される主題の幾つかの態様の基本的な理解を提供するために、開示される主題の簡略化された概要を以下に提示する。この概要は開示される主題の包括的な概説である。開示される主題の鍵となる若しくは臨界的な要素を特定すること又は開示される主題の範囲を表すことは意図されていない。その唯一の目的は、後で議論される更に詳細な説明への序として、幾つかの概念を単純化された形態で提示することである。
【０００７】
開示される主題の１つの態様は、データを通信するためのデータバスを定義する複数のデータ線を含む装置において見られる。制御器は、複数のデータタイムスロットを用いてデータバスを介して複数のデータ転送を通信するように動作し、データタイムスロットの少なくともサブセットに対して、制御器は、関連データタイムスロットの間に通信されるビットが反転されている旨を示す関連データバス反転標識を通信するように動作し、データ転送のサブセットに対するデータバス反転標識は、データバス反転ベクトルへとグループ化され、制御器は、データバス反転ベクトルの反転を示すグローバルデータバス反転標識を通信するように動作する。
【０００８】
開示される主題の別の態様は、複数のデータタイムスロットを用いデータバスを定義する複数のデータ線を介して複数のデータ転送を通信することと、データタイムスロットの少なくともサブセットに対するデータバス反転標識であって関連データタイムスロットの間に通信されるビットが反転されている旨を示すデータバス反転標識を通信することと、データバス反転ベクトルの反転を示すグローバルデータバス反転標識を通信することと、を含む方法において見られ、データ転送のサブセットに対するデータバス反転標識は、データバス反転ベクトルへとグループ化される。
【図面の簡単な説明】
【０００９】
開示される主題は添付の図面を参照して以下に説明され、図面において同様の参照番号は同様の要素を表す。
【００１０】
【図１】図１は外部メモリとインタフェースするマイクロプロセッサの単純化されたブロックレベル図である。
【図２】図２は図１のシステムにおけるメモリ制御器とメモリの間でのインタフェースを示す単純化されたブロック図である。
【図３】図３はサイドバンドＤＢＩ信号伝達技術を用いるデータ転送を示す図（その１）である。
【図４】図４はサイドバンドＤＢＩ信号伝達技術を用いるデータ転送を示す図（その２）である。
【図５】図５はサイドバンドＤＢＩ信号伝達技術を用いるデータ転送を示す図（その３）である。
【図６】図６は図１のシステムにおけるメモリ制御器とメモリの間でのインタフェースの代替的な実施形態を示す単純化されたブロック図である。
【図７】図７はグローバルＤＢＩ信号伝達技術を用いるデータ転送を示す図である。
【００１１】
開示される主題は種々の修正及び代替的な形態を許容する一方で、その特定の実施形態が図面において例として示されており、またここに詳細に説明される。しかし、具体的な実施形態のここでの説明は、開示される主題を開示される特定の形態に限定することを意図されておらず、むしろそれとは逆に、添付の特許請求の範囲によって画定される開示される主題の精神及び範囲内にある全ての修正、均等なもの及び代替案を網羅することが意図されている。
【発明を実施するための形態】
【００１２】
開示される主題の１つ以上の具体的な実施形態が以下に説明される。開示される主題は、ここに含まれる実施形態及び図示に限定されるものではなく、むしろ特許請求の範囲内にある実施形態の一部や異なる実施形態の要素の組み合わせを含む実施形態の修正された形態を含むことが具体的に意図されている。任意のそのような実際の実装の開発においては、任意のエンジニアリング又は設計プロジェクトにおいて見られるように、システム関連及びビジネス関連の制約の遵守等の実装毎に変わり得る設計者の具体的な目標を達成するために、種々の実装固有の決定がなされる必要があることが理解されるべきである。また、そのような開発努力は得てして複雑で且つ時間を費やすものであるが、この開示の利益を享受する当業者にとっては設計、製造及び製品化のルーチン的な業務であろうことが理解されるべきである。明示的に「臨界的」又は「本質的」であるものとして示されている場合を除き、本出願のいずれの内容も、開示される主題に対して臨界的又は本質的であると考えられることはない。
【００１３】
次に添付の図面を参照して、開示される主題を説明する。説明のみを目的とし且つ開示される主題を当業者にとって周知である詳細で不明瞭にすることのないように、種々の構造、システム及びデバイスが図面に模式的に示されている。にもかかわらず、添付の図面は、開示される主題の例証的な例を記載し且つ説明するために含まれている。ここで用いられる語句は、関連分野を含めた当業者によるそれらの語句の理解と一致する意味を有するもとのして理解され且つ解釈されるべきである。ある用語又は句の特別の定義、即ち当業者によって理解される通常の且つ慣例的な意味とは異なる定義は、ここでのその用語又は句の一貫した使用によって暗示されることが意図されるわけではない。ある用語又は句が特別な意味、即ち当業者によって理解される以外の意味を有することが意図される限りにおいて、そのような特別な定義は、その用語又は句に対するその特別な定義を直接的且つ明白に提供する定義的な方法において明細書内に明示的に記載されることになる。
【００１４】
次に、種々の図面を通して同様の参照番号が類似の要素に対応する図面を参照すると、特に図１を参照すると、外部メモリ１０５に結合されるマイクロプロセッサ１００との関連において、開示される主題が説明されることになる。当業者であれば、これらの要素及び他の要素からコンピュータシステムが構成され得ることを認識するはずである。しかし、本発明を不明瞭にすることを避けるために、本発明の理解に有用である要素のみが含まれている。
【００１５】
１つの実施形態においては、マイクロプロセッサ１００は、一対の実質的に類似のモジュール、即ちモジュールＡ１１０及びモジュールＢ１１５を採用している。モジュール１１０，１１５は同様の処理能力を含む。モジュール１１０，１１５は、ソフトウエアの制御の下での処理を行い、従ってメモリ、例えば外部メモリ１０５並びに／又は共有Ｌ３キャッシュ１２０及び／若しくは内部キャッシュ（図示せず）等のキャッシュ、にアクセスする。メモリバス１３０を介してモジュール１１０，１１５を外部メモリ１０５とインタフェースするために、集積化メモリ制御器１２５が設けられている。当業者であれば、モジュール１１０，１１５の各々が他の有用なタスクを行うための追加的な回路を含み得ることを理解するはずである。
【００１６】
概してメモリバス１３０は、データ線（ＤＱ）、アドレス線（ＡＤ）並びにチップ選択（ＣＳ）、書き込みイネーブル（ＷＥ）、バンク選択（ＢＳ）、列アクセスストローブ（ＣＡＳ）、行アクセスストローブ（ＲＡＳ）、データマスク（ＤＭ）及びクロック（ＣＬＫ）等の制御線（ＣＴＬ）を含む。例示される実施形態においては、外部メモリ１０５はダブルデータレート（ＤＤＲ）メモリであり、この場合データはクロック信号の立ち上がりエッジ及び立下りエッジの両方において転送され得る。
【００１７】
集積化メモリ制御器１２５及び外部メモリ１０５はデータバス反転（ＤＢＩ）スキームを用いて通信し、ここではデバイスの電力消費を低減するために及び同時スイッチング出力（ＳＳＯ）の数を制限することにより雑音を低減するために、ＤＱ線及び／又はアドレス線上で駆動されるビットが反転され得る。例示のみを目的として以下の例はＤＱ線の反転に関連しているが、この概念はアドレスバス等の任意のバスに適用可能である。概してデータ転送はｎ個のタイムスロットを占有し、またデータバス反転はｎビットのＤＢＩベクトルによって制御され、この場合、ベクトルにおける各ビットは、当該タイムスロットにおいて関連ビットが既に反転されているかどうかを示す。ＤＢＩベクトルそれ自身が既に反転されているかどうかを示すために、従来のＤＢＩベクトルに加えてグローバルＤＢＩ（ＤＢＩＧ）ビットが用いられる。グローバルＤＢＩ制御を設けることで制御の程度が高まり、電力節約及び／又は雑音特性がＤＢＩベクトルによって低下することがない。
【００１８】
幾つかの実施形態においては、グローバルＤＢＩビットはデータタイムスロットの範囲内で通信されてよいが、他の実施形態においては、グローバルＤＢＩビットはサイドバンド信号を用いて（即ちデータ転送のビットの外側で）通信されてよい。
【００１９】
図２〜５を参照すると、サイドバンド信号を用いてグローバルＤＢＩ制御ビットを通信するための第１のトポロジーが示されている。図２の実施形態においては、外部メモリ１０５は８ビットデータバスを有しており且つデータ転送は８つのデータタイムスロット、１つのＤＢＩ制御タイムスロット及び１つのサイクル冗長性チェック(cyclic redundancy check)（ＣＲＣ）タイムスロットを用いて実装されることが仮定されている。また、ビット値の「１」は外部メモリ１０５に対する低電力状態であることが仮定されている。従来的には、ＤＱ線１４０上のデータがいつ有効になるのかを示すために、データマスク（ＤＭ）線１５５が書き込み動作の間に用いられる。あるデータスロットに対してＤＭビットが有効化されると、当該データは無視される。ＤＭ線１３５は読み出し動作の間には典型的には用いられない。本実施形態に従うと、書き込み動作に対しては図３に示されるように、また読み出し動作に対しては図４又は５に示されるように、ＤＢＩ信号伝達情報を通信するためにＤＭ線１３５が双方向で用いられる。
【００２０】
図３の書き込み動作に示されるように、データタイムスロット０〜７は従来どおりに実装され、ここでＤＭビットは書き込まれつつあるバイトを選択的にマスクするために用いられる。タイムスロット８の間、ＤＱ線１４０上でＤＢＩベクトル１４５が通信され、先行するデータスロットにおけるバイトが既に反転されていたかどうかを示す。グローバルＤＢＩ（ＤＢＩＧ）ビット１５０はＤＭ線１３５を用いて通信される。従って、ＤＢＩＧビット１５０が有効化されていると、外部メモリ１０５にはＤＢＩベクトル１４５それ自身が既に反転されている旨の信号伝達がなされる。ＤＢＩＧビット１５０の有効化に応答して、外部メモリ１０５内の制御器は、ＤＢＩベクトル１４５を反転させて、次いで反転された値を用いてデータタイムスロット内のバイトを処理する。
【００２１】
図４の読み出し動作に示されるように、データ転送スロット０〜７は従来どおりに実装され、またＤＭビットは用いられない（即ち低電力状態の「１」で保持される）。タイムスロット８の間、ＤＱ線１４０上でＤＢＩベクトル１４５が通信され、先行するデータタイムスロットにおけるバイトが既に反転されているかどうかを示す。グローバルＤＢＩ（ＤＢＩＧ）ビット１５０は、ＤＢＩタイムスロット８の間、ＤＭ線１３５を用いて通信される。従って、ＤＢＩＧビット１５０が有効化されていると、メモリ制御器１２５にはＤＢＩベクトル１４５それ自身が既に反転されている旨の信号伝達がなされる。ＤＢＩＧビット１５０の有効化に応答して、メモリ制御器１２５は、ＤＢＩベクトル１４５を反転させて、次いで反転された値を用いてデータタイムスロット内のバイトを処理する。
【００２２】
図５は読み出し動作の代替的な実施形態を示しており、ここではデータタイムスロット０〜７は従来どおりに実装されるが、ＤＢＩベクトル１４５を通信するためにＤＭ線１３５が用いられる。ＣＲＣデータはデータスロット８において送られ、またＤＢＩＧビット１５０はＤＭ線１３５を用いて通信される。
【００２３】
次に図６及び７を参照すると、グローバルＤＢＩ情報を通信するためにサイドバンド信号が利用可能ではない別の実施形態が示されている。図６に示されるように、外部メモリ１０５は、８ビット配置にグループ化される２つの４ビットＤＤＲメモリ１５５，１６０のバンクを含んでいてよい。モードレジスタの使用を通じて、メモリ１５５は偶数バンクとして指定され、またメモリ１６０は奇数バンクとして指定される。偶数バンク１５５のＤＱ線１４０及び奇数バンク１６０のＤＱ線は、バンクによって交互配置される。この交互配置パターンは、追加的なバンクに対して繰り返す。４ビット実装においては、データマスク線は典型的にはメモリ１５５，１６０にとって利用可能ではないので、グローバルＤＢＩ信号を送るためのサイドバンドピンは無い。図７に示されるように、グローバルＤＢＩの使用を可能にするために、ＤＢＩが実装されるデータスロットの数が減少させられ、そしてグローバルＤＢＩビット１５０は、減少させられたＤＢＩベクトル１６５，１７０と共にＤＱ線１４０を介して各メモリ１５５，１６０へ送られる。
【００２４】
データスロット０〜７において通信されるニブル（それぞれの４ビット）(nibbles)は従来どおりである。しかし、８つのデータタイムスロットに対応する８ビットを有するＤＢＩベクトルを提供するのではなく、各ＤＢＩベクトル１６５，１７０は６つのタイムスロットのみをカバーする。図示される実施形態においては、偶数モードメモリ１５５のためのＤＢＩベクトル１６５はデータスロット０〜５に対するＤＢＩを実装し、また奇数モードメモリはデータスロット２〜７に対するＤＢＩを実装する。偶数モードメモリ１５５に対するタイムスロット６及び７におけるニブル並びに奇数モードメモリ１６０に対するタイムスロット０及び１におけるニブルは反転されない。ＤＢＩベクトル１６５，１７０は制御タイムスロット８及び９を介して通信される。ＤＢＩベクトル１６５，１７０のタイムスロット８部分が既に反転されているかどうかを示すＤＢＩＡビット及びＤＢＩベクトル１６５，１７０のタイムスロット９部分が既に反転されているかどうかを示すＤＢＩＢビットを伴い、グローバルＤＢＩベクトル１７５，１８０もまた制御タイムスロット８及び９において送られる。
【００２５】
この手法を用いることで、ビット転送スロット７及び８の間とスロット８及び９の間で８ビットを介した最大で８つのＳＳＯが回避され得る。しかし、一対のうちの一方のニブルだけがＤＢＩによってカバーされる４つのスロットがあるので、ＤＣ電力節約の低減は僅かである。一対における両バンク１５５，１６０を介してのＳＳＯ低減は、各バンク個別のＳＳＯ特性よりも良好である。単一のバンクに対するＳＳＯ特性は最悪の場合に４であろう一方で、２つの隣接したバンクを介してはＳＳＯは最大で６に制限される。
【００２６】
ここに説明されるＤＢＩ信号伝達技術は、最小のＳＳＯを伴うＤＢＩを可能にする。グローバルＤＢＩビット１５０を搬送するサイドバンド信号を有するｘ８／ｘ１６デバイスに対して、ＳＳＯは４未満である。サイドバンド信号を伴わないｘ４デバイスに対して、ＳＳＯは８ビットを介して最大で６である。電力消費を低減することにより、冷却要求が低減されると共にバッテリ寿命が延びる可能性がある。ＳＳＯを低減することにより雑音特性が改善され、それによりメモリバスが動作する最大周波数が増大する可能性が生じ得る。
【００２７】
開示される主題は、ここでの教示の利益を享受する当業者には明らかな、異なるが均等な方法において修正されてよく且つ実施されてよく、従って上に開示される特定の実施形態は例示のみを目的としている。また、ここに示される構成又は設計の詳細に対しては、特許請求の範囲に記述される以外は、限定は意図されていない。従って、上に開示される特定の実施形態は変更又は修正されてよく、また全てのそのような変形は開示される主題の範囲及び精神内にあるとみなされることは明らかである。よって、ここに求められる保護は特許請求の範囲に記述されている。
【００２８】
本主題の１つの実施形態に従う装置は、データを通信するためのデータバスを定義する複数のデータ線を含む。制御器は、複数のデータタイムスロットを用いてデータバスを介して複数のデータ転送を通信するように動作し、データタイムスロットの少なくともサブセットに対して、制御器は、関連データタイムスロットの間に通信されるビットが反転されている旨を示す関連データバス反転標識を通信するように動作し、データ転送のサブセットに対するデータバス反転標識は、データバス反転ベクトルへとグループ化され、制御器は、データバス反転ベクトルの反転を示すグローバルデータバス反転標識を通信するように動作する。
【００２９】
装置は信号線を更に含んでいてよく、また制御器は信号線を介してグローバルデータバス反転標識を通信するように動作してよい。
【００３０】
信号線はデータマスク線であってよい。
【００３１】
データバス反転ベクトルは、複数のデータタイムスロット以外の制御タイムスロットにおいてデータ線を介して通信されてよく、また制御器は、書き込み動作の間のデータ転送に対してデータマスク線を介してデータマスク情報を通信すると共に制御タイムスロットの間にデータマスク線を介してグローバルデータバス反転標識を通信するように動作してよい。
【００３２】
制御器は、制御タイムスロットの間にデータマスク線を介してグローバルデータバス反転標識を通信するように動作してよい。
【００３３】
データバス反転ベクトルは、複数のデータタイムスロット以外の制御タイムスロットにおいてデータ線を介して通信されてよく、また制御器は、制御タイムスロットの間にデータマスク線を介してグローバルデータバス反転標識を通信するように動作してよい。
【００３４】
データバス反転ベクトルは、複数のデータタイムスロット以外の制御タイムスロットにおいてデータ線を介して通信されてよい。
【００３５】
グローバルデータバス反転標識は、制御タイムスロットの間にデータ線を介して通信されてよい。
【００３６】
データ線は、第１のグループ及び第２のグループへとグループ化されてよい。データバス反転ベクトルは、第１のグループに関連付けられる第１の部分及び第２のグループに関連付けられる第２の部分を有していてよい。第１の部分はデータタイムスロットの第１のサブセットをカバーし、第２の部分はタイムスロットの第２のサブセットをカバーし、そして第１のサブセットに含まれないデータタイムスロットは、第２のサブセットに含まれないデータタイムスロットと重複しない。
【００３７】
第１のグループは第１のメモリに関連付けられてよく、また第２のグループは第２のメモリに関連付けられてよい。制御器はメモリ制御器であってよい。制御器はメモリデバイスへと集積化されてよい。
【００３８】
装置はプロセッサ及びとメモリを含んでいてもよい。複数のデータ線はプロセッサをメモリに接続してよい。
【００３９】
データバスはアドレスバスであってよい。
【００４０】
本主題の別の実施形態に従う方法は、複数のデータタイムスロットを用いデータバスを定義する複数のデータ線を介して複数のデータ転送を通信することと、データタイムスロットの少なくともサブセットに対するデータバス反転標識であって関連データタイムスロットの間に通信されるビットが反転されている旨を示すデータバス反転標識を通信することと、データバス反転ベクトルの反転を示すグローバルデータバス反転標識を通信することと、を含んでいてよく、データ転送のサブセットに対するデータバス反転標識は、データバス反転ベクトルへとグループ化される。
【００４１】
グローバルデータバス反転標識を通信することは、データ線の少なくとも１つを用いてグローバルデータバス反転標識を通信することを含んでいてよい。
【００４２】
データバス反転ベクトルはデータタイムスロットの総数未満をカバーしてよく、またグローバルデータバス反転標識は少なくとも１つの制御タイムスロットの間にデータバス反転ベクトルと共に通信されてよい。
【００４３】
グローバルデータバス反転標識を通信することは、データ線以外のデータバスに関連する信号線を用いてグローバルデータバス反転標識を通信することを含んでいてよい。
【図１】
2013524383.tif 000003
【図２】
2013524383.tif 000004
【図３】
2013524383.tif 000005
【図４】
2013524383.tif 000006
【図５】
2013524383.tif 000007
【図６】
2013524383.tif 000008
【図７】
2013524383.tif 000009
【国際調査報告】
2013524383.tif 000010
2013524383.tif 000011
2013524383.tif 000012