(57)【要約】発光素子と該発光素子を作製する方法とを開示する。発光素子は、ｐ型半導体層とｎ型半導体層との間に挟装された活性層を含む。活性層は、内部で、ｐ型半導体層からの正孔がｎ型半導体層からの電子と結合するときに光を放出する。活性層は、複数の副層を含み、かつ複数の副層の側面がｐ型半導体材料と接触する複数のピットを有し、それにより、ｐ型半導体材料からの正孔が、露出した側面を通ってそれらの副層内に、別の副層を通過することなく注入される。ｎ型半導体層における転位を利用することと、部分的に製作された素子を取り除くことなく、半導体層を堆積させるために用いたものと同じチャンバー内で、エッチング雰囲気を用いて活性層をエッチングすることとにより、ピットを形成することができる。【選択図】図２
2013512567.tif 000002
【特許請求の範囲】
【請求項１】
発光素子であって、
ｐ型半導体材料を含むｐ型半導体層と、
ｎ型半導体材料を含むｎ型半導体層と、
前記ｐ型半導体層と前記ｎ型半導体層との間に挟装された活性層であって、内部で、前記ｐ型半導体層からの正孔が前記ｎ型半導体層からの電子と結合するときに光を放出し、複数の副層を備え、複数の該副層の側面が前記ｐ型半導体材料と接触する複数のピットを有し、それにより、前記ｐ型半導体材料からの正孔が、露出した前記側面を通ってそれらの副層内に、別の副層を通過することなく注入される、活性層と、
を具備する、発光素子。
【請求項２】
前記複数の副層は、前記ピットにおいて開口部を有する実質的に平面状の層の積層体を備え、各副層は、実質的に平面状の表面であって、前記副層のうちの別の副層の前記実質的に平面状の表面と接触している実質的に平面状の表面と、複数の側面とを有し、各側面は、前記ピットのうちの１つのピットの壁によって境界が画定され、各副層は、前記実質的に平面状の表面を通ってその副層に入る第１の正孔電流と、前記副層の前記側面を通ってその副層に入る第２の正孔電流とによって特徴付けられ、該第２の正孔電流は、前記副層のうちの少なくとも１つについて前記第１の正孔電流の１０パーセントよりも大きい、請求項１に記載の発光素子。
【請求項３】
前記ピットはピット密度によって特徴付けられ、該ピット密度は１０７ｃｍ−２〜１０１０ｃｍ−２の間である、請求項１に記載の発光素子。
【請求項４】
前記第１の半導体層及び前記第２の半導体層はＧａＮ系材料を含む、請求項１に記載の発光素子。
【請求項５】
前記ピットは、前記ｎ型半導体層内の転位に位置する、請求項１に記載の発光素子。
【請求項６】
発光素子を製作する方法であって、
基板上にエピタキシャルｎ型半導体層を成長させるステップと、
前記ｎ型半導体層上に複数の副層を含む活性層を、該活性層にピットを形成させるようにする成長条件下で成長させるステップであって、複数の前記副層は前記ピットによって境界が画定される側壁を有するステップと、
前記ピット内で前記副層の側壁を露出させるように前記活性層をエッチングするステップと、
前記活性層の上でエピタキシャルｐ型半導体層を、前記ピット内に広がりかつ前記副層の前記側壁と接触するように成長させるステップと、
前記ｐ型半導体層と前記ｎ型半導体層との間に電位差を印加する接点を提供するステップと、
を含む、方法。
【請求項７】
前記ｎ型半導体層は、前記ｎ型半導体層の格子定数と相違する格子定数を有し、該相違により転位が発生し、前記ピットは、前記転位を有する位置で形成される、請求項６に記載の方法。
【請求項８】
前記側壁を露出させるように前記活性層をエッチングするステップは、前記素子が製作されているエピタキシャル成長チャンバー内のガス組成を、前記ピット内で露出した前記活性層のファセットを、前記ピット内で露出していない前記活性層のファセットよりも高速でエッチングする雰囲気に変化させることを含む、請求項６に記載の方法。
【請求項９】
前記活性層は、ＧａＮ系の材料のうちの材料のｃ面ファセット上で成長し、前記側壁を露出させるように前記活性層をエッチングするステップは、前記ピット内の結晶ファセットを、前記ｃ面ファセット上の材料よりも高速にエッチングするエッチング液で、前記活性層を化学的にエッチングすることを含む、請求項６に記載の方法。
【請求項１０】
前記雰囲気はＮＨ３及び／又はＨ２を含む、請求項８に記載の方法。
【請求項１１】
前記ｎ型半導体層は、１０７ｃｍ−２〜１０１０ｃｍ−２の間の転位の密度をもたらす条件下で成長する、請求項７に記載の方法。
【請求項１２】
前記側壁を露出させるように前記活性層をエッチングするステップは、前記副層上に別の副層を堆積させる前に、その副層のうちの１つを、その副層が堆積した後に、前記ピット内でその副層の前記側壁を露出させるようにエッチングすることを含む、請求項６に記載の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
発光ダイオード（ＬＥＤ）は、電気エネルギーを光に変換する一種の重要な固体素子である。これらの素子は、改良により、従来の白熱光源及び蛍光光源に取って代わるように設計された照明器具において使用されるようになった。ＬＥＤは、寿命が著しく長く、場合によっては、電気エネルギーを光に変換する効率が著しく高い。
【０００２】
ＬＥＤのコスト及び変換効率は、この新たな技術が従来の光源に取って代わり、高出力用途において利用されるようになるペースを判断する際の重要な要素である。個々のＬＥＤが数ワットに限られるため、多くの高出力用途では、必要な出力レベルに達するために複数のＬＥＤを必要とする。さらに、ＬＥＤは、スペクトル帯域が比較的狭い光を発生する。したがって、特定の色の光源を必要とする用途では、異なる光帯域のスペクトル放出を有する複数のＬＥＤからの光が結合されるか、又は、ＬＥＤからの光の一部が蛍光体を用いて異なる色の光に変換される。このため、ＬＥＤに基づく多くの光源のコストは、個々のＬＥＤのコストの何倍にもなる。こうした光源のコストを低減するために、ＬＥＤごとに生成される光の量を、各ＬＥＤのコストを実質的に増大させることなく、かつ個々のＬＥＤの変換効率を実質的に低下させることなく増大させなければならない。
【０００３】
個々のＬＥＤの変換効率は、高出力ＬＥＤ光源のコストに対処する際の重要な要素である。ＬＥＤの変換効率は、ＬＥＤによって放出される単位光あたりに放散される電力であるように定義される。ＬＥＤにおいて光に変換されない電力は、熱に変換され、それがＬＥＤの温度を上昇させる。熱放散は、ＬＥＤが動作する電力レベルを制限する。さらに、ＬＥＤは、熱放散を提供する構造体に取り付けられなければならず、それにより、光源のコストが更に増大する。このため、ＬＥＤの変換効率を増大させることができる場合、単一ＬＥＤによって提供することができる光の最大量もまた増大させることができ、したがって、所与の光源に必要なＬＥＤの数を低減することができる。さらに、ＬＥＤの運用コストもまた、変換効率に反比例する。したがって、ＬＥＤの変換効率を向上させることに多大な努力が向けられてきた。
【０００４】
この説明において、ＬＥＤを３つの層、すなわちｐドープ層及びｎドープ層の間に挟持された活性層を有するものとして見ることができる。これらの層は、通常、サファイア等の基板上に堆積する。これらの層の各々は、通常、複数の副層を有していることに留意すべきである。ＬＥＤの全体的な変換効率は、活性層において電気が光に変換される効率によって決まる。活性層においてｐドープ層からの正孔がｎドープ層からの電子と結合するときに光が生成される。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特定のサイズのＬＥＤによって生成される光の量は、原理的には、素子を通過する電流を増大させることによって増大させることができ、これは、活性層内に単位面積あたりにより多くの正孔及び電子が注入されるためである。しかしながら、高電流密度では、正孔が電子と結合して光を生成する効率は低減する。すなわち、正孔の一部は、光の増大をもたらすことなく再結合する。したがって、素子を通る電流が増大すると、効率が低下し、高い動作温度に関連した問題が増大する。
【課題を解決するための手段】
【０００６】
本発明は、発光素子と該発光素子を作製する方法とを含む。発光素子は、ｐ型半導体層とｎ型半導体層との間に挟装された活性層を含む。活性層は、内部で、ｐ型半導体層からの正孔がｎ型半導体層からの電子と結合するときに光を放出する。活性層は、複数の副層を含み、かつ複数の副層の側面がｐ型半導体材料と接触する複数のピットを有し、それにより、ｐ型半導体材料からの正孔が、露出した側面を通ってそれらの副層内に、別の副層を通過することなく注入される。
【０００７】
本発明の一態様では、各副層は、実質的に平面状の表面であって、副層のうちの別の副層の実質的に平面状の表面と接触している実質的に平面状の表面と、複数の側面とを有し、各側面はピットのうちの１つのピットの壁によって境界が画定される。各副層は、実質的に平面状の表面を通ってその副層に入る第１の正孔電流と、副層の側面を通ってその副層に入る第２の正孔電流とによって特徴付けられ、第２の正孔電流は、副層のうちの少なくとも１つに対して第１の正孔電流の１０パーセントよりも大きい。
【０００８】
本発明の別の態様では、第１の半導体層及び第２の半導体層はＧａＮ系材料を含み、ピットは、ｎ型半導体層内の転位に位置する。
【０００９】
基板上にエピタキシャルｎ型半導体層を成長させるステップと、ｎ型半導体層上に複数の副層を含む活性層を、活性層にピットを形成させるようにする成長条件下で成長させるステップであって、複数の副層はピットによって境界が画定される側壁を有するステップとによって、本発明による発光素子を製作することができる。ピット内の活性層の一部がエッチングされて、ピット内で副層の側壁が露出する。活性層の上にｐ型半導体層がエピタキシャル成長することにより、ｐ型半導体層がピット内に広がり、副層の側壁と接触する。
【００１０】
本発明の一態様では、複数の副層が成長し、その後、ピットの側壁がエッチングされて副層の側壁が露出する。本発明の別の態様では、ピットの側壁は、各副層が成長した後に、処理におけるその時点で堆積した副層の側壁を露出させるようにエッチングされる。
【００１１】
本発明の更に別の態様では、側壁を露出させるように活性層をエッチングするステップは、素子が製作されているエピタキシャル成長チャンバー内のガス組成を、ピット内で露出した活性層のファセットを、ピット内で露出していない活性層のファセットよりも高速でエッチングする雰囲気に変化させるステップを含む。ＧａＮベースの素子の場合、ＮＨ３及び／又はＨ２を含む雰囲気を高温で用いることにより、エピタキシャル成長チャンバーから部分的に製作された素子を取り除くことなく、エッチングを行うことができる。
【図面の簡単な説明】
【００１２】
【図１】従来技術によるＬＥＤの断面図である。
【図２】本発明の一実施形態によるＬＥＤ３０の一部の断面図である。
【図３】サファイア基板上に形成される通常のＧａＮ  ＬＥＤのｎクラッド層を通してのＧａＮ層の一部の断面図である。
【図４】ＧａＮ層の成長中のＧａＮ層におけるピットの拡大断面図である。
【図５】ｎクラッド層の上面に小ピットがあった転位の上に成長しているピットの付近のＬＥＤの一部の断面図である。
【図６】副層の側壁がエッチングされた後の図５と同じ断面図である。
【図７Ａ】各副層が成長した後にエッチングを利用する活性層を成長させる方法の一実施形態を示す図である。
【図７Ｂ】各副層が成長した後にエッチングを利用する活性層を成長させる方法の一実施形態を示す図である。
【図７Ｃ】各副層が成長した後にエッチングを利用する活性層を成長させる方法の一実施形態を示す図である。
【図７Ｄ】各副層が成長した後にエッチングを利用する活性層を成長させる方法の一実施形態を示す図である。
【発明を実施するための形態】
【００１３】
本発明がその利点を提供する方法は、従来技術によるＬＥＤの断面図である図１を参照してより容易に理解することができる。ＬＥＤ２０は、エピタキシャル成長チャンバー内で、基板上に複数の層を堆積させることによって基板２１上に製作される。通常、基板の格子定数とＬＥＤ層を構成している材料系の格子定数との差を補償するために、まずバッファ層２２が堆積する。ＧａＮベースのＬＥＤの場合、基板は通常サファイアである。バッファ層２２が堆積した後、ｎ型層２３が堆積し、次いで活性層２４及びｐ型層２５が堆積する。ｐ型層は通常、ＧａＮ  ＬＥＤでは、電流拡散層２６によって覆われることにより、高い抵抗率を有するｐ型層を通じて電流分布を向上させる。接点２７と接点２８との間に電圧を印加することによって、素子に電力が供給される。
【００１４】
活性層は、通常、複数の副層から構成される。各副層は、通常、バリア層及び量子井戸層を含む。正孔及び電子は、量子井戸層内で結合して光を生成する。正孔はまた、光を生成しないで量子井戸層内で損失する可能性もある。こうした非生産的な再結合事象により、素子の全体的な効率が低下する。光を生成しない事象によって損失する正孔の割合は、量子井戸層内の正孔の濃度によって決まり、濃度が高いほど非生産的事象の割合が高くなる。活性層の特定の副層で再結合しない正孔は、次に最下位層に入り、そこでプロセスが繰り返される。低電流密度では、正孔の大部分は、最終的に光生成事象において再結合する。高電流密度では、正孔の大部分は、非生産的プロセスにおいて第１の量子井戸層で再結合し、それにより、活性層の下側の副層では、光生成プロセスでの再結合に利用可能な正孔の数が非常に少なくなる。
【００１５】
本発明は、従来技術によるシステムの問題が、正孔の全てを、最上位層の副層を通して活性層の副層に注入しようと試みることから発生するという知見に基づく。本発明は、正孔が最上位層の副層を通過する必要なく、正孔を活性層の下側の副層に注入することができるようにする層状構造を提供することによって、上記問題を克服する。この手法は、活性層における光生成再結合事象に利用可能な正孔の総数を維持しながら、全ての副層における正孔の濃度を低下させる。
【００１６】
ここで、本発明の一実施形態によるＬＥＤ３０の一部の断面図である図２を参照する。ＬＥＤ３０は、基板３１上に複数の層をエピタキシャル成長させることによって、基板３１上に製作される。層には、バッファ層３２、ｎ型クラッド層３３、活性層３４及びｐ型クラッド層３５が含まれる。ｐクラッド層の上に電流拡散層３６が堆積する。活性層３４は、上述したように複数の副層３４ａ〜３４ｅを含む。以下の説明を簡略化するために、副層３４ａを最上位層の副層と呼ぶが、これは単に便宜上の標識であり、地面に対するいかなる特定の向きも意味するものではない。活性層３４はまた、活性層の副層を貫いて広がる複数の「ピット」３７も含む。図面を簡略化するために、図面にはこうしたピットを１つしか示していないが、以下で詳細に説明するように、活性層３４にはこうしたピットが多数ある。クラッド層３５はこれらのピット内に広がり、このため、クラッド層３５からの正孔は、副層３４ａの上面を通るとともに、ピットの側壁を通って活性層３４の副層に達することができる。
【００１７】
層３４ｂを考慮する。従来技術による素子では、層３４ｂに類似する層に入った正孔は、層３４ａに入り層３４ａ内で結合しなかった正孔のみであった。ＬＥＤ３０では、層３４ｂに入る正孔は、層３４ａを通過した正孔と、ピット内で露出している層３４ｂの側壁を通って層３４ｂに入った正孔とである。ＬＥＤ３０は定電流源から電力が供給されるため、単位時間あたりに注入される正孔の総数は、従来技術による素子内に注入された正孔の数と実質的に同じである。このため、層３４ａにその上面を通って入る正孔の数は、さまざまな副層の側壁を通ってそれらの副層に入る正孔の数だけ低減する。ピットの密度が十分に高い場合、副層３４ａにおける正孔の濃度は実質的に低減し、ＬＥＤを通る正孔電流を、従来技術による構成で利用された正孔電流と同じに維持しながら、下にある副層における正孔の濃度が実質的に増大する。その結果、ＬＥＤ３０の全体的な効率は、非生産的な正孔再結合事象をもたらす電流密度において、従来技術による素子と比べて実質的に向上する。
【００１８】
本発明の一態様では、活性層のピットは、ＬＥＤを構成する材料と下にある基板との格子定数の差から発生する転位によって形成される。例えば、サファイア基板上に製作されるＧａＮベースのＬＥＤは、ＧａＮベースの材料とサファイア基板との格子定数の差からもたらされる垂直に伝播する転位を含む。ここで図３を参照する。図３は、サファイア基板上に形成される通常のＧａＮ  ＬＥＤのｎクラッド層を通してのＧａＮ層の一部の断面図である。ＧａＮ層は、格子定数がＧａＮ層とは相違するサファイア基板４１上に堆積する。格子定数の相違により、層が堆積する際にさまざまな層を通って伝播する転位が発生する。例示的な転位を５１で示す。こうした転位の密度は、サファイア基板上に堆積するＧａＮ  ＬＥＤにおいて通常１０７／ｃｍ２〜１０１０／ｃｍ２である。ｎクラッド層４３内に伝播する転位の数は、バッファ層４２の特質とバッファ層４２及びｎクラッド層４３が堆積する成長条件とによって決まる。転位により、ピット５２等、材料の最上位層の表面に小ピットが発生する。これらのピットのサイズは、ＧａＮ材料が層のエピタキシャル成長中に堆積する成長条件によって決まる。
【００１９】
ここで図４を参照する。図４は、ＧａＮ層６２の成長中の該層におけるピット６１の拡大断面図である。成長段階中、矢印６４及び６６によって示すように、材料が層６２の結晶ファセットに追加される。６３で示す結晶ファセットは、通常ＧａＮ結晶のｃファセットである。転位時、ファセット６３に加えて、ファセット６５等の追加のファセットが露出する。種々のファセット上の成長速度を、成長条件によって調整することができる。種々のファセット上の成長速度を、ピット内で露出するファセット６５の成長速度がファセット６３の成長速度よりも大きくなるか又は小さくなるように、成長条件によって調整することができる。ファセット６５の成長速度がファセット６３の成長速度よりも小さい場合、材料が堆積するに従ってピットのサイズが増大する。
【００２０】
ここで図５を参照する。図５は、ｎクラッド層７３の上面に小ピット７１を有する転位７６の上に成長しているピット７７の付近のＬＥＤの一部の断面図である。成長条件は、結晶ファセット７４上の成長速度が結晶ファセット７５上の成長速度よりも実質的に低くなるように選択される。これは、材料が堆積するに従って表面を平滑化するこれらの材料の自然な傾向が抑制されるように、堆積する材料の表面移動度を抑制する成長条件を選択することによって達成される。例えば、ＩｎＧａＮ／ＧａＮ活性領域では、ＧａＮバリア層を、Ｖ／ＩＩＩ比、成長速度、及びファセット７４上のファセット上での成長速度を最小化する成長温度の組合せを用いて成長させることができる。これらの３つのパラメータの各々は、成長する表面上の原子の表面移動度に強い影響を与え、そのため、それらパラメータの各々を、層が成長するに従ってピットサイズが増大するように操作することができる。活性層７２のさまざまな副層が成長するに従い、ピットのサイズが増大する。その結果、ピット内の副層の厚さは、ピットの外側の領域における副層の厚さより実質的に薄くなる。
【００２１】
本発明の一態様では、活性層の副層の全てが成長し、その後、ファセット７４上の材料は、ファセット７５上の材料よりも高速にファセット７４上の材料を攻撃するエッチング液を用いて活性層を選択的にエッチングすることにより、除去される。これにより、副層の側壁が、図６に示すように露出したままになり、この図は、副層の側壁がエッチングされた後の図５の断面図と同じ断面図である。
【００２２】
例えば、エッチング操作は、副層の成長が完了した後に成長チャンバ内にＨ２を導入することによって、同じ成長チャンバ内で達成することができる。成長条件は、ＮＨ３及びＨ２を含む雰囲気を用いて、８５０℃以上の成長温度を利用することによって、所望のファセットのエッチングを促進するように設定することができる。ＩＩＩ族材料が一切ない場合、この雰囲気は、ｃ面材料よりもはるかに高速でファセットをエッチングする。経時的に、ファセットとｃ面材料との間のエッチング速度の差のために、ピットが広がり、したがって、副層の側壁を露出させる。
【００２３】
ｃ面の面に対して結晶ファセットを優先的にエッチングする溶液を用いて、材料を化学的にエッチングすることも可能である。化学エッチングの場合、溶融ＫＯＨを用いてファセットをエッチングすることができる。また、Ｈ２ＳＯ４：Ｈ３ＰＯ４の熱溶液を用いて、２５０℃よりも高い温度で材料をエッチングすることができる。この方法は、成長チャンバからのウェハの除去を必要とし、そのため好ましくはない。
【００２４】
上記例では、活性層の副層の全てが成長し、その後、インシチュで（in situ）、又はエピタキシャル成長チャンバからウェハを除去し化学エッチングを利用することにより、ピットの側壁が選択的にエッチングされる。しかしながら、ピットの側壁が、各副層の各堆積の最後に選択的にエッチングされる方法を利用することも可能である。こうした方法では、上述したガスエッチングは、各副層の堆積後にインシチュで利用される。
【００２５】
ここで、図７Ａ〜図７Ｄを参照する。図７Ａ〜図７Ｄは、各副層が成長した後にエッチングを利用する、活性層を成長させる方法の一実施形態を示す。図７Ａを参照すると、活性層の第１の副層８４が、転位８０の結果であるピット８１を有するｎ型クラッド層８３の上に堆積する。副層８４は、ファセット８５の成長速度がファセット８６の成長速度よりもはるかに高速であるという条件下で堆積する。副層８５が成長した後、成長チャンバ内の雰囲気は、短期間、上述したエッチング雰囲気に切り換えられる。例えば、エッチング雰囲気は、ＮＨ３及びＨ２を含む雰囲気を用いて、８５０℃を上回る温度で１分間停止ステップとして設定することができる。その結果、ファセット８６上の副層８７の側壁は、優先的にエッチバックされ、図７Ｂに示すようにピット８１等のピットの側壁を露出させる。
【００２６】
そして、チャンバは、エピタキシャル成長モードに再び切り替えられ、第２の活性層、すなわち副層８８が、図７Ｃに示すように副層８４を堆積させるために用いられたものと同じ成長条件下で堆積する。副層８８の側壁は、ピット８１内に広がり、ピットにおいて副層８４の露出した側壁を覆う。そして、チャンバ雰囲気は、エッチング雰囲気に再び切り替えられ、層８８の側壁８９はエッチバックされて、副層８４及び８８の両側壁を図７Ｄに示すようにピットにおいて露出したままにする。このプロセスは、活性層の副層の全てが堆積するまで繰り返される。そして、ｐクラッド層及び他の層は、ｐクラッド層が活性層の副層の露出した側壁と直接接触するように堆積する。
【００２７】
結果としての構造は、インシチュスタックエッチング手順を利用することによって得られるものと実質的に同じであるが、個々の副層堆積におけるエッチングの制御は、より制御し易い。例えば、積層体全体が一度にエッチングされる場合、最後の副層は、ピット間の平面領域の厚さが著しく低減する。このため、最後の副層厚さは、材料の損失を補償するためにより厚くなければならない。したがって、最後の副層は、他の副層とは異なる。副層が一度に１つずつエッチングされる場合、副層の全ては同一となる。
【００２８】
本発明は、正孔の大部分を活性領域の副層の側壁を通して活性層内に注入することによって、その利益を提供する。側壁を通して活性領域内に注入される正孔電流の割合は、活性層内に導入されるピットの密度によって決まる。ピットの密度が小さすぎる場合、正孔電流の大部分は、活性層の最上位層の副層の上面を通って活性層に入る。このため、ピットの密度は、正孔電流のかなりの部分がピット内で露出する副層の側壁を通って入ることを確実にするのに十分でなければならない。
【００２９】
しかしながら、有利に利用することができるピットの密度に対して上限がある。ピット内の活性層のかなりの部分が除去されているため、ピット内では、光は、よくても強度が低下して生成されることに留意すべきである。
【００３０】
したがって、ピットの密度は、好ましくは、光出力を本発明の側壁注入方式なしに得られるものを上回るように維持する一方で、正孔電流の少なくとも１０パーセントが活性層の副層の側壁内に注入することができるようにするレベルに調整される。実際には、１０７ピット／ｃｍ２〜１０１０ピット／ｃｍ２の範囲のピット密度で十分である。
【００３１】
層が堆積する基板を選択することにより、かつｎ型層及びこれらの層が堆積する任意のバッファ層の堆積中に成長条件を変更することにより、ＬＥＤ層における転位を利用するＬＥＤにおけるピットの密度を制御することができる。ｎ型層の格子定数との不整合がより大きい基板を選択することにより、かつ／又はｎクラッド層を堆積させる前に基板上に堆積するバッファ層の成長条件を調整することにより、転位の密度を増大させることができる。異なる程度の不整合を提供するように、上述したサファイア基板に加えて、ＳｉＣ基板、ＡｌＮ基板及びシリコン基板を利用することができる。
【００３２】
上述したように、材料の１つ又は複数のバッファ層は、通常、ｎクラッド層内に伝播する転位の数を低減する条件下で基板上に堆積する。バッファ層及びバッファ層上に堆積する他の層の成長条件を変化させることによってもまた、転位の密度が変化する。Ｖ／ＩＩＩ比、温度及び成長速度等の成長パラメータは全て、構造の初期の層において変更される場合、転位密度に著しい影響を与える。通常、これらのパラメータは、転位の密度を低減するように選択されるが、本発明は、これらのパラメータを利用して転位のレベルを増大させることができる。
【００３３】
上述した実施形態は、ＧａＮ系の材料を利用する。本説明の目的で、ＧａＮ系の材料は、ＧａＮ、ＩｎＮ及びＡｌＮの全ての合金組成物であるように定義される。しかしながら、本発明の教示に従って、他の材料系及び基板を利用する実施形態もまた構成することができる。
【００３４】
上述した実施形態を、さまざまな層の「上」面及び「底」面に関連して説明している。概して、それらの層は、説明を簡略化するために底面から上面まで成長する。しかしながら、これらは単に便宜上の標識であり、地面に対していかなる特定の向きも必要とするように解釈されるべきでないことが理解されるべきである。
【００３５】
本発明の上述した実施形態を、本発明のさまざまな態様を例示するために提供した。しかしながら、種々の特定の実施形態に示す本発明の種々の態様を組み合わせて、本発明の他の実施形態を提供することができることが理解されるべきである。さらに、本発明に対するさまざまな変更は、上記説明及び添付図面から明らかとなろう。したがって、本発明は、以下の特許請求の範囲のみによって特定されるべきである。
【図１】
2013512567.tif 000003
【図２】
2013512567.tif 000004
【図３】
2013512567.tif 000005
【図４】
2013512567.tif 000006
【図５】
2013512567.tif 000007
【図６】
2013512567.tif 000008
【図７Ａ】
2013512567.tif 000009
【図７Ｂ】
2013512567.tif 000010
【図７Ｃ】
2013512567.tif 000011
【図７Ｄ】
2013512567.tif 000012
【手続補正書】
【提出日】平成24年10月10日(2012.10.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項４
【補正方法】変更
【補正の内容】
【請求項４】
前記ｐ型半導体層及び前記ｎ型半導体層はＧａＮ系材料を含む、請求項１に記載の発光素子。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項７
【補正方法】変更
【補正の内容】
【請求項７】
前記ｎ型半導体層は、前記基板の格子定数と相違する格子定数を有し、該相違により転位が発生し、前記ピットは、前記転位を有する位置で形成される、請求項６に記載の方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明の別の態様では、ｐ型半導体層及びｎ型半導体層はＧａＮ系材料を含み、ピットは、ｎ型半導体層内の転位に位置する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
ここで、図７Ａ〜図７Ｄを参照する。図７Ａ〜図７Ｄは、各副層が成長した後にエッチングを利用する、活性層を成長させる方法の一実施形態を示す。図７Ａを参照すると、活性層の第１の副層８４が、転位８０の結果であるピット８１を有するｎ型クラッド層８３の上に堆積する。副層８４は、ファセット８５の成長速度がファセット８６の成長速度よりもはるかに高速であるという条件下で堆積する。副層８４が成長した後、成長チャンバ内の雰囲気は、短期間、上述したエッチング雰囲気に切り換えられる。例えば、エッチング雰囲気は、ＮＨ３及びＨ２を含む雰囲気を用いて、８５０℃を上回る温度で１分間停止ステップとして設定することができる。その結果、ファセット８６上の副層８７の側壁は、優先的にエッチバックされ、図７Ｂに示すようにピット８１等のピットの側壁を露出させる。
【国際調査報告】
2013512567.tif 000013
2013512567.tif 000014