(57)【要約】  情報ビットを、第１の組の情報ビットと第２の組の情報ビットに分割することを含むワイヤレスアップリンク通信を開示する。第１の組の情報ビットを第１の組の符号ビットにエンコードする一方で、第２の組の情報ビットを第２の組の符号ビットにエンコードする。第１および第２の組の符号ビットは、第１および第２の組のレートマッチされた符号ビットを生成させる、規定数のビットにレートマッチされる。第１および第２の組のレートマッチされた符号ビットは、さまざまなインターリービング法を使用してインターリーブされ、インターリーブされた組の符号ビットを生成させる。【選択図】    図２
2013545348.tif 000002
【特許請求の範囲】
【請求項１】
ワイヤレス通信のための方法において、
複数の情報ビットを、第１の組の情報ビットと、第２の組の情報ビットとに分割し、
前記第１の組の情報ビットを、第１の組の符号ビットにエンコードし、
前記第２の組の情報ビットを、第２の組の符号ビットにエンコードし、
前記第１の組の符号ビットと前記第２の組の符号ビットとを規定数のビットにレートマッチさせて、第１の組のレートマッチされた符号ビットと、第２の組のレートマッチされた符号ビットとを生成し、
前記第１および第２の組のレートマッチされた符号ビットをインターリーブして、インターリーブされた組の符号ビットを生成する方法。
【請求項２】
前記第１の組の情報ビットをエンコードすることは、ブロック符号によって前記第１の組の情報ビットをエンコードすることを含み、前記第２の組の情報ビットをエンコードすることは、前記ブロック符号によって前記第２の組の情報ビットをエンコードすることを含む請求項１に記載の方法。
【請求項３】
前記ブロック符号は、（３２，Ｏ）ブロック符号を含む請求項２に記載の方法。
【請求項４】
物理アップリンク共有チャネル（ＰＵＳＣＨ）上で、前記インターリーブされた組の符号ビットを送信することをさらに含む請求項１に記載の方法。
【請求項５】
前記第１の組の符号ビットと、前記第２の組の符号ビットとをレートマッチさせるための前記規定数のビットは、ＰＵＳＣＨのスペクトル効率に少なくとも部分的に基づく数を含む請求項４に記載の方法。
【請求項６】
前記インターリーブすることは、前記第１の組の符号ビットと、前記第２の組の符号ビットとを連接することを含む請求項４に記載の方法。
【請求項７】
物理アップリンク制御チャネル（ＰＵＣＣＨ）上で、前記インターリーブされた組の符号ビットを送信することをさらに含む請求項１に記載の方法。
【請求項８】
前記第１の組の符号ビットと、前記第２の組の符号ビットとをレートマッチさせるのに使用される前記規定数のビットは、４８ビットである請求項７に記載の方法。
【請求項９】
前記インターリーブすることは、ビットレベルのインターリービングと、シンボルレベルのインターリービングのうちの１つを含む請求項７に記載の方法。
【請求項１０】
ハイブリッド自動反復要求（ＨＡＲＱ）−肯定応答（ＡＣＫ）情報に対応する複数の情報ビットを提供することをさらに含む請求項１に記載の方法。
【請求項１１】
その上にプログラムコードを記録している一時的でないコンピュータ読取可能記憶媒体を具備するコンピュータプログラムプロダクトにおいて、
前記プログラムコードは、
複数の情報ビットを、第１の組の情報ビットと、第２の組の情報ビットとに分割するためのプログラムコードと、
前記第１の組の情報ビットを、第１の組の符号ビットにエンコードするためのプログラムコードと、
前記第２の組の情報ビットを、第２の組の符号ビットにエンコードするためのプログラムコードと、
前記第１の組の符号ビットと前記第２の組の符号ビットとを規定数のビットにレートマッチさせるためのプログラムコードと、
前記第１および第２の組の符号ビットをインターリーブして、インターリーブされた組の符号ビットを生成するためのプログラムコードとを含むコンピュータプログラムプロダクト。
【請求項１２】
前記第１の組の情報ビットをエンコードするためのプログラムコードは、ブロック符号によって前記第１の組の情報ビットをエンコードするためのプログラムコードを含み、前記第２の組の情報ビットをエンコードするためのプログラムコードは、前記ブロック符号によって前記第２の組の情報ビットをエンコードするためのプログラムコードを含む請求項１１に記載のコンピュータプログラムプロダクト。
【請求項１３】
前記プログラムコードは、物理アップリンク共有チャネル（ＰＵＳＣＨ）上で、前記インターリーブされた組の符号ビットを送信するためのプログラムコードをさらに含む請求項１１に記載のコンピュータプログラムプロダクト。
【請求項１４】
前記第１の組の符号ビットと、前記第２の組の符号ビットとをレートマッチさせるのに使用される前記規定数のビットは、ＰＵＳＣＨのスペクトル効率に少なくとも部分的に基づく数を含む請求項１３に記載のコンピュータプログラムプロダクト。
【請求項１５】
前記プログラムコードは、物理アップリンク制御チャネル（ＰＵＣＣＨ）上で、前記インターリーブされた組の符号ビットを送信するためのプログラムコードをさらに含み、前記インターリーブするためのプログラムコードは、ビットレベルでインターリーブするためのプログラムコードと、シンボルレベルでインターリーブするためのプログラムコードのうちの１つを含む請求項１１に記載のコンピュータプログラムプロダクト。
【請求項１６】
ワイヤレス通信のために構成されている装置において、
メモリに結合されている少なくとも１つのプロセッサを具備し、
前記少なくとも１つのプロセッサは、
複数の情報ビットを、第１の組の情報ビットと、第２の組の情報ビットとに分割し、
前記第１の組の情報ビットを、第１の組の符号ビットにエンコードし、
前記第２の組の情報ビットを、第２の組の符号ビットにエンコードし、
前記第１の組の符号ビットと前記第２の組の符号ビットとを規定数のビットにレートマッチさせ、
前記第１および第２の組の符号ビットをインターリーブして、インターリーブされた組の符号ビットを生成するように構成されている装置。
【請求項１７】
前記少なくとも１つのプロセッサは、物理アップリンク共有チャネル（ＰＵＳＣＨ）上で、前記インターリーブされた組の符号ビットを送信するようにさらに構成されている請求項１６に記載の装置。
【請求項１８】
前記第１の組の符号ビットと、前記第２の組の符号ビットとをレートマッチさせるのに使用される前記規定数のビットは、ＰＵＳＣＨのスペクトル効率に少なくとも部分的に基づく数を含む請求項１７に記載の装置。
【請求項１９】
前記少なくとも１つのプロセッサは、物理アップリンク制御チャネル（ＰＵＣＣＨ）上で、前記インターリーブされた組の符号ビットを送信するようにさらに構成されている請求項１６に記載の装置。
【請求項２０】
前記少なくとも１つのプロセッサは、ビットレベルでのインターリービングと、シンボルレベルでのインターリービングのうちの１つのようにさらに構成されている請求項１９に記載の装置。
【請求項２１】
ワイヤレス通信のための装置において、
複数の情報ビットを、第１の組の情報ビットと、第２の組の情報ビットとに分割する手段と、
前記第１の組の情報ビットを、第１の組の符号ビットにエンコードする手段と、
前記第２の組の情報ビットを、第２の組の符号ビットにエンコードする手段と、
前記第１の組の符号ビットと前記第２の組の符号ビットとを規定数のビットにレートマッチさせて、第１の組のレートマッチされた符号ビットと、第２の組のレートマッチされた符号ビットとを生成する手段と、
前記第１および第２の組のレートマッチされた符号ビットをインターリーブして、インターリーブされた組の符号ビットを生成する手段とを具備する装置。
【請求項２２】
前記第１の組の情報ビットをエンコードする手段は、ブロック符号によって前記第１の組の情報ビットをエンコードする手段を備え、前記第２の組の情報ビットをエンコードする手段は、前記ブロック符号によって前記第２の組の情報ビットをエンコードする手段を備える請求項２１に記載の装置。
【請求項２３】
前記ブロック符号は、（３２，Ｏ）ブロック符号を含む請求項２２に記載の装置。
【請求項２４】
物理アップリンク共有チャネル（ＰＵＳＣＨ）上で、前記インターリーブされた組の符号ビットを送信する手段をさらに具備する請求項２１に記載の装置。
【請求項２５】
前記第１の組の符号ビットと、前記第２の組の符号ビットとをレートマッチさせる手段のために使用される前記規定数のビットは、ＰＵＳＣＨのスペクトル効率に少なくとも部分的に基づく数を含む請求項２４に記載の装置。
【請求項２６】
前記インターリーブする手段は、前記第１の組の符号ビットと、前記第２の組の符号ビットとを連接する手段を備える請求項２４に記載の装置。
【請求項２７】
物理アップリンク制御チャネル（ＰＵＣＣＨ）上で、前記インターリーブされた組の符号ビットを送信する手段をさらに具備する請求項２１に記載の装置。
【請求項２８】
前記第１の組の符号ビットと、前記第２の組の符号ビットとをレートマッチングさせるのに使用される前記規定数のビットは、４８ビットである請求項２７に記載の装置。
【請求項２９】
前記インターリーブする手段は、ビットレベルでインターリーブする手段と、シンボルレベルでインターリーブする手段のうちの１つを備える請求項２７に記載の装置。
【請求項３０】
ハイブリッド自動反復要求（ＨＡＲＱ）−肯定応答（ＡＣＫ）情報に対応する複数の情報ビットを提供する手段をさらに具備する請求項２１に記載の装置。
【発明の詳細な説明】
【関連出願に対する参照】
【０００１】
本願は、２０１０年１０月４日に出願され、“ＰＵＣＣＨエンコーディングのための方法および装置”と題する米国仮特許出願第６１／３８９，５６０号の利益を主張し、２０１１年２月１４日に出願され、“ＰＵＣＣＨエンコーディングおよびＰＵＳＣＨエンコーディングのための方法および装置”と題する米国仮特許出願第６１／４４２，７０２号の利益を主張し、これらは、参照によりここに組み込まれている。
【分野】
【０００２】
本願は、一般的に、通信に関し、さらに詳細には、ワイヤレス通信システムにおける、物理アップリンク制御チャネル（ＰＵＣＣＨ）エンコーディングおよび物理アップリンク共有チャネル（ＰＵＳＣＨ）エンコーディングのための技術に関する。
【背景】
【０００３】
ワイヤレス通信システムは、音声、ビデオ、パケットデータ、メッセージング、ブロードキャスト等のような、さまざまな通信コンテンツを提供するように、幅広く展開されている。これらのワイヤレスシステムは、利用可能なネットワークリソースを共有することによって、複数のユーザをサポートすることができる多元接続システムであってもよい。このような多元接続システムの例は、コード分割多元接続（ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、直交ＦＤＭＡ（ＯＦＤＭＡ）システム、および、単一キャリアＦＤＭＡ（ＳＣ−ＦＤＭＡ）システムを含む。
【０００４】
ワイヤレス通信システムは、多数のユーザ機器（ＵＥ）に対する通信をサポートできる多数の基地局を含んでもよい。基地局は、複数の送信アンテナおよび／または受信アンテナを備えてもよい。各ＵＥは、複数の送信アンテナおよび／または受信アンテナを備えてもよい。ＵＥは、ＰＵＣＣＨおよびＰＵＳＣＨを通してさまざまな制御情報を送信する。ＬＴＥ−Ａでは、新しいフォーマットであるＰＵＣＣＨフォーマット３が、キャリアアグリゲーション（carrier aggregation）のために導入されている。ＰＵＣＣＨフォーマット３は、各ＳＣ−ＦＤＭシンボルにおいて、離散フーリエ変換単一キャリア直交周波数分割多重化（ＤＦＴ−Ｓ−ＯＦＤＭ）波形を送信する。ＰＵＣＣＨフォーマット３は、ＱＰＳＫ変調により４８個の符号ビットを搬送できる。しかしながら、フォーマット３に対応した、制御情報ビットのエンコーディングは、まだ確立されていない。
【０００５】
さらに、制御情報は、ＰＵＳＣＨで送信されてもよい。異なる数の符号シンボルを制御情報の送信に割り振ることによって、制御情報用の異なるコーディングレートが達成されてもよい。例えば、制御情報がＰＵＳＣＨで送信されるときに、ＨＡＲＱ−ＡＣＫ、ランクインジケータ（ＲＩ）、およびチャネル品質情報（ＣＱＩ）のためのチャネルコーディングが、独立して行われてもよい。しかしながら、１１ビットより多いＨＡＲＱ−ＡＣＫ情報のためのチャネルコーディングは、まだ確立されていない。
【概要】
【０００６】
従来技術の１１ビットを超える、情報ビットは、アップリンク物理チャネル上でエンコードされてもよい。情報ビットは、物理アップリンク共有チャネル（ＰＵＳＣＨ）上または物理アップリンク制御チャネル（ＰＵＣＣＨ）上で伝えられるアップリンク制御情報を含んでもよい。情報ビットは、２つの組に分割されてもよく、２つの組のそれぞれが、ブロックエンコードおよびレートマッチされる。レートマッチング後に、スロットのダイバーシティを得るために、ビットの２つの組がインターリーブされてもよい。
【０００７】
１つの例示的な態様では、ワイヤレス通信のための方法は、情報ビットを、第１の組の情報ビットと、第２の組の情報ビットとに分割することと、第１の組の情報ビットを、第１の組の符号ビットにエンコードすることと、第２の組の情報ビットを、第２の組の符号ビットにエンコードすることとを含む。方法はまた、第１の組の符号ビットと第２の組の符号ビットとを規定数のビットにレートマッチさせて、第１の組のレートマッチされた符号ビットと、第２の組のレートマッチされた符号ビットとを生成することを含む。方法はまた、第１および第２の組のレートマッチされた符号ビットをインターリーブして、インターリーブされた組の符号ビットを生成することを含む。
【０００８】
別の例示的な態様では、コンピュータプログラムプロダクトは、その上にプログラムコードを記録している一時的でないコンピュータ読取可能記憶媒体を備える。プログラムコードは、情報ビットを、第１の組の情報ビットと、第２の組の情報ビットとに分割するためのコードと、第１の組の情報ビットを、第１の組の符号ビットにエンコードするためのコードと、第２の組の情報ビットを、第２の組の符号ビットにエンコードするためのコードと、第１の組の符号ビットと第２の組の符号ビットとを定められた数のビットにレートマッチさせるためのコードと、第１および第２の組の符号ビットをインターリーブして、インターリーブされた組の符号ビットを生成するためのコードとを含む。
【０００９】
別の例示的な態様では、ワイヤレス通信のために構成されている装置は、メモリに結合されている少なくとも１つのプロセッサを備える。プロセッサは、情報ビットを、第１の組の情報ビットと、第２の組の情報ビットとに分割し、第１の組の情報ビットを、第１の組の符号ビットにエンコードし、第２の組の情報ビットを、第２の組の符号ビットにエンコードし、第１の組の符号ビットと第２の組の符号ビットとを定められた数のビットにレートマッチさせ、第１および第２の組の符号ビットをインターリーブして、インターリーブされた組の符号ビットを生成するように構成されている。
【００１０】
別の例示的な態様では、ワイヤレス通信のための装置は、情報ビットを、第１の組の情報ビットと、第２の組の情報ビットとに分割する手段と、第１の組の情報ビットを、第１の組の符号ビットにエンコードする手段と、第２の組の情報ビットを、第２の組の符号ビットにエンコードする手段と、第１の組の符号ビットと第２の組の符号ビットとを規定数のビットにレートマッチさせて、第１の組のレートマッチされた符号ビットと、第２の組のレートマッチされた符号ビットとを生成する手段と、第１および第２の組のレートマッチされた符号ビットをインターリーブして、インターリーブされた組の符号ビットを生成する手段とを備える。
【００１１】
本開示のさまざまな態様および特徴を、以下でさらに詳細に説明する。
【図面の簡単な説明】
【００１２】
【図１】図１は、例示的なワイヤレス通信システムを概念的に図示したブロック図である。
【図２】図２は、例示的な送信構造を概念的に図示した図である。
【図３】図３は、ワイヤレス通信システムにおけるアップリンク制御情報の送信の例を概念的に図示した図である。
【図４】図４は、本開示の１つの態様を実現するように実行される例示的なブロックを概念的に図示した機能的なブロック図である。
【図５】図５は、本開示の１つの態様にしたがって構成される装置を概念的に図示したブロック図である。
【図６】図６は、本開示の１つの態様にしたがって構成されるワイヤレス通信システムにおける、アップリンク共有データチャネルを通しての制御情報の送信の例を概念的に図示した図である。
【詳細な説明】
【００１３】
以下で詳細に論じるように、アップリンク制御情報のためのさまざまなエンコーディングのオプションを開示する。ここで説明する技術は、ＣＤＭＡ、ＴＤＭＡ、ＦＤＭＡ、ＯＦＤＭＡ、ＳＣ−ＦＤＭＡ、および、他のシステムのような、さまざまなワイヤレス通信システムに対して使用されてもよい。“システム”および“ネットワーク”という用語は、区別なく使用されることが多い。ＣＤＭＡシステムは、ユニバーサル地上無線アクセス（ＵＴＲＡ）、ｃｄｍａ２０００等のような無線技術を実現してもよい。ＵＴＲＡは、ワイドバンドＣＤＭＡ（ＷＣＤＭＡ）（登録商標）と、ＣＤＭＡの他の変形とを含む。ｃｄｍａ２０００は、ＩＳ−２０００、ＩＳ−９５、およびＩＳ−８５６の標準規格をカバーする。ＴＤＭＡシステムは、グローバルシステムフォーモバイルコミュニケーション（ＧＳＭ）（登録商標）のような無線技術を実現してもよい。ＯＦＤＭＡシステムは、進化型ＵＴＲＡ（Ｅ−ＵＴＲＡ）、ウルトラモバイルブロードバンド（ＵＭＢ）、ＩＥＥＥ８０２．１１（Ｗｉ−Ｆｉ）（登録商標）、ＩＥＥＥ８０２．１６（ＷｉＭＡＸ）、ＩＥＥＥ８０２．２０、フラッシュ−ＯＦＤＭ（登録商標）等のような無線技術を実現してもよい。ＵＴＲＡおよびＥ−ＵＴＲＡは、ユニバーサルモバイルテレコミュニケーションシステム（ＵＭＴＳ）の一部である。３ＧＰＰロングタームエボリューション（ＬＴＥ）およびＬＴＥ−アドバンスト（ＬＴＥ−Ａ）は、ダウンリンク上ではＯＦＤＭＡを用い、アップリンク上ではＳＣ−ＦＤＭＡを用いるＥ−ＵＴＲＡを使用する、ＵＭＴＳの新しいリリースである。ＵＴＲＡ、Ｅ−ＵＴＲＡ、ＵＭＴＳ、ＬＴＥ、ＬＴＥ−Ａ、およびＧＳＭは、“第３世代パートナーシッププロジェクト”（３ＧＰＰ）という名の団体による文書中に記述されている。ｃｄｍａ２０００およびＵＭＢは、“第３世代パートナーシッププロジェクト２”（３ＧＰＰ２）という名の団体による文書中に記述されている。先に述べたシステムおよび無線技術とともに、他のシステムおよび無線技術に対して、ここで説明した技術を使用してもよい。明確さのために、技術のある態様を、ＬＴＥについて以下で説明し、以下の説明の大部分ではＬＴＥの専門用語を使用する。
【００１４】
図１は、ＬＴＥシステムまたは他の何らかのシステムであってもよい、ワイヤレス通信システム１００を示す。システム１００は、多数の進化型ノードＢ（ｅＮＢ）１１０と他のネットワークエンティティとを含んでもよい。ｅＮＢは、ＵＥと通信するエンティティであってもよく、基地局、ノードＢ、アクセスポイント等と呼ばれることもある。各ｅＮＢ１１０は、特定の地理的エリアに対する通信カバレッジを提供してもよく、カバレッジエリア内に位置するＵＥに対する通信をサポートしてもよい。容量を改善するために、ｅＮＢのカバレッジエリア全体を、複数の（例えば、３つの）より小さいエリアに区分してもよい。より小さい各エリアは、それぞれのｅＮＢサブシステムによって担当されてもよい。３ＧＰＰでは、“セル”という用語は、ｅＮＢ１１０の最も小さいカバレッジエリアのことを、および／または、このカバレッジエリアを担当しているｅＮＢサブシステムのことを指すことがある。
【００１５】
ＵＥ１２０は、システム全体に分散されていてもよく、各ＵＥ１２０は、静的なものまたは移動性のであってもよい。ＵＥは、移動局、端末、アクセス端末、加入者ユニット、局等と呼ばれることもある。ＵＥ１２０は、セルラ電話機、パーソナルデジタルアシスタント（ＰＤＡ）、ワイヤレスモデム、ワイヤレス通信デバイス、ハンドヘルドデバイス、ラップトップコンピュータ、コードレス電話機、ワイヤレスローカルループ（ＷＬＬ）局、スマートフォン、ネットブック、スマートブック、タブレット等であってもよい。
【００１６】
ＬＴＥは、ダウンリンク上で直交周波数分割多重化（ＯＦＤＭ）を利用し、アップリンク上で単一キャリア周波数分割多重化（ＳＣ−ＦＤＭ）を利用する。ＯＦＤＭおよびＳＣ−ＦＤＭは、周波数範囲を複数の（Ｋs個の）直交サブキャリアに区分し、これらの直交サブキャリアは、通常、トーン、ビン等とも呼ばれる。各サブキャリアは、データによって変調されてもよい。一般に、変調シンボルは、ＯＦＤＭでは周波数領域において送られ、ＳＣ−ＦＤＭでは時間領域において送られる。隣接するサブキャリア間の間隔は固定であってもよく、サブキャリアの総数（Ｋs個）は、システム帯域幅に依存してもよい。例えば、Ｋsは、１．２５、２．５、５、１０、または２０メガヘルツ（ＭＨｚ）のシステム帯域幅に対して、それぞれ、１２８、２５６、５１２、１０２４、または、２０４８に等しくてもよい。システム帯域幅は、Ｋs個の総サブキャリアのサブセットに対応していてもよい。
【００１７】
図２は、例示的な基地局／ｅＮＢ１１０およびＵＥ１２０の設計のブロック図を示しており、この基地局／ｅＮＢ１１０およびＵＥ１２０は、図１中の、ｅＮＢのうちの１つ、および、ＵＥのうちの１つであってもよい。ＵＥ１２０には、Ｔ本のアンテナ１２３４ａないし１２３４ｔが装備されていてもよく、基地局１１０には、Ｒ本のアンテナ１２５２ａないし１２５２ｒが装備されていてもよく、ここで、一般に、Ｔ≧１かつＲ≧１である。
【００１８】
ＵＥ１２０において、送信プロセッサ１２２０は、データソース１２１２からデータを受け取ってもよく、コントローラ／プロセッサ１２４０から制御情報を受け取ってもよい。送信プロセッサ１２２０は、データと制御情報とを処理し（例えば、エンコードし、インターリーブし、および、シンボルマッピングし）、データシンボルと制御シンボルとをそれぞれ提供してもよい。送信プロセッサ１２２０はまた、ＵＥ１２０に割り当てられた１つ以上のＲＳシーケンスに基づいて、複数の近接していないクラスタに対して、１つ以上の復調参照信号を生成させてもよく、参照シンボルを提供してもよい。送信（ＴＸ）複数入力複数出力（ＭＩＭＯ）プロセッサ１２３０は、適用可能な場合に、データシンボル、制御シンボル、および／または、送信プロセッサ１２２０からの参照信号に関して処理（例えば、プリコーディング）を実行してもよく、Ｔ個の変調器（ＭＯＤ）１２３２ａないし１２３２ｔにＴ個の出力シンボルストリームを提供してもよい。各変調器１２３２は、（例えば、ＳＣ−ＦＤＭＡ、ＯＦＤＭ等のために）それぞれの出力シンボルストリームを処理して、出力サンプルストリームを取得してもよい。各変調器１２３２は、出力サンプルストリームをさらに処理し（例えば、アナログにコンバートし、増幅させ、フィルタリングし、および、アップコンバートし）、アップリンク信号を取得してもよい。変調器１２３２ａないし１２３２ｔからのＴ個のアップリンク信号は、それぞれ、Ｔ本のアンテナ１２３４ａないし１２３４ｔを介して送信されてもよい。
【００１９】
基地局１１０において、アンテナ１２５２ａないし１２５２ｒは、ＵＥ１２０からアップリンク信号を受信してもよく、受信信号を復調器（ＤＥＭＯＤ）１２５４ａないし１２５４ｒにそれぞれ提供してもよい。各復調器１２５４は、それぞれの受信信号を調整して（例えば、フィルタリングして、増幅させて、ダウンコンバートして、および、デジタル化して）、受信サンプルを取得してもよい。各復調器１２５４は、受信サンプルをさらに処理して、受信シンボルを取得してもよい。チャネルプロセッサ／ＭＩＭＯ検出器１２５６は、すべてのＲ個の復調器１２５４ａないし１２５４ｒから受信シンボルを取得してもよい。チャネルプロセッサ１２５６は、ＵＥ１２０から受信した復調参照信号に基づいて、ＵＥ１２０から基地局１１０へのワイヤレスチャネルに対するチャネル推定を導出してもよい。ＭＩＭＯ検出器１２５６は、チャネル推定に基づいて、受信シンボルに関してＭＩＭＯ検出／復調を実行してもよく、検出したシンボルを提供してもよい。受信プロセッサ１２５８は、検出したシンボルを処理し（例えば、シンボルデマッピングし、デインターリーブし、および、デコードし）、デコードしたデータをデータシンク１２６０に提供し、デコードした制御情報をコントローラ／プロセッサ１２８０に提供してもよい。
【００２０】
ダウンリンク上では、基地局１１０において、データソース１２６２からのデータと、コントローラ／プロセッサ１２８０からの制御情報とが、送信プロセッサ１２６４によって処理され、適用可能である場合には、ＴＸ ＭＩＭＯプロセッサ１２６６によってプリコーディングされ、変調器１２５４ａないし１２５４ｒによって調整され、ＵＥ１２０に送信される。ＵＥ１２０において、基地局１１０からのダウンリンク信号は、アンテナ１２３４により受信され、復調器１２３２により調整され、チャネル推定器／ＭＩＭＯ検出器１２３６により処理され、受信プロセッサ１２３８によりさらに処理されて、ＵＥ１２０に送られたデータおよび制御情報を取得してもよい。プロセッサ１２３８は、デコードしたデータをデータシンク１２３９に提供し、デコードした制御情報をコントローラ／プロセッサ１２４０に提供してもよい。
【００２１】
コントローラ／プロセッサ１２４０および１２８０は、それぞれ、ＵＥ１２０および基地局１１０における動作を指示してもよい。ＵＥ１２０における、プロセッサ１２２０、プロセッサ１２４０ならびに／あるいは他のプロセッサおよびモジュールは、ここで説明した技術のためのプロセスを、実行または指示してもよい。メモリ１２４２および１２８２は、それぞれ、ＵＥ１２０および基地局１１０に対するデータおよびプログラムコードを記憶してもよい。
【００２２】
ＬＴＥでは、ＰＵＣＣＨで伝えられるアップリンク制御情報のためのエンコーディングのオプションと、ＰＵＳＣＨで伝えられるアップリンク制御情報のためのエンコーディングのオプションとが提供されている。ＬＴＥリリース８およびリリース９では、ＰＵＣＣＨフォーマット１およびフォーマット２がサポートされている。例えば、ＰＵＣＣＨフォーマット１は、スケジューリング要求のために使用されてもよい。ＰＵＣＣＨフォーマット１ａ／１ｂは、１ビットまたは２ビットのＡＣＫ／ＮＡＣＫのために使用されてもよい。また、ＰＵＣＣＨフォーマット２／２ａ／２ｂは、ＡＣＫ／ＮＡＣＫあり／なしのＣＱＩのために使用されてもよい。ＰＵＣＣＨ上のメッセージは、各ＳＣ−ＦＤＭシンボル中のシーケンスのサイクリックシフトにおいて変調されてもよい。
【００２３】
ＬＴＥリリース１０では、ＰＵＣＣＨフォーマット３と呼ばれる（ＤＦＴ−Ｓ−ＯＦＤＭフォーマットとも呼ばれる）新しいフォーマットが、キャリアアグリゲーションのために導入されている。フォーマット３送信は、各ＳＣ−ＤＦＭシンボルに、ＤＦＴ−Ｓ−ＯＦＤＭ波形を含む。１つの設計では、ＰＵＣＣＨフォーマット３は、各タイムスロット中のデータＳＣ−ＦＤＭシンボルにわたって、長さ５の直交カバー符号（ＯＣＣ）を使用する。別の設計では、ＰＵＣＣＨフォーマット３は、第２のタイムスロット中のデータＳＣ−ＦＤＭシンボルにわたって、長さ４のＯＣＣを使用する。さらに、ＰＵＣＣＨフォーマット３は、ＱＰＳＫ変調スキームにより４８個の符号ビットを搬送できる。したがって、各タイムスロットで、２４個の符号ビットを送ることができる。ＰＵＣＣＨのためのデータの送信を以下に説明するが、以下で説明する方法は、ＰＵＳＣＨのような、他のチャネルでのデータの送信にも適用されてもよい。
【００２４】
図３は、ＰＵＣＣＨフォーマット３を使用する、各ＳＣ−ＦＤＭシンボルでのＤＦＴ−Ｓ−ＯＦＤＭ波形の例示的な送信を描写する。時間が水平方向にプロットされ（軸３０２）、周波数リソースが垂直方向にプロットされている（軸３０４）。サブフレームの２つのタイムスロット３０６および３０８で送信されるＰＵＣＣＨ信号が示されている。各タイムスロット３０６、３０８は、データ（例えば、シンボル３１０）と、参照信号ＲＳ（例えば、シンボル３１２）とに割り振られたシンボルを含む。ＲＳは、復調参照信号のことを指してもよい。ＡＣＫ／ＮＡＣＫビットのような、情報ビットは、第１の組の変調シンボル３１８と、第２の組の変調シンボル３２４とを生成するために、チャネルコーディングおよび変調ブロック３２２により処理されてもよい。変調シンボル３１８および３２４は、それぞれ、離散フーリエ変換（ＤＦＴ）プリコーディングモジュール３１６および３２６によりプリコーディングされてもよい。
【００２５】
ＤＦＴプリコーディングの結果的な出力は、重みｗ0ないしｗ4を使用して、時間領域において拡散されてもよい。重みｗ0ないしｗ4（参照番号３１４、３２０）は、直交カバー符号（ＯＣＣ）の係数を表す。重みｗ0ないしｗ4は、例えば、５×５の離散フーリエ変換（ＤＦＴ）行列の１つの列を表してもよい。出力は、その後、異なるシンボルにマッピングされてもよい。１つの態様によれば、ＲＳシンボルは、（図３で示されていない）サイクリックシフトにおいて変調されてもよい。タイムスロット３０６で２４個の符号ビットを送ることができ、タイムスロット３０８で２４個の符号ビットを送ることができる。４８個の符号ビットは、ＱＰＳＫによって変調されてもよい。
【００２６】
エンコードされる情報が１〜１１ビットの間にあるときに、リリース８で規定されているような、（３２，Ｏ）ブロックエンコーダが情報ビットに適用されてもよく、ここで、Ｏは、エンコーダに対する入力ビットの数である。しかしながら、エンコードされる情報が１２ビット以上であるときには、追加の処理が実行されてもよい。
【００２７】
１つの態様によれば、情報ビットに関して、テールバイティング（tail-biting）畳み込み符号化（ＴＢＣＣ）が実行されてもよい。ダイバーシティを改善するために、エンコードされた情報ビットに関して、スロット境界周波数ホッピングが実行されてもよい。
【００２８】
第２の態様によれば、（４８，Ｏ）ブロックエンコーダが情報ビットに適用されてもよく、ここで、Ｏは、エンコーダに対する入力ビットの数である。ダイバーシティを改善するために、エンコードされた情報ビットに関して、スロット境界周波数ホッピングが実行されてもよい。
【００２９】
第３の態様によれば、情報ビットを、第１の組の情報ビットと、第２の組の情報ビットとに分割した後に、２つの（３２，Ｏ）ブロックエンコーダを情報ビットに適用してもよい。その後、ブロックエンコーダのそれぞれが、第１の組のビットまたは第２の組のビットのいずれかを受け取り、第１の組のエンコードされたビットと、第２の組のエンコードされたビットとをそれぞれ生成させる。結果的な第１および第２の組のエンコードされたビットは、レートマッチされて、送信されてもよい。レートマッチングは、エンコードされたビットを規定サイズにレートマッチさせてもよい。例えば、第１の組のエンコードされたビットと、第２の組のエンコードされたビットのそれぞれが、２４ビットにレートマッチされて、総数４８ビットを生成させてもよい。第１の組のエンコードされたビットと、第２の組のエンコードされたビットは、別々のタイムスロットで送信されてもよい。
【００３０】
第４の態様によれば、第３の態様にインターリービングを適用して、エンコードされたビットの送信にダイバーシティを提供してもよい。例えば、複数の情報ビットを、第１の組の情報ビットと、第２の組の情報ビットとに分割してもよい。例えば、１つ以上のブロックエンコーダによって第１および第２の組の情報ビットをエンコードして、第１および第２の組の符号ビットを形成してもよい。２つのブロックエンコーダが存在するときに、（３２，Ｏ）エンコーダに対する入力ビットの数は、同じであってもよく、または、異なっていてもよい。例えば、１２ビットに対して、各エンコーダによって６ビットがエンコードされてもよい。１３ビットに対して、７ビットが第１のエンコーダによってエンコードされてもよく、６ビットが第２のエンコーダによってエンコードされてもよい。
【００３１】
第１および第２の組のエンコードされたビットは、その後、規定数のビットにレートマッチされてもよい。例えば、エンコードされたビットが、ＰＵＣＣＨフォーマット３上での送信のためのものであるときに、ビットの数は、４８ビットとして選択されてもよい。別の例では、エンコードされたビットが、ＰＵＳＣＨ上での送信のためのものであるときに、ビットの数は、移動局に割り当てられたリソースブロックの数に基づいて選択されてもよい。
【００３２】
第１および第２の組の符号ビットをレートマッチした後で、第１および第２の組の符号ビットをインターリーブして、送信のための第３の組の符号ビットを生成させてもよい。インターリービングは、ビットレベルのインターリービングまたはシンボルレベルのインターリービングのいずれかであってもよく、ビットは、擬似ランダム法または奇数／偶数法で、タイムスロットにインターリーブされてもよい。すなわち、符号ビットがインターリービングのために選択されるときに、第１および第２の組の符号ビットからのビットが、第１のタイムスロットまたは第２のタイムスロットに含まれるためにランダムに選ばれてもよい。代替的に、第１の組の符号ビットと第２の組の符号ビットとの間でビットを交互にすることによって、第１および第２のタイムスロットに対して符号ビットが選択されてもよい。第１の組の偶数ビットが、第１のタイムスロットに配置されてもよく、第１の組の奇数ビットが、第２のタイムスロットに配置されてもよい一方で、第２の組の偶数ビットが、第１のタイムスロットに配置されてもよく、第２の組の奇数ビットが、第２のタイムスロットに配置されてもよい。インターリービングはまた、第１の組の符号ビットと第２の組の符号ビットとを連接することを含んでもよい。
【００３３】
第１および第２の組の符号ビットに適用するためのインターリービング方法を決定することは、送信用のチャネルに部分的に基づいていてもよい。例えば、第１および第２の組の符号ビットが、ＰＵＳＣＨ上での送信のためのものであるときに、連接を適用して、第１および第２の組の符号ビットをインターリーブしてもよい。別の例では、第１および第２の組の符号ビットが、ＰＵＣＣＨ上での送信のためのものであるときに、偶数／奇数のインターリービングを適用して、第１および第２の組の符号ビットをインターリーブしてもよい。第１および第２の符号ビットをインターリーブすることによって第３の組の符号ビットを生成させた後に、第３の組の符号ビットを送信してもよい。第３の組の符号ビットは、インターリービングにしたがった、サブフレームの第１のタイムスロットおよび第２のタイムスロットで、送信されてもよい。
【００３４】
図４は、本開示のさまざまな態様により、情報ビットをエンコードするためのプロセス４００のフローチャートを示す。ブロック４０２において、プロセス４００は、情報ビットを、第１の組の情報ビットと、第２の組の情報ビットとに分割する。プロセス４００はブロック４０４に続き、ブロック４０４において、第１の組の情報ビットを第１の組の符号ビットにエンコードし、第２の組の情報ビットを第２の組の符号ビットにエンコードする。例えば、標準的に規定された２つの（３２，Ｏ）ブロック符号エンコーダを使用して、情報ビットをエンコードしてもよい。したがって、２つの組の３２個の符号ビットが生成される。プロセス４００はブロック４０６に続き、ブロック４０６において、第１の組の符号ビットと、第２の組の符号ビットとが、規定数のビットにレートマッチされて、第１の組のレートマッチされた符号ビットと、第２の組のレートマッチされた符号ビットとが生成される。プロセス４００はブロック４０８に続き、ブロック４０８において、第１および第２の組のレートマッチされた符号ビットがインターリーブされ、インターリーブされた組の符号ビットが生成される。
【００３５】
図５は、本開示の１つの態様にしたがって構成されるＵＥ１２０のブロック図表現である。ＵＥ１２０は、アップリンク制御情報をエンコードするためのエンコーディングのプロセス５００を含む。信号分割器５０１は、エンコーディングのプロセス５００によって処理するために、入力情報ビットを２つの組に分割する。エンコーディングのプロセス５００は、２つの（３２，Ｏ）ブロック符号エンコーダ５０２ａ、５０２ｂを使用するＵＥ内で動作し、ここで、Ｏは、エンコーダに対する入力ビットの数を示す。例えば、第１の組のＡ個の情報ビットｂ（０）、ｂ（１）、．．．ｂ（Ａ−１）がエンコーダ５０２ａに入力され、第２の組のＢ個の情報ビットｂ（Ａ）、ｂ（Ａ＋１）、．．．ｂ（Ａ＋Ｂ−１）がエンコーダ５０２ｂに入力される。ＡとＢは、同じであってもよく、または、異なっていてもよい。１つの態様では、（３２，Ｏ）エンコーダ５０２ａ、５０２ｂは、標準的に規定されたエンコーダである。エンコーダ５０２ａは、３２個の符号ビットｃ（０）、ｃ（１）、．．．、ｃ（３１）をレートマッチングモジュール５０４ａに出力し、３２個の符号ビットｃ（３２）、ｃ（３３）、．．．、ｃ（６３）をレートマッチングモジュール５０４ｂに出力する。
【００３６】
符号ビットｃ（０）、ｃ（１）、．．．、ｃ（３１）は、レートマッチングモジュール５０４ａによって、２４個のビットｃ’（０）、ｃ’（１）、．．．、ｃ’（２３）にレートマッチされ、符号ビットｃ（３２）、ｃ（３３）、．．．、ｃ（６３）は、レートマッチングモジュール５０４ｂによって、２４個のビットｃ’（２４）、ｃ’（２５）、．．．、ｃ’（４７）にレートマッチされる。結果的なレートマッチされた符号ビットは、インターリーバ５０８に入力され、インターリーバ５０８は、４８個のインターリーブされた符号ビットｄ（０）、ｄ（１）、．．．、ｄ（４７）に、符号ビットｃ’（０）、ｃ’（１）、．．．、ｃ’（２３）と、符号ビット’（２４）、ｃ’（２５）、．．．、ｃ’（４７）とを分散させる。したがって、最終的な４８個の符号ビットのうちの２４個は、サブフレームの１つのタイムスロットで送信されてもよく、最終的な４８個の符号ビットの他の２４個は、サブフレームの第２のタイムスロットで送信されてもよい。したがって、各情報ビットは、スロット境界周波数ホッピングによるダイバーシティを享受することができる。
【００３７】
ある態様では、チャネルコーディングのための前述の技術はまた、例えば、ＨＡＲＱ−ＡＣＫ情報のような制御情報を含む、ＰＵＳＣＨで送信される情報のために実現されてもよい。ＨＡＲＱ−ＡＣＫのためのチャネルコーディング情報は、３ＧＰＰ ＴＳ３６．２１２技術仕様書中にあり、参照によりここに組み込まれている。先の図５と同様に、情報ビットは、２つのシーケンスのビットに分割されてもよく、２つのシーケンスのビットは、それぞれエンコーダに入力されて、２つの組の符号ビットを生成させる。各組の符号ビットは、定められた数のビットにレートマッチされて、２つの個別のレートマッチされた符号ブロックを生成させる。個別のレートマッチされた符号ブロックは、インターリーバによってインターリーブされてもよい。しかしながら、インターリービングは、ＰＵＳＣＨにおいて‘チェッカーボード’パターンまたは交互のパターンを生成させるように、変調シンボルレベルで実行されることがある。マッピングされる変調シンボルの数は、例えば、ＰＵＳＣＨのスペクトル効率に依存して、変化してもよいことに留意すべきである。
【００３８】
１つの態様では、変調シンボルは、‘チェッカーボード’パターンまたは交互のパターンで、交互にマッピングされてもよい。
【００３９】
第２の態様では、変調シンボルは、第１の実施形態でのようにマッピングされてもよいが、変調シンボルは、情報ビットが、別々のＱＡＭシンボル中の２つの個別のレートマッチされた符号ブロックにならないようにする一方で、以下の数１のレートマッチされた符号ブロック入力情報ビットにおおよそ比例して分割されてもよい。
【数１】
2013545348.tif 000003
【００４０】
第３の態様では、変調シンボルレベルのインターリービングは、結果として、‘チェッカーボード’パターンまたは交互のパターンになるかもしれない。
【００４１】
ＰＵＳＣＨにおける変調のための例示的な態様に関するさらなる詳細を、１１ビットより多いＨＡＲＱ−ＡＣＫ情報のチャネルコーディングに関して、（擬似コードを含む）テキストでの提案で、以下に説明する。ＴＳ３６．２１２の対応するセクション５．２．２．６において省略形が定義されており、それらのすべてが、参照によりここに組み込まれている。
【００４２】
チャネルコーディングブロックに入力されるＨＡＲＱ−ＡＣＫビットは、以下の数２によって示され、ここで、１１＜ＯACK≦２０は、ビットの数である。
【数２】
2013545348.tif 000004
【００４３】
以下の数３のビットのシーケンスは、以下の数４のようにエンコードされる：
【数３】
2013545348.tif 000005
【数４】
2013545348.tif 000006
【００４４】
ここで、ｉ＝０，１，２，．．．，３１であり、基底シーケンスＭi,nは、ＴＳ３６．２１２の表５．２．２．６．４−１において定義されている。
【００４５】
以下の数６および数７のビットシーケンスの連接と循環的な反復とによって、以下の数５の出力ビットシーケンスが得られる：
【数５】
2013545348.tif 000007
【数６】
2013545348.tif 000008
【数７】
2013545348.tif 000009
【００４６】
第１の代替的な態様は以下の通りである：
【数８】
2013545348.tif 000010
【００４７】
第２の代替的な態様は以下の通りである：
【数９】
2013545348.tif 000011
【００４８】
第３の代替的な態様は以下の通りである：
【数１０】
2013545348.tif 000012
【００４９】
図６は、アップリンク共有チャネルを通る例示的な送信６００を描写する。送信６００は、ＳＣ−ＦＤＭシンボルを水平方向に、各ＳＣ−ＦＤＭシンボルに対する時間変調シンボルを垂直方向に、描写する。参照信号（ＲＳ）は、示されているような、２つのＳＣ−ＦＤＭシンボルで送信されてもよい。ＲＳは、復調参照信号と呼ばれてもよい。この例では、Ｑ’＝２０（ＨＡＲＱ−ＡＣＫ用の符号シンボルの総数）であり、第１および第２のレートマッチされた符号ブロックからの符号ビットの数Ｑm（例えば、２、４、６等）は、使用される変調の次数に依存してもよい。送信６００は、第１のレートマッチされた符号ブロック６０２からの符号ビットと、第２のレートマッチされた符号ブロック６０４からの符号ビットとが、変調シンボルレベルでインターリーブされ、‘チェッカーボード’パターンまたは交互のパターンでマッピングされることを図示する。すなわち、各ＳＣ−ＦＤＭシンボル６１０、６１２、６１４、６１６には、第１のレートマッチされた符号ブロックからの符号ビット６０２と、第２のレートマッチされた符号ブロックからの符号ビット６０４との交互のパターンがある。４個のＳＣ−ＦＤＭシンボルにわたる偶数の時間インデックスにおける交互のパターンは、同じであってもよく、４個のＳＣ−ＦＤＭシンボルにわたる奇数の時間インデックスにおける交互のパターンは、同じであってもよい。
【００５０】
１つ以上のプロセッサを有する、ユーザ機器（ＵＥ）またはノードＢ（ｅＮＢ）のような装置で、本開示が実現されてもよい。図５の参照に戻ると、ＵＥ１２０は、動作を実行し、ＵＥ１２０の機能性および動作を提供するコンポーネントを制御する、コントローラ／プロセッサ１２８０を備える。コントローラ／プロセッサ１２８０は、複数の情報ビットを、第１の組の情報ビットと、第２の組の情報ビットとに分割する手段を提供する信号分割器５０１を制御する。コントローラ／プロセッサ１２８０はまた、第１の組の情報ビットを第１の組の符号ビットにエンコードする手段を提供する、ブロック符号エンコーダ５０２ａおよび５０２ｂを制御する。ＵＥ１２０はまた、第１および第２の組の符号ビットを、第１および第２の組のレートマッチされた符号ビットを生成させる、規定数のビットにレートマッチさせる手段を提供する、レートマッチングモジュール５０４ａおよび５０４ｂを備える。コントローラ／プロセッサ１２８０によって制御されるインターリーバ５０８は、第１および第２の組のレートマッチされた符号ビットをインターリーブして、インターリーブされた組の符号ビットを生成する手段を提供する。コントローラ／プロセッサ１２８０を含む、プロセッサのうちのいずれかまたはすべてが一体化されて、単一のプロセッサにされてもよい。機能は、デジタル信号プロセッサ（ＤＳＰ）および特定用途向け集積回路（ＡＳＩＣ）のようなデバイスを含む、デジタルまたはアナログの回路によって、代替的に実行されてもよい。
【００５１】
当業者は、さまざまな異なる技術および技法のうちの任意のものを使用して、情報および信号を表してもよいことを理解するだろう。例えば、先の説明全体を通して参照した、データ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁気の粒子、光学界または光の粒子、あるいは、これらの任意の組み合わせによって表されてもよい。
【００５２】
ここでの開示に関連して説明した、さまざまな例示的な論理ブロック、モジュール、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、あるいは双方を組み合わせたものとして実現されてもよいことを、当業者はさらに正しく認識するだろう。ハードウェアおよびソフトウェアのこの互換性を明確に示すために、さまざまな例示的なコンポーネント、ブロック、モジュール、回路、およびステップを、これらの機能性の観点から概して上述した。このような機能性が、ハードウェアまたはソフトウェアとして実現されるか否かは、システム全体に課せられている、特定の応用および設計の制約に依存する。熟練者は、それぞれの特定の応用に対して方法を変化させて、説明した機能性を実現してもよいが、このような実現の決定は、本開示の範囲からの逸脱を生じさせるものとして解釈すべきではない。
【００５３】
ここでの開示に関連して説明した、さまざまな例示的な論理ブロック、モジュールおよび回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェアコンポーネント、あるいは、ここで説明した機能を実行するように設計されているこれらの任意の組み合わせで、実現または実行されてもよい。汎用プロセッサは、マイクロプロセッサであってもよいが、代替実施形態では、プロセッサは、何らかの従来のプロセッサ、コントローラ、マイクロコントローラ、または、ステートマシンであってもよい。プロセッサはまた、コンピューティングデバイスの組み合わせとして、例えば、ＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアを伴う１つ以上のマイクロプロセッサ、または、他の何らかのこのような構成として、実現されてもよい。
【００５４】
ここでの開示に関連して説明した方法またはアルゴリズムのステップは、ハードウェアで、プロセッサにより実行されるソフトウェアモジュールで、あるいは、２つのものを組み合わせたもので、直接具現化されてもよい。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーブバルディスク、ＣＤ−ＲＯＭ、または、技術的に知られている他の何らかの形態の記憶媒体に存在していてもよい。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合されている。代替実施形態では、記憶媒体は、プロセッサに一体化されていてもよい。プロセッサおよび記憶媒体は、ＡＳＩＣに存在していてもよい。ＡＳＩＣは、ユーザ端末に存在していてもよい。代替実施形態では、プロセッサおよび記憶媒体は、ユーザ端末中にディスクリートコンポーネントとして存在していてもよい。
【００５５】
１つ以上の例示的な設計では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの任意の組み合わせで実現されてもよい。ソフトウェアで実現された場合、機能は、１つ以上の命令またはコードとしてコンピュータ読取可能媒体上に記憶されてもよく、あるいは、１つ以上の命令またはコードとしてコンピュータ読取可能媒体上を通して送信されてもよい。コンピュータ読取可能媒体は、１つの場所から別の場所へのコンピュータプログラムの転送を促進する何らかの媒体を含む、一時的でないコンピュータ記憶媒体および通信媒体の双方を含む。一時的でない記憶媒体は、汎用コンピュータまたは特殊目的コンピュータによってアクセスできる何らかの利用可能な媒体であってもよい。一例として、これらに限定されないが、このような一時的でないコンピュータ読取可能媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶デバイス、あるいは、汎用コンピュータまたは特殊目的コンピュータ、もしくは、汎用プロセッサまたは特殊目的プロセッサによりアクセスでき、命令またはデータ構造の形態で所望のプログラムコード手段を記憶するために使用できる他の何らかの媒体を含むことができる。ここで使用したようなディスク（ｄｉｓｋおよびｄｉｓｃ）は、コンパクトディスク（ＣＤ）、レーザディスク（登録商標）、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、および、ブルーレイ（登録商標）ディスクを含むが、ここで、ディスク（ｄｉｓｋ）が通常、データを磁気的に再生する一方で、ディスク（ｄｉｓｃ）はデータをレーザによって光学的に再生する。先のものを組み合わせたものもまた、コンピュータ読取可能媒体の範囲内に含められるべきである。
【００５６】
本開示のこれまでの説明は、当業者が本開示を製作または使用できるように提供した。本開示に対するさまざま修正は、当業者に容易に明らかとなり、ここに規定した一般的な原理は、本開示の精神または範囲から逸脱することなく、他のバリエーションに適用されてもよい。したがって、本開示は、ここで説明した例および設計に限定されることを意図しているものではなく、ここで開示した原理および新規の特徴と一致した最も広い範囲に一致させるべきである。
【図１】
2013545348.tif 000013
【図２】
2013545348.tif 000014
【図３】
2013545348.tif 000015
【図４】
2013545348.tif 000016
【図５】
2013545348.tif 000017
【図６】
2013545348.tif 000018
【手続補正書】
【提出日】平成25年10月21日(2013.10.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ワイヤレス通信のための方法において、
複数の情報ビットを、第１の組の情報ビットと、第２の組の情報ビットとに分割し、
前記第１の組の情報ビットを、第１の組の符号ビットにエンコードし、
前記第２の組の情報ビットを、第２の組の符号ビットにエンコードし、
前記第１の組の符号ビットと前記第２の組の符号ビットとを規定数のビットにレートマッチさせて、第１の組のレートマッチされた符号ビットと、第２の組のレートマッチされた符号ビットとを生成し、
前記第１および第２の組のレートマッチされた符号ビットをインターリーブして、送信のためにインターリーブされた第３の組の符号ビットを生成する方法。
【請求項２】
前記第１の組の情報ビットをエンコードすることは、ブロック符号によって前記第１の組の情報ビットをエンコードすることを含み、前記第２の組の情報ビットをエンコードすることは、前記ブロック符号によって前記第２の組の情報ビットをエンコードすることを含む請求項１に記載の方法。
【請求項３】
前記ブロック符号は、（３２，Ｏ）ブロック符号を含む請求項２に記載の方法。
【請求項４】
物理アップリンク共有チャネル（ＰＵＳＣＨ）上で、前記インターリーブされた組の符号ビットを送信することをさらに含む請求項１に記載の方法。
【請求項５】
前記第１の組の符号ビットと、前記第２の組の符号ビットとをレートマッチさせるための前記規定数のビットは、ＰＵＳＣＨのスペクトル効率に少なくとも部分的に基づく数を含む請求項４に記載の方法。
【請求項６】
前記インターリーブすることは、前記第１の組の符号ビットと、前記第２の組の符号ビットとを連接することを含む請求項４に記載の方法。
【請求項７】
物理アップリンク制御チャネル（ＰＵＣＣＨ）上で、前記インターリーブされた組の符号ビットを送信することをさらに含む請求項１に記載の方法。
【請求項８】
前記第１の組の符号ビットと、前記第２の組の符号ビットとをレートマッチさせるのに使用される前記規定数のビットは、４８ビットである請求項７に記載の方法。
【請求項９】
前記インターリーブすることは、ビットレベルのインターリービングと、シンボルレベルのインターリービングのうちの１つを含む請求項７に記載の方法。
【請求項１０】
ハイブリッド自動反復要求（ＨＡＲＱ）−肯定応答（ＡＣＫ）情報に対応する複数の情報ビットを提供することをさらに含む請求項１に記載の方法。
【請求項１１】
プログラムコードを記録している一時的でないコンピュータ読取可能記憶媒体であって、コンピュータに、
複数の情報ビットを、第１の組の情報ビットと、第２の組の情報ビットとに分割させるためのプログラムコードと、
前記第１の組の情報ビットを、第１の組の符号ビットにエンコードさせるためのプログラムコードと、
前記第２の組の情報ビットを、第２の組の符号ビットにエンコードさせるためのプログラムコードと、
前記第１の組の符号ビットと前記第２の組の符号ビットとを規定数のビットにレートマッチさせるためのプログラムコードと、
前記第１および第２の組の符号ビットをインターリーブして、送信のためにインターリーブされた第３の組の符号ビットを生成させるためのプログラムコードと
を含むコンピュータ読取可能記憶媒体。
【請求項１２】
前記第１の組の情報ビットをエンコードするためのプログラムコードは、ブロック符号によって前記第１の組の情報ビットをエンコードするためのプログラムコードを含み、前記第２の組の情報ビットをエンコードするためのプログラムコードは、前記ブロック符号によって前記第２の組の情報ビットをエンコードするためのプログラムコードを含む請求項１１に記載のコンピュータ読取可能記憶媒体。
【請求項１３】
前記プログラムコードは、物理アップリンク共有チャネル（ＰＵＳＣＨ）上で、前記インターリーブされた組の符号ビットを送信するためのプログラムコードをさらに含む請求項１１に記載のコンピュータ読取可能記憶媒体。
【請求項１４】
前記第１の組の符号ビットと、前記第２の組の符号ビットとをレートマッチさせるのに使用される前記規定数のビットは、ＰＵＳＣＨのスペクトル効率に少なくとも部分的に基づく数を含む請求項１３に記載のコンピュータ読取可能記憶媒体。
【請求項１５】
前記プログラムコードは、物理アップリンク制御チャネル（ＰＵＣＣＨ）上で、前記インターリーブされた組の符号ビットを送信するためのプログラムコードをさらに含み、前記インターリーブするためのプログラムコードは、ビットレベルでインターリーブするためのプログラムコードと、シンボルレベルでインターリーブするためのプログラムコードのうちの１つを含む請求項１１に記載のコンピュータ読取可能記憶媒体。
【請求項１６】
ワイヤレス通信のために構成されている装置において、
メモリに結合されている少なくとも１つのプロセッサを具備し、
前記少なくとも１つのプロセッサは、
複数の情報ビットを、第１の組の情報ビットと、第２の組の情報ビットとに分割し、
前記第１の組の情報ビットを、第１の組の符号ビットにエンコードし、
前記第２の組の情報ビットを、第２の組の符号ビットにエンコードし、
前記第１の組の符号ビットと前記第２の組の符号ビットとを規定数のビットにレートマッチさせ、
前記第１および第２の組の符号ビットをインターリーブして、送信のためにインターリーブされた第３の組の符号ビットを生成するように構成されている装置。
【請求項１７】
前記少なくとも１つのプロセッサは、物理アップリンク共有チャネル（ＰＵＳＣＨ）上で、前記インターリーブされた組の符号ビットを送信するようにさらに構成されている請求項１６に記載の装置。
【請求項１８】
前記第１の組の符号ビットと、前記第２の組の符号ビットとをレートマッチさせるのに使用される前記規定数のビットは、ＰＵＳＣＨのスペクトル効率に少なくとも部分的に基づく数を含む請求項１７に記載の装置。
【請求項１９】
前記少なくとも１つのプロセッサは、物理アップリンク制御チャネル（ＰＵＣＣＨ）上で、前記インターリーブされた組の符号ビットを送信するようにさらに構成されている請求項１６に記載の装置。
【請求項２０】
前記少なくとも１つのプロセッサは、ビットレベルでのインターリービングと、シンボルレベルでのインターリービングのうちの１つのようにさらに構成されている請求項１９に記載の装置。
【請求項２１】
ワイヤレス通信のための装置において、
複数の情報ビットを、第１の組の情報ビットと、第２の組の情報ビットとに分割する手段と、
前記第１の組の情報ビットを、第１の組の符号ビットにエンコードする手段と、
前記第２の組の情報ビットを、第２の組の符号ビットにエンコードする手段と、
前記第１の組の符号ビットと前記第２の組の符号ビットとを規定数のビットにレートマッチさせて、第１の組のレートマッチされた符号ビットと、第２の組のレートマッチされた符号ビットとを生成する手段と、
前記第１および第２の組のレートマッチされた符号ビットをインターリーブして、送信のためにインターリーブされた第３の組の符号ビットを生成する手段と
を具備する装置。
【請求項２２】
前記第１の組の情報ビットをエンコードする手段は、ブロック符号によって前記第１の組の情報ビットをエンコードする手段を備え、前記第２の組の情報ビットをエンコードする手段は、前記ブロック符号によって前記第２の組の情報ビットをエンコードする手段を備える請求項２１に記載の装置。
【請求項２３】
前記ブロック符号は、（３２，Ｏ）ブロック符号を含む請求項２２に記載の装置。
【請求項２４】
物理アップリンク共有チャネル（ＰＵＳＣＨ）上で、前記インターリーブされた組の符号ビットを送信する手段をさらに具備する請求項２１に記載の装置。
【請求項２５】
前記第１の組の符号ビットと、前記第２の組の符号ビットとをレートマッチさせる手段のために使用される前記規定数のビットは、ＰＵＳＣＨのスペクトル効率に少なくとも部分的に基づく数を含む請求項２４に記載の装置。
【請求項２６】
前記インターリーブする手段は、前記第１の組の符号ビットと、前記第２の組の符号ビットとを連接する手段を備える請求項２４に記載の装置。
【請求項２７】
物理アップリンク制御チャネル（ＰＵＣＣＨ）上で、前記インターリーブされた組の符号ビットを送信する手段をさらに具備する請求項２１に記載の装置。
【請求項２８】
前記第１の組の符号ビットと、前記第２の組の符号ビットとをレートマッチングさせるのに使用される前記規定数のビットは、４８ビットである請求項２７に記載の装置。
【請求項２９】
前記インターリーブする手段は、ビットレベルでインターリーブする手段と、シンボルレベルでインターリーブする手段のうちの１つを備える請求項２７に記載の装置。
【請求項３０】
ハイブリッド自動反復要求（ＨＡＲＱ）−肯定応答（ＡＣＫ）情報に対応する複数の情報ビットを提供する手段をさらに具備する請求項２１に記載の装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
本開示のこれまでの説明は、当業者が本開示を製作または使用できるように提供した。本開示に対するさまざま修正は、当業者に容易に明らかとなり、ここに規定した一般的な原理は、本開示の精神または範囲から逸脱することなく、他のバリエーションに適用されてもよい。したがって、本開示は、ここで説明した例および設計に限定されることを意図しているものではなく、ここで開示した原理および新規の特徴と一致した最も広い範囲に一致させるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］  ワイヤレス通信のための方法において、複数の情報ビットを、第１の組の情報ビットと、第２の組の情報ビットとに分割し、前記第１の組の情報ビットを、第１の組の符号ビットにエンコードし、前記第２の組の情報ビットを、第２の組の符号ビットにエンコードし、前記第１の組の符号ビットと前記第２の組の符号ビットとを規定数のビットにレートマッチさせて、第１の組のレートマッチされた符号ビットと、第２の組のレートマッチされた符号ビットとを生成し、前記第１および第２の組のレートマッチされた符号ビットをインターリーブして、インターリーブされた組の符号ビットを生成する方法。
［２］  前記第１の組の情報ビットをエンコードすることは、ブロック符号によって前記第１の組の情報ビットをエンコードすることを含み、前記第２の組の情報ビットをエンコードすることは、前記ブロック符号によって前記第２の組の情報ビットをエンコードすることを含む［１］に記載の方法。
［３］  前記ブロック符号は、（３２，Ｏ）ブロック符号を含む［２］に記載の方法。
［４］  物理アップリンク共有チャネル（ＰＵＳＣＨ）上で、前記インターリーブされた組の符号ビットを送信することをさらに含む[１]に記載の方法。
[５]  前記第１の組の符号ビットと、前記第２の組の符号ビットとをレートマッチさせるための前記規定数のビットは、ＰＵＳＣＨのスペクトル効率に少なくとも部分的に基づく数を含む[４]に記載の方法。
[６]  前記インターリーブすることは、前記第１の組の符号ビットと、前記第２の組の符号ビットとを連接することを含む[４]に記載の方法。
[７]  物理アップリンク制御チャネル（ＰＵＣＣＨ）上で、前記インターリーブされた組の符号ビットを送信することをさらに含む[１]に記載の方法。
[８]  前記第１の組の符号ビットと、前記第２の組の符号ビットとをレートマッチさせるのに使用される前記規定数のビットは、４８ビットである[７]に記載の方法。
[９]  前記インターリーブすることは、ビットレベルのインターリービングと、シンボルレベルのインターリービングのうちの１つを含む[７]に記載の方法。
[１０]  ハイブリッド自動反復要求（ＨＡＲＱ）−肯定応答（ＡＣＫ）情報に対応する複数の情報ビットを提供することをさらに含む[１]に記載の方法。
[１１]  その上にプログラムコードを記録している一時的でないコンピュータ読取可能記憶媒体を具備するコンピュータプログラムプロダクトにおいて、前記プログラムコードは、複数の情報ビットを、第１の組の情報ビットと、第２の組の情報ビットとに分割するためのプログラムコードと、前記第１の組の情報ビットを、第１の組の符号ビットにエンコードするためのプログラムコードと、前記第２の組の情報ビットを、第２の組の符号ビットにエンコードするためのプログラムコードと、前記第１の組の符号ビットと前記第２の組の符号ビットとを規定数のビットにレートマッチさせるためのプログラムコードと、
前記第１および第２の組の符号ビットをインターリーブして、インターリーブされた組の符号ビットを生成するためのプログラムコードとを含むコンピュータプログラムプロダクト。
[１２]  前記第１の組の情報ビットをエンコードするためのプログラムコードは、ブロック符号によって前記第１の組の情報ビットをエンコードするためのプログラムコードを含み、前記第２の組の情報ビットをエンコードするためのプログラムコードは、前記ブロック符号によって前記第２の組の情報ビットをエンコードするためのプログラムコードを含む[１１]に記載のコンピュータプログラムプロダクト。
[１３]  前記プログラムコードは、物理アップリンク共有チャネル（ＰＵＳＣＨ）上で、前記インターリーブされた組の符号ビットを送信するためのプログラムコードをさらに含む[１１]に記載のコンピュータプログラムプロダクト。
[１４]  前記第１の組の符号ビットと、前記第２の組の符号ビットとをレートマッチさせるのに使用される前記規定数のビットは、ＰＵＳＣＨのスペクトル効率に少なくとも部分的に基づく数を含む[１３]に記載のコンピュータプログラムプロダクト。
[１５]  前記プログラムコードは、物理アップリンク制御チャネル（ＰＵＣＣＨ）上で、前記インターリーブされた組の符号ビットを送信するためのプログラムコードをさらに含み、前記インターリーブするためのプログラムコードは、ビットレベルでインターリーブするためのプログラムコードと、シンボルレベルでインターリーブするためのプログラムコードのうちの１つを含む[１１]に記載のコンピュータプログラムプロダクト。
[１６]  ワイヤレス通信のために構成されている装置において、メモリに結合されている少なくとも１つのプロセッサを具備し、前記少なくとも１つのプロセッサは、複数の情報ビットを、第１の組の情報ビットと、第２の組の情報ビットとに分割し、前記第１の組の情報ビットを、第１の組の符号ビットにエンコードし、前記第２の組の情報ビットを、第２の組の符号ビットにエンコードし、前記第１の組の符号ビットと前記第２の組の符号ビットとを規定数のビットにレートマッチさせ、前記第１および第２の組の符号ビットをインターリーブして、インターリーブされた組の符号ビットを生成するように構成されている装置。
[１７]  前記少なくとも１つのプロセッサは、物理アップリンク共有チャネル（ＰＵＳＣＨ）上で、前記インターリーブされた組の符号ビットを送信するようにさらに構成されている[１６]に記載の装置。
[１８]  前記第１の組の符号ビットと、前記第２の組の符号ビットとをレートマッチさせるのに使用される前記規定数のビットは、ＰＵＳＣＨのスペクトル効率に少なくとも部分的に基づく数を含む[１７]に記載の装置。
[１９]  前記少なくとも１つのプロセッサは、物理アップリンク制御チャネル（ＰＵＣＣＨ）上で、前記インターリーブされた組の符号ビットを送信するようにさらに構成されている[１６]に記載の装置。
[２０]  前記少なくとも１つのプロセッサは、ビットレベルでのインターリービングと、シンボルレベルでのインターリービングのうちの１つのようにさらに構成されている[１９]に記載の装置。
[２１]  ワイヤレス通信のための装置において、複数の情報ビットを、第１の組の情報ビットと、第２の組の情報ビットとに分割する手段と、前記第１の組の情報ビットを、第１の組の符号ビットにエンコードする手段と、前記第２の組の情報ビットを、第２の組の符号ビットにエンコードする手段と、前記第１の組の符号ビットと前記第２の組の符号ビットとを規定数のビットにレートマッチさせて、第１の組のレートマッチされた符号ビットと、第２の組のレートマッチされた符号ビットとを生成する手段と、前記第１および第２の組のレートマッチされた符号ビットをインターリーブして、インターリーブされた組の符号ビットを生成する手段とを具備する装置。
[２２]  前記第１の組の情報ビットをエンコードする手段は、ブロック符号によって前記第１の組の情報ビットをエンコードする手段を備え、前記第２の組の情報ビットをエンコードする手段は、前記ブロック符号によって前記第２の組の情報ビットをエンコードする手段を備える[２１]に記載の装置。
[２３]  前記ブロック符号は、（３２，Ｏ）ブロック符号を含む[２２]に記載の装置。
[２４]  物理アップリンク共有チャネル（ＰＵＳＣＨ）上で、前記インターリーブされた組の符号ビットを送信する手段をさらに具備する[２１]に記載の装置。
[２５]  前記第１の組の符号ビットと、前記第２の組の符号ビットとをレートマッチさせる手段のために使用される前記規定数のビットは、ＰＵＳＣＨのスペクトル効率に少なくとも部分的に基づく数を含む[２４]に記載の装置。
[２６]  前記インターリーブする手段は、前記第１の組の符号ビットと、前記第２の組の符号ビットとを連接する手段を備える[２４]に記載の装置。
[２７]  物理アップリンク制御チャネル（ＰＵＣＣＨ）上で、前記インターリーブされた組の符号ビットを送信する手段をさらに具備する[２１]に記載の装置。
[２８]  前記第１の組の符号ビットと、前記第２の組の符号ビットとをレートマッチングさせるのに使用される前記規定数のビットは、４８ビットである[２７]に記載の装置。
[２９]  前記インターリーブする手段は、ビットレベルでインターリーブする手段と、シンボルレベルでインターリーブする手段のうちの１つを備える[２７]に記載の装置。
[３０]  ハイブリッド自動反復要求（ＨＡＲＱ）−肯定応答（ＡＣＫ）情報に対応する複数の情報ビットを提供する手段をさらに具備する[２１]に記載の装置。
【国際調査報告】
2013545348.tif 000019
2013545348.tif 000020
2013545348.tif 000021