(57)【要約】  複数のデータパケット送受信機を、所定の時間間隔の間に一緒に試験するための方法及びシステム。ダウンリンクデータパケットのシーケンスが生成され、複数のデータパケット送受信機による受信のために、対応するダウンリンクデータパケットのシーケンスとして分配され、これら複数のデータパケット送受信機のそれぞれが、少なくとも所定の時間間隔のそれぞれの部分の間に、複数の対応するアップリンクデータパケットのシーケンスのうちのそれぞれを送信することによって、対応するダウンリンクデータパケットのシーケンスのうちのそれぞれに応答する。対応するアップリンクデータパケットのシーケンスのそれぞれの少なくとも部分が合成されて、少なくとも１つの信号パラメーターが測定されるところの試験データパケットのシーケンスが提供される。
2013505639.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータパケット送受信機を、所定の時間間隔の間に一緒に試験するための方法であって、
ダウンリンクデータパケットのシーケンスを発生させる工程と、
前記ダウンリンクデータパケットのシーケンスを、複数の対応するダウンリンクデータパケットのシーケンスとして分配する工程と、
複数のデータパケット送受信機のうちのそれぞれ１つで、少なくとも所定の時間間隔のそれぞれの部分の間に、前記複数の対応するダウンリンクデータパケットのシーケンスのそれぞれを受信する工程と、それに応答して、複数の対応するアップリンクデータパケットのシーケンスのうちのそれぞれを送信する工程と、
前記複数の対応するアップリンクデータパケットのシーケンスのそれぞれの少なくとも部分を合成する工程であって、それによって試験データパケットのシーケンスを提供する、ところの工程と、
前記試験データパケットのシーケンスの、少なくとも１つの信号パラメーターを測定する工程と、を含む方法。
【請求項２】
前記分配する工程が、前記複数の対応するダウンリンクデータパケットのシーケンスのうちのそれぞれを提供するために、前記ダウンリンクデータパケットのシーケンスをスイッチする工程を含む、請求項１に記載の方法。
【請求項３】
前記分配する工程が、前記複数の対応するダウンリンクデータパケットのシーケンスのうちのそれぞれを提供するために、前記ダウンリンクデータパケットのシーケンスを多重分離する工程を含む、請求項１に記載の方法。
【請求項４】
前記分配する工程が、前記複数の対応するダウンリンクデータパケットのシーケンスのうちの選択されたものを減衰させる工程を含む、請求項１に記載の方法。
【請求項５】
前記分配する工程が、前記複数の対応するダウンリンクデータパケットのシーケンスを同時に提供する工程を含む、請求項１に記載の方法。
【請求項６】
前記合成する工程が、前記複数の対応するアップリンクデータパケットのシーケンスのそれぞれの少なくとも部分をスイッチする工程を含み、それによって前記試験データパケットのシーケンスを提供する、請求項１に記載の方法。
【請求項７】
前記合成する工程が、前記複数の対応するアップリンクデータパケットのシーケンスのそれぞれの少なくとも部分を多重化する工程を含み、それによって前記試験データパケットのシーケンスを提供する、請求項１に記載の方法。
【請求項８】
前記合成する工程が、前記複数の対応するアップリンクデータパケットのシーケンスのそれぞれの少なくとも部分を選択的に減衰させる工程を含み、それによって前記試験データパケットのシーケンスを提供する、請求項１に記載の方法。
【請求項９】
前記測定する工程が、前記試験データパケットのシーケンスの少なくとも部分のパワーレベルを測定する工程を含む、請求項１に記載の方法。
【請求項１０】
複数のデータパケット送受信機を、所定の時間間隔の間に一緒に試験するためのシステムを含む装置であって、
ダウンリンクデータパケットのシーケンスを提供するための信号発生回路構成と、
前記信号発生回路構成に結合される信号分配回路構成であり、複数のデータパケット送受信機による受信のために、複数の対応するダウンリンクデータパケットのシーケンスを提供することによって、前記ダウンリンクデータパケットのシーケンス及び１つ以上の分配制御信号に応答する信号分配回路構成であって、前記複数のデータパケット送受信機のそれぞれが、少なくとも所定の時間間隔のそれぞれの部分の間に、複数の対応するアップリンクデータパケットのシーケンスのうちのそれぞれを送信することによって、前記複数の対応するダウンリンクデータパケットのシーケンスのうちのそれぞれに応答する、ところの信号分配回路構成と、
試験データパケットのシーケンスを提供することによって、前記複数の対応するアップリンクデータパケットのシーケンスのそれぞれの少なくとも部分及び１つ以上の合成制御信号に応答する信号合成回路構成と、
前記信号合成回路構成に結合される信号測定回路構成であって、前記試験データパケットのシーケンスの少なくとも１つの信号パラメーターを測定することによって、前記試験データパケットのシーケンス及び１つ以上の測定制御信号に応答する信号測定回路構成と、を含む装置。
【請求項１１】
前記信号発生回路構成が、ベクトル信号発生器を含む、請求項１０に記載の装置。
【請求項１２】
前記信号分配回路構成が、信号スイッチング回路構成を含む、請求項１０に記載の装置。
【請求項１３】
前記信号分配回路構成が、信号多重分離回路構成を含む、請求項１０に記載の装置。
【請求項１４】
前記信号分配回路構成が、信号減衰回路構成を含む、請求項１０に記載の装置。
【請求項１５】
前記信号分配回路構成が、信号分割回路構成を含む、請求項１０に記載の装置。
【請求項１６】
前記信号合成回路構成が、信号スイッチング回路構成を含む、請求項１０に記載の装置。
【請求項１７】
前記信号合成回路構成が、信号多重化回路構成を含む、請求項１０に記載の装置。
【請求項１８】
前記信号合成回路構成が、信号減衰回路構成を含む、請求項１０に記載の装置。
【請求項１９】
前記信号測定回路構成が、ベクトル信号分析器を含む、請求項１０に記載の装置。
【請求項２０】
複数のデータパケット送受信機を、所定の時間間隔の間に一緒に試験するためのシステムを含む装置であって、
ダウンリンクデータパケットのシーケンスを発生させる信号発生手段と、
前記ダウンリンクデータパケットのシーケンスを、複数のデータパケット送受信機による受信のために、複数の対応するダウンリンクデータパケットのシーケンスとして分配することによって、１つ以上の分配制御信号に応答する信号分配手段であって、前記複数のデータパケット送受信機のそれぞれが、少なくとも所定の時間間隔のそれぞれの部分の間に、複数の対応するアップリンクデータパケットのシーケンスのうちのそれぞれを送信することによって、前記複数の対応するダウンリンクデータパケットのシーケンスのうちのそれぞれに応答する、ところの信号分配手段と、
前記複数の対応するアップリンクデータパケットのシーケンスのそれぞれの少なくとも部分を合成することにより、１つ以上の合成制御信号に応答する信号合成手段であって、それによって試験データパケットのシーケンスを提供する、ところの信号合成手段と、
前記試験データパケットのシーケンスの少なくとも１つの信号パラメーターを測定することによって、１つ以上の測定制御信号に応答する信号測定手段と、を含む装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線デバイスを試験するための方法及びシステムに関し、特に、個々のデータパケットの部分を、分析のために複合パケット内にインターリーブすることによって、無線デバイスを並列（パラレル）に試験し、全体の試験時間を低減するための方法及びシステムに関する。
【背景技術】
【０００２】
多くの現行の携帯デバイスは、電話、デジタルデータ転送、地理的測位などのために、無線「接続」を利用する。周波数スペクトル、変調方法、及びスペクトルパワー密度の違いに関わらず、無線接続規格は、同期データパケットを使用してデータを送受信する。
【０００３】
一般的には、これらの無線接続能力（例えば、ＷｉＦｉ、ＷｉＭＡＸ、Ｂｌｕｅｔｏｏｔｈなど）は、業界承認の規格（例えば、ＩＥＥＥ  ８０２．１１及びＩＥＥＥ  ８０２．１６）によって規定され、その規格によって、それらの接続能力を有するデバイスが順守しなければならないパラメーター及び制限が指定される。
【０００４】
デバイス開発継続中の任意の時点において、デバイスがその規格の仕様の範囲内で機能することを試験し、検証することが必要な場合がある。試験には時間がかかり、専門の計装を必要とし、そのようなデバイスを製造するコストを増大させる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
それゆえ、必要とされる完全性に関して妥協することなく、全体の試験時間を低減するための技術を有することが望まれる。
【０００６】
デバイスを同時に試験する場合、単位当りの試験時間は、デバイスの数によって低減される。例えば、単一のデバイスの試験に１００秒かかり、それらのデバイスの４つを１００秒で同時に試験することができる場合には、デバイス１つ当りの試験時間は、２５秒となる。さらには、各同時パケットが、２以上の試験シーケンスのキャプチャのために使用され得る場合には、全体の試験時間をさらに一層低減することができる。
【課題を解決するための手段】
【０００７】
本件出願に係る発明に従って、複数の被試験デバイス（ＤＵＴ、ＤＵＴｓ）の同時試験は、様々なデータパケットの部分を時間インターリーブすることによって実施され得る。複数のＤＵＴからの同時の同期データパケットは、その基本となる規格によって記述される単一パケットの最小持続時間の間に多重化され、インターリーブされて、１つ以上の試験シーケンスをキャプチャすることができる。結果として、全体の試験時間が実質的に低減される。
【０００８】
本件出願に係る発明に従って、複数のデータパケット送受信機（トランシーバ）を、所定の時間間隔の間に一緒に試験するための方法及びシステムが提供される。ダウンリンクデータパケットのシーケンスが生成され、複数のデータパケット送受信機による受信のために、対応するダウンリンクデータパケットのシーケンスとして分配され、これら複数のデータパケット送受信機のそれぞれが、少なくとも所定の時間間隔のそれぞれの部分の間に、複数の対応するアップリンクデータパケットのシーケンスのうちの、それぞれの１つを送信することによって、対応するダウンリンクデータパケットのシーケンスのうちの、それぞれの１つに応答する。対応するアップリンクデータパケットのシーケンスのそれぞれの、少なくとも一部分が組み合わされて、その少なくとも１つの信号パラメーターが測定される試験データパケットのシーケンスが提供される。
【０００９】
本件出願に係る発明の一つの態様に従って、複数のデータパケット送受信機を、所定の時間間隔の間に一緒に試験するための方法は、
ダウンリンクデータパケットのシーケンスを発生させる工程と、
このダウンリンクデータパケットのシーケンスを、複数の対応するダウンリンクデータパケットのシーケンスとして分配する工程と、
複数のデータパケット送受信機のうちのそれぞれ１つを使用して、少なくとも所定の時間間隔のそれぞれの部分の間に、複数の対応するダウンリンクデータパケットのシーケンスのうちのそれぞれを受信し、それに応答して、複数の対応するアップリンクデータパケットのシーケンスのうちのそれぞれを送信する工程と、
試験データパケットのシーケンスを提供するために、複数の対応するアップリンクデータパケットのシーケンスのそれぞれの少なくとも一部分を合成する工程と、
試験データパケットのシーケンスの少なくとも１つの信号パラメーターを測定する工程と、を含む。
【００１０】
本件出願に係る発明の他の態様に従って、複数のデータパケット送受信機を、所定の時間間隔の間に一緒に試験するためのシステムを含む装置は、
ダウンリンクデータパケットのシーケンスを提供するための信号発生回路構成と、
信号発生回路構成に結合される信号分配回路構成であり、複数のデータパケット送受信機による受信のために複数の対応するダウンリンクデータパケットのシーケンスを提供することによって、ダウンリンクデータパケットのシーケンス及び１つ以上の分配制御信号に応答する信号分配回路構成であって、複数のデータパケット送受信機のそれぞれが、少なくとも所定の時間間隔のそれぞれの部分の間に、複数の対応するアップリンクデータパケットのシーケンスのうちのそれぞれを送信することによって、複数の対応するダウンリンクデータパケットのシーケンスのうちのそれぞれに応答する、ところの信号分配回路構成と、
試験データパケットのシーケンスを提供することによって、複数個の対応するアップリンクデータパケットのシーケンスのそれぞれの少なくとも一部分及び１つ以上の合成制御信号に応答する、信号合成回路構成と、
信号合成回路構成に結合される信号測定回路構成であって、試験データパケットのシーケンスの少なくとも１つの信号パラメーターを測定することによって、試験データパケットのシーケンス及び１つ以上の測定制御信号に応答する、信号測定回路構成と、を含む。
【００１１】
本願発明に係るさらに他の態様に従って、複数のデータパケット送受信機を、所定の時間間隔の間に一緒に試験するためのシステムを含む装置は、
ダウンリンクデータパケットのシーケンスを発生させる信号発生手段と、
ダウンリンクデータパケットのシーケンスを、複数のデータパケット送受信機による受信のために、複数の対応するダウンリンクデータパケットのシーケンスとして分配することによって１つ以上の分配制御信号に応答する信号分配手段であって、複数のデータパケット送受信機のそれぞれ１つが、少なくとも所定の時間間隔のそれぞれの部分の間に、複数の対応するアップリンクデータパケットのシーケンスのうちのそれぞれ１つを送信することによって、複数の対応するダウンリンクデータパケットのシーケンスのうちのそれぞれ１つに応答する、ところの信号分配手段と、
複数の対応するアップリンクデータパケットのシーケンスのそれぞれの少なくとも一部分を合成し試験データパケットのシーケンスを提供することによって、１つ以上の合成制御信号に応答する信号合成手段と、
試験データパケットのシーケンスの少なくとも１つの信号パラメーターを測定することによって、１つ以上の測定制御信号に応答する信号測定手段と、を含む。
【図面の簡単な説明】
【００１２】
【図１】図１は、ダウンリンクパケットがアップリンクパケットの送信のトリガである、例えばＷｉＭＡＸなどの無線規格を採用するＤＵＴの、送信（伝送）（ＴＸ）機能を試験するための従来の方法を示す。
【図２】図２は、シーケンシャルな一連のダウンリンクパケットを、例えばベクトル信号発生器（ＶＳＧ）を使用して発生させ、複数のＤＵＴに送り、次に、得られたシーケンシャルなアップリンクパケットをキャプチャして、例えばベクトル信号分析器（ＶＳＡ）を使用する分析のために、例えば１つずつ、それらをスイッチする方法を示す。
【図３】図３は、４つのＤＵＴにダウンリンクパケットを並列に送り、各ＤＵＴに、対応するアップリンクパケットを開始させる方法を示し、図３Ａ〜図３Ｃは、異なる初期化及び同期化の待ち時間により、複数のＤＵＴから同時アップリンクパケットを引き出すために、２つ以上のダウンリンクパケットが必要となり得るところの図３のプロセスの実行可能な初期状態を示す。
【図４】図４は、４つの個別のアップリンクパケットのそれぞれからのパケット構成要素を含む単一アップリンクパケットであって、分析のためにＶＳＡへ転送される単一アップリンクパケットを生成するために、時間インターリーブされる４つの並列アップリンクパケットを示す。
【図５】図５は、４つの個別のアップリンクパケットのそれぞれ異なるシーケンスを含むアップリンクパケットのシーケンスであって、分析のためにＶＳＡへ転送されるアップリンクパケットのシーケンスを生成するために時間インターリーブされる４つの並列アップリンクパケットを示す。（例えば、標準パワースペクトルマスクに適合するパワースペクトル密度を決定するために使用されるパケット部分のキャプチャ及びインターリービングを示す。）
【図６】図６は、ＶＳＧ及びＶＳＡのより高い稼働率のための時間インターリービングの「パイプライン型」アプローチを示す。
【図７】図７は、ＶＳＧ及びＶＳＡのより高い稼働率のための時間インターリービングの「パイプライン型」アプローチを示す。
【発明を実施するための形態】
【００１３】
以下の詳細な説明は、添付図面を参照して本件出願に係る発明の例示の態様を説明するものである。そのような説明は、例示を目的とするものであって、本発明の範囲に関して限定するものではない。そのような態様は、当業者が本発明を実施することを可能にするよう十分に詳細に説明され、また、本発明の思想又は範囲から逸脱することなく、幾つかの変更を加えて、他の態様が実施され得ることが理解されよう。
【００１４】
本開示の全体を通じて、文脈から反対のことが明示されない限り、説明される個々の回路素子の数は、単数又は複数であり得ることが理解されよう。例えば、用語「回路」及び「回路構成」は、単一の構成要素又は複数個の構成要素のいずれかを含んでよく、それらは、能動（アクティブ）及び／又は受動(パッシブ)のいずれでもよく、互いに接続されるか又は別の方法で結合されて（例えば、１つ以上のＩＣチップとして）、説明される関数を提供する。さらには、用語「信号」は、１つ以上の電流、１つ以上の電圧、又はデータ信号を指す場合がある。図面内では、類似又は関連する要素は、類似又は関連する、英字、数字、又は英数字の指示表記を有する。さらに、本発明は、ディスクリート電子回路構成（好ましくは、１つ以上のＩＣチップの形態の）を使用する実装に関連して論じられているが、そのような回路構成の任意の部分の関数も、信号周波数又は処理されるデータ速度に応じて、適切にプログラムされた１つ以上のプロセッサを使用して代替的に実装することができる。さらに、図面が様々な態様の機能ブロック図を示す場合において、その機能ブロックは、ハードウェア回路構成間の区分を必ずしも示すものではない。それゆえ、例えば、１つ以上の機能ブロック（例えば、プロセッサ、メモリなど）を、単一ピースのハードウェア（例えば、汎用信号プロセッサ、ランダムアクセスメモリ、ハードディスクドライブなど）内に実装することができる。同様に、説明されるいずれのプログラムも、独立プログラムであってよく、オペレーティングシステム（ＯＳ）のサブルーチンとして組み込まれてもよく、インストールされるソフトウェアパッケージの関数等であってもよい。
【００１５】
図１を参照し、ＩＥＥＥ  ８０２．１６ｅ（ＷｉＭＡＸ）などの無線規格を試験するための従来の試験システム１０は、１つ以上のユーザー制御入力又はプログラムされた制御入力１１ａに従って、ＶＳＧ１２からＤＵＴ１４へとダウンリンクパケットＤＬ１３を送ることができ、ＤＵＴ１４は順に、アップリンクパケットＵＬ１５を送信する。このアップリンクパケットＵＬ１５は、１つ以上のユーザー制御入力又はプログラムされた制御入力１１ｂに従って、ＶＳＡ１６によってキャプチャされ、評価される（例えば、信号電力測定などを介して）。ＷｉＭＡＸの場合には、後にＵＬパケット１５を伴うＤＬパケット１３についての持続時間は、最短５ミリ秒（５ｍｓ）である。それゆえ、この試験アプローチを使用して、引き続いてＵＬパケット１５が開始される１つのＤＬパケット１３を試験するために必要とされる最短の試験時間は、少なくとも５ｍｓとなる。
【００１６】
図２を参照し、本件出願に係る発明の一つの態様に従って、単一のＶＳＧ１２及びＶＳＡ１６を備える試験システム１００ａは、スイッチ（交換、切換）回路構成１１２ａによって複数のＤＵＴ１４ａ、１４ｂ、１４ｃ、１４ｄを順次（シーケンシャルに）試験することが可能である。スイッチ回路構成１１２ａは、１つ以上のユーザー制御入力又はプログラムされた制御入力１１１ａに従い、先行の応答ＵＬパケット１１５ａ、１１５ｂ、１１５ｃ、１１５ｄに続いて、ＤＬパケット１１３ａ、１１３ｂ、１１３ｃ、１１３ｄを、それらのＤＵＴ１４ａ、１４ｂ、１４ｃ、１４ｄそれぞれに分配する。（例えば、スイッチ回路構成１１２ａによる、次のＤＬパケット１１３ａ、１１３ｂ、１１３ｃ、１１３ｄの分配は、所定の時間間隔の後に、１つ以上のユーザー制御入力又はプログラムされた制御入力１１１ａによって開始され得る。あるいは、各ＤＵＴ１４ａ、１４ｂ、１４ｃ、１４ｄが、ステータス信号又は肯定応答信号を送り、１つ以上のユーザー制御入力又はプログラムされた制御入力１１１ａの一方を有効にして、スイッチ回路構成１１２ａにより次のＤＬパケット１１３ａ、１１３ｂ、１１３ｃ、１１３ｄの分配を開始させることができる。）
【００１７】
得られたＵＬパケット１１５ａ、１１５ｂ、１１５ｃ、１１５ｄは、次に、１つ以上のユーザー制御入力又はプログラムされた制御入力１１１ｂに従って、追加のスイッチ回路構成１１６ａによって順にスイッチされ、ＶＳＡ１６による分析のためのＵＬパケットシーケンス１１７に合成される。各ＤＬ＋ＵＬパケット持続時間は少なくとも５ｍｓであるため、４つのＤＵＴのそれぞれからの、１つのＤＬ＋ＵＬパケットシーケンスを試験するための最短の合計試験時間は、４＊５ｍｓ、すなわち２０ｍｓとなる。（しかしながら、当業者には容易に理解されるように、実際の実施では、信号の待ち時間のために、合計試験時間は、２０ｍｓをやや上回るであろうと予想される。）
【００１８】
図３を参照し、本件出願に係る発明の他の態様によれば、単一のＶＳＧ１２及びＶＳＡ１６（図示せず）を備える試験システム１００ｂは、信号スプリッタ１１２ｂ（例えば、抵抗電力分配器）を使用して、各単一ＤＬパケット１３をキャプチャし、４つの類似した（similar）ＤＬパケット１１３ａ、１１３ｂ、１１３ｃ、１１３ｄを作り出すように設計され得る。これらのＤＬパケット１１３ａ、１１３ｂ、１１３ｃ、１１３ｄは、複数の（例えば、４つの）ＤＵＴ１４ａ、１４ｂ、１４ｃ、１４ｄに同時に送られ、複数の（例えば、４つの）同時ＵＬパケット１１５ａ、１１５ｂ、１１５ｃ、１１５ｄを開始させる。従って、各ＤＵＴ１４ａ、１４ｂ、１４ｃ、１４ｄに、同時ＤＬデータパケット１１３ａ、１１３ｂ、１１３ｃ、１１３ｄを提供することによって、同時ＵＬデータパケット１１５ａ、１１５ｂ、１１５ｃ、１１５ｄを開始させることが可能な場合がある。
【００１９】
しかしながら、図３Ａ、図３Ｂ、及び図３Ｃを参照すると、ＤＵＴ１４ａ、１４ｂ、１４ｃ、１４ｄは、異なる初期化及び同期化の特性を有し得る。それゆえ、図３Ａに示すように、ＤＵＴ１４ａ、１４ｂ、１４ｃ、１４ｄに送られる、並列する類似のＤＬパケットの第１のセット１１３ａ、１１３ｂ、１１３ｃ、１１３ｄは、ＵＬパケットのサブセット１１５ａ、１１５ｃのみを開始させる場合がある。図３Ｂに示すように、並列する類似のＤＬパケットの第２のセット１１３ａ、１１３ｂ、１１３ｃ、１１３ｄは、依然として、ＵＬパケットのサブセット１１５ａ、１１５ｃ、１１５ｄのみを開始させる場合がある。しかし、図３Ｃに示すように、全てのＤＵＴ１４ａ、１４ｂ、１４ｃ、１４ｄがひとたび初期化及び同期化されれば、その結果全ての並列する、類似のＤＬパケット１１３ａ、１１３ｂ、１１３ｃ、１１３ｄは、同時ＵＬパケットのフルセット１１５ａ、１１５ｂ、１１５ｃ、１１５ｄを開始させるだろう。それゆえ、初期化及び同期化の後に、単一のＶＳＧ１２によって提供される単一のＤＬパケット１３であって、信号スプリッタ１１２ｂによって、類似した、同時ＤＬパケット１１３ａ、１１３ｂ、１１３ｃ、１１３ｄとして分配される単一のＤＬパケット１３は、図３に示すように、複数のＤＵＴ１４ａ、１４ｂ、１４ｃ、１４ｄによって受信されると、対応する同時ＵＬパケットのセット１１５ａ、１１５ｂ、１１５ｃ、１１５ｄを開始させるだろう。
【００２０】
このように分割ＤＬパケット１１３ａ、１１３ｂ、１１３ｃ、１１３ｄを送ることが、同時ＵＬパケット１１５ａ、１１５ｂ、１１５ｃ、１１５ｄを開始させることができる方法の一つの例に過ぎないことは、当業者には容易に理解されよう。本件出願に係る発明の目的のために、より重要なことは、同時応答ＵＬパケット１１５ａ、１１５ｂ、１１５ｃ、１１５ｄの開始である。
【００２１】
図４を参照し、本件出願に係る発明の他の態様に従って、単一のＶＳＡ１６を有する試験システム１００ｃにより、同時ＵＬパケット１１５ａ、１１５ｂ、１１５ｃ、１１５ｄは、各データパケットの一部分のみが、シーケンシャルに、単一データパケットの全持続時間内で実際にスイッチされるように、スイッチ回路１１６ａによって多重化され得る。従って、例として、１ｍｓのスイッチされたサンプリング間隔で、各ＵＬパケット１１５ａ、１１５ｂ、１１５ｃ、１１５ｄのサンプリングされた１ｍｓ部分１１５ａａ、１１５ｂａ、１１５ｃａ、１１５ｄａが、スイッチ１１６ａによってシーケンシャルに転送され、それにより元のＵＬパケット１１５ａ、１１５ｂ、１１５ｃ、１１５ｄのサンプリングされた１ｍｓ部分１１５ａａ、１１５ｂａ、１１５ｃａ、１１５ｄａのシーケンスを含む、インターリーブされたパケット１１７が作り出される。
【００２２】
この信号のスイッチング方法は限定的ではなく、むしろ例示的であることが当業者には容易に理解されよう。例えば、上述のように、１行４列（1-by-4）のスイッチを使用することができ、若しくは１対の１行２列（1-by-2）のスイッチを使用することができ、または、好ましい信号経路が低い減衰（例えば、実質的にゼロのインピーダンス）を有するようにプログラムされ、一方で好ましくない信号経路が高い減衰（すなわち、好ましい信号経路の減衰を実質的に上回る）を有するようにプログラムされる、プログラム可能な減衰器を使用することができ、これらの全ては、本件出願に係る発明の目的について同様の結果を実現する。
【００２３】
ＶＳＡ１６は、時間インターリーブされたパケット１１７を受信し、同期化を介して（例えば、１つ以上の制御入力１１ｂを介して）、受信したパケット１１７の部分１１５ａａ、１１５ｂａ、１１５ｃａ、１１５ｄａのいずれかが、ＵＬパケット１１５ａ、１１５ｂ、１１５ｃ、１１５ｄのいずれかに寄与されたかを識別することができる。例えば、パワー（電力）測定には、一般に、パケットの小部分１１９ａ、１１９ｂ、１１９ｃ、１１９ｄのみが測定されることで足りる。ＵＬパケット１１５ａ、１１５ｂ、１１５ｃ、１１５ｄの小部分１１５ａａ、１１５ｂａ、１１５ｃａ、１１５ｄａをインターリーブすることによって、ＶＳＡ１６は、単一の５ｍｓの間隔の範囲内で、全てのＤＵＴ１４ａ、１４ｂ、１４ｃ、１４ｄの出力を試験することができるだろう。結果として、例えばＷｉＭＡＸの場合には、最短２０ｍｓのシーケンシャルな試験時間が、今や４分の１の５ｍｓに低減され得る。パワー測定は、ＤＵＴ較正の鍵となる構成要素であり、しばしば試験手順を長くするもののうちの１つである。それゆえ、時間インターリーブされたキャプチャと組み合わせた並列試験によって、較正試験のそのような主要な構成要素の７５パーセントを削減することは、試験時間効率に顕著な影響を及ぼし得る。パワーに加えて、又はパワーの代わりに、他の信号パラメーター又は信号特性が、本件出願に係る発明に従って測定され得ることは、当業者には容易に理解されよう。換言すれば、他の信号パラメーター又は他の信号特性は、パケットヘッダーについての知識を必ずしも必要とすることなく、パケットの一部分をサンプリングすることによって定量化され得る。例えば、ＩＥＥＥ  ８０２．１６ｅ規格に準ずる信号等の信号スペクトル特性又は信号品質は、パケットヘッダーについての知識を有さずとも、エラーベクトルの大きさ（エラーベクトルマグニチュード：ＥＶＭ）の測定が可能である。
【００２４】
図５を参照し、本件出願に係る発明の他の態様に従って、同様に単一のＶＳＡ１６を有する試験システム１００ｄを使用して、同時ＵＬパケット１１５ａ、１１５ｂ、１１５ｃ、１１５ｄの、出力が一定に維持されるパワー測定に加え、パケット持続時間間隔Ｔ１＋Ｔ２の範囲内で変動するパワーもまた測定され得る。スイッチ１１６ａが同期化されて（例えば、１つ以上の制御入力１１１ｂを介して）、８つの部分１１５ａａ、１１５ａｂ、１１５ｂａ、１１５ｂｂ、１１５ｃａ、１１５ｃｂ、１１５ｄａ、１１５ｄｂをキャプチャすることができる。時間間隔Ｔ１及び時間間隔Ｔ２の間には、それぞれｔ１−４及びｔ５−８の８つのスイッチされたキャプチャ間隔が存在する。Ｔ１のキャプチャ間隔ｔ１−４の間、各ＵＬパケット１１５ａ、１１５ｂ、１１５ｃ、１１５ｄは一旦サンプリングされて、ＶＳＡ１６に関する第１のデータパケット１１７ａへと合成、例えば、多重化するために、第１の各パケットサンプル１１５ａａ、１１５ｂａ、１１５ｃａ、１１５ｄａを作り出す。Ｔ２のキャプチャ間隔ｔ５−８の間、各ＵＬパケット１１５ａ、１１５ｂ、１１５ｃ、１１５ｄは再度サンプリングされて、ＶＳＡ１６に関する第２のデータパケット１１７ｂへと合成、例えば、多重化するために、第２の各パケットサンプル１１５ａｂ、１１５ｂｂ、１１５ｃｂ、１１５ｄｂを作り出す。それゆえ、ＶＳＡ１６は、図４のシステム１００ｃによる４つのサンプルと同じ時間間隔の範囲内で、分析のために８つのサンプルを受信する。
【００２５】
スペクトルパワー密度マスクは、分析を行なうために、完全なパケットサンプルを必要とすることがあり、ある場合は、２つ以上のパケットにわたる平均パワーを測定する。必要なサンプルの数が、完全なキャプチャ及び多重化のために、最小間隔の超過を要する場合、本件出願に係る発明の他の態様に従って、サンプルのサブセットが、同時ＵＬパケットの第１のセットからキャプチャされるとともに、サンプルの追加のサブセットが、同時ＵＬパケットの後続のセットからキャプチャされ得る。並列の同期化とインターリーブとの組み合わせは、依然として顕著な時間の節約をもたらす。
【００２６】
図６を参照し、本件出願に係る発明の他の態様に従って、ＵＬパケットが同期して送信されることによりパケットのタイミングが既知となるため、異なるＤＵＴによって開始されるＵＬパケットは、相互に時間でオフセットされ得る。オフセットされたパケット間の相対的なタイミングが既知である限り、並列のインターリーブ試験は、先に述べたとおりに実行され得る。例えば、ＷｉＭＡＸの場合、５ｍｓの時間スロット全体が（ＤＬパケット及びＵＬパケットの各々について２．５ｍｓを想定）、ＵＬパケットの送信のために使用されることが可能であり、それによって４つのパケット全体を２．５＊５ｍｓ＝１２．５ｍｓ（すなわち、２．５の時間スロット）でキャプチャする機会が可能になる。
【００２７】
このことは、例えば、ＤＬパケット１１３ａ、１１３ｂ、１１３ｃ、１１３ｄを、４つのＤＵＴ１４ａ、１４ｂ、１４ｃ、１４ｄのうちの２つについて、時間スロットの半分でオフセットすることによって実現され得る。つまり、例えば、２つのＤＵＴ１４ａ、１４ｂが、５ｍｓの時間スロットの第１の２．５ｍｓで、それらのＤＬパケット１１３ａ、１１３ｂを受信し、他の２つのＤＵＴ１４ｃ、１４ｄが、５ｍｓの時間スロットの第２の２．５ｍｓで、それらのＤＬパケット１１３ｃ、１１３ｄを受信することによって実現され得る。従って、第１の対応するＵＬパケット１１５ａ、１１５ｂは、５ｍｓの時間スロットの第２の２．５ｍｓで開始され、第２の対応するＵＬパケット１１５ｃ、１１５ｄは、後続の５ｍｓの時間スロットの第１の２．５ｍｓで開始される。
【００２８】
ＶＳＡ１６（図示せず）が、第１のＤＵＴ１４ａからのＵＬパケット１１５ａをキャプチャする。第１のＵＬパケット１１５ａ、１１５ｂと並列して、第２のＤＬパケット１１３ｃ、１１３ｄが送信され、このことが、第２のＵＬパケット１１５ｃ、１１５ｄを開始させる。第３のＤＵＴ１４ｃからの第３のＵＬパケット１１５ｃが、そこでＶＳＡ１６によってキャプチャされる。結果として、ＶＳＡ１６は、アイドル時間なしでＵＬパケットを処理することになる。このプロセスが、第２のＤＵＴ１４ｂ及び第４のＤＵＴ１４ｄからの、ＵＬパケット１１５ｂ、１１５ｄをキャプチャすることによって繰り返される場合、４つ全てのＤＵＴ１４ａ、１４ｂ、１４ｃ、１４ｄからの４つ全ての２．５ｍｓＵＬパケット１１５ａ、１１５ｂ、１１５ｃ、１１５ｄを測定するために、必要なのは２．５の時間スロットのみである。同様に、ＶＳＧ１２（図示せず）は、アイドル時間なしでＤＬパケット１１３ａ、１１３ｂ、１１３ｃ、１１３ｄを発信することになる。それゆえ、ＶＳＧ１２及びＶＳＡ１６の両方のフル稼働を実現することができ、このことにより、各５ｍｓの時間間隔の間に、より多くのデータを収集することが可能になる。例えば、５ｍｓの時間間隔当り、２つのパケットのスペクトルマスク測定が可能になる。
【００２９】
当業者には容易に理解されるように、あるＤＵＴがＵＬパケットを送信している間に他のＤＵＴがＤＬパケットを受信しているため、ある最小限の信号絶縁がＤＵＴ間に必要となるだろう。しかしながら、当業者にはさらに理解されるように、十分な絶縁（例えば、６０ｄＢ以上）は、ＶＳＧのパワーが相対的に高い限り、従来のシールドボックスなどを使用して実現され得る。このことは、送信されるＶＳＧ信号のレベルが、概して、ＤＵＴがＵＬパケットを送信することにより生じる任意の結合信号のレベルよりも十分に大きいため、問題ではないはずである。さらには、そのような結合信号は帯域内干渉として現れ、上記のようなシステムはそれを補償するように設計されている。あるいは、ＶＧＡの送信周波数を、２つのデータのセットの間で若干シフトさせて、パケットの誤検出を防止することができる。この後者のアプローチは２つ以上のシールドボックスを必要とする場合があるが、完全同期式のアプローチでは１つのシールドボックスだけで足り、４つのＤＵＴが同じシールドボックス内に設置される。パケットエラーレート（ＰＥＲ）の試験には、時間オフセットではなく並列でＤＵＴを運用するため、ＤＵＴの再同期が必要になるが、そのような再同期のためにいくらか時間が追加されたとしても、先に述べたとおりにパケットのキャプチャ時間を効果的に半減させることに比較すれば、わずかなものだろう。
【００３０】
当業者には容易に理解されるように、上述の試験方法は、４つのＤＵＴの２つのセットの試験に拡張され得る。このことは、分析速度が十分に高速であるならば、スループットを効果的にさらに倍増させるだろう。
【００３１】
図７を参照し、本件出願に係る発明の他の態様に従って、ＤＵＴ１４ａ、１４ｂ、１４ｃ、１４ｄのドライバーは、開始信号（例えば、着信ＤＬパケット１１３ａ、１１３ｂ、１１３ｃ、１１３ｄ、又はプログラムされた開始時間）に関連した特定の時間オフセットを使用して送信するようにプログラムされ得る。結果として、ＶＳＡ１６はやはり、ＵＬパケット１１５ａ、１１５ｂ、１１５ｃ、１１５ｄが上述のように２つ１組で時間オフセットされて発生するため、フル稼働されることになる。例えば、ＶＳＡ１６は、第１の組のＵＬパケット１１５ａ、１１５ｂを受信し、それらはそれらのＤＬパケット１１３ａ、１１３ｂに続くようにプログラムされており、他の２つのＤＵＴ１４ｃ、１４ｄは、ＵＬパケット１１５ｃ、１１５ｄを、例えば、それらの対応するＤＬパケット１１３ｃ、１１３ｄの終了後２．５ｍｓの、プログラムされた遅延をもって生成するだろう。他の組み合わせも、当業者には容易に明らかであろう。
【００３２】
本発明の範囲及び思想から逸脱することのない、本発明の構成及び運用方法における様々な他の修正及び変更が、当業者に明らかであろう。本発明は、特定の好適な態様に関連して説明されているが、請求項に係る本発明は、そのような特定の態様に不当に限定されるべきではないことを理解されたい。以下の「特許請求の範囲」は、本発明の範囲を画成することを目的とし、これらの「特許請求の範囲」に含まれる構成及び方法、並びにそれらの均等物が、この「特許請求の範囲」によって網羅されることを目的とする。
【図１】
2013505639.tif 000003
【図２】
2013505639.tif 000004
【図３】
2013505639.tif 000005
【図４】
2013505639.tif 000006
【図５】
2013505639.tif 000007
【図６】
2013505639.tif 000008
【図７】
2013505639.tif 000009
【国際調査報告】
2013505639.tif 000010
2013505639.tif 000011
2013505639.tif 000012