(57)【要約】  本発明は能動マトリックスの発光ダイオード表示画面、そして特に有機ダイオード（ＡＭ−ＯＬＥＤ）を有する表示画面に関する。  表示画面は、各画素が発光ダイオードを含む画素の能動マトリックス、可変電圧又は電流をダイオードを陽極に印加するための制御ＭＯＳトランジスタ、画像内の画素の輝度の相対的レベルを表わす可変アナログ電圧（Ｖｄａｔ）を、この画素の書き込み段階の間にトランジスタのゲートに印加するための選択トランジスタ、書き込み段階以外でトランジスタのゲート上でこの電圧を維持するための蓄積コンデンサを含む。平均輝度減衰回路は、ダイオードの電極の１つ、望ましくは陰極を２つの固定電圧（ＶｋＭ、Ｖｋｏｆｆ）の一方又は他方に、周期的に接続するためのスイッチ（ＳＷ）と、所望される減衰に応じて可変の負荷サイクルと切り換えるための、スイッチ制御回路（ＣＴＲＬ）とを含む。
2013545126.tif 000002
【特許請求の範囲】
【請求項１】
画素の能動マトリックスを含む表示画面の輝度を制御するための方法であって、各画素が、各々陽極（Ａ）と陰極（Ｋ）である２つの電極を有する発光ダイオードを含み、前記陽極（Ａ）と前記陰極（Ｋ）のうちの１つが前記マトリックスの全画素に共通であり、少なくとも１つの制御ＭＯＳトランジスタ（Ｑｃ）が、表示されるべき輝度に対する情報に従って、前記ダイオード内を流れる電流を制御可能であり、そしてそこに画像がフレームの持続時間の間にビデオ信号から行ごとに書き込まれ、フレーム・ブランキングと称される持続時間が、第一のフレームの最終行の書き込みと、次のフレームの最初の行の書き込みとの間に備えられ、行のブランキングと称される持続時間が、１つの行の書き込みと次の行の書き込みとの間に備えられる方法において、
平均輝度の所望される減衰を伴う、所定の画像を表示するため、所望される減衰に応じた可変の負荷サイクルで、前記発光ダイオードの共通電極に対して周期的に、前記ダイオードによる発光を可能にする第一の固定電位（ＶｋＭ）が、発光を遮断する第二の固定電位（Ｖｋｏｆｆ）と交互に印加されることと、前記共通電極の電位の切換えが、前記行のブランキングの時間中における瞬間の特定の所望される減衰のために実施されることとを特徴とする方法。
【請求項２】
同じフレームの過程で前記マトリックスの画素の書き込みの間に、それが前記第一の固定電位か前記第二の固定電位かに拘わらず、印加される前記固定電位が全画素に対して同じであることを特徴とする、請求項１に記載の方法。
【請求項３】
画素の能動マトリックスを含む表示画面であって、各画素が、各々陽極（Ａ）と陰極（Ｋ）である２つの電極を有する発光ダイオードを含み、陽極（Ａ）と陰極（Ｋ）のうちの１つが前記マトリックスの全画素に共通であり、少なくとも１つの制御ＭＯＳトランジスタ（Ｑｃ）が、表示されるべき輝度に対する情報に従って、前記ダイオード内を流れる電流を制御可能であり、そしてそこに画像がフレームの持続時間の間にビデオ信号から行ごとに書き込まれ、フレーム・ブランキングと称される持続時間が、第一のフレームの最終行の書き込みと、次のフレームの最初の行の書き込みとの間に備えられ、行のブランキングと称される持続時間が、１つの行の書き込みと次の行の書き込みとの間に備えられる表示画面において、
それが前記ダイオードの前記共通電極を周期的に、前記ダイオードにより発光を可能にする第一の固定電位（ＶｋＭ）と、この発光を遮断する第二の固定電位（Ｖｋｏｆｆ）に交互に接続するスイッチ（ＳＷ）を含む平均輝度の減衰回路と、所望される減衰に応じて可変の負荷サイクルを伴って切り換えるためのスイッチ制御回路（Ｃｐｗｍ）とを含むことと、前記スイッチ制御回路が、前記行のブランキングの時間中における瞬間に前記共通電極の電位を切り換えるための手段を含むことを特徴とする表示画面。
【請求項４】
表示される輝度に対する情報を表わす可変アナログ電圧を、画素書き込み段階の間に前記制御トランジスタのゲートへ印加するための、選択トランジスタを前記画素が備えることを特徴とする、請求項３に記載の表示画面。
【請求項５】
前記書き込み段階以外で前記トランジスタのゲート上のアナログ電圧を維持するための蓄積コンデンサ（Ｃｓｔ）を、前記画素が含むことを特徴とする、請求項３又は４に記載の表示画面。
【請求項６】
前記ダイオードが有機発光ダイオードであることを特徴とする、請求項３〜５のいずれか一項に記載の表示画面。
【請求項７】
前記電位切換え制御回路が、フレーム・ブランキングの間に電位を切り換える手段をさらに含むことを特徴とする、請求項３〜６のいずれか一項に記載の表示画面。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は能動マトリックスの発光ダイオード表示画面、そして特に有機ダイオード（ＡＭ−ＯＬＥＤ）を有する表示画面に関する。
【背景技術】
【０００２】
これらの画面は、マトリックスの外側の光源からの光透過を調整する代わりに、それらが直接発光するため、液晶ディスプレイ（ＬＣＤ）と比較して大きな利点を有する。従ってそれらは光源を必要としない。更にそれらは、より良好なコントラストを有し、柔軟性のある基板上に構築されることができ、そして優れた熱量的品質を伴う画像を提供可能である。
【０００３】
特定の場合には、画像の演色に影響を与えずに、可変の平均明度を有する所与の画像を表示できることが望ましい。これは特に、画面をあらゆる種類の外部の光環境条件で、快適に見ることができることが求められる場合である。例えば、日なたでは画面は非常に明るくなければならず、さもなければ何も見えないが、反対に夜には、画面は見る人にとって眩しくてはならず、これは特に彼らが画面と外側の夜景の双方を見る事のできる必要がある場合にそうである。それゆえ、状況に従って、そしてとりわけ外部の光環境に応じて操作可能な、ＯＬＥＤ画面において画面の明るさを減衰させる（「減光」）手段を備えることが望まれる。
【０００４】
しかしながら、画面全体の明るさを調節することは、ＯＬＥＤダイオードの発光に特有の特性のため、簡単ではない。平均明度の調整は画像の色調を変える傾向があり、それは避けるべきである。
【０００５】
有機発光ダイオードは、その一方が透明又は半透明であり、他方が１つの半球内で発光を得るため一般的に反射する、陰極と陽極との２つの電極間の、有機半導体材料の層の重ね合わせにより形成される。それらは通電時に発光し、電流が大きいほど発光は強力である。ダイオード内の電流とダイオード端子における電圧は、ダイオードの固有の特性に従って関連付けられる。一般に、電流と電圧間のこの関係に影響する曲線は、図１に示す外観を有する。理解を容易にするため、それらは、電流が小さく実際に発光を生じない、低い電圧（２ボルト未満）に対する、不活性領域又は高い抵抗率の領域、次に電圧と共に（指数関数的に）電流が急激に増加する、より低い抵抗率の有効領域、そして最後に電流及び発光が電圧と共に更に増加するが、有効領域ほど急速でない、より高い電圧に関する飽和領域を有すると言える。３つの曲線は、電流それゆえ発光が、温度と共に更に大幅に変動することを示すように、図１に描かれている。図１内の曲線例において、２〜４ボルトの間で変動するか５Ｖの電圧が用いられる場合、画面は非常に幅広い（ｗｉｄｅ）電流の力、それゆえ発光を享受し得ることが分かる。
【０００６】
有効領域の値に対応する電圧及び電流は、それゆえ表示される画像に従って個々に各画素に加えられる。このため、各ダイオードであるＬＥＤと関連する基本回路が、画素マトリックスの各行と各列の交点に備えられる。この回路は、所望される光度に対応する制御電圧を画素に印加するための書き込み段階の間に、画素を選択するために用いられ得る。書き込み段階の後で、画素は印加された制御電圧をメモリ内に保持し、次の書き込み段階まで対応する光度（漏れを除く）を放射し続ける。ビデオモード又は並行モードにおける表示が可能である。ビデオモードにおいて、１つの行の全画素が連続的に書き込まれ、そして次の行の画素が連続的に書き込まれる、等である。並行モードにおいては、１つの行の画素は一斉に書き込まれ、そして次の行の画素が書き込まれる、等である。
【０００７】
基本回路を伴うＯＬＥＤダイオードの能動マトリックスの画素の基本構成は一般に、
−ＯＬＥＤ発光ダイオード内を流れる電流を制御可能な、ソース、ドレイン、及びゲートを有する、少なくとも１つの制御トランジスタと、
−電極のうちの一方制御トランジスタのソース又はドレインに接続され、他方の電極がマトリックス内の複数の画素に対して共通である、陽極及び陰極を有する発光ダイオード自体と、
−画素によって表示される情報に従って制御トランジスタを駆動する手段と
を含む。
【０００８】
様々な構成が可能であり、制御トランジスタは特にＮＭＯＳタイプ又はＰＭＯＳタイプであることができ、そして複数の画素に共通の電極は、制御トランジスタと低い電源電位との間、又は制御トランジスタと高い電源電位との間に接続され得る。
【０００９】
図２は有機ダイオードの能動マトリックスの画素構成の一例を表わす。その画素は、
−その陰極が、陰極電位Ｖｋに接続されている、この画素に対応するＯＬＥＤ発光ダイオードと、
−そのソースがＯＬＥＤダイオードの陽極に接続され、そのドレインが発光のために必要な電流を供給可能な電源電圧源Ｖｄｄに接続されている、ＮＭＯＳ制御トランジスタＱｃと、
−ゲート電圧Ｖｄａｔの制御トランジスタのゲートへの印加を可能にするために用いられる選択トランジスタＱｓであって、この電圧Ｖｄａｔはその値が画素のために望ましい発光に応じて変化するアナログ電圧であり、それはマトリックスの階数ｊの同じ列の全画素に共通な列ドライバＣｊにより、トランジスタＱｓのドレインに印加され、所与の画素が選択トランジスタＱｓにより選ばれるとき、列ドライバが所与の画素のための電圧Ｖｄａｔを受け取り、そして伝送し、選択トランジスタＱｓのソースが制御トランジスタＱｃのゲートに接続され、選択トランジスタＱｓのゲートが、マトリックスの階数ｉの同じ行の全画素に共通の行ドライバＬｉに接続されている、選択トランジスタと、
−制御トランジスタのドレインとゲート間に接続されている蓄積コンデンサＣｓｔであって、画素が書き込まれるとき、電圧ＶｄａｔがトランジスタＱｃのゲートに印加された後でこのコンデンサが画像フレームにわたってその電圧を維持する、蓄積コンデンサＣｓｔと
を含む。
【００１０】
蓄積コンデンサは、とりわけフレームの継続時間にわたり、電圧を維持するこの役割を満たすことが出来るのに十分なほど、トランジスタの寄生容量（ゲートとソース−ドレインとの間）が高い場合には、必ずしも必要ではない。
【００１１】
この基本画素回路を用いるマトリックスの動作は、次の通りである、すなわち、
第一行の画素は、この行導体の選択トランジスタを作ることにより書き込まれる。次に、ビデオモードにおいては、行の連続する画素に印加される個々の電圧Ｖｄａｔは、マトリックスの様々な列に連続的に加えられる。並行モードにおいては、電圧は全ての列に同時に印加されるであろう。双方の場合において、１つの画素に割り当てられた電圧Ｖｄａｔは、その画素の制御トランジスタのゲートへ、及び関連した蓄積コンデンサＣｓｔへと移動し発光を生じる。光度はそれがトランジスタ内及びＯＬＥＤダイオード内の電流のフローを制御するため、電圧Ｖｄａｔに依存する。画素内に書き込んだ後に、蓄積コンデンサＣｓｔは次の書き込み段階まで、ゲート上の電位Ｖｄａｔを維持する。従って、画素は次の書き込みまで、すなわち１つの画像フレームの期間、この電圧Ｖｄａｔに対応する発光を維持する。
【００１２】
１つの画像フレームは、マトリックスの全ての行の全画素の連続的な書き込みを含む。更に、ビデオモードにおいて、各行への書き込みの最初と最後に空いた時間（「行のブランキング」）、及び各フレームへの書き込みの最初と最後に空いた時間（「フレーム・ブランキング」）が存在する。
【００１３】
同じ画像が（昼間の環境条件に対して）非常に明るく表示され、又は（夜間の環境条件に対して）低い明度で表示されるべき場合に、全ての電圧Ｖｄａｔは、画像を、環境条件に適合させ、後者の場合にはずっと低い電圧のためにより暗い画像を表示するために適合され得ることが理解されるであろう。しかし、第一にこれは数１０年にわたる、ダイナミック入力の延長を必要とし、第二にＯＬＥＤの発光特性の高度に非線形である形態（図１）を考えると、特に色の保持に関して、とりわけそれが複数レベルの平均輝度に対してなされるべき時に、双方の場合に関して同じ画像品質を維持することは非常に困難である。
【００１４】
画面の明るさは、画像を表わすアナログ電圧Ｖｄａｔを変更せずに、そして電源の電圧Ｖｄｄを変更せずに、陰極電圧Ｖｋの値に影響を及ぼすことによっても変更され得る。Ｖｋを上昇させることは、図１の特性の全体的な下方への移動が存在することを明らかに意味する。しかしここで再び、曲線の脚部が近づく程、画像のカラー特性はより大きく変化する。
【００１５】
米国特許出願公開第２００６／０１６４３４５号明細書は、１サイクルの一部分の間に、ＯＬＥＤダイオードの陰極に電圧Ｖｋを印加し、そして残り時間中はこの印加を中断する傾向がある画素の回路図を更に提案している。そのゲートにおける可変の負荷サイクル・パルス（「パルス幅変調」ＰＷＭ）により、交互に通電され遮断される減衰トランジスタが、ダイオードの陰極と電位Ｖｋにおける陰極の基準との間に直列に置かれる。切換えの負荷サイクルによれば、画面の平均明度はマトリックスに印加される電圧Ｖｄａｔのパターンを変更することなく、変えることができる。
【００１６】
この文献の、この図及び他の図は、従って可変期間中のマイナスの給電又はプラスの給電を取り除くことにより、ＯＬＥＤダイオードにおける電流の一時的な中断を通じて作用する。
【００１７】
しかしながら、マイナスの電圧Ｖｋの印加が止まると、ＯＬＥＤダイオードにおける電流は、望まれるであろうようには直ちに遮断されないことが分かる。これは、ダイオードの端子に存在する電圧の瞬時の除去を妨げる寄生容量からもたらされる。マイナスの給電Ｖｋが印加されている間にＬＥＤ内に存在する電流は、とりわけダイオードの電極同士の間に自然に存在する静電容量が、その端子において電圧を維持するため、幾分かの時間は持続する傾向がある。この静電容量はダイオードを通って流れる電流により徐々に放電され、そして電流が少しずつ減少し、徐々に光の放射を減少させる。この減少は切換えの直前にダイオード内に存在する電流に大きく依存する。それは従って画素から画素へと変動する。このため、所与の負荷サイクルに対し、１つの画素内でもたらされる発光の強さにおける平均的減少は、それゆえ画素の初期状態に依存する。それは明度の一様な低減をもたらさず、その平均明度の減衰が望まれるとき、とりわけ測色に関して、画像は歪められる。
【００１８】
低い明度の画素に関し、小さい負荷サイクルに対して、実際に、これらの画素のための明度の減少が無いように、Ｖｋによる給電が遮断されたとき、ダイオードの端子における電圧の放電は特にゆっくりであることが付け加えられ得る。
【００１９】
欧州特許出願公開第１  ０６１  ４９７号明細書の特許出願において、陰極電圧に作用することによって明るさを低減することが更に提案されたが、しかし記述されている装置は、平均減衰の確立を可能にせず、又はＯＬＥＤの陰極が、他の行の陰極とは無関係の行によってグループ化されることを必要とする。
【発明の概要】
【課題を解決するための手段】
【００２０】
以上が、画素の能動マトリックスを含む表示画面の輝度を制御するための方法を本発明が提供する理由であり、各画素は、各々陽極と陰極である２つの電極を有する発光ダイオードを含み、陽極と陰極のうちの１つはマトリックスの全画素に共通であり、少なくとも１つの制御ＭＯＳトランジスタは、表示されるべき輝度に対する情報に従って、ダイオード内を流れる電流を制御可能であり、そして画像はフレームの持続時間の間にビデオ信号から行ごとに書き込まれ、フレーム・ブランキングと称される持続時間が、第一のフレームの最終行の書き込みと、次のフレームの最初の行の書き込みとの間に備えられ、行のブランキングと称される持続時間が、１つの行の書き込みと次の行の書き込みとの間に備えられ、平均輝度の所望される減衰を伴う、所定の画像を表示するため、所望される減衰に応じた可変の負荷サイクルで、発光ダイオードの共通電極に対して周期的に、ダイオードによる発光を可能にする第一の固定電位が、発光を遮断する第二の固定電位と交互に印加されることと、共通電極の電位の切換えが、行のブランキングの時間中における瞬間の特定の所望される減衰のために実施されることとを特徴とする。
【００２１】
さらに、対応して本発明は画素の能動マトリックスを含む表示画面を備え、各画素は、各々陽極と陰極である２つの電極を有する発光ダイオードを含み、陽極と陰極のうちの１つはマトリックスの全画素に共通であり、少なくとも１つの制御ＭＯＳトランジスタは、表示されるべき輝度に対する情報に従って、ダイオード内を流れる電流を制御可能であり、そしてそこで画像はフレームの持続時間の間にビデオ信号から行ごとに書き込まれ、フレーム・ブランキングと称される持続時間が、第一のフレームの最終行の書き込みと、次のフレームの最初の行の書き込みとの間に備えられ、行のブランキングと称される持続時間が、１つの行の書き込みと次の行の書き込みとの間に備えられ、それがダイオードの共通電極を周期的に、ダイオードにより発光を可能にする第一の固定電位と、この発光を遮断する第二の固定電位に交互に接続するスイッチを含む平均輝度の減衰回路と、所望される減衰に応じて可変の負荷サイクルを伴って切り換えるためのスイッチ制御回路とを含み、そしてスイッチ制御回路が、行のブランキングの時間中における瞬間に共通電極の電位を切り換えるための手段を含むことを特徴とする。
【００２２】
望ましくは、表示されるべき輝度に対する情報を表わす可変のアナログ電圧を、画素の書き込み段階の間に、制御トランジスタのゲートに印加するための選択トランジスタが画素内に備えられる。
【００２３】
画素は望ましくは、書き込み段階以外の時にトランジスタのゲート上にアナログ電圧を維持するための蓄積コンデンサをさらに含む。
【００２４】
２つの固定値間の電位の切換えは、専らマトリックス画素の書き込み段階以外の時に行われる。
【００２５】
切換え制御回路は、望ましくはフレーム・ブランキング時間の間にも電位を切り換える手段をさらに含む。
【００２６】
この切換えのために、スイッチ制御回路はマトリックス画素への画像の書き込みを確実にするクロック信号に従って制御される。この回路は、書き込み段階を実行するために用いられ、そして所望される減衰に応じた可変の負荷サイクル信号である切換え制御信号を供給するようにプログラミングされた、特定の出力を有する全般的コントローラで構成され得る。
【００２７】
また望ましくは、同じ分極の条件下で、マトリックスの全画素は同じフレームの過程でアドレス指定され、それは１つのフレームの時間に、情報が画素に書き込まれる間、全画素は同じ固定電位に接続されることを意味する。従って、１つのフレームの過程で、切換えがブランキング時間の間に生じるとき、２つの固定電位の間に切換えが存在し得るが、しかし有効な書き込み段階の時には、画素は第一又は第二の固定電位に拘わらず全て同じ固定電位に接続される。
【００２８】
本発明のその他の特徴及び利点は、以下に続く、そして添付図に関連してなされる詳細な記述を読む際に明らかになるであろう。
【図面の簡単な説明】
【００２９】
【図１】ＯＬＥＤダイオードに印加される電圧の関数としての、典型的な電流応答曲線を示す。
【図２】ＯＬＥＤダイオードの能動マトリックスにおける従来の基本画素回路を示す。
【図３】本発明の一般的回路図を示す。
【図４】ビデオ信号を受け取る画面における、行とフレームの走査時間、及び行とフレームのブランキング時間の分布を象徴的に示す。
【図５】本発明による表示画面を示す。
【発明を実施するための形態】
【００３０】
図３は、同じ機能を有し、再び記述されない、図２からの要素を部分的に再掲している。
【００３１】
以下の全てにおいて、ＯＬＥＤダイオードの陰極はマトリックスの全画素に共通であり、制御トランジスタはＮＭＯＳであることが想定されるであろう。しかしながら、陽極が共通である構成もまたあり得る。また、ＰＭＯＳタイプの制御トランジスタもあり得る。
【００３２】
マトリックスのＯＬＥＤダイオードの陰極は、それゆえここでは互いに接続され（それらはマトリックスの全体平面において共通電極を形成する）、それらは２つの入力端子を有するスイッチＳＷの出力端子に接続される。スイッチＳＷの入力は、２つの異なる固定電位ＶｋＭとＶｋｏｆｆに接続される。
【００３３】
電位ＶｋＭは図２の回路に印加されるであろう電位Ｖｋと等価な電位である。画像信号がコーディングされた輝度の値Ｌｍｉｎ〜Ｌｍａｘを取ることができると想定すると、電位ＶｋＭは、最大輝度Ｌｍａｘに対応する電圧Ｖｄａｔを受ける画素のために強い照度を画像が供給するように選ばれ、言い換えれば、ＯＬＥＤダイオードは常に図１の曲線の有用な部分において動作するように、電位ＶｋＭは選ばれる。例えば、図１に示す曲線の特性を有するダイオードに関してＶｋＭは、画素に印加される電圧Ｖｄａｔが、その中でビデオ信号がコーディングされる範囲の最大輝度に対応する電圧であるとき、ダイオードの端子における電圧が約４〜５Ｖとなるようなものである。
【００３４】
電位Ｖｋｏｆｆは電位ＶｋＭよりも更にプラスの電位である。それは画素に印加される電圧Ｖｄａｔに拘わらず、ＯＬＥＤダイオードにおける電圧及び電流を瞬時に減少させる傾向があり、従ってダイオードを電流−電圧特性の最下部に位置付ける。ＯＬＥＤダイオードの自己静電容量は、ダイオード内に電流を維持することなく、電位Ｖｋｏｆｆにおいて端子内で放電され得る。それゆえ、同じ電圧Ｖｄｄに対して、及び同じ画素電圧Ｖｄａｔに対して、ダイオードは、上述の先行技術において残った残留発光を生じる傾向がある自己静電容量無しでは、もはや発光しない領域へ瞬時に入る。
【００３５】
従って、スイッチがＶｋＭを陰極に印加するとき、画面は正常に動作するが、スイッチがＶｋｏｆｆを印加するとき、どのようなレベルの電圧Ｖｄａｔが画素に印加されても、画面はもはや何ら光を放射しない。
【００３６】
スイッチＳＷは、パルス幅変調回路Ｃｐｗｍからの周期的信号Ｃｄｉｍにより制御される。この回路は、ＤＩＭ制御により制御され得る負荷サイクルを伴って、スイッチの２つの入力間に周期的な切換えを確立する。ＤＩＭ制御は、画面の平均明度に対して所望される減衰（「減光」）に従って、負荷サイクルを変更する。負荷サイクルは、１（減衰無し、スイッチＳＷはＶｋＭを連続的にＯＬＥＤダイオードの陰極に印加する）と０（最大減衰、スイッチＳＷはＶｋｏｆｆを連続的にＯＬＥＤダイオードの陰極に印加する）との間で変化し得る。中間値に関して負荷サイクルは、スイッチがＶｋｏｆｆを印加する時間と、ＶｋＭそして次にＶｋｏｆｆが連続的に印加される１つの完全な期間の合計時間との比率を表わす。
【００３７】
残像がによりＶｋＭからＶｋｏｆｆへの推移が見えることが妨げられるように、切換えの周波数（クロックＣＬＫ）は少なくとも５０Ｈｚである。画面の平均輝度は、そのとき周期的切換えの負荷サイクルに比例する。切換え期間を定義するクロックＣＬＫは、表示のフレーム走査期間を表わすクロックであり得る。
【００３８】
本発明によれば、望ましくはＶｋＭレベルからＶｋｏｆｆレベルへの切換え及びその逆は、画素内の情報書き込み段階の間ではない瞬間に生じるべく、更になされる。画素の書き込み段階は、その間に選択トランジスタＱｓが導体とされ、電位Ｖｄａｔがこのトランジスタを通じて蓄積コンデンサＣｓｔに印加される段階である。スイッチＳＷによる切換えは、従って選択トランジスタＱｓが分離されているか、又は列Ｃｊが信号Ｖｄａｔの２つの印加の間に高インピーダンスの状態にあるため、蓄積コンデンサＣｓｔが分離された瞬間にのみ行われる。
【００３９】
さらに、特定の所望される減衰のために、切換えは画面に加えられるビデオ信号の行のブランキング時間の間に生じるようになされる。
【００４０】
図４は、画像が標準ビデオ信号の形態で到着する場合に、画像を表示するための画面走査の一般的原理を象徴的に示す。表示される画像はＮ行と、各行においてＭ個の可視画素を含む。１つの完全な画像フレームのためのビデオ信号は、有効書き込み時間及び不感時間の双方、又は行及びフレームのブランキング時間に対応する持続時間を占める。より具体的には、フレーム内の有効書き込み時間は、表示されるＮ×Ｍ画素を書き込む時間であるが、しかしブランキング時間を含むフレームの全体持続時間は、各々（ｍ＋Ｍ＋ｍ’）画素の（ｎ＋Ｎ＋ｎ’）行を表示するために必要とされるであろう仮想時間に等しい。数ｎ及びｎ’は、フレーム・ブランキング時間の最初と最後のダミー行の数を表わす。数ｍ及びｍ’は、行のブランキング時間の最初と最後のダミー画素の数を表わす。
【００４１】
ビデオ信号はそれゆえ、時間にわたって以下のように分けられる連続的な電圧レベルの継続を含む、すなわち、
−最初のフレーム・ブランキング。その持続時間Ｔｎが１行の画素を書き込む標準期間のｎ倍を表わす。この持続時間Ｔｎにわたり、マトリックスの画素はそれらの選択トランジスタＱｓが遮断されるため、電圧Ｖｄａｔを受けない。
−次に、画素マトリックスの１〜Ｎの連続する各行に対して：
−最初の行のブランキング。その持続時間Ｔｍが画素書き込み段階の持続時間Ｔｐのｍ倍を表わす。この持続時間Ｔｍにわたり、マトリックスの列が高インピーダンスの状態にあり、及び／又は行選択トランジスタが遮断されるため、マトリックスの画素は電圧Ｖｄａｔを受けない。
−その持続時間が画素書き込み段階の持続時間ＴｐのＭ倍である、行のＭ個の画素内に連続的に書き込まれる輝度に対応する、連続的電圧レベルを表わす持続時間Ｍ．Ｔｐの能動信号。この期間にわたり、複数の画素は次々に、それぞれの輝度を表わすそれらに割り当てられた電圧Ｖｄａｔを受ける。
−最後の行のブランキング。その持続時間Ｔｍ’が画素書き込み段階の持続時間Ｔｐのｍ’倍を表わす。この期間にわたり、最初の行のブランキングのように、マトリックスの画素は何ら新たな電圧Ｖｄａｔを受けない。
−階数Ｎの最終行の後の最後のフレーム・ブランキング。その持続時間Ｔｎ’が１行の画素を書き込む標準期間のｎ’倍を表わす、すなわちＴｎ’＝ｎ’．（ｍ＋Ｍ＋ｍ’）．Ｔｐである。この持続時間Ｔｎ’にわたり、フレームの最初のように、マトリックスの画素は何ら電圧Ｖｄａｔを受けない。
【００４２】
ここで、ブランキングの持続時間は（フレーム又は行の）最初のブランキング及び最後のブランキングへと分解されるが、しかし行又はフレームのブランキングの最後の期間は、次の行又はフレームのブランキングの最初の期間によって延長されることに注意されたい。これら２つの期間の合計は、それらを２つの分離した部分として考えることが望ましくない場合、行の戻り期間又はフレームの戻り期間とも呼ばれ得る。
【００４３】
望ましくは、切換えが各行における可視画素の書き込みに対応する期間Ｍ．Ｔｐを超えて生じないように、切換え制御回路Ｃｐｗｍはビデオ信号と同期化される。しかし、書き込みは陰極がＶｋＭにある間に、そして陰極がＶｋｏｆｆにある間の双方において行われ得ることに注意することが重要である。しかしながら、全ての画素が同じ分極条件を有する、すなわち全てがＶｋｏｆｆを有するか、全てがＶｋＭを有する、１つのフレームの過程において書き込まれることは重要である。実際、書き込みは、１つの端子がＶｄｄにおけるコンデンサＣｓｔ内に電圧を蓄えるが、トランジスタが理想的なものではないという事実のため、コンデンサにおける記憶蓄積は、分極条件に応じて僅かに修正される。ひずみのない表示を得るため、行の一部はそれゆえＶｋＭにおける陰極を伴って書き込まれるべきでなく、その他の部分はＶｋｏｆｆにおける陰極を伴って書き込まれるべきでない。
【００４４】
減衰調整の可能性の一例を与えるため、（ｎ＋Ｎ＋ｎ’）＝６２４行、及び（ｍ＋Ｍ＋ｍ’）＝１０２４画素（ＶＥＳＡ伝送規格）のビデオ信号を受信する、フォーマットＮ＝６００行及びＭ＝８００画素（ＳＶＧＡ規格）による表示画面が考えられる。
【００４５】
ｎ＝ｎ’＝１２、及びｍ＝ｍ’＝１１２と仮定すると、
ａ）スイッチＳＷが、常に（負荷サイクル＝１で）陰極を電位ＶｋＭに設定する場合、輝度は可能な最大値の１００％である。
ｂ）スイッチが、殆ど全ての行又はフレームのブランキング時間の間、陰極をＶｋｏｆｆに切り換える場合、すなわち陰極が、全ての行又はフレームのブランキング期間の開始直後にＶｋｏｆｆに変化し、そしてこれら全てのブランキング期間の終了直前に、それらをＶｋＭへとリセットする場合、輝度はその最大値の（６００／６２４）×（８００／１０２４）又は７５％となる。
ｃ）スイッチが、持続時間Ｍ．Ｔｐの能動信号の開始直前に陰極をＶｋｏｆｆへ切り換え、それらを各行に対する能動信号の終了直後にＶｋＭへ切り換える場合、輝度は最大値の{１−（（６００／６２４）×（８００／１０２４））}又は２５％となる。
ｄ）スイッチがｃ）の動作を実施し、更に陰極電位を、行の最後のブランキング時間ではなく、最初の行のブランキング時間の期間だけＶｋｏｆｆに設定する場合（又はその逆の場合）、輝度は１０％に変化する。
ｅ）フレーム・ブランキング期間以外の全ての時間、陰極電位がＶｋｏｆｆにある場合：輝度は４％。
ｆ）最初の（又は最後の）フレーム・ブランキングの半分の間のみ、陰極電位がＶｋＭにあり、残りの時間はＶｋｏｆｆにある場合：輝度は１％。
ｇ）フレーム・ブランキングの、８００画素の１行の間、陰極電位がＶｋＭにあり、残りの時間はＶｋｏｆｆにある場合：輝度は最大輝度の１／８００。
ｈ）１行の（最初又は最後の）単一ブランキングの間、陰極電位がＶｋＭにあり、残りの時間はＶｋｏｆｆにある場合：輝度は最大輝度の１１２／（６２４×１０２４）、すなわち０．２／１０００未満である。
【００４６】
従って、輝度の減衰、とりわけ行のブランキング期間の全体又は一部分の間の切換えによって得られる平均減衰に関する、非常に広範囲の可能性がある。前述の値以外に、さらに正確に定義された値を有する減衰が必要とされる場合、電位のＶｋＭへの移行において含まれる行又は行の端数の数もまた、より正確に調整され得る。
【００４７】
このようにして輝度を低減することにより、当初の画像のコントラストは完全に維持される。
【００４８】
図５は、本発明による能動マトリックスの有機発光ダイオード表示画面の、全体回路図を示す。この図において、画素への書き込みはコントローラ又はシーケンサＣＴＲＬによって処理されることが単純に考えられる。コントローラは、ビデオ信号の同期信号（画素クロックＨ、垂直同期論理信号ＶＳＹＮＣ及び水平同期論理信号ＨＳＹＮＣ）、及びビデオ信号ＳＶ自体を、デジタル又はアナログの形態で受ける。コントローラは、フレーム内への行ごとの順次的な書き込み、及び各行内への画素ごとの順次的な書き込みを行うため、マトリックスの行と列のアドレス・レジスターを制御する。受信されたビデオ信号に応じて、画素に印加されるべき電圧Ｖｄａｔを作り出すのはこれである。
【００４９】
この場合、さらにＣｐｗｍ回路を構成し、それゆえ所望される減衰を規定する、外部ＤＩＭ制御に応じて可変負荷サイクル信号Ｃｄｉｍを確立するのはコントローラＣＴＲＬであることを提供するのが最も簡単である。外部制御は光環境に応じて手動又は自動であってもよい。全ての状況下で切換えが可視画素の書き込み期間中に起きるのを防ぐため、及びフレームの能動信号の時間Ｍ．Ｔｐの間、同じ陰極電位ＶｋＭ又はＶｋｏｆｆが、所望される減衰レベルに応じて全画素に印加されることを確実にするため、上記で所定の説明に従って、信号Ｃｄｉｍが同期信号に関して一時的に設定される。
【００５０】
コントローラは、上記で所定の説明及びとりわけ減衰の例ａ）〜ｉ）から、所望される減衰に応じた所望される切換えの瞬間の順序付け表を作成し得る。この表は、コントローラの一部分を形成するか、又はコントローラと関連する、読み取り専用メモリあるいはプログラマブル・メモリの一部を形成し得る。別の実施形態において、コントローラは状態マシンに基づく論理からシーケンスを作成する。
【図１】
2013545126.tif 000003
【図２】
2013545126.tif 000004
【図３】
2013545126.tif 000005
【図４】
2013545126.tif 000006
【図５】
2013545126.tif 000007
【国際調査報告】
2013545126.tif 000008
2013545126.tif 000009
2013545126.tif 000010
2013545126.tif 000011