(57)【要約】  磁気トンネル接合(MTJ)記憶素子は、ピン層スタックおよび第1の機能層を含むことができる。ピン層スタックは、底部ピン層、結合層、および上部ピン層を含む複数の層から形成されている。第1の機能層は、底部ピン層または上部ピン層に配置されている。
2013534735.tif 000002
【特許請求の範囲】
【請求項１】
底部ピン層、結合層、および上部ピン層を含む複数の層から形成されたピン層スタックと、
前記底部ピン層または前記上部ピン層に配置された第1の機能層と
を含む、磁気トンネル接合(MTJ)記憶素子。
【請求項２】
前記第1の機能層が、前記複数の層を通じた高温による材料の拡散から前記ピン層スタックを保護する、請求項1に記載のMTJ記憶素子。
【請求項３】
前記第1の機能層が、層間の拡散を防止する拡散バリア機能層、結晶の形成を促進する結晶強化機能層、または、隣接層における空き位置を埋めるために補充原子を提供する補充機能層である、請求項1に記載のMTJ記憶素子。
【請求項４】
前記第1の機能層が配置された前記底部ピン層または前記上部ピン層が、第1および第2の層を含み、前記第1の機能層が、前記第1の層と前記第2の層との間に介在している、請求項1に記載のMTJ記憶素子。
【請求項５】
前記第1の機能層が配置されている層と対向する前記底部ピン層または前記上部ピン層に配置された第2の機能層をさらに含む、請求項1に記載のMTJ記憶素子。
【請求項６】
前記第2の機能層が、前記第1の機能層と異なる材料から形成されている、請求項5に記載のMTJ記憶素子。
【請求項７】
前記第2の機能層が、前記第1の機能層と同じ材料から形成されている、請求項5に記載のMTJ記憶素子。
【請求項８】
前記第1の機能層と同じ底部ピン層、または、前記第1の機能層と同じ上部ピン層に配置された第2の機能層をさらに含む、請求項1に記載のMTJ記憶素子。
【請求項９】
前記第1の機能層が、ハフニウム、タンタル、またはルテニウムを含む材料から形成されている、請求項1に記載のMTJ記憶素子。
【請求項１０】
反強磁性層、トンネルバリア層、フリー層、および/またはキャッピング層をさらに含む、請求項1に記載のMTJ記憶素子。
【請求項１１】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択される電子デバイスに組み込まれている、請求項1に記載のMTJ記憶素子。
【請求項１２】
スピン注入トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)に組み込まれている、請求項1に記載のMTJ記憶素子。
【請求項１３】
前記STT-MRAMデバイスが、少なくとも1つの半導体ダイに組み込まれている、請求項12に記載のSTT-MRAMデバイス。
【請求項１４】
ピン層スタックを形成するために、底部ピン層、結合層、および上部ピン層を含む複数の層を堆積させて形成するステップと、
前記底部ピン層または前記上部ピン層に配置される第1の機能層を堆積させて形成するステップと
を含む、磁気トンネル接合(MTJ)記憶素子を形成する方法。
【請求項１５】
前記第1の機能層が、前記複数の層を通じた高温による材料の拡散から前記ピン層スタックを保護する、請求項14に記載の方法。
【請求項１６】
前記第1の機能層が、層間の拡散を防止する拡散バリア機能層、結晶の形成を促進する結晶強化機能層、または、隣接層における空き位置を埋めるために補充原子を提供する補充機能層である、請求項14に記載の方法。
【請求項１７】
前記第1の機能層が配置された前記底部ピン層または前記上部ピン層が、第1および第2の層を含み、前記第1の機能層が、前記第1の層と前記第2の層との間に介在している、請求項14に記載の方法。
【請求項１８】
前記底部ピン層または前記上部ピン層に配置される第2の機能層を堆積させて形成するステップをさらに含む、請求項14に記載の方法。
【請求項１９】
前記第1の機能層が、ハフニウム、タンタル、またはルテニウムを含む材料から形成されている、請求項14に記載の方法。
【請求項２０】
反強磁性層、トンネルバリア層、フリー層、および/またはキャッピング層を堆積させて形成するステップをさらに含む、請求項14に記載の方法。
【請求項２１】
底部ピン層、結合層、および上部ピン層を含む複数の層から形成されたピン層スタックと、
前記底部ピン層または前記上部ピン層に配置された、前記ピン層スタックを保護するための第1の手段と
を含む、磁気トンネル接合(MTJ)記憶素子。
【請求項２２】
前記第1の手段が、前記複数の層を通じた高温による材料の拡散から前記ピン層スタックを保護する、請求項21に記載のMTJ記憶素子。
【請求項２３】
前記第1の手段が、層間の拡散を防止するための拡散バリア手段、結晶の形成を促進するための結晶強化手段、または、隣接層における空き位置を埋めるために補充原子を提供するための補充手段を含む、請求項21に記載のMTJ記憶素子。
【請求項２４】
第1の機能層が配置された前記底部ピン層または前記上部ピン層が、第1および第2の層を含み、前記第1の機能層が、前記第1の層と前記第2の層との間に介在している、請求項21に記載のMTJ記憶素子。
【請求項２５】
前記底部ピン層または前記上部ピン層に配置された、前記ピン層スタックを保護するための第2の手段をさらに含む、請求項21に記載のMTJ記憶素子。
【請求項２６】
反強磁性層、トンネルバリア層、フリー層、および/またはキャッピング層をさらに含む、請求項21に記載のMTJ記憶素子。
【請求項２７】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択される電子デバイスに組み込まれている、請求項21に記載のMTJ記憶素子。
【請求項２８】
スピン注入トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)に組み込まれている、請求項21に記載のMTJ記憶素子。
【請求項２９】
前記STT-MRAMデバイスが、少なくとも1つの半導体ダイに組み込まれている、請求項28に記載のSTT-MRAMデバイス。
【請求項３０】
ピン層スタックを形成するために、底部ピン層、結合層、および上部ピン層を含む複数の層を堆積させて形成するためのステップと、
前記底部ピン層または前記上部ピン層に配置される第1の機能層を堆積させて形成するためのステップと
を含む、磁気トンネル接合(MTJ)記憶素子を形成する方法。
【請求項３１】
前記第1の機能層が、前記複数の層を通じた高温による材料の拡散から前記ピン層スタックを保護する、請求項30に記載の方法。
【請求項３２】
前記第1の機能層が、層間の拡散を防止する拡散バリア機能層、結晶の形成を促進する結晶強化機能層、または、隣接層における空き位置を埋めるために補充原子を提供する補充機能層である、請求項30に記載の方法。
【請求項３３】
前記第1の機能層が配置された前記底部ピン層または前記上部ピン層が、第1および第2の層を含み、前記第1の機能層が、前記第1の層と前記第2の層との間に介在している、請求項30に記載の方法。
【請求項３４】
前記底部ピン層または前記上部ピン層に配置される第2の機能層を堆積させて形成するためのステップをさらに含む、請求項30に記載の方法。
【請求項３５】
前記第1の機能層が、ハフニウム、タンタル、またはルテニウムを含む材料から形成されている、請求項30に記載の方法。
【請求項３６】
反強磁性層、トンネルバリア層、フリー層、および/またはキャッピング層を堆積させて形成するためのステップをさらに含む、請求項30に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
開示される実施形態は、スピン注入トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)セルで使用可能な磁気トンネル接合(MTJ)記憶素子において、改良されたピン層スタックを用いることに関する。
【背景技術】
【０００２】
磁気抵抗ランダムアクセスメモリ(MRAM)は、磁性素子を用いる不揮発性メモリの技術である。例えば、スピン注入トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)では、薄膜(スピンフィルタ)を通過する際にスピン偏極した状態になる電子が用いられる。また、STT-MRAMは、スピン注入トルクRAM(STT-RAM)、スピントルク注入磁化スイッチングRAM(Spin-RAM)、およびスピンモーメント注入(SMT-RAM)としても知られている。
【０００３】
図1は、従来のSTT-MRAMビットセル100を示す。STT-MRAMビットセル100は、磁気トンネル接合(MTJ)記憶素子105、トランジスタ101、ビット線102、およびワード線103を含む。例えば、MTJ記憶素子は、それぞれが磁場または磁気分極を保持することができる、少なくとも2つの強磁性層(ピン層およびフリー層)から形成され、薄い非磁性の絶縁層(トンネルバリア)によって分離されている。2つの強磁性層からの電子は、これらの強磁性層に印加されるバイアス電圧のもとでのトンネル効果により、トンネルバリアを通り抜けることができる。フリー層の磁気分極は、ピン層およびフリー層の極性が実質的にそろう(平行)か、または反対になる(反平行)ように、反転することができる。MTJを通る電気経路の抵抗は、ピン層およびフリー層の極性の並びに応じて変化することになる。抵抗におけるこの変化は、ビットセル100にプログラムを書き込み、またビットセル100を読むために用いることができる。また、STT-MRAMビットセル100は、ソース線104、センス増幅器108、リード/ライト回路106、およびビット線基準107を含む。
【０００４】
当業者は、メモリセル100の動作および構造を理解するであろう。例えば、ビットセル100は、フリー層の極性がピン層の極性と平行である動作状態にバイナリ値「1」が対応するようにプログラムされてもよい。それに応じて、バイナリ値「0」は、2つの強磁性層の反平行の向きに対応していてもよい。このように、フリー層の分極を変化させることによって、ビットセルにバイナリ値を書き込むことができる。
【０００５】
図2は、MTJセル105における従来の設計をより詳細に示す。まず、底面電極202の上に反強磁性(AF)層204が形成され、次いでAF層204の上部にピン層スタック220が形成される。このAF層204は、プラチナマンガン(PtMn)合金などから形成されてもよい。ピン層スタック220は、ピン層を形成するために、固定された磁気分極の状態で「ピン止め」される。このピン層スタックは、1つまたは複数の層を含むことができる。ピン層スタック220は、複合AFピン層または「合成」AF(SAF)ピン層と呼ばれる場合もある。ピン層スタック220は、コバルト鉄(CoFe)および/またはコバルト鉄ホウ素(CoFeB)などの金属合金から通常形成される底部ピン層206と、ルテニウム(Ru)などの非磁性金属から通常形成される結合層208と、CoFeおよび/またはCoFeBなどの金属合金から通常形成される上部ピン層210とを含むことができる。ピン層スタック220の上部には、トンネルバリア層212が、例えば酸化マグネシウム(MgO)などの金属酸化物である絶縁体で形成される。トンネルバリア層212の上部には、可変の磁気分極を有するフリー層214が形成される。いくつかの設計では、フリー層214の上部に、タンタル(Ta)などのキャッピング層またはハードマスク層216が形成される。
【０００６】
図2における従来のMTJの設計は、いくつかの欠点を有する。欠点の1つは、高温のバックエンドプロセスによって、ある層から別の層への、望ましくない材料における拡散が可能となり得ることである。例えば、PtMnのAF層204における所望の磁気モーメントを設定するための高温のアニーリングプロセスは、Mn原子に移動性をもたせ、それらの原子がAF層204から底部ピン層206、結合層208、上部ピン層210、またトンネルバリア層212の所までも拡散することを可能にし得る。同様に、結合層208のRu原子も、1つまたは複数の高温のバックエンドプロセスによって、様々な他の層にわたって拡散する場合がある。MTJスタック全体にわたる不要元素の拡散は、ピン層スタック220の反強磁性結合を阻害もしくは破壊し、AF層204とピン層スタック220との間の交換結合を弱め、層間の界面を傷つけ(それによって不十分な温度安定性などがもたらされ)、MTJセルの磁気抵抗を下げ、または、状態間で切り替わるMTJセルの能力を妨げる場合さえある。したがって、STT-MRAMセルで使用可能なMTJ記憶素子のための改良されたピン層スタックが必要である。
【発明の概要】
【課題を解決するための手段】
【０００７】
本発明の例示的実施形態は、スピン注入トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)セルで使用可能な磁気トンネル接合(MTJ)記憶素子における、改良されたピン層スタックのためのシステムおよび方法に関する。
【０００８】
一実施形態では、MTJ記憶素子は、ピン層スタックおよび第1の機能層を含む。ピン層スタックは、底部ピン層、結合層、および上部ピン層を含む複数の層から形成されている。第1の機能層は、底部ピン層または上部ピン層に配置されている。
【０００９】
別の実施形態では、MTJ記憶素子を形成する方法は、ピン層スタックを形成するために、底部ピン層、結合層、および上部ピン層を含む複数の層を堆積させて形成するステップと、底部ピン層または上部ピン層に配置される第1の機能層を堆積させて形成するステップとを含む。
【００１０】
別の実施形態では、MTJ記憶素子は、ピン層スタックと、ピン層スタックを保護するための第1の手段とを含む。ピン層スタックは、底部ピン層、結合層、および上部ピン層を含む複数の層から形成されている。第1の手段は、底部ピン層または上部ピン層に配置されている。
【００１１】
別の実施形態では、MTJ記憶素子を形成する方法は、ピン層スタックを形成するために、底部ピン層、結合層、および上部ピン層を含む複数の層を堆積させて形成するためのステップと、底部ピン層または上部ピン層に配置される第1の機能層を堆積させて形成するためのステップとを含む。
【００１２】
添付図面は、本発明の実施形態に関する説明において助けとなるように与えられており、本発明の限定ではなく、実施形態の例示のみのために提供されている。
【図面の簡単な説明】
【００１３】
【図１】従来のSTT-MRAMビットセルを示す図である。
【図２】MTJセルにおける従来の設計をより詳細に示す図である。
【図３】例示的実施形態による、ピン層スタックの底部ピン層に配置された機能層を含むMTJセルを示す図である。
【図４】例示的実施形態による、ピン層スタックの上部ピン層に配置された機能層を含むMTJセルを示す図である。
【図５】例示的実施形態による、ピン層スタックの底部ピン層に配置された機能層と、ピン層スタックの上部ピン層に配置された機能層との両方を含むMTJセルを示す図である。
【図６】例示的実施形態による拡散バリア機能層を含むMTJセルを示す図である。
【図７】例示的実施形態による結晶強化機能層を含むMTJセルを示す図である。
【図８】例示的実施形態による補充機能層を含むMTJセルを示す図である。
【図９】例示的実施形態による、ピン層スタックの底部ピン層に配置された2つの機能層と、ピン層スタックの上部ピン層に配置された2つの機能層とを含むMTJセルを示す図である。
【図１０】例示的実施形態による、ピン層スタックの底部ピン層に配置された2つの機能層と、ピン層スタックの上部ピン層に配置された2つの機能層とを含む別のMTJセルを示す図である。
【図１１】例示的実施形態に従ってMTJセルを形成する方法を示す図である。
【発明を実施するための形態】
【００１４】
本発明の態様は、本発明における特定の実施形態に関する以下の説明および関連図面において開示される。代替実施形態は、本発明の範囲から逸脱することなく考案され得る。さらに、本発明における周知の要素は、本発明に関連する細部を不明瞭にすることのないように、詳細には説明されないか、または省略されることになる。
【００１５】
「例示的」という語は、本明細書では「例、具体例、または実例として役立つこと」を意味するように用いられている。「例示的」として本明細書で説明される任意の実施形態は、他の実施形態に比べて好ましい実施形態または有利な実施形態であると解釈されることには必ずしもならない。同様に、「本発明の実施形態」という用語は、本発明におけるすべての実施形態が、説明された特徴、利点、または動作モードを含むことを要しない。本明細書で用いられる用語は、特定の実施形態のみを説明するためのものであり、本発明における実施形態の限定となるようには考えられていない。
【００１６】
本明細書で用いられる場合、単数形である「a」、「an」および「the」は、文脈によってそうでないと明確に示されない限り、複数形も含むように考えられている。さらに、「備える(comprises)」、「備えている(comprising)」、「含む(includes)」、および/または、「含んでいる(including)」という用語は、本明細書で用いられる場合、述べられた特徴、整数、ステップ、動作、要素、および/または、コンポーネントの存在を指定するが、1つもしくは複数の他の特徴、整数、ステップ、動作、要素、コンポーネント、および/または、これらの群の存在または追加を排除しないことが理解されよう。
【００１７】
従来の方法では、日常的な高温のバックエンド製造プロセスによって、ある層からの材料が1つまたは複数の他の層に拡散し得ることが望ましくない点が、開示される実施形態において認識されている。このような材料の拡散は、所与の層スタックにおける反強磁性結合を阻害もしくは破壊すること、2つの所与の層の間における交換結合を弱めること、層間の境界を傷つけること(それによって不十分な温度安定性などがもたらされること)、MTJの磁気抵抗が下がること、または、状態を切り替えるMTJの能力までも妨げることなどの、スピン注入トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)セルで使用可能な磁気トンネル接合(MTJ)記憶素子における複数の有害な結果につながる。したがって、MTJセルのピン層スタックの中に1つまたは複数の機能層を挿入することによって、MTJセルにおける様々な拡散関連の問題を防止および/または修復するための技術が本明細書で提示される。すなわち、機能層は、複数の層を通じた高温による材料の拡散からピン層スタックを保護する。挿入される機能層は、ピン層スタックの高さ全体に比べると、通常は比較的薄く、ナノメートルのオーダー程度である。開示される技術の様々な特徴および利点は、以下の説明からさらに容易に明白となろう。
【００１８】
図3は、例示的実施形態による、ピン層スタックの底部ピン層に配置された機能層を含むMTJセル300を示す。MTJセル300は、底面電極202の上に形成された反強磁性(AF)層204(例えば、PtMn)と、AF層204の上部に形成されたピン層スタック320とを含む。ピン層スタック320は、固定された磁気分極の状態で「ピン止め」されている。図3の設計では、ピン層スタック320は、第1の底部ピン層206a(BP1)(例えば、CoFeおよび/またはCoFeB)と、第2の底部ピン層206b(BP2)(例えば、CoFeおよび/またはCoFeB)とを含み、これらの底部ピン層は、機能層340によって介在されている。ピン層スタック320は、結合層208(例えば、Ru)と、上部ピン層210(例えば、CoFeおよび/またはCoFeB)とをさらに含む。MTJセル300は、トンネルバリア層212(例えば、MgO)、フリー層214、およびキャッピング/ハードマスク層216(例えば、Ta)をさらに含む。
【００１９】
以下でより詳細に説明されるように、ピン層スタックの底部ピン層の中における機能層の挿入は、底部ピン層を通じた不要材料の拡散を防止または阻止するために利用することができる。例えば、図3の機能層340は、AF層204からのMn原子などの拡散と、結合層208からのRu原子などの拡散とを防止または阻止することができる。また、ピン層スタックの底部ピン層の中における機能層の挿入は、不要材料の拡散によって阻害または損傷される結合層の結晶体を強化するために利用することもできる。例えば、図3の機能層340は、結合層208におけるRu結晶体などを強化することができ、それによって反強磁性結合の強度が改善される。また、ピン層スタックの底部ピン層の中における機能層の挿入は、アモルファス面を提供することによってピン層の界面を滑らかにするために利用することもできる。例えば、機能層340は、第2の底部ピン層206bと結合層208との間の界面を滑らかにするのに役立つことができ、それによって、改善された温度安定性などがもたらされる。
【００２０】
図4は、例示的実施形態による、ピン層スタックの上部ピン層に配置された機能層を含むMTJセル400を示す。MTJセル400は、底面電極202の上に形成されたAF層204(例えば、PtMn)と、AF層204の上部に形成されたピン層スタック420とを含む。ピン層スタック420は、固定された磁気分極の状態で「ピン止め」されている。ピン層スタック420は、底部ピン層206(例えば、CoFeおよび/またはCoFeB)と、結合層208(例えば、Ru)とを含む。図4の設計では、ピン層スタック420は、第1の上部ピン層210a(TP1)(例えば、CoFeおよび/またはCoFeB)と、第2の上部ピン層210b(TP2)(例えば、CoFeおよび/またはCoFeB)とをさらに含み、これらの上部ピン層は、機能層460によって介在されている。MTJセル400は、トンネルバリア層212(例えば、MgO)、フリー層214、およびキャッピング/ハードマスク層216(例えば、Ta)をさらに含む。
【００２１】
以下でより詳細に説明されるように、ピン層スタックの上部ピン層の中における機能層の挿入は、上部ピン層を通じた不要材料の拡散を防止または阻止するために利用することができる。例えば、機能層460は、結合層208からのRu原子などの拡散を防止または阻止することができる。また、ピン層スタックの上部ピン層の中における機能層の挿入は、不要材料の拡散によって阻害または損傷されるトンネルバリアの結晶体を強化するために利用することもできる。例えば、機能層460は、トンネルバリア212におけるMgO結晶体などを強化することができ、それによって、磁気抵抗が増加し、1つまたは複数のアニーリングプロセスに要求される温度が下がる。また、ピン層スタックの上部ピン層の中における機能層の挿入は、アモルファス面を提供することによってピン層の界面を滑らかにするために利用することもできる。例えば、機能層460は、第1の上部ピン層210bと結合層208との間の界面を滑らかにすることができ、それによって、改善された温度安定性などがもたらされる。
【００２２】
いくつかの設計では、機能層は、ピン層スタックにおける底部ピン層と上部ピン層との両方の中に配置されてもよい。機能層におけるこのような組合せは、図3および図4に関して上記で説明された個々の利点を共に実現するために用いることができる。
【００２３】
図5は、例示的実施形態による、ピン層スタックの底部ピン層に配置された機能層と、ピン層スタックの上部ピン層に配置された機能層との両方を含むMTJセル500を示す。MTJセル500は、底面電極202の上に形成されたAF層204(例えば、PtMn)と、AF層204の上部に形成されたピン層スタック520とを含む。ピン層スタック520は、固定された磁気分極の状態で「ピン止め」されている。図5の設計では、ピン層スタック520は、第1の底部ピン層206a(BP1)(例えば、CoFeおよび/またはCoFeB)と、第2の底部ピン層206b(BP2)(例えば、CoFeおよび/またはCoFeB)とを含み、これらの底部ピン層は、第1の機能層540によって介在されている。また、ピン層スタック520は、結合層208(例えば、Ru)を含む。さらに、ピン層スタック520は、第1の上部ピン層210a(TP1)(例えば、CoFeおよび/またはCoFeB)と、第2の上部ピン層210b(TP2)(例えば、CoFeおよび/またはCoFeB)とを含み、これらの上部ピン層は、第2の機能層560によって介在されている。さらに、MTJセル500は、トンネルバリア層212(例えば、MgO)、フリー層214、およびキャッピング/ハードマスク層216(例えば、Ta)を含む。
【００２４】
ピン層スタックの底部ピン層および/または上部ピン層の中に機能層を挿入することによって実現される特定の利点は、用いられる機能層の種類に依存する。様々な利点を提供する様々な種類の機能層は、各機能層を形成するための適切な材料、または、材料の組成を選択することによって実現可能である。例えば、機能層は、タンタル(Ta)、チタン(Ti)、クロム(Cr)、ルテニウム(Ru)、ハフニウム(Hf)、プラチナ(Pt)、酸化ハフニウム(HfOx)、酸化コバルト鉄(CoFeOx)、コバルト鉄タンタル合金(CoFeTa)、酸化コバルト鉄タンタル(CoFeTaOx)、コバルト鉄ホウ素タンタル合金(CoFeBTa)、コバルトクロム合金(CoCr)、コバルトルテニウム合金(CoRu)、コバルトクロムルテニウム合金(CoCrRu)、コバルトクロムタンタル合金(CoCrTa)、酸化コバルトクロムタンタル(CoCrTaOx)、Hfの磁性合金、Hfの非磁性合金、または、所望の効果に応じた当技術分野で知られている他の材料を含む材料で形成されてもよい。
【００２５】
図6は、例示的実施形態による拡散バリア機能層を含むMTJセル600を示す。図示されているように、MTJセル600は、底面電極202、AF層204(例えば、PtMn)、第1の底部ピン層206a(BP1)(例えば、CoFeおよび/またはCoFeB)、第1の拡散バリア機能層640、第2の底部ピン層206b(BP2)(例えば、CoFeおよび/またはCoFeB)、結合層208(例えば、Ru)、第1の上部ピン層210a(TP1)(例えば、CoFeおよび/またはCoFeB)、第2の拡散バリア機能層660、第2の上部ピン層210b(TP2)(例えば、CoFeおよび/またはCoFeB)、トンネルバリア層212(例えば、MgO)、フリー層214、およびキャッピング/ハードマスク層216(例えば、Ta)を含む。第1および第2の底部ピン層206a、206b、第1および第2の上部ピン層210a、210b、第1および第2の拡散バリア機能層640、660、ならびに結合層208は、ピン層スタック620を形成している。一方が第1および第2の底部ピン層206a、206bの間に介在しており、また一方が第1および第2の上部ピン層210a、210bの間に介在している2つの拡散バリア機能層640、660は、例示目的のために示されている。しかし、機能層の他の種類と構成が可能であることが、上記の説明を鑑みて理解されよう。
【００２６】
各拡散バリア機能層640、660は、酸化コバルト鉄(CoFeOx)、酸化ハフニウム(HfOx)、Hfを含む磁性合金、Hfを含む非磁性合金、または、当技術分野で知られている任意の他の拡散バリア材料などから形成されてもよい。これらの拡散バリア機能層640、660は、PtMnのAF層204におけるMn原子、または、Ruの結合層208におけるRu原子をトラップすることなどによって、不要材料の拡散を防止または阻止するために用いることができる。
【００２７】
図7は、例示的実施形態による結晶強化機能層を含むMTJセル700を示す。図示されているように、MTJセル700は、底面電極202、AF層204(例えば、PtMn)、第1の底部ピン層206a(BP1)(例えば、CoFeおよび/またはCoFeB)、第1の結晶強化機能層740、第2の底部ピン層206b(BP2)(例えば、CoFeおよび/またはCoFeB)、結合層208(例えば、Ru)、第1の上部ピン層210a(TP1)(例えば、CoFeおよび/またはCoFeB)、第2の結晶強化機能層760、第2の上部ピン層210b(TP2)(例えば、CoFeおよび/またはCoFeB)、トンネルバリア層212(例えば、MgO)、フリー層214、およびキャッピング/ハードマスク層216(例えば、Ta)を含む。第1および第2の底部ピン層206a、206b、第1および第2の上部ピン層210a、210b、第1および第2の結晶強化機能層740、760、ならびに結合層208は、ピン層スタック720を形成している。一方が第1および第2の底部ピン層206a、206bの間に介在しており、また一方が第1および第2の上部ピン層210a、210bの間に介在している2つの結晶強化機能層740、760は、例示目的のために示されている。しかし、機能層の他の種類と構成が可能であることが、上記の説明を鑑みて理解されよう。
【００２８】
各結晶強化機能層740、760は、Ta、または、当技術分野で知られている任意の他の結晶強化材料などから形成されてもよい。一般に、磁性材料(例えば、Fe、FeB、CoFe、FePt、CoPt、CoFePt、CoCr、CoCrTa)および非磁性材料(例えば、Ta、Cr、Mo、CrRu、CrMo)の両方を含む任意の体心立方(BCC)材料、またはそれらの組合せを用いることができる。これらの結晶強化機能層740、760は、結合層208におけるRu原子の結晶体を強化することによって、ピン層スタック720におけるRuderman-Kittel-Kasuya-Yosida(「RKKY」)結合の強度を増すために用いることができる。また、結晶強化機能層740、760は、トンネルバリア層212におけるMgOの結晶体を強化することによって、必要とされるアニーリング温度を下げるために用いることもできる。また、結晶強化機能層740、760は、結合層208におけるRu原子の結晶体を強化することによって、第1の上部ピン層210aと第2の底部ピン層206bとの間の界面を滑らかにするために用いることもでき、それによって、改善された温度安定性がもたらされる。
【００２９】
図8は、例示的実施形態による補充機能層を含むMTJセル800を示す。図示されているように、MTJセル800は、底面電極202、AF層204(例えば、PtMn)、第1の底部ピン層206a(BP1)(例えば、CoFeおよび/またはCoFeB)、第1の補充機能層840、第2の底部ピン層206b(BP2)(例えば、CoFeおよび/またはCoFeB)、結合層208(例えば、Ru)、第1の上部ピン層210a(TP1)(例えば、CoFeおよび/またはCoFeB)、第2の補充機能層860、第2の上部ピン層210b(TP2)(例えば、CoFeおよび/またはCoFeB)、トンネルバリア層212(例えば、MgO)、フリー層214、およびキャッピング/ハードマスク層216(例えば、Ta)を含む。第1および第2の底部ピン層206a、206b、第1および第2の上部ピン層210a、210b、第1および第2の補充機能層840、860、ならびに結合層208は、ピン層スタック820を形成している。一方が第1および第2の底部ピン層206a、206bの間に介在しており、また一方が第1および第2の上部ピン層210a、210bの間に介在している2つの補充機能層840、860は、例示目的のために示されている。しかし、機能層の他の構成が可能であることが、上記の説明を鑑みて理解されよう。
【００３０】
各補充機能層840、860は、Ru、または、Ru合金、または、当技術分野で知られている任意の他の補充材料などから形成されてもよい。補充機能層840、860における補充原子(replenishing atom)は、例えば、第1および第2の底部ピン層206a、206b、ならびに、第1および第2の上部ピン層210a、210bなどの隣接層における空き部分(vacancy site)を占有することによって、結合層208におけるRu原子の拡散、または、PtMnのAF層204におけるMn原子の拡散を防ぐことができる。
【００３１】
図6〜図8を参照して上記で説明された様々な種類の機能層を挿入することによって実現される特定の利点は、2つ以上の機能層を共に用いることによって組み合わせられてもよい。
【００３２】
図9は、例示的実施形態による、ピン層スタックの底部ピン層に配置された2つの機能層と、ピン層スタックの上部ピン層に配置された2つの機能層とを含むMTJセル900を示す。上記の設計と同様に、MTJセル900は、底面電極202、AF層204(例えば、PtMn)、ピン層スタック920、トンネルバリア層212(例えば、MgO)、フリー層214、およびキャッピング/ハードマスク層216(例えば、Ta)を含む。しかし、図9の設計では、ピン層スタック920は、第1の底部機能層940aおよび第2の底部機能層940bによって介在されている第1の底部ピン層206a(BP1)(例えば、CoFeおよび/またはCoFeB)ならびに第2の底部ピン層206b(BP2)(例えば、CoFeおよび/またはCoFeB)を含む。また、ピン層スタック920は、結合層208(例えば、Ru)を含む。さらに、ピン層スタック920は、第1の上部機能層960aおよび第2の上部機能層960bによって介在されている第1の上部ピン層210a(TP1)(例えば、CoFeおよび/またはCoFeB)ならびに第2の上部ピン層210b(TP2)(例えば、CoFeおよび/またはCoFeB)を含む。
【００３３】
図9では、第1の底部機能層940aは、拡散バリア機能層として示されており、第2の底部機能層940bは、補充機能層として示されており、第1の上部機能層960aは、補充機能層として示されており、第2の上部機能層960bは、結晶強化機能層として示されている。図示されている機能層における特定の種類、順序、および数は、例示目的だけのためのものである。機能層における任意の組合せ、順序、または数が可能であることが理解されよう。
【００３４】
図10は、例示的実施形態による、ピン層スタックの底部ピン層に配置された2つの機能層と、ピン層スタックの上部ピン層に配置された2つの機能層とを含む別のMTJセル1000を示す。図10の設計は、図示されているように、機能層の2つのペアが、さらなる底部ピン層または上部ピン層によって分離されている点を除いては、図9の設計と同様である。特に、MTJセル1000は、底面電極202、AF層204(例えば、PtMn)、ピン層スタック1020、トンネルバリア層212(例えば、MgO)、フリー層214、およびキャッピング/ハードマスク層216(例えば、Ta)を含む。ピン層スタック1020は、第1の底部ピン層206a(BP1)(例えば、CoFeおよび/またはCoFeB)、第2の底部ピン層206b(BP2)(例えば、CoFeおよび/またはCoFeB)、および第3の底部ピン層206c(BP3)(例えば、CoFeおよび/またはCoFeB)を含む。第1および第2の底部ピン層206a、206bは、第1の底部機能層1040aによって介在されており、第2および第3の底部ピン層206b、206cは、第2の底部機能層1040bによって介在されている。また、ピン層スタック1020は、結合層208(例えば、Ru)を含む。さらに、ピン層スタック1020は、第1の上部ピン層210a(TP1)(例えば、CoFeおよび/またはCoFeB)、第2の上部ピン層210b(TP2)(例えば、CoFeおよび/またはCoFeB)、および第3の上部ピン層210c(BP3)(例えば、CoFeおよび/またはCoFeB)を含む。第1および第2の上部ピン層210a、210bは、第1の上部機能層1060aによって介在されており、第2および第3の上部ピン層210b、210cは、第2の上部機能層1060bによって介在されている。
【００３５】
図9の設計と同様に、図10では、第1の底部機能層1040aは、拡散バリア機能層として示されており、第2の底部機能層1040bは、補充機能層として示されており、第1の上部機能層1060aは、補充機能層として示されており、第2の上部機能層1060bは、結晶強化機能層として示されている。ここでも同様に、図示されている機能層における特定の種類、順序、および数は、例示目的だけのためのものであり、機能層における任意の組合せ、順序、または数が可能であることが理解されよう。
【００３６】
図11は、例示的実施形態に従ってMTJセルを形成する方法を示す。図11に例示されている方法は、特に図10のMTJセル1000を形成するように示されているが、これは、この方法が最も複雑な方法であるためである。本明細書で開示された残りの設計が、説明されるステップのうちの1つまたは複数を省くことによって同様に形成され得ることが理解されよう。まず、底面電極202の上にAF層204(例えば、PtMn)が堆積して形成される(ブロック1102)。次いで、処理は、ピン層スタック1020の形成に進む。AF層204の上に第1の底部ピン層206a(BP1)(例えば、CoFeおよび/またはCoFeB)が堆積して形成される(ブロック1104)。第1の底部ピン層206aの上に第1の底部機能層1040aが堆積して形成される(ブロック1106)。第1の底部機能層1040aの上に第2の底部ピン層206b(BP2)(例えば、CoFeおよび/またはCoFeB)が堆積して形成される(ブロック1108)。第2の底部ピン層206bの上に第2の底部機能層1040bが堆積して形成される(ブロック1110)。第2の底部機能層1040bの上に第3の底部ピン層206c(BP3)(例えば、CoFeおよび/またはCoFeB)が堆積して形成される(ブロック1112)。第3の底部ピン層206cの上に結合層208(例えば、Ru)が堆積して形成される(ブロック1114)。結合層208の上に第1の上部ピン層210a(TP1)(例えば、CoFeおよび/またはCoFeB)が堆積して形成される(ブロック1116)。第1の上部ピン層210aの上に第1の上部機能層1060aが堆積して形成される(ブロック1118)。第1の上部機能層1060aの上に第2の上部ピン層210b(TP2)(例えば、CoFeおよび/またはCoFeB)が堆積して形成される(ブロック1120)。第2の上部ピン層210bの上に第2の上部機能層1060bが堆積して形成される(ブロック1122)。第2の上部機能層1060bの上に第3の上部ピン層210c(TP3)(例えば、CoFeおよび/またはCoFeB)が堆積して形成される(ブロック1124)。第3の上部ピン層210cの上にトンネルバリア層212(例えば、MgO)が堆積して形成される(ブロック1126)。第3の上部ピン層210cの上にフリー層214が堆積して形成される(ブロック1128)。フリー層214の上にキャッピング/ハードマスク層216(例えば、Ta)が形成される(ブロック1130)。上記で説明されているように、機能層における特定の種類、順序、および数は、望まれるように選択されてもよい。さらに、いくつかの設計では、図示されている層の間に他の介在層(図示せず)が堆積して形成されてもよいことが理解されよう。それぞれの層を堆積させて形成するステップには、エッチング、化学機械研磨、磁気アニーリングなどの1つまたは複数の周知の処理ステップが含まれ得る。
【００３７】
本明細書で説明されたMTJ記憶素子を含む記憶デバイスは、携帯電話、ポータブルコンピュータ、携帯型のパーソナル通信システム(PCS)ユニット、携帯情報端末(PDA)などの携帯型のデータユニット、GPS対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メータ読み取り装置などの固定位置データユニット、データもしくはコンピュータ命令の記憶または取り出しを行う任意の他のデバイス、またはこれらの任意の組合せの中に含まれ得ることが理解されよう。したがって、本開示の実施形態は、本明細書で開示されたMTJ記憶素子を有するメモリを含む、能動的な集積回路を含む任意のデバイスにおいて好適に利用することができる。
【００３８】
開示された上記のデバイスおよび方法は、コンピュータ可読媒体に記憶されるGDSIIおよびGERBERコンピュータファイルとなるように、設計され構成され得る。次にこれらのファイルは、これらのファイルに基づいてデバイスを製造するファブリケーションハンドラに提供される。結果として得られる製品は半導体ウェーハであり、このウェーハは次に、半導体ダイに切断され、半導体チップにパッケージングされる。このチップは、上記のデバイスの中で利用される。
【００３９】
したがって、実施形態は、プロセッサによって実行されると、プロセッサおよび任意の他の共に動作する素子を、本明細書で説明された機能を命令で与えられたように実行するための機械に変換する命令を具現化する、機械可読媒体またはコンピュータ可読媒体を含み得る。
【００４０】
上記の開示は例示的な実施形態を示すが、添付の特許請求の範囲によって定義される本発明の範囲から逸脱することなく、本明細書において様々な変更および改変がなされ得ることに留意されたい。本明細書で説明された実施形態による方法クレームにおける機能、ステップおよび/または動作は、特定の順序で実行される必要はない。さらに、実施形態における要素は、単数形で説明されるか、または特許請求されている場合があるが、単数形への限定が明示的に述べられていない限り、複数形が考えられている。
【符号の説明】
【００４１】
300  MTJセル
320  ピン層スタック
340  機能層
400  MTJセル
420  ピン層スタック
460  機能層
500  MTJセル
520  ピン層スタック
540  第1の機能層
560  第2の機能層
600  MTJセル
620  ピン層スタック
640  第1の拡散バリア機能層
660  第2の拡散バリア機能層
700  MTJセル
720  ピン層スタック
740  第1の結晶強化機能層
760  第2の結晶強化機能層
800  MTJセル
820  ピン層スタック
840  第1の補充機能層
860  第2の補充機能層
900  MTJセル
920  ピン層スタック
940a  第1の底部機能層
940b  第2の底部機能層
960a  第1の上部機能層
960b  第2の上部機能層
1000  MTJセル
1020  ピン層スタック
1040a  第1の底部機能層
1040b  第2の底部機能層
1060a  第1の上部機能層
1060b  第2の上部機能層
【図１】
2013534735.tif 000003
【図２】
2013534735.tif 000004
【図３】
2013534735.tif 000005
【図４】
2013534735.tif 000006
【図５】
2013534735.tif 000007
【図６】
2013534735.tif 000008
【図７】
2013534735.tif 000009
【図８】
2013534735.tif 000010
【図９】
2013534735.tif 000011
【図１０】
2013534735.tif 000012
【図１１】
2013534735.tif 000013
【手続補正書】
【提出日】平成25年1月15日(2013.1.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
底部ピン層、結合層、および上部ピン層を含む複数の層から形成される、スピン注入トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)に組み込まれたピン層スタックと、
前記底部ピン層または前記上部ピン層に配置された第1の機能層と
を含む、磁気トンネル接合(MTJ)記憶素子。
【請求項２】
前記第1の機能層が、前記複数の層を通じた高温による材料の拡散から前記ピン層スタックを保護する、請求項1に記載のMTJ記憶素子。
【請求項３】
前記第1の機能層が、層間の拡散を防止する拡散バリア機能層、結晶の形成を促進する結晶強化機能層、または、隣接層における空き位置を埋めるために補充原子を提供する補充機能層である、請求項1に記載のMTJ記憶素子。
【請求項４】
前記第1の機能層が配置された前記底部ピン層または前記上部ピン層が、第1および第2の層を含み、前記第1の機能層が、前記第1の層と前記第2の層との間に介在している、請求項1に記載のMTJ記憶素子。
【請求項５】
前記第1の機能層が配置されている層と対向する前記底部ピン層または前記上部ピン層に配置された第2の機能層をさらに含む、請求項1に記載のMTJ記憶素子。
【請求項６】
前記第2の機能層が、前記第1の機能層と異なる材料から形成されている、請求項5に記載のMTJ記憶素子。
【請求項７】
前記第2の機能層が、前記第1の機能層と同じ材料から形成されている、請求項5に記載のMTJ記憶素子。
【請求項８】
前記第1の機能層と同じ底部ピン層、または、前記第1の機能層と同じ上部ピン層に配置された第2の機能層をさらに含む、請求項1に記載のMTJ記憶素子。
【請求項９】
前記第1の機能層が、ハフニウム、タンタル、またはルテニウムを含む材料から形成されている、請求項1に記載のMTJ記憶素子。
【請求項１０】
反強磁性層、トンネルバリア層、フリー層、および/またはキャッピング層をさらに含む、請求項1に記載のMTJ記憶素子。
【請求項１１】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択される電子デバイスに組み込まれている、請求項1に記載のMTJ記憶素子。
【請求項１２】
前記STT-MRAMが少なくとも1つの半導体ダイに組み込まれている、請求項1に記載のMTJ記憶素子。
【請求項１３】
ピン層スタックを形成するために、底部ピン層、結合層、および上部ピン層を含む複数の層を、スピン注入トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)において堆積させて形成するステップと、
前記底部ピン層または前記上部ピン層に配置される第1の機能層を堆積させて形成するステップと
を含む、磁気トンネル接合(MTJ)記憶素子を形成する方法。
【請求項１４】
前記第1の機能層が、前記複数の層を通じた高温による材料の拡散から前記ピン層スタックを保護する、請求項13に記載の方法。
【請求項１５】
前記第1の機能層が、層間の拡散を防止する拡散バリア機能層、結晶の形成を促進する結晶強化機能層、または、隣接層における空き位置を埋めるために補充原子を提供する補充機能層である、請求項13に記載の方法。
【請求項１６】
前記第1の機能層が配置された前記底部ピン層または前記上部ピン層が、第1および第2の層を含み、前記第1の機能層が、前記第1の層と前記第2の層との間に介在している、請求項13に記載の方法。
【請求項１７】
前記底部ピン層または前記上部ピン層に配置される第2の機能層を堆積させて形成するステップをさらに含む、請求項13に記載の方法。
【請求項１８】
前記第1の機能層が、ハフニウム、タンタル、またはルテニウムを含む材料から形成されている、請求項13に記載の方法。
【請求項１９】
反強磁性層、トンネルバリア層、フリー層、および/またはキャッピング層を堆積させて形成するステップをさらに含む、請求項13に記載の方法。
【請求項２０】
底部ピン層、結合層、および上部ピン層を含む複数の層から形成される、スピン注入トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)に組み込まれたピン層スタックと、
前記底部ピン層または前記上部ピン層に配置された、前記ピン層スタックを保護するための第1の手段と
を含む、磁気トンネル接合(MTJ)記憶素子。
【請求項２１】
前記第1の手段が、前記複数の層を通じた高温による材料の拡散から前記ピン層スタックを保護する、請求項20に記載のMTJ記憶素子。
【請求項２２】
前記第1の手段が、層間の拡散を防止するための拡散バリア手段、結晶の形成を促進するための結晶強化手段、または、隣接層における空き位置を埋めるために補充原子を提供するための補充手段を含む、請求項20に記載のMTJ記憶素子。
【請求項２３】
第1の機能層が配置された前記底部ピン層または前記上部ピン層が、第1および第2の層を含み、前記第1の機能層が、前記第1の層と前記第2の層との間に介在している、請求項20記載のMTJ記憶素子。
【請求項２４】
前記底部ピン層または前記上部ピン層に配置された、前記ピン層スタックを保護するための第2の手段をさらに含む、請求項20に記載のMTJ記憶素子。
【請求項２５】
反強磁性層、トンネルバリア層、フリー層、および/またはキャッピング層をさらに含む、請求項20に記載のMTJ記憶素子。
【請求項２６】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択される電子デバイスに組み込まれている、請求項20に記載のMTJ記憶素子。
【請求項２７】
前記STT-MRAMが少なくとも1つの半導体ダイに組み込まれている、請求項20記載のMTJ記憶素子。
【請求項２８】
ピン層スタックを形成するために、底部ピン層、結合層、および上部ピン層を含む複数の層を、スピン注入トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)において堆積させて形成するためのステップと、
前記底部ピン層または前記上部ピン層に配置される第1の機能層を堆積させて形成するためのステップと
を含む、磁気トンネル接合(MTJ)記憶素子を形成する方法。
【請求項２９】
前記第1の機能層が、前記複数の層を通じた高温による材料の拡散から前記ピン層スタックを保護する、請求項28に記載の方法。
【請求項３０】
前記第1の機能層が、層間の拡散を防止する拡散バリア機能層、結晶の形成を促進する結晶強化機能層、または、隣接層における空き位置を埋めるために補充原子を提供する補充機能層である、請求項28に記載の方法。
【請求項３１】
前記第1の機能層が配置された前記底部ピン層または前記上部ピン層が、第1および第2の層を含み、前記第1の機能層が、前記第1の層と前記第2の層との間に介在している、請求項28に記載の方法。
【請求項３２】
前記底部ピン層または前記上部ピン層に配置される第2の機能層を堆積させて形成するためのステップをさらに含む、請求項28に記載の方法。
【請求項３３】
前記第1の機能層が、ハフニウム、タンタル、またはルテニウムを含む材料から形成されている、請求項28に記載の方法。
【請求項３４】
反強磁性層、トンネルバリア層、フリー層、および/またはキャッピング層を堆積させて形成するためのステップをさらに含む、請求項28に記載の方法。
【国際調査報告】
2013534735.tif 000014
2013534735.tif 000015