(57)【要約】【課題】ドーピングにおいて、被処理基板に対するダメージを低減すると共に、均一な処理を行うことができるプラズマドーピング装置を提供する。【解決手段】プラズマドーピング装置３１は、その内部で被処理基板にドーパントを注入させる処理容器３２と、処理容器３２内にドーピングガスおよびプラズマ励起用の不活性ガスを供給するガス供給部３３と、処理容器３２内に配置され、その上で被処理基板Ｗを支持する支持台３４と、マイクロ波を用い、処理容器３２内にプラズマを発生させるプラズマ発生機構３９と、支持台３４にバイアス電力を供給可能な高周波電源５８と、プラズマドーピング装置３１を制御する制御部２８とを備える。ここで、制御部２８は、ドーパントのイオンエネルギーが１００ｅＶ未満となるよう高周波電源５８により供給するバイアス電力を制御する。【選択図】図２
2013534712.tif 000002
【特許請求の範囲】
【請求項１】
プラズマを用いて、被処理基板にドーパントを注入してドーピングを行うプラズマドーピング装置であって、
その内部で被処理基板にドーパントを注入させる処理容器と、
前記処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給するガス供給部と、
前記処理容器内に配置され、その上で前記被処理基板を支持する支持台と、
マイクロ波を用い、前記処理容器内にプラズマを発生させるプラズマ発生機構と、
前記処理容器内の圧力を調整する圧力調整機構と、
前記支持台にバイアス電力を供給可能なバイアス電力供給機構と、
前記プラズマドーピング装置を制御する制御部と、
を備え、
前記制御部は、前記ドーパントのイオンエネルギーが１００ｅＶ未満となるよう前記バイアス電力供給機構により供給するバイアス電力を制御する、プラズマドーピング装置。
【請求項２】
前記制御部は、前記支持台にバイアス電力を供給しないよう前記バイアス電力供給機構を制御する、請求項１に記載のプラズマドーピング装置。
【請求項３】
前記制御部は、前記バイアス電力供給機構により供給するバイアス電力の周波数を１３．５６〜３００ＭＨｚの範囲とする、請求項１に記載のプラズマドーピング装置。
【請求項４】
前記制御部は、前記処理容器内の圧力を５０ｍＴｏｒｒ以上となるよう前記圧力調整機構を制御する、請求項１〜３の何れか一項に記載のプラズマドーピング装置。
【請求項５】
前記制御部は、ドーピングを行う前記被処理基板の表面に、選択的にプラズマによって分解したドーピングガスの分子または原子を吸着させる温度に、前記被処理基板を加熱する、請求項１〜４の何れか一項に記載のプラズマドーピング装置。
【請求項６】
前記制御部は、前記ガス供給部から前記ドーピングガスを供給する前に、ドーピングを行う前記被処理基板の表面に、前記不活性ガスを供給する、請求項１〜５の何れか一項に記載のプラズマドーピング装置。
【請求項７】
前記制御部は、前記被処理基板にドーピングを行った後に、ドーピングを行った前記被処理基板の表面に、前記不活性ガスを供給する、請求項１〜６の何れか一項に記載のプラズマドーピング装置。
【請求項８】
前記プラズマ発生機構は、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器と、前記マイクロ波発生器により発生させたマイクロ波を前記処理容器内へ透過させる誘電体窓と、複数のスロット孔が設けられており、前記マイクロ波を前記誘電体窓に放射するスロットアンテナ板とを含む、請求項１〜７の何れか一項に記載のプラズマドーピング装置。
【請求項９】
前記プラズマ発生機構により発生させるマイクロ波プラズマは、ラジアルラインスロットアンテナ（ＲＬＳＡ）により生成される、請求項８に記載のプラズマドーピング装置。
【請求項１０】
前記ガス供給部は、ドーピングガスとして、Ｂ２Ｈ６、ＰＨ３、ＡｓＨ３、ＧｅＨ４、ＣＨ４、ＮＨ３、ＮＦ３、Ｎ２、ＨＦ、およびＳｉＨ４からなる群から選択される少なくとも一種のガスを供給する、請求項１〜９の何れか一項に記載のプラズマドーピング装置。
【請求項１１】
プラズマを用いて、被処理基板にドーパントを注入してドーピングを行うプラズマドーピング方法であって、
処理容器内に配置された支持台上に被処理基板を支持し、前記処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて前記処理容器内にプラズマを発生させ、ドーパントのイオンエネルギーが１００ｅＶ未満となるよう前記支持台にバイアス電力を供給し、前記被処理基板にドーパントを注入する、プラズマドーピング方法。
【請求項１２】
プラズマを用いて、被処理基板にドーパントを注入してドーピングを行うプラズマドーピング方法であって、
処理容器内に配置された支持台上に被処理基板を支持し、前記処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて前記処理容器内にプラズマを発生させて、前記支持台にバイアス電力を供給せずに前記被処理基板にドーパントを注入する、プラズマドーピング方法。
【請求項１３】
供給するバイアス電力の周波数を１３．５６〜３００ＭＨｚの範囲とする、請求項１１に記載のプラズマドーピング方法。
【請求項１４】
前記処理容器内の圧力を５０ｍＴｏｒｒ以上として前記被処理基板にドーパントを注入する、請求項１１〜１３の何れか一項に記載のプラズマドーピング方法。
【請求項１５】
ドーピングを行う前記被処理基板の表面に、選択的にプラズマによって分解したドーピングガスの分子または原子を吸着させる温度に、前記被処理基板を加熱する、請求項１１〜１４の何れか一項に記載のプラズマドーピング方法。
【請求項１６】
前記ドーピングガスを供給する前に、ドーピングを行う前記被処理基板の表面に、前記不活性ガスを供給する、請求項１１〜１５の何れか一項に記載のプラズマドーピング方法。
【請求項１７】
前記被処理基板にドーピングを行った後に、ドーピングを行った前記被処理基板の表面に、前記不活性ガスを供給する、請求項１１〜１６の何れか一項に記載のプラズマドーピング方法。
【請求項１８】
マイクロ波を用いて発生させるプラズマは、ラジアルラインスロットアンテナ（ＲＬＳＡ）により生成される、請求項１１〜１７の何れか一項に記載のプラズマドーピング方法。
【請求項１９】
プラズマを用いて、被処理基板にドーパントを注入して製造される半導体素子の製造方法であって、
処理容器内に配置された支持台上に被処理基板を支持し、前記処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて前記処理容器内にプラズマを発生させ、ドーパントのイオンエネルギーが１００ｅＶ未満となるよう前記支持台にバイアス電力を供給し、前記被処理基板にドーパントを注入する工程を含む、半導体素子の製造方法。
【請求項２０】
プラズマを用いて、被処理基板にドーパントを注入して製造される半導体素子の製造方法であって、
処理容器内に配置された支持台上に被処理基板を支持し、前記処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて前記処理容器内にプラズマを発生させ、前記支持台にバイアス電力を供給せずに前記被処理基板にドーパントを注入する工程を含む、半導体素子の製造方法。
【請求項２１】
プラズマを用いて、被処理基板にドーパントを注入して製造される半導体素子であって、
処理容器内に配置された支持台上に被処理基板を支持し、前記処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて前記処理容器内にプラズマを発生させ、ドーパントのイオンエネルギーが１００ｅＶ未満となるよう前記支持台にバイアス電力を供給し、前記被処理基板にドーパントを注入して製造される、半導体素子。
【請求項２２】
プラズマを用いて、被処理基板にドーパントを注入して製造される半導体素子であって、
処理容器内に配置された支持台上に被処理基板を支持し、前記処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて前記処理容器内にプラズマを発生させ、前記支持台にバイアス電力を供給せずに前記被処理基板にドーパントを注入して製造される、半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子に関するものであり、特に、半導体素子を製造する際に使用されるプラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子に関するものである。
【背景技術】
【０００２】
ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）やＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ等の半導体素子は、被処理基板となる半導体基板（ウェハ）に対して、ドーピング、エッチング、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング等の処理を施して製造される。
【０００３】
ここで、被処理基板にドーパントを注入、すなわち、ドーピングを行うイオン注入に関し、プラズマを用いてドーピングを行うプラズマドーピング装置に関する技術が、特開２００８−３００６８７号公報（特許文献１）に開示されている。特許文献１によると、マイクロ波を利用して発生させたプラズマを用い、所定のドーパントのドーピングを行うこととしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−３００６８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
被処理基板に対するドーパントの注入については、ドーズ量の制御等の容易性の観点から、従来においては、イオン注入装置が用いられていた。しかし、このようなイオン注入装置によると、以下の問題があった。
【０００６】
従来のイオン注入装置は、イオンクラスターをドーピング対象物である被処理基板に順次衝突させてイオン注入を行う方式であるが、イオンのエネルギーが高いためにドーピング時における結晶構造へのダメージが生じやすく、ドーピングされる側の結晶構造を大きくアモルファス化していた。このようなアモルファス化された層においては、ドーピングの後の処理となるアニール工程において回復を行うことができるが、アモルファス層の形成領域が多かったり、深かったりすると、このアニール工程についても長時間、および高温での処理が要求される。
【０００７】
また、ドーピング時に意図しない金属イオン等の汚染物質もドーピングしてしまうおそれもあった。すなわち、エネルギーの高いイオンが被処理基板のみならず、処理装置内部を構成する部材に衝突し、そこから意図しない金属イオン等の汚染物質が発生する。そして、このような意図しない金属イオン等の汚染物質が、まだドーピングを行っていない被処理基板上の領域に堆積する。それらの汚染物質が、イオン注入の際にドーパントと共に被処理基板の内部に打ち込まれてしまう問題があった。特に、昨今では、３０ｎｍトランジスタにおいて要求されるＰＮ接合時の接合耐圧や接合リークの低減の観点から、極浅接合（Ｘｊ）時における被処理基板へのダメージの軽減と、ドーピングされる汚染物質の低減が求められる。さらに、イオン注入装置では、被処理基板の上方側からイオンクラスターを衝突させてドーピングを行っているため、等方的なイオン注入が困難であった。例えば、アスペクト比の高い凹部の形成された被処理基板に対して、上部側の層と側部側の層とを、均一に、具体的には、所望のドーピング深さにほぼ同量のドーピングを行うことが困難である。すなわち、等方的なドーピングを行うのが難しいという問題もある。
【０００８】
ここで、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ−ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）等により発生させたプラズマを用いてドーピングを行うことも考えられる。しかし、ＩＣＰプラズマによっても、電子温度が比較的高い状態でプラズマドーピングを行うことになり、発生するイオンエネルギーが大きいために、被処理基板に対するプラズマダメージは大きい。よって、さらなるダメージの低減が求められている。さらに、昨今においては、ドーピング時における処理の均一性の向上も強く要求されていることから、ＩＣＰ等を用いたプラズマドーピングを行う際の課題となっている。
【０００９】
この発明の目的は、被処理基板へのダメージの軽減と、ドーピングされる汚染物質の低減を図ることができるプラズマドーピング装置を提供することである。
【００１０】
この発明の他の目的は、被処理基板へのダメージの軽減と、ドーピングされる汚染物質の低減を図ることができるプラズマドーピング方法を提供することである。
【００１１】
この発明のさらに他の目的は、被処理基板へのダメージの軽減と、ドーピングされる汚染物質の低減を図ることができる半導体素子の製造方法を提供することである。
【００１２】
この発明のさらに他の目的は、被処理基板へのダメージの軽減と、ドーピングされる汚染物質の低減を図ることができる半導体素子を提供することである。
【課題を解決するための手段】
【００１３】
この発明に係るプラズマドーピング装置は、プラズマを用いて、被処理基板にドーパントを注入してドーピングを行うプラズマドーピング装置であって、その内部で被処理基板にドーパントを注入させる処理容器と、処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給するガス供給部と、処理容器内に配置され、その上で被処理基板を支持する支持台と、マイクロ波を用い、処理容器内にプラズマを発生させるプラズマ発生機構と、処理容器内の圧力を調整する圧力調整機構と、支持台にバイアス電力を供給可能なバイアス電力供給機構と、プラズマドーピング装置を制御する制御部とを備える。制御部は、ドーパントのイオンエネルギーが１００ｅＶ未満となるようバイアス電力供給機構により供給するバイアス電力を制御する。
【００１４】
このように、プラズマを用いてドーピングを行う際に、マイクロ波を用いてプラズマを発生させ、プラズマドーピング時におけるドーパントのイオンエネルギーを１００ｅＶ未満となるようにバイアス電力が制御されているため、プラズマドーピング時における被処理基板に対するプラズマダメージを低減することができると共に、ドーピング時における結晶構造のアモルファス化を抑制することができる。このようなアモルファス化の抑制により、被処理基板の表面状態を良好にすることができると共に、後に形成されたアモルファス層の回復を行うためのアニール処理の省略や簡略化したりすることができる。また、このようなマイクロ波を用いたプラズマによるドーピングによると、被処理基板の全面をほぼ一様に処理することができると共に、ドーピング時にプラズマ励起用の不活性ガスの供給による被処理基板の表面状態のクリーニングを行うことができるため、コンタミとなる金属イオンや意図しない不純物としてのイオン等の汚染物質のドーピングのおそれを低減することができる。さらには、このような汚染物質の堆積がないため、堆積物によるエネルギーのロスが少なく、低いエネルギーでより深くドーピングすることができる。また、被処理基板の形状に起因することなく、一様に表層から所望の深さにドーピングすることができるため、アスペクト比の高い凹部が形成された被処理基板であっても、均一な処理を行うことができる。すなわち、等方的なドーピングを行うことができる。したがって、このようにしてドーピングされた層は、その特性が非常に良好である。以上より、このようなプラズマドーピング装置は、被処理基板へのダメージの軽減と、ドーピングされる汚染物質の低減を図ることができる。
【００１５】
この発明の他の局面において、プラズマドーピング方法は、プラズマを用いて、被処理基板にドーパントを注入してドーピングを行うプラズマドーピング方法であって、処理容器内に配置された支持台上に被処理基板を支持し、処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて処理容器内にプラズマを発生させ、ドーパントのイオンエネルギーが１００ｅＶ未満となるよう支持台にバイアス電力を供給し、被処理基板にドーパントを注入する。
【００１６】
この発明のさらに他の局面において、プラズマドーピング方法は、プラズマを用いて、被処理基板にドーパントを注入してドーピングを行うプラズマドーピング方法であって、処理容器内に配置された支持台上に被処理基板を支持し、処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて処理容器内にプラズマを発生させて、支持台にバイアス電力を供給せずに被処理基板にドーパントを注入する。
【００１７】
この発明のさらに他の局面において、半導体素子の製造方法は、プラズマを用いて、被処理基板にドーパントを注入して製造される半導体素子の製造方法であって、処理容器内に配置された支持台上に被処理基板を支持し、処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて処理容器内にプラズマを発生させ、ドーパントのイオンエネルギーが１００ｅＶ未満となるよう支持台にバイアス電力を供給し、被処理基板にドーパントを注入する工程を含む。
【００１８】
この発明のさらに他の局面において、半導体素子の製造方法は、プラズマを用いて、被処理基板にドーパントを注入して製造される半導体素子の製造方法であって、処理容器内に配置された支持台上に被処理基板を支持し、処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて処理容器内にプラズマを発生させ、支持台にバイアス電力を供給せずに被処理基板にドーパントを注入する工程を含む。
【００１９】
この発明のさらに他の局面において、半導体素子は、プラズマを用いて、被処理基板にドーパントを注入して製造される半導体素子であって、処理容器内に配置された支持台上に被処理基板を支持し、処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて処理容器内にプラズマを発生させ、ドーパントのイオンエネルギーが１００ｅＶ未満となるよう支持台にバイアス電力を供給し、被処理基板にドーパントを注入して製造される。
【００２０】
この発明のさらに他の局面において、半導体素子は、プラズマを用いて、被処理基板にドーパントを注入して製造される半導体素子であって、処理容器内に配置された支持台上に被処理基板を支持し、処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて処理容器内にプラズマを発生させ、支持台にバイアス電力を供給せずに被処理基板にドーパントを注入して製造される。
【発明の効果】
【００２１】
このようなプラズマドーピング装置、プラズマドーピング方法、および半導体素子の製造方法によると、プラズマを用いてドーピングを行う際に、マイクロ波を用いてプラズマを発生させ、プラズマドーピング時におけるドーパントのイオンエネルギーを１００ｅＶ未満となるようにバイアス電力が制御されているため、プラズマドーピング時における被処理基板に対するプラズマダメージを低減することができると共に、ドーピング時における結晶構造のアモルファス化を抑制することができる。このようなアモルファス化の抑制により、被処理基板の表面状態を良好にすることができると共に、後に形成されたアモルファス層の回復を行うためのアニール処理の省略や簡略化したりすることができる。また、このようなマイクロ波を用いたプラズマによるドーピングによると、被処理基板の全面をほぼ一様に処理することができると共に、ドーピング時にプラズマ励起用の不活性ガスの供給による被処理基板の表面状態のクリーニングを行うことができるため、コンタミとなる金属イオンや意図しない不純物としてのイオン等の汚染物質のドーピングのおそれを低減することができる。さらには、このような汚染物質の堆積がないため、堆積物によるエネルギーのロスが少なく、低いエネルギーでより深くドーピングすることができる。また、被処理基板の形状に起因することなく、一様に表層から所望の深さにドーピングすることができるため、アスペクト比の高い凹部が形成された被処理基板であっても、均一な処理を行うことができる。すなわち、等方的なドーピングを行うことができる。したがって、このようにしてドーピングされた層は、その特性が非常に良好である。以上より、被処理基板へのダメージの軽減と、ドーピングされる汚染物質の低減を図ることができる。
【００２２】
また、このような半導体素子は、被処理基板へのダメージが軽減されており、ドーピングされる汚染物質の低減が図られている。
【図面の簡単な説明】
【００２３】
【図１】ＭＯＳ型半導体素子の一部を示す概略断面図である。
【図２】この発明の一実施形態に係る半導体素子の製造方法に用いられるプラズマドーピング装置の要部を示す概略断面図である。
【図３】図２に示すプラズマドーピング装置に含まれるスロットアンテナ板を板厚方向から見た図である。
【図４】誘電体窓の下面からの距離とプラズマの電子温度との関係を示すグラフである。
【図５】誘電体窓の下面からの距離とプラズマの電子密度との関係を示すグラフである。
【図６】ＩＣＰおよびＲＬＳＡプラズマにおける電子温度と電子密度との関係を示すグラフである。
【図７】プラズマドーピングを行う前のシリコン基板の概略図である。
【図８】プラズマを生成させた状態におけるシリコン基板の概略図である。
【図９】プラズマドーピングを行ったシリコン基板の概略図である。
【図１０】イオン注入装置において、イオンクラスターをシリコン基板に衝突させた状態を示す概略図である。
【図１１】イオン注入装置においてドーピングを行ったシリコン基板の概略図である。
【図１２】ＩＣＰによるドーピングにおいて、ＤＣパルスバイアスがオフの場合の概略図である。
【図１３】ＩＣＰによるドーピングにおいて、ＤＣパルスバイアスがオンの場合の概略図である。
【図１４】Ｐ（リン）を本願発明に係るプラズマドーピング装置でドーピングした場合の被処理基板の一部をアトムプローブで分析した状態を示す図である。
【図１５】バイアス電力が０Ｗの場合のシリコン基板の表面付近のＴＥＭ写真である。
【図１６】バイアス電力が１００Ｗの場合のシリコン基板の表面付近のＴＥＭ写真である。
【図１７】バイアス電力が２００Ｗの場合のシリコン基板の表面付近のＴＥＭ写真である。
【図１８】バイアス電力が３００Ｗの場合のシリコン基板の表面付近のＴＥＭ写真である。
【図１９】ＩＣＰによりプラズマドーピングを行った場合のシリコン基板の表面付近におけるＴＥＭ写真である。
【図２０】バイアス電力が１００Ｗであって、バイアス周波数が１３．５６ＭＨｚの場合のシリコン基板の表面付近のＴＥＭ写真である。
【図２１】バイアス電力が１００Ｗであって、バイアス周波数が４００ｋＨｚの場合のシリコン基板の表面付近のＴＥＭ写真である。
【図２２】ＦｉｎＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の外観を示す概略図である。
【図２３】ＦｉｎＦＥＴ構造において、イオン注入装置によるドーピングを行う状態を示す概略図である。
【図２４】ＦｉｎＦＥＴ構造において、プラズマドーピングによるドーピングを行う状態を示す概略図である。
【図２５】ＦｉｎＦＥＴ構造において、バイアス電力を０Ｗとしてプラズマドーピングを行った場合のＳＳＲＭ（Ｓｃａｎｎｉｎｇ  ｓｐｒｅａｄｉｎｇ  ｒｅｓｉｓｔａｎｃｅ  ｍｉｃｒｏｓｃｏｐｙ）イメージ図である。
【図２６】ＦｉｎＦＥＴ構造において、バイアス電力を１００Ｗとし、バイアス周波数を４００ｋＨｚとしてプラズマドーピングを行った場合のＳＳＲＭイメージ図である。
【図２７】ＦｉｎＦＥＴ構造において、バイアス電力を１００Ｗとし、バイアス周波数を１３．５６ＭＨｚとしてプラズマドーピングを行った場合のＳＳＲＭイメージ図である。
【発明を実施するための形態】
【００２４】
以下、この発明の実施の形態を、図面を参照して説明する。まず、この発明の一実施形態に係る半導体素子の構成について説明する。図１は、この発明の一実施形態に係るＭＯＳ型半導体素子の一部を示す概略断面図である。なお、図１に示すＭＯＳ型半導体素子において、導電層をハッチングで示している。
【００２５】
図１によれば、ＭＯＳ型半導体素子１１には、シリコン基板１２上に、素子分離領域１３、ｐ型ウェル１４ａ、ｎ型ウェル１４ｂ、高濃度ｎ型不純物拡散領域１５ａ、高濃度ｐ型不純物拡散領域１５ｂ、ｎ型不純物拡散領域１６ａ、ｐ型不純物拡散領域１６ｂ、およびゲート酸化膜１７が形成されている。ゲート酸化膜１７を間に挟むように形成される高濃度ｎ型不純物拡散領域１５ａのいずれか一方、およびゲート酸化膜１７を間に挟むように形成される高濃度ｐ型不純物拡散領域１５ｂのいずれか一方は、ドレインとなり、他方はソースとなる。
【００２６】
また、ゲート酸化膜１７の上には、導電層となるゲート電極１８が形成されており、ゲート電極１８の側部には、絶縁膜となるゲート側壁部１９が形成される。さらに、上記したゲート電極１８等が形成されたシリコン基板１２の上には、絶縁膜２１が形成される。絶縁膜２１には、高濃度ｎ型不純物拡散領域１５ａおよび高濃度ｐ型不純物拡散領域１５ｂに接続してコンタクトホール２２が形成され、コンタクトホール２２内には穴埋め電極２３が形成される。さらにその上に導電層となるメタル配線層２４が形成される。さらに、絶縁層となる層間絶縁膜（図示せず）および導電層となるメタル配線層を交互に形成し、最後に外部との接点となるパッド（図示せず）を形成する。このようにＭＯＳ型半導体素子１１が形成されている。
【００２７】
この発明の一実施形態に係るＭＯＳ型半導体素子１１は、ｎ型不純物拡散領域１６ａ、およびｐ型不純物拡散領域１６ｂにおいて、後述するプラズマドーピング装置によって、ドーパントを注入、すなわち、ドーピングすることにより形成されている。具体的には、例えば、ｎ型不純物拡散領域１６ａにおいて、ドーピングガスとしてＢ２Ｈ６ガスが用いられ、ドーパントとしてＢ（ボロン：ホウ素）が注入されている。このような領域においては、極浅接合、いわゆるシャロージャンクションの形成が要求され、接合耐圧や接合リークの低減が求められているが、後述するこの発明の一実施形態に係るプラズマドーピング装置によると、被処理基板へのダメージの軽減と、ドーピングされる汚染物質の低減を図ることができる。
【００２８】
次に、この発明の一実施形態に係る半導体素子の製造方法に用いられるプラズマドーピング装置の構成および動作について説明する。
【００２９】
図２は、この発明の一実施形態に係るプラズマドーピング装置の要部を示す概略断面図である。また、図３は、図２に示すプラズマドーピング装置に含まれるスロットアンテナ板を下方側、すなわち、図２中の矢印ＩＩＩの方向から見た図である。なお、図２において、理解を容易とするために、部材の一部のハッチングを省略している。
【００３０】
図２および図３を参照して、プラズマドーピング装置３１は、その内部で被処理基板Ｗにプラズマドーピングを行う処理容器３２と、処理容器３２内にプラズマ励起用のガスや、注入するドーパントの基となるドーピングガスを供給するガス供給部３３と、その上で被処理基板Ｗを支持する円板状の支持台３４と、マイクロ波を用い、処理容器３２内にプラズマを発生させるプラズマ発生機構３９と、プラズマドーピング装置３１全体の動作を制御する制御部２８とを備える。制御部２８は、ガス供給部３３におけるガス流量、処理容器３２内の圧力等、プラズマドーピング装置３１全体の制御を行う。
【００３１】
処理容器３２は、支持台３４の下方側に位置する底部４１と、底部４１の外周から上方向に延びる側壁４２とを含む。側壁４２は、略円筒状である。処理容器３２の底部４１には、その一部を貫通するように排気用の排気孔４３が設けられている。処理容器３２の上部側は開口しており、処理容器３２の上部側に配置される蓋部４４、後述する誘電体窓３６、および誘電体窓３６と蓋部４４との間に介在するシール部材としてのＯリング４５によって、処理容器３２は密封可能に構成されている。
【００３２】
ガス供給部３３は、被処理基板Ｗの中央に向かってガスを吹付ける第一のガス供給部４６と、被処理基板Ｗの外側からガスを吹付ける第二のガス供給部４７とを含む。第一のガス供給部４６においてガスを供給するガス供給孔３０は、誘電体窓３６の径方向中央であって、支持台３４と対向する対向面となる誘電体窓３６の下面４８よりも誘電体窓３６の内方側に後退した位置に設けられている。第一のガス供給部４６は、第一のガス供給部４６に接続されたガス供給系４９により流量等を調整しながらプラズマ励起用の不活性ガスやドーピングガスを供給する。第二のガス供給部４７は、側壁４２の上部側の一部において、処理容器３２内にプラズマ励起用の不活性ガスやドーピングガスを供給する複数のガス供給孔５０を設けることにより形成されている。複数のガス供給孔５０は、周方向に均等に設けられている。第一のガス供給部４６および第二のガス供給部４７には、同じガス供給源から同じ種類のプラズマ励起用の不活性ガスやドーピングガスが供給される。なお、要求や制御内容に応じて、第一のガス供給部４６および第二のガス供給部４７から別のガスを供給することもでき、それらの流量比等を調整することもできる。
【００３３】
支持台３４には、ＲＦ（ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ）バイアス用の高周波電源５８がマッチングユニット５９を介して支持台３４内の電極に電気的に接続されている。この高周波電源５８は、例えば、１３．５６ＭＨｚの高周波を所定の電力（バイアスパワー）で出力可能である。マッチングユニット５９は、高周波電源５８側のインピーダンスと、主に電極、プラズマ、処理容器３２といった負荷側のインピーダンスとの間で整合をとるための整合器を収容しており、この整合器の中に自己バイアス生成用のブロッキングコンデンサが含まれている。
【００３４】
支持台３４は、静電チャック（図示せず）によりその上に被処理基板Ｗを支持可能である。また、支持台３４は、加熱のためのヒータ（図示せず）等を備え、支持台３４の内部に設けられた温度調整機構２９により所望の温度に設定可能である。支持台３４は、底部４１の下方側から垂直上方に延びる絶縁性の筒状支持部５１に支持されている。上記した排気孔４３は、筒状支持部５１の外周に沿って処理容器３２の底部４１の一部を貫通するように設けられている。環状の排気孔４３の下方側には排気管（図示せず）を介して排気装置（図示せず）が接続されている。排気装置は、ターボ分子ポンプなどの真空ポンプを有している。排気装置により、処理容器３２内を所定の圧力まで減圧することができる。
【００３５】
プラズマ発生機構３９は、処理容器３２外に設けられており、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器３５と、支持台３４と対向する位置に配置され、マイクロ波発生器３５により発生させたマイクロ波を処理容器３２内に導入する誘電体窓３６と、複数のスロット孔４０が設けられており、誘電体窓３６の上方側に配置され、マイクロ波を誘電体窓３６に放射するスロットアンテナ板３７と、スロットアンテナ板３７の上方側に配置され、後述する同軸導波管５６により導入されたマイクロ波を径方向に伝播する誘電体部材３８とを含む。
【００３６】
マッチング機構５３を有するマイクロ波発生器３５は、モード変換器５４および導波管５５を介して、マイクロ波を導入する同軸導波管５６の上部に接続されている。例えば、マイクロ波発生器３５で発生させたＴＥモードのマイクロ波は、導波管５５を通り、モード変換器５４によりＴＥＭモードへ変換され、同軸導波管５６を伝播する。マイクロ波発生器３５において発生させるマイクロ波の周波数としては、例えば、２．４５ＧＨｚが選択される。
【００３７】
誘電体窓３６は、略円板状であって、誘電体で構成されている。誘電体窓３６の下面４８の一部には、導入されたマイクロ波による定在波の発生を容易にするためのテーパ状に凹んだ環状の凹部５７が設けられている。この凹部５７により、誘電体窓３６の下部側にマイクロ波によるプラズマを効率的に生成することができる。なお、誘電体窓３６の具体的な材質としては、石英やアルミナ等が挙げられる。
【００３８】
スロットアンテナ板３７は、薄板状であって、円板状である。複数の長孔状のスロット孔４０については、図３に示すように、一対のスロット孔４０が略ハの字状に直交するように設けられており、一対をなしたスロット孔４０が周方向に所定の間隔を開けて設けられている。また、径方向においても、複数の一対のスロット孔４０が所定の間隔を開けて設けられている。
【００３９】
マイクロ波発生器３５により発生させたマイクロ波は、同軸導波管５６を通って、誘電体部材３８に伝播される。マイクロ波は、その内部に冷媒等を循環させる循環路２９を有し、誘電体部材３８等の温度調整を行なう冷却ジャケット５２とスロットアンテナ板３７に挟まれた誘電体部材３８の内部を径方向外側に向かって放射状に広がり、スロットアンテナ板３７に設けられた複数のスロット孔４０から誘電体窓３６に放射される。誘電体窓３６を透過したマイクロ波は、誘電体窓３６の直下に電界を生じさせ、処理容器３２内にプラズマを生成させる。すなわち、プラズマドーピング装置３１において処理に供されるマイクロ波プラズマは、上記した構成の冷却ジャケット５２、スロットアンテナ板３７および誘電体部材３８からなるラジアルラインスロットアンテナ（ＲＬＳＡ：Ｒａｄｉａｌ  Ｌｉｎｅ  Ｓｌｏｔ  Ａｎｔｅｎａ）から放射されるマイクロ波により処理容器３２内に生成される。なお、以下の説明においては、このようにして生成されたプラズマを、ＲＬＳＡプラズマという場合がある。
【００４０】
図４は、プラズマドーピング装置３１においてプラズマを発生させた際の処理容器３２内における誘電体窓３６の下面４８からの距離とプラズマの電子温度との関係を示すグラフである。図５は、プラズマドーピング装置３１においてプラズマを発生させた際の処理容器３２内における誘電体窓３６の下面４８からの距離とプラズマの電子密度との関係を示すグラフである。
【００４１】
図４および図５を参照して、誘電体窓３６の直下の領域、具体的には、一点鎖線で示すおおよそ１０ｍｍ程度までの領域２６は、いわゆるプラズマ生成領域と呼ばれる。この領域２６においては、電子温度が高く、電子密度が１×１０１２ｃｍ−３よりも大きい。一方、二点鎖線で示す１０ｍｍを越える領域２７は、プラズマ拡散領域と呼ばれる。この領域２７においては、電子温度が１．０〜１．３ｅＶ程度、少なくとも１．５ｅＶよりも低く、電子密度が１×１０１２ｃｍ−３程度、少なくとも１×１０１１ｃｍ−３よりも高い。後述する被処理基板Ｗに対するプラズマドーピングは、例えば、このようなプラズマ拡散領域で行われる。すなわち、プラズマドーピング工程は、被処理基板Ｗの表面近傍において、プラズマの電子温度が１．５ｅＶよりも低く、かつプラズマの電子密度が１×１０１２ｃｍ−３よりも高いマイクロ波プラズマを用いることが望ましい。
【００４２】
なお、参考までに、ＩＣＰにおける電子温度と電子密度の関係について説明する。図６は、ＩＣＰおよび上記したＲＬＳＡを用いたマイクロ波プラズマ、いわゆるＲＬＳＡプラズマにおける電子温度と電子密度との関係を示すグラフである。図６中、縦軸は、電子温度（ｅＶ）を示し、横軸は、電子密度（／ｃｍ３）を示す。図６中、黒三角印が、処理容器内の圧力を２０ｍＴｏｒｒとしたＩＣＰの場合を示し、白抜き三角印が、処理容器内の圧力を５０ｍＴｏｒｒとしたＩＣＰの場合を示し、黒丸印が、処理容器内の圧力を２０ｍＴｏｒｒとしたＲＬＳＡプラズマの場合を示し、白抜き丸印が、処理容器内の圧力を５０ｍＴｏｒｒとしたＲＬＳＡプラズマの場合を示す。
【００４３】
図６を参照して、プラズマドーピング処理において、高い電子密度および低い電子温度を実現するには、データがグラフの紙面右下側に寄っている方が好ましい。これについては、以下のことが考えられる。高い電子密度の状態は、イオン密度が高い状態ともなり、ドーピングするドーパントの数が多くなって、ドーピングが効率的、すなわち、短時間でより多くのドーパントを注入することができるからである。また、高い電子密度の状態は、ドーピングガスの解離を完全にする方向に働くため、ドーピングに好適なドーパント、すなわち、完全に原子まで分解されたドーパント、具体的には、例えば、ＰＨ分子よりも、Ｐ原子をより多く生成することができる状態とすることができるからである。また、低い電子密度の状態においては、プラズマドーピングにおける被処理基板への低ダメージを図ることができるからである。
【００４４】
なお、ＩＣＰの場合、圧力が高い状態においては、そのプラズマ発生の機構から、プラズマの均一性が非常に悪いものとなる。また、電子とドーピングガスとの衝突が多くなるので、密度が減少することになる。すなわち、ＩＣＰの場合、高い圧力で高密度のプラズマの状態を形成することが極めて困難である。したがって、ＩＣＰの場合においては、一般に数ｍＴｏｒｒという非常に低い圧力で、処理を行うこととなり、プロセスの観点からも好ましくないものである。
【００４５】
一方、本願発明によれば、処理容器内の圧力を５０ｍＴｏｒｒ以上としたＲＬＳＡプラズマにおいて、より高い電子密度および低い電子温度を実現することができる。すなわち、処理容器内の圧力を高くしたＲＬＳＡプラズマによれば、比較的低い電子温度および比較的高い電子密度でプラズマ処理を行うことができる。
【００４６】
なお、上記した構成のプラズマドーピング装置３１は、プラズマエッチング装置、およびプラズマＣＶＤ装置としても適用可能である。すなわち、例えば、エッチングガスおよびプラズマ励起用のガスをガス供給部から供給し、エッチングにおける好適な所定の条件とすることにより、被処理基板Ｗに対するエッチングを行うことができる。
【００４７】
次に、上記したプラズマドーピング装置３１を用いて、被処理基板にドーパントを注入して製造される半導体素子の製造方法について説明する。
【００４８】
図１〜図６、および後述する図７〜図９を参照して、まず、処理容器３２内に配置された支持台３４上に半導体素子の基となる被処理基板Ｗを静電チャックにより支持させる。ここで、被処理基板としてのシリコン基板については、その表面に極薄の自然酸化膜が形成されている。この自然酸化膜については、ＣＨ４やＣＯ２、Ｈ２Ｏ等の汚染物質が吸着している。この状態を、図７を用いて示す。図７は、被処理基板としてのシリコン基板６１の表面に形成された自然酸化膜６２に汚染物質６３が吸着した断面を示す概略断面図である。なお、自然酸化膜６２の厚みとしては、おおよそ１ｎｍ未満である。
【００４９】
次に、Ｈｅガス、Ａｒガス、Ｘｅガス、Ｋｒガス等の不活性ガスをプラズマ励起用のガスとしてガス供給部３３から供給する。ここで、バイアス電力供給機構により供給されるバイアス電力を、ドーパントのイオンエネルギーが１００ｅＶ未満となるようにする。また、処理容器３２内の圧力が５０ｍＴｏｒｒとなるよう処理容器３２内の圧力を制御しながら行う。また、支持台３４の内部に設けられている温度調整機構２９を用いて、支持台３４上に支持されたシリコン基板６１の温度を４００℃とする。すなわち、後述するように、ドーピングを行う被処理基板の表面に、選択的にプラズマによって分解したドーピングガスの分子または原子を吸着させる温度に、被処理基板を加熱する。このような状態で、処理容器３２内にマイクロ波プラズマを生成させる。
【００５０】
図８は、マイクロ波プラズマ６５を生成した状態を示す概略図である。この場合、シリコン基板６１の表面に形成され、汚染物質６３が吸着した自然酸化膜６２は、生成されたマイクロ波プラズマ６５により除去され、クリーンなシリコン基板６１の表面６４となる。この場合、プラズマを発生させる前の不活性ガスの供給により、汚染物質の除去等のクリーニングを行うこともできる。
【００５１】
次に、処理容器３２内にドーピングガスを供給し、プラズマドーピングを行う。図９は、ドーピングガスを供給した状態を示す概略図である。ドーピングガスの供給は、ガス供給部３３を用いて行う。この場合、プラズマ励起用の不活性ガスに混合するような形で、ドーピングガスを供給する。なお、ドーピング種としては、Ｂ（ホウ素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｃ（炭素）、Ｎ（窒素）、Ｆ（フッ素）、Ｇｅ（ゲルマニウム）、Ｓｉ（ケイ素）、ＢＦ２（フッ化ホウ素）等が挙げられる。そして、このようなドーピング種をドーピングするガス種としては、Ｂ２Ｈ６、ＰＨ３、ＡｓＨ３、ＧｅＨ４、ＣＨ４、ＮＨ３、ＮＦ３、Ｎ２、ＨＦ、およびＳｉＨ４等のガスがある。すなわち、ガス供給部３３から供給されるドーピングガスは、Ｂ２Ｈ６、ＰＨ３、ＡｓＨ３、ＧｅＨ４、ＣＨ４、ＮＨ３、ＮＦ３、Ｎ２、ＨＦ、およびＳｉＨ４からなる群から選択される少なくとも一種のガスを含むものである。
【００５２】
この場合、まず、ドーピングガスにより供給されたドーパント６６は、図９に示すように、まず、シリコン基板６１の表面６４付近に吸着する。この場合、シリコン基板６１の表面６４は、不活性ガスからなるマイクロ波プラズマ６５によりあらかじめクリーンな状態とされているため、汚染物質６３の吸着がほとんどない状態で吸着する。このとき、被処理基板の温度が例えば４００℃程度に加熱されていれば、ＣＨ４やＣＯ２、Ｈ２Ｏ等の汚染物質が吸着しにくい状態とすることができる。
【００５３】
そして、マイクロ波プラズマ６５と、シリコン基板６１との間にできるプラズマシース部分でイオンが加速され、このイオンが表面に吸着した分子あるいは原子と衝突したエネルギーにより内部にドーパントが拡散する。このようにして、マイクロ波プラズマによるプラズマドーピングが行われる。このようにしてプラズマドーピングを行い、この発明の一実施形態に係るシリコン基板を含む半導体素子を得る。
【００５４】
このように、プラズマを用いてドーピングを行う際に、マイクロ波を用いてプラズマを発生させ、プラズマドーピング時におけるドーパントのイオンエネルギーを１００ｅＶ未満となるように制御されているため、プラズマドーピング時における被処理基板に対するプラズマダメージを低減することができると共に、ドーピング時における結晶構造のアモルファス化を抑制することができる。そのため、ドーピング後に必要となる形成されたアモルファス層の回復を行うためのアニール処理の省略または簡略化ができる。また、被処理基板の全面をほぼ一様に処理することができると共に、ドーピング時にプラズマ励起用の不活性ガスの供給による被処理基板の表面状態のクリーニングを行うことができるため、コンタミとなる金属イオンや意図しない不純物としてのイオン等の汚染物質のドーピングのおそれを低減することができる。また、被処理基板の形状に起因することなく、一様に表層から所望の深さにドーピングすることができるため、アスペクト比の高い凹部が形成された被処理基板であっても、均一な処理を行うことができる。すなわち、等方的なドーピングを行うことができる。したがって、このようにしてドーピングされた層は、その特性が非常に良好である。
【００５５】
また、処理容器３２内の圧力を５０ｍＴｏｒｒとしているため、生成するＲＬＳＡプラズマにおいて、より高い電子密度およびより低い電子温度で、プラズマ処理を行うことができる。したがって、プラズマダメージを大きく低減することができる。
【００５６】
この場合、支持台３４上に支持されたシリコン基板６１の温度を４００℃としているため、シリコン基板６１の表面６４に、低温で比較的吸着しやすい汚染物質を吸着させず、ドーピングガスを積極的に吸着させることができる。具体的には、ＣＨ４やＣＯ２、Ｈ２Ｏ等の汚染物質を吸着しにくくすることができる。したがって、汚染物質のイオン注入を著しく低減することができる。また、上記したように、汚染物質の堆積による打ち込み時のエネルギーロスを大きく低減することができる。
【００５７】
これについて、より詳しく述べると以下の通りである。例えば、ＰＨ３ガスとＨｅガスとの混合ガスを用いてプラズマドーピングを行う場合、Ｐ、ＰＨ、ＰＨ２、ＰＨ３、Ｈ、Ｈ２、Ｈｅのラジカル種がプラズマによって生成される。ここで、被処理基板の表面に吸着するガス成分について考える。まず、Ｈｅについては、室温においても吸着することはない。また、Ｈは、およそ２００℃で脱離するものである。すなわち、Ｈが吸着するような２００℃程度までの被処理基板の温度とすると、被処理基板の表面がＨおよびＰの吸着した状態となり、Ｈも一緒にＰとドーピングされることになる。このＨのドーピングは後のアニール処理で脱離するので、Ｈのドーピングに要するエネルギーが全く無駄になる。そこで、例えば、被処理基板の温度を、Ｐ電子だけしか吸着しないような２００℃よりも高い温度とし、Ｐのみが被処理基板の表面に吸着した状態を形成すると、非常に効率的なドーピング、すなわち、意図したドーパントをより低エネルギーでより深くドーピングすることができる。
【００５８】
ここで、このようなプラズマドーピングにおいては、ドーパントの拡散深さ、いわゆるドーピング深さは、不活性ガス（例えば、Ｈｅガス）などのイオンが加速された時の進入深さによって決定される。
【００５９】
以上より、このようなプラズマドーピングによれば、被処理基板へのダメージの軽減と、ドーピングされる汚染物質の低減を図ることができる。
【００６０】
なお、参考までにイオン注入装置でドーピングを行った場合のメカニズムについて説明する。図１０は、イオン注入装置を用いてドーピングを行う場合のシリコン基板の表面付近の状態を示す概略図である。
【００６１】
図１０を参照して、イオン注入装置においては、複数のドーパント７５から構成される大きな塊のイオンクラスター７４を、ビームとしてシリコン基板７１の各領域に走査して、イオンクラスター７４を構成するドーパント７５をシリコン基板７１に注入するものである。シリコン基板７１上には、自然酸化膜７２が形成されており、自然酸化膜７２の上に、種々の堆積層７３が吸着している。この堆積層７３は、イオンクラスター７４の衝突時に生成されたドーパント７５や汚染物質で構成されている。そして、イオン注入により、イオンクラスター７４を、シリコン基板７１に対して衝突させる。そうすると、イオンクラスター７４が衝突した際に、ドーパント７５の一部がシリコン基板７１の内部側に注入される。このようにしてイオン注入が行われる。しかし、イオンクラスター７４が衝突した際には、シリコン基板７１の表面付近における内部層において、衝突のエネルギーによるダメージ７６が生じる。また、ドーパント７５以外にも、表層付近に堆積していた堆積層７３の一部がコンタミとして注入される。さらには、シリコン基板７１の表面付近についても、結晶構造が崩され、アモルファス層７７が形成される。そして、衝突時に砕けたドーパント７５の塊の一部が堆積層７３として他の領域に堆積され、他の領域におけるイオン注入を阻害する。
【００６２】
このようにしてドーピングされたシリコン基板７１については、図１１に示すように、ドーパント７５が適当に注入されているものの、表層付近におけるシリコン基板７１のダメージ７６が多数生じ、かつ、その表層においてアモルファス層７７が形成されることになる。さらには、ドーパント７５以外のものもドーピングにより注入されることになり、好ましくないものである。
【００６３】
また、参考までにＩＣＰを用いてドーピングを行った場合のメカニズムについても説明する。図１２および図１３は、ＩＣＰによりドーピングを行った場合のシリコン基板の表面付近の状態を示す概略図である。ＩＣＰによるドーピングの際には、ＤＣパルスバイアスの印加が行われる。図１２は、ＤＣパルスバイアスがオフの場合を示し、図１３は、ＤＣパルスバイアスがオンの場合を示す。ここで、図１２に示すように、ＤＣパルスバイアスがオフの状態のときは、バイアス電力が印加されておらず、生成されたプラズマ８３の下部側において、シリコン基板８１の表面にドーパント８２が吸着している状態である。そして、図１３に示すように、ＤＣパルスバイアスがオンの状態のときに、ＤＣパルスバイアスによりシリコン基板８１の内部にドーパント８２が引き込まれる。ここで、ＩＣＰによって発生されたイオンのエネルギーは５００〜１０００ｅＶと非常に高く、かつ、ＤＣパルスバイアスによるイオン引き込みの影響で、上記したイオン注入装置における場合と同様に、ダメージ８４がシリコン基板８１の内部層に生じる。さらに、表層部分の結晶構造が崩され、アモルファス層８５が形成されることになる。
【００６４】
このようなシリコン基板の内部層のダメージに対しては、アニール処理による回復を行うことができるが、高温かつ長時間のアニール処理が要求される場合には、スループットが増大し、接合幅の増大の観点からも好ましくないものである。
【００６５】
すなわち、本願発明においては、比較的高い電子密度であって比較的低い電子温度のプラズマを用い、バイアス電力の印加を抑えてドーピング時のイオンエネルギーを小さくすることによって、ドーパントを引き込む際に生じるシリコン基板の内部のダメージの低減を図るものである。さらに、上記したプラズマによって、ドーパントを注入する際に、堆積物を生じさせず、かつ、シリコン基板の結晶構造の表層の構造を崩さずに、シリコン基板全面に対して一度にイオン注入を行うものである。さらには、プラズマによるダメージが生じたとしても、そのダメージは非常に小さいものであり、アニール処理によりダメージの回復を図る際にも、より低温かつ短時間のアニール処理によりダメージの回復を図ることができる。
【００６６】
なお、上記の実施の形態においては、プラズマドーピング時におけるドーパントのイオンエネルギーを１００ｅＶ未満となるように制御することとしたが、そのためには、バイアス電力を印加しなくてもよいし、シリコン基板に注入されるドーパントのイオンエネルギーが高くならないように比較的弱いバイアス電力を印加しながら、プラズマドーピングを行うこととしてもよい。具体的には、例えば、ドーパントのイオンエネルギーが１００ｅＶ未満となるようにバイアス電力を印加し、ドーパントを注入するようにする。ドーパントのイオンエネルギーが１００ｅＶとは、例えば、バイアス電力を３００Ｗ印加した場合に相当する。
【００６７】
また、上記の実施の形態においては、プラズマドーピングを行う際に、プラズマ励起用のガスとなる不活性ガスを、被処理基板の表面に供給し、被処理基板の表面をクリーニングすることとしたが、これに限らず、プラズマドーピングを行う前に、不活性ガスを被処理基板の表面に供給し、被処理基板の表面をクリーニングすることにしてもよい。こうすることにより、さらに汚染物質のドーピングのおそれを低減することができる。また、プラズマドーピングを行った後においても、不活性ガスを被処理基板の表面に供給し、クリーニングを行うこととしてもよい。こうすることにより、ドーピング後の工程において、汚染物質による影響を低減することができる。
【００６８】
ここで、ＡＦＭ（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）を用い、シリコン基板の表面性状について観察した。表１は、各処理の後におけるシリコン基板の表面粗さを示す。表１中、表面粗さＲａは、算術平均粗さを示し、表面粗さＲｍａｘは、最大高さを示す。いずれも単位は、ｎｍ（ナノメーター）である。
【００６９】
【表１】
2013534712.tif 000003
【００７０】
表１を参照して、リファレンス、すなわち、何もドーピング処理を行っていない場合のシリコン基板の表面粗さＲａは、０．１０ｎｍであり、表面粗さＲｍａｘは、１．１２ｎｍである。これに対し、プラズマドーピングにおいてバイアス電力を印加しなかったサンプルＡの場合、シリコン基板の表面粗さＲａは、０．０９ｎｍであり、表面粗さＲｍａｘは、０．９７ｎｍである。また、プラズマドーピングにおいてバイアスを印加せず、後にＤＩリンスを行ったサンプルＢの場合、シリコン基板の表面粗さＲａは、０．０９ｎｍであり、表面粗さＲｍａｘは、１．０２ｎｍである。また、プラズマドーピングにおいてバイアス電力を１００Ｗとし、その周波数を１３．５６ＭＨｚとしたサンプルＣの場合、シリコン基板の表面粗さＲａは、０．０９ｎｍであり、表面粗さＲｍａｘは、１．１１ｎｍである。また、プラズマドーピングにおいてバイアス電力を１００Ｗとし、その周波数を１３．５６ＭＨｚとして、ＤＩ（Ｄｅ  Ｉｏｎｉｚｅ：脱イオン）リンスを行ったサンプルＤの場合、シリコン基板の表面粗さＲａは、０．１１ｎｍであり、表面粗さＲｍａｘは、１．１３ｎｍである。すなわち、いずれの場合もシリコン基板の表面粗さＲａ、表面粗さＲｍａｘ共に非常に小さく、何もドーピングを行っていない場合のシリコン基板の表面に比べ、ほとんどその値が変わらないことが把握できる。したがって、ＡＦＭによるシリコン基板の表面性状の観察からは、バイアス電力が０Ｗから１００Ｗまでの範囲においては、その形状が良好であることが分かる。
【００７１】
すなわち、本願発明は、被処理基板の表面に敢えてアモルファス層を形成し、その層にドーピングを行うものではなく、あくまで、被処理基板に対するプラズマダメージを低減させてアモルファス層の形成を極力抑制した上で、ドーピングを行うものである。
【００７２】
次に、ドーピングを行った際のドーピングの状態について説明する。図１４は、Ｐ（リン）を本願発明に係るプラズマドーピング装置でドーピングした場合の被処理基板の一部をアトムプローブで分析した状態を示す図である。この場合、バイアス電力を３００Ｗとしている。図１４中における黒色のドットは、リン原子の存在を示すものであり、黒色のドットの密度が濃い部分は、リン原子が多く密集しているものと考えられるものである。図１４に示す領域は、後述するＦｉｎＦＥＴのいわゆる肩の部分の領域である。図１４を参照して、リン原子の分布の状態は、等方的であることが把握できる。
【００７３】
次に、バイアス電力を０Ｗ、１００Ｗ、２００Ｗ、３００Ｗとしてプラズマドーピングを行った場合のそれぞれのシリコン基板の表面付近におけるＴＥＭ写真を示す。図１５は、バイアス電力が０Ｗの場合のシリコン基板の表面付近におけるＴＥＭ写真であり、図１６は、バイアス電力が１００Ｗの場合のシリコン基板の表面付近におけるＴＥＭ写真であり、図１７は、バイアス電力が２００Ｗの場合のシリコン基板の表面付近におけるＴＥＭ写真であり、図１８は、バイアス電力が３００Ｗの場合のシリコン基板の表面付近におけるＴＥＭ写真である。図１８等において、色の濃い領域、すなわち、黒い領域部分が、プラズマダメージを受けている領域を示す。
【００７４】
図１５〜図１８を参照して、バイアス電力が大きくなるにつれ、プラズマダメージを受けている領域が広くなっていることが把握できる。また、実線で囲む領域８６、８７については、ＥＯＲ（Ｅｎｄ  Ｏｆ  Ｒａｎｇｅ：端部層）ダメージが生じていることが把握できる。また、バイアス電力が大きくなるにつれ、その表層部分におけるアモルファス層の領域が大きくなっていることも把握できる。すなわち、バイアス電力が大きくなるにつれ、シリコン基板内に生じるプラズマダメージが大きくなり、その表層部分におけるアモルファス層の領域も増大することが把握できる。これは、図１７中のＡ１で示すアモルファス層の厚みよりも、図１８中のＡ２で示すアモルファス層の厚みの方が厚くなっていることからも把握できる。図１８に示す状態は、バイアス電力が３００Ｗの状態であり、このような状態を抑制するように、プラズマドーピングを行うのがよい。そうすると、ドーパントのイオンエネルギーとしては、バイアス電力の３００Ｗに相当する１００ｅＶ未満とするのがよい。ここで、Ａ１、Ａ２で示すアモルファス層の厚みは、２〜３ｎｍ程度である。
【００７５】
なお、参考までに、ＩＣＰによりプラズマドーピングを行った場合のシリコン基板の表面付近におけるＴＥＭ写真を図１９に示す。図１９を参照して、表層付近には、アモルファス層が明確に形成されていることが把握できる。ここでのアモルファス層の厚みは、約５ｎｍである。
【００７６】
次に、バイアスを印加した場合におけるバイアスの周波数について説明する。図２０は、バイアス電力を１００Ｗとし、バイアス周波数を４００ｋＨｚとした場合のシリコン基板の表面付近におけるＴＥＭ写真である。また、図２１は、バイアス電力を１００Ｗとし、バイアス周波数を１３．５６ＭＨｚとした場合のシリコン基板の表面付近におけるＴＥＭ写真である。図２０等においても、色の濃い領域、すなわち、黒い領域部分が、プラズマダメージを受けている領域を示す。
【００７７】
図２０および図２１を参照して、図２０よりも図２１に示す方が、表層付近における色の濃い領域が多いことが把握できる。すなわち、バイアスを印加する場合におけるバイアスの周波数については、高い方が、プラズマダメージが小さいことがわかる。この場合、バイアス電力の周波数を１３．５６ＭＨｚとすることにより、プラズマダメージを低減することができる。なお、実使用状況においては、１３．５６ＭＨよりも大きい領域、具体的には、マイクロ波によるプラズマ処理に適用される１３．５６〜３００ＭＨｚの範囲内とするのがよい。
【００７８】
なお、このようなプラズマドーピングについては、ＦｉｎＦＥＴ等の３Ｄデバイスの構造に対して、有効に適用できる。図２２は、ＦｉｎＦＥＴの概略的な構成を示す概略斜視図である。図２２を参照して、ＦｉｎＦＥＴ９１においては、フィン９２と呼ばれるシリコン基板の表面から上方向に長く突出した部分が紙面表裏方向に延びるように形成されている。そしてフィン９２の一部を覆うようにして、ゲート９３が形成されている。フィン９２のうち、ゲート９３の手前側にソース９４が形成され、奥側にドレイン９５が形成される。このようなＦｉｎＦＥＴ９１の構造に対するプラズマドーピングに対しては、有効に適用することができる。なお、このような構造のＦｉｎＦＥＴ９１に対し、図２２中のハッチング９６で示す領域においてプラズマドーピングが行われる。
【００７９】
図２３は、このようなフィン９２に対し、イオン注入装置を用いてドーピングを行う場合を示す図である。一方、図２４は、本願発明に係るプラズマドーピングを行う場合を示す図である。まず、図２３を参照して、シリコン基板９７上に形成されたフォトレジスト層９８がフィン９２に対して比較的高く形成されている。このような場合、イオン注入装置を用いてのドーピングでは、イオン注入が異方性を有するため、図２３中の点線９９で示す斜め方向から照射されるイオンは、高く形成されるフォトレジスト層９８の影となり、フィン９２に適切にイオン注入できないことになる。すなわち、フォトレジスト層９８の近傍に配置されるフィン９２において、フォトレジスト層９８側のイオン注入が不十分となってしまう。
【００８０】
これに対し、図２４を参照して、マイクロ波によるプラズマにおいては、フォトレジスト層９８の高さに関わらず、フィン９２が形成されている領域において、均等にプラズマが生成され、拡散される。そして、フォトレジスト層９８の高さに関係なく、フィン９２の全面に対して、等方的にプラズマドーピングがなされる。したがって、このようなＦｉｎＦＥＴ９１に対し、適切なドーピングが可能になる。
【００８１】
また、このようなＦｉｎＦＥＴ構造においては、エロージョン、すなわち、処理における形状の変化、具体的には、フィンの角部におけるいわゆる肩落ちを抑制することができ、かつ、処理の均一性の向上を図ることができる。図２５は、バイアス電力を０Ｗとした場合のＦｉｎＦＥＴのＳＳＲＭを示す図である。図２６は、バイアス電力を１００Ｗとし、バイアス電力の周波数を４００ｋＨｚとした場合のＦｉｎＦＥＴのＳＳＲＭを示す図である。図２７は、バイアス電力を１００Ｗとし、バイアス電力の周波数を１３．５６ＭＨｚとした場合のＦｉｎＦＥＴのＳＳＲＭを示す図である。図２５〜図２７に示すサンプルにおいては、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）とも呼ばれるランプアニール、ここでは、９５０℃、６０秒のアニール処理を施している。また、図２５〜図２７において、それぞれ符号６７、６８、６９で示すグレーの比較的濃い領域が、低抵抗、すなわち、ドーパントが注入された領域を示すものである。
【００８２】
図２５を参照して、バイアス電力を０Ｗとした場合においては、適切にフィンの形状に沿って、ドーパントが注入されていることが把握できる。すなわち、グレーの比較的濃い領域が、フィンの外形形状に沿って形成されていることが把握できる。図２７においても同様に、フィンの外形形状に沿って、ドーパントが注入されていることが把握できる。一方、図２６に示す場合においては、ややイオン注入が不均一となっている。これは、バイアス周波数を４００ｋＨｚにすることで、１３．５６ＭＨｚに比較して結晶構造のダメージが多いために、アニール時の拡散が不均一になったものと思われる。すなわち、このようなＦｉｎＦＥＴのような形状にドーピングを行う際、図２５、図２７よりバイアス周波数が１３．５６ＭＨｚの場合には、ドーパントの注入の均一性を十分に確保することができるものである。
【００８３】
なお、上記の実施の形態においては、スロットアンテナ板を用いたＲＬＳＡによるマイクロ波によりプラズマ処理を行うこととしたが、これに限らず、くし型のアンテナ部を有するマイクロ波プラズマ処理装置やスロットからマイクロ波を放射し表面波プラズマ生成するマイクロ波プラズマ処理装置を用いてもよい。
【００８４】
また、上記の実施の形態においては、プラズマ処理は、プラズマの電子温度が１．５ｅＶよりも低く、かつプラズマの電子密度が１×１０１１ｃｍ−３よりも高いマイクロ波プラズマを用いた処理としたが、これに限らず、例えば、プラズマの電子密度が１×１０１１ｃｍ−３よりも低い領域においても適用される。
【００８５】
なお、上記の実施の形態においては、被処理基板としてシリコン基板を用いることとしたが、これに限らず、例えば、層間膜におけるドーピングを行う際にも、十分に適用できるものである。
【００８６】
以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示した実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。
【符号の説明】
【００８７】
１１  ＭＯＳ型半導体素子、１２，６１，７１，８１，９７  シリコン基板、１３  素子分離領域、１４ａ  ｐ型ウェル、１４ｂ  ｎ型ウェル、１５ａ  高濃度ｎ型不純物拡散領域、１５ｂ  高濃度ｐ型不純物拡散領域、１６ａ  ｎ型不純物拡散領域、１６ｂ  ｐ型不純物拡散領域、１７  ゲート酸化膜、１８  ゲート電極、１９  ゲート側壁部、２１  絶縁膜、２２  コンタクトホール、２３  穴埋め電極、２４  メタル配線層、２６，２７，８６，８７  領域、２８  制御部、２９  温度調整機構、３１  プラズマドーピング装置、３２  処理容器、３３，４６，４７  ガス供給部、３４  支持台、３５  マイクロ波発生器、３６  誘電体窓、３７  スロットアンテナ板、３８  誘電体部材、３９  プラズマ発生機構、４０  スロット孔、４１  底部、４２  側壁、４３  排気孔、４４  蓋部、４５  Ｏリング、４８  下面、４９  ガス供給系、３０，５０  ガス供給孔、５１  筒状支持部、５２  冷却ジャケット、５３  マッチング機構、５４  モード変換器、５５  導波管、５６  同軸導波管、５７  凹部、５８  高周波電源、５９  マッチングユニット、６０  循環路、６２，７２  自然酸化膜、６３  汚染物質、６４  表面、６５，８３  プラズマ、６６，７５，８２  ドーパント、７３  堆積層、７４  イオンクラスター、７６，８４  ダメージ、７７，８５  アモルファス層、９１  ＦｉｎＦＥＴ、９２  フィン、９３  ゲート、９４  ソース、９５  ドレイン、９６  ハッチング、９８  フォトレジスト層、９９  点線。
【図１】
2013534712.tif 000004
【図２】
2013534712.tif 000005
【図３】
2013534712.tif 000006
【図４】
2013534712.tif 000007
【図５】
2013534712.tif 000008
【図６】
2013534712.tif 000009
【図７】
2013534712.tif 000010
【図８】
2013534712.tif 000011
【図９】
2013534712.tif 000012
【図１０】
2013534712.tif 000013
【図１１】
2013534712.tif 000014
【図１２】
2013534712.tif 000015
【図１３】
2013534712.tif 000016
【図１５】
2013534712.tif 000017
【図１６】
2013534712.tif 000018
【図１７】
2013534712.tif 000019
【図１８】
2013534712.tif 000020
【図１９】
2013534712.tif 000021
【図２０】
2013534712.tif 000022
【図２１】
2013534712.tif 000023
【図２２】
2013534712.tif 000024
【図２３】
2013534712.tif 000025
【図２４】
2013534712.tif 000026
【図２５】
2013534712.tif 000027
【図２６】
2013534712.tif 000028
【図２７】
2013534712.tif 000029
【図１４】
2013534712.tif 000030
【国際調査報告】
2013534712.tif 000031