(57)【要約】炭素／トンネル障壁／炭素・ダイオード及び炭素／トンネル障壁／炭素・ダイオードの形成方法を開示する。炭素／トンネル障壁／炭素はメモリアレイ内でステアリング素子として用いられてもよい。メモリアレイ内の各メモリセルは可逆的抵抗性スイッチング素子、及びステアリング素子として炭素／トンネル障壁／炭素・ダイオードを含んでいてもよい。トンネル障壁は半導体又は絶縁体を含んでいてもよい。従って、ダイオードは炭素／半導体／炭素・ダイオードであってもよい。ダイオード内の半導体は真性であってもよいし、ドープされていてもよい。ダイオードが平衡状態にある場合は、半導体が空乏化されることがある。例えば、空乏領域が半導体領域の一端から他端まで延びるように、半導体が低濃度にドープされてもよい。ダイオードは炭素／絶縁体／炭素・ダイオードであってもよい。【選択図】図１Ａ
2013514667.tif 000002
【特許請求の範囲】
【請求項１】
主に元素状炭素を含む第１領域と（２４２）、
主に元素状炭素を含む第２領域と（２４６）、
前記第１領域と前記第２領域との間にトンネル障壁を与える少なくとも１つの材料を含む第３領域と（２４４）、
を備えるダイオード。
【請求項２】
前記第１領域内の前記元素状炭素は主にｓｐ２結合炭素を含み、前記第２領域内の前記元素状炭素は主にｓｐ２結合炭素を含む、請求項１に記載のダイオード。
【請求項３】
前記第１領域内の前記炭素の少なくとも５０％がｓｐ２結合炭素であり、前記第２領域内の前記炭素の少なくとも５０％がｓｐ２結合炭素である、請求項１または２に記載のダイオード。
【請求項４】
前記第１領域内の原子の少なくとも５０％が元素状炭素であり、前記第２領域内の原子の少なくとも５０％が元素状炭素である、請求項１〜３の何れか１項に記載のダイオード。
【請求項５】
前記第１領域と前記第２領域との間にトンネル障壁を与える前記少なくとも１つの材料は、少なくとも１つの半導体を含む、請求項１〜４のいずれか１項に記載のダイオード。
【請求項６】
トンネル障壁を与える前記少なくとも１つの材料は、少なくとも１つの空乏化された半導体を含む、請求項１〜５のいずれか１項に記載のダイオード。
【請求項７】
前記第１領域は、不純物がドープされた元素状炭素を主に含む領域であり、前記第２領域は、不純物がドープされた元素状炭素を主に含む領域である、請求項１〜６のいずれか１項に記載のダイオード。
【請求項８】
前記ダイオードはメモリ装置内でステアリング素子として用いられ、前記メモリ装置は、
第１の複数の導体と（２０６）、
第２の複数の導体と（２０８）、
クロスポイントアレイ構造内において、前記第１の複数の導体と前記第２の複数の導体との間に構成される複数のメモリセルと（２００）、を備え、
前記複数のメモリセルの各々が、
可逆的抵抗性スイッチング素子と（２０２）、
前記可逆的抵抗性スイッチング素子と直列に接続され、ステアリング素子（２０４）として用いられる前記ダイオードと、を含む、請求項１〜７のいずれか１項に記載のダイオード。
【請求項９】
トンネル障壁を与える前記少なくとも１つの材料は絶縁体を含んでいる、請求項１〜４，７，８の何れかに記載のダイオード。
【請求項１０】
主に元素状炭素を含む第１領域を形成するステップと（５０２）、
主に元素状炭素を含む第２領域を形成するステップと（５０４）、
前記第１領域と前記第２領域との間にトンネル障壁を与える材料を少なくとも１つ含む第３領域を形成するステップと（５０６）、
を備える、ダイオードを形成する方法。
【請求項１１】
前記第１領域内の前記炭素の少なくとも５０％がｓｐ２結合炭素であり、前記第２領域内の前記炭素の少なくとも５０％がｓｐ２結合炭素である、請求項１０に記載の方法。
【請求項１２】
前記第１領域を形成するステップと前記第２領域を形成するステップは、
前記第１領域と前記第２領域に非晶質の炭素を堆積させるステップと、
前記第１領域と前記第２領域内の前記非晶質の炭素から主にｓｐ２結合炭素を形成する熱アニールを行うステップと、を備える、請求項１０または１１に記載の方法。
【請求項１３】
前記第１領域内の前記原子の少なくとも５０％が元素状炭素であり、前記第２領域内の前記原子の少なくとも５０％が元素状炭素である、請求項１０〜１２の何れか１項に記載の方法。
【請求項１４】
前記第３領域を形成するステップは、前記第３領域に少なくとも１つの半導体を形成するステップを含む、請求項１０〜１３の何れか１項に記載の方法。
【請求項１５】
前記第３領域を形成するステップは、前記第３領域に少なくとも１つの絶縁体を形成するステップを含む、請求項１０〜１３の何れか１項に記載の方法。
【請求項１６】
主に元素状炭素を含む第１領域を形成する手段と（５０２）、
主に元素状炭素を含む第２領域を形成する手段と（５０４）、
前記第１領域と前記第２領域との間にトンネル障壁を与える材料を少なくとも１つ含む第３領域を形成する手段と（５０６）、
を備える、ダイオードを形成する手段。                                                                        
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、ダイオードのための技術に関する。
【背景技術】
【０００２】
様々な材料が可逆的抵抗性スイッチングを行う性質を有する。そのため、それらの材料はメモリ素子としての使用に適している。可逆的抵抗性スイッチングを行う性質を有する材料の一つは、抵抗変化メモリ（ＲｅＲＡＭ）と称される。ＲｅＲＡＭには遷移金属酸化物が提案されている。可逆的抵抗性スイッチングを行う性質を有する材料の他の一つは、相変化メモリ（ＰＣＲＡＭ）と称される。ＰＣＲＡＭには、結晶状態（低抵抗）と非晶質状態（高抵抗）の間で変化するカルコゲニドが提案されている。炭素重合体、ぺロブスカイト、及び窒化物のような他の材料も、可逆的抵抗性スイッチングを行う性質を有するメモリ素子として提案されている。
【０００３】
十分な電圧、電流、あるいはその他の刺激が印加されると、可逆的抵抗性スイッチング材料は安定した低抵抗状態に切り替わる。この抵抗性スイッチングは、上記の電圧、電流、あるいはその他の刺激を印加した後で、適切な電圧、電流、あるいはその他の刺激を印加することで、可逆的抵抗性スイッチング材料を安定した高抵抗状態に戻すことができる点において、可逆的であってもよい。この転換は、何度も繰り返すことができる。一部のスイッチング材料では、初期状態は高抵抗ではなく低抵抗である。
【０００４】
これらのスイッチング材料の、不揮発性メモリアレイでの使用が注目されている。メモリアレイの一種に、クロスポイントアレイと称されるメモリアレイがある。クロスポイントアレイは、典型的にはｘ軸（例えばワードライン）とｙ軸（例えばビットライン）に沿って配列されるメモリ素子のマトリックスである。デジタル値は、メモリ抵抗（高抵抗あるいは低抵抗）として格納することができる。
メモリセルのメモリ状態は、選択したメモリ素子に接続されるワードラインに電圧を供給することにより読み出すことができる。抵抗状態あるいはメモリ状態は、選択したメモリセルに接続されるビットラインの出力電圧又は出力電流として読み出すことができる。例えば、一方の抵抗状態はデータ「０」に相当し、他方の抵抗状態はデータ「１」に相当する。一部のスイッチング材料は、２つ以上の安定した抵抗状態を有することもありうる。
【０００５】
可逆的抵抗性スイッチング素子から形成される不揮発性メモリが知られている。例えば、「REWRITEABLE MEMORY CELL COMPRISING A DIODE AND A RESISTIVITY-SWITCHING MATERIAL,」と題された、２００５年５月９日出願の米国特許出願公開公報２００６／０２５０８３６号は、参照することによって本明細書に組み込まれるものであるが、その公開公報では、金属酸化物や金属窒化物のような可逆的抵抗性スイッチング材料に直列に接続されているダイオードを備える、書き込み可能な不揮発性メモリセルが記載されている。そのようなメモリセルは、可逆的抵抗性スイッチングを低抵抗状態から高抵抗状態へと変化させるために、１つ以上のプログラミングシグナルを印加することによってプログラムされることができる。このことを、メモリセルを「リセットする」（RESETTING）と称する場合がある。同様に、可逆的抵抗性スイッチングを高抵抗状態から低抵抗状態へと変化させるために１つ以上のプログラミングシグナルを印加することによって、メモリセルはプログラムされることができる。このことを、メモリセルを「セットする」（SETTING）と称する場合がある。
【０００６】
ユニポーラモードでクロスポイントメモリアレイを動作させること、及びバイポーラモードでクロスポイントメモリアレイを動作させること、の両方が提案されている。バイポーラ動作では、一方の極性を有する電圧を印加することにより高抵抗状態を確立し、それとは反対の極性を有する電圧を印加することにより低抵抗状態を確立する。ユニポーラ動作では、高抵抗状態及び低抵抗状態は、同じ極性を有する電圧を印加することにより確立される。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
一部のメモリアレイは、セット動作及びリセット動作のために電流の流れを制御する目的で、可逆的抵抗性スイッチング素子に直列に接続されるステアリング装置を用いる。即ち、クロスポイントメモリアレイを用いる場合、プログラムあるいは読み出しをするために一部のメモリセルが選択される一方で、その他多数のメモリセルは選択されない。そのため、その他多数のメモリセルは、その時点における動作中はプログラムあるいは読み出しがされるべきではない。ステアリング素子は、所定の動作中に、何れのメモリセルがプログラムされたり読み出されたりするかを制御する一助となる。ステアリング素子の一例として、各可逆的抵抗性スイッチング素子と直列に配置されるｐ−ｉ−ｎダイオードがある。ビットライン及びワードラインに適切な電圧を印加することにより、各メモリ素子は単独でプログラムされたり読み出されたりすることができる。しかしながら、ｐ−ｉ−ｎダイオードを用いる場合は、逆動作はｐ−ｉ−ｎダイオードを損傷させることがあるため、ユニポーラスイッチングのほうが好ましい。また、ユニポーラ動作は、高いリセット電流を必要とするなどの問題が生じることがある。
【０００８】
また、ユニポーラ動作のスイッチング歩留りは、バイポーラ動作のスイッチング歩留りよりも低いことがある。スイッチング歩留りとは、適切なスイッチングを行う性質を有するメモリセルの割合のことをいう。スイッチング歩留りは高い方が望ましいため、メモリセルは、バイポーラスイッチングでも適切に動作することが望ましい。
【０００９】
クロスポイントメモリアレイをバイポーラ動作するために、金属／絶縁体／金属（metal/insulator/metal）（ＭＩＭ）ダイオードを抵抗メモリセルに直列に配置する方法が提案されている。しかしながら、十分に高い順バイアス電流などの所望の性質を有するＭＩＭダイオードを製造することは困難な場合がある。
【図面の簡単な説明】
【００１０】
【図１Ａ】炭素／トンネル障壁／炭素・ダイオード（carbon/ tunneling-barrier/carbon diode）の模式図である。
【００１１】
【図１Ｂ】炭素／トンネル障壁／炭素・ダイオードの一実施形態の電流−電圧曲線の一例を示す。
【００１２】
【図１Ｃ】炭素／トンネル障壁／炭素・ダイオードの一実施形態である。
【図１Ｄ】炭素／トンネル障壁／炭素・ダイオードの一実施形態である。
【図１Ｅ】炭素／トンネル障壁／炭素・ダイオードの一実施形態である。
【００１３】
【図２Ａ】熱平衡状態の炭素／シリコン接合面のエネルギーバンド図の一例を示す。
【００１４】
【図２Ｂ】順バイアス電圧（Ｖｆ）印加時の炭素／シリコン接合面の一実施形態のエネルギーバンド図の一例を示す。
【００１５】
【図２Ｃ】逆バイアス電圧（Ｖｒ）印加時の炭素／シリコン接合面の一実施形態のエネルギーバンド図の一例を示す。
【００１６】
【図３Ａ】炭素／トンネル障壁／炭素・ダイオードの一実施形態のエネルギーバンド図の一例を示す。
【図３Ｂ】炭素／トンネル障壁／炭素・ダイオードの一実施形態のエネルギーバンド図の一例を示す。
【００１７】
【図４Ａ】メモリセルの一実施形態の簡易斜視図である。
【００１８】
【図４Ｂ】図４Ａの複数のメモリセルから形成された第１のメモリレベルの一部の簡易斜視図である。
【００１９】
【図４Ｃ】第２のメモリレベルの下方に位置する第１のメモリレベルを備えるモノリシックの３次元アレイの一部の簡易斜視図である。
【００２０】
【図４Ｄ】第２のメモリレベルの下方に位置する第１のメモリレベルを備える３次元アレイの一部の簡易斜視図である。
【００２１】
【図４Ｅ】メモリシステムの一実施形態のブロック図である。
【００２２】
【図５】炭素／トンネル障壁／炭素・ダイオードを形成する一実施形態のプロセスを示す。
【００２３】
【図６】ステアリング素子として炭素／トンネル障壁／炭素・ダイオードを用いるメモリアレイを形成するためのプロセスの一実施形態のフローチャートである。
【００２４】
【図７Ａ】図６のプロセスにおける様々なステップ後のメモリアレイを形成する結果を示す。
【図７Ｂ】図６のプロセスにおける様々なステップ後のメモリアレイを形成する結果を示す。
【図７Ｃ】図６のプロセスにおける様々なステップ後のメモリアレイを形成する結果を示す。
【図７Ｄ】図６のプロセスにおける様々なステップ後のメモリアレイを形成する結果を示す。
【図７Ｅ】図６のプロセスにおける様々なステップ後のメモリアレイを形成する結果を示す。
【図７Ｆ】図６のプロセスにおける様々なステップ後のメモリアレイを形成する結果を示す。
【発明を実施するための形態】
【００２５】
炭素／トンネル障壁／炭素・ダイオード及び炭素／トンネル障壁／炭素・ダイオードの形成方法を開示する。一実施形態では、炭素／トンネル障壁／炭素・ダイオードはメモリアレイ内でステアリング素子として用いられる。メモリアレイ内の各メモリセルは、可逆的抵抗性スイッチング素子、及びステアリング素子として炭素／トンネル障壁／炭素・ダイオードを含んでいてもよい。一実施形態では、メモリセルの状態はバイポーラスイッチングを用いて切り替えられる。しかしながら、ユニポーラスイッチングを用いてもよい。
【００２６】
トンネル障壁は半導体又は絶縁体を含んでいてもよい。従って、一実施形態では、ダイオードは炭素／半導体／炭素・ダイオード（carbon/semiconductor/carbon diode）である。ダイオード内の半導体は、真性であってもよいし、ドープされていてもよい。一実施形態では、ダイオードが平衡状態にあると、半導体が空乏化する。例えば、空乏領域が、平衡状態下で半導体領域の一方の端から他方の端まで延びるように、半導体が低濃度にドープされてもよい。別の実施形態では、半導体は平衡状態のときに完全には空乏化しない。例えば、バイアスが全くかけられていない場合や選択されていない状態では、半導体は完全には空乏化しない。しかしながら、半導体は、選択された状態でフルバイアスがかけられている場合には空乏化する。一実施形態では、ダイオードは炭素／絶縁体／炭素・ダイオード（carbon/insulator/carbon diode）である。
【００２７】
ダイオード内の炭素は低抵抗率を有することが望ましい。一実施形態では、炭素は主にｓｐ２結合炭素であり、そのため低抵抗である。主にｓｐ２結合炭素であるということは、少なくとも５０％の炭素が、１つ以上の他の炭素原子とｓｐ２混成結合を形成するということを意味する。一実施形態では、炭素は黒鉛炭素であり、そのためやはり低抵抗である。一実施形態では、炭素はドープされる。炭素にドープすることで炭素の抵抗を下げることも行われる。
【００２８】
図１Ａは電極を備えた炭素／トンネル障壁／炭素・ダイオード２０４の模式図である。ダイオード２０４は、第１炭素領域２４２と第２炭素領域２４６との間にトンネル障壁２４４を備える。図１Ａにはさらに、ダイオード２０４の下方に下部電極２１３が示されており、ダイオード２０４の上方に上部電極２３４が示されている。一実施形態では、トンネル障壁２４４は少なくとも１つの半導体を含む。一実施形態では、トンネル障壁２４４は少なくとも１つの絶縁体を含む。
【００２９】
第１炭素領域２４２及び第２炭素領域２４６内の炭素は元素状炭素を含む。一実施形態では、第１領域２４２及び第２領域２４６は主に元素状炭素を含む。主に元素状炭素であるということは、第１炭素領域２４２及び第２炭素領域２４６内の少なくとも５０％の原子が元素状炭素であることを意味する。炭素領域２４２、２４６内には、ドーパントなどの不純物が存在してもよいが、不純物はドーパントに限定されないことに留意されたい。元素状炭素の一例に黒鉛が挙げられるが、炭素領域２４２、２４６は黒鉛炭素に限定されない。一実施形態では、炭素領域２４２、２４６は、主にｓｐ２結合炭素である元素状炭素を含む。本明細書で用いられる「ｓｐ２結合炭素」という用語は、他の炭素原子とｓｐ２結合を形成する炭素を指す。例えば、１つのｓ軌道と２つのｐ軌道がｓｐ２混成を経てｓｐ２結合炭素を形成してもよい。「主にｓｐ２結合炭素である」ということは、少なくとも５０％の炭素がｓｐ２結合炭素であることを意味する。一部の炭素はｓｐ３結合炭素になりうることに留意されたい。
【００３０】
ダイオード内の炭素は低抵抗であることが望ましい。前述したように、一部の実施形態では、炭素は主にｓｐ２結合炭素であり、そのため低抵抗率を有する。一実施形態では、炭素はドープされている。炭素にドープすると炭素の抵抗が下がる場合がある。ドーパントの例としてホウ素や窒素が挙げられるが、これらに限定されない。
【００３１】
上部電極２３４と下部電極２１３は、ダイオード２０４と他の素子とを物理的及び電気的に接触させる。例えば、ダイオード２０４はメモリ素子に直列に配置されてもよい。この場合、電極２１３と電極２３４のどちらかは、ダイオード２０４とメモリ素子との間に存在する。下部電極２１３と上部電極２３４の材料として、例えばチタン、窒化チタン、タンタル、窒化タンタル、タングステン、窒化タングステン、銅、及びアルミニウムが挙げられるが、これらに限定されない。
【００３２】
一例として、ダイオード領域の厚さは以下の通りである。即ち、炭素領域２４２は１０ナノメートル（ｎｍ）、トンネル障壁２４４は５０ナノメートル（ｎｍ）、炭素領域２４６は１０ナノメートル（ｎｍ）である。
【００３３】
図１Ｂは炭素／トンネル障壁／炭素・ダイオード２０４の一実施形態の電流−電圧曲線の一例を示す。この例では、電流−電圧曲線は高度に非線形であることに留意されたい。一部の適用においては、高度な非線形性が望ましい場合もある。重要な一つのパラメータに「ｋファクター」がある。ｋファクターは、公称電圧の５０％の電圧時の電流に対する、公称電圧時の電流の比として定義される。一部の適用においては、ｋファクターが高い（高度な非線形性に相当する）方が望ましい場合もある。一例として、高度な非線形性（即ち高いｋファクター）は、ダイオードをクロスポイントメモリアレイ内でステアリング素子として用いるときに望ましい場合がある。トンネル障壁２４４の厚さは、調整できるパラメータであり、パラメータを調整することで、ダイオードの電流−電圧曲線の形状を変化させることができる。厚さを調整してダイオードの電流−電圧曲線の形状を変化させることについては後述する。
【００３４】
図１Ｃ、１Ｄ、１Ｅは炭素／トンネル障壁／炭素・ダイオードの異なる実施形態である。具体的には、図１Ａは一般的なトンネル障壁２４４を示す一方、図１Ｃ、１Ｄ、１Ｅではトンネル障壁２４４に異なる種類の材料を用いている。図１Ｃは炭素／半導体／炭素・ダイオードの一実施形態の模式図である。この実施形態では、半導体２４４ａがトンネル障壁２４４として機能してもよい。半導体の例としてシリコンやゲルマニウムが挙げられるが、これらに限定されない。半導体２４４ａは、１種類以上の半導体を含んでいてもよい。例えば、半導体２４４ａは、多結晶シリコン、多結晶シリコンゲルマニウム合金、ポリゲルマニウム、あるいは他の好適な半導体の組み合わせから形成されてもよい。
【００３５】
一実施形態では、半導体２４４ａは意図的にドープされていない（例えば、半導体は真性である）。一実施形態では、半導体２４４ａはドープされている。ドーピングは比較的に低濃度でもよい。例えば、ドーピング濃度はおよそ７．０×１０17／ｃｍ3である。一実施形態では、ドーピング濃度は、半導体２４４ａが平衡状態において一端から他端まで空乏化されるような濃度である。即ち、半導体２４４ａは、一方の炭素／半導体接合面（carbon/semiconductor junction）から他方の炭素／半導体接合面まで空乏化される。
【００３６】
半導体２４４ａのドーピングは均一でなくてもよい。一部の実施形態では、ドーピング濃度は傾斜される。傾斜されるとは、ドーパントの濃度が半導体領域２４４ａ内の位置により異なっていることを意味する。典型的には、炭素領域２４２、２４６からの距離により異なっている。一方の炭素領域（例えば炭素領域２４６）の近傍の方が高濃度で、他方の炭素領域（例えば炭素領域２４２）の近傍の方が低濃度でもよいことに留意されたい。一実施形態では、半導体２４４ａにはｎ型ドナーとｐ型ドナーの両方がドープされる。例えば、ｎ型のドーパントは炭素領域２４２の近傍で用いられてもよいし、一方、ｐ型のドーパントは炭素領域２４６の近傍で用いられてもよい。
【００３７】
一実施形態では、トンネル障壁２４４は、異なる種類の半導体を含む領域に分割される。例えば、１つの領域はシリコンを含み、別の領域はゲルマニウムを含む。図１Ｄの実施例では、トンネル障壁２４４は第１ゲルマニウム領域２４４ａ（１）、シリコン領域２４４ａ（２）、及び第２ゲルマニウム領域２４４ａ（３）を含む。半導体の他の組み合わせが用いられてもよい。
【００３８】
図１Ｅは炭素／絶縁体／炭素・ダイオードの一実施形態の図である。一実施形態では、絶縁体２４４ｂがトンネル障壁２４４として機能してもよい。絶縁体には、例えば、二酸化シリコン、窒化シリコン、炭化ケイ素、酸化アルミニウム、アルミニウムシリコン酸化物、酸化ハフニウム、ハフニウムシリコン酸化物、及び酸化チタンが挙げられるが、これらに限定されない。一部の材料は半導体又は絶縁体のいずれかであるとみなされうることに留意されたい。例えば、炭化ケイ素は半導体又は絶縁体のいずれかであるとみなされうる。
【００３９】
前述したように、トンネル障壁２４４はシリコンあるいは１つ以上の他の半導体を含んでいてもよい。従って、一部の実施形態では、ダイオード２０４は炭素／シリコン接合面を有する。炭素／シリコン接合面の性質のいくつかを図２Ａ〜２Ｃと関連付けて説明する。図２Ａ〜２Ｃの例では、シリコンは低濃度にｎ型ドープされている。ドーピングは必ずしも必要ではなく、また、ｐ型ドーピングが用いられてもよいことに留意されたい。図２Ａは熱平衡状態における炭素／シリコン接合面のエネルギーバンド図の一例を示す。図２Ａでは、真空準位のシリコン（ＥOS）と真空準位の炭素（ＥOC）、伝導レベル（ＥC）のシリコン、価電子レベル（ＥV）のシリコン、及びフェルミレベルの炭素（ＥFC）とフェルミレベルのシリコン（ＥFS）が示されている。熱平衡状態では、フェルミレベルのシリコン（ＥFS）とフェルミレベルの炭素（ＥFC）は等しい。炭素はシリコンより仕事関数が高いため、熱平衡状態では、シリコンの空乏領域に示されているようにある程度のバンドバンディング（band banding）が生じる。また、平衡状態では、内蔵電位Φbiがあることに留意されたい。この例における内蔵電位は、シリコンの伝導帯（ＥC）がどれほど曲げられているかを指す。後述するように、内蔵電位は電荷キャリアの流れに影響を与える。従って、内蔵電位はダイオード電流に影響を与える。
【００４０】
図２Ａでは、空乏領域は、シリコン領域に部分的に延びた領域として示される。図１Ｃに示される実施形態などのダイオード２０４は、半導体領域２４４ａの両側が炭素領域２４２、２４６と接触面を有することに留意されたい。従って、各接触面に空乏領域が生じうる。一実施形態では、ダイオード２０４が熱平衡状態にあるときは、空乏領域が半導体領域の全体に延びる。別言すれば、炭素／シリコンの各接触面に生じる空乏領域は互いに接触する。一部の実施形態では、空乏領域が半導体の一端から他端まで延びるように、半導体は低濃度にドープされる。前述したように、ドーピング濃度は例えばおよそ７．０×１０17／ｃｍ3である。
【００４１】
図２Ｂは順バイアス電圧（Ｖｆ）下における炭素／シリコン接触面の一実施形態のエネルギーバンド図の一例を示す。順バイアス下では、電子は低濃度にｎ型ドープされたシリコンから炭素まで流れることができる。一般に、電流の流れはシリコンからの大量のキャリア注入に起因する。炭素及びシリコンの仕事関数が等価でないために生成される障壁（ｑ（Φb−Ｖｆ））は電流の流れに影響を与える。一部の実施形態では順方向の電流の流れは、障壁を越えて熱電子を放射することで統制される。
【００４２】
図２Ｃは逆バイアス電圧（Ｖｒ）下における炭素／シリコン接触面の一実施形態のエネルギーバンド図の一例を示す。逆バイアスの場合の障壁高さ（ｑ（Φb−Ｖｒ））は順バイアスの場合の障壁高さよりも大きいことに留意されたい。逆バイアス下では、電子は炭素から低濃度にｎ型ドープされたシリコンに流れることがある。一般に、逆電流の流れは、漏洩電荷の発生、及び障壁を超えることが可能なそれらの電荷キャリアによるトンネル現象に起因する。空乏領域の長さは、逆バイアス下の接合部では伸びることがあるが、順バイアス下の接合部では縮むことがあることに留意されたい。
【００４３】
前述したように、各炭素／シリコン接合部の空乏領域は重なる場合がある。一部の実施形態では、空乏化シリコン領域により、炭素／シリコン／炭素ダイオード２０４が、以下のトンネル接合、即ち、ダイオード２０４のシリコンがトンネル障壁として機能し、ダイオード２０４の両側の炭素接点が金属接点として機能するトンネル接合、と類似した性質を有するようになる。シリコンから形成されるトンネル障壁２４４は、電流の流れに対して比較的に低い障壁となる。例えば、炭素／シリコン接合面の障壁はおよそ０．５ｅＶである。しかしながら材料の選択によっては、障壁がより高くなる場合もあるし、より低くなる場合もある。例えば、多岐にわたる半導体や絶縁体をトンネル障壁２４４に用いることができる。従って、説明を進めるに際し、シリコン／炭素接合の一例を用いたが、ダイオード２０４は、トンネル障壁２４４がシリコンである場合に限定されないことに留意されたい。また、シリコン以外の半導体、あるいは絶縁体をトンネル障壁２４４として備えるダイオード２０４の実施形態においても、ダイオード２０４はトンネル接合と類似した性質を有することがあることに留意されたい。
【００４４】
一部の実施形態ではダイオード２０４がトンネル接合として機能することを考えると、ダイオード２０４の電流は、トンネル障壁２４４を通過する直接トンネリングに起因する第１電流成分、及びトンネル障壁２４４を通過するファラー・ノルドハイム放出に起因する第２電流成分を含んでいてもよい。直接トンネリング電流は、トンネル障壁２４４の厚さにかなり影響を受けやすい。例えば、トンネル障壁２４４の厚さが大きくなると、直接トンネリング電流は低くなる。一方、トンネル障壁２４４の厚さを変化させても、ファラー・ノルドハイム放出に起因する電流の大きさにはそれほど影響を与えない。しかしながら、ダイオード２０４に印加される電圧はファラー・ノルドハイム放出に影響を与える場合がある。例えば、印加電圧が増加するとファラー・ノルドハイム放出に起因する電流が大きくなる場合がある。従って、電圧を低くすると、ダイオード電流は主に直接トンネリング電流によって影響を受ける。一方、電圧を高くすると、ダイオード電流は主にファラー・ノルドハイム放出に影響を受ける。
【００４５】
図３Ａ及び３Ｂは、炭素／トンネル障壁／炭素・ダイオードの一実施形態のエネルギーバンド図の一例を示す。この場合、トンネル障壁２４４は半導体でもよいし絶縁体でもよいことに留意されたい。図３Ａ及び３Ｂではダイオード２０４内の電流の流れについて、１つの考えられうる説明をする。しかしながら、図３Ａ及び３Ｂのエネルギーバンド図は例示が目的であり、ダイオード２０４がそのようなエネルギーバンドを有する必要はない。図３Ａは電圧が印加されていない一例を示す。フェルミレベル（ＥF）の上方の障壁高さはｑΦｂｉで表される。障壁高さは電流の流れに影響を及ぼす。
【００４６】
図３Ｂは、印加された電圧が仕事関数Φｂｉよりも大きい場合を示す。障壁領域の有効厚さ（ｄ´）が電圧（Ｖ）の印加によりどのように低減するかに留意されたい。一実施形態では、印加電圧が仕事関数Φｂｉ未満のときは、ダイオード電流は主に直接トンネリングに起因するものであり、印加電圧が仕事関数Φｂｉより大きいときは、ダイオード電流は主にファラー・ノルドハイム放出に起因するものである。
【００４７】
前述したように、トンネル障壁２４４の厚さを調整することにより、直接トンネリング電流とファラー・ノルドハイム放出との相対的な寄与割合は調整することができる。従って、非線形性（即ちｋファクター）の量を調整することができる。例えば、トンネル障壁２４４を厚くすると、直接トンネリング起因の電流は減少する。従って、電流−電圧曲線の形はトンネル障壁２４４の厚さを調整することにより制御することができる。
【００４８】
（メモリセルとシステムの一例）
前述したように、炭素／トンネル障壁／炭素・ダイオード２０４のいくつかの実施形態の１つの用途として、メモリアレイのステアリング素子がある。典型的には、ステアリング素子として機能するために、１つのダイオード２０４は１つのメモリ素子に電気的に直列に接続される。図４Ａは、メモリセル２００の一実施形態の、簡易斜視図である。メモリセル２００は、第１導体２０６と第２導体２０８との間に、ステアリング素子２０４に直列に接続されている、可逆的抵抗性スイッチング素子２０２を備えている。メモリ素子２０２は、可逆的抵抗性スイッチング材料２３０、メモリ素子上部電極２３２、及びメモリ素子下部電極２３４を含む。メモリ素子下部電極２３４は、ダイオード２０４の上部電極として機能してもよいことに留意されたい。メモリセル２００は図４Ａに示されていない他の複数の層を有していてもよい。
【００４９】
本明細書で説明される炭素／トンネル障壁／炭素・ダイオード２０４の何れの例も、ステアリング素子２０４に用いることができる。当然のことながら、本明細書で説明される炭素／トンネル障壁／炭素・ダイオード２０４は例示の目的で用意されたものである。従って、ステアリング素子２０４は本明細書で説明される炭素／トンネル障壁／炭素・ダイオード２０４の例に限定されない。
【００５０】
可逆的抵抗性スイッチング素子２０２は、２以上の状態を可逆的にスイッチングすることが可能な抵抗を有する可逆的抵抗性スイッチング材料２３０を備える。一実施形態では、可逆的抵抗性スイッチング材料２３０は抵抗変化メモリ（ＲｅＲＡＭ）である。一実施形態では、可逆的抵抗性スイッチング材料２３０は相変化メモリ（ＰＣＲＡＭ）である。しかしながら、可逆的抵抗性スイッチング材料２３０はＲｅＲＡＭやＰＣＲＡＭに限定されない。
【００５１】
可逆的抵抗性スイッチング材料２３０は、製造時には初期高抵抗状態であってもよく、この状態は、第１の物理的信号を印加すると低抵抗状態にスイッチング可能である。例えばデバイスは、エネルギー、電荷、熱、電圧、電流、または他の物理現象の第１の量を印加することに応じて、状態を切り替えることができる。エネルギー、電荷、熱、電圧、電流、または他の物理現象の第２の量を印加すると、可逆的抵抗性スイッチング材料２３０は、高抵抗状態に戻ってもよい。あるいは、可逆的抵抗性スイッチング材料２３０は、製造時には初期低抵抗状態であってもよく、この状態は、適切なエネルギー、電荷、熱、電圧、電流、または他の物理現象を印加すると、高抵抗状態に可逆的にスイッチング可能である。メモリセルに使用される場合、１つの抵抗状態は、２進の「０」を表し、別の抵抗状態は２進の「１」を表してもよい。しかしながら、２以上のデータ／抵抗状態が使用されてもよい。多数の可逆的抵抗性スイッチング素子及び可逆的抵抗性スイッチング材料を使用するメモリセルの動作は、例えば、上記で組み込まれた米国特許出願公開公報２００６／０２５０８３６号に記載されている。
【００５２】
１つの実施形態では、高抵抗状態から低抵抗状態に抵抗をスイッチングするプロセスは、可逆的抵抗性スイッチング素子２０２を「セットする」（SETTING）と称される。低抵抗状態から高抵抗状態に抵抗をスイッチングするプロセスは、可逆的抵抗性スイッチング素子２０２を「リセットする」（RESETTING）と称される。高抵抗状態は２進のデータ「０」に関連しており、低抵抗状態は２進のデータ「１」に関連している。他の実施形態では、「セットする」と「リセットする」及び／又はデータの符号化は、逆であってもよい。
【００５３】
ある実施形態では、可逆的抵抗性スイッチング材料２３０は、金属酸化物から形成されてもよい。様々な他の金属酸化物を用いることもできる。可逆的抵抗性スイッチング材料を用いるメモリセルの製造についてのさらなる情報は、「Memory Cell that Employs a Selectively Deposited Reversible Resistance Switching Element and Methods of Forming the Same,」と題された、２００７年６月２９日に出願の米国特許出願公開公報２００９／０００１３４３号に記載されている。これは、参照することによってその全体が本明細書に組み込まれる。可逆的抵抗性スイッチング材料２３０は金属酸化物に限定されないことに留意されたい。
【００５４】
可逆的抵抗性スイッチング素子２０２は、電極２３２，２３４を有する。電極２３２は、可逆的抵抗性スイッチング材料２３０と導体２０８の間に位置している。ダイオード２０４とメモリ素子２０２の相対的な位置は逆であってもよいことに留意されたい。例えば、ダイオード２０４がメモリ素子２０２の上方に位置してもよい。電極２３４は、可逆的抵抗性スイッチング材料２３０とダイオード２０４の間に位置している。メモリ素子上部電極２３２とメモリ素子下部電極２３４は、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、及び窒化タングステン、を含む材料から形成されてもよいが、これらに限定されない。
【００５５】
導体２０６および２０８は、タングステン、何らかの適切な金属、高濃度にドープされた半導体材料、導電性のシリサイド、導電性のシリサイド−ゲルマニド（a conductive silicide-germanide）、導電性のゲルマニドなどの、何らかの好適な導電性材料を含んでいてもよい。図４Ａの実施形態では、導体２０６および２０８はレール形状であり、異なる方向（例えば、互いに実質垂直な方向）に伸びている。他の導体の形状および／または構造を用いることもできる。一部の実施形態では、バリア層、接着層、反射防止コーティング、および／または同種のもの（不図示）を、デバイス性能を改善するため、および／またはデバイス製造の支援をするために、導体２０６および２０８に用いることができる。
【００５６】
図４Ｂは、図４Ａのメモリセル２００の複数個から形成される第１のメモリレベル２１８の一部の簡易斜視図である。簡略化のために、可逆的抵抗性スイッチング素子２０２及びダイオードステアリング素子２０４は別々に示されていない。メモリアレイ２１４は、複数の第１導体２０６（例えばビットライン）及び複数の第２導体２０８（例えばワードライン）を含む「クロスポイント」アレイである。複数の第１導体２０６と複数の第２導体２０８との間には（図に示されるように）複数のメモリセルが接続される。他のメモリアレイ構造が、マルチレベルのメモリとして使用されてもよい。
【００５７】
図４Ｃは、第２のメモリレベル２２０の下に配置される第１のメモリレベル２１８を含むモノリシックな３次元アレイ２１６の一部の簡易斜視図である。図４Ｃの実施形態では、各メモリレベル２１８、２２０は、クロスポイントアレイ内に複数のメモリセル２００を含んでいる。当然ながら、第１のメモリレベル２１８と第２のメモリレベル２２０との間に、追加の層（例えば、中間誘電体）が存在してもよいが、簡単にするために図４Ｃでは示されない。他のメモリアレイ構造が、メモリの追加レベルとして使用されてもよい。
【００５８】
一部の実施形態では、メモリレベルは、「High-Density Three-Dimensional Memory Cell」という米国特許第6,952,030号に記載されているように形成されてもよい。当該文献は、参照することによってその全体が本明細書に組み込まれる。例えば、第１のメモリレベルの上側導体は、図４Ｄに示すように、第１のメモリレベルの上方に位置している第２のメモリレベルの下側導体として使用されてもよい。
【００５９】
モノリシックな３次元メモリアレイは、複数のメモリレベルが、中間基板を用いないでウェハなどの単一の基板上に形成されるアレイである。１つのメモリレベルを形成する層は、（単数または複数の）既存のレベルの層の上に、直接に堆積または成長される。これに対して、積層メモリは、Leedyによる「Three dimensional structure memory」と題する米国特許第４，９１５，１６７号の場合のように、別々の基板上にメモリレベルを形成し、そのメモリレベルを互いに重ねて接着することによって構築されている。基板は、ボンディングの前に薄くされても、あるいはメモリレベルから取り除かれてもよいが、メモリレベルが個別の基板上に最初に形成されるので、このようなメモリは、本当のモノリシックな３次元メモリアレイではない。
【００６０】
図４Ａ−４Ｄは、開示された配置に関連して、円筒形状のメモリセルおよびレール形状の導体を示している。しかしながら、本明細書で開示された技術は、メモリセルについてのある特定の構造に限定されない。可逆的抵抗性スイッチング材料を含んでいるメモリセルを形成するために、他の構造を用いることもできる。例えば、以下の特許は、可逆的抵抗性スイッチング材料を使用するように構成することができるメモリセルの構造の例を提供している。米国特許６，９５２，０４３号、米国特許６，９５１，７８０号、米国特許６，０３４，８８２号、米国特許６，４２０，２１５号、米国特許６，５２５，９５３号、および米国特許７，０８１，３７７号。
【００６１】
図４Ｅは、ここで開示される技術を実行可能なメモリシステム３００の一例を示すブロック図である。上記したように、メモリシステム３００は、メモリセルが二次元または三次元のアレイとなったメモリアレイ３０２を含む。一実施形態では、メモリアレイ３０２は、モノシリックの三次元メモリアレイである。メモリアレイ３０２のアレイ端子線は、行として構成されたワード線の様々な層と、列として構成されたビット線の様々な層とを有する。しかしながら、他の方向でも実施可能である。
【００６２】
メモリシステム３００は、出力３０８がメモリアレイ３０２の各々のワード線に接続されている行制御回路３２０を含む。行制御回路３２０は、Ｍ個の行アドレス信号の集合と１つ以上の様々な制御信号を、システム制御ロジック回路３３０から受信している。行制御回路３２０は、典型的には、読み取り及びプログラミング（例えば、セット及びリセット）動作の双方のために、行デコーダ３２２、アレイ端子ドライバ３２４及びブロック選択回路３２６としての回路を含んでいる。メモリシステム３００はまた、入力／出力３０６がメモリアレイ３０２の各々のビット線に接続される列制御回路３１０を含む。列制御回路３０６は、Ｎ個の列アドレス信号の集合と１つ以上の様々な制御信号を、システム制御論理３３０から受信している。列制御回路３０６は、典型的には、列デコーダ３１２、アレイ端子レシーバまたはドライバ３１４、ブロック選択回路３１６、に加え、増幅器３１８を含む読み取り／書き込み回路、及びＩ／Ｏマルチプレクサとしての回路を含んでいる。システム制御論理回路３３０は、データ及び命令をホストから受信し、データをホストに提供する。他の実施形態では、システム制御論理３３０は、データ及び命令を個別の制御回路から受信し、データをその制御回路に提供することができ、その制御回路はホストと通信している。システム制御論理３３０は、メモリシステム３００の動作を制御するために、１つ以上の状態マシン、レジスタ及び他の制御ロジックを含んでもよい。
【００６３】
一実施形態では、図４Ｅに示されたコンポーネントの全てを、単独の集積回路に配置することができる。例えば、システム制御ロジック３３０と列制御回路３１０と行制御回路３２０は、基板の表面に形成し、メモリアレイ３０２は、基板の上（そして、システム制御ロジック３３０と列制御回路３１０と行制御回路３２０との上）に形成されたモノリシック３次元メモリアレイとすることができる。一部の場合、制御回路の一部分は、一部のメモリアレイと同じ層に形成することができる。
【００６４】
通常、メモリアレイを組み込んだ集積回路では、アレイが多数の副アレイあるいはブロックにさらに分割される。複数のブロックは、１６又は３２その他の数のブロックを含むベイにグループ化される。よく利用されるものとして、副アレイは、一般的にデコーダ、ドライバ、センス増幅器及び入力／出力回路によって連続された隣接するワード及びビット線を有する隣接したメモリセルのグループである。これは、様々な理由のために行われる。例えば、大きなアレイでは、ワード線及びビット線を横切るときにそのワード線及びビット線の抵抗及び容量によって生じる信号遅れ（即ちＲＣ遅れ）がとても大きいことがある。これらのＲＣ遅れは、大きなアレイを小さな副アレイのグループに分割し、各々のワード線及び／またはビット線の長さを短くすることによって低下させることができる。他の例では、メモリセルのグループへのアクセスに関連する電力は、メモリサイクルにおいて同時にアクセスし得るメモリセルの数の上限を決定し得る。結果として、大きなメモリアレイは、しばしば小さな副アレイに分割され、同時にアクセスされるメモリセルの数が減らされる。ただし、記述を簡単化するために、アレイは、副アレイと同意語で用いられ、デコーダ、ドライバ、センス増幅器、及び入力／出力回路によって通常は連続している隣接したワード及びビット線を有するメモリセルの隣接したグループと称される。集積回路は、１つ以上のメモリアレイを含んでもよい。
【００６５】
図５は炭素／トンネル障壁／炭素・ダイオード２０４を形成する一実施形態のプロセス５００を示す。プロセス５００は、図１Ａ、１Ｃ、１Ｄ又は１Ｅに示される何れのダイオード２０４を形成するために用いてもよいが、それらの実施形態に限定されない。ステップ５０２では、第１炭素領域２４２が形成される。一実施形態では、第１領域は主に５元素状炭素を含む。主に元素状炭素であるということは、第１領域の少なくとも５０％の原子が元素状炭素であることを意味する。一実施形態では、第１領域の元素状炭素は主にｓｐ２結合炭素を含む。主にｓｐ２結合炭素であるということは、第１領域の少なくとも５０％の炭素がｓｐ２結合炭素であることを意味する。一実施形態では、第１領域の炭素にはホウ素や窒素などの不純物がドープされる。炭素には、インサイチュまたは注入によりドープすることができる。
【００６６】
一実施形態では、第１炭素領域２４２を形成するステップは、非晶質の炭素を堆積させるステップと、その後で熱アニールを実行して非晶質の炭素が主にｓｐ２結合炭素を含むようにするステップを有する。熱アニールのパラメータの例には、６０秒間７００℃で処理する急熱アニール（ＲＴＡ）がある。一実施形態では、プラズマ強化化学気相成長（ＰＥＣＶＤ）により、Ｃ2Ｈ2ガスを用いたチャンバで、５５０℃、５トル（Torr）の圧力で非晶質の炭素を堆積させる。堆積してすぐの状態では、非晶質の炭素は比較的に高抵抗率を有してもよい。炭素の抵抗はｓｐ２結合炭素の量が増えるにつれて低くなることがある。抵抗は炭素の厚さにより変わりうることに留意されたい。一実施形態では炭素の厚さはおよそ１００オングストロームであり、この厚みにより好適な抵抗率と再現性のある膜厚が実現する。炭素膜は１００オングストロームより厚くてもいいし、薄くてもよいことに留意されたい。例えば、炭素膜は抵抗率を下げるために１００オングストロームより薄く生成されることもある。熱アニールはプロセス５００のその他のステップの後で実行してもよいことに留意されたい。
【００６７】
ステップ５０４では、炭素を含む第２領域が形成される。ステップ５０４はステップ５０２と同様である。一実施形態では、第２領域は主に元素状炭素を含む。一実施形態では、第２領域の元素状炭素は主にｓｐ２結合炭素を含む。一実施形態では、第２炭素領域２４２を形成するステップは、非晶質の炭素を堆積させるステップと、その後で熱アニールを実行して非晶質の炭素が主にｓｐ２結合炭素を形成するようにするステップを有する。一実施形態では、第２領域の炭素にはホウ素や窒素などの不純物がドープされる。ステップ５０４は必ずしもステップ５０２の直後のステップでなくてもよいことに留意されたい。
【００６８】
ステップ５０６では、第１領域と第２領域との間でトンネル障壁を与える少なくとも１つの材料を含む第３領域が形成される。第３領域は第２炭素領域２４６の形成に先立って形成されてもよいことに留意されたい。第３領域の物質は、シリコン、ゲルマニウム、あるいはシリコンとゲルマニウムの組み合わせといった、少なくとも１つの半導体を含んでいてもよい。第３領域はシリコン−ゲルマニウム合金を含んでいてもよいし、シリコン領域とゲルマニウム領域に分かれていてもよい。半導体は、ドープされていなくてもよいし、低濃度にドープされていてもよい。一実施形態では、平衡状態において少なくとも１つの半導体が空乏化される。一実施形態では、少なくとも１つの半導体が、ｐ型ドーパントを含む第１領域の近傍に第１部分を、ｎ型ドーパントを含む第２領域の近傍に第２部分を有する。一実施形態では、トンネル障壁を与える少なくとも１つの材料は、絶縁体を含む。例えば、トンネル障壁を与える少なくとも１つの材料は、炭化ケイ素、二酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、ハフニウムシリコン酸化物、アルミニウムシリコン酸化物、あるいは酸化チタンのうち１つ以上を含んでいてもよい。
【００６９】
プロセス５００のステップが列挙される順番はこの通りである必要はない。また、プロセス５００のいくつかのステップは、別のステップの一部が他のステップ完了に先立って開始するように、異なる回数行われてもよい。
【００７０】
図６は炭素／トンネル障壁／炭素・ダイオード２０４をステアリング素子として用いるメモリアレイを形成するプロセス６００の一実施形態のフローチャートである。プロセス６００は図４Ｂに示されるメモリアレイ２１４などのメモリアレイを形成するために用いられてもよい。メモリアレイ２１４の形成は、ステップ６０２で基板を準備するところから始まる。基板は、単結晶シリコン、シリコン−ゲルマニウムやシリコン−ゲルマニウム−カーボンのようなＩＶ−ＩＶ族化合物、ＩＩＩ−Ｖ族化合物、ＩＩ−ＶＩＩ族化合物、これらの基板上のエピタキシャル層、または何らかの他の半導体材料などの、従来知られている任意の半導体基板とすることができる。基板は、その中に製造された集積回路を含んでいてもよい。例えば基板は、メモリアレイを読み出すためにおよびメモリアレイをプログラムするために、導体２０６および２０８に電気的に接続されている回路を含んでいてもよい。ステップ６０４では、基板上に絶縁層が形成される。絶縁層は、酸化シリコン、シリコン窒化物、または他の好適な絶縁材料とすることができる。
【００７１】
ステップ６０６では、複数の第１（下側）導体２０６が絶縁体上に形成される。ステップ６０６は、絶縁体上の複数の第１導体に材料を堆積させるステップを含んでいてもよい。導電層の絶縁層への接着を支援するために、絶縁層と導電層との間に接着層が含まれていてもよい。上を覆う導電層がタングステンである場合には、接着層として窒化チタンを用いることができる。導電層は、タングステン、または、タンタル、チタン、銅、コバルトを含む他の材料、またはそれらの合金など、従来知られている導電材料を備えていてもよい。導体レール２０６ａを形成する全ての層が堆積されると、ステップ７０６において、実質平行で実質同一平面上にある複数の導体２０６ａ形成するために好適なマスキングプロセスおよびエッチングプロセスを用いて、それらの層はパターン形成されエッチングされる。一実施形態では、フォトレジストが堆積され、フォトリソグラフィによってパターン形成され、層がエッチングされ、その後通常のプロセス技術を用いてフォトレジストが除去される。
【００７２】
次に、ステップ６０８において、複数の第１導体２０６の上および間に、誘電材料が堆積される。誘電材料は、酸化シリコン、シリコン窒化物、またはシリコン酸窒化物（silicon oxynitride）などの、既知の電気絶縁材料とすることができる。一実施形態では、誘電材料として、高密度プラズマ法によって堆積された二酸化シリコンが使用される。第１導体２０６の上面上の余分な誘電材料を除去し、誘電材料で分離された第１導体２０６の上面を露出させ、実質的に平面な表面を残してもよい。平面な表面を形成するための余分な誘電体の除去は、化学的機械的研磨（ＣＭＰ）または平坦化エッチバックなどの、従来知られている何れかのプロセスによって実行することができる。別の実施形態では、ダマシン法によって第１導体２０６を形成することができる。図７Ａ及び７Ｂはステップ６０８後の結果を示す。図７Ａは、基板７０２上に存在する複数の第１（下側）導体２０６、及び複数の第１導体２０６の間にある誘電体７０６を備えた下部絶縁体７０４を示す。図７Ｂは図７ＡのＡ−Ａ´線に沿った断面図を示す。
【００７３】
ステップ６１０では、ダイオードの電極２１３に用いられる材料の層が、少なくとも複数の下側導体２０６上に堆積される。ステップ６１０は、下側導体２０６上、及び複数の導体２０６の間に存在する誘導体７０６上にＴｉＮ層を堆積させるステップを含んでいてもよい。しかしながら、ダイオード電極２１３は、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、窒化タングステン、銅、及びアルミニウムなどの他の材料から形成されてもよい。
【００７４】
ステップ６１２、６１４、及び６１８では、炭素／トンネル障壁／炭素・ダイオード２０４に使われる支柱にパターン形成される材料の層が堆積される。説明を進めるに際し、トンネル障壁領域２４４が低濃度にドープされた半導体である一例を用いて説明する。しかしながら、トンネル障壁が絶縁体であってもよい。また、トンネル障壁領域２４４がドープされていなくてもよい。
【００７５】
ステップ６１２では、炭素領域２４２として機能する炭素の層が堆積される。一実施形態では、ステップ６１２は非晶質の炭素を堆積させるステップを含んでいる。一実施形態では、非晶質の炭素は、プラズマ強化化学気相成長（ＰＥＣＶＤ）により、Ｃ2Ｈ2ガスを用いたチャンバで、５５０℃、５トルの圧力で堆積される。一実施形態では炭素の厚さはおよそ１００オングストロームであり、この厚みにより好適な抵抗率と再生産可能な膜厚が実現する。炭素膜は１００オングストロームより厚くてもいいし、薄くてもよいことに留意されたい。一実施形態では、炭素の層にはホウ素や窒素などの材料がドープされる。炭素の層が堆積されてから、インサイチュまたは注入によりドープしてもよい。
【００７６】
ステップ６１４では、トンネル障壁２４４として機能する少なくとも１つの半導体を備えた１つ以上の層が、炭素の層の上に形成される。説明を進めるに際し、半導体の例としてシリコンが用いられる。一実施形態では、シリコンを堆積させている間にインサイチュドーピングが実行される。例えば、シリコンを堆積させている間、ｎ型及びｐ型のドーパント原子を供給するガスが供給される。しかしながら、インサイチュドーピングは必須ではない。一実施形態では、シリコンの層を堆積させた後でドーピングが実行される。例えば、シリコンの層を堆積させた後でイオン注入が実行されてもよい。ドーピング濃度は例えばおよそ７．０×１０17／ｃｍ3である。シリコンの層を堆積し、ゲルマニウムの層を堆積し、さらにシリコンの層を堆積するといった、多層の半導体が堆積されてもよいことに留意されたい。また、シリコン−ゲルマニウム合金、ポリゲルマニウム、または他の好適な半導体の組み合わせの層がステップ６１４において堆積されてもよいことに留意されたい。別の実施例では、トンネル障壁２４４として機能することになる絶縁体がステップ６１４において形成される。
【００７７】
ステップ６１６では、炭素領域２４６として機能する炭素の別の層が堆積される。一実施形態では、ステップ６１６は非晶質の炭素を堆積させるステップを含む。一実施形態では、非晶質の炭素は、プラズマ強化化学気相成長（ＰＥＣＶＤ）により、Ｃ2Ｈ2ガスを用いたチャンバで、５５０℃、５トルの圧力で堆積される。一実施形態では炭素の厚さはおよそ１００オングストロームであり、この厚みにより好適な抵抗率と再生産可能な膜厚が実現する。炭素膜は１００オングストロームより厚くてもいいし、薄くてもよいことに留意されたい。一実施形態では、炭素の層にはホウ素や窒素などの材料がドープされる。炭素の層が堆積されてから、インサイチュまたは注入によりドープしてもよい。図７Ｃ〜７Ｆは、図７Ｂの構造の上面の追加の層の構成を示す。具体的には、図７Ｃ〜７Ｆは図７Ａの断面図に垂直な視点から見たメモリアレイ２１４の断面図を示す。図７Ｃはステップ６１６後の結果を示す。
【００７８】
ステップ６１８では、メモリセルの下部電極２３４の材料が堆積される。下部電極２３４はＴｉＮによって形成されてもよい。しかしながら、ダイオード電極２１３はチタン、タンタル、窒化タンタル、タングステン、窒化タングステン、銅、及びアルミニウムなどの他の材料から形成されてもよい。下部電極２３４の材料は、化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）、原子層堆積（ＡＬＤ）およびスパッタリングを含む、様々な技術を用いて堆積させることができるが、これらの方法に限定されない。
【００７９】
ステップ６２０では、可逆的抵抗性スイッチング素子２０２の材料が堆積される。このステップでは多数の異なる種類の材料が堆積されてもよい。一実施形態では、可逆的抵抗性スイッチング素子２０２が金属酸化物（ＭｅＯX）から形成される。ＭｅＯXは、化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）、原子層堆積（ＡＬＤ）およびスパッタリングを含む、様々な技術を用いて堆積させることができるが、これらの方法に限定されない。一実施形態では、可逆的抵抗性スイッチング素子２０２はＧｅ2Ｓｂ2Ｔｅ5（ＧＳＴ）である。一部の実施形態では、炭素材料から可逆的抵抗性スイッチング素子２０２が形成される。炭素から形成される可逆的抵抗性スイッチング素子２０２は、非晶質と黒鉛炭素の任意の組合せを備えていてもよい。一実施形態では、可逆的抵抗性スイッチング素子２０２はカーボンナノチューブ（ＣＮＴ）である。
【００８０】
ステップ６２２では、上部電極２３２の材料が堆積される。上部電極２３２は、白金、ＴｉＮ、及びＴａＮなどを含む多種多様の材料から形成されてもよいが、これらの材料に限定されない。しかしながら、上部電極２３２はチタン、タンタル、タングステン、窒化タングステン、銅、及びアルミニウムなどの他の材料から形成されてもよい。上部電極２３２の材料は、化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）、原子層堆積（ＡＬＤ）およびスパッタリングを含む、様々な技術を用いて堆積させることができるが、これらの方法に限定されない。図７Ｄはステップ６２２後の結果を示し、上部電極２１３がＴｉＮから形成され、可逆的抵抗性スイッチング素子２０２が金属酸化物（ＭｅＯX）から形成される一例を示す。
【００８１】
ステップ６２４では、熱アニールが実行される。一実施形態では、熱アニールは、ステップ６１２及び６１６で堆積された非晶質の炭素の少なくとも一部を、ｓｐ２炭素結合を有する炭素にさせる働きをする。一部の実施形態では、少なくとも５０％の炭素がｓｐ２炭素結合を有する。一実施形態では、熱アニールは、添加されたドーパント全てを活性化させる働きも有する。熱アニールはステップ６１４で堆積されたシリコンをポリシリコンに変化させることもある。しかしながら、ポリシリコンの形成は必須ではない。熱アニールのパラメータの例には、６０秒間７００℃で処理する急熱アニール（ＲＴＡ）がある。しかしながら、他の温度や他の時間で処理が行われてもよい。
【００８２】
ステップ６２６では、ステップ６１０〜６２２で堆積される材料から支柱が形成される。任意の好適なマスキングプロセスおよびエッチングプロセスを用いて、支柱を形成することができる。例えば、フォトレジストを堆積させ、通常のフォトリソグラフィ技術を用いてフォトレジストをパターン形成し、エッチングすることができる。その後、フォトレジストを除去することができる。または、例えば二酸化シリコンなどのある別の材料のハードマスクを、下部反射防止コーティング（ＢＡＲＣ）を上面に有して、半導体層スタックの上面上に形成し、その後パターン形成してエッチングすることができる。同様に、ハードマスクとして、誘電体反射防止コーティング（ＤＡＲＣ）を用いることができる。アドバンスドパターニングフィルム（ＡＰＦ）などの他のハードマスク材料が、ＢＡＲＣやＤＡＲＣをハードマスクとして用いられてもよい。一部の実施形態では、各支柱が導体２０６の上に形成されるように、支柱は、下方の導体２０６とほぼ同一のピッチおよびほぼ同一の幅を有している。多少の位置ずれは許容することができる。図７Ｅは、ステップ６２４の後の結果を示している。図７Ｅでは、各支柱が、メモリ素子２０２に直列に接続された炭素／半導体／炭素・ダイオード２０４を有する１つのメモリセル２００に対応している。
【００８３】
ステップ６２８では、半導体支柱の上および間に誘電材料が堆積され、支柱間の間隙が埋められる。誘電材料は、酸化シリコン、シリコン窒化物、またはシリコン酸窒化物などの、既知の電気絶縁材料とすることができる。一実施形態では、誘電材料として二酸化シリコンが使用される。支柱の上面上の誘電材料が除去され、誘電材料で分離された支柱の上面が露出され、実質的に平面な表面が残される。余分な誘電体の除去は、ＣＭＰまたはエッチバックなどの、従来知られている何れかのプロセスによって実行することができる。
【００８４】
次に、複数の第２又は上側導体２０８がステップ６３０で形成される。複数の上側導体２０８の形成は、ステップ６２８で堆積された誘電材料の上、及び上部電極２３２の上面の上に、上側導体の材料を堆積させるステップを含んでいてもよい。導電層は、タングステン、または、タンタル、チタン、銅、コバルトを含む他の材料、またはそれらの合金など、従来知られている導電材料を備えていてもよい。材料はその後、実質平行で実質同一平面上にある複数の導体２０８を形成するために好適なマスキングプロセスおよびエッチングプロセスを用いて、パターン形成されエッチングされる。一実施形態では、フォトレジストが堆積され、フォトリソグラフィによってパターン形成され層がエッチングされ、その後通常のプロセス技術を用いてフォトレジストが除去される。複数の導体２０８の上および間に、誘電材料が堆積されてもよい。誘電材料は、酸化シリコン、シリコン窒化物、またはシリコン酸窒化物（silicon oxynitride）などの、既知の電気絶縁材料とすることができる。一実施形態では、誘電材料として、高密度プラズマ法によって堆積された二酸化シリコンが使用される。導体レール２０８の上面上の余分な誘電材料を除去し、誘電材料で分離された導体２０８の上面を露出させ、実質的に平面な表面を残してもよい。平面な表面を形成するための余分な誘電体の除去は、化学的機械的研磨（ＣＭＰ）または平坦化エッチバックなどの、従来知られている何れかのプロセスによって実行することができる。図７Ｆは上側導体２０８を形成した後の結果を示す。
【００８５】
本明細書で開示される一実施形態は、主に元素状炭素を含む第１領域と、主に元素状炭素を含む第２領域と、第１領域と第２領域との間にトンネル障壁を与える少なくとも１つの材料を含む第３領域と、を備えるダイオードを含む。第１領域の元素状炭素は、主にｓｐ２結合炭素を含んでいてもよい。同様に、第２領域の元素状炭素は、主にｓｐ２結合炭素を含んでいてもよい。第１領域と第２領域との間にトンネル障壁を与える少なくとも１つの材料は、少なくとも１つの半導体を含んでいてもよい。その少なくとも１つの半導体は、ドープされていなくてもよいし、低濃度にドープされていてもよい。第１領域と第２領域との間にトンネル障壁を与える少なくとも１つの材料は、絶縁体を含んでいてもよい。
【００８６】
本明細書で開示される一実施形態はダイオードを形成するステップを含む。その方法は、主に元素状炭素を含む第１領域を形成するステップと、主に元素状炭素を含む第２領域を形成するステップと、第１領域と第２領域との間にトンネル障壁を与える少なくとも１つの材料を含む第３領域を形成するステップと、を含む。第１領域を形成するステップと第２領域を形成するステップは、第１領域と第２領域に非晶質の炭素を堆積させるステップと、第１領域と第２領域の非晶質の炭素から主にｓｐ２結合炭素を形成するために熱アニールを実行するステップを含んでいてもよい。第１領域と第２領域との間にトンネル障壁を与える少なくとも１つの材料は、少なくとも１つの半導体を含んでいてもよい。その少なくとも１つの半導体はドープされていなくてもよいし、低濃度にドープされていてもよい。第１領域と第２領域との間にトンネル障壁を与える少なくとも１つの材料は、絶縁体を含んでいてもよい。
【００８７】
一実施形態は、複数の第１導体と、複数の第２導体と、クロスポイントアレイ構造内で複数の第１導体と複数の第２導体との間に構成される複数のメモリセルと、を備える不揮発性の記憶装置を含む。複数のメモリセルの各々は可逆的抵抗性スイッチング素子、及び可逆的抵抗性スイッチング素子に直列に接続されるダイオードを含む。ダイオードは、主にｓｐ２結合炭素を含む第１領域と、主にｓｐ２結合炭素を含む第２領域と、第１領域と第２領域との間にトンネル障壁を与える少なくとも１つの材料を含む第３領域と、を含む。
【００８８】
一実施形態は不揮発性の記憶装置を形成する方法を含む。その方法は複数の第１導体を形成するステップと、複数の第２導体を形成するステップと、クロスポイントアレイ構造内で複数の第１導体と複数の第２導体との間に構成される複数のメモリセルを形成するステップと、を備える。複数のメモリセルの個々を形成するステップは、可逆的抵抗性スイッチング素子を形成するステップと、可逆的抵抗性スイッチング素子に直列に接続されるダイオードを形成するステップを含む。ダイオードを形成するステップは、主にｓｐ２結合炭素を含む第１領域を形成するステップと、主にｓｐ２結合炭素を含む第２領域を形成するステップと、第１領域と第２領域との間にトンネル障壁を与える少なくとも１つの材料を含む第３領域を形成するステップと、を含む。
【００８９】
一実施形態は、主にｓｐ２結合炭素を含む第１領域と、主にｓｐ２結合炭素を含む第２領域と、第１領域と第２領域との間に少なくとも１つの半導体を含む第３領域と、を備えるダイオードを含む。
【００９０】
一実施形態は、主にｓｐ２結合炭素を含む第１領域を形成するステップと、主にｓｐ２結合炭素を含む第２領域を形成するステップと、第１領域と第２領域との間に少なくとも１つの半導体を含む第３領域を形成するステップと、を備えるダイオードを形成する方法を含む。
【００９１】
上述の本発明に係る詳細な記載は、実例及び描写を目的として用意されたものであり、本発明を開示した詳細な形態に限定又は制限することを意図したものではない。上記教示において多くの改良や変形例が可能である。開示される実施形態は、本技術の本質を最も良く表すために選ばれたものであり、当業者であれば、実用上の変形例において、本技術を様々な実施形態において最適に利用し、特定の用途に合致するように様々な改良を加えることができる。本技術の範囲は、添付される特許請求の範囲によって定義されるものである。
【図１Ａ】
2013514667.tif 000003
【図１Ｂ】
2013514667.tif 000004
【図１Ｃ】
2013514667.tif 000005
【図１Ｄ】
2013514667.tif 000006
【図１Ｅ】
2013514667.tif 000007
【図２Ａ】
2013514667.tif 000008
【図２Ｂ】
2013514667.tif 000009
【図２Ｃ】
2013514667.tif 000010
【図３Ａ】
2013514667.tif 000011
【図３Ｂ】
2013514667.tif 000012
【図４Ａ】
2013514667.tif 000013
【図４Ｂ】
2013514667.tif 000014
【図４Ｃ】
2013514667.tif 000015
【図４Ｄ】
2013514667.tif 000016
【図４Ｅ】
2013514667.tif 000017
【図５】
2013514667.tif 000018
【図６】
2013514667.tif 000019
【図７Ａ】
2013514667.tif 000020
【図７Ｂ】
2013514667.tif 000021
【図７Ｃ】
2013514667.tif 000022
【図７Ｄ】
2013514667.tif 000023
【図７Ｅ】
2013514667.tif 000024
【図７Ｆ】
2013514667.tif 000025
【国際調査報告】
2013514667.tif 000026
2013514667.tif 000027
2013514667.tif 000028