(57)【要約】  プローブカードアセンブリは、基板上に配置され、半導体ウェハの端子と接触するように構成された複数のプローブを含み得る。スイッチはプローブカードアセンブリ上に配置され、プローブカードアセンブリ上の電気的相互接続配線とのプローブの選択的な接続及び遮断を提供し得る。【選択図】図２
2013527426.tif 000002
【特許請求の範囲】
【請求項１】
ウェハ上に配置された複数の半導体素子を検査するためのプローブカードアセンブリであって、各半導体素子は複数の入力／出力端子を備え、
前記プローブカードアセンブリは、
剛性基板と、
前記基板により支持された電気的インターフェースと、
前記基板上に配置され、前記入力／出力端子のいくつかと接触するように構成された複数のプローブと、
電気的バスを備え、前記プローブのいくつかを電気的相互接続配線に相互接続する複数のスイッチと、
前記複数の半導体素子の不良素子の前記入力／出力端子に対応する各前記プローブを前記電気的相互接続配線から遮断することを可能にするように、前記スイッチを制御するための手段と、
を備える、プローブカードアセンブリ。
【請求項２】
前記電気的インターフェースを介して、前記ウェハ上の前記複数の半導体素子の既知の不合格素子のマップを受け取るための手段を更に備える、請求項１に記載のプローブカードアセンブリ。
【請求項３】
導通確認を実施するための手段を更に備える、請求項１に記載のプローブカードアセンブリ。
【請求項４】
前記複数の半導体素子の不良素子を決定するための過電流検出器を更に備える、請求項１に記載のプローブカードアセンブリ。
【請求項５】
前記電気的相互接続配線は、前記電気的インターフェースに電気的に接続され、
複数の第１スイッチを介して前記半導体素子の前記入力／出力端子のうちの第１端子に相互接続した第１電気的バスと、
複数の第２スイッチを介して前記半導体素子の前記入力／出力端子のうちの第２端子に相互接続した第２電気的バスと、を備える、請求項１に記載のプローブカードアセンブリ。
【請求項６】
前記複数の半導体素子の前記不良素子に対応する前記第２スイッチは、前記複数の半導体素子の前記不良素子の不良品が前記第１電気的バス上で検出された場合、前記複数の半導体素子の前記不良素子を前記第２電気的バスから遮断するように開放される、請求項５に記載のプローブカードアセンブリ。
【請求項７】
前記複数の半導体素子の前記不良素子を識別する障害情報を記憶するように構成されたメモリを更に備える、請求項１に記載のプローブカードアセンブリ。
【請求項８】
前記プローブカードアセンブリと前記検査器との間で障害情報を通信するように構成された通信インターフェースを更に備え、前記障害情報は前記複数の半導体素子の前記不良素子の識別を含む、請求項１に記載のプローブカードアセンブリ。
【請求項９】
前記電気的相互接続配線は電力バス及び信号バスを備える、請求項１に記載のプローブカードアセンブリ。
【請求項１０】
前記プローブカードアセンブリに提供された入力電力と前記半導体素子に供給された電力との間で電力変換を実施するように構成された電力変換器を更に備える、請求項１に記載のプローブカードアセンブリ。
【請求項１１】
前記スイッチは、電気機械式リレー、トランジスタ、サイリスタ、及び光結合電界効果トランジスタからなる群から選択される、請求項１に記載のプローブカードアセンブリ。
【請求項１２】
剛性基板と、
前記基板に連結した検査器インターフェースと、
前記検査器インターフェースに電気的に連結したバスと、
前記バスに連結したスルーレート変換器と、
前記基板上に配置され、前記スルーレート変換器に電気的に連結したプローブと、を備え、
前記スルーレート変換器は、前記バスと前記プローブとの間を通過する電子信号の前記スルーレートを修正する、プローブカードアセンブリ。
【請求項１３】
前記スルーレート変換器は、前記母線から前記プローブへと通過する電子信号のスルーレートを上げ、前記プローブから前記母線へと通過する電子信号のスルーレートを下げるように構成されている、請求項１２に記載のプローブカードアセンブリ。
【請求項１４】
前記スルーレート変換器と直列のスイッチを更に備え、前記スイッチは前記プローブを前記バスから選択的に接続及び遮断することが可能である、請求項１２に記載のプローブカードアセンブリ。
【請求項１５】
前記スイッチは、電気機械式リレー、トランジスタ、サイリスタ、及び光結合電界効果トランジスタからなる群から選択される、請求項１４に記載のプローブカードアセンブリ。
【請求項１６】
前記基板上に配置された複数のプローブと、
前記バスに連結した複数のスルーレート変換器と、を更に備え、各スルーレート変換器は前記複数のプローブの異なるプローブに接続し、前記バスと前記複数のプローブの前記異なるプローブとの間を通過する電子信号の前記スルーレートを修正するように構成された、請求項１２に記載のプローブカードアセンブリ。
【請求項１７】
半導体ウェハ上に配置された複数の端子を有する前記半導体ウェハを検査するためのプローブカードアセンブリであって、前記プローブカードアセンブリは、
剛性基板と、
前記基板により支持された電気的インターフェースと、
前記基板上に配置され、前記複数の端子の対応する端子と接触するように構成された複数のプローブと、
導通検査器と、
前記複数のプローブを前記導通検査器に相互接続させる複数のスイッチと、を備え
前記スイッチは前記導通検査器を前記複数のプローブの選択されたプローブに電気的に接続させることを可能にする、プローブカードアセンブリ。
【請求項１８】
前記導通検査器は、前記複数のプローブの選択されたプローブに十分なバイアス電圧を印加し、前記複数のプローブの１つのプローブと電気的に接触する前記複数の端子の１つの端子を通して電気的に接続した半導体素子上の保護ダイオードに順方向バイアスを印加するように構成されている、請求項１７に記載のプローブカードアセンブリ。
【請求項１９】
前記プローブカードアセンブリに供給された電圧を前記バイアス電圧へと変換するための手段を更に備える、請求項１８に記載のプローブカードアセンブリ。
【請求項２０】
前記複数のスイッチは、前記導通検査器を前記複数のプローブのいずれか１つのプローブに電気的に接続させることを可能にする、請求項１７に記載のプローブカードアセンブリ。
【請求項２１】
前記複数のプローブは前記プローブカードアセンブリ上に配置されたバスに電気的に接続し、前記バスは前記電気的インターフェースに電気的に接続しており、
前記複数のスイッチは前記バスへの接続のために前記複数のプローブの単一のプローブを選択することを可能にする、請求項１７に記載のプローブカードアセンブリ。
【請求項２２】
前記導通検査器を使用して前記プローブカードアセンブリの自己検査を実施するための手段を更に備える、請求項１７に記載のプローブカードアセンブリ。
【請求項２３】
前記スイッチは、電気機械式リレー、トランジスタ、サイリスタ、及び光結合電界効果トランジスタからなる群から選択される、請求項１７に記載のプローブカードアセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]  半導体素子の製造は、通常、ウェハ上で多数の半導体素子を作成することを含む。製造工程時、半導体素子は個片化(singulation)と呼ばれる工程で互いに切り離され得る。例えば、ウェハは半導体素子を互いに切り離すように切断され得る。そして、個片化された半導体素子は、他の電子素子へと組み込まれる及び／又は実装される。
【背景技術】
【０００２】
[0002]  様々な理由により、作成された半導体素子が正確に機能しないことが時々ある。従って、欠陥素子の識別を可能にするために、製造工程の様々な時点で半導体素子の検査が通常実施される。そして、欠陥素子は処分されるか、又は修復される場合もある。実施される検査の種類は、機能検査、速度検査、並びにソーティング及びバーン‐イン検査を含み得る。バーン‐イン検査は通常昇温状態で実施される。
【０００３】
[0003]  検査は、ウェハが個々の半導体素子へと個片化される前後で実施され得る。通常、検査の多くはウェハが個片化された後に実施されてきた。これは、ウェハレベルでの検査には多くの課題があったためである。例えば、バーン‐イン検査は、個片化され、実装された半導体素子上で通常実施される。実装された後で半導体素子が欠陥品であることが発覚すると、素子の実装費用は無駄になってしまう。
【発明の概要】
【課題を解決するための手段】
【０００４】
[0004]  いくつかの実施形態では、プローブカードアセンブリは、ウェハ上に配置された半導体素子の入力／出力端子と接触するように構成された複数のプローブを含み得る。プローブカードアセンブリ上に配置された複数のスイッチが、プローブのいくつかを電気的相互接続配線（electrical interconnect）に相互接続させ、電気的相互接続配線は電気的バスを含み得る。スイッチを制御するための手段が複数の半導体素子の不良素子の端子に対応するプローブを電気的相互接続配線から遮断することを可能にし得る。
【０００５】
[0005]  いくつかの実施形態では、プローブカードアセンブリは検査器インターフェース、検査器インターフェースに電気的に連結したバス、及びプローブを含み得る。スルーレート（slew rate）変換器が母線及びプローブに連結され、バスとプローブとの間を通過する電気的信号のスルーレートを修正するように構成され得る。
【０００６】
[0006]  いくつかの実施形態では、プローブカードアセンブリは、ウェハ上に配置された半導体素子の入力／出力端子と接触するように構成された複数のプローブを含み得る。導通検査器（continuity tester）及び複数のスイッチも含まれ得る。スイッチは、導通検査器を複数のプローブの選択されたプローブに電気的に接続させ得る。
【図面の簡単な説明】
【０００７】
【図１】[0007]  図１は、本発明のいくつかの実施形態による、ウェハと接触しているプローブカードアセンブリの図である。
【図２】[0008]  図２は、本発明のいくつかの実施形態によるプローブカードアセンブリの回路図である。
【図３】[0009]  図３は、本発明のいくつかの実施形態によるプローブカードアセンブリの交互配列の電気回路図である。
【図４】[0010]  図４は、本発明のいくつかの実施形態によるプローブカードアセンブリの交互配列の電気回路図である。
【図５】[0011]  図５は、本発明のいくつかの実施形態によるプローブカードアセンブリの交互配列の電気回路図である。
【図６】[0012]  図６は、本発明のいくつかの実施形態によるプローブカードアセンブリの図である。
【図７】[0013]  図７は、本発明のいくつかの実施形態によるプローブカードアセンブリを使用するための工程のフローチャートである。
【発明を実施するための形態】
【０００８】
[例示的な実施形態の詳細な説明]
[0014]  本明細書は、本発明の例示的な実施形態及び応用を記載している。しかし、本発明はこの様な例示的な実施形態及び応用、又は、例示的な実施形態及び応用が本明細書において動作する若しくは記載される様な方法に限定されない。更に、図面は、簡略図又は部分図であり、図中の要素の寸法は明確にするために誇張されるか、実際の縮尺と異なっている。加えて、本明細書において「上に（on）」、「に取り付けられる（attached to）」という用語を使用する際に、１つの物体（例えば、材料、層、基板）は、別の物体の「上に」あるか、又はこれ「に取り付けられる」ことができ、１つの物体が直接、別の物体の上にあるか、別の物体に取り付けられているか、又は、１つの物体と別の物体との間に介在する１つ以上の物体があるかどうかは問わない。また、方向（例えば、上方、下方、頂部、底部、側面、上、下、真下、真上、上部、下部、水平、垂直、「ｘ」、「ｙ」、「ｚ」）が与えられている場合、これらは相対的であり、単に例示を目的として、説明及び記述を容易にする目的のみで与えられており、限定することを目的としていない。更に、要素の列挙（例えば、要素ａ、ｂ、ｃ）を参照する場合、このような参照は、列挙された要素のいずれか１つの要素それ自体、列挙された要素の全てではないがいくつかの任意の組み合わせ、及び／又は、列挙された要素の全ての組み合わせを含むことを意図している。
【０００９】
[0015]  上記で触れたように、ウェハレベルで検査を実施することは、特にウェハ上に多数の（例えば数百又は数千の）半導体素子が存在する場合に困難なものになり得る。これらの素子を検査することは、通常、半導体素子の端子と検査回路との間で電気的接続を行うことを含む。電気的接続は、プローブカードアセンブリにより行われ得る。検査信号は、半導体被試験素子（ＤＵＴ）へと送られ、ＤＵＴが正確に動作しているかどうかを決定するために応答信号が監視され得る。検査信号はプローブアセンブリ上に配置された検査回路により生成される、又は、プローブカードアセンブリに接続した検査器により提供され得る。
【００１０】
[0016]  ウェハレベルの検査を実施する場合、非常に多くのＤＵＴへの入力及び出力信号が潜在的に必要となるであろう。検査器の容量やプローブカードの費用への影響に制限があるため、多くの入力及び出力信号に対応することは難しいであろう。例えば、プローブカードを通る多数の入力及び出力信号に対応することは、ウェハ‐レベルのプローブカードアセンブリに対して、費用のかかる、インピーダンスが制御された多層基板設計を含み得る。この様なウェハ‐レベルのプローブカードアセンブリは、いくつかの種類の検査に使用されてきたが、ウェハレベルで検査を実施することは経済的ではなかった。例えば、バーン‐イン検査は、通常実施するのに数時間掛かる。従って、バーンイン検査のために費用のかかるウェハ‐レベルのプローブカードアセンブリをつなげることは望ましくない。
【００１１】
[0017]  ウェハ‐レベルのプローブカードアセンブリの費用を低減させる1つの手法は、ウェハ上のいくつかの半導体素子のみに電気的接続を提供することである。しかし、この様な低減した相互接続配線のプローブカードアセンブリを使用することは、ウェハを完全に検査するためにプローブカードアセンブリにより何度もウェハ位置を変え、タッチダウンさせなければならないため、検査時間が増加する。検査時間は必要なタッチダウンの数により直接増えるため、バーン‐イン検査を実施する場合にこれはかなりの不利益となる。
【００１２】
[0018]  従って、ウェハ‐レベルのプローブカードアセンブリは、他の用途の中でも、ウェハレベルのバーン‐イン検査を実施する場合に利益をもたすように考案された。図１は、本発明のいくつかの実施形態によるプローブカードアセンブリの概略図を提供する。１００で概して示されるプローブカードアセンブリは、ウェハ１５０上に配置された複数の半導体素子１５２を検査するために使用され得る。半導体素子１５２は、各々が複数の入力／出力端子１５４を含み得る。入力／出力端子は、例えば接着パッド、接触素子（例えば、弾性ばね接触子）であってよい。入力／出力端子は、半導体素子のための信号及び電源入力及び出力に対応し、半導体素子の通常の動作時に使用され、又は、特別な入力／出力端子が検査時にのみ使用され得る。
【００１３】
[0019]  プローブカードアセンブリ１００は、複数の入力／出力端子に接触するように構成された複数のプローブ１０２を含み得る。すなわち、プローブの空間的構成は、入力／出力端子の空間的構成に対応し得る。従って、プローブカードアセンブリ１００及びウェハ１５０を合わせると、プローブ１０２は、端子１５４の対応する端子と接触する。プローブ１０２は、以下で詳細に記載する様に、1つ以上の基板１０４上に配置され得る。基板は剛性であり得る。例えば、剛性基板はセラミック材料を含み得る。別の例として、有機材料を含む半剛性基板は、金属材料を含むスティフナ（stiffener）に連結してもよい。例えば、ばね接触子プローブ（例えば、片持ち梁）、針プローブ、膜プローブ等を含む様々なタイプのプローブを使用することができる。
【００１４】
[0020]  プローブカードアセンブリ１００は、プローバ（図示せず）又は他の装備へと取り付けられ得る。従って、プローブカードアセンブリはプローブに機械的にインターフェース接続し（interface to）得る。プローブカードアセンブリをプローバに機械的にインターフェース接続する様々な方法が使用され得る。例えば、プローブカードアセンブリは、ヘッドプレート、挿入リング、又はプローブの他の要素にインターフェース接続し得る。
【００１５】
[0021]  プローブカードアセンブリ１００は、検査ヘッド（図示せず）又は検査器（図示せず）への電気的インターフェース１１０も含み得る。例えば、電気的インターフェースは、ゼロ挿入力コネクタ、ポゴピン等を含む様々な手段により提供され得る。電気的インターフェース１１０は、基板１０４上に載置され、そうでなければ基板１０４により支持され得る。電気的インターフェースは、電力がプローブカードアセンブリ１００に供給されるように電気的接続を提供し得る。電気的インターフェース１１０は、プローブカードアセンブリ１００と検査器との間での検査及び応答信号の送信及び受信、並びにプローブカードアセンブリと検査器との間での制御及びステータス信号の送信及び受信を提供し得る。従って、検査器は、ＤＵＴに電力を供給し、ＤＵＴを検査するために使用する信号を生成し、ＤＵＴからの応答を監視し、プローブカードアセンブリ１００を制御するために使用され得る。
【００１６】
[0022]  プローブカードアセンブリ１００上には複数の検査素子１０６も配置され得る。検査素子は、能動集積回路であってよく、又、検査回路を含んでよく、以下で更に記載する様々な例を含む。検査素子は、例えば、半導体素子、ドーターカード、マルチ‐ダイモジュール等であってよい。相互接続配線１０８は、プローブカードアセンブリ１００上に含まれ、プローブ１０２、検査素子１０６、及び電気的インターフェース１１０を相互接続させ得る。
【００１７】
[0023]  図２は、本発明のいくつかの実施形態によるプローブカードアセンブリ２００の回路図であり、プローブカードアセンブリ上の検査素子２０６は、プローブカード上の電気的相互接続配線２０８へのプローブ２０２の選択的な相互接続を可能にするスイッチ２１２を備える。プローブ２０２は、上述するプローブ１０２に類似しており、プローブカードアセンブリ２００はウェハ１５０の検査のために使用され得る。プローブカードアセンブリの構成要素は、基板２０４に載置され、取り付けられ、そうでなければ配置され得る。基板２０４は基板１０４に類似しており、プローブカードアセンブリは１つ以上の基板を含み得る。プローブ２０４は複数のプローブ基板に取り付けられ、複数のプローブ基板は、例えば以下に更に記載する様に、主基板に取り付けられ、そうでなければ連結され得る。検査素子２０６は、主基板上に載置され、又はドーター基板上に載置され、ドーター基板は主基板に取り付けられる、そうでなければ連結され得る。
【００１８】
[0024]  １つ以上の電気的相互接続配線２０８は、例えばバス２１４であってよい。バスは、電力配信、信号配信等のために使用され得る。バスは、半導体素子１５２と検査信号を生成／監視するために使用される検査回路との間の接続の数を低減させるために使用され得る。例えば、バスはメモリ半導体素子に対して、いくらかの制御信号（例えば、読み取り／書き取り信号）、データ線、アドレス線、及び電力線を提供し得る。特定の例として、データ線はメモリ素子に対してバスとなり、共通のアドレス線及び個々のチップは、データを読み取り書き込むための１つ以上のメモリ素子を選択するために使用される信号を選択し得る。
【００１９】
[0025]  ウェハレベルのバーン‐インを実施する際に起こり得る１つの課題は、ウェハ上の不良半導体素子の存在である。実装された半導体素子のバーン‐インを実施する際、バーン‐インの前に半導体素子を検査することにより、不良半導体素子を選別して除くことが可能である。一方、ウェハ上では、１つ以上の不良半導体素子が存在し得る。不良半導体素子は母線全体を不良品にし得る。不良半導体素子の場所又は位置はウェハごとに異なるため、不良半導体素子を隔離することは難しい。より規模の大きいウェハの場合、１つのウェハ上に少なくとも１つの不良半導体素子が存在する可能性がかなりあるため、この様な状況では実行不可能であろう。
【００２０】
[0026]  プローブ２０２と電気的バス２１４との間のスイッチ２１２は、半導体素子の不良素子（例えば１５２ａ）を電気的相互接続配線２０８から遮断するために使用され得る。例えば、バーン‐イン検査は、半導体素子１５２の不良素子を決定し、そして半導体素子の不良素子を電気的相互接続配線２０８から隔離するためにスイッチ２０６を開放することを含み得る。
【００２１】
[0027]  特定の例として、電気的相互接続配線２０８は、第１電気的バス２１４ａ及び第２電気的バス２１４ｂを含み得る。不良ＤＵＴは、第１電気的バス上の入力／出力エラーを検出することにより検出され得る。不良ＤＵＴ（例えば１５２ａ）が検出されると、第１電気的バス２１４ａ及び第２電気的バス２１４ｂの各々に接続されたＤＵＴの端子に対応するスイッチ（例えばスイッチ２１２ａ、２１２ｂ）が開放され、これによりＤＵＴはバスから遮断され得る。例えば、不良ＤＵＴは電力及び信号バスから遮断され得る。
【００２２】
[0028]  不良半導体素子を完全に遮断することができるように、十分なスイッチ２１２がプローブカードアセンブリ上に備えら得る。そして、半導体素子の他の端子に対応する他のスイッチ（例えばスイッチ２１２ｃ）も開放され、不良半導体素子１５２ａに接続された全てのプローブ２０２を、電気的相互接続配線２０８から完全に遮断し得る。すなわち、不良半導体素子の全ての入力／出力端子が電気的に遮断され得る。これは、バス信号、非バス信号、電力信号等を含み得る。不良素子を完全に遮断することは、様々な理由で有益となり得る。まず、半導体素子が不良品であった場合、素子からのあらゆる残りの接続した入力及び出力が（例えば短絡回路又は過負荷の母線を引き起こすことにより）潜在的に他の素子を不良品にする、又は、不良品になったように見せ得る。更に、不良半導体素子を遮断することにより、検査時の全体の電力消費(例えば検査器からの電力又は電力供給)を低減させることができる。更に、入力／出力端子を完全に遮断するためにスイッチを提供することにより、複雑な抵抗ネットワークを避けることができ、プローブカードアセンブリ全体の設計を簡易化することができる。
【００２３】
[0029]  スイッチ２０６は、電気的インターフェース２１０、例えば制御線２２０を通して、制御回路２１８又は直接検査器により制御され得る。制御回路２１８は、検査素子２０６上の他の機能も制御し得る。制御回路２１８は電気的インターフェース２１０に接続され、検査器又はプローブカードアセンブリの動作を制御する他の装備との導通が可能な制御インターフェースを提供し得る。ここでは、各検査素子２０６と電気的インターフェース２１０との間に個々の接続が示されるが、これは必須ではない。例えば、制御インターフェースは検査素子間との間を母線で結ばれ、又はデイジーチェーン連結し、（例えば個々の検査素子のアドレッシングを使用する）相互接続配線の数を低減させることができる。制御インターフェースは、並列データ、直列データ、又はこれらの組み合わせを使用し得る。
【００２４】
[0030]  スイッチ２０６は、様々な異なる構成要素のタイプのいずれかであり得る。例えば、スイッチは、電気機械式リレー、又は、固体スイッチであり得る。様々なタイプの固定スイッチが使用され、例えばトランジスタ、サイリスタ、光結合トランジスタ（例えば、光結合の金属酸化膜半導体電界効果トランジスタ）等を含み得る。全てのスイッチが同じタイプである必要はない。例えば、第１のタイプのスイッチ（例えば、電気機械式リレー）は高電流線（例えば、電力線）上で使用され、第２のタイプのスイッチ（例えばトランジスタ）は低電流線（例えば信号線）上で使用され得る。スイッチは、半導体素子に供給される複数の電圧レベルから電力供給され得る。例えば、能動スイッチは、被検査素子に対する通常の電圧制限を超える信号（例えば、接地よりも低い信号電圧、又は、半導体素子に提供される正電源供給レールよりも高い信号電圧）を通過させる供給源から電力供給され得る。これは、例えば以下に更に記載する様に、導通検査に役立ち得る。
【００２５】
[0031]  半導体素子の不良素子を決定するための様々な方法が使用され得る。例えば、半導体素子の不良素子は、半導体素子を検査することにより決定され得る。検査は、プローブを通して検査信号を半導体素子に提供し、プローブを通して半導体素子から受信した応答信号を確認することにより実施され得る。検査信号は、（例えばプローブカードアセンブリ上に配置された検査回路（図示せず）を使用して）プローブカードアセンブリにより生成される、又は、検査信号は検査器により生成され、電気的インターフェースを通してプローブカードアセンブリに提供され得る（電気的インターフェース２１０は電気的インターフェース１１０と類似し得る）。不良素子に関する情報は、検査器インターフェースを通してプローブカードアセンブリへと報告され得る。従って、検査回路及び検査インターフェースは、半導体素子の不良素子を決定するため手段の例を各々提供する。
【００２６】
[0032]  別の例として、既知の不合格素子のマップがプローブカードアセンブリに提供され得る。例えば、ウェハレベルの検査が実施されて、素子の既知の不合格素子のウェハマップが作成され得る。検査は、プローブカードアセンブリを使用して実施される、又は、異なるプローブカードアセンブリを備える異なる検査場を使用して実施され得る。素子の既知の不合格素子のマップは、例えば電気的インターフェース２１０を通してプローブカードアセンブリにより受け取られ得る。必要であれば、プローブカードアセンブリは、素子の既知の不合格素子のマップを記憶するためのメモリ２１６を含み得る。従って、素子の不合格素子のマップを受け取ることは、素子の不良素子を決定するための手段の別の例を提供している。あるいは、又は、更に、メモリは、（例えば、機能検査、過電流等を通して）プローブカードアセンブリにより不良品として検出された半導体素子を識別する障害情報を記憶するために使用され得る。電気的インターフェース２１０は、プローブカードアセンブリと検査器との間で障害情報及び／又はウェハマップを交換する通信インターフェースを含み得る。
【００２７】
[0033]  不良半導体素子は様々な方法で検出され得る。例えば、不良半導体素子は、プローブカード又は検査器上に配置された検査回路により、検査中の応答信号のエラー（例えば０縮退故障（stuck at zero）、１縮退故障（stuck at one）、又は短絡された端子）から検出され得る。別の例として、不良半導体素子は、端子上の過度の電力排出（例えば短絡電力端子）又は導通の欠如（例えば開放回路）から検出され得る。従って、必要であれば、プローブカードアセンブリ上の検査素子２０６は、開放及び短絡回路を検出するための検査回路を含み得る。
【００２８】
[0034]  例えば、図３は、過電流検出器（overcurrent detector）３２０及び導通検出器（continuity detector）３２２を含む、本発明のいくつかの実施形態によるプローブカードアセンブリ３００の電気回路図である。導通検出器は導通検査器の一例である。プローブカードアセンブリ３００は、プローブカードアセンブリ２００と概ね類似する特徴を含み得る（例えば、プローブ３０２、電気的相互接続配線３０８、電気的インターフェース３１０、スイッチ３１２、及び母線３１４は、プローブ２０２、電気的相互接続配線２０８、電気的インターフェース２１０、スイッチ２１２、及び母線２１４と概ね類似する）。プローブカードアセンブリ３００は、プローブカードアセンブリ２００に類似して機械的に構成され得る（例えば、プローブカードアセンブリ３００は、プローブ３０２、検査素子３０６、機械的インターフェース３１０等の構成要素が配置された１つ以上の基板を含み得る）。必要であれば、プローブカードアセンブリ３００は、不良素子のマップ及び障害情報を記憶するための（例えば上述するメモリ２１６の様な）メモリを含み得る。
【００２９】
[0035]  検査素子３０６は、いくつか又は全てのスイッチ３１２に関連する過電流検出器３２０を含み得る。過電流検出器３２０は、過度の電流が出される時を検出し、関連するスイッチ３１２を開放させ得る。更に、不良半導体素子の１つの端子上で過度の電流が検出されると、不良半導体素子の全ての端子に対応するスイッチが開放され、不良半導体素子を完全に遮断し得る。例えば、スイッチの制御は、制御回路３１８を通して過電流検出器と連動し得る。
【００３０】
[0036]  １つ以上の導通検出器３２２もプローブカードアセンブリ上に含まれ得る。例えば、各検査素子３０６は（図示する様に）導通検出器を含んでよく、又は、１つの導通検出器がプローブカードアセンブリ上に備えられ、各バスに選択的に接続してもよい。従って、必要であれば、（制御回路３１８の制御下にあるスイッチ３１２を通して）導通検出器３２２を連続的に各プローブ３０２に接続させて、プローブが対応する端子に接触していることを検証することにより、導通確認が実施され得る。導通検出器は、半導体素子の入力回路内に含まれる保護ダイオードに、順方向バイアスに十分な電圧及び電流を提供することにより、動作し得る。(不良半導体素子又はプローブと対応する端子との間の接触の欠如のため)開放回路が存在する場合、ほとんど又は全く電流が流れない。従って、(不良半導体素子又はプローブと対応する端子との間の接触の欠如により)開放回路の検出が得られる。
【００３１】
[0037]  半導体の保護ダイオードに、順方向バイアスに十分な電圧を提供するために、導通検出器３２２は、上記で触れた様に半導体素子に提供されるのを超える電圧供給源が提供され得る。例えば、導通検出器には、半導体素子内の保護ダイオードに順方向バイアス電圧を提供するために、約０．６ボルト接地以下の電圧（あるいは、約０．６ボルト正電源供給レールを上回る電圧）を発生させる供給源が提供され得る。導通検出器に対する供給電圧は、例えば以下で更に記載する技術を使用して、プローブカードアセンブリ上で生じ得る。
【００３２】
[0038]  プローブカード上に導通検出器３２２を含むことの代替案として、検査器は、導通信号をプローブカードに送ることにより、導通検査を提供するために使用され得る。スイッチ３１２は、必要に応じて導通検査信号を検査器から複数のプローブへと切り替えるために使用され得る。
【００３３】
[0039]  導通検査は、誤った検査結果（例えば、ＤＵＴとプローブカードアセンブリとの間に相互接続配線上の問題がある場合に、ＤＵＴが不良品であると誤って報告すること）の発生率を低減させるために役立ち得る。例えば、プローブカードアセンブリはウェハに接触して、導通検査は、対応する端子に接触すべき各プローブに対して実施され得る。全ての接続が認められる場合、追加の検査（例えば、バーン‐イン検査）が実施され得る。いくつかの接続が失われている場合、ウェハに対するプローブカードアセンブリの調整が実施され、導通検査が繰り返され得る。例えば、失われた接続のあるパターンは、プローブカードアセンブリとウェハとの間に位置合わせ上の問題があることを示し得る。従って、接続が失われている場合、プローブカードアセンブリの調整（例えば、自動又は手動）、ウェハの調整（例えば、ウェハが置かれているステージを移動させる）、又は両方の調整が実施され得る。
【００３４】
[0040]  特定の例として、ウェハは、初期の接触が検知されるまで、プローブカードアセンブリに向って上方に移動させられ得る。そして、ウェハは、導通検査により十分な数の接続が認めらるか、他の所定の基準（例えば最大変位）に達したことが示されるまで、プローブカードアセンブリの近くに移動させられ（プローブと端子との間の電圧を高め）得る。
【００３５】
[0041]  また、導通検出器３２２は、例えば短絡回路、開放回路、又は両方を検出するために、プローブカードアセンブリ３００の自己検査を実施するために使用され得る。プローブ３０２間、電気的接続間３０８、及び電気的インターフェース３１０内の短絡回路が検出され得る。例えば、導通検出器３２２は、（例えば、スイッチ３０２を通して制御回路３１８の制御下で）対のプローブに接続され得る。従って、導通は短絡回路の存在を示している。更なる特定の例として、Ｎ個のプローブを検査するために、導通検出器はＮ個のプローブのうちの１番目のものに電圧を印加するように接続され、残りのＮ‐１個のプローブは接地接続され得る。電流が流れる場合、これは２つ以上のプローブ間に短絡回路があることを示し得る。電流が流れない場合、Ｎ個のプローブのうちの２番目のものに電圧を印加し、残りのＮ‐１個（又は、１番目のプローブは既に検査されているため、省略することができるので、必要であればＮ−２個）のプローブを接地させることにより、検査を継続し得る。この工程は、全てのＮ個のプローブが、他のプローブに対する短絡回路を確認されるまで繰り返され得る。類似の短絡回路検査が、電気的インターフェースに対して実施され、電気的インターフェースの各線が確認され得る。
【００３６】
[0042]  電気的インターフェース３１０上で開放回路を検出するために、電気的インターフェースの個々の全ての線を共通電気路（例えば接地）に接続させる短絡固定具が使用され得る。個々の線の共通電気路に対する導通の欠如は、開放回路があることを示す。プローブ３０２上で開放回路を検出するために、同様に短絡ウェハをプローブと接触させ、各プローブに対する導通が検証され得る。自己検査を管理することは、制御回路３１８により、又は、マイクロプロセッサ若しくはマイクロコントローラといったプローブ上に配置された追加の回路（図示せず）によって実施され得る。従って、プローブカードの自己検査は、外部の能動電子素子装備を使用せずに実施することができる。自己検査時間は、例えば１つ以上の導通検出器を使用して複数の検査を並行して実施することにより減少させることができる。
【００３７】
[0043]  プローブカードアセンブリ３００は、過電流検出器３２０と導通検出器３２２の両方を含むように示されるが、これは必須ではない。いくつかの実施形態では、プローブカードアセンブリは一方だけを含み、他方を含まなくてよい（例えば、導通検出器ではなく過電流検出、又はその逆）。更に、過電流検出器３２０はプローブ３０２毎に対応するように提供される必要はなく、全てのプローブ３０２に対して提供されなくてもよい。
【００３８】
[0044]  追加の回路もプローブカードアセンブリ上に設けられてよく、これはウェハレベルのバーン‐イン検査及び他の検査の実施において役立ち得る。例えば、バーン‐イン検査時、ウェハ上の半導体素子の機能検査が実施され得るが、この検査は半導体素子の最高動作速度で実施される必要がない。従って、低減された信号エッジ速度がプローブカードアセンブリ上で使用され、プローブカードアセンブリの費用を更に低減させるのに役立ち得る。
【００３９】
[0045]  例えば、図４は検査素子４０６内にスルーレート変換器４２４を含む、本発明のいくつかの実施形態によるプローブカードアセンブリ４００の回路図である。プローブカードアセンブリ４００は、プローブカードアセンブリ２００、３００と概ね類似する特徴を含み得る（例えば、プローブ４０２、電気的相互接続配線４０８、電気的インターフェース４１０、スイッチ４１２、バス４１４、及び制御回路４１８は、プローブ２０２、３０２、電気的相互接続配線２０８、３０８、電気的インターフェース２１０、３１０、スイッチ２１２、３１２、バス２１４、３１４、及び制御回路２１８、３１８と概ね類似する）。プローブカードアセンブリ４００は、プローブカードアセンブリ２００、３００に類似して機械的に構成され得る（例えば、プローブカードアセンブリ４００は、プローブ４０２、検査素子４０６、機械的インターフェース４１０等の構成要素が配置された１つ以上の基板を含み得る）。必要であれば、プローブカードアセンブリ４００は、不良素子のマップ及び／又は障害情報を記憶するための（例えば上述するメモリ２１６の様な）メモリを含み得る。必要であれば、プローブカードアセンブリ４００は、上述する様に過電流検出器、導通検出器、又は両方を含み得る。
【００４０】
[0046]  スルーレート変換器（slew rate converter）４２４は、入力又は出力信号をＤＵＴの信号端子に提供する信号線（例えば、バス４１４ｂ）に含まれ得る。例えば、スルーレート変換器は、ＤＵＴに／ＤＵＴから提供される高速入力出力信号を電気的相互接続配線４０８上の低速エッジ速度信号へと変換し得る。スルーレート変換器４２４は、電力をＤＵＴの端子に供給するための電力線（例えばバス４１４ａ）には必要ではない。
【００４１】
[0047]  スルーレート変換器４２４は、電気的相互接続配線４０８から検査中の素子に入力又は出力信号を提供するプローブ４０２へと通過する電気的信号のスルーレートを高めるように構成され得る。すなわち、プローブカードアセンブリ又は検査器上の検査回路により生成される信号は、低いスルーレートを有するが、このスルーレートは信号がプローブとＤＵＴの端子との間の接続を介してＤＵＴへと通過する前に、スルーレート変換器により高められ得る。反対に、スルーレート変換器４２４は、プローブ４０２から電気的相互接続配線４０８へと通過する電気的信号のスルーレートを下げ得る。すなわち、ＤＵＴにより生成される高いスローレート信号は、端子及びプローブ接続を通して受信され、検査器又はプローブカードアセンブリ上の検査回路へと通過する低いスルーレート信号に変換され得る。プローブカードアセンブリ上で更に低いスルーレート信号を使用することにより、低減したクロストークが得られ、費用のより低い回路板レイアウトを可能にし得る。例えば、更に低いスローレート信号を使用することは、特別な誘電材料、インピーダンス制御、特別なビア、及び信号面（signal plane）の使用を避けることを可能にし得る。更に低いスルーレート信号では、この様な検査を高速で実施する必要がないため、バーン‐イン検査中に使用され得る。特定の例として、ＤＵＴは数千メガヘルツ、更にはギガヘルツのレートで動作し得る。しかし、バーンイン検査中の信号移行レートは、数百メガヘルツ以上である必要がない。従って、ＤＵＴにより提供されるスルーレートは、プローブカードアセンブリ内の信号上で使用されるスルーレートから１桁以上異なり得る。
【００４２】
[0048]  スルーレート変換器は、（例えば論理ハイレベルから論理ローレベルへ、又はその逆への）信号移行時に、信号電圧対時間における変化のレートを変えることにより信号のスルーレートを変更し得る。例えば、信号のスルーレートを下げることにより、信号の高周波成分が低減し、信号により生成されている干渉（例えばクロストーク）の可能性を低減させることに役立ち得る。
【００４３】
[0049]  スルーレート変換は、定常状態入力及び出力電圧を変更することなく実施され得る。例えば、倫理信号に対して、論理ハイ電圧レベル及び論理ロー電圧レベルを保ち得る。この様な場合、スルーレートが上がると、論理レベル間の移行は、スルーレート変換器の入力よりも出力において速く達成される新しい論理レベルとなり得る。反対に、スルーレートが下がると、論理レベル間の移行は、スルーレート変換器の入力よりも出力において遅く達成される新しい論理レベルとなり得る。
【００４４】
[0050]  必要であれば、スルーレート変換に加えて、電圧レベル変換もプローブカードアセンブリ内に含まれ得る。例えば、ＤＵＴ上で使用される低電圧振幅信号は、ＤＵＴから検査器（又はプローブカードアセンブリ上の検査回路）へと通過する際に増幅され、プローブカードアセンブリ上で使用される高電圧振幅信号は、検査器（又はプローブカードアセンブリ上の検査回路）からＤＵＴへと通過する際に減衰され得る。例えば、スルーレート変換器は、スルーレート変換器を通過する信号の電圧レベルを調整するために増幅器及び減衰器を含み得る。これは、プローブカードアセンブリ上で雑音排除性を高めるのに役立ち、更に費用の低い回路基板レイアウト技術を再び使用させ得る。具体的な例として、ＤＵＴにより使用される電圧差は、論理０と論理１との間の電圧差の１０分のいくつかにすぎないであろう。この小さい電圧差はプローブアセンブリ上のいくつかの電圧の電圧差に変換され得る。
【００４５】
[0051]  また、プローブカードアセンブリのレイアウトは、プローブカードアセンブリ上に電力変換器を提供することにより簡略化され得る。例えば、多くのＤＵＴは、検査素子に電力供給するためにプローブカードアセンブリ上で使用された供給電圧とは異なり得る複数の供給電圧を使用する。プローブカードアセンブリ内に分散型電力変換器を含むことは、プローブカードアセンブリ内で使用され得る電力平面の数を低減させ得る。
【００４６】
[0052]  例えば、図５は検査素子５０６内に電力変換器５２４を含む、本発明のいくつかの実施形態によるプローブカードアセンブリ５００の回路図である。プローブカードアセンブリ５００は、プローブカードアセンブリ２００、３００、４００と概ね類似する特徴を含み得る（例えば、プローブ５０２、電気的相互接続配線５０８、電気的インターフェース５１０、スイッチ５１２、バス５１４及び制御回路５１８は、プローブ２０２、３０２、４０２、電気的相互接続配線２０８、３０８、４０８、電気的インターフェース２１０、３１０、４１０、スイッチ２１２、３１２、４１２、バス２１４、３１４、４１４、及び制御回路２１８、３１８、４１８と概ね類似する）。プローブカードアセンブリ５００は、プローブカードアセンブリ２００、３００、４００と類似して機械的に構成され得る（例えば、プローブカードアセンブリ５００は、プローブ５０２、検査素子５０６、機械的インターフェース５１０等の構成要素が配置された１つ以上の基板を含み得る）。プローブカードアセンブリ５００は、上述する様に、メモリ２１６、過電流検出器３２０、導通検出器３２２、及びスルーレート変換器４２４といった要素のいずれの組み合わせも含み得る。必要であれば、プローブカードアセンブリ５００は、不良素子のマップ及び障害情報を記憶するための（例えば上述するメモリ２１６の様な）メモリを含み得る。
【００４７】
[0053]  電力変換器５２４は、電力入力５３０を受け取り、検査素子５０６に対して内部電力を提供すると共に、ＤＵＴに電力を供給するための電力端子に対応するプローブ５０２ａに電力出力を提供し得る。上述する様に、スイッチ５１２は、（例えば不良ＤＵＴが検出された場合に）プローブ５０２を電力変換器５２４から遮断し得る。必要であれば、電力変換器５２４は、電圧変換、電圧調整、遠隔検知、及び過電流検出／保護のいずれかを含み得る。必要であれば、電圧／電流のランプアップ及びランプダウンも電力変換器５２４内に提供され得る。電力変換器の動作は、制御回路５１８により制御され得る。
【００４８】
[0054]  電力変換器５２４への電力入力５３０は、様々な電源により提供され得る。例えば、電力入力は、検査器又はプローブカードアセンブリ５００が使用される検査場により提供される未調整の大電力（bulk power）であり得る。別の例として、電力入力５３０は、プローブカードアセンブリにインターフェース接続する外部電力供給源により提供され得る。また別の例として、電力入力は、所定の出力電圧に対してプログラムされた検査器からの出力信号であり得る。
【００４９】
[0055]  電力入力５３０をＤＵＴにより使用される電圧／電流に変換するために、様々な技術が電力変換器５２４において使用され得る。例えば、電力変換器５２４は、制御回路５１８により制御されるプログラム可能な電力供給源を含み得る。別の例として、電力変換器５２４は高効率のＤＣ‐ＤＣ変換器を含み得る。
【００５０】
[0056]  ウェハ信号上で半導体素子に供給される電力を生成するために電力変換器５２４を使用することは、プローブカードアセンブリのレイアウトを簡略化するのに役立ち得る。例えば、プローブカードアセンブリのプリントされた回路基板中に電力を分配するために、単一の電力面が使用され得る。電力は、検査素子５０６により、検査素子及びＤＵＴにより実際に使用される複数の電圧／電流に変換され得る。
【００５１】
[0057]  メモリ、過電流検出、導通検出、スルーレート変換及び電力変換等の様々な要素を図２〜図５の様々な実施形態において記載してきたが、プローブカードアセンブリは上記特徴の別の組み合わせも含み得ることを理解されたい。上記する様に、図２〜図５のいずれのプローブカードアセンブリも、他の図の実施形態から１つ以上の要素を含み得る。すなわち、プローブカードアセンブリの実施形態は、図２〜図５に示すいずれかの１つ以上の要素の実施形態を含み得る。
【００５２】
[0058]  上述する様に、プローブカードアセンブリ上にスイッチを含むことは、欠陥ＤＵＴを遮断することを可能にする。これにより、バス信号接続を使用でき、プローブカードアセンブリ上の相互接続配線の数を飛躍的に低減させる。これにより、費用が更に安い構成要素（例えばコネクタ、プリントされた回路基板等）をプローブカードアセンブリに使用し得る。
【００５３】
[0059]  例えば、図６は本発明のいくつかの実施形態によるプローブカードアセンブリの側面図を提供する。プローブカードアセンブリ６００は、複数のプローブ６０２が配置された複数のプローブ基板６０４を備える。プローブは、例えば図１について上述する様に、ウェハ上の半導体素子の端子と接触するように構成されている。プローブ基板６０４は、機械的かつ電気的に回路基板６０６に連結し得る。例えば、プローブ基板６０４は、回路基板６０６及び／又は互いに対して調整可能な方向で載せられ得る。
【００５４】
[0060]  検査素子６１０は、回路基板上に配置され得る。検査素子は、例えばスイッチ、過電流検出器、スルーレート変換器、及び電力変換器といった能動電子回路を含み得る。検査素子内に含まれ得る能動電子回路の様々な例が図２〜図５で示され、上述されている。検査素子６１０は、プローブ６０２と相互接続配線６０８との間の接続を提供し得る。例えば、相互接続配線６０８は、上述する様に電気的バスを含み得る。相互接続配線６０８は、回路基板の表面又は内層上に配置され得る(例えば、相互接続配線はプリント回路基板のトレース及びビアを備え得る)。
【００５５】
[0061]  コネクタ６１２もまた回路基板６０６上に配置され得る。コネクタは、例えば上述した様に、検査素子６１０と外部素子（例えば、検査器）との間に電気的インターフェースを提供し得る。バス接続を使用することにより、コネクタ６１２に導かれる相互接続配線６０８の数を低減させ、プローブカードアセンブリの費用を低減させるのに役立ち得る。
【００５６】
[0062]  プローブカードアセンブリ６００上の検査素子６１０の様々な配置が使用され得る。例えば、各検査素子は、（例えば、図２〜図５に示す様に）検査されるウェハ上の単一の半導体素子に対応し得る。例えば、２０個の入力／出力端子を有する半導体素子に対して、検査素子は２０個のスイッチを含み、２０個の入力／出力端子に対応する２０個の各プローブを代替的に接続又は遮断させ得る。別の例として、半導体素子は同一の機能（例えば、複数の電力及び接地ピン）に対応する多数の端子を有し得る。この様な場合、同一の機能に対応するプローブは、プローブアセンブリ上で共に接続し、単一のスイッチに接続し得る。従って、スイッチの数はプローブの数よりも少なくなり得る。
【００５７】
[0063]  あるいは、各検査素子６１０は検査されるウェハ上の複数の半導体素子に対応し得る。例えば、検査素子６１０は、２つ、４つ、又は他の数の検査されるウェハ上の半導体素子に対応するプローブに接続するために十分なスイッチ及び他の回路を含み得る。
【００５８】
[0064]  検査素子６１０は、回路基板２０６の頂部（プローブ基板６０４及びプローブ６０２の反対側）に配置されると示されるが、これは必須ではない。例えば、検査素子６１０は、代替的にプローブ基板６０４上に配置されても、回路基板６０６に接続する別の基板（例えば、ドーターカード）上に配置されてもよい。
【００５９】
[0065]  プローブカードアセンブリ（例えば、図１〜図６で上述したあらゆるプローブカードアセンブリ及びその変形）を使用するための工程が図７のフローチャートに示されている。７００で主に示される工程は、検査素子及び複数のプローブ７０２を有するプローブカードアセンブリを得ることを含み得る。プローブは、検査素子内に配置されたスイッチを介して、プローブカードアセンブリの内部接続に電気的に接続され得る。１つ以上の内部接続は電気的バスであり得る。検査素子は、例えば上述する様に、過電流検出器、導通検出器、スルーレート変換器、及び電力変換器のいずれかを含み得る。
【００６０】
[0066]  工程７００は、プローブと半導体ウェハ７０２との間の電気的接続を行うことも含み得る。例えば、ウェハはプローブカードアセンブリのプローブと物理的に接触させられ得る。ウェハは、ウェハ上に配置された複数の半導体素子を含み得る。従って、電気的接続は、プローブと半導体素子の対応する端子との間で行われ得る。上述した様に、例えば位置ずれにより、全てのプローブが当初の対応する端子と常に接触するわけではない。この様な場合、例えば上述する様に導通検査が実施され、プローブカードアセンブリに対する半導体ウェハの調整が行われ得る。
【００６１】
[0067]  工程７００での別の動作では、半導体素子７０６上の不良素子を識別するために半導体素子上で検査を実施し得る。様々な検査が実施され得る。例えば、検査は導通検査、過電流検知、機能検査、バーン‐イン検査等を含み得る。必要であれば、上述した様に、導通検査の結果に基づいてウェハ及びプローブカードアセンブリの相対位置の調整が行われ得る。
【００６２】
[0068]  工程７００は、半導体素子の不良素子を遮断することも含み得る。例えば、プローブカードアセンブリ上の検査素子に含まれるスイッチは、不良半導体素子の端子に対応するプローブを遮断するように開放され得る。スイッチは、たとえ不良品が半導体素子の１つの端子上のみで検出されたとしても、不良半導体素子の全ての端子を遮断するように開放され得る。
【００６３】
[0069]  半導体素子７０６の不良素子を識別するために検査を実施することの代替案として、複数の半導体素子の既知の不良素子のマップがプローブカードアセンブリに提供され得る。半導体素子の既知の不良素子のマップを使用することにより、不良素子を遮断するようにスイッチが開放され得る。
【００６４】
[0070]  本明細書では、本発明の特定の実施形態及び応用を記載してきたが、これらの実施形態及び応用は例示的であり、多くの変形が可能である。従って、本発明がこの様な例示的な実施形態及び応用に限定される、又は、例示的な実施形態及び応用が本明細書において動作若しくは記載される様な方法に限定される意図はない。例えば、１つの実施形態で示す特徴は、別の実施形態で示す特徴と組み合わせることができる。従って、本発明は以下の特許請求の範囲に示されるものを除き、限定されることを意図していない。
【図１】
2013527426.tif 000003
【図２】
2013527426.tif 000004
【図３】
2013527426.tif 000005
【図４】
2013527426.tif 000006
【図５】
2013527426.tif 000007
【図６】
2013527426.tif 000008
【図７】
2013527426.tif 000009
【国際調査報告】
2013527426.tif 000010
2013527426.tif 000011
2013527426.tif 000012