(57)【要約】  同期インターフェースのタイミングはコントローラによってドライブ（駆動）されるクロック信号によって制御される。クロックは、インターフェースを介してメモリデバイスに対してコマンドを送信するようにトグリングされる。インターフェースを介して送信されるべきさらなるコマンドがない場合、コントローラはクロック信号をサスペンドする。メモリデバイスの準備が整っている場合、メモリデバイスは、信号をコントローラに返信する。この信号のタイミングはクロック信号に依存しない。コントローラによるこの信号の受信は、メモリデバイスの準備が整っており、コマンドのステータスがインターフェースを介して回復できるように、または別のコマンドをインターフェースを介して発行できるように、クロック信号がレジュームされるべきであることを示している。【選択図】図１
2013510373.tif 000002
【特許請求の範囲】
【請求項１】
データのアクセスを特定するコマンドを出力するインターフェースと、
クロック信号を出力する第１の出力ドライバ回路であって、前記インターフェースが前記コマンドを出力した後に前記クロック信号の提供を中止する、第１の出力ドライバ回路と、
前記クロック信号をイネーブルするための時間を示す制御信号を受信する第１のレシーバ回路であって、前記第１の出力ドライバが前記制御信号の受信に応答して前記クロック信号の出力をレジュームする、第１のレシーバ回路と、
を備える、メモリコントローラ。
【請求項２】
前記クロック信号は、前記コマンドをサンプリングするためにメモリデバイスによって用いられる、請求項１に記載のメモリコントローラ。
【請求項３】
前記クロック信号の出力がレジュームされた後、前記データを受信する複数のレシーバをさらに備える、請求項１または請求項２に記載のメモリコントローラ。
【請求項４】
前記複数のレシーバは、前記クロック信号に同期して、前記データをサンプリングする、請求項３に記載のメモリコントローラ。
【請求項５】
データのアクセスに関連するステータス情報を受信する第２のレシーバ回路をさらに備える、請求項１または請求項２に記載のメモリコントローラ。
【請求項６】
前記第１の出力ドライバは、データのアクセスのステータスに基づいて前記クロック信号の提供を中止する、請求項１または請求項２に記載の集積回路メモリコントローラ。
【請求項７】
集積回路メモリデバイスを制御するためのコントローラであって、
第１のトランザクションを、第１のメモリデバイスと通信するように構成された第１のインターフェースと、
制御信号を受信するように構成されたレシーバと、
トランザクションの状態に基づいてクロック信号をトグリングすることを停止し、かつクロックレジュームの入力に基づいて、前記クロック信号のトグリングをレジュームするように構成されたクロック出力部と、
を備える、コントローラ。
【請求項８】
前記第１のトランザクションに関連するステータス情報を受信するように構成された第２のインターフェースをさらに備える、請求項７に記載のコントローラ。
【請求項９】
前記第１のインターフェースはパラレルインターフェースであり、前記第２のインターフェースはシリアルインターフェースである、請求項８に記載のコントローラ。
【請求項１０】
前記トランザクションの状態は、前記コントローラが、前記第１のトランザクションの結果を待っている状態を含む、請求項７〜９のいずれか一項に記載のコントローラ。
【請求項１１】
メモリコアを含むメモリデバイスであって、
クロック信号に同期してコマンドを受信するレシーバ回路であって、前記コマンドは、前記メモリコアからのデータのアクセスを特定する読み出しコマンドを含む、レシーバ回路と、
前記読み出しコマンドが前記レシーバ回路において受信されてから、遅延時間が発生した後に、前記データを出力する、複数の出力ドライバと、
前記クロックレシーバ回路が前記クロック信号を受信する準備が整っていることを示す信号を出力する第１の出力ドライバであって、前記信号は、前記データが前記複数の出力ドライバによって出力される準備が整う前に出力される、第１の出力ドライバと、
前記クロック信号を受信するクロックレシーバと、
を備える、メモリデバイス。
【請求項１２】
外部デバイスによって提供された前記クロック信号は、前記レシーバ回路が前記読み出しコマンドを受信した後、当該外部デバイスによって非アクティブ化される、請求項１１に記載のメモリデバイス。
【請求項１３】
前記複数の出力ドライバは、前記クロック信号に同期して前記データを出力する、請求項１１または請求項１２に記載のメモリデバイス。
【請求項１４】
前記前記第１の出力ドライバは、少なくとも１つのさらなるメモリデバイスを用いて、前記信号のワイヤードＯＲ動作用に構成される、請求項１１または請求項１２に記載のメモリデバイス。
【請求項１５】
前記クロック信号に同期して、データのアクセスに関連するステータス情報を出力する第２の出力ドライバをさらに備える、請求項１１または請求項１２に記載のメモリデバイス。
【請求項１６】
前記複数の出力ドライバは双方向のパラレルインターフェースとして構成される、請求項１１または請求項１２に記載のメモリデバイス。
【請求項１７】
前記メモリコアは不揮発性メモリセルを備える、請求項１１または請求項１２に記載のメモリデバイス。
【請求項１８】
クロック信号に対して同期して、第１のコマンドを受信する複数のレシーバであって、前記第１のコマンドはトランザクションに関連付けられている、複数のレシーバと、
前記クロック信号を受信する第１の入力部と、
前記トランザクションに関連するステータス情報を出力する少なくとも１つの第１のドライバであって、前記クロック信号に同期して、前記ステータス情報をドライブする、少なくとも１つの第１のドライバと、
受信された前記クロック信号がトグリングしていない場合、クロックレジューム信号を少なくとも一度、アサートする第２のドライバと、
を備える、メモリデバイス。
【請求項１９】
前記第２のドライバは、アクティブ時に、前記クロックレジューム信号を、第１の論理状態にプルするように構成され、非アクティブ時に、前記クロックレジューム信号を、第２の論理状態にプルしないように構成される、請求項１８に記載のメモリデバイス。
【請求項２０】
前記メモリデバイスは、前記受信されたクロック信号がトグリングしていない場合に、前記クロック信号のトグリングをアクティブ化するため、前記クロックレジューム信号をアサートする、請求項１８または請求項１９に記載のメモリデバイス。
【請求項２１】
前記メモリデバイスは、前記第１のコマンドに関連付けられた前記トランザクションに関連するステータスに基づいて、前記クロックレジューム信号をアサートする、請求項１８または請求項１９に記載のメモリデバイス。
【請求項２２】
前記第２のドライバは、第２のメモリデバイスに提供される第２のコマンドに関連付けられたトランザクションに関連する、シリアルビットストリームの一部としての、ステータス情報を受信するレシーバを有するシリアルインターフェースの一部である、請求項１８または請求項１９に記載のメモリデバイス。
【請求項２３】
前記メモリデバイスは、前記第２のドライバを介して前記シリアルビットストリームを出力する、請求項２２に記載のメモリデバイス。
【請求項２４】
メモリコントローラと第１のメモリデバイスとの間で、第１の複数のビットを転送する第１のバスであって、前記第１の複数のビットは、第１のトランザクションを前記第１のメモリデバイスに特定し、前記メモリデバイスは、クロック信号に同期して、前記第１の複数のビットを受信する、第１のバスと、
前記メモリコントローラから前記第１のメモリデバイスに、前記クロック信号を提供するクロック信号ラインであって、前記クロック信号は、第１の論理状態と第２の論理状態との間を周期的にトグリングする、クロック信号ラインと、
少なくとも前記第１のメモリデバイスから前記メモリコントローラへ、第２の複数のビットを転送する第２のバスと、
前記メモリコントローラおよび前記メモリデバイスに接続される信号ラインであって、前記第２の複数のビットが前記メモリデバイスから前記メモリコントローラへと転送される前に、前記メモリデバイスは、少なくとも１つの前記信号ライン上に信号を出力する、信号ラインと、
を備え、
前記第１の複数のビットが前記メモリコントローラと前記メモリデバイスとの間で転送された後、前記メモリコントローラは、前記クロック信号のトグリングを停止し、かつ
前記メモリコントローラは、前記信号に応答して、前記クロック信号の周期的なトグリングをレジュームする、システム。
【請求項２５】
前記メモリ集積回路は、前記第１のトランザクションの完了に応じて、前記信号をアサートする、請求項２４に記載のシステム。
【請求項２６】
前記クロック信号ラインに接続された第２のメモリデバイスと、前記第１のバスとをさらに備え、前記第２のメモリデバイスは、前記クロック信号に同期して、前記第２の複数のビットを受信し、前記第１のメモリデバイス上に、前記第２の複数のビットを送信する、請求項２４に記載のシステム。
【請求項２７】
前記第２の複数のビットはステータス情報を示し、かつ、前記メモリコントローラは、前記ステータス情報に応答して、前記クロック信号の繰り返しのトグリングを停止する、請求項２４〜２６のいずれか一項に記載のシステム。
【請求項２８】
前記第１の複数のビットは、前記第１のトランザクションを読み出しトランザクションに特定し、かつ、前記第２の複数のビットは、前記読み出しトランザクションの一部として、前記第１のメモリデバイスによって出力されるデータである、請求項２４〜２６のいずれか一項に記載のシステム。
【請求項２９】
クロック信号をメモリデバイスに送信するステップと、
第１のコマンドを前記メモリデバイスに送信するステップと、
前記第１のコマンドを送信した後、前記クロック信号の前記メモリデバイスへの送信を中止するステップと、
前記クロック信号の送信を中止するステップの後、前記メモリデバイスから信号を受信するステップであって、前記信号は、前記クロック信号の送信をレジュームすることを特定する、ステップと、
前記信号を受信したことに応答して、前記クロック信号の前記メモリデバイスへの送信をレジュームするステップと
を含む、方法。
【請求項３０】
前記メモリデバイスから、前記第１のコマンドに関連付けられた結果を受信するステップであって、当該結果は、前記レジュームされたクロック信号に同期して、前記メモリデバイスによって送信される、ステップをさらに含む、請求項２９に記載の方法。
【請求項３１】
クロック出力部を含む集積回路メモリコントローラのブロックを記載する情報を内部に記憶させたコンピュータ可読媒体であって、前記集積回路メモリコントローラは、
データのアクセスを特定するコマンドを出力するインターフェースと、
クロック信号を出力する第１の出力ドライバ回路であって、前記インターフェースが前記コマンドを出力した後に前記クロック信号の提供を中止する、第１の出力ドライバ回路と、
前記クロック信号をイネーブルするための時間を示す制御信号を受信するレシーバ回路であって、前記第１の出力ドライバは前記制御信号を受信したとき、前記クロック信号の出力をレジュームする、レシーバ回路と、
を備える、コンピュータ可読媒体。
【請求項３２】
メモリコアを含む集積回路メモリデバイスのブロックを記載する情報を内部に記憶させたコンピュータ可読媒体であって、前記メモリデバイスは、
クロック信号に同期してコマンドを受信するレシーバ回路であって、前記コマンドは、前記メモリコアからのデータのアクセスを特定する読み出しコマンドを含む、レシーバ回路と、
前記クロック信号を受信するクロックレシーバと、
前記読み出しコマンドが前記レシーバ回路において受信されてから、遅延時間が発生した後に、前記データを出力する、複数の出力ドライバと、
前記クロックレシーバ回路が前記クロック信号を受信する準備が整っていることを示す信号を出力する出力ドライバであって、前記信号は、前記データが前記複数の出力ドライバによって出力される準備が整う前に出力される、出力ドライバと、
を備える、コンピュータ可読媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、回路間の情報を通信するための技術に関する。より詳細には、本開示は、メモリコントローラとメモリデバイスとの間の通信プロトコルおよび信号に関するが、これに限定されるものではない。
【背景技術】
【０００２】
半導体メモリは現在の電子機器の重要な部分である。半導体メモリは主要なカテゴリに分けられ得る。これらのカテゴリのうちの２つは、デバイスへの電力がオフにされると記憶内容を失う揮発性メモリと、デバイスへの電力がオフにされてもその記憶内容を保持する不揮発性メモリが挙げられる。他のシリコン技術と同様に、不揮発性メモリはその密度および性能が高まり続けている。こうした密度および性能の成長は一般的にムーアの法則に従っている。
【０００３】
不揮発性メモリのさらなるサブカテゴリはフラッシュメモリと呼ばれる。フラッシュメモリは通常、電気的に消去可能であり、かつ取り出すことなく再プログラミング可能であり、特定のプログラミングデバイス内に配置可能である。例えば携帯電話、デジタルカメラ、携帯情報端末（ＰＤＡ）、およびＭＰ３プレーヤ等のバッテリーから電力を得る電気機器の成長が、フラッシュメモリの需要を煽っている。フラッシュメモリは、ファームウェア、ＩＤおよびセキュリティコード、アナログ機能のトリミング、システムパラメータ、およびユーザがプログラム可能なオプション等の情報を保存するために用いられてよい。このように、フラッシュメモリデバイスは今日、実質的に現在のあらゆる電子デバイスに含まれている。
【図面の簡単な説明】
【０００４】
【図１】図１は、コントローラおよびメモリデバイスを有するメモリシステムを示すブロック図である。
【図２】図２は、シリアルインターフェースを含むメモリシステムを示すブロック図である。
【図３】図３は、コントローラおよび複数のメモリデバイスを有するメモリシステムを示すブロック図である。
【図４】図４は、リング型トポロジーにおいて、シリアルインターフェース接続部を含む複数のメモリデバイスを有するメモリシステムを示すブロック図である。
【図５】図５は、メモリデバイスインターフェースの動作を示すタイミング図である。
【図６】図６は、メモリデバイスインターフェースを介して通信される読み出し動作を示すタイミング図である。
【図７】図７は、インターフェースクロックをサスペンドし、かつ再アクティブ化することによって、節電する方法を示すフロー図である。
【図８】図８は、読み出しコマンドシーケンスの間に、インターフェースクロックをサスペンドし、かつ再アクティブ化することによって、節電する方法を示すフロー図である。
【図９】図９は、節電するために、メモリデバイスインターフェースを操作する方法を示すフローチャートである。
【図１０】図１０は、コンピュータシステムのブロック図を示す。
【発明を実施するための形態】
【０００５】
一つの実施形態において、コントローラおよびメモリデバイスは、コマンド（例えば、読み出し、読み出し起動、読み出しカラム、プログラム、消去等）を交換するための同期インターフェースを介して連結される。インターフェースのタイミングは、コントローラによってドライブ（駆動）されるクロック信号によって制御される。コントローラはインターフェースを介してメモリデバイスに対してコマンドを送信する。一つの実施形態において、メモリデバイスは、クロック信号に同期してそのコマンドをサンプリングする。インターフェースを経由して送信されるコマンドがさらにない場合、コントローラはクロック信号をサスペンドし得る。メモリデバイスの準備が整っている場合（おそらく数十マイクロ秒後）、メモリデバイスは、信号をコントローラに返信する。この信号のタイミングはクロック信号に依存していない。コントローラによるこの信号の受信は、メモリデバイスの準備が整っており（例えばコマンドが完了しているか、または殆ど完了しており）、コマンドの状態がインターフェースを介して回復できるように、または別のコマンドがインターフェースを介して送信できるように、クロック信号がレジュームされるべきであることを示している。また、クロック信号に同期してメモリデバイスによってデータが出力されるように、メモリデバイスは（例えば、コマンドが読み出しコマンドである場合において）データを出力するためにクロック信号を用いてもよい。クロックの停止は電力の節約を可能にする。
【０００６】
他の実施形態において、コントローラおよびメモリデバイスは２つのインターフェースを介して接続される。これらのインターフェースのうちの１つは、コマンドを、メモリデバイスとの間で送受信（トランザクションとも称される）するために用いられるパラレルインターフェースである。もう１つは、これらのトランザクションのステータス（例えば、レディ／ビジー、パス／フェイル）を通信するために用いられるシリアルインターフェースである。シリアルインターフェースは、デージーチェーンまたはリング型トポロジーで多数のメモリデバイスに接続されてよい。
【０００７】
パラレルインターフェースおよびシリアルインターフェースのタイミングは、コントローラからのクロック信号によって制御される。パラレルインターフェースを介して通信されるトランザクションがなく、シリアルインターフェースを介して通信されるステータス（状態）にない場合、そしてクロックが内部オペレーションのためにメモリデバイスに必要とされていない場合、コントローラはクロック信号をトグリングさせるのを停止する。通信されるトランザクションがあり、通信されるステータスにある場合、またはクロックがメモリデバイスに必要とされている場合、クロック信号が再度イネーブルされるべきであることを示す信号がコントローラに送信される。この信号は、複数のメモリデバイスが、コントローラに、単一の信号ラインを用いてクロック信号をオンにするようリクエストし得るように、オープンドレインタイプの信号であってよい。この信号に応答して、コントローラはクロックシグナルのトグリングをレジュームする。
【０００８】
図１は、一つの実施形態に従った、コントローラおよびメモリデバイスを用いたメモリシステムを示すブロック図である。図１において、メモリシステム１００は、コントローラ１１０、メモリデバイス１３０、および相互接続部１５０を備える。コントローラ１１０およびメモリデバイス１３０は、例えば通常「チップ」と呼ばれるデバイス等の集積回路型のデバイスである。コントローラ１１０などのメモリコントローラは、メモリデバイスを出入りするデータの流れを管理する。メモリコントローラは別個のスタンドアローンのチップであってもよく、または別のチップに一体化されていてもよい。例えば、メモリコントローラは、マイクロプロセッサを有する単一のダイ上に含まれていてもよく、または、システムオンチップ（ＳＯＣ）のブロック等のより複雑な集積回路システムの一部として含まれていてもよい。
【０００９】
コントローラ１１０は、制御論理１１２、インターフェース１１１、クロックドライバ１２１、およびレジューム信号レシーバ１２２を備える。インターフェース１１１は、インターフェースロジック１１４、インターフェースドライバ１２４〜１２５、およびインターフェースレシーバ１２７〜１２８を備える。メモリデバイス１３０は制御論理１３２、インターフェース１３１、メモリコア１３６、クロックレシーバ１４１、およびレジューム信号ドライバ１４２を含む。インターフェース１３１は、インターフェースロジック１３４、インターフェースドライバ１４４〜１４５、およびインターフェースレシーバ１４７〜１４８を含む。相互接続部１５０は、クロック信号ライン１５１、レジューム信号ライン１５２、およびインターフェース信号ライン１５３を含む。制御論理１１２は、クロック信号ドライバ１２１、レジューム信号レシーバ１２２、およびインターフェースロジック１１４に動作可能に接続される。クロック信号ドライバ１２１は、クロック信号をクロック信号ライン１５１にドライブするように接続される。レジューム信号レシーバ１２２は、レジューム信号ライン１５２からレジューム信号を受信する。インターフェースドライバ１２４〜１２５およびインターフェースレシーバ１２７〜１２８はインターフェースロジック１１４に接続される。インターフェースドライバ１２４〜１２５およびインターフェースレシーバ１２７〜１２８は、インターフェース信号ライン１５３によって運ばれる信号をそれぞれ送受信する。
【００１０】
制御論理１３２は、クロック信号レシーバ１４１、レジューム信号ドライバ１４２、インターフェースロジック１３４、およびメモリコア１３６に動作可能に接続される。クロック信号レシーバ１４１は、クロック信号ライン１５１からクロック信号を受信するように接続される。クロック信号レシーバは受信されたクロック信号を制御ロジック１３２およびインターフェースロジック１３４に送信するように接続される。従って、コントローラ１１０によってドライブされるクロック信号は制御論理１３２およびインターフェースロジック１３４に動作可能に接続される。
【００１１】
レジューム信号ドライバ１４２はレジューム信号ライン１５２を介してレジューム信号を送信するように接続される。制御論理１３２によって生成されるレジューム信号は、レジューム信号ドライバ１４２、レジューム信号ライン１５２、およびレジューム信号レシーバ１２２を介して制御論理１１２によって受信されてよい。制御論理１１２によって受信されたレジューム信号のステータスに応答して、制御論理１１２は、クロック信号ライン１５１を経由してメモリデバイス１３０（および従って制御ロジック１３２およびインターフェースロジック１３４）に送信されたクロック信号のトグリングを選択的にイネーブルおよびディセーブルしてよい。
【００１２】
インターフェースドライバ１４４〜１４５およびインターフェースレシーバ１４７〜１４８は、インターフェースロジック１３４に接続される。インターフェースロジック１３４はまた制御ロジック１３２およびメモリコア１３６に接続される。インターフェースドライバ１４４〜１４５およびインターフェースレシーバ１４７〜１４８はインターフェース信号ライン１５３によって運ばれた信号をそれぞれ送受信するように接続される。
【００１３】
一つの実施形態において、インターフェース１１１は、制御論理１１２の制御下に、コマンドおよびデータをメモリデバイス１３０に出力する。このデータは、保存のためにメモリコア１３６に送信されるデータを含んでもよい。同様に、制御論理１３２の制御下に、インターフェース１３１は、これらのコマンドおよびデータへの応答をコントローラ１１０に出力する。このデータはメモリコア１３６から検索された情報を含んでもよい。メモリコア１３６は不揮発性またはフラッシュメモリコアであってもよい。
【００１４】
インターフェース１１１および１３１を介してコマンドおよびデータを転送するためのプロトコルは、規格に従って、または規格を順守して特定されてよい。例えば、消費者家電製品、コンピューティングプラットフォーム、および、ソリッドステート大容量記憶装置を必要とする任意の他の用途へのＮＡＮＤフラッシュの統合を容易にするために、オープンＮＡＮＤフラッシュインターフェース業界標準団体は、標準規格ＮＡＮＤフラッシュデバイスインターフェースを規定するいくつかの仕様を発表している。これらの仕様は、ＮＡＮＤフラッシュのために、業界標準のコンポーネントレベルインターフェース仕様、コネクタ、およびモジュールフォームファクター仕様を規定する。これらの業界標準はｗｗｗ．ｏｎｆｉ．ｏｒｇで利用可能である。同様に、トグルモードＤＤＲ  ＮＡＮＤと呼ばれる、インターフェースを詳述する業界標準が、業界標準化のために、ＪＥＤＥＣに提案されている。
【００１５】
コントローラ１１０によってメモリデバイス１３０に送信されるコマンドは、以下の機能：読み出し、読み出し起動、読み出しカラム、読み出しステータスレジスタ、プログラム、および消去を含んでもよい。コマンド、あるいは、結果、ステータス、またはデータ、あるいはこれらの組み合わせの１つ以上の指示がトランザクションと呼ばれてよい。
【００１６】
読み出し機能によって、メモリデバイス１３０は、メモリコア１３６からページをオンチップのページレジスタにフェッチし、リクエストされたカラムデータを返信する。読み出し起動機能によって、メモリデバイス１３０は、オンチップのページレジスタへメモリコア１３６からページをフェッチする。読み出しカラム機能によって、メモリデバイス１３０は、リクエストされたカラムデータを、オンチップのページレジスタからコントローラ１１０に返信する。読み出しステータス機能によって、ステータスは、メモリデバイス１３０からコントローラ１１０へ送信される。プログラム機能によって、メモリデバイス１３０はまず、それ自体がプログラミングされるように設定される。次いで、コントローラ１１０によってメモリデバイス１３０に送信されるデータは、メモリコア１３６内のアドレスされた位置に書き込まれる。消去機能は、アドレスされたセクタの消去を実行する。
【００１７】
コントローラ１１０によってメモリデバイス１３０へ送信されるコマンドは、制御論理１３２が完了するのに必要な時間量が異なってもよい。さらに、特定のコマンドがメモリデバイス１３０によって実行されるのにかかる時間量は、メモリデバイスに対して、コマンドが発行される時間ごとに様々であってもよい。例えば、メモリコア１３６に書き込まれるデータは、適切な制御信号およびプログラム供給電圧と共にメモリコア１３６に書き込まれる。メモリコア１３６は、次いで、プログラム検査モードに設定され、書き込まれたばかりのデータは制御ロジック１３２によって読み出される。読み出しデータが書き込まれたデータに一致しない場合、書き込み処理は再試行の最大回数まで繰り返されてよい。いったん読み出しデータが書き込みデータと一致すると、プログラム機能は中断してよい。従って、プログラム機能は、完了するまでに未知数のプログラミングサイクルを生じ得る。
【００１８】
一つの実施形態において、コントローラ１１０は、クロック信号ライン１５１を介して、クロック信号をメモリデバイス１３０にドライブする。通常、このクロック信号は、ドライブされた場合に、周期的に所定の頻度（ｆｒｅｑｕｅｎｃｙ）でトグリングする。コントローラ１１０はまた、インターフェース１１１を介してコマンドをメモリデバイス１３０へと出力する。メモリデバイス１３０は、クロック信号を用いて、コントローラ１１０からコマンドをサンプリングしてよい。このコマンドが出力された後、コントローラ１１０は、クロック信号の提供を停止してもよい。例えば、コントローラ１１０がメモリデバイス１３０に送信するべきさらなるコマンドを有していない場合、コントローラ１１０は、制御信号のトグリングを停止してもよい。別の例において、コントローラ１１０は、そのコマンドに関連付けられたステータスまたは条件に基づいてクロック信号の提供を停止してもよい。例えば、コントローラ１１０は、待機時間、待機状態等の条件をコマンドに関連付けているという理由で、クロック信号の提供を停止してもよい。
【００１９】
メモリデバイス１３０がコントローラ１１０によって送信されたコマンドを処理した後、または何らかの他の理由でクロック信号を必要とする場合、メモリデバイス１３０はレジューム信号ライン１５２を介して、コントローラ１１０に対してレジューム信号をドライブする。レジューム信号を受信した後、コントローラ１１０は、クロック信号をメモリデバイス１３０にドライブすることをレジュームする。これにより、コントローラ１１０およびメモリデバイス１３０は、それぞれインターフェース１１１およびインターフェース１３１を介して通信することができる。この通信は、クロック信号に関連付けられた（または同期された）タイミングに基づいていてもよい。メモリデバイス１３０は、インターフェース信号ライン１５３を介して、コマンドに関連付けられたステータスのインジケータを返信してもよい。一例において、コントローラ１１０がクロックのドライブをレジュームした後、コントローラ１１０またはメモリデバイス１３０はインターフェース信号ライン１５３にさらなるデータまたはコマンドを出力してもよい。出力されてもよいさらなるデータの例として、バーストモードまたはページモードアクセスデータの一部が挙げられる。
【００２０】
一つの実施形態において、メモリデバイス１３０は、非同期的に、コントローラ１１０からコマンドを受信してもよく、または、クロック信号ライン１５１以外の信号によって計時されてもよい。この場合、メモリデバイス１３０によってドライブされるレジューム信号は、コントローラ１１０がクロックまたはストローブ信号を提供し、メモリデバイス１３０からコントローラ１１０へのデータ転送を計時するべきであることを示してもよい。このストローブ信号は、クロック信号ライン１５１上のレジュームされたクロック信号の代わりに、またはそれと組み合わせて用いられてもよい。例えば、クロック信号ライン１５１上のクロック信号は、コントローラによるコマンドの送信と同期するために用いられてもよく、コントローラによって別の信号ライン（図示せず）上に送信されるストローブ信号は、データの転送のためのタイミング基準として用いられてもよい。一つの実施形態において、ストローブ信号は、コントローラとメモリデバイスとの間で伝搬するときにデータと共に移動し、データをキャプチャするためにレシーバによって用いられる、ソース同期信号である。ストローブのトグリング開始および終了は、データ転送の開始および終了を示し得る。ストローブ信号はまた、データバーストの開始を示すためのプリアンブリを有してもよい。
【００２１】
メモリデバイス１３０は、レシーバ１４１を介して、クロック信号ライン１５１上でクロック信号を受信する。一つの実施形態において、メモリデバイス１３０は、クロック信号に同期して、コントローラ１１０により送信されるコマンドを受信する。言い換えると、インターフェース１３１のレシーバ１４７〜１４８は、クロック信号ライン１５１上で受信されたクロック信号に関連付けられたタイミングに基づいて、インターフェース信号ライン上にある信号をサンプリングしてもよい。メモリデバイス１３０によって受信されたコマンドは、メモリコア１３６によって保存されたデータへのアクセスを特定する読み出しコマンドであってもよい。読み出しコマンドをメモリデバイス１３０に送信した後、コントローラ１１０はクロック信号の送信を停止してもよい。
【００２２】
遅延期間は、メモリデバイス１３０が読み出しコマンドを処理し、メモリコア１３６から、リクエストされたデータにアクセスする間に経過してもよい。この遅延期間の間、メモリデバイス１３０は、内的に生成されたタイミング信号に従って操作されてもよい。いったんコマンドが開始されると、これらの内的に生成されたタイミング信号は受信されたクロック信号に依存しない。クロック信号ライン１５１を介して受信されるクロック信号は、コントローラ１１０とメモリデバイス１３０との間の高速転送をインターフェース（または複数のインターフェース）上で同期するのに必要なだけであってよい。
【００２３】
遅延期間が経過した後、メモリデバイス１３０は、レジューム信号をコントローラ１１０にドライブしてよい。メモリデバイス１３０は、リクエストされたデータが出力される準備が整う前に、レジューム信号をドライブしてもよい。通常、メモリデバイス１３０は、クロック信号がトグリングされていない場合に、クロックレジューム信号をドライブするであろう。いったん両方のクロック信号がレジュームされ、アクセスされたデータが出力される準備が整うと、メモリデバイス１３０はドライバ１４４〜１４５を用いて、アクセスされたデータを出力する。アクセスされたデータは、クロック信号の遷移に関連付けられたタイミングに基づいて、ドライバ１４４〜１４５によって出力されてもよい（すなわち、出力ドライバ１４４〜１４５はクロック信号に対して同期してデータを出力してもよい）。
【００２４】
図２は、シリアルインターフェースを含むメモリシステムを示すブロック図である。図２において、メモリシステム２００は、コントローラ２１０、メモリデバイス２３０、および相互接続部２５０を備える。コントローラ２１０は集積回路であってよい。メモリ２３０は集積回路であってよい。
【００２５】
コントローラ２１０は制御論理２１２、インターフェース２１１、クロックドライバ２２１、およびレジューム信号レシーバ２２２を含む。インターフェース２１１は、インターフェースロジック２１４、インターフェースドライバ２２４〜２２５、およびインターフェースレシーバ２２７〜２２８を含む。メモリデバイス２３０は制御論理２３２、インターフェース２３１、メモリコア２３６、クロックレシーバ２４１、およびレジューム信号ドライバ２４２を含む。インターフェース２３１はインターフェースロジック２３４、インターフェースドライバ２４４〜２４５、およびインターフェースレシーバ２４７〜２４８を含む。相互接続部２５０はクロック信号ライン２５１、レジューム信号ライン２５２、およびインターフェース信号ライン２５３を含む。
【００２６】
図２において、コントローラ２１０、制御論理２１２、インターフェース２１１（およびインターフェース２１１のコンポーネント２１４、２２４〜２２５、２２７〜２２８）、クロックドライバ２２１、およびレジューム信号レシーバ２２２は図２において相互接続されており、図１におけるコントローラ１１０、制御論理１１２、インターフェース１１１（およびインターフェース１１１のコンポーネント１１４、１２４〜１２５、１２７〜１２８）、クロックドライバ１２１、およびレジューム信号レシーバ１２２についてそれぞれ前述されたのと同じ機能を実行する。メモリデバイス２３０、制御論理２３２、インターフェース２３１（およびインターフェース２３１のコンポーネント２３４、２４４〜２４５、２４７〜２４８）、メモリコア２３６、クロックレシーバ２４１、およびレジューム信号ドライバ２４２は図２において相互接続され、図１におけるメモリデバイス１３０、制御論理１３２、インターフェース１３１（およびインターフェース１３１のコンポーネント１３４、１４４〜１４５、１４７〜１４８）、メモリコア１３６、クロックレシーバ１４１、およびレジューム信号ドライバ１４２についてそれぞれ、前述したものと同じ機能を実行する。相互接続部２５０、クロック信号ライン２５１、レジューム信号ライン２５２、およびインターフェース信号ライン２５３は相互接続され、それぞれ、図１における相互接続部１５０、クロック信号ライン１５１、レジューム信号ライン１５２、およびインターフェース信号ライン１５３として、コントローラ２１０とメモリデバイス２３０との間において、対応する信号を運ぶ。
【００２７】
しかしながら、図２において、コントローラ２１０はさらにインターフェース２１３を備える。メモリデバイスはさらに、インターフェース２３３を備える。相互接続部２５０はさらにインターフェース信号ライン２５４を備える。このように、図２におけるコントローラ２１０およびメモリデバイス２３０は、図１におけるコントローラ１１０およびメモリデバイス１３０には図示されていない、さらなるインターフェース２１３および２３３により接続される。
【００２８】
インターフェース２１３はインターフェースロジック２１５、シリアルドライバ２２６、およびシリアルレシーバ２２９を備える。インターフェース２３３はインターフェースロジック２３５、シリアルドライバ２４６、およびシリアルレシーバ２４９を備える。シリアルドライバ２２６は、インターフェース信号ライン２５４のうちの１つに、シリアルレシーバ２４９によって受信されるシリアルビットストリームをドライブしてもよい。シリアルドライバ２４６は、インターフェース信号ライン２５４のうちの１つに、シリアルレシーバ２２９によって受信されるシリアルビットストリームをドライブしてもよい。
【００２９】
コントローラ２１０のインターフェース２１３およびメモリデバイス２３０のインターフェース２３３は、コントローラ２１０とメモリデバイス２３０との間で通信する双方向のインターフェースを形成する。この双方向インターフェースは、インターフェース２１１および２３１によって形成されるパラレルインターフェースへの追加であり、かつそれから独立していてもよい。コントローラ２１０とメモリデバイス２３０との間において、インターフェース信号ライン２５４を介してシリアルで情報が通信されてもよい。この情報は、メモリデバイス２３０にＩＤ番号を割り当てるトランザクション；トランザクション、コマンド、または処理に関連付けられたレディ／ビジー／終了のステータスインジケータ；およびトランザクションパス／フェイルのステータスインジケータを含んでもよい。他の実施形態において、コントローラ２１０およびメモリデバイス２３０のインターフェース２１３および２３３はそれぞれ、パラレルで情報を通信するためにさらなる信号ラインを有してもよい。
【００３０】
コントローラ１１０に類似して、コントローラ２１０は、クロック信号をメモリデバイス２３０にドライブしてもよい。このクロック信号は、ドライブされた場合、通常、名目上安定した所定の周波数を有する。コントローラ２１０は、インターフェース２１１を介してコマンドまたはトランザクションを送信してもよい。コントローラ２１０は、インターフェース２１３を介してコマンドまたはトランザクションを送信してもよい。これらのコマンドまたはトランザクションは、クロック信号を用いてサンプリングされてもよい。トランザクションが出力された後、コントローラ２１０はクロック信号のトグリングを停止してよい。コントローラ２１０は、送信するべきさらなるコマンドを有しない場合、クロック信号の送信を停止してもよい。コマンドに関連付けられたステータスまたは条件によってもまた、コントローラ２１０はクロック信号を止めてもよい。例えば、コントローラ２１０は、あるトランザクションの状態の間、例えば、コマンドが完了するのを待機している間、またはメモリデバイス２３０からの応答を待っている間、クロック信号を停止してもよい。
【００３１】
メモリデバイス２３０がクロック信号を必要とする場合、メモリデバイス２３０はレジューム信号ライン２５２を介してレジューム信号をドライブしてもよい。コントローラ２１０はレジューム信号の受信に応じてクロック信号のドライブをレジュームする。いったんクロック信号がレジュームされると、コントローラ２１０およびメモリデバイス２３０は、インターフェース２１１および２３１を介して通信してもよいし、またはインターフェース２１３および２３３を介して通信してもよい。これらの通信は、クロック信号に関連付けられたタイミングに従って制御されてよい。
【００３２】
メモリデバイス２３０は、シリアルインターフェース信号ライン２５４を介して、コマンドに関連づけられたステータスのインジケータを返信してもよい。このインジケータは、シリアルビットストリームとして送信されてもよい。メモリデバイス２３０によって送信されるビットのタイミングは、レジュームされたクロック信号によって制御されてもよい。コントローラ２１０またはメモリデバイス２３０は、インターフェース信号ライン２５３または２５４のいずれかを介して、さらなるデータまたはコマンドを送信してもよい。送信されてよいさらなるデータの例としては、他のメモリデバイス（図示せず）から受信されたシリアルデータ、および、バーストモードまたはページモードアクセスデータの一部が挙げられる。
【００３３】
上述したように、メモリデバイス２３０は、クロック信号に同期してコマンドまたはデータを受信してもよい。すなわち、インターフェース２３１のレシーバ２４７〜２４８および／またはインターフェース２４９のレシーバ２４９は、クロック信号のタイミングに基づいてサンプリングしてもよい。同様に、ドライバ２４４〜２４６はクロック信号のタイミングに基づいて信号をドライブしてもよい。
【００３４】
メモリデバイス２３０によって受信されたコマンドは、読み出しまたはプログラムコマンドを含んでもよい。読み出しまたはプログラムコマンドは、通常、メモリコア２３６へのアクセスを含む。コントローラ２１０は、１つ以上のコマンドの完了を待っている間、クロック信号の送信を停止してもよい。
【００３５】
メモリデバイス２３０は、１つ以上のコマンドを処理し、メモリコア２３６にアクセスする間、タイマーを実行してもよい。このタイマーは、遅延期間が経過した後、メモリデバイス２３０によって動作を開始してもよい。この動作は、レジューム信号をドライブすることを含んでよい。遅延期間は、処理されるコマンドのための完了予想時間に対応してもよい。レジューム信号がドライブされ、コントローラ２１０がクロック信号をレジュームすることによって応答したら、コマンドが完了する前に、メモリデバイス２３０によってクロック信号が受信されるように、遅延期間を設定してもよい。このようにして、メモリデバイス２３０は、コマンドが完了した場合に、インターフェース信号ライン２５３またはインターフェース信号ライン２５４のいずれかを介して、コントローラ２１０に、結果またはデータを送信する用意がすぐに整う。
【００３６】
図３は、コントローラおよび複数のメモリデバイスを有するメモリシステムを示すブロック図である。メモリシステム３００は、コントローラ３１０、メモリデバイス３２０、メモリデバイス３２１、およびメモリデバイス３２２を備える。コントローラ３１０は、コントローラ１１０またはコントローラ２１０に対応してよい。メモリデバイス３２０〜３２２のいずれもメモリデバイス１３０に対応してもよい。コントローラ３１０は、共用のアドレス／コマンド／データバス３３０によって、メモリデバイス３２０〜３２２の各々に接続される。アドレス／コマンド／データバス３３０はインターフェース信号ライン１５３に対応してもよい。
【００３７】
コントローラ３１０は、クロック信号ライン３３１を介して、クロック信号を、各メモリデバイス３２０〜３２２のクロック入力部へドライブする。このクロック信号は、クロック信号ライン１５１によって運ばれるクロック信号に対応してよい。各メモリデバイス３２０〜３２２は、レジューム信号ライン３３２を介してレジューム信号をコントローラ３１０にドライブしてもよい。このレジューム信号は、レジューム信号ライン１５２によって運ばれるレジューム信号に対応してもよい。複数のメモリデバイス３２０〜３２２がレジューム信号３３２をドライブし得るので、レジューム信号３３２は、各メモリデバイス３２０〜３２２に共通して接続される「ワイヤードＯＲ」タイプの信号として構成されてもよい。ワイヤードＯＲ信号ラインは、通常、単一のパッシブのプルアップデバイス（例えば終端抵抗）を有する。ラインをアサートすることを望む各メモリデバイスは、信号ラインをプルダウン（または、別の所定の論理レベルにプル）する。通常、これは、オープンドレインまたはオープンコレクタのタイプの出力ドライバを用いてなされる。従って、ドライブ間の争い、つまり、１つのデバイスがラインをハイレベルにプルしようとし、他方で別のデバイスがラインをローレベルにプルしようとする争いが回避される。その結果、アサートされる出力の全てが論理ＯＲ化（ＯＲ’ｉｎｇ）される。
【００３８】
図４は、リング型トポロジーにおいて接続されたシリアルインターフェースを含む複数のメモリデバイスを有するメモリシステムを示すブロック図である。メモリシステム４００は、コントローラ４１０、メモリデバイス４２０、メモリデバイス４２１、およびメモリデバイス４２２を備える。コントローラ４１０はコントローラ２１０に対応してもよい。メモリデバイス４２０〜４２２のいずれもメモリデバイス２３０に対応してもよい。コントローラ４１０は、共用されたアドレス／コマンド／データバス４３０によって、メモリデバイス４２０〜４２２の各々に接続される。アドレス／コマンド／データバス４３０はインターフェース信号ライン２５３に対応してもよい。
【００３９】
コントローラ４１０は、クロック信号ライン４３１を介して、クロック信号を、各メモリデバイス４２０〜４２２のクロック入力部へドライブする。このクロック信号は、クロック信号ライン２５１によって運ばれるクロック信号に対応してもよい。各メモリデバイス４２０〜４２２は、レジューム信号ライン４３２を介してレジューム信号をコントローラ４１０にドライブしてもよい。このレジューム信号は、レジューム信号ライン２５２によって運ばれるレジューム信号に対応してもよい。複数のメモリデバイス４２０〜４２２がレジューム信号４３２をドライブし得るので、レジューム信号４３２は、「ワイヤードＯＲ」タイプの信号として構成されてもよい。
【００４０】
コントローラ４１０はまた、リング型トポロジーシリアルインターフェースを介してメモリデバイス４２０〜４２２とインターフェース接続する。このシリアルインターフェースは、インターフェース信号ライン２５４によって運ばれる信号に対応してもよい。シリアルインターフェースは、シリアル信号ライン４４０〜４４３からなる。シリアル信号ライン４４０は、コントローラ４１０のシリアル出力部（ＳＯ）によってドライブされ、メモリデバイス４２０のシリアル入力部（ＳＩ）によって受信される。シリアル信号ライン４４１は、メモリデバイス４２０のＳＯ出力部によってドライブされ、メモリデバイス４２１のＳＩ入力部によって受信される。シリアル信号ライン４４２は、メモリデバイス４２１のＳＯ出力部によってドライブされ、メモリデバイス４２２のＳＩ入力部によって受信される。シリアル信号ライン４４３はメモリデバイス４２２のＳＯ出力部によってドライブされ、コントローラ４１０のＳＩ入力部によって受信される。このように、メモリシステム４００のＳＩ入力部およびＳＯ出力部はリング型トポロジーを形成するように接続される。これにより、目的のデバイスに到達するまで、シリアルデータがデバイスからデバイスへと通過可能となる。またこれにより、リング上のデバイスのいずれもデータ（またはコマンド）を生じさせることができ、かつ、目的先に到達するまで他のデバイスがそれを伝えることができる。通常、メモリデバイス４２０〜４２２の１つによって生じたコマンドまたはデータの目的先はコントローラ４１０である。通常、コントローラ４１０によって生じたコマンドまたはデータは、メモリデバイス４２０〜４２２のうちの１つに向かう。
【００４１】
図５は、一つの実施形態に係るメモリデバイスインターフェースの動作を示すタイミング図である。図５は、クロック信号（ＣＫ）、コントローラ出力インターフェース（コントローラＯＵＴ）、レジューム信号（ＣＲ＃）、およびメモリ出力インターフェース（メモリＯＵＴ）を示す。
【００４２】
図５のタイミング図の開始時において、ＣＫは約２．５ｎＳの期間でのトグリングで示される。コントローラＯＵＴおよびメモリＯＵＴは、非駆動（ｕｎｄｒｉｖｅｎ）／不明（ｕｎｋｎｏｗｎ）／無関係（ｄｏｎ’ｔ  ｃａｒｅ）として示される。ＣＲ＃はアサートされない。タイミング図において後に、ＣＫがトグリングしている間に、コマンド（ＣＭＤ）はコントローラＯＵＴ上でドライブされる。例えば、コマンドはコントローラ１１０によってインターフェース信号ライン１５３にドライブされてもよい。
【００４３】
コマンドがドライブされた後、ＣＫはトグリングを停止し、高ロジックレベルでの定常状態を想定する（５１０）。例えば、コントローラ１１０はクロック信号ＣＫの送信を停止してもよい。約２５μＳが経過した後（例えば、メモリデバイスがコマンドを処理する間）、ＣＲ＃がアサートされる。例えば、ＣＲ＃はメモリデバイス１３０によってアサートされてもよい。ＣＲ＃のアサーションに応答して、ＣＫはトグリングを再び開始する（５１１）。例えば、コントローラ１１０は、クロック信号ＣＫの送信をレジュームしてもよい。クロックがいったんトグリングをレジュームすると、ステータスはメモリＯＵＴにおいてドライブされる。例えば、データまたはステータスはメモリデバイス１３０によってインターフェース信号ライン１５３上にドライブされてもよい。ステータスのドライブが終了した後、ＣＲ＃はデアサートされる（５１２）。例えば、メモリデバイス１３０は、ステータス（および／またはデータ）をコントローラ１１０にドライブした後、レジューム信号をデアサートしてもよい。コントローラ１１０は、次いで、別のコマンドを自由にドライブしてもよく、または再度、クロックをトグリングすることを停止してもよい。
【００４４】
図６は、メモリデバイスインターフェースを介して通信される読み出し動作を示すタイミング図である。図６は、クロック信号（ＣＫ）、コントローラ出力インターフェース（コントローラＯＵＴ）、レジューム信号（ＣＲ＃）、シリアルインターフェース（シリアルインターフェース）、およびメモリ出力インターフェース（メモリＯＵＴ）を示す。
【００４５】
図６のタイミング図の開始時において、ＣＫは約２．５ｎＳの期間でのトグリングで示される。コントローラＯＵＴ、シリアルインターフェース、およびメモリＯＵＴは、非駆動／不明／無関係として示される。ＣＲ＃はアサートされない。タイミング図において後に、ＣＫがトグリングしている間に、第１の読み出しコマンド（ＣＭＤ１）がコントローラＯＵＴ上でドライブされる。例えば、読み出しコマンドは、この例において、コントローラ２１０によってメモリデバイス２３０にドライブされる。
【００４６】
ＣＭＤ１がドライブされた後、ＣＫはトグリングを停止し、高ロジックレベルでの定常状態となる（６１０）。例えば、コントローラ２１０はクロック信号ＣＫの送信を停止してもよい。約２５μＳが経過した後（例えば、メモリデバイス２３０がＣＭＤ１を処理する間）、ＣＲ＃はアサートされる。例えば、ＣＲ＃は、ＣＭＤ１を処理し終わるか、またはほぼ処理し終わるころ、メモリデバイス２３０によってアサートされてもよい。ＣＲ＃のアサーションの結果、ＣＫはトグリングを開始する（６１１）。例えば、ＣＲ＃がアサートされた結果として、コントローラ２１０は、クロック信号ＣＫの送信をレジュームしてもよい。クロックがいったんトグリングをレジュームすると、ステータスはシリアルインターフェース上でドライブされる。例えば、いったんクロックがトグリングをレジュームすると、データまたはステータスは、ＣＫによって特定されたタイミングに従って、インターフェース信号ライン２５４上で、メモリデバイス２３０によってドライブされてもよい。ステータスのドライブが終了した後、ＣＲ＃はデアサートされる（６１２）。例えば、メモリデバイス２３０は、シリアルインターフェースを介してステータス（および／またはデータ）をコントローラ２１０にドライブした後、レジューム信号をデアサートしてもよい。
【００４７】
シリアルインターフェースを介するステータスの受信に応答して、第２のコマンド（ＣＭＤ２）が、コントローラＯＵＴ上でドライブされる（６１３）。例えば、ＣＭＤ１が読み出し起動コマンドである場合、読み出しカラムコマンドが、コントローラ２１０によって、メモリデバイス２３０からのデータの転送を完了するために、発行されてもよい。ＣＭＤ２がドライブされた後、データはメモリＯＵＴ上でドライブされてもよい（６１４）。例えば、読み出しカラムコマンドに応答して、メモリデバイス２３０は、パラレルインターフェースを介してメモリコア２３６から読み出されたデータをコントローラ２１０に送信してもよい。コントローラ２１０は次いで、別のコマンドを自由にドライブしてよいし、または再度クロックをトグリングすることを停止してもよい。
【００４８】
図７は、インターフェースクロックをサスペンドおよび再起動（リアクティベート）することによって電源を節約する方法を示すフロー図である。アクティブ（すなわちトグリング）クロック信号が、コントローラ１１０からメモリデバイス１３０に送信される。アクティブクロック信号が送信される一方で、メモリデバイス１３０は、コントローラ１１０に非アクティブのクロックレジューム信号を送信する。次いで、データアクセスコマンドが、コントローラ１１０によって、メモリデバイス１３０に送信される。例えば、コントローラ１１０は、読み出しまたは書き込みデータコマンドをメモリデバイス１３０に送信してもよい。
【００４９】
データアクセスコマンドが送信された後、コントローラ１１０は、非アクティブの（すなわち、トグリングでない（ｎｏｎ−ｔｏｇｇｌｉｎｇ））クロック信号をメモリデバイス１３０に送信する。言い換えれば、コントローラ１１０は、クロック信号をメモリデバイス１３０に送信することを停止し、所定のロジックレベルにて、クロック信号を定常に維持する。クロック信号を定常に（すなわち、非アクティブに）維持することにより、少なくともトグリングクロック信号をドライブするのにかかる電力量が節約される。また、内部回路の一部をスイッチングしないことによって、データアクセスコマンドのターゲットではないメモリデバイス（例えば３２０〜３２２）によって消費される電力を節約し得る。
【００５０】
メモリデバイス１３０は次いで、アクティブなクロックレジューム信号をコントローラ１１０に送信する。言い換えれば、メモリデバイス１３０は、クロックレジューム信号をアサートする。メモリデバイス１３０は、データアクセスコマンドの処理を完了する前または後に、アクティブなクロックレジューム信号を送信してもよい。アクティブなクロックレジューム信号の受信に応答して、コントローラ１１０は、アクティブなクロック信号をメモリデバイス１３０に送信することをレジュームする。
【００５１】
図８は、読み出しコマンドシーケンスの間、インターフェースクロックをサスペンドおよび再起動（リアクティベート）することによって電源を節約する方法を示すフロー図である。アクティブクロック信号が、コントローラ２１０からメモリデバイス２３０に送信される。メモリデバイス２３０は、非アクティブのクロックレジューム信号をコントローラ２１０に送信する。次いで、第１のコマンドが、コントローラ２１０によって、メモリデバイス２３０に送信される。例えば、コントローラ２１０は、インターフェース信号ライン２５３を介して、メモリデバイス２３０に読み出し起動コマンドを送信してもよい。
【００５２】
第１のコマンドが送信された後、コントローラ２１０は非アクティブのクロック信号をメモリデバイス２３０に送信する。非アクティブのクロック信号を送信することにより、少なくともトグリングクロック信号をドライブするのにかかる電力量が節約される。メモリデバイス２３０は、次いで、アクティブクロックレジューム信号をコントローラ２１０に送信する。前述したように、メモリデバイス２３０は第１のコマンドの処理を完了する前または後に、アクティブなクロックレジューム信号を送信してもよい。アクティブなクロックレジューム信号の受信に応答して、コントローラ２１０はアクティブなクロック信号をメモリデバイス２３０に送信することをレジュームする。
【００５３】
アクティブクロック信号によりメモリデバイス２３０はコマンドステータス（または結果）をコントローラ２１０に返信することができる。メモリデバイス２３０は、シリアルバスを介して、またはパラレルバスを介して、コマンドステータスを送信してもよい。これらのバス上の信号のタイミングは、アクティブクロック信号によって制御されてよい。メモリデバイス２３０からコマンドステータスを受信することに応答して、コントローラ２１０は第２のコマンドを送信する。例えば、コントローラ２１０は、読み出しカラムコマンドをメモリデバイス２３０に送信してもよい。第２のコマンドの受信に応答して、メモリデバイス２３０は読み出しデータをコントローラ２１０に送信する。メモリデバイス２３０はパラレルインターフェースを介して読み出しデータを送信してもよい。
【００５４】
図９は、電力を節約するように、メモリデバイスのインターフェースを作動する方法を示すフローチャートである。図９に示すステップは、メモリシステム１００、メモリシステム２００、メモリシステム３００、またはメモリシステム４００のうち１つ以上の要素によって実行されてもよい。
【００５５】
クロック信号がメモリデバイスに送信される（９０２）。例えば、コントローラ４１０は、クロック信号ライン４３１を介してクロック信号をメモリデバイス４２０に送信してもよい。第１のコマンドが、第１のインターフェースを介してメモリデバイスに送信される（９０４）。例えば、コントローラ４１０は、アドレス／コマンド／データバス４３０を介してメモリデバイス４２０に読み出しアクティブコマンドを送信してもよい。クロック信号の送信は、第１のコマンドの送信の後、中止される（９０６）。例えば、コントローラ４１０は、クロック信号ライン４３１上でクロック信号の送信を停止してもよい。クロック信号の送信を中止した後、クロック信号の送信をレジュームするための信号が、メモリデバイスから受信される（９０８）。例えば、コントローラ４１０は、クロック信号ライン４３１を介してクロック信号の送信をレジュームするための信号を、レジューム信号ライン４３２を介して受信してもよい。
【００５６】
クロック信号の送信をレジュームするための信号の受信に応答して、クロック信号の送信がレジュームされる（９１０）。例えば、コントローラ４１０は、レジューム信号ライン４３２上でクロックレジューム信号を受信した後に、クロック信号ライン４３１上でクロック信号のドライブをレジュームしてもよい。第１のコマンドに関連付けられた結果が、レジュームされたクロック信号に同期して、メモリデバイスから受信される（９１２）。例えば、読み出し起動コマンドに関連付けられた結果は、シリアルインターフェースライン４４３を介してコントローラ４１０によって受信されてもよい。このコマンドに関連付けられたシリアルビットは、クロック信号ライン４３１上で送信されたレジュームされたクロック信号によって決定されたタイミングで、送信および受信されてよい。別の例において、読み出し起動コマンドに関連付けられた結果は、アドレス／コマンド／データバス４３０を介して、クロック信号に同期して、コントローラ４１０によって受信される。
【００５７】
上述の方法、システム、およびデバイスは、コンピュータシステムで実施されてもよいし、またはコンピュータシステムに保存されてもよい。上述の方法はまた、コンピュータ可読媒体上に保存されてよい。本明細書に記載されたデバイス、回路、およびシステムは、当該技術分野において利用可能であるコンピュータ支援設計ツールを用いて実施されてもよく、そのような回路のソフトウェア記述を含むコンピュータ可読ファイルによって具現化されてもよい。これは、メモリシステム１００、２００、３００、および４００、ならびにそれらのコンポーネントを含むが、それらに限定されない。かかるソフトウェア記述は、動作記述、レジスタ転送記述、論理構成要素記述、トランジスタ記述、およびレイアウトジオメトリレベル記述（ｌａｙｏｕｔ  ｇｅｏｍｅｔｒｙ−ｌｅｖｅｌ  ｄｅｓｃｒｉｐｔｉｏｎ）であってもよい。さらに、かかるソフトウェア記述は、記憶媒体に記憶してもよく、または搬送波により通信してもよい。
【００５８】
このような記述を実施し得るデータフォーマットとしては、Ｃのような動作言語をサポートするフォーマット、ＶｅｒｉｌｏｇおよびＶＨＤＬのようなレジスタ転送レベル（ＲＴＬ）言語をサポートするフォーマット、ジオメトリ記述言語（ＧＤＳＩＩ、ＧＤＳＩＩＩ、ＧＤＳＩＶ、ＣＩＦ、およびＭＥＢＥＳ等）をサポートするフォーマット、ならびに他の適したフォーマットおよび言語が挙げられるが、これらに限定されない。さらに、機械可読媒体上のこのようなファイルのデータ転送は、インターネット上の装置媒体を介して、例えば、電子メールを介して電子的に行うことができる。４ｍｍ磁気テープ、８ｍｍ磁気テープ、３−１／２インチフロッピー媒体、ＣＤ、ＤＶＤ等の機械可読媒体に、物理的なファイルを実装してもよいことに留意されたい。
【００５９】
図１０はコンピュータシステムのブロック図を示す。コンピュータシステム１０００は、通信インターフェース１０２０、処理システム１０３０、記憶システム１０４０、およびユーザインターフェース１０６０を備える。処理システム１０３０は、記憶システム１０４０に動作可能に接続される。記憶システム１０４０はソフトウェア１０５０およびデータ１０７０を保存する。記憶システム１０４０はメモリシステム１００、２００、３００、または４００のうちの１つを含み得る。処理システム１０３０は、通信インターフェース１０２０およびユーザインターフェース１０６０に動作可能に接続される。コンピュータシステム１０００はプログラミングされた汎用のコンピュータを備えてもよい。コンピュータシステム１０００はマイクロプロセッサを備えてもよい。コンピュータシステム１０００はプログラム可能または特定用途向けの回路網を備えてもよい。コンピュータシステム１０００は、要素１０２０〜１０７０を共に構成する複数のデバイス、プロセッサ、記憶媒体、および／またはインターフェースの間で分散されてもよい。
【００６０】
通信インターフェース１０２０はネットワークインターフェース、モデム、ポート、バス、リンク、トランシーバ、または他の通信デバイスを備えてもよい。通信インターフェース１０２０は、複数の通信デバイス間で分散されてもよい。処理システム１０３０は、マイクロプロセッサ、マイクロコントローラ、論理回路、または他の処理デバイスを備えてもよい。処理システム１０３０は、複数の処理デバイス間で分散されてもよい。ユーザインターフェース１０６０は、キーボード、マウス、音声認識インターフェース、マイクロフォン、スピーカ、グラフィックディスプレイ、タッチスクリーン、または他のタイプのユーザインターフェースデバイスを備えてもよい。ユーザインターフェース１０６０は、複数のインターフェースデバイス間で分散されてもよい。記憶システム１０４０は、ディスク、テープ、集積回路、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ、ネットワーク記憶装置、サーバ、または他のメモリ機能を備えてもよい。記憶システム１０４０は、コンピュータ可読媒体を備えてもよい。記憶システム１０４０は、複数のメモリデバイス間で分散されてもよい。
【００６１】
処理システム１０３０は、記憶システム１０４０からソフトウェア１０５０を検索および実行する。処理システムは、データ１０７０を検索および保存してもよい。処理システムはまた、通信インターフェース１０２０を介してデータを検索および保存してもよい。処理システム１０５０は、明確な結果を達成するために、ソフトウェア１０５０またはデータ１０７０を生成または修正してもよい。処理システムは、明確な結果を達成するために、通信インターフェース１０２０またはユーザインターフェース１０７０を制御してもよい。処理システムは、通信インターフェース１０２０を介して、保存されたソフトウェアをリモートで検索および実行してよい。
【００６２】
ソフトウェア１０５０およびリモートで保存されたソフトウェアは、オペレーティングシステム、ユーティリティ、ドライバ、ネットワーキングソフトウェア、および通常コンピュータシステムによって実行される他のソフトウェアを含んでもよい。ソフトウェア１０５０は、アプリケーションプログラム、アップレット、ファームウェア、または、通常コンピュータシステムによって実行される他の形態の機械可読処理命令を含んでもよい。処理システム１０３０によって実行される場合、ソフトウェア１０５０またはリモートで保存されたソフトウェアは、コンピュータシステム１０００に、本明細書において記載された動作を行うよう命令してもよい。
【００６３】
上述の記載および関連する図面は、本発明の最良の形態を教示する。以下の特許請求の範囲は、本発明の範囲を特定する。その最良の形態のうちのいくつかの態様は、特許請求の範囲によって特定される本発明の範囲内に該当しない場合もあることに留意されたい。上述された特徴は様々な仕方で組み合わせ、本発明の複数の変形を形成できることは、当業者は理解している。従って、本発明は、上述の特定の実施形態に限定されず、以下の特許請求の範囲およびその均等物によってのみ限定される。
【図１】
2013510373.tif 000003
【図２】
2013510373.tif 000004
【図３】
2013510373.tif 000005
【図４】
2013510373.tif 000006
【図５】
2013510373.tif 000007
【図６】
2013510373.tif 000008
【図７】
2013510373.tif 000009
【図８】
2013510373.tif 000010
【図９】
2013510373.tif 000011
【図１０】
2013510373.tif 000012
【国際調査報告】
2013510373.tif 000013
2013510373.tif 000014