(57)【要約】  本発明は、十分に大きい電圧レベルを検出するため、また、十分な出力を供給するためのトリガ回路に関する。更に本発明は、従来の解決手段に比べて、同じ出力電圧で効果的により多くの出力を供給する整流器に関する。トリガ回路及び整流回路は、特に圧電式のマイクロジェネレータを有するエネルギ自立型のマイクロシステムにおいて使用することができる。
2013501442.tif 000002
【特許請求の範囲】
【請求項１】
電流源を形成する第１のタイプの第１の電界効果トランジスタ（Ｍ１）のソースドレイン区間が、入力電圧（Ｖｉｎ）と第３の電圧との間において、電流源を形成する第２のタイプの第２の電界効果トランジスタ（Ｍ２）のソースドレイン区間に電気的に直列に接続されており、
前記第１の電界効果トランジスタ（Ｍ１）の第１の端子及び前記第２の電界効果トランジスタ（Ｍ２）の第１の端子は、スイッチを形成する第２のタイプの第３の電界効果トランジスタ（Ｍ３）のゲートに電気的に接続されており、且つ、前記第３の電界効果トランジスタ（Ｍ３）のソースドレイン区間には入力電圧（Ｖｉｎ）及び出力電圧（Ｖｏｕｔ）が印加されており、
前記第１の電界効果トランジスタ（Ｍ１）の動作点及び前記第２の電界効果トランジスタ（Ｍ２）の動作点はそれぞれ、前記入力電圧（Ｖｉｎ）が閾値を下回っているときは、アクティブ領域にある一方の電界効果トランジスタ（Ｍ２；Ｍ１）が他方の電界効果トランジスタ（Ｍ１；Ｍ２）よりも大きい電流を供給し、前記入力電圧（Ｖｉｎ）が閾値を上回っているときは、アクティブ領域にある他方の電界効果トランジスタ（Ｍ１；Ｍ２）が一方の電界効果トランジスタ（Ｍ２；Ｍ１）よりも大きい電流を供給するように調整されており、
電界効果トランジスタはドレインソース電圧が飽和ドレインソース電圧よりも大きい場合にアクティブ領域にあることを特徴とする、装置。
【請求項２】
前記第１の電界効果トランジスタ（Ｍ１）の前記動作点は、第１のキャパシタンス（Ｃ１）及び第２のキャパシタンス（Ｃ２）が前記入力電圧（Ｖｉｎ）と前記第３の電圧との間において電気的に直列に接続されており、且つ、前記第１のキャパシタンス（Ｃ１）と前記第２のキャパシタンス（Ｃ２）との間の電気的な接続部には前記第１の電界効果トランジスタ（Ｍ１）のゲートと、電流シンクを形成する第１のタイプの第４の電界効果トランジスタ（Ｍ４）の第１の端子とが電気的に接続されていることによって調整されており、前記第４の電界効果トランジスタ（Ｍ４）のゲートは前記第４の電界効果トランジスタ（Ｍ４）の第２の端子に電気的に接続されており、且つ、前記第４の電界効果トランジスタ（Ｍ４）のゲートには前記第３の電圧が印加されており、
前記第２の電界効果トランジスタ（Ｍ２）の前記動作点は、第３のキャパシタンス（Ｃ３）が前記第２の電界効果トランジスタ（Ｍ２）のゲートと前記第３の電圧との間において電気的に接続されており、且つ、前記第２の電界効果トランジスタ（Ｍ２）の前記ゲートには、電流シンクを形成する第１のタイプの第７の電界効果トランジスタ（Ｍ７）の第１の端子が電気的に接続されていることによって調整されており、前記第７の電界効果トランジスタ（Ｍ７）のゲートは前記第７の電界効果トランジスタ（Ｍ７）の第２の端子に電気的に接続されており、且つ、前記第７の電界効果トランジスタ（Ｍ７）のゲートには前記第３の電圧が印加されている、請求項１に記載の装置。
【請求項３】
スイッチを形成する第１のタイプの第５の電界効果トランジスタ（Ｍ５）のゲートには出力電圧（Ｖｏｕｔ）が印加されており、前記第５の電界効果トランジスタ（Ｍ５）の第２の端子には前記第３の電圧が印加されており、且つ、前記第５の電界効果トランジスタ（Ｍ５）の第１の端子は前記第３の電界効果トランジスタ（Ｍ３）のゲートに電気的に接続されている、請求項１又は２に記載の装置。
【請求項４】
スイッチを形成する第１のタイプの第６の電界効果トランジスタ（Ｍ６）のゲートには出力電圧（Ｖｏｕｔ）が印加されており、前記第６の電界効果トランジスタ（Ｍ６）の第２の端子には第３の電圧が印加されており、且つ、前記第６の電界効果トランジスタ（Ｍ６）の第１の端子は前記第１の電界効果トランジスタ（Ｍ１）の前記ゲートに電気的に接続されている、請求項１乃至３のいずれか一項に記載の装置。
【請求項５】
スイッチを形成する第２のタイプの第８の電界効果トランジスタ（Ｍ８）のゲートには第３の電圧が印加されており、前記第８の電界効果トランジスタ（Ｍ８）の第２の端子には出力電圧（Ｖｏｕｔ）が印加されており、且つ、前記第８の電界効果トランジスタ（Ｍ８）の第１の端子は前記第２の電界効果トランジスタ（Ｍ２）のゲートに電気的に接続されている、請求項１乃至４のいずれか一項に記載の装置。
【請求項６】
前記第１の電界効果トランジスタ（Ｍ１）の前記動作点は、前記第１の電界効果トランジスタ（Ｍ１）の第２の端子が、スイッチを形成する第１のタイプの第１２の電界効果トランジスタ（Ｍ１２）の第１の端子に電気的に接続されており、前記第１の電界効果トランジスタ（Ｍ１）のバルク端子には前記第１２の電界効果トランジスタ（Ｍ１２）のバルク端子を介して前記第３の電圧が印加されており、且つ、前記第１の電界効果トランジスタ（Ｍ１）のゲートには入力電圧（Ｖｉｎ）が印加されていることによって調整されており、前記第１２の電界効果トランジスタ（Ｍ１２）の第２の端子には前記第３の電圧が印加されており、前記第１２の電界効果トランジスタ（Ｍ１２）のゲートは第１のインバータ（ＩＮＶ１）に電気的に接続されており、
前記第２の電界効果トランジスタ（Ｍ２）の前記動作点は、前記第２の電界効果トランジスタ（Ｍ２）のゲートに前記第３の電圧が印加されていることによって調整されている、請求項１に記載の装置。
【請求項７】
前記第１の電界効果トランジスタ（Ｍ１）の第１の端子及び前記第２の電界効果トランジスタ（Ｍ２）の第１の端子と前記第３の電界効果トランジスタ（Ｍ３）のゲートとの間には、第２のインバータが電気的に接続されている、請求項６に記載の装置。
【請求項８】
前記第１のインバータ（ＩＮＶ１）は第１のタイプの第１３の電界効果トランジスタ（Ｍ１３）を有しており、前記第１３の電界効果トランジスタ（Ｍ１３）の第２の端子には前記第３の電圧が印加されており、前記第１３の電界効果トランジスタ（Ｍ１３）の第１の端子は第２のタイプの第１４の電界効果トランジスタ（Ｍ１４）の第１の端子及び前記第１２の電界効果トランジスタ（Ｍ１２）のゲートに接続されており、前記第１３の電界効果トランジスタ（Ｍ１３）のゲートは前記第１４の電界効果トランジスタ（Ｍ１４）のゲートに接続されており、前記第１３の電界効果トランジスタ（Ｍ１３）のゲートには前記出力電圧（Ｖｏｕｔ）が印加されており、前記入力電圧（Ｖｉｎ）は前記第１４の電界効果トランジスタ（Ｍ１４）の第２の端子に印加されている、請求項６に記載の装置。
【請求項９】
前記第２のインバータ（ＩＮＶ２）は第１のタイプの第１５の電界効果トランジスタ（Ｍ１５）を有しており、前記第１５の電界効果トランジスタ（Ｍ１５）の第２の端子には第３の電圧が印加されており、前記第１５の電界効果トランジスタ（Ｍ１５）の第１の端子は第２のタイプの第１６の電界効果トランジスタ（Ｍ１６）の第１の端子及び前記第３の電界効果トランジスタ（Ｍ３）の前記ゲートに電気的に接続されており、前記第１５の電界効果トランジスタ（Ｍ１５）のゲートは前記第１６の電界効果トランジスタ（Ｍ１６）のゲートに電気的に接続されており、且つ、前記第１の電界効果トランジスタ（Ｍ１）の第１の端子及び前記第２の電界効果トランジスタ（Ｍ２）の第１の端子に電気的に接続されており、前記入力電圧（Ｖｉｎ）は前記第１６の電界効果トランジスタ（Ｍ１６）の第２の端子に印加されている、請求項７に記載の装置。
【請求項１０】
前記入力電圧（Ｖｉｎ）と前記第３の電圧との間には第４のキャパシタンス（Ｃ４）が電気的に接続されている、請求項１乃至９のいずれか一項に記載の装置。
【請求項１１】
ダイオードを形成する第１のタイプの第９の電界効果トランジスタ（Ｍ９）のソースドレイン区間が、前記入力電圧（Ｖｉｎ）と第４の電圧（Ｖｘ）との間に電気的に接続されており、前記第９の電界効果トランジスタ（Ｍ９）のゲートは前記第９の電界効果トランジスタ（Ｍ９）の第１の端子に電気的に接続されている、請求項１乃至１０のいずれか一項に記載の装置。
【請求項１２】
スイッチを形成する第２のタイプの第１０の電界効果トランジスタ（Ｍ１０）のソースドレイン区間が、前記第９の電界効果トランジスタ（Ｍ９）の前記ソースドレイン区間に電気的に並列に接続されている、請求項１１に記載の装置。
【請求項１３】
電子的な比較器を形成する第１の演算増幅器（ＯＰ１）においては、前記第４の電圧（Ｖｘ）が負の入力端に印加されており、且つ、前記入力電圧が正の入力端に印加されており、出力端が前記第１０の電界効果トランジスタ（Ｍ１０）のゲートに電気的に接続されている、請求項１２に記載の装置。
【請求項１４】
スイッチを形成する第１のタイプの第１１の電界効果トランジスタ（Ｍ１１）のソースドレイン区間には、前記第４の電圧（Ｖｘ）及び前記第３の電圧が印加されている、請求項１１乃至１３のいずれか一項に記載の装置。
【請求項１５】
電子的な比較器を形成する第２の演算増幅器（ＯＰ２）においては、前記第４の電圧（Ｖｘ）が負の入力端に印加されており、且つ、前記第３の電圧が正の入力端に印加されており、出力端が前記第１１の電界効果トランジスタ（Ｍ１１）のゲートに電気的に接続されている、請求項１４に記載の装置。
【請求項１６】
前記第１の演算増幅器（ＯＰ１）及び前記第２の演算増幅器（ＯＰ２）には、給電電圧として、それぞれ前記入力電圧（Ｖｉｎ）が印加されている、請求項１３又は１５に記載の装置。
【請求項１７】
マイクロジェネレータが前記第３の電圧に関して前記第４の電圧（Ｖｘ）を供給し、且つ、前記出力電圧（Ｖｏｕｔ）を給電すべき負荷に印加している、請求項１乃至１６のいずれか一項に記載の装置。
【請求項１８】
前記第３の電圧はグランド電圧（Ｖ０）である、請求項１乃至１７のいずれか一項に記載の装置。
【請求項１９】
前記第１の端子は電界効果トランジスタのドレインであり、且つ、前記第２の端子は電界効果トランジスタのソースである、請求項１乃至１８のいずれか一項に記載の装置。
【請求項２０】
前記第１のタイプは電界効果トランジスタのｎ型であり、且つ、前記第２のタイプは電界効果トランジスタのｐ型である、請求項１乃至１９のいずれか一項に記載の装置。
【請求項２１】
前記電界効果トランジスタは、金属酸化膜半導体電界効果トランジスタである、請求項１乃至２０のいずれか一項に記載の装置。
【請求項２２】
前記閾値を下回る前記入力電圧（Ｖｉｎ）を有している前記第３の電界効果トランジスタ（Ｍ３）の前記ソースドレイン区間、前記第５の電界効果トランジスタ（Ｍ５）の前記ソースドレイン区間、前記第６の電界効果トランジスタ（Ｍ６）の前記ソースドレイン区間及び前記第８の電界効果トランジスタ（Ｍ８）の前記ソースドレイン区間を阻止するステップであって、前記第２の電界効果トランジスタ（Ｍ２）のチャネルを流れる電流は前記第１の電界効果トランジスタ（Ｍ１）のチャネルを流れる電流よりも大きいステップ、又は、
前記閾値を上回る前記入力電圧（Ｖｉｎ）を有している前記第３の電界効果トランジスタの前記ソースドレイン区間（Ｍ３）、前記第５の電界効果トランジスタ（Ｍ５）の前記ソースドレイン区間、前記第６の電界効果トランジスタ（Ｍ６）の前記ソースドレイン区間及び前記第８の電界効果トランジスタ（Ｍ８）の前記ソースドレイン区間を導通させるステップであって、前記第１の電界効果トランジスタ（Ｍ１）のチャネルを流れる電流は、前記第２の電界効果トランジスタ（Ｍ２）のチャネルを流れる電流よりも大きいステップによって、請求項５に記載の装置をスイッチングする方法。
【請求項２３】
前記閾値を下回る前記入力電圧（Ｖｉｎ）を有している前記第３の電界効果トランジスタ（Ｍ３）の前記ソースドレイン区間を阻止するステップであって、前記第１の電界効果トランジスタ（Ｍ１）のチャネルを流れる電流は前記第２の電界効果トランジスタ（Ｍ２）のチャネルを流れる電流よりも大きいステップ、又は、
前記閾値を上回る前記入力電圧（Ｖｉｎ）を有している前記第３の電界効果トランジスタ（Ｍ３）の前記ソースドレイン区間を導通させるステップであって、前記第２の電界効果トランジスタ（Ｍ２）のチャネルを流れる電流は、前記第１の電界効果トランジスタ（Ｍ１）のチャネルを流れる電流よりも大きいステップによって請求項９に記載の装置をスイッチングする方法。
【請求項２４】
前記閾値を前記第１の電界効果トランジスタ（Ｍ１）及び前記第２の電界効果トランジスタ（Ｍ２）の縦横比によって調整する、請求項２２又は２３に記載の方法。
【請求項２５】
前記閾値を、前記第２のキャパシタンス（Ｃ２）に対する前記第１のキャパシタンス（Ｃ１）の比率、及び、前記第３のキャパシタンス（Ｃ３）によって調整する、請求項２２又は２４に記載の方法。
【請求項２６】
前記第１の演算増幅器（ＯＰ１）は前記第４の電圧（Ｖｘ）の大きさを前記入力電圧（Ｖｉｎ）の大きさと比較し、前記第４の電圧（ＶＸ）が前記入力電圧（Ｖｉｎ）よりも高い場合には前記第１０の電界効果トランジスタ（Ｍ１０）を導通させる、請求項１３に記載の装置をスイッチングする方法。
【請求項２７】
前記第２の演算増幅器（ＯＰ２）は前記第４の電圧（Ｖｘ）の大きさを前記第３の電圧の大きさと比較し、前記第４の電圧（Ｖｘ）が前記第３の電圧よりも低い場合には前記第１１の電界効果トランジスタ（Ｍ１１）を導通させる、請求項１５に記載の装置をスイッチングする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、供給される交流電圧を先ず整流することができる、電力を負荷に供給するための電子装置に関する。供給される電力の電力源として例えば、直列に接続されているキャパシタンスを用いて交流電圧を供給するマイクロジェネレータが考えられる。
【０００２】
エネルギ自立型のマイクロシステムは通常の場合、一つ又は複数のマイクロジェネレータ、一つの整流器、一つのエネルギ蓄積素子、並びに、一つ又は複数のセンサを有している。通常の場合、マイクロシステムはＡＣ−ＡＣ変換器、ＲＦブロック及び複数の付加的な回路も有している、マイクロジェネレータはマイクロワット又はミリワットの範囲の電力を供給する。蓄積素子としてキャパシタンス、スーパーキャパシタンス又は蓄電池を使用することができる。
【０００３】
エネルギ自立型のシステムは構成要素として、電荷ポンプ及び発振器を有することができ、それらはＡＣ−ＡＣ変換器の機能を一つのチップ上に有している。受動的な整流器はエネルギ蓄積素子、例えばキャパシタンスを充電する。この回路ブロックは、いわゆる始動フェーズ（同様にスタートアップフェーズとも称することができる）の間に必要とされる。もっとも、この回路ブロックは不利な電圧降下を惹起し、また効率が悪い。従って、受動的な整流器はシステム全体にとってネックである。
【０００４】
システムの別の部分、特にシステムの能動的な部分をアクティブにできるようにするためには、電圧レベル及び蓄積キャパシタンスに蓄積されたエネルギが十分に大きいものであるか否かを検出するためにトリガ回路が必要とされる。監視される電圧レベルは以下の二つの判定基準を満たしていなければならない：第１の判定基準：発振器及び電荷ポンプは、予定されている電圧範囲において動作しなければならない；第２の判定基準：電荷ポンプの始動フェーズを実現するために、キャパシタンスには十分なエネルギが蓄積されていなければならない。
【０００５】
トリガ回路に対する要求は、一方ではトリガ回路が古典的なスタートアップ回路であり、このことは給電電圧の検出に該当し、他方ではトリガ回路がオンオフ回路として動作すべきであることである。従来の回路ブロック、例えば古典的な比較器は、例えば電圧レベルが低い場合には動作することができないので、ＣＭＯＳ給電レベルを遙かに下回るマイクロジェネレータの電圧にとって従来の解決手段は実現不可能であった。トリガ回路に対しては、電力消費量が低いことが更に要求される。その電力消費量はシステムの電力消費量に比べて低いことが望ましい。また、スイッチング速度、即ち、システムの残りの部分をアクティブにするためにトリガ回路が必要とする時間に対しても要求が課されている。この時間は、この動作に必要とされるエネルギと直接的に関係しているとみなすことができる。移行期間が過度に長く続くと、システムの始動フェーズを支援するためにはエネルギが場合によっては十分でなくなる。即ち、スイッチング時間は可能な限り短いことが望ましい。最後に、トリガ回路に関する電圧閾値を調整できることが所望される。種々のマイクロジェネレータ及びシステムコンセプトは種々の電圧レベルを提供する。トリガ回路は、そのアーキテクチャによって相応の電圧レベルを規定できる可能性を有していることが望ましい。
【０００６】
マイクロワットの範囲においては、現在のところ、アーキテクチャが異なる同等の簡単なシステムが実現されているに過ぎない。相違点はマイクロジェネレータの種類、その電圧振幅、整流器及びＡＣ−ＡＣ変換器の種類である。多くのシステムは、入力端における電圧振幅が大きいことに起因して、スタートアップ回路を必要としていない。それらのシステムは通常の場合、メゾスコピックな範囲にあり、ミリワットの範囲の電力を供給する。別のシステムはＡＣ−ＡＣ変換器のためにオフチップコンポーネント、特にコイルを使用しており、受動的なダイオードをスタートアップ過程のために使用しており、また、入力端における電圧振幅に対して相応の要求を課している（文献［１］を参照されたい）。従来使用されている受動的な整流器は、一方では一つ又は複数のＭＯＳＦＥＴダイオードを基礎としているが、これは相応の電圧降下を有しており、また効率が悪い。他方では、プロセスの修正又はフローティングゲートトランジスタのプログラミングを基礎としている、技術的に煩雑でコストの掛かる解決手段が提案されている。プロセスの修正は、ＣＭＯＳ技術においては標準的なものではない、低閾値／０閾値トランジスタの使用を基礎としていることが考えられる。フローティングゲートトランジスタのプログラミングは付加的なステップ、従って付加的なコストを必要とする（文献［２］を参照されたい）。
【０００７】
本発明の課題は、十分に大きい電圧レベルを検出し、且つ、十分な出力を供給するトリガ回路を提供することであり、トリガ回路は更にオンオフ回路として動作し、また電力消費量が少なく、且つ短いスイッチング時間を有しており、更には回路電圧閾値を可変に調整できるべきである。更には、従来の解決手段に比べて同じ出力電圧で効果的により多くの出力を供給し、従って、始動フェーズ中の整流効率を改善する整流器を供給することができる。特に、トリガ回路及び整流器は特に、圧電式のマイクロジェネレータを有しているエネルギ自立型のマイクロシステムにおいて使用できることが望ましい。
【０００８】
この課題は独立請求項に記載されている装置によって解決される。
【０００９】
本発明の第１の態様は、電流源を形成する第１のタイプの第１の電界効果トランジスタのソースドレイン区間が、電流源を形成する第２のタイプの第２の電界効果トランジスタのソースドレイン区間及び第３の電圧に直列に接続されており、第１の電界効果トランジスタの第１の端子及び第２の電界効果トランジスタの第１の端子が、スイッチを形成する第２のタイプの第３の電界効果トランジスタのゲートに電気的に接続されており、また、第３の電界効果トランジスタのソースドレイン区間には入力電圧及び出力電圧が印加されていることを特徴としている。本発明は、入力電圧が閾値を下回っていると、アクティブな領域にある一方の電界効果トランジスタが他方の電界効果トランジスタよりも大きい電流を供給し、また、入力電圧が閾値を上回っていると、アクティブな領域にある他方の電界効果トランジスタが一方の電界効果トランジスタよりも大きい電流を供給するように、第１の電界効果トランジスタの動作点及び第２の電界効果トランジスタの動作点がそれぞれ調整されている。電界効果トランジスタのドレインソース電圧が飽和ドレインソース電圧よりも大きい場合には、電界効果トランジスタはアクティブ領域にある。
【００１０】
ソースドレイン区間を電界効果トランジスタのチャネルと称することもできる。
【００１１】
本発明は、システムのエネルギ効率が良い確実な始動を行なう機能を有している新規な構造を提供する。第１の態様は、課題の項において述べた要求を満たすトリガ回路に関する。本発明の第２の態様は、受動的な整流の慣例のアプローチを上回る解決手段に関する。それと共に本発明は、システムを確実に機能させるためのクリティカルなエネルギ出力を最小にする、エネルギ発生器と負荷との間のインタフェース回路にも関する。
【００１２】
トリガ回路乃至スタートアップ回路の基本的な着想は、電圧閾値を上回ったことを検出するために、比較器のような特性を実現することにある。その種のシステムの電圧閾値は、比較器の設計が困難な低電圧領域にあるので、回路の主機能は相互に競合する二つの電界効果トランジスタによって達成される。スタートアップ回路の残りの部分は電圧閾値の調整、迅速な移行フェーズ及び僅かな電力消費を実現する。
【００１３】
本発明により、確実な始動フェーズ又はスタートアップ特性が実現される。システムを始動させることができるクリティカルな入力電力は低減されている。システムを動作させるためには比較的低い入力電圧しか必要とされない。電力消費量は低減されている。電圧閾値を調整することができる。主なシステム特性がスタートアップ回路によって影響を及ぼされることはない。
【００１４】
別の有利な実施の形態は、従属請求項に記載されている。
【００１５】
有利な実施の形態によれば、第１の電界効果トランジスタの動作点は、第１のキャパシタンス及び第２のキャパシタンスを入力電圧と第３の電圧との間において電気的に直列に接続することができ、且つ、第１のキャパシタンスと第２のキャパシタンスとの間の電気的な接続部には第１の電界効果トランジスタのゲートと、電流シンクを形成する第１のタイプの第４の電界効果トランジスタの第１の端子とを電気的に接続できることによって調整することができる。第４の電界効果トランジスタのゲートを第４の電界効果トランジスタの第２の端子及び第３の電圧に電気的に接続することができる。第２の電界効果トランジスタの動作点は、第３のキャパシタンスが第２の電界効果トランジスタのゲートと第３の電圧との間において電気的に接続されており、且つ、第２の電界効果トランジスタのゲートには、電流シンクを形成する第１のタイプの第７の電界効果トランジスタの第１の端子を電気的に接続できることによって調整することができる。第７の電界効果トランジスタのゲートは第７の電界効果トランジスタの第２の端子及び第３の電圧に電気的に接続することができる。
【００１６】
別の有利な実施の形態によれば、スイッチを形成する第１のタイプの第５の電界効果トランジスタのゲートには出力電圧を印加することができ、第５の電界効果トランジスタの第２の端子には第３の電圧を印加することができ、また、第５の電界効果トランジスタの第１の端子を第３の電界効果トランジスタのゲートに電気的に接続することができる。
【００１７】
別の有利な実施の形態によれば、スイッチを形成する第１のタイプの第６の電界効果トランジスタのゲートには出力電圧を印加することができ、第６の電界効果トランジスタの第２の端子には第３の電圧を印加することができ、また、第６の電界効果トランジスタの第１の端子を第１の電界効果トランジスタのゲートに電気的に接続することができる。
【００１８】
別の有利な実施の形態によれば、スイッチを形成する第２のタイプの第８の電界効果トランジスタのゲートには第３の電圧を印加することができ、第８の電界効果トランジスタの第２の端子には出力電圧を印加することができ、また、第８の電界効果トランジスタの第１の端子を第２の電界効果トランジスタのゲートに電気的に接続することができる。
【００１９】
別の有利な実施の形態によれば、第１の電界効果トランジスタの動作点は、第１の電界効果トランジスタの第２の端子を、第１のタイプの第１２の電界効果トランジスタの第１の端子に電気的に接続することができ、第１の電界効果トランジスタのバルク端子を第１２の電界効果トランジスタのバルク端子を介して第３の電圧に電気的に接続することができ、且つ、第１の電界効果トランジスタのゲートに入力電圧を印加できることによって調整することができる。第１２の電界効果トランジスタの第２の端子には第３の電圧を印加することができ、且つ、第１２の電界効果トランジスタのゲートは第１のインバータに電気的に接続されている。第２の電界効果トランジスタの動作点は、第２の電界効果トランジスタのゲートに第３の電圧を印加できることによって調整することができる。
【００２０】
別の有利な実施の形態によれば、第１の電界効果トランジスタの第１の端子及び第２の電界効果トランジスタの第１の端子と第３の電界効果トランジスタのゲートとの間には、第２のインバータを電気的に接続することができる。
【００２１】
別の有利な実施の形態によれば、第１のインバータは第１のタイプの第１３の電界効果トランジスタを有することができる。第１３の電界効果トランジスタの第２の端子には第３の電圧を印加することができ、第１３の電界効果トランジスタの第１の端子を第２のタイプの第１４の電界効果トランジスタの第１の端子及び第１２の電界効果トランジスタのゲートに電気的に接続することができ、第１３の電界効果トランジスタのゲートを第１４の電界効果トランジスタのゲートに電気的に接続することができ、また、第１３の電界効果トランジスタのゲートに出力電圧を印加することができる。入力電圧を第１４の電界効果トランジスタの第２の端子に印加することができる。
【００２２】
別の有利な実施の形態によれば、第２のインバータは第１のタイプの第１５の電界効果トランジスタを有することができる。第１５の電界効果トランジスタの第２の端子には第３の電圧を印加することができ、第１５の電界効果トランジスタの第１の端子を第２のタイプの第１６の電界効果トランジスタの第１の端子及び第３の電界効果トランジスタのゲートに電気的に接続することができ、第１５の電界効果トランジスタのゲートを第１６の電界効果トランジスタのゲート並びに第１の電界効果トランジスタの第１の端子及び第２の電界効果トランジスタの第１の端子に電気的に接続することができる。入力電圧を第１６の電界効果トランジスタの第２の端子に印加することができる。
【００２３】
別の有利な実施の形態によれば、入力電圧と第３の電圧との間に第４のキャパシタンスを電気的に接続することができる。
【００２４】
別の有利な実施の形態によれば、ダイオードを形成する第１のタイプの第９の電界効果トランジスタのソースドレイン区間を、入力電圧と第４の電圧との間に電気的に接続することができる。第９の電界効果トランジスタのゲートは第９の電界効果トランジスタの第１の端子に電気的に接続することができる。
【００２５】
別の有利な実施の形態によれば、スイッチを形成する第２のタイプの第１０の電界効果トランジスタのソースドレイン区間を、第９の電界効果トランジスタのソースドレイン区間に電気的に並列に接続することができる。
【００２６】
別の有利な実施の形態によれば、比較器を形成する第１の演算増幅器においては、第４の電圧を負の入力端に印加することができ、且つ、入力電圧を正の入力端に印加することができ、出力端を第１０の電界効果トランジスタのゲートに電気的に接続することができる。
【００２７】
別の有利な実施の形態によれば、スイッチを形成する第１のタイプの第１１の電界効果トランジスタのソースドレイン区間には、第４の電圧及び第３の電圧を印加することができる。
【００２８】
別の有利な実施の形態によれば、比較器を形成する第２の演算増幅器においては、第４の電圧を負の入力端に印加することができ、且つ、第３の電圧を正の入力端に印加することができ、出力端を第１１の電界効果トランジスタのゲートに電気的に接続することができる。
【００２９】
別の有利な実施の形態によれば、第１の演算増幅器及び第２の演算増幅器には給電電圧としてそれぞれ入力電圧を印加することができる。
【００３０】
別の有利な実施の形態によれば、マイクロジェネレータが第３の電圧に関して第４の電圧を供給することができ、且つ、出力電圧を給電すべき負荷に印加することができる。
【００３１】
別の有利な実施の形態によれば、第３の電圧はグランド電圧で良い。グランド電圧とは、接地又は０電位を意味している。
【００３２】
別の有利な実施の形態によれば、第１の端子は電界効果トランジスタのドレインで良く、また第２の端子は電界効果トランジスタのソースで良い。
【００３３】
別の有利な実施の形態によれば、第１のタイプは電界効果トランジスタのｎ型で良く、また第２のタイプは電界効果トランジスタのｐ型で良い。
【００３４】
別の有利な実施の形態によれば、電界効果トランジスタは金属酸化膜半導体電界効果トランジスタで良い。
【００３５】
別の有利な実施の形態によれば、本発明による装置は以下の二つの状態を有することができる：閾値を下回る入力電圧を有している第３、第５、第６及び第８の電界効果トランジスタのソースドレイン区間を阻止する状態であって、この状態では、第２の電界効果トランジスタのチャネルを流れる電流は第１の電界効果トランジスタのチャネルを流れる電流よりも大きい；又は、
閾値を上回る入力電圧を有している第３、第５、第６及び第８の電界効果トランジスタのソースドレイン区間を導通させる状態であって、この状態では、第１の電界効果トランジスタのチャネルを流れる電流は、第２の電界効果トランジスタのチャネルを流れる電流よりも大きい。
【００３６】
別の有利な実施の形態によれば、代替的な本発明による装置は以下の二つの状態を有することができる：閾値を下回る入力電圧を有している第３の電界効果トランジスタのソースドレイン区間を阻止する状態であって、この状態では、第１の電界効果トランジスタのチャネルを流れる電流は第２の電界効果トランジスタのチャネルを流れる電流よりも大きい；又は、
閾値を上回る入力電圧を有している第３の電界効果トランジスタのソースドレイン区間を導通させる状態であって、この状態では、第２の電界効果トランジスタのチャネルを流れる電流は、第１の電界効果トランジスタのチャネルを流れる電流よりも大きい。
【００３７】
別の有利な実施の形態によれば、第１の電界効果トランジスタの縦横比及び第２の電界効果トランジスタの縦横比によって閾値を調整することができる。
【００３８】
別の有利な実施の形態によれば、第２のキャパシタンスに対する第１のキャパシタンスの比率、及び／又は、第３のキャパシタンスによって閾値を調整することができる。
【００３９】
別の有利な実施の形態によれば、本発明による装置を以下のようにスイッチングさせることができる：第１の演算増幅器は第４の電圧の大きさを入力電圧の大きさと比較し、第４の電圧が入力電圧よりも高い場合には第１０の電界効果トランジスタを導通させる。
【００４０】
別の有利な実施の形態によれば、第２の演算増幅器は第４の電圧の大きさを第３の電圧の大きさと比較し、第４の電圧が入力電圧よりも低い場合には第１１の電界効果トランジスタを導通させる。
【００４１】
以下では図面を参照しながら、別の有利な実施の形態を詳細に説明する。
【図面の簡単な説明】
【００４２】
【図１】本発明による回路の第１の実施例を示す。
【図２】図１による第１の電界効果トランジスタ及び第２の電界効果トランジスタの特性曲線を示す。
【図３】整流器回路の実施例を示す。
【図４】エネルギ自立型のシステムの入力段のブロック回路図を示す。
【図５】エネルギ自立型のシステムのブロック回路図を示す。
【図６】本発明による回路の第２の実施例を示す。
【発明を実施するための形態】
【００４３】
図１は、本発明による装置、特にトリガ回路１の第１の実施例を示す。参照番号１はトリガ回路１を表す。このトリガ回路１は図５においても同様にブロック１として表されている。電流源を形成する第１のタイプの第１の電界効果トランジスタＭ１のソースドレイン区間は、入力電圧Ｖｉｎと第３の電圧との間において、電流源を形成する第２のタイプの第２の電界効果トランジスタＭ２のソースドレイン区間に電気的に直列に接続されている。第１の電界効果トランジスタＭ１の第１の端子及び第２の電界効果トランジスタＭ２の第１の端子は、スイッチを形成する第２のタイプの第３の電界効果トランジスタＭ３のゲートに電気的に接続されており、且つ、第３の電界効果トランジスタＭ３のソースドレイン区間には入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔが印加されている。第１の電界効果トランジスタＭ１の動作点及び第２の電界効果トランジスタＭ２の動作点はそれぞれ、入力電圧Ｖｉｎが閾値を下回っていると、アクティブ領域にある一方の電界効果トランジスタＭ２；Ｍ１が他方の電界効果トランジスタＭ１；Ｍ２よりも大きい電流を供給し、また、入力電圧Ｖｉｎが閾値を上回っていると、アクティブ領域にある他方の電界効果トランジスタＭ１；Ｍ２が一方の電界効果トランジスタＭ２；Ｍ１よりも大きい電流を供給するように調整されている。電界効果トランジスタは、そのドレインソース電圧が飽和ドレインソース電圧よりも大きい場合にアクティブ領域にある。第１の電界効果トランジスタＭ１の動作点は、第１のキャパシタンスＣ１及び第２のキャパシタンスＣ２が入力電圧Ｖｉｎと第３の電圧との間において電気的に直列に接続されており、且つ、第１のキャパシタンスＣ１と第２のキャパシタンスＣ２との間の電気的な接続部には第１の電界効果トランジスタＭ１のゲートと、電流シンクを形成する第１のタイプの第４の電界効果トランジスタＭ４の第１の端子とが電気的に接続されていることによって調整されている。第４の電界効果トランジスタＭ４のゲートは第４の電界効果トランジスタＭ４の第２の端子に電気的に接続されており、且つ、第４の電界効果トランジスタＭ４のゲートには第３の電圧が印加されている。第２の電界効果トランジスタＭ２の動作点は、第３のキャパシタンスＣ３が第２の電界効果トランジスタＭ２のゲートと第３の電圧との間において電気的に接続されており、且つ、第２の電界効果トランジスタＭ２のゲートには、電流シンクを形成する第１のタイプの第７の電界効果トランジスタＭ７の第１の端子が電気的に接続されていることによって調整されている。第７の電界効果トランジスタＭ７のゲートは第７の電界効果トランジスタＭ７の第２の端子に電気的に接続されており、且つ、第７の電界効果トランジスタＭ７のゲートには第３の電圧が印加されている。スイッチを形成する第１のタイプの第５の電界効果トランジスタＭ５のゲートには出力電圧Ｖｏｕｔが印加されており、第５の電界効果トランジスタＭ５の第２の端子には第３の電圧が印加されており、且つ、第５の電界効果トランジスタＭ５の第１の端子は第３の電界効果トランジスタＭ３のゲートに電気的に接続されている。スイッチを形成する第１のタイプの第６の電界効果トランジスタＭ６のゲートには出力電圧Ｖｏｕｔが印加されており、第６の電界効果トランジスタＭ６の第２の端子には第３の電圧が印加されており、且つ、第６の電界効果トランジスタＭ６の第１の端子は第１の電界効果トランジスタＭ１のゲートに電気的に接続されている。スイッチを形成する第２のタイプの第８の電界効果トランジスタＭ８のゲートには第３の電圧が印加されており、第８の電界効果トランジスタＭ８の第２の端子には出力電圧Ｖｏｕｔが印加されており、且つ、第８の電界効果トランジスタＭ８の第１の端子は第２の電界効果トランジスタＭ２のゲートに電気的に接続されている。
【００４４】
図１は、トリガ回路に関する本発明の基本思想の実現形態を表す。トランジスタＭ１及びＭ２は電圧Ｖを調整し、従って、スイッチの機能を有しているトランジスタＭ３を制御する。キャパシタンスＣ１及びＣ２はトランジスタＭ４と共に、トランジスタＭ１の動作点を調整するために使用される。キャパシタンスＣ３及び別のトランジスタＭ７はトランジスタＭ２の動作点を調整するため、もしくはトランジスタＭ２にバイアスをかけるために使用される。トランジスタＭ６，Ｍ８及びキャパシタンスＣ３は、出力電圧Ｖｏｕｔが十分に高いときにはトランジスタＭ１及びＭ２を阻止する。この場合、トランジスタＭ５はトランジスタＭ３にバイアスをかける。
【００４５】
トランジスタＭ１及びＭ２は回路の核を表している。それら二つのトランジスタＭ１，Ｍ２は相互に競合して並行に動作している。即ち、電圧Ｖは二つの特性曲線の判定基準を満たしていなければならない。一般的に、それら二つのトランジスタが図１に示されているように接続されており、且つ、それら二つのトランジスタに同一の電流が流れる場合には、以下の特性が生じる：比較的大きい寸法設計及び／又はゲートソース電圧Ｖｇｓの比較的大きい値によって、潜在的により大きい電流を供給することができるトランジスタは、比較的小さいドレインソース電圧Ｖｄｓによって自身の電流を低減することができなければならない。この思想は、第２のトランジスタＭ２が第１のフェーズにおいては「より強い」トランジスタであり（これは特に、入力電圧Ｖｉｎが電圧閾値よりも依然として低い場合に当てはまる）、第１のトランジスタＭ１が第２のフェーズにおいては「より強い」トランジスタであるということである。相応に寸法設計が行われている場合、入力電圧Ｖｉｎが所望の電圧閾値に達した瞬間に、どちらのトランジスタが「より強い」トランジスタであるかが決定されて移行が行なわれる。この瞬間に電圧Ｖは降下し、トランジスタＭ３が導通される。
【００４６】
図２は、第１のトランジスタＭ１及び第２のトランジスタＭ２の電流と入力電圧Ｖｉｎの関係を示しているが、これは特に、ドレインソース電圧Ｖｄｓが入力電圧Ｖｉｎに等しい場合のものを示している。ここでは入力電圧Ｖｉｎが給電電圧の役割を果たす。垂直方向に短い線が付されている特性曲線は第１の電界効果トランジスタＭ１に対応するものであり、他方の特性曲線は第２の電界効果トランジスタＭ２に対応するものである。特性曲線の形状が異なることによって、それらの特性曲線を二つの点において交差させることができる。第１の交点は入力電圧Ｖｉｎの領域２から領域３への移行部に位置しており、また第２の交点は第１の交点の右側において領域３内に位置している。二つの特性曲線の差異は、寸法設計が異なること、異なるバイアスが掛けられていること、又は、動作点の調整に由来している。第１の電界効果トランジスタＭ１はより大きく寸法設計されているが、入力電圧Ｖｉｎの一部しか受け取らず、しかも、第１のキャパシタンスＣ１及び第２のキャパシタンスＣ２の電圧分配器を介して受け取る。第２の電界効果トランジスタＭ２は、入力電圧Ｖｉｎの値が比較的小さい場合にはバルク電流が優勢になるように寸法設計されている。このことは図２の領域１において見て取れる。入力電圧Ｖｉｎがそれよりも高い値を有するようになると、サブ閾値電流が支配的になる。このことは図２の領域２において見て取れる。最終的には、入力電圧Ｖｉｎが第２の電界効果トランジスタＭ２のカットオフ電圧よりも大きくなり、第２の電界効果トランジスタＭ２は飽和する。このことは図２の領域３において見て取れる。第１の電界効果トランジスタＭ１はより大きく寸法設計されており、少なくとも、その縦横比は第２の電界効果トランジスタＭ２の縦横比よりも大きく寸法設計されている。これによって、第１の電界効果トランジスタＭ１の特性曲線は概ね線形となる。即ち、サブ閾値が優勢になる。このグラフは半対数グラフである。トランジスタの縦横比によって電圧閾値、即ち、右側の交点を調整することができる。これによって特性曲線のレベルが変更する。電圧閾値を調整する別の可能性は、第１のキャパシタンスＣ１と第２のキャパシタンスＣ２の電圧分配器の特性の設定にある。入力電圧Ｖｉｎが十分に大きく、且つ、第３の電界効果トランジスタＭ３が導通している場合には、第６の電界効果トランジスタＭ６及び第８の電界効果トランジスタＭ８が第１の電界効果トランジスタＭ１及び第２の電界効果トランジスタＭ２を遮断する。続いて、第５の電界効果トランジスタＭ５は第３の電界効果トランジスタＭ３にバイアスをかける。従って、三つの電界効果トランジスタＭ１，Ｍ２及びＭ３の内、第３の電界効果トランジスタＭ３のみが、導通している唯一のトランジスタとなり、これによって最終的な損失は低くなる。
【００４７】
図３は、本発明による整流回路の実施例を示す。この種の整流回路を本発明によるトリガ回路の前段に伝記的に接続することができる。本発明の別の態様、しかもシステムの始動中の整流に関して、新規の回路は整流の二つの原理を組み合わせる。しかも、ダイオードのように機能する金属酸化膜半導体電界効果トランジスタはアクティブな整流器に並列に接続されており、このアクティブな整流器は整流回路のその時点において使用可能な一つの出力電圧の供給部として使用される。この出力電圧は始動フェーズ中に０から出発して上昇するので、このアクティブな整流器は電圧レベルが十分なレベルになった瞬間以降に機能し始める。開始時に、アクティブな整流器は完全な効率性で動作はしないが、その代わりに付加的な出力を供給することができる。このようにして、前段に接続されている整流回路は、出力電圧が同じ場合でも、古典的な純粋に受動的な解決手段に比べて遙かに高い出力を供給することができる。これによって、始動フェーズ又はスタートアップフェーズ中の整流器の効率が改善されている。
【００４８】
参照番号３は受動的な整流器を表す。この受動的な整流器は図５においてはブロック３としても表されている。参照番号９は能動的な整流器を表す。この能動的な整流器は図５においてはブロック９としても表されている。参照番号７はマイクロジェネレータを表す。このマイクロジェネレータも同様に、図５においてはブロック７として表されている。
【００４９】
図３によれば、ダイオードとして前段に接続されている第９の電界効果トランジスタＭ９が、受動的な整流器３として能動的な整流回路９に電気的に並列に接続されている。能動的な整流回路の構成素子は、第１の演算増幅器ＯＰ１によってスイッチング可能である第１０の電界効果トランジスタＭ１０と、第２の演算増幅器ＯＰ２によってスイッチング可能である第１１の電界効果トランジスタＭ１１である。バッファキャパシタンスＣ４は第１０の電界効果トランジスタＭ１０の出力側と第３の電圧との間に電気的に接続されている。能動的な整流の原理は、図３に示されているように、容量性の出力を備えたマイクロジェネレータに適用される。図３における左側の破線で示されたブロック内には、その種のマイクロジェネレータが示されている。マイクロジェネレータの容量性の出力側はキャパシタンスＣｇとして表されている。ここでは、電圧源Ｕｇ（ｔ）と、それに直列に接続されている出力キャパシタンスＣｇを備えている、圧電式のマイクロジェネレータの簡略化されたモデルが使用される。電圧源は種々の波形の電圧を供給することができ、しかもマイクロジェネレータの設計に応じて種々の波形の電圧を供給することができる。キャパシタンスＣｇの値は同様に設計に依存している。キャパシタンスＣｇはｎＦの数十倍のオーダにある。バッファキャパシタンスＣ４はキャパシタンスＣｇよりも遙かに大きい値を有している。このことは直流電流源としてのキャパシタンスＣ４の近似を証明している。二つのスイッチＭ１０及びＭ１１は内部抵抗Ｒを有しており、またＭＯＳＦＥＴ電界効果トランジスタとして実施されている。第１０の電界効果トランジスタＭ１０は第１のスイッチＳ１として動作し、第１１の電界効果トランジスタＭ１１は第２のスイッチＳ２として動作する。能動的な整流の背景となる基本的な着想は、キャパシタンスが接続されている各回路において使用される着想に類似している。即ち、適切な時間経過が要求される電荷の流れを提供する、キャパシタンス及びスイッチを用いた電荷の移動である。ここでは、組み込まれたマイクロジェネレータキャパシタンスＣｇが従来のキャパシタンスの実現形態の代わりに使用されるが、原理自体は同一のものである。固定的なシステムにおいては、能動的な整流器が四つのフェーズで動作する。第４の電圧ＶｘがキャパシタンスＣ４における電圧よりも大きい場合には、スイッチＳ１は演算増幅器ＯＰ１によって制御され、且つ、アクティブである。第４の電圧Ｖｘが０よりも小さい場合には、スイッチＳ２は演算増幅器ＯＰ２によって制御され、且つアクティブである。整流器の動作の四つのフェーズを以下のように表すことができる。
【００５０】
フェーズ１：フェーズ１においてはスイッチＳ１及びスイッチＳ２が開かれている。ジェネレータ電圧は０Ｖから出発して上昇する。キャパシタンスＣｇにかかる電圧は０Ｖに維持されるので、第４の電圧Ｖｘは直接的にジェネレータ電圧Ｕｇに従う。このフェーズの間は、二つのスイッチＳ１及びＳ２はアクティブではないので、ノードＶｘには電流が流れており、キャパシタンスＣｇを充電又は放電するための経路は存在しない。
【００５１】
フェーズ２：スイッチＳ１は閉じられており、スイッチＳ２は開かれている。このフェーズは、第４の電圧Ｖｘが、キャパシタンスＣ４における入力電圧Ｖｉｎである電圧の値に達したときに開始される。演算増幅器ＯＰ１の信号によってスイッチＳ１がアクティブにされる。第４の電圧Ｖｘが入力電圧Ｖｉｎに等しいこのフェーズの間に、キャパシタンスＣｇにおける電圧は上昇するので、電流ｉ（ｔ）は回路を流れる。この電流はキャパシタンスＣ４に電荷を運ぶので、従って出力が供給される。このフェーズにおいてのみ、バッファキャパシタンスＣ４は電荷を受け取る。
【００５２】
フェーズ３：スイッチＳ１及びスイッチＳ２は開かれている。このフェーズは、回路を流れる電流が０に降下し、電流の方向が変化したときに開始される。この時点においてスイッチＳ１はデアクティブにされるので、ノードＶｘには再び電流が流れる。電流経路は存在しないので、キャパシタンスＣｇは充電されたままであり、その電圧は一定に維持され、またノードＶｘは電圧源Ｕｇ（ｔ）に従うが、時点ｔ２における０ＶではないキャパシタンスＣｇにおける電圧の値によって惹起されているオフセットを有している。
【００５３】
フェーズ４：スイッチＳ１は開かれており、スイッチＳ２は閉じられている。第４の電圧Ｖｘは０Ｖに降下し、負の電圧となると、スイッチＳ２はアクティブになりフェーズ４が開始される。第４の電圧Ｖｘが強制的にグランドに接続され、キャパシタンスＣｇにおける電圧は降下し、電流ｉ（ｔ）が流れ、キャパシタンスＣｇは放電される。この瞬間に電圧Ｕｇは再び上昇し、電流ｉ（ｔ）は向きを変え、この変化が検出され、従ってスイッチＳ２がデアクティブにされる。この瞬間から４フェーズサイクルが再び開始される。
【００５４】
最後の第４のフェーズは必要である。何故ならば、この第４のフェーズが無ければキャパシタンスＣｇは充電されたままになるからである。それによって、電圧Ｕｇと第４の電圧Ｖｘとの間にオフセットが生じ、その結果、第４の電圧でのピーク電圧はキャパシタンスＣ４における電圧のみになる虞があり、これはスイッチＳ１を閉じて、電流を流すためには十分でない虞がある。回路が開かれている動作状態では、ジェネレータは全ての時間にわたり動作する。フェーズ４ではキャパシタンスＣｇが放電され、しかも、マイクロジェネレータの電極が効果的に短絡されるので、キャパシタンスＣｇをフェーズ２において新たに充電することができ、これによって出力側へと電荷を運ぶことができる。出力側へと伝送される電荷量は、キャパシタンスＣｇにおける最大電圧によって決定される。
【００５５】
図４は、エネルギ自立型のマイクロシステムの入力段の実施例を示す。確実な始動は、スタートアップ回路とも称することができるトリガ回路１によって実現されている。このトリガ回路１は図１又は図６による装置に対応している。スタートアップ回路はコンデンサＣPufferにおける電圧を監視し、その電圧がシステムに対して設定されている電圧閾値よりも高い場合には、スタートアップ回路１は、図４においてＣLast及びＲLastとして表されている、システムの残りの部分をアクティブにする。この瞬間以降は、スタートアップ回路１が無視できる程度の電力しか消費しないので、受動的な整流器３が供給する全体の電力はさらに負荷に伝達される。図３においては、第９の電界効果トランジスタＭ９が受動的な整流器３を表している。図４は、エネルギ自立型のシステムの入力段のブロック回路図を示す。電圧源Ｖｇ、及び、この電圧源Ｖｇと受動的な整流器３との間のインピーダンスブロックはマイクロジェネレータを表している。
【００５６】
図５は、エネルギ自立型のシステムのブロック回路図を示す。受動的な整流器３とスタートアップ回路１との間のエネルギ蓄積ブロック５はコンデンサ又は蓄電池を表している。本発明の一つの態様では、図５に示されているようなエネルギ自立型のマイクロシステムの始動が処理される。マイクロジェネレータ７は電力管理回路Ｉを制御する。マイクロジェネレータ７は、受動的な整流器３と、能動的な整流器９と、それに属する制御回路１１とを用いて整流される信号を供給する。整流された信号はエネルギ蓄積ブロック５に供給され、このエネルギ蓄積ブロック５はトリガ回路１ないしスタートアップ回路１を制御する。トリガ回路１は電荷ポンプ１３及び発振器１５に電力を供給する。電荷ポンプ１３は同様に制御回路１１を制御する。制御回路１１を用いて能動的な整流器９が制御される。電力管理回路Ｉによって第２の電荷ポンプ１７、マイクロコントローラ１９、センサ２１及び高周波回路ＲＦ２３を制御することができる。本発明によれば、図１又は図６によるトリガ回路はトリガ回路１に相当する。このトリガ回路１の前段には、図３と同様に、受動的な整流器３及び能動的な整流器９が組み合わされたものが接続されている。図３によるキャパシタンスＣ４は図５によるエネルギ蓄積ブロック５であっても良い。図３においては、マイクロジェネレータ７が同様に破線で示されたブロックとして表されている。
【００５７】
図６は本発明によるトリガ回路１又はスタートアップ回路又は始動フェーズ回路の第２の実施例を示す。電流源を形成する第１のタイプの第１の電界効果トランジスタＭ１のソースドレイン区間は、入力電圧Ｖｉｎと第３の電圧との間において、電流源を形成する第２のタイプの第２の電界効果トランジスタＭ２のソースドレイン区間に電気的に直列に接続されている。第１の電界効果トランジスタＭ１の第１の端子及び第２の電界効果トランジスタＭ２の第１の端子は、スイッチを形成する第２のタイプの第３の電界効果トランジスタＭ３のゲートに電気的に接続されており、且つ、第３の電界効果トランジスタＭ３のソースドレイン区間には入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔが印加されている。入力電圧Ｖｉｎが閾値を下回ると、アクティブ領域にある一方の電界効果トランジスタＭ２；Ｍ１が他方の電界効果トランジスタＭ１；Ｍ２よりも大きい電流を供給するように、また、入力電圧Ｖｉｎが閾値を上回ると、飽和ドレインソース電圧よりも大きいドレインソース電圧を有している電界効果トランジスタがアクティブ領域にあるように、第１の電界効果トランジスタＭ１の動作点及び第２の電界効果トランジスタＭ２の動作点はそれぞれ調整されている。第１の電界効果トランジスタＭ１の動作点は、第１の電界効果トランジスタＭ１の第２の端子が、スイッチを形成する第１のタイプの第１２の電界効果トランジスタＭ１２の第１の端子に電気的に接続されており、第１の電界効果トランジスタＭ１のバルク端子には第１２の電界効果トランジスタＭ１２のバルク端子を介して第３の電圧が印加されており、且つ、第１の電界効果トランジスタＭ１のゲートには入力電圧Ｖｉｎが印加されることによって調整されている。第１２の電界効果トランジスタＭ１２の第２の端子には第３の電圧が印加されており、第１２の電界効果トランジスタＭ１２のゲートは第１のインバータＩＮＶ１に電気的に接続されている。第２の電界効果トランジスタＭ２の動作点は、第２の電界効果トランジスタＭ２のゲートに第３の電圧が印加されることによって調整されている。第１の電界効果トランジスタＭ１の第１の端子及び第２の電界効果トランジスタＭ２の第１の端子と第３の電界効果トランジスタＭ３のゲートとの間には、第２のインバータが電気的に接続されている。第１のインバータＩＮＶ１は第１のタイプの第１３の電界効果トランジスタＭ１３を有している。第１３の電界効果トランジスタＭ１３の第２の端子には第３の電圧が印加されており、第１３の電界効果トランジスタＭ１３の第１の端子は第２のタイプの第１４の電界効果トランジスタＭ１４の第１の端子及び第１２の電界効果トランジスタＭ１２のゲートに電気的に接続されており、第１３の電界効果トランジスタＭ１３のゲートは第１４の電界効果トランジスタＭ１４のゲートに電気的に接続されており、また、第１３の電界効果トランジスタＭ１３のゲートには出力電圧Ｖｏｕｔが印加されている。入力電圧Ｖｉｎは第１４の電界効果トランジスタＭ１４の第２の端子に印加されている。第２のインバータＩＮＶ２は第１のタイプの第１５の電界効果トランジスタＭ１５を有している。第１５の電界効果トランジスタＭ１５の第２の端子には第３の電圧が印加されており、第１５の電界効果トランジスタＭ１５の第１の端子は第２のタイプの第１６の電界効果トランジスタＭ１６の第１の端子及び第３の電界効果トランジスタＭ３のゲートに電気的に接続されており、第１５の電界効果トランジスタＭ１５のゲートは第１６の電界効果トランジスタＭ１６のゲートに電気的に接続されており、且つ、第１の電界効果トランジスタＭ１の第１の端子及び第２の電界効果トランジスタＭ２の第１の端子に電気的に接続されている。入力電圧Ｖｉｎは第１６の電界効果トランジスタＭ１６の第２の端子に印加されている。
【００５８】
図６によるトリガ回路の動作を以下のように説明することができる。入力電圧Ｖｉｎが０Ｖから出発して上昇することによって、第１２の電界効果トランジスタＭ１２のゲートにおける電圧は入力電圧Ｖｉｎに従う。何故ならば、第３の電界効果トランジスタＭ３がアクティブではなく、また出力電圧Ｖｏｕｔが０Ｖだからである。第１の電界効果トランジスタＭ１及び第２の電界効果トランジスタＭ２の第１の端子（ここではドレイン）における電圧Ｖは同様に入力電圧Ｖｉｎに従う。入力電圧ＶｉｎがＮＭＯＳ閾値電圧Ｖｔｈｎの値に達すると、第１２の電界効果トランジスタＭ１２がスイッチオンされ、第１の電界効果トランジスタＭ１のソースには第３の電圧（ここではグラウンド電圧）が印加される。第２の電界効果トランジスタＭ２は、サブ閾値領域（Ｖｔｈｐ＞Ｖｔｈｎ）において動作し、且つ、第１の電界効果トランジスタＭ１は三極管モードで動作する。これによって電圧Ｖが第３の電圧に引き上げられる。入力電圧Ｖｉｎの値がＶｔｈｐの値に達すると、第２の電界効果トランジスタＭ２は飽和モードになる。Ｖｉｎがある程度の値になると第２の電界効果トランジスタＭ２が第１の電界効果トランジスタＭ１よりも「強い」ので、電圧Ｖが引き上げられ、また三極管モードが生じ、これに対して第１の電界効果トランジスタＭ１は飽和モードになる。この時点において、第２のインバータＩＮＶ２は第３の電界効果トランジスタＭ３をスイッチオンする。この第３の電界効果トランジスタＭ３は入力側と出力側との間の直列スイッチとして動作する。出力電圧Ｖｏｕｔが高い値に達すると、第１２の電界効果トランジスタＭ１２のゲート電圧がこの第１２の電界効果トランジスタＭ１２をスイッチオフし、これによって、第２の電界効果トランジスタＭ２、第１の電界効果トランジスタＭ１及び第１２の電界効果トランジスタＭ１２に垂直に直接的な電流が流れることは阻止される。更に、第１２の電界効果トランジスタＭ１２のゲート電圧は、入力電圧Ｖｉｎが低下したときにヒステリシス特性を提供する付加的な機能を有している。第１の電界効果トランジスタＭ１及び第２の電界効果トランジスタＭ２の正確な寸法設計は要求される回路電圧を達成するために極めて重要なものであり、これによって、変化に起因する帯域幅が許容される。この回路は定常動作時には無視できる程度の電力しか消費しないので、スイッチング過程の間に数ｎＷしか消費しない。
【００５９】
参考文献
[1] S. Xu, K. D. T. Ngo, T. Nishida, G. Chung, A. Sharma - Low Frequency Pulsed Resonant Converter for Energy Harvesting, IEEE Transactions on Power Electronics, Vol. 22, Nr. 1, January 2007, Page 63-67
[2] C. Peters, F. Henrici, M. Ortmanns, Y. Manoli: Highbandwidth floating gate CMOS rectifiers with reduced voltage drop, IEEE International Symposium on Circuits and Systems, 18-21, 2598-2601
【図１】
2013501442.tif 000003
【図２】
2013501442.tif 000004
【図３】
2013501442.tif 000005
【図４】
2013501442.tif 000006
【図５】
2013501442.tif 000007
【図６】
2013501442.tif 000008
【国際調査報告】
2013501442.tif 000009
2013501442.tif 000010
2013501442.tif 000011
2013501442.tif 000012
2013501442.tif 000013
2013501442.tif 000014
2013501442.tif 000015
2013501442.tif 000016