(57)【要約】  集積回路（１０００）が、ＰＮ接合（１０１６）を介して、ドレイン領域又はボディ領域から電気的に隔離されたハンドルウェハに結合されるドレイン領域又はボディ領域内に基板貫通ダイオード（１０２４）を備えた、拡張ドレインＭＯＳトランジスタを含むＳＯＩ基板上に形成される。
2013545306.tif 000002
【特許請求の範囲】
【請求項１】
集積回路であって、
シリコンオンインシュレータ（ＳＯＩ）基板であって、
前記ＳＯＩ基板が、
第１の導電型を有する半導体材料のハンドルウェハと、
前記ハンドルウェハの上面上に配置される誘電性材料の埋め込み酸化物層と、
前記埋め込み酸化物層の上面上に配置される、半導体材料のＳＯＩフィルムと、
を含む、前記ＳＯＩ基板、及び、
拡張ドレイン金属酸化物半導体（ＭＯＳ）トランジスタ、
を含む集積回路であって、
前記拡張ドレインＭＯＳトランジスタが、
前記ＳＯＩフィルム内に配置され、前記ハンドルウェハと反対の導電型を有する領域と、
前記領域内に配置された基板貫通ダイオードと、
を含み、
前記基板貫通ダイオードが、
前記ＳＯＩフィルムの上面から前記埋め込み酸化物層を介して前記ハンドルウェハ内へ延在する基板貫通ビア、
前記基板貫通ビア内の導電性ビアフィルプラグであって、前記基板貫通ビアに及び前記ハンドルウェハに近接する前記ＳＯＩフィルムへの電気的接触をする、前記ビアフィルプラグ、及び、
前記基板貫通ビアの境界に近接するＰＮ接合、
を含む、
集積回路。
【請求項２】
請求項１に記載の集積回路であって、前記ＰＮ接合が、前記基板貫通ビアの前記境界の底面に近接する前記ハンドルウェハ内に配置される、集積回路。
【請求項３】
請求項２に記載の集積回路であって、前記ビアフィルプラグが、前記領域と同じ導電型を有するポリシリコンを含む、集積回路。
【請求項４】
請求項３に記載の集積回路であって、前記ＳＯＩフィルムが、前記基板貫通ビアに近接するドープされた側壁層を含み、前記ドープされた側壁層における平均ドーピング濃度が、前記ドープされた側壁層に近接する前記ＳＯＩフィルムの平均ドーピング濃度より少なくとも４０パーセント大きい、集積回路。
【請求項５】
請求項１に記載の集積回路であって、前記拡張ドレインＭＯＳトランジスタの外側に配置される基板貫通コンタクトをさらに含む、集積回路。
【請求項６】
集積回路であって、
ＳＯＩ基板であって、
前記ＳＯＩ基板が、
第１の導電型を有する半導体材料のハンドルウェハと、
前記ハンドルウェハの上面上に配置される、誘電性材料の埋め込み酸化物層と、
前記埋め込み酸化物層の上面上に配置される、半導体材料のＳＯＩフィルムと、
を含む、前記ＳＯＩ基板、及び、
拡張ドレインＭＯＳトランジスタ、
を含む集積回路であって、
前記拡張ドレインＭＯＳトランジスタが、
前記ＳＯＩフィルム内に配置され、前記ハンドルウェハと反対の導電型を有する領域と、
前記領域内に配置される基板貫通ダイオードと、
を含み、
前記基板貫通ダイオードが、
前記ＳＯＩフィルムの上面から前記埋め込み酸化物層を介して前記ハンドルウェハ内へ延在する基板貫通ビアと、
前記基板貫通ビアの側壁上に配置される誘電性ライナと、
前記基板貫通ビアの境界の底面に配置される前記ハンドルウェハ内の注入層であって、前記ハンドルウェハと反対の前記導電型を有する、前記注入層と、
前記注入層への電気的接触をする前記基板貫通ビア内の導電性ビアフィルプラグであって、前記誘電性ライナによって前記ＳＯＩフィルムから電気的に隔離される、前記ビアフィルプラグと、
前記基板貫通ビアの前記境界の前記底面に近接するＰＮ接合であって、前記ビアフィルプラグが前記ＰＮ接合を介して前記ハンドルウェハに電気的に結合されるようになっている、前記ＰＮ接合と、
を含む、
集積回路。
【請求項７】
集積回路を形成するプロセスであって、
第１の導電型を有する半導体材料のハンドルウェハと、
前記ハンドルウェハの上面上に形成される、誘電性材料の埋め込み酸化物層と、
前記埋め込み酸化物層の上面上に形成される、半導体材料のＳＯＩフィルムと、
を含むＳＯＩ基板を提供するステップ、及び、
拡張ドレイン金属酸化物半導体（ＭＯＳ）トランジスタを形成するステップ、
を含み、
前記拡張ドレインＭＯＳトランジスタを形成する前記ステップが、
前記ＳＯＩフィルム内に配置される領域を形成するステップであって、それにより、前記領域が前記ハンドルウェハと反対の導電型を有するようにする、ステップと、
前記領域内に基板貫通ダイオードを形成するステップと、
を含むプロセスによる、ステップであり、
前記基板貫通ダイオードを形成する前記ステップが、
前記ＳＯＩフィルムの上面から前記埋め込み酸化物層を介して前記ハンドルウェハ内へ延在する基板貫通ビアを形成するステップと、
前記基板貫通ビア内の導電性ビアフィルプラグを形成するステップであって、前記ビアフィルプラグが前記ハンドルウェハへの電気的接触をする、ステップと、
前記基板貫通ビアの境界に近接するＰＮ接合を形成するステップと、
を含むプロセスによる、ステップである、
プロセス。
【請求項８】
請求項７に記載のプロセスであって、前記ＰＮ接合が、前記基板貫通ビアの前記境界の底面に近接する前記ハンドルウェハ内に配置される、プロセス。
【請求項９】
請求項８に記載のプロセスであって、
前記基板貫通ダイオードを形成する前記ステップが、前記基板貫通ビアに近接するドープされた側壁層を形成するステップをさらに含み、
前記ドープされた側壁層における平均ドーピング濃度が、前記ドープされた側壁層に近接する前記ＳＯＩフィルムの平均ドーピング濃度より少なくとも４０パーセント大きい、
プロセス。
【請求項１０】
請求項７に記載のプロセスであって、
前記基板貫通ダイオードを形成する前記ステップが、前記基板貫通ビアの側壁上に誘電性ライナを形成するステップをさらに含み、それにより、前記ビアフィルプラグが前記誘電性ライナによって前記ＳＯＩフィルムから電気的に隔離されるようにし、
前記ＰＮ接合が前記基板貫通ビアの前記境界の底面に近接して形成され、それにより、前記ビアフィルプラグが前記ＰＮ接合を介して前記ハンドルウェハに電気的に接続されるようにする、
プロセス。
【請求項１１】
請求項７に記載のプロセスであって、前記ＳＯＩフィルムを介し且つ前記埋め込み酸化物層を介するコンタクトビアを形成するステップを含むプロセスによって、前記拡張ドレインＭＯＳトランジスタの外側に基板貫通コンタクトを形成するステップをさらに含み、前記コンタクトビアが前記基板貫通ビアと同時に形成される、プロセス。
【請求項１２】
請求項７に記載のプロセスであって、前記ＳＯＩフィルム内に隔離トレンチを形成するステップを含むプロセスによって、前記拡張ドレインＭＯＳトランジスタの外側に深い隔離トレンチを形成するステップをさらに含み、前記隔離トレンチが前記基板貫通ビアと同時に形成される、プロセス。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、集積回路に関し、より具体的に言えば、シリコンオンインシュレータ（ＳＯＩ）基板上に形成された集積回路内の拡張されたドレインＭＯＳトランジスタに関する。
【背景技術】
【０００２】
集積回路が、シリコンオンインシュレータ（ＳＯＩ）基板上に形成され得、この基板は、単結晶シリコンなどの半導体材料のハンドルウェハ、ハンドルウェハの上面上に配置された埋め込み酸化物層、及び、埋め込み酸化物層の上面上に配置された単結晶シリコンなどの半導体材料のＳＯＩフィルムを含む。トランジスタ、及び恐らくは集積回路の他の構成要素は、ＳＯＩフィルム内に形成され得る。埋め込み酸化物層の厚みは、ＳＯＩフィルム内に所望の性能レベルの短チャネル金属酸化物半導体（ＭＯＳ）トランジスタを提供するように、制限され得る。例えば、短チャネルＭＯＳトランジスタ内で所望のレベルのオフ状態リーク電流を達成することは、埋め込み酸化物層を或る最大厚みよりも薄くすることを必要し得る。
【０００３】
集積回路は、例えば、横方向拡散金属酸化物半導体（ＬＤＭＯＳ）トランジスタ、二重拡散金属酸化物半導体（ＤＭＯＳ）トランジスタ、又はドレイン拡張金属酸化物半導体（ＤＥＭＯＳ）トランジスタなど、チャネル領域に近接するドレイン領域内にドリフト領域を備えた、拡張ドレインＭＯＳトランジスタを含み得る。拡張ドレインＭＯＳトランジスタは、埋め込み酸化物層の破壊電圧よりも高い電圧で動作することが望ましい可能性がある。拡張ドレインＭＯＳトランジスタを集積するためのこれまでの試みには問題があった。１つの手法はＳＯＩ層の厚みを増加させるものであり、これは、短チャネルＭＯＳトランジスタ内のオフ状態リーク電流を望ましくなく増加させる可能性がある。他の手法は、アパーチャに近接したＰＮ接合に適応するために埋め込み酸化物層内にアパーチャを形成することを含み、これは、拡張ドレインＭＯＳトランジスタ下のハンドルウェハを空乏化させるように逆バイアスされ、それによって埋め込み酸化物層を横切る電界が低減される。ＳＯＩフィルムの形成に先立ってアパーチャを形成するように埋め込み酸化物層をパターニングすることは、集積回路の製造コスト及び複雑さを望ましくなく増加させる可能性がある。同様に、酸素を選択的にイオン注入することによってパターニングされた埋め込み酸化物層を形成することは、集積回路の性能パラメータを望ましくなく低下させ、集積回路の製造コスト及び複雑さを望ましくなく増加させる可能性がある。
【発明の概要】
【０００４】
拡張ドレイン金属酸化物半導体（ＭＯＳ）トランジスタを含む集積回路が、拡張ドレインＭＯＳトランジスタ内に基板貫通ダイオードを含むように、シリコンオンインシュレータ（ＳＯＩ）基板上に形成され得る。基板貫通ダイオードは、ＳＯＩ基板のハンドルウェハと接触する導電性ビアフィルプラグを含む基板貫通ビアを有する。ＰＮ接合が基板貫通ビアの境界に近接して形成されて、ＰＮ接合を逆バイアスすることにより基板貫通ダイオード下のハンドルウェハが空乏化され得るようにする。
【０００５】
いくつかの実施形態では、ビアフィルプラグは、基板貫通ビアの側壁においてＳＯＩフィルムと接触し、且つ、ＳＯＩフィルムへの電気的接続をする。他の実施形態において、基板貫通ビアの側壁上に誘電性ライナが形成され得、それにより、それにより、ビアフィルプラグが拡張ドレインＭＯＳトランジスタのドレイン及びボディ領域から電気的に隔離されるようにする。これらの実施形態を形成するプロセスについても説明する。
【図面の簡単な説明】
【０００６】
【図１Ａ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図１Ｂ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図１Ｃ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図１Ｄ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図２Ａ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図２Ｂ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図２Ｃ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図３Ａ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図３Ｂ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図４Ａ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図４Ｂ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図５Ａ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図５Ｂ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図６Ａ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図６Ｂ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図７Ａ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図７Ｂ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図８Ａ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図８Ｂ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図９Ａ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図９Ｂ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図９Ｃ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【図９Ｄ】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の製造ステップを示す断面図である。
【０００７】
【図１０】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の上面図である。
【図１１】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の上面図である。
【０００８】
【図１２】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の断面図である。
【図１３】実施形態に従った、基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路の断面図である。
【発明を実施するための形態】
【０００９】
拡張ドレインＭＯＳトランジスタを含む集積回路が、シリコンオンインシュレータ（ＳＯＩ）基板上に形成され得る。トランジスタは基板貫通ダイオードを含み得、基板貫通ダイオードは、基板貫通ダイオードのＰＮ接合を逆バイアスすることにより、基板貫通ダイオード下のＳＯＩ基板のハンドルウェハが空乏化され得るように構成される。Ｐ型ハンドルウェハを備えるＳＯＩ基板上に形成されたＮチャネル拡張ドレインＭＯＳトランジスタにおいて、基板貫通ダイオードはトランジスタのＮ型ドレイン領域内に形成され得る。Ｐ型ハンドルウェハを備えるＳＯＩ基板上に形成されたＰチャネル拡張ドレインＭＯＳトランジスタにおいて、基板貫通ダイオードはトランジスタのＮ型ボディ領域内に形成され得る。ダイオードは、ＳＯＩ基板のＳＯＩフィルムの上面から、ＳＯＩ基板の埋め込み酸化物層を通り、ハンドルウェハ内へ延在する、基板貫通ビアを有する。導電性ビアフィルプラグが、ハンドルウェハと接触するように基板貫通ビア内に形成される。基板貫通ダイオードのＰＮ接合は、基板貫通ビアの境界に近接して形成される。基板貫通ダイオードの要素が、ハンドルウェハに電気接続を提供する集積回路内の基板貫通コンタクトの要素と同時に形成され得る。
【００１０】
図１Ａ〜図１Ｄは、第１の実施形態に従った基板貫通ダイオードの形成における段階を示す。集積回路１０００は、単結晶シリコンウェハなどの半導体ハンドルウェハ１００２を含むＳＯＩ基板内及び上に形成される。ハンドルウェハは第１の導電型を有し、この例では第１の導電型はＰ型である。ＳＯＩ基板は更に、ハンドルウェハ１００２の上面上に形成される埋め込み酸化物層１００４を含む。埋め込み酸化物層１００４は、一般に二酸化シリコンで主に形成されるが、窒化酸化シリコン、窒化シリコン、又はアルミニウム酸化物など、任意の誘電材料であり得る。ＳＯＩ基板は更に、埋め込み酸化物層１００４の上面上に形成されるＳＯＩフィルム１００６を含む。ＳＯＩフィルム１００６は、集積回路１０００の構成要素を形成するために適切な半導体材料を有する。基板貫通ビア１００８がＳＯＩ基板内に形成され、ビア１００８の境界１０１０の底面がハンドルウェハ１００２と接触するように、ＳＯＩフィルム１００６の上面から埋め込み酸化物層１００４を通って延在する。基板貫通ビア１００８は、例えば、フォトレジスト又は窒化シリコンなどの適切なマスクを介して１つ又は複数の反応性イオンエッチング（ＲＩＥ）オペレーションによって、形成され得る。本実施形態では、基板貫通ビア１００８は、例えばドレイン領域内又はドリフト領域内など、トランジスタのＮ型領域内に形成される。
【００１１】
図１Ｂを参照すると、Ｎ型ドープされた側壁層１０１２が、ビア１００８の境界１０１０の側壁においてＳＯＩフィルム１００６内に形成される。ビア１００８の境界１０１０の底面においてハンドルウェハ１００２内に、Ｎ型ドープされた底部層１０１４が形成される。ドープされた側壁層１０１２及びドープされた底部層１０１４は、例えば、集積回路１０００を回転させながら、数回のサブドーズ量で或る角度でドーパントをイオン注入することによって、同時に形成される。１つのバージョンでは、ドープされた側壁層１０１２及びドープされた底部層１０１４における平均ドーピング濃度が、ドープされた側壁層１０１２に近接するＳＯＩフィルム１００６の平均ドーピング濃度よりも少なくとも４０パーセント高い。ＰＮ接合１０１６が、その底面において基板貫通ビア１００８の境界１０１０に近接してハンドルウェハ１００２内に形成される。
【００１２】
図１Ｃを参照すると、導電性ビアフィルプラグ１０１８が、ドープされた底部層１０１４と接触するように基板貫通ビア１００８内に形成される。ビアフィルプラグ１０１８は、例えば多結晶シリコン（すなわちポリシリコン）であってよい。ビアフィルプラグ１０１８は、例えば、５８０℃から６５０℃の間の温度で低圧リアクタ内部のシランＳｉＨ４ガスを熱分解することにより、基板貫通ビア１０１８内及び集積回路１０００の既存の上面の上にポリシリコンの層を堆積させ、その後、化学的機械的研磨（ＣＭＰ）オペレーション及び／又は等方プラズマエッチングにより集積回路１０００の上面からポリシリコンを除去することによって、形成され得る。ビアフィルプラグ１０１８は、任意の所望のレベルまでドープされなくても又はドープされてもよい。１つのバージョンでは、ビアフィルプラグ１０１８は、ドープされた側壁層１０１２に近接するＳＯＩフィルム１００６の平均ドーピング濃度の７５パーセントから１２５パーセントの間の平均ドーピング濃度でＮ型ドープされ得る。ＰＮ接合１０１６は、ビアフィルプラグ１０１８の形成の間及び／又は後続のサーマル製造オペレーションの間、移動可能である。
【００１３】
図１Ｄを参照すると、ドープされた側壁層１０１２及びドープされた底部層１０１４からのドーパントがビアフィルプラグ１０１８内に拡散して、より導電性の高いビアフィル外部領域１０２０を形成し、恐らくはより導電性の低いビアフィルコア領域１０２２を残す。より導電性の高いビアフィル外部領域１０２０、ドープされた底部層１０１４、及びＰＮ接合１０１６の組み合わせが、基板貫通ダイオード１０２４を形成する。拡張ドレインＭＯＳトランジスタの動作中、基板貫通ダイオード１０２４が逆バイアスされ得、基板貫通ダイオード１０２４に近接するハンドルウェハ１００２を空乏化させ、基板貫通ダイオード１０２４に近接する埋め込み酸化物層１００４を横切る電界を、同じ電圧で動作する基板貫通ダイオードを有さない同様の拡張ドレインＭＯＳトランジスタに比べて低減させる。
【００１４】
図２Ａ〜図２Ｃは、第２の実施形態に従った基板貫通ダイオードの形成における製造段階を示す。集積回路２０００は、図１Ａを参照して説明したように、半導体ハンドルウェハ２００２、埋め込み酸化物層２００４、及びＳＯＩフィルム２００６を含むＳＯＩ基板内及び上に形成される。ハンドルウェハは第１の導電型を有し、この説明では第１の導電型はＰ型と想定される。基板貫通ビア２００８がＳＯＩ基板内に形成され、基板貫通ビア２００８の境界２０１０の底面がハンドルウェハ２００２と接触するように、ＳＯＩフィルム２００６の上面から埋め込み酸化物層２００４を通って延在する。本実施形態では、基板貫通ビア２００８は、例えばドレイン領域又はドリフト領域内など、拡張ドレインＭＯＳトランジスタのＮ型領域内に形成される。
【００１５】
基板貫通ビア２００８の境界２０１０の側壁におけるＳＯＩフィルム２００６内に、Ｐ型ドープされた側壁層２０１２が形成される。基板貫通ビア２００８の境界２０１０の底面のハンドルウェハ２００２内に、Ｐ型ドープされた底部層２０１４が形成される。ドープされた側壁層２０１２及びドープされた底部層２０１４は、図１Ｂを参照して説明したように、同時に形成される。本実施形態の１つのバージョンでは、ドープされた側壁層２０１２及びドープされた底部層２０１４における平均ドーピング濃度が、ドープされた側壁層２０１２に近接するＳＯＩフィルム２００６の平均ドーピング濃度の少なくとも５０パーセントである。ＰＮ接合２０１６が、側壁において基板貫通ビア２００８の境界２０１０に近接するＳＯＩフィルム２００６内に形成される。
【００１６】
図２Ｂを参照すると、導電性ビアフィルプラグ２０１８が、図１Ｃを参照して説明したように、ドープされた底部層２０１４と接触するように基板貫通ビア２００８内に形成される。ビアフィルプラグ２０１８は、任意の所望のレベルまでドープされなくてもドープされてもよい。本実施形態の１つのバージョンでは、ビアフィルプラグ２０１８は、ドープされた側壁層２０１２に近接するＳＯＩフィルム２００６の平均ドーピング濃度の７５パーセントから１２５パーセントの間の平均ドーピング濃度でＰ型ドープされ得る。
【００１７】
図２Ｃを参照すると、ドープされた側壁層２０１２及びドープされた底部層２０１４からのドーパントが、ビアフィルプラグ２０１８内に拡散して、より導電性の高いビアフィル外部領域２０２０を形成し、恐らくはより導電性の低いビアフィルコア領域２０２２を残す。より導電性の高いビアフィル外部領域２０２０、ドープされた底部層２０１４、及びＰＮ接合２０１６の組み合わせが、基板貫通ダイオード２０２４を形成する。拡張ドレインＭＯＳトランジスタの動作中、基板貫通ダイオード２０２４が逆バイアスされ得、基板貫通ダイオード２０２４に近接するビアフィルプラグ２０１８及びハンドルウェハ２００２を空乏化させ、基板貫通ダイオード２０２４に近接する埋め込み酸化物層２００４を横切る電界を、同じ電圧で動作する基板貫通ダイオードを有さない同様の拡張ドレインＭＯＳトランジスタに比べて低減させる。
【００１８】
図３Ａ及び図３Ｂは、第３の実施形態に従った基板貫通ダイオードの形成における段階を示す。集積回路３０００は、図１Ａを参照して説明したように、半導体ハンドルウェハ３００２、埋め込み酸化物層３００４、及びＳＯＩフィルム３００６を含むＳＯＩ基板内及び上に形成される。ハンドルウェハは第１の導電型を有し、この説明では第１の導電型はＰ型と想定される。基板貫通ビア３００８がＳＯＩ基板内に形成され、基板貫通ビア３００８の境界３０１０の底面がハンドルウェハ３００２と接触するように、ＳＯＩフィルム３００６の上面から埋め込み酸化物層３００４を通って延在する。本実施形態では、基板貫通ビア３００８は、例えばドレイン領域又はドリフト領域など、拡張ドレインＭＯＳトランジスタのＮ型領域内に形成される。基板貫通ビア３００８の境界３０１０における埋め込み酸化物層３００４の一部が、後続のエピタキシャル成長プロセスに先立つクリーンアップエッチング中に除去され得る。
【００１９】
図３Ｂを参照すると、結晶シリコンのＮ型導電性ビアフィルプラグ３０１２が、エピタキシャル成長プロセスによって基板貫通ビア３００８内に形成される。ビアフィルプラグ３０１２は、図３Ｂに示されるように基板貫通ビア３００８を完全に満たしてもよく、又は、中央領域内にボイドを有してもよい。ボイドが、埋め込み酸化物層３００４とビアフィルプラグ３０１２との間に形成されてもよい。本実施形態の１つのバージョンでは、ビアフィルプラグ３０１２は、基板貫通ビア３００８に近接するＳＯＩフィルム３００６の平均ドーピング濃度の７５パーセントから１２５パーセントの間の平均ドーピング濃度でドープされ得る。底面における基板貫通ビア３００８の境界３０１０に近接するハンドルウェハ３００２内に、ＰＮ接合３０１４が形成される。
【００２０】
ビアフィルプラグ３０１２及びＰＮ接合３０１４の組み合わせが、基板貫通ダイオード３０１６を形成する。トランジスタの動作中、ダイオード３０１６が逆バイアスされ得、ダイオード３０１６に近接するハンドルウェハ３００２を空乏化させ、ダイオード３０１６に近接する埋め込み酸化物層３００４を横切る電界を、同じ電圧で動作する基板貫通ダイオードを有さない同様の拡張ドレインＭＯＳトランジスタに比べて低減させる。
【００２１】
図４Ａ及び図４Ｂは、第４の実施形態に従った基板貫通ダイオードの形成における連続段階を示す。集積回路４０００は、図１Ａを参照して説明したように、半導体ハンドルウェハ４００２、埋め込み酸化物層４００４、及びＳＯＩフィルム４００６を含むＳＯＩ基板内及び上に形成される。ハンドルウェハは第１の導電型を有し、この説明では第１の導電型はＰ型と想定される。基板貫通ビア４００８がＳＯＩ基板内に形成され、ビア４００８の境界４０１０の底面がハンドルウェハ４００２と接触するように、ＳＯＩフィルム４００６の上面から埋め込み酸化物層４００４を通って延在する。本実施形態では、基板貫通ビア４００８は、例えばドレイン領域内又はドリフト領域内など、トランジスタのＮ型領域内に形成される。ビア４００８の境界４０１０の埋め込み酸化物層４００４の一部が、後続のエピタキシャル成長プロセスに先立つクリーンアップエッチング中に除去され得る。
【００２２】
図４Ｂを参照すると、結晶シリコンのＰ型導電性ビアフィルプラグ４０１２が、エピタキシャル成長プロセスによってビア４００８内に形成される。ビアフィルプラグ４０１２は、図４Ｂに示されるようにビア４００８を完全に満たしてもよく、又は、中央領域内にボイドを有してもよい。ボイドが、埋め込み酸化物層４００４とビアフィルプラグ４０１２との間に形成されてもよい。１つのバージョンでは、ビアフィルプラグ４０１２は、基板貫通ビア４００８に近接するＳＯＩフィルム４００６の平均ドーピング濃度の７５パーセントから１２５パーセントの間の平均ドーピング濃度でドープされ得る。ビア４００８の側壁における境界４０１０に近接するＳＯＩフィルム４００６内に、ＰＮ接合４０１４が形成される。
【００２３】
ビアフィルプラグ４０１２及びＰＮ接合４０１４の組み合わせが、基板貫通ダイオード４０１６を形成する。拡張ドレインＭＯＳトランジスタの動作中、基板貫通ダイオード４０１６が逆バイアスされ得、基板貫通ダイオード４０１６に近接するビアフィルプラグ４０１２及びハンドルウェハ３００２を空乏化させ、基板貫通ダイオード４０１６に近接する埋め込み酸化物層４００４を横切る電界を、同じ電圧で動作する基板貫通ダイオードを有さない同様の拡張ドレインＭＯＳトランジスタに比べて低減させる。
【００２４】
図５Ａ及び図５Ｂは、第５の実施形態に従った基板貫通ダイオードの形成を示す。集積回路５０００は、図１Ａを参照して説明したように、半導体ハンドルウェハ５００２、埋め込み酸化物層５００４、及びＳＯＩフィルム５００６を含むＳＯＩ基板内及び上に形成される。ハンドルウェハは第１の導電型を有し、この説明では第１の導電型はＰ型と想定される。基板貫通ビア５００８がＳＯＩ基板内に形成され、基板貫通ビア５００８の境界５０１０の底面がハンドルウェハ５００２と接触するように、ＳＯＩフィルム５００６の上面から埋め込み酸化物層５００４を通って延在する。本実施形態では、ビア５００８は、例えばドレイン領域又はドリフト領域など、拡張ドレインＭＯＳトランジスタのＮ型領域内に形成される。
【００２５】
図５Ｂを参照すると、ドープされない又は軽くドープされたポリシリコンのＮ型導電性ビアフィルプラグ５０１２が、基板貫通ビア５００８内に形成される。ビアフィルプラグ５０１２は、図５Ｂに示されるようにビア５００８を完全に満たしてもよく、又は、中央領域内にボイドを有してもよい。ＳＯＩフィルム５００６からのドーパントがポリシリコンビアフィルプラグ５０１２の上部に拡散し、ハンドルウェハ５００２からのドーパントがポリシリコンビアフィルプラグ５０１２の下部内に拡散して、底面におけるビア５００８の境界５０１０に近接するビアフィルプラグ５０１２内にＰＮ接合５０１４を形成する。
【００２６】
ビアフィルプラグ５０１２及びＰＮ接合５０１４の組み合わせが、基板貫通ダイオード５０１６を形成する。拡張ドレインＭＯＳトランジスタの動作中、基板貫通ダイオード５０１６が逆バイアスされ得、基板貫通ダイオード５０１６に近接するハンドルウェハ５００２を空乏化させ、ダイオード５０１６に近接する埋め込み酸化物層５００４を横切る電界を、同じ電圧で動作する基板貫通ダイオードを有さない同様の拡張ドレインＭＯＳトランジスタに比べて低減させる。
【００２７】
図６Ａ及び図６Ｂは、第６の実施形態に従った基板貫通ダイオードの形成を示す。集積回路６０００は、図１Ａを参照して説明したように、半導体ハンドルウェハ６００２、埋め込み酸化物層６００４、及びＳＯＩフィルム６００６を含むＳＯＩ基板内及び上に形成される。ハンドルウェハは第１の導電型を有し、この説明では第１の導電型はＰ型と想定される。基板貫通ビア６００８がＳＯＩ基板内に形成され、ビア６００８の境界６０１０の底面がハンドルウェハ６００２と接触するように、ＳＯＩフィルム６００６の上面から埋め込み酸化物層６００４を通って延在する。本実施形態では、ビア６００８は、例えばドレイン領域内又はドリフト領域内など、トランジスタのＮ型領域内に形成される。
【００２８】
図６Ｂを参照すると、Ｎ型ポリシリコンのＮ型導電性ビアフィルプラグ６０１２が、ビア６００８内に形成される。ビアフィルプラグ６０１２は、図６Ｂに示されるようにビア６００８を完全に満たしてもよく、又は、中央領域内にボイドを有してもよい。本実施形態の１つのバージョンでは、ビアフィルプラグ６０１２は、ビア６００８に近接するＳＯＩフィルム６００６の平均ドーピング濃度の７５パーセントから１２５パーセントの間の平均ドーピング濃度でドープされ得る。底面におけるビア６００８の境界６０１０に近接するハンドルウェハ６００２内に、ＰＮ接合６０１４が形成される。
【００２９】
ビアフィルプラグ６０１２及びＰＮ接合６０１４の組み合わせが、基板貫通ダイオード６０１６を形成する。トランジスタの動作中、ダイオード６０１６が逆バイアスされ得、ダイオード６０１６に近接するハンドルウェハ６００２を空乏化させ、ダイオード６０１６に近接する埋め込み酸化物層６００４を横切る電界を、同じ電圧で動作する基板貫通ダイオードを有さない同様の拡張ドレインＭＯＳトランジスタに比べて低減させる。
【００３０】
図７Ａ及び図７Ｂは、第７の実施形態に従った基板貫通ダイオードの形成における段階を示す。集積回路７０００は、図１Ａを参照して説明したように、半導体ハンドルウェハ７００２、埋め込み酸化物層７００４、及びＳＯＩフィルム７００６を含むＳＯＩ基板内及び上に形成される。ハンドルウェハは第１の導電型を有し、この説明では第１の導電型はＰ型と想定される。基板貫通ビア７００８がＳＯＩ基板内に形成され、ビア７００８の境界７０１０の底面がハンドルウェハ７００２と接触するように、ＳＯＩフィルム７００６の上面から埋め込み酸化物層７００４を通って延在する。本実施形態では、ビア７００８は、例えばドレイン領域又はドリフト領域など、拡張ドレインＭＯＳトランジスタのＮ型領域内に形成される。
【００３１】
図７Ｂを参照すると、Ｐ型ポリシリコンのＰ型導電性ビアフィルプラグ７０１２が、ビア７００８内に形成される。ビアフィルプラグ７０１２は、図７Ｂに示されるようにビア７００８を完全に満たしてもよく、又は、中央領域内にボイドを有してもよい。本実施形態の１つのバージョンでは、ビアフィルプラグ７０１２は、基板貫通ビア７００８に近接するＳＯＩフィルム７００６の平均ドーピング濃度の７５パーセントから１２５パーセントの間の平均ドーピング濃度でドープされ得る。基板貫通ビア７００８の側壁における境界７０１０に近接するＳＯＩフィルム７００６内に、ＰＮ接合７０１４が形成される。
【００３２】
ビアフィルプラグ７０１２及びＰＮ接合７０１４の組み合わせが、基板貫通ダイオード７０１６を形成する。拡張ドレインＭＯＳトランジスタの動作中、ダイオード７０１６が逆バイアスされ得、ダイオード７０１６に近接するビアフィルプラグ７０１２及びハンドルウェハ７００２を空乏化させ、ダイオード７０１６に近接する埋め込み酸化物層７００４を横切る電界を、同じ電圧で動作する基板貫通ダイオードを有さない同様の拡張ドレインＭＯＳトランジスタに比べて低減させる。
【００３３】
図８Ａ及び図８Ｂは、第８の実施形態に従った基板貫通ダイオードの形成における段階を示す。集積回路８０００は、図１Ａを参照して説明したように、半導体ハンドルウェハ８００２、埋め込み酸化物層８００４、及びＳＯＩフィルム８００６を含むＳＯＩ基板内及び上に形成される。ハンドルウェハは第１の導電型を有し、この説明では第１の導電型はＰ型と想定される。基板貫通ビア８００８がＳＯＩ基板内に形成され、ビア８００８の境界８０１０の底面がハンドルウェハ８００２と接触するように、ＳＯＩフィルム８００６の上面から埋め込み酸化物層８００４を通って延在する。本実施形態では、ビア８００８は、例えばドレイン領域内又はドリフト領域内など、拡張ドレインＭＯＳトランジスタのＮ型領域内に形成される。
【００３４】
イオン注入オペレーションが集積回路８０００上で実行され、ビア８００８の境界８０１０の底面におけるハンドルウェハ８００２内にＮ型注入層８０１２を形成する。ハンドルウェハ８００２内にＮ型注入層８０１２を形成する結果、底面におけるビア８００８の境界８０１０に近接するハンドルウェハ８００２内にＰＮ接合８０１４が生じる。注入層８０１２内のドーパントが、アニールオペレーションなどの後続のサーマルオペレーションの間、活性化され得る。
【００３５】
図８Ｂを参照すると、導電性ビアフィルプラグ８０１６がビア８００８内に形成される。ビアフィルプラグ８０１６は、例えば、ドープされない或いはＮ型の、ポリシリコン又はエピタキシャルシリコンで形成され得る。ＳＯＩフィルム８００６及び注入層８０１２からのドーパントがビアフィルプラグ８０１６内に拡散し得、ＳＯＩフィルム８００６と注入層８０１２との間の導電性を向上させ得る。ビアフィルプラグ８０１６は、図８Ｂに示されるようにビア８００８を完全に満たしてもよく、又は、中央領域内にボイドを有してもよい。ＰＮ接合８０１４は、ビアフィルプラグ８０１６の形成の間及び／又は後続のサーマル製造オペレーションの間、移動可能である。
【００３６】
ビアフィルプラグ８０１６及びＰＮ接合８０１４の組み合わせが、基板貫通ダイオード８０１８を形成する。拡張ドレインＭＯＳトランジスタの動作中、ダイオード８０１８が逆バイアスされ得、ダイオード８０１８に近接するハンドルウェハ８００２を空乏化させ、ダイオード８０１８に近接する埋め込み酸化物層８００４を横切る電界を、同じ電圧で動作する基板貫通ダイオードを有さない同様の拡張ドレインＭＯＳトランジスタに比べて低減させる。
【００３７】
図９Ａ〜図９Ｄは、第９の実施形態に従った基板貫通ダイオードの形成における段階を示す。集積回路９０００は、図１Ａを参照して説明したように、半導体ハンドルウェハ９００２、埋め込み酸化物層９００４、及びＳＯＩフィルム９００６を含むＳＯＩ基板内及び上に形成される。ハンドルウェハは第１の導電型を有し、この説明では第１の導電型はＰ型と想定される。基板貫通ビア９００８がＳＯＩ基板内に形成され、ビア９００８の境界９０１０の底面がハンドルウェハ９００２と接触するように、ＳＯＩフィルム９００６の上面から埋め込み酸化物層９００４を通って延在する。本実施形態では、ビア９００８は、例えばドレイン領域内又はドリフト領域内など、拡張ドレインＭＯＳトランジスタのＮ型領域内に形成される。
【００３８】
誘電性ライナ９０１２が、基板貫通ビア９００８の境界９０１０の側壁において、及び恐らくは底面において、形成される。誘電性ライナ９０１２は、例えば、二酸化シリコン、窒化酸化シリコン、窒化シリコン、又は他の誘電性材料、の１つ又は複数の層を含み得る。本実施形態の１つのバージョンでは、誘電性ライナ９０１２は、ビア９００８の境界９０１０において露出された半導体材料の熱酸化によって形成され得る。別のバージョンにおいて、誘電性ライナ９０１２は、化学気相成長（ＣＶＤ）、プラズマ促進化学気相成長（ＰＥＣＶＤ）、低圧化学気相成長（ＬＰＣＶＤ）、大気圧化学気相成長（ＡＰＣＶＤ）、又は他の適切な誘電層形成プロセスによる誘電性材料の堆積によって形成され得る。
【００３９】
図９Ｂを参照すると、境界９０１０の底面においてハンドルウェハ９００２を露出させるように、例えばＲＩＥによって、誘電性ライナ９０１２から材料が除去される。その後形成されるビアプラグからＳＯＩフィルム９００６を電気的に隔離するのに充分な誘電性ライナ９０１２が、境界９０１０の側壁上に残される。
【００４０】
イオン注入オペレーションが集積回路９０００上で実行され、境界９０１０の底面におけるハンドルウェハ９００２内にＮ型注入層９０１４を形成する。ハンドルウェハ９００２内にＮ型注入層９０１４を形成する結果、底面における基板貫通ビア９００８の境界９０１０に近接するハンドルウェハ９００２内にＰＮ接合９０１６が生じる。注入層９０１４内のドーパントが、アニールオペレーションなどの後続のサーマルオペレーションの間、活性化され得る。
【００４１】
図９Ｃを参照すると、導電性ビアフィルプラグ９０１８が、注入層９０１４との電気的に接触をするようにビア９００８内に形成される。ビアフィルプラグ９０１８は、例えば、ポリシリコン又はタングステンなどの金属で、形成され得る。ビアフィルプラグ９０１８は、誘電性ライナ９０１２によってＳＯＩフィルム９００６から電気的に隔離される。本実施形態の１つのバージョンでは、ビアフィルプラグ９０１８は、図９Ｃに示されるように中央領域内にボイドを有してもよい。他のバージョンにおいて、ビアフィルプラグ９０１８は、図９Ｄに示されるようにビア９００８を完全に満たしてもよい。ＰＮ接合９０１６は、ビアフィルプラグ９０１８の形成の間及び／又は後続のサーマル製造オペレーションの間、移動可能である。
【００４２】
ビアフィルプラグ９０１８、誘電性ライナ９０１２、及びＰＮ接合９０１６の組み合わせが、基板貫通ダイオード９０２０を形成する。拡張ドレインＭＯＳトランジスタの動作中、ダイオード９０２０が逆バイアスされ得、ダイオード９０２０に近接するハンドルウェハ９００２を空乏化させ、ダイオード９０２０に近接する埋め込み酸化物層９００４を横切る電界を、同じ電圧で動作する基板貫通ダイオードを有さない同様の拡張ドレインＭＯＳトランジスタに比べて低減させる。ビアフィルプラグ９０１８をＳＯＩフィルム９００６から電気的に隔離されるように形成することで、ダイオード９０２０に近接するＳＯＩフィルム９００６とは異なる電圧でダイオード９０２０にバイアスをかけることが可能となり得る。ダイオード９０２０上の電圧は、基板貫通ダイオード９０２０に近接する埋め込み酸化物層９００４を横切る電界をさらに低減するように調整可能である。
【００４３】
図１０及び図１１は、実施形態に従って形成された基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路を示す。図１０を参照すると、集積回路１００００がＮ型領域１０００２を含む。拡張ドレインＭＯＳトランジスタがＮチャネルである本実施形態の１つのバージョンでは、Ｎ型領域１０００２は拡張ドレインＭＯＳトランジスタのドレイン領域であり得る。拡張ドレインＭＯＳトランジスタがＰチャネルである本実施形態の１つのバージョンでは、Ｎ型領域１０００２は拡張ドレインＭＯＳトランジスタのボディ領域であり得る。１つ又は複数の細長い基板貫通ダイオード１０００４が、例えば前述の実施形態のうちの１つに従って、Ｎ型領域１０００２内に形成される。細長い基板貫通ダイオード１０００４は、２：１より大きい長さ対幅の比を有する。図１１を参照すると、集積回路１１０００がＮ型領域１１００２を含む。１つ又は複数のほぼ等辺の（equilateral）基板貫通ダイオード１１００４が、例えば前述の実施形態のうちの１つに従って、Ｎ型領域１１００２内に形成される。ほぼ等辺の基板貫通ダイオード１１００４は、１．２５：１より小さい長さ対幅の比を有する。前述の実施形態に従って、他の長さ対幅の比、及び／又は円、楕円、Ｌ形、又は十字などの他の形状を有する基板貫通ダイオードが形成可能であることを理解されよう。
【００４４】
図１２及び図１３は、実施形態に従った基板貫通ダイオードを備える拡張ドレインＭＯＳトランジスタを含む集積回路を示す。図１２を参照すると、集積回路１２０００が、図１Ａを参照して説明したように、半導体ハンドルウェハ１２００２、埋め込み酸化物層１２００４、及びＳＯＩフィルム１２００６を含むＳＯＩ基板内及び上に形成される。ハンドルウェハは第１の導電型を有し、この説明では第１の導電型はＰ型と想定される。Ｎ型ドレイン領域１２００８が、両側にＰ型ボディ領域１２０１８が配置されて、対称Ｎチャネル拡張ドレインＭＯＳトランジスタ１２０１０内のＳＯＩフィルム１２００６内に形成される。Ｎ型ドレインコンタクト拡散領域１２０１２が、ドレイン領域１２００８内に形成される。ＭＯＳゲート１２０１４が、ドレイン領域１２００８に近接する拡張ドレインＭＯＳトランジスタ１２０１０のボディ領域１２０１８内のチャネル領域の上の、ＳＯＩフィルム１２００６上のゲート誘電層上に形成される。Ｎ型ソース領域１２０１６が、ＭＯＳゲート１２０１４に近接しドレイン領域１２００８の反対側の、ボディ領域１２０１８内のＳＯＩフィルム１２００６内に形成される。Ｐ型ボディコンタクト拡散領域１２０２０がボディ領域１２０１８内に形成される。
【００４５】
ＰＮ接合を介してハンドルウェハ１２００２との電気的接触をするために、例えば前述の実施形態のうちの１つに従って、１つ又は複数の基板貫通ダイオード１２０２２がドレイン領域１２００８内に形成される。ハンドルウェハ１２００２との電気的接触をするように、埋め込み酸化物層１２００４を介してＭＯＳトランジスタ１２０１０の外側でＳＯＩフィルム１２００６内に、１つ又は複数の基板貫通コンタクト１２０２４が形成され得る。基板貫通コンタクト１２０２４は、ＳＯＩフィルム１２００６を介し、埋め込み酸化物層１２００４を介して延在するコンタクトビア内に形成される。基板貫通コンタクト１２０２４は、ハンドルウェハ１２００２と接触している図１２内の濃い影で示す導電性材料を含む。１つ又は複数の深い隔離トレンチ１２０２６が、ＭＯＳトランジスタ１２０１０の外側で恐らくは埋め込み酸化物層１２００４を介して、深い隔離トレンチ１２０２６のいずれかの側でＳＯＩフィルム１２００４の一部を電気的に隔離するように、ＳＯＩフィルム１２００６内に形成され得る。深い隔離トレンチ１２０２６は、電気的隔離を提供するために二酸化シリコンなどの誘電性材料で満たされた隔離トレンチ内に形成される。基板貫通ダイオード１２０２２のための基板貫通ビア、基板貫通コンタクト１２０２４のためのコンタクトビア、及び／又は深い隔離トレンチ１２０２６のための隔離トレンチは、同時に形成可能であり、これによって集積回路１２０００の製造コストを有利に低減させることができる。ダイオード１２０２２のためのビアフィルプラグ、及びコンタクト１２０２４のための導電性材料も、同時に形成可能である。
【００４６】
図１３を参照すると、集積回路１３０００が、図１Ａを参照して説明したように、半導体ハンドルウェハ１３００２、埋め込み酸化物層１３００４、及びＳＯＩフィルム１３００６を含むＳＯＩ基板内及び上に形成される。ハンドルウェハは第１の導電型を有し、この説明では第１の導電型はＰ型と想定される。Ｎ型ボディ領域１３００８が、両側にＰ型ドレイン領域１３０１８が配置されて、対称Ｐチャネル拡張ドレインＭＯＳトランジスタ１３０１０内のＳＯＩフィルム１３００６内に形成される。Ｎ型ボディコンタクト拡散領域１３０１２が、ボディ領域１３００８内に形成される。ＭＯＳゲート１３０１４が、ドレイン領域１３０１８に近接する拡張ドレインＭＯＳトランジスタ１３０１０のボディ領域１３００８内のチャネル領域の上の、ＳＯＩフィルム１３００６上のゲート誘電層上に形成される。Ｐ型ソース領域１３０１６が、ＭＯＳゲート１３０１４に近接しドレイン領域１３０１８の反対側の、Ｎ型ボディ領域１３００８内のＳＯＩフィルム１３００６内に形成される。Ｐ型ドレインコンタクト拡散領域１３０２０が、ドレイン領域１３０１８内に形成される。
【００４７】
１つ又は複数の基板貫通ダイオード１３０２２が、ＰＮ接合を介してハンドルウェハ１３００２との電気的接触をするために、例えば前述の実施形態のうちの１つに従って、ボディ領域１３００８内に形成される。１つ又は複数の基板貫通コンタクト１３０２４が、ハンドルウェハ１３００２との電気的接触をするように、埋め込み酸化物層１３００４を介してＭＯＳトランジスタ１３０１０の外側でＳＯＩフィルム１３００６内に形成される。１つ又は複数の深い隔離トレンチ１３０２６が、深い隔離トレンチ１３０２６のいずれかの側でＳＯＩフィルム１３００４の一部を電気的に隔離するように、ＭＯＳトランジスタ１３０１０の外側で恐らくは埋め込み酸化物層１３００４を介して、ＳＯＩフィルム１３００６内に形成され得る。基板貫通ダイオード１３０２２のための基板貫通ビア、基板貫通コンタクト１３０２４のためのコンタクトビア、及び／又は深い隔離トレンチ１３０２６のための隔離トレンチは、同時に形成可能である。基板貫通ダイオード１３０２２のためのビアフィルプラグ、及び基板貫通コンタクト１３０２４のための導電性材料も、同時に形成可能である。
【００４８】
本発明に関連する当業者であれば、本発明の特許請求の範囲内で、説明した実施形態に対する変更が成され得ること、及び他のさらなる実施形態を実現することを理解されよう。
【図１Ａ】
2013545306.tif 000003
【図１Ｂ】
2013545306.tif 000004
【図１Ｃ】
2013545306.tif 000005
【図１Ｄ】
2013545306.tif 000006
【図２Ａ】
2013545306.tif 000007
【図２Ｂ】
2013545306.tif 000008
【図２Ｃ】
2013545306.tif 000009
【図３Ａ】
2013545306.tif 000010
【図３Ｂ】
2013545306.tif 000011
【図４Ａ】
2013545306.tif 000012
【図４Ｂ】
2013545306.tif 000013
【図５Ａ】
2013545306.tif 000014
【図５Ｂ】
2013545306.tif 000015
【図６Ａ】
2013545306.tif 000016
【図６Ｂ】
2013545306.tif 000017
【図７Ａ】
2013545306.tif 000018
【図７Ｂ】
2013545306.tif 000019
【図８Ａ】
2013545306.tif 000020
【図８Ｂ】
2013545306.tif 000021
【図９Ａ】
2013545306.tif 000022
【図９Ｂ】
2013545306.tif 000023
【図９Ｃ】
2013545306.tif 000024
【図９Ｄ】
2013545306.tif 000025
【図１０】
2013545306.tif 000026
【図１１】
2013545306.tif 000027
【図１２】
2013545306.tif 000028
【図１３】
2013545306.tif 000029
【国際調査報告】
2013545306.tif 000030
2013545306.tif 000031