(57)【要約】  集積回路、集積回路製品を作成するための方法、および集積回路をカスタマイズ化するための方法が開示される。ヒューズ、ＰＲＯＭ、ＲＲＡＭ、ＭＲＡＭなどのようなプログラム可能な素子を含む集積回路素子が、基板の表側に形成される。ビアが、基板の表側から裏側へと基板を貫通するように形成されて、裏側からプログラム可能な素子の少なくとも一部への導通経路を確立する。プログラム刺激は、裏側からビアの少なくとも一部に印加され、表側のプログラム可能な素子の少なくとも一部をプログラムする。
2013546183.tif 000002
【特許請求の範囲】
【請求項１】
表側および裏側を有する基板と、
前記表側の上のプログラム可能な素子と、
前記プログラム可能な素子に接触する前記基板中のビアと
を含む集積回路であって、前記プログラム可能な素子が、前記基板裏側から前記ビアへと選択的に加えられるプログラム刺激によってプログラムされ得る、集積回路。
【請求項２】
前記プログラム可能な素子がアンチヒューズである、請求項１に記載の集積回路。
【請求項３】
前記プログラム可能な素子がヒューズである、請求項１に記載の集積回路。
【請求項４】
前記ヒューズがポリシリコンヒューズである、請求項３に記載の集積回路。
【請求項５】
前記ヒューズが金属ヒューズである、請求項３に記載の集積回路。
【請求項６】
前記プログラム可能な素子がＰＲＯＭである、請求項１に記載の集積回路。
【請求項７】
前記プログラム可能な素子がＲＲＡＭである、請求項１に記載の集積回路。
【請求項８】
前記プログラム可能な素子がＭＲＡＭである、請求項１に記載の集積回路。
【請求項９】
前記ビアへの接続を容易にするために、前記裏側の上に導電層をさらに含む、請求項１に記載の集積回路。
【請求項１０】
前記導電層が銅である、請求項９に記載の集積回路。
【請求項１１】
前記導電層がタングステンである、請求項９に記載の集積回路。
【請求項１２】
前記導電層がアルミニウムである、請求項９に記載の集積回路。
【請求項１３】
前記導電層がメタライゼーション層である、請求項９に記載の集積回路。
【請求項１４】
前記基板が、ガリウムヒ素、リン化インジウム、シリコンゲルマニウム、ガリウムインジウムヒ素、シリコンオンガラス、シリコンオンサファイア、シリコンオンセラミック、ガラス、サファイア、セラミック、ビスマレイミドトリアジン（ＢＴ）、ＦＲ４、エポキシ、およびエポキシからなる群から選択される材料である、請求項１に記載の集積回路。
【請求項１５】
前記基板がシリコンである、請求項１に記載の集積回路。
【請求項１６】
前記ビアがＴＳＶである、請求項１に記載の集積回路。
【請求項１７】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および、固定位置のデータユニットからなる群から選択されたデバイスに組み込まれる、請求項１に記載の集積回路。
【請求項１８】
表側および裏側を有する基板を設けるステップと、
前記基板中にビアを形成して、前記表側のプログラム可能な素子への前記裏側からの電気接続を提供するステップと
を含むプロセスによって作成される集積回路製品であって、前記プログラム可能な素子が、前記裏側から前記ビアへのプログラム刺激の印加によってプログラムされ、前記集積回路の機能を確立することができる、集積回路製品。
【請求項１９】
基板を設ける前記ステップが、シリコン基板を設けるステップを含み、ビアを形成する前記ステップが、ＴＳＶを形成するステップを含む、請求項１８に記載の集積回路製品。
【請求項２０】
基板を設ける前記ステップが、ガリウムヒ素、リン化インジウム、シリコンゲルマニウム、ガリウムインジウムヒ素、シリコンオンガラス、シリコンオンサファイア、シリコンオンセラミック、ガラス、サファイア、セラミック、ビスマレイミドトリアジン（ＢＴ）、ＦＲ４、エポキシ、およびエポキシからなる群から選択される材料の基板を設けるステップを含む、請求項１８に記載の集積回路製品。
【請求項２１】
集積回路をカスタマイズ化するための方法であって、
表側および裏側を有する基板を設けるステップと、
前記基板を貫通するビアを形成して、前記表側のプログラム可能な素子への前記裏側からの電気的な接続を提供するステップと、
前記裏側から前記ビアへとプログラム刺激を加えて、前記プログラム可能な素子をプログラムし、前記集積回路の機能を確立するステップと
を含む、方法。
【請求項２２】
前記プログラム可能な素子がヒューズである、請求項２１に記載の方法。
【請求項２３】
前記プログラム可能な素子がアンチヒューズである、請求項２１に記載の方法。
【請求項２４】
前記プログラム可能な素子がＰＲＯＭである、請求項２１に記載の方法。
【請求項２５】
前記プログラム可能な素子がＲＲＡＭである、請求項２１に記載の方法。
【請求項２６】
前記プログラム可能な素子がＭＲＡＭである、請求項２１に記載の方法。
【請求項２７】
基板を設ける前記ステップが、シリコン基板を設けるステップを含む、請求項２１に記載の方法。
【請求項２８】
ビアを形成する前記ステップが、前記シリコン基板中にＴＳＶを形成するステップを含む、請求項２７に記載の方法。
【請求項２９】
前記集積回路の前記機能が、前記集積回路の修復を含む、請求項２１に記載の方法。
【請求項３０】
前記集積回路の前記機能が、前記集積回路の構成を含む、請求項２１に記載の方法。
【請求項３１】
集積回路をカスタマイズ化するための方法であって、
表側および裏側を有する基板を設けるステップと、
前記基板を貫通するビアを形成して、前記表側のプログラム可能な素子への前記裏側からの電気的な接続を提供するステップと、
前記裏側から前記導体へとプログラム刺激を加えて、前記プログラム可能な素子をプログラムし、前記集積回路を一意にするステップと
を含む、方法。
【請求項３２】
前記プログラム可能な素子がヒューズである、請求項３１に記載の方法。
【請求項３３】
前記プログラム可能な素子がアンチヒューズである、請求項３１に記載の方法。
【請求項３４】
前記プログラム可能な素子がＰＲＯＭである、請求項３１に記載の方法。
【請求項３５】
前記プログラム可能な素子がＲＲＡＭである、請求項３１に記載の方法。
【請求項３６】
前記プログラム可能な素子がＭＲＡＭである、請求項３１に記載の方法。
【請求項３７】
基板を設ける前記ステップが、シリコン基板を設けるステップを含む、請求項３１に記載の方法。
【請求項３８】
ビアを形成する前記ステップおよび導体を形成するステップが、前記シリコン基板中にＴＳＶを形成するステップを含む、請求項３７に記載の方法。
【請求項３９】
基板を設ける前記ステップが、ガリウムヒ素、リン化インジウム、シリコンゲルマニウム、ガリウムインジウムヒ素、シリコンオンガラス、シリコンオンサファイア、シリコンオンセラミック、ガラス、サファイア、セラミック、ビスマレイミドトリアジン（ＢＴ）、ＦＲ４、エポキシ、およびエポキシからなる群から選択される材料の基板を設けるステップを含む、請求項３１に記載の方法。
【請求項４０】
プログラム刺激を加えて、前記プログラム可能な素子をプログラムし、前記集積回路を一意にする前記ステップが、前記集積回路のシリアル情報を作成するステップを含む、請求項３１に記載の方法。
【請求項４１】
プログラム刺激を加えて、前記プログラム可能な素子をプログラムし、前記集積回路を一意にする前記ステップが、前記集積回路の識別情報を作成するステップを含む、請求項４０に記載の方法。
【請求項４２】
集積回路製品を作成するための方法であって、
基板の表側にプログラム可能な素子を含む、集積回路素子を形成するステップと、
表側から裏側へと前記基板を貫通するビアを形成して、前記裏側から前記プログラム可能な素子の少なくとも一部への導通経路を確立するステップと、
前記裏側から前記ビアの少なくとも一部へとプログラム刺激を加えて、前記プログラム可能な素子の少なくとも一部をプログラムするステップと
を含む、方法。
【請求項４３】
前記プログラム可能な素子がヒューズである、請求項４２に記載の方法。
【請求項４４】
前記プログラム可能な素子がアンチヒューズである、請求項４２に記載の方法。
【請求項４５】
前記プログラム可能な素子がＰＲＯＭである、請求項４２に記載の方法。
【請求項４６】
前記プログラム可能な素子がＲＲＡＭである、請求項４２に記載の方法。
【請求項４７】
前記プログラム可能な素子がＭＲＡＭである、請求項４２に記載の方法。
【請求項４８】
基板を設ける前記ステップが、ガリウムヒ素、リン化インジウム、シリコンゲルマニウム、ガリウムインジウムヒ素、シリコンオンガラス、シリコンオンサファイア、シリコンオンセラミック、ガラス、サファイア、セラミック、ビスマレイミドトリアジン（ＢＴ）、ＦＲ４、エポキシ、およびエポキシからなる群から選択される材料の基板を設けるステップを含む、請求項４２に記載の方法。
【請求項４９】
前記基板がシリコンであり、ビアを形成する前記ステップがＴＳＶを形成するステップを含む、請求項４２に記載の方法。
【請求項５０】
前記ビアを形成する前記ステップが、前記基板の前記表側の中に部分的に延びるように前記ビアを形成するステップと、次いで前記基板を薄くして、前記裏側から前記ビアを露出するステップとを含む、請求項４２に記載の方法。
【請求項５１】
前記ビアを形成する前記ステップが、前記基板を薄くするステップと、次いで前記基板を貫通して延びるように前記ビアを形成するステップとを含む、請求項４２に記載の方法。
【請求項５２】
基板の表側にプログラム可能な素子を設けるための手段と、
前記基板の前記表側から裏側へと延びるビアを確立するための手段であって、前記裏側から前記ビアへのプログラム刺激の印加によって、前記プログラム可能な素子がプログラムされ、前記集積回路の機能を確立するのを可能にするように、前記ビアが配置される手段と
を含む、集積回路。
【請求項５３】
プログラム可能な素子を設けるための前記手段が、ヒューズを形成するための手段を含む、請求項５２に記載の集積回路。
【請求項５４】
プログラム可能な素子を設けるための前記手段が、アンチヒューズを形成するための手段を含む、請求項５２に記載の集積回路。
【請求項５５】
プログラム可能な素子を設けるための前記手段が、ＰＲＯＭを形成するための手段を含む、請求項５２に記載の集積回路。
【請求項５６】
プログラム可能な素子を設けるための前記手段が、ＲＲＡＭを形成するための手段を含む、請求項５２に記載の集積回路。
【請求項５７】
プログラム可能な素子を設けるための前記手段が、ＭＲＡＭを形成するための手段を含む、請求項５２に記載の集積回路。
【請求項５８】
前記基板がシリコン基板であり、ビアを確立するための前記手段が、ＴＳＶを確立するための手段を含む、請求項５２に記載の集積回路。
【請求項５９】
前記基板が、ガリウムヒ素、リン化インジウム、シリコンゲルマニウム、ガリウムインジウムヒ素、シリコンオンガラス、シリコンオンサファイア、シリコンオンセラミック、ガラス、サファイア、セラミック、ビスマレイミドトリアジン（ＢＴ）、ＦＲ４、エポキシ、およびエポキシからなる群から選択される材料である、請求項５２に記載の集積回路。
【請求項６０】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および、固定位置のデータユニットからなる群から選択されたデバイスに組み込まれる、請求項５２に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で説明される様々な実施形態は全般に、半導体加工プロセス、製品、およびデバイスにおける改善に関し、より具体的には、プログラム可能な半導体集積回路を作成するための方法、その回路をプログラムするための方法、およびその方法によって作成される集積半導体製品に関する。
【背景技術】
【０００２】
半導体集積回路製品がますます高機能になるに従って、製造業者は、一般的な素子を有するように継続的に回路を再設計する必要なく、特定の回路設計の有用性を向上させるための方法を、探し続けている。たとえば、多くの場合、回路は、プログラム可能な素子、たとえば、ヒューズ、アンチヒューズ、プログラム可能読取り専用メモリ（ＰＲＯＭ）、抵抗ランダムアクセスメモリ（ＲＲＡＭ（登録商標））、磁気ランダムアクセスメモリ（ＭＲＡＭ）などを作動させることによって可能にされ得る、様々な回路素子を単一のチップ上に有する。
【０００３】
同時に、製造業者は、より小さな、またはより小型のパッケージに、パッケージングされた集積回路製品を構築する方法を探している。これの実現に使われてきた１つの方法は、集積回路チップまたはダイを順番に積層することであり、隣接するチップの導体と接触するための各チップ内のビアによって、信号がチップ間で導通する。（本明細書では、「ビア」という用語は、基板のスルーホール中に形成された導体を有する構造物を意味するために使われ、導体部分は基板の各々の側において露出され、それによって基板中のスルーコネクタを形成する。）チップが積層された時に、チップ間の電気的な接続が確立されるように、あるチップのビアパターンが隣接するチップのビアパターンと揃うようにするために、ビアは、所定のパターンにあることが多い。
【０００４】
このことは、複数のチップまたはダイの積層およびウェハの積層を含む、３次元手法の開発につながった。スルーシリコンビア、すなわちＴＳＶを含む複数の基板は、そのような３次元の集積化を実現するために、順番に積層され得る。具体的には、異なる基板のＴＳＶは、たとえば配線または他の導体を使わずに、ある基板から別の基板へと信号を導通させることができる。
【０００５】
それでも、通常、大型の半導体ウェハ、たとえば直径１２インチの半導体ウェハには、数百または数千の集積回路が構築される。集積回路は複数のチップへとパターニングされ、複数のチップは、ウェハから個々のチップまたはダイへと切断される。ウェハ上のチップの各々は、集積回路への電気的な接続を最終的に行う際に使う、複数のボンディングパッドを有する。ボンディングパッドは通常、チップの表側（すなわち、集積回路のトランジスタが形成される、チップの側）に形成される。多くの場合、チップは、大量のボンディングパッドを収容するために、大量のボンディングパッドがない場合よりも大きく作られる。
【０００６】
ボンディングパッドはまた、チップ上の集積回路の試験のために、および、チップ上に含まれ得るプログラム可能な素子のプログラムを可能にするために、加工中に使われる。その時、たとえば、特定の回路が機能していないことが判明すると、たとえば、ヒューズを飛ばすことによって、または、アンチヒューズを作動させることによって、プログラム可能な素子を表側のボンディングパッドから作動させ、機能していない回路を除去し、または機能していない回路の周りの信号の経路を変えることができる。通常、プログラムは、積層された製品、取り付けられた製品、またはパッケージングされた製品へとチップが組み立てられる前の、加工および試験の間に行われる。
【０００７】
チップの積層体が加工されると、チップ上のプログラム可能な素子に対処するのが現実的ではなくなる。たとえば、同一のチップの積層では、ある特定の階層にある一方のチップ上のヒューズを飛ばすと、積層体中の他のチップ上の同じ位置にあるヒューズが飛ぶことになる。この問題は、より複雑なメタライゼーションパターンを用いて対処され得るが、構造物の全体の複雑さも大きく上がることを理解することができ、そうしたメタライゼーションパターンを用いる手法は、加工において用いられるマスクセットの費用のために、使われない。
【０００８】
さらに、標準的なプログラム技法を用いると、プログラム信号が、印加され得る電圧または電流の大きさに関して制限される。それは、プログラムされるべき素子に近接して位置しているとは限らない、表側のパッドからプログラムが行われ、プログラム信号が、長い信号経路の導体を通じてそのプログラム可能な素子へと導通し得るからである。このことは、不完全または不十分なプログラムを引き起こすことが多い。それは、規定されたプログラム電圧または電流の印加が、対応するプログラム可能な素子の状態を変化させるのに十分ではない可能性があるからである。
【０００９】
システムオンチップ（ＳＯＣ）製品は、ヒューズおよびＰＲＯＭを使って、機能をプログラムし、冗長性を可能にし、または、製品の識別およびシリアル化のためにヒューズおよびＰＲＯＭを使う。３次元（３Ｄ）製品では、製品のカスタマイズ化および／または冗長性／修復の機構に対する必要性が増し、Ｉ／Ｏ要件における高い代償を伴うことが予想される。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
したがって、必要とされるのは、デバイスのプログラムをそれによって実現でき、チップ上のプログラム可能な素子を信頼性をもってプログラムでき、より少数のボンディングパッドの使用を可能にする、構造および方法である。
【課題を解決するための手段】
【００１１】
表側および裏側を伴う基板を有する、１つの集積回路の実施形態の例が開示される。ヒューズ、アンチヒューズ、ＰＲＯＭ、ＲＲＡＭ、ＭＲＡＭなどのような少なくとも１つのプログラム可能な素子が、表側に位置し、基板を貫通するビアが、表側のプログラム可能な素子への裏側からのアクセスを提供し、プログラム可能な素子が、裏側から導体へ選択的に印加される、電圧、電流、またはプログラム刺激によってプログラム可能である。基板はたとえば、シリコンであってよく、ビアはたとえば、ＴＳＶであってよい。
【００１２】
集積回路をカスタマイズ化するための方法の実施形態の例は、表側および裏側を有する基板を提供することを含む。ビアは、表側のプログラム可能な素子、たとえば、ヒューズ、アンチヒューズ、ＰＲＯＭ、ＲＲＡＭ、ＭＲＡＭなどへの、裏側からのアクセスを提供するように、基板を貫通して形成され、プログラム刺激が、裏側から導体へと印加され、プログラム可能な素子をプログラムして、機能、たとえば、集積回路の構成または修復を確立する。基板はシリコンであってよく、ビアはＴＳＶであってよい。
【００１３】
集積回路をカスタマイズ化するための方法の実施形態の別の例は、表側および裏側を有する基板を提供することを含む。ビアは、表側のプログラム可能な素子、たとえば、ヒューズ、アンチヒューズ、ＰＲＯＭ、ＰＲＡＭ、ＭＲＡＭなどへの、裏側からのアクセスを提供するように、基板を貫通して形成される。プログラム刺激は、裏側から導体へと印加され、プログラム可能な素子をプログラムし、集積回路を一意にする（ｕｎｉｆｙ）ことができる。基板はシリコンであってよく、ビアおよび導体はＴＳＶであってよい。集積回路は、たとえば、集積回路のシリアル情報または識別情報を作成することによって、一意にされ得る。
【００１４】
集積回路製品を作成するための方法の実施形態の例は、基板の表側のプログラム素子、たとえば、ヒューズ、ＰＲＯＭ、ＲＲＡＭ、ＭＲＡＭなどを含む、集積回路素子を形成することを含む。ビアは、基板の表側から裏側へと、基板を貫通して延びるように形成される。メタライゼーションの跡（ｍｅｔａｌｌｉｚａｔｉｏｎ  ｔｒａｃｅ）が、表側および裏側に形成され、ビアを通じた、表側のプログラム可能な素子の少なくとも一部への裏側からの導通経路を、確立する。プログラム刺激が、裏側のメタライゼーションの跡の少なくとも一部に印加され、表側のプログラム可能な素子の少なくとも一部をプログラムする。
【００１５】
表側および裏側を有する基板を設けるステップと、基板中にビアを形成して、表側のプログラム可能な素子への裏側からの電気的な接続を提供するステップとを含むプロセスによって作成される、集積回路製品の例が開示される。プログラム可能な素子が、前記裏側からビアへのプログラム刺激の印加によってプログラムされ、集積回路の機能を確立できるように、ビアが配置される。
【００１６】
集積回路の別の例は、基板の表側にプログラム可能な素子を設けるための手段と、基板の表側から裏側へ延びるビアを確立するための手段とを含む。プログラム可能な素子が、裏側からビアへのプログラム刺激の印加によってプログラムされ、前記集積回路の機能を確立できるように、ビアが配置される。
【図面の簡単な説明】
【００１７】
【図１】ＴＳＶを使った、チップの裏側からの表側のプログラム可能な素子のプログラムを示す、半導体チップの一部の切断側面図である。
【図２】裏側のＴＳＶコンタクトを使ってプログラムされ得る、半導体チップの表側に素子を有する集積回路をカスタマイズ化するための、方法のステップを示す流れ図である。
【図３】裏側のＴＳＶコンタクトを使ってプログラムされ得る、半導体チップの表側に素子を有するタイプの集積回路製品を作成するための、方法を示す流れ図である。
【図４】本明細書で説明されるタイプの集積回路が組み込まれ得る、ワイヤレス通信システムを含む、様々な環境を示す図である。
【発明を実施するための形態】
【００１８】
図面の様々な図において、同様の参照番号は同様のまたは類似の部分を指すために用いられる。
【００１９】
裏側のＴＳＶによるプログラムが実現され得る集積回路構造の１つの実施形態の例１０が図１に示されており、ここで図１を参照する。例示的な実施形態１０はスルーシリコンビア、すなわちＴＳＶに関して説明されるが、例をシリコン基板またはＴＳＶに限定することは意図されず、他の半導体プロセス、材料などによって同様にかつ有利に実施され得ることに留意されたい。たとえば、基板１４は、ガリウムヒ素、リン化インジウム、シリコンゲルマニウム、ガリウムインジウムヒ素、シリコンオンガラス（ｓｉｌｉｃｏｎ  ｏｎ  ｇｌａｓｓ）、シリコンオンサファイア（ｓｉｌｉｃｏｎ  ｏｎ  ｓａｐｐｈｉｒｅ）、シリコンオンセラミック（ｓｉｌｉｃｏｎ  ｏｎ  ｃｅｒａｍｉｃ）、ガラス、サファイア、セラミック、ラミネート、ビスマレイミドトリアジン（ＢＴ）、ＦＲ４、エポキシ、エポキシ混合物などのような、任意の適切な基板材料であってよい。加えて、ＴＳＶは例示される実施形態で説明されるが、基板材料と適合する任意の適切なビアが使われ得る。
【００２０】
「例」または「例示的な」という語は、「事例、例示、特質、または他の特性である」ことを意味するために使われる。本明細書で「例」または「例示的」として説明されるいかなる実施形態も、必ずしも他の実施形態よりも好ましいまたは有利であると解釈すべきではない。
【００２１】
図１に示される実施形態１０は、半導体基板１４の切断面部分を示し、半導体基板１４は、たとえば、貫通するスルーシリコンビアすなわちＴＳＶ１６および１８を有するシリコンであってよい。各ＴＳＶは、基板１４の表側２２と裏側２４との間に延びるそれぞれの基板スルーホールの中に形成された、通常１Ω未満の低い抵抗を有し高い電圧および電流の搬送能力を有する、タングステン、アルミニウム、銅などのような導体を含む。ＴＳＶはまた、ポリシリコン導体によって構築されてもよい。
【００２２】
ＴＳＶは、電気的な導通経路が確立され得る任意の位置に、形成され得る。たとえば、以下でより詳細に説明されるように、ＴＳＶ１６および１８は、電気的な導通経路が、基板１４の裏側２４から基板１４の表側２２上のプログラム可能な素子２０へと確立されるのを可能にするように、形成される。「表側」および「裏側」という用語は、実際の面の向きもしくは方向、または実際の基板の側を必ずしも指すものではなく、単に、図面に描かれた面または側を識別するものであることに留意されたい。本明細書での「表側」という用語は、トランジスタ、能動デバイスおよび受動デバイス、金属階層のＣｕまたはＡｌの水平方向の相互接続などの加工のような、標準的なデバイスプロセスのステップを受ける、ウェハの側を指す。本明細書での「裏側」という用語は、表側と反対の側を指す。
【００２３】
ＴＳＶの形成に使われる多くの手法がある。１つの手法では、ＴＳＶは、他のプロセス、たとえば、能動デバイスの加工およびメタライゼーションプロセスの前に、基板を貫通するように形成される。この手法によれば、ビアは、表側から基板へと部分的にのみ貫通するように形成される。その後、基板は裏側から薄くされ、またはラッピングされ、ビアが露出される。
【００２４】
別の手法によれば、能動デバイスが加工され、他のバックエンドプロセスまたはボンディングプロセスが完了した後に、ビアが形成される。たとえば、この手法では、ビアは、ウェハが薄くされた後で、ウェハの裏側から形成される。
【００２５】
さらに別の手法によれば、ＴＳＶは、トランジスタが加工された後、かつ、配線または相互接続が加工される前に、形成される。したがって、トランジスタおよび他のデバイスが基板上に形成された後に、ＴＳＶは、基板を部分的に貫通して形成され得る。そして、薄型化プロセスを実行して、ウェハの裏側からＴＳＶを露出し、ＴＳＶの構築を完了することができる。ウェハのプロセスの間には、ＴＳＶが形成され得る可能性のある時間が多数あるが、最終的な結果は、ＴＳＶがウェハの裏側からアクセス可能になるというものであり、本明細書で説明される実施形態によれば、どのＴＳＶ加工の手法が採用されるかについて、他の制限は存在しないことを理解されたい。
【００２６】
少なくとも１つのプログラム可能な素子またはデバイス２０が、基板１４の表側に形成される。たとえば、プログラム可能な素子２０は、ヒューズ、アンチヒューズ、プログラム可能読取り専用メモリ（ＰＲＯＭ）、抵抗ランダムアクセスメモリ（ＲＲＡＭ）、磁気ランダムアクセスメモリ（ＭＲＡＭ）などであってよい。この実施形態で考慮されるプログラム可能な素子２０は、基板１４に形成される集積回路の構造、機能、または構成に影響を与えるタイプの素子、または、シリアル番号による指定、基板の積層体中での３Ｄレベルの識別などによって、基板自体を一意にするタイプの素子であることに留意されたい。プログラム可能な素子が、自身の属する集積回路の通常の動作の一部としてプログラム可能なタイプの素子であることは、意図されない。たとえば、機能の例は、より高価な部分のための回路のブロックを有効にすること、より低価な部分のための回路のブロックを無効にすること、より性能が良好なまたは劣った部分を作ること、世界の異なる地域に対する異なる機能、たとえば、規制の要件に適合するための機能を提供することなどを含み得る。
【００２７】
基板１４の表側の面２２上の導電性のコンタクトまたはパッド２６および２８は、１つの側でプログラム可能な素子２０へと接続され、他の側でそれぞれのＴＳＶ１６および１８へ接続される。パッド２６および２８は、メタライゼーションの跡の一部、たとえば、基板１４に形成された、アルミニウム、銅、タングステンなどの第１階層の金属（Ｍ１）の一部であってよい。当然、パッド２６および２８は、他のメタライゼーションの層のプロセスの間に形成されてもよい。
【００２８】
同様の方式で、基板１４の裏側の面２４上の平らな導電性コンタクトまたはパッド３０および３２は、それぞれのＴＳＶ１６および１８に接続し、ビアおよび表側のプログラム可能な素子へのプログラムのための接触を確立するのを支援する。パッド３０および３２は、基板１４上に形成されたドープされたポリシリコンなどのような、メタライゼーションの跡または他の導体の一部であってもよい。いくつかの実施形態では、平らな導電性コンタクトまたはパッド３０および３２は、必ずしも利用されなくてもよく、代わりに、プログラムのための接触が、たとえば、基板１４の裏側からのプローブまたは釘によって、ＴＳＶへと直接行われてもよい。
【００２９】
所望される場合、プログラム可能な素子２０は、電圧、電流、または他のプログラム刺激源３４からのプログラム刺激を、たとえば導電性のプローブまたはコンタクト３６および３８により裏側のパッド３０および３２へと印加することによって、プログラムされる。ＴＳＶが露出されるところまでプロセスが進行している限り、プログラム可能な素子２０がいつプログラムされ得るかについては、基本的には制限はない。たとえば、素子は、個々のチップまたはダイが切断される前に、組み立ての前のチップまたはダイの段階の間に、または、裏側のＴＳＶパッドが導電性のプローブまたはコンタクト３６および３８へアクセス可能なままである場合には組み立て段階の後に、プログラムされ得る。当然、ＴＳＶは、たとえば、インターポーザー、別のチップ階層からの中間の配線、パッケージピン、パッケージ基板、または他の手段を通じて、間接的にアクセスされてもよい。
【００３０】
単一のプログラム可能な素子２０のみが図１に示されているが、通常の構成可能な集積回路製品は、数十または数百のプログラム可能な素子を有し得ることを理解されたい。実際には、本明細書で説明される実施形態の利点の１つは、基本的に基板１４の裏側のどこにでも配置できるＴＳＶによって、ほとんど任意の数のプログラム可能な素子を利用でき、その数を限定するのは、プログラム可能な素子を収容するのに利用可能な基板１４の表側のスペースしかないということである。
【００３１】
さらに、ＴＳＶは裏側からアクセス可能なので、表側のボンディングパッドの数を減らせる可能性があり、これは、チップまたはダイのサイズの低減につながり得る。加えて、一部のプログラム可能なデバイスは、禁止領域（一般に回路の配置が許されないＴＳＶの周りの領域）において配置が許されることがあり、領域の影響をさらに減らし、最後の集積回路のサイズを低減する。
【００３２】
したがって、本明細書で説明される１つの実施形態によれば、ヒューズ、アンチヒューズ、ＰＲＯＭ、ＲＲＡＭ、ＭＲＡＭなどのようなプログラム可能なデバイスは、スルーシリコンビア（ＴＳＶ）を用いてウェハの裏側からアクセスされる。示されるように、ＴＳＶへの接触は、導電性の「釘」への直接の接触であってよく、または、より広い接触面積のために、ウェハの裏側の、銅、アルミニウム、タングステン、または他の導電性材料のパッドを用いていてよい。
【００３３】
ＴＳＶは、プログラム可能な回路構成のために従来使われてきた、表側の入力／出力（Ｉ／Ｏ）パッドと比較して、電圧および電流の搬送能力が大きい。これによって、従来の使用に制約があったデバイスとは異なるタイプのプログラム可能なデバイスを、使用できるようになる。表側のＩ／Ｏパッドが減り、または必要なくなることで、数桁多いプログラム可能な素子が存在し得る。ＴＳＶの配置は、Ｉ／Ｏの配置よりも柔軟であり、回路素子へのより容易なアクセスが可能になる。ＴＳＶは、ダイの中のほとんど任意の位置に配置することができ、すべての回路およびブロックへの有用なアクセスを可能にする。
【００３４】
機能の構成のための、ＴＳＶを用いた裏側からのプログラムの使用を通じて、多くのタイプの修正を、事前に加工された集積回路に対して行うことができる。ＴＳＶによってプログラム可能であることで、たとえば、様々な積層されたコンポーネントとともに使用するのを可能にするように「マザーダイ」をプログラムすることによって、個々のＴＳＶの使用法を、製品のカスタマイズ化または「マザーダイ」上への様々なコンポーネントの積層に対応するように変えることが可能になる。裏側のＴＳＶコンタクトを使って、ヒューズまたは基板中の他のプログラム可能な素子にアクセスして、修復または冗長性を実現し、機能を有効または無効にし、製品のシリアル化を実現し、積層の選択を有効にすることなどができる。多くの例の１つとして、このことは、複数のＤＲＡＭサプライヤのサポートを可能にする。
【００３５】
裏側のＴＳＶコンタクトは、専用（ｓａｃｒｉｆｉｃｉａｌ）であり得ること、すなわち、プログラムのためのみに使われるものであり得ることに留意されたい。あるいは、裏側のＴＳＶコンタクトを使って、積層された製品の中のＴＳＶの機能を決定してもよい。さらに、ＴＳＶおよびその関連する「禁止領域」は、Ｉ／Ｏパッドよりも小さい。
【００３６】
このＴＳＶ手法を用いて集積回路をカスタマイズ化するための方法１００の実施形態が図２に示されており、ここで図２が追加で参照される。この方法は、表側および裏側を有する基板を設けるステップ（１０２）を含む。ビアは、基板を貫通して形成され、基板の前記表側のプログラム可能な素子、たとえば、ヒューズ、アンチヒューズ、ＰＲＯＭ、ＲＲＡＭ、ＭＲＡＭなどへ接触するための、基板の裏側からのアクセスを提供する（１０４）。電圧または電流のようなプログラム刺激が、基板の裏側から導体へ印加され、プログラム可能な素子をプログラムして、集積回路の機能、シリアル化、または一意化を確立する（１０６）。機能はまた、たとえば、集積回路の修復を含み得る。
【００３７】
集積回路を作成するための実施形態１５０が図３に示されており、ここで図３が追加で参照される。方法１５０は、基板の表側にプログラム可能な素子を含む、集積回路素子を形成するステップを含む。ビア（ＴＳＶであってよい）は、基板の表側から基板の裏側へ、基板を貫通して延びるように形成される（１５２）。メタライゼーションの跡が、基板の裏側に形成され、基板の裏側から少なくともプログラム可能な素子への、ビアを通じた導電経路を確立する（１５４）。プログラム刺激は、裏側のメタライゼーションの跡の少なくとも一部に印加され、プログラム可能な素子の少なくとも一部をプログラムする（１６０）。
【００３８】
矢印１５５によって示されるように、プロセスに応じて、基板は、ビアが形成される前または後に、薄くされ得る（１５６）。たとえば、いくつかのプロセスでは、ビアは、基板の中に部分的にのみ延びるように形成されてよく、その後、裏側から基板が薄くされ、ビアが露出される。他のプロセスでは、基板はまず薄くされてよく、その後、基板を完全に貫通するように延びるビアを構築して、裏側からアクセス可能にする。
【００３９】
次に付加的に参照する図４は、本明細書で説明するタイプの集積回路のある実施形態が有利に利用され得る、例示的なワイヤレス通信システム２００を示す。例示のために、図４は、遠隔ユニット２２０、２２２および２２４ならびに２つの基地局２２８を示している。一般的なワイヤレス通信システムは、当然、より多くの遠隔ユニットおよび基地局を有し得る。遠隔ユニット２２０、２２２および２２４ならびに基地局２２８はいずれも、本明細書で説明するタイプの集積回路を含み得る。
【００４０】
図４は、基地局２２８から遠隔ユニット２２０、２２２、および２２４への順方向リンク信号２３０、ならびに遠隔ユニット２２０、２２２、および２２４から基地局２２８への逆方向リンク信号２３２を示す。
【００４１】
図４では、遠隔ユニット２２０は携帯電話として示され、遠隔ユニット２２２はポータブルコンピュータとして示され、遠隔ユニット２２４は、たとえば住宅２２９または他の構造物におけるワイヤレスローカルループシステム内の固定位置の遠隔ユニットとして示されている。たとえば、遠隔ユニットは、セルフォン、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、または、メータ読取り機器などの固定位置のデータユニットでもよい。図４は、本明細書で説明するタイプの集積回路を含み得るいくつかの例示的な遠隔ユニットを示すが、集積回路はこれらの例示的な図示の遠隔ユニットに限定されるものではない。１つまたは複数の本明細書で説明するタイプの集積回路が、任意の電子デバイス内で適切に使用され得る。たとえば、電子デバイスはまた、図４における囲い２４０で示されるように、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ポータブルデータユニット、固定位置のデータユニットなどであってもよい。他の適切な電子デバイスは、多種多様である。
【００４２】
電気的な接続、結合、および接続が、様々なデバイスまたは素子に関して説明されてきた。接続および結合は、直接的でも間接的でもよい。第１の電子デバイスと第２の電子デバイスの間の接続は、直接的な電気接続であってもよく、または間接的な電気接続であってもよい。間接的な電気接続は、第１の電子デバイスから第２の電子デバイスへの信号を処理できる、介在する素子を含み得る。
【００４３】
本発明は、ある程度の具体性を伴って説明され例示されたが、本開示は単に例示として行われ、部分の組合せおよび配置に対する多くの変更が、以下で特許請求されるような本発明の趣旨および範囲から逸脱することなく、講じられてもよいことを理解されたい。
【符号の説明】
【００４４】
１４        半導体基板
１６、１８  スルーシリコンビア
２０        プログラム可能な素子
２２        表側
２４        裏側
２６、２８  パッド
３０、３２  パッド
３６、３８  コンタクト
【図１】
2013546183.tif 000003
【図２】
2013546183.tif 000004
【図３】
2013546183.tif 000005
【図４】
2013546183.tif 000006
【手続補正書】
【提出日】平成25年5月15日(2013.5.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路をカスタマイズ化するための方法であって、
表側および裏側を有する基板を設けるステップと、
前記基板を貫通するビアを形成して、前記表側のプログラム可能な素子への前記裏側からの電気的な接続を提供するステップであって、前記ビアが前記裏側の専用のコンタクトに接続する、ステップと、
前記裏側の前記専用のコンタクトから前記ビアへとプログラム刺激を加えて、前記プログラム可能な素子をプログラムし、前記集積回路の機能を確立するステップと
を含む、方法。
【請求項２】
前記プログラム可能な素子がヒューズである、請求項１に記載の方法。
【請求項３】
前記プログラム可能な素子がアンチヒューズである、請求項１に記載の方法。
【請求項４】
前記プログラム可能な素子がＰＲＯＭである、請求項１に記載の方法。
【請求項５】
前記プログラム可能な素子がＲＲＡＭである、請求項１に記載の方法。
【請求項６】
前記プログラム可能な素子がＭＲＡＭである、請求項１に記載の方法。
【請求項７】
基板を設ける前記ステップが、シリコン基板を設けるステップを含む、請求項１に記載の方法。
【請求項８】
ビアを形成する前記ステップが、前記シリコン基板中にＴＳＶ（スルーシリコンビア）を形成するステップを含む、請求項７に記載の方法。
【請求項９】
前記集積回路の前記機能が、前記集積回路の修復を含む、請求項１に記載の方法。
【請求項１０】
前記集積回路の前記機能が、前記集積回路の構成を含む、請求項１に記載の方法。
【請求項１１】
基板を設ける前記ステップが、ガリウムヒ素、リン化インジウム、シリコンゲルマニウム、ガリウムインジウムヒ素、シリコンオンガラス、シリコンオンサファイア、シリコンオンセラミック、ガラス、サファイア、セラミック、ビスマレイミドトリアジン（ＢＴ）、エポキシ、およびエポキシ混合物からなる群から選択される材料の基板を設けるステップを含む、請求項１に記載の方法。
【請求項１２】
請求項１から１１のいずれかによる方法を実行するための手段を含む装置。
【請求項１３】
コンピュータ可読媒体を含むコンピュータプログラム製品であって、前記コンピュータ可読媒体は、請求項１から１１のいずれかによる方法を機械に実行させるための、少なくとも１つの命令を含む、コンピュータプログラム製品。
【国際調査報告】
2013546183.tif 000007
2013546183.tif 000008
2013546183.tif 000009