(57)【要約】  本発明は、２つの半導電性材料層（４１、４３）の間に埋め込まれた絶縁層（４２）を備えたセミコンダクタオンインシュレータ（ＳｅＯＩ）型の基板（４）の仕上げ処理に関する。この方法は、前記基板（４）の環状の周縁部をルーティングし、ルーティングされた基板（４’）を得るステップと、前記ルーティングされた基板（４’）をカプセル化し、前記埋め込まれた絶縁層（４２）のルーティングされた側面方向エッジ（４２０）を半導電性材料（４１０）によって被覆するステップと、を連続的に含んでいる点で顕著である。【選択図】  図６Ｃ
2013522896.tif 000002
【特許請求の範囲】
【請求項１】
半導電性材料（４１、４３）の２つの層の間に埋め込まれた絶縁層（４２）を備えたセミコンダクタオンインシュレータ（ＳｅＯＩ）型の基板（４）のための仕上げ処理の方法において、
前記基板（４）の環状の周縁部をルーティングし、ルーティングされた基板（４’）を得るステップと、
前記ルーティングされた基板（４’）をカプセル化し、前記埋め込まれた絶縁層（４２）のルーティングされた側面方向エッジ（４２０）を半導電性材料（４１０）により被覆するステップと、
を連続的に含むことを特徴とする、方法。
【請求項２】
前記ルーティングされた基板（４’）をカプセル化する前記ステップが、ルーティングの直後に実行されることを特徴とする、請求項１に記載の方法。
【請求項３】
ルーティングする前記ステップが、前記ＳｅＯＩ基板（４）の周縁部の環状エッジをグラインドすることによって実行されることを特徴とする、請求項１又は２に記載の方法。
【請求項４】
ルーティングする前記ステップが、前記ＳｅＯＩ基板（４）の周縁部の環状エッジのエッチングにより実行されることを特徴とする、請求項１又は２に記載の方法。
【請求項５】
前記ルーティングされた基板（４’）をカプセル化する前記ステップが、前記ルーティングされた基板（４’）に急速熱アニーリング（ＲＴＡ）処理を施すことによって行われることを特徴とする、請求項１〜４のいずれか一項に記載の方法。
【請求項６】
前記急速熱アニーリング（ＲＴＡ）処理が、１１５０℃〜１３００℃の間の温度において１５秒〜約５分の間の継続時間にわたって行われることを特徴とする、請求項５に記載の方法。
【請求項７】
前記急速熱アニーリング（ＲＴＡ）処理が、水素及び／又はアルゴンの雰囲気の下で行われることを特徴とする、請求項５又は６に記載の方法。
【請求項８】
前記ルーティングされた基板（４’）をカプセル化する前記ステップが、エピタキシによって実行されることを特徴とする、請求項１〜４のいずれか一項に記載の方法。
【請求項９】
前記ルーティングされた基板（４’）をカプセル化する前記ステップが、急速熱アニーリング（ＲＴＡ）処理によって及びエピタキシによって実行されることを特徴とする、請求項１〜８のいずれか一項に記載の方法。
【請求項１０】
前記ルーティングされた基板（４’）をカプセル化する前記ステップが、レーザを用いたアニーリングによって実行されることを特徴とする、請求項１〜４のいずれか一項に記載の方法。
【請求項１１】
ルーティングする前記ステップが、
プラズマにより、前記ＳｅＯＩ基板（４）の周縁部の環状領域に保護材料（６）の層を積層するステップと、
プラズマによる前記保護材料（６）の部分エッチングを達成することにより前記ＳｅＯＩ基板（４）の前面（４１１）に保護材料の環（６０）を保持するステップであって、前記環（６０）が前記基板の側面方向エッジ（４６）から、ある距離だけ延長することによって、プラズマが到達可能な前記基板の縮小された周縁部の環状領域（５００’）を定める、ステップと、
前記ＳｅＯＩ基板（４）の前記縮小された周縁部の環状領域に局所化された部分エッチングプラズマを生成することにより、前記領域（５００’）に存在する材料をある特定の厚さでエッチングするステップと、
プラズマにより保護材料（６）の前記環を除去するステップと、
を含むことを特徴とする、請求項１〜１０のいずれか一項に記載の方法。
【請求項１２】
ルーティングする前記ステップが、等方性プラズマを形成するためのエンクロージャ（５０）の中で実行されることを特徴とする、請求項１１に記載の方法。
【請求項１３】
ルーティングする前記ステップが、
等方性プラズマを形成するためのエンクロージャ（５０）の中に前記ＳｅＯＩ基板（４）を導入するステップであって、前記エンクロージャ（５０）が、ディスク状の上側絶縁要素（５３）と２つの電極（５１、５２）とを備え、前記２つの電極の一方（５２）が、円形の輪郭を有する下側絶縁要素（５４）に包囲されたいわゆる下側電極であり、前記基板（４）が、背面（４３０）が前記下側電極（５２）と前記下側絶縁要素（５４）とに接触するように前記エンクロージャ（５）の中に位置決めされ、プラズマが到達不可能な除外領域（５４０）を前記背面の上に画定し、前記上側絶縁要素（５３）が前記ＳｅＯＩ基板（４）の前面（４１１）から、ある距離に位置決めされ、やはりプラズマが到達不可能な除外領域（５３０）を前記前面の上に画定し、前記下側（５４）及び上側（５３）の両方の絶縁要素の外径がルーティングの対象である前記ＳｅＯＩ基板（４）の直径よりも小さく、前記周縁部の環状領域（５００）を形成する前記基板の残りの部分はプラズマに到達可能である、ステップと、
前記エンクロージャ（５０）の中に形成されたプラズマにより、前記保護材料層（６）を前記周縁部の環状領域（５００）に堆積するステップと、
前記上側絶縁要素（５３）を前記ＳｅＯＩ基板の前記前面（４１１）のより近くに近づけ、前記保護材料（６）の前記部分エッチングを実行するステップと、
前記上側絶縁要素（５３）をその位置に維持したままで、前記ＳｅＯＩ基板（４）を形成する、ある厚さの材料をエッチングするステップと、
前記上側絶縁要素（５３）を前記基板の前面（４１１）から離れる方向に移動させ、保護材料の前記環（６０）を除去するステップと、
によって実行されることを特徴とする、請求項１２に記載の方法。
【請求項１４】
ルーティングする前記ステップとカプセル化する前記ステップとの後に犠牲酸化ステップと、その後の脱酸ステップが続くことを特徴とする、請求項１〜１３のいずれか一項に記載の方法。
【請求項１５】
前記犠牲酸化ステップ及び脱酸ステップとの後に急速熱アニーリング（ＲＴＡ）処理が続き、更には任意選択で第２の犠牲酸化と第２の脱酸とが続くことを特徴とする、請求項１４に記載の方法。
【請求項１６】
急速熱アニーリング（ＲＴＡ）処理の後に犠牲酸化及び脱酸が続く第１の一連のステップを含み、前記第１の一連のステップが前記基板をルーティングする前記ステップと前記基板をカプセル化する前記ステップとに先行することを特徴とする、請求項１〜１５のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野及び背景技術】
【０００１】
本発明は、一般的に、エレクトロニクス、オプティクス及びオプトエレクトニクスの分野における応用が意図されている基板の製造に関する。
【０００２】
特に、本発明は、ＳｅＯＩ（「セミコンダクタオンインシュレータ」）という頭文字によって知られている基板の仕上げ処理方法に関する。
【０００３】
本発明は、半導体がシリコンである「ＳＯＩ」基板の仕上げ処理において、特定の応用を見いだす。
【０００４】
用いられる複数の異なる製造方法の中で、複数の層を結合させ、転移させるステップを用いる方法に関して言及がなされる。以下では、そのような方法の例について説明がなされる。
【０００５】
この方法によると、たとえば原子及び／又はイオン核種の注入により、絶縁層で被覆されている第１のいわゆる「ドナー」基板の内部に脆化領域が生じる。そして、この基板は、分子付着により、第２のいわゆる「レシーバ」基板に付着される。
【０００６】
次に、ドナー基板は、たとえば剥離アニーリング（「エクスフォリエーション」又は「スプリッティング」）によって、この脆化領域に沿って２つの部分に分離され、意図された厚さの材料のドナー基板と絶縁層とが、レシーバ基板に移される。
【０００７】
この主題に関しては、たとえば、本出願の出願人の登録商標である「ユニボンド（Unibond）」として知られている方法を参照することができる。
【０００８】
添付の図１は、走査型電子顕微鏡を用いて撮影された写真のグラフィックな図解であって、剥離アニーリングの直後のＳＯＩ基板のエッジの断面図を示している。このＳＯＩ基板は、シリコンサポート１と表面シリコン層３との間に埋め込まれた絶縁層２を備えている。絶縁層２（ここではシリコン酸化物）の側面方向エッジ２０が化学的エッチングに対して広く露出される潜在性を有することが、明確に観察される。
【０００９】
ここで、このようなＳＯＩ（又はＳｅＯＩ）基板に対して、特に表面の粗さを減少させる又は２つの層の間の接着結合を強化するような、とりわけ表面状態を改善するための追加的な処理が実行されることが多い。このような処理は、たとえばフッ化水素酸（ＨＦ）を用いた化学的エッチングを含むことが多い。
【００１０】
このような処理がＳＯＩ基板に対して適用されると、図１に図解されているように、絶縁層２の側面方向エッチングにより、基板の層間剥離が結果的に生じる。
【００１１】
この問題を克服するものとして、（当業者には「ＲＴＡ」として知られている）急速熱アニーリングを用いてＳＯＩ基板を処理する方法が、米国特許第６，９３９，７８３号によって知られているが、この処理は、シリコンがその上に配置されているシリコン酸化物層２のエッジの側面方向カプセル化を生じさせる効果を有する。
【００１２】
添付の図２は、走査型電子顕微鏡を用いて撮影された写真のグラフ図であって、上述した処理の終了時点におけるＳＯＩ基板のエッジの横断面図を示している。示されているように、ＳＯＩの表面層３のシリコンは、移動され、シリコン酸化物２の側面方向エッジ２０を保護することにより、シリコン酸化物２の側面方向エッジ２０を被覆している。このカプセル化部分には参照番号３０が付されている。
【００１３】
そこで本出願人が試験を行ったところ、残念ながらカプセル化による予測された保護効果が常に得られるとは限らないことに気付いた。その理由は、図２に図解されている理想的な場合と比較すると、移されたシリコン層３のエッジが複数の不規則な形状を有する可能性があるからである。
【００１４】
ＳｅＯＩ又はＳＯＩ基板のエッジに存在する欠陥は、そのようなエッジが電子部品が形成されない除外領域の一部であるにもかかわらず、カプセル化現象に影響を及ぼす可能性があることを、本出願人は発見した。
【００１５】
欠陥の中で「フレーク」と称される第１のタイプの欠陥は、剥離の最中に生じ、いったん剥離した後で基板のエッジに目立つように付着して再度結合した基板の欠片によって形成される。
【００１６】
このようなフレーク３１は、ＳＯＩ基板を横断面図として概略的に図解している添付の図３において、見ることができる。
【００１７】
「ギザギザのエッジ」（jagged edge）と称される第２のタイプの欠陥は、移された表面の通常のエッジを超える上側のシリコン層の表面の延長によって、形成される。
【００１８】
このような欠陥３２は、上述した図３と、走査型電子顕微鏡を用いてＳＯＩ基板のエッジの上から撮影された写真のグラフ図である図４とにおいて、見ることができる。
【００１９】
このようにして、ＲＴＡ処理の結果として得られるカプセル化には特にギザギザのエッジ３２の頂部が薄くなりすぎるなどの不都合が生じうることを、本出願人は発見した。このカプセル化がエピタキシ処理によって実行されるときにも、不都合が生じることがあり、又は、より大量のカプセル化材料が形成されるフレーク３１においては、たとえば深刻な突起物が形成されるなど全く無秩序な状態さえも生じうる。
【００２０】
基板のエッジ（プレートエッジ）に存在する不規則な形状によって、カプセル化が完了しない可能性さえあり、結果的に、埋め込まれている絶縁体の一部が、たとえばフッ化水素酸（ＨＦ）を用いた化学的エッチングが適用可能な状態のままになる場合もありうる。
【００２１】
更に、カプセル化の前にいずれかのフレーク又はギザギザのエッジの欠片が、レシーバ基板から離脱し、ＳｅＯＩ基板の表面層３の上に再度積層され、その後でカプセル化によって確定的に密封されることによって、この層において欠陥を生じうる。
【００２２】
添付の図５は、走査型電子顕微鏡を用いてＳＯＩタイプの基板を撮影した写真の図解であって、この低品質のカプセル化を観察することができ、特に、埋め込まれた絶縁体に対して低品質のカプセル化がなされフッ化水素酸によるエッチングが行われた部分を観察することができる。
【発明の概要】
【発明が解決しようとする課題】
【００２３】
したがって、本発明の目的は、この技術の現状における上述した欠点を克服することである。
【課題を解決するための手段】
【００２４】
本発明の目的は、特に、埋め込まれた絶縁体の側面方向エッジの非常に高品質のカプセル化すなわち均一なカプセル化を行うことが可能であるＳｅＯＩ型の基板の仕上げ処理の方法であって、絶縁体の側面方向エッジは全体が半導電性材料の層で比較的一定の厚さに被覆されており、半導電性材料の層のエッジが平面のエッジから一定の距離にある規則的なクラウンを形成するような、仕上げ処理方法を提供することである。
【００２５】
この目的のために、本発明は、半導電性材料の２つの層の間に埋め込まれた絶縁層を備えたセミコンダクタオンインシュレータ（ＳｅＯＩ）型の基板の仕上げ処理の方法に関する。
【００２６】
本発明によると、この方法は、
前記基板の環状の周縁部をルーティングして、ルーティングされた基板を得るステップと、
前記ルーティングされた基板をカプセル化し、前記埋め込まれた絶縁層のルーティングされた側面方向エッジを半導電性材料により被覆するステップと、
を連続的に含む。
【００２７】
単独又は組み合わせとして用いる本発明の他の効果的で非限定的な特徴によると、
前記ルーティングされた基板をカプセル化する前記ステップは、ルーティングの直後に実行され、
ルーティングする前記ステップは、前記ＳｅＯＩ基板の周縁部の環状エッジをグラインドすることによって実行され、
ルーティングする前記ステップは、前記ＳｅＯＩ基板の周縁部の環状エッジのエッチングにより実行され、
前記ルーティングされた基板をカプセル化する前記ステップは、前記ルーティングされた基板に急速熱アニーリング（ＲＴＡ）処理を施すことによって実行され、
前記急速熱アニーリング（ＲＴＡ）処理は、１１５０℃〜１３００℃の間の温度において１５秒〜約５分の間の継続時間にわたって行われ、
前記急速熱アニーリング（ＲＴＡ）処理は、水素及び／又はアルゴンの雰囲気の下で行われ、
前記ルーティングされた基板をカプセル化する前記ステップは、エピタキシによって実行され、
前記ルーティングされた基板をカプセル化する前記ステップは、急速熱アニーリング（ＲＴＡ）処理によって及びエピタキシによって実行され、
前記ルーティングされた基板をカプセル化する前記ステップは、レーザを用いたアニーリングによって実行され、
ルーティングする前記ステップは、
プラズマにより、前記ＳｅＯＩ基板の周縁部の環状領域に保護材料の層を積層するステップと、
プラズマによる前記保護材料の部分エッチングを達成することにより前記ＳｅＯＩ基板の前面に保護材料の環を保持するステップであって、前記環は前記基板の側面方向エッジから、ある距離だけ延長することによって、プラズマが到達可能な前記基板の縮小された周縁部の環状領域を定める、ステップと、
前記ＳｅＯＩ基板の前記縮小された周縁部の環状領域に局所化された部分エッチングプラズマを生成することにより、前記領域に存在する材料をある特定の厚さでエッチングするステップと、
プラズマにより保護材料の前記環を除去するステップと、を含む。
【００２８】
ルーティングする前記ステップは、等方性プラズマを形成するためのエンクロージャの中で実行される。
【００２９】
ルーティングする前記ステップは、
等方性プラズマを形成するためのエンクロージャの中に前記ＳｅＯＩ基板を導入するステップであって、前記エンクロージャは、ディスク状の上側絶縁要素と２つの電極とを備え、前記２つの電極の一方は、円形の輪郭を有する下側絶縁要素に包囲されたいわゆる「下側」電極であり、前記基板は、背面が前記下側電極と前記下側絶縁要素とに接触するように前記エンクロージャの中に位置決めされ、プラズマが到達不可能な除外領域を前記背面の上に画定し、前記上側絶縁要素は前記ＳｅＯＩ基板の前面から、ある距離に位置決めされ、プラズマがやはり到達不可能な除外領域を前記前面の上に画定し、前記下側及び上側の両方の絶縁要素の外径はルーティングの対象である前記ＳｅＯＩ基板の直径よりも小さく、前記周縁部の環状領域を形成する前記基板の残りの部分はプラズマに到達可能である、ステップと、
前記エンクロージャの中に形成されたプラズマにより、前記保護材料層を前記周縁部の環状領域に堆積するステップと、
前記上側絶縁要素を前記ＳｅＯＩ基板の前記前面のより近くに近づけ、前記保護材料の前記部分エッチングを実行するステップと、
前記上側絶縁要素をその位置に維持したままで、前記ＳｅＯＩ基板を形成する、ある厚さの材料をエッチングするステップと、
前記上側絶縁要素を前記基板の前面から離れる方向に移動させ、保護材料の前記環を除去するステップと
によって実行され、
ルーティングする前記ステップとカプセル化する前記ステップとの後に犠牲酸化ステップと、その後の脱酸ステップが続く。
【００３０】
前記犠牲酸化ステップ及び脱酸ステップとの後には急速熱アニーリング（ＲＴＡ）処理が続き、更には任意選択で第２の犠牲酸化と第２の脱酸とが続くが、カプセル化は最後の急速熱アニーリング（ＲＴＡ）のステップによって達成されるから、後者の第２の脱酸は必須ではない。
【００３１】
この方法は、急速熱アニーリング（ＲＴＡ）処理の後に犠牲酸化及び脱酸が続く第１の一連のステップを含み、前記第１の一連のステップが前記基板をルーティングする前記ステップと前記基板をカプセル化する前記ステップに先行する。
【図面の簡単な説明】
【００３２】
【図１】走査型電子顕微鏡を用いて撮影された写真のグラフ図であって、剥離アニーリングの直後のＳＯＩ基板のエッジの断面図を示している。
【図２】走査型電子顕微鏡を用いて撮影された写真のグラフ図であって、上述した処理の終了時点におけるＳＯＩ基板のエッジの横断面図を示している。
【図３】ＳＯＩ基板を横断面図として概略的に図解している。
【図４】走査型電子顕微鏡を用いてＳＯＩ基板のエッジを上から撮影された写真のグラフィックな図解である。
【図５】走査型電子顕微鏡を用いてＳＯＩタイプの基板を撮影した写真の図解であって、この低品質のカプセル化を観察することができ、特に、埋め込まれた絶縁体に対して低品質のカプセル化がなされフッ化水素酸によるエッチングが行われた部分を観察することができる。
【図６Ａ】本発明による方法を構成する異なるステップを図解している図である。
【図６Ｂ】本発明による方法を構成する異なるステップを図解している図である。
【図６Ｃ】本発明による方法を構成する異なるステップを図解している図である。
【図７Ａ】ルーティングを構成する異なる進行段階の間のルーティング対象となる基板とルーティングの適用を許容する設備との一部を、断面図として図解している図である。
【図７Ｂ】ルーティングを構成する異なる進行段階の間のルーティング対象となる基板とルーティングの適用を許容する設備との一部を、断面図として図解している図である。
【図７Ｃ】ルーティングを構成する異なる進行段階の間のルーティング対象となる基板とルーティングの適用を許容する設備との一部を、断面図として図解している図である。
【図７Ｄ】ルーティングを構成する異なる進行段階の間のルーティング対象となる基板とルーティングの適用を許容する設備との一部を、断面図として図解している図である。
【発明を実施するための形態】
【００３３】
本発明の他の特徴及び効果は、添付の図面を参照しながら以下で行われる説明から明らかになるはずである。添付の図面は、指摘として、限定としてではなく、可能な実施形態を示す。
【００３４】
図３、６Ａ〜６Ｃ及び７Ａ〜７Ｄの図面では、図解されている複数の異なる層や要素のそれぞれの寸法が常に順守されているわけではなく、説明の目的のためには、特定の領域が意図的に拡大されていることに留意されたい。
【００３５】
本発明による方法は、セミコンダクタオンインシュレータ（ＳｅＯＩ）型の基板のためのいわゆる「仕上げ処理」方法である。その理由は、本発明の方法が、層（複数の場合を含む）の転移と半導電性材料の２つの層の間に埋め込まれた絶縁層を備えているこの基板の形成とを結果的に生じさせる剥離アニーリングの後で実行されるステップに関するからである。
【００３６】
以下では、本発明による方法について、図６Ａ〜６Ｃを参照しながら説明する。
【００３７】
図６Ａを参照すると、ＳｅＯＩ型の基板４が示されているが、基板４は、半導電性材料の表面層４１と、埋め込まれた絶縁層４２と、やはり半導電性材料で作られたサポート４３とを連続的に備えている。
【００３８】
やはり図６Ａに示されているように、層（複数の場合を含む）を移すステップの終了時点において、得られたＳｅＯＩ型の基板４は、上述したようなタイプの欠陥、すなわち、図６Ａでは１つだけが示されているフレーク４４と、環状の周縁部のギザギザのエッジ４５とを有する。
【００３９】
本発明による方法の第１のステップは、基板４の周縁部の環状エッジのルーティングを実行することから構成される。このステップは、図６Ｂに図解されている。
【００４０】
その応用方法を以下で説明する。このルーティングステップは、表面層４１のエッジと埋め込まれている絶縁層４２のエッジとを特定の幅Ｌにわたり除去するという効果を有する。このルーティングは、基板の物理的なエッジから一定の制御された距離において基板をルーティングするように実行されるのが好ましい。
【００４１】
任意選択で、ルーティングは、サポート４３の環状周縁部の一部が深さＰにわたって除去されるまで実行される。
【００４２】
Ｌは、典型的には０．５〜３ｍｍの範囲で変動する幅である。Ｌは、ＳｅＯＩの上に存在するクラウンの幅よりも僅かに大きくなるように選択され、ルーティングによってフレーク又はギザギザのエッジ型の欠陥が除去され、一定の幅を有するクラウンがルーティングの後に得られる。
【００４３】
Ｐは０〜数千オングストロームの範囲、典型的には５００〜１０００Å（５０〜１００ｎｍ）の範囲で変動する。
【００４４】
図６Ｂでは、サポート用の基板４３はルーティングされているようには図解されていない。
【００４５】
ルーティングされた基板は、参照番号４’が付されている。
【００４６】
図６Ｃに図解されている次のステップは、埋め込まれた絶縁体４２のルーティングされた横方向のエッジ４２０のカプセル化を達成することから構成される。このステップは、このエッジ４２０に面している表面層４１を形成する半導電性材料の移動を生じさせる効果を有し、更に、表面層４１を保護して以後の化学的エッチングが適用不可能とする効果を有することによって、層間剥離現象が回避される。
【００４７】
材料４１の中で絶縁体４２をカプセル化している部分には、参照番号４１０を付した。ルーティングされカプセル化された基板には、参照番号４”を付した。
【００４８】
このカプセル化のステップを適用する方法について、以下で説明する。
【００４９】
好ましくは、カプセル化のステップは、ルーティングのステップの直後に実行されることで、ルーティングされた基板のカプセル化される前の偶発的な汚染をすべて回避し、ルーティングによって得られたフィルムエッジの品質が変更されるリスクを最大限に限定する。カプセル化は、エッジがその規則性を緩和する前になされるべきである。次には、表面層４１と埋め込まれた絶縁体４２とから構成されるフィルムが、受け取り側のサポート用基板４３に僅かに付着されるだけであり、裂け目やスクラッチが回避されるように、特にそのエッジが補強される。
【００５０】
別の実施形態によると、カプセル化は、ルーティングの後に実行される洗浄ステップの直後に実行されることもありうる。
【００５１】
ルーティング
このルーティングは様々な技術によって実行されうるが、特に、機械的グラインディング又はエッチングステップによって実行されうる。
【００５２】
グラインディングは、たとえば、回転するように駆動されるサポートの上に基板４を配置し、任意選択で研磨溶液（「スラリ」）で被覆された研磨シューを基板のエッジの近傍に導き、研磨シューを基板４のエッジ上のルーティング対象となる幅Ｌの位置に適用することによって、達成されうる。
【００５３】
この主題については、グラインディング及び／又は研磨によるルーティングに関する記載のある文献、米国特許第６，７９７，６３２号及び米国特許出願公開第２００７／０２４３６９４号を参照のこと。
【００５４】
また、ルーティングは、ウェット又はドライエッチングによっても実行可能である。
【００５５】
ウェットエッチングは、表面層４１の前面４１１の中央部分に表面層４１の直径よりも小さな直径を有する保護マスクを形成し、保護されていない環状の周縁領域を生じさせることを含む。次に、基板４は、表面層４１と絶縁層４２とを形成する材料に対する特定のエッチング溶液に連続的に露出され、基板４の保護されていないエッジがエッチングされ除去される。
【００５６】
ドライエッチングは、マスクによって保護されていない基板４のエッジに対して、たとえば等方性又は非等方性プラズマを用いたガスエッチングを行うことを含む。
【００５７】
ドライエッチング法に関する記載のある文献、米国特許出願公開第２００９／０１７０２８５号を参照のこと。
【００５８】
特に明確なルーティングされたエッジを得ることが望まれるときには、すなわち、前面４１１の平面に対して垂直な又はほぼ垂直なエッジが望まれるときには、図７Ａ〜７Ｄとの関係において以下で説明される設備とルーティング方法とを用いることが可能である。
【００５９】
これらの図では、基板４は面取りがなされていることにより、その前面４１１は面取りのなされていない平坦な中央領域４１１ａと面取りのなされている周縁領域４１１ｂとに分割され、更に、その背面４３０も面取りのなされていない平坦な領域４３０ａと面取りのなされている領域４３０ｂとに分割されている。
【００６０】
その側面方向エッジには参照番号４６が付されている。
【００６１】
ルーティングは、図７Ａ〜７Ｄに図解されているように、プラズマを形成する反応器５の内部で実行される。
【００６２】
この反応器５はエンクロージャ５０を備えており、エンクロージャ５０の内部には２つの絶縁要素５３及び５４と２つの電極５１及び５２とが設置されている。後者の電極は、電源（図示せず）に接続されている。
【００６３】
ルーティングの対象となる基板４は、下側電極５２と下側絶縁要素５４との上に、背面４３０を介して載っている。
【００６４】
下側電極５２は、円形の輪郭を有する下側絶縁要素５４に包囲されている。下側電極５２は円形であり、絶縁要素５４は環状であるのが好ましい。
【００６５】
更に、上側絶縁要素５３はディスクの形状を有し、上側絶縁要素５３を包囲する上側電極５１はリングの形状を有する。
【００６６】
上側絶縁要素５３は、駆動手段（図示せず）の上に設けられ、この駆動手段によって、上側絶縁要素５３が、基板４の中間平面に垂直の垂直軸に沿って、背面４３０と平行に変位することが可能になる。したがって、上側絶縁要素５３は、図７Ｄに図解されておりルーティング対象である基板４から最も離れている位置から、図７Ｂ及び７Ｃに図解されておりこの基板４により近い位置まで変位しうる。
【００６７】
プラズマを形成するのに用いられる気体は、ダクト経由でエンクロージャ５０の内部に導かれる。ダクトはここでの例では２つあり、参照番号５５及び５６が付されている。
【００６８】
エンクロージャ５０の内部で生じる反応の間に生成される揮発性の物質は、吸引手段により開口（図示せず）を経由してエンクロージャの外部へ排出される。
【００６９】
電圧が電極５１及び５２に印加されるが、これはエンクロージャ５０の内部に電場を生成させダクト５５及び５６の中に導かれた気体をプラズマに変換する効果を有する。
【００７０】
エンクロージャ５０の内部での温度や圧力、エンクロージャ５０の内部に導かれた気体の性質や流量や比率、プラズマの周波数、電極５１及び５２の端子に加えられた電力などの異なるパラメータは、生成されるプラズマの化学的組成とその性質、すなわち堆積プラズマであるのかエッチングプラズマであるのかに影響を及ぼす。これらのパラメータに関しては後で詳述する。
【００７１】
好ましくは、堆積及びエッチングの双方のために形成されるプラズマは等方性である。これは、プラズマの作用が、プラズマの中に生成されるラディカルを経由して達成されるのが好ましく、任意選択でプラズマのシースにおいて加速されるイオンを経由して実行されることを意味する。
【００７２】
基板４の背面４３０が下側電極５２と下側絶縁要素５４とに接触しているという事実により、マスクされているためにプラズマが到達不可能である除外領域５４０が背面４３０の上に画定されることが可能となる。
【００７３】
図面において見られるように、絶縁要素５４の外径は背面５４０の除外領域の直径と厳密に対応するが、その理由は、ルーティングの対象である基板が絶縁要素５４と直接的に接しているからである。
【００７４】
更に、ルーティングされるべき基板４は、もちろん、環状の絶縁要素５４の中心に位置するように位置決めされている。
【００７５】
また、上側絶縁要素５３により、プラズマが到達不可能でありいわゆる「前面除外」領域５３０が基板の前面４１１の上に画定されることが可能となる。
【００７６】
前面除外領域５３０の直径は、上側絶縁要素５３の直径に依存するだけでなく、ルーティングの対象である基板４からの距離にも依存する。そのため、絶縁要素５３が基板の前面４１１から離れれば離れるほど、前面除外領域５３０の直径は小さくなり（図７Ａを参照のこと）、逆に、絶縁要素５３が基板の前面４１１に近づけば近づくほど、前面除外領域５３０の直径は大きくなる（図７Ｂを参照のこと）。
【００７７】
プラズマが到達不可能なままの基板４の環状周縁領域、すなわち、上述した領域５３０及び５４０の外部に延長する領域には、参照番号５００が付されている。
【００７８】
次に、ルーティング方法の異なるステップについて説明する。
【００７９】
ルーティングの対象である基板４がエンクロージャ５の中に導かれ、基板４の背面４３０が絶縁要素５４と下側電極５２とに接するように配置された後で、プラズマを形成するためのパラメータが、上述した到達可能な環状領域４００の上に保護材料層６が積層されるように、調節される。
【００８０】
好ましくは、この保護材料６はポリマーである。
【００８１】
更に好ましくは、この保護材料６はエチレンＣ２Ｈ４から形成されたプラズマを用いて得られるポリエチレン型のポリマーである。
【００８２】
次に、上側絶縁要素５３が基板４の前面４１１により近い位置まで移動されることにより、前面除外領域５３０が拡大され、その直径が増加する。ただし、絶縁要素５３は、基板４の上面４１１と接触する位置まで移動されることは決してなく、それによって、基板４の上面４１１の損傷又は汚染が回避される。
【００８３】
図７Ｂに図解されているこの位置では、プラズマのパラメータは、保護材料６の部分的エッチングが達成されるように構成されている。このエッチングが部分的であることにより、保護材料のリング６０を基板４の前面４１１の上に単に維持する可能性が生じる。
【００８４】
この部分的エッチングが可能である理由は、前面における除外領域５３０が拡大されたことによる。図７Ａに図解されている絶縁要素５３の位置では、リング６０が見いだされる領域はプラズマによる到達が可能であり、保護材料６をその領域に積層することができた。他方で、絶縁要素５３が低く下げられると、リング６０に対応する保護材料の部分は、もはやプラズマによって到達が可能ではなく、したがって、プラズマによってエッチングされることがない。言い換えるならば、前面の除外領域５３０の表面領域が増加すると、到達可能な領域５３０の除外領域は縮小される。この縮小された到達可能領域には参照番号５００’が付されている。
【００８５】
保護材料６をエッチングするプラズマの性質は、もちろん、この保護材料の化学的性質に左右される。
【００８６】
たとえば、ポリエチレンの保護材料の場合には、エッチングは、酸素（Ｏ２）に基づくプラズマによって実行される。
【００８７】
次のステップは、図７Ｃに図解されている。上側絶縁要素５３を図７Ｂに図解されている位置に維持しながら、エンクロージャ５０の内部に導かれる気体の性質は、プラズマが到達可能な周縁部の環状領域５００’において表面層４１の材料をエッチングすることができるプラズマを生成するように、変更される。そして、パラメータは、絶縁層４２をエッチングするように修正される。
【００８８】
たとえば、表面層４１を形成している材料がシリコンであるときには、エッチング用のプラズマは、アルゴンと６フッ化硫黄（ＳＦ６）と任意選択で窒素との混合物である。絶縁体４２を形成している材料が酸化物であるときには、エッチング用のプラズマは、窒素とトリフルオロメタン（ＣＨＦ３）との混合物であり、更に、酸素（Ｏ２）とテトラフルオロメタン（ＣＦ４）との混合物である。
【００８９】
図７Ｃに図解されているように、ルーティングされた基板４は、その前面及び背面だけでなくその側面でも、周縁部において得られる。
【００９０】
必要であれば、サポート４３の一部を深さＰにわたってエッチングするために、ルーティングを継続することもありうる。
【００９１】
最後に、図７Ｄに図解されているように、上側絶縁要素が基板４の前面４１から取り除かれ、保護材料のリング６０の除去を可能にするエッチング用プラズマを生成するようにプラズマのパラメータが修正される。このエッチング用プラズマは、図７Ｂに図解されているエッチングのステップにおいて用いられるものと同一であるのが一般的である。
【００９２】
以上で説明してきたステップと積層プラズマ又はエッチングプラズマの使用と関係するステップとのすべてについて、プラズマの通常の周波数は１３．５６ＭＨｚである。電力は、１００〜５００Ｗのオーダーである。プラズマを適用する継続時間は、５〜４０秒の間で変動する。プラズマの電力と継続時間との組み合わせは、エッチングされる厚さへの効果に著しく影響する。最後に、エンクロージャの内部圧力は、数ｔｏｒｒ（１ｔｏｒｒは、約１０２Ｐａと等しく、より正確には１３３Ｐａである）のオーダーである。
【００９３】
カプセル化
このカプセル化は、「ＲＴＡ」（Rapid Thermal Annealing）という頭文字で知られており洗浄ステップの後で効果的に行われる場合もある急速熱アニーリングを用いて達成されうる。
【００９４】
典型的には、これは、オゾン（Ｏ３）／ＲＣＡというシーケンスなどの標準的な洗浄であるが、ＲＣＡの処理は、
「ＳＣ１」（「標準的な洗浄溶液１」を意味する「標準的な洗浄１」）という頭文字で知られており、水酸化アンモニウム（ＮＨ４ＯＨ）と過酸化水素（Ｈ２Ｏ２）と脱イオン水との混合物で構成される溶液の第１の液漕と、
「ＳＣ２」（「標準的な洗浄溶液２」を意味する「標準的な洗浄２」）という頭文字で知られており、塩酸（ＨＣｌ）と過酸化水素（Ｈ２Ｏ２）と脱イオン水との混合物で構成される溶液の第２の液漕と
を用いて表面を連続的に処理することから構成される。
【００９５】
ＲＴＡ処理は、高温かつ短時間で実行される。
【００９６】
この熱処理は、好ましくは約１１５０℃〜１３００℃の範囲の温度で、より好ましくは約１２００℃で実行される。この処理は、１５秒〜５分という継続時間で、好ましくは３分未満の間で行われる。このＲＴＡは、好ましくは、水素及び／又はアルゴンの雰囲気の中で達成される。
【００９７】
カプセル化処理は、エピタキシによっても実行されうる。
【００９８】
カプセル化は、エピタキシが後に続くＲＴＡ処理によって、又は、逆にＲＴＡ処理が後に続くエピタキシによって、達成されうる。なお、これらのステップは、先に説明した場合と同じ条件の下で達成される。
【００９９】
カプセル化は、レーザアニーリング（「レーザアニール」）を用いても達成されうる。なお、このアニーリングは、任意選択で、表面層４１と絶縁体４２とを備えルーティングのなされたフィルムのエッジに対して局所的に限定されることがある。
【０１００】
本発明による方法は、多くの効果を奏する。本発明による方法を用いると、カプセル化された部分の周囲に幅Ｌ１の周縁部のクラウンを得ることが可能であり、その際に、ＳｅＯＩ基板の周囲全体に規則的であるだけではなく、ある基板から別の基板に再生可能な態様でも可能である（図６Ｃを参照のこと）。
【０１０１】
本発明による方法は、更に、作成される基板の全体的な欠陥を実質的に削減することを可能にする。実際に、ルーティングステップによると、フレーク４４とギザギザのエッジ４５とを除去することが可能になるだけではなく、エッジに存在する微粒子の大部分を除去することも可能になる。これらのルーティングステップによって除去されるべきものは、ルーティングステップが存在しない場合には、ＲＴＡ処理に先行する洗浄ステップの間にＳｅＯＩの表面層４１の上に積層されてしまう可能性がある。このルーティングステップがなければ、このような半導電性材料の微粒子は、基板の周縁部から中心に向かって移動され、ＲＴＡ処理の間に基板の上に確定的に密封される可能性がある。
【０１０２】
最後に、本発明の特定の応用として、犠牲酸化ステップと脱酸素ステップとを含む仕上げ処理がある。
【０１０３】
本発明による仕上げ処理を含む２つの例示的な方法について、ここで言及しておく。
【０１０４】
第１の方法は、
層の転移を実行しＳＯＩ基板を得るための剥離ステップと、
本発明の方法によるカプセル化処理ステップが後に続くルーティングステップと、
第１の脱酸素ステップが後に続く第１の犠牲酸化ステップと、
ＲＴＡ処理ステップと、
任意選択で、第２の脱酸素ステップが後に続く第２の犠牲酸化ステップと
を含む。
【０１０５】
第２の方法は、
層の転移を実行しＳＯＩ基板を得る剥離ステップと、
ＲＴＡ処理ステップと、
第１の脱酸素ステップが後に続く第１の犠牲酸化ステップと、
本発明の方法によるカプセル化処理ステップが後に続くルーティングステップと、
任意選択で、第２の脱酸素ステップが後に続く第２の犠牲酸化ステップと
を含む。
【０１０６】
これらの方法は、共に、部分的に又は完全に空乏化されたＳＯＩへの応用が意図されている基板を提供するのに特に用いられる。
【図１】
2013522896.tif 000003
【図２】
2013522896.tif 000004
【図３】
2013522896.tif 000005
【図４】
2013522896.tif 000006
【図５】
2013522896.tif 000007
【図６Ａ】
2013522896.tif 000008
【図６Ｂ】
2013522896.tif 000009
【図６Ｃ】
2013522896.tif 000010
【図７Ａ】
2013522896.tif 000011
【図７Ｂ】
2013522896.tif 000012
【図７Ｃ】
2013522896.tif 000013
【図７Ｄ】
2013522896.tif 000014
【国際調査報告】
2013522896.tif 000015
2013522896.tif 000016