(57)【要約】  集積回路（ＩＣ）内の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）出力ドライバを静電放電（ＥＳＤ）から保護するためのシステムは、共通のＩＣ拡散材（２０５）内に位置付けられる第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバを含む。本システムは、共通ＩＣ拡散材に結合され、ＭＯＳＦＥＴ出力ドライバを囲む外周の外縁に沿って配置されるコンタクトリング（２２５，３２５，４２０）を含む。各ＭＯＳＦＥＴ出力ドライバのセントロイドは、両方のＭＯＳＦＥＴ出力ドライバを囲む外周のセントロイド（３８５，４６０）と共通である。各ＭＯＳＦＥＴ出力ドライバは、バイポーラスナップバックをＥＳＤ事象が起こるＭＯＳＦＥＴ出力ドライバで開始させる値のＲsub（基板抵抗２７５および２８０）を有する。Ｒsubの値は、各ＭＯＳＦＥＴ出力ドライバのセントロイドからコンタクトリングまでの合成距離に依存する。
2013504201.tif 000002
【特許請求の範囲】
【請求項１】
集積回路（ＩＣ）内の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）出力ドライバを静電放電（ＥＳＤ）事象から保護するためのシステムであって、システムは
共通のＩＣ拡散材内に配置される第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバと、
共通のＩＣ拡散材内に配置され、かつ第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバを囲む外周の外縁に沿って配置されるコンタクトリングとを備え、各ＭＯＳＦＥＴ出力ドライバのセントロイドは、第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバを囲む外周の外縁のセントロイドと共通であり、
各ＭＯＳＦＥＴ出力ドライバは、ＥＳＤ事象が起こるＭＯＳＦＥＴ出力ドライバにおいてバイポーラスナップバックを開始させる値の基板抵抗（Ｒsub）を有し、
Ｒsubの値は、各ＭＯＳＦＥＴ出力ドライバのセントロイドからコンタクトリングまでの合成距離に依存する、システム。
【請求項２】
第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバの各々は同じ数のドレイン端子を有し、
ドレイン端子の数は１より大きく、
第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバのドレイン端子は互い違いにある、請求項１に記載のシステム。
【請求項３】
各ＭＯＳＦＥＴ出力ドライバの複数のドレイン端子の各々はバラストされる、請求項２に記載のシステム。
【請求項４】
第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバの各々は同じ数のソース端子を含み、
ソース端子の数は１より大きい、請求項１から３のいずれかに記載のシステム。
【請求項５】
コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子は、共通ＩＣ拡散材の特定の拡散型に付随する電圧に結合される、請求項１から４のいずれかに記載のシステム。
【請求項６】
共通ＩＣ拡散材はＰ型材であり、
各ＭＯＳＦＥＴ出力ドライバはＮＦＥＴ装置であり、
コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子は、ＩＣに供給される最も低い電位差に結合される、請求項５に記載のシステム。
【請求項７】
共通ＩＣ拡散材はＮ型材であり、
各ＭＯＳＦＥＴ出力ドライバはＰＦＥＴ装置であり、
コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子は、ＩＣに供給される最も高い電位差に結合される、請求項５または６に記載のシステム。
【請求項８】
第１のＭＯＳＦＥＴ出力ドライバの少なくとも１つのドレイン端子に結合される第１の出力パッドと、第２のＭＯＳＦＥＴ出力ドライバの少なくとも１つのドレイン端子に結合される第２の出力パッドとをさらに備える、請求項１から７のいずれかに記載のシステム。
【請求項９】
集積回路（ＩＣ）内の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）出力ドライバのための静電放電（ＥＳＤ）保護方法であって、前記方法は
共通のＩＣ拡散材内に第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバを配置し、
第１および第２のＭＯＳＦＥＴ出力ドライバを囲む外周を定め、
外周の外縁に沿って共通のＩＣ拡散材内にコンタクトリングを配置し、さらに
外周に対するセントロイドと共通であるセントロイドを有し、バイポーラスナップバックをＥＳＤ事象が起こるＭＯＳＦＥＴ出力ドライバで開始させる値の基板抵抗（Ｒsub）を有するよう、各ＭＯＳＦＥＴ出力ドライバを位置付けることを備え、
各ＭＯＳＦＥＴ出力ドライバのＲsubの値は、各ＭＯＳＦＥＴ出力ドライバのセントロイドからコンタクトリングまでの合成距離に依存する、方法。
【請求項１０】
各ＭＯＳＦＥＴ出力ドライバを同じ数のドレイン端子で実施することをさらに備え、
ドレイン端子の数は１より大きく、
ＭＯＳＦＥＴ出力ドライバのドレイン端子は互い違いにある、請求項９に記載の方法。
【請求項１１】
各ＭＯＳＦＥＴ出力ドライバの複数のドレイン端子の各々をバラストすることをさらに備える、請求項１０に記載の方法。
【請求項１２】
コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子を、共通のＩＣ拡散材の特定の拡散型に付随する電圧に結合することをさらに備える、請求項９から１１のいずれかに記載の方法。
【請求項１３】
共通のＩＣ拡散材はＰ型材であり、
各ＭＯＳＦＥＴ出力ドライバはＮＦＥＴ装置であり、
コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子を結合することは、コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子を、ＩＣに供給される最も低い電位差に結合することをさらに含む、請求項１２に記載の方法。
【請求項１４】
共通ＩＣ拡散材はＮ型材であり、
各ＭＯＳＦＥＴ出力ドライバはＰＦＥＴ装置であり、
コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子を結合することは、コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子を、ＩＣに供給される最も高い電位差に結合することをさらに含む、請求項１２または１３に記載の方法。
【請求項１５】
第１の出力パッドを第１のＭＯＳＦＥＴ出力ドライバの少なくとも１つのドレイン端子に結合すること、および
第２の出力パッドを第２のＭＯＳＦＥＴ出力ドライバの少なくとも１つのドレイン端子に結合することをさらに備える、請求項９から１４のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野
本明細書に開示されている実施例は集積回路装置（ＩＣ）に関する。より特定的には、実施例はＩＣ内の出力ドライバ用の静電放電保護に関する。
【背景技術】
【０００２】
背景
静電放電（ＥＳＤ）事象は、異なる電位の２つの物体間での一時的で急激な電流を指す。ＥＳＤは集積回路装置（ＩＣ）においては重大な問題となる。なぜなら、ＥＳＤ事象の際に起こる大きな電位変化および電流は、シリコン接合および酸化物絶縁体を損傷させるからである。ＥＳＤ事象によるＩＣへの損傷は、ＩＣが動作できないようにするのでなければ、ケイ素を基とするＩＣの性能を低下させる。
【０００３】
ＩＣでの電荷の蓄積はさまざまな異なる理由で起こり得る。その多くはＩＣの製造、組立、検査または使用の際に起こる。その結果、ＩＣは組立および販売の前および後でも不慮のＥＳＤ事象に晒される。ＥＳＤ事象を受けやすいＩＣの内部にある装置を保護するために、ＥＳＤ保護スキームが実施されている。これらの装置は、一般にＩＣの外部ノードに出力するまたは接触する装置である。ＥＳＤ事象の際に能動化されるＥＳＤ保護スキームは、ＥＳＤ事象で発生した大きな電流に対して代替の電流経路を与える。これら代替の経路は、電流を脆弱な装置の周りに流れるようにして、ＥＳＤに弱いＩＣ内の部分を有効にバイパスする。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）装置が出力ドライバとして用いられる場合、ＭＯＳＦＥＴ装置のドレイン端子は出力パッドに結合される。この構成において、ＭＯＳＦＥＴ装置は出力パッドを介して外部環境に晒される。このような露出によりＭＯＳＦＥＴ装置はＥＳＤ事象を受けやすくなる。ＭＯＳＦＥＴ装置をＥＳＤ事象から保護する１つのアプローチは、ＭＯＳＦＥＴ装置の構造内に本来備わっている寄生バイポーラ接合トランジスタを利用する。たとえば、Ｎ型ＭＯＳＦＥＴ（ＮＦＥＴ）装置の構造内において、寄生Ｎ−Ｐ−Ｎバイポーラ接合トランジスタ（寄生ＢＪＴ）がある。典型的に、寄生ＢＪＴは頻繁に動作する装置ではないので、ＮＦＥＴ装置の通常の動作の際は機能しない。しかし、ＥＳＤ事象の際に発生する高電位差はＮＦＥＴ装置にスナップバックモードを作動させ、それにより寄生ＢＪＴを能動化させる。ＮＦＥＴがスナップバックモードで動作すると、寄生ＢＪＴは高い通電容量を有するので、ＥＳＤ事象によって発生した電流をＮＦＥＴ装置構成によって安全にバイパスすることができる。大きさが適切に定められると、寄生ＢＪＴはＮＦＥＴ装置の意図される機能性を低下させることなく、ＮＦＥＴ装置に対してＥＳＤ保護を与えることができる。
【課題を解決するための手段】
【０００５】
概要
本明細書に開示されている実施例は、集積回路装置（ＩＣ）に関し、より特定的にはＩＣ内の回路を静電放電（ＥＳＤ）事象から保護することに関する。一実施例は、ＩＣ内の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）出力ドライバをＥＳＤ事象から保護するシステムを含む。本システムは、共通のＩＣ拡散材内に位置付けられる第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバを含むことができる。本システムは、共通のＩＣ拡散材内に配置され、かつ第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバを囲む外周の外縁に沿って配置されるコンタクトリングを含むことができる。各ＭＯＳＦＥＴ出力ドライバのセントロイドは、第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバを囲む外周のセントロイドと共通である。各ＭＯＳＦＥＴ出力ドライバは、バイポーラスナップバックをＥＳＤ事象が起こるＭＯＳＦＥＴ出力ドライバで開始させる値の基板抵抗（Ｒsub）を有し、このＲsubの値は各ＭＯＳＦＥＴ出力ドライバのセントロイドからコンタクトリングまでの合成距離に依存する。
【０００６】
別の局面において、第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバの各々は、同じ数のドレイン端子で形成することができ、そのドレイン端子の数は１より大きい。第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバのドレイン端子は互い違いにすることができる。さらに、各ＭＯＳＦＥＴ出力ドライバの複数のドレイン端子の各々をバラストすることができる。
【０００７】
別の局面において、第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバの各々は同じ数のソース端子から形成することができ、そのソース端子の数は１より大きい。コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子は、共通のＩＣ拡散材の特定の拡散型に対応する電圧に結合することができる。
【０００８】
共通のＩＣ拡散材はＰ型材であって、ＭＯＳＦＥＴ出力ドライバはＮＦＥＴ装置であり得る。したがって、コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子は、ＩＣに供給される最も低い電位差に結合することができる。代替的に、共通のＩＣ拡散材はＮ型材であって、ＭＯＳＦＥＴ出力ドライバはＰＦＥＴ装置であり得る。この場合、コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子は、ＩＣに供給される最も高い電位差に結合される。
【０００９】
本システムはさらに第１のＭＯＳＦＥＴ出力ドライバの少なくとも１つのドレイン端子に結合される第１の出力パッドと、第２のＭＯＳＦＥＴ出力ドライバの少なくとも１つのドレイン端子に結合される第２の出力パッドとを含むことができる。
【００１０】
別の実施例は、ＩＣ内のＭＯＳＦＥＴ出力ドライバをＥＳＤ事象から保護するためのシステムを含むことができる。本システムは、共通のＩＣ拡散材内に位置付けられる第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバを含むことができる。各ＭＯＳＦＥＴ出力ドライバは、ＭＯＳＦＥＴ装置のアレイを含み、ＭＯＳＦＥＴ装置は互いに隣接して位置付けられ、隣接するＭＯＳＦＥＴ装置は、第１のＭＯＳＦＥＴ出力ドライバのＭＯＳＦＥＴ装置と第２のＭＯＳＦＥＴ出力ドライバのＭＯＳＦＥＴ装置との間で交互にある。本システムは、共通のＩＣ拡散材内に配置され、かつ第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバを囲む外周の外縁に沿って配置されるコンタクトリングを含むことができる。ＭＯＳＦＥＴ装置の各アレイのセントロイドは、第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバを囲む外周のセントロイドと共通である。各ＭＯＳＦＥＴ出力ドライバは、バイポーラスナップバックをＥＳＤ事象が起こるＭＯＳＦＥＴ出力ドライバで開始させるＲsubの値を有することができる。このＲsubの値は各ＭＯＳＦＥＴ出力ドライバのセントロイドからコンタクトリングまでの合成距離に依存する。
【００１１】
一局面において、各ＭＯＳＦＥＴ装置の各ドレイン端子をバラストすることができる。コンタクトリングおよび各ＭＯＳＦＥＴ装置の各ソース端子は、共通のＩＣ拡散材の特定の拡散型に対応する電圧に結合することができる。
【００１２】
別の局面において、共通のＩＣ拡散材はＰ型材であって、ＭＯＳＦＥＴ出力ドライバはＮＦＥＴ装置であり得る。したがって、コンタクトリングおよび各ＭＯＳＦＥＴ装置の各ソース端子は、ＩＣに供給される最も低い電位差に結合することができる。代替的に、共通のＩＣ拡散材はＮ型材であって、ＭＯＳＦＥＴ出力ドライバはＰＦＥＴ装置であり得る。この場合、コンタクトリングおよび各ＭＯＳＦＥＴ装置の各ソース端子は、ＩＣに供給される最も高い電位差に結合することができる。
【００１３】
別の実施例は、ＩＣ内のＭＯＳＦＥＴ出力ドライバ用のＥＳＤ保護方法を含む。本方法は、共通のＩＣ拡散材内に第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバを配置し、第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバを囲む外周を定め、共通のＩＣ拡散材内に、外周の外縁に沿ってコンタクトリングを配置することを含む。本方法はさらに各ＭＯＳＦＥＴ出力ドライバが外周のセントロイドと共通のセントロイドを有し、バイポーラスナップバックをＥＳＤ事象が起こるＭＯＳＦＥＴ出力ドライバで開始させる値のＲsubを有するよう位置付けることを含む。このＲsubの値は各ＭＯＳＦＥＴ出力ドライバのセントロイドからコンタクトリングまでの合成距離に依存する。
【００１４】
各ＭＯＳＦＥＴ出力ドライバは同じ数のドレイン端子で実現することができ、そのドレイン端子の数は１より大きい。ＭＯＳＦＥＴ出力ドライバのドレイン端子は互い違いにすることができる。さらに、各ＭＯＳＦＥＴ出力ドライバの各ドレイン端子をバラストすることができる。コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子は、共通のＩＣ拡散材の特定の拡散型に対応する電圧に結合することができる。
【００１５】
一局面において、共通のＩＣ拡散材はＰ型材であって、ＭＯＳＦＥＴ出力ドライバはＮＦＥＴ装置であり得る。したがって、コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子を結合することは、コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子をＩＣに供給される最も低い電位差に結合することを含む。代替的に、共通のＩＣ拡散材はＮ型材であって、ＭＯＳＦＥＴ出力ドライバはＰＦＥＴ装置であり得る。この場合、コンタクトリングおよび各ＭＯＳＦＥＴ装置の各ソース端子を結合することは、コンタクトリングおよび各ＭＯＳＦＥＴ装置の各ソース端子をＩＣに供給される最も高い電位差に結合することを含む。
【００１６】
本発明はさらに第１の出力パッドを第１のＭＯＳＦＥＴ出力ドライバの少なくとも１つのドレイン端子に結合し、第２の出力パッドを第２のＭＯＳＦＥＴ出力ドライバの少なくとも１つのドレイン端子に結合することを含む。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施例に従い、静電放電（ＥＳＤ）保護システムを示す第１の概略図である。
【図２】本発明の別の実施例に従い、ＥＳＤ保護システムを含む集積回路（ＩＣ）の横断面を示す第２の概略図である。
【図３】本発明の別の実施例に従い、ＥＳＤ保護システムを含むＩＣの局所的表面を示す第３の概略図である。
【図４】本発明の別の実施例に従い、ＥＳＤ保護システムを含むＩＣの局所的表面を示す第４の概略図である。
【図５】本発明の別の実施例に従い、ＩＣをＥＳＤ事象から保護する方法を示すフローチャート図である。
【発明を実施するための形態】
【００１８】
詳細な説明
本明細書は、新規であると見なされる本発明の特徴を記載する請求項で結ばれるが、本発明は図面と関連した明細書の記載を考慮することにより、よりよく理解できると考えられる。必要に応じて、本発明の詳細な実施例が開示されているが、開示されている実施例は本発明の単なる例示であり、さまざまな形で実施できることは理解されるべきである。したがって、ここに開示されている具体的構造および機能の詳細は限定を意図するものではなく、クレームのベースとして、かつ適切に詳細な構成において本発明の配置を多様に用いることを当業者に教示するための代表的なベースとして解釈されるべきである。さらに、ここで用いられる用語および文言は限定を意図するものではなく、本発明の実施例をよりよく理解できる記載として与えられている。
【００１９】
本明細書に開示されている実施例は、集積回路装置（ＩＣ）用の静電放電（ＥＳＤ）保護に関する。より特定的には、実施例は金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）装置を含むＩＣ内の出力ドライバで使用するためのＥＳＤ保護システムおよび方法を提供する。ここに開示されている発明の配置に従い、２つ以上のＭＯＳＦＥＴ出力ドライバを共通のＩＣ材料内に配置することができる。各ＭＯＳＦＥＴ出力ドライバの端子が交互に並ぶよう、ＭＯＳＦＥＴ出力ドライバは配置されている。共通のＩＣ材料内に２つ以上のＭＯＳＦＥＴ出力ドライバを対称的に配置することは、Ｒsubと示される、各ＭＯＳＦＥＴ出力ドライバの基板抵抗の値を増加させることができる。ＭＯＳＦＥＴ出力ドライバが共通のＩＣ材料を対称的に共有することにより、各ＭＯＳＦＥＴ出力ドライバのＲsubの値はほぼ等しい。各ＭＯＳＦＥＴ出力ドライバのＲsubの値を増加させることは、ドライバのバイポーラスナップバックへの可能性を増加させる。バイポーラスナップバックに対する増加したＭＯＳＦＥＴ出力ドライバの可能性は、ＭＯＳＦＥＴ出力ドライバのＥＳＤ保護機構として活用することができる。
【００２０】
図１は本発明の一実施例に従うＥＳＤ保護システム１００を示す第１の概略図である。より特定的には、ＥＳＤ保護システム１００はＩＣ内に実現されるＭＯＳＦＥＴ出力ドライバにＥＳＤ保護を与える。ＥＳＤ保護システム１００は、ＭＯＳＦＥＴ出力ドライバ（ＭＯＳＦＥＴ）１０５，ＭＯＳＦＥＴ１１０、Ｒsubと示される基板抵抗１１５、ならびにバラスト抵抗１２０および１２５を含む。
【００２１】
ＭＯＳＦＥＴ１０５および１１０の各々はＮ型ＭＯＳＦＥＴ（ＮＦＥＴ）装置として実現される。各ＭＯＳＦＥＴ１０５および１１０は、ＭＯＳＦＥＴ１０５および１１０が実現されているＩＣに対して外部のノードへの独立した出力ドライバとして働く。ＭＯＳＦＥＴ１０５はバラスト抵抗１２０を介してパッド１３５に結合される。ＭＯＳＦＥＴ１１０はバラスト抵抗１２５を介してパッド１４０に結合される。パッド１３５および１４０は、ＭＯＳＦＥＴ１０５および１１０をＩＣの外部ノードに結合することができる。バラスト抵抗１２０および１２５はそれぞれＭＯＳＦＥＴ１０５および１１０にＥＳＤ保護を与える。
【００２２】
ＭＯＳＦＥＴ１０５および１１０は独立した出力ドライバであるが、両方を共通のＩＣ拡散材内に位置付けることができる（図１に示されていない）。共通のＩＣ拡散材に結合されるコンタクトリング（図１に示されていない）は、ＭＯＳＦＥＴ１０５および１１０を囲む外周の外縁に沿って配置される。Ｒsub１１５はＭＯＳＦＥＴ１０５および１１０の各々の各ドレイン端子からの経路の並列抵抗を示し、経路はＭＯＳＦＥＴ１０５および１１０が位置付けられる共通のＩＣ拡散材を通ってコンタクトリングに達する。ＭＯＳＦＥＴ１０５および１１０は共通のＩＣ材を対称的に共有するので、各ＭＯＳＦＥＴ出力ドライバのＲsubの値はほぼ等しく、Ｒsub１１５は並列のＭＯＳＦＥＴ１０５および１１０の各々のＲsub値を表わす。コンタクトリングはパッド１３０に結合され、パッド１３０は接地される。ＭＯＳＦＥＴ１０５のゲート端子は入力ドライバ１４５によって駆動される。同様に、ＭＯＳＦＥＴ１１０のゲート端子は入力ドライバ１５０によって駆動される。入力ドライバ１４５および１５０の各々は、ＭＯＳＦＥＴ１０５および１１０が実現されるＩＣ内の回路を表わす。
【００２３】
従来のＭＯＳＦＥＴ出力ドライバ回路において、１つのＩＣ拡散材領域内において１個のＭＯＳＦＥＴ出力ドライバが配置される。さらに、各ＭＯＳＦＥＴ出力ドライバは一般にＩＣ拡散材のその領域内において単一のＭＯＳＦＥＴ装置として存在する。ＭＯＳＦＥＴ出力ドライバが中に配置されているＩＣ拡散材内に結合されるコンタクトリングによって、各ＭＯＳＦＥＴ出力ドライバは包含され得る。このような態様で配置されると、各ＭＯＳＦＥＴ出力ドライバのＲsubは固有であり、そのＭＯＳＦＥＴ出力ドライバが配置されているＩＣ拡散材の領域の寸法および材料の型に依存する。ＭＯＳＦＥＴ出力ドライバを囲むＩＣ拡散材の寸法が小さければ小さいほど、ＭＯＳＦＥＴ出力ドライバのＲsub値が小さくなる。
【００２４】
従来のＭＯＳＦＥＴ出力ドライバのＩＣ拡散材領域内には１つのＭＯＳＦＥＴ装置しか配置されていないので、従来の出力ドライバのＲsub値は、ＩＣ拡散材の共通領域内において２つのＭＯＳＦＥＴ出力ドライバを配置しているＥＳＤ保護システム１００のＲsub１１５の値よりも低い。したがって、従来のＭＯＳＦＥＴ出力ドライバおよびＥＳＤ保護スキーム１００を実施するのに用いられるＭＯＳＦＥＴ装置が同じ大きさである場合、ＥＳＤ保護スキーム１００が配置されるＩＣ拡散材領域の面積は、従来のＭＯＳＦＥＴ出力ドライバが配置されるＩＣ拡散材領域よりも大きい。したがって、同じ大きさのＭＯＳＦＥＴ装置がある場合、ＥＳＤ保護スキーム１００で得られるＲsub１１５の値は、従来のＭＯＳＦＥＴ出力ドライバのＲsubの値よりも大きい。
【００２５】
後で本明細書に記載されるように、ＲsubはＭＯＳＦＥＴ装置がスナップバック動作モード（スナップバックモード）に入る可能性に関連する。ＥＳＤ事象の際、ＭＯＳＦＥＴ出力ドライバがスナップバックモードに入ると、ＭＯＳＦＥＴ装置内の寄生バイポーラ接合トランジスタ（寄生ＢＪＴ）が能動化される。寄生ＢＪＴはＥＳＤ事象によって発生した電流をＭＯＳＦＥＴ出力ドライバから遠くに導く。ＥＳＤ事象の際にＭＯＳＦＥＴ出力ドライバをスナップバックモードに誘導することにより、ＭＯＳＦＥＴ出力ドライバはＥＳＤ事象によって生成した電流および電位差の損傷から守られる。ＩＣ拡散材の共通領域内における各ＭＯＳＦＥＴ出力ドライバ用にＲsubの値を有し、その値が従来のＭＯＳＦＥＴ出力ドライバよりも大きいＥＳＤ保護システム１００は、従来のＭＯＳＦＥＴ出力ドライバよりも大きいＥＳＤ保護を与えることができる。
【００２６】
図２は、本発明の一実施例に従い、ＥＳＤ保護システム２００を含むＩＣの部分の横断面を示す第２の概略図である。図２に示されるＥＳＤ保護システム２００は、ＮＦＥＴ装置として実現される２つのＭＯＳＦＥＴ出力ドライバを含み、共通のＩＣ拡散材２０５内に位置付けられかつ共通のＩＣ拡散材２０５を対称的に共有する。図２に示される例では、ＩＣ拡散材２０５はＰ型材である。
【００２７】
図２に示されるように、２つのＭＯＳＦＥＴ出力ドライバが単一のＮＦＥＴ装置構成として実施され、ＩＣ拡散材２０５の共通の部分または領域（以降「共通ＩＣ拡散材」と呼ぶ）内に配置される、一連の共通ソース端子と散在する一連のドレイン端子を有する。対称的に共有される共通のＩＣ拡散材内に２つのＭＯＳＦＥＴ装置を位置付けることは、ＩＣ拡散材内に１つのＭＯＳＦＥＴ装置しか含まない従来のＭＯＳＦＥＴ出力ドライバと異なることに留意しなければならない。一般に、ＮＦＥＴ装置構成における交互のドレイン端子は、２つの別個のドレイン端子を形成するために並列に結合される。２つの別個のドレイン端子の各々は、２つのＭＯＳＦＥＴ出力ドライバの一方のドレイン端子として働く。各ドレイン端子は出力パッドに結合することができる。ＮＦＥＴ構成のソース端子は２つのＭＯＳＦＥＴ出力ドライバ間で共有されるので、すべてのソース端子はＩＣに供給される最も低い電位差に結合することができる。
【００２８】
図２を参照して、第１のＭＯＳＦＥＴ出力ドライバは、出力パッド２４０に並列に結合されるドレイン２１０ａおよび２１０ｂで実施される。各出力パッド２４０および２４５は、ＩＣが外部環境に結合される出力パッドであり、ＭＯＳＦＥＴ出力ドライバをＥＳＤ事象に潜在的に晒す。ゲート２５０ａ、２５０ｂ、２５０ｃおよび２５０ｄは入力２３０に並列に結合され、単一のゲート入力として働く。入力２３０からゲート２５０ａ〜２５０ｄに適切な電圧が印加されると、電流はドレイン２１０ａからソース２２０ｃおよび２２０ｄに、ならびにドレイン２１０ｂからソース２２０ａおよび２２０ｂに流れ始める。このような態様で動作されると、ドレイン２１０ａおよび２１０ｂ、ゲート２５０ａ〜２５０ｄ、およびソース２２０ａ〜２２０ｄは単一のＮＦＥＴ装置として働いて、ＥＳＤ保護システム２００の第１のＭＯＳＦＥＴ出力ドライバを実現する。
【００２９】
同様に、ドレイン２１５ａおよび２１５ｂは出力パッド２４５に並列に結合される。ゲート２５５ａ、２５５ｂ、２５５ｃおよび２５５ｄは入力２３５に並列に結合され、単一のゲート入力として働く。入力２３５を通してゲート２５５ａ〜２５５ｄに適切な電圧が印加されると、電流はドレイン２１５ａからソース２２０ｂおよび２２０ｃに、ならびにドレイン２１５ｂからソース２２０ｄおよび２２０ｅに流れ始める。したがって、ドレイン２１５ａおよび２１５ｂ、ゲート２５５ａ〜２５５ｄ、およびソース２２０ｂ〜２２０ｅは単一のＮＦＥＴ装置として機能し、ＥＳＤ保護システム２００の第２のＭＯＳＦＥＴ出力ドライバを実現する。
【００３０】
ソース２２０ｂ〜２２０ｄの各々は、第１および第２のＭＯＳＦＥＴ出力ドライバの両方の共通のソース端子として働く。たとえば、ソース２２０ｂはドレイン２１０ｂおよび２１５ａの両方から流れる電流を受けることができる。２つのＭＯＳＦＥＴ出力ドライバ間でソース端子を共有することにより、ＥＳＤ保護システム２００を実施するのに必要な領域を減らすことができる。なぜなら、２つのＭＯＳＦＥＴ出力ドライバを実現するのに必要なソース端子の数が減るからである。ＥＳＤ保護システム２００が占める面積を減少させることは、ＥＳＤ保護システム２００を組込んだＩＣに必要な合計ダイ領域を減らすことになる。
【００３１】
コンタクトリング２２５は共通のＩＣ拡散材２０５内に配置され、かつ結合される１つ以上のコンタクトとして実現される。図２に示されるように、コンタクトリング２２５は断面が示される単一の連続する環状のコンタクトとして実現される。代替に、コンタクトリング２２５はリング状に配置される複数の個別のコンタクトから形成することができる。この場合、コンタクトリング２２５のコンタクトは両方のＭＯＳＦＥＴ出力ドライバを囲む外周に沿って均等に配置されて、共通のＩＣ拡散材２０５内のすべての点から電圧源ＶＳＳ２６０までほぼ等しい低インピーダンス経路を提供する。
【００３２】
単一のコンタクトまたは複数のコンタクトのいずれとして形成されているかにかかわらず、コンタクトリング２２５は図２の第１および第２のＭＯＳＦＥＴ出力ドライバを囲む外周の外縁に沿って形成することができる。ＥＳＤ保護システム２００が共通のＩＣ拡散材２０５のウェル内に実施される場合、コンタクトリング２２５は両方のＭＯＳＦＥＴ出力ドライバを囲む外周の外縁に沿ってかつウェルの内周の中に配置することができる。
【００３３】
ここで、本明細書で用いられる「コンタクト」は、ＩＣ層または装置を金属層に電気的に結合する物理的ＩＣ構成を指し、金属層を通してＩＣ層または装置はＩＣ内の他の構造体に結合することができる。コンタクトは１つ以上のＩＣ処理層を含むことができる。たとえば、拡散層へのコンタクトは拡散材および金属材を含んで、ＩＣの拡散層と金属相互接続層との間に電気的結合をもたらす。
【００３４】
したがって、コンタクトリング２２５は共通のＩＣ拡散材２０５を、コンタクトリング２２５に結合される金属配線（図示されていない）を介して、たとえばＶＳＳ２６０の所望の電位差に結合することができる。典型的に、Ｎ型材はＩＣに与えられる最も高い電位差に結合され、Ｐ型材はＩＣに与えられる最も低い電位差に結合される。ＶＳＳ２６０は、共通ＩＣ拡散材２０５が動作する好ましいまたは所定の電位差に設定することができる。
【００３５】
各ＭＯＳＦＥＴ装置の構成内には、寄生ＢＪＴがある。寄生ＢＪＴ２６５は第１のＭＯＳＦＥＴ出力ドライバの構成内において本来備わっている寄生ＢＪＴを表わす。寄生ＢＪＴ２７０は、第２のＭＯＳＦＥＴ出力ドライバの構成内において本来備わっている寄生ＢＪＴを表わす。ＮＦＥＴ装置内のどのＮ−Ｐ−Ｎ構成も潜在的に寄生ＢＪＴを形成できる。したがって、ＭＯＳＦＥＴ出力ドライバの構成に依存して、複数の寄生ＢＪＴが単一のＭＯＳＦＥＴ出力ドライバ内に存在し得る。したがって、図示のため、各寄生ＢＪＴ２６５および２７０は各ＭＯＳＦＥＴ出力ドライバ内に存在し得る１つ以上の可能な寄生ＢＪＴを表わす。
【００３６】
ＩＣ内において、各ＭＯＳＦＥＴ装置は一般にその通常の動作の際に寄生ＢＪＴが電流を流す駆動力を最小にするよう設計されている。現代のＣＭＯＳ製造処理は、ＭＯＳＦＥＴ装置のＲsubとして示される基板抵抗を減らすことを求めている。各ＭＯＳＦＥＴ装置のＲsub値を減らすことは、ＭＯＳＦＥＴ装置の通常の動作の際に寄生ＢＪＴがスナップバックモードに入り、電流を流す可能性を減らす。
【００３７】
ここで、本明細書で用いられる「スナップバック」または「スナップバックモード」は、ＭＯＳＦＥＴ装置内の寄生ＢＪＴが動作可能となる高電流動作モードを指す。寄生ＢＪＴをスナップバックモードに誘導することは、いくつかの順次事象を必要とする。まず、大きい電位差、たとえばＥＳＤ事象が、ＭＯＳＦＥＴ装置のドレイン端子に与えられなければならない。印加された電圧が十分大きければ、なだれ降伏はドレイン端子に関連する逆バイアスＰ−Ｎ接合で起こり得る。たとえば図２を参照すると、なだれ降伏は高電位差がドレイン２１０ａに与えられると、ドレイン２１０ａと共通のＩＣ拡散材２０５との間のＰ−Ｎ接合で起こり得る。なだれ降伏は、逆バイアスＰ−Ｎ接合の電界がそのＰ−Ｎ接合にわたって電子を加速させるのに十分大きい場合に起こる。高いエネルギの電子がＰ−Ｎ接合を移動する間、電子は他の電子に衝突する。電子の高いエネルギ状態は、衝突した電子をその結合から動かす。動かされた電子は他の電子を動かし、なだれ降伏をもたらす。
【００３８】
一般に、なだれ降伏はＩsubとして示される電流のフローをドレイン端子からＩＣ拡散材を通ってリングコンタクトに発生させる。ＩsubがＩＣ拡散材の抵抗を通って流れると、ＩsubはＩＣ拡散材に電圧差を発生させる。Ｉsub＊Ｒsubによってもたらされる電圧差が十分大きければ、この電圧差はＭＯＳＦＥＴ装置内の寄生ＢＪＴのベース−エミッタ接合を順方向バイアスすることができる。ベース−エミッタ接合が順方向バイアスされると、寄生ＢＪＴは動作可能となり、電流は寄生ＢＪＴのベース端子に流れ込む。ベース電流はＩＣ拡散材にＩsubとして流れ、これは寄生ＢＪＴのベース端子に対応する。Ｉsubのベース電流成分は、Ｉsubの全体のレベルを増加させる。Ｉsubの増加は、ＩＣ拡散材の電圧差を増加させ、さらに寄生ＢＪＴのベース−エミッタ接合を順方向バイアスさせる。正のフィードバックは、寄生ＢＪＴのベース−エミッタ接合の順方向バイアスを発生させるＩsubの増加によってもたらされ、それによりＩsubがさらに増加する。この正のフィードバックはスナップバックモードが一旦開始されると、寄生ＢＪＴにとって自立動作状態にする。
【００３９】
図２を再度参照すると、ドレイン２１０ａのＮ型材、共通ＩＣ拡散材２０５のＰ型材、およびソース２２０ｄのＮ型材は、Ｎ−Ｐ−Ｎ構成を形成する。このＮ−Ｐ−Ｎ構成は寄生ＢＪＴ２６５として表わされる。寄生ＢＪＴ２６５は、ＥＳＤ保護システム２００の第１のＭＯＳＦＥＴドライバにおける固有の寄生ＢＪＴを表わす。こうして、寄生ＢＪＴ２６５において、ドレイン２１０ａはコレクタ端子として機能し、共通ＩＣ拡散材２０５はベース端子として機能し、ソース２２０ｄはエミッタ端子として機能する。
【００４０】
ＥＳＤ事象は、ドレイン２１０ａにおいて大きい電位差を与えてドレイン２１０ａで起こり得る。大きい電位差は、ドレイン２１０ａと共通ＩＣ拡散材２０５との境界で形成されるＰ−Ｎ接合においてなだれ降伏を引起こす。なだれ降伏の開始は、ドレイン２１０ａから共通ＩＣ拡散材２０５を通ってリングコンタクト２２５へ流れる、Ｉsub２８５として示される電流を発生させる。Ｒsub２７５およびＲsub２８０の各々は、ＥＳＤ保護システム２００の各ＭＯＳＦＥＴ出力ドライバによって対称的に共有される共通のＩＣ拡散材２０５の抵抗値を表わす。Ｒsub２７５およびＲsub２８０によるＩsub２８５の流れにより、Ｐ型基板２０５のいずれかの点とコンタクトリング２２５との間で電圧差が発生し、これは測定の地点がコンタクトリング２２５から離れれば離れるほど大きくなる。
【００４１】
図２において、コンタクトリング２２５およびソース２２０ｄの各々は、ＶＳＳ２６０の同じ電位差に結合される。Ｉsub２８５が共通のＩＣ拡散材２０５を通って流れると、ソース２２０ｄのすぐ下の共通ＩＣ拡散材２０５内のある位置での電位差はほぼＶＳＳ２６０＋（Ｉsub２８５＊Ｒsub２７５）に等しい。ソース２２０ｄはＶＳＳ２６０に結合されるので、ソース２２０ｄと共通ＩＣ拡散材２０５との間の境界によって形成されるＰ−Ｎ接合は、Ｉsub２８５＊Ｒsub２７５にほぼ等しい電位差によって順方向バイアスされる。さらに、共通ＩＣ拡散材２０５とソース２２０ｄとの間の境界は、寄生ＢＪＴ２６５のベース−エミッタ接合を形成する。したがって、Ｉsub２８５＊Ｒsub２７５が増加するにつれ、寄生ＢＪＴ２６５のベース−エミッタ接合は順方向バイアスとなり、それにより寄生ＢＪＴ２６５を能動化する。
【００４２】
寄生ＢＪＴ２６５の能動化は、第１のＭＯＳＦＥＴ出力ドライバにおいてスナップバックモードを開始させる。能動化された寄生ＢＪＴ２６５がベース電流を与え始めると正の帰還ループが形成され、Ｉsub２８５が増加する。増加したＩsub２８５は寄生ＢＪＴ２６５のベース−エミッタ接合の順方向バイアスをさらに増加させる。ベース−エミッタ接合の増加した順方向バイアスはさらに寄生ＢＪＴ２６５を能動化する。スナップバックモードで起こる正のフィードバックは、ドレイン２１０ａにおけるＥＳＤ事象の際に寄生ＢＪＴ２６５を能動化するのに必要な応答時間を減少させる。さらに、フィードバックループは、ＥＳＤ事象の際に発生する大電流が寄生ＢＪＴ２６５を通る速度を上げ、それにより他の装置をバイパスする。
【００４３】
寄生ＢＪＴの大きい通電容量により、より小さいＭＯＳＦＥＴ装置をＥＳＤ保護装置として用いることを可能にする。より小さいＭＯＳＦＥＴ装置は必要なＩＣ領域を減らし、そのおかげで、ＥＳＤ保護回路２００はより小さいＩＣ領域を用いて実現することができる。
【００４４】
ＭＯＳＦＥＴ装置においてスナップバックモードを誘起するために、ＭＯＳＦＥＴ装置のＲsub値はベース−エミッタ接合を順方向バイアスさせる寄生ＢＪＴのベース−エミッタ接合にわたって電圧差を発生させるのに十分大きくなければならない。ベース−エミッタ接合の順方向バイアスは、Ｒsubを通る少量のＩsubに応答して起こらなければならない。共通のＩＣ拡散材２０５内において、特定のドレイン端子、またはドレイン端子のすぐ下の特定の領域がコンタクトリング２２５から離れるにつれ増加する。たとえばコンタクトリング２２５は共通ＩＣ拡散材２０５をＶＳＳ２６０に結合する。ドレイン２１０ａ、２１０ｂ、２１５ａおよび２１５ｂのいずれかのドレインがコンタクトリング２２５から離れるにつれ、Ｒsubの値は増加する。なぜなら、コンタクトリング２２５のある点から特定のドレイン端子への電流路が長くなるからである。
【００４５】
さらに示されるように、Ｒsubが二次元で分析され、Ｒsubの値がソース２２０ａに隣接するコンタクトリングコンタクト２２５の左側部分に対して計算されると、ドレイン２１５ａのＲsubの値はドレイン２１０ｂよりも大きい。ドレイン２１５ａからのＲsub値が大きいのは、リングコンタクト２２５の左側部分からドレイン２１５ａへの電流路が、コンタクトリング２２５の左側部分からドレイン２１０ｂへの電流路よりも長いからである。実際には、Ｒsubの計算された値は、ＭＯＳＦＥＴ出力ドライバのドレイン端子の特定地点からＭＯＳＦＥＴ出力ドライバを囲むコンタクトリング２２５のすべての点（またはコンタクト）への電流路の抵抗の三次元分析の関数である。コンタクトはＭＯＳＦＥＴ出力ドライバを囲む外周に沿って分散させることができるので、特定の地点でのＲsubの値は、その地点からコンタクトリング２２５に沿ったすべての位置への合成距離に依存する。したがって、共通のＩＣ拡散材２０５における特定地点のＲsubの値は、その特定地点がＭＯＳＦＥＴ出力ドライバを囲む外周のセントロイドに近づくにつれ、それによりコンタクトリング２２５から遠くなるにつれ、増加する。
【００４６】
ここで、本明細書で用いられる「セントロイド」の用語は、両方のＭＯＳＦＥＴ出力ドライバを囲む外周のＸ対称軸とＹ対称軸との交点を指し、Ｘ軸はＹ軸に垂直である。本明細書において、規定された外周内の領域についての「対称軸」は、その領域の活性部分を二等分するように位置する線を指す。より特定的には、その領域の活性部分の半分はその線の一方側にあり、領域の活性部分の他方の半分はその線の反対側にある。
【００４７】
Ｒsubの値は、共通ＩＣ拡散材２０５内の特定の場所において、その場所が外周のセントロイドに近づくにつれ増加する。したがって、外周のセントロイドに最も近いドレイン端子に対応する寄生ＢＪＴは、ＥＳＤ事象が起こった場合にスナップバックモードとなる可能性が最も高い。ＭＯＳＦＥＴ出力ドライバが小さくなるにつれ、ＭＯＳＦＥＴ出力ドライバのセントロイドは外周に近づき、ＭＯＳＦＥＴ出力ドライバのＲsubの値は減少する。Ｒsubが減少すると、ＭＯＳＦＥＴ出力ドライバがＥＳＤ事象の際にスナップバックモードに動作する可能性は一般に減少する。
【００４８】
従来、より小さいＭＯＳＦＥＴ出力ドライバでは、外周に対するセントロイドにおけるドレイン端子での特定の場所からコンタクトリングまでの距離を増やすために、ダミー装置が共通のＩＣ拡散材内に位置付けられる。ダミー装置を用いることにより、その場所のＲsubの値を増加させ、ＥＳＤ事象の際にその場所での寄生ＢＪＴがスナップバックモードとなる可能性を増加させる。
【００４９】
ここで、本明細書で用いられる「ダミー装置」の用語は、ＩＣ拡散材内においてＭＯＳＦＥＴ出力ドライバに隣接して位置付けられる付加的ＭＯＳＦＥＴ装置またはデバイスフィンガを指す。ダミー装置は、ＭＯＳＦＥＴ出力ドライバの駆動要件を満たすには必要ない。典型的には、ダミー装置の各ドレイン端子は、ＭＯＳＦＥＴ出力ドライバのドレイン端子に結合される。ダミー装置の各ソース端子は、ＭＯＳＦＥＴ出力ドライバのソース端子に結合される。しかし、ダミー装置の各ゲート端子は、ＭＯＳＦＥＴ出力ドライバのゲート端子を駆動させる信号には結合されていない。
【００５０】
たとえば、従来のＭＯＳＦＥＴ出力ドライバは１０ｐＦ負荷を駆動させるのに５０μのチャネル幅を必要とするかもしれない。ＭＯＳＦＥＴ出力ドライバにおいてスナップバックモードを開始するのに十分な大きさのＲsubの値を確実にするために、「ダミー装置」としてさらに５０μのチャネル幅を追加することができる。この追加の５０μは、コンタクトリングのセントロイドにできるだけ近く位置付けられる付加的デバイスフィンガまたはＭＯＳＦＥＴ装置として実施される。この場合、ＭＯＳＦＥＴ出力ドライバの最初の５０μのチャネル幅は、負荷を駆動するのに必要である。付加的５０μのチャネル幅は、Ｒsubを増加させるためにのみ加えられるダミー装置である。この増加したＲsubの値により、ＥＳＤ事象の際にＭＯＳＦＥＴ出力ドライバでスナップバックモードが確実に開始されることになる。従来実施されるように、ダミー装置はＩＣに機能値を提供することなくＩＣ領域を占める。
【００５１】
共通のＩＣ拡散材２０５を対称的に共有するよう、コンタクトリング２２５によって取囲まれる２つ以上のＭＯＳＦＥＴ出力ドライバを配置することにより、ＥＳＤ保護システム２００はＥＳＤ事象の際にスナップバックモードを開始させるのに十分な値のＲsubを各ＭＯＳＦＥＴ出力ドライバに対して生成することができる。ＥＳＤ保護システム２００はダミー装置を用いることなく、各ＭＯＳＦＥＴ出力ドライバにスナップバックモードＥＳＤ保護を与える。ＥＳＤ保護システム２００内にダミー装置を設けないことにより、ＭＯＳＦＥＴ出力ドライバにＥＳＤ保護を与えるのに必要なダイ領域を５０％まで減らすことができる。ダイ面積が減少することにより、ＥＳＤ保護システム２００を実施するＩＣの製造コストをさらに減少させることになる。
【００５２】
別の実施例において、バラスト抵抗を各ドレイン端子、たとえばドレイン２１０ａ、２１０ｂ、２１５ａおよび２１５ｂに対して実施することができる。バラスト抵抗はＭＯＳＦＥＴ出力ドライバ内において寄生ＢＪＴ、たとえば寄生ＢＪＴ２６５および２７０がスナップバックモードに駆動されるＥＳＤ事象の際に、ＭＯＳＦＥＴ出力ドライバが損傷を受ける可能性を減らす。ここで、本明細書に用いられる「バラスト」は、ドレイン接続とＭＯＳＦＥＴ装置のゲートエッジとの間の距離を増加させることを指す。金属ケイ化物層も、ＭＯＳＦＥＴ装置のドレインエッジとゲートエッジとの間の増加した間隔から遮断または除去される。ドレインおよびゲートのエッジ間の余分なスペースで金属ケイ化物がないことにより、各バラストされたＭＯＳＦＥＴ装置またはデバイスフィンガに伴うドレイン抵抗を増加させる。
【００５３】
バラストによる付加的ドレイン抵抗は、各ＭＯＳＦＥＴ出力ドライバのドレイン端子において電圧降下をもたらし、これはスナップバックモード動作の際にＥＳＤ電流が増加するにつれ大きくなる。電圧降下により、各ＭＯＳＦＥＴ出力ドライバに対応する寄生ＢＪＴのドレイン端子にかかる電圧を下げ、それによりスナップバックを維持するのが難しくなる。ドレイン抵抗はＥＳＤ電流がＭＯＳＦＥＴ出力ドライバの他のドレイン端子にではなく、またはその他のドレイン端子に著しく少量の電流しか流れない場合に、ＭＯＳＦＥＴ出力ドライバの特定の１つのドレイン端子に集中するのを防ぐ。なぜなら個別の寄生ＢＪＴにおけるより多くの電流は、その個別の寄生ＢＪＴにかかる電圧を下げるからである。こうして、各ドレイン端子をバラストすることは、過度のＥＳＤ電流による損傷からＭＯＳＦＥＴ出力ドライバを保護する。
【００５４】
バラストは１回のＥＳＤ事象によるバイポーラスナップバックに付随する電流集中によって引起こされる損傷からもＭＯＳＦＥＴ出力ドライバを保護する。バラストはＭＯＳＦＥＴ出力ドライバが複数のＥＳＤ事象を受けても耐えてその機能を維持する可能性を増やす。
【００５５】
図３は本発明の別の実施例に従い、ＥＳＤ保護システム３００における１対のＭＯＳＦＥＴ出力ドライバの局所的表面を示す第３の概略図である。図３は２列の装置端子で実施されるＥＳＤ保護システム３００を示す。装置端子の各列は、図２を参照して記載した態様と実質的に同様の態様で実施される。
【００５６】
局所的に見ると、ＥＳＤ保護システム３００は２つのＭＯＳＦＥＴ出力ドライバ用に２列のドレインおよびソースの端子を含み、コンタクトリング３２５内で互い違いにあって、ＩＣ拡散材３０５を対称的に共有する。当該技術分野において周知のように、ＭＯＳＦＥＴ装置は従来１つのドレイン、１つのソースおよび１つのゲートを有する装置として実施される。単一ゲートのＭＯＳＦＥＴ装置は、装置の幅を増加させることにより一次元においてのみ拡大できる。ＭＯＳＦＥＴ装置の幅を増加させることは、ＩＣレイアウト内で位置付けるのが不可能であるような広いＭＯＳＦＥＴ装置をもたらす。広いレイアウトを避けるために、ＭＯＳＦＥＴ装置は複数の並列ゲートならびに交互のドレインおよびソース端子で実施できる。マルチゲートＭＯＳＦＥＴ装置は単一のゲートＭＯＳＦＥＴ装置よりも長さおよび幅において一般により対称的である。
【００５７】
従来、「フィンガ」の用語は、特定のＭＯＳＦＥＴ装置内に含まれる複数のゲートを指す。本明細書では、「互い違いのＭＯＳＦＥＴ装置」は、複数フィンガのＭＯＳＦＥＴ装置であって交互のフィンガが互いに結合されて、単一のＭＯＳＦＥＴレイアウト構成において２つの別個のＭＯＳＦＥＴ装置として機能するものを指す。２つの入力は互い違いのＭＯＳＦＥＴ装置の交互のゲート端子対に結合されて、２つの別個の入力ノードを形成する。互い違いのＭＯＳＦＥＴ装置のソース端子は、ＭＯＳＦＥＴ装置対によって共有される。互い違いのＭＯＳＦＥＴ装置の交互のドレイン端子は結合されて、ＩＣの２つの別個のノードを形成する。したがって、単一のＭＯＳＦＥＴ構成は２つの別個のＭＯＳＦＥＴ装置として機能できる。互い違いの用法により、ＭＯＳＦＥＴ装置の対は共通のセントロイドを共有するよう実施できる。
【００５８】
図３に示されるように、ＥＳＤ保護システム３００の第１のＭＯＳＦＥＴ出力ドライバは、出力パッド３４０に並列に結合されるドレイン３１０ａ、３１０ｂ、３１０ｃおよび３１０ｄを含む。明確にするために図３では示されていないが、ゲート３５０ａ〜３５０ｈは並列に第１の入力に結合される。適切な電圧が第１の入力に印加されて、ゲート３５０ａ〜３５０ｈに与えられると、電流はドレイン３１０ａからソース３２０ｃおよび３２０ｄに、ドレイン３１０ｂからソース３２０ａおよび３２０ｂに、ドレイン３１０ｃからソース３２０ｇおよび３２０ｈに、およびドレイン３１０ｄからソース３２０ｉおよび３２０ｊに流れる。こうして、ドレイン３１０ａ〜３１０ｄ、ゲート３５０ａ〜３５０ｈならびにソース３２０ａ〜３２０ｄおよび３２０ｇ〜３２０ｊは単一のＮＦＥＴ装置として動作して、出力パッド３４０に結合される第１のＭＯＳＦＥＴ出力ドライバを実現する。同様にドレイン３１５ａ〜３１５ｄ、第２の入力に結合されるゲート３５５ａ〜３５５ｈ、およびソース３２０ｂ〜３２０ｉは単一のＮＦＥＴ装置として動作して、第２のＭＯＳＦＥＴ出力ドライバを実現する。ここでも明瞭にするために、ゲート３５５ａ〜３５５ｈが第２の入力に並列に結合されることは図３に示されていない。
【００５９】
図３においては、２列の装置端子で実施されるが、各ＭＯＳＦＥＴ出力ドライバは１つ以上の列の装置端子を含むよう実施することもできる。こうして、本明細書に開示されている実施例は、特定の数の列の装置端子に限定されるものではない。ＥＳＤ保護システム３００用としていくつの列のＭＯＳＦＥＴ装置端子を使用し、各列にいくつのＭＯＳＦＥＴ装置端子を含めるかの決定は、いくつかのファクタによって影響される。これらのファクタは、たとえばＥＳＤ保護システム３００用のＩＣレイアウトで使用できる面積、ＩＣを実施するのに用いられる製造処理の処理特性、ＥＳＤ事象の際にバイポーラスナップバックが確実にＭＯＳＦＥＴ出力ドライバで開始されるために十分な値のＲsubを各ＭＯＳＦＥＴ出力ドライバに対して得る必要などを含む。
【００６０】
個別に分析された各ＭＯＳＦＥＴ出力ドライバは、セントロイド３８５においてセントロイドを有する。セントロイド３８５は両方のＭＯＳＦＥＴ出力ドライバを囲む外周によって規定される領域のセントロイドを表わす。コンタクトリング３２５は両方のＭＯＳＦＥＴ出力ドライバを囲む外周の外縁に沿って配置することができる。コンタクトリング３２５および各ソース３２０ａ〜３２０ｊはＶＳＳ３６０に、すなわちＩＣに供給される最も低い電位差に、結合される。処理スペース３９０に対応する距離は、ＭＯＳＦＥＴ装置端子の各列を分離する。処理スペース３９５に対応する距離は、装置端子の各列をコンタクトリング３２５から分離する。当該技術分野において周知であるように、処理スペース３９０および３９５は、一般的な近代のＩＣ製造処理で必要な装置間の最小設計基準間隔を表わす。こうして、処理スペース３９０および３９５は、ＥＳＤ保護システム３００を実現するために用いられるＩＣ製造処理に従って変わり得る。
【００６１】
各ＭＯＳＦＥＴ出力ドライバ用にＭＯＳＦＥＴ装置の端子を互い違いにして、各ＭＯＳＦＥＴ出力ドライバのセントロイドをセントロイド３８５と同一であるよう配置することにより、対称的に共有されるＩＣ拡散材３０５内の各ＭＯＳＦＥＴ出力ドライバのＲsubの値がほぼ等しいことを確実にする。したがって、ＥＳＤ事象の際にスナップバックモードを開始させる各ＭＯＳＦＥＴ出力ドライバの可能性および各ＭＯＳＦＥＴ出力ドライバのＥＳＤ保護機能性はほぼ等しい。
【００６２】
図４は、本発明の別の実施例に従い、ＥＳＤ保護システム４００を含むＩＣの局所的表面を示す第４の概略図である。ＥＳＤ保護システム４００は、２つのＭＯＳＦＥＴ出力ドライバによって対称的に共有される共通のＩＣ拡散材４０５用のＰ型材で実施される。さらに、ＥＳＤ保護システム４００のＭＯＳＦＥＴ出力ドライバはＮＦＥＴ装置アレイで実現される。ＥＳＤ保護システム４００はＮＦＥＴ４１０ａ、４１０ｂ、４１０ｃ、４１０ｄ、４１５ａ、４１５ｂ、４１５ｃおよび４１５ｄ、ならびにコンタクトリング４２０を含むことができる。
【００６３】
ＥＳＤ保護システム４００の２つのＭＯＳＦＥＴ出力ドライバの各々は、ＮＦＥＴ装置アレイとして実施できる。本明細書において「装置アレイ」は、ＰＦＥＴまたはＮＦＥＴにかかわらず、２つ以上のＭＯＳＦＥＴ装置を指し、その同様の端子は単一のＭＯＳＦＥＴ装置として機能するために並列に結合される。たとえば、ＮＦＥＴ４１０ａ〜４１０ｄは、第１のＭＯＳＦＥＴ出力ドライバを集合的に実現するＮＦＥＴ装置のアレイを形成する。ＮＦＥＴ４１５ａ〜４１５ｄは、第２のＭＯＳＦＥＴ出力ドライバを集合的に実現するＮＦＥＴ装置のアレイを形成する。ＥＳＤ保護システム４００内の第１および第２の列のＮＦＥＴ装置の各々は、各ＭＯＳＦＥＴ出力ドライバを形成する各ＮＦＥＴアレイからのＮＦＥＴ装置間で交互にある。
【００６４】
それぞれのＭＯＳＦＥＴ出力ドライバを形成するＮＦＥＴ装置アレイの各々は、セントロイド４６０において共通のセントロイドを共有するよう配置されている。セントロイド４６０は、両方のＭＯＳＦＥＴ出力ドライバを囲む外周によって規定される領域のセントロイドを表わす。各ＮＦＥＴ４１０ａ〜４１０ｄのドレイン端子は出力パッド４４０に結合される。各ＮＦＥＴ４１５ａ〜４１５ｄのドレイン端子は出力パッド４４５に結合される。ゲート４２５ａ、４２５ｂ、４２５ｃおよび４２５ｄは、互いに結合され、第１のＭＯＳＦＥＴ出力ドライバへの入力ノードとして働く。ゲート４３０ａ、４３０ｂ、４３０ｃおよび４３０ｄは、互いに結合され、第２のＭＯＳＦＥＴ出力ドライバへの入力ノードとして働く。ＮＦＥＴ４１０ａ〜４１０ｄおよび４１５ａ〜４１５ｄのソース端子はＶＳＳ４６５に、すなわち、ＩＣに供給される最も低い電位に、結合される。
【００６５】
別の実施例において、各ＭＯＳＦＥＴ出力ドライバ用のＮＦＥＴ装置の各アレイ内における各ドレイン端子をバラストすることができる。各ＮＦＥＴ装置のドレイン端子をバラストすることにより、ＥＳＤ事象の際にＭＯＳＦＥＴ出力ドライバ用のＮＦＥＴ装置アレイ内の特定のＮＦＥＴ装置で電流集中が起こるのを防ぐ。
【００６６】
コンタクトリング４２０は、両方のＭＯＳＦＥＴ出力ドライバを囲む外周の外側端縁に沿った連続するコンタクトリングとして実現できる。別の実施例において、複数のｎ型ウェルコンタクトを外周の外縁に沿って均等に配置できる。処理スペース４４５は各ＭＯＳＦＥＴ装置の列を分離できる距離を指す。処理スペース４５０は装置端子の各列をコンタクトリング４２０から分離できる距離を指す。本明細書で示されるように、処理スペース４４５〜４５０のような処理スペースは、一般的な近代のＩＣ製造処理で必要な装置間の最小設計基準間隔を表わす。したがって、処理スペース４４５〜４５０は、ＥＳＤ保護システム４００を実施するのに用いられるＩＣ製造処理に従い変わり得る。コンタクトリング４２０はＶＳＳ４６５に結合される。当該技術分野において周知であるように、ＥＳＤ保護システムのノードは、信頼のおけるＥＳＤパフォーマンスを確実にするために安定した金属配線で結合されるべきである。
【００６７】
図５は、本発明の別の実施例に従い、ＩＣにＥＳＤ保護を与える方法５００を示すフローチャート図である。より特定的には、方法５００はＭＯＳＦＥＴ出力ドライバをＥＳＤ事象から保護する技術を記載する。
【００６８】
したがって、ステップ５０５において、第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバは共通のＩＣ拡散材を共有するよう配置できる。一実施例において、共通ＩＣ拡散材はＰ型材であり得る。別の実施例において、共通ＩＣ拡散材はＮ型材であり、より特定的にはＮ型ウェルである。ＭＯＳＦＥＴ出力ドライバまたはＭＯＳＦＥＴ出力ドライバの端子は互いに隣接して交互に配置され、ＭＯＳＦＥＴ出力ドライバの各々は共通のセントロイドを共有する。共通のＩＣ材を対称的に共有することにより、各ＭＯＳＦＥＴ出力ドライバのＲsubの値は増加し、ほぼ等しい。
【００６９】
ステップ５１０において、両方のＭＯＳＦＥＴ出力ドライバを囲む領域の外周を定めることができる。ステップ５１５において、コンタクトリングは両方のＭＯＳＦＥＴ出力ドライバを囲む領域の外周の外縁に沿って、共通のＩＣ拡散材内に配置することができる。一実施例において、両方のＭＯＳＦＥＴ出力ドライバを囲む領域の外周の外縁を囲む単一のコンタクトを用いることができる。別の実施例において、複数のコンタクトは外周の外縁に沿って均等に配置することができる。
【００７０】
ステップ５２０において、各ＭＯＳＦＥＴ出力ドライバのセントロイドは、両方のＭＯＳＦＥＴ出力ドライバを囲む外周のセントロイドと共通であるよう配置できる。結果としてコンタクトリングから各ＭＯＳＦＥＴ出力ドライバ内のドレイン端子への合成距離により、ＭＯＳＦＥＴ出力ドライバに結合される出力パッドに与えられるＥＳＤ事象の際に、バイポーラスナップバックモードをＭＯＳＦＥＴ出力ドライバに開始させるのに十分なＲsubの値を各ＭＯＳＦＥＴ出力ドライバに生成しなければならない。
【００７１】
ステップ５２５において、各ＭＯＳＦＥＴ出力ドライバの各ドレイン端子は、ＭＯＳＦＥＴ出力ドライバに対応する出力パッドに結合できる。ステップ５３０において、各ＭＯＳＦＥＴ出力ドライバの各ソース端子およびコンタクトリングは、共通のＩＣ拡散材に付随する電源電圧に結合できる。たとえば、Ｎ型材は典型的にＩＣに与えられる最も高い電位差に結合され、Ｐ型材は典型的にＩＣに与えられる最も低い電位差に結合される。ステップ５３５において、各ＭＯＳＦＥＴ出力ドライバの各ドレイン端子をバラストすることができる。
【００７２】
図面のフローチャートは、本発明のさまざまな実施例に従い、システムおよび／または方法の可能な実施についてのアーキテクチャ、機能性、および動作を示す。一部の代替の実施例において、ブロック内に示される機能は、図面に示される順序と違う順序で起こり得る。たとえば、連続して示される２つのブロックは実際には実質的に並行に実行することができ、ブロックは時にはかかわる機能性に応じて逆の順序で実行され得る。さらに、フローチャート図の各ブロックおよびフローチャート図のブロックの組合せは、特定の機能もしくは動作を行なう専用のハードウェアに基づくシステムによって、または専用のハードウェアおよびコンピュータ命令の組合せによって、実施できる。
【００７３】
本明細書内で開示されている例示的回路を実現するために用いられる異なる装置は記載の目的のためにのみ用いられており、限定を意図していない。特定の半導体材料内に配置される特定の装置の型で実現される回路は、多くの場合相補型アーキテクチャで実施できる。たとえば、Ｐ型基板内に配置されるＮＦＥＴ装置で実現される回路は、Ｎ型ウェル内に配置されるＰＦＥＴ装置で実現できる。さらに、装置はマルチウェル構造内たとえば、Ｐ型基板内に配置されるＮ型ウェル内に配置されるＰ型ウェルに配置することができ、各ウェルをなす半導体材料内のドーパント濃度は異なる。
【００７４】
ここで用いられるａおよびanの用語は、１つまたはそれ以上のものとして規定される。ここで用いられる「複数」の用語は、２つまたはそれ以上のものとして規定される。ここで用いられる「他の」の用語は、少なくとも第２のまたはそれ以上のものとして規定される。ここで用いられる「含む」および／または「有する」の用語は、comprisingとして、すなわちオープン言語として規定される。ここで用いられる「結合」の用語は、特に示されない限り、介在するエレメントがなく直接に、または１つ以上の介在するエレメントを有して間接的に接続されるものとして規定される。２つのエレメントは、機械的に、電気的に、または通信チャネル、経路、ネットワークもしくはシステムを介して通信リンクで結合される。
【００７５】
ここに開示されている実施形態は、示される精神または本質的属性から逸脱することなく他の形で実施することができる。したがって、本発明のさまざまな実施例の範囲は上記した説明ではなくて特許請求の範囲によって示される。
【図１】
2013504201.tif 000003
【図２】
2013504201.tif 000004
【図３】
2013504201.tif 000005
【図４】
2013504201.tif 000006
【図５】
2013504201.tif 000007
【手続補正書】
【提出日】平成24年3月1日(2012.3.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路（ＩＣ）内の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）出力ドライバを静電放電（ＥＳＤ）事象から保護するためのシステムであって、システムは
共通のＩＣ拡散材内に配置される第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバと、
共通のＩＣ拡散材内に配置され、かつ第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバを囲む外周の外縁に沿って配置されるコンタクトリングとを備え、各ＭＯＳＦＥＴ出力ドライバのセントロイドは、第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバを囲む外周の外縁のセントロイドと共通であり、
各ＭＯＳＦＥＴ出力ドライバは、ＥＳＤ事象が起こるＭＯＳＦＥＴ出力ドライバにおいてバイポーラスナップバックを開始させる値の基板抵抗（Ｒsub）を有し、
Ｒsubの値は、各ＭＯＳＦＥＴ出力ドライバのセントロイドからコンタクトリングまでの合成距離に依存する、システム。
【請求項２】
第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバの各々は同じ数のドレイン端子を有し、
ドレイン端子の数は１より大きく、
第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバのドレイン端子は互い違いにある、請求項１に記載のシステム。
【請求項３】
各ＭＯＳＦＥＴ出力ドライバの複数のドレイン端子の各々はバラストされる、請求項２に記載のシステム。
【請求項４】
第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバの各々は同じ数のソース端子を含み、
ソース端子の数は１より大きい、請求項１から３のいずれかに記載のシステム。
【請求項５】
コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子は、共通ＩＣ拡散材の特定の拡散型に付随する電圧に結合される、請求項１から４のいずれかに記載のシステム。
【請求項６】
共通ＩＣ拡散材はＰ型材であり、
各ＭＯＳＦＥＴ出力ドライバはＮＦＥＴ装置であり、
コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子は、ＩＣに供給される最も低い電位差に結合される、請求項５に記載のシステム。
【請求項７】
共通ＩＣ拡散材はＮ型材であり、
各ＭＯＳＦＥＴ出力ドライバはＰＦＥＴ装置であり、
コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子は、ＩＣに供給される最も高い電位差に結合される、請求項５に記載のシステム。
【請求項８】
第１のＭＯＳＦＥＴ出力ドライバの少なくとも１つのドレイン端子に結合される第１の出力パッドと、第２のＭＯＳＦＥＴ出力ドライバの少なくとも１つのドレイン端子に結合される第２の出力パッドとをさらに備える、請求項１から７のいずれかに記載のシステム。
【請求項９】
集積回路（ＩＣ）内の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）出力ドライバのための静電放電（ＥＳＤ）保護方法であって、前記方法は
共通のＩＣ拡散材内に第１のＭＯＳＦＥＴ出力ドライバおよび第２のＭＯＳＦＥＴ出力ドライバを配置し、
第１および第２のＭＯＳＦＥＴ出力ドライバを囲む外周を定め、
外周の外縁に沿って共通のＩＣ拡散材内にコンタクトリングを配置し、さらに
外周に対するセントロイドと共通であるセントロイドを有し、バイポーラスナップバックをＥＳＤ事象が起こるＭＯＳＦＥＴ出力ドライバで開始させる値の基板抵抗（Ｒsub）を有するよう、各ＭＯＳＦＥＴ出力ドライバを位置付けることを備え、
各ＭＯＳＦＥＴ出力ドライバのＲsubの値は、各ＭＯＳＦＥＴ出力ドライバのセントロイドからコンタクトリングまでの合成距離に依存する、方法。
【請求項１０】
各ＭＯＳＦＥＴ出力ドライバを同じ数のドレイン端子で実施することをさらに備え、
ドレイン端子の数は１より大きく、
ＭＯＳＦＥＴ出力ドライバのドレイン端子は互い違いにある、請求項９に記載の方法。
【請求項１１】
各ＭＯＳＦＥＴ出力ドライバの複数のドレイン端子の各々をバラストすることをさらに備える、請求項１０に記載の方法。
【請求項１２】
コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子を、共通のＩＣ拡散材の特定の拡散型に付随する電圧に結合することをさらに備える、請求項９から１１のいずれかに記載の方法。
【請求項１３】
共通のＩＣ拡散材はＰ型材であり、
各ＭＯＳＦＥＴ出力ドライバはＮＦＥＴ装置であり、
コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子を結合することは、コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子を、ＩＣに供給される最も低い電位差に結合することをさらに含む、請求項１２に記載の方法。
【請求項１４】
共通ＩＣ拡散材はＮ型材であり、
各ＭＯＳＦＥＴ出力ドライバはＰＦＥＴ装置であり、
コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子を結合することは、コンタクトリングおよび各ＭＯＳＦＥＴ出力ドライバの各ソース端子を、ＩＣに供給される最も高い電位差に結合することをさらに含む、請求項１２に記載の方法。
【請求項１５】
第１の出力パッドを第１のＭＯＳＦＥＴ出力ドライバの少なくとも１つのドレイン端子に結合すること、および
第２の出力パッドを第２のＭＯＳＦＥＴ出力ドライバの少なくとも１つのドレイン端子に結合することをさらに備える、請求項９から１４のいずれかに記載の方法。
【国際調査報告】
2013504201.tif 000008
2013504201.tif 000009
2013504201.tif 000010