(57)【要約】【課題】ピクセル配列を制御するための分散、独立したチップレットを有する基板を含む表示装置。【解決手段】表示領域と、行方向に延びる、前記表示領域において前記基板の上に形成される行電極と、行方向とは異なる列方向に延びる、前記表示領域において前記基板の上に形成される列電極と、行電極と列電極とは重なってピクセルを形成している、複数の行電極と複数の列電極と、を有する基板を含む表示装置であって、ピクセルは、２つ以上の別々のピクセル・グループに分けられ、各々のピクセル・グループは、グループ行電極および別のグループ列電極を有しており、２つ以上の間隔をあけた列ドライバ・チップレットが表示領域に位置し、各々の列ドライバ・チップレットは、異なるピクセル・グループにユニークに接続され、列ドライバ・チップレットの少なくとも１つは、ピクセル・グループの間に位置し、２つ以上の間隔をあけた列ドライバ・チップレットは、１つのピクセル・グループのグループ列電極を駆動するのに適しており、一つ以上の行ドライバは前記行電極に接続している、マルチ・パッシブマトリクス・コントローラを有するチップレット・ディスプレイ表示装置。【選択図】図９
2013546012.tif 000002
【特許請求の範囲】
【請求項１】
ａ）表示領域を有する基板と、
ｂ）行方向に延びる、前記表示領域において前記基板の上に形成される複数の行電極と、該行方向とは異なる列方向に延びる、前記表示領域において前記基板の上に形成される複数の列電極と、であって、前記行電極と列電極とは重なってピクセルを形成している、複数の行電極と複数の列電極と、
を備える表示装置であって、
ｃ）前記ピクセルは、２つ以上の別々のピクセル・グループに分けられ、各々のピクセル・グループは、グループ行電極および別のグループ列電極を有しており、
ｄ）２つ以上の間隔をあけた列ドライバ・チップレットが前記表示領域に位置し、各々の列ドライバ・チップレットは、異なるピクセル・グループにユニークに接続され、前記列ドライバ・チップレットの少なくとも１つは、２つの異なるピクセル・グループの各々の少なくとも１つのピクセルの間に位置し、前記２つ以上の間隔をあけた列ドライバ・チップレットは、前記１つのピクセル・グループの前記グループ列電極を駆動するのに適しており、
ｅ）一つ以上の行ドライバは前記行電極に接続しており、
ｆ）前記行ドライバおよび前記列ドライバ・チップレット（ｃｈｉｐｌｅｔ）は、協働して、前記行電極および前記列電極を、それぞれ、前記ピクセルを起動させるように、駆動し、１つの行電極は、共通して、２つ以上の行ドライバによって駆動される、表示装置。
【請求項２】
１つのピクセル・グループの前記グループ行電極は、共通して、２つ以上の行ドライバによって駆動される、請求項１に記載の表示装置。
【請求項３】
２つ以上の別々のピクセル・グループは、共通したグループ行電極を有する、請求項１に記載の表示装置。
【請求項４】
前記共通したグループ行電極は、共通して、２つ以上の行ドライバによって駆動される、請求項３に記載の表示装置。
【請求項５】
前記行ドライバは、更に、単一行を使用可能にするリセット信号に応答するリセット回路と、単一行を次第にユニークに使用可能にする行選択信号を受信するシフト回路と、を含み、前記行選択信号は、前記データ選択信号と同じ信号である、請求項１に記載の表示装置。
【請求項６】
ａ）表示領域を有する基板と、
ｂ）行方向に延びる、前記表示領域において前記基板の上に形成される複数の行電極と、該行方向とは異なる列方向に延びる、前記表示領域において前記基板の上に形成される複数の列電極と、であって、前記行電極と列電極とは重なってピクセルを形成している、複数の行電極と複数の列電極と、
を備える表示装置であって、
ｃ）前記ピクセルは、２つ以上の別々のピクセル・グループに分けられ、各々のピクセル・グループは、グループ行電極および別のグループ列電極を有しており、
ｄ）２つ以上の間隔をあけた列ドライバ・チップレットが前記表示領域に位置し、各々の列ドライバ・チップレットは、異なるピクセル・グループにユニークに接続され、前記列ドライバ・チップレットの少なくとも１つは、２つの異なるピクセル・グループの各々の少なくとも１つのピクセルの間に位置し、前記２つ以上の間隔をあけた列ドライバ・チップレットは、前記１つのピクセル・グループの前記グループ列電極を駆動するのに適しており、ｅ）一つ以上の行ドライバは前記行電極に接続しており、
ｆ）前記行ドライバおよび前記列ドライバ・チップレット（ｃｈｉｐｌｅｔ）は、協働して、前記行電極および前記列電極を、それぞれ、前記ピクセルを起動させるように、駆動し、前記行ドライバは、一度に単一の行電極を選択するための回転シリアル・シフトレジスタを含む、表示装置。
【請求項７】
前記行電極は、更に、単一行を使用可能にするリセット信号に応答するリセット回路と、単一行を次第にユニークに使用可能にする行選択信号を受信するシフト回路と、を含む、請求項６に記載の表示装置。
【請求項８】
前記回転シリアル・シフトレジスタは、マルチ位相信号によりシフトするダブルバッファ・レジスタである、請求項６に記載の表示装置。
【請求項９】
ａ）表示領域を有する基板と、
ｂ）行方向に延びる、前記表示領域において前記基板の上に形成される複数の行電極と、該行方向とは異なる列方向に延びる、前記表示領域において前記基板の上に形成される複数の列電極と、であって、前記行電極と列電極とは重なってピクセルを形成している、複数の行電極と複数の列電極と、
を備える表示装置であって、
ｃ）前記ピクセルは、２つ以上の別々のピクセル・グループに分けられ、各々のピクセル・グループは、グループ行電極および別のグループ列電極を有しており、
ｄ）２つ以上の間隔をあけた列ドライバ・チップレットが前記表示領域に位置し、各々の列ドライバ・チップレットは、異なるピクセル・グループにユニークに接続され、前記列ドライバ・チップレットの少なくとも１つは、２つの異なるピクセル・グループの各々の少なくとも１つのピクセルの間に位置し、前記２つ以上の間隔をあけた列ドライバ・チップレットは、前記１つのピクセル・グループの前記グループ列電極を駆動するのに適しており、
ｅ）一つ以上の行ドライバは前記行電極に接続しており、前記行ドライバおよび前記列ドライバ・チップレット（ｃｈｉｐｌｅｔ）は、協働して、前記行電極および前記列電極を、それぞれ、前記ピクセルを起動させるように、駆動し、前記列ドライバ・チップレットは、２つのデータ値レジスタを含み、各々のデータ値レジスタは、少なくとも、前記列ドライバ・チップレットが接続される前記ピクセル・グループにおいて列が存在するだけの数のデータ値を保存している、表示装置。
【請求項１０】
データ値レジスタのうちの少なくとも１つは、シリアルレジスタであり、データ値は、該シリアル・データ値レジスタに、データをシフトすることにより保存される、請求項９に記載の表示装置。
【請求項１１】
列ドライバ・チップレットは、各々が、前記データ値レジスタに保存されたデータ値に対応する電流で列電極を駆動する、列ドライバを更に含む、請求項９に記載の表示装置。
【請求項１２】
前記データ値レジスタは、データ値を前記列ドライバに提供するデータ選択信号によって交替に選択される、請求項１１に記載の表示装置。
【請求項１３】
前記データ値は、アナログ値であり、前記データ値レジスタは、アナログ・シフトレジスタである、請求項９に記載の表示装置。
【請求項１４】
前記データ値レジスタは、マルチ位相信号でシフトされるダブルバッファ・シリアルレジスタである、請求項９に記載の表示装置。
【請求項１５】
２つの別々のチップレットは、１つの行ドライバを形成する、請求項９に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連した相互参照文献］
ロナルドＳ．コックほかの「二次元ディスプレイのためのチップレット・ドライバ・ペア」と題され、２００９年２月１７日に出願された米国特許出願第１２／３７２１３２号を参照する。その開示は、本願に組み込まれる。
【０００２】
本願発明は、ピクセル配列を制御するための分散、独立したチップレットを有する基板を含む表示装置に関するものである。
【背景技術】
【０００３】
フラットパネル表示装置は、コンピュータとともに、あるいは携帯機器において、さらに、テレビジョンのようなエンターテイメント装置に、広く使われている。そのようなディスプレイは、典型的には、画像を表示するための基盤上に分散した複数のピクセルを、採用している。各々の画像要素を表現するために、各々のピクセルは、一般にサブピクセルと呼ばれるいくつかの異なるカラー付き発光素子、典型的には赤・緑・青光を発する発光素子を組み込む。ここに用いられているように、ピクセルとサブピクセルは、区別されず、単一の発光素子として言及される。種々のフラットパネル・ディスプレイ技術、例えば、プラズマ・ディスプレイ、液晶ディスプレイ、そして、発光ダイオード（ＬＥＤ）ディスプレイが知られている。
【０００４】
発光素子を形成する発光材料の薄膜を組み込んでいる発光ダイオード（ＬＥＤ）は、フラットパネル表示装置において多くの利点を有し、光学システムに有用である。２００２年５月７日に、タング（Ｔａｎｇ）ほかに発行された米国特許第６３８４５２９は、有機発光ダイオードのアレイを含む有機発光ダイオード（ＯＬＥＤ）カラーディスプレイを示す。代替的に、無機材料を採用し、りん光性発光結晶または多結晶半導体マトリックスの量子ドットを含むことができる。有機あるいは無機材料の他の薄膜も、また、電荷注入、移送、あるいは、発光薄膜材料に対するブロッキングを制御するために採用することができ、当該技術領域では、既知である。この材料は、カプセル化カバー層またはプレートとともに、電極の間の基板に配置される。電流が発光材料を通過するときに、光がピクセルから放出される。放出光の周波数は、使われる材料の性質に依存している。そのようなディスプレイにおいて、基板（下部エミッタ）を通して、または、カプセル化カバー（上部エミッタ）を通して、または両方を通して、光を放出することができる。
【０００５】
ＬＥＤデバイスは、パターン化発光層を備えることができ、電流が材料を通過するときに、光の異なる色を放出するために、異なる材料をそのパターンで採用することができる。代替的に、コック（Ｃｏｋ）による「効率改善した積層ＯＬＥＤディスプレイ」と題された、米国特許第６９８７３５５号で教示されているように、フルカラー・ディスプレイを形成するためのカラーフィルタと共に、例えば、白色光エミッタなど、単一の放出層を採用することができる。例えば、コック（Ｃｏｋ）ほかによる「電力効率改善したカラーＯＬＥＤディスプレイ」と題された、米国特許第６９１９６８１号で教示されるように、カラーフィルタを含まない白いサブピクセルを採用することも、知られている。非パターン化白色エミッタを採用した設計が、デバイスの効率を改善するために、赤・緑・青のカラーフィルタ、サブピクセルと、非フィルタ白色サブピクセルを含む４色のピクセルと共に提案されている（例えば、ミラーほかに２００７年６月１２日に発行された米国特許第７２３０５９４号参照）。
【０００６】
フラットパネル表示装置でピクセルを制御する２つの異なる方法、アクティブマトリックス制御とパッシブ・マトリックス制御が、一般に知られている。パッシブ・マトリックス・デバイスにおいては、基板は、例えばトランジスタなどのアクティブ電子素子を全く含まない。行電極のアレイと、列電極の直交アレイが、別々の層において、基板の上に形成される。行電極と列電極の間の重なり合う交差は、光放出ダイオードの電極を形成する。次に、その行（または列）において各々の光放出ダイオードを照明するために直交する列（または行）が適切な電圧を供給する間に、外部ドライバ・チップは、各々の行（または列）に、電流を順次供給する。したがって、パッシブ・マトリックス設計は、ｎ２の別々の制御可能な発光素子を生成する２ｎ接続を採用する。しかしながら、パッシブ・マトリックス・ドライブ・デバイスは、行（または列）駆動のシーケンシャルな性質がフリッカを引き起こすので、そのデバイスに含むことができる行（または列）の数で制限される。あまりに多くの行が含まれる場合には、フリッカが認識できるようになる。そのうえ、ＰＭ駆動の非結像プリチャージおよび放電ステップのために必要とされる電力は、ＰＭディスプレイ面積が増大すると支配的になるので、ディスプレイにおいて全ての行（または列）を駆動するのに必要な電流は、問題を含むことがありえる。これらの問題は、受動マトリックス・ディスプレイの物理的サイズを制限する。
【０００７】
アクティブマトリックス・デバイスにおいて、アクティブ制御要素は、たとえば、フラットパネル基板の上にコートされたアモルファスあるいは多結晶シリコンなどの半導体材の薄膜に形成される。典型的には、各々のサブピクセルは、１つの制御要素により制御され、各々の制御要素は、少なくとも１つのトランジスタを含む。例えば、有機単純なアクティブマトリックス発光（ＯＬＥＤ）ディスプレイにおいて、各々の制御要素が、２つのトランジスタ（選択トランジスタとパワー・トランジスタ）、および、サブピクセルの輝度を特定するチャージを保存するための１つのコンデンサを含む。各々の発光素子は、典型的には、独立した制御電極と共通して電気的接続した電極とを採用する。発光素子の制御は、典型的には、データ信号ライン、選択信号ライン、電力接続および接地接続を通して提供される。アクティブマトリックス素子は、ディスプレイに必ずしも限られているというわけではなく、基板に分散することができ、空間的分散制御を必要とする他の応用に採用されている。同数の外部制御ライン（電源とグラウンドを除いて）を、パッシブ・マトリックス・デバイスの場合のようにアクティブマトリックス・デバイスにおいて採用することができる。しかしながら、アクティブマトリックス・デバイスにおいて、各々の発光素子には、制御回路から別の駆動接続があり、フリッカを取り除くようにデータ・デポジションの選択をしなかった場合でさえ、アクティブである。アクティブマトリックス制御要素を形成する１つの一般的は先行技術の方法は、典型的には、例えば、シリコンなど半導体材料の薄膜を、ガラス基板と上に、堆積させ、そして、写真平板プロセスを通して、トランジスタとコンデンサに半導体材料を形成する。この薄膜シリコンは、アモルファスでも、多結晶でもありえる。アモルファスあるいは多結晶シリコンからつくられた薄膜トランジスタ（ＴＦＴ）は、比較的大きく、結晶シリコン・ウエハーで製造された従来のトランジスタと比較して、性能は低い。そのうえ、そのような薄膜装置は、典型的には、ガラス基板全体で、局所的または広域で、非均一性を示し、その結果、電気的性能、および、そのような材料を採用するディスプレイの視覚的な非均一性を示す。そのようなアクティブマトリックス設計において、各々の発光素子は、駆動回路への別々の接続を必要とする。
【０００８】
従来の受動マトリックス・ディスプレイ設計・デザインが、発光素子のサイズと数において制限され、ＴＦＴを用いるアクティブマトリックス設計は、電気効率が低く、複雑な基板を有するので、これらの問題を解決する表示装置のための改善された制御方式が必要である。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許第６３８４５２９号
【特許文献２】米国特許第６９８７３５５号
【特許文献３】米国特許第６９１９６８１号
【特許文献４】米国特許第７２３０５９４号
【発明の概要】
【００１０】
本願発明に従って、ａ）表示領域を有する基板と、ｂ）行方向に延びる、前記表示領域において前記基板の上に形成される複数の行電極と、該行方向とは異なる列方向に延びる、前記表示領域において前記基板の上に形成される複数の列電極と、であって、前記行電極と列電極とは重なってピクセルを形成している、複数の行電極と複数の列電極と、を備える表示装置が提供される。ｃ）前記ピクセルは、２つ以上の別々のピクセル・グループに分けられ、各々のピクセル・グループは、グループ行電極および別のグループ列電極を有しており、ｄ）２つ以上の間隔をあけた列ドライバ・チップレットが前記表示領域に位置し、各々の列ドライバ・チップレットは、異なるピクセル・グループに唯一に接続され、前記列ドライバ・チップレットの少なくとも１つは、ピクセル・グループの間に位置し、前記２つ以上の間隔をあけた列ドライバ・チップレットは、１つのピクセル・グループのグループ列電極を駆動するのに適しており、ｅ）一つ以上の行ドライバは前記行電極に接続しており、また、ｆ）前記行ドライバおよび前記列ドライバ・チップレット（ｃｈｉｐｌｅｔ）は、協働して、前記行電極および前記列電極を、それぞれ、前記ピクセルを起動させるように駆動する。
【００１１】
［優位点］
本願発明には、ピクセル・グループの間に位置するチップレット列ドライバにより、２つ以上の別々のピクセル・グループに分けられた複数のピクセルを有する表示装置を提供することによって、パフォーマンスが向上し、コンポーネント数と接続数が減少するという利点がある。また、別々の行ドライバ・チップレットと列ドライバ・チップレットを有することによって、各々のチップレットは、各々のチップレットに対して利用できる最もコストが低い半導体製造プロセスで製造することができる。
【図面の簡単な説明】
【００１２】
【図１Ａ】本願発明の実施形態による２つのピクセル・グループと、２つの列ドライバ・チップレットと、外部行ドライバとを有する基板の平面図である。
【図１Ｂ】本願発明の代替の実施形態による２つのピクセル・グループと、２つの列ドライバ・チップレットと、２つの外部行ドライバとを有する基板の平面図である。
【図１Ｃ】本願発明の別の実施形態による４つのピクセル・グループと、４つの列ドライバ・チップレットと、２つの外部行ドライバとを有する基板の平面図である。
【図１Ｄ】本願発明のさらに別の実施形態による４つのピクセル・グループと、４つの列ドライバ・チップレットと、２つの外部行ドライバと、各ピクセル・グループに対する別々の行電極とを有する基板の平面図である。
【図２Ａ】本願発明の実施形態による４つのピクセル・グループと、４つの列ドライバ・チップレットと、４つの行ドライバ・チップレットと、各ピクセル・グループに対する別々の行電極とを有する基板の平面図である。
【図２Ｂ】本願発明の別の実施形態による４つのピクセル・グループと、４つの列ドライバ・チップレットと、４つの行ドライバ・チップレットと、共通行のピクセル・グループに対する共有行電極とを有する基板の平面図である。
【図２Ｃ】本願発明の別の実施形態による４つのピクセル・グループと、４つの列ドライバ・チップレットと、２つの行ドライバ・チップレットと、共通行のピクセル・グループに対する共有行電極とを有する基板の平面図である。
【図２Ｄ】本願発明のさらに別の実施形態による２つのピクセル・グループと、２つの列ドライバ・チップレットと、各ピクセル・グループに対して２つづつの行ドライバとを有する基板の平面図である。
【図２Ｅ】本願発明の実施形態による４つのピクセル・グループと、４つの列ドライバ・チップレットと、４つの行ドライバを形成している８つの行ドライバ・チップレットと、各ピクセル・グループに対する別々の行電極とを有する基板の平面図である。
【図２Ｆ】本願発明の実施形態による１２のピクセル・グループと、６つの行ドライバ・チップレットとを有する基板の平面図であって、各行ドライバチップレットは、２つのピクセル・グループの行を駆動する、基板の平面図。
【図２Ｇ】本願発明の実施形態による１２つのピクセル・グループと、６対の行ドライバ・チップレットとを有する基板の平面図であって、各行ドライバチップレットは、６つのピクセル・グループの行を駆動する、基板の平面図。
【図３】本願発明の実施形態による行ドライバ・チップレット回路の簡略図である。
【図４】本願発明の実施形態による図３の行ドライバ・チップレット回路の一部のより詳細な図である。
【図５】本願発明の実施形態による図３の行ドライバ・チップレット回路のより詳細な図である。
【図６】本願発明の実施形態による列ドライバ・チップレット回路の簡略図である。
【図７】本願発明の実施形態による図６の行ドライバ・チップレット回路のより詳細な図である。
【図８Ａ】本願発明の実施形態による行ドライバ・チップレットの部分的な断面図である。
【図８Ｂ】本願発明の実施形態による列ドライバ・チップレットの部分的な断面図である。
【図９】本願発明の実施形態によるピクセル・グループと、グループ行と列電極と、行ドライバ・チップレットと、列ドライバ・チップレットとを有するによる基板部の平面図である。
【図１０】本願発明の実施形態による４つのピクセル・グループと、グループ行と列電極と、行ドライバ・チップレットと、列ドライバ・チップレットとを有する基板部の平面図である。
【図１１】本願発明の実施形態にしたがう４つのピクセル・グループと、グループ行と列電極と、行ドライバ・チップレットと、列ドライバ・チップレットとを有する基板部の平面図である。図面の中の種々の層や要素は、大きく異なるサイズを持つので、図面は、一定の比率でない。
【発明を実施するための形態】
【００１３】
図１Ａを参照すると、本願発明の１つの実施形態において、表示装置は、表示領域１１を有する基板１０を備える。行方向に延びる表示領域１１において、複数の行電極１６は、基板１０の上に形成され、複数の列電極１２が、行方向とは異なる列方向に延びる表示領域１１において基板１０の上に形成される。行と列電極１６、１２は重なって、ピクセル３０を形成する。典型的には、行方向は列方向に対して垂直であり、ピクセル３０は基板１０の上に規則的な配列を形成する。
【００１４】
ピクセル３０は、２つ以上の別々のピクセル・グループ３２に分けられ、各ピクセル・グループ３２は、グループ行電極１６Ａ、１６Ｂと、別々のグループ列電極１２Ａ、１２Ｂとを有する。別々のグループ列電極とは、１つのピクセル・グループの列電極は、別のピクセル・グループの列電極から電気的に絶縁されることを意味する。図１Ａにおいて、ピクセル３０は、２つのピクセル・グループ３２、すなわち、基板１０の上半分の１つのピクセル・グループ３２と、基板１０の下半分の別のピクセル・グループ３２とに分けられる。各グループごとの列電極１２は、電気的に接続されておらず、列電極の各グループは、図１Ａの一番下から上に基板１０をわたって半分まで延びるだけである。
【００１５】
２つ以上の間隔をあけた列ドライバ・チップレット２０は、表示領域１１に位置し、少なくとも２つのピクセル・グループが列方向にあるように、少なくとも１つの列ドライバ・チップレット２０は、２つの異なるピクセル・グループ３２の各々の少なくとも１つのピクセルの間に、位置し、少なくとも１つの列ドライバ・チップレット２０が、表示領域の端にないように、列ドライバ・チップレット２０は、２つのピクセル・グループ各々の少なくとも一部の間に位置し、しかし、両側でそれを囲んでいるピクセルを有する表示領域にあるように位置している。各列ドライバ・チップレット２０は、１つのピクセル・グループ３２のグループ列電極１２に、唯一に接続しており、１つのピクセル・グループ３２のグループ列電極１２を駆動するのに適している。１つ以上の行ドライバ２１は、行電極１６に接続している。行ドライバ２１と２つ以上の間隔をあけた列ドライバ・チップレット２０は、それぞれ、行電極および列電極１６、１２を駆動するのに適しており、ピクセル３０を起動させるのに適する。コントローラ４０は、画像情報と制御信号を提供するために、行ドライバ２１と列ドライバ・チップレット２０に接続している。
【００１６】
本願発明にしたがって、行と列電極１６，１２は、ピクセル３０を制御する。ある実施態様において、（例えば図８Ａ、８Ｂ）発光材料１４、例えば、有機材料あるいは無機量子ドット材料が、行と列電極１６、１２の間に位置する。電流が、ピクセル領域３０の中の発光材料１４を通して、１つの電極から他の電極に通ると、光が、例えば、有機発光ダイオードの場合のように、その材料において電流密度に比例して放出される。
【００１７】
行電極と列電極１６、１２は別々の層で形成することができる、そして、各々のピクセル・グループ３２はパッシブ・マトリックス制御を、行ドライバ２３と列ドライバ・チップレット２０ によって、行うようにしておくことができる。本願発明にしたがって、行電極と列電極１６、１２の共通部分によって形成されるピクセル３０は、ピクセル・グループ３２に分けられる。列方向において、列電極１２を、２つ以上の列電極グループに１２Ａ、１２Ｂに分けることによって、少なくとも２つのピクセル・グループが形成される。図１Ａで示すように、２つの列電極１２が、基板１０の上の各々の列に存在する。表示領域１１の下半分において、列電極１２Ｂの第１のグループは、列方向において、ディスプレイ領域１の底部から、ディスプレイの中央部まで延びている。列電極１２Ａの第２のグループは、列方向において、ディスプレイの中央部からディスプレイの上部に延びている。列電極１２Ｂ、１２Ａのこれらの２つのグループの各々は、列の方向において別々のピクセル・グループ３２を形成し、ピクセル・グループ３２の各々は別々の列ドライバ・チップレット２０によって制御される。図１Ａ−１Ｄ（そして、図２Ａ−２Ｇ）の実施例において、列ドライバ・チップレット２０は、それが制御するピクセル・グループ３２の直下に位置する。図１Ａの実施例において、各々のピクセル・グループ３２は、外部行ドライバ２１によって駆動される行電極１６の異なるセットを有する。ここに用いられているように、「行」と「列」との指定は、任意であり、交換することができる。
【００１８】
行電極と列電極１６、１２のより詳細な具体例は、図９において見られる。図９を参照して、基板１０の上において形成される行電極１６と列電極１２は、重なって、ピクセル・グループ３２を規定するピクセル領域３０を形成する。列ドライバ・チップレット２０は、チップレットの上で形成される接続パッド２４を通して、列電極１２に電気的に接続する。この実施の形態では、行ドライバ・チップレット２３は、行ドライバ・チップレット２３の上で形成される接続パッド２４を通して、行電極１６に電気的に接続する。クロスセクション８Ａ、８Ａ’、および、８Ｂ、８Ｂ’は、図８Ａと図に示される。
【００１９】
図８Ａは、デバイスの実施形態の（図９の中の）８Ａ、８Ａ’の断面図である、図８Ａを参照すると、別々のチップレット基板２８を有する列ドライバ・チップレット２０は、基板１０に付着し、接着層１８で埋められる。列ドライバ・チップレット２０は、回路２２とデータ値レジスタ２６を含む。列ドライバ・チップレット２０の上に形成される接続パッド２４に、列電極１２は電気的に接続される。発光材料１４は、発光材料１４の上に形成される列電極１２と行電極１６の上に位置する。（明快さのために、対応する行電極が図９から省略されるが、行電極１６は、列ドライバ・チップレット２０の上に示される。）有機および無機の光放出ダイオード技術において知られている種々のチャージ制御レイヤーと同様に、別々のチップレット基板２８を有する発光材料１４は、発光材料の複数の層を含むことができる。電極１２、１６と発光材料１４は、光放出ダイオード１５を形成する。図８Ｂは、デバイスの実施形態の（図９における）８Ｂの断面図である。図８Ｂを参照すると、行ドライバ・チップレット２３は、基板１０に付着し、接着層１８で埋められる。行ドライバ・チップレット２３は、回路２２と回転シリアル・シフトレジスタ２７を含む。チップレット２３の上で形成される接続パッド２４に、行電極１６は電気的に接続される。図８Ａにおける列電極１２と行電極１６とに重なっている領域は、接続パッド２４を通して列ドライバ・チップレット２０と行ドライバ・チップレット２３によって電流が行電極１６と列電極１２から発光材料１４に通過し、列ドライバ・チップレット２０と行ドライバ・チップレット２３でチップレット回路２２で制御されるとき、光を放出することができるピクセル３０を形成する。
【００２０】
本願発明は、上部エミッタ構成および下部エミッタ構成の両方において採用することができる。しかしながら、図３Ａおよび図８Ｂで示すように、チップレットは、行電極と列電極の下の層に位置し、基板の上にスペースを占める。よって、デバイスの放出領域を増やすように、上部エミッタ構成が好まれる。
【００２１】
列ドライバ・チップレットと行ドライバ配列を有する種々のピクセル・グループは、本願発明の種々の実施形態に含まれる。本願発明の代替の実施形態の図１Ｂを参照すると、表示領域１１を有する基板１０は、列電極１２を制御している２つのピクセル・グループ３２と２つの列ドライバ・チップレット２０を含む。この実施の形態では、しかしながら、各々のピクセル・グループ３２の行電極１６は、２つの外行ドライバ２１と同じように駆動される。２つの外部行ドライバ２１は、更なる電流を提供し、電極全体で少しでも電圧降下させるために、平行に同じ信号で同じ行電極１６を駆動する。この実施の形態では、１つのピクセル・グループのグループ行電極は、２つ以上の行ドライバによって共通して駆動される。
【００２２】
本願発明のもう一つの実施形態で図１Ｃについては、表示領域１１による基板１０は、４つのピクセル・グループ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄと、４つのピクセル・グループの各々で列電極１２を制御している４つの列ドライバ・チップレット２０Ａ、２０Ｂ、２０Ｃ、２０Ｄとを含む。図１Ｂの実施形態のように、２つの外部行ドライバ２１は、基板１０のどちらの側からでも行電極１６を駆動する。この実施の形態では、ピクセル・グループ３２Ａと３２Ｂの行電極１６は、同じ信号と同じように駆動される、そして、ピクセル・グループ３２Ｃと３２Ｄの行電極１６は、同じ信号と同じように駆動される。これゆえ、１つのピクセル・グループのグループ行電極は、２つ以上の行ドライバによって、共通して駆動される。列ドライバ対２０Ａは、列ドライバ対２０Ｂと同期しなければならず、列ドライバ対２０Ｃは、列ドライバ対２０Ｄと同期しなければならない。この実施の形態では、２つ以上の別々のピクセル・グループは、共通してグループ行電極を有し、共通したグループ行電極は、２つ以上の行ドライバによって共通して駆動される。
【００２３】
図１Ｄを参照すると、表示領域１１による基板１０は、４つのピクセル・グループ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄと、４つのピクセル・グループ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄの各々で別々の列電極１２を制御している４つの列ドライバ・チップレット２０Ａ、２０Ｂ、２０Ｃ、２０Ｄとを含む。図１Ｃの具体化と対照的に、図１Ｄの実施形態において、ピクセル・グループ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄの各々は、別々の外部行ドライバ２１に電気的に接続する別々の行電極１６を有する。この実施の形態では、各々のピクセル・グループ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄの、行電極１６と列電極１２の全ては、電気的に別々であり、各々のピクセル・グループ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄは、他のどのピクセル・グループとも独立して制御される。
【００２４】
図１Ａ〜１Ｄの実施形態は、表示領域１１に対して外にある行ドライバ２１を採用する。しかしながら、大型の表示装置に対しては、行電極は、対応して長く、たとえ、図１Ｄの実施形態で示すように、行電極が半分に分けられるとしても、あるいは、図１Ｂおよび１Ｃの実施形態の場合のように、行電極１６は、２つの行ドライバ２１によって表示領域の両側から駆動されるとしても、行電極１２に沿った可能な電圧降下と行電極の容量は、デバイスの全体的なパフォーマンスをかなり制限する可能性がある。これゆえ、本願発明の実施形態によって、行ドライバはチップレットとして実装されて、列ドライバ・チップレットのように、表示領域の中に位置する。
【００２５】
１つの実施形態の図２Ａを参照すると、デバイスは、基板１０の上で表示領域１１の中に形成された４つののピクセル・グループ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄを有する。各々のピクセル・グループ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄは、別々のグループ行電極とグループ列電極１６、１２と、別々の列ドライバ・チップレット２０Ａ、２０Ｂ、２０Ｃ、２０Ｄと、別々の行ドライバ・チップレット２３Ａ、２３Ｂ、２３Ｃ、２３Ｄとを有している。この実施の形態では、各々のピクセル・グループ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄは、他のどのピクセル・グループからも独立して動作することができる。行ドライバ・チップレットと列ドライバ・チップレット、２３Ａ、２３Ｂ、２３Ｃ、２３Ｄ、２０Ａ、２０Ｂ、２０Ｃ、２０Ｄは、表示領域１１に位置し、図において、列ドライバ・チップレット２０Ｂ、２０Ｃ、２０Ａ、２０Ｄは、列ドライバ・チップレット２０Ａ、２０Ｂ、２０Ｃ、２０Ｄの上のピクセル・グループ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄを駆動する。一方、行ドライバ・チップレット２３Ａ、２３Ｂ、２３Ｃ、２３Ｄは、行ドライバ・チップレット２３Ａ、２３Ｂ、２３Ｃ、２３Ｄの左にあるピクセル・グループ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄを駆動する。例えば、ピクセル・グループ３２Ａは、列ドライバ・チップレット２０Ａと行ドライバ・チップレット２３Ａによって制御される。ピクセル・グループ３２Ｂは、列ドライバ・チップレット２０Ｂと行ドライバ・チップレット２３Ｂによって制御される。ピクセル・グループ３２Ｃは、列ドライバ・チップレット２０Ｃと行ドライバ・チップレット２３Ｃによって制御される。ピクセル・グループ３２Ｄは、列ドライバ・チップレット２０Ｄと行ドライバ・チップレット２３Ｄによって制御される。なお、列ドライバ・チップレットによって制御される列電極１６の数は、行ドライバ・チップレットによって制御される行電極１２の数と異なることができる。行ドライバ・チップレット２３Ａ、２３のＢ、２３Ｃ、２３Ｄと、列ドライバ・チップレット２０Ａ、２０Ｂ、２０Ｃ、２０Ｄとは、このように異なるサイズであるか、あるいは、異なる数の接続パッドを有するか、異なる数の電極を駆動する。
【００２６】
代替の実施形態の図２Ｂを参照すると、デバイスは、基板１０の上で表示領域１１の中に形成された４つのピクセル・グループ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄを有し、各々のピクセル・グループ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄは、別々のグループ列１６と、別々の列ドライバ・チップレット２０Ａ、２０Ｂ、２０Ｃ、２０Ｄとを、それぞれ、有する。同じ行の行電極１２は、しかしながら、複数のピクセル・グループの間で共有され、複数の行ドライバ・チップレットによって同一の信号で共通して駆動される。各々の行電極１６は、ピクセル・グループ３２Ａと３２Ｂ全体で電気的に連続的である。同様に、各々の行電極１６は、ピクセル・グループ３２Ｃと３２Ｄ全体で電気的に連続的である。行ドライバ・チップレットと列ドライバ・チップレットは、表示領域１１に位置し、図において、各々の列ドライバ・チップレットは、それのすぐ上に位置するピクセル・グループを駆動する。図２Ｂは、行電極が水平に隣接したピクセル・グループ組の間で共有されることにおいて、図２Ａと異なっている。例えば、ピクセル・グループ３２Ａは、列ドライバ・チップレット２０Ａと行ドライバ・チップレット２３Ａと２３Ｂによって制御される。ピクセル・グループ３２Ｂは、列ドライバ・チップレット２０Ｂと行ドライバ・チップレット２３Ａと２３Ｂによって制御される。ピクセル・グループ３２Ｃは、列ドライバ・チップレット２０Ｃと行ドライバ・チップレット２３Ｃと３２Ｄによって制御される。ピクセル・グループ３２Ｄは、列ドライバ・チップレット２０Ｄと行ドライバ・チップレット２３Ｃと２３Ｄによって制御される。この実施の形態では、行ドライバ・チップレット２３Ａと２３Ｂは、同一の信号を出力しなければならず、行ドライバ・チップレット２３Ｃと２３Ｄは、同一の信号を出力しなければならない。同様に、正しい行の上に画像情報が適切に表示されるように、列ドライバ・チップレット２０Ａは、列ドライバ・チップレット２０Ｂで調整されなければならず、列ドライバ・チップレット２０Ｃは、列ドライバ・チップレット２０Ｄで調整されなければならない。電気的に共通の行電極を平行に有する２つの行ドライバ・チップレットを用いて、行電極を共有するピクセル・グループ（例えば、３２Ａと３２Ｂ、または、３２Ｃと３２Ｄ）間の行電極における電流の分布を改善することができる。
【００２７】
本願発明の別の実施形態の図２Ｃを参照すると、デバイスは、基板１０の上で表示領域１１の中に形成された４つのピクセル・グループ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄを有する。各々のピクセル・グループ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄは、別々のグループ列電極１６と、別々の列ドライバ・チップレット２０Ａ、２０Ｂ、２０Ｃ、２０Ｄとを、それぞれ、有する。行電極１２は、しかしながら、複数のピクセル・グループの間で共有されて、単一の行ドライバ・チップレットによって共通して駆動される。行ドライバ・チップレットと列ドライバ・チップレット２３Ａ、２３Ｂ、２０Ａ、２０Ｂ、２０Ｃ、２０Ｄと表示領域１１に位置し、図において、列ドライバ・チップレット２０Ａ、２０Ｂ、２０Ｃ、２０Ｄは、各々、その上のピクセル・グループを駆動し、一方、各々の行ドライバ・チップレットは、その左の行電極を駆動する。図２Ｃは、１つのみの行ドライバ・チップレットが行電極を駆動することにおいて、図２Ｂと異なっている。例えば、ピクセル・グループ３２Ａは、列ドライバ・チップレット２０Ａと行ドライバ・チップレット２３Ａによって制御される。ピクセル・グループ３２Ｂは、列ドライバ・チップレット２０Ｂと行ドライバ・チップレット２３Ａによって制御される。ピクセル・グループ３２Ｃは、列ドライバ・チップレット２０Ｃと行ドライバ・チップレット２３Ｂによって制御される。ピクセル・グループ３２Ｄは、列ドライバ・チップレット２０Ｄと行ドライバ・チップレット２３Ｂによって制御される。この実施の形態では、列ドライバ・チップレット２０Ａと２０Ｂは、調整されなければならず、列ドライバ・チップレット２０Ｃと２０Ｄは、調整されなければならない。単一の行ドライバ・チップレットを使用して、行ドライバ・チップレットの数を減らすことができる。
【００２８】
本願発明の別の実施形態における図２Ｄについては、デバイスは、基板１０の上で表示領域１１の中に形成された２つのピクセル・グループ３２Ａと３２Ｂを有する、各々のピクセル・グループ３２Ａ、３２Ｂは、別々のグループ行電極１６と、別々の列ドライバ・チップレット２０Ａ、２０Ｂとを、それぞれ有する。行電極１６は、各々のピクセル・グループ３２Ａ、３２Ｂに対して１つである。各々のグループの行電極１６は、２つの独立した行ドライバ・チップレットによって共通して駆動される。例えば、ピクセル・グループ３２Ａは、列ドライバ・チップレット２０Ａと行ドライバ・チップレット２３Ａと２３Ｂによって制御される。ピクセル・グループ３２Ｂは、列ドライバ・チップレット２０Ｂと行ドライバ・チップレット２３Ｃと２３Ｄによって制御される。行電極に対する複数の行ドライバ・チップレットを使用することによって、電極における電流分布を改善することができる。
【００２９】
本願発明の別の実施形態の図２Ｅを参照すると、デバイスは、基板１０の上で表示領域１１の中に形成された４つのピクセル・グループ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄを有する。各々のピクセル・グループ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄは、別々のグループ列電極１６と、別々の行ドライバ電極１２と有する。各々のピクセル・グループ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄは、別々の列ドライバ・チップレットと別々の行ドライバ・チップレットを有する。この実施の形態では、しかしながら、行ドライバは、２つの電気的に接続したチップレットを備える。ピクセル・グループ３２Ｂに対する行ドライバは、例えば、チップレット２３Ｂ１、および、チップレット２３Ｂ２を備える。同様に、ピクセル・グループ３２Ｄに対する行ドライバは、例えば、チップレット２３Ｄ１、および、チップレット２３Ｄ２を備える。チップレット・ペアは、一緒に動作して、１つのチップレットから次のチップレットへ、行可能信号をシフトすることによって、１つのピクセル・グループのグループ行電極を制御する。図では、２つのチップレットを示しているが、本願発明の他の実施形態において、３つ、４つ、またはそれより多くのチップレットを、直列に接続して、単一の回転シリアル・シフトレジスタを形成することができる。ピクセル・グループ３２Ａと３２Ｃも、２つのチップレットから成る行ドライバを有する。例えば、列ドライバ・チップレットによってサポートされる列電極によって定義されるピクセルの数が、単一の行ドライバ・チップレットによってサポートすることができる行電極の数より大きい場合には、これは有用である。行ドライバ・チップレットの回路複雑さが列ドライバ・チップレットの回路複雑さより大きい場合、あるいは、行ドライバ・チップレットの接続パッドの数が、列ドライバ・チップレットにおける接続パッドの数より少ない場合に、このようなことが起こる。ピクセル・グループにおいて行電極１２の数を増やすことによって、ピクセル・グループと列ドライバ・チップレットの数を減らすことができる。図２Ｆは、１２のピクセル・グループ３２Ａ−３２Ｌを有する本願発明の実施形態を図示する。ピクセル・グループは、共通の行電極と共通の行ドライバ・チップレットを有するペア（例えば３２Ａ、３２Ｂ）として構成される。
【００３０】
図２Ｇは、１２のピクセル・グループ３２Ａ−３２Ｌを有する本願発明の実施形態を図示する。ピクセル・グループ３２Ａ−３２Ｆのグループ行電極は、ピクセル・グループ３２Ｇ−３２Ｌのグループ行電極のように、電気的に共通である。各々の行ドライバは、単一の回転シリアル・シフトレジスタを形成している２つのチップレットを備える。ピクセル・グループのペアは、行ドライバを共有する。したがって、回転シリアル・シフトレジスタの半分を備える３つのチップレットは、ピクセル・グループ３２Ａ−３２Ｆに対して共通した行電極の半分を駆動する一方、回転シリアル・シフトレジスタの残り半分を備える３つのチップレットは、ピクセル・グループ３２Ａ−３２Ｆに対して共通する行電極の残りの半分を駆動する。ピクセル・グループ３２Ｇ−３２Ｌも、同様に駆動される。この配列は、行電極において優れた電流分布を提供して、列ドライバ・チップレットの数を減らすという長所がある。有する列ドライバ・チップレットがより多いかより少なく、チップレットがより多いかより少ない、各々の回転シリアル・シフトレジスタを備える類似した配列は、本願発明の中に含まれる。列ドライバと行ドライバ・チップレットの数は、少なくともチップレットの電気特性、行および列電極の特性、行電極と列電極との共通部分によって形成されるピクセル素子のサイズ、および、ピクセルがデータで駆動される率（周波数）で決定される。
【００３１】
図２Ｂ、２Ｃおよび２Ｄは、各々の行ドライバによってサポートされたピクセル・グループの数が異なる、本願発明の種々の実施形態を図示する。一般に、特定のデバイスに対して、行および列電極容量と電圧降下を評価することによって、デバイスで行と列ドライバ・チップレットの数を決定することは、有用である。行と列ドライバ・チップレットの数は、デバイスの許容できる電気特性にしたがって選択することができる。列ドライバ・チップレットによってサポートされる列電極の数は、接続パッドの数と、列ドライバ・チップレットで構築することができる回路の量によっても制限される。同様に、行ドライバ・チップレットによってサポートされる行電極の数は、接続パッドの数と、行ドライバ・チップレットで構築することができる回路の量によって制限される。行と列チップレットの数は、デバイスの上で表示される信号に対して必要なリフレッシュ・レートによっても制限される。より高いリフレッシュ・レートが必要とされる場合には、行および列ドライバ・チップレットの数が増やされる。より低いリフレッシュ・レートが必要とされる場合には、行および列ドライバ・チップレットの数が減らされる。
【００３２】
図１０は、４つのピクセル・グループ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄの代替の平面図である。各々のピクセル・グループは、独立した行電極１６と列電極１２と、別々の列ドライバ・チップレット２０Ａ、２０Ｂ、２０Ｃ、２０Ｄと、行ドライバ・チップレット２３Ａ、２３Ｂ、２３Ｃ、２３Ｄとを有している。チップレット接続パッド２４は示されるが、チップレットまたは接続パッド間の接続配線、および電極はない。この図において、ピクセル・グループ３２Ａは、列コントローラ２０Ａと行コントローラ２３Ａで制御される。ピクセル・グループ３２Ｂは、列コントローラ２０Ｂと行コントローラ２３Ｂで制御される。ピクセル・グループ３２Ｃは、列コントローラ２０Ｃと行コントローラ２３Ｃで制御される。ピクセル・グループ３２Ｄは、列コントローラ２０Ｄと行コントローラ２３Ｄで制御される。ピクセル・グループの中、または、基板の上のチップレットの相対位置は、グループ列電極が、対応する列ドライバ・チップレットに適切に接続しており、グループ行電極が、対応する行ドライバ・チップレットに適切に接続している限り、重要ではない。
【００３３】
例えば、１６の電極に接続しているチップレットが構築された。行ドライバ・チップレットは、１２８の列からの電流をサポートすることができるともまた計算された。３色の４８０行、６４０列を有する表示装置は、９２１，６００の発光素子を有する。ストライプ構成では、これは、１，９２０列、４８０行と同等である。これゆえ、１２０の列ドライバ・チップレット（各々が１６の電極をサポートする）は、行方向において要求される。少なくとも３０の行ドライバ・チップレット（各々が１６の電極をサポートする）は、列方向において要求される。したがって、３６００の列ドライバ・チップレットと、４５０の行ドライバ・チップレット（３０×１９２０／１２８）が要求され（１２０×３０）、合計で４０５０のチップレットである。４−素子（ＲＧＢＷ）ピクセルを有する高解像度デバイス（単純さのために、２０４８×１０２４であるとする）に対してチップレットにつき３２の電極接続を用いたより大きなデバイス設計においては、８１９２×１０２４の発光素子の配列が、制御されなければならない。この設計をサポートするために、２５６の列ドライバ・チップレットがデバイスの幅方向に必要であり（２０４８×４／３２）、３２の行ドライバ・チップレットがデバイスの高さ方向に要求される（１０２４／３２）。したがって、８１９２の列ドライバ・チップレットが必要である（２５６×３２）。各々の行ドライバ・チップレットが２５６列をサポートできると仮定すると、１０２４の行ドライバ・チップレットが要求され（８１９２×３２／２５６）、合計９２１６のチップレットである。２つのチップレット（例えば、図２Ｅの場合のように）から成っている回転シリアル・シフトレジスタが採用されるならば、列ドライバ・チップレット・ドライブは、より長い配線を駆動し、より多くのピクセルを制御しなければならない。しかし、より少ないチップレットを採用する必要がある。例えば、回転シリアル・シフトレジスタが、各々３２の電極接続を有する２つのチップレットで６４の行を制御する場合には、５１２０のチップレットだけが必要である（４０９６の列ドライバ・チップレットと１０２４の行ドライバ・チップレット）、しかし、ピクセル・グループは二倍大きい。
【００３４】
行をスキャンすることによって制御されるどんなピクセル配列においても、フリッカは、懸念事項である。典型的には、受動マトリックス・ディスプレイ・デバイスは、およそ１００の行に限られている。それより多くの行が含まれる場合には、ドライバは、認識できるフリッカを防ぐのに十分速い行を通してサイクルすることができない。これとは対照的に、本願発明は、電極を非常により速い速度で制御することができるように、電極長を、大幅に減らしているという利点を提供する。さらに、別々に制御されたピクセル・グループを形成することによって、複数の行が、同時に有効にされることができ、シーケンシャルに駆動される行の数より大幅に減らすことができる。したがって、本願発明を用いて、優れた画質を提供する非常に大きなピクセル配列を構築することができる。アクティブマトリックス薄膜トランジスタは、いずれも、基板の上に（典型的には高温で）構築する必要がないので、製造原価は、大幅に下げることができ、例えば、柔軟なプラスチック基板など、より広い種類の基板材料を採用することができる。
【００３５】
本願発明の実施形態において、行ドライバは、一度に単一の行電極を選択するための回転シリアル・シフトレジスタを含む。図３を参照すると、単純化した回路図は、行ドライバにおいて、４つの行を制御するためのメカニズムを図示する。行ドライバは、単一の列と、単一行を次第にユニークに使用可能にする行選択信号を受信するシフト回路を有効にするリセット信号に反応するリセット回路を含む。各々のシフトレジスタのデータは、次の連続的に接続したシフトレジスタ２９にシフトされるように、一連の４つのシフトレジスタ２９は、接続されている。シフトレジスタ２９の全てへの行選択信号（シフトレジスタ・クロックと同等）の適用で、最後のシフトレジスタ２９のデータは、最初ものへ転送される。これゆえ、この回路は、回転シリアル・シフトレジスタ２７を提供する。リセット信号は、１にセットされる最初のもの以外はシフトレジスタの全てをゼロにセットする。１を有しているシフトレジスタ２９は、回転シリアル・シフトレジスタ２７を通して、１の値がシフトし、各々の行が次第に有効にされ、一度に、１つの行Ｒ１、Ｒ２、Ｒ３、Ｒ４のみが有効にされるように、対応する行（Ｒｌ、Ｒ２、Ｒ３、Ｒ４）を有効にする。（当該技術領域で知られていているように、イネーブル信号とディスエーブル信号は、高−低、０−１、のいずれかでありえ、ここに記述される信号レベルは、交換することができる。）
【００３６】
一連のシフトレジスタの最後のものからの出力が、一連のシフトレジスタの最初のものの入力に接続しているが、本願発明は、そのような実施形態に限られていない。例えば、最後のシフトレジスタ内のデータ値が最初のものにシフトされるとき起こるように、リセット信号は、シフトレジスタを同一の状態にセットするために、定期的に採用することができる。リセット信号を定期的に採用することによって、最後のシフトレジスタから最初のシフトレジスタへの電気的接続を省略することができる（このため、破線として示されている）。これによって、行ドライバの配線複雑さを減らすことができる。回転シリアル・シフトレジスタを形成するために複数のチップレットを採用する場合には、この配列は特に有用である。この場合、省略された、最後のシフトレジスタから最初のものへの電気的接続は、チップレットの外側に、基板の上に配線しなければならないからである。さらに、複数のチップレット回転シリアル・シフトレジスタの実施形態において、使用可能値に対する回転シリアル・シフトレジスタを備える接続された一連のチップレットにおける最初のチップレットの最初のレジスターだけをセットすることは、有用である。チップレットの残りは、使用不能値に対するチップレットの中の最初のレジスターをセットすることができる。
【００３７】
図４を参照すると、図３に示される回路のより詳細な実施形態において、本願発明の実施形態によって、（図３の中の、４つのシフトレジスター２９ではなく）２ｔｓの連続的に接続するシフトレジスタ２９Ａ、２９Ｂが、図示される。第２のシフトレジスタ２９Ｂの出力は、（接続Ｄで示されるように）最初のシフトレジスタ２９Ａに接続している。二相クロックが、タイミング図が示すように採用される。各々のシフトレジスタ（例えば２９Ａ）は、２つのコンデンサ（例えば、６１Ａ、６２Ａ）と、シリアル・シフト回路を形成する４つのトランジスタ（例えば５２Ａ、５３Ａ、５４Ａ、５５Ａ）とを含むリセット回路を形成しているリセットトランジスタは、回路をリセットして、行電極を駆動するために採用される。ｃｌｋ１が高く、ｃｌｋ２が低い（ｃｌｋ１はｃｌｋ２の逆である）とき、リセット信号がトランジスタ５１Ａに適用される場合、最初のコンデンサ６１Ａがチャージされ、トランジスタ５２Ａがオンにされ、第２のコンデンサ６２Ａがチャージされて、トランジスタ５３Ａがオンにされる。これにより、シフトレジスタ２９Ｂに、高信号を供給する。行を制御しているトランジスタ５５Ａもまた、オンにされ、唯一行Ｒ１を有効にする。同一のリセット信号がトランジスタ５１Ｂを通してシフトレジスタ２９Ｂに印加される場合、コンデンサ６１Ｂ、６２Ｂがディスチャージされ、トランジスタ５３Ｂがオンにされ、行を制御しているトランジスタ（５５Ｂ）が、行Ｒ２をオフにし、信号Ｄは、ローに設定されるように、トランジスタ（５２Ｂ、５４Ｂ）は、ローに引かれる（同一のリセット回路は、最初のシフトレジスタ２９Ａを、回転シリアル・シフトレジスタのマルチ・チップレット実施形態において、ロー値に設定するのに用いることができる。）
【００３８】
リセット信号は、次に、ゼロに戻り、ｃｌｋ２使用可能（ｃｌｋ１使用不能）となる。トランジスタ５６Ｂを通してシフトレジスタ２９Ｂに提供される信号は、次に、コンデンサ６１Ｂをチャージし、トランジスタ５２Ｂをオンにする。これとは対照的に、信号Ｄはトランジスタ５６Ａによってコンデンサ６１Ａをドレインし、トランジスタ５２Ａをオフにする。ｃｌｋ１が、その後、使用可能で、ｃｌｋ２使用不能であるとき、第１のコンデンサ６１Ｂに保存された値は、第２のコンデンサ６２Ｂへ転送される。こうして、１つのシフトレジスタ２９Ａから次のもの２９Ｂへの完全なデータ・シフトを実行する。それから、行Ｒ１は無効にされ、行Ｒ２が有効にされる。よって、図４の実施形態は、多相クロック信号でシフトされるダブルバッファ・レジスタ２９Ａ、２９Ｂを有する回転シリアル・シフトレジスタ２７を図示する。図５は、回転シリアル・シフトレジスタを備えた４つの連続的に接続されたダブルバッファ多相シフトレジスタ２９を有する同一の回路を図示する。その回路は、望むだけ多くの行をサポートするさらに多くのシフトレジスタ２９に拡張することができ、行ドライバ・チップレットまたは一連の行ドライバ・チップレットに適合することができる。回転連続的に接続されたシフトレジスタは、別のチップレットにデータをパスすることができ、終わりのレジスターが、最初のレジスターの上の入力に接続している限り、そのシフトレジスタを所望なだけ長くすることができる（図２Ｅを参照）。
【００３９】
図６においては、本願発明の実施形態による列ドライバ・チップレット回路２０が、図示されている。図６で示すように、列ドライバ・チップレット回路２０は、２つのデータ値レジスタ２６を含み、各々のデータ値レジスタ２６は、少なくとも、前記列ドライバ・チップレットが接続される前記ピクセル・グループにおいて列が存在するだけの数のアナログデータ値を格納している。このケースでは、４つのデータ値レジスタが、４つの列電極を制御することができるチップレットに対して、図示されている。データ値レジスタ２６は、シリアルレジスタであって、データ値は、クロック信号によって制御されたレジスター２６にデータをシフトすることによって、シリアル・データ値レジスタ２６に格納される選択信号は、データがどのデータ値レジスタ２６に転送されるかについて、データがどの列電極ドライバに示されるかについて制御する。
【００４０】
列ドライバ・チップレット２０のために有用な回路のより詳細な回路図が、図７の中で図示される。クロック信号によって、２つの連続的に接続されたアナログシフトレジスタが制御される。アナログ・シフトレジスタは、当該技術領域では知られており、たとえば、ＣＣＤとＣＭＯＳイメージャで採用されてる。それらは、（コンデンサまたは半導体ウェルにおけるチャージによって表される）アナログ値を、１つのレジスターから次のものまでシフトするために、多相クロックを、典型的には採用する選択信号とその逆は、アナログ・データがトランジスタ７０を通してシフトされるデータ値レジスタを選択する。同様に、選択トランジスタ７２は、各々のデータ値レジスタにおけるアナログ・データ値を、ピクセル・グループの列電極Ｃ、Ｃ２、Ｃ３、Ｃ４を駆動する列電極ドライバに示す。なお、列ドライバ・チップレットは、データ値の全体の行が、選択されないデータ値レジスタと、データ値レジスタのデータが列電極の出力に対して選択されるようにスイッチされた選択信号と、そのクロック信号を使用しているデータでロードした他のデータ値レジスタとを通してシフトされることができるように、連続的に接続することができる。このように、データ値は、交互にロードされ、単純で効率的な方法で列電極の上へ駆動される。
【００４１】
列ドライバ・チップレット・データ値レジスタ２６においてデータを選択するのに用いられる信号は、行ドライバ回転シリアル・シフトレジスタ２７をシフトするために採用することができるものと同一の信号であることに留意することは有用である。
【００４２】
図６で図示されるように、列ドライバ・チップレット回路２０は、２つのシリアルシフトレジスタ２７からデータ出力を代替的に選択することができる。図１１で図示される本願発明の代替の実施形態において、１つのシリアルシフトレジスタ２７は、チップレット、および、選択信号の印加に際してシフトされたデータを格納するために用いるレジスターにデータをシフトするために採用されることができ、格納データは、次のデータ・セットがシリアルシフトレジスタにシフトされる間、列電極を制御するのに用いることができ、この実施形態は、チップレットで要求される回路の量を減らすことができるという長所がある。
【００４３】
本願発明は、先行技術対してコストの削減を提供する。従前の、アクティブマトリックス・バックプレーンは、比較的低性能で高価な薄膜半導体材料を採用している。行ドライバ・チップレットは、同数の接続パッドを有する必要はなく、また、接続パッドのレイアウトと同一である必要もない。そのうえ、行ドライバ・チップレットが駆動する行の数は、列ドライバ・チップレットが駆動する列の数と同じである必要はない。行ドライバと列ドライバ・チップレットは、それらが対応する行または列電極に電気的に接続しているかぎり、多種多様な場所に配置することができる。場所は、一般に、チップレットに電気的接続の配線経路を提供するように、採用される製造プロセスに適切な必要な位置余裕があるようにチップレットを互いから間隔を置いて配置するように、選択される。そのうえ、行ドライバ・チップレットのテクノロジー、プロセス、または、構造は、列ドライバ・チップレットのテクノロジー、プロセス、または構造と異なることがありえる。「構造」によって、行と列ドライバ・チップレットを構築するために採用されるプロセス制限、材料、そして、製造プロセスを意味する。例えば、他がアナログを採用しているが、１つのチップレットは、デジタル設計、プロセスと材料を採用することができる。代替的に、他が比較的低電圧を採用しているが、１つのチップレットは、比較的高電圧設計、プロセス、そして、材料を採用することができる。また、他が異なる材料またはドーピングを採用しているが、１つのチップレットは、半導体基板材またはドーピング（例えば、ｎ−またはｐ−ドーピング）を採用することができる。チップレットは、また、異なる回路図を採用することもできる。独立したドライブ方向を制御しているチップレットは、画像データを受けるために回路を要求し、出力ごとの画像データに対して１つ以上のメモリーロケーションを要求し、より小さな線幅半導体プロセスで実装される場合に比較的小さな電流と機能をよりよく制御する。共通のドライブ方向を制御しているチップレットは、画像データを受信しないか、画像データ・メモリーを要求しない、しかし、より広い線幅半導体プロセスで実装される場合には、比較的大きな電流に切り替えることを要求し、したがってよりよく機能することを要求する。
【００４４】
本願発明の更なる実施形態において、チップレット接続パッド２４は、行または列電極１６、１２に直接接続することができる。しかしながら、そのような接続は、チップレットを必要以上に、大きくすることがありえる。本願発明の別の実施形態において、チップレットは、チップレットの端を行または列電極に合わせることを含んで、ピクセル・グループと基板に関してどんな方向にでも整列することができる。実際に、異なるチップレットは、違って整列することができる。そのうえ、表示装置は、基板に分散する、複数の行ドライバ・チップレットと、別々の複数の列ドライバ・チップレットとを含むことができる。各々のチップレットは、長い大きさと短い大きさを有し、列ドライバ・チップレットの長い大きさは、行ドライバ・チップレットの長い大きさに対して直角である。そのような配列は、単一の層、たとえば金属層でバスのルーティングを容易にする。チップレットは、長方形の２つの対向する側がその他の２つの対向する側より長い長方形でありえる。長辺と短辺を有する大きなアスペクト比を有するチップレットを定める。チップレットの長辺は、行電極または列電極と同じ方向に整列することができる。例えば、行ドライバ・チップレットの長辺を列電極に整列させ、列電極の長辺を行電極に整列させることことは役に立つことがありえる。
【００４５】
接続パッドは、行電極への配線に接続することができる。ビアを、１つの配線層から別の配線層に、または接続パッドに接続するために採用することができ、列電極との電気ショートを避けるために、例えば、列電極間に形成する。かなりの配線が、接続パッドを行電極と列電極に電気的に接続するのに必要でありえるので、上部エミッタ構成は好まれ、その上部の電極は透明で、下部の電極は反射するものでありえる。基板は、また、不透明でもありえる。
【００４６】
チップレットは、比較的より短い近隣の側より長いチップレットの比較的長い側に沿って接続パッド２４の単一の行または複数の行を有することができる。行ドライバ・チップレットの回路は、列ドライバ・チップレットにおける回路と異なることがありえる。特に、行ドライバは、低いデータ・レートを有する非常に単純な回路を採用することができるが、列ドライバと比較して、大きな電流をスイッチすることができる。そのうえ、行ドライバ・チップレットによって制御される行の数は、列ドライバ・チップレットによって駆動される列の数と異なることがありえる。これゆえ、異なる回路が、異なるドライバで使用することができ、または、異なるドライバをつくるために、異なる製造プロセスまたはテクノロジーさえ採用される。
【００４７】
チップレットは、単一バスまたは複数のバスを通して外部コントローラに接続していることができる（明快さのために、図面には示されない）。バスは、シリアル、パラレル、またはポイント・ツー・ポイント・バスでもよく、デジタルでも、アナログでもありえる。シリアル・バスは、電気的に切り離された電気的接続の上でデータが１つのチップレットから次チップレットまで再送信されるものである。一方、パラレル・バスは、電気的に共通な電気的接続の上でデータがチップレットの全てに同時にブロードキャストされるものである。バスは、例えば、電源、グラウンド、データまたは選択信号など、信号を提供するために、チップレットに接続している。１つ以上のコントローラに別々に接続している複数のバスを採用することができる。
【００４８】
動作において、表示装置のニーズにしたがってコントローラは、情報信号を受信して、処理し、デバイスの各々のチップレットへ１つ以上のバスを通して、処理された信号と制御情報を送る。処理された信号は、関連した行および列ドライバ・チップレットに対応する各々の光放出ピクセル素子のための輝度情報を含む。輝度情報は、各々の光放出ピクセル素子に対応するアナログまたはデジタル記憶素子に格納されることができる。つぎに、チップレットは、それらが接続されている行電極と列電極を順次起動させる。ピクセルに対する行および列電極の両方が起動されるときに、光を放出するために行電極と列電極によって定義されるピクセルの中を電流が流れることができる。典型的には、行電極のグループ全体またはピクセル・グループの中の列電極のグループは、グループ列電極と１つの行電極の全てを一度に起動させることによって同時に起動する（または、逆もまた同じ）。行における各々のピクセルに対して所望の個々の輝度を提供するために、列電極が制御される。そして、第２の行が選択され、行の全てが起動するまで、このプロセスが繰り返され、ピクセルの全てが光を放出する。このプロセスは繰り返すことができる。別々のピクセル・グループは、独立して機能することができる。「行」と「列」の指定が任意であり、そして、行電極と列電極の機能を逆にすることができることに留意する。
【００４９】
表示装置の別々の行（または列）の順次活性化がフリッカを誘発する可能性があるが、多  重独立して制御されるピクセル・グループを採用して、各々の別々に制御されたピクセル・グループにおける行または列の数を減らすことができる。ピクセル・グループは同時に活性化されるので、フリッカを大幅に減らすことができる。そのうえ、グループ行電極とグループ列電極をピクセル・グループの内部だけで接続することができるので、グループ行電極とグループ列電極を、短くでき、チップレットにおける電極容量と抵抗と、ハイパワー駆動回路の必要を減らし、ディスプレイの電力消費を減らすことができる。これゆえ、各々のピクセル行（または列）が光を放出する時の部分が増やされ、フリッカは減少し、電流密度は望ましい輝度に減少する。
【００５０】
バスは、タイミング（例えばクロック）、データ信号、選択信号、電力接続、またはグランド接続を含む種々の信号を供給することができる。信号はアナログまたはデジタルでありえ、たとえばデジタル・アドレスまたはデータ値である。アナログ・データ値は、チャージとして供給されることができる。格納レジスタはデジタルでありえ、（たとえば、フリップフロップを備える）、あるいは、アナログでもあり得る（たとえば、チャージを格納するコンデンサを備える）。
【００５１】
本願発明の種々の実施形態において、基板に分散する行ドライバまたは列ドライバ対は同一でありえる。しかしながら、一意的な同定値、すなわちＩＤは、各々のチップレットと関連することができる。ＩＤは、チップレットが基板の上に位置する前、あるいは、好適には後に割り当てることができる。ＩＤは、基板の上でチップレットの相対位置を反映することができる、すなわち、ＩＤは、アドレスでありえる。例えば、行か列において１つのチップレットからの次のチップレットにカウント信号をパスすることによって、ＩＤを割り当てることができる。別々の行あるは列ＩＤ値を使用することができる。
【００５２】
コントローラはチップレットとして実装することができ、基板に固定される。コントローラは、基板の周辺に配置することができ、あるいは、基板の外部に置くこともでき、従来の集積回路から成ることができる。
【００５３】
本願発明の種々の実施形態によって、この対は、種々の方法で、たとえば、チップレットの長さ方向に沿って１、２列の接続パッドを有するように構築することができる。相互接続バスと配線は、種々の材料から形成されることができ、デバイス基板の上で付着のための種々の方法を使用することができる。例えば、相互接続バスと配線は、蒸着あるいはスパッタの金属、たとえばアルミニウムまたはアルミニウム合金でありえる。代替的に、相互接続バスと配線は、硬化伝導インクまたは金属酸化物でできていることがありえる。１つのコスト的に有利な実施形態において、相互接続バスと配線は、単一の層で形成される。
【００５４】
大きなデバイス基板、例えば、ガラス、プラスチック、またはホイルを採用して、デバイス基板の上に規則的な配列で複数のチップレットを有するマルチ・ピクセル・デバイス実施形態のために、本願発明は特に有用である、各々のチップレットは、チップレットの回路によって、制御信号に応じて、デバイス基板１０の上に形成される複数のピクセルを制御することができる。個々のピクセル・グループまたは複数のピクセル・グループは、ディスプレイ全体を形成するためにアセンブルすることができるタイル素子に配置することができる。
【００５５】
本願発明にしたがって、対は、基板の上に分散したピクセル制御要素を提供する。チップレットは、デバイス基板と比較して相対的に小さな集積回路であり、独立した基板の上で形成された配線を含む回路、接続パッド、例えば、抵抗器またはコンデンサなどの受動素子、あるいは、例えばトランジスタまたはダイオードなどのアクティブ素子を含む。チップレットはディスプレイ基板とは別に製造され、次に、ディスプレイ基板に適用される。チップレットは、好適には、シリコンまたはシリコンオンインシュレーター（ＳＯＩ）ウエハーを使用して、半導体デバイスを製作する既知のプロセスを用いて製造される。各々のチップレットは、次に、デバイス基板へ付着される前に切り離される。したがって、各々のチップレットの結晶ベースは、デバイス基板と分離したチップレット回路がその上に配列される基板と考えることができる。したがって、複数のチップレットは、デバイス基板および互いに分離した対応する複数の基板を有する。特に、独立した基板は、ピクセルは形成された基板と別であり、独立のチップレット基板は、一緒に合わせても、デバイス基板より小さい。チップレットは、例えば、薄膜アモルファスあるいは多結晶けい素素子よりも、より高性能なアクティブ・コンポーネントを提供するために、結晶基板を有することができる。チップレットは、望ましくは、１００ｕｍ以下、より望ましくは、２０ｕｍ以下の厚さを有することができる。これにより、次に、従来のスピンコーティング技術を用いて適用されることができるチップレットの上に接着剤と平坦化材の形成を容易にする。本願発明の１つの実施形態によって、結晶シリコン基板の上で形成されるチップレットは、幾何学的な配列に配列され、粘着または平坦化材でデバイス基板に固着される。チップレットの表面の上の接続パッドは、各々のチップレットを信号配線、ピクセルを駆動する電動バス、および、行または列電極に接続するために採用され、チップレットは、少なくとも４つのピクセルを制御することができる。
【００５６】
チップレットが半導体基板で形成されるので、チップレットの回路は、最新のリソグラフィー・ツールを用いて形成することができる。そのようなツールを用いて、０．５ミクロン以下の特徴のサイズは、すでに利用可能である。例えば、最新の半導体製造ラインは、９０または４５ｎｍの走査線の幅を達成し、動作することができ、本願発明のチップレットを作る際に採用することができる。チップレットは、しかしながら、一旦ディスプレイ基板の上にアセンブルされたチップレットの上に提供される配線層に電気的接続をするために接続パッドも要求する。接続パッドは、ディスプレイ基板（たとえば５ｕｍ）の上で使用されるリソグラフィー・ツールの特徴サイズ、および配線層（たとえば＋／−５ｕｍ）へのチップレットのアライメントに基づいてサイズ設定をされなければならず、したがって、接続パッドは、例えば、パッドの間スペース５ｕｍで、１５ｕｍ幅でありえる。これは、パッドがチップレットで形成されるトランジスタ回路より一般にかなり大きいことを意味する。
【００５７】
パッドは、トランジスタの上のチップレットの上のメタライゼーション層で、一般に、形成されることができる。安い製造原価を可能にするために、できるだけ小さな表面積でチップレットを作ることが望ましい。
【００５８】
（例えば、結晶シリコンを備える）独立した基板を有するチップレットを採用することによって、（例えば、アモルファスであるか多結晶シリコン）基板の上で直接形成される回路より高いパフォーマンスの回路を有し、より高いパフォーマンスを有するデバイスが提供される。結晶シリコンがより高性能であるだけでなく、非常に小さい能動素子（例えば、トランジスタ）を有するので、回路サイズを非常に減らすことができる。たとえば、ユン、リー、ヤン、チャン（Ｙｏｏｎ，Ｌｅｅ，Ｙａｎｇ，ａｎｄ  Ｊａｎｇ）による「ＡＭＯＬＥＤ駆動におけるＭＥＭスイッチの新規の使用（Ａ  ｎｏｖｅｌ  ｕｓｅ  ｏｆ  ＭＥＭｓ  ｓｗｉｔｃｈｅｓ  ｉｎ  ｄｒｉｖｉｎｇ  ＡＭＯＬＥＤ）」，Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ  ｏｆ  ｔｈｅ  Ｓｏｃｉｅｔｙ  ｆｏｒ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｄｉｓｐｌａｙ，２００８，３．４，ｐ．１３に記載されているように、有用なチップレットは、また、マイクロ電気機械（ＭＥＭＳ）構造を使用して形成することもできる。
【００５９】
デバイス基板は、ガラスと、蒸着あるいはスパッタした金属または金属合金、例えば、アルミニウムまたは銀でできている当該技術分野で知られている写真平版の技術でパターンをつくられる平坦化層（例えば、樹脂）の上に形成することができる配線層から成ることができる。チップレットは、集積回路産業において充分に確立された従来の技術を使用して、形成することができる。
【００６０】
本願発明は、マルチ・ピクセル基盤を有しているデバイスで、採用することができる。特に、本願発明は、有機または無機のＬＥＤデバイスで実施することができ、特に情報表示デバイスで有用である。好適な実施形態において、本願発明は、小分子または重合ＯＬＥＤからなるフラットパネルＯＬＥＤデバイスで採用される。これは、１９８８年９月６日に発行された、Ｔａｎｇほかによる米国特許第４７６９２９２号、および、１９９１年１０月２９日に発行された、ＶａｎＳｌｙｋｅほかによる米国特許第５０６１５６９号に開示されているが、それに限定されるものではない。無機デバイス、例えば、多結晶半導体マトリックスで形成される量子ドットを採用すること（たとえば、Ｋａｈｅｎによる米国特許出願公報第２００７／００５７２６３号に教示されている）、および、有機あるいは無機のチャージ制御レイヤーを採用すること、または、ハイブリッド有機／無機のデバイスを採用することができる。有機あるいは無機の発光ディスプレイの多くの組合せとバリエーションは、上部エミッタ・アーキテクチャあるいは下部エミッタ・アーキテクチャのいずれかを有するアクティブマトリックス・ディスプレイを含むそのようなデバイスを製作するのに用いることができる。
【００６１】
本願発明は、特定の好適な実施形態に特に言及して詳述したが、バリエーションや変更は、本願発明の趣旨および範囲の中でもたらすことができることが理解されるべきである。
【符号の説明】
【００６２】
Ｃ１−Ｃ４    列
Ｒ１−Ｒ４    行
Ｄ    信号
８Ａ    列ドライバ・チップレット断面図
８Ａ’    列ドライバ・チップレット断面図
８Ｂ    行ドライバ・チップレット断面図
８Ｂ’    行ドライバ・チップレット断面図
１０    基板
１１    表示領域
１２    列電極
１２Ａ、１２Ｂ    列電極グループ
１４    発光材料
１５    光放出ダイオード
１６    行電極
１６Ａ    行電極グループ
１６Ｂ    行電極グループ
１８    接着材層
２０    列ドライバ・チップレット
２０Ａ    列ドライバ・チップレット
２０Ｂ    列ドライバ・チップレット
２０Ｃ    列ドライバ・チップレット
２０Ｄ    列ドライバ・チップレット
２１    行ドライバ
２２    回路
２３    行ドライバ・チップレット
２３Ａ    行ドライバ・チップレット
２３Ｂ    行ドライバチップレット
２３Ｃ    行ドライバチップレット
２３Ｄ    行ドライバチップレット
２３Ｂ１    チップレット
２３Ｂ２    チップレット
２３Ｄ１    行ドライバチップレット
２３Ｄ２    行ドライバチップレット
２４    接続パッド
２６    データ値レジスタ
２７    回転シリアル・シフトレジスタ
２８    チップレット基板
２９    シフトレジスタ
２９Ａ    シフトレジスタ
２９Ｂ    シフトレジスタ
３０    ピクセル
３２    ピクセル・グループ
３２Ａ    ピクセル・グループ
３２Ｂ    ピクセル・グループ
３２Ｃ    ピクセル・グループ
３２Ｄ    クセル・グループ
３２Ｅ    ピクセル・グループ
３２Ｆ    クセル・グループ
３２Ｇ    ピクセル・グループ
３２Ｈ    ピクセル・グループ
３２Ｉ    ピクセル・グループ
３２Ｊ    ピクセル・グループ
３２Ｋ    ピクセル・グループ
３２Ｌ    ピクセル・グループ
４０    コントローラ
５０    トランジスタ
５１Ａ、５１Ｂ    トランジスタ
５２Ａ、５２Ｂ    トランジスタ
５３Ａ、５３Ｂ    トランジスタ
５４Ａ、５４Ｂ    トランジスタ
５５Ａ、５５Ｂ    トランジスタ
５６Ａ、５６Ｂ    トランジスタ
６１Ａ、６１Ｂ    コンデンサ
６２Ａ、６２Ｂ    コンデンサ
７０    トランジスタ
７２    トランジスタ
【図１Ａ】
2013546012.tif 000003
【図１Ｂ】
2013546012.tif 000004
【図１Ｃ】
2013546012.tif 000005
【図１Ｄ】
2013546012.tif 000006
【図２Ａ】
2013546012.tif 000007
【図２Ｂ】
2013546012.tif 000008
【図２Ｃ】
2013546012.tif 000009
【図２Ｄ】
2013546012.tif 000010
【図２Ｅ】
2013546012.tif 000011
【図２Ｆ】
2013546012.tif 000012
【図２Ｇ】
2013546012.tif 000013
【図３】
2013546012.tif 000014
【図４】
2013546012.tif 000015
【図５】
2013546012.tif 000016
【図６】
2013546012.tif 000017
【図７】
2013546012.tif 000018
【図８Ａ】
2013546012.tif 000019
【図８Ｂ】
2013546012.tif 000020
【図９】
2013546012.tif 000021
【図１０】
2013546012.tif 000022
【図１１】
2013546012.tif 000023
【国際調査報告】
2013546012.tif 000024
2013546012.tif 000025