(57)【要約】  導電性コイルの製作方法。この方法は、コイル、通常、平面らせん状の導電性コイルを製作するために半導体製造プロセス（例えばＴＳＶ）を使用することを含む。【選択図】図６
2013504891.tif 000002
【特許請求の範囲】
【請求項１】
複数の導電性巻線および前記巻線の間の絶縁層を含むらせんにおいて、前記絶縁層は、周囲の電気絶縁性のバルク体から形成されるらせん状のトレンチを含み、前記導電性巻線は、前記らせん状のトレンチを少なくとも部分的に充填する導電性材料を含む、らせんと、
前記らせんへのおよび前記らせんからの接続線と、
を含むことを特徴とする電気コイルデバイス。
【請求項２】
請求項１に記載のデバイスにおいて、前記バルク体が、次の材料群、すなわち、シリコン、Ｐｙｒｅｘ、ポリマーのいずれかから形成されることを特徴とする、デバイス。
【請求項３】
請求項１に記載のコイルデバイスを含むことを特徴とする、電子回路装置。
【請求項４】
請求項３に記載の電子回路装置において、複数のコイルを含み、かつ電磁束結合を誘導するように作動することを特徴とする、電子回路装置。
【請求項５】
電気的に接続された請求項１に記載の電気コイルデバイスの積み重ね体を含むことを特徴とする、多段電気コイル装置。
【請求項６】
複数の導電性巻線および前記巻線の間の絶縁層を含むらせんを用意するステップであって、周囲の電気絶縁性のバルク体かららせん状のトレンチを形成することによって前記絶縁層を形成することと、前記らせん状のトレンチに導電性材料を少なくとも部分的に充填することによって前記導電性巻線を形成することとを含むステップと、
前記らせんへのおよび前記らせんからの接続線を設けるステップと、
を含むことを特徴とする、電気コイルデバイスの製作方法。
【請求項７】
請求項６に記載の方法において、前記らせん状のトレンチが前記バルク体を微小機械加工することによって形成されることを特徴とする、方法。
【請求項８】
請求項５に記載の多段電気コイル装置であって、さらに、前記層間の絶縁された電気接続線であり、微小機械加工によって形成される電気接続線をも含むことを特徴とする、多段電気コイル装置。
【請求項９】
請求項６に記載の方法において、一般的に前記巻線に平行な空気間隙が前記導電性材料内に設けられることを特徴とする、方法。
【請求項１０】
請求項６に記載の方法において、前記接続線がシリコン貫通ビア（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ：ＴＳＶ）技術によって形成されることを特徴とする、方法。
【請求項１１】
請求項６に記載の方法において、前記トレンチが前記導電性材料によって完全に充填されることを特徴とする、方法。
【請求項１２】
請求項５に記載の装置において、前記コイルデバイスを接続するためにＢＧＡ（ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）プロセスが使用されることを特徴とする、装置。
【請求項１３】
請求項６に記載の方法において、前記らせん状のトレンチを形成するためにシリコンエッチプロセスをも使用することを特徴とする、方法。
【請求項１４】
請求項１０に記載の方法において、前記バルク体が、少なくとも１つのらせん形体仕様に従って深いＳｉエッチを用いてパターン化されたバルクシリコンを含み、前記巻線は絶縁され、前記コイルは金属化され、そして、前記らせんへのおよび前記らせんからの接続線は前記らせんの両端部においてパターン化されることを特徴とする、方法。
【請求項１５】
請求項６に記載の方法において、前記接続線が微小機械加工によって形成されることを特徴とする、方法。
【請求項１６】
請求項１０に記載の方法において、前記コイルが、シード層プロセス、電気メッキプロセスおよび前面側研摩プロセスを用いて金属化されることを特徴とする、方法。
【請求項１７】
請求項６に記載の方法において、少なくとも１つのステップが半導体製造プロセスを使用することを特徴とする、方法。
【請求項１８】
請求項１７に記載の方法において、少なくとも１つのステップがＴＳＶ半導体製造プロセスを使用することを特徴とする、方法。
【請求項１９】
請求項１４に記載の方法において、前記らせんの形体仕様が、前記らせんの次の特性、すなわち、各巻線の断面、巻線の数およびピッチの少なくともいずれかを含むことを特徴とする、方法。
【請求項２０】
請求項９に記載の方法において、前記トレンチがらせん状の壁面を有し、前記空気間隙が、前記トレンチ全体における前記導電性材料の堆積ではなく、前記らせん状の壁面に隣接する部分のみにおける前記導電性材料の堆積によって設けられることを特徴とする、方法。
【請求項２１】
請求項１８に記載の方法において、前記らせんが中心のヘッド端部と周縁の末尾端部とを有し、かつ、前記使用は、前記らせんに対して少なくとも１つのシリコン貫通ビアを生成することによって少なくとも１つの電気接続端子を製造することを含むことを特徴とする、方法。
【請求項２２】
請求項２１に記載の方法であって、さらに、第２の平面らせん状の導電性コイルを製作するために半導体製造プロセスを使用し、それによって、それぞれ第１および第２コイル用の少なくとも第１および第２シリコン貫通ビアを画定すること、および、前記ビアを、前記第１コイルのヘッド端部を前記第２コイルの末尾端部に電気的に接続するために使用することをも含むことを特徴とする、方法。
【請求項２３】
請求項２２に記載の方法において、第１の複数の時計回りのらせん状導電性コイル、および第２の複数の反時計回りのらせん状導電性コイルを製作するために前記半導体製造プロセスを使用し、それによって、前記コイルに対するシリコン貫通ビアを画定し、そして、前記ビアを次の目的のために使用する、すなわち、前記第１の複数の時計回りのコイルの個別コイルのヘッド端部を前記第２の複数の反時計回りのコイルの個別コイルの端部に少なくとも一旦電気的に接続し、かつ、前記第２の複数の反時計回りのコイルの個別コイルのヘッド端部を前記第１の複数の時計回りのコイルの別の個別コイルの端部に接続し、それによって、隣接するコイルの各対が時計回りのコイルおよび反時計回りのコイルを含む導電性コイルの積み重ね体を生成するために使用することを特徴とする、方法。
【請求項２４】
請求項２１に記載の方法であって、さらに、少なくとも１つのシリコン貫通ビアを制御電子回路に接続するステップをも含む方法。
【請求項２５】
請求項１７または１８に記載の方法において、前記コイルが、バルク体の中に画定されるトレンチを含み、ここで、前記トレンチの深さは少なくとも４０ミクロンであることを特徴とする、方法。
【請求項２６】
請求項２０に記載の方法において、前記らせん状のトレンチがらせん状の壁面を有し、ここで、らせんを設ける前記ステップが、１対の撚り合わされたらせん状導電性コイルを製作することによって有効なコイル長さを延長することを含み、さらに、前記トレンチがトレンチ断面幅を有し、かつ、前記壁面は、それぞれ第１および第２導電性被膜で被膜処理され、前記第１および第２導電性被膜は合わせても前記トレンチ断面幅よりも薄く、それによって、前記撚り合わされたらせん状導電性コイルを画定するように、前記導電性被膜の間に非導電性の間隙が形成されることを特徴とする、方法。
【請求項２７】
電磁アクチュエータを含むことを特徴とする、請求項４に記載の装置。
【請求項２８】
請求項１４に記載の方法において、前記接続線が、前面不動態化層を生成するための前面側不動態化、前面不動態化層における接点の開口、ウエハ研摩／エッチング、裏面不動態化層を生成するための裏面側不動態化、および、裏面不動態化層における接点の開口を用いてパターン化されることを特徴とする、方法。
【請求項２９】
請求項６に記載の方法において、前記らせんが平面らせんを含むことを特徴とする、方法。
【請求項３０】
請求項２０に記載の方法において、前記壁面の被膜処理が電気メッキプロセスによって行われることを特徴とする、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
２００９年１２月１０日に公開された「ジンバル式走査微小ミラー装置（Ｇｉｍｂａｌｅｄ  ｓｃａｎｎｉｎｇ  ｍｉｃｒｏ−ｍｉｒｒｏｒ  ａｐｐａｒａｔｕｓ）」なる表題のＰＣＴ特許出願第ＰＣＴ／ＩＬ２００８／０００７４３号が同時係属中である。
【０００２】
本願は、「微小コイル装置、その設計および製作方法（ＭＩＣＲＯ  ＣＯＩＬ  ＡＰＰＡＲＡＴＵＳ、ＤＥＳＩＧＮ  ＡＮＤ  ＭＡＮＵＦＡＣＴＵＲＩＮＧ  ＭＥＴＨＯＤＳ  ＯＦ）」なる表題で２００９年９月１６日に出願された米国特許仮出願ＵＳＳＮ第６１，２４２，８１３号からの優先権を主張する。
【０００３】
本発明は、微小電気機械システム（ｍｉｃｒｏ−ｅｌｅｃｔｒｏ−ｍｅｃｈａｎｉｃａｌ  ｓｙｓｔｅｍｓ：ＭＥＭＳ）の分野および微小コイル装置に関する。
【背景技術】
【０００４】
微小コイル装置の従来技術および関連技術は以下の公開文献および文書に記述されている。すなわち、
１．Ｔａｉらに付与された米国特許第５，７２４，０１５号明細書、
２．Ｙｅｏらに付与された米国特許第６，５３５，０９８号明細書、
３．Ｌｉらに付与された米国特許第６，４９３，８６１号明細書、
４．Ｍｉｙａｍｏｔｏらに付与された米国特許第４，８１８，９６６号明細書、
５．Ｃｈａｔｔｅｒｊｅｅらに付与された米国特許第５，７１１，９１２号明細書、
６．Ｍｅｒｒｉｌｌらに付与された米国特許第５，６１０，４３３号明細書、
７．Ａｓａｄａに付与された米国特許第５，９１２，６０８号明細書、
８．Ｇｈｏｓｈらに付与された米国特許第６，１７１，８８６号明細書、
９．Ｎａｋａｇａｗａらに付与された米国特許第５，５４３，９５６号明細書、
１０．Ｒａｍｏｔに関わるＰＣＴ出願国際公開第２００８／０７２２４８号パンフレット
である。
【０００５】
イメージセンサーの生産はＴＳＶ技術を用いて行われてきたので、異なる機能ブロック統合のＴＳＶ技術の開発および実証が多く報告されている。例えば、
Ｓｉｔａｒａｍ  Ｒ  Ａｒｋａｌｇｕｄら、「ＶＬＳＩ  Ｔｅｃｈ．ダイジェスト版（ＶＬＳＩ  Ｔｅｃｈ．Ｄｉｇ．）」、２００９年、ｐ６８、
Ｋ−Ｗ  Ｌｅｅら、「ＩＥＤＭ  Ｔｅｃｈ．ダイジェスト版（ＩＥＤＭ  Ｔｅｃｈ．Ｄｉｇ．）」、２００９年、ｐ５３１、
Ｗｅｉ−Ｃｈｕｎｇ  Ｌｏら、「ＩＥＤＭ  Ｔｅｃｈ．ダイジェスト版（ＩＥＤＭ  Ｔｅｃｈ．Ｄｉｇ．）」、２００９年、ｐ７０、
が挙げられる。
【０００６】
ＣｕのＴＳＶによる３Ｄ相互接続は、Ｄ．Ｙ．Ｃｈｅｎらによって、「ＩＥＤＭ  Ｔｅｃｈ．ダイジェスト版（ＩＥＤＭ  Ｔｅｃｈ．Ｄｉｇ．）」、２００９年、ｐ３５３に記述されている。ＴＳＶ技術は機能デバイスと呼称できる。例えば、Ｊ．Ｈ．Ｋｌｏｏｔｗｉｊｋらは、「ＩＥＥＥ  ＥＤＬ（Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ）」、２００８年、第２９巻、ｐ７４０において、超高キャパシタンス密度において設計されたＴＳＶを報告している。もう１つの重要なＴＳＶ技術の応用は、例えばＭｉｔｓｕｍａｓａ  Ｋｏｙａｎａｇｉが「ＶＬＳＩ  Ｔｅｃｈ．ダイジェスト版（ＶＬＳＩ  Ｔｅｃｈ．Ｄｉｇ．）」、２００９年、ｐ６４に記述しているような異なる機能デバイスの統合である。
【０００７】
本明細書において言及されるすべての公刊文献および特許文書、並びに本明細書において直接的にまたは間接的に引用される公刊文献および特許文書の開示は、参照によって本願に組み込まれる。
【発明の概要】
【０００８】
多くの用途において電子デバイスとしてコイルが用いられる。特に、種々の電気回路用の電気誘導体として、あるいは非常に小型の電磁装置の部品として操作し得る非常に小型のコイル（すなわち微小コイル）を必要とする用途がある。このような用途の１つが、ＭＥＭＳ微小電磁アクチュエータ用の磁束のインダクタンス用コイルである。
【０００９】
電磁アクチュエータは、多くの用途における微小アクチュエータの実現において多数の利点を提供する。その力の密度が高いので、極端な条件においても作動し得るデバイスが得られるが、その高い力の密度は、その電気機械的応答が線形的であることおよびサイズが小型であることと並んで多くの用途において有利である。このような用途においては、コイルは、作動システムにおけるアクチュエータの磁束およびインダクタンスの結果を決定するので、決定的に重要な構成要素と言うことができる。
【００１０】
このため、本発明のいくつかの特定の実施態様に従って、複数の導電性巻線と、その巻線の間の絶縁層とを含む、らせんを含む電気コイルデバイスが提供される。この絶縁層は、周囲の電気絶縁性のバルク体から形成されるらせん状のトレンチを含んでおり、導電性巻線は、そのらせん状のトレンチを少なくとも部分的に充填する導電性材料を含む。電気コイルデバイスは、さらに、そのらせんへのおよびそのらせんからの接続線を含む。
【００１１】
さらに、本発明のいくつかの特定の実施態様に従って、バルク体が、次の材料群、すなわち、シリコン、Ｐｙｒｅｘおよびポリマーのいずれかから形成される。
【００１２】
また、本発明のいくつかの特定の実施態様に従って、上記のコイルデバイスを含む電子回路装置が提供される。
【００１３】
さらに、本発明のいくつかの特定の実施態様に従って、複数のコイルを含み、かつ電磁束結合を誘導するように作動する上記のような電子回路装置が提供される。
【００１４】
さらに、本発明のいくつかの特定の実施態様に従って、電気的に接続された上記のような電気コイルデバイスの積み重ね体を含む多段電気コイル装置が提供される。
【００１５】
なお、さらに、本発明のいくつかの特定の実施態様に従って、電気コイルデバイスの製作方法が提供される。この方法は、複数の導電性巻線と、その巻線の間の絶縁層とを含むらせんを用意するステップを含み、このステップは、周囲の電気絶縁性のバルク体かららせん状のトレンチを形成することによって絶縁層を形成することと、そのらせん状のトレンチに導電性材料を少なくとも部分的に充填することによって導電性巻線を形成することとを含む。この方法は、さらに、そのらせんへのおよびそのらせんからの接続線を設けるステップを含む。
【００１６】
さらに、本発明のいくつかの特定の実施態様に従って、らせん状のトレンチがバルク体を微小機械加工することによって形成される。
【００１７】
また、さらに、本発明のいくつかの特定の実施態様に従って、装置が、層間の絶縁された電気接続線であって、微小機械加工によって形成される電気接続線をも含む。
【００１８】
さらに追加的に、本発明のいくつかの特定の実施態様に従って、一般的に巻線に平行な空気間隙が導電性材料内に設けられる。
【００１９】
さらに、本発明のいくつかの特定の実施態様に従って、接続線がシリコン貫通ビア（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ：ＴＳＶ）技術によって形成される。
【００２０】
また、さらに、本発明のいくつかの特定の実施態様に従って、トレンチが導電性材料によって完全に充填される。
【００２１】
さらに、本発明のいくつかの特定の実施態様に従って、コイルデバイスを接続するためにＢＧＡ（ボール・グリッド・アレイ（ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ））プロセスが使用される。
【００２２】
また、さらに、本発明のいくつかの特定の実施態様に従って、この方法は、らせん状のトレンチを形成するためにシリコンエッチプロセスをも使用する。
【００２３】
さらに追加的に、本発明のいくつかの特定の実施態様に従って、バルク体が、少なくとも１つのらせん形体仕様に従って深いＳｉエッチを用いてパターン化されたバルクシリコンを含み、巻線は絶縁され、コイルは金属化され、そして、らせんへのおよびらせんからの接続線はらせんの両端部においてパターン化される。
【００２４】
さらに、本発明のいくつかの特定の実施態様に従って、接続線が微小機械加工によって形成される。
【００２５】
また、さらに、本発明のいくつかの特定の実施態様に従って、コイルが、シード層プロセス、電気メッキプロセスおよび前面側研摩プロセスを用いて金属化される。
【００２６】
さらに追加的に、本発明のいくつかの特定の実施態様に従って、少なくとも１つのステップが半導体の製造プロセスを使用する。
【００２７】
さらに、本発明のいくつかの特定の実施態様に従って、少なくとも１つのステップがＴＳＶ半導体製造プロセスを使用する。
【００２８】
また、さらに、本発明のいくつかの特定の実施態様に従って、らせんの形体仕様が、らせんの次の特性、すなわち、各巻線の断面、巻線の数およびピッチの少なくともいずれかを含む。
【００２９】
なお、さらに、本発明のいくつかの特定の実施態様に従って、トレンチがらせん状の壁面を有し、空気間隙が、トレンチ全体における導電性材料の堆積ではなく、らせん状の壁面に隣接する部分のみにおける導電性材料の堆積によって設けられる。
【００３０】
また、さらに、本発明のいくつかの特定の実施態様に従って、らせんが中心のヘッド端部と周縁の末尾端部とを有し、かつ、上述の使用は、らせんに対して少なくとも１つのシリコン貫通ビアを生成することによって少なくとも１つの電気接続端子を製造することを含む。
【００３１】
さらに追加的に、本発明のいくつかの特定の実施態様に従って、この方法が、また、第２の平面らせん状の導電性コイルを製作するために半導体製造プロセスを使用し、それによって、それぞれ第１および第２コイル用の少なくとも第１および第２シリコン貫通ビアを画定すること、および、そのビアを、第１コイルのヘッド端部を第２コイルの末尾端部に電気的に接続するために使用することをも含む。
【００３２】
さらに、本発明のいくつかの特定の実施態様に従って、第１の複数の時計回りのらせん状導電性コイル、および第２の複数の反時計回りのらせん状導電性コイルを製作するために半導体製造プロセスが使用され、それによって、コイルに対するシリコン貫通ビアが画定され、そして、そのビアが次の目的のために使用される。すなわち、第１の複数の時計回りのコイルの個別コイルのヘッド端部を第２の複数の反時計回りのコイルの個別コイルの端部に少なくとも一旦電気的に接続し、かつ、第２の複数の反時計回りのコイルの個別コイルのヘッド端部を第１の複数の時計回りのコイルの別の個別コイルの端部に接続し、それによって、隣接するコイルの各対が時計回りのコイルおよび反時計回りのコイルを含む導電性コイルの積み重ね体を生成するために、使用される。
【００３３】
さらに、本発明のいくつかの特定の実施態様に従って、この方法は、少なくとも１つのシリコン貫通ビアを制御電子回路に接続するステップをも含む。
【００３４】
また、さらに、本発明のいくつかの特定の実施態様に従って、コイルが、バルク体の中に画定されるトレンチを含み、その場合、そのトレンチの深さは少なくとも４０ミクロンである。
【００３５】
さらに追加的に、本発明のいくつかの特定の実施態様に従って、らせん状のトレンチがらせん状の壁面を有し、ここで、らせんを設けるステップが、１対の撚り合わされたらせん状導電性コイルを製作することによって有効なコイル長さを延長することを含み、さらに、トレンチがトレンチ断面幅を有し、かつ、その壁面は、それぞれ第１および第２導電性被膜で被膜処理され、その第１および第２導電性被膜は合わせてもトレンチ断面幅よりも薄く、それによって、撚り合わされたらせん状導電性コイルを画定するように、導電性被膜の間に非導電性の間隙が形成される。
【００３６】
さらに、本発明のいくつかの特定の実施態様に従って、装置が電磁アクチュエータを含む。
【００３７】
また、さらに、本発明のいくつかの特定の実施態様に従って、接続線が、前面不動態化層を生成するための前面側不動態化、前面不動態化層における接点の開口、ウエハ研摩／エッチング、裏面不動態化層を生成するための裏面側不動態化、および、裏面不動態化層における接点の開口を用いてパターン化される。
【００３８】
さらに、本発明のいくつかの特定の実施態様に従って、らせんが平面らせんを含む。
【００３９】
また、さらに、本発明のいくつかの特定の実施態様に従って、壁面の被膜処理が電気メッキプロセスによって行われる。
【００４０】
本明細書において提示されるらせん状の平面コイルの巻線は、例えば、一般的に円形に、丸めてもよいが、直線部分を含み得る長円形のような任意の他の適切な形状にしてもよい。
【００４１】
本発明のいくつかの特定の実施態様が以下の図面に表現されている。
【図面の簡単な説明】
【００４２】
【図１】図１は、先行技術の電磁アクチュエータの簡略化した断面図である。
【図２Ａ】図２Ａは、本発明のいくつかの特定の実施態様によるシリコン貫通ビア（ＴＳＶ）コイルの製造法のステップの簡略化したフロー図を示す。
【図２Ｂ】図２Ｂは、本発明のいくつかの特定の実施態様によるシリコン貫通ビア（ＴＳＶ）コイルの製造法のステップの簡略化したフロー図を示す。
【図２Ｃ】図２Ｃは、図２Ａおよび２Ｂの記号の説明である。
【図３】図３は、本発明のいくつかの特定の実施態様に従って作動する電気コイルデバイスの一般的な製作方法の簡略化したフローチャート図である。
【図４】図４は、本発明のいくつかの特定の実施態様に従って構成されかつ作動する４層のコイルを含むコイル構造の簡略化した断面図である。
【図５】図５は、本発明のいくつかの特定の実施態様に従って構成されかつ作動する二重巻線構成のコイル構造の簡略化した断面図である。
【図６】図６は、本発明のいくつかの特定の実施態様に従って構成されかつ作動する電気コイルデバイスの断面斜視図である。
【図７】図７は、本発明のいくつかの特定の実施態様に従って構成されかつ作動する電気コイルデバイスの断面図である。
【図８】図８は、本発明のいくつかの特定の実施態様に従って構成されかつ作動する電気コイルデバイスの平面図である。
【図９】図９は、複数の導電性巻線７２０と巻線間の絶縁層７３０とを含むらせん７１０の簡略化した平面図である。絶縁層は、周囲の電気絶縁性のバルク体かららせん状のトレンチを形成することによって製造され、さらに、そのらせん状トレンチに、図示のらせん状の空気間隙７４０を形成するように、導電性材料を部分的にのみ充填することによって導電性巻線が形成される。
【図１０】図１０は、第１の複数の時計回りのらせん状の導電性コイルと、第２の複数の反時計回りのらせん状の導電性コイルとを含むコイルの積み重ね体の簡略化した斜視図である。ここで、隣接するコイルの各対は、時計回りのコイルおよび反時計回りのコイルを含む。
【図１１Ａ】図１１Ａは、本発明のいくつかの特定の実施態様に従って構成されかつ作動する時計回りのらせん状の導電性コイルの簡略化した平面図である。
【図１１Ｂ】図１１Ｂは、本発明のいくつかの特定の実施態様に従って構成されかつ作動する反時計回りのらせん状の導電性コイルの簡略化した平面図である。
【図１２Ａ】図１２Ａは、ＢＧＡ（ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）プロセスで形成された接続端子であって、積み重ね体におけるコイルデバイスを積み重ね体におけるその下のコイルに接続するために使用される接続端子の側面図である。
【図１２Ｂ】図１２Ｂは、ＢＧＡ（ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）プロセスで形成された接続端子であって、積み重ね体におけるコイルデバイスを積み重ね体におけるその上のコイルに接続するために使用される接続端子の側面図である。
【図１３】図１３は、高密度ＴＳＶコイルプロセスの開発およびＭＥＭｓ用途用の８個のＴＳＶコイル積み重ねのための例示的方法であって、本発明のいくつかの特定の実施態様に従って作動する方法の理解に有用な図表であり、特に、印加電圧に対する電流および磁界の変化のグラフである。
【図１４】図１４は、図１３と同様の図表であり、特に、１．６７９ボルトの下での時間に対する電流および磁界の修正のグラフである。
【図１５】図１５は、図１３と同様の図表であり、特に、８個の積み重ねコイルの周波数に対するインダクタンス性能のグラフである。
【図１６】図１６は、図１３と同様の図表であり、特に、前面側ＵＢＭパターン化後のウエハレベルのコイル抵抗の表である。
【図１７】図１７は、図１３と同様の図表であり、特に、４個の例としてのコイルの抵抗値の表である。
【発明を実施するための形態】
【００４３】
図１（先行技術）を参照すると、これは典型的な先行技術の電磁作動機構の断面を示している。この電磁アクチュエータは、ステータ（すなわち非回転部分）と、数１０ミクロンより短い長さのルートに沿う軸３０の回りに旋回するロータとを含む。このロータはステータに固定的に付属するフレクシャー要素を含み、このフレクシャー要素は磁気部分４０を含む。ステータは曲線形態の強磁性体コア５０を含み、この曲線形態はほとんど閉じられており、それによって、曲線形態を閉じると共にルート長さを僅かに数ミクロンだけ超える幅を有する空気間隙６０を画定する。ステータは、また、強磁性体コア５０のほとんど閉じられた曲線形態の少なくとも一部分の回りに巻き込まれる導電性コイル７０をも含む。フレクシャー要素の少なくとも磁気部分４０は空気間隙６０の内部に配備され、それによって、空気間隙６０内の第１磁界と、導電性コイル７０を流れる交番電流とを生成し、それによって、矢印７５で示される空気間隙６０内部の第２の交番磁界を発生させる。磁気部分４０は、それによって空気間隙６０内に生成される第１磁界が、空気間隙内部の第２の交番磁界と相互作用する時に、軸３０の回りの動きを生じるような方位に向けられる。
【００４４】
先行技術の図１の電磁アクチュエータの導電性コイル７０は、矢印８５で示される電磁束を誘導するが、この電磁束は、通常、磁束方向指示器９０によって導かれ、アクチュエータを駆動する。
【００４５】
電磁回路の一般的モデルは、アンペールの法則によって、印加された電磁力（左辺）と、回路の磁気抵抗を乗じた誘導磁束（右辺）との平衡として導くことができる。
2013504891.tif 000003
但し、Ｎはコイル巻線の数、ｉは印加電流である。モータの運転の散逸出力は、
2013504891.tif 000004
によって記述できる。但し、Ｒはコイルのインピーダンスであり、
2013504891.tif 000005
として計算できる。但し、Ｌｃはコイルの長さ、Ａｃはコイルの断面積、ρはコイルの比密度である。従って、コイルの長さは、コイルの巻線の数の関数であり、各巻線の長さを円の周囲長さとして推定する。Ｎ個の巻き数を有するコイルの抵抗率は、
2013504891.tif 000006
として表現することができ、初期半径ｒ０およびピッチｐを有するコイルの１つの層当たりの全体出力は、
2013504891.tif 000007
として表現することができる。
【００４６】
広く行われているコイルデバイス作製方法は導電性ワイヤを巻く方式である。代替的な方法は、薄膜プロセスに適合する周知の半導体を利用する方法である。このコイル製作プロセスを使用することによって、このデバイスのコストを低減でき、電磁アクチュエータのような他の構成要素のための当分野で知られる簡略化した組み立てプロセスと並んで、より良好な電磁応答および信頼性を実現できる。このようなコイル創出のための現今の製造法においては、金属帯材（コイルそのもの）と、コイルがその中に製造される周囲物質の材料（通常不動態化層）との創出のために薄膜が利用される。コイルの設計はこの製造プロセスによって制限され、例えば、金属断面の厚さは、絶縁層（例えば不動態化層）の堆積厚さによって制限される。
【００４７】
しかし、いくつかの用途においては、高電流、低抵抗および高インダクタンスに対する要求が存在する。これを実現するためには、コイル巻線の数の増大と共に、コイル断面積を大きくすることが必要になる。これは、現今の先行技術の半導体薄膜適合製作技術においては簡単には達成されない。
【００４８】
本発明のいくつかの特定の実施態様によれば、種々のバルク体内においてこのようなコイルを創出するために、バルク体の微小機械加工技術が使用される。このバルク体は、例えば、シリコン、Ｐｙｒｅｘまたは適切なポリマーから形成し得る。特に、シリコン貫通ビア技術（ＴＳＶ）が、半導体処理に適合する態様において利用される。ＴＳＶは１つの側のウエハから他の側のウエハへの電気的接触を実現する。この、導電性接触は、（ａ）ウエハ貫通パターン化（例えば、深いシリコンエッチあるいはレーザ穿孔）を使用し、電気メッキまたは堆積された金属、あるいは導電性材料（例えばドープポリシリコン）によって充填する方法、あるいは、（ｂ）貫通ビアを実現し、その側壁を共形導電性層によって被覆する方法、のいずれかによって実現し得る。
【００４９】
ＴＳＶプロセスにおいては、コイルをパターン化するためのビア作製プロセス（例えばＴＳＶ技術）と共に、ウエハのバルク材料がコイルの周囲物質として利用される。これによって、ワイヤの断面積を所望のパラメータに増大することが可能になり、その結果として、コイルの所望の設計が可能になる。
【００５０】
従来型のＴＳＶプロセスは、一時的に処理ウエハに接合される一次的な支持ウエハであって、処理完了後に、ダイシング、パッケージ化および組み立てのようなさらなる処理のために脱離される支持ウエハを用いる。
【００５１】
ここで、本発明のいくつかの特定の実施態様によるＴＳＶコイルの製造プロセスを、図２Ａおよび２Ｂを参照して説明する。この両図は、合わせて、コイルの周囲物質としてバルク体のシリコンを使用するシリコン貫通ビア（ＴＳＶ）コイルの製造プロセスの流れの簡略化したフロー図を構成する。図２Ａおよび２Ｂの３番目の最も右側の欄が、製造プロセスの流れにおける各段階の結果を表現している。製造プロセスは、通常、例えば以下のように適切に順序付けられた、下記の段階およびステップのいくつかまたはすべてを含む。
ａａ．ステップ３１０―最初に、周囲物質の材料が、金属断面、巻線の数およびピッチのような、但しこれには限定されない、コイルの仕様に従って、深いＳｉエッチを用いてパターン化される。
ｂｂ．続いて、ステップ３２０において巻線が絶縁される。
ｃｃ．コイルの金属化（ステップ３３０〜３５０）。
ｄｄ．ステップ３６０〜４００において、コイルへの接続線がコイルの両側においてパターン化される（コイルへのおよびコイルからの接続線）。
【００５２】
次に、ステップ３１０〜４１０を詳しく説明する。
３１０：深いＳｉエッチの実施
３２０：エッチされたトレンチの不動態化
３３０：シード層プロセス
３４０：電気メッキ
３５０：前面側ＣＭＰ
３６０：前面側不動態化
３７０：不動態化層における接点開口
３８０：ウエハ研摩／エッチ
３９０：裏面側不動態化
４００：不動態化層における接点開口
４１０：ＢＧＡプロセス
【００５３】
図２Ｃは、図２Ａおよび２Ｂの記号の説明である。
【００５４】
図３は、本発明のいくつかの特定の実施態様に従って作動する電気コイルデバイスの一般的な製作方法の簡略化したフローチャート図である。
【００５５】
巻線の数を増大するため、図４に示すように、多段構造のコイルを互いに上下に重ねて組み立てることができる。図４は、（例えば）４層のコイルを含むコイル構造の簡略化した断面図である。代替的にまたは追加的に、例えば図５に示すように、互いに撚り合わされる付加的な巻線を設けるために、導電性材料の断面の中央部に空気間隙を設けることができる。図５は、図４と同じ表記法（例えば、空気およびシリコンに対する）による二重巻線構成のコイル構造の簡略化した断面図である。
【００５６】
図３を再度参照すると、本発明のいくつかの特定の実施態様による電気コイルデバイスの製作方法が、例えば以下のように適切に順序付けられた以下のステップのいくつかまたはすべてを含んでもよい。
ステップ５１０：通常、次の特性、すなわち、各巻線の断面、巻線の数およびピッチの少なくともいずれかを含む、通常平面状の所定のらせん形体仕様を実現するために、周囲の電気絶縁性のバルク体から、例えば、バルク体の微小機械加工によって、あるいは、シリコンエッチプロセスを用いて、通常少なくとも深さ４０ミクロンのらせん状のトレンチを形成するステップ、
ステップ５２０：らせん状のトレンチに導電性材料を部分的にまたは完全に充填することによって導電性巻線を形成するステップ（材料が、例えば電気メッキによってらせんの壁面に隣接する部分にのみ堆積される場合は、一般的に巻線に平行な空気間隙が導電性材料の中に設けられる）、
ステップ５３０：例えば、ＴＳＶ技術または微小機械加工を用いて、らせんへのおよびらせんからの接続線を設けるステップ、
ステップ５４０：場合によって、上記の諸ステップを用いて他のコイルを製造して、それらを積み重ね、例えばＢＧＡ（ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）プロセスを用いて、積み重ねられるコイルを図１２Ａおよび１２Ｂに示すように接続するステップ、および、各コイルのヘッド端部が隣接コイルの末尾端部に電気的に接続され、かつ、隣接するコイルの各対が時計回りのコイルおよび反時計回りのコイルを含むように、絶縁された電気接続線を、層間に、例えば微小機械加工によって設けるステップ、
ステップ５５０：場合によって、例えばアクチュエータを生成するために、少なくとも１つの接続線を制御電子回路に接続するステップ。
【００５７】
図６〜８は、本発明のいくつかの特定の実施態様に従って構成されかつ作動する電気コイルデバイスのそれぞれ簡略化した断面斜視図、断面図および平面図であり、このコイルデバイスは、複数の導電性巻線６２０とその巻線間の絶縁層６３０とを含むらせん６１０を含んでいる。絶縁層は、周囲の電気絶縁性のバルク体６４０から形成されるらせん状のトレンチを含み、導電性巻線は、らせん状のトレンチを少なくとも部分的に充填する導電性材料を含んでいる。このコイルデバイスは、さらに、そのらせんへのおよびそのらせんからの接続線６５０を含む。断面図および断面斜視図は、図８における接続線を結ぶ軸に沿って切断されている。
【００５８】
図９は、複数の導電性巻線７２０と巻線間の絶縁層７３０とを含むらせん７１０の簡略化した平面図である。絶縁層は、周囲の電気絶縁性のバルク体かららせん状のトレンチを形成することによって製造され、さらに、そのらせん状トレンチに、図示のらせん状の空気間隙７４０を形成するように、導電性材料を部分的にのみ充填することによって導電性巻線が形成される。
【００５９】
図１０は、例えば図１１Ａの平面図で示されるような第１の複数の時計回りのらせん状の導電性コイル８００と、例えば図１１Ｂの平面図で示されるような第２の複数の反時計回りのらせん状の導電性コイル８１０とを含むコイルの積み重ね体の簡略化した斜視図である。ここで、隣接するコイルの各対は、時計回りのコイルおよび反時計回りのコイルを含む。シリコン貫通ビア８２０は、第１の複数の時計回りのコイルの各個別コイルのヘッド端部８３０または末尾端部８４０（図１１Ａ）のような１つの端部を、第２の複数の反時計回りのコイルの個別コイルの端部、通常同じ端部（ヘッド部または末尾）に電気的に接続し、かつ、第１の複数の時計回りのコイルの個別コイルのもう一方の端部を、第２の複数の反時計回りのコイルの別の個別コイルの端部、通常同じ端部（末尾またはヘッド部）に接続する。
【００６０】
図１２Ａおよび１２Ｂは、ＢＧＡ（ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）プロセスで形成された接続端子９１０であって、積み重ね体におけるコイルデバイスを、それぞれ、積み重ね体におけるその下のコイルおよびその上のコイルに接続するために使用される接続端子９１０の側面図である。絶縁材料は参照符号９２０によって表示され、ＢＧＡプロセスによって形成されるボールは参照符号９３０で表示されている。
【００６１】
ここで、高密度ＴＳＶコイルプロセスの開発およびＭＥＭｓ用途用の８個のＴＳＶコイル積み重ねのための例示的方法を詳しく説明する。
【００６２】
例示した例においては、ＭＥＭｓ用途に適した高密度ＴＳＶコイルとその積み重ねプロセスとが示される。高密度ＴＳＶコイル（例示した例においては、幅２０μｍ、スペース１０μｍ、深さ９０μｍ）は、Ｃｕによって空隙なく充填される。８層のコイルの積み重ねが導電性接着剤を用いて設けられる。例示した例における８個の高密度コイルの積み重ね体の抵抗、インダクタンス、磁界、および基本的な信頼性を記述する。
【００６３】
例示した例においては、ＭＥＭＳ用途におけるＲＦ基板損失を低減するために、高密度ＴＳＶコイルプロセスの開発において高抵抗率（３０〜４０オームｃｍ）の基板を使用した。全プロセスは、ＴＳＶコイルプロセスの開発と、裏面側薄膜ウエハプロセスと、高密度ＴＳＶコイル用の接合および脱離と、中心空洞部形成のためのレーザ穿孔と、ダイスタッキングとを含んでいた。高密度ＴＳＶコイルはＤＲＩＥによってエッチする。ＴＳＶコイルおよびコイル積み重ね結合用として２ステップエッチングを適用した。
【００６４】
深いＴＳＶトレンチにおける空隙なしのＣｕメッキ用として、多段のＤＣメッキステップを開発した。この開発作業においては、高研摩率のＣｕＣＭＰプロセスを構成して適用した。ウエハレベルにおけるコイル性能は、前面側のＵＢＭプロセス後に、プローブステーションおよびＨＰ３４４０１Ａマルチメータによって試験した。コイルの電気的性能を図１６の表に示す。前面側のＵＢＭ処理後にキャリアウエハをＴＳＶコイルウエハと接合するために、接着剤ポリマーを使用する。
【００６５】
１２０μｍに裏面研削して、積み重ねにおける次のコイルに対する裏面側コイル接点を露出した後、低温（１５０℃）ＳｉＮを堆積させ、不動態化層においてパターン化した。裏面側のＵＢＭプロセスに続いて、中央空洞部の形成にレーザ穿孔を使用した。ＥＶＧ支持からの脱離およびダイシング後に、８チップの積み重ねのために導電性接着剤を使用し、それによって空隙なしのＣｕ充填ＴＳＶコイルを生成した。
【００６６】
８層積み重ね後のコイルの抵抗を測定し、それを図１７に示す。測定された抵抗は、接触抵抗および導電性接着剤の抵抗を含む。８個のコイルの積み重ね体の抵抗は、ウエハレベルのコイル０．９オームと整合する。８層のコイル積み重ね体のＩ−Ｖ性能および磁界は、Ａｇｉｌｅｎｔ  Ｅ３６３１ＡトリプルアウトＤＣ出力供給器および４７５ＤＳＰガウスメータを用いて測定した。磁界検出と８個のコイルの積み重ね体の中心との間の距離は約２ｍｍである。印加電圧による磁界および電流の変化を図１３に示す。８層のコイル積み重ね体の磁界は４Ｖから飽和する。８個の積み重ねコイルのＩ−Ｖ曲線を図１３に示す。８個の積み重ねコイルの降伏電圧は、このコイルの測定からは４．６Ｖである。このシステムを、８層の積み重ねコイルの基本的な信頼性性能の測定に使用した。８個の積み重ねコイルに１．６９７Ｖを印加し、電流および磁界を時間に対して測定した。測定結果を図１４に示す。６６時間の試験後、電流および磁界の変動は、それぞれ約−５％、約１０％である。８個の高密度ＴＳＶコイル積み重ね体の信頼性は改善される。８個の積み重ねコイルの場合、インダクタンスが重要な因子であると信じられている。８個のコイルの積み重ね体のインダクタンスは、４２８５Ａ  ７５ＫＨｚ〜３００ＭＨｚ精密ＬＣＲメータによって１Ｖ電圧の条件で測定する。周波数によるインダクタンスの変動を図１５に示す。８個の積み重ねコイルのインダクタンスの最大値は８０ＫＨｚにおいて３８９μＨであるが、８個の高密度ＴＳＶコイル積み重ね体のインダクタンスは、０．８ＭＨｚから１．３ＭＨｚまでに、約３０μＨに減少する。
【００６７】
空隙なしのＣｕ充填による高密度ＴＳＶコイルプロセスの例示した例においては、高密度ＴＳＶコイルの裏面側に薄膜ウエハプロセスを適用し、深い空洞部形成のためにレーザ穿孔を使用する。８個の高密度ＴＳＶコイルの積み重ね体の機能がもたらされる。８個の積み重ねコイルの電界および磁界は上記のように測定した。８層のコイル積み重ね体は、０．１９Ａの下での６６時間の電気的ストレス試験に合格することができる。
【００６８】
別個の実施態様の文脈において記述される本発明の特徴は、単一の実施態様における組合せにおいても実現し得る。逆に、簡明さのために単一の実施態様の文脈においてまたは特定の順序において記述される本発明の特徴であって、方法のステップを含む本発明の特徴は、別個に、あるいは任意の適切なサブコンビネーションにおいて、あるいは異なる順序において、実現してもよい。本明細書においては、「例えば」という用語は、制限的なものとは意図されない特定の例という意味で用いられる。本明細書において提示されかつ記述される説明および図面においては、システムおよびそのサブユニットとして記述または例示される機能は、そのシステムおよびサブユニットにおける方法およびステップとして、実現することもでき、そして、そのシステムおよびサブユニットにおける方法およびステップとして記述されまたは例示される機能は、システムおよびそのサブユニットとして、実現することもできるということが、理解される。図面において、様々な要素を示すために用いられるスケールは、単に例示的なもの、および／または提示を明確にするのに妥当であるだけで、制限的なものとは意図されていない。
【図１】
2013504891.tif 000008
【図２Ａ】
2013504891.tif 000009
【図２Ｂ】
2013504891.tif 000010
【図２Ｃ】
2013504891.tif 000011
【図３】
2013504891.tif 000012
【図４】
2013504891.tif 000013
【図５】
2013504891.tif 000014
【図６】
2013504891.tif 000015
【図７】
2013504891.tif 000016
【図８】
2013504891.tif 000017
【図９】
2013504891.tif 000018
【図１０】
2013504891.tif 000019
【図１１Ａ】
2013504891.tif 000020
【図１１Ｂ】
2013504891.tif 000021
【図１２Ａ】
2013504891.tif 000022
【図１２Ｂ】
2013504891.tif 000023
【図１３】
2013504891.tif 000024
【図１４】
2013504891.tif 000025
【図１５】
2013504891.tif 000026
【図１６】
2013504891.tif 000027
【図１７】
2013504891.tif 000028
【国際調査報告】
2013504891.tif 000029
2013504891.tif 000030
2013504891.tif 000031