(57)【要約】  フィルタ装置は基板(302)と基板の第1表面に設けられた複数の水平ギャップ閉鎖アクチュエータ(GCA)装置とを有する。複数のGCA装置は1つ以上のGCAバラクタ(700)を有する。複数の水平GCA装置の各々は、少なくとも1つのドライブくし形構造(602a、602b、702a、702b)と、少なくとも1つの入力/出力(I/O)くし形構造(616a、616b、716a、716b)と、ドライブくし形構造及びI/Oくし形構造に互いに入り込んだ少なくとも1つのトラスくし形構造(604、704)とを有する。トラスくし形構造は、トラスくし形構造及びドライブくし形構造の間に印加されるバイアス電圧に基づいて、少なくとも第1の嵌合位置及び第2の嵌合位置の間の移動軸方向に沿って動くように形成されている。
2013509139.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板の第1の表面上に設けられた複数の水平ギャップ閉鎖アクチュエータ(GCA)装置とを有するフィルタ装置であって、
前記複数の水平GCA装置は1つ以上のGCAバラクタを有し、
前記複数の水平GCA装置の各々は、少なくとも1つのドライブくし形構造と、少なくとも1つの入力/出力(I/O)構造と、前記ドライブくし形構造及び前記I/Oくし形構造とかみ合っている少なくとも1つのトラスくし形構造とを有し、前記トラスくし形構造は、前記トラスくし形構造及び前記ドライブくし形構造の間に印加された電圧に基づいて、第1の嵌合位置及び少なくとも第2嵌合位置の間の移動軸に沿って動くように形成されている、フィルタ装置。  
【請求項２】
前記複数の水平GCA装置は少なくとも1つのGCAスイッチを更に有し、前記GCAスイッチの前記I/Oくし形構造の少なくとも一部は前記第2の嵌合位置で前記トラスくし形構造に接する、請求項1記載のフィルタ装置。
【請求項３】
前記複数の水平GCA装置が前記基板上に形成された少なくとも1つのインダクタンス素子に結合されている、請求項1記載のフィルタ装置。
【請求項４】
前記基板を通って伸びかつ前記複数の水平GCA装置の少なくとも一部分に電気的に結合した少なくとも1つの導電性ビアと、
前記基板の底面上に設けられた少なくとも1つの電気的に導電性のグランドプレーン層と
を更に有し、前記グランドプレーン層は前記導電性ビアに電気的に結合されている、請求項1記載のフィルタ装置。
【請求項５】
前記複数の水平GCA装置は前記第1の表面上に設けられた少なくとも1つの平面インダクタタンス素子に結合されている、請求項1記載のフィルタ装置。
【請求項６】
前記複数の水平GCA装置が、T型フィルタ、π型フィルタ及び容量結合シリーズフィルタの内の何れかを形成するように結合されている、請求項1記載のフィルタ装置。
【請求項７】
前記複数の水平GCA装置の各々は、少なくとも1つの固定端部構造と、前記トラスくし形構造を前記固定端部構造にスプリングで結合する1つ以上のリード構造とを更に有する、請求項1記載のフィルタ装置。
【請求項８】
前記GCAバラクタの少なくとも第1及び第2の前記第1及び第2の嵌合位置は異なっている、請求項1記載のフィルタ装置。
【請求項９】
複数の固定容量要素を更に有し、該複数の固定容量要素の各々は、前記GCAバラクタの何れかに電気的に直列に結合され、関連する前記GCAバラクタの最低容量値より小さな容量値を有する、請求項1記載のフィルタ装置。
【請求項１０】
基板と、共通入力ノード及び共通出力ノードに結合された1つ以上のフィルタ素子とを有するフィルタバンクであって、
前記フィルタ素子の各々は、
前記基板の第1の表面上に設けられた複数の水平ギャップ閉鎖アクチュエータ(GCA)装置を有し、前記複数の水平GCA装置は1つ以上のGCAバラクタを有し、
前記複数の水平GCA装置の各々は、少なくとも1つのドライブくし形構造と、少なくとも1つの入力/出力(I/O)構造と、前記ドライブくし形構造及び前記I/Oくし形構造とかみ合っている少なくとも1つのトラスくし形構造とを有し、前記トラスくし形構造は、前記トラスくし形構造及び前記ドライブくし形構造の間に印加された電圧に基づいて、第1の嵌合位置及び少なくとも第2嵌合位置の間の移動軸に沿って動くように形成されている、フィルタバンク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はチューナブルフィルタ及びチューナブルフィルタを製造する方法等に関連し、特にマイクロエレクトロメカニカルシステム(MEMS)によるチューナブルフィルタに関連する。
【背景技術】
【０００２】
広範囲の周波数にわたる信号のフィルタリングは、通常、フィルタ群のバンクを設けることによって行われる。無線周波数(RF)信号のためのこの種の従来のフィルタバンクは、表面実装技術及び/又はスルーホール技術を用いて個別的なインダクタ及びキャパシタを組み合わせることで形成される。しかしながらそのような個別素子を利用すると、一般に、広い周波数範囲をカバーするのに多数の素子を必要とする。その結果、個別素子を用いるマルチバンドフィルタに必要な表面領域は非常に大きくなってしまう。他のタイプのフィルタバンクとして、小型のフィルタ又はマイクロミニチェアフィルタを用いて形成されるものがある。そのようなフィルタによるバンクは広い周波数範囲を網羅できるが、概してそのフィルタは多くの電力を消費してしまう(フィルタ当たり1Wを上回る)。更に、そのようなフィルタは、一般的に1インチ(2.54cm)より長い合計長(すなわち、幅＋長さ＋高さ)を有する。従って、そのようなフィルタを用いて構築されるフィルタバンクは相対的に大きく、携帯装置その他の小型装置に応用することは制限されている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の課題は、小型で低消費電力のフィルタ装置を提供することである。
【課題を解決するための手段】
【０００４】
本発明によるフィルタ装置は、
基板と、前記基板の第1の表面上に設けられた複数の水平ギャップ閉鎖アクチュエータ(GCA)装置とを有するフィルタ装置であって、
前記複数の水平GCA装置は1つ以上のGCAバラクタを有し、
前記複数の水平GCA装置の各々は、少なくとも1つのドライブくし形構造と、少なくとも1つの入力/出力(I/O)構造と、前記ドライブくし形構造及び前記I/O構造とかみ合っている少なくとも1つのトラスくし形構造とを有し、前記トラスくし形構造は、前記トラスくし形構造及び前記ドライブくし形構造の間に印加された電圧に基づいて、第1の嵌合位置及び少なくとも第2嵌合位置の間の移動軸に沿って動くように形成されている、フィルタ装置である。
【図面の簡単な説明】
【０００５】
【図１】本発明によるMEMS水平装置の駆動部分を示す図。
【図２】本発明の実施形態によるフィルタバンクにおける1つ以上のタイプの装置として使用するのに適しているMEMSくし形装置の一例を示す平面図。
【図３Ａ】本発明の実施形態による製造方法の様々な工程に関する図2の3-3切断線に沿う装置の部分断面図。
【図３Ｂ】本発明の実施形態による製造方法の様々な工程に関する図2の3-3切断線に沿う装置の部分断面図。
【図３Ｃ】本発明の実施形態による製造方法の様々な工程に関する図2の3-3切断線に沿う装置の部分断面図。
【図４】本発明の実施形態によるフィルタ装置の断面図。
【図５】本発明の別の実施形態による別のフィルタ装置の断面図。
【図６】本発明の実施形態によるフィルタバンク用の水平GCAスイッチ装置として使用するのに適しているMEMSくし形装置の一例を示す平面図。
【図７】本発明の実施形態によるフィルタバンク用の水平GCAバラクタ装置として使用するのに適しているMEMSくし形装置の一例を示す平面図。
【図８】本発明の様々な実施形態を用いて実現することが可能な3次のπ型バンドパスフィルタの概略図。
【図９】図8に示すように構築されたフィルタについてシミュレーションによりVBIASの関数として挿入損失(IL)及びリターン損失(RL)の関係をx-y対数座標にプロットしたグラフを示す図。
【図１０】本発明の別の実施形態に従って動作する水平GCAキャパシタの一部分を示す図。
【図１１】直列キャパシタンスを伴う場合及び伴わない場合の本発明の実施形態による水平GCAキャパシタについてシミュレーションによりVBIASの関数として規格化されたギャップ値(x/x0)をx-y対数座標にプロットしたグラフを示す図。
【図１２】図8及び図10に示すように構築されたフィルタについてシミュレーションによりVBIASの関数として挿入損失(IL)及びリターン損失(RL)の関係をx-y対数座標にプロットしたグラフを示す図。
【図１３】本発明の様々な実施形態を用いて実現することが可能なフィルタバンクの概略図。
【発明を実施するための形態】
【０００６】
＜概要＞
本発明の実施形態はマイクロエレクトロメカニカルシステム(MEMS)によるチューナブルフィルタを製造する方法及びその方法により製造された装置を提供する。本発明の第1の実施形態によるフィルタ装置は、基板と、該基板の第1の表面に設けられた複数の水平ギャップ閉鎖アクチュエータ(Gap  Closing  Actuator：GCA)装置とを有する。複数のGCA装置は、1つ以上のGCAバラクタを有し、複数の水平GCA装置の内の各々は、少なくとも1つのドライブくし形構造(drive  comb  structure)と、少なくとも1つの入力/出力(I/O)くし形構造と、ドライブくし形構造及びI/Oくし形構造に互いに入り込んだ少なくとも1つのトラスくし形構造(truss  comb  structure)とを有する。フィルタ装置において、トラスくし形構造は、トラスくし形構造及びドライブくし形構造の間に印加されるバイアス電圧に基づいて、少なくとも第1の嵌合位置(a  first  interdigitated  position)及び第2の嵌合位置の間の移動軸方向に沿って動くように形成されている。
【０００７】
本発明の第2の実施形態によるフィルタバンクは、基板と、共通入力ノード及び共通出力ノードに結合された1つ以上のフィルタ素子とを含む。フィルタバンクにおけるフィルタ素子の各々は、基板の第1の表面に設けられた複数の水平ギャップ閉鎖アクチュエータ(GCA)装置を有し、複数のGCA装置は、1つ以上のGCAバラクタを有する。複数の水平GCA装置の内の各々は、少なくとも1つのドライブくし形構造と、少なくとも1つの入力/出力(I/O)くし形構造と、ドライブくし形構造及びI/Oくし形構造に互いに入り込んだ少なくとも1つのトラスくし形構造とを有する。フィルタバンクにおいて、トラスくし形構造は、トラスくし形構造及びドライブくし形構造の間に印加されるバイアス電圧に基づいて、少なくとも第1の嵌合位置及び第2の嵌合位置の間の移動軸方向に沿って動くように形成されている。
【０００８】
本発明の第3の実施形態による方法はフィルタ装置を製造する。本方法は積層構造を有し、積層構造は、少なくとも1つのベース層と、該ベース層上の少なくとも1つのリリース層と、リリース層上の少なくとも1つの構造層とを含む。本方法は、構造層上に少なくとも1つの導電層を設けるステップも含む。本方法は、導電層、構造層及びリリース層に複数の隙間、空間又はボイド(void)を形成するステップを更に含む。本方法において、複数のボイドは複数のパターニングされた領域を規定し、複数のパターニングされた領域は1つ以上のGCAバラクタを含む複数の水平ギャップ閉鎖アクチュエータ(GCA)装置を規定し、複数の水平GCA装置の内の各々は、少なくとも1つのドライブくし形構造と、少なくとも1つの入力/出力(I/O)くし形構造と、ドライブくし形構造及びI/Oくし形構造に互いに入り込んだ少なくとも1つのトラスくし形構造とを有する。本方法において、リリース層の複数のボイドはトラスくし形構造の真下に伸び、トラスくし形構造が、少なくとも第1の嵌合位置及び第2の嵌合位置の間の移動軸方向に沿って動けるようにする。
【０００９】
＜詳細な説明＞
以下、本発明の実施形態が添付図面を参照しながら説明され、図中同様な又は等価な要素には同様な参照番号が付されている。図面は寸法を描いたものではなく、本発明を説明するためのものであるにすぎない。以下、本発明に関する様々な実施形態が例示的な応用例と共に説明される。多くの具体的な詳細事項、相互関係及び方法は本発明の完全な理解を促すように説明されていることが理解されるべきである。しかしながら、当業者は、本発明が1つ以上の具体的な詳細事項によらず又は他の方法により実現可能であることを容易に認めるであろう。また、従来の構造又は動作については本発明を曖昧にしてしまうかもしれないことを避けるために詳細には説明されていない。本発明は説明されている動作又はイベントの順序に限定されず、ある動作が異なる順序で生じてもよいし及び/又はある動作が別の動作又はイベントと同時に生じてもよい。更に、本発明による手法を実現する際、説明された動作又はイベントの全てが必ずしも必要ではない。
【００１０】
上述したように従来のフィルタバンクに関する主な制約はサイズ及び電力に関連している。サイズ及び電力に関する制約に対処するため、集積回路(IC)又はマイクロエレクトロメカニカルシステム(MEMS)技術を用いて作成されたフィルタバンクが提案されている。しかしながら、そのような方法は概して比較的複雑な装置になっている。例えば、ICを用いたフィルタバンクの場合、キャパシタコンポーネントは、典型的には、ICの中に形成されかつ一定の容量を有する個別的なキャパシタ素子を使用して設けられている。従って、広範な周波数範囲にわたって選択的にフィルタリングする場合、そのようなキャパシタが多数必要になり、キャパシタを選択するための切り替えシステムも必要になる。その結果、IC用いたフィルタバンクは比較的複雑な設計となってしまう。従来のMEMSを用いたフィルタバンクの場合、MEMSキャパシタはキャパシタに調整可能な容量をもたらし、必要なキャパシタ数を節約する。しかしながら一般にそのような装置を製造することは複雑である。例えば、基本的なMEMSベースのフィルタバンクは少なくとも次の3つのレベル又は層を要する：(1)調整可能なキャパシタを形成するためのMEMSレベル、(2)何らかの必要なインダクタを形成するための厚い金属レベル、及び(3)信号を流すための相互接続及びスイッチを設けたICデバイスレベルである。場合によっては、ICデバイスレベルを排除するために、MEMS形式のスイッチがMEMSレベルに設けられてもよい。しかしながら、従来のMEMSスイッチ及び従来のMEMSキャパシタは概して非常に異なる寸法を有するので、同一基板上の何れのタイプの装置も適切に形成するためには複雑なプロセス及び設計を必要とする。このため、通常は、プロセスマージンが小さい製造技術を必要とし、全体的な開発及び製造コストが上昇してしまう。
【００１１】
本発明の実施形態は、共通するサイズのMEMS素子を使用するフィルタバンクを使用するシステム及び方法を提供し、フィルタバンク装置の全体的な複雑さ及びコストを低減する。特に、様々な実施形態を含む本発明は共通するサイズのMEMS水平ギャップ閉鎖アクチュエータ(GCA)装置を用いて、フィルタバンクのスイッチ及び調整可能なキャパシタの双方を形成する。そのようなMEMS装置は厚い金属インダクタレベルを備えても備えなくてもよく、低域通過フィルタ(ローパスフィルタ)、高域通過フィルタ(ハイパスフィルタ)、帯域通過フィルタ(バンドパスフィルタ)及び帯域阻止フィルタ(バンドストップフィルタ)を含む様々なタイプのフィルタを形成できる。
【００１２】
MEMS装置に関して本願で使用されているように、「水平GCA装置」という用語は、MEMS装置内の素子の動き及び相互運動が支持基板に平行な方向に制限されているGCA-MEMS装置を示す。すなわち、水平GCA装置の動きは実質的に横向きの運動になる。従って、フィルタ又はフィルタバンクの水平MEMS装置は、従来のIC又はMEMSベースのフィルタ装置には通常必要であった多数のマスク(2より多いマスク)ではなく、1つ又は2つのマスクと共に製造可能である。このことは、フィルタバンクを設計及び製造する際の全体的な複雑さを減らす。更に、本発明の様々な実施形態における水平MEMS装置は、その装置の動作や製造工程に大幅な影響をもたらすことなく、スイッチや調整可能なキャパシタ(すなわち、バラクタ)等のような様々なタイプの装置を提供できるように容易に修正可能である。そのような水平MEMS装置の動作及び製造工程については図1、2及び3A-3Cを参照しながら説明される。
【００１３】
図1は、本発明の実施形態によるMEMS水平GCA装置の駆動部分100を示す。駆動部分又はドライブ部分100は、固定された位置にありかつ長さ方向軸103に沿って伸びるドライブくし形構造102を有する。駆動部分100は、軸103に実質的に平行に伸びるトラスくし形構造104を有し、トラスくし形構造は、ドライブくし形構造102の軸103に実質的に平行な運動軸105に沿うX軸方向に沿って伸縮可能(弾性的)に動くことができる。例えば、図1に示されているように、トラスくし形構造104は、固定端部112に接続された少なくとも1つの復元素子又は弾性素子110を含む又はそれに取り付けられている。弾性素子110は、外力が働いていない場合にトラスくし形構造104の位置を戻す。ドライブくし形構造102は、トラスくし形構造104に向かって伸びる1つ以上のドライブフィンガ104を有する。同様に、トラスくし形構造104もドライブくし形構造102に向かって伸びる1つ以上のトラスフィンガ108を有する。
【００１４】
図1に示されているように、ドライブくし形構造102及びトラスくし形構造104は互いに嵌合する(かみ合う又は入り込む)ように位置する。本願におけるくし形構造に関して使用されている「嵌合する(かみ合う又は入り込む)」という用語は、そのようなくし形構造から伸びるフィンガ同士が実質的に並列に少なくとも部分的に重なるようにくし形構造を配置することを示す。
【００１５】
図1に示す実施形態において、フィンガ106及び108各々の幅及び高さはa及びbであり、重複している部分の長さはlである。複数の一群のフィンガを有するくし形構造が同じ寸法の相互関係(幅、高さ及び重複部分の長さ)を有するように形成されているが、本発明はそのような例に限定されず、寸法の相互関係は異なってもよく、1つのGCA装置の中でさえ異なっていてもよい。更に、図1に示されている部分及び図1に示されている寸法の相互関係は、ドライブ部分100の導電性の部分だけである。当業者が認めるように、くし形構造はZ軸方向に伸びる非導電性又は反導電性の材料を有する構造部分を更に有し、図1に示されている導電性部分に対する支持構造を提供してもよい。そのような構造は図3を参照しながら詳細に説明される。
【００１６】
図1に示されているドライブ部分100は、隣接して嵌合するフィンガ同士の間の静電引力の原理により動作する。すなわち、トラスくし形構造104の動きは、ドライブくし形構造102及びトラスくし形構造104の間の電位差を変えることで生じる。ドライブ部分100の場合、くし形構造102及び104に印加される電圧はそれぞれフィンガ106及び108においても観測される。その結果の電位差はフィンガ106及びフィンガ108の間の静電引力を生じさせる。フィンガ106及びフィンガ108の間に生じる静電気力がトラスくし形構造104に働いている他の力(例えば、弾性素子110のバネ定数による力)を上回るほど充分に大きかった場合、その静電気力は、運動軸105に沿って第1の嵌合位置(電位差がゼロである場合の静止位置)から第2の嵌合位置(電位差がゼロでない場合の位置)にトラスくし形構造104を動かす。電位差がゼロに戻ると、弾性素子110はトラスくし形構造104の位置を第1の嵌合位置に戻す。
【００１７】
図1に示されているように、トラスくし形構造104の各々のフィンガ108はドライブくし形構造102の2つのフィンガ106の間にある。従って、くし形構造102及び104の間で電位差が生じる場合、フィンガ108の両側に静電気力が発生する。従って、トラスくし形構造104が電位差に応じて一方の方向に限って動くことを保証するために、X軸に沿う第1方向の静電気力がX軸に沿う反対の第2方向の静電気力よりも大きくなるように、フィンガ108がフィンガ106に対して設けられる。これは、電位差がゼロである場合に、X軸に沿う第1方向におけるフィンガ間隔(x0)(入り組んだくし形構造のフィンガ同士の間の隙間)とX軸に沿う逆向きの第2方向におけるフィンガ間隔(y0)とが異なるように形成することで達成できる。静電気力の大きさはフィンガ間の距離に反比例するので、トラスくし形構造の動きは、x0及びy0のうち小さい方の方向に向かう。以下において説明される本発明の実施形態においては、x0及びy0の内の小さい方がx0であるとする。
【００１８】
図1に示されているドライブ部分はMEMS装置の水平動作に対する制御手段を提供し、その動作はドライブ及びトラスくし形構造の間の電位差を調整することで正確に制御できる。これは、(第1及び第2の電位差を変えることで)2つの位置を切り替えること及び(ある電圧範囲にわたって電圧を連続的に調整することで)かみ合う位置を或る範囲内で連続的に調整することの双方について同じ一般的な構造を使用できるようにする。従って図1のドライブ部分は装置をトグルで動作させる又は調整可能な装置を動作させるのに使用可能である。
【００１９】
上記のドライブ部分は任意の多様な装置に結合でき、様々なタイプの装置にそのようなドライブ部分を使用しても、製造のロバスト性及び装置の信頼性を部分的に改善するだけである。一般に、MEMS及びその他の種類の装置を製造するのに使用されるIC製造技術のロバスト性は、様々な特徴の種類及び各層における寸法の変動を減らすことで向上する。本発明の様々な実施形態はその性質を活用する。特に、本発明の他の実施形態は、フィルタのための装置機能をもたらすようにくし形構造のリアクティブ部分(reactive  portion)と共にくし形構造のドライブ部分を使用する。従って本発明の様々な実施形態において、1つの構造を用いて図2に示されるような様々な装置を提供することができる。
【００２０】
図2は、本発明の実施形態によるフィルタバンクにおける1つ以上のタイプの装置として使用するのに適しているMEMSくし形装置200の一例を平面図で示す。図2に示されているように、装置200は、図1に関して上述したドライブ部分100と同様なドライブ部分201を有する。すなわち、ドライブ部分201は、ドライブくし形構造202a、202b(まとめて202と言及する)と、トラスくし形構造204と、ドライブフィンガ206とトラスフィンガ208とを有する。
【００２１】
トラスくし形構造204は固体端部212a、212b(まとめて212と言及する)を有する弾性部分210も有する。図2に示す実施形態において、弾性部分210はトラスくし形構造204を固定端部212に機械的に結合する弾性又はフレキシブルリード構造(elastic  or  flexible  reed  structure)211を有する。従ってトラスくし形構造の2つの端部に板バネ構造が効果的に形成されている。動作の際、(フィンガ206及び208の間に電位差を生じさせることで)トラスくし形構造204に力が働くと、リード構造211が変形し、第1の嵌合位置から少なくとも第2の嵌合位置へ運動軸205に沿ってトラスくし形構造が動く。もはや力が働かなくなると、リード構造211は、トラスくし形構造の位置を第1の嵌合位置に戻すような復元力を与える。素子202-212の構成及び動作は図1の素子102-111のものと実質的に類似している。従って図1に関する説明は図2の素子202-210の構成及び動作の説明としても充分である。
【００２２】
上述したように、ドライブ部分201に加えて、本発明の様々な実施形態によるMEMS水平GCA装置は図2に示されるようにリアクティブ部分214も有する。リアクティブ部分214は、固定された位置にある入力/出力くし形構造216a及び216b(まとめて216と言及する)を有する。入力/出力くし形構造216はそれらから伸びている1つ以上のセンスフィンガ218も有する。リアクティブ部分214と相互作用するために、トラスくし形構造204はそこから伸びてセンスフィンガ218と互いに入り組む1つ以上のトラスフィンガ220を更に有する。従ってトラスくし形構造204は(フィンガ208及びフィンガ220により)ドライブフィンガ206及びセンスフィンガ218の双方に入り組んでいる(嵌合している)。その結果、トラスくし形構造204はドライブ部分201及びリアクティブ部分214の双方の部分に結合している。
【００２３】
本発明の様々な実施形態において、運動軸205に沿ってトラスくし形構造204が動くと、フィンガ206及び208の間とフィンガ218及び220の間の隙間が共に変化する。したがってバイアス電圧を用いてフィンガ206及び208の間の間隔の調整は、フィンガ218及び220の間の間隔を調整するためにも使用できる。
【００２４】
図2に示される実施形態において、フィンガ206、208、218及び220は同様な寸法で同様な量だけ重複するように示されている。装置200は、ドライブ部分及びリアクティブ部分の双方に同じ寸法の相互関係を有する一群の複数のフィンガを有するくし形構造が設けられるように形成されているが、本発明はこの形態に限定されず、寸法の相互関係はドライブ部分とリアクティブ部分で異なっていてもよい。更に、寸法の相互関係はリアクティブ部分の中で変化していてもよい。更に、図1に関して説明したように、くし形構造202、204及び216は導電性部分と非導電性又は半導電性の構造部分とを有し、導電性部分の支持構造を提供してもよい。これらの部分の間の関係については図3を参照しながら詳細に説明される。
【００２５】
上述したように、運動軸205に沿うトラスくし形構造204の動きはドライブ部分201における電位差を印加することで生じる。特に、フィンガ206及び208間に電位差を印加することで、ドライブくし形構造202及びトラスくし形構造204の間に電圧を印加する。電位差はフィンガ206及び208の間のフィンガ間隔(x0_DRV)を変化させ、運動軸205に沿うトラスくし形構造204の動きに変換される。トラスくし形構造204のこの動きは、フィンガ218に対するフィンガ220の動きになる。従って、ドライブくし形構造202及びトラスくし形構造204の間の電位差に基づいて、フィンガ218及び220の間のフィンガ間隔(x0_REACT)を変えることができる。本発明の一実施形態において、トラスくし形構造204の動く範囲(量)を限定し、x0_REACT及び/又はx0_DRVがゼロになってしまうことを防止するためにストッパ207が使用されてもよい。
【００２６】
図2に示されている構造は様々なIC及び/又はMEMS製造技術を用いて製造できる。その様子が図3A-3Cに示されている。図3A-3Cは、本発明の実施形態による製造方法の様々な工程に関する図2の3-3切断線に沿う装置200の部分断面図を示す。
【００２７】
装置200の製造は、図2における構造を形成するのに使用される様々な層を形成することから始まる。図3Aに示されているように、これは、少なくとも1つの基板層302、基板層302上に形成された少なくとも1つのリリース層又は除去層304、リリース層304上に形成された少なくとも1つの構造層306、下位導電層308及び構造層306上に形成された上位導電層309を含む。上位導電層309は1つ以上の金属層とすることができる。下位導電層308は1つ以上の接着層を有し、上位層309及び構造層306間の結合力を強くする。しかしながら実施形態によっては下位導電層308は省略されてもよい。層304-409の材料は、形成される層の種類、タイプ及び構成に依存して様々な方法(熱酸化、物理/化学蒸着、スパッタリング及び/又は電気メッキ処理等)で基板層302上に形成できる。
【００２８】
本発明の様々な実施形態において、構造層306の構成又は組成は、それが電気的に導電性でないように選択される。更に、リリース層又は除去層304の組成は、少なくとも1回の除去工程により、基板層302、構造層306及び/又は導電層308、309に対してリリース層304が選択的に取り除けるように選択される。例えば本発明の一実施形態において、層302-306はシリコンオンインシュレータ(SOI)基板を用いて設けられる。そのような基板の場合、2つのシリコン層の間に挟まれた層をなすシリコン酸化物が、シリコンの基板層302及び構造層306の間のリリース層又は除去層304を提供する。シリコン材料基板を実質的に除去することなく材料をなすシリコン酸化物を除去するために様々な種類のエッチング処理が使用可能であることを、当業者は認めるであろう。しかしながら本発明はSOI基板に限定されない。本発明の他の実施形態において、リリース層304及び構造層306は基板層302を形成するシリコン基板上に形成される。更に別の実施形態において、シリコンでない材料層が層302-309を形成するのに使用される。
【００２９】
層302-309が形成されると、装置200の構造を形成する工程が開始される。概して、導電層308、309、構造層306及びリリース層304に空間(溝、ボイド又は隙間)を形成することで、装置200に関する図3Bに示される構造が形成される。この工程は様々な方法で実行可能である。例えば図3Bに示されているように、装置200の構造に関するマスクパターンを有するマスキング層310が層308上に形成されてもよい。例えば、図3Bに示されているマスキング層310の部分は、リード構造21、固定端部212a、フィンガ218及びフィンガ220の部分に対するマスクパターンを示す。マスクパターンがマスキング層310に形成されると、様々なドライ及び/又はウェットエッチング処理工程を使用してマスクパターンを導電層308、309及び構造層306に移す。
【００３０】
図3Bに示されている例示的なマスクパターンは導電層308、309及び構造層306の双方に同じパターンを移しているが、様々な実施形態を含む本発明はその例に限定されない。本発明の一実施形態において、2つのマスキング工程が実行される。例えば第1のマスクパターンは導電層308をエッチングするために使用されてもよい。その後、第2のマスクパターンが構造層306をエッチングするために使用されてもよい。そのような異なるマスクパターンを使用する例は図5及び図6を参照しながら後述される。
【００３１】
マスキングパターンが構造層306に移されると、トラスくし形構造204に関する少なくとも一部分を「除去」するようにリリース層又は除去層304の一部分が除去される。これは装置200に対して等方性選択除去工程(isotropic  selective  removable  process)により実行されてもよい。等方性の処理は、リリース層304の露出した部分だけでなく、(隙間を形成するように)構造層306の開口付近の構造層306直下のリリース層304の部分をも除去する(すなわち、これらの構造の下の部分を除去する)。構造304の横方向の寸法が非常に小さかった場合(図3A-Cにおけるリード構造211、フィンガ218及びフィンガ220の下側)、そのような部分の下にあるリリース層304の部分全体が除去される。この処理はそのような部分を浮いているように又は「解放された」状態のままにする。これらの部分はその後に他の層における接続部を介して装置200の他の部分にのみ接続されたまま残る。例えば、図3Cに示されているように、リード構造211、フィンガ218及びフィンガ220に関する構造306直下のリリース層304の部分が除去される。これらの部分は、図2に示されているように、構造層306及び/又は導電層308の他の部分を通じて装置300に依然として接続されている。一実施形態において、そのような構造はSOI基板及びフッ化水素(HF)酸によるエッチングを行うことで実現できる。先ず図3Bに示す溝又はボイドを形成するためにエッチング処理が行われる。その後に、HF酸によるエッチング処理を用いて、層を形成するシリコン酸化物の部分を選択的に除去及びアンダーカットし、装置200の内の選択された部分の直下にボイドを形成し、図3Cに示すような構造が得られる。
【００３２】
様々な実施形態を含む本発明は上記の製造工程の例に限定されない。例えば本発明の一実施形態において、構造層306をエッチングし、リリース層304を除去した後に、原子層エピタキシャル(atomic  layer  epitaxial：ALE)工程を用いて導電層308、308を形成してもよい。そのような実施形態の場合、ALE工程を利用すると、導電層の配置及び厚みを正確に制御できるようになる。その結果、水平GCA装置のアクティブ部分(active  portion)の寸法を高精度に形成できるので、装置の制御性を改善できる。
【００３３】
一実施形態において、様々なタイプのフィルタ構造を提供するために、上記のMEMS装置は、インダクタ構造や接地面層等のような他の構造と共に組み合わせられてもよい。しかしながらそのような構造は何らかの追加的な処理工程を必要とするかもしれない。そのような追加的な処理工程については図4及び図5を参照しながら概念的に説明される。
【００３４】
図4は、本発明の実施形態によるフィルタ装置400の断面図を示す。図3の装置200と同様に、装置400は少なくとも1つの基板層302と、基板層302上に形成された少なくとも1つのリリース層又は除去層304と、リリース層304上に形成された少なくとも1つの構造層306と、構造層306上に形成された導電層308、309とを有する。従って図2及び図3に関する装置200の動作及び製造工程についての説明は、層302-309及び結果的な装置400の全体的な動作の説明としても十分である。
【００３５】
上述したように、あるフィルタ構造は、装置200内の1つ以上の構造(例えば、固定端部212)がグランド又は他の基準電位源に結合されていることを要する。追加的な配線が導電層308に形成されてもよいが、そのような追加的な配線は追加的な表面領域を必要とし、装置200の全体的なサイズを大きくしてしまう。従って本発明の一実施形態においては、ビアを利用して、そのような部分と装置の反対側にある接地プレート層とを結合する。例えば図4に示されているように、ビア412を利用して、導電層308、309が基板層302の反対側の導電層414、415に結合されている。
【００３６】
そのような実施形態の場合、導電層308、309を形成するのに先立って、基板層302、リリース層304及び構造層306を貫通する開口がエッチングにより形成される。開口は導電性材料で少なくとも部分的に充填され、構造層306の上位層と基板層302の下位層とを接続する導電性チャネルが提供される。そのようなビアを形成するために様々なプロセスを使用できる。例えば、SOI基板の場合、スルーシリコンビア(through  silicon  via)処理工程を用いてビア412を形成してもよい。導電層308、309がその後に形成され、装置400の製造工程は図3A-3Cの装置200に関して上述したように進行する。その後、基板層302の底部及びビア412の上部に導電層414、415を形成することで共通グランドプレーンにビアを結合することができる。導電層414、415は基板層302の底部に直接形成された1つ以上の接着層414及び1つ以上の金属層415を有する。しかしながら一実施形態において接着層414は省略されてもよい。
【００３７】
図4に示されている構造は導電性素子を含むフィルタを形成するために使用されてもよい。例えば一実施形態において、導電層308、309及び/又は導電層414、415はビア412と共に短絡スタブインダクタ(shorted  stub  inductor)を形成するようにパターニングされてもよい。「短絡スタブインダクタ」という用語は、信号経路に接続された第1端部と接地プレートンに接続された第2端部とを有する細長い導電性スタブ素子又は部分を示す。そのような実施形態の場合、スタブの部分は導電層308、309及び/又は導電層414、415を用いて形成されてもよい。スタブの部分はその後にビア412により接地面に短絡される。
【００３８】
しかしながら様々な実施形態を含む本発明は短絡スタブインダクタ素子を利用する例に限定されない。本発明の他の実施形態において、図5に示されるように1つ以上の追加層を用いて個別インダクタ素子が形成されてもよい。
【００３９】
図5は、本発明の別の実施形態によるフィルタ装置500の断面図を示す。装置200、400と同様に、装置500は少なくとも1つの基板層302と、基板層302上に形成された少なくとも1つのリリース層304と、リリース層304上に形成された少なくとも1つの構造層306と、構造層306上に形成された導電層308、309とを有する。
【００４０】
フィルタ装置500は上述したように装置200と実質的に同様な1つ以上の装置の構造を有するMEMSデバイス部分550を有する。従って図2及び図3A-3Cに関する上記の装置200の動作や製造方法等に関する説明は図5の層302-309及びデバイス部分550における装置の動作及び製造方法に対する説明としても充分である。
【００４１】
本発明の一実施形態において、装置500は図4を参照しながら説明したような導電層414、415を用いて形成されビア412を通じて結合された接地プレーン層を含む。しかしながら短絡スタブインダクタ素子は設けられておらず、層302-309の上位に形成された1つ以上の追加層を用いて個別のインダクタ素子が設けられている。そのような個別素子は例えばデバイス部分550が形成される前に形成されていてもよい。そのような実施形態の場合、層302-309(層414、415及びビア412(存在する場合))が形成された後に、追加デバイス層が導電層309上に堆積され、個別的なインダクタ装置を形成するのに使用される。
【００４２】
あるプロセスの一例として、先ず少なくとも1つの非導電層516が導電層309上に形成され、個別インダクタ素子309及び導電層308間の電気的な絶縁性を提供する。次に、デバイス部分550との電気的な結合を得るために、1つ以上のビア518が非導電層516の中に形成される。ビア518は従来のマスキング及びエッチング等に関する任意の処理工程を用いて形成できる。その後、非導電層516及びビア518の上に導電層520及び521が形成される。導電層520は1つ以上の接着層を有し、導電層521は1つ以上の金属層を有する。しかしながら接着層520は省略されてもよい。そして、マスキング、エッチング及び/又は平坦化等の従来の処理工程を用いて導電層がパターニングされ、個別インダクタの素子が形成される。一実施形態において、個別インダクタは、スパイラル形状又はメアンダ形状/蛇行した形状のインダクタのような平面インダクタであってもよい。しかしながら様々な実施形態を含む本発明はその例に限定されない。他の実施形態において、導電性及び非導電性の材料による追加層が設けられ、コイル状のインダクタ素子のような平面的でないインダクタ素子が形成されてもよい。そのようなインダクタが形成された後、導電層520、521の任意の露出した部分が保護されてもよい。その後、上述したようにデバイス部分550上の非導電層516の部分が除去され、デバイス部分550が形成される。
【００４３】
上述したように、装置200は様々なタイプの装置を提供するために容易に修正できる。特に、x0_DRVに対するx0_REACTの比率が変更される。例えば、装置200は、図6及び図7にそれぞれ示すようにx0_DRV及びx0_REACT間の差分に基づいて調整可能なキャパシタ又はスイッチとして動作してもよい。
【００４４】
図6は、本発明の実施形態によるフィルタバンク用の水平GCAスイッチ装置として使用するのに適しているMEMSくし形装置600の一例を平面図で示す。図2の装置200と同様に、装置600はドライブ部分601と、リアクティブ部分614と、他の素子とを有する。従って素子201-220に関する上記の説明は図6における素子601-620の動作説明としても十分である。
【００４５】
上述したように装置600は設計、製造工程及び動作原理を大幅に変更することなくスイッチとして機能するように構築される。すなわち、トラスくし形構造604は第1の入力/出力くし形構造616aを第2の入力/出力くし形構造616bに電気的に結合するように構築されている。これは、フィンガ606及び608間のフィンガ間隔が減少する場合に、フィンガ618及び620がスイッチを閉じて入力側のくし616a及び出力側のくし616bの間で電流がながれるように、フィンガ618及び620間のフィンガ間隔を形成することで達成される。言い換えれば、x0_REACT≦x0_DRVである場合にスイッチになる。その結果、ドライブくし形構造602に関する電位差に起因してトラスくし形構造604が少なくとも最小距離だけ動くと、フィンガ620及び618の間の隙間又はギャップが閉じられる(導通する)。
【００４６】
フィンガ618及び620が接触するようにドライブくし形構造601及び入力/出力くし形構造616の寸法を調整することに加えて、装置600をスイッチとして動作させるために図2の装置200に更なる修正が必要とされる。例えば図6に示されているように、入力信号は電源(VSOURCE)から供給される電圧とすることができ、信号及び基準電位に対する2つの入力ポートを要する。装置600の場合、これはリファレンス又は基準電位源をトラスくし形構造604の固定端部612aに接続し、入力信号を入力側のくし616aに与えることで達成される。スイッチの出力電圧(VSWITCH)は出力側のくし616b及び固定端部612aの間の電位差を測定することで得られる。
【００４７】
上述したように上記のMEMS構造は非導電層によりサポート又は支持されている導電層を有する。従って装置600がスイッチとして適切に動作するには、いくつかの理由で導電層内に何らかの不連続部が必要とされる。第1に、フィンガ618及び620の間に電位差が生じる場合、フィンガ618及び620の間に生じる静電気力に起因してトラスくし形構造604も動くからである。第2に、フィンガ618及び620が接触する場合、入力/出力側のくし616aにおける信号はグランド又は固定端部612aのような他の基準点に短絡されることなく入力/出力側のくし616bに到達する必要があるからである。最後に、フィンガ618及び620が接触する場合、入力/出力側のくし616aにおける信号、入力/出力側のくし616bにおける信号はドライブ部分601の動作に干渉すべきでない又は影響を及ぼすべきでないからである。特に、フィンガ606及び608の間の電位差は、入力/出力側のくし616の電圧によっては影響されず、フィンガ606及び608に直接印加された電位差によってのみ制御される。
【００４８】
従って装置600に関するそのような問題に対処するため、トラスくし形構造604の上又は中の導電層は、不連続部622及び624のような不連続部を有するように形成される。不連続部622及び624はトラスくし形構造604における固定端部612a、フィンガ620及びフィンガ608を電気的に絶縁する。すなわち、フィンガ620及び618が接触状態になるまでフィンガ620の電位は浮動状態のままであるので、フィンガ618及び620の間に静電気力は一切生じない。更に入力/出力側のくし形構造616の間の電位差はフィンガ620及び618が接触状態になった後も維持される。更に、フィンガ620における電圧はフィンガ608に影響せず、従ってドライブ部分601の動作に影響しない。
【００４９】
装置600は次のように動作する。VSOURCEのような入力信号が入力側のくし616a及び固定端部612aの間に印加される。スイッチを閉じるために、フィンガ606及び608の間に電位差が印加される。例えば、VBIASという電圧がドライブくし形構造602(フィンガ606に電気的に結合されている)及び固定端部612b(フィンガ608に電気的に結合されている)の間に印加される。VBIASの大きさは、トラスくし形構造604が運動軸605に沿って動き、フィンガ620が動いてフィンガ618に接触し、スイッチを閉じる程度に充分大きな値であるように選択される。例えばVBIASは、リード構造611の復元力より大きな静電気力を生じるように選択される。その後、スイッチを開放し、静電気力がリード611にかかっている復元力より小さくなるようにVBIASが減らされる。その復元力はフィンガ620をフィンガ618から分離するようにトラスくし形構造604に作用し、スイッチを開放する。
【００５０】
上述したように、装置200は、設計、製造工程及び動作原理を大幅に変更することなく、調整可能なキャパシタ又はバラクタのような他のタイプの装置として機能するように構築できる。それは図7を参照しながら説明される。図7は、本発明の実施形態によるフィルタバンク用の水平GCAバラクタ装置として使用するのに適しているMEMSくし形装置700の一例を平面図で示す。上述したように装置700は図2と同様に駆動部701と、リアクティブ部分714と他の素子とを有する。従って素子201-220に関する上記の説明は図7の素子701-720に関する一般的な動作説明としても充分である。
【００５１】
上述したように、装置700はバラクタとして動作するように形成されている。特にトラスくし形構造704は、フィンガ718により提供される第1のキャパシタプレートとフィンガ720により提供される第2のキャパシタプレートとの間のギャップを調整することにより調整可能なキャパシタとなるように形成されている。従って装置700はくし形構造716a及びトラスくし形構造704の間でCOUT1というキャパシタンスを有する第1のキャパシタを形成し、くし形構造716b及びトラスくし形構造704の間でCOUT2というキャパシタンスを有する第2のキャパシタを形成する。
【００５２】
上述したように装置700は設計、製造工程及び動作原理を大幅に変更することなく、バラクタとして機能するように構築される。すなわち、トラスくし形構造704は、フィンガ706及び708間のフィンガ間隔が減少する際にフィンガ718及び720間のフィンガ間隔を調整するように形成される。しかしながらバラクタの適切な動作を確保するため、フィンガ718及び720は、接触してくし形構造716a及びくし形構造716b間に電流が流れてしまうことのないようにすべきである。従って本発明の様々な実施形態においてバラクタ装置の場合はx0_REACT≧x0_DRVであり、たとえフィンガ706及び708が接触したとしてもフィンガ720及び718の間にギャップ(隙間)が確保されることを保証する。
【００５３】
本発明の様々な実施形態において、これらの第1及び第2のキャパシタは、直列又は並列にキャパシタが提供されるように様々な方法で接続されてよい。例えば直列のキャパシタンスを得るために、キャパシタンス(容量)はくし形構造716a及び716bの間で測定されてもよい。並列的なキャパシタンスの場合とは異なり、キャパシタンスは、くし形構造716a、716b及び固定端部712aの間で測定されてもよい(フィンガ720に電気的に結合される場合)。
【００５４】
本発明の一実施形態において、フィンガ720をフィンガ708から絶縁するために不連続部724が設けられる。上述したように不連続部724はリアクティブ部分714及びドライブ部分701の間の如何なる干渉も減らすように設けられる。例えばフィンガ718及び720の間に蓄積された電荷がフィンガ706及び708の間の電位差に影響すること又はその逆向きの影響が防止される。しかしながら、固定端部712a及び712bが双方ともグランドに結合されていた場合、ドライブ部分701及びリアクティブ部分714の間の絶縁性は、そのような不連続部が無くても確保される。
【００５５】
装置700は次のように動作する。回路(図示せず)がくし形構造716a、716b及び固定端部712aに結合されている(必要であれば、上記の説明を参照されたい)。キャパシタンスを増やすため、フィンガ706及び708の間に電位差(VBIAS)が印加され、これらのフィンガ同士の間に静電引力を生じさせる。例えばVBIASがドライブくし形構造792及び固定端部712b(フィンガ708に電気的に結合されている)間に印加され、トラスくし形構造704の動きを生じさせる程度に充分大きな静電引力がフィンガ706及び708間にかかり、ひいてはフィンガ702がフィンガ718に向かって動くようにする。VBIASの大きさは、フィンガ718及び729間の間隔に関連するギャップ、すなわちキャパシタンス値を決定するように選択される。例えば、キャパシタンスを増やす場合、VBIASは、リード構造711の復元力よりも少なくとも大きな静電力を生じさせ、トラスくし形構造704を運動軸705に沿って動かすように選択される。その後、キャパシタンスを減らすために、静電気力がリード構造711によりかけられている復元力より小さくなるようにVBIASが減らされる。そして、復元力がトラスくし形構造704に作用し、フィンガ720及びフィンガ718間のギャップを増やし、キャパシタンスを減らす。
【００５６】
様々な実施形態を含む本発明において、図6に関するスイッチ構成及び図7に関するキャパシタ構成は、広い周波数範囲にわたって動作するフィルタバンクとして使用可能であり、それは従来のフィルタバンクと比較して少ない部品数で製造可能である。例えば、そのような素子はn次のT型フィルタ、n次のπ型フィルタ、容量結合直列フィルタ(capacitively  coupled  series  fileter)及び様々な他のタイプのフィルタ(広い周波数範囲にわたって動作可能なフィルタ)等を形成するように使用可能である。具体的なフィルタ及びその動作特性は図8、図9に示されている。
【００５７】
図8は、スイッチSWTと、並列電圧制御キャパシタC1、C2及びC3と、様々なインダクタンス素子(L1-L5)とを有する3次のπ型バンドパスフィルタ800を概略的に示す。概して、フィルタ800の周波数応答(中心周波数はfcである)は、バイアス電圧VBIAS_1、VBIAS_2及びVBIAS_3の値に基づく電圧制御キャパシタC1、C2及びC3の値に依存する。本発明の一実施形態においてVBIAS_1、VBIAS_2及びVBIAS_3は別々に制御される。しかしながら本発明の別の実施形態においは、バイアス電圧VBIAS_1、VBIAS_2及びVBIAS_3は同一の信号を用いて制御される。そのような形態は必要な素子数を削減できる。何れの場合においても、バイアス電圧VBIAS_1、VBIAS_2及びVBIAS_3及びキャパシタC1、C2及びC3の値に基づいて、フィルタ800は或る周波数範囲にわたってバンドパスフィルタの機能を提供するように選択的に調整可能である。
【００５８】
そのようなキャパシタ設計例と共にフィルタを構築するためのいくつもの方法が存在するが、本発明の様々な実施形態は図8に示されるようなフィルタを比較的簡易かつ信頼性高く提供する方法をもたらす。例えば図8に示すフィルタは、図6の装置600のような水平GCAスイッチ装置、図7の装置700のような3つの水平GCAキャパシタ装置を用いて実現できる。フィルタ800の誘導性素子又はインダクタンス素子は、図4及び図5を参照しながら上述した短絡スタブインダクタ又は個別インダクタを用いて実現できる。
【００５９】
本発明の一実施形態において、フィルタ800を実現するために使用される水平GCAキャパシタ装置各々は同一に形成される。すなわち、装置はリアクティブ部分において同じフィンガ間隔を有し、並列的に結合された同じキャパシタを備えている。しかしながら本発明はこの形態に限定されない。本発明の別の実施形態において、リアクティブ部分におけるフィンガについて異なるフィンガ間隔が設けられてもよい。水平GCAキャパシタ各々の間隔は、適切な周波数応答をもたらすように選択できる。
【００６０】
図9は、図8に示すように構築されたフィルタについてシミュレーションによりVBIASの関数として挿入損失(IL)及びリターン損失(RL)の関係をx-y対数座標にプロットしたグラフ900を示す。シミュレーションの便宜上、水平GCAキャパシタ各々は同一に形成されているものとしている。特に、水平GCAキャパシタはx0=10um及びy0=25umの長さを有するように設計されているとする。その構造のスプリング定数(k)は103.125N/mを有するように設定されている。インダクタの値はL1=L2=28nH及びL3=L4=L5=14nHであるように選択されている。
【００６１】
シミュレーションでは0V、46V、57V及び61Vの値の電圧VBIAS_1が印加されている。VBIAS=0Vに関し、IL曲線902及びRL曲線904が示されている。VBIAS=46Vの場合、1umの動きが生じ、IL曲線906及びRL曲線908となる。VBIAS=57Vの場合、2umの動きが生じ、IL曲線910及びRL曲線912となる。VBIAS=61Vの場合、3umの動きが生じ、IL曲線914及びRL曲線916となる。
【００６２】
本発明の様々な実施形態において、フィルタの通過帯域は、1dBに近いILの値及び最大化されたRLの値を有する。例えば、図9に示されているシミュレーションデータの場合、ILは約2.5dBであり、RLは約14dBである。したがってバンドパスフィルタの通過帯域が調整されていた場合、ILの最小値及びRLの最大値に関連する周波数はずれる(シフトする)。この種の周波数応答は図9に示されているように本発明の様々な実施形態により提供される。図9は、VBIASが増加するにつれて、ILの最小値及びRLの最大値をもたらす周波数がずれることを示す。特に、IL曲線902と比較した場合のIL曲線906、910、914や、RL曲線904と比較した場合のRL曲線908、912、916のように共通したシフトとして示されているように、周波数は減少する方向にシフトしている。すなわち図9に示す中心周波数は約70MHzだけシフトしている。
【００６３】
場合によっては100MHz未満のシフトでは不十分なアプリケーションがあるかもしれない。しかしながら、より広い範囲の動き(すなわち、より大きな値のキャパシタンス)はスナップイン効果(snap-in  effect)により事実上制限される。すなわち、閾バイアス電圧レベルが印加された後、ドライブ部分における静電引力は、ドライブくし形構造及びトラスくし形構造におけるフィンガに共に強制されているレベルまで増加する(すなわち、スナップイン)。したがって、より高いキャパシタンス(すなわち、より小さなxの値)を得るように水平GCAキャパシタを更に制御することは不可能である。一般に、水平GCAキャパシタは2つのプレート、並列的なプレートの理想的なGCAキャパシタにおける値より小さな位置に制限する(snap-in)。この位置は2/3x0以上とすることができる。しかしながら、本発明の一実施形態において、この制約は、ドライブくし形構造及び電源供給部VBIASの間に直列にキャパシタを加えることで克服できる。そのような形態は図10に示されている。
【００６４】
図10は、本発明の別の実施形態に従って動作する水平GCAキャパシタ1000の一部分を示す。図10に示す形態は図7に示されているものと類似している。図10に示されているように、固定されたキャパシタ(CS)が電源VBIASに直列に設けられている。図10に示す形態の場合、CS及びCMEMSの値(VBIAS=0の場合における水平GCAキャパシタのドライブ部分のキャパシタンス)はCS=CMEMS/K(K＞0)により関連付けられている。この形態により、2/3x0より短いスナップイン位置が得られる。その様子が図11に示されている。
【００６５】
図11は、CSを使用する場合及び使用しない場合についてシミュレーションによる水平GCAキャパシタのVBIASの関数として正規化ギャップ位置(x/x0)をx-y座標にプロットした図を示す。図11に示すシミュレーションにおいて、x0は10umであり、y0は25umであり、スプリング定数(又はバネ定数又は剛性)(k)は103.125N/mであるとした。図11において、曲線1110はキャパシタCSが無い場合の水平GCAキャパシタの出力を示し、上述したように、約2/3x0の正規化ギャップ位置においてスナップイン位置(曲線のピークVBIASに対応する正規化ギャップ位置)が生じている。例えば曲線1120、1130、1140、1150(Kは0.5、1、1.5、2にそれぞれ等しい)に示されているように、スナップイン位置はCSを付加したことで減少している。更にKが増加するにつれてスナップイン位置も減少している。例えば曲線1150(K=2)の場合、スナップイン位置は0.4x0より小さな正規化ギャップ位置に対応している。これに対して曲線1120の場合、スナップイン位置は約0.6x0の正規化ギャップ位置に対応している。
【００６６】
図11に示されているように、キャパシタCSを設けた結果の影響の1つは、水平GCAキャパシタを作動させるために、より高いVBIASが必要になるということである。従って本発明の一実施形態において、リード構造の剛性(k)は、より高いVBIASの値を補償するように減少させることが可能である。しかしながらそのようにすると水平GCAキャパシタを外力(加速度を伴う力)に対して敏感にする。したがって本発明の一実施形態においてK及びkの値は特定のアプリケーションに対する問題を最小化しかつパフォーマンスを増強する用に選択される。
【００６７】
図12は、図8及び図10に示すように構築されたフィルタについてシミュレーションによりVBIASの関数として挿入損失(IL)及びリターン損失(RL)の関係をx-y対数座標にプロットしたグラフを示す。シミュレーションの便宜上、水平GCAキャパシタはそれぞれ同一に形成されているとした。特に水平GCAキャパシタはx0=10um及びy0=25umを有するように設計されている。この構造のスプリング定数(k)は103.125N/mであるように選択されている。インダクタの値はL1=L2=28nH及びL3=L4=L5=14nHであるように選択されている。Kは6に等しく選択されている(すなわち、6×CS=CMEMS)。シミュレーションにおいては、0Vないし93Vの範囲内の値のVBIASが印加されたとしている。図12に示されているようにVBIASが増加すると、中心周波数は1.04から580MHzにシフトし、中心周波数を480MHzだけシフトさせている。したがって中心周波数におけるRL又はIL値を大幅に劣化させることなしに、3つの固定キャパシタを追加することでフィルタの周波数範囲は大幅に増加する。
【００６８】
そのようなフィルタ設計を用いることで、素子数が少ないフィルタバンクを設計及び製造することが可能であり、そのフィルタバンクは従来のフィルタバンクと比較して簡易な設計で簡易に製造できる。例えば、図13は、本発明の様々な実施形態を用いて実現することが可能なフィルタバンク1300の概略図を示す。フィルタバンク1300は、入力信号(VIN)をフィルタリングしかつ出力信号(VOUT)を生成する用に形成されたフィルタ1302、1304及び1306を含む。フィルタ1302、1304及び1306の各々は図8を参照しながら説明されたように実現される。すなわち、各フィルタは図6に示す装置600のような水平GCAスイッチ装置と図7に示す装置700のような1つ以上の水平GCAキャパシタ装置とを有する。フィルタ1302-1306の誘導性素子又はインダクタンス素子は図4及び図5に関してそれぞれ説明したような短絡スタブインダクタ又は個別インダクタを用いて形成できる。フィルタ1300を実現するのに使用される水平GCAキャパシタ装置の各々において、水平GCAキャパシタ各々が異なる範囲を提供するように、リアクティブ部分のフィンガについて異なるフィンガ間隔が選択されてもよい。
【００６９】
単独のフィルタを用いて広い周波数範囲をフィルタリングすることも可能であるが、多数のフィルタによるバンクは、好ましいIL及びRL特性を発揮するように、周波数の範囲を広くすること及び/又は制御量を多くすることを可能にする。本発明の一実施形態において、本発明の実施形態によるGCA装置を用いてフィルタバンクの異なる部分同士の間で切り替えを行うために、制御信号と共に制御論理部を利用して何れかのフィルタを選択する、あるいは各々のフィルタが別個の制御信号を有していてもよい。本発明の他の実施形態において、フィルタバンクはそのような制御システムなしに動作可能である。例えば、キャパシタンスの範囲を異ならせるのと同様に、スイッチSWT_1-SWT_3はリアクティブ部分において異なるフィンガ間隔を有するように選択される。その結果、スイッチSWT_1-SWT_3の切り替えは1つの信号VPを用いて行われ、切り替え動作はVPの大きさに基づく。本発明の様々な実施形態において、そのような形態はドライブくし形構造とスイッチを結合する電気的な相互接続を形成することで実現できる。
【００７０】
この形態は1つより多いスイッチSWT_1-SWT_3が任意の時点で閉じられてよいことを意味するが、そのような複数のスイッチの動作により全体的な周波数応答が影響を受けないように、キャパシタンスC1-C9を選択することができる。例えば、キャパシタンスC4-C6の大きさをキャパシタンスC1-C3の値よりもかなり大きくなるように(例えば1桁程度大きくなるように)選択することで、VPがSWT_1及びSWT_2双方をアクティブにする程度に充分大きかったとしても、C4-C6及びC1-C3の並列的な組み合わせは、C4-C6により支配される総キャパシタンスをもたらす。その結果、フィルタバンク1300の周波数応答はC1-C3の存在によっては大きな影響を受けないままである。したがってフィルタバンク1300はかなり少ない数の制御信号で動作することができる。原理的には、これはSWT_1-SWT_3を作動させる1つのVPとキャパシタンスC1-C9を調整するための1つのVBIASとを用いてフィルタの中心周波数を調整することを含む。
【００７１】
以上、本発明の様々な実施形態が説明されてきたが、それらは例示として与えられているにすぎず限定を意味してはいないことが理解されるべきである。本発明の精神及び範囲から逸脱することなしに、説明された実施形態に対する多くの変形が本願の開示内容から可能である。従って本発明の範囲及び目的は上記の実施形態の何れにも限定されない。むしろ本発明の範囲は特許請求の範囲及び均等物によって規定される。
【００７２】
本発明は1つ以上の実施形態を参照しながら説明されてきたが、等価的な代替例や修正例は本明細書及び添付図面を参照して理解した当業者にとって明らかである。更に本発明の特定の特徴がいくつもの実施形態の内の何れかに関連して説明されてきたが、任意の又は特定の適用例又はアプリケーションに対して望まれる及び有利であるように、そのような特徴は他の実施形態の1つ以上の他の特徴と共に組み合わせられてもよい。
【先行技術文献】
【特許文献】
【００７３】
【特許文献１】国際公開第WO03/055061号
【図１】
2013509139.tif 000003
【図２】
2013509139.tif 000004
【図３Ａ】
2013509139.tif 000005
【図３Ｂ】
2013509139.tif 000006
【図３Ｃ】
2013509139.tif 000007
【図４】
2013509139.tif 000008
【図５】
2013509139.tif 000009
【図６】
2013509139.tif 000010
【図７】
2013509139.tif 000011
【図８】
2013509139.tif 000012
【図９】
2013509139.tif 000013
【図１０】
2013509139.tif 000014
【図１１】
2013509139.tif 000015
【図１２】
2013509139.tif 000016
【図１３】
2013509139.tif 000017
【手続補正書】
【提出日】平成23年12月7日(2011.12.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、前記基板の第1の表面上に設けられた複数の水平ギャップ閉鎖アクチュエータ(GCA)装置とを有するフィルタ装置であって、
前記複数の水平GCA装置の各々は、少なくとも1つのドライブくし形構造と、少なくとも1つの入力/出力(I/O)くし形構造と、前記ドライブくし形構造及び前記I/O構造とかみ合っている少なくとも1つのトラスくし形構造とを有し、前記トラスくし形構造は、前記トラスくし形構造及び前記ドライブくし形構造の間に印加された電圧に基づいて、第1の嵌合位置及び少なくとも第2嵌合位置の間の移動軸に沿って動くように形成されており、
前記第1の嵌合位置において、前記トラスくし形構造及び前記I/Oくし形構造の間の嵌合間隔は、前記水平GCA装置の内の少なくとも第1のものにおいて前記トラスくし形構造及び前記ドライブくし形構造の間の嵌合間隔以上であり、前記I/Oくし形構造はバラクタの一部をなすように形成され、
前記第2の嵌合位置における前記I/Oくし形構造及び前記トラスくし形構造の間の電気的な接触を促すように、前記第1の嵌合位置において、前記水平GCA装置の内の少なくとも第2のものにおいて前記トラスくし形構造及び前記トラスくし形構造の間の嵌合間隔以上であり、前記水平GCA装置の内の前記第2のものはスイッチとして機能するように形成されている、フィルタ装置。  
【請求項２】
前記複数の水平GCA装置が前記基板上に形成された少なくとも1つのインダクタンス素子に結合されている、請求項1記載のフィルタ装置。
【請求項３】
前記基板を通って伸びかつ前記複数の水平GCA装置の少なくとも一部分に電気的に結合した少なくとも1つの導電性部分と、
前記基板の第1の表面とは反対側の第2の表面上に設けられた少なくとも1つの電気的に導電性のグランドプレーン層と
を更に有し、前記グランドプレーン層は前記導電性ビアに電気的に結合されている、請求項1記載のフィルタ装置。
【請求項４】
前記複数の水平GCA装置は前記第1の表面上に設けられた少なくとも1つの平面インダクタタンス素子に結合されている、請求項1記載のフィルタ装置。
【請求項５】
前記複数の水平GCA装置が、T型フィルタ、π型フィルタ及び容量結合シリーズフィルタの内の何れかを形成するように結合されている、請求項1記載のフィルタ装置。
【請求項６】
前記複数の水平GCA装置の各々は、少なくとも1つの固定端部構造と、前記トラスくし形構造を前記固定端部構造にスプリングで結合する1つ以上のリード構造とを更に有する、請求項1記載のフィルタ装置。
【請求項７】
前記複数の水平GCA装置の内の少なくとも第1及び第2のものにおける前記第1及び第2の嵌合位置は異なっている、請求項1記載のフィルタ装置。
【請求項８】
複数の固定容量要素を更に有し、該複数の固定容量要素の各々は、前記複数の水平GCA装置の何れかに電気的に直列に結合され、前記複数の水平GCA装置の内の関連するものの最低容量値より小さな容量値を有する、請求項1記載のフィルタ装置。
【請求項９】
共通入力ノード及び共通出力ノードに結合された1つ以上のフィルタ素子を有し、
前記フィルタ素子の各々は、前記複数の水平GCA装置の内の2つ以上を有し、前記水平GCA装置の内の第1のものはバラクタの一部分として形成された前記I/Oくし形構造を有し、前記水平GCA装置の内の第2のものはスイッチとして機能するように形成されている、請求項1記載のフィルタ装置。
【国際調査報告】
2013509139.tif 000018
2013509139.tif 000019
2013509139.tif 000020