(57)【要約】  物体の運動を検出するための回路は、回路内のピーク検出器が所定の時間、更新を停止したときに終了する較正期間を有する。回路に関連する方法も述べられる。
2013503342.tif 000002
【特許請求の範囲】
【請求項１】
物体の運動を検出する回路であって、
前記物体に関連する磁界に比例するＤＩＦＦ信号を発生ための少なくとも１つの磁界検知素子と、
前記ＤＩＦＦ信号を受け取るように結合され、前記ＤＩＦＦ信号のピークに向かって移動するように前記ＤＩＦＦ信号を追跡するための追跡信号を発生するように構成される、少なくとも１つの運動検出器と
を備え、前記少なくとも１つの運動検出器は、
較正期間内のＰＤＡＣ更新時間間隔の間は前記ＤＩＦＦ信号を追跡し、前記較正期間内の前記ＰＤＡＣ更新時間間隔以外のときには前記ＤＩＦＦ信号を保持するためのＰＤＡＣ出力信号を発生するように構成されるＰＤＡＣと、
前記較正期間内のＮＤＡＣ更新時間間隔の間は前記ＤＩＦＦ信号を追跡し、前記較正期間内の前記ＮＤＡＣ更新時間間隔以外のときには前記ＤＩＦＦ信号を保持するためのＮＤＡＣ出力信号を発生するように構成されるＮＤＡＣと、
前記ＰＤＡＣおよび前記ＮＤＡＣに結合された更新ロジック回路であって、前記ＰＤＡＣ更新時間間隔の終了からの第１の期間が第１の所定の時間閾値より大きいか否かを決定することにより、および前記ＮＤＡＣ更新時間間隔の終了からの第２の期間が第２の所定の時間閾値より大きいか否かを決定することにより、前記較正期間の終了を確定するように構成される、更新ロジック回路と、を備える、
回路。
【請求項２】
前記第１および第２の所定の時間閾値は同じ所定の時間閾値であり、前記更新ロジック回路は、
前記第１の期間および前記第２の期間の両方が前記所定の時間閾値より大きいことに応答して状態を変化するように構成されるタイマ回路出力信号を発生するように構成されたタイマ回路を備える、請求項１に記載の回路。
【請求項３】
前記タイマ回路は、
クロック信号を受け取るように結合され、カウント出力信号を発生するように構成されたカウンタと、
前記カウント出力信号を受け取るように結合され、ＤＡＣ出力信号を発生するように構成されたＤＡＣと、
前記ＤＡＣ出力信号を受け取るように結合され、所定の閾値信号を受け取るように結合され、前記ＤＡＣ出力信号が前記所定の閾値信号より小さいことを示す第１の状態と、前記ＤＡＣ出力信号が前記所定の閾値信号より大きいことを示す第２の異なる状態とを有する前記タイマ回路出力信号を発生するように構成される比較器と
を備える、請求項２に記載の回路。
【請求項４】
前記タイマ回路は、
クロック信号を受け取るように結合され、所定のプリセットカウント信号を受け取るように結合され、前記クロック信号のパルスカウントが前記所定のプリセットカウント信号より小さいことを示す第１の状態と、前記クロック信号の前記パルスカウントが前記所定のプリセットカウント信号に等しいことを示す第２の異なる状態とを有する、前記タイマ回路出力信号を発生するように構成されたカウンタを備える、請求項２に記載の回路。
【請求項５】
前記更新ロジック回路は、
前記タイマ回路出力信号を受け取るように結合され、前記ＤＩＦＦ信号は前記ＰＤＡＣ出力信号より高いことを示す第１の比較信号を受け取るように結合され、前記ＤＩＦＦ信号は前記ＮＤＡＣ出力信号より低いことを示す第２の比較信号を受け取るように結合され、前記タイマ回路出力信号、前記第１の比較信号、および前記第２の比較信号の状態に応答して前記ＰＤＡＣ出力信号に前記ＤＩＦＦ信号の正方向偏位を追跡させ、前記ＮＤＡＣ出力信号に前記ＤＩＦＦ信号の負方向偏位を追跡させるように構成され、前記タイマ回路出力信号、前記第１の比較信号、または前記第２の比較信号の他の異なる状態に応答して前記ＰＤＡＣ出力信号に正ピーク信号を保持させ、前記ＮＤＡＣ出力信号に負ピーク信号を保持させるように構成された、更新コントローラをさらに備える、請求項２に記載の回路。
【請求項６】
前記少なくとも１つの磁界検知素子はＲＤＩＦＦ信号およびＬＤＩＦＦ信号を発生するための少なくとも２つの磁界検知素子を備え、前記少なくとも１つの運動検出器は第１および第２の運動検出器を備え、前記第１の運動検出器は前記ＲＤＩＦＦ信号を受け取るように結合され、前記第２の運動検出器は前記ＬＤＩＦＦ信号を受け取るように結合される、請求項１に記載の回路。
【請求項７】
前記第１の運動検出器および前記第２の運動検出器はそれぞれ前記ＲＤＩＦＦ信号および前記ＬＤＩＦＦ信号を追跡するための追跡信号を発生するように構成され、前記第１の運動検出器は、
第１の較正期間内の第１のＰＤＡＣ更新時間間隔の間は前記ＲＤＩＦＦ信号を追跡し、前記第１の較正期間内の前記第１のＰＤＡＣ更新時間間隔以外のときには前記ＲＤＩＦＦ信号を保持するための第１のＰＤＡＣ出力信号を発生するように構成された第１のＰＤＡＣと、
第１の較正期間内の第１のＮＤＡＣ更新時間間隔の間は前記ＲＤＩＦＦ信号を追跡し、前記第１の較正期間内の前記第１のＮＤＡＣ更新時間間隔以外のときには前記ＲＤＩＦＦ信号を保持するための第１のＮＤＡＣ出力信号を発生するように構成された第１のＮＤＡＣと、
前記第１のＰＤＡＣおよび前記第１のＮＤＡＣに結合された第１の更新ロジック回路であって、前記第１のＰＤＡＣ更新時間間隔の終了からの第１の期間が第１の所定の時間閾値より大きいか否かを決定することにより、および前記第１のＮＤＡＣ更新時間間隔の終了からの第２の期間が第２の所定の時間閾値より大きいか否かを決定することにより、前記第１の較正期間の終了を確定するように構成される、第１の更新ロジック回路とを備え、前記第２の運動検出器は、
第２の較正期間内の第２のＰＤＡＣ更新時間間隔の間は前記ＬＤＩＦＦ信号を追跡し、前記第２の較正期間内の前記第２のＰＤＡＣ更新時間間隔以外のときには前記ＬＤＩＦＦ信号を保持するための第２のＰＤＡＣ出力信号を発生するように構成される第２のＰＤＡＣと、
前記第２の較正期間内の第２のＮＤＡＣ更新時間間隔の間は前記ＬＤＩＦＦ信号を追跡し、前記第２の較正期間内の前記第２のＮＤＡＣ更新時間間隔以外のときには前記ＬＤＩＦＦ信号を保持するための第２のＮＤＡＣ出力信号を発生するように構成される第２のＮＤＡＣと、
前記第２のＰＤＡＣおよび前記第２のＮＤＡＣに結合された第２の更新ロジック回路であって、前記第２のＰＤＡＣ更新時間間隔の終了からの第３の期間が第３の所定の時間閾値より大きいか否かを決定することにより、および前記第２のＮＤＡＣ更新時間間隔の終了からの第４の期間が第４の所定の時間閾値より大きいか否かを決定することにより、前記第２の較正期間の終了を確定するように構成される、第２の更新ロジック回路とを備える、請求項６に記載の回路。
【請求項８】
前記第１および第２の所定の時間閾値は同じ第１の較正時間閾値であり、前記第３および第４の所定の時間閾値は同じ第２の較正時間閾値であり、前記第１の更新ロジック回路は、
前記第１の期間および前記第２の期間の両方が前記第１の較正時間閾値より大きいことに応答して状態を変化するように構成された第１のタイマ回路出力信号を発生するように構成される第１のタイマ回路を備え、前記第２の更新ロジック回路は、
前記第３の期間および前記第４の期間の両方が前記第２の較正時間閾値より大きいことに応答して状態を変化するように構成された第２のタイマ回路出力信号を発生するように構成された第２のタイマ回路を備える、請求項７に記載の回路。
【請求項９】
各前記第１および第２のタイマ回路は、
各クロック信号を受け取るように結合され、各カウント出力信号を発生するように構成された各カウンタと、
前記各カウント出力信号を受け取るように結合され、各ＤＡＣ出力信号を発生するように構成された各ＤＡＣと、
前記各ＤＡＣ出力信号を受け取るように結合され、各所定の閾値信号を受け取るように結合され、各第１または第２のタイマ回路出力信号を発生するように構成された各比較器とを備え、各タイマ回路出力信号は、前記各ＤＡＣ出力信号が前記各所定の閾値信号より小さいことを示す第１の状態と、前記各ＤＡＣ出力信号が前記各所定の閾値信号より大きいことを示す第２の異なる状態とを有する、請求項８に記載の回路。
【請求項１０】
前記第１および第２のタイマ回路がそれぞれ、
各クロック信号を受け取るように結合され、各所定のプリセットカウント信号を受け取るように結合され、各第１または第２のタイマ回路出力信号を発生するように構成されたそれぞれのカウンタを備え、各タイマ回路出力信号は前記各クロック信号のパルスカウントが前記各所定のプリセットカウント信号より小さいことを示す第１の状態と、前記各クロック信号の前記パルスカウントが前記各所定のプリセットカウント信号に等しいことを示す第２の異なる状態とを有する、請求項８に記載の回路。
【請求項１１】
前記第１の更新ロジック回路は、
第１の更新コントローラであって、前記第１のタイマ回路出力信号を受け取るように結合され、前記ＲＤＩＦＦ信号が前記第１のＰＤＡＣ出力信号より高いことを示す第１の比較信号を受け取るように結合され、前記ＲＤＩＦＦ信号が前記第１のＮＤＡＣ出力信号より低いことを示す第２の比較信号を受け取るように結合され、前記前記第１のタイマ出力信号、前記第１の比較信号、および前記第２の比較信号の状態に応答して、前記第１のＰＤＡＣ出力信号に前記ＲＤＩＦＦ信号の正方向偏位を追跡させ、前記第１のＮＤＡＣ出力信号に前記ＲＤＩＦＦ信号の負方向偏位を追跡させるように構成され、前記第１のタイマ出力信号、前記第１の比較信号、または前記第２の比較信号の他の異なる状態に応答して、前記第１のＰＤＡＣ出力信号に第１の正ピーク信号を保持させ、前記第１のＮＤＡＣ出力信号に第１の負ピーク信号を保持させるように構成された、第１の更新コントローラをさらに備え、第２の更新ロジック回路は、
第２の更新コントローラであって、前記第２のタイマ回路出力信号を受け取るように結合され、前記ＬＤＩＦＦ信号が前記第２のＰＤＡＣ出力信号より高いことを示す第３の比較信号を受け取るように結合され、前記ＬＤＩＦＦ信号が前記第２のＮＤＡＣ出力信号より低いことを示す第４の比較信号を受け取るように結合され、前記第２のタイマ回路出力信号、前記第３の比較信号、および前記第４の比較信号の状態に応答して、前記第２のＰＤＡＣ出力信号に前記ＬＤＩＦＦ信号の正方向偏位を追跡させ、前記第２のＮＤＡＣ出力信号に前記ＬＤＩＦＦ信号の負方向偏位を追跡させるように構成され、前記前記第２のタイマ回路出力信号、前記第３の比較信号、または前記第４の比較信号の他の異なる状態に応答して、前記第２のＰＤＡＣ出力信号に第２の正ピーク信号を保持させ、前記第２のＮＤＡＣ出力信号に第２の正ピーク信号を保持させるように構成された、第２の更新コントローラをさらに備える、請求項８に記載の回路。
【請求項１２】
物体の運動を検出する方法であって、
少なくとも１つの磁界検知素子によってＤＩＦＦ信号を発生するステップであって、前記ＤＩＦＦ信号は前記物体に関連する磁界に比例する、ステップと、
前記ＤＩＦＦ信号を追跡するための追跡信号を発生するステップであって、
較正期間内のＰＤＡＣ更新時間間隔の間は前記ＤＩＦＦ信号を追跡し、前記較正期間内の前記ＰＤＡＣ更新時間間隔以外のときには前記ＤＩＦＦ信号を保持するためのＰＤＡＣ出力信号を発生するステップと、
前記較正期間内のＮＤＡＣ更新時間間隔の間は前記ＤＩＦＦ信号を追跡し、前記較正期間内の前記ＮＤＡＣ更新時間間隔以外のときには前記ＤＩＦＦ信号を保持するためのＮＤＡＣ出力信号を発生するステップと、
前記較正期間の終了を確定するステップとを含む、追跡信号を発生するステップとを含み、前記確定するステップは、
前記ＰＤＡＣ更新時間間隔の終了からの第１の期間が第１の所定の時間閾値より大きいか否かを決定するステップと、
前記ＮＤＡＣ更新時間間隔の終了からの第２の期間が第２の所定の時間閾値より大きいか否かを決定するステップと
を含む方法。
【請求項１３】
前記第１および第２の所定の時間閾値は同じ所定の時間閾値であり、前記確定するステップは、
前記第１の期間および前記第２の期間の両方が前記所定の時間閾値より大きいことに応答して状態を変化するように構成されたタイマ回路出力信号を発生するステップを含む、請求項１２に記載の方法。
【請求項１４】
前記タイマ回路出力信号を発生する前記ステップは、
カウント出力信号を発生するステップと、
前記カウント出力信号に応答してＤＡＣ出力信号を発生するステップと、
前記ＤＡＣ出力信号に応答して、前記ＤＡＣ出力信号が所定の閾値信号より小さいことを示す第１の状態と、前記ＤＡＣ出力信号が前記所定の閾値信号より大きいことを示す第２の異なる状態とを有する前記タイマ回路出力信号を発生するステップと
を含む、請求項１３に記載の方法。
【請求項１５】
前記タイマ回路出力信号を発生する前記ステップは、
プリセットカウント信号を予め定めるステップと、
クロック信号を発生するステップと、
前記所定のプリセットカウント信号に応答して、前記クロック信号のパルスカウントが前記所定のプリセットカウント信号より小さいことを示す第１の状態と、前記クロック信号の前記パルスカウントが前記所定のプリセットカウント信号に等しいことを示す第２の異なる状態とを有する前記タイマ回路出力信号を発生するステップと
を含む、請求項１３に記載の方法。
【請求項１６】
前記確定するステップは、
前記ＤＩＦＦ信号が前記ＰＤＡＣ出力信号より高いことを示す第１の比較信号を発生するステップと、
前記ＤＩＦＦ信号が前記ＮＤＡＣ出力信号より低いことを示す第２の比較信号を発生するステップと、
前記タイマ回路出力信号、前記第１の比較信号、前記第２の比較信号の状態に応答して、前記ＰＤＡＣ出力信号に前記ＤＩＦＦ信号の正方向偏位を追跡させ、前記ＮＤＡＣ出力信号に前記ＤＩＦＦ信号の負方向偏位を追跡させるステップと、
前記タイマ回路出力信号、前記第１の比較信号または前記第２の比較信号の他の異なる状態に応答して、前記ＰＤＡＣ出力信号に正ピーク信号を保持させ、前記ＮＤＡＣ出力信号に負ピーク信号を保持させるステップと
をさらに含む、請求項１３に記載の方法。
【請求項１７】
前記少なくとも１つの磁界検知素子は、ＲＤＩＦＦ信号およびＬＤＩＦＦ信号を発生するための少なくとも２つの磁界検知素子を備え、前記追跡信号を発生する前記ステップは、それぞれ第１および第２の追跡信号を発生するステップを含む、請求項１２に記載の方法。
【請求項１８】
前記第１の追跡信号を発生する前記ステップは、
第１の較正期間内の第１のＰＤＡＣ更新時間間隔の間は前記ＲＤＩＦＦ信号を追跡し、前記第１の較正期間内の前記第１のＰＤＡＣ更新時間間隔以外のときには前記ＲＤＩＦＦ信号を保持するための第１のＰＤＡＣ出力信号を発生するステップと、
第１の較正期間内の第１のＮＤＡＣ更新時間間隔の間は前記ＲＤＩＦＦ信号を追跡し、前記第１の較正期間の後に、前記第１の較正期間内の前記第１のＮＤＡＣ更新時間間隔以外のときには前記ＲＤＩＦＦ信号を保持するための第１のＮＤＡＣ出力信号を発生するステップと、
前記第１の較正期間の終了を確定するステップであって、
前記第１のＰＤＡＣ更新時間間隔の終了からの第１の期間が第１の所定の時間閾値より大きいか否かを決定するステップと、
前記第１のＮＤＡＣ更新時間間隔の終了からの第２の期間が第２の所定の時間閾値より大きいか否かを決定するステップとを含む、確定するステップと
を含み、前記第２の追跡信号を発生する前記ステップは、
第２の較正期間内の第２のＰＤＡＣ更新時間間隔の間は前記ＬＤＩＦＦ信号を追跡し、前記第２の較正期間内の前記第２のＰＤＡＣ更新時間間隔以外のときには前記ＬＤＩＦＦ信号を保持するための第２のＰＤＡＣ出力信号を発生するステップと、
前記第２の較正期間内の第２のＮＤＡＣ更新時間間隔の間はＬＤＩＦＦ信号を追跡し、前記第２の較正期間の後に、前記第２の較正期間内の前記第２のＮＤＡＣ更新時間間隔以外のときには前記ＬＤＩＦＦ信号を保持するための第２のＮＤＡＣ出力信号を発生するステップと、
前記第２の較正期間の終了を確定するステップであって、
前記第２のＰＤＡＣ更新時間間隔の終了からの第３の期間が第３の所定の時間閾値より大きいか否かを決定するステップと、
前記第２のＮＤＡＣ更新時間間隔の終了からの第４の期間が第４の所定の時間閾値より大きいか否かを決定するステップとを含む、確定するステップと
を含む、請求項１７に記載の方法。
【請求項１９】
前記第１および第２の所定の時間閾値は同じ第１の較正時間閾値であり、前記第３および第４の所定の時間閾値は同じ第２の較正時間閾値であり、前記第１の較正期間を確定する前記ステップは、
前記第１の期間および前記第２の期間の両方が前記第１の較正時間閾値より大きいことに応答して状態を変化するように構成された第１のタイマ回路出力信号を発生するステップを含み、前記第２の較正期間を確定する前記ステップは、
前記第３の期間および前記第４の期間の両方が前記第２の較正時間閾値より大きいことに応答して状態を変化するように構成された第２のタイマ回路出力信号を発生するステップを含む、請求項１８に記載の方法。
【請求項２０】
前記第１のタイマ回路出力信号を発生する前記ステップ、および前記第２のタイマ回路出力信号を発生する前記ステップはそれぞれ、
各カウント出力信号を発生するステップと、
前記各カウント出力信号に応答して、各ＤＡＣ出力信号を発生するステップと、
前記第１または第２のタイマ回路出力信号をそれぞれ発生するステップであって、各タイマ回路出力信号は、前記各ＤＡＣ出力信号がそれぞれの所定の閾値信号より小さいことを示す第１の状態と、前記各ＤＡＣ出力信号が前記各所定の閾値信号より大きいことを示す第２の異なる状態とを有する、ステップと
を含む、請求項１９に記載の方法。
【請求項２１】
前記第１のタイマ回路出力信号を発生する前記ステップ、および前記第２のタイマ回路出力信号を発生する前記ステップは、
各プリセットカウント信号を予め定めるステップと、
前記各プリセットカウント信号に応答して、各クロック信号のパルスカウントが前記各所定のプリセットカウント信号より小さいことを示す第１の状態と、前記各クロック信号の前記パルスカウントが前記各所定のプリセットカウント信号に等しいことを示す第２の異なる状態とを有する前記各第１または第２のタイマ回路出力信号を発生するステップと
を含む、請求項１９に記載の方法。
【請求項２２】
前記第１の較正期間を確定する前記ステップは、
前記ＲＤＩＦＦ信号が前記第１のＰＤＡＣ出力信号より高いことを示す第１の比較信号を受け取るステップと、
前記ＲＤＩＦＦ信号が前記第１のＮＤＡＣ出力信号より低いことを示す第２の比較信号を受け取るステップと、
前記前記第１のタイマ出力信号、前記第１の比較信号、および前記第２の比較信号の状態に応答して、前記第１のＰＤＡＣ出力信号に前記ＲＤＩＦＦ信号の正方向偏位を追跡させ、前記第１のＮＤＡＣ出力信号に前記ＲＤＩＦＦ信号の負方向偏位を追跡させるステップと、
前記第１のタイマ出力信号、前記第１の比較信号、または前記第２の比較信号の他の異なる状態に応答して、前記第１のＰＤＡＣ出力信号に第１の正ピーク信号を保持させ、前記第１のＮＤＡＣ出力信号に第１の負ピーク信号を保持させるステップと
を含み、前記第２の較正期間を確定する前記ステップは、
前記ＬＤＩＦＦ信号が前記第２のＰＤＡＣ出力信号より高いことを示す第３の比較信号を受け取るステップと、
前記ＬＤＩＦＦ信号が前記第２のＮＤＡＣ出力信号より低いことを示す第４の比較信号を受け取るステップと、
前記第２のタイマ回路出力信号、前記第３の比較信号、および前記第４の比較信号の状態に応答して、前記第２のＰＤＡＣ出力信号に前記ＬＤＩＦＦ信号の正方向偏位を追跡させ、前記第２のＮＤＡＣ出力信号に前記ＬＤＩＦＦ信号の負方向偏位を追跡させるステップと、
前記前記第２のタイマ回路出力信号、前記第３の比較信号、または前記第４の比較信号の他の異なる状態に応答して、前記第２のＰＤＡＣ出力信号に第２の正ピーク信号を保持させ、前記第２のＮＤＡＣ出力信号に第２の負ピーク信号を保持させるステップと
を含む、請求項１９に記載の方法。
【請求項２３】
物体の運動を検出する方法であって、
少なくとも１つの磁界検知素子によって磁界信号を発生するステップであって、前記磁界信号は前記物体に関連する磁界に比例する、ステップと、
較正動作モード時に、前記磁界信号のピークに向かって、少なくとも前記ピークに到達するまで移動する追跡信号を発生するステップと、
前記追跡信号が前記磁界信号の前記ピークに到達してから所定の時間間隔が経過した後に、前記較正動作モードを終了させるステップと
を含む方法。
【請求項２４】
前記終了させるステップは、
第１のＤＡＣによって、第１のＤＡＣ更新時間間隔の間は前記磁界信号を追跡するように構成された第１のＤＡＣ出力信号を発生するステップと、
第２のＤＡＣによって、第２のＤＡＣ更新時間間隔の間は前記磁界信号を追跡するように構成された第２のＤＡＣ出力信号を発生するステップと、
前記第１のＤＡＣ更新時間間隔の終了からの第１の期間が第１の所定の時間閾値より大きいか否かを決定するステップと、
前記第２のＤＡＣ更新時間間隔の終了からの第２の期間が第２の所定の時間閾値より大きいか否かを決定するステップと、
前記第１のＤＡＣ更新時間間隔の終了から、または前記第２のＤＡＣ更新時間間隔の終了から所定の時間間隔が経過した後に、前記較正動作モードを終了させるステップと
を含む、請求項２３に記載の方法。
【請求項２５】
前記第１のＤＡＣは、前記磁界信号の正ピークを保持するように構成され、前記第２のＤＡＣは、前記磁界信号の負ピークを保持するように構成される、請求項２４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に集積回路に関し、より詳細には、強磁性体の運動または回転を検出するための集積回路に関する。
【背景技術】
【０００２】
強磁性物および／または磁性物を検出するための磁界センサ（たとえば回転検出器）が知られている。強磁性物または磁性物に関連する磁界は、検出した磁界に比例する信号（すなわち磁界信号）を供給するホール素子または磁気抵抗素子などの磁界検知素子によって検出される。一部の構成では磁界信号は、電気信号である。
【０００３】
磁界センサは、磁界信号を処理してピーク（正および／または負ピーク）の近く、または他のレベルたとえば磁界信号のゼロクロスの近くの閾値を磁界信号が横切るたびに状態を変化する出力信号を発生する。したがって出力信号は強磁性体または磁性体たとえば歯車またはリング磁石の回転速度を示すエッジレートまたは周期を有する。
【０００４】
磁界センサの１つの用途は、硬磁性歯車または軟強磁性歯車のいずれかの回転する強磁性歯車のそれぞれの歯が近付くおよび遠ざかるのを検出することである。一部の特定の構成では、交互の極性を有する磁気領域（永久または硬磁性材料）を有するリング磁石は、強磁性歯車に結合されまたはそれ自体で用いられ、磁界センサはリング磁石の磁気領域が近付くおよび遠ざかるのに応答する。他の構成では歯車は、静止磁石に近接して配置され、磁界センサは歯車が回転するのに従って磁界の擾乱に応答する。
【０００５】
時にはピーク・トゥ・ピーク比率検出器（または閾値検出器）と呼ばれる１つのタイプの磁界センサでは、１つまたは複数の閾値レベルは、それぞれピーク・トゥ・ピーク磁界信号の比率に等しい。１つのこのようなピーク・トゥ・ピーク比率検出器は、「Ｄｅｔｅｃｔｉｏｎ  ｏｆ  Ｐａｓｓｉｎｇ  Ｍａｇｎｅｔｉｃ  Ａｒｔｉｃｌｅｓ  Ｗｈｉｌｅ  Ｐｅｒｉｏｄｉｃａｌｌｙ  Ａｄａｐｔｉｎｇ  Ｄｅｔｅｃｔｉｏｎ  Ｔｈｒｅｓｈｏｌｄ（検出閾値を周期的に適応しながらの通過磁性物の検出）」という名称の本発明の譲受人に譲渡された米国特許第５，９１７，３２０号に述べられている。
【０００６】
時には傾斜作動型検出器（またはピーク基準型検出器、または略してピーク検出器）と呼ばれる別のタイプの磁界センサは、「Detection Of Passing Magnetic Articles With a Peak Referenced Threshold Detector（ピーク基準型閾値検出器を用いた通過磁性物の検出）」という名称のやはり本発明の譲受人に譲渡された米国特許第６，０９１，２３９号に述べられている。ピーク基準型磁界センサでは、閾値信号は、磁界信号の正および負ピーク（すなわち山および谷）から所定の大きさだけ異なる。したがってこのタイプの磁界センサでは出力信号は、磁界信号が磁界信号の山または谷から所定の大きさだけ離れるときに状態を変化する。
【０００７】
上述の閾値検出器および上述のピーク検出器は共に、磁界信号の正および負ピークを識別することができる回路を有するので、閾値検出器およびピーク検出器は共に、磁界信号の正ピークおよび／または負ピークを検出するように構成された、本明細書で「ピーク識別子」と呼ぶ回路部分を含むことを理解されたい。しかし閾値検出器とピーク検出器は、検出したピークをそれぞれ異なる形で用いる。
【０００８】
磁界信号の正および負ピークを正確に検出するために、回転検出器は、磁界信号の少なくとも一部を追跡することができる。この目的のために通常は、磁界信号を追跡する追跡信号を発生するために、１つまたは複数のデジタル−アナログ変換器（ＤＡＣ）を用いることができる。たとえば上記で参照した米国特許第５，９１７，３２０号および第６，０９１，２３９号では、一方（ＰＤＡＣ）は磁界信号の正ピークを検出するため、他方（ＮＤＡＣ）は磁界信号の負ピークを検出するための、２つのＤＡＣが用いられる。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
一部のタイプの回転検出器は、１つまたは複数のタイプの初期化または較正を、たとえば回転検出器の起動またはパワーアップに近い時点で、またはそうでなければ望むように時々行うことができる。１つのタイプの較正の間に、上述の閾値レベルが決定される。一部のタイプの較正では、較正を生じる時間間隔は、磁界信号の所定のサイクル数に従って決定される。したがって高速の磁界信号（たとえば高速回転する歯車）の場合は、較正のために利用可能な時間は短くなる。運動または回転が急激な用途では較正のために利用可能な時間は短く、回転検出器は正しく較正されない場合があり、すなわち閾値が正しく決定されない場合がある。
【００１０】
したがって、高速および低速の磁界信号の両方に対して正確な、磁界信号に関連する閾値レベルを正確に識別することができる磁界センサを提供することが望ましい。
【課題を解決するための手段】
【００１１】
本発明は、高速および低速の磁界信号の両方に対して正確な、磁界信号に関連する閾値レベルを正確に識別することができる磁界センサを提供する。
本発明の一態様によれば、物体の運動を検出するための回路は、物体に関連する磁界に比例するＤＩＦＦ信号を発生するための少なくとも１つの磁界検知素子を含む。回路はまた、ＤＩＦＦ信号を受け取るように結合され、ＤＩＦＦ信号のピークに向かって移動するようにＤＩＦＦ信号を追跡するための追跡信号を発生するように構成された、少なくとも１つの運動検出器を含む。少なくとも１つの運動検出器は、較正期間内のＰＤＡＣ更新時間間隔の間はＤＩＦＦ信号を追跡し、較正期間内のＰＤＡＣ更新時間間隔以外のときにはＤＩＦＦ信号を保持するためのＰＤＡＣ出力信号を発生するように構成されたＰＤＡＣを含む。少なくとも１つの運動検出器はまた、較正期間内のＮＤＡＣ更新時間間隔の間はＤＩＦＦ信号を追跡し、較正期間内のＮＤＡＣ更新時間間隔以外のときにはＤＩＦＦ信号を保持するためのＮＤＡＣ出力信号を発生するように構成されたＮＤＡＣを含む。少なくとも１つの運動検出器はまた、ＰＤＡＣおよびＮＤＡＣに結合された更新ロジック回路を含み、更新ロジック回路は、ＰＤＡＣ更新時間間隔の終了からの第１の期間が第１の所定の時間閾値より大きいか否かを決定することにより、およびＮＤＡＣ更新時間間隔の終了からの第２の期間が第２の所定の時間閾値より大きいか否かを決定することにより、較正期間の終了を確定するように構成される。一部の実施形態では、第１および第２の時間閾値は、同じ所定の時間閾値とすることができる。
【００１２】
本発明の他の態様によれば、物体の運動を検出する方法は、少なくとも１つの磁界検知素子を用いてＤＩＦＦ信号を発生するステップを含み、ＤＩＦＦ信号は物体に関連する磁界に比例する。方法はまた、ＤＩＦＦ信号を追跡するための追跡信号を発生するステップを含む。追跡信号を発生するステップは、較正期間内のＰＤＡＣ更新時間間隔の間はＤＩＦＦ信号を追跡し、較正期間内のＰＤＡＣ更新時間間隔以外のときにはＤＩＦＦ信号を保持するためのＰＤＡＣ出力信号を発生するステップを含む。追跡信号を発生するステップはまた、較正期間内のＮＤＡＣ更新時間間隔の間はＤＩＦＦ信号を追跡し、較正期間内のＮＤＡＣ更新時間間隔以外のときにはＤＩＦＦ信号を保持するためのＮＤＡＣ出力信号を発生するステップを含む。追跡信号を発生するステップはまた、較正期間の終了を確定するステップを含む。確定するステップは、ＰＤＡＣ更新時間間隔の終了からの第１の期間が第１の所定の時間閾値より大きいか否かを決定するステップと、ＮＤＡＣ更新時間間隔の終了からの第２の期間が第２の所定の時間閾値より大きいか否かを決定するステップとを含む。一部の実施形態では、第１および第２の時間閾値は、同じ所定の時間閾値とすることができる。
【００１３】
本発明の他の態様によれば、物体の運動を検出する方法は、少なくとも１つの磁界検知素子を用いて磁界信号を発生するステップを含み、磁界信号は物体に関連する磁界に比例する。方法はまた、較正動作モード時に、磁界信号のピークに向かって、少なくともピークに到達するまで移動する追跡信号を発生するステップを含む。方法はまた、追跡信号が磁界信号のピークに到達してから所定の時間間隔が経過した後に、較正動作モードを終了させるステップを含む。
【００１４】
本発明の上記の特徴および本発明自体は、以下の図面の詳細な説明からより十分に理解されよう。
【図面の簡単な説明】
【００１５】
【図１】閾値検出器を有する回転検出器を有する、回転センサの形の例示の磁界センサを示すブロック図である。
【図１Ａ】それぞれ２つの閾値検出器を有する２つの回転検出器を有する、回転センサの形での別の例示の磁界センサを示すブロック図である。
【図２】２つのデジタル−アナログ変換器（ＤＡＣ）、正ＤＡＣ（ＰＤＡＣ）、および負ＤＡＣ（ＮＤＡＣ）を有し、ＤＡＣに関連するそれぞれの更新ロジックを有する、図１の回転検出器として用いることができる例示の回転検出器を示すブロック図である。
【図２Ａ】２つのそれぞれのＰＤＡＣおよび２つのそれぞれのＮＤＡＣを有し、ＤＡＣに関連するそれぞれの更新ロジックを有する、図１Ａの回転検出器として用いることができる例示の回転検出器を示すブロック図である。
【図３】比較的ゆっくり移動する磁界信号の場合に、従来技術の磁界センサが経験する、較正動作領域および運転モード動作領域を示すグラフである。
【図４】比較的急速に移動する磁界信号の場合に、従来技術の磁界センサが経験する、較正動作領域および運転モード動作領域を示すグラフである。
【図５】図５は比較的ゆっくり移動する磁界信号の場合、および比較的急速に移動する磁界信号の場合に、図１または１Ａの磁界センサが経験する、較正動作領域および運転モード動作領域を示すグラフである。図５Ａは図１または１Ａの磁界センサが経験する、ゆっくり移動する磁界信号に従う、図２または２ＡのＰＤＡＣおよびＮＤＡＣの更新を示す信号を示すグラフである。図５Ｂは図１または１Ａの磁界センサが経験する、急速に移動する磁界信号に従う、図２または２ＡのＰＤＡＣおよびＮＤＡＣの更新を示す信号を示すグラフである。
【図６】図６はタイマ回路を有する、図２または２Ａの更新ロジックをさらに詳しく示すブロック図である。図６Ａは図６のタイマ回路に対する代替の構成を示すブロック図である。
【図７】図６の更新ロジックに関連するプロセスを表すフローチャートである。
【発明を実施するための形態】
【００１６】
本発明について述べる前に、いくつかの導入的な概念および用語について説明する。本明細書で用いる「磁界検知素子」という用語は、磁界を検知することができる多様なタイプの電子素子を表すために用いられる。磁界検知素子は、非限定的にホール効果素子、磁気抵抗素子、または磁気トランジスタとすることができる。知られているように異なるタイプのホール効果素子、たとえばプレーナ・ホール素子、垂直ホール素子、円形ホール素子、およびアンチモン化インジウム（ＩｎＳｂ）センサがある。また知られているように異なるタイプの磁気抵抗素子、たとえば異方性磁気抵抗（ＡＭＲ）素子、巨大磁気抵抗（ＧＭＲ）素子、トンネル磁気抵抗（ＴＭＲ）素子、および磁気トンネル接合（ＭＴＪ）素子がある。
【００１７】
知られているようにいくつかの上述の磁界検知素子は、磁界検知素子を支持する基板に平行な最大感度軸を有する傾向があり、その他の上述の磁界検知素子は、磁界検知素子を支持する基板に垂直な最大感度軸を有する傾向がある。特にすべてではないがほとんどのタイプの磁気抵抗素子は、基板に平行な最大感度軸を有する傾向があり、すべてではないがほとんどのタイプのホール素子は、基板に垂直な感度軸を有する傾向がある。
【００１８】
本明細書で用いる「磁界センサ」という用語は、磁界検知素子を含む回路を表すために用いられる。磁界センサは、非限定的に、電流伝達導体によって伝達される電流によって発生される磁界を検知する電流センサ、強磁性体または磁性体の近接を検知する磁気スイッチまたは近接検出器、通過する強磁性物、たとえばリング磁石の磁区または強磁性歯車の歯を検知する回転検出器、磁界の磁界密度を検知する磁界センサ、を含む多様な用途に用いられる。回転検出器は、本明細書での実施例のように用いられる。しかし本明細書で述べる回路および技術はまた、物体の運動を検出することができる任意の磁界センサに当てはまる。
【００１９】
上記では閾値検出器およびピーク検出器について述べた。本明細書では「ピーク識別子」という用語は、磁界信号の正ピークまたは負ピーク（または両方）を表す信号を追跡し場合により保持することができる回路を表すために用いられる。閾値検出器およびピーク検出器は共に、ピーク識別子回路を使用することを理解されたい。
【００２０】
以下では閾値検出器を用いた回路を示すが、他の実施形態では同様の回路はピーク検出器を用いることができる。また以下では回転検出器を用いた回路を示すが、一部の実施形態では回転検出器は、物体の他の運動たとえば反復直線運動を検出するように構成された運動検出器とすることができる。
【００２１】
本明細書では「初期化モード」とも呼ぶいわゆる「較正モード」での磁界センサの動作について、本明細書で述べる。また本明細書ではいわゆる「運転モード」での磁界センサの動作について述べる。較正モードは、動作の始まり（または望むように時々）に生じ、運転モードは他のときに実行される。運転モードの動作は、１つまたは複数の上述の特許、特に米国特許第５，９１７，３２０号および米国特許出願第１１／３３３，５２２号に詳細に述べられており、それらの全体を参照により本明細書に組み込む。
【００２２】
一般に較正モード時は、磁界センサからの出力信号は正確でない場合があり、運転モード時は出力信号は正確であると見なされ、すなわち磁界信号の特徴に正しく整列したエッジを有する。
【００２３】
本明細書では較正期間について論じ、その終了が、一定の基準に従って本明細書で述べる較正モードを終了するが、示される較正期間の終了の後に他の較正を行い得ることを理解されたい。たとえば自動利得制御は、示される較正期間の終了の後に較正を継続することができる。示される較正期間の終了後で、しかし必ずしも示される較正期間の終了と一致しなくてもよいある時点で、本明細書で述べる磁界センサは運転モードに入ることができ、運転モードの間は回路パラメータの値の更新は、較正モード時とは異なる形で更新することができる。
【００２４】
次に図１を参照すると、例示の磁界センサ１０は、物体２４に関連する磁界に比例する信号１４ａ、１４ｂ（すなわち磁界信号）を発生するための磁界検知素子１４を含む。磁界検知素子１４は、非限定的にホール効果素子、磁気抵抗素子、または磁気トランジスタとすることができる。
【００２５】
物体２４は、回転するように構成された物体、たとえば強磁性歯車とすることができる。磁界センサ１０は、磁界検知素子１４から信号１４ａ、１４ｂを受け取るように結合され、信号１６ａ（磁界信号でもある）を発生するように構成された増幅器１６を含むことができる。
【００２６】
一部の実施形態では磁界センサ１０はまた、信号１６ａを受け取るように結合され、信号１６ａを表す、本明細書ではＤＩＦＦ信号とも呼ぶ信号２２ａ（磁界信号でもある）を発生するように構成された増幅器２２を有する運動検出器、ここでは回転検出器１２を含む。一部の実施形態では増幅器２２は、自動利得制御（ＡＧＣ）増幅器である。本明細書ではＤＩＦＦ信号は、磁界信号とも呼ぶ。したがって信号１４ａ、１４ｂ、１６ａ、および２２ａはすべて磁界信号であり、すべて磁界検知素子１４が経験する磁界を示す。
【００２７】
回転検出器１２は、ＤＩＦＦ信号２２ａを受け取るように結合され、物体２４の運動（すなわち回転）を示すＴｈｒｅｓｈＯｕｔ運動信号２０ａを発生するように構成された閾値検出器２０を含むことができる。以下でより十分に述べる一部の実施形態では、運動信号２０ａは、物体２４の回転速度に比例した周波数を有する２つの状態の方形波である。
【００２８】
一部の構成では磁界検知素子１４は、物体２４の運動たとえば、歯車２４上の歯車の歯２４ａ〜２４ｃを代表とする、歯車上の強磁性歯車の歯の運動に応答させることができる。この目的のために固定磁石（図示せず）を磁界検知素子１４に近接して配置することができ、歯車の歯は、歯車が回転するのにつれて磁石によって発生される磁界に擾乱を加えることができる。しかし他の構成では磁界検知素子１４は、磁石上の磁気領域、たとえばリング磁石２６上の磁気領域２６ａ〜２６ｃの運動に応答することができる。一部の特定の構成ではリング磁石２６および歯車２４は、シャフトなどに共に結合される。これらの特定の構成ではリング磁石２６は、磁界検知素子１４に近接させることができるが、歯車２４は磁界検知素子１４に近接する必要はない。
【００２９】
磁界検知素子１４は、リング磁石２６の接近に、具体的には通過する磁気領域の北極（Ｎ）および南極（Ｓ）２６ａ〜２６ｃの接近に応答する。動作時は磁界検知素子１４は、リング磁石２６が回転するときに一般に正弦波形を有する磁界信号１４ａ、１４ａ（およびまた磁界信号１６ａ、２２ａ）を生じ、正弦波の各ピーク（正および負）は磁気領域Ｎ、Ｓの１つに関連する。
【００３０】
磁界センサ１０はまた、ＴｈｒｅｓｈＯｕｔ運動信号２０ａを受け取るように結合され、物体２４の回転速度を表す出力信号２８ａを発生するように構成された出力プロトコル・プロセッサ２８を含むことができる。一部の実施形態では出力信号２８ａは、物体２４の回転速度に比例した周波数を有する２つの状態の方形波である。他の実施形態では出力信号２８ａは、物体２４の回転速度を表すデジタルワードを含むことができる。
【００３１】
次に、図１と同じ要素は同じ参照記号で示される図１Ａを参照すると、別の例示の磁界センサ５０は、磁界に比例する信号５２ａａ、５２ａｂ、５２ｂａ、５３ｂｂ、５２ｃａ、５２ｃｂ（磁界信号）を発生するための複数の磁界検知素子５２ａ〜５２ｃを含む。
【００３２】
磁界センサ５０は、磁界検知素子５２ａおよび５２ｂに結合され、信号５４ａ（磁界信号でもある）を発生するように構成された右チャネル増幅器５４を含む。磁界センサ５０はまた、磁界検知素子５２ｂおよび５２ｃに結合され、信号６４ａ（磁界信号でもある）を発生するように構成された左チャネル増幅器６４を含む。信号５４ａは物体２４に対する第１の位置での磁界に比例し、信号６４ａは物体２４に対する第２の位置での磁界に比例する。以下でより十分に述べるように第１および第２の位置は、それぞれ右および左電子回路チャネルに関連する。
【００３３】
磁界センサ５０はまた、回転検出器５６を含み、回転検出器５６は右および左チャネル回転検出器、ここではそれぞれ回転検出器５６ａ、５６ｂを含む。回転検出器５６ａは、信号５４ａを受け取るように結合され、信号５４ａを表すＲＤＩＦＦ信号６０ａ（磁界信号でもある）を発生するように構成された増幅器６０を含むことができる。回転検出器５６ｂは、信号６４ａを受け取るように結合され、信号６４ａを表すＬＤＩＦＦ信号６６ａ（磁界信号でもある）を発生するように構成された増幅器６６を含むことができる。一部の実施形態では増幅器６０、６６は、自動利得制御（ＡＧＣ）増幅器である。
【００３４】
回転検出器５６ａはまた、ＲＤＩＦＦ信号６０ａを受け取るように結合され、物体２４の運動（すなわち回転）を示すＲＴｈｒｅｓｈＯｕｔ運動信号５８ａを発生するように構成された右チャネル閾値検出器５８を含む。回転検出器５６ｂはまた、ＬＤＩＦＦ信号６６ａ受け取るように結合され、物体２４の運動（すなわち回転）を示すＬＴｈｒｅｓｈＯｕｔ運動信号６２ａを発生するように構成された左チャネル閾値検出器６２を含む。
【００３５】
一部の実施形態では運動信号５８ａ、６２ａはそれぞれ、物体２４の回転速度に比例した周波数を有する２つの状態の方形波である。磁界検知素子５２ａ〜５２ｃは異なる物理的位置にあるので、ＲＴｈｒｅｓｈＯｕｔ信号５８ａは、ＬＴｈｒｅｓｈＯｕｔ信号６２ａとは異なる位相を有し得ることが理解されよう。さらに、物体２４が一方向に回転する場合はＲＴｈｒｅｓｈＯｕｔ信号５８ａの位相はＬＴｈｒｅｓｈＯｕｔ信号６２ａの位相より進むことになるが、物体２４が反対方向に回転する場合は位相関係は逆になる。したがって磁界センサ５０は図１の磁界センサ１０と異なり、物体２４の回転速度を表す信号だけでなく物体２４の回転方向も表す信号を発生することができる。
【００３６】
上記の「左」および「右」（またそれぞれＬおよびＲ）の指定は、物体２４に対する磁界センサ５２ａ〜５２ｃの物理的配置を示し、左および右チャネルに任意に対応する。例示の実施形態では、３つの磁界検知素子５２ａ〜５２ｃが差動磁界検知のために用いられ、中央のセンサ５２ｂは両方のチャネルで用いられる。３つの磁界センサ５２ａ〜５２ｃが示されるが、２つ以上の磁界センサを用い得ることを理解されたい。たとえば２つの磁界センサ５２ａ、５２ｃだけを用いる一実施形態では、磁界センサ５２ａのみを右チャネル増幅器５４に結合することができ、磁界センサ５４ｃのみを左チャネル増幅器６４に結合することができる。
【００３７】
磁界センサ５０はまた、ＲＴｈｒｅｓｈＯｕｔ信号５８ａおよびＬＴｈｒｅｓｈＯｕｔ信号６２ａを受け取るように結合され、少なくとも物体２４の回転速度を表す出力信号６８ａを発生するように構成された出力プロトコル・プロセッサ６８を含むことができる。一部の実施形態では出力信号６８ａは、物体２４の回転方向も表す。
【００３８】
一部の実施形態では出力信号６８ａは、物体２４の回転速度に比例した周波数、および物体２４の回転方向を表すデューティサイクル（またはパルス幅）を有する２つの状態の方形波である。他の実施形態では出力信号２８ａは、物体２４の回転速度および回転方向を表すデジタルワードを含む。
【００３９】
次に、図１と同じ要素は同じ参照記号で示される図２を参照すると、回路１００は、図１の回転検出器１２と同じまたは同様とすることができるが、より詳細に示す例示の回転検出器１０２を含む。
【００４０】
回転検出器１０２は、図１の磁界信号１６ａを受け取るように結合される。磁界信号１６ａは、望ましくないＤＣオフセットを含み得る。したがってＤＣオフセットを除去するために、自動オフセットコントローラ１０４、オフセット・デジタル−アナログ変換器（ＤＡＣ）１０６、および加算器１０８を設けることができる。
【００４１】
回転検出器１０２はまた、加算器１０８によって発生される出力信号１０８ａを受け取るように結合され、制御された振幅範囲内の振幅を有するＤＩＦＦ信号２２ａを発生するように構成された自動利得制御（ＡＧＣ）増幅器１１２を含むことができる。ＤＩＦＦ信号２２ａは、１つまたは複数の磁界検知素子たとえば図１の磁界検知素子１４が経験する磁界を表すことを理解されたい。
【００４２】
ＤＩＦＦ信号２２ａは、閾値比較器１１４に結合される。閾値比較器１１４はまた閾値電圧１３８を受け取る。閾値電圧１３８の発生については以下でさらに詳しく述べる。閾値比較器１１４は、ＴｈｒｅｓｈＯｕｔ信号２０ａを発生するように構成される。
【００４３】
閾値電圧１３８は、２つの異なる値の間で切り換わることができる。１つの特定の実施形態では閾値電圧１３８は、上述の閾値検出器によって決定することができる。第１の閾値は、ＤＩＦＦ信号２２ａのピーク・トゥ・ピーク振幅の第１の所定の比率たとえば８５％とし、たとえばＤＩＦＦ信号２２ａの正ピークに近いがそれより低くすることができる。第２の閾値は、ＤＩＦＦ信号２２ａのピーク・トゥ・ピーク振幅の第２の所定の比率たとえば１５％とし、たとえばＤＩＦＦ信号２２ａの負ピークに近いがそれより高くすることができる。したがって閾値電圧１３８は、あるときにはＤＩＦＦ信号２２ａの正ピークに比較的近くかつそれより低くすることができ、他のときにはＤＩＦＦ信号２２ａの負ピークに比較的近くかつそれより高くすることができる。したがって閾値比較器１１４は、ＤＩＦＦ信号２２ａの正および負ピークに密接に関連するエッジを有するＴｈｒｅｓｈＯｕｔ信号２０ａを発生することができる。
【００４４】
しかし他の実施形態では閾値信号１３８は、他の２つの異なる値、たとえばＤＩＦＦ信号２２ａのゼロクロス近くの２つの値をとることができ、したがって閾値比較器１１４は、ＤＩＦＦ信号２２ａのゼロクロスに密接に関連するエッジを有するＴｈｒｅｓｈＯｕｔ信号２０ａを発生することができる。さらに他の実施形態では閾値信号１３８は、たとえば上述のピーク基準型検出器によって発生される他の２つの異なる値をとることができる。
【００４５】
閾値電圧（１つまたは複数）１３８は、図１の閾値検出器２０と同じまたは同様とすることができる閾値検出器１１６によって発生される。閾値検出器１１６は、カウンタ１２０からカウント信号１２０ａを受け取るように結合されたＰＤＡＣ１２４を含むことができる。ＰＤＡＣ１２４は、抵抗器ラダー１３２の第１の端部に結合されたＰＤＡＣ出力信号１２４ａを発生するように構成される。閾値検出器１１６はまた、カウンタ１２２からカウント信号１２２ａを受け取るように結合されたＮＤＡＣ１２６を含むことができる。ＮＤＡＣ１２６は、抵抗器ラダー１３２の第２の端部に結合されたＮＤＡＣ出力信号１２６ａを発生するように構成される。ＰＤＡＣ出力信号１２４ａおよびＮＤＡＣ出力信号１２６ａは、本明細書では追跡信号とも呼ぶ。
【００４６】
第１のスイッチ１３４は、抵抗器ラダー１３２内の第１のタップから信号を受け取るように結合され、第２のスイッチ１３６は、抵抗器ラダー１３２の第２のタップから信号を受け取るように結合される。第１のスイッチ１３４はＴｈｒｅｓｈＯｕｔ信号２０ａによって制御することができ、第２のスイッチ１３６は反転されたＴｈｒｅｓｈＯｕｔ信号２０ａすなわちＴｈｒｅｓｈＯｕｔＮ信号によって制御することができる。
【００４７】
閾値検出器１１６はまた、ＰＤＡＣ信号１２４ａを受け取るように結合され、またＤＩＦＦ信号２２ａを受け取るように結合され、第１の帰還信号１２８ａを発生するように構成された第１の比較器１２８を含むことができる。閾値検出器１１６はまた、ＮＤＡＣ信号１２６ａを受け取るように結合され、またＤＩＦＦ信号２２ａを受け取るように結合され、第２の帰還信号１３０ａを発生するように構成された第２の比較器１３０を含むことができる。
【００４８】
閾値検出器１１６はまた、第１および第２の帰還信号１２８ａ、１３０ａをそれぞれ受け取るように結合され、カウンタ１２０、１２２を制御するための制御信号１１８ａ、１１８ｂをそれぞれ発生するように構成された更新ロジック回路１１８を含むことができる。閾値検出器１１６、および特に更新ロジック回路１１８の動作については、図６および７に関連して以下で詳しく述べる。ここでは、較正期間（または初期化期間）の間に閾値検出器１１６は、ＰＤＡＣ信号１２４ａをＤＩＦＦ信号２２ａの正ピークに設定し、ＮＤＡＣ信号１２６ａをＤＩＦＦ信号２２ａの負ピークに設定するように動作することを述べるにとどめる。それにより第１および第２のスイッチ１３４、１３６がそれぞれ交互に切り換わるときは、閾値電圧１３８は、抵抗器分圧器１３２により、およびそれぞれＰＤＡＣおよびＮＤＡＣ信号１２４ａ、１２６ａにより決定される２つの間をトグルする。
【００４９】
次に、図１Ａと同じ要素は同じ参照記号で示される図２Ａを参照すると、回路１５０は、図１Ａの回転検出器５６ａ、５６ｂと同じまたは同様とすることができるが、より詳細に示す、１５２ａ、１５２ｂとして識別される２つの例示の回転検出器１５２を含む。
【００５０】
回転検出器１５２は、図１Ａの閾値検出器５８、６２と同じまたは同様とすることができるが、より詳細に示す２つの閾値検出器１１６、１６４を含むことができる。回転検出器１５２ａは図１Ａの磁界信号５４ａを受け取るように結合され、回転検出器１５２ｂは図１Ａの磁界信号６４ａ受け取るように結合される。回転検出器１５２ａはＲＴｈｒｅｓｈＯｕｔ信号５８ａ（図１Ａ）およびＲＤＩＦＦ信号６０ａ（図１Ａ）を発生するように構成され、回転検出器１５２ｂはＬＴｈｒｅｓｈＯｕｔ信号６２ａ（図１Ａ）およびＬＤＩＦＦ信号６６ａ（図１Ａ）を発生するように構成される。
【００５１】
２つの回転検出器１５２ａ、１５２ｂのそれぞれの動作は、図２の回転検出器１０２の動作と同じまたは同様であり、ここでは再び述べない。
図３を参照するとグラフ２００は、任意の時間の単位でのスケールを有する横軸と任意の電圧の単位でのスケールを有する縦軸とを有する。グラフ２００は、たとえば図１および２のＤＩＦＦ信号２２ａを表すＤＩＦＦ信号２０２を含む。通常動作時は、比較的低い周波数の場合すなわちゆっくり変化するＤＩＦＦ信号２０２の場合は、図２のＰＤＡＣ信号１２４ａと同様なＰＤＡＣ信号２０４は、ＤＩＦＦ信号２０２の少ないサイクル数以内でＤＩＦＦ信号２０２の正ピークに到達し取得することができる。同様に図２のＮＤＡＣ信号１２６ａと同様なＮＤＡＣ信号２０６は、ＤＩＦＦ信号２０２の少ないサイクル数以内でＤＩＦＦ信号２０２の負ピークに到達し取得することができる。
【００５２】
図２のＴｈｒｅｓｈＯｕｔ信号２０ａと同様なＴｈｒｅｓｈＯｕｔ信号２１０は、ＤＩＦＦ信号２０２のそれぞれ点２０２ａ〜２０２ｄに整列したエッジ２１０ａ〜２１０ｄを有する。一部の実施形態では、点２０２ａおよび２０２ｃはＤＩＦＦ信号２０２のピーク・トゥ・ピーク振幅の所定の比率たとえば１５％、たとえばＤＩＦＦ信号２０２の負ピークに近いがそれより高くに対応することができ、点２０２ｂおよび２０２ｄはＤＩＦＦ信号２０２のピーク・トゥ・ピーク振幅の第１の所定の比率たとえば８５％、たとえばＤＩＦＦ信号２０２の正ピークに近いがそれより低くに対応することができることが理解されよう。
【００５３】
第１の閾値は、ＤＩＦＦ信号２２ａのピーク・トゥ・ピーク振幅の第１の所定の比率たとえば８５％でたとえばＤＩＦＦ信号２２ａの正ピークに近いがそれより低くすることができる。第２の閾値は、ＤＩＦＦ信号２２ａのピーク・トゥ・ピーク振幅の第２の所定の比率たとえば１５％でたとえばＤＩＦＦ信号２２ａの負ピークに近いがそれより高くすることができる。
【００５４】
信号２２０は、以下でより十分に述べるやり方で、較正が成功で適切と見なされるときにエッジ２２０ａに対応する時点で状態を変化する。エッジ２２０ａの前では従来技術の回転検出器は初期化または較正モードにあり、回転検出器はここではＤＩＦＦ信号２０２のピークにてまたはその近くにて、ＰＤＡＣ信号２０４およびＮＤＡＣ信号２０６を確定しつつある。エッジ２２０ａの後では従来技術の回転検出器は運転モードにあり、この場合は回転検出器１０２は正しいＴｈｒｅｓｈＯｕｔ信号２１０を供給すると見なされる。
【００５５】
従来技術ではエッジ２２０ａのタイミング、したがって較正期間の終了は、ＴｈｒｅｓｈＯｕｔ信号２１０の所定のサイクル数、たとえば３サイクルをカウントすることによって決定される。ゆっくり変化するＤＩＦＦ信号２０２の場合は、較正期間は一般にＤＩＦＦ信号２０２の正および負ピークを取得するのに十分に長い。
【００５６】
次に図４を参照するとグラフ２５０は、任意の時間の単位でのスケールを有する横軸と任意の電圧の単位でのスケールを有する縦軸とを有する。グラフ２５０は、たとえば図１および２のＤＩＦＦ信号２２ａを表すＤＩＦＦ信号２５２を含む。比較的高い周波数すなわち急速に変化するＤＩＦＦ信号２５２の場合の通常動作時には、図２のＰＤＡＣ信号１２４ａと同様なＰＤＡＣ信号２５４は、ＤＩＦＦ信号２５２の少ないサイクル数以内ではＤＩＦＦ信号２５２の正ピークに到達し取得する時間がない。同様に、図２のＮＤＡＣ信号１２６ａと同様なＮＤＡＣ信号２５６は、ＤＩＦＦ信号２５２の少ないサイクル数以内ではＤＩＦＦ信号２５２の負ピークに到達し取得する時間がない。
【００５７】
図１および２のＴｈｒｅｓｈＯｕｔ信号２０ａと同様なＴｈｒｅｓｈＯｕｔ信号２６０は、エッジ２６０ａ〜２６０ｄを有する。一部の実施形態ではエッジ２６０ａおよび２６０ｃは、ＤＩＦＦ信号２５２がＮＤＡＣ信号２５６よりそれだけ高い所定の比率たとえば１５％に対応し、エッジ２６０ｂおよび２６０ｄは、ＤＩＦＦ信号２５２がＰＤＡＣ信号２５４よりそれだけ低い所定の比率たとえば１５％に対応することが理解されよう。
【００５８】
信号２７０は、以下でより十分に述べるやり方で、較正が成功で適切と見なされるときに、エッジ２７０ａに対応する時点で状態を変化する。エッジ２７０ａの前では従来技術の回転検出器は、初期化または較正モードにあり、従来技術の回転検出器はＰＤＡＣ信号２５４およびＮＤＡＣ信号２５６を確定しつつある。
【００５９】
図３に関連した上述したように従来技術では、エッジ２７０ａのタイミング、したがって初期化時間間隔の終了は、ＴｈｒｅｓｈＯｕｔ信号２６０の所定のサイクル数たとえば３サイクルをカウントすることによって決定される。急激に変化するＤＩＦＦ信号２５２の場合は、結果としての時間はＤＩＦＦ信号２５２の正および負ピークを取得するのに十分でなく、ＴｈｒｅｓｈＯｕｔ信号２６０は、ＤＩＦＦ信号２５２の望ましいピーク近くの点にないエッジを有する。
【００６０】
次に図５を参照するとグラフ３００は、任意の時間の単位でのスケールを有する横軸と任意の電圧の単位でのスケールを有する縦軸とを有する。グラフ３００は、たとえば図１および２のＤＩＦＦ信号２２ａを表すＤＩＦＦ信号３０２を含む。比較的低い周波数すなわちゆっくり変化するＤＩＦＦ信号３０２の場合の通常動作時は、図２および２ＡのＰＤＡＣ信号１２４ａを表すＰＤＡＣ信号３０４は、ＤＩＦＦ信号３０２の少ないサイクル数以内たとえば１サイクル以内に、ＤＩＦＦ信号３０２の正ピークに到達し取得することができる。同様に、図２および２ＡのＮＤＡＣ信号１２６ａを表すＮＤＡＣ信号３０６は、ＤＩＦＦ信号３０２の少ないサイクル数以内たとえば１サイクル以内に、ＤＩＦＦ信号２０２の負ピークに到達し取得することができる。
【００６１】
また示されるように、急激に変化するＤＩＦＦ信号３０２の場合は、図２および２ＡのＰＤＡＣ信号１２４ａを表すＰＤＡＣ信号３０８は、ＤＩＦＦ信号３０２のより多くのサイクル数内でＤＩＦＦ信号３０２の正ピークに到達し取得することができる。同様に、図２および２ＡのＮＤＡＣ信号１２６ａを表すＮＤＡＣ信号３１０は、ＤＩＦＦ信号３０２のより多くのサイクル数内でＤＩＦＦ信号３０２の負ピークに到達し取得することができる。
【００６２】
ＰＤＡＣ信号３０８は、時間ｔ０とｔ２、ｔ３とｔ４、およびｔ７とｔ８の間でＤＩＦＦ信号３０２の追跡を試み、最終的におよそ時間ｔ８にてＤＩＦＦ信号の正ピークに達する。ＰＤＡＣ信号３０８は、他のときにはそのまま保持する。ＮＤＡＣ信号３１０は、時間ｔ０とｔ１、ｔ２とｔ３、およびｔ５とｔ６の間でＤＩＦＦ信号３０２の追跡を試み、最終的におよそ時間ｔ６にてＤＩＦＦ信号３０２の負ピークに達する。ＮＤＡＣ信号３１０は、他のときにはそのまま保持する。
【００６３】
次に図５Ａを参照するとグラフ３２０は、任意の時間の単位でのスケールを有する横軸と任意の電圧の単位でのスケールを有する縦軸とを有する。グラフ３２０は、部分３２２ａおよび３２２ｂを有する信号３２２を含む。信号３２２は、第１および第２の帰還信号（たとえば、それぞれ図２の１２８ａ、１３０ａ）の論理結合（ＯＲ）を表すことが以下の考察から明らかとなろう。信号３２２は、図５のＰＤＡＣ信号３０４およびＮＤＡＣ信号３０６のように、ゆっくり変化するＤＩＦＦ信号３０２を表す。部分３２２ａは、ＰＤＡＣ信号３０４が更新しているすなわちＤＩＦＦ信号３０２を追跡している時間を表す。部分３２２ｂは、ＮＤＡＣ信号３０６が更新しているすなわちＤＩＦＦ信号３０２を追跡している時間を表す。
【００６４】
次に図５Ｂを参照するとグラフ３４０は、任意の時間の単位でのスケールを有する横軸と任意の電圧の単位でのスケールを有する縦軸とを有する。グラフ３４０は信号３４２を含む。信号３４２は、第１および第２の帰還信号（たとえば、それぞれ図２の１２８ａ、１３０ａ）の論理結合（ＯＲ）を表すことが以下の考察から明らかとなろう。信号３４２は、図５のＰＤＡＣ信号３０８およびＮＤＡＣ信号３１０のように、急激に変化するＤＩＦＦ信号３０２を表す。信号３４２は、図５のＰＤＡＣ信号３０８またはＮＤＡＣ信号３１０が更新しているすなわちＤＩＦＦ信号３０２を追跡しているときを表すハイ状態を有する。
【００６５】
図５Ａと５Ｂを比較すると、最終のＤＡＣ値に近付くにつれて、すなわちＤＡＣが正および負ピークに近付くにつれて、ＤＡＣ（たとえば図２の１２４、１２６）の運動の間の時間が長くなることが明らかであろう。
【００６６】
次に図６を参照すると回路３５０は、閾値検出器の一部分、たとえば図２の閾値検出器回路１１６の一部分と同じまたは同様とすることができる。回路３５０は、図２の更新ロジック回路１１８と同じまたは同様とすることができる更新ロジック回路３６４を含むことができる。
【００６７】
回路３５０は、カウンタ信号３５２ａを発生するように構成されたカウンタ３５２を含むことができる。カウンタ３５２は、図２のカウンタ１２０と同じまたは同様とすることができる。回路３５０は、カウンタ信号３５２ａを受け取るように結合され、ＰＤＡＣ信号３５４ａを発生するように構成されたＰＤＡＣ３５４を含むことができる。ＰＤＡＣ３５４は、図２のＰＤＡＣ１２４と同じまたは同様とすることができる。
【００６８】
回路３５０はまた、カウンタ信号３５８ａを発生するように構成されたカウンタ３５８を含むことができる。カウンタ３５８は、図２のカウンタ１２２と同じまたは同様とすることができる。回路３５０は、カウンタ信号３５８ａを受け取るように結合され、ＮＤＡＣ信号３６０ａを発生するように構成されたＮＤＡＣ３６０を含むことができる。ＮＤＡＣ３６０は、図２のＮＤＡＣ１２６と同じまたは同様とすることができる。
【００６９】
回路３５０はまた、ＰＤＡＣ信号３５４ａを受け取るように結合され、ＤＩＦＦ信号３７８たとえば図２のＤＩＦＦ信号２２ａを受け取るように結合され、帰還信号３５６ａを発生するように構成された比較器３５６を含むことができる。比較器３５６は、図２の比較器１２８と同じまたは同様とすることができる。回路３５０はまた、ＮＤＡＣ信号３６０ａを受け取るように結合され、ＤＩＦＦ信号３７８を受け取るように結合され、帰還信号３６２ａを発生するように構成された比較器３６２を含むことができる。比較器３６２は、図２の比較器１３０と同じまたは同様とすることができる。
【００７０】
帰還信号３５６ａは、ＤＩＦＦ信号３７８がＰＤＡＣ信号３５４ａより高いか低いかを表す、すなわちそれに従う状態を有することが理解されよう。同様に帰還信号３６２ａは、ＤＩＦＦ信号３７８がＮＤＡＣ信号３６０ａより高いか低いかを表す、すなわちそれに従う状態を有する。
【００７１】
更新ロジック回路３６４は、たとえばマイクロプロセッサ、プログラマブル・ゲート・アレイ（ＰＧＡ）、または任意のそのようなプログラマブルまたは非プログラマブルデバイスとすることができる、更新コントローラ３６６を含むことができる。更新コントローラ３６６は、帰還信号３５６ａ、３６２ａを受け取るように結合され、カウンタ３５２、３５８をリセットするための第１の信号３６６ａ（ピークリセット）、カウンタ３５２をクロックするための第２の信号３６６ｂ（正クロック）、カウンタ３５８をクロックするための第３の信号３６６ｃ（負クロック）、以下でより十分に述べる第４の信号３６６ｄ（タイマリセット）、以下でより十分に述べる第５の信号（タイマクロック）、更新ロジック回路が較正に成功したか否か（すなわちＰＤＡＣ３５４およびＮＤＡＣ３６０が、ＤＩＦＦ信号３７８のピークに到達し取得したか否か）を示す第６の信号３６６ｆ（ピーク／速度ＯＫ）、カウンタ３５２をカウントアップまたはカウントダウンさせるように結合された第６の信号３６６ｇ（アップ／ダウン＃１）、およびカウンタ３５８をカウントアップまたはカウントダウンさせるように結合された第７の信号３６６ｈ（アップ／ダウン＃１）を発生するように構成される。
【００７２】
更新ロジック回路３６４は、タイマ回路３６８を含むことができる。タイマ回路３６８は、クロック入力にてタイマクロック信号３６６ｅを、リセット入力にてタイマリセット信号３６６ｄを受け取るように結合されたカウンタ３７０を含むことができる。カウンタ３７０はカウント信号３７０ａを発生するように構成される。タイマ回路３６８はまた、カウント信号３７０ａを受け取るように結合され、ＤＡＣ信号３７２ａを発生するように構成されたＤＡＣ３７２を含むことができる。タイマ回路３６８はまた、タイマ閾値信号３７６を受け取るように結合され、ＤＡＣ信号３７２ａを受け取るように結合され、タイマ回路３６８がタイマリセット信号３６６ｄの最後の状態変化から所定の時間を経過させたことを表す信号３７４ａを発生するように構成された比較器３７４を含むことができる。
【００７３】
カウンタ３５２は、クロック入力ノードにて正クロック信号３６６ｂを受け取るように結合され、リセットノードにてピークリセット信号３６６ａを受け取るように結合され、アップ／ダウン制御ノードにてアップ／ダウン＃１信号３６６ｇを受け取るように結合することができる。同様にカウンタ３５８は、クロック入力ノードにて負クロック信号３６６ｃを受け取るように結合され、リセットノードにてピークリセット信号３６６ａを受け取るように結合され、およびアップ／ダウン制御ノードにてアップ／ダウン＃２信号３６６ｈを受け取るように結合することができる。
【００７４】
動作時は更新ロジック回路は、帰還信号３５６ａ、３６２ａに応答して、および比較信号３７４ａに応答して様々な制御信号３６６ａ〜３６６ｈを発生することによりカウンタ３５２、３５８を正しい時間にカウントさせ、ＰＤＡＣ３５４およびＮＤＡＣ３６０をそれぞれＤＩＦＦ信号３７８の正および負ピークに向かって移動させる。
【００７５】
ＰＤＡＣ３５４およびＮＤＡＣ３６０がそれぞれＤＩＦＦ信号３７８の正および負ピークに到達すると、帰還信号３５６ａ、３６２ａは、もはや、ＤＩＦＦ信号３７８がそのサイクル全体にわたって電圧において移動するのに対して状態を変化しない。タイマ回路３６８は、帰還信号３５６ａ、３６２ａが状態の変化を停止した後に所定の時間間隔を経過させることができ、その時点で比較信号３７４ａは状態を変化し（ＰＤＡＣ出力信号３５４ａがＤＩＦＦ信号３７８の正ピークに到達したとき、およびＮＤＡＣ出力信号３６０ａがＤＩＦＦ信号３７８の負ピークに到達したときに生じるように）、較正期間が終了したことを更新コントローラ３６６に示す。この時点で第６の信号３６６ｆ（ピーク／速度ＯＫ）は状態を変化することができ、較正期間が終了したこと、および運転モードが開始できることを他の回路に示す。
【００７６】
較正期間は上記にやり方にて終了し、上述のようにそれぞれ図３および４のＴｈｒｅｓｈＯｕｔ信号２０１、２６０の所定の数の状態変化の後ではなく、代わりにＰＤＡＣ３５４の更新およびＮＤＡＣ３６０の更新の終了から所定の期間が経過した後であることを理解されたい。言い換えればタイマ回路３６８は、ＰＤＡＣ更新時間間隔の終了からの第１の期間が、カウンタ３７０によって決定される所定の時間閾値より大きいか否かを決定し、ＮＤＡＣ更新時間間隔の終了からの第２の期間が所定の時間閾値より大きいか否かを決定する。したがってゆっくり変化するまたは急速に変化するＤＩＦＦ信号３７８のどちらの場合も、閾値検出器回路の部分３５０は、ＤＩＦＦ信号３７８の正および負ピークを正しく取得するのに十分な時間を有する。
【００７７】
一部の実施形態では較正期間を終了するためには、２つの基準が満たされなければならない。すなわち一部の実施形態では較正期間は、それぞれ図３および４のＴｈｒｅｓｈＯｕｔ信号２０１、２６０の両方の所定の数の状態変化の後、およびまたＰＤＡＣ３５４の更新およびＮＤＡＣ３６０の更新の終了から所定の期間が経過した後にのみ終了する。これは概念的には、十分な数の目標とする特徴が観測されなければならないのと、ＤＡＣがそれらを観測するのに十分な時間が経過しなければならないからである。
【００７８】
比較信号３５６ａおよび３６２ａの両方、すなわちＰＤＡＣ３５４およびＮＤＡＣ３６０の両方に応答する１つのタイマ回路３６８が示されるが、他の実施形態ではそれぞれがカウンタを有し、それぞれのカウンタが同じタイマ閾値３７６または異なるタイマ閾値をもつことができる、２つのタイマ回路が存在し得ることを理解されたい。したがって一部の実施形態では、回路３５０は図２Ａの回路１５２との関連において２回複製することができ、４つまでのタイマ閾値が存在し得る。さらに４つのタイマ閾値のうちの任意の数のものは、同じタイマ閾値とすることができる。
【００７９】
次に図６Ａを参照するとタイマ回路４００は、図６のタイマ回路３６８の代わりに用いることができる。タイマ回路４００は、所定のカウント４０４にプリセットできるプリセッタブルカウンタ４０２を含む。カウンタ４０２は、クロック入力にてタイマクロック信号４０６を、およびプリセット入力にてタイマプリセット信号４０８を受け取るように結合することができる。カウンタ３７０は、カウント信号４１０を発生するように構成される。タイマクロック信号４０６は図６のタイマクロック信号３６６ｅと同じまたは同様でよく、タイマプリセット信号４０８は図６のタイマリセット信号３６６ｄと同じまたは同様でよく、カウント信号４１０は図６の比較信号３７４ａと同じまたは同様でよい。
【００８０】
タイマ回路４００は、ゼロに到達するようにプリセットカウント４０４からカウントダウンまたはカウントアップすることができ、そのときにカウント信号４１０は状態を変化する。したがって図６のタイマ回路３６８のようにタイマ回路４００は、ＰＤＡＣ更新時間間隔の終了からの第１の期間がカウンタ４０２によって決定される所定の時間閾値より大きいか否かを決定し、およびＮＤＡＣ更新時間間隔の終了からの第２の期間が所定の時間閾値より大きいか否かを決定する。
【００８１】
図７は、更新ロジック回路（図６の３６４）に実装し得る以下に企図される技法に対応するフローチャートを示すことを理解されたい。矩形の要素（図７の要素４２２に代表される）は本明細書では「処理ブロック」を示し、コンピュータソフトウェア命令または命令のグループを表す。菱形の要素（図７の要素４２４に代表される）は本明細書では「判断ブロック」を示し、処理ブロックによって表されるコンピュータソフトウェア命令の実行に影響を及ぼす、コンピュータソフトウェア命令または命令のグループを表す。
【００８２】
あるいは、処理ブロックおよび判断ブロックは、デジタル信号プロセッサ回路または特定用途向け集積回路（ＡＳＩＣ）などの機能的に等価な回路によって行われるステップを表す。フロー図は、特定のプログラミング言語の構文を表現していない。むしろフロー図は、当業者が回路を製作するため、または特定の装置に必要な処理を行うためのコンピュータソフトウェアを生成するために必要とする機能情報を示す。ループおよび変数の初期化、ならびに一時的変数の使用などの多くの定型的プログラム要素は示していないことに留意されたい。当業者には本明細書において特に明記しない限り、述べられる特定のブロックのシーケンスは例示のみであり、本発明の趣旨から逸脱せずに変えることができる。したがって特に明示しない限り以下で述べられるブロックは、可能な場合、ステップは任意の都合のよいまたは望ましい順序にて行い得るという意味において、順序付けられていないことが理解されよう。
【００８３】
図７を参照すると例示の方法４２０は、ブロック４２２で始まり、正ピーク識別子信号たとえば図６のＰＤＡＣ信号３５４ａはローにセットされ、負ピーク識別子信号たとえば図６のＮＤＡＣ信号３６０ａはハイにセットされ、タイマ回路たとえば図６のタイマ回路３６８はリセットされる。
【００８４】
ブロック４２４では信号たとえば図６のＤＩＦＦ信号３７８が、正ピーク識別子信号たとえば図６の３５４ａより高いか否かが検出される。方法４２０を通る最初のパスでは、ブロック４２２で正ピーク識別子信号３５４ａはローにセットされているので、ＤＩＦＦ信号３７８は正ピーク識別子信号３５４ａより高く、プロセスはブロック４３４に進む。
【００８５】
ブロック４３４では正ピーク識別子（たとえばＰＤＡＣ３５４）は、上向きに所定の回数、典型的には１回クロックされ、たとえば図６のカウンタ３５２がクロックされ、タイマ回路たとえばタイマ回路３６８はリセットされ、プロセスはブロック４２６に進む。他の実施形態では正ピーク識別子は、２回以上クロックされる。
【００８６】
ブロック４２６では、信号たとえば図６のＤＩＦＦ信号３７８が、負ピーク識別子信号たとえば図６の３６０ａより低いか否かが検出される。方法４２０を通る最初のパスでは、ブロック４２２で負ピーク識別子信号３６０ａはハイにセットされているので、ＤＩＦＦ信号３７８は負ピーク識別子信号３６０ａより低く、プロセスはブロック４３６に進む。
【００８７】
ブロック４３６では負ピーク識別子（たとえばＮＤＡＣ３６４）は、下向きに所定の回数、典型的には１回クロックされ、たとえば図６のカウンタ３５８がクロックされ、タイマ回路たとえばタイマ回路３６８はリセットされ、プロセスはブロック４２８に進む。他の実施形態では、負ピーク識別子は２回以上クロックされる。
【００８８】
ブロック４２８では、タイマ回路たとえば図６のタイマ回路３６８は、所定の回数たとえば１回クロックされる。
ブロック４３０では、タイマ回路たとえば図６のタイマ回路３６８が、タイマ閾値３７８に到達したか否かが決定される。ブロック４３０では方法４２０の最初のパスでは、タイマ回路３６８はタイマ閾値３７６に到達しておらず、プロセスはブロック４２４に戻る。
【００８９】
ブロック４２４では、正ピーク識別子信号３５４ａが、ＤＩＦＦ信号が正ピーク識別子信号３５４ａより高くならないような値に到達すると、プロセスは直接ブロック４２６に続く。ブロック４２６では、ＤＩＦＦ信号が負ピーク識別子信号３６０ａより低くならないような値に負ピーク識別子信号３６０ａが到達すると、プロセスはブロック４２８に続く。
【００９０】
したがってプロセスは、そうでなければブロック４３４および４３６で起こり得るタイマ回路３６８のリセットを停止し、代わりにプロセス４２０がブロック４２８に来るたびにタイマ回路３６８をクロックし続ける。最終的にブロック４３０にてタイマ回路３６８はタイマ閾値３７６に到達し、プロセス４２０はブロック４３２に達する。
【００９１】
ブロック４３２では、たとえば図６のピーク／速度ＯＫ信号３６６ｆの状態変化によって、許容できるＤＩＦＦ信号速度および／またはピーク取得の表示が与えられる。
本明細書に記載したすべての参照は、その全体を参照により本明細書に組み込むものとする。
【００９２】
本発明の好ましい実施形態について述べてきたが、当業者にはそれらの概念を組み込んだ他の実施形態を用い得ることが明らかであろう。したがってこれらの実施形態は開示された実施形態に限定されるべきではなく、添付の特許請求の範囲の趣旨および範囲によってのみ限定されるべきであると考える。
【図１】
2013503342.tif 000003
【図１Ａ】
2013503342.tif 000004
【図２】
2013503342.tif 000005
【図２Ａ】
2013503342.tif 000006
【図３】
2013503342.tif 000007
【図４】
2013503342.tif 000008
【図５】
2013503342.tif 000009
【図６】
2013503342.tif 000010
【図７】
2013503342.tif 000011
【国際調査報告】
2013503342.tif 000012
2013503342.tif 000013