(57)【要約】  本発明は、離散インピーダンス値を有し、インピーダンス値Ｚiが可及的に均一にスミスチャート上で分配される可変容量素子を提案する。可変容量素子は、離散容量値をとることが可能なコンデンサを有する。この場合、反射係数の位相又は容量値のインピーダンス値は、等間隔で調整される。【選択図】図5
2013522892.tif 000002
【特許請求の範囲】
【請求項１】
可変容量素子であって、ｎ＋１の離散容量値Ｃ0からＣｎを受けるコンデンサを備え、
Ｃ0からＣNの容量値Ｃiの選択が、容量値に依存するＺ0=Ｚ (Ｃ0)からＺn=Ｚ (Ｃn)のインピーダンス値Ｚi、又は容量値に依存するφ0 (Ｃ0)からφn (Ｃn)の位相値φi (Ｃi)が、等間隔の距離で配置されるよう調整され、
Ｚ (Ｃ)は、周波数に依存する容量素子のインピーダンスであり、
φ (Ｃ)は、反射係数
【数１】
2013522892.tif 000007
の位相であり、
Ｚ0は、基準インピーダンスである、可変容量素子。
【請求項２】
請求項１に記載の可変容量素子であって、ｎ+１の離散容量値Ｃ0からＣnを受けるコンデンサを備え、
φ0 (Ｃ0) から φn (Ｃn)の、ｎ+１の位相値φi (Ｃi)が等間隔で調整され、
【数２】
2013522892.tif 000008
が成り立ち、
ωは高周波信号の円振動数である可変容量素子。
【請求項３】
請求項１から２の何れか一項に記載の可変容量素子であって、ｎ+１の離散容量値Ｃ0からＣnを受けるコンデンサを備え、
Ｚ0 (Ｃ0)からＺn(Ｃn)のｎ+１のインピーダンス値Ｚi（Ｃi）が等間隔の距離で調整され、
【数３】
2013522892.tif 000009
が成り立ち
ωは高周波信号の円振動数である可変容量素子。
【請求項４】
請求項１から３の何れか一項に記載の可変容量素子であって、コンデンサが
バラクタを備え、
個々にコンデンサに追加接続可能なキャパシタ素子を有する容量バンクを備え、
少なくとも２個の、コンデンサ専用に個々に追加接続が可能であるキャパシタ素子を備える、可変容量素子。
【請求項５】
請求項１から４の何れか一項に記載の可変容量素子であって、可変容量素子のコンデンサが更に２個のデジタル調整可能容量バンクを備え、該容量バンクの関連する容量インターバルが、部分的に直線に近似する可変容量素子。
【請求項６】
インピーダンス整合回路のＨＦ信号経路で直列接続する、請求項１から５の何れか一項に記載の可変容量素子。
【請求項７】
請求項１から６の何れか一項に記載の可変容量素子であって、
可変容量素子がインピーダンス整合回路に相互接続し、
インピーダンス整合回路がＨＦ信号経路を有し、
可変容量素子が、ＨＦ信号経路とグランドとの間の並列経路で接続する可変容量素子。
【請求項８】
請求項３に記載の可変容量素子であって、
可変容量素子がインピーダンス整合回路のＨＦ信号経路で直列接続し、
デジタル調整可能容量バンクが、ＨＦ信号経路とグランドとの間の並列経路で接続する可変容量素子。
【請求項９】
基準インピーダンスが５０Ｏｈｍである請求項１から８の何れか一項に記載の可変容量素子。
【請求項１０】
コンデンサが、カスケード接続されたキャパシタ素子を有する可変容量素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばインピーダンス整合回路において使用可能である可変容量素子に関するものである。
【背景技術】
【０００２】
可変容量素子は、一方ではモバイル通信機器の受動又は能動集積回路間のインピーダンス整合に、他方では通信機器アンテナのインピーダンス整合に使用可能である。
【０００３】
例えば特許文献（国際公開２００９／１０８３９１号-日本特許出願公表ＪＰ-Ａ-２０１１−５１５８３２号）においては、デジタル的に調整可能である容量バンク（ＤＴＣ＝デジタル同調キャパシタ）が可変容量素子として開示されている。
【０００４】
デジタル的に調整可能な容量バンクは複数のキャパシタ素子を有し、その容量は最小のキャパシタＣ0の２のべき乗である２ｎＣ0をとる。
【０００５】
モバイル通信機器においては、所定のインピーダンス領域（例えばスミスチャートで示される）が、可変容量素子によって、素子の到達可能なインピーダンス位相の充分な範囲、密度でカバーされる必要がある。
【０００６】
既知の可変容量素子で到達可能なインピーダンス位相は、カバーすべきインピーダンス領域を均一にカバーしていないことが知られている。特にスミスチャートにおいては、到達可能、つまり調整可能なインピーダンス位相が集積する一方で、例えば「開放」ポイント周辺には、到達可能なインピーダンス位相の密度がより低い「空転」域が存在する。
【０００７】
モバイル通信機器の仕様によりインピーダンス整合の最低基準が定められ、到達可能なインピーダンス位相の最低密度が規定される。
【０００８】
従って既知のインピーダンス整合回路においては、到達可能なインピーダンス位相の数は、カバーされるべきインピーダンス領域における到達可能なインピーダンス位相の最低密度が、上述した問題領域において発生するよう選択されている。しかし、到達可能なインピーダンス位相の数が多い場合に問題となるのは、インピーダンス整合回路の調整又は制御である。つまり、インピーダンス整合回路で到達可能なインピーダンス位相の数を大きく設定すると、回路を作動させるために高いアルゴリズムが要求される。そのため、例えば全ての位相を個々に試すことが不可能になる可能性がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】国際公開２００９／１０８３９１号（日本特許出願公表ＪＰ−Ａ−２０１１−５１５８３２号）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
従って本発明の課題は、到達可能なインピーダンス位相をスミスチャートにおいて均一にカバーできるよう、可変容量素子を改良することである。更にこうした可変容量素子は、例えばインピーダンス整合回路に接続された場合、既知の可変容量素子よりも容易に調整、制御が可能になる。
【課題を解決するための手段】
【００１１】
上記の課題は、請求項１に記載の可変容量素子により解決される。本発明に係る可変容量素子の可能な実施形態は、従属請求項に記載したとおりである。
【００１２】
本発明に係る可変容量素子は、ｎ+１の離散容量値Ｃ0＝Ｃｎを受けるコンデンサを備える。その際Ｃ0からＣｎの容量値Ｃｉの選択は、容量値に依存するＺ0＝Ｚ（Ｃ0）からＺｎ＝Ｚ（Ｃｎ）のインピーダンス値Ｚｉ、又は容量値に依存するφ0（Ｃ0）からφｎ（Ｃｎ）の位相値φｉ（Ｃｉ）が等間隔の距離で配置されるよう調整される。Ｚ（Ｃ）は周波数に依存する容量素子のインピーダンスである。この場合、容量素子のインピーダンスは、コンデンサの容量Ｃの関数となる。
φ（Ｃ）は、反射係数
【数１】
2013522892.tif 000003
の位相であり、同様にコンデンサの容量Ｃに依存する。
Ｚ0は基準インピーダンスであり、ｎは整数である。指標「ｉ」は、個々の離散容量値、位相値又はインピーダンス値を示す。Ｚ0はモバイル通信機器の整合ネットワークの基準インピーダンスとすることが可能であり、特にＺ0は５０Ωにできる。
【００１３】
既知のデジタル調整可能容量バンクはｎのキャパシタ素子を備え、それに対応して、２ｎの等間隔でバンクの総容量を調整する可能性を有する。等間隔の容量値は等間隔のアドミタンスに対応する。しかし、離散容量値に属するインピーダンス値も、離散容量値に属する位相値も、等間隔には配置されない。
【００１４】
本発明に係る可変容量素子は、容量値に対応してインピーダンス値をスミスチャート上に均一に配置する。そのため、到達可能な容量値、つまり到達可能なインピーダンス値の総数がデジタル調整可能容量バンクと比較して減少はするが、カバーされるべきインピーダンス範囲が向上する。
【００１５】
本発明に係る実施形態においては、可変容量素子はｎ+１の離散容量値Ｃ0からＣｎを受けるコンデンサを備え、ｎ+１の位相値φi (Ｃi)は、φ0 (Ｃ0) から φn (Ｃn)に等間隔で調整される。その際、φ0は最小に調整された位相であり、φnは最大に調整された位相である。所望の位相値φｉを求めるには、関連するコンデンサの容量Ｃｉを以下のように選択する：
【数２】
2013522892.tif 000004
この場合、ωは高周波信号の円振動数である。
【００１６】
このような可変容量素子は、特にスミスチャートの「開放」ポイント周辺で、到達可能なインピーダンス位相を高い密度で十分にカバーし、スミスチャートの他の領域においてもこのような状態で集積しているため、インピーダンス位相の大部分が無駄にならずに済む。
【００１７】
本発明に係る実施形態においては、可変容量素子はｎ+１の離散容量値Ｃ0からＣnを受けるコンデンサを備え、ｎ+１のインピーダンス値Ｚi（Ｃi）が、Ｚ0 (Ｃ0)からＺn(Ｃn)の等間隔の距離で調整される。その際、到達可能であり、所望されるインピーダンスＺiに依存するコンデンサの容量Ｃｉは以下の数式で求められる：
【数３】
2013522892.tif 000005
この場合、ωは高周波信号の円振動数である。
【００１８】
上述した実施形態と同様に、この容量素子の到達可能なインピーダンス位相は、従来のデジタル調整可能容量バンクによって到達可能なインピーダンス位相と比較して、より均一に分布する。
【００１９】
上述した双方の実施形態は、互いに排除し合うものでなく、同時にインピーダンス整合回路に接続可能であり、共に作動できる。
【００２０】
本発明に係る実施形態においては、コンデンサが、バラクタ、個々にコンデンサに追加接続可能なキャパシタ素子、又は少なくとも２個のコンデンサ専用に個々に追加接続が可能であるキャパシタ素子を備える。
【００２１】
容量バンクを、可変容量素子のコンデンサとして相互接続しても全く問題がない。デジタル調整可能容量バンクのみを唯一のキャパシタ素子とすると、すでに導入部で述べた短所が生じるため、単独で接続されている場合、それは避けるべきである。
【００２２】
バラクタはコンデンサとしての使用を考慮して備えられる。バラクタは可変な容量で連続するスペクトルを有するが、本発明に適用されるバラクタは、上述したｎ+1の離散位相を受けるために備えられる。この場合、調整、制御回路が備えられる。
【００２３】
本発明に係る実施形態においては、コンデンサが更に２個のデジタル調整可能容量バンクを備え、関連する容量インターバルが部分的に直線に近似する。その際、容量インターバルは、ｎ+１の調整可能なコンデンサの容量値ｍを有し、以下の関係が成り立つ：
２＜＝ｍ＜＝ｎ
デジタル調整可能容量バンクの、２ｍの到達可能な容量値は、等間隔で調整される。デジタル調整可能容量バンクの総容量は、接続状態の番号を規定する指標ｉに対して適用され、全ての容量値が直線上に並ぶ。本発明に従う容量素子の接続状態番号ｉに対して容量値を適用すると、直線からは逸脱し、対応するポイントが曲線上に並ぶ。しかし、曲線は局所的に部分的な直線に近似させることが可能である。スミスチャート上を均一なインピーダンス密度でカバーするという本発明の利点は、デジタル調整可能な容量バンクを、容量カーブを局所的に近似させるために用いることにより、達成される。
【００２４】
本発明に係る実施形態においては、可変容量素子がインピーダンス整合回路のＨＦ信号経路に直列接続される。インピーダンス整合回路は、ＨＦ信号を伝達する信号経路を備える。その際、信号経路に接続された容量素子が、そのために備えられた所定の容量Ｃiをとり、それによってインピーダンス素子としてインピーダンス整合が実行される。
【００２５】
本発明に係る実施形態においては、可変容量素子はインピーダンス整合回路に接続される。インピーダンス整合回路は、ＨＦ信号経路を備える。可変容量素子は、インピーダンス整合回路のＨＦ信号経路とグランドの間の並列経路で接続する。
【００２６】
本発明に係る実施形態においては、可変容量素子はインピーダンス整合回路のＨＦ信号経路に接続される。ＨＦ信号経路とグランドとの間の並列経路に、デジタル調整可能容量バンクが接続される。
【００２７】
ＨＦ信号経路とグランドとの間の並列経路に接続されたデジタル調整可能容量バンクは、到達可能なインピーダンス位相をスミスチャート上でそれほど密に集積しないことが知られていた。従ってこのようなデジタル調整可能容量バンクは、到達可能なインピーダンス位相の数はそれほど多くはないが、例えば「開放ポイント」周辺を良好にカバーする。その際本発明に係る可変容量素子が信号経路と直列接続した場合、可変容量素子はスミスチャート上で、デジタル調整可能容量バンクのインピーダンス位相が特に重なるであろう領域もカバーする。このため、双方の可変容量素子を組み合わせることで、スミスチャート上でカバーすべき全領域を、良好な状態でカバーすることが可能になる。局所的に位相の密度が濃くなることも、薄くなりすぎることもない。
【００２８】
本発明に係る可変容量素子は、例えば１３（ｎ＝１２）の到達可能な接続状態を有する。デジタル調整可能容量バンクは、２４＝１６の到達可能な接続状態を有する。双方の可変容量素子を組み合わせると、それに対応して到達可能な接続状態が、１３＊１６＝２０８となる。この数は、２１０＝１０２４の到達可能な接続状態を有するインピーダンス整合回路と例えば比較した場合、極めて小さいものである。
【００２９】
本発明に係る実施形態においては、基準インピーダンスは５０Ωとする。
【００３０】
本発明に係る実施形態においては、コンデンサはカスケード接続されたキャパシタ素子を備える。カスケード接続されたキャパシタ素子は、高いＨＦ性能に対し、カスケードによってより効果的に保護される。一般的に、到達可能なインピーダンス位相の総数が、デジタル調整可能容量バンクと比較して減少しているため、コンデンサのキャパシタ素子の総数も減少する。このように減少することで、電気コンポーネントのサイズをより小型化できる。他方では、スペースに対する要求が減少した分を、特に危ういキャパシタ素子をカスケード接続するために使用可能でもある。
【００３１】
従って副次効果として、必要スペースがより小さく、かつ性能安定性がより高まった可変容量素子が提案できる。
【図面の簡単な説明】
【００３２】
【図１】既知の可変容量素子を備えた、インピーダンス整合回路ある。
【図２】既知の可変容量素子によるカバー密度を示したスミスチャートである。
【図３】本発明に係る実施形態にによる等距離位相を示したスミスチャートである。
【図４】直線位相指標アプリケーションを示す。
【図５】等距離位相を有する、本発明に係る実施形態に従って到達可能な、インピーダンス位相のカバー密度を示す。
【図６】接続状態の指標ｉの容量の、非線形従属性を示す。
【図７】等距離インピーダンス位相を有する本発明に係る実施形態の、非等距離位相を示す。
【図８】等距離インピーダンス位相を有する本発明に係る実施形態の、非直線位相指標アプリケーションを示す。
【図９】等距離インピーダンス位相におけるカバー密度を示したスミスチャートである。
【図１０】直列経路で等距離インピーダンス位相を有する本発明に係る実施形態において、デジタル的に調整可能な容量バンクが並列経路で相互接続された時点の、カバー密度を示す。
【図１１】図１０に対応し、可変容量素子がインピーダンス整合回路に接続された状態を示す。
【図１２】容量指標曲線の、部分的直線による近似を示す。
【図１３】３個の「２ビット」デジタル調整可能容量バンクを備えた、個々のキャパシタ素子の概略的な回路図である。
【図１４】個々に接続可能なキャパシタ素子13個を有する、コンデンサの実施形態を示す。
【図１５】デジタル的に調整可能な容量バンクのＱ値を示す。
【図１６】本発明に係る可変容量素子のＱ値を示す。
【発明を実施するための形態】
【００３３】
以下、実施形態と関連図面に基づき、本発明について詳述する。図１は、信号経路ＳＰを備えたインピーダンス整合回路ＩＡＳを示す。信号経路において、容量素子は直列に相互接続される。第２容量素子はグランドＧＮＤと共に信号経路ＳＰと相互接続する。２個の誘導素子は、同様にグランドＧＮＤと共に信号経路ＳＰと相互接続する。このようなインピーダンス整合回路ＩＡＳは、モバイル通信機器の能動又は受動集積回路間のインピーダンス、例えばアンテナなどのインピーダンス最終値を発生可能である。
【００３４】
図２は、従来のデジタル調整可能容量バンク（ＤＴＣ＝デジタル同調キャパシタ＝デジタル同調コンデンサ）で到達可能なインピーダンス位相の、インピーダンス分布を示す。スミスチャートの中心には、例えば５０Ωの基準インピーダンスが記載される。デジタル調整可能容量バンクによってカバーできるインピーダンス領域が、明確に見て取れる。このカバー可能なインピーダンス領域においては、オーム抵抗がやや小さく、誘導値が低い領域、つまり基準インピーダンスの「左上」の領域に位相が集積する。これに対して空転の領域においては、調整可能なインピーダンス値の密度が、明らかに減少する。
【００３５】
図３は本発明に係る可変容量素子の反射係数
【数４】
2013522892.tif 000006
の位相を示し、この位相において、調整可能、つまり到達可能なインピーダンス位相は等距離の位相差を示す。０から連続した数字が入る、ｎ+１に調整可能なインピーダンス値Ｚiは、スミスチャートの下端を進む。損失は考慮していない。この端部分はＹ軸に対応し、Ｙ軸はつまり架空軸であり、従来はコンプレックス面として示されていた。このスミスチャートでは簡単に等距離位相差を認識可能であるが、それは位相φiが空転（Ｚ = ∞）からの弧の長さに比例しているためである。
【００３６】
図４は、０から１２に推移する計数指標ｉの位相の依存性を示す。インピーダンス位相が等距離であるため、位相値は回路指標に適用され、直線状に並ぶ。
【００３７】
図５は、可変容量素子において到達可能なインピーダンス位相Ｚiの密度分布を示し、反射要素ρiの位相φiが等間隔で調整される。本発明においては、例えば図２のスミスチャートで示す位相分布よりも、位相が均一に分布されることが明確に見て取れる。
【００３８】
図６は、０から１２の間で個々に接続可能な状態の容量が、図５に示された分布を達成するためにどのように調整されるかを示す。デジタル調整可能容量素子は、等間隔で直線上に並ぶ。等距離のインピーダンス間隔を有する本発明に係る実施形態（ＥＤＺ＝正距インピーダンスドメイン）の容量値は、曲線上に並ぶ。
【００３９】
図７は、等距離インピーダンス位相Ｚiの、非等距離位相値を示す。
【００４０】
図８は、等距離インピーダンス位相Ｚiを有する本発明に係る実施形態の絶対位相値を、指標ｉについて適用させた場合を示す。
【００４１】
図９は本発明に係る実施形態の到達可能な状態の密度分布を示し、到達可能なインピーダンス位相Ｚiは等距離で配置される。
【００４２】
図１０はインピーダンス整合回路の到達可能なインピーダンス位相Ｚiの密度分布を示し、この際、可変容量素子は信号経路に直列接続された等距離インピーダンス位相を有し、従来のデジタル調整可能容量バンクは、信号経路とグランドとの間の並列経路で相互接続される。到達可能なインピーダンス位相が、カバー可能なインピーダンス領域内部でほぼ均一に配置されていることが明確に見て取れる。
【００４３】
図１１は、可変容量素子ＥＤＺ（ＥＤＺ＝正距インピーダンスドメイン）、ＤＴＣ（ＤＴＣ＝デジタル同調キャパシタ）を備えたインピーダンス整合回路ＩＡＳを図示している。インピーダンス整合回路ＩＡＳの信号経路ＳＰには、可変容量素子ＥＫＥが相互接続される。この場合、可変容量素子ＥＫＥは、等間隔で調整されたインピーダンス値ＥＤＺを備えた可変容量素子である。信号経路とグランドＧＮＤの間には、従来のデジタル調整可能容量バンクＤＴＣが並列経路ＰＰで相互接続される。
【００４４】
図１２は多様に調整可能な容量値の非直線の容量推移が、少なくとも部分的に直線へ近似させることがどのように可能かを示す。可能な接続状態４個を備えた第１のデジタル調整可能容量バンクは、可変容量素子のｉ＝０からｉ＝３までの４個の接続状態を、僅かな容量でカバーできる。第２のデジタル調整可能容量バンクは、ｉ＝４からｉ＝７の接続可能容量状態をカバーし、第３のデジタル調整可能容量バンクは、ｉ＝８からｉ＝１１の容量値をカバーできる。容量カーブＣの傾斜は上昇する指標と共に増加するため、多様にデジタル接続可能な容量バンクは、各々等間隔を空けた容量値を示す。しかし容量値の各々の間隔は、３個のＤＴＣですべて異なる。
【００４５】
指標番号ｉ＝１２を有する接続状態は、個々のキャパシタ素子によって構成可能である。デジタル調整可能容量バンクにおける接続状態の分布は、全体の接続負荷を可及的に僅かに抑え、所望のカーブを直線に近似させる際の逸脱が出来る限り僅かですむよう選択される。
【００４６】
図１３は、可変容量素子ＥＫＥの本発明に係る実施形態を示しており、キャパシタ素子ＫＥと容量バンクＫＢとを備え、容量バンクＫＢは例えば「２ビット」デジタルで調整可能な容量バンクにできる。例えばＳＰＤＴ回路（ＳＰＤＴ＝単極双投）などによって、個々の容量素子を追加接続する、又はそれ自体が更に個々のキャパシタ素子を有する個々の容量バンクを追加接続できる。
【００４７】
図１４は、１３個のキャパシタ素子を備えた、代替の実施形態を示す。１個のＳＰ１３Ｔ（ＳＰ１３Ｔ＝単極１３投）回路によって、１３個のキャパシタ素子ＫＥのそれぞれが、コンデンサ容量を調整するためにのみ、可変容量素子に追加接続される。
【００４８】
従って図１４に示された回路配置は、同時に可変容量素子ＥＫＥ、コンデンサＫ及び容量バンクＫＢを示す。
【００４９】
図１５は、無次元のＱ値の推移を示し、交流回路における容量素子の性質標準となる。三角形が記載されたカーブは、周波数８２４ＭＨｚ、正方形が記載されたカーブは周波数９６０ＭＨｚ、直立したひし形が記載されたカーブは周波数１７１０ＭＨｚ、砂時計形が記載されたカーブは周波数２１７０ＭＨｚである。Ｑ値はある指標を境に、全ての周波数においてＱ＝５０を下回ることが明確である。
【００５０】
上記とは反対に図１６では、本発明に係る容量素子を信号経路に、従来のデジタル調整可能容量素子（ＤＴＣ）を並列経路に備えたインピーダンス整合回路のＱ値を示す。特に指標値４、８、１２においては、４つの周波数全てでＱ値が１４０を超える。
【００５１】
本発明に係る接続を実現するためにどのキャパシタ素子を接続するかは、ガリウムヒ素技術、ＣＭＯＳ技術、ＭＥＭＳ技術、例えばグラフェンなどの炭素技術に基づく技術研究が重要となる。信号経路、又は並列経路に接続可能な可変容量素子は、１０、１１、１２、１３、１４、１５又は一般的にｎ+１に異なる接続状態をとることが可能である。回路素子が、例えば３５ｄＢｍの性能レベルを補償すべきである場合、それに対応してより感受性のあるキャパシタ素子をカスケード接続できる。
【００５２】
特に、インピーダンス整合回路の接続状態間で最大の位相差が発生する場合、反射要素の位相値を等間隔に調整した可変容量素子が好ましい。
【００５３】
本発明に係る可変容量素子は、上述した実施形態の１つに限定されるものではなく、組み合わせや代案に関し、例えば更なる誘導素子、容量素子又は回路を備えた場合も、同様に本発明に係る実施形態とする。
【符号の説明】
【００５４】
ＥＫＥ：          可変容量素子            einstellbares kapazitives Element
Ｋ：              コンデンサ              Kondensator 
ＫＢ：            容量バンク              Kapazitatsbank
ＫＥ：            キャパシタ素子          Kapazitatselement
ＩＡＳ：          インピーダンス整合回路  Impedanzanpassschaltung
ＳＰ：            信号経路                Signalpfad
ＰＰ：            並列経路                Parallelpfad
【図１】
2013522892.tif 000010
【図２】
2013522892.tif 000011
【図３】
2013522892.tif 000012
【図４】
2013522892.tif 000013
【図５】
2013522892.tif 000014
【図６】
2013522892.tif 000015
【図７】
2013522892.tif 000016
【図８】
2013522892.tif 000017
【図９】
2013522892.tif 000018
【図１０】
2013522892.tif 000019
【図１１】
2013522892.tif 000020
【図１２】
2013522892.tif 000021
【図１３】
2013522892.tif 000022
【図１４】
2013522892.tif 000023
【図１５】
2013522892.tif 000024
【図１６】
2013522892.tif 000025
【国際調査報告】
2013522892.tif 000026
2013522892.tif 000027
2013522892.tif 000028
2013522892.tif 000029