(57)【要約】  低電圧離脱検出器（１００）は、低電圧検出器（２４）と、監視電圧の低電圧状態から監視電圧の非低電圧状態への変化を検出する電圧上昇検出器（５０）と、を備える。  記憶エラーを検出するエラー検出器（２００）は、上述した低電圧離脱検出器（１００）と、ローディング情報（２４８’ａ、２４８’ｂ）を第１（２４４ａ）および第２（２４４ｂ）の記憶要素にロード（５１０ａ、５１０ｂ）する第１（２５５ａ）および第２（２５５ｂ）のローダであって、前記ローディング情報（２４８’ａ、２４８’ｂ）は第１および第２のコード体系を使用して符号化される第１（２５５ａ）および第２（２５５ｂ）のローダと、第１（２４４ａ）および第２（２４４ｂ）の記憶要素に記憶される記憶情報（２４８’’ａ、２４８’’ｂ）を取り出し、この情報（２４８’’’ａ、２４８’’’ｂ）を復号する第１（２７０ａ）および第２（２７０ｂ）の取り出し器と、第１の取り出し器（２７０ａ）を使用して取り出された第１の取り出し情報（２４８’’’ａ）と第２の取り出し器（２７０ｂ）を使用して取り出された第２の取り出し情報（２４８’’’ｂ）との組み合わせを、一連の有効パターンの各パターンとを比較し、その比較結果を示す一致・不一致信号（ＳＭ）を生成する第２の比較器（２７５）、とを備える。  本発明は、さらに、上述したエラー検出器（２００）およびアプリケーションユニット（２０）を備える低電圧安全制御装置（４００）、ブラウンアウト検出方法、およびブラウンアウト自己回復方法に関する。
2013546053.tif 000002
【特許請求の範囲】
【請求項１】
低電圧離脱検出器（１００）であって、
監視電圧（Ｕｓ）の絶対値（｜Ｕｓ｜）が閾値電圧（Ｕｔｈ）よりも大きな状態である監視電圧（Ｕｓ）の非低電圧状態（６１）を検出するため、および前記絶対値（｜Ｕｓ｜）が前記閾値電圧（Ｕｔｈ）よりも小さな状態である前記監視電圧（Ｕｓ）の低電圧状態（６２、６３）を検出するための低電圧検出器（２４）と、
前記監視電圧（Ｕｓ）の前記低電圧状態（６２、６３）から前記監視電圧（Ｕｓ）の前記非低電圧状態（６１）への変化（７８）を検出するに際し、トリガ信号（ＳＲ）を供給する電圧上昇検出器（５０）と、
を備える低電圧離脱検出器（１００）。
【請求項２】
前記電圧上昇検出器（５０）は、非同期および同期のシフトレジスタ（ＦＦｎ、・・・、ＦＦ１）のうちの少なくとも１つを備えており、非同期および同期の前記シフトレジスタ（ＦＦｎ、・・・、ＦＦ１）は、少なくとも２つのシフトステージ（ＦＦｎ、ＦＦ１）を有する、請求項１に記載の低電圧離脱検出器（１００）。
【請求項３】
前記低電圧検出器（２４）は警告信号（ＳＷ）を供給する警告信号線（２６）を有し、少なくとも１つの前記シフトレジスタ（ＦＦｎ、・・・、ＦＦ１）のフリップフロップ（ＦＦｎ、・・・、ＦＦ１）は複数のプリセット端子（１６６）を有し、前記プリセット端子は前記警告信号線（２６）に接続され、各プリセット端子はリセット端子およびセット端子のいずれかである、請求項２に記載の低電圧離脱検出器（１００）。
【請求項４】
前記電圧上昇検出器（５０）は、所定の継続期間（７５）をアサートする継続アサートデバイス（５１）を備え、該所定の継続期間は、前記低電圧状態（６２、６３）から前記非低電圧状態（６１）への最後の変化（７８）以降、前記監視電圧（Ｕｓ）の前記非低電圧状態（６１）が前記低電圧状態（６２、６３）へ変化（７８）しない継続期間である、請求項１〜３のうちのいずれか１項に記載の低電圧離脱検出器（１００）。
【請求項５】
記憶エラーを検出するエラー検出器（２００）であって、
請求項１〜４のいずれか１項に記載の低電圧離脱検出器（１００）と、
第１のローディング情報（２４８’ａ）を第１の記憶要素（２４４ａ）にロード（５１０ａ）する第１のローダ（２５５ａ）であって、前記第１のローディング情報（２４８’ａ）は第１のコード体系を使用して符号化された管理情報（２４８）である前記第１のローダ（２５５ａ）と、
第２のローディング情報（２４８’ｂ）を第２の記憶要素（２４４ｂ）にロード（５１０ｂ）する第２のローダ（２５５ｂ）であって、前記第２のローディング情報（２４８’ｂ）は第２のコード体系を使用して符号化された管理情報（２４８）である前記第２のローダ（２５５ｂ）と、
前記第１の記憶要素（２４４ａ）に記憶される第１の記憶情報（２４８’’ａ）を取り出す（５４０ａ）第１の取り出し器（２７０ａ）と、
前記第２の記憶要素（２４４ｂ）に記憶される第２の記憶情報（２４８’’ｂ）を取り出す（５４０ｂ）第２の取り出し器（２７０ｂ）と、
前記第１の取り出し器（２７０ａ）を使用して取り出された第１の取り出し情報（２４８’’’ａ）と前記第２の取り出し器（２７０ｂ）を使用して取り出された第２の取り出し情報（２４８’’’ｂ）との組み合わせを、一連の有効パターンのそれぞれのパターンと比較（５５０）し、該比較（５５０）の結果を示す一致・不一致信号（ＳＭ）を生成する第２の比較器（２７５）と、
を備える、エラー検出器（２００）。
【請求項６】
前記第１の取り出し器（５４０ａ）は前記第１の記憶要素（２４４ａ）からフェッチした前記第１の記憶情報（２４８’’ａ）を復号する第１の復号器を備えることと、
前記第２の取り出し器（５４０ｂ）は前記第２の記憶要素（２４４ｂ）からフェッチした前記第２の記憶情報（２４８’’ｂ）を復号する第２の復号器を備えることと、
前記第２のコード体系は前記第１のコード体系と異なることと、
前記第１のコード体系および前記第２のコード体系のうちの少なくとも１つは前記管理情報（２４８）のニュートラルな操作であることと、
前記一連の有効パターンは前記管理情報（２４８）の値のそれぞれに対して第１のローディング情報（２４８’ａ）および第２のローディング情報（２４８’ｂ）を有するパターンを含んでおり、前記一連の有効パターンのそれぞれに対して前記第１のローディング情報（２４８’ａ）は前記第１のコード体系を使用して符号化された前記管理情報（２４８）の対応する値であり、前記一連の有効パターンのそれぞれに対して前記第２のローディング情報（２４８’ｂ）は前記第２のコード体系を使用して符号化された前記管理情報（２４８）の対応する値であることと、
前記比較器（２７５）は前記第２のコード体系を使用して前記第１の取り出し情報（２４８’’’ａ）を符号化する符号器（２７６）および前記第１のコード体系を使用して前記第２の取り出し情報（２４８’’’ｂ）を符号化する符号器のうちの少なくとも１つを備えることと、のうちの少なくとも１つを含む、請求項５に記載のエラー検出器（２００）。
【請求項７】
前記比較器（５５０）は、ステートマシンを利用しないで組み合わせ全ての比較（５５０）を行うように構成される、請求項５または６に記載のエラー検出器（２００）。
【請求項８】
低電圧離脱検出器（１００）からトリガ信号（ＳＲ）を受信するトリガ信号線（５６）と、前記取り出し情報（２４８’’’ａ、２４８’’’ｂ）の取り出しをイネーブルするトリガ機能（５２０’’）、比較結果の生成（５５０）を制御するトリガ機能（５２０’’’）、および一致・不一致信号（ＳＭ）の出力をイネーブルまたはディセーブルにするイネーブル・ディセーブル機能（５２０’’’’）のうちの少なくとも１つと、を備える、請求項５〜７のうちのいずれか１項に記載のエラー検出器（２００）。
【請求項９】
前記エラー検出器（２００）は、無効な設定（５７０）を検出すると、前記第１（２４４ａ）および前記第２（２４４ｂ）の記憶要素のうちの少なくとも１つに記憶された記憶情報（２４８’’ａ、２４８’’ｂ）の訂正（５７２）を行う訂正器（２８５）をさらに備える、請求項５〜８のうちのいずれか１項に記載のエラー検出器（２００）。
【請求項１０】
前記第１の記憶要素（２４４ａ）の有効なビットパターン数を両方の記憶要素（２４４ａ、２４４ｂ）の連結され得るビットパターン数で割った比率が１５％よりも小さく、より詳細には、０、１、２、３、４、５、６、７、８、９、および１０の値のうちの少なくとも１つにおいて０．１ｎ％より小さい、請求項５〜９のうちのいずれか１項に記載のエラー検出器（２００）。
【請求項１１】
請求項１〜４のうちのいずれか１項に記載の低電圧離脱検出器（１００）を備える、請求項５〜１０のうちのいずれか１項に記載のエラー検出器（２００）。
【請求項１２】
請求項５〜１１のうちのいずれか１項に記載のエラー検出器（２００）と、アプリケーションユニット（２０）とを備える、低電圧安全制御装置（４００）。
【請求項１３】
第１のローディング情報（２４８’ａ）を第１の記憶要素（２４４ａ）にロード（５１０ａ）する工程であって、前記第１のローディング情報（２４８’ａ）は第１のコード体系を使用して符号化された管理情報（２４８）である工程と、
第２のローディング情報（２４８’ｂ）を第２の記憶要素（２４４ｂ）にロード（５１０ｂ）する工程であって、前記第２のローディング情報（２４８’ｂ）は第２のコード体系を使用して符号化された管理情報（２４８）である工程と、
低電圧離脱検出器（１００）からトリガ信号（ＳＲ）を受信（５２０）する工程と、
前記第１の記憶要素（２４４ａ）に記憶された第１の記憶情報（２４８’’ａ）を取り出す（５４０ａ）工程と、
前記第２の記憶要素（２４４ｂ）に記憶された第２の記憶情報（２４８’’ｂ）を取り出す（５４０ｂ）工程と、
前記第１の記憶要素（２４４ａ）から取り出された第１の取り出し情報（２４８’’’ａ）と前記第２の記憶要素（２４４ｂ）から取り出された第２の取り出し情報（２４８’’’ｂ）との組み合わせを、一連の有効パターンのそれぞれのパターンと比較（５５０）する工程と、
前記第１の取り出し情報（２４８’’’ａ）および前記第２の取り出し情報（２４８’’’ｂ）の組み合わせが前記一連の有効パターンのいずれのパターンにも一致しない場合、不一致を示す一致・不一致信号（ＳＭ）を提供し、前記第１の取り出し情報（２４８’’’ａ）および前記第２の取り出し情報（２４８’’’ｂ）の組み合わせが前記一連の有効パターンのいずれかのパターンと一致する場合、一致を示す一致・不一致信号（ＳＭ）を提供（５６０）する工程と、
を含む、ブラウンアウト検出方法（５０１）。
【請求項１４】
前記一致を示す前記一致・不一致信号（ＳＭ）の生成を制御（５３０）する工程であって、前記生成は、低電圧離脱検出器（１００）からの前記トリガ信号（ＳＲ）の受信（５２０）に応じて前記前記一致・不一致信号（ＳＭ）の生成を制御（５３０）する工程、または、前記一致を示す前記一致・不一致信号（ＳＭ）の出力を制御（５３０）する工程であって、前記出力は前記低電圧離脱検出器（１００）からの前記トリガ信号（ＳＲ）の受信（５２０）に応じて前記一致・不一致信号（ＳＭ）の生成を制御（５３０）する工程をさらに含む、請求項１３に記載のブラウンアウト検出方法（５０１）。
【請求項１５】
請求項１３または１４に記載の前記ブラウンアウト検出方法（５０１）の工程と、
前記第１（２４４ａ）および第２（２４４ｂ）の記憶要素のうちの少なくとも１つに記憶された前記記憶情報（２４８’’ａ、２４８’’ｂ）における無効なコンテンツを識別（５７０）する工程、およびリセット、デフォルト、またはアプリケーションあるいはシステムオンチップの必要に応じた他のビットパターン（２４８’ａ、２４８’ｂ）へ切り換える（５７２）工程、のうちの少なくとも１つを実施する工程と、を含むブラウンアウト自己回復方法（５０２）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低電圧離脱検出器、エラー検出器、低電圧安全制御装置、ブラウンアウト検出方法、およびブラウンアウト自己回復方法に関する。
【背景技術】
【０００２】
低電圧検出器のトリガポイントを定義するには、製造許容値、測定許容値、および経時効果を考慮しなければならない。通常、保守的な手法が選択され、低電圧検出器は、ブラウンアウトの影響が及ぶ可能性が予期される前に、確実にリセットをトリガする。
【図面の簡単な説明】
【０００３】
【図１】電子制御用エネルギー供給の供給電圧の絶対値を表す曲線の例を、上部に概略的に示す図。下部は、警告信号を表す曲線の例示的な実施形態およびトリガ信号を表す曲線の２つの例示的な実施形態を示す図。
【図２】エラー検出器の例示的な実施形態を含む、低電圧安全制御装置の例示的な実施形態を概略的に示す図。エラー検出器は、低電圧離脱検出器の例示的な実施形態を含む。
【図３】低電圧上昇検出器の例示的な実施形態を概略的に示す図。
【図４】エラー検出器の例示的な実施形態を含む、低電圧安全制御装置の例示的な実施形態を概略的に示す図。エラー検出器は、低電圧離脱検出器の例示的な実施形態を含む。
【図５】第１および第２の記憶情報を含むパターンを所定の有効パターンセットと比較する比較器の例示的な実施形態を含む、ベリログ（Ｖｅｒｉｌｏｇ（登録商標））（ＩＥＥＥ標準規格１３６４−２００１）コードの例示的な実施形態を示す図。
【図６】記憶情報を比較する比較器の別の例示的な実施形態を概略的に示す図。
【図７】第２のコード体系を使用して第１の取り出し情報を符号化する符号器の例示的な実施形態を概略的に示す図。
【図８】ブラウンアウト検出方法およびブラウンアウト自己回復方法の例示的な実施形態を概略的に示す図。
【発明を実施するための形態】
【０００４】
本発明は、添付の独立請求項に記載のとおり、低電圧離脱検出器、エラー検出器、低電圧安全制御装置、ブラウンアウト検出方法、およびブラウンアウト自己回復方法を提供する。
【０００５】
本発明の具体的な実施形態は従属請求項に記載されている。
本発明のこれらの態様および他の態様は、以下に記載される実施形態から明らかとなり、それらを参照することによって明瞭になるであろう。
【０００６】
本発明のさらなる詳細、態様、および実施形態を、例としてのみ、図面を参照して記載する。図面において、同様の参照符号は同様のまたは機能的に類似の要素を特定するために使用される。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいない。
【０００７】
本発明の例示されている実施形態は、大部分について、当業者に既知の電子コンポーネントおよび回路を使用して実装され得るため、本発明の基礎となる概念の理解および評価のために、ならびに本発明の教示を分かりにくくせず当該教示から注意を逸らさせないために、詳細は上記で例示されているような必要と考えられる範囲を超えては説明されない。本明細書の文脈において、スイッチのオンおよびオフが可能なデバイスはいずれも、切り換えた電流の強度を制御することも可能であると仮定してよい。電流強度の制御および／またはスイッチングは、制御電流または制御電圧に基づいて、例えばトランジスタの文脈において行われてもよい。電流の制御は継続的に行われてもよい。情報を転送するための線路は、有線インタフェース、無線インタフェース、または光インタフェースのうちの少なくとも１つを備えてもよい。
【０００８】
図１の上部は、監視電圧Ｕｓの絶対値｜Ｕｓ｜の例示的な曲線１０を時間とともに概略的に示す。監視電圧Ｕｓは、アプリケーションユニット２０またはアプリケーションユニット２０を備える低電圧安全制御装置４００にエネルギー供給１２から電気エネルギーを供給するために用いられてもよい（図２参照）。破線１４は、監視電圧Ｕｓの絶対値｜Ｕｓ｜の上限値Ｕｍａｘを表す。アプリケーションユニット２０の安全な動作を保証するには、監視電圧Ｕｓの絶対値｜Ｕｓ｜はＵｍｉｎ（破線１７）を下回ってはならない。アプリケーションユニット２０の安全な動作を保証するには、監視電圧Ｕｓの絶対値｜Ｕｓ｜はＵｍａｘ（破線１４）を上回ってはならない。
【０００９】
破線１６は、監視電圧Ｕｓの絶対値｜Ｕｓ｜の下限値Ｕｂを表す。監視電圧Ｕｓの絶対値｜Ｕｓ｜がＵｂより下へ降下するときは、アプリケーションユニット２０が不正に動作する危険性があり得る。従って、Ｕｂはアプリケーションユニット２０が安全に動作するために必要な監視電圧Ｕｓの最小絶対値｜Ｕｓ｜となり得る。この電圧レベルＵｂは、「ブラウンアウト電圧」と呼ばれる場合がある。
【００１０】
破線１８は、図２に示す低電圧検出器２４の閾値電圧Ｕｔｈを表す。Ｕｔｈの値は、ブラウンアウト電圧Ｕｂの値、低電圧検出器２４の許容値、低電圧検出器２４をトリミングする測定ツールの許容値、および低電圧検出器２４の半導体の経時効果を考慮する追加マージンの少なくとも１つに応じて特定され得る。
【００１１】
一般的な値は、低電圧検出器２４について許容値の±５％、低電圧検出器２４をトリミングする測定ツールについて許容値の±３％、および低電圧検出器２４の半導体の経時効果を考慮する追加マージンの２〜５％である。１．２Ｖの電圧レールに対して、最小動作電圧Ｕｍｉｎは１．０８Ｖになり得る。最大動作電圧Ｕｍａｘは１．３２Ｖになり得る。ブラウンアウト電圧Ｕｂは０．９５Ｖになり得る。
【００１２】
この例に関して検出許容値のみを考慮すると、低電圧検出器は、ブラウンアウト電圧レベルＵｂに到達する前に低電圧状態の検出を保証するために、１．０５Ｖにおいて遅くともトリガするように構成され得る。測定許容値と経時効果のマージンとを加算することにより、閾値電圧Ｕｔｈが約１．１０Ｖへ上昇し、監視電圧Ｕｓの絶対値｜Ｕｓ｜が０．９５ＶであるＵｂよりも降下する前に低電圧検出器２４は、低電圧検出器２４の寿命全体のために常にトリガすると言える。
【００１３】
図１の下部は、警告信号線２６において低電圧検出器２４によって提供される警告信号ＳＷの曲線７１を概略的に示す（図２参照）。低電圧検出器２４は、監視電圧Ｕｓの絶対値｜Ｕｓ｜が閾値電圧Ｕｔｈより大きい場合、非アクティブ警告状態２７を有する警告信号ＳＷを提供し得る。低電圧検出器２４は、監視電圧Ｕｓの絶対値｜Ｕｓ｜が閾値電圧Ｕｔｈより小さい場合、アクティブ警告状態２９を有する警告信号ＳＷを提供し得る。アクティブ警告状態２９は、非アクティブ警告状態２７と異なる。低電圧検出器２４の警告信号線２６は、電圧上昇検出器５０の入力線１６８に接続されてもよい。警告信号線２６を介して送信される警告信号ＳＷは、非アクティブ警告状態２７を示す電圧Ｕ２７を使用して、およびアクティブ警告状態２９を示す第２の電圧Ｕ２９を使用して形成され得る。代わりに、または加えて、警告信号ＳＷは、２つの異なるデジタル符号を使用して形成されてもよく、ここで第１のデジタル符号は非アクティブ状態２７を示し、第２のデジタル符号はアクティブ状態２９を示す。
【００１４】
図２は、低電圧検出器２４および電圧上昇検出器５０を備え得る、低電圧離脱検出器１００の例示的な実施形態を概略的に示す。低電圧離脱検出器１００は、エラー検出器２００の一部であってもよい。エラー検出器２００は、低電圧安全制御装置４００の一部であってもよい。低電圧安全制御装置４００は、アプリケーションユニット２０を備えてもよい。各デバイス２０、２４、５０、１００、２００、４００は、個別の部品および集積部品のうちの少なくとも一方で作成されてもよい。これらのデバイス２０、２４、５０、１００、２００、４００のすべてまたはサブセットは、共通の基板または共通のダイ上に統合されてもよい。低電圧イベント６２、６３は、アプリケーションユニット２０、低電圧安全制御装置４００、またはエラー検出器２００のうちの少なくとも１つの機能を損じ得る。低電圧検出器２４は、低電圧イベント６２、６３がその機能を損じさせないよう構成され得る。電圧上昇検出器５０は、低電圧イベント６２、６３がその機能を損じさせないよう構成され得る。低電圧離脱検出器１００は、低電圧イベント６２、６３がその機能を損じさせないよう構成され得る。
【００１５】
低電圧検出器２４は、監視電圧Ｕｓを観測する電圧検出線６０を備えてもよい。低電圧検出器２４は、非低電圧状態６１を検出するよう構成されてもよく、その場合監視電圧Ｕｓの絶対値｜Ｕｓ｜は閾値電圧Ｕｔｈより大きく、および低電圧状態６２、６３を検出するよう構成されてもよく、その場合絶対値｜Ｕｓ｜は閾値電圧Ｕｔｈより小さい。
【００１６】
閾値電圧Ｕｔｈを下回るいかなる絶対値｜Ｕｓ｜も、潜在的な低電圧状態６２、６３を形成する。低電圧検出器２４は、監視電圧Ｕｓが非低電圧状態６１または低電圧状態６２、６３のいずれかの状態にあるかを示す警告信号ＳＷを生成および提供するよう構成されてもよい。
【００１７】
低電圧検出器２４は全体許容値を有してもよいため、低電圧状態６２、６３に入るまたはその状態から脱する正確な瞬間を認識することができる低電圧検出器２４を提供することが不可能またはコスト的に非効率になることがある。閾値電圧Ｕｔｈのレベルを設計または設定するとき、低電圧状態６２、６３が生じるたびに警告信号ＳＷを警告状態２９へ確実に変化させる低電圧検出器２４の全体許容値を考慮する必要があるだろう。その代償として、低電圧検出器２４は、監視電圧Ｕｓが実際には低電圧状態６２、６３になく、非低電圧状態６１にある時間または期間にも警告状態２９を示すことを暗示する。この相互関係をより深く理解するために、図１に関して許容値が反映されていないことに留意すべきである。
【００１８】
監視電圧Ｕｓの絶対値｜Ｕｓ｜が実際に閾値電圧Ｕｔｈより小さい（すなわち、監視電圧Ｕｓが実際に低電圧状態６２、６３にある）状態は、「潜在的ブラウンアウト状態」と呼ばれる場合がある。潜在的ブラウンアウト状態の発生は、監視電圧Ｕｓの絶対値｜Ｕｓ｜の降下の影響が、アプリケーションユニット２０の任意の部分の動作の正確性に及ぶ可能性に対する前提条件となり得る。
【００１９】
監視電圧Ｕｓの絶対値｜Ｕｓ｜が実際にブラウンアウト電圧Ｕｂより小さい（すなわち、監視電圧Ｕｓが実際に低電圧状態６５にある）状態６５は、「実ブラウンアウト状態」と呼ばれる場合がある。実ブラウンアウト状態６５の発生は、アプリケーションユニット２０のいずれかの部分の動作の正確性に影響する原因となり得る。
【００２０】
電圧上昇検出器５０は、低電圧検出器２４から警告信号ＳＷを受信するよう構成されてもよい。電圧上昇検出器５０は、警告信号ＳＷの曲線７１に応じたトリガ信号ＳＲを提供するよう構成されてもよい。ここで、警告信号ＳＷは、電圧上昇検出器５０を続くトリガ信号ＳＲの生成に備える事前段階に入らせるという目的を有し得るため、「警告信号」として定義される。事前段階に入ることはトリガ信号ＳＲを生成するために十分ではないが、事前段階に入ることはトリガ信号ＳＲを生成するために必要な前提条件となり得る。低電圧離脱検出器１００は、警告信号ＳＷのアクティブ警告状態２９から非アクティブ警告状態２７への変化２８を検出する電圧上昇検出器５０を備えてもよい。電圧上昇検出器５０は、警告信号ＳＷの変化２８の検出に対して、トリガ信号線５６においてトリガ状態５９を示すトリガ信号ＳＲを提供するよう構成されてもよい。電圧上昇検出器５０は、閾値電圧Ｕｔｈを通過する監視電圧Ｕｓの絶対値｜Ｕｓ｜の上昇６４の検出に対して、電圧上昇検出器５０のトリガ信号線５６においてトリガ信号ＳＲを提供するよう構成されてもよく、または提供するのに適していてもよい。要約すると、電圧上昇検出器５０は、監視電圧Ｕｓの低電圧状態６２、６３から監視電圧Ｕｓの非低電圧状態６１への変化７８を検出すると、トリガ信号ＳＲを提供するよう構成されてもよい。
【００２１】
トリガ信号ＳＲは、警告信号ＳＷがアクティブ警告状態２９から非アクティブ警告状態２７へ実際に変化２８したことを示すトリガ状態５９を有してもよい。あるいは、電圧上昇検出器５０は、警告信号ＳＷが非アクティブ状態２７へ変化２８していないことを示す通常動作状態５７を有するトリガ信号ＳＲを提供してもよく、トリガ信号ＳＲの警告状態５９はトリガ信号ＳＲの通常動作状態５７と異なる。電圧上昇検出器５０のトリガ線５６は、記憶検査器２１０のトリガ信号入力線２１２に接続されてもよい。
【００２２】
上記で説明した理由により、低電圧状態６２、６３からの離脱が起こるたびにトリガ信号ＳＲが確実に発生するよう、低電圧検出器２４の全体許容値を考慮する必要があるだろう。その代償として、低電圧離脱検出器１００は、監視電圧Ｕｓが実際に低電圧状態６２、６３に入っておらず非低電圧状態６１のままであるときにも、監視電圧Ｕｓの低電圧状態６２、６３からの離脱を示すことを暗示する。
【００２３】
図１の下部は、トリガ信号ＳＲの例示的な曲線７２を概略的に示す。監視電圧Ｕｓの絶対値｜Ｕｓ｜が閾値電圧Ｕｔｈを上回るかまたは下回るかのいずれかにある限り、トリガ信号ＳＲは通常動作状態５７のままであってよい。このことは、監視電圧Ｕｓの絶対値｜Ｕｓ｜が閾値電圧Ｕｔｈを上回る値から閾値電圧Ｕｔｈを下回る値へ変化するときにも、適用される。監視電圧Ｕｓの絶対値｜Ｕｓ｜が閾値電圧Ｕｔｈを下回る値から閾値電圧Ｕｔｈを上回る値へ変化７８するに際し、トリガ信号ＳＲはトリガ状態５９へ変化５８し得る。トリガ線５６を介して送信されるトリガ信号ＳＲは、通常動作状態５７を示す第１の電圧Ｕ５７およびトリガ状態５９を示す第２の電圧Ｕ５９を使用して形成されてもよい。代わりに、または加えて、トリガ信号ＳＲは、２つの異なるデジタル符号を使用して形成されてもよく、第１のデジタル符号は通常動作状態５７を示し、第２のデジタル符号は状態５９を示す。
【００２４】
トリガ信号ＳＲの状態の変化５８は、変化２８後の所定のまたは設定可能な遅延７５の最後に起こり得る。変化２８は、閾値電圧Ｕｔｈと監視電圧Ｕｓの絶対値｜Ｕｓ｜との差を表す変化７８によって引き起こされるとみなされ得る。監視電圧Ｕｓの絶対値｜Ｕｓ｜の曲線１０が遅延７５の期間内に閾値電圧Ｕｔｈを下回る値に戻る場合は、継続アサートデバイス５１はトリガ状態５９への変化５８を抑制し、通常動作状態５７のままであり得る。トリガ信号ＳＲは、少なくとも遅延７５の期間、監視電圧Ｕｓの絶対値｜Ｕｓ｜が閾値電圧Ｕｔｈを上回る値へ戻るまで、通常動作状態５７のままであり得る。所定の期間７６の後、または設定可能な期間７６の後、トリガ信号ＳＲは自動的にトリガ状態５９から通常動作状態５７へ戻ってもよい。
【００２５】
図３は、電圧上昇検出器５０の例示的な実施形態を概略的に示す。電圧上昇検出器５０は、少なくとも２つのフリップフロップＦＦ１、ＦＦｎを有するフリップフロップＦＦｎ〜ＦＦ１の連鎖を備えてもよい。電圧上昇検出器５０は、第１の比較器１２０を備えてもよい。第１の比較器１２０の第１の入力端子１２３は、フリップフロップの鎖状の最後のフリップフロップＦＦ１の出力線１６０に接続されてもよい。比較器１２０の１つまたは複数のさらなる端子１２２は、１つまたは複数の線１３０を介して、フリップフロップの連鎖の１つまたは複数の先行するフリップフロップＦＦｎ〜ＦＦ２の１つまたは複数の出力線１６０に接続されてもよい。第１の比較器１２０は、トリガ信号線５６においてトリガ信号ＳＲを提供し得る。トリガ信号ＳＲは、「真」の値を有する信号が第１の比較器１２０の１つまたは複数の端子１２２すべてに提供されるとき、および同時に「偽」の値を有する信号が第１の比較器１２０の第１の入力端子１２３に提供されるとき、「真」の値を有し得る。それ以外のすべての場合において、第１の比較器１２０は、その出力線５６において「偽」となるトリガ信号ＳＲを生成し得る。
【００２６】
各後続のフリップフロップＦＦｉ〜ＦＦ１の入力端子１５６は、先行するフリップフロップＦＦｎ〜ＦＦ２の出力線１６０にそれぞれ接続されてもよい。各フリップフロップＦＦｎ〜ＦＦ１のリセット端子１６６は、電圧上昇検出器５０の共通のリセット線１６８に接続されてもよい。共通のリセット線１６８は、警告信号ＳＷを受信するように、低電圧検出器２４の警告信号線２６に接続されてもよい。電圧上昇検出器５０の各フリップフロップＦＦｎ〜ＦＦ１のクロック入力端子１７２は、電圧上昇検出器５０の共通のクロック線１７４に接続されてもよい。換言すれば、少なくとも１つのシフトレジスタＦＦｎ〜ＦＦ１の複数のフリップフロップＦＦｎ〜ＦＦ１は、プリセット端子１６６を有してもよい。プリセット端子１６６は、警告信号線２６に接続されてもよい。各プリセット端子は、リセット端子またはセット端子のいずれかであってよい。
【００２７】
フリップフロップのリセットは、共通のリセット線１６８に「真」が供給されたときに起こり得る。通常動作状態６１において、低電圧検出器２４は、警告信号線２６を介して共通のリセット線１６８に「偽」論理を提供し得る。この状態において、フリップフロップＦＦｎ〜ＦＦ１はリセットされない。各クロックとともに、フリップフロップＦＦｎ〜ＦＦ１の連鎖の最初のフリップフロップＦＦｎは、「真」（ハイレベルを有し得る）を最初のフリップフロップＦＦｎの入力端子１５６から次のフリップフロップＦＦ２の入力端子１５６にシフトしてもよい。フリップフロップの連鎖において、各クロックとともに、各後続のフリップフロップは「真」をその入力端子１５６から次のフリップフロップＦＦ２の入力端子１５６にシフトしてもよい。それによって、最初のフリップフロップの入力線１５６の値は、クロックごとに最後のフリップフロップＦＦ１の出力線１６０へ向かう方向にシフトされる。これは、最初のフリップフロップＦＦｎの入力線１５６において最初に受信された値が最後のフリップフロップＦＦ１の出力線１６０に到達するか、または共通リセット線１６８が警告信号線２６を介してアクティブ警告状態２９を示すことを受信するまで継続する。従って、通常動作の安定した状態において、フリップフロップの連鎖のすべてのフリップフロップは、各出力線１６０にて「真」を提供し得る。ここで、「安定した」は「静止した」と同じ意味ではなく、電圧上昇検出器５０のクロッキングを除外しないことに留意されたい。
【００２８】
非アクティブ警告状態２７からアクティブ警告状態２９に入るとき、共通のリセット線１６８はすべてのフリップフロップＦＦｎ〜ＦＦ１をリセットし、各々の出力線１６０を「偽」の値へ変更する。
【００２９】
アクティブ警告状態２９から非アクティブ警告状態２７へと戻る変化２８のときは、最初のフリップフロップの入力線１５６の値は、クロックごとに最後のフリップフロップＦＦ１の出力線１６０へ向かう方向にシフトされ始めてもよい。このプロセスの最後に、「１×０」ビットパターンが第１の比較器１２０の入力線１２２、１２３に達してもよく、通常動作状態５７からトリガ状態５９へのトリガ信号ＳＲの変化５８を引き起こしてもよい。このプロセスの継続期間は、１つまたは複数のさらなる入力線１２２に対するシフトステージの数が減ることによって短縮され得る。シフトステージの数ｎ−ｘ（最初のフリップフロップＦＦｎと１つまたは複数の線路１３０によって引き出される出力線１６０を提供するフリップフロップとの間）に、クロックの周期（共通のクロック線１７４に適用される）を乗算すると、遅延７５の長さが決定される。図３の例示的な実施形態において、曲線７３に示される遅延７６は遅延７５が減少するとともに増加してもよく、その逆であってもよい。線路１３０に対するタップをシフトすることによって、第１の比較器１２０の第１の入力線１２３およびさらなる入力線１２２の間におけるシフトステージの数ｘを変更し得る。
【００３０】
要約すると、電圧上昇検出器５０は、１セットのフリップフロップＦＦ１〜ＦＦｎを備えてもよい。電圧上昇検出器５０は、少なくとも最初のフリップフロップＦＦｎおよび最後のフリップフロップＦＦ１を備えてもよい。最初のフリッププロップおよび最後のフリップフロップＦＦ１はそれぞれ、または１セットのフリップフロップＦＦｎ〜ＦＦ１のうちのそれぞれのフリッププロップは、クロック入力端子１７２およびリセット入力端子１６６を有してもよい。リセット入力端子１６６は、低電圧検出器２４の警告信号線２６に接続されてもよい。監視電圧Ｕｓの非低電圧状態６１および監視電圧Ｕｓの低電圧状態６２、６３を伝える低電圧検出器２４の警告信号線２６は、共通のリセット線１６８または共通のセット線に接続されてもよい。
【００３１】
図３に示す電圧上昇検出器５０は、期間７５の継続をアサートする継続アサートデバイス５１を備えてもよく、この期間７５において、監視電圧Ｕｓは、低電圧状態６２、６３から非低電圧状態６１への最後の変化７８以降、非低電圧状態６１から低電圧状態６２、６３へ変化していない。電圧上昇検出器５０は、少なくとも２つのシフトステージＦＦｎ、ＦＦ１を有する少なくとも１つの非同期および同期シフトレジスタＦＦｎ〜ＦＦ１を備えてもよい。低電圧検出器２４の警告信号線２６は、電圧上昇検出器５０およびシフトレジスタＦＦｎ〜ＦＦ１のうちの少なくとも１つの共通のセット線および共通のリセット線１６８のうちの少なくとも１つに接続されてもよい。
【００３２】
図４は、監視電圧Ｕｓの絶対値｜Ｕｓ｜の降下６３がもたらす記憶エラーを検出するエラー検出器２００の例示的な実施形態を概略的に示す。ここで、「記憶エラー」という用語は記憶要素の状態の不慮の変化を指し、記憶要素２４４ａ、２４４ｂの状態は記憶要素２４４ａ、２４４ｂに記憶された記憶情報２４８’’ａ、２４８’’ｂを表す。エラー検出器２００は、低電圧離脱検出器１００、電圧検出のための入力線６０、管理情報入力線２１４、第１および第２の取り出し線２１８ａ、２１８ｂ、および一致・不一致信号線２２２のうちの少なくとも１つを備えてもよい。管理情報入力線２１４は、エラー検出器２００に管理情報２４８を与えるよう構成されてもよい。管理情報２４８は、ソース情報、制御情報、プログラム情報、または設定情報などのいかなるデータであってもよい。エラー検出器２００は、低電圧離脱検出器１００、記憶検査器２１０、第１の記憶要素２４４ａ、第２の記憶要素２４４ｂ、第１のローダ２５５ａ、第２のローダ２５５ｂ、同期装置２８３、および訂正ユニット２８５を備えてもよい。低電圧イベント６２、６３は、記憶要素２４４ａ、２４４ｂのうちの少なくとも１つの機能を損ない得る。
【００３３】
換言すれば、記憶エラーを検出するエラー検出器２００は、低電圧離脱検出器１００と、第１のローディング情報２４８’ａを第１の記憶要素２４４ａにロード５１０ａする第１のローダ２５５ａであって、第１のローディング情報２４８’ａは第１のコード体系を使用して符号化された管理情報２４８である第１のローダ２５５ａと、第２のローディング情報２４８’ｂを第２の記憶要素２４４ｂにロード５１０ｂする第２のローダ２５５ｂであって、第２のローディング情報２４８’ｂは第２のコード体系を使用して符号化された管理情報２４８である第２のローダ２５５ｂ、第１の記憶要素２４４ａに記憶される第１の記憶情報２４８’’ａを取り出す５４０ａ第１の取り出し器２７０ａと、第２の記憶要素２４４ｂに記憶される第２の記憶情報２４８’’ｂを取り出す５４０ｂ第２の取り出し器２７０ｂと、第１の取り出し器２７０ａを使用して取り出された第１の取り出し情報２４８’’’ａと第２の取り出し器２７０ｂを使用して取り出された第２の取り出し情報２４８’’’ｂとの組み合わせを、有効パターンのセットの各パターンと比較５５０して、その比較５５０の結果を示す一致・不一致信号ＳＭを生成する第２の比較器２７５と、のうちの少なくとも１つを備えてもよい。
【００３４】
記憶検査器２１０は、第１の取り出し器２７０ａ、第２の取り出し器２７０ｂ、および第２の比較器２７５を備えてもよい。記憶検査器２１０は、トリガ信号ＳＲを受信５２０するトリガ信号線５６、第１および第２の取り出し線２１８ａ、２１８ｂ、および一致・不一致信号線２２２のうちの少なくとも１つを備えてもよい。エラー検出器２００は、ローディング情報２４８’ａ、２４８’ｂを記憶し、記憶情報２４８’’ａ、２４８’’ｂとして保持する第１および第２の記憶要素２４４ａ、２４４ｂを備えてもよい。低電圧離脱検出器１００は、前述した低電圧離脱検出器１００であってよい。
【００３５】
第１の取り出し器２７０ａは、第１の記憶要素２４４ａから第１の記憶情報２４８’’ａを取り出し、第１の取り出し情報２４８’’’ａを第２の比較器２７５へ転送するよう構成されてもよい。第１の取り出し器２７０ａは、第１の取り出し情報２４８’’’ａを第２の比較器２７５へ転送する前に第１の記憶情報２４８’’ａを復号化する、第１の復号器を備えてもよい。第１の復号器が提供される場合、第１の復号器の復号化アルゴリズムは第１の符号器の符号化アルゴリズムを補足してもよい。
【００３６】
第２の取り出し器２７０ｂは、第２の記憶要素２４４ｂから第２の記憶情報２４８’’ｂを取り出し、第２の取り出し情報２４８’’’ｂを第２の比較器２７５へ転送するよう構成されてもよい。第２の取り出し器２７０ｂは、第２の取り出し情報２４８’’’ｂを第２の比較器２７５へ転送する前に第２の記憶情報２４８’’ｂを復号化する、第２の復号器を備えてもよい。第１の復号器が提供される場合、第２の復号器の復号化アルゴリズムは第２の符号器の符号化アルゴリズムを補足してもよい。
【００３７】
第１のローディング情報２４８’ａの訂正ユニット２８５から第１の記憶要素２４４ａへのローディングは、第１のローディング線２１６ａを介して行われてもよい。第２のローディング情報２４８’ｂの訂正ユニット２８５から第２の記憶要素２４４ｂへのローディングは、第２のローディング線２１６ｂを介して行われてもよい。
【００３８】
第１および第２の記憶要素２４４ａ、２４４ｂの少なくとも１つまたは両方が記憶検査器２１０の外部にある場合、第１の記憶情報２４８’’ａの第１の記憶要素２４４ａから記憶検査器２１０への取り出しは、第１の取り出し線２１８ａを介して行われてもよい。第２の記憶情報２４８’’ｂの第２の記憶要素２４４ｂから記憶検査器２１０への取り出しは、第２の取り出し線２１８ｂを介して行われてもよい。
【００３９】
記憶検査器２１０は、取り出し器２７０ａ、２７０ｂを２つより多く備えており、記憶要素２４４ａ、２４４ｂに記憶された記憶情報２４８’’ａ、２４８’’ｂを復号する復号器を備えてもよく、またはこの記憶情報２４８’’ａ、２４８’’ｂを直接使用する復号器を備えなくてもよい。既存の使用されている符号器／復号器対２５５ａ／２７０ａ、２５５ｂ／２７０ｂ等は、符号化／復号化アルゴリズムを２組より多く備えてもよい。
【００４０】
例示的な実施形態において、第２の比較器２７５は、第１の取り出し器２７０ａの出力２４８’’’ａおよび第２の取り出し器２７０ｂの出力２４８’’’ｂの組み合わせを、このデータ有効な組み合わせのセットと比較するよう構成されてもよい（図５に示されるように）。第２の比較器２７５は、両方の取り出し器２７０ａ、２７０ｂの組み合わされた出力２４８’’’ａ、２４８ｂ’’’が有効な組み合わせの１つと一致する場合、一致・不一致信号線２２２において一致を示す一致・不一致信号ＳＭを提供し得る。第２の比較器２７５は、両方の取り出し器２７０ａ、２７０ｂの出力２４８’’’ａ、２４８’’’ｂが有効な組み合わせのいずれにも一致しない場合、一致・不一致信号線２２２において不一致を示す一致・不一致信号ＳＭを提供し得る。
【００４１】
さらに別の実施形態において、第２の比較器２７５は、第１の取り出し器２７０ａの符号化および／または復号化された出力２４８’’’ａと、第２の取り出し器２７０ｂの符号化および／または復号化された出力２４８’’’ｂとを比較するよう構成されてもよい。この実施形態において、第２の比較器２７５は、両方の取り出し器２７０ａ、２７０ｂの出力２４８’’’ａ、２４８’’’ｂが一致する場合、一致・不一致信号線２２２において一致を示す一致・不一致信号ＳＭを提供し得る。第２の比較器２７５は、両方の取り出し器２７０ａ、２７０ｂの出力２４８’’’ａ、２４８’’’ｂが一致しない場合、一致・不一致信号線２２２において不一致を示す一致・不一致信号ＳＭを提供し得る。
【００４２】
図５は、第１および第２の取り出し情報２４８’’’ａ、２４８’’’ｂを含むパターンと、有効パターンのセットとを比較５５０する比較器２７５の例示的な実施形態を示す。ＩＥＥＥ標準規格１３６４−２００１（ＩＥＥＥ  Ｓｔａｎｄａｒｄ  １３６４−２００１）、ＩＳＢＮ０−７３８１−２８２６−０において規定されるように、Ｖｅｒｉｌｏｇ（登録商標）レジスタ転送レベル（ＲＴＬ）言語（ＲＴＬ＝Ｒｅｇｉｓｔｅｒ  Ｔｒａｎｓｆｅｒ  Ｌｅｖｅｌ）において符号化される。信号ｅｎｃｏｄｉｎｇ１［１：０］（２４８’’’ａ）は記憶要素２４４ａを表す２つのレジスタの出力を規定し、一方で信号ｅｎｃｏｄｉｎｇ２［３：０］（２４８’’’ｂ）は記憶要素２４４ｂを表す４つのレジスタの出力を規定する。両方の信号は、連結２４７されて、有効な符号化２４９のセットと比較２５１される。例示を目的とするために、他の例とは異なる有効パターンのセットが選択されている。この例において、ともに論理和（ＯＲ）２５２をとられた、さらなる４つの取りうる有効な符号化のセットは、次いで一致・不一致信号線２２２において一致・不一致信号ＳＭを形成する新しい信号ｖａｌｉｄ＿ｃｏｎｆｉｇを形成する。下記のテーブルは有効な符号化を示す。第１の記憶符号化２４８’’ａのすべてまたはいずれかのサブセットには、第１の記憶符号化２４８’’ａに割り当てられた１つより多い有効な第２の記憶符号化２４８’’ｂがあってもよい（有効パターン３および４の例を参照）。第２の記憶符号化２４８’’ｂのすべてまたはいずれかのサブセットには、第２の記憶符号化２４８’’ｂに割り当てられた１つより多い有効な第１の記憶符号化２４８’’ａがあってもよい（有効パターン１および４の例を参照）。
【００４３】
【表１】
2013546053.tif 000003
【００４４】
図６は、第１および第２の取り出し情報２４８’’’ａ、２４８’’’ｂを含むパターンと有効パターンのセットとを間接的に比較５５０する比較器２７５の例示的な実施形態を概略的に示す。両パターンの間接的な比較５５０に関して、比較器２７５は、第２のコード体系を使用して第１の取り出し情報２４８’’’ａを符号化する符号器２７６を備えてもよい。符号器２７６は、入力ビットＢ１、Ｂ２を有する入力パターンをビットＤ３〜Ｄ６を有する出力パターンに変換し得る。入力ビットＢ１、Ｂ２の数は、第１の取り出し情報２４８’’’ａのビット数と同等であってよい。出力パターンＤ３〜Ｄ６のビット数は、第２の取り出し情報２４８’’’ｂのビット数と等しくあってよい。
【００４５】
比較器２７５は、第２の取り出し情報２４８’’’ｂと第２のコード体系を使用する符号器２７６によって転置された第１の取り出し情報２４８’’’ａとを比較５５０する比較ユニット２７７を備えてもよい。比較ユニット２７７は、各ビット対のビットを対で比較するように、各ビット対Ｂ３／Ｄ３、Ｂ４／Ｄ４、Ｂ５／Ｄ５、Ｂ６／Ｄ６に対して一致ゲート（ＸＮＯＲゲート）を有してもよい。換言すると、間接比較５５０は、記憶された第２の情報２４８’’ｂのパターン部分Ｂ３〜Ｂ６と、記憶された第１の情報２４８’’ａの第２のコード体系を使用した有効な符号化のパターンＤ３〜Ｄ６とを比較することを含んでもよい。記憶された第１の情報２４８’’ａのパターン部分Ｂ３〜Ｂ６はパターンＤ３〜Ｄ６を選択するために用いられ、すなわちパターン部分Ｂ３〜Ｂ６は間接的に比較のために用いられており、この結果を考慮すれば、この比較は第１および第２の取り出し情報２４８’’’ａ、２４８’’’ｂを含むパターンと有効パターンのセットとの間接比較５５０とみなされ得る。
【００４６】
一致ゲートは、その出力において比較結果ビットＥ３〜Ｅ６を提供し得る。比較結果ビットＥ３〜Ｅ６は、ビット対のいずれかの比較が失敗したときにその出力線Ｆに「真」論理を配信し、ビット対のすべての比較が成功したときに「偽」論理を配信するＮＡＮＤゲートに与えられてもよい。比較ユニット２７７は、ＡＮＤゲートを有してもよく、このＡＮＤゲートは、トリガ信号ＳＲがトリガ信号入力線２５４においてトリガ状態５９を示すとき、ＮＡＮＤゲートの出力を一致・不一致信号線２２２上の一致・不一致信号ＳＭとして転送し、トリガ信号ＳＲがトリガ信号入力線２５４において通常動作状態５７を示すとき、一致・不一致信号線２２２上の一致・不一致信号ＳＭを一致状態にする。同様の挙動を有する比較器を構成する方法は多くある。図６の例示的な比較器２７５は、異なる内部構造を有するが例示的な比較器２７５と同一のブラックボックスの挙動を有する比較器と置き換えてもよい。
【００４７】
図７は、以下に示す管理情報２４８の取りうる値のテーブルに応じた、第２のコード体系を使用して第１の取り出し情報２４８’’’ａを符号化する符号器２７６の例示的な実施形態を概略的に示す。入力ビットＢ１、Ｂ２は、管理情報２４８の各取りうる値に対して専用な比較器によって、管理情報２４８の各取りうる値と比較されてもよい。ビット単位比較の結果は、ビット対Ｃ３１／Ｃ３２、Ｃ４１／Ｃ４２、Ｃ５１／Ｃ５２、Ｃ６１／Ｃ６２としてＡＮＤゲートに入力されてもよく、ここで各ＡＮＤゲートは管理情報２４８の取りうる値の別の１つに対して専用であってもよい。ＡＮＤゲートのセットの出力ビットのセットは、ビットＤ３〜Ｄ６を有する符号器２７６の出力パターンを形成し得る。
【００４８】
第２の比較器２７５のトリガ信号入力線２５４は、低電圧離脱検出器１００のトリガ信号線５６に接続されてもよい。第２の比較器２７５は、一致を示す一致・不一致信号線２２２において一致・不一致信号ＳＭを提供するよう構成されてもよい。
【００４９】
第２の比較器２７５は、継続的に比較５５０を行うよう構成されてもよい。一致を示す一致・不一致信号線２２２は、トリガ状態５９を満たしてもよい。
第２の比較器２７５は、トリガ状態５９を示すトリガ信号ＳＲが第２の比較器２７５のトリガ信号線５６において提供されない間、比較５５０を行わないよう構成されてもよい。トリガ状態５９を示すトリガ信号ＳＲが存在しない間、比較５５０を行わないことによって、省電力化がなされ得る。実施形態において、低電圧検出器２４の低電圧検出および低電圧離脱検出器１００によるトリガ信号ＳＲの生成は、記憶検査器２１０による取り出しおよび比較５５０よりも信頼性が高く、トリガ状態５９を示すトリガ信号ＳＲが存在しない間、比較５５０を行わないことによって、エラー検出器２００または低電圧安全制御装置４００のより安全な動作がそれぞれ可能となり得る。
【００５０】
実施形態において、低電圧検出器２４の低電圧検出および低電圧離脱検出器１００によるトリガ信号ＳＲの生成は、記憶検査器２１０による取り出しおよび比較５５０よりも信頼性が低く、比較５５０を継続的に行うことは、トリガ状態５９を示すトリガ信号ＳＲが存在しない間、比較５５０の結果出力を妨げる動作よりも、エラー検出器２００または低電圧安全制御装置４００の動作をそれぞれより安全にし得る。
【００５１】
比較５５０を行う第２の比較器２７５は、図５または図６に示すように全数組み合わせ（ｆｕｌｌｙ  ｃｏｍｂｉｎａｔｏｒｉａｌ）ユニット（記憶要素、フリップフロップ、およびステートマシンを備えない）であってもよい。フリップフロップおよびステートマシンを備えないことは、第２の比較器２７５が、監視電圧Ｕｓの絶対値｜Ｕｓ｜の降下６３によって影響を受ける記憶要素を備えなくてよいという利点を有する。第２の比較器２７５は、第１および第２の記憶要素２４４ａ、２４４ｂに記憶された情報２４８’’ａ、２４８’’ｂ内の無効な連結ビットパターンを特定し得る。ここで、「連結ビットパターン」という用語は、第２の記憶要素２４４ｂに記憶されたビットパターン２４８’’ｂを第１の記憶要素２４４ａに記憶されたビットパターン２４８’’ａに付加することにより形成されるビットパターンを指す。第２の比較器２７５は、トリガ状態５９を示すトリガ信号ＳＲを受信すると、無効な連結ビットパターンの特定を行い得る。
【００５２】
例示的な実施形態において、管理情報２４８は４つの有効状態を許可し、その有効状態は２ビット（‘００’、‘０１’、‘１０’、‘１１’）からなる情報ワードに符号化される。第１の記憶要素２４４ａの２つのフリップフロップは、第１の記憶要素２４４ａへさらに符号化することなく、管理情報２４８の値を直接記憶するように使用され得る。第２の記憶要素２４４ｂ内の管理情報２４８と同一な値を記憶するように、４つのフリップフロップが１つの新しいコード体系を使用して利用され得る。対応する４つの値は、コードワード‘０００１’、‘００１０’、‘０１００’、‘１０００’をそれぞれ使用して符号化され得る。コード体系は、以下のテーブル１にまとめられる。
【００５３】
【表２】
2013546053.tif 000004
【００５４】
多くの異なるコード体系が、異なるビット数を使用し、任意の量の有効パターンを用いて使用され得る。任意の量の有効パターンが、全体符号化（先の第１の符号化としてテーブルに示される）、またはこのような体系による部分符号化（比較的小さな数の有効パターンに使用され得る）の使用によって支援され得る。当業者は、コード体系、使用される記憶要素の量および有効パターンの量を定義または選択する方法を知っている。同一な情報の２つの使用されるコード体系は、任意の有効パターンごとに異なり得る。例示的な実施形態は、４つの有効パターンの取りうる実施態様の１つである。
【００５５】
例示的な実施形態において、両方の符号化２４８’’ａおよび２４８’’ｂを組み合わせる場合、６ビットの値を使用して４つの許可された有効な符号化情報パターンを記憶する。図６は、第１および第２の記憶情報２４８’’ａ、２４８’’ｂを含むパターンと有効パターンのセットとを間接的に比較５５０する比較器２７５の例示的な実施形態を概略的に示す。図７は、第２の符号化を使用して第１の取り出し情報２４８’’’ａを符号化する符号器２７６の例示的な実施形態を概略的に示す。
【００５６】
【表３】
2013546053.tif 000005
【００５７】
この例示的な実施形態において、４つの有効パターンまでを許可する２ビット値を記憶するために計６ビットが使用される。別の例示的な実施形態において、第２の符号化に対する有効なコードワードは、‘００１１’、‘０１１０’、‘１１００’、‘１００１’であってよい。両方の例示的な実施形態において、無効パターンの量は９３．７５％（＝１００％−２２／２６）であり得る。例示的な実施形態において、有効な情報パターンの数から両方の記憶要素２４４ａ、２４４ｂの取りうる連結ビットパターンの数を除算した比率は、１５％よりも少なく、より具体的には、０、１、２、３、４、５、６、７、８、９、および１０の値のうちの少なくとも１つにおいて、０．１ｎ％（＝（０．１のｎ乗）／１００）より少ないものであり得る。有効ビットパターンと有効情報を符号化するように使用されるビットとの比率は、基本的に要求された安全性を達成するのに望ましい、いかなる比率でもよい。有効なパターンのセットと比較５５０することによって、ブラウンアウト状態に起因し得る記憶情報２４８’’ａ、２４８’’ｂのいかなる無効パターンも検出することができる。それでもなお、記憶情報２４８’’ａ、２４８’’ｂは、実ブラウンアウト状態６５の結果として、１つの有効パターンから別の有効パターンへ切り替わる可能性がある。
【００５８】
第１および第２の記憶要素２４４ａ、２４４ｂに記憶された記憶情報２４８’’ａ、２４８’’ｂの値が不慮に変更される（有効パターンから別の不正な有効パターンへ）認知される可能性は、一般的に使用される記憶要素２４４ａ、２４４ｂが実ブラウンアウト状態６５下で取りうる状態のうちの１つのサブセットにすぎないと推測される傾向にある場合、およびサブセットに最少の有効な連結ビットパターンだけが属するかまたはまったく属さない場合、増加するだろうことが理解されるであろう。記憶情報２４８’’ａ、２４８’’ｂの値に対する不慮の変更が認知される可能性を高めるためのさらなる概念は、第１および第２の符号化に、実ブラウンアウト状態６５下においてフリップフロップのセットＦｎ〜Ｆ１が一般的に想定する傾向にあるビットパターンまでの最大ハミング距離を有する符号化を選択することであり得る。
【００５９】
例示的な実施形態において、すべての記憶要素に対して同じタイプのフリップフロップが使用されるとき、実ブラウンアウト状態６５の後に記憶要素に対して使用されるフリップフロップは、‘００００００’（すべて０のビット）または‘１１１１１１’（すべて１のビット）のいずれかの状態である可能性がもっとも高い。実ブラウンアウト状態６５は、結果ビットパターンがローディング情報２４８’ａ、２４８ｂの有効ビットパターンを形成しない場合、確実に特定され得る。例示的な実施形態において、各有効ビットパターンは少なくとも１つの０と少なくとも１つの１とを同時に有するので、これに当てはまる。一般的な状態‘００００００’または‘１１１１１１’はいずれもこの要求を満たさない。
【００６０】
エラー検出器２００は、第２の情報２４８’’ｂと組み合わされた情報２４８’’ａを有効パターン２４９のセットと比較５５０する第２の比較器２７５を備えてもよく、一致・不一致信号ＳＭを生成することができる。第２のコード体系は、第１のコード体系と異なってもよい。両コード体系に差異があることは、ブラウンアウトの際、第１の記憶情報２４８’’ａの有意性が第２の記憶情報２４８’’ｂの有意性と異なるように、第１および第２の記憶情報２４８’’ａ、２４８’’ｂが変更されるという利点を有し得る。換言すると、第１のコード体系を使用する第１の記憶情報２４８’’ａの目的である第１の復号化、および第２のコード体系を使用する第２の記憶情報２４８’’ｂの目的である第２の復号化が、異なる目的の復号化結果を配信する。記憶情報２４８’’ａ、２４８’’ｂのいかなる無効状態も、信号ＳＭによって検出および報告され得る。
【００６１】
例示的な実施形態において、エラー検出器２００は第１の記憶要素２４４ａに記憶された記憶情報２４８’’ａを取り出す５４０ａ第１の取り出し器２７０ａ、および第２の記憶要素２４４ｂに記憶された記憶情報２４８’’ｂを取り出す５４０ｂ第２の取り出し器２７０ｂを備えてもよい。さらに、別の例示的な実施形態において、第２の比較器２７５は、第１の取り出し器２７０ａによって取り出され復号化され得る取り出し情報２４８’’’ａと、第２の取り出し器２７０ｂによって取り出され復号化され得る取り出し情報２４８’’’ｂとの比較５５０を含み得る。
【００６２】
換言すれば、第１の取り出し器５４０ａは、第１の記憶要素２４４ａからフェッチされた第１の記憶情報２４８’’ａを復号化する第１の復号器を備えてもよい。第２の取り出し器５４０ｂは、第２の記憶要素２４４ｂからフェッチされた第２の記憶情報２４８’’ｂを復号化する第２の復号器を備えてもよい。第２のコード体系は、第１のコード体系と異なってもよい。第１のコード化体系および第２のコード化体系のうちの少なくとも１つは、管理情報２４８に対するニュートラルな操作であってもよい。有効パターンのセットは、管理情報２４８の各取りうる値に、第１のローディング情報２４８’ａおよび第２のローディング情報２４８’ｂを含むパターンを含んでもよく、各パターンに対する第１のローディング情報２４８’ａは、第１のコード体系を使用して符号化された管理情報２４８のそれぞれの値であり、各パターンに対する第２のローディング情報２４８’ｂは、第２のコード体系を使用して符号化された管理情報２４８のそれぞれの値である。比較器２７５は、第２のコード体系を使用する第１の取り出し情報２４８’’’ａを符号化する符号器２７６、および第１のコード体系を使用する第２の取り出し情報２４８’’’ｂを符号化する符号器のうちの少なくとも１つを備えてもよい。
【００６３】
ブラウンアウト検出方法５０１（図８参照）は、情報２４８’ａを第１の記憶要素２４４ａにロード５１０ａする工程であって、情報２４８’ａは第１のコード体系により符号化された管理情報２４８である工程と、情報２４８’ｂを第２の記憶要素２４４ｂにロード５１０ｂする工程であって、情報２４８’ｂは第２のコード体系により符号化された管理情報２４８である工程と、トリガ信号ＳＲを低電圧離脱検出器１００から受信５２０する工程と、第１の記憶要素２４４ａに記憶された記憶情報２４８’’ａを取り出す５４０ａ工程と、第２の記憶要素２４４ｂに記憶された記憶情報２４８’’ｂを取り出す５４０ｂ工程と、を含んでもよい。ロード５１０ａおよびロード５１０ｂは、同時にまたは順不同に連続して行ってよい。取り出し５４０ａおよび取り出し５４０ｂは、同時にまたは順不同に連続して行ってよい。
【００６４】
エラー検出器２００は、第１のローダ２５５ａによるロード５１０ａがローディング情報２４８’ａ（任意に符号化された後）の情報記憶２４４ａへのロードを有効にし、および第２のローダ２５５ｂがローディング情報２４８’ｂ（任意で符号化された後）の情報記憶２４４ｂへのロードを有効にする、ロード要求信号ＳＨを提供するためのロード／リロード要求信号線２８７を備えてもよい。代わりに、ロード要求信号ＳＨは、保持機能５２０’を有効／無効にするように、または記憶要素２４４ａ、２４４ｂにより実行され得る記憶機能５３０を実行するように使用されてもよい。
【００６５】
エラー検出器２００は、低電圧離脱検出器１００からトリガ信号ＳＲを受信５２０するトリガ信号線５６と、記憶情報２４８’’ａ、２４８’’ｂの取り出しを有効にするトリガ機能５２０’’、比較結果の生成を制御５５０するトリガ機能５２０’’’、または一致・不一致信号ＳＭの提供を可能／不可能とする可能／不可能機能５２０’’’’のうちの少なくとも１つとを備えてもよい。
【００６６】
例示的な実施形態において、ブラウンアウト検出方法５０１は、第１の記憶要素２４４ａから取り出された取り出し情報２４８’’’ａの有意性を、第２の記憶要素２４４ｂから取り出された取り出し情報２４８’’’ｂの有意性と比較５５０する工程と、有効パターンのセットの有効パターンの各パターンと不一致であるとき、不一致を示す一致・不一致信号ＳＭを提供５６０する工程と、有効パターンのセットの有効パターンの少なくとも１つのパターンと一致するとき、一致を示す一致・不一致信号ＳＭを提供する工程と、を含んでもよい。
【００６７】
ブラウンアウト検出方法５０１は、一致を示す一致・不一致信号ＳＭの生成または出力を制御５３０する工程であって、生成または出力はそれぞれ低電圧離脱検出器１００からのトリガ信号ＳＲの受信５２０に応じた工程をさらに含んでもよい。トリガ信号ＳＲは、取り出しをトリガすること、比較５５０をトリガすること、および一致・不一致信号ＳＭの配信をトリガすること、のうちの少なくとも１つに使用され得る。
【００６８】
同期装置２８３は、一致・不一致信号ＳＭを訂正ユニット２８５の一致・不一致信号入力２８６へ転送するために利用され得る。一致・不一致信号ＳＭによってトリガされた同期装置２８３は、異常な可能性がある一致・不一致信号ＳＭを同期または再同期し、正しく同期された訂正要求ＳＣを生成し得る。
【００６９】
訂正ユニット２８５はロード／リロード要求線２８７を備えてもよく、リロード要求信号ＳＨを、第１のローディング情報２４８’ａを第１の記憶要素２４４ａにロード５１０ａする第１のローダ２５５ａへ転送し、情報２４８は第１のコード体系を使用して符号化されており、さらに第２のローディング情報２４８’ｂを第２の記憶要素２４４ｂにロード５１０ｂする第２のローダ２５５ｂへ転送し、管理情報２４８は第２のコード体系を使用して符号化される。代わりに、リロード要求信号ＳＨは記憶要素２４４ａおよび２４４ｂに通知し、デフォルト、実ブラウンアウト状態６５の結果生じる無効設定を修復するための有効設定を使用するように使用され得る。
【００７０】
第１のローダ２５５ａは、情報ソース２３０から生じた第１のローディング情報２４８’ａを第１の記憶要素２４４ａにロード５１０ａするよう構成されてもよい。第１のローダ２５５ａは、符号化された第１のローディング情報２４８’ａを第１の記憶要素２４４ａにロード５１０ａする前に、管理情報２４８を符号化する符号器を備えてもよい。
【００７１】
第２のローダ２５５ｂは、情報ソース２３０から生じた第２のローディング情報２４８’ｂを第２の記憶要素２４４ｂにロード５１０ｂするよう構成されてもよい。第２のローダ２５５ｂは、第２のローディング情報２４８’ｂを第２の記憶要素２４４ｂにロード５１０ｂする前に、管理情報２４８を符号化する符号器を備えてもよい。
【００７２】
訂正ユニット２８５は、アプリケーションユニット２０に、低電圧離脱状態６４および訂正要求ＳＣのうちの少なくとも１つを通知５９０する通知線２８９をさらに含んでもよい。訂正要求ＳＣを受信すると、訂正ユニット２８５は、リセット、デフォルト、または有効であり、かつアプリケーションまたはシステムオンチップの要求に適合する他のビットパターンへ関連データを戻すようにアサートしてもよい。リセット／デフォルト値とは別の選択肢として、他のソースからのデータのリロードが考えられる。
【００７３】
換言すれば、ブラウンアウト検出方法５０１は、第１のローディング情報２４８’ａを第１の記憶要素２４４ａにロード５１０ａする工程であって、第１のローディング情報２４８’ａは第１のコード体系を使用して符号化された管理情報２４８である工程と、第２のローディング情報２４８’ｂを第２の記憶要素２４４ｂにロード５１０ｂする工程であって、第２のローディング情報２４８’ｂは第２のコード体系を使用して符号化された管理情報２４８である工程と、低電圧離脱検出器１００からトリガ信号ＳＲを受信５２０する工程と、第１の記憶要素２４４ａに記憶された第１の記憶情報２４８’’ａを取り出す５４０ａ工程と、第２の記憶要素２４４ｂに記憶された第２の記憶情報２４８’’ｂを取り出す５４０ｂ工程と、第１の記憶要素２４４ａから取り出された第１の取り出し情報２４８’’’ａと第２の記憶要素２４４ｂから取り出された第２の取り出し情報２４８’’’ｂとの組み合わせと、有効パターンのセットの各パターンとを比較５５０する工程と、および第１の取り出し情報２４８’’’ａと第２の取り出し情報２４８’’’ｂとの組み合わせが有効パターンのセットのいずれのパターンとも一致しない場合に、不一致を示す一致・不一致信号ＳＭを提供５６０し、第１の取り出し情報２４８’’’ａと第２の取り出し情報２４８’’’ｂとの組み合わせが有効パターンのセットのいずれかのパターンと一致する場合に、一致を示す一致・不一致信号ＳＭを提供する工程と、のうちの少なくとも１つを含んでもよい。ブラウンアウト自己回復方法５０２は、上述したブラウンアウト検出方法５０１の工程と、第１および第２の記憶要素２４４ａ、２４４ｂの少なくとも１つに記憶された記憶情報２４８’’ａ、２４８’’ｂが誤り５７０であることを識別５５０、５６０する工程、およびリセット５７２により記憶要素２４４ａ、２４４ｂの内容を修正し、デフォルト５７２を設定し、またはこのデータをリロード５７２し、またはアプリケーションあるいはシステムオンチップの要求と適合する他のビットパターンを使用する工程、のうちの少なくとも１つの工程を行うことを含んでもよい。ブラウンアウト自己回復方法５０２は、アプリケーションユニット２０に、トリガ信号ＳＲの受信、一致・不一致信号ＳＭ５７０の提供、および記憶情報２４８’’ａ、２４８’’ｂの訂正動作５７２、のうちの少なくとも１つを通知５９０する工程をさらに含んでもよい。訂正動作５７２は、リセット、二次的なソースからの正しい値のリロード、またはデフォルトモードあるいは別の有効ビットパターンの適用を含んでもよい。
【００７４】
例えば自動車用途の厳格な環境においては、パワーラインの電圧の振れが大きくなり得る。従来の低電圧監視では、各低電圧イベントはデバイスリセットを引き起こし得る。一般的に、ハードウェアのリセットは、アプリケーションのさらなる処理、例えば警報のハンドリングをも妨げる可能性があるため、望ましくない。デバイスのリセットは、すべてのアプリケーションの初期化サイクルという結果になり得る。
【００７５】
本発明に応じたエラー検出器２００は、いかなる監視も行うことなく、リセットの必要性を一部回避することができる。記述したエラー検出器２００は、低電圧イベント６２、６３の２つのタイプを区別し得る。制御データまたはアプリケーションのデータなどの記憶情報２４８’’ａ、２４８’’ｂの完全性に影響する低電圧イベントの存在は、記憶検査５４０ａ、５４０ｂ、５５０により除外され得るため、第１のタイプの低電圧イベント６２は記憶検査５４０ａ、５４０ｂ、５５０の実行以外に特別な動作を必要としない。第２のタイプの低電圧イベント６３は、無効設定をもたらす場合に、特別な動作５７２を必要とする。さらなるアクティビティは、通知ＳＮによってトリガされたアプリケーション２０によって要求され得る。要求される特別なアクティビティは、第１および第２の記憶要素２４４ａ、２４４ｂの少なくとも１つに記憶された記憶情報２４８’’ａ、２４８’’ｂの訂正５７２であり得る。エラー検出器は、すべてまたは特定の論理に影響する実ブラウンアウトイベント６５を検出し得る。低電圧離脱検出器１００は、監視電圧Ｕｓの絶対値｜Ｕｓ｜が低電圧状態６２、６３を脱したか否かを識別し得る。その後、エラー検出器２００は、ローディング情報２４８’ａ、２４８’ｂを記憶する記憶要素２４４ａ、２４４ｂのあり得る誤設定（すなわち、無効なビットパターン２４８’’ａ、２４８’’ｂ）を識別し得る。検出器がローディング情報２４８’ａ、２４８’ｂを記憶するために使用される記憶要素２４４ａ、２４４ｂの誤設定５７０を識別した場合、エラー検出器２００は不一致を示す一致・不一致信号ＳＭを生成し得る。一致・不一致信号ＳＭは、訂正アクティビティ５７２を開始するように利用することができ、これは自己回復アクティビティと呼ばれることがある。自己回復アクティビティ５７２は、リロードまたはリセットの実行を含みうる。
【００７６】
閾値Ｕｔｈの値を定義するために従来の設計規則を適用する場合、低電圧検出器２４は監視電圧Ｕｓの絶対値｜Ｕｓ｜が０．９５Ｖよりも降下する前に、すなわちアプリケーションユニット２０が誤動作する危険がいくらかあり得る前に、常に警告信号２９を発する。本発明では、記憶情報２４８’’ａ、２４８’’ｂの実ブラウンアウト６５がそれぞれ確実に識別され、記憶情報２４８’’ａ、２４８’’ｂの有効性が絶えず有効パターンのセットの値を有するようアサートされ得る。実ブラウンアウト６５は本発明を用いれば確実に識別され得るため、低電圧検出器２４をともかくトリガする低電圧イベント６２、６３（潜在的なブラウンアウト状態）の大部分が、アプリケーションユニット２０に好ましくないリセット命令を行わせることから「抑制」され得る。これにより、第１の記憶情報２４８’’ａを使用するシステムの有用性、または第１の記憶情報２４８’’ａの正確性への間接的な依存が向上する。有用性は、例えば自動車システムにおける安全性に対して、一般的には非常に重要である。例えば、予期しない電力パワーステアリングシステムまたは電気ブレーキシステムの電源オフは、重大な事故を引き起こし得る。
【００７７】
低電圧イベント６２、６３によって記憶情報２４８’’ａ、２４８’’ｂが不慮に修正されることを回避するために、以下のさらなる手法が適用され得る。第１および第２の記憶要素２４４ａ、２４４ｂには、最適な保持の挙動を有する同一なタイプのフリップフロップが選択されてもよい。不必要なトリガ（ＣＬＯＣＫＩＮＧ）の回避は、記憶情報２４８’’ａ、２４８’’ｂを保持するフリップフロップの内容に影響が及ぶ可能性を最少化し、これはクロックの誤作動、不安定なデータ入力、または同様のイベントから保護しなければならない代わりに、静的なデータ保持にのみ依存させる。手法のうちの少なくとも１つを適用することによって、記憶情報２４８’’ａ、２４８’’ｂに影響が及ぶ前に、アプリケーション２０の機能が監視電圧Ｕｓの絶対値｜Ｕｓ｜の降下６２、６３によって影響される可能性が増大され得る。別の実施形態において、少なくとも１つの手法が適用されることにより、アプリケーション２０の機能に影響が及ぶ前に、記憶情報２４８’’ａ、２４８’’ｂが監視電圧の降下６２、６３に影響される可能性が増大され得る。別の手法では、アプリケーションが独自の十分なブラウンアウトのロバスト性を有しない場合に意味をなす。
【００７８】
上記の明細書において、本発明が本発明の実施形態の具体例を参照して説明された。しかしながら、添付の特許請求の範囲に記載されている本発明のより広い精神および範囲から逸脱することなく、そこにさまざまな修正および変更を行うことができることは明らかであろう。
【００７９】
本明細書において説明されているような接続は、例えば介在するデバイスを介してそれぞれのノード、ユニットまたデバイスから、またはそれらへと信号を転送するのに適切な任意のタイプの接続であることができる。従って、別途暗示または提示されていない限り、接続は例えば直接接続であってもよいし、間接接続であってもよい。接続は、単一の接続、複数の接続、一方向性接続、または双方向性接続であることに関連して例示または記載され得る。しかしながら、実施形態が異なれば、接続の実施態様は変化してもよい。例えば、双方向性接続ではなく別個の一方向性接続が使用されてもよく、その逆であってもよい。さらに、複数の接続が、連続してまたは時分割多重方式で複数の信号を転送する単一の接続と置き換わってもよい。同様に、複数の信号を搬送する単一の接続が、これらの信号のサブセットを搬送するさまざまな異なる接続に分離されてもよい。それゆえ、信号の転送には多くの選択肢が存在する。
【００８０】
特定の導電型または電位の極性が例に記述されているが、導電型および電位の極性は逆になってもよいことが理解されよう。
本明細書において記載されている各信号は正または負の論理として設計され得る。負論理信号の場合、信号は、論理的真状態が論理レベル０に対応するアクティブ・ローである。正論理信号の場合、信号は、論理的真状態が論理レベル１に対応するアクティブ・ハイである。本明細書に記載される信号はいずれも負または正論理信号のいずれかとして設計されることができることに留意されたい。それゆえ、代替の実施形態では、正論理信号として記載される信号は、負論理信号として実装されてもよく、負論理信号として記載される信号は、正論理信号として実装されてもよい。
【００８１】
論理ブロック間の境界は例示にすぎないこと、および、代替的な実施形態は、論理ブロックもしくは回路要素を融合し、またはさまざまな論理ブロックもしくは回路要素に対する代替的な機能の分解を課してもよいことを、当業者は認識するであろう。従って、本明細書において描写したアーキテクチャは例示にすぎないこと、および、事実、同じ機能を達成する多くの他のアーキテクチャを実装することができることは理解されたい。例えば、検知部は検知構成スイッチングデバイスとは別だとみなされるか、または共通回路の構成要素となり得る。同様のことが、記憶部および記憶構成スイッチングデバイスに適用される。トランジスタには、任意の種類のトランジスタが使用可能である。トランジスタは、例えば、バイポーラ接合トランジスタ、電界効果トランジスタ、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）、ＪＦＥＴ（接合ゲート電界効果トランジスタ）、または他のいかなる種類のトランジスタであってもよい。異なるトランジスタには、異なるタイプのトランジスタを使用できる。例えば、入力差分対のトランジスタの１つに使用されるトランジスタのタイプは、ゲートトランジスタに使用されるトランジスタのタイプと異なってもよい。
【００８２】
同じ機能を達成するための構成要素の任意の構成が、所望の機能が達成されるように効果的に「関連付けられる」。従って、本明細書における、特定の機能を達成するために結合される任意の２つの構成要素は互いに「関連付けられる」とみなすことができ、それによって、中間の構成要素またはアーキテクチャにかかわりなく、所望の機能が達成される。同様に、そのように関連付けられる任意の２つの構成要素も、所望の機能を達成するために互いに「動作可能に接続されている」または「動作可能に結合されている」とみなすことができる。
【００８３】
さらに、上述の動作間の境界は例示にすぎないことを当業者は認識しよう。複数の動作を単一の動作に組み合わせ、単一の動作を追加の動作に分散させ、複数の動作を少なくとも部分的に時間的に重ね合わせて実行することができる。その上、代替的な実施形態は、特定の動作の複数のインスタンスを含んでもよく、動作の順序はさまざまな他の実施形態においては変更してもよい。
【００８４】
さらに例として、１つの実施形態では、例示される実施例は、単一の集積回路上または同じデバイス内に位置する回路として実装されることができる。例えば、トランジスタはそれぞれ、ラッチ回路が共通の基板上に実装されてもよい。代替的には、実施例は、適切な様式で互いに相互接続される任意の数の別個の集積回路または別個のデバイスとして実装されてもよい。例えば、各ラッチ回路は独立したモジュールとして実装されてもよく、ここでモジュールは相互接続されてもよい。さらに例として、実施例、またはその一部は、任意の適切なタイプのハードウェア記述言語などによって、実回線または実回線に転換可能な論理表現のソフトまたはコード表現として実装されることができる。
【００８５】
本明細書において記載される半導体基板は、ガリウムヒ素、シリコンゲルマニウム、シリコン・オン・インシュレータ（ＳＯＩ）、シリコン、単結晶シリコンなど、および上記の組み合わせのような、任意の半導体材料または材料の組み合わせであることができる。
【００８６】
上記の明細書において、本発明が本発明の実施形態の具体例を参照して説明された。しかしながら、添付の特許請求の範囲に記載されている本発明のより広い精神および範囲から逸脱することなく、そこにさまざまな修正および変更を行うことができることは明らかであろう。
【００８７】
しかしながら、他の修正形態、変更形態および代替形態も可能である。従って、明細書および図面は限定的な意味においてではなく例示的に考慮されるべきである。
特許請求の範囲において、括弧間に置かれる任意の参照符号は特許請求の範囲を限定するものとして解釈されるべきではない。「備える（ｃｏｍｐｒｉｓｉｎｇ）」という文言は、特許請求項内にリストされているもの以外の要素またはステップの存在を除外するものではない。さらに、本明細書において使用される場合、「１つ（“ａ”  ｏｒ  “ａｎ”）」という用語は、１つまたは２つ以上として定義される。さらに、特許請求の範囲における「少なくとも１つの」および「１つまたは複数の」のような前置きの語句の使用は、不定冠詞「１つの  （“ａ”  ｏｒ  “ａｎ”）」による別の請求項要素の導入が、このように導入された請求項要素を含む任意の特定の請求項を、たとえ同じ請求項が前置きの語句「１つまたは複数の」または「少なくとも１つの」および「１つの（“ａ”  ｏｒ  “ａｎ”）」のような不定冠詞を含む場合であっても、１つだけのこのような要素を含む発明に限定することを暗示するように解釈されるべきではない。同じことが、定冠詞の使用についても当てはまる。別途記載されない限り、「第１の」および「第２の」のような用語は、そのような用語が説明する要素間で適宜区別するように使用される。従って、これらの用語は必ずしも、このような要素の時間的なまたは他の優先順位付けを示すようには意図されていない。特定の手段が相互に異なる特許請求項において記載されているというだけの事実は、これらの手段の組み合わせを有利に使用することができないということを示すものではない。
【図１】
2013546053.tif 000006
【図２】
2013546053.tif 000007
【図３】
2013546053.tif 000008
【図４】
2013546053.tif 000009
【図５】
2013546053.tif 000010
【図６】
2013546053.tif 000011
【図７】
2013546053.tif 000012
【図８】
2013546053.tif 000013
【国際調査報告】
2013546053.tif 000014
2013546053.tif 000015
2013546053.tif 000016