(57)【要約】  連続した走査パスを実行する光走査デバイスを提供する。個々の画素を、周波数が繰り返し可能なサイクルでディザリングされたクロックに呼応して走査することで、電磁干渉を低減し、走査パスを繰り返し可能なサイクルに調節する。【選択図】図２
2013546251.tif 000002
【特許請求の範囲】
【請求項１】
画像スキャナの電磁放射を低減させる方法であって、
繰り返されるディザリングサイクルで、画素走査周波数をディザリングする段階と、
走査パスを前記ディザリングサイクルに応じて調節する段階と
を備える方法。
【請求項２】
前記ディザリングサイクルは、前記走査パスより短い、請求項１に記載の方法。
【請求項３】
前記走査パスを調節する段階は、
前記ディザリングサイクルにタイミングを合わせた同期信号を生成する段階を有する、請求項１または２に記載の方法。
【請求項４】
前記走査パスを調節する段階は、
前記ディザリングサイクルにタイミングを合わせた同期信号を生成する段階と、
前記同期信号に呼応して、個々の走査パスを開始する段階と
を有する、請求項１から３のいずれか一項に記載の方法。
【請求項５】
前記走査パスを調節する段階は、
個々の走査パスを、ディザリングサイクルに調節するべく遅らせる段階を有する、請求項１から４のいずれか一項に記載の方法。
【請求項６】
前記走査パスは、１以上の較正パスを含む、請求項１から５のいずれか一項に記載の方法。
【請求項７】
走査位置信号に基づいて前記走査パスの１以上を遅らせる段階をさらに備える、請求項１から６のいずれか一項に記載の方法。
【請求項８】
センサ修正データを集めるために１以上の較正パスを実行する段階と、
前記ディザリングサイクルに前記１以上の較正パスに調節する段階と
をさらに備える、請求項１から７のいずれか一項に記載の方法。
【請求項９】
較正パスが前記ディザリングサイクルに調節される１以上の前に実行された較正プロシージャに呼応して、個々の走査パスを修正する段階をさらに備える、請求項６または８に記載の方法。
【請求項１０】
走査制御論理と、
前記走査制御論理に呼応して、連続した画素走査パスを実行するセンサと、
繰り返されるディザリングサイクルでディザリングされた周波数を有するクロック信号を、前記走査制御論理と前記センサとの間で伝送する通信バスと
を備え、
前記走査制御論理は、前記繰り返されるディザリングサイクルに前記画素走査パスを調節する
光スキャナ。
【請求項１１】
前記走査制御論理は、さらに、走査位置信号に基づいて、前記画素走査パスの１以上を遅らせる、請求項１０に記載の光スキャナ。
【請求項１２】
前記ディザリングサイクルは、前記画素走査パスより短い、請求項１０または１１に記載の光スキャナ。
【請求項１３】
前記画素走査パスを調節することは、
前記ディザリングサイクルにタイミングを合わせた同期信号を生成することを含む、請求項１０から１２のいずれか一項に記載の光スキャナ。
【請求項１４】
前記画素走査パスを調節することは、
前記ディザリングサイクルにタイミングを合わせた同期信号を生成することと、
前記同期信号に呼応して、個々の走査パスを開始することと
を含む、請求項１０から１３のいずれか一項に記載の光スキャナ。
【請求項１５】
前記画素走査パスを調節することは、
個々の走査パスを、ディザリングサイクルに調節するべく遅らせることを有する、請求項１０から１４のいずれか一項に記載の光スキャナ。
【請求項１６】
前記画素走査パスは、１以上の較正パスを含む、請求項１０から１５のいずれか一項に記載の光スキャナ。
【請求項１７】
前記画素走査パスは、前記ディザリングサイクルに調節するよう実行される１以上の較正パスを含む、請求項１０から１６のいずれか一項に記載の光スキャナ。
【請求項１８】
較正パスが前記ディザリングサイクルに調節される１以上の以前に実行された較正プロシージャに呼応して、個々の走査パスを修正する較正論理をさらに備える、請求項１６または１７に記載の光スキャナ。
【請求項１９】
繰り返されるディザリングサイクルでディザリングされた周波数でクロック信号を生成するクロック生成器と、
前記クロック信号に呼応して、繰り返される画素走査パスで画素を走査する走査ユニットと、
前記画素走査パスを前記繰り返されるディザリングサイクルに調節する走査制御論理と、
前記ディザリングサイクルに調節された１以上の較正パスを実行する較正論理と
を備える装置。
【請求項２０】
前記走査ユニットはさらに、前記ディザリングサイクルにタイミングを合わせた同期信号に呼応する、請求項１９に記載の装置。
【請求項２１】
前記走査制御論理は、個々の画素走査パスを遅らせて、前記個々の画素走査パスを前記ディザリングサイクルに調節する、請求項１９または２０に記載の装置。
【請求項２２】
前記走査制御論理は、個々の画素走査パスを遅らせて、モータ位置信号に調節する、請求項１９から２１のいずれか一項に記載の装置。
【請求項２３】
前記較正論理は、さらに、前記１以上の実行された較正パスに呼応して、個々の画素走査パスを修正する、請求項１９から２２のいずれか一項に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、２０１１年１０月１４日出願の米国出願第１３／２７４，１５１号および２０１０年１０月２６日出願の米国仮出願第６０／４０６，９２２号の優先権を主張し、これらの開示のうち、本明細書と矛盾するセクションを除くすべての部分を、本明細書に参照として組み込む。
【背景技術】
【０００２】
本開示は、画像走査デバイスに係り、より具体的には、画像走査デバイスが生成する電磁干渉を低減させる技術に係る。
【０００３】
背景技術の記載は、本開示の文脈を一般的にプレゼンテーションする目的を持つ。このセクションに記載した現在の発明者の成果物は、発明の詳細な説明における側面同様に、本願の請求項の先行技術ではなく、自明的あるいは黙示的に辞任した先行技術でもない。
【０００４】
光画像センサには、走査された画像データを走査ハードウェアから得て、一定の種類のデバイスコントローラに転送するものが多い。しかし設計およびパッケージの制約から、デバイスコントローラは、走査ハードウェアから離れた場所に設けられる場合が多い。これにより、許容できない量の電磁干渉（ＥＭＩであり、無線周波数干渉、または、ＲＦＩと称される場合もある）が生成される可能性がある。
【０００５】
ＥＭＩ放射を制限、軽減するためには、バイパス、デカップリング、遮蔽、および、クロックディザリングを含む、様々な技術を利用することができる。クロックディザリング（ＰＬＬディザリングと称される場合もある）を利用するときには、通信クロックおよび対応するデータ転送レートを少量（例えば、公称データ転送レートの0.5-5%（通常3%））変調する。これにより、放射されたＥＭＩを一定の周波数の範囲で広げることができ、計測されるＥＭＩを低減、軽減させることができる。
【０００６】
クロックディザリングの実装には、通常、電気的および機械的な技術で必要となるハードウェアコストが殆どかからない。しかしクロックディザリングによって、画像走査の精度および解像度が低減する可能性がある。これは、特に設計者が走査スピードおよび性能のレベルを上げようとする場合に顕著である。
【０００７】
多くの画像スキャナは、センサおよびセンサアレイを元画像の隣接する線の上を順次走査する走査メカニズムを利用している。センサが元画像の上を動くと、センサは、走査した色／輝度値の一連のシーケンスを送信する。値はサンプリングされて、比較的高周波数で送信される。しかし、これを超える解像度では、センサが可変の走査周波数に感度を有してしまう。たとえば、一部のセンサは、時間がたつと劣化し、又は、安定する出力を有している場合があり、一部の設計では、これら出力が完全に安定する前にサンプリングしてしまう。従って、走査およびデータ転送レートを僅かにディザリングした場合であっても、走査された画像データに不整合、異常、アーチファクトが生じる場合がある。
【０００８】
このために、画像センサの出力を一定のレートでサンプリングすることが重要となる。しかし、クロックディザリングを利用するとタイミングが可変となり、これによりセンサの読み取りが不安定になる。
【発明の概要】
【０００９】
本発明は、光スキャナで画素走査周波数をディザリングして、電磁干渉を低減させる。走査周波数は、繰り返しが可能なディザリングサイクルでディザリングされ、走査サイクルを、ディザリングサイクルに同期させる。
【００１０】
本発明の一態様では、画像スキャナにおける電磁放射を低減させるための方法が提供される。方法では、画素走査を、繰り返しが可能なディザリングサイクルでディザリングする。次に走査パスをディザリングサイクルに調節する。
【００１１】
本発明の別の態様では、元画像を走査するための光スキャナが提供される。スキャナは、制御論理と、制御論理に呼応して連続した画素走査パスを実行するセンサとを有する。通信バスが、制御論理とセンサとの間でクロック信号を伝送する。クロック信号は、繰り返されるディザリングサイクルでディザリングされた周波数を有する。走査制御論理は、画素走査パスを、繰り返されるディザリングサイクルに調節する。
【００１２】
本発明のまた別の実施形態では、繰り返されるディザリングサイクルでディザリングされた周波数でクロック信号を生成するクロック生成器を有する装置が提供される。走査ユニットが、クロック信号に呼応して、繰り返される画素走査パスで画素を走査する。走査制御論理は、画素走査パスを、繰り返されるディザリングサイクルに調節する。較正論理が、１以上の較正パスを、ディザリングサイクルに調節して、実行する。
【００１３】
本開示の実施形態は、以下の詳細な説明を、添付図面とともに読むことでよりよく理解される。説明をしやすくするために、同様の構造部材には同様の参照番号を付す。本開示の実施形態は、添付図面の各部材により例示されるが、これらに限定はされない。
【図面の簡単な説明】
【００１４】
【図１】印刷機能も有する画像走査デバイスの簡略図である。
【図２】図１の画像走査デバイスの関連部材を示すブロック図である。
【図３】クロックディザリング方法を示すタイミング図である。
【図４】図３のクロックディザリングに関して、同期された画像走査方法を示すタイミング図である。
【図５】図４に示した方法をさらに説明するフロー図である。
【図６】図３のクロックディザリングに関して、同期された別の画像走査方法を示すタイミング図である。
【図７】図６に示した方法をさらに説明するフロー図である。
【図８】図３のクロックディザリングに関して、同期された別の画像走査方法を示すタイミング図である。
【図９】図８に示した方法をさらに説明するフロー図である。
【発明を実施するための形態】
【００１５】
図１は、本開示の様々な実施形態による画像スキャナまたは光走査デバイス１００を示す。画像スキャナ１００は、印刷メカニズムおよび他のコンポーネントの少なくとも１つとともに統合されて、いわゆる多機能プリンタ（ＭＦＰ）を形成してよい。他の実施形態では、走査デバイスが独立型スキャナを含んでもよい。さらに、一定の実施形態では、画像スキャナのコンポーネントまたはサブコンポーネントが含まれてもよい。
【００１６】
図１に示す構成では、デバイス１００が、走査ユニット、ブロック、コンポーネント、または、画像走査機能を実行するサブシステム１０２を有している。走査ユニット１０２は、電荷結合素子（ＣＣＤ）またはその他の種類の光検知素子等を含んでよい１以上の光センサ、センサアセンブリ、その他の走査部材１０４を有する。
【００１７】
例示される実施形態では、元媒体１０６（例えば用紙）が元画像を含んでいる。元媒体１０６は、走査部材１０４の上、下、または隣接する位置に設けてよい。走査部材１０４は、元画像の上に、連続して走査または検知パスを実行する。例えば、走査ユニット１０２は、元媒体１０６の水平線上で走査部材１０４を動かして、センサ１０４の走査部材がこの線に沿った個々の位置または画素をサンプリングする。加えて、走査ユニット１０２の転送メカニズムまたは元媒体１０６のいずれかを動かして、走査部材の各パスが、元画像のそれぞれ異なる線を対象とするようにする。
【００１８】
したがって、走査ユニット１０２は、各線が複数の画素を有する連続した画素線に対して、走査パスを実行する。各線においては、データが走査ユニット１０２から、一連の画素値として出力される。一連の画素値は、元媒体１０６の上の走査部材１０４の物理的な運動に対応していても、走査部材１０４の一連の出力特性に対応していてもよい。
【００１９】
上述したように、画像走査デバイスには、走査機能以外の機能が統合されていてもよい。画像スキャナ１００は、図１では、印刷コンポーネント１０８を含むものとして示されている。印刷コンポーネント１０８の処理の一部は、走査ユニット１０２と共有されてもよい。例えば、印刷コンポーネント１０８は、用紙処理機能およびメカニズムを、走査ユニット１０２との間で共有してよく、用紙処理メカニズムは、走査ユニット１０２から書類用紙を自動供給するために利用されてよい。
【００２０】
図１の走査デバイスは、走査ユニット１０２の処理、または、印刷コンポーネント等のその他の統合された機能を制御するデバイス制御器１１０を有する。デバイス制御器１１０は、さらに、走査ユニット１０２および走査部材１０４から走査データを受信する。デバイス制御器１１０は、さらに、外部デバイスとの通信およびユーザとの交信といった他の機能も実行する。
【００２１】
設計およびパッケージの制約、および、複数のコンポーネントを１つのデバイスに統合する関係で、デバイス制御器１１０は、走査ユニット１０２から離れた位置に設けられてもよい。例えば図１の実施形態では、デバイス制御器１１０は、画像スキャナ１００の底部に設けられており、通信バスまたはケーブル１１２が、画像スキャナ１００内の、デバイス制御器１１０と走査ユニット１０２との間に延設されている。ケーブル１１２は、データ信号および制御信号を含む複数の信号を搬送または伝送する。信号には、走査されたデータ信号、クロック信号、同期信号等が含まれてよい。例えば、ケーブル１１２は、走査された画素データを走査部材１０４からデバイス制御器１１０へと、クロック信号と同期して伝送してよい。ここで記載する技術では、クロック信号は、ディザリング処理されて、電磁放射にまつわる問題が軽減されたものであってよい。
【００２２】
ケーブル１１２は、デバイス制御器１１０と走査ユニット１０２との間の物理的距離により、比較的長くてよい。加えて、画像スキャナ１００が物理的に複雑で詳細な場合には、ケーブル１１２を複雑にルーティングする必要がある場合もあり、この場合にはケーブル１１２の長さがさらに長くなる。例えば、示されている実施形態では、画像スキャナ１００が、ヒンジで動く上部コンポーネント１１４を有しており、ケーブル１１２が、ヒンジメカニズム１１６を通るようにルーティングされる。
【００２３】
もちろん、別のデバイスであれば、別の方法で実装されてよく、別の物理的構成を有してよい。図１に示すデバイスは、可能な実装例の１つにすぎず、あくまでも、複数の機能を１つのデバイスに統合する場合に生じうる制約を例示したものである。
【００２４】
図２は、走査ユニット１０２およびデバイス制御器１１０に関するさらなる詳細を示す。デバイス制御器１１０と走査ユニット１０２との間の通信は、通信バスまたはケーブル１１２を通じて行われ、図示されている例では、制御バス２０２とデータバス２０４とが含まれている。通信ケーブル１１２は、さらに、様々なタイミングおよび同期信号２０６を含んでもよい。本実施形態では、タイミングおよび同期信号２０６が、派生クロック信号２０８および線開始信号２１０を含み、それぞれ、ＣＬＫ／ｎ信号およびＬＩＮＥ  ＳＴＡＲＴ信号として称する。図２では説明しやすくする目的から別箇に描かれているものの、ＣＬＫ／ｎ信号およびＬＩＮＥ  ＳＴＡＲＴ信号は制御バス２０２の一部として捉えられてもよい。
【００２５】
走査ユニット１０２が、ＣＬＫ／ｎ信号およびＬＩＮＥ  ＳＴＡＲＴ信号を受信する。走査ユニット１０２は、ＣＬＫ／ｎ信号およびＬＩＮＥ  ＳＴＡＲＴ信号、並びに、制御バス２０２を通じて提示可能な他のコマンドに呼応して、検知パスまたは走査パスをそれぞれ開始してよい。
【００２６】
デバイス制御器１１０は、さらなる同期信号（ＣＬＫ信号２１４およびＳＹＮＣ信号２１６を含む）を生成するクロック制御モジュールまたはセクション２１２を有する。デバイス制御器１１０はさらに、ＣＬＫおよびＳＹＮＣ信号を受信して、ＣＬＫおよびＳＹＮＣ信号に基づいて、ＣＬＫ／ｎ信号およびＬＩＮＥ  ＳＴＡＲＴ信号を生成する走査制御論理２１８を有する。ＣＬＫ、ＳＹＮＣ、ＣＬＫ／ｎ信号およびＬＩＮＥ  ＳＴＡＲＴ信号の特性およびタイミングは、下記で詳述する。
【００２７】
デバイス制御器１１０は、走査ユニット１０２からデータバス２０４を介して送信されるシリアル画素データを受信する画素データ受信ポート２２０を有する。シリアル画素データは、アナログまたはデジタルいずれのフォーマットであってもよい。アナログデジタル変換器（不図示）をデバイス制御器１１０または走査ユニット１０２内で利用して、アナログ画素データをデジタル画素データに変換してよい。
【００２８】
デバイス制御器１１０は、さらに、走査ユニット１０２から受信した画素データを修正する較正論理２２２を有する。較正論理２２２は、受信した画素値に適用されるデータを修正するためのアクセス権を有する。修正データは、既知の較正画像が走査され評価される、前の較正処理中に取得されてよい。較正画像は、一定の色および輝度の片方または両方を有する線または領域を複数有し、走査ユニット１０２の一貫性を、元媒体に対する複数の物理的位置で評価することができる。異なる物理的位置で不一致を検知すると、異なる画素位置に対応した修正値を計算する。後で行われる元画像の走査において、受信した画素値が対応する位置に基づいて、該画素値に修正値を適用する。
【００２９】
画素データの不一致は、照明、センサ位置のばらつき、といった様々な要因から生じうる。較正論理２２２は、これら不一致を位置の関数であり、しかも、位置の不一致が比較的一定の期間残存する、と想定する。したがって、修正データには、１つの線の各画素位置の修正値を含ませ、受信された線それぞれを、同じ修正データで修正するようにしてよい。あるいは、修正データに、走査された用紙全体または二次元走査領域の画素位置それぞれに対応する値を含ませてもよい。
【００３０】
図３から図５は、光画像スキャナでＥＭＩを低減させるために利用可能なディザリング調節された走査方法を示す。通常の方法には、（ａ）繰り返されるディザリングサイクルで画素走査周波数をディザリングすることと、（ｂ）走査パスをディザリングサイクルに調整し、又は個々の走査パスをディザリングサイクルに一致させることとが含まれる。これには、繰り返されるディザリングサイクルにタイミングを合わされた同期信号（例えばＳＹＮＣ信号またはＬＩＮＥ  ＳＴＡＲＴ信号）を提供または生成することが含まれてよい。加えて、走査ユニット１０２は、個々の走査パスを、少なくとも一部に同期信号に呼応して開始させてよい。
【００３１】
図３は、ＣＬＫディザリングおよびＳＹＮＣ信号のタイミングの例を示す。ＣＬＫ信号（図３では不図示）は、公称周波数の±0.5-5%（通常のディザリング量は3%）等の一定量をディザリングした公称周波数を有する発振信号である。図３の上方の線は、ＣＬＫ信号の経時的な周波数を表す。上方の線の中央に描かれた破線は、ＣＬＫ信号の公称周波数を示している。
【００３２】
この例では、ＣＬＫ周波数は、公称周波数の周りに線形にディザリングされており、図３の三角波がこの特性を示されている。ディザリングは、長さまたは周期Ｔのサイクルで繰り返されている。この周期または周波数サイクルそれぞれを、ここではディザリングサイクルと称する。記載される実施形態では、経時的に比較的小さい周波数の揺らぎは顕著な影響を及ぼさないが、ディザリングサイクルの周期Ｔが一定である。他の周波数変調の形状または技術も利用可能であるが、理想的には、ディザリングサイクルそれぞれが同じ周波数変調パターンまたは形状を有するべきである。具体的には、ディザリングの振幅、周期、および拡散モード（例えば中央、下方）周波数変調が、ここに示すものと異なっていてもよい。
【００３３】
図３の下方の線３０４は、クロック生成器２１２により生成され、繰り返されるディザリングサイクルにタイミングを合わせられたＳＹＮＣ信号２１６を表している。ＳＹＮＣ信号は、各ディザリングサイクルの開始を示す。この例では、ＳＹＮＣ信号の各立ち上がりが、対応するディザリングサイクルの開始に対応している。ディザリングサイクルの「開始」は、（ａ）ＳＹＮＣ信号の周期がディザリングサイクル周期またはディザリングサイクル周期の整数倍に等しく、（ｂ）ＳＹＮＣ信号とディザリングサイクルのタイミングがサイクル間で等しい、という条件が満たされさえすれば、ディザリングサイクルに対して任意に定義されてよい。
【００３４】
通常のディザリング周波数は30-100 KHzであるが、この範囲に限定はされない。一般的には、ディザリング期間Ｔは、１回の走査パスに必要な時間以下とするべきである。通常は、ディザリング期間Ｔは、走査パスより短く、各走査パスにおいて複数のディザリングサイクルが生じうる。
【００３５】
図４は、上述したクロックディザリングとＳＹＮＣ信号とに関する、さらなるタイミング関係を示す。図４でもＣＬＫ信号は明示されていないが、ＣＬＫ信号は、周波数が図中のＣＬＫ周波数信号３０２が示されている発振信号と想定することにする。さらに、検知される画素データは、ＣＬＫ信号に同期してクロックまたはサンプリングされ、ＣＬＫ信号（およびそれから派生したＣＬＫ／ｎ）は、一部の実施形態では、走査ユニット１０２に光センサ出力をサンプリングさせ、または画素走査を開始させる際のトリガとして利用することもできる。
【００３６】
図２に示す実施形態では、クロック信号ＣＬＫは、画素サンプリングサイクルの開始を示し、これには、走査ユニットの光検知回路およびコンポーネントのリセット、検知信号が安定化するまで待つこと、出力サンプリングのトリガ、および、サンプリングした値をデータバス２０８に出力することが含まれる。ＣＬＫ／ｎ信号は、ＣＬＫ信号の約数（sub-multiple）であるので、ＣＬＫ信号よりも低い周波数である。ＣＬＫ信号は、ＣＬＫ／ｎ信号に同期させた位相ロックループを利用して、走査ユニット１０２内で再生されてよい。走査ユニット１０２は、ＣＬＫ／ｎ信号およびＣＬＫ信号の片方または両方に呼応して、検知コンポーネントの元画像に対する移動および配置を調節してよい。したがって一実施形態では、ＣＬＫ信号が、個々の画素を走査するための周波数を制御する。
【００３７】
ＳＣＡＮ信号４０２は、走査処理が命令されたこと、および、開始されようとしていること、の両方または片方を示す。走査処理は、１つの線への走査パス、または複数の線への複数の走査パスを含んでよい。
【００３８】
ＳＣＡＮ信号に呼応して、走査制御論理２１８は、線のスキャンまたは走査パスを開始する。図４に示すＬＩＮＥ  ＳＴＡＲＴ信号４０４は、走査パスの開始タイミングを示す。図で示すように、各走査パスを、クロックディザリングサイクルが開始されるまで遅らせる。より詳しくは、各走査パスは、該走査パスが次のＳＹＮＣ信号および対応するクロックディザリングサイクルと合致するまで、またはこれらに調節されるまで、遅延させられる。このようにして、各走査パスが、あるディザリングサイクル内の同じ時点に開始され、各走査パスは、一貫した、繰り返し可能なクロック周波数パターンで実行される。
【００３９】
図４のＤＡＴＡ信号４０６は、各線の走査処理の結果を示す。各ＬＩＮＥ  ＳＴＡＲＴ信号に呼応して、１つの画素線を、ディザリングされたＣＬＫ信号と同期させて走査する。図４は、走査された３つの画素線（線１、線２、線３）を示すが、処理によって、走査する線の数は少なくても多くてもよい。
【００４０】
走査は、ＳＣＡＮ信号がアクティブになるまで続けられる。ＬＩＮＥ  ＳＴＡＲＴ信号で、線の走査または走査パスが開始され、ＬＩＮＥ  ＥＮＤ４０８信号は、走査パスの終了を示す。ＳＣＡＮ信号がアクティブであり続けていることを前提に、前述したように次のＳＹＮＣ信号に合わせるよう遅延させた別の線の走査を、各ＬＩＮＥ  ＥＮＤ信号の後に開始する。この場合、ＬＩＮＥ  ＥＮＤ信号は、次の走査パスをトリガするために利用されているといえる。この代わりに、各走査パスで、既知数のＳＹＮＣ信号に相当する既知の時間を消費して、既知数のＳＹＮＣ信号が生じた後で、新たな走査パスを繰り返し開始させてもよい。
【００４１】
図５は、画像スキャナ１００の動作を示す。動作５０２は、較正プロシージャを行うことを含む。較正プロシージャは、画像スキャナの製造時、出荷時、設置時、設定時、または、画像スキャナを最初に利用する際、または定期的に行って、画像スキャナの様々な条件および特性の片方または両方、画像スキャナの部品および環境の片方または両方を考慮に入れることができる。
【００４２】
較正プロシージャ５０２は、上述したディザリングサイクルに調節されて、画素修正データを取得するために評価される１以上の較正走査パスを含んでいる。１つの既知の色および強度を有する較正画像を操作したり、または、様々な既知の色および強度を有する様々な部分または線を有する較正画像を走査したりするタイプの較正がある。走査された値のばらつきまたは精度を分析して、修正値を計算して、修正された値が較正画像の既知の特性と合致するようにする。修正値は、較正データに格納される５０４。較正プロシージャにおいては、個々の走査パスを図４に示すＳＹＮＣ信号に同期させる点に留意されたい。したがって、較正プロシージャは、後続する走査処理と同じ条件で行う。
【００４３】
位置のばらつきを生じさせる条件（クロックディザリングを含む）は、走査処理が異なっても繰り返し行うことができることを想定する。故に、すべての走査処理の前に較正プロシージャ５０２を行う必要はない。
【００４４】
たとえばクロック周波数ディザリングが引き起こすクロック周波数のばらつきが、センサ読み取りにばらつきや不一致を引き起こしうる１つの要因である。しかし、各線の走査を、ディザリングサイクルの開始に同期させるので、各線の走査において、走査された線ごとに同じクロック周波数の繰り返しパターンになる。つまり、１つの線の走査においていずれの画素位置も、常にクロックディザリングサイクルの同じ部分で走査されるので、常に同じ周波数およびサンプリング期間で走査される。言い換えると、走査パスがディザリングサイクルに同期されるので、通常の走査パスであろうと較正走査パスであろうと各パスが、同じクロック周波数のパターンに晒されることになる。これにより、較正プロシージャで、ディザリングによるクロック周波数のばらつきが生じうる走査の不一致を考慮に入れたり、修正したりすることができる。
【００４５】
走査を開始するには、デバイス制御器１１０が開始コマンド５０６を生成するが、これは、アサートされたＳＣＡＮ信号またはコマンド４０２と同等であり、またはこれを生じさせてよい。走査制御論理は、ディザリング同期信号ＳＹＮＣのアサートを待つ動作５０８を実行することで、ＳＣＡＮ信号４０２に呼応する。
【００４６】
次のＳＹＮＣ信号を受信すると、動作５０１は、線の走査または走査パスを開始することを含み、これは、クロック生成器２１２が提供するＣＬＫ信号と同期して実行される。各クロックサイクルは、画素の読み出しを開始またはトリガして、画素値がデータバス２０４経由でデバイス制御器１１０に送信される。次に、デバイス制御器１１０の較正論理２２２は、走査された線または画像における位置、または、戻された画素値におけるシーケンスに応じて、較正データ５０４に基づいて受信した画素値を修正する動作５１２を行う。修正には、前に実行した較正プロシージャ５０２内の取得された修正データを、完了した走査パスの画素に適用することが含まれる。
【００４７】
線が走査されると、引き続き走査が別の線に行われることを想定して、プロセスは動作５０８に戻り、次のＳＹＮＣ信号を待つ。次のＳＹＮＣ信号を受信すると、動作５１０および５１２を繰り返す。従って、各線の走査をＳＹＮＣ信号との間で調節して、同じクロック周波数のパターンで行う。これは、ＳＣＡＮ信号４０２がアクティブになるまで、またはアサートされるまで続けられる。
【００４８】
図６は、走査がさらにＳＴＡＲＴ  ＰＯＳＩＴＩＯＮ信号６０２に同期される、またはこれに調節される実施形態の動作を示す。ＳＴＡＲＴ  ＰＯＳＩＴＩＯＮ信号は、モータの位置に関するエンコーダまたはセンサに基づいて走査部材１０４の実際の位置を決定するモータ制御回路により決定されてよい。モータ制御回路が、所望の物理的位置に達したと判断すると、ＳＴＡＲＴ  ＰＯＳＩＴＩＯＮ信号をアサートする。走査が実行中の場合（ＳＣＡＮ信号がアサートされた場合）、デバイスが走査し始めることができる。したがってこの実施形態では、最初の線の走査を、ＳＴＡＲＴ  ＰＯＳＩＴＩＯＮがアサートされるまで遅らせる。しかし、図４の場合同様に、後続する各線の走査も、ＳＹＮＣ信号と合致するように遅らせる。
【００４９】
より詳しくは、本実施形態では、最初のＬＩＮＥ  ＳＴＡＲＴ信号は、ＳＴＡＲＴ  ＰＯＳＩＴＩＯＮ信号がアサートされ、その後にＳＹＮＣ信号がアサートされた場合にのみアサートされる。
【００５０】
図７は、図６を参照して説明した実施形態における画像スキャナ１００を示す。図７に示す動作は、動作７０２が追加されたこと以外は、図５の動作と同じである。動作７０２は、ＳＴＡＲＴ  ＰＯＳＩＴＩＯＮ信号がアサートされるまで待つことを含む。この動作は、第１の走査線を走査する前に行われる。後続する線は、ＳＴＡＲＴ  ＰＯＳＩＴＩＯＮ信号がアサートされるまで待たずに走査される。
【００５１】
図８は、各線をＳＴＡＲＴ  ＰＯＳＩＴＩＯＮ信号６０２に同期または調節する別の実施形態の動作を示す。図６の例に示すように、ＳＴＡＲＴ  ＰＯＳＩＴＩＯＮ信号６０２は、モータの位置に関するエンコーダまたはセンサに基づいて走査部材１０４の実際の位置を決定するモータ制御回路により生成される位置信号であってよい。モータ制御回路が、所望の物理的位置に達したと判断すると、ＳＴＡＲＴ  ＰＯＳＩＴＩＯＮ信号がアサートされ、これは、新たな線をスキャンすることができる旨を示す。したがってこの実施形態では、最初の線の走査を、ＳＴＡＲＴ  ＰＯＳＩＴＩＯＮがアサートされるまで遅らせる。
【００５２】
この実施形態では、ＬＩＮＥ  ＳＴＡＲＴ信号の各インスタンスが、各走査線の前に、ＳＴＡＲＴ  ＰＯＳＩＴＩＯＮ信号が新たにアサートされ、その後にＳＹＮＣ信号がアサートされた場合にのみアサートされる。
【００５３】
図９は、図８の実施形態による画像スキャナ１００の処理を示す。図９に示す動作は、ＳＴＡＲＴ  ＰＯＳＩＴＩＯＮ信号のアサートを、最初の線の走査を行う直前ではなくて、各走査線の前に実行することを含む動作７０２が追加されたこと以外は、図７の動作と同じである。
【００５４】
上述した技術は、クロック周波数ディザリングを利用してＥＭＩの問題の解決を試みている。走査パスを繰り返し可能なディザリングサイクルに同期させることで、さらに、走査デバイスは、クロックディザリングにより生じうるすべての不一致を補償することができる。
【００５５】
様々な実施形態では、実行されると上述した処理が実行される命令を格納した記憶媒体を含む製品が提供されてよい。一実施形態では、記憶媒体は、一定の種類の持続性メモリ（不図示）を含む。様々な実施形態では、製品は、コンピュータ可読媒体（例えばソフトウェアまたはファームウェア）であってよい。
【００５６】
様々な処理を、請求されている主題の理解を最大限に助けるよう、複数の別箇の動作または処理として記載してきた。しかし、記載において一定の順序が示されていても、処理が一定の順序で実行されることが必須要件であるということを意味しているわけでは必ずしもない。特に、これら処理が、提示された順序で実行されなくてもよい。記載された処理は、記載された実施形態とは異なる順序で実行されてもよい。別の実施形態では、様々な別の処理を実行すること、記載された処理を省くこと、のうち片方または両方を行ってもよい。
【００５７】
この記載には、「一実施形態」「様々な実施形態」といった表現が利用されるが、これらはそれぞれ同じまたは異なる実施形態の１以上のことを示すものである。さらに、本開示の実施形態に関して利用される「備える」「含む」「有する」といった用語は、互いに同義語である。
【００５８】
ここで利用される「モジュール」という用語は、１以上のソフトウェアまたはファームウェアプログラム、組み合わせられた論理回路、および、その他の記載された機能を提供する適切なコンポーネントを実行する特定用途向け集積回路（ＡＳＩＣ）、電子回路、プロセッサ（共有、専用、またはグループ）、および、メモリ（共有、専用、またはグループ）のうち少なくとも１つのことであっても、その一部であっても、これらを含んでもよい。ここに記載した論理および機能は、これらコンポーネントいずれによってでも実装可能である。
【００５９】
ここでは実施形態を記載および図示してきたが、本開示の範囲を逸脱せずに、記載および図示された実施形態を、同じ目的を達成すると想定される幅広い様々な代替、均等実施形態または実装形態で置き換えることが可能である。本願は、ここに記載した実施形態のすべての変形例および代替例を含むことを意図している。従って、本開示の実施形態は、請求項およびその均等物によってのみ限定されることを意図する。
【図１】
2013546251.tif 000003
【図２】
2013546251.tif 000004
【図３】
2013546251.tif 000005
【図４】
2013546251.tif 000006
【図５】
2013546251.tif 000007
【図６】
2013546251.tif 000008
【図７】
2013546251.tif 000009
【図８】
2013546251.tif 000010
【図９】
2013546251.tif 000011
【国際調査報告】
2013546251.tif 000012
2013546251.tif 000013
2013546251.tif 000014