(57)【要約】【解決手段】  コンピュータシステムにおけるデータ転送インタフェースの電力消費を低減するための装置及び方法が開示される。１つの実施形態においては、第１のデバイスと第２のデバイスの間でのデータ転送インタフェースの電力消費を低減するための方法は、第１のデータと第２のデータの間のフリーインターバルを識別することと、フリーインターバルの間にデータ転送インタフェースを無効にすることと、フリーインターバルの終りにデータ転送インタフェースを有効にすることと、第２のデータを伝送することと、を含む。方法は、データ転送インタフェースが一時的に無効にされることになるのを第２のデバイスに通知するステップを含んでいてもよい。別の実施形態は、例えば、コンピュータシステムにおけるグラフィクス制御器デバイスとタイミング制御器デバイスの間でのディスプレイポート(DisplayPort)インタフェース等のインタフェースを介したディスプレイデータ（又はビデオフレーム）の転送を含む。【選択図】図２
2013508846.tif 000002
【特許請求の範囲】
【請求項１】
第１のデバイスと第２のデバイスの間でのデータ転送インタフェースの電力消費を低減する方法であって、
第１のデータと第２のデータの間に識別されるフリーインターバルの間に前記データ転送インタフェースを無効にすることと、
前記フリーインターバルの終りに前記データ転送インタフェースを有効にすることと、
前記第２のデータを伝送することと、を備える方法。
【請求項２】
前記データ転送インタフェースが一時的に無効にされることになるのを前記第２のデバイスに通知することを更に備える請求項１の方法。
【請求項３】
前記通知することは、
前記データ転送インタフェースを介して通知を前記第２のデバイスへ伝送することを備える請求項２の方法。
【請求項４】
前記第１のデータの前記終りを検出することと、
前記第１のデータが最後のデータでないことを検出することと、を更に備え、
前記最後のデータはデータストリームの終りを表示する請求項１の方法。
【請求項５】
前記無効にすることは、
前記データ転送インタフェースを電源オフすることを備える請求項１の方法。
【請求項６】
前記第１のデータ及び前記第２のデータはそれぞれ第１のビデオフレーム及び第２のビデオフレームに対応する請求項１の方法。
【請求項７】
前記第１のデバイスはグラフィクス制御器である請求項６の方法。
【請求項８】
前記有効にすることは、
前記データ転送インタフェースを電源オンすることと、
前記グラフィクス制御器内のエンコーダにおける起動シーケンスを再初期化することと、を備える請求項７の方法。
【請求項９】
前記第２のデバイスはタイミング制御器である請求項７の方法。
【請求項１０】
前記第１のデバイス及び前記第２のデバイスはそれぞれタイミング制御器及びディスプレイに対応する請求項１の方法。
【請求項１１】
電力消費を低減する方法であって、
インタフェースが一時的にシャットダウンされることになる表示をグラフィクス制御器から受信することと、
第１のビデオフレームをディスプレイしているディスプレイをフリーズさせることと、を備え、
前記フリーズさせることは前記表示に従っている方法。
【請求項１２】
前記ディスプレイにおいてディスプレイするための第２のビデオフレームを、前記インタフェースを介して受信することを更に備える請求項１１の方法。
【請求項１３】
前記第２のビデオフレームは前記インタフェースの有効化に対応するアクティべーション表示を表す請求項１２の方法。
【請求項１４】
前記表示を受信することは、
前記インタフェースを介してメッセージを受信することを含む請求項１１の方法。
【請求項１５】
前記フリーズさせることは、
先行するビデオフレームを再生成することと、
前記ディスプレイにおいて前記先行するビデオフレームをディスプレイすることと、を含む請求項１１の方法。
【請求項１６】
出力スタッタ制御モジュールを備えるグラフィクス制御器であって、
前記出力スタッタ制御モジュールは、
タイミング制御器に、前記グラフィクス制御器と前記タイミング制御器の間にあるインタフェースが一時的にシャットダウンされることになるのを通知し、
第１及び第２のビデオフレームの間に識別されるブランキングインターバルの間に前記インタフェースを無効にし、
前記ブランキングインターバルの終りに前記インタフェースを有効にするように構成されるグラフィクス制御器。
【請求項１７】
受信機出力スタッタ制御モジュールを備えるタイミング制御器であって、
前記受信機出力スタッタ制御モジュールは、
グラフィクス制御器から、前記グラフィクス制御器と前記タイミング制御器を結合するインタフェースが一時的にシャットダウンされることになる表示を受信し、
前記インタフェースを介して受信される第１のビデオフレームをディスプレイしているディスプレイをフリーズさせるように構成され、
前記フリーズさせることは前記表示に従っているタイミング制御器。
【請求項１８】
前記ディスプレイにおいてディスプレイするための第２のビデオフレームを、前記インタフェースを介して受信することを更に備え、
前記第２のビデオフレームは前記インタフェースの有効化に対応するアクティべーション表示を表す請求項１７の方法。
【請求項１９】
グラフィック制御器と、
タイミング制御器と、
前記グラフィック制御器及び前記タイミング制御器を結合するインタフェースと、
前記インタフェースに結合されると共に前記グラフィック制御器に結合される出力スタッタ制御モジュールと、を備えるディスプレイ装置であって、
前記出力スタッタ制御モジュールは、
前記インタフェースが一時的にシャットダウンされることになるのを前記タイミング制御器に通知し、
第１及び第２のビデオフレームの間に識別されるブランキングインターバルの間に前記インタフェースを無効にし、
前記ブランキングインターバルの終りに前記インタフェースを有効にするように構成されるディスプレイ装置。
【請求項２０】
前記インタフェースはディスプレイポートインタフェースである請求項１９のディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概してビデオディスプレイデバイスの電力消費を低減することに関する。
【背景技術】
【０００２】
例えばラップトップコンピュータは限られたバッテリ寿命を有しているので、そのようなデバイスで電力を節約することは特に重要である。ビデオのディスプレイは、ラップトップ等のデバイスにおいてかなりの量の電力を消費する。ビデオディスプレイデバイスの電力消費の程度は多くの要因による影響を受け、それらの要因は、ディスプレイサイズ、ディスプレイクロック速度、ディスプレイ解像度、輝度、バックライト式ディスプレイ等のディスプレイ強化、グラフィックプロセッサの種類、グラフィクスプロセッサとディスプレイの間の接続、等を含む。
【０００３】
ディスプレイデバイスに関連する利用可能なバッテリ電力を上手に利用する取り組みは、輝度、バックライト、ディスプレイクロック速度、ディスプレイに対する電力節約モード等を能動的に管理することを含む。しかし、そのような能動的管理の方策は、ユーザに対する資源の機能性及び／又は利用可能性を低減する可能性がある。
【０００４】
電力消費を低減し且つバッテリ寿命を延ばす別の技術は、グラフィクス処理デバイスとディスプレイデバイスの間でのインタフェースをより遅い速度に維持することである。しかし、格別な量のビデオデータがインタフェースを介して転送される場合、インタフェースを低速化することによって達成される電力の全体的な節約は、もしあったとしてもそれほど顕著ではないかもしれない。
【０００５】
一般的に、ビデオは複数のデバイスの間でフレームベースのフォーマットで転送される。たとえば、ビデオエンコーダがビデオのフレームをエンコードした後にそれを送信するであろう。ビデオディスプレイデバイスは、ひと揃いのフレームを受信してディスプレイし、その後に次のフレームからのデータがレンダリングされてディスプレイされる。種々の品質及び性能基準が満たされるように画面上でのフレームのディスプレイをレンダリングするための高度な技術がある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従って、ビデオデータストリームのフレーム毎の特質(frame-by-frame nature)を活用してビデオディスプレイデバイスの電力消費を低減する方法及びシステムが求められている。
【課題を解決するための手段】
【０００７】
コンピュータシステムにおけるデータ転送インタフェースの電力消費を低減するための装置及び方法が提示される。１つの実施形態においては、第１のデバイスと第２のデバイスの間でのデータ転送インタフェースの電力消費を低減するための方法は、第１のデータと第２のデータの間のフリーインターバルを識別することと、フリーインターバルの間にデータ転送インタフェースを無効にすることと、フリーインターバルの終りにデータ転送インタフェースを有効にすることと、第２のデータを伝送することと、を含む。方法は、データ転送インタフェースが一時的に無効にされることになるのを第２のデバイスに通知するステップを含んでいてもよい。
【０００８】
別の実施形態は、コンピュータシステムにおけるグラフィクス制御器デバイスとタイミング制御器デバイスの間でのディスプレイポート(DisplayPort)インタフェース等のインタフェースを介したディスプレイデータ（又はビデオフレーム）の転送を含む。フリーインターバルは、複数のビデオフレームの間のブランキングインターバル(blanking interval)であってよい。
【０００９】
別の実施形態においては、ディスプレイにおける電力消費を低減するためにタイミング制御器において用いられるための方法は、インタフェースが一時的にシャットダウンされることになる表示をグラフィクス制御器から受信することと、第１のビデオフレームをディスプレイしているディスプレイをフリーズさせることと、を含む。タイミング制御器において用いられるための方法は、ディスプレイにおいてディスプレイするための第２のビデオフレームを受信するステップを含んでいてもよい。第２のビデオフレームは、前もって無効にされたインタフェースの再有効化を表すアクティべーション表示であってよい。
【００１０】
別の実施形態に従うグラフィクス制御器装置は出力スタッタ(stutter)制御モジュールを含み、出力スタッタ制御モジュールは、第１及び第２のビデオフレームの間のブランキングインターバルを識別し、グラフィクス制御器とタイミング制御器の間のインタフェースが一時的にシャットダウンされることになるのをディスプレイ制御器に通知し、ブランキングインターバルの間にインタフェースを無効にし、ブランキングインターバルの終りにインタフェースを有効にするように構成される。
【００１１】
更に別の実施形態に従うタイミング制御器装置は受信機出力スタッタ制御モジュールを含み、受信機出力スタッタ制御モジュールは、インタフェースが一時的にシャットダウンされることになる表示をグラフィクス制御器から受信し、第１のビデオフレームをディスプレイしているディスプレイをフリーズさせるように構成される。受信機出力スタッタ制御モジュールは、ディスプレイにおいてディスプレイするための第２のビデオフレームを受信するように更に構成されていてよい。第２のビデオフレームは、前もって無効にされたインタフェースの再有効化に対応するアクティべーション表示であってよい。
【００１２】
本発明の更なる実施形態、特徴、及び利点の他、本発明の種々の実施形態の構成及び動作は、添付の図面を参照して以下に詳細に説明される。
【図面の簡単な説明】
【００１３】
出願書類に組み込まれ且つその一部をなす添付の図面は、本発明の実施形態を示し、そして上述の一般的な説明及び以下に示される実施形態の詳細な説明と共に、本発明の原理を説明するのに役立つ。
【００１４】
【図１】図１は本発明の実施形態に従うシステムを示す図である。
【００１５】
【図２】図２は本発明の実施形態に従うグラフィクス制御器デバイスを示す図である。
【００１６】
【図３】図３は本発明の実施形態に従うタイミング制御器デバイスを示す図である。
【００１７】
【図４】図４は本発明の実施形態に従うグラフィクス制御器デバイス内に実装されるプロセスにおけるステップを示すフローチャートである。
【００１８】
【図５】図５は本発明の実施形態に従うタイミング制御器デバイス内に実装されるプロセスにおけるステップを示すフローチャートである。
【発明を実施するための形態】
【００１９】
本発明の実施形態は、種々のディスプレイデバイスにおけるビデオのディスプレイにおいて相当の電力節約を可能にするであろう。本発明は特定の応用のための例示的な実施形態と共にここでは説明されるが、本発明はそれらに限定されないことが理解されるべきである。ここに提供される教示を利用可能な当業者であれば、その範囲内での追加的な修正、応用、及び実施形態、並びに本発明が顕著に有用であろう追加的な分野を理解するはずである。
【００２０】
本発明の実施形態は、グラフィクス制御器デバイスとディスプレイデバイスの間でインタフェースが動作させられる任意のコンピュータシステム又はコンピューティングデバイスにおいて用いられてよい。限定はしないが、例えば、実施形態は、ラップトップコンピュータ、パーソナルコンピュータ、又はディスプレイターミナルを伴う任意の他のコンピュータを含むコンピュータ、ゲームプラットフォーム、エンタテーメントプラットフォーム、パーソナルデジタルアシスタント、及び例えばフラットパネルテレビジョンディスプレイを含むビデオプラットフォーム、を含む。
【００２１】
背景技術の欄で言及されたように、ディスプレイデバイス（例えばラップトップディスプレイ）は、それ自身、コンピュータシステム等のシステムにおける相当な電力消費部分である。ラップトップコンピュータは、本発明の実施形態が最も有益であろう例である。ラップトップ等のデバイスの限定されたバッテリ電力能力は、電力を節約することができる技術の重要性を高め、従ってバッテリ寿命を延ばすことができる。本発明の実施形態が有利に実装され得る例示的なデバイスは、ラップトップコンピュータディスプレイ、オールインワンパーソナルコンピュータ、テレビジョンディスプレイ、及び埋め込まれたディスプレイポートインタフェースの応用、を含む。
【００２２】
本発明の実施形態は、グラフィクス制御器デバイスとタイミング制御器デバイスの間でのインタフェースを介したビデオデータのフレーム毎伝送(frame-by-frame transmission)を活用する。本発明の実施形態は、例えばタイミング制御器デバイスへのインタフェースを低速で動作させることによってバッテリ電力を節約する従来の方法に比べて相当な利益をもたらすことができる。例えば、グラフィクス制御器デバイスとタイミング制御器デバイスの間でのインタフェースを介して一定量のビデオデータ（例えば一定数のビデオフレーム）を伝送するに際して、インタフェースの動作速度を遅くすることは、消費される電力の総量を減らすことはないかもしれない。従来の方法とは対照的に、本発明の実施形態は、グラフィクス制御器デバイスとタイミング制御器デバイスの間のインタフェースがフレーム間のインターバルの期間に対して無効になるように、インタフェースを有効にし、また無効にすることができる。インタフェースのそのような能動制御により、当該周期的に生じるフレームインターバルの間におけるバッテリ電力の消費が、低減され又は除かれる。例えば１つの実施形態においては、インタフェースは、１つのフレームを転送する期間に対して最大転送速度で動作させられてよく、また２つのフレーム間のブランキングインターバル(blanking interval)の期間に対して完全にシャットダウンされてよい。
【００２３】
図１は本発明の実施形態に従うシステムである。システム１００は、グラフィクス制御器デバイス１０１、タイミング制御器デバイス１０２、及びディスプレイデバイス１０３を含む。グラフィクス制御器デバイス１０１はインタフェース１０４によりタイミング制御器デバイス１０２に結合される。タイミング制御器１０２はインタフェース１０５によりディスプレイデバイス１０３に結合される。
【００２４】
グラフィクス制御器デバイス１０１は、例えばコンピュータシステムにおける種々の他のハードウエア又はソフトウエアのコンポーネントに結合されてよい。グラフィクス制御器デバイス１０１は、コンピュータシステムのマザーボードにプラグイン接続される専用のグラフィクスカード、マザーボードにプラグイン接続される別のコンポーネントカードの一部、又はマザーボードと一体化された一部であってよい。例えばグラフィクス制御器デバイス１０１は周辺コンポーネントインタフェース(Peripheral Component Interface)（ＰＣＩ）バスにプラグイン接続されてよく、コンピュータシステムの中央プロセッサユニット（ＣＰＵ）はＰＣＩバスを介してコンピュータシステムの他のコンポーネントと接続する。外部ソース（図示せず）からのビデオの受信、ビデオの作成及び／又は編集は、グラフィクス制御器デバイス１０１内で行われてよい。グラフィクス制御器デバイス１０１内で作成され且つ／若しくは編集され又は他の方法で処理されたビデオは、次いでタイミング制御器デバイス１０２への伝送のためにフレーム化される。デバイス１０１の更なる詳細は図２に関して後で説明される。
【００２５】
グラフィクス制御器デバイス１０１とタイミング制御器１０２の間のインタフェース１０４は、データパスの他に制御信号のためのパスを含んでいてよい。１つの実施形態においては、インタフェース１０４は、例えばラップトップコンピュータのマザーボード内に含まれるグラフィクス制御器デバイス１０１と例えばラップトップのディスプレイ内に含まれるタイミング制御器デバイス１０２とを接続するリボンケーブルとして実装されてよい。リボンケーブルは多重のワイヤ対を含み、各ワイヤ対はレーン(lane)と称される。多くの実施形態において、各レーンは、グラフィクス制御器デバイス内の対応する出力ドライバとタイミング制御器デバイス内の受信機とを含む。インタフェース１０４は、限定はされないが、例えば、ディスプレイポート(DisplayPort)インタフェース規格、高詳細度マルチメディアインタフェース(High Definition Multimedia Interface)（ＨＤＭＩ）規格、デジタルビジュアルインタフェース(Digital Visual Interface)（ＤＶＩ）、ビデオグラフィクスアレイ(Video Graphics Array)（ＶＧＡ）又はその変形、及び低電圧差動シグナリング(Low Voltage Differential Signaling)（ＬＶＤＳ）等の１つ以上のインタフェース規格をサポートしてよい。１つの実施形態においては、インタフェース１０４はディスプレイポートインタフェース規格をサポートするリボンケーブルである。ディスプレイポートは、それより古いインタフェース規格における多くの制限を克服するために設計されている業界標準インタフェースである。
【００２６】
インタフェース１０４を介して伝送されるデータは、各画素のための赤緑青（ＲＧＢ）色サンプルデータ等の画素データを含み得る。インタフェース１０４を介して伝送される制御情報は、例えば水平同期信号、垂直同期信号、及びデータイネーブル信号、等のタイミング同期信号を含み得る。
【００２７】
タイミング制御器デバイス１０２は、ビデオフレームを受信すると共に受信したビデオフレームをディスプレイデバイス１０３上でのディスプレイのために処理するハードウエアモジュール及びソフトウエアモジュールを含む。タイミング制御器１０２は、例えば、各フレーム又はその各コンポーネントをディスプレイ１０３上でディスプレイする機能を含む。例えばタイミング制御器１０２は、ディスプレイ１０３のＬＣＤ上でビデオフレームの各々をディスプレイするために必要なデータ信号及びゲート制御信号を生成することができる。タイミング制御器デバイス１０２の更なる詳細は、図３に関して後で説明される。
【００２８】
ディスプレイ１０３は、陰極線管（ＣＲＴ）又はフラットパネルディスプレイ等の任意のディスプレイデバイス又は画面であってよい。フラットパネルディスプレイは多くの形態で提供されており、例としては、液晶ディスプレイ（ＬＣＤ）、エレクトロルミネセントディスプレイ（ＥＬＤ）、及びアクティブマトリクス薄膜トランジスタディスプレイ（ＴＦＴ）がある。例えばラップトップコンピュータ等のコンピュータシステムにおいては、ディスプレイは概してフラットパネルディスプレイである。ディスプレイ１０３は、インタフェース１０５を介して、ディスプレイされるべきデータ、更新されるべきディスプレイデバイス上の位置の他、任意のタイミング情報を受信することができる。
【００２９】
図２は本発明の実施形態に従うグラフィクス制御器デバイス１０１の更なる詳細を示している。グラフィクス制御器デバイス１０１は、制御器２０１、フレームバッファ２０２、ディスプレイパイプライン２０３、エンコーダ２０４、タイミング発生器２０５、出力スタッタ(stutter)制御デバイス２０６、及び出力ドライバ２０７を含む。制御器２０１は、中央プロセッサユニット（ＣＰＵ）又はグラフィクスプロセッサユニット（ＧＰＵ）を含む任意のプロセッサであってよい。制御器２０１は、グラフィクス制御器デバイス１０１内の複数のデバイスの動作を制御する。例えば制御器２０１は、ディスプレイパイプライン２０３、エンコーダ２０４、タイミング発生器２０５、出力スタッタ制御デバイス２０６、及び出力ドライバ２０７のうちの１つ以上を実装する論理命令を実行することができる。他の実施形態においては、グラフィクス制御器デバイス１０１内に別個の制御器２０１がないことがあり、そしてグラフィクス制御器デバイス１０１内の複数のデバイスは、グラフィクス制御器デバイス１０１を含むコンピュータシステムの１つ以上のコンポーネントを制御する中央プロセッサユニット（ＣＰＵ）によって制御されてよい。デバイス２０３〜２０７の論理命令は、ソフトウエア、ハードウエア、又はそれらの組み合わせにおいて実装され得る。例えば１つの実施形態においては、１つ以上のデバイス２０３〜２０７の論理命令は、Ｃ、Ｃ＋＋、又はアセンブリ(Assembly)等のプログラミング言語において指定され得る。別の実施形態においては、１つ以上のデバイス２０３〜２０７の論理命令は、ここに説明される本発明の態様を具現化するハードウエアデバイスを作り出すためのマスクワーク／フォトマスクの生成を通して製造プロセスを最終的に構成することを可能にするベリログ(Verilig)、ＲＴＬ、及びネットリスツ(netlists)等のハードウエア記述言語において指定され得る。
【００３０】
フレームバッファ２０２は、１つ以上のメモリデバイス、例えばダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスを含む。フレームバッファ２０２は、ディスプレイパイプライン２０３及びエンコーダ２０４内での処理を含む処理が進行中に、ビデオデータをメモリ内に保持するために用いられる。フレームバッファ２０２又は他のメモリデバイス（図示せず）は、それぞれのフレームが出力ドライバ２０７の外へ送信されるまで、ビデオデータのビデオフレームへのエンコーディングの前後でビデオデータを保持するために用いられる。フレームバッファ２０２は、実際にディスプレイ１０３へと出力される任意のデータを保持してよい。
【００３１】
ディスプレイパイプライン２０３は、ビデオデータコンテンツを処理する機能を含む。例えばＭＰＥＧ２フォーマットで入ってくるビデオは、ディスプレイパイプライン２０３において、ローカルラスタースキャンディスプレイ(local raster scan display)に適するように、デコードされ、再フォーマットされ、そして再フレーム化される。ディスプレイパイプライン２０３は、ビデオフレームのストリームを出力として生成してよい。例えばディスプレイされるべき画素データは、ラスタースキャンの形態でディスプレイパイプライン２０３から出力されてよく、即ちディスプレイのライン毎(line-by-line)、左から右(left-to-right)、及び上から下(top-to-bottom)で出力されてよい。ビデオフレームのストリームは次いで、エンコーダ２０４を通過してよい。エンコーダ２０４は、予め定められたエンコーディング及び／又は圧縮の規格に従ってビデオフレームのストリームをエンコードしてよい。例えばエンコーダ２０４は、ディスプレイパイプラインから出力されるデータのストリームを、インタフェース１０４及び／又はディスプレイ１０３によって必要とされる移送及びディスプレイのフォーマットにエンコードしてよい。エンコーダ２０４は、カスタマイズされたフォーマットに従って、又はディスプレイポート、埋め込まれたディスプレイポート、ＤＶＩ、ＬＶＤＳ、又はＨＤＭＩ等の規格に従って、データをエンコードしてよい。幾つかの実施形態においては、エンコーダ２０４は、動画専門家集団バージョン２(Motion Picture Experts Group version 2)（ＭＰＥＧ２）ビデオ圧縮規格に従ってビデオフレームをエンコードしてよい。幾つかの実施形態においては、エンコーダ２０４はディスプレイパイプライン２０３内に一体化されていてよく、この場合、ディスプレイパイプライン２０３からの出力は、エンコードされたフレームのストリームであってよい。ディスプレイパイプライン２０３の動作の速度は、ディスプレイされる画像の品質における主な要因である。例えば、各フレームも複雑なグラフィクスを含む高速なゲーム又は特定のビデオ場面において生成されるような複雑なグラフィクスは、ディスプレイパイプラインがフレームを極めて速い速度で処理することを必要とする場合がある。ディスプレイパイプライン２０３の動作の速度は、画素処理速度を調節し且つディスプレイパイプライン２０３とフレームバッファ２０２の間のインタフェースの動作の速度を調節する１つ以上のクロックを用いて、制御プロセッサ２０１によって制御され得る。
【００３２】
タイミング発生器デバイス２０５は、エンコーダ２０４から出力されるビデオフレームの他、ディスプレイパイプライン２０３からの他の制御情報を受信する。制御情報は、フレームインターバル、フレーム長、等のフレーミング情報を含んでいてよい。タイミング発生器２０５は、予め設定された又は動的に設定可能ないずれかのフレーム間インターバル（即ちブランキングインターバル）を含むタイミングを生成する。例えばタイミング発生器２０５は、このデバイス２０５から外へと送信されるフレームのストリームにおける任意の２つのビデオフレームの間のフレーム間インターバルが一定になることを確実にすることができる。タイミング発生器２０５はまた、各フレームのための水平同期信号及び垂直同期信号を含む制御信号を生成することができる。
【００３３】
タイミング発生器２０５からのデータ及び制御情報は、出力スタッタ制御デバイス２０６を通して処理された後、出力ドライバデバイス２０７に到達する。幾つかの実施形態においては、ビデオデータは出力ドライバデバイス２０７によって直接受信されてよい一方で、制御情報は出力スタッタ制御デバイス２０６を通過してよい。
【００３４】
出力スタッタ制御デバイス２０６は、インタフェース１０４を有効にする機能及び無効にする機能を含む。例えば、現在送信されているフレームの終りに先立つ予め定められた時間周期に際して、出力スタッタ制御デバイス２０６はインタフェース１０４を無効にすることを決定し、そしてそのフレームの送信が完了すると、通知メッセージがタイミング制御器デバイス１０２へと伝送されて、その後にインタフェース１０４が無効にされる。次いで出力スタッタ制御デバイス２０６は、次のフレームを送信するのに間に合うようにインタフェース１０４を再有効化する。出力スタッタ制御デバイス２０６は、タイミング発生器２０５、別個のタイミングソースのいずれかから受信されるクロック等のタイミング情報、又は受信したフレームに基づくタイミング情報を用いて、インタフェース１０４を再有効化してよい。例えば出力スタッタ制御モジュール２０６は、タイミング発生器２０５によって維持されるフレームカウンタをモニタリングすることによって、フレームの開始を検出することができる。１つの実施形態においては、インタフェース１０４を有効化及び無効化することは、出力ドライバ２０７をそれぞれ有効化及び無効化することを含む。
【００３５】
幾つかの実施形態においては、出力スタッタ制御デバイス２０６は、例えばディスプレイパイプライン２０３とフレームバッファ２０２の間のメモリインタフェース等の他の電力消費要素を無効にすることもできる。出力スタッタ制御デバイス２０６における回路は、ブランキングインターバルの期間の一部又は全部のどちらに対してメモリインタフェースが無効にされ得るのかを決定してよい。本発明の多くの実施形態においては、電力消費を低減するスキームの有効性は、ある量のビデオコンテンツを転送するための総時間とインタフェースがこの開示の教示に従い無効にされ得る時間との間の比が増大させられるのに従って大きくなる。例えばこの比は、フレームが転送されているときに全てのレーン上での最大転送速度でインタフェースを動作させることによって増大させられ得る。
【００３６】
出力ドライバ２０７は、インタフェース１０４を介してフレームを送信する機能を含む。出力ドライバ２０７はまた、インタフェース１０４を介して、必要な全ての制御信号を送信する機能を含む。ある実施形態においては、出力ドライバ２０７は差動送信機を含み得る。例えば１つの実施形態においては、出力ドライバ２０７は、低電圧差動シグナリングインタフェース規格（ＬＶＤＳ）を用いてインタフェース１０４を介してビデオフレーム及び制御情報を送信するのに必要な機能を含む。対応する正信号及び負信号の差動(differentiation)に依存するデータ伝送が、電圧変動を用いるデータ伝送と比較して低い電圧で達成され得るという理由で、一般に差動送信機は、より少ない電力を消費する。
【００３７】
図３は本発明の実施形態に従うタイミング制御器デバイス１０２のコンポーネントを示している。タイミング制御器デバイス１０２は、プロセッサ又は制御器３０１、受信機３０２、デコーダ３０３、フレームバッファ３０４、エンコーダ３０５、タイミングデバイス３０６、出力ドライバデバイス３０７、及び受信機出力スタッタ制御モジュール３０８を含むことができる。制御器３０１は、制御器２０１と同一又は類似のデバイスを含んでいてよく、あるいは制御器２０１とは異なる種類のプロセッサを含んでいてよい。制御器３０１の機能は、デバイス３０２〜３０７の１つ以上を実装する論理命令の実行を含む。
【００３８】
受信機３０２は、インタフェース１０４に結合されて、グラフィクス制御器デバイス１０１の出力ドライバ２０７からのビデオデータ及び制御信号を受信する。１つの実施形態においては、インタフェース１０４を介してビデオ及び制御情報を伝送するためにＬＶＤＳ規格を用いて出力ドライバ２０７が構成されている場合、受信機３０２は、ＬＶＤＳ規格に従ってインタフェース１０４からのビデオフレーム及び制御情報を受信するように構成される。受信される制御情報は、タイミング同期信号、例えば水平同期信号、垂直同期信号、及びデータイネーブル信号等を含むことができる。本発明の幾つかの実施形態において例えば出力ドライバ２０７が差動送信機を含む実施形態では、受信機３０２は差動受信機であってよい。
【００３９】
受信機出力スタッタ制御デバイス３０８は、直接的に又は受信機３０２を介してインタフェース１０４に結合されて、特に、グラフィクス制御器デバイス１０１によって送られるインタフェース制御メッセージを受信すると共にこれに応答する。例えば受信機出力スタッタ制御デバイス３０８は、インタフェース１０４がまさに一時的にシャットダウンされようとしていることを表示するメッセージを、インタフェース１０４を介して受信してよい。このメッセージを受信すると、受信機出力スタッタ制御デバイス３０８は、入ってくるデータのその後の不在を一時的なものと判別することができ（ビデオストリームが完了又は停止した場合におけるインタフェース１０４を介したデータの不在とは対照的に）、またタイミング制御器デバイス１０２において適切なアクションを開始することができる。例えば１つの実施形態においては、受信機出力スタッタ制御デバイス３０８は、エンコーダ３０５及びタイミングデバイス３０６をトリガーして、ディスプレイをフリーズさせる(freeze)ための、即ちディスプレイ上で現在ディスプレイされている画像を維持するための命令をディスプレイデバイス１０３に対して生成することができる。幾つかの実施形態においては、ディスプレイデバイス１０３は、フレームバッファ３０４から最後に送信されたフレームのデータを再送信することによって、現在ディスプレイされている画像をフリーズさせるように指示されてよい。他の実施形態においては、例えば延長された時間インターバルを伴うデータイネーブル信号、等の制御信号が、ディスプレイデバイス１０３へ送られてよい。
【００４０】
受信されたビデオフレーム及び制御情報は、次いでデコーダデバイス３０３に入力される。デコーダ３０３はエンコードされたフレームをデコードし、例えばグラフィクス制御器デバイス１０１においてＭＰＥＧ２フォーマットでエンコードされたフレームがデコーダ３０３においてデコードされ得る。デコーダ３０３は、限定はされないが例えばＤＲＡＭを含む任意の種類のメモリバッファであってよいフレームバッファ３０４を用いて動作することができる。例えば、デコードされるべきフレーム及びデコードされたフレームは、フレームバッファ３０４内に保持されてよい。デコーダ３０３は、デコードされたビデオデータに任意の種類の処理を行う追加的な機能を含んでいてもよい。
【００４１】
ビデオフレームは次いでエンコーダデバイス３０５によってエンコードされてよい。例えばエンコーディングの結果、各ビデオフレームは水平画素行として及び垂直画素列として別々にエンコードされてよい。エンコーダ３０５においてなされるエンコーディングの形態は、ディスプレイ１０３及び／又はインタフェース１０５の特性に特有のものであり得る。
【００４２】
エンコードされたデータは、次いで出力ドライバ３０７によって処理されて、インタフェース１０５を介してディスプレイ１０３へ伝送される。エンコードされたデータ及びそのデータのディスプレイ１０３上でのディスプレイに対応するタイミングは、タイミングデバイス３０６によって生成されてよい。ビデオデータ及び任意の制御情報は、次いでインタフェース１０５を介してディスプレイ１０３へ伝送される。
【００４３】
図４はグラフィクス制御器デバイス１０１において実行される本発明の１つの実施形態に従う処理ステップのフローチャートである。ステップ４１０では、例えば出力スタッタ制御デバイス２０６等のデバイスが、あるフレームの送信が完了したことを検出する。ステップ４１０では、そのフレームの最後のビットがグラフィクス制御器デバイス１０１の出力ドライバ２０７から外にいつ送信されるかに基づいて、そのフレームの送信の終りが検出されてよい。
【００４４】
ステップ４２０では、グラフィクス制御器デバイス１０１内のデバイス、例えば出力スタッタ制御デバイス２０６は、インタフェース１０４が無効にされつつあることをタイミング制御器デバイス１０２に通知するのを目的としているメッセージを送信する。メッセージは、制御信号又はデータパケットとして実装されていてよい。メッセージを短い制御信号として実装することは、効率性を理由として望ましいであろう。その一方で、本発明の実施形態は、無効化通知の他に、無効化していることが予想される時間及びインタフェースが無効化されることになる期間、等の追加的な情報を含む制御信号及び／又はデータパケットとして実装されるメッセージを含んでいてもよい。本発明の実施形態は、埋め込まれたディスプレイポート及び外部のディスプレイポートのインタフェース規格のビルトインコマンドインタフェース、トレーニングシーケンス、及びビデオストリームインジケータを用いてよい。
【００４５】
ステップ４３０では、グラフィクス制御器デバイス１０１からタイミング制御器デバイス１０２へビデオデータ及び制御メッセージを伝送するインタフェース、例えばインタフェース１０４が無効にされる。インタフェース１０４を無効にすることは、例えば出力スタッタ制御デバイス２０６によって開始され得る。本発明の多くの実施形態において、インタフェース１０４の無効化は、そのインタフェースが再有効化されるまでそのインタフェースに電力を消費させない。本発明の幾つかの実施形態は、ステップ４３０におけるインタフェース１０４の無効化がインタフェース１０４に低電力モードへ移行することをさせるモードを含み、低電力モードにおいては、通常動作モードと比べて相当少ない電力が消費される。例えば低電力モードにおいては、インタフェース１０４のリボンケーブル内の最小数のレーンのみが有効にされてよい。
【００４６】
ステップ４４０では、再有効化時刻、即ちグラフィクス制御器デバイス１０１からタイミング制御器デバイス１０２へビデオデータ及び制御メッセージが伝送される無効にされているインタフェース、例えばインタフェース１０４を再有効化すべき時刻が決定される。例えば出力スタッタ制御デバイス２０６は、既知の且つ／又は固定のフレームインターバル及び先行するフレームの終りに基づいて、再有効化時刻を決定してよい。別の実施形態においては、タイミング発生器２０５が出力スタッタ制御デバイス２０６におけるイベントをトリガーして、再有効化時刻を表示してよい。
【００４７】
ステップ４５０では、グラフィクス制御器デバイス１０１からタイミング制御器デバイス１０２へビデオデータ及び制御メッセージが伝送されるインタフェース、例えばインタフェース１０４が再有効化される。インタフェース１０４の再有効化は、出力ドライバ２０７の外へのデータ送信を再開することを含むことができる。幾つかの実施形態においては、インタフェース１０４を再有効化することは、例えばディスプレイパイプライン２０３及びエンコーダ２０４等の他のコンポーネントをトリガーしてビデオ処理を再開することを含み得る。また幾つかの実施形態においては、インタフェース１０４の再有効化は、インタフェース１０４が事前に電源オフにされていたか又はインタフェース１０４が低電力モードに移行させられていた場合に、インタフェース１０４を電源オンにすることを含んでいてよい。
【００４８】
ステップ４６０では、インタフェース１０４が再有効化されることに続いて、ビデオの次のフレームが、インタフェース１０４を介して出力ドライバデバイス２０７によって伝送される。一般に、第１のフレームの伝送の終りと第２のフレームの伝送の開始の間に経過する総時間は、一定の且つ／又は既知のフレームインターバルとして維持される。本発明の実施形態に従って例えばインタフェースを無効にしまた再有効化するのに必要な全ての処理は、フレームインターバル内で行われる。
【００４９】
図５は本発明の実施形態に従うタイミング制御器デバイス１０２において生じる処理ステップのフローチャートである。ステップ５１０では、インタフェース１０４が一時的に無効にされることになるのを表示するメッセージが、グラフィクス制御器デバイス１０１から受信される。本発明の実施形態は、この通知を多くの方法の１つにおいて実装することができる。１つの実施形態においては、インタフェース１０４内の独立した信号線が用いられてよい。別の実施形態においては、特定のメッセージ構造が用いられ得る。他の実施形態においては、インタフェースの無効化を表示しているメッセージは、インタフェースが無効化されたままになると予想されるインターバルを含む他の情報を有することもでき、その結果、タイミング制御器デバイス１０２は、その処理のために利用可能な更なる情報を有することになる。表示の特定の構造は、グラフィクス制御器デバイス１０１とタイミング制御器デバイス１０２の間で一致するインタフェース規格に従って変わるであろう。
【００５０】
ステップ５２０では、タイミング制御器デバイス１０２がデータ待機モードへと移行し、そしてステップ５３０では、ディスプレイされている画像がディスプレイ上で維持される。データ待機モードにおいては、タイミング制御器デバイス１０２及びそのコンポーネントは、次のフレームが受信されるまで、ディスプレイされている画像を維持するように動作してよい。タイミング制御器デバイス１０２は、インタフェース１０４が無効にされているインターバルの間、ディスプレイリフレッシュ速度、ディスプレイクロック速度、又は同一フレームのそれぞれのディスプレイ部分を調節する必要があるかもしれない。
【００５１】
ステップ５４０では、タイミング制御器デバイス１０２が新たなビデオフレームの受信を検出する。例えばグラフィクス制御器デバイス１０１は、フレームインターバルの経過の後に新たなフレームを送信していたであろう。新たなフレームがタイミング制御器デバイス１０２で受信されると、タイミング制御器デバイスのコンポーネントは通常アクティブモードに移行する。通常アクティブモードへの移行はステップ５５０において生じてよい。
【００５２】
次いでステップ５６０では、新たなフレームがディスプレイのために処理される。タイミング制御器デバイス１０２における処理は、受信されたビデオフレームをデコードすることと、出力ドライバデバイス３０７を介してラスタースキャンデータ出力することによってデータのディスプレイを駆動することと、を含み得る。例えばデコードされたビデオデータは、ＬＣＤディスプレイの列及び行のディスプレイドライバを別々に駆動するために、出力ドライバデバイス３０７において用いられてよい。
【００５３】
他の実施形態においては、デコードされたビデオデータは、ディスプレイの種類に応じて、データが出力ドライバ３０７から出力される前に、再エンコードされてよく、またタイミング回復処理を受けてよい。例えば、ディスプレイデバイスがそれ自身の処理能力を伴ってそのような再エンコーディング及び／又はタイミング回復を必要とするかもしれない。再エンコーディングは、圧縮された又は非圧縮のビデオエンコーディングフォーマットへのビデオデータのエンコーディングを含んでいてよい。例えばエンコーダ３０５は、フレームバッファ３０４内のビデオデータを用いて再エンコーディングを行ってよい。タイミング回復は、受信機３０２及び／又はデコーダ３０３で受信されるデータに基づいてタイミングデバイス３０６によって行われてよい。
【００５４】
幾つかの実施形態においては、タイミング制御器デバイス１０２は、予め定められたエラー条件が検出される場合にリセット又は回復処理をトリガーすることになる保護回路（図示せず）を含んでいてもよい。例えば、処理５００のステップ５２０においてタイミング制御器デバイス１０２がデータ待機状態に移行した後に、フレームインターバルに基づいて設定され得る予め定められた時間周期内に新たなフレームが受信されなければ、保護回路は、エラー条件が生じたと判断すると共にタイミング制御器デバイス１０２をリセットすることになる。幾つかの実施形態においては、保護回路は、グラフィクス制御器デバイス１０１からフレームが受信されない場合に、予め設定された時間インターバルに対してダミーフレームを生成してよい。システム１００の他のコンポーネントに対しても同様の保護メカニズムが利用可能であってよい。
【００５５】
別の実施形態においては、本発明は、タイミング制御器デバイスとディスプレイデバイスの間のインタフェース上に実装されてよい。例えば本発明の実施形態は、タイミング制御器デバイス１０２とディスプレイデバイス１０３の間のインタフェース１０５の電力消費を低減するために用いられてよい。動作の原理は、インタフェース１０４に関して上述したものと同様であってよい。具体的には、タイミング制御器デバイスの出力ドライバ３０７に出力スタッタ制御デバイスが結合されることになり、また対応する受信機制御デバイスがディスプレイデバイスの受信機に結合されることになる。インタフェース１０５を有効にしまた無効にする場合、タイミング制御器デバイス１０２の出力ドライバ３０７に結合される出力スタッタ制御デバイスが、出力スタッタ制御デバイス２０６と同様に機能してよい。インタフェース１０５の有効化及び無効化に応答して、ディスプレイデバイス１０３の受信機制御デバイスは、受信機出力スタッタ制御デバイス３０８と同様に機能してよい。
【００５６】
上述の説明においては、１つ以上のディスプレイデバイスに関して本発明の実施形態が説明されてきた。当業者であれば、ここでの教示が、電源オン及び電源オフされ得るインタフェースを介してデータが１つのデバイスから別のデバイスへと伝送される多くの他のデバイスに適用され得ることも認識するはずである。本発明の実施形態が実施され得る他のデバイスは、例えば、オーディオデータ又はマルチメディアデータがインタフェースを介して転送されるオーディオデバイス又はマルチメディアデバイスを含む。上述したように、本発明の実施形態は、例えばバッテリ動作のデバイスのような電力制約環境において特に有利である。しかし、長期間にわたり電源オンのままである交流電源のデバイスにおいても、本発明の実施形態を用いて顕著な電力節約が実現されるであろう。例えば本発明の実施形態は、テレビジョンデコーダとテレビジョンディスプレイの間のＨＤＭＩインタフェースによる消費電力を低減するために実装されてよい。
【００５７】
概要及び要約の欄は、発明者によって検討された本発明の１つ以上のしかし全部ではない例示的な実施形態を説明することができ、従って本発明及び添付の特許請求の範囲を限定することが意図されているわけではけっしてない。
【００５８】
特定の機能の実装及びそれらの関係性を示す機能構築ブロックを補助として、本発明が上述のように説明されてきた。これらの機能構築ブロックの境界は、説明の便宜上ここでは適宜画定されてきた。特定の機能及びそれらの関係性が適切に実行される限りにおいて、代替的な境界が画定されてよい。
【００５９】
特定の実施形態の上述した説明は、本発明の一般的性質を十分に明らかにするであろうから、他者は、当業者の知識を適用することによって、過度の実験を必要とせず、本発明の一般的概念から逸脱することなく、そのような特定の実施形態を容易に修正し且つ／又は種々の応用に適用することができる。従って、そのような適用及び修正は、ここに提示されている教示及び指針に基いて、開示されている実施形態と均等なものの意味及び範囲の範疇にあることが意図されている。ここでの用語等は、本出願書類の用語等が教示及び指針の下で当業者によって解釈されるべきであるという点において、説明を目的としたものであって限定を目的としていないことが理解されるべきである。
【００６０】
本発明の広さ及び範囲は、上述したいかなる例示的な実施形態によっても限定されるべきではなく、以下の特許請求の範囲及びそれらと均等なものに従ってのみ画定されるべきである。
【図１】
2013508846.tif 000003
【図２】
2013508846.tif 000004
【図３】
2013508846.tif 000005
【図４】
2013508846.tif 000006
【図５】
2013508846.tif 000007
【国際調査報告】
2013508846.tif 000008
2013508846.tif 000009
2013508846.tif 000010
2013508846.tif 000011