(57)【要約】【課題】  集積ＭＥＭＳスイッチ、設計構造体、及びそうしたスイッチの製造方法を提供する。【解決手段】  本方法は、犠牲材料（３６）の少なくとも１つのタブ（３２ａ）を、犠牲材料内に埋め込まれたスイッチング・デバイス（３４）の側部に形成することを含む。本方法は、スイッチング・デバイスの側部にある少なくとも１つのタブの上に形成された少なくとも１つの開口部（４０）を通って犠牲材料を剥離することと、少なくとも１つの開口部をキャッピング材料（４２）で密封することとをさらに含む。【選択図】      図９
2013503446.tif 000002
【特許請求の範囲】
【請求項１】
構造体を製造する方法であって、
犠牲材料の少なくとも１つのタブを、前記犠牲材料内に埋め込まれたスイッチング・デバイスの側部に形成することと、
前記スイッチング・デバイス及び前記少なくとも１つのタブの上にキャップ層を堆積させることと、
前記スイッチング・デバイスの前記側部にある前記少なくとも１つのタブ上の前記キャップ層内に形成された少なくとも１つの開口部を通って前記犠牲材料を剥離することと、
前記少なくとも１つの開口部を付加的な材料で密封することと、
を含む方法。
【請求項２】
前記少なくとも１つのタブの前記犠牲材料は、前記スイッチング・デバイスの上部構造体を形成するカンチレバー梁の下面とほぼ同じレベルに堆積される、請求項１に記載の方法。
【請求項３】
前記少なくとも１つのタブを形成する前記犠牲材料は、前記スイッチング・デバイスの上部構造体を形成するカンチレバー梁の下面より低いレベルに堆積される、請求項１に記載の方法。
【請求項４】
前記少なくとも１つの開口部は、前記少なくとも１つのタブの上に完全に位置合せされる、請求項１に記載の方法。
【請求項５】
前記少なくとも１つの開口部は、前記少なくとも１つのタブに対してオフセットされる、請求項１に記載の方法。
【請求項６】
前記少なくとも１つの開口部は、前記少なくとも１つのタブの側部に形成される、請求項１に記載の方法。
【請求項７】
前記犠牲材料はシリコンであり、前記剥離することは、ＸｅＦ２ガスを用いて行われる、請求項１に記載の方法。
【請求項８】
前記犠牲材料はＰＭＧＩであり、前記剥離することは、Ｎ−メチル−２−ピロリジン（ＮＭＰ）及び／又はジメチルスルホキシド（ＤＭＳＯ）ベースの除去剤を用いて行われる、請求項１に記載の方法。
【請求項９】
前記少なくとも１つのタブを形成する前記犠牲材料は、前記スイッチング・デバイスの底部に埋め込まれる前記犠牲材料を堆積させるのと同時に堆積される、請求項１に記載の方法。
【請求項１０】
前記少なくとも１つのタブを形成する前記犠牲材料は、前記スイッチング・デバイスの上部に埋め込まれる前記犠牲材料を堆積させるのと同時に堆積される、請求項１に記載の方法。
【請求項１１】
前記少なくとも１つの開口部を付加的な材料で密封することは、前記スイッチング・デバイスの一部分を形成するカンチレバー梁の材料のばらつきをなくす、請求項１に記載の方法。
【請求項１２】
前記キャップ層及び前記付加的な層は誘電体材料である、請求項１に記載の方法。
【請求項１３】
ＭＥＭＳスイッチを製造する方法であって、
ビアによって接続され、犠牲材料で一時的に充填される下部及び上部キャビティ内にＭＥＭＳ構造体を形成することと、
前記下部及び上部キャビティの部分、並びに、前記ＭＥＭＳ構造体の上を囲む誘電体層を形成することと、
前記下部キャビティの上の前記ＭＥＭＳ構造体の側部の前記誘電体層内に通気孔を開口することと、
ドライ又はウェット・エッチング剤を用いて、前記犠牲材料を剥離し、前記ＭＥＭＳ構造体の周りにボイドを形成することと、
前記通気孔をキャッピング材料で密封することと、
を含む方法。
【請求項１４】
前記ＭＥＭＳ構造体の側部に、前記犠牲材料から形成された少なくとも１つのタブを形成することと、
前記少なくとも１つのタブの上に前記キャッピング層を形成することと、
をさらに含み、
前記通気孔は、前記少なくとも１つのタブの上の前記キャッピング層内にある、請求項１３に記載の方法。
【請求項１５】
前記犠牲材料の下部層は、前記ＭＥＭＳ構造体のコンタクト電極及び強制電極を埋め込み、同時に、前記少なくとも１つのタブを形成する、請求項１４に記載の方法。
【請求項１６】
前記コンタクト電極及び前記強制電極を埋め込む前記犠牲材料の前記下部層は、前記少なくとも１つのタブとは異なるときに形成される、請求項１５に記載の方法。
【請求項１７】
前記通気孔は、前記少なくとも１つのタブの上に完全に位置合わせされる、前記少なくとも１つのタブに対してオフセットされる、及び前記少なくとも１つのタブの側部に形成される、のうちの１つである、請求項１４に記載の方法。
【請求項１８】
前記犠牲材料はシリコンであり、前記剥離することはＸｅＦ２ガスを用いて行われる、及び、前記犠牲材料はＰＭＧＩであり、前記剥離することはＮ−メチル−２−ピロリジン（ＮＭＰ）及び／又はジメチルスルホキシド（ＤＭＳＯ）ベースの除去剤を用いて行われる、のうちの一方である、請求項１４に記載の方法。
【請求項１９】
構造体を形成する方法であって、
ウェット・エッチング・プロセスを行って、ドーム構造体内に形成された能動デバイスの下部及び上部に埋め込まれた犠牲材料を剥離することと、
ドライ・エッチング・プロセスを行って、前記能動デバイスの下部金属層上に堆積された薄い犠牲層を剥離することと、
を含む方法。
【請求項２０】
前記下部金属層上に堆積された前記犠牲層は、犠牲シリコン層又はポリアリーレンエーテルである、請求項１９に記載の方法。
【請求項２１】
下部強制電極及び前記下部強制電極から離れた下部コンタクト電極と、
前記下部強制電極及び前記下部コンタクト電極の上に配置されたカンチレバー梁と、
前記下部強制電極、前記下部コンタクト電極、及び前記カンチレバー梁を密封するキャッピング層であって、前記下部強制電極及び前記カンチレバー梁の端部から離れて前記下部コンタクト電極の側部に配置されたキャッピング層と、
を含むＭＥＭＳ構造体。
【請求項２２】
前記カンチレバー梁には、前記キャッピング層を密封するのに用いられる密封材料の材料ばらつきによる応力がない、請求項２１に記載の構造体。
【請求項２３】
集積回路を設計し、製造し、又は試験するための、機械可読媒体内に具体化された設計構造体であって、前記設計構造体は、
犠牲材料の少なくとも１つのタブを、前記犠牲材料内に埋め込まれたスイッチング・デバイスの側部上に形成することと、
前記スイッチング・デバイスの前記側部上にある前記少なくとも１つのタブ上に形成された少なくとも１つの開口部を通って前記犠牲材料を剥離することと、
前記少なくとも１つの開口部をキャッピング材料で密封することと、
を含む設計構造体。
【請求項２４】
前記設計構造体はネットリストを含み、かつ、プログラマブル・ゲート・アレイ内にある、請求項２３に記載の設計構造体。
【請求項２５】
前記設計構造体は、集積回路のレイアウト・データの交換のために用いられるデータ形式で記憶媒体上にある、請求項２３に記載の設計構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路スイッチ及び製造方法に関し、より具体的には、集積ＭＥＭＳスイッチ、設計構造体、及びそうしたスイッチの製造方法に関する。
【背景技術】
【０００２】
３Ｄ集積回路又は他の集積回路に用いられる集積回路スイッチは、ソリッドステート構造体（例えば、トランジスタ）又は受動ワイヤ（ＭＥＭＳ）から形成することができる。ＭＥＭＳスイッチは、典型的には、これらが電力増幅器（ＰＡ）のモード切り換えのために用いられる無線通信用途のための重要な要件であるほぼ理想的なアイソレーション（isolation）、及び、１０ＧＨｚ以上の周波数における低い挿入損失（即ち、抵抗）のために用いられている。ＭＥＭＳスイッチは、様々な用途、主としてアナログ信号及び混合信号の用途に用いることができる。１つのこのような例は、ブロードキャスト・モード毎に調整された電力増幅器（ＰＡ）及び回路を含む携帯電話チップである。チップ上の集積スイッチは、ＰＡを適切な回路に接続するので、モード毎に１つのＰＡは必要でなくなる。
【０００３】
特定の用途及び技術基準に応じて、ＭＥＭＳ構造体は、多くの異なる形で提供することができる。例えば、ＭＥＭＳは、カンチレバー構造体の形で実現することができる。カンチレバー構造体においては、電圧の印加により、カンチレバー・アーム（吊り下げ電極（suspended electrode））が、固定電極に向けて引っ張られる。静電気力によって吊り下げ電極を固定電極まで引っ張るのに必要な電圧は、プルイン電圧（pull-in voltage）と呼ばれ、このプルイン電圧は、吊り下げ電極の長さ、吊り下げ電極と固定電極との間の間隔又はギャップ、並びに、吊り下げ電極のばね定数を含む幾つかのパラメータによって決まり、材料とそれらの厚さの関数である。
【０００４】
ＭＥＭＳは、多くの異なるツールを用いて多数の方法で製造することができる。しかしながら、一般に、そうした方法及びツールは、約５ミクロンの厚さ、１００ミクロンの幅、及び２００ミクロンの長さのスイッチ寸法をもつ、マイクロメートル・スケールの寸法を有する小型構造体を形成するのに用いられる。また、ＭＥＭＳの製造に用いられる方法、即ち技術の多くは、集積回路（ＩＣ）技術から採り入れられたものである。例えば、殆ど全てのＭＥＭＳは、ウェハ上に構築され、ウェハの上にフォトグラフィ・プロセスによってパターン形成された材料の薄膜内に実現される。具体的には、ＭＥＭＳの製造には、３つの基本的な構成要素、即ち（ｉ）基板上への材料の薄膜の堆積、（ｉｉ）フォトリソグラフィック・イメージングによる膜の上へのパターン形成されたマスクの適用、及び（ｉｉｉ）マスクに対する膜の選択的にエッチング、が用いられる。
【０００５】
ＭＥＭＳカンチレバー型スイッチにおいて、固定電極及び吊り下げ電極は、典型的には、一連の通常のフォトリソグラフィ、エッチング及び堆積プロセスを用いて製造される。一例において、吊り下げ電極が形成された後、犠牲材料、例えば、Ｍｉｃｒｏｃｈｅｍ，Ｉｎｃ．社製のスピンオン・ポリマーＰＭＧＩの層を、ＭＥＭＳ構造体の下に堆積させてキャビティを形成し、ＭＥＭＳ構造体の上に堆積させてキャビティを形成する。ＭＥＭＳの上のキャビティは、キャップ、例えば、ＳｉＮドームの形成を支援して、ＭＥＭＳ構造体を密封するのに用いられる。ＳｉＮドーム内から犠牲材料を除去するために、ＭＥＭＳ構造体の真上のドームの頂部に、通気孔がプリントされる。しかしながら、これは、幾つかの欠点をもたらす。
【０００６】
例えば、ドームの頂部に通気孔をプリントすることは、ドームの湾曲部上のフォトレジストのばらつきのために、難しいプロセスであり、例えば、１つより多くの焦点面内にプリントすることを必要とする。ひとたび通気孔が形成され、ドーム内の材料、例えば、ＰＧＭＩが除去される（例えば、好ましくは、除去速度を増すために１２５℃以上で下流酸素プラズマを用いて、又は、スプレー・ツール又はタンク・ツール内で行われる浸漬ＮＭＰ溶媒を用いて）と、ドームの密封が必要となる。密封プロセスは、例えば、ドームの上及び通気孔内に別のキャップ（ＳｉＮ又は二酸化シリコン）を堆積することを含む。しかしながら、この密封プロセス中、ＳｉＮ又は二酸化シリコン材料が、吊り下げ電極の上、場合によっては固定電極の上にも堆積する。これは、通気孔の位置のため、即ち、ＭＥＭＳ構造体の真上にあるためである。吊り下げ電極上に堆積されたＳｉＮ（又は他の材料）は、吊り下げ電極の寸法のばらつきを生じさせ、これが望ましくない応力及び引っ張り電圧のばらつきをもたらす。後者は、例えば、吊り下げ電極のばね定数の変化に起因する。一方、固定電極上に堆積されたＳｉＮ（又は他の）材料により、高い接触抵抗がもたらされ、通気孔を通じて起こるＳｉＮ材料の堆積の望ましくない影響ももたらされる。ＭＥＭＳ構造体上への通気孔を通じた密封誘電体の堆積は、キャビティ通気孔がスピンオン誘電体又はポリマーで密封される場合にも起こり得る。
【０００７】
さらに、多くの現在の用途においては、処理中に閉じた状態でフリーズすること、及び、スイッチに用いられる相対的に小さいコンタクト・ギャップ又は作動ギャップが原因で、水平型カンチレバー又はブリッジ・ビーム型スイッチがくっ付くこと、例えばスイッチが開かなくなることが知られている。これは、スティックション（sticktion）として知られている。これは、例えば、キャップの下から犠牲材料を剥離するのに用いられるウェット・エッチング・プロセスに起因し得る。
【０００８】
一般に、ウェット剥離プロセスは、こうしたプロセスの横方向エッチング速度が高いので（ドライ・プロセスよりも高い）、使用しやすい。しかしながら、ウェット剥離プロセスを用いる場合、剥離プロセス中の表面張力によってＭＥＭＳ要素が互いにくっ付き、ＭＥＭＳが故障することがある。一方、ドライ剥離プロセスを用いる場合、犠牲材料の横方向エッチングが必要になる。ドライ・エッチング・プロセスにおいては、犠牲材料を完全に除去するために、多くの場合数十ミクロンにわたる横方向エッチングが必要になる。これは難題であり、ウェハ毎に約０．１乃至１０時間もかかる可能性があり、費用がかかる。ドライ剥離シリコン法においては、ＸｅＦ２又は他の横方向シリコン・エッチング・プロセスが用いる場合には、シリコンが犠牲材料として使用される。ＸｅＦ２エッチングには、２つの欠点がある。例えば、核反応副生成物であるＸｅＦ２は、非常に高価であり、例えば、５μｍのシリコンを１μｍ幅のスリットを通って除去するのに、ウェハ当たり１時間より長くかかることがあり、かつ、ウェハ当たり＄１００を上回るコストがかかり得る。さらに、ＢＥＯＬ配線に適合する温度（即ち、＜４００℃）でのシリコンの堆積は、ＰＥＣＶＤ又はＰＶＤを用いてしか行うことができない。しかしながら、ＰＥＣＶＤチャンバ壁からシリコンを洗浄するのは困難であるため、シリコンのＰＥＣＶＤは、実行するのが難しいプロセスである。同様に、シリコンのＰＶＤは利用可能であるが、比較的遅いＰＶＤ堆積速度（＜１００ｎｍ／分）のために高価である。横方向アスペクト比が＞＞１である場合（殆どの用途に対するように）、ドライ剥離ポリマー法を用いることは、非常に困難である。横方向アスペクト比が＞＞１である場合（殆どの用途に対するように）、ドライ剥離ＳｉＯ２ベースの誘電体法を用いることは、非常に難しい。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
従って、当技術分野において、上述の欠陥及び制限を克服する必要性が存在する。
【課題を解決するための手段】
【００１０】
本発明の一態様において、スイッチを製造する方法が、少なくとも１つの犠牲材料のタブを、犠牲材料内に埋込まれたスイッチング・デバイスの側部に形成することを含む。本方法はさらに、スイッチング・デバイスの側部にある少なくとも１つのタブ上に形成された少なくとも１つの開口部を通って犠牲材料を剥離することを含む。本方法はさらに、少なくとも１つの開口部をキャッピング材料で密封することを含む。
【００１１】
本発明の一態様において、ＭＥＭＳスイッチを製造する方法が、犠牲材料内に一時的に埋め込まれたＭＥＭＳ構造体を形成することと、ＭＥＭＳ構造体の上にキャッピング層を形成することと、ＭＥＭＳ構造体の側部のキャッピング層内に通気孔を開口することと、ドライ又はウェット・エッチング剤を用いて、犠牲材料を剥離してＭＥＭＳ構造体の周りにボイドを形成することと、通気孔をキャッピング材料で密封することとを含む。
【００１２】
本発明の一態様において、構造体を製造する方法は、ドーム構造体内に形成された能動素子の下及び上部分を埋込んだ犠牲材料を剥離するためのウェット・エッチング・プロセスを実施するステップを含む。本方法はさらに、能動素子の下部金属層の上に堆積した薄い犠牲層の層を剥離するためのドライ・エッチング・プロセスを実施するステップを含む。
【００１３】
本発明の一態様において、ＭＥＭＳ構造体が、下部強制電極及び下部強制電極から離れた下部コンタクト電極と、下部強制電極及び下部コンタクト電極の上に配置されたカンチレバー梁と、下部強制電極、下部コンタクト電極及びカンチレバー梁を密封するキャッピング層とを含む。
【００１４】
本発明の別の態様において、集積回路を設計し、製造し又は試験するための、機械可読媒体内に具体化された設計構造体が提供される。この設計構造体は、本発明の構造体及び／又は方法を含む。
【００１５】
本発明は、本発明の例示的な実施形態の非限定的な例として示される複数の図面を参照して、以下の詳細な説明において説明される。
【図面の簡単な説明】
【００１６】
【図１】本発明の態様による中間構造体及びそれぞれの処理ステップを示す。
【図２】本発明の態様による中間構造体及びそれぞれの処理ステップを示す。
【図３】本発明の態様による中間構造体及びそれぞれの処理ステップを示す。
【図４】本発明の態様による中間構造体及びそれぞれの処理ステップを示す。
【図５】本発明の態様による中間構造体及びそれぞれの処理ステップを示す。
【図６】本発明の態様による中間構造体及びそれぞれの処理ステップを示す。
【図７】本発明の態様による中間構造体及びそれぞれの処理ステップを示す。
【図８】本発明の態様による中間構造体及びそれぞれの処理ステップを示す。
【図９】本発明の態様による最終ＭＥＭＳ構造体及びそれぞれの処理ステップを示す。
【図１０】本発明の別の態様による代替的な最終ＭＥＭＳ構造体及びそれぞれの処理ステップを示す。
【図１１】本発明の別の態様による代替的な最終ＭＥＭＳ構造体及びそれぞれの処理ステップを示す。
【図１２】図９−図１１に示す構造体のいずれかを表す上面図を示す。
【図１３】本発明の別の態様による代替的な中間構造体及びそれぞれの処理ステップを示す。
【図１４】本発明の別の態様による代替的な中間構造体及びそれぞれの処理ステップを示す。
【図１５】図１２及び図１３の構造体による代替的な最終構造体及びそれぞれの処理ステップを示す。
【図１６】本発明の別の態様による代替的な中間構造体及びそれぞれの処理ステップを示す。
【図１７】本発明の別の態様による代替的な中間構造体及びそれぞれの処理ステップを示す。
【図１８】図１６及び図１７の構造体による代替的な最終構造体及びそれぞれの処理ステップを示す。
【図１９】半導体の設計、製造、及び／又は試験に用いられる設計プロセスのフロー図である。
【発明を実施するための形態】
【００１７】
本発明は、集積回路スイッチ及び製造方法に関し、より具体的には、集積ＭＥＭＳスイッチ、設計構造体、及びそうしたスイッチの製造方法に関する。実施において、本発明は幾つかの新規なＭＥＭＳスイッチの種々の方法及び構造体を含む。有利なことに、構造体を形成する方法は、ＭＥＭＳ構造体にかかる全体の応力を減らし、材料のばらつきを減らすと共に、ＭＥＭＳスイッチの接触抵抗を減らす。さらに、本発明の種々の方法は、スティックションをなくす、例えば、処理中に閉じた状態でフリーズすることが原因でスイッチが開かなくなることをなくす。
【００１８】
実施形態において、ＭＥＭＳスイッチは、ＭＥＭＳデバイスから離れた状態で形成される開口部（ＭＥＭＳデバイスの真上に開口部を有する従来の構造体と比べて）を用いて製造される。つまり、本発明の開口部（通気孔）は、ＭＥＭＳデバイスのいずれの部分の上にも形成されない。実施形態において、この開口部（通気孔）は、ＭＥＭＳドームの下縁に沿って犠牲材料を堆積させ、１つ又は複数のタブを形成することによって達成することができる。随意的な実施形態において、犠牲材料は、下部キャビティ、上部キャビティ内への犠牲材料の堆積中に、又は別個の堆積プロセス中に堆積させることができる。ドーム内の犠牲材料を除去するために、ドーム内で１つ又は複数のタブの上に１つ又は複数の開口部を形成する。次に、開口部をキャッピング材料で密封して、ＭＥＭＳデバイスを密閉する。開口部がＭＥＭＳ構造体から離れているので、キャッピング材料は、例えば、カンチレバー梁（cantilever beam）又はコンタクト電極など、いずれのＭＥＭＳ構造体の上にも堆積されず、それによりＭＥＭＳデバイスの応力、材料のばらつき及び接触抵抗が減少される。
【００１９】
図１は、金属間誘電体層１０を含む開始構造体を示す。当業者であれば理解すべきであるように、誘電体材料１０は、集積回路内のＭ＋１の配線レベルとすることができる。図１には示されないが、誘電体材料１０は、集積回路の形成と共に用いられるいずれかの周知の型のウェハの上に設けることができる。例えば、ウェハは、数例を挙げれば、シリコン、ＳＯＩ、ＳｉＧｅ、石英、サファイア、ガラス、又はガリウムヒ素とすることができる。実施形態において、誘電体層１０はＳｉＯ２であるが、本発明により他の誘電体材料も考えられる。誘電体層１０は、プラズマ強化化学気相堆積（ＰＥＣＶＤ）などのいずれかの周知の方法を用いて堆積させることができる。
【００２０】
周知の方法を用いて、配線１２を誘電体層１０内に形成する。例えば、通常のリソグラフィ・プロセスを用いて、複数のビアを形成する。レジストを誘電体層１０の上に堆積させ、レジストの選択部分を露光して開口部を形成する。後のプロセスにおいて、例えば、反応性イオン・エッチング（ＲＩＥ）のような通常のプロセスを用いて、誘電体材料１０をエッチングして、ビアを形成する。このビアを周知の金属又は金属合金で充填して、配線１２を形成する。レジストは剥離して除去することができる。
【００２１】
実施形態において、配線１２は、シングル又はデュアル・ダマシン銅配線技術、又は減法エッチング・アルミニウム配線技術を用いて形成することができる。配線１２はまた、例えば、物理気相堆積（ＰＶＤ）、化学気相堆積（ＣＶＤ）、電気めっき堆積（ＥＣＰ）、金属有機物化学気相堆積（ＭＯＣＶＤ）等のようないずれかの周知のプロセスの組み合わせを用いてメタライズ（metallize）することができる。１つの例示的な実施形態において、配線は、ＴｉＮライナを有するタングステン・プラグとすることができる。別の実施形態においては、配線１２は、ＴａＮ／Ｔａライナと共に銅を用いて形成される。別の実施形態において、配線１２は、配線レベルの間にダマシン・タングステン・ビア又はテーパー状ＡｌＣｕビアを用いる減法エッチングＡｌＣｕ又はＡｌＣｕＳｉプロセスによって形成される。
【００２２】
図２において、例えばＣＶＤのような任意の通常の堆積法を用いて、誘電体層１０の上に随意的なＳｉＮ層１４が堆積される。誘電体層１０に関して上述したのと同様の方法で、ＳｉＮ層１４上に第２の金属間誘電体層１６が堆積される。当業者には周知のシングル又はデュアル・ダマシン・プロセスを用いて、ＳｉＮ層１４及び誘電体層１６内に配線層１８及び２０を形成し、下層の金属配線層１２と接触させる。配線は、例えば銅配線とすることができる。
【００２３】
図３に示すように、図２の構造体上に誘電体層２２が堆積される。誘電体層２２の高さは、約０．５ミクロンとすることができ、上述したような通常の技術を用いて誘電体層２２を堆積させることができる。その後、通常のプロセスを用いて、配線層２４、２８が形成される。例えば、通常のリソグラフィ及びエッチング・プロセスを用いて、ビアが誘電体層２２内に形成される。ビア内部を含む誘電体層２２上に、誘電体材料がブランケット堆積される。導電性材料は、例えば、Ａｌ、Ｃｕ、ＡｌＣｕ、ＴａＮ、Ｔａ、又はＴｉＮとすることができる。
【００２４】
実施形態において、金のような、ロバストなコンタクト金属（メタラジ）の薄層３０を導電性材料上、特に下部コンタクト電極２８ａ上に堆積させ、パターン形成することができる。実施形態において、金の薄層３０は、約１００ｎｍであるが、本発明により他の寸法も考慮される。例えば、物理気相堆積（ＰＶＤ）、金属有機化学気相堆積（ＭＯＣＶＤ）、蒸着、又は電気めっき等のような任意の周知の方法を用いて、金を堆積させることができる。代替的に、実施形態において、ロバストなコンタクト・メタラジの薄膜は、配線層２８の一番上の膜とすることができる。
【００２５】
ひとたび堆積されると、通常のリソグラフィ及びエッチング・プロセスを用いて配線層２８をパターン形成し、例えば図３に示すパターンを形成することができる。パターンは、ＭＥＭＳスイッチのための下部電極として働く配線２８ａと、強制的にスイッチを下部電極２８ａと接触させる強制電極２８ｂとを含む。当業者であれば、本発明により異なるパターンも考慮されることを理解すべきである。実施形態において、例えば、ＴｉＮ又はＡｌＣｕなどの下層の金属に対して選択的な金ウェット・エッチングを用いて、配線２８をパターン形成することができる。代替的な実施形態において、配線２８は、ＲＩＥ及び洗浄の後、金で選択的にめっきすることができる。
【００２６】
図４においては、図３の構造体上に犠牲材料を堆積させて、最終的にＭＥＭＳ構造体の下のキャビティとなるものを形成する。犠牲材料３２は、スパッタＳｉ、又は、例えば、ポリメチルグルタルイミド（ＰＭＧＩ）、スピンオン・ガラス、又は感光性ポリイミド（ＰＳＰＩ）のような有機ポリマーとすることができる。ＰＭＧＩは、殆どのｇ線、ｉ線、及びＤＵＶフォトレジストと適合し、かつ、Ｓｉ、ＳｉＮ、ＮｉＦｅ、Ｃｕ、Ａｕ、ＧａＡｓ、及び他のＩＩＩ−Ｖ族／ＩＩ−ＶＩ族材料に対する優れた付着性を有する。ＰＭＧＩはまた、高い熱安定性を示し、例えば、スピン・コーティングのようないずれかの通常の方法で塗布することができる。実施形態において、犠牲材料３２は、配線２８（例えば、配線２８ａ、２８ｂ及び２８ｃ）の上に延びるように堆積させることができる。犠牲材料３２を、構造体の側部に１つ又は複数のタブ（例えば、延長部分）３２ａを含むように堆積させ、パターン形成することもできる。実施形態において、タブ３２ａは、ＭＥＭＳ構造体のカンチレバー梁の形成を支援するために用いられる犠牲層とは別個の堆積プロセスを用いて形成される。このシナリオにおいて、構造体は、２重の高さの構造体であるが、以下でより詳細に説明されるように、タブ３２ａを、犠牲材料と同じプロセスにおいて形成し、凡そカンチレバー梁の下面の高さにすることもできる。実施形態において、タブ３２ａは、ＭＥＭＳ構造体から離れたいずれの場所にあってもよい。一例において、タブ３２ａは、構造体のコーナー部にあることができる。別の例において、タブ３２ａは、構造体の複数のコーナー部にあってもよく、或いは構造体の１つ又は複数の側部に沿って存在してもよい（図１２を参照されたい）。いずれのシナリオにおいても、タブ３２ａは、ＭＥＭＳ構造体の側部に位置する。
【００２７】
実施形態において、犠牲材料は、約５０ミクロンの幅及び約２００ミクロンの長さとし、タブ３２ａの高さは約０．２ミクロンとし、長さは約１０ミクロンとすることができる。タブ３２ａは、ＭＥＭＳ構造体から離れており、例えばＭＥＭＳ構造体の側部にあり、構造体の表面に対して実質的に水平方向の平坦な面を有することが好ましい。
【００２８】
図５に示すように、材料、好ましくは導電性材料、又は導電性材料と絶縁材料の組み合わせが、犠牲材料３２の上に形成され、配線２８ｃの露出部分と接触して、カンチレバー梁３４、例えば、スイッチの上部電極を形成する。スイッチの上部電極内の材料は、例えば、堆積、パターン形成、及びエッチングによって、又は、パターン形成、堆積、及びリフトオフ法を用いて形成することができる。実施形態において、構造体に特定の剛性を与えるために、カンチレバー梁３４は、約１００ミクロンの長さ及び約０．５乃至約１０ミクロンの厚さであるが、本発明により他の寸法も考慮される。層３４は、単一のモノリシック材料として示されるが、導体と絶縁体の多層構成とすることができ、１つ又は複数のパターン形成ステップ（図示せず）により、図１６−図１８に後述されるような複合梁が形成される。
【００２９】
カンチレバー梁３４はまた、コンタクト配線２８ａ及び強制電極２８ｃの上を所定の距離だけ延びる。実施形態において、強制電極２８ｃとカンチレバー梁３４の底面との間の所定の距離は、約０．１ミクロン乃至約５ミクロンであるが、本発明により他の寸法も考慮される。上述の寸法は、強制電極２８ｂが、強制的にカンチレバー梁３４を下向きにして下部電極２８ａ（パターン形成された配線２８から形成される）と接触させることを保証する。カンチレバー梁が示されるが、ブリッヂ（即ち、両端で固定された）のようないずれかのＭＥＭＳ梁を用いることもできる。
【００３０】
実施形態において、カンチレバー梁３４の導電性材料は、例えば、Ａｌ、Ｔｉ、ＴｉＮ、Ｃｕ、Ａｕ、ＡｌＣｕ、又は金、或いはこれらの任意の組み合わせのような、いずれかの導電性材料とすることができ、使用される場合、絶縁体は、二酸化シリコン、窒化シリコン、アルミナ等を含む絶縁体のいずれかの組み合わせとすることができる。実施形態において、カンチレバー梁３４は、例えば、その下面上の高融点ライナを有する電気めっきされた（ＥＣＴ）金とすることができる。さらに別の実施形態において、カンチレバー梁３４は、ＰＶＤのような通常のプロセスを用いて形成された、その下面上の金ライナを有するＡｌＣｕとすることができる。さらに別の代替的な実施形態においては、カンチレバー梁３４は、ＥＣＰ金のコーティングを有するＡｌＣｕとすることができる。この後者の実施形態において、ＥＣＰ金コーティングは、カンチレバー梁３４の下面、又はカンチレバー梁３４の下面及び上面の両方の上に形成することができる。
【００３１】
図６においては、犠牲材料３６を図５の構造体上に堆積させて、梁の上の上部キャビティとなるものを形成する。犠牲材料３６は、例えば、シリコン、ＰＳＰＩ、又はＰＭＧＩとすることができる。従って、犠牲材料３６は、犠牲材料３２のために用いられたのと同じ材料とするか、又は異なる材料とすることができる。代替的な実施形態において、この処理ステップにおいて、タブ３２ａを形成することができる。
【００３２】
図７においては、図６の構造体の上にキャップ３８を形成する。より具体的には、キャップ３８は、犠牲材料３６、タブ３２ａ及び構造体の他の部分上に堆積された、例えば、二酸化シリコン、ＳｉＮ、又は、多層の誘電体ライナのようなハード・キャップである。タブ３２ａの上に形成されたキャップ３８は、単一焦点面を有する平面となることが好ましい。キャップ３８の堆積は、例えば、ＣＶＤ又はＰＶＤプロセスのようないずれかの通常の堆積プロセスによることができる。実施形態において、キャップ３８は、約３ミクロンの厚さである。
【００３３】
図８は、本発明によるエッチング及び剥離プロセスを示す。より具体的には、図８において、キャップ３８内に、より具体的には、開口部４０が、ＭＥＭＳ構造体から離れて、タブ３２ａ上に形成される。開口部４０は、例えば、ＲＩＥのような通常のエッチング・プロセスを用いて形成することができる。実施形態において、開口部４０は、タブ３２ａに対して完全に位置合わせされる（真上に）か、又はオフセットされる（部分的に位置合わせされる）ことが可能である。図８の表示においては、開口部４０は、タブ３２ａに対してオフセットしているが、図８は、開口部４０とタブ３２ａとの位置合わせも等しく示している。開口部は、カンチレバー梁３４の端部から離れている。
【００３４】
開口部４０は、１つ又は複数のタブ３２ａ、又はタブ３２ａの任意の組み合わせの上に設けられるので、ＭＥＭＳ構造体から離れて単一焦点面内にパターン形成される。開口部４０は、約１ミクロンの幅とすることができ、正方形又は矩形形状のいずれかで構成することができる。矩形形状を用いる場合、タブの寸法に応じて、約１ミクロンの幅で約１０ミクロン又はそれより長い長さの矩形が用いられる。しかしながら、当業者であれば、本発明により他の寸法の開口部も考慮されることを認識するであろう。
【００３５】
図８にさらに示すように、キャップ内の犠牲材料を剥離して、キャップ３８内にボイドをもたらす。例えば、犠牲材料は、開口部４０を通って、ドライ又はウェット・エッチング化学物質を用いて剥離することができる。より具体的には、例えばＰＭＧＩの場合、ＰＭＧＩは、Ｎメチル−２−ピロリジン（ＮＭＰ）及び／又はジメチルスルホキシド（ＤＭＳＯ）ベースの除去剤中で剥離することができる。また、ＰＧＭＩは、ＤＵＶ、Ｅビーム、及びＸ線感受性であり、かつ、下流型アッシャ、高密度プラズマＲＩＥチャンバ、又は平行板型ＲＩＥチャンバ内で用いられるような酸素プラズマ中で高いエッチング速度を示す。酸素プラズマ剥離の任意の周知の方法が考えられるが、ＰＭＧＩ除去中のウェハ温度が＞１００℃（例えば、１５０℃）である場合、ＰＭＧＩ除去速度は高くなる。前述したように、任意の周知の方法、即ちＰＶＤ、ＣＶＤ等により堆積された、シリコンなどの他の犠牲材料を用いることができる。犠牲材料のためにシリコンを用いる場合、シリコンは、例えば、当技術分野において周知のようなＸｅＦ２ガスを用いるツールなど、横方向下流型シリコン・エッチング・ツールを用いて除去される。さらに、シリコンが犠牲材料として用いられる場合、シリコン・エッチング剤のガス又は液体に曝される配線及びビア表面を、シリコン・エッチングの前に、シリコン・エッチングによってエッチングされない誘電体又は導体で被覆する必要がある。
【００３６】
図９は、最終構造体及びそれぞれの処理ステップを示す。具体的には、図９は、開口部が通常の堆積プロセスを用いたＳｉＮ、二酸化シリコン、又は多層材料４２の堆積により密封されることを示す。ＳｉＮ材料４２は、例えば、約２ミクロンの厚さとすることができる。このように、ＭＥＭＳスイッチは、キャップ３８、４２内に密封される。シールは、カンチレバー梁３４の端部から離れている。
【００３７】
開口部がＭＥＭＳスイッチから離れているので、ＳｉＮ材料４２は、カンチレバー梁３４又はコンタクト電極２８ａ（又は、他のＭＥＭＳ構造体）上には堆積されない。代わりに、ＳｉＮ材料４２は、キャップ３８上及び開口部４０内に堆積する。従って、ドームは、決してＭＥＭＳ構造体に影響を及ぼすことなく、密封される。つまり、ＳｉＮ材料４２は、カンチレバー梁３４上には堆積されず、そのため、望ましくない応力及び引っ張り電圧のばらつきをもたらすカンチレバー梁３４のあらゆる可能な寸法のばらつきが回避される。また、ＳｉＮ材料４２は、固定電極（コンタクト電極２８ａ）上に堆積されず、そのため、高い接触抵抗が回避され、通気孔を通じて起こるＳｉＮ材料の堆積の望ましくない影響も回避される。
【００３８】
図１０は、本発明の別の態様による代替的な最終ＭＥＭＳ構造体及びそれぞれの処理ステップを示す。より具体的には、図１０において、開口部４０が、キャプ３８内に形成され、より具体的には、ＭＥＭＳ構造体から離れて、タブ３２ａの真上に位置合わせされる。前述のように、開口部４０は、例えばＲＩＥのような通常のエッチング・プロセスを用いて形成することができる。開口部を形成した後、犠牲材料を剥離して、キャップ３８内にボイドをもたらす。開口部４０は、通常の堆積プロセスを用いたＳｉＮ材料４２の堆積により密封される。開口部４０はＭＥＭＳスイッチから離れているので、ＳｉＮ材料４２は、カンチレバー梁３４又はコンタクト電極２８ａ上には堆積されず、そのため上述した悪影響が回避される。
【００３９】
図１１は、本発明の別の態様による代替的な最終ＭＥＭＳ構造体及びそれぞれの処理ステップを示す。この実施形態において、タブ３２ａは、カンチレバー梁３４を支持する（そして、ＭＥＭＳデバイスの下部構造体を埋め込む）ために用いられる犠牲材料３２の形成中に（これと同時に）形成される。犠牲材料の堆積と同時のタブ３２ａを形成することにより、例えば、タブを形成するのに別個の堆積ステップを有する必要がないという点で、処理ステップが低減される。この実施形態において、タブ３２ａは、カンチレバー梁３４の下面とほぼ同じ高さになるように形成される。（例えば、図４を参照されたい）
【００４０】
図１１に示す実施形態において、開口部４０が、同じくＭＥＭＳ構造体から離れて、タブの側部のキャップ３８内に形成される。当業者であれば、開口部は、依然としてキャップの上に、タブと位置合わせされた状態又はタブからオフセットされた状態で形成できることを理解すべきである。前述のように、開口部４０は、例えば、ＲＩＥのような通常のエッチング・プロセスを用いて形成することができる。開口部４０を形成した後、犠牲材料を剥離して、キャップ３８内にボイドを生成する。開口部４０は、通常の堆積プロセスを用いたＳｉＮ材料４２の堆積によって密封される。同様に開口部４０がＭＥＭＳスイッチから離れているので、ＳｉＮ材料４２は、カンチレバー梁３４又はコンタクト電極２８ａ上には堆積されず、そのため、上述した悪影響が回避される。
【００４１】
図１２は、図９−図１１に示す構造体のいずれかを表す上面図を示す。特に、図１２は、能動領域（ＭＥＭＳ構造体）から離れた状態で、構造体の側部及び／又はコーナー部から延びているタブ３２ａを示す。タブ３２ａは、破線で表され、側部又はコーナー部に沿った配置を多数の位置又は単一の位置、又はそれらの任意の組み合わせとすることができることを示す。
【００４２】
図１３−図１５は、本発明の別の態様による代替的な構造体及び処理ステップを示す。具体的には、図１３−図１５は、純粋ウェット除去法と関連したスティックションを回避するための、２段階のウェット／ドライ犠牲ＭＥＭＳ層除去プロセスを示す。
【００４３】
より具体的には、図１３は、通常の作製プロセスを用いて作製された中間構造体を示す。図１３の構造体は、全体が参照番号４６で示されるＢＥＯＬデバイスを有する基板を含む。当業者であれば理解すべきであるように、基板は、能動素子、受動素子、及びメモリ素子を含む。能動素子、受動素子及びメモリ素子は、当業者には周知の通常のリソグラフィ・プロセス、エッチング・プロセス、及び堆積プロセスを用いて作製することができる。ＢＥＯＬデバイスは、同じく通常の方法で作製される配線、ビア及び受動素子を含む。配線層２８が、ＢＥＯＬ層上に堆積される。配線層２８は、上述のような強制電極及びコンタクト電極を表すものとすることができる。
【００４４】
犠牲層４４は、通常の堆積法を用いて配線層２８（キャビティの下部内の）上に堆積される。犠牲層４４は、例えばＰＶＤを用いて堆積された犠牲シリコン層とすることができる。代替的に、犠牲層４４は、ポリ（アリーレン）エーテルであるＤｏｗ  Ｃｈｅｍｉｃａｌ  ＳｉＬＫ（登録商標）、ダイヤモンド状炭素のようないずれかの材料、又は後の犠牲層３２／３６のために用いられる剥離プロセスによって除去されないいずれかの材料とすることができる。犠牲層４４は、約１０ｎｍから約１ミクロンまでの範囲にわたることができ、１つの説明に役立つ例が約５０ｎｍである、薄層である。犠牲層４４は、ウェット・エッチング・プロセス中に起こり得るスティックションを防止する。
【００４５】
図１３の構造体はまた、カンチレバー梁３４も含む。上述のように、カンチレバー梁３４及び配線層２８は、犠牲材料３２／３６、ＰＭＧＩ、又はウェット剥離される別の材料内に埋め込まれる。図１３に示すように、犠牲層４４は、カンチレバー梁３４と配線層２８との間に設けられる。この構造体の上にキャップ３８を形成して、ドーム構造体を形成する。キャップ３８は、例えばＳｉＮとすることができる。通常のプリント法を用いて、複数の開口部４０が、キャップ３８内に形成される。
【００４６】
図１４は、ウェット・エッチング剤を用いる層３２／３６の通気孔剥離プロセスを示す。剥離プロセスには、ＭＥＭＳ構造体を形成するのに用いられる犠牲材料３２／３６に応じて、異なるエッチング剤を用いることができる。例えば、表１は、本発明によって企図される異なるエッチング剤の使用を示す。
【表１】
2013503446.tif 000003
【００４７】
図１５は、本発明のこの態様によるドライ・エッチング除去プロセス及び密封プロセスを示す。より具体的には、ウェット・エッチング・プロセスが完了した後、ドライ・エッチング・プロセスによって犠牲層４４を除去する。例えば、ＸｅＦ２下流エッチングを用いて、犠牲シリコン材料を剥離することができる。代替的に、Ｎ２／Ｈ２又はＯ２磁気強化反応性イオン・エッチング（ＭＥＲＩＥ）、プラズマ・エッチング、Ｏ２又はＯ２／Ｏ３下流エッチングを用いて、ポリ（アリーレン）エーテルを剥離することができる。いずれのシナリオにおいてもドライ・エッチング剤がカンチレバー梁を剥離し、それにより、スティックションと関連した問題が回避される。次に、キャップ４２を構造体上に堆積させて、開口部（通気孔）を密封する。キャップ４２は、例えば、ＳｉＮ材料とすることができる。
【００４８】
図１６及び図１７は、ダマシン処理を用いてキャビティを形成する本発明の別の態様による代替的な中間構造体及びそれぞれの処理ステップを示す。図１８は、図１６及び図１７の構造体による代替的な最終構造体及びそれぞれの処理ステップを示す。具体的には、図１６−図１８の構造体は、平坦な表面のＭＥＭＳ構造体又は他の能動構造体を示す。
【００４９】
より具体的には、図１６は、下部キャビティ５０ａ、上部キャビティ５０ｂ内に形成され、かつ、下部キャビティ５０ａと上部キャビティ５０ｂを接続するビア５０ｃ内に延びる犠牲材料４８を有する中間構造体を示す。当業者であれば理解すべきであるように、キャビティ５０ａ、５０ｂ及びビア５０ｃは、通常のリソグラフィ及びパターン形成プロセスを用いて形成される。犠牲材料４８は、例えばシリコンとすることができる。図１６の構造体は、通常のリソグラフィ、パターン形成及び堆積プロセスによって形成された幾つかの配線層５２をさらに示す。配線層５２は、任意の周知の金属又は金属合金を含むことができ、例えば酸化物で被覆することができる。実施形態において、下部キャビティ５０ａ及び上部キャビティ５０ｂは、酸化物又は他の誘電体材料５４内に埋め込まれる。酸化物又は他の誘電体材料５４の上面は、平坦化されて平坦な面を形成する。下部キャビティ５０ａまで延びるビア５６が、構造体内に形成される。実施形態において、ビア５６は上部キャビティ５０ｂから離れるように形成される。
【００５０】
図１７は、本発明の態様による剥離プロセスを示す。より具体的には、エッチング剤を用いて犠牲材料４８を剥離し、ビア５０ｃ並びに下部キャビティ５０ａ及び上部キャビティ５０ｂ内にボイド又は空洞５８を形成する。一例として、犠牲材料４８は、例えば、ＸｅＦ２ドライ・エッチング、ＫＯＨ又はＮａＯＨウェット・エッチングのようなシリコン・エッチングを用いて剥離することができる。
【００５１】
図１８において、例えば、例えば上述の二酸化シリコン又は窒化シリコンのような誘電体材料６０で、ビア５６が密封される。酸化物材料６０は、ＣＶＤ、スピンオン、又は上述した他のプロセスを用いて、ビア内に堆積させることができる。一例において、窒化物の厚さは０．８μｍであり、これが直径１μｍの通気孔を密封する。酸化物の堆積は、ＭＥＭＳ構造体又は他の能動構造体から離れて行われる。例えば、窒化物材料６２を、酸化物材料６０の上に堆積させる。窒化物材料６２は、例えば、ＣＭＰプロセスを用いて平坦化することができる。一実施形態において、窒化物の堆積は、３ｍｍ、４００℃の窒化物堆積プロセスを含む。
【００５２】
設計構造体
図１９は、好ましくは設計プロセス９１０によって処理される入力設計構造体９２０を含む、複数のこのような設計構造体を例示する。設計構造体９２０は、設計プロセス９１０によって生成され、処理され、ハードウェア・デバイスの論理的に等価な機能的表現を生じる、論理シミュレーション設計構造体とすることができる。設計構造体９２０はさらに、或いは代替的に、設計プロセス９１０によって処理されたときに、ハードウェア・デバイスの物理的構造の機能的表現を生成するデータ及び／又はプログラム命令を含むこともできる。機能的及び／又は構造的設計特徴のどちらを表現するのであれ、設計構造体９２０は、コア開発者／設計者によって実施されるような電子的コンピュータ支援設計（ＥＣＡＤ）を用いて生成することができる。機械可読データ伝送、ゲートアレイ、又はストレージ媒体上でコード化された場合、設計プロセス９１０内の１つ又は複数のハードウェア及び／又はソフトウェア・モジュールによって、設計構造体９２０にアクセスし、これを処理して、図１−図１８に示されるもののような電子コンポーネント、回路、電子若しくは論理モジュール、装置、デバイス、又はシステムをシミュレーションするか、又は他の方法で機能的に表現することができる。そのため、設計構造体９２０は、設計又はシミュレーション・データ処理システムによって処理されたときに、回路又は他のレベルのハードウェア論理設計を機能的にシミュレーションするか、又は他の方法で表現する、人間及び／又は機械可読のソースコード、コンパイルされた構造体、及びコンピュータ実行可能コード構造体を含む、ファイル又は他のデータ構造体を含むことができる。このようなデータ構造体は、ハードウェア記述言語（ＨＤＬ）設計エンティティ、又は、Ｖｅｒｉｌｏｇ及びＶＨＤＬのような低レベルＨＤＬ設計言語、及び／又は、Ｃ若しくはＣ＋＋のような高レベル設計言語に適合する及び／又はこれと互換性のある他のデータ構造体を含むことができる。
【００５３】
設計プロセス９１０は、設計構造体９２０のような設計構造体を含むことができるネットリスト９８０を生成するために、好ましくは、図１−図１８に示されるコンポーネント、回路、デバイス、又は論理構造体の設計／シミュレーションの機能的等価物を合成し、変換し、又は他の方法で処理するためのハードウェア及び／又はソフトウェア・モジュールを使用し、組み込む。ネットリスト９８０は、例えば、集積回路設計内の他の素子及び回路への接続を記述する配線、個別部品、論理ゲート、制御回路、Ｉ／Ｏデバイス、モデルなどのリストを表す、コンパイル又は他の方法で処理されたデータ構造体を含むことができる。ネットリスト９８０は繰り返しプロセスを用いて合成することができ、このプロセスにおいて、ネットリスト９８０は、デバイスの設計仕様及びパラメータに応じて１回又は複数回再合成される。ここで説明された他の設計構造体のタイプと同様に、ネットリスト９８０を機械可読データ・ストレージ媒体上に記録し、又はプログラマブル・ゲート・アレイにプログラムすることができる。媒体は、磁気又は光ディスクドライブのような不揮発性ストレージ媒体、プロブラマブル・ゲート・アレイ、コンパクト・フラッシュ、又は他のフラッシュ・メモリとすることができる。それに加えて、又は代替的に、媒体は、インターネット又は他のネットワーキングに適した手段を介してデータパケットを伝送し、中間的に格納することができる、システム又はキャッシュ・メモリ、バッファ領域、又は電気的若しくは光学的に伝導性のデバイス及び材料とすることができる。
【００５４】
設計プロセス９１０は、ネットリスト９８０を含む様々な入力データ構造のタイプを処理するためのハードウェア及びソフトウェア・モジュールを含むことができる。このようなデータ構造タイプは、例えば、ライブラリ要素９３０内に存在することができ、これは、所与の製造技術（例えば、異なる技術ノード、３２ｎｍ、４５ｎｍ、９０ｎｍ等）についての、モデル、レイアウト、及び記号表記を含めた、一般的に用いられる素子、回路、及びデバイスのセットを含むことができる。データ構造タイプは、設計仕様９４０、特徴データ９５０、検証データ９６０、設計ルール９７０、並びに入力試験パターン、出力試験結果及び他の試験情報を含むことができる試験データ・ファイル９８５をさらに含むことができる。設計プロセス９１０は、例えば、応力分析、熱分析、機械事象シミュレーション、並びにキャスティング、モールディング、及びダイプレス成形等のような操作についてのプロセス・シミュレーションといった標準的な機械的設計プロセスをさらに含むことができる。機械設計の当業者であれば、本発明の範囲及び精神から逸脱することなく、設計プロセス９１０において用いられる、可能な機械設計ツール及びアプリケーションの範囲を認識することができる。設計プロセス９１０はまた、タイミング解析、検証、設計ルールチェック、位置及び経路の操作などのような標準的な回路設計プロセスを実行するためのモジュールを含むこともできる。
【００５５】
設計プロセス９１０は、第２の設計構造体９９０を作成するために、ＨＤＬコンパイラ及びシミュレーションモデル構築ツールのような論理的及び物理的設計ツールを使用し、組み込んで、設計構造体９２０を、図示された支持データ構造体のうちの幾つか又は全てと共に、いずれかの付加的な機械設計又はデータ（適用可能な場合）と併せて処理する。設計構造体９９０は、機械的なデバイス及び構造体のデータの交換に用いられるデータ形式（例えば、ＩＧＥＳ、ＤＸＦ、Ｐａｒａｓｏｌｉｄ  ＸＴ、ＪＴ、ＤＲＧ、又はこのような機械的設計構造体を格納又はレンダリングするのに適した他のいずれかの形式で格納される情報）でストレージ媒体又はプログラマブル・ゲート・アレイ上に存在する。設計構造体９２０と同様に、設計構造体９９０は、好ましくは、１つ又は複数のファイル、データ構造体、又は他のコンピュータコード化データ又は命令を含み、これは、伝送又はデータ・ストレージ媒体上に存在し、ＥＣＡＤシステムによって処理されたとき、図１−図１８に示される１つ又は複数の本発明の実施形態の、論理的又はその他の方式で機能的に等価な形態を生成する。１つの実施形態において、設計構造体９９０は、図１−図１８に示されるデバイスを機能的にシミュレーションする、コンパイルされた実行可能なＨＤＬシミュレーションモデルを含むことができる。
【００５６】
設計構造体９９０は、集積回路のレイアウト・データの交換に用いられるデータ形式及び／又は記号データ形式（例えば、ＧＤＳＩＩ（ＧＤＳ２）、ＧＬ１、ＯＡＳＩＳ、マップファイル、又はこのような設計データ構造体を格納するための他のいずれかの適切な形式で格納される情報）も使用することができる。データ構造体９９０は、例えば、記号データ、マップファイル、試験データ・ファイル、設計コンテンツ・ファイル、製造データ、レイアウト・パラメータ、配線、金属のレベル、ビア、形状、製造ラインを通じた経路選択のためのデータ、並びに、上記で説明され、図１−図１８に示されるようなデバイス又は構造体を製造するために製造者又は設計者／開発者によって要求される他のいずれかのデータといった情報を含むことができる。次に、設計構造体９９０はステージ９９５に進み、ここで、例えば、設計構造体９９０は、テープアウトされたり、製造に引き渡されたり、マスク会社に引き渡されたり、別の設計会社に送られたり、顧客に送り返されたりされる。
【００５７】
上述したような方法は、集積回路チップの製造に用いられる。結果として得られる集積回路チップは、生ウェハの形態で（すなわち、複数のパッケージされていないチップを有する単一のウェハとして）、ベア・ダイとして、又はパッケージされた形態で、製造業者により流通させることができる。後者の場合、チップは、単一のチップ・パッケージ（マザーボード又は他のより高いレベルのキャリアに取り付けられたリード線を有するプラスチック製キャリアのような）、又は、マルチチップ・パッケージ（片面又は両面の相互接続部、或いは埋め込まれた相互接続部を有するセラミック製キャリアのような）の中にマウントされる。いずれにせよ、その後、チップは、他のチップ、別個の回路素子、及び／又は、（ａ）マザーボードなどの中間製品又は（ｂ）最終製品のいずれかの部品のような他の信号処理デバイスと共に統合される。最終製品は、集積回路チップを含む何らかの製品とすることができる。
【００５８】
本明細書で用いられる用語は、特定の実施形態を説明するためだけのものであり、本発明を限定することを意図したものではない。本明細書で用いられるとき、単数形「１つの（ａ）」、「１つの（ａｎ）」及び「その（ｔｈｅ）」は、そうでないことが示されていない限り、複数形も含むことが意図されている。本明細書で用いられるとき、「含む（ｃｏｍｐｒｉｓｅｓ）」及び／又は「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」という用語は、提示された特徴、整数、ステップ、動作、要素、及び／又はコンポーネントの存在を特定するものであるが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、コンポーネント、及び／又はそれらのグループの存在又は追加を排除するものではないことをさらに理解されるであろう。
【００５９】
特許請求の範囲における全ての「手段又はステップと機能との組合せ（ミーンズ又はステップ・プラス・ファンクション）」要素の対応する構造、材料、行為及び均等物は、その機能を、明確に特許請求されているように他の特許請求された要素と組み合わせて実行するための、いかなる構造、材料又は行為をも含むことが意図される。本発明の説明は、例示及び説明の目的で提示されたものであるが、網羅的であることを意図するものではなく、本発明を開示された形態に限定することを意図するものでもない。本発明の範囲及び精神から逸脱することのない多くの変更及び変形が、当業者には明らかである。実施形態は、本発明の原理及び実際の用途を最も良く説明するため、及び、当業者が本発明を種々の変更を有する種々の実施形態について企図される特定の使用に適したものとして理解することを可能にするために、選択及び記載された。
【符号の説明】
【００６０】
１０、１６、２２：誘電体層（誘電体材料）
１２、１８、２０、２４、２８、５２：配線（配線層）
１４：ＳｉＮ層
２８ａ：下部コンタクト電極（配線）
２８ｂ：強制電極（配線）
２８ｃ：強制電極（配線）
３０：金の薄層
３２、３６、４８：犠牲材料
３２ａ：タブ
３４：カンチレバー梁
３８：キャップ
４０：開口部
４２：ＳｉＮ材料
４４：犠牲層
５０ａ、５０ｂ：キャビティ
５０ｃ、５６：ビア
５８：ボイド
６０：酸化物材料
６２：窒化物材料
９１０：設計プロセス
９２０、９９０：設計構造体
９３０：ライブラリ要素
９４０：設計仕様
９５０：特徴データ
９６０：検証データ
９７０：設計ルール
９８０：ネットリスト
９８５：試験データ・ファイル
９９５：ステージ
【図１】
2013503446.tif 000004
【図２】
2013503446.tif 000005
【図３】
2013503446.tif 000006
【図４】
2013503446.tif 000007
【図５】
2013503446.tif 000008
【図６】
2013503446.tif 000009
【図７】
2013503446.tif 000010
【図８】
2013503446.tif 000011
【図９】
2013503446.tif 000012
【図１０】
2013503446.tif 000013
【図１１】
2013503446.tif 000014
【図１２】
2013503446.tif 000015
【図１３】
2013503446.tif 000016
【図１４】
2013503446.tif 000017
【図１５】
2013503446.tif 000018
【図１６】
2013503446.tif 000019
【図１７】
2013503446.tif 000020
【図１８】
2013503446.tif 000021
【図１９】
2013503446.tif 000022
【国際調査報告】
2013503446.tif 000023
2013503446.tif 000024
2013503446.tif 000025