(57)【要約】  大規模メモリアレイは、均一サイズのダミービットセルおよびアクティブビットセルの均一なパターンを含む。大規模メモリアレイ内のサブアレイは、ダミービットセルによって分離される。信号分配回路が大規模アレイにわたる均一パターンを中断することなくダミービットセルと同じ占有面積を占有するように、信号分配回路はダミービットセルの幅または高さに対応する幅または高さで形成される。標準サイズのビットセルと同様のサイズのまたはより大きな端部ダミーセルは、パターンローディング効果をさらに減少させるために大規模アレイの端部周辺に配置され得る。
2013539917.tif 000002
【特許請求の範囲】
【請求項１】
隣接する均一サイズのビットセルのパターンと、
いくつかの前記ビットセルの占有面積と一致する占有面積を有する領域を有するように構成された信号分配回路とを備えるメモリアレイ。
【請求項２】
前記信号分配回路が、前記均一サイズのビットセルのサイズの整数倍と一致するサイズを有する領域を占有する請求項1に記載のメモリアレイ。
【請求項３】
前記隣接する均一サイズのビットセルが、前記信号分配回路の占有面積の外部に複数のアクティブビットセルを備える請求項1に記載のメモリアレイ。
【請求項４】
前記アクティブビットセルの各々の中で構成された抵抗メモリ要素を備える請求項3に記載のメモリアレイ。
【請求項５】
前記アクティブビットセルの各々の中で構成された磁気トンネル接合を備える請求項3に記載のメモリアレイ。
【請求項６】
前記隣接する均一サイズのビットセルが、前記信号分配回路の占有面積内に複数のダミービットセルを備える請求項3に記載のメモリアレイ。
【請求項７】
前記信号分配回路が前記アクティブビットセルに結合される請求項3に記載のメモリアレイ。
【請求項８】
前記信号分配回路が、前記パターンの第1の寸法で展開するワード線ストラップを備える請求項1に記載のメモリアレイ。
【請求項９】
前記信号分配回路が、前記パターンの第2の寸法で展開する少なくとも1つの基板タイを備える請求項1に記載のメモリアレイ。
【請求項１０】
前記メモリアレイの周囲に展開する複数の端部ダミーセルをさらに備える請求項1に記載のメモリアレイ。
【請求項１１】
前記端部ダミーセルが、複数の前記均一サイズのビットセルを備える請求項10に記載のメモリアレイ。
【請求項１２】
前記端部ダミーセルが、前記均一サイズのビットセルよりも大きいビットセルを備える請求項10に記載のメモリアレイ。
【請求項１３】
磁気ランダムアクセスメモリ(MRAM)に統合される請求項1に記載のメモリアレイ。
【請求項１４】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも1つに統合される請求項1に記載のメモリアレイ。
【請求項１５】
メモリアレイの中で隣接する均一サイズのビットセルのパターンを形成するステップと、
いくつかの前記ビットセルの占有面積と一致するパターンの占有面積を有する領域の中で信号分配回路を形成するステップとを備える方法。
【請求項１６】
前記均一サイズのビットセルのサイズの整数倍と一致するサイズを有する領域の中で前記信号分配回路を形成するステップを備える請求項15に記載の方法。
【請求項１７】
前記メモリアレイの周囲に展開する複数の端部ダミーセルを形成するステップをさらに備える請求項15に記載の方法。
【請求項１８】
前記端部ダミーセルを複数の前記均一サイズのビットセルとして形成するステップを備える請求項17に記載の方法。
【請求項１９】
前記端部ダミーセルを前記均一サイズのビットセルよりも大きいビットセルとして形成するステップを備える請求項17に記載の方法。
【請求項２０】
前記メモリアレイを磁気ランダムアクセスメモリ(MRAM)に統合するステップを備える請求項15に記載の方法。
【請求項２１】
前記メモリアレイを、携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも1つに統合するステップを備える請求項15に記載の方法。
【請求項２２】
メモリアレイの中で隣接する均一サイズのビットセルのパターンを形成し、
いくつかの前記ビットセルの占有面積と一致するパターンの占有面積を有する領域の中で信号分配回路を形成するステップとからなる方法。
【請求項２３】
前記メモリアレイを、携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも1つに統合するステップをさらに備える請求項22に記載の方法。
【請求項２４】
メモリアレイの中で隣接する均一サイズのビットセルのパターンを形成するための手段と、
いくつかの前記ビットセルの占有面積と一致するパターンの占有面積を有する領域の中で信号分配回路を形成するための手段とを備える装置。
【請求項２５】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも1つに統合される請求項24に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して磁気ランダムアクセスメモリ(MRAM)に関する。より詳細には、本開示は、MRAMデバイスを組み立てるための方法および装置に関する。
【背景技術】
【０００２】
従来のランダムアクセスメモリ(RAM)チップ技法とは異なり、磁気RAM(MRAM)では、データは電荷として記憶されず、代わりに記憶要素の磁気分極によって記憶される。記憶要素は、トンネリング層によって分離された2つの強磁性層から形成される。2つの層のうちの1つは、特定の極性に設定された少なくとも1つのピン留めされた磁気分極(または固定層)を有する。他の磁性層(または自由層)の磁気分極は、「1」(たとえば、固定層に対して逆並列)または「0」(たとえば、固定層に対して並列)を表すために変更される。そのような固定層とトンネリング層と自由層とを有するデバイスは、磁気トンネル結合(MTJ)である。MTJの電気抵抗は、固定層の磁気分極と比較される自由層の磁気分極に応じて決まる。MRAMなどのメモリデバイスは、個別にアドレス可能なMTJアレイから構築される。
【０００３】
図1は、従来の磁気ランダムアクセスメモリ(MRAM)の一部分を示す回路図である。MRAM100は、いくつかのビットセル110、140、160に分割される。ビットセル160の読み出しの間、ビットセル160の抵抗は、基準並列ビットセル110および基準逆並列ビットセル140と比較される。ビットセル110、140、160の抵抗は、電源電圧を適用し、ビットセル110、140、160を流れる電流量を判定することによって測定される。たとえば、ビットセル110では、電圧源120は読取り選択トランジスタ122、124およびワード線選択トランジスタ126によって磁気トンネル接合(MTJ)112に適用される。MTJ112は、固定層114とトンネリング層116と自由層118とを含む。自由層118と固定層114とが実質的に並列に並んだ磁化を有する場合、MTJ112の抵抗、したがってビットセル110の抵抗は低い。自由層118と固定層114とが実質的に逆並列に並んだ磁化を有する場合、MTJ112の抵抗、したがってビットセル110の抵抗は高い。
【０００４】
磁気ランダムアクセスメモリのビットセルは、メモリ要素(たとえば、MRAMの場合にはMTJ)のパターンを含む1つまたは複数のアレイの中に配置し得る。高い収量のメモリアレイを実現するために、メモリ要素のサイズをしっかりと制御することが重要である。大規模メモリアレイを実装するための以前の設計技法は、エッチングプロセスに内在するマクロローディング効果によって妨げられてきた。たとえば、メモリ要素のエッチング率は、端部ではパターン密度がより小さいために、アレイの中心と比較してアレイの端部でより大きくなり得る。その結果、ユニットアレイブロックの端部のMTJのサイズは、アレイブロックの中心近くのMTJのサイズと実質的に異なり得る。このことは、生産収量を減少させる場合がある。
【０００５】
MRAMアレイなどの大規模メモリアレイの中で多数の均一な大きさのメモリセルをパターニングすることは、比較的大きな領域にわたって均一のパターン密度を提供し得、生産収量を増加させ得る。マクロローディング効果は、より多くのメモリセルがエッチングの後で均一のパターン密度の領域に存在するように、均一な大きさのメモリセルの大規模なアレイを与えることによって低減し得る。しかしながら、様々な設計制約および問題が、均一なパターン密度の大規模なMRAMの開発を妨げてきた。
【０００６】
以前に提案された大規模なMRAMアレイを提供するための方法は、メモリアレイ内の信号分配線または回路の配置を実現していない。たとえば、低抵抗の信号経路をいくつかのビットセルサブアレイ内のビットセルに提供するために、実際の設計においてワード線(WL)ストラップおよび基板タイなどの信号分配線が必要である。金属ストラップの代わりに、簡単な信号ブースティング回路が使用され得る。さらに、ビットセルでアクセストランジスタのバルク接続を提供するために、基板タイがメモリアレイの内部に周期的に配置され得る。一般に、WLストラップおよび基板タイの幅は、領域を節約するために適用可能な設計ルールによって最小化されている。
【０００７】
大規模メモリアレイの中で信号分配線の配置を提供する1つの方法を、図2を参照して説明する。大規模メモリアレイ202は、たとえば各々が64×64ビットセルを含むいくつかのサブアレイ204に分割される。各サブアレイの端部でのマクロローディング効果を補正するために、各サブアレイ204の周囲にいくつかのダミービットセルが配置され得る。これらのダミービットセルは、メモリ制御回路に接続されていない浮動MTJなどの非機能メモリセルを含み得る。しかしながら、ワード線ストラップおよび基板タイは、MTJを含まない領域を占有し得る。
【０００８】
図2で、信号分配線または回路は、アレイのパターン密度全体に影響を及ぼすパターン不連続を引き起こす。大規模アレイは多数の比較的小さなサブアレイを含むので、本方法は、基板タイまたはWLストラップなどの信号分配線の配置を収容するために、多数のパターン不連続を生成する。ダミーセルの数を増やすと、この問題は軽減し得るが、サブアレイ内の多数のダミーセルの線が総チップサイズを著しく増加させるので、この方法は経済的に実際的ではない。したがって、実際のメモリアレイでは、サブアレイの端部でのより強いローディング効果を補正するために、最小数のダミーメモリセルが配置され得、それらのサイズはサブアレイ204内のアクティブメモリセルのサイズよりも比較的大きいものであり得る。しかしながら、この方法はしばしば、パターン均一性のかなりの低下をもたらす。
【０００９】
マクロローディング効果を減らし、生産収量を増やすために、全体にわたって均一なパターン密度を備えた大規模メモリアレイの構築が提案されてきた。そのような提案は様々な設計上の制約に対処しておらず、たとえば、WLストラップまたは基板タイを配置するための方法を提供していない。
【発明の概要】
【課題を解決するための手段】
【００１０】
本開示の態様は、メモリ要素の均一パターンを含む大規模メモリアレイを含む。大規模メモリアレイ内のサブアレイは、ワード線(WL)ストラップおよび基板タイなどの信号分配線または回路によって分離される。例示的な実施形態では、基板タイは、メモリアレイ基板に接触する金属であり得る。たとえば、nチャネル金属酸化膜半導体(NMOS)では、基板はp型でありグランド(Vss)に接続され得る。pチャネル金属酸化膜半導体(PMOS)では、基板(CMOSプロセスにおけるnウェル)はn型であり電源(Vdd)に接続され得る。WLストラップは、たとえば大規模メモリのポリゲートに接続された金属を介するスタックであり得る。
【００１１】
信号分配線または回路(信号分配セル)のためのユニットレイアウトセルは、サブアレイ内のアクティブビットセルの幅または高さに対応する幅または高さで形成される。したがって、信号分配セルは、アクティブビットセルと同じ占有面積を有する領域を占有する。これによって、サブアレイにわたるパターン均一性を分断することなく、信号分配セルの中にダミーメモリ要素を配置することができ、大規模アレイにわたるメモリ要素のパターンの不連続を防止する。この場合、より大きなダミーメモリ要素を備えたダミービットセルは必要ではなく、総チップサイズの低減につながり得る。
【００１２】
サブアレイにわたってMTJパターンの均一性が維持されるので、大きなサイズのダミーメモリ要素を備えたダミービットセルは必要ではない。しかしながら、ダミービットセルはまた、たとえばトランジスタダミーを与えるためなどの他の目的でサブアレイの中に配置され得る。この場合、ダミービットセル内部のダミーメモリ要素は、アクティブメモリ要素のものと同じでなければならない。
【００１３】
標準サイズのメモリセルと同様のサイズのまたはより大きな端部ダミーセルは、端部でのマクロローディング効果を解消するために大規模アレイの端部周辺に配置され得る。
【００１４】
本開示の態様は、メモリアレイの中の隣接する均一サイズのビットセルのパターンと、いくつかのビットセルの占有面積と一致するパターンで占有面積を有するように構成された信号分配回路とを含む装置を提供する。例示的な一実施形態では、信号分配回路の幅は、均一サイズのビットセルの幅の整数倍と一致する。装置は、信号分配回路の占有面積の外部にいくつかのアクティブビットセルを含む。磁気トンネル接合などの抵抗メモリ要素は、たとえば、各アクティブビットセルの中で構成される。
【００１５】
本開示の態様に従って、装置は、ダミービットセルによって分離された、いくつかのアクティブビットセルのサブアレイを含み得る。サブアレイのうちの少なくとも1つは、信号分配回路によって囲まれていてもよい。信号分配回路は、サブアレイの数のアクティブビットに結合される。信号分配回路は、パターンの第1の寸法で展開するワード線ストラップと、パターンの第2の寸法で展開する少なくとも1つの基板タイとを含み得る。
【００１６】
本開示の別の態様に従って、いくつかの端部ダミーセルは大規模メモリアレイの周囲に展開する。端部ダミーセルは、均一サイズのメモリ要素、または均一サイズのメモリ要素よりも大きなメモリ要素を含み得る。
【００１７】
本開示によるパターンが均一に離間したメモリ要素を含む大規模メモリアレイは、磁気ランダムアクセスメモリ(MRAM)に統合され得る。例示的な実施形態では、メモリアレイは、たとえば携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、または固定ロケーションデータユニットに統合され得る。
【００１８】
本開示の別の態様は、大規模メモリアレイを形成するための方法を含む。本方法は、メモリアレイの中で隣接する均一サイズのビットセルのパターンを形成することと、いくつかのビットセルの占有面積と一致するパターンで占有面積を有する信号分配回路を形成することとを含む。例示的な一実施形態では、信号分配回路は、均一サイズのビットセルの幅の整数倍と一致する幅を有するように形成される。
【００１９】
本開示の別の態様は、大規模メモリアレイを形成するための方法を含む。本方法は、メモリアレイの中で隣接する均一サイズのビットセルのパターンを形成するステップと、いくつかのビットセルの占有面積と一致するパターンで占有面積を有する信号分配回路を形成するステップとを含む。
【００２０】
本開示の別の態様による装置は、メモリアレイの中で隣接する均一サイズのビットセルのパターンを形成するための手段と、いくつかのビットセルの占有面積と一致するパターンで占有面積を有する信号分配回路を形成するための手段とを含む。
【００２１】
上記は、以下の詳細な説明がより理解され得るように、本開示の特徴および技術的な利点を、かなり大まかに概説したものである。本開示のさらなる特徴および利点は、以下で説明される。本開示と同じ目的を実行するための他の構造を修正または設計するための基礎として、本開示が容易に利用され得ることが、当業者には理解されよう。また、そのような等価の構成は、添付の特許請求の範囲で述べられるような本開示の教示から逸脱しないことが、当業者には認識されよう。機構と動作の方法との両方に関する、本開示の特性であると考えられる新規の特徴は、添付の図面とともに考慮されることで、さらなる目的および利点とともに、以下の説明からより理解されるだろう。しかしながら、図面の各々は例示および説明のみを目的に与えられ、本開示の範囲を定めることを目的とはしないことを、明確に理解されたい。
【００２２】
本開示のより完全な理解のために、ここで、添付の図面と併せて以下の説明を参照する。
【図面の簡単な説明】
【００２３】
【図１】従来の磁気ランダムアクセスメモリ(MRAM)の一部分を示す回路図である。
【図２】先行技術による大規模MRAMメモリアレイを示すブロック図である。
【図３】本開示の一態様による、大規模MRAMメモリを示すブロック図である。
【図４】一実施形態による例示的なMRAMを形成する方法を示すフローチャートである。
【図５】本開示の実施形態を有利に使用できる例示的なワイヤレス通信システムを示すブロック図である。
【図６】一実施形態による、半導体コンポーネントの回路設計、レイアウト設計、および論理設計のために用いられる、設計用ワークステーションを示すブロック図である。
【発明を実施するための形態】
【００２４】
本開示の態様は、ビットセルの均一パターンを含む大規模メモリアレイに関する。本開示の一態様による大規模メモリアレイについて、図3を参照して説明する。大規模メモリアレイ302は、各々がビットセル310のパターンを含むいくつかのサブアレイ304に分割される。図3に示す例では、各サブアレイは、たとえば64×64ビットセルを含む。
【００２５】
ワード線ストラップおよび基板タイなどの信号分配回路のためのスペースを与えるために、各サブアレイ304の周囲にいくつかのダミービットセル312が配置される。ダミービットセル312は、メモリ制御回路に接続されていないMTJを有するビットセルなどの非機能ビットセルを含み得る。したがって、大規模メモリアレイ302内のサブアレイ304の各々は、ダミービットセル312の各々がサブアレイ内のアクティブビットセル314と同じ寸法を有するダミービットセル312の領域によって分離される。
【００２６】
本開示によれば、ワード線ストラップおよび基板タイなどの信号分配回路306は、信号分配回路がダミービットセル312の領域と同じ占有面積を占めるように、ダミービットセル312の幅または高さに対応する幅または高さで形成される。ダミービットセル312はアクティブビットセル314と同じ均一サイズおよびパターンを有するので、大規模アレイ302にわたるビットセルの均一パターンは、信号分配回路306を配置することによって中断されない。信号分配回路306のいずれかまたは両側にあるサブアレイ304の中のアクティブメモリセル314は、信号分配回路306に結合され得る。例示的な一実施形態では、ワード線ストラップは、相補型金属酸化膜半導体(CMOS)ダイのMetal-2などのより低い金属層上で形成される。
【００２７】
本開示の態様は、MTJパターンの均一性を破損することなく、通常のMTJと同じサイズのダミーMTJを収容するために、MRAMアレイにおける基板タイおよびワード線ストラップの占有面積を含む信号分配回路の占有面積のサイズを調節する。ワード線ストラップの幅を最少設計の幅からビットセルの幅とほぼ等しいものに、またはビットセルの幅の整数倍に増やすことによって、より大きなMTJを備えたダミーセルは必要とされない。これによってアレイ領域全体は、以前のMRAMアレイ設計と比較して減少する。同様に、基板タイの高さは最少設計の幅からビットセルの高さと等しいものに、またはビットセルの高さの整数倍に増やすことができる。この方法は、大きなメモリアレイ(たとえば、0.25Mbバンク)にわたってMTJパターンの均一性を保持し、大規模メモリアレイの領域を約3%減らすことができる。
【００２８】
本開示の態様によれば、大きなダミーMTJを備えた端部ダミーセルは、MTJパターンの均一性が破損している大規模メモリアレイ308の周囲に配置され得る。多数の端部ダミーセルは、アレイサイズ全体を著しく増加させることなく、端部でのMTJパターンの均一性を保証するために配置し得る。
【００２９】
本開示の様々な態様によれば、信号分配線または回路のためのユニットレイアウトは、アクティブビットセルの整数倍の寸法を有する。このことはサブアレイにわたってメモリパターンの均一性を中断することなく、信号分配回路の内部にダミーMTJを配置する。これらのダミー要素は、アクティブメモリ要素と同じサイズを有する。
【００３０】
本開示の態様によれば、端部でのマクロローディング効果を補正するために、大きなサイズのダミーメモリ要素を備えたダミービットセルを各サブアレイの中のアクティブビットセルの周りに配置することは必要ではない。大きなメモリアレイにわたってパターンの均一性が維持されるので、これらのダミービットセルは必要ではない。本開示によって、各サブアレイの中のアクティブビットセルの周りからこれらの大きなサイズのダミービットセルを除去することは、チップサイズをより小さくすることにつながり得る。しかしながら、ダミービットセルは、たとえばトランジスタのダミーとして使用するためなど、他の目的のために配置され得る。この場合、ダミービットセルの中のダミーメモリ要素は、アクティブメモリ要素と同じ寸法を有する。
【００３１】
大きなメモリアレイの端部のアクティブメモリ要素は、依然としてマクロローディング効果による影響を受ける。したがって、ダミーメモリ要素は依然として大きなアレイの端部に配置されなければならない。チップのサイズを実質的に増加させることなく、多数のダミーメモリ要素の線を配置することができる。これらのダミーメモリ要素のサイズは、アクティブメモリ要素のサイズと等しいか、またはそれより大きいものであり得る。
【００３２】
図4は、本開示の一態様による大規模メモリを形成する方法400を示すフローチャートである。方法400は、ブロック402で、メモリアレイの中で隣接する均一サイズのビットセルのパターンを形成することと、ブロック404で、いくつかのビットセルの占有面積と一致するパターンで占有面積を有する信号分配回路を形成することとを含む。例示的な一実施形態では、方法400はまた、ブロック406で、メモリアレイの周囲に展開するいくつかの端部ダミーセルを形成することも含む。
【００３３】
図5は、本開示の実施形態を有利に使用できる例示的なワイヤレス通信システム500を示すブロック図である。例示のために、図5は、3つの遠隔ユニット520、530および550ならびに2つの基地局540を示している。ワイヤレス通信システムがこれよりも多くの遠隔ユニットおよび基地局を有してもよいことが、認識されよう。遠隔ユニット520、530および550は、ICデバイス525A、525Cおよび525Bを含み、これらは開示済みのMRAMを含む。基地局、スイッチングデバイスおよびネットワーク機器など、他のデバイスも開示済みMRAMを含み得ることが認識されよう。図5は、基地局540から遠隔ユニット520、530および550への順方向リンク信号580、ならびに遠隔ユニット520、530および550から基地局540への逆方向リンク信号590を示す。
【００３４】
図5では、遠隔ユニット520は携帯電話として示され、遠隔ユニット530はポータブルコンピュータとして示され、遠隔ユニット550はワイヤレスローカルループシステム内の固定ロケーション遠隔ユニットとして示されている。たとえば、遠隔ユニットは、携帯電話、ハンドヘルドパーソナル通信システム(PCS)ユニット、個人情報端末のようなポータブルデータユニット、GPS対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メータ読取り機器のような固定ロケーションデータユニット、またはデータもしくはコンピュータ命令の記憶もしくは取り出しを行う任意の他のデバイス、またはそれらの任意の組合せであってよい。図5は、本開示の教示に従った遠隔ユニットを示すが、本開示は、これらの例示的な図示されたユニットには限定されない。本開示の実施形態は、MRAMを含む任意のデバイスにおいて適切に使用されてもよい。
【００３５】
図6は、上記で開示したMRAMなど、半導体コンポーネントの回路設計、レイアウト設計、および論理設計のために用いられる、設計用ワークステーションを示すブロック図である。設計用ワークステーション600は、オペレーティングシステムソフトウェア、支援ファイル、および、CadenceまたはOrCADのような設計用ソフトウェアを含むハードディスク601を含む。設計用ワークステーション600はまた、回路610の設計またはMRAMを有するパッケージングされた集積回路のような半導体コンポーネント612の設計を容易にするために、ディスプレイを含む。記憶媒体604が、回路設計610または半導体コンポーネント612を有形に記憶するために提供される。回路設計610または半導体コンポーネント612は、GDSIIまたはGERBERのようなファイルフォーマットで、記憶媒体604に記憶され得る。記憶媒体604は、CD-ROM、DVD、ハードディスク、フラッシュメモリ、または他の適切なデバイスであってよい。さらに、設計用ワークステーション600は、記憶媒体604からの入力を受け入れ、または記憶媒体604に出力を書き込むための、駆動装置603を含む。
【００３６】
記憶媒体604に記録されるデータは、論理回路構成、フォトリソグラフィマスクのためのパターンデータ、または、電子ビームリソグラフィのような連続書込ツールのためのマスクパターンデータを、特定することができる。データはさらに、論理シミュレーションと関連付けられたタイミングダイヤグラムまたはネット回路のような、論理検証データを含み得る。記憶媒体604にデータを提供すると、半導体ウェハを設計するためのプロセスの数が減少することで、回路設計610または半導体コンポーネント612の設計が容易になる。
【００３７】
ファームウェアおよび/またはソフトウェア実装形態の場合、これらの方法は、本明細書で説明する機能を実行するモジュール(たとえば、プロシージャ、関数など)によって実装されてもよい。本明細書で説明する方法を実施する際に、命令を有形に具現化する任意の機械可読媒体を使用してもよい。たとえば、ソフトウェアコードはメモリに記憶され、プロセッサユニットにより実行されてもよい。メモリは、プロセッサユニット内に実装されてもよく、またはプロセッサユニットの外部に実装されてもよい。本明細書では、「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのいずれかの種類を指し、特定の種類のメモリまたは特定の数のメモリ、またはメモリが記憶される媒体の特定の種類に何ら限定されない。
【００３８】
ファームウェアおよび/またはソフトウェアで実装する場合、機能は、コンピュータ可読媒体上に1つもしくは複数の命令またはコードとして記憶されてもよい。この例には、データ構造によって符号化されたコンピュータ可読媒体、およびコンピュータプログラムによって符号化されたコンピュータ可読媒体が含まれる。コンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の使用可能な媒体であってもよい。限定ではなく、例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROM、または他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気記憶デバイス、あるいは所望のプログラムコードを命令またはデータ構造の形で記憶するのに使用することができ、かつコンピュータからアクセスすることのできる任意の他の媒体を含んでよく、本明細書で使用する場合、ディスク(diskおよびdisc)には、コンパクトディスク(CD)、レーザディスク、光ディスク、デジタル多用途ディスク(DVD)、フレキシブルディスク、およびブルーレイディスクが含まれ、ディスク(disk)は通常、データを磁気的に再生し、一方、ディスク(disc)はデータをレーザによって光学的に再生する。上記の組合せも、コンピュータ可読媒体の範囲内に含めるべきである。
【００３９】
命令および/またはデータは、コンピュータ可読媒体上に記憶されるのに加えて、通信装置に含まれる伝送媒体上の信号として提供されてもよい。たとえば、通信装置は、命令およびデータを示す信号を有する送受信機を含み得る。命令およびデータは、1つまたは複数のプロセッサに特許請求の範囲において概説する機能を実施させるように構成される。
【００４０】
特定の回路について説明したが、当業者には、本開示を実施する上で開示された回路のすべてが必要とされるわけではないことが理解されよう。さらに、本開示に対する注目を維持するためにある公知の回路については説明していない。
【００４１】
本開示およびその利点について詳しく説明したが、添付の特許請求の範囲によって規定される本開示の技術から逸脱することなく、本明細書において様々な変更、代用および改変を施せることを理解されたい。たとえば、「上」および「下」などの関係語が、基板または電子デバイスに関して使用される。もちろん、基板または電子デバイスが逆転した場合には、上は下に、下は上になる。さらに、横向き、上および下は、基板または電子デバイスの側面を指すことがある。さらに、本出願の範囲は、本明細書において説明したプロセス、機械、製造、物質組成、手段、方法、およびステップの特定の実施形態に限定されるものではない。当業者には本開示から容易に理解されるように、本明細書で説明した対応する実施形態と実質的に同じ機能を実行する、または実質的に同じ結果を実現する、現存するまたは今後開発されるプロセス、機械、製造、物質組成、手段、方法、またはステップを、本開示に従って利用してもよい。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、物質組成、手段、方法、またはステップを範囲内に含むものである。
【符号の説明】
【００４２】
110、140、160  ビットセル
112  磁気トンネル接合(MTJ)
114  固定層
116  トンネリング層
118  自由層
120  電圧源
122、124  読取り選択トランジスタ
126  ワード線選択トランジスタ
202  大規模メモリアレイ
204  サブアレイ
302  大規模メモリアレイ
304  サブアレイ
306  信号分配回路
310  ビットセル
312  ダミービットセル
314  アクティブビットセル
308  大規模メモリアレイ
400  方法
402、404、406  ブロック
500  ワイヤレス通信システム
520、530、550  遠隔ユニット
525A、525C、525B  ICデバイス
540  基地局
580  順方向リンク信号
590  逆方向リンク信号
600  設計用ワークステーション
601  ハードディスク
603  駆動装置
604  記憶媒体
610  回路
612  半導体コンポーネント
【図１】
2013539917.tif 000003
【図２】
2013539917.tif 000004
【図３】
2013539917.tif 000005
【図４】
2013539917.tif 000006
【図５】
2013539917.tif 000007
【図６】
2013539917.tif 000008
【手続補正書】
【提出日】平成24年8月8日(2012.8.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
隣接する均一サイズのビットセルのパターンと、
前記均一サイズのビットセルの整数倍の占有面積と一致する占有面積を備えた領域を有するように構成された信号分配回路とを備えるメモリアレイ。
【請求項２】
前記隣接する均一サイズのビットセルが、前記信号分配回路の占有面積の外部に複数のアクティブビットセルを備える請求項1に記載のメモリアレイ。
【請求項３】
前記アクティブビットセルの各々の中で構成された抵抗メモリ要素を備える請求項2に記載のメモリアレイ。
【請求項４】
前記アクティブビットセルの各々の中で構成された磁気トンネル接合を備える請求項2に記載のメモリアレイ。
【請求項５】
前記隣接する均一サイズのビットセルが、前記信号分配回路の占有面積内に複数のダミービットセルを備える請求項2に記載のメモリアレイ。
【請求項６】
前記信号分配回路が前記アクティブビットセルに結合される請求項2に記載のメモリアレイ。
【請求項７】
前記信号分配回路が、前記パターンの第1の寸法で展開するワード線ストラップを備える請求項1に記載のメモリアレイ。
【請求項８】
前記信号分配回路が、前記パターンの第2の寸法で展開する少なくとも1つの基板タイを備える請求項1に記載のメモリアレイ。
【請求項９】
前記メモリアレイの周囲に展開する複数の端部ダミーセルをさらに備える請求項1に記載のメモリアレイ。
【請求項１０】
前記端部ダミーセルが、複数の前記均一サイズのビットセルを備える請求項9に記載のメモリアレイ。
【請求項１１】
前記端部ダミーセルが、前記均一サイズのビットセルよりも大きいビットセルを備える請求項9に記載のメモリアレイ。
【請求項１２】
磁気ランダムアクセスメモリ(MRAM)に統合される請求項1に記載のメモリアレイ。
【請求項１３】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも1つに統合される請求項1に記載のメモリアレイ。
【請求項１４】
メモリアレイの中で隣接する均一サイズのビットセルのパターンを形成するステップと、
前記均一サイズのビットセルの整数倍の占有面積と一致するパターンの占有面積を有する領域の中で信号分配回路を形成するステップとを備える方法。
【請求項１５】
メモリアレイの周囲に展開する複数の端部ダミーセルを形成するステップをさらに備える請求項14に記載の方法。
【請求項１６】
前記端部ダミーセルを複数の前記均一サイズのビットセルとして形成するステップを備える請求項15に記載の方法。
【請求項１７】
前記端部ダミーセルを前記均一サイズのビットセルよりも大きいビットセルとして形成するステップを備える請求項15に記載の方法。
【請求項１８】
前記メモリアレイを磁気ランダムアクセスメモリ(MRAM)に統合するステップを備える請求項14に記載の方法。
【請求項１９】
前記メモリアレイを、携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも1つに統合するステップを備える請求項14に記載の方法。
【請求項２０】
メモリアレイの中で隣接する均一サイズのビットセルのパターンを形成し、
前記均一サイズのビットセルの整数倍の占有面積と一致するパターンの占有面積を有する領域の中で信号分配回路を形成するステップとからなる方法。
【請求項２１】
前記メモリアレイを、携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも1つに統合するステップをさらに備える請求項20に記載の方法。
【請求項２２】
メモリアレイの中で隣接する均一サイズのビットセルのパターンを形成するための手段と、
前記均一サイズのビットセルの整数倍の占有面積と一致するパターンの占有面積を有する領域の中で信号分配回路を形成するための手段とを備える装置。
【請求項２３】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも1つに統合される請求項22に記載の装置。
【国際調査報告】
2013539917.tif 000009
2013539917.tif 000010