(57)【要約】  本発明は、半導体基板の１つの領域において、少なくとも１つのプロセス性能パラメータが決定される１つのプロセスステップまたは一連のプロセスステップに、半導体基板を暴露するステップと、レーザ照射パラメータを有するレーザをその領域に照射するステップとを含む半導体デバイスを製造する方法であって、照射パラメータは少なくとも１つのプロセス性能パラメータに基づいて決定されることを特徴とする方法に関する。【選択図】図２
2013513959.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の１つの領域において、少なくとも１つのプロセス性能パラメータが決定される１つのプロセスステップまたは一連のプロセスステップに、前記半導体基板を暴露するステップと、 
前記領域に、レーザ照射パラメータを有するレーザを照射するステップと
を含む半導体デバイスを製造する方法であって、
前記照射パラメータが前記少なくとも１つのプロセス性能パラメータに基づいて決定されることを特徴とする方法。
【請求項２】
請求項１に記載の方法において、前記少なくとも１つのプロセス性能パラメータが、寸法的、形態的、あるいは電気的パラメータ、またはそれらの組合せを含むことを特徴とする方法。
【請求項３】
請求項２に記載の方法において、前記少なくとも１つの性能パラメータが基板内非均一性パラメータを含むことを特徴とする方法。
【請求項４】
請求項２〜３のいずれか一項に記載の方法において、前記少なくとも１つのプロセス性能パラメータが基板間非均一性パラメータを含むことを特徴とする方法。
【請求項５】
請求項４に記載の方法において、前記半導体基板の少なくとも２つの領域が照射され、各領域に対して前記照射パラメータが別々に決定されることを特徴とする方法。
【請求項６】
請求項５に記載の方法において、別々に決定された照射パラメータで各領域を照射する前に、予め共通の照射パラメータで前記各領域を照射することを特徴とする方法。
【請求項７】
請求項１〜６のいずれか一項に記載の方法において、前記少なくとも１つのプロセス性能パラメータおよび前記照射パラメータが、各領域に対して連続して決定されることを特徴とする方法。
【請求項８】
請求項１〜６のいずれか一項に記載の方法において、前記少なくとも１つのプロセス性能パラメータの転送されたパターンに基づいて、照射パラメータのパターンが決定されることを特徴とする方法。
【請求項９】
請求項８に記載の方法において、前記半導体の１つの領域を照射するステップの後に、前記領域において、少なくとも１つのプロセス性能パラメータが決定される１つのプロセスステップまたは一連のプロセスステップに、前記半導体基板を暴露するステップを行い、前記転送されたパターンが前記少なくとも１つのプロセス性能パラメータの推定パターンであることを特徴とする方法。
【請求項１０】
請求項１〜９のいずれか一項に記載の方法において、前記照射パラメータがデバイスＣＤによって決定されることを特徴とする方法。
【請求項１１】
請求項１〜１０のいずれか一項に記載の方法において、前記照射パラメータが、前記領域中で達成されるべきドーパント濃度および活性ドーパント濃度によって決定されることを特徴とする方法。
【請求項１２】
請求項１〜１１のいずれか一項に記載の方法において、前記照射パラメータが、前記領域中で達成されるべきひずみおよび緩和の程度によって決定されることを特徴とする方法。
【請求項１３】
請求項１〜１２のいずれか一項に記載の方法において、前記照射パラメータが堆積層の厚さによって決定されることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザ照射の使用により半導体デバイスを製造する方法に関する。
【背景技術】
【０００２】
半導体処理において、半導体デバイスを製造する従来の方法は、半導体デバイスを得るために、堆積、リソグラフィ、エッチング、イオン注入などのような一連のプロセスステップを含む。
【０００３】
そのような一連のプロセスステップの各プロセスステップは、プロセスの性能およびまたはその限界を示す特定のプロセス性能パラメータによって特定される。例えば、イオン注入ステップは、注入ドーズ量、注入深さ、注入エネルギー、注入ドーパント濃度、活性ドーパント濃度、欠陥密度および、抵抗率またはシート抵抗によって、他のものの中から特定することができる。さらに、すべてのプロセスステップはある程度のプロセスばらつきを起こすため、言及したパラメータはすべて、その等価のウェハ内均一性パラメータおよびウェハ間均一性パラメータを有する。
【０００４】
半導体処理における一般的な問題は、たとえすべてのプロセスステップを最小のプロセス性能ばらつきで行っても、一連のプロセスステップは、得られる半導体デバイスの割合が仕様内にない、または信頼性の低い電子性能を示すような、累積プロセス性能ばらつきが起こり、歩留りが低下する。
【０００５】
上記の問題を解決する試みでは、プロセスツールメーカーおよびプロセスエンジニアが、できるだけプロセス性能ばらつきを排除することにより、できるだけ確実にすべての個々のプロセスツールまたはステップを、最適なウェハ内均一性および最適なウェハ間繰返し精度で行う努力をしている。
【０００６】
プロセス許容範囲がプロセス能力の限界を超え続けている限り、上記の解決策は論理的でうまく行うことができる。プロセス許容範囲とは、プロセスにおける特性ランダム変動を述べるために統計的プロセス制御で用いられる技術用語、言いかえれば体系的変化の、できるだけ多数の原因が排除された場合のプロセス性能である。
【０００７】
しかしながら、さらに一般的な問題は、継続的にデバイスの寸法が縮小されているため、プロセスパラメータ許容範囲が引き続き狭くなっていることである。これらの性能パラメータ許容範囲は、プロセス限界すなわち、プロセスツールが可能なものにより近づくため、いわゆるパラメトリック歩留り損失によって起こる歩留り損失がますます重要になっている。このことは、テクノロジーノード（形状サイズ）の関数として、「古典的な」欠陥で制限される歩留まりおよび形状で制限される歩留まりを示す図１で説明する。この図から、欠陥関連の歩留り損失と比較して、パラメトリック歩留り損失の重要性が高くなっていることが明らかである。
【０００８】
さらに、すべての系統的なプロセス性能ばらつきが排除されるプロセスは、一般にまだ小さいが非常に予測不能のプロセス性能ばらつきを示し、その結果、準ランダムのウェハ内均一性パラメータおよびウェハ間均一性パラメータのままとなる。
【０００９】
まだ残る別の問題は、一般に、プロセスツールは最良のウェハ内均一性を考慮して最適化されるため、最良のウェハ間均一性を考慮してプロセスステップを最適化するのは、はるかにより難しく、一方、ウェハ内均一性パターンはウェハによって非常に異なる可能性がある。
【００１０】
上記の欠点を考えると、第１の目的として、特にプロセス許容範囲がプロセス能力の限界を越えて要求される場合、パラメトリック歩留り損失を減少させる能力を提供する、半導体デバイスを製造する方法が明らかに必要である。
【００１１】
さらに、本発明の目的は、予測不能のプロセス性能ばらつきによる準ランダムのウェハ内均一性パラメータおよびウェハ間均一性パラメータを処理することができる、半導体デバイスを製造する方法を提供することである。
【００１２】
本発明のさらに他の目的は、ウェハ内均一性パラメータだけでなくウェハ間均一性パラメータに関しても最適化される、半導体デバイスを製造する方法を提供することである。
【００１３】
一般に、本発明の目的は、半導体デバイスの生産におけるプロセス歩留まりを増加させ、仕様から外れた、または信頼性の低い電子性能を示す、生産されたデバイスの数を最小化し、かつ、デバイス性能パラメータ分布を改善することである。
【００１４】
本発明は、照射パラメータが、前のプロセスステップまたは一連の前のプロセスステップの少なくとも１つのプロセス性能パラメータに基づいて決定される、レーザ照射を含む方法を提供することにより、上記の目的を達成する。
【発明の概要】
【００１５】
本発明は、少なくとも１つのプロセス性能パラメータが決定される１つのプロセスステップまたは一連のプロセスステップに半導体基板を暴露するステップと、半導体基板の１つの領域にレーザ照射パラメータを有するレーザを照射するステップとを含む半導体デバイスを製造する方法であって、照射パラメータが少なくとも１つのプロセス性能パラメータに基づいて決定されることを特徴とする方法に関する。
【図面の簡単な説明】
【００１６】
【図１】図１は、テクノロジーノードの関数として、集積回路設計における歩留まり問題を示す（情報元：香山氏／東芝）。
【図２】図２は、本発明による方法の一実施形態を示す。
【図３】図３は、本発明による方法の一実施例を概略的に示す。
【発明を実施するための形態】
【００１７】
本発明の第１の実施形態によれば、半導体基板の１つの領域において、少なくとも１つのプロセス性能パラメータが決定される１つのプロセスステップまたは一連のプロセスステップに半導体基板を暴露するステップと、その領域にレーザ照射パラメータを有するレーザを照射するステップとを含む半導体デバイスを製造する方法であって、照射パラメータが少なくとも１つのプロセス性能パラメータに基づいて決定されることを特徴とする方法を提供する。
【００１８】
１つのプロセスステップまたは一連のプロセスステップの少なくとも１つのプロセス性能パラメータを決定することよって（図２（ａ））、かつ、そのプロセス性能パラメータに基づいて照射パラメータを決定することによって（図２（ｂ））、許容範囲より高い、または低いプロセス性能パラメータ値を有する領域を、対応する目標パラメータ値を達成するために、レーザ照射の暴露により補償することができる。明らかに、これによりプロセス歩留まりは増加し、仕様から外れた、または信頼性の低い電子性能を示す、生産されたデバイスの数を最小にすることができる。
【００１９】
本発明の別の利点は、既に許容範囲内にある微調整プロセス性能パラメータに使用することができ、それによってデバイス性能パラメータ分布を改善できることである。
【００２０】
さらに、本発明による方法は、パラメトリック歩留り損失を減少させる能力を有してもよい。特に、プロセスパラメータ許容範囲がプロセス能力の限界を越えて要求される場合、補償してそれらの許容範囲に達成させるためにレーザ照射を使用してもよい。
【００２１】
１つまたは複数のプロセス性能パラメータに基づいて照射パラメータを決定する、さらに別の利点は、予測不能のプロセス性能ばらつきも補償できることである。
【００２２】
半導体基板のレーザ照射は、再結晶化およびまたはドーパントの活性化を行うための、非晶質シリコンの熱アニーリングのような用途でよく知られている。この技術は、半導体デバイスの１つまたは複数の箇所への１つまたは複数のアニーリングプロセスを含み、半導体デバイスのアニーリング部分の１つまたは複数の望ましい特性に基づいてプロセスを変える方法について記述している米国特許出願公開第２００４／０１１５９３１号明細書の実施例で示すように、高速局所熱処理を可能にすることによって従来の加熱プロセスに対して著しい利点がある。しかしながら、別のプロセスステップのプロセス性能ばらつき、または一連のプロセスステップの累積プロセス性能ばらつきに基づいて、半導体基板の１つの領域上に適用されるべき照射パラメータを決定することは、決して最新技術で示唆されなかった。
【００２３】
波長、エネルギーおよびパルス持続時間のようなレーザの照射パラメータは、１つのプロセスステップまたは一連のプロセスステップの、１つまたは複数のプロセス性能パラメータに基づいて決定されるように、適用される。これは、好ましくはレーザの出力エネルギーおよびまたはパルス長を調節することにより行ってもよい。例えば、レーザがエキシマレーザの場合、気体放電に印加する電圧を変更してもよい。
【００２４】
照射パラメータは加熱温度、温度バジェット、照射される領域の加熱深度または溶融深度に直接影響を及ぼし、それによって、照射される領域の物理的、寸法的、形態的または電気的な特性に直接的または間接的に影響を及ぼし、制限されたプロセス能力またはプロセス性能ばらつきを補償する能力を提供する。
【００２５】
本発明において、半導体基板の照射される領域は、ドープされていないシリコン、ドープされたシリコン、注入シリコン、結晶シリコン、非晶質シリコン、シリコンゲルマニウム、ゲルマニウム窒化物、窒化ガリウムおよび炭化珪素のようなＩＩＩ−Ｖ化合物半導体など、半導体用途に適したいかなる材料であってもよい。しかし、これらに限定されない。
【００２６】
本発明の実施形態では、使用されるレーザは、その波長、エネルギーおよびパルス持続時間が十分に半導体基板を加熱およびまたは溶融するために使用できるいかなるレーザでもよく、好ましくはエキシマレーザ、そしてさらに好ましくはキセノン塩化物エキシマレーザである。
【００２７】
レーザは、近紫外線領域で照射してもよく、３０８ｎｍの波長を有することがより好ましい。
【００２８】
レーザ照射は、気中エネルギー密度が０，１から６Ｊ／ｃｍ２、好ましくは０．２から３Ｊ／ｃｍ２であり、伝達パルスエネルギーが１から５０ジュールである、パルスレーザ照射であってもよい。高エネルギーレーザを使用することにより、各レーザパルスで広面積の処理を行うことができる。
【００２９】
パルス持続時間は、５０から２５０ナノ秒であってもよい。
【００３０】
レーザビームスポットサイズは、例えば、レーザビーム経路にある可変孔を使用することにより、可変ビームスポット倍率を備えた光学システムを使用することにより、またはそれらを組合せて使用することにより、照射対象の領域サイズに適合または一致させることもできる。
【００３１】
少なくとも１つのプロセス性能パラメータは、寸法的、形態的または電気的なパラメータ、またはそれらの組合せを含んでもよい。
【００３２】
寸法パラメータは、基板厚さ、堆積速度、エッチング速度、注入深さ、ゲート長およびその等価の均一性パラメータであってもよく、しかしこれらに限定されない。
【００３３】
形態パラメータは、結晶度、粒度、欠陥密度、格子定数、ひずみレベル、緩和程度およびその等価の均一性パラメータであってもよく、しかしこれらに限定されない。
【００３４】
電気パラメータは、注入密度、注入ドーズ量、ドーパント濃度、活性ドーパント濃度、抵抗率、シート抵抗およびその均一性パラメータであってもよく、しかしこれらに限定されない。
【００３５】
本発明による一実施形態では、少なくとも１つの性能パラメータが基板内非均一性パラメータを含んでもよい。
【００３６】
本発明による特定の実施形態では、少なくとも１つの性能パラメータが基板間非均一性パラメータを含んでもよい。
【００３７】
基板間非均一性パラメータに基づいて照射パラメータを決定することによって、半導体基板上の分布、すなわち分散パターンにおける両基板のプロセスパラメータばらつきと、基板間プロセスパラメータばらつきの大きさが、処理前に明瞭に考慮される。そのことによって、レーザ照射プロセスは、基板寸法よりはるかに小さい寸法尺度で適合され、別々に決定された照射パラメータだけでなく、１つの領域内の微調整プロセス性能パラメータで各基板領域を照射する能力を与える。
【００３８】
本発明による実施形態では、別々に決定された照射パラメータで各領域を照射する前に、予め共通の照射パラメータで各領域を照射することができる、半導体デバイスを製造する方法が提供される。
【００３９】
本発明による別の実施形態では、各領域において、少なくとも１つのプロセス性能パラメータおよび照射パラメータを連続して決定してもよい。この場合、レーザ照射装置がそれ自体、１つの領域のプロセス性能パラメータ値を測定する手段と、その領域の１組の照射パラメータを決定する計算手段とを含むことが好ましい。
【００４０】
あるいは、さらに図２で示すように、照射パラメータのパターンは、少なくとも１つのプロセス性能パラメータ値の転送されたパターンに基づいて決定されてもよい。半導体基板の１つの領域当たりに少なくとも１つのプロセス性能パラメータ値を含む、そのようなパターンは、各領域に対する少なくとも１組の照射パラメータを決定するための計算手段を含むレーザ照射装置へ、全体としてパターンを転送する専用計測装置によって測定されるのが好ましい。
【００４１】
本発明による方法の特定の実施形態では、半導体基板の１つの領域に照射するステップの後、その領域において、少なくとも１つのプロセス性能パラメータが決定される１つのプロセスステップまたは一連のプロセスステップに、半導体基板を暴露するステップを行い、転送されたパターンは少なくとも１つのプロセス性能パラメータの推定パターンである。そのような実施形態を実施例２で示す。
【００４２】
本発明の方法は、半導体基板、そのような基板およびデバイスを製造するために使用されてもよく、例えば堆積プロセスばらつきによって起きた、許容範囲から外れている１つの領域中の結晶度を、その領域を再結晶させることにより補償することと、例えば注入によって起きた、許容範囲から外れている１つの領域中の欠陥密度を、その領域を再結晶させることにより補償することと、許容範囲から外れている１つの領域中のひずみを加熱により補償し、それによってその領域中の緩和を修正することと、許容範囲から外れている１つの領域中の活性ドーパント濃度を、その領域を加熱することにより補償することと、寸法パラメータばらつきにより許容範囲から外れているデバイスパラメータ（例えば、しきい電圧）を、さらに適切な活性ドーパント濃度を適応させることにより補償することと（実施例１参照）、シリコン光デバイスの光学特性の変化を補償することと、珪素化プロセスばらつきを補償するために、局所拡散によって接触している合金組成を変更することなどに、本発明の方法を適用してもよい。
【実施例】
【００４３】
実施例１
本発明の特定の実施例を下記に示す。
【００４４】
図３に示すように、半導体デバイスのゲートは、一連のプロセス、すなわち、リソグラフィ、ドライエッチを含むゲート画定、イオン注入によるドーピング、剥離および洗浄によって形成される。最後に、ゲート長の臨界寸法を決定するためにＣＤ測定を行う。
【００４５】
２つの重要な半導体デバイスパラメータは、しきい電圧（ＶＴＯ）および駆動電流（ＩＤＳＡＴ）である。ＶＴＯは、多数のパラメータ、特にゲート長および様々なドーピング濃度の変化に敏感であり、ゲート長は、プリントされた臨界寸法（ＣＤ）および、一連のゲート形成プロセスステップのプロセスばらつきによるＣＤ損失に直接依存する。
【００４６】
ＶＴＯに影響を及ぼすドーピング濃度は、注入されたドーズ量およびアニーリング条件に直接依存するため、ゲートＣＤのばらつきはレーザ照射条件を適切に変えることにより補償することができ、それによって、適切な活性ドーパント濃度を適応させる。
【００４７】
実施例２
実施例１に記載した方法の代替として、前のＣＤ測定に基づいて、次のレーザドーパント活性化によってゲートＣＤのばらつきを補償し、ゲートＣＤのばらつきも、その後のゲート堆積プロセスばらつきの推定に基づいて、ゲートを形成する前にｎ−およびｐ−ウェル領域におけるレーザドーパント活性化によって補償してもよい。
【図１】
2013513959.tif 000003
【図２】
2013513959.tif 000004
【図３】
2013513959.tif 000005
【国際調査報告】
2013513959.tif 000006
2013513959.tif 000007
2013513959.tif 000008