(57)【要約】  本発明は、単結晶インゴットの製造方法およびこれによって製造されたウェハに関する。本発明の単結晶インゴットの製造方法は、ルツボにインゴットを引き上げながら成長させる段階と、前記インゴットを冷却させる段階とを含む単結晶インゴットの製造方法において、前記インゴットを引き上げる段階で、インゴットの引上速度は８０nm未満の空孔が生成するように設定され、前記インゴットを１０００〜１２００℃の区間で冷却させる場合、前記インゴットの冷却速度は、前記８０nm未満の空孔が８０nm以上の空孔に成長できるように徐冷させることを特徴とする。【選択図】図１
2013522157.tif 000002
【特許請求の範囲】
【請求項１】
ルツボにインゴットを引き上げながら成長させる段階と、前記インゴットを冷却させる段階とを含む単結晶インゴットの製造方法において、
前記インゴットを引き上げる段階で、インゴットの引上速度は８０nm未満の空孔(vacancy)が生成するように設定され、
前記インゴットを１０００〜１２００℃の区間で冷却させる場合、前記インゴットの冷却速度は、前記８０nm未満の空孔が８０nm以上の空孔に成長できるように徐冷させることを特徴とする単結晶インゴットの製造方法。
【請求項２】
前記インゴットの引上速度は、０.７〜０.９０mm/min範囲に設定されることを特徴とする請求項１に記載の単結晶インゴットの製造方法。
【請求項３】
前記インゴットを冷却させる段階で、前記インゴットの中心部とエッジ部での冷却速度(℃/cm)の差が３℃/cm以下であることを特徴とする請求項１に記載の単結晶インゴットの製造方法。
【請求項４】
前記インゴットの中心部と前記エッジ部での冷却速度(℃/cm)は、それぞれ３０℃/cm以下であることを特徴とする請求項３に記載の単結晶インゴットの製造方法。
【請求項５】
前記ルツボと前記インゴットの間に放熱板をさらに備えることを特徴とする請求項３に記載の単結晶インゴットの製造方法。
【請求項６】
前記放熱板の全体面積を１００％とした場合、その内部の断熱材(Insulator)が占める割合が１０〜７０％範囲として設定されることを特徴とする請求項５に記載の単結晶インゴットの製造方法。
【請求項７】
前記放熱板の全体面積を１００％とした場合、その内部の断熱材(Insulator)が占める割合が１０〜７０％範囲として設定され、前記インゴットの中心部とエッジ部の冷却速度差が３℃/cm以下に制御されることを特徴とする請求項５に記載の単結晶インゴットの製造方法。
【請求項８】
ウェハの半径方向に均一なBMD(Bulk Micro Defect)レベルを示し、１０μｍ以上のDZ(Denuded zone)を含むことを特徴とするウェハ。
【請求項９】
前記ウェハは１１ppma以上の酸素濃度を有することを特徴とする請求項８に記載のウェハ。
【請求項１０】
前記ウェハは半径方向に対して４０％以上を占める８０〜２００nmの大きさの空孔を含むことを特徴とする請求項８に記載のウェハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単結晶インゴットの製造方法およびこれによって製造されたウェハに関する。
【背景技術】
【０００２】
最近、半導体デバイスの製造プロセスは、高集積化プロセスの低温化によって低温プロセス中に酸素析出核が十分に成長せず、BMD(Bulk Micro Defect)形成に制限を受けることになる。このため、低温デバイスの製造プロセスでは、ウェハに十分なIG(Intrinsic Gettering)能力を与えることが困難であった。
【０００３】
ここで、BMDは、シリコン単結晶の成長過程で成長履歴による点欠陥および酸素がシリコン単結晶に含まれることになる。このように含まれた酸素は、半導体素子の製造工程で加えられる熱によって、酸素沈殿物に成長することになるが、この酸素沈殿物は、シリコンウェハの強度を補強してIGサイトとして作用するなどの有益な特性と、半導体素子の漏洩電流および不良を誘発する有害な特性を示す。
【０００４】
従って、従来技術では、所定のBMD形成にはウェハ表面から深さ方向に酸素沈殿物が存在しないDZ(Denuded zone)層を一定深さまで形成していた。
【０００５】
これにより、十分なBMD濃度を得るために窒素や炭素のような第３元素をドーピング(doping)することで、点欠陥濃度制御によるBMD濃度を増加しようとする試みがあった。しかし、このような方法は、BMDレベルを増加させるには有効であるが、半導体製造会社が要求する他の品質特性、例えば、MCDL(minority-carrier diffusion length)などのような品質の変化を誘発し、炭素の場合、適正レベル以上ドーピングすると漏洩電流の原因となる。特に、BMD濃度上昇によるDZ層の確保が難しく、高温熱処理などの追加工程が必要となるので、生産性低下による製造コストの上昇は避けられない。
【０００６】
また、従来技術では、BMD濃度を制御する他の方法として、初期酸素濃度のレベルを調節する。しかし、これも要求される酸素濃度に対するBMD濃度の場合、所定の酸素濃度を超過する限界がある。
【０００７】
また、他の例として、従来技術では前記BMDおよびDZ層を制御すると共に、ウェハ表面領域のGOIが優秀な無欠陥ウェハとして製造する場合、引上速度の低下による生産性低下が避けられない問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、均一な空孔欠陥の分布を有し、半導体デバイス工程に要求されるDZまたはBMDレベルの制御によって、結果的に優秀なデバイス収率を実現できる単結晶インゴットの製造方法およびこれによって製造されたウェハを提供しようとする。
【課題を解決するための手段】
【０００９】
本発明の単結晶インゴットの製造方法は、ルツボにインゴットを引き上げながら成長させる段階と、前記インゴットを冷却させる段階とを含む単結晶インゴットの製造方法において、前記インゴットを引き上げる段階で、インゴットの引上速度は８０nm未満の空孔が生成するように設定され、前記インゴットを１０００〜１２００℃の区間で冷却させる場合、前記インゴットの冷却速度は、前記８０nm未満の空孔が８０nm以上の空孔に成長できるように徐冷させることを特徴とする。
【００１０】
また、本発明のウェハは、ウェハの半径方向に均一なBMDレベルを示し、１０μｍ以上のDZを含むことを特徴とする。
【発明の効果】
【００１１】
本発明の単結晶インゴットの製造方法およびこれによって製造されたウェハによれば、結晶および半径方向の熱履歴の均一度を増加させてインゴットを成長させ、切断してウェハとして加工すると、徐冷効果により形成された空孔欠陥は、拡散および凝集によってウェハの半径方向に均一に分布する。
【００１２】
また、本発明によれば、このような徐冷効果による点欠陥制御によって、GOIの収率を改善できるだけでなく、BMD形成のために追加的な熱処理工程なしに酸素析出物の制御が可能で、半導体デバイス工程に要求されるDZまたはBMDレベルの制御によって、結果的に優秀なデバイス収率を実現できる。
【図面の簡単な説明】
【００１３】
【図１】実施例および比較例に係るウェハのBMDレベルの例示図である。
【図２】比較例に係るウェハのGOI特性の例示図である。
【図３】比較例に係るウェハのGOI特性の例示図である。
【図４】実施例に係るウェハのGOI特性の例示図である。
【図５】実施例に係るウェハのGOI特性の例示図である。
【図６】実施例に係る単結晶の製造方法における熱履歴曲線および冷却速度曲線を示す図である。
【図７】実施例に係る単結晶の製造方法における熱履歴曲線および冷却速度曲線を示す図である。
【図８】実施例に係る単結晶の製造方法によって製造されたウェハの点欠陥分布図である。
【図９】実施例に係る単結晶の製造方法によって製造されたウェハの点欠陥分布図である。
【図１０】実施例に係る単結晶の製造方法によって製造されたウェハのDZレベルの例示図である。
【図１１】実施例に係る単結晶の製造方法によって製造されたウェハの中心部(Center)と外周部(Edge)のNSMD(Near Surface Micro Defect)データを示す図である。
【発明を実施するための形態】
【００１４】
実施例の説明において、各層(膜)、領域、パターンまたは構造物が基板、各層(膜)、領域、パッドまたはパターンの「上」または「下」に形成されると記載される場合、「上」と「下」は「直接」または「他の層を介して」形成されるものを全部含む。また、各層の上または下に対する基準は、図面を基準として説明する。図面における各構成要素の大きさは、説明の便宜を図って誇張されることがあり、実際適用される大きさを意味するものではない。
【００１５】
（実施例）
本発明は、均一な空孔欠陥の分布を有し、半導体デバイス工程に要求されるDZまたはBMDレベルの制御によって、結果的に優秀なデバイス収率を実現できる単結晶インゴットの製造方法およびこれによって製造されたウェハを提供しようとする。
【００１６】
半導体デバイス工程のナノレベルの微細化に伴い、特にGOI特性を改善するために、シリコン単結晶成長時の引上速度によりV(vacancy)領域とI(interstitial)領域に区分され、両領域の間にOSF(Oxidation Induced Stacking Fault)を基準として、原子の不足と余剰が存在しない無欠陥領域が存在することになる。従来では、このようなGOI特性に影響を与える空孔欠陥、OSF、過剰点欠陥による転位ループなどの影響を無くす目的で、無欠陥領域で成長したシリコン単結晶ウェハが製造された。しかし、これは均一な品質を得るための制御が難しいだけでなく、引上速度の低下により生産性低下が避けられなかった。
【００１７】
また、IG能力と密接な関係があるBMDレベルは、初期酸素濃度によって決定されるが、既存では低酸素濃度で高いBMDを得るために追加的な熱処理工程が不可欠だった。
【００１８】
一方、デバイスに応じた多様な要求によるBMDレベルを合わせるためには、特定領域の酸素濃度でBMDを抑制する必要が出てきたが、従来技術ではBMDを向上させる方法はあったが、抑制する技術は殆どなく、一部低温プロセスによってBMDを抑制する効果があるが、これもまた追加的な熱処理は不可欠だった。
【００１９】
従って、本発明の単結晶インゴットの製造方法およびこれによって製造されたウェハによれば、問題となり得る点欠陥のレベルをはやい引上速度と結晶冷却熱履歴の制御(Slow cooling)により、GOIに影響を与える臨界スモールサイズ(critical small size)の空孔欠陥の密度および大きさを拡散と凝集によって、大きいサイズ(large size)に成長させることで、高い生産性とGOI特性を改善でき、新しい技術のBMD抑制技術をインシチュー(in-situ)で行うことができるようにすることで、多様なデバイスで要求するBMDレベルにおいて、窒素や炭素のような第３元素のドーピングや追加的な熱処理工程なしにBMD濃度制御を可能とし、ウェハの半径方向に均一な点欠陥を有するウェハの製造を可能にすることで、製造コストを大幅に下げることができ、半導体デバイスの収率を向上させることができる。
【００２０】
本発明の単結晶インゴットの製造方法およびこれによって製造されたウェハによれば、シリコン単結晶成長時の引上速度は、酸素積層欠陥リングがインゴットの周辺または外側に存在するようにし、成長する結晶熱履歴において、特に空孔が生成して成長する温度区間である約１,０００℃〜１,２００℃の温度区間が徐冷できるようにホットゾーンを構成し、冷却条件を調節してインゴット半径方向の熱履歴の均一度を増加させてインゴットを成長させ、切断してウェハとして加工すると、徐冷効果により形成された空孔欠陥は拡散および凝集によって成長し、ウェハの半径方向に均一に存在することになる。
【００２１】
GOI(Tox、測定時Siウェハ上に載せられる酸化膜の厚さで、約１２０Å基準)に影響を与える空孔欠陥の大きさは約１０〜８０nmレベルであるが、本発明によれば、当該の大きさの空孔濃度が多い場合、GOIフェイル(fail)を多量に誘発することが分かった。
【００２２】
一方、GOI測定時Toxが多様で、例えば約１００Å〜１２０Å基準である。これは、Toxが変わると(例えば、７５Åまたは２００Åなど)、影響を与える空孔サイズ(vacancy size)も変わる可能性があることを意味し、厚いほど空孔サイズはより大きくなる必要があり、薄いほどサイズは小さい方に変わる。
【００２３】
従来では、このようなGOIフェイルを防止するために空孔欠陥を無くす方向に改善されたが、本発明はGOIのキラーサイズ(killer size)を選別してこれを制御することで、例えば空孔密度は引上速度で調節し、誘発された点欠陥に対し結晶熱履歴の徐冷効果により空孔を成長させることで、従来の５０％以上の１０〜８０nmレベルに分布した空孔の大きさを、ウェハの半径方向に対して少なくとも４０％以上を８０nmないし２００nmに制御する場合、GOI特性が改善されることを確認した。
【００２４】
また、本発明により開始された高速成長および結晶熱履歴制御による徐冷効果を適用したシリコンウェハは、点欠陥濃度および大きさ変化により既存のシリコンウェハと違う特性を示すが、特にBMDの場合、半径方向に粗大な空孔欠陥と空孔欠陥内部に形成された酸素析出物との反応により、同一初期酸素濃度より低いBMDを形成することができる。これは、要求される酸素濃度、例えば１０〜１９ppma、好ましくは１１〜１８ppma、より好ましくは１２〜１７ppmaのような高酸素濃度のシリコンウェハの場合、BMDのレベルが高過ぎてDZ層の確保が難しくなり、これは後の熱処理のような追加工程を必要とし、製造コスト上昇を避けられない。
【００２５】
図１は、実施例および比較例に係るウェハのBMDレベルの例示図で、図２、図３は、比較例１、比較例２に係るウェハのGOI特性の例示図で、図４、図５は、実施例１、実施例２に係るウェハのGOI特性の例示図である。
【００２６】
図２ないし図５おいて、灰色または点で示された部分は、GOI特性が悪くて不良(fail)処理されたものであり、実施例１、２の場合(図４、図５)が、比較例１、２(図２、図３)の場合に比べて収率が高いことを確認できる。
【００２７】
比較例１は、従来一般的なカスプ(Cusp)磁場システムで成長したシリコンウェハとして、結晶中心部(Center)と外周部(Edge)の徐冷なしに、かつ中心部と外周部の温度勾配の差を約３０℃以上維持した状態および初期酸素濃度が約１３ppmaのシリコンウェハに対し示されたBMDレベルおよびGOI(TZDB)結果として、初期酸素濃度対するBMDレベルは比例するが過度なBMD形成を示し、半径方向に不均一でかつ小さいサイズ(small size)の空孔欠陥によって、GOI収率が低いことが分かる。
【００２８】
比較例２は、徐冷効果なしに高速引上によるBMDレベルおよびGOI特性に対する結果として、比較例１と同一な条件下で、約１３ppmaの初期酸素濃度を得るように制御し、結晶の徐冷効果なしに高速引上速度により点欠陥密度のみが高くなったシリコンウェハの場合、BMD挙動は比較例１と等しく、GOI収率に影響を与える小さ過ぎるサイズの空孔欠陥の生成によって、GOI収率はより悪化することが分かる。
【００２９】
実施例１、２は、結晶熱履歴制御により、徐冷効果と空孔欠陥の成長によって達成されたBMDレベルの制御およびGOIの結果である。
【００３０】
実施例によれば、高速引上による点欠陥生成と結晶の熱履歴制御による徐冷効果によって得られた約１１ppmaのシリコンウェハの場合、BMDレベルが比較例１、２よりそのレベルが低下することが分かり、これは徐冷効果により成長した空孔によって、初期酸素濃度に対して適切に制御されることが分かり、十分な徐冷効果により生成された空孔は、拡散および凝集による成長によって、GOIフェイルに影響を及ぼさないサイズに成長したことを証明する結果である。
【００３１】
図６および図７は、実施例に係る単結晶の製造方法における熱履歴曲線および冷却速度曲線を示す図である。
【００３２】
実施例の効果を達成するために、結晶熱履歴制御のための徐冷効果は、結晶の冷却速度、特にCOP形成区間を通る際、約１,２００℃ないし約１,０００℃を通過する結晶熱履歴の冷却速度(△T)が少なくとも約３０℃/cm以下とした場合、上記実施例１、２と同一な結果を示す。
【００３３】
図８および図９は、実施例に係る単結晶の製造方法によって、結晶の熱履歴が制御されて製造されたウェハの点欠陥分布図である。
【００３４】
上記実施例１、２によって製造されたシリコンウェハの点欠陥分布およびBMD分布から分かるように、半径方向に空孔濃度が均一に分布していることを確認できる。
【００３５】
図８および図９は、従来技術の引上速度による点欠陥を発生させた後、徐冷をしていない点欠陥の比較例１、比較例２と、実施例によって高速引上速度による点欠陥発生を誘発すると共に、徐冷効果による点欠陥の拡散および凝集のような成長によって結晶成長をした場合の点欠陥の分布を表している。
【００３６】
図８および図９で示すように、比較例１、２の小さいサイズの点欠陥が、実施例によって欠陥の分布が右側に変わることを確認できるが、このような結果を基に小さいサイズ、例えば１０〜８０nmの点欠陥が拡散、凝集により大きいサイズ、例えば８０〜２００nmに成長し、酸素との反応によりBMDのレベルが抑制されることを既に確認しており、GOI結果からもフェイルに影響を与える臨界サイズ(critical small size)を制御することで、GOI収率が改善されることを確認した。
【００３７】
図１０は、実施例に係る単結晶の製造方法によって製造されたウェハのDZレベルの例示図である。即ち、図１０は実施例により製造されたシリコンウェハにおいて、追加熱処理工程なしに制御されたDZレベルを表わすものである。
【００３８】
実施例により製造されたシリコンウェハは、半径方向に均一なBMDレベルを示し、かつ適正レベル以上のDZ確保が可能であるので、半導体デバイス工程においてIG能力の確保と共に、パターン認識のための十分なDZが確保されることを確認できる。
【００３９】
【表１】
2013522157.tif 000003
表１は、比較例と実施例１、２の工程条件および結果を整理したものである。
【００４０】
具体的に、約１０００℃〜１２００℃区間に対して、実施例で提案されたシリコン単結晶の成長時の結晶の中心部とエッジ部におけるそれぞれの冷却速度とその差を表１に示した。
【００４１】
従来(比較例)の場合、冷却速度が速く、中心とエッジ部の冷却速度差が大きくなることが分かり、点欠陥分布図で示すように、特にエッジ部のはやい冷却速度に起因して発生した点欠陥が十分に成長できず微細なサイズで残ることになり、その結果密度が下がることが分かり、ウェハの半径方向に不均一な分布によって、DZまたはBMDのような品質特性が不均一な結果を招いた。
【００４２】
一方、実施例１、２のように徐冷効果による結晶は、結晶全体的な冷却速度が徐々に進行し、かつ中心部とエッジ部の冷却速度差が小さく、発生した点欠陥が拡散および成長する十分な時間を与えることで、ウェハの半径方向に均一な分布を有すると共に、適正レベルのDZを確保し、かつBMDレベルの制御が可能であることを見せている。
【００４３】
次に、実施例に基づいて、中心とエッジの冷却速度差を適正範囲に制御するための工程上の方法を説明する。
【００４４】
実施例によれば、PS(引上速度)を調整して空孔を生成させる際、PSを約０.７〜０.９０mm/minの範囲に設定することができ、この場合速度が速いほど空孔の生成が多くなる。
【００４５】
一方、PSを上記範囲に設定する場合、８０nm未満の小さいサイズの空孔が多くなりかえってGOIに悪影響を与えることになるので、実施例は所定の温度区間で冷却速度を下げて徐冷を行うことになる。
【００４６】
例えば、放熱板、例えばノップ(NOP)内部の断熱材の設計変更によって、単結晶成長装置(Grower)の内部、即ちインゴット周辺を熱くし、窮極的に約１０００℃〜１２００℃区間で徐冷させることで、結晶内の空孔の拡散、凝集、および成長により大きいサイズ、例えば８０〜２００nmの大きさに制御が可能となる。
【００４７】
この時、実施例によれば、９００℃区間では酸素積層欠陥リング(OISF、oxidation-induced stacking fault ring)という酸素析出物の形成温度区間があるので、この区間では急冷(Fast cooling)される必要があり、これはOISFまたGOIに悪影響を与えるので単純に徐冷する場合、１０００℃〜１２００℃の結晶熱履歴だけでなく９００℃区間まで影響を受けることになり、OISF形成によりGOIフェイルが誘発されることがある。
【００４８】
従って、実施例は放熱板、例えばノップの全体面積を１００％とし、内部の断熱材(Insulator)が占める割合を約１０〜７０％範囲に設定することで、即ち放熱板内部の空間を約９０〜３０％範囲に設定することで、結晶全体的な冷却速度が徐々に進行され、かつ中心部とエッジ部の冷却速度差が小さいので、発生した点欠陥が拡散および成長する十分な時間を与えることで、ウェハの半径方向に均一な分布を有すると共に、適正レベルのDZを確保しかつBMDレベルの制御が可能である。
【００４９】
一方、放熱板で断熱材が占める割合が１０％以下になると、結晶成長時にフラワー(Flower)などのような異常成長が現れ、７０％以上になると、結晶内の空孔がほとんどの小さいサイズで残ることになり、効果が弱まる問題がある。
【００５０】
図１１は、実施例に係る単結晶の製造方法によって製造されたウェハの中心部と外周部のNSMDデータを示す図である。
【００５１】
図１１に示すように、実施例に係る単結晶の製造方法によって製造された実施例１、２は、比較例より中心部と外周部のNSMDが均一であることが分かる。
【００５２】
本発明に係る単結晶インゴットの製造方法およびこれによって製造されたウェハによれば、結晶および半径方向の熱履歴の均一度を増加させてインゴットを成長させ、切断してウェハとして加工すると、徐冷効果により形成された空孔欠陥は、拡散および凝集によってウェハの半径方向に均一に分布する。
【００５３】
また、本発明によれば、このような徐冷効果による点欠陥制御によって、GOIの収率を改善できるだけでなく、BMD形成のために追加的な熱処理工程なしに酸素析出物の制御が可能で、半導体デバイス工程に要求されるDZまたはBMDレベルの制御によって、結果的に優秀なデバイス収率を実現できる。
【００５４】
以上の実施例で説明された特徴、構造、効果などは、少なくとも１つの実施例に組合せることができ、必ず１つの実施例に限定されるものではない。また、各実施例に例示した特徴、構造、効果などは、当業者であれば、別の実施例に組合せたり変形して実施可能であり、このような組合と変形も本発明の範囲内に含まれるものであると解釈されるべきである。
【００５５】
また、以上では実施例を中心に本発明を説明したが、これは例示であり、本発明はこれらの実施例に限定されるものではなく、当業者であれば、本発明の本質的な特性を逸脱しない範囲で、以上に例示されていない多様な変形と応用が可能であることは自明である。例えば、実施例に具体的に開示された各構成要素は、変形して実施可能であり、このような変形と応用に係る差異点も、添付された特許請求の範囲の範囲内に含まれるものであると解釈されるべきである。
【産業上の利用可能性】
【００５６】
本発明は、単結晶インゴットの製造方法およびこれによって製造されたウェハに関する。
【００５７】
本発明の単結晶インゴットの製造方法およびこれによって製造されたウェハによれば、結晶および半径方向の熱履歴の均一度を増加させてインゴットを成長させ、切断してウェハとして加工すると、徐冷効果により形成された空孔欠陥は、拡散および凝集によってウェハの半径方向に均一に分布する。
【００５８】
また、本発明によれば、このような徐冷効果による点欠陥制御によって、GOIの収率を改善できるだけでなく、BMD形成のために追加的な熱処理工程なしに酸素析出物の制御が可能で、半導体デバイス工程に要求されるDZまたはBMDレベルの制御によって、結果的に優秀なデバイス収率を実現できる。
【図１】
2013522157.tif 000004
【図２】
2013522157.tif 000005
【図３】
2013522157.tif 000006
【図４】
2013522157.tif 000007
【図５】
2013522157.tif 000008
【図６】
2013522157.tif 000009
【図７】
2013522157.tif 000010
【図８】
2013522157.tif 000011
【図９】
2013522157.tif 000012
【図１０】
2013522157.tif 000013
【図１１】
2013522157.tif 000014
【国際調査報告】
2013522157.tif 000015
2013522157.tif 000016