(57)【要約】  本発明は、基板（３１）と、該基板（３１）上に配置され相互に並列接続された少なくとも２つのパワー半導体スイッチ（３２）と、該パワー半導体スイッチと第１の給電電圧電位とを接続するための少なくとも１つの中間回路端子（Ｔ＋ａ；Ｔ＋ｂ；Ｔ＋ａｂ）と、該パワー半導体スイッチ（３２）と第２の給電電圧電位とを接続するための少なくとも２つの中間回路端子（Ｔ−ａ，Ｔ−ｂ）と、を有するパワー半導体モジュールに関する。両給電電圧電位のうち１つは負であり、他方は正である。
2013504999.tif 000002
【特許請求の範囲】
【請求項１】
・基板（３１）と、
・前記基板（３１）上に配置され相互に並列接続された少なくとも２つのパワー半導体スイッチ（３２）と、
・前記パワー半導体スイッチと第１の給電電圧電位とを接続するための少なくとも１つの中間回路端子（Ｔ＋ａ；Ｔ＋ｂ；Ｔ＋ａｂ）と、
前記パワー半導体スイッチ（３２）と第２の給電電圧電位とを接続するための少なくとも２つの中間回路端子（Ｔ−ａ，Ｔ−ｂ）と
を有する、パワー半導体モジュールであって、
両給電電圧電位のうち１つは負であり、他方は正である、
パワー半導体モジュール。
【請求項２】
前記基板（３１）はＤＣＢセラミック基板である、
請求項１記載のパワー半導体モジュール。
【請求項３】
前記パワー半導体スイッチ（３２）は、ＩＧＢＴ半導体チップまたはＭＯＳＦＥＴ半導体チップまたはＭＣＴ半導体チップとして構成されている、
請求項１または４記載のパワー半導体モジュール。
【請求項４】
前記パワー半導体モジュール（３０）は相電圧端子（３４）を有し、
前記パワー半導体モジュール（３０）は直流交流変換器として構成されている、
請求項１から３までのいずれか１項記載のパワー半導体モジュール。
【請求項５】
正の給電電圧電位を有する中間回路端子（Ｔ＋）と、負の給電電圧電位を有する中間回路端子（Ｔ−）とが相互に直接隣接して前記基板（３１）上に配置されている、
請求項１から４までのいずれか１項記載のパワー半導体モジュール。
【請求項６】
請求項１から５までのいずれか１項記載のパワー半導体モジュール（３０）と、
給電線（２）を介して前記パワー半導体モジュール（３０）の中間回路端子（Ｔ＋，Ｔ−）に電気的に接続された少なくとも１つの中間回路キャパシタ（１）と
を有する、パワー半導体回路装置であって、
各中間回路端子（Ｔ＋，Ｔ−）ごとに専用の給電線が設けられており、
前記給電線は、前記中間回路キャパシタ（１）から前記パワー半導体モジュール（３０）まで繋がっている
ことを特徴とする、パワー半導体回路装置。
【請求項７】
前記パワー半導体モジュール（３０）に、正の電位を有する中間回路端子（Ｔ＋）と、負の電位を有する中間回路端子（Ｔ−）とが直接隣接して配置されており、
前記中間回路端子に接続された前記給電線（２）同士が可能な限り平行に、前記中間回路キャパシタ（１）まで敷設されている、
請求項６記載のパワー半導体回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー半導体モジュールと、パワー半導体回路装置とに関する。
【０００２】
先行技術
ハイブリッド車または電気自動車の駆動装置には通常、回転磁界機が使用され、この回転磁界機は直流交流変換器に接続されて動作する。この直流交流変換器は、インバータと称されることも多い。直流交流変換器は、パワー半導体スイッチの形態の半導体素子を含む少なくとも１つのパワー半導体モジュールを有する。以下、このパワー半導体スイッチを略してパワースイッチと称する。このパワースイッチはたとえば、ＭＯＳＦＥＴ（metal oxide semiconductor field-effect transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはＭＣＴ（MOS Controlled Thyristor）等であり、パワースイッチは通常、フリーホイールダイオードとともに使用される。モジュール内部の適切な接続により、個別スイッチ、ハーフブリッジ、フルブリッジまたはチョッパ等である種々の回路構成を実現することができる。個々のパワースイッチは通常、半導体チップの形態で構成され、複数の半導体チップが基板上に、通常はＤＣＢセラミック基板上に配置される。それぞれの回路構成に必要なダイオードは、上述のようなパワースイッチチップに集積するか、または別個のダイオードチップとして構成することができる。また、一部を集積することも可能である。
【０００３】
とりわけハイブリッド車において使用される場合に、中間回路電圧および相電流に関して直流交流変換器に課される要求を所要寿命にわたって満たせるようにするためには、複数のパワースイッチを相互に並列接続しなければならない。その際には、このパワースイッチの並列接続は１つのパワー半導体モジュール内で実施できるので、基板上に複数の相互に並列接続されたパワースイッチが配置される。この構成の代わりに代替的に、それぞれ１つの基板と該基板上に配置された複数のパワースイッチとを有する複数のパワー半導体モジュールを相互に並列接続することもできる。
【０００４】
パワー半導体モジュールの並列接続の利点は、相互に分離された複数の転流電流回路が形成され、このことにより過電圧ピークが低減することである。しかし、とりわけ１ｋＨｚを超えるスイッチング周波数の場合には、複数の相互に並列接続されたパワー半導体モジュールの同期駆動制御は困難になる。というのも、制御線路の接触抵抗が、とりわけ寿命の増大とともに変化し、場合によってはこの変化は各制御線路ごとに異なり、このことにより、個々の半導体チップのスイッチング時の時間差がますます拡大する。
【０００５】
しかし、１つのモジュール内に複数の相互に並列接続されたパワースイッチが設けられたパワー半導体モジュールの開発では、特別な問題も生じる。
【０００６】
転流回路内のインダクタンスにより、パワースイッチに過電圧ピークが発生する。個々のパワースイッチの最大阻止電圧は制限されているので、過電圧が過度に大きいとパワースイッチが破壊してしまう。パワースイッチのチップ面と、場合によっては別個のダイオードのチップ面積とを最大限に活用できるようにするためには、転流回路におけるインダクタンスを可能な限り小さく抑えなければならない。この転流回路におけるインダクタンスは、そのつど転流回路の転流電流が包囲しなければならない面積に近似的に比例する。
【０００７】
さらに、モジュールの基板上に個々のパワースイッチが電気的に非対称的に配置され、この電気的に非対称的な配置により個々のパワースイッチまでの距離がそれぞれ異なると、個々のパワースイッチのスイッチオンおよび／またはスイッチオフが同時に行われないかまたは同期しなくなってしまう。その結果、個々のパワースイッチの間で負荷の分布が不均質になり、この負荷の不均質な分布により、個々のパワースイッチに過負荷がかかり、ひいては最終的には、パワー半導体モジュールの寿命が短縮してしまう。
【０００８】
さらには、ダイオードの配置が電気的に非対称的になっていると、パワースイッチの遮断直後には電流はダイオードに均等に分配されず、このことにより個々のダイオードに過負荷がかかる。極端なケースでは、１つのダイオードのみが短時間にわたって、すなわち転流過程の直後に、相互に並列接続されたすべてのパワースイッチの全電流を引き受けることになることもある。この問題は、パワーダイオードが約７５℃未満で負の温度係数を有することによってさらに鮮明になる。このようなパワーダイオードの負の温度係数により、低温の場合には、すでにスイッチングによって比較的大きな負荷がかかっている１つのダイオードに流れる電流が、定常動作中でも、他の並列接続されたダイオードに流れる電流よりさらに高くなってしまう。最後に、ダイオードが電気的に非対称的に配置されることによっても、パワー半導体モジュールの寿命が短くなってしまう。
【０００９】
過電圧ピークに起因するパワースイッチチップの破壊を回避するためには、基本的に２つのアプローチが存在する。１つのアプローチとしては、パワースイッチチップの阻止電圧を上昇させることができ、他方のアプローチとしては、転流回路におけるインダクタンスを低減させることができる。阻止電圧の上昇は技術的な制限により、パワースイッチチップにおける損失の上昇の原因となり、ひいては、直流転流変換器の仕様が同じである場合、阻止電圧の上昇により所要チップ面積が大きくなってしまうので、通常は、転流回路におけるインダクタンスを低減させる試みが行われる。
【００１０】
過電圧ピークの大きさは、転流電流により形成される面により決定され、ひいては、その大部分が転流回路のインダクタンスによって決定される。図１は、転流回路の簡単な等価回路図である。同図では、この転流回路の基本的な寄生インダクタンスを等価インダクタンスで示す。この寄生インダクタンスは、中間回路キャパシタ１におけるインダクタンスＬｚｋ１およびＬｚｋ２、該中間回路キャパシタ１とパワー半導体モジュール３との間の給電線２のインダクタンスＬｖｅｒｂ１およびＬｖｅｒｂ２、および、パワー半導体モジュール３内のインダクタンスＬｍｏｄｕｌ１およびＬｍｏｄｕｌ２とから成る。これらすべてのインダクタンスの和が、転流電流回路によって形成される面の面積に近似的に比例する。
【００１１】
ＤＥ４２４０５０１Ａ１から、高速のスイッチング過程に起因する電圧ピークを低減するために正の電流端子および負の電流端子がそれぞれ少なくとも２つの部分端子によって形成される、パワー半導体回路が公知である。この少なくとも２つの部分端子は、相互に密に隣接して、相互に平行に設けられている。
【００１２】
発明の開示
本発明は、基板と少なくとも２つのパワー半導体スイッチとを有するパワー半導体モジュールに関し、該２つのパワー半導体スイッチは該基板上に配置されており、かつ相互に並列接続されている。前記基板は、有利にはＤＣＢセラミック基板である。前記パワー半導体スイッチは、有利にはＩＧＢＴ半導体チップまたはＭＯＳＦＥＴ半導体チップまたはＭＣＴ半導体チップとして構成されている。さらに本発明では、前記パワー半導体スイッチと第１の給電電圧電位とを接続するための少なくとも１つの中間回路端子と、該パワー半導体と第２の給電電圧電位とを接続するための少なくとも２つの中間回路端子とが設けられている。前記第１の給電電圧電位および前記第２の給電電圧電位のいずれか１つは負であり、他方は正である。その際には、前記パワー半導体モジュールは任意の数の別の回路素子を有することができる。この別の回路素子はとりわけダイオードであり、この別の回路素子をパワースイッチチップに集積するか、または別個の半導体チップとして構成することができる。また、一部をパワースイッチチップに集積することも可能である。個々のスイッチング素子の接続により、パワー半導体モジュールはたとえば、個別スイッチ、ハーフブリッジ、フルブリッジまたはチョッパを含むことができる。
【００１３】
複数の相互に並列接続されたパワースイッチを有する従来のパワー半導体モジュールはそれぞれ、中間回路の第１の正の給電電圧電位を有する１つの中間回路端子と、該中間回路の第２の負の給電電圧電位を有する１つの中間回路端子とを有する。これらの中間回路端子のうち少なくとも１つの中間回路端子を少なくとも２つの部分端子に分割することにより、少なくとも２つの端子対が得られる。電流は、インダクタンスが最も低い経路に流れるので、上述の少なくとも２つの端子対によって少なくとも２つの分離された転流回路が得られ、前記電流は個々の転流回路に分割される。Ｎ個の部分端子に分割すると、この分割に相応してＮ個の分離された転流回路が得られる。このようにして、各転流回路の個々のインダクタンスに流れる電流は、元の転流電流の１／Ｎ倍のみとなる。転流回路インダクタンスが等しいと仮定すると、以下の数式にしたがって、パワー半導体モジュール内で個々のパワースイッチにおいて生じる過電圧は１／Ｎに低減する：
ＵＰ＝ＬＭｏｄｕｌ・ｄＩ／ｄｔ
前記端子のうち少なくとも１つを少なくとも２つの部分端子に分割することにより、個々のパワースイッチチップと、少なくとも１つの中間回路キャパシタを有する中間回路との接続の平衡性が改善される。パワースイッチの対称的な駆動制御を決定づける、パワースイッチのエミッタ端子またはソース端子に生じる電圧オフセットは、転流過程中の高速の電流変化により引き起こされ、この電圧オフセットは上述の構成により、理想的には完全に消去することができる。このように電圧オフセットが消去されることにより、従来技術から公知のようなパワー半導体モジュールと比較して、個々のパワースイッチの駆動制御の同期性を簡単に著しく向上させ、ひいては個々のパワースイッチのチップ面の活用を簡単に著しく向上させることができる。
【００１４】
さらに、個々の転流電流路が分離されることにより、パワースイッチが遮断されたときに、相互に並列接続されたダイオードが引き継ぐ電流が均質になるのが保証され、個々のダイオードに過負荷がかかるのが回避される。
【００１５】
本発明の１つの実施形態では、正の給電電圧電位を有する中間回路端子と、負の給電電圧電位を有する中間回路端子とが直接隣接して、基板上に配置される。その際には、両中間回路端子を相互に可能な限り近接して配置することにより、端子対によって生じるインダクタンスが低減されるようにする。その際には電圧耐性が制限要因となり、電圧耐性は、両端子間に絶縁膜を使用することによってさらに上昇させることもできる。
【００１６】
本発明はさらに、給電線を介して本発明のパワー半導体モジュールの中間回路端子と少なくとも１つの中間回路キャパシタとが電気的に接続されている、パワー半導体回路装置にも関する。その際には、各中間回路端子にそれぞれ専用の給電線が設けられ、各専用の給電線は中間回路キャパシタからパワー半導体モジュールまで繋がっている。
【００１７】
前記パワー半導体モジュールの有利な実施形態では、該パワー半導体モジュールにそれぞれ、正の電位を有する中間回路端子と、負の電位を有する中間回路端子とが直接隣接して配置されており、これらの中間回路端子に接続された給電線は可能な限り平行に、前記中間回路キャパシタまで敷設されている。このようにして、給電線によって生じるインダクタンスも低減させることができる。
【００１８】
図面を参照した以下の説明から、本発明の別の構成および利点を導き出すことができる。
【図面の簡単な説明】
【００１９】
【図１】転流回路の簡単な等価回路図であり、同図では、この転流回路の基本的な寄生インダクタンスを等価インダクタンスで示す。
【図２】本発明のパワー半導体モジュールの簡単な等価回路図である。
【図３】２つの正の給電電圧端子と２つの負の給電電圧端子とを有する本発明のパワー半導体モジュールの第１の実施形態の簡単な概略図である。
【図４】１つの正の給電電圧端子と２つの負の給電電圧端子とを有する本発明のパワー半導体モジュールの第２の実施形態の簡単な概略図である。
【図５】４つの正の給電電圧端子と４つの負の給電電圧端子とを有する本発明のパワー半導体モジュールの第３の実施形態の簡単な概略図である。
【図６】２つの正の給電電圧端子と３つの負の給電電圧端子とを有する本発明のパワー半導体モジュールの第４の実施形態の簡単な概略図である。
【００２０】
実施例の説明
図２は、直流交流変換器において使用するための本発明のパワー半導体モジュール２０の簡単な等価回路図である。同図ではパワー半導体モジュール２０は、Ｎ個の切換経路の並列接続体を含み、これらＮ個の各切換経路は、ハイサイドパワースイッチ２１−１〜２１−Ｎとローサイドパワースイッチ２２−１〜２２−Ｎとの直列回路から成り、各パワースイッチ２１および２２にはそれぞれダイオードが並列接続されている。各ハイサイドパワースイッチ２１の端子のうち、各ローサイドスイッチ２２と反対側の端子は、正の給電電圧電位に接続されている。ここでは２つの中間回路端子Ｔ＋ａおよびＴ＋ｂが設けられており、これらの端子のうち１つが有利には第１の外側の切換経路の領域においてコンタクトされ、図中の実施例では、端子Ｔ＋ｂが左側の外側の切換経路の領域においてコンタクトされる。それに対し、前記両端子のうち第２の端子は有利には、前記第１の切換経路から離れた外側の切換経路の領域においてコンタクトされ、図中の実施例では端子Ｔ＋ａが、右側の外側の切換経路の領域においてコンタクトされる。各ローサイドパワースイッチ２２の端子のうち、各ハイサイドパワースイッチ２１と反対側の端子は、負の給電電圧電位に接続されている。ここでは２つの中間回路端子Ｔ−ａおよびＴ−ｂが設けられており、これらの端子のうち１つも、有利には第１の外側の切換経路の領域においてコンタクトされ、図中の実施例では、端子Ｔ−ａが左側の外側の切換経路の領域においてコンタクトされる。それに対し、前記両端子のうち第２の端子は有利には、前記第１の切換経路から離れた外側の切換経路の領域においてコンタクトされ、図中の実施例では端子Ｔ−ｂが、右側の外側の切換経路の領域においてコンタクトされる。
【００２１】
ハイサイドスイッチ２１およびローサイドスイッチ２２と、これらの各スイッチに対応する各ダイオードとの間の端子は相互に接続されており、相端子２３を形成する。
【００２２】
このような接続により、モジュールインダクタンスＬＭｏｄｕｌ１ａ，ＬＭｏｄｕｌ１ｂ，ＬＭｏｄｕｌ２ａおよびＬＭｏｄｕｌ２ｂに流れる電流は半分１／２のみになる。したがって、従来技術から公知である、正の給電電圧電位と負の給電電圧電位とに対して中間回路端子を１つずつのみ有するパワー半導体モジュールと比較して、転流回路インダクタンスにおける電流は１／２に減少する。１次近似で、モジュールインダクタンスＬＭｏｄｕｌ１ａ，ＬＭｏｄｕｌ１ｂ，ＬＭｏｄｕｌ２ａおよびＬＭｏｄｕｌ２ｂの値が等しいと仮定すると、過電圧ピークもまた、上述の構成によって約１／２に減少する。
【００２３】
図３〜６に、本発明のパワー半導体モジュールの種々の実施形態を示す。同図では、ハーフブリッジパワー半導体モジュールを例として本発明を説明する。モジュール内部の接続については別の接続を選択することもでき、たとえば、別個のフリーホイールダイオードまたはチョッパモジュールを有するかまたは有さない個別スイッチモジュールや、フルブリッジモジュールを実現することもでき、モジュール内部の接続を変更しても、本発明に影響はない。
【００２４】
図３は、本発明のパワー半導体モジュール３０の第１の実施形態の簡単な概略図である。基板３１上に３つの電位面Ｔ＋，Ｔ−ないしは相が設けられている。前記基板３１は有利にはＤＣＢセラミック基板である。一例として選択したハーフブリッジモジュールによれば、相電位面の領域に、相互に並列接続されたＭ個のパワースイッチチップ３２−１１〜３２−Ｍ１と、これに対して設けられたＭ個のダイオードチップ３３−１１〜３３−Ｍ１とが設けられており、正の給電電圧電位を有する電位面Ｔ＋の領域には、Ｍ個の相互に並列接続されたパワースイッチチップ３２−１２〜３２−Ｍ２と、これに対して設けられたＭ個のダイオードチップ３３−１２〜３３−Ｎ２とが設けられている。各パワースイッチチップ３２のコレクタ側は、相電位面ないしは電位面Ｔ＋にはんだ付けされている。個々のチップ間の他の接続と、個々のチップと他の電位面との接続とは、図中にないボンディングワイヤを介して行われる。簡略化のため、パワースイッチチップに対する制御線路は図示していない。
【００２５】
パワー半導体モジュール３０の端子は、たとえば打ち抜きパターン部材によって実現される。その際には、相電位面に電気的に接続された相端子３４が設けられている。この相端子３４はたとえば、直流交流変換器の出力端を成すことができる。各電位面Ｔ−およびＴ＋はそれぞれ２つの中間回路端子Ｔ−ａおよびＴ−ｂ、ないしはＴ＋ａおよびＴ＋ｂに電気的に接続されており、これらの中間回路端子を介して、パワー半導体モジュール３０と少なくとも１つの中間回路キャパシタを有する中間回路とが接続可能であるように構成されている。その際には、各中間回路端子が、複数の相互に並列接続されたパワースイッチの外側の切換経路の領域に設けられ、かつ、正の給電電圧電位を有する中間回路端子と負の給電電圧電位を有する中間回路端子とが相互に直接隣接して基板３１上に配置されるように構成される。
【００２６】
従来技術から公知のように、パワー半導体モジュールが正の給電電圧と負の給電電圧とに対してそれぞれ中間回路端子を１つずつのみ有するように構成されている場合、モジュールの大部分に流れる全転流電流が同じ経路をとることになってしまう。このことは、以下の式
ＵＰ＝ＬＭｏｄｕｌ・ｄＩ／ｄｔ
にしたがって、個々のパワースイッチチップの電流路の結合が生じることにより、比較的高い過電圧ピークが発生する原因となる。さらに、転流過程の間に、パワースイッチのエミッタ端子および／またはソース端子において比較的大きな電位シフトが生じてしまう。このことにより、転流過程中には、各エミッタ端子ないしは各ドレイン端子ごとに電位が異なってくる。パワースイッチの駆動制御では、ゲートとエミッタないしはソースとの間の電圧が非常に重要であるため、上述のことは必然的に、パワースイッチのスイッチオン時点およびスイッチオフ時点が異なることに繋がり、ひいては、半導体チップにかかる負荷が不均質になることにも繋がる。この問題は、中間回路端子を複数の部分端子に分割し、この分割によって、分離された転流回路を生成することにより回避することができる。
【００２７】
図３には、並列接続体の外側の両切換経路に形成される２つの電流回路も、概略的かつ非常に簡略的に示す。同図では、２つの相互に磁気的に分離された電流路が形成されているのが明らかである。この効果により、転流回路におけるモジュールインダクタンスが一定であるという前提のもとで、上述の過電圧ピークの半減が実現される。さらに、前記中間回路端子と１つまたは複数の中間回路キャパシタとの結合が電気的に平衡状態にあることが前提条件とされている場合には、パワースイッチのエミッタ電位のシフトも同じになる。このことにより、パワースイッチのスイッチングをほぼ正確に同時に実現することができる。さらに極端な場合には、遮断時には、すべての相互に並列接続されたパワースイッチの電流が１つのダイオードのみによって引き継がれることがなくなり、分離された転流回路あたり少なくとも１つのダイオードによって引き継がれる。すなわち、図中の実施例では２つのダイオードによって引き継がれる。
【００２８】
図４に示された本発明の第２の実施形態のパワー半導体モジュールが、図３に示された実施形態と異なる点は、相互に隣接する２つの中間回路端子Ｔ＋ａおよびＴ＋ｂが機械的にまとめられて１つの共通の中間回路端子Ｔ＋ａｂが形成されていることである。同じ電圧電位を有し相互に隣接する中間回路端子をまとめる場合にも、有利には、各中間回路端子が、逆の給電電圧電位を有する中間回路端子に直接隣接して配置されるように留意すべきである。もちろん、モジュールおよび該モジュールの中間回路端子を適切に構成する場合には、負の電圧電位を有し相互に隣接する２つの中間回路端子を機械的にまとめることも可能である。同じ電圧電位を有し相互に隣接する２つより多くの中間回路端子をまとめることも可能である。
【００２９】
正の給電電圧に対する中間回路端子と負の給電電圧に対する中間回路端子とがそれぞれＮ個の部分端子に分割されている場合、相互に隣接する中間回路端子をまとめないと、Ｎ個の相互に分離された転流回路が得られ、これらの転流回路の各インダクタンスに流れる電流は、元の転流電流の１／Ｎ倍のみになる。中間回路端子を機械的にまとめることにより、両給電電圧電位のうち少なくとも１つに対してはＫ個の部分端子のみを有するがＮ個の相互に分離された転流回路を形成する、パワー半導体モジュールを実現することができる。ただし、Ｋ＜Ｎである。
【００３０】
図５に、本発明のパワー半導体モジュールの別の実施形態を示す。この実施形態では、図３に示された実施形態と異なり、給電電圧電位ごとに設けられる部分端子は２つではなく、給電電圧電位ごとに４つの部分端子Ｔ＋ａ〜Ｔ＋ｄおよびＴ−ａ〜Ｔ−ｄが設けられる。このことにより、パワースイッチの遮断時の過電圧ピークと、該パワースイッチの平衡のとれたスイッチングと、ダイオードの均質な電流引き継ぎとが、さらに改善される。図３の実施形態との相違点としてさらに、それぞれ２つの電位面Ｔ＋と相とが設けられる。しかし、このモジュール内部の構成は、本発明の実施可能性には重要でないため、図中にて選択した構成は基本的に、図面にて示すためのものである。
【００３１】
図６に示された実施形態が図５の実施形態と異なる点は、それぞれ相互に隣接する中間回路端子Ｔ＋ａおよびＴ＋ｂを機械的にまとめて１つの端子Ｔ＋ａｂを形成し、中間回路端子Ｔ−ｂとＴ−ｃとを機械的にまとめて１つの端子Ｔ−ｂｃを形成し、中間回路端子Ｔ＋ｃとＴ＋ｄとを機械的にまとめて１つの端子Ｔ＋ｃｄを形成することにより、最終的には、パワースイッチと負の給電電圧電位とを接続するための中間回路端子が３つとなり、パワースイッチと正の給電電圧電位とを接続するための中間回路端子が２つになることである。
【００３２】
２つの部分端子が設けられた図中の実施形態や、４つの部分端子が設けられた図中の実施形態の他にも、部分端子の数を他のすべての任意の数（１を上回る数）とすることもできる。
【００３３】
図面に示した本発明の実施形態では、中間回路端子はそれぞれ、パワー半導体モジュールの１つの面において引き出されている。その代わりに代替的に、モジュールの複数の異なる面において中間回路端子を引き出すこともできる。このことは単に、回路設計の問題に過ぎず、本発明の思想には関係ない。しかし、回路構成に決定的に影響するのは、１つまたは複数の中間回路キャパシタとの接続を可能な限り低インダクタンスで実現できることである。
【図１】
2013504999.tif 000003
【図２】
2013504999.tif 000004
【図３】
2013504999.tif 000005
【図４】
2013504999.tif 000006
【図５】
2013504999.tif 000007
【図６】
2013504999.tif 000008
【手続補正書】
【提出日】平成24年6月22日(2012.6.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
・基板（３１）と、
・前記基板（３１）上に配置され相互に並列接続された少なくとも２つのパワー半導体スイッチ（３２）と、
・前記パワー半導体スイッチと第１の給電電圧電位とを接続するための少なくとも１つの中間回路端子（Ｔ＋ａ；Ｔ＋ｂ；Ｔ＋ａｂ）と、
・前記パワー半導体スイッチ（３２）と第２の給電電圧電位とを接続するための少なくとも２つの中間回路端子（Ｔ−ａ，Ｔ−ｂ）と
を有する、パワー半導体モジュールであって、
両給電電圧電位のうち１つは負であり、他方は正である、
パワー半導体モジュール。
【請求項２】
前記基板（３１）はＤＣＢセラミック基板である、
請求項１記載のパワー半導体モジュール。
【請求項３】
前記パワー半導体スイッチ（３２）は、ＩＧＢＴ半導体チップまたはＭＯＳＦＥＴ半導体チップまたはＭＣＴ半導体チップとして構成されている、
請求項１または２記載のパワー半導体モジュール。
【請求項４】
前記パワー半導体モジュール（３０）は相電圧端子（３４）を有し、
前記パワー半導体モジュール（３０）は直流交流変換器として構成されている、
請求項１から３までのいずれか１項記載のパワー半導体モジュール。
【請求項５】
正の給電電圧電位を有する中間回路端子（Ｔ＋）と、負の給電電圧電位を有する中間回路端子（Ｔ−）とが相互に直接隣接して前記基板（３１）上に配置されている、
請求項１から４までのいずれか１項記載のパワー半導体モジュール。
【請求項６】
請求項１から５までのいずれか１項記載のパワー半導体モジュール（３０）と、
給電線（２）を介して前記パワー半導体モジュール（３０）の中間回路端子（Ｔ＋，Ｔ−）に電気的に接続された少なくとも１つの中間回路キャパシタ（１）と
を有する、パワー半導体回路装置であって、
各中間回路端子（Ｔ＋，Ｔ−）ごとに専用の給電線が設けられており、
前記給電線は、前記中間回路キャパシタ（１）から前記パワー半導体モジュール（３０）まで繋がっている
ことを特徴とする、パワー半導体回路装置。
【請求項７】
前記パワー半導体モジュール（３０）に、正の電位を有する中間回路端子（Ｔ＋）と、負の電位を有する中間回路端子（Ｔ−）とが直接隣接して配置されており、
前記中間回路端子に接続された前記給電線（２）同士が平行に、前記中間回路キャパシタ（１）まで敷設されている、
請求項６記載のパワー半導体回路装置。
【国際調査報告】
2013504999.tif 000009
2013504999.tif 000010
2013504999.tif 000011
2013504999.tif 000012
2013504999.tif 000013
2013504999.tif 000014