(57)【要約】  本発明は、タイミングコントローラ及びそれを備える液晶ディスプレイを提供する。ここで、タイミングコントローラは、入力した直列ビデオストリームデータを並列ビデオストリームデータに変換することに用いられるデータ変換モジュール１０と、並列ビデオストリームデータを保存することに用いられるメモリ３０を含み、メモリ３０に接続され、所定のクロック信号を生成し、所定のクロック信号による制御で、並列ビデオストリームデータを出力することに用いられる出力モジュール５０を更に含む。本発明の技術案を採用し、従来技術におけるタイミングコントローラによるビデオストリームデータの出力レイトが入力に影響される問題を解決した。また、出力したビデオストリームデータがその自身の生成したクロック信号に制御されるため、従来技術におけるタイミングコントローラのロック時間が長いという問題を解決した。【選択図】図４
2013535026.tif 000002
【特許請求の範囲】
【請求項１】
入力された直列ビデオストリームデータを並列ビデオストリームデータに変換することに用いられるデータ変換モジュール１０と、
前記並列ビデオストリームデータを保存することに用いられるメモリ３０とを含むタイミングコントローラであって、
前記メモリ３０に接続され、所定のクロック信号を生成し、前記所定のクロック信号による制御で前記並列ビデオストリームデータを出力することに用いられる出力モジュール５０をさらに含むことを特徴とするタイミングコントローラ。
【請求項２】
前記出力モジュール５０は、
前記所定のクロック信号の周波数値を供給するクロック信号周波数供給回路と、
前記クロック信号周波数供給回路に接続され、前記所定のクロック信号の周波数値によって、前記所定のクロック信号を生成することに用いられる第１の位相ロックループ５３と、
前記メモリ３０及び前記第１の位相ロックループ５３に接続され、前記所定のクロック信号による制御で、前記並列ビデオストリームデータを含む差分出力信号を出力することに用いられる差分出力ユニット５５と
を含むことを特徴とする請求項１に記載のタイミングコントローラ。
【請求項３】
前記第１の位相ロックループ５３の出力端は、前記メモリ３０に接続され、前記メモリ３０に前記所定のクロック信号を供給することを特徴とする請求項２に記載のタイミングコントローラ。
【請求項４】
前記クロック信号周波数供給回路は、
前記第１の位相ロックループ５３に接続され、前記第１の位相ロックループ５３に基準クロック信号周波数値を供給する基準周波数供給ユニット５１１と、
前記第１の位相ロックループ５３に接続され、前記所定のクロック信号の周波数値を供給する周波数生成ユニット５１３と
を含むことを特徴とする請求項２又は請求項３に記載のタイミングコントローラ。
【請求項５】
前記所定のクロック信号の周波数値ｔｘ＿ｃｌｋは、式：ｔｘ＿ｃｌｋ＝ｋ＊ｏｓｃ＿ｃｌｋにより算出され、ここで、ｋは所定の比例係数値であり、ｏｓｃ＿ｃｌｋは前記基準クロック信号周波数値であることを特徴とする請求項４に記載のタイミングコントローラ。
【請求項６】
前記データ変換モジュール１０は、
入力された画素クロック信号を受信する差分信号入力ユニット１１と、
入力端が前記差分信号入力ユニット１１に接続され、前記画素クロック信号を受信し、多相クロック信号を生成して前記差分信号入力ユニット１１のクロック信号入力端に送信することに用いられる第２の位相ロックループ１３と、を含み、
ここで、前記差分信号入力ユニット１１が、前記直列ビデオストリームデータを受信し、前記多相クロック信号に基づいて前記並列ビデオストリームデータを生成することに用いられることを特徴とする請求項１乃至３のいずれかに記載のタイミングコントローラ。
【請求項７】
前記差分信号入力ユニット１１は、さらに前記多相クロック信号を前記メモリ３０に送信することに用いられることを特徴とする請求項６に記載のタイミングコントローラ。
【請求項８】
請求項１乃至７のいずれかに記載のタイミングコントローラを含むことを特徴とする液晶ディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイ分野に関し、特に、タイミングコントローラ及びそれを備える液晶ディスプレイに関する。
【背景技術】
【０００２】
タイミングコントローラ（ＴＣＯＮ：Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）は液晶ディスプレイ（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）モジュールにおける１つのチップであり、ビデオ信号処理装置（例えば、マルチメディアプロセッサ又は画像プロセッサ）からビデオストリームデータを受信し、ビデオストリームデータに対して序列化処理を行い、複数のソースドライバ（Ｓｏｕｒｃｅ  Ｄｒｉｖｅｒ）集積回路（ＩＣ）を駆動する駆動信号を形成することによって、ディスプレイパネルが異なる画像を表示するよう駆動するために、ソースドライバＩＣに異なるデータ電圧を形成させることに用いられる。
【０００３】
図１は、従来技術における液晶ディスプレイの構造模式図を示す。図１に示すように、タイミングコントローラＴＣＯＮは、複数のソースドライバ集積回路（ＳＤＩＣ）に接続される。図１に示す液晶ディスプレイから、このディスプレイには、クロック伝送線路が単独に設けられていないことが分かる。即ち、従来技術におけるタイミングコントローラ（ＴＣＯＮ：ｔｉｍｉｎｇ  ｃｏｎｔｒｏｌｌｅｒ）は、データ伝送線路によって、ビデオストリームデータ及びクロック信号を伝送する。
【０００４】
クロック伝送線路を単独に設けない従来技術におけるこのようなデータ伝送方式により、ＬＣＤディスプレイの内部データの伝送がより簡単になる。しかしながら、従来技術におけるこのような設計方式では、データチャンネルによるクロック情報の伝送が必要になるため、ソースドライバ集積回路（ＩＣ）の内部には、クロックデータリカバリモジュール（ＣＤＲ：ｃｌｏｃｋ−ｄａｔａ  ｒｅｃｏｖｅｒｙ）を含まなければならなくなる。
【０００５】
一般に、クロックデータリカバリモジュールは、位相ロックループ（ＰＬＬ：Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）または遅延ロックループ（ＤＬＬ：Ｄｅｌａｙ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）にて実現される。通常、各位相ロックループや遅延ロックループのクロック信号の回復時間（ロック時間とも称する）は、およそ１００ｕｓであるか、又は、より長い（位相ロックループや遅延ロックループの帯域幅による）。そのため、クロック情報を専門に伝送する伝送線路に比べ、位相ロックループ又は遅延ロックループによるクロック信号の回復は、クロック信号の伝送が安定状態になるまでに、長い時間を要することになる。
【０００６】
また、実際の用途におけるディスプレイの表示方式が異なっていることを考慮すると、位相ロックループ又は遅延ロックループによるクロック信号の回復に必要な時間も異なる。例えば、ディスプレイ表示方式におけるｓＤＤＲＳモードで、更新レイトを低下させる方式によってディスプレイのエネルギー消費を低下させるため、ディスプレイのクロック信号の周波数が変わる場合、タイミングコントローラとソースドライバＩＣの伝送インタフェースがより長いロック時間を必要とする。なお、ディスプレイの表示モードが変化する場合、タイミングコントローラのロック時間も長くなる。例えば、ディスプレイがノーマル表示モードからフェイルセーフモード（ｆａｉｌ  ｓａｆｅ  ｍｏｄｅ）に切り替えられる場合に、ロック時間も長くなる。
【０００７】
図２は、従来技術におけるタイミングコントローラの構造模式図を示す。図２において、ビデオストリームの受信は、ＬＶＤＳインタフェースによって実現される（具体的な電子回路において、その他のインタフェース基準である可能性がある）。ＬＶＤＳインタフェースにおけるビデオクロック信号をＭＰＬＬの基準クロックとし、異なる位相の複数のクロックを生成する。この多相の複数のクロックには、２つの目的があり、１つは、インタフェースの高速サンプリングクロックとして、オーバーサンプリング原理によってインタフェース部分の高速直列ビデオ信号を受信することであり、もう一つは、スペクトラム拡散クロック信号のエンコードソースとして多相クロックを利用することである。データ部分は、正確にサンプリングされた後に、メモリに保存され、一般に、１つのビデオ列又は複数のビデオ列である有効ビデオデータとなる。タイミングコントローラにおいてメモリによってビデオデータを保存することの主な目的は、メモリによってデータを受信したビデオクロックドメインから送信フォーマットに必要なクロックドメインに変換し、メモリによってデータのフォーマットを受信したデータ列フォーマットから駆動チップインタフェースの特定なフォーマットに変換することにある。クロック信号は、ＤＳＰにエンコーデイング・選択され、ＤＰＬＬにフィルタリングされた後に、分布型周波数スペクトルを有するスペクトラム拡散クロックとなる。このスペクトラム拡散クロックは、最後のＴＸＰＬＬにより周波数を変えられた後に、送信フォーマットに必要なレイトとスペクトラム拡散特性を有するクロックを生成し、最後のデータ送信を駆動する。
【０００８】
上記によって、ディスプレイに必要な分布型周波数スペクトルを支援するために、現在のタイミングコントローラには、分布型クロック信号を生成するように、一般に３つの位相ロックループを必要とし、且つ、全ての位相ロックループの基準クロックが入力したクロックからのものであるため、クロック入力周波数が変化する場合に、全ての位相ロックループが再び新しい周波数をロックする必要がある。そのため、この構造は、システム全体のロック時間が非常に長くなることを引き起こす。
【０００９】
それと同時に、図２に示すタイミングコントローラの構造によって、位相ロックループＭＰＬＬの入力端が入力した基準クロック信号は、ビデオ信号処理装置（例えば、マルチメディアプロセッサ又は画像プロセッサ）が差分信号入力ユニット（図２に示すＬＶＤＳ  ＲＸ）によって送信した画素クロック信号であり、タイミングコントローラによるビデオストリームデータの出力レイトは、位相ロックループＭＰＬＬの入力端が入力した画素クロック信号により制御されることが分かる。画素クロック信号の周波数値が異なると、タイミングコントローラ内部の位相クロックループのロック時間が異なるようになるとともに、ビデオストリームデータを出力するための変換周期内におけるタイミングコントローラのデータ出力ビットレートも変わってしまう。特に、基準クロック周波数の周波数が変化し、又は、ディスプレイの表示モードが変化する場合に、位相ロックループが新しい周波数で再びロックする必要があるため、タイミングコントローラ及びタイミングコントローラに接続されるソースドライバ集積回路が、新しい周波数に適応するために、再びロックするのに長い時間を必要とすることになり、ビデオストリームデータの伝送に必要な安定時間が延ばされることになる。
【００１０】
とにかく、ロック時間が長く、且つ、ビデオストリームデータの出力レイトが入力に影響されることは、クロック伝送線路を有しない従来技術におけるタイミングコントローラの主な欠点であり、クロック伝送線路を有しない従来技術におけるこのようなタイミングコントローラの応用が一定の制約を受けるようになる。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、タイミングコントローラ及びそれを備える液晶ディスプレイを提供することによって、従来技術におけるタイミングコントローラにおいて、ロック時間が長く、且つ、ビデオストリームデータの出力レイトが入力に影響される問題を解決することを目的とする。
【課題を解決する手段】
【００１２】
上記目的を実現するために、本発明の一つの方面によって、入力された直列ビデオストリームデータを並列ビデオストリームデータに変換することに用いられるデータ変換モジュールと、並列ビデオストリームデータを保存することに用いられるメモリとを含み、メモリに接続され、所定のクロック信号を生成し、所定のクロック信号による制御で、並列ビデオストリームデータを出力することに用いられる出力モジュールをさらに含むタイミングコントローラを提供する。
【００１３】
さらに、出力モジュールは、所定のクロック信号の周波数値を供給するクロック信号周波数供給回路と、クロック信号周波数供給回路に接続され、所定のクロック信号の周波数値によって所定のクロック信号を生成することに用いられる第１の位相ロックループと、メモリ及び第１の位相ロックループに接続され、所定のクロック信号による制御で、並列ビデオストリームデータを含む差分出力信号を出力することに用いられる差分出力ユニットとを含む。
【００１４】
さらに、第１の位相ロックループの出力端は、メモリにも接続され、メモリに上記所定のクロック信号を供給する。
【００１５】
さらに、クロック信号周波数供給回路は、第１の位相ロックループに接続され、第１の位相ロックループに基準クロック信号周波数値を供給する基準周波数供給ユニットと、第１の位相ロックループに接続され、所定のクロック信号の周波数値を供給する周波数生成ユニットとを含む。
【００１６】
さらに、所定のクロック信号の周波数値ｔｘ＿ｃｌｋは、式：ｔｘ＿ｃｌｋ＝ｋ＊ｏｓｃ＿ｃｌｋにより算出され、ここで、ｋは所定の比例係数値であり、ｏｓｃ＿ｃｌｋは基準クロック信号周波数値である。
【００１７】
さらに、データ変換モジュールは、入力された画素クロック信号を受信する差分信号入力ユニットと、入力端が差分信号入力ユニットに接続され、画素クロック信号を受信し、多相クロック信号を生成して差分信号入力ユニットのクロック信号入力端に送信する第２の位相ロックループとを含み、ここで、差分信号入力ユニットは、直列ビデオストリームデータを受信し、多相クロック信号に基づいて並列ビデオストリームデータを生成してメモリに送信することにさらに用いられる。
【００１８】
さらに、差分信号入力ユニットは、多相クロック信号をメモリに送信することにさらに用いられる。
【００１９】
本発明のもう１つの方面によって、上記タイミングコントローラを含む液晶ディスプレイを提供する。
【００２０】
本発明の技術方案を採用し、タイミングコントローラの出力した並列ビデオストリームデータがその自身の生成したクロック信号に制御され、つまり、タイミングコントローラの出力周波数がその自身の生成したクロック信号に制御されるため、従来技術におけるタイミングコントローラによるビデオストリームデータの出力レイトが入力に影響される問題を解決した。また、出力されるビデオストリームデータがその自身の生成したクロック信号により制御されるため、クロック入力周波数が如何に変化するにあれ、出力周波数はいずれも決まっており、そのため、本実施例におけるタイミングコントローラの構造を採用すれば、タイミングコントローラのロック時間もある程度短縮され、従来技術におけるタイミングコントローラのロック時間が長い問題を解決した。
【００２１】
上記で説明した目的、特徴及び長所のほか、本発明は、その他の目的、特徴及び長所を有する。以下、図面を参照し、本発明を更に詳しく説明する。
【図面の簡単な説明】
【００２２】
図面は、本発明をよりよく理解するために提供するもので、本願の一部となり、本発明の模式的実施例及びその説明は、本発明を説明することに用いられ、本発明を不当に限定するものではない。
【図１】図１は、従来技術における液晶ディスプレイの構造模式図である。
【図２】図２は、従来技術におけるタイミングコントローラの構造模式図である。
【図３】図３は、本発明の実施例１によるタイミングコントローラの原理的模式図である。
【図４】図４は、本発明の実施例２によるタイミングコントローラの原理的模式図である。
【発明を実施するための形態】
【００２３】
以下、図面に合わせて、本発明の実施例を詳しく説明するが、本発明は、特許請求の範囲に限定され、またその範囲内にある複数の異なる形態によって実施されてもよい。
【００２４】
図３は、本発明の実施例１によるタイミングコントローラの原理模式図である。図３に示すように、タイミングコントローラは、データ変換モジュール１０と、メモリ３０と、出力モジュール５０とを含む。
【００２５】
ここで、データ変換モジュール１０は、入力された直列ビデオストリームデータを並列ビデオストリームデータに変換することに用いられ、データ変換モジュール１０に接続されるメモリ３０は、並列ビデオストリームデータを保存することに用いられ、メモリ３０に接続される出力モジュール５０は、所定のクロック信号を生成し、所定のクロック信号による制御で、並列ビデオストリームデータを出力することに用いられる。
【００２６】
また、本実施例において、データ変換モジュール１０は、図２に示す位相ロックループＭＰＬＬによって実現されることが可能であり、メモリ３０は図２に示すメモリの構造を採用してもよい。即ち、データ変換モジュール１０とメモリ３０はいずれも従来技術における同じ機能を有するデバイスによって実現することができる。
【００２７】
図３に示すタイミングコントローラの構造から、タイミングコントローラの出力した並列ビデオストリームデータがその自身の生成したクロック信号に制御され、つまり、タイミングコントローラの出力周波数がその自身の生成したクロック信号に制御されるため、従来技術におけるタイミングコントローラによるビデオストリームデータの出力レイトが入力に影響されるという問題を解決したことが分かる。また、出力したビデオストリームデータがその自身の生成したクロック信号に制御され、クロック入力周波数が如何に変化するにあれ、出力周波数はいずれも決まっており、そのため、本実施例におけるタイミングコントローラの構造を採用すれば、タイミングコントローラのロック時間もある程度短縮され、従来技術におけるタイミングコントローラのロック時間が長いという問題を解決した。
【００２８】
図４は、本発明の実施例２によるタイミングコントローラの原理的模式図である。図４に示すように、出力モジュール５０は、第１の位相ロックループ５３の基準入力クロックとして所定のクロック信号の周波数値を供給するクロック信号周波数供給回路と、クロック信号周波数供給回路に接続され、所定のクロック信号の周波数値によってスペクトラム拡散特性を有する必要な出力駆動クロックを生成することに用いられる第１の位相ロックループ５３と、メモリ３０及び第１の位相ロックループ５３に接続され、所定のクロック信号による制御で、出力特定フォーマットによってビデオストリームデータを読み出して整理し、ビデオストリームデータを差分信号に最終的に駆動して出力することによって、ビデオストリームデータを液晶駆動チップに伝送することに用いられる差分出力ユニット５５とを含む。
【００２９】
具体的には、図４に示すタイミングコントローラの構造から、クロック信号周波数供給回路が基準周波数供給ユニット５１１及び周波数生成ユニット５１３を含むことが分かる。ここで、基準周波数供給ユニット５１１、即ち、図４に示す発振器（ＯＳＣ：Ｏｓｃｉｌｌａｔｏｒ）は、第１の位相ロックループ５３に接続され、第１の位相ロックループ５３に基準クロック信号周波数値を供給し、即ち、図４に示す位相ロックループＴＸＰＬＬにローカルクロック信号ＯＳＣを供給し、周波数生成ユニット５１３は、第１の位相ロックループ５３に接続され、図４に示す位相ロックループＴＸＰＬＬに所定のクロック信号の周波数値を供給する。
【００３０】
ここで、周波数生成ユニット５１３において、所定のクロック信号の周波数値ｔｘ＿ｃｌｋは、式：ｔｘ＿ｃｌｋ＝ｋ＊ｏｓｃ＿ｃｌｋにより算出され、但し、ｋは所定の比例係数値であり、ｓｃ＿ｃｌｋは基準クロック信号周波数値である。
【００３１】
本実施例において、出力モジュール５０自身の生成したローカルクロック信号を採用し、その内部の位相ロックループの基準クロック信号とすることによって、出力モジュール５０における位相ロックループの基準クロック信号が不変になり、タイミングコントローラの入力端に画素クロック信号がなくても、又は、ディスプレイの運転モードが変わっても、出力モジュール５０における位相ロックループが不変な周波数で正常に運転することができる。ここで、所定のクロック信号の周波数値ｔｘ＿ｃｌｋは、一般式ｔｘ＿ｃｌｋ＝ｋ＊ｏｓｃ＿ｃｌｋによって得られる。
【００３２】
周波数値を算出することに用いられる周波数値算出モジュールによって、所定のクロック信号の周波数値ｔｘ＿ｃｌｋを生成すると、周波数算出モジュールが、一般にデータ処理チップで実現されるが、周波数値の算出に用いられるデータ処理チップでは、非整数を正確に表示することが困難であるため、一般式ｔｘ＿ｃｌｋ＝ｋ＊ｏｓｃ＿ｃｌｋは、ｔｘ＿ｃｌｋ＝Ｍ/Ｎ＊ｏｓｃ＿ｃｌｋとなり、ここで、ＭとＮは正整数であり、即ち、２つの正整数の割り算によって、一般式ｔｘ＿ｃｌｋ＝ｋ＊ｏｓｃ＿ｃｌｋにおける所定の係数値を得る。
【００３３】
また、本実施例において、データ変換モジュール１０は、入力された画素クロック信号を受信する差分信号入力ユニット１１と、入力端が差分信号入力ユニット１１に接続され、画素クロック信号を受信し、多相クロック信号を生成し、差分信号入力ユニット１１のクロック信号入力端に送信することに用いられる第２の位相ロックループ１３とを含み、ここで、差分信号入力ユニット１１が、直列ビデオストリームデータを受信し、多相クロック信号に基づいて並列ビデオストリームデータを形成してメモリ３０に送信することに更に用いられる。
【００３４】
本実施例において、差分信号入力ユニット１１、即ち、図４に示すＬＶＤＳは、先端のビデオソースの送信した画素クロック信号Ｐｉｘｅｌ＿ｃｌｋを受信し、位相ロックループＭＰＬＬに送信し、多相クロック信号を生成して差分信号入力ユニット１１に送信する。差分信号入力ユニット１１は、画素クロック信号Ｐｉｘｅｌ＿ｃｌｋによる制御に応じて、並列ビデオストリームデータを含むビデオストリームデータ信号を形成しメモリ３０に送信する。メモリ３０は、第１の位相ロックループ５３によって形成された所定のクロック信号を受信し、該信号による制御で、差分出力ユニット５５によって、ビデオストリームデータを含む差分出力信号を出力する。差分出力ユニットの使用のために、第１の位相ロックループがスペクトラム拡散特性を有するクロックを出力することにより、ＥＭＩ（Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ：電磁干渉）の最適化の効果を得られることを強調する必要がある。その故に、図４に示すタイミングコントローラの構造から、当該構造が、クロック伝送線路を有しない従来のタイミングコントローラの全ての機能を備えることが可能であり、また、構造の最適化によって、従来構造の長所を変更したり、降下したりすることはないことが分かる。
【００３５】
しかしながら、上記の分析から、図４に示すタイミングコントローラがクロック伝送線路を有しない従来のタイミングコントローラの全ての機能を実現した上、一定の変わらない出力レイトで並列ビデオストリームデータを出力し、並列ビデオストリームデータが安定した出力レイトで出力することを保証できるため、従来技術におけるタイミングコントローラによるビデオストリームデータの出力レイトが入力に影響されるという問題を解決することが分かる。
【００３６】
本発明において、上記実施例に示したタイミングコントローラが用いられる液晶ディスプレイを更に提供する。液晶ディスプレイのその他の構造が従来技術におけるディスプレイの構造と同じであるため、ここでは、詳しい説明を略す。
【００３７】
上記の説明から分かるように、本発明の上記実施例は、下記のような技術的効果を実現した。
【００３８】
タイミングコントローラの出力した並列ビデオストリームデータがその自身の生成したクロック信号に制御されるため、従来技術におけるタイミングコントローラによるビデオストリームデータの出力レイトが入力に影響される問題を解決した。また、出力したビデオストリームデータがその自身の生成したクロック信号に制御されるため、クロック入力周波数が如何に変化するにあれ、出力周波数はいずれも決まっており、その故に、タイミングコントローラのロック時間もある程度短縮され、従来技術におけるタイミングコントローラのロック時間が長い問題を解決した。
【００３９】
以上は本発明の好ましい実施例であり、本発明を限定するものではない。当業者であれば、本発明に、各種の変更と変化をもたらすことが可能である。本発明の精神と原則から逸脱しない範囲内で行われる如何なる変更や同等置換または改良などは、すべて本発明の保護範囲に含まれるものとする。
【符号の説明】
【００４０】
１０  データ変換モジュール、１１  差分信号入力ユニット、１３  第２の位相ロックループ、３０  メモリ、５０  出力モジュール、５３  第１の位相ロックループ、５５  差分出力ユニット、５１１  基準周波数供給ユニット、５１３  周波数生成ユニット。
【図１】
2013535026.tif 000003
【図２】
2013535026.tif 000004
【図３】
2013535026.tif 000005
【図４】
2013535026.tif 000006
【国際調査報告】
2013535026.tif 000007
2013535026.tif 000008
2013535026.tif 000009
2013535026.tif 000010
2013535026.tif 000011
2013535026.tif 000012