(57)【要約】  電子デバイスが、ｎ型ドリフト領域を含む炭化ケイ素層と、このドリフト領域との間にショットキー接合部などの接合部を形成する接点と、炭化ケイ素層上のｐ型接合障壁領域とを含む。ｐ型接合障壁領域は、ドリフト領域との間にＰＮヘテロ接合部を形成するｐ型ポリシリコン領域を含み、接点と電気的に接続する。関連する方法も開示する。【選択図】図２
2013522876.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型ドリフト領域を含む炭化ケイ素層と、
前記ドリフト領域との間にショットキー接合部を形成する接点と、
前記炭化ケイ素層上のｐ型接合障壁領域と、
を含み、前記ｐ型接合障壁領域は、前記ドリフト領域との間にＰＮヘテロ接合部を形成するｐ型ポリシリコン領域を含み、前記接点と電気的に接続される、
ことを特徴とする電子デバイス。
【請求項２】
前記接点と前記ドリフト領域の間の前記ショットキー接合部が、前記接合障壁領域と前記ドリフト領域の間のＰＮヘテロ接合部よりも低い順電圧で電流を導通させるように構成される、
ことを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記接点が、前記ｐ型ポリシリコン領域へのオ−ム接点を形成し、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記ＰＮヘテロ接合部が、前記ショットキー接合部のターンオン電圧よりも高い順電圧であって、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記ＰＮヘテロ接合部が前記ドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成される、
ことを特徴とする請求項１に記載の電子デバイス。
【請求項４】
前記接点に横方向に隣接する前記炭化ケイ素層の表面にガードリング終端領域をさらに含み、該ガードリング終端領域が、前記ドリフト領域上の第２のｐ型ポリシリコン領域を含み、該第２のｐ型ポリシリコン領域が、ゼロバイアス条件下で前記接点から電気的に絶縁される、
ことを特徴とする請求項１に記載の電子デバイス。
【請求項５】
前記炭化ケイ素層の前記表面に、前記ドリフト領域の導電型とは逆の導電型を有する接合終端領域をさらに含み、該接合終端領域内に、前記第２のｐ型ポリシリコン領域が広がる、
ことを特徴とする請求項４に記載の電子デバイス。
【請求項６】
前記接合障壁領域が、前記ドリフト領域内の複数のｐ型ポリシリコン領域と、前記接点の下方の前記ドリフト領域内に存在して前記接点に電気的に接続された少なくとも１つのｐ型ポリシリコン少数キャリア注入パッドとを含む、
ことを特徴とする請求項１に記載の電子デバイス。
【請求項７】
前記少数キャリア注入パッドの、前記炭化ケイ素層の主表面に平行な水平面における表面積が、前記接合障壁領域内の前記複数のｐ型ポリシリコン領域のうちの１つの水平面における表面積よりも大きい、
ことを特徴とする請求項６に記載の電子デバイス。
【請求項８】
前記少数キャリア注入パッドの、前記炭化ケイ素層の主表面に平行な水平面における表面積が、前記接点の下方にある前記ドリフト領域の水平面内における表面積の少なくとも約１０％である、
ことを特徴とする請求項６に記載の電子デバイス。
【請求項９】
前記接点が第１の接点を含み、前記デバイスが、前記接点とは反対側の前記ドリフト領域上のｎ＋炭化ケイ素接触層と、該接触層上の第２の接点とをさらに含む、
ことを特徴とする請求項１に記載の電子デバイス。
【請求項１０】
第１の導電型を有するドリフト領域と、
前記ドリフト領域上に存在して前記ドリフト領域との間に接合部を形成する接点と、
前記ドリフト領域上の接合障壁領域と、
を含み、前記接合障壁領域が、前記第１の導電型とは逆の第２の導電型を有するとともに、前記ドリフト領域上のヘテロ接合障壁領域を含み、該ヘテロ接合障壁領域が、前記ドリフト領域との間にＰＮヘテロ接合部を形成し、前記接点と電気的に接触する、
ことを特徴とする電子デバイス。
【請求項１１】
前記接点と前記ドリフト領域の間の前記接合部が、前記接合障壁領域と前記ドリフト領域の間のＰＮヘテロ接合部よりも低い順電圧で電流を導通させるように構成されたショットキー接合部を含む、
ことを特徴とする請求項１０に記載の電子デバイス。
【請求項１２】
前記接点が、前記ヘテロ接合障壁領域へのオ−ム接点を形成し、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記ＰＮヘテロ接合部が、前記接合部のターンオン電圧よりも高い順電圧であって、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記ＰＮヘテロ接合部が前記ドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成される、
ことを特徴とする請求項１０に記載の電子デバイス。
【請求項１３】
前記ドリフト領域上に存在して前記接合部に横方向に隣接するガードリング終端領域をさらに含み、該ガードリング終端領域が、第２のヘテロ接合障壁領域を含む、
ことを特徴とする請求項１０に記載の電子デバイス。
【請求項１４】
前記ヘテロ接合障壁領域が、前記ドリフト領域上の複数のｐ型ポリシリコン領域と、前記接点の下方の前記ドリフト領域上に存在して前記接点に電気的に接続された少なくとも１つのｐ型ポリシリコン少数キャリア注入パッドとを含む、
ことを特徴とする請求項１０に記載の電子デバイス。
【請求項１５】
前記少数キャリア注入パッドの幅が、前記接合障壁領域の幅よりも大きい、
ことを特徴とする請求項１４に記載の電子デバイス。
【請求項１６】
前記少数キャリア注入パッドの水平方向の表面積が、前記接合障壁領域内の前記複数のポリシリコン領域のうちの１つの水平方向の表面積よりも大きい、
ことを特徴とする請求項１４に記載の電子デバイス。
【請求項１７】
前記ドリフト領域がｎ型炭化ケイ素を含み、前記ヘテロ接合障壁領域がｐ型ポリシリコンを含む、
ことを特徴とする請求項１０に記載の電子デバイス。
【請求項１８】
前記ドリフト領域がｎ型炭化ケイ素を含み、前記ヘテロ接合障壁領域がｐ型窒化ガリウムを含む、
ことを特徴とする請求項１０に記載の電子デバイス。
【請求項１９】
前記ドリフト領域の表面に存在して前記デバイスの活性領域を内部に定める終端領域をさらに含み、
前記活性領域の総表面積に対する、前記ヘテロ接合障壁領域が占める前記活性領域の表面積の割合が、約２％〜約４０％である、
ことを特徴とする請求項１０に記載の電子デバイス。
【請求項２０】
前記活性領域の総表面積に対する、前記ヘテロ接合障壁領域が占める前記活性領域の表面積の割合が、約１０％〜約３０％である、
ことを特徴とする請求項１９に記載の電子デバイス。
【請求項２１】
前記活性領域の総表面積に対する、前記ヘテロ接合障壁領域が占める前記活性領域の表面積の割合が、約２０％〜約３０％である、
ことを特徴とする請求項１９に記載の電子デバイス。
【請求項２２】
電子デバイスの形成方法であって、
第１の導電型を有するドリフト領域を設けるステップと、
前記ドリフト領域上に、前記ドリフト領域とは異なる材料を含み、前記ドリフト領域の前記導電型とは逆の導電型を有し、前記ドリフト領域との間にＰＮヘテロ接合部を形成するヘテロ接合障壁領域を設けるステップと、
前記ドリフト領域上及び前記ヘテロ接合障壁領域上に、前記ドリフト領域との間にショットキー接合部を形成し、前記ヘテロ接合障壁領域との間にオ−ム接合部を形成する接点を設けるステップと、
を含むことを特徴とする方法。
【請求項２３】
前記ドリフト領域がｎ型炭化ケイ素を含み、前記ヘテロ接合障壁領域がｐ型ポリシリコンを含む、
請求項２２に記載の方法。
【請求項２４】
前記ドリフト領域上に、前記ショットキー接合部に横方向に隣接するガードリング終端領域を設けるステップをさらに含み、前記ガードリング終端領域が、前記ドリフト領域上の第２のヘテロ接合障壁領域を含む、
ことを特徴とする請求項２２に記載の方法。
【請求項２５】
前記ヘテロ接合障壁領域を設けるステップが、前記ドリフト領域内に凹部をエッチングするステップと、前記凹部内にポリシリコン層を堆積させるステップと、前記ポリシリコン層を、前記ドリフト領域の導電型とは逆の導電型を有するようにドープするステップと、前記ポリシリコン層をパターニングするステップとを含む、
ことを特徴とする請求項２２に記載の方法。
【請求項２６】
第１の導電型を有するドリフト領域を含む炭化ケイ素層と、
前記ドリフト領域の表面上に存在して、前記ドリフト領域との間に接合部を形成する接点と、
前記接合部に隣接する前記炭化ケイ素層の前記表面に接するガードリングと、
を含み、前記ガードリングが、前記ドリフト領域の導電型とは逆の導電型を有し、また前記炭化ケイ素層との間にヘテロ接合部を形成する材料を含む、
ことを特徴とする電子デバイス。
【請求項２７】
前記ガードリングがポリシリコンを含む、
ことを特徴とする請求項２６に記載の電子デバイス。
【請求項２８】
前記ガードリングが窒化ガリウムを含む、
ことを特徴とする請求項２６に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス及び半導体デバイスの製造に関し、より詳細には、接合障壁ショットキー（ＪＢＳ）ダイオード及びこのようなダイオードの製造に関する。
【背景技術】
【０００２】
例えば、約６００Ｖ〜約２．５ｋＶの定格阻止電圧を有することができる高電圧炭化ケイ素（ＳｉＣ）ショットキーダイオードは、同様の定格電圧を有するシリコンＰＩＮダイオードに匹敵することが期待されている。このようなダイオードは、これらの活性領域の設計に応じて、約１００アンペア又はそれ以上と同量の順方向電流を処理することができる。高電圧ショットキーダイオードは、特に電力調節、配電及び電力制御の分野において多くの重要な用途がある。
【０００３】
このような用途におけるＳｉＣショットキーダイオードの重要な特性は、そのスイッチング速度である。シリコンベースのＰＩＮデバイスは、通常、比較的低いスイッチング速度を示す。シリコンＰＩＮダイオードは、その定格電圧に応じて約２０ｋＨｚの最大スイッチング速度を有することができる。対照的に、炭化ケイ素ベースのショットキーデバイスは、例えばシリコンを約１００倍上回る非常に高いスイッチング速度が理論的に可能である。また、炭化ケイ素デバイスは、シリコンデバイスよりも高い電流密度を処理することができる。
【０００４】
従来のＳｉＣショットキーダイオード構造はｎ型ＳｉＣ基板を有し、この上にドリフト領域として機能するｎエピタキシャル層が形成される。通常、このデバイスは、ｎ層上に直接形成されたショットキー接点を含む。通常は、ショットキー接合活性領域を取り囲むように、ガードリング及び／又はｐ型ＪＴＥ（接合終端拡張）領域などの接合終端領域が形成される。接合終端領域の目的は、ショットキー接合部のエッジに電界が集中するのを低減又は防止すること、及び空乏領域がデバイスの表面と相互作用するのを低減又は防止することである。表面効果によって空乏領域が不均一に拡がり、これによりデバイスの降伏電圧に悪影響が及ぶ恐れがある。表面効果の影響をより強く受ける恐れがある他の終端技術には、フィールドプレート及びフローティングフィールドリングがある。空乏領域がデバイスのエッジに及ぶのを防ぐために、ｎ型ドーパントを注入することによってチャネルストップ領域を形成することもできる。
【０００５】
使用する終端のタイプに関わらず、十分に大きな逆電圧が接合部に印加された場合、ショットキーダイオードは機能しなくなる。一般に、このような障害は破局的なものであり、デバイスを損傷又は破壊する恐れがある。さらに、接合部が機能しなくなる前であっても、ショットキーダイオードに大きな逆方向漏れ電流が生じることがある。このような漏れ電流を低減するために、接合障壁ショットキー（ＪＢＳ）ダイオードが開発された。ＪＢＳダイオードは、マージドＰＩＮショットキーダイオード（ＭＰＳ）ダイオードと呼ばれることもある。図１に、従来のＪＢＳダイオード１０を示している。この図に示すように、従来のＪＢＳダイオードはｎ型基板１２を含み、この上にｎドリフト層１４が形成される。ｎドリフト層１４の表面内には、通常はイオン注入によって複数のｐ＋領域１６が形成される。ｎドリフト層１４の表面上には、ｎドリフト層１４及びｐ＋領域１６の両方に接触して金属陽極接点１８が形成される。この陽極接点１８は、ｎドリフト層１４の露出部分との間にショットキー接合部を形成し、ｐ＋領域１６との間にオ−ム接点を形成することができる。基板１２上には、陰極接点２０が形成される。炭化ケイ素ベースのＪＢＳダイオードは、例えば、米国特許第６，１０４，０４３号及び第６，５２４，９００号に記載されている。
【０００６】
順方向動作では、陽極接点１８とドリフト層１４の間の接合部Ｊ１が、ｐ＋領域１６とドリフト層１４の間の接合部Ｊ２よりも先にオンになる。従って、デバイスは、低い順電圧ではショットキーダイオードの挙動を示す。すなわち、低い順電圧では、デバイス内の電流輸送が、ショットキー接合部Ｊ１を越えて注入される多数キャリア（電子）によって支配される。通常の動作電圧では、デバイス内に少数キャリアが注入される（従って少数電荷が蓄積される）可能性はなく、ＪＢＳダイオードは、ショットキーダイオードの高速スイッチング速度特性を有する。
【０００７】
しかしながら、逆バイアス条件下では、ｐ＋領域１６とドリフト層１４の間のＰＮ接合部Ｊ２によって形成される空乏領域が広がって、デバイス１０を通る逆電流を阻止し、ショットキー接合部Ｊ１が保護され、デバイス１０内の逆方向漏れ電流が制限される。従って、逆バイアスでは、ＪＢＳダイオード１０はＰＩＮダイオードのように挙動する。通常、デバイス１０の電圧阻止能力は、ドリフト層１４の厚み及びドーピング、並びにエッジ終端の設計によって決まる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第６，１０４，０４３号明細書
【特許文献２】米国特許第６，５２４，９００号明細書
【特許文献３】米国特許第７，０２６，６５０号明細書
【特許文献４】国際公開第１９９７／００８７５４号
【非特許文献】
【０００９】
【非特許文献１】Ｓｉｎｇｈ他著、「漏れが少なく歩留まりが高い４Ｈ−ＳｉＣショットキーダイオード内の平面終端（Ｐｌａｎａｒ  Ｔｅｒｍｉｎａｔｉｏｎｓ  ｉｎ  ４Ｈ−ＳｉＣ  Ｓｃｈｏｔｔｋｙ  Ｄｉｏｄｅｓ  Ｗｉｔｈ  Ｌｏｗ  Ｌｅａｋａｇｅ  Ａｎｄ  Ｈｉｇｈ  Ｙｉｅｌｄｓ）」、ＩＳＰＳＤ  ’９７、ｐｐ１５７〜１６０
【非特許文献２】Ｕｅｎｏ他著、「高電圧ＳｉＣショットキー障壁ダイオードのためのガードリング終端（Ｔｈｅ  Ｇｕａｒｄ−Ｒｉｎｇ  Ｔｅｒｍｉｎａｔｉｏｎ  ｆｏｒ  Ｈｉｇｈ−Ｖｏｌｔａｇｅ  ＳｉＣ  Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅｓ）」、ＩＥＥＥ電子デバイスレター  第１６巻、第７号、１９９５年７月  ｐｐ３３１〜３３２
【発明の概要】
【課題を解決するための手段】
【００１０】
いくつかの実施形態による電子デバイスは、ｎ型ドリフト領域を含む炭化ケイ素層と、ドリフト層との間にショットキー接合部を形成する接点と、炭化ケイ素層上のｐ型接合障壁領域とを含む。ｐ型接合障壁領域は、ドリフト領域との間にＰＮヘテロ接合部を形成するｐ型ポリシリコン領域を含み、接点に電気的に接続される。
【００１１】
接点とドリフト領域の間のショットキー接合部は、接合障壁領域とドリフト領域の間のＰＮヘテロ接合部よりも低い順電圧でオンになるように構成することができる。
【００１２】
接点は、ｐ型ポリシリコン領域へのオ−ム接点を形成することができ、ヘテロ接合障壁領域とドリフト領域の間のＰＮヘテロ接合部は、ショットキー接合部のターンオン電圧よりも高い順電圧であって、ヘテロ接合障壁領域とドリフト領域の間のＰＮヘテロ接合部がドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成することができる。
【００１３】
この電子デバイスは、接点に横方向に隣接する炭化ケイ素層の表面にガードリング終端領域をさらに含むことができる。ガードリング終端領域は、ドリフト領域上の第２のｐ型ポリシリコン領域を含むことができ、この第２のｐ型ポリシリコン領域は、ゼロバイアス条件下で接点から電気的に絶縁される。
【００１４】
この電子デバイスは、炭化ケイ素層の表面に、ドリフト領域の導電型とは逆の導電型を有する接合終端領域をさらに含むことができ、この接合終端領域内に、第２のｐ型ポリシリコン領域が広がる。
【００１５】
接合障壁領域は、ドリフト領域内の複数のｐ型ポリシリコン領域と、接点の下方のドリフト領域内に存在して接点に電気的に接続された少なくとも１つのｐ型ポリシリコン少数キャリア注入パッドとを含むことができる。
【００１６】
少数キャリア注入パッドの、炭化ケイ素層の主表面に平行な水平面における表面積は、接合障壁領域内の複数のｐ型ポリシリコン領域のうちの１つの水平面における表面積よりも大きくすることができる。
【００１７】
少数キャリア注入パッドの、炭化ケイ素層の主表面に平行な水平面における表面積は、接点の下方にあるドリフト領域の水平面内における表面積の少なくとも約１０％とすることができる。
【００１８】
この電子デバイスは、接点とは反対側のドリフト領域上のｎ＋炭化ケイ素接触層と、この接触層上の第２の接点とをさらに含むことができる。
【００１９】
さらなる実施形態による電子デバイスは、第１の導電型を有するドリフト領域と、このドリフト領域との間に接合部を形成する接点と、ドリフト領域上の接合障壁領域とを含み、この接合障壁領域は、第１の導電型とは逆の第２の導電型を有するとともに、ドリフト領域上のヘテロ接合障壁領域を含む。ヘテロ接合障壁領域は、ドリフト領域との間にＰＮヘテロ接合部を形成し、接点と電気的に接触する。
【００２０】
接点とドリフト領域の間のショットキー接合部は、ヘテロ接合障壁領域とドリフト領域の間のＰＮヘテロ接合部よりも低い順電圧でオンになるように構成することができる。
【００２１】
接点は、ヘテロ接合障壁領域へのオ−ム接点を形成し、ヘテロ接合障壁領域とドリフト領域の間のＰＮヘテロ接合部は、ショットキー接合部のターンオン電圧よりも高い順電圧であって、ヘテロ接合障壁領域とドリフト領域の間のＰＮヘテロ接合部がドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成することができる。
【００２２】
電子デバイスは、ドリフト領域上に存在してショットキー接合部に横方向に隣接するガードリング終端領域をさらに含むことができる。ガードリング終端領域は、第２のヘテロ接合障壁領域を含むことができる。
【００２３】
ヘテロ接合障壁領域は、ドリフト領域上の複数のｐ型ポリシリコン領域と、接点の下方のドリフト領域上に存在して接点に電気的に接続された少なくとも１つのｐ型ポリシリコン少数キャリア注入パッドとを含むことができる。
【００２４】
少数キャリア注入パッドの幅は、接合障壁領域の幅よりも大きくすることができる。
【００２５】
少数キャリア注入パッドの水平方向の表面積は、接合障壁領域内の複数のポリシリコン領域のうちの１つの水平方向の表面積よりも大きくすることができる。
【００２６】
ドリフト領域はｎ型炭化ケイ素を含むことができ、ヘテロ接合障壁領域はｐ型ポリシリコンを含むことができる。いくつかの実施形態では、ドリフト領域がｎ型炭化ケイ素を含むことができ、ヘテロ接合障壁領域がｐ型窒化ガリウムを含むことができる。
【００２７】
いくつかの実施形態は、ドリフト領域の表面に存在してデバイスの活性領域を内部に定める終端領域をさらに含み、活性領域の総表面積に対するヘテロ接合障壁領域が占める活性領域の表面積の割合が、約２％〜約４０％である。いくつかの実施形態では、この割合が約４％〜約３０％である。他のいくつかの実施形態では、この割合が約１０％〜約３０％であり、さらなる実施形態では、この割合が約２０％〜約３０％である。
【００２８】
いくつかの実施形態による電子デバイスの形成方法は、第１の導電型を有するドリフト領域を設けるステップと、このドリフト領域上に、ドリフト領域とは異なる材料を含み、ドリフト領域の導電型とは逆の導電型を有し、ドリフト領域との間にＰＮヘテロ接合部を設けるヘテロ接合障壁領域を設けるステップと、ドリフト領域上及びヘテロ接合障壁領域上に、ドリフト領域との間にショットキー接合部を形成し、ヘテロ接合障壁領域との間にオ−ム接合部を形成する接点を形成するステップと、を含む。
【００２９】
ドリフト領域はｎ型炭化ケイ素を含むことができ、ヘテロ接合障壁領域はｐ型ポリシリコンを含むことができる。
【００３０】
この方法は、ドリフト領域上に、ショットキー接合部に横方向に隣接するガードリング終端領域を設けるステップをさらに含むことができ、このガードリング終端領域は、ドリフト領域上の第２のヘテロ接合障壁領域を含むことができる。
【００３１】
ヘテロ接合障壁領域を設けるステップは、ドリフト領域内に凹部をエッチングするステップと、凹部内にポリシリコン層を堆積させるステップと、ポリシリコン層を、ドリフト領域の導電型とは逆の導電型を有するようにドープするステップと、ポリシリコン層をパターニングするステップとを含むことができる。
【００３２】
さらなる実施形態による電子デバイスは、第１の導電型を有するドリフト領域を含む炭化ケイ素層と、ドリフト領域の表面上に存在して、ドリフト領域との間に接合部を形成する接点と、ショットキー接合部に隣接する炭化ケイ素層の表面に接するガードリングと、を含む。ガードリングは、ドリフト領域の導電型とは逆の導電型を有し、また炭化ケイ素層との間にヘテロ接合部を形成する材料を含む。ガードリングは、ポリシリコン及び／又は窒化ガリウムを含むことができる。
【００３３】
本発明をさらに理解できるようにするために本出願に組み入れられてその一部を構成する添付図面に、本発明のいくつかの実施形態を示す。
【図面の簡単な説明】
【００３４】
【図１】従来のＪＢＳダイオードの断面図である。
【図２】本発明のいくつかの実施形態によるＪＢＳダイオードの平面図である。
【図３】本発明のいくつかの実施形態によるＪＢＳダイオードの断面図である。
【図４】本発明のいくつかの実施形態によるＪＢＳダイオードの断面図である。
【図５】本発明のいくつかの実施形態によるＪＢＳダイオードの断面図である。
【図６】本発明のいくつかの実施形態によるＪＢＳダイオードの一部の断面詳細図である。
【図７】本発明のいくつかの実施形態によるＪＢＳダイオードの電流−電圧特性における様々な領域を概略的に示すグラフである。
【図８】いくつかの実施形態によるデバイスの、２５℃〜２００℃の動作温度における模擬的な順方向電流−電圧カーブを示すグラフである。
【図９】本発明のいくつかの実施形態によるＪＢＳダイオードの構造を示す断面図である。
【図１０】本発明のいくつかの実施形態によるＪＢＳダイオードの構造を示す断面図である。
【図１１】本発明のいくつかの実施形態によるＪＢＳダイオードの構造を示す断面図である。
【図１２】本発明のいくつかの実施形態によるＪＢＳダイオードの構造を示す断面図である。
【図１３Ａ】本発明のいくつかの実施形態によるＪＢＳダイオードの断面図である。
【図１３Ｂ】本発明のいくつかの実施形態によるＪＢＳダイオードの断面図である。
【図１４】いくつかの実施形態によるデバイスの模擬的な水平電界分布を示すグラフである。
【発明を実施するための形態】
【００３５】
以下、本発明の実施形態を示す添付図面を参照しながら、本発明の実施形態についてより完全に説明する。しかしながら、本発明は、多くの異なる形で具体化することができ、本明細書で説明する実施形態に限定されると解釈すべきではない。むしろ、これらの実施形態は、本開示を徹底的かつ完全なものとして当業者に本発明の範囲を十分に伝えるように提供するものである。全体を通じ、同じ要素は同じ番号によって示している。
【００３６】
本明細書では、様々な要素を説明するために「第１の」、「第２の」などの用語を使用するが、これらの要素をこれらの用語によって限定すべきではないと理解するであろう。これらの用語は、要素を互いに区別するために使用するものにすぎない。例えば、本発明の範囲から逸脱することなく、第１の領域を第２の領域と呼ぶことができ、同様に第２の領域を第１の領域と呼ぶことができる。本明細書で使用する「及び／又は（ａｎｄ／ｏｒ）」という用語は、関連する記載項目の１又はそれ以上のありとあらゆる組み合わせを含む。
【００３７】
本明細書で使用する用語は、特定の実施形態を説明するためのものにすぎず、本発明を限定するためのものではない。本明細書で使用する単数形の「１つの（英文不定冠詞）」及び「その（英文定冠詞）」は、その文脈で別様に明確に示していない限り、複数形も含むことが意図される。「備える、含む（ｃｏｍｐｒｉｓｅｓ、ｃｏｍｐｒｉｓｉｎｇ、ｉｎｃｌｕｄｅｓ、及び／又はｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書で使用する場合、上述した特徴、整数、ステップ、動作、要素、及び／又は構成部品の存在を示すが、１又はそれ以上の他の特徴、整数、ステップ、動作、要素、構成部品、及び／又はこれらの群の存在又は追加を除外するものではない。
【００３８】
特に定めがない限り、本明細書で使用する（技術用語及び科学用語を含む）全ての用語は、本発明が属する技術の当業者が一般に理解している意味と同じ意味を有する。本明細書で使用する用語は、本明細書及び関連技術との関連におけるこれらの意味に従う意味を有すると解釈すべきであり、本明細書で明確に定義しない限り、理想的な又は過度に形式的な意味で解釈されるものではないと理解されたい。
【００３９】
層、領域又は基板などの要素が、別の要素「上に（ｏｎ）」存在する、又は別の要素「上に（ｏｎｔｏ）」延びていると言う場合、この要素は他の要素の上に直接存在し、又は他の要素の上に直接延びている場合もあれば、或いは介在要素が存在する場合もあると理解されたい。対照的に、ある要素が別の要素「の上に直接（ｄｉｒｅｃｔｌｙ  ｏｎ）」存在する、又は別の要素「の上に直接（ｄｉｒｅｃｔｌｙ  ｏｎｔｏ）」延びていると言う場合、介在要素は存在しない。ある要素が別の要素に「接続（ｃｏｎｎｅｃｔｅｄ）」されている、又は「結合（ｃｏｕｐｌｅｄ）」されていると言う場合、この要素は他の要素に直接接続又は結合している場合もあれば、或いは介在要素が存在する場合もあると理解されたい。対照的に、ある要素が別の要素に「直接接続（ｄｉｒｅｃｔｌｙ  ｃｏｎｎｅｃｔｅｄ）」されている、又は「直接結合（ｄｉｒｅｃｔｌｙ  ｃｏｕｐｌｅｄ）」されていると言う場合、介在要素は存在しない。
【００４０】
本明細書では、「下方の（ｂｅｌｏｗ）」、「上方の（ａｂｏｖｅ）」、「上部の（ｕｐｐｅｒ）」、「下部の（ｌｏｗｅｒ）」、「水平の（ｈｏｒｉｚｏｎｔａｌ）」、「横方向の（ｌａｔｅｒａｌ）」、「垂直の（ｖｅｒｔｉｃａｌ）」などの相対語を使用して、図に示すような要素、層又は領域同士の関係を説明することがある。これらの用語は、図に示す方向に加え、デバイスの異なる方向を含むことを意図されたものであると理解されたい。
【００４１】
本明細書では、本発明の理想的な実施形態（及び中間構造）の概略図である断面図を参照しながら本発明の実施形態を説明する。説明を明確にするために、図面内の層及び領域の厚みは誇張している場合がある。また、例えば、製造技術及び／又は製造公差の結果、形状が説明図のものとは異なることが予想される。従って、本発明の実施形態を、本明細書に示す領域の特定の形状に限定されると解釈すべきではなく、例えば製造に起因する形状の変動を含むと解釈すべきである。例えば、長方形として示す被注入領域は、一般に丸みのある又は曲がった特徴部を有し、及び／又はその端部では、注入物の濃度が被注入領域から非注入領域へ不連続に変化するのではなく、ある勾配で変化する。同様に、注入によって埋没領域が形成された結果、この埋没領域と注入を行う表面との間の領域に一部の注入が残ることもある。従って、図示の領域は本質的に概略的なものであり、これらの形状は、デバイスの領域の実際の形状を示すことを意図したものではなく、本発明の範囲を限定することを意図したものでもない。
【００４２】
本発明のいくつかの実施形態については、層及び／又は領域内の多数キャリアの濃度を示すｎ型又はｐ型などの導電型を有することを特徴とする半導体層及び／又は領域を参照しながら説明する。従って、ｎ型材料は、負に帯電した電子の多数平衡濃度を有し、ｐ型材料は、正に帯電した正孔の多数平衡濃度を有する。材料によっては、別の層又は領域よりも多数キャリアの濃度が相対的に高い（「＋」）こと、又は低い（「−」）ことを示すために、（ｎ＋、ｎ−、ｐ＋、ｐ−、ｎ＋＋、ｎ−−、ｐ＋＋、ｐ−−などのように）「＋」又は「−」を付して示す場合がある。しかしながら、このような表記は、ある層又は領域内に特定の濃度の多数又は少数キャリアが存在することを意味するものではない。
【００４３】
いくつかの実施形態によれば、接合障壁ショットキーダイオードが、ドリフト層上に又はこの中に接合障壁領域及び／又はエッジ終端特徴部などの特徴部を含み、これらの接合障壁領域及び／又はエッジ終端特徴部は、ドリフト層とは異なる材料タイプの領域によって設けられ、ドリフト層との間にそれぞれのヘテロ接合部を形成する。いくつかの実施形態では、接合障壁領域及び／又はエッジ終端特徴部などの特徴部が、例えばイオン注入を必要としなくてもよい従来のプロセスを用いて形成できるドープポリシリコンを含むことができる。
【００４４】
図２は、本発明のいくつかの実施形態によるダイオード１００の平面図であり、図３は、図２の線Ａ−Ａに沿って切り取ったダイオード１００の部分断面図である。図４及び図５はそれぞれ、他の実施形態によるダイオード１００’及び１００”の同様の断面図である。なお、明確にするために、ダイオード１００、１００’、１００”の特徴部には、寸法を誇張しているものもある。
【００４５】
図２及び図３を参照して分かるように、ダイオード１００は任意の基板１１２を含み、この上に、ドリフト領域１１４を含む層１１３が形成される。層１１３は、基板と反対側の上面を有し、この中に複数のヘテロ接合障壁領域１３０が形成される。ドリフト領域１１４上には、ショットキー接点１１８が存在する。ショットキー接点１１８は、ドリフト領域１１４の表面に接し、ドリフト領域１１４との間にショットキー接合部を形成する。ショットキー接点１１８は、複数のヘテロ接合障壁領域１３０にも接する。
【００４６】
層１１３は、例えば、２Ｈ、４Ｈ、６Ｈ、３Ｃ及び／又は１５Ｒポリタイプのｎ型炭化ケイ素で形成することができる。ドリフト領域１１４は、ダイオード１００の阻止電圧及びオン抵抗の設計要件に応じて、約２×１０14〜約１×１０17ｃｍ-3のドーパント濃度を有することができる。ＧａＮ、ＧａＡｓ、シリコン又はゲルマニウムなどの、他の種類の半導体材料を使用することもできる。特定の実施形態では、ドリフト領域１１４が、約５×１０15ｃｍ-3の濃度のｎ型ドーパントでドープされた４Ｈ−ＳｉＣを含む。
【００４７】
ヘテロ接合障壁領域１３０は、ドリフト領域１１４の材料とは異なる半導体材料で形成される。ヘテロ接合障壁領域１３０は、ドリフト領域１１４の導電型とは逆の導電型を有する。従って、ヘテロ接合障壁領域１３０は、ドリフト領域１１４との間にＰＮヘテロ接合障壁領域を形成する。さらに、ショットキー接点１１８は、ヘテロ接合障壁領域１３０との間にオ−ム接合部を形成することができる。
【００４８】
いくつかの実施形態では、以下でより詳細に説明するように、ヘテロ接合障壁領域１３０とドリフト層の間のＰＮヘテロ接合部Ｊ３の障壁の高さを、ショットキー接点１１８とドリフト領域１１４の間のショットキー接合部Ｊ４の障壁の高さよりも高くして、ＰＮヘテロ接合部Ｊ３が、ドリフト領域１１４とショットキー接点１１８の間のショットキー接合部Ｊ４よりも高い順電圧でオンになるようにすることができる。
【００４９】
図２及び図３の実施形態では、ヘテロ接合障壁領域１３０が、ドリフト領域１１４内にストライプ形状領域として形成される。しかしながら、ヘテロ接合障壁領域１３０は、島形、四角形、ドット形、六角形、又はその他のあらゆる所望の形状などの他の形状に形成することもできる。
【００５０】
いくつかの実施形態では、ヘテロ接合障壁領域１３０を、ドープポリシリコンの領域として設けることができる。例えば、ヘテロ接合障壁領域１３０は、ドリフト領域１１４の導電型とは逆の導電性を有するようにドープされたポリシリコン領域を含むことができ、これによりドリフト領域１１４とのＰＮヘテロ接合部Ｊ３を形成するようになる。
【００５１】
ヘテロ接合障壁領域１３０は、ホウ素及び／又はアルミニウムなどの、約１×１０17〜約１×１０20ｃｍ-3の濃度のｐ型ドーパントでドープすることができ、またドリフト領域１１４の表面からドリフト領域１１４内の約０．３〜約０．５μｍの深さにまで及ぶことができる。特定の実施形態では、ヘテロ接合障壁領域１３０が、約５×１０18ｃｍ-3の濃度でドープされ、またドリフト領域１１４の表面からドリフト領域１１４内の約０．３μｍの深さにまで及ぶことができる。
【００５２】
ドリフト領域１１４内には、１又はそれ以上の電流サージパッド１１６を設けることもできる。電流サージパッド１１６は、ヘテロ接合障壁領域１３０と同じ材料で形成することができる。例えば、この電流サージパッド１１６を、約１×１０18〜約１×１０20ｃｍ-3の濃度のホウ素及び／又はアルミニウムなどのｐ型ドーパントでドープされたポリシリコン領域として設けることができ、またこの電流サージパッド１１６は、ドリフト領域１１４内の約０．３〜約０．５μｍの深さにまで及ぶことができる。特定の実施形態では、電流サージパッド１１６が約５×１０18ｃｍ-3の濃度でドープされ、ドリフト領域１１４内の約０．３μｍの深さにまで及ぶことができる。電流サージパッド１１６は、以下でより詳細に説明するように、この電流サージパッドを通過するサージ電流の流れを高い順電圧で促進するために、ヘテロ接合障壁領域１３０よりも大きな幅を有する。例えば、電流サージパッド１１６は、約１０μｍ〜約２５０μｍの幅を有することができる。特定の実施形態では、電流サージパッド１１６が、約２０μｍの幅を有することができる。
【００５３】
いくつかの実施形態では、電流サージパッド１１６及び／又はヘテロ接合障壁領域１３０を、ドリフト領域１１４の導電性とは逆の導電性を有するようにドープしてドリフト領域１１４との間にヘテロ接合部を形成できる他の種類の材料で形成することができる。例えば、ドリフト領域がｎ型炭化ケイ素を含む場合、ｐ型窒化ガリウムなどの材料を使用して、電流サージパッド１１６及び／又はヘテロ接合障壁領域１３０を形成することができる。
【００５４】
図２及び図３の実施形態に示すヘテロ接合障壁領域１３０は、ドリフト領域１１４の表面部分１１４Ａを露出させて、（ドリフト層の露出部分１１４Ａ及び電流サージパッド１１６を除く）ドリフト領域１１４の活性領域１１０全体に広がる間隔を空けたストライプ領域として設けられる。このドリフト領域１１４を金属ショットキー接点１１８が覆って、ドリフト領域１１４の露出部分１１４Ａ、並びにヘテロ接合障壁領域１３０及び電流サージパッド１１６との間にショットキー整流接合部を形成する。
【００５５】
本明細書で使用する「活性領域」という用語は、ショットキー金属がドリフト層と接触するデバイスの２次元領域を意味し、ドリフト領域１１４の露出部分１１４Ａ、ヘテロ接合障壁領域１３０及び電流サージパッド１１６を含む。従って、活性領域はショットキー接合領域を含むが、例えば、以下で説明するエッジ終端領域は含まない。
【００５６】
ダイオード１００は、ダイオード１００の活性領域１１０を取り囲むエッジ終端領域１１５を含むことができる。エッジ終端領域１１５は、接合終端拡張（ＪＴＥ）領域、フィールドリング、フィールドプレート、ガードリング、及び／又は上述した又はその他の終端の組み合わせを含むことができる。詳細には、デバイス１００は、複数のガードリング１２５を含むことができ、これらのガードリング１２５は、ヘテロ接合障壁領域１３０及び電流サージパッド１１６と同じ材料で形成できるとともに、ドリフト領域１１４の導電型とは逆の導電性を有するようにドープすることもできる。ドリフト層上には、フィールド酸化膜１２７などの保護層を形成することができ、これによりガードリング１２５を覆うことができる。ガードリング１２５は、ゼロバイアス条件下で陽極接点１１８から電気的に絶縁されるフローティングガードリングであってもよい。
【００５７】
いくつかの実施形態では、エッジ終端領域１１５が、米国特許第７，０２６，６５０号に記載されているようなロバストガードリング（ＲＧＲ）終端を含み、この特許は本発明の譲受人に譲渡され、その開示は本明細書に完全に記載されているかのように引用により組み入れられる。具体的には、このＲＧＲ終端は、ドリフト層の導電性とは逆の導電性を有するドーパント注入領域１６０を含むことができる。注入領域１６０は、ドリフト領域１１４内に及ぶことができ、この深さは、ガードリング１２５の深さより深くても又は浅くてもよい。注入領域１６０は、ドリフト領域１１４の導電型とは逆の導電性を有する、約１×１０17ｃｍ-3の正味ドーパント濃度を有することができる。
【００５８】
Ｓｉｎｇｈ他による「漏れが少なく歩留まりが高い４Ｈ−ＳｉＣショットキーダイオード内の平面終端（Ｐｌａｎａｒ  Ｔｅｒｍｉｎａｔｉｏｎｓ  ｉｎ  ４Ｈ−ＳｉＣ  Ｓｃｈｏｔｔｋｙ  Ｄｉｏｄｅｓ  Ｗｉｔｈ  Ｌｏｗ  Ｌｅａｋａｇｅ  Ａｎｄ  Ｈｉｇｈ  Ｙｉｅｌｄｓ）」、ＩＳＰＳＤ  ’９７、ｐｐ１５７〜１６０に、ＳｉＣショットキーダイオードのさらなる従来の終端が記載されている。Ｕｅｎｏ他による、「高電圧ＳｉＣショットキー障壁ダイオードのためのガードリング終端（Ｔｈｅ  Ｇｕａｒｄ−Ｒｉｎｇ  Ｔｅｒｍｉｎａｔｉｏｎ  ｆｏｒ  Ｈｉｇｈ−Ｖｏｌｔａｇｅ  ＳｉＣ  Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅｓ）」、ＩＥＥＥ電子デバイスレター  第１６巻、第７号、１９９５年７月  ｐｐ３３１〜３３２に、ＳｉＣショットキー障壁ダイオードのためのｐ型エピタキシャルガードリング終端が記載されている。また、ＰＣＴ出願公開ＷＯ１９９７／００８７５４号に、「電圧吸収エッジとのＰＮ接合部を含むＳｉＣ半導体デバイス（ＳｉＣ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅ  Ｃｏｍｐｒｉｓｉｎｇ  Ａ  ＰＮ  Ｊｕｎｃｔｉｏｎ  Ｗｉｔｈ  Ａ  Ｖｏｌｔａｇｅ  Ａｂｓｏｒｂｉｎｇ  Ｅｄｇｅ）」という名称の他の終端技術が記載されている。
【００５９】
電流サージパッド１１６及びヘテロ接合障壁領域１３０は、ドリフト領域１１４の凹部内に形成することができ、ドリフト領域１１４の上面よりも上に突出することができる。電流サージパッド１１６及びヘテロ接合障壁領域１３０は、ドリフト領域１１４とは逆の導電型を有しているので、ヘテロ接合障壁領域１３０は、ドリフト領域１１４との間にＰＮ接合部Ｊ３を形成し、電流サージパッド１１６は、ドリフト領域１１４との間にＰＮ接合部Ｊ５を形成する。
【００６０】
図４に示すダイオード１００’では、電流サージパッド１１６’、ヘテロ接合障壁領域１３０’及びガードリング１２５’がドリフト領域１１４の凹部内に形成され、ドリフト領域１１４の上面と同じ高さである。例えば、図４に示すような電流サージパッド１１６’、ヘテロ接合障壁領域１３０’、及び／又はガードリング１２５’を形成するためには、ドリフト領域１１４内の凹部内にポリシリコンを堆積させ、化学機械研磨（ＣＭＰ）又はエッチバック技術を使用して平坦化することができる。
【００６１】
図５に示すダイオード１００”では、電流サージパッド１１６”、ヘテロ接合障壁領域１３０”及びガードリング１２５”が、ドリフト領域１１４の上面上の離散領域として形成され、ドリフト領域１１４内に延びていない。例えば、図５に示すような電流サージパッド１１６”、ヘテロ接合障壁領域１３０”、及び／又はガードリング１２５”を形成するためには、ドリフト領域１１４上にポリシリコンを堆積させ、フォトリソグラフィを使用してパターニングすることができる。
【００６２】
再び図３を参照すると、活性領域１１０の総表面積に対するヘテロ接合障壁領域１３０及び電流サージパッド１１６が占めるデバイス１００の活性領域１１０の表面積の割合は、デバイス１００の逆方向漏れ電流及びデバイス１００の順電圧降下のいずれにも影響する可能性がある。例えば、活性領域１１０の総面積に対するヘテロ接合障壁領域１３０及び電流サージパッド１１６が占める面積が増加した場合、逆方向漏れ電流は減少することもあるが、デバイス１００の順電圧降下は増加する可能性がある。従って、活性領域１１０の総表面積に対するヘテロ接合障壁領域１３０及び電流サージパッド１１６が占めるデバイス１００の活性領域１１０の表面積の割合の選択により、逆方向漏れ電流と順電圧降下の間にトレードオフが生じる場合がある。いくつかの実施形態では、活性領域１１０の総表面積に対するヘテロ接合障壁領域１３０及び電流サージパッド１１６が占めるデバイス１００の活性領域１１０の表面積の割合を、約２％〜４０％とすることができる。他のいくつかの実施形態では、活性領域１１０の総表面積に対するヘテロ接合障壁領域１３０及び電流サージパッド１１６が占めるデバイス１００の活性領域１１０の表面積の割合を、約４％〜３０％とすることができる。さらなる実施形態では、この割合を約１０％〜約３０％とすることができ、さらに別の実施形態では、この割合を約２０％〜約３０％とすることができる。
【００６３】
ドリフト領域１１４の表面上のショットキー接点１１８は、隣接するヘテロ接合障壁領域１３０間のドリフト領域１１４の露出部分１１４Ａとの間にショットキー接合部Ｊ４を形成する。この陽極接点１１８は、アルミニウム、チタン及び／又はニッケルなどの金属を含むことができる。いくつかの実施形態では、陽極接点１１８が、電流サージパッド１１８との間にオ−ム接点を形成する。ショットキー接点上には、金属被覆層１１９を形成することができる。金属被覆層１１９は、例えばＴｉＷ／Ａｌを含むことができ、ショットキー接点１１８上の接触層として設けることができる。
【００６４】
基板１１２のドリフト領域１１４と逆の側には、及び／又はドリフト領域１１４上に直接、陰極接点１２０が形成される。陰極接点１２０は、ｎ型炭化ケイ素へのオ−ム接点を形成できるニッケルなどの金属を含むことができる。
【００６５】
逆バイアス条件下では、ヘテロ接合障壁領域１３０とドリフト領域１１４の間のｐｎ接合部Ｊ３により形成される空乏領域１３０、及びｐｎ接合部Ｊ５の空乏領域が、デバイス１００内を通る逆電流を阻止するように広がって、ショットキー接合部Ｊ４を保護するとともにデバイス１００内の逆方向漏れ電流を制限することができる。従って、逆バイアスでは、ダイオード１００が、実質的にＰＩＮダイオードのように機能することができる。
【００６６】
順方向動作では、陽極接点１１８とドリフト領域１１４の露出部分１１４Ａとの間のショットキー接合部Ｊ４が、ヘテロ接合部Ｊ３、及び電流サージパッド１１６とドリフト領域１１４の間のヘテロ接合部Ｊ５よりも先にオンになる。従って、デバイスは、低い順電圧ではショットキーダイオードの挙動を示し、ダイオード１００の動作は、ショットキー接合部Ｊ３及びＪ４を横切る多数キャリアの注入によって支配されるようになる。通常の動作条件下では、少数キャリアが注入されることはないので、デバイス１００は、一般にショットキーダイオードの特性である非常に高速のスイッチング能力を有することができる。
【００６７】
電流サージパッド１１６は、ショットキー接合部Ｊ３のターンオン電圧よりも高い順電圧で導通し始めるように設計することができる。従って、サージ電流によってダイオード１００の順電圧が上昇した場合、ｐｎ接合部Ｊ５が導通し始める。ｐｎ接合部が導通し始めると、ダイオード１００の動作は、ｐｎ接合部Ｊ５を横切る少数キャリアの注入及び再結合によって支配される。この場合、ダイオード１００の順電圧降下をクランプし、これにより所与の電流レベルに関してダイオード１００が消失する電力量を低下させることができる。従って、ダイオード１００の順電圧が上昇したときにｐｎ接合部Ｊ５をオンにすることにより、ダイオード１００の順方向電流暴走を低減及び／又は防止することができる。
【００６８】
さらに、いくつかの実施形態によるデバイスでは、ｐｎ接合部Ｊ３及びＪ５を段階的にオンにすることができる。第１の段階において、ドリフト領域１１４とショットキー接点１１８の間のショットキー接合部Ｊ４をオンにして、多数キャリアを伝導させることができる。第２の段階において、ＰＮヘテロ接合部Ｊ３のバイアスが高まると、ＰＮヘテロ接合部Ｊ３を横切って多数キャリアが注入され、さらなるオン抵抗の低下を可能にすることができる。さらに、いくつかの実施形態によるデバイスでは、段階ごとに接合部Ｊ５がオンになり、少数キャリアが注入されてサージ電流能力が可能になる。
【００６９】
いくつかの実施形態によるデバイスの順方向電流動作を図６及び図７に示す。具体的には、図６は、電流サージパッド１１６及び２つのヘテロ接合障壁領域１３０を含むドリフト領域１１４の一部の拡大図である。図６には、順方向電流成分４０、４１及び４２を示している。図７は、いくつかの実施形態によるショットキーダイオードの、電流密度（Ｊ）と順電圧（Ｖ）の図式グラフである。図７に示すように、いくつかの実施形態によるショットキーダイオードの電流−電圧特性は、図７に領域１、領域２及び領域３として示す３つの異なる動作領域を有することができる。
【００７０】
図６を参照して分かるように、ショットキー接点１１８とドリフト領域１１４の間のショットキー接合部Ｊ４をオンにするのに十分な順電圧が、ドリフト領域１１４に対してショットキー接点１１８に印加されると、ドリフト層に（ｎ型ドリフト層の場合には電子などの）多数キャリアが注入され、ショットキー電流成分４０が生じる。電流サージパッド１１６とドリフト領域１１４の間のＰＮヘテロ接合部Ｊ５、及び陽極接点１１８と電流サージパッド１１６の間のオ−ム接合部Ｊ６がオンになる前は、このショットキー電流成分４０が、デバイス電流の唯一の成分である。このことを、図７のグラフに、デバイスの順電圧がＶ１とＶ２の間に存在する領域１として示している。Ｖ１は、ショットキー接合部Ｊ４のターンオン電圧を表し、Ｖ２は、ヘテロ接合障壁領域１３０とドリフト領域１１４の間のヘテロ接合部Ｊ３のターンオン電圧を表す。
【００７１】
特定の実施形態では、ショットキー接点１１８がチタンであり、ドリフト領域１１４がｎ型炭化ケイ素である場合、ショットキー接合部Ｊ４のターンオン電圧を約０．８Ｖとすることができ、ヘテロ接合障壁領域１３０とドリフト領域１１４の間のターンオン電圧を約１．５Ｖとすることができる。
【００７２】
図６に示すように、ショットキー電流４０は、電流サージパッド１１６及びヘテロ接合障壁領域１３０の下方で横方向に広がり、デバイス内に広がり抵抗が生じる。従って、図７に示す電流−電圧カーブは、領域１では比較的緩やかな傾斜を有することができる。
【００７３】
デバイスの順電圧がＶ２に達すると、ヘテロ接合障壁領域１３０とドリフト領域１１４の間のヘテロ接合部Ｊ３、及び電流サージパッド１１６とドリフト領域１１４の間のヘテロ接合部Ｊ５がオンになることができ、ドリフト領域内に電子４１が単極注入されるようになる。デバイスは、依然としてある程度の広がり抵抗を示すことができる。しかしながら、デバイスの全体的な抵抗は減少することができ、図７に示す電流−電圧カーブの領域２の傾斜は、領域１と比較して増加する。
【００７４】
デバイスに加わる電圧が増加するにつれ、接合部Ｊ４を通過するショットキー電流も増加する。電流サージパッド１１６全体の電圧降下ΔＶも、電流サージパッド１１６とドリフト領域１１４の間のＰＮヘテロ接合部Ｊ５が、ドリフト領域１１４内に（ｎ型ドリフト層の場合には正孔などの）少数キャリア４２を注入し始める程度にまで増加する。この状態を、図７の領域３として示す。デバイスの抵抗はさらに減少し、領域３の電流−電圧カーブの傾斜が増加する。
【００７５】
特徴部のエッジから特徴部の中心までの最小横方向距離、すなわち横方向に拡がる電流が特徴部の中心点に達するために移動しなければならない最小距離を「半値幅」とする場合、ヘテロ接合障壁領域１３０の半値幅よりも大きな電流サージパッド１１６の半値幅にわたる電圧降下ΔＶは、＿＿＿＿＿＿＿＿＿と理解されるであろう。電流サージパッド１１６の幅の方がヘテロ接合障壁領域１３０の幅よりも広いので、電流サージパッド１１６とドリフト層の間の接合部Ｊ５の方が、ヘテロ接合障壁領域１３０とドリフト領域１１４の間の接合部よりも前にオンになりやすい傾向にある。
【００７６】
図８に、ショットキー接点としてｐ＋ポリシリコンを含むいくつかの実施形態によるデバイスの、２５℃〜２００℃の動作温度における実験的な順方向電流−電圧カーブを示す。例えば、いくつかの実施形態による２５℃での電流−電圧カーブをカーブ１９１として示しており、いくつかの実施形態による２００℃での電流−電圧カーブをカーブ１９２として示している。これらのカーブは、温度及び順電圧とともにカーブの傾斜が増加するように、いくつかの実施形態によるダイオードのサージ能力が高温で高まることを示している。図８に示すデバイスは、陽極接点１１８としてポリシリコンを使用したことにより、Ｔｉ−ＳｉＣショットキーのターンオン電圧が０．８Ｖである代わりに、約１．８Ｖで導電を開始する。
【００７７】
図９〜図１２に、いくつかの実施形態によるデバイスの形成方法を示す。図９を参照すると、ドリフト領域１１４が設けられている。ドリフト領域１１４は、基板１１２上に設けることができる。しかしながら、基板１１２は任意であり、いくつかの実施形態では除去又は省略できると理解されるであろう。
【００７８】
ドリフト領域１１４は、例えば、ダイオード１００の阻止電圧及びオン抵抗の要件に応じて約２×１０14〜約１×１０17ｃｍ-3のドーパント濃度を有する、２Ｈ、４Ｈ、６Ｈ、３Ｃ及び／又は１５Ｒポリタイプのｎ型炭化ケイ素で形成することができる。ＧａＮ、ＧａＡｓ、シリコン又はゲルマニウムなどの他の種類の半導体材料を使用することもできる。特定の実施形態では、ドリフト領域１１４が、約５×１０15ｃｍ-3の濃度のｎ型ドーパントでドープされた４Ｈ−ＳｉＣを含む。
【００７９】
デバイス周縁部に任意の注入領域１６０を形成して、ロバストガードリング終端を設けることができる。
【００８０】
ドリフト領域１１４の表面内には、例えば当業で周知のマスキング及びエッチング技術によって複数の凹部１７０、１７１及び１７２が形成される。凹部１７０、１７１及び１７２は、ドリフト領域１１４の表面からドリフト領域１１４内の約０．３〜約０．５μｍの深さにまで及ぶことができる。ドリフト層の表面上及び凹部１７０、１７１、１７２内には、ドリフト層との間にヘテロ接合部を形成するポリシリコンなどの材料の層１８０が堆積される。ポリシリコンの層１８０は、ホウ素及び／又はアルミニウムなどのｐ型ドーパントで、約１×１０18〜約１×１０19ｃｍ-3の濃度で、及び特定の実施形態では約５×１０18ｃｍ-3の濃度でドープすることができる。ポリシリコンの層１８０は、現場ドーピング、スピンオン、拡散及びドライブインアニーリングなどの、いずれかの従来のドーピング技術を使用してドープすることができる。
【００８１】
ドリフト領域１１４の表面よりも上に突出するそれぞれの電流サージパッド１１６、ヘテロ接合障壁領域１３０及び／又はガードリング１２５を形成するために、フォトリソグラフィ技術を使用して層１８０をパターニングすることができる（図１０）。いくつかの実施形態では、ドリフト領域１１４の表面と同じ高さのそれぞれの電流サージパッド１１６、ヘテロ接合障壁領域１３０及び／又はガードリング１２５を形成するために、化学機械研磨及び／又はエッチバック技術を使用して層１８０を平坦化することができる（図１１）。
【００８２】
図１２を参照すると、ドライブ領域１１４上にショットキー接点１１８を形成することができ、このショットキー接点１１８は、アルミニウム、チタン及び／又はニッケルなどの金属を含むことができる。いくつかの実施形態では、接点１１８が、電流サージパッド１１６との間にオ−ム接点を形成し、ドリフト領域１１４との間にショットキー接点を形成することができる。ショットキー接点１１８上には、金属被覆層１１９を形成することができる。金属被覆層１１９は、例えばＴｉＷ／Ａｌを含むことができ、ショットキー接点１１８上の接触層として設けることができる。
【００８３】
基板１１２のドリフト領域１１４と逆の側には、陰極接点１２０が形成される。陰極接点１２０は、ｎ型炭化ケイ素へのオ−ム接点を形成できるニッケルなどの金属を含むことができる。
【００８４】
ガードリング１２５の下方には、ドリフト層の導電性とは逆の導電性を有するドーパントの注入領域１６０を形成して、ロバストガードリング（ＲＧＲ）終端を実現することができる。注入領域１６０は、ドリフト領域内に及ぶことができ、この深さはガードリングの深さより深くても又は浅くてもよく、またドリフト領域１１４の導電型と逆の導電性を有する、約１×１０17ｃｍ-3の正味ドーパント濃度を有することができる。最後に、ドリフト層上にフィールド酸化膜１２７を形成し、これによりガードリング１２５を覆うことができる。
【００８５】
図１３Ａ及び図１３Ｂには、それぞれガードリング終端ではなくメサ終端（図１３Ａ）及び勾配付きエッジ終端（図１３Ｂ）を有するデバイス３００及び３００’の断面図であるさらなる実施形態を示している。
【００８６】
図１４は、ヘテロ接合障壁領域とヘテロ接合ガードリング終端とを含むいくつかの実施形態によるデバイス（カーブ２０１）、及びヘテロ接合障壁領域と、注入領域１６０を含むロバストガードリング終端を有するヘテロ接合ガードリング終端とを含むいくつかの実施形態によるデバイス（カーブ２０２）の、模擬的な水平方向電界分布を示すグラフである。図１４で分かるように、カーブ２０１によって表すデバイスのピーク電界２０１Ｐは、カーブ２０２によって表すデバイスのピーク電界２０２Ｐよりも実質的に高くなり得る。
【００８７】
本発明の実施形態は、従来のＪＢＳデバイスと比較して注入ステップを全く又はほとんど必要としなくてもよい接合障壁ショットキー半導体デバイスを提供するものである。従って、このようなデバイスの製造コスト及び／又は複雑性を低減することができる。さらに、いくつかの実施形態は、ＪＢＳダイオードにおいて、ドープしたポリシリコン特徴部を使用する。ポリシリコンは、多くの従来技術によってドープすることができ、ポリシリコン加工技術は、ハイスループット処理に対応する。さらに、いくつかの実施形態では、ｐ型ポリシリコンが、サージ電流条件内で少数インジェクタとして機能することができ、高温動作におけるサージ能力をさらに高めることができる。
【００８８】
特定の動作順序を参照しながら本発明の実施形態を説明したが、当業者であれば理解するように、この順序内のいくつかの動作を並べ換えても、本発明の教示から恩恵を受けることができる。従って、本発明を、本明細書で説明した正確な動作順序に限定されると解釈すべきではない。
【００８９】
図面及び明細書には、本発明の実施形態を開示し、また特定の用語を使用しているが、これらは一般的かつ記述的な意味でのみ使用したものであって限定を目的とするものではなく、本発明の範囲は以下の特許請求の範囲に示す。
【符号の説明】
【００９０】
１００  ダイオード
１１０  活性領域
１１４  ドリフト領域
１１４Ａ  露出部分
１１５  エッジ終端領域
１１６  電流サージパッド
１３０  ヘテロ接合障壁領域
【図１】
2013522876.tif 000003
【図２】
2013522876.tif 000004
【図３】
2013522876.tif 000005
【図４】
2013522876.tif 000006
【図５】
2013522876.tif 000007
【図６】
2013522876.tif 000008
【図７】
2013522876.tif 000009
【図８】
2013522876.tif 000010
【図９】
2013522876.tif 000011
【図１０】
2013522876.tif 000012
【図１１】
2013522876.tif 000013
【図１２】
2013522876.tif 000014
【図１３Ａ】
2013522876.tif 000015
【図１３Ｂ】
2013522876.tif 000016
【図１４】
2013522876.tif 000017
【手続補正書】
【提出日】平成24年11月6日(2012.11.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の導電型を有するドリフト領域と、
前記ドリフト領域上に存在して前記ドリフト領域との間に接合部を形成する接点と、
前記ドリフト領域上の接合障壁領域と、
を含み、前記接合障壁領域が、前記第１の導電型とは逆の第２の導電型を有するとともに、前記ドリフト領域上のヘテロ接合障壁領域を含み、該ヘテロ接合障壁領域が、前記ドリフト領域との間にＰＮヘテロ接合部を形成し、前記接点と電気的に接触し、
前記ドリフト領域上に存在して前記接合部に横方向に隣接するガードリング終端領域をさらに含み、該ガードリング終端領域が、第２のヘテロ接合障壁領域を含む、
ことを特徴とする電子デバイス。
【請求項２】
前記接点と前記ドリフト領域の間の前記接合部が、前記接合障壁領域と前記ドリフト領域の間のＰＮヘテロ接合部よりも低い順電圧で電流を導通させるように構成されたショットキー接合部を含む、
ことを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記接点が、前記ヘテロ接合障壁領域へのオ−ム接点を形成し、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記ＰＮヘテロ接合部が、前記接合部のターンオン電圧よりも高い順電圧であって、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記ＰＮヘテロ接合部が前記ドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成される、
ことを特徴とする請求項１に記載の電子デバイス。
【請求項４】
前記ヘテロ接合障壁領域が、前記ドリフト領域上の複数のｐ型ポリシリコン領域と、前記接点の下方の前記ドリフト領域上に存在して前記接点に電気的に接続された少なくとも１つのｐ型ポリシリコン少数キャリア注入パッドとを含む、
ことを特徴とする請求項１に記載の電子デバイス。
【請求項５】
前記少数キャリア注入パッドの幅が、前記接合障壁領域の幅よりも大きい、
ことを特徴とする請求項４に記載の電子デバイス。
【請求項６】
前記少数キャリア注入パッドの水平方向の表面積が、前記接合障壁領域内の前記複数のポリシリコン領域のうちの１つの水平方向の表面積よりも大きい、
ことを特徴とする請求項４に記載の電子デバイス。
【請求項７】
前記ドリフト領域がｎ型炭化ケイ素を含み、前記ヘテロ接合障壁領域がｐ型窒化ガリウムを含む、
ことを特徴とする請求項１に記載の電子デバイス。
【請求項８】
前記ドリフト領域の表面に存在して前記デバイスの活性領域を内部に定める終端領域をさらに含み、
前記活性領域の総表面積に対する、前記ヘテロ接合障壁領域が占める前記活性領域の表面積の割合が、約２％〜約４０％である、
ことを特徴とする請求項１に記載の電子デバイス。
【請求項９】
前記活性領域の総表面積に対する、前記ヘテロ接合障壁領域が占める前記活性領域の表面積の割合が、約１０％〜約３０％である、
ことを特徴とする請求項８に記載の電子デバイス。
【請求項１０】
前記活性領域の総表面積に対する、前記ヘテロ接合障壁領域が占める前記活性領域の表面積の割合が、約２０％〜約３０％である、
ことを特徴とする請求項８に記載の電子デバイス。
【請求項１１】
電子デバイスの形成方法であって、
第１の導電型を有するドリフト領域を設けるステップと、
前記ドリフト領域上に、前記ドリフト領域とは異なる材料を含み、前記ドリフト領域の前記導電型とは逆の導電型を有し、前記ドリフト領域との間にＰＮヘテロ接合部を形成するヘテロ接合障壁領域を設けるステップと、
前記ドリフト領域上及び前記ヘテロ接合障壁領域上に、前記ドリフト領域との間にショットキー接合部を形成し、前記ヘテロ接合障壁領域との間にオ−ム接合部を形成する接点を設けるステップと、
前記ドリフト領域上に、前記ショットキー接合部に横方向に隣接するガードリング終端領域を設けるステップと、
を含み、前記ガードリング終端領域が、前記ドリフト領域上の第２のヘテロ接合障壁領域を含む、
ことを特徴とする方法。
【請求項１２】
前記ドリフト領域がｎ型炭化ケイ素を含み、前記ヘテロ接合障壁領域がｐ型ポリシリコンを含む、
ことを特徴とする請求項１１に記載の方法。
【請求項１３】
前記ヘテロ接合障壁領域を設けるステップが、前記ドリフト領域内に凹部をエッチングするステップと、前記凹部内にポリシリコン層を堆積させるステップと、前記ポリシリコン層を、前記ドリフト領域の導電型とは逆の導電型を有するようにドープするステップと、前記ポリシリコン層をパターニングするステップとを含む、
ことを特徴とする請求項１１に記載の方法。
【国際調査報告】
2013522876.tif 000018