(57)【要約】本発明は、ＰＷＭコンパレータ及びＤ級増幅器に関する。本発明のＰＷＭコンパレータに電流フィードバック回路が設けられ、且つ受信した高周波三角波信号の波形状態とオーディオ信号のテータス状態により、動的にヒステリシスを変換することができる。同じなレゾリューションになる場合、本発明のＰＷＭコンパレータのアンチノイズが従来のヒステリシスＰＷＭコンパレータよりよいので、入力する信号のデューティ比がほぼ１００％になっても安定に作動することができる。
2013546284.tif 000002
【特許請求の範囲】
【請求項１】
予増幅回路と、フィードバック回路と、判断回路とを含むＰＷＭコンパレータにおいて、
前記予増幅回路は、高周波三角波信号を受信する入力端と、オーディオ信号を受信する入力端とを具備し、且つ高周波三角波信号とオーディオ信号との波形の変形状況を前記フィードバック回路と判断回路とに出力し、
前記フィードバック回路は、前記フィードバック回路と判断回路とに接続され、内部に設けられている電流源を具備し、且つ前記予増幅回路から受信した高周波三角波信号の波形状況と、ＰＷＭコンパレータのＰＷＭ信号のテータス状態とにより、前記電流源から前記判断回路の入力端に入力される電流を調節し、
前記判断回路は、前記フィードバック回路に接続され、前記判断回路の入力端に入力される電流の変化により高周波三角波信号とオーディオ信号との波形の変形状況を検出するとともに、高周波三角波信号とオーディオ信号とを比較した結果を得る、ことを特徴とするＰＷＭコンパレータ。
【請求項２】
前記ＰＷＭコンパレータは、前記フィードバック回路と判断回路とに接続されている出力バッファ回路をさらに含み、
前記出力バッファ回路は、前記判断回路が出力した結果に基づいてＰＷＭ信号を生成して出力する、ことを特徴とする請求項１に記載のＰＷＭコンパレータ。
【請求項３】
前記予増幅回路は、第一入力ＮＭＯＳ電界効果トランジスターと、第二入力ＮＭＯＳ電界効果トランジスターと、第一画像ＰＭＯＳ電界効果トランジスターと、第二画像ＰＭＯＳ電界効果トランジスターとを含み、
第一入力ＮＭＯＳ電界効果トランジスターのゲートは、入力されたオーディオ信号を受信し、第一入力ＮＭＯＳ電界効果トランジスターのドレインは、第一画像ＰＭＯＳ電界効果トランジスターのドレインに接続され、第一入力ＮＭＯＳ電界効果トランジスターのソースは、第二入力ＮＭＯＳ電界効果トランジスターのソースに接続されており、
第二入力ＮＭＯＳ電界効果トランジスターのゲートは、入力された高周波三角波信号を受信し、第二入力ＮＭＯＳ電界効果トランジスターのドレインは、第二画像ＰＭＯＳ電界効果トランジスターのドレインに接続されており、
第一入力ＮＭＯＳ電界効果トランジスター、第二入力ＮＭＯＳ電界効果トランジスターのソースと接地端との間には、第一電流源が形成されており、
第一画像ＰＭＯＳ電界効果トランジスターのゲートとドレインとは、短絡され、第一画像ＰＭＯＳ電界効果トランジスターのソースは、電源に接続されており、
第二画像ＰＭＯＳ電界効果トランジスターのゲートとドレインとは、短絡され、第二画像ＰＭＯＳ電界効果トランジスターのソースは、電源に接続されている、ことを特徴とする請求項２に記載のＰＷＭコンパレータ。
【請求項４】
前記フィードバック回路は、第二電流源と、第三電流源と、第一スイッチと、第二スイッチＫ２とを含み、
第一スイッチの一端は、第二電流源に接続され、他端は、高周波三角波信号の波形により第一接続端又は第二接続端に接続され、第一接続端は、第二画像ＰＭＯＳ電界効果トランジスターのゲートに接続され、第二接続端は、第一画像ＰＭＯＳ電界効果トランジスターのゲートに接続されており、
第二スイッチの一端は、第三電流源に接続され、他端は、ＰＷＭ信号のテータス状態により第三接続端又は第四接続端に接続され、第三接続端は、第二画像ＰＭＯＳ電界効果トランジスターのゲートに接続され、第四接続端は、第一画像ＰＭＯＳ電界効果トランジスターのゲートに接続されている、ことを特徴とする請求項３に記載のＰＷＭコンパレータ。
【請求項５】
高周波三角波信号が立ち上がりエッジになる場合、第一スイッチが第一接続端に接続され、高周波三角波信号が立ち下がりエッジになる場合、第一スイッチが第二接続端に接続され、ＰＷＭ信号が低テータス状態になる場合、第二スイッチが第三接続端に接続され、ＰＷＭ信号が高テータス状態になる場合、第二スイッチが第四接続端に接続される、ことを特徴とする請求項４に記載のＰＷＭコンパレータ。
【請求項６】
前記判断回路は、第三画像ＰＭＯＳ電界効果トランジスターと、第四画像ＰＭＯＳ電界効果トランジスターと、第一比較ＮＭＯＳ電界効果トランジスターと、第二比較ＮＭＯＳ電界効果トランジスターと、第三比較ＮＭＯＳ電界効果トランジスターと、第四比較ＮＭＯＳ電界効果トランジスターと、を含み、
第三画像ＰＭＯＳ電界効果トランジスターのソースは、電源に接続され、第三画像ＰＭＯＳ電界効果トランジスターのゲートは、第一画像ＰＭＯＳ電界効果トランジスターのゲートに接続され、第三画像ＰＭＯＳ電界効果トランジスターのドレインは、第一比較ＮＭＯＳ電界効果トランジスターのドレインに接続されており、
第四画像ＰＭＯＳ電界効果トランジスターのソースは、電源に接続され、第四画像ＰＭＯＳ電界効果トランジスターのゲートは、第二画像ＰＭＯＳ電界効果トランジスターのゲートに接続され、第四画像ＰＭＯＳ電界効果トランジスターのドレインは、第四比較ＮＭＯＳ電界効果トランジスターのドレインに接続されており、
第一比較ＮＭＯＳ電界効果トランジスターのゲートとドレインとは、短絡され、第一比較ＮＭＯＳ電界効果トランジスターのソースは、接地されており、
第二比較ＮＭＯＳ電界効果トランジスターのゲートは、第三比較ＮＭＯＳ電界効果トランジスターのドレインに接続され、第二比較ＮＭＯＳ電界効果トランジスターのドレインは、第三比較ＮＭＯＳ電界効果トランジスターのゲートに接続され、第二比較ＮＭＯＳ電界効果トランジスターのソースと第三比較ＮＭＯＳ電界効果トランジスターのソースとは、両方とも接地されており、
第三比較ＮＭＯＳ電界効果トランジスターのゲートは、第三画像ＰＭＯＳ電界効果トランジスターのドレインに接続され、第三比較ＮＭＯＳ電界効果トランジスターのドレインは、第四画像ＰＭＯＳ電界効果トランジスターのドレインに接続されており、
第四比較ＮＭＯＳ電界効果トランジスターのゲートとドレインとは、短絡され、第四比較ＮＭＯＳ電界効果トランジスターのソースは、接地されている、ことを特徴とする請求項３に記載のＰＷＭコンパレータ。
【請求項７】
前記出力バッファ回路は、２つの入力端と、１つの出力端とを含み、２つの入力端は、第三比較ＮＭＯＳ電界効果トランジスターのゲートとドレインにそれぞれ接続され、１つの出力端は、ＰＷＭ信号を出力する、ことを特徴とする請求項６に記載のＰＷＭコンパレータ。
【請求項８】
前記予増幅回路と判断回路は、ＣＭＯＳオペレーショナルトランスコンダクタンスアンプ構造を用いる、ことを特徴とする請求項１に記載のＰＷＭコンパレータ。
【請求項９】
前記予増幅回路は、第一入力ＮＰＮトランジスターと、第二入力ＮＰＮトランジスターと、第一画像ＰＭＯＳ電界効果トランジスターと、第二画像ＰＭＯＳ電界効果トランジスターと、第一画像ＮＭＯＳ電界効果トランジスターと、第二画像ＮＭＯＳ電界効果トランジスターと、を含み、
第一入力ＮＰＮトランジスターのベース電極は、入力されたオーディオ信号を受信し、第一入力ＮＰＮトランジスターの集電極は、第一画像ＰＭＯＳ電界効果トランジスターのドレインに接続され、第一入力ＮＰＮトランジスターのエミッターは、第二入力ＮＰＮトランジスターのエミッターに接続されており、
第二入力ＮＰＮトランジスターのベース電極は、高周波三角波信号を受信し、第二入力ＮＰＮトランジスターの集電極は、第二画像ＰＭＯＳ電界効果トランジスターのドレインに接続されており、
第二画像ＮＭＯＳ電界効果トランジスターのドレインは、第一入力ＮＰＮトランジスターに接続され、第二入力ＮＰＮトランジスターのエミッターに接続され、第一画像ＮＭＯＳ電界効果トランジスターのソースと第二画像ＮＭＯＳ電界効果トランジスターのソースとは、それぞれ接地されており、
第一画像ＰＭＯＳ電界効果トランジスターのゲートとドレインは、短絡され、第一画像ＰＭＯＳ電界効果トランジスターのソースは、電源に接続されており、
第二画像ＰＭＯＳ電界効果トランジスターのゲートとドレインは、短絡され、第二画像ＰＭＯＳ電界効果トランジスターのソースは、電源に接続されている、ことを特徴とする請求項２に記載のＰＷＭコンパレータ。
【請求項１０】
前記フィードバック回路は、第一フィードバックＮＭＯＳ電界効果トランジスターと、第二フィードバックＮＭＯＳ電界効果トランジスターと、第三フィードバックＮＭＯＳ電界効果トランジスターと、第四フィードバックＮＭＯＳ電界効果トランジスターと、第三画像ＮＭＯＳ電界効果トランジスターと、第四画像ＮＭＯＳ電界効果トランジスターと、を含み、
第一フィードバックＮＭＯＳ電界効果トランジスターのゲートは、外部からの制御信号を受信し、第一フィードバックＮＭＯＳ電界効果トランジスターのドレインは、第二画像ＰＭＯＳ電界効果トランジスターのゲートに接続され、第一フィードバックＮＭＯＳ電界効果トランジスターのソースは、第二フィードバックＮＭＯＳ電界効果トランジスターのソースに接続されるとともに、第三画像ＮＭＯＳ電界効果トランジスターのドレインに接続されており、
第二フィードバックＮＭＯＳ電界効果トランジスターのゲートは、基準電圧を受信し、第二フィードバックＮＭＯＳ電界効果トランジスターのドレインは、第一画像ＰＭＯＳ電界効果トランジスターのゲートに接続されており、
第三フィードバックＮＭＯＳ電界効果トランジスターのゲートは、基準電圧を受信し、第三フィードバックＮＭＯＳ電界効果トランジスターのドレインは、第二画像ＰＭＯＳ電界効果トランジスターのゲートに接続され、第三フィードバックＮＭＯＳ電界効果トランジスターのソースは、第四フィードバックＮＭＯＳ電界効果トランジスターのソースに接続されるとともに、第四画像ＮＭＯＳ電界効果トランジスターのドレインに接続されており、
第四フィードバックＮＭＯＳ電界効果トランジスターのゲートは、出力バッファ回路の出力端に接続されてＰＷＭ信号を受信し、第四フィードバックＮＭＯＳ電界効果トランジスターのドレインは、第一画像ＰＭＯＳ電界効果トランジスターのゲートに接続されており、
第三画像ＮＭＯＳ電界効果トランジスターのソースと、第四画像ＮＭＯＳ電界効果トランジスターのソースとは、両方とも接地されている、ことを特徴とする請求項９に記載のＰＷＭコンパレータ。
【請求項１１】
前記判断回路は、第三画像ＰＭＯＳ電界効果トランジスターと、第四画像ＰＭＯＳ電界効果トランジスターと、第一比較ＮＭＯＳ電界効果トランジスターと、第二比較ＮＭＯＳ電界効果トランジスターと、第三比較ＮＭＯＳ電界効果トランジスターと、第四比較ＮＭＯＳ電界効果トランジスターと、第五画像ＮＭＯＳ電界効果トランジスターと、第六画像ＮＭＯＳ電界効果トランジスターと、第五画像ＰＭＯＳ電界効果トランジスターと、第六画像ＰＭＯＳ電界効果トランジスターと、を含み、
前記第三画像ＰＭＯＳ電界効果トランジスターのソースは、電源に接続され、前記第三画像ＰＭＯＳ電界効果トランジスターのゲートは、第一画像ＰＭＯＳ電界効果トランジスターのゲートに接続され、第三画像ＰＭＯＳ電界効果トランジスターのドレインは、第一比較ＮＭＯＳ電界効果トランジスターのドレインに接続されており、
第四画像ＰＭＯＳ電界効果トランジスターのゲートは、第二画像ＰＭＯＳ電界効果トランジスターのゲートに接続され、第四画像ＰＭＯＳ電界効果トランジスターのドレインは、第二比較ＮＭＯＳ電界効果トランジスターのドレインに接続されており、
第一比較ＮＭＯＳ電界効果トランジスターのゲートとドレインは、短絡され、第一比較ＮＭＯＳ電界効果トランジスターのソースは、接地されており、
第三比較ＮＭＯＳ電界効果トランジスターのゲートは、第四比較ＮＭＯＳ電界効果トランジスターのドレインに接続され、第三比較ＮＭＯＳ電界効果トランジスターのドレインは、第四比較ＮＭＯＳ電界効果トランジスターのゲートに接続され、第三比較ＮＭＯＳ電界効果トランジスターのソースと第四比較ＮＭＯＳ電界効果トランジスターのソースとは、両方とも接地され、第四比較ＮＭＯＳ電界効果トランジスターのゲートは、第三画像ＰＭＯＳ電界効果トランジスターのドレインに接続され、第四比較ＮＭＯＳ電界効果トランジスターのドレインは、第四画像ＰＭＯＳ電界効果トランジスターのドレインに接続されており、
第二比較ＮＭＯＳ電界効果トランジスターのゲートとドレインは、短絡され、第二比較ＮＭＯＳ電界効果トランジスターのソースは、接地されており、
第五画像ＮＭＯＳ電界効果トランジスターのソースは、接地され、第五画像ＮＭＯＳ電界効果トランジスターのドレインは、第六画像ＰＭＯＳ電界効果トランジスターのドレインに接続されており、
第六画像ＮＭＯＳ電界効果トランジスターのソースは、接地され、第六画像ＮＭＯＳ電界効果トランジスターのドレインは、第五画像ＰＭＯＳ電界効果トランジスターのドレインに接続されている、ことを特徴とする請求項１０に記載のＰＷＭコンパレータ。
【請求項１２】
前記出力バッファ回路は、順番に接続されている第一インバーターと、シュミットトリガと、第二インバーターとを含み、第一インバーターの入力端は、第六画像ＰＭＯＳ電界効果トランジスターのドレインに接続され、第二インバーターは、ＰＷＭ信号を出力する、ことを特徴とする請求項１１に記載のＰＷＭコンパレータ。
【請求項１３】
第一画像ＮＭＯＳ電界効果トランジスターと、第三画像ＮＭＯＳ電界効果トランジスターと、第四画像ＮＭＯＳ電界効果トランジスターとの幅／長さの比率は、同様であり、
第二画像ＮＭＯＳ電界効果トランジスターの幅／長さの比率は、第一画像ＮＭＯＳ電界効果トランジスターの幅／長さの比率の四倍であり、
第一画像ＰＭＯＳ電界効果トランジスターと、第二画像ＰＭＯＳ電界効果トランジスターと、第三画像ＰＭＯＳ電界効果トランジスターと、第四画像ＰＭＯＳ電界効果トランジスターとの幅／長さの比率は、互いに同様であり、且つ第二画像ＮＭＯＳ電界効果トランジスターの長さの比率より大きく、
第一比較ＮＭＯＳ電界効果トランジスターと、第二比較ＮＭＯＳ電界効果トランジスターと、第五画像ＮＭＯＳ電界効果トランジスターと、第六画像ＮＭＯＳ電界効果トランジスターとの幅／長さの比率は、互いに同様であり、且つ第一画像ＮＭＯＳ電界効果トランジスターの幅／長さの比率より大きく、且つ第二画像ＮＭＯＳ電界効果トランジスターの幅／長さの比率より小さく、
第三比較ＮＭＯＳ電界効果トランジスターと、第四比較ＮＭＯＳ電界効果トランジスターとの幅／長さの比率は、互いに同様であり、且つ第一比較ＮＭＯＳ電界効果トランジスターの幅／長さの比率より大きく、第二画像ＮＭＯＳ電界効果トランジスターの幅／長さの比率より小さく、
第五画像ＰＭＯＳ電界効果トランジスターと、第六画像ＰＭＯＳ電界効果トランジスターとの幅／長さの比率は、互いに同様であり、且つ第一画像ＰＭＯＳ電界効果トランジスターの幅／長さの比率より大きく、
第一フィードバックＮＭＯＳ電界効果トランジスターと、第四フィードバックＮＭＯＳ電界効果トランジスターとの幅／長さの比率は、互いに同様であり、且つ第一画像ＮＭＯＳ電界効果トランジスターの幅／長さの比率より小さい、ことを特徴とする請求項１１に記載のＰＷＭコンパレータ。
【請求項１４】
Ｄ級増幅器において、請求項１〜１３のいずれに記載のＰＷＭコンパレータを含むことを特徴とするＤ級増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーディオパワー増幅器に関し、特にＤ級増幅器に関するものである。
【背景技術】
【０００２】
現在、Ｄ級オーディオパワー増幅器は、ＭＰ３、携帯電話、ホームシアターなどに広く使用され、且つ、オーディオシステムにおいて優先的に選ばれる装置になっている。
【０００３】
Ｄ級アンプの出力増幅管がオン状態になる場合、理論的効率が１００％まで達し、実際効率も９０％以上まで達することができる。しかし、従来の線形アンプの効率は、６０％又は６０％以下までしか達することができない。効率を大幅に向上させる場合、エネルギー消耗と放熱が減少する２つの利点を招来することができる。放熱が減少する場合、Ｄ級アンプのチップ用放熱器のサイズと、回路基板のサイズとを大幅に小さくすることができる。従って、このようなＤ級アンプを携帯型電子製品又は大衆消費電子製品に広く用いることができる。
【０００４】
現在、Ｄ級オーディオパワーアンプによく用いられる変調方法は、パルス幅変調（ＰＷＭ、Pulse  Width  Modulation）である。図１は、ＰＷＭ変調方法に基づいたハーフブリッジ式Ｄ級アンプを示す図である。図１に示すとおり、前記ハーフブリッジ式Ｄ級アンプは、前置オペアンプと、ＰＷＭコンパレータと、ロジック回路と、２つのＭＯＳトランジスターにより構成される出力増幅管と、増幅されたオーディオ信号の回復する外接用ローパスフィルタ（インダクタンスＬとコンデンサーＣとにより構成される）と、を含む。
【０００５】
前記ＰＷＭが変調する方法は、以下の通りである。入力されたオーディオ信号Ｖｉが前置オペアンプにより増幅されるとともに、増幅されたオーディオ信号Ｖｓｉｎを出力する。前記増幅されたオーディオ信号Ｖｓｉｎは、ＰＷＭコンパレータの高周波三角波信号ＶＯＳＣによりパルス信号ＶＰに変調され、且つ前記パルス信号をＰＷＭ信号とする。ロジック回路を通過した前記ＰＷＭ信号ＶＰは、スイッチ信号Ｖｍを出力するように前記出力増幅管を駆動する。前記スイッチ信号Ｖｍは、ＬＣローパスフィルタによりオーディオ信号Ｖｏｕｔに回復される。
【０００６】
前記ＰＷＭコンパレータの理想的な入力波形と理想的な出力波形は、図２に示すとおりである。図２に示すとおり、ＶｓｉｎがＶＯＳＣより大きい場合、高テータスのＰＷＭ信号ＶＰを出力し、ＶｓｉｎがＶＯＳＣより小さい場合、低テータスのＰＷＭ信号ＶＰを出力する。前述した変調方法は、通常「自然的なサンプリング」と言う。前述した変調方法において、前記高周波三角波信号ＶＯＳＣの周波数ｆＯＳＣをサンプル周波数とする。実際の応用において、効率とコストとの間のバランスを取るため、通常前記高周波三角波信号ＶＯＳＣの周波数ｆＯＳＣを約２５０ｋＨｚとする。前記周波数ｆＯＳＣを２５０ｋＨｚより大きくする場合、逆の効果を招来する。前記高周波三角波信号ＶＯＳＣの周波数ｆＯＳＣがオーディオの周波数（２０Ｈｚ〜２０ｋＨｚ）より遥かに大きいので、高周波三角波信号の各々の周期内において、ＰＷＭ信号ＶＰのパルス幅（デューティ比）が増幅されたオーディオ信号Ｖｉｎの幅に正比例する。即ち、オーディオ信号がデューティ比の異なるパルス信号に変換される。
【０００７】
前述したとおり、ＰＷＭコンパレータは、ＰＷＭ信号を生成する重要なモジュールである。オーディオデータを処理する実際のＰＷＭコンパレータにおいて、良好なＰＷＭコンパレータは、以下の特徴を有している。（１）広帯域幅により、信号を高速に変換すること。（２）高いゲインにより、高精度を得ること。（３）良好なアンチノイズにより、ノイズの環境においてもＰＷＭ信号ＶＰを正確に変調させること。図２に示すとおり、正確な変調方法において、ＰＷＭ信号ＶＰが高テータスから低レベルに変化することは、三角波信号ＶＯＳＣの立ち上がりエッジでのみ発生することができる。且つ、低レベルから高レベルに変化することは、三角波信号ＶＯＳＣの立ち下がりエッジでのみ発生することができる。
【０００８】
図３に示すとおり、従来のＰＷＭコンパレータは、予増幅回路と、判断回路と、出力バッファ回路とを含む。前記判断回路において、ＮＭＯＳ電界効果トランジスターＭ６のゲートがＮＭＯＳ電界効果トランジスターＭ７のドレインに接続し、ＮＭＯＳ電界効果トランジスターＭ７のゲートがＮＭＯＳ電界効果トランジスターＭ６のドレインに接続されているので、ポジティブフィードバックを実現し、判断回路のゲインを高めることができる。且つ、前述した接続方法は、一定のヒステリシスを生成することによりノイズを制御する。Ｖｓｉｎを受信したＮＭＯＳ電界効果トランジスターＭ１のトランスコンダクタンスｇｍ1とＶＯＳＣを受信したＮＭＯＳ電界効果トランジスターＭ２のトランスコンダクタンスｇｍ２とがｇｍと等しいと仮定する場合、ＮＭＯＳ電界効果トランジスターＭ６とＭ７との幅／長さの比率（Ｗ／Ｌ）６、７＝βＢであり、ＮＭＯＳ電界効果トランジスターＭ５とＭ８との幅／長さの比率（Ｗ／Ｌ）５、８＝βＡであり、且つβＢがβＡより大きいか或いは等しい。安定な状況において、ＮＭＯＳ電界効果トランジスターＭ６、Ｍ７が遮断地域又は線形地域でのみ作動することを確保する。最初の状態において、ＮＭＯＳ電界効果トランジスターＭ３のドレインの電流ＩＤ３＝ＩＳＳであり、ＮＭＯＳ電界効果トランジスターＭ４のドレインの電流ＩＤ４＝０であると仮定する場合、ＮＭＯＳ電界効果トランジスターＭ５、Ｍ７が導通され、ＮＭＯＳ電界効果トランジスターＭ６、Ｍ８が遮断される。電流ＩＤ４が大きくなり、電流ＩＤ３が小さくなる場合、ＮＭＯＳ電界効果トランジスターＭ７のドレインの電位は、飽和状態まで漸次に増加する。この場合、以下のような式１を得ることができる。
【数１】
2013546284.tif 000003
【０００９】
前記電流ＩＤ４の臨界点は、ＰＷＭ信号ＶＰが高レベルから低レベルに変化する臨界点である。この後は、ＮＭＯＳ電界効果トランジスターＭ５、Ｍ７が遮断され、ＮＭＯＳ電界効果トランジスターＭ６、Ｍ８が導通される。電流ＩＤ３が大きくなり、電流ＩＤ４が小さくなる場合、前記電流ＩＤ３の臨界点は、ＰＷＭ信号ＶＰが低レベルから高レベルに変化する臨界点である。即ち、以下の式２を満たす。
【数２】
2013546284.tif 000004
【００１０】
また、以下の式３も満たす。
【数３】
2013546284.tif 000005
【００１１】
前述した式１〜３により、以下の式４を得ることができる。
【数４】
2013546284.tif 000006
【００１２】
前述した式において、ＶＳＰＨは、ＰＷＭコンパレータの変換上限（レベル状態が低レベルから高レベルになる場合）であり、ＶＳＰＬは、ＰＷＭコンパレータの変換下限（レベル状態が高レベルから低レベルになる場合）である。
【００１３】
図４は、ＰＷＭコンパレータの状態トランスファー特性を示す曲線図である。図４において、横座標は、Ｖｓｉｎ−ＶＯＳＣの値を示し、縦座標は、ＶＰの値を示す。ＰＷＭコンパレータが出力したＰＷＭ信号ＶＰの状態変換は、式５と式６の通りである。
Ｖｓｉｎ−ＶＯＳＣがＶＳＰＨより大きい場合、ＶＰ＝ＧＮＤ→ＶＣＣであり、且つ、Ｖｓｉｎ−ＶＯＳＣがＶＳＰＨより小さい場合、ＶＰ＝ＶＣＣ→ＧＮＤである。（式５）
【数６】
2013546284.tif 000007
【００１４】
しかし、従来のＰＷＭコンパレータは、以下のような欠点を有している。
【００１５】
（１）式４と式５に示すとおり、部品のサイズ（幅／長さの比率）を設定した後は、変換上限ＶＳＰＨと変換下限ＶＳＰＬとが変換不可能になるので、ヒステリシスＶＨを変換することができない。オーディオに応用するＰＷＭ変調において、ヒステリシスＶＨを変換することができないＰＷＭコンパレータは望ましくない。Ｖｓｉｎの幅とＶＯＳＣの幅とが接近する時、ノイズが発生する。従って、ＰＷＭコンパレータのＶＨを小さく設定する場合、変調する時に間違い変換が発生しやすい。即ち、三角波信号の立ち上がりエッジにおいて、生じたノイズによりＰＷＭ信号ＶＰのレベル状態が低レベルから高レベルに変換されることができる。
【００１６】
三角波信号の立ち下がりエッジにおいて、ＰＷＭ信号ＶＰのレベル状態が高レベルから低レベルに変換されることができる（即ち、間違い変換）。このような状況は、スイッチ信号が１００％のデューティ比に接近するか、或いはほぼ１００％のデューティ比になる場合に発生する。この時は、三角波信号が立ち上がりエッジから立ち下がりエッジに変換する時である。通常、コンデンサーを充電放電することにより三角波信号を生成するが、コンデンサーを充電放電することにより大きいノイズも発生する。ヒステリシスＶＨを大きくする場合、ＰＷＭコンパレータのレゾリューションが悪くなり、ディストーションを招来することができる。
【発明の概要】
【発明が解決しようとする課題】
【００１７】
以上の問題点に鑑みて、アンチノイズ能力を向上させることができるＰＷＭコンパレータ及びＤ級増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記の課題を解決するため、本発明において、予増幅回路と、フィードバック回路と、判断回路とを含むＰＷＭコンパレータを提供する。前記予増幅回路は、高周波三角波信号を受信する入力端と、オーディオ信号を受信する入力端とを具備し、且つ高周波三角波信号とオーディオ信号との波形の変形状況を前記フィードバック回路と判断回路とに出力する。前記フィードバック回路は、前記フィードバック回路と判断回路とに接続され、内部に設けられている電流源を具備する。前記フィードバック回路は、前記予増幅回路から受信した高周波三角波信号の波形状況と、ＰＷＭコンパレータのＰＷＭ信号のテータス状態とにより、前記電流源から前記判断回路の入力端に入力される電流を調節する。前記判断回路は、前記フィードバック回路に接続され、前記判断回路の入力端に入力される電流の変化により高周波三角波信号とオーディオ信号との波形の変形状況を検出するとともに、高周波三角波信号とオーディオ信号とを比較した結果を得る。
【００１９】
上記の課題を解決するため、前記ＰＷＭコンパレータを含むＤ級増幅器も提供する。
【発明の効果】
【００２０】
前記ＰＷＭコンパレータとＤ級増幅器は、以下の発明の効果を招来することができる。即ち、前記ＰＷＭコンパレータに２つの電流フィードバック回路が設けられているので、受信した高周波三角波信号の波形状態とオーディオ信号のテータス状態により、動的にヒステリシスを変換することができる。同じなレゾリューションになる場合、本発明のＰＷＭコンパレータのアンチノイズが従来のヒステリシスＰＷＭコンパレータよりよいので、入力する信号のデューティ比がほぼ１００％になっても安定に作動することができる。
【図面の簡単な説明】
【００２１】
【図１】ＰＷＭ変調方法に使われるハーフブリッジ式Ｄ級アンプを示す図である。
【図２】ＰＷＭ変調方法においての理想的な波形を示す図である。
【図３】従来のＰＷＭコンパレータの回路構造を示す図である。
【図４】図３のＰＷＭコンパレータの状態トランスファー特性を示す曲線図である。
【図５】本発明の実施例に係るＰＷＭコンパレータの回路構造を示す図である。
【図６】図５のＰＷＭコンパレータの状態トランスファー特性を示す曲線図である。
【図７】本発明の他の実施例に係るＰＷＭコンパレータの回路構造を示す図である。
【図８】図７のＰＷＭコンパレータの状態トランスファー特性を示す曲線図である
【図９】図７のＰＷＭコンパレータの交流ゲインのシミュレーション波形を示す図である。
【図１０】図７のＰＷＭコンパレータの瞬間シミュレーション波形を示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施例に係る技術的内容について詳しく説明する。本発明の実施例を詳しく説明することは、これにより本発明の技術的範囲を定めるものではなく、本発明をいろいろな分野に応用できるということを説明するためである。本発明の図面に示した部品において、必需になる部品を除く、他の部品は需要によりその数を加減することができる。
【００２３】
本発明において、従来のヒステリシスＰＷＭコンパレータに電流フィードバック回路を設けることができる。前記電流フィードバック回路により、高周波三角波信号ＶＯＳＣの波形状態（立ち上がりエッジ又は立ち下がりエッジ）とＰＷＭ信号ＶＰのテータス状態（高テータス又は低テータス）とを検出することができる。且つ、高周波三角波信号ＶＯＳＣの形状とＰＷＭ信号ＶＰの形状との間の相違点により、ヒステリシスを確定ことができる。
【００２４】
図５は、本発明の実施例に係るＰＷＭコンパレータを示す図である。図５のＰＷＭコンパレータは、予増幅回路１０と、フィードバック回路２０と、判断回路３０と、出力バッファ回路４０とを含む。前記予増幅回路１０は、２つの入力端を具備する。１つの入力端は、高周波三角波信号ＶＯＳＣを受信し、他の１つの入力端は、オーディオ信号Ｖｓｉｎを受信する。前記出力バッファ回路４０は、前記高周波三角波信号ＶＯＳＣとオーディオ信号Ｖｓｉｎのサイズに基づいて、応じるＰＷＭ信号ＶＰを出力する。
【００２５】
前記予増幅回路１０は、第一入力ＮＭＯＳ電界効果トランジスターＭ１と、第二入力ＮＭＯＳ電界効果トランジスターＭ２と、第一画像ＰＭＯＳ電界効果トランジスターＭ３１と、第二画像ＰＭＯＳ電界効果トランジスターＭ４１とを含む。第一入力ＮＭＯＳ電界効果トランジスターＭ１のゲートは、入力されたオーディオ信号Ｖｓｉｎを受信する。第一入力ＮＭＯＳ電界効果トランジスターＭ１のドレインは、第一画像ＰＭＯＳ電界効果トランジスターＭ３１のドレインに接続され、第一入力ＮＭＯＳ電界効果トランジスターＭ１のソースは、第二入力ＮＭＯＳ電界効果トランジスターＭ２のソースに接続されている。第二入力ＮＭＯＳ電界効果トランジスターＭ２のゲートは、入力された高周波三角波信号ＶＯＳＣを受信する。第二入力ＮＭＯＳ電界効果トランジスターＭ２のドレインは、第二画像ＰＭＯＳ電界効果トランジスターＭ４１のドレインに接続されている。第一入力ＮＭＯＳ電界効果トランジスターＭ１又は第二入力ＮＭＯＳ電界効果トランジスターＭ２のソースと、接地端ＧＮＤとの間には、電流ＩＳＳを出力する第一電流源１１が形成されている。第一画像ＰＭＯＳ電界効果トランジスターＭ３１のゲートとドレインとは、短絡され、第一画像ＰＭＯＳ電界効果トランジスターＭ３１のソースは、電源ＶＣＣに接続されている。第二画像ＰＭＯＳ電界効果トランジスターＭ４１のゲートとドレインとは、短絡され、第二画像ＰＭＯＳ電界効果トランジスターＭ４１のソースは、電源ＶＣＣに接続されている。
【００２６】
前記フィードバック回路２０は、第二電流源２１と、第三電流源２２と、第一スイッチＫ１と、第二スイッチＫ２とを含む。第二電流源２１と第三電流源２２は、電流Ｉ１と電流Ｉ２をそれぞれ出力する。電流Ｉ１＝電流Ｉ２＝電流Ｉである。第一スイッチＫ１の一端は、第二電流源２１に接続され、他端は、高周波三角波信号ＶＯＳＣの波形により第一接続端ａ又は第二接続端ｂに接続される。第一接続端ａは、第二画像ＰＭＯＳ電界効果トランジスターＭ４１のゲートに接続され、第二接続端ｂは、第一画像ＰＭＯＳ電界効果トランジスターＭ３１のゲートに接続されている。第二スイッチＫ２の一端は、第三電流源２２に接続され、他端は、ＰＷＭ信号ＶＰのテータス状態により第三接続端ｃ又は第四接続端ｄに接続される。第三接続端ｃは、第二画像ＰＭＯＳ電界効果トランジスターＭ４１のゲートに接続され、第四接続端ｄは、第一画像ＰＭＯＳ電界効果トランジスターＭ３１のゲートに接続されている。第一スイッチＫ１と第二スイッチＫ２は、以下のとおり作動する。即ち、高周波三角波信号ＶＯＳＣが立ち上がりエッジになる場合、第一スイッチＫ１が第一接続端ａに接続され、高周波三角波信号ＶＯＳＣが立ち下がりエッジになる場合、第一スイッチＫ１が第二接続端ｂに接続される。且つ、ＰＷＭ信号ＶＰが低テータス状態になる場合、第二スイッチＫ２が第三接続端ｃに接続され、ＰＷＭ信号ＶＰが高テータス状態になる場合、第二スイッチＫ２が第四接続端ｄに接続される。
【００２７】
前記判断回路３０は、第三画像ＰＭＯＳ電界効果トランジスターＭ３と、第四画像ＰＭＯＳ電界効果トランジスターＭ４と、第一比較ＮＭＯＳ電界効果トランジスターＭ５と、第二比較ＮＭＯＳ電界効果トランジスターＭ６と、第三比較ＮＭＯＳ電界効果トランジスターＭ７と、第四比較ＮＭＯＳ電界効果トランジスターＭ８と、を含む。第三画像ＰＭＯＳ電界効果トランジスターＭ３のソースは、電源ＶＣＣに接続され、第三画像ＰＭＯＳ電界効果トランジスターＭ３のゲートは、第一画像ＰＭＯＳ電界効果トランジスターＭ３１のゲートに接続され、第三画像ＰＭＯＳ電界効果トランジスターＭ３のドレインは、第一比較ＮＭＯＳ電界効果トランジスターＭ５のドレインに接続されている。第三画像ＰＭＯＳ電界効果トランジスターＭ３と第一画像ＰＭＯＳ電界効果トランジスターＭ３１とにより、電流ミラーが構成される。第四画像ＰＭＯＳ電界効果トランジスターＭ４のソースは、電源ＶＣＣに接続され、第四画像ＰＭＯＳ電界効果トランジスターＭ４のゲートは、第二画像ＰＭＯＳ電界効果トランジスターＭ４１のゲートに接続され、第四画像ＰＭＯＳ電界効果トランジスターＭ４のドレインは、第四比較ＮＭＯＳ電界効果トランジスターＭ８のドレインに接続されている。第四画像ＰＭＯＳ電界効果トランジスターＭ４のソースと第二画像ＰＭＯＳ電界効果トランジスターＭ４１とにより、電流ミラーが構成される。第一比較ＮＭＯＳ電界効果トランジスターＭ５のゲートとドレインとは、短絡され、第一比較ＮＭＯＳ電界効果トランジスターＭ５のソースは、接地されている。第二比較ＮＭＯＳ電界効果トランジスターＭ６のゲートは、第三比較ＮＭＯＳ電界効果トランジスターＭ７のドレインに接続され、第二比較ＮＭＯＳ電界効果トランジスターＭ６のドレインは、第三比較ＮＭＯＳ電界効果トランジスターＭ７のゲートに接続されている。第二比較ＮＭＯＳ電界効果トランジスターＭ６のソースと、第三比較ＮＭＯＳ電界効果トランジスターＭ７のソースとは、両方とも接地されている。第三比較ＮＭＯＳ電界効果トランジスターＭ７のゲートは、第三画像ＰＭＯＳ電界効果トランジスターＭ３のドレインに接続され、第三比較ＮＭＯＳ電界効果トランジスターＭ７のドレインは、第四画像ＰＭＯＳ電界効果トランジスターＭ４のドレインに接続されている。第四比較ＮＭＯＳ電界効果トランジスターＭ８のゲートとドレインとは、短絡され、第四比較ＮＭＯＳ電界効果トランジスターＭ８のソースは、接地されている。
【００２８】
前記出力バッファ回路４０は、２つの入力端と、１つの出力端とを含む。２つの入力端は、第三比較ＮＭＯＳ電界効果トランジスターＭ７のゲートとドレインにそれぞれ接続され、１つの出力端は、ＰＷＭ信号ＶＰを出力する。
【００２９】
図５に示すＰＷＭコンパレータについて、以下の通り説明する。
【００３０】
前記ＰＷＭコンパレータのヒステリシス（Hysteresis）は、第一スイッチＫ１と第二スイッチＫ２の状態により変わる。即ち、前記ＰＷＭコンパレータは、動的コンパレータである。
【００３１】
フィードバック回路は、第一スイッチＫ１と第二スイッチＫ２がどんな状態になっても、以下のような式７を満たす。
ＩＤ３＋ＩＤ４＝２Ｉ＋ＩＳＳ    （式７）
【００３２】
この場合、第二比較ＮＭＯＳ電界効果トランジスターＭ６と第三比較ＮＭＯＳ電界効果トランジスターＭ７との幅／長さの比率（Ｗ／Ｌ）６、７＝βＣであり、第一比較ＮＭＯＳ電界効果トランジスターＭ５と第四比較ＮＭＯＳ電界効果トランジスターＭ８との幅／長さの比率（Ｗ／Ｌ）５、８＝βＡである。且つ、高周波三角波信号ＶＯＳＣとＰＷＭ信号ＶＰとに基づいて、各々のスイッチが色々な状態になった時の前記ＰＷＭコンパレータのヒステリシスをそれぞれ検出する。
【００３３】
（１）高周波三角波信号ＶＯＳＣが立ち上がりエッジになるとともに、ＰＷＭ信号ＶＰの高テータス状態になる場合、スイッチＫ１が接続端ａに接続され、スイッチＫ２が接続端ｂに接続され、且つ、以下の式８を満たす。
【数８】
2013546284.tif 000008
【００３４】
この場合、ＰＷＭ信号ＶＰのテータス状態が高テータスから低テータスになるしかないので、変換下限ＶＳＰＬ０のみを考慮しても良い。検出した前記ＰＷＭコンパレータのヒステリシスに基づいて、且つ式（１）、式（２）、式（７）、式（８）によるβＣをβＢに変換する。変換下限ＶＳＰＬ０は、以下の式（９）を満たす。
【数９】
2013546284.tif 000009
【００３５】
（２）高周波三角波信号ＶＯＳＣが立ち上がりエッジになるとともに、ＰＷＭ信号ＶＰの低テータス状態になる場合、スイッチＫ１が接続端ａに接続され、スイッチＫ２が接続端ｃに接続され、且つ、以下の式１０を満たす。
【数１０】
2013546284.tif 000010
【００３６】
この場合、ＰＷＭ信号ＶＰのテータス状態が低テータスから高テータスになるしかないので、変換上限ＶＳＰＬ１のみを考慮しても良い。変換上限ＶＳＰＬ１は、以下の式（１１）を満たす。
【数１１】
2013546284.tif 000011
【００３７】
（３）高周波三角波信号ＶＯＳＣが立ち下がりエッジになるとともに、ＰＷＭ信号ＶＰの低テータス状態になる場合、スイッチＫ１が接続端ｂに接続され、スイッチＫ２が接続端ｃに接続され、且つ、以下の式１２を満たす。
【数１２】
2013546284.tif 000012
【００３８】
この場合、ＰＷＭ信号ＶＰのテータス状態が低テータスから高テータスになるしかないので、変換上限ＶＳＰＬ０のみを考慮しても良い。変換上限ＶＳＰＬ０は、以下の式（１３）を満たす。
【数１３】
2013546284.tif 000013
【００３９】
（４）高周波三角波信号ＶＯＳＣが立ち下がりエッジになるとともに、ＰＷＭ信号ＶＰの高テータス状態になる場合、スイッチＫ１が接続端ｂに接続され、スイッチＫ２が接続端ｄに接続され、且つ、以下の式１４を満たす。
【数１４】
2013546284.tif 000014
【００４０】
この場合、ＰＷＭ信号ＶＰのテータス状態が高テータスから低テータスになるしかないので、変換下限ＶＳＰＬ１のみを考慮しても良い。変換下限ＶＳＰＬ１は、以下の式（１５）を満たす。
【数１５】
2013546284.tif 000015
【００４１】
図６は、図５のＰＷＭコンパレータの状態トランスファー特性を示す曲線図である。図６の座標において、横座標は、Ｖｓｉｎ−ＶＯＳＣの値を示し、縦座標は、ＶＰを示す。図５と図６に示すとおり、ＶＨ０＝ＶＳＰＨ０−ＶＳＰＬ０、ＶＨ１＝ＶＳＰＨ１−ＶＳＰＬ１である。前述した座標に示すよう通り、正確な変換は、前述したステップ（１）と（３）において生じるしかない。即ち、ステップ（２）と（４）において生じる変換は、間違い変換である。ＶＨ０はＰＷＭコンパレータのレゾリューションに影響を与え、ＶＨ１によりアンチノイズの範囲が決まる。βＣ＝βＢになるとともに、Ｖ０＝ＶＨになるようにβＣを変換して、図５と図３に示すＰＷＭコンパレータのレゾリューションが互いに同様になるようにする。式（９）、式（１１）、式（１３）、式（１５）により、以下の式（１６）を得ることができる。
【数１６】
2013546284.tif 000016
【００４２】
前述したとおり、動的ヒステリシスＰＷＭコンパレータにおいて、異なるヒステリシス値がＰＷＭコンパレータのレゾリューション（精度）とアンチノイズの範囲に影響をそれぞれ与える。本実施例において、レゾリューションとアンチノイズと含む２つの特徴を分離した。式（１６）に示す通り、レゾリューションが同じである場合、図５に示すＰＷＭコンパレータが図３に示す従来のＰＷＭコンパレータより大きいアンチノイズ値を有する。
【００４３】
図７は、本発明の他の実施例に係るＰＷＭコンパレータを示す図である。図７のＰＷＭコンパレータは、予増幅回路１００と、フィードバック回路２００と、判断回路３００と、出力バッファ回路４００とを含む。前記予増幅回路１００は、２つの入力端を具備する。１つの入力端は、高周波三角波信号ＶＯＳＣを受信し、他の１つの入力端は、オーディオ信号Ｖｓｉｎを受信する。前記出力バッファ回路４００は、前記高周波三角波信号ＶＯＳＣとオーディオ信号Ｖｓｉｎのサイズに基づいて、応じるＰＷＭ信号ＶＰを出力する。
【００４４】
前記予増幅回路１００は、第一入力ＮＰＮトランジスターＱ１と、第二入力ＮＰＮトランジスターＱ２と、第一画像ＰＭＯＳ電界効果トランジスターＭ５ａと、第二画像ＰＭＯＳ電界効果トランジスターＭ６ａと、第一画像ＮＭＯＳ電界効果トランジスターＭ１ａと、第二画像ＮＭＯＳ電界効果トランジスターＭ２ａと、を含む。第一入力ＮＰＮトランジスターＱ１のベース電極は、入力されたオーディオ信号Ｖｓｉｎを受信する。第一入力ＮＰＮトランジスターＱ１の集電極は、第一画像ＰＭＯＳ電界効果トランジスターＭ５ａのドレインに接続され、第一入力ＮＰＮトランジスターＱ１のエミッターは、第二入力ＮＰＮトランジスターＱ２のエミッターに接続されている。第二入力ＮＰＮトランジスターＱ２のベース電極は、高周波三角波信号ＶＯＳＣを受信し、第二入力ＮＰＮトランジスターＱ２の集電極は、第二画像ＰＭＯＳ電界効果トランジスターＭ６ａのドレインに接続されている。第一画像ＮＭＯＳ電界効果トランジスターＭ１ａと第二画像ＮＭＯＳ電界効果トランジスターＭ２ａとにより、電流ミラーが構成される。第一画像ＮＭＯＳ電界効果トランジスターＭ１ａのドレインは、電流源１０１の一端に接続され、第二画像ＮＭＯＳ電界効果トランジスターＭ２ａのドレインは、第一入力ＮＰＮトランジスターＱ１と第二入力ＮＰＮトランジスターＱ２のエミッターにそれぞれ接続されている。第一画像ＮＭＯＳ電界効果トランジスターＭ１ａのソースと第二画像ＮＭＯＳ電界効果トランジスターＭ２ａのソースは、両方とも接地されている。
【００４５】
前記電流源１０１の他端は、電源ＶＣＣに接続されている。前記電流源１０１は、基準電流Ｉｒを提供する。第一画像ＰＭＯＳ電界効果トランジスターＭ５ａのゲートとドレインは、短絡され、第一画像ＰＭＯＳ電界効果トランジスターＭ５ａのソースは、電源ＶＣＣに接続されている。第二画像ＰＭＯＳ電界効果トランジスターＭ６ａのゲートとドレインは、短絡され、第二画像ＰＭＯＳ電界効果トランジスターＭ６ａのソースは、電源ＶＣＣに接続されている。
【００４６】
前記フィードバック回路２００は、第一フィードバックＮＭＯＳ電界効果トランジスターＭ１７と、第二フィードバックＮＭＯＳ電界効果トランジスターＭ１８と、第三フィードバックＮＭＯＳ電界効果トランジスターＭ１９と、第四フィードバックＮＭＯＳ電界効果トランジスターＭ２０と、第三画像ＮＭＯＳ電界効果トランジスターＭ３ａと、第四画像ＮＭＯＳ電界効果トランジスターＭ４ａと、を含む。前記第一フィードバックＮＭＯＳ電界効果トランジスターＭ１７のゲートは、外部からの制御信号ＶＣＴＬを受信する。前記第一フィードバックＮＭＯＳ電界効果トランジスターＭ１７のドレインは、第二画像ＰＭＯＳ電界効果トランジスターＭ６ａのゲートに接続され、前記第一フィードバックＮＭＯＳ電界効果トランジスターＭ１７のソースは、第二フィードバックＮＭＯＳ電界効果トランジスターＭ１８のソースに接続されるとともに、第三画像ＮＭＯＳ電界効果トランジスターＭ３ａのドレインに接続されている。第二フィードバックＮＭＯＳ電界効果トランジスターＭ１８のゲートは、基準電圧Ｖｒを受信し、第二フィードバックＮＭＯＳ電界効果トランジスターＭ１８のドレインは、第一画像ＰＭＯＳ電界効果トランジスターＭ５ａのゲートに接続されている。第三フィードバックＮＭＯＳ電界効果トランジスターＭ１９のゲートは、基準電圧Ｖｒを受信する。第三フィードバックＮＭＯＳ電界効果トランジスターＭ１９のドレインは、第二画像ＰＭＯＳ電界効果トランジスターＭ６ａのゲートに接続され、第三フィードバックＮＭＯＳ電界効果トランジスターＭ１９のソースは、第四フィードバックＮＭＯＳ電界効果トランジスターＭ２０のソースに接続されるとともに、第四画像ＮＭＯＳ電界効果トランジスターＭ４ａのドレインに接続されている。第四フィードバックＮＭＯＳ電界効果トランジスターＭ２０のゲートは、出力バッファ回路４００の出力端に接続されて、ＰＷＭ信号ＶＰを受信する。第四フィードバックＮＭＯＳ電界効果トランジスターＭ２０のドレインは、第一画像ＰＭＯＳ電界効果トランジスターＭ５ａのゲートに接続されている。第三画像ＮＭＯＳ電界効果トランジスターＭ３ａと第一画像ＮＭＯＳ電界効果トランジスターＭ１ａとにより、電流ミラーが形成され、第四画像ＮＭＯＳ電界効果トランジスターＭ４ａと第一画像ＮＭＯＳ電界効果トランジスターＭ１ａとにより、電流ミラーが形成される。第三画像ＮＭＯＳ電界効果トランジスターＭ３ａのソースと、第四画像ＮＭＯＳ電界効果トランジスターＭ４ａのソースとは、両方とも接地されている。
【００４７】
前記判断回路３００は、第三画像ＰＭＯＳ電界効果トランジスターＭ７ａと、第四画像ＰＭＯＳ電界効果トランジスターＭ８ａと、第一比較ＮＭＯＳ電界効果トランジスターＭ９と、第二比較ＮＭＯＳ電界効果トランジスターＭ１０と、第三比較ＮＭＯＳ電界効果トランジスターＭ１１と、第四比較ＮＭＯＳ電界効果トランジスターＭ１２と、第五画像ＮＭＯＳ電界効果トランジスターＭ１３と、第六画像ＮＭＯＳ電界効果トランジスターＭ１４と、第五画像ＰＭＯＳ電界効果トランジスターＭ１５と、第六画像ＰＭＯＳ電界効果トランジスターＭ１６と、を含む。前記第三画像ＰＭＯＳ電界効果トランジスターＭ７ａのソースは、電源ＶＣＣに接続され、前記第三画像ＰＭＯＳ電界効果トランジスターＭ７ａのゲートは、第一画像ＰＭＯＳ電界効果トランジスターＭ５ａのゲートに接続されている。前記第三画像ＰＭＯＳ電界効果トランジスターＭ７ａと第一画像ＰＭＯＳ電界効果トランジスターＭ５ａとにより、電流ミラーが形成され、第三画像ＰＭＯＳ電界効果トランジスターＭ７ａのドレインは、第一比較ＮＭＯＳ電界効果トランジスターＭ９のドレインに接続されている。第四画像ＰＭＯＳ電界効果トランジスターＭ８ａのソースは、電源ＶＣＣに接続され、第四画像ＰＭＯＳ電界効果トランジスターＭ８ａのゲートは、第二画像ＰＭＯＳ電界効果トランジスターＭ６ａのゲートに接続されている。第四画像ＰＭＯＳ電界効果トランジスターＭ８ａと第二画像ＰＭＯＳ電界効果トランジスターＭ６ａとにより、電流ミラーが形成され、第四画像ＰＭＯＳ電界効果トランジスターＭ８ａのドレインは、第二比較ＮＭＯＳ電界効果トランジスターＭ１０のドレインに接続されている。第一比較ＮＭＯＳ電界効果トランジスターＭ９のゲートとドレインは、短絡され、第一比較ＮＭＯＳ電界効果トランジスターＭ９のソースは、接地されている。第三比較ＮＭＯＳ電界効果トランジスターＭ１１のゲートは、第四比較ＮＭＯＳ電界効果トランジスターＭ１２のドレインに接続され、第三比較ＮＭＯＳ電界効果トランジスターＭ１１のドレインは、第四比較ＮＭＯＳ電界効果トランジスターＭ１２のゲートに接続されている。第三比較ＮＭＯＳ電界効果トランジスターＭ１１のソースと第四比較ＮＭＯＳ電界効果トランジスターＭ１２のソースとは、両方とも接地されている。第四比較ＮＭＯＳ電界効果トランジスターＭ１２のゲートは、第三画像ＰＭＯＳ電界効果トランジスターＭ７ａのドレインに接続され、第四比較ＮＭＯＳ電界効果トランジスターＭ１２のドレインは、第四画像ＰＭＯＳ電界効果トランジスターＭ８ａのドレインに接続されている。第二比較ＮＭＯＳ電界効果トランジスターＭ１０のゲートとドレインは、短絡され、第二比較ＮＭＯＳ電界効果トランジスターＭ１０のソースは、接地されている。第五画像ＮＭＯＳ電界効果トランジスターＭ１３と第一比較ＮＭＯＳ電界効果トランジスターＭ９とにより、電流ミラーが形成される。第五画像ＮＭＯＳ電界効果トランジスターＭ１３のソースは、接地され、第五画像ＮＭＯＳ電界効果トランジスターＭ１３のドレインは、第六画像ＰＭＯＳ電界効果トランジスターＭ１６のドレインに接続されている。第六画像ＮＭＯＳ電界効果トランジスターＭ１４と第二比較ＮＭＯＳ電界効果トランジスターＭ１０とにより、電流ミラーが形成される。第六画像ＮＭＯＳ電界効果トランジスターＭ１４のソースは、接地され、第六画像ＮＭＯＳ電界効果トランジスターＭ１４のドレインは、第五画像ＰＭＯＳ電界効果トランジスターＭ１５のドレインに接続されている。第五画像ＰＭＯＳ電界効果トランジスターＭ１５と第六画像ＰＭＯＳ電界効果トランジスターＭ１６とにより、電流ミラーが形成される。第五画像ＰＭＯＳ電界効果トランジスターＭ１５のソースと、第六画像ＰＭＯＳ電界効果トランジスターＭ１６のソースとは、両方とも電源ＶＣＣに接続されている。
【００４８】
前記出力バッファ回路４００は、順番に接続されている第一インバーター４０３と、シュミットトリガ４０１と、第二インバーター４０２とを含む。前記第一インバーター４０３の入力端は、第六画像ＰＭＯＳ電界効果トランジスターＭ１６のドレインに接続されている。第二インバーター４０２は、ＰＷＭ信号ＶＰを出力する。
【００４９】
図７に示すＰＷＭコンパレータを以下の通り説明する。
【００５０】
予増幅回路１００に形成される２つのトランジスターＱ１、Ｑ２は、ＮＰＮトランジスターである。ＮＰＮトランジスターは、同パターンで同面積であるＭＯＳ部品より、オフセット電圧が小さく、ゲインが高い。
【００５１】
予増幅回路１００と判断回路３００は、ＣＭＯＳオペレーショナルトランスコンダクタンスアンプ（Operational  Transconductance  Amplifier、ＯＴＡ）構造を用いる。且つ、第六画像ＰＭＯＳ電界効果トランジスターＭ１６のドレインと第五画像ＮＭＯＳ電界効果トランジスターＭ１３のドレインと除くすべての接続点が小抵抗の接続点であるので、広帯域幅を実現することができる。
【００５２】
前記出力バッファ回路４００は、２つのインバーターとシュミットトリガとにより構成され、以下の効果を奏する。（１）判断回路が出力する信号を修正し、出力したパルス信号の形状を変換する時間を短くする。（２）駆動能力を増加する。（３）外部の負荷を隔離する。（４）シュミットトリガは、一定なアンチノイズの能力を有している。
【００５３】
前記フィードバック回路２００の第一フィードバックＮＭＯＳ電界効果トランジスターＭ１７〜第四フィードバックＮＭＯＳ電界効果トランジスターＭ２０は、図５に示す第一スイッチＫ１と第二スイッチＫ２のような役割をし、外部制御信号ＶＣＴＬと高周波三角波信号ＶＯＳＣの波形が互いに対応する。高周波三角波信号ＶＯＳＣが立ち上がりエッジになる場合、外部制御信号ＶＣＴＬが高テータス状態になる。高周波三角波信号ＶＯＳＣが立ち下がりエッジになる場合、外部制御信号ＶＣＴＬが低テータス状態になる。
【００５４】
図７に示すＰＷＭコンパレータの機能をさらに検証するため、各部品のサイズを次の通り設ける。即ち、第一画像ＮＭＯＳ電界効果トランジスターＭ１ａと、第三画像ＮＭＯＳ電界効果トランジスターＭ３ａと、第四画像ＮＭＯＳ電界効果トランジスターＭ４ａとの幅／長さの比率は、同様である。第二画像ＮＭＯＳ電界効果トランジスターＭ２ａの幅／長さの比率は、第一画像ＮＭＯＳ電界効果トランジスターＭ１ａの幅／長さの比率の四倍である。第一画像ＰＭＯＳ電界効果トランジスターＭ５ａと、第二画像ＰＭＯＳ電界効果トランジスターＭ６ａと、第三画像ＰＭＯＳ電界効果トランジスターＭ７ａと、第四画像ＰＭＯＳ電界効果トランジスターＭ８ａとの幅／長さの比率は、互いに同様であり、且つ第二画像ＮＭＯＳ電界効果トランジスターＭ２ａの長さの比率より大きい。第一比較ＮＭＯＳ電界効果トランジスターＭ９と、第二比較ＮＭＯＳ電界効果トランジスターＭ１０と、第五画像ＮＭＯＳ電界効果トランジスターＭ１３と、第六画像ＮＭＯＳ電界効果トランジスターＭ１４との幅／長さの比率は、互いに同様であり、且つ第一画像ＮＭＯＳ電界効果トランジスターＭ１ａの幅／長さの比率より大きく、第二画像ＮＭＯＳ電界効果トランジスターＭ２ａの幅／長さの比率より小さい。第三比較ＮＭＯＳ電界効果トランジスターＭ１１と、第四比較ＮＭＯＳ電界効果トランジスターＭ１２との幅／長さの比率は、互いに同様であり、且つ第一比較ＮＭＯＳ電界効果トランジスターＭ９の幅／長さの比率より大きく、第二画像ＮＭＯＳ電界効果トランジスターＭ２ａの幅／長さの比率より小さい。第五画像ＰＭＯＳ電界効果トランジスターＭ１５と、第六画像ＰＭＯＳ電界効果トランジスターＭ１６との幅／長さの比率は、互いに同様であり、且つ第一画像ＰＭＯＳ電界効果トランジスターＭ５ａの幅／長さの比率より大きい。第一フィードバックＮＭＯＳ電界効果トランジスターＭ１７と、第四フィードバックＮＭＯＳ電界効果トランジスターＭ２０との幅／長さの比率は、互いに同様であり、且つ第一画像ＮＭＯＳ電界効果トランジスターＭ１ａの幅／長さの比率より小さい。且つ、適当な基準電流と基準電圧を設定する。
【００５５】
前述した通り設定したサイズと基準電流／基準電圧とに基づいて、図７に示すＰＷＭコンパレータがスペクトル状態下のシミュレーションを行う場合、ＶＯＳＣ端に振幅が１〜４Ｖである三角波信号を入力し、Ｖｓｉｎ端に模擬オーディオ信号を入力する。図８は、図７のＰＷＭコンパレータの状態トランスファー特性を示すシミュレーション図である。図８に示す通り、前記ＰＷＭコンパレータがステップ（１）と（３）の状態になる場合、ＶＳＰＨ０が略２．５１Ｖになり、ＶＳＰＬ０が略２．４９Ｖになる。従って、ＶＨ０が略２０ｍＶになる。前記ＰＷＭコンパレータがステップ（２）と（４）の状態（即ち、間違い変換）になる場合、ＶＳＰＨ１が略２．５４Ｖになり、ＶＳＰＬ１が略２．４６Ｖになる。従って、ＶＨ１が略８０ｍＶになる。前述したとおり、レゾリューションが同じである（ＶＨ０＝ＶＨである）場合、図７のＰＷＭコンパレータのアンチノイズの範囲が、図３のＰＷＭコンパレータよりアンチノイズの範囲より高い。即ち、図７のＰＷＭコンパレータのアンチノイズの範囲が、従来のヒステリシスＰＷＭコンパレータのアンチノイズの範囲より略６０ｍＶより高いので、コンパレータのアンチノイズを大幅に向上させることができる。
【００５６】
図９は、図７のＰＷＭコンパレータの交流ゲインのシミュレーション波形を示す図である。図９に示す通り、図７のＰＷＭコンパレータのゲインが７９ｄＢまで高まる。３ｄＢの帯域幅が１ＭＨｚより大きく、単位ゲインの帯域幅が１０ＭＨｚより大きいので、高速度、高精度の設計要求を満たすことができる。
【００５７】
図１０は、図７のＰＷＭコンパレータの瞬間シミュレーション波形を示す図である。図１０に示す通り、Ｖｓｉｎ端にコモンモードボルテージが２．５Ｖで、振幅が０．５Ｖで、周波数が１０ｋＨｚである正弦波信号を入力する場合、ＶＯＳＣ端では、周波数が２５０ｋＨｚで、振幅が２〜３Ｖである三角波信号を出力する。ＰＷＭコンパレータを調節する時、デューティ比がほぼ１００％になっても図７のＰＷＭコンパレータが安定に作動することができる。
【００５８】
本発明において、前記ＰＷＭコンパレータを含むＤ級増幅器をさらに提供する。前記Ｄ級増幅器のＰＷＭコンパレータの前半又は後半回路には、従来のＤ級増幅器の対応する回路を用いることができる。ここでは、これについて再び詳しく説明しない。
【００５９】
前述したとおり、本発明のＰＷＭコンパレータに２つの電流フィードバック回路が設けられているので、動的にヒステリシスを変換することができる。即ち、同じなレゾリューションになる場合、本発明のＰＷＭコンパレータのアンチノイズが従来のヒステリシスＰＷＭコンパレータよりずいぶんよいので、入力する信号のデューティ比がほぼ１００％になっても安定に作動することができる。
【００６０】
前述した実施例により本発明の具体的な構造の特徴と／又は方法のロジック原理などを具体的に説明してきたが、実施例はこの発明の例示にしか過ぎないものであるため、この発明は実施例の構成にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれることは勿論である。
【符号の説明】
【００６１】
１０  予増幅回路
１１  第一電流源
２０  フィードバック回路
２１  第二電流源
２２  第三電流源
３０  判断回路
４０  出力バッファ回路
１００  予増幅回路
１０１  電流源
２００  フィードバック回路
３００  判断回路
４００  出力バッファ回路
４０１  シュミットトリガ
４０２  第二インバーター
４０３  第一インバーター
ａ  第一接続端
ｂ  第二接続端
ｃ  第三接続端
ｄ  第四接続端
ＶＣＣ  電源
ＶＯＳＣ  高周波三角波信号
Ｖｓｉｎ  オーディオ信号
ＶＳＰＬ０  変換下限
ＶＳＰＬ１  変換上限
ＶＰ  ＰＷＭ信号
ＶＣＴＬ  制御信号
Ｖｒ  基準電圧
Ｉ  電流
Ｉ１  電流
Ｉ２  電流
ＩＳＳ  電流
Ｉｒ  基準電流
ＧＮＤ  接地端
Ｋ１  第一スイッチ
Ｋ２  第二スイッチ
βＡ  幅／長さの比率（Ｗ／Ｌ）
βＢ  幅／長さの比率（Ｗ／Ｌ）
βＣ  幅／長さの比率（Ｗ／Ｌ）
Ｍ１  第一入力ＮＭＯＳ電界効果トランジスター
Ｍ２  第二入力ＮＭＯＳ電界効果トランジスター
Ｍ３  第三画像ＰＭＯＳ電界効果トランジスター
Ｍ４  第四画像ＰＭＯＳ電界効果トランジスター
Ｍ５  第一比較ＮＭＯＳ電界効果トランジスター
Ｍ６  第二比較ＮＭＯＳ電界効果トランジスター
Ｍ７  第三比較ＮＭＯＳ電界効果トランジスター
Ｍ８  第四比較ＮＭＯＳ電界効果トランジスター
Ｍ９  第一比較ＮＭＯＳ電界効果トランジスター
Ｍ１０  第二比較ＮＭＯＳ電界効果トランジスター
Ｍ１１  第三比較ＮＭＯＳ電界効果トランジスター
Ｍ１２  第四比較ＮＭＯＳ電界効果トランジスター
Ｍ１３  第五画像ＮＭＯＳ電界効果トランジスター
Ｍ１４  第六画像ＮＭＯＳ電界効果トランジスター
Ｍ１５  第五画像ＰＭＯＳ電界効果トランジスター
Ｍ１６  第六画像ＰＭＯＳ電界効果トランジスター
Ｍ１７  第一フィードバックＮＭＯＳ電界効果トランジスター
Ｍ１８  第二フィードバックＮＭＯＳ電界効果トランジスター
Ｍ１９  第三フィードバックＮＭＯＳ電界効果トランジスター
Ｍ２０  第四フィードバックＮＭＯＳ電界効果トランジスター
Ｍ１ａ  第一画像ＮＭＯＳ電界効果トランジスター
Ｍ２ａ  第二画像ＮＭＯＳ電界効果トランジスター
Ｍ３ａ  第三画像ＮＭＯＳ電界効果トランジスター
Ｍ４ａ  第四画像ＮＭＯＳ電界効果トランジスター
Ｍ５ａ  第一画像ＰＭＯＳ電界効果トランジスター
Ｍ６ａ  第二画像ＰＭＯＳ電界効果トランジスター
Ｍ７ａ  第三画像ＰＭＯＳ電界効果トランジスター
Ｍ８ａ  第四画像ＰＭＯＳ電界効果トランジスター
Ｍ３１  第一画像ＰＭＯＳ電界効果トランジスター
Ｍ４１  第二画像ＰＭＯＳ電界効果トランジスター
Ｑ１  第一入力ＮＰＮトランジスター
Ｑ２  第二入力ＮＰＮトランジスター
【図１】
2013546284.tif 000017
【図２】
2013546284.tif 000018
【図３】
2013546284.tif 000019
【図４】
2013546284.tif 000020
【図５】
2013546284.tif 000021
【図６】
2013546284.tif 000022
【図７】
2013546284.tif 000023
【図８】
2013546284.tif 000024
【図９】
2013546284.tif 000025
【図１０】
2013546284.tif 000026
【国際調査報告】
2013546284.tif 000027
2013546284.tif 000028