(57)【要約】【課題】  改善されたショットキー・バリアダイオードを提供する。【解決手段】  ショットキー・バリアダイオードは、第１の型の基板（１００）と、第１の型の基板上の第２の型のウェル分離領域（１０２）と、第２の型のウェル分離領域上の第１の型のウェル領域（１１０）とを含む。本明細書における実施形態では、周囲容量ウェル接合リング（１０６）と呼ばれる構造部が、第２の型のウェル分離領域上に存在する。第２の型のウェル領域（１０４）が、第２の型のウェル分離領域上にある。周囲容量ウェル接合リングは、第１の型のウェル領域と第２の型のウェル領域との間に位置し、これらを分離する。第２の型のコンタクト領域（１０８）が第２の型のウェル領域上にあり、第１の型のコンタクト領域（１１２）が、第１の型のウェル領域の内側部分に接触する。第１の型のウェル領域の内側部分は、第１の型のコンタクト領域の中心の内部に配置される。さらに、第１のオーミック金属層（１２４）が、第１の型のコンタクト領域上にあり、第２のオーミック金属層（１２６）が、第１の型のウェル領域上にある。第１のオーミック金属層は、ショットキー・バリアダイオードのショットキー障壁を構成する接合部において、第２のオーミック金属層と接触する。【選択図】      図１
2013535823.tif 000002
【特許請求の範囲】
【請求項１】
ショットキー・バリアダイオードであって、
第１の型の基板と、
前記第１の型の基板上の第２の型のウェル分離領域と、前記第２の型のウェル分離領域上の第１の型のウェル領域と、
前記第２の型のウェル分離領域上の周囲容量ウェル接合リングと、
前記第２の型のウェル分離領域上の第２の型のウェル領域であって、前記周囲容量ウェル接合リングが、前記第１の型のウェル領域と前記第２の型のウェル領域との間に位置してこれらを分離する、第２の型のウェル領域と、
前記第２の型のウェル領域上の第２の型のコンタクト領域と、
前記第１の型のウェル領域の内側部分に接触する第１の型のコンタクト領域であって、
前記第１の型のウェル領域の前記内側部分が、前記第１の型のコンタクト領域の中心の内部に位置する、第１の型のコンタクト領域と、
前記第１の型のコンタクト領域上の第１のオーミック金属層と、
前記第１の型のウェル領域上の第２のオーミック金属層であって、前記第１のオーミック金属層は、接合部において前記第２のオーミック金属層と接触し、前記接合部が、前記ショットキー・バリアダイオードのショットキー障壁を含む、第２のオーミック金属層と
を含む、ショットキー・バリアダイオード。
【請求項２】
前記周囲容量ウェル接合リングが、
未ドープ材料、
前記第１の型のウェル領域より低いドープ濃度を有する第１の型にドープされた材料、及び
前記第１の型のウェル領域より低いドープ濃度を有する第２の型にドープされた材料
のうちの１つを含む、請求項１に記載のショットキー・バリアダイオード。
【請求項３】
前記第１の型のウェル領域が、前記第２の型のウェル分離領域と接触する下方部分を含み、
前記第１の型のウェル領域の前記内側部分が、前記第１の型のウェル領域の前記下方部分より小さい周長を有する、
請求項１に記載のショットキー・バリアダイオード。
【請求項４】
前記第２の型のウェル領域が、前記第１の型の基板と接触する下方部分を有し、前記第２の型のウェル領域の前記下方部分が、前記第２の型のウェル分離領域と接触し、これを取り囲む、請求項１に記載のショットキー・バリアダイオード。
【請求項５】
前記第２の型のコンタクト領域が、前記第２の型のウェル領域より高いドープ濃度を有し、
前記第１の型のコンタクト領域が、前記第１の型のウェル領域より高いドープ濃度を有する、
請求項１に記載のショットキー・バリアダイオード。
【請求項６】
ポジティブ型ショットキー・バリアダイオードであって、
ポジティブ型基板と、
前記ポジティブ型基板上に位置し、これと接触するネガティブ型ウェル分離領域と、
前記ネガティブ型ウェル分離領域上に位置し、これと接触するポジティブ型ウェル領域と、
前記ネガティブ型ウェル分離領域上に位置し、これと接触する周囲容量ウェル接合リングであって、前記ポジティブ型ウェル領域を取り囲み、これと接触する、周囲容量ウェル接合リングと、
前記ネガティブ型ウェル分離領域上に位置し、これと接触するネガティブ型ウェル領域であって、前記ポジティブ型ウェル領域と前記ネガティブ型ウェル領域との間に位置してこれらを分離する前記周囲容量ウェル接合リングを取り囲み、これと接触する、ネガティブ型ウェル領域と、
前記ネガティブ型ウェル領域上に位置し、これと接触するネガティブ型コンタクト領域と、
前記ポジティブ型ウェル領域の内側部分を取り囲み、これと接触するポジティブ型コンタクト領域であって、前記ポジティブ型ウェル領域の前記内側部分が、前記ポジティブ型コンタクト領域の中心の内部に位置する、ポジティブ型コンタクト領域と、
前記周囲容量ウェル接合リング上に位置し、これと接触する浅いトレンチ分離リングであって、前記ネガティブ型コンタクト領域と前記ポジティブ型コンタクト領域との間に位置し、これらを分離する、浅いトレンチ分離リングと、
前記ポジティブ型コンタクト領域上の第１のオーミック金属層と、
前記ポジティブ型ウェル領域上の第２のオーミック金属層であって、前記第１のオーミック金属層は、接合部において前記第２のオーミック金属層と接触し、前記接合部が、前記ショットキー・バリアダイオードのショットキー障壁を含む、第２のオーミック金属層と
を含む、ポジティブ型ショットキー・バリアダイオード。
【請求項７】
前記周囲容量ウェル接合リングが、
未ドープ材料、
前記ポジティブ型ウェル領域より低いドープ濃度を有するポジティブ型ドープ材料、及び
前記ポジティブ型ウェル領域より低いドープ濃度を有するネガティブ型ドープ材料
のうちの１つを含む、請求項６に記載のポジティブ型ショットキー・バリアダイオード。
【請求項８】
前記ポジティブ型ウェル領域が、前記ネガティブ型ウェル分離領域と接触する下方部分を含み、
前記ポジティブ型ウェル領域の前記内側部分が、前記ポジティブ型ウェル領域の前記下方部分より小さい周長を有する、
請求項６に記載のポジティブ型ショットキー・バリアダイオード。
【請求項９】
前記ネガティブ型ウェル領域が、前記ポジティブ型基板と接触する下方部分を有し、前記ネガティブ型ウェル領域の前記下方部分が、前記ネガティブ型ウェル分離領域と接触し、これを取り囲む、請求項６に記載のポジティブ型ショットキー・バリアダイオード。
【請求項１０】
前記ネガティブ型コンタクト領域が、前記ネガティブ型ウェル領域より高いドープ濃度を有し、
前記ポジティブ型コンタクト領域が、前記ポジティブ型ウェル領域より高いドープ濃度を有する、
請求項６に記載のポジティブ型ショットキー・バリアダイオード。
【請求項１１】
ショットキー・バリアダイオードを形成する方法であって、
第１の型の基板上に、第２の型のウェル分離領域を形成することと、
前記第２の型のウェル分離領域上に、第１の型のウェル領域を形成することと、
前記第２の型のウェル分離領域上に、周囲容量ウェル接合リングを形成することと、
前記第２の型のウェル分離領域上に、第２の型のウェル領域を形成し、前記周囲容量ウェル接合リングが前記第１の型のウェル領域と前記第２の型のウェル領域との間に配置されてこれらを分離するようにすることと、
前記第２の型のウェル領域上に、第２の型のコンタクト領域を形成することと、
前記第１の型のウェル領域の内側部分を取り囲み、これと接触する、第１の型のコンタクト領域を形成し、前記第１の型のウェル領域の前記内側部分が前記第１の型のコンタクト領域の中心の内部に位置するようにすることと、
少なくとも前記第１の型のコンタクト領域及び前記第１の型のウェル領域の上にシリサイドを形成することと、
を含み、
前記シリサイドを形成することで、前記第１の型のコンタクト領域上に第１のオーミック金属層が形成され、前記第１の型のウェル領域上に第２のオーミック金属層が形成され、
前記第１のオーミック金属層が、接合部において前記第２のオーミック金属層と接触し、前記接合部が、前記ショットキー・バリアダイオードのショットキー障壁を含む、方法。
【請求項１２】
前記周囲容量ウェル接合リングが、
未ドープ材料、
前記第１の型のウェル領域より低いドープ濃度を有する第１の型にドープされた材料、及び
前記第１の型のウェル領域より低いドープ濃度を有する第２の型にドープされた材料
のうちの１つを含むように形成される、請求項１１に記載のショットキー・バリアダイオードを形成する方法。
【請求項１３】
前記第１の型のウェル領域が、前記第２の型のウェル分離領域と接触する下方部分を含むように形成され、前記第１の型のウェル領域の前記内側部分が、前記第１の型のウェル領域の前記下方部分より小さい周長を有するように形成される、請求項１１に記載のショットキー・バリアダイオードを形成する方法。
【請求項１４】
前記第２の型のウェル領域が、前記第１の型の基板と接触する下方部分を有するように形成され、前記第２の型のウェル領域の前記下方部分が、前記第２の型のウェル分離領域と接触してこれを取り囲むように形成される、請求項１１に記載のショットキー・バリアダイオードを形成する方法。
【請求項１５】
前記第２の型のコンタクト領域が、前記第２の型のウェル領域より高いドープ濃度を有するように形成され、
前記第１の型のコンタクト領域が、前記第１の型のウェル領域より高いドープ領域を有するように形成される、
請求項１１に記載のショットキー・バリアダイオードを形成する方法。
【請求項１６】
ポジティブ型ショットキー・バリアダイオードを形成する方法であって、
ポジティブ型基板上に、ネガティブ型ウェル分離領域を形成することと、
前記ネガティブ型ウェル分離領域上に、ポジティブ型ウェル領域を形成することと、
前記ネガティブ型ウェル分離領域上に、前記ポジティブ型ウェル領域を取り囲み、これと接触するように、周囲容量ウェル接合リングを形成することと、
前記ネガティブ型ウェル分離領域上に、前記周囲容量ウェル接合リングを取り囲み、これと接触するように、ネガティブ型ウェル領域を形成し、前記周囲容量ウェル接合リングが、前記ポジティブ型ウェル領域と前記ネガティブ型ウェル領域との間に配置されてこれらを分離するようにすることと、
前記ネガティブ型ウェル領域上に、ネガティブ型コンタクト領域を形成することと、
前記ポジティブ型ウェル領域の内側部分を取り囲み、これと接触するポジティブ型コンタクト領域を形成し、前記ポジティブ型ウェル領域の前記内側部分が前記ポジティブ型コンタクト領域の中心の内部に位置するようにすることと、
前記周囲容量ウェル接合リング上に、前記ネガティブ型コンタクト領域と前記ポジティブ型コンタクト領域との間に配置されてこれらを分離するように、浅いトレンチ分離リングを形成することと、
少なくとも前記ポジティブ型コンタクト領域及び前記ポジティブ型ウェル領域上にシリサイドを形成することと、
を含み、
前記シリサイドを形成することで、前記ポジティブ型コンタクト領域上に第１のオーミック金属層が形成され、前記ポジティブ型ウェル領域上に第２のオーミック金属層が形成され、
前記第１のオーミック金属層が、接合部において前記第２のオーミック金属層と接触し、前記接合部が前記ショットキー・バリアダイオードのショットキー障壁を含む、
方法。
【請求項１７】
前記周囲容量ウェル接合リングが、
未ドープ材料、
前記ポジティブ型ウェル領域より低いドープ濃度を有するポジティブ型ドープ材料、及び
前記ポジティブ型ウェル領域より低いドープ濃度を有するネガティブ型ドープ材料
のうちの１つを含むように形成される、請求項１６に記載のポジティブ型ショットキー・バリアダイオードを形成する方法。
【請求項１８】
前記ポジティブ型ウェル領域が、前記ネガティブ型ウェル分離領域と接触する下方部分を含むように形成され、前記ポジティブ型ウェル領域の内側部分が、前記ポジティブ型ウェル領域の前記下方部分より小さい周長を有するように形成される、請求項１６に記載のポジティブ型ショットキー・バリアダイオード。
【請求項１９】
前記ネガティブ型ウェル領域が、前記ポジティブ型基板と接触する下方部分を有するように形成され、前記ネガティブ型ウェル領域の前記下方部分が、前記ネガティブ型ウェル分離領域と接触してこれを取り囲むように形成される、請求項１６に記載のポジティブ型ショットキー・バリアダイオードを形成する方法。
【請求項２０】
前記ネガティブ型コンタクト領域が、前記ネガティブ型ウェル領域より高いドープ濃度を有するように形成され、
前記ポジティブ型コンタクト領域が、前記ポジティブ型ウェル領域より高いドープ濃度を有するように形成される、
請求項１６に記載のポジティブ型ショットキー・バリアダイオードを形成する方法。
【請求項２１】
設計プロセスで用いられる機械可読媒体内で具体化される設計構造体であって、前記設計構造体は、ショットキー・バリアダイオードを含み、前記ショットキー・バリアダイオードは、
第１の型の基板と、
前記第１の型の基板上の第２の型ウェル分離領域と、前記第２の型のウェル分離領域上の第１の型のウェル領域と、
前記第２の型のウェル分離領域上の周囲容量ウェル接合リングと、
前記第２の型のウェル分離領域上の第２の型のウェル領域であって、前記周囲容量ウェル接合リングが、前記第１の型のウェル領域と前記第２の型のウェル領域との間に位置してこれらを分離する、第２の型のウェル領域と、
前記第２の型のウェル領域上の第２の型のコンタクト領域と、
前記第１の型のウェル領域の内側部分に接触する第１の型のコンタクト領域であって、前記第１の型のウェル領域の前記内側部分が、前記第１の型のコンタクト領域の中心の内部に位置する、第１の型のコンタクト領域と、
前記第１の型のコンタクト領域上の第１のオーミック金属層と、
前記第１の型のウェル領域上の第２のオーミック金属層であって、前記第１のオーミック金属層は、接合部において前記第２のオーミック金属層と接触し、前記接合部が、前記ショットキー・バリアダイオードのショットキー障壁を含む、第２のオーミック金属層と
を含む、設計構造体。
【請求項２２】
ネットリストを含む、請求項２１に記載の設計構造体。
【請求項２３】
集積回路のレイアウトデータの交換のために用いられるデータ形式として格納媒体上に存在する、請求項２１に記載の設計構造体。
【請求項２４】
試験データ、特徴付けデータ、検証データ、又は設計仕様のうちの少なくとも１つを含む、請求項２１に記載の設計構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路デバイスに関し、より具体的には、周囲容量ウェル接合を含むショットキー・バリアダイオード（ＳＢＤ）集積回路デバイスに関する。
【背景技術】
【０００２】
ショットキー障壁は、金属と半導体が接触する接合部において形成される電位障壁である。ショットキー障壁は、ダイオードとして良好に機能する整流器の一形態である。ショットキー障壁は、標準的なｐ−ｎ半導体接合と比較すると、典型的には、接合電圧が低く、金属内の空乏幅が小さい。金属−半導体接合は、電流を整流しない場合にはオーミックコンタクトとして作用する。ショットキー障壁の整流特性は、金属の仕事関数、固有半導体のバンドギャップ、半導体内のドーパントのタイプ及び濃度等に依存する。
【０００３】
従来のショットキー・バリアダイオードは、周囲の寄生容量により制限される。以下に説明される実施形態は、ｐ型ＳＢＤにおいてはアノードと分離接合との間の容量（ａｎｏｄｅ  ｔｏ  ｉｓｏｌａｔｉｏｎ  ｊｕｎｃｔｉｏｎ  ｃａｐａｃｉｔａｎｃｅ）、ｎ型ＳＢＤにおいてはカソードと分離接合との間の容量（ｃａｔｈｏｄｅ  ｔｏ  ｉｓｏｌａｔｉｏｎ  ｊｕｎｃｔｉｏｎ  ｃａｐａｃｉｔａｎｃｅ）が低減された、改善されたショットキー・バリアダイオードを提供する。したがって、本明細書における実施形態は、改善された回路性能のために、周囲容量が最小化された基板分離を提供する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第６，８１５，３１７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の課題は、改善されたショットキー・バリアダイオードを提供することである。
【課題を解決するための手段】
【０００６】
本明細書における１つの例示的な実施形態は、ショットキー・バリアダイオードのような半導体デバイスを含む。本明細書における幾つかの実施形態において、ショットキー・バリアダイオードは、第１の型の基板と、第１の型の基板上の第２の型のウェル分離領域と、第２の型のウェル分離領域上の第１の型のウェル領域とを含む。本明細書における実施形態では、周囲容量ウェル接合リングと呼ばれる構造部が、第２の型のウェル分離領域上に存在する。第２の型のウェル領域が、第２の型のウェル分離領域上にある。周囲容量ウェル接合リングは、第１の型のウェル領域と第２の型のウェル領域との間に位置し、これらを分離する。第２の型のコンタクト領域が第２の型のウェル領域上にあり、第１の型のコンタクト領域が、第１の型のウェル領域の内側部分に接触する。第１の型のウェル領域の内側部分は、第１の型のコンタクト領域の中心の内部に配置される。さらに、第１のオーミック金属層が第１の型のコンタクト領域上にあり、第２のオーミック金属層が第１の型のウェル領域上にある。第１のオーミック金属層は、ショットキー・バリアダイオードのショットキー障壁を構成する接合部において、第２のオーミック金属層と接触する。
【０００７】
本明細書における別のより具体的な実施形態は、ポジティブ型基板と、ポジティブ型基板上に位置し、これと接触するネガティブ型ウェル分離領域と、ネガティブ型ウェル分離領域上に位置しこれと接触するポジティブ型ウェル領域とを含む、ポジティブ型ショットキー・バリアダイオードを含む。この場合も、周囲容量ウェル接合リングは、ネガティブ型ウェル分離領域上に位置し、これと接触する。周囲容量ウェル接合リングは、ポジティブ型ウェル領域を取り囲み、これと接触する。ネガティブ型ウェル領域は、ネガティブ型ウェル分離領域上に位置し、これと接触する。ネガティブ型ウェル領域は、周囲容量ウェル接合リングを取り囲み、これと接触する。周囲容量ウェル接合リングは、ポジティブ型ウェル領域とネガティブ型ウェル領域との間に位置し、これらを分離する。ネガティブ型コンタクト領域は、ネガティブ型ウェル領域上に位置し、これと接触し、ポジティブ型コンタクト領域は、ポジティブ型ウェル領域の内側部分を取り囲み、これと接触する。ポジティブ型ウェル領域の内側部分は、ポジティブ型コンタクト領域の中心の内部に位置し、浅いトレンチ分離リングは、周囲容量ウェル接合リング上に位置し、これと接触する。浅いトレンチ分離リングは、ネガティブ型コンタクト領域とポジティブ型コンタクト領域との間に位置し、これらを分離する。第１のオーミック金属層がポジティブ型コンタクト領域上にあり、第２のオーミック金属層がポジティブ型ウェル領域上にある。第１のオーミック金属層は、ショットキー・バリアダイオードのショットキー障壁を含む接合部において、第２のオーミック金属層と接触する。
【０００８】
本明細書における１つの実施形態は、ショットキー・バリアダイオードを形成する方法である。この例示的な方法は、第１の型の基板上に第２の型のウェル分離領域を形成し、第２の型のウェル分離領域上に第１の型のウェル領域を形成し、第２の型のウェル分離領域上に周囲容量ウェル接合リングを形成する。この方法はまた、第２の型のウェル分離領域上に第２の型のウェル領域を形成し、周囲容量ウェル接合リングが第１の型のウェル領域と第２の型のウェル領域との間に配置されてこれらを分離するようにする。さらに、この方法は、第２の型のウェル領域上に第２の型のコンタクト領域を形成し、第１の型のウェル領域の内側部分を取り囲みこれと接触する第１の型のコンタクト領域を形成して、第１の型のウェル領域の内側部分が第１の型のコンタクト領域の中心の内部に位置するようにする。さらに、この方法は、少なくとも第１の型のコンタクト領域及び第１の型のウェル領域の上にシリサイドを形成する。シリサイドは、第１の型のコンタクト領域上に第１のオーミック金属層を形成し、第１の型のウェル領域上に第２のオーミック金属層を形成する。第１のオーミック金属層は、ショットキー・バリアダイオードのショットキー障壁を含む接合部において第２のオーミック金属層と接触する。
【０００９】
別のより具体的な方法は、ポジティブ型ショットキー・バリアダイオードを形成する。この方法は、ポジティブ型基板上にネガティブ型ウェル分離領域を形成し、ネガティブ型ウェル分離領域上にポジティブ型ウェル領域を形成する。この方法はまた、ネガティブ型ウェル分離領域上に、ポジティブ型ウェル領域を取り囲み、これと接触するように周囲容量ウェル接合リングを形成する。さらに、この方法は、ネガティブ型ウェル分離領域上に、周囲容量ウェル接合リングを取り囲み、これと接触するように、ネガティブ型ウェル領域を形成し、周囲容量ウェル接合リングがポジティブ型ウェル領域とネガティブ型ウェル領域との間に配置されてこれらを分離するようにする。この方法は、ネガティブ型ウェル領域上にネガティブ型コンタクト領域を形成し、また、ポジティブ型ウェル領域の内側部分を取り囲みこれと接触するポジティブ型コンタクト領域を形成し、ポジティブ型ウェル領域の内側部分がポジティブ型コンタクト領域の中心の内部に位置するようにする。この方法はまた、周囲容量ウェル接合リング上に、ネガティブ型コンタクト領域とポジティブ型コンタクト領域との間に配置されてこれらを分離するように、浅いトレンチ分離リングを形成する。この方法は、さらに、ポジティブ型コンタクト領域及び／又はポジティブ型ウェル領域上にシリサイドを形成する。このシリサイドを形成するプロセスは、ポジティブ型コンタクト領域上に第１のオーミック金属層を形成し、ポジティブ型ウェル領域上に第２のオーミック金属層を形成する。第１のオーミック金属層は、接合部において第２のオーミック金属層と接触する。この接合部は、ショットキー・バリアダイオードのショットキー障壁を含む。
【００１０】
本明細書においては、上述の回路のための設計構造体の実施形態も開示される。設計構造体は、設計プロセスで用いられる一時的ではない機械可読媒体内で具体化され、設計構造体は、ショットキー・バリアダイオードを含み、ショットキー・バリアダイオードは、第１の型の基板と、第１の型の基板上の第２の型ウェル分離領域と、第２の型のウェル分離領域上の第１の型のウェル領域とを含む。本明細書における実施形態では、周囲容量ウェル接合リングと呼ばれる構造部が、第２の型のウェル分離領域上に存在する。第２の型のウェル領域が、第２の型のウェル分離領域上にある。周囲容量ウェル接合リングは、第１の型のウェル領域と第２の型のウェル領域との間に位置し、これらを分離する。第２の型のコンタクト領域が第２の型のウェル領域上にあり、第１の型のコンタクト領域が、第１の型のウェル領域の内側部分に接触する。第１の型のウェル領域の内側部分は、第１の型のコンタクト領域の中心の内部に位置する。さらに、第１のオーミック金属層が、第１の型のコンタクト領域上にあり、第２のオーミック金属層が、第１の型のウェル領域上にある。第１のオーミック金属層は、ショットキー・バリアダイオードのショットキー障壁を構成する接合部において、第２のオーミック金属層と接触する。この設計構造体は、設計プロセスで用いられる機械可読媒体内で具体化することができ、集積回路のレイアウトデータの交換のために用いられるデータ形式として格納媒体上に存在することができる。さらに、この設計構造体は、ネットリストを含むことができ、試験データ、特徴付けデータ、検証データ、及び／又は、設計仕様を含むことができる。
【００１１】
本発明の実施形態は、図面を参照して、以下の詳細な説明からより良く理解され、図面は、必ずしも縮尺通りに描かれているわけではない。
【図面の簡単な説明】
【００１２】
【図１】本明細書の実施形態による集積回路の略断面図である。
【図２】図１に示される集積回路の線Ａ−Ａに沿った略平面図である。
【図３】図１に示される集積回路の線Ｂ−Ｂに沿った略平面図である。
【図４】図１に示される集積回路の線Ｃ−Ｃに沿った略平面図である。
【図５】本明細書における実施形態による部分的に完成した集積回路の略断面図である。
【図６】本明細書における実施形態による部分的に完成した集積回路の略断面図である。
【図７】本明細書における実施形態による部分的に完成した集積回路の略断面図である。
【図８】本明細書における実施形態による部分的に完成した集積回路の略断面図である。
【図９】本明細書における実施形態による部分的に完成した集積回路の略断面図である。
【図１０】本明細書における実施形態による部分的に完成した集積回路の略断面図である。
【図１１】本明細書における実施形態による集積回路の略断面図である。
【図１２】本明細書における実施形態による集積回路の略断面図である。
【図１３】本明細書における実施形態による集積回路の略断面図である。
【図１４】半導体の設計、製造、及び／又は試験に用いられる設計プロセスのフロー図である。
【発明を実施するための形態】
【００１３】
上述のように、従来のショットキー・バリアダイオードは、周囲容量により制限される。以下に説明される実施形態は、アノードと分離との間の容量が低減された、改善されたショットキー・バリアダイオードを提供する。したがって、本明細書における実施形態は、改善された回路性能のために、周囲容量が最小化された基板分離を提供する。
【００１４】
図１−図４は、本明細書における実施形態が、周囲容量ウェル接合を利用してどのようにアノードと分離との間の容量を低減するのかの一例を示す。図１−図４は、同じ構造体を異なる視点から示す。図１は、ダイオード構造体を図２−図４に示される線Ｄ−Ｄに沿った断面図で示し、ｐ型基板１００は、任意に、構造体の「底部」と呼ばれ、コンタクト１２０、１２２、１２８は、任意に、構造体の「上部」と呼ばれる。図２−図４は、それぞれ、図１における線Ａ−Ａ、Ｂ−Ｂ、及びＣ−Ｃの各々に沿った略平面図を示す。すなわち、図２は、線Ａ−Ａに沿った構造体、図３は線Ｂ−Ｂに沿った構造体、図４は線Ｃ−Ｃに沿った構造体を示す。
【００１５】
図１−図４に示されるポジティブ型ショットキー・バリアダイオードは、ポジティブ型基板１００と、ポジティブ型基板１００の上に位置し、これと接触するネガティブ型ウェル分離領域１０２とを含む。さらに、ポジティブ型ウェル領域１１０が、ネガティブ型分離領域１０２上に位置し、これと接触する。
【００１６】
周囲容量ウェル接合リング１０６は、ネガティブ型ウェル分離領域１０２の上に位置し、これと接触する。図３に最も明らかに示されるように、周囲容量ウェル接合リング１０６は、ポジティブ型ウェル領域１１０を取り囲み、これと接触する。周囲容量ウェル接合リング１０６は、未ドープ材料、ポジティブ型ウェル領域１１０より低いドープ濃度を有するポジティブ型ドープ材料、又はポジティブ型ウェル領域１１０より低いドープ濃度を有するネガティブ型ドープ材料を含む。
【００１７】
図１及び図４に示されるように、ネガティブ型ウェル領域１０４が、ネガティブ型ウェル分離領域１０２の上に位置し、これと接触し、これを取り囲む。ネガティブ型ウェル領域１０４は、ポジティブ型基板１００と接触する下方部分を有する。図４に示されるように、ネガティブ型ウェル領域１０４の下方部分は、ネガティブ型ウェル分離領域１０２と接触し、これを取り囲む。
【００１８】
図３に示されるように、ネガティブ型ウェル領域１０４はまた、周囲容量ウェル接合リング１０６も取り囲み、これと接触する。さらに図３に示されるように、周囲容量ウェル接合リング１０６は、ポジティブ型ウェル領域１１０とネガティブ型ウェル領域１０４との間に位置し、これらを分離する。
【００１９】
図１に示されるように、ネガティブ型コンタクト領域１０８は、ネガティブ型ウェル領域１０４の上に位置し、これと接触する。図１及び図２に示されるように、ポジティブ型コンタクト領域１１２は、ポジティブ型ウェル領域１１０の内側部分を取り囲み、これと接触する。ネガティブ型コンタクト領域１０８は、ネガティブ型ウェル領域１０４より高いドープ濃度を有し、ポジティブ型コンタクト領域１１２は、ポジティブ型ウェル領域１１０より高いドープ濃度を有する。ポジティブ型ウェル領域１１０は、ネガティブ型ウェル分離領域１０２と接触する下方部分を有する。ポジティブ型ウェル領域１１０の内側部分（図１１における１３８）は、ポジティブ型ウェル領域１１０の下方部分（図１１における１３６）より小さい周長を有する。ポジティブ型ウェル領域１１０の内側部分１３８は、ポジティブ型コンタクト領域１１２の中心の内部に配置される。
【００２０】
さらに図１に示されるように、浅いトレンチ分離リング１１４が、周囲容量ウェル接合リング１０６の上に位置し、これと接触する。図２に示されるように、浅いトレンチ分離リング１１４は、ネガティブ型コンタクト領域１０８とポジティブ型コンタクト領域１１２との間に位置し、これらを分離する。
【００２１】
図１に示されるように、第１のオーミック金属層１２４は、ポジティブ型コンタクト領域１１２上に位置し、これと接触し、第２のオーミック金属層１２６は、ポジティブ型ウェル領域１１０の上に位置し、これと接触する。第１のオーミック金属層１２４は、ショットキー・バリアダイオードのショットキー障壁を含む接合部１１８において、第２のオーミック金属層１２６と接触する。さらに、図１に示される構造体内の様々な構造部との接続を形成するために種々の導電性コンタクトが利用される。より具体的には、バイアスコンタクト１２８は、回路の最適性能を可能にするようにネガティブ型ウェル領域１０４に適切にバイアスをかけることを可能にする。さらに、アノードコンタクト１２２が、ポジティブ型コンタクト領域１１２に対して形成され、カソードコンタクト１２０が、ポジティブ型ウェル領域１１０に対して形成される。
【００２２】
ショットキー・バリアダイオードの容量の非線形性及びＲＣカットオフ周波数の両方が、ＲＦ回路用途の場合の主たる関心事である。全デバイス容量は、固有のショットキー接合容量と外因性の寄生接合容量の組合せである。ショットキー・バリアダイオードの固有容量は、ショットキー接合により駆動されるものであり、これは、次式Ｃｓｂｄｊｃｔｎ＝εＷｊＬｊ／ｄで表わすことができ、式中、εは半導体の誘電率であり、Ｗｊ及びＬｊはそれぞれ、ショットキー障壁接合の幅及び長さであり、ｄは空乏空間電荷領域の深さである。デバイスを最小の寸法に縮小する場合、ショットキー接合容量は、
【数１】
2013535823.tif 000003
により与えられる空乏空間電荷領域の深さによって制限される。外因性の寄生ウェル接合容量については、容量のうちのかなりの量は、第１の型のウェル領域と第２の型のウェル領域との間に位置してこれらを分離する周囲容量ウェル接合リングによって駆動される。逆方向バイアスがかけられた周囲容量ウェル接合からのこのｐ−ｎ接合は、Ｃｒｉｎｇ＝εＷｒＬｒ／ｄｒｉｎｇによって与えられ、式中、εは半導体の誘電率であり、Ｗｒ及びＬｒはそれぞれ、周囲容量ウェル接合リングの幅及び長さであり、ｄｒｉｎｇは、周囲容量ウェル接合リングの周りの空乏空間電荷領域の深さであり、これは、隣接する第２の型のウェル領域の濃度と、第１の型のウェル領域と第２の型のウェル領域との間の距離を増大させることによる設計最適化によって制御することができるこれら２つのウェル領域間のドーパント勾配の急峻さの程度と、によって支配される。
【００２３】
ショットキー接合の場合、第１の型のウェル領域のドーパント濃度Ｎｄは典型的には低いので、有効なショットキー接合容量は小さく、最適化を必要とする主要な接合部は、第１の型のウェル領域と第２の型のウェル領域との間に位置してこれらを分離する周囲容量ウェル接合リングから作り出されるｐ−ｎ接合である。
【００２４】
当業者には理解されるように、上記の構造体は、多くの異なる材料で作成することができ、様々な異なる製造プロセスにより製造することができる。図５−図１１は、上記の構造体を製造することができる１つの例示的なプロセスを示すが、本明細書における実施形態は、この特定のプロセスに限定されるものではなく、その代わりに、現在知られているものであれ又は将来開発されるものであれ、ここで用いることができる全ての可能なプロセスを含む。
【００２５】
より具体的には、図５に示されるように、この例示的なプロセスは、不純物（これは注入されたものであってもよく、又は、不純物（固有）を含む材料から基板を形成することもできる）を含む基板１００を用いて開始する。この例においては、基板は、ポジティブ型不純物を含み、したがって、Ｐ型基板と呼ばれる。基板は、所与の目的に適した任意の材料（現在知られているものであれ又は将来開発されるものであれ）を含むことができ、例えば、Ｓｉ、ＳｉＣ、ＳｉＧｅ、ＳｉＧｅＣ、Ｇｅ合金、ＧａＡｓ、ＩｎＡｓ、ＴｎＰ、その他のＩＩＩ−Ｖ族若しくはＩＩ−ＶＩ族化合物半導体、又は有機半導体構造体などを含むことができる。さらに、本明細書で言及される不純物は、任意のポジティブ型不純物（Ｐ型不純物、例えば、リン（Ｐ）、ひ素（Ａｓ）、アンチモン（Ｓｂ）など）、又は、任意のネガティブ型不純物（Ｎ型不純物、例えば、ホウ素、インジウムなど）を含むことができる。本明細書における注入プロセスは、いずれかの適切な形態（現在公知であれ又は将来開発されるものであれ）をとることができ、例えば、イオン注入などを含むことができる。また、注入技術の詳しい考察については、特許文献１（引用により本明細書に組み入れられる）も参照されたい。
【００２６】
これもまた図５に示されるように、この例示的な方法は、深いネガティブ型ウェル分離領域１０２をポジティブ型基板１００上に形成する。ネガティブ型ウェル分離領域１０２もまた、固有不純物を有する材料、又は不純物が後で注入される材料を含むことができる。
【００２７】
さらに、図５に示されるように、ネガティブ型分離領域１０２は、いずれかの従来のパターン形成技術を用いて、種々のメサ構造にパターン形成される（例えば、図４を参照）。１つの例示的なパターン形成技術は、除去されない区域の上に保護マスク（例えば、有機フォトレジスト、窒化物ハードマスクなど）を形成し、次いでエッチングプロセスを行って、露出した材料を除去する。本明細書における種々のエッチング及び材料除去のプロセスは、例えば、フッ化炭素、酸素、塩素、三塩化ホウ素のような反応性ガスのプラズマを用い、ときには窒素、アルゴン、ヘリウム、その他のガスを添加した乾式エッチング、又は湿式エッチング（例えば、緩衝酸化物エッチング、これは緩衝ＨＦ又はＢＨＦとしても知られ、フッ化アンモニウム（ＮＨ４Ｆ）のような緩衝剤とフッ化水素酸（ＨＦ）との混合物を用いる）を含むことができる。その後、マスクは除去され、処理が続けられる。
【００２８】
図６に示されるように、この例示的な方法は、次いで、周囲容量ウェル接合リング１０６をネガティブ型ウェル分離領域１０２上に形成する（堆積する又は成長させる）。この方法はまた、図６において、浅いトレンチ分離リング１１４を周囲容量ウェル接合リング１０６上に形成する。浅いトレンチ分離（ＳＴＩ）構造体は、当業者に周知であり、一般に、開口部をパターン形成し、高絶縁材料を開口部で成長させ又はこれで開口部を充填することにより形成される。ここで言及される誘電体（絶縁体）は、例えば、乾燥酸素雰囲気又は蒸気のいずれからでも成長させることができる。ここでの誘電体の厚さは、必要とされるデバイス性能次第で様々にすることができる。あるいは、ここでの誘電体は、シリコン窒化物、シリコン酸窒化物、ＳｉＯ２及びＳｉＮ４、酸化タンタルのような金属酸化物などを含むがこれらに限定されない、多くの高誘電性（高ｋ）材料の候補のいずれかから形成することができる。
【００２９】
次に、図７に示されるように、構造体の特定の部分が、マスク１３２（例えば、上述のマスク材料のいずれか）により保護され、周囲容量ウェル接合材料１０６の一部が、除去され（上述の材料除去プロセスのいずれかにより）又は不純物注入プロセスにより改変される。このようにして生成されるどのような開口部の内側にも、ネガティブ型ウェル分離領域１０２上にポジティブ型ウェル領域１１０を形成することができる。この注入（又は材料置換）処理は、ポジティブ型ウェル領域１１０を取り囲んでこれと接触する周囲容量ウェル接合環状リング１０６を作り出す（例えば、図３参照）。
【００３０】
同様に、図８に示されるように、構造体の異なる部分が異なるマスク１３４（例えば、上述のマスク材料のいずれか）により保護され、不純物が注入され（又は材料置換プロセスが行われ）、ネガティブ型ウェル分離領域１０２上に、周囲容量ウェル接合材料からネガティブ型ウェル領域１０４が形成される。図３に示されるように、この処理は、ネガティブ型ウェル領域１０４が周囲容量ウェル接合リング１０６を取り囲んでこれと接触し、かつ周囲容量ウェル接合リング１０６がポジティブ型ウェル領域１１０とネガティブ型ウェル領域１０４との間に位置してこれらを分離するような構造体を形成する。
【００３１】
周囲容量ウェル接合リング１０６は、未ドープ材料、ポジティブ型ウェル領域１１０より低いドープ濃度を有するポジティブ型ドープ材料、又はネガティブ型ウェル分離領域１０８より低いドープ濃度を有するネガティブ型ドープ材料から形成することができる。
【００３２】
マスク１３４が除去され、さらなるマスキング及び不純物注入プロセスを行って、ネガティブ型コンタクト領域１０８（ネガティブ型ウェル領域１０４の領域から）及びポジティブ型コンタクト領域１１２（ポジティブ型ウェル領域１１０の領域から）が形成される。図２に示されるように、ポジティブ型コンタクト領域１１２は、ポジティブ型ウェル領域１１０の内側部分がポジティブ型コンタクト領域１１２の中心の内部に配置されるように、ポジティブ型ウェル領域１１０の内側部分を取り囲み、これと接触する。さらに、この処理により、図２に示される、浅いトレンチ分離リング１１４がネガティブ型コンタクト領域１０８とポジティブ型コンタクト領域１１２との間に配置されてこれらを分離する構造体が得られる。
【００３３】
図１０に示されるように、この方法は、さらに、ポジティブ型コンタクト領域１１２及び／又はポジティブ型ウェル領域１１０の上にシリサイドを形成する。当業者には周知のように、シリサイドは、金属（例えば、タングステン、ハフニウム、タンタル、モリブデン、チタン、ニッケルなど）を堆積し、次に、金属をシリコン表面と結合させることを可能にする多数のアニール（加熱）プロセスを行って、シリサイド又はサラサイド（ｓａｌａｃｉｄｅ）（自己整合シリサイド）を生成することにより形成される。このシリサイド形成プロセスは、第１のオーミック金属層１２４をポジティブ型コンタクト領域１１２上に形成し、第２のオーミック金属層１２６をポジティブ型ウェル領域１１０上に形成する。第１のオーミック金属層１２４は、接合部１１８において第２のオーミック金属層１２６と接触する。この接合部１１８は、ショットキー・バリアダイオードのショットキー障壁を含む。
【００３４】
図１１に示されるように、種々のコンタクト１２０、１２２、１２８が、上述のパターン形成プロセスのいずれかを用いて、導電性材料から形成される。本明細書で言及される導体は、好適なドーパントの存在により導電性を与えられた、多結晶シリコン（ポリシリコン）、非晶質シリコン、非晶質シリコンとポリシリコンとの組合せ、及びポリシリコン−ゲルマニウムのような任意の導電性材料で形成することができる。あるいは、本明細書における導体は、タングステン、ハフニウム、タンタル、モリブデン、チタン若しくはニッケルのような１つ若しくは複数の金属、又は金属シリサイドとすることができ、物理蒸着、化学蒸着、又は当該技術分野で公知のその他のいずれかの技術を用いて堆積することができる。
【００３５】
さらに図１１に示されるように、この処理は、ポジティブ型ウェル領域１１０を、ネガティブ型ウェル分離領域と接触する下方部分１３６と、ポジティブ型コンタクト領域により取り囲まれる内側部分１３８とを有するように形成する。ポジティブ型コンタクト領域１１２が作成されているので、ポジティブ型ウェル領域１１０上方部分（内側部分）１３８は、ポジティブ型ウェル領域１１０の下方部分１３６より小さい周長を有するように形成される。
【００３６】
図１２は、ガードリング１４４を含む代替的な実施形態を示す。当業者には周知のように、ガードリングは、電界の集中を減らすことにより、及び、電極の縁をショットキー障壁接合部から遠ざけるように移動させることにより縁効果を軽減し又は排除するために用いられる、軽くドープされた領域を含むことができる。したがって、例えば、ガードリング１４４は、図９に示される処理において（又は、上述の処理の中のその他のいずれかの適切な箇所において）、軽くドープされた領域１４４を形成することにより、形成することができる。
【００３７】
上記の説明はポジティブ型ダイオードに関するものであるが、当業者であれば、不純物の極性を逆にして、図１３に示されるように、ネガティブ型ダイオードを生成することができることを理解するであろう。上述のプロセスを利用して（反対の極性の不純物を注入して）、上述の構造体と同様の構造体を生成することができるが、但し、図１３に示されるように、この構造体は、Ｎ型基板２００、深いＰウェル分離層２０２、Ｐウェル領域２０４、Ｐ型コンタクト２０８、Ｎウェル領域２１０、及びＮ型コンタクト２１２を含む。さらに、当業者には理解されるように、図１３に示される構造体では、アノード（２２０）及びカソード（２２２）は、図１１に示されるＰ型ショットキーダイオードとは逆にされる。
【００３８】
結果として得られる集積回路チップは、未加工のウェハ形態で（すなわち、多数のパッケージされていないチップを有する単一のウェハとして）、裸のダイとして、又はパッケージされた形態で、製造者が流通させることができる。後者の場合、チップは、単一チップ・パッケージ（例えば、マザーボード又は他のより高レベルのキャリアに固定されたリード線を有する、プラスチック製キャリア）内、又は、多重チップ・パッケージ（例えば、表面相互接続部又は埋設相互接続部のいずれか又は両方を有するセラミック製キャリア）内に装着される。いずれにしても、チップは次に、（ａ）マザーボードのような中間製品又は（ｂ）最終製品のいずれかの一部として、他のチップ、個別の回路素子、及び／又は他の信号処理装置と統合される。最終製品は、おもちゃ及びその他の低価格帯の用途から、ディスプレイ、キーボード又はその他の入力装置、及び中央プロセッサを有する、高度なコンピュータ製品に及ぶ、集積回路チップを含むあらゆる製品とすることができる。
【００３９】
図１４は、例えば、半導体の設計、製造、及び／又は試験に用いられる例示的な設計フロー１４００のブロック図を示す。設計フロー１４００は、設計されるＩＣのタイプによって様々であり得る。例えば、特定用途向けＩＣ（ＡＳＩＣ）を構築するための設計フロー１４００は、標準的な構成要素を設計するための設計フロー１４００とは異なる場合がある。設計構造体１４２０は、好ましくは、設計プロセス１４１０への入力であり、ＩＰプロバイダ、中心となる開発者、又はその他の設計会社からもたらされるものでもよく、又は設計フローの操作者が生成するものであってもよく、又は他の供給源からのものであってもよい。設計構造体１４２０は、図１−図１３に示されるような本発明の実施形態を、回路図、又はＨＤＬ、すなわちハードウェア記述言語（例えば、Ｖｅｒｉｌｏｇ、ＶＨＤＬ、Ｃ、など）の形態で含む。設計構造体１４２０は、１つ又は複数の一時的ではない機械可読媒体上に格納することができる。例えば、設計構造体１４２０は、図１−図１３に示されるような本発明の実施形態のテキストファイル又はグラフ表現とすることができる。
【００４０】
設計プロセス１４１０は、好ましくは、図１−図１３に示されるような本発明の実施形態を合成（又は変換）して、ネットリスト１４８０にするものであり、ネットリスト１４８０は、例えば、電線、トランジスタ、論理ゲート、制御回路、Ｉ／Ｏ、モデルなどのリストであって、集積回路設計内の他の素子及び回路への接続を記述するものであり、少なくとも１つの機械可読媒体に記録される。これは、回路の設計仕様及びパラメータに応じて、ネットリスト１４８０が１回又は複数回再合成される反復プロセスとすることができる。
【００４１】
設計プロセス１４１０は、様々な入力の使用、例えば、所与の製造技術（例えば、様々な技術ノード、３２ｎｍ、４５ｎｍ、９０ｎｍなど）のための、モデル、レイアウト、及び記号表現を含めた共通に用いられる要素、回路、デバイスの組を収容することができるライブラリ要素１４３０、設計仕様１４４０、特徴付けデータ１４５０、検証データ１４６０、設計規則１４７０、及び試験データファイル１４８５（試験パターン及びその他の試験情報を含むことができる）からの入力の使用を含むことができる。
【００４２】
設計プロセス１４１０は、例えば、タイミング分析、検証、設計規則のチェック、位置及び経路操作などのような標準的な回路設計プロセスをさらに含むことができる。集積回路設計の当業者であれば、本発明の範囲及び精神から逸脱することなく設計プロセス１４１０において用いられる、可能な電子式設計自動化ツール及びアプリケーションの範囲を認識することができる。
【００４３】
設計プロセス１４１０は、好ましくは、図１−図１３に示されるような本発明の実施形態を、（適用可能である場合には）なんらかの付加的な集積回路設計又はデータと共に、第２の設計構造体１４９０に変換する。設計構造体１４９０は、集積回路のレイアウトデータの交換に用いられるデータ形式（例えば、ＧＤＳＩＩ（ＧＤＳ２）、ＧＬ１、ＯＡＳＩＳ、又はそのような設計構造体を格納するための他のいずれかの適切な形式で格納される情報）で格納媒体上に存在する。設計構造体１４９０は、例えば、試験データファイル、設計コンテンツファイル、製造データ、レイアウトパラメータ、電線、金属レベル、ビア、形状、製造ラインを通じた作業工程についてのデータ、及び図１−図１３に示されるような本発明の実施形態を生成するために半導体製造業者が必要とするその他のいずれかのデータといった情報を含むことができる。設計構造体１４９０は、次に段階１４９５に進み、この段階で、例えば、設計構造体１４９０は、テープアウトへと進められ、製造段階へ送られ、マスク会社に送られ、別の設計会社に送られ、顧客に返送される等される。
【００４４】
本明細書において用いられる用語は、特定の実施形態を説明する目的のためのものにすぎず、本発明を限定することを意図するものではない。本明細書で用いられるとき、単数形「ある（ａ）」、「ある（ａｎ）」及び「その（ｔｈｅ）」は、文脈が明らかにそうでないことを示していない限り、複数形も同様に含むことが意図されている。本明細書で用いられるとき、「含む」及び／又は「含んだ」という用語は、提示された特徴、整数、ステップ、動作、要素、及び／又は構成要素の存在を指定するが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、構成要素、及び／又はそれらのグループの存在又は追加を排除するものではないことが、さらに理解されるであろう。
【００４５】
以下の特許請求の範囲における全ての「手段又はステップと機能との組み合わせ（ミーンズ又はステップ・プラス・ファンクション）」要素の対応する構造、材料、動作及び均等のものは、その機能を、明確に特許請求されている他の特許請求された要素との組合せで実行するための、いかなる構造、材料又は動作をも含むことが意図される。本発明の例示的な実施形態の説明は、例証及び説明の目的で提示されたものであるが、網羅的であることを意図するものではなく、本発明を開示された形態に限定することを意図するものでもない。本発明の範囲及び精神から逸脱することのない多くの変更及び変形が、当業者には明らかであろう。実施形態は、本発明の原理及び実際の用途を最も良く説明するため、及び、当業者が本発明を種々の変更を有する種々の実施形態について企図される特定の使用に適したものとして理解することを可能にするために、選択され、説明された。
【符号の説明】
【００４６】
１００：ｐ型基板
１０２：ネガティブ型ウェル分離領域
１０４：ネガティブ型ウェル領域
１０６：周囲容量ウェル接合リング
１０８：ネガティブ型コンタクト領域
１１０：ポジティブ型ウェル領域
１１２：ポジティブ型コンタクト領域
１１４：浅いトレンチ分離リング
１１８：接合部
１２０、２２２：カソードコンタクト
１２２、２２０：アノードコンタクト
１２４：第１のオーミック金属層
１２６：第２のオーミック金属層
１２８：バイアスコンタクト
１３２、１３４：マスク
１３６：ポジティブ型ウェル領域の下方部分
１３８：ポジティブ型ウェル領域の内側部分
１４４：ガードリング
２００：Ｎ型基板
２０２：Ｐウェル分離層
２０４：Ｐウェル領域
２０８：Ｐ型コンタクト
２１０：Ｎウェル領域
２１２：Ｎ型コンタクト
１４００：設計フロー
１４１０：設計プロセス
１４２０：設計構造体
１４３０：ライブラリ要素
１４４０：設計仕様
１４５０：特徴付けデータ
１４６０：検証データ
１４７０：設計規則
１４８０：ネットリスト
１４８５：試験データファイル
１４９０：第２の設計構造体
【図１】
2013535823.tif 000004
【図２】
2013535823.tif 000005
【図３】
2013535823.tif 000006
【図４】
2013535823.tif 000007
【図５】
2013535823.tif 000008
【図６】
2013535823.tif 000009
【図７】
2013535823.tif 000010
【図８】
2013535823.tif 000011
【図９】
2013535823.tif 000012
【図１０】
2013535823.tif 000013
【図１１】
2013535823.tif 000014
【図１２】
2013535823.tif 000015
【図１３】
2013535823.tif 000016
【図１４】
2013535823.tif 000017
【国際調査報告】
2013535823.tif 000018
2013535823.tif 000019