(57)【要約】  ある実施形態では、ノイズキャンセレーションシステムは、周囲のノイズを検出する第１のデジタルマイクロホンと、前記第１のデジタルマイクロホンの出力に結合した第１のシグマデルタモジュレータと、イヤピーススピーカの近くに配置され、前記イヤピーススピーカの出力を検出する第２のデジタルマイクロホンと、前記第２のデジタルマイクロホンの出力に結合した第２のシグマデルタモジュレータと、前記第２のシグマデルタモジュレータに結合したデシメータと、前記デシメータと前記第１のシグマデルタモジュレータとに応じて、前記イヤピーススピーカの出力が所望のオーディオと、前記周囲のノイズの一部又は全部をキャンセルする音響信号とを含むように、前記イヤピーススピーカの出力を適応的に調節する適応的デジタルフィルタとを有する。他の実施形態は説明し請求項に記載した。
2013546287.tif 000002
【特許請求の範囲】
【請求項１】
ノイズキャンセレーション装置であって、
周囲のノイズを検出する第１のデジタルマイクロホンと、
前記第１のデジタルマイクロホンの出力に結合した第１のシグマデルタモジュレータと、
イヤピーススピーカの近くに配置され、前記イヤピーススピーカの出力を検出する第２のデジタルマイクロホンと、
前記第２のデジタルマイクロホンの出力に結合した第２のシグマデルタモジュレータと、
前記第２のシグマデルタモジュレータに結合したデシメータと、
前記デシメータと前記第１のシグマデルタモジュレータとに応じて、前記イヤピーススピーカの出力が所望のオーディオと、前記周囲のノイズの一部又は全部をキャンセルする音響信号とを含むように、前記イヤピーススピーカの出力を適応的に調節する適応的デジタルフィルタとを有し、
前記適応的デジタルフィルタの少なくとも一係数を用いて、現在のエラーサンプルと遅延させた入力サンプルとに基づき、前記イヤピーススピーカの出力を適応的に調節する、
【請求項２】
前記適応デジタルフィルタは、データレジスタ、符号ビットレジスタ、及びオフセットアドレスレジスタを含み、現在のエラーサンプルと遅延された入力サンプルとに基づいて、前記イヤピーススピーカの出力を適応的に調節する、
請求項１に記載のノイズキャンセレーション装置。
【請求項３】
前記遅延された入力サンプルは遅延されたノイズサンプルである、
請求項１に記載のノイズキャンセレーション装置。
【請求項４】
前記適応デジタルフィルタに供給される前記周囲ノイズのサンプリングレートと、前記デシメータの出力のサンプリングレートとは、ベースレートの２倍である、
請求項１に記載のノイズキャンセレーション装置。
【請求項５】
前記第１のシグマデルタモジュレータはシグマデルタアナログ・デジタルモジュレータであり、前記第２のシグマデルタモジュレータはシグマデルタアナログ・デジタルモジュレータである、
請求項１に記載のノイズキャンセレーション装置。
【請求項６】
前記第１のシグマデルタモジュレータと前記適応デジタルフィルタとの間に結合された一又は複数のデシメータをさらに有する、
請求項１に記載のノイズキャンセレーション装置。
【請求項７】
前記適応デジタルフィルタの出力と前記所望のオーディオとを結合する加算器をさらに有する、
請求項１に記載のノイズキャンセレーション装置。
【請求項８】
前記適応デジタルフィルタは前記デシメータの遅延を緩和する、
請求項１に記載のノイズキャンセレーション装置。
【請求項９】
前記適応デジタルフィルタの出力と前記イヤピーススピーカの入力との間に結合されたシグマデルタモジュレータをさらに有する、
請求項１に記載のノイズキャンセレーション装置。
【請求項１０】
デシメータ、補間器、パラレル／シリアル／パラレル変換及び／又はデータ同期のためのデータのレジスタにおける保持のうち一又は複数による固有の遅延をさらに有する、
請求項１に記載のノイズキャンセレーション装置。
【請求項１１】
前記適応デジタルフィルタに供給される前記周囲ノイズのサンプリングレートと、前記デシメータの出力のサンプリングレートとは、ベースレートよりも高い、
請求項１に記載のノイズキャンセレーション装置。
【請求項１２】
ノイズキャンセレーション方法であって、
第１のデジタルマイクロホンで周囲ノイズを検出するステップと、
前記第１のデジタルマイクロホンの出力をシグマデルタモジュレーションするステップと、
第２のデジタルマイクロホンでイヤピーススピーカの出力を検出するステップと、
前記第２のデジタルマイクロホンの出力をシグマデルタモジュレーションするステップと、
前記第２のデジタルマイクロホンの、シグマデルタモジュレーションされた出力をデシメーションするステップと、
前記第１のデジタルマイクロホンの出力の前記デシメーションと前記シグマデルタモジュレーションとに応じて、前記イヤピーススピーカの出力が所望のオーディオと、前記周囲のノイズの一部又は全部をキャンセルする音響信号とを含むように、前記イヤピーススピーカの出力を適応的に調節するステップとを有し、
前記イヤピーススピーカの出力の適応的調節は、現在のエラーサンプルと遅延された入力サンプルとに基づく、方法。
【請求項１３】
前記現在のエラーサンプルと前記遅延された入力サンプルとに基づいて前記イヤピーススピーカの出力を適応的に調節するステップは、データ、符号ビット、及びオフセットアドレスに応じて実行される、
請求項１２に記載の方法。
【請求項１４】
前記遅延された入力サンプルは遅延されたノイズサンプルである、
請求項１２に記載の方法。
【請求項１５】
ベースレートのサンプリングレートの２倍のサンプリングレートで前記周囲ノイズをサンプリングするステップと、前記ベースレートのサンプリングレートの２倍のサンプリングレートで、前記第２のデジタルマイクロホンのシグマデルタ変調された出力をデシメーションするステップとをさらに有する、
請求項１２に記載の方法。
【請求項１６】
前記所望のオーディオに応じて前記イヤピーススピーカの出力を適応的に調節するステップをさらに有する、
請求項１５に記載の方法。
【請求項１７】
前記デシメーションするステップにおける遅延を緩和するステップをさらに有する、
請求項１５に記載の方法。
【請求項１８】
ベースレートのサンプリングレートより高いサンプリングレートで前記周囲ノイズをサンプリングするステップと、前記ベースレートのサンプリングレートより高いサンプリングレートで、前記第２のデジタルマイクロホンのシグマデルタ変調された出力をデシメーションするステップとをさらに有する、
請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して適応的ノイズキャンセレーションに関する。
【背景技術】
【０００２】
携帯装置のイヤピースにおける音響ノイズキャンセレーションは、一般的には従来のアナログマイクロホンを用いて実現される。デジタルマイクロホンモジュールが普及し始めているが、適応的ノイズキャンセレーション（ＡＮＣ）における利用は非常に限定されている。アナログマイクロホンを用いる従来のソリューションは、例えば、高次正弦波フィルタにより構成されたデシメータにより生じる遅延を処理する必要はない。しかし、これらのデシメータはデジタルマイクロホンの出力のノイズをフィルタリングするのに必要であり得る。それゆえ、適応的ノイズキャンセレーションソリューションにおけるデシメータ特有の遅延（inherent  delays  of  a  decimator）の効果を緩和する必要が出てくる。
【発明の概要】
【課題を解決するための手段】
【０００３】
一実施形態によるノイズキャンセレーション装置は、周囲のノイズを検出する第１のデジタルマイクロホンと、前記第１のデジタルマイクロホンの出力に結合した第１のシグマデルタモジュレータと、イヤピーススピーカの近くに配置され、前記イヤピーススピーカの出力を検出する第２のデジタルマイクロホンと、前記第２のデジタルマイクロホンの出力に結合した第２のシグマデルタモジュレータと、前記第２のシグマデルタモジュレータに結合したデシメータと、前記デシメータと前記第１のシグマデルタモジュレータとに応じて、前記イヤピーススピーカの出力が所望のオーディオと、前記周囲のノイズの一部又は全部をキャンセルする音響信号とを含むように、前記イヤピーススピーカの出力を適応的に調節する適応的デジタルフィルタとを有し、前記適応的デジタルフィルタの少なくとも一係数を用いて、現在のエラーサンプルと遅延させた入力サンプルとに基づき、前記イヤピーススピーカの出力を適応的に調節する。
【０００４】
他の一実施形態によるノイズキャンセレーション方法は、第１のデジタルマイクロホンで周囲ノイズを検出するステップと、前記第１のデジタルマイクロホンの出力をシグマデルタモジュレーションするステップと、第２のデジタルマイクロホンでイヤピーススピーカの出力を検出するステップと、前記第２のデジタルマイクロホンの出力をシグマデルタモジュレーションするステップと、前記第２のデジタルマイクロホンの、シグマデルタモジュレーションされた出力をデシメーションするステップと、前記第１のデジタルマイクロホンの出力の前記デシメーションと前記シグマデルタモジュレーションとに応じて、前記イヤピーススピーカの出力が所望のオーディオと、前記周囲のノイズの一部又は全部をキャンセルする音響信号とを含むように、前記イヤピーススピーカの出力を適応的に調節するステップとを有し、前記イヤピーススピーカの出力の適応的調節は、現在のエラーサンプルと遅延された入力サンプルとに基づく。
【図面の簡単な説明】
【０００５】
本発明は、以下の詳細な説明と本発明の実施形態を示した添付図面から、よりよく理解できるであろう。しかし、これらの実施形態は、本発明を具体的に説明した実施形態に限定するものと解してはならず、説明し理解してもらうことを目的としていると解すべきである。
【図１】本発明の実施形態によるシステムを示す図である。
【図２】本発明の実施形態によるシステムを示す図である。
【図３】本発明の実施形態によるシステムを示す図である。
【図４】本発明の実施形態によるシステムを示す図である。
【図５】本発明の実施形態によるシステムを示す図である。
【図６】本発明の実施形態によるシステムを示す図である。
【図７】本発明の実施形態によるシステムを示す図である。
【発明を実施するための形態】
【０００６】
本発明のある実施形態は、適応的ノイズキャンセレーションに関する。
【０００７】
ある実施形態では、ノイズキャンセレーションシステムは、周囲のノイズを検出する第１のデジタルマイクロホンと、前記第１のデジタルマイクロホンの出力に結合した第１のシグマデルタモジュレータと、イヤピーススピーカの近くに配置され、前記イヤピーススピーカの出力を検出する第２のデジタルマイクロホンと、前記第２のデジタルマイクロホンの出力に結合した第２のシグマデルタモジュレータと、前記第２のシグマデルタモジュレータに結合したデシメータと、前記デシメータと前記第１のシグマデルタモジュレータとに応じて、前記イヤピーススピーカの出力が所望のオーディオと、前記周囲のノイズの一部又は全部をキャンセルする音響信号とを含むように、前記イヤピーススピーカの出力を適応的に調節する適応的デジタルフィルタとを有する。
【０００８】
ある実施形態では、前記適応的デジタルフィルタの少なくとも一係数を用いて、現在のエラーサンプルと遅延させた入力サンプルとに基づき、前記イヤピーススピーカの出力を適応的に調節する。
【０００９】
ある実施形態による発明は、携帯装置（例えば、ある実施形態では、携帯電話、モバイルインターネット装置すなわちＭＩＤ、パーソナルデジタルアシスタントすなわちＰＤＡなど）のイヤピースにおける音響ノイズキャンセレーション（ＡＮＣ）に関する。ここに説明するように、ある実施形態では、ノイズキャンセレーションを、一イヤピースのみを参照して説明する。しかし、ある実施形態では、ノイズキャンセレーションは、例えばステレオヘッドセットの左イヤピースと右イヤピースなどの、二又はそれ以上のイヤピースに適用される。
【００１０】
図１は、本発明の実施形態によるシステム１００を示す図である。ある実施形態では、システム１００は適応的ノイズキャンセレーション（ＡＮＣ）ソリューションを実施する。
【００１１】
ある実施形態では、イヤピース、マイクロホンなどを含むシステム１００のようなシステムの多くの実装では、（例えば、８ｋサンプル／秒、１６ｋサンプル／秒、４４．１ｋサンプル／秒、４８ｋサンプル／秒、及び／又は９６ｋサンプル／秒などの一又は複数の標準的サンプリングレートでサンプリングしたパルスコード変調すなわちＰＣＭサンプルとして）システムに入力される所望のオーディオ信号を聴く人の周囲に、周囲ノイズが存在する。ノイズキャンセレーションが無ければ、ユーザは、所望のオーディオと、音響経路を通りスピーカ出力に加わるノイズとを両方とも聞くことになる。ある実施形態では、図１に示したシステム１００などのノイズキャンセレーションは、例えばデジタル信号処理を用いる。
【００１２】
ある実施形態では、システム１００は、音響ノイズ源１０２と、ノイズマイクロホン１０６及びアナログ・デジタル変換器（Ａ／Ｄコンバータ）１０８を含むデジタルマイクロホンモジュール（ＤＭＩＣモジュール）１０４と、フィルタ１１０（例えば、適応的デジタルフィルタ）と、加算器１１２と、デジタル・アナログ変換器（Ｄ／Ａコンバータ）１１４と、オーディオ帯域ローパスフィルタ（ＬＰＦ）１１６と、スピーカ１１８（例えば、イヤピーススピーカ）と、エラーマイクロホン１２２及びアナログ・デジタル変換器（Ａ／Ｄコンバータ）１２４を含むデジタルマイクロホンモジュール（ＤＭＩＣモジュール）１２０と、ディレイ（及び／又はディレイ）１２６と、係数適応モジュール１２８とを含む。ある実施形態では、適応デジタルフィルタ１１０、加算器１１２、Ｄ／Ａコンバータ１１４、オーディオ帯域ＬＰＦ１１６、イヤピーススピーカ１１８、ＤＭＩＣモジュール１２０、エラーマイクロホン１２２、Ａ／Ｄコンバータ１２４、ディレイモジュール１２６及び／又は係数適応モジュール１２８は、時間遅延を設ける適応ループを構成する。
【００１３】
ある実施形態では、図１に示したシステム１００は、例えば、一又は複数の携帯電話、モバイルインターネット装置（ＭＩＤ）、パーソナルデジタルアシスタント（ＰＤＡ）及び／又はその他の携帯装置のイヤピースにおいて音響ノイズキャンセリングをする。図１を参照して説明するノイズキャンセレーションは一イヤピースで行われるものとしたが、ある実施形態では、二又はそれ以上のイヤピースにおいて同じ及び／又は同様の原理を適用する（例えば、ある実施形態では、ステレオヘッドセットの左右のイヤピースの両方に適用する）。
【００１４】
ある実施形態では、イヤピース、マイクロホンなどを含むシステム１００のようなシステムの多くの実装では、（例えば、８ｋサンプル／秒、１６ｋサンプル／秒、４４．１ｋサンプル／秒、４８ｋサンプル／秒、及び／又は９６ｋサンプル／秒などの一又は複数の標準的サンプリングレートでサンプリングしたパルスコード変調すなわちＰＣＭサンプルとして）システムに入力される所望のオーディオ信号を聴く人の周囲に、周囲ノイズが存在する。ノイズキャンセレーションが無ければ、ユーザは、所望のオーディオと、音響経路を通りスピーカ出力に加わるノイズとを両方とも聞くことになる。
【００１５】
ノイズは、図１の左側において、音響ノイズ源１０２から発するものとして図示した。ノイズは、音響経路１３０を通って、リスナの外耳道に届く。音響経路は、空気とハンドセット筐体とを通り、スピーカ１１８がある点まで届く。スピーカ１１８は、遠端から来る信号のサウンドを、ノイズ源１０２の近くにあるマイクロホン１０６によりピックアップされた音響ノイズを修正したもの（modified  version）とともに再生する。ある実施形態では、信号のサウンドは遠端からの音声又はオーディオ信号であっても、又は（例えばローカルマルチメディアカードに）記憶されているオーディオ信号であってもよい。
【００１６】
図１に示したように、ある実施形態では、ハンドセットのイヤピースは、例えば２つのマイクロホン１０６と１２２を用いる及び／又は含む。ノイズマイクロホン１０６は、スピーカ１１８から離して配置され、周囲ノイズをピックアップする。ある実施形態では、エラーマイクロホン１２２は、イヤピース内部のスピーカ１１８に近いところに、及び／又は、例えばハンドセットがリスナの耳に装着された時にリスナの外耳道に近いところに物理的に配置される。ある実施形態では、システム１００はヘッドセットにあるイヤピースの実装に用いられる。よって、ある実施形態では、ノイズマイクロホン１０６は、所望のオーディオを検知せず、周囲ノイズのみを検知する。
【００１７】
ある実施形態では、両方のマイクロホン１０６と１２２からの信号は、選択された及び／又は都合のよいサンプリングレートで同時にサンプリングされる。ある実施形態では、ノイズマイクロホン１０６の出力はフィルタ１１０を通る。フィルタ１１０は、音響経路１３０と同じ（振幅と位相の両方で）周波数応答を有する。ノイズは、外部からイヤピースの筐体を通り、音響経路１３０を通って、スピーカ１１８がある点まで進む。しかし、音響経路１３０の特性は未知であり、周囲温度やハンドセットの方位などの様々な要因により時間的に変化する可能性がある。デジタルフィルタ１１０の係数が調整され、ＡＮＣシステム１００が安定すると、フィルタ１１０の出力は、スピーカ１１８を通して可聴信号に変換されると、好ましくないノイズと大きさが等しく、極性が反対であることが期待される。この出力は「反対ノイズ」と呼ばれ、リスナの外耳道中のノイズを最小値までキャンセルする。しかし実際には、キャンセレーション後の残差信号（エラー信号）はゼロではない。得られるオーディオノイズ（残差エラー信号）はサンプリングされ、エラーＡＤＣ１２４を用いてデジタル化される。すなわち、イヤピースの出力に含まれるノイズは、エラーマイクロホン１２２で検知される。エラー信号が最低レベルに低下するまで、対応するＡ／Ｄコンバータ１２４の出力を用いて、サイクルごとにフィルタ係数を修正する。係数が安定し、エラーレベルが（必ずしもゼロではない）最低値に至るまで、エラーＡＤＣサンプルを用いてフィルタの係数を繰り返し修正する。これは、フィルタ１１０、加算器１１２、ＬＰＦ１１６、スピーカ１１８、ＤＭＩＣモジュール１２０、エラーマイクロホン１２２、Ａ／Ｄコンバータ１２４、ディレイ１２６、及び／又は係数適応１２８により構成される適応ループにおける時間遅延により実現される。
【００１８】
留意点として、時間遅延１２６は実際には機能的ブロックや物理的ブロックではない。ある実施形態では、時間遅延は固有（inherent）のものであり（例えば、デシメータにおいて固有）、ＤＭＩＣ、デシメータ、及び係数適応ブロックの間のデータ転送プロセスに固有（inherent）のものである。これらの遅延を一括して扱い、図１のブロックとして、信号経路に有限の時間遅延があることを示す。
【００１９】
ある実施形態では、この適応的フィルタリングは、例えば有限インパルス応答（ＦＩＲ）デジタルフィルタを用いて最小二乗平均（ＬＭＳ）を用いて実施される。これは次の式で記述するように実現できる。
【００２０】
【数１】
2013546287.tif 000003
【００２１】
【数２】
2013546287.tif 000004
【００２２】
【数３】
2013546287.tif 000005
ある実施形態による、係数を更新するためにＬＭＳ符号を用いる他の実装は次の通りである。
【００２３】
【数４】
2013546287.tif 000006
ここでΔは係数を更新するのに用いるステップサイズである。
【００２４】
ある実施形態では、上記の式Ａ，Ｂ，Ｃ及び／又はＤにおいて、エラーマイクロホン１２２の出力を、サンプリングしデジタル化し、これを遅延無しに用いて、係数を更新しＦＩＲフィルタの次の出力サンプルを推定して式Ａを評価する。適応フィルタは、μ及び／又はΔの値を正しく選択することにより、素早く収束する。しかし、エラー信号が、係数の更新に用いられる前に、ＦＩＲフィルタの２サンプリング期間より大きく遅延すると、ノイズがランダム性を有する場合（例えば、不要な可聴スピーチやサウンドなどの場合）、フィルタは収束しない。
【００２５】
音響ノイズ信号と音響エラー信号を検知するために、及びスピーカを駆動するために、オーバーサンプリングされたシグマデルタモジュレータ（ΣΔモジュレータ）を利用するデジタルマイクロホンモジュールを用いる適応フィルタの実装を用いてもよい。スピーカを駆動するＤ／Ａコンバータのみでなく、音響ノイズとエラー信号のために、Ａ／Ｄコンバータにシグマデルタモジュレータを用いても良い。しかし、対応するデシメータと補間器とともにシグマデルタモジュレータを使用することにより、信号経路に追加的遅延が生じ、収束問題につながる可能性がある。
【００２６】
図２は、本発明の実施形態によるシステム２００を示す図である。ある実施形態では、システム２００は適応的ノイズキャンセレーション（ＡＮＣ）ソリューションを実施する。ある実施形態では、システム２００は、シグマデルタモジュレータを用いる、アナログ・デジタルコンバータ（Ａ／Ｄ）とデジタル・アナログコンバータ（Ｄ／Ａ）を用いる適応的ノイズキャンセレーションを含む。
【００２７】
ある実施形態では、システム２００は、音響ノイズ源２０２と、ノイズマイクロホン２０６及び４次シグマデルタアナログ・デジタルモジュレータ２０８を含むデジタルマイクロホンモジュール（ＤＭＩＣモジュール）２０４と、４次デシメータ２１０と、遅延２１２と、フィルタ２１４（例えば、適応デジタルフィルタ及び／又は有限インパルス応答すなわちＦＩＲ）と、加算器２１６と、補間器２１８と、遅延２２０と、４次シグマデルタデジタル・アナログモジュレータ２２２と、インダクタ２２４と、キャパシタ２２６と、抵抗２２８と、スピーカ２３０（例えば、イヤピーススピーカ）と、エラーマイクロホン２３４及び４次シグマデルタアナログ・デジタルモジュレータ２３６を含むデジタルマイクロホンモジュール（ＤＭＩＣモジュール）２３２と、遅延２３８と、４次デシメータ２４０と、遅延２４２と、係数適応モジュール２４４とを含む。ある実施形態では、適応デジタルフィルタ２１４と、加算器２１６と、補間器２１８と、遅延２２０と、４次シグマデルタモジュレータ２２２と、インダクタ２２４と、キャパシタ２２６と、抵抗２２８と、イヤピーススピーカ２３０と、ＤＭＩＣモジュール２３２と、エラーマイクロホン２３４と、４次シグマデルタモジュレータ２３６と、遅延２３８と、４次デシメータ２４０と、遅延２４２と、及び／又は係数適応モジュール２４４とは、時間遅延を生じる適応ループを構成する。
【００２８】
ノイズは、図２の左側において、音響ノイズ源２０２から発するものとして図示した。ノイズは、音響経路２４４を通って、リスナの外耳道に届く。音響経路は、空気とハンドセット筐体とを通り、スピーカ２３０がある点まで届く。スピーカ２３０は、遠端から来る音楽のボイス信号を、ノイズ源２０２の近くにあるマイクロホン２０６によりピックアップされた音響ノイズを修正したもの（modified  version）とともに再生する。
【００２９】
多くのハンドセットデザインにおいて、デジタルマイクロホンモジュールは、サイズが小さいことと、集積レベルを高くできることにより、アナログマイクロホンに置き換わりつつある。市場にあるほとんどのデジタルマイクロホン（及び／又はＤＭＩＣ）は、音響信号を電気信号に変換するためにマイクロエレクトロメカニカル（ＭＥＭ）センサ又は電気的マイクロホンと、それに続く、例えば、出力に１ビットストリームを生成する４次オーバーサンプルシグマデルタモジュレータ（ΣΔモジュレータ）を利用する。
【００３０】
ある実施形態では、シグマデルタモジュレータ（ΣΔモジュレータ）２２２は、ＰＣＭレートが４８ｋサンプル／秒であるとき、６４×ＰＣＭレート（すなわち、３．０７２ｍサンプル／秒）のサンプリングレートを有する。ΣΔモジュレータの出力は、高周波量子化ノイズを抑制するために、一般的にはsinc^（order+１）フィルタを用いて、ローパスフィルタリングされる。ここでorderはΣΔモジュレータの次数である。ここではorderを４とする。
【００３１】
ｓｉｎｃフィルタは次式で与えられる。
【００３２】
【数５】
2013546287.tif 000007
ほとんどのＤＭＩＣはダイナミックレンジが９０ｄＢより小さく、信号対ノイズ比が６５ｄＢより低いので、ｓｉｎｃデシメータの次数はΣΔモジュレータの次数と同じであってもＤＭＩＣの性能に悪い影響はない。ある実施形態では、システム２００は、すべてのブロックが同じ集積回路（ＩＣ）内に集積された適応的ノイズキャンセレーション（ＡＮＣ）インプリメンテーションである。
【００３３】
ある実施形態では、ノイズΣΔモジュレータ２１０のデシメーションされた出力は、その出力をイヤピーススピーカ２３０における音響ノイズに似せるために、適応的有限パルス応答（ＦＩＲ）フィルタ又はＦＩＲカスケードと無限インパルス応答（ＭＲ）フィルタとを通る。ある実施形態では、システム２００は１２８タップのＦＩＲを含む。これは非常に幅広いレンジのインプリメンテーションができる。所望のオーディオ信号は入力サンプリングレートからアップサンプリングされ、ノイズデシメータのレートと同じレートまで引き上げられ、アダプティブＦＩＲフィルタの出力に加算される。オーディオと適応的フィルタリングされたノイズとの和は、信号をΣΔモジュレータベースのデジタル・アナログコンバータ２２２にかける前にオーバーサンプリング比（ＯＳＲ）を十分高い値に上げるため、線形補間器で補間される。
【００３４】
ある実施形態では、４次ΣΔモジュレータデジタル・アナログコンバータ２２２は、ＯＳＲが１２８であり、１ビット出力ストリームを生成する。この１ビット出力が、インダクタ２２４とキャパシタ２２６とを含むＬＣネットワークにより構成された２次ローパスフィルタを通じてイヤピーススピーカ２３０を駆動する。
【００３５】
適応的フィルタが十分収束すれば、スピーカ出力は、スピーカ２３０の前に固定されたエラーマイクロホン２３４ピックアップする可聴エラー信号が最低になるように、ノイズをキャンセルする音響信号を生成する。ある実施形態では、少なくとも１０ｄＢのノイズリジェクションが実現できる。
【００３６】
留意点として、図２に示した遅延ブロック２１２，２２０，２３８及び／又は２４２は、ある段階から次の段階へのデータ転送において避けられない遅延を表す。ある実施形態では、インプリメンテーションが同じ集積回路（ＩＣ）内にある場合、これらの遅延はゼロ（無遅延）に設定される。しかし、ある実施形態では、一定の遅延がシステミック（systemic）であり避けられない。
【００３７】
ある実施形態では、４次ｓｉｎｃ関数は４つのｓｉｎｃ段階のカスケードであり、次の式で表される群遅延を有する。
【００３８】
【数６】
2013546287.tif 000008
ある実施形態では、補間器出力はその入力サンプリングレートの一サンプリング期間だけ遅延している。例えば図２において、ＰＣＭレートを４８ｋｓ／秒とすると、この遅延は１／（２×ＰＣＭレート）＝１０．４１７マイクロ秒である。
【００３９】
ある実施形態では、適応デジタルフィルタ２１４と、加算器２１６と、補間器２１８と、遅延２２０と、４次シグマデルタモジュレータ２２２と、インダクタ２２４と、キャパシタ２２６と、抵抗２２８と、イヤピーススピーカ２３０と、ＤＭＩＣモジュール２３２と、エラーマイクロホン２３４と、４次シグマデルタモジュレータ２３６と、遅延２３８と、４次デシメータ２４０と、遅延２４２と、及び／又は係数適応モジュール２４４とにより構成される信号ループ（適応ループ）におけるループ遅延は、例えば約２０マイクロ秒又は適応フィルタの２サンプル期間しか許容できない。補間器が約１０マイクロ秒とってしまうので、クリティカルパスとしては、信号経路の他の要素における遅延を収容するため約１０マイクロ秒しか残らない。これには、インダクタ２２４及びキャパシタ２２６を含むＬＣベースのＬＰＦと、スピーカ２３０と、エラーマイクロホン２３４と、エラーマイクロホン２３４のアナログ出力を１ビットデジタルストリームに変換するΣΔモジュレータ２３６のｓｉｎｃデシメータと、適応フィルタをインプリメントするのに必要な処理遅延とが含まれる。ある実施形態では、ＤＭＩＣ２３２は、上記の式６の遅延を有する４次ｓｉｎｃフィルタも含む。この遅延は、例えば、ＰＣＭレートが４８ｋｓ／秒（４８ｋサンプル／秒）の場合、２０．８マイクロ秒であり、ＡＮＣインプリメンテーションにおいて４次ΣΔモジュレータを利用するデジタルマイクロホンの使用は非常に限定される。このＡＮＣループの遅延制約は、主にノイズ信号がランダム性を有する場合に、重要である。ノイズが予測可能な繰り返しパターンを有する場合、ループ遅延の重要性は低くなる。エラーデシメータによる遅延に加え、上記のその他の遅延は、適応フィルタのタップ数、ＬＣ  ＬＰＦの帯域幅、機能ブロック間のデータ転送における遅延に応じて、（例えば２マイクロ秒から５マイクロ秒の）追加的遅延となる。
【００４０】
ある実施形態では、適応的ノイズキャンセレーション（ＡＮＣ）は、（例えば、システムオンチップすなわちＳｏＣやミクストシグナルＩＣすなわちＭＳＩＣを含む）複数のチップよりなる携帯装置の一部であるオーディオコーデックにおいてインプリメントされる。ある実施形態では、デジタルマイクロホンモジュール（ＤＭＩＣモジュール）２０４、ノイズマイクロホン２０６、４次シグマデルタアナログ・デジタルモジュレータ２０８、４次デシメータ２１０、遅延２１２、フィルタ２１４（例えば、アダプティブデジタルフィルタ）、加算器２１６、遅延２４２及び／又は係数適応モジュール２４４がＳｏＣに含まれる。ある実施形態では、補間器２１８、遅延２２０、４次シグマデルタデジタル・アナログモジュレータ２２２、インダクタ２２４、キャパシタ２２６、抵抗２２８、スピーカ２３０、デジタルマイクロホンモジュール（ＤＭＩＣモジュール）２３２、エラーマイクロホン２３４、４次シグマデルタデジタル・アナログモジュレータ２３６、遅延２３８、及び／又は４次デシメータ２４０がＭＳＩＣに含まれる。
【００４１】
トータルソリューションの総コストとシリコン面積を小さくするため、デジタルチップ中にデジタル機能ブロックをできるだけ多く配置する必要がある。ある実施形態では、所望のオーディオ信号を処理するデジタルフィルタ（図２には図示せず）と、適応的１２８ＦＩＲフィルタ（例えば、フィルタ２１４）とは、先進的な相補的金属酸化物半導体（ＣＭＯＳ）プロセスを用いて構成されるＳｏＣに実施されねばならない。しかし、ＳｏＣにはピンの制約があり、ＭＳＩＣからＳｏＣへのデシメータ出力（例えば、１６乃至２４ビットサンプル）、ＳｏＣからＭＳＩＣへの補間器入力は、パラレル・シリアル変換とシリアル・パラレル変換をして２チップ間で転送しなければならない。このデータ転送により、ＡＮＣインプリメンテーションのクリティカルループに追加的遅延が生じ、かかるインプリメンテーションにおけるデジタルマイクロホン（ＤＭＩＣ）の利用が一層困難になる。ある実施形態では、上記の遅延により生じる問題を解消する満足できるソリューションをインプリメントする。
【００４２】
図３は、本発明の実施形態によるシステム３００を示す図である。ある実施形態では、システム３００は適応的ノイズキャンセレーション（ＡＮＣ）ソリューションを実施する。ある実施形態では、システム３００は、シグマデルタモジュレータを用いる、アナログ・デジタルコンバータ（Ａ／Ｄ）とデジタル・アナログコンバータ（Ｄ／Ａ）を用いる適応的ノイズキャンセレーションを含む。
【００４３】
ある実施形態では、システム３００は、音響ノイズ源３０２と、ノイズマイクロホン３０６及び４次シグマデルタアナログ・デジタルモジュレータ３０８とを含むデジあるマイクロホンモジュール（ＤＭＩＣモジュール）３０４と、４次デシメータ３１０と、遅延３１２と、フィルタ３１４（例えば、適応デジタルフィルタ）と、加算器３１６と、補間器３１８と、遅延３２０と、４次シグマデルタデジタル・アナログモジュレータ３２２と、インダクタ３２４と、キャパシタ３２６と、抵抗３２８と、スピーカ３３０（例えば、イヤピーススピーカ）と、エラーマイクロホン３３４及び４次シグマデルタアナログ・デジタルモジュレータ３３６を含むデジタルマイクロホンモジュール（ＤＭＩＣモジュール）３３２と、遅延３３８と、１次、２次、及び／又は３次デシメータ３４０と、遅延３４２と、係数適応モジュール３４４とを含む。ある実施形態では、適応デジタルフィルタ３１４と、加算器３１６と、補間器３１８と、遅延３２０と、４次シグマデルタモジュレータ３２２と、インダクタ３２４と、キャパシタ３２６と、抵抗３２８と、イヤピーススピーカ３３０と、ＤＭＩＣモジュール３３２と、エラーマイクロホン３３４と、４次シグマデルタモジュレータ３３６と、遅延３３８と、４次デシメータ３４０と、遅延３４２と、及び／又は係数適応モジュール３４４とは、時間遅延を生じる適応ループを構成する。
【００４４】
ノイズは、図３の左側において、音響ノイズ源３０２から発するものとして図示した。ノイズは、音響経路３４６を通って、リスナの外耳道に届く。音響経路は、空気とハンドセット筐体とを通り、スピーカ３３０がある点まで届く。スピーカ３３０は、遠端から来るボイス信号又は音楽信号のサウンドを、ノイズ源３０２の近くにあるマイクロホン３０６によりピックアップされた音響ノイズを修正したもの（modified  version）とともに再生する。
【００４５】
上記の遅延問題は、エラー信号に対して、従来のアナログマイクロホンと好ましくない遅延を生じない（すなわち、エラー信号経路におけるデシメータが無くなる）高速ＡＤコンバータとを用いることにより大幅に軽減できる。しかし、これは望ましい選択ではない。それゆえ、ある実施形態では、エラーデシメータをインプリメントする他の一方法は、従来のレートの２倍のサンプリングレートでの（すなわち、例えば、２×ＰＣＭレートではなく４×ＰＣＭレートを用いる）エラーデシメータの利用を含む。これにより、４次ｓｉｎｃフィルタを用いる場合、デシメータによる遅延が例えば２０．８マイクロ秒から１０．４マイクロ秒に減少する。しかし、１０．４マイクロ秒あっても、ＬＣフィルタ、ＳｏＣとＭＳＩＣとの間のデータ転送、及び／又はＦＩＲフィルタをインプリメントする処理時間にとって十分な時間は残らない。それゆえ、エラーデシメータをさらに修正して、例えば、その次数を４から２に下げ、例えば遅延を５．２０８マイクロ秒にする。４次ΣΔモジュレータを伴う従来のデシメータに対して２次ＳＩＮＣフィルタを使用することはできないが、適応プロセスが進行中に所望のオーディオがあった（すなわち、適応的エコーキャンセレーションにおける「ダブルトーク（double  talk）」）としても、適応制御において使用しても、十分なレベルのノイズキャンセレーションが得られる。ある実施形態では、ノイズリジェクションは２次又は３次のｓｉｎｃフィルタと同じには行かないが、１次ｓｉｎｃデシメータにより適応フィルタは動作する。
【００４６】
ある実施形態では、デシメータ３４０は１次デシメータである。  ある実施形態では、デシメータ３４０は２次デシメータである。  ある実施形態では、デシメータ３４０は３次デシメータである。ある実施形態では、デシメータ３４０は、エラー信号のためにΣΔモジュレータと直列で用いられる、１次デシメータ、２次デシメータ、又は３次デシメータである。
【００４７】
ある実施形態では、デシメータの固有の遅延の効果は、ＡＮＣインプリメンテーションの適切な動作において緩和される。ある実施形態では、ノイズ経路とエラー経路に対して異なるサンプリングレートを用いる。ある実施形態では、インプリメンテーションで用いられるΣΔモジュレータの次数より低い次数のｓｉｎｃデシメータを用いる。
【００４８】
ある実施形態では、サンプリングレートが他のインプリメンテーションのサンプリングレートの２倍である適応ノイズキャンセレーション（ＡＮＣ）インプリメンテーションにおいて、シグマデルタモジュレータとデシメータを用いる。ある実施形態では、エラーデシメータブロックにおいて、４次又は５次のｓｉｎｃフィルタではなく、１次、２次又は３次のｓｉｎｃフィルタを用いる適応ノイズキャンセレーション（ＡＮＣ）では、シグマデルタモジュレータとデシメータを用いる。ある実施形態では、ミクストシグナルチップと、最先端のシリコンプロセスを用いてより複雑なオーディオデジタルシグナル処理（ＤＳＰ）動作をインプリメントするＳｏＣとの間でデータを送る十分な時間がある。  ある実施形態では、
適応的有限インパルス応答（ＦＩＲ）フィルタは、複数のタップ（例えば、１２８タップ）を含み、及び／又は（例えば、２００ＭＨｚより高い）高クロック周波数を有するＳｏＣにある。  ある実施形態では、ＳｏＣは、すべての関連算術演算に２マイクロ秒より短い時間しか取らず、チップ間のデータ転送と、ＬＣベースのローパスフィルタ（ＬＰＦ）の群遅延とに３マイクロ秒が残る。ＬＣフィルタは一般的には、１３０ｋＨｚの３ｄＢコーナーと約１．３マイクロ秒の群遅延とを有する。
【００４９】
ある実施形態では、適応的ノイズキャンセレーション（ＡＮＣ）インプリメンテーションは、音響ノイズとエラー信号とを検知するために、シグマデルタモジュレータ（ΣΔモジュレータ）とデシメータとを用いるデジタルマイクロホン（ＤＭＩＣ）を含む。
【００５０】
ある実施形態では、一意的なサンプリングレートが用いられ、及び／又はエラー信号経路のためのｓｉｎｃフィルタの次数がインプリメントされる。
【００５１】
ある実施形態では、適応的ノイズキャンセレーション（ＡＮＣ）は、（例えば、システムオンチップすなわちＳｏＣやミクストシグナルＩＣすなわちＭＳＩＣを含む）複数のチップよりなる携帯装置の一部であるオーディオコーデックにおいてインプリメントされる。ある実施形態では、デジタルマイクロホンモジュール（ＤＭＩＣモジュール）３０４、ノイズマイクロホン３０６、４次シグマデルタアナログ・デジタルモジュレータ３０８、４次デシメータ３１０、遅延３１２、フィルタ３１４（例えば、アダプティブデジタルフィルタ）、加算器３１６、遅延３４２及び／又は係数適応モジュール３４４がＳｏＣに含まれる。ある実施形態では、補間器３１８、遅延３２０、４次シグマデルタデジタル・アナログモジュレータ３２２、インダクタ３２４、キャパシタ３２６、抵抗３２８、スピーカ３３０、デジタルマイクロホンモジュール（ＤＭＩＣモジュール）３３２、エラーマイクロホン３３４、４次シグマデルタデジタル・アナログモジュレータ３３６、遅延３３８、及び／又は１次、２次又は３次デシメータ３４０がＭＳＩＣに含まれる。
【００５２】
図４は、本発明の実施形態によるシステム４００を示す図である。ある実施形態では、システム４００は適応的ノイズキャンセレーション（ＡＮＣ）ソリューションを実施する。ある実施形態では、システム４００は、シグマデルタモジュレータ（ΣΔモジュレータ）を用いる、アナログ・デジタルコンバータ（Ａ／Ｄ）とデジタル・アナログコンバータ（Ｄ／Ａ）を用いる適応的ノイズキャンセレーションを含む。
【００５３】
ある実施形態では、システム４００は、音響ノイズ源４０２と、ノイズマイクロホン４０６及び４次シグマデルタアナログ・デジタルモジュレータ４０８を含むデジタルマイクロホンモジュール（ＤＭＩＣモジュール）４０４と、４次デシメータ４１０と、遅延４１２と、フィルタ４１４（例えば、適応デジタルフィルタ、有限インパルス応答すなわちＦＩＲ、及び／又は１２８タップＦＩＲ）と、加算器４１６と、補間器４１８と、遅延４２０と、マルチビット出力を有する３次シグマデルタモジュレータ４２２と、デジタル・アナログモジュレータ（ＤＡＣ）４２４と、ローパスフィルタ（ＬＰＦ）とスピーカドライバ４２６と、スピーカ４３０（例えば、イヤピーススピーカ）と、エラーマイクロホン４３４及び４次シグマデルタアナログ・デジタルモジュレータ４３６を含むデジタルマイクロホンモジュール（ＤＭＩＣモジュール）４３２と、遅延４３８と、２次、３次又は４次デシメータ４４０と、遅延４４２と、係数適応モジュール４４４とを含む。ある実施形態では、フィルタ４１４と、加算器４１６と、補間器４１８と、遅延４２０と、３次シグマデルタモジュレータ４２２と、ＤＣＡ４２４、ＬＰＦ及びスピーカドライバ４２６、イヤピーススピーカ４３０と、ＤＭＩＣモジュール４３２と、エラーマイクロホン４３４と、４次シグマデルタモジュレータ４３６と、遅延４３８と、２次、３次又は４次デシメータ４４０と、遅延４４２と、及び／又は係数適応モジュール４４４とは、時間遅延を生じる適応ループを構成する。
【００５４】
ノイズは、図４の左側において、音響ノイズ源４０２から発するものとして図示した。ノイズは、音響経路４４６を通って、リスナの外耳道に届く。音響経路は、空気とハンドセット筐体とを通り、スピーカ４３０がある点まで届く。スピーカ４３０は、遠端から来る音楽のボイス信号を、ノイズ源４０２の近くにあるマイクロホン４０６によりピックアップされた音響ノイズを修正したもの（modified  version）とともに再生する。
【００５５】
上記の通り、多くのハンドセットデザインにおいて、デジタルマイクロホンモジュールは、サイズが小さいことと、集積レベルを高くできることにより、アナログマイクロホンに置き換わりつつある。市場にあるほとんどのデジタルマイクロホン（ＤＭＩＣ）は、音響信号を電気信号に変換するためにマイクロエレクトロメカニカル（ＭＥＭ）センサ又は電気的マイクロホンと、それに続く、例えば、出力に１ビットストリームを生成する４次オーバーサンプルシグマデルタモジュレータ（ΣΔモジュレータ）を利用する。
【００５６】
ある実施形態では、シグマデルタモジュレータ（ΣΔモジュレータ）４２２は、ＰＣＭレートが４８ｋサンプル／秒であるとき、例えば５０×ＰＣＭレート（すなわち、２．４Ｍサンプル／秒）のサンプリングレートを有する。ΣΔモジュレータの出力は、高周波量子化ノイズを抑制するために、一般的にはsinc^（order+１）フィルタを用いて、ローパスフィルタリングされる。ここでorderはΣΔモジュレータの次数である。
【００５７】
入手できるほとんどのＤＭＩＣはダイナミックレンジが９０ｄＢより小さく、信号対ノイズ比が６５ｄＢより低いので、ｓｉｎｃデシメータの次数はΣΔモジュレータの次数と同じであってもＤＭＩＣの性能に悪い影響はない。
【００５８】
前述の通り、ｓｉｎｃフィルタは、例えば式Ｅによりインプリメントされる。図４のインプリメンテーションにおいて、例えば、Ｎｄ＝２５であり、出力レートは９６ｋサンプル／秒である。
【００５９】
ノイズΣΔモジュレータのデシメーションされた出力は、イヤピーススピーカ４３０に現れる音響ノイズに似るようにその出力を修正するため、適応的ＦＩＲフィルタ４１４又はＦＩＲフィルタとＭＲフィルタとの組合せを通して送られる。図４は１２８タップのＦＩＲを示すが、タップの数の範囲は幅広く、ノイズ、ハンドセット筐体、経路遅延などの特性に応じて決まる。「遠端ボイス信号」などの所望のオーディオ信号は入力サンプリングレートからアップサンプリングされ、ノイズデシメータのレートと同じレートまで引き上げられ、アダプティブＦＩＲフィルタの出力に加算される。オーディオと適応的フィルタリングされたノイズとの和は、補間された信号をΣΔモジュレータベースのデジタル・アナログコンバータ（ＤＡＣ）にかける前に、オーバーサンプリングレート（ＯＳＲ）を十分高い値に上げるため、線形補間器４１８などの線形補間器で補間される。図４のシステム４００は、ＯＳＲが１００である３次ΣΔモジュレータＤＡＣを用い、例えば１７レベルを有する５ビット出力ストリームを生成する。５ビット出力は、ＤＡＣ４２４とローパスフィルタ（ＬＰＦ）４２６とを用いるアナログユニットに変換される。ＬＰＦ４２６の出力は、パワーアンプを通して送られ、スピーカ（例えば、３２オームスピーカ）を駆動する。スピーカは所望のオーディオ又はボイス信号とともに音響反対ノイズを生成する。留意点として、補間器４１８の出力をＤＡＣ４２４を通じてスピーカドライバ４２６の出力に変換する機能は、複数の方法で構成できる。４次又は５次のΣΔモジュレータ、セミデジタルＦＩＲ又はＭＲ  ＬＰＦ、ＬＣフィルタを用いるＬＰＦを有するパルス波変調（ＰＷＭ）ジェネレータなどの利用を含む。適応的フィルタが十分収束すれば、スピーカ出力は、スピーカ４３０の前に固定されたエラーマイクロホン４３４ピックアップする可聴エラー信号が最低になるように、ノイズをキャンセルする音響信号を生成する。ある実施形態では、システム４００の設計の目標は、少なくとも１０ｄＢのノイズリジェクションを実現することである。
【００６０】
留意点として、図４に示した遅延ブロック４１２，４２０、４３８及び／又は４４２は、ある段階から次の段階へのデータ転送において避けられない遅延を表す。ある実施形態では、これらの遅延は、システム４００中の機能ブロック間のデータ転送に伴う遅延のみならず、算術演算における実際のインプリメンテーション又は処理の遅延を表す。留意点として、ある遅延はシステミックであり避けることができない。
【００６１】
ある実施形態では、４次ｓｉｎｃ関数は４つの弁別器と直列の４つの積分器の組合せによりインプリメントされる。群ｓｉｎｃデシメータ遅延は、上記の式Ｆにより計算できる。ある実施形態では、システム４００の入力のサンプリングレートｆｄｓｍは２．４Ｍｓ／秒であり、Ｎｄデシメーションファクタは２５である。
【００６２】
ある実施形態では、補間器出力はその入力サンプリングレートの一サンプリング期間だけ遅延している。例えば図４において、ＰＣＭレートを４８ｋｓ／秒とすると、この遅延は１／（２×ＰＣＭレート）＝１０．４１７マイクロ秒である。
【００６３】
ある実施形態では、適応デジタルフィルタ４１４と、加算器４１６と、補間器４１８と、遅延４２０と、３次シグマデルタモジュレータ４２２と、ＤＣＡ４２４、ＬＰＦ及びスピーカドライバ４２６、イヤピーススピーカ４３０と、ＤＭＩＣモジュール４３２と、エラーマイクロホン４３４と、４次シグマデルタモジュレータ４３６と、遅延４３８と、２次、３次又は４次デシメータ４４０と、遅延４４２と、及び／又は係数適応モジュール４４４とにより構成される信号ループ（適応ループ）における遅延は、例えば、ＡＮＣシステム４００の閉ループが安定であるには、適応フィルタの２サンプル期間（約２１マイクロ秒）より短くなければならない。これには、エラーマイクロホン４３４における遅延と、エラーマイクロホン４３６のアナログ出力を１ビットデジタルストリームに変換するΣΔモジュレータ４３６のｓｉｎｃデシメータにおける遅延と、適応フィルタをインプリメントするのに必要な処理遅延とが含まれる。ある実施形態では、ＤＭＩＣ４３２は、上記の式６の遅延を有する４次又は５次のｓｉｎｃフィルタも含む。この遅延は、例えば、ＰＣＭレートが４８ｋｓ／秒（４８ｋサンプル／秒）の場合、２０．８マイクロ秒であり、ＡＮＣインプリメンテーションにおいて４次ΣΔモジュレータを利用するデジタルマイクロホンの使用は非常に限定される。このＡＮＣループの遅延制約は、主にノイズ信号がランダム性を有する場合に、重要である。ノイズが予測可能な繰り返しパターンを有する場合、ループ遅延の重要性は低くなる。エラーデシメータによる遅延に加え、上記のその他の遅延は、適応フィルタのタップ数、機能ブロック間のデータ転送における遅延に応じて、（例えば２マイクロ秒から５マイクロ秒の）追加的遅延となる。
【００６４】
ある実施形態では、適応的ノイズキャンセレーション（ＡＮＣ）は、（例えば、システムオンチップすなわちＳｏＣやミクストシグナルＩＣすなわちＭＳＩＣを含む）複数のチップよりなる携帯装置の一部であるオーディオコーデックにおいてインプリメントされる。ある実施形態では、デジタルマイクロホンモジュール（ＤＭＩＣモジュール）４０４、ノイズマイクロホン４０６、４次シグマデルタアナログ・デジタルモジュレータ４０８、４次デシメータ４１０、遅延４１２、フィルタ４１４、加算器４１６、遅延４４２及び／又は係数適応モジュール４４４がＳｏＣに含まれる。ある実施形態では、補間器４１８、遅延４２０、３次シグマデルタデジタル・アナログモジュレータ４２２、ＤＡＣ２２４、ＬＰＦ及びスピーカドライバ４２６、スピーカ４３０、デジタルマイクロホンモジュール（ＤＭＩＣモジュール）４３２、エラーマイクロホン４３４、４次シグマデルタアナログ・デジタルモジュレータ４３６、遅延４３８、及び／又は２次、３次又は４次デシメータ４４０がＭＳＩＣに含まれる。
【００６５】
トータルソリューションの総コストとシリコン面積を小さくするため、デジタルチップ中にデジタル機能ブロックをできるだけ多く配置する必要がある。ある実施形態では、所望のオーディオ信号を処理するデジタルフィルタ（図４には図示せず）と、適応的１２８ＦＩＲフィルタ（例えば、フィルタ４１４）とは、先進的な相補的金属酸化物半導体（ＣＭＯＳ）プロセスを用いて構成されるＳｏＣに実施されねばならない。しかし、ＳｏＣにはピンの制約があり、ＭＳＩＣからＳｏＣへのデシメータ出力（例えば、１６乃至２４ビットサンプル）、ＳｏＣからＭＳＩＣへの入力は、パラレル・シリアル変換とシリアル・パラレル変換をして２チップ間で転送しなければならない。このデータ転送により、ＡＮＣインプリメンテーションのクリティカルループに追加的遅延が生じ、かかるインプリメンテーションにおけるデジタルマイクロホン（ＤＭＩＣ）の利用が一層困難になる。図４のＡ／ＤコンバータとＤ／Ａコンバータが、ΣΔモジュレータの替わりに、データ変換遅延が無視できる典型的なものである場合、ＬＭＳが十分機能するだろう。しかし、ＤＭ  ＩＣのΣΔモジュレータに関連する遅延とともに、複数のＩＣに分散した機能ブロック間のデータ転送における遅延により、携帯電話、ＭＩＤプラットフォーム、ＰＤＡなどの携帯装置に音響ノイズキャンセレーションの機能を加えることが非常に困難になる。ある実施形態では、これらの遅延は解決する。
【００６６】
（例えば、図３を参照して）上記の通り、エラーデシメータにおける遅延による悪い影響は、エラーデシメータの次数を下げ（例えば、４から２又は３に）、デシメータの出力レートを上げる（例えば、９６ｋｓ／秒から１９２ｋｓ／秒に）ことにより、大幅に低減できる。これにより、例えば遅延が２サンプル期間から１／２又は３／４サンプル期間に減少するが、例えばＳｏＣとＭＳＩＣとの間で高速データ転送が必要となる。また、エラー信号経路に沿った他のコンポーネントによる遅延が１．２５サンプル期間より短いことを要する。ある実施形態では、これは係数適応を（例えば、適応ＦＩＲフィルタ４１４などの適応フィルタ内に）インプリメントすることにより改善できる。
【００６７】
図５は、本発明の実施形態によるシステム５００を示す図である。ある実施形態では、システム５００はフィルタ（例えば、１２８タップＦＩＲフィルタ）である。ある実施形態では、システム５００は上記の式Ａに基づいてインプリメントされたフィルタである。システム５００は、複数のレジスタ５０２（例えば、ある実施形態では、１サンプル遅延に対し１２８  ２４ビット幅レジスタ）、乗算器５０４（例えば、１２８  ２４×１８乗算器）、及び加算器５０６を含む。
【００６８】
図６は、本発明の実施形態によるシステム６００を示す図である。ある実施形態では、システム６００は上記の式Ｄに基づく係数更新インプリメンテーションを示す。システム６００は、アドレスカウンタ６０２、係数レジスタ６０４、加算器６０６、データレジスタ６０８、乗算器６１０、及びマルチプレクサ６１２を含む。
【００６９】
ある実施形態では、式Ｄ及び／又は図６のエラー信号は、係数を更新するのに使われる前に大きく遅延されすぎる。第１の係数ｈ（０）は、データ入力遅延ラインの最初のサンプルとエラー信号とに基づき更新される。しかし、図６において、エラーサンプルがある時に、入力サンプルが消えるか次の遅延レジスタに動かされると、ｈ（０）の修正はエラーとなる。それゆえ、ある実施形態では、エラーの現在のサンプルと、Ｘ（ｎ−１）又はＸ（ｎ−２）などの遅延した入力サンプルとに基づきｈ（０）を修正する方が適切である。ある実施形態では、入力サンプルの実際のオフセット遅延は、非常に広い範囲でエラー信号が被る遅延の関数として求められる。それゆえ、ある実施形態では、式Ｄは次のように修正できる。
【００７０】
【数７】
2013546287.tif 000009
図７は、本発明の実施形態によるシステム７００を示す図である。ある実施形態では、システム７００はフィルタ（例えば、１２８タップＦＩＲフィルタ）である。ある実施形態では、システム７００は上記の式Ｇに基づいてインプリメントされたフィルタである。システム７００は、複数のレジスタ７０２（例えば、ある実施形態では、１サンプル遅延に対し１３６  ２４ビット幅レジスタ、１２８＋８レジスタ）、乗算器７０４（例えば、１２８  ２４×１８乗算器）、及び加算器７０６を含む。
【００７１】
システム７００は、式Ｇを参照して説明したインプリメンテーションに基づいて１２８タップＦＩＲフィルタを示す。ＦＩＲフィルタは、データレジスタ長がサンプルが追加された分（図７に示したように８サンプル追加）大きくなっていることを除き、図５に示したフィルタと同じである。符号インプリメンテーションが採用されていれば、遅延された追加サンプルに符号ビットが格納されるが、例えば、式Ｃに示したように、ＬＭＳインプリメンテーションにより同様の演算がインプリメントされる。図７に示したように、係数適応は式Ｇに基づいてインプリメントできる。ある実施形態では、式Ｇの変数ｊはエラー信号経路における遅延に基づきプログラム可能な値である。
【００７２】
ある実施形態では、ＦＩＲフィルタサンプリングレートは８８．２ｋｓ／ｓであり、４次デシメータを含むエラー信号経路における遅延は約３６マイクロ秒である。ｊの値を５，６又は７に設定すると、ループの安定性とノイズリジェクションの点で満足できる動作をする。
【００７３】
ある実施形態による、式Ｇ及び／又は図７を参照して説明したインプリメンテーションにより、ノイズサンプルの符号ビットに対して十分なレジスタ数を割り当てられる限り、エラー信号経路における遅延の範囲を広げられる。また、かかるインプリメンテーションにより、エラーデシメータのサンプリングレートをノイズデシメータのサンプリングレートより低くすることもできる。
【００７４】
通常のＬＭＳアルゴリズムをＮタップのＦＩＲフィルタを用いてインプリメントする場合、Ｎ−１個のデータレジスタが必要である。しかし、ある実施形態では、余分な「ｊ」遅延が加わってしまう。これは、符号ビットだけでなくフルワードのレジスタを追加することを意味する。しかし、ＬＭＳ符号ビットアルゴリズムをインプリメントする場合、１２７＋ｊ個のデジタルサンプルの符号ビットのみを格納すればよい。ある実施形態では、「単一ビット」レジスタ又は「フルワードレジスタ」（すなわち、１６ビット乃至２４ビットワードサンプル）のいずれかを用いる。ある実施形態では、フルレングスレジスタと単一ビットレジスタをミックスしたものはない。かかるミックスは、異なる観点から見ると、レジスタがフルワードを有したとしても、符号アルゴリズムがそのレジスタ中のデータの符号ビットのみを見るように、符号アルゴリズムで用いることができる。ＣＰＵベースのインプリメンテーションでは、単一ビットレジスタを用いるよりも標準的レジスタを用いる方が実際的である。カスタムハードウェアデザインに基づくインプリメンテーションでは、ＬＭＳ符号アルゴリズムにおいて単一ビットレジスタを用いると多くのゲートを節約できる。
【００７５】
ある実施形態では、エラー信号ループにおける遅延を最小化しつつ、ΣΔモジュレータを集積したＤＭＩＣを用いる。ある実施形態では、より高いサンプラーレートで動作する低次ｓｉｎｃ関数を用いる。ある実施形態では、ＦＩＲフィルタのデータレジスタの一部として、もう少しレジスタビットが追加される。留意点として、ある実施形態では、ＬＭＳ符号インプリメンテーションを用い、変数ｊにより示される追加的遅延は、（１６ビット乃至２４ビットサンプル中にある）デジタルワード全体ではなく符号ビットのみを格納してシフトすればよい。
【００７６】
ある実施形態では、デジタルマイクロホン（ＤＭＩＣ）は、音響ノイズ信号とエラー信号を検知するためΣΔモジュレータとデシメータを用いる。かかるＤＭＩＣを用いると、アナログマイクロホンを用いるシステムでは明らかでない問題が生じる。ある実施形態では、余分な遅延要素を含む適応ＦＩＲフィルタを用いる。ＦＩＲフィルタがＮタップフィルタであれば、そのフィルタは一般的には（Ｎ−１）個のデータレジスタを有する。ある実施形態では、オフセットアドレスレジスタのみでなく、（Ｎ−１）個のデータレジスタとｊ個の符号ビットレジスタとを用いるＦＩＲフィルタをインプリメントする。ある実施形態では、ＦＩＲ係数は新しくユニークな方法で（例えば、余分な遅延要素を加えることにより）更新される。
【００７７】
ここではある実施形態を、（例えば、１２８タップフィルタを用いる）ある方法でインプリメントされるものと説明したが、ある実施形態では、こうした具体的なインプリメンテーションは必要ない。例えば、ある実施形態では、タイプ又はサイズが異なるフィルタを用いても良い。
【００７８】
留意点として、この出願書類に例示した時間遅延は実際には機能ブロックや物理的ブロックではない。ある実施形態では、時間遅延は固有（inherent）のものであり（例えば、デシメータにおいて固有）、ＤＭＩＣ、デシメータ、及び係数適応ブロックの間のデータ転送プロセスに固有（inherent）のものである。これらの遅延は、信号経路に有限の時間遅延があることを示すために、図面に図示した。ここに示したシステムモデル図中の遅延は、デシメータと補間器の具体的なインプリメンテーションによるシステムにおける固有の遅延、パラレル／シリアル／パラレル変換に関連する遅延、データ動機のためにレジスタにデータを保持するのに必要な遅延などを表す。事実、ある実施形態では、これらの遅延の、適応フィルタシステムの性能に対する悪い影響は解消される。
【００７９】
具体的なインプリメンテーションを参照して実施形態を説明したが、ある実施形態では他のインプリメンテーションが可能である。また、図面に示し及び／又はここに説明した、回路要素の構成及び／又は順序、又はその他の特徴は、図示して説明した具体的な方法で構成する必要はない。ある実施形態では、他の多くの構成が可能である。
【００８０】
図に示した各システムでは、ある場合の要素は、それぞれ同じ参照番号又は異なる参照番号を有し、表示された要素が異なる及び／又は同じことを示唆している。しかし、要素は、フレキシブルであり、異なるインプリメンテーションを有し、ここに示し説明したシステムの一部又は全部と機能する。図面に示した様々な要素は同じもの又は違うものである。どれを第１の要素と呼び、どれを第２の要素と呼ぶかは任意的である。
【００８１】
また、詳細な説明及び請求項において、「coupled」と「connected」との用語及びその変化形を用いることがある。言うまでもなく、これらの用語は互いに同意語として使用したものではない。例えば、一部の実施形態では、「接続された」という用語を用いて、２以上の要素が互いに物理的または電気的に直接的に接触していることを示している。「結合された」という用語は、２つ以上の要素が物理的または電気的に直接的に接触していることを示している。しかし、「結合された」という用語は、複数の要素が互いに直接的には接触してないが、互いに協働または相互作用することを示している。
【００８２】
ここで、また一般的に、アルゴリズムとは、所望の結果に導く自己矛盾のない動作又はオペレーションのシーケンスである。これらは物理量の物理的な操作を含む。通常、必ずしも必要ではないが、この物理量には、記憶し、伝達し、結合し、比較し、操作できる電気的または磁気的信号の形をとる。主に一般的な使用のために、これらの信号をビット、値、要素、記号、文字、式、数字等で表すと便利な時がある。しかし、言うまでもなく、これらの用語や類似の用語は適当な物理量と関連しているべきであり、これらの物理量に付された便利なラベルに過ぎない。
【００８３】
ある実施形態は、ハードウェア、ファームウェア、及びソフトウェアの１つまたはその組合せで実施することができる。ある実施形態は、機械読み取り可能媒体に格納された命令として実施することもできる。コンピューティングプラットフォームがこの命令を読み出し、実行して、ここに説明した動作を実行する。機械読み取り可能媒体には、機械による読み取りが可能な形式で情報を格納または伝送する任意のメカニズムが含まれる。例えば、機械読み取り可能媒体には、読出専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）；磁気ディスク記憶媒体；光記憶媒体；フラッシュメモリデバイス；電子的、光学的、音響的その他の形式の伝送信号（例えば搬送波、赤外線信号、デジタル信号、信号を送受信するインタフェース等）などが含まれる。
【００８４】
一実施形態は本発明の一インプリメンテーション又は例である。本明細書において「一実施形態」、「ある実施形態」、「他の実施形態」とは、その実施形態に関して説明する機能、構造、特徴が少なくとも本発明の少なくともある実施形態に含まれるが、必ずしもすべての実施形態には含まれないことを意味している。「一実施形態」や「ある実施形態」と言っても、必ずしも同じ実施形態を指しているとは限らない。
【００８５】
ここに説明し図示したコンポーネント、フィーチャ、構造、特徴などのすべてが、ある具体的な実施形態に含まれる必要はない。例えば、明細書において、コンポーネント、フィーチャ、構造又は特徴が、含まれ「得る」、含まれることが「できる」と言った場合、その具体的なコンポーネント、フィーチャ、構造又は特徴が含まれることは要しない。明細書又は特許請求の範囲で「一」要素と言う場合、これはその要素が１つだけあることを意味するのではない。明細書又は特許請求の範囲で「一追加」要素と言う場合、これはその追加要素が１つより多くあることを排除するものではない。
【００８６】
ここで実施形態を説明するためにフロー図及び／又は状態図を使ったが、本発明はこれらの図や対応するここでの説明に限定されない。例えば、フローは、例示された各ボックスや状態を通って、図示し説明したのと同じ順序で動く必要はない。
【００８７】
本発明は、ここに列記した具体的な詳細事項に限定されない。実際、本開示の利益を享受する当業者には、上記の説明と図面から、本発明の範囲内で、多数の変形を行うことができるだろう。したがって、本発明の範囲を画定するのは、補正も含めた以下の請求項である。
【図１】
2013546287.tif 000010
【図２】
2013546287.tif 000011
【図３】
2013546287.tif 000012
【図４】
2013546287.tif 000013
【図５】
2013546287.tif 000014
【図６】
2013546287.tif 000015
【図７】
2013546287.tif 000016
【国際調査報告】
2013546287.tif 000017
2013546287.tif 000018