(57)【要約】  本開示は、ディスプレイ配列を較正するためのシステム、方法、および装置を提供する。リーク補償回路が、ディスプレイ素子状態を検知するための回路に結合して設けられる。このリーク補償回路は、リーク電流積分器と、電圧電流変換器とを含むことができる。
2013541041.tif 000002
【特許請求の範囲】
【請求項１】
ディスプレイ配列内で状態検知試験中にリーク電流を補償する方法であって、
試験されるべき1つまたは複数のコモンラインをリーク補償回路に接続するステップと、
前記リーク補償回路内で補償電流を生成するステップと、
前記試験されるべき1つまたは複数のコモンラインと前記リーク補償回路の両方を状態検知回路に接続するステップと
を含む方法。
【請求項２】
電圧を生成するために前記リーク電流を積分するステップをさらに含む、請求項1に記載の方法。
【請求項３】
前記電圧をリーク補償電流に変換するステップをさらに含む、請求項2に記載の方法。
【請求項４】
前記電圧が安定するまで、前記リーク電流と前記リーク補償電流の両方を積分するステップをさらに含む、請求項3に記載の方法。
【請求項５】
前記状態検知回路が積分器を含む、請求項2に記載の方法。
【請求項６】
駆動方式電圧を較正するための装置であって、
ディスプレイ素子の配列と、
前記配列内の1つまたは複数のラインであって、それぞれのラインが前記1つまたは複数の行のそれぞれの行に沿ってディスプレイ素子を接続する、1つまたは複数のラインと、
前記配列内の前記1つまたは複数のラインに接続されたドライバ回路構成要素と、
前記配列内の前記1つまたは複数のラインに結合されたディスプレイ素子状態検知回路構成要素と、
前記配列内の前記1つまたは複数のラインに結合されたリーク補償回路と
を備える装置。
【請求項７】
前記リーク補償回路がリーク電流積分器を含む、請求項6に記載の装置。
【請求項８】
前記リーク補償回路が電圧電流変換器を含む、請求項6に記載の装置。
【請求項９】
ディスプレイ素子の前記配列と通信するように構成され、画像データを処理するように構成されたプロセッサと、
前記プロセッサと通信するように構成されたメモリデバイスと
をさらに備える、請求項8に記載の装置。
【請求項１０】
前記ドライバ回路構成要素が、ディスプレイ素子の前記配列に少なくとも1つの信号を送信するように構成されている、請求項9に記載の装置。
【請求項１１】
前記ドライバ回路に前記画像データの少なくとも一部分を送るように構成されたコントローラをさらに備える、請求項10に記載の装置。
【請求項１２】
前記プロセッサに前記画像データを送るように構成された画像ソースモジュールをさらに備える、請求項9に記載の装置。
【請求項１３】
前記画像ソースモジュールが、受信機、トランシーバ、および送信機のうちの少なくとも1つを含む、請求項12に記載の装置。
【請求項１４】
入力データを受信し、前記入力データを前記プロセッサに通信するように構成された入力デバイスをさらに備える、請求項9に記載の装置。
【請求項１５】
ディスプレイを較正するための装置であって、
ディスプレイ素子の配列と、
ディスプレイ素子の前記配列に結合されたドライバ回路と、
ディスプレイ素子の状態を検知するための手段と、
ディスプレイ素子の状態を検知したときにリーク電流を補償するための手段と
を備える装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本開示は、本発明の譲受人に譲渡された、2010年9月3日に出願した「DISPLAY CALIBRATION」という名称の米国仮特許出願第61/380,187号の優先権を主張するものである。先願の開示は、本開示の一部とみなされ、参照により本開示に組み込まれる。
【０００２】
本開示は、ディスプレイ配列内のディスプレイ素子の状態を試験するときのリーク電流の補償に関する。
【背景技術】
【０００３】
電気機械システムは、電気的要素および機械的要素、アクチュエータ、トランスデューサ、センサ、光学部品(たとえば鏡)、ならびに電子部品を有するデバイスを含む。電気機械システムは、マイクロスケールおよびナノスケールを含むがこれらに限定されない、さまざまなスケールで製造可能である。たとえば、マイクロ電気機械システム(MEMS)デバイスは、約1ミクロンから数百ミクロン以上の範囲にわたるサイズを有する構造を含むことができる。ナノ電気機械システム(NEMS)デバイスは、たとえば数百ナノメートルより小さいサイズを含む、1ミクロンより小さいサイズを有する構造を含むことができる。電気機械的要素は、堆積、エッチング、リソグラフィ、ならびに/あるいは、基板および/もしくは堆積材料層の一部をエッチング除去するか、または層を追加して電気デバイスおよび電気機械的デバイスを形成する他のマイクロマシニングプロセスを使用して、作製可能である。
【０００４】
電気機械システムデバイスの1種は干渉変調器(IMOD)と呼ばれる。本明細書で使用される干渉変調器または干渉光変調器という用語は、光学的干渉の原理を使用して光を選択的に吸収かつ/または反射するデバイスを指す。いくつかの実装形態では、干渉変調器は、1対の導電性プレートを含むことができ、そのうちの一方または両方は、全体的または部分的に透明かつ/または反射性であってもよく、適切な電気信号の印加により相対運動が可能である。ある実装形態では、一方のプレートは、基板に堆積された固定層を含むことができ、他方のプレートは、エアギャップによって固定層から分離された反射膜を含むことができる。一方のプレートのもう1つのプレートに対する位置は、干渉変調器に入射する光の光学的干渉を変化させることができる。干渉変調器デバイスは、広範囲の用途を有し、既存の製品の改良および新製品、特に表示機能を有する製品の開発での使用が予想されている。
【発明の概要】
【課題を解決するための手段】
【０００５】
本開示のシステム、方法、およびデバイスはそれぞれ、いくつかの革新的な態様を有し、そのいずれも、本明細書で開示される望ましい属性に単独で寄与するものではない。
【０００６】
本開示で説明する主題の1つの革新的な態様は、ディスプレイ配列内で状態検知試験中にリーク電流を補償する方法で実施されうる。この方法は、試験されるべき1つまたは複数のコモンラインをリーク補償回路に接続するステップと、このリーク補償回路内で補償電流を生成するステップと、試験されるべき1つまたは複数のコモンラインとリーク補償回路の両方を状態検知回路に接続するステップとを含むことができる。この方法は、電圧を生成するために前記リーク電流を積分するステップを含むことができる。この方法は、この電圧をリーク補償電流に変換するステップも含むことができる。
【０００７】
別の態様では、駆動方式電圧(drive scheme voltage)を較正するための装置が提供される。この装置は、1つまたは複数の行に構成されたディスプレイ素子の配列を含むことができる。この装置は、配列内に1つまたは複数のラインをさらに含むことができ、それぞれのラインが1つまたは複数の行のそれぞれの行に沿ってディスプレイ素子を接続する。この装置は、配列内の1つまたは複数のラインに接続されたドライバ回路構成要素(driver circuitry)と、配列内の1つまたは複数のラインに結合されたディスプレイ素子状態検知回路構成要素と、配列内の1つまたは複数のラインに結合されたリーク補償回路とをさらに含むことができる。
【０００８】
別の態様では、ディスプレイ素子の配列と、このディスプレイ素子の配列に結合されたドライバ回路と、ディスプレイ素子の状態を検知するための手段と、ディスプレイ素子の状態を検知したときにリーク電流を補償するための手段とを含む、ディスプレイを較正するための装置が提供される。
【０００９】
本明細書に記載されている主題の1つまたは複数の実装形態の詳細は、添付の図面および以下の説明で説明される。その他の特徴、態様、および利点は、説明、図面、および特許請求の範囲から明らかとなるであろう。以下の図の相対的寸法が縮尺通りに描かれていない場合があることに留意されたい。
【図面の簡単な説明】
【００１０】
【図１】干渉変調器(IMOD)ディスプレイデバイスの一連の画素のうちの2つの隣接する画素を示す等角図の一例である。
【図２】3×3干渉変調器ディスプレイを組み込んだ電子デバイスを示すシステムブロック図の一例である。
【図３】図1の干渉変調器に関する可動反射層位置対印加電圧を示すグラフの一例である。
【図４】種々のコモン電圧およびセグメント電圧が印加されたときの干渉変調器の種々の状態を示す表の一例である。
【図５Ａ】図2の3×3干渉変調器ディスプレイにおけるディスプレイデータのフレームを示す図の一例である。
【図５Ｂ】図5Aに示されるディスプレイデータのフレームを記述するために使用されうるコモン信号およびセグメント信号のためのタイミング図の一例である。
【図６Ａ】図1の干渉変調器ディスプレイの部分断面図の一例である。
【図６Ｂ】干渉変調器のさまざまな実装形態の断面図の一例である。
【図６Ｃ】干渉変調器のさまざまな実装形態の断面図の一例である。
【図６Ｄ】干渉変調器のさまざまな実装形態の断面図の一例である。
【図６Ｅ】干渉変調器のさまざまな実装形態の断面図の一例である。
【図７】干渉変調器の製造プロセスを示す流れ図の一例である。
【図８Ａ】干渉変調器を作製する方法における種々の段階の断面概略図の一例である。
【図８Ｂ】干渉変調器を作製する方法における種々の段階の断面概略図の一例である。
【図８Ｃ】干渉変調器を作製する方法における種々の段階の断面概略図の一例である。
【図８Ｄ】干渉変調器を作製する方法における種々の段階の断面概略図の一例である。
【図８Ｅ】干渉変調器を作製する方法における種々の段階の断面概略図の一例である。
【図９】1画素あたり64色のディスプレイの一実装形態を駆動するためのコモンドライバおよびセグメントドライバの例を示すブロック図である。
【図１０】可動反射ミラー位置対光干渉変調器の配列のいくつかの部材に対する印加電圧を示すグラフの一例である。
【図１１】ドライバ回路構成要素および状態検知回路構成要素に結合されたディスプレイ配列の概略ブロック図である。
【図１２】図11の配列における試験電荷流を示す概略図である。
【図１３】試験中の1つまたは複数のコモンラインに結合されたリーク補償回路の一例の概略図である。
【図１４】図13の電圧電流変換器の一実装形態の概略図である。
【図１５】リーク補償の方法の一例の流れ図である。
【図１６Ａ】複数の干渉変調器を含むディスプレイデバイスを示すシステムブロック図の一例である。
【図１６Ｂ】複数の干渉変調器を含むディスプレイデバイスを示すシステムブロック図の一例である。
【発明を実施するための形態】
【００１１】
種々の図面における同じ参照符号および名称は、同じ要素を示す。
【００１２】
以下の詳細な説明は、革新的な態様を説明することを目的として、ある特定の実装形態を対象とする。しかし、本明細書における教示は、多数の異なる方法で適用されうる。説明する実装形態は、動いていようと(たとえばビデオ)静止していようと(たとえば静止画像)、および文字であろうと図であろうと絵であろうと、画像を表示するように構成されたいかなるデバイスでも実施されうる。より具体的には、実装形態は、携帯電話、マルチメディアインターネットに対応したセルラー電話、携帯型テレビ受像機、無線デバイス、スマートフォン、ブルートゥースデバイス、携帯情報端末(PDA)、無線電子メール受信機、ハンドヘルドコンピュータまたはポータブルコンピュータ、ネットブック、ノート型コンピュータ、スマートブック、タブレット、プリンタ、コピー機、スキャナ、ファクシミリデバイス、GPS受信機/ナビゲータ、カメラ、MP3プレーヤ、カムコーダ、ゲーム機、腕時計、時計、計算機、テレビモニタ、フラットパネルディスプレイ、電子書籍端末(たとえば電子書籍リーダー)、コンピュータ用モニタ、自動車のディスプレイ(たとえば走行距離計ディスプレイなど)、コックピット制御装置および/またはディスプレイ、カメラ視野のディスプレイ(たとえば乗り物の後方監視カメラのディスプレイ)、電子写真、電子広告板または電光サイン、プロジェクタ、建築構造物、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダまたはカセットプレーヤ、DVDプレーヤ、CDプレーヤ、VCR、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯機/乾燥機、パーキングメータ、包装(たとえば、電気機械システム(EMS)、MEMSおよび非MEMS)、芸術的構造(たとえば、宝石への画像の表示)、および電気機械システムデバイスなどであるがこれらに限定されないさまざまな電子デバイスにおいて実施されうるか、または関連付けられうることが企図されている。本明細書における教示は、電子スイッチングデバイス、無線周波数フィルタ、センサ、加速度計、ジャイロスコープ、動き検知デバイス、磁力計、民生用電子機器の慣性構成要素、民生用電子機器製品の部品、バラクタ、液晶デバイス、電気泳動デバイス、駆動スキーム、製造プロセス、および電子検査機器などであるがこれらに限定されない、ディスプレイ以外の用途でも使用されうる。したがって、当業者には容易に明らかであるように、本教示は、図のみに示されている実装形態に限定されるのではなく、代わりに広い適用可能性を有することを意図する。
【００１３】
いくつかの駆動方式の実装形態では、情報を画素に書き込むプロセスは、画素の作動、画素の解放、または画素のその現在の状態での維持に十分な駆動方式電圧を画素の両端に印加することによって達成される。画素を作動し解放する電圧はディスプレイ素子によって異なることがあるので、画像を表示するときのアーチファクトを回避するのに適切な駆動方式電圧の決定が困難な場合がある。
【００１４】
適切な駆動方式電圧を決定する作業は、画素を作動し解放する電圧が、たとえば、摩耗により、または温度の変化によりディスプレイの寿命を通して変化しうることによって、さらに複雑になることがある。駆動方式電圧を更新するために配列全体を調べることによってこれらの値を正確に測定するのに時間がかかる場合がある。したがって、いくつかの実装形態では、駆動方式電圧は、配列全体のサブセットの測定値に基づいて動的に更新される。たとえば、いくつかの実装形態では、更新される駆動方式電圧は、代表的なラインまたはラインのセットの測定値に基づいて決定される。
【００１５】
本開示において説明する主題の特定の実装形態は、以下の潜在的な利点のうちの1つまたは複数を実現するために実施されうる。本明細書において説明する実装形態では、ディスプレイ配列内の駆動方式電圧を更新するときのより正確な状態検知が可能である。ドライバ回路のリーク電流により、容量状態センサ(capacitive state sensor)が誤差を示すことがある。いくつかの実装形態では、リーク電流補償回路を利用して、このリーク電流を打ち消す。より正確な状態検知によって、より最適な駆動方式電圧の選択が可能になり、したがって、ディスプレイの寿命にわたって、および環境条件を変えるときの、ディスプレイで知覚可能なアーチファクトが減少する。
【００１６】
説明する実装形態を適用可能な適切なEMSまたはMEMSデバイスの一例は、反射型ディスプレイデバイスである。反射型ディスプレイデバイスは、光学的干渉の原理を使用して干渉変調器(IMOD)に入射する光を選択的に吸収かつ/または反射するようにIMODを組み込むことができる。IMODは、吸収体と、この吸収体に対して可動な反射体と、吸収体と反射体の間に画定された光共振空洞とを含むことができる。反射体は、2つ以上の異なる位置に移動でき、これによって光共振空洞の大きさを変更でき、それにより干渉変調器の反射率に影響を及ぼす。IMODの反射スペクトルは、可視波長全体をシフトしてさまざまな色を生成可能なかなり幅広いスペクトルバンドをもたらすことができる。スペクトルバンドの位置は、光共振空洞の厚さを変更することによって、すなわち反射体の位置を変更することによって調節されうる。
【００１７】
図1は、干渉変調器(IMOD)ディスプレイデバイスの一連の画素のうちの2つの隣接する画素を示す等角図の一例を示す。IMODディスプレイデバイスは、1つまたは複数の干渉MEMSディスプレイ素子を含む。これらのデバイスでは、MEMSディスプレイ素子の画素は、明状態または暗状態のどちらかとなりうる。明(「弛緩(relaxed)」、「開」、または「オン」)状態では、ディスプレイ素子は、入射可視光の大部分をたとえばユーザに反射する。逆に、暗(「作動」、「閉」、または「オフ」)状態では、ディスプレイ素子は、入射可視光をほとんど反射しない。いくつかの実装形態では、オン状態およびオフ状態の光反射率特性は、逆にされうる。MEMS画素は、主に特定の波長で反射するように構成可能であり、黒色および白色に加えてカラー表示を可能にする。
【００１８】
IMODディスプレイデバイスは、IMODの行/列配列を含むことができる。各IMODは、エアギャップ(光学ギャップまたは光学空洞とも呼ばれる)を形成するように互いから可変かつ制御可能な距離に配置された1対の反射層すなわち可動反射層と固定部分反射層とを含むことができる。可動反射層は、少なくとも2つの位置の間で移動されうる。第1の位置すなわち弛緩位置では、可動反射層は、固定部分反射層から比較的大きな距離に配置されうる。第2の位置すなわち作動位置では、可動反射層は、部分反射層により近く配置されうる。2つの層から反射する入射光は、可動反射層の位置に応じて強め合うように(constructively)または弱め合うように(destructively)干渉し、各画素について全反射状態または非反射状態を作り出すことができる。いくつかの実装形態では、IMODは、作動されていないときに可視スペクトル内の光を反射する反射状態になってもよいし、作動されていないときに、可視範囲外の光(たとえば赤外光)を反射する暗状態になってもよい。しかし、他のいくつかの実装形態では、IMODは、作動されていないときは暗状態になり、作動されているときは反射状態になることができる。いくつかの実装形態では、印加電圧の導入により、画素を駆動して状態を変更させることができる。他のいくつかの実装形態では、電荷の印加により、画素を駆動して状態を変更させることができる。
【００１９】
図1の画素アレイの図示された部分は、2つの隣接する干渉変調器12を含む。(図に示される)左側のIMOD12では、可動反射層14は、光学スタック16から所定の距離にある弛緩位置で示されており、光学スタック16は部分反射層を含む。左側のIMOD12の両端に印加される電圧V0は、可動反射層14の作動を引き起こすのに不十分である。右側のIMOD12では、可動反射層14は、光学スタック16に近いまたは隣接する作動位置で示されている。右側のIMOD12にされる印加電圧Vbiasは、可動反射層14を作動位置に維持するのに十分である。
【００２０】
図1では、画素12の反射特性は、画素12に入射する光を示す矢印13および左側の画素12から反射する光15により概括的に示されている。詳細に示されてはいないが、画素12に入射する光13のほとんどは透明基板20を通って光学スタック16の方へ透過することが当業者には理解されよう。光学スタック16に入射する光の一部分は、光学スタック16の部分反射層を透過し、一部分は反射して透明基板20を通って戻る。光学スタック16を透過する光13の一部分は、可動反射層14で反射して、透明基板20の方へ戻り(さらに、これを通る)。光学スタック16の部分反射層から反射した光と可動反射層14から反射した光の間の(強め合う(constructive)または弱め合う(destructive))干渉により、画素12から反射する光15の波長が決まる。
【００２１】
光学スタック16は、単一の層または複数の層を含むことができる。この層は、電極層、部分的反射性かつ部分的透過性の層、および透明誘電体層のうちの1つまたは複数を含むことができる。いくつかの実装形態では、光学スタック16は、導電性であると共に、部分的透過性かつ部分的反射性であり、たとえば上記の層のうちの1つまたは複数を透明基板20上に堆積させることによって製作されうる。電極層は、種々の金属たとえば酸化インジウムスズ(ITO)などのさまざまな材料から形成可能である。部分反射層は、種々の金属たとえばクロム(Cr)、半導体、および誘電体などの部分的に反射性であるさまざまな材料から形成可能である。部分反射層は、材料の1つまたは複数の層から形成可能であり、層のそれぞれは、単一の材料または材料の組み合わせから形成可能である。いくつかの実装形態では、光学スタック16は、光吸収体と導体の両方の役割を果たす半透明の単一厚の金属または半導体を含むことができるが、より導電性の高い異なる層または(たとえば、光学スタック16またはIMODの他の構造の)部分がIMOD画素間で信号をバスで送る(bus)役割を果たすことができる。光学スタック16は、1つまたは複数の導電層または導電/吸収層を覆う1つまたは複数の絶縁層または誘電体層を含むこともできる。
【００２２】
いくつかの実装形態では、光学スタック16の層は、平行ストリップにパターニング可能であり、以下でさらに説明するようにディスプレイデバイス内に行電極を形成することができる。当業者には理解されるように、「パターニングされる」という用語は、本明細書では、マスキングプロセスならびにエッチングプロセスを指すために使用される。いくつかの実装形態では、アルミニウム(Al)などの導電性および反射性の高い材料は、可動反射層14に使用されてもよく、これらのストリップは、ディスプレイデバイス内に列電極を形成することができる。可動反射層14は、支柱18およびそれら複数の支柱18の間に堆積された介在犠牲材料に堆積された列を形成するために、堆積された1つまたは複数の金属層(光学スタック16の行電極と直交する)の一連の平行ストリップとして形成されうる。犠牲材料がエッチングされて除去されると、画定されたギャップ19すなわち光学空洞が、可動反射層14と光学スタック16の間に形成されうる。いくつかの実装形態では、支柱18間の間隔は約1〜1000umであってよく、ギャップ19は、約10,000オングストローム(Å)未満であってもよい。
【００２３】
いくつかの実装形態では、IMODの各画素は、作動状態であろうと弛緩状態であろうと、本質的には、固定反射層および動く反射層によって形成されるコンデンサである。電圧が印加されないとき、図1の左側の画素12によって示されるように、可動反射層14は、機械的弛緩状態のままであり、可動反射層14と光学スタック16の間にはギャップ19がある。しかし、電位差たとえば電圧が、選択された行および列のうちの少なくとも1つに印加されるとき、対応する画素において行電極と列電極の交差点に形成されたコンデンサが帯電し、静電力が電極を引き合わせる。印加電圧がしきい値を超える場合、可動反射層14は、変形して光学スタック16の近くに移動するかまたは光学スタック16と逆の方向に移動することができる。図1の右側の作動画素12によって示されるように、光学スタック16内の誘電体層(図示せず)は、短絡を防止し、層14と16の間の分離距離を制御することができる。この挙動は、印加される電位差の極性にかかわらず同じである。アレイ内の一連の画素は、いくつかの例では「行」または「列」と呼ばれることがあるが、一方向を「行」と呼び、別の方向を「列」と呼ぶことは任意であることが、当業者には容易に理解されよう。言い換えると、いくつかの向きでは、行は列とみなされ、列は行とみなされうる。そのうえ、ディスプレイ素子は、直交する行と列(「配列」)に均等に構成されても、またはたとえば互いに対してある特定の位置のオフセットを有する(「モザイク」)非線形構成に構成されてもよい。「配列」および「モザイク」という用語は、どちらも構成を指すことができる。したがって、ディスプレイは「配列」または「モザイク」を含むと言及されるが、素子自体は、どのような場合でも、互いに直交するように構成されたり均一な分布に配置されたりする必要はないが、非対称の形状および不均一に分布された素子を有する構成を含むことができる。
【００２４】
図2は3×3干渉変調器ディスプレイを組み込んだ電子デバイスを示すシステムブロック図の一例を示す。電子デバイスは、1つまたは複数のソフトウェアモジュールを実行するように構成されうるプロセッサ21を含む。オペレーティングシステムを実行することに加えて、プロセッサ21は、ウェブブラウザ、電話アプリケーション、電子メールプログラム、または他の任意のソフトウェアアプリケーションを含む1つまたは複数のソフトウェアアプリケーションを実行するように構成されうる。
【００２５】
プロセッサ21は、配列ドライバ22と通信するように構成されうる。配列ドライバ22は、たとえばディスプレイ配列またはパネル30に信号を提供する行ドライバ回路24および列ドライバ回路26を含むことができる。図1に示されるIMODディスプレイデバイスの断面は、図2では線1-1によって示される。図2は、分かりやすくするためにIMODの3×3配列を示しているが、ディスプレイ配列30は、非常に多数のIMODを含むことができ、列と異なる数のIMODを行に有してもよいし、行と異なる数のIMODを列に有してもよい。
【００２６】
図3は、図1の干渉変調器に関する可動反射層位置対印加電圧を示すグラフの一例を示す。MEMS干渉変調器の場合、行/列(すなわち、コモン/セグメント)書き込み手順は、図3に示されるこれらのデバイスのヒステリシス特性を利用することができる。干渉変調器は、可動反射層すなわち鏡を弛緩状態から作動状態に変化させるために、たとえば約10ボルトの電位差を必要とすることがある。電圧がその値から減少するとき、電圧がたとえば10ボルト未満に降下すると、可動反射層はその状態を維持するが、可動反射層は、電圧が2ボルト未満に降下するまで完全には弛緩しない。したがって、図3に示すような約3〜7ボルトの電圧の範囲が存在し、その範囲には、デバイスが弛緩状態または作動状態のどちらかで安定している印加電圧のウィンドウがある。これは、本明細書において「ヒステリシスウィンドウ」または「安定性ウィンドウ」と呼ばれる。図3のヒステリシス特性を有するディスプレイ配列30では、行/列書き込み手順は、一度に1つまたは複数の行にアドレス指定するように設計可能であり、したがって、所与の行のアドレス指定中に、作動されるべきアドレス指定される行が約10ボルトの電圧差にさらされ、弛緩されるべき画素がゼロボルトに近い電圧差にさらされる。アドレス指定の後、画素は定常状態または約5ボルトのバイアス電圧差にさらされ、したがって、画素は前のストローブ状態のままである。この例では、アドレス指定された後、各画素には、約3〜7ボルトの「安定性ウィンドウ」の範囲内の電位差が生じる。このヒステリシス特性特徴により、たとえば図1に示される画素設計は、同じ印加電圧条件下で、作動状態または弛緩状態のどちらかの先在する状態で安定を保つことができる。各IMOD画素は、作動状態であろうと弛緩状態であろうと、本質的に、固定反射層および動く反射層によって形成されたコンデンサであるので、この安定状態は、電力を大幅に消費したり損失したりすることなく、ヒステリシスウィンドウの範囲内の定常電圧で保持されうる。さらに、印加電位が実質的に固定されたままである場合、IMOD画素に流れる電流は本質的にほとんどまたは全くない。
【００２７】
いくつかの実装形態では、画像のフレームは、所与の行内の画素の状態の所望の変化(もしあれば)に従って、「セグメント」電圧の形をしたデータ信号を列電極の組に沿って印加することによって生成されうる。次に、配列の各行がアドレス指定可能であり、したがって、そのフレームは一度に1行書き込まれる。所望のデータを第1の行内の画素に書き込むため、第1の行内の画素の所望の状態に対応するセグメント電圧が列電極に印加可能であり、特定の「コモン」電圧または信号の形をした第1の行パルスが第1の行電極に印加可能である。次に、セグメント電圧の組は、第2の行内の画素の状態の所望の変化(もしあれば)に対応するように変更可能であり、第2のコモン電圧が第2の行電極に印加可能である。いくつかの実装形態では、第1の行内の画素は、列電極に沿って印加されたセグメント電圧の変化による影響を受けず、第1のコモン電圧行パルス中に設定された状態のままである。このプロセスは、画像フレームを生成するために一連の行あるいは列の全体について連続的に繰り返し可能である。フレームは、このプロセスを毎秒ある所望数のフレームで連続的に繰り返すことによって、新しい画像データでリフレッシュおよび/または更新されうる。
【００２８】
各画素の両端に印加されるセグメント信号およびコモン信号の組み合わせ(すなわち各画素の両端の電位差)によって、各画素の得られる状態が決まる。図4は、種々のコモン電圧およびセグメント電圧が印加されたときの干渉変調器の種々の状態を示す表の一例を示す。当業者には容易に理解されるように、「セグメント」電圧は、列電極または行電極のどちらかに印加可能であり、「コモン」電圧は、列電極または行電極の他方に印加可能である。
【００２９】
図4(ならびに図5Bに示されるタイミング図)に示されるように、解放(release)電圧VCRELがコモンラインに沿って印加されるとき、コモンラインに沿ったすべての干渉変調器素子は、セグメントラインに沿って印加される電圧すなわち高いセグメント電圧VSHおよび低いセグメント電圧VSLに関係なく、弛緩状態に置かれ、弛緩状態は、あるいは解放状態または非作動状態と呼ばれる。具体的には、解放電圧VCRELがコモンラインに沿って印加されるとき、変調器の両端の電位(あるいは画素電圧と呼ばれる)は、その画素に関して対応するセグメントラインに沿って高いセグメント電圧VSHが印加されるときと低いセグメント電圧VSLが印加されるときの両方で、弛緩ウィンドウ(図3を参照、解放ウィンドウとも呼ばれる)の範囲内にある。
【００３０】
高い保持電圧VCHOLD_Hまたは低い保持電圧VCHOLD_Lなどの保持電圧がコモンラインに印加されるとき、干渉変調器の状態は一定のままである。たとえば、弛緩されたIMODは弛緩位置のままであり、作動IMODは作動位置のままである。保持電圧は、対応するセグメントラインに沿って高いセグメント電圧VSHが印加されるときと低いセグメント電圧VSLが印加されるときの両方で画素電圧が安定性ウィンドウの範囲内にあるままであるように選択されうる。したがって、セグメント電圧の振幅すなわち高いセグメント電圧VSHと低いセグメント電圧VSLの差は、正の安定性ウィンドウまたは負の安定性ウィンドウのどちらかの幅より小さい。
【００３１】
高いアドレッシング電圧VCADD_Hまたは低いアドレッシング電圧VCADD_Lなどのアドレッシング電圧すなわち作動電圧がコモンラインに印加されるとき、データは、それぞれのセグメントラインに沿ってセグメント電圧を印加することにより、そのコモンラインに沿って変調器に選択的に書き込まれうる。セグメント電圧は、印加されるセグメント電圧に作動が依存するように選択されうる。アドレッシング電圧がコモンラインに沿って印加されるとき、一方のセグメント電圧を印加すると、画素電圧は安定性ウィンドウの範囲内にあり、画素は非作動のままである。対照的に、他方のセグメント電圧を印加すると、画素電圧は安定性ウィンドウを超え、画素が作動する。作動を引き起こす特定のセグメント電圧は、どのアドレッシング電圧が使用されるかに応じて変化することができる。いくつかの実装形態では、高いアドレッシング電圧VCADD_Hがコモンラインに沿って印加されるとき、高いセグメント電圧VSHの印加により、変調器をその現在の位置のままにさせることができ、低いセグメント電圧VSLの印加により、変調器の作動を引き起こすことができる。当然の結果として、低いアドレッシング電圧VCADD_Lが印加されるとき、セグメント電圧の影響は反対とすることが可能であり、高いセグメント電圧VSHは変調器の作動を引き起こし、低いセグメント電圧VSLは、変調器の状態への影響をもたらさない(すなわち、安定を保つ)。
【００３２】
いくつかの実装形態では、変調器の両端に同じ極性電位差を常に生成する保持電圧、アドレス電圧、およびセグメント電圧が使用可能である。いくつかの他の実装形態では、変調器の電位差の極性を交番する信号が使用されうる。変調器両端の極性の交番(すなわち書き込み手順の極性の交番)は、単一極性の書き込み動作を繰り返した後に発生する可能性のある電荷蓄積を減少または阻止することができる。
【００３３】
図5Aは、図2の3×3干渉変調器ディスプレイにおけるディスプレイデータのフレームを示す図の一例を示す。図5Bは、図5Aに示されるディスプレイデータのフレームを記述するために使用されうるコモン信号およびセグメント信号のためのタイミング図の一例を示す。信号が、たとえば図2の3×3配列に印加可能であり、それにより、図5Ｂに示されるライン時間60eのディスプレイ構成が最終的に得られる。図5Aの作動された変調器は暗状態にあり、すなわち、反射された光のかなりの部分は、たとえばビューア（viewer：観察者）に暗色の外観を与えるように可視スペクトルの範囲外にある。図5Aに示されているフレームを書き込む前、画素はどのような状態であってもよいが、図5Bのタイミング図に示される書き込み手順は、各変調器が解放されており、第1のライン時間60aの前に非作動状態にあることを仮定している。
【００３４】
第1のライン時間60a中:解放電圧70がコモンライン1に印加され、コモンライン2に印加される電圧は、高い保持電圧72で始まり、解放電圧70に移行し、低い保持電圧76がコモンライン3に沿って印加される。したがって、コモンライン1に沿った変調器(コモン1,セグメント1)、(1,2)、および(1,3)は、第1のライン時間60aの持続時間の間は弛緩状態すなわち非作動状態のままであり、コモンライン2に沿った変調器(2,1)、(2,2)、および(2,3)は弛緩状態に移行し、コモンライン3に沿った変調器(3,1)、(3,2)、および(3,3)は前の状態のままである。図4を参照すると、セグメントライン1、2、および3に沿って印加されるセグメント電圧は干渉変調器の状態に影響を及ぼさない。というのは、コモンライン1、2、または3のいずれも、ライン時間60a中に作動を引き起こす電圧レベルにさらされないからである(すなわち、VCREL−弛緩およびVCHOLD_L−安定)。
【００３５】
第2のライン時間60b中、コモンライン1にかかる電圧は高い保持電圧72に移行し、コモンライン1に沿ったすべての変調器は、印加されるセグメント電圧に関係なく弛緩状態のままである。その理由は、アドレッシング電圧すなわち作動電圧がコモンライン1に印加されなかったからである。コモンライン2に沿った変調器は、解放電圧70の印加により弛緩状態のままであり、コモンライン3に沿った変調器(3,1)、(3,2)、および(3,3)は、コモンライン3に沿った電圧が解放電圧70に移行すると弛緩する。
【００３６】
第3のライン時間60c中、コモンライン1は、コモンライン1に高いアドレス電圧74を印加することによってアドレス指定される。このアドレス電圧の印加中に低いセグメント電圧64がセグメントライン1および2に沿って印加されるので、変調器(1,1)および(1,2)の両端の画素電圧は、変調器の正の安定性ウィンドウの最高値より高く(すなわち、電圧差は、あらかじめ定められたしきい値を超える)、変調器(1,1)および(1,2)が作動される。逆に、高いセグメント電圧62がセグメントライン3に沿って印加されるので、変調器(1,3)の両端の画素電圧は変調器(1,1)および(1,2)の画素電圧より低く、変調器の正の安定性ウィンドウの範囲内にあるままであり、したがって、変調器(1,3)は、弛緩のままである。また、ライン時間60c中に、コモンライン2に沿った電圧は低い保持電圧76に低下し、コモンライン3に沿った電圧は解放電圧70に留まり、コモンライン2および3に沿った変調器を弛緩位置のままにしておく。
【００３７】
第4のライン時間60d中に、コモンライン1にかかる電圧は高い保持電圧72に復帰し、コモンライン1に沿った変調器を、それぞれのアドレス指定された状態のままにしておく。コモンライン2にかかる電圧は、低いアドレス電圧78に低下する。高いセグメント電圧62がセグメントライン2に沿って印加されるので、変調器(2,2)の両端の画素電圧は変調器の負の安定性ウィンドウの下端より低く、変調器(2,2)を作動させる。逆に、低いセグメント電圧64がセグメントライン1および3に沿って印加されるので、変調器(2,1)および(2,3)は弛緩位置のままである。コモンライン3にかかる電圧は高い保持電圧72に上昇し、コモンライン3に沿った変調器を弛緩状態のままにしておく。
【００３８】
最後に、第5のライン時間60e中に、コモンライン1にかかる電圧は高い保持電圧72に留まり、コモンライン2にかかる電圧は低い保持電圧76に留まり、コモンライン1および2に沿った変調器をそれぞれのアドレス指定された状態のままにしておく。コモンライン3にかかる電圧は、高いアドレス電圧74に上昇し、コモンライン3に沿った変調器をアドレス指定する。低いセグメント電圧64がセグメントライン2および3に印加されるとき、変調器(3,2)および(3,3)は作動するが、高いセグメント電圧62がセグメントライン1に沿って印加されることによって、変調器(3,1)を弛緩位置のままにさせる。したがって、第5のライン時間60eの終了時に、3×3画素アレイは、図5Aに示される状態にあり、他のコモンラインに沿った変調器(図示せず)がアドレス指定されているときに発生しうるセグメント電圧の変動に関係なく、保持電圧がコモンラインに沿って印加される限り、その状態のままである。
【００３９】
図5Bのタイミング図では、所与の書き込み手順(すなわち、ライン時間60a〜60e)は、高い保持電圧およびアドレス電圧または低い保持電圧およびアドレス電圧の使用を含むことができる。所与のコモンラインに対して書き込み手順が完了する(そして、コモン電圧が、作動電圧と同じ極性を有する保持電圧に設定される)と、画素電圧は、所与の安定性ウィンドウの範囲内のままであり、そのコモンラインに解放電圧が印加されるまで弛緩ウィンドウを通過しない。そのうえ、変調器をアドレス指定する前に書き込み手順の一部として各変調器が解放されるので、解放時間ではなく変調器の作動時間によって、必要なライン時間が決定されうる。具体的には、変調器の解放時間が作動時間より長い実装形態では、解放電圧は、図5Bに示されるように、単一のライン時間より長い間印加されうる。いくつかの他の実装形態では、コモンラインまたはセグメントラインに沿って印加される電圧は、異なる色の変調器などの異なる変調器の作動電圧および解放電圧の変動を考慮するように変化することができる。
【００４０】
上述した原理に従って動作する干渉変調器の構造の詳細は、広範に変化することができる。たとえば、図6A〜図6Eは、可動反射層14およびその支持構造を含む干渉変調器のさまざまな実装形態の断面図の例を示す。図6Aは、金属材料のストリップすなわち可動反射層14が基板20と直交して延びる支持体18に堆積される図1の干渉変調器ディスプレイの部分断面図の一例を示す。図6Bでは、各IMODの可動反射層14は、略正方形または略長方形の形状をしており、連結部(tether)32において、隅部またはその近くで支持体に取り付けられる。図6Cでは、可動反射層14は、略正方形または略長方形の形状をしており、変形可能層34から吊設され、変形可能層34は、可撓性金属を含むことができる。変形可能層34は、可動反射層14の周辺を囲んで基板20に直接的または間接的に接続することができる。これらの接続は、本明細書において支持支柱と呼ばれる。図6Cに示される実装形態は、可動反射層14の光学的機能の、変形可能層34によって実行されるその機械的機能からの分離に由来する追加の利点を有する。この分離により、反射層14に使用される構造設計および材料ならびに変形可能層34に使用される構造設計および材料は、互いに独立して最適化可能である。
【００４１】
図6Dは、可動反射層14が反射副層14aを含むIMODの別の例を示す。可動反射層14は、支持支柱18などの支持構造に載っている。支持支柱18は、たとえば可動反射層14が弛緩位置にあるときにギャップ19が可動反射層14と光学スタック16の間に形成されるように、下方の静止電極(すなわち、図示のIMOD内の光学スタック16の一部)からの可動反射層14の分離を可能にする。可動反射層14は、電極として作用するように構成されうる導電層14cと、支持層14bとを含むこともできる。この例では、導電層14cは、基板20から遠位にある支持層14bの片側に配置され、反射副層14aは、基板20の近位にある支持層14bの他方の側に配置される。いくつかの実装形態では、反射副層14aは、導電性とすることができ、支持層14bと光学スタック16の間に配置可能である。支持層14bは、誘電材料たとえば酸窒化シリコン(SiON)または二酸化ケイ素(SiO2)の1つまたは複数の層を含むことができる。いくつかの実装形態では、支持層14bは、たとえばSiO2/SiON/SiO2の3層スタックなどの層のスタックとすることができる。反射副層14aおよび導電層14cのどちらかまたは両方は、たとえば、約0.5%銅(Cu)を有するアルミニウム(Al)合金または別の反射性金属材料を含むことができる。誘電体支持層14bの上下に導電層14a、14cを用いることにより、応力のバランスをとり、導電性の向上をもたらすことができる。いくつかの実装形態では、反射副層14aおよび導電層14cは、特定の応力プロファイルを可動反射層14内で達成するなどのさまざまな設計目的のために、異なる材料から形成されてよい。
【００４２】
図6Dに示されるように、いくつかの実装形態は、黒色マスク構造23も含むことができる。この黒色マスク構造23は、周辺光または迷光を吸収するために、光学的に不活性な領域(たとえば、画素の間または支柱18の下)に形成されうる。黒色マスク構造23はまた、光がディスプレイの不活性な部分から反射されるかまたはディスプレイの不活性な部分を透過するのを阻止することによってディスプレイデバイスの光学的特性を向上させ、それによりコントラスト比を増加させることができる。さらに、黒色マスク構造23は、導電性とすることができ、電気ブッシング層(electrical bussing layer)として機能するように構成可能である。いくつかの実装形態では、行電極は、接続された行電極の抵抗を減少させるために黒色マスク構造23に接続されうる。黒色マスク構造23は、堆積技法およびパターニング技法を含むさまざまな方法を使用して形成されうる。黒色マスク構造23は、1つまたは複数の層を含むことができる。たとえば、いくつかの実装形態では、黒色マスク構造23は、光吸収体の役割を果たすモリブデンクロム(MoCr)層と、層と、反射体およびブッシング層の役割を果たすアルミニウム合金とを含み、それぞれ約30〜80Å、500〜1000Å、および500〜6000Åの範囲の厚さを有する。1つまたは複数の層は、たとえばMoCr層およびSiO2層の場合はテトラフルオロメタン(CF4)および/または酸素(02)ならびにアルミニウム合金層の場合は塩素(Cl2)および/または三塩化ホウ素(BC13)を含む、フォトリソグラフィおよびドライエッチングを含むさまざまな技法を使用してパターニングされうる。いくつかの実装形態では、黒色マスク23は、エタロン構造であっても、または干渉スタック構造であってもよい。このような干渉スタックの黒色マスク構造23では、導電性吸収体は、各行または各列の光学スタック16内の下方の静止電極の間で信号を伝送するかまたはバスで送るために使用されうる。いくつかの実装形態では、スペーサ層35は、概して吸収体層16aを黒色マスク23内の導電層から電気的に分離する役割を果たすことができる。
【００４３】
図6Eは、可動反射層14が自己支持性であるIMODの別の例を示す。図6Dとは対照的に、図6Eの実装形態は、支持支柱18を含まない。その代わりに、可動反射層14は、下にある光学スタック16と複数の場所で接触し、可動反射層14の湾曲は、干渉変調器の両端にかかる電圧が作動を引き起こすのに不十分なときに可動反射層14が図6Eの非作動位置に戻るのに十分な支持を提供する。光学スタック16は、複数の異なる層を含むことができ、本明細書では明確にするために、光吸収体16aと誘電体16bとを含むように示されている。いくつかの実装形態では、光吸収体16aは、固定電極と部分反射層の両方の役割を果たすことができる。
【００４４】
図6Aから図6Eに示される実装形態などの実装形態では、IMODは、透明基板20の前側すなわち変調器が配置される側とは反対の側から画像が見られる直視型デバイスとして機能する。これらの実装形態では、デバイスの背面部分(すなわち、たとえば図6Cに示される変形可能層34を含む可動反射層14の後ろにあるディスプレイデバイスの任意の部分)は、反射層14がデバイスのそれらの部分を光学的に遮蔽するので、ディスプレイデバイスの画像品質に影響を及ぼすことなく、または悪影響を及ぼすことなく構成および動作されうる。たとえば、いくつかの実装形態では、バス構造(図示されていない)は、電圧アドレス指定およびこのようなアドレス指定から生じる動きなどの変調器の電気機械的特性から変調器の光学的特性を分離する機能を提供する可動反射層14の後ろに含まれうる。さらに、図6Aから図6Eの実装形態は、たとえばパターニングなどの処理を簡略化することができる。
【００４５】
図7は、干渉変調器の製造プロセス80を示す流れ図の一例を示し、図8Aから図8Eは、このような製造プロセス80の対応する段階断面概略図の例を示す。いくつかの実装形態では、製造プロセス80は、図7に示されていない他のブロックに加えて、たとえば図1および図6に示される概略的なタイプの干渉変調器を製造するために実施されうる。図1、図6、および図7を参照すると、プロセス80はブロック82で開始し、基板20の上に光学スタック16を形成する。図8Aは、基板20の上に形成されたこのような光学スタック16を示す。基板20は、ガラスまたはプラスチックなどの透明基板とすることができ、可撓性であってもよいし、比較的剛性で屈曲しなく(unbending)てもよく、光学スタック16の効率的な形成を容易にするために前の準備プロセスたとえば洗浄を受けていてもよい。上記で説明したように、光学スタック16は、導電性で、部分的に透明かつ部分的に反射性とすることができ、たとえば透明基板20上に所望の特性を有する1つまたは複数の層を堆積させることによって製作されうる。図8Aでは、光学スタック16は、副層16aおよび16bを有する多層構造を含むが、いくつかの他の実装形態では、より多い副層またはより少ない副層が含まれうる。いくつかの実装形態では、副層16a、16bのうちの一方は、一体化した導体/吸収体の副層16aなどの光学的吸収性特性と導電性特性の両方を有するように構成されうる。さらに、副層16a、16bのうちの1つまたは複数は、平行ストリップにパターニング可能であり、ディスプレイデバイス内に行電極を形成することができる。このようなパターニングは、マスキングプロセスおよびエッチングプロセスまたは当技術分野で知られている別の適切なプロセスによって実行されうる。いくつかの実装形態では、1つまたは複数の金属層(たとえば、1つまたは複数の反射層および/または導電層)の上に堆積された副層16bなどの、副層16a、16bのうちの一方は、絶縁層であっても、または誘電体層であってもよい。さらに、光学スタック16は、ディスプレイの行を形成する個別の平行ストリップにパターニングされうる。
【００４６】
プロセス80は、ブロック84に進み、犠牲層25が光学スタック16の上に形成される。犠牲層25は、後で、空洞19を形成するために除去され(たとえばブロック90で)、したがって犠牲層25は、図1に示される得られる干渉変調器12内に示されていない。図8Bは、光学スタック16の上に形成された犠牲層25を含む部分的に製作されたデバイスを示す。光学スタック16の上の犠牲層25の形成は、続く除去の後で、所望の設計寸法を有するギャップまたは空洞19(図1および8Eも参照されたい)を形成するように選択された厚さをした、モリブデン(Mo)またはアモルファスシリコン(a-Si)などの二フッ化キセノン(XeF2)エッチング可能な材料の堆積を含むことができる。犠牲材料の堆積は、物理的気相成長(PVD、たとえばスパッタリング)、プラズマ化学気相成長(PECVD)、熱化学気相成長(熱CVD)、またはスピンコーティングなどの堆積技法を使用して実行可能である。
【００４７】
プロセス80は、ブロック86に進み、支持構造たとえば図1、図6、および図8Cに示される支柱18が形成される。支柱18の形成は、犠牲層25をパターニングして支持構造開口を形成するステップ、次にPVD、PECVD、熱CVD、またはスピンコーティングなどの堆積方法を使用して開口の内部に材料(たとえば、ポリマーまたは無機材料たとえば、酸化シリコン)を堆積させて支柱18を形成するステップを含むことができる。いくつかの実装形態では、犠牲層に形成された支持構造開口は、犠牲層25と光学スタック16の両方を貫通して、下にある基板20に至ることができ、したがって図6Aに示されるように、支柱18の下端は基板20と接触する。あるいは、図8Cに示されるように、犠牲層25に形成された開口は犠牲層25を貫通することはできるが、光学スタック16を貫通することはできない。たとえば、図8Eは、支持支柱18の下端が光学スタック16の上側表面と接触することを示す。支柱18または他の支持構造は、犠牲層25の上に支持構造材料の層を堆積させ、犠牲層25内の開口から離れて位置する支持構造材料の一部分をパターニングすることによって、形成されうる。支持構造は、図8Cに示されるように開口の内部に位置されうるが、少なくとも一部は、犠牲層25の一部分の上に延びることもできる。前述のように、犠牲層25および/または支持支柱18のパターニングは、パターニングプロセスおよびエッチングプロセスによって実行可能であるが、代替エッチング方法によっても実行可能である。
【００４８】
プロセス80は、ブロック88に進み、図1、図6、および図8Dに示されている可動反射層14などの可動反射層または膜の形成が行われる。可動反射層14は、1つまたは複数のパターニングステップ、マスキングステップ、および/またはエッチングステップに加えて、1つまたは複数の堆積ステップたとえば反射層(たとえば、アルミニウム、アルミニウム合金)の堆積を用いることによって形成されうる。可動反射層14は、電導性とすることができ、導電層と呼ばれうる。いくつかの実装形態では、可動反射層14は、図8Dに示される複数の副層14a、14b、14cを含むことができる。いくつかの実装形態では、副層14a、14cなどの副層のうちの1つまたは複数は、光学的特性のために選択された非常に反射性の高い副層を含むことができ、別の副層14bは、その機械的特性ために選択された機械的な副層を含むことができる。犠牲層25はまだ、ブロック88で形成された部分的に製作された干渉変調器内に存在するので、可動反射層14は、典型的には、この段階では可動ではない。犠牲層25を含む部分的に製作されたIMODは、本明細書において「開放されていない(unreleased)」IMODと呼ばれることもある。図1に関連して上述したように、可動反射層14は、ディスプレイの列を形成する個別の平行ストリップにパターニングされうる。
【００４９】
プロセス80は、ブロック90に進み、空洞たとえば図1、図6、および図8Eに示される空洞19が形成される。空洞19は、犠牲材料25(ブロック84で堆積された)をエッチング液に浸すことによって形成されうる。たとえば、MoまたはアモルファスSiなどのエッチング可能な犠牲材料は、ケミカルドライエッチングによって、たとえば、固体XeF2由来の蒸気などのガスまたは蒸気状のエッチング液に犠牲層25を、所望量の材料を除去するのに有効なある期間浸すことによって、除去可能であり、典型的には、空洞19を取り囲む構造に対して選択的に除去される。他のエッチング方法たとえばウェットエッチングおよび/またはプラズマエッチングも使用可能である。犠牲層25がブロック90で除去されるので、可動反射層14は、典型的には、この段階の後で可動である。犠牲材料25の除去後、得られる完全にまたは部分的に製作されたIMODは、本明細書において、「解放」IMODと呼ばれることがある。
【００５０】
図9は、1画素あたり64色のディスプレイの一実装形態を駆動するためのコモンドライバ904およびセグメントドライバ902の例を示すブロック図である。配列は、電気機械ディスプレイ素子102のセットを含むことができ、いくつかの実装形態では光干渉変調器を含みうる。各ディスプレイ素子は1つのセグメント電極および1つのコモン電極と電気通信するので、セグメント電極またはセグメントライン122a〜122d、124a〜124d、126a〜126dのセットおよびコモン電極またはコモンライン112a〜112d、114a〜114d、116a〜116dのセットは、ディスプレイ素子102をアドレス指定するために使用可能である。セグメントドライバ902は、セグメント電極のそれぞれの両端に電圧波形を印加するように構成され、コモンドライバ904は、列電極のそれぞれの両端に電圧波形を印加するように構成されている。いくつかの実装形態では、同じ電圧波形をセグメント電極のそれぞれの両端に同時に印加できるように、セグメント電極122aと124aなど、電極のうちのいくつかは、互いと電気通信することができる。セグメントドライバ出力が2つのセグメント電極に結合されるために、2つのセグメント電極に接続されたセグメントドライバ出力は、このセグメントドライバ出力の状態が各行の2つの隣接するディスプレイ素子の状態を制御するので、本明細書において「最上位ビット」(MSB)セグメント出力と呼ばれることがある。126aなどの個々のセグメント電極に結合されたセグメントドライバ出力は、各行の単一ディスプレイ素子の状態を制御するので、本明細書において「最下位ビット」(LSB)電極と呼ばれることがある。
【００５１】
さらに図9を参照すると、ディスプレイがカラーディスプレイまたはモノクログレースケールディスプレイを含む実装形態では、個々の電気機械素子102は、より大きな画素のサブピクセルを含むことができる。画素のそれぞれは、いくつかのサブピクセルを含むことができる。光干渉変調器のセットを有するカラーディスプレイを配列が含む実装形態では、所与のコモンラインに沿ったディスプレイ素子の実質的にすべてが、同じ色を表示するように構成されたディスプレイ素子を含むように、種々の色がコモンラインに沿って整列されうる。カラーディスプレイのこのような実装形態は、赤色サブピクセル、緑色サブピクセル、および青色サブピクセルの交互のラインを含む。たとえば、ライン112a〜112dが赤色光干渉変調器のラインに相当することがあり、ライン114a〜114dが緑色光干渉変調器のラインに相当することがあり、ライン116a〜116dが青色光干渉変調器のラインに相当することがある。一実装形態では、光干渉変調器102の各3×3配列が、画素130a〜130dなどの画素を形成する。セグメント電極のうちの2つが互いに短絡される図示の実装形態では、各画素内の3つの共通色サブピクセル(common color subpixel)の各セットが、作動される光干渉変調器がなし、1つ、2つ、または3つの場合に対応する4つの異なる状態に置かれうるので、このような3×3画素は、64の異なる色(たとえば、6ビットの色深度)をレンダリングすることが可能である。この構成をモノクログレースケールモードで使用するとき、各色に対する3つの画素セットの状態は同一にされ、その場合、各画素は、4つの異なるグレーレベルの強度を呈することができる。これは一例に過ぎず、光干渉変調器のより大きなグループを使用して、異なる全体画素数すなわち解像度を持つ、より大きな色範囲を有する画素を形成できることが理解されるであろう。
【００５２】
上記で詳細に説明したように、1ラインのディスプレイデータを書き込むために、セグメントドライバ902は、それに接続されたセグメント電極またはバスに電圧を印加することができる。その後、コモンドライバ904は、たとえば、それぞれのセグメント出力に印加された電圧に応じてラインに沿って選択されたディスプレイ素子を作動させることにより、それに接続された選択されたコモンラインにパルス出力して、選択されたラインに沿ったディスプレイ素子にデータを表示させることができる。
【００５３】
選択されたラインにディスプレイデータが書き込まれた後、セグメントドライバ902は、それに接続されたバスに別のセットの電圧を印加することができ、コモンドライバ904は、それに接続された別のラインにパルス出力して、ディスプレイデータを他のラインに書き込むことができる。このプロセスを繰り返すことによって、ディスプレイデータは、ディスプレイ配列内の任意の数のラインに順次書き込まれうる。
【００５４】
図10は、可動反射ミラー位置対光干渉変調器の配列のいくつかの部材に対する印加電圧を示すグラフの一例である。図10は図3に類似しているが、配列内の異なる変調器間でのヒステリシス曲線のばらつきを示す。各光干渉変調器は、一般にヒステリシスを示すが、ヒステリシスウィンドウの端(edge)は、配列のすべての変調器に対して同一の電圧であるとは限らない。したがって、作動電圧および解放電圧は、配列内の光干渉変調器によって異なる場合がある。さらに、作動電圧および解放電圧は、その寿命にわたるディスプレイの温度の変化、経年変化、および使用パターンの変化と共に変化することがある。これによって、図4に関して上記で説明した駆動方式などの駆動方式で使用するべき電圧を決定することが困難になりうる。また、これは、最適な表示動作のために、駆動方式で使用される電圧がディスプレイ配列の使用中および寿命にわたってこれらの変化を追跡するように、駆動方式で使用される電圧を変化させるのに役立つことがある。
【００５５】
ここで図10を参照すると、中心電圧(center voltage)(図10ではVCENTと示される)より上の正の作動電圧およびこの中心電圧より下の負の作動電圧において、各光干渉変調器は、解放状態から作動状態に変化する。中心電圧は、正のヒステリシスウィンドウと負のヒステリシスウィンドウの間の中央点である。中心電圧は、さまざまな方法で、たとえば外端の間の中間点、内端の間の中間点、または2つのウィンドウの中央点の間の中間点に定義可能である。変調器の配列では、中心電圧は、異なる配列の変調器に対する平均的な中心電圧として定義されてもよいし、すべての変調器のヒステリシスウィンドウの極値の間の中間として定義されてもよい。たとえば、図10を参照すると、中心電圧は、高い作動電圧と低い作動電圧の間の中間として定義されうる。実際問題として、この値がどのように決定されるかは特に重要ではない。というのは、光干渉変調器の中心電圧は一般にゼロに近く、そうでないときですら、ヒステリシスウィンドウ間の中間を算出する種々の方法は、実質的に同じ値に到達する。中心電圧がゼロからオフセットすることがあるそれらの実装形態では、この逸脱は、電圧オフセットと呼ばれることがある。
【００５６】
上記で説明したように、これらの値は、光干渉変調器によって異なる。図10でそれぞれVA50+およびVA50-と指定される、配列に対するおおよそ中間の正の作動電圧および負の作動電圧を特徴付けることが可能である。電圧VA50+は、配列の変調器の約50%を作動させる正極性電圧と特徴付けることができる。電圧VA50-は、配列の変調器の約50%を作動させる負極性電圧と特徴付けることができる。この用語を使用すると、中心電圧VCENTは、(VA50+ + VA50-)/2と定義されうる。
【００５７】
同様に、中心電圧より上の正極性の解放電圧および中心電圧より下の負極性の解放電圧において、光干渉変調器は、作動状態から解放状態に変化する。正の作動電圧および負の作動電圧と同様に、図10でそれぞれVR50+およびVR50-と指定される、配列に対するおおよその中央または平均の正の解放電圧および負の解放電圧を特徴付けることが可能である。
【００５８】
配列のこれらの平均値または代表値は、配列の駆動方式電圧を導出するために使用可能である。いくつかの実装形態では、正の保持電圧(図5Bでは72で指定される)は、VA50+とVR50+の平均として導出されうる。負の保持電圧(図5Bでは76で指定される)は、VA50-とVR50-の平均として導出されうる。このため、正の保持電圧および負の保持電圧は、配列の一般的または平均的なヒステリシスウィンドウのほぼ中央にある。正のセグメント電圧および負のセグメント電圧(図5Bでは62および64で指定され、本明細書においてVS+およびVS-と呼ばれる)は、それぞれ(VA50+ - VR50+)および(VA50- - VR50-)と定義される2つのウィンドウ幅の平均を4で除算したものとして導出されうる。これによって、セグメント電圧の大きさは、配列の一般的または平均的なヒステリシスウィンドウの幅の約1/4となり、実際のセグメント電圧VS+およびVS-は、この大きさの正の極性および負の極性になる。いくつかの実装形態では、コモンラインに印加される作動電圧(図5Bでは74で指定される)は、保持電圧にセグメント電圧の2倍を加算したものとして導出される。いくつかの実装形態では、経験的に決定される追加の値Vadjが、上記で説明した正の保持電圧の計算結果に加算され、負の保持電圧の計算結果から減算される。常に必要というわけではないが、このVadjは、画像データの書き込み中に必要なときにディスプレイの一部分の作動に失敗することを回避するのに役立つ場合がある。ディスプレイの一部分の作動に失敗することが、特に場合によってはユーザに見えることがある。この追加パラメータVadjは、本質的に、保持電圧をヒステリシス曲線の外側の作動端(outer actuation edge)にやや近づけ、これは、すべてのディスプレイ素子を確実に作動させるのに役立つ。ただし、Vadjが大きすぎる場合、過度の誤作動が発生することがある。いくつかの実装形態では、VA50+およびVA50-の値は、10〜15ボルトの範囲でありうる。VR50+およびVR50-の値は、3〜5ボルトの範囲でありうる。たとえば、測定値が、12VのVA50+、-12VのVA50-、4VのVR50+、および-4VのVR50-を示した場合、上記の計算によって、正の保持電圧および負の保持電圧はそれぞれ+8ボルトおよび-8ボルトに設定され(Vadjがゼロの場合)、セグメント電圧は+2Vおよび-2Vとなる。書き込みパルス出力中に作動される光干渉変調器は、8+3*2Vすなわち14Vの電圧をその両端に印加させ、この電圧は、中央値の作動電圧が12Vである場合、配列の実質的にすべてのディスプレイ素子を確実に作動させることができる。上記の電圧は実装形態によって異なりうることを、当業者は理解するであろう。
【００５９】
図9を参照して上記で説明したように、配列が、異なる色の異なるコモンラインを有するカラー配列であるとき、ディスプレイ素子の異なる色ラインに対して異なる保持電圧を使用することが有用な場合がある。異なる色の光干渉変調器は異なる機械的構造を有するので、異なる色の光干渉変調器のヒステリシス曲線特性に広いばらつきがある場合がある。しかし、配列の1色の変調器のグループ内では、より一貫したヒステリシス特性が示されることがある。カラーディスプレイでは、VA50+、VA50-、VR50+、およびVR50-の異なる値が、配列のディスプレイ素子の各色に対して測定されうる。3色ディスプレイでは、これは、12の異なる表示応答特性になる。これらの実装形態では、各色に対する正の保持電圧および負の保持電圧は、その色に対して測定されたVA50+、VA50-、VR50+、およびVR50-の4つの値を使用して、上記で説明したように個別に導出可能である。セグメント電圧がすべての行に沿って印加されるので、すべての色に対する単一のセグメント電圧が導出されうる。この電圧は、上記と類似して導出でき、両方の極性およびすべての色に対する平均的なヒステリシスウィンドウ幅を計算し、次に4で除算する。セグメント電圧を得るための代替の計算は、上記で説明したように1つまたは複数の色に対するセグメント電圧を個別に計算し、次に、これらのうちの1つ(たとえば、最も大きさの小さいもの、中間の大きさのもの、視覚的重要性を持つ特定の色から1つ、など)を配列全体に対するセグメント電圧として選択することを含むことができる。
【００６０】
上述のように、VA50+、VA50-、VR50+、およびVR50-の値は、製造公差により、異なる配列間で異なることがあり、また、単一の配列では、温度によって、経時的に、用途に応じて、及び同類のものによって変化することがある。その寿命にわたって十分に機能するディスプレイを製作するように、これらの電圧を最初に設定し、後で調節するために、試験および状態検知回路構成要素をディスプレイ装置に組み込むことが可能である。これは、図11および12に示されている。
【００６１】
図11は、ドライバ回路構成要素および状態検知回路構成要素に結合されたディスプレイ配列の概略ブロック図である。この装置では、セグメントドライバ回路640およびコモンドライバ回路630がディスプレイ配列610に結合される。ディスプレイ素子は、それぞれのコモンラインとそれぞれのセグメントラインの間に接続されたコンデンサとして示されている。光干渉変調器では、デバイスの静電容量は、2つの電極が互いに引き寄せられる作動状態では、2つの電極が分離されている解放状態に比べて約3〜10倍高いことがある。この静電容量差を検出して、1つまたは複数のディスプレイ素子の状態を判断することができる。
【００６２】
図11の実装形態では、検出は、積分器650により行われる。積分器の機能については、図12をさらに参照して説明する。図12は、図11の配列における試験電荷流を示す概略図である。ここで図11および図12を参照すると、図11のコモンドライバ回路630は、試験出力ドライバ631を1つまたは複数のコモンラインの一方の側に接続するスイッチ632a〜632eを含む。スイッチの別のセット642a〜642eは、1つまたは複数のコモンラインの他方の端部を積分器回路650に接続する。
【００６３】
1つの例示的な試験プロトコルとして、たとえば、各セグメントドライバ出力は、ある電圧VS+に設定可能である。最初に、積分器のスイッチ648および646を閉じる。ライン620を試験するために、たとえば、スイッチ632aおよびスイッチ642aを閉じ、試験電圧をコモンライン620に印加し、容量性ディスプレイ素子および絶縁コンデンサ(isolation capacitor)644を充電する。次に、スイッチ632a、648、および646を開き、セグメントドライバから出力される電圧を、量ΔVだけ変化させる。ディスプレイ素子によって形成されるコンデンサの電荷は、すべてのディスプレイ素子の総静電容量の約ΔV倍に等しい量だけ変化する。ディスプレイ素子からのこの電荷流は、積分コンデンサ(integration capacitor)652を有する積分器650によって出力される電圧に変換され、したがって、積分器の電圧出力はコモンライン620に沿ったディスプレイ素子の総静電容量の尺度になる。
【００６４】
これは、試験対象のディスプレイ素子のラインのパラメータVA50+、VA50-、VR50+およびVR50-を決定するために使用可能である。これを実現するために、ライン内のディスプレイ素子のすべてを解放することが分かっている第1の試験電圧を印加する。これは、たとえば0ボルトとすることができる。この例では、ディスプレイ素子の両端の総電圧は、VS+、たとえば2Vであり、これは、すべてのディスプレイ素子の解放ウィンドウ(release window)内に含まれる。セグメント電圧がΔVだけ変調されるときのコンデンサの電圧出力を記録する。この積分器出力は、ラインのVminと呼ばれることがあり、ラインの最小ライン静電容量Cminに対応する。これを、ライン内のディスプレイ素子のすべてを作動させることが分かっているコモンライン試験電圧、たとえば20Vで繰り返す。この積分器出力は、ラインのVmaxと呼ばれることがあり、ラインの最大ライン静電容量Cmaxに対応する。
【００６５】
VA50+(正極性は、本明細書において、セグメントラインより高い電位にあるコモンラインと定義される)を決定するために、最初に、ラインのディスプレイ素子をコモンライン上の0Vなどの低電圧で解放する。次に、0Vから20Vの間の試験電圧を印加する。試験電圧とセグメント電圧の差がVA50+である場合、積分器の出力は(Vmax + Vmin)/2になる。
【００６６】
VA50+の適切な値を事前に知らないことがあるので、いくつかの実装形態では、この値を、適切な試験電圧の二分探索により効率的に見つけることが可能である。たとえば、VA50+がちょうど12Vの場合、適切な試験電圧は14Vであり、これによって、上記の例で説明したようにセグメント電圧が2Vであるとき、ディスプレイ素子の両端に12Vが生じる。二分探索を実行するために、第1の試験電圧を、0Vの低電圧と20Vの高電圧の中央点、すなわち10Vとすることができる。10Vの試験電圧を印加し、セグメント電圧を変調するとき、積分器出力は(Vmax + Vmin)/2より小さく、これは、10Vは低すぎることを示す。二分探索では、それぞれ次の「推測」は、低すぎることが分かっている最後の値と高すぎることが分かっている最後の値の中間点である。したがって、次に試行する電圧は、10Vと20Vの中央点、すなわち15Vである。15Vの試験電圧を印加し、セグメント電圧を変調するとき、積分器出力は(Vmax + Vmin)/2より大きく、これは、15Vは高すぎることを示す。二分探索アルゴリズムを繰り返すと、次の試験電圧は12.5Vである。これが生じる積分器出力は低すぎるので、次の試験電圧は13.75Vである。このプロセスは、積分器出力および試験電圧が(Vmax + Vmin)/2および14Vという実際の値に希望するだけ近くなるまで、続行することができる。実際には、8回の反復が、最後にされた印加された試験電圧マイナス印加されたセグメント電圧としてVA50+を決定するのにほとんど常に十分である。積分器出力が(Vmax + Vmin)/2に十分に近い、たとえば、目標値(Vmax + Vmin)/2の10%以内または1%以内にある場合、探索は、8回の反復より前に終えることができる。VA50-を決定するために、負の試験電圧をコモンラインに印加してプロセスを繰り返す。VR50+およびVR50-は、類似の方法で決定されうるが、最初に、各試験の前にディスプレイ素子を解放するのではなく、作動させる。
【００６７】
配列の製造中に、このプロセスが配列の各ライン上で実行され、各ラインに対してパラメータVA50+、VA50-、VR50+、およびVR50-を決定することができる。モノクロ配列では、配列に対するVA50+、VA50-、VR50+、およびVR50-の値は、各ラインに対して決定された値の平均とすることができ、上記で説明したように配列に対して駆動方式電圧を導出することができる。カラー配列では、値は色ごとにグループ化可能であり、配列に対する駆動方式電圧も上記で説明したように導出可能である。
【００６８】
このような配列の使用中に、上記で説明したプロセスを各ラインに対して繰り返し、配列の現在の状況、温度などに適した新しい駆動方式電圧を導出することが可能である。しかし、この手順は、かなりの量の時間がかかり、ユーザに見えるので、これが望ましくないことがある。速度を向上させ、ユーザに表示が見えることによる妨げを減少させるために、配列はサブセットに分割可能であり、配列の1つまたは複数のサブセットのみが試験および特徴付けされてよい。これらのサブセットは、これらのサブセットの測定から導出された駆動方式電圧が全配列に適するように、全配列を十分に代表することができる。これによって、測定を実行するのに必要な時間が短縮され、ユーザにあまり不便を感じさせずに配列の使用中にプロセスを実行することが可能となることができる。図11に戻って、たとえば、図11の単一のライン622は、ディスプレイの使用中の試験および特徴付けのための配列の代表的なサブセットとして選択できる。配列の使用中に定期的に、スイッチ632dおよび642dは、VA50+、VA50-、VR50+、およびVR50-についてライン622を試験するために使用され、その結果は、更新された駆動方式電圧を導出するために使用される。いくつかの実装形態では、ライン622は、上記で説明したように製造中に作製されるあらゆるラインの測定に基づいて代表的なラインとして以前に決定された場合がある。一般に、このような代表的なラインは、配列のすべてのラインに対するVA50+、VA50-、VR50+、およびVR50-の平均値に近いVA50+、VA50-、VR50+、およびVR50-の値を有する。いくつかの実装形態では、数本のラインは、配列の代表的なサブセットとして使用され、スイッチ632a〜632eおよび642a〜642eを制御することによって同時にまたは順次試験可能である。
【００６９】
上記で説明した試験手順を実行するとき、コモンドライバ回路630からのリーク電流によって、誤差が積分器出力にもたらされうる可能性がある。これは、スイッチ632a〜632eを開いた後ですら、ドライバ630内のトランジスタまたは他のスイッチ回路が何らかの有限のオフ状態インピーダンスを有するからである。このインピーダンスによるリーク電流は、試験手順中に積分器650の積分コンデンサを充電することもでき、この結果、積分器650の出力電圧は、セグメント電圧を変調することによって引き起こされる電荷移動だけによって生じる電圧とは異なる。
【００７０】
この問題を解決するために、リーク補償回路が、試験中の1つまたは複数のラインに結合可能である。図13は、試験中の1つまたは複数のコモンラインに結合されたリーク補償回路の一例の概略図である。この実装形態では、リーク補償回路700は、状態検知回路の入力(この実装形態では積分器650)に結合される。たとえば、図11のライン620が試験中の場合、ライン620を所望の試験電圧に設定し、スイッチ642aを閉じ、スイッチ632aを開く。上述のように、スイッチ632aが開いているにもかかわらず、リーク電流は、絶縁コンデンサ712を充電するように作用するライン620上をまだ流れる。このリーク電流が積分器650の測定に与える影響を低下させるために、最初にリーク補償回路のスイッチ710を開き、スイッチ714を開き、スイッチ716および718を閉じる。次に、リーク電流ILが積分器720の積分コンデンサに流れ、反転した電圧出力を生じる。この出力は、バッファ722を通って電圧電流変換器730に供給される。電圧電流変換器730は、リーク電流と反対方向の電流を生じ、電圧電流変換器の出力電流が大きさに関してリーク電流と実質的に等しく、方向に関して実質的に反対であるときに、ループは安定することができる。この時点で、積分器720の積分コンデンサは、リーク電流によって充電中であり(または放電中であり)、ほぼ等しい量だけ電圧電流変換器730の出力によって放電中であり(または充電中であり)、積分器720の出力に変化をもたらさない。
【００７１】
このループが安定すると、試験中のライン620とリーク補償回路700の両方が積分器650の入力に接続されるように、リーク補償回路のスイッチ716を開き、スイッチ710を閉じる。これが行われると、積分器650の積分コンデンサに流入する(または、これから流出する)リーク電流は、電圧電流変換器730の同じ大きさだが反対方向の電流出力によって相殺される。この実装形態では、試験中のセグメント電圧の変調から生じる電荷が、積分器650で見られる電荷の唯一の正味の流れであり、その結果得られる出力は、コモンラインドライバ630からのリーク電流の存在下でも、ラインに沿ったディスプレイ素子の静電容量を正確に表す。
【００７２】
図14は、図13の電圧電流変換器の一実装形態の概略図である。さまざまな実装形態が可能であるが、この例では、バッファ722からの電圧入力731は、電圧電流変換器の出力電圧と合計される。この合計は増幅され、抵抗RMを有する抵抗732を通るように経路設定される。入力フィードバック設計に対するこの出力によって、回路による電流出力738は、入力電圧VINを抵抗RMで除算したものになる。
【００７３】
図15は、リーク補償の方法の一例の流れ図である。この方法は、試験されるべき1つまたは複数のコモンラインをリーク補償回路に接続するブロック810で開始する。この方法はブロック820に進み、補償電流がリーク補償回路によって生成される。この方法は次にブロック830に進み、試験されるべき1つまたは複数のコモンラインとリーク補償回路の両方が状態検知回路に接続される。図13に示すように、この状態検知回路は、積分器であってよい。
【００７４】
図16Aおよび図16Bは、複数の干渉変調器を含むディスプレイデバイス40を示すシステムブロック図の例を示す。ディスプレイデバイス40は、たとえば、セルラー式電話機または携帯電話機とすることができる。しかし、ディスプレイデバイス40の同じ構成要素またはそのわずかな変形形態も、テレビ、電子書籍リーダー、および携帯型メディアプレーヤなどの種々のタイプのディスプレイデバイスを例示するものである。
【００７５】
ディスプレイデバイス40は、筐体41と、ディスプレイ30と、アンテナ43と、スピーカ45と、入力デバイス48と、マイクロホン46とを含む。筐体41は、射出成形および真空成形を含むさまざまな製造プロセスのいずれかから形成されうる。さらに、筐体41は、プラスチック、金属、ガラス、ゴム、およびセラミック、またはこれらの組み合わせを含むがこれらに限定されないさまざまな材料のいずれかから作製されうる。筐体41は、異なる色をしたまたは異なるロゴ、画像、もしくは記号を含む他の着脱可能な一部分と交換されうる着脱可能な部分(図示せず)を含むことができる。
【００７６】
ディスプレイ30は、本明細書において説明する、双安定ディスプレイまたはアナログディスプレイを含む、さまざまなディスプレイのいずれかであってよい。ディスプレイ30はまた、プラズマ、EL、OLED、STN LCD、もしくはTFT LCDなどのフラットパネルディスプレイ、またはCRTもしくは他の管デバイスなどの非フラットパネルディスプレイを含むように構成されうる。さらに、ディスプレイ30は、本明細書において説明するように、干渉変調器ディスプレイを含むことができる。
【００７７】
ディスプレイデバイス40の構成要素は、図16Bに概略的に示されている。ディスプレイデバイス40は、筐体41を含み、その中に少なくとも部分的に納められた追加の構成要素を含むことができる。たとえば、ディスプレイデバイス40は、トランシーバ47に結合されたアンテナ43を含むネットワークインタフェース27を含む。トランシーバ47は、プロセッサ21に接続され、プロセッサ21は、調整用ハードウェア(conditioning hardware)52に接続される。調整用ハードウェア52は、信号を調整する(たとえば、信号をフィルタリングする)ように構成されうる。調整用ハードウェア52は、スピーカ45およびマイクロホン46に接続される。プロセッサ21は、入力デバイス48およびドライバコントローラ29にも接続される。ドライバコントローラ29は、フレームバッファ28および配列ドライバ22に結合され、配列ドライバ22は、ディスプレイ配列30に結合される。電源50は、特定のディスプレイデバイス40の設計によって必要とされるすべての構成要素に電力を供給することができる。
【００７８】
ネットワークインタフェース27は、アンテナ43とトランシーバ47とを含み、その結果、ディスプレイデバイス40は、ネットワークを介して1つまたは複数のデバイスと通信することができる。ネットワークインタフェース27は、たとえばプロセッサ21のデータ処理要件を軽減するためにいくつかの処理能力も有することができる。アンテナ43は、信号を送信および受信することができる。いくつかの実装形態では、アンテナ43は、IEEE 16.11(a)、(b)、もしくは(g)を含むIEEE 16.11規格またはIEEE 802.11a、b、g、もしくはnを含むIEEE 802.11規格に従ってRF信号を送信および受信する。いくつかの他の実装形態では、アンテナ43は、ブルートゥース規格に従ってRF信号を送信および受信する。セルラー式電話の場合、アンテナ43は、符号分割多元接続(CDMA)、周波数分割多元接続(FDMA)、時分割多元接続(TDMA)、Global System for Mobile communications(GSM（登録商標）)、GSM（登録商標）/General Packet Radio Service(GPRS)、Enhanced Data GSM（登録商標） Environment(EDGE)、Terrestrial Trunked Radio(TETRA)、広帯域CDMA(W-CDMA)、Evolution Data Optimized(EV-DO)、1xEV-DO、EV-DO Rev A、EV-DO Rev B、High Speed Packet Access(HSPA)、High Speed Downlink Packet Access(HSDPA)、High Speed Uplink Packet Access(HSUPA)、Evolved High Speed Packet Access(HSPA+)、Long Term Evolution(LTE)、AMPS、または3G技術もしくは4G技術を利用するシステムなどのワイヤレスネットワーク内で通信するために使用される他の知られている信号を受信するように設計される。トランシーバ47は、アンテナ43から受信された信号を、これらがプロセッサ21によって受信され、さらに操作可能であるように前処理することができる。トランシーバ47はまた、プロセッサ21から受信された信号を、これらがアンテナ43を介してディスプレイデバイス40から送信可能であるように処理することができる。
【００７９】
いくつかの実装形態では、トランシーバ47は、受信機と交換されうる。さらに、ネットワークインタフェース27は、プロセッサ21に送られるべき画像データを保存または生成できる画像ソースと交換されうる。プロセッサ21は、ディスプレイデバイス40の全体的な動作を制御することができる。プロセッサ21は、ネットワークインタフェース27または画像ソースから圧縮画像データなどのデータを受信し、そのデータを処理して未加工の画像データを、または未加工の画像データに容易に処理されるフォーマットを生成する。プロセッサ21は、この処理されたデータをドライバコントローラ29に、または保存するためにフレームバッファ28に送ることができる。未加工のデータとは、典型的には、画像内の各場所における画像特性を識別する情報を指す。たとえば、このような画像特性は、色、彩度、およびグレースケールレベルを含むことができる。
【００８０】
プロセッサ21は、ディスプレイデバイス40の動作を制御するためにマイクロコントローラ、CPU、または論理演算装置を含むことができる。調整用ハードウェア52は、信号をスピーカ45に送信するための、および信号をマイクロホン46から受信するための、増幅器とフィルタとを含んでもよい。調整用ハードウェア52は、ディスプレイデバイス40内の個別構成要素品であっても、あるいはプロセッサ21または他の構成要素内に組み込まれてもよい。
【００８１】
ドライバコントローラ29は、プロセッサ21によって生成された未加工の画像データを、プロセッサ21から直接またはフレームバッファ28から取得でき、配列ドライバ22への高速送信のために未加工の画像データを適切に再フォーマットすることができる。いくつかの実装形態では、ドライバコントローラ29は、ディスプレイ配列30全体にわたって走査に適した時間順序を有するように、未加工の画像データをラスターのようなフォーマットを有するデータフローに再フォーマットすることができる。次に、ドライバコントローラ29は、フォーマットした情報を配列ドライバ22に送る。LCDコントローラなどのドライバコントローラ29は、独立した集積回路(IC)としてシステムプロセッサ21と関連付けられることが多いが、このようなコントローラは多数の方法で実施されうる。たとえば、コントローラは、ハードウェアとしてプロセッサ21に埋め込まれても、ソフトウェアとしてプロセッサ21に埋め込まれても、またはハードウェア内で配列ドライバ22と完全に一体化されてもよい。
【００８２】
配列ドライバ22は、フォーマットされた情報をドライバコントローラ29から受信でき、ディスプレイの画素のxy行列から来る、数百、場合によっては数千(またはそれ以上)のリード線に毎秒多数回印加される並列な1組の波形にビデオデータを再フォーマットすることができる。
【００８３】
いくつかの実装形態では、ドライバコントローラ29、配列ドライバ22、およびディスプレイ配列30は、本明細書において説明するディスプレイのタイプのいずれかに適している。たとえば、ドライバコントローラ29は、従来のディスプレイコントローラまたは双安定ディスプレイコントローラ(たとえばIMODコントローラ)とすることができる。さらに、配列ドライバ22は、従来のドライバまたは双安定ディスプレイドライバ(たとえばIMODディスプレイドライバ)とすることができる。さらに、ディスプレイ配列30は、従来のディスプレイ配列または双安定ディスプレイ配列(たとえば、IMODの配列を含むディスプレイ)とすることができる。いくつかの実装形態では、ドライバコントローラ29は、配列ドライバ22と一体化されうる。このような実装形態は、セルラー式電話、腕時計、および他の小面積ディスプレイなどの高集積システムでは一般的である。
【００８４】
いくつかの実装形態では、入力デバイス48は、たとえばユーザがディスプレイデバイス40の動作を制御できるように構成されうる。入力デバイス48は、QWERTYキーボードまたは電話機のキーパッドなどのキーパッド、ボタン、スイッチ、ロッカー(rocker)、タッチセンシティブスクリーン、または感圧膜もしくは感熱膜を含むことができる。マイクロホン46は、ディスプレイデバイス40のための入力デバイスとして構成されうる。いくつかの実装形態では、マイクロホン46を介した音声コマンドは、ディスプレイデバイス40の動作を制御するために使用されうる。
【００８５】
電源50は、当技術分野でよく知られているさまざまなエネルギー貯蔵デバイスを含むことができる。たとえば、電源50は、ニッケルカドミウム電池またはリチウムイオン電池などの充電式電池とすることができる。電源50はまた、再生可能なエネルギー源、コンデンサ、またはプラスチック太陽電池もしくは太陽電池塗料を含む太陽電池を含むことができる。電源50はまた、壁コンセント電力を受信するように構成されうる。
【００８６】
いくつかの実装形態では、制御プログラマビリティ(control programmability)は、電子ディスプレイシステム内のいくつかの場所に設置可能なドライバコントローラ29内に備わっている。いくつかの他の実装形態では、制御プログラマビリティは配列ドライバ22内に備わっている。上述した最適化は、任意の数のハードウェア構成要素および/またはソフトウェア構成要素において、ならびに種々の構成で実施されうる。
【００８７】
本明細書で開示される実装形態に関連して説明した種々の例示的なロジック、論理ブロック、モジュール、回路、およびアルゴリズムのステップは、電子ハードウェア、コンピュータソフトウェア、またはこの両者の組み合わせとして実施可能である。ハードウェアおよびソフトウェアの互換性について、機能に関して概略的に説明し、上述の種々の例示的な構成要素、ブロック、モジュール、回路、およびステップとして示してきた。このような機能がハードウェアで実施されるかソフトウェアで実施されるかは、特定の適用例および全体的なシステムに課せられた設計の制約によって決まる。
【００８８】
本明細書で開示される態様に関連して説明した種々の例示的なロジック、論理ブロック、モジュール、および回路を実施するために使用されるハードウェアおよびデータ処理装置は、本明細書において説明する機能を実行するように設計された、シングルチップまたはマルチチップの汎用プロセッサ、デジタルシグナルプロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラム可能な論理デバイス、ディスクリートゲートもしくはトランジスタロジック、個別のハードウェア構成要素、またはこれらの任意の組み合わせによって実施または実行されうる。汎用プロセッサは、マイクロプロセッサであってもよいし、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであってもよい。プロセッサは、コンピューティングデバイスの組み合わせ、たとえば、DSPとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサの組み合わせ、DSPコアと連動する1つまたは複数のマイクロプロセッサの組み合わせ、または他の任意のこのような構成としても実施されうる。いくつかの実装形態では、特定のステップおよび方法は、所与の機能に固有の回路によって実行されうる。
【００８９】
1つまたは複数の態様では、説明した機能は、本明細書に開示されている構造およびそれらの構造的な等価物を含む、ハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェア、またはそれらの任意の組み合わせにおいて実施されうる。本明細書において説明する主題の実装形態はまた、データ処理装置によって処理されるための、またはデータ処理装置の動作を制御するために、コンピュータ記憶媒体上で符号化された1つまたは複数のコンピュータプログラムすなわちコンピュータプログラム命令の1つまたは複数のモジュールとして実施されうる。
【００９０】
これらの機能は、ソフトウェアで実施する場合、コンピュータ可読媒体上に1つまたは複数の命令またはコードとして記憶されてもよいし、送信されてもよい。本明細書で開示される方法またはアルゴリズムのステップは、コンピュータ可読媒体上に存在可能なプロセッサで実行可能なソフトウェアモジュールで実施されうる。コンピュータ可読媒体は、コンピュータ記憶媒体と、ある場所から別の場所にコンピュータプログラムを転送することを可能とすることができる任意の媒体を含む通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスできる任意の利用可能な媒体であってよい。限定ではなく、例として、このようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMもしくは他の光ディスク記憶装置、磁気ディスク記憶装置もしくは他の磁気記憶デバイス、または命令もしくはデータ構造の形で所望のプログラムコードを記憶するために使用でき、コンピュータによってアクセスできる他の任意の媒体を含むことができる。さらに、任意の接続は、コンピュータ可読媒体と呼ぶことが適切な場合がある。本明細書で使用されるとき、ディスク(diskおよびdisc)は、コンパクトディスク(compact disc)(CD)、レーザディスク(laser disc)、光ディスク(optical disc)、デジタル多用途ディスク(digital versatile disc)(DVD)、フロッピー（登録商標）ディスク、およびブルーレイディスク(blu-ray disc)を含み、ここでディスク(disk)は通常、磁気的にデータを再生するが、ディスク(disc)はレーザを用いて光学的にデータを再生する。上記の組み合わせも、コンピュータ可読媒体の範囲内に含められるべきである。さらに、方法またはアルゴリズムの動作は、機械可読媒体およびコンピュータ可読媒体上でコードおよび命令の1つまたは任意の組み合わせまたはセットとして存在することができ、コンピュータプログラム製品に組み込まれてもよい。
【００９１】
本開示において説明する実装形態の種々の変更は、当業者には容易に明らかになり得、本明細書において定義される一般的原理は、本開示の趣旨または範囲から逸脱することなく他の実装形態に適用されうる。したがって、特許請求の範囲は、本明細書において示される実装形態に限定されることを意図したものではなく、特許請求の範囲には、本明細書で開示される本開示、原理、および新規な特徴と一致する最も広い範囲が認められるべきである。「例示的(exemplary)」という語は、本明細書ではもっぱら「例(example)、具体例(instance)、または例証(illustration)として使用する」という意味で用いられている。本明細書で「例示的」なものとして説明する実装形態は、必ずしも他の実装形態より好ましい、または有利であると解釈すべきものであるとは限らない。さらに、「上の(upper)」および「下の(lower)」という用語が、図を説明しやすくするために使用されることがあり、適切に配向されたページ上の図の向きに対応する相対的位置を示し、実施されるIMODの適切な向きを反映しなくてもよいことは、当業者には容易に理解されるであろう。
【００９２】
別個の実装形態に関して本明細書において説明する特定の特徴はまた、単一の実装形態で組み合わせて実施されうる。逆に、単一の実装形態に関して説明する種々の特徴はまた、複数の実装形態でまたは任意の適切な副組み合わせ(subcombination)で別々に実施されうる。さらに、特徴が特定の組み合わせで作用すると上述され、さらに当初はそのようなものとして請求されうるが、請求した組み合わせからの1つまたは複数の特徴は場合によってはその組み合わせから除きうること、請求した組み合わせは副組み合わせまたは副組み合わせの変形を対象としうる。
【００９３】
同様に、動作が図面では特定の順序で示されているが、これは、望ましい結果を達成するために、このような動作が、示された特定の順序でもしくは順次に実行されること、または示された動作のすべてが実行されることを必要とすると理解されるべきではない。さらに、図面は、さらに1つの例示的なプロセスを流れ図の形で概略的に示すことができる。しかし、示されない他の動作が、概略的に示される例示的なプロセスに組み込まれてもよい。たとえば、示された動作のいずれかの前、その後、またはその間に、1つまたは複数の追加の動作が実行可能である。特定の状況では、マルチタスク方式および並列処理が有利な場合がある。さらに、上述の実装形態における種々のシステム構成要素の分離は、すべての実装形態でこのような分離を必要とすると理解されるべきではなく、説明したプログラム構成要素およびシステムは一般に単一のソフトウェア製品に合わせて統合されるかまたは複数のソフトウェア製品にパッケージ化されることが可能なことを理解されたい。さらに、他の実装形態は、以下の特許請求の範囲に含まれる。場合によっては、特許請求の範囲に記載された作用は、異なる順序で実行でき、依然として所望の結果を達成することが可能である。
【符号の説明】
【００９４】
12  画素、干渉変調器
13  矢印、光
14  可動反射層
14a  反射副層、導電層
14b  誘電体支持層、副層
14c  導電層
15  光
16  光学スタック
16a  吸収体層、光吸収体、副層
16b  副層、誘電体
18  支持支柱、支持体
19  空洞、ギャップ
20  透明基板
21  システムプロセッサ
22  配列ドライバ
23  黒色マスク構造
24  行ドライバ回路
25  犠牲層、犠牲材料
26  列ドライバ回路
27  ネットワークインタフェース
28  フレームバッファ
29  ドライバコントローラ
30  ディスプレイ、ディスプレイ配列、パネル
32  連結部
34  変形可能層
35  スペーサ層
40  ディスプレイデバイス
41  筐体
43  アンテナ
45  スピーカ
46  マイクロホン
47  トランシーバ
48  入力デバイス
50  電源
52  調整用ハードウェア
60a  第1のライン時間
60b  第2のライン時間
60c  第3のライン時間
60d  第4のライン時間
60e  第5のライン時間
62  セグメント電圧
64  セグメント電圧
70  解放電圧
72  保持電圧
74  アドレス電圧
76  保持電圧
78  アドレス電圧
80  製造プロセス
82  ブロック
84  ブロック
86  ブロック
88  ブロック
90  ブロック
102  電気機械ディスプレイ素子、光干渉変調器
112a〜112d  コモン電極、コモンライン
114a〜114d  コモン電極、コモンライン
116a〜116d  コモン電極、コモンライン
122a〜122d  セグメント電極、セグメントライン
124a〜124d  セグメント電極、セグメントライン
126a〜126d  セグメント電極、セグメントライン
130a〜130d  画素
610  ディスプレイ配列
620  コモンライン
622  ライン
630  コモンドライバ回路
631  試験出力ドライバ
632a〜632e  スイッチ
640  セグメントドライバ回路
642a〜642e  スイッチ
644  絶縁コンデンサ
646  スイッチ
648  スイッチ
650  積分器回路
652  積分コンデンサ
700  リーク補償回路
710  スイッチ
712  絶縁コンデンサ
714  スイッチ
716  スイッチ
718  スイッチ
720  積分器
722  バッファ
730  電圧電流変換器
731  電圧入力
732  抵抗
738  電流出力
810  ブロック
820  ブロック
830  ブロック
902  セグメントドライバ
904  コモンドライバ
【図１】
2013541041.tif 000003
【図２】
2013541041.tif 000004
【図３】
2013541041.tif 000005
【図４】
2013541041.tif 000006
【図５Ａ】
2013541041.tif 000007
【図５Ｂ】
2013541041.tif 000008
【図６Ａ】
2013541041.tif 000009
【図６Ｂ】
2013541041.tif 000010
【図６Ｃ】
2013541041.tif 000011
【図６Ｄ】
2013541041.tif 000012
【図６Ｅ】
2013541041.tif 000013
【図７】
2013541041.tif 000014
【図８Ａ】
2013541041.tif 000015
【図８Ｂ】
2013541041.tif 000016
【図８Ｃ】
2013541041.tif 000017
【図８Ｄ】
2013541041.tif 000018
【図８Ｅ】
2013541041.tif 000019
【図９】
2013541041.tif 000020
【図１０】
2013541041.tif 000021
【図１１】
2013541041.tif 000022
【図１２】
2013541041.tif 000023
【図１３】
2013541041.tif 000024
【図１４】
2013541041.tif 000025
【図１５】
2013541041.tif 000026
【図１６Ａ】
2013541041.tif 000027
【図１６Ｂ】
2013541041.tif 000028
【手続補正書】
【提出日】平成25年4月24日(2013.4.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ディスプレイ配列内で状態検知試験中にリーク電流を補償する方法であって、
試験されるべき1つまたは複数のコモンラインをリーク補償回路に接続するステップと、
前記リーク電流を積分回路に経路設定するステップと、
前記積分回路の出力電圧を電圧電流変換器に経路設定するステップと、
前記出力電圧が安定するまで、前記電圧電流変換器から出力されるリーク補償電流を前記積分回路に経路設定するステップと、
前記試験されるべき1つまたは複数のコモンラインと前記リーク補償回路の両方を状態検知回路に接続するステップと
を含む方法。
【請求項２】
前記出力電圧を生成するために、前記積分回路を使用して前記リーク電流を積分するステップをさらに含む、請求項1に記載の方法。
【請求項３】
前記電圧電流変換器を使用して前記出力電圧を前記リーク補償電流に変換するステップをさらに含む、請求項2に記載の方法。
【請求項４】
前記出力電圧が安定するまで、前記積分回路を使用して前記リーク電流と前記リーク補償電流の両方を積分するステップをさらに含む、請求項3に記載の方法。
【請求項５】
前記状態検知回路が積分器を含む、請求項4に記載の方法。
【請求項６】
駆動方式電圧を較正するための装置であって、
ディスプレイ素子の配列と、
前記配列内の1つまたは複数のラインであって、それぞれのラインが前記1つまたは複数の行のそれぞれの行に沿ってディスプレイ素子を接続する、1つまたは複数のラインと、
前記配列内の前記1つまたは複数のラインに接続されたドライバ回路構成要素と、
前記配列内の前記1つまたは複数のラインに結合されたディスプレイ素子状態検知回路構成要素と、
出力電圧を生成するためにリーク電流を積分するように構成された積分回路、および
前記出力電圧をリーク補償電流に変換するように構成された電圧電流変換器
を備える、前記配列内の前記1つまたは複数のラインに結合されたリーク補償回路と
を備え、
前記リーク補償回路が、前記出力電圧が安定するまで、前記リーク補償電流を前記積分回路に経路設定するように構成されている、
装置。
【請求項７】
ディスプレイ素子の前記配列と通信するように構成され、画像データを処理するように構成されたプロセッサと、
前記プロセッサと通信するように構成されたメモリデバイスと
をさらに備える、請求項6に記載の装置。
【請求項８】
前記ドライバ回路構成要素が、ディスプレイ素子の前記配列に少なくとも1つの信号を送信するように構成されている、請求項7に記載の装置。
【請求項９】
前記ドライバ回路に前記画像データの少なくとも一部分を送るように構成されたコントローラをさらに備える、請求項8に記載の装置。
【請求項１０】
前記プロセッサに前記画像データを送るように構成された画像ソースモジュールをさらに備える、請求項9に記載の装置。
【請求項１１】
前記画像ソースモジュールが、受信機、トランシーバ、および送信機のうちの少なくとも1つを含む、請求項10に記載の装置。
【請求項１２】
入力データを受信し、前記入力データを前記プロセッサに通信するように構成された入力デバイスをさらに備える、請求項11に記載の装置。
【請求項１３】
ディスプレイを較正するための装置であって、
ディスプレイ素子の配列と、
ディスプレイ素子の前記配列に結合されたドライバ回路と、
ディスプレイ素子の状態を検知するための手段と、
出力電圧を生成するためにリーク電流を積分するための手段、および
前記出力電圧をリーク補償電流に変換するための手段
を備える、ディスプレイ素子の状態を検知したときにリーク電流を補償するための手段と
を備え、
前記補償するための手段が、前記出力電圧が安定するまで、前記リーク補償電流を前記積分するための手段に経路設定するように構成されている、
装置。
【国際調査報告】
2013541041.tif 000029
2013541041.tif 000030
2013541041.tif 000031
2013541041.tif 000032
2013541041.tif 000033