(57)【要約】  チャネル領域（１０８）に接し、ソース／チャネルアクティブエリア（１１０）まで延びるがドレインコンタクトアクティブエリア（１１２）まで延びない、マスクフィンガー（１１６）を備えるドリフト領域注入マスク（１１４）を形成することによって、拡張ドレインＭＯＳトランジスタ（１００）を含む集積回路を形成しうる。露出されたフィンガーを介して注入されたドーパントが、マスクフィンガー下の基板内に横方向ドーピングストリエーションを形成する。ゲート下のドリフト領域の平均ドーピング濃度は、ドレインコンタクトアクティブエリアにおけるドリフト領域の平均ドーピング濃度より少なくとも２５パーセント低い。一実施形態において、ドーパントは横方向に拡散して連続的なドリフト領域を形成する。別の実施形態において、横方向ドーピングストリエーション間の基板材料は、横方向ドーピングストリエーションとは逆の導電型のままである。
2013532382.tif 000002
【特許請求の範囲】
【請求項１】
集積回路であって、
第１の導電型を有する半導体基板と、
第１の拡張ドレイン金属酸化物半導体（ＭＯＳ）トランジスタとを含み、
前記第１の拡張ドレインＭＯＳトランジスタが、
第１のソース／チャネルアクティブエリア、
前記第１のソース／チャネルアクティブエリアとは反対側に配置される、第１のドレインコンタクトアクティブエリア、
前記第１のソース／チャネルアクティブエリアにおける前記基板内の第１のボディ領域であって、前記第１の導電型を有する前記第１のボディ領域、
前記ボディ領域内の第１のチャネル領域であって、前記第１のソース／チャネルアクティブエリア内の前記基板の上面に配置される、前記第１のチャネル領域、
前記第１のチャネル領域の上の前記基板上に配置される第１のゲート誘電体層、
前記第１のゲート誘電体層上に配置される第１のゲート、
前記第１のドレインコンタクトアクティブエリアとは反対側で前記第１のゲート近傍の前記第１のソース／チャネルアクティブエリア内に配置される第１のソース領域であって、前記第１の導電型とは逆の第２の導電型を有する前記第１のソース領域、及び、
前記基板内に配置される第１のドレインドリフト領域であって、
前記第１のドレインドリフト領域が前記第２の導電型を有し、
前記第１のドレインドリフト領域が、前記第１のドレインコンタクトアクティブエリアから前記第１のソース／チャネルアクティブエリアへ延び、
前記第１のドレインドリフト領域が前記第１のチャネル領域に接し、更に、
前記第１のドレインドリフト領域が、前記第１のソース／チャネルアクティブエリア内に第１の複数の横方向ドーピングストリエーション（striation）を含み、前記第１のドレインコンタクトアクティブエリアへの距離の一部延び、前記第１の複数の横方向ドーピングストリエーションが前記基板の前記上面に平行であり、前記第１の複数の横方向ドーピングストリエーションが前記第２の導電型を有し、そのため、前記第１のソース／チャネルアクティブエリアにおける前記第１のドレインドリフト領域の平均ドーピング濃度が、前記第１のドレインコンタクトアクティブエリアにおける前記第１のドレインドリフト領域の平均ドーピング濃度より少なくとも２５パーセント低くなる、
ようになっている、前記第１のドレインドリフト領域、
を含む、
集積回路。
【請求項２】
請求項１に記載の集積回路であって、
前記第１のドレインドリフト領域が、前記第１の複数の横方向ドーピングストリエーション間で連続的であり、
前記第１の複数の横方向ドーピングストリエーションが、前記第１の複数の横方向ドーピングストリエーション間の前記第１のドレインドリフト領域の領域より少なくとも１５パーセント高いドーピング濃度を有する、
集積回路。
【請求項３】
請求項１に記載の集積回路であって、
前記第１の複数の横方向ドーピングストリエーションが、前記第１の導電型を有する前記基板の領域によって横方向に分離され、
前記第１の複数の横方向ドーピングストリエーションの隣接インスタンス間の前記基板の領域の各インスタンスの横方向累積ドーピング濃度が、１×１０１２ｃｍ−２〜５×１０１２ｃｍ−２であり、前記第１の複数の横方向ドーピングストリエーションの隣接インスタンス間の前記基板の領域の前記横方向累積ドーピング濃度が、前記第１の複数の横方向ドーピングストリエーションの１つのインスタンスの横方向エッジから、前記基板の領域を通って、前記第１の複数の横方向ドーピングストリエーションの隣接インスタンスの横方向エッジへの水平線に沿った、総合ドーピング濃度であり、前記水平線が、前記基板の前記上面に平行であり、前記第１の複数の横方向ドーピングストリエーションの前記横方向エッジに垂直である、
集積回路。
【請求項４】
請求項１に記載の集積回路であって、前記第１の複数の横方向ドーピングストリエーションが、前記第１のソース／チャネルアクティブエリアと、前記第１のドレインコンタクトアクティブエリアにより近い端部とにおいて実質的に等しい幅を有する、集積回路。
【請求項５】
請求項１に記載の集積回路であって、前記第１の複数の横方向ドーピングストリエーションが、前記第１のドレインコンタクトアクティブエリアにより近い端部において、前記第１のソース／チャネルアクティブエリアより幅が広くなるように、前記第１の複数の横方向ドーピングストリエーションがテーパ状になっている、集積回路。
【請求項６】
請求項１に記載の集積回路であって、前記第１の複数の横方向ドーピングストリエーションの第１のインスタンスの第１の幅が、前記第１の複数の横方向ドーピングストリエーションの第２のインスタンスの第２の幅より少なくとも２５パーセント大きい、集積回路。
【請求項７】
請求項１に記載の集積回路であって、第２の拡張ドレインＭＯＳトランジスタを更に含み、前記第２の拡張ドレインＭＯＳトランジスタが、
第２のソース／チャネルアクティブエリア、
前記第２のソース／チャネルアクティブエリアとは反対側に配置される、第２のドレインコンタクトアクティブエリア、
前記第２のソース／チャネルアクティブエリアにおける前記基板内の第２のボディ領域であって、前記第１の導電型を有する前記第２のボディ領域、
前記第２のボディ領域内の第２のチャネル領域であって、前記第２のソース／チャネルアクティブエリア内の前記基板の前記上面に配置される前記第２のチャネル領域、
前記第２のチャネル領域の上の前記基板上に配置される第２のゲート誘電体層、
前記第２のゲート誘電体層上に配置される第２のゲート、
前記第２のドレインコンタクトアクティブエリアとは反対側で前記第２のゲート近傍の前記第２のソース／チャネルアクティブエリア内に配置される第２のソース領域であって、前記第２の導電型を有する第２のソース領域、及び、
前記基板内に配置される第２のドレインドリフト領域であって、
前記第２のドレインドリフト領域が前記第２の導電型を有し、
前記第２のドレインドリフト領域が、前記第２のドレインコンタクトアクティブエリアから前記第２のソース／チャネルアクティブエリアへ延び、
前記第２のドレインドリフト領域が前記第２のチャネル領域に接し、
前記第２のドレインドリフト領域には、横方向ドーピングストリエーションがない、
ようになっている、前記第２のドレインドリフト領域、
を含む、集積回路。
【請求項８】
請求項１に記載の集積回路であって、第２の拡張ドレインＭＯＳトランジスタを更に含み、前記第２の拡張ドレインＭＯＳトランジスタが、
第２のソース／チャネルアクティブエリア、
前記第２のソース／チャネルアクティブエリアとは反対側に配置される第２のドレインコンタクトアクティブエリア、
前記第２のソース／チャネルアクティブエリアにおける前記基板内の第２のボディ領域であって、前記第１の導電型を有する前記第２のボディ領域、
前記第２のボディ領域内の第２のチャネル領域であって、前記第２のソース／チャネルアクティブエリア内の前記基板の前記上面に配置される前記第２のチャネル領域、
前記第２のチャネル領域の上の前記基板上に配置される第２のゲート誘電体層、
前記第２のゲート誘電体層上に配置される第２のゲート、
前記フィールド酸化物とは反対側で前記第２のゲート近傍の前記第２のソース／チャネルアクティブエリア内に配置される第２のソース領域であって、前記第２の導電型を有する前記第２のソース領域、及び、
前記基板内に配置される第２のドレインドリフト領域であって、
前記第２のドレインドリフト領域が前記第２の導電型を有し、
前記第２のドレインドリフト領域が、前記第２のドレインコンタクトアクティブエリアから前記第２のソース／チャネルアクティブエリアへ延び、
前記第２のドレインドリフト領域が前記第２のチャネル領域に接し、
前記第２のドレインドリフト領域が、前記第２のソース／チャネルアクティブエリア内に第２の複数の横方向ドーピングストリエーションを含み、前記第２のドレインコンタクトアクティブエリアへの距離の一部延び、前記第２の複数の横方向ドーピングストリエーションが前記基板の前記上面に平行であり、前記第２の複数の横方向ドーピングストリエーションが前記第２の導電型を有し、前記第２の複数の横方向ドーピングストリエーションが前記第１の複数の横方向ドーピングストリエーションより狭く、そのため、前記第２のソース／チャネルアクティブエリアにおける前記第２のドレインドリフト領域のドーパントの平均濃度と前記第２のドレインコンタクトアクティブエリアにおける前記第２のドレインドリフト領域のドーパントの平均濃度との比が、前記第１のソース／チャネルアクティブエリアにおける前記第１のドレインドリフト領域のドーパントの平均濃度と前記第１のドレインコンタクトアクティブエリアにおける前記第１のドレインドリフト領域のドーパントの平均濃度との比より少なくとも２５パーセント小さくなる、
ようになっている、前記第２のドレインドリフト領域、
を含む、集積回路。
【請求項９】
請求項１に記載の集積回路であって、第２の拡張ドレインＭＯＳトランジスタを更に含み、前記第２の拡張ドレインＭＯＳトランジスタが、
第２のソース／チャネルアクティブエリア、
前記第２のソース／チャネルアクティブエリアとは反対側に配置される第２のドレインコンタクトアクティブエリア、
前記第２のソース／チャネルアクティブエリアにおける前記基板内の第２のボディ領域であって、前記第１の導電型を有する前記第２のボディ領域、
前記第２のボディ領域内の第２のチャネル領域であって、前記第２のソース／チャネルアクティブエリア内の前記基板の前記上面に配置される前記第２のチャネル領域、
前記第２のチャネル領域の上の前記基板上に配置される第２のゲート誘電体層、
前記第２のゲート誘電体層上に配置される第２のゲート、
前記第２のドレインコンタクトアクティブエリアとは反対側で前記第２のゲート近傍の前記第２のソース／チャネルアクティブエリア内に配置される第２のソース領域であって、前記第２の導電型を有する前記第２のソース領域、及び、
前記基板内に配置される第２のドレインドリフト領域であって、
前記第２のドレインドリフト領域が前記第２の導電型を有し、
前記第２のドレインドリフト領域が、前記第２のドレインコンタクトアクティブエリアから前記第２のソース／チャネルアクティブエリアへ延び、
前記第２のドレインドリフト領域が前記第２のチャネル領域に接し、
前記第２のドレインドリフト領域が、前記第２のソース／チャネルアクティブエリア内に第２の複数の横方向ドーピングストリエーションを含み、前記第２のドレインコンタクトアクティブエリアへの距離の一部延び、前記第２の複数の横方向ドーピングストリエーションが前記基板の前記上面に平行であり、前記第２の複数の横方向ドーピングストリエーションが前記第２の導電型を有し、そのため、前記第２のソース／チャネルアクティブエリアにおける前記第２のドレインドリフト領域の平均ドーピング濃度が、前記第２のドレインコンタクトアクティブエリアにおける前記第２のドレインドリフト領域の平均ドーピング濃度より少なくとも２５パーセント低くなるようになっており、前記第２の複数の横方向ドーピングストリエーションが、前記第１の複数の横方向ドーピングストリエーションより長い距離延び、そのため、前記第２の拡張ドレインＭＯＳトランジスタのためのＢＶＤＳＳ値対ＢＶＤＩＩ値の比が、前記第１の拡張ドレインＭＯＳトランジスタのためのＢＶＤＳＳ値対ＢＶＤＩＩ値の比より少なくとも２５パーセント大きくなる、
ようになっている、前記第２のドレインドリフト領域、
を含む、集積回路。
【請求項１０】
集積回路を形成するプロセスであって、
第１の導電型を有する半導体基板を提供するステップと、
第１の拡張ドレイン金属酸化物半導体（ＭＯＳ）トランジスタを形成するステップとを含み、
前記第１の拡張ドレインＭＯＳトランジスタを形成するステップが、
前記基板内に配置される前記第２の導電型の第１のドレインドリフト領域を形成するステップを含むプロセスによるものであり、
前記第１のドレインドリフト領域を形成するステップが、
ドリフト領域注入マスクが、前記第１の拡張ドレインＭＯＳトランジスタのドレインドリフト領域をドーピングするためにイオン注入されるエリア内の前記基板を露出させるように、前記基板の上に前記ドリフト領域注入マスクを形成するステップであって、前記露出されたエリアが、前記第１の拡張ドレインＭＯＳトランジスタの第１のドレインコンタクトアクティブエリアのために画定されたエリアから、前記第１のドレインコンタクトアクティブエリアとは反対側に配置される前記第１の拡張ドレインＭＯＳトランジスタの第１のソース／チャネルアクティブエリアのために画定されたエリアへ延び、前記第１のソース／チャネルアクティブエリアが前記基板の上面にチャネル領域を含み、前記ドリフト領域注入マスクが第１の複数のマスクフィンガーを含み、前記第１の複数のマスクフィンガーが、前記第１のソース／チャネルアクティブエリアにおける前記基板の上に配置され、前記第１の複数のマスクフィンガーが前記第１のドレインコンタクトアクティブエリアまで延びないよう、前記第１のドレインコンタクトアクティブエリアへの距離の一部延びる、前記基板上にドリフト領域注入マスクを形成するステップ、
前記基板内にドリフト注入層を形成するように、前記ドリフト領域注入マスクの前記露出されたエリアを介して、前記第１の導電型とは逆の第２の導電型のドーパントをイオン注入する、イオン注入動作を実行するステップであって、そのため、前記第１の複数のマスクフィンガーによって前記第１の複数のマスクフィンガーの直下の前記基板から前記ドーパントがブロックされるようにする、前記イオン注入動作を実行するステップ、
前記第２の導電型の前記第１のドレインドリフト領域を形成するように、前記ドリフト注入層内の前記注入されたドーパントを拡散させ、電気的に活性化させるアニールプロセスを前記集積回路に実行するステップであって、前記第１のドレインドリフト領域が、前記第１のドレインコンタクトアクティブエリアから、前記チャネル領域に接する前記第１のソース／チャネルアクティブエリアへ延び、前記第１のドレインドリフト領域が第１の複数の横方向ドーピングストリエーションを含み、前記第１の複数の横方向ドーピングストリエーションが、前記第１の複数のマスクフィンガーの長さによって定めされる長さだけ前記第１のドレインコンタクトアクティブエリアへの距離の一部延び、そのため、前記第１のソース／チャネルアクティブエリアにおける前記第１のドレインドリフト領域の平均ドーピング濃度が、前記第１のドレインコンタクトアクティブエリアにおける前記第１のドレインドリフト領域の平均ドーピング濃度より少なくとも２５パーセント低くなるようにする、前記アニールプロセスを前記集積回路に実行するステップ、
前記第１のソース／チャネルアクティブエリアにおける前記基板内に、前記第１の導電型を有するボディ領域を形成するステップ、
前記チャネル領域の上の前記基板上にゲート誘電体層を形成するステップ、
前記ゲート誘電体層上にゲートを形成するステップ、及び、
前記第１のドレインコンタクトアクティブエリアとは反対側で前記ゲート近傍の前記第１のソース／チャネルアクティブエリア内に配置されるソース領域を形成するステップであって、前記ソース領域が前記第２の導電型を有する、前記ソース領域を形成するステップ、
を含むプロセスによる、
プロセス。
【請求項１１】
請求項１０に記載のプロセスであって、
前記第１のドレインドリフト領域が、前記第１の複数の横方向ドーピングストリエーション間で連続的であり、
前記第１の複数の横方向ドーピングストリエーションが、前記第１の複数の横方向ドーピングストリエーション間の前記第１のドレインドリフト領域の領域より少なくとも１５パーセント高いドーピング濃度を有する、
プロセス。
【請求項１２】
請求項１０に記載のプロセスであって、
前記第１の複数の横方向ドーピングストリエーションが、前記第１の導電型を有する前記基板の領域によって横方向に分離され、
前記第１の複数の横方向ドーピングストリエーションの隣接インスタンス間の前記基板の領域の各インスタンスの横方向累積ドーピング濃度が、１×１０１２ｃｍ−２〜５×１０１２ｃｍ−２であり、前記第１の複数の横方向ドーピングストリエーションの隣接インスタンス間の前記基板の領域の前記横方向累積ドーピング濃度が、前記第１の複数の横方向ドーピングストリエーションの１つのインスタンスの横方向エッジから、前記基板の領域を通り、前記第１の複数の横方向ドーピングストリエーションの隣接インスタンスの横方向エッジへの水平線に沿った、総合ドーピング濃度であり、前記水平線が、前記基板の前記上面に平行であり、前記第１の複数の横方向ドーピングストリエーションの前記横方向エッジに垂直である、
プロセス。
【請求項１３】
請求項１０に記載のプロセスであって、前記第１の複数の横方向ドーピングストリエーションが、前記第１のソース／チャネルアクティブエリアと、前記第１のドレインコンタクトアクティブエリアにより近い端部とにおいて、実質的に等しい幅を有する、プロセス。
【請求項１４】
請求項１０に記載のプロセスであって、
前記第１の複数のマスクフィンガーがテーパ状であり、
前記第１の複数の横方向ドーピングストリエーションが、前記第１のドレインコンタクトアクティブエリアに近い端部において、前記第１のソース／チャネルアクティブエリアより幅が広くなるように、前記第１の複数の横方向ドーピングストリエーションがテーパ状である、
プロセス。
【請求項１５】
請求項１０に記載のプロセスであって、前記第１の複数の横方向ドーピングストリエーションの第１のインスタンスの第１の幅が、前記第１の複数の横方向ドーピングストリエーションの第２のインスタンスの第２の幅より少なくとも２５パーセント広い、プロセス。
【請求項１６】
請求項１０に記載のプロセスであって、第２の拡張ドレインＭＯＳトランジスタを形成するステップを更に含み、
前記第２の拡張ドレインＭＯＳトランジスタを形成するステップが、
前記基板内に配置される第２のドレインドリフト領域を形成するステップを含むプロセスによるものであり、
前記第２のドレインドリフト領域を形成するステップが、
前記ドリフト領域注入マスクが、前記第２の拡張ドレインＭＯＳトランジスタの第２のドレインドリフト領域をドーピングするためにイオン注入される第２のエリア内の前記基板を露出させるように、前記ドリフト領域注入マスクを形成するステップであって、前記第２の露出されたエリアが、前記第２の拡張ドレインＭＯＳトランジスタの第２のドレインコンタクトアクティブエリアのために画定されたエリアから、前記第２のドレインコンタクトアクティブエリアとは反対側に配置される前記第２の拡張ドレインＭＯＳトランジスタの第２のソース／チャネルアクティブエリアのために画定されたエリアへ延び、前記第２のソース／チャネルアクティブエリアが前記基板の上面に第２のチャネル領域を含み、前記ドリフト領域注入マスクには、イオン注入される前記第２のエリア内にマスクフィンガーがない、前記ドリフト領域注入マスクを形成するステップ、
前記基板内に第２のドリフト注入層を形成するように、前記第２の導電型の前記ドーパントが、前記ドリフト領域注入マスクの前記第２の露出されたエリアを介してイオン注入されるように前記イオン注入動作を実行するステップ、及び、
前記第２の導電型の前記第２のドレインドリフト領域を形成するように、前記第２のドリフト注入層内の前記注入されたドーパントが、拡散し、電気的に活性化されるように前記アニールプロセスを実行するステップであって、前記第２のドレインドリフト領域が、前記第２のドレインコンタクトアクティブエリアから前記第２のソース／チャネルアクティブエリアへ延び、前記第２のチャネル領域に接し、前記第２のドレインドリフト領域には横方向ドーピングストリエーションがない、前記アニールプロセスを実行するステップ、
前記第２のソース／チャネルアクティブエリアにおける前記基板内に、前記第１の導電型を有する第２のボディ領域を形成するステップ、
前記第２のチャネル領域の上の前記基板上に第２のゲート誘電体層を形成するステップ、
前記第２のゲート誘電体層上に第２のゲートを形成するステップ、及び、
前記第２のドレインコンタクトアクティブエリアとは反対側で前記第２のゲート近傍の前記第２のソース／チャネルアクティブエリア内に配置される第２のソース領域を形成するステップであって、前記第２のソース領域が前記第２の導電型を有する、前記ステップ、
を含むプロセスによる、
プロセス。
【請求項１７】
請求項１０に記載のプロセスであって、第２の拡張ドレインＭＯＳトランジスタを形成するステップを更に含み、前記第２の拡張ドレインＭＯＳトランジスタを形成するステップが、
前記基板内に配置される第２のドレインドリフト領域を形成するステップを含むプロセスによるものであり、
前記第２のドレインドリフト領域を形成するステップが、
前記ドリフト領域注入マスクが、前記第２の拡張ドレインＭＯＳトランジスタの第２のドレインドリフト領域をドーピングするためにイオン注入される第２のエリア内の前記基板を露出させるように、前記ドリフト領域注入マスクを形成するステップであって、前記第２の露出されたエリアが、前記第２の拡張ドレインＭＯＳトランジスタの第２のドレインコンタクトアクティブエリアのために画定されたエリアから、前記第２のドレインコンタクトアクティブエリアとは反対側に配置される前記第２の拡張ドレインＭＯＳトランジスタの第２のソース／チャネルアクティブエリアのために画定されたエリアへ延び、前記第２のソース／チャネルアクティブエリアが、前記基板の上面に第２のチャネル領域を含み、前記ドリフト領域注入マスクが第２の複数のマスクフィンガーを含み、前記第２の複数のマスクフィンガーが、前記第２のチャネル領域と前記第２のドレインコンタクトアクティブエリアとの間の前記基板の上に配置され、前記第２の複数のマスクフィンガーが前記第２のドレインコンタクトアクティブエリアまで延びないように、前記第２のドレインコンタクトアクティブエリアへの距離の一部延び、前記第２の複数のマスクフィンガーの前記マスクフィンガーが、前記第１の複数のマスクフィンガーの前記マスクフィンガーより幅が広くなるようになっている、前記ドリフト領域注入マスクを形成するステップ、
前記基板内に第２のドリフト注入層を形成するように、前記ドリフト領域注入マスクの前記第２の露出されたエリアを介して前記第２の導電型の前記ドーパントがイオン注入されるように、前記イオン注入動作を実行するステップであって、そのため、前記ドーパントが、前記第２の複数のマスクフィンガーによって前記第２の複数のマスクフィンガー直下の前記基板からブロックされるようにする、前記イオン注入動作を実行するステップ、
前記第２の導電型の前記第２のドレインドリフト領域を形成するため、前記第２のドリフト注入層内の前記注入されたドーパントが拡散し、電気的に活性化されるように、前記アニールプロセスを実行するステップであって、前記第２のドレインドリフト領域が、前記第２のドレインコンタクトアクティブエリアから前記第２のソース／チャネルアクティブエリアへ延び、前記第２のチャネル領域に接し、前記第２のドレインドリフト領域が第２の複数の横方向ドーピングストリエーションを含み、前記第２の複数の横方向ドーピングストリエーションが、前記第２の複数のマスクフィンガーの長さによって決定される長さだけ前記第２のドレインコンタクトアクティブエリアへの距離の一部延び、そのため、前記第２のソース／チャネルアクティブエリアにおける前記第２のドレインドリフト領域の平均ドーピング濃度が、前記第２のドレインコンタクトアクティブエリアにおける前記第２のドレインドリフト領域の平均ドーピング濃度より少なくとも２５パーセント低くなるようになっており、前記第２の複数の横方向ドーピングストリエーションの前記横方向ドーピングストリエーションが、前記第１の複数の横方向ドーピングストリエーションの前記横方向ドーピングストリエーションより幅が狭く、そのため、前記第２のソース／チャネルアクティブエリアにおける前記第２のドレインドリフト領域のドーパントの平均濃度と前記第２のドレインコンタクトアクティブエリアにおける前記第２のドレインドリフト領域のドーパントの平均濃度との比が、前記第１のソース／チャネルアクティブエリアにおける前記第１のドレインドリフト領域のドーパントの平均濃度と前記第１のドレインコンタクトアクティブエリアにおける前記第１のドレインドリフト領域のドーパントの平均濃度との比より少なくとも２５パーセント小さくなるようになっている、前記アニールプロセスを実行するステップ、
前記第２のソース／チャネルアクティブエリアにおける前記基板に、前記第１の導電型を有する第２のボディ領域を形成するステップ、
前記第２のチャネル領域の上の前記基板上に第２のゲート誘電体層を形成するステップ、
前記第２のゲート誘電体層上に第２のゲートを形成するステップ、及び、
前記第２のドレインコンタクトアクティブエリアとは反対側で前記第２のゲート近傍の前記第２のソース／チャネルアクティブエリアに配置される、前記第２の導電型を有する第２のソース領域を形成するステップ、
を含むプロセスによる、
プロセス。
【請求項１８】
請求項１０に記載のプロセスであって、第２の拡張ドレインＭＯＳトランジスタを形成するステップを更に含み、前記第２の拡張ドレインＭＯＳトランジスタを形成するステップが、前記基板内に配置される第２のドレインドリフト領域を形成するステップを含むプロセスによるものであり、前記第２のドレインドリフト領域を形成するステップが、
前記ドリフト領域注入マスクが、前記第２の拡張ドレインＭＯＳトランジスタの第２のドレインドリフト領域をドーピングするためにイオン注入される第２のエリアの前記基板を露出させるように、前記ドリフト領域注入マスクを形成するステップであって、前記第２の露出されたエリアが、前記第２の拡張ドレインＭＯＳトランジスタの第２のドレインコンタクトアクティブエリアのために画定されたエリアから、前記第２のドレインコンタクトアクティブエリアとは反対側に配置される前記第２の拡張ドレインＭＯＳトランジスタの第２のソース／チャネルアクティブエリアのために画定されたエリアへ延び、前記第２のソース／チャネルアクティブエリアが前記基板の上面に第２のチャネル領域を含み、前記ドリフト領域注入マスクが第２の複数のマスクフィンガーを含み、前記第２の複数のマスクフィンガーが、前記第２のチャネル領域と前記第２のドレインコンタクトアクティブエリアとの間の前記基板の上に配置され、前記第２の複数のマスクフィンガーが前記第２のドレインコンタクトアクティブエリアまで延びないよう、前記第２のドレインコンタクトアクティブエリアへの距離の一部延び、前記第２の複数のマスクフィンガーの前記マスクフィンガーが、前記第１の複数のマスクフィンガーが前記第１のドレインコンタクトアクティブエリアへ向けて延びるより長い距離、前記第２のドレインコンタクトアクティブエリアに向かって延びる、前記ドリフト領域注入マスクを形成するステップ、
前記基板内に第２のドリフト注入層を形成するように、前記第２の導電型の前記ドーパントが、前記ドリフト領域注入マスクの前記第２の露出されたエリアを介してイオン注入される、前記イオン注入動作を実行するステップであって、そのため、前記第２の複数のマスクフィンガーによって、前記第２の複数のマスクフィンガーの直下の前記基板から前記ドーパントがブロックされるようにする、前記イオン注入動作を実行するステップ、
前記第２の導電型の前記第２のドレインドリフト領域を形成するため、前記第２のドリフト注入層内の前記注入されたドーパントが拡散し、電気的に活性化されるように、前記アニールプロセスを実行するステップであって、前記第２のドレインドリフト領域が、前記第２のドレインコンタクトアクティブエリアから前記第２のソース／チャネルアクティブエリアへ延び、前記第２のドレインドリフト領域が第２の複数の横方向ドーピングストリエーションを含み、前記第２の複数の横方向ドーピングストリエーションが、前記第２の複数のマスクフィンガーの長さによって決定される長さだけ前記第２のドレインコンタクトアクティブエリアへの距離の一部延び、そのため、前記第２のソース／チャネルアクティブエリアにおける前記第２のドレインドリフト領域の平均ドーピング濃度が、前記第２のドレインコンタクトアクティブエリアにおける前記第２のドレインドリフト領域の平均ドーピング濃度より少なくとも２５パーセント低くなるようにし、前記第２の複数の横方向ドーピングストリエーションの前記横方向ドーピングストリエーションが、前記第１のドレインドリフト領域の前記第１の複数の横方向ドーピングストリエーションが前記第１のドレインコンタクトアクティブエリアへ向かって延びるより長い距離、前記第２のドレインコンタクトアクティブエリアへ向かって延び、そのため、前記第２の拡張ドレインＭＯＳトランジスタのためのＢＶＤＳＳ値対ＢＶＤＩＩ値の比が、前記第１の拡張ドレインＭＯＳトランジスタのためのＢＶＤＳＳ値対ＢＶＤＩＩ値の比より少なくとも２５パーセント大きくなるようにする、前記アニールプロセスを実行するステップ、
前記第２のソース／チャネルアクティブエリアにおける前記基板内に、前記第１の導電型を有する第２のボディ領域を形成するステップ、
前記第２のチャネル領域の上の前記基板上に第２のゲート誘電体層を形成するステップ、
前記第２のゲート誘電体層上に第２のゲートを形成するステップ、及び、
前記第２のドレインコンタクトアクティブエリアとは反対側で前記第２のゲート近傍の前記第２のソース／チャネルアクティブエリアに配置され、前記第２の導電型を有する第２のソース領域を形成するステップ、
を含むプロセスによる、
プロセス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路の分野に関する。より特定的には本発明は集積回路の拡張ドレインＭＯＳトランジスタに関する。
【背景技術】
【０００２】
集積回路がトランジスタのための最大ゲート電圧よりも顕著に高いドレイン電圧で動作する拡張ドレイン金属酸化物半導体（ＭＯＳ）トランジスタを含むことがある。例えば、拡張ドレイントランジスタが２０ボルトのドレイン電圧で動作し、最大ゲート電圧が３．３ボルトでありうる。この拡張ドレイントランジスタは、ドレインコンタクトアクティブエリアと、ゲートとの間にドレインドリフト領域を含みうる。ドレインコンタクトアクティブエリアにドレインバイアスが印加されるとドレインドリフト領域は空乏化してゲート下のゲート誘電体層の電界を低下させうる。ドレイン動作電圧、トランジスタがオフのときのブレークダウン電圧（ＢＶＤＳＳとも称される）、トランジスタがオンのときのブレークダウン電圧（ＢＶＤＩＩとも称される）、及びトランジスタのエリア、の所望の値を提供するようにドレインドリフト領域を形成することは、製造コスト或いは集積回路の複雑性の望ましくない増加、又は集積回路の性能の低下というトレードオフを必要としうる。
【発明の概要】
【０００３】
ドリフト領域をドーピングするためにイオン注入されるエリア内の集積回路の既存上面を露出させるようにドリフト領域注入マスクを形成することを含むプロセスシーケンスによって、拡張ドレインＭＯＳトランジスタを含む集積回路が形成されうる。ドリフト領域注入マスクは、後で拡張ドレインＭＯＳトランジスタのチャネル領域と接することになるエリアにおいて、露出されたエリアのフィンガーとマスク材料のフィンガーとを交互に有する。交互の露出されたフィンガー及びマスクフィンガーは、ソース／チャネルアクティブエリアを超えて延びるが、ソース／チャネルアクティブエリアとは反対側に配置されるドレインコンタクトアクティブエリアへは延びない。ドリフト領域イオン注入プロセスが行われて、ドリフト領域注入マスクによって露出されたエリア下の集積回路の基板へドリフト領域のためのドーパントが注入される。マスクフィンガーは、注入されたドーパントを、マスクフィンガー直下の基板からブロックする。１つ又は複数の後続のアニールプロセスの間、注入されたドーパントが拡散し活性化する。一実施形態において、隣接する横方向ドーピングストリエーション（striation）からのドーパントは、基板をカウンタドーピングし、連続的ドリフト領域を形成するように、横方向に充分に拡散する。別の実施形態において、横方向ドーピングストリエーション間の基板材料が、横方向ドーピングストリエーションとは逆の導電型のままであり、隣接するドーピングされたフィンガー間の横方向累積ドーピング濃度は、１×１０１２ｃｍ−２〜５×ｌ０１２ｃｍ−２である。
【図面の簡単な説明】
【０００４】
【図１Ａ】実施形態に従って形成される拡張ドレインＭＯＳトランジスタ（以下ＭＯＳトランジスタと称する）を含む集積回路を製造の連続段階で示した透視断面図である。
【図１Ｂ】実施形態に従って形成される拡張ドレインＭＯＳトランジスタ（以下ＭＯＳトランジスタと称する）を含む集積回路を製造の連続段階で示した透視断面図である。
【０００５】
【図２Ａ】別の実施形態に従って形成される拡張ドレインＭＯＳトランジスタ（以下ＭＯＳトランジスタと称する）を含む集積回路を製造の連続段階で示した透視断面図である。
【図２Ｂ】別の実施形態に従って形成される拡張ドレインＭＯＳトランジスタ（以下ＭＯＳトランジスタと称する）を含む集積回路を製造の連続段階で示した透視断面図である。
【０００６】
【図３Ａ】更に別の実施形態に従って形成される拡張ドレインＭＯＳトランジスタ（以下ＭＯＳトランジスタと称する）を含む集積回路の平面図である。
【図３Ｂ】更に別の実施形態に従って形成される拡張ドレインＭＯＳトランジスタ（以下ＭＯＳトランジスタと称する）を含む集積回路の平面図である。
【０００７】
【図４Ａ】実施形態に従って形成される複数の拡張ドレインＭＯＳトランジスタ（以下ＭＯＳトランジスタと称する）を含む集積回路の平面図である。
【図４Ｂ】実施形態に従って形成される複数の拡張ドレインＭＯＳトランジスタ（以下ＭＯＳトランジスタと称する）を含む集積回路の平面図である。
【発明を実施するための形態】
【０００８】
ドリフト領域をドーピングするためにイオン注入されるエリアの集積回路の既存上面を露出するようにドリフト領域注入マスクを形成することを含むプロセスシーケンスによって、拡張ドレインＭＯＳトランジスタを含む集積回路が形成されうる。ドリフト領域注入マスクは、後で拡張ドレインＭＯＳトランジスタのチャネル領域と接することになるエリアにおいて、露出されたエリアのフィンガーとマスク材料のフィンガーとを交互に有する。交互の露出されたフィンガー及びマスクフィンガーは、ソース／チャネルアクティブエリアを超えて延びるが、ソース／チャネルアクティブエリアとは反対側に配置されるドレインコンタクトアクティブエリアへは延びない。ドリフト領域イオン注入プロセスが行われて、ドリフト領域注入マスクによって露出されたエリアの下の集積回路の基板へドリフト領域のためのドーパントが注入される。マスクフィンガーは、注入されたドーパントをマスクフィンガーの直下の基板からブロックする。１つ又は複数の後続のアニールプロセスの間、注入されたドーパントが拡散し活性化する。ゲートの下のドリフト領域の平均ドーピング濃度は、ドレインコンタクトアクティブエリアにおけるドリフト領域の平均ドーピング濃度より少なくとも２５パーセント低い。一実施形態において、ドーパントは、基板をカウンタドーピングし、連続的ドリフト領域を形成するように、横方向に充分に拡散する。別の実施形態において、ドリフトフィンガー間の基板材料が、横方向ドーピングストリエーションとは逆の導電型のままであり、隣接するドーピングされたフィンガー間の横方向累積ドーピング濃度は、１×１０１２ｃｍ−２〜５×１０１２ｃｍ−２である。希薄比は、一実施形態に従って形成されるＭＯＳトランジスタの、ソース／チャネルアクティブエリアにおけるドレインドリフト領域のＮ型ドーパントの平均濃度と、ドレインコンタクトアクティブエリアにおけるドレインドリフト領域のＮ型ドーパントの平均濃度との比である。
【０００９】
上述のように集積回路内に第２の拡張ドレインＭＯＳトランジスタが形成され得、そのゲートの下のドリフト領域の平均ドーピング濃度と、ドレインコンタクトアクティブエリアにおけるドリフト領域の平均ドーピング濃度との比は、第１のトランジスタに関する同様の比より低い。
【００１０】
本明細書の目的のため、「実質的に等しい」という用語は、製造許容差、又は実施形態の製造中に遭遇する意図しない変動の範囲内において等しいことを意味するものと理解される。
【００１１】
本明細書の目的のため、デバイスの製造シーケンスの説明中に用いられる、デバイスの「既存上面」という用語は、説明するステップにおけるデバイス内又はデバイス上の素子の露出された上面の組合せを言及するものと理解される。用語「既存上面」は、製造が完了したときにデバイス内に存在しない犠牲素子の露出された上面も含みうる。
【００１２】
本明細書では、Ｎチャネルの拡張ドレインＭＯＳトランジスタの形成を説明する。なお、ドーパントの極性及び導電型に適切な変更を行うことで、記載された実施形態に従ってＰチャネルの拡張ドレインＭＯＳトランジスタを形成しうることは理解されるであろう。
【００１３】
図１Ａ及び図１Ｂは、例示の実施形態に従って形成される拡張ドレインＭＯＳトランジスタを含む集積回路の製造の連続段階を示す。図１Ａを参照すると、半導体基板１０２内又は上に集積回路１００が形成される。基板１０２は、単結晶シリコンウエハ、シリコン・オン・インシュレータ（ＳＯＩ）ウエハ、異なる結晶配向の領域を備えたハイブリッド配向技術（ＨＯＴ）ウエハ、又は集積回路１００の製造に適した他の材料であってよい。基板１０２の上面近傍の基板１０２の半導体材料はＰ型であり、ドーピング濃度は、例えば、ｌ×ｌ０１４ｃｍ−３〜ｌ×ｌ０１６ｃｍ−３である。ＭＯＳトランジスタ１０４は、基板１０２の上面の、ソース／チャネルアクティブエリア１１０のために画定されたエリア、及びドレインコンタクトアクティブエリア１１２のために画定されたエリアを含む。ソース／チャネルアクティブエリア１１０は、基板１０２の上面に配置されるチャネル領域１０８を含む。
【００１４】
ドリフト領域をドーピングするためにイオン注入されるエリアを露出するように、ドリフト領域注入マスク１１４が基板１０２の上面の上に形成される。イオン注入されるエリアは、ドレインコンタクトアクティブエリア１１２近傍から、ソース／チャネルアクティブエリア１１０近傍まで延びる。イオン注入されるエリアは、ドレインコンタクトアクティブエリア１１２に重なってもよく、及び／又はソース／チャネルアクティブエリア１１０に重なってもよい。ドリフト領域注入マスク１１４はマスクフィンガー１１６を含み、マスクフィンガー１１６は、ソース／チャネルアクティブエリア１１０における基板１０２の上に配置され、ドレインコンタクトアクティブエリア１１２への距離の一部延びる。マスクフィンガー１１６の幅１１８とマスクフィンガー１１６間のスペースの幅１２０との比は、０．３３〜３であってよい。マスクフィンガー１１６の幅１１８とマスクフィンガー１１６間のスペースの幅１２０との比が０．３３〜３に維持される限り、マスクフィンガー１１６の幅は、例えば、３００ナノメートル〜３ミクロンであってよく、隣接するマスクフィンガー１１６間のスペースの幅も３００ナノメートル〜３ミクロンであってよい。
【００１５】
ドリフト領域イオン注入プロセスが実行されて、ドリフト領域注入マスク１１４の露出されたエリアを通してリン又はヒ素等のＮ型ドーパントイオンが注入され、基板１０２にドリフト注入層１２２を形成する。マスクフィンガー１１６は、注入されたドーパントを、マスクフィンガー１１６直下の基板１０２からブロックする。
【００１６】
図１Ｂを参照すると、集積回路１００にアニール処理が実行されて、図１Ａのドリフト注入層１２２に注入されたドーパントを拡散させ、電気的に活性化させて、ＭＯＳトランジスタ１０４のＮ型ドレインドリフト領域１２４を形成する。アニール処理は、例えば、基板１０２を、３０分〜４時間、１０００℃〜１２００℃の温度まで加熱する熱駆動ステップを含んでもよい。本実施形態では、図１Ａのマスクフィンガー１１６間の注入された領域からドーパントが横方向に拡散して、図１Ｂに示すように、基板１０２をカウンタドーピングする。
【００１７】
ドレインドリフト領域１２４の上の基板１０２の上面に任意選択的なフィールド酸化物１０６が形成されてもよい。フィールド酸化物１０６は、２５０〜６００ナノメートルの厚みの二酸化シリコンを含んでもよく、シャロートレンチアイソレーション（ＳＴＩ）又はシリコンの局所酸化（ＬＯＣＯＳ）プロセスによって形成されてもよい。ＳＴＩプロセスでは、二酸化シリコンを高密度プラズマ（ＨＤＰ）又は高アスペクト比プロセス（ＨＡＲＰ）によって堆積してもよい。ＭＯＳトランジスタ１０４は、ソース／チャネルアクティブエリア１１０におけるフィールド酸化物１０６内に第１の開口を含む。また、ＭＯＳトランジスタ１０４は、ドレインコンタクトアクティブエリア１１２におけるフィールド酸化物１０６内に第２の開口を含む。
【００１８】
チャネル領域１０８における基板１０２内に、例えば、ボロン等のＰ型ドーパントを基板１０２にイオン注入し、その後、アニール処理によって、注入されたＰ型ドーパントを活性化することによって、ＭＯＳトランジスタ１０４のＰ型ボディ領域１２６が形成される。アニールは、例えば、基板１０２を、５秒〜３０秒の間、９００℃〜１１００℃の温度まで加熱する急熱アニールステップを含みうる。
【００１９】
チャネル領域１０８、及びチャネル領域１０８に接するドレインドリフト領域１２４の一部の上の基板１０２上に、ＭＯＳトランジスタ１０４のゲート誘電体層１２８が形成される。ゲート誘電体層１２８は、二酸化シリコン（Ｓｉ０２）、酸化窒化シリコン（ＳｉＯＮ）、酸化アルミニウム（Ａ１２Ｏ３）、酸化窒化アルミニウム（ＡｌＯＮ）、酸化ハフニウム（ＨｆＯ）、ハフニウムシリケート（ＨｆＳｉＯ）、ハフニウム酸化窒化シリコン（ＨｆＳｉＯＮ）、酸化ジルコニウム（ＺｒＯ）、ジルコニウムシリケート（ＺｒＳｉＯ）、ジルコニウム酸化窒化シリコン（ＺｒＳｉＯＮ）、上述の材料の組合せ、又は他の絶縁材料の、１つ又は複数の層であってよい。ゲート誘電体層１２８は、５０℃〜８００℃の温度で、窒素含有プラズマ、又は窒素含有雰囲気ガスに曝された結果として窒素を含んでもよい。ゲート誘電体層１２８は、例えば、熱酸化、酸化物層のプラズマ窒化、及び／又は原子層堆積（ＡＬＤ）による誘電材料堆積等の種々のゲート誘電体形成プロセスの任意のものを用いて形成されてもよい。ゲート誘電体層１２８は、ＭＯＳトランジスタ１０４のソースに対して最大ゲート電圧、１〜４０ボルトを可能とするように、例えば、２．７〜１００ナノメートルの厚みとしうる。１ボルトのゲート電圧で動作するように設計されたＭＯＳトランジスタ１０４の変形例は、およそ２．７ナノメートルの厚みのゲート誘電体層１２８を有しうる。５ボルトのゲート電圧で動作するよう設計されたＭＯＳトランジスタ１０４の別の変形例は、およそ１４ナノメートルの厚みのゲート誘電体層１２８を有しうる。１２ボルトのゲート電圧で動作するよう設計されたＭＯＳトランジスタ１０４の更に別の変形例は、およそ３０ナノメートルの厚みのゲート誘電体層１２８を有しうる。４０ボルトのゲート電圧で動作するよう設計されたＭＯＳトランジスタ１０４の更に別の変形例は、およそ１００ナノメートルの厚みのゲート誘電体層１２８を有しうる。
【００２０】
ゲート誘電体層１２８上にＭＯＳトランジスタ１０４のゲート１３０が形成される。ゲート１３０は、例えば、一般的にはポリシリコンと呼ばれる多結晶シリコン、タングステンシリサイド、チタニウムシリサイド、コバルトシリサイド、及び／又はニッケルシリサイド等の金属シリサイド、及び／又はアルミニウム、タングステン、及び／又は窒化チタニウム等の金属の１つ又は複数の層を含んでもよい。ゲート１３０は、図１Ｂに示すように、チャネル領域１０８近傍のフィールド酸化物１０６に重なってもよい。この実施形態の別の変形例では、ゲート１３０は、フィールド酸化物１０６から窪んでいてもよく、或いはフィールド酸化物１０６と実質的に一致していてもよい。
【００２１】
ドレインドリフト領域１２４とは反対側でゲート１３０近傍の基板１０２内に、ＭＯＳトランジスタ１０４のＮ型ソース領域１３２が形成される。ドレインコンタクトアクティブエリア１１２の基板１０２内に、Ｎ型ドレインコンタクト領域１３４が形成される。ソース領域１３２及びドレインコンタクト領域１３４の平均ドーピング密度は、例えば、１×１０１９ｃｍ−３〜１×１０２２ｃｍ−３であってよい。ソース領域１３２及びドレインコンタクト領域１３４は、例えば、基板にリン酸やヒ素等のＮ型ドーパントをイオン注入し、その後、ソース／ドレインアニール処理を行ってＮ型ドーパントを活性化することにより、同時に形成することもできる。ソース／ドレインアニール処理は、例えば、基板１０２を１０ミリ秒〜５秒の間、１０００℃〜１１００℃の温度まで加熱するフラッシュ又はレーザアニールステップを含みうる。
【００２２】
ソース／チャネルアクティブエリア１１０におけるドレインドリフト領域１２４の平均ドーピング濃度は、ドレインコンタクトアクティブエリア１１２におけるドレインドリフト領域１２４の平均ドーピング濃度に比べて、少なくとも２５パーセント低い。ソース／チャネルアクティブエリア１１０におけるドレインドリフト領域１２４は、横方向ドーピングストリエーション１３６を有し、そのドーピング濃度は、横方向ドーピングストリエーション１３６間のドレインドリフト領域１２４の領域より少なくとも１５パーセント高い。横方向ドーピングストリエーション１３６は、ドレインドリフト領域１２４のためのイオン注入されたドーパントが、図１Ａのマスクフィンガー１１６によってブロックされた結果生じる。横方向ドーピングストリエーション１３６は、ソース／チャネルアクティブエリア１１０からドレインコンタクトアクティブエリア１１２へ、マスクフィンガー１１６の長さによって決定される横方向距離延びる。
【００２３】
フィールド酸化物がなく、ドレインコンタクトアクティブエリア１１２及びソース領域１３２上に図示されていない金属シリサイドを含む本実施例の変形例では、金属シリサイドをドレインコンタクトアクティブエリア１１２とゲート１３０との間の基板１０２の上面上からブロックするように、金属シリサイドを形成してもよい。例えば、金属シリサイドを形成する前に、ドレインコンタクトアクティブエリア１１２とゲート１３０との間の基板１０２の上に誘電体シリサイドブロック層を形成してもよい。
【００２４】
集積回路１００の動作中、ドレインコンタクト領域１３４にドレインバイアスを印加することでドレインドリフト領域１２４を空乏化させる。ドレインコンタクトアクティブエリア１１２における平均ドーピング濃度に比較して低い平均ドーピング濃度をゲート１３０下に有するようにドレインドリフト領域１２４を形成することは、ゲート下の平均ドーピング密度とドレインコンタクトアクティブエリアにおける平均ドーピング密度が実質的に等しいＭＯＳトランジスタに比べて、ＭＯＳトランジスタ１０４の低減された面積を有利に提供しうる。図１Ａのマスクフィンガー１１６を用いてゲート１３０の下で薄められたドーピングを有するように、ドレインドリフト領域１２４を形成することは、集積回路１００の製造コスト及び複雑性を有利に低減しうる。
【００２５】
ドレインコンタクトアクティブエリア１１２のより近くに図１Ａのマスクフィンガー１１６を形成することは、ＭＯＳトランジスタ１０４のＢＶＤＳＳ値を有利に改善しうる。ドレインコンタクトアクティブエリア１１２からより遠くにマスクフィンガー１１６を形成することは、ＭＯＳトランジスタ１０４のＢＶＤＩＩ値を有利に改善しうる。ドレインコンタクトアクティブエリア１１２に対するマスクフィンガー１１６の横方向の長さを調整することによって、ＢＶＤＳＳ値とＢＶＤＩＩ値の間の望ましいバランスを有利に取得することができる。
【００２６】
図２Ａ及び図２Ｂは、別の例示の実施形態に従って形成される拡張ドレインＭＯＳトランジスタを含む集積回路の製造の連続段階を示す。図２Ａを参照すると、図１Ａを参照して説明したように半導体基板２０２内及び上に集積回路２００が形成される。図１Ａを参照して説明したように、ＭＯＳトランジスタ２０４は、チャネル領域２０８を更に含むソース／チャネルアクティブエリア２１０、及びソース／チャネルアクティブエリア２１０とは反対側に配置されるドレインコンタクトアクティブエリア２１２を含む。
【００２７】
図１Ａを参照して説明したように、ドリフト領域をドーピングするためにイオン注入されるエリアを露出するように、マスクフィンガー２１６を備えたドリフト領域注入マスク２１４が基板２０２の上面の上に形成される。ドリフト領域イオン注入プロセスが実行されて、リン又はヒ素等のＮ型ドーパントがドリフト領域注入マスク２１４の露出されたエリアを通してイオン注入されて基板２０２内にドリフト注入層２２２を形成する。マスクフィンガー２１６は、注入されたドーパントをマスクフィンガー１１６直下の基板２０２からブロックする。
【００２８】
図２Ｂを参照すると、図１Ｂを参照して説明したように、集積回路２００にアニールプロセスが実行されて、図２Ａのドリフト注入層２２２内の注入されたドーパントを拡散させ、電気的に活性化させて、ＭＯＳトランジスタ２０４のＮ型ドレインドリフト領域２２４を形成する。この実施形態では、図２Ａのマスクフィンガー２１６間の注入された領域からのドーパントが横方向に拡散して、Ｐ型基板２０２によって横方向に分離されたＮ型横方向ドーピングストリエーション２２６を形成する。横方向ドーピングストリエーション２２６は、図２Ａのマスクフィンガー２１６の長さによって決定される横方向の長さ分、ソース／チャネルアクティブエリア２１０からドレインコンタクトアクティブエリア２１２に向かって延びる。隣接する横方向ドーピングストリエーション２２６間の基板２０２の横方向累積ドーピング濃度は、ｌ×ｌ０１２ｃｍ−２〜５×１０１２ｃｍ−２でありうる。隣接する横方向ドーピングストリエーション２２６間の基板２０２の横方向累積ドーピング濃度は、横方向ドーピングストリエーション２２６の１インスタンスの横方向エッジから、基板２０２を通り、横方向ドーピングストリエーション２２６の隣接インスタンスの横方向エッジへの水平線に沿った総合ドーピング濃度であり、この水平線は基板２０２の上面に平行であり、横方向ドーピングストリエーション２２６の横方向エッジに垂直である。
【００２９】
図１Ａを参照して説明したように、任意選択的なフィールド酸化物２０６を基板２０２内に形成してもよい。フィールド酸化物２０６は、チャネル領域２０８近傍にあるが、チャネル領域２０８から横方向に分離されている。ＭＯＳトランジスタ２０４は、ソース／チャネルアクティブエリア２１０におけるフィールド酸化物内に第１の開口を、及びソース／チャネルアクティブエリア２１０とは反対側に配置されるドレインコンタクトアクティブエリア２１２におけるフィールド酸化物２０６内に第２の開口を含む。
【００３０】
図１Ｂを参照して説明したように、チャネル領域２０８における基板２０２内にＭＯＳトランジスタ２０４のＰ型ボディ領域２２８が形成される。図１Ｂを参照して説明したように、チャネル領域２０８及びチャネル領域２０８に接するドレインドリフト領域２２４の一部の上の基板２０２の上に、ＭＯＳトランジスタ２０４のゲート誘電体層２３０が形成される。図１Ｂを参照して説明したように、ＭＯＳトランジスタ２０４のゲート２３２がゲート誘電体層２３０上に形成される。図１Ｂを参照して説明したように、ＭＯＳトランジスタ２０４のＮ型ソース領域２３４が、ドレインドリフト領域２２４とは反対側でゲート２３２近傍の基板２０２内に形成され、Ｎ型ドレインコンタクト領域２３６が、ドレインコンタクトアクティブエリア２１２内の基板２０２内に形成される。
【００３１】
ゲート２３２の下のドレインドリフト領域２２４の平均ドーピング濃度は、ドレインコンタクトアクティブエリア２１２におけるドレインドリフト領域２２４の平均ドーピング濃度より少なくとも２５パーセント低い。集積回路２００の動作中、ドレインコンタクト領域２３６にドレインバイアスを印加することによって、ドレインドリフト領域２２４を空乏化させ、横方向ドーピングストリエーション２２６間の基板２０２を空乏化させる。図１Ｂの実施形態を参照して説明した利点が本実施形態でも得られる。
【００３２】
フィールド酸化物がなく、ドレインコンタクトアクティブエリア２１２及びソース領域２３４上の図示されていない金属シリサイドを含む本実施形態の変形例では、図１Ｂを参照して説明したように、金属シリサイドをドレインコンタクトアクティブエリア２１２とゲート２３２との間の基板２０２の上面からブロックするように、金属シリサイドを形成してもよい。
【００３３】
図３Ａ及び図３Ｂは更に別の例示の実施形態により形成される拡張ドレインＭＯＳトランジスタを含む集積回路を示す。図３Ａを参照すると、図１Ａを参照して説明したように、基板３０２内又は上に集積回路３００が形成される。ＭＯＳトランジスタ３０４は、ソース／チャネルアクティブエリア３０８、及びドレインコンタクトアクティブエリア３１０を含む。
【００３４】
図１Ａを参照して説明したように、マスクフィンガー３１４を備えるドリフト領域注入マスク３１２が基板３０２の上に形成され、ドリフト領域注入マスク３１２は、図３Ａに点描パターンで示される。ドリフト領域注入マスク３１２は、図１Ａ及び図１Ｂ又は図２Ａ及び図２Ｂを参照して説明したようにドリフト領域を形成するためにＮ型ドーパントをイオン注入されるエリア３１６を露出させる。本実施形態では、イオン注入されたＮ型ドーパントの希薄比が、マスクフィンガー３１４のドレイン端部からマスクフィンガー３１４のチャネル端部へ向かって変動するように、マスクフィンガー３１４はテーパ状である。本明細書に記載するように希薄比を変動させることは、一定幅のマスクフィンガーを持つＭＯＳトランジスタに比べ、より小さい面積でＭＯＳトランジスタ３０４の形成を有利に可能にする。
【００３５】
本実施形態の１つの変形例では、図３Ａに示すように、マスクフィンガー３１４の第１のインスタンスの第１の幅３１８を、マスクフィンガー３１４の第２のインスタンスの第２の幅３２０より大きくしうる。同様に、図３Ａに示すように、マスクフィンガー３１４の第１のペア間の第１のスペース３２２を、マスクフィンガー３１４の第２のペア間の第２のスペース３２４より大きくしうる。
【００３６】
図３Ｂは、図１Ｂに関連して説明したような注入されたドーパントを活性化するアニール処理の後の集積回路を示す。イオン注入されたドーパントが図３Ａのマスクフィンガー３１４によってブロックされた結果、ドレインドリフト領域３２６はテーパ状の横方向ドーピングストリエーション３２８を有する。テーパ状の横方向ドーピングストリエーション３２８は、ドレインコンタクトアクティブエリア３１０により近い端部において、ソース／チャネルアクティブエリア３０８における端部より幅が広い。
【００３７】
図３Ａ及び図３Ｂに示す本実施形態の変形例では、図３Ｂに示すように、横方向ドーピングストリエーション３２８の第１のインスタンスの第１の幅３３０を、横方向ドーピングストリエーション３２８の第２のインスタンスの第２の幅３３２より、例えば少なくとも２５パーセント広くしうる。同様に、図３Ｂに示すように、横方向ドーピングストリエーション３２８の第１のペア間の第１の基板領域３３４を、横方向ドーピングストリエーション３２８の第２のペア間の第２の基板領域３３６より大きくしうる。横方向ドーピングストリエーション３２８の幅を変動させること、及び／又は隣接する横方向ドーピングストリエーション３２８の間の基板領域の幅を変動させることは、有利なこととして、イオン注入されたドーパントの希薄比のバランスを取ることが可能になり、そのため集積回路３００の動作中ドリフト領域のより均一な空乏化を提供するようにすることができる。
【００３８】
図４Ａ及び図４Ｂは、例示の実施形態に従って形成される複数の拡張ドレインＭＯＳトランジスタを含む集積回路の平面図である。図４Ａを参照すると、図１Ａを参照して説明したように基板４０２内又は上に集積回路４００が形成される。図１Ａを参照して説明したように、ドリフト領域注入マスク４０４を形成した後の集積回路４００が図４Ａに示され、明確にするために点描パターンで示す。図１Ａ及び図２Ａを参照して説明したように、ドリフト領域注入マスク４０４の露出されたエリアを通してＮ型ドーパントが注入されて、ＭＯＳトランジスタ内にドレインドリフト領域を形成する。
【００３９】
集積回路４００は、一実施形態に従って形成される第１のＭＯＳトランジスタ４０６を含む。図１Ａを参照して説明したように、ドリフト領域注入マスク４０４は、第１のＭＯＳトランジスタ４０６内にＮ型ドーパントの第１の希薄比を提供するように、第１のＭＯＳトランジスタ４０６内に第１の複数のマスクフィンガー４０８を含む。第１の複数のマスクフィンガー４０８は、第１のＭＯＳトランジスタ４０６のためのＢＶＤＳＳ値対ＢＶＤＩＩ値の第１の比を提供するよう、第１の長さを有する。
【００４０】
また、集積回路４００は、一実施形態に従って形成される第２のＭＯＳトランジスタ４１０を含んでもよい。ドリフト領域注入マスク４０４は、第２のＭＯＳトランジスタ４１０内にＮ型ドーパントの第２の希薄比を提供するように、第２のＭＯＳトランジスタ４１０内に第２の複数のマスクフィンガー４１２を含む。第２の希薄比が第１の希薄比より小さくなるように、第２の複数のマスクフィンガー４１２は、第１の複数のマスクフィンガー４０８より狭く、一方、第２の複数のマスクフィンガー４１２間のスペースは第１の複数のマスクフィンガー４０８間のスペースと実質的に等しい。
【００４１】
集積回路４００は、一実施形態に従って形成される第３のＭＯＳトランジスタ４１４を更に含んでもよい。ドリフト領域注入マスク４０４は、第３のＭＯＳトランジスタ４１４内にＮ型ドーパントの第３の希薄比を提供するように、第３のＭＯＳトランジスタ４１４内に第３の複数のマスクフィンガー４１６を含む。第３の希薄比が第１の希薄比より大きくなるように、第３の複数のマスクフィンガー４１６は、第１の複数のマスクフィンガー４０８と実質的に等しく、一方、第３の複数のマスクフィンガー４１６間のスペースは第１の複数のマスクフィンガー４０８間のスペースより狭い。
【００４２】
また、集積回路４００は、一実施形態に従って形成される第４のＭＯＳトランジスタ４１８を含んでもよい。ドリフト領域注入マスク４０４は、第４のＭＯＳトランジスタ４１８内に第２の長さを有する第４の複数のマスクフィンガー４２０を含み、第２の長さは、第１のＭＯＳトランジスタ４０６内の第１の複数のマスクフィンガー４０８の第１の長さより短い。第４の複数のマスクフィンガー４２０の第２の長さは、第４のＭＯＳトランジスタ４１８のためのＢＶＤＳＳ値対ＢＶＤＩＩ値の第２の比を提供し、この第２の比は、第１のＭＯＳトランジスタ４０６のためのＢＶＤＳＳ値対ＢＶＤＩＩ値の第１の比より小さい。
【００４３】
集積回路４００は、一実施形態に従って形成される第５のＭＯＳトランジスタ４２２を更に含んでもよい。ドリフト領域注入マスク４０４は、第５のＭＯＳトランジスタ４２２内に第３の長さを有する第５の複数のマスクフィンガー４２４を含み、第３の長さは、第１のＭＯＳトランジスタ内の第１の複数のマスクフィンガー４０８の第１の長さより長い。第５の複数のマスクフィンガー４２４の第３の長さは、第５のＭＯＳトランジスタ４２２のためのＢＶＤＳＳ値対ＢＶＤＩＩ値の第３の比を提供し、この第３の比は、第１のＭＯＳトランジスタ４０６のためのＢＶＤＳＳ値対ＢＶＤＩＩ値の第１の比より大きい。
【００４４】
また、集積回路４００は、第６のトランジスタのドレインドリフト層内のドーパントが薄められないように、ドリフト領域注入マスク４０４のマスクフィンガーのない第６のＭＯＳトランジスタ４２６を含んでもよい。
【００４５】
図４Ｂは、図１Ｂを参照して説明したようなアニール処理後の集積回路を示し、このアニール処理は、注入されたドーパントを活性化して、ＭＯＳトランジスタ内に、明確にするためにドットフィルで示す、ドレインドリフト領域を形成する。第１のＭＯＳトランジスタ４０６は、第１のドレインドリフト領域４２８内にＮ型ドーパントの第１の希薄比を提供する第１の複数の横方向ドーピングストリエーション４３０を備える、第１のドレインドリフト領域４２８を有する。第１の複数の横方向ドーピングストリエーション４３０は、第１のＭＯＳトランジスタ４０６のためのＢＶＤＳＳ値対ＢＶＤＩＩ値の第１の比を提供するように第１の長さを有する。
【００４６】
第２のＭＯＳトランジスタ４１０は、第２の複数の横方向ドーピングストリエーション４３４を備える第２のドレインドリフト領域４３２を有する。第２の複数の横方向ドーピングストリエーション４３４は、第２のドレインドリフト領域４３２内にＮ型ドーパントの第２の希薄比を提供する。第２の希薄比が第１の希薄比より、例えば、少なくとも２５パーセント、小さくなるように、第２の複数の横方向ドーピングストリエーション４３４は、幅が、第１の複数の横方向ドーピングストリエーション４３０と実質的に等しく、一方、第２の複数の横方向ドーピングストリエーション４３４間の基板領域は、第１の複数の横方向ドーピングストリエーション４３０間の基板領域より狭い。
【００４７】
第３のＭＯＳトランジスタ４１４は、第３の複数の横方向ドーピングストリエーション４３８を備える第３のドレインドリフト領域４３６を有し、第３の複数の横方向ドーピングストリエーション４３８は、第３のドレインドリフト領域４３６内にＮ型ドーパントの第３の希薄比を提供する。第３の希薄比が第１の希薄比より、例えば、少なくとも２５パーセント、大きくなるように、第３の複数の横方向ドーピングストリエーション４３８は、第１の複数の横方向ドーピングストリエーション４３０より狭く、一方、第３の複数の横方向ドーピングストリエーション４３８間の基板領域は、第１の複数の横方向ドーピングストリエーション４３０間の基板領域と実質的に等しい。
【００４８】
第４のＭＯＳトランジスタ４１８は、第４の複数の横方向ドーピングストリエーション４４２を備える第４のドレインドリフト領域４４０を有し、第４の複数の横方向ドーピングストリエーション４４２は第２の長さを有し、第２の長さは、第１のＭＯＳトランジスタ４０６内の第１の複数の横方向ドーピングストリエーション４３０の第１の長さより短い。第４の複数の横方向ドーピングストリエーション４４２の第２の長さは、第４のＭＯＳトランジスタ４１８のためのＢＶＤＳＳ値対ＢＶＤＩＩ値の第２の比を提供し、この第２の比は、第１のＭＯＳトランジスタ４０６のためのＢＶＤＳＳ値対ＢＶＤＩＩ値の第１の比より、少なくとも２０パーセント、小さい。
【００４９】
第５のＭＯＳトランジスタ４２２は、第５の複数の横方向ドーピングストリエーション４４６を備える第５のドレインドリフト領域４４４を有し、第５の複数の横方向ドーピングストリエーション４４６は第３の長さを有し、第３の長さは、第１のＭＯＳトランジスタ４０６内の第１の複数の横方向ドーピングストリエーション４３０の第１の長さより長い。第５の複数の横方向ドーピングストリエーション４４６の第３の長さは、第５のＭＯＳトランジスタ４２２のためのＢＶＤＳＳ値対ＢＶＤＩＩ値の第３の比を提供し、この第３の比は、第１のＭＯＳトランジスタ４０６のためのＢＶＤＳＳ値対ＢＶＤＩＩ値の第１の比より、少なくとも２０パーセント、大きい。
【００５０】
第６のＭＯＳトランジスタ４２６は、横方向ドーピングストリエーションのない第６のドレインドリフト領域４４８を有する。
【００５１】
なお、図３Ａ及びＢを参照して説明した実施形態の特徴は、第１のＭＯＳトランジスタ４０６から第５のＭＯＳトランジスタ４２２までのいずれにも適用しうる。１つのドリフト領域注入マスク４０４を用いて、第１のＭＯＳトランジスタ４０６から第５のＭＯＳトランジスタ４２２の任意の組合せを形成してトランジスタパラメータを調整することは、集積回路の製造コスト及び複雑性を有利に低減させることができる。
【００５２】
当業者にとっては本発明の特許請求の範囲内で他の多くの実施形態及び変形が可能であることが理解されるであろう。例示の実施形態の文脈で説明したような特徴又はステップのすべて又はその幾つかを有する例示の実施形態の文脈で説明した一つ又は複数の特徴又はステップの異なる組合せを有する実施形態も、本明細書に包含されることを意図している。
【図１Ａ】
2013532382.tif 000003
【図１Ｂ】
2013532382.tif 000004
【図２Ａ】
2013532382.tif 000005
【図２Ｂ】
2013532382.tif 000006
【図３Ａ】
2013532382.tif 000007
【図３Ｂ】
2013532382.tif 000008
【図４Ａ】
2013532382.tif 000009
【図４Ｂ】
2013532382.tif 000010
【国際調査報告】
2013532382.tif 000011
2013532382.tif 000012
2013532382.tif 000013
2013532382.tif 000014
2013532382.tif 000015
2013532382.tif 000016