(57)【要約】  ソース信号に比例する電力出力を供給する装置であって、相対位相差を有するキャリア波形で上部および下部電力ドライバを駆動して、それらで信号を変調し、および、実質的にゼロ電圧ゼロ電流スイッチング素子として動作する共振回路に結合し、各上部および下部変圧器のそれぞれに出力を供給する位相変調器を含む。変圧器に接続される同一の対称二次回路は、整流回路段と電気的に接続されている上部キャパシタと直列に接続されて、上部低域通過フィルタを形成するインダクタと、インダクタと整流回路段との間のノードに結合され、グランドへのリターンパスを提供する高速半導体スイッチとを含む。下部二次回路インダクタは上部インダクタと非常に密に結合（０．９９以上）し、並びに上部および下部出力要素の間に形成される出力は、レール電圧から絶縁され、双方向電流で平衡になる。
2013528351.tif 000002
【特許請求の範囲】
【請求項１】
ソース信号がソース周波数を有し、前記ソース信号に比例する電力出力を供給する装置であって、
実質的に同一のキャリア波形、キャリア周波数、およびデューティサイクルを有する、第１および第２のキャリア信号を生成するように構成される位相変調器であって、前記第１および第２のキャリア信号は相対位相差を有し、前記位相変調器は、さらに、前記ソース信号によって前記第１および第２のキャリア信号を変調し、および第１および第２の変調キャリア信号を出力するように構成される前記位相変調器と；
上部変圧器および下部変圧器であって、前記上部変圧器は上部変圧器一次巻線と上部変圧器二次巻線を有し、および前記下部変圧器は下部変圧器一次巻線と下部変圧器二次巻線を有し、前記上部および下部変圧器は実質的に電磁的にはお互いに同一であり、および前記装置の一次段と二次段との間を電気的に絶縁するように構成される前記上部変圧器および下部変圧器と；
前記第１の変調キャリア信号によって駆動され、および、ＤＣ供給源から電力を取り出し、電力変調キャリア信号を前記上部変圧器一次巻線へ出力するように構成される上部電力ドライバ回路であって、上部共振回路と動作可能に結合し、実質的にゼロ電圧ゼロ電流スイッチング素子として動作するように構成される前記上部電力ドライバ回路と；
前記第２の変調キャリア信号によって駆動され、および、ＤＣ供給源から電力を取り出し、電力変調キャリア信号を前記下部変圧器一次巻線へ出力するように構成される下部電力ドライバ回路であって、下部共振回路と動作可能に結合し、実質的にゼロ電圧ゼロ電流スイッチング素子として動作するように構成される前記下部電力ドライバ回路と；
前記上部変圧器二次巻線と電気的に結合する上部二次回路であって、前記上部二次回路の巻線は、上部キャパシタと直列に接続される上部インダクタと電気的に結合する上部整流回路段を有し、ソース周波数よりも大きく、および前記第１および第２のキャリア信号よりも小さいコーナー周波数を有する上部低域通過フィルタを形成し、前記上部低域通過フィルタはさらに前記ソース信号に比例する電圧を積分するように構成され、上部半導体スイッチはグランドおよび前記上部インダクタと前記上部整流回路段との間の第１のノードに結合し、および、高周波数電流のグランドへのリターンパスを提供するように構成され、上部出力要素は上部インダクタと上部キャパシタとの間の第２のノードに結合する前記上部二次回路と；
前記下部変圧器二次巻線に結合する下部二次回路であって、前記下部二次回路は下部キャパシタと直列に接続される下部インダクタと結合する下部整流回路段を含み、実質的に前記ソース周波数よりも大きく、および前記第１および第２のキャリア信号の周波数よりも小さいコーナー周波数を有するように構成される下部低域通過フィルタを形成し、前記下部低域通過フィルタはさらに前記ソース信号に比例する電圧を積分するように構成され、下部半導体スイッチは前記下部インダクタと前記下部整流回路段との間の第３のノードに結合し、および、高周波数電流のグランドへのリターンパスを提供するように構成され、下部出力要素は前記下部インダクタと前記下部キャパシタと間の第４のノードに結合する下部二次回路と；を含み、
前記上部および下部インダクタはお互いに磁気的に結合するように構成され、および前記上部および下部高速半導体スイッチは、前記上部および下部インダクタによって生成される磁界の中に物理的に配置されるように構成され、前記上部高速半導体スイッチおよび前記下部高速半導体スイッチの両方が実質的にゼロ電圧ゼロ電流スイッチング素子として動作するように構成され、前記上部および下部変圧器の二次側のいずれか１つの正の電圧が増加するように制御されると、前記上部および下部高速半導体スイッチは実質的に相補的なタイミングで導通するように構成され、および上部および下部出力要素の出力端子では完全に平衡した差動出力信号が生成される装置。
【請求項２】
請求項１に記載の装置において、
前記上部および下部変圧器のコイル巻線比は実質的に同一である装置。
【請求項３】
請求項１に記載の装置において、
前記上部および下部変圧器のコイル巻線比は、所望の出力電圧範囲を達成するように構成されている装置。
【請求項４】
請求項３に記載の装置において、
出力は完全な差動出力であるように構成され、およびコイル巻線比は完全に平衡した差動出力で所望のインピーダンスに整合するようにさらに構成される装置。
【請求項５】
請求項４に記載の装置において、
相対位相差は所望の出力電圧範囲を達成するように調節されるとともに、完全に平衡した差動出力で所望のインピーダンスを維持する装置。
【請求項６】
請求項１に記載の装置において、
前記上部および下部変圧器のコイル巻線比は、完全に平衡した差動出力で所望のインピーダンスに整合するように構成される装置。
【請求項７】
請求項１に記載の装置において、
前記位相変調器によって生成される前記第１および第２のキャリア信号のデューティサイクルは固定されている装置。
【請求項８】
請求項１に記載の装置において、
前記ソース信号は２０ｋＨｚ未満の周波数であるデータ信号を含み、前記位相変調器は２０ｋＨｚの２倍以上の基本周波数で動作するように構成される装置。
【請求項９】
請求項１に記載の装置において、
前記上部および下部インダクタは、両方とも同一のコアに巻かれている装置。
【請求項１０】
請求項９に記載の装置において、
前記コアはＥコアである装置。
【請求項１１】
請求項９に記載の装置において、
前記コアはトロイダルである装置。
【請求項１２】
請求項１に記載の装置において、
前記上部電力ドライバに結合した上部電流検出回路であって、前記上部電力ドライバの電流出力を測定し、および過電流を保護するために前記位相変調器にフィードバックを提供する前記上部電流検出回路をさらに含む装置。
【請求項１３】
請求項１２に記載の装置において、
前記下部電力ドライバに結合した下部電流検出回路であって、前記下部電力ドライバの電流出力を測定し、および過電流を保護するために前記位相変調器にフィードバックを提供する前記下部電流検出回路をさらに含む装置。
【請求項１４】
請求項１に記載の装置において、
完全に平衡した差動出力と前記位相変調器との間に結合するエラー訂正回路であって、歪みを低減し、および平衡を補正するように構成される前記エラー訂正回路をさらに含む装置。
【請求項１５】
請求項１４に記載の装置において、
力率訂正回路と、前記エラー訂正回路と前記力率補正回路との間に結合される減衰制御回路をさらに含み、前記力率補正回路によってＤＣレール電圧出力を調節するように構成される装置。
【請求項１６】
（削除）
【請求項１７】
請求項１に記載の装置において、
前記上部および下部整流回路段はそれぞれ、前記上部および下部二次回路の前記第１および第２のキャリア信号のキャリア周波数を２倍にするように構成される装置。
【請求項１８】
請求項１７に記載の装置において、
前記上部および下部整流回路段は複数のディスクリートダイオードを使用して形成される装置。
【請求項１９】
（削除）
【請求項２０】
請求項１８に記載の装置において、
出力は、前記上部および下部高速半導体スイッチとお互いに密接に結合している前記上部および下部インダクタとの相互作用によって、双方向に流れる電流を導くように構成される装置。
【請求項２１】
第１および第２の一次巻線および第１および第２の二次巻線を有する第１および第２の変圧器回路と；
ソース信号を受信し、シフト可能な相対位相差を有する第１および第２の変調キャリア信号を出力するように構成される位相変調器回路と、前記位相変調器に結合し、前記第１および第２の変調キャリア信号を受信し、さらにそれぞれが前記第１および第２の変圧器回路の第１および第２の一次巻線にそれぞれ結合される第１および第２の共振回路を含む一次回路と； 
第１および第２の変圧器の第１の巻線および第２の巻線のそれぞれに結合する第１および第２の二次回路であって、前記第１および第２の二次回路のそれぞれは、整流回路段およびキャパシタおよびインダクタから形成される低域通過フィルタを含み、並びに、実質的に前記ソース信号の周波数よりも大きく、および前記第１および第２の変調キャリア信号周波数よりも小さいコーナー周波数を有するように構成され、さらに前記第１および第２の二次回路のそれぞれはグラウンドへのリターンパスを提供するように構成される第１および第２のスイッチを含み、前記第１および第２の二次回路の各低域通過フィルタのインダクタはお互いに磁気的に結合するように構成され、および第１および第２のスイッチは、磁気的に結合したインダクタによって生成される磁界の中に物理的に配置されるように構成されるので、前記第１および第２のスイッチが実質的にゼロ電圧ゼロ電流スイッチング素子として動作して実質的に相補的なタイミングで電流を流し、および、前記低域通過フィルタで形成される出力端子で完全に平衡した差動出力信号を生成する前記第１および第２の二次回路を含む回路。
【請求項２２】
請求項２１に記載の回路において、
前記低域通過フィルタのインダクタは共通のコアの周りで巻かれ、および少なくとも０．９９の結合係数を有し、前記低域通過フィルタのインダクタによって生成される磁界は前記第１および第２のスイッチの内部ボディダイオードのターンオンを補助する回路。
【請求項２３】
請求項２２に記載の回路において、
低域通過フィルタのインダクタは前記コアの平行な脚部の周りに巻かれ、および前記低域通過フィルタのインダクタのインダクタンスは実質的に同一である回路。
【請求項２４】
請求項２１に記載の回路において、
前記第１および第２のスイッチは、前記低域通過フィルタのインダクタと前記第１の二次回路の整流回路段の間の第１のノードとグラウンド間で、および前記低域通過フィルタのインダクタと前記第２の二次回路の整流回路段の間の第２のノードとグラウンド間で、それぞれ双方向に流れる高周波数電流を提供するように構成される回路。
【請求項２５】
請求項２１に記載の回路において、
さらに、前記位相変調器回路に結合される第１および第２の電力ドライバ回路は、前記第１および第２の変調キャリア信号をそれぞれ受信し、および前記第１および第２の変圧器回路のそれぞれの第１および第２の一次巻線に結合する各出力を有する回路。
【請求項２６】
請求項２１に記載の回路において、
前記位相変調器は、１度から８９度の範囲でお互いに位相がずれる、実質的に同様の交流信号である、前記第１および第２の変調キャリア信号を出力するように構成され、並びに、１度から８９度の相対位相差によって完全に平衡した差動出力信号に最大電圧利得を生じ、および４５度相対位相差では出力信号に出力電圧を実質的に生じない回路。
【請求項２７】
請求項２１に記載の回路において、
前記位相変調器回路に結合する出力を有するソース信号発生器をさらに含み、前記ソース信号発生器は正弦波信号の前記ソース信号を生成するように構成される回路。
【請求項２８】
請求項２７に記載の回路において、
第１および第２の電力ドライバ回路に結合する第１および第２の電流検出回路をさらに含み、前記第１および第２の電流検出回路のそれぞれは、前記位相変調器へのフィードバックループを提供し、さらに前記第１および第２の電流検出回路によって提供される前記フィードバックループに応答して、過電流保護を実施するように構成される回路。
【請求項２９】
請求項２７に記載の回路において、
入力として前記差動出力信号を受信し、並びに、歪みを低減し、および平衡を補正するフィードバックループを提供するために、前記位相変調器回路に結合する出力を有する出力エラー訂正回路さらに含む回路。
【請求項３０】
請求項２９に記載の回路において、
前記エラー訂正回路の出力に結合し、並びに、前記位相変調器回路および前記第１および第２の電力ドライバ回路に結合する、力率補正回路に結合する出力を有する減衰制御回路を含み、前記減衰制御回路は前記エラー訂正回路からエラー信号を受信し、および前記力率補正回路の出力で電圧を調節するために減衰係数を制御する回路。
【請求項３１】
ソース信号に比例する電力を出力するように構成される回路であって、前記ソース信号はソース周波数を有する回路、を含むシステムにおいて、前記電力を出力する回路は、
前記ソース信号を受信し、および、第１および第２の電力ドライバ回路を駆動する第１および第２の変調キャリア信号を出力し、さらに、前記第１および第２の電力ドライバ回路のそれぞれが、第１および第２の各変圧器回路の第１および第２の一次巻線にそれぞれ結合されるように構成される位相変調器と； 
前記第１および第２の各変圧器回路の第１および第２の二次巻線にそれぞれ結合される第１および第２の整流回路段と；
前記第１および第２の各整流回路段に結合する第１および第２の低域通過フィルタであって、前記第１および第２の低域通過フィルタのそれぞれはキャパシタに直列に結合するインダクタを有し、および、実質的にソース信号の周波数よりも大きく、および第１および第２の変調キャリア信号周波数よりも小さいコーナー周波数を有するように構成される前記第１および第２の低域通過フィルタと；
前記第１および第２の低域通過フィルタのインダクタと各前記第１および第２の整流回路段の間のそれぞれの接点に結合し、グランドへのパスを提供する第１および第２のスイッチであって、前記第１および第２のスイッチは前記第１および第２の変圧器の前記第１および第２の各二次巻線に結合する制御端子を有し、交互に相補的なタイミングで前記低域通過フィルタの出力端子へ電流を流して完全に平衡した差動出力信号を提供し、前記第１および第２のスイッチは、前記第１および第２の低域通過フィルタの第１および第２のインダクタによって生成される磁界の中に物理的に配置されるように構成されるので、前記第１および第２のスイッチが実質的にゼロ電圧ゼロ電流スイッチング素子として動作するように構成される前記第１および第２のスイッチとを含み、
前記位相変調器回路は前記第１および第２の変調キャリア信号の間に、差動出力信号のゲインを調節するようにシフトできる相対位相差を提供するように構成されるシステム。
【請求項３２】
請求項３１に記載のシステムにおいて、
前記電力を出力する回路は、前記位相変調器回路と、前記第１および第２の変圧器回路の各前記第１および第２の一次巻線との間に結合する、第１および第２の共振回路のそれぞれへ直列に結合する第１および第２の電力ドライバ回路を含むシステム。
【請求項３３】
請求項３２に記載のシステムにおいて、
前記第１および第２の低域通過フィルタの前記第１および第２のインダクタは同一のコアの周囲に巻かれ、０．９９以上の磁気結合係数を得るシステム。
【請求項３４】
請求項３１に記載のシステムにおいて、
前記位相変調器回路は前記第１および第２の変調キャリア信号間の前記相対位相差を、１度から８９度を含む範囲でシフトするように構成され、電力を出力する回路は前記第１および第２の変調キャリア信号間の前記相対位相差が１度および８９度で、差動出力信号の最大ゲインを得るように構成され、および前記第１および第２の変調キャリア信号間の前記相対位相差が４５度で差動出力信号に電圧を出力させないように構成されるシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に電力変換システムに関し、特に、高効率一段インバータまたは増幅器に関する。
【背景技術】
【０００２】
本発明は、一般的に、電源供給回路を対象にし、一実施形態では、超高効率な一段電力供給器すなわち電力増幅器を対象にする。
【発明の概要】
【課題を解決するための手段】
【０００３】
本発明の一態様によれば、ソース信号に比例する電力出力を生成する装置が提供される。装置は、順繰りに、上部および下部変圧器を駆動する、上部および下部電力ドライバを制御する位相変調器を含む。上部および下部変圧器は入力電圧から出力を少なくとも電気的に絶縁するように機能し、および、交流巻線比によって出力のゲインまたはインピーダンス整合または両方を提供するように使用されてもよい。さらに、本発明では、上部および下部電力ドライバに対するキャリア信号間の位相差は、出力電圧を「微調整（ｆｉｎｅ  ｔｕｎｅ）」するために使用できる。さらに、位相変調器は、好ましくは、あらかじめ定められた固定デューティサイクルを有するキャリアを使用するので、変調の複雑性および余分な回路を避けることができる。さらに、本発明の位相シフト電力変換は、通常、特に最近の電力増幅技術と比較して、いかなるクロスオーバ歪みも生成しない。
【０００４】
これらの上部および下部変圧器のそれぞれの二次側の回路は実質的に対称であり、および、整流回路段を含み、該整流回路段はキャパシタと直列に接続されているインダクタに電気的に接続され、低域通過フィルタ（実質的にソース信号の周波数よりも大きく、および位相変調器によって生成されるキャリアの周波数よりも小さいコーナー周波数を有する）を形成し、さらにソース信号を積分するように機能する。二次回路は、インダクタと整流回路段との間の、電気的接点に電気的に接続されている半導体スイッチをも含み、高周波数電流のグランドへのリターンパスを提供する。これらの半導体スイッチを使用することによって、出力で双方向電流が流れることが可能になる。
【０００５】
上部および下部二次回路に関するインダクタは、お互いに密接に結合している（すなわち、０．９９以上）。好ましい実施形態では、上部および下部インダクタは、両方とも、例えば、Ｅコアまたはトロイダルであってもよい同一のコアに巻かれている。さらに、半導体スイッチは、好ましくは上部および下部インダクタによって生成される磁界の中に物理的に配置されるので、これらの半導体スイッチも実質的にゼロ電圧、ゼロ電流スイッチング素子として動作する。さらに、半導体スイッチと結合するインダクタを使用するので、回路は双方向にエネルギーを循環させることができる。
【０００６】
いくつかの実施形態では、装置は、位相変調器に過電流を保護するためのフィードバックを提供するように、上部および下部電力ドライバの電流出力を測定する、動作可能に接続される電流検出回路を含む。
【０００７】
他の実施形態では、装置は、完全に平衡した差動出力と位相変調器間に動作可能に接続されるエラー訂正回路をさらに含むので、歪みを低減し、および平衡を補正することができる。力率補正回路を含むある実施形態では、減衰制御回路はエラー訂正回路間に動作可能に接続できるので、該力率補正回路は力率補正回路によってＤＣレール電圧出力を調節する。
【０００８】
上記の内容からわかるように、本発明の他の態様では、すべての（装置の一次側および二次側の両方の）スイッチング素子は、実質的にゼロ電圧ゼロ電流スイッチング素子として動作する。この「ソフト（ｓｏｆｔ）」スイッチングは、非常に効率的であるばかりではなく、ＥＭＣノイズをも低減する。さらに、本発明の回路は、別の電力供給およびスイッチング電力増幅段を必要としないので、追加の部品コストが発生せず、および追加の空間を必要としない。さらに、変圧器の二次側に要求される高電圧ＤＣソースが存在しないので、開示された形態では過電圧状態の危険性がない。また、本発明は２つのスイッチング変圧器と二次側で対称な回路を使用するので、上部および下部二次回路の出力間で、完全に平衡した差動出力を生成する。
【０００９】
本発明の種々の実施形態を、添付の図を参照して、例としてのみこれから説明する。
【図面の簡単な説明】
【００１０】
【図１Ａ】本発明によるシステムの１つの実施形態を示す。
【図１Ｂ】本発明で使用される結合インダクタの１つの実施形態を示す。
【図１Ｃ】本発明で使用される結合インダクタの１つの実施形態を示す。
【図２】本発明による一段の高効率ＤＣ−ＡＣインバータの１つの実施形態を示す。
【図３】本発明による一段の高効率増幅器の１つの実施形態を示す。
【図４】図１Ａの回路の１つの特定の実装のＬＴスパイスＩＶソフトウェアモデリングによって生成される、出力端での電圧波形および電流波形を示す。
【図５】図１Ａの回路の１つの特定の実装のＬＴスパイスＩＶソフトウェアモデリングによって生成される、ゼロ電圧スイッチングおよびゼロ電流スイッチングとしてＬ２を通過する電流波形を示す。
【図６】ＬＴスパイスＩＶソフトウェアで生成される、図１Ａの回路の１つの特定の実装のさまざまなノードでの電圧波形を示す。
【発明を実施するための形態】
【００１１】
本発明の一態様によれば、インバータ、コンバータ、増幅器、モータドライバ、および同種のものを含むさまざまなデバイスに利用するための新規な電力コンバータ設計技術、並びにシステムが提供される。一般的に、システムはソースから信号を受信して、２つの実質的に同様の（好ましくは同一の）、周期的交流信号が該信号の周波数よりも実質的に大きい基本周波数または高周波数信号で分離して変調されるように動作する。従って、高周波数信号のそれぞれはキャリアとして機能する。これらのキャリア信号の位相は、お互いに対してシフトし（例えば、１°から８９°の間）、二次側の出力間にいくらかのゲインを供給する。以下でさらに論じるように、総回路出力は、これらの信号間の位相差に基づく。
【００１２】
２つの変調高周波数信号のそれぞれは、実質的にゼロ電圧スイッチングおよびゼロ電流スイッチングに必要な電気条件を確立する、一次側の各共振回路に供給される。次に各信号は、それぞれの変圧器の一次巻線に供給される。変圧器によって絶縁され、および、ゲインを得るための実装に使用されてもよい（すなわち、ステップアップ変圧器またはステップダウン変圧器）。従って、２つの変調高周波数信号は、二次回路に結合する。
【００１３】
二次回路出力は実質的に対称であり、二次回路の２つの出力は、完全に平衡した差動出力信号のために使用される。二次側のダイオードは、各変圧器の二次巻線の両端から回路出力へ流れる順方向の電流だけを供給する、ほとんですべてのサイクルで電流の流れを確保する。ダイオードは、正パルスおよび負パルスの両方を正パルスへ変換する。その結果、キャリア周波数は二次回路で２倍になる。当業者には明らかなように、変圧器の二次出力のこの整流回路段を形成するために、他の回路または半導体要素、若しくはその両方が、ダイオードの代わりに使用されてもよい。２つの低域通過フィルタ回路（図１ＡのＬ５／Ｃ１およびＬ１０／Ｃ２など）が、出力ポートのそれぞれの側に形成される。キャパシタンス値（Ｃ１およびＣ２）およびインダクタンス値（Ｌ５およびＬ１０）は、予想される出力信号の周波数を充分に越える（限定されないが、少なくとも一桁を超える）コーナー周波数（これらのキャパシタ−インダクタ回路を、関連する低域通過フィルタとして機能させる）を与えるように選択される。これらのキャパシタ−インダクタペア（Ｌ５／Ｃ１およびＬ１０／Ｃ２）は、回路出力間の信号源１０４に比例する電圧を積分するように機能する。低域通過フィルタに使用されるインダクタＬ５およびＬ１０は磁気的に非常に密に結合しているが、電気的には結合していない。好ましくは、インダクタＬ５およびＬ１０の結合係数は０．９９よりも大きく、および（好ましくは非常にきつく）同一の物理コアの周りに巻かれている。これらのインダクタの強い結合および形態によって、回路の出力間で双方向に電流が流れることを実質的に排除するように機能する。
【００１４】
さらに、インダクタＬ５およびＬ１０の動作によって確立される磁界によって、高速半導体スイッチの内部ボディダイオードのターンオンが補助される。ＦＥＴ領域で「オフ」から「オン」にスイッチングする場合に固有の慣性を最小限にすることによって、半導体スイッチのハードスイッチング損失および関連する電力損失を実質的に避けることが可能になる。これによって、特にクロスオーバポイントで電気回路がさらに効率的になる。その結果、図１ＡのＭ１およびＭ２などの半導体スイッチは、実質的にゼロ電圧スイッチング素子として動作する。好ましくは、半導体スイッチＭ１およびＭ２はｎＭＯＦＥＴなどの高速スイッチである。しかしながら、同一の動作は、例えば、ＩＧＢＴプラス追加のダイオードなどの所望の速度で動作することができる半導体スイッチを使用することで達成できる。
【００１５】
従って、以下の説明から明らかになるように、この設計技術によって、既存のシステムよりも著しくコストを削減し、およびスペースを節約できるばかりではなく、実質的に効率を向上させることができる。
【００１６】
図１Ａは、本発明によるシステム１００の１つの実施形態を示す。この実施形態では、システム１００は、一次段と二次段を含む。図１Ａの一次段では、システム１００は、ＤＣ入力１０２、信号源１０４、位相変調器１０６、２つの電力ドライバ１０８および１１０、２つの共振回路１１２および１１６、並びに、２つのスイッチング変圧器１１４および１１８の一次コイルを含む。
【００１７】
［００２８］図１Ａの二次段では、システム１００は、２つのスイッチング変圧器１１４および１１８の２つの二次コイルＬ３／Ｌ４および２つの二次コイルＬ８／Ｌ９をそれぞれ含み、これらの二次コイルＬ３／Ｌ４およびＬ８／Ｌ９のそれぞれは、ダイオードを介して、それぞれの整流器段と低域通過フィルタとの間の電気接続点である、第１のノード（「ノードＡ」）または第３のノード（「ノードＢ」）のいずれか一方に電気的に結合され、および次にディスクリートインダクタ−キャパシタペアによって形成される低域通過フィルタ（すなわち、インダクタ−キャパシタペアＬ５／Ｃ１およびＬ１０／Ｃ２）に入る。ディスクリートインダクタ−キャパシタペアＬ５／Ｃ１およびＬ１０／Ｃ２のそれぞれのために選択される公称値によって、低域通過フィルタのカットオフ、またはキャリアの高次基本周波数未満のコーナー周波数であって、好ましくは該信号の周波数を十分に越える周波数を提供する。これらの低域通過フィルタは、高周波数をフィルタリングし、ソース１０４からの信号を通過させると同時に、実質的にキャリア信号を除去する。一般的に、キャパシタＣ１およびＣ２は、この接続形態では、電流の小さなリップルだけをグランドに流す。
【００１８】
図１Ａ−図１Ｃの回路では、インダクタＬ５およびＬ１０は、高結合係数を達成するために、好ましくは同一のコアの平行な足部の周りに固く巻かれ、結合係数は好ましくは０．９９よりも大きい。この設計によって、Ｌ５およびＬ１０は共に、図１Ａの二次回路に、実質的に完全なエネルギーの流れを提供する。図１Ｂおよび図１Ｃに図示されるように、コアはトロイダルコアまたはＥコアであってもよく、コア形状がこれに限定されるわけではないが、Ｅコアタイプが現在は好ましい。コアは、電力インダクタを形成するために、フェライト、粉末鉄または他のいずれかの材料から作成されてもよい。好ましくは、Ｌ５およびＬ１０のインダクタンスは実質的に同一であって、２０マイクロヘンリーから５０マイクロヘンリーの範囲である。
【００１９】
上部インダクタＬ５と上部キャパシタＣ１との電気接続点は、第２のノードを形成し、第２のノードは２つの出力端子の第１の出力端子であり、および下部インダクタＬ１０と対応する下部キャパシタＣ２との電気接続点は、第４のノードを形成し、第４のノードは２つの出力端子の第２の出力端子である。回路の差動出力信号は、これらの２つの出力端子の間の出力である。
【００２０】
図１Ａの二次段は、好ましくは高速ｎ型ＭＯＳＦＥＴ（図に示すように）である半導体スイッチＭ１およびＭ２を含む。
【００２１】
当業者には明らかなように、半導体スイッチＭ１およびＭ２は高速ＩＧＢＴ（当業者には明らかなように、本明細書で前述された追加のダイオードを含む）または高速スイッチングができる他のいずれかの半導体スイッチを使用しても実装できる。半導体スイッチＭ１およびＭ２のそれぞれのゲートは、Ｒｓｍａｌｌおよびダイオードを介して、二次変圧器コイルＬ３およびＬ４またはＬ８およびＬ９の最後の巻線にそれぞれ接続される。
【００２２】
トランジスタＭ１およびＭ２は、動作中に、ノードＡおよびノードＢからグランドへの双方向高周波数電流の流れを提供する。好ましい実施形態では、Ｒは１００ｋオームのオーダであり、一方Ｒｓｍａｌｌは１０オームのオーダである。トランジスタＭ１／Ｍ２回路は、いつでもトランジスタＭ１またはＭ２のどちらかが導通しているように構成されるが、好ましくは同時には導通しない。
【００２３】
ＤＣ入力は、バッテリ、交流電流（ＡＣ）をＤＣへ変換するハーフブリッジまたはフルブリッジ整流回路（ＡＣ／ＤＣコンバータともしばしば称する）、または同種のものなどの、いずれかのＤＣソースによって供給できる。ＤＣ電圧の振幅は、システム１００にとって対象となる用途に基づいて選択される設計事項であるが、通常は、ＤＣ電圧は数百ボルトのオーダで想定され得る。
【００２４】
信号源入力１０４での信号入力は、システム１００が利用される用途によって異なる、いずれかの種類の信号であってもよい。
【００２５】
たとえば、システム１００がＤＣ−ＡＣインバータの一部として利用されるべき実施形態の１つでは、信号源は、正弦波発生器によって生成されてもよい。一方で、システム１００が電力増幅器の一部として利用されるべき実施形態の１つでは、信号源は、システム１００によって増幅されるべき音声信号から成っていてもよい（通常４０２０Ｈｚから２０ｋＨｚの範囲が想定される）。言うまでもなく、他の信号がシステム１００に利用されてもよい；しかしながら、これらの信号は、好ましくはキャリア信号の基本周波数よりも少なくとも一桁小さい基本周波数を有する。
【００２６】
位相変調器１０６は交流の周期的信号を生成し（本明細書ではキャリア信号またはキャリアとも称する）、それは、それぞれの電力ドライバのハイ出力端子を示す電力ドライバ出力１０８ａおよび１１０ａ、およびそれぞれがロ−出力端子を示す出力１０８ｂおよび１１０ｂと実質的に同一のデューティサイクルおよび周波数を有する。それぞれの電力ドライバは、それぞれの電力ドライバ１０８、１１０によって生成される信号の最大振幅電圧を制御するために使用される、位相変調器によって駆動される。１つの好ましい実施形態では、それぞれの電力ドライバ１０８、１１０は位相変調器１０６によって駆動され、５０％デューティサイクルを有する矩形波を生成する。位相変調器１０６によって生成される信号の基本周波数は回路が利用されるべき用途に基づいて異なり、および信号の周波数源よりも好ましくは少なくとも一桁大きい。
【００２７】
例えば、信号源の周波数が６０Ｈｚである実施形態の１つでは、電力ドライバ１０８および１１０によって生成される信号の周波数は少なくとも６００Ｈｚ、好ましくは１ｋＨｚを越えることが望まれる。同様に、信号源が音声信号である実施形態の１つでは一通常２０Ｈｚから２０ｋＨｚの範囲であることが理解される一位相変調器１０６によって生成されるキャリア信号の周波数は少なくとも２００ｋＨｚ、一層好ましくは４００ｋＨｚから１ＭＨｚの範囲であることが望まれる。
【００２８】
位相変調器１０６によるキャリア信号出力に高周波数範囲を利用することによって、多くの利点が発生する。第１に、キャリア周波数と信号源の周波数との間を十分に分離できるので、電力周波数またはキャリア周波数を出力１２０でフィルタによって除去させることができる。第２に、高キャリア周波数によって小さい変圧器１１４および１１８を使用することが可能になり、従ってさらにシステム１００のコストを下げ、重量を軽くし、および物理的に小型化できる。
【００２９】
矩形波ドライバは当該技術分野において公知であり、および、いずれの種類の矩形波ドライバが使用されてもよいことが想定されている。たとえば、それぞれの電力ドライバは、ＭＯＳＦＥＴ（あるいは他の電界効果トランジスタ）を利用するプッシュプル回路、フルブリッジ回路、ハーフブリッジ回路、または同種のものであってもよい。さらにもう一つの実施形態では、それぞれの位相変調器１０６が、実質的に同一のデューティサイクルおよび同一の基本周波数で実質的に同一の周期信号を生成する限り、電力ドライバ１０８および１１０は他のタイプの周期信号（矩形波に限定されるわけではない）を生成するように構成されてもよい。
【００３０】
位相変調器１０６は、信号源１０４を受信し、第１および第２のキャリア信号を生成し、並びに、位相変調およびキャリア信号間の相対位相を制御するように構成される。一つの実施形態では、位相変調器１０６は、好ましくは、あらかじめ定められたレートで信号源１０４をサンプルする、デジタル信号プロセッサ（ＤＳＰ）で形成されるデジタル位相変調器である。システム構成要素に使用されるいかなる周波数とも関係していない限り、いかなるサンプリングレートが使用されてもよいが、入力信号１０４の歪みを低減するために高サンプリングレートが好ましい。他の実施形態では、アナログ位相変調器が代わりに使用されてもよい。図１Ａの実施形態では、位相変調器１０６はＤＣ信号から電源が供給されるように図示されてもいるが、別個の電源が提供されることが考慮されてもよい。
【００３１】
それぞれのスイッチング変圧器１１４、１１８は、それぞれの電力ドライバ１０８、１１０に動作可能に接続されている一次巻線Ｌ１、Ｌ６、および二次のフォワードバイアス整流回路段に動作可能に接続されている二次巻線Ｌ３／Ｌ４、Ｌ８／Ｌ９を好ましくは含む。これらの変圧器１１４、１１８は供給電圧源から回路出力１２０を電気的に絶縁し、および、出力１２０で、いかなる過電圧状態の可能性をも実質的に排除する。２つの分離された変圧器１１４、１１８を利用することによって、回路によって完全に平衡した差動出力も達成できる。当業者であれば理解できるであろうが、とりわけ、外部ノイズに対する感受性を低減するとともに長いケーブルを使用できるようにするために、平衡出力が望まれる。これは、特に音声用途および非常に長い電力供給ラインで有利である。
【００３２】
図１Ａでは、変圧器１１４、１１８の一次巻線および二次巻線は、同一の数の巻線を使用するように図示される。しかしながら、変圧器１１４、１１８がステップアップまたはステップダウン変圧器であることも想定され、その場合には一次巻線および二次巻線の巻線回数は異なる。変圧器１１４、１１８の巻線回数を変更することによって、出力１２０での信号ゲイン量を増加させることができ、または、出力１２０で所望の電圧範囲を得るために信号ゲイン量を減少させることができ、および、所望される場合には出力インピーダンスを整合させることができる。完全に絶縁するために、３０００ＶＡＣを越えるまでの絶縁電圧を十分に提供できることが想定されるように、各スイッチング変圧器１１４、１１８の一次巻線と二次巻線は最小の物理的距離で分離されることが望まれる。一つの実施形態では、変圧器１１４、１１８はフェライトコアを利用してもよいが、これに限定されるわけではないが、空芯を含む他のコアが使用されてもよい。変圧器の内部浮遊要素がノイズをフィルタリングするために使用できることも想定される。
【００３３】
システム１００の動作が以下で説明される。位相変調器１０６は、お互いに１°〜８９°の範囲で位相がずれ、ＤＣ電力供給に応じた振幅を有する、２つの実質的に同様の交流信号を生成する。図１Ａの１°〜８９°の相対位相差回路では、最大電圧利得を得る（変圧器で生成されるいかなるゲインも除いて）が、４５°位相差では回路出力１２０で実質的に出力電圧を生じない。これは該出力が２つのノードによって生成される平衡出力だからであり、平衡出力のそれぞれの電圧が、二次側で実質的に対称な２つの回路のそれぞれの１つの電圧を含むからである。このように、位相変調器１０６によって生成されるキャリアの周期サイクルのいずれの時点においても、２つのノード間の電圧差は出力電圧（すなわち信号）を形成する。したがって、位相変調器１０６によって生成されるキャリア間の一次側の位相差が４５°である場合−−図１Ａの二次側で周波数が二倍にされるので−−集合的に回路出力１２０を形成するノード上の信号間の周期サイクルのどのポイントでも電圧差がない。従って、位相変調器１０６でキャリア波間の相対位相シフトを制御し、したがって、位相シフトに比例する、出力端子１２０間のゲインを制御する一つ以上の制御信号（図示せず）が供給される。従って、位相変調器１０６の出力の位相シフトを連続的にまたは周期的に調節することによって、信号源１０４に比例する出力信号を生成できる。出力信号１２０の電圧範囲は、ＤＣ入力レベルを変化させ、または、上述のように、スイッチング変圧器１１４および１１８の一次巻線および二次巻線間の巻線比を変化させることによって調整できる。さらに、位相変調器１０６によって受信される信号源１０４のいずれの信号も、信号源１０４に応じてキャリア波を変調する。
【００３４】
上述の回路設計は、外部電源を十分に増幅すること、ＤＣ信号からＡＣ信号への変換、モータ駆動、または同種のものに利用することが可能である。出力信号のゲインを制御するために位相シフトを使用することによっても多くの利点がある。例えば、これによってシステムで高効率電力変換が可能になる。スイッチングトランジスタを利用する、現代の多くの電力増幅回路に共通に存在するクロスオーバ歪みを実質的に除去する。ソフト信号クリッピングおよび音声信号ゲイン圧縮も、位相変調器の位相シフト範囲を制限することによって達成することが可能になる。最も重要なことは、本発明は、少なくとも従来技術クラスＤ増幅構造では達成不可能であった、実質的にゼロ電圧およびゼロ電流条件で動作するすべてのスイッチングデバイスを含むことである。
【００３５】
図２は、本発明の回路設計を利用する一段ＤＣ−ＡＣインバータ２００の１つの実施形態を示す。インバータ２００は、図１Ａ〜図１Ｃのシステム１００で説明したものと同様の方法で動作する位相変調器１０６、２つの電力ドライバ１０８、１１０、および２つのスイッチング変圧器１１４、１１８を含む。この実施形態では、ＤＣ入力は、外部ＤＣ電源から供給され、ＥＭＣフィルタ２０２などのフィルタを通過する。信号源は、正弦波発生器２０４によって供給される。正弦波発生器２０４による正弦波出力の周波数は、出力１２０で所望されるＡＣ信号の周波数に対応する設計上の選択事項である。たとえば、実施例を限定するものではないが、世界の多くの地域の消費者装置は、通常５０ＨｚＡＣ信号で動作する。このような場合には、正弦波発生器は、５０Ｈｚ正弦波を生成するように構成できる。アメリカでは、それに反して、消費者装置は、通常６０Ｈｚ信号で動作するように構成される。さらにもう一つの実施形態では、正弦波発生器は、蛍光灯を動作させるために、１０Ｈｚ〜３０Ｈｚの範囲の周波数を利用するように構成されてもよい。
【００３６】
図２の実施形態に示すように、ＤＣ−ＡＣインバータは、本発明による一つ以上のオプション構成要素を含むこともできる。これらには、電流検出回路２０６、２０８および出力エラー訂正回路２１２を含むこともできる。一つの実施形態では電流検出回路２０６、２０８は各電力ドライバ１０８、１１０に結合でき、位相変調器１０６へのフィードバックループを提供し、過電流保護を提供する。電流検出回路の多様な構成が当該技術分野において周知であり、明細書で詳細は説明しない。例えば、電力ドライバがプッシュプルＭＯＳＦＥＴ構成である実施形態の１つでは、それぞれの電流検出回路２０６、２０８は単一の抵抗であってもよい。その結果、非常に単純でコスト効率がよい電流検出回路を使用することで、完全な過電流保護が達成できる。言うまでもなく、電流検出回路は、当業者には明らかなように他のタイプの電力ドライバのための他の構成要素を含んでもよい。
【００３７】
図２の実施形態では、二次側は、図１Ａで説明した二次側と設計と動作で同一である。しかしながら、この実施形態では、歪みを低減および平衡を修正するために、出力１２０から位相変調器１０６へのフィードバックループを形成するためにエラー訂正回路２１２が提供される。
【００３８】
図３は、本発明による一段電力増幅器３００の１つの実施形態を示す。増幅器３００は、図１Ａのシステム１００で説明したものと類似する方法で動作する位相変調器１０６、２つの電力ドライバ１０８、１１０、および２つのスイッチング変圧器１１４、１１８を含む。
【００３９】
この実施形態では、増幅器３００に対するＤＣ入力は、ＡＣ入力をＤＣ信号に変換する入力整流回路３０２によって供給され、次に力率補正回路３０４を通過する。当該技術分野において周知のいかなる種類の力率補正回路が使用されてもよい。例えば、力率補正回路３０４は、自動力率補正ユニット（例えば、ネットワークの力率を測定するレギュレータによって順番に制御される、コンタクタによってスイッチングされる一つ以上のキャパシタ）；パッシブ力率補正ユニット（例えば、インダクタ）；アクティブ力率補正ユニット（例えば、ブーストコンバータ、バックコンバータ、またはバックブーストコンバータ）；または同種のものを含んでもよい。
【００４０】
図３のシステムでは、信号源は外部音源から供給され、音声入力段３０６を通過する。図示される実施形態では、音声入力段３０６はオペアンプであってもよいが、他のいずれかの音声入力段３０６が使用されてもよい。外部音源は、電力増幅器３００を使用して増幅されるべきいかなるソースであってもよい。
【００４１】
図示されるように、増幅器３００は、図２で説明されたものと同様の方法で動作する、オプションの電流検出回路２０６および２０８並びに出力エラー訂正回路２１２を含んでもよい。さらに、図３に示すように、出力訂正回路２１２は減衰制御回路３１０にも結合でき、そして次に力率補正回路３０４に結合する。減衰制御回路３１０は、出力訂正回路２１２から供給されるエラー信号を利用して増幅器の減衰係数を制御し、力率補正回路から出力される電圧を調整するために使用される。出力１２０の負荷に基づいて、力率補正回路の出力で入力電圧を制御することによって、出力１２０での音質を改善できる。
【００４２】
図４、図５および図６を参照すると、−−ＬＴスパイスＩＶモデリングソフトウェアによって生成される−図１Ａの回路の１つの特定の実装におけるさまざまなノードで、さまざまな構成要素を通過した多様な電圧および電流波形が示される。特に図１Ａの動作をモデリングするために、（ａ）ＤＣ入力電圧は２０Ｖに選択され；（ｂ）５０％デューティサイクルを有する１００ｋＨｚ矩形波キャリア信号は、位相変調器１０６で生成され；（ｃ）ソース信号は６０Ｈｚ正弦波であり；（ｄ）電力ドライバ１０８、１１０は１０°の相対位相差で駆動され；（ｅ）スイッチング変圧器１１４、１１８の一次：二次の比は１：１であり；および（ｆ）ディスクリート構成要素値は以下の値に割り当てられた。
【表１】
2013528351.tif 000003
【００４３】
図４に示すように、この変数の組み合わせによって、実質的に同相の周期的出力電圧および電流を生成する。変圧器１１４、１１８は絶縁だけのために供給され、位相差が非常に小さい（すなわち、１０°）ので、入力電圧に対する出力電圧の比は約１：１である。出力電流は出力端子（図示せず）の両端に４オーム抵抗を配置することによってモデリングされ、ＳＰＩＣＥに一致する電流波形となった。図５はインダクタＬ６を通過する電流を示し、ゼロ電圧クロッシングによって生成されるショートゼロ電流プラトー（ｐｌａｔｅａｕｓ）というわずかな例外部分を除いて実質的に正弦波である。このモデリングによって、実質的にゼロ電圧スイッチングおよびゼロ電流スイッチング条件で動作する電力ドライバ段を検証する。
【００４４】
多様な電圧（軸ラベルで示される）が図６の電圧対時間のグラフで示されている。３つの中間の波形は説明した１００ｋＨｚ矩形波、第２の波の後で約１０°同相でシフトした矩形波、および１０°シフトした波形の逆を示し、それぞれは位相変調器１０６で生成される。図６最上部のグラフと最下部のグラフを比較すると、１０°位相シフトによって、「ノードＡ」で「ノードＢ」よりも広い電圧パルスを生成することが分かる。実際、この例示的な例では、実質的に１０°位相シフトを反映する形で、これらの電圧図は相補的である。これらの条件のもとで、Ｃ１はＣ２よりも高い電位に充電されるであろう。
【００４５】
上に記載されたシステムは、電力インバータ、コンバータ、増幅器、または、同種のものを利用するいずれの用途でも利用できる。しかしながら、本発明は、効率すなわちエネルギー節約に主に関心がある用途に特に向いている。たとえば、本発明は、バッテリ−で駆動される乗り物、高電力ＡＣ電源、太陽電力発電機、高電力ＡＣ電源、モータ制御用途、宇宙および航空技術、および他のいずれかのエネルギー節約ＤＣ−ＡＣ電力変換用途のＤＣ−ＡＣ変換に利用されることが想定される。本発明は、音声電力増幅器用途のため、および、効率的な車載電力増幅を提供するためにも使用でできる。
【００４６】
上述のシステムおよび方法のさらなる利点および変更は、当業者にとって容易である。本発明は、より広い観点から考慮されるべきであって、特定の詳細部分、代表的なシステムおよび方法、および、上に示されて説明された例示的な実施例に限定されるわけではない。本発明の目的または精神から逸脱することなく、多様な変更および修正を上述の明細書に加えることができ、および、本発明は以下の特許請求の範囲およびその均等物の範囲内でのすべての変更および修正が意図される。
【００４７】
図中の要素は単純化して明確にするために記載され、および、一定の縮尺で記載されている必要がないことを当業者であれば理解するであろう。例えば、本発明の種々の実施形態の理解を促進するために、図の寸法および／またはいくつかの要素の相対位置が他の要素に対して誇張されていてもよい。また、これらの本発明の種々の実施形態の内容の理解を妨げないように、商業化して実施可能な、実施形態に有用または必要な、共通的によく知られた要素はしばしば記載されていない。さらに当然のことながら、いくつかの動作および／または工程が、特定の順番で発生するように記載されまたは説明されているが、当業者であれば該手順の特異性が実際には必要でないことを理解するであろう。また、当然のことながら、本明細書で使用される用語および表現は、特定の意味が本明細書で記載されている場合を除いて、それらが照会および検討される対応する各部分に対して決定されるべきである。
【００４８】
本明細書および特許請求の範囲を通じて、「一実施形態では」という用語は同一の実施形態を参照する必要はないが、同一の実施形態を参照してもよい。同様に、本明細書で使用する場合「別の実施形態では」という用語は異なる実施形態を参照する必要はないが、異なる実施形態を参照してもよい。本発明の本明細書に記載の多様な実施形態は、本発明の範囲または精神から逸脱することなく容易に組み合わせることができる。
【００４９】
（関連出願の相互参照）
本出願は、その全体が本願明細書に援用される、２０１０年６月０８日に提出された、米国仮特許出願第６１／３５２、８２０号について、３５Ｕ．Ｓ．Ｃ．§１１９（ｅ）に基づく優先権を主張する。
【図１Ａ】
2013528351.tif 000004
【図１Ｂ】
2013528351.tif 000005
【図１Ｃ】
2013528351.tif 000006
【図２】
2013528351.tif 000007
【図３】
2013528351.tif 000008
【図４】
2013528351.tif 000009
【図５】
2013528351.tif 000010
【図６】
2013528351.tif 000011
【国際調査報告】
2013528351.tif 000012