(57)【要約】  本明細書では、基板上にデバイスを形成する方法が提供される。いくつかの実施形態では、基板上にデバイスを形成する方法は、第１の誘電体層および第１の誘電体層の上に配置された第１の高ｋ誘電体層を備える第１の膜スタックを含む部分的に製造された第１のデバイスが上に配置された基板を用意することと、第１の膜スタックの上に第１の金属層を堆積することと、第１の金属層の第１の上面を変更して第１のデバイスの第１の閾値電圧を調整することとを含むことができ、第１の上面の変更が第１の金属層の第１の下面にまで達しない。【選択図】図１
2013541198.tif 000002
【特許請求の範囲】
【請求項１】
基板上にデバイスを形成する方法であって、
前記基板上に配置される部分的に製造された第１のデバイスを有する基板を用意することと、前記第１のデバイスは、第１の誘電体層および前記第１の誘電体層の上に配置された第１の高ｋ誘電体層を備える第１の膜スタックを含み、
前記第１の膜スタックの上に第１の金属層を堆積することと、
前記第１の金属層の第１の上面を変更して前記第１のデバイスの第１の閾値電圧を調整することとを含み、前記第１の上面の前記変更が前記第１の金属層の第１の下面にまで達しない、方法。
【請求項２】
前記第１の金属層の前記変更された第１の上面の上に第１の多結晶シリコン層または金属層を堆積することをさらに含む、請求項１に記載の方法。
【請求項３】
前記第１の高ｋ誘電体層の第１の上面を変更して、前記第１の金属層を堆積する前に第１のゲートスタックの第１の仕事関数を調整することをさらに含み、前記第１の高ｋ誘電体層の前記第１の上面の前記変更が前記第１の高ｋ誘電体層の第１の下面にまで達しない、請求項１に記載の方法。
【請求項４】
前記第１の金属層の前記第１の上面を変更することが、
前記第１の上面を非反応性種に曝して前記曝された第１の上面を物理的に変更することと、
前記物理的に変更された第１の上面を反応性種に曝して前記第１の上面を化学的に変更することとをさらに含む、請求項１に記載の方法。
【請求項５】
前記第１の金属層の前記第１の上面を変更することが、
ドーパント含有ガスからイオン化ドーパント種を含むプラズマを形成することと、
前記基板にバイアス電圧を印加して前記イオン化ドーパント種を前記第１の上面の中に注入することとをさらに含む、請求項１に記載の方法。
【請求項６】
前記第１の金属層の前記第１の上面を変更することが、
前記第１の上面を、窒素含有ガスまたは酸素含有ガスの少なくとも一方から形成されたプラズマに曝すことと、
前記プラズマを使用して前記第１の上面を酸化することまたは窒化することの少なくとも一方とをさらに含む、請求項１に記載の方法。
【請求項７】
前記第１の金属層の前記第１の上面を変更することが、
前記第１の上面を、金属含有ガスまたは酸素含有ガスの少なくとも一方から形成されたプラズマに曝すことと、
前記プラズマから形成された中間層を前記第１の上面の上に堆積することとをさらに含む、請求項１に記載の方法。
【請求項８】
部分的に製造された第２のデバイスが前記基板上に配置され、前記第２のデバイスが、第２の誘電体層を備える第２の膜スタックと、前記第２の誘電体層の上に配置された第２の高ｋ誘電体層とを含み、前記第２の誘電体層が、前記第１の膜スタックの前記第１の誘電体層と組成が実質的に同等であり、前記第２の高ｋ誘電体層が、前記第１の高ｋ誘電体層と組成が実質的に同等である、請求項１に記載の方法。
【請求項９】
前記第１の金属層を堆積するのと同時に前記第２の膜スタックの上に第２の金属層を堆積することをさらに含み、前記第２の金属層が前記第１の金属層と組成が実質的に同等である、請求項８に記載の方法。
【請求項１０】
前記第１の金属層の前記第１の上面を変更することが、
前記第１の上面だけを露出させる第１のパターニングされたマスクを堆積することと、
前記第１のパターニングされたマスクによって露出させた前記第１の上面を変更することとをさらに含む、請求項９に記載の方法。
【請求項１１】
前記第２の金属層の第２の上面を変更して前記第２のデバイスの第２の閾値電圧を調整することであって、前記第２の上面の前記変更が前記第２の金属層の第２の下面にまで達しないことをさらに含み、前記第２の上面を変更することが、
前記第２の上面だけを露出させる第２のパターニングされたマスクを堆積することと、
前記第２のパターニングされたマスクによって露出させた前記第２の上面を変更することとをさらに含む、請求項１０に記載の方法。
【請求項１２】
前記第１の高ｋ誘電体層の第１の上面を変更して、前記第１および第２の金属層を堆積する前に前記第１のデバイスの前記第１の閾値電圧を調整することであって、前記第１の高ｋ誘電体層の前記第１の上面の前記変更が、前記第１の高ｋ誘電体層の第１の下面にまで達しないことを含み、前記第１の高ｋ誘電体層の前記第１の上面を変更することが、
前記第１の高ｋ誘電体層の前記第１の上面だけを露出させる第１のパターニングされたマスクを堆積することと、
前記第１のパターニングされたマスクによって露出させた前記第１の高ｋ誘電体層の前記第１の上面を変更することとをさらに含む、請求項９に記載の方法。
【請求項１３】
前記第１の金属層の前記変更された第１の上面の上に第１の多結晶シリコン層または金属層を堆積することと、
前記第２の金属層の第２の上面の上に第２の多結晶シリコン層または金属層を堆積することとを含み、前記第１および第２の多結晶シリコン層または金属層が同時に堆積され、組成が実質的に同等である、請求項１０、１１または１２のいずれかに記載の方法。
【請求項１４】
前記第１のデバイスの前記第１の閾値電圧が前記第２のデバイスの第２の閾値電圧と異なる、請求項１３に記載の方法。
【請求項１５】
前記第１のデバイスがＮＭＯＳデバイスであり、前記第２のデバイスがＰＭＯＳデバイスである、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の諸実施形態は、一般に半導体デバイスを形成する方法に関する。
【背景技術】
【０００２】
ｎ形金属酸化物半導体（ＮＭＯＳ）デバイスまたはｐ形金属酸化物半導体（ＰＭＯＳ）デバイスなどの異なるデバイスタイプでは通常、これらのそれぞれのゲートスタック内の同等な各層に実質的に異なる組成物を、それぞれのデバイスを動作させるのに必要な所望の閾値電圧を得るために必要とする。例えば、異なるデバイスでは、これらのそれぞれのゲートスタック内で高ｋ誘電体層または金属層の１つまたは複数の異なる組成物を、それぞれのデバイスを動作させるのに必要な所望の閾値電圧を得るために必要とすることがある。異なる組成物を有する異なる層が必要とされるため通常は、それぞれの層を堆積するための複数のマスキングステップおよび堆積ステップが必要になり、そのためコストおよび製作時間が増加する。
【０００３】
したがって、本発明者らは、半導体デバイスを形成する改善された方法を開発した。
【発明の概要】
【０００４】
本明細書では、基板上にデバイスを形成する方法が提供される。いくつかの実施形態では、基板上にデバイスを形成する方法は、第１の誘電体層および第１の誘電体層の上に配置された第１の高ｋ誘電体層を備える第１の膜スタックを含む部分的に製造された第１のデバイスが上に配置された基板を用意することと、第１の膜スタックの上に第１の金属層を堆積することと、第１の金属層の第１の上面を変更して第１のデバイスの第１の閾値電圧を調整することとを含むことができ、第１の上面の変更が第１の金属層の第１の下面にまで達しない。
【０００５】
いくつかの実施形態では、この方法は、第１の高ｋ誘電体層の第１の上面を変更して、第１の金属層を堆積する前に第１のゲートスタックの第１の仕事関数を調整することをさらに含むことができ、第１の高ｋ誘電体層の第１の上面の変更は、第１の高ｋ誘電体層の第１の下面にまで達しない。
【０００６】
いくつかの実施形態では、部分的に製造された第２のデバイスが基板上に配置され、第２のデバイスは、第２の誘電体層を備える第２の膜スタックと、第２の誘電体層の上に配置された第２の高ｋ誘電体層とを含み、第２の誘電体層は、第１の膜スタックの第１の誘電体層と組成が実質的に同等であり、第２の高ｋ誘電体層は、第１の高ｋ誘電体層と組成が実質的に同等である。
【０００７】
いくつかの実施形態では、この方法は、第１の金属層を堆積するのと同時に第２の膜スタックの上に第２の金属層を堆積することをさらに含むことができ、第２の金属層は、第１の金属層と組成が実質的に同等である。
【０００８】
いくつかの実施形態では、第１のデバイスの第１の閾値電圧は、第２のデバイスの第２の閾値電圧と異なる。いくつかの実施形態では、第１のデバイスはＮＭＯＳデバイスであり、第２のデバイスはＰＭＯＳデバイスである。本発明の他のさらなる実施形態を以下で説明する。
【０００９】
上に簡潔に要約され、以下でより詳細に論じられる本発明の諸実施形態は、添付の図面に描写された本発明の例示的な実施形態を参照することによって理解することができる。しかし、添付の図面は、本発明の典型的な実施形態のみを示すものであり、したがって、本発明が他の同様に効果的な諸実施形態を認め得るので、本発明の範囲を限定するものと考えられるべきではないことに留意されたい。
【図面の簡単な説明】
【００１０】
【図１】本発明のいくつかの実施形態によるデバイスを形成する方法の流れ図である。
【図２Ａ】本発明のいくつかの実施形態によるデバイスの製造段階の図である。
【図２Ｂ】本発明のいくつかの実施形態によるデバイスの製造段階の図である。
【図２Ｃ】本発明のいくつかの実施形態によるデバイスの製造段階の図である。
【図２Ｄ】本発明のいくつかの実施形態によるデバイスの製造段階の図である。
【図２Ｅ】本発明のいくつかの実施形態によるデバイスの製造段階の図である。
【図２Ｆ】本発明のいくつかの実施形態によるデバイスの製造段階の図である。
【図３】本発明のいくつかの実施形態によるプラズマリアクタの図である。
【発明を実施するための形態】
【００１１】
理解しやすいように、各図で共通である同じ要素を指定するのに、可能な場合には同じ参照番号を用いた。図は原寸に比例して描かれていなく、また分かりやすくするために簡略化されていることがある。一実施形態の要素および特徴が、さらなる詳述なしに他の実施形態に有益なように組み込まれ得ることが企図されている。
【００１２】
本明細書では、基板上に半導体デバイスを形成する方法が開示される。本発明の方法の少なくともいくつかの実施形態では、例えば、同じ基板上にｎ形金属酸化物半導体（ＮＭＯＳ）デバイスとｐ形金属酸化物半導体（ＰＭＯＳ）デバイスの両方を含む相補形金属酸化物半導体（ＣＭＯＳ）デバイスを製作するために、または同じ基板上に任意の１つまたは複数のＮＭＯＳおよび／またはＰＭＯＳデバイスを製作するために必要とされる処理ステップの数を有利に低減することができる。本発明の方法の少なくともいくつかの実施形態では、処理ステップの数の低減により処理スループットの向上を促進することができる。
【００１３】
図１は、本発明のいくつかの実施形態による半導体デバイスを形成する方法１００を描写する。この方法は、図２Ａ〜Ｅに描写された半導体デバイス２００の製造の諸段階に従って以下で説明される。方法１００は、一般に、部分的に製造された半導体デバイス（例えば、デバイス２００）を用意することにより１０２から開始する。図２Ａで示されているように、部分的に製造されたデバイス２００は、第１の膜スタック２０４および第２の膜スタック２０６が上に堆積された基板２０２を含む。例えば第１および第２の膜スタック２０４、２０６は、例えば金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）セル、フラッシュメモリセルなどのうちの１つまたは複数である、部分的に製造された隣り合うデバイス２０１、２０３のそれぞれの第１および第２のゲートスタックの一部であり得る。方法１００は、複数のゲートスタックについて説明されているが、方法１００の諸実施形態はまた、例えば、ＭＯＳＦＥＴなどの単一ゲートスタックを含むデバイスの有効仕事関数（ＥＷＦ）および／または閾値電圧（ＶＴ）を調整するために、単一ゲートスタックに適用することもできる。
【００１４】
基板２０２は、直径２００ｍｍまたは３００ｍｍのウエハなどの様々な寸法、ならびに長方形または正方形のパネルを有し得る。基板２０２は、例えば、結晶シリコン（例えば、Ｓｉ＜１００＞、Ｓｉ＜１１０＞、またはＳｉ＜１１１＞）、酸化ケイ素、ストレインドシリコン、シリコンゲルマニウム、ドープされた、もしくはドープされていない多結晶シリコン、ドープされた、もしくはドープされていないシリコンウエハ、パターニングされた、もしくはパターニングされていないウエハ、シリコンオンインシュレータ（ＳＯＩ）、炭素ドープされた酸化ケイ素、窒化ケイ素、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料を含み得る。例えば、第１の膜スタック２０４に近接する基板２０２の第１の領域は、第１の膜スタック２０４の直下に配置された第１のチャネル（図示せず）と、この第１のチャネルの両端部に配置された第１のソース／ドレイン領域（図示せず）とを含み得る。第２の膜スタック２０６に近接する基板２０２の例示的な第２の領域は、第２の膜スタック２０６の直下に配置された第２のチャネル（図示せず）と、この第２のチャネルの両端部に配置された第２のソース／ドレイン領域（図示せず）とを含み得る。例えば、基板２０２の第１の領域と第２の領域は、隣り合うデバイス間のクロストークを防止するために、例えば、浅いトレンチ分離領域（ＳＴＩ）などの絶縁体（図示せず）によって分離することができる。
【００１５】
第１の膜スタック２０４は、第１の誘電体層２０８と、この第１の誘電体層２０８の上に配置された第１の高ｋ誘電体層２１０とを含み得る。同様に、第２の膜スタック２０６は、第２の誘電体層２１２および第２の高ｋ誘電体層２１４を含み得る。第１および第２の誘電体層２０８、２１２は、組成が実質的に同等であり得る。例えば、いくつかの実施形態では、第１および第２の誘電体層２０８、２１２は、引き続いてパターニングされる単一の堆積層、またはパターニングされる領域の中に同時に堆積される単一の堆積層から形成されて、第１の誘電体層２０８および第２の誘電体層２１２を画定することができる。第１および第２の誘電体層２０８、２１２は、約３．９の誘電率、または実施形態によっては約３．９から約７までの範囲の誘電率を有する誘電体材料を含み得る。第１および第２の誘電体層２０８、２１２は、１つまたは複数の誘電体材料、例えば、二酸化ケイ素（ＳｉＯ２）、酸窒化ケイ素（ＳｉＯＮ）、または他の適切な誘電体材料のうちの少なくとも１つを含み得る。いくつかの実施形態では、第１および第２の誘電体層２０８、２１２はＳｉＯ２を含む。いくつかの実施形態では、第１および第２の誘電体層２０８、２１２は、厚さが実質的に同等であり得る。あるいは、第１および第２の誘電体層２０８、２１２は、構築されるデバイスのタイプに応じて異なる厚さを有し得る。いくつかの実施形態では、第１および第２の誘電体層は除外されることがある（例えば、存在しない）。例えば、存在する場合には、第１および第２の誘電体層２０８、２１２それぞれの厚さは、約７オングストロームまでとなり得る。
【００１６】
第１および第２の高ｋ誘電体層２１０、２１４は、組成が実質的に同等であり得る。例えば、いくつかの実施形態では、第１および第２の高ｋ誘電体層２１０、２１４は、引き続いてパターニングされる単一の堆積層、またはパターニングされる領域の中に同時に堆積される単一の堆積層から形成されて、第１の高ｋ誘電体層２１０および第２の高ｋ誘電体層２１４を画定することができる。第１および第２の高ｋ誘電体層は、約４より大きい、または約１０から約８０までの範囲にある誘電率を有する誘電体などの高ｋ誘電体材料を含み得る。第１および第２の高ｋ誘電体層２１０、２１４は、１つまたは複数の高ｋ誘電体材料、例えば、酸化ケイ素（ＳｉＯ２）、酸化ハフニウム（ＨｆＯ２）、酸化ジルコニウム（ＺｒＯ２）、ケイ酸ハフニウム（ＨｆＳｉＯ）、または酸化アルミニウム（Ａｌ２Ｏ３）のうちの少なくとも１つを含み得る。いくつかの実施形態では、第１および第２の高ｋ誘電体層２１０、２１４は、厚さが実質的に同等であり得る。あるいは、第１および第２の高ｋ誘電体層２１０、２１４は、構築されるデバイスのタイプに応じて異なる厚さを有し得る。例えば、第１および第２の高ｋ誘電体層２１０、２１４それぞれの厚さは、約１０〜３０オングストロームであり得る。
【００１７】
１０４において、任意選択で、第１の膜スタック２０４の第１の上面２１６を選択的に変更して（例えば、第２の膜スタック２０６の第２の上面２１８は変更しないで）、基板２０２上のデバイス２０１の有効仕事関数および／または閾値電圧を調整することができる。別法として、または一緒に、第２の膜スタック２０６の第２の上面２１８を選択的に変更して（例えば、第１の膜スタック２０４の第１の上面２１６は変更しないで）、基板２０２上のデバイス２０３の有効仕事関数および／または閾値電圧を調整することもできる。図２Ａに示されているように、第１の上面２１６は第１の高ｋ誘電体層２１０の上面であり得て、第２の上面２１８は第２の高ｋ誘電体層２１４の上面であり得る。
【００１８】
図２Ｂに示されているように、いくつかの実施形態では、第１の膜スタック２０４の第１の上面２１６を選択的に変更することができる（図２Ｂに、第１の上面２１６の上および下の点線で示されているように）。例えば、変更処理は、第１の高ｋ誘電体層２１０の第１の上面２１６だけを露出させるマスク２２０を堆積することから開始し得る。マスク２２０は、当技術分野で知られている任意の適切な方法で堆積することができる。マスク２２０は、１０４での変更処理と適合する任意の適切なマスキング材料を含み得る。このようなマスキング材料には、フォトレジスト、窒化ケイ素（Ｓｉ３Ｎ４）、または酸化ケイ素（ＳｉＯ２）のうちの１つまたは複数が含まれ得る。いくつかの実施形態では、マスク２２０は炭素（Ｃ）を含み得る。
【００１９】
１０４での変更処理は、表面混合、イオン注入、表面反応、または堆積を含む、以下で論じる各変更処理の１つまたは複数を含み得る。さらに、いくつかの実施形態では、１０４での変更処理は、第１の高ｋ誘電体層２１０を通り抜けて第１の高ｋ誘電体層２１０の第１の下面２２２にまで達せず、あるいは第２の高ｋ誘電体層２１４を通り抜けて第２の高ｋ誘電体層２１４の第１の下面にまで達しない。
【００２０】
表面混合処理は、第１の上面２１６を物理的に変更すること、例えば、第１の上面２１６を反応性表面にすることが可能なダングリングボンド、格子欠陥、高エネルギー表面フィーチャなどを生成することを含むことができ、この反応性表面は、順次または同時に化学的に変更することができる。例えば、表面混合処理は、第１の上面２１６を非反応性種に曝して第１の上面２１６を物理的に変更することを含み得る。例えば、非反応性種には、以下で論じられる高周波バイアス電源３４２により基板２０２に印加されるバイアス電力などによって第１の上面２１６に向けることができるアルゴンイオン（Ａｒ＋）、または他の非反応性荷電種が含まれ得る。バイアス電力は、第１の上面２１６に至るイオンフラックスを増大または減少させるように調整することができ、これによって第１の上面２１６上の物理的変更の量（すなわち反応性の量）が制御される。
【００２１】
第１の上面２１６の物理的な変更に引き続いて、またはそれと同時に、第１の上面２１６を化学的に変更することができる。例えば、物理的に変更された第１の上面２１６を反応性種に曝して、この物理的に変更された第１の上面２１６を化学的に変更することができる。例えば、反応性種には、酸素イオン（Ｏ−）、炭素イオン（Ｃ−）、または窒素イオン（Ｎ−）のうちの１つまたは複数が含まれ得る。これらの反応性種は、第１の上面２１６を化学的に変更して酸化物または窒化物の１つまたは複数を形成し得る。前に論じた非反応性種と同様に、第１の上面２１６に至る反応性種のフラックスを調整するように高周波バイアス電源（例えば、高周波バイアス電源３４２）によってバイアス電力を基板２０２に印加することができ、これによって第１の上面２１６上の化学的な変更の量が制御される。
【００２２】
例えば、いくつかの実施形態では、表面混合処理後に第１の上面２１６は、酸窒化ハフニウム（ＨｆＯｘＮｙ）または酸炭化ハフニウム（ＨｆＯｘＣｙ）のうちの１つまたは複数を含み得る。
【００２３】
別法として、または一緒に、イオン注入処理を用いて、図２Ｂに示される第１の高ｋ誘電体層２１０の第１の上面を変更することもできる。例えば、以下で論じるリアクタ３００などの処理チャンバ内にプラズマを形成することができる。プラズマは、ドーパント含有ガス、例えば、ホスフィン（ＰＨ３）、ボラン（ＢＨ３）、または他のドーパント含有ガスのうちの１つまたは複数から形成することができる。ドーパントには、例えば、窒素（Ｎ）、リン（Ｐ）、ホウ素（Ｂ）、炭素（Ｃ）、またはヒ素（Ａｓ）のうちの１つまたは複数が含まれ得る。プラズマはイオン化ドーパント種を含むことができ、このイオン化ドーパント種をバイアス電圧によって第１の上面２１６の方に向け、第１の上面２１６に注入することができる。例えば、プラズマ密度およびまたはバイアス電圧のうちの１つまたは複数を制御して、例えば、イオン化ドーパント種が第１の高ｋ誘電体層２１０の第１の下面２２２まで浸透することを防止することができる。例えば、いくつかの実施形態では、プラズマ密度は、約５×１０９から約１×１０１１イオン／ｃｍ３までの範囲にあり得る。例えば、いくつかの実施形態では、バイアス電圧は、約１００Ｖから約５００Ｖまでの範囲にあり得る。
【００２４】
いくつかの実施形態では、イオン注入は、約０から約３０オングストロームまでの範囲の深さにまで達し得る。いくつかの実施形態では、イオン注入は、表面が変更されている層を完全に通り抜けて広がることがない。いくつかの実施形態では、第１の上面２１６に注入されるドーパントの濃度は、約５×１０１９から約５×１０２１原子／ｃｍ３までの範囲にあり得る。
【００２５】
別法として、または一緒に、表面反応処理を利用して、第１の高ｋ誘電体層２１０の第１の上面２１６を変更することもできる。例えば、表面反応処理は、第１の上面２１６の酸化、窒化または金属化のうちの１つまたは複数を含み得る。例えば、いくつかの実施形態では、第１の上面２１６は、窒素含有ガスまたは酸素含有ガスの少なくとも一方から形成されたプラズマに曝すことができる。例示的な窒素含有ガスには、窒素（Ｎ２）または亜酸化窒素（Ｎ２Ｏ）のうちの１つまたは複数が含まれ得る。例示的な酸素含有ガスには、酸素（Ｏ２）または二酸化炭素（ＣＯ２）のうちの１つまたは複数が含まれ得る。プラズマは、第１の高ｋ誘電体層２１０の第１の上面２１６を酸化または窒化することの少なくとも一方に利用することができる。
【００２６】
例えば、いくつかの実施形態では、酸化および／または窒化された第１の上面２１６は、シリコン（Ｓｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、またはアルミニウム（Ａｌ）を含み得る。例えば、いくつかの実施形態では、第１の上面２１６の中に取り込まれた酸素の濃度は、約２０から約５０パーセントまでの範囲にあり得る。例えば、いくつかの実施形態では、第１の上面の中に取り込まれた窒素の濃度は、約５から約５０パーセントまでの範囲にあり得る。
【００２７】
別法として、または一緒に、堆積処理を利用して第１の高ｋ誘電体層２１０の第１の上面２１６を変更することもできる。例えば、堆積処理は、金属含有ガスまたは酸素含有ガスの少なくとも一方から形成されたプラズマに第１の上面を曝して、第１の上面２１６の上に中間層を堆積することを含み得る。例えば、この中間層は、金属層、金属酸化物層、またはこれらの組み合わせを含み得る。中間層は、上に列記した変更処理と同様に、デバイス２０１の有効仕事関数または閾値電圧を調整するのに利用することができる。例示的な金属含有ガスには、トリメチルアルミニウム（Ａｌ２（ＣＨ３）６）、ジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、または他の金属含有ガスが含まれ得る。例示的な酸素含有ガスには、酢酸アンモニウム（ＣＨ３ＣＯＯＮＨ４）、酢酸亜鉛（Ｚｎ（ＣＨ３ＣＯＯ）２−２Ｈ２０）、あるいは１つまたは複数の金属酸化物が含まれ得る。
【００２８】
例えば、いくつかの実施形態では、中間層はチタン（Ｔｉ）、タングステン（Ｗ）またはアルミニウム（Ａｌ）のうちの１つまたは複数を含み得る。中間層は、約４から約３０オングストロームまでの範囲の厚さを有し得る。
【００２９】
第１の高ｋ誘電体層２１０の第１の上面の任意選択の変更が完了した後、マスク２２０は、当技術分野で知られている任意の適切な手段によって、例えばマスク剥離装置などで剥がすことができる。任意選択で、同様の変更を第２の膜スタック２０６の第２の上面２１８上に実施することができる。例えば、第２の上面２１８の変更は、第２の上面２１８だけを露出させる第２のパターニングされたマスク（図示せず）を堆積し、次に、露出した上面２１８を前に論じた各変更処理のうちの１つまたは複数を使用して変更することによって進行し得る。第２の上面２１８の変更は、デバイス２０３の所望の特性に応じて、第１の上面２１６の変更と同じであることも異なることもある。例えば、デバイス２０３はデバイス２０１と同じであることも異なることもある。これらのデバイスが異なる場合、例えば、一方のデバイスがＮＭＯＳデバイスであり他方のデバイスがＰＭＯＳデバイスであり得る場合、第１および第２の上面２１６、２１８の変更は、それぞれのデバイスの必要性に適した有効仕事関数および／または閾値電圧を調整するために異なることがあり得る。これらのデバイスが同じである場合、例えば、それぞれのデバイスがＮＭＯＳデバイスである、またはそれぞれがＰＭＯＳデバイスである場合、第１および第２の上面２１６、２１８の変更は、各デバイスが同じ有効仕事関数および／または閾値電圧で動作することが望まれるならば、同じでよい。あるいは、これらのデバイスが同じタイプであっても、例えば各デバイスが、異なるレベルの有効仕事関数および／また閾値電圧を必要とする別々の機能のために利用されるならば、第１および第２の上面２１６、２１８のそれぞれの変更は異なり得る。
【００３０】
１０６で、図２Ｃに示されているように、第１の金属層２２４を第１の膜スタック２０４の上に堆積し、第２の金属層２２６を第２の膜スタック２０６の上に堆積することができる。第１および第２の金属層２２４、２２６は、例えば、以下で説明されるリアクタ３００などの、１０４での任意選択の変更に利用されるのと同じ処理チャンバ内で行われる、または別法として、別の適切なチャンバ、例えば、物理的気相堆積（ＰＶＤ）、化学気相堆積（ＣＶＤ）、原子層堆積（ＡＬＤ）などのために構成されたチャンバ内で行われる、堆積処理などの任意の適切な処理によって堆積することができる。第１および第２の金属層２２４、２２６は、組成が実質的に同等であってよく、したがって、実質的に同様の処理、例えば、前述の処理のうちの１つまたは複数によって同時に堆積され得る。あるいは、いくつかの実施形態では、金属層２２４、２２６は組成が異なることがある。金属層２２４、２２６は、約３０から約１００オングストロームまでの範囲の厚さまで堆積することができる。いくつかの実施形態では、金属層２２４、２２６それぞれの厚さは、約７０オングストロームであり得る。いくつかの実施形態では、第１および第２の金属層２２４、２２６は、実質的に同等の厚さを有し得る。
【００３１】
第１および第２の金属層２２４、２２６は、デバイス２０１、２０３と共に機能してこれらのデバイスの所望の仕事関数および／また閾値電圧を生じさせることができる任意の適切な金属、金属合金または金属含有材料を含み得る。金属層２２４、２２６を構成できる例示的な金属、金属合金または金属含有材料には、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、またはアルミニウム（Ａｌ）のうちの１つまたは複数が含まれ得る。
【００３２】
１０４での任意選択の変更および／または以下で論じる１０８での変更により、方法１００は、有利なことに、デバイス２０１、２０３が一方はＮＭＯＳデバイスで他方はＰＭＯＳデバイスなどの異なるタイプの場合でも、隣り合うデバイス２０１、２０３の上に組成が実質的に同等である金属層を堆積することが可能であり得る。例えば、方法１００は、有利なことに、それぞれのデバイス２０１、２０３で組成が異なる金属層を堆積することに伴う、ハードマスクおよびＰＶＤステップなどの追加の処理ステップをなくすることができる。
【００３３】
１０８で、第１の金属層２２４の第１の上面２２８を選択的に変更して、基板２０２上に形成されたデバイス２０１の有効仕事関数または閾値電圧を調整することができる。別法として、または一緒に、第２の金属層２２６の第２の上面２３６を選択的に変更して、基板２０２上に形成されたデバイス２０３の有効仕事関数または閾値電圧を調整することもできる。
【００３４】
図２Ｄに一実施形態として示されているように、第１の金属層２２４の第１の上面２２８を選択的に変更することができる（図２Ｄに図示されているように、第１の上面２２８の上および下の点線で示されているように）。例えば、変更処理は、第１の金属層２２４の第１の上面２２８だけを露出させるマスク２３２を堆積することによって開始することができる。マスク２３２は、当技術分野で知られている任意の適切な方法で堆積され得て、１０８での変更処理に適合した適切なマスキング材料、例えば、前に列記したマスキング材料のうちの１つまたは複数を含み得る。
【００３５】
１０４での変更処理と同様に、１０８での変更は、表面混合、イオン注入、表面反応、または堆積のうちの１つまたは複数を含み得る。さらに、１０８での変更処理は、第１の金属層２２４を通り抜けて第１の金属層２２４の第１の下面２３４にまで達し得ない。
【００３６】
例えば、表面混合処理を利用して第１の金属層２２４の第１の上面２２８を変更することができる。この表面混合処理は、第１の高ｋ誘電体層２１０の第１の上面２１６に対する前述した表面混合処理と実質的に同様であり得る。例えば、第１の上面２２８を、物理的に変更できると共に、同時または順次に化学的に変更することができる。例えば、いくつかの実施形態では、表面混合処理後に第１の上面２２８は、酸素、窒素またはシリコンのうちの１つまたは複数を含み得る。
【００３７】
別法として、または一緒に、図２Ｄに示されているように、イオン注入処理を用いて第１の金属層２２４の第１の上面２２８を変更することもできる。このイオン注入処理は、第１の高ｋ誘電体層２１０の第１の上面２１６に対する前述したイオン注入処理と実質的に同様であり得る。例えば、いくつかの実施形態では、プラズマ密度は、約１×１０１０から約１×１０１１イオン／ｃｍ３までの範囲にあり得る。例えば、いくつかの実施形態では、バイアス電圧は約２５０Ｖから約１０００Ｖまでの範囲にあり得る。例えば、いくつかの実施形態では、イオン注入は、第１の金属層２２４内で約１０から約５０オングストロームまでの範囲の深さに達し得る。例えば、いくつかの実施形態では、第１の上面２２８に注入されたドーパントの濃度は、約５から約５０パーセントまでの範囲にあり得る。
【００３８】
別法として、または一緒に、表面反応処理を利用して第１の金属層２２４の第１の上面２２８を変更することもできる。この表面反応処理は、第１の高ｋ誘電体層２１０の第１の上面２１６に対する前述した表面反応処理と実質的に同様であり得る。例えば、表面反応処理は、第１の上面２１６の酸化、窒化、金属化のうちの１つまたは複数を含み得る。
【００３９】
例えば、いくつかの実施形態では、酸化および／または窒化された第１の上面２２８は、窒化チタン（ＴｉＮ）、酸窒化チタン（ＴｉＯＮ）、または窒化タンタル（ＴａＮ）を含み得る。例えば、いくつかの実施形態では、第１の上面２２８の中に取り込まれた酸素の濃度は、約１０から約２０パーセントまでの範囲にあり得る。例えば、いくつかの実施形態では、第１の上面２２８の中に取り込まれた窒素の濃度は、約３０から約５０パーセントまでの範囲にあり得る。
【００４０】
別法として、または一緒に、堆積処理を利用して第１の金属層２２４の第１の上面２２８を変更することもできる。この堆積処理は、第１の高ｋ誘電体層２１０の第１の上面２１６に対する前述した堆積処理と実質的に同様であり得る。例えば、堆積処理では、第１の上面２２８の上に中間層を形成することができる。例えば、この中間層は金属層、金属酸化物層、またはこれらの組み合わせを含み得る。中間層は、上に列記した変更処理と同様に、デバイス２０１の有効仕事関数または閾値電圧を調整するのに利用することができる。例えば、いくつかの実施形態では、中間層は、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）またはチタンシリコン（ＴｉＳｉ）のうちの１つまたは複数を含み得る。中間層は、約２０から約５０オングストロームまでの範囲の厚さを有し得る。
【００４１】
第１の金属層２２４の第１の上面２２８の変更が完了すると、方法１００は、第２の金属層２２６の第２の上面２３６が、例えばデバイス２０３の有効仕事関数および／または閾値電圧を調整するための変更を必要としない場合には、１１０に進むことができる。あるいは、図２Ｅに示されているように、第２の金属層２２６の第２の上面２３６を変更することが（図２Ｅに第２の上面２３６の上および下に点線で示されているように）、デバイス２０３の有効仕事関数および／または閾値電圧を所望の値に調整するための前に論じた変更処理のうちの１つまたは複数を用いて、同様のまたは異なるやり方で可能である。第１の金属層２２４の第１の上面２２８を変更するための前述の方法と同様に、パターニングされたマスク２３８を第２の上面２３６だけが露出されるように施すことができる。次に、第２の上面２３６を、前に論じた変更処理のうちの１つまたは複数を用いて変更することができ、この後マスク２３８を、前に論じた任意の適切な剥離処理によって剥がすことができる。
【００４２】
第２の上面２３６の変更は、デバイス２０３の所望の特性に応じて、第１の上面２２８の変更と同じであることも異なることもある。例えば、デバイス２０３はデバイス２０１と同じであることも異なることもある。これらのデバイスが異なる場合、例えば、一方のデバイスがＮＭＯＳデバイスであり他方のデバイスがＰＭＯＳデバイスであり得る場合、第１および第２の上面２２８、２３６の変更は、それぞれのデバイスの必要性に適した有効仕事関数および／または閾値電圧を調整するために異なることがあり得る。これらのデバイスが同じである場合、例えば、それぞれのデバイスがＮＭＯＳデバイスである、またはそれぞれがＰＭＯＳデバイスである場合、第１および第２の上面２２８、２３６の変更は、各デバイスが同じ有効仕事関数および／または閾値電圧で動作することが望まれるならば、同じでよい。あるいは、これらのデバイスが同じタイプであっても、例えば各デバイスが、異なるレベルの有効仕事関数および／また閾値電圧を必要とする別々の機能のために利用されるならば、第１および第２の上面２２８、２３６のそれぞれの変更は異なり得る。
【００４３】
１１０で、図２Ｆに示されているように、第１の多結晶シリコン層または金属層２４０を、第１の金属層２２４の上に堆積することができ、第２の多結晶シリコン層または金属層２４２を、第２の金属層２２６の上に堆積することができる。例えば、第１および第２の多結晶シリコン層または金属層２４０、２４２を、例えば、ＣＶＤ、ＰＶＤなどの任意の適切な手段によって堆積することができる。第１および第２の多結晶シリコン層または金属層２４０、２４２は、組成が実質的に同じであり得て、同時に堆積され得る。いくつかの実施形態では、第１および第２の多結晶シリコン層または金属層２４０、２４２は、実質的に同等の厚さを有し得る。いくつかの実施形態では、第１および第２の多結晶シリコン層または金属層２４０、２４２の厚さは、約５００から約１０００オングストロームまでの範囲にあり得る。第１および第２の多結晶シリコン層または金属層２４０、２４２は、デバイス２０１、２０３に所望の有効仕事関数および／または閾値電圧を与えるための任意の適切な材料を含み得る。例えば、第１および第２の多結晶シリコン層または金属層２４０、２４２は、多結晶シリコン（多結晶Ｓｉ）、タングステン（Ｗ）、またはアルミニウム（Ａｌ）のうちの１つまたは複数を含み得る。
【００４４】
本発明の諸実施形態は、これだけには限らないが、カリフォルニア州Ｓａｎｔａ  ＣｌａｒａのＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されているＰ３ｉリアクタなどのトロイダルソースプラズマ浸漬イオン注入リアクタ内で実施することができる。このような適切なリアクタおよびその動作方法は、本発明の譲受人に譲渡された米国特許第７，１６６，５２４号に記載されている。
【００４５】
図３を参照すると、上記の出願に開示されているタイプのトロイダルソースプラズマ浸漬イオン注入（「Ｐ３ｉ」）リアクタ３００は、円筒形側壁３０４および円板形天井３０６によって画定された円筒形真空チャンバ３０２を有する。チャンバの床にある基板支持体ペデスタル３０８は、処理されるべき基板３１０（例えば、膜スタック２０４、２０６が上に配置された基板２０２）を支持する。天井３０６上のガス供給板すなわちシャワーヘッド３１２は、そのガスマニホルド３１４の中に処理ガスをガス供給パネル３１６から受入れ、このガス供給パネル３１６のガス出力は、１つまたは複数の個別ガス供給源３１８からの各ガスのうちのいずれか１つまたは混合物とすることができる。真空ポンプ３２０が、基板支持体ペデスタル３０８と側壁３０４の間に画定されたポンプ環帯３２２に結合される。処理領域３２４が基板３１０とガス供給板３１２の間に画定される。
【００４６】
対をなす外部再入導管３２６、３２８が、処理領域３２４を通過するプラズマ流の再入トロイダル経路を確立し、これらのトロイダル経路は処理領域３２４内で交差する。導管３２６、３２８のそれぞれは、チャンバの両側に結合された一対の端部３３０を有する。各導管３２６、３２８は、中空導電管である。それぞれの導管３２６、３２８は、導管の２つの端部間に閉ループ導電路が形成されることを防止する直流絶縁リング３３２を有する。
【００４７】
それぞれの導管３２６、３２８の環状部が環状磁気コア３３４で取り囲まれる。コア３３４を取り巻く励起コイル３３６が、インピーダンス整合デバイス３４０を介して高周波電源３３８に結合される。コア３３６のそれぞれに結合された２つの高周波電源３３８は、２つの周波数がわずかに異なるものであり得る。高周波電力ジェネレータ３３８から結合された高周波電力によりプラズマイオン電流が、それぞれの導管３２６、３２８を通ると共に処理領域３２４を通って延びる閉トロイダル経路内に生じる。これらのイオン電流は、それぞれの高周波電源３３８の周波数で振動する。バイアス電力がインピーダンス整合回路３４４を通して基板支持体ペデスタル３０８にバイアス電力ジェネレータ３４２によって印加される。
【００４８】
プラズマ形成は、処理ガスまたは処理ガスの混合物をチャンバ３２４の中にガス供給板３１２を通して導入し、ジェネレータ３３８からの十分なソース電力を再入導管３２６、３２８に印加して導管内および処理領域３２４の中にトロイダルプラズマ電流を生成することによって行われる。ウエハ表面に近接するプラズマフラックスは、高周波バイアス電力ジェネレータ３４２により印加されるウエハバイアス電圧によって決まる。プラズマ速度またはフラックス（ウエハ表面をサンプリングするイオンの１平方ｃｍ当たり１秒当たりの数）はプラズマ密度によって決まり、プラズマ密度は、高周波電力ジェネレータ３３８により印加される高周波電力のレベルによって制御される。ウエハ３１０での累積イオン線量（イオン／平方ｃｍ）は、フラックスと、そのフラックスが維持される合計時間との両方で決まる。
【００４９】
ウエハ支持体ペデスタル３０８が静電チャックである場合、埋込み電極３４６がウエハ支持体ペデスタルの絶縁板３４８の中に設けられ、埋込み電極３４６は、ユーザが制御可能な直流チャック電圧源３５０と、バイアス電力ジェネレータ３４２とに、インピーダンス整合回路３４４を通して、また任意選択の分離コンデンサ３５２（インピーダンス整合回路３４４内に含まれ得る）を通して結合される。
【００５０】
動作時、例えば、基板３１０を基板支持体ペデスタル３０８上に置くことができ、１つまたは複数の処理ガスをチャンバ３０２の中に導入して、処理ガスからのプラズマを打つことができる。
【００５１】
動作時、プラズマをリアクタ３００の中の処理ガスから発生させて、前に論じたように、基板３１０の表面を選択的に変更することができる。プラズマは、ジェネレータ３３８から十分なソース電力を再入導管３２６、３２８に印加して、前述した処理により導管３２６、３２８内および処理領域３２４内にプラズマイオン電流を生成することによって処理領域３２４内に形成される。いくつかの実施形態では、高周波バイアス電力ジェネレータ３４２によって送出されるウエハバイアス電圧は、ウエハ表面へのイオンのフラックス、および場合により、ウエハ上に形成される層の厚さ、またはウエハ表面に埋め込まれるプラズマ種の濃度のうちの１つまたは複数を制御するように調整され得る。いくつかの実施形態では、バイアス電力が印加されない。
【００５２】
基板上にデバイスを形成する方法が本明細書で開示される。本発明の方法は、例えば、同じ基板上にｎ形金属酸化物半導体（ＮＭＯＳ）デバイスとｐ形金属酸化物半導体（ＰＭＯＳ）デバイスの両方を含む相補形金属酸化物半導体（ＣＭＯＳ）デバイスを製作する、または同じ基板上に任意の１つまたは複数のＮＭＯＳおよび／またはＰＭＯＳデバイスを製作するために必要とされる処理ステップの数を有利に低減することができる。本発明の方法は、処理ステップの数の低減による処理スループットの向上を促進することができる。
【００５３】
以上は本発明の諸実施形態を対象とするが、本発明の基本的な範囲から逸脱することなく、本発明のその他のさらなる実施形態を考案することができる。
【図１】
2013541198.tif 000003
【図２Ａ】
2013541198.tif 000004
【図２Ｂ】
2013541198.tif 000005
【図２Ｃ】
2013541198.tif 000006
【図２Ｄ】
2013541198.tif 000007
【図２Ｅ】
2013541198.tif 000008
【図２Ｆ】
2013541198.tif 000009
【図３】
2013541198.tif 000010
【国際調査報告】
2013541198.tif 000011
2013541198.tif 000012