(57)【要約】  基準スキャンチェーン試験データを発生させる試験装置が、試験パターン発生器及び出力データ変更器を含む。試験パターン発生器は、スキャンチェーン試験入力ビットシーケンスの変更を、スキャンチェーン試験入力ビットシーケンスのうちの事前定義された数の開始ビットを、事前定義された開始ビットシーケンスに置き換えることによって行う。更に、試験パターン発生器は、変更されたスキャンチェーン試験入力ビットシーケンスを被試験デバイスに与える。出力データ変更器は、変更されたスキャンチェーン試験入力ビットシーケンスに対する結果であるスキャンチェーン試験出力ビットシーケンスを被試験デバイスから受け取り、変更する。スキャンチェーン試験出力ビットシーケンスの変更が、スキャンチェーン試験出力ビットシーケンスのうちの事前定義された数の終了ビットを、事前定義された終了ビットシーケンスに置き換えることによって行われて、基準スキャンチェーン試験データが得られる。【選択図】図１
2013537633.tif 000002
【特許請求の範囲】
【請求項１】
基準スキャンチェーン試験データ（１２２）を発生させる試験装置（１００）であって、
スキャンチェーン試験入力ビットシーケンス（１０２）の変更を、前記スキャンチェーン試験入力ビットシーケンス（１０２）のうちの事前定義された数の開始ビットを、事前定義された開始ビットシーケンスに置き換えることによって行うように構成された試験パターン発生器（１１０）であって、前記変更されたスキャンチェーン試験入力ビットシーケンス（１１２）を被試験デバイス（１３０）に与えるように構成された前記試験パターン発生器（１１０）と、
前記変更されたスキャンチェーン試験入力ビットシーケンス（１１２）に対する結果である、前記被試験デバイス（１３０）から受け取ったスキャンチェーン試験出力ビットシーケンス（１３２）を変更するように構成された出力データ変更器（１２０）であって、前記スキャンチェーン試験出力ビットシーケンス（１３２）の変更が、前記スキャンチェーン試験出力ビットシーケンス（１３２）のうちの事前定義された数の終了ビットを、事前定義された終了ビットシーケンスに置き換えることによって行われて、前記基準スキャンチェーン試験データ（１２２）が得られる、前記出力データ変更器（１２０）と、
を備える試験装置。
【請求項２】
前記事前定義された数の開始ビット及び前記事前定義された数の終了ビットは、前記基準スキャンチェーン試験データ（１２２）を発生させるスキャンチェーンの中の、想定される故障箇所に依存する、請求項１に記載の試験装置。
【請求項３】
前記事前定義された数の開始ビットと前記事前定義された数の終了ビットとのビット数の和は、前記スキャンチェーン試験入力ビットシーケンス（１０２）のビット数に等しく、且つ、前記スキャンチェーン試験出力データ（１３２）のビット数に等しい、請求項１又は２に記載の試験装置。
【請求項４】
前記事前定義された開始ビットシーケンス及び前記事前定義された終了ビットシーケンスは、前記基準スキャンチェーン試験データ（１２２）を発生させる、想定される故障タイプに依存する、請求項１から３のいずれか一項に記載の試験装置。
【請求項５】
前記事前定義された開始ビットシーケンス及び前記事前定義された終了ビットシーケンスは、論理０のみ、又は論理１のみを含む、請求項１から４のいずれか一項に記載の試験装置。
【請求項６】
前記変更されたスキャンチェーン試験入力ビットシーケンス（１１２）に対する結果である前記スキャンチェーン試験出力ビットシーケンス（１３２）を出力している前記被試験デバイス（１３０）のスキャンチェーンは、無故障である、請求項１から５のいずれか一項に記載の試験装置。
【請求項７】
前記試験パターン発生器（１１０）は、故障スキャンチェーンを含む、故障している被試験デバイスに、前記変更されていないスキャンチェーン試験入力ビットシーケンス（１０２）を与えるように構成されており、且つ、前記故障している被試験デバイスの前記故障スキャンチェーンから故障スキャンチェーン試験出力ビットシーケンスを得るように構成されている、請求項１から６のいずれか一項に記載の試験装置。
【請求項８】
請求項１から７のいずれか一項に記載の試験装置（１００）と、
故障スキャンチェーンを含む、故障している被試験デバイスから得られた故障スキャンチェーン試験出力ビットシーケンスの情報を、前記基準スキャンチェーン試験データ（１２２）と比較して、前記故障スキャンチェーンの故障箇所及び故障タイプの情報を確定するように構成された評価ユニット（７４０）と、
を備える試験システム（７００、８００）。
【請求項９】
前記試験パターン発生器（１１０）は、複数の異なるスキャンチェーン試験入力ビットシーケンス（１０２）の変更を、同じ事前定義された数の開始ビットを、同じ事前定義された開始ビットシーケンスに置き換えることによって行うように構成されており、前記出力データ変更器（１２０）は、前記複数の変更されたスキャンチェーン試験入力ビットシーケンス（１１２）に対する結果である複数のスキャンチェーン試験出力ビットシーケンス（１３２）の変更を、同じ事前定義された数の終了ビットを、同じ事前定義された終了ビットシーケンスに置き換えることによって行うように構成されている、請求項１から７のいずれか一項に記載の試験装置、又は、請求項８に記載の試験システム。
【請求項１０】
前記複数の変更されたスキャンチェーン試験出力ビットシーケンス（１３２）に基づいて、前記スキャンチェーン試験出力ビットシーケンス（１３２）の各ビット位置ごとに論理１又は論理０の発生頻度（８５２）を算出するように構成された頻度算出器（８５０）を備え、前記算出された、論理１又は論理０の発生頻度（８５２）は、前記基準スキャンチェーン試験データ（１２２）を表す、請求項９に記載の試験装置又は試験システム。
【請求項１１】
トグルビット特定器（８６０）を備えており、前記トグルビット特定器（８６０）は、スキャンチェーン試験出力ビットシーケンス（１３２）内の最後のトグルビット位置（８６２）を特定するように構成されていて、前記最後のトグルビット位置は、前記複数のスキャンチェーン試験出力ビットシーケンス（１３２）のうちの少なくとも１つのスキャンチェーン試験出力ビットシーケンス（１３２）に対して論理０を含み、前記複数のスキャンチェーン試験出力ビットシーケンス（１３２）のうちの少なくとも１つのスキャンチェーン試験出力ビットシーケンス（１３２）に対して論理１を含む前記スキャンチェーンによって出力された前記スキャンチェーン試験出力ビットシーケンス（１３２）の中の最後のビットの位置を示し、或いは、前記トグルビット特定器（８６０）は、最初の縮退ビット位置（８６４）を特定するように構成されていて、前記最初の縮退ビット位置（８６４）は、前記複数のスキャンチェーン試験出力ビットシーケンス（１３２）の全てのスキャンチェーン試験出力ビットシーケンス（１３２）に対して論理０を含むか、前記複数のスキャンチェーン試験出力ビットシーケンス（１３２）の全てのスキャンチェーン試験出力ビットシーケンス（１３２）に対して論理１を含む前記試験対象スキャンチェーンによって出力された前記スキャンチェーン試験出力ビットシーケンス（１３２）の中の最初のビットの位置を示す、請求項９又は１０に記載の試験装置又は試験システム。
【請求項１２】
前記試験パターン発生器（１１０）は、同じスキャンチェーン試験入力ビットシーケンス（１０２）の変更を、複数の異なる事前定義された数の開始ビットを、複数の異なる事前定義された開始ビットシーケンスに置き換えることによって行い、複数の変更されたスキャンチェーン試験入力ビットシーケンス（１１２）を得るように構成されており、前記出力データ変更器（１２０）は、前記複数の変更されたスキャンチェーン試験入力ビットシーケンス（１１２）に対する結果である複数のスキャンチェーン試験出力ビットシーケンス（１３２）の変更を、前記複数の異なる事前定義された数の開始ビットに対応する複数の異なる事前定義された数の終了ビットを、複数の異なる事前定義された終了ビットシーケンスに置き換えることによって行い、スキャンチェーンの、想定される複数の異なる故障箇所又は故障タイプを表す複数の基準スキャンチェーン試験データ（１２２）を得るように構成されている、請求項１から７、又は９から１１のいずれか一項に記載の試験装置、又は、請求項８から１１のいずれか一項に記載の試験システム。
【請求項１３】
前記試験装置（１００）は、複数の異なる、想定される故障箇所、複数の異なる故障タイプ、及び複数の異なるスキャンチェーン試験入力ビットシーケンス（１０２）に関して、複数の基準スキャンチェーン試験データ（１２２）を生成するように構成されており、前記評価ユニット（７４０）は、前記故障スキャンチェーン試験出力ビットシーケンスの情報を、前記複数の基準スキャンチェーン試験データ（１２２）の各基準スキャンチェーン試験データ（１２２）と比較するように構成されているか、複数の異なるスキャンチェーン試験入力ビットシーケンス（１０２）に対して確定された、複数の故障スキャンチェーン試験出力ビットシーケンスの論理１又は論理０の発生頻度を、前記複数の基準スキャンチェーン試験データ（１２２）の各基準スキャンチェーン試験データ（１２２）の論理１又は論理０の頻度と比較するように構成されている、請求項８から１２のいずれか一項に記載の試験システム。
【請求項１４】
前記評価ユニット（７４０）は、可能性のある故障箇所及び故障タイプを、対応する信頼度レベル情報とともに含んでいる故障候補リストを決定するように構成されている、請求項８から１３のいずれか一項に記載の試験システム。
【請求項１５】
前記試験パターン発生器（１１０）は、複数の、変更されていない、異なるスキャンチェーン試験入力ビットシーケンス（１０２）を、無故障の被試験デバイス及び故障している被試験デバイスに与えるように構成されており、前記頻度算出器（８５０）は、前記無故障の被試験デバイス及び前記故障している被試験デバイスについての前記スキャンチェーン試験出力ビットシーケンスの各ビット位置における論理１又は論理０の発生頻度の算出を、前記無故障の被試験デバイスから受け取った、複数の変更されていないスキャンチェーン試験出力ビットシーケンスに基づいて、且つ、前記故障している被試験デバイスから受け取った、複数の変更されていないスキャンチェーン試験出力ビットシーケンスに基づいて行うように構成されており、前記評価ユニット（７４０）は、前記スキャンチェーン試験出力ビットシーケンスの各位置における、前記故障している被試験デバイスについて確定された論理０又は論理１の頻度と、前記無故障の被試験デバイスについて確定された論理０又は論理１の頻度との差を算出して、故障の特徴を得るように構成されている、請求項１０から１４のいずれか一項に記載の試験システム。
【請求項１６】
前記評価ユニット（７４０）は、想定される複数の異なる故障箇所及び異なる故障タイプを考慮することによって得られる複数の変更されたスキャンチェーン試験出力ビットシーケンス（１３２）から確定された論理０又は論理１の各頻度と、前記スキャンチェーン試験出力ビットシーケンス（１３２）の各位置における、前記無故障の被試験デバイスの前記複数の変更されていないスキャンチェーン試験出力ビットシーケンスから確定された論理０又は論理１の頻度との差を算出して、考慮された各故障箇所及び各故障タイプごとの基準特徴を得るように構成されている、請求項１５に記載の試験システム。
【請求項１７】
前記評価ユニット（７４０）は、前記得られた故障特徴を、得られた各基準特徴と比較して、前記故障箇所及び前記故障タイプの情報を得るように構成されている、請求項１６に記載の試験システム。
【請求項１８】
基準スキャンチェーン試験データを発生させる方法（９００）であって、
スキャンチェーン試験入力ビットシーケンスの変更を、前記スキャンチェーン試験入力ビットシーケンスのうちの事前定義された数の開始ビットを、事前定義された開始ビットシーケンスに置き換えることにより行うステップ（９１０）と、
前記変更されたスキャンチェーン試験入力ビットシーケンスを被試験デバイスに与えるステップ（９２０）と、
前記変更されたスキャンチェーン試験入力ビットシーケンスに対する結果であるスキャンチェーン試験出力ビットシーケンスを前記被試験デバイスから受け取るステップ（９３０）と、
前記スキャンチェーン試験出力ビットシーケンスの変更を、前記スキャンチェーン試験出力ビットシーケンスのうちの事前定義された数の終了ビットを、事前定義された終了ビットシーケンスに置き換えることによって行い、前記基準スキャンチェーン試験データを得るステップ（９４０）と、
を含む方法。
【請求項１９】
故障スキャンチェーンの故障箇所及び故障タイプの情報を確定する方法（１０００）であって、
請求項１８に記載の、基準スキャンチェーン試験データを発生させる方法と、
前記故障スキャンチェーンを含む、故障している被試験デバイスから得られた故障スキャンチェーン試験出力ビットシーケンスの情報を、前記基準スキャンチェーン試験データと比較して、前記故障スキャンチェーンの前記故障箇所及び前記故障タイプの情報を確定するステップ（１０５０）と、
を含む方法。
【請求項２０】
複数の異なるスキャンチェーン試験入力ビットシーケンスの変更を、同じ事前定義された数の開始ビットを、同じ事前定義された開始ビットシーケンスに置き換えることによって行い、複数の変更された、異なるスキャンチェーン試験入力ビットシーケンスを得るステップと、
同じスキャンチェーン試験入力ビットシーケンスの変更を、複数の異なる事前定義された数の開始ビットを、複数の異なる事前定義された開始ビットシーケンスに置き換えることによって行い、複数の変更された、同じスキャンチェーン試験入力ビットシーケンスを得るステップと、
前記複数の変更された、異なるスキャンチェーン試験入力ビットシーケンスに対する結果である複数のスキャンチェーン試験出力ビットシーケンスの変更を、同じ事前定義された数の終了ビットを、同じ事前定義された終了ビットシーケンスに置き換えることによって行い、想定される１つの故障箇所及び故障タイプに対する基準スキャンチェーン試験データを得るステップと、
前記複数の変更された、同じスキャンチェーン試験入力ビットシーケンスに対する結果である複数のスキャンチェーン試験出力ビットシーケンスの変更を、前記複数の異なる数の開始ビットに対応する複数の異なる事前定義された数の終了ビットを、複数の異なる事前定義された終了ビットシーケンスに置き換えることによって行い、前記スキャンチェーンの、想定される複数の異なる故障箇所又は故障タイプを表す複数の基準スキャンチェーン試験データを得るステップと、
を更に含む、請求項１８又は１９に記載の方法。
【請求項２１】
前記複数の変更された、同じスキャンチェーン試験出力ビットシーケンスに基づいて、前記スキャンチェーン試験出力ビットシーケンスの各ビット位置ごとに論理１又は論理０の発生頻度を算出するステップを含み、前記算出された、論理１又は論理０の発生頻度は、想定される１つの故障箇所及び故障タイプに対する前記基準スキャンチェーン試験データを表す、請求項２０に記載の方法。
【請求項２２】
コンピュータプログラムであって、コンピュータ上又はマイクロコントローラ上で実行された場合に請求項１８から２１のいずれか一項に記載の方法を実施するプログラムコードを有するコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明による実施形態は、デジタルデバイスに関する試験の概念に関し、詳細には、基準スキャンチェーン試験データを発生させる試験装置及び方法、試験システム、並びに、故障スキャンチェーンの故障箇所及び故障タイプの情報を特定する方法に関する。 
【背景技術】
【０００２】
デジタルデバイスの試験では、殆どの場合、スキャン試験又はロジック組み込み自己試験（ＬＢｉＳＴ）により、デジタルランダムロジックを試験する。両試験カテゴリとも、試験パターンをシフトインし、試験結果をシフトアウトすることを可能にするスキャンチェーンを用いることを前提としている。スキャンチェーン内をシフトすることが不具合によってブロックされると、スキャン試験及びＬＢｉＳＴが妨げられ、その試験の結果として、カバレッジがかなり低下することが多い。ブロックしている不具合が間にある、連続する２つのスキャンセルを識別する、ブロックされたチェーンの高速解析が必要とされる。そして更に、故障解析を行うことにより、その不具合の根本原因を見つけること、及び問題を解決して歩留まりを上げることが可能である。
【０００３】
設計過程の間に追加される、被試験デバイス（ＤＵＴ）に対する追加ハードウェアは、そのような技術がかなりの量のダイ面積を必要とすることから、コストがかかりすぎると考えられている。
【０００４】
ハードウェアを追加しないと故障箇所を正確且つ明白に識別することができない場合があることは、スキャンチェーンがブロックされた問題にはつきものである。
【０００５】
ブロックされたチェーンの解析を行うソフトウェアソリューションが存在するが、これは、解析用として正しく構成すべき、ＤＵＴの有効なシミュレーションモデルを必要とする。更に、現代的設計の挙動をシミュレートすることは、かなりのコンピューティング能力が必要である為、数分、数時間、更には数日かかる可能性がある。曖昧な結果を処理する為に、それらの結果に対する信頼度レベルを与えるソフトウェアソリューションもある。
【０００６】
ブロックされたチェーンの解析に関して、イノビス（Ｉｎｏｖｙｓ）社が出願した特許（米国特許第７５６８１３９号）には、よく知られたアルゴリズムを試験装置に実装して、永続的不具合によってブロックされているスキャンチェーンを解析する方法が記載されている。このソリューションは、曖昧な結果を処理することができず、そのような場合には、正しくない故障箇所を報告する可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、試験時間を短縮すること、ハードウェア努力を減らすこと、且つ／又は故障箇所特定精度を向上させることを可能にする、デジタルデバイスに関する試験の、改良された概念を提供することである。
【課題を解決するための手段】
【０００８】
この目的は、請求項１に記載の試験装置、請求項８に記載の試験システム、又は請求項１８又は１９に記載の方法によって達成される。
【０００９】
本発明の一実施形態は、基準スキャンチェーン試験データを発生させる試験装置であって、試験パターン発生器及び出力データ変更器を含む試験装置を提供する。試験パターン発生器は、スキャンチェーン試験入力ビットシーケンスの変更を、スキャンチェーン試験入力ビットシーケンスのうちの事前定義された数の開始ビットを、事前定義された開始ビットシーケンスに置き換えることによって行うように構成されている。更に、試験パターン発生器は、変更されたスキャンチェーン試験入力ビットシーケンスを被試験デバイスに与えるように構成されている。出力データ変更器は、変更されたスキャンチェーン試験入力ビットシーケンスに対する結果であるスキャンチェーン試験出力ビットシーケンスを被試験デバイスから受け取り、変更するように構成されている。スキャンチェーン試験出力ビットシーケンスの変更が、スキャンチェーン試験出力ビットシーケンスのうちの事前定義された数の終了ビットを、事前定義された終了ビットシーケンスに置き換えることによって行われて、基準スキャンチェーン試験データが得られる。
【００１０】
本発明による実施形態の基礎となる中心概念は、故障スキャンチェーンを含む被試験デバイスの挙動が、変更された試験パターンを無故障の被試験デバイスに与えることによってシミュレーションされる、というものである。これを行う為に、試験装置は、スキャンチェーン試験入力ビットシーケンスのうちの１つ以上の開始ビット、及びスキャンチェーン試験出力ビットシーケンスのうちの少なくとも１つの終了ビットを、事前定義されたビットシーケンスに置き換える。このようにして、永続的又は過渡的な、ブロックされたスキャンチェーンの出力を、無故障のデバイスで再現することが可能である。この基準スキャンチェーン試験データを、故障しているデバイスの出力と比較して、故障しているデバイスの故障箇所及び故障タイプ（例えば、０縮退又は１縮退）に関する情報を得ることが可能である。 
【００１１】
このようにして、例えば、被試験デバイスに対するハードウェア追加が必須でなくともよくなり、比較結果を報告するだけでよい為、ソフトウェアシミュレーションによるソリューションと比較して、試験ロギングデータの量が少なくなり、試験時間を大幅に短縮することが可能になり、必然的な故障と偶発的な故障とを区別することが容易になり、物理的故障解析までの時間が短縮される。
【００１２】
本発明による幾つかの実施形態は、複数の異なる、想定される故障箇所、複数の異なる故障タイプ、及び／又は複数の異なるスキャンチェーン試験入力ビットシーケンスに関して、複数の基準スキャンチェーン試験データを決定する試験装置を含む試験システムに関する。更に、試験システムは、評価ユニットを含む。評価ユニットを用いて、得られた複数のスキャンチェーン試験データを、故障しているデバイスの出力と比較することにより、故障しているデバイスの故障スキャンチェーンの故障箇所及び故障タイプの情報を得ることが可能である。
【００１３】
以下では、本発明による実施形態を、添付図面を参照しながら詳細に説明する。
【００１４】
以下では、実施形態の説明の冗長性を減らす為に、同一又は同様の機能的特性を有するオブジェクト及び機能ユニットに対して、ある程度、同じ参照符号を用いており、ある図面を参照してのそれらの説明は、他の図面にも適用されるものとする。
【図面の簡単な説明】
【００１５】
【図１】基準スキャンチェーン試験データを発生させる試験装置のブロック図である。
【図２】無故障のスキャンチェーンのスキャンチェーン試験の概略図である。
【図３】スキャンフリップフロップ３とスキャンフリップフロップ４との間で０縮退故障が発生している故障スキャンチェーンのスキャンチェーン試験の概略図である。
【図４】スキャンフリップフロップ３とスキャンフリップフロップ４との間の０縮退故障を再現する無故障のデバイスのスキャンチェーン試験の概略図である。
【図５】スキャンフリップフロップ３とスキャンフリップフロップ４との間の１縮退故障を再現する無故障のデバイスのスキャンチェーン試験の概略図である。
【図６ａ】スキャンフリップフロップ３とスキャンフリップフロップ４との間の１縮退故障を再現する、奇数個の否定回路を含む無故障のスキャンチェーンのスキャンチェーン試験の概略図である。
【図６ｂ】スキャンフリップフロップ３とスキャンフリップフロップ４との間の０縮退故障、及びスキャンフリップフロップ３とスキャンフリップフロップ４との間の１縮退故障を再現する無故障のスキャンチェーンのスキャンチェーン試験の概略図である。
【図７】試験システムのブロック図である。
【図８】別の試験システムのブロック図である。
【図９】基準スキャンチェーン試験データを発生させる方法のフローチャートである。
【図１０】故障スキャンチェーンの故障箇所及び故障タイプの情報を確定させる方法のフローチャートである。
【発明を実施するための形態】
【００１６】
図１は、本発明の一実施形態による、基準スキャンチェーン試験データ１２２を発生させる試験装置１００のブロック図を示す。試験装置１００は、試験パターン発生器１１０及び出力データ変更器１２０を含んでいる。試験装置１００は、被試験デバイス１３０に接続可能であり、これによって、試験パターン発生器１１０は、被試験デバイス１３０に試験データを与えることが可能であり、被試験デバイス１３０は、出力データ変更器１２０に出力試験データを与えることが可能である。被試験デバイス１３０は、試験装置１００の一部ではない。試験パターン発生器１１０は、スキャンチェーン試験入力ビットシーケンス１０２の変更を、スキャンチェーン試験入力ビットシーケンス１０２のうちの事前定義された数の開始ビットを、事前定義された開始ビットシーケンスに置き換えることによって行う。更に、試験パターン発生器１１０は、変更されたスキャンチェーン試験入力ビットシーケンス１１２を被試験デバイス１３０に与える。出力データ変更器１２０は、変更されたスキャンチェーン試験入力ビットシーケンス１１２に対する結果であるスキャンチェーン試験出力ビットシーケンス１３２を被試験デバイス１３０から受け取り、変更する。スキャンチェーン試験出力ビットシーケンス１３２の変更が、スキャンチェーン試験出力ビットシーケンス１３２のうちの事前定義された数の終了ビットを、事前定義された終了ビットシーケンスに置き換えることによって行われて、基準スキャンチェーン試験データ１２２が得られる。
【００１７】
スキャンチェーン試験入力ビットシーケンス１０２及びスキャンチェーン試験出力ビットシーケンス１３２を変更することにより、故障スキャンチェーンを含むデバイスの挙動を、無故障のデバイス（正常なデバイス）により再現することが可能となりうる。言い換えると、変更されたスキャンチェーン試験入力ビットシーケンス１１２に対する結果であるスキャンチェーン試験出力ビットシーケンス１３２を出力している被試験デバイス１３０のスキャンチェーンは、無故障であってよい。このようにして、故障デバイスのスキャンチェーン出力データの評価の為の基準スキャンチェーン試験データ１２２を、（例えば、ソフトウェアシミュレーションによる故障解析と比較して）非常に高速で発生させることが可能である。更に、被試験デバイス１３０（ＤＵＴ）に対しては、追加ハードウェアは必須でなくてよい。
【００１８】
スキャンチェーン試験入力ビットシーケンス１０２及びスキャンチェーン試験出力ビットシーケンス１３２は、基準スキャンチェーン試験データ１２２が決定される、ＤＵＴ１３０のスキャンチェーンの各スキャンセル（例えば、フリップフロップ）に対して１つのビットを含んでよい。従って、事前定義された数の開始ビット及び事前定義された数の終了ビットは、０からスキャンチェーン試験入力ビットシーケンス１０２又はスキャンチェーン試験出力ビットシーケンス１３２のビット数までの範囲で様々であってよい。
【００１９】
試験装置１００は、試験対象スキャンチェーン内の様々な箇所における故障に対して、又は様々な故障タイプに対して、基準スキャンチェーン試験データ１２２を決定してよい。この場合、開始ビット数及び終了ビット数は、基準スキャンチェーン試験データ１２２を発生させるスキャンチェーンの中の、想定される故障箇所に依存してよい。言い換えると、想定される様々な故障箇所に対して、開始ビット数及び終了ビット数は、様々であってよい。例えば、開始ビット数（＃ｓｂ）と終了ビット数（＃ｅｂ）との和は、スキャンチェーン試験入力ビットシーケンス１０２のビット数に等しくてよく（＃ｉｂｓ＝＃ｓｂ＋＃ｅｂ）、スキャンチェーン試験出力データ１３２のビット数に等しくてよい（＃ｏｂｓ＝＃ｓｂ＋＃ｅｂ）。言い換えると、開始ビット数と終了ビット数との和は、試験対象スキャンチェーンのスキャンセル数に等しくてよい。
【００２０】
事前定義された開始ビットシーケンス及び事前定義された終了ビットシーケンスは、基準終了チェーン試験データ１２２を発生させる、想定される故障タイプに依存してよい。故障タイプは、例えば、永続的又は過渡的な０縮退故障又は１縮退故障であってよい。事前定義された開始ビットシーケンス及び事前定義された終了ビットシーケンスは、論理０だけを含んでよく、論理１だけを含んでもよい。これは、想定される故障タイプ、及び／又は、試験対象スキャンチェーン内の否定回路数（奇数又は偶数）に依存してよい。例えば、０縮退故障が発生していて、試験対象スキャンチェーン内の否定回路が偶数個である場合には、事前定義された開始ビットシーケンス及び事前定義された終了ビットシーケンスは、論理０だけを含む可能性があり、或いは、０縮退故障が発生していて、試験対象スキャンチェーン内の否定回路が奇数個である場合には、事前定義された開始ビットシーケンスは、論理１だけを含む可能性があり、事前定義された終了ビットシーケンスは、論理０だけを含む可能性がある。
【００２１】
以下、図２から図６は、様々な故障タイプ及び様々な否定回路数を考慮した、１０個のスキャンフリップフロップ２１０（スキャンセル）を含むスキャンチェーン２００に関して、記載の概念を示している。
【００２２】
スキャンチェーンをブロックする原因となる不具合の存在は、無故障の、即ち、故障スキャンチェーンがないＤＵＴを用いた特定試験装置において再現することが可能である。この為には、試験装置が、入力パターン（スキャンチェーン試験入力ビットシーケンス）及び出力パターン（スキャンチェーン試験出力ビットシーケンス）を相応に変更することを可能にする新しい追加機能性を提供することが必要である。
【００２３】
例えば、図２に示すような、１０個のスキャンセルからなるスキャンチェーン長と、スキャン入力ビットｂ０…ｂ９（スキャンチェーン試験入力ビットシーケンス）と、スキャン出力（応答）ビットｒ０…ｒ９（スキャンチェーン試験出力ビットシーケンス）とを有する正常なデバイスを想定する。
【００２４】
ブロックされたスキャンチェーンがある場合は、これを、スキャンチェーン内の縮退故障としてモデル化することが可能である。例えば、図３に示すように、ＳＦＦ３（スキャンフリップフロップ３）とＳＦＦ４（スキャンフリップフロップ４）との間で０縮退故障が発生している場合、この不具合によって、スキャンセルに記憶されているスキャン入力値、及び試験装置上で観察されるスキャン出力値が変更される。
【００２５】
図４に示すように（「変更された試験モデル」を参照）、試験装置がスキャン入力データ１０２及び出力データ１３２を変更することが可能であれば、結果０…０  ｒ３…ｒ０を正常デバイスで再現することが可能である。
【００２６】
この、試験装置の新しい機能は、任意の数Ｎ（事前定義された開始ビット数）に対して、任意のスキャンチェーンにシフトインされた最初のＮ個の値を、事前定義されたビットシーケンス（事前定義された開始ビットシーケンス）で上書きする（置き換える）機能であり、例えば、そのスキャンチェーンにシフトインされた最初の４個の値が上書きされ、一定値「０」に設定される。試験装置の別の新しい機能は、任意の数Ｍ（事前定義された終了ビット数）に対して、任意のスキャンチェーンからシフトアウトされた最後のＭ個の値を、事前定義されたビットシーケンス（事前定義された終了ビットシーケンス）で上書きする機能であり、例えば、そのスキャンチェーンからシフトアウトされた最後の６個の値が上書きされ、一定値「０」に設定される。
【００２７】
同様に、図５に示すように、ＳＦＦ３とＳＦＦ４との間の１縮退故障としてモデル化できるスキャンチェーンのブロックの結果を、特定試験装置において再現することが可能である。
【００２８】
図６ａに示すように、スキャン入力からブロック箇所までの経路に沿って奇数個の否定回路６２０が存在する場合でも、これを、特定試験装置において再現することが可能である。
【００２９】
ブロックされた箇所からスキャン出力までの経路に沿って奇数個の否定回路が存在する場合、或いは、スキャン入力から故障箇所まで、及び、故障箇所からスキャン出力までの両方の経路に沿って奇数個の否定回路が存在する場合、これらのシナリオは、同様に再現することが可能である。
【００３０】
更に、スキャンチェーンには、複数の故障箇所があってもよい。例えば、図６ｂは、縮退故障が２つ発生しているスキャンチェーンを示している。この場合、開始ビットシーケンスは、０及び１を含んでよい。
【００３１】
上述の観察は、両タイプのブロック（０縮退及び１縮退）に当てはまる。
【００３２】
この観察は、１０個のスキャンセルからなるスキャンチェーンに特に関連するわけではなく、スキャンチェーンのサイズは任意である。
【００３３】
この観察は、故障箇所（例えば、上述のように、ＳＦＦ３とＳＦＦ４との間）の場所に特に関連するわけではなく、場所は、スキャンチェーン内の任意の場所であってよい。言い換えると、スキャンチェーンにおける任意の２つの隣接するスキャンセルの間の故障、又は、スキャンセル自体の内部の故障を再現することが可能である。スキャンセル自体の内部の故障は、スキャンチェーンにおける故障スキャンセルと後続のスキャンセルとの間の故障と同等の挙動を引き起こす可能性がある。
【００３４】
これらの観察は、単一スキャンチェーンについて示したものであるが、複数の（正常）スキャンチェーンがデバイス内にある場合にも当てはまる。基準スキャンチェーンデータは、無故障の被試験デバイスの、１つのスキャンチェーン、又は幾つかのスキャンチェーン、又は全てのスキャンチェーンについて発生させてよい。
【００３５】
上述のような入力パターンの変更によって、ＤＵＴが不明状態になる可能性がある為、ＤＵＴは、どのような状態から動作させても壊れることがないようにロバストでなければならない。
【００３６】
記載の概念によれば、基準スキャンチェーン試験データ１２２は、無故障の被試験デバイスから得ることが可能である。この基準スキャンチェーン試験データ１２２を、故障デバイスから得られたスキャンチェーン試験データと比較することが可能である。これを行う為に、試験装置１００は、スキャンチェーン試験入力ビットシーケンス１０２（未変更）を、故障スキャンチェーンを含む、故障している被試験デバイスに与えることが可能であり、その故障している被試験デバイスから故障スキャンチェーン試験出力ビットシーケンスを得ることが可能である。このスキャンチェーン試験出力ビットシーケンス又はスキャンチェーン試験出力ビットシーケンスから確定された情報（例えば、論理０又は論理１の頻度）を、無故障の被試験デバイスから得られた基準スキャンチェーン試験データ１２２と比較することが可能である。
【００３７】
図７は、本発明の一実施形態による試験システム７００のブロック図を示す。試験システム７００は、既に記載された概念による試験装置１００と、評価ユニット７４０とを含んでいる。評価ユニット７４０は、故障スキャンチェーンを含む、故障している被試験デバイスから得られた故障スキャンチェーン試験出力ビットシーケンスの情報を、基準スキャンチェーン試験データ１２２と比較して、故障スキャンチェーンの故障箇所７４２及び故障タイプ７４４の情報を確定する。
【００３８】
評価ユニット７４０は、図７に示されるように試験装置１００と接続されてよく、或いは、試験装置１００から独立していてもよい。独立した評価ユニット７４０は、基準スキャンチェーン試験データ１２２及び／又は故障スキャンチェーン試験出力ビットシーケンスの情報を記憶装置から受け取ってよい。このようにして、実時間の故障解析、製造の監視、又はボリュームテストが可能であってよい。
【００３９】
基準スキャンチェーン試験データ１２２は、例えば、変更されたスキャンチェーン試験出力ビットシーケンス自体、又は、スキャンチェーン試験出力ビットシーケンス１３２の各ビット位置における論理１又は論理０の発生頻度、又は、スキャンチェーン試験出力ビットシーケンス内の最後のビットの位置を示す、最後にトグルされたビット位置、又は様々なスキャンチェーン試験出力ビットシーケンスに対して得られた論理１並びに論理０であってよい。言い換えると、複数の故障タイプ及び複数の故障箇所について、（複数パターンに対する）故障ＤＵＴの各単一試験応答ビットを、無故障ＤＵＴの各単一試験応答ビットと比較することが可能である。これは、最終的にはデータ量が膨大になる為、ビット頻度又はトグルビット位置を用いることが好ましいであろう。
【００４０】
従って、故障している被試験デバイスから得られた故障スキャンチェーン試験出力ビットシーケンスの情報は、故障スキャンチェーン試験出力ビットシーケンス自体、又は、スキャンチェーン試験出力ビットシーケンス１３２の各ビット位置における論理１又は論理０の発生頻度、又は、故障スキャンチェーン試験出力ビットシーケンスの最後のトグルビット位置であってよい。
【００４１】
故障スキャンチェーンの故障箇所７４２及び故障タイプ７４４の情報は、比較がもたらす結果が曖昧でない場合には、厳密な故障箇所（例えば、スキャンセル、又は２つのスキャンセルの間）及び故障タイプ（０縮退又は１縮退）であってよい。特にスキャンチェーンのブロックが過渡的な場合には、比較結果が曖昧になる可能性がある。この場合、評価ユニット７４０は、故障候補リストを決定してよく、このリストは、可能性のある故障箇所及び故障タイプを、それぞれの信頼度レベル情報（例えば、故障スキャンチェーンの実際の故障箇所及び／又は故障タイプを示している確率）とともに含んでおり、信頼度レベル情報は、故障スキャンチェーンの故障箇所７４２及び故障タイプ７４４の確定された情報を表している。
【００４２】
多くの場合、試験パターンは、複数の異なるスキャンチェーン試験入力ビットシーケンス（例えば、疑似ランダムビットシーケンス、又は複数の異なるスキャンチェーン試験入力ビットシーケンスの事前定義されたシーケンス）を含んでいる。この場合、試験パターン発生器１１０は、この複数の異なるスキャンチェーン試験入力ビットシーケンス１０２を変更してよく、この変更は、この複数のスキャンチェーン試験入力ビットシーケンスの各スキャンチェーン試験入力ビットシーケンス１０２のうちの同じ事前定義された数の開始ビットを、同じ事前定義された開始ビットシーケンスに置き換えることによって行われる。更に、出力データ変更器１２０は、複数の変更されたスキャンチェーン試験入力ビットシーケンス１１２に対する結果である複数のスキャンチェーン試験出力ビットシーケンス１３２を変更してよく、この変更は、複数のスキャンチェーン試験出力ビットシーケンス１３２の各スキャンチェーン試験出力ビットシーケンス１３２のうちの同じ事前定義された数の終了ビットを、同じ事前定義された終了ビットシーケンスに置き換えることによって行われる。この複数の変更されたスキャンチェーン試験出力ビットシーケンスに基づいて、出力データ変更器１２０は、基準スキャンチェーン試験データを得ることが可能である。言い換えると、試験装置１００は、各スキャンチェーン試験入力ビットシーケンス１０２ごとに、変更されたスキャンチェーン試験出力ビットシーケンスを確定することが可能である。
【００４３】
複数の入力ビットシーケンスの各スキャンチェーン試験入力ビットシーケンスのビット数及び複数のスキャンチェーン試験出力ビットシーケンスの各スキャンチェーン試験出力ビットシーケンスのビット数は、同じであってよく、試験対象スキャンチェーンのスキャンセル数に等しくてよい。
【００４４】
得られる基準スキャンチェーン試験データ１２２は、複数の変更されたスキャンチェーン試験出力ビットシーケンス又はそれらから得られる情報であってよい。
【００４５】
例えば、試験装置１００又は評価ユニット７４０は、頻度算出器８５０を含んでよい。頻度算出器８５０は、複数の変更されたスキャンチェーン試験出力ビットシーケンスに基づいて、スキャンチェーン試験出力ビットシーケンスの各ビット位置ごとに論理１又は論理０の発生頻度８５２を算出することが可能である。言い換えると、頻度算出器８５０は、試験対象スキャンチェーンの各スキャンセルごとに、論理１の発生と論理０の発生との比８５２を算出することが可能である。これは、無故障デバイス及び故障デバイスについて行える為、評価ユニット７４０は、論理１又は論理０の発生頻度８５２（又は論理０に対する論理１の比）を、正常デバイスと故障デバイスとの間で比較して、故障スキャンチェーンの故障箇所７４２及び故障タイプ７４４の情報を得ることが可能である。或いは、スキャンチェーンの全てのビットの頻度を比較する代わりに、最も大きい複数の異常値（例えば、最も大きい１６個、３２個、６４個、又は別の数の異常値）のビット番号及び頻度、又は、最も特徴的なビット（例えば、１６個、３２個、６４個、又は別の数の最も特徴的なビット）だけを、故障の特徴として記憶することが可能であり、故障デバイスの対応する頻度と比較することが可能である。
【００４６】
論理１又は論理０の発生頻度を算出することは、過渡的な縮退故障（過渡的な、ブロックされたスキャンチェーン）の故障箇所及び故障タイプを特定することに特に有用であると言えよう。
【００４７】
或いは、試験装置１００又は評価ユニット７４０は、トグルビット特定器８６０を含んでよい。このトグルビット特定器８６０は、スキャンチェーン試験出力ビットシーケンス内の最後のトグルビット位置８６２を特定することが可能である。最後のトグルビット位置８６２は、複数のスキャンチェーン試験出力ビットシーケンスのうちの少なくとも１つのスキャンチェーン試験出力ビットシーケンスに対して論理０を含み、複数のスキャンチェーン試験出力ビットシーケンスのうちの少なくとも１つのスキャンチェーン試験出力ビットシーケンスに対して論理１を含む、試験対象スキャンチェーンによって出力されたスキャンチェーン試験出力ビットシーケンスの中の最後のビットの位置を示すことが可能である。このようにして、故障箇所の前の、最後の無故障スキャンセルを特定することが可能である。これに関連して、最後のトグルビット位置８６２は、スキャンチェーンの出力から数え始めてよい。図２から図６に示した例では、最後のトグルビット位置８６２は、故障箇所（例えば、図３ではＳＦＦ３）の前の最大番号（ＳＦＦ０からＳＦＦ９）を有するスキャンセルになる。この種の基準スキャンチェーン試験データ１２２は、永続的な縮退故障（永続的な、ブロックされたスキャンチェーン）の場合に特に有用であると言えよう。或いは、最後のトグルビット位置の代わりに、最初の縮退ビット位置８６４を特定してもよい。最初の縮退ビット位置８６４は、複数のスキャンチェーン試験出力ビットシーケンスの全てのスキャンチェーン試験出力ビットシーケンスに対して論理０を含むか、複数のスキャンチェーン試験出力ビットシーケンスの全てのスキャンチェーン試験出力ビットシーケンスに対して論理１を含む、試験対象スキャンチェーンによって出力されたスキャンチェーン試験出力ビットシーケンスの中の最初のビットの位置を示すことが可能である。
【００４８】
図８は、本発明の一実施形態による、そのような試験システムのブロック図を示す。試験システム８００は、図７に示された試験システムと類似しているが、上述の頻度算出器８５０及び／又はトグルビット特定器８６０を追加で含んでおり、これらは、試験装置１００の出力データ変更器１２０と、評価ユニット７４０との間に位置する。
【００４９】
頻度算出器８５０及び／又はトグルビット特定器８６０は、試験装置１００の一部、又は評価ユニット７４０の一部であってよい。図８に示した例では、頻度算出器８５０及び／又はトグルビット特定器８６０は、試験装置１００の一部であって、上述のように、論理１又は論理０の発生頻度８６２、最後のトグルビット位置８６２、又は最初の縮退ビット位置８６４を与える。
【００５０】
試験システム１００は、頻度算出器８５０及びトグルビット特定器８６０の両方を含んでよく、それらの一方だけを含んでもよい。
【００５１】
故障スキャンチェーンの故障箇所及び故障タイプは不明である為、複数の異なる、可能性のある故障箇所及び／又は故障タイプ、更には、可能性のある、あらゆる故障箇所及び故障タイプについて、基準スキャンチェーン試験データ１２２を生成することが必要になる。これを行う為に、試験パターン発生器１１０は、同じスキャンチェーン試験入力ビットシーケンス１０２の変更を、（例えば、故障箇所に応じた）複数の異なる、事前定義された数の開始ビットを、（例えば、故障タイプ、及び／又は、スキャンチェーン内の否定回路数に応じた）複数の異なる開始ビットシーケンスに置き換えることによって行い、複数の変更されたスキャンチェーン試験入力ビットシーケンス１１２を得ることが可能である。そして、出力データ変更器１２０は、複数の変更されたスキャンチェーン試験入力ビットシーケンス１１２に対する結果である複数のスキャンチェーン試験出力ビットシーケンス１３２の変更を、上記の複数の異なる数の開始ビットに対応する、（例えば、故障箇所に応じた）複数の異なる、事前定義された数の終了ビットを、（例えば、故障タイプ、及び／又は、スキャンチェーン内の否定回路数に応じた）複数の異なる終了ビットシーケンスに置き換えることによって行い、スキャンチェーンにおいて想定される様々な故障箇所又は故障タイプを表す複数の基準スキャンチェーン試験データ１２２を得ることが可能である。
【００５２】
言い換えると、事前定義された数の開始ビット及び事前定義された数の終了ビット、並びに、事前定義された開始ビットシーケンス及び事前定義された終了ビットシーケンスは、様々な故障箇所における故障及び様々な故障タイプの故障を再現する為に様々であってよい。この複数の基準スキャンチェーン試験データを、故障している被試験デバイスから得られた故障スキャンチェーン試験出力ビットシーケンスの情報と比較して、故障スキャンチェーンの故障箇所７４２及び故障タイプ７４４の情報を確定することが可能である。言い換えると、故障スキャンチェーン試験出力ビットシーケンスの情報と整合する（又は最もよく整合する）基準スキャンチェーン試験データ１２２は、故障スキャンチェーンの故障箇所及び故障タイプを明らかにすることが可能であり、これは、各基準スキャンチェーン試験データ１２２が、（例えば、事前定義された数の開始ビット及び事前定義された数の終了ビットから想定される）特定の故障位置及び（例えば、事前定義された開始ビットシーケンス及び事前定義された終了ビットシーケンスから想定される）特定の故障タイプに対して生成される為である。
【００５３】
本発明の幾つかの実施形態では、様々な故障箇所及び故障タイプ、並びに様々なスキャンチェーン試験入力ビットシーケンスが想定される。この場合、試験装置は、複数の異なる、想定される故障箇所、複数の異なる故障タイプ、及び複数の異なるスキャンチェーン試験入力ビットシーケンスに関して、複数の基準スキャンチェーン試験データを生成することが可能である。このデータに基づいて、評価ユニットは、例えば、故障スキャンチェーン試験出力ビットシーケンス（又は複数の異なるスキャンチェーン試験入力ビットシーケンスに対応する複数の故障スキャンチェーン試験出力ビットシーケンスのシーケンス）を、複数の基準スキャンチェーン試験データの各基準スキャンチェーン試験データと比較することが可能であり、或いは、複数の異なるスキャンチェーン試験入力ビットシーケンスに対して確定された、複数の故障スキャンチェーン試験出力ビットシーケンスの論理１又は論理０の発生頻度を、複数の基準スキャンチェーン試験データの各基準スキャンチェーン試験データの論理１又は論理０の頻度と比較することが可能である。言い換えると、試験装置は、想定される様々な故障箇所、様々な故障タイプ、及び様々なスキャンチェーン試験入力ビットシーケンスについて基準スキャンチェーン試験データを再現することが可能であり、これを、対応する、故障デバイスの出力と比較して、故障している被試験デバイスの故障スキャンチェーンの故障箇所及び故障タイプの情報を確定することが可能である。
【００５４】
スキャンチェーン内の故障は、永続的には存在しない場合がある。そのような故障は、例えば、ランダムに発生する場合があり、或いは、データ依存である場合がある。このような過渡的な故障の場合は、故障箇所及び故障タイプを確定するのが困難である。記載の概念を用いると、そのような過渡的な故障も、識別及び位置特定が可能である。
【００５５】
これを行う為に、試験パターン発生器１１０は、複数の、変更されていない、異なるスキャンチェーン試験入力ビットシーケンス１０２を、無故障の被試験デバイス及び故障している被試験デバイスに続けて与えることが可能である。「変更されていない」とは、この場合には、事前定義された数の開始ビットが、事前定義された開始ビットシーケンスに置き換えられていないという意味である。そして、頻度算出器は、無故障の被試験デバイス及び故障している被試験デバイスについてのスキャンチェーン試験出力ビットシーケンスの各ビット位置における論理１又は論理０の発生頻度の算出を、無故障の被試験デバイスから受け取った、複数の変更されていないスキャンチェーン試験出力ビットシーケンス、及び（複数の変更されていない異なるスキャンチェーン試験入力ビットシーケンスに対する結果である）故障している被試験デバイスからの、複数の変更されていないスキャンチェーン試験出力ビットシーケンスに基づいて行う。更に、評価ユニットは、スキャンチェーン試験出力ビットシーケンスの各位置における、故障している被試験デバイスについて確定された論理０又は論理１の頻度と、無故障の被試験デバイスについて確定された論理０又は論理１の頻度との差を算出して、故障の特徴を得ることが可能である。この故障の特徴は、故障している被試験デバイスの故障箇所及び／又は故障タイプを既に示している場合がある。
【００５６】
任意選択で、算出された差を正規化してもよい（例えば、差を、複数の変更されていない異なるスキャンチェーン試験入力ビットシーケンスの数で割って正規化してよい）。
【００５７】
更に、評価ユニット７４０は、想定される複数の異なる故障箇所及び異なる故障タイプを考慮することによって得られる複数の変更されたスキャンチェーン試験出力ビットシーケンスから確定された論理０又は論理１の各頻度と、無故障の被試験デバイスの複数の変更されていないスキャンチェーン試験出力ビットシーケンスから確定された論理０又は論理１の頻度との差を算出して、考慮された各故障箇所及び各故障タイプごとの基準特徴を得ることが可能である。言い換えると、評価ユニットは、変更されていないスキャンチェーン試験入力ビットシーケンスによる、無故障の被試験デバイスの無故障挙動を、想定される複数の異なる故障箇所及び異なる故障タイプについての、変更されたスキャンチェーン試験入力ビットシーケンスによる、無故障の被試験デバイスのシミュレーションされた故障挙動と比較することが可能である。
【００５８】
任意選択で、算出された差を正規化してもよい（例えば、差を、複数の変更されていない（又は変更された）異なるスキャンチェーン試験入力ビットシーケンスの数で割って正規化してよい）。
【００５９】
更に、評価ユニット７４０は、確定された故障特徴を、確定された各基準特徴と比較して、故障箇所及び故障タイプの情報を得ることが可能である。
【００６０】
図９は、本発明の一実施形態による、基準スキャンチェーン試験データを発生させる方法９００のフローチャートを示す。方法９００は、ステップ９１０で、スキャンチェーン試験入力ビットシーケンスの変更を、スキャンチェーン試験入力ビットシーケンスのうちの事前定義された数の開始ビットを、事前定義された開始ビットシーケンスに置き換えることにより行う。次に、ステップ９２０で、変更されたスキャンチェーン試験入力ビットシーケンスを被試験デバイスに与え、ステップ９３０で、変更されたスキャンチェーン試験入力ビットシーケンスに対する結果であるスキャンチェーン試験出力ビットシーケンスを被試験デバイスから受け取る。更に、方法９００は、ステップ９４０で、スキャンチェーン試験出力ビットシーケンスの変更を、スキャンチェーン試験出力ビットシーケンスのうちの事前定義された数の終了ビットを、事前定義された終了ビットシーケンスに置き換えることによって行い、基準スキャンチェーン試験データを得る。
【００６１】
任意選択で、複数の異なるスキャンチェーン試験入力ビットシーケンスを含む試験パターンを、例えば、疑似ランダムビットシーケンスと見なせるように、複数の異なるスキャンチェーン試験入力ビットシーケンスの変更を、同じ事前定義された数の開始ビットを、同じ事前定義された開始ビットシーケンスに置き換えることによって行うことが可能である。これに応じて、複数の変更されたスキャンチェーン試験入力ビットシーケンスに対する結果である複数のスキャンチェーン試験出力ビットシーケンスの変更を、同じ事前定義された数の終了ビットを、同じ事前定義された終了ビットシーケンスに置き換えることによって行うことが可能である。
【００６２】
更に、任意選択で、様々な故障箇所及び／又は故障タイプの想定を、複数の異なる事前定義された数の開始ビットを、複数の異なる事前定義された開始ビットシーケンスに置き換えることによって行い、複数の変更されたスキャンチェーン試験入力ビットシーケンスを得ることが可能である。これに応じて、複数の変更されたスキャンチェーン試験入力ビットシーケンスに対する結果である複数のスキャンチェーン試験出力ビットシーケンスの変更を、複数の異なる数の開始ビットに対応する、複数の異なる事前定義された数の終了ビットを、複数の異なる事前定義された終了ビットシーケンスに置き換えることによって行う。任意選択で、複数の変更されたスキャンチェーン試験出力ビットシーケンスに基づいて、スキャンチェーン試験出力ビットシーケンスの各ビット位置ごとに論理１又は論理０の発生頻度を算出することが可能である。
【００６３】
図１０は、本発明の一実施形態による、故障スキャンチェーンの故障箇所及び故障タイプの情報を確定する方法１０００のフローチャートを示す。方法１０００は、図９に示された方法と類似しているが、追加されたステップ１０５０において、故障スキャンチェーンを含む、故障している被試験デバイスから得られた故障スキャンチェーン試験出力ビットシーケンスの情報を、基準スキャンチェーン試験データと比較して、故障スキャンチェーンの故障箇所及び故障タイプの情報を確定する。
【００６４】
例えば、上述の観察は、６つのステップのブロックチェーン解析に利用可能である。 
【００６５】
最初の３つのステップは、必要なデータ（基準スキャンチェーン試験データ）を発生させる為の、正常デバイスを用いて、ブロックされたチェーンの解析の準備を行うステップであってよい。
１．試験パターンの適切なセットＳＰを定義する（スキャンパターンＳＰは、記憶装置から与えられてよい為、このステップは任意選択である）。
２．特定試験装置においてセットＳＰ（スキャンパターン、試験パターン、複数のスキャンチェーン試験入力ビットシーケンス）を、正常デバイスに対して実行し、各スキャンチェーンごと、及びそのスキャンチェーンの各ビットごとに（スキャンチェーン試験出力ビットシーケンスの各ビットごとに）、観察された「１」の頻度を記憶する。
３．各スキャンチェーンにおいて、０縮退又は１縮退のいずれかが想定される、スキャンチェーンに沿った、故障している可能性のある箇所ごとに、且つ、極性が反転するごとに（奇数個又は偶数個の否定回路）（即ち、（例えば、それぞれの、事前定義された開始ビットシーケンス及び事前定義された終了ビットシーケンスによって想定される）ブロックされたチェーンのうちの可能性がある故障候補ごとに）、特定試験装置において、ＳＰに対する故障スキャン結果を再現する。想定されたブロック故障候補を含むスキャンチェーンの各ビットごとに、観察された「１」の頻度を記憶する。
【００６６】
次からのステップは、ＤＵＴにおいて、ブロックされたスキャンチェーンの挙動が見られ、ブロックされたチェーンの解析が必要になった場合に実行してよい。
４．特定試験装置においてセットＳＰを、故障デバイスに対して実行し、故障スキャンチェーンの各ビットごとに、観察された「１」の頻度を記憶する。
５．最初に、永続的な、ブロックされたスキャンチェーンを想定してよい。故障スキャンチェーンの各ビットごとに、ステップ４で得られた頻度を、ステップ３で故障候補の挙動を再現して得られた頻度と比較する。頻度の差が小さいほど、信頼度格付け（信頼度レベル）が高くなる。最後に、この解析ステップの結果として、信頼度格付けに従って分類された故障候補のリストが得られる。
６．ステップ５の結果が明白に示されない場合は、過渡的な不具合を想定してよい。次に、故障スキャンチェーンの全てのスキャンビットについて正常デバイスの頻度（ステップ２）と故障デバイスの頻度（ステップ４）との差を計算し、これらの差に対して正規化を行う。各故障候補ごとに、正常デバイスの頻度と、故障スキャンチェーンについてステップ３で故障挙動を再現する為に得られた値との間の、正規化された差をアナログ計算する。故障デバイスの値と再現された故障挙動の値との差が小さいほど、信頼度格付けが高くなる。この場合も、この解析ステップの結果として、信頼度格付けに従って分類された故障候補のリストが得られる。
【００６７】
ステップ１〜３のデータが準備されていれば、特定試験装置においてステップ４を実行することが可能である。そして、結果のデータを、後でステップ５及び６を実行するコンピュータ（評価ユニット）にアップロードすることが可能である。従って、ブロックされたチェーンが発生するたびに実行しなければならないステップ４〜６にかかる予想実行時間（試験時間）は、ほんの数秒であり、この解析は、大量生産に適用可能である。
【００６８】
ステップ２及びステップ３では、大量のデータが発生する可能性がある。ある特定のブロックされたスキャンチェーンを解析するのに必要な、そのデータ部分だけを発生させるのであれば、ブロックされたチェーンの解析に必要なデータの量を減らすことが可能である。しかしながら、その場合は、大量生産中には、この解析を実施することができない。ただし、それでも、短時間であることが重要なステップ（例えば、ＤＵＴの試験及び妥当性検査又は特性化の進行中）においては、この解析は非常に有用である。
【００６９】
修正として、上述の６つのステップは、ＤＵＴにおいて、ブロックされたスキャンチェーンの挙動が見られるまでステップ２及びステップ３を実施しないなどのように、順序を変更してよい。そして、故障スキャンチェーンだけを対象とし、ステップ２において、このチェーンに関してのみ、正常デバイスの「１」の頻度を算出する。ステップ３でも、このチェーンに関してのみ、故障候補の挙動を再現する。ステップ２及びステップ３は、ステップ４の後に実施してもよい。
【００７０】
この方法は、永続的にブロックされたスキャンチェーンだけを考慮するのであれば、簡略化可能である。即ち、ステップ２及び６はスキップしてよい。ステップ３及びステップ４では、観察された「１」のビット頻度はもう記憶されないが、チェーンごとに１つの数で十分であろう。この番号（最後のトグルビット位置）は、（上述の図に示したようにスキャン出力から数えて）最上位のビットであってよく、これは、特定試験装置が、パターンＳＰを適用しながら「０」及び「１」を観察できる為である。或いは、最初の縮退ビット位置も特定可能である。ステップ５での解析中に、それらの番号を比較することにより、格付けを計算する。この簡略化により、予想実行時間（試験時間）はかなり短縮される。
【００７１】
本発明による幾つかの実施形態は、結果に対して信頼度レベルを与える、ブロックされたチェーンの解析に関する。
【００７２】
ブロックされたチェーンの解析では、曖昧な結果が出ることが多い。１つの目標は、故障の可能性のある箇所を識別することにとどまらず、スキャンチェーンをブロックしている過渡的不具合及び永続的不具合の両方について、解析結果に信頼度レベルを与えることである。この解析には、数秒しかかからない。
【００７３】
この新しいブロックされたチェーンの解析では、少なくとも１つのデバイスが存在することを想定しており、これは、スキャンチェーン内をシフトすることが正常に行われるようにスキャン試験をセットアップすることが可能である為である。更に、スキャンチェーンを任意の値で埋め、通常動作モードで実行すると、デバイス内に新たな不具合が発生しないと仮定している。 
【００７４】
記載の概念では、新たな機能及び新たなアルゴリズムを有して、スキャンチェーンをブロックしている過渡的不具合及び永続的不具合の両方に対処する試験装置を用いる。例えば、必要なデータを準備する（基準スキャンチェーン試験データを発生させる）為に１回だけ実施される３つのステップとは関係なく、故障に関する、ブロックされたチェーンの解析は、数秒で実行され、曖昧さに対処する為に、解析結果に信頼度レベルを追加で与えることが可能である。
【００７５】
特定試験装置は、スキャンパターンのシフトサイクルとローンチ／キャプチャサイクルとを区別する為に、スキャンパターンの構造を識別する方法を提供することが可能である。これを行う為に、試験パターン発生器を、（クロック信号と同様の）トリガピン又は記憶装置に記憶されているベクトル番号のリストでトリガすることにより、スキャンチェーン試験入力ビットシーケンスの開始を識別することが可能であり、ベクトルは、試験装置の各ピンにおける現在の論理値（例えば、論理１又は論理０）を表す。
【００７６】
特定試験装置は、スキャン入力データ（スキャンチェーン試験入力ビットシーケンス）を変更することが可能でなければならない。これは、例えば、任意の数Ｎに対し、任意のスキャンチェーンにシフトインされた最初のＮ個の値を、事前定義されたビットシーケンス（例えば、一定値である「０」又は「１」）で上書きするような変更である。
【００７７】
特定試験装置は、スキャン出力データ（スキャンチェーン試験出力ビットシーケンス）を変更することが可能でなければならない。これは、例えば、任意の数Ｍに対し、任意のスキャンチェーンからシフトアウトされた最後のＭ個の値を、事前定義されたビットシーケンス（例えば、一定値である「０」又は「１」）で上書きするような変更である。
【００７８】
更に、本特定試験装置は、ステップ２、３、及び４で「１」の頻度を計算することが可能であってよい。
【００７９】
（永続的にブロックされたスキャンチェーンだけが考慮される）簡略化された解析の場合、特定試験装置は、出力をトグルさせているスキャンビットの最も大きな番号（最後のトグルビット位置）を特定することが可能でなければならない。
【００８０】
本発明による幾つかの実施形態では、試験装置は、自動試験設備である。
【００８１】
本発明の一態様は、故障挙動を正常なデバイスで再現するセットアップである。これは、完全なアルゴリズムをサポートする特定試験装置であるか、例えば、上述の要件に従う簡略化されたアルゴリズムだけをサポートする特定試験装置を含む。
【００８２】
本発明の別の態様は、過渡的不具合にも適用可能な、信頼度レベルに関して分類された、ブロックされたスキャンチェーンの解析の結果を計算する、上述のような方法（アルゴリズム）である。或いは、ステップの順序を変更して、記憶すべきデータの量を減らした、変更された方法（アルゴリズム）を用いてよい。任意選択で、ステップ数、記憶すべきデータの量、及び／又は実行時間（試験時間）を減らす為に、上述の簡略化されたアルゴリズムを用いてもよい。
【００８３】
記載の概念の幾つかの態様を一装置の文脈で説明してきたが、これらの態様は、ブロックやデバイスが、方法ステップや方法ステップの特徴に対応しており、対応する方法の説明にもなっていることは明らかである。同様に、方法ステップの文脈で説明された各態様は、対応する装置の、対応するブロックやアイテムや特徴の説明にもなっている。
【００８４】
本発明の実施形態は、特定の実装要件に応じて、ハードウェア又はソフトウェアの形で実装可能である。この実装は、電子的読み出し可能な制御信号が記憶されたデジタル記憶媒体（例えば、フロッピーディスク、ＤＶＤ、ブルーレイ、ＣＤ、ＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、又はフラッシュメモリ）を用いて実施可能であり、これらの記憶媒体は、それぞれの方法が実施されるように、プログラム可能なコンピュータシステムと連携する（又は連携することが可能である）。従って、これらのデジタル記憶媒体は、コンピュータ可読であってよい。
【００８５】
本発明による幾つかの実施形態は、電子的読み出し可能な制御信号を有するデータ担体を含み、これらの制御信号は、本明細書に記載の方法のいずれかが実施されるように、プログラム可能なコンピュータシステムと連携することが可能である。
【００８６】
一般に、本発明の実施形態は、プログラムコードを有するコンピュータプログラム製品として実装可能であり、このプログラムコードは、このコンピュータプログラム製品がコンピュータ上で実行されたときに本方法のいずれかを実施するように動作する。このプログラムコードは、例えば、機械可読担体に記憶されてよい。
【００８７】
他の実施形態は、機械可読担体に記憶された、本明細書に記載の方法のいずれかを実施する為のコンピュータプログラムを含む。
【００８８】
言い換えると、本発明の方法の一実施形態は、従って、コンピュータプログラムがコンピュータ上で実行されたときに、本明細書に記載の方法のいずれかを実施するプログラムコードを有するコンピュータプログラムである。
【００８９】
本発明の方法の別の実施形態は、従って、本明細書に記載の方法のいずれかを実施するコンピュータプログラムが記録されたデータ担体（又はデジタル記憶媒体、又はコンピュータ可読媒体）である。
【００９０】
本発明の方法の別の実施形態は、従って、本明細書に記載の方法のいずれかを実施する為のコンピュータプログラムを表すデータストリーム又は信号シーケンスである。このデータストリーム又は信号シーケンスは、例えば、データ通信接続経由（例えば、インターネット経由）で転送されるように構成されてよい。
【００９１】
別の実施形態は、本明細書に記載の方法のいずれかを実施するように構成（又は適合）された処理手段（例えば、コンピュータ、又はプログラマブルロジックデバイス）を含む。
【００９２】
別の実施形態は、本明細書に記載の方法のいずれかを実施する為のコンピュータプログラムがインストールされたコンピュータを含む。
【００９３】
実施形態によっては、プログラマブルロジックデバイス（例えば、フィールドプログラマブルゲートアレイ）を用いて、本明細書に記載の方法の機能性の一部又は全てを実施することが可能である。実施形態によっては、本明細書に記載の方法のいずれかを実施する為に、フィールドプログラマブルゲートアレイをマイクロプロセッサと連携させることが可能である。一般に、これらの方法は、任意のハードウェア装置での実施が好ましい。
【００９４】
上述の実施形態は、本発明の原理に対して例示的であるに過ぎない。本明細書に記載の構成及び詳細に対する修正や変更が可能であることは、当業者であれば明らかであろうことを理解されたい。従って、本発明の趣旨は、後述の特許請求の範囲によってのみ限定されるものであって、本明細書に記載の実施形態の記述及び説明によって提示された具体的詳細によって限定されるものではない。
【図１】
2013537633.tif 000003
【図２】
2013537633.tif 000004
【図３】
2013537633.tif 000005
【図４】
2013537633.tif 000006
【図５】
2013537633.tif 000007
【図６Ａ】
2013537633.tif 000008
【図６Ｂ】
2013537633.tif 000009
【図７】
2013537633.tif 000010
【図８】
2013537633.tif 000011
【図９】
2013537633.tif 000012
【図１０】
2013537633.tif 000013
【国際調査報告】
2013537633.tif 000014
2013537633.tif 000015
2013537633.tif 000016