(57)【要約】  電源について記載される。電源は、同期サンプルコンパレータを含む。同期サンプルコンパレータは、基準電圧を受信する第1の入力を含む。同期サンプルコンパレータは、フィードバック信号を受信する第2の入力も含む。電源は、パワー電界効果トランジスタ(FET)も含む。電源は、パワーFETに結合され、第2の入力に結合されたインダクタをさらに含む。パワーFETは、インダクタを使用して電源電圧を生成する。電源電圧は、直流(DC)電源電圧である。
2013541928.tif 000002
【特許請求の範囲】
【請求項１】
同期サンプルコンパレータであって、
基準電圧を受信する第1の入力と、
フィードバック信号を受信する第2の入力と
を含む同期サンプルコンパレータと、
パワー電界効果トランジスタ(FET)と、
前記パワーFETに結合され、前記第2の入力に結合されたインダクタであり、前記パワーFETが前記インダクタを使用して電源電圧を生成し、前記電源電圧が直流(DC)電源電圧である、インダクタと
を含む電源。
【請求項２】
前記同期サンプルコンパレータが、サンプリング周波数で前記基準電圧と前記フィードバック信号とを比較する、請求項1に記載の電源。
【請求項３】
前記同期サンプルコンパレータが、前記基準電圧と前記フィードバック信号との間の関係に対応するシリアルデータストリームを出力する、請求項1に記載の電源。
【請求項４】
前記同期サンプルコンパレータによって出力された前記シリアルデータストリームを受信するゲートドライブ回路をさらに含む請求項3に記載の電源。
【請求項５】
前記ゲートドライブ回路の出力が前記パワーFETに入力される、請求項4に記載の電源。
【請求項６】
前記パワーFETが前記インダクタに電流を供給して、前記電源電圧を生成する、請求項1に記載の電源。
【請求項７】
前記フィードバック信号が前記電源電圧である、請求項1に記載の電源。
【請求項８】
前記同期サンプルコンパレータが、スイッチング周波数を有するシリアルデータストリームを出力し、前記スイッチング周波数が前記電源電圧における周波数を生成する、請求項2に記載の電源。
【請求項９】
前記スイッチング周波数が前記サンプリング周波数未満である、請求項8に記載の電源。
【請求項１０】
前記シリアルデータストリームの前記周波数を低下させる遅延を前記シリアルデータストリームにもたらすプログラム可能な遅延線をさらに含む請求項8に記載の電源。
【請求項１１】
前記スイッチング周波数のフレーム長を決定するフレーム長カウンタと、
前記スイッチング周波数の前記フレーム長を所望のフレーム長と比較する比較モジュールと、
前記所望のフレーム長の方に前記フレーム長を調整する前記遅延に対する増分的な増加/減少を決定する積分器と
をさらに含む請求項10に記載の電源。
【請求項１２】
前記所望のフレーム長が所望の動作周波数に対応し、前記電源がコンピューティングデバイスにおいて使用され、前記所望の動作周波数が、前記コンピューティングデバイスによって使用される他の周波数に対する干渉を回避するように選択される、請求項11に記載の電源。
【請求項１３】
前記電源が同期サンプル単一ビットスイッチモード電源である、請求項1に記載の電源。
【請求項１４】
前記電源が前記電源電圧をプロセッサに供給する、請求項1に記載の電源。
【請求項１５】
前記電源および前記プロセッサが同じ集積回路にある、請求項14に記載の電源。
【請求項１６】
前記サンプリング周波数が遅延ロックループ(DLL)を使用して生成される、請求項2に記載の電源。
【請求項１７】
同期サンプルコンパレータを使用してシリアルデータストリーム信号を生成するステップであり、前記同期サンプルコンパレータがスイッチング周波数を有する前記シリアルデータストリームを出力する、ステップと、
パワー電界効果トランジスタ(FET)を使用してインダクタに電流を供給して、電源電圧を取得するステップと、
前記シリアルデータストリームを使用して前記インダクタに供給される前記電流を調整するステップと、
前記電源電圧を前記同期サンプルコンパレータにフィードバックするステップと
を含む、電源電圧を供給するための方法。
【請求項１８】
前記電源電圧をプロセッサに供給するステップをさらに含む請求項17に記載の方法。
【請求項１９】
前記同期サンプルコンパレータが、
基準電圧を受信する第1の入力と、
フィードバック信号を受信する第2の入力であり、前記同期サンプルコンパレータが、前記基準電圧と前記フィードバック信号との間の関係に対応する前記シリアルデータストリームを生成する、第2の入力と
を含む、請求項17に記載の方法。
【請求項２０】
前記同期サンプルコンパレータが、サンプリング周波数で前記基準電圧と前記フィードバック信号とを比較する、請求項17に記載の方法。
【請求項２１】
インダクタに電流を供給するステップが、
前記シリアルデータストリームをゲートドライブ回路に供給するステップと、
前記ゲートドライブ回路出力を前記パワーFETに供給するステップであり、前記パワーFETが前記シリアルデータストリームに従って前記電流を増分的に増加または減少させる、ステップと
を含む、請求項17に記載の方法。
【請求項２２】
前記シリアルデータストリームの前記スイッチング周波数が、前記電源電圧における周波数を生成し、遅延を前記シリアルデータストリームにもたらすステップをさらに含み、前記遅延が前記シリアルデータストリームの前記スイッチング周波数を低下させる、請求項17に記載の方法。
【請求項２３】
前記遅延がプログラム可能な遅延線によって前記シリアルデータストリームにもたらされる、請求項22に記載の方法。
【請求項２４】
前記スイッチング周波数のフレーム長を決定するステップと、
前記フレーム長を所望のフレーム長と比較するステップと、
前記所望のフレーム長の方に前記フレーム長を調整する前記遅延に対する増分的な増加/減少を決定するステップと、
前記シリアルデータストリームにもたらされる前記遅延を前記増分的な増加/減少によって調整するステップと
をさらに含む請求項22に記載の方法。
【請求項２５】
前記所望のフレーム長が所望の動作周波数に対応し、前記電源がコンピューティングデバイスにおいて使用され、前記所望の動作周波数が、前記コンピューティングデバイスによって使用される他の周波数に対する干渉を回避するように選択される、請求項24に記載の方法。
【請求項２６】
前記方法が同期サンプル単一ビットスイッチモード電源によって実行される、請求項17に記載の方法。
【請求項２７】
前記電源電圧をプロセッサに供給するステップであり、前記同期サンプル単一ビットスイッチモード電源および前記プロセッサが同じ集積回路にある、ステップをさらに含む請求項26に記載の方法。
【請求項２８】
前記サンプリング周波数が遅延ロックループ(DLL)を使用して生成される、請求項20に記載の方法。
【請求項２９】
電源電圧を供給するように構成されたコンピューティングデバイスであり、
同期サンプルコンパレータを使用してシリアルデータストリーム信号を生成するための手段であり、前記同期サンプルコンパレータがスイッチング周波数を有するシリアルデータストリームを出力する、手段と、
パワー電界効果トランジスタ(FET)を使用してインダクタに電流を供給して、電源電圧を取得するための手段と、
前記シリアルデータストリームを使用して前記インダクタに供給される前記電流を調整するための手段と、
前記電源電圧を前記同期サンプルコンパレータにフィードバックするための手段と
を含むコンピューティングデバイス。
【請求項３０】
前記同期サンプルコンパレータが、
基準電圧を受信する第1の入力と、
フィードバック信号を受信する第2の入力であり、前記同期サンプルコンパレータが、前記基準電圧と前記フィードバック信号との間の関係に対応する前記シリアルデータストリームを生成する、第2の入力と
を含む、請求項29に記載のコンピューティングデバイス。
【請求項３１】
前記同期サンプルコンパレータが、サンプリング周波数で前記基準電圧と前記フィードバック信号とを比較する、請求項29に記載のコンピューティングデバイス。
【請求項３２】
インダクタに電流を供給するための手段が、
前記シリアルデータストリームをゲートドライブ回路に供給するための手段と、
前記ゲートドライブ回路出力を前記パワーFETに供給するための手段であり、前記パワーFETが前記シリアルデータストリームに従って前記電流を増分的に増加または減少させる、手段と
を含む、請求項29に記載のコンピューティングデバイス。
【請求項３３】
コンピュータ実行可能命令で符号化されたコンピュータ可読記録媒体であり、前記コンピュータ実行可能命令の実行が、
スイッチング周波数を有するシリアルデータストリームを出力する同期サンプルコンパレータを使用して前記シリアルデータストリーム信号を生成し、
パワー電界効果トランジスタ(FET)を使用してインダクタに電流を供給して、電源電圧を取得し、
前記シリアルデータストリームを使用して前記インダクタに供給される前記電流を調整し、
前記電源電圧を前記同期サンプルコンパレータにフィードバックする
ためのものである、コンピュータ可読記録媒体。
【請求項３４】
前記同期サンプルコンパレータが、
基準電圧を受信する第1の入力と、
フィードバック信号を受信する第2の入力であり、前記同期サンプルコンパレータが、前記基準電圧と前記フィードバック信号との間の関係に対応する前記シリアルデータストリームを生成する、第2の入力と
を含む、請求項33に記載のコンピュータ可読記録媒体。
【請求項３５】
前記同期サンプルコンパレータが、サンプリング周波数で前記基準電圧と前記フィードバック信号とを比較する、請求項33に記載のコンピュータ可読記録媒体。
【請求項３６】
インダクタに電流を供給するステップが、
前記シリアルデータストリームをゲートドライブ回路に供給するステップと、
前記ゲートドライブ回路出力を前記パワーFETに供給するステップであり、前記パワーFETが前記シリアルデータストリームに従って前記電流を増分的に増加または減少させる、ステップと
を含む、請求項33に記載のコンピュータ可読記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に通信システムに関する。より詳細には、本開示は、同期サンプル単一ビットスイッチモード電源のためのシステムおよび方法に関する。
【背景技術】
【０００２】
コンピューティングデバイスは、多様な適用例に広く展開されている。これらのコンピューティングデバイスは、ワイヤレス通信システム、ラップトップ、および玩具において使用され得る。コンピューティングデバイスは、しばしば、電池式デバイスにある。
【０００３】
コンピューティングデバイスにおいて複雑なプロセッサが使用され得る。たとえば、ハイエンドのスマートフォンは、複雑なプロセッサを使用して、機能の拡張を可能にすることができる。そのようなプロセッサは、電源電圧を必要とし得る。電源電圧を生成する電源は、複雑なプロセッサと同じ集積回路にあることが多い。したがって、電源のために使用される集積回路上のダイ面積を最小化しながら、正確な電源電圧を供給するための電源が必要である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
調整電源電圧を供給することは、電源電圧における不必要な周波数の形で、追加の問題をもたらす可能性がある。電源の動作周波数のチューニングは、この周波数の悪影響を低減することができる。
【課題を解決するための手段】
【０００５】
電源について記載される。電源は、同期サンプルコンパレータ(synchronous sampled comparator)を含む。同期サンプルコンパレータは、基準電圧を受信する第1の入力を含む。同期サンプルコンパレータは、フィードバック信号を受信する第2の入力も含む。電源は、パワー電界効果トランジスタ(FET)をさらに含む。電源は、パワーFETおよび第2の入力に結合されたインダクタも含む。パワーFETは、インダクタを使用して電源電圧を生成する。電源電圧は、直流(DC)電源電圧である。
【０００６】
同期サンプルコンパレータは、サンプリング周波数で基準電圧とフィードバック信号とを比較することができる。同期サンプルコンパレータは、基準電圧とフィードバック信号との間の関係に対応するシリアルデータストリームを出力することができる。電源は、同期サンプルコンパレータによって出力されたシリアルデータストリームを受信するゲートドライブ回路を含むこともできる。ゲートドライブ回路の出力は、パワーFETに入力され得る。
【０００７】
パワーFETは、インダクタに電流を供給して、電源電圧を生成することができる。フィードバック信号は、電源電圧であり得る。同期サンプルコンパレータは、スイッチング周波数を有するシリアルデータストリームを出力することができる。スイッチング周波数は、電源電圧における周波数を生成することができる。スイッチング周波数は、サンプリング周波数未満であり得る。
【０００８】
電源は、シリアルデータストリームの周波数を低下させる遅延をシリアルデータストリームにもたらすプログラム可能な遅延線も含み得る。電源は、スイッチング周波数のフレーム長を決定するフレーム長カウンタをさらに含み得る。電源は、スイッチング周波数のフレーム長を所望のフレーム長と比較する比較モジュールも含み得る。電源は、所望のフレーム長の方にフレーム長を調整する遅延に対する増分的な増加/減少を決定する積分器をさらに含み得る。
【０００９】
所望のフレーム長は、所望の動作周波数に対応し得る。電源は、コンピューティングデバイスにおいて使用することができる。所望の動作周波数は、コンピューティングデバイスによって使用される他の周波数に対する干渉を回避するように選択することができる。電源は、同期サンプル単一ビットスイッチモード電源でもよい。電源は、電源電圧をプロセッサに供給することができる。電源およびプロセッサは、同じ集積回路にあってもよい。サンプリング周波数は、遅延ロックループ(DLL)を使用して生成することができる。
【００１０】
電源電圧を供給する方法についても記載される。シリアルデータストリーム信号は、同期サンプルコンパレータを使用して生成される。同期サンプルコンパレータは、スイッチング周波数を有するシリアルデータストリームを出力する。電源電圧を取得するために、パワー電界効果トランジスタ(FET)を使用してインダクタに電流が供給される。インダクタに供給される電流は、シリアルデータストリームを使用して調整される。電源電圧は、同期サンプルコンパレータにフィードバックされる。
【００１１】
電源電圧は、プロセッサに供給され得る。同期サンプルコンパレータは、基準電圧を受信する第1の入力を含み得る。同期サンプルコンパレータは、フィードバック信号を受信する第2の入力も含み得る。同期サンプルコンパレータは、基準電圧とフィードバック信号との間の関係に対応するシリアルデータストリームを生成することができる。同期サンプルコンパレータは、サンプリング周波数で基準電圧とフィードバック信号とを比較することもできる。
【００１２】
インダクタに電流を供給することは、シリアルデータストリームをゲートドライブ回路に供給することを含み得る。インダクタに電流を供給することは、ゲートドライブ回路出力をパワーFETに供給することも含み得る。パワーFETは、シリアルデータストリームに従って電流を増分的に増加または減少させることができる。シリアルデータストリームのスイッチング周波数は、電源電圧における周波数を生成することができる。遅延がシリアルデータストリームにもたらされる可能性がある。遅延は、シリアルデータストリームのスイッチング周波数を低下させる可能性がある。遅延は、プログラム可能な遅延線によってシリアルデータストリームにもたらされる可能性がある。
【００１３】
スイッチング周波数のフレーム長を決定することができる。フレーム長が所望のフレーム長と比較されてもよい。所望のフレーム長の方にフレーム長を調整する遅延に対する増分的な増加/減少を決定することができる。シリアルデータストリームにもたらされる遅延は、増分的な増加/減少によって調整することができる。
【００１４】
所望のフレーム長は、所望の動作周波数に対応し得る。電源は、コンピューティングデバイスにおいて使用することができる。所望の動作周波数は、コンピューティングデバイスによって使用される他の周波数に対する干渉を回避するように選択することができる。方法は、同期サンプル単一ビットスイッチモード電源によって実行され得る。電源電圧は、プロセッサに供給され得る。同期サンプル単一ビットスイッチモード電源およびプロセッサは、同じ集積回路にあってもよい。サンプリング周波数は、遅延ロックループ(DLL)を使用して生成することができる。
【００１５】
電源電圧を供給するように構成されたコンピューティングデバイスについて記載される。コンピューティングデバイスは、同期サンプルコンパレータを使用してシリアルデータストリーム信号を生成するための手段を含む。同期サンプルコンパレータは、スイッチング周波数を有するシリアルデータストリームを出力する。コンピューティングデバイスは、電源電圧を取得するために、パワー電界効果トランジスタ(FET)を使用してインダクタに電流を供給するための手段も含む。コンピューティングデバイスは、シリアルデータストリームを使用してインダクタに供給される電流を調整するための手段をさらに含む。コンピューティングデバイスは、電源電圧を同期サンプルコンパレータにフィードバックするための手段も含む。
【００１６】
コンピュータ実行可能命令で符号化されたコンピュータ可読媒体について記載される。コンピュータ実行可能命令の実行は、同期サンプルコンパレータを使用してシリアルデータストリーム信号を生成するためのものである。同期サンプルコンパレータは、スイッチング周波数を有するシリアルデータストリームを出力する。コンピュータ実行可能命令の実行は、電源電圧を取得するために、パワー電界効果トランジスタ(FET)を使用してインダクタに電流を供給するためのものでもある。コンピュータ実行可能命令の実行は、さらに、シリアルデータストリームを使用してインダクタに供給される電流を調整するためのものである。コンピュータ実行可能命令の実行は、電源電圧を同期サンプルコンパレータにフィードバックするためのものでもある。
【図面の簡単な説明】
【００１７】
【図１】直流(DC)電源電圧をプロセッサに供給する電源を示す図である。
【図２】電源電圧を供給するための方法のフロー図である。
【図３】同期サンプル単一ビットスイッチモード電源の様々な構成要素を示すブロック図である。
【図４】同期サンプルコンパレータを使用して電源電圧を供給するための方法のフロー図である。
【図５】チューニング機能を有する同期サンプル単一ビットスイッチモード電源を示すブロック図である。
【図６】シリアルデータストリームにもたらされる遅延の変化を決定するための方法のフロー図である。
【図７】同期サンプル単一ビットスイッチモード電源におけるシリアルデータストリームのスイッチング周波数をチューニングするための方法のフロー図である。
【図８】同期サンプル単一ビットスイッチモード電源の別の構成を示すブロック図である。
【図９】同期サンプル単一ビットスイッチモード電源のためのタイミング図である。
【図１０】本開示に従って構成されるコンピューティングデバイス/ワイヤレスデバイス内に含まれ得るいくつかの構成要素を示す図である。
【発明を実施するための形態】
【００１８】
図1は、直流(DC)電源電圧106をプロセッサ104に供給する電源102を示す。電源102およびプロセッサ104は、コンピューティングデバイス100の一部であってもよい。たとえば、電源102およびプロセッサ104は、ワイヤレスデバイス、ラップトップなどの一部であってもよい。一構成では、コンピューティングデバイス100は、基地局またはワイヤレス通信デバイスでもよい。基地局は、1つまたは複数のワイヤレス通信デバイスと通信するステーションである。基地局は、アクセスポイント、ブロードキャスト送信機、ノードB、発展型ノードBなどとも呼ばれ、その機能の一部もしくは全部を含み得る。各基地局は、特定の地理的エリアの通信カバレージを提供する。
【００１９】
ワイヤレス通信デバイスは、端末、アクセス端末、ユーザ機器(UE)、モバイルデバイス、加入者ユニット、ステーションなどとも呼ばれ、その機能の一部または全部を含み得る。ワイヤレス通信デバイスは、携帯電話、携帯情報端末(PDA)、ワイヤレスデバイス、ワイヤレスモデム、ハンドヘルドデバイス、ラップトップコンピュータなどであってもよい。ワイヤレス通信デバイスは、アンテナを使用して、所与の瞬間においてダウンリンク(DL)および/またはアップリンク(UL)上でゼロ、1つまたは複数の基地局と通信することができる。ダウンリンク(または順方向リンク)は、基地局からワイヤレス通信デバイスへの通信リンクを指し、アップリンク(または逆方向リンク)は、ワイヤレス通信デバイスから基地局への通信リンクを指す。
【００２０】
ワイヤレス通信システムは、使用可能なシステムリソース(たとえば、帯域幅および送信電力)を共有することによって、複数のユーザとの通信をサポートすることができる多元接続システムであり得る。そのような多元接続システムの例には、符号分割多元接続(CDMA)システム、広帯域符号分割多元接続(WCDMA)、時分割多元接続(TDMA)システム、周波数分割多元接続(FDMA)システム、直交周波数分割多元接続(OFDMA)システム、および空間分割多元接続(SDMA)システムなどがある。
【００２１】
電源102は、同期サンプル単一ビットスイッチモード電源でもよい。電源102は、同期サンプリングされ得る。言い換えれば、クロック信号は、電源102内でデータとともに供給され得る。たとえば、同期サンプル電源は、同期サンプルコンパレータ108を使用することができる。同期サンプルコンパレータ108について、図3に関して以下でさらに詳細に説明する。電源102は、単一ビット電源でもよい。単一ビット電源は、単一ビットデータストリームを同期サンプルコンパレータ108から出力することができる。
【００２２】
電源102は、スイッチモード電源でもよい。スイッチモード電源において、電子電源には、直流(DC)電源電圧106を供給するために、スイッチングレギュレータを組み込むことができる。電源102は、ドライブ回路112を含むことができる。ドライブ回路112は、一連のテーパーバッファでもよい。一構成では、ドライブ回路112は、ゲートドライブ回路およびパワー電界効果トランジスタ(FET)を含むことができる。ドライブ回路112について、図3に関して以下でさらに詳細に説明する。
【００２３】
電源102は、同期サンプルコンパレータ108を使用して、直流(DC)電源電圧106を調整することができる。たとえば、電源102は、同期サンプルコンパレータ108を使用して、スイッチング周波数116を有する切替え信号114を取得することができる。次いで、電源102は、ドライブ回路112を使用してスイッチング周波数116の各立上りエッジ(または立下りエッジ)で直流(DC)電源電圧106を調整することができる。直流(DC)電源電圧106は、プロセッサ104に供給され得る。一構成では、プロセッサ104および電源102は、同じ集積回路にあり得る。プロセッサ104は、コンピューティングデバイス100において使用することができる。
【００２４】
切替え信号114のスイッチング周波数116を調整することによって、直流(DC)電源電圧106における周波数を生成することができる。この周波数は、プロセッサ104の動作および/またはコンピューティングデバイス100の動作を中断し得る。たとえば、直流(DC)電源電圧106における周波数は、送信/受信周波数に干渉することによって、ワイヤレス通信製品の動作に悪影響を及ぼし得る。直流(DC)電源電圧106における周波数は、Bluetooth(登録商標)周波数など、ワイヤレス通信と衝突するノイズスパイクをもたらし得る。直流(DC)電源電圧106における周波数のチューニングは、そのような悪影響を回避することができる。
【００２５】
直流(DC)電源電圧106における周波数をチューニングするために、切替え信号114において、可変遅延がもたらされ得る。電源102は、直流(DC)電源電圧106をチューニングするために切替え信号114においてもたらされる適切な可変遅延を決定するために、遅延決定モジュール110を使用することができる。
【００２６】
直流(DC)電源電圧106が最小の電圧ドリフトを有することは、有益であり得る。たとえば、プロセッサ104が動作するにつれて、プロセッサ104によって必要とされる電流の大きい変化は、比較的短い期間(約15ナノ秒(ns))で生じる場合がある。直流(DC)電源電圧106が約50ミリボルト(mV)を超えて低下する場合、プロセッサ104の性能は低下する。同様に、直流(DC)電源電圧106が約70mVを超えてオーバーシュートする場合、トランジスタおよびプロセッサ104は損害を受ける可能性がある。したがって、電源102が最小の電圧ドリフトを有する高速過渡(fast transient)直流(DC)電源電圧106を供給することは重要である。
【００２７】
図2は、電源電圧を供給するための方法200のフロー図である。電源電圧は、プロセッサ104に供給された直流(DC)電源電圧106でもよい。方法200は、電源102によって実行することができる。一構成では、電源102は、同期サンプル単一ビットスイッチモード電源でもよい。電源102は、202で、同期サンプルコンパレータ108を使用して、スイッチング周波数116を有する切替え信号114を生成することができる。電源102は、204で、インダクタに電流を供給して、電源電圧を取得することができる。電源102は、パワー電界効果トランジスタ(FET)を使用して、インダクタに電流を供給することができる。
【００２８】
電源102は、206で、切替え信号114およびスイッチング周波数116を使用して、パワー電界効果トランジスタ(FET)によって、インダクタに供給される電流を調整することができる。たとえば、スイッチング周波数116の各立上りエッジで、電源102は、パワー電界効果トランジスタ(FET)によってインダクタに供給される電流の量を増分的に増加または減少させることができる。電源102は、208で、電源電圧を同期サンプルコンパレータ108にフィードバックすることができる。電源102は、210で、電源電圧をプロセッサ104に供給することもできる。
【００２９】
図3は、同期サンプル単一ビットスイッチモード電源302の様々な構成要素を示すブロック図である。図3の同期サンプル単一ビットスイッチモード電源302は、図1の電源102の一構成とすることができる。同期サンプル単一ビットスイッチモード電源302は、同期サンプルコンパレータ308を含むことができる。同期サンプルコンパレータ308は、可変のサンプリングレートまたは可変の閾値によって動作するように設計され得る。可変のサンプリングレートまたは可変の閾値に対する制御は、周波数調整を切り替えるために使用され得る。また、周波数調整の切替えは、同期サンプルコンパレータ308の後、ゲートドライブ回路326の前に遅延を挿入することによって達成することができる。同期サンプルコンパレータ308の後に遅延を挿入することついて、図5に関して以下でさらに詳細に説明する。
【００３０】
同期サンプルコンパレータ308は、第1の入力および第2の入力を有し得る。同期サンプルコンパレータ308は、同期サンプルコンパレータ308の第1の入力における基準電圧320を受信することができる。基準電圧320は、適切な動作のためにプロセッサ104によって必要とされるバンドギャップ電圧でもよい。
【００３１】
同期サンプルコンパレータ308の第2の入力は、フィードバック信号322を受信することができる。一構成では、フィードバック信号322は、電源電圧306でもよい。電源電圧306は、プロセッサ104または他の回路に供給された直流(DC)電源電圧106でもよい。同期サンプルコンパレータ308は、サンプリング周波数318を受信することもできる。サンプリング周波数318は、同期サンプルコンパレータ308のサンプリングを制御することができる。言い換えれば、同期サンプルコンパレータ308は、サンプリング周波数318で基準電圧320とフィードバック信号322とを比較し、シリアルデータストリームVout324の一部として単一ビットを出力することができる。図3のシリアルデータストリームVout324は、図1の切替え信号114の一構成とすることができる。サンプリング周波数318は、同期サンプルコンパレータ308のスイッチング周波数116よりもはるかに高い可能性がある。たとえば、一構成では、サンプリング周波数318は、100メガヘルツ(MHz)でもよく、同期サンプルコンパレータ308のスイッチング周波数116は、10MHzでもよい。
【００３２】
同期サンプルコンパレータ308は、サンプリング周波数318の各立上りエッジで基準電圧320とフィードバック信号322とを比較することができる。代わりに、同期サンプルコンパレータ308は、サンプリング周波数318の各立下りエッジで基準電圧320とフィードバック信号322とを比較することができる。したがって、同期サンプルコンパレータ308によって出力されたシリアルデータストリームVout324は、一連の1および0であり得る。
【００３３】
次いで、シリアルデータストリームVout324は、ゲートドライブ回路326に入力され得る。ゲートドライブ回路326は、テーパーバッファでもよい。たとえば、ゲートドライブ回路326は、次第に大きくなるインバータをいくつか含むことができる。ゲートドライブ回路326の出力は、ゲートドライブ回路出力328と呼ばれ得る。ゲートドライブ回路出力328は、パワー電界効果トランジスタ(FET)330に入力され得る。パワー電界効果トランジスタ(FET)330は、1つまたは複数の大きいpチャネルデバイス、hi-fiデバイス、およびnチャネルデバイスを含むことができる。一構成では、ゲートドライブ回路出力328は、パワー電界効果トランジスタ(FET)330のゲートに結合することができる。パワー電界効果トランジスタ(FET)330は、単一の大きいインバータとして動作することができる。パワー電界効果トランジスタ(FET)330を使用して、インダクタ334を駆動して、集積回路上の供給ラインを取得することができる。
【００３４】
パワー電界効果トランジスタ(FET)330は、バッテリ、およびインダクタ334に結合することができる。ゲートドライブ回路出力328によれば、パワー電界効果トランジスタ(FET)330は、インダクタ334に印加される電圧を高くまたは低くなるように引くことができる。言い換えれば、シリアルデータストリームVout324のデジタル高ビットは、パワー電界効果トランジスタ(FET)330によってインダクタ334に印加される電流332を増分的に増加させることができる。パワー電界効果トランジスタ(FET)330は、スイッチとして動作することができる。ビットストリームは、パワー電界効果トランジスタ(FET)オン/オフ時間になるデューティサイクルを生成し得る。パワー電界効果トランジスタ(FET)オン/オフ時間によって、インダクタ334が電流332を増加させる(またはランプアップする)ことができる。デューティサイクルがより高いことは、パワー電界効果トランジスタ(FET)330のON時間がより長いことを意味し、これは、電流332がより高いことに等しい。シリアルデータストリームVout324のデジタル低は、パワー電界効果トランジスタ(FET)330によってインダクタ334に印加される電流332を増分的に減少させることができる。インダクタ334に印加される電流332の増分的な増加によって、電源電圧306を増分的に増加させることができる。同様に、インダクタ334に印加される電流332の増分的な減少によって、電源電圧306を増分的に減少させることができる。
【００３５】
電源電圧306は、追加の回路に供給され得る。たとえば、電源電圧306は、プロセッサ104に供給され得る。電源電圧306は、キャパシタ338によって地面から離され得る。キャパシタ338は、インダクタ334と関連して出力される電源電圧306をフィルタ処理(すなわち、LCフィルタ)して、低リップル出力電圧を生成することができる。電源電圧306は、同期サンプルコンパレータ308にフィードバックすることもできる。たとえば、同期サンプルコンパレータ308の第2の入力は、電源電圧306に結合されたフィードバック信号322に結合することができる。
【００３６】
電源電圧306を増分的に調整することによって、周波数を電源電圧306にもたらすことができる。図3の同期サンプル単一ビットスイッチモード電源302は、電源電圧306にもたらされた周波数を調整することができない場合がある。電源電圧306にもたらされた周波数を調整することができる同期サンプル単一ビットスイッチモード電源について、図5で説明する。
【００３７】
図4は、同期サンプルコンパレータ308を使用して電源電圧306を供給するための方法400のフロー図である。方法400は、同期サンプル単一ビットスイッチモード電源302によって実行され得る。同期サンプル単一ビットスイッチモード電源302は、402で、サンプリング周波数318を有する同期サンプルコンパレータ308を使用して、フィードバック信号322と基準電圧320とを比較することができる。同期サンプルコンパレータ308の出力は、シリアルデータストリームVout324と呼ばれ得る。同期サンプル単一ビットスイッチモード電源302は、404で、ゲートドライブ回路326にシリアルデータストリームVout324を供給することができる。ゲートドライブ回路326の出力は、ゲートドライブ出力328と呼ばれ得る。
【００３８】
次いで、同期サンプル単一ビットスイッチモード電源302は、406で、ゲートドライブ出力328をパワー電界効果トランジスタ(FET)330に供給することができる。同期サンプル単一ビットスイッチモード電源302は、408で、パワー電界効果トランジスタ(FET)330を使用して、シリアルデータストリームVout324に従ってインダクタ334に印加された電流332を調整することができる。同期サンプル単一ビットスイッチモード電源302は、410で、インダクタ334に印加された電流332を使用して、電源電圧306を生成することができる。同期サンプル単一ビットスイッチモード電源302は、412で、同期サンプルコンパレータ308にフィードバック信号322として電源電圧306をフィードバックすることができる。同期サンプル単一ビットスイッチモード電源302は、次いで、402での同期サンプルコンパレータ308を使用したフィードバック信号322と基準電圧320との比較に戻ることができる。
【００３９】
図5は、チューニング機能を有する同期サンプル単一ビットスイッチモード電源502を示すブロック図である。図5の同期サンプル単一ビットスイッチモード電源502は、図1の電源102の一構成とすることができる。同期サンプル単一ビットスイッチモード電源502は、同期サンプルコンパレータ508を含むことができる。同期サンプルコンパレータ508は、第1の入力および第2の入力を有し得る。同期サンプルコンパレータ508の第1の入力は、基準電圧520を受信することができる。基準電圧520は、同期サンプル単一ビットスイッチモード電源502によって生成すべき理想的な電圧を表し得る。同期サンプルコンパレータ508の第2の入力は、フィードバック信号522を受信することができる。フィードバック信号522は、同期サンプル単一ビットスイッチモード電源502によって生成される電源電圧506であり得る。
【００４０】
同期サンプルコンパレータ508は、サンプリング周波数518を受信することもできる。一構成では、サンプリング周波数518は、19.2MHz*3でもよい。たとえば、サンプリング周波数518は、約60MHzでもよい。次いで、同期サンプルコンパレータ508は、シリアルデータストリームVout524を出力することができる。図5のシリアルデータストリームVout524は、図1の切替え信号114の一構成とすることができる。シリアルデータストリームVout524は、スイッチング周波数116で出力され得る。同期サンプルコンパレータ508の遅延のために、スイッチング周波数116は、サンプリング周波数518未満であり得る。
【００４１】
同期サンプル単一ビットスイッチモード電源502は、遅延決定モジュール510を含むことができる。図5の遅延決定モジュール510は、図1の遅延決定モジュール110の一構成とすることができる。遅延決定モジュール510は、デジタル信号処理を使用することができる。遅延決定モジュール510におけるフレーム長カウンタ540は、サンプリング周波数518およびシリアルデータストリームVout524を受信することができる。次いで、フレーム長カウンタ540は、フレーム長542を決定することができる。一定の周波数で、フレーム長542は、周波数の各立上りエッジ間の(時間で測定された)距離を示す。フレーム長カウンタ540は、第1の「01」の移行から次の「01」の移行までのサンプル数をカウントすることができる。正確なフレーム長542を取得するために、フレーム長カウンタ540は、データストリームと同じ周波数で動作する必要がある。
【００４２】
遅延決定モジュール510は、正規化モジュール548を含むことができる。正規化モジュール548は、同期サンプルコンパレータ508からシリアルデータストリームVout524を受信することができる。次いで、正規化モジュール548は、正規化シリアルデータストリーム550を出力することができる。一構成では、正規化モジュール548は、シリアルデータストリームVout524を8で割って正規化シリアルデータストリーム550を取得することができる。比較モジュール544は、正規化シリアルデータストリーム550、フレーム長542、および所望のフレーム長546を受信することができる。所望のフレーム長546は、所望の動作周波数のフレーム長を指し得る。所望の動作周波数は、たとえば、同期サンプル単一ビットスイッチモード電源502上のメモリから、プロセッサから、または外部ソースからなど、多くのソースから取得することができる。チューニングは、連続的に実行される。所望のフレーム長546は、外部手段によって変更することができる。たとえば、所望のフレーム長546は、Bluetooth(登録商標)、CDMA、GSM(登録商標)など、どの無線周波数(RF)信号が稼働しているかに基づいて変わり得る。
【００４３】
所望の動作周波数は、許容できる周波数の帯域を含み得る。所望の動作周波数は、シリアルデータストリームのスイッチング周波数が同期サンプル単一ビットスイッチモード電源502を使用してコンピューティングデバイス100によって使用される周波数と十分に離れるようなものとすることができる。スイッチング周波数が適切に選択されない場合、スイッチング周波数の調波は、無線周波数(RF)を妨害する可能性がある。調波は、スイッチング周波数の倍数で生じる可能性があり(たとえば、fの周波数では、調波は2f、3f、4f…で生じ得る)、大きさは、調波が主周波数から離れているほど減少する。たとえば、所望の周波数は、スイッチング周波数116がワイヤレス通信デバイスにおいて送信周波数または受信周波数と同じ周波数ではないことを確実にすることができる。一構成において、望ましい周波数は、許容できない周波数のリストを含むことができる。次いで、比較モジュール544は、比較メトリック552を出力することができる。比較メトリック552は、現在のフレーム長542、正規化シリアルデータストリーム550、および所望のフレーム長546の間の比較を反映することができる。
【００４４】
デジタル積分器554は、比較メトリック552および正規化シリアルデータストリーム550を受信することができる。デジタル積分器554は、増分/減分遅延変化556を出力することができる。プログラム可能な遅延線558は、増分/減分遅延変化556およびシリアルデータストリームVout524を受信することができる。プログラム可能な遅延線558は、遅延をシリアルデータストリームVout524にもたらし得る。一例として、遅延は、0と50ナノ秒(ns)との間とすることができる。増分/減分遅延変化556は、0.5ナノ秒でもよい。増分/減分遅延変化556に基づいて、プログラム可能な遅延線558は、シリアルデータストリームVout524にもたらされる遅延を増加または減少させることができる。シリアルデータストリームVout524に追加される遅延は、電源電圧506に起こる各変化の間の時間量を増加させることによって、シリアルデータストリームVout524のスイッチング周波数116を減少させることができる。
【００４５】
遅延は、完全にデジタルの様式でシリアルデータストリームVout524にもたらされ得る。遅延は、カウンタ、デジタル平均化フィルタ、デジタル積分器554、およびゲート遅延を使用してもたらされ得る。電源102のスイッチング周波数116を調整するための他のソリューションに関して、遅延の使用は、簡単な回路実装、最小のダイ面積、最小のアナログ構成要素、および高速過渡応答を有する。
【００４６】
プログラム可能な遅延線558は、遅延シリアルデータストリーム560を出力し得る。遅延シリアルデータストリーム560は、ゲートドライブ回路526を使用して増幅することができる。次いで、ゲートドライブ回路出力528は、パワー電界効果トランジスタ(FET)530に入力され得る。パワー電界効果トランジスタ(FET)530は、電流532を生成することができる。ゲートドライブ回路出力528に応じて、パワー電界効果トランジスタ(FET)530は、生成された電流532を増分的に増加または減少させることができる。生成された電流532は、インダクタ534を通過して、電源電圧506を生成することができる。上記で説明したように、電源電圧506は、たとえばプロセッサ104など、集積回路を駆動するために使用され得る。電源電圧506は、キャパシタ538によって地面から離され得る。電源電圧506は、同期サンプルコンパレータ508のためのフィードバック信号522として使用することもできる。
【００４７】
原則として、同期サンプル単一ビットスイッチモード電源502は、従来のヒステリシスコントローラとして動作し、デジタル論理は、そのような制御技法の主要な欠点を克服するために使用される。特に、遅延決定モジュール510(および対応するプログラム可能な遅延線558)は、可変の動作周波数に関連する問題をなくすことができる。
【００４８】
遅延とともに、デジタル論理を組み込んだ追加の特徴的機能を、同期サンプル単一ビットスイッチモード電源502に追加することもできる。たとえば、スタートアップシーケンスのプログラマビリティ、入力電圧の間接的な監視、パルス周波数変調(PFM)操作、および電磁干渉低減(EMI)のためのスイッチング周波数116のディザリングなどのような追加の特徴的機能を実装することができる。同期サンプル単一ビットスイッチモード電源502の有効なスイッチング周波数116は、システムの応答時間に依存し得る。
【００４９】
スイッチング周波数116は、同期サンプルコンパレータ508の閾値を変更することによって制御され得る。「ゼロ閾値」では、可能性がある最も高いスイッチング周波数116を取得することができる。同期サンプルコンパレータ508の閾値を増加させることによって、システムの応答を遅延させ、それによってスイッチング周波数116を低下させ得る。
【００５０】
スイッチング周波数116は、同期サンプルコンパレータ508のサンプリング周波数518を変更することによっても制御され得る。サンプリングレート518を増加させることには、コントローラの応答時間を短縮する効果があり、それによって、スイッチング周波数116を増加させる。サンプリングレート518を減少させることには、スイッチング周波数116を減少させる効果がある。
【００５１】
図6は、シリアルデータストリーム524にもたらされる遅延の変化を決定するための方法600のフロー図である。図6の方法は、同期サンプル単一ビットスイッチモード電源502によって実行され得る。一構成では、図6の方法600は、同期サンプル単一ビットスイッチモード電源502におけるデジタル信号プロセッサよって実行され得る。同期サンプル単一ビットスイッチモード電源502は、602で、スイッチング周波数116のフレーム長542を決定し得る。上記で説明したように、スイッチング周波数116は、同期サンプルコンパレータ508によって出力されるシリアルデータストリームVout524の周波数でもよい。同期サンプル単一ビットスイッチモード電源502は、604で、フレーム長542を8で割って、正規化されたフレーム長542を取得することができる。
【００５２】
同期サンプル単一ビットスイッチモード電源502は、606で、比較メトリック552を取得するために、正規化されたフレーム長542を所望のフレーム長546と比較することができる。上記で説明したように、比較メトリック552は、現在のフレーム長542と所望のフレーム長546との間の差を示すことができる。比較メトリック552は、現在のフレーム長542が所望のフレーム長546を超えるか、それ未満かを示すこともできる。同期サンプル単一ビットスイッチモード電源502は、608で、比較メトリック552および正規化されたフレーム長542に基づいて、増分/減分遅延変化556を決定することができる。次いで、同期サンプル単一ビットスイッチモード電源502は、610で、増分/減分遅延変化556によってシリアルデータストリームVout524にもたらされた遅延を調整することができる。
【００５３】
図7は、同期サンプル単一ビットスイッチモード電源502におけるシリアルデータストリーム524のスイッチング周波数116をチューニングするための方法700のフロー図である。方法700は、同期サンプル単一ビットスイッチモード電源502によって実行され得る。同期サンプル単一ビットスイッチモード電源502は、702で、同期サンプルコンパレータ508を使用して、フィードバック信号522と基準電圧520とを比較することができる。同期サンプルコンパレータ508は、サンプリング周波数518を使用することができる。同期サンプルコンパレータ508は、スイッチング周波数116を有するシリアルデータストリームVout524を出力することができる。同期サンプル単一ビットスイッチモード電源502は、704で、正しいスイッチング周波数116を取得するために必要な遅延を決定し得る。たとえば、同期サンプル単一ビットスイッチモード電源502は、現在のフレーム長542が所望のフレーム長546よりも大きいか小さいかを決定することができる。
【００５４】
同期サンプル単一ビットスイッチモード電源502は、706で、同期サンプルコンパレータ508によって出力されたシリアルデータストリームVout524に遅延をもたらし得る。遅延をシリアルデータストリームVout524にもたらすことによって、シリアルデータストリームVout524のスイッチング周波数116を減少させることができる。シリアルデータストリームVout524にもたらされた遅延量を調整することによって、シリアルデータストリームVout524のスイッチング周波数116がチューニングされ得る。同期サンプル単一ビットスイッチモード電源502は、708で、電源電圧506を生成することができる。次いで、同期サンプル単一ビットスイッチモード電源502は、710で、同期サンプルコンパレータ508にフィードバック信号522として電源電圧506をフィードバックすることができる。次いで、同期サンプル単一ビットスイッチモード電源502は、702で、フィードバック信号522と基準電圧520との比較を再度行うことができる。
【００５５】
図8は、同期サンプル単一ビットスイッチモード電源802の別の構成を示すブロック図である。図8の同期サンプル単一ビットスイッチモード電源802は、図1の電源102の一構成とすることができる。同期サンプル単一ビットスイッチモード電源802は、単線シリアルバスインターフェース(SSBI)およびバックトップコントローラ864(ハウスキーピング、セットアップなどのための)を含み得る。SSBIおよびバックトップコントローラ864は、バス信号862とアクティブプルダウン866、基準生成器870、単一同期サンプル低オフセットコンパレータ(single synchronous sampled low offset comparator)808、デジタルコントローラ880、ゲートドライブステートマシン882、ゲートドライブ884、およびパワー電界効果トランジスタ(FET)830との間のデジタルインターフェースを提供することができる。図8の単一同期サンプル低オフセットコンパレータ808は、図1の同期サンプルコンパレータ108の一構成とすることができる。
【００５６】
アクティブプルダウン866は、SSBIおよびバックトップコントローラ864をフィードバック信号822に結合することができる。電源がオフにされると、アクティブプルダウン866は出力電圧を放電することができる。アクティブプルダウン866は、単一ビットモードでの動作の間、使用することができない。同期サンプル単一ビットスイッチモード電源802は、遅延ロックループ(DLL)878、基準生成器870、アクティブプルダウン866、および単一同期サンプル低オフセットコンパレータ808など、アナログ回路にバイアスを供給するローカルバイアス生成器868を含み得る。
【００５７】
単一同期サンプル低オフセットコンパレータ808は、フィードバック信号822および基準生成器870によって生成された基準電圧820を受信することができる。基準生成器870は、基準抵抗ネットワーク(reference resistor network)872およびセレクタ874を使用して、基準電圧820を生成することができる。
【００５８】
単一同期サンプル低オフセットコンパレータ808は、クロックジェネレータ876からサンプリング周波数818を受信することができる。クロックジェネレータ876は、遅延ロックループ(DLL)878を使用してサンプリング周波数818を生成することができる。一構成では、サンプリング周波数818は、約60MHzでもよい。次いで、単一同期サンプル低オフセットコンパレータ808は、シリアルデータストリーム824を出力することができる。上記で説明したように、シリアルデータストリーム824は、スイッチング周波数116を有することができる。単一同期サンプル低オフセットコンパレータ808の遅延のために、スイッチング周波数116は、サンプリング周波数818よりもはるかに低い可能性がある。一構成では、スイッチング周波数116は、約10MHzでもよい。
【００５９】
単一同期サンプル低オフセットコンパレータ808は、シリアルデータストリーム824をデジタルコントローラ880に出力することができる。デジタルコントローラ880は、シリアルデータストリーム824をゲートドライブステートマシン882に供給することができる。次いで、ゲートドライブマシン882は、シリアルデータストリーム824をゲートドライブ884に供給することができる。ゲートドライブ884の出力は、パワー電界効果トランジスタ(FET)830に供給され得る。パワー電界効果トランジスタ(FET)830は、電源電圧806を出力することができる。
【００６０】
図9は、同期サンプル単一ビットスイッチモード電源502のためのタイミング図900である。サンプリング周波数918が示される。サンプリング周波数918は、各期間n992の最初に立上りエッジを有し得る。サンプリング周波数918は、各期間n992内に立下りエッジを有し得る。可変遅延994も示される。可変遅延994は、単一同期サンプル低オフセットコンパレータ808からの0から1への移行または1から0への移行によってトリガされ得る。可変遅延994は、プログラム可能な遅延線558によってシリアルデータストリーム924に追加される遅延を表し得る。
【００６１】
ゲート遅延996も示される。可変遅延994の立下りエッジは、ゲート遅延996の立上りエッジをトリガし得る。ゲート遅延996は、ゲートドライブ回路526に固有の遅延を表し得る。シリアルデータストリームVout924が示される。ゲート遅延996の立下りエッジは、シリアルデータストリームVout924がデジタル低であるとき、シリアルデータストリームVout924の立上りエッジをトリガし得る。また、ゲート遅延996の立下りエッジは、シリアルデータストリームVout924がデジタル高であるとき、シリアルデータストリームVout924の立下りエッジをトリガし得る。
【００６２】
フィードバック信号922も示される。上記で説明したように、フィードバック信号922は、電源電圧106でもよい。フィードバック信号922は、直流(DC)信号でもよい。プロセッサ104の要件のため、フィードバック信号922の電圧は、ターゲット電圧998から離れてドリフトし得る。ターゲット電圧998は、基準生成器870によって生成される基準電圧820でもよい。シリアルデータストリームVout924の立上りエッジは、フィードバック信号922の増分的な増加をトリガし得る。シリアルデータストリームVout924の立下りエッジは、フィードバック信号922の増分的な減少をトリガし得る。
【００６３】
フィードバック信号922の増分的な増加および減少は、周波数を有し得る。遅延がない状態で、フィードバック信号922の増分的な増加および減少は、シリアルデータストリームVout924のスイッチング周波数116に等しい周波数を有し得る。遅延をもたらすことによって、フィードバック信号922の増分的な増加および減少の周波数は、調整またはチューニングすることができる。可変遅延994を増加させることによって、フィードバック信号922の増分的な増加および減少の周波数を減少させることができる(期間Tsが増加し、期間=1/周波数であるので)。同様に、可変遅延994を減少させることによって、フィードバック信号922の増分的な増加および減少の周波数を増加させることができる(期間Tsが減少するので)。
【００６４】
図10は、コンピューティングデバイス/ワイヤレスデバイス1001内に含まれ得るいくつかの構成要素を示す。コンピューティングデバイス/ワイヤレスデバイス1001は、ワイヤレス通信デバイスとすることができ、本明細書で開示するように本システムおよび方法を実装することができる。
【００６５】
コンピューティングデバイス/ワイヤレスデバイス1001は、プロセッサ1003を含む。プロセッサ1003は、汎用のシングルチップまたはマルチチップマイクロプロセッサ(たとえばARM)、特殊目的のマイクロプロセッサ(たとえば、デジタル信号プロセッサ(DSP))、マイクロコントローラ、プログラマブルゲートアレイなどとすることができる。プロセッサ1003は、中央処理装置(CPU)と呼ばれ得る。図10のコンピューティングデバイス/ワイヤレスデバイス1001には、プロセッサ1003がたった1つしか示されていないが、代替構成では、プロセッサの組合せ(たとえばARMとDSP)が使用されてもよい。
【００６６】
コンピューティングデバイス/ワイヤレスデバイス1001は、メモリ1005も含む。メモリ1005は、電子情報を格納することができる任意の電子構成要素とすることができる。メモリ1005は、ランダムアクセスメモリ(RAM)、読取り専用メモリ(ROM)、磁気ディスク記憶媒体、光記憶媒体、RAMのフラッシュメモリデバイス、プロセッサに含まれるオンボードメモリ、EPROMメモリ、EEPROMメモリ、レジスタなど、およびそれらの組合せとして組み入れることができる。
【００６７】
データ1007および命令1009は、メモリ1005に格納され得る。命令1009は、本明細書で開示する方法を実施するために、プロセッサ1003によって実行可能とすることができる。命令1009を実行することは、メモリ1005に格納されるデータ1007の使用を必要とし得る。プロセッサ1003が命令1009を実行すると、命令の様々な部分1009aがプロセッサ1003上にロードされてよく、データの様々な断片1007aがプロセッサ1003上にロードされ得る。
【００６８】
コンピューティングデバイス/ワイヤレスデバイス1001は、ワイヤレスデバイス1001との間の信号の送信および受信を可能にするための送信機1011および受信機1013を含むこともできる。送信機1011および受信機1013は、トランシーバ1015と総称され得る。アンテナ1017は、トランシーバ1015に電気的に結合され得る。コンピューティングデバイス/ワイヤレスデバイス1001は、複数の送信機、複数の受信機、複数のトランシーバ、および/または複数のアンテナ(図示せず)を含むこともできる。
【００６９】
コンピューティングデバイス/ワイヤレスデバイス1001の様々な構成要素は、1つまたは複数のバスによって互いに結合することができ、それらのバスとしては、電力バス、制御信号バス、ステータス信号バス、データバスなどを含むことができる。明確にするために、様々なバスは、図10にバスシステム1019として示される。
【００７０】
「結合された」という用語は、多種多様な接続を含む。たとえば、「結合された」という用語は、互いに直接接続される回路素子、および他の回路素子を介して間接的に接続される回路素子を含むように、広く解釈されるものとする。
【００７１】
本明細書で説明する技法は、直交多重化方式に基づく通信システムを含む様々な通信システムに使用され得る。そのような通信システムの例には、直交周波数分割多元接続(OFDMA)システム、シングルキャリア周波数分割多元接続(SC-FDMA)システムなどがある。OFDMAシステムは、システム帯域幅全体を複数の直交する副搬送波に分割する変調技法である直交周波数分割多重化(OFDM)を利用する。これらの副搬送波は、トーン、ビンなどと呼ばれることもある。OFDMでは、各副搬送波は、データによって独立して変調され得る。SC-FDMAシステムは、システム帯域幅全体にわたって分散される副搬送波上で送信するためのインタリーブドFDMA(IFDMA)、隣接する副搬送波のブロック上で送信するための局所化FDMA(LFDMA:localized FDMA)、または隣接する副搬送波の複数のブロック上で送信するためのエンハンストFDMA(EFDMA)を利用することができる。一般に、変調シンボルは、OFDMでは周波数領域で、SC-FDMAでは時間領域で送られる。
【００７２】
「決定する」という用語は、幅広いアクションを含み、したがって、「決定すること」は、算出すること、計算すること、処理すること、導出すること、調査すること、検索すること(たとえば、テーブル、データベース、または別のデータ構造を検索すること)、確認することなどを含み得る。また、「決定すること」は、受信すること(たとえば、情報を受信すること)、アクセスすること(たとえば、メモリ内のデータにアクセスすること)などを含み得る。また、「決定すること」は、解決すること、選択すること、選ぶこと、確立することなどを含み得る。
【００７３】
別段に明記されていない限り、「〜に基づいて」という句は、「〜のみに基づいて」を意味するのではない。言い換えれば、「〜に基づいて」という句は、「〜のみに基づいて」と「〜に少なくとも基づいて」の両方を表す。
【００７４】
「プロセッサ」という用語は、汎用プロセッサ、中央処理装置(CPU)、マイクロプロセッサ、デジタル信号プロセッサ(DSP)、コントローラ、マイクロコントローラ、ステートマシンなどを含むように、広く解釈されるものとする。いくつかの状況下では、「プロセッサ」は、特定用途向け集積回路(ASIC)、プログラマブル論理デバイス(PLD)、フィールドプログラマブルゲートアレイ(FPGA)などを指し得る。「プロセッサ」という用語は、たとえば、DSPとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、DSPコアと連動する1つまたは複数のマイクロプロセッサ、または他のそのような構成など、処理デバイスの組合せを指し得る。
【００７５】
「メモリ」という用語は、電子情報を格納することができる任意の電子構成要素を含むように、広く解釈されるものとする。メモリという用語は、たとえばランダムアクセスメモリ(RAM)、読取り専用メモリ(ROM)、不揮発性ランダムアクセスメモリ(NVRAM)、プログラマブル読取り専用メモリ(PROM)、消去可能プログラマブル読取り専用メモリ(EPROM)、電気的消去可能PROM(EEPROM)、フラッシュメモリ、磁気または光学のデータストレージ、レジスタなどの様々なタイプのプロセッサ可読媒体を指し得る。メモリは、プロセッサがメモリから情報を読み取り、かつ/または情報を書き込むことができる場合、プロセッサと電子通信すると言われる。プロセッサに一体のメモリは、プロセッサと電子通信している。
【００７６】
「命令」および「コード」という用語は、任意のタイプのコンピュータ可読ステートメントを含むように、広く解釈されるものとする。たとえば、「命令」および「コード」という用語は、1つまたは複数のプログラム、ルーチン、サブルーチン、関数、プロシージャなどを指し得る。「命令」および「コード」は、単一のコンピュータ可読ステートメントまたは多数のコンピュータ可読ステートメントを含み得る。
【００７７】
本明細書で説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装することができる。ソフトウェアで実装した場合、機能は、コンピュータ可読媒体上の1つまたは複数の命令として格納され得る。「コンピュータ可読媒体」または「コンピュータプログラム製品」という用語は、コンピュータによってアクセスできる任意の使用可能な媒体を指す。限定ではなく、例として、コンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROM、または他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または、命令またはデータ構造の形態で所望のプログラムコードを運ぶまたは格納するために使用され、コンピュータによってアクセスされ得る任意の他の媒体を含み得る。本明細書で使用する場合、ディスク(disk)およびディスク(disc)は、コンパクトディスク(CD)、レーザディスク、光ディスク、デジタル多用途ディスク(DVD)、フレキシブルディスク、およびブルーレイ(登録商標)ディスクを含み、ディスク(disk)は、通常、磁気的にデータを再生し、ディスク(disc)は、レーザで光学的にデータを再生する。
【００７８】
ソフトウェアまたは命令は、伝送媒体を介して送信することもできる。たとえば、ソフトウェアが同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線(DSL)、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用してウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、DSL、または赤外線、無線、およびマイクロ波などのワイヤレス技術は伝送媒体の定義内に含まれる。
【００７９】
本明細書で開示する方法は、記載の方法を達成するための1つまたは複数のステップまたはアクションを含む。方法ステップおよび/またはアクションは、特許請求の範囲から逸脱することなく、互いを交換することができる。言い換えれば、説明されている方法の適切な操作のために、ステップまたはアクションの特定の順序が必要とされない限り、特定のステップおよび/またはアクションの順序および/または使用は、特許請求の範囲から逸脱することなく修正することができる。
【００８０】
さらに、たとえば図2、図4、図6、および図7によって示されるものなど、本明細書で説明する方法および技法を実行するためのモジュールおよび/または他の適切な手段は、ダウンロードすることができ、および/または場合によってはデバイスによって入手することができることを諒解されたい。たとえば、本明細書で説明する方法を実行するための手段の転送を容易にするために、デバイスをサーバに結合することができる。代わりに、本明細書で説明する様々な方法は、デバイスが、ストレージ手段をデバイスに結合したすぐ後、または提供したすぐ後に、様々な方法を得ることができるように、記憶手段(たとえば、ランダムアクセスメモリ(RAM)、読取り専用メモリ(ROM)、コンパクトディスク(CD)またはフレキシブルディスクなどの物理的記憶媒体など)を介して提供することができる。さらに、本明細書で説明する方法および技法をデバイスに提供するための任意の他の適切な技法が利用されてもよい。
【００８１】
特許請求の範囲は、上記に示される正確な構成および構成要素に限定されないことを理解されたい。様々な修正、変更、および変形を、特許請求の範囲から逸脱することなく、本明細書で説明するシステム、方法、および装置の構成、操作、および詳細において加えることができる。
【符号の説明】
【００８２】
100  コンピューティングデバイス
102  電源
104  プロセッサ
106  直流(DC)電源電圧
108  同期サンプルコンパレータ
110  遅延決定モジュール
112  ドライブ回路
114  切替え信号
116  スイッチング周波数
302  同期サンプル単一ビットスイッチモード電源
306  電源電圧
308  同期サンプルコンパレータ
318  サンプリング周波数
320  基準電圧
322  フィードバック信号
324  シリアルデータストリームVout
326  ゲートドライブ回路
328  ゲートドライブ回路出力
330  パワー電界効果トランジスタ(FET)
332  電流
334  インダクタ
338  キャパシタ
502  同期サンプル単一ビットスイッチモード電源
506  電源電圧
508  同期サンプルコンパレータ
510  遅延決定モジュール
518  サンプリング周波数
520  基準電圧
522  フィードバック信号
524  シリアルデータストリームVout
526  ゲートドライブ回路
528  ゲートドライブ回路出力
530  パワー電界効果トランジスタ(FET)
532  電流
534  インダクタ
538  キャパシタ
540  フレーム長カウンタ
542  フレーム長
544  比較モジュール
546  所望のフレーム長
548  正規化モジュール
550  正規化シリアルデータストリーム
554  デジタル積分器
556  増分/減分遅延変化
558  プログラム可能な遅延線
560  遅延シリアルデータストリーム
802  同期サンプル単一ビットスイッチモード電源
806  電源電圧
808  単一同期サンプル低オフセットコンパレータ
818  サンプリング周波数
820  基準電圧
822  フィードバック信号
824  シリアルデータストリーム
830  パワー電界効果トランジスタ(FET)
862  バス信号
864  単線シリアルバスインターフェース(SSBI)およびバックトップコントローラ
866  アクティブプルダウン
868  ローカルバイアス生成器
870  基準生成器
872  基準抵抗ネットワーク
874  セレクタ
876  クロックジェネレータ
878  遅延ロックループ(DLL)
880  デジタルコントローラ
882  ゲートドライブステートマシン
884  ゲートドライブ
918  サンプリング周波数
922  フィードバック信号
924  シリアルデータストリーム
992  各期間n
994  可変遅延
996  ゲート遅延
998  ターゲット電圧
1001  コンピューティングデバイス/ワイヤレスデバイス
1003  プロセッサ
1005  メモリ
1007  データ
1007a  データの様々な断片
1009  命令
1009a  命令の様々な部分
1011  送信機
1013  受信機
1015  トランシーバ
1017  アンテナ
1019  バスシステム
【図１】
2013541928.tif 000003
【図２】
2013541928.tif 000004
【図３】
2013541928.tif 000005
【図４】
2013541928.tif 000006
【図５】
2013541928.tif 000007
【図６】
2013541928.tif 000008
【図７】
2013541928.tif 000009
【図８】
2013541928.tif 000010
【図９】
2013541928.tif 000011
【図１０】
2013541928.tif 000012
【国際調査報告】
2013541928.tif 000013
2013541928.tif 000014