(57)【要約】  本発明は、リニア時間遅延積分センサ（またはＴＤＩセンサ）に関する。  本発明によれば、同じ段の隣接する画素は、少なくとも１つのフォトダイオード（ＰＨ１、ＰＨ２）と、フォトダイオードに隣接する１つの転送ゲート（Ｇ１、Ｇ２）とを交互に備え、フォトダイオードは、第１の導電型の共通の基準領域（１２）を備え、そこには反対の導電型の個別の領域（１４）が形成され、その領域自体は、第１の導電型の個別の表面領域（１６）で覆われ、転送ゲートの両側に位置する２つのフォトダイオードの表面領域（１６）は、電位井戸および電位障壁を形成して所望の通り電荷の蓄積および転送を可能にするため、異なる電位をもたらすことが可能となるように電気的に分離されることを特徴とする。
2013528925.tif 000002
【特許請求の範囲】
【請求項１】
時間遅延積分モードで動作する電荷転送イメージセンサであって、前記センサは、さまざまな行の同じ段の画素におけるイメージの点によって生成された電荷を加算することによって、全く同一のイメージ行を観測する代わりに、いくつかの画素行を使用することを目的として、隣接するＮ行のＰ画素を備え、前記同じ段の隣接する画素は、少なくとも１つのフォトダイオード（ＰＨ１、ＰＨ２）と、前記フォトダイオードに隣接する１つの転送ゲート（Ｇ１、Ｇ２）とを交互に備え、前記フォトダイオードは、第１の導電型の共通の基準領域（１２）を備え、そこには反対の導電型の個別の領域（１４）が形成され、その領域自体は、前記第１の導電型の個別の表面領域（１６）で覆われる、イメージセンサにおいて、転送ゲートの両側に位置する２つのフォトダイオードの前記表面領域（１６）は、互いに電気的に絶縁され、前記共通の基準領域からも電気的に絶縁されること、および前記センサは、これらの領域に、互いに異なりかつ周期的に変化する電位をもたらす手段を備えることを特徴とする、イメージセンサ。
【請求項２】
−  その中に電荷を蓄積するため、第１のフォトダイオードの真下に電位井戸を形成し、
−  同時に、第２のフォトダイオードによって生成される電荷が前記第１のフォトダイオードに流れ込むように、前記第１のフォトダイオードに隣接する前記第２のフォトダイオードの前記電位井戸の底部を上げ、
−  次に、前記第１のフォトダイオードからすべての電荷を前記第２のフォトダイオードに流入し、
−  次いで、サイクルを再開するが、そこでは、既に電荷を受け取った前記第２のフォトダイオードが、別の画素行に属する別のフォトダイオードに対して、第１のフォトダイオードとしての機能を果たす
ために、前記ゲートおよび前記フォトダイオードに電位を周期的に印加するためのシーケンス回路を備えることを特徴とする、請求項１に記載のイメージセンサ。
【請求項３】
第１の行と最終の行との間の中間にある段の行の画素は、連続的に、前記画素行の方向に垂直な方向に、高さが変化する電位障壁を確立させる第１の転送ゲート（Ｇ１）と、前記第１のゲートに隣接する第１のフォトダイオード（ＰＨ１）と、高さが変化する電位障壁を確立させる第２の転送ゲート（Ｇ２）と、前記第２のゲートに隣接し、かつ次の行の画素の前記第１のゲートに隣接する第２のフォトダイオード（ＰＨ２）とを備えることを特徴とする、請求項２に記載のイメージセンサ。
【請求項４】
前記シーケンス回路は、前記フォトダイオードとすべての前記行の前記ゲートに、以下の４つの連続した段階
−  画素の前記第１のフォトダイオードにおいて光によって生成された電荷が、前記第１のフォトダイオードによって蓄積される一方で、前記第２のフォトダイオードにおいて光によって生成された電荷が、前記第２のゲートの真下を通ることによって、前記第２のフォトダイオードから前記第１のフォトダイオードに流れ込み、前記第１のフォトダイオードにおいて蓄積する、第１の積分段階、
−  前記第１のフォトダイオードにおいて蓄積された電荷が、前記第２のフォトダイオードに転送される、第１の転送段階、
−  前記第２のフォトダイオードにおいて光によって生成された電荷が、前記第２のフォトダイオードによって蓄積される一方で、次の行の画素の前記第１のフォトダイオードにおいて光によって生成された電荷が、前記次の行の画素の前記第１の転送ゲートの真下を通ることによって、前記第２のフォトダイオードに流れ込み、前記第２のフォトダイオードにおいて蓄積する、第２の積分段階、ならびに
−  前記第２のフォトダイオードにおいて蓄積された電荷が、前記次の行の画素の前記第１の転送ゲートの真下を通ることによって、前記次の行の画素の前記第１のフォトダイオードに転送される、第２の転送段階
において周期的に変化する電位を印加するよう設計されることを特徴とする、請求項３に記載のイメージセンサ。
【請求項５】
前記第１の転送段階と前記第２の積分段階で前記第２のフォトダイオードの前記表面領域に印加される電位はそれぞれ、前記第２の積分段階中よりも前記第１の転送段階中において、より深い電位井戸を前記第２のフォトダイオードの真下に形成するよう選択されることを特徴とする、請求項４に記載のセンサ。
【請求項６】
前記第２の転送ゲートに印加される電位は、前記第１の積分段階中よりも前記第１の転送段階中において、前記第２の転送ゲートの真下の前記電位障壁を低くするように選択されることを特徴とする、請求項５に記載のセンサ。
【請求項７】
全く同一の行の隣接画素のフォトダイオードは、以下の領域
−  前記フォトダイオードの前記表面領域（１６）に隣接するが、これらの表面領域より高濃度にドープされた、前記第１の導電型の絶縁領域（２０）、ならびに
−  前記第１の導電型の前記絶縁領域の真下に位置し、前記第１の導電型の前記共通の基準領域から前記第１の導電型の前記絶縁領域を完全に分離した、前記第２の導電型の絶縁領域（２２）
の重畳を含む構造を絶縁することによって分離されることを特徴とする、請求項１〜６のいずれか一項に記載のセンサ。
【請求項８】
前記第２の導電型の前記絶縁領域における不純物濃度に対する前記第１の導電型の前記絶縁領域における不純物濃度の割合が、フォトダイオードの前記第２の導電型の前記個別の領域における不純物濃度に対する前記表面領域における不純物濃度の割合よりも高く、その結果、前記絶縁構造において形成された前記電位井戸が、前記フォトダイオードにおいて形成されたものより浅いことを特徴とする、請求項７に記載のセンサ。
【請求項９】
電気接点は、前記表面領域（１６）に電位を伝達するため、前記第１の導電型の前記絶縁領域（２０）上に設けられることを特徴とする、請求項７または８に記載のセンサ。
【請求項１０】
前記第１の導電型の前記絶縁領域におけるｎ型のドレインと、前記フォトダイオードから前記ドレインに至る空間を覆う制御ゲートとを備えるアンチブルーミング構造を備えることを特徴とする、請求項７〜９のいずれか一項に記載のセンサ。
【請求項１１】
２つのフォトダイオード間の前記転送ゲートの幅を制限するため、隣接するフォトダイオードの方に向いている前記フォトダイオードの角部を斜めにすることを特徴とする、請求項７〜１０のいずれか一項に記載のセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リニアＴＤＩ（時間遅延積分）イメージセンサ（またはＴＤＩセンサ）に関し、このセンサでは、観測シーンの点列からなるイメージは、センサの前でシーンをスクロールする際に、そのシーンの同じ行を連続的に観測することにより、いくつかの感光行ごとに撮影された連続イメージを追加することによって再構築される。
【背景技術】
【０００２】
これらのセンサは、例えば、スキャナで使用される。これらのセンサは、いくつかの平行な感光画素行からなるリニアアレイを備える。さまざまな行の制御回路のシーケンス（露光時間の制御、次いで、光生成電荷の読み出し制御）は、シーンとセンサとの間の相対スクロールに対して同期化され、その結果、センサのすべての行が、観測されたシーンと同じ行を連続的に捉えることができる。次いで、それぞれの行で生成された信号は、観測された行のそれぞれの点に対して点ごとに追加される。
【０００３】
一定の露光時間において、センサの感度は、行数Ｎに比例して改善され、あるいは、一定の感度において、露光時間は、Ｎで除することができる。この数値Ｎは、例えば、産業用制御への応用もしくは宇宙基盤の地球観測に対しては１６または３２であり、医学への応用（歯科、マンモグラフィなど）に対しては６０〜１００行でさえあり得る。
【０００４】
信号対雑音比は、センサの行数Ｎの平方根に比例して改善される。
【０００５】
さらに、同じアレイにおける画素の感度の不均一性および画素の暗電流の不均一性は、さまざまな行から信号を追加した結果を平均化することによって低減される。
【０００６】
ＣＣＤ（電荷結合素子）センサでは、信号を点ごとに追加する動作は、単に、シーンとセンサとの間の相対動作と同期させて、その前の画素行で生成され蓄積された電荷を画素行に転送させることによって達成される。最終の画素行では、観測されたイメージ行のＮ倍に生成された電荷が蓄積され、読み出すことができる。
【０００７】
通常のＣＣＤイメージセンサ技術は比較的高価であり、高い供給電圧を使用し、かなりの量のエネルギーを消費する。この技術は、隣接し、互いに重なり合うポリシリコンゲートの使用に基づく。
【０００８】
以来、イメージセンサ技術は、トランジスタベースのアクティブな画素センサへと移行し、そのセンサは一般にＣＭＯＳ（相補型金属酸化膜半導体）技術を使用して製造されるため、今後は便宜上、ＣＭＯＳセンサと呼ばれる。これらのＣＭＯＳセンサでは、もはや電荷を１行ごとに読み出し回路またはレジスタまで転送することはなく、代わりに、トランジスタベースのアクティブな画素が光生成電荷を収集し、それを電圧または電流に直接変換する。したがって、センサのさまざまな行は、その行で受信された照射光を表す電圧または電流を連続的に供給する。これらの構造では、これらの電流または電圧の印加における雑音は避けられない。したがって、時間遅延積分電荷センサを生産することは難しい。しかし、製造技術は簡素であり、消費電力が少なく、使用電圧も低い。
【０００９】
しかし、ＴＤＩ  ＣＭＯＳセンサを製造する試みが行われている。
【００１０】
特に、連続的に受け取った電流が積分され、こうして、列におけるいくつかの画素から受け取った電荷が全く同一のコンデンサ内に蓄積される、スイッチトキャパシタへの試みが行われている米国特許６  ９０６  ７４９号明細書、国際公開０１／２６３８２号パンフレット）。
【００１１】
また、画素行からの信号をデジタル値に変換し、連続したＮ行の全く同一のｊ段目の画素に相当する数値を蓄積するｊ段目の蓄積レジスタ内にあるその行のｊ段目の画素に相当するデジタル値を加算することも提案されている（特許ＦＲ２  ９０６  ０８０号明細書）。
【００１２】
特許ＦＲ２  ９０６  ０８１号明細書では、ある行の画素のフォトダイオードに、その前の行の画素の出力電圧を印加し、その前の画素の電荷をそこへコピーした後で、フォトダイオードを絶縁して、光から得られる新しい電荷を積分することが提案されていた。したがって、積分時間の終了時には、フォトダイオードは、その前の行に対応する電荷と新しく積分された電荷の合計を含む。しかし、この動作は、信号対雑音比を低減する転送雑音を生じさせる。
【００１３】
最終的に、画素における電荷蓄積を使用する解決策が、例えば、米国特許出願公開２００８／０２１７６６１号明細書で提案されている。それらの解決策は、ＣＭＯＳ技術を使用してイメージセンサを製造するために厳密に必要とされるものよりも複雑な技術を使用するか、あるいは、電荷の転送中に損失を引き起こす。
【００１４】
したがって、通例のＣＣＤ技術より簡素な技術を使用することによってリニアＴＤＩセンサを製造する試みは未だ満足のいく結果を得ていない。
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明の目的は、電荷転送構造の原理に従って動作するが、ＣＭＯＳ技術回路に適合する技術、特に、従来のＣＣＤ技術のようにゲートレベルが重なり合う、二重ではなく、単一の多結晶シリコンゲートレベルのみを使用する技術を使用してセンサを製造するためのより有利な解決策を提供することである。
【課題を解決するための手段】
【００１６】
本発明によれば、時間遅延積分モードで動作する電荷転送イメージセンサであって、センサは、さまざまな行の同じ段の画素におけるイメージの点によって生成された電荷を加算することによって、全く同一のイメージ行を観測する代わりに、いくつかの画素行を使用することを目的として、隣接するＮ行のＰ画素を備え、同じ段の隣接する画素はそれぞれ、少なくとも１つのフォトダイオードと、フォトダイオードに隣接する１つの転送ゲートとを交互に備え、フォトダイオードは、第１の導電型（実際には、ｐ型）の共通の基準領域を備え、そこには反対の導電型（ｎ型）の個別の領域が形成され、その領域自体は、第１の導電型（ｐ型）の個別の表面領域で覆われる、イメージセンサにおいて、転送ゲートの両側に位置する２つのフォトダイオードの表面領域は、互いに電気的に絶縁され、共通の基準領域からも電気的に絶縁されること、およびセンサは、これらの領域に、互いに異なり周期的に変化する電位をもたらす手段を備えることを特徴とする、イメージセンサを提供する。
【００１７】
本明細書で引用される電気的な絶縁は、無限の抵抗による完全な絶縁ではない。すなわち、隣接するフォトダイオードの表面領域に対して共通の基準領域が一般的な電位レベルを課すことなく、電荷を転送する役割を果たすよう、これらの表面領域に異なる電位をもたらすことができるほど十分に抵抗性のある領域を使用することが可能である。
【００１８】
実際には、この電気的な絶縁は、主に以下の絶縁によりもたらされる。
−  列方向の絶縁：ゲートの真下に位置し第１の導電型の表面領域に隣接する低濃度にドープされた半導体領域では、ゲートに印加された電位のためにキャリアが空乏化する。したがって、これらの領域は、抵抗性が高く、共通の基準領域（一般的な共通の電位を有する）の空乏化されていない部分から表面領域を電気的に絶縁する（小さなリーク電流があったとしても）。また、その際、これらの領域は、隣接するフォトダイオードの表面領域も互いに絶縁する。
−  列間の絶縁：列間に第１の導電型（ｐ＋またはｐ＋＋型）の高濃度にドープされた領域がある場合、第２の導電型（ｎ型）の領域は、これらの高濃度にドープされた領域と共通（ｐ型）の基準層との間に配置され、その結果、フォトダイオードの表面領域は、これらの高濃度にドープされた領域を介してこの基準層に接続されることはない。
【００１９】
先行技術では、フォトダイオードの表面領域は、高濃度にドープされた（ｐ＋型）領域によって、共通（ｐ型）の基準領域に電気的に接続され、それらの表面領域の電位は、基準領域の電位と異なってはならない。したがって、互いに異なる電位を表面領域にもたらすことは不可能である。
【００２０】
さまざまなフォトダイオードを分離する転送ゲートの真下に形成される電位障壁レベルを制御することによって、そして同時に、フォトダイオードの表面領域の電位を制御することによって、シーケンス回路を用いて、周期的に以下を行うことが可能である。
−  その中に電荷を蓄積するため、第１のフォトダイオードの真下に電位井戸を形成する。
−  同時に、第２のフォトダイオードによって生成される電荷が第１のフォトダイオードに流れ込むように、第１のフォトダイオードに隣接する第２のフォトダイオードの電位井戸の底部を上げる。
−  次に、第１のフォトダイオードからすべての電荷を第２のフォトダイオードに流入する。
−  次いで、サイクルを再開するが、そこでは、既に電荷を受け取った第２のフォトダイオードが、別の画素行に属する別のフォトダイオードに対して、第１のフォトダイオードとしての機能を果たす。
【００２１】
画素行の構成は、すべての画素行が同一信号によって制御される以下のようなものであることが好ましい。第１の行と最終の行との間の中間にある段の行の画素は、連続的に、画素行の方向に垂直な方向に、高さが変化する電位障壁を確立させる第１の転送ゲートと、第１のゲートに隣接する第１のフォトダイオードと、高さが変化する電位障壁を確立させる第２の転送ゲートと、第２のゲートに隣接し、かつ次の行の画素の第１のゲートに隣接する第２のフォトダイオードとを備える。シーケンス手段は、電荷積分および転送サイクル中に、異なる可変電位を第１および第２のフォトダイオードの表面領域に印加するため、ならびに、そのサイクル中に、異なる可変電位を転送ゲートに印加するために提供される。
【００２２】
好ましくは、シーケンス手段は、フォトダイオードとすべての行のゲートに、以下の４つの連続した段階
−  画素の第１のフォトダイオードにおいて光によって生成された電荷が、第１のフォトダイオードによって蓄積される一方で、第２のフォトダイオードにおいて光によって生成された電荷が、第２のゲートの真下を通ることによって、第２のフォトダイオードから第１のフォトダイオードに流れ込み、第１のフォトダイオードにおいて蓄積する、第１の積分段階、
−  第１のフォトダイオードにおいて蓄積された電荷が、第２のフォトダイオードに転送される、第１の転送段階、
−  第２のフォトダイオードにおいて光によって生成された電荷が、第２のフォトダイオードによって蓄積される一方で、次の行の画素の第１のフォトダイオードにおいて光によって生成された電荷が、次の行の画素の第１の転送ゲートの真下を通ることによって、第２のフォトダイオードに流れ込み、第２のフォトダイオードにおいて蓄積する、第２の積分段階、ならびに
−  第２のフォトダイオードにおいて蓄積された電荷が、次の行の画素の第１の転送ゲートの真下を通ることによって、次の行の画素の第１のフォトダイオードに転送される、第２の転送段階
において周期的に変化する電位を印加するよう設計される。
【００２３】
特定の一実施形態では、第１の転送段階と第２の積分段階中に第２のフォトダイオードの表面領域に印加される電位はそれぞれ、第２の積分段階中よりも第１の転送段階中において、より深い電位井戸を、第２のフォトダイオードの真下に形成するよう選択される。そして、第２の転送段階と第１の積分段階それぞれの第１のフォトダイオードも同じである。この場合、好ましくは、第１の積分段階中よりも第１の転送段階中において、第２の転送ゲートの真下の電位障壁を低くするように選択される。同様に、第２の積分段階中よりも第２の転送段階中において、第１の転送ゲートの真下の電位障壁を低くするように選択される。
【００２４】
全く同一の行のさまざまな画素は、以下の領域
−  第１の導電型を有するようドープされたフォトダイオードの表面領域に隣接するが、これらの表面領域より高濃度にドープされた、第１の導電型の絶縁領域、ならびに
−  第１の導電型の共通の基準領域から第１の導電型の絶縁領域を完全に絶縁した、第２の導電型の絶縁領域
の重畳から形成されることが好ましい領域を絶縁することによって分離される。
【００２５】
第１の導電型の絶縁領域は、フォトダイオードの表面領域に接触し、その表面領域に所望の制御電位を伝達する役割を果たし得る。
【００２６】
本発明の他の特徴および利点は、添付の図面を参照して、以下の詳細な説明を読み進むにつれて明らかとなろう。
【図面の簡単な説明】
【００２７】
【図１】本発明によるマルチリニア感光センサの構造を、行方向に垂直に示す断面図である。
【図２】ｐ＋型、ｎ型、ｐ型およびｐ＋＋型の導電層の重畳に対する、半導体内部の電位プロファイルを示す図である。
【図３】さまざまな積分および転送段階において、電位井戸および電位障壁とともに、半導体内に生成された電位を示す図である。
【図４】センサの制御信号のタイミング図である。
【図５】センサを画素行に平行に示す断面図および対応する内部電位を示す図である。
【図６】異なる型ｐ＋／ｎ／ｐ／ｐ＋＋でドープされた構造における内部電位を示す図である。
【図７】全く同一の行の画素間の横方向の分離を示す上面図である。
【図８】傾斜形状のフォトダイオードが隣接するフォトダイオードに容易に電荷を転送する状態を示す、別の上面図である。
【図９】全く同一の行の画素間の絶縁領域に付随し得るアンチブルーミング（ａｎｔｉ−ｂｌｏｏｍｉｎｇ）構造を示す図である。
【図１０】Ｎ番目の画素行後の読み出し回路を示す図である。
【発明を実施するための形態】
【００２８】
図１の断面図は、隣接するＮ行のＰ画素を備え、ＴＤＩモードでアレイを動作することを意図する、イメージセンサアレイにおける、全く同一の列のいくつかの連続的な画素を示す。ｊ段目（ｊ＝１〜Ｎ）のそれぞれの行は、行方向に垂直な方向のアレイに対するイメージの同期スキャン中に、全く同一のイメージ行を連続的に読み出す。さまざまな行の同じｉ段目（ｉ＝１〜Ｐ）の画素の電荷は、全く同一のイメージ点の観測に相当し、これらの電荷は、１行のみがイメージを捉えた場合よりも大きな信号（それぞれの画素行の所与の露光時間に対する）を得るために蓄積され、信号対雑音比を改善する。
【００２９】
本質的には、１列内のｊ段目およびｊ＋１段目の画素ＰｊおよびＰｊ＋１それぞれが示されている。
【００３０】
画素は半導体基板１０で形成され、その上部は低濃度にドープされたエピタキシャル半導体層１２である。この例において、基板は高濃度にドープされたｐ＋＋型であり、エピタキシャル層はｐ型である。エピタキシャル層がｎ型の場合は、今から定義するすべての導電型ならびにフォトダイオードおよびゲートに印加される電位の符号を逆にする必要がある。原理上の基板は、エピタキシャル層と同じ導電型を有するが、反対の導電型であってもよい。
【００３１】
列には、フォトダイオードと電荷転送ゲートが交互に含まれる。フォトダイオードと隣接ゲートからなる群は、すべての画素を同相にするために画素が制御される半画素または逆相にするために隣接する画素が制御される全画素のいずれかを形成すると見なすことができる。以下では、フォトダイオードおよび隣接ゲートは半画素を形成し、センサのすべての画素は同じ制御信号を受信すると見なされる。
【００３２】
したがって、それぞれの画素は、２つのフォトダイオードＰＨ１、ＰＨ２と、フォトダイオードに隣接する２つの電荷転送制御ゲートＧ１、Ｇ２とを備える。図１において、フォトダイオードおよびゲートは、画素ＰｊおよびＰｊ＋１に対してそれぞれ、添え字ｊおよびｊ＋１が割り当てられる。ゲートは、多結晶シリコンゲートであり、薄い絶縁層（酸化ケイ素または窒化物）によってエピタキシャル層１２から絶縁される。フォトダイオードは、積層からなり、ｐ型のエピタキシャル層１２（すべての画素のすべてのフォトダイオードに対する共通の基準層）と、２つの転送ゲート間でエピタキシャル層に拡散されたｎ型の個別の領域１４と、エピタキシャル層よりも高濃度にドープされ、個別の領域１４を覆うｐ＋型の個別の表面領域１６とを備える。照射光によって生成された電子は、ｎ型の領域とｐ型のエピタキシャル層との間のｐ−ｎ接合部で形成される電位井戸内に蓄積することが可能である。
【００３３】
より正確には、ｊ段目の画素は、列方向に並列に、図１において左から右に、以下の要素を備える。
−  第１の転送ゲートＧ１ｊ
−  第１のフォトダイオードＰＨ１ｊ
−  第２の転送ゲートＧ２ｊ
−  第２のフォトダイオードＰＨ２ｊ
画素Ｐｊの第２のフォトダイオードの直後には、次の画素Ｐｊ＋１の第１の転送ゲートが続き、同様に、画素Ｐｊの第１の転送ゲートの直前には、前の画素Ｐｊ−１の第２のフォトダイオードがある。
【００３４】
第１および第２の転送ゲートＧ１およびＧ２すべてに対する制御信号は、これらのゲートに印加される可変電位信号ＰｈｉＧ１およびＰｈｉＧ２である。フォトダイオードＰＨ１およびＰＨ２に対する制御信号は、対応するフォトダイオードのｐ＋型の表面領域１６に印加される可変電位信号ＰｈｉＰ１およびＰｈｉＰ２である。これらの信号は、シーケンス回路（図示せず）によって生成される。フォトダイオードへのこれらの信号の供給を可能にする方法について、以下でさらに理解されよう。
【００３５】
ＴＤＩモードで動作する場合、電荷転送の方向は、印加される電位に依存する。ここでは、左から右への転送のみが検討されるが、本発明によるセンサの構造は、その方向が自由に有利に選択されることを可能にする。アレイの行に対するイメージの動作は、同期化されなければならず、選択された転送方向と一致するものでなければならない。
【００３６】
フォトダイオードのｐ＋型の表面への可変電位の印加により、このフォトダイオードのｎ型の領域とエピタキシャル層との間の接合部の近くに、深さが変化する電位井戸が形成される。図２は、この効果を説明する。この図は、フォトダイオードを形成するｐ＋／ｎ／ｐ／ｐ＋＋型の半導体構造内部（光生成電荷を有さない）の電位プロファイルを示す。ゼロに等しいと見なされる基準電位は、ｐ＋＋型の基板の電位である。図２において下方向きのｘ軸は、ｐ＋型の表面領域から離れてｐ＋＋型の基板へ向かうにつれて、深さが増すことを示す。ｙ軸は、検討される深さでの最大電位Ｖを示す。３つの曲線Ａ、Ｂ、Ｃが示される。曲線Ａは、その表面領域を０ボルトの電圧に設定した場合の電位プロファイルを示す。このプロファイルは、ｎ型の領域とｐ型のエピタキシャル層との間の接合部辺りに正の電位ピーク（電子用の電位井戸）を有する。正の電位がｐ＋型の表面領域に印加される場合（曲線Ｂ）、印加される電位の増加に伴い電位井戸は深くなる。負の電位が表面領域に印加される場合（曲線Ｃ）、印加される電位の低減に伴い電位井戸の深さは低減される。
【００３７】
さらに、転送ゲートの下では、電位障壁が形成され、ゲートに印加される電位の低減に伴いその高さは増加する。ゲートに印加される電位は、フォトダイオードにおける電荷の蓄積が所望されるか、あるいは、フォトダイオードの一方もしくは他方への電荷の転送が所望されるかどうかに基づいて、フォトダイオードにおいて形成される電位井戸のレベルに応じて選択される。
【００３８】
最終的に、全く同一の列のさまざまなフォトダイオードの表面領域１６は、互いに電気的に絶縁され、その結果、異なる電位をもたらし、こうして電荷を転送することができる。これは、リーク電流があってもよいという意味では完全な絶縁である必要はない。絶縁は、特に、ｐ型の共通の基準層から表面領域１６を電気的に分離し、その結果、先行技術において見られた実例のように、この層の電位がｐ＋型の表面領域の電位と等しくならないようにすることにある。この電気的な絶縁または分離は以下のように得られる。
−  全く同一の列の２つのフォトダイオード間では、絶縁は、ゲートの真下に位置する半導体領域の空乏化によって得られ、これらの半導体領域は、低濃度にドープされ、キャリアが空乏化される場合は抵抗性が高くなり、表面領域１６がエピタキシャル層１２に直接接触することを防ぐ。
−  フォトダイオードの真下では、領域１６の絶縁は、ｎ型の領域１４を介して達成される。
−  最終的に、全く同一の行のフォトダイオード間では、全く同一の行のすべての表面領域に同じ電位をもたらすことができるため、いかなる絶縁も必要とされないことが理解されよう。しかし、列間に配置され得る高濃度にドープされた領域を拡散する際、これらの領域をエピタキシャル層に直接接続しないように注意を払う必要がある。この点については、後の記載でより詳しく説明される。
【００３９】
ゲートＧ１およびＧ２の真下に位置する半導体領域は、エピタキシャル層の一部であり、エピタキシャル層と同じようにドープされるか、または、ゲートの真下の導通のために閾値電圧の調整が所望される場合は、やや高濃度にドープされる。しかし、いかなる場合も、ドーピングは、空乏化される際にこれらの領域の抵抗性が非常に高くなるほど十分に弱いものである。最大許容ドーピングは、許容されるリーク電流に依存する。ゲートに印加される電位は、領域１６の深さと少なくとも等しい深さで空乏化が起こるほど十分に低いものである。
【００４０】
本発明は、これらのパラメータを使用して、フォトダイオードにおける電荷の蓄積を制御し、その後、これらの電荷を転送し、全く同一の列のさまざまなフォトダイオードの電荷を加算する。
【００４１】
ある行の画素から次の行の同じ段の画素への転送の完全なサイクルに対する動作は、概して以下の通りである。
−  第１の積分時間の間、第１のフォトダイオードＰＨ１のｐ＋型の領域に印加される電位は、これらのフォトダイオードにおいて光によって生成される電荷が蓄積する電位井戸を形成するのに十分に高い電位である。この高電位は、ゼロに等しいものであってもよい（図２の曲線Ａを参照）。これらの電荷は、このフォトダイオードに既に存在する、その前の電荷転送サイクルから得られた電荷に追加される。同時に、第２のフォトダイオードＰＨ２に印加される電位は、低い電位であり、第２のフォトダイオードにおける電荷の蓄積を防ぐ。さらに、フォトダイオードＰＨ２ｊを同じ画素の第１のフォトダイオードＰＨ１ｊから分離するゲートＧ２ｊの電位は、電荷がこの第２のダイオードから第１のフォトダイオードへ流れ込むことができるほど十分に高い。次の画素のゲートＧ１ｊ＋１の電位は、これに反して、電位障壁を形成するほど十分に低く、電荷が第２のフォトダイオードＰＨ２ｊから次の画素Ｐｊ＋１へ通過することを防ぐ。この結果、フォトダイオードは、サイクルの開始時点で既に存在する電荷に加えて、その画素の２つのフォトダイオードにおいて光によって生成されるすべての電荷を蓄積する。
−  第１の積分時間の終了時には、ゲートおよびフォトダイオードの電位は、すべての電荷をその画素の第１のフォトダイオードからその画素の第２のフォトダイオードへ確実に転送するために変更される。
−  第２の積分時間の間、第１と第２のフォトダイオードの役割を逆にすると、第２のフォトダイオードＰＨ２の電位は、これらのフォトダイオードにおいて光によって生成される電荷が蓄積する電位井戸を形成するのに十分に高い電位である（ここでも同様に０ボルトが十分であり得る）。同時に、第１のフォトダイオードＰＨ１に印加される電位は、低い電位であり、電位井戸の形成を防ぐ。さらに、フォトダイオードＰＨ２ｊを次の画素の第１のフォトダイオードＰＨ１ｊ＋１から分離するゲートＧ１ｊ＋１の電位は、電荷がこの次の第１のフォトダイオードから第２のフォトダイオードＰＨ２ｊへ流れ込むことができるほど十分に高く、その画素のゲートＧ２ｊの電位は、電位障壁を形成するほど十分に低く、電荷が第２のフォトダイオードＰＨ２ｊから第１のフォトダイオードＰＨ１ｊへ通過することを防ぎ、電荷が第１のフォトダイオードＰＨ１ｊから第２のフォトダイオードへ通過することを防ぐ。この結果、画素Ｐｊの第２のフォトダイオードは、それ自体の電荷および次の画素Ｐｊ＋１の第１のフォトダイオードの電荷を蓄積する。
−  第２の積分時間の終了時には、ゲートおよびフォトダイオードの電位は、すべての電荷を第２のフォトダイオードＰＨ２ｊから次の画素の第１のフォトダイオードＰＨ１ｊ＋１へ確実に転送するために変更される。したがって、このフォトダイオードＰＨ１ｊ＋１は、この時点で、３つの構成要素、すなわち、第１の積分時間の前にフォトダイオードＰＨ１ｊによって前もって蓄積された電荷と、第１の積分時間の間にダイオードＰＨ１ｊおよびＰＨ２ｊによって蓄積された電荷と、第２の積分時間の間にフォトダイオードＰＨ２ｊおよびＰＨ１ｊ＋１によって蓄積された電荷との合計である電荷を受け取る。
【００４２】
次いで、２回の電荷積分および２回の電荷転送の新しいサイクルを再開することができる。サイクルは、Ｎ段目の最終の画素において積分した後、イメージ行の停止がアレイによって観測されると終了する。全く同一のイメージ行のＮ個の読取値によってそれぞれの列に蓄積された電荷は、Ｎ番目のサイクルの第２の積分時間の終了時に、第２のフォトダイオードにおいて利用可能であり、読み出すことができる。
【００４３】
図３は、本発明による画素構造の真下を概略的に示し、ゲートおよびフォトダイオードの表面領域に印加される電位の関数としてのエピタキシャル層１２における電位の図を示す。電位井戸およびその側面に位置する障壁を示すため、最も低い負の電位は上部に、より高い正の電位は底部に示す。
【００４４】
第１の積分段階中（上側の図）は、第１のフォトダイオードに印加される電位ＰｈｉＰ１は、ゼロ電位であり、深い電位井戸を形成する。第２のフォトダイオードに印加される電位ＰｈｉＰ２は、負の電位（ここでは−１．２ボルト）であり、半導体において、第１のフォトダイオードの真下に存在する電位井戸の底部よりも明確に低い電位を生成する。２つの転送ゲートＧ１ｊおよびＧ２ｊには、低い電位ＰｈｉＧ１およびＰｈｉＧ２がもたらされ、第１のフォトダイオードの真下に存在する電位井戸を封鎖する電位障壁を形成する。これらの障壁の高さは異なる。ゲートＧ１ｊの真下では、障壁は、第２のフォトダイオード（第２のフォトダイオードによって生成される電荷を保持）の真下にＰｈｉＰ２によって生成された電位よりもわずかに高い。ゲートＧ２ｊの真下では、障壁は、これに反して、この電位よりも低い。したがって、第２のフォトダイオードにおいて光によって生成された電子は、蓄積することも次の画素へ転送することもできず、したがって、第１のフォトダイオードへ転送することのみ可能である。この例では、この結果を得るため、０ボルトの電位が第１の転送ゲートＧ１に印加され、０．５ボルトの正の電位が第２の転送ゲートＧ２に印加される。しかし、印加される電位はさまざまな半導体もしくは絶縁層の深さおよびドーピングレベルに依存することを理解されたい。
【００４５】
この第１の積分時間の終了時には、電位は、２つの工程で電荷を転送するために以下の方法で変更される。第１の転送工程では、第２のフォトダイオードのｐ＋型の表面領域には、ゼロ電位がもたらされ（ＰｈｉＰ２＝０）、半導体における電位を低くし（図３の上から２番目の図）、この位置に（空の）電位井戸を形成する。第２の工程（図３の３番目の図）では、第１のフォトダイオードの真下に依然として存在する電位井戸の底部のレベルは、第１のゲートＧ１の真下の電位と第２のゲートＧ２の真下の電位との間の中間電位まで上昇させる。この例では、第２のフォトダイオードに印加される電位ＰｈｉＰ２は、まず０ボルト（第１の工程）にされ、次いで、第１のフォトダイオードに印加される電位ＰｈｉＰ１は、−１．２ボルト（第２の工程）にされる。第１のフォトダイオードの真下の井戸に前もって保存された電荷は、第２のフォトダイオードの真下の電位井戸にのみ転送することができる。第１のフォトダイオードに蓄積された電荷は第２のフォトダイオードへ完全に転送される。
【００４６】
この第１の積分時間および第１の電荷転送は、ある行から次の行への転送の半サイクルを形成する。第２の半サイクルは、第１の半サイクルと同一であるが、第１および第２のフォトダイオードならびに第１および第２のゲートの役割は逆になる。まず、第２の積分時間（図３の４番目の図）および第２の電荷転送がある。第２の積分時間の間、画素ＰＨ２ｊの第２のフォトダイオードにおいて光によって生成される電荷が、このフォトダイオードにおいて蓄積される一方で、次の画素Ｐｊ＋１の第１のフォトダイオードＰＨ１ｊ＋１において光によって生成される電荷が、画素Ｐｊの第２のフォトダイオードＰＨ２ｊへ転送される。
【００４７】
第２の積分時間の終了時には、第２の電荷転送（図示せず）は、第１の電荷転送と同一であるが、２つのフォトダイオードの役割および２つの転送ゲートの役割は逆に実行される。第２の電荷転送では、現行の画素Ｐｊの第２のフォトダイオードに保存されたすべての電荷を次の画素Ｐｊ＋１の第１のフォトダイオードに転送する。
【００４８】
この第２の転送は、１サイクルの終わりを示す。画素Ｐｊ＋１の第１のフォトダイオードは、この時点で、すべての画素Ｐ１〜Ｐｊによるイメージ点の読み出しの間に蓄積された電荷の合計を含み、画素Ｐｊ＋１による同じイメージ点の読み出しから得られた電荷は、次のサイクルに追加される。
【００４９】
印加される電位の方向により、左から右への電荷の漸進的な転送は可能になるが、積分段階と転送段階中の両方においてゲートＧ１およびＧ２に印加される電位を系統的に逆にすることによって、右から左への電荷の転送も可能になることに留意すべきである。
【００５０】
図３で示される例示的な電位井戸および電位障壁レベルでは、２回の積分の間の、第１の電荷転送の時点での第２のフォトダイオードの真下の電位は、積分の間の電位井戸の底部のレベルと同一であると見なされる。しかし、変形形態として、電位井戸は、転送される電荷を受け取るフォトダイオードの表面領域に、ゼロ電位の代わりに、正の電位を印加することによって、転送の間はわずかに深くすることができる（この転送を加速するため）。
【００５１】
さらに、この場合、この転送を制御するゲートの真下の電位障壁は、第２の電荷転送工程の間、一時的に低くすることもできる（一方、図３の場合では、ゲートＧ２に印加された電位は、第２の積分が開始されるまでそのまま同じである）。
【００５２】
図４は、２回の積分時間および２回の転送のサイクル中にフォトダイオードに印加される制御電位の１つの可能なタイミング図である。この図は、第１の積分時間（ＰｈｉＰ１＝０、ＰｈｉＰ２は負の値、ＰｈｉＧ１＝０、ＰｈｉＧ２は正の値）、第１の転送の第１の工程（ＰｈｉＰ２はゼロまたは正の値さえ通過する）、第１の転送の第２の工程（ＰｈｉＰ１は負の値になり、ＰｈｉＧ２はそのまま同じであり得るか、または、好ましくはＰｈｉＰ２が正の値になった場合のみ増加し得る）、第２の積分時間（ＰｈｉＰ１とＰｈｉＰ２は第１の積分時間とは逆に転換され、ＰｈｉＧ１とＰｈｉＧ２もまた逆に転換される）ならびに第２の転送時間の２つの工程（ＰｈｉＰ１とＰｈｉＰ２は第１の転送時間とは逆に転換され、ＰｈｉＧ１とＰｈｉＧ２もまた逆に転換される）を示す。
【００５３】
図５は、アレイの行に平行な方向の構造の断面図を示し、ｉ−１段目、ｉ段目およびｉ＋１段目の３つの並列した列を見ることができる。全く同一の行のフォトダイオードは絶縁構造によって分離され、その絶縁構造はｐ＋＋型の拡散部２０を備え、その各々はｎ型の領域２２を覆い、その領域はフォトダイオードのｎ型の領域より深くてもよいが、フォトダイオードのｎ型の領域とは隣接したままである。領域２０に割り当てられている用語「ｐ＋＋型」は、これらの領域２０がｐ＋型の表面領域１６より高濃度にドープされていることを意味することを理解されたい。これらの絶縁構造は、以下の２つの役割を果たす。
−  一方では、これらの構造は、電位障壁を形成することによって、異なる列の隣接するフォトダイオードの電位井戸を互いに分離し、ある列の画素の電荷が別の列の隣接する画素の電荷と混ざり合うことを防ぐ。
−  他方では、これらの構造は、フォトダイオードのｐ＋型の表面領域と接触し、これらの表面領域に所望の電位を印加することを可能にする。
【００５４】
領域２０は、領域２２によってエピタキシャル層から完全に絶縁される。実際に、これらの領域がｐ型のエピタキシャル層と接触すれば、全く許容されないリーク電流を生成することなく、異なる電位をさまざまなフォトダイオードのｐ＋型の表面領域に印加することが不可能となる。
【００５５】
その結果、領域２０は、フォトダイオードのｐ＋型の表面領域に直接隣接するが、さらに、領域２０は、フォトダイオードのｎ型の領域によって側面にそって完全に囲まれ、領域２０の下方部分は、ｎ型の領域２２によって囲い込まれている。それらの領域は、ｐ型のエピタキシャル層１２の空乏化されていない部分とは隣接しない（しかし、ゲートの真下のエピタキシャル層１２とは隣接するが、ここでは、この層は空乏化されているため抵抗性が高い）。
【００５６】
全く同一の行の隣接するフォトダイオードすべてには共通の電位ＰｈｉＰ１（第１のフォトダイオードＰＨ１の場合）またはＰｈｉＰ２（第２のフォトダイオードの場合）が印加されるため、行方向に隣接するフォトダイオードの表面領域１６を電気的に絶縁する必要はないことに留意すべきである。
【００５７】
電気接点２４は、ｐ＋＋型の領域２０上に形成される（全く同一の行のｐ＋＋型の領域は、この行のｐ＋型の領域１６を介して電気的に接触しているため、それらの領域すべてに形成する必要はない）。接点２４は、図５の断面の平面内にある必要はないが、便宜上、この図において示されている。
【００５８】
電位ＰｈｉＰ１およびＰｈｉＰ２は、接点２４を介して印加され、その結果、ｐ＋型の表面領域１６上にその領域特有の接点を設ける必要はない。原理上、それらの領域は浅く、したがって、金属接点を受け入れるにはあまり適していない。
【００５９】
フォトダイオードのｐ＋型の表面領域およびｐ＋＋型の絶縁領域２０には同じ電位がもたらされるが、半導体内部の電位プロファイルは、フォトダイオードにおいて、全く同一の行のフォトダイオード間の絶縁構造におけるものと同じではない。保存された電荷が近隣の列のフォトダイオード間を通過することを防ぐ電位障壁を形成する必要がある。これを実現するには、絶縁構造２０、２２およびフォトダイオードにおけるものとは異なる、半導体におけるドーピングプロファイルを作成する必要がある。領域２２における不純物濃度に対する領域２０における不純物濃度の割合が大幅に増加した場合（フォトダイオードの領域１６および１４における濃度の割合と比較して）、領域２２とエピタキシャル層との間の接合部辺りに形成される電位井戸の深さは大幅に低減される。次いで、フォトダイオードの真下に形成された比較的深い電位井戸は、絶縁領域の真下に形成された非常に浅い電位井戸に接する。これは、図５の下部に示されているものなどの電位障壁が、２つの隣接するフォトダイオードの真下に形成された電位井戸を分離する一方で、電位を領域１６に印加する動作は領域２０を介して行われるため、領域２０および１６に印加される電位は同じであることを意味する。実際には、領域２２におけるドーピングは領域１４におけるものと同じであるが、領域２０におけるドーピングは領域１６におけるものより高い（好ましくは、領域２０の深さは領域１６の深さより大きい）。
【００６０】
図６では、異なるドーピングプロファイルを使用してこの電位障壁が得られた理由についてさらに詳細に説明する。
【００６１】
図６は、図２のように描かれているが、２つの異なるドーピングプロファイル、すなわち、フォトダイオードの真下のプロファイル（図６Ａ）および絶縁領域２０の真下のプロファイル（図６Ｂ）に対する、ならびに、ｐ＋型の領域１６および２０に印加された全く同一の電位（ここではゼロ電位）に対する、光生成電荷を有さない半導体内部の電位プロファイルを示す。深さを示すｘ軸は下方向きであり、電位を示すｙ軸は右向きである。所与の深さでは、電荷を有さないフォトダイオードにおける電位は常に、隣接する絶縁領域における電位より高く、その結果、電位井戸は、負の電荷で満たされる一方で、電荷の流入を阻止する電位障壁が側面に位置されたままとすることができる。
【００６２】
図７は、ｉ段目およびｉ＋１段目の２つの近隣の列に属する、全く同一の行Ｌｊまたはｊ段目の２つの隣接する画素の上面図を示す。それぞれのフォトダイオードは、第１の画素に対してはＰＨ１ｉ，ｊおよびＰＨ２ｉ，ｊ、ならびに第２の画素に対してはＰＨ１ｉ＋１，ｊおよびＰＨ２ｉ＋１，ｊで示される。全く同一の行の画素間のｐ＋型の絶縁領域は基準２０で示され、フォトダイオードのｐ＋型の領域に電位ＰｈｉＰ１およびＰｈｉＰ２を印加するため、電気接点２４はこれらの領域上に形成される。接点は、電位ＰｈｉＰ１を第１のフォトダイオードに伝達し、電位ＰｈｉＰ２を第２のフォトダイオードに伝達するアルミニウム線（図示せず）に接続されてもよい。第２のフォトダイオードから第１のフォトダイオードを分離するゲートＧ１およびＧ２は、画素行の全長に沿って延在する。これらのゲートにもまた、複数の場所に分配された接点が設けられ、これらの場所では、接点は、必要な電位ＰｈｉＧ１およびＰｈｉＧ２をこれらのゲートに伝達するアルミニウム導体（図示せず）に接続することができる。
【００６３】
図８は、あるフォトダイオードから別のフォトダイオードへの電荷の転送がより容易に行われるように、フォトダイオードの表面の幾何学的な形状が変更される実施形態を示す。すなわち、２つのフォトダイオード間の転送ゲートの幅を制限するため、隣接するフォトダイオードの方に向いているフォトダイオードの角部を斜めにする。その結果、絶縁領域２０はフレア状になる。
【００６４】
図９は、絶縁領域２０に位置する、アンチブルーミングデバイスが提供される改善法を示す。全く同一のアンチブルーミング構造は、領域２０によって分離される２つの隣接する画素に役立ち得る。構造は、好ましくは、中央のｎ＋型の領域を備え、前記領域は、ドレインを形成し、前記領域に正の供給電位をもたらすことができるドレイン接点で覆われる。このドレインは、側面全体がｐ＋型の領域２０によって囲まれている。絶縁された制御ゲートは、フォトダイオードからドレインに至る空間を覆う。このゲートに印加される電位の調整により、ブルーミング閾値が定義され、それに応じて、フォトダイオードにおいて生成された電荷がドレインに転送され、除去される。アンチブルーミング構造に対して、すべての行を全体的に制御するよりもむしろ、行ごとに（または行の群ごとでさえ）制御することが可能であるが、その理由は、さまざまな行またはさまざまな行の群のアンチブルーミングゲートに異なる電位を印加することが可能なためである。これにより、特に、画像取り込み動作に効果的に使用される電荷蓄積行の数をＮ未満の数値Ｎ’に制限することが可能になる。これを実現するには、使用されることのない第１の行のアンチブルーミングゲートの電位を増加することで十分であり、その結果、これらの行のフォトダイオードにおいて生成された電荷は、フォトダイオードにおいて蓄積される代わりに、アンチブルーミングドレインに系統的に転送され、他の行のみが電荷を蓄積する。
【００６５】
半導体基板１０がｎ＋＋型であり、ｐ型のエピタキシャル層を伴っていた場合、アンチブルーミング手段は異なるものとなる。すなわち、ｎ＋＋型の基板は、横方向のｎ＋型の領域の代わりに、垂直のアンチブルーミングドレインとして使用されることになり、アンチブルーミング閾値は、調整可能なバイアスをエピタキシャル層に印加することによって調整されることになる。
【００６６】
図１０は、画素列の終わりに位置する電荷読み出し段階の可能な構成（列方向の断面図）を示す。その列の最終の画素ＰＮが示され、その後には読み出し段階ＣＬが続く。読み出し段階では、好ましくは、ｎ型の浮遊拡散部４０（フォトダイオードの拡散部と類似しているが、ｐ＋型の表面領域で覆われていない）と、読み出しトランジスタ４２およびドレイン４４からなるリセットトランジスタ（正の基準電位Ｖｒｅｆで）と、ドレイン４４から浮遊拡散部４０を分離する絶縁されたゲート４６とを備える。Ｎ段目の行における最終の電荷積分工程が終了すると、画素ＰＮの第２のフォトダイオードに含まれる電荷は、まるでＮ＋１番目の画素が画素ＰＮの後にあるかのように電位ＰｈｉＧ１によって制御され得る最終ゲート４８を介して浮遊拡散部４０に転送される。
【００６７】
上記では、画素の２つのフォトダイオードが、幾何学、エリアおよび表面領域のドーピングにおいて同一であると見なされたが、これは、強制的なものではない。
【００６８】
本発明によるセンサは、表面照射型でも裏面照射型でもよい。
【図１】
2013528925.tif 000003
【図２】
2013528925.tif 000004
【図３】
2013528925.tif 000005
【図４】
2013528925.tif 000006
【図５】
2013528925.tif 000007
【図６】
2013528925.tif 000008
【図７】
2013528925.tif 000009
【図８】
2013528925.tif 000010
【図９】
2013528925.tif 000011
【図１０】
2013528925.tif 000012
【国際調査報告】
2013528925.tif 000013
2013528925.tif 000014
2013528925.tif 000015
2013528925.tif 000016
2013528925.tif 000017
2013528925.tif 000018