(57)【要約】  本願発明は、半導体（１）と、誘電層（２）と、ミラー（３）と、追加層（４）とを備えたオプトエレクトロニクス素子（１０）に関するものである。ここでの半導体（１）は、電磁ビームを生成するための活性領域（１ｃ）と、電気的なコンタクト形成のためのｎ型コンタクト（１ａ）とｐ型コンタクト（１ｂ）とを有している。また前記誘電層（２）は、前記半導体（１）と前記ミラー（３）との間に配置され、前記追加層（４）は、前記半導体（１）と前記誘電層（２）との間に配置されている。さらに本発明は前記オプトエレクトロニクス素子（１０）の製造方法にも関している。
2013540365.tif 000002
【特許請求の範囲】
【請求項１】
半導体（１）と、誘電層（２）と、ミラー（３）と、追加層（４）とを有するオプトエレクトロニクス素子（１０）であって、
前記半導体（１）は、電磁ビームを生成するための活性領域（１ｃ）と、電気的なコンタクト形成のためのｎ型コンタクト（１ａ）及びｐ型コンタクト（１ｂ）とを有しており、
前記誘電層（２）は、前記半導体（１）と前記ミラー（３）との間に配置され、さらに、前記追加層（４）が前記半導体（１）と前記誘電層（２）との間に配置されていることを特徴とするオプトエレクトロニクス素子。
【請求項２】
前記追加層（４）は、半導体材料をベースにしており、前記追加層（４）のバンドギャップは、前記活性領域（１ｃ）において生成されたビームの基礎吸収が何も生じないように選定され、この場合前記追加層（４）は前記誘電層（２）に隣接しており、前記誘電層（２）は、窒化ケイ素、酸化ケイ素、又は、酸窒化ケイ素を有しているか、または窒化ケイ素、酸化ケイ素、又は、酸窒化ケイ素からなり、前記ミラー（３）は、Ａｇ、Ａｕ、又はＡｇないしＡｕを含む合金を有しているか、またはＡｇ、Ａｕ、又はＡｇないしＡｕを含む合金からなる、請求項１記載のオプトエレクトロニクス素子。
【請求項３】
前記ｐ型コンタクト（１ｂ）は構造化されて形成されている、請求項１または２記載のオプトエレクトロニクス素子。
【請求項４】
前記追加層（４）は、導電性か若しくは絶縁性である、請求項１から３いずれか１項記載のオプトエレクトロニクス素子。
【請求項５】
前記ｐ型コンタクト（１ｂ）の領域において前記追加層（４）が凹部を有している、請求項１から４いずれか１項記載のオプトエレクトロニクス素子。
【請求項６】
前記ｐ型コンタクトと前記ミラー（３）は、一体型に形成されている、請求項１から５いずれか１項記載のオプトエレクトロニクス素子。
【請求項７】
前記ｐ型コンタクトと前記ミラー（３）は、二体型に形成されている、及び／又は、前記ｐ型コンタクト（１ｂ）の領域において、前記誘電層（２）が凹部を有している、請求項１から５いずれか１項記載のオプトエレクトロニクス素子。
【請求項８】
前記ミラー（３）と前記誘電層（４）との間に、ミラー層（８）が設けられ、該ミラー層（８）は前記ｐ型コンタクト（１ｂ）の領域において凹部を有している、請求項１から７いずれか１項記載のオプトエレクトロニクス素子。
【請求項９】
前記ｐ型コンタクト（１ｂ）又は前記ミラー（３）は、前記誘電層（２）、前記追加層（４）、及び／又は、前記ミラー層（８）の凹部によって案内されている、請求項４、７、又は８記載のオプトエレクトロニクス素子。
【請求項１０】
前記半導体（１）は薄膜ＬＥＤである、請求項１から９いずれか１項記載のオプトエレクトロニクス素子。
【請求項１１】
半導体（１）と、誘電層（２）と、ミラー（３）と、追加層（４）とを有するオプトエレクトロニクス素子（１０）を製造するための方法であって、
活性領域（１ｃ）とｎ型コンタクト（１ａ）とを有する半導体（１）を設けるステップと、
前記ｎ型コンタクト（１ａ）とは反対側の半導体（１）の面上に追加層（４）を被着するステップと、
前記追加層（４）中に複数の凹部を形成するステップと、
前記追加層（４）上に誘電層（２）を被着するステップと、
前記追加層（４）の凹部領域における誘電層（２）に複数の凹部を形成するステップと、
前記半導体（１）の前記誘電層（２）と前記追加層（４）の凹部において構造化されたｐ型コンタクト（１ｂ）を被着するステップと、
前記誘電層（２）と前記ｐ型コンタクト（１ｂ）に、ミラー（３）を被着するステップとを有していることを特徴とする方法。
【請求項１２】
前記構造化されたｐ型コンタクト（１ｂ）を、前記誘電層（２）の被着前に、前記半導体（１）の前記追加層（４）の凹部に被着する、請求項１１記載の方法。
【請求項１３】
前記ｐ型コンタクト（１ｂ）とミラー（３）とを一体型に形成して一緒に被着する、請求項１１または１２記載の方法。
【請求項１４】
最初に追加層（４）と誘電層（２）とを被着し、その後で複数の凹部を前記追加層（４）と誘電層（２）に形成する、請求項１１記載の方法。
【請求項１５】
前記ミラー（３）と前記ｐ型コンタクト（１ｂ）の被着前に、ミラー層（８）を前記誘電層（２）に被着し、前記追加層（４）と誘電層（２）の凹部領域における前記ミラー層（８）に、複数の凹部を形成する、請求項１１から１４いずれか１項記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は請求項１の上位概念による半導体とミラーとを備えたオプトエレクトロニクス素子に関している。また本発明は請求項１１の上位概念によるこの種の半導体素子の製造方法にも関している。
【背景技術】
【０００２】
特に薄膜素子として構成された従来のオプトエレクトロニクス素子では、当該素子内で生成された光が薄膜半導体において、所望のように出力されるまで、若しくは不所望な吸収が生じるまで拡幅される。半導体の高い屈折率に基づいて、出射面上での発光毎の出射確率は非常に低いので、光は半導体内部に長く留まり、それに伴って吸収確率が高まる。そのためこの種の構成素子の効率は、とりわけ半導体内部のビーム吸収率に依存している。
【０００３】
この種の半導体素子は、特に、半導体が被着される支持体を有している。光を吸収する支持体の内部に光は届かないため、当該半導体と支持体との間にはミラーが設けられる。しかしながらこの種のミラーは１００％よりも小さい反射性を有しているため、光が発生した場合には、このミラー上で数パーセントの光が吸収される。そのため従来の構成素子において反射率を向上させるためには、ミラーと半導体の間に例えば小さな屈折率と僅かな吸収性しか持っていないＳｉＮからなる層が設けられていた。この場合光の大半の成分は、半導体とＳｉＮ層の境界面において全反射し、それに伴ってミラーには達しない。そのため光のうちの全反射しなかった成分のみがミラーにおいて反射し、それが部分的に吸収されるだけであった。
【０００４】
ＳｉＮ層は電気的に絶縁性となるように構成されているため、半導体内部への給電が可能となるように一時的に開放される。しかしながらこのＳｉＮ層の開放プロセスのもとでは、下方に位置する半導体が領域毎に損なわれてしまうという欠点を生じる。そのため半導体に対する電気的な接触接続が困難なものとなってしまう恐れがある。さらに領域毎に損なわれる可能性のある半導体は、下方に位置する半導体層のための保護機能を持たず、そのため後続する様々なプロセスステップによってマイナスの影響を受けかねない。
【０００５】
例えばＩｎＧａＡｌＰ薄膜半導体の場合では、活性領域を介して、ＧａＡｓ層によって保護されているＡｌＧａＡｓ層が電流分配のために用いられる。このＧａＡｓ層は、低い吸収性を形成するためにできるだけ薄く形成される。ＧａＡｓ層が製造過程において損なわれた場合には、その下方にあるＡｌＧａＡｓ層は製造過程において化学物質にさらされる。そのためこのＡｌＧａＡｓ層は攻撃にさらされ、素子の機能に悪影響が及ぼされかねない。
【０００６】
本発明の課題は、そのような悪影響を回避すると同時に、低減された吸収性とそのことに起因する高い効率とを有するオプトエレクトロニクス素子を提供することである。また本発明のさらなる課題は、製造が容易で低コストなオプトエレクトロニクス素子を提供することである。
【０００７】
前記課題は、請求項１の特徴部分に記載された本発明によるオプトエレクトロニクス素子と、請求項１１の特徴部分に記載された本発明による製造方法とによって解決される。本発明による素子とその製造方法の別の有利な実施例は従属請求項に記載されている。
【０００８】
本発明によるオプトエレクトロニクス素子は、半導体と、誘電層、ミラーと追加層とを有している。前記半導体は電磁ビームを生成するための活性領域を有している。さらに前記半導体は、電気的なコンタクト形成のためのｎ型コンタクトとｐ型コンタクトとを有している。前記誘電層は、前記半導体とミラーの間に配置されている。前記追加層は、前記半導体と誘電層との間に配置されている。
【０００９】
オプトエレクトロニクス素子とは、とりわけ電子的に生成されたエネルギーを放射ビームに変換し得る素子、若しくは放射ビームを電子エネルギーに変換し得る素子である。例えばこのオプトエレクトロニクス素子は、ビーム放射素子である。
【００１０】
半導体と誘電層との間には、特に従来の素子に比べてさらに別の追加層が配設される。この追加層は、吸収性が少ない点で優れている。この追加層は、製造プロセスにおいてとりわけそこで応用される開放プロセスにおいて、半導体が損傷を受けないように、若しくは目立った損傷がほとんど生じないように保護する。その際の追加層の厚さは、半導体の十分な保護が補償されるように構成される。この追加層は、半導体に対して高い選択性を伴って開放され得るように工面される。
【００１１】
このような追加層を持たない従来の構成素子に比べて、本発明による半導体素子は、比較的小さなｐ型コンタクトが利用できる利点が得られる。それによりｐ型コンタクトにおいて比較的僅かな吸収性が得られるようになる。さらに有利には、半導体において何らかの支障を来すことなく、ｐ型コンタクトがミラー特性と良好な接続特性を伴って形成される。
【００１２】
有利には前記追加層は高い耐湿性を有する。それにより、作動中に湿気が下方に存在する半導体内部に侵入してそこで不所望な反応を引き起こすようなリスクが最小化される。
【００１３】
有利には前記追加層の材料は、ｐ型コンタクトにおいて量子化エネルギーが電子の状態と正孔の状態を高めるように選定される。それにより、吸収性のさらなる低減が可能となる。特にそのような基礎吸収はほぼ完全に回避される。
【００１４】
有利な構成例によれば、半導体とｎ型コンタクトとの間にさらなる追加層が設けられる。この種の追加層の利点は、半導体素子のｎ型側にも形成できることである。
【００１５】
半導体は固定側を有し、該固定側を用いて当該半導体が例えば支持体上に配設される。この固定側に対向している側に、前記半導体はビーム出射側を有する。このビーム出射側からは、当該半導体から放射されるビームの大半が出射する。この半導体は例えば面発光型半導体であってもよい。
【００１６】
半導体の活性領域は有利には、ビーム生成のために、ｐｎ接合部、ダブルヘテロ構造、単一量子井戸構造（single quantum well）、または多重量子井戸構造（multi quantum well）を有し得る。なおここでの量子井戸構造の表示には、量子化の次元数に関する意味合いを展開するものではない。それにより前記表示には、とりわけ量子井戸、量子細線、量子ドット、及びこれらの構造の組み合わせを含み得る。
【００１７】
半導体、とりわけ活性領域は、少なくとも１つのＩＩＩ／Ｖ族の半導体材料、例えば
ＩｎxＧａyＡｌ1-x-yＰ，ＩｎxＧａyＡｌ1-x-yＮ，又はＩｎxＧａyＡｌ1-x-yＡｓであって、但し０≦ｘ，ｙ≦１、及びｘ＋ｙ≦１である材料系からなる材料を含み得る。ＩＩＩ／Ｖ族の半導体材料は、紫外線スペクトル領域（ＩｎxＧａyＡｌ1-x-yＮ）から可視スペクトル領域（ＩｎxＧａyＡｌ1-x-yＮ、とりわけ青色〜緑色ビーム、若しくはＩｎxＧａyＡｌ1-x-yＰ、とりわけ黄色〜赤色ビーム）を介して、赤外線スペクトル領域（ＩｎxＧａyＡｌ1-x-yＡｓ）までのビーム生成に特に適している。
【００１８】
この半導体は、ｐ型コンタクトとｎ型コンタクトを用いて電気的にコンタクト形成可能である。例えばこの半導体は、導電性の結合剤、例えば導電性接着剤又は導電性の半田を用いて支持体に固定されていてもよい。この半導体の第２の電気的なコンタクト形成は、半導体のｎ型コンタクトから支持体の導体線路までを接続するボンディングワイヤを用いても可能である。
【００１９】
追加層は有利には、材料としてＩｎＧａＡｌＰ又はＩｎＡｌＰを有し、この場合のアルミニウム含有量は、活性領域から放射されるビームの発光波長のもとでの基礎吸収が生じないように選定される。代替的に前記追加層はＧａＰやインジウムの少ないＩｎＧａＡｌＰを有していてもよい。さらに前記追加層に対する材料として、誘電体、例えばＺｎＯを用いることも可能である。このような誘電性の追加層の利点は屈折率が小さいことである。
【００２０】
誘電層は有利にはＳｉＮ，ＳｉＯ，ＳｉＯＮを有し得る。
【００２１】
ｐ型コンタクトは有利には金属、例えばＡｕ又はＡｇを有する。代替的にこのｐ型コンタクトは導電性の誘電体、例えばＺｎＯ、ＩＴＯまたはこれらの材料の組み合わせを含有していてもよい。
【００２２】
ミラーは有利にはＡｕ若しくはＡｇを有していてもよい。
【００２３】
前記追加層は導電的に構成されていてもよい。とりわけ追加層は導電性の材料を含有し得る。しかしながら前記追加層は必ずしも電気的な特性を有する必要はないので、追加層の材料は電気的な絶縁特性を有していてもよい。
【００２４】
前記半導体は有利にはＬＥＤである。特に有利には、前記半導体は薄膜ＬＥＤである。薄膜ＬＥＤとして本願の枠内では次のようなＬＥＤとみなす。すなわちその製造中に成長基板（この基板上には半導体層列が例えばエピタキシャル成長されている）が剥離さるようなＬＥＤである。
【００２５】
さらに別の構成例によれば、ｐ型コンタクトが構造化されて形成される。それによってこのｐ型コンタクトは半導体の基準面全体に亘って配置されるのではなく、領域毎に半導体上に配置される。
【００２６】
さらに別の構成例によれば、ｐ型コンタクトとミラーが一体型に形成される。このケースでは、ｐ型コンタクトとミラーとが同じ材料からなり、製造過程中に一緒に被着される。その後では当該ｐ型コンタクトとミラーとの間には何も基準面は形成されない。このｐ型コンタクトとミラーは相互に完全に内的に移行している。
【００２７】
代替的に前記ミラーとｐ型コンタクトは二体型に形成されていてもよい。このケースでは前記ミラーとｐ型コンタクトは異なった材料を有していてもよい。特にミラーとｐ型コンタクトとの間に１つの基準面が形成されるケースでは、ミラーの材料とｐ型コンタクトの材料は相互に依存することなく、そこに求められている特性に応じて選択されてもよい。
【００２８】
別の構成例によれば、ｐ型コンタクトの領域において誘電層が凹部を有している。ｐ型コンタクトが構造化されて形成されるならば、誘電層は複数の凹部を有し得る。これらの凹部はｐ型コンタクトの構造にほぼ等しい。この凹部若しくはこれらの凹部によって、とりわけ半導体の電気的なコンタクト形成が可能となる。
【００２９】
別の構成例によれば、ｐ型コンタクトの領域において追加層が凹部を有する。ｐ型コンタクトが構造化されて形成されるならば、この追加層は、それぞれの構造化されたｐ型コンタクトの領域において複数の凹部を有し得る。このケースでは前記誘電層と追加層は、追加層の凹部が直接、誘電層の凹部上に配置されるような複数の凹部を有する。それにより半導体の電気的なコンタクト形成が可能となる。
【００３０】
さらに別の構成例によれば、ミラーと誘電層との間にミラー層が配置される。このミラー層は、ｐ型コンタクトの領域において１つ若しくは複数の凹部を有している。このケースでは、前記誘電層と追加層とミラー層とが、とりわけ同じ領域においてそれぞれ上下に配置された複数の凹部を有する。前記ミラー層は有利には金属若しくは金属合金を有するか、それらからなる。付加的に前記ミラー層は、光学的に屈折率の小さい材料、例えば二酸化ケイ素、窒化ケイ素からなる層を、金属層の半導体に対向する側に有している。
【００３１】
別の構成例によれば、ｐ型コンタクトまたはミラーは、誘電層、追加層、及び／又は、ミラー層の凹部によって案内されている。ｐ型コンタクトとミラーは、導電性の材料から形成されているので、半導体に対する直接的な電気的コンタクト形成が可能になる。この電気的なコンタクト形成は、様々な層の凹部によって案内される。
【００３２】
別の有利な構成例によれば、前記誘電層と追加層とが、相互に異なる材料から成形されている。とりわけこの誘電層と追加層は、材料クラスが異なっている材料からなっている。例えば誘電層はケイ素を含有する層であってもよい。また追加層は、例えば、ＩｎxＧａyＡｌ1-x-yＰ，ＩｎxＧａyＡｌ1-x-yＮ，又はＩｎxＧａyＡｌ1-x-yＡｓであって、但し０≦ｘ，ｙ≦１、及びｘ＋ｙ≦１である半導体材料からなっていてもよい。これらの半導体材料は、前記半導体の材料とは異なったものであってもよい。とりわけ前記追加層はＺｎＯのような金属酸化物から成形されたものであってもよい。前記誘電層は、これとは異なる金属酸化物、半導体酸化物、金属窒化物、半導体窒化物から成形されていてもよい。
【００３３】
半導体と、誘電層と、ミラーと、追加層とを有するオプトエレクトロニクス素子を製造するための本発明による方法においては、以下のステップが実施される。すなわち、
活性領域とｎ型コンタクトとを有する半導体を設けるステップと、
前記ｎ型コンタクトとは反対側の半導体上に追加層を被着するステップと、
前記追加層中に複数の凹部を形成するステップと、
前記追加層上に誘電層を被着するステップと、
前記追加層の凹部領域における誘電層に複数の凹部を形成するステップと、
前記誘電層と前記追加層の凹部における半導体に、構造化されたｐ型コンタクトを被着するステップと、
前記誘電層と前記ｐ型コンタクトに、ミラーを被着するステップである。
【００３４】
本発明による方法の別の有利な実施例は、前述してきた本発明によるオプトエレクトロニクス素子の有利な構成例に対応して行われ得る。
【００３５】
本発明の方法によって得られる利点は、ミラー作用するｐ型コンタクトが、誘電層の凹部構造による良好な接続性を伴って構成される点である。これにより半導体は阻害されずに、半導体材料内の悪影響を受けることなく上記利点を伴って構成されるようになる。個々の層の構造化は、有利には種々のフォトレジスト等によって実施されてもよい。また有利には、個々の層の構造化は、同じフォトレジストによって実施されてもよい。その際には、誘電層の凹部構造がｐ型コンタクトの構造を定める。この種の方法によれば有利には、簡単な製造プロセスと、反射性の良好なｐ型コンタクトとの組み合わせが可能になる。
【００３６】
さらに有利には、種々異なる材料が、前記ミラー及びｐ型コンタクトとして選定されてもよい。なぜなら、ミラー材料は、誘電層に凹部を形成する前に被着して構造化することが可能だからである。このケースではミラー材料の構造化が、誘電層の凹部形成に用いるフォトレジストと同じフォトレジストを用いて、同じレジスト構造で実施することが可能である。
【００３７】
本発明によるさらなる利点は、従来方式で製造される素子に比べて、フォトレジストの数度の利用に基づいて所要のプロセスステップの数が少なくなる点にある。それにより、半導体は少ないプロセスステップにしかさらされなくなる。それによりｐ型側にて半導体に接する半導体層はより薄くすることが選定でき、これによって有利に低減された吸収性が得られるようになる。
【００３８】
さらに個々の層、とりわけ追加層と、場合によってはさらなる別の層、例えば誘電層ないしミラー層が、エピタキシャルな成膜等によって半導体上に直接被着される。これによってその製造の直後に半導体が被着された層によって保護されるようになる。このことはとりわけ場合によって必要となる素子の長期保管にも役立つ。
【００３９】
別の有利な実施例によれば、最初に追加層と誘電層が被着され、その後で複数の凹部が前記追加層と誘電層に形成される。このケースでは、誘電層と追加層の凹部が共通の方法ステップにおいて一緒に形成され、それによって、有利にはこれらの凹部の形成に対して１つのフォトレジストしか必要なくなる。
【００４０】
さらに別の有利な実施例によれば、ｐ型コンタクトとミラーとが一体型に形成され、一緒に被着される。このケースでは、ミラーとｐ型コンタクトとが同じ材料を有し、さらに共通の方法ステップにおいて被着されるので、方法ステップの数が従来方式のものに比べて少なくて済む。
【００４１】
有利な実施例によれば、ミラーとｐ型コンタクトの被着の前に、ミラー層が誘電層の上に被着され、追加層と誘電層の凹部領域において複数の凹部が形成される。このケースでは半導体の一方の側において、一部反射性を備えた複数の層、とりわけ追加層、誘電層、ミラー層、並びにミラー等が配置され、これによって、半導体の当該の側における吸収度が低減される。それにより、有利には素子の効率が高められる。
【００４２】
さらに別の実施例によれば、半導体への誘電層の被着前に、構造化されたｐ型コンタクトが、追加層の複数の凹部に被着される。引き続きさらなる別の層、例えば誘電層、ミラー層、及び／又は、ミラーが被着される。
【００４３】
本発明による素子並びにその製造方法のさらに別の特徴、利点、構成例等は以下の明細書で図１乃至８に基づいて詳細に説明する。
【図面の簡単な説明】
【００４４】
【図１】本発明による素子の実施例の概略的な断面図
【図２】Ａ乃至Ｆは、製造方法における本発明による素子の各実施例の概略的な断面図をそれぞれ示した図
【図３】Ａ乃至Ｉは、製造方法における本発明による素子の各実施例の概略的な断面図をそれぞれ示した図
【図４】Ａ乃至Ｊは、製造方法における本発明による素子の各実施例の概略的な断面図をそれぞれ示した図
【図５】従来技術による素子の実施例の概略的断面図
【図６】Ａ乃至Ｆは、従来技術による製造方法における素子の各実施例の概略的な断面図をそれぞれ示した図
【図７】従来技術による素子の実施例の概略的断面図
【図８】Ａ乃至Ｆは、従来技術による製造方法における素子の各実施例の概略的な断面図をそれぞれ示した図
【００４５】
前記各図中において同じ構成要素又は同じ機能を備えた構成要素には同じ符号が付されている。なお図示の構成要素並びにそれらの相互間のサイズ比は、必ずしも縮尺通りのものではないことを先に述べておく。
【００４６】
実施例
図５には、従来技術による素子の実施例の断面図が示されている。この素子１０は、半導体１を有しており、この半導体は活性領域１ｃを含んでいる。この活性領域１ｃは、作動中に電磁ビームを生成するのに適したものである。さらに前記半導体１は、ビーム出射側を有しており、該ビーム出射側からは、当該半導体１の作動中に前記活性領域において生成されたビームの大半が出射する。前記半導体１はこのビーム出射側に対向する側に固定側を有しており、この固定側によって前記半導体１は例えば支持体５に被着される。この支持体５に向いた側の半導体１には、ＧａＡｓ接合層１ｄが配置されており、この接合層が当該半導体１を支持体５方向で接合している。
【００４７】
ビーム出射側にはｎ型コンタクト１ａが領域毎に配置されており、このｎ型コンタクト１ａは半導体１との電気的なコンタクト形成のために用いられる。半導体１は、さらにパッシベーション層６によって取り囲まれており、このパッシベーション層６は、周辺環境からの悪影響、例えば湿気や機械的な作用から当該半導体１を保護している。
【００４８】
前記支持体５と半導体１の間には、ミラー３が配置されている。このミラー３の上には誘電層２が設けられている。この誘電層２は領域毎に開口部を有しており、この開口部内にｐ型コンタクトがもたらされる。このｐ型コンタクトは構造化されて形成される。
【００４９】
しかしながら半導体の電気的なコンタクト形成のための誘電層の開口部を製造するプロセスにおいては、半導体、特に下方にある半導体層が不所望な障害を被る可能性がある。この種の障害を半導体が被ると、半導体への電気的なコンタクト形成が困難となり、開口部領域における半導体の保護機能も低下する。これによって半導体層が製造プロセス中に損なわれる危険性があり、素子の機能、とりわけその効率に多大な影響を生じる可能性がある。
【００５０】
図６Ａ乃至図６Ｆには、図５に示されているような実施例と同じような従来技術による素子の製造ステップが示されている。図６Ａには半導体１、とりわけＧａＡｓ接合層１ｄを支持体側に持つ半導体が示されている。方法ステップ６ＢではこのＧａＡｓ接合層に誘電層２が成膜されている。これに続いて前記誘電層２にはフォトレジスト７が、図６Ｃに示されているように領域毎に凹部を伴って被着される。引き続きこのフォトレジスト７を用いて誘電層２が領域毎に開口処理される。とりわけ誘電層２内には図６Ｄに示されているように凹部が形成される。しかしながらフォトレジスト７を用いた誘電層の開口処理中には、半導体１が不所望に損傷する恐れがあり、ここでは、損傷箇所１ｅが発生している。この種の損傷箇所１ｅは、実質的に、製造プロセス中に半導体層の不所望な損傷に結びつく。それにより、当該素子の機能と効率が損なわれてしまう。方法ステップ６Ｅでは、前記フォトレジスト７が除去される。続いて方法ステップ６Ｆでは、ｐ型コンタクト１ｂとミラー３とが誘電層２と半導体ｑ１に被着される。
【００５１】
図７には従来の素子のさらに別の実施例が示されている。図５に示されている素子の実施例と異なっている点は、ｐ型コンタクト１ｂとミラー３とが一体型に形成されていない点である。とりわけここではｐ型コンタクト１ｂがミラー３に対して特別な層として形成されている。それにより、ミラー３とｐ型コンタクト１ｂに対して必ずしも同じ材料を用いる必要はなくなったので、ミラー３の材料とｐ型コンタクト１ｂの材料はそれぞれの層の所要の特性に合わせることが可能である。
【００５２】
図８Ａ乃至図８Ｆは、図７の実施例による従来方式の素子を製造するための方法ステップが示されている。図８Ａではｐ型コンタクト１ｂが半導体１に被着される。このｐ型コンタクトは構造化されて被着される。これについてはフォトレジストが適用される（図示せず）。図８Ｂでは、引き続き誘電層２がｐ型コンタクト１ｂと半導体１に成膜される。続いてこの誘電層２は、ｐ型コンタクト１ｂ上でさらなるフォトレジスト７を用いて開口処理される。とりわけｐ型コンタクト上では図８Ｃや図８Ｄに示されているように、凹部が誘電層２内に形成される。ｐ型コンタクト１ｂは、既に誘電層２の凹部と半導体１との間に配置されているので、半導体１は有利には損傷や支障を受ける前に保護される。それにより半導体１の下方に存在する層は、保護される。しかしながらこの方法における欠点は、ｐ型コンタクト１ｂと誘電層２を構造化するのに、２つの別個のフォト技術が必要となることであり、それによって製造プロセスが複雑となり、また製造コストもかさんでしまう。その上さらに前記２つのフォト技術は相互に任意に調整ができるものではない。そのためｐ型コンタクト１ｂのサイズが最小サイズに限定されてしまう。また半導体１のＧａＡｓ接合層１ｄも次のように選定されなければならない。すなわち、この処理に通常用いられる多数の方法ステップが、下方に存在する層の十分に安全な保護機能を提供するのに十分な水準を維持し得るように選定されなければならない。しかしながらＧａＡｓ接合層１ｄの長波的な吸収エッジと低いバンドエッジのために、活性領域１ｃによって生成された多くのビームが当該の層において不所望に多く吸収され、このことは、当該素子の効率を損なわせる。
【００５３】
誘電層２内の凹部の形成に続いて図８のＥに示されているようにフォトレジストが除去される。続いて図８Ｆに示されているように、ミラー３が誘電層２とｐ型コンタクト１ｂに被着される。
【００５４】
図１には、本発明による半導体素子の実施例が描写されている。この半導体素子１０は、半導体１を有しており、この半導体１は活性領域１ｃを含んでいる。この活性領域は、とりわけ作動中に電磁ビームを生成するのに適している。例えば半導体１はＬＥＤである。有利にはこの半導体１は薄膜ＬＥＤであってもよい。前記半導体１は有利には窒化物化合物半導体、又はリン化物化合物半導体、又は砒化物化合物半導体をベースにしている。
【００５５】
半導体１は支持体５に配置されている。支持体５に対向している半導体１の側は、ＧａＡｓ接合層１ｄである。
【００５６】
半導体１はビーム出射側を有しており、該ビーム出射側からは半導体１の作動中に生成されたビームの大半が出射する。半導体１のビーム出射側にはｎ型コンタクト１ａが領域毎に配置されており、このｎ型コンタクト１ａは半導体１の電気的なコンタクト形成に用いられる。とりわけｎ型コンタクト１ａと、支持体５の電気的な導体路との間の電気的なコンタクト形成は、ボンディングワイヤを用いて行われている（図示せず）。
【００５７】
半導体１は周辺環境の外的影響からの保護のために、パッシベーション層６によって取り囲まれている。このパッシベーション層６は、例えば周辺からの湿気や機械的な作用から特に半導体１を保護している。
【００５８】
支持体５と半導体１との間には誘電層２が設けられている。誘電層２と支持体５の間にはミラー３が設けられている。このミラー３は、活性領域で生成されたビームを、ビーム出射側の方向へ反射している。これにより、当該素子の放射効率が有利に高められる。半導体１と誘電層２との間には追加層４が設けられている。
【００５９】
この追加層４と誘電層２は領域毎に凹部を有している。とりわけ追加層４と誘電層２は、半導体１のｐ型コンタクト領域１ｂにおいてそれぞれ１つの凹部を有している。
【００６０】
半導体１のｐ型コンタクト１ｂは構造化されて形成される。とりわけｐ型コンタクト１ｂは、領域毎にのみ半導体１上に形成される。
【００６１】
図１の実施例によれば、ｐ型コンタクト１ｂとミラー３は、層３０として一体型に形成されている。このケースではミラー３の材料とｐ型コンタクト１ｂの材料が同一である。従ってミラー３とｐ型コンタクト１ｂとの間の境界面は形成されない。
【００６２】
誘電層２と追加層４の凹部に基づいて、ｐ型コンタクト１ｂとミラー３とを用いて半導体１の電気的なコンタクト形成が可能となる。とりわけ、支持体５は導電的に形成されていてもよい。それにより支持体５、ミラー３、ｐ型コンタクト１ｂを介した半導体１の電気的なコンタクト形成が行われる。別の側では、ｎ型コンタクト１ａとボンディングワイヤとを介した電気的なコンタクト形成が行われる。
【００６３】
前記追加層の材料は、例えばＩｎＧａＡｌＰ又はＩｎＡｌＰである。この場合のアルミニウム含有量は、半導体１の発光波長のもとで基礎吸収が何も生じないように選定される。代替的に前記追加層４の材料は、電気的な機能を何も有していなくてもよい。その場合には、ＧａＰ又はインジウムの少ないＩｎＧａＡｌＰなどが追加層の材料として使用可能である。追加層４の材料として、代替的に誘電体、例えばＺｎＯが可能であり、これはとりわけ、その小さな屈折率の点で有利である。追加層４は必ずしも半導体１内部の電流分布のために用いる必要はないので、前記追加層４はドープされていないＺｎＯを含んでいてもよい。
【００６４】
誘電層２は材料として例えばＳｉＮ、ＳｉＯ又はＳｉＯＮを有し得る。ｐ型コンタクトに対しては、例えば材料としてＡｕ，Ａｇ若しくは導電性の誘電体、例えばＺｎＯ、ＩＴＯ又はこれらの材料の組み合わせが用いられる。
【００６５】
前記追加層４によれば、有利には量子化エネルギーが高められる。これによりｐ型コンタクトの吸収エッジも高まる。それにより当該素子内部の吸収が低減され、これによって有利には放射効率もさらに向上する。
【００６６】
図２Ａ乃至図２Ｆには例えば図１の実施例に示されている本発明による半導体素子の製造のための方法ステップが示されている。図２Ａでは、半導体１に、とりわけ半導体１のＧａＡｓ接合層１ｄに、追加層４が被着される。この追加層４の材料の厚さと組成は、後続の開放プロセスにおいて半導体１、特にＧａＡｓ接合層が十分に保護されるように選定される。さらに前記追加層４の材料は、半導体１に対して選択性の高い構造化が可能となるように選定される。追加層４の被着は有利には、半導体１の製造と同じエピタキシープロセスにおいて行われる。
【００６７】
それに続いて図２Ｂに示されているような方法ステップでは、前記追加層４に誘電層２が成膜される。続いて図２Ｃに示されているように、フォトレジスト７が誘電層２に被着される。この場合の誘電層７は、凹部を有している。続いてフォトレジスト７を用いることによって前記誘電層２が構造化され、特に開口処理される。この誘電層２の構造化プロセスの間に、半導体１、特にＧａＡｓ接合層１ｄは、追加層２を用いて保護される。それにより、有利にはＧａＡｓ接合層１ｄ内部の損傷ないし被害箇所の発生が回避され得る。続いて図２Ｄに示されているように、フォトレジスト７が除去される。
【００６８】
構造化された誘電層２は、有利には追加層４の開口部作成の際のマスキングとして用いられる。とりわけ追加層４は、誘電層２の凹部領域において開口処理される。それにより半導体１のＧａＡｓ接続層１ｄは、図２Ｅに示されているように露出される。ここでは、前記誘電層２が、追加相４の開口部のもとでアンダーエッチング可能になる。換言すれば、前記誘電層２は、横方向において追加層４から突出し得る。
【００６９】
引き続き図２Ｆに示されているように、前記誘電層２と追加層４の凹部内でｐ型コンタクト１ｂが形成される。とりわけ前記誘電層２と追加層４の凹部内では、半導体１に対して電流供給が可能になる。本発明の当該実施例、すなわち、ｐ型コンタクト１ｂとミラーとが一体化された層３０として形成される実施例によれば、図２Ｆの方法ステップにおいて同時にミラーが形成される。このミラーは実質的にビーム出射側方向への反射性向上のために用いられる。それにより、当該素子のビーム発光効率が有利に向上する。このミラーは本願実施例によればその材料として、Ａｕ、Ａｇ、又は導電性の誘電体、例えばＺｎＯ、ＩＴＯ、またはこれらの材料の組み合わせを有し得る。
【００７０】
図３Ａ乃至図３Ｆには、本発明による素子のさらに別の実施例の製造方法ステップが示されている。図１に示されている実施例との違いは、ここで製造される素子が、ミラー３とｐ型コンタクト１ｂとの間に形成された層３０と、誘電層２との間に形成されるように製造されたさらなるミラー層８を有している点である。この付加的なミラー層８によって、当該素子内で、ビーム出射側方向への反射性がさらに高まる。これにより当該素子内での吸収率が低減し、それによって有利にはビーム放射効率がさらに向上する。
【００７１】
図３Ａでは図２Ａの実施例に相応するように追加層４が半導体１に被着される。続いて方法ステップ３Ｂでは、方法ステップ２Ｂに相応して誘電層２が追加層４に成膜される。
【００７２】
次の方法ステップ３Ｃは、前記図２Ａ乃至Ｆの製造方法に比べて付加的な方法ステップである。この方法ステップ３Ｃでは、ミラー層８が誘電層２の全面に被着される。続いてフォトレジスト７が当該のミラー層８に被着される（図３Ｄ参照）、この場合フォトレジスト７は、図２の製造方法において用いられたフォトレジスト７に相応して凹部を有している。
【００７３】
続いて図３Ｅでは、前記ミラー層８が、フォトレジスト７の凹部領域において開口され、それによって当該ミラー層８がこの領域内で凹部を有するようになる。続いて方法ステップ３Ｆでは、誘電層２が、図２Ｄの実施例の方法ステップに相当して開口処理される。それに伴って当該ミラー層８と誘電層２は、同じ領域内に凹部を有するようになる。その際フォトレジスト７は、誘電層２とミラー層８の凹部形成のために用いられる。そのため唯一のフォトレジスト７がこのために利用される。
【００７４】
続いて図３Ｇでは、フォトレジスト７が除去される。引き続き図３Ｈに示されているように、追加層４が誘電層２とミラー層８との間の凹部領域内で開口処理される。その際誘電層２は追加層４の開口処理に対するマスキングとして用いられる。それによりＧａＡｓ接合層１ｄが領域毎に材料から露出する。これにより前記ミラー層８、誘電層２、及び追加層４の凹部を通して半導体１との電気的なコンタクト形成が可能となる。
【００７５】
図３Ｉに示されているように、引き続きｐ型コンタクト１ｂが前記ミラー層８、誘電層２、及び追加層４の凹部内に形成される。同じ方法ステップにおいてミラーも形成される。とりわけこのｐ型コンタクトとミラーは、共通の層３０として１つの方法ステップの中で被着され得る。図３の実施例ではミラーとｐ型コンタクトとが一体型に形成されている。
【００７６】
前記ミラー層８はその材料として有利には良好な反射性を備えたミラー材料、例えばＡｕ若しくはＡｇを有している。
【００７７】
その他については図３の実施例は図２の実施例と同じである。
【００７８】
図４Ａ乃至図４Ｉには、さらなる半導体素子の実施例の方法ステップが示されている。方法ステップ４Ａは方法ステップ２Ａに相応しており、そこでは追加層４が半導体１、特にＧａＡｓ接合層１ｄに被着される。続いて方法ステップ４Ｂでは、フォトレジスト７が追加層４に被着され、これは凹部を有している。続いて図４Ｃに示されているように、前記追加層４がフォトレジスト７を用いて領域毎に開口処理される。それにより、半導体１のＧａＡｓ接合層１ｄは、追加層４の材料から露出するように形成される。
【００７９】
続いて図４Ｄに示されているように、ｐ型コンタクト１ｂが被着される。このｐ型コンタクト１ｂは、この場合フォトレジスト７に対して、半導体１のＧａＡｓ接合層１ｄの凹部内に成膜される。それによりこのｐ型コンタクト１ｂは、追加層４の凹部内に配置され、その際ｐ型コンタクト１ｂは、半導体１のＧａＡｓ接合層１ｄと直接コンタクトを形成するようになる。
【００８０】
続いて図４Ｅに示されているように、前記フォトレジストとその上に配置されたｐ型コンタクトとが除去される。引き続き図４Ｆに示されているように誘電層２が、追加層４と、該追加層４の凹部内に配置されたｐ型コンタクト１ｂに被着される。この誘電層２は、図４Ｇ及び図４Ｈに示されているように、さらなるフォトレジスト９を用いて領域毎に開口処理される。とりわけ前記誘電層２はｐ型コンタクト１ｂの領域において開口処理される。それにより当該誘電層２はｐ型コンタクト１ｂの領域において領域毎に凹部を有するようになる。そのため、半導体との電気的なコンタクトは、ｐ型コンタクト１ｂ上の誘電層２の凹部を通して行われる。前記ｐ型コンタクト１ｂは特に前記誘電層２の開口処理後は、当該誘電層２材料から開放されて露出するようになる。
【００８１】
図４Ｉに示されているように、引き続きミラー３が前記誘電層２とｐ型コンタクト１ｂの上に直接被着される。その際当該ミラー３の材料は、前記誘電層２の凹部内で当該誘電層２に被着される。それにより、前記半導体１との電気的なコンタクト形成が、当該のミラー３とｐ型コンタクト１ｂとを介して行えるようになる。
【００８２】
図４Ａ乃至図４Ｉの方法ステップによる製造方法を用いて製造された本発明による素子では、ｐ型コンタクト１ｂとミラー３が異なる材料を有しているため、有利には、それぞれの材料が、各層の所望の要求に整合可能になる。
【００８３】
本発明は、図面に基づいて説明してきた前記実施例に限定されるものではなく、それどころかあらゆる新規な特徴並びにこれらの新規な特徴のあらゆる組み合わせも含んでいる。とりわけこれらの組み合わせには、たとえその組み合わせ自体が特許請求の範囲や実施例に明示的に示されていなかったとしても、当該特許請求の範囲に記載された特徴のあらゆる組み合わせが含まれる。
【００８４】
最後にこの出願は、独国特許出願第１０  ２０１０  ０４９  １８６．１号明細書の優先権を主張しており、これによってその開示内容に遡及するものであることを述べておく。
【図１】
2013540365.tif 000003
【図２Ａ】
2013540365.tif 000004
【図２Ｂ】
2013540365.tif 000005
【図２Ｃ】
2013540365.tif 000006
【図２Ｄ】
2013540365.tif 000007
【図２Ｅ】
2013540365.tif 000008
【図２Ｆ】
2013540365.tif 000009
【図３Ａ】
2013540365.tif 000010
【図３Ｂ】
2013540365.tif 000011
【図３Ｃ】
2013540365.tif 000012
【図３Ｄ】
2013540365.tif 000013
【図３Ｅ】
2013540365.tif 000014
【図３Ｆ】
2013540365.tif 000015
【図３Ｇ】
2013540365.tif 000016
【図３Ｈ】
2013540365.tif 000017
【図３Ｉ】
2013540365.tif 000018
【図４Ａ】
2013540365.tif 000019
【図４Ｂ】
2013540365.tif 000020
【図４Ｃ】
2013540365.tif 000021
【図４Ｄ】
2013540365.tif 000022
【図４Ｅ】
2013540365.tif 000023
【図４Ｆ】
2013540365.tif 000024
【図４Ｇ】
2013540365.tif 000025
【図４Ｈ】
2013540365.tif 000026
【図４Ｉ】
2013540365.tif 000027
【図５】
2013540365.tif 000028
【図６】
2013540365.tif 000029
【図７】
2013540365.tif 000030
【図８】
2013540365.tif 000031
【手続補正書】
【提出日】平成25年6月24日(2013.6.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体（１）と、誘電層（２）と、ミラー（３）と、追加層（４）とを有するオプトエレクトロニクス素子（１０）であって、
前記半導体（１）は、電磁ビームを生成するための活性領域（１ｃ）と、電気的なコンタクト形成のためのｎ型コンタクト（１ａ）及びｐ型コンタクト（１ｂ）とを有しており、
前記誘電層（２）は、前記半導体（１）と前記ミラー（３）との間に配置され、さらに、前記追加層（４）が前記半導体（１）と前記誘電層（２）との間に配置されており、さらに、
前記ｐ型コンタクト（１ｂ）の領域において、前記追加層（４）が凹部を有していることを特徴とするオプトエレクトロニクス素子。
【請求項２】
前記追加層（４）は、半導体材料をベースにしており、前記追加層（４）のバンドギャップは、前記活性領域（１ｃ）において生成されたビームの基礎吸収が何も生じないように選定され、この場合前記追加層（４）は前記誘電層（２）に隣接しており、前記誘電層（２）は、窒化ケイ素、酸化ケイ素、又は、酸窒化ケイ素を有しているか、または窒化ケイ素、酸化ケイ素、又は、酸窒化ケイ素からなり、前記ミラー（３）は、Ａｇ、Ａｕ、又はＡｇないしＡｕを含む合金を有しているか、またはＡｇ、Ａｕ、又はＡｇないしＡｕを含む合金からなり、
前記追加層（４）は、ＧａＰ、ＩｎＧａＡｌＰ、又はＩｎＡｌＰを有し、
前記半導体（１）と活性領域（１ｃ）は、ＩｎxＧａyＡｌ1-x-yＰ又はＩｎxＧａyＡｌ1-x-yＡｓを含み、但し０≦ｘ，ｙ≦１、及びｘ＋ｙ≦１であり、
前記半導体（１）は支持体（５）上に配置され、前記半導体（１）の前記支持体（５）に向いた側は、ＧａＡｓ接合層（１ｄ）である、請求項１記載のオプトエレクトロニクス素子。
【請求項３】
前記ｐ型コンタクト（１ｂ）は構造化されて形成されている、請求項１または２記載のオプトエレクトロニクス素子。
【請求項４】
前記追加層（４）は、導電性である、請求項１から３いずれか１項記載のオプトエレクトロニクス素子。
【請求項５】
前記追加層（４）は電気的に絶縁性である、請求項１から３いずれか１項記載のオプトエレクトロニクス素子。
【請求項６】
前記ｐ型コンタクト（１ｂ）と前記ミラー（３）は、一体型に形成されている、請求項１から５いずれか１項記載のオプトエレクトロニクス素子。
【請求項７】
前記ｐ型コンタクトと前記ミラー（３）は、二体型に形成されており、前記ｐ型コンタクト（１ｂ）の領域において、前記誘電層（２）が凹部を有している、請求項１から５いずれか１項記載のオプトエレクトロニクス素子。
【請求項８】
前記ミラー（３）と前記誘電層（４）との間に、ミラー層（８）が設けられ、該ミラー層（８）は前記ｐ型コンタクト（１ｂ）の領域において凹部を有している、請求項１から７いずれか１項記載のオプトエレクトロニクス素子。
【請求項９】
前記ｐ型コンタクト（１ｂ）又は前記ミラー（３）は、前記誘電層（２）、前記追加層（４）、及び／又は、前記ミラー層（８）の凹部によって案内されている、請求項４、７、又は８記載のオプトエレクトロニクス素子。
【請求項１０】
前記半導体（１）は薄膜ＬＥＤであり、そのため半導体（１）の半導体層列がエピタキシャル成長された成長基板が剥離されている、請求項１から９いずれか１項記載のオプトエレクトロニクス素子。
【請求項１１】
半導体（１）と、誘電層（２）と、ミラー（３）と、追加層（４）とを有する、請求項１から１０いずれか１項記載のオプトエレクトロニクス素子（１０）を製造するための方法であって、
活性領域（１ｃ）とｎ型コンタクト（１ａ）とを有する半導体（１）を設けるステップと、
前記ｎ型コンタクト（１ａ）とは反対側の半導体（１）の面上に追加層（４）を被着するステップと、
前記追加層（４）中に複数の凹部を形成するステップと、
前記追加層（４）上に誘電層（２）を被着するステップと、
前記追加層（４）の凹部領域における誘電層（２）に複数の凹部を形成するステップと、
前記半導体（１）の前記誘電層（２）と前記追加層（４）の凹部において構造化されたｐ型コンタクト（１ｂ）を被着するステップと、
前記誘電層（２）と前記ｐ型コンタクト（１ｂ）に、ミラー（３）を被着するステップとを有していることを特徴とする方法。
【請求項１２】
前記構造化されたｐ型コンタクト（１ｂ）を、前記誘電層（２）の被着前に、前記半導体（１）の前記追加層（４）の凹部に被着する、請求項１１記載の方法。
【請求項１３】
前記ｐ型コンタクト（１ｂ）とミラー（３）とを一体型に形成して一緒に被着する、請求項１１または１２記載の方法。
【請求項１４】
最初に追加層（４）と誘電層（２）とを被着し、その後で複数の凹部を前記追加層（４）と誘電層（２）に形成する、請求項１１記載の方法。
【請求項１５】
前記ミラー（３）と前記ｐ型コンタクト（１ｂ）の被着前に、ミラー層（８）を前記誘電層（２）に被着し、前記追加層（４）と誘電層（２）の凹部領域における前記ミラー層（８）に、複数の凹部を形成する、請求項１１から１４いずれか１項記載の方法。
【国際調査報告】
2013540365.tif 000032
2013540365.tif 000033
2013540365.tif 000034
2013540365.tif 000035