(57)【要約】【課題】  高温動作に適した相変化メモリ・セルを提供する。【解決手段】  この相変化メモリ・セルは、最下部電極と、最下部電極から分離された最上部電極と、最下部電極と最上部電極との間に付着し、最下部電極と最上部電極に接触し、その側壁において絶縁材によって取り囲まれている成長優位の相変化材料とを含む。リセット状態では、相変化メモリ・セルは、相変化メモリ・セルのアクティブ・ボリューム内で成長優位の相変化材料の非晶相のみを含む。【選択図】  図２
2013511154.tif 000002
【特許請求の範囲】
【請求項１】
最下部電極と、
前記最下部電極から分離された最上部電極と、
前記最下部電極と前記最上部電極との間に付着し、前記最下部電極と前記最上部電極に接触し、その側壁において絶縁材によって取り囲まれている成長優位の相変化材料とを含む相変化メモリ・セルであって、リセット状態では、前記相変化メモリ・セルが、前記相変化メモリ・セルのアクティブ・ボリューム内で前記成長優位の相変化材料の非晶相のみを含む、相変化メモリ・セル。
【請求項２】
前記相変化メモリ・セルがピラー相変化メモリ・セルである、請求項１記載の相変化メモリ・セル。
【請求項３】
前記成長優位の相変化材料が、Ｇｅ、Ｓｂ、Ｔｅ、Ｉｎ、Ｓｅ、Ｂｉ、Ａｇ、Ｇａ、Ｓｎ、Ｐｂ、Ａｓを含む材料グループのうちの少なくとも２種類の材料を含む合金を含む、請求項１記載の相変化メモリ・セル。
【請求項４】
前記絶縁材が、前記最下部電極、前記最上部電極、および前記成長優位の相変化材料を横から囲む、請求項１記載の相変化メモリ・セル。
【請求項５】
前記絶縁材が窒化シリコンである、請求項４記載の相変化メモリ・セル。
【請求項６】
前記最下部電極および前記最上部電極が窒化チタン（ＴｉＮ）で形成される、請求項４記載の相変化メモリ・セル。
【請求項７】
前記相変化メモリ・セルが、前記最下部電極と前記成長優位の相変化材料と前記最上部電極との間のインターフェース領域を含む電流路を含み、公称リセット条件を上回る所定の値のリセット電流が前記電流路に沿って流れ、前記成長優位の相変化材料がリセット動作後に完全に非晶質化される、請求項１記載の相変化メモリ・セル。
【請求項８】
前記インターフェース領域がガリウム（Ｇａ）原子を含む、請求項１記載の相変化メモリ・セル。
【請求項９】
前記相変化メモリ・セルが１５０℃を上回る温度で動作する、請求項１記載の相変化メモリ・セル。
【請求項１０】
前記成長優位の相変化材料で充填された前記ピラーの直径が５ナノメートル（ｎｍ）〜５００ナノメートル（ｎｍ）の範囲内である、請求項２記載の相変化メモリ・セル。
【請求項１１】
前記ピラーのアスペクト比が０．５〜１０の範囲内である、請求項２記載の相変化メモリ・セル。
【請求項１２】
前記公称リセット条件がＩｒｅｓｅｔであり、高温動作用にプログラミングするために使用される電流が１．１０Ｉｒｅｓｅｔ以上である、請求項７記載の相変化メモリ・セル。
【請求項１３】
相変化メモリ・セルを操作する方法であって、前記方法が、
最下部電極と最上部電極との間に形成され、その側壁において絶縁材によって取り囲まれている成長優位の相変化材料に対し、公称リセット条件を上回る所定の値のリセット電流を供給することを含み、前記相変化メモリ・セル内のアクティブ・ボリュームがリセット状態で前記成長優位の相変化材料の非晶相のみを含む、方法。
【請求項１４】
前記相変化メモリ・セルがピラー相変化メモリ・セルである、請求項１３記載の方法。
【請求項１５】
前記成長優位の相変化材料が、Ｇｅ、Ｓｂ、Ｔｅ、Ｉｎ、Ｓｅ、Ｂｉ、Ａｇ、Ｇａ、Ｓｎ、Ｐｂ、Ａｓを含む材料グループのうちの少なくとも２種類の材料を含む合金を含む、請求項１３記載の方法。
【請求項１６】
前記絶縁材が、前記最下部電極、前記最上部電極、および前記成長優位の相変化材料を横から囲む、請求項１３記載の方法。
【請求項１７】
前記絶縁材が窒化シリコンである、請求項１６記載の方法。
【請求項１８】
前記最下部電極および前記最上部電極が窒化チタン（ＴｉＮ）で形成される、請求項１６記載の方法。
【請求項１９】
前記相変化メモリ・セルが１５０℃を上回る温度で動作する、請求項１３記載の方法。
【請求項２０】
前記成長優位の相変化材料で充填されたピラーの直径が５ナノメートル（ｎｍ）〜５００ナノメートル（ｎｍ）の範囲内である、請求項１４記載の方法。
【請求項２１】
前記ピラーのアスペクト比が０．５〜１０の範囲内である、請求項２０記載の方法。
【請求項２２】
公称リセット条件がＩｒｅｓｅｔであり、高温動作用にプログラミングするために使用される電流が１．１０Ｉｒｅｓｅｔ以上である、請求項１３記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、相変化メモリ・セル（phase changememory cell）に関し、より具体的には、高温動作に適した相変化メモリ・セルに関する。
【背景技術】
【０００２】
相変化材料は、光記憶メディアおよびソリッド・ステート相変化メモリ・デバイスなど、マイクロ電子デバイスで様々に応用することができる。たとえば、相変化ランダム・アクセス・メモリ（ＰＲＡＭ）デバイスは、たとえば、熱処理後の冷却中に結晶状態または非晶質状態に転換する、カルコゲナイド合金などの相変化材料を使用してデータを保管する。相変化材料のそれぞれの状態は異なる抵抗特性を有する。具体的には、結晶状態の相変化材料は低い抵抗を有し、非晶質状態の相変化材料は高い抵抗を有する。結晶状態は典型的に論理レベル「０」を有する「セット状態」と呼ばれ、非晶質状態は典型的に論理レベル「１」を有する「リセット状態」と呼ばれる。相変化材料を通過した電流は、オーム加熱を発生し、相変化材料を溶解させる。相変化材料を溶解して徐々に冷却すると、相変化材料が結晶状態を形成する時間が与えられる。相変化材料を溶解して急激に冷却すると、相変化材料を非晶質状態に急冷する。高い抵抗値は、結晶化による高温で変化する可能性がある。高い結晶化温度を有する材料は高温動作により適している。しかし、いったん急冷すると、結晶化温度は低下し、たとえば、図１に示されているように、成長のための種として作用する結晶層によって非晶質領域が取り囲まれる。
【０００３】
図１は、公称動作条件においてリセット状態で動作するピラー相変化メモリ・セルを示す図である。図１に示されているように、ピラー相変化メモリ・セル１００は、最下部電極（bottom electrode）１０２と、相変化材料で充填されたピラー（pillar）１０４と、最上部電極（top electrode）１０６とを含む。最下部電極１０２は導電接点１０８上に形成される。絶縁材１１０および１１１は、最下部電極１０２、ピラー１０４、最上部電極１０６、および導電接点１０８を取り囲む。図１に示されているように、リセット動作が実行された後、結晶領域１０４ａは残存して非晶質領域１０４ｂを取り囲み、核形成および結晶成長のための種として作用する。したがって、相変化メモリ・セル１００がより高い温度まで引き上げられた場合、メモリ・セル１００内に保管されたデータは、非晶質領域１０４ｂのサイズおよび形状の変化により、喪失または劣化する可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、成長優位（growth-dominated）の相変化材料を含み、高温（すなわち、約１５０℃を上回る温度）で優れたデータ保持品質を得るためにオーバーリセット条件で操作される相変化メモリ・セルを提供する。
【課題を解決するための手段】
【０００５】
本発明の一実施形態により、相変化メモリ・セルが提供される。この相変化メモリ・セルは、最下部電極と、最下部電極から分離された最上部電極と、最下部電極と最上部電極との間に付着し、最下部電極と最上部電極に接触し、その側壁において絶縁材によって取り囲まれている成長優位の相変化材料とを含む。リセット状態では、相変化メモリ・セルは、相変化メモリ・セルのアクティブ・ボリューム（active volume）内で成長優位の相変化材料の非晶相のみを含む。すなわち、本発明の一実施形態により、相変化メモリ・セルのアクティブ・ボリュームは成長優位の相変化材料の多結晶相を含まない。
【０００６】
本発明の他の実施形態により、相変化メモリ・セルを操作するための方法が提供される。この方法は、最下部電極と最上部電極との間に形成され、その側壁において絶縁材によって取り囲まれている成長優位の相変化材料に対し、公称リセット条件を上回る所定の値のリセット電流を供給することを含み、相変化メモリ・セル内のアクティブ・ボリュームはリセット状態で成長優位の相変化材料の非晶相のみを含む。
【０００７】
追加の特徴および利点は本発明の技法により実現される。本発明のその他の実施形態および態様は、本明細書に詳細に記載され、請求された発明の一部と見なされる。これらの利点および特徴とともに本発明をより適切に理解するために、以下の説明および図面を参照されたい。
【０００８】
本発明と見なされる主題は、本明細書の末尾にある特許請求の範囲で詳細に指摘され、明確に請求されている。本発明の上記その他の特徴および利点は、添付図面に併せて採用された以下の詳細の説明から明らかである。
【図面の簡単な説明】
【０００９】
【図１】従来の相変化メモリ・セルを示す図である。
【図２】本発明の諸実施形態内で実現可能な相変化メモリ・セルを示す図である。
【図３】本発明の諸実施形態内で実現可能な相変化メモリ・セルを形成するための形成方法を示す図である。
【図４】本発明の諸実施形態内で実現可能な相変化メモリ・セルを形成するための形成方法を示す図である。
【図５】本発明の諸実施形態内で実現可能な相変化メモリ・セルを形成するための形成方法を示す図である。
【図６】本発明の諸実施形態内で実現可能な相変化メモリ・セルを形成するための形成方法を示す図である。
【図７】本発明の代替諸実施形態内で実現可能な相変化ブリッジ（ＰＣＢ）メモリ・セルを形成するための形成方法を示す図である。
【図８】本発明の代替諸実施形態内で実現可能な相変化ブリッジ（ＰＣＢ）メモリ・セルを形成するための形成方法を示す図である。
【図９】本発明の代替諸実施形態内で実現可能な相変化ブリッジ（ＰＣＢ）メモリ・セルを形成するための形成方法を示す図である。
【図１０】本発明の代替諸実施形態内で実現可能な相変化ブリッジ（ＰＣＢ）メモリ・セルを形成するための形成方法を示す図である。
【発明を実施するための形態】
【００１０】
次に図２に関して説明すると、本発明の一実施形態により相変化メモリ・セル２００が提供される。本発明の一実施形態により、相変化メモリ・セル２００はピラー相変化メモリ・セルである。本発明は、ピラー相変化メモリ・セルに限定されず、したがって、様々になる可能性がある。本発明の代替一実施形態では、相変化メモリ・セルは、図１０に描写されているように、相変化ブリッジ・メモリ・セルにすることができる。
【００１１】
相変化メモリ・セル２００は、最下部電極２０２と、ピラー２０４と、最下部電極２０２から分離された最上部電極２０６とを含む。ピラー２０４は、相変化材料２０５で充填され、１つまたは複数のデータ・ビットを保管する。相変化材料２０５は、化学的気相体積（ＣＶＤ）または原子層堆積（ＡＬＤ）あるいは任意のその他の適切な付着技法によって付着させることができる。相変化材料２０５で充填されたピラー２０４の直径は約５ナノメートル（ｎｍ）〜５００ナノメートル（ｎｍ）の範囲内である。さらに、本発明の一実施形態により、ピラー２０４のアスペクト比は約０．５〜約１０の範囲内である。
【００１２】
最下部電極２０２はピラー２０４に接触し、ピラー２０４は最上部電極２０６に接触する。絶縁材２０８は、その側壁において最下部電極２０２、最上部電極２０６、および成長優位の相変化材料２０５を横から囲んでいる。絶縁材２０８は、二酸化シリコン（ＳｉＯ２）、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮ）、フッ化シリカグラス（ＦＳＧ）、ボロリン酸シリケート・ガラス（ＢＰＳＧ）、ホウケイ酸ガラス（ＢＳＧ）、またはローｋ材料などの任意の適切な絶縁材を含むことができる。本発明の一実施形態により、最下部電極２０２および最上部電極２０６は、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、窒化ケイ素チタン（titanium silicon nitride）（ＴｉＳｉＮ）、窒化アルミニウムチタン（titanium aluminum nitride）（ＴｉＡｌＮ）、窒化ケイ素タンタル（tantalumsilicon nitride）（ＴａＳｉＮ）、窒化アルミニウムタンタル（tantalum aluminumnitride）（ＴａＡｌＮ）、窒化タングステン（ＷＮ）、または銅（Ｃｕ）などの任意の適切な電極材料で形成することができる。電極２０２および２０６は、たとえば、ＣＶＤまたはＡＬＤにより電極材料を付着させることによって形成することができる。
【００１３】
本発明の一実施形態により、相変化材料２０５は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、インジウム（Ｉｎ）、セレン（Ｓｅ）、ビスマス（Ｂｉ）、銀（Ａｇ）、ガリウム（Ｇａ）、スズ（Ｓｎ）、鉛（Ｐｂ）、およびヒ素（Ａｓ）を含む材料グループのうちの少なくとも２種類の材料を含む合金を含む成長優位の相変化材料で形成することができる。本発明の一実施形態により、成長優位の相変化材料２０５は、核形成優位の材料と比較してより遅い核形成速度を有する材料である。ピラー２０４内にこのような成長優位の相変化材料２０５を使用することにより、クリティカル領域の付近にいずれの核形成の種も欠如しているので、非晶質状態が多結晶相への相転移を被らないことが保証される。
【００１４】
図２にさらに示されているように、最下部電極２０２は、絶縁材２１０内に形成された導電接点２０９上に形成される。導電接点２０９は、たとえば、タングステン（Ｗ）で形成することができる。導電接点２０９は、アクセス・トランジスタまたはダイオードなどのアクセス回路に接触し、最下部電極２０２に電気的に結合されて最上部電極２０６への電流または電圧パルスの印加を制御するかまたはその逆を行うとともに、ピラー２０４に電気的に結合されて相変化材料２０５をセットしリセットする。電流は相変化メモリ・セル２００を通る電流路に沿って流れる。この電流路は、最下部電極２０２とピラー２０４と最上部電極２０６との間のインターフェース領域２０７ａおよび２０７ｂを含む。相変化メモリ・セル２００の動作中に、電流または電圧パルスが最下部電極２０２と最上部電極２０６との間に印加され、相変化メモリ・セル２００をプログラミングする。
【００１５】
本発明の一実施形態により、相変化メモリ・セル２００の「セット」動作中に、セット電流または電圧パルスは、最下部電極２０２に対して選択的に使用可能になり、ピラー２０４を通って移動し、それにより、相変化材料２０５をその結晶化温度より高くしかもその融解温度より低い温度に加熱する。したがって、相変化材料２０５は、「セット」動作中に結晶状態または部分的に結晶質で部分的に非晶質の状態に到達する。
【００１６】
本発明の一実施形態により、相変化メモリ・セル２００の「リセット」動作中に、リセット電流または電圧パルスは、最下部電極２０２に対して選択的に使用可能になり、ピラー２０４を通って移動する。リセット電流または電圧は相変化材料２０５をその融解温度より高い温度に急速に加熱する。電流または電圧パルスがオフになった後、相変化材料は急速に冷えて完全に非晶質状態になる。本発明の一実施形態により、相変化メモリ・セル２００は、クリティカル電流路内の結晶化領域を除去するために、公称リセット条件を超える電流および電力で操作される。たとえば、相変化メモリ・セル２００は、高抵抗領域をプログラミングするために相変化材料２０５全体が非晶質状態に転化されるように、公称条件を上回るリセット電流で操作することができる。本発明の一実施形態では、公称リセット条件を達成するために必要な電流の量がＩｒｅｓｅｔである場合、高温動作用にセル２００をプログラミングするために使用される電流は約１．１０Ｉｒｅｓｅｔ以上になる可能性がある。
【００１７】
本発明の他の実施形態により、ピラー２０４内の相変化材料２０５と最下部電極２０２および最上部電極２０６との間のインターフェース領域２０７ａおよび２０７ｂは、ガリウム（Ｇａ）原子などの原子を取り入れることにより核形成速度を低下させるように、さらに変更することができる。
【００１８】
図３〜図６は、本発明の諸実施形態内で実現可能な相変化メモリ・セルを形成するための形成方法を示す図である。図３〜図６内で形成される相変化メモリ・セルは、本発明の一実施形態による「ピラー」相変化メモリ・セルである。図３に示されているように、ＧＳＴなどの相変化材料２０５を物理的気相堆積（ＰＶＤ）プロセスにより導電接点２０９上に付着させる。次に、最上部電極２０６を形成するための窒化チタン（ＴｉＮ）などの材料を相変化材料２０５上に付着させる。図４に示されているように、従来のフォトリソグラフィ・ツールを使用して、最上部電極２０６の上にフォトレジスト層２１２を付着させ、アイランド状にパターン形成する。図５では、反応性イオン・エッチング（ＲＩＥ）操作を使用してフォトレジスト層２１２をトリミングして転移し、ＴＩＮ／ＧＳＴのピラーを形成する。次に、図６では、相変化材料２０５および最上部電極２０６で形成されたピラー２０４を絶縁材２０８によってカプセル化し、化学的機械的研磨（ＣＭＰ）プロセスにより平坦化して、ＴｉＮピラー２０４の最上部を露出し、銅（Ｃｕ）のビット線配線２１４を形成する。
【００１９】
図７〜図１０は、本発明の代替諸実施形態内で実現可能な相変化ブリッジ（ＰＣＢ）メモリ・セルを示す図である。図７に示されているように、従来のリソグラフィおよびエッチング操作により、二酸化シリコンの誘電体層３００内に２つの平行なトレンチを形成する。スパッタ堆積およびその後のＣＭＰにより、このトレンチをチタン／窒化チタンの厚い層内に充填し、小さい二酸化シリコンのギャップで分離され、窒化チタンで形成された複数の最下部電極３０５を形成する。次に、図８では、マグネトロン・スパッタを使用して、約３ナノメートル（ｎｍ）〜約１００ナノメートル（ｎｍ）の範囲の厚さで形成された成長優位の相変化材料３１０を付着させ、その後、直ちに二酸化シリコンのキャップ誘電体層３１２を付着させて、相変化材料３１０の酸化を防止する。図９では、次に、Ｅビーム・リソグラフィまたはナノインプリント・リソグラフィを使用して、２０ナノメートル（ｎｍ）〜約２００ナノメートル（ｎｍ）の範囲の幅を有するブリッジ構造を形成する。次に、図１０に示されているように、最終的なイオン・ミリング操作後に、真空を破らずにＡｌ２Ｏ３などの不動態化材料で約５ナノメートル（ｎｍ）〜約１０ナノメートル（ｎｍ）の他のキャップ誘電体層３１４を付着させて、酸化を防止する。次に、デバイスをアクセス回路に配線する前に、たとえば、二酸化シリコンで厚さが約５０ナノメートル（ｎｍ）の他のキャップ層３１６を付着させることもできる。図７〜図１０に示されている形成操作の結果として、相変化ブリッジ（ＰＣＢ）メモリ・セル４００が形成される。
【００２０】
本発明の一実施形態は、成長優位の相変化材料を含み、リセット条件を超える電流で動作する、相変化メモリ・セルを提供する。したがって、この相変化メモリ・セルは、約１５０℃を上回る高温で優れたデータ保持品質を提供する。
【００２１】
本明細書で使用する用語は、特定の実施形態のみを記述するためのものであり、本発明を限定するためのものではない。本明細書で使用する単数形「a」、「an」、および「the」は、文脈が明確に他の指示を行わない限り、複数形も含むためのものである。本明細書で使用する場合、「comprises」あるいは「comprising」またはこの両方の用語は、規定された特徴、整数、ステップ、動作、要素、あるいはコンポーネント、またはこれらの任意の組み合わせの存在を指定するものであるが、１つまたは複数のその他の特徴、整数、ステップ、動作、要素コンポーネント、あるいはそのグループ、またはこれらの任意の組み合わせの存在または追加を排除するものではないことがさらに理解されるであろう。
【００２２】
以下の特許請求の範囲内のすべての手段またはステップならびに機能要素に対応する構造物、材料、行為、および同等のものは、具体的に請求されたその他の請求要素と組み合わせてその機能を実行するための任意の構造物、材料、または行為を含むためのものである。本発明の説明は、例示および描写のために提示されたものであるが、網羅するためあるいは開示された形式の本発明に限定するためのものではない。多くの変更例および変形例は、本発明の範囲および思想を逸脱せずに、当業者にとって明らかになるであろう。この実施形態は、本発明の原理および実用的な適用例を最もよく説明するため、ならびに他の当業者が企図された特定の用途に適した様々な変更を含む様々な実施形態について本発明を理解できるようにするために、選択され、記載されている。
【００２３】
本明細書に描写されている流れ図は一例に過ぎない。本発明の思想を逸脱せずに、この図またはそこに記載されている諸ステップ（または動作）に対して多くの変形例が存在する可能性がある。たとえば、これらのステップを異なる順序で実行するか、あるいはステップを追加、削除、または変更することもできる。これらの変形例はいずれも請求された本発明の一部と見なされる。
【００２４】
本発明の好ましい実施形態について説明してきたが、当業者であれば、現在ならびに今後、以下に示す特許請求の範囲に含まれる様々な改良および機能強化を行うことが可能であることを理解するであろう。この特許請求の範囲は、最初に記載した本発明に関する適切な保護を維持するものと解釈すべきである。
【図１】
2013511154.tif 000003
【図２】
2013511154.tif 000004
【図３】
2013511154.tif 000005
【図４】
2013511154.tif 000006
【図５】
2013511154.tif 000007
【図６】
2013511154.tif 000008
【図７】
2013511154.tif 000009
【図８】
2013511154.tif 000010
【図９】
2013511154.tif 000011
【図１０】
2013511154.tif 000012
【手続補正書】
【提出日】平成24年8月6日(2012.8.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
最下部電極と、
前記最下部電極から分離された最上部電極と、
前記最下部電極と前記最上部電極との間に付着し、前記最下部電極と前記最上部電極に接触し、その側壁において絶縁材によって取り囲まれている成長優位の相変化材料とを含む相変化メモリ・セルであって、リセット状態では、前記相変化メモリ・セルが、前記相変化メモリ・セルのアクティブ・ボリューム内で前記成長優位の相変化材料の非晶相のみを含む、相変化メモリ・セル。
【請求項２】
前記相変化メモリ・セルがピラー相変化メモリ・セルである、請求項１記載の相変化メモリ・セル。
【請求項３】
前記成長優位の相変化材料が、Ｇｅ、Ｓｂ、Ｔｅ、Ｉｎ、Ｓｅ、Ｂｉ、Ａｇ、Ｇａ、Ｓｎ、Ｐｂ、Ａｓを含む材料グループのうちの少なくとも２種類の材料を含む合金を含む、請求項１記載の相変化メモリ・セル。
【請求項４】
前記絶縁材が、前記最下部電極、前記最上部電極、および前記成長優位の相変化材料を横から囲む、請求項１記載の相変化メモリ・セル。
【請求項５】
前記絶縁材が窒化シリコンである、請求項４記載の相変化メモリ・セル。
【請求項６】
前記最下部電極および前記最上部電極が窒化チタン（ＴｉＮ）で形成される、請求項４記載の相変化メモリ・セル。
【請求項７】
前記相変化メモリ・セルが、前記最下部電極と前記成長優位の相変化材料と前記最上部電極との間のインターフェース領域を含む電流路を含み、公称リセット条件を上回る所定の値のリセット電流が前記電流路に沿って流れ、前記成長優位の相変化材料がリセット動作後に完全に非晶質化される、請求項１記載の相変化メモリ・セル。
【請求項８】
前記インターフェース領域がガリウム（Ｇａ）原子を含む、請求項１記載の相変化メモリ・セル。
【請求項９】
前記相変化メモリ・セルが１５０℃を上回る温度で動作する、請求項１記載の相変化メモリ・セル。
【請求項１０】
前記成長優位の相変化材料で充填された前記ピラーの直径が５ナノメートル（ｎｍ）〜５００ナノメートル（ｎｍ）の範囲内である、請求項２記載の相変化メモリ・セル。
【請求項１１】
前記ピラーのアスペクト比が０．５〜１０の範囲内である、請求項２記載の相変化メモリ・セル。
【請求項１２】
前記公称リセット条件がＩｒｅｓｅｔであり、高温動作用にプログラミングするために使用される電流が１．１０Ｉｒｅｓｅｔ以上である、請求項７記載の相変化メモリ・セル。
【請求項１３】
相変化メモリ・セルを操作する方法であって、前記方法が、
最下部電極と最上部電極との間に形成され、その側壁において絶縁材によって取り囲まれている成長優位の相変化材料に対し、公称リセット条件を上回る所定の値のリセット電流を供給することを含み、前記相変化メモリ・セル内のアクティブ・ボリュームがリセット状態で前記成長優位の相変化材料の非晶相のみを含む、方法。
【請求項１４】
前記相変化メモリ・セルがピラー相変化メモリ・セルである、請求項１３記載の方法。
【請求項１５】
前記成長優位の相変化材料が、Ｇｅ、Ｓｂ、Ｔｅ、Ｉｎ、Ｓｅ、Ｂｉ、Ａｇ、Ｇａ、Ｓｎ、Ｐｂ、Ａｓを含む材料グループのうちの少なくとも２種類の材料を含む合金を含む、請求項１３記載の方法。
【請求項１６】
前記絶縁材が、前記最下部電極、前記最上部電極、および前記成長優位の相変化材料を横から囲む、請求項１３記載の方法。
【請求項１７】
前記相変化メモリ・セルが１５０℃を上回る温度で動作する、請求項１３記載の方法。
【請求項１８】
公称リセット条件がＩｒｅｓｅｔであり、高温動作用にプログラミングするために使用される電流が１．１０Ｉｒｅｓｅｔ以上である、請求項１３記載の方法。
【国際調査報告】
2013511154.tif 000013