(57)【要約】  マイクロエレクトロニック構造を形成する方法が記載される。これらの方法の実施形態は、熱圧着接合によりパッチ構造をインターポーザに取り付ける手順と、前記インターポーザの上面に配置された相互接続構造のアレイの周囲にアンダーフィルを形成する手順と、前記アンダーフィルを硬化する手順と、前記パッチ構造にダイを取り付ける手順とを含む。
2013511160.tif 000002
【特許請求の範囲】
【請求項１】
熱圧着接合によりパッチ構造をインターポーザに取り付ける手順と；
前記インターポーザの上面に配置された相互接続構造のアレイの周囲にアンダーフィルを形成する手順と；
前記アンダーフィルを硬化する手順と；
前記パッチ構造にダイを取り付ける手順と；
を有する方法。
【請求項２】
前記パッチ構造が、前記インターポーザの上面に配置された中間レベル相互接続構造へ取り付けられる手順を更に有する、
請求項１に記載の方法。
【請求項３】
前記熱圧着接合が、前記アンダーフィルよりも前に行われる手順を更に有する、
請求項２に記載の方法。
【請求項４】
前記アンダーフィルが、前記中間レベル相互接続構造の周囲に形成される手順を更に有する、
請求項２に記載の方法。
【請求項５】
前記アンダーフィルが、ダイ取り付けプロセスより前に硬化される、
請求項１に記載の方法。
【請求項６】
ダイ取り付け前に前記アンダーフィルを硬化することが、インターポーザ構造上の前記パッチを強固にする、
請求項１に記載の方法。
【請求項７】
前記パッチ構造が、約４００μｍに満たない薄コアを有する、
請求項１に記載の方法。
【請求項８】
前記インターポーザが、レーザにより積層される相互接続構造を更に有する積層パッケージデザインを有する、
請求項１に記載の方法。
【請求項９】
前記パッチ構造が、デバイスのルーティング及び電源供給機能をサポートすることを可能にする手順を更に有する、
請求項１に記載の方法。
【請求項１０】
はんだ接合部が、前記パッチ構造を前記インターポーザに取り付ける、
請求項１に記載の方法。
【請求項１１】
熱圧着接合により、インターポーザ・ストリップの個別のインターポーザのうち少なくとも１つにパッチ構造を取り付ける手順であって、前記インターポーザ・ストリップが少なくとも２つの個別のインターポーザを有する、手順と；
前記個別のインターポーザのうち少なくとも１つに配置された相互接続構造のアレイの周囲にアンダーフィルを形成する手順と；
前記アンダーフィルを硬化する手順と；
前記パッチ構造にダイを取り付ける手順と；
を有する方法。
【請求項１２】
前記インターポーザ・ストリップが、マルチ接続インターポーザ・ストリップ・デザインを有する、
請求項１１に記載の方法。
【請求項１３】
前記アンダーフィルが、分離プロセスより前に、前記インターポーザ・ストリップの少なくとも２つの隣接するインターポーザの中間レベル相互接続構造領域の周囲に形成される、
請求項１１に記載の方法。
【請求項１４】
前記少なくとも１つのパッチ構造が、前記インターポーザ・ストリップの個別のインターポーザの中間レベル相互接続に取り付けられる、請求項１１に記載の方法。
【請求項１５】
前記少なくとも１つのパッチ構造が、前記アンダーフィルの手順より前に、前記インターポーザ・ストリップに取り付けられる手順を更に有する、
請求項１１に記載の方法。
【請求項１６】
インターポーザの相互接続アレイ上に配置されたパッチ構造であって、前記インターポーザが積み重ねられた相互接続構造を有する、パッチ構造と；
前記インターポーザに前記パッチ構造を取り付けるはんだ接合部と；
前記相互接続アレイの周囲に配置されたアンダーフィルと；
前記パッチに取り付けられたダイと；
を有する構造体。
【請求項１７】
前記相互接続アレイが、中間レベル相互接続ボール・グリッド・アレイを有する、
請求項１６に記載の構造体。
【請求項１８】
前記積み重ねられた相互接続構造が、レーザにより形成されたスタックドビアを有する、
請求項１６に記載の構造体。
【請求項１９】
前記パッチ構造が、約４００μｍに満たない厚さを有する、
請求項１７に記載の構造体。
【請求項２０】
前記はんだ接合部が、熱圧着接合によって形成されたはんだ接合部を有する、
請求項１６に記載の構造体。
【請求項２１】
前記パッチ構造が、ルーティング及び電源供給機能をサポートすることが可能である、
請求項１６に記載の構造体。
【請求項２２】
前記パッチ構造が、前記パッチ構造の上面に配置された少なくとも１つの補強材を有する、
請求項２１に記載の構造体。
【請求項２３】
前記インターポーザが、マザーボード及びスモールカードのうち少なくとも１つを有する、
請求項１６に記載の構造体。
【請求項２４】
インターポーザ・ストリップの個別のインターポーザに配置された少なくとも１つのパッチ構造であって、前記インターポーザ・ストリップが少なくとも２つの個別のインターポーザを有する、少なくとも１つのパッチ構造と；
個別のインターポーザの上面に配置された相互接続構造のアレイの周囲に配置されたアンダーフィルと；
前記少なくとも１つのパッチ構造に取り付けられたダイと；
を有する構造体。
【請求項２５】
前記構造体に通信可能に接続されたバスと；
前記バスに通信可能に接続されたＤＲＡＭと；
を有するシステムを更に有する、
請求項２４に記載の構造体。
【請求項２６】
前記アンダーフィルが、隣接する個別のインターポーザ下に配置される、
請求項２４に記載の構造体。
【請求項２７】
前記インターポーザ・ストリップが、マルチ接続インターポーザ・ストリップ・デザインを有する、
請求項２４に記載の構造体。
【請求項２８】
前記個別のインターポーザに前記少なくとも１つのパッチ構造を取り付けるはんだ接合部を更に有する、
請求項２４に記載の構造体。
【請求項２９】
前記パッチ構造が、薄いパッチ構造を有する、
請求項２４に記載の構造体。
【請求項３０】
前記構造体が、サーバパッケージの一部を有する、
請求項２４に記載の構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターポーザ上へのパッチ取り付け及びそれにより形成される構造体に関する。
【背景技術】
【０００２】
一般的に集積回路は、種々の能動及び受動回路エレメントを含み、それらはしばしばダイと呼ばれて、半導体材料の小片に組み込まれてきた。ダイは、また、パッケージに封入（カプセル化）されることもある。種々のパッケージデザインには、例えば、ピン・グリッド・アレイ（ＰＧＡ）、ボール・グリッド・アレイ（ＢＧＡ）、ランド・グリッド・アレイ（ＬＧＡ）パッケージ等が使用されてきた。また、ダイパッケージは、場合によっては、回路基板のような別の基板に取り付けることもできる。
【図面の簡単な説明】
【０００３】
【図１】図１ａ〜１ｅは、本発明の一実施形態による構造体を形成する方法を表わす。
【図２】図２ａ〜２ｅは、本発明の一実施形態による構造体を形成する方法を表わす。
【図３】図３は、本発明の一実施形態によるシステムを表わす。
【発明を実施するための形態】
【０００４】
本明細書の帰結として、本発明のいくつかの実施形態を特に挙げて、明確に請求範囲としているが、本発明の利点は、以下に記載される発明の記述を、付属の図面と関連させて読むことにより、より容易に理解されるであろう。
【０００５】
以下の詳細な記述において、付属の図面は、本発明が実施され得る特定の実施形態を、例として示す。これらの実施形態は、当業者が本発明を実施できるように十分に詳細に記載されている。本発明の多様な実施形態は、それぞれ異なっていても必ずしも互いを排除するものではないことが理解されるであろう。例えば、ある実施形態に関連して、本明細書に記載されるある特定の特徴や構造体等は、本発明の精神及び範囲を逸脱することなく、他のいくつかの実施形態の範囲において実施可能である。更に、開示された各々の実施形態の範囲の個々のエレメントの位置又は配置を、本発明の精神及び範囲を逸脱することなく変更するということも可能である。したがって、以下に述べる詳細な説明は、限定的な意味でとらえられるべきではなく、本発明の範囲は、添付の請求の範囲によってのみ限定され、請求の範囲で与えられる全ての均等物とともに適切に解釈されるべきである。図面では、同様な数字は、いくつかの図面を通して同じ又は同様の機能を表わす。
【０００６】
パッケージ構造のような、マイクロエレクトロニック（ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ）構造を形成し利用する方法及び関連する構造体が記載される。これらの方法には、熱圧着接合によってインターポーザにパッチ構造を取り付け、そのインターポーザの上面に配置される相互接続構造のアレイの周囲にアンダーフィルを形成し、アンダーフィルを硬化し、その後、パッチ構造にダイを取り付けることも含まれ得る。多様な実施形態の方法は、インターポーザ上にパッチを取り付けた基板のパッケージ技術を可能にし得る。
【０００７】
図１ａ〜１ｅは、例えば、インターポーザ（ＰｏＩＮＴ）構造上のパッチのような、マイクロエレクトロニック構造を形成する方法の実施形態を表わす。図１ａは、インターポーザ１００を表わしている。一実施形態では、インターポーザ１００が、レーザにより形成されたスタックドビアを備える積層インターポーザデザイン（構造）から構成されると良い。スタックドビア１０２は、インターポーザ１００内で垂直方向の相互接続構造の機能を果たすことが可能であり、この垂直方向の相互接続構造は、互いの上に積み上げられ得る。インターポーザ１００は、更に、インターポーザ１００の上面１０５に相互接続構造１０４を有することが可能である。一実施形態では、相互接続構造１０４のアレイは、中間レベル相互接続（ＭＬＩ）はんだボールであって、例えばＭＬＩボール・グリッド・アレイはんだボールを含んでも良いが、これに限られない。一実施形態では、インターポーザは、マザーボードと、セルホンカードのようなスモールカードとのうち少なくとも1つを含んでも良いが、これには限られない。
【０００８】
図１ｂは、パッチ構造１０６を示す。一実施形態では、パッチ構造１０６は、（厚さ約４００μｍの）薄コア（ｔｈｉｎ  ｃｏｒｅ）パッチ構造を有することが可能である。実施形態では、パッチ構造１０６は、マイクロエレクトロニックデバイス／システムのルーティング（ＲＴＧ）と電源供給（ＰＤ）機能をサポートすることが可能である。一実施形態では、パッチ構造１０６は、補強材１０８とダイ側キャパシタ（ＤＳＣ）１１０とを有することが可能である。パッチ構造１０６は、更に、パッチ相互接続構造１０７を有しても良く、これはいくつかの実施形態では、はんだボールを有しても良い。
【０００９】
一実施形態では、パッチ構造１０６が、中間レベル相互接続（ＭＬＩ）のＢＧＡ（ボール・グリッド・アレイ）接続構造１０４によりインターポーザ１００に取り付けられることにより、インターポーザ構造１１３上にパッチを形成すると良い（図１ｃ）。インターポーザ１００のＭＬＩ接続構造１０４へのパッチ構造１０６の取り付けは、熱圧着接合（ＴＣＢ）プロセス１１２によって行うことが可能である。いくつかの実施形態では、ＴＣＢ（熱圧着接合）プロセス１１２は、ミニボール（小径はんだボール）又は例えばインターポーザ上へはんだペーストによりＬＧＡ（ランド・グリッド・アレイ）状のパッドを用いる等の表面実装技術（ＳＭＴ）の少なくとも１つの取り付けプロセスを有することが可能である。
【００１０】
一実施形態では、ＴＣＢプロセス１１２は、熱の局部的な適用を有することが可能であり、こうしてパッケージ全体への熱の適用を制限し、潜在的に反りの影響を制限する。一実施形態では、はんだ接合部１０９が、パッチ構造１０６をインターポーザ１００へ取り付ける／接合することを可能とする。
【００１１】
アンダーフィル１１４を、インターポーザ１００のＭＬＩ（接続構造）１０４領域に形成することが可能である（図１ｄ）。アンダーフィル１１４は、インターポーザ１００の上面１０５に配置された相互接続構造１０４のアレイ（配列）の周囲に形成しても良い。その後、アンダーフィル１１４は、硬化プロセス１１５を経ても良い。一実施形態では、硬化プロセス１１５は、ダイ取り付けプロセスより前にインターポーザ構造１１３上のパッチに追加的な強固さを与え得る。いくつかのケースでは、インターポーザの空芯（ａｉｒ  ｃｏｒｅ）構造とパッチ構造の薄コア（ｔｈｉｎ  ｃｏｒｅ）とにより、インターポーザにパッチを接続するためＭＬＩ構造のリフローを用いる従来技術プロセスが、そのような従来のインターポーザ構造上のパッチ構造に対して、動的な反りを更に生じてしまう。この反りの増加は、そのような従来技術のパッチ、ファーストレベル相互接続（ＦＬＩ）の一体化、そしてまたインターポーザへのそのようなパッチの一体化の歩留まりにかなりの影響を与え得る。
【００１２】
低温でのＭＬＩの一体化を可能にしたことと、アンダーフィル硬化後にのみインターポーザ上のパッチを高温にさらすことによって、本発明の多様な実施形態のインターポーザ構造上のパッチが、マザーボードをベースとしたより強固な／積層のコアのような働きをする。したがって、インターポーザ構造１１３上のパッチが、次に行われるダイ取り付けプロセス中に生じ得る動的な反りを減少させ、結果として、反りの影響を制御することによる改善されたアッセンブリ・フロー（組立てフロー）が得られる。一実施形態では、ダイ１１６が、インターポーザ構造上のパッチに適切に取り付けられ、インターポーザパッケージ構造１１８が形成される（図１ｅ）。
【００１３】
また別の実施形態では、インターポーザ・ストリップ２００は、２つのインターポーザ２０１，２０１’を有するものとして示されているが、いくつかの実施形態では、２つ以上のインターポーザを有することも可能である。一実施形態では、インターポーザ・ストリップ２００を構成するインターポーザの数は、例えば、処理（加工）に使用されるキャリアデザインに依存しても良いし依存しなくても良い。一実施形態では、インターポーザ・ストリップ２００は、各々がレーザにより形成されたスタックドビア（２０２，２０２’）を備える積層インターポーザデザイン（構造）を有するインターポーザ２０１，２０１’から構成されると良い。
【００１４】
スタックドビア構造２０２，２０２’が、インターポーザ２０１，２０１’内で垂直方向の相互接続構造として機能し得る。インターポーザ２０１，２０１’は更に、インターポーザ２０１，２０１’の上面２０５，２０５’に相互接続構造２０４，２０４’を有することが可能である。一実施形態では、相互接続構造２０４，２０４’が、中間レベル相互接続（ＭＬＩ）はんだボールであって、例えばＭＬＩボール・グリッド・アレイ（ＢＧＡ）はんだボールを含んでも良いが、これに限られない。インターポーザ・ストリップ２００は分離ポイント２０３を有しても良い。
【００１５】
一実施形態では、少なくとも１つのパッチ構造２０６，２０６’が、インターポーザ・ストリップ２００に取り付けられ得る（図２ｂ）。一実施形態では、パッチ構造２０６，２０６’が、インターポーザ・ストリップ２００の個々のインターポーザ２０１，２０１’のうち少なくとも１つに取り付けられても良い。一実施形態では、パッチ構造２０６，２０６’が（図１ｂのパッチ構造１０６と同様に）、（例えば厚さ約４００μｍの）薄コアを有すると良い。一実施形態では、パッチ構造２０６，２０６’が、少なくとも１つの補強材２０８，２０８’と少なくとも１つのｄｓｃ（ダイ側キャパシタ）２１０，２１０’とを有しても良い。パッチ構造２０６，２０６’は更に、パッチ相互接続構造２０７，２０７’を有しても良く、これらはいくつかの実施形態では、はんだボールを有しても良い。
【００１６】
一実施形態では、パッチ構造２０６，２０６’が、中間レベル相互接続（ＭＬＩ）のＢＧＡ接続構造２０４，２０４’を介して、インターポーザ・ストリップ２００に取り付けられると良い。パッチ構造２０６，２０６’の、インターポーザ・ストリップ２００のＭＬＩ接続構造２０４，２０４’への取り付けは、熱圧着接合プロセス（ＴＣＢ）２１２によって実行されると良い。いくつかの実施形態では、ＴＣＢプロセス２１２は、ミニボール（小径はんだボール）又は例えばインターポーザ上へはんだペーストによりＬＧＡ状のパッドを用いる等の表面実装技術（ＳＭＴ）の少なくとも１つの取り付けプロセスを有することが可能である。一実施形態では、はんだ接合部２０９（図１ｃのはんだ接合部１０９と同様）が、パッチ構造２０６，２０６’をインターポーザ・ストリップ２００へ取り付ける／接合することを可能とする。
【００１７】
アンダーフィル２１４を、インターポーザ・ストリップ２００のＭＬＩ（接続構造）２０４領域に形成することが可能である（図２ｃ）。一実施形態では、アンダーフィル２１４が、インターポーザ・ストリップ２００の分離プロセスの前に、少なくとも２つの隣接するインターポーザ（例えばインターポーザ・ストリップ２００のインターポーザ２０１，２０１’）のＭＬＩ（接続構造）２０４、２０４’領域の周囲に形成されても良い。アンダーフィル２１４は、その後、硬化プロセス２１５を経ても良い（図２ｄ）。一実施形態では、硬化プロセス２１５は、ダイ取り付けプロセス前のパッケージ構造に、追加的な強固さを与え得る。追加的に強固さを与えることが、パッケージ構造の反りをかなり減少させ得る。ダイ２１６が、パッケージ構造に取り付けられ得る（図２ｅ）。
【００１８】
図３は、本発明の一実施形態のコンピュータシステムを示す。システム３００は、プロセッサ３１０と、メモリ・デバイス３２０と、メモリ・コントローラ３３０と、グラフィック・コントローラ３４０と、入出力（Ｉ／Ｏ）コントローラ３５０と、ディスプレイ３５２と、キーボード３５４と、ポインティング・デバイス３５６と、周辺機器３５８とを有し、それらの全ては、いくつかの実施形態では、バス３６０を介して互いに伝達（通信）可能に連結され得る。プロセッサ３１０は、汎用プロセッサ又は特定用途向集積回路（ＡＳＩＣ）とすることが可能である。Ｉ／Ｏコントローラ３５０は、有線又は無線通信用の通信モジュールを有すると良い。メモリ・デバイス３２０は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）デバイスや、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）デバイス、フラッシュ・メモリ・デバイス、又はこれらメモリ・デバイスの組み合わせであっても良い。したがって、いくつかの実施形態では、システム３００のメモリ・デバイス３２０は、必ずしもＤＲＡＭデバイスを有する必要はない。
【００１９】
システム３００に示された１以上のコンポーネントが、例えば図１ｅのパッケージ構造１１８のように、１つ以上の集積回路パッケージに含まれても良く、及び又は１つ以上の集積回路パッケージを含んでも良い。例えば、プロセッサ３１０、又はメモリ・デバイス３２０、又は少なくともＩ／Ｏコントローラ３５０の一部、又はそれらのコンポーネントの組み合わせが、多様な実施形態に記載された、少なくとも１つの実施態様の構造を有する、集積回路パッケージに含まれても良い。
【００２０】
これらのエレメントは、当技術分野でよく知られる従来の機能を実行する。特に、メモリ・デバイス３２０は、プロセッサ３１０による実行中、場合によっては、本発明の実施形態によるパッケージ構造を形成する方法の実行可能な命令を長期間保存するために使用され、他の実施形態では、本発明の実施形態によるパッケージ構造を形成する方法の実行可能な命令を、短期間ベースで保存するために使用され得る。更に、その命令は、例えばコンパクト・ディスク・リード・オンリ・メモリ（ＣＤ−ＲＯＭｓ）、デジタル多用途ディスク（ＤＶＤｓ）、フロッピー（登録商標）ディスク、搬送波、及び／又は他の伝搬信号等のシステムと、通信可能に接続されたマシンアクセス可能媒体に、保存されるか、又は関連付けられ得る。一実施形態では、メモリ・デバイス３２０は、実行のために、実行可能な命令をプロセッサ３１０に供給し得る。
【００２１】
システム３００は、コンピュータ（例えば、デスクトップ、ラップトップ、携帯、サーバ、ウエブ機器、ルータ等）、無線通信機器（例えば携帯電話、コードレス電話、ポケットベル、携帯端末（ＰＤＡ）等）、コンピュータ関連機器（例えばプリンタ、スキャナ、モニタ等）、娯楽端末（テレビ、ラジオ、ステレオ、テープ、ＣＤプレーヤ、ビデオ・カセット・レコーダ、ビデオカメラ、デジタルカメラ、ＭＰ３（モーション・ピクチャ・エキスパート・グループ・オーディオレイヤ３）プレーヤ、ビデオゲーム、時計等）等を有することが可能である。
【００２２】
本明細書に含まれた実施形態の利点としては、インターポーザ上にパッチを取り付ける基板パッケージング技術が可能になったことが含まれる。インターポーザのＭＬＩ構造とパッチ構造間を熱圧着接合によって結合を形成し、その後、アンダーフィル材料を満たし、次に、ダイ取り付け完了前にパッチとインターポーザとを硬化することは、構造の強固さを増加させ、反りから保護することが可能となる。いくつかの実施形態では、インターポーザと、場合によっては有機基板を有するパッチ基板、及びシリコンから構成し得るダイとの間に、かなりの温度係数（ＣＴＥ）の差があっても良い。反りの改善は、シリコンから構成され得るダイを取り付けるより前に、パッチを同じような温度係数（ＣＴＥ）を有するインターポーザに取り付けることによって達成し得る。また、多様な実施形態は、インターポーザ・ストリップ・キャリアに一体化されるメカニズムを抑える効果がある。
【００２３】
ＴＣＢ（熱圧着接合）処理によって低温度でのＭＬＩの一体化が可能にされ、インターポーザ構造上のパッチは、アンダーフィルの硬化後にのみ、高温にさらされる。したがって、インターポーザ構造上のパッチは、より強固な／積層コアベース状の基板を呈する。一実施形態では、サーバパッケージは、インターポーザ構造上のパッチにアンダーフィル処理する前にパッチ構造が表面実装技術（ＳＭＴ）により取り付けられ、マルチ接続インターポーザ・ストリップ・デザイン（構造）を可能にしたことによって、反りを減少させたＭＬＩのＴＣＢ（熱圧着結合）による組み立てが可能となる。ダイ取り付けプロセスより前にインターポーザ上にパッチを取り付けることが、有機基板とシリコンのダイ間におけるかなりのＣＴＥ（温度係数）の差を避ける。
【００２４】
以上の記述は、本発明の方法において用いられるあるステップや材料を特定しているが、当業者であれば多くの修正や代用が可能であることを理解するであろう。したがって、そのような修正、変更、代用、追加のいずれも、本発明の精神及び付属の請求の範囲によって限定された発明の請求の範囲内となることが想定されている。また、パッケージ構造のような多様なマイクロエレクトロニック構造が当技術分野でよく知られていることが理解される。したがって、本明細書に記載された図面は、本発明の実施に関連した例示的なマイクロエレクトロニック構造のほんの一部を表わしたものであり、本発明は、本明細書に記載された構造に限定されるものではない。
【図１ａ】
2013511160.tif 000003
【図１ｂ】
2013511160.tif 000004
【図１ｃ】
2013511160.tif 000005
【図１ｄ】
2013511160.tif 000006
【図１ｅ】
2013511160.tif 000007
【図２ａ】
2013511160.tif 000008
【図２ｂ】
2013511160.tif 000009
【図２ｃ】
2013511160.tif 000010
【図２ｄ】
2013511160.tif 000011
【図２ｅ】
2013511160.tif 000012
【図３】
2013511160.tif 000013
【国際調査報告】
2013511160.tif 000014
2013511160.tif 000015