(57)【要約】【解決手段】  複数のパイプラインを形成する複数のパイプライン相互接続集積回路ダイを含むウエハが開示される。各パイプラインにおける複数のダイは、パイプラインにおける隣接ダイからのスキャン済み出力試験データを受信するように接続される。複数のパイプライン相互接続ＩＣダイの外側に配置されるウエハレベル試験アクセスメカニズム（ＴＡＭ）送受信機回路は、パイプラインの各々に共通に接続されて、入力試験データを並列に複数のパイプラインに供給する。ウエハレベル試験アクセスメカニズム送受信機回路はまた、パイプラインの各々からの出力試験結果を、コンピュータ化された試験システムによる評価のために提供する。１つの実施形態においては、ウエハレベル試験アクセスメカニズム送受信機回路は、ウエハ上の多重パイプラインを通過させられるべき試験データをワイヤレスで受信するようにワイヤレスであり、またパイプラインの各々からの試験結果を送信するワイヤレス送信回路を含む。ウエハ上では、パイプラインにおけるダイは、パイプラインにおける複数のダイの間でパイプライン試験情報相互接続を提供するパイプラインダイ試験相互接続パスと相互接続される。【選択図】図２
2013526010.tif 000002
【特許請求の範囲】
【請求項１】
複数のパイプライン相互接続集積回路（ＩＣ）ダイと前記複数のパイプライン相互接続ＩＣダイの外側に配置されるウエハレベル試験アクセスメカニズム（ＴＡＭ）送受信機回路とを備えるウエハであって、
各パイプラインにおける複数のダイは隣のダイからのスキャン済み出力試験データを受信するように接続され、
前記ウエハレベルＴＡＭ送受信機回路はＩＣダイの当該複数のパイプラインの各々に動作可能に結合されて入力試験データを並列に前記複数のパイプラインに供給すると共に前記複数のパイプラインの各々からの試験結果を提供するウエハ。
【請求項２】
パイプラインにおける前記複数のダイの間でのパイプライン試験情報相互接続を提供するパイプラインダイ試験相互接続パスを備え、前記複数のダイの各々は、前のダイからのスキャン入力試験データを受信し、次のダイに対してスキャン出力試験データを供給し、及び前記次のダイへ一致／不一致データを供給するように、前記パイプラインダイ相互接続パスを介して結合される請求項１のウエハ。
【請求項３】
前記ＩＣダイの各々は、
前のＩＣダイからの試験データを被試験内部論理へ選択的に供給するように動作する試験入力選択論理と、
前記ＩＣダイ上の論理からの試験データ出力を前のダイからの出力試験データと比較すると共に当該比較に基づくスティッキービット情報を提供するように動作する比較器論理と、
前記比較器論理に及び前のダイからの一致／不一致データに動作可能に結合されると共に次のダイに対する少なくとも１つの一致／不一致ビットを出力するように動作する一致／不一致ビット論理と、を備える請求項１のウエハ。
【請求項４】
前記ＩＣダイの各々は、
前記入力試験データをスキャン入力データとして次のダイに供給するパイプラインフロップの第１のセットと、
スキャン出力データを前記次のダイに供給するパイプラインフロップの第２のセットと、
前のダイからの一致データを受信するように動作可能に結合されるパイプラインフロップの第３のセットと、を備える請求項３のウエハ。
【請求項５】
前記試験選択入力論理は、前のダイからの試験入力データを受信するように結合される入力と、前記ＩＣダイの少なくとも第１の入力／出力パッドに動作可能に結合されるＴＡＭ選択入力と、前記ＩＣダイの少なくとも第２の入力／出力パッドに動作可能に結合される入力と、前記ＩＣダイにおけるパイプライン論理に動作可能に結合される出力と、を有するマルチプレクサ論理を備え、前記出力は次のダイに動作可能に結合される請求項３のウエハ。
【請求項６】
ＩＣダイの前記複数のパイプラインは前記ウエハレベル試験アクセスメカニズム（ＴＡＭ）送受信機回路のウエハレベル入力データ受信論理及びウエハレベル出力データ送信論理の間に配置され、前記ウエハレベル入力データ受信論理及び前記ウエハレベル出力データ送信論理は前記ウエハの周辺部上に配置される請求項１のウエハ。
【請求項７】
前記複数のダイの各々は前記入力試験データを供給するスキャン入力ポートを備え、前記スキャン入力ポートは試験モードの間にコマンド情報を供給するコマンドポートを備える請求項６のウエハ。
【請求項８】
スティッキービット捕獲論理と、隣接ダイスキャン出力情報のダイ上比較をバイパスするように動作する隣接ダイ比較バイパス論理と、を備える請求項１のウエハ。
【請求項９】
複数のパイプライン相互接続集積回路（ＩＣ）ダイと前記複数のパイプライン相互接続ＩＣダイの外側に配置されるワイヤレスウエハレベル試験アクセスメカニズム（ＴＡＭ）送受信機回路とを備えるウエハであって、
各パイプラインにおける複数のダイは隣のダイからのスキャン済み出力試験データを受信するように接続され、
前記ワイヤレスウエハレベルＴＡＭ送受信機回路はＩＣダイの当該複数のパイプラインの各々に動作可能に結合されて入力試験データを並列に前記複数のパイプラインに供給すると共に前記複数のパイプラインの各々からの試験結果をワイヤレスで提供するウエハ。
【請求項１０】
パイプラインにおける前記複数のダイの間でのパイプライン試験情報相互接続を提供するパイプラインダイ試験相互接続パスを備え、前記複数のダイの各々は、前のダイからのスキャン入力試験データを受信し、次のダイに対してスキャン出力試験データを供給し、及び前記次のダイへ一致／不一致データを供給するように、前記パイプラインダイ相互接続パスを介して結合される請求項９のウエハ。
【請求項１１】
前記ＩＣダイの各々は、
前のＩＣダイからの試験データを被試験内部論理へ選択的に供給するように動作する試験入力選択論理と、
前記ＩＣダイ上の論理からの試験データ出力を前のダイからの出力試験データと比較すると共に当該比較に基づくスティッキービット情報を提供するように動作する比較器論理と、
前記比較器論理に及び前のダイからの一致／不一致データに動作可能に結合されると共に次のダイに対する少なくとも１つの一致／不一致ビットを出力するように動作する一致／不一致ビット論理と、を備える請求項９のウエハ。
【請求項１２】
前記試験選択入力論理は、前のダイからの試験入力データを受信するように結合される入力と、前記ＩＣダイの少なくとも第１の入力／出力パッドに動作可能に結合されるＴＡＭ選択入力と、前記ＩＣダイの少なくとも第２の入力／出力パッドに動作可能に結合される入力と、前記ＩＣダイにおけるパイプライン論理に動作可能に結合される出力と、を有するマルチプレクサ論理を備え、前記出力は次のダイに動作可能に結合される請求項１１のウエハ。
【請求項１３】
ＩＣダイの前記複数のパイプラインは前記ウエハレベル試験アクセスメカニズム（ＴＡＭ）送受信機回路のウエハレベル入力データ受信論理及びウエハレベル出力データ送信論理の間に配置され、前記ウエハレベル入力データ受信論理及び前記ウエハレベル出力データ送信論理は前記ウエハの周辺部上に配置される請求項９のウエハ。
【請求項１４】
スティッキービット捕獲論理と、隣接ダイスキャン出力情報のダイ上比較をバイパスするように動作する隣接ダイ比較バイパス論理と、を備える請求項９のウエハ。
【請求項１５】
集積回路（ＩＣ）ダイを含むウエハを試験するためのシステムであって、
被試験ウエハに入力試験データを供給すると共に前記被試験ウエハからの出力試験結果データを取得するように動作するコンピュータベースの試験機ユニットを備え、
前記被試験ウエハは複数のパイプライン相互接続集積回路（ＩＣ）ダイと前記複数のパイプライン相互接続ＩＣダイの外側に配置されるウエハレベル試験アクセスメカニズム（ＴＡＭ）送受信機回路とを備え、
各パイプラインにおける複数のダイは隣のダイからのスキャン済み出力試験データを受信するように接続され、
前記ウエハレベルＴＡＭ送受信機回路はＩＣダイの当該複数のパイプラインの各々に動作可能に結合されて入力試験データを並列に前記複数のパイプラインに供給すると共に前記複数のパイプラインの各々からの試験結果を提供するシステム。
【請求項１６】
複数の集積回路（ＩＣ）ダイを含むウエハを試験する方法であって、
複数のパイプラインＩＣダイの外側に配置されるウエハレベル試験アクセスメカニズム（ＴＡＭ）送受信機回路を備えるウエハに入力試験データをワイヤレスで伝達して入力試験データを並列にＩＣダイの当該複数のパイプラインに供給することと、
現在の被試験ダイからの出力試験データをパイプラインにおける隣接ダイと比較することと、
前記入力試験データの伝達に応答する前記ウエハからの試験結果データをワイヤレスで送ることと、を備える方法。
【請求項１７】
前記複数のダイを前記ウエハから分離することと、試験の間に前記複数のダイの間でパイプライン試験情報相互接続を提供するパイプラインダイ試験相互接続点を終端することと、を備える請求項１６の方法。
【請求項１８】
ＩＣダイのパイプライン内の少なくとも１つのダイによる隣接ダイスキャン出力情報のダイ上比較を選択的にバイパスすることを備える請求項１６の方法。
【請求項１９】
ＩＣダイのパイプライン内からダイ毎の一致／不一致情報を生成することと、前記一致／不一致情報を当該ワイヤレス試験結果データの一部として出力することと、を備える請求項１６の方法。
【請求項２０】
パイプラインにおける隣接ＩＣダイからの一致ビットの論理積をとって結果を生成することと、前記結果に基づくダイ障害を決定することと、を備える請求項１６の方法。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
本特許出願は、「集積回路ダイ試験装置及び方法」の題名で２０１０年３月２６日に出願されたインド特許出願第８２１／ＣＨＥ／２０１０号の優先権及び利益を主張し、その内容は参照によってここに組み込まれ、また本特許出願は、「集積回路ダイ試験装置及び方法」の題名で２０１０年４月２８日に出願された米国特許出願第１２／７６９，３２５号の優先権及び利益を主張し、その内容は参照によってここに組み込まれる。
【技術分野】
【０００２】
本開示は概してウエハ上の集積回路ダイを試験することに関する。
【背景技術】
【０００３】
ウエハはその上に多数の個別的な集積回路ダイを含むことができる。製造プロセスの間、プロセスの一部としてウエハ上の集積回路ダイの試験が行われ、ウエハ上の欠陥のある集積回路が検知される。ウエハレベルの試験を行うための１つの技術は各ダイをプローブ(probes)に接触させることであり、そしてコンピュータ試験機ユニットがプローブを介して一連のパターンを各ダイへと供給する。試験入力刺激(test input stimulus)は機能的及び構造的な試験パターンを含むことができる。この技術は１つのウエハ上の全てのダイの試験を可能にするが、典型的には、各ダイを個別に１つずつプローブすること(probing)によってなされる。このことは、製造のための時間及びコストを著しく増大させる可能性があり、またプローブがウエハ上のダイとの電気的な接触を確立するために用いられるダイバンプを弱体化させることがある。
【０００４】
別の提案は、ワイヤレス受信機及び送信機が試験パターン及び試験結果を通信して接触リスト試験(contact list testing)を提供することを含むものであった。しかし、そのような提案は、ウエハ上の全てのダイ内の送信機及び受信機回路を用いるので、各ダイのコストを増大させる。
【０００５】
ウエハレベルでの試験時間を短くすることを試みる技術は、２つ以上のダイが同時に試験される多重サイト試験手法(multi-site testing approach)を用いるものである。この手法は、典型的には、入力試験データとも称される試験刺激をダイの特定のサブセット（例えば８、１６又は３２個のダイ）へとコンピュータ試験機ユニットがブロードキャストし、そしてこれらのダイ全ての出力を、予測される応答と比較することによってなされる。このような多重サイト試験技術は、典型的には、全てのダイへ刺激を同時にブロードキャストすること、及び全てのダイの応答を試験機によってオフチップで比較すること、を必要とする。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従って、改良されたダイ構造並びに上記問題の１つ以上に対処する試験システム及び方法に対する要求が存在する。
【図面の簡単な説明】
【０００７】
本発明は、以下の図面と共に下記の説明を考慮してより容易に理解されるはずであり、図面において同様の参照番号を同様の要素を表す。
【０００８】
【図１】図１は開示される実施形態の１つに従うウエハの１つの例を示す図である。
【０００９】
【図２】図２は本開示において記載される１つの実施形態に従いウエハ上にあるダイの１つの例を示すブロック図である。
【００１０】
【図３】図３は図２に示される種類のウエハ上の複数のダイの１つの例及びスティッキービットを示すブロック図である。
【００１１】
【図４】図４は図２に示される種類のウエハ上の複数のダイの１つの例を示すブロック図である。
【００１２】
【図５】図５は本開示において記載される１つの実施形態に従いウエハを試験するための方法の１つの例を示すフローチャートである。
【００１３】
【図６】図６は本開示において記載される別の実施形態に従うダイの別の例を示すブロック図である。
【００１４】
【図７】図７は本開示において記載される１つの実施形態に従うウエハ上の図５に示される種類の複数のダイを示すブロック図である。
【００１５】
【図８】図８は本開示において記載される１つの実施形態に従うウエハの１つの例を示すブロック図である。
【００１６】
【図９】図９はパッケージングの後に終端されたダイを示す図である。
【発明を実施するための形態】
【００１７】
簡潔には、複数のパイプラインを形成する複数のパイプライン相互接続集積回路ダイを含むウエハが開示される。各パイプラインにおける複数のダイは、パイプラインにおける隣接ダイからのスキャン済み出力試験データを受信するように接続される。複数のパイプライン相互接続ＩＣダイの外側に配置されるウエハレベル試験アクセスメカニズム（ＴＡＭ）送受信機回路は、パイプラインの各々に共通に接続されて、入力試験データを並列に複数のパイプラインに供給する。ウエハレベル試験アクセスメカニズム送受信機回路はまた、パイプラインの各々からの出力試験結果を、コンピュータ化された試験システムによる評価のために提供する。１つの実施形態においては、ウエハレベル試験アクセスメカニズム送受信機回路は、ウエハ上の多重パイプラインを通過させられるべき試験データをワイヤレスで受信するようにワイヤレスであり、またパイプラインの各々からの試験結果を送信するワイヤレス送信回路を含む。ウエハ上では、パイプラインにおけるダイは、パイプラインにおける複数のダイの間でパイプライン試験情報相互接続を提供するパイプラインダイ試験相互接続パスと相互接続される。
【００１８】
数ある利点の中でも特に、試験アクセスメカニズム送受信機回路は、ウエハ上の全てのダイに対してパイプライン化と共に試験刺激をブロードキャストする能力を提供する。加えて、ダイの試験応答は、その隣のダイと比較されてそれらが一致するか否かを決定してよい。１つの例においては、各ダイは、その応答がその隣の応答と一致するかどうかを試験の終了まで表示する一致／不一致ビットを有する。不一致の場合には、ダイの１つを直接的に観察することによって、欠陥のあるダイを決定するために、更なる隔離が行われてよい。数ある利点の中でも、ウエハレベル試験時間の低減が特に高歩留まりシナリオにおいて生じ得る。構造は、従来の試験方法と後方互換性のある(backward compatible with)ものであってよい。提案される技術は、それがウエハレベル試験を行うのに要する時間及びコストを低減することができる。
【００１９】
１つの例においては、複数のダイの各々は、前のダイからのスキャン入力試験データを受信し、次のダイに対してスキャン出力試験データ（予測結果データとも称される）を供給し、及び次のダイへ一致／不一致データを供給するように、パイプラインダイ相互接続パスを介して結合される。ダイの各々はまた、パイプラインにおける欠陥のあるダイを表す不一致が生じるときにＪＴＡＧベースの試験相互接続によるリトリーバル(retrieval)のためのスティッキービット(sticky bit)を記憶するスティッキービット論理を含んでいてよい。パイプライン内の個々のダイが欠陥のあるものとして試験の最後に識別されると、追加の試験データの経路付けが、試験プローブを介して又は必要であればダイを再試験するための他の適切な技術を介してもたらされてよい。
【００２０】
１つの例においては、例えば前のＩＣダイから被試験内部論理へ試験データを選択的に供給する試験入力選択論理を含む追加的な回路が各ダイ内で用いられる。比較器論理は、ＩＣダイ上の論理からの試験データ出力を前のダイからの出力試験データと比較し、そして比較に基づくスティッキービット情報（例えばスティッキービット）を提供してよい。また、一致／不一致ビット論理は、比較器論理に及び前のダイからの一致／不一致データに結合されて、前のダイが試験に通過したかどうかを示す一致又は不一致ビットのいずれかを次のダイに対して出力する。また、パイプラインフロップがダイ上に配置されてもよく、パイプラインにおける１つの隣接ダイから別の隣接ダイへ情報を渡すために適切なタイミングを設けるための遅延フロップとして動作することが必要である場合には、パイプラインフロップは試験されると共に反復されてよい。加えて、ダイにおけるスキャン入力ポートは入力試験データを供給し、またスキャン入力ポートは、試験モードの間にコマンド情報を供給するコマンドポートを含んでいてよい。更に、隣接ダイスキャン出力情報のダイ上比較をバイパスするために、隣接ダイ比較バイパス論理が用いられる。
【００２１】
図１は試験目的でパイプライン形式に動作可能に結合される複数の集積回路ダイ１０２、１０４及び１０６を含むウエハ１００の１つの例を示す。別のセットのＩＣダイ１０８、１１０及び１１２も試験目的でパイプライン形式に接続される。同様にダイ１１４、１１６及び１１８の第３のセットが試験目的でパイプライン形式に接続される。パイプライン化された複数の集積回路ダイの複数のセットは、ウエハレベル試験アクセスメカニズム（ＴＡＭ）送受信機回路１２０及び１２２に並列に結合される。ウエハレベル試験アクセスメカニズム送受信機回路１２０及び１２２は、複数のパイプライン化されたＩＣダイに結合されて、例えば、複数のパイプライン化されたＩＣダイに入力試験データを供給し、そしてパイプラインからウエハ毎レベルでの試験結果を受信する。この例では、ウエハレベルＴＡＭ送受信機回路１２０は、例えば接触プローブを介してコンピュータ試験機ユニットから試験パターンを受信するウエハレベル入力データ受信論理である。ＴＡＭ送受信機回路部分１２２は、結果として得られる試験データをコンピュータ試験機ユニットへ出力するウエハレベル出力データ送信論理である。複数のパイプライン化されたＩＣダイ１０２〜１１８は、ウエハレベル試験アクセスメカニズム送受信機回路のウエハレベル入力データ受信論理１２０及びウエハレベル出力データ送信論理１２２の間に配置される。ウエハレベル入力データ受信論理１２０及びウエハレベル出力データ送信論理１２２は、ウエハ１００の周辺部上に配置され且つダイ１０２〜１１８内には配置されない。ウエハレベル入力データ受信論理１２０は、フロントエンド集積回路ダイ１０２、１０８及び１１４へ試験パターンを並列に送信する送信機論理として考えられてもよい。試験の後にダイがウエハから切り出されると、ダイ間のパイプラインダイ試験相互接続パス１２４は切断される。パイプラインダイ試験相互接続パス１２４それ自体は、この例では複数のダイ１０２、１０４及び１０６の間でのパイプライン相互接続を提供する。１つのウエハ上で任意の適切な数の相互接続及びダイが用いられ得ることが認識されるはずである。
【００２２】
代替的な実施形態においては、プローブ接点を用いる代わりに、ウエハレベル試験アクセスメカニズム送受信機回路１２０及び１２２は、コンピュータベースの試験機ユニットとの通信に関してワイヤレスに受信及び送信を行うワイヤレス送信機及び受信機を含み得る（図８参照）。
【００２３】
図２はダイ１０４の１つの例を示している。ダイ１０４は、２０２で示されるダイ上の入力／出力パッドを介してアクセス可能なＴＡＭ選択ノード２００を含む。ダイ１０４はまた、１つの例においてはスキャン入力線２０６を介して前のダイからのスキャン済み入力データを受信するスキャン済み入力ポートである試験選択入力論理２０４を含む。試験選択入力論理２０４への他の入力は、２０８で示されるパッドを介してＩＯパッド２０２からもたらされ得る。試験選択入力論理２０４は、スキャン入力データとも称される試験データを前のダイから（パイプライン内の最初のダイである場合にはＴＡＭ１２０から直接的に）被試験内部論理２１０へ選択的に供給する。この例では、入力された試験データをスキャン入力データとして２１４で示される相互接続パスを介して次のダイへ及びコア論理２１０へ供給するためのパイプラインフロップ２１２が含まれる。パイプラインフロップ２１６及び２３０は、パイプラインフロップ２１２に対応する遅延補償パイプラインフロップとして機能する。
【００２４】
ダイ１０４はまた、スキャン出力データを次のダイへ２１８で示される相互接続を介して供給する第２のセットのパイプラインフロップ２１６を含む。加えて、第２のパイプラインフロップ２１６の出力は、ＩＯパッド２０２へ供給される。ダイはまた、被試験内部論理２１０からの試験データ出力を前のダイによって供給された出力試験データ２２２と比較する比較器論理２２０を含む。出力試験データ２２２は前のダイからのスキャン出力とも称される。比較器論理２２０は、一致／不一致ビット２２４をＡＮＤ論理２４０へ供給し、またＪＴＡＧインタフェースによって読まれ得るスティッキービット(sticky bit)２２８を提供する。加えて、第３のセットのパイプラインフロップ２３０は、前のダイからの一致／不一致ビット２３２を受信し、また一致ビット情報２３４をＡＮＤ論理２２６（２４０）へ出力する。一致／不一致ビット論理２４０、この例ではＡＮＤ論理は、データ２３６として示される次のダイのための少なくとも１つの一致／不一致ビットを出力する。
【００２５】
動作においては、Ｉ／Ｏパッド２０２を介して試験機によってＴＡＭ選択ビット２５０がセットされて、ウエハレベルＴＡＭ動作を選択すべくセットする。このビットのセッティングは、パッド２０８を介するＩ／Ｏパッドからのビットの代わりに前のダイからのスキャン入力を受信するように試験選択入力論理２０４を制御する。従って、ＴＡＭ１２０によって入力試験データがスキャン入力及び最初のダイに供給されると、パイプラインは、データ２１４として示されるように入力データを次のダイへパイプライン方式で送る。各ダイのスキャン出力データ２１９は、比較器論理２２０によって前のダイのそれ（２２２）と比較され、そして当該出力２２４はＡＮＤ論理２４０へ供給され、不一致が検出される場合にはスティッキービット２２８がセットされる。一致が生じる場合には、一致ビット２２４は前のダイからの一致ビット２３２との論理積がとられる。後述するように、予測値(expected value)が未知である場合において、前のダイからのスキャンアウトデータ(scanout data)の比較を回避するためにマスキングが必要であるときには、例えば図３に示されるように、出力データをマスクするために、ＪＴＡＧインタフェースを介するマスクレジスタがセットされてよい。全てのパイプラインは同時に試験されるので、ダイは並列に試験される。電力及びクロックピンはダイレベル（図示せず）で直接的に接続され、また後述するように従来の試験システムが用いられている場合には、ダイレベルで発生させられる試験パターンは、全てのダイに同じ試験パターンが適用されるように、ウエハレベルに適用される前にトランスレートされるべきである。ここで用いられる「ビット」は、フロップ又はレジスタ等のビットを保持する構造を参照してもよい。
【００２６】
図３は、ＪＴＡＧインタフェースが、ダイがアクティブにされるべきかパイプライン内でバイパスされるべきかを選択し、セットされているスティッキービット２２８を捕獲し、そしてダイがパイプラインにおける最初のダイであり又はバイパスされるべきである場合に比較回路２２０をバイパスすることを可能にするために用いられる追加的な論理を示している。ＪＴＡＧレジスタ制御を介してダイ選択ビット３００はダイがアクティブであるべきかどうかを選択する。例えばこのビットが論理「１」にセットされている場合、ダイはアクティブであるとして表示されてよく、また試験されるパイプライン内の複数のダイの一部となってよい。一方、ビットが「０」にセットされている場合には、このビットは、マルチプレクサ３０２が前のダイからバイパスフロップ２１６へのスキャン出力を通過させると共に前のダイからのスキャン出力データ２２２をフロップ３０９によりダイの外で通過させるための選択ビットとして機能する。バイパスするようにダイ選択ビットがセットされている場合には、比較もまたバイパスされて、フロップ３０９が出力データ２２２を捕獲する。非比較ＪＴＡＧビット３０６は、ダイがパイプラインにおける最初のダイである場合には論理１にセットされてよく、またパイプラインにおける他の全てのダイに対しては０としてセットする。このビットは、最初のダイは前のダイからの出力を比較しないので、比較回路２２０をバイパスさせる。ＪＴＡＧダイ障害(failure)スティッキービット３０８は、スティッキービットデータの捕獲を生じさせる。前述したように、現在のダイ及び前のダイのスキャンアウトデータの間に不一致がある場合、スティッキービットは「１」にセットされる。図示されるように、ボア論理(bore logic)３１０は、ダイがパイプラインにおける最初のダイであるモードの間、マルチプレクサ３１２を制御する。ｍｕｘ３１４は、ＴＤＩと前のコアからのとの間で又は必要であればＩ／Ｏパッドからとの間で選択する。
【００２７】
スティッキービット２２８（即ち障害を表示している）は、試験の最後にレジスタ３００、３０６及び３０８による他のデータと共にシフトアウトされる。図示はしないが、レジスタ３００、３０６及び３０８からのデータをＴＤＯポートの外へ渡すためにマルチプレクサが用いられてよい。
【００２８】
図４は複数のダイ１０４及び１０６の相互接続を示している。ウエハ上のダイ１０６及び全てのダイは図２に示される同じ試験サポート論理を含むので、再度番号は付さないこととする。図４及び図５を参照すると、動作において、図３に示されるダイの各々は試験の間、次のように動作する。この例においては、ＴＡＭは、ウエハへの試験データ及びウエハからの試験結果を通信するブルートゥース(Bluetooth（登録商標）)型の短距離ワイヤレス送信機及び受信機等のワイヤレス送信機及び受信機を含む。図示されるように、方法は、ブロック５００に示されるようにウエハレベルＴＡＭ回路１２０へ入力試験データをワイヤレスで伝達することを含む。ブロック５０２に示されるように、方法は、現在のダイからの出力試験データをパイプラインにおける隣のダイと比較することを含む。例えば、比較器２２０は、データ２１９で示されるダイの被試験コア論理からの現在の試験データを上述した前のダイからのデータ２２２と比較する。方法は、ＴＡＭ受信機回路１２２が多重パイプラインのためのウエハからの試験結果データをワイヤレスで送信することを含む。ＴＡＭ１２２は、ダイからのデータを集め、当該情報を試験機へ送信する。コンピュータ試験システムは次いでウエハレベル試験データを評価し、例えばダイの１つが前のダイとは異なる値を有していることをスティッキービットが示していたかどうかを決定するために、データをダイ毎レベル情報へとトランスレートする。ダイの１つが前のダイとは異なる値を有していることをスティッキービットが示していた場合には、ＴＡＭ１２０及び１２２を介する接触プローブ又はワイヤレス通信を用いて再試験することにより、障害を確認するための個々のダイ試験が可能になる。方法は、ウエハが試験された後に、既知の技術を用いて複数のダイをウエハから分離することと、例えば下記の図９に示されるようにパイプラインダイ試験相互接続点１２４を終端することと、を含む。ＪＴＡＧバイパスビット３０４は、複数のＩＣダイのパイプライン内での１つのダイによる隣接ダイスキャン出力情報のダイ上比較(on-die comparison)を選択的にバイパスするためにセットされる。各ダイは、複数のＩＣダイのパイプライン内からの比較器２２０によるダイ毎一致／不一致情報を生成し、一致ビットを次のダイへ渡す。不一致情報は、ＪＴＡＧインタフェースを介して又は他の適切なメカニズムを介して読まれ得る。ウエハは一致又は不一致情報をＴＡＭ受信機１２２（ＴＡＭ受信機１２２はデータを試験機１２０へ送るので試験機から見ると送信機と称されてもよく、また試験機はＴＡＭ１２２によって送信されるデータを受信するので受信機と称されてよい）へ出力し、ＴＡＭ受信機１２２は次いでそれをワイヤレス試験結果データとしてワイヤレスで送信する。加えて、スキャン出力データも提供される。動作の方法はまた、パイプラインにおける隣接するＩＣからの一致ビットの論理積をとって結果を生成することと、その結果に基づくダイ障害を決定することと、を含む。例えばダイからの一致ビットがない場合には、前のダイと比較して障害を表示するスティッキービットがセットされる。
【００２９】
試験の最中におけるＴＡＭ選択ビット２００は、ウエハＴＡＭ送受信機回路動作を選択するように選択されている。入力試験刺激又は試験データは、各ダイからの出力が別のダイへの入力としての役割を果たすので、ダイの各々へと交互に送られる。各ダイのスキャン出力データは、比較器によって前のダイのスキャン出力データと比較される。不一致がある場合には常にスティッキービットがセットされる。一致ビットはダイ毎に計算され、そして他のダイの一致ビットとの論理積をとられる。
【００３０】
スキャン入力ポートはまた、コマンドポートを含む。コマンドポートを介して、ダイは比較器動作をマスクする「マスク」レジスタをロードするように命令される。マスキングは、典型的には、予測値が未知である場合にスキャンアウトデータの比較を回避するためになされる。
【００３１】
スキャンデータ及びＴＡＭの動作のパイプライン化のために、単一のダイに対する試験パターンは、ＴＡＭ１２０によって利用されるウエハレベルの複数のパターンへとトランスレートされることが望ましい。例えば、トランスレータは、コアレベルパターンにおける任意の初期化シーケンスを除いてパターンデータをトランスレートすることだけを必要とする。開始シーケンスは、ダイレベルパターンが機能することが期待され得ると共にＴＡＭがその所望のモードで有効化されるような状態にウエハをセットアップするように構成される。これらのパターンは、試験機へ送られ得るし、またチップを試験するためにトランスレータパターンと共に用いられ得る。システムを既存のシステムと後方互換性のある(backwards compatible with)ものにするために、障害データ(fail data)を集めてダイレベルパターンデータのコンテクストへと逆トランスレートする障害診断システム(failure diagnosis system)を利用することが望ましいであろう。逆トランスレーション機能は、全ウエハ障害ログ(full wafer fail log)を入力としてよく、また対応する等価ダイレベル障害データを出力としてよい。このことは当業者には明白なはずである。
【００３２】
また、ダイにおけるコア論理の設計及びモデリングによっては、スキャン測定データの各ビットは、必ずしも確定的には予測可能ではないかもしれない。このことは、例えば自動試験機によって生成されるパターンは、ダイの全てのアンロードサイクルに対して計算される予測値を有していない可能性があることを意味する。これらの不確定なスキャンダイのビットに対しては、試験ツールは通常は文字「ｘ」を用いて、データが論理値の「１」又は「０」のいずれになるのかが未知であることを表示する。幾つかのｘビットは、同一のダイの異なる瞬間で異なることが判明する場合がある。この場合、上述した比較器はこの違いを検出して、ダイの間での不一致を一致信号出力及びスティッキービットにおいて表示する。予測不可能であると予想されるビット値に対して比較器がダイ不一致のフラグを立てることは望ましくないところ、上述の付加的な特徴は、比較器がそのようなビットに対してマスクされることを可能にする。このことは、マスクレジスタがマスクパターンを記憶すると共に比較論理へと供給して、マスクパターンがなければ不一致になる可能性のあるサイクルのデータをオーバーライドすることによって達成される。マスクレジスタは、マスキングがチャネル毎及びサイクル毎に適用されることができ、追加的な既知のデータを不必要にマスクすることなしに所望のｘビットがマスクされることを可能にするように構成される。マスクレジスタは、ＪＴＡＧインタフェースを介してアドレス可能であってよい。チャネル毎／サイクル毎ベースで行われるこのマスクは、上述したようなコマンドによって行われてよい。最初のダイがバイパスされる場合において、最初のダイにおける比較をマスクするためにＪＴＡＧマスクレジスタが用いられるときには、第２のダイのマスクビットはセットされるべきである。
【００３３】
図６は別の例のダイ５００を示しているが、この構成においては、スキャン入力データ及び予測データは全てのダイへ送られ、内部パイプラインフロップは用いられていない。各ダイにおけるパイプライン段階は任意である。この例では、図２に示されるパイプラインフロップは用いられていない。むしろ、次のダイへのスキャン入力５０２は、パイプラインフロップ２１２を経由せずに通過させられる。また、比較器論理２２０へは、前のダイからの予測データ（スキャン出力とも称される）５０４が入力される。基本ダイ２１０から出力されるデータはスキャンアウトデータである。このデータは次のダイへは供給されない。むしろ、このデータは、何ら修正されずに比較器及びＩＯパッドにのみ供給される。５０４からの予測データは５０８へ送られる。従って５０４からのデータはスキャン出力と称される。前述における実装においては、３０２の出力は最終的には被試験基本コアからもたらされ、この出力はスキャン出力と称される。５０４からのデータは、５０６として示される次のダイへの予測データとして用いられる。この例では、スキャンアウトデータは直接的に予測データと比較される。不一致があれば常にスティッキービット２２８がセットされる。前述したように一致ビットはダイ毎に計算され、そして他のダイの一致ビットとの論理積をとられる。
【００３４】
予測データについては、この例における各予測データ値は２ビットからなる。「００」は値「０」を表し、「１１」は値「１」を表し、そして値「０１」は予測値が未知の「Ｘ」であることを表す。予測データが「Ｘ」で指定されている場合には常に比較器２２０による比較は行われない。上述したように全てのダイは並列に試験される。
【００３５】
図７は５００に示されるダイと同様の複数のダイの相互接続を示しており、これらは図示されるようにウエハレベル相互接続を介して相互接続される。
【００３６】
図６及び７に示されるダイを用いる試験動作の動作の方法は、ウエハＴＡＭを選択するために選択ビットをセットすることを含む。スキャン入力データ及び予測データは、コンピュータベースの試験機ユニットによって全てのダイへ送られる。被試験論理２１０からのスキャンアウトデータは、比較器２２０によって前のダイからの予測データ５０４と直接的に比較される。不一致がある場合には常にスティッキービット２２８がセットされる。一致ビット／不一致ビット２２４は、ＡＮＤ論理２２６によって他のダイからのビットとの論理積をとられる。前述したように、予測データ値は２ビットを計算する。
【００３７】
図８を参照すると、この例では集積回路ダイの複数のパイプラインのそれぞれに対応するワイヤレス受信機８０２、８０４及び８０６を含むワイヤレス受信機モジュールであるウエハレベル試験アクセスメカニズム送受信機回路１２０が示されている。ワイヤレス受信機８０２〜８０６は、例えばブルートゥース型ワイヤレス受信機、光学的ワイヤレス受信機又は任意の他の適切なワイヤレス受信機であってよい。受信機モジュール８００はまた、入力試験データがワイヤレス受信機なしで用いられるべきである場合に用いられてよい入力／出力ノードに結合されるスキャン入力パッド８０８、８１０及び８１２を含む。マルチプレクシング構造８１４は、試験機によって供給される入力／出力選択信号８１６の制御下にあるワイヤレス受信機８０２〜８０６からの又はＩ／Ｏパッド８０８〜８１２のスキャン入力からのいずれかの試験入力データを通過させるように制御可能である。
【００３８】
試験結果情報を複数のパイプラインの各々からコンピュータ試験システムへワイヤレスで伝達する複数のワイヤレス送信機８２４、８２６及び８２８を含む対応するワイヤレス送信機モジュール８２２であるウエハレベル試験アクセスメカニズム送受信機回路１２２が示されている。これらもまたブルートゥース型送信機又は任意の他の適切なワイヤレス送信機であってよい。非ワイヤレスモードの動作においては、複数のパイプラインの各々からの出力試験データを受信するために、スキャン出力パッド８３０、８３２及び８３４が接触プローブを介して接触させられていてよい。従って、入力スキャンデータ（入力試験データ）は、Ｉ／Ｏパッドを介して、又は受信モジュールを介してワイヤレスに、のいずれかで送られ得るし、また出力スキャンデータは、Ｉ／Ｏパッドを介して、又は送信モジュールを介してワイヤレスに、のいずれかで集められ得る。
【００３９】
図９はダイがウエハから取り外されたときのダイの１つの例を示している。この例におけるＴＡＭ固有のピンは、ノードを接地電位に接続することによって終端される。これらのノードはノード２００、９００、９０２及び９０４として示されている。ノード９０４及び９０２は、例えば前のダイからの一致ビット及び前のダイからのスキャンアウトデータ又は予測データを伝達する。ノード９００は前のダイからのスキャン入力を供給する。
【００４０】
ここに記載される複数の集積回路を含むウエハを試験する方法は、複数のＩＣダイの外側に配置されるウエハレベル試験アクセスメカニズム送受信機回路を含むウエハに入力試験データを伝達することを含む。ＴＡＭ送受信機回路は、複数のＩＣダイの各々に結合されて、入力試験データを多重パイプラインへ並列に供給する。コンピュータベースの試験機ユニットは、ウエハへの入力試験データの伝達に応答するウエハからのウエハレベル試験結果データを受信する。方法はまた、任意の既知のダイ切断及び分離技術を用いてウエハから複数のダイを分離することと、図９に示されるようにウエハレベル試験アクセスメカニズム送受信機回路及び他の送受信機回路を終端することと、を含む。このことは、必要に応じてダイがパッケージ内に配置されているときに行われてよい。また、このことは、パッケージが基板上に配置されているときに生じてよい。入力試験データをウエハに伝達すること及びウエハレベル試験結果データバックを受信することは、既知のワイヤレス通信回路を用いてワイヤレスで行われてよい。
【００４１】
数ある利点の中でも特に、試験アクセスメカニズム送受信機回路は、ウエハ上の全てのダイに対してパイプライン化と共に試験刺激をブロードキャストする能力を提供する。加えて、ダイの試験応答は、その隣のダイと比較されてそれらが一致するか否かを決定してよい。１つの例においては、各ダイは、その応答がその隣の応答と一致するかどうかを試験の終了まで表示する一致／不一致ビットを有する。不一致の場合には、ダイの１つを直接的に観察することによって、欠陥のあるダイを決定するために、更なる隔離が行われてよい。数ある利点の中でも、ウエハレベル試験時間の低減が特に高歩留まりシナリオにおいて生じ得る。構造は、従来の試験方法と後方互換性のあるものであってよい。提案される技術は、それがウエハレベル試験を行うのに要する時間及びコストを低減することができる。
【００４２】
また、限定はされないが例えばＣＤＲＯＭ、ＲＡＭ、他の形態のＲＯＭ、ハードドライブ、分散型メモリ等のコンピュータ可読メモリに記憶される実行可能な命令に基づき集積回路を伴うウエハを作り出す集積回路設計システム（例えばワークステーション）が知られている。命令は、限定はされないが例えばハードウエア記述子言語又は他の適切な言語等の任意の適切な言語によって表現されてよい。従って、ここに説明される論理（例えば回路）はまた、そのようなシステムによって集積回路として製造されてよい。例えば、そのような集積回路製造システムを用いて、前述した論理や送信機及び受信機を伴うウエハが作製されてよい。
【００４３】
本発明の上述の詳細な説明及びそこに説明される例は、例示及び説明を目的とし且つ限定によってではなく提示されてきた。従って、本開示は、上に開示され且つここに特許請求される基本的な原理の精神及び範囲内に含まれる任意の及び全ての修正、変形及び均等なものを網羅することが考慮される。
【図１】
2013526010.tif 000003
【図２】
2013526010.tif 000004
【図３】
2013526010.tif 000005
【図４】
2013526010.tif 000006
【図５】
2013526010.tif 000007
【図６】
2013526010.tif 000008
【図７】
2013526010.tif 000009
【図８】
2013526010.tif 000010
【図９】
2013526010.tif 000011
【国際調査報告】
2013526010.tif 000012
2013526010.tif 000013
2013526010.tif 000014