(57)【要約】【課題】構造をより適切に制御し、プロセスマージンを向上させることができ、性能を向上させることができるように、スプリットゲート装置に関連するような利点を有するデュアルゲート半導体装置の構造及びその製造方法を提供する。【解決手段】第１のポリシリコン（ポリ−１）は、基板に形成された深いトレンチ内に付着している。第１のポリシリコン研磨加工は、ポリ−1の露出面を平坦化するために実施され、それによってその表面は隣接面と同一平面となる。浅いトレンチは、深いトレンチ間の基板に形成されており、第２のポリシリコン（ポリ−２）は、浅いトレンチ内に付着している。第２のポリシリコン研磨加工は、ポリ−２の露出面を平坦化するために実施され、それによってその表面が隣接面と同一平面となる。さらに、ポリ−１とポリ−２に対する金属コンタクトが形成されている。【選択図】  図１
2013521660.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成された第１のトレンチ内、及び第２のトレンチ内に第１のポリシリコンを付着させる工程と、
前記第１のポリシリコンの露出面が隣接面と同一平面となるように、前記露出面を平坦化する第１のポリシリコン研磨加工を実施する工程と、
前記第１のポリシリコン研磨加工後に、前記第１のトレンチと前記第２のトレンチとの間の前記基板に、前記第１のトレンチ及び前記第２のトレンチよりも浅い第３のトレンチを形成する工程と、
前記第３のトレンチ内に第２のポリシリコンを付着させる工程と、
前記第２のポリシリコンの露出面が隣接面と同一平面となるように、前記露出面を平坦化する第２のポリシリコン研磨加工を実施する工程と、
前記第１のポリシリコンに対する第１の金属コンタクト、及び第２のポリシリコンに対する第２の金属コンタクトを形成する工程と、
を備えることを特徴とするデュアルゲート半導体装置の製造方法。
【請求項２】
前記第１のポリシリコンを付着させる前に、前記第１及び前記第２のトレンチ内と、
前記第１のトレンチと前記第２のトレンチとの間の前記基板上に酸化物を付着させる工程と、
前記酸化物を平坦化するために、酸化物研磨加工を実施する工程と、
をさらに備える請求項１に記載のデュアルゲート半導体装置の製造方法。
【請求項３】
前記第１及び第２のポリシリコン研磨加工と前記酸化物研磨加工は、化学機械研磨加工から成る請求項２に記載のデュアルゲート半導体装置の製造方法。
【請求項４】
前記第１の金属コンタクトは前記第１のポリシリコンの真上にあり、かつ前記第１のポリシリコンと接触しており、前記第２の金属コンタクトは前記第２のポリシリコンの真上にあり、かつ前記第２のポリシリコンと接触している請求項１に記載のデュアルゲート半導体装置の製造方法。
【請求項５】
前記第１の金属コンタクトは第１の金属層の一部であり、前記第２の金属コンタクトは第２の金属層の一部であり、前記第１及び第２の金属層は同一平面内にあるが、互いに物理的に分離されている請求項１に記載のデュアルゲート半導体装置の製造方法。
【請求項６】
前記第３のトレンチは、前記第２の金属コンタクトよりも幅広い請求項１に記載の方法。
【請求項７】
基板に形成されたソーストレンチと、
前記基板に形成され、前記ソーストレンチと並行するゲートトレンチと、
前記ソーストレンチの第１の端部で前記ソーストレンチ内の第１のポリシリコンに連結されたソースコンタクトであって、前記ソースコンタクトは、前記第１のポリシリコンの第１の表面の真上にあり、かつ前記第１のポリシリコンの第１の表面と接触するものと、
前記第１の端部と向かい側の前記ゲートトレンチの第２の端部で前記ゲートトレンチ内の第２のポリシリコンに連結したゲートコンタクトであって、前記ゲートコンタクトは、前記第２のポリシリコンの第２の表面の真上にあり、かつ前記第２のポリシリコンの第２の表面と接触するものと、
を備えることを特徴とする半導体装置。
【請求項８】
前記ソースコンタクトは第１の金属層の一部であり、前記ゲートコンタクトは第２の金属層の一部であり、前記第１及び第２の金属層は同一平面にあって、互いに物理的に分離されている請求項７に記載の半導体装置。
【請求項９】
前記第１及び第２の表面は、前記ゲートトレンチと前記ソーストレンチによって形成されるメサの表面と同一平面である請求項７に記載の半導体装置。
【請求項１０】
前記ゲートトレンチは、前記第２の端部よりも幅広い請求項７に記載の半導体装置。
【請求項１１】
前記ゲートトレンチは、前記ゲートコンタクトよりも幅広い請求項７に記載の半導体装置。
【請求項１２】
第１のメサによって分離された第１のトレンチ及び第２のトレンチを、基板に形成する工程と、
前記第１及び第２のトレンチ内と前記第１のメサ上に第１の酸化物層を形成し、さらに第１及び第２のトレンチ内に第１のポリシリコンを付着させる工程と、
平面を形成するために、前記第１のポリシリコンの少なくとも一部を除去する第１のポリシリコン研磨加工と前記第１のメサ上から前記第１の酸化物層の少なくとも一部を除去する酸化物研磨加工を実施する工程と、
前記第１のポリシリコン研磨加工及び前記酸化物研磨加工の後に、前記第１のトレンチと第２のトレンチとの間の前記第１のメサに第３のトレンチを形成する工程であって、前記第１及び第３のトレンチは第２のメサによって分離されており、前記第２及び第３のトレンチは第３のメサによって分離されており、前記第３のトレンチは前記第１及び第２のトレンチよりも浅いものである、第３のトレンチを形成する工程と、
前記第３のトレンチ内と前記第２及び第３のメサ上に第２の酸化物層を形成し、さらに前記第３のトレンチ内に第２のポリシリコンを付着させる工程と、
前記第２のポリシリコンの少なくとも一部を除去する第２のポリシリコン研磨加工を実施する工程と、
を備えることを特徴とするデュアルゲート半導体装置を製造する方法。
【請求項１３】
前記第１のポリシリコンに対する第１の金属コンタクト、及び前記第２のポリシリコンに対する第２の金属コンタクトを形成する工程であって、
前記第１の金属コンタクトは前記第１のポリシリコンの真上にあり、かつ前記第１のポリシリコンと接触しており、
前記第２の金属コンタクトは前記第２のポリシリコンの真上にあり、かつ前記第２のポリシリコンと接触している、
工程をさらに備える、請求項１２に記載のデュアルゲート半導体装置を製造する方法。
【請求項１４】
前記第１の金属コンタクトは第１の金属層の一部であり、前記第２の金属コンタクトは第２の金属層の一部であり、前記第１及び第２の金属層は同一平面内にあるが、物理的に分離されている請求項１３に記載のデュアルゲート半導体装置を製造する方法。
【請求項１５】
前記第１及び第２のポリシリコン研磨加工及び前記酸化物研磨加工は、化学機械研磨加工から成る請求項１３に記載のデュアルゲート半導体装置を製造する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデュアルゲート半導体装置の構造及びその製造方法に関し、特に独立したゲートトレンチとソーストレンチの内側とそれぞれ連結されたポリシリコン層が分離されているデュアルゲート構造を組み込んだトレンチゲート装置（例えばＭＩＳ装置）の構造及びその製造方法に関する。
【背景技術】
【０００２】
電力を節約するためには、トランジスタの電力損失を低減させることが重要である。金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）装置において、電力損失は、ドレイン−ソース間のオン抵抗を低減することで減少させることができる。
【０００３】
ＭＯＳ装置において、高い降伏電圧を実現するために、エピタキシャル（ｅｐｉ）層及び／又は抵抗率を増加させることができるが、これによりオン抵抗に甚大な悪影響を与える可能性がある。その問題を解決するために、装置がオフの時に電流の方向に対して垂直な変調電界を導入することができる。ドリフト領域の変調電界は降伏電圧を増加させ、より一般的な従来のＭＯＳ装置と比較して、所定の降伏電圧としては、より高いドーピング濃度を可能にする。このような電界を発生させる一つの方法は、ドリフト領域と並行に“スプリットゲート”を含めることである。スプリットゲート構造において、ＭＯＳ構造（例えばトレンチ）は、ドリフト領域と並行して作成される。ソースに接続されたシールドポリシリコン（ポリ）領域は、トレンチ内のゲートポリ下に置かれ、ゲート構造はトレンチの頂部に構築される。スプリットゲート構造は、十分なスイッチングや降伏電圧、低オン抵抗を含む多くの利点を提供するが、その製造は容易ではない。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
したがって、改良された製造方法、及びその改良方法に適する装置や、スプリットゲート装置に関連するような利点を提供するデュアルゲート半導体装置が必要とされている。
【課題を解決するための手段】
【０００５】
本発明に係る一実施形態において、第１のポリシリコン（ポリ−１）を、基板に形成された深いトレンチに付着させる。表面が隣接面と同一平面となるように、ポリ−１の露出表面を平坦化する第１のポリシリコン研磨加工を実施する。さらに、浅いトレンチを、深いトレンチ間の基板に形成し、第２のポリシリコン（ポリ−２）を、浅いトレンチ内に付着させる。表面が隣接面と同一平面となるように、ポリ−２の露出表面を平坦化する第２のポリシリコン研磨加工を実施する。
【０００６】
具体的には、一実施形態において、第１の酸化物層を、深いトレンチ内と、深いトレンチ間のメサ上に形成し、さらに、ポリ−１を、深いトレンチに付着させる。平面を形成するために、第１のポリシリコン研磨加工を実施してポリ−１の少なくとも一部を除去し、同様に酸化物研磨加工を実施してメサ上から第１の酸化物層の少なくとも一部を除去する。第１のポリシリコン研磨加工及び酸化研磨加工の後、浅いトレンチを、深いトレンチ間のメサに形成する。第２の酸化物層を、浅いトレンチ内と、深いトレンチと浅いトレンチとの間のメサ上に形成する。さらに、ポリ−２を、浅いトレンチ内に付着させる。第２のポリシリコンの研磨加工を実施し、ポリ−２の少なくとも一部を除去する。
【０００７】
さらに、ポリ−１に対する第１の金属コンタクト、及びポリ−２に対する第２の金属コンタクトを形成することができる。第１の金属コンタクトはポリ−１の真上にあり、かつ接触しており、第２の金属コンタクトはポリ−２の真上にあり、かつ接触している。一実施形態において、第１の金属コンタクトは第１の金属層の一部であり、第２の金属コンタクトは第２の金属層の一部である。第１及び第２の金属層は同じ平面内にあるが、物理的に互いに分離されている。
【０００８】
したがって、一実施形態において、例えばデュアルゲート構造の半導体装置が形成される。そのような装置は、ソーストレンチとゲートトレンチを含み、それらを互いに、基板に並行に交互に形成させる。ゲートトレンチはソーストレンチよりも浅い。ソースコンタクトはソーストレンチの一方の端部で、ソーストレンチ内のポリ−１に連結されている。ソースコンタクトはポリ−１の表面の真上にあり、かつ接触している。ゲートコンタクトは、ゲートトレンチの一方の端部でゲートトレンチ内のポリ−２に連結されている（ソースコンタクトとゲートコンタクトは、トレンチの両端に形成される）。ゲートコンタクトはポリ−２の表面の真上にあり、かつ接触している。第１及び第２のポリシリコン研磨加工の結果として、ポリ−１とポリ−２の表面は隣接面と同一平面になっている。ソースコンタクトは第１の金属層の一部であり、ゲートコンタクトは第２の金属層の一部である。第１及び第２の金属層は同一平面にあり、互いに物理的に分離されている。
【０００９】
一実施形態において、第１及び第２のポリシリコン研磨加工と酸化物研磨加工は、化学機械研磨（ＣＭＰ: Chemical  Mechanical  Polishing）加工である。ＣＭＰを使用することで、デュアルゲート構造などの装置の製造が容易になる。ＣＭＰの使用により、ソーストレンチとゲートトレンチ内のポリシリコンの平坦化、及び各ソーストレンチ上部の酸化物の平坦化が可能となり、結果として優れた構造の制御及び改善されたプロセスマージンが得られ、したがって性能を向上させることができる。例えば、平坦化はフォトリソグラフィ時の焦点深度を向上させる。結果として、材料をより正確かつ均一に付着させることができ、より浅いトレンチを形成することができる。それ故に、装置の形体をより小さいサイズに縮小することができる。
【００１０】
本発明のこれらの目的やその他の目的及び利点は、様々な図面で示された以下の詳細な説明によって、当業者に理解されるだろう。
【発明の効果】
【００１１】
本発明によれば、ソーストレンチ内及びゲートトレンチ内のポリシリコンと、各ソーストレンチの上部の酸化物を平坦化させることができ、これにより、構造をより適切に制御し、プロセスマージンを向上させることができる。すなわち、性能を向上させることができる。例えば、平坦化は、フォトリソグラフィ時の焦点深度を向上させる。その結果、装置の形体を、より小さいサイズに縮小することができる。
【図面の簡単な説明】
【００１２】
本明細書に組み込まれ、その一部を形成し、本発明の実施形態を例示する添付図面は、詳細な説明と共に、本発明の原理を説明するのに役立つ。同じ数字は、図面及び明細書全体を通じて同様の構成要素を示す。
【図１】本発明に係る半導体装置の一実施形態の平面図である。
【図２】本発明の実施形態に係る半導体装置の構成要素を示す様々な軸に沿った断面図である。
【図３】本発明の実施形態に係る半導体装置の構成要素を示す様々な軸に沿った断面図である。
【図４】本発明の実施形態に係る半導体装置の構成要素を示す様々な軸に沿った断面図である。
【図５】本発明の実施形態に係る半導体装置の構成要素を示す様々な軸に沿った断面図である。
【図６】本発明の実施形態に係る半導体装置の構成要素を示す，様々な軸に沿った断面図である。
【図７Ａ】本発明の実施形態に係る半導体装置を製造するために使用される工程（ソーストレンチ）のフローチャートである。
【図７Ｂ】本発明の実施形態に係る半導体装置を製造するために使用される工程（ゲートトレンチ）のフローチャートである。
【図８】本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
【図９】本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
【図１０】本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
【図１１】本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
【図１２】本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
【図１３】本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
【図１４】本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
【図１５】本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
【図１６】本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
【図１７】本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
【発明を実施するための形態】
【００１３】
本願は、２０１０年３月２日に米国に仮出願した出願番号第61/309,824号、発明の名称“Structures  and  Methods  of  Fabrication  Dual  Gate  MIS  Devices（デュアルゲート装置の構造及びその製造方法）”の優先権を主張する。これは、参照によりその全体が本明細書に組み込まれている。
【００１４】
本発明の以下の詳細な説明では、本発明の完全な理解を提供するために、多くの具体的な詳細が記載されている。しかし、本発明は、これらの具体的な詳細がなくても実施し得ること、又はそれらの均等物で実施し得ることが、当業者によって認識されるであろう。他の例では、周知の方法、手順、構成要素及び回路は、本発明のアスペクトを不必要に曖昧にしないように詳細に説明されていない。
【００１５】
以下の詳細な説明の一部は、半導体装置を製造する操作の手順、論理ブロック、処理、及びその他の記号表現の点から表されている。これらの説明や表現は、半導体装置の製造についての当業者によって使用される手段であって、他の当業者に、それらの作業の内容を最も効果的に伝えるものである。本願では、手順、論理ブロック、工程等は、所望の結果を導く首尾一貫した一連のステップ又は指示であると考えられる。これらのステップは、物理量の物理的操作を必要とするものである。しかし、これらの用語及び類似の用語の全ては、適切な物理量に関連付けられ、単にこれらの量に適用される便利な表示（ラベル）に過ぎないことについて留意しておくべきである。以下の記載から明らかなように、特に明記しない限り、本願を通して使用される“形成(forming)”、“実施(performing)”、“生成(producing)”、“付着(depositing)”、“成長（growing）”、“エッチング”などの用語を利用する記載は、半導体装置の製造の動作や処理に言及していることが理解される。
【００１６】
図面は縮尺に合わせて描かれておらず、構造の部分とそれらの構造を形成する様々な層のみが図面に示されている。さらに、製造工程やステップは、本明細書で記載した工程やステップに沿って実行されてもよい。つまり、本明細書に示され、記載されているステップ等の前、中間、及び／又は後に、複数の工程やステップがあってもよい。重要なことに、本発明に係る実施形態は、それらを著しく乱すことなく、これらの他の工程やステップ（おそらく従来の）と組み合わせて実装させることができる。一般に、本発明に係る実施形態は、周辺機器の工程やステップに著しい影響を与えることなく、従来の工程部分に置き換えることができる。
【００１７】
本明細書で使用されるように、“ｎ”の文字はｎ型ドーパントを意味し、“ｐ”の文字はｐ型ドーパントを意味している。プラス記号“＋”又はマイナス記号“−”は、それぞれドーパントの比較的高い濃度又は比較的低い濃度を表すのに使用されている。
【００１８】
図の一部は、１種類の装置との関連で記載されているが、本発明に係る実施形態はそれに限定されない。つまり、本明細書に記載の特徴は、ｎチャネル装置又はｐチャネル装置のいずれにも利用することができる。１種類の装置の記載は、ｐ型ドーパント及び材料を、対応するｎ型ドーパント及び材料の代わりに用いることによって、他のタイプの装置に容易にマッピングすることができ、その逆も同様である。
【００１９】
図１は、本発明に係る半導体装置１００の一実施形態の平面図である。半導体装置１００は、一般的にデュアルゲート構造と呼ばれることもある。半導体装置１００は、金属−絶縁体−半導体（ＭＩＳ）装置として実装されてもよい。
【００２０】
図１において、半導体装置１００の複数のレベル又は層が示されている。図１に示される構造は、ソーストレンチとして知られる第１のトレンチ１１１及び第２のトレンチ１１２によって例示された複数の並行トレンチを含んでいる。ゲートトレンチとして知られている第３のトレンチ１１３は、第１のトレンチ１１１と第２のトレンチ１１２の間にあり、並行している。いくつものソーストレンチがあってもよく、ソーストレンチの各ペア間に１つのゲートトレンチがあってもよい。後述するように、トレンチ１１１、１１２及び１１３は、酸化物で覆われた後、例えばポリシリコンで充填されてもよい。
【００２１】
図１に示すように、第１の金属層１２１は、トレンチの一方の端部の上方に形成され、第２の金属層１２２は、トレンチのもう一方の端部の上方に形成される。第１及び第２の金属層は同じ平面にあるが、互いに物理的に隔離されている。
【００２２】
第１の金属層１２１は、ソース金属層として知られている。ソース金属層１２１は、１３１と１３２として特定した位置で、ソーストレンチ１１１及び１１２のポリシリコンと接触している。ソース金属層１２１との接触は、ソーストレンチ内のポリシリコンの真上である。
【００２３】
第２の金属層１２２は、ゲート金属層として知られている。ゲート金属層１２２は、１３３として特定された位置で、ゲートトレンチ１１３のポリシリコンと接触している。ゲート金属層１２２との接触は、ゲートトレンチ内のポリシリコンの真上である。一実施形態では、ゲートトレンチの幅は、第２の金属層１２２の下方にあるトレンチの端部でより大きくなっている。つまり、ゲートトレンチは、ゲート金属層と接触する場所で、外側に広がっている。図１に示すように、ゲートトレンチは、ゲートコンタクトよりも幅が広い。
【００２４】
図２は、図１に示される切断線Ａ−Ａに沿った断面図である。図２に示される構造１００の部分は、ソーストレンチ１１１及び１１２と共に、追加のソーストレンチ（符号は付されていない）と、ゲートトレンチ１１３と共に、追加のゲートトレンチを（符号は付されていない）を含んでいる。
【００２５】
図２の実施形態において、ソーストレンチとゲートトレンチは、ｎ＋領域２１０とｎドープしたエピタキシャル領域２２０を含む積層板又は基板に形成されている。ソーストレンチはゲートトレンチよりも深く、エピタキシャル領域２２０を貫通し、ｎ＋領域２１０にまで及ぶが、ゲートトレンチはそうではない。
【００２６】
ソーストレンチとゲートトレンチは、酸化物層２３０で覆われていてもよい。ｐ型ボディ領域２４０のようなＰ型ボディ領域も、ソーストレンチとゲートトレンチ間の基板に形成されてもよい。ソース領域２５０のようなソース領域もまた、ソーストレンチとゲートトレンチとの間の基板に形成されてもよい。ドレイン領域（図示されていない）が、ｎ＋領域２１０の下層として実装されてもよい。
【００２７】
図２の実施例において、ソース領域は連続的なｎ＋領域である。しかし、一実施形態では、ｎ＋ソース領域は、図３に示すようにｐ＋領域３５０によって分離される。図３に示すように、ｎ＋ソース領域２５０とｐ＋領域３５０は、互いに交互に並んでいる。つまり、ｎ＋ソース領域２５０はｐ＋領域３５０間に位置し、ｐ＋領域はｎ＋ソース領域間に位置している。ｐ＋領域３５０は、ｐ型ボディ領域２４０に対する電気的コンタクトを供給するために使用される。したがって、同じソース金属層は、ｐ＋ボディ領域２４０（ｐ＋領域３５０を介して）とｎ＋ソース領域２５０の両方に電気的に接触することができる。
【００２８】
以下でより詳細に述べるように、ソーストレンチ及びゲートトレンチ内のポリシリコン２６０の上面（図２）と，ソーストレンチ上部の酸化物層２３０の露出面は、トレンチ間にあるメサと同一平面になっている。これは、以下に述べるように、多くの利点を提供する。
【００２９】
図２に示される構造（半導体装置）１００の端部（つまり、ゲート金属層１２２の下方にある領域、図１を参照）において、酸化膜領域２７０は、ソーストレンチの上方、及びソーストレンチとゲートトレンチの間のメサの上に形成されているが、ゲートトレンチの上方には形成されていないため、ゲートトレンチ内のポリシリコン２６０は、ゲート金属層１２２に接触している。したがって、ゲート金属層１２２は、１３３でのゲート金属コンタクトに例示されるように、ゲートトレンチ内のポリシリコンと物理的かつ電気的に接触することができる。
【００３０】
図４は、図１に示す切断線Ｂ−Ｂに沿った断面図である。図４に示される構造１００の部分は、ゲートトレンチ１１３、ソース金属層１２１、ゲート金属層１２２、エピタキシャル領域２２０及びｎ＋領域２１０を含んでいる。ソース金属層とゲート金属層は、同一平面内にある。
【００３１】
酸化物層４１０は、ゲート金属層１２２の下方にあるゲートトレンチの一部を除いて、ゲートトレンチを覆っており、ゲートトレンチ内の一部のポリシリコン２６０は、ゲート金属層に接触している。したがって、ゲート金属層１２２は、１３３でのゲート金属コンタクトで例示されるように、ゲートトレンチ内のポリシリコンと物理的かつ電気的に接触することができる。
【００３２】
図５は、図１に示される切断線Ｃ−Ｃに沿った断面図である。図５に示される構造１００の部分は、ソーストレンチ１１１及び１１２と共に追加のソーストレンチ（符号は付されていない）と、ゲートトレンチ１１３と共に追加のゲートトレンチを（符号は付されていない）を含んでいる。
【００３３】
以下でより詳細に述べるように、ソーストレンチ及びゲートトレンチ内のポリシリコン２６０の上面と、酸化物層２３０の露出面は、トレンチの間にあるメサと同一平面となっている。これは、以下に述べるように、多くの利点を提供する。
【００３４】
図５に示される構造１００の端部（つまり、ソース金属層１２１の下方にある領域内；図１を参照）において、酸化物領域５７０は、ゲートトレンチの上方に形成されているが，ソーストレンチ上には形成されていない。また、酸化物領域５７０は、終端領域のｎ＋ソース領域の上方に形成されているが，アクティブ領域のｎ＋ソース領域の上方には形成されていない。その結果、ソーストレンチ内のポリシリコン２６０と、アクティブ領域内のｎ＋ソース領域（例えばｎ＋ソース領域２５０）は、ソース金属層１２１に接触している。したがって、ソース金属層１２１は、１３１と１３２のソース金属コンタクトによって例示されるように、ソーストレンチ内のポリシリコン及びｎ＋ソース領域と物理的かつ電気的に接触することができる。
【００３５】
図６は、図１に示される切断線Ｄ−Ｄに沿った断面図である。図６に示される構造１００の部分は、ソーストレンチ１１１、ソース金属層１２１、ゲート金属層１２２及びｎ＋領域２１０を含んでいる。ソース金属層とゲート金属層は、同一平面内にある。
【００３６】
酸化物層６１０は、ソース金属層１２１の下方にあるトレンチの一部を除いてソーストレンチを覆っており、ソーストレンチ内の一部のポリシリコン２６０はソース金属層に接触している。したがって、ソース金属層１２１は、１３１のソース金属コンタクトによって例示されるように、ソーストレンチ内のポリシリコン２６０と物理的かつ電気的に接触することができる。
【００３７】
図７Ａ及び図７Ｂは、図１に部分的に示される装置のような半導体装置を製造するのに使用される工程の一実施形態のフローチャート７００を示している。具体的なステップがフローチャート７００に開示されているが、このようなステップは例示的なものである。つまり、本発明に係る実施形態は、様々な他のステップ又はフローチャート７００に記載のステップの変形を実施することに十分適している実施例である。フローチャート７００は、本発明の実施形態に係る半導体装置の製造において、選択された過程を示す断面図である図８〜図１７と併せて記載されている。特定の周知の過程は、以下の記載から除外されている。例えば、マスクの形成と除去に関連する工程は記載されていない。
【００３８】
図７Ａのブロック７０２において、図８を参照すると、トレンチ８０２は、ｎ＋領域２１０及びエピタキシャル領域２２０を含む基板／積層板に形成されている。トレンチ８０２を形成するのに、エッチング工程が使用されてもよい。トレンチ８０２はソーストレンチとして使用される。
【００３９】
ブロック７０４において、図９を参照すると、酸化物層９０４は、トレンチ８０２の側壁及び底部に沿って付着し、それらのトレンチの間のメサ９０６上にも付着している。
【００４０】
ブロック７０６において、図１０を参照すると、ポリシリコン１００８（ポリ−１）は、トレンチ８０２内に付着している。各トレンチはポリ−１で満たされていてもよい。一実施形態では、第１のポリシリコン研磨加工（例えばＣＭＰ）により、ポリ−１が研磨され、平坦な表面が形成される。さらに、隣接する酸化物層９０４に対して窪むように、ポリ−１が（例えばプラズマ中で）エッチバックされ得る。
【００４１】
ブロック７０８において、図１１を参照すると、酸化物研磨加工（例えばＣＭＰ）によって、平面（平らで滑らかな面）１１１０が形成される。具体的には、メサ上の酸化物層９０４が除去されるため、酸化物層の露出面（トレンチ８０２の側壁に沿った、酸化物層９０４の残りの端部）は、隣接する表面／メサと同一平面となる。また、トレンチ８０２から突出したポリ−１が、いずれの部分も除去されているため、ポリ−１の露出面は、隣接する表面／メサと同一表面となる。
【００４２】
酸化物研磨加工（例えばＣＭＰ）中に、さらなる酸化物が付着によって付加され、かつ除去されることで、平らでかつ滑らかな表面１１１０が実現されてもよい。欠陥（例えば窪み、凹み、傷など）がなく、実用的な表面１１１０は有益である。後工程の過程（ブロック７１２）において、ポリシリコン（ポリ−２）は、ゲートトレンチとして使用されるトレンチ内に付着している。表面１１１０が、実用的なように平らで滑らかでない場合、ポリ−２は、潜在的にストリンガを形成する不完全な形で取り込まれる（captured）可能性がある。
【００４３】
図７Ｂのブロック７１０において、図１２を参照すると、トレンチ１２０２は基板に形成されている。トレンチ１２０２を形成するために、エッチング工程が使用されてもよい。トレンチ１２０２はゲートトレンチとして使用され、ソーストレンチ（トレンチ８０２）よりも浅い。図１に示すように、ゲート金属コンタクトが形成されるトレンチの端部であるトレンチ１２０２の一方の端部で、トレンチ１２０２は広がっている。
【００４４】
ブロック７１２において、図１２を参照すると、薄いゲート酸化物層１２０４が、トレンチ１２０２の側壁及び底部に沿って成長し、また、トレンチ１２０２とトレンチ８０２の間のメサ１２０６上にも成長している。
【００４５】
ブロック７１４において、図１３を参照すると、ポリシリコン１３０８（ポリ−２）はトレンチ１２０２内に付着している。各トレンチは、ポリ−２で満たされていてもよく、その場合、さらに平面を形成するために、第２のポリシリコン研磨加工（例えばＣＭＰ）が使用される。さらに、隣接する酸化物層９０４に対して窪むように、ポリ−２が（例えばプラズマ中で）エッチバックされ得る。
【００４６】
図１３を参照すると、一実施形態において、ｐ型ボディ領域２４０は、トレンチ８０２と１２０２の間の領域に形成され得る。
【００４７】
ブロック７１６において、図１４を参照すると、領域１４５０は、トレンチ８０２と１２０２の間の領域に形成されている。図３に関連して上述したように、領域１４５０は、ｎ＋ソース領域２５０及びｐ＋領域３５０が交互であることを含んでいる。つまり、ｎ＋ソース領域２５０及びｐ＋領域３５０は、図３に示すように互いに交互に並んでいる。
【００４８】
ブロック７１８において、図１５を参照すると、酸化物５７０は、ソース金属領域の選択した位置に付着している。具体的には、酸化物層は、付着した後、ソース金属領域において、酸化物５７０が終端領域とゲートトレンチ１２０２上に残るように選択的に除去され、これによって領域１４５０（例えば、ｎ＋ソース領域２５０とｐ＋領域３５０の交互の領域）はアクティブ領域と接触し、ソーストレンチ８０２は終端領域及びアクティブ領域に接触している。
【００４９】
その結果、続いてソース金属層１２１が付着する時、図５に示すように、ソーストレンチ１１１、ソーストレンチ１１２及びｎ＋ソース領域２５０に対する物理的かつ電気的接触が生じる。また、その後、ソース金属層１２１が付着する時、図１６に示すように、ｐ＋領域３５０に物理的かつ電気的に接触し、それ故にｐ型ボディ領域２４０への電気的かつ物理的接触が生じる。したがって、同一のソース金属層は、ｎ＋ソース領域２５０及びｐ型ボディ領域２４０の両方に電気的に接触する。
【００５０】
また、図１７を参照すると、酸化物２７０は、ゲート金属領域の選択した位置に付着している。具体的には、酸化物層は、付着した後、ゲート金属領域において、酸化物２７０がソーストレンチ８０２と領域１４５０（ｎ＋ソース領域２５０及びｐ＋領域３５０）上に残るように選択的に除去され、これによってゲートトレンチは露出している。その結果、その後にゲートトレンチにゲート金属層２２０が付着する時、図２に示すように、ゲートトレンチへの物理的かつ電気的接触が生じる。ゲートトレンチの幅（Ｗ方向への測定）は、ゲート金属層１２２を持つゲートトレンチのコンタクト幅よりも大きい。
【００５１】
要約すると、本発明に係る実施形態は、デュアルゲート構造を組み込んだトレンチ−ゲート装置（例えばＭＩＳ装置）の構造及び製造方法に関する。デュアルゲート構造では、独立したゲートトレンチとソーストレンチ内のそれぞれに連結されたポリシリコン層が分離されている。デュアルゲート構造は、ゲートトレンチのゲートポリシリコン（ポリ−２）をゲート電極に接続するゲートコンタクトと、ソーストレンチのソースポリシリコン（ポリ−１）をソース電極に接続するソースコンタクトと共に実装される。ソースコンタクト及びゲートコンタクトは同一平面にある。
【００５２】
ＣＭＰにより、そのような装置の製造が容易になる。ＣＭＰの使用は、ソーストレンチ内及びゲートトレンチ内のポリシリコンと、各ソーストレンチの上部の酸化物を平坦化させることができ、これにより、構造をより適切に制御し、プロセスマージンを向上させることができる。すなわち、性能を向上させることができる。例えば平坦化は、フォトリソグラフィ時の焦点深度を向上させる。その結果、装置の形体を、より小さいサイズに縮小することができる。
【００５３】
本発明に係る実施形態は、中電圧定格（６０〜１５０ボルト）のトレンチパワーＭＯＳ装置と高電圧定格（１５０〜３００ボルト）のトレンチパワーＭＯＳ装置と共に使用することができる。
【００５４】
要約すれば、半導体装置の実施形態、及びそのような装置を製造する方法の実施形態が説明されている。本発明の特定の実施形態に関する上記説明は、例示及び説明の目的で提示されている。これらは包括的であること、又は開示された厳密な形態に本発明を限定することを意図するものではなく、上記の教示に照らして、多くの改変及び変形が可能である。実施形態は、本発明の本質的な応用及び実際的な応用を最もよく説明するために選択され、記載されており、当業者が本発明を様々な実施形態として、また想到される特定の用途に適するように、様々な改変を施して利用することを可能にしている。本発明の範囲は本明細書に添付される特許請求の範囲、及びその均等物によって定義されるものである。
【００５５】
好ましくは、本明細書中に記載されている全ての構成要素、部品及びステップが含まれる。当業者に明らかなように、これらの構成要素、部品及びステップのいずれかは、他の要素、部品及びステップに置き換えてもよく、或いは完全に削除してもよいことが理解されるだろう。
【００５６】
広義には、本明細書によって、第１のポリシリコン（ポリ−１）が、基板に形成された深いトレンチ内に付着することが開示されている。第１のポリシリコン研磨加工は、ポリ−１の露出面を平坦化するために実施され、それによって、その表面は隣接面と同一平面となる。その後、浅いトレンチが、深いトレンチ間の基板内に形成され、その浅いトレンチ内に第２のポリシリコン（ポリ−２）が付着する。第２ポリシリコン研磨加工は、ポリ−２の露出面を平坦化するために実施され、それによって、その表面は隣接面と同一平面となる。さらに、ポリ−１及びポリ−２に対する金属コンタクトが形成される。
コンセプト
本明細書には、少なくとも以下の概念が開示されている。
コンセプト１
基板に形成された第１のトレンチ内、及び第２のトレンチ内に第１のポリシリコンを付着させる工程と、前記第１のポリシリコンの露出面が隣接面と同一平面となるように、前記露出面を平坦化する第１のポリシリコン研磨加工を実施する工程と、前記第１のポリシリコン研磨加工後に、前記第１のトレンチと前記第２のトレンチとの間の前記基板に、前記第１のトレンチ及び前記第２のトレンチよりも浅い第３のトレンチを形成する工程と、前記第３のトレンチ内に第２のポリシリコンを付着させる工程と、前記第２のポリシリコンの露出面が隣接面と同一平面となるように、前記露出面を平坦化する第２のポリシリコン研磨加工を実施する工程と、前記第１のポリシリコンに対する第１の金属コンタクト、及び第２のポリシリコンに対する第２の金属コンタクトを形成する工程とを備えるデュアルゲート半導体装置を製造する方法。
コンセプト２
前記第１のポリシリコンを付着させる前に、前記第１及び前記第２のトレンチ内と、前記第１のトレンチと前記第２のトレンチとの間の前記基板上に酸化物を付着させる工程と、前記酸化物を平坦化するために、酸化物研磨加工を実施する工程とをさらに備えるコンセプト１に記載の方法。
コンセプト３
前記第１及び第２のポリシリコン研磨加工と前記酸化物研磨加工は、化学機械研磨加工から成るコンセプト２に記載の方法。
コンセプト４
前記第１の金属コンタクトは、前記第１のポリシリコンの真上にあり、かつ前記第１のポリシリコンと接触しており、前記第２の金属コンタクトは、前記第２のポリシリコンの真上にあり、かつ前記第２のポリシリコンと接触しているコンセプト１に記載の方法。
コンセプト５
前記第１の金属コンタクトは第１の金属層の一部であり、前記第２の金属コンタクトは第２の金属層の一部であり、前記第１及び第２の金属層は同一平面内にあるが、互いに物理的に分離されているコンセプト１に記載の方法。
コンセプト６
前記第３のトレンチは、前記第２の金属コンタクトよりも幅広いコンセプト１に記載の方法。
コンセプト７
基板に形成されたソーストレンチと、前記基板に形成され、前記ソーストレンチと平行するゲートトレンチと、前記ソーストレンチの第１の端部で前記ソーストレンチ内の第１のポリシリコンに連結されたソースコンタクトであって、前記ソースコンタクトは、前記第１のポリシリコンの第１の表面の真上にあり、かつ前記第１のポリシリコンの第１の表面と接触するものと、前記第１の端部と向かい側の前記ゲートトレンチの第２の端部で前記ゲートトレンチ内の第２のポリシリコンに連結されたゲートコンタクトであって、前記ゲートコンタクトは、前記第２のポリシリコンの第２の表面の真上にあり、かつ前記第２のポリシリコンの第２の表面と接触するものとを備える半導体装置。
コンセプト８
前記ソースコンタクトは第１の金属層の一部であり、前記ゲートコンタクトは第２の金属層の一部であり、前記第１及び第２の金属層は同一平面にあって、互いに物理的に分離されているコンセプト７に記載の半導体装置。
コンセプト９
前記第１及び第２の表面は、前記ゲートトレンチと前記ソーストレンチによって形成されるメサの表面と同一平面であるコンセプト７に記載の半導体装置。
コンセプト１０
前記ゲートトレンチは、前記第２の端部よりも幅広いコンセプト７に記載の半導体装置。
コンセプト１１
前記ゲートトレンチは、前記ゲートコンタクトよりも幅広いコンセプト７に記載の半導体装置。
コンセプト１２
第１のメサによって分離された第１のトレンチ及び第２のトレンチを基板に形成する工程と、前記第１及び第２のトレンチ内と前記第１のメサ上に第１の酸化物層を形成し、さらに第１及び第２のトレンチ内に第１のポリシリコンを堆積させる工程と、平面を形成するために、前記第１のポリシリコンの少なくとも一部を除去する第１のポリシリコン研磨加工、及び前記第１のメサ上から前記第１の酸化物層の少なくとも一部を除去する酸化物研磨加工を実施する工程と、前記第１のポリシリコン研磨加工及び前記酸化物研磨加工の後に、前記第１のトレンチと第２のトレンチとの間の前記第１のメサに第３のトレンチを形成する工程であって、前記第１及び第３のトレンチは第２のメサによって分離されており、前記第２及び第３のトレンチは第３のメサによって分離されており、前記第３のトレンチは前記第１及び第２のトレンチよりも浅いものである、第３のトレンチを形成する工程と、前記第３のトレンチ内と前記第２及び第３のメサ上に第２の酸化物層を形成し、さらに前記第３のトレンチ内に第２のポリシリコンを付着させる工程と、前記第２のポリシリコンの少なくとも一部を除去する第２のポリシリコン研磨加工を実施する工程とを備えるデュアルゲート半導体装置を製造する方法。
コンセプト１３
前記第１のポリシリコンに対する第１の金属コンタクト、及び前記第２のポリシリコンに対する第２の金属コンタクトを形成する工程であって、前記第１の金属コンタクトは、前記第１のポリシリコンの真上にあり、かつ前記第１のポリシリコンと接触しており、前記第２の金属コンタクトは前記第２のポリシリコンの真上にあり、かつ前記第２のポリシリコンと接触している工程をさらに備えるコンセプト１２に記載の方法。
コンセプト１４
前記第１の金属コンタクトは第１の金属層の一部であり、前記第２の金属コンタクトは第２の金属層の一部であり、前記第１及び第２の金属層は同一平面内にあるが、物理的に分離されているコンセプト１３に記載の方法。
コンセプト１５
前記第１及び第２のポリシリコン研磨加工及び前記酸化物研磨加工は、化学機械研磨加工から成る、コンセプト１３に記載の方法。
【図１】
2013521660.tif 000003
【図２】
2013521660.tif 000004
【図３】
2013521660.tif 000005
【図４】
2013521660.tif 000006
【図５】
2013521660.tif 000007
【図６】
2013521660.tif 000008
【図７Ａ】
2013521660.tif 000009
【図７Ｂ】
2013521660.tif 000010
【図８】
2013521660.tif 000011
【図９】
2013521660.tif 000012
【図１０】
2013521660.tif 000013
【図１１】
2013521660.tif 000014
【図１２】
2013521660.tif 000015
【図１３】
2013521660.tif 000016
【図１４】
2013521660.tif 000017
【図１５】
2013521660.tif 000018
【図１６】
2013521660.tif 000019
【図１７】
2013521660.tif 000020
【国際調査報告】
2013521660.tif 000021
2013521660.tif 000022
2013521660.tif 000023
2013521660.tif 000024
2013521660.tif 000025