(57)【要約】【解決手段】  本開示の側面によると、入力供給電力の属性を検出する方法および装置が提供される。当該方法は、予測される第２の信号に基づいて生成された第１の信号を受信する段階を備える。第１の信号は、第２の信号に略対応する部分を含む。当該方法はさらに、第１の信号のうち第２の信号に略対応する部分の属性を検出する段階と、第１の信号のうち第２の信号に略対応する部分の属性に基づいて第２の信号の属性を決定する段階とを備える。【選択図】  図２
2013532943.tif 000002
【特許請求の範囲】
【請求項１】
予測される第２の信号に基づき生成された第１の信号であって、前記第２の信号に対応する部分を含む第１の信号を受信する段階と、
前記第１の信号のうち前記第２の信号に対応する部分の属性を検出する段階と、
前記第１の信号のうち前記第２の信号に対応する部分の属性に基づき、前記第２の信号の属性を決定する段階と
を備える方法。
【請求項２】
前記第１の信号を受信する段階は、
立ち上がり部分および前記立ち上がり部分と対称な立ち下がり部分を含む前記第２の信号に基づいて生成された前記第１の信号を受信する段階を有し、
前記第１の信号のうち前記第２の信号に対応する部分は、前記第２の信号の前記立ち上がり部分および前記立ち下がり部分の一方に対応する請求項1に記載の方法。
【請求項３】
前記第１の信号を受信する段階は、
正弦波形を持つ前記第２の信号に基づいて生成された前記第１の信号を受信する段階を有し、
前記第１の信号は、前記第２の信号に対応する立ち上がり部分を含む請求項１に記載の方法。
【請求項４】
前記第１の信号の前記立ち上がり部分において所定レベルを検出する段階と、
前記第２の信号の前記立ち下がり部分が前記所定レベルとなる時間を予測する段階と
をさらに備える請求項３に記載の方法。
【請求項５】
前記第１の信号の前記立ち上がり部分において、前記所定レベルよりも高い第２のレベルを検出する段階と、
前記所定レベルの検出と、前記第２のレベルの検出との間の期間を測定する段階と、
前記第１の信号の前記立ち下がり部分において前記第２のレベルを検出する段階と、
前記第１の信号の前記立ち下がり部分における前記第２のレベルの検出、および、測定された前記期間に基づいて、前記第２の信号の前記立ち下がり部分が前記所定レベルとなる時間を予測する段階と
をさらに備える請求項４に記載の方法。
【請求項６】
前記第１の信号の前記立ち上がり部分において第１のピーク比例レベルを検出する段階と、
前記第１の信号の前記立ち上がり部分において第２のピーク比例レベルを検出する段階と、
前記第１のピーク比例レベルの検出と、前記第２のピーク比例レベルの検出との間の期間を測定する段階と
をさらに備える請求項３から５のいずれか一項に記載の方法。
【請求項７】
前記第１のピーク比例レベル、前記第２のピーク比例レベルおよび前記期間に基づいて前記第２の信号の期間および周波数のうち少なくとも一方を決定する段階をさらに備える請求項６に記載の方法。
【請求項８】
前記第１のピーク比例レベル、前記第２のピーク比例レベル、および、前記第１のピーク比例レベルの検出と前記第２のピーク比例レベルの検出との間の期間に基づいて、前記第２の信号のゼロクロスタイミングを決定する段階をさらに備える請求項６または７に記載の方法。
【請求項９】
前記第２の信号の立ち下がり部分が前記所定レベルとなる時間を予測する段階は、
前記第１の信号の前記立ち上がり部分において前記所定レベルが検出されると、第１のカウンタ／積分器をイネーブルして、第１の初期数からカウントを増加させる段階と、
前記第１の信号の前記立ち上がり部分において第１のピーク比例レベルが検出されると、前記第１のカウンタ／積分器を停止させて、第２のカウンタ／積分器をイネーブルして、第１のレートで第２の初期数からカウントを増加させる段階と、
前記第１の信号の前記立ち上がり部分において第２のピーク比例レベルが検出されると、前記第２のカウンタ／積分器をイネーブルして、第２のレートでカウントを減少させる段階と、
前記第２のカウンタ／積分器が前記第２の初期数に戻ると、前記第１のカウンタ／積分器をイネーブルして、カウントを減少させる段階と、
前記第１のカウンタ／積分器が前記第１の初期数に戻ると、前記時間を示す出力信号を生成する段階と
を有する請求項４または５に記載の方法。
【請求項１０】
予測される第２の信号に基づき生成された第１の信号であって、前記第２の信号に対応する部分を含む第１の信号を受信し、前記第１の信号のうち前記第２の信号に対応する部分の属性を検出し、前記第１の信号のうち前記第２の信号に対応する部分の属性に基づき、前記第２の信号の属性を決定する検出回路と、
前記第２の信号を調整するべく制御信号を生成する制御回路と
を備える回路。
【請求項１１】
前記第２の信号は、立ち上がり部分および前記立ち上がり部分と対称な立ち下がり部分を含み、前記第１の信号のうち前記第２の信号に対応する部分は、前記第２の信号の前記立ち上がり部分および前記立ち下がり部分の一方に対応する請求項１０に記載の回路。
【請求項１２】
前記第２の信号は正弦波形を持ち、前記第１の信号は、前記第２の信号に対応する立ち上がり部分を含む請求項１０または１１に記載の回路。
【請求項１３】
前記検出回路は、前記第１の信号の前記立ち上がり部分において所定レベルを検出し、前記第２の信号の立ち下がり部分が前記所定レベルとなる時間を予測する請求項１２に記載の回路。
【請求項１４】
前記検出回路は、前記第１の信号の前記立ち上がり部分において、前記所定レベルよりも高い第２のレベルを検出し、前記所定レベルの検出と、前記第２のレベルの検出との間の期間を測定し、前記第１の信号の前記立ち下がり部分において前記第２のレベルを検出し、前記第１の信号の前記立ち下がり部分における前記第２のレベルの検出、および、測定された前記期間に基づいて、前記第２の信号の前記立ち下がり部分が前記所定レベルになる時間を予測する請求項１３に記載の回路。
【請求項１５】
前記検出回路は、
前記第１の信号の前記立ち上がり部分が第１のピーク比例レベルとなる第１の時間を検出する第１のコンパレータと、
前記第１の信号の前記立ち上がり部分が第２のピーク比例レベルとなる第２の時間を検出する第２のコンパレータと、
前記第１の時間においてカウントを開始して、前記第２の時間においてカウントを停止させて、前記第１の時間と前記第２の時間との間の期間を測定するカウンタ／積分器と
を有する請求項１２から１４のいずれか一項に記載の回路。
【請求項１６】
前記検出回路はさらに、
前記第１の信号のピークレベルに基づいて電圧を保持するキャパシタと、
前記第１のピーク比例レベルおよび前記第２のピーク比例レベルに応じて、前記第１のコンパレータおよび前記第２のコンパレータに電圧入力を供給する電圧分配部と
を有する請求項１５に記載の回路。
【請求項１７】
前記検出回路は、前記第１のピーク比例レベル、前記第２のピーク比例レベルおよび前記期間に基づいて前記第２の信号の期間および周波数のうち少なくとも一方を決定する請求項１５または１６に記載の回路。
【請求項１８】
前記検出回路は、前記第１のピーク比例レベル、前記第２のピーク比例レベル、および、前記第１の時間の検出と前記第２の時間の検出との間の期間に基づいて、前記第２の信号のゼロクロスタイミングを決定する請求項１５から１７のいずれか一項に記載の回路。
【請求項１９】
前記検出回路は、
一定レートでカウントを増加および減少させる第１のカウンタ／積分器と、
第１のレートでカウントを増加させ、第２のレートでカウントを減少させる第２のカウンタ／積分器と
を有し、
前記検出回路は、前記第１の信号の前記立ち上がり部分において前記所定レベルが検出されると、前記第１のカウンタ／積分器をイネーブルして第１の初期数からカウントを増加させ、前記第１の信号の前記立ち上がり部分において第１のピーク比例レベルが検出されると、前記第１のカウンタ／積分器を停止させて、前記第２のカウンタ／積分器をイネーブルさせて第２の初期数から前記第１のレートでカウントを増加させ、前記第１の信号の前記立ち上がり部分において第２のピーク比例レベルが検出されると、前記第２のカウンタ／積分器をイネーブルして前記第２のレートでカウントを減少させ、前記第２のカウンタ／積分器が前記第２の初期数に戻ると前記第１のカウンタ／積分器をイネーブルしてカウントを減少させ、前記第１のカウンタ／積分器が前記第１の初期数に戻る時間を示す出力信号を生成する請求項１３または１４に記載の回路。
【請求項２０】
負荷に電力を供給する電力回路であって、
正弦波形を持つ交流（ＡＣ）供給電力を受け取り、前記ＡＣ供給電力を調整して出力供給電力を生成し、前記出力供給電力を前記負荷に供給する調整回路と、
検出回路および制御回路を有する検出制御回路と
を備え、
前記検出回路は、前記ＡＣ供給電力に基づいて生成された信号であって、前記ＡＣ供給電力に対応する部分を含む信号を受信し、前記信号のうち前記ＡＣ供給電力に対応する部分の属性を検出し、前記信号のうち前記ＡＣ供給電力に対応する部分の属性に基づき、前記ＡＣ供給電力の属性を決定し、
前記制御回路は、決定された前記ＡＣ供給電力の前記属性に基づいて制御信号を生成し、前記制御信号を前記調整回路に供給して前記ＡＣ供給電力を調整する電力回路。
【請求項２１】
前記調整回路は、位相が合わせられた電圧および電流を持つ前記出力供給電力を生成するべく、前記ＡＣ供給電力を調整する力率補正回路を有する請求項２０に記載の電力回路。
【請求項２２】
前記検出回路は、前記ＡＣ供給電力の複数の所定レベル、前記ＡＣ供給電力の周波数、および、前記ＡＣ供給電力のゼロクロス点のうち少なくとも１つを、前記信号のうち前記ＡＣ供給電力に対応する部分の属性に基づいて検出する請求項２０または２１に記載の電力回路。
【発明の詳細な説明】
【背景技術】
【０００１】
本明細書に記載する背景技術の説明は、本開示がどのような文脈で為されたかの概要を説明する目的で記載するものである。本願の発明者として名前を挙げているものの研究内容は、この背景技術のセクションに記載されている限りにおいて、出願時に先行技術と認められない部分と同様に、本開示に対する先行技術として明示的にも暗示的にも認めるものではない。
【０００２】
＜参照による組み込み＞
本願は、米国仮特許出願第６１／３６８，４８３号（発明の名称：「立ち下がりエッジで歪みが発生している整流化されたサイン波の電圧レベルおよび周波数の検出」、出願日：２０１０年７月２８日）の恩恵を主張する。当該仮出願の内容は全て、参照により本願に組み込まれている。
【０００３】
電力回路は、入力供給電力を負荷を駆動するために適切な形状に調整するために利用される。一例を挙げると、電力回路は、駆動電流の位相を駆動電圧の位相に合わせて駆動効率を改善する力率補正（ＰＦＣ）回路を備える。
【発明の概要】
【課題を解決するための手段】
【０００４】
本開示の側面によると、入力供給電力の属性を検出する方法および装置が提供される。当該方法は、予測される第２の信号に基づき生成された第１の信号を受信する段階を備える。第１の信号は、前記第２の信号に略対応する部分を含む。当該方法はさらに、第１の信号のうち第２の信号に略対応する部分の属性を検出する段階と、第１の信号のうち第２の信号に略対応する部分の属性に基づき、第２の信号の属性を決定する段階とを備える。
【０００５】
ある実施形態によると、第２の信号は、立ち上がり部分および前記立ち上がり部分と対称な立ち下がり部分を含む。一例を挙げると、第２の信号は、正弦波形を持ち、第１の信号は、第２の信号に略対応する立ち上がり部分を含む。当該方法は、第１の信号の立ち上がり部分において所定レベルを検出する段階と、第２の信号の立ち下がり部分が所定レベルとなる時間を予測する段階とを備える。具体的には、当該方法は、第１の信号の前記立ち上がり部分において、所定レベルよりも高い第２のレベルを検出する段階と、所定レベルの検出と、第２のレベルの検出との間の期間を測定する段階と、第１の信号の立ち下がり部分において第２のレベルを検出する段階と、第１の信号の立ち下がり部分における第２のレベルの検出、および、測定された期間に基づいて、第２の信号の前記立ち下がり部分が所定レベルとなる時間を予測する段階とを備える。
【０００６】
別の例を挙げると、当該方法は、第１の信号の立ち上がり部分において第１のピーク比例レベルを検出する段階と、第１の信号の立ち上がり部分において第２のピーク比例レベルを検出する段階と、第１のピーク比例レベルの検出と、第２のピーク比例レベルの検出との間の期間を測定する段階とを備える。当該方法はさらに、第１のピーク比例レベル、第２のピーク比例レベルおよび期間に基づいて第２の信号の期間および周波数のうち少なくとも一方を決定する段階を備える。当該方法はさらに、第１のピーク比例レベル、第２のピーク比例レベル、および、第１のピーク比例レベルの検出と第２のピーク比例レベルの検出との間の期間に基づいて、第２の信号のゼロクロスタイミングを決定する段階を備える。
【０００７】
本開示の側面によると、入力供給電力の属性を検出して、検出した属性の基づき入力供給電力を調整する制御信号を生成する回路が提供される。当該回路は、検出回路と、制御回路とを備える。検出回路は、予測される第２の信号に基づき生成された第１の信号を受信する。第１の信号は、第２の信号に略対応する部分を含む。検出回路は、第１の信号のうち第２の信号に略対応する部分の属性を検出し、第１の信号のうち第２の信号に略対応する部分の属性に基づき、第２の信号の属性を決定する。制御回路は、決定された第２の信号の属性に基づいて、第２の信号を調整するべく制御信号を生成する。
【０００８】
本開示の側面によると、負荷に電力を供給する電力回路がさらに提供される。電力回路は、調整回路と、検出制御回路とを備える。調整回路は、正弦波形を持つ交流（ＡＣ）供給電力を受け取り、ＡＣ供給電力を調整して出力供給電力を生成し、出力供給電力を負荷に供給する。検出制御回路は、検出回路および制御回路を有する。検出回路は、ＡＣ供給電力に基づいて生成された信号を受信する。信号は、ＡＣ供給電力に略対応する部分を含む。検出回路は、信号のうちＡＣ供給電力に略対応する部分の属性を検出し、信号のうちＡＣ供給電力に略対応する部分の属性に基づき、ＡＣ供給電力の属性を決定する。制御回路は、決定されたＡＣ供給電力の属性に基づいて制御信号を生成し、制御信号を調整回路に供給してＡＣ供給電力を調整する。
【図面の簡単な説明】
【０００９】
本開示のさまざまな実施形態は、一例として提案されており、以下の図面を参照しつつ詳細に説明する。図中、同様の番号は同様の構成要素を示すものである。図面は以下の通りである。
【００１０】
【図１】本開示の実施形態に係る電子システム１００の一例を示すブロック図である。
【００１１】
【図２】本開示の実施形態に係る波形を示す図２６０である。
【００１２】
【図３Ａ】本開示の実施形態に係る処理３００の一例の概要を示すフローチャートである。
【００１３】
【図３Ｂ】本開示の実施形態に係る波形を示す図３６０である。
【００１４】
【図４Ａ】本開示の実施形態に係る検出回路４４０を示すブロック図である。
【００１５】
【図４Ｂ】本開示の実施形態に係る波形を示す図４６０である。
【００１６】
【図５Ａ】本開示の実施形態に係る処理５００の一例の概要を示すフローチャートである。
【００１７】
【図５Ｂ】本開示の実施形態に係る波形を示す図５６０である。
【発明を実施するための形態】
【００１８】
図１は、本開示の実施形態に係る電子システム１００の一例を示すブロック図である。電子システム１００は、負荷１０４を駆動する電力を供給する電力回路１１０を備える。電力回路１１０は、図１に示すように、線間電圧ＶＬＩＮＥのファイヤラインおよび中立電圧ＶＮＥＵＴＲＡＬのニュートラルラインを持つ交流（ＡＣ）供給電力等の入力供給電力を受け取る。電力回路１１０は、入力供給電力を調整して適切な属性を持つ出力供給電力を生成し、出力供給電力によって負荷１０４を駆動する。
【００１９】
図１の例では、電力回路１１０は、検出制御回路１２０と、調整回路１１５を有する。検出制御回路１２０は、入力供給電力の属性を検出して、検出した属性に基づいて制御信号を生成して、生成した制御信号を調整回路１１５に供給する。
【００２０】
調整回路１１５は、検出制御回路１２０から供給される制御信号に応じて入力供給電力を調整して、調整された供給電力を負荷１０４に供給する。これらの構成要素は、図１に示されているように結合されている。
【００２１】
一例を挙げると、検出制御回路１２０は、ＩＣチップ上の集積回路（ＩＣ）として実現される。また、この例では、このＩＣチップの接地接続は、接地接続ＶＳＳに電気結合される。尚、負荷１０４はＶＳＳ´に接地される。接地ＶＳＳ´は、接地ＶＳＳと同じ接地であってもよいし、接地ＶＳＳとは別の接地であってもよく、調整回路１１５の構成に応じて決まる。ある実施形態によると、電子システム１００は、線間電圧ＶＬＩＮＥまたは中立電圧ＶＮＥＵＴＲＡＬをスケーリングするスケーリング回路１０５を備え、適切な範囲内の入力電圧ＶＩＮを生成する。入力電圧ＶＩＮは、ＩＣチップに供給され、入力供給電力の属性を検出する。別の実施形態によると、スケーリング回路１０５は必要ないか、または、スケーリング回路１０５もＩＣチップに集積化されている。
【００２２】
本開示の一の側面によると、概して、中立電圧ＶＮＥＵＴＲＡＬに対する線間電圧ＶＬＩＮＥは、正弦波形を持ち、ＶＳＳに対する入力電圧ＶＩＮは、１／２正弦波形を持つ。しかし、ＶＳＳに対する入力電圧ＶＩＮは、負荷１０４のために歪みが発生する可能性がある。
【００２３】
例えば、負荷１０４が比較的重い（例えば、比較的大きい電流を必要とする）場合、ＶＳＳに対する入力電圧ＶＩＮは１／２正弦波形を持つ。しかし、負荷１０４が比較的軽い（例えば、比較的小さい電流を必要とする）場合、ＶＳＳに対する入力電圧ＶＩＮの波形は、キャパシタ１０３の放電が不十分であるために、歪が発生する。本開示の一実施形態によると、検出制御回路１２０は、入力電圧ＶＩＮを利用して入力供給電力の属性を検出する。尚、この検出は、負荷１０４の負荷状態には無関係に行われる。このため、検出制御回路１２０は、調整回路１１５を制御する制御信号を正確に生成することができる。
【００２４】
一例を挙げると、調整回路１１５は、ＡＣ供給電力からの入力を整流するブリッジ整流器１０１を含む。さらに、調整回路１１５は、駆動電流の位相を負荷１０４に対する駆動電圧の位相に合わせて駆動効率を改善する力率補正（ＰＦＣ）回路１０２を含む。一例を挙げると、線間電圧ＶＬＩＮＥは、周波数が５０Ｈｚである。ＰＦＣ回路１０２は、５０Ｈｚよりはるかに高い周波数、例えば、ＫＨｚのオーダでオン／オフに切り替わるよう制御されるスイッチ（不図示）を持つ。スイッチがオンおよびオフに切り替わる各スイッチサイクルにおいて、平均駆動電流は、スイッチがオンの間の線間電圧ＶＬＩＮＥの関数となる。このように、平均駆動電流は、線間電圧ＶＬＩＮＥと略同じ位相を持つ。
【００２５】
一例によると、ＰＦＣ回路１０２を適切に制御するべく、検出制御回路１２０は、線間電圧ＶＬＩＮＥのさまざまな属性、例えば、ＡＣ供給電力のライン周波数、線間電圧ＶＬＩＮＥのゼロクロス点、線間電圧ＶＬＩＮＥが所定電圧レベルにある期間等を検出して、検出した属性に基づき制御信号を生成する。
【００２６】
本開示の実施形態によると、負荷１０４が比較的重い場合、ＶＳＳに対する入力電圧ＶＩＮは、中立電圧ＶＮＥＵＴＲＡＬに対する線間電圧ＶＬＩＮＥの正弦波形と比較して、１／２正弦波形を持つ。具体的には、中立電圧ＶＮＥＵＴＲＡＬに対する線間電圧ＶＬＩＮＥがゼロ以上である場合、ＶＳＳに対する入力電圧ＶＩＮの波形は、中立電圧ＶＮＥＵＴＲＡＬに対する線間電圧ＶＬＩＮＥの波形に倣ったものとなる。中立電圧ＶＮＥＵＴＲＡＬに対する線間電圧ＶＬＩＮＥがゼロ未満である場合、ＶＳＳに対する入力電圧ＶＩＮは、ゼロのままとなる。
【００２７】
さらに、ＶＳＳに対する入力電圧ＶＩＮの波形は、立ち上がり部分および立ち下がり部分を含む。一例を挙げると、立ち上がり部分は、ゼロから１／２正弦波形のピーク値まで上昇する部分であり、立ち下がり部分は、ピーク値からゼロへと下降する部分である。
【００２８】
当該実施形態によると、負荷１０４が比較的軽い場合、立ち上がり部分は依然として正弦波形を取るが、立ち下がり部分は、例えば、キャパシタの放電が不十分であるために、正弦波形に歪みが生じる。一例を挙げると、歪みは、正弦波形のピーク近傍で比較的小さく、立ち下がり部分のゼロクロス点近傍で比較的大きくなる。このように、所定電圧検出、ゼロクロス点検出、ライン周波数検出等、立ち下がり部分を利用する属性検出の結果は、不正確な結果になるとしてよい。
【００２９】
本開示の一の側面によると、検出制御回路１２０は、負荷１０４とは略無関係に、入力供給電力の属性を検出する。ある実施形態によると、検出制御回路１２０は、ＶＳＳに対する入力電圧ＶＩＮのうち歪みが無い部分または歪みが小さい部分、例えば、立ち上がり部分に基づき、入力供給電力の属性を検出する。さらに、入力供給電力の正弦波形が予測可能な波形であるので、検出制御回路１２０は、ＶＳＳに対する入力電圧ＶＩＮの立ち上がり部分の属性検出結果に基づき、入力供給電力の特定の属性を予測する。このように、入力供給電力の属性検出は、ＶＳＳに対する入力電圧ＶＩＮの立ち下がり部分の属性検出の結果に影響されない。
【００３０】
ある実施形態によると、検出制御回路１２０は、検出回路１４０および制御回路１３０を含む。検出回路１４０は、ＶＳＳに対する入力電圧ＶＩＮの歪みが生じていない部分および／または歪みが少ない部分に基づき、所定電圧値の期間、ゼロクロス点、ライン周波数等、ＡＣ供給電力（中立電圧ＶＮＥＵＴＲＡＬに対する線間電圧ＶＬＩＮＥ）の属性を検出するのに適切な任意の回路を含む。制御回路１３０は、検出した属性に基づき適切な制御信号を生成し、制御信号を調整回路１１５に供給する。
【００３１】
ある実施形態によると、検出回路１４０は、ＶＳＳに対する入力電圧ＶＩＮが特定の電圧レベルであるタイミング、例えば、所定電圧レベル、ピーク比例値等であるタイミングを示す信号を出力するコンパレータ（不図示）を含む。
【００３２】
別の実施形態によると、検出回路１４０は、イベント間の期間を測定して、イベントの時間を予測するカウンタ（不図示）を含む。一例を挙げると、カウンタは、カウント増加制御、カウント減少制御、および、停止制御を含む。カウント増加制御は、カウンタをアクティブ化して、例えば、ゼロからカウントを大きくしていく制御である。停止制御は、カウンタでの計数を停止させ、カウント値を格納する制御である。カウント減少制御は、カウンタをアクティブ化して、事前に格納している値からカウントを小さくしていく制御である。検出回路１４０は、例えば、コンパレータからの出力に基づきカウンタの動作を制御するべく、ステートマシン形式等、適切な制御ロジックを含む。一例を挙げると、カウンタは、カウント値がゼロ等の特定値である場合には、出力信号、例えば、比較的高い電圧レベルを生成する。
【００３３】
別の実施形態によると、検出回路１４０は、イベント間の期間を測定して、イベントの時間を予測する積分器（不図示）を含む。一例を挙げると、積分器は、カウント増加時に積分を行って、カウント減少時に放電を行う。積分器は、出力がゼロになると、停止する。積分器の時定数は、増加および減少の積分速度が異なる値に設定されるように、設定されるとしてよい。
【００３４】
尚、検出制御回路１２０は、任意の回路素子、例えば、論理回路、ステートマシン、プロセッサ、メモリ、デジタル回路、アナログ回路等を含み得る。
【００３５】
図２は、本開示の実施形態に係る波形の例を示す図２６０である。図２６０は、第１の曲線２７０および第２の曲線２８０を含む。第１の曲線２７０は、図１の例の中立電圧ＶＮＥＵＴＲＡＬに対する正規化線間電圧ＶＬＩＮＥの波形に対応し、第２の曲線２８０は、図１の例のＶＳＳに対する正規化入力電圧ＶＩＮの波形に対応する。第１の曲線２７０は、正弦波形を持つ。第２の曲線２８０は、負荷依存性である。例えば、負荷１０４が比較的重い場合、第２の曲線２８０は１／２正弦波形となる。負荷１０４が比較的軽い場合、１／２正弦波形の立ち下がり部分に歪みが生じ、例えば、図２では立ち下がり部分２８１および２８２で歪みが生じている。
【００３６】
本開示の一の側面によると、検出制御回路１２０は、ＶＳＳに対する入力電圧ＶＩＮのうち歪みが生じていない部分、例えば、立ち上がり部分に基づき中立電圧ＶＮＥＵＴＲＡＬに対する線間電圧ＶＬＩＮＥの属性を検出する。さらに、中立電圧ＶＮＥＵＴＲＡＬに対する線間電圧ＶＬＩＮＥの正弦波形が予測可能な波形であるので、検出制御回路１２０は、ＶＳＳに対する入力電圧ＶＩＮの立ち上がり部分の属性検出結果に基づき、中立電圧ＶＮＥＵＴＲＡＬに対する線間電圧ＶＬＩＮＥの特定の属性を予測する。このように、入力供給電力の属性検出結果は、ＶＳＳに対する入力電圧ＶＩＮの立ち下がり部分の属性検出結果の影響を受けない。
【００３７】
例えば、Ａで示すように、中立電圧ＶＮＥＵＴＲＡＬに対する線間電圧ＶＬＩＮＥの立ち上がり部分の所定電圧値（例えば、所定正規化電圧値）は、ＶＳＳに対する入力電圧ＶＩＮの立ち上がり部分の対応する所定電圧値の検出結果に基づいて検出され得る。そして、Ｂに示すように、中立電圧ＶＮＥＵＴＲＡＬに対する線間電圧ＶＬＩＮＥの立ち下がり部分の所定電圧値（例えば、所定正規化電圧値）は、ＶＳＳに対する入力電圧ＶＩＮのうち歪みが生じていない部分または歪みが小さい部分の属性検出結果に基づいて検出される。尚、歪みが生じていない部分または歪みが小さい部分の１以上の検出結果に基づいて予測を行うことができる。
【００３８】
図３Ａは、本開示の実施形態に応じて、検出制御回路１２０がカウンタを利用して、中立電圧ＶＮＥＵＴＲＡＬに対する線間電圧ＶＬＩＮＥの立ち下がり部分が所定電圧値となる時間を予測するための処理３００の一例の概要を示すフローチャートである。処理は、Ｓ３０１で開始され、Ｓ３０５に進む。
【００３９】
Ｓ３０５において、検出制御回路１２０は、ＶＳＳに対する入力電圧ＶＩＮが立ち上がり中であることを検出する。一例を挙げると、検出制御回路１２０は、ＶＳＳに対する入力電圧ＶＩＮがゼロより大きく常に増加していることを検出し、検出制御回路１２０は、ＶＳＳに対する入力電圧ＶＩＮが立ち上がり中であると判断する。
【００４０】
Ｓ３１０において、検出制御回路１２０は、ＶＳＳに対する入力電圧ＶＩＮと、第１の基準電圧ＶＲＥＦ１とを比較して、ＶＳＳに対する入力電圧ＶＩＮが第１の基準電圧ＶＲＥＦ１以上であるか否かを判断する。尚、第１の基準電圧ＶＲＥＦ１は所定電圧値に基づいて決定され得る。例えば、入力電圧ＶＩＮと線間電圧ＶＬＩＮＥとの間の倍率が１である場合、第１の基準電圧ＶＲＥＦ１は所定電圧値に等しい。ＶＳＳに対する入力電圧ＶＩＮが第１の基準電圧ＶＲＥＦ１以上である場合、当該プロセスはＳ３１５に進む。ＶＳＳに対する入力電圧ＶＩＮが第１の基準電圧ＶＲＥＦ１未満である場合、当該プロセスはＳ３１０に戻る。
【００４１】
Ｓ３１５において、検出制御回路１２０はカウンタを開始させて、ゼロからカウントを増加させる。
【００４２】
Ｓ３２０において、検出制御回路１２０は、ＶＳＳに対する入力電圧ＶＩＮと、第１の基準電圧ＶＲＥＦ１よりも高い第２の基準電圧ＶＲＥＦ２とを比較して、ＶＳＳに対する入力電圧ＶＩＮが第２の基準電圧ＶＲＥＦ２以上であるか否かを判断する。ある実施形態によると、第２の基準電圧ＶＲＥＦ２は、比較的小さい値だけ、ＶＳＳに対する入力電圧ＶＩＮのピーク値よりも小さい。ＶＳＳに対する入力電圧ＶＩＮが第２の基準電圧ＶＲＥＦ２以上である場合、当該処理はＳ３２５に進む。ＶＳＳに対する入力電圧ＶＩＮが第２の基準電圧ＶＲＥＦ２未満である場合、当該処理はＳ３２０に戻る。
【００４３】
Ｓ３２５において、検出制御回路１２０は、カウンタを停止させて、カウントされた値を格納する。
【００４４】
Ｓ３３０において、検出制御回路１２０は、ＶＳＳに対する入力電圧ＶＩＮと、第２の基準電圧ＶＲＥＦ２とを比較して、ＶＳＳに対する入力電圧ＶＩＮが第２の基準電圧ＶＲＥＦ２以下であるか否かを判断する。ＶＳＳに対する入力電圧ＶＩＮが第２の基準電圧ＶＲＥＦ２以下である場合、当該処理はＳ３３５に進む。ＶＳＳに対する入力電圧ＶＩＮが第２の基準電圧ＶＲＥＦ２より高い場合、当該処理はＳ３３０に戻る。
【００４５】
Ｓ３３５において、検出制御回路１２０は、カウンタを開始させて、格納されている値からカウントを減少させる。
【００４６】
Ｓ３４０において、検出制御回路１２０は、カウンタがゼロまでカウントしたか否かを判断する。ある実施形態において、カウンタは、ゼロまでカウントすると比較的高い電圧値を出力して、検出制御回路１２０は、カウンタが比較的高い電圧値を出力するまで待機する。カウンタが比較的高い電圧値を出力すると、当該プロセスはＳ３４５に進む。カウンタが比較的高い電圧値を出力しないと、当該プロセスはＳ３４０に戻る。
【００４７】
Ｓ３４５において、検出制御回路１２０は、この時点において、中立電圧ＶＮＥＵＴＲＡＬに対する線間電圧ＶＬＩＮＥの立ち下がり部分は所定電圧値である旨を示す出力信号を生成する。この後、当該処理はＳ３９９に進み終了する。
【００４８】
尚、処理３００は適宜調節することができる。一例を挙げると、検出制御回路１２０は、カウンタに代えて、積分器を利用する。
【００４９】
図３Ｂは、処理３００に対応する波形の一例を示す図３６０である。図３６０は、ＶＳＳに対する入力電圧ＶＩＮの曲線３８０を含む。ＶＳＳに対する入力電圧ＶＩＮの立ち下がり部分は、負荷のために、３８１に示すように、歪みが生じているとしてよい。検出制御回路１２０は、ＶＳＳに対する入力電圧ＶＩＮと、第１の基準電圧ＶＲＥＦ１および第２の基準電圧ＶＲＥＦ２とを比較して、この比較結果に基づいてカウンタ／積分器の動作を制御する。
【００５０】
例えば、ＶＳＳに対する入力電圧ＶＩＮは、時間０から増加し始める。時間ｔ１において、ＶＳＳに対する入力電圧ＶＩＮが第１の基準電圧ＶＲＥＦ１に等しいという第１のイベントが発生し、検出制御回路１２０はカウンタを開始させてカウントを増加させる。ＶＳＳに対する入力電圧ＶＩＮは増加し続ける。時間ｔ２において、ＶＳＳに対する入力電圧ＶＩＮが第２の基準電圧ＶＲＥＦ２に等しいという第２のイベントが発生し、検出制御回路１２０はカウンタを停止させる。尚、カウント数は、第１のイベントと第２のイベントとの間の期間に対応する。ＶＳＳに対する入力電圧ＶＩＮは、ピーク値ＶＰＥＡＫまで増加し続けた後、減少し始める。時間ｔ３において、ＶＳＳに対する入力電圧ＶＩＮが第２の基準電圧ＶＲＥＦ２に等しいという第３のイベントが発生し、検出制御回路１２０はカウンタを開始させてカウントを減少させる。時間ｔ４において、カウンタはゼロになり、検出制御回路１２０は、時間ｔ４において、中立電圧ＶＮＥＵＴＲＡＬに対する線間電圧ＶＬＩＮＥの立ち下がり部分が所定電圧値を持つ旨を示す出力信号を生成する。
【００５１】
ある実施形態によると、第１の基準電圧ＶＲＥＦ１および第２の基準電圧ＶＲＥＦ２は、略一定のバンドギャップ電圧に基づいて生成される。例えば、バンドギャップ電圧は、処理のバラツキおよび温度のバラツキにも略無関係な電圧である。
【００５２】
別の実施形態によると、第１の基準電圧ＶＲＥＦ１は、ピーク値ＶＰＥＡＫに比例した電圧であり、時間ｔ１から時間ｔ４までの期間Ｔ１を測定する。尚、ピーク値ＶＰＥＡＫは以下の数１で表される。
【数１】
2013532943.tif 000003
Ｔが入力供給電力の期間を表す場合に、
【数２】
2013532943.tif 000004
の関係が成り立つので、以下の数３を用いて入力供給電力のライン周波数（ｆ＝１／Ｔ）を算出する。
【数３】
2013532943.tif 000005
【００５３】
尚、入力供給電力のライン周波数は、精度を改善することを目的として、ＶＳＳに対する入力電圧ＶＩＮの立ち上がり部分における２つのピーク比例電圧の検出結果に基づいて、算出され得る。
【００５４】
図４Ａは、本開示の実施形態に係る検出回路４４０のブロック図である。検出回路４４０は、ＡＣ供給電力のライン周波数を検出するべく検出制御回路１２０に含むことができる。検出回路４４０は、４つの抵抗器Ｒ１−Ｒ４と、２つのダイオードＤ１およびＤ２と、キャリブレーションスイッチＳと、キャパシタＣＨＯＬＤと、２つのコンパレータ４４２および４４４と、カウンタ／積分器４４６とを有する。これらの構成要素は、図４Ａに示すように結合されている。
【００５５】
ダイオードＤ１の方向を鑑みると、キャパシタＣＨＯＬＤが保持している電圧ＶＲは、以下の数４に表すように、ピーク値ＶＰＥＡＫの一部に対応する。
【数４】
2013532943.tif 000006
コンパレータ４４２は、電圧ＶＡと電圧ＶＲとを比較して、電圧ＶＡが電圧ＶＲ以上となる第１のイベントが発生するとカウンタ／積分器４４６を開始させる。第１のイベントは、以下の数５の関係を意味する。
【数５】
2013532943.tif 000007
コンパレータ４４４は、電圧ＶＢと電圧ＶＲとを比較して、電圧ＶＢが電圧ＶＲ以上になるという第２のイベントが発生するとカウンタ／積分器４４６を停止させる。第２のイベントは、以下の数６の関係を意味する。
【数６】
2013532943.tif 000008
カウントされた数は、第１のイベントと第２のイベントとの間の期間Ｔ１に対応する。この期間に基づき、ライン周波数を算出することができる。
【００５６】
ある実施形態によると、カウンタ／積分器４４６が停止した後、パルス信号でキャリブレーションスイッチＳを開閉制御する。このようにして、キャパシタＣＨＯＬＤが保持する電圧は、最も新しいピーク値ＶＰＥＡＫの一部に対応する。
【００５７】
尚、ある実施形態によると、検出回路４４０はＩＣチップ上で実現可能である。別の実施形態によると、検出回路４４０の一部、例えば、コンパレータ４４２および４４４ならびにカウンタ／積分器４４６は、ＩＣチップ上で実現可能である。
【００５８】
図４Ｂは、本開示の実施形態に係る検出回路４４０の波形の一例を示す図４６０である。図４６０は、ＶＳＳに対する正規化線間電圧ＶＬＩＮＥの曲線４８０を含む。検出回路４００は、ＶＳＳに対する正規化線間電圧ＶＬＩＮＥがＫ１以上になるという第１のイベントと、ＶＳＳに対する正規化線間電圧ＶＬＩＮＥがＫ２より大きくなるという第２のイベントとの間の期間Ｔ１を測定する。尚、Ｋ１は数７で、Ｋ２は数８で表される。
【数７】
2013532943.tif 000009
【数８】
2013532943.tif 000010
【００５９】
そして、数９を用いてライン周波数を算出する。
【数９】
2013532943.tif 000011
【００６０】
本開示の実施形態によると、検出制御回路１２０はさらに、ゼロクロスタイミングを算出できる。例えば、数１０を用いて第２のイベントから第１のゼロクロス点までの期間Ｔ２を算出して、数１１を用いて第２のイベントから第２のゼロクロス点までの期間Ｔ３を算出する。
【数１０】
2013532943.tif 000012
【数１１】
2013532943.tif 000013
【００６１】
図５Ａは、検出制御回路１２０が２つのカウンタを用いてＡＣ供給電力のライン周波数を算出して、中立電圧ＶＮＥＵＴＲＡＬに対する線間電圧ＶＬＩＮＥの立ち下がり部分が所定電圧値を持つ期間を予測する処理５００の一例の概要を示すフローチャートである。当該処理は、Ｓ５０１で開始され、Ｓ５０５に進む。
【００６２】
Ｓ５０５において、検出制御回路１２０は、ＶＳＳに対する入力電圧ＶＩＮが立ち上がり部分中であると検出する。一例を挙げると、検出制御回路１２０は、ＶＳＳに対する入力電圧ＶＩＮがゼロよりも大きく、常に増加していると検出する。こうして、検出制御回路１２０は、ＶＳＳに対する入力電圧ＶＩＮが立ち上がり部分中であると判断する。
【００６３】
Ｓ５１０において、検出制御回路１２０は、ＶＳＳに対する入力電圧ＶＩＮと、基準電圧ＶＲＥＦとを比較して、ＶＳＳに対する入力電圧ＶＩＮが基準電圧ＶＲＥＦ以上であるか否かを判断する。尚、基準電圧ＶＲＥＦは所定電圧値に基づいて決めるとしてよい。例えば、入力電圧ＶＩＮと線間電圧ＶＬＩＮＥとの間の倍率が１である場合、基準電圧ＶＲＥＦは所定電圧値に等しい。ＶＳＳに対する入力電圧ＶＩＮが基準電圧ＶＲＥＦ以上である場合、当該処理はＳ５１５に進む。ＶＳＳに対する入力電圧ＶＩＮが基準電圧ＶＲＥＦ未満である場合、当該処理はＳ５１０に戻る。
【００６４】
Ｓ５１５において、検出制御回路１２０は、第１のカウンタを開始させてゼロからカウントを増加させる。
【００６５】
Ｓ５２０において、検出制御回路１２０は、ＶＳＳに対する入力電圧ＶＩＮと、基準電圧ＶＲＥＦよりも高い第１のピーク比例電圧ＴＨ１（Ｋ１×ＶＰＥＡＫ）とを比較して、ＶＳＳに対する入力電圧ＶＩＮが第１のピーク比例電圧ＴＨ１よりも高いか否かを判断する。ＶＳＳに対する入力電圧ＶＩＮが第１のピーク比例電圧ＴＨ１以上である場合、当該処理はＳ５２５に進む。ＶＳＳに対する入力電圧ＶＩＮが第１のピーク比例電圧ＴＨ１未満である場合、当該処理はＳ５２０に戻る。
【００６６】
Ｓ５２５において、検出制御回路１２０は、第１のカウンタを停止させて、カウントされた値を格納する。さらに、検出制御回路１２０は、第１のレートで第２のカウンタを開始させ、ゼロからカウントを増加させる。
【００６７】
Ｓ５３０において、検出制御回路１２０は、ＶＳＳに対する入力電圧ＶＩＮと、第１のピーク比例電圧ＴＨ１よりも高い第２のピーク比例電圧ＴＨ２（Ｋ２×ＶＰＥＡＫ）とを比較して、ＶＳＳに対する入力電圧ＶＩＮが第２のピーク比例電圧ＴＨ２以上であるか否かを判断する。ＶＳＳに対する入力電圧ＶＩＮが第２のピーク比例電圧ＴＨ２以上である場合、当該処理はＳ５３５に進む。ＶＳＳに対する入力電圧ＶＩＮが第２のピーク比例電圧ＴＨ２未満である場合、当該処理はＳ５３０に戻る。
【００６８】
Ｓ５３５において、検出制御回路１２０は、第２のカウンタを停止させてカウントの増加を止め、第２のレートで第２のカウンタを開始させてカウントを減少させていく。
【００６９】
Ｓ５４０において、検出制御回路１２０は、第２のカウンタがゼロまでカウントしたか否かを判断する。第２のカウンタがゼロまでカウントしている場合、当該処理はＳ５４５に進む。第２のカウンタがゼロまでカウントしていない場合、当該処理はＳ５４０に戻る。
【００７０】
Ｓ５４５において、検出制御回路１２０は、第１のカウンタを開始させて、カウントを減少させる。
【００７１】
Ｓ５５０において、検出制御回路１２０は、第１のカウンタがゼロまでカウントしたか否かを判断する。第１のカウンタがゼロまでカウントしている場合、当該処理はＳ５５５に進む。第１のカウンタがゼロまでカウントしていない場合、当該処理はＳ５５０に戻る。
【００７２】
Ｓ５５５において、検出制御回路１２０は、その時点において、中立電圧ＶＮＥＵＴＲＡＬに対する線間電圧ＶＬＩＮＥの立ち下がり部分が所定電圧値である旨を示す出力信号を生成する。この後、当該処理はＳ５９９に進み終了する。
【００７３】
尚、当該処理５００は適宜調節することができる。一例を挙げると、検出制御回路１２０は、カウンタに代えて、積分器を利用する。
【００７４】
図５Ｂは、処理５００に対応する波形の一例を示す図５６０である。図５６０は、ＶＳＳに対する入力電圧ＶＩＮの曲線５８０を含む。ＶＳＳに対する入力電圧ＶＩＮの立ち下がり部分は、負荷のために、５８１に示すように、歪みが発生しているとしてよい。検出制御回路１２０は、ＶＳＳに対する入力電圧ＶＩＮと、基準電圧ＶＲＥＦ、および、第１のピーク比例電圧ＴＨ１、および、第２のピーク比例電圧ＴＨ２とを比較して、比較結果に基づき第１のカウンタおよび第２のカウンタの動作を制御する。
【００７５】
例えば、ＶＳＳに対する入力電圧ＶＩＮは、時間ｔ０から増加し始める。時間ｔ１において、ＶＳＳに対する入力電圧ＶＩＮが基準電圧ＶＲＥＦに等しいという第１のイベントが発生すると、検出制御回路１２０は、第１のカウンタを開始させてカウントを増加させる。ＶＳＳに対する入力電圧ＶＩＮは増加し続ける。時間ｔ２において、ＶＳＳに対する入力電圧ＶＩＮが第１のピーク比例電圧ＴＨ１に等しいという第２のイベントが発生すると、検出制御回路１２０は、第１のカウンタを停止させて、第１のレートで第２のカウンタを開始させて、ゼロからカウントを大きくする。ＶＳＳに対する入力電圧ＶＩＮは、増加し続ける。時間ｔ３において、ＶＳＳに対する入力電圧ＶＩＮが第２のピーク比例電圧ＴＨ２に等しいという第３のイベントが発生すると、検出制御回路１２０は、第２のカウンタを停止させてカウントの上昇を停止させ、第２のレートで第２のカウンタを開始させてカウントを小さくする。ＶＳＳに対する入力電圧ＶＩＮは、増加し続けてピーク値ＶＰＥＡＫに到達し、減少し始める。時間ｔ４において、第２のカウンタはゼロまでカウントした後、検出制御回路１２０は、第１のカウンタを開始させてカウントを減少させる。時間ｔ５において、第１のカウンタはゼロであり、検出制御回路１２０は、その時点において中立電圧ＶＮＥＵＴＲＡＬに対する線間電圧ＶＬＩＮＥの立ち下がり部分が所定電圧値を持つ旨を示す出力信号を生成する。
【００７６】
尚、第１のレートおよび第２のレートは以下の数１２に応じて適宜選択され得る。
【数１２】
2013532943.tif 000014
【００７７】
また、ライン周波数は、例えば、Ｋ１、Ｋ２、および、時間ｔ２と時間ｔ３との間の期間Ｔ１に基づいて、数９を利用して算出することができる。
【００７８】
本開示の主題は、一例として提案する具体的な実施形態に基づいて説明してきたが、当業者には多くの代替例、変形例および変更例が自明であることは明らかである。したがって、本明細書で説明する本開示の実施形態は、本開示を限定するものではなく、本開示を例示するものとする。本開示の範囲を逸脱することなく変更することもできる。
【図１】
2013532943.tif 000015
【図２】
2013532943.tif 000016
【図３Ａ】
2013532943.tif 000017
【図３Ｂ】
2013532943.tif 000018
【図４Ａ】
2013532943.tif 000019
【図４Ｂ】
2013532943.tif 000020
【図５Ａ】
2013532943.tif 000021
【図５Ｂ】
2013532943.tif 000022
【国際調査報告】
2013532943.tif 000023
2013532943.tif 000024
2013532943.tif 000025
2013532943.tif 000026