(57)【要約】  パッシベーション層が、ｎ型領域とｐ型領域との間に配置された発光層を含む、半導体構造体の側面上に配置される。アンダーフィルに対する接着として構成される材料が、半導体構造体のエッチングされた表面の上に配置される。
2013528325.tif 000002
【特許請求の範囲】
【請求項１】
方法であって：
構造体を提供するステップであり、該構造体は：
複数の半導体発光デバイスを含むウェハーであり、それぞれの発光デバイスはｎ型領域とｐ型領域との間に配置された発光層を含むウェハーと；
前記半導体発光デバイスの少なくとも一つの側面上に配置されたパッシベーション層と；
二つの半導体発光デバイスの間の前記ウェハー上に配置された第１の材料と；
を含む、ステップと；
前記構造体とマウントとの間に第２の材料を配置するステップであり、前記第１の材料は前記第２の材料に対して接着するように構成されているステップと；
前記構造体を前記マウントに対して取り付けるステップと；
を含むことを特徴とする方法。
【請求項２】
前記方法は、さらに
前記第１の材料が配置された領域において、前記ウェハーを単一化することにより、前記二つの半導体発光デバイスを分離するステップ、を含む
請求項１に記載の方法。
【請求項３】
前記第１の材料は、
絶縁層、誘電体層、ＡＩＮ、ＴｉＮ，ＳｉＯ２、ＳｉＮｘＯｙ、ＳｉＮｘ、そしてＳｉ３Ｎ４のうちの一つである、
請求項１に記載の方法。
【請求項４】
前記第１の材料は、前記パッシベーション層である、
請求項１に記載の方法。
【請求項５】
前記パッシベーション層は、前記発光層によって発せられた光を反射するように構成されている、
請求項１に記載の方法。
【請求項６】
前記パッシベーション層は、多重層誘電体スタックである、
請求項１に記載の方法。
【請求項７】
前記パッシベーション層は、コンタミネーションが前記半導体発光デバイスと接触することを防ぐように構成されている、
請求項１に記載の方法。
【請求項８】
前記パッシベーション層は、前記第２の材料である、
請求項１に記載の方法。
【請求項９】
前記単一化は、鋸切断、レーザースクライビング、破断、のうちの一つを含む、
請求項１に記載の方法。
【請求項１０】
デバイスであって：
ｎ型領域とｐ型領域との間に配置された発光層を含む半導体構造体と；
前記半導体構造体の側壁の少なくとも部分の上に配置されたパッシベーション層と；
前記半導体構造体のエッチングされた表面上に配置された材料であり、該材料はアンダーフィルに対して接着するように構成されている材料と；
を含むことを特徴とするデバイス。
【請求項１１】
前記デバイスは、さらに
前記半導体構造体に取り付けられたマウントを含み、前記アンダーフィルは前記半導体構造体と前記マウントとの間に配置される、
請求項１０に記載のデバイス。
【請求項１２】
前記材料は、
絶縁層、誘電体層、ＡＩＮ、ＴｉＮ，ＳｉＯ２、ＳｉＮｘＯｙ、ＳｉＮｘ、そしてＳｉ３Ｎ４のうちの一つである、
請求項１０に記載のデバイス。
【請求項１３】
前記材料は、前記パッシベーション層である、
請求項１０に記載のデバイス。
【請求項１４】
前記パッシベーション層は、前記発光層によって発せられた光を反射するように構成されている、
請求項１０に記載のデバイス。
【請求項１５】
前記パッシベーション層は、多重層誘電体スッタクである、
請求項１０に記載のデバイス。
【請求項１６】
前記パッシベーション層は、コンタミネーションが前記半導体発光デバイスと接触することを防ぐように構成されている、
請求項１０に記載のデバイス。
【請求項１７】
前記デバイスは、さらに成長基板を含み、前記半導体構造体は前記成長基板の上で成長する、
請求項１０に記載のデバイス。
【請求項１８】
構造体であって：
複数の半導体発光デバイスを含むウェハーであり、それぞれの発光デバイスはｎ型領域とｐ型領域との間に配置された発光層を含むウェハーと；
前記半導体発光デバイスの少なくとも一つの側面上に配置されたパッシベーション層と；
二つの半導体発光デバイスの間の前記ウェハー上に配置された材料であり、該材料はアンダーフィルに対して接着するように構成されている材料と；
を含むことを特徴とする構造体。
【請求項１９】
前記材料は、前記パッシベーション層の一部分である、
請求項１８に記載の構造体。
【請求項２０】
前記パッシベーション層は、前記発光層によって発せられた光を反射するように構成されている、
請求項１８に記載の構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光デバイス上のパッシベーション層に関する。
【背景技術】
【０００２】
発光ダイオード（ｌｉｇｈt  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ：ＬＥＤ）、共振空洞発光ダイオード（ｒｅｓｏｎａｎｔ  ｃａｖｉｔｙ  ｌｉｇｈt  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ：ＲＣＬＥＤ）、垂直キャビティレーザーダイオード（ｖｅｒｔｉｃａｌ  ｃａｖｉｔｙ  ｌａｓｅｒ  ｄｉｏｄｅ：ＶＣＳＥＬ）、そして端面発光レーザー（ｅｄｇｅ  ｅｍｉｔｔｉｎｇ  ｌａｓｅｒ）を含む半導体発光デバイスは、現在利用可能な最も効率の良い光源である。可視スペクトルに渡り動作可能な高輝度発光デバイスの製造における現在の興味ある材料システムは、第３族から第５族の半導体を含んでいる。特に、ガリウム、アルミニウム、インジウム、そして窒素に係る２元、３元、そして４元合金であり、第３族窒化物としても言及されるものである。典型的には、第３族窒化物発光デバイスは、サファイア、シリコンカーバイト、第３族窒化物、または他の好適な基板の上に、組成およびドーパント濃度が異なる半導体層のスタック(ｓｔａｃｋ)をエピタキシャルに成長させることにより製作される。有機金属化学気相成長法（ｍｅｔａｌ−ｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）、分子線エピキタシ（ｍｏｌｅｃｕｌａｒ  ｂｅａｍ  ｅｐｉｔａｘｙ：ＭＢＥ）、または他のエピタキシャル技術によるものである。スタックは、しばしば、基板の上に形成され、例えば、シリコンでドープされた一つまたはそれ以上のｎ型層と、ｎ型層の上に形成された活性領域における一つまたはそれ以上の発光層と、活性領域の上に形成され、例えば、マグネシウムでドープされた一つまたはそれ以上のｐ型層とを含んでいる。電極は、ｎ型領域とｐ型領域の上に形成される。
【０００３】
米国特許出願第２００６／０２８１２０３号は、「パッケージのためにＬＥＤを搭載し、ＬＥＤに係る成長基板を除去するための技術」について記述している。基板の除去の際にエピタキシャル構造体を保持するために、キャリア（ｃａｒｒｉｅｒ）とダイ（ｄｉｅ）との間にアンダーフィル材料が注入される。半導体構造体に係るある領域はダイとキャリアとの間の相互接続によって保持されており、ある領域はアンダーフィルによって保持されている。半導体構造体がストレスにさらされるときに、例えば基板の除去、クラックが生じるのを防ぐために、相互接続とアンダーフィルの機械的コンプライアンスおよび熱膨張係数が、完全に一致していることが望ましい。好適なアンダーフィル材料の例としては、ヘンケルコーポレーション（Ｈｅｎｋｅｌ  Ｃｏｒｐｏｒａｔｉｏｎ）から入手可能なＦＢ４５１１エポキシ、および、望ましい熱膨張係数と機械的コンプライアンスに達するまでシリカ（ｓｉｌｉｃａ）またはアルミナ（ａｌｕｍｉｎａ）といった無機材料が混ざったシリコンや他のエポキシ、が含まれる。アンダーフィルはエピタキシャル層を保持するので、アンダーフィルは、相互接続間の全てのギャップを埋めること、および、基板除去の際にエピタキシャル構造体にクラックが生じやすくなる気泡の形成を避けること、が望ましい。従って、アンダーフィル材料の表面張力は、アンダーフィルが相互接続間の全てのギャップを埋めるように選択される。代替的には、アンダーフィルが注入されたのと反対側の、キャリアとダイとの間のギャップの側面を部分的に吸引する。相互接続間の全てのギャップの中にアンダーフィルを引き込むためである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願第２００６／０２８１２０３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、半導体発光デバイスのためのパッシベーション層を提供することである。
【課題を解決するための手段】
【０００６】
いくつかの実施例に従った方法において、構造体が提供される。構造体は、複数の半導体発光デバイスを含んだウェハーを有しており、それぞれの発光デバイスは、ｎ型領域とｐ型領域との間に配置された発光層を含んでいる。構造体は、さらに、少なくとも一つの半導体発光デバイスの側面上に配置されたパッシベーション層と二つの半導体発光デバイスの間のウェハー上に配置された第１の材料を含んでいる。本方法は、さらに構造体とマウントの間に第２の材料を配置することを含んでいる。第１の材料は第２の材料に接着するように構成されている。構造体は、マウントに取り付けられる。
【０００７】
本発明のいくつかの実施例において、デバイスは、ｎ型領域とｐ型領域との間に配置された発光層を含む半導体構造体を有している。パッシベーション層が、半導体構造体の側面の少なくとも一部の上に配置される。アンダーフィルに対して接着するように構成された材料が、半導体構造体のエッチングされた表面上に配置される。
【０００８】
本発明のいくつかの実施例において、構造体は、複数の半導体発光デバイスを含んだウェハーを有しており、それぞれの発光デバイスは、ｎ型領域とｐ型領域との間に配置された発光層を含んでいる。パッシベーション層が、少なくとも一つの半導体発光デバイスの側面上に配置される。アンダーフィルに対して接着するように構成された材料が、二つの半導体発光デバイスの間のウェハー上に配置される。
【０００９】
いくつかの実施例において、パッシベーション層は、アンダーフィル、誘電体層、または多重層スタックであり得る。パッシベーション層は、コンタミネーションが半導体発光デバイスに接触することを防ぐように構成することができ、それによりデバイスのパフォーマンスを改善し、デバイス故障を避け得る。二つの半導体発光デバイスの間のウェハー上に配置された材料は、アンダーフィルのウェハーに対する接着性を改善し、デバイスの不導態化を改善し得る。
【図面の簡単な説明】
【００１０】
【図１】図１は、隣接するデバイス（デバイスは図示なし）との間のストリート（切りしろ）に誘電体層を配置したフリップチップ型発光デバイスに係るウェハーの一部分を示している。
【図２】図２は、隣接するデバイス（デバイスは図示なし）との間のストリート（切りしろ）、およびボンディング材の上に誘電体層を配置したフリップチップ型発光デバイスに係るウェハーの一部分を示している。
【図３】図３は、隣接するデバイス（デバイスは図示なし）との間のストリート（切りしろ）に反射的な誘電体層を配置したフリップチップ型発光デバイスに係るウェハーの一部分を示している。
【発明を実施するための形態】
【００１１】
以下の実施例において、半導体発光デバイスは、青色または紫外線を発光する第３族窒化物のＬＥＤであり、ＬＥＤのほかにレーザーダイオードといった半導体デバイス、および他の第３族から第５族の材料、第３族ひ化物、第２族から第６族の材料、またはシリコン基盤の材料といった別の材料システムから構成される半導体デバイスが使用され得る。
【００１２】
図１は、薄膜のフリップチップ型発光デバイスに係るウェハーの一部分を示している。図１に示される構造体を形成するために、成長基板の上に第１の半導体構造体２０が成長する。半導体構造体２０は、ｎ型領域２２とｐ型領域２６に挟まれた発光または活性領域２４を含んでいる。ｎ型領域２２は、典型的には成長基板の上に第１に成長し、例えば、バッファー層またはニュークリーション（ｎｕｃｌｅａｔｉｏｎ）層といった準備層を含む、組成およびドーパント密度が異なる多重層を含むことができ、それらはｎ型であり、もしくは意図的にドープされないこともある。ｎ型、もしくはｐ型のデバイス層でさえ、発光領域が効率的に発光するのに望ましい、特定の光学的または電気的な特性をもつように設計されている。発光または活性領域２４は、ｎ型領域２２の上で成長する。好適な発光領域の実施例は、単一の厚い、または薄い発光層を含み、もしくはバリア層によって隔てられた多重の厚い、または薄い発光層を含む多重量子井戸型発光領域を含み得る。ｐ型領域２６は、発光領域２４に上に成長する。ｎ型領域２２と同様に、ｐ型領域２６は、組成、厚み、そしてドーパント密度が異なる多重層を含み、意図的にドープされず、またはｎ型層である層を含むことができる。
【００１３】
例えば、銀といった一つまたはそれ以上のｐ型接点金属２８が、ｐ型領域２６の上に配置される。そして、後にｎ型接点４０が形成されるｎ型層の領域３５を露出するために、ｐ型領域および活性領域のある領域は、エッチングで取り除かれる。ｐ型接点２８は、ｐ型接点２８の側面および上面に配置された一つまたはそれ以上のガード層３０および３２によってシールされ得る。ガード層３０および３２は、例えば、ｐ型接点２８を露出する開口部をもった誘電体層、または、図１に示されるように、チタン−タングステン（ＴｉＷ）といった一つまたはそれ以上の金属層であり得る。例えば、プラズマエンハンスト化学気相形成（ＰＥＣＶＤ）によって形成された、例えば、Ｓｉ３Ｎ４といった一つまたはそれ以上の誘電体層が、ｐ型領域（ｐ型接点２８およびガード層３０と３２を含む）とｎ型接点４０に接続された伝導性構造体を電気的に分離するために、ガード層３０の上に配置される。誘電体層３４中の、ｎ型接点４０が電気的にｎ型領域２２と接触する領域３５において開口部が形成され、次に、例えば、アルミニウムといった、ｎ型接点金属４０が形成される。例えば、金といった、ボンディング金属４２が、それぞれのデバイスのマウント５６へのボンディングおよびマウントとの電気的な接触を促進するために、ｎ型接点４０の上に形成される。
【００１４】
ｐ型接点２８とｎ型接点４０は、半導体構造体の同じ側に形成されている。いくつかの実施例においては、ｎ型接点４０とｐ型接点２８は反射的であり、図１におけるデバイスの上部を通じて光が引き出されるようにデバイスが設置される。いくつかの実施例においては、接点は範囲が制限され、または透過的にされ、そして接点が形成されている表面を通じて光が引き出されるように、デバイスがマウントされ得る。
【００１５】
デバイスに係るウェハーはマウント５６に取り付けられる。例えば、ボンディング層４２を、超音波ボンディング、サーモソニックボンディング、または熱圧着ボンディングによって、マウント５６の上に形成されたボンディング層（図１において図示なし）に対して取り付ける。ウェハー１０をマウント５６に対して取り付ける前、最中、そして後において、アンダーフィル５８が、半導体デバイスウェハー１０とマウント５６との間で、ボンディング層によって保持されていないあらゆる領域に配置される。アンダーフィル５８は、例えば、ウェハー１０またはマウント５６の上に配置され、パターン化された誘電体層もしくは他のソリッド層であり、シリコン、エポキシ、もしくはボンディングの後でウェハー１０とマウント５６との間に注入し、キュアして硬化するのに好適なあらゆる材料が使用される。アンダーフィル５８は、半導体デバイスの処理と操作の最中、特には、成長基板を除去する際に、ウェハー１０を保持するものである。例えば、基板と直接に接触している半導体材料の層を溶かすために基板を通してレーザーをあてることによってサファイア製基板を除去することができるが、半導体構造体におけるストレスを生成し得る。いくつかの実施例においては、成長基板の除去によって露出された半導体層はパターン化、または粗くされ、それによりデバイスからの光の引き出しが改善され得る。いくつかの実施例においては、成長基板はデバイスの一部として残っている。
【００１６】
図１に示すように、二つのデバイスの間の領域３６は、「ストリート（“ｓｔｒｅｅｔ”）」として知られており、上述の誘電体層３４に係る領域３８が残される。図１に示すように、ストリートにおける誘電体層３４に係る領域３８は、半導体構造体２０のエッチングされた表面上に露出される。例えば、メサ（ｍｅｓａ）をエッチングすることにより露出されたｎ型領域２２の表面である。ストリートは、例えば、１から１０ミクロンの間の幅であり、しばしば約５ミクロンの幅である。ストリートは、例えば、鋸切断、レーザースクライビング（ｌａｓｅｒ  ｓｃｒｉｂｉｎｇ）、またはレーザースクライビングと破断によって切断され、単一のウェハーが個々のダイスへと切り出される。ウェハーは、例えば、デバイスがマウントに対して取り付けられた後、または、その前でも切断され得る。誘電体層３８は、特に、半導体材料（ｎ型領域２２）とアンダーフィル５８との間の境界面において、アンダーフィル５８のウェハー１０に対する接着性を改善し得る。アンダーフィルのウェハーに対する接着性を改善することは、デバイスに到達するコンタミネーションを防ぐシールの形成によって半導体構造体の信頼性を改善し得るし、ダメージを減じ、もしくはウェハー１０の保持が十分でないことより生じる故障を避けることができる。
【００１７】
図２は、薄膜のフリップチップ型発光デバイスに係るウェハーの一部分を示している。図２に示される構造体は、パッシベーション（ｐａｓｓｉａｔｉｏｎ）層４４を含んでいる。図１に関して上述したように、半導体構造体２０が成長し、次にｐ型接点２８、ガード層３０と３２、誘電体層３４、ｎ型接点４０、そしてボンディング層４２が形成され、パターン化される。パッシベーション層４４はボンディング層４２の上に配置される。パッシベーション層４４は、例えば、絶縁層または誘電体層であり、ＡＩＮ、ＴｉＮ，ＳｉＯ２、ＳｉＮｘＯｙ、ＳｉＮｘ、またはＳｉ３Ｎ４といった、あらゆる好適な材料であり、例えば、スパッタリング、電子ビーム蒸着、ＣＶＤ、ＰＥＣＶＤ，またはスピンコーティングもしくはディップコーティングといったものを含むあらゆる好適な方法によって形成される。半導体構造体を好適なプリカーサ（ｐｒｅｃｕｒｓｏｒ）材料によってスピンコーティングもしくはディップコーティングし、次に高密度な絶縁性誘電体を形成するためにキュアされる。パッシベーション層は、単一層でも多重層構造でもよい。パッシベーション層４４は、一つまたはそれ以上の開口部を形成するために通常のフォトリソグラフィー技術によってパターン化される。開口部により、例えば、図１に関して上述したように、マウント上に形成されたボンディング層に対してボンディング層４２を取り付けることで、半導体構造体をマウント（図２では図示なし）に接続することができる。パッシベーション層４４は、隣接するデバイス間におけるストリート３６に残され得る。
【００１８】
パッシベーション層４４は、マウント上の電極に取り付けるために導電性のパスが必要とされる領域を除いて、デバイスをカバーする。パッシベーション層４４は、ボンディング層４２とｎ型接点４０の側面をコーティング（ｃｏａｔｉｎｇ）することによりデバイスの側面をシールしている。パッシベーション層が形成された領域においては、パッシベーション層は、腐食、エッッチング、酸化、そして動作または処理の最中にデバイスにダメージを与える得る他のプロセスから、デバイスを保護することにより半導体構造体を不動態化（パッシベーション）する。例えば、パッシベーション層４４は、水蒸気といった腐食性物質の侵入を減じ、もしくは防ぐことができ、それによりデバイスのパフォーマンスを改善し、及び／又は故障率を減じることができる。いくつかの実施例において、パッシベーション層４４の厚みは、活性領域２４によって発せられ、パッシベーション層４４上に投射される、あらゆる光を反射するように選択される。パッシベーション層４４は、図１に関して上述のように、アンダーフィルのウェハーに対する接着性を改善し得る。
【００１９】
図３は、図２に係るパッシベーション層４４が、多重誘電体スタック４８に置き換わったものである。多重誘電体スタック４８は、屈折率が異なる二つの材料５０と５２が交互に重なる層のいくつかのペアを含み得る。好適な材料の例としては、例えば、ＳｉＮｘ、Ｓｉ３Ｎ４、またはＳｉＯ２があり、例えば、図２に係るパッシベーション層４４を形成するための上述の技術によって、または他のあらゆる好適な技術によって形成される。材料５０と５２は、スタック４８上に投射される、活性領域２４からのあらゆる光を反射するスタック４８を形成するように選択される。スタック４８において開口部５４が、電気的及び／又は物理的にボンディング層４２と接触する必要がある場所に形成される。多重層スタック４８は、図１に関して上述のように、アンダーフィルのウェハーに対する接着性を改善し得る。
【００２０】
いくつかの実施例においては、図３で示すように、ストリ−ト３６において、またはストリ−トに隣接して、成長基板（図３で図示なし）を露出するために、半導体構造体の全部もしくは一部分３５は、メサエッチングが除去された後も残っている。パッシベーション層（図１におけるアンダーフィル５８、図２におけるパッシベーション層４４、図３におけるスタック４８）は、図３に示すように、半導体構造体２０の全ての厚みが除去された半導体構造体の側面上に広がっている。パッシベーション層を半導体構造体の端面上に拡張することは、ｎ型領域２２とスタック４８との間の境界面における発光を反射することによって、半導体構造体のパッシベーションとデバイスからの引き出しをさらに改善し得る。
【００２１】
本発明について詳細を述べてきたが、本開示が与えられれば、ここにおいて述べられた本発明の範囲から逸脱することなく、本発明に対する変更が可能であることを当業者は正しく理解するであろう。従って、本発明の範囲は、図示され、説明された特定の実施例に限定されるものではない。
【図１】
2013528325.tif 000003
【図２】
2013528325.tif 000004
【図３】
2013528325.tif 000005
【手続補正書】
【提出日】平成24年12月10日(2012.12.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
発光デバイスを製造する方法であって：
構造体を提供するステップであり、該構造体は：
複数の半導体発光デバイスを含むウェハーであり、それぞれの発光デバイスはｎ型領域とｐ型領域との間に配置された発光層を含むウェハーと；
前記半導体発光デバイスの少なくとも一つの側面上、および二つの半導体発光デバイスの間の前記ウェハー上に配置されたパッシベーション層と；
を含む、ステップと；
前記構造体とマウントとの間にアンダーフィルを配置するステップであり、前記パッシベーション層は前記アンダーフィルに対して接着するように構成されているステップと；
前記構造体を前記マウントに対して取り付けるステップと；
前記構造体とマウントとの間にアンダーフィルを配置した後で、前記パッシベーション層が配置された領域において、前記ウェハーを単一化することにより、前記二つの半導体発光デバイスを分離するステップと；
を含むことを特徴とする方法。
【請求項２】
前記パッシベーション層は、
絶縁層、誘電体層、ＡＩＮ、ＴｉＮ，ＳｉＯ２、ＳｉＮｘＯｙ、ＳｉＮｘ、そしてＳｉ３Ｎ４のうちの一つである、
請求項１に記載の方法。
【請求項３】
前記パッシベーション層は、前記発光層によって発せられた光を反射するように構成されている、
請求項１に記載の方法。
【請求項４】
前記パッシベーション層は、多重層誘電体スタックである、
請求項１に記載の方法。
【請求項５】
前記パッシベーション層は、コンタミネーションが前記半導体発光デバイスと接触することを防ぐように構成されている、
請求項１に記載の方法。
【請求項６】
前記単一化は、鋸切断、レーザースクライビング、破断、のうちの一つを含む、
請求項１に記載の方法。
【請求項７】
デバイスであって：
ｎ型領域とｐ型領域との間に配置された発光層を含む半導体構造体と；
前記半導体構造体の側壁の少なくとも部分の上に配置され、アンダーフィルに対して接着するように構成されているパッシベーション層と；
半導体構造体に係るウェハーから前記半導体構造体が切り出される側壁であり、前記半導体構造体にコンタミネーションが達することを防ぐために、前記アンダーフィルと前記パッシベーション層が、その上にシールを形成する側壁と；
を含むことを特徴とするデバイス。
【請求項８】
前記デバイスは、さらに
前記半導体構造体に取り付けられたマウントを含み、前記アンダーフィルは前記半導体構造体と前記マウントとの間に配置される、
請求項７に記載のデバイス。
【請求項９】
前記パッシベーション層は、
絶縁層、誘電体層、ＡＩＮ、ＴｉＮ，ＳｉＯ２、ＳｉＮｘＯｙ、ＳｉＮｘ、そしてＳｉ３Ｎ４のうちの一つである、
請求項７に記載のデバイス。
【請求項１０】
前記パッシベーション層は、前記発光層によって発せられた光を反射するように構成されている、
請求項７に記載のデバイス。
【請求項１１】
前記パッシベーション層は、多重層誘電体スッタクである、
請求項７に記載のデバイス。
【請求項１２】
前記パッシベーション層は、コンタミネーションが前記半導体発光デバイスと接触することを防ぐように構成されている、
請求項７に記載のデバイス。
【請求項１３】
前記デバイスは、さらに成長基板を含み、前記半導体構造体は前記成長基板の上で成長する、
請求項７に記載のデバイス。
【請求項１４】
構造体であって：
複数の半導体発光デバイスを含むウェハーであり、それぞれの発光デバイスはｎ型領域とｐ型領域との間に配置された発光層を含むウェハーと；
前記半導体発光デバイスの少なくとも一つの側面上および二つの半導体発光デバイスの間の前記ウェハー上に配置されたパッシベーション層と；を含み、
前記パッシベーション層は、アンダーフィルおよび前記ウェハーが前記二つの半導体発光デバイスへと単一化するために切り出される領域に対して接着するように構成されており、
前記アンダーフィルおよび前記パッシベーション層は、コンタミネーションが前記半導体構造体に達することを防ぐシールを形成している、
ことを特徴とする構造体。
【請求項１５】
前記パッシベーション層は、前記発光層によって発せられた光を反射するように構成されている、
請求項１４に記載の構造体。
【国際調査報告】
2013528325.tif 000006
2013528325.tif 000007
2013528325.tif 000008