(57)【要約】【課題】  機能素子の再配線工程において、信頼性と歩留まりを高め、且つ、微細な再配線も可能とする製造方法を提供する。【解決手段】  本発明による機能素子の再配線方法は、絶縁樹脂層をＬＳＩ等の機能素子ウェハ上に設け、機能素子の電極パッド上でビアホールとなる箇所を犠牲層にて充填する。ビアホールを充填している犠牲層を研削や研磨によって、絶縁層からの頭だしを行うため、従来のＣｕピラーや金の突起電極を使用した場合に見られるせん断応力の伝達による、機能素子内部のLow-k材等脆い材料の破壊を防ぐことが出来る。研削や研磨により平坦化された後、配線導体層を形成することで、信頼性に優れ高歩留まりで、かつ平坦性に優れていることから微細な配線導体形成が可能となる。【選択図】    図２
2013528318.tif 000002
【特許請求の範囲】
【請求項１】
機能素子上に絶縁層を形成し、該絶縁層を開口して機能素子の電極パッド上にビアホールを形成する第１の工程と、前記ビアホールの内部に犠牲層を充填する第２の工程と、前記機能素子の表面を、前記ビアホールの内部の犠牲層が露出するように平坦化する第３の工程と、前記ビアホールの内部の犠牲層を除去し、ビアホール内の電極パッドを露出させる第４の工程と、露出したビアホール内の電極パッドに配線導体層を結線する第５の工程と、を備えたことを特徴とする機能素子の再配線方法。
【請求項２】
ベース基板上に一層以上の配線層を形成する第１の工程と、前記ベース基板上に機能素子を搭載する第２の工程と、搭載された機能素子を含むベース基板上に絶縁層を形成し、該絶縁層を開口して機能素子の電極パッド上にビアホールを形成する第３の工程と、前記ビアホールの内部に犠牲層を充填する第４の工程と、前記機能素子の表面を、前記ビアホールの内部の犠牲層が露出するように平坦化する第５の工程と、前記ビアホールの内部の犠牲層を除去し、ビアホール内の電極パッドを露出させる第６の工程と、露出したビアホール内の電極パッドに配線導体層を結線する第７の工程と、を備えたことを特徴とする機能素子の再配線方法。
【請求項３】
前記第２の工程より後、第３の工程より前に、第２の絶縁層を形成し、前記搭載された機能素子周辺の前記第２の絶縁層に開口部を設ける工程を含むことを特徴とする請求項２に記載の機能素子の再配線方法。
【請求項４】
前記第１の工程より後、第２の工程より前に、金属ピラーを前記ベース基板上に形成し、前記第５の工程における平坦化工程において、前記第２の絶縁層内部の金属ピラーの頭出しも同時に行うことを特徴とする請求項３に記載の機能素子の再配線方法。
【請求項５】
機能素子の電極パッド上に犠牲層ピラーを形成する第１の工程と、前記犠牲層ピラーを含む機能素子の全面に絶縁層を形成する第２の工程と、前記絶縁層の表面を、前記犠牲層ピラーが露出するように平坦化する第３の工程と、露出した犠牲層ピラーを除去し、電極パッド上にビアホールを形成する第４の工程と、形成された前記ビアホールを介して、機能素子の電極パッドに配線導体層を結線する第５の工程と、を備えたことを特徴とする機能素子の再配線方法。
【請求項６】
ベース基板上に一層以上の配線層を形成する第１の工程と、機能素子の電極パッド上に犠牲層ピラーを形成する第２の工程と、前記ベース基板上に、前記犠牲層ピラーが形成された機能素子を搭載する第３の工程と、搭載された機能素子を内蔵するように前記ベース基板上に絶縁層を形成する第４の工程と、前記絶縁層の表面を、前記犠牲層ピラーが露出するように平坦化する第５の工程と、露出した犠牲層ピラーを除去し、電極パッドを露出させる第６の工程と、露出された機能素子の電極パッドに配線導体層を結線する第７の工程と、を備えたことを特徴とする機能素子の再配線方法。
【請求項７】
前記第３の工程より後で、第４の工程より前に、第２の絶縁層を形成し、前記搭載された機能素子周辺の前記第２の絶縁層に開口部を設ける工程を含むことを特徴とする請求項６に記載の機能素子の再配線方法。
【請求項８】
前記第１の工程より後で、前記第２の工程より前に、金属ピラーを前記ベース基板上に形成し、前記第５の工程における平坦化工程において、前記第２の絶縁層内部の金属ピラーの頭出しも同時に行うことを特徴とする請求項７に記載の機能素子の再配線方法。
【請求項９】
前記犠牲層ピラーがＢステージ状態の半硬化樹脂であることを特徴とする請求項５または６に記載の機能素子の再配線方法。
【請求項１０】
前記犠牲層ピラーが樹脂であり、前記犠牲層ピラーを覆うように形成される絶縁層が無機物質であることを特徴とする請求項５または６に記載の機能素子の再配線方法。
【請求項１１】
前記絶縁層が無機材料からなることを特徴とする請求項１乃至８のいずれかに記載の機能素子の再配線方法。
【請求項１２】
前記絶縁層が有機材料からなることを特徴とする請求項１乃至８のいずれかに記載の機能素子の再配線方法。
【請求項１３】
前記配線導体層の上層に、さらに１層以上の中間絶縁層と上層配線導体層とを繰り返し設け、多層配線構造とすることを特徴とする請求項１乃至１０のいずれかに記載の機能素子の再配線方法。
【請求項１４】
前記絶縁層及び中間絶縁層として樹脂を使用する場合、各層の樹脂絶縁層形成時には半硬化条件でのベークを行い、全工程中最後の樹脂絶縁層形成後に本キュアを行うことを特徴とする請求項１３に記載の機能素子の再配線方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、機能素子の再配線方法または再配置方法に関し、特に表面平坦化時に発生する内部素子への応力の影響を少なくできる機能素子の再配線方法または再配置方法に関する。
【背景技術】
【０００２】
最近の機能素子は、高性能化、高機能化とともに小型化が進んでいる。機能素子を再配線することにより、更なる高密度の実装を可能とするために、小型化された機能素子には再配線導体層が追加されている。これによって、電子機器のより小型化が達成されている。本明細書において、「再配線」の用語は、配線を繰り返すことをあらわすものとして使用される。
【０００３】
機能素子の再配線方法または再配置方法については、下記特許文献がある。例えば特許第４０５７１４６号公報、特開２００７−５３３９５号公報では、下地基板上の電極パッド、および基板に搭載された半導体装置の電極パッド上にピラーや金の突起電極を所定の高さ形成し、その後、絶縁樹脂層を全面に供給している。その後、研磨により銅（Ｃｕ）ピラーや金の突起電極を絶縁樹脂に内蔵された状態から上部のみ露出させて端子とする。続く工程で、電解めっき法を用いて絶縁樹脂層上に位置し、さらに露出された金や銅の端子に接続するように、配線導体層を形成している。
【０００４】
また、例えば特開２００８−３００５５９号公報では、下地基板上に半導体装置を搭載した後に、絶縁樹脂層を形成する。電極パッド上の絶縁樹脂層に、ビアホールを設けて、電極パッドと絶縁樹脂層の上部表面に電解めっき法等によって配線導体層を形成していた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４０５７１４６号公報
【特許文献２】特開２００７−５３３９５号公報
【特許文献３】特開２００８−３００５５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら上記した特許文献には次のような問題点がある。第一の問題点は、表面を平坦化する場合の応力が半導体装置内部の回路層へ加わり、Low-k（低誘電率層間絶縁膜）層を破壊するということである。例えば、特許第４０５７１４６号公報、特開２００７−５３３９５号公報では、半導体装置の電極パッド上の銅（Ｃｕ）ピラーや金の突起バンプを絶縁樹脂層内部に内蔵し、研磨によって電極を絶縁樹脂に内蔵された状態から上部のみ露出させて端子とする。この際、図５に示す断面構造のように、研磨ホイールや研削子１０６より、金属ピラー１０４や突起バンプを通じて、せん断応力が半導体装置１０１内部の回路層へ加わる。その結果、Ｌｏｗ−ｋ（低誘電率層間絶縁膜）層１０２を破壊するという問題がある。また半導体装置内部にクラック等の不良が発生し、製品としての信頼性が悪いという問題がある。
【０００７】
第二の問題点として、シード層が不連続に形成される場所があり、配線導体層形成後にオープン不良が発生することによる製造歩留まりの悪さが問題である。例えば特開２００８−３００５５９号公報では、半導体装置が配置された位置周辺での絶縁樹脂層表面の段差が発生する。これはスピンコート法によって樹脂供給した場合に顕著である。このことにより、２０μm以下の幅で、２０μm以下の厚みの配線を形成する場合、フォトレジストの露光現像によるパターンニング不良が発生しやすく、製造歩留まりが悪くなる。また、ビアホールの内径が３０μm以下と小さく、アスペクト比が1より大きい場合にも、めっきシード層の供給時に、ビアホール側壁、低部において、シード層が不連続に形成される場所ができやすい。そのため、配線導体層形成後にオープン不良が発生することによる製造歩留まりの悪さが問題となる。
【０００８】
本発明は、以上のような問題点を鑑みてなされたものであり、研磨もしくは研削を用いることによって、配線導体層形成に有利な絶縁樹脂の表面平坦性を得ることである。本発明の他の目的は、機能素子内部配線構造への応力付加による装置損傷を防ぎ、信頼性の高い製品を高歩留まりで提供することにある。
【課題を解決するための手段】
【０００９】
本発明の１つの観点によれば、機能素子上に絶縁層を形成し、該絶縁層を開口して機能素子の電極パッド上にビアホールを形成する第１の工程と、前記ビアホールの内部に犠牲層を充填する第２の工程と、前記機能素子の表面を、前記ビアホールの内部の犠牲層が露出するように平坦化する第３の工程と、前記ビアホールの内部の犠牲層を除去し、ビアホール内の電極パッドを露出させる第４の工程と、露出したビアホール内の電極パッドに配線導体層を結線する第５の工程と、を備えたことを特徴とする機能素子の再配線方法が得られる。
【００１０】
本発明の他の観点によれば、ベース基板上に一層以上の配線層を形成する第１の工程と、前記ベース基板上に機能素子を搭載する第２の工程と、搭載された機能素子を含むベース基板上に絶縁層を形成し、該絶縁層を開口して機能素子の電極パッド上にビアホールを形成する第３の工程と、前記ビアホールの内部に犠牲層を充填する第４の工程と、前記機能素子の表面を、前記ビアホールの内部の犠牲層が露出するように平坦化する第５の工程と、前記ビアホールの内部の犠牲層を除去し、ビアホール内の電極パッドを露出させる第６の工程と、露出したビアホール内の電極パッドに配線導体層を結線する第７の工程と、を備えたことを特徴とする機能素子の再配線方法が得られる。
【００１１】
本発明のさらなる他の観点によれば、機能素子の電極パッド上に犠牲層ピラーを形成する第１の工程と、前記犠牲層ピラーを含む機能素子の全面に絶縁層を形成する第２の工程と前記絶縁層の表面を、前記犠牲層ピラーが露出するように平坦化する第３の工程と、露出した犠牲層ピラーを除去し、電極パッド上にビアホールを形成する第４の工程と、形成された前記ビアホールを介して、機能素子の電極パッドに配線導体層を結線する第５の工程と、を備えたことを特徴とする機能素子の再配線方法が得られる。
【００１２】
本発明のさらなる他の観点によれば、ベース基板上に一層以上の配線層を形成する第１の工程と、機能素子の電極パッド上に犠牲層ピラーを形成する第２の工程と、前記ベース基板上に、前記犠牲層ピラーが形成された機能素子を搭載する第３の工程と、搭載された機能素子を内蔵するように前記ベース基板上に絶縁層を形成する第４の工程と、前記絶縁層の表面を、前記犠牲層ピラーが露出するように平坦化する第５の工程と、露出した犠牲層ピラーを除去し、電極パッドを露出させる第６の工程と、露出された機能素子の電極パッドに配線導体層を結線する第７の工程と、を備えたことを特徴とする機能素子の再配線方法が得られる。
【発明の効果】
【００１３】
本発明による機能素子の再配線方法は、絶縁層を機能素子上に設け、機能素子の電極パッド上でビアホールとなる箇所を犠牲層で充填した状態で平坦化し、その後機能素子の電極パッドに接続する再配線用の導体層を形成する。本発明では、研磨もしくは研削による平坦化工程において、電極パッドに加わるせん断応力を犠牲層が緩和するために、機能素子の内部配線への損傷を防ぐことが可能となる。従って、銅ピラーや金の突起電極を使用した場合に見られるせん断応力の伝達による機能素子の内部のＬｏｗ−ｋ材等脆い材料の破壊を防ぐことが出来る。犠牲層除去後に、平坦性に優れた微細な配線導体層の形成が可能となることで、信頼性に優れ高歩留まりの機能素子の再配線方法が得られる。
【図面の簡単な説明】
【００１４】
【図１（ａ）】本発明の第一の製造方法の実施形態を示す各工程の断面模式図（その１）である。
【図１（ｂ）】本発明の第一の製造方法の実施形態を示す各工程の断面模式図（その１）である。
【図１（ｃ）】本発明の第一の製造方法の実施形態を示す各工程の断面模式図（その１）である。
【図１（ｄ）】本発明の第一の製造方法の実施形態を示す各工程の断面模式図（その１）である。
【図１（ｅ）】本発明の第一の製造方法の実施形態を示す各工程の断面模式図（その１）である。
【図１（ｆ）】本発明の第一の製造方法の実施形態を示す各工程の断面模式図（その２）である。
【図１（ｇ）】本発明の第一の製造方法の実施形態を示す各工程の断面模式図（その２）である。
【図１（ｈ）】本発明の第一の製造方法の実施形態を示す各工程の断面模式図（その２）である。
【図１（ｉ）】本発明の第一の製造方法の実施形態を示す各工程の断面模式図（その２）である。
【図１（ｊ）】本発明の第一の製造方法の実施形態を示す各工程の断面模式図（その２）である。
【図２（ａ）】本発明の第二の製造方法の実施形態を示す各工程の断面模式図（その１）である。
【図２（ｂ）】本発明の第二の製造方法の実施形態を示す各工程の断面模式図（その１）である。
【図２（ｃ）】本発明の第二の製造方法の実施形態を示す各工程の断面模式図（その１）である。
【図２（ｄ）】本発明の第二の製造方法の実施形態を示す各工程の断面模式図（その１）である。
【図２（ｅ）】本発明の第二の製造方法の実施形態を示す各工程の断面模式図（その１）である。
【図２（ｆ）】本発明の第二の製造方法の実施形態を示す各工程の断面模式図（その２）である。
【図２（ｇ）】本発明の第二の製造方法の実施形態を示す各工程の断面模式図（その２）である。
【図２（ｈ）】本発明の第二の製造方法の実施形態を示す各工程の断面模式図（その２）である。
【図２（ｉ）】本発明の第二の製造方法の実施形態を示す各工程の断面模式図（その２）である。
【図２（ｊ）】本発明の第二の製造方法の実施形態を示す各工程の断面模式図（その２）である。
【図３（ａ）】本発明の第三の製造方法の実施形態を示す各工程の断面模式図（その１）である。
【図３（ｂ）】本発明の第三の製造方法の実施形態を示す各工程の断面模式図（その１）である。
【図３（ｃ）】本発明の第三の製造方法の実施形態を示す各工程の断面模式図（その１）である。
【図３（ｄ）】本発明の第三の製造方法の実施形態を示す各工程の断面模式図（その１）である。
【図３（ｅ）】本発明の第三の製造方法の実施形態を示す各工程の断面模式図（その２）である。
【図３（ｆ）】本発明の第三の製造方法の実施形態を示す各工程の断面模式図（その２）である。
【図３（ｇ）】本発明の第三の製造方法の実施形態を示す各工程の断面模式図（その２）である。
【図３（ｈ）】本発明の第三の製造方法の実施形態を示す各工程の断面模式図（その２）である。
【図４（ａ）】本発明の第四の製造方法の実施形態を示す各工程の断面模式図（その１）である。
【図４（ｂ）】本発明の第四の製造方法の実施形態を示す各工程の断面模式図（その１）である。
【図４（ｃ）】本発明の第四の製造方法の実施形態を示す各工程の断面模式図（その１）である。
【図４（ｄ）】本発明の第四の製造方法の実施形態を示す各工程の断面模式図（その１）である。
【図４（ｅ）】本発明の第四の製造方法の実施形態を示す各工程の断面模式図（その２）である。
【図４（ｆ）】本発明の第四の製造方法の実施形態を示す各工程の断面模式図（その２）である。
【図５】従来の研削方法による金属ピラーの頭だしを示す断面模式図である。
【発明を実施するための形態】
【００１５】
本発明での機能素子としては、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、タンタルリチウム（ＬｉＴａＯ３）、ニオブ酸リチウム（ＬｉＮｂＯ３）、水晶等に配線形成した半導体、マイクロエレクトロメカニカルシステム（以下、ＭＥＭＳと略記する）または表面弾性波（ＳＡＷ）フィルターまたは薄膜機能素子等や、コンデンサー、抵抗、インダクターなどのプリント基板、フレキシブル基板等に配線形成をしたものが好適に使用されるがそれらに限定されない。ベース基板としては機能素子、シリコン等の半導体、ガラス、アルミナ、ガラスセラミックス、窒化チタン、窒化アルミ等のセラミクス、銅、ステンレス、鉄、ニッケル等の金属、ポリイミドシート、エポキシシート等の有機樹脂が好適に用いられるがそれらに限定されない。
【００１６】
絶縁樹脂層内部のビアの開口方法は、ＵＶ−ＹＡＧ、ＣＯ２レーザー等が好適に使用されるが、それらに限定されない。絶縁樹脂層を感光性とすることで、露光現像によりビアを開口することができる。また、ドライエッチングによっても開口することが出来る。
【００１７】
本発明で表面に露出している配線導体層部分は、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、錫―銀（Ｓｎ−Ａｇ）はんだ等が使用される。たとえば、配線導体層を銅メッキにより形成する場合であっても、配線導体層は、無電解めっきやスパッタリング、電解めっき工程、および印刷処理とリフロー工程等によりシード層を形成することによって、好適に形成することができるが、配線導体層表面の材質はこれらに限定されない。内蔵された機能素子側面に位置する金属ピラーに関しても、銅、ニッケル、金、銀、Ｓｎ−Ａｇが好適に使用できるがこれらに限定されない。めっきにより金属ピラーを形成可能であるが、印刷により導電性ペーストを印刷した後に、高温処理してビア内の金属を一体物とすることも可能である。
【００１８】
また、本発明による機能素子内蔵回路基板の最表面には、必要な箇所のみ開口部を設けたソルダーレジスト層を好適に形成することが可能である。必要な箇所をソルダーレジスト層で覆うことで、表面に露出させる配線導体部分を制限したり、配線の酸化を防いだり、はんだを使用した実装時に導体電極配線間でショートが発生するのを防いだりすることができる。さらに、その開口部により露出した配線導体層に銅、ニッケル、金、銀、Ｓｎ−Ａｇはんだ等、無電解めっき、電解めっき、印刷処理等を施すことで、酸化防止や、はんだ濡れ性に優れた配線導体層の形成が可能となる。
【００１９】
なお本発明による機能素子内蔵基板は、多層配線化のために、両面に絶縁層と配線導体層を交互に形成し配線導体層間がビアを介して結線された状態とするビルドアップを施すことも可能である。そのような多層化された機能素子内蔵回路基板や、ダイシングにより個片化の後、別の回路基板、機能素子へ実装された電子部品や、この機能素子内蔵基板を更に内蔵した基板も本発明の範疇に含まれるものである。
【００２０】
（第一の実施の形態）
以下、本発明の実施形態を、図面を参照して詳細に説明する。図１（ａ）〜（ｅ）、図１（ｆ）〜（ｊ）に本発明の第一の製造方法の実施の形態を示す各工程の断面模式図をそれぞれ示す。
【００２１】
図１（ａ）は、機能素子１と、その機能素子の内部配線層２と、内部配線層２の最上層に設けられた電極パッド３の構造を示している。図１（ｂ）において、絶縁層４を形成する。絶縁層４の供給方法としては、スピンコート法、カーテンコート法、印刷法、ラミネート法等が好適に使用されるがそれらに限定されない。その後、例えば絶縁層４が絶縁樹脂層の場合で、必要ならばオーブンやホットプレート等により樹脂を硬化することができる。ここで、絶縁樹脂層に代わる絶縁層として無機物質を使用することも可能である。その無機絶縁層としては、二酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、酸化窒化シリコン（ＳｉＯＮ）等が好適に使用されるがそれらに限定されない。供給方法としては、スピンコート、化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）等が好適に使用されるがそれらに限定されない。このとき、機能素子１の表面構造により、絶縁層としての有機樹脂層もしくは無機層の表面に凹凸が現れる。
【００２２】
図１（ｃ）は、続く工程として、絶縁層４にビアホール５を形成した構造を示している。ビアホール５は、電極パッド３の一部が露出するよう形成される。このビアホール５の形成方法としては、絶縁層４が感光性材料である場合には、露光と現像により形成し、非感光性の場合には、樹脂マスクや金属マスクを使用して、ドライエッチングまたは溶剤等を使用したウェットエッチングが好適に使用されるがそれらに限定されない。ビアホール５を形成した図１（ｃ）の状態の後も図１（ｂ）の状態にて発生していた絶縁層上の凹凸は存在する。
【００２３】
続いて図１（ｄ）の工程にて、ビアホール内を充填するように犠牲層６を設ける。犠牲層６を設ける方法としては、スピンコート法、カーテンコート法、印刷法、ラミネート法等が好適に使用されるがそれらに限定されない。その後、接触プローブやマイクロメーター、エリプソメーターを使用して、全体の厚み、もしくは、犠牲層６の厚みを測定する。所定の厚み分だけを研削または、研磨することにより、犠牲層６を上部表面から削り、図１（ｅ）の構造のように、ビアホール内部の犠牲層６の上部表面とその周辺の絶縁層４の上部表面とが平坦化された状態とする。このように絶縁層４と犠牲層６の表面が同じ高さに平坦化され、犠牲層６の上面（頭）が周囲の絶縁層４の上面の位置とが揃った状態を、周囲の絶縁層４から犠牲層６が頭だしした状態(露出した状態)と記す。
【００２４】
このように犠牲層６及び絶縁層４の表面を平坦化する平坦化工程では、バフ研磨装置、グラインダー、サーフェースプレーナー（研削機、または切削機）、化学的機械的研磨（ＣＭＰ）等が研磨または研削するための装置として好適に使用されるが、それらに限定されない。これらの装置は、削り厚み、許容される高さ制御精度、許容される表面粗さ、および犠牲層６、絶縁層４の含有物により選択される。本発明では、研磨もしくは研削の工程において、電極パッド３に加わるせん断応力が充填されている犠牲層６によって緩和されるために、機能素子１の内部配線への損傷を防ぐことが可能となり、製品の歩留まりと信頼性を高めることができる。
【００２５】
続いて、ビアホール５に充填された犠牲層６を除去して、図１（ｆ）の断面構造のようにビアホール５が開口した状態とする。この時の除去方法としては、犠牲層６の溶剤成分等を含む薬剤でのウェットプロセスでの除去方法が好適に使用されるが、それらに限定されない。またこの除去後に、洗浄のための酸素プラズマアッシング等の工程を入れることは、犠牲層６の残渣を除去するという目的において有効である。更に弱酸による洗浄を行うと、電極パッド３の表面に形成された酸化皮膜を除去するために有効である。デスミア処理等を用いてビアホール５内部および絶縁層４の表面を粗面化することは、続くめっき工程での配線と絶縁層４との間の密着を保つために有効である。
【００２６】
図１（ｇ）は、図１（ｆ）の状態からシード層７を蒸着法や無電解めっき法により設け、フォトレジストをラミネート法、スピンコート法、スプレーコート法等により供給した後、ＵＶ露光と現像によってフォトレジスト層８をパターンニングした断面構造を示している。シード層７としては、チタン（Ｔｉ）、銅（Ｃｕ）、パラジューム（Ｐｄ）等金属の単層もしくは、複合層から形成されるがそれらに限定されない。続いて、電解めっき、もしくは無電解めっき法によりフォトレジスト層８の開口された部分に、任意の厚みで金属導体をめっきし、再配線用の導体層として配線導体層９を形成することで図１（ｈ）の断面構造の状態とする。めっき工程の後にフォトレジスト層８を除去し、露出したシード層７をエッチングすることで、図１（ｉ）のように電極配線層９を絶縁層４の上に、シード層７を介して設置することができる。
【００２７】
図１（ｊ）は、図１（ｉ）までの本発明による再配線用の導体層を形成した後に、更に多層にするために、セミアディティブ法を用いて、絶縁層２５と配線導体層２６を形成した断面模式図を示す。この時絶縁層２５と配線導体層２６の間には密着力向上のためのめっきシード層を形成するのが好ましい。このシード層は、Ｔｉ、Ｐｄ、Ｃｕ等が好適に使用されるがそれらに限定されない。また本発明においては、その後、更にセミアディティブ法やアディティブ法、リフトオフ法等により更に絶縁層および配線導体層を多層化することが可能である。これらの配線導体層９、配線導体層２６は、機能素子を再配線又は再配置するための導体層であることから再配線導体層と呼ぶことができる。さらに最表面の配線導体層９、または配線導体層２６は、機能素子における外部との接続電極となるための導体層であることから電極配線導体層と呼ぶこともできる。
【００２８】
本実施の形態の再配線方法は、機能素子に絶縁層を形成し、機能素子の電極パッド上の絶縁層にビアホールを開口する。ビアホールを犠牲層で充填した状態で絶縁層と犠牲層を平坦化し、ビアホール内の犠牲層を除去する。その後ビアホールを充填するように配線導体層を形成し、再配線導体層又は再配置導体層を形成する。さらにその後、絶縁層と配線導体層を交互に形成することで、多層配線を形成することも可能である。また、ソルダーレジストや金属バンプ等を形成し製品とすることが可能である。
【００２９】
本発明の研磨もしくは研削工程においては、電極パッドに加わるせん断応力を緩和層が緩和するために、機能素子の内部配線への損傷を防ぐことが可能となり、製品の歩留まりと信頼性信頼性に優れた機能素子製品を供給することが可能となる。
【００３０】
（第二の実施の形態）
図２（ａ）〜（ｅ）、図２（ｆ）〜（ｊ）に本発明の第二の製造方法の実施の形態を示す各工程の断面模式図を示す。
【００３１】
図２（ａ）は、ベース基板１１に配線層１２を形成し、配線層１２上に金属ピラー１３を形成した構造を示す図である。本発明においては、ベース基板としては、Ｃｕ、ステンレス等の金属や、ガラス基板、アルミナ基板、Ｓｉ等が好適に使用されるがそれらに限定されない。また、ベース基板１１が導体、もしくは半導体である場合には、絶縁層をベース基板１１と配線層１２の間に設けることが電気特性上望ましい。ここで、ベース基板１１自体が機能素子である場合には、電極パッドの直上に配線層１２を介して金属ピラー１３を形成することは、後の研削もしくは研磨を使用する工程を考えた場合、機能素子内部の損傷を招くため望ましくない。この場合には電極パッドと配線層１２の配置位置を異ならせ、電極パッドと金属ピラーの位置が重ならないようにする。金属ピラー１３としては、銅、金、Ｓｎ−Ａｇ、Ｓｎ等の材料が好適に使用できるがそれらに限定されず、金属ピラー１３の製造方法として、めっき法や金ワイヤーの加熱による突起電極の形成方法、金属ペーストの印刷、リフロー方法等が好適に使用できるがそれらに限定されない。
【００３２】
図２（ｂ）は、図２（ａ）の構造で所定の位置に機能素子１５を、接着層１４を介して、回路面を上向きに設置した構造を示している。このとき、機能素子１５は、接着層１４を介して配線層１２ではなく、ベース基板１１に直接接続、接着されても良い。このとき機能素子１５の電極パッド１６は上方に露出している。接着層１４としては、エポキシ、ポリイミド、プロピレングリコールｎ−ブチルエーテル（以下ＰＮＢと略記）、ポリベンゾオキサゾール（以下ＰＢＯと略記）等からなるダイアタッチメントフィルムや液状樹脂を好適に使用できるが、それらに限定されない。放熱またはグランド特性の向上のため、銀ペーストやはんだペーストも好適に使用されるがそれらに限定されない。また供給方法も、スピンコート法、ディスペンス法、ラミネート法、印刷法等が好適に使用できるがそれらに限定されない。
【００３３】
図２（ｃ）は、図２（ｂ）の状態に、絶縁層１７を供給し、機能素子１５の周辺部分の樹脂を除去することで、得られる構造を示したものである。ここで、機能素子１５の周辺部分の樹脂を取り除く理由としては、機能素子の回路面の表面に樹脂を残さないことで、続く図２（ｄ）で示す機能素子１５表面上の絶縁層１８の高さを制御しやすくするためである。図２（ｃ）の構造を得るためには、絶縁層１７はスピンコート法や、カーテンコート法、ラミネート法により機能素子１５を含むベース基板１１上の全面に設ける。その後、絶縁層１７が感光性樹脂である場合には露光現像により、機能素子１５周辺の絶縁層１７を形成する樹脂を除去する。絶縁層１７が非感光性である場合には、樹脂シートを使用し、予め機能素子１５が存在する箇所をポンチやカッター等で開口し、ラミネートやプレス機を使用して、樹脂シートを積層して硬化することで図２（ｃ）の状態を得ることができる。
【００３４】
図２（ｄ）は、図２（ｃ）で示した構造の状態に、さらに上面から絶縁層１８を供給した断面構造を示す模式図である。このとき絶縁層１８は有機であっても、無機であっても構わない。絶縁層１８の供給前に、機能素子１５の表面上を清潔な状態に保っていたため、機能素子１５上の絶縁層１８の厚みを所望の厚みに近づけることができる。そのため、絶縁層１８を薄く形成制御することが可能となり、機能素子１５に形成された電極パッド１６上への微細な内径と配置のピッチを持つビアホール１９を形成することが容易となる。しかしながら、絶縁層１８の表面には、金属ピラー１３上や機能素子１５周辺での段差が形成される。
【００３５】
図２（ｅ）は、図２（ｄ）で示した構造の状態に、犠牲層２０を設けた状態を示す断面模式図である。犠牲層２０は適切な樹脂厚みを選択することで、最上層表面の凹凸を小さくすることができる。よって、ベース基板１１の上に形成された配線や機能素子を内蔵した絶縁層や、犠牲層を含む全体の厚みを測定することが容易となる。このときの全体厚みの測定は、マイクロメーター、プローブ接触装置、エリプソメーター等の使用が考えられるがそれらに限定されない。この全体厚みを基準として、次の工程での、上面からの研削厚みもしくは研磨厚みを設定することが可能となる。
【００３６】
図２（ｆ）は、図２（ｅ）で示した構造の状態から研磨もしくは研削によって平坦化した断面構図を示す模式図である。研磨もしくは研削により、金属ピラー１３の頭だしと機能素子１５の電極パッド１６の上のビアホール１９に充填された犠牲層２０が露出している。露出した絶縁層１７、１８、犠牲層２０、金属ピラー１３の表面凹凸は、約５μm以下に抑えることが可能となるが、表面粗さについては、使用装置に応じて変化するため、凹凸の量についてはこの限りではない。本発明では、研磨もしくは研削の工程において、電極パッド１６に加わるせん断応力を充填されている犠牲層２０(充填緩和層と呼ぶこともできる)が緩和するために、機能素子１５の内部配線への損傷を防ぐことが可能となり、製品の歩留まりと信頼性を高めることができる。
【００３７】
続いて、図２（ｇ）は、図２（ｆ）で示した構造の状態から、機能素子１５の電極パッド１６上のビアホール１９に充填された犠牲層２０を除去した断面模式図を示している。犠牲層２０は溶剤等のウェットエッチングや、絶縁層１８と犠牲層２０とのエッチング比を利用したドライエッチングにより除去することができる。ビアホール１９の底部にある電極パッド１６上に樹脂残渣等が存在しないように、有機溶剤による洗浄や、酸素プラズマを使用した洗浄は、続く配線形成での歩留まりや電気特性の劣化を防ぐ上で効果的である。また、この時、電極パッド１６を構成する材料がエッチングの影響を受けないよう、バリア層の役割を果たす金属膜を予め電極パッド１６に形成しておく方法も信頼性確保するために効果的である。
【００３８】
図２（ｈ）は、図２（ｇ）で示した構造の状態から、めっき工程でのシード層２１とめっきされない部分にフォトレジスト層２２を形成した断面構造を示す模式図である。めっき工程でのシード層２１となる金属層を全面に設け、さらにフォトレジスト層２２を設ける。フォトレジスト層２２を露光現像により、所定の配線導体層パターンとなるよう、めっきされる部分のフォトレジスト層を除去する。本発明では、予め、研磨もしくは研削により表面を平坦化されているため、シード層供給や、フォトレジスト２２の形成時に凹凸による不連続点の発生が抑えられることから、続く工程において、高歩留まりな配線形成が可能となる。フォトレジスト層の供給方法は、ラミネート法、スピンコート法、カーテンコート法等が好適に使用されるがそれらに限定されない。シード層の供給方法としては、無電解めっき法、スパッタ法等が好適に使用されるがそれらに限定されない。シード層を構成する材料としては、Ｃｕ、Ｔｉ、Ｐｄ等が好適に使用されるがそれらに限定されない。またシード層２１は、単層もしくは複数層の金属や、導体膜から形成されていても良い。
【００３９】
図２（ｉ）は、図２（ｈ）で示した構造の状態から、電解めっき、もしくは無電解めっき法により、配線導体層２３を形成した断面構造を示す模式図である。配線導体層２３を構成する材料として、Ｃｕ、Ｎｉ、Ａｕ等が好適に使用されるがそれらに限定されない。配線導体層は、印刷法やリフトオフ等により、めっき法以外での形成も可能である。本発明では、研削もしくは研磨によって予め絶縁層表面を平坦にしているために、本配線導体層２３の形成工程も歩留まりが高く、信頼性を高めることが可能となる。
【００４０】
図２（ｊ）は、図２（ｉ）で示した構造の状態から、フォトレジスト２２を剥離し、露出した一部のめっきシード層２１を除去した後の断面構造を示す模式図である。フォトレジスト２２の剥離は、溶剤やイソプロピルアルコール（以下ＩＰＡと略記）、メチルエチルケトン（以下ＭＥＫと略記）、エタノール、アセトン等有機溶剤が好適に使用されるがそれらに限定されない。シード層２１は、酸もしくはアルカリ性の溶剤を用いたウェットエッチング、もしくはプラズマエッチング装置を使用したドライエッチング等が好適に使用できるがそれらに限定されない。さらに図２（ｊ）の状態から、絶縁樹脂層を設け、ビアホールを形成し、セミアディティブプロセスによる図１（ｊ）の工程同様に配線の多層化も行うことができる。また、導体の最表層にはんだボールを形成し、フリップチップ接続に使用可能な実装製品とすることもできる。
【００４１】
本発明による機能素子の再配線方法においては、さらにベース基板上、もしくは機能素子上の配線導体層の多層化や、ベース基板の除去や、実装を行った場合にも本発明における製造方法としての範疇に含まれる。また、配線層と配線導体層を電気的に結線する必要がない場合には、金属ピラーは必要ではない。そのため金属ピラーを形成しない場合も、本発明の範疇に含まれるものである。
【００４２】
本実施の形態の再配線方法は、ベース基板に配線層を形成し、配線層には金属ピラーまたは機能素子を配置する。機能素子が配置されたベース基板に絶縁層を形成し、機能素子の周辺部分の絶縁層を除去し、さらに絶縁層を形成する。機能素子の電極パッド上にビアホールを開口する。ビアホールを犠牲層で充填した状態で絶縁層と犠牲層を平坦化する。その後ビアホール内の犠牲層を除去し、ビアホールを充填するように配線導体層を形成し、再配線導体層を形成する。本発明の研磨もしくは研削工程においては、電極パッドに加わるせん断応力を緩和層が緩和するために、機能素子の内部配線への損傷を防ぐことが可能となり、製品の歩留まりと信頼性信頼性に優れた機能素子製品を供給することが可能となる。
【００４３】
（第三の実施の形態）
図３（ａ）〜（ｄ）、図３（ｅ）〜（ｈ）に本発明の第三の製造方法の実施の形態を示す各工程の断面模式図を示す。
【００４４】
図３（ａ）は、機能素子３１と、その機能素子内部配線層３２と、内部配線層３２の最上層に設けられた電極パッド３３の構造を示す図である。図３（ｂ）において、有機樹脂による犠牲層ピラー３４を形成する。この犠牲層ピラーは電極パッド３３の上に形成され、犠牲層ピラー３４を構成する材料が感光性である場合には、露光現像により形成し、非感光性の材料である場合には、印刷法によって形成することもできるがそれらに限定されない。犠牲層ピラー３４を構成する材料が、樹脂である場合には、露光現像後、半硬化やＢステージの状態とし、後の工程での犠牲層ピラー３４の除去を容易にする方法も好適に用いられるが、それらに限定されない。
【００４５】
図３（ｃ）において、犠牲層ピラー３４を含む機能素子３１の全面に絶縁層３５を形成する。絶縁層３５の形成方法としては、スピンコート法、カーテンコート法、印刷法、ラミネート法等が好適に使用されるがそれらに限定されない。その後、必要ならば、オーブンやホットプレート等により絶縁層の樹脂は硬化される。ここで、絶縁樹脂層に代わる絶縁層３５として無機物質を使用することも可能である。その無機絶縁層としては、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯＮ等が好適に使用されるがそれらに限定されない。供給方法としては、スピンコート、ＣＶＤ、ＰＶＤ等が好適に使用されるがそれらに限定されない。接触プローブやマイクロメーター、エリプソメーター等を使用して、全体の厚み、もしくは、絶縁層３５の厚みを測定する。
【００４６】
続く図３（ｄ）の工程において、所定の厚み分だけを研削または、研磨することにより、絶縁層３５を上部表面から削り、犠牲層ピラー３４の上部表面とその周辺の絶縁層３５の上部表面が平坦化された状態とする。このとき、バフ研磨装置、グラインダー、サーフェースプレーナー（研削機、または切削機）、ＣＭＰ等が研磨または研削するための装置として好適に使用されるが、それらに限定されない。
【００４７】
続いて、溶剤、薬液によって犠牲層ピラー３４を除去して、図３（ｅ）の断面構造のようにビアホール３６が開口した状態とする。この時の除去方法としては、犠牲層ピラー３４の溶剤成分等を含む薬剤でのウェットプロセスでの除去方法が好適に使用されるが、それらに限定されない。またこの除去後に、洗浄のための酸素プラズマアッシング等の工程を入れることは、残渣を除去するという目的において有効である。
【００４８】
図３（ｆ）には、図３（ｅ）の状態からシード層３７を形成し、フォトレジスト層３８をパターンニングした断面構造を示している。シード層３７を蒸着法や無電解めっき法により供給する。フォトレジストをラミネート法、スピンコート法、スプレーコート法等により供給した後、ＵＶ露光と現像によってフォトレジスト層３８をパターンニングしている。シード層３７としては、Ｔｉ、Ｃｕ、Ｐｄ等金属の単層もしくは、複合層から形成されるがそれらに限定されない。
【００４９】
続いて、電解めっき、もしくは無電解めっき法によりフォトレジスト層３８の開口された部分に、任意の厚みで金属導体をめっきし、配線導体層３９を形成することで図３（ｇ）の断面構造の状態とする。めっき工程の後にフォトレジストを除去しシード層３７をエッチングすることで、図３（ｈ）のように配線導体層３９を絶縁層３５の上に、シード層３７を介して設置することができる。その後、さらに多層の絶縁層と配線導体層を交互に形成することで、図１（ｊ）と同様に多層配線を形成することも可能である。また、ソルダーレジストや金属バンプ等を形成し製品とすることが可能である。
【００５０】
本実施の形態の再配線方法は、機能素子の電極パッド上に犠牲層ピラーを形成し、さらに機能素子の全面に絶縁層を形成する。絶縁層と犠牲層ピラーを平坦化した後、犠牲層ピラーを除去し、ビアホールを形成する。ビアホールを充填するように配線導体層を形成し、再配線導体層を形成する。本発明の研磨もしくは研削工程においては、電極パッドに加わるせん断応力を緩和層ピラーが緩和するために、機能素子の内部配線への損傷を防ぐことが可能となり、製品の歩留まりと信頼性信頼性に優れた機能素子製品を供給することが可能となる。
【００５１】
（第四の実施の形態）
図４（ａ）〜（ｄ）、図４（ｅ）、（ｆ）に本発明の第四の製造方法の実施の形態を示す各工程の断面模式図を示す。
【００５２】
図４（ａ）は、ベース基板４１に配線層４２を形成し、配線層４２上に金属ピラー４３を形成した構造を示す図である。本発明においては、ベース基板としては、Ｃｕ、ステンレス等の金属や、ガラス基板、アルミナ基板、Ｓｉ等が好適に使用されるがそれらに限定されない。また、ベース基板４１が導体、もしくは半導体である場合には、絶縁層をベース基板４１と配線層４２の間に設けることが電気特性上望ましい。ここで、ベース基板４１自体が機能素子である場合には、電極パッドの直上に配線層４２を介して金属ピラー４３を形成することは、後の研削もしくは研磨する工程を考えた場合、機能素子内部の損傷を招くため望ましくない。金属ピラー４３としては、銅、金、Ｓｎ−Ａｇ、Ｓｎ等の材料が好適に使用できるがそれらに限定されず、金属ピラー４３の製造方法として、めっき法や金ワイヤーの加熱による突起電極の形成方法、金属ペーストの印刷、リフロー方法等が好適に使用できるがそれらに限定されない。
【００５３】
図４（ｂ）は、図４（ａ）の構造で所定の位置に機能素子４５を、接着層４４を介して、回路面を上向きに設置した構造を示す図である。このとき、機能素子４５は、接着層４４を介して配線層４２ではなく、ベース基板４１に直接接続、接着されても良い。このとき機能素子４５の電極パッド４６は上方に露出している。更には、電極パッド４６上には予め、犠牲層ピラー４７を形成しておく。接着層４４としては、エポキシ、ポリイミド、ＰＮＢ、ＰＢＯ等からなるダイアタッチメントフィルムや液状樹脂を好適に使用できるが、それらに限定されない。放熱またはグランド特性の向上のため、銀ペースやはんだペーストも好適に使用されるがそれらに限定されない。また形成方法も、スピンコート法、ディスペンス法、ラミネート法、印刷法等が好適に使用できるがそれらに限定されない。
【００５４】
図４（ｃ）は、図４（ｂ）の状態に、絶縁層４８を供給し、機能素子４５の周辺部分の樹脂を除去することで、得られる構造を示した図である。ここで、機能素子４５の周辺部分の樹脂を取り除く理由としては、機能素子の回路面の表面に樹脂を残さないことで、図４（ｄ）に示す、機能素子４５表面上の絶縁層４９の高さを制御しやすくするためである。図４（ｃ）の構造を得るために、絶縁層４８はスピンコート法や、カーテンコート法、ラミネート法により機能素子４５を含むベース基板４１上の全面に供給された後、感光性のある場合には露光現像により、機能素子４５周辺の絶縁層４８を形成する樹脂を除去する。樹脂が非感光性である場合には、樹脂シートを使用し、予め機能素子４５が存在する箇所をポンチやカッター等で開口し、ラミネートやプレス機を使用して、樹脂シートを積層して硬化することで図４（ｃ）の状態を得ることができる。
【００５５】
図４（ｄ）は、図４（ｃ）で示した構造の状態に、上面から絶縁層４９を供給した断面構造を示す模式図である。このとき絶縁層４９は有機であっても、無機であっても構わない。絶縁層４９の供給前には、機能素子４５表面上を清潔な状態に保っていたため、機能素子４５上の絶縁層４９の厚みを狙いの厚みに近づけることができる。そのため、絶縁層４９を薄く供給制御することが可能となり、機能素子４５に形成された電極パッド４６上への微細な内径と配置のピッチを持つビアホール５０を形成することが容易となる。しかしながら、絶縁層４９の表面には、金属ピラー４３上や機能素子４５周辺での段差が形成される。
【００５６】
図４（ｅ）は、図４（ｄ）で示した構造の状態から、研磨もしくは研削によって金属ピラー４３の頭だし(露出)と機能素子４５の電極パッド４６の上の犠牲層ピラー４７の頭だし(露出)を行った後の断面構図を示す模式図である。本発明では、研磨もしくは研削の工程において、電極パッド４６に加わるせん断応力を犠牲層ピラー４７が緩和するために、機能素子４５の内部配線への損傷を防ぐことが可能となり、製品の歩留まりと信頼性を高めることができる。
【００５７】
続いて、図４（ｆ）は、図４（ｅ）で示した構造の状態から、機能素子４５の電極パッド４６上の犠牲層ピラー４７を溶剤等によるウェットエッチングや、絶縁層４８、４９と犠牲層ピラー４７の選択性を使用したドライエッチングにより除去した断面模式図を示している。ビアホール５０の底部にある電極パッド４６上に樹脂残渣等が存在しないように、有機溶剤による洗浄や、酸素プラズマを使用した洗浄は、続く配線形成での歩留まりや電気特性の劣化を防ぐ上で効果的である。また、この時、電極パッド４６を構成する材料がエッチングの影響を受けないよう、バリア層の役割を果たす金属膜を予め電極パッド４６に形成しておく方法も信頼性確保するために効果的である。
【００５８】
図４（ｆ）で得られる断面模式図は、第二実施形態の図２（ｇ）と同じであり、図４（ｆ）以降の工程では、図１（ｈ）〜（ｊ）の工程を経ることで、機能素子４５の断面より見て上下に再配線層を形成することが可能となる。さらに図１（ｊ）と同様の工程での配線の多層化や、ベース基板４１を除去や、実装を行った場合にも製造方法としての本発明の範疇に含まれる。また、金属ピラー４３は形成しなくとも、本発明の範疇に含まれるものである。
【００５９】
本実施の形態の再配線方法は、ベース基板に配線層を形成し、配線層には金属ピラーまたは電極パッド上に犠牲層ピラーを備えた機能素子を配置する。機能素子が配置されたベース基板に絶縁層を形成し、機能素子の周辺部分の絶縁層を除去し、さらに絶縁層を形成する。絶縁層、犠牲層ピラー、金属ピラーを平坦化し、電極パッド上の犠牲層ピラーを除去する。その後犠牲層ピラーが除去されたビアホールを充填するように配線導体層を形成し、再配線導体層を形成する。本発明の研磨もしくは研削工程においては、電極パッドに加わるせん断応力を犠牲層(即ち、緩和層)ピラーが緩和するために、機能素子の内部配線への損傷を防ぐことが可能となり、製品の歩留まりと信頼性信頼性に優れた機能素子製品を供給することが可能となる。
【００６０】
（第一の実施例）
本発明の第一の実施例を、図面を参照して詳細に説明する。本発明の第一の製造方法の実施の形態を示す図１（ａ）〜（ｅ）、図１（ｆ）〜（ｊ）を参照して、第一の実施例として、その詳細を具体的に説明する。
【００６１】
図１（ａ）は、機能素子１としてＳｉ基材のＬＳＩを使用し、機能素子の内部配線層２に相当するトランジスタ形成箇所上に設けられたＢＥＯＬ層（Back End Of Line）の最上層に設けられたアルミニューム（Ａｌ）の電極パッド３を示す構造断面図である。このＢＥＯＬ層の内部には、Ｌｏｗ−ｋ材料も含まれている。続く工程で、図１（ｂ）のように、絶縁層４を形成する。ここでは例えば、絶縁層４として、スピンコート法により膜厚５〜３０μmのダウケミカル製のベンゾシクロブテン（以下ＢＣＢと略記）を供給し、ホットプレート上で半硬化した。ここで、ＢＣＢを８インチウェハに供給した場合には、ウェハ端部と中心部の間で膜厚に約３〜５μmの差が出る。また電極パッド３周辺にポリイミド等の絶縁材料が形成されている場合には、ＢＣＢの厚みが薄い場合、ポリイミドの膜厚に応じた表面凹凸が電極パッド周辺に発生する。
【００６２】
図１（ｃ）は、続く工程として、絶縁層４にビアホール５を形成した構造を示している。ビアホール５は、絶縁層４がＢＣＢの場合、露光と現像により形成が可能である。感光特性を考えた場合、樹脂の膜厚は低いほど、微細なビアホール５を形成するに有利となる。ビアホール５を形成した後も、図１（ｂ）の状態にて発生していた絶縁層４上の凹凸は存在する。その後、ＢＣＢ膜厚に応じて、２００℃から２５０℃の温度で、３０分から１２０分の間、オーブン中でＢＣＢを加熱硬化した。この際にも、樹脂の硬化収縮により表面凹凸が、樹脂供給直後よりも大きくなる。
【００６３】
続いて図１（ｄ）の工程にて、犠牲層６を、ビアホール５内を充填するよう供給する。犠牲層６として、例えば東京応化工業製やＡＺ Electronic Materials製レジストを使用した。供給方法は、スピンコート法を使用し、膜厚は２０−３０μmを用いた。その後、エリプソメーターを使用して、機能素子上に設けられた絶縁層４と犠牲層６の総厚みを測定した。
【００６４】
所定の厚み分だけを研削または、研磨することにより、ＢＣＢ残部厚みが５μmとなるように、犠牲層６を上部表面から削り、図１（ｅ）の構造のように、上部表面が平坦化された状態とする。このとき例えば、ＤＩＳＣＯ社製グラインダーにより研削することができる。このときの研削後の表面粗さＲｍａｘは、１μm以下となる。このとき図９に示す従来法では、研削された金属ピラー１０４より発生した金属屑が絶縁層１０５の表面に散在することによる、絶縁破壊抵抗が信頼性上問題となる。しかし本発明においては、金属を研削せずに、電極パッド上はあらかじめ供給した犠牲層６を研削するため、絶縁特性に優れた絶縁層４を得ることができる。
【００６５】
犠牲層６が樹脂（レジスト）で、金属でないことから、その硬度が軟らかく、研削時の応力は犠牲層６で緩和、吸収される。そのため研削時の応力は機能素子の内部には伝達されず、応力による機能素子の内部回路の損傷が防止される。さらに研削子（ダイアモンドバイト）１０６の先端の磨耗量を減少させることができるため、一研削子あたりの製品処理数を増加させ、製品の製造コストの低減が可能となった。更なる小さな表面粗さを求める場合には、ＣＭＰを用いた表面の平坦化を行い、０．５μm以下の表面粗さRmaxを得ることができる。
【００６６】
続いて、ビアホール５に充填された犠牲層６を除去して、図１（ｆ）の断面構造のようにビアホール５が開口した状態となる。この時犠牲層６として、フォトレジストを用いているため、除去方法としては、ＭＥＫ，ＩＰＡ、エタノール等溶剤成分でのウェットプロセスを使用した。またこのフォトレジストの除去後に、電極パッド３の上の残渣除去のため酸素プラズマアッシングを行った。
【００６７】
続いて図１（ｇ）に示す断面模式図のように、図１（ｆ）の状態からシード層７をスパッタリングにより供給する。さらに、フォトレジストをスピンコート法、またはスプレーコート法により供給した後、所定の温度でのプレベーク後に、ＵＶ露光と現像によってフォトレジスト層８をパターンニングした。シード層７は、Ｔｉ層（１０〜５０ｎｍ厚み）、Ｃｕ層（１００〜３００ｎｍ厚み）を順次スパッタリングした。フォトレジストとしては、厚みを５〜３０μmとして、東京応化工業製やＡＺ Electronic Materials製レジストを使用した。
【００６８】
続いて、電解めっき法によりフォトレジスト層８が開口された部分に、１〜３０μmの厚みで銅をめっきし、配線導体層９を形成することで図１（ｈ）の断面構造の状態となる。めっき工程の後にフォトレジストをＭＥＫ，エタノール、ＩＰＡで除去し、露出したシード層除去のため、Ｃｕ、Ｔｉ層を順次エッチングすることで、図１（ｉ）のように電極配線層９を絶縁樹脂層４の上に、シード層７を介して設置することができる。
【００６９】
その後、ソルダーレジスト層をラミネータにより供給して、Ｓｎはんだめっきを施し、ウェハをダイシングすることによって、個片化された再配線を形成済みのＬＳＩを製造した。本発明においては、さらに多層の絶縁層と配線導体層を交互に形成することで、多層配線を形成することも可能である。以上の方法によって、信頼性に優れた機能素子製品を供給することが可能となった。
【００７０】
図１（ｊ）は、図１（ａ）〜図１（ｉ）までの本発明による再配線方法を形成した後に、更に多層にするために、セミアディティブ法を用いて、絶縁層２５と配線導体層２６を形成した断面模式図を示す。絶縁層２５としてＢＣＢを使用しスピンコート法により５〜２０μmの厚みで供給した後に露光現像でのビア開口、オーブンでの半硬化を行った。続いてシード層をスパッタリングにより形成した。露光現像工程によるフォトレジストのパターンニングの後に、配線導体層２６としてＣｕの電解めっきを行い、めっき厚み１〜２０μmとした。電解めっき後は、フォトレジストの溶剤による除去と、シード層のエッチングを行うことで、配線導体層２６を形成した。
【００７１】
本実施例による機能素子の再配線方法は、絶縁樹脂層をLSI等の機能素子ウェハ上に供給し、電極パッド上の樹脂をドライエッチプロセスや感光性プロセス、レーザーにより除去することでビアホールを形成する。続いてビア内部に犠牲樹脂をスピンコートや印刷、ラミネート法により充填する。その後、研削や研磨によって、絶縁樹脂の頭だしを行う。この時電極パッド上は、樹脂であるため、従来のＣｕピラーや金の突起電極を使用した場合に見られるせん断応力の伝達による、絶縁樹脂とＣｕピラーや金の突起電極の間に起こる剥離や、Low-k材の破壊を防ぐことが出来る。また、同時に研削くずのビア内部への侵入も防ぐことが出来る。更に絶縁樹脂層の表面を平坦にする。次に、ビア内部の犠牲層樹脂を溶剤や熱やUV照射により取り除く。 めっきシード層を形成し、めっきレジストのパターンを形成後、電解めっきを行う。このとき、ビア位置周辺の平坦な樹脂表面では、微細な配線パターンを形成可能となる。レジストを剥離し、シード層をエッチングすることで、電極パッドからの再配線層を形成する。
【００７２】
本実施例による機能素子の再配線方法は、研削や研磨工程において、電極パッド上はレジストからなる犠牲層とする。そのため、せん断応力を緩和させ、機能素子の内部回路の損傷を防ぐことが出来る。このように機能素子内部の破壊を防止し、信頼性に優れ高歩留まりで、かつ平坦性に優れた微細な配線導体層の形成することが可能となる。
【００７３】
（第二の実施例）
本発明の第二の実施例を、図面を参照して詳細に説明する。本発明の第二の製造方法の実施の形態を示す図２（ａ）〜（ｅ）、図２（ｆ）〜（ｊ）を参照して、第二の実施例として、その詳細を具体的に説明する。
【００７４】
図２（ａ）は、ベース基板１１に厚み１〜５μmによる銅の配線層１２を形成し、配線層１２上に高さ１０〜５０μmのＣｕの金属ピラー１３を形成した構造を示す図である。ここでベース基板としてはＳｉからなり、配線層１２との間にＳｉＯ２層が形成されている８または１２インチのウェハを使用した。この際ベース基板の内部にもトランジスタを形成した場合、電極パッドの直上に配線層１２を介して金属（Ｃｕ）ピラー１３を形成する設計を避け、後の研削工程後のベース基板の損傷を防ぐことを可能とした。
【００７５】
続いて、図２（ａ）の構造でアライメントマークを形成した配線層１２上の所定の位置に、厚み８〜２０μmの機能素子１５を、接着層１４を介して回路面を上向きに搭載して、図２（ｂ）に示す断面構造とした。このとき、機能素子１５としてはＬＳＩおよびＩＰＤ（Integrated passive device：集積化受動デバイス）を使用した。このとき機能素子１５の厚みは、Ｃｕピラー１３の厚みより小さいことが、後の研削もしくは研磨の工程を考えた場合、望ましい。これらは、同一のベース基板１１上に設置した。
【００７６】
放熱のためには、搭載される機能素子の直下に銅からなる配線層１２を形成し、ベース基板上の広いエリアに熱が拡散するよう設計した。またＩＰＤ等の発熱量の小さな素子に対しては、ベース基板１１と接着層１４の間に配線層１２を形成しない設計とした。このように接着層１４を介してベース基板１１に直接接続されても良い。このとき機能素子１５の電極パッド１６は上方に露出している。接着層１４としては、スピンコートでベース基板１１上に供給し、露光現像で接着剤の必要な場所以外を樹脂除去するダウケミカル製ＢＣＢや、予め搭載する機能素子１５の裏面にラミネートした１５μm厚みのリンテック製ＬＥシリーズを使用した。これらの接着剤は、機能素子の厚み、およびＣｕピラーの厚みに応じて選択した。
【００７７】
図２（ｃ）は、図２（ｂ）の状態に絶縁層１７を設け、機能素子１５の周辺部分の絶縁層１７を除去した図である。ここで、機能素子１５の周辺部分の絶縁層１７を取り除く理由としては、機能素子の回路面の表面に絶縁層１７の樹脂を残さないことで、続く図２（ｄ）で示す機能素子１５表面上の絶縁層１８の高さを制御しやすくするためである。図２（ｃ）の構造を得るために、絶縁層１７としてダウケミカル製ＢＣＢやＨＤマイクロシステムズ製ＨＤシリーズ、住友ベークライト製ＣＲＣシリーズの樹脂を使用した。これらの樹脂がスピンコート法により機能素子１５を含むベース基板１１上の全面に供給された後、ＵＶ露光と現像により、機能素子１５周辺の樹脂を除去した。
【００７８】
ここで、樹脂の粘度が低く、機能素子の厚みが１０μm以上で高い場合には、二度以上のスピンコートと露光現像を繰り返すことによって、図２（ｃ）の構造とすることができる。ここで、絶縁層１７は、同一樹脂からなる単層である必要は無く、異なる樹脂により構成された複数層の積層体であっても良い。なお、図２（ｃ）の状態において、Ｃｕピラー１３の外周を取り囲む、絶縁層１７の厚みより高さが高い部分では、Ｃｕピラー１３の表面を絶縁層１７の樹脂が取り囲んでいる。
【００７９】
図２（ｄ）は、図２（ｃ）で示した構造の状態に、上面から絶縁層１８を設けた断面構造を示す模式図である。このとき絶縁層１８は絶縁層１７と同じように有機材料であっても、無機材料であってもかまわない。無機材料として、ＳｉＯ２およびＳｉ３Ｎ４層をプラズマ化学気相成長法（以下、ＰＥＣＶＤ法と略記）により蒸着した。しかしながら膜厚が５μm以上の場合には、蒸着法によるスピードではプロセスタイムの長さが問題となるために、ダウケミカル製ＢＣＢやＨＤマイクロシステムズ製ＨＤシリーズ、住友ベークライト製ＣＲＣシリーズを使用し、スピンコート法により供給した。無機の材料を使用した場合には、さらに有機もしくは金属からなるマスク材料を供給し、ドライエッチングにより、機能素子１５に形成された電極パッド１６上への微細な内径と配置のピッチを持つビアホール１９を形成した。有機の材料を使用した場合には、非感光樹脂の場合、レーザー、およびマスク材料を用いたドライエッチングによりビアホール１９を形成した。感光性の場合には露光、現像によりビアホール１９を形成した。ここで、絶縁層１８の上部表面には、Ｃｕピラー１３上や機能素子１５周辺での段差が形成された状態となる。
【００８０】
図２（ｅ）は、図２（ｄ）で示した構造の状態に、犠牲層２０を設けた状態を示す断面模式図である。犠牲層２０としては、東京応化工業製やＡＺ Electronic Materials製のフォトレジストを使用した。絶縁層１８の表面凹凸に応じた樹脂厚みを選択することで、フォトレジスト最上層表面の凹凸を小さくすることができたため、ここでは、フォトレジスト厚み２０μmを選択した。ベース基板１１の上に形成された、犠牲層上部までの全体の厚みをプローバーによりウェハ上の数点で測定した。
【００８１】
図２（ｆ）は、図２（ｅ）で示した構造の状態から、研削もしくは研削によってＣｕピラー１３の頭だし(露出)と機能素子１５の電極パッド１６の上のビアホール１９に充填された犠牲層２０の頭だし(露出)を行った後の断面構図を示す模式図である。ここでは、絶縁層１８が有機の場合にはＤＩＳＣＯ社製研削装置を使用した。絶縁層１８が無機の場合には、グラインダーを使用した。使用する装置により、露出した絶縁層１７、１８、犠牲層２０、Ｃｕピラー１３の表面凹凸は、約５μm以下に抑えることが可能となる。しかし表面粗さについては、使用装置や構成材料の組み合わせに応じて変化するため、凹凸の量についてはこの限りではない。本発明では、研磨もしくは研削の工程において、電極パッド１６に加わるせん断応力を充填した犠牲層２０が緩和するために、機能素子１５の内部配線への損傷を防ぐことが可能となり、製品の歩留まりと信頼性を高めることができる。
【００８２】
続いて、図２（ｇ）は、図２（ｆ）で示した構造の状態から、機能素子１５の電極パッド１６上ビアホール１９に充填された犠牲層２０をＭＥＫ，エタノール、ＩＰＡ等によるウェットエッチングを行った後の断面構造図である。
【００８３】
図２（ｈ）は、図２（ｇ）で示した構造の状態から、めっき工程でのシード層２１とフォトレジスト層２２を形成した断面構造を示す模式図である。シード層２１となる金属層として、Ｔｉ層（１０〜５０ｎｍ厚み）、Ｃｕ層（１００〜３００ｎｍ厚み）を順次スパッタリングした。さらにフォトレジストとしては、厚みを５〜３０μmとして、東京応化工業製やＡＺ Electronic Materials製レジストを使用した。フォトレジスト層２２を供給した後に、露光現像により、所定の配線導体層パターンとなるよう、めっきされる部分のフォトレジスト層を除去した。フォトレジスト層の供給方法は、ラミネート法を使用した。本発明では、予め、研磨もしくは研削により表面を平坦化されているため、シード層供給や、フォトレジスト２２の形成時に凹凸による不連続点の発生を抑えるため、続く工程において、高歩留まりな配線形成が可能となった。
【００８４】
図２（ｉ）は、図２（ｈ）で示した構造の状態から、電解めっき法により、厚み１〜１０μmの銅の配線導体層２３を形成した断面構造を示す模式図である。めっき面が予め、研削もしくは研磨により平坦化されているため、高歩留まりでのめっき工程が可能となり、配線幅１０μm以下での銅めっき配線でも、表面凹凸によるオープン不良を防ぐことができた。
【００８５】
図２（ｊ）は、図２（ｉ）で示した構造の状態から、フォトレジスト２２をＩＰＡ，ＭＥＫ，エタノールを使用して剥離し、めっきシード層２１を混合酸およびアルカリ性溶液によりＣｕ、Ｔｉと順次除去した後の断面構造を示す模式図である。さらに図２（ｊ）の状態から、絶縁樹脂層を供給し、ビアホールを設け、セミアディティブプロセスによる図１（ｊ）の工程と同様に配線の多層化も行える。また、導体の最表層にはんだボールを形成し、フリップチップ接続に使用可能な実装製品とすることを可能である。
【００８６】
本実施例による機能素子内蔵基板を形成する製造方法では、予めベース基板上に、配線層および金属ピラーを形成する。このときの金属ピラーは、ベース基板が機能素子である場合には、電極パッドにピラーを直接設けず、本機能素子の再配線方法を用いて、電極パッドより結線された別位置に設置する。ベース基板上に、機能素子を回路素子面を上にして搭載する。ベース基板上の機能素子と金属ピラーを絶縁樹脂層で埋め込む。この時、感光性樹脂の使用や印刷法によって樹脂が機能素子位置に入り込まないようパターニングする。次に機能素子上へ絶縁樹脂層を供給する。この時、機能素子上には元々樹脂がないため、樹脂膜厚は、任意にコントロールできる。感光性である場合には露光現像等で、非感光性である場合にはドライエッチング、レーザーにより機能素子の電極パッド上の樹脂を除去し、ビアホールを形成する。
【００８７】
その後は、ビアホール内に犠牲層樹脂を供給し、研削や研磨によって、絶縁樹脂の頭だしと同時に金属ピラーの頭出しを行う。この時、機能素子の電極パッド上は樹脂であるため、応力の伝達による機能素子内部のLow-k材等脆い材料の破壊を防ぐことが出来る。また、研削屑のビア内部への侵入も防ぐことが出来る。また樹脂表面を平坦にすることが出来る。ビア内部の犠牲層を取り除く。めっきシード層を形成し、めっきレジストのパターンを形成した後に電解めっきを行う。ビア位置周辺の平坦な樹脂表面では、微細な配線パターンを形成可能となる。レジストを剥離し、シード層をエッチングすることで、頭だしされた機能素子の電極パッドと、金属ピラーと、ベース基板の配線層とを結線を結線する絶縁樹脂上の配線導体層を形成することができる。
【００８８】
本実施例によれば平坦化工程におけるせん断応力を犠牲層で緩和させることから、機能素子内部の破壊を防止し、信頼性に優れ高歩留まりで、かつ平坦性に優れた微細な配線導体層の形成することが可能となる。
【００８９】
（第三の実施例）
本発明の第三の実施例を、図面を参照して詳細に説明する。図３（ａ）〜（ｄ）、図３（ｅ）〜（ｈ）に本発明の第三の製造方法の実施例を示す。
【００９０】
図３（ａ）は、機能素子３１としてＬＳＩを使用した際の、その内部配線層３２と、内部配線３２の最上層に設けられたＡｌからなる電極パッド３３の構造を示している。図３（ｂ）において、電極パッド３３上の一部にダウケミカル製ＢＣＢによる高さ２０−３０μmの犠牲層ピラー３４を形成した。この犠牲層ピラー３４は電極パッド３３の上に露光現像により形成した。図３（ｃ）において、絶縁層３５として、Ｓｉ３Ｎ４を１５０℃の蒸着温度で４０μm厚みとなるまで、ＰＥＣＶＤ法によって供給した。その後、エリプソメーターによってＳｉ３Ｎ４からなる絶縁層３５の厚みを測定した。
【００９１】
続く図３（ｄ）の工程において、研磨することにより、２０μm厚み分だけ絶縁層３５を上部表面からグラインダーにより削り、犠牲層ピラー３４の上部表面と絶縁層３５の上部表面とを平坦化した。ＢＣＢからなる犠牲層ピラー３４の上部表面と、その周辺のＳｉ３Ｎ４からなる絶縁層３５の上部表面が平坦化された状態とし、その表面粗さRmax以下とした。続いて、溶剤によるウェットエッチングによって犠牲層ピラー３４を除去して、図３（ｅ）の断面構造のようにビアホール３６が、電極パッド３３上に開口した状態とする。犠牲層ピラー３４の除去後に、洗浄のための酸素プラズマアッシング工程によって残渣を除去した。
【００９２】
次に図３（ｆ）に示すように、図３（ｅ）の状態から、シード層３７を形成し、フォトレジスト層３８をパターンニングした断面構造とした。Ｔｉ層（１０〜５０ｎｍ厚み）、Ｃｕ層（１００〜３００ｎｍ厚み）を順次スパッタリングすることでシード層３７を形成した。さらに東京応化工業製やＡＺ Electronic Materials製レジストを使用してフォトレジストをスピンコート法により供給した後、ＵＶ露光と現像によってフォトレジスト層３８をパターンニングした。続いて、銅を電解めっき法によりフォトレジスト層３８の開口された部分に、１〜１０μm厚みで金属導体をめっきし、配線導体層３９を形成することで、図３（ｇ）の断面構造の状態とする。
【００９３】
電解めっき工程の後に、溶剤を使用してフォトレジスト３８を除去し、ＴｉとＣｕからなるシード層３７を酸やアルカリ溶液を用いてエッチングすることで、図３（ｈ）の断面構造の状態とする。図３（ｈ）のように銅からなる配線導体層３９をＳｉ３Ｎ４からなる絶縁層３５の上に、シード層３７を介して設置することができる。その後、さらに多層の絶縁層と配線導体層を交互に形成し、隣り合う配線導体層の間をＣｕビアで結線することで、多層配線を形成した。また、ソルダーレジストや金属バンプ等を形成し製品とした。以上の方法によって、信頼性に優れた機能素子製品を形成した。
【００９４】
本実施例による機能素子の再配線方法は、絶縁樹脂層をＬＳＩ等の機能素子ウェハ上に供給し、電極パッド上の樹脂を感光性プロセス、レーザーにより犠牲層ピラーを形成する。その後、絶縁樹脂を供給した後に、研削や研磨によって、犠牲層ピラーの頭だしを行う。この時電極パッド上は、樹脂であるため、従来のＣｕピラーや金の突起電極を使用した場合に見られるせん断応力の伝達による、絶縁樹脂とＣｕピラーや金の突起電極の間に起こる剥離や、Low-k材の破壊を防ぐことが出来る。また、同時に研削くずのビア内部への侵入も防ぐことが出来る。絶縁樹脂層の表面を平坦にし、ビア内部の犠牲層樹脂を溶剤や熱やＵＶ照射、ドライエッチング等により取り除く。めっきシード層を形成し、めっきレジストのパターンを形成後、電解めっきを行う。このとき、ビア位置周辺の平坦な樹脂表面では、微細な配線パターンを形成可能となる。レジストを剥離し、シード層をエッチングすることで、電極パッドからの再配線層を形成する。信頼性に優れ高密度な導体配線形成が可能となる。
【００９５】
（第四の実施例）
本発明の第四の実施例を、図面を参照して詳細に説明する。図４（ａ）〜（ｄ）、図４（ｅ）、（ｆ）に、本発明による第四の製造法の実施例を示す。
【００９６】
図４（ａ）は、ベース基板４１に厚み１〜５μmによる銅の配線層４２を形成し、配線層４２上に高さ１０〜５０μmのＣｕからなる金属ピラー４３を形成した構造を示す図である。ここでベース基板としてＳｉからなり、配線層４２との間にＳｉＯ２層が形成されている８または１２インチのウェハを使用した。この際ベース基板の内部にもトランジスタを形成した場合、ベース基板の電極パッドの直上に配線層４２を介してＣｕピラー４３を形成する設計を避けることで、後の研削工程後のベース基板の損傷を防ぐことを可能とした。
【００９７】
続いて、図４（ａ）の構造でアライメントマークを形成した配線層４２上の所定の位置に、厚み８〜２０μmの機能素子４５を接着層４４を介して回路面を上向きに搭載して、図４（ｂ）に示す断面構造とした。このとき、機能素子４５としてはＬＳＩおよびＭＥＭＳデバイス、ＩＰＤを使用した。このとき機能素子４５の厚みは、Ｃｕピラー４３の厚みより小さいことが、後の研削もしくは研磨の工程を考えた場合に望ましい。これらは、同一のベース基板４１上に設置した。放熱のためには、搭載される機能素子の直下に銅からなる配線層４２を形成し、ベース基板上の広いエリアに熱が拡散するよう設計した。またＩＰＤ、ＭＥＭＳ等の発熱量の小さな素子に対しては、ベース基板４１と接着層４４の間に配線層４２を形成しない設計とし、接着層４４を介して機能素子４１がベース基板４１に直接接続される構造とした。
【００９８】
このとき機能素子４５の電極パッド４６に予め形成した犠牲層ピラー４７は上方に面している。接着層４４としては、スピンコートでベース基板４１上に供給し、露光現像で接着剤の必要な場所以外を樹脂除去するダウケミカル製ＢＣＢや、予め搭載する機能素子４５の裏面にラミネートした１５〜２０μm厚みのリンテック製ＬＥシリーズを使用した。これらの接着剤の厚みおよび材料は、機能素子の厚み、およびＣｕピラーの厚みに応じて選択した。
【００９９】
図４（ｃ）は、図４（ｂ）の状態に絶縁層４８を供給し、機能素子４５の周辺部分の絶縁層４８の樹脂を除去することで、得られた断面構造図である。ここで、機能素子４５の周辺部分の絶縁層４８を取り除く理由としては、機能素子の回路面の表面に絶縁層４８の樹脂を残さないことで、続く図４（ｄ）で示す工程での機能素子４５表面上の絶縁層４８の高さを制御しやすくするためである。図４（ｃ）では、絶縁層４８としてダウケミカル製ＢＣＢやＨＤマイクロシステムズ製ＨＤシリーズ、住友ベークライト製ＣＲＣシリーズを使用した。絶縁層４８として、スピンコート法により機能素子４５を含むベース基板４１上の全面に供給された後、ＵＶ露光と現像により、機能素子４５の周辺の樹脂を除去した。
【０１００】
ここで、樹脂の粘度が低く、機能素子の厚みが１０μm以上で高い場合には、二度以上のスピンコートと露光現像を繰り返すことによって、図４（ｃ）の構造とすることができる。ここで、絶縁層４８は、同一樹脂からなる単層である必要は無く、異なる樹脂により構成された複数層の積層体であっても良い。なお、図４（ｃ）の状態において、Ｃｕピラー４３の外周を取り囲む、絶縁層４８の厚みより高さが高い部分では、Ｃｕピラー４３の表面を絶縁層４８の樹脂が取り囲んでいる。
【０１０１】
図４（ｄ）は、図４（ｃ）で示した構造の状態に上面から、さらに絶縁層４９を供給した断面構造を示す模式図である。このとき絶縁層４９は絶縁層４８と同じように有機材料であっても、無機材料であってもかまわない。ＳｉＯ２またはＳｉ３Ｎ４層を５〜１０μm厚みで、絶縁層４９としてＰＥＣＶＤ法により蒸着した。ここで、絶縁層４９の上部表面には、Ｃｕピラー４３上や機能素子４５周辺での段差が形成された状態となる。
【０１０２】
図４（ｅ）は、図４（ｄ）で示した構造の状態から、研磨もしくは研削によって機能素子４５の電極パッド４６の上の犠牲層ピラー４７の頭だしを行った後の断面構図を示す模式図である。本発明では、研磨もしくは研削の工程において、電極パッド４６に加わるせん断応力を犠牲層ピラー４７が緩和するために、機能素子４５の内部配線への損傷を防ぐことが可能となり、製品の歩留まりと信頼性を高めることができる。
【０１０３】
続いて、図４（ｆ）は、図４（ｅ）で示した構造の状態から、機能素子４５の電極パッド４６上の犠牲層ピラー４７を溶剤等によるウェットエッチングにより除去した断面模式図を示している。ビアホール５０の底部にある電極パッド４６上に樹脂残渣等が存在しないように、有機溶剤による洗浄や、酸素プラズマを使用した洗浄は、続く配線形成での歩留まりや電気特性の劣化を防ぐ上で効果的である。また、この時、電極パッド４６を構成する材料がエッチングの影響を受けないよう、バリア層の役割を果たす金属膜を予め電極パッド４６に形成しておく方法も信頼性確保するために効果的である。図４（ｆ）で得られる断面模式図は、図２（ｇ）と同じであり、図４（ｆ）以降の工程では、図２（ｈ）〜（ｊ）の工程を経ることで、機能素子４５の断面より見て上下に再配線層を形成することが可能となる。
【０１０４】
本発明による機能素子の再配線方法においては、図４（ａ）〜（ｄ）、図４（ｅ）、（ｆ）に、さらに図２（ｈ）〜（ｊ）の工程を経る実施例を示す。さらに配線の多層化や、ベース基板の除去や、実装を行った場合にも製造方法として本発明の範疇に含まれる。また、金属ピラーは形成しなくとも、本発明の範疇に含まれるものである。
【０１０５】
本実施例によれば平坦化工程におけるせん断応力を犠牲層ピラーで緩和させることから、機能素子内部の破壊を防止し、信頼性に優れ高歩留まりで、かつ平坦性に優れた微細な配線導体層の形成することが可能となる。
【０１０６】
本発明による機能素子の再配線方法は、絶縁樹脂層をＬＳＩ等の機能素子ウェハ上に供給し、電極パッド上の樹脂をドライエッチプロセスや感光性プロセス、レーザーにより除去することでビアホールを形成する。続いてビア内部に犠牲層をスピンコートや印刷、ラミネート法により充填する。その後、研削や研磨によって、絶縁樹脂の頭だしを行う。この時電極パッド上は、樹脂であるため、従来のＣｕピラーや金の突起電極を使用した場合に見られるせん断応力の伝達による、絶縁樹脂とＣｕピラーや金の突起電極の間に起こる剥離や、Low-k材の破壊を防ぐことが出来る。また、同時に研削くずのビア内部への侵入も防ぐことが出来る。更に絶縁樹脂層の表面を平坦にする。次に、ビア内部の犠牲層樹脂を溶剤や熱やUV照射により取り除く。めっきシード層を形成し、めっきレジストのパターンを形成後、電解めっきを行う。このとき、ビア位置周辺の平坦な樹脂表面では、微細な配線パターンを形成可能となる。レジストを剥離し、シード層をエッチングすることで、電極パッドからの再配線層を形成する。
【０１０７】
本発明による機能素子内蔵基板を形成する製造方法では、予めベース基板上に、配線および金属ピラーを形成する。このときの金属ピラーは、ベース基板が機能素子である場合には、電極パッドにピラーを直接設けず、本機能素子の再配線方法を用いて、電極パッドより結線された別位置に設置する。ベース基板上に、機能素子を回路面を上にして搭載する。ベース基板上の機能素子と金属ピラーを絶縁樹脂で埋め込む。この時、感光性樹脂の使用や印刷法によって樹脂が機能素子位置に入り込まないようパターニングする。次に機能素子上へ絶縁樹脂を供給する。この時、機能素子上には元々樹脂がないため、樹脂膜厚は、任意にコントロールできる。感光性である場合には露光現像等で、非感光性である場合にはドライエッチング、レーザーにより機能素子の電極パッド上の樹脂を除去し、ビアホールを形成する。その後は、ビアホール内に犠牲層樹脂を供給し、研削や研磨によって、絶縁樹脂の頭だしと同時に金属ピラーの頭出しを行う。
【０１０８】
この時、機能素子の電極パッド上は樹脂であるため、応力の伝達による機能素子内部のLow-k材等脆い材料の破壊を防ぐことが出来る。また、研削屑のビア内部への侵入も防ぐことが出来る。また樹脂表面を平坦にすることが出来る。ビア内部の犠牲層を取り除く。めっきシード層を形成し、めっきレジストのパターンを形成した後に電解めっきを行う。ビア位置周辺の平坦な樹脂表面では、微細な配線パターンを形成可能となる。レジストを剥離し、シード層をエッチングすることで、頭だしされた金属ピラーへ機能素子の電極パッド、ベース基板を結線する絶縁樹脂上の配線導体層を形成することが可能となる。
【０１０９】
本発明による機能素子の再配線方法は、絶縁樹脂層をLSI等の機能素子ウェハ上に供給し、電極パッド上の樹脂を感光性プロセス、レーザーにより犠牲層ピラーを形成する。その後、絶縁樹脂を供給した後に、研削や研磨によって、犠牲層ピラーの頭だしを行う。この時電極パッド上は、樹脂であるため、従来のＣｕピラーや金の突起電極を使用した場合に見られるせん断応力の伝達による、絶縁樹脂とＣｕピラーや金の突起電極の間に起こる剥離や、Low-k材の破壊を防ぐことが出来る。また、同時に研削くずのビア内部への侵入も防ぐことが出来る。更に絶縁樹脂層の表面を平坦にする。次に、ビア内部の犠牲層樹脂を溶剤や熱やUV照射、ドライエッチング等により取り除く。めっきシード層を形成し、めっきレジストのパターンを形成後、電解めっきを行う。このとき、ビア位置周辺の平坦な樹脂表面では、微細な配線パターンを形成可能となる。レジストを剥離し、シード層をエッチングすることで、電極パッドからの再配線層を形成する。信頼性に優れ高密度な配線導体形成が可能となる。
【０１１０】
以上、好ましい実施の形態について説明したが、本発明はこれら実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。
【０１１１】
本願は、日本国特許出願番号第２０１０-１３３７８５号に基く優先権を主張するものであり、その開示内容を本願において組み込み、全体的に参照できるものとする。
【符号の説明】
【０１１２】
１、１５、３１、４５    機能素子
２、３２    内部配線
３、１６、３３、４６    電極パッド
４、１７、１８、２５、３５、４８、４９    絶縁層
５、１９、３６、５０    ビアホール
６、２０    犠牲層
７、２１、３７    シード層
８、２２、３８    フォトレジスト層
９、２３、２６、３９    配線導体層
１１、４１    ベース基板 
１２、４２    配線層
１３、４３    金属ピラー
１４、４４    接着層
３４、４７    犠牲層ピラー
１０１    機能素子（ＬＳＩ）
１０２    Ｌｏｗ−ｋ層
１０３    電極パッド
１０４    金属ピラー（突起電極）
１０５    絶縁層
１０６    研削子（ダイアモンド・バイト）
【図１（ａ）】
2013528318.tif 000003
【図１（ｂ）】
2013528318.tif 000004
【図１（ｃ）】
2013528318.tif 000005
【図１（ｄ）】
2013528318.tif 000006
【図１（ｅ）】
2013528318.tif 000007
【図１（ｆ）】
2013528318.tif 000008
【図１（ｇ）】
2013528318.tif 000009
【図１（ｈ）】
2013528318.tif 000010
【図１（ｉ）】
2013528318.tif 000011
【図１（ｊ）】
2013528318.tif 000012
【図２（ａ）】
2013528318.tif 000013
【図２（ｂ）】
2013528318.tif 000014
【図２（ｃ）】
2013528318.tif 000015
【図２（ｄ）】
2013528318.tif 000016
【図２（ｅ）】
2013528318.tif 000017
【図２（ｆ）】
2013528318.tif 000018
【図２（ｇ）】
2013528318.tif 000019
【図２（ｈ）】
2013528318.tif 000020
【図２（ｉ）】
2013528318.tif 000021
【図２（ｊ）】
2013528318.tif 000022
【図３（ａ）】
2013528318.tif 000023
【図３（ｂ）】
2013528318.tif 000024
【図３（ｃ）】
2013528318.tif 000025
【図３（ｄ）】
2013528318.tif 000026
【図３（ｅ）】
2013528318.tif 000027
【図３（ｆ）】
2013528318.tif 000028
【図３（ｇ）】
2013528318.tif 000029
【図３（ｈ）】
2013528318.tif 000030
【図４（ａ）】
2013528318.tif 000031
【図４（ｂ）】
2013528318.tif 000032
【図４（ｃ）】
2013528318.tif 000033
【図４（ｄ）】
2013528318.tif 000034
【図４（ｅ）】
2013528318.tif 000035
【図４（ｆ）】
2013528318.tif 000036
【図５】
2013528318.tif 000037
【国際調査報告】
2013528318.tif 000038