(57)【要約】【課題】  電力消費の少ない半導体素子の提供。【解決手段】３つの半導体層を有する半導体素子である。半導体層は分極層によって互いに分離された２ＤＨＧ及び２ＤＥＧを形成するように設けられている。素子はまた複数の電極である第１電極、第２電極第３電極を有する。第１電極と第２電極は２ＤＨＧと電気的に接続されて、２ＤＨＧを介して第１電極と第２電極との間に電流が流れる。第３電極は、２ＤＥＧと電気的に接続され、他の電極のうちの少なくとも１つの電極に印加される電圧対して第３電極に印加される電圧が正のとき、２ＤＥＧと２ＤＨＧとは少なくとも部分的に消失する。【選択図】図１
2013532906.tif 000002
【特許請求の範囲】
【請求項１】
３つの半導体層と、複数の電極とを備えた半導体素子であって、
該半導体層は分極層によって互いに分離された２ＤＨＧ及び２ＤＥＧを形成するように設けられ、
該複数の電極は第１電極、第２電極、第３電極を有し、
該第１電極と該第２電極は該２ＤＨＧと電気的に接続されて、該２ＤＨＧを介して該第１電極と該第２電極との間に電流が流れ、
該第３電極は、該２ＤＥＧと電気的に接続され、他の電極のうちの少なくとも１つの電極に印加される電圧対して該第３電極に印加される電圧が正のとき、該２ＤＥＧと該２ＤＨＧとは少なくとも部分的に消失することを特徴とする半導体素子。
【請求項２】
複数の半導体層のうちの１つの半導体層は、他の２つの半導体層の間にあって分極層を形成し、該分極層と他の２つの半導体層のうちの一方の半導体層との界面には該２ＤＨＧが形成され、該分極層と他の２つの半導体層のうちの他方の半導体層との界面には該２ＤＥＧが形成されることを特徴とする請求項１に記載の半導体素子。
【請求項３】
該第１電極と該第２電極はそれぞれ陰極と陽極であり、該第１電極と該第２電極の一方は、それと接続されている半導体層との間でショットキー障壁を形成するように設けられて、該陽極から該陰極に電流が流れるようにしたことを特徴とする請求項１又は２に記載の半導体素子。
【請求項４】
該陰極は該ショットキー障壁を形成するように設けられ、該第３電極と接続されている
ことを特徴とする請求項３に記載の半導体素子。
【請求項５】
半導体素子はトランジスタであり、
該複数の電極は、ソース電極とゲート電極とドレン電極を有しそれぞれの電極はいずれか一つの該半導体層に接続され、
該ソース電極と該ドレン電極は該２ＤＨＧに接続され、
該ゲート電極は該ソース電極と該ドレン電極との間に流れる電流を変化させるように動作可能であることを特徴とする請求項１又は２に記載の半導体素子。
【請求項６】
該ソース電極は該２ＤＨＧに接続されるとともに該第３電極を介して該２ＤＥＧにも接続されていることを特徴とする請求項５に記載の半導体素子。
【請求項７】
該トランジスタはエンハンスメントモードトランジスタであることを特徴とする請求項５又は６に記載の半導体素子。
【請求項８】
該トランジスタはデプリーションモードトランジスタであることを特徴とする請求項５又は６に記載の半導体素子。  
【請求項９】
第２の組の複数の電極が更に設けられ、該第２の組の複数の電極は、第１電極と第２電極とを有し、該第１電極と該第２電極のそれぞれは該いずれかの半導体層に接続され、該第２の組の該第１電極は、該第２の組の該第２電極と該２ＤＥＧを介して接続されていることを特徴とする請求項１乃至８のいずれか一に記載の半導体素子。
【請求項１０】
該第２組の複数の電極は、該複数の半導体層のいずれかと接続された陽極と、該複数の半導体層のいずれかと接続された陰極とを有し、該陽極又は該陰極のうちのいずれかは、それとそれに接続されている該半導体層との間でショットキー障壁が形成されるように設けられ、該第２の組の該陽極は、該第２の組の該陰極と該２ＤＥＧを介して接続されて、ショットキー障壁ダイオードを構成することを特徴とする請求項９に記載の半導体素子。
【請求項１１】
該第２組の陽極はショットキー障壁を形成するように設けられ、該２ＤＨＧ及び該２ＤＥＧに接続されていることを特徴とする請求項１０に記載の半導体素子。
【請求項１２】
該陽極は該ドレン電極に接続され、該陰極は該ソース電極に接続されていることを特徴とする請求項５に直接又は間接に従属する請求項１１に記載の半導体素子。
【請求項１３】
半導体素子はトランジスタであり、
該第２組の電極は、ソース電極と、ゲート電極と、ドレン電極を有し、これら電極は複数の半導体層のうちのいずれかに接続され、
該第２組の該ソース電極は、該２ＤＥＧを介して該第２組の該ドレン電極に接続され、該第２組の該ゲート電極は、該第２組の該ソース電極と該第２組の該ドレン電極との間に流れる電流を変化させるように動作可能であることを特徴とする請求項９に記載の半導体素子。
【請求項１４】
該トランジスタはエンハンスメントモードトランジスタであることを特徴とする請求項１３に記載の半導体素子。
【請求項１５】
該トランジスタはデプリーションモードトランジスタであり、該第２組の該ゲート電極は、該２ＤＥＧの上側で支持されていることを特徴とする請求項１３に記載の半導体素子。
【請求項１６】
該第１組の該ドレン電極と該第２組の該ドレン電極は互いに接続され、該第１組の該ゲート電極と該第２組の該ゲート電極は互いに接続されていることを特徴とする請求項５に直接又は間接に従属する請求項１３乃至１５のいずれか一に記載の半導体素子。
【請求項１７】
半導体素子は逆導通トランジスタであり、該第２組の複数の電極は、ショットキー障壁ダイオードを形成することを特徴とする請求項９乃至１１のいずれか一に記載の半導体素子。
【請求項１８】
請求項３又は４に記載の半導体素子と請求項５乃至８のいずれか一に記載の半導体素子とを備え
該陰極は該ソース電極に接続され該陽極は該ドレン電極に接続されて、逆導通トランジスタを構成することを特徴とする半導体素子。
【請求項１９】
請求項５乃至８のいずれか一記載の第１素子と、
請求項５乃至８のいずれか一に記載の第２素子とを備え、
該第１素子の該ドレン電極は、該第２素子の該ドレン電極と接続されて双方向トランジスタを構成することを特徴とする素子。
【請求項２０】
該第１の半導体層は、ドーピングされていない窒化アルミニウムガリウム（ｕ−ＡｌＧａＮ）半導体層であることを特徴とする請求項１乃至１９のいずれか一に記載の素子。
【請求項２１】
該第２の半導体層は、ドーピングされていない窒化ガリウム（ｕ−ＧａＮ）半導体層であることを特徴とする請求項１乃至２０のいずれか一に記載の半導体素子。
【請求項２２】
該第３の半導体層は、ｕ−ＧａＮ半導体層であることを特徴とする請求項１乃至２１のいずれか一に記載の素子。
【請求項２３】
該ｕ−ＧａＮ半導体層の厚さは、該第１の半導体層の厚さの半分よりも薄いことを特徴とする請求項２１に記載の半導体素子。
【請求項２４】
該第３の半導体層の該ｕ−ＧａＮ半導体層の厚さは、該第１の半導体層の厚さの１０倍よりも厚いことを特徴とする請求項２２に記載の半導体素子。
【請求項２５】
３つの半導体層と複数の電極とを備える逆導通トランジスタであって、
該半導体層は、分極層によって分離された２ＤＨＧと２ＤＥＧを形成するように設けられ、
該複数の電極は、ソース電極と、ドレン電極と、ゲート電極と、更なる電極とを有し、
該ゲート電極は、該２ＤＥＧと該２ＤＨＧのうちの少なくともいずれかを介した該ソース電極と該ドレン電極との間に流れる電流を変化させるように構成され、該更なる電極は、該３つの層のうちのいずれかの層により逆導通経路を提供してショットキー障壁ダイオードを形成するように構成されていることを特徴とする逆導通トランジスタ。
【請求項２６】
３つの半導体層と複数の電極とを備える双方向トランジスタであって、
該半導体層は、分極層によって分離された２ＤＨＧと２ＤＥＧを形成するように設けられ、
該複数の電極は、第１のソース電極と、第２のソース電極と、少なくとも１個のゲート電極とを有し、該ゲート電極は、該２ＤＥＧと該２ＤＨＧのうちの少なくとも一方を介して該第１のソース電極と該第２のソース電極間に双方向に流れる電流を変化させるように構成されていることを特徴とする双方向トランジスタ。
【請求項２７】
３つの半導体層と複数の電極とを備える双方向トランジスタであって、
該半導体層は、分極層によって分離された２ＤＨＧと２ＤＥＧを形成するように設けられ、
該複数の電極は、３個の電極と２個のゲート電極を有し、該３個の電極は２組のソース・ドレン電極を有し、それぞれの組は該２ＤＥＧ又は該２ＤＨＧのいずれかを介して互いに接続され、該２個のゲート電極はそれぞれのゲートソース組における電極間に流れる電流を変化させるように構成されていることを特徴とする双方向トランジスタ。
【請求項２８】
該複数の電極のうちの一つは、該複数の半導体層のうちの一つの層の上に設けられて該２ＤＥＧと接続され、別の電極は別の半導体層の上に設けられて該２ＤＨＧと接続されることを特徴とする請求項１乃至２７のいずれか一に記載の素子又はトランジスタ。
【請求項２９】
該複数の半導体層のうち最上層は、その下側の半導体層を部分的にのみ覆っており、該複数の電極のうちの一つの電極は該下側の半導体層であって該最上層によって覆われていない部分に設けられていることを特徴とする請求項２８に記載の素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子に関し、特に二次元ホールガスを有し超接合概念を利用した半導体素子に関する。
【背景技術】
【０００２】
シリコンの超接合（ＳＪ）概念は、ｐ型ドーパントとｎ型ドーパントとが交互にドーピング（添加）された積層構造を用いており、一つの層の電荷が隣の層の異極性の電荷によって補償されて、全体として高い電荷密度となる。それには正確なドーピングが必要である。超接合型のパワーＭＯＳＦＥＴは、今日では市販されている。
【０００３】
ＩＩＩ族窒化半導体は次世代のパワー素子としては有力な候補である。この素子は電子飽和速度が速く、高い絶縁破壊の場となり大きなバンドギャップを備え、ヘテロ接合を提供できる。この場合、ＩＩＩ族窒化半導体においてＳＪ概念を実行に移すことは不可能である。これら半導体については十分に正確にドーピングを制御できないからである。実際は、ＩＩＩ族窒化半導体素子においてｐ型ドーピングは成功していない。
【０００４】
多数のＩＩＩ族素子があり、それら素子は、とりわけそれら素子にて製造できるヘテロ接合を利用できる。ヘテロ接合は互いに異なる半導体材料の２つの層又は領域の接合部分である。互いに異なるＩＩＩ族窒化半導体、例えば窒化アルミニウムガリウム（ＡｌＧａＮ）と窒化ガリウム（ＧａＮ）との間のヘテロ接合は、可動性が高く高濃度の電子の薄い層を生み出すことができ、領域内においてきわめて低い抵抗率を提供する。この層は二次元電子ガス（２ＤＥＧ）と呼ばれる。  研究の努力によって、素子内での全体のチャンネル抵抗率を低下させるために、それぞれ２ＤＥＧを用いて並列ｎチャンネルを備えた素子の開発に至っている。例えば米国特許公開ＵＳ２００９／０１１４９４８号を参照のこと。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許公開ＵＳ２００９／０１１４９４８号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、より一層電力消費量を低下することができる素子の開発が望まれている。
【課題を解決するための手段】
【０００７】
本発明は、基板と、３つの半導体層と、複数の又はグループ化された電極と、第３の電極とを有する半導体素子であって、３つの半導体層は基板に支持され、これら半導体層は分極層によって互いに分離された２ＤＨＧ及び２ＤＥＧを形成するように設けられ、複数の又はグループ化された電極は第１電極と第２電極と第３電極とを有し、第１電極と該第２電極は２ＤＨＧと電気的に接続されて、２ＤＨＧを介して第１電極と第２電極との間に電流が流れ、第３電極は、２ＤＥＧと電気的に接続され、他の電極のうちの少なくとも１つの電極に印加される電圧対して第３電極に印加される電圧が正のとき、２ＤＥＧと２ＤＨＧとは少なくとも部分的に消失することを特徴とする半導体素子を提供する。
【０００８】
いくつかの互いに異なる半導体材料において程度の差はあるが、２ＤＥＧや２ＤＨＧの形成にとって必要な分極が自動的に生じる。適切な半導体材料としては、ＩＩＩ−Ｖ族半導体、ＩＩ−ＶＩ族半導体、ＰＶＤＦやポリ（フッ化ビニリデン）のような有機（ポリマー）半導体がある。ＩＩＩ−Ｖ属半導体の中では、ＩＩＩ族窒化物が特に実施の形態において妥当である。ＩＩ−ＶＩ族半導体の例としてはＺｎＯやＭｇＺｎＯがある。
【０００９】
複数の半導体層は全て同じ半導体材料でもよく、または互いに異なる材料でもよい。
【００１０】
従って、複数の半導体層のうちの少なくとも一つの層は、ＩＩＩ−Ｖ族半導体であり、
それはＩＩＩ族窒化物である。いくつかの例では、３つ全ての半導体層がＩＩＩ−Ｖ族半導体であり、ＩＩＩ族窒化物である。
【００１１】
電気的な接続は直接的か間接的であるかを問わない。間接的接続の例としては、１つ又はそれ以上の半導体層を介しての接続である。また電気的接続の態様は限定されず、例えばオーム接続であるかショットキー接続である。
【００１２】
複数の半導体層のうちの１つの半導体層は、他の２つの半導体層の間にあって分極層が形成される。分極層と他の２つの半導体層のうちの一方の半導体層との界面には２ＤＨＧが形成され、分極層と他の２つの半導体層のうちの他方の半導体層との界面には２ＤＥＧが形成される。
【００１３】
第１電極と第２電極は、それぞれ陰極と陽極である。第１電極と第２電極の一方は、それと接続されている半導体層との間でショットキー障壁を形成するように設けられ、半導体層を通じて陽極と陰極との間に一方向に電流が流れる。
【００１４】
陰極はショットキー障壁を形成するように設けられ、第３電極と接続される。
【００１５】
半導体素子はトランジスタであり、複数の電極は、ソース電極とゲート電極とドレン電極を有し、それぞれの電極はいずれか一つの該半導体層に接続される。ソース電極とドレン電極は、２ＤＨＧ又は２ＤＥＧに接続される。ゲート電極はソース電極とドレン電極との間に流れる電流を変化させるように動作可能である。
【００１６】
ソース電極は２ＤＨＧに接続されるとともに第３電極を介して２ＤＥＧにも接続されてもよい。
【００１７】
トランジスタはエンハンスメントモードトランジスタであり、ゲート電極が２ＤＨＧ又は２ＤＥＧを貫通してもよい。
【００１８】
トランジスタはデプリーションモードトランジスタであり、ゲート電極が２ＤＨＧ又は２ＤＥＧの一部上に支持されていてもよい。
【００１９】
第２の組の複数の又はグループ化された電極が更に設けられた素子も提供できる。少なくとも１つの電極は第１の組と第２の組とに共通である。そのため、１つの電極は２つの互いに異なる機能を発揮する。一方の機能は第１の組に関連し、他方の機能は第２の組に関連する。第２の組の複数の電極は、第１電極と第２電極とを有し、第１電極と第２電極のそれぞれは、いずれか一つの半導体層に接続される。第２の組の第１電極は、第２の組の第２電極と２ＤＥＧ又は２ＤＨＧを介して接続される。
【００２０】
第２組の複数の電極は、複数の半導体層のいずれか一つと接続された陽極と、複数の半導体層のいずれか一つと接続された陰極とを有する。第２組のうちの一つの電極は、それに接続されている半導体層との間でショットキー障壁が形成されるように設けられる。第２の組の陽極は、第２の組の陰極と該２ＤＥＧ又は２ＤＨＧを介して接続されて、ショットキー障壁ダイオードを構成する。
【００２１】
第２組の陽極はショットキー障壁を形成するように設けられる。陽極は２ＤＨＧ及び２ＤＥＧに接続されている。
【００２２】
陽極は、ドレン電極に接続される。陰極は、ソース電極に接続される。
【００２３】
素子はｎチャンネルトランジスタである。第２組の電極は、ソース電極と、ゲート電極と、ドレン電極を有し、これら電極は複数の半導体層のうちのいずれかに接続される。第２組のソース電極は、２ＤＥＧを介して第２組のドレン電極に接続される。第２組のゲート電極は、第２組のソース電極と第２組のドレン電極との間に流れる電流を変化させるように動作可能である。
【００２４】
トランジスタはエンハンスメントモードトランジスタであり、第２組のゲート電極は２ＤＥＧを貫通している。
【００２５】
トランジスタはデプリーションモードトランジスタであり、第２組のゲート電極は、２ＤＥＧの上側で支持されている。
【００２６】
第１組のドレン電極と第２組のドレン電極は互いに接続されている。
【００２７】
素子は逆導通トランジスタであり、第２組の複数の電極は、ショットキー障壁ダイオードを形成する。
【００２８】
本発明は更に、例えば、本発明による２つの素子を含んだ集積型素子を提供する。その場合、一方の素子の陽極は他方の素子のソース電極と接続され、一方の素子の陰極は他方の素子のドレン電極に接続され、それにより逆導通トランジスタが提供される。
【００２９】
本発明は更に、本発明による第１素子と第２素子とを含んだ素子を提供する。その場合、第１素子のドレン電極は第２素子のドレン電極と接続されて、双方向トランジスタが提供される。
【００３０】
第１の半導体層はＩＩＩ属窒化物であり、例えばドーピングされていない窒化アルミニウムガリウム（ｕ−ＡｌＧａＮ）半導体層である。第２の半導体層はＩＩＩ属窒化物であり、例えば、ドーピングされていない窒化ガリウム（ｕ−ＧａＮ）半導体層である。第３の半導体層はＩＩＩ属窒化物であり、例えばｕ−ＧａＮ半導体層である。
【００３１】
第２の半導体層の厚さは、第１の半導体層の厚さの半分よりも薄い。第３の半導体層の厚さは、第１の半導体層の厚さの１０倍よりも厚い。
【００３２】
本発明は更に、逆導通トランジスタを提供し、それは、基板と、基板に支持された３つの半導体層と、複数の電極とを備える。半導体層は、分極層によって分離された２ＤＨＧと２ＤＥＧを形成するように設けられる。複数の電極は、ソース電極と、ドレン電極と、ゲート電極と、更なる電極とを有し、ゲート電極は、２ＤＥＧと２ＤＨＧのうちの少なくともいずれかを介したソース電極とドレン電極との間に流れる電流を変化させるように構成され、更なる電極は、３つの層のうちのいずれかの層により逆導通経路を提供してショットキー障壁ダイオードを形成するように構成されている。
【００３３】
本発明は更に双方向トランジスタを提供し、それは基板と、基板に支持された３つの半導体層と、複数の電極とを備える。半導体層は、分極層によって分離された２ＤＨＧと２ＤＥＧを形成するように設けられる。複数の電極は、第１のソース電極と、第２のソース電極と、少なくとも１個のゲート電極とを有し、ゲート電極は、２ＤＥＧと２ＤＨＧのうちの少なくとも一方を介して第１のソース電極と第２のソース電極間に双方向に流れる電流を変化させるように構成されている。
【００３４】
本発明は更に、双方向トランジスタを提供し、それは、基板と、基板上に支持される３つの半導体層と、複数の電極とを備える。半導体層は、分極層によって分離された２ＤＨＧと２ＤＥＧを形成するように設けられる。複数の電極は、３個の電極と２個のゲート電極を有し、３個の電極は２組のソース・ドレン電極を有し、それぞれの組は２ＤＥＧ又は該２ＤＨＧのいずれかを介して互いに接続され、２個のゲート電極はそれぞれのゲート・ソース組における電極間に流れる電流を変化させるように構成されている。
【００３５】
複数の電極のうちの一つは、複数の半導体層のうちの一つの層の上に設けられて２ＤＥＧと接続され、別の電極は別の半導体層の上に設けられて２ＤＨＧと接続される。複数の半導体層のうち最上層は、その下側の半導体層を部分的にのみ覆っており、複数の電極のうちの一つの電極は下側の半導体層であって最上層によって覆われていない部分に設けられている。
【００３６】
本発明は更に、トランジスタと上述したショットキー障壁ダイオードとを備えた素子を提供する。トランジスタは上述したように２ＤＨＧトランジスタ又は２ＤＥＧトランジスタである。ダイオードの陽極と陰極は、トランジスタのソース電極とドレン電極に接続されて、逆導通トランジスタが構成される。
【００３７】
本発明は更に、上述した第１の２ＤＨＧトランジスタと、上述した第２の２ＤＨＧトランジスタとを備えた素子を提供する。第１のトランジスタのドレン電極は、第２のトランジスタのドレン電極に接続される。
【００３８】
互いに異なるＩＩＩ族窒化物がお互いに重なるように形成されたときに、ヘテロ接合によって、ｐ型及びｎ型キャリアのそれぞれの領域が、層間のそれぞれの界面に誘発される。その場合、界面においてキャリアは濃縮された状態となる。又は、これら領域は不純物をドーピングすることによって形成され、一つの半導体層の全体または一部に広がる。これら領域は界面又は半導体層に関して同じ広さに広がるか、それぞれの界面又は半導体層の一部分のみに広がる。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１の実施の形態による２ＤＨＧショットキー障壁ダイオードを示す概略図。
【図１ａ】図１のダイオードの特性図。
【図１ｂ】図１のダイオードのある状態を示す図。
【図１ｃ】図１のダイオードの別の状態を示す図。
【図１ｄ】図１のダイオードの更に別の状態を示す図。
【図２】本発明の第２の実施の形態による消耗モデルｐチャンネルトランジスタを示す概略図。
【図２ａ】図２のトランジスタの特性図。
【図２ｂ】図２のトランジスタのある状態を示す図。
【図２ｃ】図２のトランジスタの別の状態を示す図。
【図２ｄ】図２のトランジスタの更に別の状態を示す図。
【図２ｅ】図２のトランジスタの更に別の状態を示す図。
【図２ｆ】図２のトランジスタの更に別の状態を示す図。
【図３】本発明の第３の実施の形態によるエンハンスメントモードｐチャンネルトランジスタを示す概略図。
【図３ａ】図３のトランジスタの特性図。
【図３ｂ】図３のトランジスタのある状態を示す図。
【図３ｃ】図３のトランジスタの別の状態を示す図。
【図３ｄ】図３のトランジスタの更に別の状態を示す図。
【図３ｅ】図３のトランジスタの更に別の状態を示す図。
【図３ｆ】図３のトランジスタの更に別の状態を示す図。
【図４】本発明の第４の実施の形態による相互補完関係にある一対のトランジスタのための集積デバイスを示す概略図。
【図５】本発明の第５の実施の形態による逆導通トランジスタを示す概略図。
【図５ａ】図５に示される逆導通トランジスタの特性図。
【図５ｂ】図５のトランジスタのある状態を示す図。
【図５ｃ】図５のトランジスタの別の状態を示す図。
【図５ｄ】図５のトランジスタの更に別の状態を示す図。
【図５ｅ】図５のトランジスタの更に別の状態を示す図。
【図５ｆ】図５のトランジスタの更に別の状態を示す図。
【図５ｇ】図５のトランジスタの更に別の状態を示す図。
【図６】本発明の第６の実施の形態による逆導通トランジスタを示す概略図。
【図７】本発明の第７の実施の形態による逆導通トランジスタを示す概略図。
【図７ａ】図７の逆導通トランジスタの特性図。
【図７ｂ】図７のトランジスタのある状態を示す図。
【図７ｃ】図７のトランジスタの別の状態を示す図。
【図７ｄ】図７のトランジスタの更に別の状態を示す図。
【図７ｅ】図７のトランジスタの更に別の状態を示す図。
【図７ｆ】図７のトランジスタの更に別の状態を示す図。
【図８】本発明の第８の実施の形態による逆導通トランジスタを示す概略図。
【図９】本発明の第９の実施の形態による単一ゲート型双方向性トランジスタを示す図。
【発明を実施するための形態】
【００４０】
第１の実施の形態
【００４１】
本発明の第１の実施の形態によるショットキー障壁ダイオード（ＳＢＤ）１００は、図１に示されるように基板１０５を有し、基板１０５上で３つのＩＩＩ族窒化半導体層１１０、１１５、１２０が成長している。半導体層１１０、１１５、１２０の上には３つの電極１２５、１３０、１３５が形成されている。
【００４２】
ドーピングがされていない窒化ガリウム（ｕ−ＧａＮ）層１１０が、基板１０５の直上に設けられている。ドーピングされていない窒化アルミニウムガリウム（ｕ−ＡｌＧａＮ）層１１５が、第１のドーピングがされていない窒化ガリウム（ｕ−ＧａＮ）層１１０の上側に設けられ、その結果ｕ−ＧａＮ層１１０とｕ−ＡｌＧａＮ層１１５との間のヘテロ界面において、可動の２次元電子ガス（２ＤＥＧ）が生じる。第２のｕ−ＧａＮ層を有する第３層１２０が、ｕ−ＡｌＧａＮ層１１５の上側に位置し、その結果ｕ−ＡｌＧａＮ層１１５と第３層１２０との間のヘテロ界面において、平坦な領域又は層であり多数ｐ型キャリアを伴っている２次元ホールガス（２ＤＨＧ）１５０が誘起される。２ＤＥＧ１４５は連続した層として延びるか、又は平坦な領域として２ＤＨＧ１５０の全体よりも真下に延び、特に全部の電極１２５、１３０、１３５の下方にある。
【００４３】
２つの半導体層は、複数の２ＤＨＧと複数の２ＤＥＧにおける正と負の電荷の量がそれぞれほぼ等しく、そのため高い荷電平衡状態が得られ、高電位機能を保てる。中島氏等による「応用物理、投稿２００６、８９巻、Ｎｏ．１９、１９３５０１ページ」の「分極接合を用いたユニポーラパワー装置の改良」を情報として提供する。
【００４４】
電極のうちの２つである陽極１２５と陰極１３０は第３層１２０の上側に設けられている。第３層１２０は、陽極１２５と陰極１３０とがそれぞれの電流経路１２５ａ，１３０ａを通じて２ＤＨＧ１５０と電気的に接続できる程度に十分に薄い。陽極１２５は、２ＤＨＧ１５０にオーム抵抗接続を可能とする仕事関数を伴う金属例えばニッケルや白金にて形成される。陰極１３０は、２ＤＨＧ１５０にショットキー障壁接合を可能とする仕事関数を伴う金属、例えばチタンとアルミニウムの合金にて形成される。その結果、陽極１２５はショットキー障壁接合を介して２ＤＨＧ１５０によって陰極１３０と電気的に接続され、２ＤＨＧ超接合（ＳＪ）ショットキー障壁ダイオードを形成する。参照のため、と２ＤＥＧと２ＤＨＧとにオーム抵抗接続とショットキー接続をする代表的な金属を以下に羅列する。
2013532906.tif 000003
【００４５】
このダイオード１００において、第３層１２０はｕ−ＡｌＧａＮ層１１５全部ではないがその大部分を覆うように延びており、ｕ−ＡｌＧａＮ層１１５の一端の上面１１５ａが露出している。更なる陰極１３５が露出している上面１１５ａに設けられており、陰極１３０は更なる陰極１３５と陽極１２５との間に位置している。ダイオード１００において、２つの陰極１３０、１３５は互いに電気的に接続できる。更なる陰極１３５はＧａＮ層１１０とひいては２ＤＥＧ１４５とオーム抵抗接続が可能な仕事関数を伴う金属にて形成される。例えば、チタンとアルミニウムとの合金は、２ＤＥＧ１４５とのオーム接続のために用いられる。ｕ−ＡｌＧａＮ層１１５は、更なる陰極１３５が２ＤＥＧ１４５に電気的に接続可能な程度に十分に薄い。この場合には、２ＤＥＧ１４５は、後述する荷電平衡を通じて電界強度を低下させる層として機能する。更なる陰極１３５は図１の紙面に直交する方向の素子の幅方向全体に亘って延びている必要はない。素子の当該幅に沿ったある場所と接続されていればそれで十分である。
【００４６】
この実施の形態の変更例として、２つの陰極１３０と１３５とが互いに接続されておらず、互いに独立して制御されるようにしてもよい。
【００４７】
図１ａにおいて順方向電圧が陽極１２５と陰極１３０、１３５との間に印加され、次に、ショットキー障壁ダイオードの閾値電圧が約１Ｖで超えたときに、図１ｂ及び図１ａの（ｂ）で示されるように、ダイオードは、２ＤＨＧ１５０を介して陽極１２５と第１の陰極１３０との接続を開始する。順方向電圧が更に増加すると、ｐｎ接合ダイオードとして機能するＡｌＧａＮ層１１５と２つのＧａＮ層１１０、１２０とのｐ−ｎ接合により、２ＤＥＧ１４５を介して陽極１２５と第２の陰極１３５との間の導通が開始する。図１ｃおよび図１ａの（ｃ）で示されるように、このことにより抵抗値を減少させる。このときは２ＤＨＧと２ＤＥＧの両者は導通しており、双極の伝導を提供しているからである。２つの陰極１３０、１３５と陽極１２５との間に逆電圧が印加されて、陰極が陽極に対して正の電位となると、第１の陰極１３０と最上層１２０との間でのショットキーダイオードは、導通しなくなる。また、カソードにおける正の電位によって、２ＤＥＧ１４５とＧａＮ層１１５における両極性を激減させ始め、そのために図１ｄおよび図１ａの（ｄ）に示されるように２ＤＨＧ１５０も激減し始める。２ＤＥＧと２ＤＨＧとの均衡がとれていれば、それらはほとんど完全に枯渇し、導通が停止する。このことは、逆電圧の増加に伴って電極周囲の電界が急激に増加しないことを意味し、破壊される前に素子が高い逆電圧に耐え得ることを意味する。
【００４８】
第２の実施の形態
【００４９】
図２において、本発明の第２の実施の形態によるデプリーション型ｐチャンネルトランジスタ２００は、上述した第１の実施の形態について説明した構造を有するウエハにて形成される。第２の実施の形態において、第１の実施の形態に対応する複数のウエハ層に参照番号１００を加算している。しかして、トランジスタ２００は、基板２０５と、基板２０５上で成長したＩＩＩ属窒化半導体層２１０、２１５、２２０とを有する。４個の電極２２５、２３０、２３５、２４０が半導体層２１０、２１５、２２０の上に形成されている。
【００５０】
複数の電極のうちの３個の電極は、ドレン電極２２５と、ゲート電極２３０とソース電極２３５であり、これらは第３層２２０の上に形成されている。ドレン電極２２５とソース電極２３５は、２ＤＨＧ２５０にオーム抵抗接続を可能とする仕事関数を伴う金属にて形成される。第３層２２０は、ドレン電極２２５とソース電極２３５とがそれぞれのオーム電流経路２２５ａ，２３５ａを通じて２ＤＨＧ２５０と電気的に接続できる程度に十分に薄い。その結果、ドレン電極２２５は２ＤＨＧ２５０によって、即ちｐチャンネルによってソース電極２３５と電気的に接続される。
【００５１】
ゲート電極２３０は、ゲート電極と上側のＧａＮ層２２０、ひいては２ＤＨＧ２５０との間でショットキー障壁接合を可能とする低い仕事関数を伴う金属にて形成される。ゲート電極２３０は、ドレン電極２２５とソース電極２３５との間であって、２ＤＨＧ２５０に沿って形成されたｐチャンネルの上側に位置している。ゲート電極２３０はｐチャンネルに影響を及ぼすように動作可能である。そのため、ドレン電極２２５と、ゲート電極２３０と、ソース電極２３５はデプリーション型ｐチャンネルトランジスタを形成するように配列されている。
【００５２】
このトランジスタ２００において、第３層２２０はｕ−ＡｌＧａＮ層２１５全部ではないがその大部分を覆うように延びており、ｕ−ＡｌＧａＮ層２１５の一端の上面２１５ａが露出している。更なるソース電極２４０が露出している上面２１５ａに動作可能に設けられており、本実施の形態では、第１のソース電極２３５に電気的に接続されている。なお別の実施の形態では更なるソース電極２４０は独立して制御される。更なるソース電極２４０はＡｌＧａＮ層２１５とひいては２ＤＥＧ２４５とオーム抵抗接続が可能な仕事関数を伴う金属にて形成される。更なるソース電極２４０は図２の紙面に直交する方向の素子の幅方向全体に亘って延びている必要はない。素子の当該幅に沿ったある場所と接続されていればそれで十分である。ｕ−ＡｌＧａＮ層２１５は、更なるソース電極２４０がオーム電流経路２４０ａを介して２ＤＥＧ２４５に電気的に接続可能な程度に十分に薄い。２ＤＥＧ２４５は、ソース電極２３５、ゲート電極２３０、ドレン電極２２５の下側で、連続した層として延びている。
【００５３】
図２ａにおいて、デプリーション型ｐチャンネルトランジスタ２００は、従来のｐチャンネル電界効果トランジスタ（ＦＥＴ）の動作と類似している。
【００５４】
デプリーション型ｐチャンネルトランジスタ２００は「通常オン」型のトランジスタであり、正の閾値電圧を有する。それ故ソースに対するゲート電位、ゲート・ソース電圧（Ｖｇｓ）がゼロのとき、正方向バイアス電圧Ｖｄｓがソースとドレンとの間に印加されたときに、即ち図２ｂおよび図２ａの（ｂ）に示されるようにドレンがソースに対して負の電圧となったとき、トランジスタ２００は導通する。トランジスタ２００はｐチャンネル素子（２ＤＨＧ）であるため、導通すると電流がソース電極２３５からドレン電極２２５に流れる。図２ｃにおいて、電流が飽和閾値に至ると、電圧が更に上昇するにつれて２ＤＥＧと２ＤＨＧは消滅し始め、絶縁破壊電圧に至るまで電流はそれ以上上昇しない。
【００５５】
Ｖｇｓがゼロから閾値電圧以上に上昇することで、ゲート電極２３０周りの消滅領域が拡大する。消滅領域は２ＤＨＧに沿ったチャンネル上に侵入し、トランジスタをオフにする。即ち、図２ｄに示されるように消滅領域によりソース電極２３５からドレン電極２２５への電流の流れが停止する。図２ｄに示される順方向バイアスによって、２ＤＥＧと２ＤＨＧとの間の電荷平衡(デプリーション)が生じ、絶縁破壊が起きる前はソース・ドレン電流Ｖｄｓは高い値に上昇する。
【００５６】
ソースとドレン間に逆方向バイアス電圧が印加されたとき、図２ｅに示されるように、ゲートがオンに切り替わったときに素子は２ＤＨＧを介して導通する。ゲートがオフになると、素子は低い逆方向バイアス電圧では導通せず、閾値電圧に至ると図２ｆに示されるように２ＤＥＧは導通を開始する。
【００５７】
別の実施の形態では、本実施の形態によるｐチャンネルトランジスタ２００を隣り合わせて２つ用いて同じウエハの上に設け、それぞれのドレン電極２２５を互いに接続させて集積デバイスとしての双方向トランジスタを形成している。
【００５８】
図２に示される実施の形態では、ゲート電極２３０は第３層２２０内に下方に延びてもよい。第３層内に延びる量を変えて、オフになる閾値電圧を変えるようにする。別の実施の形態では後述するように、ゲート電極は第３層２２０の肉厚全体に延び、２ＤＨＧ２５０にも延びる。この場合のトランジスタはエンハンストモードトランジスタである。かかる場合に、ゲート電極が第２層２１５内に延びる距離は、それがオンに切り替わる閾値電圧を変化させるために変化してもよい。
【００５９】
第３の実施の形態
【００６０】
図３に示される第３の実施の形態によるエンハンスメントモードｐチャンネルトランジスタ３００は、第１の実施の形態で説明した構造のウエハにより形成される。第１の実施の形態の各層と対応するウエハの層には参照番号に２００を加算している。トランジスタ３００は、基板３０５と３つのＩＩＩ族窒化半導体層３１０、３１５、３２０を有する。４個の電極３２５、３３０、３３５、３４０が半導体層３１０、３１５、３２０上に形成されている。
【００６１】
これら電極のうち２個の電極即ちドレン電極３２５とソース電極３３５は、第３層３２０上に設けられている。ソース電極３３５とドレン電極３２５は２ＤＨＧ３５０とオーム接続が可能な仕事関数を伴う金属にて形成される。第３層は、ドレン電極３２５とソース電極３３５がそれぞれのオーム電流経路３２５ａ，３３５ａを介して２ＤＨＧ３５０に電気的に接続できる程度に十分に薄い。
【００６２】
第３層３２０の肉厚全体とｕ−ＡｌＧａＮ層３１５の途中まで間隙３５５がエッチングにより形成されており、第２の露出面３１５ｂが提供される。ゲート電極３３０は空隙３５５内に延びて空隙内に位置している。ゲート電極３０は金属絶縁体本導体（ＭＩＳ）ゲートであり、絶縁誘電によって空隙３５５の面から分離している金属を有する。ゲート電極３３０は更なる電極間に位置する。即ちドレン電極３２５が一方側に位置しソーズ電極３３５が他方側に位置し、２ＤＨＧ３５０に沿って形成されたｐチャンネルを貫通している。そのため、ゲート電圧が印加されていないときは、２ＤＨＧ３５０はゲート３３０の周囲の領域内で遮断され、素子はオフとなる。使用に際しては、ソース電極に対して閾値を超える高さの負の電圧がゲート電極に印加したときは、２ＤＨＧがゲート電極３３０の回りに形成される。この状態では、２ＤＨＧはドレン電極３２５をソース電極３３５に接続させる。その結果電極はエンハンスメントモードｐチャンネル（２ＤＨＧ）トランジスタを形成するように作用する。
【００６３】
第３層３２０はｕ−ＡｌＧａＮ層３１５上の全部ではないが大部分に延びており、その一端においてｕ−ＡｌＧａＮ層３１５の上面が露出している。更なるソース電極３４０が露出した上面３１５ａ上に動作可能に設けられている。更なるソース電極３４０は、２ＤＥＧ３４５とオーム接続を可能にする仕事関数を伴う金属にて形成される。ｕ−ＡｌＧａＮ層３１５は、更なるソース電極３４０が電流経路３４０ａを介して２ＤＥＧ３４５に電気的に接続できる程度に十分に薄い。更なるソース電極は図の紙面に直交する素子の断面における幅全体に延びている必要はない。この幅に沿ったいずれかの箇所で接続ができていれば十分である。２ＤＥＧ３４５は、２つのソース電極３３５、３４０、ゲート電極３３０、ドレン電極３２５の下側で連続した層として延びている。
【００６４】
図３ａにおいて、エンハンスメントモードｐチャンネルトランジスタ３００は、他のエンハンスモードＦＥＴと同様に動作する。
【００６５】
エンハンスモードｐチャンネルトランジスタは、負の閾値電圧を有するので、通常はオフ状態のトランジスタである。即ち、Ｖｇｓ＝０の場合、ドレン電極３２５とソース電極３３５間に電流は流れない。図３ｂにおいて、閾値電圧を超えた負のＶｇｓが印加されると、ゲート電極３３０の周囲に正孔ガスが生成され、そのためソース電極３３５とドレン電極３２５間のｐチャンネルが完成し、その結果ソース・ドレン間に順方向バイアス電圧が印加されたとき、図３ｂに示されるようにソース電極３３５からドレン電極３２５に電流が流れる。更にＶｇｓが上昇すると、飽和点に達するまで電流が増加する。飽和後は、図３ｃに示すように、絶縁破壊電圧に達するまで２ＤＥＧと２ＤＨＧは消滅し始めるので、電圧を更に増加させても電流は増加しない。絶縁破壊電圧に至ると電流が急激に上昇する。Ｖｇｓが閾値電圧より低くなると、ゲート電極の周囲の２ＤＨＧが存在しなくなり、ゲートはオフに切り替わる。そのため、絶縁破壊電圧に至るまでは、順方向バイアス電圧によっても電流は流れない。図３ｄに示されるように、この状態では電圧が上昇することで、超接合効果により２ＤＥＧと２ＤＨＧとの間で荷電平衡が引き起こされようとする。そのことにより絶縁破壊が起きる前に電圧がハイレベルになる。
【００６６】
逆バイアス電圧が印加され、ゲートがオンに切り替わると、図３ｅに示されるように素子は２ＤＨＧを介して導通状態となる。ゲートがオフに切り替わると、低電圧においては電流は流れず、逆バイアス電圧が閾値に達すると、２ＤＥＧと２ＤＨＧは導通を開始し、図３ｆに示されるようにゲート電極の回りに電流経路が提供される。
【００６７】
別の実施の形態では、本実施の形態における２個のｐチャンネルトランジスタ３００が互いに隣接して同じウエハ上に設けられ、それぞれのドレン電極３２５が互いに接続されて集積デバイスとしての双方向トランジスタが形成される。
【００６８】
第４の実施の形態
【００６９】
図４は第４の実施の形態にかかる一対の相補型トランジスタ４００を示し、それは、第１の実施の形態の上述した構造を備えたウエハにより形成される。第１の実施の形態の各層と対応するウエハの層には参照番号に３００を加算している。しかして、トランジスタ対４００は、基板４０５と３つのＩＩＩ族窒化半導体層４１０、４１５、４２０を有する。８個の電極４２５ｎ、４３０ｎ、４３５ｎ、４４０ｎ、４２５ｐ、４３０ｐ、４３５ｐ４４０ｐが半導体層４１０、４１５、４２０上に形成されている。
【００７０】
トランジスタ対４００のうち一方側のトランジスタ４００ｎ（図４の左側）はエンハンスメントモードｎチャンネルトランジスタであり、他方側のトランジスタ４００ｐはｐチャンネルトランジスタである。第１の空隙４５５が第３層４２０とｕ−ＡｌＧａＮ層を貫通しており、ｎ側のトランジスタ４００ｎをｐ側のトランジスタ４００ｐから分離している。
【００７１】
ｎチャンネル側のトランジスタ４００ｎについてまず説明する。第３層４２０がトランジスタ４００ｎ側のｕ−ＡｌＧａＮ層４１５の全部ではないがその一部を覆うように延びており、ＡｌＧａＮ層４１５において露出している第１の上面４１５ａと露出している第２の上面４１５ｂを残している。第１の上面４１５ａは第３層４２０の一端側にあり、第２の上面４１５ｂはその他端側にある。ｎ側のトランジスタ４００ｎのうち２個の電極、即ちドレン電極４２５ｎとソース電極４３５ｎが、露出面４１５ｂ、４１５ａ上にそれぞれ設けられている。ドレン電極４２５ｎとソース電極４３５ｎは、２ＤＥＧ４４５とオーム接続が可能な仕事関数を伴う金属にて形成される。ｕ−ＡＬＧａＮ層４１５は、ソース電極４３５ｎとドレン電極４２５ｎがそれぞれの電流経路４３６ｎ、４２６ｎを介して２ＤＥＧ４４５と電気的な接続を可能とするに十分な薄さである。従って、ドレン電極４２５ｎはｎチャンネルを介してソース電極４３５ｎに接続される。
【００７２】
第２の間隙４６０がｕ−ＡｌＧａＮ層４１５の第１の露出面４１５ａを貫通しｎチャンネル側における第１のｕ−ＡｌＧａＮ層４１０の途中まで下方に延びるようにエッチングにより形成されている。このことにより、第１のｕ−ＡｌＧａＮ層４１０には露出面４１０ｂが提供され、露出面４１０ｂ上側においてｕ−ＡｌＧａＮ層４１５には側壁４１５ｄが提供される。
【００７３】
ゲート電極４３０ｎが第２の間隙４６０内を貫通して延びている。ゲート電極４３０ｎは、ｎ側トランジスタ４００ｎにおいて、ソース電極４３５ｎとドレン電極４２５ｎとの間に位置し、２ＤＥＧ４４５を貫通している。ゲート電極４３０ｎは金属絶縁体本導体（ＭＩＳ）ゲートであり、絶縁誘電によって空隙３６０内の露出面４１０ｂ、４１５ｄから分離している金属を有する。使用に際しては、閾値を超える高さの正の電圧Ｖｇｓが印加されたときは、ｕ−ＧａＮ層４１０におけるゲート電極３３０の回りにエンハンスメント領域が形成される。この状態では、エンハンスメント領域を介して２ＤＥＧ４４５に沿ってｎチャンネルが形成され、ドレン電極４２５ｎはソース電極４３５ｎに接続される。その結果、ｎ側トランジスタ４００ｎにおける電極はｎチャンネルエンハンスメントモードトランジスタを形成するように作用する。上述したように、閾値電圧を変えるため又はトランジスタをデプリーション型トランジスタとするために、ゲート電極の深さを変更できる。
【００７４】
更なるソース電極４４０ｎが第３層４２０の上に設けられている。更なるソース電極４４０ｎは、２ＤＨＧ４５０にオーム接続が可能な仕事関数を伴った金属にて形成される。第３層４２０は、更なるソース電極４４０ｎが２ＤＨＧ４５０に電気的に接続できる程度の十分な薄さである。その結果、２ＤＥＧと２ＤＨＧとを有したＳＪが形成される。それで、ＳＪは図３における２ＤＨＧトランジスタと同様に、ゲート電極とドレン電極間におけるピーク耐電圧を減少させる。
【００７５】
図４に示されるｐチャンネル側のトランジスタ４００ｐは、ドレン電極４２５ｐとソース電極４３５ｐの２個の電極が第３層４２０上に設けられている。ドレン電極４２５ｐとソース電極４３５ｐはそれぞれ、２ＤＨＧ４５０とオーム接続が可能な仕事関するを伴う金属にて形成されている。第３層４２０は、ドレン電極４２５ｐとソース電極４３５ｐがそれぞれの電流経路４２６ｐと４３６ｐとを介して２ＤＨＧ４５０に電気的に接続できる程度に十分に薄い。その結果、ドレン電極４２５ｐは２ＤＨＧ４５０に沿ってｐチャンネルを介してソース電極４３５ｐに電気的に接続可能である。
【００７６】
第３の間隙４６５がｐ側のトランジスタ４００ｐの第３層４２０を貫通し間隙の一部がｕ−ＡｌＧａＮ層４１５の途中まで下方に延びるようにエッチングにより形成されている。このことにより、ｕ−ＡｌＧａＮ層４１５には第４の露出面４１５ｅが提供され、露出面４１５ｅの上側の第３層４２０において側壁４２０ａが提供される。ゲート電極４３０ｐが第３の間隙４６５内を貫通して設けられる。そのため、ゲート電極４３０ｐは、ドレン電極４２５ｐとソース電極４３５ｐとの間に位置し、２ＤＨＧ４５０を貫通している。ｎ側のトランジスタ４００ｎのゲート電極４３０ｎと同様に、ｐ側トランジスタ４００ｐのゲート電極４３０ｐは、金属絶縁半導体（ＭＩＳ）ゲートである。第３の実施の形態で説明したように、使用に際してｐチャンネル２ＤＥＧ４４５に沿って形成でき、その一部はゲート電極４３０ｐの周囲に形成されて、ドレン電極４２５ｐをソース電極４３５ｐと接続する。その結果、ｐ側トランジスタ４００ｐの電極は、ｐチャンネルエンハンスメントトランジスタを提供する。
【００７７】
第３層４２０はｐ側トランジスタ４００ｎにおいてｕＡｌＧａＮ層４１５の全部ではないがその部分を覆うように延びており、ｕＡｌＧａＮ層４１５の第１の間隙４５５の近くにある一端とは反対側の端部において、ｕＡｌＧａＮ層４１５の上面を露出させた第５露出面４１５ｃを提供している。更なるソーズ電極４４０ｐが第５露出面４１５ｃ上に設けられている。このソース電極４４０ｐは、２ＤＥＧ４４５とオーム接続が可能な仕事関数を伴う金属にて形成されている。ｕ−ＡｌＧａＮ層４１５は、更なるソース電極４４０ｐが２ＤＥＧ４４５と電気的に接続が可能な程度に十分に薄い。その結果、図３の第３の実施の形態で説明したように、更なるソース電極４４０ｐは３ＤＥＧ４４５と接続し、２ＤＥＧと２ＤＨＧとを備えた超接合（ＳＪ）として動作する。それは、一定の条件のもとでゲート電極とドレン電極との間のピーク耐電圧を減少させる。
【００７８】
トランジスタ４００ｐと４００ｎのそれぞれのドレン電極４２５ｐと４２５ｎは、間隙４６５内の金属により互いに接続されて、単一のまとまりとなり、それは両方のドレンを含んでいる。結合されたドレン電極４２５ｎ、４２５ｐは、２つの素子４００ｎ、４００ｐ間のＡｌＧａＮ層４１５の間隙を埋めており、２つの素子の間の２ＤＥＧ４５５に開路を確保している。本実施の形態の変更例として、物理的に互いに分離している電極同士を例えばワイヤにて後で互いに接続するようにしてもよい。
【００７９】
ｐ型トランジスタ４００ｐとｎ型トランジスタ４００ｎからのそれぞれのゲート電極４３０ｐ、４３０ｎは、ワイヤによって互いに接続される。しかしながら、これらゲート電極は単一の一体型電極として結合してもよく、または互いに独立して制御されるようにしてもよい。
【００８０】
最終的なパッケージ化された素子においては、ｎ型トランジスタ４００ｎ側のソース電極４３０ｎと４３５ｎとは互いに電気的に接続され、ｐ型トランジスタ４００ｐ側のソース電極４３０ｐと４３５ｐとは互いに電気的に接続される。
【００８１】
ｎ側のトランジスタ４００ｎは、変換特性から分かるようにエンハンスメントモードｎチャンネルトランジスタとして動作する。エンハンスメントモードｎチャンネルトランジスタは、正の閾値電圧を有し、そのため通常オフ型のトランジスタである。即ち、Ｖｇｓ＝０の場合にはドレン電極４２５とソース電極４３５との間に電流は生じない。Ｖｇｓが閾値を超えて上昇すると、ゲート電極の回りに２ＤＥＧが生じ、エンハンスメント領域によって生成されたｎチャンネルを介してドレン電極４２５からソース電極４３５に電流が流れる。Ｖｇｓが更に上昇すると、飽和点に達するまでドレン電流が増加する。
【００８２】
図４に示される両方のトランジスタはエンハンスメントモードの素子であるが、いずれか一方又は両方をデプリーションモードの素子に変更してもよい。その場合にはゲート電極に適切な再修正を施す。
【００８３】
本実施の形態の変形例として、ｐ型、ｎ型上のそれぞれのゲート４３０ｐ、４３０ｎは、第３層４２０上及びｕ−ＡｌＧａＮ層４１５上にそれぞれ形成するようにしてもよい。ゲート４３０ｐと４３０ｎは２ＤＨＧ４５０及び２ＤＥＧ４４５とそれぞれ互いにショットキー障壁接続が可能な金属にて形成され、エンハンスメントモードトランジスタに代えてデプリーションモードトランジスタが形成される。又は、複数の電極がｎチャンネル側４００ｎ上で互いに異なり、更なるｎチャンネルとするか、２ＤＥＧ素子としてもよい。
【００８４】
第５の実施の形態
【００８５】
図５は、第５の実施の形態にかかる逆導通トランジスタ（ＲＣＴ）５００を示し、当該トランジスタは第１の実施の形態で説明した構造を備えるウエハによって形成される。第１の実施の形態と対応するウエハ層は参照番号に４００を加算する。しかしてＲＣＴ５００は、基板５０５と、３つのＩＩＩ族窒化半導体層５１０、５１５、５２０とを有する。５個の電極５２５、５３０、５３５、５４０、５４２が、半導体層５１０、５１５、５２０上に形成されている。
【００８６】
第３層５２０は、ｕ−ＡｌＧａＮ層５１５全体ではないがその一部を覆うように延び、ｕ−ＡｌＧａＮ層５１５のそれぞれの端部は、露出しており第１、第２の露出上面５１５ａ、５１５ｂが提供される。第１のソーズ電極５３５は第１の露出上面５１５ａ上に設けられ、ドレン電極５２５が第２の露出上面５１５ｂ上に設けられる。ドレン電極５２５と第１のソース電極５３５は、２ＤＥＧ５４５とオーム接続が可能な仕事関数を伴う金属にて形成される。ｕ−ＡｌＧａＮ層５１５は、ドレン電極５２５と第１のソース電極５３５が、それぞれの電流経路５２５ａ，５３５ａを介して２ＤＥＧ５４５に電気的に接続可能な程度に十分に薄い。その結果、ドレン電極５２５は２ＤＥＧ５４５によって第１のソース電極５３５と電気的に接続される。
【００８７】
ｕ−ＡｌＧａＮ層５１５の第１の露出上面５１５ａ上には、ゲート電極５３０と第２のソース電極５４０とが設けられている。ゲート電極５３０と第２のソース電極５４０とは、それらと２ＤＥＧ５４５との間でのショットキー障壁接合を達成することが可能な大きな仕事関数を伴う金属によって形成されている。
【００８８】
ゲート電極５３０は、ドレン電極５２５と第１のソース電極５３５との間に位置し、２ＤＥＧ５４５に沿って形成されたｎチャンネルの上側に位置している。そのため、ゲート電極はドレン電極５２５と第１のソース電極５３５との間のｎチャンネルに影響を及ぼすように動作可能である。よって、ドレン電極５２５とゲート電極５３０と第１のソース電極５３５は、デプリーションードモードｎチャンネル（２ＤＥＧ）トランジスタを形成するように配置されている。
【００８９】
第２のソース電極５４０がゲート電極５３０とドレン電極５２５との間に位置しており、ｕ−ＡｌＧａＮ層５１５は、第２のソース電極５４０が電流経路５４０ａを介して２ＤＥＧ５４５と接続可能な程度に十分に薄い。（ここに示される電流経路における方向は正電流の方向であり、負電荷キャリアが流れる方向とは逆である。）そのため、第２のソース電極５４０とドレン電極５２５との間ではゲート電極５３０は２ＤＥＧに重大な影響を及ぼさない。それ故、第２のソーズ電極５４０とドレン電極５２５は、２ＤＥＧショットキー障壁ダイオードを形成するように配置され、第２のソース電極５４０は陽極となる。
【００９０】
第３のソーズ電極５４２が、第１の露出上面近傍の第３層５２０の端部に動作可能に設けられている。第３のソース電極５４２は、電流経路５４２ａを介して２ＤＨＧ５５０とオーム接続が可能な仕事関数を伴う金属にて形成されている。それ故、２ＤＥＧと２ＤＨＧとを有するＳＪが形成され、それはゲート電極とドレン電極との間のピーク耐電圧を減少させる。
【００９１】
図５ａにおいて、Ｖｄｓ（ソースに印加される電圧に対してドレンに印加される電圧）が正電圧のとき、即ち順方向バイアス電圧の場合には、逆導通トランジスタ５００は、デプリーションモードｎチャンネルトランジスタとして動作する。デプリーションモードｎチャンネルトランジスタは負の閾値電圧を有し、そのため通常オン型のトランジスタである。即ち、Ｖｇｓ＝０の場合に、図５ｂに示されるように、負の電荷キャリア(電子)がドレン電極５２５からソース電極５３５にそれが飽和に達するまで流れる。（図５ｂでは、正電流が逆方向に流れていると考えることができる。）飽和点では、図５ｃに示されるように、２ＤＥＧと２ＤＨＧとの間の荷電平衡により、絶縁破壊電圧に至るまで更なる電流の上昇が制限される。図５ｃ及び図５ｅ〜図５ｇに示される矢印は荷電キャリアの流れを示す。Ｖｇｓをゼロボルトから閾値電圧よりも大きい負の電圧に減少することにより、ゲート電極周囲のデプリーション領域が拡大し、ドレン電極５２５と第１のソース電極５３５間のチャンネルがピンチオフとなり、その結果両者間の電流の流れが停止する。バイアス電圧Ｖｄｓを増加させることにより、図５ｄに示されるように荷電平衡によって２ＤＥＧと２ＤＨＧのデプリーションが生じ、そのため極めて高い絶縁破壊電圧に至るまで電流は流れなくなる。
【００９２】
逆電圧が印加されてソースに対するドレンの電位、即ちドレン・ソース電圧Ｖｄｓが負になると、ゲートがオンに切り替わったときに図５ｅに示されるように、ゲートは２ＤＥＧを介して導通する。ゲートがオフになると、逆導通トランジスタ５００は、２ＤＥＧＳＪショットキー障壁ダイオードとして動作し、その陽極（第２のソース電極５４０）は、図５ｆに示されるように第１のソース電極５３５とその陰極として機能するドレン電極５２５とに接続される。第２のソース電極５４０での負電圧Ｖｄｓがショットキー障壁接合の閾値電圧を超えると、２ＤＥＧ５４５と２ＤＨＧとを介して第２のソース電極５４０からドレン電極５２５に電流が流れる。
【００９３】
本実施の形態に対する変更例として、ゲート電極はＧａＮ層５１５を下方に貫通してＡｌＧａＮ層５１０内に入り込んでもよい。そのような構成により図４と同様なエンハンスメントモードトランジスタとなる。
【００９４】
第６の実施の形態
【００９５】
図６は、本発明の第６の実施の形態による逆導通トランジスタ（ＲＣＴ）６００を示し、それは上述した第１の実施の形態のウエハ構造を備える。第１の実施の形態と対応するウエハ層はそれら参照番号に５００を加算する。しかしてＲＣＴ６００は、基板６０５と、３つのＩＩＩ族窒化半導体層６１０、６１５、６２０とを有する。５個の電極６２５、６３０、６３５、６４０、６４２が、半導体層６１０、６１５、６２０上に形成されている。
【００９６】
第３層６２０は、ｕ−ＡｌＧａＮ層６１５全体ではないがその一部を覆うように延び、ｕ−ＡｌＧａＮ層６１５のそれぞれの端部、即ち第３層６２０の両端部側でＲＣＴ６００の両端部に位置する部分は、露出しており第１、第２の露出上面６１５ａ、６１５ｂが提供される。ソース電極６３５は第１の露出上面６１５ａ上に設けられ、ドレン電極６２５が第２の露出上面６１５ｂ上に設けられる。ドレン電極６２５とソース電極６３５は、それぞれの電流経路６２５ａ，６３５ａを介して２ＤＥＧ６４５とオーム接続が可能な仕事関数を伴う金属にて形成される。その結果、ドレン電極６２５は２ＤＥＧ６４５によってソース電極６３５と電気的に接続される。
【００９７】
第１の露出上面６１５ａ上であって、ソース電極６３５と第３層６２０が存在している領域との間には、ゲート電極６３０が設けられている。ゲート電極６３０は、２ＤＥＧ６４５との間でのショットキー障壁接合を達成することが可能な大きな仕事関数を伴う金属によって形成されている。ゲート電極６３０は、ドレン電極６２５とソース電極６３５との間に位置し、２ＤＥＧ６４５の上側に位置している。そのため、ゲート電極６３０は、ドレン電極６２５とソース電極６３５とを接続する２ＤＧＥ６４５に沿って形成されたｎチャンネルに影響を及ぼすように動作可能である。よって、ドレン電極６２５とゲート電極６３０とソース電極６３５は、デプリーションードモード２ＤＥＧトランジスタ６００を形成するように配置されている。
【００９８】
更なるソース電極６４０と更なるドレン電極６４２が第３層６２０上に設けられ、それらの端部は第１の露出上面６１５ａと第２の露出上面６１５ｂに近い位置にあり、ソース電極６３５及びドレン電極６２５にそれぞれ接続されている。更なるソース電極６４０は２ＤＨＧ６５０とオーム接続が可能な仕事関数を伴う金属にて形成される。更なるドレン電極は２ＤＨＧ６５０との間でショットキー障壁接合を生成する小さい仕事関数を伴う金属にて形成される。更なるソース電極６４０と更なるドレン電極６４２は、それぞれの電流経路６４０ａ、６４２ａを介して２ＤＨＧ６５０と電気的に接続されている。ゲート電極６３０は２ＤＥＧ６４５に影響を与えるが、２ＤＨＧ６５０には影響を与えないように動作する。従って２ＤＨＧ６５０は更なるソース電極６４０を更なるドレン電極６４２と接続させて、２ＤＨＧショットキー障壁ダイオードを形成する。そこでは更なるソース電極６４０は陽極として機能する。
【００９９】
Ｖｄｓ（即ちソースに対するドレンへの電圧の印加）が正電圧のとき、逆導通トランジスタ６００は、実質的に上述した第５の実施の形態のようなデプリーションモードｎチャンネルトランジスタとして動作する。
【０１００】
Ｖｄｓが負電圧でありゲート電極は２ＤＥＧを介しての導通を妨げるような電位であるとき、逆導通トランジスタ６００は逆結合２ＤＨＧショットキー障壁ダイオードとして動作する。Ｖｄｓの大きさがダイオードの閾値電圧を超えると、２ＤＨＧ６５０を介して更なるソース電極６４０から更なるドレン電極６４２に電流が流れ、図５ａに示されるように、始めはユニポーラモードで、電圧が閾値電圧を超えると次にバイポーラモードとなる。別の状態では、図５の素子と同様に、素子は２ＤＥＧｄモードトランジスタとして動作する。
【０１０１】
第７の実施の形態
【０１０２】
図７に示される本発明の第７の実施の形態による逆導通トランジスタ（ＲＣＴ）７００は、第１の実施の形態で説明したウエハ構造を有する。第１の実施の形態のウエハ層に対応するウエハ層には参照番号６００を加算する。しかして、ＲＣＴ７００は基板７０５と３つのＩＩＩ族窒化半導体層７１０，７１５、７２０を有する。５個の電極７２５、７３０、７３５、７４０、７４２が半導体層７１０、７１５、７２０上に形成されている。
【０１０３】
第３層７２０は、ｕ−ＡｌＧａＮ層７１５全体ではないがその一部を覆うように延び、ｕ−ＡｌＧａＮ層７１５のそれぞれの端部は露出しており、第１、第２の露出上面７１５ａ、７１５ｂが提供される。ソーズ電極７３５は第１の露出上面７１５ａ上に設けられ、ドレン電極７２５が第２の露出上面７１５ｂ上に設けられる。
【０１０４】
ソース電極７３５は、２ＤＥＧ７４５とオーム接続が可能な仕事関数を伴う金属にて形成される。ドレン電極７２５は２ＤＥＧ７４５との間でショットキー障壁接合を達成する大きな仕事関数を伴う金属にて形成される。ｕ−ＡｌＧａＮ層７１５は、ドレン電極７２５とソース電極７３５がそれぞれの電流経路７２５ａ、７３５ａを介して２ＤＥＧ７４５と電気的接続を可能にするのに十分に薄い。そのため、２ＤＥＧ７４５はドレン電極７２５をソーズ電極７３５と電気的に接続させ、２ＤＥＧショットキー障壁ダイオードを形成する。そこではドレン電極７２５はアノードとなる。
【０１０５】
更なるソース電極７４０と更なるドレン電極７４２が第３層７２０上に設けられ、それらの端部は第１の露出上面７１５ａと第２の露出上面７１５ｂに近い位置にある。完全にパッケージ化されたＲＣＴにおいては、２個のソース７３５、７４０は互いに電気的に接続され、２個のドレン７２５、７４２は互いに電気的に接続されている。第３層７２０上であって更なるソース電極７４０と更なるドレン電極７４２との間にはゲート電極７３０が設けられている。
【０１０６】
更なるソース電極７４０と更なるドレン電極７４２は２ＤＨＧ７５０とオーム接続が可能な仕事関数を伴う金属にて形成される。更なるソース電極７４０と更なるドレン電極７４２は、それぞれの電流経路７４０ａ、７４２ａを介して２ＤＨＧ７５０と電気的に接続されている。従って２ＤＨＧ７５０は更なるソース電極７４０を更なるドレン電極７４２と接続させる。
【０１０７】
ゲート電極７３０は、２ＤＨＧ７５０との間でのショットキー障壁接合を達成することが可能な小さな仕事関数を伴う金属によって形成されている。ゲート電極７３０は、更なるソース電極７４０と更なるドレン電極７４２との間であって、２ＤＨＧ７５０の上側に位置している。そのためゲート電極７３０は、別のソース電極７４０と別のドレン電極７４２とを接続する２ＤＨＧ７５０に影響を及ぼすように動作可能であるが、２ＤＥＧ７５０に対しては重大な影響を及ぼさない。よって、ドレン電極７２５とゲート電極７３０とソース電極７３５、７４０は、デプリーションードモード２ＤＨＧトランジスタ７００を形成するように配置されている。付加的な電極７２５は、逆バイアス電圧のもとでＳＢＤを形成する。
【０１０８】
図７（ａ）において、（ｂ）、（ｃ），（ｄ），（ｅ）、（ｆ）部は、図２の装置における動作説明である図２（ａ）の（ｂ）〜（ｆ）部と同じである。しかしながら、Ｖｄｓが正電圧のとき、逆導通トランジスタ７００は２ＤＥＧショットキー障壁ダイオードとして動作する。Ｖｄｓの大きさがダイオードの閾値電圧を超えると、図７（ａ）の（ｆ）に示されるように、２ＤＥＧ７４５を介して電流がドレン電極７２５からソース電極７３５にユニポーラの形態で流れる。閾値電圧に達すると、図７（ａ）の（ｇ）に示されるように、２ＤＥＧと２ＤＨＧを介してバイポーラの態様で電流が流れ始める。
【０１０９】
第８の実施の形態
【０１１０】
図８に示される本発明の第８の実施の形態による逆導通トランジスタ（ＲＣＴ）８００は、第１の実施の形態で説明したウエハ構造を有する。第１の実施の形態のウエハ層に対応するウエハ層には参照番号７００を加算する。しかしてＲＣＴ８００は、基板８０５と３つのＩＩＩ族窒化半導体層８１０，８１５、８２０を有する。５個の電極８２５、８３０、８３５、８４０、８４２が半導体層８１０、８１５、８２０上に形成されている。
【０１１１】
ドレン電極８２５、ゲート電極８３０、及び第１、第２ソース電極８３５、８４０は、第３層８２０の上に設けられている。第２のソース電極８４０は第３層８２０の一端に設けられ、ドレン電極８２５は第３層８２０の他端に設けられる。第２のソース電極８４０とドレン電極８２５は、２ＤＨＧ８５０とオーム接続が可能な仕事関数を伴う金属にて形成される。第３層８２０は、第２のソース電極８４０とドレン電極８２５が２ＤＨＧ８５０と電気的に接続できる程度に十分に薄い。その結果、２ＤＨＧ８５０は、第２ソース電極８４０をドレン電極８２５に接続させる。
【０１１２】
ゲート電極８３０は、ドレン電極８２５と第２のソース電極８４０との間に設けられる。ゲート電極８３０は、２ＤＨＧ８５０との間でショットキー障壁接合を達成できる小さい仕事関数を伴う金属にて形成される。ゲート電極８３０は、第２のソース電極８４０とドレン電極８２５との間であって、２ＤＨＧ８５０の上側に位置している。そのためゲート電極８３０は、２ＤＨＧ８５０に沿って形成されたｐチャンネルに影響を及ぼすように動作する。ここでｐチャンネルは第２のソース電極８４０をドレン電極８２５に接続させる。それ故、ドレン電極８２５とゲート電極８３０と第２のソース電極８４０は、デプリーションードモードｐチャンネルトランジスタ８００を形成するように配置されている。
【０１１３】
第１のソース電極８３５はゲート電極８３０とドレン電極８２５との間に設けられる。第１のソース電極８３５は２ＤＨＧ８５０との間でショットキー障壁接合を達成する小さい仕事関数を伴った金属にて形成される。第３層８２０は、第１のソース電極８３５が２ＤＨＧ８５０と電気的な接続が可能な程度に十分に薄い。その結果、２ＤＨＧ８５０はドレン電極８２５を第１のソース電極８３５に接続させ、ｐチャンネルショットキー障壁ダイオードを形成する。ここで第１のソース電極８３５は陽極である。
【０１１４】
第３層８２０はｕ−ＡｌＧａＮ層８１５全体ではないがその一部を覆うように延び、ｕ−ＡｌＧａＮ層８１５の露出上面８１５ａを提供する。第３のソーズ電極８４２は露出上面８１５ａ上に設けられる。十分にパッケージ化されたＲＣＴにおいては、３個のソース電極８３５、８４０、８４２はワイヤ８５５により互いに接続される。第３のソース電極８４２は、２ＤＥＧ８４５とオーム接続が可能な仕事関数を伴う金属にて形成される。そのため、第３の実施の形態で説明したのと実質的に同様に、ＳＪは２ＤＥＧと２ＤＨＧとを有する。よってＳＪはゲート電極とドレン電極との間のピーク耐電圧を減少させる。
【０１１５】
ほとんどの状態では、本素子は図７の素子と同様に２ＤＨＧｄモードトランジスタとして動作する。しかしながら、Ｖｄｓが正電圧の時は、逆導通トランジスタ８００はｐチャンネルショットキー障壁ダイオードとして動作する。Ｖｄｓの大きさがダイオードの閾値電圧を超えると、ドレン電極８２５から２ＤＨＧ８５０を介して第１のソース電極に電流が流れる。
【０１１６】
第９の実施の形態
【０１１７】
図９に示される本発明の第９の実施の形態による双方向トランジスタ（ＢＴ）９００は、第１の実施の形態で説明したウエハ構造を有する。第１の実施の形態のウエハ層に対応するウエハ層には参照番号８００を加算する。しかして、ＢＴ９００は基板９０５と３つのＩＩＩ族窒化半導体層９１０，９１５、９２０を有する。５個の電極９２５、９３０、９３５、９４０、９４２が半導体層９１０、９１５、９２０上に形成されている。
【０１１８】
ゲート電極９３０、及び第１、第２のソース電極９４０、９４２は、第３層９２０の上に設けられている。ソース電極９４０と９４２とは、２ＤＨＧ９５０とオーム接続が可能な仕事関数を伴う金属にて形成される。ゲート電極９３０は、２個のソース電極９４０、９４２間に設けられ、ゲート電極９３０は、２ＤＨＧ９５０との間でショットキー障壁接合を達成できる仕事関数を伴う金属にて形成される。
【０１１９】
第３層９２０はｕ−ＡｌＧａＮ層９１５全体ではないがその一部を覆うように延び、ｕ−ＡｌＧａＮ層９１５の露出上面９１５ａ、９１５ｂをＢＴ９００のそれぞれの端部に提供する。第１と第２の更なるゲート電極９２５と９３５は、ｕ−ＡｌＧａＮ層９１５のそれぞれの露出面９１５ｂ、９１５ａ上に設けられる。これら２個の更なるゲート電極９２５、９３５は、ゲート９３０と電気的に接続している。
【０１２０】
更なるゲート電極９２５と９３５は、２ＤＧＥ９４５とオーム接続を実現する仕事関数を伴う金属にて形成され、ｕ−ＡｌＧａＮ層９１５は、これら更なるゲート電極が電流経路９２５ａ、９３５ａを介して２ＤＥＧ９４５と接続可能な程度に十分に薄い。２ＤＥＧ９４５はゲート電極９３０とソース電極９４０、９４２の下側で連続した層として延びている。
【０１２１】
２個のソース電極９４０、９４２間の電圧は、ゲートに印加されるゲート電圧を制御することによって、２ＤＨＧを介したこれらソース電極間でいずれかの方向に流れるように調整できる。正電圧が上昇するとソース電極はソースとして機能し、負電圧が上昇するとソース電極はドレンとして機能する。これはＤモード素子であり（ソースに対する）ゲート電極９３０に印加される電圧Ｖｇｓが正電圧であると、電流の流れ方向にかかわらずトランジスタがオフに切り替わる。正のゲート電圧が印加されると、２個の更なるゲート電極９２５、９３５はソースに対して正となり、３ＤＥＧと２ＤＨＧを激減させ、素子の絶縁破壊電圧を増加させる。
【０１２２】
他の変更例
【０１２３】
本発明による素子は、例えば２ＤＥＧのようなｎチャンネル及び・又は例えば２ＤＨＧのようなｐチャンネルを誘導するのに適した様々なウエハによって形成される。例えば適当なウエハ構造の例としては、サファイヤ基板上で成長した４つのＩＩＩ族半導体層を有するものがある。底層側の２つの層としてはｕ−ＡｌＧａＮ層（ｘ＝０．２２６）とその下側のｕ−ＧａＮ層であり、ｕ−ＧａＮ層の厚さはほぼ１０００ｎｍであり、ｕ−ＡｌＧａＮ層の厚さはほぼ４７ｎｍである。上述した実施の形態における第３層１２０、２２０、３２０に代えて、２つの層がある。下側のｕ―ＧａＮ層と上側のｐ型ＧａＮ（ｐ−ＧａＮ）層である。下側のｕ−ＧａＮ層は厚さがほぼ１０ｎｍであり、上側のｐ−ＧａＮ層の厚さはほぼ３０ｎｍであってドーピング密度がほぼ３ｅ１９ｃｍ−３でマグネシウム（Ｍｇ）がドーピングされている。
【０１２４】
この構造における変形例としては、上側２層に代えて、窒化インジウムガリウム（ＩｎＧａＮ）層とＭｇがドーピングされたＩｎＧａＮ層が用いられる。別の変形例としては、底層に代えてＩｎＧａＮ層が用いられる。当業者であれば、他の様々な変更は自明であろう。
【０１２５】
第５、第６、第７、第８の実施の形態は逆導通トランジスタを備え、それはデプリーションモードトランジスタとショットキー障壁ダイオードを含む。これら実施の形態の変更例として、デプリーションモードトランジスタに代えてエンハンスメントモードトランジスタとし、ショットキー障壁ダイオードに代えてＰＮ接合ダイオードとすることは当業者にとって容易に理解されるであろう。このような変更は本発明の範囲内である。
【０１２６】
デプリーションモードとエンハンスメントモードトランジスタを備えた実施の形態においては、ゲート電極は２ＤＨＧ又は２ＤＥＧとショットキー障壁結合が可能な金属材料によって形成される旨記載した。これら実施の形態の変更例として、ゲート電極に代えてＭＩＳゲートでもよい。ショットキー障壁ゲート電極を用いている全ての実施の形態においては、ＭＩＳ電極に代えてもよい。
【０１２７】
ドーピングされていない窒化ガリウム層が基板上に直接設けられている実施の形態においては、ドーピングされていない窒化ガリウム層と基板との間に、初期層として例えば窒化アルミニウムバッファ層を設けてもよい。かかる変更は当業者にとって自明である。
【０１２８】
上述した実施の形態ではＩＩＩ属窒化物を用いているが、分極が自然に発生して２ＤＥＧや２ＤＨＧを生成することができる他の材料を用いることができる。適当な半導体としては、ＩＩＩ−Ｖ属半導体、ＩＩ−ＶＩ属半導体、ＰＶＤＦポリ（フッ化ビニリデン）のような有機（ポリマー）半導体がある。ＩＩ−ＶＩ属半導体の例としてはＺｎＯやＭｇＺｎＯがある。
【０１２９】
上述した実施の形態のうちの多くは、電極のうち２つの電極は、図１の２つの陰極のように、互いに接続されている。２つの電極同士を互いに接続する必要はなく、同様な結果を生じさせるため又は素子の制御の順応性を得るためにこれら２つの電極を別個独立に制御するようにしても良いことは当業者にとって明らかであろう。
【０１３０】
本発明の実施の形態は一つの順序で並ぶ層のウエハ構造を備えているが、層の順番を代えてもよい。例えば、２ＤＨＧが２ＤＥＧの上側ではなく下側に生じるように、層の順番を変えても良い。
【０１３１】
上述したある実施の形態の特徴を適当な別の実施の形態に含めるようにすることも当業者にとって理解できるであろう。いくつかの特徴は選択的であり、一体として除くこともできる。
【図１】
2013532906.tif 000004
【図１ａ】
2013532906.tif 000005
【図１ｂ】
2013532906.tif 000006
【図１ｃ】
2013532906.tif 000007
【図１ｄ】
2013532906.tif 000008
【図２】
2013532906.tif 000009
【図２ａ】
2013532906.tif 000010
【図２ｂ】
2013532906.tif 000011
【図２ｃ】
2013532906.tif 000012
【図２ｄ】
2013532906.tif 000013
【図２ｅ】
2013532906.tif 000014
【図２ｆ】
2013532906.tif 000015
【図３】
2013532906.tif 000016
【図３ａ】
2013532906.tif 000017
【図３ｂ】
2013532906.tif 000018
【図３ｃ】
2013532906.tif 000019
【図３ｄ】
2013532906.tif 000020
【図３ｅ】
2013532906.tif 000021
【図３ｆ】
2013532906.tif 000022
【図４】
2013532906.tif 000023
【図５】
2013532906.tif 000024
【図５ａ】
2013532906.tif 000025
【図５ｂ】
2013532906.tif 000026
【図５ｃ】
2013532906.tif 000027
【図５ｄ】
2013532906.tif 000028
【図５ｅ】
2013532906.tif 000029
【図５ｆ】
2013532906.tif 000030
【図５ｇ】
2013532906.tif 000031
【図６】
2013532906.tif 000032
【図７】
2013532906.tif 000033
【図７ａ】
2013532906.tif 000034
【図７ｂ】
2013532906.tif 000035
【図７ｃ】
2013532906.tif 000036
【図７ｄ】
2013532906.tif 000037
【図７ｅ】
2013532906.tif 000038
【図７ｆ】
2013532906.tif 000039
【図８】
2013532906.tif 000040
【図９】
2013532906.tif 000041
【国際調査報告】
2013532906.tif 000042
2013532906.tif 000043
2013532906.tif 000044
2013532906.tif 000045
2013532906.tif 000046