(57)【要約】  方法は、スピントルクトランスファーの磁気抵抗ランダムアクセスメモリ(STT-MRAM)などの抵抗変化型メモリにデータを書き込む。この方法は、第1の書込み信号に応じて、受信データのビットをメモリセルアレイに書き込む。またこの方法は、第1の書込み信号が生成された後に、記憶されたデータをメモリセルアレイから読み取り、次に、記憶されたデータを受信データのビットと比較して、受信データのビットのそれぞれがメモリに書き込まれたかどうかを判定する。第2の書込み信号に応じて、第1の書込み信号の間に書き込まれなかったと判定された受信データのビットが書き込まれる。
2013529350.tif 000002
【特許請求の範囲】
【請求項１】
メモリにデータを書き込むための方法であって、
第1のプログラマブル書込み信号に応じて、前記メモリのメモリセルアレイに受信データを書き込むステップと、
前記第1のプログラマブル書込み信号が生成された後に、記憶されたデータを前記メモリセルアレイから読み取るステップと、
前記記憶されたデータを前記受信データと比較して、前記受信データのすべてが前記メモリに書き込まれたかどうかを判定するステップと、
第2のプログラマブル書込み信号に応じて、前記第1のプログラマブル書込み信号の間に書き込まれなかったと判定された受信データを前記メモリセルアレイに書き込むステップと
を含む、方法。
【請求項２】
前記メモリが抵抗変化型メモリである、請求項1に記載の方法。
【請求項３】
前記第1のプログラマブル書込み信号が、前記第2のプログラマブル書込み信号より短い持続時間を有する、請求項2に記載の方法。
【請求項４】
前記第1のプログラマブル書込み信号が、前記第2のプログラマブル書込み信号以上の持続時間を有する、請求項2に記載の方法。
【請求項５】
同じクロックサイクルの中で、前記第1のプログラマブル書込み信号を生成し、前記第2のプログラマブル書込み信号を生成するステップをさらに含む、請求項3に記載の方法。
【請求項６】
前記第1のプログラマブル書込み信号の間に書き込まれなかったと判定された受信データを前記メモリセルアレイに書き込むステップが、前記第1のプログラマブル書込み信号の間に書き込まれなかったと判定されたそれぞれのメモリセルに対応するソース線およびビット線を接地するステップを含む、請求項2に記載の方法。
【請求項７】
前記比較するステップがローカルで行われる、請求項2に記載の方法。
【請求項８】
複数のメモリセルアレイと、
第1のプログラマブル書込み信号に応じて、受信データを少なくとも1つのメモリセルアレイに書き込むための第1の書込み信号を生成する書込みドライバと、
前記第1の書込み信号に応じて、記憶されたデータを前記メモリセルアレイから感知するセンサと、
前記受信データが前記メモリセルアレイに書き込まれたかどうかを判定するために前記記憶されたデータを前記受信データと比較するコンパレータであって、前記書込みドライバが、前記第1の書込み信号の間に書き込まれなかったと判定されたデータを前記メモリセルアレイに書き込むために、第2のプログラマブル書込み信号に応じて第2の書込み信号を生成する、コンパレータと
を含む、メモリ回路。
【請求項９】
前記第1のプログラマブル書込み信号が、前記第2のプログラマブル書込み信号より短い持続時間である、請求項8に記載のメモリ回路。
【請求項１０】
それぞれのメモリセルが磁気トンネル接合部を含む、請求項9に記載のメモリ回路。
【請求項１１】
それぞれのメモリセルが、前記磁気トンネル接合部に接続されたビット線と、前記磁気トンネル接合部に選択的に接続されるソース線とをさらに含む、請求項10に記載のメモリ回路。
【請求項１２】
少なくとも1つの半導体ダイに組み込まれた、請求項9に記載のメモリ回路。
【請求項１３】
抵抗変化型メモリ回路が組み込まれる、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、およびコンピュータからなる群から選択されるデバイスをさらに含む、請求項9に記載のメモリ回路。
【請求項１４】
抵抗変化型メモリにデータを書き込むための命令を有形に記憶するコンピュータ可読媒体であって、
前記抵抗変化型メモリのメモリセルアレイに受信データを書き込むために第1のプログラマブル書込み信号を生成するための命令と、
前記第1のプログラマブル書込み信号が生成された後に、記憶されたデータを前記メモリセルアレイから読み取るための命令と、
前記受信データのそれぞれが前記抵抗変化型メモリに書き込まれたかどうかを判定するために、前記読み取られたデータを前記受信データとビットごとに比較するための命令と、
前記第1のプログラマブル書込み信号の間に書き込まれなかったと判定された受信データを前記メモリセルアレイに書き込むために、第2のプログラマブル書込み信号を生成するための命令と
を含む、媒体。
【請求項１５】
前記第1のプログラマブル書込み信号が、前記第2のプログラマブル書込み信号より短い持続時間である、請求項14に記載の媒体。
【請求項１６】
異なるクロックサイクルの中で、前記第1のプログラマブル書込み信号を生成し、前記第2のプログラマブル書込み信号を生成するための命令をさらに含む、請求項15に記載の媒体。
【請求項１７】
前記第1の書込みパルスの間に書き込まれなかったと判定されたそれぞれのメモリセルに対応するソース線およびビット線を接地するための命令をさらに含む、請求項15に記載の媒体。
【請求項１８】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれている、請求項15に記載の媒体。
【請求項１９】
メモリにデータを書き込むための方法であって、
前記メモリのメモリセルアレイに受信データを書き込むために第1のプログラマブル書込み信号を生成するステップと、
前記第1のプログラマブル書込み信号が生成された後に、記憶されたデータを前記メモリセルアレイから読み取るステップと、
前記読み取られたデータを前記受信データと比較して、前記受信データのすべてが前記メモリに書き込まれたかどうかを判定するステップと、
第2のプログラマブル書込み信号を生成して、前記第1のプログラマブル書込み信号の間に書き込まれなかったと判定された受信データを前記メモリセルアレイに書き込むステップであって、前記第1のプログラマブル書込み信号が、前記第2のプログラマブル書込み信号より短い持続時間である、ステップと
を含む、方法。
【請求項２０】
前記生成するステップ、前記読み取るステップ、および前記比較するステップを、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、およびコンピュータからなる群から選択されるデバイスに組み込むステップをさらに含む、請求項19に記載の方法。
【請求項２１】
複数のメモリセルアレイと、
選択されたメモリセルアレイに受信データのビットを書き込むために、第1の書込み信号を生成するための手段と、
前記第1の書込み信号の後に、記憶されたデータを前記選択されたセルアレイから読み取るための手段と、
前記受信データのビットのそれぞれが前記選択されたメモリセルアレイに書き込まれたかどうかを判定するために、前記読み取られたデータのそれぞれのビットを前記受信データのビットと比較するための手段であって、前記生成するための手段が、前記第1の書込み信号の間に書き込まれなかったと判定された受信データのビットを前記選択されたメモリセルアレイに書き込むために、前記第1の書込み信号より長いパルス幅を有する第2の書込み信号を生成する、手段と
を含む、抵抗変化型メモリ回路。
【請求項２２】
少なくとも1つの、スピントルクトランスファー(STT)の磁気抵抗ランダムアクセスメモリ(MRAM)の半導体ダイに組み込まれている、請求項21に記載の抵抗変化型メモリ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して電子メモリに関する。より詳細には、本開示は、磁気抵抗ランダムアクセスメモリ(MRAM)などの抵抗変化型メモリにデータを効率的に書き込むことに関する。
【背景技術】
【０００２】
任意の抵抗ベースのメモリにデータを書き込むために、一般に、一定時間の間、メモリに直流が流れる。電力を節約するためには、(電池駆動のデバイス、または「グリーン」デバイスの例では)電流の量、および/または、電流が流れる時間の長さを減らす必要がある。電流は、抵抗ベースのメモリのメモリセルの状態を変化させるのに十分に強い必要がある。電流が印加される時間の長さによって、書込みが成功する確率が調節され、長い書込み動作は、正常な書込み動作の確率を高める。
【発明の概要】
【課題を解決するための手段】
【０００３】
書込み動作に対する低電力は、3段階の書込み動作によってもたらされる。短い書込みパルスを有する第1の書込み信号によって、大部分のビットにデータが書き込まれる。次に、第1の書込み信号の間にビットが少しでも書き込まれなかったかどうかを判定するために読取りが行われる。長い書込みパルスを有する第2の書込み信号によって、第1の書込みパルスの間に書き込まれなかったと判定されたすべてのビットが書き込まれる。
【０００４】
一実施形態では、メモリにデータを書き込むための方法は、第1のプログラマブル書込み信号に応じて、メモリのメモリセルアレイに受信データを書き込むステップを含む。また、この方法は、第1のプログラマブル書込み信号が生成された後に、記憶されたデータをメモリセルアレイから読み取るステップを含む。さらに、この方法は、記憶されたデータを受信データと比較して、受信データのすべてがメモリに書き込まれたかどうかを判定するステップを含む。また、この方法は、第2のプログラマブル書込み信号に応じて、第1のプログラマブル書込み信号の間に書き込まれなかったと判定された受信データをメモリセルアレイに書き込むステップを含む。
【０００５】
別の実施形態では、メモリ回路は、メモリセルアレイ、書込みドライバ、センサ、および、コンパレータを含む。書込みドライバは、第1のプログラマブル書込みパルスに応じて、受信データをメモリセルアレイに書き込むための第1の書込み信号を生成する。センサは、第1のプログラマブル書込みパルスが生成された後に、記憶されたデータを選択されたセルアレイから感知する。コンパレータは、選択されたメモリセルアレイにすべての受信データが書き込まれたかどうかを判定するために、感知されたデータを受信データと比較する。また、書込みドライバは、第1の書込み信号の間に書き込まれなかったと判定された受信データを、選択されたメモリセルアレイに書き込むために、第2のプログラマブル書込み信号に応じて第2の書込み信号を生成する。
【０００６】
さらに別の実施形態では、コンピュータ可読媒体は、抵抗変化型メモリにデータを書き込むための命令を有形に記憶する。この媒体は、抵抗変化型メモリのメモリセルアレイに受信データを書き込むために第1のプログラマブル書込み信号を生成するための命令を含む。また、この媒体は、第1のプログラマブル書込み信号が生成された後に、記憶されたデータをメモリセルアレイから読み取るための命令を記憶する。また、この媒体は、すべての受信データが抵抗変化型メモリに書き込まれたかどうかを判定するために、読み取られたデータを受信データとビットごとに比較するための命令を記憶する。さらに、この媒体は、第1のプログラマブル書込み信号の間に書き込まれなかったと判定された受信データのビットをメモリセルアレイに書き込むために、第2のプログラマブル書込み信号を生成するための命令を記憶する。
【０００７】
さらに別の実施形態では、抵抗変化型メモリ回路は、メモリセルアレイ、生成手段、読取り手段、および、比較手段を有する。生成手段は、選択されたメモリセルアレイに受信データのビットを書き込むために第1の書込み信号を生成する。読取り手段は、第1の書込み信号の後に、記憶されたデータを選択されたセルアレイから読み取る。比較手段は、選択されたメモリセルアレイに受信データのビットのそれぞれが書き込まれたかどうかを判定するために、読み取られたデータのそれぞれのビットを受信データのビットと比較する。また、生成手段は、第1の書込み信号の間に書き込まれなかったと判定された受信データのビットを、選択されたメモリセルアレイに書き込むために、第1の書込み信号より長いパルス幅を有する第2の書込み信号を生成する。
【０００８】
上記は、以下の詳細な説明をよりよく理解できるように本発明の特徴および技術的利点をかなり広く概説したものである。本発明の特許請求の範囲の主題を形成するさらなる特徴および利点について以下に説明する。当業者には、本発明の同じ目的を実施することができるように他の構造を修正または設計するための基礎として、開示される概念および特定の実施形態が容易に利用され得ることが理解されるはずである。また当業者には、そのような同等の構成が、添付の特許請求の範囲に記載された本発明の技術から逸脱しないことが理解されるはずである。機構と動作の方法との両方に関する、本発明の特徴であると考えられる新規の特徴は、添付の図面とともに考慮されることで、さらなる目的および利点とともに、以下の説明からより理解されるだろう。しかし、図面の各々は例示および説明のみを目的に与えられ、本発明の範囲を定めることを意図していないことを明確に理解されたい。
【０００９】
本発明をより十分に理解するために、次に添付図面に関連して行われる以下の説明を参照する。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態を有利に用いることができる例示的ワイヤレス通信システムを示すブロック図である。
【図２Ａ】3段階の書込み動作を示すブロック図である。
【図２Ｂ】3段階の書込み動作を示すブロック図である。
【図２Ｃ】3段階の書込み動作を示すブロック図である。
【図３】例示的ビットセルを示す回路図である。
【図４】例示的書込みドライブおよびセンス増幅器を示す回路図である。
【図５】低いクロック周波数のシステムにおける書込みのためのタイミング図である。
【図６】高いクロック周波数のシステムにおける書込みのためのタイミング図である。
【発明を実施するための形態】
【００１１】
本開示は、抵抗変化型メモリなどのメモリにデータを書き込む際に電力消費を低減することに関する。以下の説明は抵抗変化型メモリに関するが、本教示は、動作モードにおいて直流が流れる他の形態のメモリにも当てはまる。抵抗変化型メモリの例示的種類には、磁気抵抗ランダムアクセスメモリ(MRAM)、相変化(PC)メモリ、および、固体電解質メモリが含まれる。これらの種類のメモリは、ワイヤレス通信システムおよびワイヤレス通信デバイスなどへの組み込みを含む広範な用途を有する。
【００１２】
図1は、このようなメモリを有利に用いることができる例示的ワイヤレス通信システム100を示すブロック図である。例示のために、図1は、3つの遠隔ユニット120、130、および150、ならびに2つの基地局140を示す。ワイヤレス通信システムがより多くの遠隔ユニットおよび基地局を有してもよいことが理解されよう。遠隔ユニット120、130、および150は、以下でさらに説明される実施形態である改善された抵抗変化型メモリ125A、125C、および125Bをそれぞれ含む。図1は、基地局140から遠隔ユニット120、130、および150への順方向リンク信号180、ならびに、遠隔ユニット120、130、および150から基地局140への逆方向リンク信号190を示す。
【００１３】
図1では、遠隔ユニット120はモバイル電話として示され、遠隔ユニット130はポータブルコンピュータとして示され、遠隔ユニット150はワイヤレスローカルループシステムにおけるコンピュータとして示されている。図1に示されている例示的実施形態は、本開示の教示による遠隔ユニットを示すが、本開示は、これらの例示的に示されたユニットには限定されない。たとえば、遠隔ユニットはセルフォン、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯情報端末などのポータブルデータユニット、または、メータ読取り機器などの固定ロケーションデータユニットでもよい。本開示は、改善された抵抗変化型メモリを含む任意のデバイスにおいて好適に用いることができる。
【００１４】
改善された抵抗変化型メモリによって、書込み動作が効率的に行われる。書込みパルスをイネーブルにすると、書込みパルスの持続時間の間、直流(DC)電力が消費される。電力は、書き込まれる必要のあるビットに対する書込み線だけを開くことによって節約することができる。
【００１５】
次に図2A〜図2Cを参照すると、抵抗ベースのメモリに対する、例示的な電力節約の書込み動作を示すブロック図の推移が示されている。抵抗ベースのメモリ20は、複数のメモリセルアレイ200を含むが、説明を簡潔にするため、メモリセルアレイ200のうちの1つだけが示されている。
【００１６】
図2A〜図2Cのブロック図は、本教示の一実施形態による書込み手順における上位レベルの推移を提供するが、書込みプロセスの説明を行うためには、メモリセルアレイ200の回路構成に関わるいくつかの細かい部分が有益となる。図3は、メモリセルアレイ200の例示的ビットセルをより詳細に示す回路図である。この例では、抵抗変化型のビットセルは、スピントルクトランスファー(STT)のMRAMセル30である。STTのMRAMセル30は、磁気トンネル接合部(MTJ)32に接続されたビット線blを含む。この図では、MTJ32は抵抗器として表されている。MTJ32とソース線slとの間にはパスゲート34が接続されている。パスゲート34は、ワード線wlによって制御される。図示されている実施形態では、パスゲート34は、NチャネルのMOSFET(NMOS)である。パスゲート34を開くためにワード線wlをアサートし、ビット線blを接地し、またソース線slを電源に接続することによって、MTJ32、つまりビットセルに1が書き込まれる。パスゲート34がワード線wlによって開かれている場合に、ソース線slを接地し、ビット線blを電源に接続すると、MTJ32には0が書き込まれる。
【００１７】
図2Aに戻ると、メモリセルアレイ200への書込みの前に、書込み入力データ220が書込みドライバ210にあらかじめロードされる。アドレス情報が受信され、書込み命令が出されると、書込みドライバ210は、アドレス指定されたメモリセルアレイ200にデータを書き込む。この書込みの間、ビットセルのそれぞれは電流を消費する。しかし、一実施形態では、この書込みは、低エネルギーの書込みパルスを用いて行われるため、全体的な電流の消費は低減する。低エネルギーの書込みパルスは、短いパルスによって、または、低い電流を有するパルスによって実現され得る。
【００１８】
図2Aに示されているように、低エネルギーの書込み後にセルアレイ200に記憶されたデータは、適切に書き込まれなかったビットセルを含む(すなわち、左から2番目のビットは、1であるはずにもかかわらず0のままである)。次に図2Bを参照すると、システムは、ビットセルにおける誤ったデータを認識する。読取りは、読取りセンス増幅器およびコンパレータ230を用いて行われる。セルアレイ200からデータが読み取られると、読取りセンス増幅器およびコンパレータ230は、読み取られたデータを書込み入力データ220とビットごとに比較する。比較の結果、左のビットセルから2番目が誤った値を含んでいることが認識される。このシステムでは、読取りの電力は書込みの電力より著しく低く、そのため、読取りは、全体的な電力消費に著しい影響を及ぼさない点に留意されたい。
【００１９】
次に、図2Cを参照して第2の書込みを説明する。電力を節約するためには、正しくないデータを含むと判定されたビットセルだけが、第2の書込みにおいて書き込まれる。一実施形態では、正しいビット情報を含む列は、第2の書込みに対してはディセーブルにされる。したがって、システムは、ソース線slおよびビット線blに電流を印加しない。ワード線wlがイネーブルにされた場合、正しく書き込まれたセルは書き込まれないが、これは、正しく書き込まれたセルには、ビット線blからソース線slに電位がかからないためである。しかし、正しく書き込まれなかったビットセルは、ソース線slおよびビット線blを適切に設定することによって再度書き込まれる。一実施形態では、第2の書込みは、ビットセルが今回書き込まれることを確実なものとするための高エネルギーの書込みパルスによるものである。高エネルギーの書込みパルスは、長い書込みパルス、または、高い電流を有するパルスによって実現され得る。図2Cに見られるように、左のビットセルから2番目は、今回は0に書き込まれている。
【００２０】
次に図4を参照すると、例示的書込みドライバおよびセンス増幅器回路を例示する回路図が示されている。この例では、ソース線slがハイになり、またビット線blが接地されることによって1が書き込まれる。センス増幅器/コンパレータ230(図2A〜図2C)は、参照線refから参照データを受信し、ビット線blからデータを受信する。参照データは、特定のビットセルに対する書込み入力データ220(図2A〜図2C)である。ビット線blからのデータは、セルアレイ200のビットセルに記憶されたデータである(図2A〜図2C)。ビット線データが参照データと同じであることをセンス増幅器/コンパレータ230(図2A〜図2C)が判定する場合には、読取りが行われたビットセルは、再度書き込まれる必要はない。すなわち、そのデータは、第1の低エネルギーの書込みの間に正しく書き込まれたということである。このため、センス増幅器/コンパレータ230(図2A〜図2C)は、NANDゲート42、43に0を出力する。したがって、インバータ44、45は、1を受信し、ビット線blおよびソース線slに0を出力する。書込みをイネーブルにするために書込みイネーブル制御線WRENがNANDゲート42、43に1を送ったとしても、センス増幅器/コンパレータ230(図2A〜図2C)は、NANDゲート42、43を制御することによって書込み命令を無視する。すなわち、センス増幅器/コンパレータ230(図2A〜図2C)は、データが正しく書き込まれたことを認識しており、書込みイネーブル命令が高エネルギーの書込みを指示しても、センス増幅器/コンパレータ230は、ビットセルが書き込まれる必要のないことを判定していることから、高エネルギーの書込みを防止する。
【００２１】
ビット線データと参照データが同じであることをセンス増幅器/コンパレータ230(図2A〜図2C)が判定しない場合には、センス増幅器/コンパレータ230は、NANDゲート42、43に1を出力する。次に、書込みイネーブル信号と書込みドライバ信号に基づいて、高エネルギーの書込み動作が正常に進む。
【００２２】
たとえば、書込みイネーブル線WRENにおける書込みイネーブル信号が1である場合、書込みドライバ線WDにおける書込みドライバ信号と、書込みドライババー線bWD(write driver bar line)における書込みドライババー信号(write driver bar signal)とによって、ビット線blおよびソース線slに印加される電流が制御される。書込みドライバ信号がハイ(書込みドライババー信号がロー)である場合、ソース線slが電源に接続され、またビット線blが接地されることによって、ビットセルには1が書き込まれる。書込みドライバ信号がロー(書込みドライババー信号がハイ)である場合、ソース線slが接地され、またビット線blが電源に接続されることによって、ビットセルには0が書き込まれる。書込みイネーブル信号が0である場合には、ビット線BLとソース線SLは共に接地され、書込みは行われないことになる。
【００２３】
前述の説明は、データ経路自体においてセルアレイからビットが読み取られると即座にデータを比較する回路に関するものであった。比較における双方のオペランドは、ローカルなデータ経路において容易に利用可能である。このローカルな比較では、切り替えられる容量が小さくなるため、使用される動的電力が少なくなる。別の実施形態では、読み取られるデータは、比較用のメモリから取り出される。
【００２４】
いくつかの実施形態では、第1の低エネルギーの書込みはオプションである。すなわち、それぞれのビットセルが目下何を記憶しているかを判定するためにまず読取りが行われ、次に、更新されることが必要なビットセルに対してより高いエネルギーの書込みが行われる。他の実施形態では、2番目に高いエネルギーの書込みだけが行われる。すなわち、読取りは行われず、単一の確実な書込みだけが行われる。初めの2つの段階がオプションであるかどうかの判別は、システムのクロック周波数、および、所望の電力の最適化に基づくものでもよい。たとえば、データを確実に書き込むために技術が大体40nsを必要とする場合には、第1の10nsの書込みパルスを追加することはほとんど有益でないことになる。したがって、この場合には、第1のパルスは生じない。他方で、技術が、短いパルスで大部分のビットセルを書き込む高い確率をもたらす場合には、第1の書込みは、有益であると考えられ、含まれることになる。
【００２５】
いくつかの実施形態では、3つの段階が単一のクロックサイクルの中で行われる。他の実施形態では、異なる段階が異なるサイクルの中で行われる。
【００２６】
図5は、低いクロック周波数のシステムにおける動作を示すタイミング図である。書込み命令は、第1のクロックサイクルにおける立上りエッジ50で行われる。書込み命令に応じて、ワード線wlがイネーブルにされ、内部書込み信号write_intがアサートされる。この内部書込み信号write_intは、第1の書込みのための短い書込みパルスをトリガする。第1の書込みの後、内部読取り信号read_intが、読取り動作をトリガする。またこのときに、比較(図示せず)も行われる。読取りおよび比較の後、別の内部書込み信号wtite_intが長い書込みをトリガする。長い書込みの完了によって、ワード線wlのアサートの停止がトリガされる。すべてのイベントが単一のクロックサイクルの中で行われたことに留意されたい。次のクロックサイクルの立上りエッジ52では、別の書込み命令が出て、同じイベントが続く。
【００２７】
図5は、読取りおよび比較の間にイネーブルにされたままであるワード線wlを示しているが、他の実施形態では、読取りおよび比較の間にワード線wlのアサートは停止され、読取りおよび比較の後にワード線wlは再度アサートされる。
【００２８】
図6は、高いクロック周波数のシステムにおける動作を示すタイミング図である。この場合には、高い周波数のために、単一のクロックサイクルの中ですべてのイベントが行われることはない。したがって、読取りおよび第2の書込みの持続時間の間には、ノーオペレーション信号NOPが出されている。
【００２９】
システムは、初めに短いパルスで書き込むことによって、書き込むことが容易なすべてのセルに書き込むことを試みる。一部のセルは、プロセスのばらつきなどによって、他のセルに比べて書き込むことが容易である。第1の書込みは、短いパルスによってすべての弱いセル(weak cell)をカバーすることを試みる。使われるエネルギーは、時間の長さが短いことによって低減する。このように、大部分のビットセルは、第1の書込みによって通常の長さのパルスに比べて少ないエネルギーでキャプチャー(capture)される。次に読取りが行われ、記憶されたデータは、書込み入力データと比較される。より多くのエネルギーを消費する第2の読取りは、第1の書込み中に適切に書き込まれなかったビットセルに対して行われるにすぎない。
【００３０】
前述の開示は、電力を節約することに関するものであるが、低減した電力に加えて、またはその代わりに、信頼性の改善が達成され得る。たとえば、両方の書込みは同じ長さであってもよく、この場合には、第2の書込みは、データが確かに書き込まれたことを確実にするためのものである。
【００３１】
特定の回路について説明したが、当業者には、本発明を実施するうえで開示された回路のすべてが必要とされるわけではないことが理解されよう。さらに、本発明の焦点を保つために、いくつかの周知の回路は説明されていない。同様に、説明は特定の位置における論理「0」および論理「1」に言及しているが、本発明の動作に影響を与えずに論理値を切り替え、それに応じて回路の残りの部分が調整されてもよいことが当業者には理解されよう。
【００３２】
本発明およびその利点について詳しく説明したが、添付の特許請求の範囲によって規定される本発明の技術から逸脱することなく、本明細書において様々な変更、代用および改変が行われ得ることを理解されたい。さらに、本願の範囲は、本明細書において説明されたプロセス、機械、製造、物質組成、手段、方法、およびステップの特定の実施形態に限定されるものではない。当業者には本開示から容易に理解されるように、本明細書で説明した対応する実施形態と実質的に同じ機能を実行するか、あるいは実質的に同じ結果を実現する、既存の、あるいは後に開発されるプロセス、機械、製造、物質組成、手段、方法、またはステップは、本発明に従って利用されてもよい。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、物質組成、手段、方法、またはステップをその範囲内に含むように考えられている。
【００３３】
本明細書で説明される方法は、用途に応じて様々な構成要素によって実現されてもよい。たとえば、これらの方法は、ハードウェア、ファームウェア、ソフトウェアまたはそれらの任意の組合せで実施することができる。ハードウェア実装形態の場合、処理ユニットは、本明細書で説明する機能を実行するように設計された、1つまたは複数の特定用途向け集積回路(ASIC)、デジタル信号プロセッサ(DSP)、デジタル信号処理デバイス(DSPD)、プログラマブル論理デバイス(PLD)、フィールドプログラマブルゲートアレイ(FPGA)、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、電子デバイス、他の電子ユニット、あるいはそれらの組合せ内で実現されてもよい。ファームウェアおよび/またはソフトウェアで実装される場合、これらの方法は、本明細書で説明する機能を実行するモジュール(たとえば、プロシージャ、関数など)によって実装されてもよい。本明細書で説明される方法を実現する際には、命令を有形に実施する任意の機械可読媒体を使用してもよい。たとえば、ソフトウェアコードはメモリに記憶され、プロセッサユニットにより実行されてもよい。メモリは、プロセッサユニット内で実現されてもあるいはプロセッサユニットの外部で実現されてもよい。本明細書で使用されるとき、「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのいずれかのタイプを指し、メモリのいずれかの特定のタイプまたはメモリの数、あるいはメモリが格納される媒体のタイプに限定されるべきではない。
【００３４】
ファームウェアおよび/またはソフトウェアで実装する場合、機能をコンピュータ可読媒体上に1つもしくは複数の命令またはコードとして記憶してもよい。この例には、データ構造によって符号化されたコンピュータ可読媒体およびコンピュータプログラムによって符号化されたコンピュータ可読媒体が含まれる。コンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の使用可能な媒体であってもよい。限定ではなく、一例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROM、または他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気記憶デバイス、あるいは所望のプログラムコードを命令またはデータ構造の形で記憶するのに使用することができ、かつコンピュータからアクセスすることのできる任意の他の媒体を備えてよく、本明細書で使用するディスク(diskおよびdisc)には、コンパクトディスク(CD)、レーザディスク、光ディスク、デジタル多用途ディスク(DVD)、フロッピィーディスク、およびブルーレイディスクが含まれ、ディスク(disk)は通常、データを磁気的に再生し、一方、ディスク(disc)はデータをレーザによって光学的に再生する。上記の組合せも、コンピュータ可読媒体の範囲内に含めるべきである。
【００３５】
命令および/またはデータは、コンピュータ可読媒体上に記憶されるだけでなく、通信装置に含まれる伝送媒体上の信号として提供されてもよい。たとえば、通信装置には、命令およびデータを示す信号を有するトランシーバを含めてもよい。命令およびデータは、1つまたは複数のプロセッサに特許請求の範囲において概説する機能を実施させるように構成される。
【符号の説明】
【００３６】
20  抵抗ベースのメモリ
30  MRAMセル
32  磁気トンネル接合部
34  パスゲート
42,43  NANDゲート
44,45  インバータ
50,52  立上りエッジ
200  メモリセルアレイ
210  書込みドライバ
220  書込み入力データ
230  センス増幅器およびコンパレータ
bl  ビット線
bWD  書込みドライババー線
ref  参照線
sl  ソース線
WD  書込みドライバ線
wl  ワード線
WREN  書込みイネーブル制御線
【図１】
2013529350.tif 000003
【図２Ａ】
2013529350.tif 000004
【図２Ｂ】
2013529350.tif 000005
【図２Ｃ】
2013529350.tif 000006
【図３】
2013529350.tif 000007
【図４】
2013529350.tif 000008
【図５】
2013529350.tif 000009
【図６】
2013529350.tif 000010
【手続補正書】
【提出日】平成24年11月8日(2012.11.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリにデータを書き込むための方法であって、
第1のプログラマブル書込み信号に応じて、前記メモリのメモリセルアレイへの受信データの第1の書込みを試みるステップと、
前記第1の書込みが試みられた後に、記憶されたデータを前記メモリセルアレイから読み取るステップと、
前記メモリセルアレイに記憶されたデータを前記受信データと比較して、前記試みられた第1の書込みの間に前記メモリに前記受信データが効果的に書き込まれなかった前記メモリセルアレイのメモリセルを特定するステップと、
第2のプログラマブル書込み信号に応じて、前記メモリセルアレイの前記特定されたメモリセルだけに前記受信データの第2の書込みを試みるステップと
を含む、方法。
【請求項２】
前記メモリが抵抗変化型メモリである、請求項1に記載の方法。
【請求項３】
前記第1のプログラマブル書込み信号が、前記第2のプログラマブル書込み信号より短い持続時間を有する、請求項2に記載の方法。
【請求項４】
前記第1のプログラマブル書込み信号が、前記第2のプログラマブル書込み信号以上の持続時間を有する、請求項2に記載の方法。
【請求項５】
同じクロックサイクルの中で、前記第1のプログラマブル書込み信号を生成し、前記第2のプログラマブル書込み信号を生成するステップをさらに含む、請求項3に記載の方法。
【請求項６】
前記第1のプログラマブル書込み信号の間に書き込まれなかったと判定された受信データを前記メモリセルアレイに書き込むステップが、前記第1のプログラマブル書込み信号の間に書き込まれなかったと判定されたそれぞれのメモリセルに対応するソース線およびビット線を接地するステップを含む、請求項2に記載の方法。
【請求項７】
前記比較するステップがローカルで行われる、請求項2に記載の方法。
【請求項８】
複数のメモリセルアレイと、
第1のプログラマブル書込み信号に応じて、受信データを前記メモリセルアレイの少なくとも1つに書き込むための第1の書込み信号を生成する書込みドライバと、
前記第1の書込み信号に応じて、記憶されたデータを前記メモリセルアレイから感知するセンサと、
前記受信データが前記メモリセルアレイに効果的に書き込まれなかった前記メモリセルアレイのメモリセルを特定するために前記感知された記憶データを前記受信データと比較するコンパレータとを含み、
前記書込みドライバが、第2のプログラマブル書込み信号に応じて第2の書込み信号を生成し、前記第2の書込み信号が、前記メモリセルアレイの前記特定されたメモリセルだけに前記受信データを書き込むように構成されている、
メモリ回路。
【請求項９】
前記第1のプログラマブル書込み信号が、前記第2のプログラマブル書込み信号より短い持続時間である、請求項8に記載のメモリ回路。
【請求項１０】
それぞれのメモリセルが磁気トンネル接合部を含む、請求項9に記載のメモリ回路。
【請求項１１】
それぞれのメモリセルが、前記磁気トンネル接合部に接続されたビット線と、前記磁気トンネル接合部に選択的に接続されるソース線とをさらに含む、請求項10に記載のメモリ回路。
【請求項１２】
少なくとも1つの半導体ダイに組み込まれた、請求項9に記載のメモリ回路。
【請求項１３】
抵抗変化型メモリ回路が組み込まれる、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、およびコンピュータからなる群から選択されるデバイスをさらに含む、請求項9に記載のメモリ回路。
【請求項１４】
抵抗変化型メモリにデータを書き込むための命令を有形に記憶するコンピュータ可読媒体であって、
前記抵抗変化型メモリのメモリセルアレイに受信データを書き込むために第1のプログラマブル書込み信号を生成するための命令と、
前記第1のプログラマブル書込み信号が生成された後に、記憶されたデータを前記メモリセルアレイから読み取るための命令と、
前記受信データのそれぞれが前記抵抗変化型メモリに書き込まれたかどうかを判定するために、前記読み取られたデータを前記受信データとビットごとに比較するための命令と、
前記第1のプログラマブル書込み信号の間に書き込まれなかったと判定された受信データを前記メモリセルアレイに書き込むために、第2のプログラマブル書込み信号を生成するための命令と
を含む、媒体。
【請求項１５】
前記第1のプログラマブル書込み信号が、前記第2のプログラマブル書込み信号より短い持続時間である、請求項14に記載の媒体。
【請求項１６】
異なるクロックサイクルの中で、前記第1のプログラマブル書込み信号を生成し、前記第2のプログラマブル書込み信号を生成するための命令をさらに含む、請求項15に記載の媒体。
【請求項１７】
前記第1の書込みパルスの間に書き込まれなかったと判定されたそれぞれのメモリセルに対応するソース線およびビット線を接地するための命令をさらに含む、請求項15に記載の媒体。
【請求項１８】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれている、請求項15に記載の媒体。
【請求項１９】
メモリにデータを書き込むための方法であって、
前記メモリのメモリセルアレイに受信データを書き込むために第1のプログラマブル書込み信号を生成するステップと、
前記第1のプログラマブル書込み信号が生成された後に、記憶されたデータを前記メモリセルアレイから読み取るステップと、
前記読み取られたデータを前記受信データと比較して、前記第1のプログラマブル書込み信号の間に前記メモリに前記受信データが効果的に書き込まれなかった前記メモリセルアレイのメモリセルを特定するステップと、
第2のプログラマブル書込み信号を生成して、前記メモリセルアレイの前記特定されたメモリセルだけに前記受信データを書き込むステップであって、前記第1のプログラマブル書込み信号が、前記第2のプログラマブル書込み信号より短い持続時間である、ステップと
を含む、方法。
【請求項２０】
前記生成するステップ、前記読み取るステップ、および前記比較するステップを、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、およびコンピュータからなる群から選択されるデバイスに組み込むステップをさらに含む、請求項19に記載の方法。
【請求項２１】
複数のメモリセルアレイと、
選択されたメモリセルアレイに受信データのビットを書き込むために、第1の書込み信号を生成するための手段と、
前記第1の書込み信号の後に、記憶されたデータを前記選択されたセルアレイから読み取るための手段と、
前記受信データのビットのそれぞれが前記選択されたメモリセルアレイに効果的に書き込まれたかどうかを判定するために、前記読み取られたデータのそれぞれのビットを前記受信データのビットと比較するための手段であって、前記生成するための手段が、前記第1の書込み信号より長いパルス幅を有する第2の書込み信号を生成し、前記第2の書込み信号が、前記第1の書込み信号の間に効果的に書き込まれなかったと判定された前記受信データのビットだけを前記選択されたメモリセルアレイに書き込むように構成されている、手段と
を含む、抵抗変化型メモリ回路。
【請求項２２】
少なくとも1つの、スピントルクトランスファー(STT)の磁気抵抗ランダムアクセスメモリ(MRAM)の半導体ダイに組み込まれている、請求項21に記載の抵抗変化型メモリ回路。
【国際調査報告】
2013529350.tif 000011
2013529350.tif 000012