(57)【要約】抵抗性スイッチングデバイス。このデバイスは、第1誘電体材料の上に横たわる第1金属材料を含む第1電極、及びアモルファスシリコン材料を含むスイッチング材料を含む。このデバイスは、少なくとも第2金属材料を含む第2電極を含む。特定の実施形態において、このデバイスは、第1電極とスイッチング材料との間に配置されたバッファー材料を含む。このバッファー材料は、スイッチング材料と第1電極との間にブロッキング領域を提供し、このブロッキング領域は、第2電極に第1電圧を与えた際に、第2金属材料からの金属粒子を実質的に含まない。【選択図】図２
2013538452.tif 000002
【特許請求の範囲】
【請求項１】
抵抗性スイッチングデバイスであって、
第1金属材料を含む第1電極と、
アモルファスシリコン材料を含むスイッチング材料と、
少なくとも第2金属材料を含む第2電極と、
前記第1電極と前記スイッチング材料との間に配置されるバッファー材料を備え、
前記バッファー材料が、前記スイッチング材料と前記第1電極との間にブロッキング領域を提供し、
前記ブロッキング領域には、第1電圧を前記第2電極に印加した際に、前記第2金属材料からの金属粒子が実質的に存在しない、デバイス。
【請求項２】
請求項1のデバイスであって、前記第1電圧は、書き込み電圧又は読み取り電圧である、デバイス。
【請求項３】
請求項1のデバイスであって、前記アモルファスシリコン材料は、シリコンのダングリングボンド、原子転位、結晶面転位又は分子転位に由来する複数の欠陥部位により特徴づけられる、デバイス。
【請求項４】
請求項1のデバイスであって、前記第2金属材料は、銀材料、白金材料、又はパラジウム材料を含む、デバイス。
【請求項５】
請求項4のデバイスであって、前記第2金属材料は、前記第2電極に印加した第1閾値電圧より大きい正電圧を印加した時に、アモルファスシリコン材料の第2電極の近傍部分において、複数の金属粒子を含む金属領域を形成する、デバイス。
【請求項６】
請求項5のデバイスであって、前記第1閾値電圧は、約1ボルト〜約5ボルトの範囲である、デバイス。
【請求項７】
請求項5のデバイスであって、
前記金属領域は、長さにより特徴づけられるフィラメント構造をさらに含み、
前記長さが、前記第2電極又は前記第1電極に印加された前記第1電圧に依存する、デバイス。
【請求項８】
請求項7のデバイスであって、前記フィラメント構造の長さは、前記第1電圧と逆の極性を有する逆バイアス電圧を印加すると後退する、デバイス。
【請求項９】
請求項1のデバイスであって、前記バッファー材料は、前記スイッチング材料と前記第1電極からの前記第1金属材料から形成され且つ高い欠陥密度を有する界面領域の形成を防止する、デバイス。
【請求項１０】
請求項1のデバイスであって、
前記第1電圧を印加すると第1のON状態電流が引き起こされ、
前記第1電圧が、書き込み電圧である、デバイス。
【請求項１１】
請求項10のデバイスであって、前記第1のON状態電流は、数ナノアンペア〜数マイクロアンペアの範囲である、デバイス。
【請求項１２】
請求項1のデバイスであって、前記バッファー材料は、p+不純物特性を有するポリシリコン材料を含む、デバイス。
【請求項１３】
請求項12のデバイスであって、前記p+不純物特性は、約1E18原子/cm3〜約1E22原子/cm3の濃度範囲のボロン種により与えられる、デバイス。
【請求項１４】
請求項1のデバイスであって、前記バッファー材料は、絶縁材料を含む、デバイス。
【請求項１５】
請求項14のデバイスであって、前記絶縁材料は、前記第1電圧を印加することで電子が前記絶縁材料をトンネルできるような厚さ及び誘電率により特徴づけられる、デバイス。
【請求項１６】
請求項14のデバイスであって、前記絶縁材料の厚さは、約2nmより薄く、前記デバイスの読み取り動作のための電子トンネリングが可能な、デバイス。
【請求項１７】
請求項1のデバイスであって、前記バッファー材料は、導電性材料である、デバイス。
【請求項１８】
請求項1のデバイスであって、
前記バッファー材料は、密度により特徴づけられ、
前記密度が、前記バッファー材料内で前記金属粒子が金属領域又は導電性フィラメントを形成することを防止する、デバイス。
【請求項１９】
請求項1のデバイスであって、前記ブロッキング領域は、前記第1電極の近傍における金属粒子の集積を防止する、デバイス。
【請求項２０】
請求項1のデバイスであって、前記バッファー材料は、水素種を実質的に含まないシリコン材料を含む、デバイス。
【請求項２１】
請求項20のデバイスであって、前記水素種を実質的に含まないシリコン材料は、シリコンのスパッタリング又はエバポレーションにより形成される、デバイス。
【請求項２２】
請求項10のデバイスであって、前記第1のON状態電流は、第2のON状態電流より小さく、前記第2のON状態電流が、前記第1電圧を与えることで、バッファー材料を有さない第2デバイスにより引き起こされる、デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願へのクロスリファレンス
適用なし
【背景技術】
【０００２】
本発明はスイッチングデバイスに関連する。本発明は特に、抵抗性スイッチングメモリデバイスの構造を提供する。抵抗性スイッチングメモリデバイスは、ON状態における電流が低減されており、スイッチング性能及び耐久性能が特に改善されている。
【０００３】
半導体デバイスの成功は、主としてトランジスターの徹底的なダウンスケーリングプロセスにによって推進されてきた。しかしながら、電界効果トランジスター（FET）アプローチによるものは、サイズが100nmより小さくなると、例えばショートチャネル効果により適切なデバイス動作が妨げられるといった問題が見られるようになる。その上、そのようなサブ100nmデバイスにおいては、サブスレッショルドスロープがスケーリング則に従わず、ワット損が増大する。一般的に、例えばフラッシュとして一般に知られるトランジスターベースのメモリは、10年以内にスケーリングの限界に達すると考えられている。フラッシュメモリは、不揮発性メモリデバイスの一つの型である。
【０００４】
別の不揮発性ランダムアクセスメモリ（RAM）デバイス（例：強誘電体メモリ（FeRAM）、磁気抵抗メモリ（MRAM）、有機メモリ（ORAM）及び相変化メモリ（PCRAM））は、特に、次世代メモリデバイスとして開発されてきた。これらのデバイスは、シリコンベースのデバイスと結合してメモリセルを形成するために、新たな材料及びデバイス構造を必要とする場合が多く、これらには１又は複数の重要な特性が欠けている。例えば、Fe-RAM及びMRAMのデバイスは、高速スイッチング特性及び良好なプログラミング耐性を有しているが、これらの製造方法はCMOSには適合せず、そのサイズは通常大きい。PCRAMのデバイスに変更すると、PCRAMはジュール熱を用いるため、潜在的な電力消費が高くなる。有機メモリ、すなわちORAMは、シリコンベースの大量生産と適合せず、デバイスの信頼性も通常低い。
【０００５】
上述のように、改善された半導体メモリデバイス及び技術が望まれている。
【発明の概要】
【課題を解決するための手段】
【０００６】
本発明はスイッチングデバイスに関連する。本発明は特に、抵抗性スイッチングメモリデバイスの構造を提供する。抵抗性スイッチングメモリデバイスは、ON状態における電流が低減されており、スイッチング性能及び耐久性能が特に改善されている。
【０００７】
特定の実施形態において、スイッチングデバイスの構造が提供される。スイッチングデバイスは、表面領域を有する基板、及びこの表面領域の上に横たわる第１誘電体材料を含む。第１電極は第１誘電体材料の上に横たわっている。特定の実施形態において、第１電極は少なくとも金属材料を含む。スイッチングデバイスは、スイッチング素子、及び第１電極とスイッチング素子との間に配置されるバッファー材料を含む。特定の実施形態において、バッファー材料は、スイッチング材料と第１電極との間にブロッキング領域を提供する。スイッチングデバイスは、スイッチング材料の上に横たわる第２電極を含む。第２電極は、特定の実施形態において少なくとも第２金属材料を含む。特定の実施形態において、ブロッキング領域には、第１電圧（例えば、書き込み電圧）を第２電極に印加した時に第２金属材料から形成される金属粒子が実質的にない。特定の実施形態において、バッファー材料は、スイッチング材料と第１電極との間に高密度の欠陥領域が形成されるのを防ぐ。
【０００８】
本発明によれば、従来の技術に対して多くの恩恵が得られる。例えば、本抵抗性スイッチングデバイスは、従来の設備及びプロセスを使用して製造することができる。さらに、本デバイスは、層構造を用いるため、ON状態の電流ならびに電力消費を低減することができる。この層構造はさらに、電極間の接触を防ぎ、デバイスの耐久性及び信頼性を改善することができる。実施形態によっては、これらの恩恵の１又は複数が実現され得る。当業者であれば、他のバリエーション、修正及び代替を認識するであろう。
【図面の簡単な説明】
【０００９】
図1は、従来の抵抗性スイッチングデバイスを単純化した図を示す。
【００１０】
図2は、本発明の一実施形態による抵抗性スイッチングデバイスの単純化した図を示す。
【００１１】
図3は、本発明の一実施形態による抵抗性スイッチングデバイスのOFF状態を単純化した図を示す。
【００１２】
図4は、本発明の一実施形態による抵抗性スイッチングデバイスのON状態を単純化した図を示す。
【００１３】
図5a及び5bは、本発明の一実施形態による抵抗デバイスの電流対電圧（I-V）プロットを単純化したものを示す。
【００１４】
図6は、本発明の一実施形態によるスイッチングデバイスのI-Vプロットを単純化したものを示す。
【００１５】
図7は、従来のスイッチングデバイスのI-Vプロットを単純化したものを示す。
【発明を実施するための形態】
【００１６】
本発明はスイッチングデバイスに関連する。本発明は特に、抵抗性スイッチングメモリデバイスの構造を提供する。抵抗性スイッチングメモリデバイスは、ON状態における電流が低減されており、スイッチング性能及び耐久性能が特に改善されているという特徴を有する。
【００１７】
スイッチング材料としての非晶質シリコン（例：アモルファスシリコン、アモルファスポリシリコン及びマイクロ結晶シリコン）と、金属電極とを用いる抵抗性スイッチングメモリデバイスは、高速スイッチングが可能な新しいタイプの高密度メモリデバイスとして有望視されてきた。単なる解説のための記載ではあるが、アモルファスシリコンは、非晶質シリコンを説明するために用いられる。デバイスのON/OFFの挙動は、アモルファスシリコン材料の欠陥部位内で形成される金属粒子に依存する。材料のミスマッチに起因して、アモルファスシリコン材料と金属電極で形成される界面領域における欠陥レベルは高い。金属粒子はアモルファスシリコン材料の欠陥部位において形成されるため、これらのデバイスは通常ON状態での電流値が高い。サイクルを繰り返すと、ON状態の高電流が電極のショートを引き起こし、通常数千回未満のON/OFFサイクルでデバイスの信頼性及び耐久性に障害が生じる。本発明の実施形態は、ON状態での電流を最適化し、耐久性を106ON/OFFサイクルより多くにまで向上させ、現在及び次世代のメモリデバイスに適切な方法及び構造を提供する。
【００１８】
図1は、従来の抵抗性スイッチングデバイス100を単純化した図を示す。図に示されるように、従来の抵抗性スイッチングデバイスは、第1金属電極102、第2金属電極106、及び第1金属電極と第2金属電極との間に挟まれたスイッチング材料104を含む。例えば、第２金属電極は、少なくとも貴金属（例：銀、金、パラジウム、白金又は他の適切な金属）を用途に従って含み得る。第１金属材料は、半導体プロセスにおいて通常用いられる金属（例：タングステン、銅又はアルミニウム）を含み得る。ここで用いられるスイッチング材料は、通常、非導電性材料であり、この非導電性材料は、第2電極又は第1電極に電圧を印加した時に第2金属電極からの複数の金属粒子が金属領域108を形成することが可能な欠陥部位又は粒界又は不定比部位を有する。金属領域はさらに、第1電極へ向かって延び、好ましくは第1電極とは接触していない金属フィラメント構造を含む。金属フィラメントは、書き込み又は読み取りサイクルにおいては延伸し、消去サイクルにおいては後退する。図１に示されるように、第1金属電極とスイッチング材料とにより形成される界面領域110内の欠陥部位の数が多いため、金属粒子が界面領域において高い濃度で形成される傾向がある。これは、ON状態における高電流とON状態における低抵抗を引き起こす。デバイスが多くのON/OFFサイクルを経ると、最初アモルファスシリコン材料内の一部分に形成されていた金属領域は拡大し、第1金属電極に近づき過ぎる可能性がある。第1金属電極の近くにある金属フィラメントは、消去サイクルにおいて後退しない可能性がある。欠陥密度が高すぎて、電極がショートすれば、金属粒子が融合することさえあり得、デバイスの破損に至る。
【００１９】
本明細書において、用語「第1」又は「第2」は、解説及び説明のためにのみ用いられるものであって、電極の物理的な配置であると解釈されるべきでない。
【００２０】
図2は、本発明の一実施形態による抵抗性スイッチングデバイス200の単純化した図を示す。特定の実施形態において、抵抗性スイッチングデバイスは基板の上を横たわるように形成されている。基板は、その上に1又は複数のCMOSデバイスが形成された半導体基板であってもよい。特定の実施形態においては、1又は複数のCMOSデバイスは、抵抗性スイッチングデバイスに作動的に結合されており、メモリデバイスの制御用回路を提供する。図に示されるように、抵抗性スイッチングデバイスは、第1金属電極202、第2金属電極204、スイッチング層206、及びバッファー層208を含む。図に示されるように、特定の実施形態においては、バッファー層はスイッチング層と第1電極との間に配置されている。
【００２１】
特定の実施形態において、第1金属電極は、用途に応じて金属材料（例：銅、アルミニウム又はタングステン）から形成可能である。特定の実施形態において第1金属電極は、実施形態に応じ、第1電極からの金属がデバイスの他の部位へ拡散していくのを防ぐためにさらに1又は複数の粘着層又はバリヤー層を含んでいてもよく、又は、金属材料が例えば誘電体層から剥がれるのを防ぐために粘着層を含んでいてもよい。
【００２２】
図2において、抵抗性スイッチングデバイスはスイッチング層206を含む。特定の実施形態において、スイッチング層はアモルファスシリコン材料を含む。特定の実施形態において、アモルファスシリコン材料はドープされていないか、又は半導体特性を有している。特定の実施形態において、アモルファスシリコン材料は、複数の欠陥部位を有している。複数の欠陥部位は、シリコンのダングリングボンド、原子転位、結晶面転位、分子転位、又はシリコン結晶間の粒界に由来するものであり、プロセス条件に依存する。
【００２３】
抵抗性スイッチングデバイス200は、スイッチング層の上に横たわる第2金属電極204を含む。特定の実施形態において、第2金属電極は、スイッチング材料内において高い拡散性を有する金属材料を含む。金属材料は、銀、銅、アルミニウム、又は他の適切な金属材料であってもよく、アロイ又は組み合わせが含まれる。特定の実施形態において、スイッチング層としてアモルファスシリコン材料を用いる場合には、金属材料は、銀であってもよい。銀はシリコンプロセスにおいては一般的には用いられないため、銀材料はスイッチングデバイスの配線構造のごく一部を形成し、配線構造の他の部分は従来の導電性材料（例：タングステン、銅又はアルミニウム）から構成される。特定の実施形態においては、銀材料はアモルファスシリコン材料と接触している。
【００２４】
前述のように、アモルファスシリコン材料と第1電極との間の材料のミスマッチに起因して、従来の構造においては、第1金属電極とアモルファスシリコン材料とで形成される界面領域における欠陥密度が高い。フィラメント構造内の銀粒子は互いに近接しているため、ON状態の電流は高くなる。一定の回数のON/OFFサイクルを経た後、銀粒子は融合する可能性があり、OFFサイクルにおいて銀粒子が後退できなくなると、第2電極と第1電極との間でショートが起こり、デバイスは破損する。特定の実施形態において、バッファー層208が第1金属電極とスイッチング層との間に配置されている。バッファー層は、アモルファスシリコン材料と第1電極とから界面領域が形成されるのを防ぎ、アモルファスシリコンの欠陥密度及び第1電極近傍の金属粒子を制御するために提供される。バッファー層は、第1電極ならびにアモルファスシリコン層と良好かつ確かな粘着を有するように選択される。さらに、アモルファスシリコン材料とバッファー層とから形成される界面領域は、信頼性のあるスイッチング及び良好な耐久性を得るために低い欠陥密度を有するべきである。バッファー層の設計は、例えば、バッファー層の抵抗を調節し、ON状態での抵抗およびプログラミングの際の電力消費が適切になるようになされる。
【００２５】
図3のように、特定の実施形態において、第1正電圧304を組み立てられた装置の第2電極に印加すると、局所電場が発生し、あらゆる状態の銀粒子（原子状態、イオン状態、クラスター状態）がアモルファスシリコン材料内で形成される。より具体的には、銀粒子が形成されてアモルファスシリコン材料の欠陥部位に捕獲される。特定の実施形態において、局所電場は、アモルファスシリコン材料内での銀の拡散を促進し、銀粒子を含む金属領域302を形成する。第1正電圧は、アモルファスシリコン材料のプロセス条件に応じて4ボルト〜約6ボルトの範囲の値を取り得る。図に示されるように、金属領域は、第2電極の表面領域の近傍に形成されるが、第1電極とは接触しない。特定の実施形態において、第1正電圧はスイッチングデバイスのフォーミング電圧又はエレクトロフォーミング電圧である。スイッチングデバイスは、現時点においてOFF状態にある。
【００２６】
図4のように、第2電圧404が第2電極に印加されると、金属領域から延びるフィラメント構造402が形成される。図に示されるように、特定の実施形態において、バッファー層はブロッキング層として機能し、フィラメント構造が延びても第1電極に接触しないようになっている。特定の実施形態において、第2電圧は、例えば、スイッチングデバイスの書き込み電圧であってもよい。スイッチングデバイスはON状態にあり、ON状態における電流が第2電極と第1電極との間に流れる。特定の実施形態において、ON状態における電流は、フィラメント構造の長さによって制御される。特定の実施形態において、ON状態における電流は、数ナノアンペアから数マイクロアンペアの範囲内で変化させることができ、バッファー層を有さない従来のスイッチングデバイスより格段に小さい。
【００２７】
特定の実施形態において、抵抗性スイッチングデバイスの適切な機能を確保するために、バッファー層は第1電極と良好なコンタクトを有し、バッファー層と第1電極により形成されるコンタクト領域においてコンタクト抵抗を低く保っていること（又はオーミックコンタクトを形成していること）が必要である。特定の実施形態において、低いコンタクト抵抗は、コンタクト領域における過剰な電圧降下を防いでいる。図5(a)は、バッファー層と第1電極との間に非オーミックコンタクトを有する（つまり、コンタクト抵抗が高い）第1スイッチングデバイスのスイッチング特性を示す。バッファー層と第1電極との間のコンタクト抵抗が高いと、低いバイアスにおいて電流が抑制されるため、低電圧では特定の読み取り操作が適切に行えなくなる。第1スイッチングデバイスは、高いプログラミング電圧（>5ボルト）によってさらに特徴付けられ、早期にデバイス故障及び高い漏れ電流を引き起こす可能性がある。図5(b)は、バッファー層と第1電極との間に良好なオームコンタクトを有するか、又はコンタクト抵抗が低い第2スイッチングデバイスのスイッチング特性を示す。第2スイッチングデバイスは所望のスイッチング特性、例えば1〜2ボルトの範囲にある低いプログラミング電圧を示す。
【００２８】
特定の実施形態においては、バッファー層は絶縁層を含んでいてもよい。絶縁層は薄くあるべきであり、例えば約2nmより薄いことが必要である。これは、電子（例えば第１電極からの銀粒子）が導電性金属領域（例えばスイッチング層）から薄い絶縁バッファー層をトンネルできるようにするためである。電子トンネルによって、デバイスは適切な電圧が電極に印加された時にON状態をとることが可能になる。電子トンネルはまた、低いバイアス電圧がデバイスに印加された時に適切な読み取り動作を可能にする。このようなバッファー層と第1電極との間のコンタクト抵抗は、特定の実施形態においてはそれほど重要ではないこともある。
【００２９】
特定の実施形態において、バッファー層はアモルファスシリコン材料より高い密度を有する材料を含み得、これにより銀粒子がバッファー層に注入されてバッファー層内に導電性フィラメントが形成されることを防ぐことができる。代替的な実施形態においては、バッファー層は、導電性であって、大きな厚み（例えば、約20nm以上）を有していてもよい。当業者は、他のバリエーション、修正及び代替を当然に認識するであろう。
【００３０】
アモルファスシリコンをスイッチング材料として使用し、銀を第2電極として使用する抵抗性スイッチングデバイスは、アモルファスシリコン材料の蒸着プロセスに応じて、非常に様々なスイッチング特性を有し得ることが見出されている。スパッタリングプロセスによりアモルファスシリコン材料を形成した場合には、読み取り、書き込み又は消去の際に約8ボルトより高い高電圧が必要となる。これは、スパッタリングで得られたアモルファスシリコン内においては、通常の動作電圧では銀粒子が容易には形成されないということを示唆している。スパッタリングで得られたアモルファスシリコンは、僅かな量の水素を含み、高い密度を有する傾向にある。したがって、特定の実施形態においては、スパッタリングで得られた薄い（好ましくは5nmより薄い）アモルファスシリコンをバッファー層として使用することが可能である。
【００３１】
プラズマCVD（PECVD）又は低圧CVD（LPCVD）プロセスを使用し、シリコン源としてシランを用いて形成されるアモルファスシリコンにおいては、スイッチング電圧は通常より低く、プロセス条件に応じて1〜4ボルトの範囲内にある。CVDプロセスによりシランを用いて形成されるアモルファスシリコン材料は、水素を含有しており、これはシリコンマトリックスの内外で拡散又は移動することができ、材料中に空隙を生じる。銀粒子は、これらの空隙又は欠陥部位を占めることができ、電圧の印加によって移動することができる。デバイスにおいて、単なる金属／アモルファスシリコン／金属の構成を用いたものは、ON/OFF耐久性が低いことが知られており、このようなデバイスは、最高でも数千回のON/OFFサイクルの後に破損することが知られている。
【００３２】
単なる例ではあるが、バッファー層はポリシリコン材料を含み得る。ポリシリコン材料は、好ましくはp+ドープされており、その不純物濃度は約1018〜約1022原子/ cm3の範囲内にある。図6に、第3スイッチングデバイスの電流対電圧（I-V）プロット600が提供される。第3スイッチングデバイスは、銀/アモルファスシリコン/p+ポリシリコンの構造を有している。第3スイッチングデバイス内のアモルファスシリコン材料は、510℃の堆積温度において、シリコン源としてシランを用いる低圧CVDプロセスにより堆積される。
【００３３】
図7は、従来型の銀／アモルファスシリコン／ニッケルのデバイス構造を有する第4スイッチングデバイスについて測定されたI-Vプロットを示す。第2スイッチングデバイスにおけるアモルファスシリコンは、370℃の堆積温度において、プラズマCVDプロセスにより堆積される。第3スイッチングデバイス及び第4スイッチングデバイスは、共に約60nm×60nmのセルサイズを有している。典型的には、370℃の堆積温度において、プラズマCVDプロセスにより堆積されたアモルファスシリコン材料は、510℃の堆積温度において堆積されたものと比べて欠陥密度がはるかに低い。したがって、第4デバイスのON状態における電流は、第3スイッチングデバイスのそれより低いものと期待される。しかしながら、アモルファスシリコンと第1金属材料（本ケースにおいてはニッケルである）によって形成される界面領域における欠陥密度がより高いため、第4デバイスのON状態における電流（プロット700）はmAの領域にあり、第3デバイスのそれ（プロット600）より高くなる。高電流は、デバイス動作の信頼性が得られなくなるため望ましくない。第3スイッチングデバイス内のポリシリコンバッファー層は、第1電極の近傍において欠陥密度が過剰となるのを防止するため、プログラミング電流はかなり低くなり、プロット600に示されるようにuAの領域にある。さらに、ポリシリコンバッファー層は、その厚み又は導電性を変えることで容易に変更することができ、プログラミング電流を制御し、さらにデバイスの性能を向上させることができる。当業者は、他のバリエーション、修正、及び代替を認識するであろう。
【００３４】
特定の実施形態において、抵抗性スイッチングデバイスを形成する方法が提供される。この方法は、表面領域を有する半導体基板を提供することを含む。半導体基板は、その上に1又は複数のCMOSデバイスが形成されていてもよい。半導体基板は、単一結晶シリコン材料、シリコンゲルマニウム、絶縁体上のシリコン等であってもよい。第1誘電体材料が表面領域の上に横たわるように形成される。第1誘電体材料は、シリコン酸化物、シリコン窒化物、オキシ窒化ケイ素等であってもよい。第1誘電体材料は、プラズマCVDを含む化学蒸着、物理蒸着、スピンコーティング等の技術及びこれらの任意の組み合わせや他の方法により堆積されてもよい。
【００３５】
特定の実施形態において、本方法は第1電極を第1誘電体材料の上に横たわるように形成することを含む。第1電極は、半導体プロセスにおいて一般的に用いられる導電体材料から形成される。導電体材料は、用途に応じてタングステン、銅、又はアルミニウムを含み得る。第1電極は、1又は複数の粘着層又は拡散バリヤーを含み得る。特定の実施形態において、粘着層は、チタン、窒化チタン、窒化タンタル、又は窒化タングステンであってもよく、これにより導電体材料が第1誘電体材料へ拡散するのを防ぐことができる。用途に応じて、導電体材料を物理蒸着プロセス、化学蒸着プロセス、電気メッキ及び化学メッキを含む電気化学的プロセス、ならびにこれらの組み合わせにより堆積させることが可能である。粘着層を含む導電体材料に、パターニングとエッチングプロセスを施し、第1電極が形成される。特定の実施形態においては、第1構造が第1方向に延びるように構成されている。当業者は、他のバリエーション、修正、及び代替を当然に認識するであろう。
【００３６】
特定の実施形態において、本方法は、第1電極の上に横たわるようにバッファー層を堆積させることを含む。バッファー層は、スイッチングデバイスが所望のスイッチング特性を発揮できるような特性を有しているべきである。バッファー層はまた、スイッチングデバイス用に選択されたスイッチング材料と確実な界面を形成できることが必要である。金属粒子がバッファー層に注入されることを防ぐために、高密度材料を使用してもよい。バッファー層は、実施形態に応じて、導電性材料又は絶縁性材料であってもよい。特定の実施形態において、導電性バッファー層は、pドープされたシリコン材料（例：p＋ポリシリコン材料）を含んでもよい。絶縁性バッファー層は、動作電圧（1〜3ボルトの間）で電子がトンネルできるよう、約5nmより薄いことが必要である。
【００３７】
スイッチング材料としてのアモルファスシリコン材料については、ポリシリコン材料をバッファー層に用いることができる。特定の実施形態において、ポリシリコン材料は、好ましくはp+型不純物特性を有し、これはボロン種を使用することにより得られる。P+ポリシリコン材料は、前駆体として少なくともシラン、ジシラン、又は適切なクロロシランを用いる化学蒸着技術を使用して堆積されてもよい。
【００３８】
本方法においては、バッファー材料の上に横たわるようにスイッチング材料が形成される。単なる例ではあるが、スイッチング材料は、シリコン源としてシラン、ジシラン、又はクロロシランを用いる化学蒸着のような技術を使用して堆積されるアモルファスシリコン材料である。堆積温度は、実施形態に応じて、通常約250℃〜約600℃である。プロセスパラメータ及びプロセス条件は、アモルファスシリコン材料の欠陥密度及びスイッチングデバイスのスイッチング挙動に大きな影響を与える。したがって、特定の実施形態において、アモルファスシリコンスイッチング材料を用いることでデバイス設計に柔軟性を持たせることができる。
【００３９】
特定の実施形態において、本方法はスイッチング材料の上に横たわるように第2電極材料を堆積させることを含む。第2電極材料は、スイッチング材料と直接接触する金属材料を含む第1部分を有する。好ましい実施形態において、金属材料は、好ましくはアモルファスシリコン材料内での適切な拡散特性を有している。特定の実施形態において、金属材料は銀であってもよい。他の適切な金属材料を用いることもできる。これらの他の材料には、白金、パラジウム、金、銅、ニッケル等が含まれる。第2電極材料は、他のデバイスと接続するための第2部分をさらに含む。第2部分は、半導体プロセスにおいて通常用いられているタングステン、銅、又はアルミニウムから選択できる。本方法において第2電極構造は、適切なパターニング及びエッチングプロセスを経て形成される。特定の実施形態において、第2電極構造は、第1方向から見て斜めの方向となる第2方向へ延びるように構成される。好ましい実施形態において、第2電極構造及び第1電極構造は、互いに直交するように配置され、第2電極と第1電極とが交差して形成される領域にスイッチング素子が挟まれている。当業者は、他のバリエーション、修正、及び代替を認識するであろう。
【００４０】
本方法において、次に他のバックエンドプロセス（例：特にグローバル配線及びパシベーション）が行われ、抵抗性スイッチングメモリデバイスが形成される。
【００４１】
本発明を種々の例及び実施形態を使用して説明してきたが、ここで説明した例及び実施形態は例示の目的のみを有していることが理解されるであろう。また、本発明に照らして、他の種々の修正又は代替が当業者に対して提案されるが、これらは本願および添付のクレームの精神の範囲内である。
【図１】
2013538452.tif 000003
【図２】
2013538452.tif 000004
【図３】
2013538452.tif 000005
【図４】
2013538452.tif 000006
【図５】
2013538452.tif 000007
【図６】
2013538452.tif 000008
【図７】
2013538452.tif 000009
【国際調査報告】
2013538452.tif 000010
2013538452.tif 000011