【事件の表示】
　特許第２６５６６５３号　「ディスプレイ」の請求項１乃至６に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第２６５６６５３号の訂正後の請求項１に係る特許を維持する。
　なお、申立て時の請求項２乃至６は削除された。
【理　由】
１．手続きの経緯
　特許第２６５６６５３号の請求項１乃至６に係る発明についての出願は、平成２年７月６日に特許出願され、平成９年５月３０日に設定登録され、その後、その特許について異議申立人、吉川京子より特許異議の申立てがなされ、取消理由通知がなされ、その指定期間内である平成１０年１０月５日に訂正請求がなされ、訂正拒絶理由通知がなされ、その指定期間内である平成１１年９月２７日に手続補正書が提出された後、再度取消理由通知がなされ、その指定期間内である平成１２年１月３１日に上記平成１０年１０月５日付け訂正請求が取り下げられるとともに、再度訂正請求がなされたものである。
　
２．訂正の適否についての判断
ア．訂正の概要
　平成１２年１月３１日付け訂正請求によって特許権者が求めている訂正の内容は以下のとおりである。
ａ．請求項１の「前記映像信号が入力されるビデオ回路」の記載を「前記映像信号が入力され、表示用の信号を出力するビデオ回路」と訂正する。
ｂ．請求項１の「前記同期信号が入力される駆動回路」の記載を「前記同期信号が入力され、該同期信号に基づいて、偏向電流を出力する偏向出力回路を含む駆動回路」と訂正する。
ｃ．請求項１の「前記駆動回路の出力信号によって駆動され、画面表示可能な表示部」の記載を「前記駆動回路の偏向出力回路からの偏向電流によって駆動され、前記ビデオ回路から出力された表示用の信号により画面表示可能な表示部」と訂正する。
ｄ．請求項１の「前記制御回路に入力される信号が、前記映像信号及び前記同期信号の出力側からの信号であって、かつ前記映像信号及び前記同期信号とは、別に入力される」の記載を「前記制御回路は、データ入出力用の端子と、表示画面を制御するためのデータを記憶する第１の記憶手段と、前記偏向電流を補正するための波形信号に関するデータを記憶する第２の記憶手段と、前記同期信号の周期もしくは周波数を検出し、該検出結果に応じて前記第２の記憶手段のデータ読出を制御するためのマイクロコンピュータと、前記第２の記憶手段から読み出されたデータを用いて前記波形信号を生成して前記偏向出力回路に供給する波形生成部とを含み、
　前記第１の記憶手段は、前記制御回路の前記データ入出力用の端子を介して入力される信号により制御され、該制御回路に入力される信号が、前記データ入出力用の端子に接続された前記ディスプレイ外部に存するホストコンピュータからの信号であって、かつ前記映像信号及び前記同期信号とは、別に入力される」と訂正する。
ｅ．請求項２乃至６を削除する。
ｆ．明細書１７頁４行の「発生を可能にし、マイクロコンピュータ」の記載を「発生を可能にし、更にディスプレイ装置外部のコンピュータ機器とも接続可能にしてマイクロコンピュータ」と訂正する。
ｇ．明細書１７頁９行−２１頁９行の「上記目的達成のため、・・・構成した。」の記載を「上記目的を達成するための本発明に係るディスプレイは、映像信号及び同期信号を受信して画面表示可能なディスプレイであって、前記映像信号が入力され、表示用の信号を出力するビデオ回路と、前記同期信号が入力され、該同期信号に基づいて、偏向電流を出力する偏向出力回路を含む駆動回路と、前記駆動回路の偏向出力回路からの偏向電流によって駆動され、前記ビデオ回路から出力された表示用の信号により画面表示可能な表示部と、前記駆動回路を制御することによって、前記表示部の表示画面を制御する制御回路とを有し、前記制御回路は、データ入出力用の端子と、表示画面を制御するためのデータを記憶する第１の記憶手段と、前記偏向電流を補正するための波形信号に関するデータを記憶する第２の記憶手段と、前記同期信号の周期もしくは周波数を検出し、該検出結果に応じて前記第２の記憶手段のデータ読出を制御するためのマイクロコンピュータと、前記第２の記憶手段から読み出されたデータを用いて前記波形信号を生成して前記偏向出力回路に供給する波形生成部とを含み、前記第１の記憶手段は、前記制御回路の前記データ入出力用の端子を介して入力される信号により制御され、該制御回路に入力される信号が、前記データ入出力用の端子に接続された前記ディスプレイ外部に存するホストコンピュータからの信号であって、かつ前記映像信号及び前記同期信号とは、別に入力されることを特徴とするものである。
　上記ビデオ回路は、例えば、Ｒ、Ｇ、Ｂ信号が入力される映像増幅回路２１２を含んで構成されるものである。
　上記駆動回路は、例えば、同期偏向制御回路１００中の、Ｈsync及びＶsync信号が入力される入力端子１２７，１２８，Ｓync　on　Ｇが入力される入力端子１２６，同期分離回路１１０，Ｈ抜け対策回路１０９，極性統一回路１０８，周波数情報ＨＤ及びＶＤを出力する出力端子１３０，１３１，及び水平位相制御回路２０１，水平ＡＦＣ回路２０２，水平発信回路２０３，水平プリドライブ回路２０４，水平ドライブ回路２０５，水平偏向出力回路２０６，垂直発信回路２０８，垂直ドライブ回路２０９，垂直偏向出力回路２１０を含んで構成されるものである。また偏向出力回路は、これらのうち、水平偏向出力回路２０６もしくは垂直偏向出力回路２１０に対応する。
　上記表示部は、例えば、陰極線管２１３、水平偏向コイル２１６，垂直偏向コイル２１７を含んで構成されるものである。
　上記制御回路は、例えば、偏向制御回路１００中のＣＰＵ１０１，ＲＯＭ１０３，同期検出回路１０７，入力ポート（３）回路１０６、出力ポート（２）回路１１５，Ｐ／Ｓ変換回路１１６，Ｄ／Ａ変換回路１１７，波形発生回路１１８，Ｄ／Ａ変換回路１１９，Ｌ．Ｐ．Ｆ回路１２０，シリアルデータ入出力ポート７０１，シリアル通信データ入出力端子７０２を含んで構成されるものである。
　上記データ入出力用の端子は、例えば、シリアル通信データ入出力端子７０２に対応する。
　上記第１の記憶手段は、例えば、ＲＯＭ１０３に対応し、上記第２の記憶手段は、例えば、波形発生回路１１８中のメモリ３０４やＥ２ＰＲＯＭ５０４に対応する。
　上記マイクロコンピュータは、例えば、ＣＰＵ１０１に対応する。
　上記波形生成部は、例えば、波形発生回路１１８中のラッチ回路３０５，５０５，５０７，Ｄ／Ａ変換回路１１９，Ｌ．Ｐ．Ｆ回路１２０を含んで構成されるものである。」と訂正する。
ｈ．明細書２１頁１１行−２３頁６行の「上記同期偏向制御回路・・・ことができる。」の記載を「上記マイクロコンピュータは、取り込まれた表示仕様情報に従って、それに適合した画面サイズ・画面位置を指定するサイズ・位置指定信号を偏向制御信号の一つとして作成すると共に、取り込まれた表示仕様情報に適合するように、同期信号の周期もしくは周波数の検出結果に応じて上記第２の記憶手段に対して波形信号データの読み出し制御を行う。この読み出されたデータに基づき画面歪補正用の波形信号を上記波形生成部で偏向制御信号の一つとして作成する。
　このため、波形生成部は、マイクロコンピュータに取り込まれた表示仕様情報に適合した波形信号を常に出力するので、表示仕様が変っても歪のない正しい画面を表示することができる。
　さらには、マイクロコンピュータを搭載するためディスプレイ装置外部のコンピュータ機器とも接続可能であり、外部から自動調整制御および調整量保持用メモリの初期値設定や設定値の変更が行えるという利点もある。」と訂正する。
ｉ．明細書４９頁９−１１行の「や入力映像信号切り換え時の水平偏向回路の破損を回避した安定動作を行わせること」の記載を削除する。
ｊ．明細書４９頁１６行−５０頁１０行の「そのほかに、各種の映像信号に対応するために、対応信号数分の専用のメモリを必要とせず、共通のメモリですませ得るので、経済性にも優れ、汎用性も得られるという利点もある。
　また、ディスプレイ装置に入力される制御信号はすべて同期信号形態で入力可能なため操作性が向上する。さらに、調整制御をマイクロコンピュータを用いて行うため調整量の変更等が容易に行える。
　そして、本発明はその大部分をディジタル回路で構成可能であり、性能に対する信頼性の向上が図れることやLSI化によって回路規模の縮小が図れ、数チップの部品点数で構成できるためディジタル装置内部に容易に組み込むことが可能である。」の記載を削除する。
　
イ．訂正の目的、新規事項の有無、特許請求の範囲の実質上拡張・変更の有無の判断
　上記ａに関する記載として、第２図には映像信号が入力されそれを出力する映像増幅回路２１２が記載されている。したがって、上記ａの訂正は、ビデオ回路が実施例のどの構成と対応するか明瞭となるように、明細書に記載した事項の範囲内で訂正したものであるから、明瞭でない記載の釈明を目的とするものである。　
　
　上記ｂに関する記載として、第１図及び第２図には、同期偏向制御回路１００に入力された同期信号（Ｖsync、Ｈsync、Ｓync on Ｇ）は駆動回路に出力され（ＶＤ、ＨＤ）その信号に基づき偏向電流が制御されている。したがって、上記ｂの訂正は、駆動回路の構成が実施例との対応が明瞭となるように、明細書に記載した事項の範囲内で訂正したものであるから、明瞭でない記載の釈明を目的とするものである。
　
　上記ｃに関する記載として、第２図には、映像増幅回路２１２からの信号を、水平偏向出力２０６、垂直偏向出力２１０の信号によって偏向出力する陰極線管２１３が記載されている。したがって、上記ｃの訂正は、表示部の構成が実施例との対応が明瞭となるように、明細書に記載した事項の範囲内で訂正したものであるから明瞭でない記載の釈明を目的とするものである。
　
　上記ｄに関する記載として「このようにして得られた水平・垂直同期信号の周波数情報（HD,VD）および極性統一回路108からの同期信号極性情報は入力ポート（３）回路106を経て、CPU101に与えられる。
　CPU101ではこれらの情報を基にして、現在ディスプレイ装置に与えられている映像信号はどのような画面表示仕様をもつ映像信号であるかの認識を行い、その映像信号に適合する画像サイズ・位置等を指定してそのように調整するための調整情報をROM103より読み出してきて、出力ポート（２）回路115より、P/S変換回路116を経てD/A変換回路117に入力してアナログ量に変換した後、ディスプレイ装置の偏向回路へ供給し、画面の調整を行う。
　なお、上記D/A変換回路117は２回路以上のD/A変換回路を内蔵する多チャンネル形のものであるため、入力信号数の低減を図るためのシリアルデータ入力となっている。このため、上記P/S変換回路116にて必要とする調整情報をパラレルデータからシリアルデータに変換している。 
　画面の垂直位置に関しては、ROM103より読み出される前記位置情報が出力ポート（１）回路112を経て、垂直位相回路114に与えられ、該位置情報に基づき垂直同期信号Ｖを遅延させてVDとして垂直偏向回路へ供給することにより垂直位相調整を行う。 
　さらに、CPU101は映像信号についての上述の認識結果に基づき、波形発生回路118に制御信号を送る。波形発生回路118では、該制御信号により映像信号の表示仕様に適合するよう、ダイナミックフォーカス用，サイドピン補正用パラボラ波形信号を作成し、D/A変換回路119,波形等化用L.P.F回路120を経て、パラボラ波を得る。」（明細書２６頁１４行−２８頁１４行）、「第３図で、第１図の入力端子144より入力される水平帰線信号HBLKは、第４図のHBLKに示されるような信号であり、その周期は第１図の同期検出回路107で得られる。 
　今、その周期がシステムクロック発生回路１で出力されるクロックで計数してｎクロック、また、１水平周期にメモリ回路304より読み出されるパラボラ波形データの数が16個であるとすると、１アドレス当りの読み出し時間間隔はn/16クロックとなる。
　この時間間隔はCPU101で演算により求められ、データバスを介して、コントロールバスからの所定のタイミングでＨデータ読み出しタイミング発生回路301に取り込まれる。 
　このタイミング発生回路301では、前記読み出し時間間隔毎に発生するアドレスクロック信号CNTCK,水平帰線信号HBLKに同期して発生するアドレスクリア（リセット）信号CNTCL,メモリ回路304へのデータ読み出し／書き込みを指示するリードライト信号R/W,メモリ回路304より出力される波形データをラッチ回路305でラッチするためのラッチクロック信号LATCHを第４図に示すタイミングで発生する」（明細書３６頁１０行−３７頁１２行）、「第７図で、701はシリアルデータ入出力ポート、702は該入出力端子、703は演算型D/A変換回路、704は入出力ポートであり、その他の第１図と同一番号は同一機能を示すものである。 
　第７図では、第１図の機能の他にシリアルデータ入出力ポート701を設け、同期偏向制御回路100の外部と例えばシリアル通信回線（RS?232C）等を介してデータの送受信を可能としている。これにより、入力ポート（２）回路105を介してのみユーザに開放される特定の調整データの制御の他に、波形データの制御や外部に存するホストコンピュータによる各種調整データの管理・制御を可能としている。」（明細書４５頁４−１７行）の記載がある。
　したがって、上記ｄの訂正は、制御回路の構成及び制御回路に入力される信号を明細書に記載した事項の範囲内で明瞭にしたものであるから明瞭でない記載の釈明を目的とするものである。
　
　上記ｅの訂正は、請求項の削除であるから、特許請求の範囲の減縮を目的とするものである。
　
　上記ｆ乃至ｊの訂正は、本願明細書の詳細な説明の記載を、請求の範囲の訂正に伴い、訂正するものであるから明瞭でない記載の釈明を目的とするものである。
　
　しかも、上記ｆ乃至ｊの訂正は、願書に添付した明細書に記載した事項の範囲内においてする訂正である。
　
　また、上記ａ乃至ｊの訂正は特許請求の範囲を実質的に拡張及び変更するものではない。
　
ウ．独立特許要件の判断
　平成１２年１月３１日付け訂正請求書に添付した訂正明細書の請求項１に係る発明（以下、本件発明という）は、その特許請求の範囲の請求項１に記載された下記のとおりのものである。
　　　　記　
　映像信号及び同期信号を受信して画面表示可能なディスプレイであって、
　前記映像信号が入力され、表示用の信号を出力するビデオ回路と、
　前記同期信号が入力され、該同期信号に基づいて、偏向電流を出力する偏向出力回路を含む駆動回路と、
　前記駆動回路の偏向出力回路からの偏向電流によって駆動され、前記ビデオ回路から出力された表示用の信号により画面表示可能な表示部と、
　前記駆動回路を制御することによって、前記表示部の表示画面を制御する制御回路とを有し、
　前記制御回路は、データ入出力用の端子と、表示画面を制御するためのデータを記憶する第１の記憶手段と、前記偏向電流を補正するための波形信号に関するデータを記憶する第２の記憶手段と、前記同期信号の周期もしくは周波数を検出し、該検出結果に応じて前記第２の記憶手段のデータ読出を制御するためのマイクロコンピュータと、前記第２の記憶手段から読み出されたデータを用いて前記波形信号を生成して前記偏向出力回路に供給する波形生成部とを含み、
　前記第１の記憶手段は、前記制御回路の前記データ入出力用の端子を介して入力される信号により制御され、該制御回路に入力される信号が、前記データ入出力用の端子に接続された前記ディスプレイ外部に存するホストコンピュータからの信号であって、かつ前記映像信号及び前記同期信号とは、別に入力されることを特徴とするディスプレイ。
　
ｉ）平成１１年１０月２９日付け取消理由通知について
　当審が平成１１年１０月２９日付け取消理由通知書にて通知した取消理由の概要は下記のとおりである。
　      記
　本件訂正発明（平成１１年９月２７日付け補正書にて補正された、平成１０年１０月５日付け訂正請求書に添付した訂正明細書の請求項１に係る発明）は、願書に最初に添付した明細書に記載した事項の範囲内にない構成を含むものでるから、その出願日は、上記新たな構成を加える補正について手続補正書が提出された平成９年３月２１日とみなし、本件訂正発明は、上記手続補正書が提出された日以前に公知の刊行物１乃至２（刊行物１：特開平４−７０６９２号公報、刊行物２：特開平５−８３７１９号公報）に記載された発明に基づき当業者が容易に発明をすることができたものであり、独立特許要件を満たさないから平成１０年１０月５日付け訂正請求書による訂正は認められない。そして、訂正前の本件発明（請求項１乃至６に係る発明）も、本件特許出願の、願書に最初に添付した明細書に記載した事項の範囲内にない事項を含むものであるから、本件特許の出願日は平成９年３月２１日とみなし、上記刊行物１乃至２に記載された発明に基づき当業者が容易に発明をすることができたものである。
　
（当審の判断）　
  上記取消理由通知に対し、特許権者は平成１２年１月３１日付け訂正請求書にて「前記制御回路に入力される信号が、前記映像信号及び前記同期信号の出力側からの信号であって、かつ前記映像信号及び前記同期信号とは、別に入力される」の記載を「前記制御回路は、データ入出力用の端子と、表示画面を制御するためのデータを記憶する第１の記憶手段と、前記偏向電流を補正するための波形信号に関するデータを記憶する第２の記憶手段と、前記同期信号の周期もしくは周波数を検出し、該検出結果に応じて前記第２の記憶手段のデータ読出を制御するためのマイクロコンピュータと、前記第２の記憶手段から読み出されたデータを用いて前記波形信号を生成して前記偏向出力回路に供給する波形生成部とを含み、
　前記第１の記憶手段は、前記制御回路の前記データ入出力用の端子を介して入力される信号により制御され、該制御回路に入力される信号が、前記データ入出力用の端子に接続された前記ディスプレイ外部に存するホストコンピュータからの信号であって、かつ前記映像信号及び前記同期信号とは、別に入力される」と訂正した。それにより、制御回路に入力される信号は、願書に最初に添付した明細書に記載した事項の範囲内である「ホストコンピュータ」から出力されたものであることが明瞭となるとともに、願書に最初に添付した明細書に記載した事項の範囲内の発明となった。
　したがって、本件発明の出願日はその実際の出願日である平成２年７月６日となり、平成１１年１０月２９日付け取消理由通知書にて通知した取消理由は解消した。
　
ii）平成１０年７月１５日付け取消理由通知について
  上記取消理由通知にて、当審が通知した取消理由はおおむね下記のとおりである。（なお、平成１２年１月３１日付け訂正請求書にて請求項２乃至６は削除されたから、該請求項に対する判断は要のないものとなった。）
                記
ａ．特許法第３６条について
（ａ−１）駆動回路に入力される同期信号がどこから入力されるか明瞭でない。　　
（ａ−２）「映像信号及び同期信号とは別に入力される」信号が、「映像信号及び同期信号の出力側」の意味も含めて、実施例のどの信号と対応するか明瞭でない。
（ａ−３）制御回路がどのように駆動回路を制御するか明瞭でない。
ｂ．特許法第２９条第２項について
  本件請求項に係る発明は本件出願前公知の刊行物（ＮＥＣ技法　Vol.38　No.8/1985）に基づき当業者が容易に発明をすることができたものである。
　
（当審の判断）
ａ．特許法第３６条について
（ａ−１）について
　本件特許の願書に添付した図面の第７図（なお、同図は願書に最初に添付した図面でもある。）には、制御回路１００に入力された同期信号（Vsync,Hsync,Sync on G）は同期出力（VD、HD）として第２図の駆動回路に出力されているから、特許請求の範囲に記載された同期信号はこの同期信号のことであり、実施例との関係は明瞭である。
（ａ−２）について
　平成１２年１月３１日付け訂正請求書にて「映像信号及び同期信号とは別に入力される」信号は「外部に存するホストコンピュータからの信号」であることが明瞭となった。この構成は願書に添付した明細書４５頁４乃至１７行（上記記載は、願書に最初に添付した明細書にも記載されている。）に詳細に記載されており、本件発明はその実施例との対応において明瞭でない点はない。
（ａ−３）について
　同訂正請求書にて、請求項１は「前記制御回路は、データ入出力用の端子と、表示画面を制御するためのデータを記憶する第１の記憶手段と、前記偏向電流を補正するための波形信号に関するデータを記憶する第２の記憶手段と、前記周期信号の周期もしくは周波数を検出し、該検出結果に応じて前記第２の記憶手段のデータ読出を制御するためのマイクロコンピュータと、前記第２の記憶手段から読み出されたデータを用いて前記波形信号を生成して前記偏向出力回路に供給する波形生成部とを含み、」と訂正され制御回路が駆動回路の偏向出力回路を制御する構成が明瞭となった。　
　
ｂ．特許法第２９条第２項について
　上記取消理由通知書にて引用した刊行物には下記のとおりの記載がある。
刊行物：ＮＥＣ技報Ｖｏｌ．３８　Ｎｏ．８（１９８５年）　５−１１頁
　「本システムの構成図を図２に・・示します。」（６頁左欄１５−１６行）
　「本ユニットは、マルチスクリーンシステムの投写ユニットとして使用するため、明るさ、ピクチャー、カラー、ティントのほかに、画面サイズ、画面位置を調整する水平・垂直振幅、位相およびホワイトバランスを調整するＲＧＢドライブ、スクリーン電圧などをすべてＤＣコントロール方式とし、デコーダユニットとの組合せにより遠隔制御部キーボードからのディジタル信号で、集中コントロールができるようにしています。本投写ユニットの構成を図５に示します。」（７頁右欄３−１０行）
　そして、図１から、表示される映像信号は同図左上のＴＶ・ＴＵ、ＶＴＲ、レーザーディスク、カメラからの出力であり、写真４には遠隔制御部はこれとは異なるパソコンにより構成されていることが見て取れる。
　また、図２から、映像信号、同期信号、遠隔制御部メイン調整部からの信号はそれぞれ、独立して入力されており、投写ユニットは、映像信号・同期位相ユニットを通過した同期信号・デコーダユニットを通過した調整部からの信号に基づきスクリーンに画像を表示することが見て取れる。
　さらに、図５から、投写ユニットはVIDEO信号をビデオ処理し映像出力からフォーカスマグネット・コンバーゼンスヨーク・偏向ヨークを通過し投写管で投射されることが見てとれ、さらに、同図から、偏向ヨークを制御するための偏向出力は、デコーダユニット・同期位相ユニットからの出力に基づき得られる出力であり、デコーダユニットはインターフェースユニットから、同期位相ユニットはVIDEO入力からの信号が入力されることが見て取れる。
　本件発明と上記刊行物に記載された発明とを対比すると、上記刊行物には、本件発明を特定する事項である「前記制御回路は、データ入出力用の端子と、表示画面を制御するためのデータを記憶する第１の記憶手段と、前記偏向電流を補正するための波形信号に関するデータを記憶する第２の記憶手段と、前記同期信号の周期もしくは周波数を検出し、該検出結果に応じて前記第２の記憶手段のデータ読出を制御するためのマイクロコンピュータと、前記第２の記憶手段から読み出されたデータを用いて前記波形信号を生成して前記偏向出力回路に供給する波形生成部」が記載されておらず、それを示唆する記載もない。特に偏向電流を補正するための波形データを周波数の検出結果に応じて読み出すことが記載されておらず、この点は偏向電流を制御する波形生成手段が本質的に異なるものであって、上記刊行物の記載から当業者が容易に発明をすることとができたこととはいえない。
　
　以上のとおり、当審が通知した取消理由はすべて解消しており、本件発明は特許出願の際独立して特許を受けることができるものである。
　
エ．むすび
　よって、上記訂正は、特許法第１２０条の４第２項の規定および同条第３項で準用する第１２６条第２項から第４項までの規定に適合するので、当該訂正を認める。
　
３．特許異議の申し立てについて
ア．本件発明
　上記２に記載したとおり、平成１２年１月３１日付け訂正請求書による訂正請求は認められるところとなったので、本件発明は、同訂正請求書に添付した訂正明細書の特許請求の範囲の請求項１に記載された事項により特定されるとおりのものである。
　
イ．申立の概要
　特許異議申立人は特許異議の申立て時に、証拠として甲第１号証（当審が平成１０年７月１５日付け取消理由通知で引用した刊行物と同じである）を提出し、本件発明は、甲第１号証に基づき当業者が容易に発明をすることができたものであるから特許法第２９条第２項の規定に該当し、または、本件請求項に係る発明は、その明細書に不備があり、特許法第３６条第３項及び第４項の規定に違反して特許されたものであるから、本件請求項に係る発明の特許は、特許法第１１３条第１項第２号または同法同条同項第４号の規定により取り消されるべきものである旨主張している。
　
ウ．判断
i）特許法第３６条について
　特許異議申立人が申し立てた上記明細書の記載不備は、当審が平成１０年７月１５日付け取消理由通知書で指摘した内容と同じであり、該明細書の記載不備は上記２．ウ．ii)ａに述べたとおり解消している。
　
ii)特許法第２９条について
　特許異議申立人が提出した甲第１号証には、本件発明を特定する構成である「前記制御回路は、データ入出力用の端子と、表示画面を制御するためのデータを記憶する第１の記憶手段と、前記偏向電流を補正するための波形信号に関するデータを記憶する第２の記憶手段と、前記同期信号の周期もしくは周波数を検出し、該検出結果に応じて前記第２の記憶手段のデータ読出を制御するためのマイクロコンピュータと、前記第２の記憶手段から読み出されたデータを用いて前記波形信号を生成して前記偏向出力回路に供給する波形生成部」が記載されておらず、それを示唆する記載もない。特に偏向電流を補正するための波形データを周波数の検出結果に応じて読み出すことが記載されておらず、この点は偏向電流を制御する波形生成手段が本質的に異なるものであって、上記刊行物の記載から当業者が容易に発明をすることができたこととはいえない。
　
エ．むすび
　以上のとおりであるから、特許異議の申立ての理由および証拠によっては、本件発明の特許を取り消すことはできない。　
　また、他に本件発明の特許を取り消すべき理由を発見しない。
　
　よって結論のとおり決定する。　
【異議決定日】
平成１２年２月２３日（２０００．２．２３）
【訂正の要旨】
訂正の要旨
ａ．請求項１の「前記映像信号が入力されるビデオ回路」の記載を、明瞭でない記載の釈明を目的として「前記映像信号が入力され、表示用の信号を出力するビデオ回路」と訂正する。
ｂ．請求項１の「前記同期信号が入力される駆動回路」の記載を、明瞭でない記載の釈明を目的として「前記同期信号が入力され、該同期信号に基づいて、偏向電流を出力する偏向出力回路を含む駆動回路」と訂正する。
ｃ．請求項１の「前記駆動回路の出力信号によって駆動され、画面表示可能な表示部」の記載を、明瞭でない記載の釈明を目的として「前記駆動回路の偏向出力回路からの偏向電流によって駆動され、前記ビデオ回路から出力された表示用の信号により画面表示可能な表示部」と訂正する。
ｄ．請求項１の「前記制御回路に入力される信号が、前記映像信号及び前記同期信号の出力側からの信号であって、かつ前記映像信号及び前記同期信号とは、別に入力される」の記載を、明瞭でない記載の釈明を目的として「前記制御回路は、データ入出力用の端子と、表示画面を制御するためのデータを記憶する第１の記憶手段と、前記偏向電流を補正するための波形信号に関するデータを記憶する第２の記憶手段と、前記周期信号の周期もしくは周波数を検出し、該検出結果に応じて前記第２の記憶手段のデータ読出を制御するためのマイクロコンピュータと、前記第２の記憶手段から読み出されたデータを用いて前記波形信号を生成して前記偏向出力回路に供給する波形生成部とを含み、
　前記第１の記憶手段は、前記制御回路の前記データ入出力用の端子を介して入力される信号により制御され、該制御回路に入力される信号が、前記データ入出力用の端子に接続された前記ディスプレイ外部に存するホストコンピュータからの信号であって、かつ前記映像信号及び前記同期信号とは、別に入力される」と訂正する。
ｅ．請求項２乃至６を、特許請求の範囲の減縮を目的として削除する。
ｆ．明細書１７頁４行の康生を可能にし、マイクロコンピュータ」の記載を、明瞭でない記載の釈明を目的として「可能にし、更にディスプレイ装置外部のコンピュータ機器とも接続可能にしてマイクロコンピュータ」と訂正する。
ｇ．明細書１７頁９行−２１頁９行の「上記目的達成のため、・・・構成した。」の記載を、明瞭でない記載の釈明を目的として「上記目的を達成するための本発明に係るディスプレイは、映像信号及び同期信号を受信して画面表示可能なディスプレイであって、前記映像信号が入力され、表示用の信号を出力するビデオ回路と、前記同期信号が入力され、該同期信号に基づいて、偏向電流を出力する偏向出力回路を含む駆動回路と、前記駆動回路の偏向出力回路からの偏向電流によって駆動され、前記ビデオ回路から出力された表示用の信号により画面表示可能な表示部と、前記駆動回路を制御することによって、前記表示部の表示画面を制御する制御回路とを有し、前記制御回路は、データ入出力用の端子と、表示画面を制御するためのデータを記憶する第１の記憶手段と、前記偏向電流を補正するための波形信号に関するデータを記憶する第２の記憶手段と、前記周期信号の周期もしくは周波数を検出し、該検出結果に応じて前記第２の記憶手段のデータ読出を制御するためのマイクロコンピュータと、前記第２の記憶手段から読み出されたデータを用いて前記波形信号を生成して前記偏向出力回路に供給する波形生成部とを含み、前記第１の記憶手段は、前記制御回路の前記データ入出力用の端子を介して入力される信号により制御され、該制御回路に入力される信号が、前記データ入出力用の端子に接続された前記ディスプレイ外部に存するホストコンピュータからの信号であって、かつ前記映像信号及び前記同期信号とは、別に入力されることを特徴とするものである。
　上記ビデオ回路は、例えば、Ｒ、Ｇ、Ｂ信号が入力される映像増幅回路を含んで構成されるものである。
　上記駆動回路は、例えば、同期偏向制御回路１００中の、Ｈ　ｓｙｎｃ及びＶ　ｓｙｎｃ信号が入力される入力端子１２７，１２８，Ｓ　ｙｎｃ　ｏｎ　Ｇが入力される入力端子１２６，同期分離回路１１０，Ｈ抜け対策回路１０９，極性統一回路１０８，周波数情報ＨＤ及びＶＤを出力する出力端子１３０，１３１，及び水平位相制御回路２０１，水平ＡＦＣ回路２０２，水平発信回路２０３，水平プリドライブ回路２０４，水平ドライブ回路２０５，水平偏向出力回路２０６，垂直発信回路２０８，垂直ドライブ回路２０９，垂直偏向出力回路２１０を含んで構成されるものである。また偏向出力回路は、これらのうち、水平偏向出力回路２０６もしくは垂直偏向出力回路２１０に対応する。
　上記表示部は、例えば、陰極線管２１３水平偏向コイル２１６，垂直偏向コイル２１７を含んで構成されるものである。
　上記制御回路は、例えば、偏向制御回路１００中のＣＰＵ１０１，ＲＯＭ１０３，同期検出回路１０７，入力ポート（３）回路１０６、出力ポート（２）回路１１５，Ｐ／Ｓ変換回路１１６，Ｄ／Ａ変換回路１１，波形発生回路１１８，Ｄ／Ａ変換回路１１９，Ｌ．Ｐ．Ｆ回路１２０，シリアルデータ入出力ポート７０１，シリアル通信データ入出力端子７０２を含んで構成されるものである。
　上記データ入出力用の端子は、例えば、シリアル通信データ入出力端子７０２に対応する。
　上記第１の記憶手段は、例えば、ＲＯＭ１０３に対応し、上記第２の記憶手段は、例えば、波形発生回路１１８中のメモリ３０４やＥ２ＰＲＯＭ５０４に対応する。
　上記マイクロコンピュータは、例えば、ＣＰＵ１０１に対応する。
　上記波形生成部は、例えば、波形発生回路１１８中のラッチ回路３０５，５０５，５０７，Ｄ／Ａ変換回路１１９，Ｌ．Ｐ．Ｆ回路１２０を含んで構成されるものである。」と訂正する。
ｈ．明細書２１頁１１行−２３頁６行の「上記同期偏向制御回路・・・ことができる。」の記載を、明瞭でない記載の釈明を目的として「上記マイクロコンピュータは、取り込まれた表示仕様情報に従って、それに適合した画面サイズ・画面位置を指定するサイズ・位置指定信号を偏向制御信号の一つとして作成すると共に、取り込まれた表示仕様情報に適合するように、同期信号の周期もしくは周波数の検出結果に応じて上記第２の記憶手段に対して波形信号データの読み出し制御を行う。この読み出されたデータに基づき画面歪補正用の波形信号を上記波形生成部で偏向制御信号の一つとして作成する。
　このため、波形生成部は、マイクロコンピュータに取り込まれた表示仕様情報に適合した波形信号を常に出力するので、表示仕様が変っても歪のない正しい画面を表示することができる。
　さらには、マイクロコンピュータを搭載するためディスプレイ装置外部のコンピュータ機器とも接続可能であり、外部から自動調整制御および調整量保持用メモリの初期値設定や設定値の変更が行えるという利点もある。」と訂正する。
ｉ．明細書４９頁９−１１行の「や入力映像信号切り換え時の水平偏向回路の破損を回避した安定動作を行わせること」の記載を、明瞭でない記載の釈明を目的として削除する。
ｊ．明細書４９頁１６行−５０頁１０行の「そのほかに、各種の映像信号に対応するために、対応信号数分の専用のメモリを必要とせず、共通のメモリですませ得るので、経済性にも優れ、汎用性も得られるという利点もある。
　また、ディスプレイ装置に入力される制御信号はすべて同期信号形態で入力可能なため操作性が向上する。さらに、調整制御をマイクロコンピュータを用いて行うため調整量の変更等が容易に行える。
　そして、本発明はその大部分をディジタル回路で構成可能であり、性能に対する信頼性の向上が図れることやＬＳＩ化によって回路規模の縮小が図れ、数チップの部品点数で構成できるためディジタル装置内部に容易に組み込むことが可能である。」の記載を、明瞭でない記載の釈明を目的として削除する。
（５４）【発明の名称】
ディスプレイ
（５７）【特許請求の範囲】
　【請求項１】
　映像信号及び同期信号を受信して画面表示可能なディスプレイであって、
　前記映像信号が入力され
、表示用の信号を出力する
　前記同期信号が入力され
、該同期信号に基づいて、偏向電流を出力する偏向出力回路を含む
　前記駆動回路の
偏向出力回路からの偏向電流
前記ビデオ回路から出力された表示用の信号により
　前記駆動回路を制御することによって、前記表示部の表示画面を制御する制御回路とを有し、
　前記制御回路
は、データ入出力用の端子と、表示画面を制御するためのデータを記憶する第１の記憶手段と、前記偏向電流を補正するための波形信号に関するデータを記憶する第２の記憶手段と、前記同期信号の周期もしくは周波数を検出し、該検出結果に応じて前記第２の記憶手段のデータ読出を制御するためのマイクロコンピュータと、前記第２の記憶手段から読み出されたデータを用いて前記波形信号を生成して前記偏向出力回路に供給する波形生成部とを含み、
　
前記第１の記憶手段は、前記制御回路の前記データ入出力用の端子を介して入力される信号により制御され、該制御回路
データ入出力用の端子に接続された前記ディスプレイ外部に存するホストコンピュータ
【発明の詳細な説明】
〔産業上の利用分野〕
　本発明は、入力映像信号の水平偏向周波数や垂直偏向周波数が異なる場合でも、それに応じてその映像信号を正しく表示することのできる所謂マルチスキャンディスプレイに関するものであり、特に同期信号が入力される駆動回路を制御する制御回路に入力される信号の通信手段に関するものである。
　ここにおける制御回路とは、入力映像信号の水平偏向周波数や垂直偏向周波数のような画面サイズや画面位置に関係する画面表示仕様情報を与えられると、それに応じた画面サイズ・画面位置指定信号や、それに応じた画面歪補正用の波形信号（水平偏向周波数や垂直偏向周波数などが変ったので、そのままにしておくと、画面が歪むので、周波数の変化に対応して歪のない画面を生じる波形信号）などを、入力映像信号に同期した偏向制御信号として作成し、入力映像信号を表示するディスプレイの偏向回路に対して供給する制御回路であり、この制御回路は、画面歪を生じることなく、異なった水平偏向周波数や垂直偏向周波数に適合した波形を発生させることのできる波形発生回路を有している。
〔従来の技術〕
　現在、コンピュータ端末等のディスプレイ装置では、画面の表示位置や表示サイズ，および表示すべき映像信号の偏向周波数が多種多様となっている。このため、１台のディスプレイ装置であらゆる映像信号（ビデオ信号）に対応可能な汎用性の高いマルチスキャンディスプレイが使用されるようになっている。
　この種のディスプレイの従来例として、実開昭６４−４４９１号公報に記載のものなどが挙げられる。
　このような従来技術では、マイクロコンピュータが用いられ、その役目としては予め映像信号毎の画面の表示位置および表示サイズ情報を記憶しているメモリを制御し、入力映像信号に応じて、最適な画面表示位置および表示サイズ情報をメモリより読み出し、この読み出された情報に基づき偏向回路を制御するようになっている。従って、ここではマイクロコンピュータは単に上記メモリの制御を行っているにすぎない。
　また、マルチスキャンディスプレイにかかわらず、ディスプレイ内にディジタルメモリを有し、各種の画像歪補正を行う波形データを該メモリから読み出してきて、画像歪補正波形信号を作成して発生するものがある。この種の従来の波形発生装置としては、特開昭６２−１１３８７号公報に記載のものや特開昭６４−１２７１６号公報に記載のものなどが挙げられる。
　該装置では、予めメモリに保持された補正波形データを同期信号を基準とするタイミングで読み出し、Ｄ／Ａ変換によりアナログ信号に変換し、画像歪補正波形信号を得る。ここで、マルチスキャン化に対応するためには、第１の偏向周波数をもつ入力映像信号に対する画像歪補正波形データを第１のメモリに格納し、第２の偏向周波数をもつ入力映像信号に対する画像歪補正波形データは第２のメモリに格納する必要がある。そして、入力映像信号を検出する手段の出力により、偏向周波数を識別し、それに対応させて第１または第２のメモリ格納データのいずれを用いるか選択し、さらに場合によっては演算処理を行う。この結果、入力映像信号に適した前記歪補正波形信号を得るものである。
〔発明が解決しようとする課題〕
　上記の実開昭６４−４４９１号公報に記載の如き従来技術では、各種入力映像信号に対応するようにマイクロコンピュータを働かせているが、その動作は単にメモリに保持される情報を選択的に読み出しているに過ぎず、マイクロコンピュータが本来もっている機能を充分に発揮させたものとは云い難い。つまりマイクロコンピュータを用いるなら、マルチスキャンディジタル用の偏向制御回路として、もっと便利で使い勝手に優れたものが実現できると考えられるが、その点の配慮がなされていなかった。
　さらに、上記の特開昭６４−１２７１６号公報に記載の如き従来技術では、メモリを用いた歪補正波形発生回路により、画面歪補正波形信号を発生させているが、水平・垂直偏向周波数および表示タイミングが異なる映像信号にも対処可能とする、いわゆるマルチスキャン化に対する配慮がなされていないため、各種の映像信号に対応したそれぞれ専用の補正情報を保持するメモリが必要となり、経済化が図られないという問題があった。
　また、上記の特開昭６２−１１３８７号公報に記載の如き従来技術では、マルチスキャン化に対応させるために歪補正波形データを格納するためのいくつかのメモリを用いて、入力映像信号に対応する歪補正波形データを選択し、画面歪補正の調整を行っているが、水平・垂直偏向周波数および表示タイミングが既知の映像信号にしか、適正な画面歪補正がなされない。
　従って、各種の映像信号に対応するためには対応信号数分の専用の補正情報を保持するメモリが必要となり、経済性が劣るとともに汎用性も得られないという問題があった。
　本発明は、上述の如き従来技術の現状に鑑みなされたもので、入力映像信号の水平偏向周波数
や
更にディスプレイ装置外部のコンピュータ機器とも接続可能にして
〔課題を解決するための手段〕
　上記目的
を達成するための本発明に係るディスプレイは、映像信号及び同期信号を受信して画面表示可能なディスプレイであって、前記映像信号が入力され、表示用の信号を出力するビデオ回路と、前記同期信号が入力され、該同期信号に基づいて、偏向電流を出力する偏向出力回路を含む駆動回路と、前記駆動回路の偏向出力回路からの偏向電流によって駆動され、前記ビデオ回路から出力された表示用の信号により画面表示可能な表示部と、前記駆動回路を制御することによって、前記表示部の表示画面を制御する制御回路とを有し、前記制御回路は、データ入出力用の端子と、表示画面を制御するためのデータを記憶する第１の記憶手段と、前記偏向電流を補正するための波形信号に関するデータを記憶する第２の記憶手段と、前記同期信号の周期もしくは周波数を検出し、該検出結果に応じて前記第２の記憶手段のデータ読出を制御するためのマイクロコンピュータと、前記第２の記憶手段から読み出されたデータを用いて前記波形信号を生成して前記偏向出力回路に供給する波形生成部とを含み、前記第１の記憶手段は、前記制御回路の前記データ入出力用の端子を介して入力される信号により制御され、該制御回路に入力される信号が、前記データ入出力用の端子に接続された前記ディスプレイ外部に存するホストコンピュータからの信号であって、かつ前記映像信号及び前記同期信号とは、別に入力されることを特徴とするものである。
　
上記ビデオ回路は、例えば、Ｒ，Ｇ，Ｂ信号が入力される映像増幅回路２１２を含んで構成されるものである。
　
上記駆動回路は、例えば、同期偏向制御回路１００中の、Ｈｓｙｎｃ及びＶｓｙｎｃ信号が入力される入力端子１２７、１２８、Ｓｙｎｃ　ｏｎ　Ｇ信号が入力される入力端子１２６、同期分離回路１１０、Ｈ抜け対策回路１０９、極性統一回路１０８、周波数情報ＨＤ及びＶＤを出力する出力端子１３０、１３１、及び水平位相制御回路２０１、水平ＡＦＣ回路２０２、水平発振回路２０３、水平プリドライブ回路２０４、水平ドライブ回路２０５、水平偏向出力回路２０６、垂直発振回路２０８、垂直ドライブ回路２０９、垂直偏向出力回路２１０を含んで構成されるものである。また偏向出力回路は、水平偏向出力回路２０６もしくは垂直偏向出力回路２１０に対応する。
　
上記表示部は、例えば、陰極線管２１３、水平偏向コイル２１６、垂直偏向コイル２１７を含んで構成されるものである。
　
上記制御回路は、例えば、偏向制御回路１００中のＣＰＵ１０１、ＲＯＭ１０３、同期検出回路１０７、入力ポート（３）回路１０６、出力ポート（２）回路１１５、Ｐ／Ｓ変換回路１１６、Ｄ／Ａ変換回路１１７、波形発生回路１１８、Ｄ／Ａ変換回路１１９、Ｌ．Ｐ．Ｆ．回路１２０、シリアルデータ入出力ポート７０１、シリアル通信データ入出力端子７０２を含んで構成されるものである。
　
上記データ入出力用の端子は、例えば、シリアル通信データ入出力端子７０２に対応する。
　
上記第１の記憶手段は、例えば、ＲＯＭ１０３に対応し、上記第２の記憶手段は、例えば波形発生回路１１８中のメモリ３０４やＥ２ＰＲＯＭ５０４に対応する。
　
上記マイクロコンピュータは、例えば、ＣＰＵ１０１に対応する。
　
上記波形生成部は、例えば、波形発生回路１１８中のラッチ回路３０５、５０５、５０７、Ｄ／Ａ変換回路１１９、Ｌ．Ｐ．Ｆ．回路１２０を含んで構成されるものである。
〔作用〕
　
上記
するように、同期信号の周期もしくは周波数の検出結果に応じて上記第２の記憶手段に対して波形信号データの読み出し制御を行う。この読み出されたデータに基づき
上記波形生成部
　
このため、波形生成部
　
さらには、マイクロコンピュータを搭載するためディスプレイ装置外部のコンピュータ機器とも接続可能であり、外部から自動調整制御および調整量保持用メモリの初期値設定や設定値の変更が行えるという利点もある。
〔実施例〕
　以下、本発明の一実施例を第１図を用いて説明する。第１図は本発明の一実施例の概要を示すブロック図である。
　第１図において、１００は本発明による同期偏向制御回路で、１は第１図の回路動作を司どるシステムクロック発生回路、１０１はマイクロコンピュータから成る制御回路（以下、ＣＰＵと記す）、１０２はＣＰＵ１０１とのインターフェイスを行う入力ポート（１）回路、１０３は読み出し専用メモリ（以下、ＲＯＭ）、１０４は読み出し・書き込み可能メモリ（以下、ＲＡＭ）、１０５は入力ポート（２）回路、１０６は入力ポート（３）回路、である。
　１０７は入力映像信号に含まれる同期信号の周波数を検出する同期検出回路、１０８および１０９は入力映像信号に含まれる同期信号の極性を統一し、垂直帰線期間において水平同期パルスの抜けがあればそれを補正する極性統一回路およびＨ抜け対策回路、１１０は入力映像信号（ＲＧＢの３色のうち、代表として選ばれた緑Ｇの映像信号）より同期信号を分離し、さらに水平／垂直同期信号に分離する同期分離回路１１１，１１２，および１１５は出力ポート（０），（１），および（２）回路、である。
　１１３は入力映像信号が切り換わって同期信号の周波数が変化したとき、急激にそれに対処しようとすると、水平偏向回路に無理がかかって回路素子の破損を招く恐れがあるので、それを阻止するための水平保護を行うｆＨスローダウン回路、１１４は映像の画面における垂直位相を調整する垂直位相回路、１１６は並列形データを直列形データに変換するパラレル−シリアルデータ変換（以下、Ｐ／Ｓ変換と記す）回路、１１７と１１９はディジタル−アナログ変換（以下、Ｄ／Ａ変換と記す）回路、である。
　１１８は入力映像信号に同期したパラボラ波形信号（画面におけるサイドピン歪等を補正できる波形）を発生する波形発生回路、１２０は低域通過フィルタ（以下、Ｌ．Ｐ．Ｆと記す）、１２１〜１４４は同期偏向制御回路１００とディスプレイ装置の他の部分（主として偏向回路）との間を結ぶ入出力端子を示している。
　第１図では、ＣＰＵ１０１を中心に、ＲＯＭ１０３，ＲＡＭ１０４，入／出力ポート回路１０２，１０５，１０６，１１１，１１２，１１５、波形発生回路１１８はアドレスバス，データバスおよびコントロールバスによって相互間の情報の受け渡し、およびそのタイミング制御を行っている。この動作は一般的なマイクロコンピュータ回路と同様の動作である。
　入力端子１２６より入力される同期信号の付加された映像信号（緑Ｇの映像信号）は同期分離回路１１０により、水平および垂直同期信号を分離され、分離された該同期信号は極性統一回路１０８に入力される。また、同回路１０８は水平・垂直同期分離信号も入力端子１２７，１２８より入力される。
　ここで、入力端子１２７，１２８より入力される同期信号は正極性や負極性のものがあり、また、入力端子１２６，および１２７より入力される信号の同期信号には垂直帰線期間に水平同期信号が挿入されていないもの（抜け生じたもの）などがある。
　そこで、次段の極性統一回路１０８で同期信号極性の統一を図り、Ｈ抜け対策回路１０９で水平同期信号抜けの補償を行う。
　このようにして、正負どちらかの極性に統一されると共に完全な形で再生された同期信号は同期検出回路１０７に入力され、水平・垂直同期信号の周波数等のように、入力映像信号の画面サイズや画面位置などの画面表示仕様の識別に必要な情報が検出される。このようにして得られた水平・垂直同期信号の周波数情報（ＨＤ，ＶＤ）および極性統一回路１０８からの同期信号極性情報は入力ポート（３）回路１０６を経て、ＣＰＵ１０１に与えられる。
　ＣＰＵ１０１ではこれらの情報を基にして、現在ディスプレイ装置に与えられている映像信号はどのような画面表示仕様をもつ映像信号であるかの認識を行い、その映像信号に適合する画像サイズ・位置等を指定してそのように調整するための調整情報をＲＯＭ１０３より読み出してきて、出力ポート（２）回路１１５より、Ｐ／Ｓ変換回路１１６を経てＤ／Ａ変換回路１１７に入力してアナログ量に変換した後、ディスプレイ装置の偏向回路へ供給し、画面の調整を行う。
　なお、上記Ｄ／Ａ変換回路１１７は２回路以上のＤ／Ａ変換回路を内蔵する多チャンネル形のものであるため、入力信号数の低減を図るためのシリアルデータ入力となっている。このため、上記Ｐ／Ｓ変換回路１１６にて必要とする調整情報をパラレルデータからシリアルデータに変換している。
　画面の垂直位置に関しては、ＲＯＭ１０３より読み出される前記位置情報が出力ポート（１）回路１１２を経て、垂直位相回路１１４に与えられ、該位置情報に基づき垂直同期信号Ｖを遅延させてＶＤとして垂直偏向回路へ供給することにより垂直位相調整を行う。
　さらに、ＣＰＵ１０１は映像信号についての上述の認識結果に基づき、波形発生回路１１８に制御信号を送る。波形発生回路１１８では、該制御信号により映像信号の表示仕様に適合するよう、ダイナミックフォーカス用，サイドピン補正用パラボラ波形信号を作成し、Ｄ／Ａ変換回路１１９，波形等化用Ｌ．Ｐ．Ｆ回路１２０を経て、パラボラ波を得る。
　これら、補正波形信号は、前記Ｄ／Ａ変換回路１１７により出力されるサイドピン振幅，ダイナミックフォーカス振幅調整電圧により、上記パラボラ波の信号振幅が調整された後、それぞれ水平偏向回路やダイナミックフォーカス回路に与えられ、映像信号毎に画面上で最適調整が行われる。
　水平偏向回路を保護するために動作するｆＨスローダウン回路１１３は、入力映像信号が切り換わった際に、具体的には水平周波数が高い方から低い方へ切り換わった際に動作する。
　ｆＨスローダウン回路１１３の制御はＣＰＵ１０１からの制御情報を出力ポート（０）回路１１１を通してｆＨスローダウン回路１１３へ与えることにより行う。また、ｆＨスローダウン回路１１３の動作中は映像ミュートパルスを出力して映像増幅回路へ送って、映像の輝度レベルを下げ、動作中の画面乱れを表示しないようにしている。
　さて、以上は入力映像信号をＣＰＵ１０１が認識し、自動的に調整制御を行う場合であるが、ＣＰＵ１０１により認識されることの不可能な画面表示仕様をもつ映像信号が存在する場合や、ディスプレイ装置の使用者が任意に調整を行いたい場合には、入力端子１２２〜１２５を用いて手動設定が可能となっている。
　この際の設定は第１図には図示せざるディスプレイ装置本体に取り付けられたスイッチ類によって入力端子１２２〜１２５を介して行われ、その設定情報は入力ポート（２）回路１０５を経てＣＰＵ１０１に取り込まれ、各調整制御処理を受ける。
　また、入力端子１２１よりは工場調整データが入力され、ディスプレイ装置の工場出荷時調整の自動化を容易にするとともに、複数の調整用信号が入力できるため、調整時間の大幅短縮，およびそれに伴う製造コストの低減化を可能としている。
　従って、本実施例によれば、マルチスキャンディスプレイ装置の入力映像信号の画面表示仕様に応じた各種調整制御が簡単に自動的に行える他、画面歪補正などに用いられるパラボラ波形などの波形発生機能や、水平保護動作，工場調整の自動化等の機能をも持たせており、性能の向上と使い勝手の向上を果している。
　第２図は、第１図に示した同期偏向制御回路１００からの制御信号を受け取るディスプレイ装置周辺の、偏向回路を主体とした周辺回路を示すブロック図である。
　第２図において、２０１は水平位相制御回路（Ｈ．ＰＨＡＳＥ）、２０２は水平ＡＦＣ回路、２０３は水平発振回路（Ｈ．ＶＣＯ）、２０４は水平プリドライブ回路（Ｈ．ＰＲＥＤＲＩＶＥ）、２０５は水平ドライブ回路（Ｈ．ＤＲＩＶＥ）、２０６は水平偏向出力回路、２０７は高圧発生回路、である。
　２０８は垂直発振回路（Ｖ．ＯＳＣ）、２０９は垂直ドライブ回路（Ｖ．ＤＲＩＶＥ）、２１０は垂直偏向出力回路、２１１，２１８は増幅回路、２１２は映像増幅回路、２１３は陰極線管、２１４はユーザ調整回路、２１５は映像信号入力端子、２１６は水平偏向コイル、２１７は垂直偏向コイル、であり、その他第１図におけるものと同一番号は同一機能を示す。第２図の回路動作は以下の通りである。
　第１図に示す同期偏向制御回路１００より出力端子１３０を介して出力される水平同期信号ＨＤは水平位相制御回路２０１に与えられ、陰極線管２１３に表示される映像の水平位相が調整され、陰極線管２１３の画面中心と映像中心が合致するよう、同期偏向制御回路１００からの出力端子１３５を介した水平位相調整信号Ｈ−ｐｈａｓｅによって制御される。
　このように位相制御を行ったのち、同期信号は通常のディスプレイ装置の同様の水平ＡＦＣ回路２０２，水平発振回路２０３，水平プリドライブ回路２０４，水平ドライブ回路２０５を経て、水平偏向出力回路２０６に与えられる。
　水平偏向出力回路２０６は、同期偏向出力回路１００からの出力端子１３７を介した水平表示サイズ調整信号（Ｈ−ＳＩＺＥ）および出力端子１３４を介した水平画面センタ調整信号（Ｈ−ＣＥＮＴ）、さらに出力端子１４２を介したサイドピン補正信号と出力端子１３２を介した該補正信号の振幅調整信号により、増幅回路２１８で適当に増幅されたサイドピン補正信号とにより、表示画面が最適なものとなるように調整制御され、水平偏向コイル２１６に偏向電流を出力する。
　また、水平偏向出力回路２０６より出力される高圧制御信号は高圧発生回路２０７に与えられ、陰極線管２１３用の高圧電圧を発生する他に、水平ＡＦＣ回路２０２に水平フライバックパルス信号ＨＦＢを与える。
　一方、同期偏向制御回路１００から出力される垂直同期信号ＶＤは出力端子１３１を介して垂直発振回路２０８に与えられ、同回路で同期信号ＶＤに同期して鋸波発振を行う。発振出力は垂直ドライブ回路２０９を経て、垂直偏向出力回路２１０に与えられる。
　垂直偏向出力回路２１０では、同期偏向制御回路１００からの出力端子１３３，１３６を介した垂直表示サイズ調整信号（Ｖ−ＳＩＺＥ），および垂直画面センタ調整信号（Ｖ−ＣＥＮＴ）により最適表示画面を得るよう調整が行われ、垂直偏向コイル２１７に垂直偏向電流を出力する。
　また、出力端子１４０および１４１より出力されるダイナミックフォーカス用水平および垂直パラボラ波信号は増幅回路２１１に入力され、出力端子１３８および１３９より出力されるダイナミックフォーカス用水平および垂直パラボラ波振幅調整信号に基づいて適当に増幅された後、陰極線管２１３のフォーカス電圧として印加される。
　次に出力端子１２９から出力される映像ミュート信号は、ディスプレイ装置に入力される水平同期信号周波数が切り換わったことを同期偏向制御回路１００で検出した場合に出力され、映像増幅回路２１２内で映像ブランキング回路が動作し、この切り換わり後の所定期間は陰極線管２１３に表示が行われないようにしている。
　ユーザ調整回路２１４はディスプレイ装置に入力される映像信号がＣＰＵ１０１による識別が困難なもので、未知のものの場合に、陰極線管２１３に表示される映像が最適な状態となるよう調整を行うための回路であり、調整回路２１４内の設定スイッチ類によって調整および設定を行う。
　この調整データは入力端子１２２，１２４，１２５を介して同期偏向制御回路１００に与えられ、同回路１００内のメモリに登録されるので、次に同一信号が入力された場合には自動的に最適映像が得られる。
　また、ディスプレイ装置に入力される映像信号がＣＰＵ１０１の識別条件で画面表示仕様が若干異なるものの同一と判断されるような既知のものが２信号以上存在する場合には、前記同期偏向制御回路１００内のメモリに登録された画面調整情報を入力端子１２３を介し、前記回路１００に与える制御信号で順次読み出してゆき、最適映像が得られるような調整情報を選択する。
　この選択された調整情報は、前記回路１００内のメモリでの登録順番が更新され、次に同じ映像信号が入力された場合に、最初に該調整情報が読み出され、無調整化を行うようにしている。
　さらに工場調整データ入力端子１２１からは工場出荷時の調整データが入力され、ダイナミックフォーカス用およびサイドピン補正用等の信号の初期調整を容易にしている。
　第３図は第１図における波形発生回路１１８のうちの水平パラボラ波形発生回路１１８ａの詳細を示すブロック図である。
　第３図で、３０１は各種タイミング信号を発生するＨデータ読出しタイミング発生回路、３０２は水平パラボラ波データをメモリから読み出すためのＨアドレス発生回路、３０３はセレクタ回路、３０４はメモリ回路、３０５はラッチ回路、である。
　第３図の回路動作の説明を第４図の動作説明図を参照しながら行う。
　第３図で、第１図の入力端子１４４より入力される水平帰線信号ＨＢＬＫは、第４図のＨＢＬＫに示されるような信号であり、その周期は第１図の同期検出回路１０７で得られる。
　今、その周期がシステムクロック発生回路１で出力されるクロックで計数してｎクロック、また、１水平周期にメモリ回路３０４より読み出されるパラボラ波形データの数が１６個であるとすると、１アドレス当りの読み出し時間間隔はｎ／１６クロックとなる。
　この時間間隔はＣＰＵ１０１で演算により求められ、データバスを介して、コントロールバスからの所定のタイミングでＨデータ読み出しタイミング発生回路３０１に取り込まれる。
　このタイミング発生回路３０１では、前記読み出し時間間隔毎に発生するアドレスクロック信号ＣＮＴＣＫ，水平帰線信号ＨＢＬＫに同期して発生するアドレスクリア（リセット）信号ＣＮＴＣＬ，メモリ回路３０４へのデータ読み出し／書き込みを指示するリードライト信号Ｒ／Ｗ，メモリ回路３０４より出力される波形データをラッチ回路３０５でラッチするためのラッチクロック信号ＬＡＴＣＨを第４図に示すタイミングで発生する。
　次にＨアドレス発生回路３０２は、アドレスクロック信号ＣＮＴＣＫ，アドレスクリア（リセット）信号ＣＮＴＣＬより一水平期間にｎ／１６個のクロックで表わされる時間間隔でメモリ読み出し用のアドレス信号Ｈアドレスを第４図に示す順番（０，１，２，…，１４，１５）で発生する。
　Ｈアドレス発生回路３０２から出力される読み出しアドレス信号Ｈアドレスとアドレスバスより直接到来する書き込みアドレス信号は、セレクタ回路３０３に入力される。セレクタ目路３０３では、前記タイミング発生回路３０１から出力されるリードライト信号がリード状態を指示する場合は、読み出しアドレス信号Ｈアドレスを選択し、ライト状態を指示する場合は、アドレスバスからの書き込みアドレス信号を選択し、メモリ回路３０４ヘアドレス信号を供給する。
　メモリ回路３０４では、セレクタ回路３０３より与えられるアドレス信号に従って、前記タイミング発生回路３０１からのリードライト信号Ｒ／Ｗがリード状態を指示する場合には、波形データを読み出してＤＡＴＡＯＵＴに第４図に示す如くに出力し、リードライト信号がライト状態では、データバスより送られてきた波形データをＤＡＴＡＩＮを介してメモリ３０４に取り込む。該波形データは第１図の工場調整データ入力ポート（１）回路１０２よりＣＰＵ１０１により取り込まれたものである。
　ラッチ回路３０５では、メモリ回路３０４より出力される波形データをその安定したところでラッチクロック信号ＬＡＴＣＨのタイミングによりラッチ回路３０５に保持し、次段Ｄ／Ａ変換回路１１９、およびＬ．Ｐ．Ｆ回路１２０を介し、水平パラボラ波形を作成している。
　第３図に示す本波形発生回路１１８ａでは、パラボラ波形データを水平帰線信号ＨＢＬＫと同期して、読み出し間隔をＣＰＵ１０１で演算処理（水平帰線信号の１周期がｎクロックで、該１周期に読み出されるデータ数が１６個のときは、ｎ／１６なる演算処理）して与えるために各種入力映像信号に対応可能である。
　また、第３図は水平パラボラ波信号の発生について説明したが、水平帰線信号ＨＢＬＫの代わりに垂直帰線信号ＶＢＬＫを用い、一垂直周期におけるデータ読み出し数をもっと増せば、垂直パラボラ波信号を発生させることも可能である。
　第５図は第１図の波形発生回路１１８のうちの垂直パラボラ波形発生回路１１８ｂを示すブロック図である。
　第５図で、５０１は各種タイミング信号を発生するＶデータ読み出しタイミング発生回路、５０２は垂直パラボラ波データをメモリから読み出すためのＶアドレス発生回路、５０３はセレクタ回路、５０４は書き込み可能なＥ２ＰＲＯＭ，５０５，５０７はラッチ回路、５０６は双方向バッファ回路、である。
　第５図の回路動作の説明を第６図の動作説明図を参照しながら行う。
　第５図で、Ｖデータを読み出しタイミング発生回路５０１には、前記ＣＰＵ１０１よりアドレスバス，コントロールバス，データバス，垂直帰線信号ＶＢＬＫが入力され、Ｅ２ＰＲＯＭ５０４より垂直パラボラ波形データを読み出すための読み出しアドレス発生用クロックＣＫ、Ｅ２ＰＲＯＭ５０４に格納されるサイドピン歪補正用、およびダイナミックフォーカス用垂直パラボラ波形データの２つを切り換える切り換え信号ＣＨＧ，垂直パラボラ波形データの何番目からを読み出すかを指示するプリセットデータＰＲＥＤＡＴＡ、およびそのデータをＶアドレス発生回路５０２に取り込ませるロード信号ＬＤ、Ｅ２ＰＲＯＭ５０４より出力されるパラボラ波形データをラッチさせるためのラッチクロックＶＰＷＷＲ１およびＶＰＷＷＲ２，Ｅ２ＰＲＯＭ５０４とＣＰＵ１０１との間のデータ交換を制御する制御信号ＤＩＲ、を発生する。
　Ｖアドレス発生回路５０２では、前記タイミング発生回路５０１からの信号を受けて、Ｅ２ＰＲＯＭ５０４からパラボラ波形データを読み出すための読み出しアドレス信号を発生する。そのアドレス発生動作について第６図（ａ）を用いて説明する。
　例えば、Ｅ２ＰＲＯＭ５０４には、垂直パラボラ波形データとして２，０４８個のデータが格納されているとする。第６図で垂直帰線信号ＶＢＬＫ１は、垂直ラスターサイズ最大の場合であるが、この時はＥ２ＰＲＯＭ５０４に格納された２，０４８個のデータが全て読み出される。
　次に垂直帰線信号ＶＢＬＫ２となり、垂直ラスターサイズが、最大サイズからサイズ１に変わった場合は、前記第２図に示される陰極線管２１３の管面に沿うよう、第６図（ａ）のパラボラ波の太線部分のＮｖ個（Ｎｖ＜２０４８）のデータを読み出して対応し、このようにして各種仕様の入力信号に対応するようにしている。
　従って、第５図のＶデータ読み出しタイミング発生回路５０１では、ＣＰＵ１０１で演算されデータバスを介して送られてくる垂直パラボラ波形データの読み出し時間々隔や、読み出し開始アドレスデータを取り込み，アドレス発生用のクロックＣＫ，ダイナミックフォーカス（ＤＦ）用パラボラ波形データとサイドピン補正用パラボラ波形データの読み出しを切り換えるデータ切り換え制御信号ＣＨＧ、前記パラボラ波形読み出し開始アドレス指定データＰＲＥＤＡＴＡ、該データのロード信号ＬＤを出力する。これらの信号タイミング関係を第６図（ｂ）の動作波形図に示す。
　上述のタイミング信号発生回路５０１からの出力により、Ｖアドレス発生回路５０２からは第６図（ｂ）のＡＤＲに示すアドレス信号を発生し、サイドピン補正用およびダイナミックフォーカス（ＤＦ）用パラボラ波形データを交互にＥ２ＰＲＯＭ５０４から読み出す。
　なお、セレクタ回路５０３では、コントロールバスからの制御信号Ｓ２により、Ｅ２ＰＲＯＭ５０４からのパラボラ波形データ読み出し時はアドレス発生回路５０２の出力アドレス信号ＡＤＲを読み出しアドレスとして選択し、Ｅ２ＰＲＯＭ５０４へデータバスを介してＣＰＵ１０１側からデータを書き込む際には、アドレスバスからのアドレスを書き込みアドレスとして選択するように動作する。
　また、双方向バッファ回路５０６は、制御信号ＤＩＲにより、Ｅ２ＰＲＯＭ５０４から前記波形データを読み出す時には、データバスとＥ２ＰＲＯＭ５０４の出力側との間をオフ状態とし、データバスを介しデータのやり取りを行う場合には双方向バッファとして動作するものである。
　さて、以上のようにして読み出されたパラボラ波形データは、それがサイドピン補正用パラボラ波形データであれば書き込み制御信号ＶＰＷＷＲ１によりラッチ回路５０５に保持され、それがダイナミックフォーカス（ＤＦ）用パラボラ波形データであれば、書き込み制御信号ＶＰＷＷＲ２によりラッチ回路５０７に保持されるよう動作し、続いて第１図のＤ／Ａ変換回路１１９でアナログ波形信号となる。
　以上のように波形発生回路１１８ｂでは、パラボラ波形データを垂直帰線信号ＶＢＬＫと同期して、読み出し間隔，読み出し開始アドレス（Ａ０）をＣＰＵ１０１で演算処理して与えるために、各種入力映像信号に対応可能である。
　また、第５図のＥ２ＰＲＯＭ５０４には波形データの他に第１図に示すＨ−ＳＩＺＥ等各種調整情報を格納しておき、入力信号が切り換わった際に、双方向バッファ回路５０６を介して調整データをデータバスに送ることができるため、各種メモリを持つ必要がない。さらに、第５図の波形発生回路１１８ｂを水平パラボラ波形発生に適用することも可能である。
　第７図は第１図に示した実施例とは別の本発明の実施例を示すブロック図である。
　第７図で、７０１はシリアルデータ入出力ポート、７０２は該入出力端子、７０３は演算型Ｄ／Ａ変換回路、７０４は入出力ポートであり、その他の第１図と同一番号は同一機能を示すものである。
　第７図では、第１図の機能の他にシリアルデータ入出力ポート７０１を設け、同期偏向制御回路１００の外部と例えばシリアル通信回線（ＲＳ−２３２Ｃ）等を介してデータの送受信を可能としている。これにより、入力ポート（２）回路１０５を介してのみユーザに開放される特定の調整データの制御の他に、波形データの制御や外部に存するホストコンピュータによる各種調整データの管理・制御を可能としている。
　また、乗算型Ｄ／Ａ変換回路７０３の使用により、同期偏向制御回路１００の外部で行われていた、パラボラ波形信号の振幅調整を同一基板内で行うことが可能であり、部品数削減やノイズ対策にも有効である。
　さらに、工場調整データは入出力データ７０４を介し外部のホストコンピュータとデータの受け渡しを行いながら調整可能とし、調整の必要な部分だけを取り出してくることができるため、調整時間を短縮でき、コスト低減となる。この場合、マイクロコンピュータ１０１の代わりに外部のホストコンピュータが同様の機能を果している。
　第８図は、第５図に示した垂直パラボラ波形発生回路１１８ｂとは別の具体例を示している。
　第８図で８０１は読み書き自在なメモリ回路（以下、ＲＡＭ）であって、その他の第５図におけるのと同一番号は同一の機能を有するものである。第８図の回路の動作は以下の通りである。
　第８図の回路では、第５図の回路が水平帰線信号ＨＢＬＫと無関係にメモリ内の波形データを読み出すのに対し、水平帰線信号ＨＢＬＫ毎にそれに対応した波形データが読み出される。
　先ず、ＲＡＭ８０１に格納される波形データはＣＰＵ１０１により演算作成されるものであり、その基本となる波形データは第１図に示される読み出し専用メモリ回路ＲＯＭ１０３に保持
されている。
　該演算処理は、入力映像信号が切り換わる度に行われ、ＲＯＭ１０３上の必要な波形データのアドレスを作成し、該データを選択する。選択された波形データはデータバスを介し、双方向バッファ回路５０６を経て、ＲＡＭ８０１へ書き込まれる。この時、セレクタ回路５０３はアドレスバスからの書き込みアドレスを選択している。
　このようにして、一垂直走査周期分の波形データが書き込まれると、セレクタ回路５０３はＶアドレス発生回路５０２からの読み出しアドレスを選択し、順次ＲＡＭ８０１の波形データを読み出してくる。この時、双方向バッファ回路５０６はオフ状態（無接続状態）となっており、データバス上で他データと衝突しないようにしている。読み出された波形データは水平帰線信号ＨＢＬＫのタイミングでラッチされ、Ｄ／Ａ変換回路１１９へ出力する。
　以上のように第８図の波形発生回路１１８ｂでは、入力映像信号が切り換わる毎に、それに対応して作成されたパラボラ波形データがＲＡＭ８０１に格納され、それを該映像信号の水平帰線信号ＨＢＬＫ垂直帰線信号ＶＢＬＫと同期して読み出すようにするため、どのような入力映像信号に対しても対応可能である。
　第９図は、本発明の更に別の実施例を示すブロック図である。
　第９図で第７図と同一番号は同一機能を示すものである。
　第９図では、第７図に示す画面サイズ・位置等を指示する調整情報を格納するＲＯＭ１０３の代わりに、第５図に示す波形発生回路１１８内のＥ２ＰＲＯＭ５０４に同一機能を有したものである。これにより、波形データおよび画面サイズ・位置等の調整情報を工場調整時に入出力ポート７０４を介して、外部ホストコンピュータの指示により適宜書き込めるため製品バラツキに対応することができる。また、メモリを兼用するために部品点数の削減も図れる。
〔発明の効果〕
　本発明によれば、入力映像信号がどのような画像表示仕様をもつ映像信号であっても、それを認識し、それに応じてディスプレイ装置の画面サイズおよび位置調整が可能な他に、入力映像信号が切り換わることに伴う画面歪等の補正やフォーカス調整を行うのに最適なパラボラ波形発
生が
　さらには、マイクロコンピュータを搭載するためディスプレイ装置外部のコンピュータ機器とも接続可能であり、外部から自動調整制御および調整量保持用メモリの初期値設定や設定値の変更が行えるという利点もある。
【図面の簡単な説明】
　第１図は本発明の一実施例の概要を示すブロック図、第２図は本発明にかかる同期偏向制御回路を取り入れたディスプレイ装置の全体を示すブロック図、第３図は第１図における波形発生回路の一構成例を示すブロック図、第４図は第３図の回路動作説明図、第５図は第３図とは別の波形発生回路の構成例を示すブロック図、第６図は第５図の回路動作説明図、第７図は本発明の他の実施例の概要を示すブロック図、第８図は波形発生回路の更に別の構成例を示すブロック図、第９図は本発明の更に別の実施例の概要を示すブロック図、である。
符号の説明
１０１……マイクロコンピュータ回路、１０２……入力ポート（１）回路、１０５……入力ポート（２）回路、１１３……ｆＨスローダウン回路、１１８……波形発生回路、７０１……シリアルデータ入出力ポート回路、７０３……乗算型Ｄ／Ａ変換回路