【事件の表示】
　特許第２６４９５２９号「半導体レーザの出力制御装置」の特許に対する特許異議の申立てについて、次のとおり決定する。
【結論】
　訂正を認める。
　特許第２６４９５２９号の特許を維持する。
【理由】
（１）手続の経緯
　本件特許第２６４９５２９号発明は、昭和６３年１月２２日に特許出願され、平成９年５月１６日にその特許の設定登録がなされ、その後芳賀由利子より特許異議の申立てがなされ、平成１０年９月７日付けで取消理由通知がなされ、平成１１年２月２４日付けで訂正拒絶理由通知がなされ、平成１１年１０月１２日付けで訂正拒絶理由通知が手交され、同日付けで手続補正書が提出されたものである。
（２）訂正の適否についての判断
ア．訂正請求に対する補正の適否について
　平成１０年９月７日付け訂正請求に対する平成１１年５月６日付けの補正は、訂正請求に係る訂正事項ａ及びｂにおける、「第１の出力制御回路および第２の出力制御回路」をより下位の概念の回路である「第１のアップダウンカウンタおよび第２のアップダウンカウンタ」に減縮するとともにロード値切り換え回路におけるロード値を明りょうにすることを目的とするものであり、平成１１年１０月１２日付け補正は、ロード値切り換え回路におけるロード値を更に明りょうにすることを目的とするものである。
　よって、上記補正は、いずれも訂正請求書の要旨を変更するものではなく、特許法第１２０条の４第３項で準用する特許法第１３１条第２項の規定に適合するから、以下平成１１年１０月１２日付けで補正された訂正請求書に基いて検討する。
イ．訂正の内容
＊訂正事項ａ
　特許請求の範囲の請求項１における「半導体レーザの動作電流をディジタルに記憶しておく第１の出力制御回路および第２の出力制御回路と、これら両出力制御回路のディジタル値をアナログ値に変換する第１のＤ／Ａ変換器および第２のＤ／Ａ変換器と、この両Ｄ／Ａ変換器のアナログ値を演算する回路と、ロード値切り換え回路とを具備し、前記第１の出力制御回路と第１のＤ／Ａ変換器で所望の光出力に接近させ、その後に前記第２の出力制御回路と第２のＤ／Ａ変換器で更に前記所望の光出力とし、一度所望の光出力を得た後は前記第２の出力制御回路により制御を行ない、その制御範囲を越えた時にのみ前記第１の出力制御回路で制御を行なうことを特徴とする半導体レーザの出力制御装置」を、
「半導体レーザの光量に対応する信号と基準値とを比較する比較器の比較結果に応じて制御される第１のアップダウンカウンタ、および半導体レーザの光量に対応する信号と基準値とを比較する比較器の比較結果に応じて制御され、前記第１のアップダウンカウンタよりも細かい幅でカウントする第２のアップダウンカウンタと、これら両アップダウンカウンタのディジタルの出力をアナログ値に変換する第１のＤ／Ａ変換器および第２のＤ／Ａ変換器と、この両Ｄ／Ａ変換器のアナログの出力を加算して半導体レーザの駆動回路へ出力する加算回路と、前記第２のアップダウンカウンタが前記半導体レーザの光量の増減を制御できない時には、前記半導体レーザの光量に対応する信号と基準信号とを比較した結果に応じて前記第２のアップダウンカウンタに第１および第２のロード値を入力するロード値切り換え回路とを具備し、前記第１のアップダウンカウンタと第１のＤ／Ａ変換器で所望の光出力に接近させ、その後に前記第２のアップダウンカウンタと第２のＤ／Ａ変換器で更に前記所望の光出力とし、一度所望の光出力を得た後は前記第２のアップダウンカウンタにより制御を行ない、その制御範囲を越えた時にのみ前記第１のアップダウンカウンタで制御を行ない、さらに前記第１または第２のロード値からカウントされる第２のアップダウンカウンタにより制御を行うことを特徴とする半導体レーザの出力制御装置」と訂正する。
＊訂正事項ｂ
　明細書第６頁第１８行〜同第７頁第１１行に記載の「本発明は上記目的を達成するため、半導体レーザの動作電流をディジタルに記憶しておく第１の出力制御回路および第２の出力制御回路と、これら両出力制御回路のディジタル値をアナログ値に変換する第１のＤ／Ａ変換器および第２のＤ／Ａ変換器と、この両Ｄ／Ａ変換器のアナログ値を演算する回路と、ロード値切り換え回路とを具備し、前記第１の出力制御回路と第１のＤ／Ａ変換器で所望の光出力に接近させ、その後に前記第２の出力制御回路と第２のＤ／Ａ変換器で更に前記所望の光出力とし、一度所望の光出力を得た後は前記第２の出力制御回路により制御を行ない、その制御範囲を越えた時にのみ前記第１の出力制御回路で制御を行なうことを特徴とするものである。」を、
「本発明は上記目的を達成するため、半導体レーザの光量に対応する信号と基準値とを比較する比較器の比較結果に応じて制御される第１のアップダウンカウンタ、および半導体レーザの光量に対応する信号と基準値とを比較する比較器の比較結果に応じて制御され、前記第１のアップダウンカウンタよりも細かい幅でカウントする第２のアップダウンカウンタと、これら両アップダウンカウンタのディジタルの出力をアナログ値に変換する第１のＤ／Ａ変換器および第２のＤ／Ａ変換器と、この両Ｄ／Ａ変換器のアナログの出力を加算して半導体レーザの駆動回路へ出力する加算回路と、前記第２のアップダウンカウンタが前記半導体レーザの光量の増減を制御できない時には、前記半導体レーザの光量に対応する信号と基準信号とを比較した結果に応じて前記第２のアップダウンカウンタに第１および第２のロード値を入力するロード値切り換え回路とを具備し、前記第１のアップダウンカウンタと第１のＤ／Ａ変換器で所望の光出力に接近させ、その後に前記第２のアップダウンカウンタと第２のＤ／Ａ変換器で更に前記所望の光出力とし、一度所望の光出力を得た後は前記第２のアップダウンカウンタにより制御を行ない、その制御範囲を越えた時にのみ前記第１のアップダウンカウンタで制御を行ない、さらに前記第１または第２のロード値からカウントされる第２のアップダウンカウンタにより制御を行うことを特徴とするものである。」と訂正する。
ウ．訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　上記訂正事項ａは、特許明細書の訂正前の特許請求の範囲の請求項１における、「第１の出力制御回路および第２の出力制御回路」をより下位の概念の回路である「第１のアップダウンカウンタおよび第２のアップダウンカウンタ」に減縮するとともにロード値切り換え回路におけるロード値を明りょうにすることを目的とするものである。この訂正事項ａは、不明りょうな記載の釈明及び特許請求の範囲の減縮に該当し、願書に添付した明細書に記載した事項の範囲内（明細書第８頁第１２行〜第１４行、第９頁第１２行〜第２０行、第１３頁第１行〜第１４行、第１４頁第２行〜同第１６頁第１５行、第１７頁第１行〜第４行、第１９頁第９行〜第１９行参照）のものであり、実質的に特許請求の範囲を拡張又は変更するものではない。
　上記訂正事項ｂは、請求項１が訂正されたことに伴い特許請求の範囲の記載と発明の詳細な説明の記載との整合を図るためのための訂正であり、願書に添付した明細書に記載した事項の範囲内のものであり、不明りょうな記載の釈明を目的としたものである。
エ．独立特許要件の判断
　「ロード値」に関連し、ロード値切り換え回路が「第２のアップダウンカウンタが前記半導体レーザの光量の増減を制御できない時には、前記半導体レーザの光量に対応する信号と基準信号とを比較した結果に応じて前記第２のアップダウンカウンタに第１および第２のロード値を入力する」回路である点が明記され、かつ一度所望の光出力を得た後は前記第２のアップダウンカウンタにより制御を行ない、その制御範囲を越えた時にのみ前記第１のアップダウンカウンタで制御を行ない、さらに前記第１または第２のロード値からカウントされる第２のアップダウンカウンタにより制御を行う」点が明瞭となった。
　したがって、異議申立人の主張を引用して、「ロード値切り換え回路」なる構成要件があるがロード値とは一体いかなるものか、はたまた、「ロード値」をどこにロードするのか、さらにはこの回路と他の構成要件との共働関係はどうなっているのか等の発明に必要な規定が特許請求の範囲に記載されておらず、特許法第３６条第４項の要件を満たしてないと指摘した点については、訂正により記載不備は解消している。
　よって、本件発明は特許出願の際独立して特許を受けることができない発明であるとすることはできない。
オ．むすび
　以上のとおりであるから、上記訂正請求は、特許法第１２０条の４第２項及び同条第３項で準用する特許法第１２６条第２から４項の規定に適合するので、当該訂正を認める。
（３）特許異議の申立てについての判断
ア．申立ての理由の概要
　申立人芳賀由利子は、甲第１号証（特開昭６２−１４０４８２号公報）、甲第２号証（特開昭６０−３９６６８号公報）及び甲第３号証（特開昭５７−１６２４８１号公報）を提示して本件請求項１記載の発明は、甲第１乃至３号証に記載された発明に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定に違反してなされたものであり、また「ロード値切り換え回路」なる構成要件があるがロード値とは一体いかなるものか、はたまた、「ロード値」をどこにロードするのか、さらにはこの回路と他の構成要件との共働関係はどうなっているのか等の発明に必要な規定が特許請求の範囲に記載されておらず、特許法第３６条第４項の要件を満たしてないから特許を取り消すべきものと主張している。（異議申立人は特許法第３６条第３乃至５項の違反を主張しているが、申立の理由の記載を参酌して特許法第３６条第４項違反の主張であると判断した。）
＜第３６条第４項違反について＞
　異議申立人の指摘事項は、上記（２）エで検討したとおり訂正により特許請求の範囲の請求項１に「ロード値」に関連した構成及び他の構成要件との共働関係が明確となっているから、本件発明は特許法第３６条第４項の要件を満たしている。
＜第２９条第２項違反について＞
（本件発明）
　訂正明細書の本件発明は、その特許請求の範囲の請求項１に記載された次のとおりのものである。
「半導体レーザの光量に対応する信号と基準値とを比較する比較器の比較結果に応じて制御される第１のアップダウンカウンタ、および半導体レーザの光量に対応する信号と基準値とを比較する比較器の比較結果に応じて制御され、前記第１のアップダウンカウンタよりも細かい幅でカウントする第２のアップダウンカウンタと、これら両アップダウンカウンタのディジタルの出力をアナログ値に変換する第１のＤ／Ａ変換器および第２のＤ／Ａ変換器と、この両Ｄ／Ａ変換器のアナログの出力を加算して半導体レーザの駆動回路へ出力する加算回路と、前記第２のアップダウンカウンタが前記半導体レーザの光量の増減を制御できない時には、前記半導体レーザの光量に対応する信号と基準信号とを比較した結果に応じて前記第２のアップダウンカウンタに第１および第２のロード値を入力するロード値切り換え回路とを具備し、前記第１のアップダウンカウンタと第１のＤ／Ａ変換器で所望の光出力に接近させ、その後に前記第２のアップダウンカウンタと第２のＤ／Ａ変換器で更に前記所望の光出力とし、一度所望の光出力を得た後は前記第２のアップダウンカウンタにより制御を行ない、その制御範囲を越えた時にのみ前記第１のアップダウンカウンタで制御を行ない、さらに前記第１または第２のロード値からカウントされる第２のアップダウンカウンタにより制御を行うことを特徴とする半導体レーザの出力制御装置」
（引用例）
　甲第１号証には、半導体レーザ駆動回路が第１、２図とともに開示されておりまた次の技術事項が記載されている。
「カウンタＣＴ１の出力部はデジタルーアナロク変換器ＤＡ１の入力部に接続されている。デジタルーアナログ変換部ＤＡ１は、カウンタＣＴ１からのカウント値をデジタルーアナログ変換するようになっている。」（第３頁左下欄第１６行〜第２０行）
「第２電流源Ｂは第１電流源Ａと同様の構成を有しているから、対応する部分には添字（・・・）を除いて同一の符号を付すに止どめてその構成の説明は省略される。」（第３頁右下欄第７行〜第１２行）
「デジタルーアナロク変換器ＤＡ１は、カウンタＣＴ１のカウント値をデジタルーアナログ変換する。・・・トランジスタＴｒｌからのコレクタ電流は、大きくなっていく。」（第４頁右上欄第１０行〜第１７行）
「半導体レーザＬＤの光出力ＰがＰ１に達すると、・・・。これにより、カウンタＣＴ１のカウントアップは停止される。・・・。カウンタＣＴ１がダウンカウント動作して第１直流バイアス電流Ｉｄｃ１が、駆動電流１で１２になるとそのダウンカウント動作を停止してカウンタＣＴ１のカウント動作を保持する。」（第４頁左下欄第４行〜右下欄第４行）
「第２図の時間軸ｔｌでｄになると、スタート信号により第２電流源Ｂの発振器ＯＳ２の発振動作を開始させる」（第４頁右下欄第８行〜第１０行）「半導体レーザＬＤに対する駆動電流１は第１直流バイアス電流Ｉｄｃｌと第２直流バイアス電流Ｉｄｃ２との加算電流であるから、・・・大きくなっていく。」（第４頁右下欄第１８行〜第５頁左上欄第１行）
「この駆動電流ＩがＩ３に達すると、半導体レーザＬＤの光出力ＰがＰ２になるから、・・・、その結果、カウンタＣＴ２のカウント動作が停止される。・・・。これにより半導体レーザＬＤはピーク値が一定の出力Ｐ２で発光駆動されることになる。」（第５頁左上欄第１行〜第１０行）
　甲第２号証には、ランプ制御装置の回路図が第２図とともに開示されておりまた次の技術事項が記載されている。
「この発明は、ランプの電力を制御するランプ制御装置に関するものである」（第１頁左下欄第１４行〜第１５行）
「前回の原稿露光の最終位相角によりハロゲンランプ２の点灯を開始するためトリガ信号３５を発生し（２１）」（第３頁左下欄第９行〜第１２行）
「ハロゲンランプ２の点灯電圧の目標値である設定レベルＨｎ（８ビット）とＡＤコンバータ２９のＡＤ変換値ＡＤｎ（８ビット）との減算値Ｎを求め（３１）、減算値Ｎの正負の判断により（３２）、減算値０以下の時はランプ電圧一致Ｆおよび電圧オーバＦをそれぞれリセット、セットする（３３）。」（第４頁左上欄第１行〜第７行）
「ランプ電圧一致Ｆが立っていないときはランプ電圧オーバＦをチェックし（５８）、このフラグが立っている時はランプ電圧が設定レベルＨｎに比べて大きいので減算値Ｎの値により、内部タイマ２８のセット値を前回の１サイクル間制御した値に対し大きくセットする（５９）〜（６７）。一方、電圧オーバＦが立っていない時は、ランプ電圧が設定レベルＨｎに比べて小さいので、内部タイマ２８のセット値を前回の１サイクル間制御した値に対して小さくセットする（６８）〜（７８）。このステップ（５９）〜（６７）、（６８）〜（７６）により、減算値Ｎの値に応じて補正定数を変化させ、ハロゲンランプの点灯電圧の設定レベルＨｎへの収束を迅速に行うことができる。」（第４頁右下欄第１４行〜第５頁左上欄第７行）
「この発明は複数枚のコピー時に毎回スキャンする露光の最終時の位相制御角をマイコンにより記憶しておき、この記憶された位相制御角を次の原稿スキャンの最初の位相角として用いるようにしたので、位相制御角を適切な値からスタートでき、そのため点灯電圧の目標値への収束を迅速に実行でき、」（第６頁左上欄第７行〜第１３行）
　甲第３号証には、発光半導体デバイス用の制御回路が第４図とともに開示されておりまた次の技術事項が記載されている。
「アップ／ダウン・カウンタ４２は、２つの１６進カウンタ１００、１０２をカスケード式に接続する事によって実現される。カウンタ１００、１０２は各々４ビットの並列出力を与える。カウンタ１０２のオーバーフロー「キャリー・アウト」端子ＣＯはカウンタ１００の「キャリー・イン」端子ＣＩに接続される。従ってこの２つのカウンタ１００、１０２は８ビットの計数範囲と８ビットの並列出力を有する単一のカウンタとして機能する。」（第４頁右下欄第１４行〜第５頁左上欄第２行）
「カウンタ１００、１０２の計数値はＡＮＤゲートを経由して転送され、抵抗１３０〜１３７から成る２進抵抗はしご形回路に与えられる。・・・。２進はしご形回路はディジタルーアナログ変換器あるいはデイジタル的にプログラマブルな電流源として作用する。２進はしご形回路の抵抗を流れる電流の総和は駆動電流として鏡１３８を経てレーザ４６に加えられる。」（第５頁右上欄第２０行〜左下欄第１１行）
（対比・判断）
　本件発明と甲第１号証乃至甲第３号証記載の発明とを対比すると、甲第１号証乃至甲第３号証には、本件発明の必須の構成要件である、「第１または第２のロード値からカウントされる第２のアップダウンカウンタ」が前記半導体レーザの光量の増減を制御できない時には、「前記半導体レーザの光量に対応する信号と基準信号とを比較した結果に応じて前記第２のアップダウンカウンタに第１および第２のロード値を入力するロード値切り換え回路」を具備する点についての記載はないし、この点を示唆する記載もない。
　そして、本件発明は、上記の構成をとることにより、明細書記載の作用効果を奏するものである。
　よって、本件発明は、甲第１号証乃至甲第３号証に記載された発明に基いて当業者が容易に発明をすることができたものであるとも認めることはできない。
　また、他に本件特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１１年１０月２９日（１９９９．１０．２９）
【訂正の要旨】
訂正の要旨
＊訂正事項ａ
　特許請求の範囲の減縮及び不明りょうな記載の釈明を目的として、特許請求の範囲の請求項１における「半導体レーザの動作電流をディジタルに記憶しておく第１の出力制御回路および第２の出力制御回路と、これら両出力制御回路のディジタル値をアナログ値に変換する第１のＤ／Ａ変換器および第２のＤ／Ａ変換器と、この両Ｄ／Ａ変換器のアナログ値を演算する回路と、ロード値切り換え回路とを具備し、前記第１の出力制御回路と第１のＤ／Ａ変換器で所望の光出力に接近させ、その後に前記第２の出力制御回路と第２のＤ／Ａ変換器で更に前記所望の光出力とし、一度所望の光出力を得た後は前記第２の出力制御回路により制御を行ない、その制御範囲を越えた時にのみ前記第１の出力制御回路で制御を行なうことを特徴とする半導体レーザの出力制御装置」を、
「半導体レーザの光量に対応する信号と基準値とを比較する比較器の比較結果に応じて制御される第１のアップダウンカウンタ、および半導体レーザの光量に対応する信号と基準値とを比較する比較器の比較結果に応じて制御され、前記第１のアップダウンカウンタよりも細かい幅でカウントする第２のアップダウンカウンタと、これら両アップダウンカウンタのディジタルの出力をアナログ値に変換する第１のＤ／Ａ変換器および第２のＤ／Ａ変換器と、この両Ｄ／Ａ変換器のアナログの出力を加算して半導体レーザの駆動回路へ出力する加算回路と、前記第２のアップダウンカウンタが前記半導体レーザの光量の増減を制御できない時には、前記半導体レーザの光量に対応する信号と基準信号とを比較した結果に応じて前記第２のアップダウンカウンタに第１および第２のロード値を入力するロード値切り換え回路とを具備し、前記第１のアップダウンカウンタと第１のＤ／Ａ変換器で所望の光出力に接近させ、その後に前記第２のアップダウンカウンタと第２のＤ／Ａ変換器で更に前記所望の光出力とし、一度所望の光出力を得た後は前記第２のアップダウンカウンタにより制御を行ない、その制御範囲を越えた時にのみ前記第１のアップダウンカウンタで制御を行ない、さらに前記第１または第２のロード値からカウントされる第２のアップダウンカウンタにより制御を行うことを特徴とする半導体レーザの出力制御装置」と訂正する。
＊訂正事項ｂ
　不明りょうな記載の釈明を目的として、明細書第６頁第１８行〜同第７頁第１１行に記載の「本発明は上記目的を達成するため、半導体レーザの動作電流をディジタルに記憶しておく第１の出力制御回路および第２の出力制御回路と、これら両出力制御回路のディジタル値をアナログ値に変換する第１のＤ／Ａ変換器および第２のＤ／Ａ変換器と、この両Ｄ／Ａ変換器のアナログ値を演算する回路と、ロード値切り換え回路とを具備し、前記第１の出力制御回路と第１のＤ／Ａ変換器で所望の光出力に接近させ、その後に前記第２の出力制御回路と第２のＤ／Ａ変換器で更に前記所望の光出力とし、一度所望の光出力を得た後は前記第２の出力制御回路により制御を行ない、その制御範囲を越えた時にのみ前記第１の出力制御回路で制御を行なうことを特徴とするものである。」を、
「本発明は上記目的を達成するため、半導体レーザの光量に対応する信号と基準値とを比較する比較器の比較結果に応じて制御される第１のアップダウンカウンタ、および半導体レーザの光量に対応する信号と基準値とを比較する比較器の比較結果に応じて制御され、前記第１のアップダウンカウンタよりも細かい幅でカウントする第２のアップダウンカウンタと、これら両アップダウンカウンタのディジタルの出力をアナログ値に変換する第１のＤ／Ａ変換器および第２のＤ／Ａ変換器と、この両Ｄ／Ａ変換器のアナログの出力を加算して半導体レーザの駆動回路へ出力する加算回路と、前記第２のアップダウンカウンタが前記半導体レーザの光量の増減を制御できない時には、前記半導体レーザの光量に対応する信号と基準信号とを比較した結果に応じて前記第２のアップダウンカウンタに第１および第２のロード値を入力するロード値切り換え回路とを具備し、前記第１のアップダウンカウンタと第１のＤ／Ａ変換器で所望の光出力に接近させ、その後に前記第２のアップダウンカウンタと第２のＤ／Ａ変換器で更に前記所望の光出力とし、一度所望の光出力を得た後は前記第２のアップダウンカウンタにより制御を行ない、その制御範囲を越えた時にのみ前記第１のアップダウンカウンタで制御を行ない、さらに前記第１または第２のロード値からカウントされる第２のアップダウンカウンタにより制御を行うことを特徴とするものである。」と訂正する。
（５４）【発明の名称】
半導体レーザの出力制御装置
（５７）【特許請求の範囲】
　半導体レーザの光量に対応する信号と基準値とを比較する比較器の比較結果に応じて制御される第１のアップダウンカウンタ、および半導体レーザの光量に対応する信号と基準値とを比較する比較器の比較結果に応じて制御され、前記第１のアップダウンカウンタよりも細かい幅でカウントする第２のアップダウンカウンタと、これら両アップダウンカウンタのディジタルの出力をアナログ値に変換する第１のＤ／Ａ変換器および第２のＤ／Ａ変換器と、この両Ｄ／Ａ変換器のアナログの出力を加算して半導体レーザの駆動回路へ出力する加算回路と、前記第２のアップダウンカウンタが前記半導体レーザの光量の増減を制御できない時には、前記半導体レーザの光量に対応する信号と基準信号とを比較した結果に応じて前記第２のアップダウンカウンタに第１および第２のロード値を入力するロード値切り換え回路とを具備し、前記第１のアップダウンカウンタと第１のＤ／Ａ変換器で所望の光出力に接近させ、その後に前記第２のアップダウンカウンタと第２のＤ／Ａ変換器で更に前記所望の光出力とし、一度所望の光出力を得た後は前記第２のアップダウンカウンタにより制御を行ない、その制御範囲を越えた時にのみ前記第１のアップダウンカウンタで制御を行ない、さらに前記第１または第２のロード値からカウントされる第２のアップダウンカウンタにより制御を行なうことを特徴とする半導体レーザの出力制御装置。
【発明の詳細な説明】
　（産業上の技術分野）
　本発明は、レーザプリンタ，ファクシミリ，ディジタル複写機等のデータ書込みに半導体レーザを用いる場合の出力制御装置に関するものである。
　（従来の技術）
　半導体レーザパワーの精度を上げるため、第６図に示すように、第１の出力制御回路（カウンター１５，フリップフロップＦ／Ｆ１６，エッジ検出回路１９）および第１のＤ／Ａ変換器１８のほかに、これと同様な第２の出力制御回路（カウンター２５，フリップフロップＦ／Ｆ２６，エッジ検出回路２９）および第２のＤ／Ａ変換器２８を付加して行なっていた。
　これを簡単に説明すると、パワーセット信号（Ｓ１）は常にフリップフロップＦ／Ｆ１６と接続されているので、パワーセット時にフリップフロップＦ／Ｆ１６をセットしてカウンター１５（アップ・ダウンカウンター）のＥＮ端子をＨレベルとし、ディスエーブル状態を解除する。また、カウンター２５（アップ・ダウンカウンター）のリップルキャリーＲＣでフリップフロップＦ／Ｆ２６をリセットし、カウンター２５をディスエーブル状態にすると共に、フリップフロップＦ／Ｆ１６をセットしてカウンター１５のディスエーブル状態を解除するので、通常のパワーセットと同様の動作といえる。
　この第１および第２のＤ／Ａ変換器１８，２８の出力状態の一例を示すと、第７図のようになる。まず、最初のパワーセット（ＰＳ１）で、第１のＤ／Ａ変換器１８が判断基準となる出力（Ｐ０）まで段階的に出力を上げていく。これは、第６図の半導体レーザ１０のレーザ光をホトセンサ１２で受光し、その電流を増幅器１３で電圧変換し、その電圧ＶＭを比較器１４で基準電圧Ｖｒｅｆ１と比較する。この比較器１４からの出力を第１および第２の出力制御回路のカウンター１５，２５に入力し、比較器からの入力に応じてアップまたはダウンカウントし、Ｄ／Ａ変換器１８，２８の出力を制御する。
　すなわち、判断基準となる出力（Ｐ０）と大まかに判断した所でカウンター１５によって出力値が維持され、その後第２のＤ／Ａ変換器２８の出力によって細かく調整され、基準出力となった所で出力値を維持する。この場合、第７図に示すように、第２のＤ／Ａ変換器２８の出力の変化量は、第１のＤ／Ａ変換器１８の出力の変化量より小さくなっている。
　２回目以降のパワーセット（ＰＳ２）では、第２のＤ／Ａ変換器２８の出力値はカウンター２５によってプリセットされ、第１のＤ／Ａ変換器１８は出力の維持された所から制御を開始することになる。そして、基準出力となった所で最初のパワーセット（ＰＳ１）と同様に第２のＤ／Ａ変換器２８が動作し、基準出力となるよう調整する。
　このように、最初のパワーセット後、２回目以降のパワーセットにおいて、第２のＤ／Ａ変換器２８の動作は、第７図に示すように時間（ｔ１≒ｔ２）がかかり、パワーセットが完了しないのに半導体レーザ１０の光出力を使用してしまうことが多くなる。
　また、半導体レーザの出力をモニターして、フィードバックをかける回路の調整時に半導体レーザを点灯したまま（ＤＣ点灯）行なうが、その時のＤ／Ａ変換出力の変動が大きくなる時があり、好ましくなかった。
　第８図は、上述した第２のＤ／Ａ変換器２８が制御不可能になった場合の一例である。すなわち、第２の出力制御回路で半導体レーザ（ＬＤ）の光量を制御している時に、第２の出力制御回路で制御できる範囲は小さいので、それを越えると制御不能になってしまう。そこで、第１の出力制御回路に制御が一時移る。ここでは、第２のＤ／Ａ変換器２８が３ビットのディジタル出力（０〜７）で制御するものとして説明するが、ビット数は何ビットでも同じことがいえる。すなわち、段階的に出力を下げていき、カウンター２５からボロー（桁下げ出力）が発生してリップルキャリーＲＣが発生されると、第２のＤ／Ａ変換器２８の出力値がプリセット（ロード値７）され、第１のＤ／Ａ変換器１８は出力値の維持された所（カウント値９）から出力を開始する。判断基準の出力（Ｐ０）であると判断されると、第１のＤ／Ａ変換器１８の出力値（カウント値８）を維持し、第２のＤ／Ａ変換器２８が出力制御を開始する（カウント値７→６→５→４→３→４……）。すなわち、第１のＤ／Ａ変換器１８がカウント値９から８の間を変化している間は、第２のＤ／Ａ変換器２８からの出力変化はなく、第１のＤ／Ａ変換器１８からの出力によるパワー制御が行なわれる。
　（発明が解決しようとする課題）
　上述したように、２段階に分けて得たディジタル信号に基づいて、第１，第２のＤ／Ａ変換器で半導体レーザを制御する従来の回路によると、ＤＣ点灯時の出力変動が大きく、２回目以降のパワーセットに時間がかかり、半導体レーザを適切な光出力で駆動し得ない場合があった。
　本発明は上記従来回路の欠点を解消し、Ｄ／Ａ変換器の出力変動が小さく、安定した半導体レーザ出力をうることを目的とするものである。
　（構成および作用）
　本発明は上記目的を達成するため、半導体レーザの光量に対応する信号と基準値とを比較する比較器の比較結果に応じて制御される第１のアップダウンカウンタ（第１の出力制御装置）、および半導体レーザの光量に対応する信号と基準値とを比較する比較器の比較結果に応じて制御され、前記第１のアップダウンカウンタよりも細かい幅でカウントする第２のアップダウンカウンタ（第２の出力制御装置）と、これら両アップダウンカウンタのディジタルの出力をアナログ値に変換する第１のＤ／Ａ変換器および第２のＤ／Ａ変換器と、この両Ｄ／Ａ変換器のアナログの出力を加算して半導体レーザの駆動回路へ出力する加算回路と、前記第２のアップダウンカウンタが前記半導体レーザの光量の増減を制御できない時には、前記半導体レーザの光量に対応する信号と基準信号とを比較した結果に応じて前記第２のアップダウンカウンタに第１および第２のロード値を入力するロード値切り換え回路とを具備し、前記第１のアップダウンカウンタと第１のＤ／Ａ変換器で所望の光出力に接近させ、その後に前記第２のアップダウンカウンタと第２のＤ／Ａ変換器で更に前記所望の光出力とし、一度所望の光出力を得た後は前記第２のアップダウンカウンタにより制御を行ない、その制御範囲を越えた時にのみ前記第１のアップダウンカウンタで制御を行ない、さらに前記第１または第２のロード値からカウントされる第２のアップダウンカウンタにより制御を行なうことを特徴とするものである。
　本発明においては、第１の出力制御回路は、最初のパワーセットと、第２の出力制御回路で制御範囲を越え、制御できなくなった時にのみ動作し、他は全て第２の出力制御回路によって半導体レーザのパワー制御が行なわれる。そして、前記第２の出力制御回路で制御できなくなり、第１の出力制御回路が動作する場合には、動作が最小となるように行なわれ、例えば半導体レーザ出力が大き過ぎる時は、出力を小さくなる方へ１段動作させると共に、第２の出力制御回路に第１のロード値切り換え回路でロードする。また、半導体レーザ出力が小さ過ぎる時は、出力が大きくなる方へ１段動作させると共に、第２の出力制御回路にロード値切り換え回路で第２のロード値をロードする。
　このようにして、迅速に所望の光出力が得られるよう制御が行なわれ、安定したパワーセットが実行される。
　（実施例）
　第１図は本発明の一実施例の回路構成図を示し、第６図と同一数字符号は同じものである。図において、２１はロード値切り換え回路で、第２の出力制御回路を構成するカウンター２５に比較器１４の比較出力に対応したロード値を入力する。２２はリセット信号ＲＥＳＥＴが入力されるフリップフロップＦ／Ｆで、パワーセット信号（Ｓ１）をフリップフロップＦ／Ｆ１６または２６へ切り換える。２３，２４はエッジ検出回路で、カウンター２５，１５に検出信号を出力する。
　まず、第１の基準信号の発生について、第２図の動作タイミングチャートを用いて説明する。
　第１の基準信号は、光書込み走査に必要な発光強度を大まかに実現するのに必要な信号である。
　まず、メインルーチンとして第５図（１）に示すように、クロックパルス発生回路１７から第１，第２の出力制御回路の各カウンター１５，２５にクロックパルス｛第２図（１）｝が入力され、初期値がセットされる。また、半導体レーザ１０を駆動するためのＬＤ駆動回路１１に一定の駆動信号（図示せず）が印加される。したがって、半尊体レーザ１０から一定強度のレーザ光が前方および後方へ射出される。
　さて、半導体レーザ１０から後方へ射出されたレーザ光は、ホトセンサ１２に受光される。ホトセンサ１２は受光した光の強度に比例した電流を出力し、この電流は増幅器１３により電圧ＶＭに変換される。比較器１４はこの電圧ＶＭと基準電圧Ｖｒｅｆ１を比較し、その比較出力電圧は、電圧ＶＭと基準電圧Ｖｒｅｆ１の大小関係に応じてＨレベルまたはＬレベルとなり、カウンター１５（アップ・ダウンカウンター）のカウントモードを制御する。以下、第１の基準信号発生としての処理ルーチン｛第５図（２）｝が行なわれる。例えば、ＶＭ＜Ｖｒｅｆ１の時は、半導体レーザ１０の出力強度が判断基準値（Ｐ０）（第３図）に達しない時は、比較器１４の出力がＨレベルとなり、カウンター１５はアップカウンターとして作動するカウントモード、すなわちアップモードとなる。また、ＶＭ＞Ｖｒｅｆ１の時は逆にダウンカウンターとして動作するカウントモード、すなわちダウンモードとなる。
　上記カウンター１５の動作は、リセット入力｛第２図（２）｝がＨからＬレベルに変換することにより、パワーセット信号（Ｓ１）｛第２図（３）｝の信号経路はフリップフロップＦ／Ｆ１６側にあり、これを通してカウンター１５のＥＮ端子がＨレベルとなり、動作を開始｛第２図（８）の（ａ）｝する。
　第２図によれば、比較器１４の出力がＨレベル｛第２図（４）｝となっているので、カウンター１５がアップモードであり、Ｄ／Ａ変換器１８の出力｛第２図（１１）｝が順次増加し、加算器２０を介して、ＬＤ駆動回路１１により半導体レーザ１０の出力を増加する。また、ホトセンサ１２でモニタした出力電圧ＶＭが、基準電圧Ｖｒｅｆ１との比較により比較器１４の出力が反転（ＨからＬレベル）すると、その立下りをエッジ検出回路１９が検出し、検出信号｛第２図（５）の（ｂ）｝が発生する。この検出信号はフリップフロップＦ／Ｆ１６のＲ端子に入力され、カウンター１５のＥＮ端子をＬレベルとしてカウンター１５の動作を停止｛第２図（８）の（ｃ）｝させる。これら最初の動作は、第１の出力制御回路によるディジタル値の保持となり、大まかに判断基準値（Ｐ０）に設定される。また、これと同時にカウンター１５のＥＮ入力信号｛第２図（８）｝の立下り（ｃ）をエッジ検出回路２４が検出し、検出信号｛第２図（６）の（ｄ）｝を発生する。この信号は、フリップフロップＦ／Ｆ２６を通してカウンター２５のＥＮ端子をＨレベルとして、カウンター２５は動作｛第２図（９）の（ｅ）｝を開始する。すなわち、第２の基準値信号の発生処理ルーチン｛第５図（３）｝が行なわれる。
　上述した検出信号｛第２図（６）の（ｄ）｝は、フリップフロップＦ／Ｆ２２をセット（Ｓ端子）することにより、パワーセット信号（Ｓ１）｛第２図（３）｝の経路をフリップフロップＦ／Ｆ２６側に切り換える。上述したように、比較器１４の出力がＬレベルとなっているので、カウンター２５がダウンモードとなり、これよりＤ／Ａ変換器２８の出力が減少し｛第２図（１１）｝、加算器２０を介してＬＤ駆動回路１１の駆動信号を変化させ、これによって半導体レーザ１０の出力も減少する。
　次に、比較器１４の出力が反転してＬからＨレベル｛第２図（４）の（ｆ）｝となると、カウンター２５もアップカウントとなり、Ｄ／Ａ変換器２８の出力が増加に反転し、ＬＤ駆動回路１１で半導体レーザ１０も増加に反転する。再び比較器１４の出力が反転（ＨからＬレベル）すると、その立下りをエッジ検出回路１９が検出し、検出信号｛第２図（５）の（ｇ）｝が発生する。この検出信号は、フリップフロップＦ／Ｆ２６を通してカウンター２５のＥＮ端子をＬレベルとして、カウンター２５の動作を止める｛第２図（９）の（ｈ）｝。これらの動作が、第２の出力制御回路によるディジタル値の保持を行なうものである。
　次に、第２図（３）に示す次のパワーセット信号（Ｓ１）が入力されると、以後の動作は第２の出力制御回路が行ない、前記パワーセット信号の経路はフリップフロップＦ／Ｆ２６側にあるので、これを通してカウンター２５のＥＮ端子をＨレベルとして、カウンター２５を動作｛第２図（９）の（ｉ）｝させる。ここで、比較器１４の出力がＬレベルとなっているので、Ｄ／Ａ変換器２８の出力が減少｛第２図（１１）｝し、ＬＤ駆動回路１１の出力を減少させ、半導体レーザ１０のレーザ光出力が減少する。
　次に、比較器１４の出力が反転（ＬからＨレベル）すると｛第２図（４）の（ｊ）｝、カウンター２５もアップカウントとなり、Ｄ／Ａ変換器２８の出力が増加に反転し、ＬＤ駆動回路１１の出力を増加に反転する。再び比較器１４の出力が反転（Ｈからしレベル）すると、その立下りをエッジ検出回路１９が検出し、検出信号｛第２図（５）の（ｋ）｝が発生する。この信号は、フリップフロップＦ／Ｆ２６を通してカウンター２５のＥＮ端子をＬレベルとして、カウンター２５の動作を止める｛第２図（９）の（１）｝。
　次に、ＲＣ対応処理ルーチン｛第５図（４）｝について述べると、カウンター２５がアップモード動作中に桁上げ（キャリー）が発生し、第２の出力制御回路が制御できない時は、カウンター２５のＲＣ端子がＨレベル｛第２図（１０）の（ｍ）｝となると、ＲＣ端子の信号（第４図の桁上げ：キャリー）に合わせてカウンター１５のＥＮ端子がＨレベルとなり、第１の出力制御回路のカウンター１５が動作を開始｛第２図（８）の（ｎ）｝し、階段的に出力を上げる（第４図のカウンタ値８→９）と共に、フリップフロップＦ／Ｆ２６（Ｒ端子）を通してカウンター２５のＥＮ端子がＬレベルとなり、カウンター２５は動作を止める｛第２図（９）の（ｏ）｝。
　また、これに変わってカウンター１５のＥＮ端子がＨレベルとなり、その立上り｛第２図（８）の（ｎ）｝をエッジ検出回路２３が検出し、その検出信号｛第２図（７）の（ｐ）｝で第２の出力制御回路のカウンター２５をロード（第４図のロード値７…第２のロード値）する。この時、カウンター１５のカウント値が１段上がっているので、第１のＤ／Ａ変換器１８の出力が増加｛第２図（１１）｝し、ＬＤ駆動回路１１からの出力も増加する。
　ホトセンサ１２でモニタした出力電圧ＶＭと基準電圧Ｖｒｅｆ１との比較により、比較器１４の出力が反転（ＨからＬレベル）すると｛第２図（４）の（ｑ）｝、その立下りをエッジ検出回路１９が検出し、検出信号｛第２図（５）の（ｒ）｝が発生すると共に、カウンター２５のＲＣ端子はＬレベルとなり、それに合わせてカウンター１５のＥＮ端子がＬレベルとなり、カウンター１５が動作を止める｛第２図（８）の（ｓ）｝。カウンター１５のＥＮ端子のＨからＬレベルヘの立下りをエッジ検出回路２４が検出し、検出信号｛第２図（６）の（ｔ）｝を発生する。この検出信号は、フリップフロップＦ／Ｆ２６を通してカウンター２５のＥＮ端子をＨレベル｛第２図（９）の（ｕ）｝とし、カウンター２５は動作を開始する。このカウンター２５のディジタル値は最大値で、比較器１４の出力がＬレベルとなっているので、Ｄ／Ａ変換器２８の出力が減少し、ＬＤ駆動回路１１の出力も減少する。また、カウンター２５はＲＣ端子の信号（第４図の桁上げ信号：キャリー）は、比較器１４の出力がＬレベルになった時点でＬレベルとなる。そして、カウンター１５はこのキャリーにより第２のロード（ロード値７）がされ、Ｄ／Ａ変換器１８の出力を増加させる。
　ここで使用されているロード値（第２のロード値）は、ロード値切り換え回路２１によって選択されたロード値である。このロード値切り換え回路２１には、２つのロード値（第１のロード値および第２のロード値）が出力可能となっている。すなわち、比較器１４の出力がＬレベルの時には第１のロード値が出力され、Ｈレベルの時には第２のロード値が出力される。これらのロード値はカウンター２５に入力されており、カウンター２５のＬＤ入力がＨレベルの時にカウンター２５にロードされる。
　以上の動作は一例を述べたが、比較器１４の出力でＨレベルをダウンモード、Ｄ／Ａ変換器１８，２８出力の増加でＬＤ駆動回路１１の出力減少，カウンター１５，２５のカウンター値増加でＤ／Ａ変換器の減少などの逆構成としてもよい。
　また、ロード値切り換え回路２１による第１のロード値（桁下げ），第２のロード値（桁上げ）をカウンター２５の最大値，最小値で述べたが、この値は他の値でもよい。
　第３図は第１図および第２図で述べたＤ／Ａ変換器１８，２８の出力状態を示し、最初のパワーセット（ＰＳ１）は従来と同様であるが、２回目以降のパワーセット（ＰＳ２）では、第１のＤ／Ａ変換器１８の出力値は維持されたままで、第２のＤ／Ａ変換器２８は出力値が維持された所から制御を開始し、基準パワー（Ｐ０）と判断される第２のＤ／Ａ変換器２８は出力値を維持する。
　第５図は本発明のフローチャートを示し、同図（１）がメインフロー、（２）が第１の基準値信号の発生、（３）が第２の基準値信号の発生、（４）がリップルキャリーＲＣ対応ルーチンを示す。
　（１）において、フリップフロップＦ／Ｆ２２のリセットカウンター１５，２５の初期値のセットを最初に行なう。パワーセット信号（Ｓ１）が入力されるまで待ち、入力されると、フリップフロップＦ／Ｆ２２の出力により第１または第２の基準値信号の発先となるが、最初はフリップフロップＦ／Ｆ２２がＬレベルとなっているので第１の基準値信号となり、続いて第２の基準信号の発生となり、パワーセット信号の入力前の状態へ戻る。この第１，第２の基準値信号の発生は、サブルーチンとして同図（２），（３）に示す。
　同図（２）の第１の基準値信号の発生は、カウンター１５のディスエーブル状態を解除し、ＶＭとＶｒｅｆ１を比較し、それに応じてカウンター１５をダウンまたはアップカウントする。これによって、Ｄ／Ａ変換器１８からＬＤ駆動回路１１へのＬＤ出力およびホトセンサ１２からＶＭも変化する。このルーチンをぬけた場合はＶＭ＞Ｖｒｅｆ１がＮｏであり、その後アップカウントし、ＬＤ出力が増加した後でＶＭ＞ＶｒｅｆがＹｅｓの時で比較器１４の出力が反転して、そのエッジを検出する。このループをぬけると、カウンター１５をディスエーブル状態に復帰させると共に、フリップフロップＦ／Ｆ２２の出力がＨレベルとなるようにセットする。これで、このサブルーチンにメインルーチンからの入力処理動作はない。
　次に、第２の基準値信号発生では、同図（３）のようにまず、カウンター２５のディスエーブル状態を解除し、リップルキャリーＲＣの発生を見る。ＲＣが発生していなければＶＭとＶｒｅｆ１の比較をし、第１の基準値信号発生と同様の処理動作が行なわれる。
　ここで、ＲＣ対応ルーチンは同図（４）の通りであり、カウンター２５をディスエーブル状態に復帰し、カウンター１５のディスエーブル状態を解除する。これで、第１の基準値信号は変化することが可能となり、第２の基準値信号はロックしたことになる。ＲＣの発生がカウンター２５のキャリーによるものか、ボローによるものかを判断し、それに応じてカウンター１５をアップまたはダウンカウントする。また、カウンター２５にも、それぞれ第１または第２のロード値（ボロー，キャリー）をロードする。
　このようにして、再びカウンター１５をディスエーブル状態に復帰して、カウンター２５のディスエーブル状態を解除し、第２の基準値信号発生のルーチン｛第５図の（３）｝に戻る。これらは、ソフトウェアによっても実施ができる。
　（発明の効果）
　以上述べたように、本発明は、第１，第２の出力制御回路およびＤ／Ａ変換器で、一度パワーセットを終えた後の２回目以降のパワーセットは、第２の出力制御回路と第２のＤ／Ａ変換器により行なうので、パワーセットにかかる時間が従来（第７図）に比べ本発明（第３図）は短くて追従性が良い。
　また、調整工程でＤＣ点灯を行なった時には、第２の出力制御回路が従来（第８図）に比べ本発明（第４図）は僅かしか制御動作をしないので、Ａ／Ｄ変換器の出力変動が小さく、安定した半導体レーザ出力をうることができる。
【図面の簡単な説明】
　第１図は本発明の一実施例の回路構成図、第２図は第１図の動作タイミングチャート、第３図は第１図による最初と２回目以降のパワーセットの状態説明図、第４図はＲＣ対応処理の第１，第２のＤ／Ａ変換器出力の状態説明図、第５図は本発明のフローチャート、第６図は従来の半導体レーザの出力制御回路の一例、第７図は第６図の最初と２回目以降のパワーセットの状態説明図、第８図はＲＣ対応処理の第１，第２のＤ／Ａ変換器出力の状態説明図である。
　１０…半導体レーザ、１１…ＬＤ駆動回路、１２…ホトセンサ、１３…増幅器、１４…比較器、１５…第１のカウンター、１６…第１のフリップフロップＦ／Ｆ、１７…クロックパルス発生回路、１８…第１のＤ／Ａ変換器、１９…第１のエッジ検出回路、２０…加算器、２１…ロード値切り換え回路、２２…フリップフロップＦ／Ｆ、２３，２４…第２のエッジ検出回路、２５…第２のカウンター、２６…第２のフリップフロップＦ／Ｆ、２８…第２のＤ／Ａ変換器。