(57)【要約】【課題】ゼロ電圧の条件についてスイッチング損失を軽減するような条件で各スイッチング素子が作動するように改良された、ゼロ電圧スイッチング（ＺＶＳ）型フルブリッジコンバータを提供すること。【解決手段】ゼロ電圧スイッチング型フルブリッジコンバータは、第１及び第２の切替ユニット（１１、１２）を有する。第１及び第２の切替ユニット間に変圧器（１３）が接続されている。各切替ユニットは、２つのスイッチング素子としての２つのＭＯＳＦＥＴを有し、非重複ゲート駆動器（２１、２２）によって制御される。第１の切替ユニット及び第２の切替ユニットのいずれか一方のために、２つのスイッチング素子の駆動信号の作動期間は重複しない。したがって、フルブリッジコンバータのスイッチング損失は軽減される。【選択図】　　　図１
0003098071.tif 000002
【実用新案登録請求の範囲】
【請求項１】
第１のノード（ＡＢ）に接続された２つのスイッチング素子（ＱＡ、ＱＢ）を有する第１の切替ユニットと、
第２のノード（ＣＤ）に接続された２つのスイッチング素子（ＱＣ、ＱＤ）を有する第２の切替ユニットと、
前記第１の切替ユニットと前記第２の切替ユニットとの間に結合された変圧器と、
前記２つのスイッチング素子（ＱＡ、ＱＢ）を作動させるための第１の非重複ゲート駆動器であって、前記第１の切替ユニットの前記２つのスイッチング素子（ＱＡ、ＱＢ）にそれぞれ接続された２つの出力端子を有する第１の非重複ゲート駆動器と、
前記２つのスイッチング素子（ＱＣ、ＱＤ）を作動させるための第２の非重複ゲート駆動器であって、前記第２の切替ユニットの前記２つのスイッチング素子（ＱＣ、ＱＤ）にそれぞれ接続された２つの出力端子を有する第２の非重複ゲート駆動器とを含み、
前記２つのスイッチング素子（ＱＡ、ＱＢ）は該２つのスイッチング素子（ＱＡ、ＱＢ）の各作動期間が互いに重複しないように作動可能であり、前記２つのスイッチング素子（ＱＣ、ＱＤ）は該２つのスイッチング素子（ＱＣ、ＱＤ）の各作動期間が互いに重複しないように作動可能である、ゼロ電圧スイッチング型フルブリッジコンバータ。
【請求項２】
前記変圧器は前記第１のノードと前記第２のノードとの間に接続されており、前記第１の切替ユニット及び前記第２の切替ユニットは、５つの段階を順次作動可能であり、また、前記５つの段階を繰り返し作動可能であり、前記５つの段階は、
前記第１の切替ユニットの前記２つのスイッチング素子（ＱＡ、ＱＢ）の両方が作動しかつ前記変圧器の一次側を経て電流が流れている状態であり、これにより、前記変圧器の二次側に誘起電圧が生じている、第１の段階と、
前記スイッチング素子（ＱＡ）が不作動状態であり、前記第１のノードでの電圧レベルが高電位からゼロ（ＧＮＤ）に低下している、第２の段階と、
前記第１の切替ユニットの前記スイッチング素子（ＱＢ）及び前記第２の切替ユニットの前記スイッチング素子（ＱＤ）の両方が作動状態であり、前記変圧器の一次側の電圧がゼロである、第３の段階と、
前記スイッチング素子（ＱＤ）が不作動状態であり、前記第２のノードでの電圧レベルがゼロ（ＧＮＤ）から高電位に上昇している、第４の段階と、
前記第１の切替ユニットの前記スイッチング素子（ＱＢ）及び前記第２の切替ユニットの前記スイッチング素子（ＱＣ）の両方が作動状態であり、前記変圧器の一次側の電圧の極性が前記第１の段階での前記変圧器の一次側の電圧の極性と逆である、第５の段階とからなる、請求項１に記載の、ゼロ電圧スイッチング型フルブリッジコンバータ。
【考案の詳細な説明】
【０００１】
【考案の属する技術分野】
本考案は、ゼロ電圧スイッチング型フルブリッジコンバータに関し、特に、低スイッチング損失の利点を有するゼロ電圧スイッチング（以下「ＺＶＳ」という。）型フルブリッジコンバータに関する。
【０００２】
【従来の技術】
図４を参照するに、従来のフルブリッジコンバータは、スイッチング素子として、二組の金属酸化物半導体型電界効果トランジスタ（以下「ＭＯＳＦＥＴ」という。）ＱＡ及びＱＤとＱＢ及びＱＣとを備える。一次側に接続された変圧器５１は、２つのスイッチング素子ＱＡ、ＱＣ間に接続されている。第１の組のスイッチング素子ＱＡ及びＱＤは、第１の論理素子５２に接続され、同様に、第２の組のスイッチング素子ＱＢ及びＱＣは、第２の論理素子５３に接続されている。
【０００３】
図５に、二組のスイッチング素子ＱＡ及びＱＤ、ＱＢ及びＱＣの各組のための２つの駆動信号を示す。２つの論理素子５２，５３が駆動信号を出力するように該２つの論理素子を正確に制御することによって、二組のスイッチング素子ＱＡ及びＱＤ、ＱＢ及びＱＣは交互に作動／不作動の状態になり、これにより、一次側のエネルギーを二次側に変換することができる。
【０００４】
図４を参照するに、第１の組のスイッチング素子ＱＡ及びＱＤが同時に作動したとき、破線で示すような電流路が形成され、変圧器５１の二次側に誘起電圧が生じる。また、第２の組のスイッチング素子ＱＢ及びＱＣが同時に作動したとき、前記電流路とは異なる別の電流路が、図６に破線で示すように形成される。このとき、変圧器５１の二次側には、スイッチング素子ＱＡ及びＱＤの作動によってもたらされた誘起電圧の極性とは逆の極性を有する誘起電圧が生じる。
【０００５】
【考案が解決しようとする課題】
図５を参照するに、スイッチング素子ＱＡ及びＱＤの作動時間とスイッチング素子ＱＢ及びＱＣの作動時間との間には、すべてのＭＯＳＦＥＴが不作動の状態である、ＡＡで示す休止時間（又は無信号時間）がある。ＡＡの時間では、作動電圧ＶＰＰが２つのスイッチング素子に等しく分配されると考えられる。例えば、２つのスイッチング素子ＱＡ及びＱＢについて、各スイッチング素子ＱＡ、ＱＢの電圧値は、作動電圧Ｖｐｐのほぼ半分である。スイッチング素子ＱＢのための駆動信号レベルが低位から高位に変化すると、スイッチング素子ＱＢが突然に作動する。スイッチング素子ＱＢのこのような急作動は、現に存在する電圧に原因するスイッチング損失の問題を生じさせる。したがって、かなりの量の熱が生じ、さらに、この熱を消滅させなければならないという問題が生じる。このため、スイッチング素子ＱＡ及びＱＤを冷却するために大きなヒートシンクがあてがわれる。
【０００６】
本考案の目的は、前記した問題を除去又は軽減することができるフルブリッジコンバータを提供することにある。すなわち、本考案の目的は、ゼロ電圧の条件についてスイッチング損失を軽減するような条件で各スイッチング素子が作動するように改良された、ゼロ電圧スイッチング（ＺＶＳ）型フルブリッジコンバータを提供することにある。
【０００７】
【課題を解決するための手段】
本考案に係るゼロ電圧スイッチング型フルブリッジコンバータは、第１のノード（ＡＢ）に接続された２つのスイッチング素子（ＱＡ、ＱＢ）を有する第１の切替ユニットと、第２のノード（ＣＤ）に接続された２つのスイッチング素子（ＱＣ、ＱＤ）を有する第２の切替ユニットと、前記第１の切替ユニットと前記第２の切替ユニットとの間に結合された変圧器と、前記２つのスイッチング素子（ＱＡ、ＱＢ）を作動させるための第１の非重複ゲート駆動器であって、前記第１の切替ユニットの前記２つのスイッチング素子（ＱＡ、ＱＢ）にそれぞれ接続された２つの出力端子を有する第１の非重複ゲート駆動器と、前記２つのスイッチング素子（ＱＣ、ＱＤ）を作動させるための第２の非重複ゲート駆動器であって、前記第２の切替ユニットの前記２つのスイッチング素子（ＱＣ、ＱＤ）にそれぞれ接続された２つの出力端子を有する第２の非重複ゲート駆動器とを含み、前記２つのスイッチング素子（ＱＡ、ＱＢ）は該２つのスイッチング素子（ＱＡ、ＱＢ）の各作動期間が互いに重複しないように作動可能であり、前記２つのスイッチング素子（ＱＣ、ＱＤ）は該２つのスイッチング素子（ＱＣ、ＱＤ）の各作動期間が互いに重複しないように作動可能である。
【０００８】
本考案の他の特徴および利点は、添付図面を参照しての以下の説明からさらに明らかになろう。
【０００９】
【考案の実施の形態】
図１を参照するに、ゼロ電圧スイッチング（以下「ＺＶＳ」という。）型フルブリッジコンバータは、フルブリッジコンバータ部（番号を付せず）と、第１の非重複ゲート駆動器２１と、第２の非重複ゲート駆動器２２とを含み、さらに、図１に示す例では、駆動回路３０を含む。
【００１０】
ＺＶＳ型フルブリッジコンバータは、２つの切替ユニットすなわち第１の切替ユニット１１及び第２の切替ユニット１２と、これら２つの切替ユニット１１及び１２間に接続された変圧器１３とを含む。第１の切替ユニット１１は、「ＮＯＤＥ−ＡＢ」で示すノードに接続された２つのスイッチング素子ＱＡ、ＱＢとしての２つの金属酸化物半導体型電界効果トランジスタ（以下「ＭＯＳＦＥＴ」という。）を含む。同様に、第２の切替ユニット１２は、「ＮＯＤＥ−ＣＤ」で示すノードに接続された２つのスイッチング素子ＱＣ、ＱＤとしての２つのＭＯＳＦＥＴを含む。
【００１１】
第１の非重複ゲート駆動器２１は、２つのスイッチング素子ＱＡ，ＱＢのゲートにそれぞれ接続された２つの出力端子を有する。第１の非重複ゲート駆動器２１からの駆動信号を、図２に「ＤＲＶ−Ａ」及び「ＤＲＶ−Ｂ」で示す。また、第２の非重複ゲート駆動器２２は、２つのスイッチング素子ＱＣ，ＱＤのゲートにそれぞれ接続された２つの出力端子を有する。第２の非重複ゲート駆動器２２からの駆動信号を、図２に「ＤＲＶ−Ｃ」及び「ＤＲＶ−Ｄ」で示す。注目すべきは、２つの駆動信号ＤＲＶ−Ａ及びＤＲＶ−Ｂの作動期間が重複しておらず、また、２つの駆動信号ＤＲＶ−Ｃ及びＤＲＶ−Ｄの作動期間が重複していないことである。
【００１２】
駆動回路３０は、第１及び第２の非重複ゲート駆動器２１及び２２にそれぞれ接続された２つの論理素子３１及び３２を有する。２つの論理素子３１及び３２は、第１及び第２の非重複ゲート駆動器２１及び２２にそれぞれ駆動信号（図２に「ＯＵＴ−ＡＢ」及び「ＯＵＴ−ＣＤ」で示す。）を出力する。
【００１３】
本考案に係るゼロ電圧スイッチング型フルブリッジコンバータの動作を具体的に示すべく、回路動作を、時刻Ｔ０からＴ４の５つの時点で区切った５つの段階に分けて順序的に説明する。
【００１４】
１．第１の段階、すなわち、時刻Ｔ０より前の段階
【００１５】
図２及び図３（Ａ）を参照するに、２つのスイッチング素子ＱＡ及びＱＤの両方が時刻Ｔ０より前において作動状態にある。したがって、変圧器１３の一次側を経て電流が流れることができ、変圧器１３の二次側（図示せず）に誘起電圧が生じる。変圧器１３はコイルを用いた構造を有しているので、変圧器１３は漏れインダクタンスを有する。電流が流れたとき漏れインダクタンスが生じ、漏れインダクタンスは、電流強度の面積値に直接比例するエネルギーを蓄える。
【００１６】
第２の段階、すなわち、時刻Ｔ０と時刻Ｔ１との間
【００１７】
図２及び図３（Ｂ）を参照するに、スイッチング素子ＱＡは不作動状態にあり、スイッチング素子ＱＡをコンデンサとみなすことができる。漏れインダクタンスに蓄えられたエネルギーは、コンデンサへの充電に供される。したがって、「ＮＯＤＥ−ＡＢ」で示すノードでの電圧レベルは、高電位からゼロ（ＧＮＤ）に低下する。「ＮＯＤＥ−ＡＢ」で示すノードでの電圧レベルがゼロになったとき、スイッチング素子ＱＢの主ダイオードは、漏れインダクタンス電流の経路を提供する。
【００１８】
第３の段階、すなわち、時刻Ｔ１と時刻Ｔ２との間
【００１９】
図２及び図３（Ｃ）を参照するに、スイッチング素子ＱＢ及びＱＤの両方が作動状態にあり、インダンクタンス電流は、ｄｉ／ｄｔ＝Ｖ／Ｌで表される。一次側の電圧はゼロであり、電流変化がほとんどなく、例えば、電流値は安定していて一定に保たれている。漏れインダクタンスに蓄えられたエネルギーは消費されない。「ＮＯＤＥ−ＡＢ」で示すノードでの電圧レベルは、時刻Ｔ１より前にゼロになるので、ゼロ電圧スイッチングの目的は、スイッチング素子ＱＢが作動したときに達成される。
【００２０】
第４の段階、すなわち、時刻Ｔ２と時刻Ｔ３との間
【００２１】
図２及び図３（Ｄ）を参照するに、スイッチング素子ＱＤが不作動状態にあり、したがって、スイッチング素子ＱＤをコンデンサとみなすことができる。漏れインダクタンスに蓄えられたエネルギーは、コンデンサへの充電に供される。したがって、「ＮＯＤＥ−ＣＤ」で示すノードでの電圧レベルは、ゼロ（ＧＮＤ）から高電位に上昇したとき、スイッチング素子ＱＣの主ダイオードは、漏れインダクタンス電流の経路を提供する。
【００２２】
第５の段階、すなわち、時刻Ｔ３と時刻Ｔ４との間
【００２３】
図２及び図３（Ｅ）を参照するに、スイッチング素子ＱＢ及びＱＣの両方が作動状態にある。変圧器１３の一次側の電圧極性は、時刻Ｔ０の前において生じた電圧極性と逆である。「ＮＯＤＥ−ＣＤ」で示すノードの電圧レベルが時刻Ｔ３より前にゼロになるので、ゼロ電圧スイッチングは、スイッチング素子ＱＣが時刻Ｔ３で作動されたときに達成される。
【００２４】
時刻Ｔ４を次のサイクルの開始時刻（Ｔ０）とみなすことができ、フルブリッジコンバータは、前記した５つの段階を繰り返すことができる。
【００２５】
前記した説明から、高作動温度の問題が軽減されるようなゼロ電圧スイッチングにより、４つのスイッチング素子（例えば、ＭＯＳＦＥＴ）においてスイッチング損失がない。
【００２６】
本考案の実施例について説明したが、詳細において、特に、部品の形状、寸法および配置の事項に関して変更が可能であることは、当該技術分野の知識を有する者にとって明らかである。
【図面の簡単な説明】
【図１】本考案に係るゼロ電圧スイッチング型フルブリッジコンバータの回路ブロック図。
【図２】図１に示すゼロ電圧スイッチング型フルブリッジコンバータの駆動信号波形及び電圧波形をを示す図。
【図３】本考案に係るゼロ電圧スイッチング型フルブリッジコンバータの回路動作を示す図であり、（Ａ）〜（Ｅ）は、各段階における回路動作を示す図。
【図４】２つのスイッチング素子ＱＡ及びＱＢが作動状態にあることを示す、従来のフルブリッジコンバータの回路ブロック図。
【図５】図４に示すフルブリッジコンバータについての、駆動信号の時間的変化を示す図。
【図６】２つのスイッチング素子ＱＢ及びＱＣが作動状態にあることを示す、従来のフルブリッジコンバータの回路ブロック図。
【符号の説明】
１１　第１の切替ユニット
１２　第２の切替ユニット
１３　変圧器
２１　第１の非重複ゲート駆動器
２２　第２の非重複ゲート駆動器
３０　駆動回路
ＱＡ、ＱＢ、ＱＣ、ＱＤ　スイッチング素子
３１、３２　論理素子
【図１】
0003098071.tif 000003
【図２】
0003098071.tif 000004
【図３】
0003098071.tif 000005
【図４】
0003098071.tif 000006
【図５】
0003098071.tif 000007
【図６】
0003098071.tif 000008