【事件の表示】
　特許第２６７６８２６号「クロック分配回路」の請求項１ないし２に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結論】
 特許第２６７６８２６号の請求項１ないし２に係る特許を取り消す。
【理由】
Ｉ　手続きの経緯
　本件特許第２６７６８２６号発明（以下「本件特許発明」という）は、昭和６３年９月３０日に特許出願され、平成９年７月２５日にその特許の設定登録がなされたものであり、その後、平成１０年５月１８日に村戸良至より特許異議の申立てがなされ、平成１０年７月２４日に取消理由通知がなされ、平成１０年１０月１６日に訂正請求がなされ、平成１０年１１月２日に訂正拒絶理由通知がなされたものである。
ＩＩ　訂正の適否（独立特許要件の存否）
１　訂正後の発明
　明細書及び図面の記載からみて、訂正後の特許請求の範囲の欄の請求項１の記載に係る発明（以下「本件訂正発明」という）の目的、効果は「各ゲートアレイに供給されるクロックに生ずる遅延時間およびそのパラツキを小さく」することであり、
　その発明の構成は、
　Ｘ方向およびＹ方向の複数の電源用配線及びクロック配線により構成されるパスにより区切られた複数のゲートアレイから構成された集積回路において、前記各ゲートアレイ内に、各ゲートアレイ内フリップフロップにクロックを分配する第１のクロック分配ゲート群を設け、前記Ｘ方向およびＹ方向の前記パスの交点であって、隣接した４つの前記各ゲートアレイの第１のクロック分配ゲート群までそれぞれ同じ距離になる地点に配置され、前記各第１のクロック分配ゲート群にクロックを分配する第２のクロック分配ゲート群を設けたことを特徴とする集積回路、
である。（特許請求の範囲の欄の記載参照）
　なお、特許請求の範囲の欄には、「複数の‥‥‥（中略）‥‥‥電源用配線により構成される電源パス‥‥‥（中略）‥‥‥集積回路において、‥‥‥（中略）‥‥‥クロック分配回路」と記載されていて、（１）権利の対象が「集積回路」か「クロック分配回路」か不明であり、（２）「複数の」が係る相手が、「Ｘ方向およびＹ方向」か、「配線」か、又は「パス」か不明であり、（３）「パス」の構成が不明である（実施例と一致しない）。
　しかし、明細書及び図面の記載からみて、（１）クロック分配回路以外の「電源パス」や「ゲートアレイ」も構成要件としているので、権利の対象は「集積回路」であると解するのが妥当であり、（２）特許請求の範囲の欄の請求項２の「‥‥‥（前略）‥‥‥複数の前記第２のクロック分配ゲート群の‥‥‥（後略）‥‥‥」という記載から見て、本件訂正発明の「第２のクロック分配ゲート群」は１個であり「Ｘ方向およびＹ方向」も１個であるので、「複数の１が係る相手は、「配線」か「パス」の何れかであり　（この場合でも、第１１図の実施例の「配線」及び「パス」が何個かは不明である）、（３）「パス６」は「クロック配線３１−１〜３１−４、４１−１〜４１−４、５１−１」（但し「クロック配線３１−１〜３１−４」はその一部）も配設され、且つ「クロック配線」が本件訂正発明にとって必須の構成要件であることは明らかであるので、上記のように認定する。
２　刊行物記載発明
　刊行物１（特開昭６３−２０５７２０号公報（昭和６３年８月２５日特許庁発行）、甲第１号証、第７図参照）には、
　Ｘ方向およびＹ方向の複数の「クロック信号」用「配線」により構成されるパスにより区切られた複数の「チップ６ａ〜６ｄ」から構成された「半導体論理回路」において、前記各「チップ６ａ〜６ｄ」内に、各「チップ６ａ〜６ｄ」内「フリップフロップ」（「負荷回路４」の例）に（「第４段バッファ回路２４」を介して）クロックを分配する「第３段パッファ回路２３」を設け、前記Ｘ方向およびＹ方向の前記パスの交点であって、隣接した４つの前記各「チップ６ａ〜６ｄ」の「第３段バッファ回路２３」までそれぞれ同じ距離になる地点に配置され、前記各「第３段バッファ回路２３」にクロックを分配する「第２段バッファ回路２２」を設けた「半導体論理回路」
であって、
　各「チップ６ａ〜６ｄ」に供給されるクロックに生ずる遅延時間およびそのバラツキを小さくすることができる、
という発明が記載されている。
　なお、刊行物１には、「チップ６」を４個の１チップ６ａ〜６ｄ」に分割することだけが明記されている（第７図参照）が、第１図の「チップ６」や第７図の各「チップ６ａ〜６ｄ」の「負荷回路４」が４つのグループに分けられており、各グループを本件訂正発明の「ゲートアレイ」とみなすことが出来ることは、当業者に明らかである。
　ここで、上記発明を本件訂正発明の用語で表現する。
　上記発明の「クロック信号用配線」は本件訂正発明の「クロック配線」と同義であり、
　上記発明の「チップ６ａ〜６ｄ」、「半導体論理回路］、「第３段バッファ回路２３」、「第２段バッファ回路２２」は、夫々本件訂正発明の「ゲートアレイ」、「集積回路」、「第１のクロック分配ゲート群」、「第２のクロック分配ゲート群」と等価であることを考慮すると、
　刊行物１には、
　Ｘ方向およびＹ方向の複数のクロック配線により構成されるパスにより区切られた複数のゲートアレイから構成された集積回路において、前記各ゲートアレイ内に、各ゲートアレイ内フリップフロップにクロックを分配する第１のクロック分配ゲート群を設け、前記Ｘ方向およびＹ方向の前記バスの交点であって、隣接した４つの前記各ゲートアレイの第１のクロック分配ゲート群までそれぞれ同じ距離になる地点に配置され、前記各第１のクロック分配ゲート群にクロックを分配する第２のクロック分配ゲート群を設けた集積回路、
であって、
　各ゲートアレイに供給されるクロックに生ずる遅延時間およびそのバラツキを小さくすることができる、
という発明（以下、「第１の発明」という）が記載されている。
　なお、刊行物２（特開昭６２−２１７６３２号公報（昭和６２年９月２５日特許庁発行）、甲第２号証、第４図参照）にも、同様の発明が記載されている。
３　本件訂正発明の創作可能性
　本件訂正発明（以下、「前者」という）と刊行物１に記載された第１の発明（以下、「後者」という）とを比較すると、
　両者が、
　各ゲートアレイに供給されるクロツクに生ずる遅延時間およびそのパラツキを小さくすること、
を目的、効果とし、
　Ｘ方向およびＹ方向の複数のクロック配線により構成されるパスにより区切られた複数のゲートアレイから構成された集積回路において、前記各ゲートアレイ内に、各ゲートアレイ内フリップフロップにクロックを分配する第１のクロック分配ゲート群を設け、前記Ｘ方向およびＹ方向の前記パスの交点であって、隣接した４つの前記各ゲートアレイの第１のクロック分配ゲート群までそれぞれ同じ距離になる地点に配置され、前記各第１のクロック分配ゲート群にクロックを分配する第２のクロック分配ゲート群を設けた集積回路、
を構成要件としている点で一致しており、
▲１▼前記パスに、前者が、電源用配線により構成される電源パスを併設しているのに対して、後者が電源用配線により構成される電源パスを設けているか否か明記していない点、
で相違している。
　従って、本件訂正発明は、刊行物１に記載された第１の発明において、▲１▼′前記バスに、電源用配線により構成される電源パスを併設することにより、発明をすることができたものである。
４　本件訂正発明の創作容易性
　上記▲１▼′について検討する。
　刊行物１、２に記載された発明の各ゲートアレイに電力が供給されていること、即ち電源用配線が配設されていることは、当業者に明らかであり、その際ゲートアレイに積層せずその周辺に配設することは周知であるので、
　刊行物１に記載された第１の発明において、
　（ゲートアレイの周辺に配設されていることが明らかな）前記パスに、電源用配線により構成される電源パスを併設して本件訂正発明のようにすることは、当業者が容易になし得たことである。
５　訂正後の特許請求の範囲の欄の請求項２の記載に係る発明もまた同様に、刊行物１に記載された第１の発明に基づいて当業者が容易に発明をすることができたものである。（詳細は省略する）
６　特許権者の主張
　特許権者は、平成１０年１０月１６日付け特許異議意見書及び平成１１年１月１８日付け意見書に於いて、要するに、電源パスの特別の構成に基づいて、本件訂正発明の目的、構成、効果が新規であることを主張している。
　しかし、特許請求の範囲の欄は勿論のこと発明の詳細な説明の欄（図面を含む）にも、「パス６」は電源用配線（及びクロック配線）により構成されること以外何も記載されておらず、まして特許権者の主張する電源パスの特別の構成は何処にも記載されていない。
　結局、特許権者の前記主張は本件訂正発明の構成（１項参照）に基づくものでなく、根拠の無い主張であって、失当である。
７　結び
　以上１〜６項を総合して判断すると、本件訂正発明は、刊行物１に記載された第１の発明に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　従って、本件訂正は、特許法第１２０条の４第３項で準用する特許法第１２６条第４項の規定に違反するので、当該訂正は認められない。
ＩＩＩ　特許異議申立の理由の要旨
　特許請求の範囲の請求項１、２記載に係る特許発明（以下「本件第１の特許発明」及び１本件第２の特許発明」という）は、甲第１号証刊行物（特開昭６３−２０５７２０号公報）、甲第２号証刊行物（特開昭６２−２１７６３２号公報）、及び甲第３号証刊行物（「ＩＥＥＥ　１９８４　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｃｏｎｆｅｒｅｎｃｅ　Ｏｎ　Ｃｏｍｐｕｔｅｒ　Ｄｅｓｉｇｎ」）に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないものである。
ＩＶ　特許異議申立の理由の適否
１　本件第１、第２の特許発明
　明細書及び図面の記載からみて、本件第１、第２の特許発明の目的、効果は「各ゲートアレイに供給されるクロックに生ずる遅延時間およびそのバラツキを小さくすること」であり、
　その発明の構成は、
　Ｘ方向およびＹ方向の複数のパスにより区切られた複数のゲートアレイから構成された集積回路において、前記各ゲートアレイ内に、各ゲートアレイ内フリップフロップにクロックを分配する第１のクロック分配ゲート群を設け、前記Ｘ方向およびＹ方向パスの交点であって、隣接した４つの前記各ゲートアレイの第１のクロック分配ゲート群までそれぞれ同じ距離になる地点に配置し、前記各第１のクロック分配ゲート群にクロックを分配する第２のクロック分配ゲート群を設けたことを特徴とするクロック分配回路、
及び
　Ｘ方向およびＹ方向の複数のパスにより区切られた複数のゲートアレイから構成された集積回路において、前記各ゲートアレイ内に、各ゲートアレイ内フリップフロップにクロックを分配する第１のクロック分配ゲート群を設け、前記Ｘ方向およびＹ方向パスの交点であって、隣接した４つの前記各ゲートアレイの第１のクロック分配ゲート群までそれぞれ同じ距離になる地点に配置し、前記各第１のクロック分配ゲート群にクロックを分配する複数の第２のクロック分配ゲート群を設け、
複数の
である。（ＩＩの１項参照）
２　本件第１、第２の特許発明は、刊行物１に記載された第１の発明に基づいて当業者が容易に発明をすることができたものであるから、特許請求の範囲の請求項１、２記載に係る本件特許は何れも、特許法第２９条第２項の規定に違反してなされたものである。（刊行物１に記載された第１の発明の認定及び本件第１、第２の特許発明の容易性の判断はＩＩと略同様であるので省略する）
　従って、特許異議申立は理由が有る。
Ｖ　結び
　以上述べた通り、特許請求の範囲の請求項１、２記載に係る本件特許は、特許法第１１３条第１項第２号に該当するので、取り消すべきものである。
　よって、結論のとおり決定する。
【異議決定日】
平成１１年３月９日（１９９９．３．９）