(57)【要約】  本開示の側面によれば、位相同期回路（ＰＬＬ）を提供する。ＰＬＬは、電圧制御発振器（ＶＣＯ）、検出モジュール及びランプモジュールを備える。ＶＣＯは、第１キャパシタユニット及び第２キャパシタユニットを有する。ＶＣＯは、第１キャパシタユニットの第１容量及び第２キャパシタユニットの第２容量に基づく周波数を有する発振信号を生成する。検出器モジュールは、発振信号及び基準信号の関数としての電圧信号を生成する。発振信号の周波数を安定させるべく、第１キャパシタユニットを制御するのに、電圧信号が使用される。ランプモジュールは、電圧信号に基づいてランプ信号を生成するべく構成されている。電圧信号を所定の範囲内に保つべく、第２容量を第１の値から第２の値へと変化させるように第２キャパシタユニットを制御するのに、ランプ信号が使用される。【選択図】図１
2013530641.tif 000002
【特許請求の範囲】
【請求項１】
第１キャパシタユニット及び第２キャパシタユニットを有し、前記第１キャパシタユニットの第１容量及び前記第２キャパシタユニットの第２容量に基づく周波数を有する発振信号を生成する電圧制御発振器（ＶＣＯ）と、
前記発振信号の前記周波数を安定化させるべく前記第１キャパシタユニットを制御するのに使用される電圧信号を、前記発振信号及び基準信号の関数として生成する検出器モジュールと、
前記電圧信号を所定の範囲に維持するべく、前記第２容量を第１の値から第２の値へと変化させるべく前記第２キャパシタユニットを制御するのに使用されるランプ信号を、前記電圧信号に基づいて生成するランプモジュールと
を備える装置。
【請求項２】
前記ランプモジュールは、前記電圧信号が前記所定の範囲から外れた場合に、前記ランプ信号を生成する請求項１に記載の装置。
【請求項３】
前記ランプモジュールは、前記電圧信号が前記所定の範囲の上限を上回った場合に前記第２容量を漸次減少させ、前記電圧信号が前記所定の範囲の下限を下回った場合に前記第２容量を漸次増加させる前記ランプ信号を生成する請求項２に記載の装置。
【請求項４】
前記ランプモジュールは更に、
前記電圧信号を監視し、前記電圧信号が前記所定の範囲を外れた場合にトリガ信号を生成する監視部と、
前記トリガ信号に応答して前記ランプ信号を生成するランプ制御部と
を有する請求項２に記載の装置。
【請求項５】
前記ランプ制御部は更に、
前記トリガ信号に応答してカウントを行うことによりデジタルランプ信号を生成するカウンタと、
前記デジタルランプ信号を前記ランプ信号へと変換するデジタル／アナログコンバータ（ＤＡＣ）とを含む請求項４に記載の装置。
【請求項６】
前記ランプ制御部は更に、
前記トリガ信号に応答してカウントを行うことによりデジタルランプ信号を生成するカウンタと、
前記デジタルランプ信号に基づいて変調されるパルスストリームを生成するシグマ−デルタ変調器と
を含む請求項４に記載の装置。
【請求項７】
前記第２キャパシタユニットは、少なくとも１つのキャパシタを含み、
前記ランプ信号は、前記キャパシタの制御電圧を第１電圧から第２電圧へと変化させるのに使用される請求項１に記載の装置。
【請求項８】
安定状態とランプ状態との間で前記制御電圧を切り替えるスイッチを更に備える請求項７に記載の装置。
【請求項９】
前記キャパシタは、接合型ダイオードキャパシタ及び金属酸化膜半導体（ＭＯＳ）キャパシタのうちの少なくとも１つである請求項７に記載の装置。
【請求項１０】
前記検出器モジュールは更に、
前記発振信号を分周する分周器と、
分周された前記発振信号と前記基準信号との間の位相誤差を検出する位相検出器と、
前記位相誤差に基づいて前記電圧信号を生成するループフィルタと
を有する請求項１に記載の装置。
【請求項１１】
ドリフト補償を行う方法であって、
第１キャパシタユニットの第１容量及び第２キャパシタユニットの第２容量に基づいて発振信号を生成する段階と、
前記発振信号及び基準信号の関数として電圧信号を生成する段階と、
前記発振信号の周波数を安定化させるべく、前記電圧信号に基づいて前記第１キャパシタユニットの前記第１容量を制御する段階と、
前記電圧信号が所定の範囲を外れた場合に、前記電圧信号を前記所定の範囲内に収めるべく、前記第２キャパシタユニットの前記第２容量を第１の値から第２の値へと変化させる段階と
を備える方法。
【請求項１２】
前記電圧信号が前記所定の範囲を外れた場合に、前記第２キャパシタユニットの前記第２容量を前記第１の値から前記第２の値へと変化させる段階は、
前記電圧信号が前記所定の範囲の上限を上回る場合には、前記第２容量を漸次減少させる段階と、
前記電圧信号が前記所定の範囲の下限を下回る場合には、前記第２容量を漸次増加させる段階と
を含む請求項１１に記載の方法。
【請求項１３】
前記電圧信号が前記所定の範囲を外れた場合に、前記第２キャパシタユニットの前記第２容量を前記第１の値から前記第２の値へと変化させる段階は、
前記第２キャパシタユニットにおけるキャパシタの制御電圧を、第１電圧から第２電圧へと、又は、前記第２電圧から前記第１電圧へと変化させる段階を含む請求項１１に記載の方法。
【請求項１４】
前記キャパシタの前記制御電圧を、安定状態からランプ状態へと切り替える段階を更に備え、
前記ランプ状態では、前記第１電圧から前記第２電圧へと、又は、前記第２電圧から前記第１電圧へと前記制御電圧を変化させる請求項１３に記載の方法。
【請求項１５】
接合型ダイオードキャパシタ及び金属酸化膜半導体（ＭＯＳ）キャパシタのうちの少なくとも１つの前記制御電圧を変化させる段階を更に備える請求項１３に記載の方法。
【請求項１６】
前記電圧信号を監視する段階と、
前記電圧信号が前記所定の範囲を外れた場合に、トリガ信号を生成する段階と、
前記トリガ信号に応答して、ランプ信号を生成する段階と
を更に備える請求項１１に記載の方法。
【請求項１７】
前記トリガ信号に応答して、前記ランプ信号を生成する段階は更に、
前記トリガ信号に応答してカウントを行うことにより、デジタルランプ信号を生成する段階と、
前記デジタルランプ信号をランプ信号にデジタル−アナログ変換する段階と
を含む請求項１６に記載の方法。
【請求項１８】
前記トリガ信号に応答して、前記ランプ信号を生成する段階は更に、
前記トリガ信号に応答してカウントを行うことにより、デジタルランプ信号を生成する段階と、
前記デジタルランプ信号に基づいて変調されるパルスストリームを生成する段階と
を含む請求項１６に記載の方法。
【請求項１９】
前記発振信号及び前記基準信号の関数として前記電圧信号を生成する段階は更に、
前記発振信号を分周する段階と、
分周された前記発振信号と前記基準信号との間の位相誤差を検出する段階と、
前記位相誤差に基づいて前記電圧信号を生成する段階と
を有する請求項１１に記載の方法。
【請求項２０】
発振信号を生成するための位相同期回路（ＰＬＬ）を備える電子システムであって、
前記ＰＬＬは、
第１キャパシタユニット及び第２キャパシタユニットを有し、前記第１キャパシタユニットの第１容量及び前記第２キャパシタユニットの第２容量に基づく周波数を有する発振信号を生成する電圧制御発振器（ＶＣＯ）と、
前記発振信号の前記周波数を安定化させるべく前記第１キャパシタユニットを制御するのに使用される電圧信号を、前記発振信号及び基準信号の関数として生成する検出器モジュールと、
前記電圧信号を所定の範囲に維持するべく、前記第２容量を第１の値から第２の値へと変化させるべく前記第２キャパシタユニットを制御するのに使用されるランプ信号を、前記電圧信号に基づいて生成するランプモジュールと、
前記発振信号に基づいて動作する送受信機と
を有する電子システム。
【発明の詳細な説明】
【背景技術】
【０００１】
［優先権情報］
本願は、２０１０年５月２８日出願の米国仮出願61/349,625号"PLL Ramp-Based Temperature Drift Compensation（ＰＬＬランプに基づく温度ドリフト補償）"の優先権を主張するものであり、前記出願の内容は、参照により本明細書に組み込まれる。
【０００２】
本発明の理解するための背景を、一般的に説明することを目的として、背景技術を説明する。以下、背景技術の章において説明される範囲及び出願時に従来技術として認められていない側面の範囲において、本願発明者の仕事は、本開示に対して明示的に又は非明示的にも、従来技術であるとは認めていない。
【０００３】
一般的に、位相同期回路（ＰＬＬ）は、電圧信号に基づいた発振信号を生成する電圧制御発振器（ＶＣＯ）を備える。ＰＬＬは、所望の発振周波数を達成するべく、電圧信号を調整するように好適に構成されている。ノイズの少ないアプリケーションでは、ＶＣＯは、ノイズに対する感度を低減させるべく、電圧変動に対する周波数変化の比であるゲイン（ＫＶＣＯ）を相対的に小さくするように構成される。動作時には、温度ドリフト等の環境変化により、発振信号の発振周波数が影響を受ける。所望の発振周波数を維持するには、ＰＬＬは、環境変化の影響を補償するべく電圧信号を調整する。しかしながら、ゲインが相対的に小さいことから、温度ドリフト電圧信号が大き過ぎる場合には、電圧信号が電圧制限を超えてしまい、例えば、ＰＬＬが所望の周波数を維持できなくなる場合がある。
【発明の概要】
【０００４】
本開示の側面によれば、位相同期回路（ＰＬＬ）を提供する。ＰＬＬは、電圧制御発振器（ＶＣＯ）、検出モジュール及びランプモジュールを備える。ＶＣＯは、第１キャパシタユニット及び第２キャパシタユニットを有する。ＶＣＯは、第１キャパシタユニットの第１容量及び第２キャパシタユニットの第２容量に基づく周波数を有する発振信号を生成する。検出器モジュールは、発振信号及び基準信号の関数としての電圧信号を生成する。発振信号の周波数を安定させるべく、第１キャパシタユニットを制御するのに、電圧信号が使用される。ランプモジュールは、電圧信号に基づいてランプ信号を生成するべく構成されている。電圧信号を所定の範囲内に保つべく、第２容量を第１の値から第２の値へと変化させるように第２キャパシタユニットを制御するのに、ランプ信号が使用される。
【０００５】
一実施形態において、ランプモジュールは、電圧信号が所定の範囲を外れた場合に、ランプ信号を生成するように構成されている。一例として、ランプモジュールは、電圧信号が所定の範囲の上限を上回った場合に、第２容量を漸次減少させるランプ信号を生成し、電圧信号が所定の範囲の下限を下回った場合に、第２容量を漸次増加させるランプ信号を生成するように構成されている。
【０００６】
また、ランプモジュールは、電圧信号を監視し、電圧信号が所定の範囲を外れるとトリガ信号を生成する監視部を有する。ランプモジュールは更に、トリガ信号に応答してランプ信号を生成するランプ制御部を有する。
【０００７】
一実施形態において、ランプ制御部は、トリガ信号に応答してカウントを開始することによりデジタルランプ信号を生成するカウンタを含む。ランプ制御部はまた、デジタルランプ信号をランプ信号へと変換するデジタル／アナログコンバータ（ＤＡＣ）を含む。
【０００８】
別の実施形態において、ランプ制御部は、トリガ信号に応答してカウントを開始することによりデジタルランプ信号を生成するカウンタを含む。ランプ制御部はまた、デジタルランプ信号に基づいて変調されるパルスストリームを生成するシグマ−デルタ変調器を含む。
【０００９】
本開示の一側面によれば、第２キャパシタユニットは、少なくとも１つのキャパシタを含み、ランプ信号は、キャパシタの制御電圧を第１電圧から第２電圧へと変化させるのに使用される。一例では、スイッチは、制御電圧を安定状態とランプ状態との間で切り替える。キャパシタは、接合型ダイオードキャパシタ及びＭＯＳ（金属酸化膜半導体）キャパシタのうちの少なくとも１つである。
【００１０】
一実施形態において、検出器モジュールは、発振信号を周波数分割する分周器、周波数分割された発振信号と基準信号との間の位相誤差を検出する位相検出器、及び、位相誤差に基づいて電圧信号を生成するループフィタを有する。
【００１１】
ＰＬＬを、電子システムに使用可能である。電子システムは、生成された発振信号を使用するその他の構成要素を含む。一例において、電子システムは、信号を送受信するのに発振信号を使用する送受信機を含む。
【００１２】
本開示の一側面は、ドリフト補償の方法を提供する。方法は、第１キャパシタユニットの第１容量及び第２キャパシタユニットの第２容量に基づいて、発振信号を生成する段階と、発振信号及び基準信号の関数として電圧信号を生成する段階と、発振信号の周波数を安定化させるべく電圧信号に基づいて第１キャパシタの第１容量を調整する段階と、電圧信号が所定の範囲から外れた場合に、第２キャパシタユニットの第２容量を第１の値から第２の値へと変化させる段階とを備える。
【００１３】
第２キャパシタユニットの第２容量を変化させるために、方法は、電圧信号が第２容量が所定の範囲の上限よりも大きい場合に第２容量を漸次減少させる段階と、電圧信号が第２容量が所定の範囲の下限よりも小さい場合に第２容量を漸次増加させる段階とを有する。
【００１４】
一実施形態において、第２キャパシタユニットは、接合ダイオードキャパシタ、ＭＯＳ（金属酸化膜半導体）キャパシタ等の少なくとも１つのキャパシタを含む。方法は、キャパシタの制御電圧を、第１電圧から第２電圧へと、又は、第２電圧から第１電圧へと変化させる段階を備える。一例として、方法は、キャパシタの制御電圧を、安定状態からランプ状態へと切り替える段階を備え、ランプ状態では、制御電圧が第１電圧から第２電圧へと、又は、第２電圧から第１電圧へと変化する。
【００１５】
本開示の一側面によれば、方法は、電圧信号を監視する段階と、電圧信号が所定の範囲から外れた場合に信号をトリガする段階と、トリガ信号に応答してランプ信号を生成する段階を備える。
【００１６】
一実施形態において、トリガ信号に応答してランプ信号を生成するべく、方法は更に、トリガ信号に応答してカウントを開始することによってデジタルランプ信号を生成する段階と、デジタルランプ信号をランプ信号をデジタル−アナログ変換する段階とを備える。別の実施形態では、方法は、トリガ信号に応答してカウントを開始することによってデジタルランプ信号を生成する段階と、デジタルランプ信号に基づいて変調されるパルスストリームを生成する段階とを備える。
【００１７】
発振信号及び基準信号の関数としての電圧信号を生成するべく、方法は、発振信号を周波数分割する段階と、周波数分割された発振信号と基準信号との間の位相誤差を検出する段階と、位相誤差に基づいて電圧信号を生成する段階とを備える。
【００１８】
例として提示される本開示の様々な実施形態が、添付の図面を参照して詳細に説明される。図面において、同様な要素には同様な参照番号が付与されている。
【図面の簡単な説明】
【００１９】
【図１】本開示の一実施形態に係る電子システムの例１００を示したブロック図である。
【図２】本開示の一実施形態に係る電圧制御発振器の例２３０を示したブロック図である。
【図３】本開示の一実施形態に係る電圧制御発振器２３０の波形の例を示したプロット３００である。
【図４】本開示の一実施形態に係るランプ制御部の例４２０のブロック図である。
【図５】本開示の一実施形態に係るランプ生成器５５０を示した図である。
【図６】本開示の一実施形態に係る別のランプ生成器の例６５０を示した図である。
【図７】本開示の一実施形態に係るプロセスの例７００の概略を示したフローチャートである。
【発明を実施するための形態】
【００２０】
図１は、本開示の一実施形態に係る電子システム１００の例を示したブロック図である。電子システム１００は、発振信号を生成する位相同期回路（ＰＬＬ）１０１を備える。発振信号は、送受信機１０９等の電子システム１００内のその他の構成要素によって使用される。ＰＬＬ１０１は、ランプに基づくドリフト補償を行う電圧制御発振器（ＶＣＯ）モジュール１０２を有する。ＰＬＬ１０１は更に、図１に示すように、ＶＣＯモジュール１０２と接続される検出器モジュール１０３を有する。
【００２１】
ＶＣＯモジュール１０２は、検出器モジュール１０３からチューニング電圧ＶＴＵＮＥを受けとり、チューニング電圧ＶＴＵＮＥに基づいて周波数が調整された発振信号を生成する。検出器モジュール１０３は、発振信号と基準クロック信号とを比較して、基準クロック信号との比較による発振信号の周波数誤差、位相誤差等の誤差を検出し、検出された誤差に基づいてチューニング電圧ＶＴＵＮＥを生成する。
【００２２】
一実施形態において、検出器モジュール１０３は、位相検出器（ＰＤ）１０４、ループフィルタ１０５、及び、分周器１０６を含む。これらの要素は、図１に示すように、共に接続される。一例において、基準クロック信号は、水晶発振器に基づいて生成され、相対的に安定した基準クロック周波数を有する。発振信号は、基準クロック周波数のＭ倍（Ｍは正の整数）のように、高い周波数を有する必要がある。分周器１０６は、発振信号をＭで周波数分割し、周波数分割された発振信号を位相検出器１０４に供給する。位相検出器１０４は、周波数分割された発振信号と基準クロック信号とを比較して、基準クロック信号と比較した周波数分割された発振信号の瞬時位相誤差についての情報を生成する。ループフィルタ１０５は、平均位相誤差情報のような低い周波数要素を通過させるローパスフィルタとして構成されており、平均値の関数としてチューニング電圧ＶＴＵＮＥを生成する。
【００２３】
ＶＣＯモジュール１０２は、ランプ電圧信号等のランプ信号を生成するランプモジュール１１０と、ランプ制御される属性を有するＶＣＯ１３０とを有する。一例として、ランプモジュール１１０は、監視部１１５及びランプ制御部１２０を含む。監視部１１５は、チューニング電圧ＶＴＵＮＥを監視する。チューニング電圧ＶＴＵＮＥが所定の範囲外になった場合には、監視部１１５は、トリガ信号を生成する。例えば、チューニング電圧ＶＴＵＮＥが所定の範囲の上限よりも大きい場合には、トリガ信号はランプアップトリガ信号であり、チューニング電圧ＶＴＵＮＥが所定の範囲の下限よりも小さい場合には、トリガ信号はランプダウントリガ信号である。
【００２４】
ランプ制御部１２０は、トリガ信号に応答してランプ信号を生成する。ランプ信号は、ランプ電圧、ランプ電流、ランプ周波数等のランプ属性を有する。一例において、トリガ信号がランプアップトリガ信号である場合には、ランプ制御部１２０は、相対的に低い値を有する第１電圧から、相対的に高い値を有する第２電圧へと漸次増加させる電圧信号を生成する。トリガ信号がランプダウントリガ信号である場合には、ランプ制御部１２０は、相対的に高い値を有する第２電圧から、相対的に低い値を有する第１電圧へと漸次減少させる電圧信号を生成する。
【００２５】
ＶＣＯ１３０は、ランプ信号によって制御される容量、インダクタンス、抵抗等の属性を有する。一例として、ＶＣＯ１３０は、第１キャパシタユニット（図示せず）及び第２キャパシタユニット（図示せず）を含む。第１キャパシタユニットは、チューニング電圧ＶＴＵＮＥによって制御される第１容量を有する。第２キャパシタユニットは、ランプ信号によって制御される第２容量を有し、第２容量はランプ信号に応じて増減する。ＶＣＯ１３０は、発振周波数を有する発振信号を生成する。発振周波数は、第１容量及び第２容量の組み合わせの関数である。ここで、発振周波数は、例えば、インダクタンス、抵抗等のＶＣＯ１３０のその他の属性に依存してもよい。
【００２６】
一実施形態において、動作時には、チューニング電圧ＶＴＵＮＥは、所定の範囲に維持されることが望ましい。チューニング電圧ＶＴＵＮＥが上限よりも大きい場合には、ランプアップ信号が生成されて、第２容量を相対的に高い値から相対的に低い値へと漸次減少させるように、第２キャパシタユニットを制御する制御電圧を増加させるのにランプアップ信号が使用される。一例として、ランプ信号は、相対的に遅いランプレートを有し、ＰＬＬ１０１は、第２容量の減少に応じてチューニング電圧ＶＴＵＮＥを調整することができ、チューニング電圧ＶＴＵＮＥが所定の範囲内で引き下げられる。チューニング電圧ＶＴＵＮＥを所定の範囲で引き下げると同時に、発振信号の発振周波数を実質的に安定した状態に維持するようにランプレートを好適に決定することができる。そして、送受信の間のようなオペレーションがアクティブな状態の間に、送受信機１０９で発振信号が好適に使用される。
【００２７】
チューニング電圧ＶＴＵＮＥが下限よりも小さい場合には、ランプダウン信号が生成されて、第２容量を相対的に低い値から相対的に高い値へと漸次増加させるように、第２キャパシタユニットを制御する制御電圧を減少させるのにランプダウン信号が使用される。一例として、ランプ信号は、相対的に遅いランプレートを有し、ＰＬＬ１０１は、第２容量の増加に応じてチューニング電圧ＶＴＵＮＥを調整することができ、チューニング電圧ＶＴＵＮＥが所定の範囲内で引き上げられる。チューニング電圧ＶＴＵＮＥを所定の範囲で引き上げると同時に、発振信号の発振周波数を実質的に安定した状態に維持するように、ランプレートを好適に決定することができる。そして、送受信の間のようなオペレーションがアクティブな状態の間に、送受信機１０９で発振信号が好適に使用される。
【００２８】
電子システムの比較例（図示せず）において、ＶＣＯに対するチューニング電圧が所定の範囲を外れた場合には、ＶＣＯの容量が、第１の値から第２の値へと比較的短い時間で切り替え制御される。この場合、ＶＣＯの発振信号は、容量が高速で変化することによって、不安定な発振周波数を有する。最終的には発振周波数は安定するが、例えば、このような不安定な発振信号は、送受信オペレーションを行っている送受信機１０９には適していない。
【００２９】
図２は、本開示の一実施形態に係る電圧制御発振器（ＶＣＯ）の例２３０を示したブロック図である。ＶＣＯ２３０を、電子システム１００で使用することができる。ＶＣＯ２３０は、インダクタ−キャパシタ（ＬＣ）型の発振器である。ＶＣＯ２３０は、インダクタユニット２３１、第１キャパシタユニット２３２、第２キャパシタユニット２４０、２つのトランジスタ２３３及び２３４、及び、電流源２３５を含む。第１キャパシタユニット２３２は、チューニング電圧信号ＶＴＵＮＥによって制御され、第２キャパシタユニット２４０は、一定期間の間に第１値から第２値へと増減させる信号によって制御される。これらの要素は共に、図２に示すように接続される。
【００３０】
一実施形態において、ＶＣＯ２３０は、正の出力ノードＶＣＯ＿Ｐ及び負の出力ノードＶＣＯ＿Ｎを有する差分形式で構成される。具体的には、トランジスタ２３３及び２３４は交差接続され、トランジスタ２３３及び２３４のソースにおいて電流源２３５を共有する。トランジスタ２３３及び２３４のドレインはそれぞれ、ＶＴＵＮＥ正出力ノードＶＣＯ＿Ｐ及び負出力ノードＶＣＯ＿Ｎを駆動する。インダクタユニット２３１は、正出力ノードＶＣＯ＿Ｐ及び負出力ノードＶＣＯ＿Ｎに対称的に接続されて、正出力ノードＶＣＯ＿Ｐ及び負出力ノードＶＣＯ＿Ｎの両方にインダクタンスを提供する。第１キャパシタユニット２３２及び第２キャパシタユニット２４０も正出力ノードＶＣＯ＿Ｐ及び負出力ノードＶＣＯ＿Ｎに対称的に接続されて、正出力ノードＶＣＯ＿Ｐ及び負出力ノードＶＣＯ＿Ｎに、これらキャパシタを合わせた容量を提供する。ＶＣＯ２３０は、正出力ノードＶＣＯ＿Ｐにおいて正の発振信号を生成し、負出力ノードＶＣＯ＿Ｎにおいて負の発振信号を生成する。正の発振信号及び負の発振信号は、インダクタンス及び統合容量の関数である同じ発振周波数を有する。
【００３１】
第１キャパシタユニット２３２は、正出力ノードＶＣＯ＿Ｐ及び負出力ノードＶＣＯ＿Ｎに、第１容量を供給する。第１容量は、チューニング電圧信号ＶＴＵＮＥによって制御される。一実施形態において、第１キャパシタユニット２３２は、電圧制御容量を有する一対の整合バラクタ２３６及び２３７を含む。整合バラクタ２３６及び２３７の組の陽極はそれぞれ、図２に示すように、正出力ノードＶＣＯ＿Ｐ及び負出力ノードＶＣＯ＿Ｎに接続される。一対の整合バラクタ２３６及び２３７の陰極は、チューニング電圧信号ＶＴＵＮＥによって制御され、バラクタ２３６及び２３７の容量は、チューニング電圧信号ＶＴＵＮＥに伴って変化する。バラクタ２３６及び２３７は、接合ダイオードキャパシタ、ＭＯＳ（金属酸化膜半導体）キャパシタ等の好適なデバイスによって実装可能である。一実施形態において、チューニング電圧信号ＶＴＵＮＥが増大すると、第１容量が減少し、チューニング電圧信号ＶＴＵＮＥが減少すると、第１容量が増加する。
【００３２】
第２キャパシタユニット２４０は、正出力ノードＶＣＯ＿Ｐ及び負出力ノードＶＣＯ＿Ｎに第２容量を提供する。第２容量は、一定期間の間に、第１の値から第２の値へと漸次変化可能である。一実施形態において、第２キャパシタユニット２４０は、複数の電圧制御信号ＶＣ−１〜ＶＣ−Ｎによってそれぞれ制御される複数のキャパシタユニットＣＳ−１からＣＳ−Ｎを有するキャパシタバンクを有する。複数のキャパシタユニットＳＣ−１からＣＳ−Ｎはそれぞれ、一対の整合バラクタを含む。一対の整合バラクタの陽極はそれぞれ、正出力ノードＶＣＯ＿Ｐ及び負出力ノードＶＣＯ＿Ｎに接続される。一対の整合バラクタの陰極はそれぞれ、複数の電圧制御信号ＶＣ−１〜ＶＣ−Ｎのうちの１つによって制御される。ここで、バラクタは、接合ダイオードキャパシタ、ＭＯＳ（金属酸化膜半導体）キャパシタ等の好適なデバイスによって実装可能である。一実施形態において、ＶＣ−１等の電圧制御信号が相対的に低い場合には、キャパシタユニットＣＳ−１は相対的に高い容量を有し、ＶＣ−１等の電圧制御信号が相対的に高い場合には、キャパシタユニットＣＳ−１は相対的に低い容量を有する。
【００３３】
電圧制御信号ＶＣ−１〜ＶＣ−Ｎはそれぞれ、安定状態及びランプ状態を有する。電圧制御信号が安定状態である場合、当該電圧制御信号によって制御される一対の整合バラクタは、相対的に安定した容量を有する。電圧制御信号がランプ状態である場合、当該電圧制御信号によって制御される一対の整合バラクタは、容量が増減する。
【００３４】
一例として、安定状態は、相対的に低い電圧（ＬＯ）状態及び相対的に高い電圧（ＨＩ）状態を有し、ランプ状態は、ランプアップ状態及びランプダウン状態を有する。ＬＯ状態では、電圧制御信号は相対的に低い電圧に維持され、この電圧制御信号によって制御される一対の整合バラクタは、相対的に高い容量を有する。ＨＩ状態では、電圧制御信号は相対的に高い電圧に維持され、この電圧制御信号によって制御される一対の整合バラクタは、相対的に低い容量を有する。ランプアップ状態では、電圧制御信号が、相対的に低い電圧から相対的に高い電圧へと一定期間の間に、例えば、直線的に増加する。そして、一対の整合バラクタの容量が漸次減少する。ランプダウン状態では、電圧制御信号が、相対的に高い電圧から相対的に低い電圧へと一定期間の間に、例えば、直線的に減少する。そして、一対の整合バラクタの容量が漸次増加する。
【００３５】
動作の間、チューニング電圧信号ＶＴＵＮＥが所定の範囲にとどまる場合、電圧制御信号ＶＣ−１〜ＶＣ−Ｎは、安定状態、すなわち、ＬＯ状態かＨＩ状態の何れかにある。第２キャパシタユニット２４０の第２容量は安定状態である。ＶＣＯ２３０の発振周波数は、第１容量及び第２容量との組み合わせに依存する。第１容量は、チューニング電圧信号ＶＴＵＮＥの関数である。チューニング電圧信号ＶＴＵＮＥは、発振周波数が安定状態を保つように調整される。
【００３６】
チューニング電圧信号ＶＴＵＮＥが所定の範囲の上限を上回る場合には、ＬＯ状態である電圧制御信号のうちの１つ、例えば、ＶＣ−Ｎが、ランプアップ状態へと切り替えられる。ＶＣ−Ｎが漸次増加すると、キャパシタユニットＣＳ−Ｎの容量が漸次減少する。そして、第２容量が漸次減少すると、発振周波数が増加する傾向がある。発振周波数を安定に保つべく、チューニング電圧ＶＴＵＮＥが低減され、第１容量を増加させる。そして、チューニング電圧ＶＴＵＮＥが所定の範囲内へと引き下げられる。ＶＣＯ２３０がＰＬＬ１０１のようなＰＬＬ内で使用される場合、ＰＬＬ１０１が十分な応答時間を有するようにＶＣ−Ｎのランプレートが好適に決定される。ＶＣ−Ｎの増加に応答して、ＰＬＬ１０１はチューニング電圧ＶＴＵＮＥを所定の範囲に引き下げ、発振周波数を相対的に安定な状態に維持する。
【００３７】
チューニング電圧信号ＶＴＵＮＥが所定の範囲の加減を下回る場合には、ＨＩ状態である電圧制御信号のうちの１つ、例えば、ＶＣ−１が、ランプダウン状態へと切り替えられる。ＶＣ−１が漸次減少すると、キャパシタユニットＣＳ−１の容量が漸次増加する。そして、第２容量が漸次増加すると、発振周波数が減少する傾向がある。発振周波数を安定に保つべく、チューニング電圧ＶＴＵＮＥが増加され、第１容量を減少させる。そして、チューニング電圧ＶＴＵＮＥが所定の範囲内へと引き上げられる。ＶＣＯ２３０がＰＬＬ１０１のようなＰＬＬ内で使用される場合、ＰＬＬ１０１が十分な応答時間を有するようにＶＣ−１のランプレートが好適に決定される。ＶＣ−Ｎの減少に応答して、ＰＬＬ１０１はチューニング電圧ＶＴＵＮＥを所定の範囲に引き下げ、発振周波数を相対的に安定な状態に維持する。
【００３８】
図３は、本開示の一実施形態に係るＰＬＬ１０１内のＶＣＯ２３０を使用した波形の例を示したプロット３００である。プロット３００には、チューニング電圧信号ＶＴＵＮＥの第１波形３１０と、電圧制御信号ＶＣ−Ｎの第２波形３２０が示されている。
【００３９】
一例として、まず、電圧制御信号ＶＣ−ＮがＬＯ状態にある。温度ドリフト等、環境状態が変化すると、ＶＣＯ２３０の発振周波数が変化する傾向がある。発振周波数を安定に保つべく、チューニング電圧信号ＶＴＵＮＥを調整して、環境状態の変化を補償する。チューニング電圧ＶＴＵＮＥが、３１２で示すように上限ＶＴＵＮＥ＿ＭＡＸと下限ＶＴＵＮＥ＿ＭＩＮの間の所定の範囲にとどまる場合には、３２２で示すように、電圧制御信号はＬＯ状態にとどまる。
【００４０】
しかしながら、一例として、低ノイズアプリケーションにＶＣＯ２３０が使用される場合、ノイズ感度を低減させるべく、ＶＣＯ２３０のゲインが相対的に小さくなっている。したがって、環境状態の変化が相対的に大きい場合、チューニング電圧ＶＴＵＮＥが所定の範囲を外れることがある。例えば、温度が非常に高くなると、チューニング電圧信号ＶＴＵＮＥが、３１１に示すように、上限ＶＴＵＮＥ＿ＭＡＸよりも大きくなり、例えば、ＶＣ−Ｎのような電圧制御信号のうちの１つがトリガされ、３２１に示すようにランプアップ状態へと切り替わる。ランプアップ状態では、電圧制御信号ＶＣ−Ｎが、３２３で示されるように、相対的に低い電圧から相対的に高い電圧へと一定期間に増加する。電圧制御信号ＶＣ−Ｎが増大すると、第２容量が減少する。第２容量が減少すると、ＶＣＯ２３０の発振周波数が増加する傾向がある。発振周波数を安定な状態に保つべく、３１３に示すように、ＰＬＬ１０１はチューニング電圧ＶＴＵＮＥを引き下げる。一例として、電圧制御信号ＶＣ−Ｎが相対的に高い電圧に達する場合には、チューニング電圧ＶＴＵＮＥを、図３のＶＴＵＮＥ＿ＭＩＤで示されるように、所定の範囲内におけるほぼ中間の位置まで引き下げるように、ＰＬＬ１０１が好適に設計される。
【００４１】
電圧制御信号ＶＣ−Ｎが相対的に高い電圧に達すると、電圧制御信号ＶＣ−ＮがＨＩ状態になる。温度が上昇を続ける場合には、３１４に示すように、チューニング電圧信号ＶＴＵＮＥも上昇する。電圧制御信号ＶＣ−Ｎは、３２４に示すように、ＨＩ状態を維持する。チューニング電圧信号ＶＴＵＮＥが再び上限ＶＴＵＮＥ＿ＭＡＸを超えると、ＬＯ状態にある別の電圧制御信号、例えば、ＶＣ−Ｎ−１がランプアップ状態へと切り替えられる。
【００４２】
図４は、本開示の一実施形態に係るランプ制御部の例４２０のブロック図である。ランプ制御部４２０を使用して、ＶＣＯ２３０を制御する電圧制御信号ＶＣ−１〜ＶＣ−Ｎを生成することができる。ランプ制御部４２０は、制御信号Ｃ−１〜Ｃ−Ｎ、スイッチ信号Ｓ−１〜Ｓ−Ｎ、及び、ランプ信号を生成する。スイッチ信号Ｓ−１〜Ｓ−Ｎはそれぞれ、スイッチＳＷ−１〜ＳＷ−Ｎを制御するのに使用される。ＳＷ−１のようなスイッチはそれぞれ、ランプ信号を電圧制御信号ＶＣ−１として向かわせる、又は、対応する制御信号Ｃ−１を電圧制御信号ＶＣ−１として向かわせるべく制御される。ランプ制御部４２０は、制御ロジック４２１及びランプ生成器４５０を含む。図４に示すように、これらの要素は共に接続される。
【００４３】
制御ロジック４２１は、電圧制御信号ＶＣ−１〜ＶＣ−Ｎの安定状態を制御するべく、制御信号Ｃ−１〜Ｃ−Ｎを生成する。一例として、制御信号Ｃ−１〜Ｃ−Ｎは、バイナリ信号である。ランプ制御部４２０は、バイナリ信号Ｃ−１〜Ｃ−Ｎに基づいて、電圧制御信号ＶＣ−１〜ＶＣ−ＮをＬＯ状態又はＨＩ状態へと駆動する、インバータＩＮＶ−１からＩＮＶ−Ｎのような好適な駆動回路を有する。
【００４４】
更に、制御ロジック４２１は、トリガ信号の受信に応じてデジタルランプ信号を生成し、ランプ生成器４５０にデジタルランプ信号を供給する。一実施形態において、制御ロジック４２１は、ランプアップトリガ信号に応答してゼロからデジタル数字の最大値までカウントアップし、ランプダウントリガ信号に応答してデジタル数字の最大値からゼロからまでカウントダウンするカウンタ（図示せず）を含む。
【００４５】
ランプ生成器４５０は、デジタルランプ信号を受信し、アナログランプ信号を生成して、アナログランプ信号をスイッチＳＷ−１〜ＳＷ−Ｎに供給する。
【００４６】
そして、制御ロジック４２１は、スイッチＳＷ−１〜ＳＷ−Ｎをそれぞれ制御するべく、スイッチ信号Ｓ−１〜Ｓ−Ｎを生成する。スイッチ信号Ｓ−１〜Ｓ−Ｎに基づいて、スイッチＳＷ−１〜ＳＷ−Ｎはそれぞれ、電圧制御信号ＶＣ−１〜ＶＣ−Ｎを安定信号又はランプ信号とするべく制御する。
【００４７】
一例として、チューニング電圧ＶＴＵＮＥが所定の範囲にある場合、トリガ信号は生成されない。制御ロジック４２１は、制御信号Ｃ−１〜Ｃ−Ｎを生成する。制御信号Ｃ−１〜Ｃ−Ｎは、安定状態を生成するべく、インバータＩＮＶ−１〜ＩＮＶ−１０を制御する。制御ロジック４２１は更に、安定状態を電圧制御信号ＶＣ−１〜ＶＣ−Ｎに向かわせるようにスイッチＳＷ−１〜ＳＷ−Ｎを制御するべく、スイッチ信号Ｓ−１〜Ｓ−Ｎを出力する。
【００４８】
トリガ信号がランプアップトリガ信号である場合、例えば、制御ロジック４２１は、デジタルランプアップ信号を生成し、デジタルランプアップ信号をランプ生成器４５０に供給する。ランプ生成器４５０は、アナログランプアップ信号を生成する。更に、制御ロジック４２１は、スイッチ信号、例えば、Ｓ−Ｎを調整して、対応するスイッチＳＷ−Ｎを切り替えて、アナログランプアップ信号が、ＬＯ状態の対応する電圧制御信号へと向かうようにする。制御ロジック４２１は、例えば、Ｓ−１〜Ｓ−Ｎ−１である残りのスイッチ信号を保持してもよい。また、一例として、制御ロジック４２１は、例えば、Ｃ−Ｎの制御信号を１から０へと対応する切り替えに更新してもよい。出力ＶＣ−ＮがＨＩ状態に達すると、制御ロジック４２１はスイッチ信号Ｓ−Ｎを調整して、対応するスイッチＳＷ−Ｎを切り替えて戻して、安定制御信号を出力に向かわせる。
【００４９】
制御ロジック４２１は、任意の好適な技術により実装可能である。一実施形態において、制御ロジック４２１は、ステートマシーンによって実装される。
【００５０】
図５は、本開示の一実施形態に係るランプ生成器５５０を示した図である。ランプ生成器５５０は、デジタル／アナログコンバータ（ＤＡＣ）５５１、抵抗器５５２、及び、キャパシタ５５３を含む。図５に示すように、これらの要素は、共に接続される。
【００５１】
ＤＡＣ５５１はデジタルランプ信号を受信し、デジタルランプ信号をアナログ信号に変換する。抵抗器５５２及びキャパシタ５５３は、高周波数要素を取り除くローパスフィルタを形成し、アナログランプ信号を出力する。
【００５２】
図６は、本開示の一実施形態に係る別のランプ生成器の例６５０を示した図である。ランプ生成器６５０は、シグマ−デルタ変調器６５１及びインバータ６５２を有する。シグマ−デルタ変調器６５１は、デジタルランプ信号を受信し、デジタルランプ信号に基づいて変調されたパルスストリームを生成する。インバータ６５２は、変調されたパルスストリームのＨＩ状態及びＬＯ状態を好適に形成する。変調されたパルスストリームは、相対的に高いパルス周波数を有する。パルスストリームは、高周波数におけるランプ状態における容量を変調して、ＶＣＯにＦＭ変調を導入する。典型的には、ＦＭ変調に対するＶＣＯ感度は、ＦＭ変調周波数が増加すると減少するので、パルスストリームによる信号劣化は、パルスの周波数を上げることにより低減可能である。
【００５３】
図７は、本開示の一実施形態に係るランプ信号を生成するためのランプモジュール１１０のようなランプモジュールのプロセスの例７００の概略を示したフローチャートである。ランプモジュール１１０は、ランプ制御部１２０及び監視部１１５を有する。プロセスはＳ７０１で開始し、Ｓ７１０へと進む。
【００５４】
Ｓ７１０において、ランプモジュール１１０は、コールドスタート（常温起動）から開始する。一例において、ランプ制御部１２０は、図４に示したランプ制御部４２０として実装される。ランプ制御部４２０は、電圧制御信号ＶＣ−１〜ＶＣ−Ｎの半分をＨＩ状態へと制御する制御信号Ｃ−１〜Ｃ−Ｎを初期化し、電圧制御信号ＶＣ−１からＶＣ−Ｎの残りの半分をＬＯ状態へと制御する。
【００５５】
Ｓ７２０において、ランプモジュール１１０は、アイドル状態となり、一定期間、信号を安定な状態に保つ。
【００５６】
Ｓ７３０において、監視部１１５は、チューニング電圧ＶＴＵＮＥを監視し、チューニング電圧ＶＴＵＮＥが所定の範囲に維持されているか否かを判断する。チューニング電圧ＶＴＵＮＥが所定の範囲に保持されている場合には、プロセスはＳ７２０に戻り、そうでない場合には、プロセスはＳ７４０に進む。
【００５７】
Ｓ７４０において、監視部１１５は、チューニング電圧ＶＴＵＮＥが上限を超えているか否かを判断する。チューニング電圧ＶＴＵＮＥが上限を超えている場合には、プロセスはＳ７５０に進み、そうでない場合には、プロセスはＳ７６０に進む。
【００５８】
Ｓ７５０において、ランプモジュール１１０は、正のランプ信号を生成する。一例において、正のランプ信号は、ランプアップ電圧信号である。ランプアップ電圧信号は、ＶＣＯ２３０の第２キャパシタユニット２４０におけるバラクタのようなＶＣＯにおける構成要素を制御するのに使用される。バラクタは、ＬＯ状態の制御電圧によって制御されている。制御電圧が増大すると、バラクタの容量が変化する。そして、この容量の変化により、ＶＣＯ２３０の発振周波数が変化する傾向がある。ＶＣＯ２３０がＰＬＬ１０１のようなＰＬＬで使用される場合、ＰＬＬ１０１は、容量変化に好適に応答する。ランプレートが相対的にゆっくりである場合、ＰＬＬ１０１はチューニング電圧ＶＴＵＮＥを徐々に低減させて、発振周波数をほぼ安定な状態に保つ。そして、プロセスはＳ７２０へと戻る。
【００５９】
Ｓ７６０において、ランプモジュール１１０は、正のランプ信号を生成する。一例において、負のランプ信号は、ランプダウン電圧信号である。ランプダウン電圧信号は、ＶＣＯ２３０の第２キャパシタユニット２４０におけるバラクタのようなＶＣＯにおける構成要素を制御するのに使用される。バラクタは、ＨＩ状態の制御電圧によって制御されている。制御電圧が減少すると、バラクタの容量が変化する。そして、この容量の変化により、ＶＣＯ２３０の発振周波数が変化する傾向がある。ＶＣＯ２３０がＰＬＬ１０１のようなＰＬＬで使用される場合、ＰＬＬ１０１は、容量変化に好適に応答する。ランプレートが相対的にゆっくりである場合、ＰＬＬ１０１はチューニング電圧ＶＴＵＮＥを徐々に低減させて、発振周波数をほぼ安定な状態に保つ。そして、プロセスはＳ７２０へと戻る。
【００６０】
本発明が、例示された特定の実施形態に関連付けて説明されたが、数多くの改良、変更、変形が当業者にとって明らかである。したがって、本明細書に記載された本発明の実施形態は例示に過ぎず、限定することを意図していない。本発明の範囲から逸脱することなく、変更が可能である。
【図１】
2013530641.tif 000003
【図２】
2013530641.tif 000004
【図３】
2013530641.tif 000005
【図４】
2013530641.tif 000006
【図５】
2013530641.tif 000007
【図６】
2013530641.tif 000008
【図７】
2013530641.tif 000009
【国際調査報告】
2013530641.tif 000010
2013530641.tif 000011