【事件の表示】
　特許第２７７９６２３号「半導体不揮発性メモリ」の請求項１ないし２に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結論】
　特許第２７７９６２３号の請求項１ないし２に係る特許を取り消す。
【理由】
Ｉ．手続の経緯
　本件特許第２７７９６２３号の発明は、昭和６３年６月６日に出願され、平成１０年５月１５日に設定登録され、その後、平成１０年１２月１日に友野宏より特許異議申立がなされ、平成１１年５月１４日付で取消理由通知をし、その指定期間内である平成１１年８月９日に訂正請求がなされたが、その訂正請求に対して平成１１年８月２３日付で訂正拒絶理由が通知され、その指定期間内である平成１１年１１月４日に訂正請求書の補正がなされたものである。
ＩＩ．訂正請求書の補正に対する訂正請求書の要旨の変更についての判断
　特許法第１２０条の４第３項において準用する同法第１３１条第２項の規定によれば、訂正請求書の補正は訂正請求書の要旨を変更してはならないのである。ところで、本件訂正請求は、特許明細書の請求の範囲において請求項１の「揮発性半導体メモリ」を「不揮発性半導体メモリ」と訂正し（訂正事項１）、同項の「前記制御ゲート絶縁膜」を「前記ゲート絶縁膜」と訂正する（訂正事項２）ものであり、本件訂正請求の補正は、請求項２を削除し（補正事項１）、請求項１の「ゲート絶縁膜」とあるのを「１部にトンネル絶縁膜を有するゲート絶縁膜」と補正し（補正事項２）、更に請求項１の「浮遊ゲート電極よりなる」とあるのを「浮遊ゲート電極と、前記浮遊ゲート電極の上に、ＣＶＤ法により形成された中間絶縁膜よりなる」と補正する（補正事項３）ものである。訂正事項と補正事項とは以上のとおりであり、（訂正事項１）及び（訂正事項２）と（補正事項１）乃至（補正事項３）とは全く異なる事項であるから、本件訂正請求の補正により（補正事項１）乃至（補正事項３）を追加したことは、訂正を求める範囲を実質的に拡大変更するものであり、本件訂正請求の要旨を変更するものである。
　したがって、本件訂正請求の補正は、特許法第１２０条の４第３項において準用する同法第１３１条第２項の規定に違反してなされたものであるから、認めることはできない。（平成８年（行ケ）第２２２号参照）
ＩＩＩ．訂正の適否の判断
（イ）訂正明細書の請求項１に係る発明
　訂正明細書の請求項１に係る発明は、その特許請求の範囲に記載された事項により特定されるとおりのものであり、請求項１記載の発明は下記のとおりである。
「【請求項１】第１導電型の半導体基板表面に設けられた第２導電型のソース領域、ドレイン領域及び制御ゲート領域と、前記ソース領域と前記ドレイン領域間の前記半導体基板表面であるチャネル領域と、前記チャネル領域上に形成されたゲート絶縁膜と、前記制御ゲート領域上に形成された制御ゲート絶縁膜と前記ゲート絶縁膜との上に橋渡すごとく設けられ、不揮発性半導体メモリを制御する周辺制御回路のトランジスタのゲート電極と同じ材質のポリサイド又はシリサイドよりなり、前記周辺制御回路のトランジスタのゲート電極と同一の工程にて形成された浮遊ゲート電極よりなることを特徴とする半導体不揮発性メモリ。
（ロ）訂正の適否
　当審が訂正拒絶理由通知において示した刊行物（特開昭６０−２６０１４７号公報）には、「半導体基板表面に素子分離領域を挟んで設けられたチャネル領域およびコントロールゲートと、絶縁層を介して該チャネル領域およびコントロールゲート上に連通して設けられたフローティングゲートとを含んで形成された不揮発性記憶素子を有してなることを特徴とする半導体装置。」（特許請求の範囲）、「第２図は従来のＥＰ−ＲＯＭの構造を模式的に示した側断面図である。第２図図示において、１はｐ形シリコン（Ｓｉ）の基板、２は二酸化シリコン（ＳｉＯ２）の素子分離領域、３と４はｎ＋型Ｓｉのソースとドレイン、５はチャネル領域、６はＳｉＯ２の絶縁膜（ゲート酸化膜）、７はポリＳｉのフローティングゲート、８はＳｉＯ２の絶縁膜、９はポリＳｉのコントロールゲート、１０はＳｉＯ２の絶縁層、３ａ、４ａ、９ａはそれぞれコンタクトホール３ｂ、４ｂ、９ｂを通してソース３、ドレイン４、コントロールゲート９を導出する電極である。」（第１頁右欄第１８行〜第２頁左上欄第９行）、「また、論理回路を形成する金属酸化膜ゲートＦＥＴ（以下ＭＯＳ−ＦＥＴと称す）の構造は、模式的に側断面図で示した第３図図示の如くである。即ち、１は前出と同様な基板、１２はＳｉＯ２の素子分離領域、１３と１４はｎ＋型Ｓｉのソースとドレイン、１５はチャネル領域、１６はＳｉＯ２の絶縁膜（ゲート酸化膜）、１７はポリＳｉのゲート、２０はＳｉＯ２の絶縁層、１３ａ、１４ａ、１７ａはそれぞれコンタクトホール１３ｂ、１４ｂ、１７ｂを通してソース１３、ドレイン１４、ゲート１７を導出する電極である。」（第２頁右上欄第７行〜１６行）及び「以下本発明によるＥＰ−ＲＯＭの一実施例の構造を模式的に示した第１図（図（ａ）は平面図、図（ｂ）、（ｃ）、（ｄ）は側断面図）により説明する。全図を通じ同一符号は同一対象物を示す。第１図図示において、２２はＳｉＯ２の素子分離領域、２７はポリＳｉのフローティングゲート、２８はＳｉＯ２の絶縁膜、２９はｎ＋型Ｓｉのコントロールゲート、３０はＳｉＯ２の絶縁層、２２ａは素子分離領域２２の一部でチャネル領域５とコントロールゲート２９との間に介在する部分、２９ａはコンタクトホール２９ｂを通してコントロールゲート２９を導出する電極である。フローティングゲート２７、絶縁膜２８、コントロールゲート２９などは、それぞれ第２図図示のフローティングゲート７、絶縁膜８、コントロールゲート９などに対応したものである。即ち、従来フローティングゲート７の上に設けられた絶縁膜８は、図（ｂ）図示の如く、素子分離領域２２ａを挟んでチャネル領域５と横並びに設けられた絶縁膜２８となり、コントロールゲート２９は絶縁膜２８の下に設けられ、フローティングゲート２７は、素子分離領域２２ａを跨ぎ絶縁膜６および２８の上に連通して設けられて、前記一層構造のＥＰ−ＲＯＭとなっている。・・・このＥＰ−ＲＯＭの構造においては、第３図図示のＭＯＳ−ＦＥＴと並べながら見ると判るように、コントロールゲート２９はソース３、１３、ドレイン４、１４と同類であり、フローティングゲート２７はゲート１７と同時に形成可能で、その後の工程も該ＭＯＳ−ＦＥＴと共通で終了する。」（第３頁左上欄第１３行〜左下欄第１８行）が第１、２及び３図と共に記載されている。してみると、上記刊行物１には、ｐ型のシリコン基板１の表面にｎ＋型のソース３、ドレイン４及びコントロールゲート２９とが形成され、ソース３とドレイン４間のシリコン基板１表面にチャネル領域５が形成され、チャネル領域５上にゲート酸化膜６が形成され、コントロールゲート２９上に絶縁膜２８が形成され、ゲート絶縁膜６上と絶縁膜２８上に跨ってフローティングゲート２７が形成された不揮発性記憶素子と、論理回路を形成するＭＯＳ−ＦＥＴのゲート１７はフローティングゲート２７と同時に形成可能であり、ゲート１７とフローティングゲート２７とはその材質がポリＳｉであることを特徴とする半導体装置が記載されているものと認められる。
　本件請求項１に係る発明と上記刊行物記載の発明とを対比すると、上記刊行物記載の「ｐ型のシリコン基板１」、「ｎ＋型」、「絶縁膜２８」、「論理回路を形成するＭＯＳ−ＦＥＴ」及び「半導体装置」はそれぞれ本件発明の「第１導電型の半導体基板」、「第２導電型」、「制御ゲート絶縁膜」、「不揮発性半導体メモリを制御する周辺制御回路のトランジスタ」及び「半導体不揮発性メモリ」に相当するから、両者は第１導電型の半導体基板表面に設けられた第２導電型のソース領域、ドレイン領域及び制御ゲート領域と、前記ソース領域と前記ドレイン領域間の前記半導体基板表面であるチャネル領域と、前記チャネル領域上に形成されたゲート絶縁膜と、前記制御ゲート領域上に形成された制御ゲート絶縁膜と前記ゲート絶縁膜との上に橋渡すごとく設けられた浮遊ゲート電極と、不揮発性半導体メモリを制御する周辺制御回路のトランジスタを有することを特徴とする半導体不揮発性メモリの点で一致し、下記の点で相違する。
　（１）本件発明が浮遊ゲート電極と、不揮発性半導体メモリを制御する周辺制御回路のトランジスタのゲート電極とが同一の工程にて形成されるのに対して、上記刊行物記載の発明が浮遊ゲート電極と、不揮発性半導体メモリを制御する周辺制御回路のトランジスタのゲート電極とが同一の工程にて形成される可能性を示しているにすぎない点。
　（２）浮遊ゲート電極と、不揮発性半導体メモリを制御する周辺制御回路のトランジスタのゲート電極とが、本件発明においては同じ材質のポリサイド又はシリサイドよりなっているのに対して、上記刊行物記載の発明においては同じ材質のポリシリコンよりなっている点。
　上記相違点について検討すると、
　相違点（１）については、上記刊行物記載の発明において、浮遊ゲート電極と、不揮発性半導体メモリを制御する周辺制御回路のトランジスタのゲート電極とが同一の工程にて形成される可能性を示しているのであるから、半導体装置の製造工程においてはその工程数の短くすることが要求されていることを鑑みれば、浮遊ゲート電極と、不揮発性半導体メモリを制御する周辺制御回路のトランジスタのゲート電極とを同一の工程にて形成することは、上記刊行物記載の発明においても当然なすべきことと認められる。
　相違点（２）については、特開昭６３−１７５４４号公報に示すように、近年のＩＣの微細化と高速化の要求に従って、電極・配線材料（明細書の記載から見てゲート電極も含まれることは明らかである。）がポリシリコンからポリサイドに変わりつつあることがよく知られていることであるから、上記刊行物記載の発明においても不揮発性半導体メモリを制御する周辺制御回路のトランジスタのゲート電極もポリシリコンに変えてポリサイドを用いることに格別の創意工夫を必要としない。そうすると不揮発性半導体メモリを制御する周辺制御回路のトランジスタのゲート電極と同一工程で形成される浮遊ゲートの材料もまたポリサイドとなることは明らかである。よって、上記相違点は当業者が容易に想到し得たことと認められる。
　したがって、本件請求項１に係る発明は上記刊行物記載の発明及び周知技術に基づいて当業者が容易に想到し得たものと認められる。
　以上のとおりであるから、上記訂正請求は、特許法第１２０条の４第第３項で準用する同第１２６条第４項の規定に違反するので、当該訂正は認められない。
ＩＶ．特許異議申立についての判断
（イ）本件特許明細書の特許請求の範囲請求項１には「第１導電型の半導体基板表面に設けられた第２導電型のソース領域、ドレイン領域及び制御ゲート領域と、前記ソース領域と前記ドレイン領域間の前記半導体基板表面であるチャネル領域と、前記チャネル領域上に形成されたゲート絶縁膜と、前記制御ゲート領域上に形成された制御ゲート絶縁膜と前記制御ゲート絶縁膜との上に橋渡すごとく設けられ、揮発性半導体メモリを制御する周辺制御回路のトランジスタのゲート電極と同じ材質のポリサイド又はシリサイドよりなり、前記周辺制御回路のトランジスタのゲート電極と同一の工程にて形成された浮遊ゲート電極よりなることを特徴とする半導体不揮発性メモリ。」と記載されているが、「前記制御ゲート絶縁膜」は「前記ゲート絶縁膜」の誤りであり、「揮発性半導体メモリ」は「不揮発性半導体メモリ」の誤りであると認められるから、本件請求項１に係る発明は、次の事項によって特定されるとおりのものである。
　「第１導電型の半導体基板表面に設けられた第２導電型のソース領域、ドレイン領域及び制御ゲート領域と、前記ソース領域と前記ドレイン領域間の前記半導体基板表面であるチャネル領域と、前記チャネル領域上に形成されたゲート絶縁膜と、前記制御ゲート領域上に形成された制御ゲート絶縁膜と前記ゲート絶縁膜との上に橋渡すごとく設けられ、不揮発性半導体メモリを制御する周辺制御回路のトランジスタのゲート電極と同じ材質のポリサイド又はシリサイドよりなり、前記周辺制御回路のトランジスタのゲート電極と同一の工程にて形成された浮遊ゲート電極よりなることを特徴とする半導体不揮発性メモリ。」
　また、本件請求項２に係る発明は、次の事項によって特定されるとおりのものである。
　「前記ゲート絶縁膜の一部がトンネル絶縁膜である請求項１記載の半導体不揮発性メモリ。」
（ロ）対比・判断
　ｉ）本件請求項１に係る発明は、上記のとおり訂正請求書の請求項１に係る発明と同一であるから、上記ＩＩＩ．（口）と同様の理由により上記刊行物及び周知技術に基づいて当業者が容易に想到し得たものと認められる。
　ｉｉ）本件請求項２に係る発明と上記刊行物記載の発明とを対比すると、本件請求項１に係る発明と上記刊行物記載の発明との相違点以外に、本件請求項２に係る発明がゲート絶縁膜の一部がトンネル絶縁膜であるのに対して、上記刊行物記載の発明はそのような構成を採っていない点で相違する。
　上記相違点について検討すると、本件請求項１に係る発明と上記刊行物記載の発明との相違点は上記ｉ）で検討しているので、それ以外の相違点について検討する。
　特開昭６３−１７５４４号公報に示すように、ゲート絶縁膜の一部がトンネル絶縁膜である不揮発性半導体メモリは周知であり、上記刊行物記載の発明において上記周知技術を採用することに格別の創意工夫を必要としない。よって、上記相違点は当業者が容易に想到し得たことと認められる。
　したがって、本件請求項２に係る発明は上記刊行物記載の発明及び周知技術に基づいて当業者が容易に想到し得たものと認められる。
（ハ）むすび
　以上のとおりであるから、本件請求項１及び２に係る発明は、上記刊行物記載の発明及び周知技術に基づき当業者が容易に発明することができたものであるから、請求項１及び２に係る発明は特許法第２９条第２項の規定に違反してなされたものである。
　したがって、本件請求項１及び２に係る発明は、特許法第１１３条第１項第２号に該当するので、取り消されるべきものである。
　よって、結論のとおり決定する。
【異議決定日】
平成１１年１２月１７日（１９９９．１２．１７）