(57)【要約】入力スラブ導波路領域および出力スラブ導波路領域の少なくとも１つから延びる複数のシリコンフォトニクスアレイ導波路を含み、複数のアレイ導波路のそれぞれの第１の部分は、第１のコアの幾何形状を有し、複数のアレイ導波路のそれぞれの第２の部分は、第２のコアの幾何形状を有する、シリコンフォトニクスＡＷＧ（アレイ導波路回折格子）およびそれらの製造方法である。第１のコアの幾何形状および第２のコアの幾何形状は、異なる導波路のコアの幅および／または異なるコアの構造を備えることができる。ＡＷＧの温度安定性が、本発明の技法により提供される。
2013507660.tif 000002
【特許請求の範囲】
【請求項１】
シリコンフォトニクスアレイ導波路回折格子であって、
入力スラブ導波路領域および出力スラブ導波路領域の少なくとも１つから延びる複数のシリコンフォトニクスアレイ導波路を備え、
前記複数のアレイ導波路のそれぞれの第１の部分は、第１のコアの幾何形状を有し、
前記複数のアレイ導波路のそれぞれの第２の部分は、第２のコアの幾何形状を有する
ことを特徴とするシリコンフォトニクスアレイ導波路回折格子。
【請求項２】
前記第１のコアの幾何形状および前記第２のコアの幾何形状は、異なる導波路のコアの幅を備えたことを特徴とする請求項１に記載のアレイ導波路回折格子。
【請求項３】
前記複数のアレイ導波路のそれぞれの前記第２の部分は、前記複数のアレイ導波路のそれぞれの中央部分であることを特徴とする請求項１または請求項２に記載のアレイ導波路回折格子。
【請求項４】
前記第２のコアのサイズは、前記第１のコアのサイズより大きく、前記複数のアレイ導波路の経路長は、外側の導波路から内側の導波路に向けて増大し、前記複数のアレイ導波路のそれぞれの、それぞれの第２の部分の経路長は、前記外側の導波路から前記内側の導波路に向けて減少することを特徴とする請求項１から請求項３のいずれか一項に記載のアレイ導波路回折格子。
【請求項５】
前記第１のコアの幾何形状は、均質導波路構造を備え、前記第２のコアの構造は、スロット導波路構造を備えたことを特徴とする請求項１に記載のアレイ導波路回折格子。
【請求項６】
前記複数のアレイ導波路のそれぞれの前記第２の部分は、前記複数のアレイ導波路のそれぞれの中央部分であることを特徴とする請求項５に記載のアレイ導波路回折格子。
【請求項７】
前記複数のアレイ導波路の経路長は、外側の導波路から内側の導波路に向けて増大し、前記複数のアレイ導波路のそれぞれの、それぞれの第２の部分の経路長は、前記外側の導波路から前記内側の導波路に向けて減少することを特徴とする請求項５または請求項６に記載のアレイ導波路回折格子。
【請求項８】
反射型のアレイ導波路回折格子を備えたことを特徴とする請求項１から請求項７のいずれか一項に記載のアレイ導波路回折格子。
【請求項９】
シリコンフォトニクスアレイ導波路回折格子を形成する方法であって、
入力スラブ導波路領域および出力スラブ導波路領域の少なくとも１つから延びる複数のシリコンフォトニクスアレイ導波路を形成するステップを備え、
前記複数のアレイ導波路のそれぞれの第１の部分は、第１のコアの幾何形状を有し、
前記複数のアレイ導波路のそれぞれの第２の部分は、第２のコアの幾何形状を有する
ことを特徴とする方法。
【請求項１０】
前記第１のコアの幾何形状および前記第２のコアの幾何形状は、異なる導波路のコアの幅を備えることを特徴とする請求項９に記載の方法。
【請求項１１】
前記複数のアレイ導波路のそれぞれの前記第２の部分は、前記複数のアレイ導波路のそれぞれの中央部分であることを特徴とする請求項９または請求項１０に記載の方法。
【請求項１２】
前記第２のコアのサイズは、前記第１のコアのサイズより大きく、前記複数のアレイ導波路の経路長は、外側の導波路から内側の導波路に向けて増大し、前記複数のアレイ導波路のそれぞれの、それぞれの第２の部分の経路長は、前記外側の導波路から前記内側の導波路に向けて減少することを特徴とする請求項９から請求項１１のいずれか一項に記載の方法。
【請求項１３】
前記第１のコアの幾何形状は、均質導波路構造を備え、前記第２のコアの構造は、スロット導波路構造を備えることを特徴とする請求項９に記載の方法。
【請求項１４】
前記複数のアレイ導波路のそれぞれの前記第２の部分は、前記複数のアレイ導波路のそれぞれの中央部分であることを特徴とする請求項１３に記載の方法。
【請求項１５】
前記複数のアレイ導波路の経路長は、外側の導波路から内側の導波路に向けて増大し、前記複数のアレイ導波路のそれぞれの、それぞれの第２の部分の経路長は、前記外側の導波路から前記内側の導波路に向けて減少することを特徴とする請求項１３または請求項１４に記載の方法。
【請求項１６】
前記アレイ導波路回折格子が、反射型のアレイ導波路回折格子を備えることを特徴とする請求項９から請求項１５のいずれか一項に記載の方法。
【請求項１７】
請求項９から請求項１６のいずれか一項によって作製されることを特徴とする任意のアレイ導波路回折格子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アサーマル（ａｔｈｅｒｍａｌ）（温度に敏感でない）シリコンフォトニクス（ｓｉｌｉｃｏｎ  ｐｈｏｔｏｎｉｃｓ）ＡＷＧに関する。より詳細には、本発明は、アレイ導波路で異なる（例えば２つの）コアの幾何形状を採用する新規のＡＷＧ構成に関する。
【背景技術】
【０００２】
シリコンフォトニクスは、ますます高まる注目を引きつつある、というのは、それが、従来はＩＩＩ−Ｖ型半導体材料に基づくはるかに高価な構成要素を採用して達成した機能を実行することになる、低コストのフォトニック集積回路のまったく新しい世代を提供するからである。シリコンフォトニクスの発展のための主要な推進力は、マイクロエレクトロニクス業界でのコスト効果の高い光インターコネクト技術に対する需要である。シリコンフォトニクスは、光通信の用途を超える、より幅広い範囲の用途をさらに見出すことができる。
【０００３】
基本的な構築ブロック（光源、光導波路、ＡＷＧマルチプレクサ／デマルチプレクサ、光変調器、光検出器、および電子インテリジェンス（ｅｌｅｃｔｒｏｎｉｃ  ｉｎｔｅｌｌｉｇｅｎｃｅ）など）を単一のシリコン基板上に集積させることにより、個別構成要素に基づくデバイスと比較する場合に、多くの性能の利益およびコストの利益を伴う、エレクトロニクスの機能性とフォトニクスの機能性の両方を有するシリコンフォトニックチップ（ｓｉｌｉｃｏｎ  ｐｈｏｔｏｎｉｃ  ｃｈｉｐ）が可能になる。
【０００４】
シリコンフォトニクスの分野での重要な技術の躍進が、ここ数年の間に起こっている。シリコン光変調器、ＳｉＧｅフォト検出器、シリコンラマンレーザ（ｓｉｌｉｃｏｎ  Ｒａｍａｎ  ｌａｓｅｒ）、シリコン光増幅器、シリコン波長変換器、およびハイブリッドシリコンレーザ（ｈｙｂｒｉｄ  ｓｉｌｉｃｏｎ  ｌａｓｅｒ）などの様々なシリコンフォトニック構成要素が論証されてきている。
【０００５】
シリコンフォトニクスＡＷＧの実装に立ちはだかる最も重大な問題は、逆多重化の特性が、温度に関して変動することである。遠距離通信の用途で現在使用されているシリカＡＷＧとは異なり、熱光学のコントローラまたは機械的な技法を、デバイスの性能を安定させるために使用することはできない、というのは、シリコンフォトニクスＡＷＧは、きわめて小さい（約１００μｍ×１００μｍ）場合があり、熱を発生させるＣＰＵにより囲まれる場合があるからである。したがって、ＡＷＧ自体のアサーマル化が、ＣＭＯＳ互換のシリコンフォトニクスの発展にきわめて重要である。
【０００６】
以下でさらに開示するように、本発明は、アレイ導波路で異なるコアの幾何形状を使用することにより、温度の変動に対してシリコンフォトニクスＡＷＧの感度を減じるための技法を提供する。
【０００７】
現在、この問題は、例えば、図１および図２に示すような、ポリマーのオーバークラッディング（ｏｖｅｒ−ｃｌａｄｄｉｎｇ）を伴うＳＯＩ（シリコンオンインシュレータ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ））導波路を使用することにより解決されている（例えば、非特許文献１参照。）。この技法では、シリコンコア（ｓｉｌｉｃｏｎ  ｃｏｒｅ）の温度依存性（ｄｎＳｉ／ｄＴ＝１．８３×１０−４Ｋ−１）が、ポリマーのオーバークラッディングの逆の温度感度（ｔｅｍｐｅｒａｔｕｒｅ  ｓｅｎｓｉｔｉｖｉｔｙ）（ｄｎＰｏｌｙ／ｄＴ＝−２．４×１０−４Ｋ−１）により相殺される。
【０００８】
ＡＷＧは、光周波数で動作するフェーズドアレイアンテナ（ｐｈａｓｅｄ  ａｒｒａｙ  ａｎｔｅｎｎａ）とほぼ同様に作動する。図３の例示的なＡＷＧの概略図を参照すると、このＡＷＧは、入力導波路および出力導波路、２つの集束スラブ領域、ならびに、隣接する導波路間で一定の経路長差ΔＬがある複数のチャネル導波路のフェーズドアレイを含む。
【０００９】
図３で例示するように、ｘ１の位置での入力光が、第１のスラブ導波路に入り、次いでアレイにされた導波路を励起する。各アレイ導波路での励起場は、ａｋ（ｋ＝１〜Ｎ）であり、ここでＮは、アレイ導波路の総数を示す。アレイにされた導波路を通過した後で、光ビームは、第２のスラブ導波路内のｘで、１つの焦点上に強め合うように干渉する。この焦点の場所は、各導波路での相対位相遅延がΔＬ／λにより与えられるので、信号波長に依存する。固定した光入力位置ｘ１に関しての、波長λに対する焦点位置ｘの分散は、次式により与えられる（例えば、非特許文献２参照。）。
【００１０】
【数１】
2013507660.tif 000003
【００１１】
ここで、ｆおよびｎｓ（＝βｓ／ｋ）は、スラブ領域の焦点距離および実効屈折率（ｅｆｆｅｃｔｉｖｅ  ｉｎｄｅｘ）であり、ｄは、第２のスラブおよびアレイの境界面でのアレイ導波路の間隔であり、ｍは、回折次数である。ＡＷＧの中心波長は、次式により与えられる。
【００１２】
【数２】
2013507660.tif 000004
【００１３】
ここで、ｎｃ（＝βｃ／ｋ）は、アレイ導波路の実効屈折率であり、ΔＬは、アレイのアームでの幾何学的経路長差である。
【００１４】
図４は、コアの幅Ｗ＝５００ｎｍであり、オーバークラッディングがＳｉＯ２であり、パラメータの残りが図１に示すものと同様である、３２チャンネル１００−ＧＨｚのＳＯＩのＡＷＧに関して得られる、中心波長の温度依存性を示す。
【００１５】
中心波長の温度感度は、次式のように表すことができる。
【００１６】
【数３】
2013507660.tif 000005
【００１７】
図５は、コアの幅Ｗ＝３５０ｎｍであり、図１および図２に示すようなポリマーのオーバークラッディングを伴う、３２チャンネル１００−ＧＨｚのＳＯＩのＡＷＧに関して得られる、中心波長の温度依存性を示す。
【００１８】
ポリマーの負の温度感度が、シリコンコアの正の感度を相殺するので、温度感度は、０．１２ｎｍ／Ｋから−０．００５ｎｍ／Ｋまで低減する。
【００１９】
一般には、２つの型のＣＭＯＳ集積スキーム、すなわち、（図６の例に示すような）ＦＥＯＬ（フロントエンドオブライン（ｆｒｏｎｔ−ｅｎｄ−ｏｆ−ｌｉｎｅ））集積、および（図７の例に示すような）ＢＥＯＬ（バックエンドオブライン（ｂａｃｋ−ｅｎｄ−ｏｆ−ｌｉｎｅ））集積が存在する。ＦＥＯＬ集積では、ＳＯＩ光導波路デバイスに対するポリマーのオーバークラッディングは、現実的ではない、というのは、ポリマーのオーバークラッディングは、後続の処理で必要とされる精度の高い厚さの可制御性がない場合があり、電子デバイスに不純物を付加する可能性があるからである。
【００２０】
ＢＥＯＬ集積では、光導波路デバイスは、ＣＭＯＳデバイスの上方に配設されることになる。この主な理由は、ＩｎＧａＡｓＰなどのＩＩＩ−Ｖ型半導体デバイスのレーザおよび検出器が、シリコンの光コアの上に直接ウェハボンディングされる（ｗａｆｅｒ  ｂｏｎｄｅｄ）ことになるということである。そのような場合には、ポリマーのオーバークラッディングをシリコンの光デバイスに付加する機会はない。
【００２１】
上記の考察に基づいて、好ましくはポリマー材料を伴わないアサーマルシリコンフォトニクスＡＷＧが、当分野で必要とされている。
【先行技術文献】
【非特許文献】
【００２２】
【非特許文献１】J. Teng, et. al., "Athermal Silicon-on-insulator ring resonators by overlaying a polymer cladding on narrowed waveguides", Optics Express, vol. 17, no. 17, pp. 14627-14633, 2009
【非特許文献２】K. Okamoto, Fundamentals of Optical Waveguides, 2nd Edition (Elsevier, New York, 2006) chapter 9
【非特許文献３】G. Veronis and S. Fan, "Guided Subwavelength Plasmonic Mode Supported by a Slot in a Thin Metal Film", Opt. Lett., vol. 30, no. 24, pp. 3359-3361, Dec. 2005
【発明の概要】
【００２３】
従来技術の欠点が克服され、さらなる利点が本発明により提供されるものであり、それは、一態様では、シリコンフォトニクスアレイ導波路回折格子およびその製造方法である。回折格子は、入力スラブ導波路領域および出力スラブ導波路領域の少なくとも１つから延びる複数のシリコンフォトニクスアレイ導波路を含み、複数のアレイ導波路のそれぞれの第１の部分は、第１のコアの幾何形状を有し、複数のアレイ導波路のそれぞれの第２の部分は、第２のコアの幾何形状を有する。
【００２４】
一態様では、第１のコアの幾何形状および第２のコアの幾何形状は、異なる導波路のコアの幅を備える。
【００２５】
複数のアレイ導波路のそれぞれの第２の部分は、複数のアレイ導波路のそれぞれの中央部分である場合があり、第２のコアのサイズは、第１のコアのサイズより大きく、複数のアレイ導波路の経路長は、外側の導波路から内側の導波路に向けて増大し、複数のアレイ導波路のそれぞれの、それぞれの第２の部分の経路長は、外側の導波路から内側の導波路向けて減少する。
【００２６】
別の態様では、第１のコアの幾何形状は、均質導波路構造を備え、第２のコアの構造は、スロット導波路構造を備える。
【００２７】
複数のアレイ導波路のそれぞれの第２の部分は、複数のアレイ導波路のそれぞれの中央部分である場合があり、複数のアレイ導波路の経路長は、外側の導波路から内側の導波路に向けて増大し、複数のアレイ導波路のそれぞれの、それぞれの第２の部分の経路長は、外側の導波路から内側の導波路に向けて減少する。
【００２８】
アレイ導波路回折格子は、二重スラブ（ｄｕａｌ−ｓｌａｂ）構成である場合があり、または、単一のスラブを有する反射型の構成である場合がある。
【００２９】
さらに、さらなる特徴および利点が、本発明の技法によって実現される。本発明の他の実施形態および態様が、本明細書で詳細に説明され、主張する発明の一部とみなされる。
【図面の簡単な説明】
【００３０】
本発明とみなされる主題は、本明細書の末尾で、特許請求の範囲の形で、詳細に指摘され、明瞭に請求される。本発明の前述の、および他の、目的、特徴、および利点は、添付の図面と関連して取り上げる以下の詳細な説明から明らかとなる。
【００３１】
【図１】典型的なＳＯＩ導波路構造の断面図である。
【図２】導波路幅の関数としての、ポリマーのオーバーレイを伴うＳＯＩ導波路に関するＴＥモード送信の温度依存性のグラフである。
【図３】典型的なＡＷＧの概略図である。
【図４】コアの幅Ｗ＝５００ｎｍであり、オーバークラッディングがＳｉＯ２であり、残りのパラメータが図１のものと同様である、例示的な３２チャンネル１００−ＧＨｚのＳＯＩのＡＷＧでの中心波長の温度依存性のグラフである。
【図５】コアの幅Ｗ＝３５０ｎｍであり、図１に示すようなポリマーのオーバークラッディングを有する、例示的な３２チャンネル１００−ＧＨｚのＳＯＩのＡＷＧでの中心波長の温度依存性のグラフである。
【図６】典型的なＦＥＯＬ（フロントエンドオブライン）集積に起因する例示的な構造の図である。
【図７】典型的なＢＥＯＬ（バックエンドオブライン）集積に起因する例示的な構造の図である。
【図８】本発明の一態様による、例示的なアサーマルシリコンフォトニクスＡＷＧ（Ｉ型）の概略図である。
【図９】典型的なコアの幅（Ｗ＝５００ｎｍ）を有する、例示的なＳｉ細線導波路（Ｓｉ−ｗｉｒｅ  ｗａｖｅｇｕｉｄｅ）を示す断面図である。
【図１０】本発明による、より広いコアの幅（
【数４】
2013507660.tif 000006
＝１，０００ｎｍ）を有する、例示的なＳｉ細線導波路を示す断面図である。
【図１１】本発明の別の態様による、例示的なアサーマルシリコンフォトニクスＡＷＧ（ＩＩ型）の概略図である。
【図１２】典型的なコアの構造を有する、例示的なＳｉ細線導波路を示す断面図である。
【図１３】本発明による、スロットが付いたコアの構造を有する、例示的なＳｉ細線導波路を示す断面図である。
【図１４】本発明の別の態様による、例示的な反射型のアサーマルシリコンフォトニクスＡＷＧ（ＩＩＩ型）の概略図である。
【図１５】本発明の別の態様による、例示的な反射型のアサーマルシリコンフォトニクスＡＷＧ（ＩＶ型）の概略図である。
【発明を実施するための形態】
【００３２】
以下で考察するように、本発明は、一態様では、ＣＭＯＳ互換材料を使用するアサーマルシリコンフォトニクスＡＷＧおよびその製造方法を提供する。
【００３３】
図８は、アレイ導波路で２つの異なるコアの幾何形状（例えば、標準的なコアの幅を有するＳｉ細線導波路および広いコアの幅を有するＳｉ細線導波路）を採用する、全体的にＣＭＯＳ互換のアサーマルＡＷＧ１００の概略的な構成である。
【００３４】
この「Ｉ型」のアサーマルＡＷＧ１００は、例えば、２つの集束スラブ領域（１０２および１０４）に／から通じる、入力／出力導波路、および複数のチャネル導波路１０６／１０８／１１０のフェーズドアレイを含む。アレイ導波路は、例えば、２つの異なるコアの幾何形状を有する導波路を含む。この例では、それらは、それぞれ、第１の（例えば、標準的な）コアの幅（例えば、Ｗ＝５００ｎｍ）を有するＳｉ細線導波路１０６および１０８、ならびに、異なる、より広いコアの幅（例えば、
【００３５】
【数５】
2013507660.tif 000007
【００３６】
＝１，０００ｎｍ）を有するＳｉ細線導波路１１０である。コアの厚さは、この例示的な実施形態ではＴ＝２５０ｎｍである。一例として、標準的なコアの幅を有するＳｉ細線導波路（１０６および１０８）の幾何学的経路長は、外側の導波路から内側の導波路に向けて、きざみ幅Δｌだけ増大し得るものであり、広いコアの幅を有するＳｉ細線導波路（１１０）のものは、外側の導波路から内側の導波路向けて、Δｓのきざみ幅だけ減少し得るものである。中心の波長λに対する位相整合条件は、次式により与えられる。
【００３７】
【数６】
2013507660.tif 000008
【００３８】
ここで、それぞれ、ｎｃおよび  
【００３９】
【数７】
2013507660.tif 000009
【００４０】
は、標準的なコアの幅および広いコアの幅を有するＳｉ細線導波路の実効屈折率であり、ｌ１およびｓ１は、標準的なコアの幅および広いコアの幅の一番外側の（ｉ＝１）経路長を示す。式（４）内の共通項を減じることにより、以下の式を得る。
【００４１】
【数８】
2013507660.tif 000010
【００４２】
式（５）を（２）と比較して、（５）を次式のように書き換えるのが好都合である。
【００４３】
【数９】
2013507660.tif 000011
【００４４】
【数１０】
2013507660.tif 000012
【００４５】
というのは、ΔＬは、アサーマル条件とは無関係に、システムの仕様により決定されるからである。
【００４６】
アサーマル条件は、式（５）から次式のように導出される。
【００４７】
【数１１】
2013507660.tif 000013
【００４８】
ここで、ｄｎｃ／ｄＴおよび
【００４９】
【数１２】
2013507660.tif 000014
【００５０】
／ｄＴは、それぞれ、標準的なコアの幅および広いコアの幅を有するＳｉ細線導波路の温度感度を示す。標準的なコアの幅および広いコアの幅を有するＳｉ細線導波路での、経路長差ΔｌおよびΔｓは、式（５）〜（８）から次式のように得られる。
【００５１】
【数１３】
2013507660.tif 000015
【００５２】
【数１４】
2013507660.tif 000016
【００５３】
図９および図１０は、それぞれ、標準的なコアの幅を有するＳｉ細線導波路１２０（Ｗ＝５００ｎｍ）、および広いコアの幅を有するＳｉ細線導波路１３０（
【００５４】
【数１５】
2013507660.tif 000017
【００５５】
＝１，０００ｎｍ）の、例示的な導波路構成の断面図、電場分布、実効屈折率（ｎｃ＝２．５７８３および
【００５６】
【数１６】
2013507660.tif 000018
【００５７】
＝２．８４０４）、およびそれらの温度感度（ｄｎｃ／ｄＴ＝１．９７×１０−４Ｋ−１および  
【００５８】
【数１７】
2013507660.tif 000019
【００５９】
／ｄＴ＝１．８９×１０−４Ｋ−１）である。
【００６０】
式（９）において、３２ｃｈ−１００ＧＨｚのＡＷＧに対してのΔＬ＝１２．４５１μｍを、実効屈折率（ｎｃ＝２．５７８３および  
【００６１】
【数１８】
2013507660.tif 000020
【００６２】
＝２．８４０４）、およびそれらの温度感度（ｄｎｃ／ｄＴ＝１．９７×１０−４Ｋ−１および  
【００６３】
【数１９】
2013507660.tif 000021
【００６４】
／ｄＴ＝１．８９×１０−４Ｋ−１）とともに設定すると、標準的なコアの幅および広いコアの幅を有するＳｉ細線導波路での、例示的な経路長差ΔｌおよびΔｓは、次式のように決定される。
【００６５】
Δｓ＝８９．９０μｍ  （１０．１）
【００６６】
Δｌ＝８６．５９μｍ  （１０．２）
【００６７】
本発明の別の態様によれば、図１１は、アレイ導波路で２つの異なるコアの幾何形状（例えば、Ｓｉ細線導波路およびＳｉスロット導波路）を採用する、全体的にＣＭＯＳ互換のアサーマルＡＷＧ２００の概略図である。
【００６８】
この「ＩＩ型」のアサーマルＡＷＧ２００は、例えば、２つの集束スラブ領域（２０２および２０４）に／から通じる、入力／出力導波路、および複数のチャネル導波路２０６／２０８／２１０のフェーズドアレイを含む。この「ＩＩ型」の実施形態では、アレイ導波路は、２つの異なるコアの幾何形状を含む。この例では、それらは、それぞれ、例えば均質導波路構造を有するＳｉ細線導波路２０６／２０８（Ｗ＝５００ｎｍ）、および、例示的なスロット幅（ｓｌｏｔ＝１５０ｎｍ）が、幅がｄｌｏｔ＝１７５ｎｍである２つのシリコン導波路の間に挟まれているＳｉスロット導波路２１０である。コアの厚さは、例えばＴ＝２５０ｎｍである。
【００６９】
Ｓｉスロット導波路構造は、２つのシリコン導波路の間に形成される（空気およびＳｉＯ２などの）低屈折率の１００ｎｍ以下〜２００ｎｍのスロットに基づく場合がある。この構造の動作の原理は、スロット導波路に適用される境界条件に基づく。境界条件は、電気変位場（Ｄ）が、シリコン−空気（またはシリコン−ＳｉＯ２）境界面をまたいで連続的であることを示す。ｚ方向に伝搬する電磁波に対しては、（ｘ方向にそろえられる）Ｅｘモードの電場成分が、シリコンの屈折率と低屈折率のスロットとの間の比の２乗に比例する不連続性を受ける。この不連続性は、場が、低屈折率のスロット領域で、シリコン導波路でよりもはるかに強くなるようなものである。スロットの幅が、場の減衰長に匹敵すると仮定すると、電場は、スロット全体で大きなままであり、結果として、スロットでは、シリコン領域でのものよりはるかに高い電力密度となる。スロットで伝達される電力の割合は、導かれる電力全体の３０％より高くなり得る。シリコン導波路内を伝搬している電磁場のエバネッセントテール（ｅｖａｎｅｓｃｅｎｔ  ｔａｉｌ）は、中央のスロットで重なり合い、それが、低い屈折率の領域での強い光の閉じ込めにつながる。正味の効果は、スロットでの、シリコン領域での強度と比較してのより強い強度である。スロット領域での高い閉じ込めのモードは、導波路の真の固有モードの一部である。したがって、構造に沿って吸収点または散乱点が存在しないとすれば、スロット導波路のモードは、理論的には無損失である。Ｓｉスロット導波路の低損失の特性によって、長い伝搬長にわたる、スロット内の材料と電場との間の十分な相互作用が可能になる。これは、理論的な伝搬長が２０μｍ程度のものである、プラズモニクスの（ｐｌａｓｍｏｎｉｃ）金属スロット導波路に対する重要な利点である（例えば、非特許文献３参照。）。Ｓｉスロット導波路のギャップ領域での強度が強いため、このギャップ領域に別の材料を挿入すると、導波路の光学特性に強く影響を及ぼす場合がある。このギャップ領域に生物材料または人間の息を挿入することにより、比較的低い材料の含有量で、伝搬波との強い相互作用が可能となり、大きな位相変化が可能となる。
【００７０】
図１２および図１３は、それぞれ、Ｓｉ細線導波路２２０およびＳｉスロット導波路２３０の、例示的な導波路構成の断面図、電場分布、実効屈折率（ｎｃ＝２．５７８３および
【００７１】
【数２０】
2013507660.tif 000022
【００７２】
＝１．６３４３）、およびそれらの温度感度（ｄｎｃ／ｄＴ＝１．９７×１０−４Ｋ−１および  
【００７３】
【数２１】
2013507660.tif 000023
【００７４】
／ｄＴ＝６．１１×１０−５Ｋ−１）である。
【００７５】
式（９）において、３２ｃｈ−１００ＧＨｚのＡＷＧに対してのΔＬ＝１２．４５１μｍ、および実効屈折率（ｎｃ＝２．５７８３および
【００７６】
【数２２】
2013507660.tif 000024
【００７７】
＝１．６３４３）、およびそれらの温度感度（ｄｎｃ／ｄＴ＝１．９７×１０−４Ｋ−１および  
【００７８】
【数２３】
2013507660.tif 000025
【００７９】
／ｄＴ＝６．１１×１０−５Ｋ−１）を設定すると、標準的なコアの幅および（例えば、スロットが付いた）広いコアの幅を有するＳｉ細線導波路での、経路長差ΔｌおよびΔｓは、次式のように決定される。
【００８０】
Δｓ＝３８．５５μｍ  （１１．１）
【００８１】
Δｌ＝１１．９８μｍ  （１１．２）
【００８２】
本発明の別の態様によれば、図１４は、アレイ導波路で２つの異なるコアの幾何形状（例えば、標準的なコアの幅を有するＳｉ細線導波路３０６および広いコアの幅を有するＳｉ細線導波路３１０）を採用する、全体的にＣＭＯＳ互換の反射型のアサーマルＡＷＧ３００の概略図である。
【００８３】
この「ＩＩＩ型」のアサーマルＡＷＧでは、本質的には図８のＩ型のＡＷＧ１００の半分が、単一のスラブ領域３０２を使用して実装される。各アレイ導波路の端部では、鏡３１２、例えば、金鏡またはＤＢＲ（分布ブラッグ反射型）鏡が、入来する光波を反射して戻すために配置される。
【００８４】
このＩＩＩ型のアサーマルＡＷＧでは、標準的なコアの幅（例えば、Ｗ＝５００ｎｍ）を有するＳｉ細線導波路の幾何学的経路長は、左手側の導波路から右手側の導波路に向けて、Δｌ（ｒ）のきざみ幅で減少し、広いコアの幅（例えば、  
【００８５】
【数２４】
2013507660.tif 000026
【００８６】
＝１，０００ｎｍ）を有するＳｉ細線導波路のものは、左手側の導波路から右手側の導波路に向けて、Δｓ（ｒ）のきざみ幅で増大する。中心の波長λに対する位相整合条件は、次式により与えられる。
【００８７】
【数２５】
2013507660.tif 000027
【００８８】
ここで、それぞれ、ｎｃおよび
【００８９】
【数２６】
2013507660.tif 000028
【００９０】
は、標準的なコアの幅および広いコアの幅を有するＳｉ細線導波路の実効屈折率であり、ｌ１およびｓ１は、標準的なコアの幅および広いコアの幅の一番左側の（ｉ＝１）経路長を示す。式（１２）内の共通項を減じることにより、以下の式を得る。
【００９１】
【数２７】
2013507660.tif 000029
【００９２】
式（１３）を（２）と比較して、（１３）を次式のように書き換えるのが好都合である。
【００９３】
【数２８】
2013507660.tif 000030
【００９４】
【数２９】
2013507660.tif 000031
【００９５】
というのは、ΔＬは、アサーマル条件とは無関係に、システムの仕様により決定されるからである。
【００９６】
アサーマル条件は、式（１３）から次式のように導出される。
【００９７】
【数３０】
2013507660.tif 000032
【００９８】
ここで、ｄｎｃ／ｄＴおよび  
【００９９】
【数３１】
2013507660.tif 000033
【０１００】
／ｄＴは、標準的なコアの幅および広いコアの幅を有するＳｉ細線導波路の温度感度を示す。Ｓｉ細線導波路およびＳｉスロット導波路での、経路長差Δｌ（ｒ）およびΔｓ（ｒ）は、式（１３）〜（１６）から次式のように得られる。
【０１０１】
【数３２】
2013507660.tif 000034
【０１０２】
【数３３】
2013507660.tif 000035
【０１０３】
式（１７）において、３２ｃｈ−１００ＧＨｚのＡＷＧに対してのΔＬ＝１２．４５１μｍ、および実効屈折率（ｎｃ＝２．５７８３および  
【０１０４】
【数３４】
2013507660.tif 000036
【０１０５】
＝２．８４０４）、およびそれらの温度感度（ｄｎｃ／ｄＴ＝１．９７×１０−４Ｋ−１および  
【０１０６】
【数３５】
2013507660.tif 000037
【０１０７】
／ｄＴ＝１．８９×１０−４Ｋ−１）を設定すると、標準的なコアの幅および広いコアの幅を有するＳｉ細線導波路での、経路長差Δｌ（ｒ）およびΔｓ（ｒ）は、次式のように決定される。
【０１０８】
Δｓ（ｒ）＝４４．９５μｍ  （１８．１）
【０１０９】
Δｌ（ｒ）＝４３．２９μｍ  （１８．２）
【０１１０】
本発明の別の態様によれば、図１５は、アレイ導波路で２つの異なるコアの幾何形状（例えば、Ｓｉ細線導波路４０６およびＳｉスロット導波路４１２）を採用する、全体的にＣＭＯＳ互換の反射型のアサーマルＡＷＧ４００の概略図である。
【０１１１】
この「ＩＶ型」のアサーマルＡＷＧ４００は、本質的には図１１のＩＩ型のＡＷＧ２００の半分が、単一のスラブ領域４０２を使用して実装される。各アレイ導波路の端部では、鏡４１２、例えば、金鏡またはＤＢＲ（分布ブラッグ反射型）鏡が、入来する光波を反射して戻すために配置される。
【０１１２】
このＩＶ型のアサーマルＡＷＧでは、Ｓｉ細線導波路の幾何学的経路長は、左手側の導波路から右手側の導波路に向けて、Δｌのきざみ幅で減少し、Ｓｉスロット導波路のものは、左手側の導波路から右手側の導波路に向けて、Δｓのきざみ幅で増大する。
【０１１３】
式（１７）において、３２ｃｈ−１００ＧＨｚのＡＷＧに対してのΔＬ＝１２．４５１μｍ、および実効屈折率（ｎｃ＝２．５７８３および  
【０１１４】
【数３６】
2013507660.tif 000038
【０１１５】
＝１．６３４３）、およびそれらの温度感度（ｄｎｃ／ｄＴ＝１．９７×１０−４Ｋ−１および  
【０１１６】
【数３７】
2013507660.tif 000039
【０１１７】
／ｄＴ＝６．１１×１０−５Ｋ−１）を設定すると、標準的なコアの幅および（例えば、スロットが付いた）広いコアの幅を有するＳｉ細線導波路での、経路長差Δｌ（ｒ）およびΔｓ（ｒ）は、次式のように決定される。
【０１１８】
Δｓ（ｒ）＝１９．２８μｍ  （１９．１）
【０１１９】
Δｌ（ｒ）＝５．９９μｍ  （１９．２）
【０１２０】
異なるコアのサイズおよび／または異なるコアの構造の様々な組み合わせ（異なるコアの特徴としての幅広い意味を持つ）を、実装することができ、さらに、本発明の範囲内に含むことができる。ＣＭＯＳ作製技法を、本発明の構造に達するために使用することができる。導波路経路全体で異なるサイズおよび／または構造を含む、異なるコアの特徴を提供することにより、アサーマルの構造物および動作の前述の利点を、本発明によって得ることができる。
【０１２１】
好適な実施形態を、本明細書で図示し、詳細に説明したが、様々な修正、追加、置換などを、本発明の趣旨から逸脱することなく行うことができることは、関連する技術の当業者には明らかとなるものであり、したがって、それらは、以下の特許請求の範囲で定義されるような、本発明の範囲内にあるとみなされる。
【図１】
2013507660.tif 000040
【図２】
2013507660.tif 000041
【図３】
2013507660.tif 000042
【図４】
2013507660.tif 000043
【図５】
2013507660.tif 000044
【図６】
2013507660.tif 000045
【図７】
2013507660.tif 000046
【図８】
2013507660.tif 000047
【図９】
2013507660.tif 000048
【図１０】
2013507660.tif 000049
【図１１】
2013507660.tif 000050
【図１２】
2013507660.tif 000051
【図１３】
2013507660.tif 000052
【図１４】
2013507660.tif 000053
【図１５】
2013507660.tif 000054
【国際調査報告】
2013507660.tif 000055
2013507660.tif 000056