【事件の表示】
　特許第２７１７１１１号「送信ゲート直列マルチプレクサ」の請求項１ないし１６に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結論】
　訂正を認める。
　特許第２７１７１１１号の請求項１ないし３、５ないし１６に係る特許を維持する。
【理由】
１．手続の経緯
　特許第２７１７１１１号の請求項１乃至１５に係る発明は、平成４年３月６日（優先権主張１９９１年３月１５日，米国）に特許出願され、平成９年１１月１４日にその特許の設定登録がなされ、その後、高橋豊治より特許異議の申立てがなされ、取消理由通知がなされ、その指定期間内である平成１１年５月６日に訂正請求がなされたものである。
２．訂正の適否についての判断
（１）訂正明細書の請求項１乃至１５に記載された発明
　訂正明細書の請求項１乃至１５に記載された発明は、その特許請求の範囲の請求項１乃至１５に記載された次の事項により特定されるとおりのものである。
　【請求項１】　複数の入力信号のうちの１つを選択する直列マルチプレクサ回路であって、３またはそれ以上の直列接続された２入力１出力マルチプレクサ回路からなり、各マルチプレクサ回路はそれぞれ第１および第２の入力端子と出力端子と制御端子とを有しており、
　上記第１のマルチプレクサ回路の出力端子が、次に隣接する第２のマルチプレクサ回路の入力端子の１つ接続され、上記第１のマルチプレクサ回路を介して該第１のマルチプレクサ回路の入力端子に入力された入力信号のうち選択された１つの信号が上記第２のマルチプレクサ回路の入力端子に（入力信号として）供給されるようになっているとともに、該第２のマルチプレクサ回路の他方の入力端子は、他の入力信号が入力されるようになっており、
　上記第２のマルチプレクサ回路の出力端子が、次に隣接する第３のマルチプレクサ回路の入力端子の１つ接続され、上記第２のマルチプレクサ回路を介して該第２のマルチプレクサ回路の入力端子に入力された入力信号のうち選択された１つの信号が上記第３のマルチプレクサ回路の入力端子に入力信号として供給されるようになっているとともに、該第２のマルチプレクサ回路の他方の乳端子は、他の入力信号が入力されるようになっており、
　それにより、直列に連続して接続されたマルチプレクサ回路のそれぞれが、前段のマルチプレクサ回路の出力か入力信号の１つかを選択することを特徴とする直列マルチプレクサ回路。
　【請求項２】　Ｎ−１の２進制御信号の状態に応じて、Ｎ（ここで、Ｎは４以上の整数）の入力変数信号の１つを最終出力信号として選択する直列マルチプレクサ回路であって、
　この直列マルチプレクサ回路は、
　Ｎ−１の２入力１出力マルチプレクサ回路であって、各マルチプレクサ回路は、１対の入力端子と制御端子と出力端子とを有しており、
　上記各制御端子は２進制御信号のそれぞれを入力する様に接続され、
　第１のマルチプレクサ回路の第１の入力端子を除く各第１の入力端子は、前段のマルチプレクサの出力端子に接続され、
　各第２の入力端子は、それぞれ入力変数の１つを入力する様に接続され、
　上記第１のマルチプレクサの第１の入力端子は、入力変数の最初の１つを入力する様に接続され、それにより最終のマルチプレサの出力端子が、入力変数信号の内の１つを選択された最終出力信号として出力することを特徴とする直列マルチプレクサ回路。
　【請求項３】　マルチプレクサ回路であって、
　第１および第２の信号入力端子と制御入力端子と出力端子とを有する第１段マルチプレクサ回路と、
　第１および第２の信号入力端子と制御入力端子と出力端子とを有する第２段マルチプレクサ回路と、
第１および第２の信号入力端子と制御入力端子と出力端子とを有する第３段マルチプレクサ回路と、を備え、
　上記第１段マルチプレクサ回路の第１および第２の信号入力端子が、それぞれ第１および第２の入力変数を入力する様に接続され、上記第１段マルチプレクサ回路の制御入力端子が、第１の制御信号を入力する様に接続され、
　上記第２段マルチプレクサ回路の入力端子の１つが、上記第１段マルチプレクサ回路の力端子に接続され、
　上記第２段マルチプレクサ回路の他の入力端子が、第３の入力変数を入力する様に接続され、
　上記第２段マルチプレクサ回路の制御入力端子が、第２の制御信号を入力する様に接続され、
　上記第３段マルチプレクサ回路の信号入力端子の１つが、上記第２段マルチプレクサ回路の出力端子に接続され、
　上記第３段マルチプレクサ回路の信号入力端子の他の１つが．第４の入力変数を入力する様に接続され、
　上記第３段マルチプレクサ回路の制御入力端子が、第３の制御信号を入力する様に接続され、
　これにより、４入力１出力直列マルチプレクサ回路が形成されることを特徴とすマルチプレクサ回路。
　【請求項４】さらに、第１および第２の信号入力端子と制御入力端子と出力端子とを有する第４段マルチプレクサ回路を備え、
　上記第４段マルチプレクサ回路の信号入力端子の１つが、第３段マルチプレクサ回路の出力端子に接続され、　上記第４段マルチプレクサ回路の入力端子の他の１つが、第５の入力変数を入力する様に接続され、
　上記第４段マルチプレクサ回路の制御入力端子が、第４の制御信号を入力する様に接続され、
　これにより、５入力１出力の直列マルチプレクサ回路が形成されることを特徴とする請求項３に記載のマルチプレクサ回路。
　【請求項５】　上記各段のマルチプレクサ回路が、送信ゲートマルチプレクサＴＧＭ回路を有していることを特徴とする請求項１、２、３または４に記載のマルチプレクサ回路。
　【請求項６】　上記各ＴＧＭ回路が、１対の送信ゲートからなることを特徴とする請求項５に記載のマルチプレクサ回路。
　【請求項７】　上記各送信ゲートが、パストランジスタからなることを特徴とする請求項６に記載のマルチプレクサ回路。
　【請求項８】　上記各送信ゲートが、１対のコンプリメンタリートランジスタからなることを特徴とする請求項６に記載のマルチプレクサ回路。
　【請求項９】　さらに、上記信号入力端子の少なくとも１つに接続されたバッファ回路を有することを特徴とする請求項５に記載のマルチプレクサ回路。
　【請求項１０】　上記マルチプレクサ回路の少なくとも１つが、１対の送信ゲートを有しており、上記１つのマルチプレクサ回路の制御端子が、上記１対の送信ゲートの最初の１つに直接に接続されると共に、他の送信ゲートにインバータを介して接続され、上記１対の送信ゲートがコンブリメンタリー形式で制御されることを特徴とする請求項１、２、３または４に記載のマルチプレクサ回路。
　【請求項１１】　上記各マルチプレクサ回路が、２入力１出力マルチプレクサであることを特徴とする請求項３乃至１０のいずれかに記載のマルチプレクサ回路。
　【請求項１２】　Ｎ（ここで、Ｎは４以上の整数）の入力変数信号の内から１つを最終出力信号として選択する方法であって、
　直列に接続されたＮ−１の２入力１出力マルチプレクサ回路を設ける工程と、
　上記複数のマルチプレクサ回路の第１段において、第１および第２の入力変数信号の内の１つを第１段のマルチプレクサ回路の出力信号として選択する工程と、
　上記連続する各マルチプレクサ回路において、前段のマルチプレクサ回路の出力信号と対応入力変数信号の１つのいずれか１つをマルチプレクサ出力信号として選択する工程と、
　上記最後のマルチプレクサ回路において、前段のマルチプレクサ回路の出力信号と入力変数信号の最後の１つのいずれか１つを最終出力信号として選択する工程とを有することを特徴とする方法。
　【請求項１３】　上記各マルチプレクサ回路がＴＧＭ回路を有することを特徴とする請求項１２に記載の方法。
　【請求項１４】　さらに、Ｎ−１の制御信号を備え、その制御信号の対応する１つによって各ＴＧＭ回路を制御し、それにより、１つのＴＧＭ回路に対する各制御信号のロードを制限することを特徴とする請求項１３に記載の方法。
　【請求項１５】　さらに、上記信号入力端子を緩衝することを特徴とする請求項１３に記載の方法。
（２）訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　前記訂正は、特許請求の範囲の減縮に該当し、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。
（３）独立特許要件の判断
　訂正明細書の請求項１乃至１５に記載された発明に対し、当審が通知した取消理由で引用した刊行物１（“ＪＯＵＲＮＡＬ　ＯＦ　ＳＥＭＩＣＵＳＴＯＭ　ＩＣｓ　Ｖｏｌ．３　Ｎｏ．３，Ｐ．３７〜４５”１９８６年発行　Ｌ．Ｓｐａａｎｅｎｂｕｒｇ　ａｎｄ　Ａ．Ｓｔｏｌｍｅｉｊｅｒ；Ａ．ｓｈｏｒｔ　ｃｏｕｒｓｅ　ｉｎｓｔｒｕｃｔｕｒｅｄ　ｔｅｓｔａｂｌｅ　ｇａｔｅ　ａｒｒａｙ　ｄｃｓｉｇｎ）には、特にＦＩＧ．８上側の図に、マルチプレクサ回路であって、少なくとも２つの直列接続された２入力１出力マルチプレクサ回路よりなり、各マルチプレクサ回路はそれぞれ第１及び第２の入力端子と制御端子を有しており、第１のマルチプレクサ回路の出力端子が次に隣接する第２のマルチプレクサ回路の入力端子の１つに接続されて、第１のマルチプレクサ回路において選択された１つの出力信号が第２のマルチプレクサ回路の入力端子に入力信号として供給され、第２のマルチプレクサ回路の他の入力端子には入力信号（制御信号と共通ではあるが）の１つを入力するように接続され、これにより直列に接続されたマルチプレクサ回路のそれぞれが前段のマルチプレクサ回路の出力か入力信号の１つかを選択すように構成されたマルチプレクサ回路が示されている。
　同じく刊行物２（ＴＯＳＨＩＢＡ　ＣＭＯＳ　ＧＡＴＥ　ＡＲＲＡＹ　ＴＣ１２０Ｇシリーズ・マイクロセルライブラリＶ．１，Ｐ．５−８１〜５−８５（１９８８年８月）には、４入力１出力の２段直並列のマルチプレクサ回路と８入力１出力の３段直並列のマルチプレクサ回路が示されている。
　（対比・判断）
　訂正明細書の特許請求の範囲第１乃至１５に記載された発明と刊行物１、２に記載された発明とを対比すると、刊行物１、２には、訂正明細書の発明の、３段以上の直列接続された２入力１出力マルチプレクサ回路を備える４入力１出力の直列マルチプレクサ回路についての事項、すなわち、訂正明細書の請求項１の『３またはそれ以上の直列接続された２入力１出力マルチプレクサ回路』及び『上記第２のマルチプレクサ回路の出力端子が、次に隣接する第３のマルチプレクサ回路の入力端子の１つ接続され、上記第２のマルチプレクサ回路を介して該第２のマルチプレクサ回路の入力端子に入力された入力信号のうち選択された１つの信号が上記第３のマルチプレクサ回路の入力端子に入力信号として供給されるようになっているとともに、該第２のマルチプレクサ回路の他方の入力端子は、他の入力信号が入力されるようになっており』という事項、訂正明細書の請求項２の『Ｎ−１の２進制御信号の状態に応じて、Ｎ（ここで、Ｎは４以上の整数）の入力変数信号の１つを最終出力信号として選択する直列マルチプレクサ回路であって、この直列マルチプレクサ回路は、Ｎ−１の２入力１出力マルチプレクサ回路であって、各マルチプレクサ回路は、１対の入力端子と制御端子と出力端子とを有しており』という事項、請求項３の『第１および第２の信号入力端子と制御入力端子と出力端子とを有する第３段マルチプレクサ回路と、を備え、・・・上記第３段マルチプレクサ回路の信号入力端子の１つが、上記第２段マルチプレクサ回路の出力端子に接続され、上記第３段マルチプレクサ回路の信号入力端子の他の１つが、第４の入力変数を入力する様に接続され、上記第３段マルチプレクサ回路の制御入力端子が、第３の制御信号を入力する様に接続され』という事項、請求項４乃至１１は請求項１乃至３を直接的にあるいは間接的に引用しているので、この引用された請求項における上記事項、請求項１２の『Ｎ（ここで、Ｎは４以上の整数）の入力変数信号の内から１つを最終出力信号として選択する方法であって、直列に接続されたＮ−１の２入力１出力マルチプレクサ回路を設ける工程』という事項、請求項１３乃至１５は請求項１２を直接的にあるいは間接的に引用しているので、この請求項１２における上記事項については記載されておらず、示唆もなく、刊行物１、２に記載のものから容易に発明をすることができたものとすることはできない。
　したがって、訂正明細書の請求項１乃至１５に記載された発明は、特許出願の際独立して特許を受けることができるものである。
（４）むすび
　以上のとおりであるから、前記訂正は、特許法第１２０条の４第２項及び同条第３項で準用する第１２６条第２項乃至４項の規定に適合するので、当該訂正を認める。
３．特許異議の申立てについての判断
（１）申立の理由の概要
　異議申立人高橋豊治は、請求項１乃至１６に係る特許発明は甲第１号証（“ＪＯＵＲＮＡＬ　ＯＦ　ＳＥＭＩＣＵＳＴＯＭ　ＩＣｓ　Ｖｏｌ．３　Ｎｏ．３，Ｐ．３７〜４５”１９８６年発行　Ｌ．Ｓｐａａｎｅｎｂｕｒｇ　ａｎｄ　Ａ．Ｓｔｏｌｍｅｉｊｅｒ；Ａ．ｓｈｏｒｔ　ｃｏｕｒｓｅ　ｉｎ　ｓｔｒｕｃｔｕｒｅｄ　ｔｅｓｔａｂｌｅ　ｇａｔｅ　ａｒｒａｙ　ｄｅｓｉｇｎ）、甲第２号証（“ＩＥＥＥ　ＪＯＵＲＮＡＬ　ＯＦ　ＳＯＬＩＤ−ＳＴＡＴＥ　ＣＩＲＣＵＩＴＳ　，Ｖｏｌ．２３，Ｎｏ．５，Ｐ．１２４１〜１２４８”（１９８８年１０月発行）Ｍｅｈｄｉ　Ｋａｔｏｏｚｉ　ａｎｄ　Ｍａｎｉ　Ｓｏｍａ；Ａ　ｔｅｓｔａｂｌｅ　ＣＭＯＳ　ｓｙｎｃｈｒｏｎｏｕｓ　ｃｏｕｎｔｅｒ）、甲第３号証（ＴＯＳＨＩＢＡ　ＣＭＯＳ　ＧＡＴＥ　ＡＲＲＡＹ　ＴＣ１２０Ｇシリーズ・マイクロセルライブラリＶ．１，Ｐ．５−８１〜５−８５（１９８８年８月）に記載された発明又はこれらの刊行物に記載された発明に基づいて容易に発明をすることができたものであるから、特許法第２９条第１項又は同第２項の規定により、特許を受けることができず、特許を取り消すべきと主張している。（なお、特許異議申立書に添付の甲第１号証と甲第２号証の表紙右肩の手書き表記は、「甲第１号証」と「甲第２号証」の記載が逆であることは申立書の記載内容から明らかであり、また、該表記について、その旨の上申書も提出されたので、「甲第１号証」は「甲第２号証」に、「甲第２号証」は「甲第１号証」に表記されたものとして審理した。）
（２）判断
　甲第１号証（前記刊行物１）と甲第３号証（前記刊行物２）には、前記２．（３）独立特許要件の判断の項で言及した事項がそれぞれ記載されている。また、甲第２号証には、特にＦＩＧ．４（ｂ）に関連して、相補的な第１入力Ｃｉｎと第２入力Ｃｉｎ＊とが入力され、制御信号Ｑ、Ｑ＊でそれぞれ制御されるクロックドインバータと、それらクロックドインバータの出力が入力されるＯＲ回路と、このＯＲ回路の出力が入力されるとともにＳｃａｎｉｎ信号が入力されるマルチプレクサ回路（ＭＵＸ）とが直列接続された回路が示されている。
　訂正明細書の請求項１乃至１５に記載された発明は、前記２．（３）独立特許要件の判断の項で示したように、３段以上の直列接続された２入力１出力マルチプレクサ回路を備える４入力１出力の直列マルチプレクサ回路についての前記事項を備えているのに対し、甲第１乃至３号証には、前記事項については記載がなく、また、この事項を備えることを導き出せる合理的な理由もないので、訂正明細書の請求項１乃至１５に記載された発明は、甲第１乃至３号証に記載された発明であるとも、甲第１乃至３号証にに記載された発明から容易に発明をすることができたものであるともすることはできない。
　また、他に訂正明細書の請求項１乃至１５に記載された発明を取り消すべき理由を発見しない。
よって、結論のとおり決定する。
【異議決定日】
平成１１年６月１４日（１９９９．６．１４）
【訂正の要旨】
　訂正の要旨
　特許第２７１７１１１号の明細書中の特許請求の範囲の請求項１〜１６において、特許請求の範囲の減縮を目的として、請求項４を削除するとともに、該請求項４の特徴である「第３段のマルチフレクサ回路（図３、図４及び図５参照）」に関する事項を特許時の独立クレームである請求項１、請求項２、請求項３及び請求項１３にそれぞれ加え、以下の請求項１〜１５のとおり訂正する。なお、請求項４の削除に伴い、それ以降の請求項５〜１６が請求項４〜１５に繰り上がっており、またそれに合わせて従属関係も訂正されている。
　【請求項１】において、「少なくとも２つ以上」を「３またはそれ以上」に、「上記第１のマルチプレクサ回路において選択された１つの信号が上記第２のマルチプレクサ回路の入力端子に入力信号として供給され、上記第２のマルチプレクサの他の入力端子が入力信号の１つを入力するように接続され、」を「上記第１のマルチプレクサ回路を介して該第１のマルチプレクサ回路の入力端子に入力された入力信号のうち選択された１つの信号が上記第２のマルチプレクサ回路の入力端子に（入力信号として）供給されるようになっているとともに、該第２のマルチプレクサ回路の他方の入力増子は、他の入力信号が入力されるようになっており、上記第２のマルチプレクサ回路の出力端子が，次に隣接する第３のマルチプレクサ回路の入力端子の１つ接続され、上記第２のマルチプレクサ回路を介して該第２のマルチプレクサ回路の入力端子に入力された入力信号のうち選択された１つの信号が上記第３のマルチプレクサ回路の入力端子に入力信号として供給されるようになっているとともに．該第２のマルチプレクサ回路の他方の入力端子は．他の入力信号が入力されるようになっており、」に訂正。
　【請求項２】において、「Ｎ（ここで、Ｎは３か３以上の整数）」とあるを、「Ｎ（ここで、Ｎは４以上の整数）」と訂正。
　【請求項３】において、「第２段マルチプレクサ回路とを備え、」とあるを「　第２段マルチプレクサ回路と、第１および第２の信号入力端子と制御入力端子と出力端子とを有する第３段マルチプレクサ回路と、を備え、」に「第２の制御信号を入力する様に接続され、」とあるを「第２の制御信号を入力する様に接続され、　上記第３段マルチプレクサ回路の信号入力端子の１つが、上記第２段マルチプレクサ回路の出力端子に接続され、上起第３段マルチプレクサ回路の信号入力端子の他の１つが、第４の入力変数を入力する様に接続され、上記第３段マルチプレクサ回路の制御入力端子が、第３の制御信号を入力する様に接続され、」に「これにより３入力１出力」とあるを「これにより、４入力１出力」に訂正。
　【請求項４】において、訂正前の請求項５の「請求の範囲第４項記載の」とあるを「請求項３に記載の」に訂正。
　【請求項５】において、訂正前の請求項６の「請求の範囲第１項、第２項、第３項、第４項、あるいは第５項記載の」とあるを「請求項１、２、３または４に記載の」に訂正。
　【請求項６】において、訂正前の請求項７の「請求の範囲第６項記載の」とあるを「請求項５に記載の」に訂正。
　【請求項７】において、訂正前の請求項８の「請求の範囲第７項記載の」とあるを「請求項６に記載の」に訂正。
　【請求項８】において、訂正前の請求項９の「請求の範囲第７項記載の」とあるを「請求項６に記載の」に訂正。
　【請求項９】において、訂正前の請求項１０の「請求の範囲第６項記載の」とあるを「請求項５に記載の」に訂正。
　【請求項１０】において、訂正前の請求項１１の「請求の範囲第１項、第２項、第３項、第４項、あるいは第５項記載の」とあるを「請求項１、２、３または４に記載の」と訂正。
　【請求項１１】において、訂正前の請求項１２の「請求の範囲第３項〜第１１項記載の」とあるを「請求項３ないし１０のいずれかに記載の」に訂正路。
　【請求項１２】において、訂正前の請求項１３の「Ｎ」とあるを「Ｎ（ここで、Ｎは４以上の整数）」に訂正。
　【請求項１３】において、訂正前の請求項１４の「請求の範囲第１３項記載の」とあるを「請求項１２に記載の」に訂正。
　【請求項１４】において、訂正前の請求項１５の「請求の範囲第１４項記載の」とあるを「請求項１３に記載の」に訂正。
　【請求項１５】において、訂正前の請求項１６の「請求の範囲第１４項記載の」とあるを「請求項１３に記載」に訂正。
（５４）【発明の名称】
送信ゲート直列マルチプレクサ
（５７）【特許請求の範囲】
　【請求項１】　複数の入力信号のうちの１つを選択する直列マルチプレクサ回路であって、
　
３またはそれ以上
　上記第１のマルチプレクサ回路の出力端子が、次に隣接する第２のマルチプレクサ回路の入力端子の１つ接続され、上記第１のマルチプレクサ回路を介して
該第１のマルチプレクサ回路の入力端子に入力された
　
上記第２のマルチプレクサ回路の出力端子が、次に隣接する第３のマルチプレクサ回路の入力端子の１つ接続され、上記第２のマルチプレクサ回路を介して該第２のマルチプレクサ回路の入力端子に入力された入力信号のうち選択された１つの信号が上記第３のマルチプレクサ回路の入力端子に入力信号として供給されるようになっているとともに、該第２のマルチプレクサ回路の他方の入力端子は、他の入力信号が入力されるようになっており
　それにより、直列に連続して接続されたマルチプレクサ回路のそれぞれが、前段のマルチプレクサ回路の出力か入力信号の１つかを選択することを特徴とする直列マルチプレクサ回路。
　【請求項２】　Ｎ−１の２進制御信号の状態に応じて、Ｎ（ここで、Ｎは
４
　Ｎ−１の２入力１出力マルチプレクサ回路であって、各マルチプレクサ回路は、１対の入力端子と制御端子と出力端子とを有しており、
　上記各制御端子は２進制御信号のそれぞれを入力する様に接続され、
　第１のマルチプレクサ回路の第１の入力端子を除く各第１の入力端子は、前段のマルチプレクサの出力端子に接続され、
　各第２の入力端子は、それぞれ入力変数の１つを入力する様に接続され、
　上記第１のマルチプレクサの第１の入力端子は、入力変数の最初の１つを入力する様に接続され、それにより最終のマルチプレクサの出力端子が、入力変数信号の内の１つを選択された最終出力信号として出力することを特徴とする直列マルチプレクサ回路。
　【請求項３】　マルチプレクサ回路であって、
　第１および第２の信号入力端子と制御入力端子と出力端子とを有する第１段マルチプレクサ回路と、
　第１および第２の信号入力端子と制御入力端子と出力端子とを有する第２段マルチプレクサ回路と、
　
第１および第２の信号入力１子と制御入力端子と出力端子とを有する第３段マルチプレクサ回路と、
　上記第１段マルチプレクサ回路の第１および第２の信号入力端子が、それぞれ第１および第２の入力変数を入力する様に接続され、
　上記第１段マルチプレクサ回路の制御入力端子が、第１の制御信号を入力する様に接続され、
　上記第２段マルチプレクサ回路の入力端子の１つが、上記第１段マルチプレクサ回路の出力端子に接続され、
　上記第２段マルチプレクサ回路の他の入力端子が、第３の入力変数を入力する様に接続され、
　上記第２段マルチプレクサ回路の制御入力端子が、第２の制御信号を入力する様に接続され、
　
上記第３段マルチプレクサ回路の信号入力端子の１つが、上記第２段マルチプレクサ回路の出力端子に接続され、
　
上記第３段マルチプレクサ回路の信号入力端子の他の１つが、第４の入力変数を入力する様に接続され、
　
上記第３段マルチプレクサ回路の制御入力端子が、第３制御信号を入力する様に接続され、
　これにより、
４入力１出力
　【請求項４】さらに、第１および第２の信号入力端子と制御入力端子と出力端子とを有する第４段マルチプレクサ回路を備え、
　上記第４段マルチプレクサ回路の信号入力端子の１つが、第３段マルチプレクサ回路の出力端子に接続され、
　上記第４段マルチプレクサ回路の入力端子の他の１つが、第５の入力変数を入力する様に接続され、
上記第４段マルチプレクサ回路の制御入力端子が、第４の制御信号を入力する様に接続され、
　これにより、５入力１出力の直列マルチプレクサ回路が形成されることを特徴とする
請求項３
　【請求項５】　上記各段のマルチプレクサ回路が、送信ゲートマルチプレクサＴＧＭ回路を有していることを特徴とする
請求項１、２、３または４
　【請求項６】　上記各ＴＧＭ回路が、１対の送信ゲートからなることを特徴とする
請求項５
　【請求項７】　上記各送信ゲートが、パストランジスタからなることを特徴とする
請求項６
　【請求項８】　上記各送信ゲートが、１対のコンプリメンタリートランジスタからなることを特徴とする
請求項６
　【請求項９】　さらに、上記信号入力端子の少なくとも１つに接続されたバッファ回路を有することを特徴とする
請求項５
　【請求項１０】　上記マルチプレクサ回路の少なくとも１つが、１対の送信ゲートを有しており、上記１つのマルチプレクサ回路の制御端子が、上記１対の送信ゲートの最初の１つに直接に接続されると共に、他の送信ゲートにインバータを介して接続され、上記１対の送信ゲートがコンプリメンタリー形式で制御されることを特徴とする
請求項１、２、３または４
　【請求項１１】　上記各マルチプレクサ回路が、２入力１出力マルチプレクサであることを特徴とする
請求項３ないし１０
　【請求項１２】　Ｎ
（ここで、Ｎは４以上の整数）
　直列に接続されたＮ−１の２入力１出力マルチプレクサ回路を設ける工程と、
　上記複数のマルチプレクサ回路の第１段において、第１および第２の入力変数信号の内の１つを第１段のマルチプレクサ回路の出力信号として選択する工程と、
　上記連続する各マルチプレクサ回路において、前段のマルチプレクサ回路の出力信号と対応入力変数信号の１つのいずれか１つをマルチプレクサ出力信号として選択する工程と、
　上記最後のマルチプレクサ回路において、前段のマルチプレクサ回路の出力信号と入力変数信号の最後の１つのいずれか１つを最終出力信号として選択する工程とを有することを特徴とする方法。
　【請求項１３】　上記各マルチプレクサ回路がＴＧＭ回路を有することを特徴とする
請求項１２
　【請求項１４】　さらに、Ｎ−１の制御信号を備え、その制御信号の対応する１つによって各ＴＧＭ回路を制御し、それにより、１つのＴＧＭ回路に対する各制御信号のロードを制限することを特徴とする
請求項１３
　【請求項１５】　さらに、上記信号入力端子を緩衝することを特徴とする
請求項１３
【発明の詳細な説明】
背景技術
　本発明は、デジタル論理回路の分野に関し、特に、改良したマルチプレクサ回路に関する。
　一般に、マルチプレクサ回路は、“２入力の１出力”すなわち２入力マルチプレクサ回路を２進系列で配置した構成となっている。上記マルチプレクサ回路の第１段（入力段）は、Ｎ変数入力を達成するため、Ｎ／２個の２入力マルチプレクサを並列に配置している。上記マルチプレクサの各段において信号の数は半減するので、上記各段から見て前段の２入力マルチプレクサの数は倍となる。そして、最終段（出力段）のマルチプレクサは、残った２つの信号の内の１つを出力信号として選択する。
　図示の様に、８入力（すなわち８入力の１出力）のマルチプレクサ回路は、入力変数信号を入力し４つの出力信号を出力するために並列に配置された４つの２入力マルチプレクサからなる入力段を有している。そして、その第２段は、上記第１段（入力段）よりの４つの出力信号を２つの出力信号にするために並列に配置された２つの２入力マルチプレクサからなっている。そして、最終段は、２つの出力信号から１つの信号をマルチプレクサ出力信号として選択する１つの２入力マルチプレクサから成る。
　従来では、各ステージにおけるすべてのマルチプレクサが１つの対応する２進制御信号によって制御される様になっていた。従って、従来のマルチプレクサ回路は、多数の入力変数信号から１つを選択するため、ｌｏｇ２段およびｌｏｇ２制御（選択）入力を持っている。マルチプレクサ回路の従来例としては、ＴＣ１９Ｇ０００マクロセルデータシート（１９８６年）の１〜１０９ページ（ｍｕｘ４ｃｅｌｌ）および１〜１１０ページ（ｍｕｘ８ｃｅｌｌ）に記載されている。
　上述した従来のマルチプレクサ回路の欠点の１つは、制御入力のかけ方（ロード）にある。すなわち、制御入力は、１つの段のすべてのマルチプレクサ、例えば、第１段では８から最大１６のマルチプレクサを駆動しなければならない構成となっていた。これは、回路の制御において多大な遅延をもたらす原因となっていた。
　また、従来技術のやり方の限界は、ｌｏｇ２の制御（選択）線を使用していることである。これは、所望の選択を行うために２進のコード化を必要とする。従って、上記コード化を単純化するためには、多数の選択線を使用することが望ましかった。
発明の要旨
　本発明の目的は、選択信号線における制御入力のロードを最小にしながら多数の入力可変信号の１つを出力信号としての選択をすること、即ちマルチプレクサの機能を提供することである。
　本発明の他の目的は、選択のためのコード化を容易にするため、マルチプレクサ回路における選択線の数を増加することである。
さらに、本発明の他の目的は、マルチプレクサ回路のレイアウトをさらにコンパクトにすることである。
　本発明によれば、マルチプレクサ回路は、複数段が直列に接続されることにより形成され、各段は、１つの２入力マルチプレクサからなっている。上記各段は、好ましくは、２入力１出力のマルチプレクサとして配置された１対の送信ゲートからなっている。一般に、Ｎ入力１出力のマルチプレクサ回路を形成するためには、Ｎ−１の上述のような直列接続段が必要となる。
　このような新規の直列マルチプレクサ回路は、各制御信号入力のロードを制限し、単一のロードとする。上記新規のマルチプレクサは非常に多数の制御入力を備える。すなわち、従来技術ではｌｏｇ２制御入力であったのに対し、ここではＮ−１制御入力が得られる。
上述した本発明の目的、特徴、および効果は、後述する図面を参照した実施例の詳細な説明により、さらに明らかとなる。
【図面の簡単な説明】
　第１図は、従来の２入力マルチプレクサ回路の概要構成図である。
　第２図は、本発明に従った３入力１出力マルチプレクサ回路の概要構成図である。
　第３図は、本発明に従った４入力１出力マルチプレクサ回路の概要構成図である。
　第４図は、本発明に従った５入力１出力マルチプレクサ回路の概要構成図である。
　第５図は、本発明に従った６入力１出力マルチプレクサ回路の概要構成図である。
実施例の詳細な説明
　第１図は、従来の２入力１出力マルチプレクサ回路の概要構成図である。このマルチプレクサ回路は、２入力マルチプレクサの略語としてＭ２で以後記載される。上記Ｍ２回路は、１対の送信ゲート４２、４４を有している。上記送信ゲートは、明瞭に記載するために単なるパストランジスタとして記載される。これは、第３図〜第５図においても同様である。実際に、各送信ゲートは、良く知られている様に、１対のコンプリメンタリートランジスタからなっている。
　上記送信ゲート２、４４は、インバータ５４、５６を介して入力端子と接続され、その入力端子のそれぞれに入力変数１０．１１が入力される。上記送信ゲートは、制御入力Ｓ１によって制御される。上記送信ゲートよりの出力５０、５２は、１つの出力端子を形成するために互いに接続される。上記出力信号は、インバータ６０を介し、出力信号Ｚとなる。上記インバータ６０は、正論理を備え、出力信号を緩衝する。動作中において、上記制御入力Ｓ１の状態によって、入力変数１０、１１の１つが選択され出力信号Ｚとなる。
　上記制御入力Ｓ１の入力された１対の送信ゲート４２、４４およびインバータ５８によってＴＧＭ（送信ゲートマルチプレクサ）回路が形成される。上記ＴＧＭ回路において、２つの送信ゲート出力が互いに接続され、ＴＧＭ出力端子が形成される。
　第２図は、本発明に従った３入力１出力直列マルチプレクサ回路Ｍ３の概要構成図である。ここでも、明瞭化するため送信ゲートはパストランジスタとして記載されている。上記回路Ｍ３の第１（入力）段は、点線によって示された第１のＴＧＭ回路８０からなっている。上記ＴＧＭ回路８０は、１対の送信ゲートを有し、インバータを介し入力変数１０、１１を入力する。上記ＴＧＭ回路８０は、第１の２進制御信号Ｓ１によって制御される。
　上記ＴＧＭ回路８０の出力端子８１は、第２の（出力）段ＴＧＭ回路７０の信号入力に接続される。上記ＴＧＭ回路７０は、インバータ９０を介して接続される他方の信号入力を有しており、ここに第３の入力変数１２が入力される。従って、上記ＴＧＭ回路８０、７０は、直列に接続されている。上記ＴＧＭ回路７０は、第２の制御信号Ｓ２によって制御される。動作中において、上記制御信号Ｓ１、Ｓ２の状態によって、上記入力変数信号１０、１１、１２の１つが選択され、インバータ／バッファ７２を介して最終的な出力信号Ｚとなる。
　第３図は、４入力１出力マルチプレクサ回路Ｍ４の概要構成図である。上記回路Ｍ４は、入力段ＴＧＭ回路１２０を有している。上記ＴＧＭ回路１２０への信号入力は、インバータ１２４、１２６を介して与えられ、入力変数１０、１１が、それぞれ入力される。上記ＴＧＭ回路１２０は、第２図で示したＴＧＭ回路８０と同様に第１の制御信号Ｓ１で制御される。
　上記ＴＧＭ回路１２０の出力端子１２１は、第２図と同様に、第２段ＴＧＭ回路１１０に対する１つの信号入力に接続される。上記ＴＧＭ回路１１０は、インバータ１１２を介して他方の信号入力が行われる様になっており、そこへ第３の入力変数信号１２が入力される。上記ＴＧＭ回路１１０は、第２の制御入力Ｓ２によって制御される。
　上記ＴＧＭ回路１１０の出力端子は、第３（出力）段ＴＧＭ回路１００の入力へ接続されている。
上記ＴＧＭ回路１００は、インバータ１０２を介して他方の信号入力が行われる様になっており、そこへ第４の入力変数信号１３が入力される。上記ＴＧＭ回路１００は、第３の制御入力信号Ｓ３によって制御される。動作中において、上記制御入力信号Ｓ１、Ｓ２、Ｓ３の状態によって、入力変数信号１０〜１３の１つがインバータ／バッファ１０２を介して出力Ｚとして選択される。
　第４図は、５入力１出力マルチプレクサ回路Ｍ５の概要構成図である。上記回路Ｍ５は、第１の３段ＴＧＭ回路１３０、１４０、１５０を有しており、これらは、第３図の回路Ｍ４と同様に直列に配置されている。従って、上記第１段ＴＧＭ回路１３０には、入力変数信号１０、１１が入力され、第１の制御信号Ｓ１によって制御される。上記各段１４０、１５０の１方の入力は、前記ＴＧＭ回路の出力端子に接続され、他方の入力には、インバータを介して入力変数信号１２、１３の対応する１つがそれぞれ入力されるようになっている。上記ＴＧＭ回路１４０、１５０は、それぞれ上記第２および第３の制御入力信号Ｓ２、Ｓ３によって制御される。
　第４（出力）ＴＧＭ回路１６０の一方の入力は、上記ＴＧＭ回路１５０の出力端子１５１に接続されている。上記ＴＧＭ回路１６０は、インバータ１６２を介して信号入力される様になっており、そこへ入力変数信号１４が入力される。上記ＴＧＭ回路１６０は、第４の制御信号Ｓ４によって制御される。動作中において、上記制御信号Ｓ１〜Ｓ４の状態によって、上記ＴＧＭ各段が制御され、入力変数信号１０〜１４の１つが選択され、インバータ／バッファ１７０をして出力端子Ｚより出力される。
　上記マルチプレクサ回路を形成するための第２図〜第４図に示したＴＧＭ段の直列配列は、任意の段数へ適応可能である。しかし、このためには必要に応じて信号利得を回復するバッファ（緩衝）作用が必要となる。従って、Ｎ入力１出力マルチプレクサ回路は、Ｎ−１段ＴＧＭ回路によって構成することが出来る。この場合、各段は、対応するＮ−１制御入力信号のそれぞれによって制御される。各ＴＧＭ回路の一方の入力には、前段の出力が入力され、他方の入力には入力変数の１つが入力される。
　一般に、本発明に従った直列マルチプレクサ回路はＮ−１段の連続した回路からなっている。ここで、上記Ｎは、入力変数（１０…ｌ（Ｎ−１））の数であり、上記入力変数の１つが出力信号として選択され出力端子Ｚより出力される。上記各段は、対応する制御入力信号（Ｓ１…Ｓ（Ｎ−１））によって制御される。
　上記各ＴＧＭ回路の出力端子は、次の隣り合うＴＧＭ段の入力に接続されている。ただし、最終段においては、その出力端子は、マルチプレクサ回路の最終出力端子となる。上記各ＴＧＭ段への他方の信号入力は、入力変数の１つである。上記マルチプレクサ回路の出力は、インバータやバッファを介して行われるようになっており、これにより正論理および／あるいは信号利得の回復が行われる。このようなバッファの必要の有無は、使用されるｌＣプロセス如何による。通常、バッファは、４ＴＧＭ段以上において必要とされる（第５図参照）。その様なバッファは、上記ＴＧＭ直列段に沿ったどの場所に設けてもよく、もしそのバッファがインバータである場合は、論理状態によって決定される。このことは、種々のレイアウトを可能とする。
　上記マルチプレクサ回路の動作は以下に示す通りである。上記第１（入力）段ＴＧＭ回路は、対応する制御信号Ｓ１によって制御され、第１、第２の入力変数信号１０、１１の１つが第１段ＴＧＭ出力信号として選択される。後に続く各ＴＧＭ回路は、対応する制御信号によって制御され、前記のＴＧＭ回路出力信号から入力変数信号（１２）かを出力信号として選択する。そして、最終段ＴＧＭ回路は、最終出力信号として、前段のＴＧＭ出力信号かあるいは最後の１つの入力変数信号ＩＮのいずれかを選択する。
　上記ＴＧＭ回路にユニークな制御信号を備えたことにより、各制御信号のロードが１つのＴＧＭ回路に限定される。上記構成では、段数の増加により伝達遅延が発生することとなるが、この遅延は従来装置の場合に比べて微小である。これは、必要とされる段数が従来装置に比べて微小な増加で良いためであり、ロードも最小となり伝達遅延も最小となるためである。
　第５図は、本発明に従った６入力１出力マルチプレクサ回路Ｍ６の概要構成図である。上記Ｍ６回路は、第４図に示したＭ５回路と基本的には同様である。ただし、上記Ｍ６回路は追加のＴＧＭ段を有しており、そのため、その回路は６つの入力変数信号１０〜１５および５つの制御信号Ｓ１〜Ｓ５を有する構成となっている。また、動作は上述した他の実施例を同様である。この実施例の場合には、特に、インバータ／バッファ２００が、利得回復のために最終段の入力側に備えられている。
　上記段マルチプレクサは、パスゲート、一対のコンプリメンタリートランジスタ、あるいはそれらを組み合わせたものによって構成されることが好ましい。上記段マルチプレクサは、例えば、ブーレン論理ゲートのような従来のマルチプレクサ論理回路を用いて構成することも出来る。
　以上、本発明の原理について実施例を用いて説明してきたが、当業者によれば上記原理に基づいて様々な変形を加えることが出来ることは言うまでもない。次に、添付した請求の範囲に属するすべての変形例について、権利を求めるものである。