【事件の表示】
　特許第２７６８８４２号「半導体レーザ」の請求項１ないし２に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結論】
　訂正を認める。
　特許第２７６８８４２号の請求項１ないし２に係る特許を維持する。
【理由】
Ι．手続きの経緯
　特許第２７６８８４２号の請求項１、２に係る発明は、平成３年１月２２日に特許出願され、平成１０年４月１０日にその特許の設定登録がなされ、その後、シャープ株式会社により特許異議の申立てがなされ、取消理由通知がなされ、その指定期間内である平成１１年７月６日に訂正請求がなされた後、訂正拒絶理由が通知され、訂正拒絶理由対して平成１１年９月３日に手続補正書が提出されたものである。
ＩＩ．訂正の適否
ア．訂正請求に対する補正の適否について
　訂正請求の補正の内容は、特許請求の範囲の減縮を目的とし願書に添付された明細書（以下、「特許明細書」という。）の訂正の補正を行うものであり、当該補正は要旨を変更するものではないからこれを認める。
イ．訂正請求の内容
　平成１１年９月３日付け手続補正書により補正された平成１１年７月６日付け訂正請求の内容は、特許請求の範囲を下記のように訂正するものである。
「【請求項１】活性層に近接して、ｎ型ブロック層，このｎ型ブロック層の下側に設けられたｐ型埋込層，上記ｎ型ブロック層の上側に設けられたｐ型ブロック層，及びこのｐ型ブロック層の上側に設けられこのｐ型ブロック層の全幅と上記活性層とを覆ったｎ型コンタクト層よりなるサイリスタ構造の電流阻止層を有する半導体レーザにおいて、
　上記ｎ型コンタクト層と上記ｐ型ブロック層との間にこのｐ型ブロック層に対応して、該ｎ型コンタクト層，該ｐ型ブロック層よりも高抵抗の層を備えたことを特徴とする半導体レーザ。
　【請求項２】活性層に近接して、ｎ型ブロック層，該ｎ型ブロック層の下側に設けられたｐ型埋込層，前記ｎ型ブロック層の上側に設けられたＰ型ブロツク層，及び前記ｐ型ブロック層の上側に設けられこのｐ型ブロック層の全幅と上記活性層とを覆ったｎ型コンタクト層よりなるサイリスタ構造の電流阻止層を有し、該サイリスタ構造を構成する前記ｎ型ブロック層の活性層側の先端部がその上下に設けられた前記ｐ型ブロック層及び前記ｐ型埋込層からのｐ型不純物の拡散によりｐ型に反転したＰＰＩＢＨ構造の半導体レーザにおいて、
　前記ｐ型ブロック層とその上部に設けられたｎ型コンタクト層との間に前記ｐ型ブロック層に対応して該ｎ型コンタクト層と該ｐ型ブロック層よりも高抵抗の層を備えたことを特徴とする半導体レーザ。」
ウ．訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　上記イ．の訂正は、特許請求の範囲の減縮を目的とするものであり、実質的に特許請求の範囲を拡張・変更するものではなく、また、新規事項の追加にも該当しない。
エ．独立特許要件
（本件発明）
　平成１１年９月３日付け手続補正書により補正された、平成１１年７月６日付け訂正請求により訂正された特許請求の範囲の請求項１、２に係る発明は、訂正された特許明細書及び図面の記載からみて、その特許請求の範囲の請求項１、２に記載されたとおりのもの（以下「本件発明１、２」という。）と認める。
（引用刊行物）
　当審が取消理由通知で引用した刊行物１（特開昭６０−２１７６８８号公報）には、以下の記載がある。
▲１▼「第１導電形の半導体からなる基板と、この基板の主面に設けられた第１導電形のバッファ層と、このバッファ層の上に設けられかつ端面からレーザ光を出射する帯状の活性層と、前記活性層の上に設けられた第２導電形のクラッド層と、前記活性層の両側のバッファ層上に設けられた第２導電形のブロッキング層と、このブロッキング層の上に設けられた第１導電形の埋め込み層と、前記クラッド層の途中深さにまで達するオーミックコンタクト層と、を有する半導体レーザ素子であって、前記埋め込み層は二層構造となり、ブロッキング層と接する下層は不純物濃度が高く、上層は不純物濃度が低い高抵抗層となっていることを特徴とする半導体レーザ素子。」（１頁左欄４〜１７行）
▲２▼「基板１の主面側にはアノード電極１０が、基板１の裏面側にはカソード電極１１がそれぞれ設けられている。・・・前記キャップ層８及びクラッド層４の表層部分には亜鉛（Ｚｎ）が拡散されてｐ＋形の亜鉛拡散領域からなるオーミック・コンタクト層１２・・・が設けられている。」（２頁右上欄上１３行〜同頁左下欄１行）
▲３▼「本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。すなわち、本発明のＢＨ型半導体レーザ素子は、活性層の両側に延在するブロッキング層の上部に設けられた埋め込み層は、ニ層構造となっていて、ブロッキング層に接する下層は不純物濃度がたとえば、１×１０１７ａｔｍｓ・ｃｍ−３となって埋め込み層の製造時ｐ形反転しない濃度となり、上層は不純物濃度が１０１６ａｔｍｓ・ｃｍ−３台となって高抵抗層となり電流が流れ難くしてあることから、オーミックコンタクト層およびクラッド層上部から埋め込み層を経由して流れようとする洩れ電流は、埋め込み層の上層の高抵抗層に阻まれる結果、その洩れ電流量は極めて小さくなる。したがって、本発明による半導体レーザ素子は洩れ電流が低減できることにより、閾電流値の低減化、駆動電流の低減化、温度特性の向上、高出力化が達成でき、特性の良好な半導体レーザ素子の高歩留製造および低コスト化が図れる。」（３頁右上欄１６行〜同頁左下欄１６行）
▲４▼「レーザチップの製造に際しては、最初に第４図に示されるように、化合物半導体薄板（ウエハ）１３が用意される。このウエハ１３はｎ形ＩｎＰの基板１と、この基板１の（１００）結晶面上に・・・順次形成されたｎ−形ＩｎＰのバッファ層２、ＩｎＧａＡｓＰの活性層３、ｐ形のＩｎＰのクラッド層４、ＩｎＧａＡｓＰのキャップ層５とによる多層成長層１４と、からなり、バッファ層２、活性層３、クラッド層４とによってダブルヘテロ接合構造を構成している。」（３頁右下欄１４行〜４頁左上欄３行）
▲５▼「第６図に示すように、エッチングによって窪んだ部分にはｐ形ＩｎＰのブロッキング層６，ｎ形ＩｎＰの埋め込み下層１６およびｎ−形１ｎＰの埋め込み上層１７からなる埋め込み層７、ＩｎＧａＡｓＰのキャップ層８が順次・・・埋め込まれる。前記ブロッキング層６は・・・不純物濃度が例えば、１×１０１７ａｔｏｍｓ・ｃｍ−１３（「−３」の誤記）・・埋め込み下層１６は不純物濃度が例えば、２×１０１７・ｃｍ−１３（「−３」の誤記）となり、埋め込み上層１７及びキャップ層８の形成時Ｐ形反転しない濃度・・・埋め込み上層１７の不純物濃度は洩れ電流が流れ難くなるように、例えば、１０１６ａｔｏｍｓ・ｃｍ−１３（「−３」の誤記）台となり、高抵抗層となっている」（４頁右上欄５行〜同頁左下欄８行）
▲６▼「第７図に示されるように・・・クラッド層４の途中深さに達する亜鉛拡散領域からなるオーミックコンタクト層１２・・・が形成される。」（４頁左下欄１６行〜同頁右下欄４行）
　以上▲１▼〜▲６▼の記載事項及び図面の記載からみて、刊行物１には次の発明（以下、「引用発明」という。）が記載されていると認められる。
「ｎ形半導体からなる基板と、この基板の主面に設けられたｎ形のバッファ層と、このバッファ層の上に設けられかつ端面からレーザ光を出射する帯状の活性層と、前記活性層の上に設けられたｐ形のクラッド層と、前記活性層の両側のバッファ層上に設けられたｐ形のブロッキング層と、このブロッキング層の上に設けられたｎ形の埋め込み層と、前記クラッド層の途中深さにまで達するｐ形のオーミックコンタクト層と、を有する半導体レーザ素子であって前記埋め込み層は二層構造となり、ブロッキング層と接する下層は不純物濃度が高く、上層は不純物濃度が低い高抵抗層となっている半導体レーザ素子。」
　同じく当審が取消理由通知で引用した刊行物２（特開昭６３−２０２９８５号公報）、刊行物３（特開昭６４−８２５８９号公報）には、以下の周知技術が記載されている。
ａ・ＢＨ構造の半導体レーザ素子において、埋込み層の最下層を基板と同一導電型の埋込層にすること。
ｂ：ＰＰＩＢＨ構造の半導体レーザ素子において、埋込み層の最下層を基板と同一導電型の埋込層にすること、及び、ｐ型ブロック層及びｐ型埋込層からのｐ型の不純物によってｎ型ブロック層の活性層側の先端部がｐ型に反転していること。（刊行物１：第１図、第２図（ｃ）、刊行物２：第１図）
（対比・判断）
《請求項１について》
　本件発明１と引用発明とを対比する。
　引用発明の「ｎ形半導体からなる基板と、この基板の主面に設けられたｎ形のバッファ層と、このバッファ層の上に設けられ…活性層と、前記活性層の上に設けられたｐ形のクラッド層と、前記活性層の両側のバッファ層上に設けられたｐ形のブロッキング層と、このブロッキング層の上に設けられたｎ形の埋め込み層と、前記クラッド層の途中深さにまで達するｐ形のオーミックコンタクト層と」は、「活性層に近接したサイリスタ構造の電流阻止層」を構成している。
　そして、引用発明の「ｐ形のブロッキング層」が本件発明１の「ｐ型ブロック層」に相当する。
　また、引用発明の高抵抗層はオーミックコンタクト層よりも高抵抗であるのは、技術常識からみて明らかである。
　してみると、本件発明１と引用発明の両者は、「活性層に近接してサイリスタ構造の電流阻止層を有する半導体レーザにおいて、
　コンタクト層とｐ型ブロック層との間にこのｐ型ブロック層に対応して、該コンタクト層よりも高抵抗の層を備えたことを特徴とする半導体レーザ。」である点一致し、以下の点で相違する。
相違点１：本件発明１のサイリスタ構造の電流阻止層は、「活性層に近接して、ｎ型ブロック層，このｎ型ブロック層の下側に設けられたｐ型埋込層・・・このｐ型ブロック層の上側に設けられこのｐ型ブロック層の全幅と上記活性層とを覆ったｎ型コンタクト層」を有しているのに対して、引用発明のサイリスタ構造の電流阻止層は、ｎ型ブロック層及びｎ型ブロック層の下側に設けられたｐ型埋込層を有しておらず、コンタクト層もｎ型ではなくｐ型であり、しかもｐ型ブロック層の全幅と上記活性層とを覆ったものではない点。
相違点２：本件発明１では、高抵抗の層を「上記ｎ型コンタクト層と上記ｐ型ブロック層との間にこのｐ型ブロック層に対応して・・・備え」ているのに対して、引用発明においては、高抵抗層をコンタクト層とｐ型ブロック層との間に備えているものの、埋め込み層の下層に対応して高抵抗層を備え、しかもコンタクト層がｎ型である点。
相違点３：本件発明１では、高抵抗の層が「ｎ型コンタクト層，ｐ型ブロック層よりも高抵抗」であるのに対して、引用発明の高抵抗層はコンタクト層よりも高抵抗ではあるものの、ｐ型ブロック層よりも高抵抗であるかどうか不明であり、しかもコンタクト層がｎ型である点。
　そこで、上記相違点について検討すると、上記相違点１〜３は、刊行物２、３に記載されていないし、示唆されてもいない。
　そして、本件発明１は上記相違点１〜３に係る各構成要件を具備することにより、特許明細書記載の本件発明１に特有な作用効果を奏すると認められる。
　したがって、本件発明１は、刊行物１に記載された発明及び刊行物２、３に記載された周知技術に基づいて当業者が容易に発明をすることができたものであるとは認められない。
《請求項２について》
　本件発明２と引用発明とを対比する。
　引用発明の「ｎ形半導体からなる基板と、この基板の主面に設けられたｎ形のバッファ層と、このバッファ層の上に設けられ・・・活性層と、前記活性層の上に設けられたｐ形のクラッド層と、前記活性層の両側のバッファ層上に設けられたｐ形のブロッキング層と、このブロッキング層の上に設けられたｎ形の埋め込み層と、前記クラッド層の途中深さにまで達するｐ形のオーミックコンタクト層と」は、「活性層に近接したサイリスタ構造の電流阻止層」を構成している。
　そして、引用発明の「ｐ形のブロッキング層」が本件発明２の「ｐ型ブロック層」に相当する。
　また、引用発明の高抵抗層はオーミックコンタクト層よりも高抵抗であるのは、技術常識からみて明らかである。
　してみると、本件発明２と引用発明の両者は、「活性層に近接してサイリスタ構造の電流阻止層を有する半導体レーザにおいて、
　前記ｐ型ブロック層とその上部に設けられたｎ型コンタクト層との間に前記ｐ型ブロック層に対応して該ｎ型コンタクト層と該ｐ型ブロック層よりも高抵抗の層を備えたことを特徴とする半導体レーザ。」である点一致し、以下の点で相違する。
相違点１．本件発明２のサイリスタ構造の電流阻止層は、「活性層に近接して、ｎ型ブロック層，該ｎ型ブロック層の下側に設けられたｐ型埋込層・・・前記ｐ型ブロック層の上側に設けられこのｐ型ブロック層の全幅と上記活性層とを覆ったｎ型コンタクト層」を有しているのに対して、引用発明のサイリスタ構造の電流阻止層では、ｎ型ブロック層及びｎ型ブロック層の下側に設けられたｐ型埋込層を有しておらず、コンタクト層もｎ型ではなくｐ型であり、しかもｐ型ブロック層の全幅と上記活性層とを覆ったものではない。
相違点２：本件発明２は、「サイリスタ構造を構成するｎ型ブロック層の活性層側の先端部がその上下に設けられたｐ型ブロック層及びｐ型埋込層からのｐ型不純物の拡散によりｐ型に反転したＰＰＩＢＨ構造の半導体レーザ」であるのに対して、引用発明の半導体レーザは、サイリスタ構造を備えてはいるものの、ｎ型ブロック層及びｎ型ブロック層の下側に設けられたｐ型埋込層を有しておらず、ＰＰＩＢＨ構造のものではない点。
相違点３：本件発明２では、高抵抗の層を「前記ｐ型ブロック層とその上部に設けられたｎ型コンタクト層との間に前記ｐ型ブロック層に対応して・・・備え」ているのに対して、引用発明においては、高抵抗の層をコンタクト層とｐ型ブロック層との間に備えているものの、埋め込み層の下層に対応して高抵抗の層を備え、しかもコンタクト層がｎ型である点。
相違点４：本件発明２では、高抵抗の層が「該ｎ型コンタクト層と該ｐ型ブロック層よりも高抵抗」であるのに対して、引用発明の高抵抗層がコンタクト層よりも高抵抗ではあるものの、ｐ型ブロック層よりも高抵抗であるかどうか不明であり、しかもコンタクト層がｎ型である点。
　そこで、上記相違点について検討する。
　上記相違点１、３、４は、刊行物２、３に記載されていないし、示唆されてもいない
　また、相違点２に係るＰＰＩＢＨ構造の半導体レーザは刊行物２、３に示されているものの、引用発明のサイリスタ構造の電流阻止層は、そもそもｎ型ブロック層及びｎ型ブロック層の下側に設けられたｐ型埋込層を有しておらず、上記周知技術を引用発明に適用しても直ちに本件発明２のような構成とすることはできない。
　そして、本件発明２は上記相違点１〜４に係る各構成要件を具備することにより、特許明細書記載の本件発明２に特有な作用効果を奏すると認められる。
　したがって、本件発明２は、刊行物１に記載された発明及び刊行物２、３に記載された周知技術に基づいて当業者が容易に発明をすることができたものであるとは認められない。
（むすび）
　よって、本件発明１、２は、特許出願の際独立して特許を受けることができるものである。
エ．むすび
　以上のとおりであるから、上記訂正請求は、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる、特許法第１２０条の４第２項、同条第３項で準用する第１２６条第２項乃至第４項の規定に適合するので、当該訂正を認める。
ＩＩＩ．特許異議申立てについて
ア．特許異議申立ての理由の概要
　特許異議申立人・シャープ株式会社は、甲第１号証（特開昭６０−２１７６８８号公報）及び参考資料１（特開昭６３−２０２９８５号公報）、参考資料２（特開昭６４−８２５８９号公報）を提示し、訂正前の特許明細書の特許請求の範囲の請求項１、２に係る発明は、甲第１号証に記載された発明及び参考資料１、２に記載された周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができず、訂正前の請求項１、２に係る発明の特許は取り消されるべきである旨主張している。
イ．対比・判断
　特許異議申立人が提示した甲第１号証、参考資料１、２は、それぞれ取消理由通知に引用した刊行物１〜３であるから、各々ＩＩ．訂正の適否エ．独立特許要件（引用刊行物）に示した発明若しくは周知技術が記載されている。
　そして、上記ＩＩ．訂正の適否エ．独立特許要件（対比・判断）において判断したとおり、訂正後の特許請求の範囲の請求項１、２係る発明である本件発明１、２は、甲第１号証に記載された発明及び参考資料１、２に記載された周知技術に基づいて当業者が容易に発明をすることができたものであるとすることはできない。
ウ．むすび
　以上のとおりであるから、特許異議の申立ての理由及び証拠によっては本発明１、２の特許を取り消すことはできない。
　また、他に本件発明１、２の特許を取り消すべき理由を発見しない。
　よって結論のとおり決定する。
【異議決定日】
平成１１年１０月１日（１９９９．１０．１）
【訂正の要旨】
訂正の要旨
１．特許請求の範囲の訂正
　特許請求の範囲を、特許請求の範囲の減縮を目的として、下記のとおり訂正する。
「【請求項１】活性層に近接して、ｎ型ブロック層，このｎ型ブロック層の下側に設けられたｐ型理込層，上記ｎ型ブロック層の上側に設けられたｐ型ブロック層，及びこのｐ型ブロック層の上側に設けられこのｐ型ブロック層の全幅と上記活性層とを覆ったｎ型コンタクト層よりなるサイリスタ構造の電流阻止層を有する半導体レーザにおいて、
　上記ｎ型コンタクト層と上記ｐ型ブロック層との間にこのｐ型ブロック層に対応して、該ｎ型コンタクト層，該ｐ型ブロック層よりも高抵抗の層を備えたことを特徴とする半導体レーザ。
　【請求項２】活性層に近接して、ｎ型ブロック層，該ｎ型ブロック層の下側に設けられたｐ型理込層，前記ｎ型ブロック層の上側に設けられたｐ型ブロック層，及び前記ｐ型ブロック層の上側に設けられこのｐ型ブロック層の全幅と上記活性層とを覆ったｎ型コンタクト層よりなるサイリスタ構造の電流阻止層を有し、該サイリスタ構造を構成する前記ｎ型ブロック層の活性層側の先端部がその上下に設けられた前記ｐ型ブロック層及び前記ｐ型埋込層からのｐ型不純物の拡散によりｐ型に反転したＰＰＩＢＨ構造の半導体レーザにおいて、
　前記ｐ型ブロック層とその上部に設けられたｎ型コンタクト層との間に前記ｐ型ブロック層に対応して該ｎ型コンタクト層と該ｐ型ブロック層よりも高抵抗の層を備えたことを特徴とする半導体レーザ。」
（５４）【発明の名称】
半導体レーザ
（５７）【特許請求の範囲】
　　【請求項１】活性層に近接して、
ｎ型ブロック層
このｎ型
Ｐ型
上記ｎ型
Ｐ型
このｐ型
設けられこのｐ型ブロック層の全幅と上記活性層とを覆ったｎ型
　上記
ｎ型
Ｐ型
間にこのｐ型ブロック層に対応して
ｎ型
Ｐ型
　　【請求項２】活性層に近接して、ｎ型ブロック層，該ｎ型ブロック層の下側に設けられたＰ型埋込層，前記ｎ型ブロック層の上側に設けられたＰ型ブロック層，及び前記Ｐ型ブロック層の上側に
設けられこのｐ型ブロック層の全幅と上記活性層とを覆った
　前記Ｐ型ブロック層とその上部に設けられたｎ型コンタクト層との
間に前記Ｐ型ブロック層に対応して
【発明の詳細な説明】
　　　　【０００１】
　　【産業上の利用分野】
　この発明は、半導体レーザに関し、特に漏れ電流の小さい電流阻止構造を有する半導体レーザに関するものである。
　　　　【０００２】
　　【従来の技術】
　図３は従来の電流阻止構造を有するＰＰＩＢＨ（Ｐ−ｓｕｂｓｔｒａｔｅ　Ｐａｒｔｉａｌｌｙ　Ｉｎｖｅｒｔｅｄ　Ｂｕｒｉｅｄ　Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）型半導体レーザの断面構造図である。図において、１はＰ型基板、２はＰ型埋込層、３はｎ型ブロック層、４はＰ型ブロック層、６はｎ型コンタクト層、７は活性層、８は電極である。
　　　　【０００３】
　ＰＰＩＢＨ型半導体レーザとは、その作成過程において、Ｐ型埋込層２とＰ型ブロック層４のキャリア濃度を高くして、埋込成長時にｎ型ブロック層３の活性層側の先端部をｐ型ブロック層４及びｐ型埋込層２からのｐ型不純物の拡散によりｐ型に変換することにより、電気抵抗の小さいｎ型ブロック層３とｎ型コンタクト層６とが直接接触しないようにして、Ｐ型埋込層２からｎ型ブロック層３へ流れる漏れ電流を小さくした、閾値電流の小さいことを特徴とする半導体レーザである。
　　　　【０００４】
　図４は図３に示したＰＰＩＢＨ型半導体レーザの電気的特性を示す等価回路である。ここでＲｓは電極８とＰ型基板１との接触抵抗と、Ｐ型基板の有する広がり抵抗との和、Ｒ１はＰ型基板１から活性層７の間のチャネル抵抗、Ｒ２はＰ型基板１からｐ型ブロック層４の間のチャネル抵抗、Ｔｒ１はｐ型埋込層２，ｎ型ブロック層３，Ｐ型ブロック層４によって構成されるｐｎｐ型トランジスタ、Ｔｒ２はｎ型ブロック層３，Ｐ型ブロック層４，ｎ型コンタクト層６によって構成されるｎｐｎ型トランジスタ、Ｄはｐ型基板１，活性層７，ｎ型コンタクト層６により構成されるダイオードである。Ｉｇはチャネル抵抗Ｒ２を流れるトランジスタＴｒ２のゲート電流、ＩＡはトランジスタＴｒ１のエミッタ電流、Ｖは半導体レーザに印加される電圧、ＶａはダイオードＤに加わる電圧である。トランジスタＴｒ１とＴｒ２はサイリスタ接続されている。図３の半導体レーザの断面図と図４の回路図との関連を図６に示す。
　　　　【０００５】
　次にこの回路の動作について説明する。半導体レーザの閾値電圧をＶｔｈとする。半導体レーザに電圧Ｖを印加してゆくと、ＶａがＶｔｈよりも小さい範囲では、Ｖａが上昇し、電流Ｉｇが流れる。そして、ＩｇによりトランジスタＴｒ２が導通状態になると、トランジスタＴｒ２とサイリスタ接続されているトランジスタＴｒ１も導通状態となって大きな短絡電流ＩＡ、か流れる。このＩｇとＩＡとの和が漏れ電流Ｉｒとなって流れる。そして、電圧Ｖａか閾値電圧Ｖｔｈに等しくなると、それ以上の印加電圧Ｖを増加しても、ダイオードＤの端子電圧Ｖａの値は閾値電圧Ｖｔｈに固定されるので、漏れ電流Ｉｒもそれ以上増加しなくなる。
　　　　【０００６】
　　【発明が解決しようとする課題】
従来のＰＰＩＢＨ構造を有する半導体レーザは以上のような電気的特性を示すので、波長の短いレーザ等，閾値電圧Ｖｔｈが大きい半導体レーザでは、このような構造であってもＶａの上昇が大きくなり、トランジスタＴｒ２に大きなゲート電流Ｉｇが流れてサイリスタが導通し、その結果大きな短絡電流ＩＡが流れ、結果として漏れ電流Ｉｒが大きくなるという問題点があった。
　　　　【０００７】
　この発明は上記のような問題点を解消するためになされたもので、閾値電圧が大きくても漏れ電流Ｉｒを小さく抑えることのできる半導体レーザを得ることを目的とする。
　　　　【０００８】
　　【課題を解決するための手段】
　この発明に係る半導体レーザは、活性層に近接してサイリスタ構造の電流阻止層を有し、コンタクト層とブロック層との間にこれらよりも高抵抗の層を有するものである。
　　　　【０００９】
　またこの発明に係る半導体レーザは、活性層に近接してサイリスタ構造の電流阻止層を有し、該サイリスタ構造を構成するｎ型ブロック層の活性層側先端部がＰ型ブロック層及びＰ型埋込層からのＰ型不純物の拡散により反転したＰＰＩＢＨ構造であり、該Ｐ型ブロック層とその上に設けられたｎ型コンタクト層との間に両層よりも高抵抗の層を備えたものである。
　　　　【００１０】
　　【作用】
　この発明においては、半導体レーザのサイリスタ構造の電流阻止層は、高抵抗層を介して接地されているので、漏れ電流がこの高抵抗層を流れることにより電圧降下が生じサイリスタは導通状態にならないため、半導体レーザヘの印加電圧を大きくしても、サイリスタを流れる電流は小さく保たれることになり、その結果閾値電圧の比較的大きいレーザにおいても、漏れ電流を小さくすることができる。
　　　　【００１１】
　またこの発明においては、サイリスタ構造の電流阻止層が高抵抗層を介して接地されているので、漏れ電流がこの高抵抗層を流れることにより電圧降下が生じサイリスタは導通状態にならないため、半導体レーザヘの印加電圧を大きくしても、サイリスタを流れる電流は小さく保たれることになり、閾値電流の小さいＰＰＩＢＨ型半導体レーザにおいてさらに漏れ電流を小さくすることができる。
　　　　【００１２】
　　【実施例】
　以下本発明の一実施例によるＰＰＩＢＨ型半導体レーザを図について説明する。図１はこの発明の一実施例によるＰＰＩＢＨ型半導体レーザを示す断面構造図である。図において、１はＰ型基板、２はＰ型埋込層、３はｎ型ブロック層、４はｐ型ブロック層、５はｎ−型高抵抗層、６はｎ型コンタクト層、７は活性層、８は電極である。
　　　　【００１３】
　図２は図１に示した半導体レーザの電気的特性を示す等価回路である。ここでＲｓは電極８とＰ型基板１との接触抵抗とＰ型基板の有する広がり抵抗との和、Ｒ１はｐ型基板１から活性層７の間のチャネル抵抗、Ｒ２はｐ型基板１からｐ型ブロック層４の間のチャネル抵抗、Ｒｎ−はｎ−型高抵抗層５のもつ抵抗、Ｔｒ１はＰ型埋込層２，ｎ型ブロック層３，Ｐ型ブロック層４によって構成されるｐｎｐ型トランジスタ、Ｔｒ２はｎ型ブロック層３，ｐ型ブロック層４，ｎ−型高抵抗層５によって構成されるｎｐｎ−型トランジスタ、ＤはＰ型基板１，活性層７，ｎ型コンタクト層６により構成されるダイオードである。Ｉｇはチャネル抵抗Ｒ２を流れるゲート電流、ＩＡはトランジスタＴｒ１のエミッタ電流、Ｖは半導体レーザに印加される電圧、ＶａはダイオードＤに加わる電圧である。トランジスタＴｒ１とＴｒ２は、サイリスタ接続されている。半導体の閾値電圧をＶｔｈとする。Ｉｒは漏れ電流であり、ＩｇとＩＡとの和である。図５に図１の断面図と図２の回路図との関連を示す。
　　　　【００１４】
　この等価回路の動作を以下に説明する。半導体レーザに電圧Ｖを印加していくと、ＶｔｈがＶａよりも大きい領域ではＶａが上昇するが、同時に抵抗Ｒｎ−を流れるサイリスタの電流Ｉｒによる電圧降下が生じるので、トランジスタＴｒ２のエミッタ電圧は高く保たれ、ゲート電流Ｉｇは大きくならない。従ってサイリスタは導通状態とならないので、大きな短絡電流は流れず、結果として漏れ電流Ｉｒを小さくすることができる。そして、電圧Ｖａが閾値電圧Ｖｔｈに等しくなると、それ以上印加電圧Ｖを増加しても、ダイオードＤの端子電圧Ｖａの値は閾値電圧Ｖｔｈに固定されるので、漏れ電流Ｉｒもそれ以上増加しなくなる。
　　　　【００１５】
　このように本実施例においては、ｐ型ブロック層４とｎ型コンタクト層６との間にｎ−型高抵抗層を形成し、漏れ電流により生じる電圧降下のためにサイリスタを導通させないようにしたから、大きな短絡電流は流れず、漏れ電流を小さくすることができる。
　　　　【００１６】
　なお、上記実施例では高抵抗層５をｎ−型半導体としたが、ｉ型半導体であってもよく、またＰ−型半導体であってもよい。
　　　　【００１７】
　また、上記実施例ではＰＰＩＢＨ型半導体レーザにおける適用例を示したが、この発明は埋め込みヘテロ（ＢＨ）型やＤＣＰＢＨ（Ｄｏｕｂｌｅ　Ｃｈａｎｎｅｌ　Ｐｌａｎａｒ　Ｂｕｒｉｅｄ　Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）型などの活性層に近接してサイリスタ構造の電流阻止層を有する全ての半導体レーザに適用でき、上記実施例と同様の効果を奏する。
　　　　【００１８】
　　【発明の効果】
　以上のようにこの発明によれば、活性層に近接してサイリスタ構造の電流阻止層を有する半導体レーザをコンタクト層とブロック層の間に高抵抗層を有する構造とし、この高抵抗層を流れる漏れ電流によって電圧降下が生じサイリスタを導通しないようにしたので、大きな短絡電流が流れることなく、結果として漏れ電流Ｉｒを小さくすることができる効果がある。
　　　　【００１９】
　またこの発明によれば、活性層に近接してサイリスタ構造の電流阻止層を有するＰＰＩＢＨ型半導体レーザをコンタクト層とブロック層の間に高抵抗層を備えた構造とし、この高抵抗層を流れる漏れ電流によって電圧降下が生じサイリスタを導通しないようにしたので、大きな短絡電流が流れることなく、結果として閾値電流の小さなＰＰＩＢＨ型半導体レーザの漏れ電流Ｉｒをより小さくすることができる効果がある。
【図面の簡単な説明】
　【図１】
　この発明の一実施例によるＰＰＩＢＨ型半導体レーザを示す断面構造図である。
　【図２】
図１のＰＰＩＢＨ型半導体レーザの等価回路図である。
　【図３】
従来のＰＰＩＢＨ型半導体レーザの断面構造図である。
　【図４】
図３のＰＰＩＢＨ型半導体レーザの等価回路図である。
　【図５】
図１の断面図と図２の等価回路図との関連を示す図である。
　【図６】
図３の断面図と図４の等価回路図との関連を示す図である。
　【符号の説明】
１　ｐ型基板
２　ｐ型埋め込み層
３　ｎ型ブロック層
４　ｐ型ブロック層
５　ｎ−型高抵抗層
６　ｎ型コンタクト層
７　活性層
８　電極