(57)【要約】  集積回路を渡る伝達のために、高周波数信号（ＩＮ）をバッファリングするための回路、技術、方法が開示される。ある特別の実装において、複数の増幅回路（Ｍ１，Ｍ２）は、電圧制御発振器および／またはデジタル制御発振器からの信号を増幅するために個別にバイアスされ、デバイス上の局所発振器の信号を提供する。【選択図】  図１
2013500637.tif 000002
【特許請求の範囲】
【請求項１】
発振している入力信号を受けるための入力端子と、
互いに連結される出力端子を持ち、前記入力信号に応じて増幅された局所発振器の信号を提供する第１および第２の増幅回路と、
前記第１および第２の増幅器を個別にバイアスするためのバイアス回路と
を具備する回路。
【請求項２】
前記増幅された局所発振器の信号の出力電圧は、コモンモード・フィードバック信号に応じて制御される、請求項１の回路。
【請求項３】
前記バイアス回路は電圧ディバイダを具備し、前記コモンモード・フィードバック信号は前記電圧ディバイザに電流を適用する、請求項２の回路。
【請求項４】
前記第１および第２の増幅回路に印加されるバイアス電圧を選択的に変えるための１以上のスイッチをさらに具備する、請求項１の回路。
【請求項５】
前記バイアス回路は、前記第１および第２の増幅回路に印加される前記バイアス電圧を割り当てるために、前記１以上のスイッチに応じて変更可能な１以上の抵抗を具備する電圧ディバイダを具備する、請求項４の回路。
【請求項６】
出力負荷および／または電力消費に前記回路を選択的に適用するための１以上のスイッチをさらに具備する、請求項１の回路。
【請求項７】
前記１以上のスイッチは、前記増幅回路のうちの少なくとも一つに、少なくとも一つのトランジスタを連結および／または切り離しを可能にする、請求項６の回路。
【請求項８】
検出された出力信号のピークレベルに応じて、前記スイッチのうちの１以上の状態を選択的にセットするためのロジックをさらに具備する、請求項６の回路。
【請求項９】
前記第１および第２の増幅回路に印加されるバイアス電圧は、検出されたプロセスコーナーに応じて割り当てられる、請求項１の回路。
【請求項１０】
前記第１の増幅回路は１以上のカスケードｐｍｏｓトランジスタを具備し、前記第
２の増幅回路は１以上のカスケードｎｍｏｓトランジスタを具備する、請求項１の回路。
【請求項１１】
前記第１の増幅回路は、前記第２の増幅回路より高い電圧でバイアスされる、請求項１０の回路。
【請求項１２】
前記第２の増幅回路は、前記第１の増幅回路より高い電圧でバイアスされる、請求項１０の回路。
【請求項１３】
前記バイアス回路は、電圧ディバイダを具備する、請求項１の回路。
【請求項１４】
前記電圧ディバイダは、前記第１および第２の増幅回路に印加されるバイアス電圧を変えるために切り替えにより設定可能である、請求項１３の回路。
【請求項１５】
発振している入力信号を受けることと、
第１および第２の増幅回路に前記入力信号を適用し、増幅された局所発振器の信号を提供することと、
前記第１および第２の増幅回路へバイアス電圧を個別に印加することと
を具備する方法。
【請求項１６】
１以上のスイッチの状態をセットすることにより、前記第１および第２の増幅回路に印加されるバイアス電圧を変えることをさらに具備する、請求項１５の方法。
【請求項１７】
出力負荷および／または電力消費に前記回路を選択的に適用するための１以上のスイッチの状態をセットすることをさらに具備する、請求項１５の方法。
【請求項１８】
前記１以上のスイッチは、前記増幅回路のうちの少なくとも一つに、少なくとも一つのトランジスタを連結および／または切り離しを可能にする、請求項１７の方法。
【請求項１９】
検出された出力信号のピークレベルに応じて、前記状態のうちの少なくとも一つを選択的にセットすることをさらに具備する、請求項１７の方法。
【請求項２０】
少なくとも部分的に、検出されたプロセスコーナーに基づいて、前記第１のおよび第２の増幅回路に印加されるバイアス電圧を割り当てることをさらに具備する、請求項１の方法。
【請求項２１】
発振している入力信号を受ける手段と、
第１および第２の増幅回路に前記入力信号を適用し、増幅された局所発振器の信号を提供する手段と、
前記第１および第２の増幅回路へバイアス電圧を個別に印加する手段と
を具備する装置。
【請求項２２】
１以上のスイッチの状態をセットすることにより、前記第１および第２の増幅回路に印加されるバイアス電圧を変える手段をさらに具備する、請求項２１の装置。
【請求項２３】
出力負荷および／または電力消費に前記回路を選択的に適用するための１以上のスイッチの状態をセットする手段をさらに具備する、請求項２１の装置。
【請求項２４】
前記１以上のスイッチは、前記増幅回路のうちの少なくとも一つに、少なくとも一つのトランジスタを連結および／または切り離しを可能にする、請求項２３の装置。
【請求項２５】
検出された出力信号のピークレベルに応じて、前記状態のうちの少なくとも一つを選択的にセットする手段をさらに具備する、請求項２３の装置。
【請求項２６】
少なくとも部分的に、検出されたプロセスコーナーに基づいて、前記第１のおよび第２の増幅回路に印加されるバイアス電圧を割り当てる手段をさらに具備する、請求項２１の方法。
【発明の詳細な説明】
【米国特許法第１１９条に基づく優先権の主張】
【０００１】
特許のための本願は、２００９年７月２３日に出願され、これの譲受人に譲受され、この結果ここで参照されることによって明らかに組み込まれる、「スプリット−バイアス電流のスケーラブル・バッファ」と題名を付けられた仮出願番号第６１／２２７，９５３号に対する優先権を主張する。
【背景】
【０００２】
拡張されたより大きなチップサイズと複雑な局部発振器（ＬＯ）生成スキームとによる、今日のマルチバンド、マルチモード統合無線周波数（ＲＦ）トランシーバにおいて、高周波数バッファは、次にくる場合があるＬＯジェネレータに対して十分な信号強度を提供するとともに、ＤＣＯ／ＶＣＯの性能を低下させることなく、長いＬＯラインをドライブするために、通常、必要とされる。伝統的に、自己バイアス・インバータ型バッファが広く使用された。しかしながら、極端なプロセス条件および／またはより低い供給電圧の下では、例えば、シミュレーションは、自己バイアス・インバータ型バッファが増加されたＶｔｈおよび制限されるヘッドルームによりその増幅能力を失う場合があることを示す。プロセス条件は、より小さな技術ノードへのプロセッシング遷移とともにますます鋭くなる。そのため、自己バイアスバッファの電流消費は、発振している入力信号の提供のために使用されるＤＣＯ／ＶＣＯのそれよりさらにより高くなりえる。さらに、異なるオペレーション・モードおよび／またはプロセス−電圧−温度（ＰＶＴ）コーナーに基づいて電流消費をスケーラブル（変更可能）なＬＯスキームは、ＰＦトランシーバ用の増加する低電力の要求を満たすことを支援する場合がある。
【図面の簡単な説明】
【０００３】
【図１】図１は、実施形態に係るバッファ回路の概略図である。
【図２】図２は、実施形態に係るバッファ回路の設定に作用するシステムの概略図である。
【図３】図３は、代替の実施形態に係るバッファ回路の概略図である。
【詳細な説明】
【０００４】
「典型的」の用語は、「例、実例、例証として供給すること」を意味するとしてここで使用される。「典型的」としてここで説明されたいずれかの実施形態は、他の実施形態を超えてより好ましいまたは有益であるとして解釈される必要はない。
【０００５】
添付された図面とともに後述される詳細な説明は、典型的な実施形態の説明として意図され、請求された内容によってカバーされるただ一つの実施形態を表すように意図されない。この説明にわたって使用される「典型的」の用語は、「例、実例、例証として供給すること」を意味し、他の実施形態を超えてより好ましいまたは有益であるとして必ずしも解釈されるべきではない。詳細な説明は、典型的な実施形態の完全な理解を提供する目的で特定の詳細を含む。典型的な実施形態がこれらの特定の詳細なしに実行されてもよいことは、当業者に明白だろう。いくつかの実例において、よく知られた構成およびデバイスは、ここに示された典型的な実施形態の新しさを不明瞭にしないためにブロック図の形式で示される。
【０００６】
先に指摘されるように、チップサイズを増加させることは、複雑な局部発振器（ＬＯ）スキームに関して増加される電流消費に結びついた。ある典型的な実施形態において、入力端子を含むバッファ回路は、電圧制御発振器（ＶＣＯ）および/またはデジタル制御発振器（ＤＣＯ）から発振入力信号を受けることができる。入力信号は、互いに連結されている出力端子を持つ第１および第２の増幅回路で受けられるとしてもよい。バイアス回路は、異なる電圧で、第１および第２の増幅回路を個別にバイアスするとしてもよい。
【０００７】
バッファ回路における増幅器を個別にバイアスすることにより、バッファ回路は、電流消費を削減すると同時に、より長いラインを通じて、および／または、より大きい負荷とともにＬＯ信号をドライブすることができる。さらに、そのようなバッファ回路は、ＬＯ信号ラインから、ＶＣＯおよび／またはＤＣＯの改良された絶縁を提供してもよい。さらに、そのようなバッファ回路は、アプリケーション、動的負荷、および／または、プロセス−電圧−温度（ＰＶＴ）コーナーにおけるバリエーションの変化にしたがって変えることができるスケーラブル電流消費を可能にしてもよい。例えば、特別の典型的な実施形態は、極端なＰＶＴ条件(例えば１．２５Ｖ／ＳＳ／−３０、１．０５Ｖ／ＳＳ／−３０Ｃ、など)で６ＧＨｚのＲＦ信号を増幅するとともに、ＬＯ電流消費を削減するために、導かれる。
【０００８】
図１は、特別な実装に係るバッファ回路の概略図である。ここで、バッファ１００は、ただ小数の例を示す、例えば、無線周波数（ＲＦ）トランシーバ、プログラム可能プロセッサ、局所水晶発振器アプリケーションで使用されるＸＯバッファ、トランスミッタに対するプレドライバ増幅器のような、ＬＯ信号を分配するいくつかのタイプのデバイスのうちの任意の1つで実装されるとしてもよい。しかしながら、これらは単にバッファ回路の例の適用であり、請求された内容がこの点で制限されないことは理解されるべきである。
【０００９】
図１の特別の典型的な実施形態において、自己バイアスバッファ回路またはスプリット−バイアス回路として作用するために、スイッチSplit0，Split1および／またはSplitselは、バッファ回路１００を設定するためにセットされてもよい。スプリット−バイアス設定において、バッファ回路１００は、第１および第２の増幅回路を個別にバイアスするように設定されてもよい。図１の概略図に示されるように、入力信号ＩＮは、ＬＯ信号として出力信号ＯＵＴを生成するために、ＶＣＯおよび／またはＤＣＯ（図示せず）によって提供されてもよい。抵抗の設定によって形成される電圧ディバイダは、ｐｍｏｓトランジスタＭ2、Ｍ21およびＭ22によって形成される第１の増幅回路とｎｍｏｓトランジスタＭ1、Ｍ11およびＭ12によって形成される第２の増幅回路との間のＶｄｄを割り当てる。示されるような異なるバイアス電圧ＶpmosおよびＶnmosは、これらの２つの増幅回路のトランジスタ・ゲートへ印加される。したがって、２つの増幅回路は、分離されおよび／または個別にバイアスされる。
【００１０】
ある例の実装において、バッファ回路１００は、閉じているスイッチSplit0と開いているスイッチSplit1およびSplitselによって自己バイアス・モードになるように設定されるとしてもよい。ここで、閉じているSplit0により、抵抗Ｒ4，Ｒ5，Ｒ7およびＲ8は、バイアス電圧ＶpmosとＶnmosとの間でほぼ平等にＶｄｄを割り当てるために回路から取り除かれる。しかしながら、このことは、単に、自己バイアス・モードにおいて、バッファ回路がどのように設定されるかの例であり、請求される内容はこの点に制限されないことは、理解されるべきである。
【００１１】
他の例の実装において、バッファ回路１００は、閉じているスイッチSplitsel、および開いているスイッチSplit0による自己バイアス・モードで設定されてもよい。閉じられた状態でスイッチSwitch1を維持することで、Ｖｄｄは、次のような式（１）にしたがって抵抗Ｒ4とＲ5とによって形成される電圧ディバイダを使用してバイアス電圧ＶpmosおよびＶnmosの間に割り当てられる：
【数１】
2013500637.tif 000003
【００１２】
この特別のスプリット−バイアス設定において、バイアス電圧ＶpmosとＶnmosとは、異なる電圧で維持される。ある特別の数値の実施形態において、例証の目的で、ＶpmosおよびVnmosはそれぞれ約７００ｍＶおよび６００ｍＶで維持される場合に、出力電圧Ｖ0は、約０．６ボルトで維持されてもよい。他の特別のスプリット−バイアス設定において、Ｖｄｄが次のような式（２）にしたがって抵抗Ｒ4およびＲ5、Ｒ7およびＲ8によって形成された電圧ディバイダを使用してバイアス電圧ＶpmosおよびＶnmos間に割り当てられるように、スイッチSplit1は、閉じられた状態で配置されるとしてもよい。
【数２】
2013500637.tif 000004
【００１３】
この特別のスプリット−バイアス設定において、バイアス電圧ＶpmosおよびＶnmosは、さらに、異なる電圧で維持される。しかしながら、この特別の設定におけるバイアス電圧ＶpmosおよびＶnmosの間の違い（数式（２）によって示されるような）は、先の例のスプリット−バイアス設定におけるバイアス電圧ＶpmosおよびＶnmosの間の違い（数式（１）によって示されるような）より少ない。ＶpmosとＶnmosとの分離を削減するために、バッファ回路１００は、より低い電力出力および消費により作動するように設定されることができる。したがって、スイッチSplit1は、ＶpmosとＶnmosとの分離を削減することにより、より低い出力電力を要求する適用のために閉じられるとしてもよい。
【００１４】
上述のように、バッファ回路１００は、スイッチSplit0，Split1および／またはSplitselの状態をセットすることにより、異なる電力出力レベルに対して設定される。電力出力は、さらに、スイッチＳ１およびＳ２を設定することを通じて、多くの出力増幅ステージを変えることにより変えられるとしてもよい。図１において、増幅回路は、それぞれ３つのトランジスタを用いて示されている（第１の増幅回路に対するｐｍｏｓトランジスタＭ2，Ｍ21およびＭ22と、第２の増幅回路に対するｎｍｏｓトランジスタＭ1，Ｍ11およびＭ12）。しかしながら、そのような増幅回路は３より少ないまたは多いトランジスタを持つとしてもよい。したがって、この特別のバッファ回路の設計は、特別の電流消費の要求および／または出力端子ＯＵＴでの負荷にしたがってスケーラブルである。加えて、スイッチ・ペアＳ１およびＳ２は、特別の電流消費／増幅の要求、および／または出力端子ＯＵＴでの負荷に依存して開かれまたは閉じられるとしてもよい。ここで、もし、スイッチ・ペアＳ１およびＳ２が開かれると、トランジスタＭ21およびＭ22は第１の増幅回路から取り除かれ、トランジスタＭ11およびＭ12は第２の増幅回路から取り除かれる。そのような結果として得られるバッファ回路は、より低い負荷および／またはより低い電流消費の要求による適用のために適用可能としてもよい。そのようなバッファ回路は、例えば、より高い負荷への適用のために、スイッチ・ペアＳ１を閉じ、その後スイッチ・ペアＳ２を閉じることによってますます増加して拡張されてもよい。しかしながら、これは、単に、バッファ回路が異なる負荷および／または電流消費の要求に対する適用のためにどのようにスイッチ可能に調整されることができるかのある特別の例であり、請求される内容はこの点に制限されないことは、理解されるべきである。
【００１５】
図１の特別の典型的な実施形態において、ｐｍｏｓトランジスタＭ2，Ｍ21およびＭ22は、バイアス電圧Ｖpmosへ連結されるそれぞれのゲート端子と、出力端子ＯＵＴへ連結されるそれぞれのソース端子を持つ。同様に、トランジスタＭ1，Ｍ11およびＭ12は、バイアス電圧Ｖmmosへ連結されるそれぞれのゲート端子と、出力端子ＯＵＴへ連結されるそれぞれのドレイン端子を持つ。ここで、前述のスプリット−バイアス設定において、出力端子ＯＵＴでの出力電流は、出力コモンモード電圧を提供するために、コモンモードフィードバック（ＣＭＦＢ）ループを形成する抵抗Ｒ0を通じて、バイアス電圧ＶpmosおよびＶnmosにフィードバックされる。したがって、特別の実施形態は、安定したバイアス電圧ＶpmosおよびＶnmosを確立することができる。
【００１６】
図１の特別の典型的な実施形態において、ＣＭＦＢループは、出力端子ＯＵＴでの電流から電圧ディバイダ抵抗を通じて、および、抵抗Ｒ2からトランジスタＭ1のゲート端末でのバイアス電圧Ｖnmosへ、電流をフィードバックする。同様に、ＣＭＦＢループ１０２は、出力端子ＯＵＴでの電流から電圧ディバイダ抵抗を通じて、および、抵抗Ｒ1からトランジスタＭ2のゲート端末でのバイアス電圧Ｖpmosへ、電流をフィードバックする。しかしながら、これは、単に、バッファ回路において、複数の増幅回路を個別にバイアスするために使用されることができるＣＭＦＢの例であり、請求される内容はこの点に制限されないことは、理解されるべきである。
【００１７】
典型的な実施形態は、不利なＰＶＴ条件での弱いＲＦ信号の増幅、小さいダイエリア上の実装、および／または超広帯域（２．８ＧＨｚ〜６．３ＧＨｚ）上のカバレッジに対して、考慮する。表１は、指定されるような異なるプロセスコーナーの下で、図１に示される自己バイアスまたはスプリット−バイアス・モードにおける特別の設定可能な例の実装を要約する。これらの例において、Ｖｄｄは、１．１Ｖでセットされてもよい。さらに、プロセスコーナー「ＴＴ」は、ＮＭＯＳおよびＰＭＯＳトランジスタの双方が典型的であることを示し、プロセスコーナー「ＦＳ」は、ＮＭＯＳトランジスタが典型的より速い（強い）とともに、ＰＭＯＳトランジスタが典型的より遅い（弱い）ことを示し、プロセスコーナー「ＳＦ」は、ＮＭＯＳトランジスタが典型的より遅い（弱い）とともに、ＰＭＯＳトランジスタが典型的より速い（強い）ことを示し、プロセスコーナー「ＳＳ」は、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとが典型的より遅い（弱い）ことを示し、プロセスコーナー「ＦＦ」は、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとが典型的より速い（強い）ことを示す。
【表１】
2013500637.tif 000005
【００１８】
ここで、表１において、設定は、異なる回路設定とプロセスコーナーとに対して最高から最低の電力出力までにランク付けされている。しかしながら、これらは単に例のプロセスコーナーおよび選択可能な回路設定であり、異なるプロセスコーナーおよび選択可能な回路設定は要求された内容から逸脱することなく使用されればよいことは、理解されるべきである。そのため、特別の実装では、スイッチSplit0，Split1，Splitsel，Ｓ１およびＳ２は、図１のバッファ回路を組み込むデバイスおよび所望の電力出力に関連する特別のプロセスコーナーに、少なくとも部分的に基づいて、選択的に開かれ、および、閉じられるとしてもよい。
【００１９】
図２は、検出された条件に応じてロジック１０８によって設定可能なバッファ回路１００の一例の実装を示す。特別の実施形態において、ロジック１０８は、例えば、バッファ回路１００を組み込む集積デバイスから外部的に、または、ビルドイン・自己テスト回路の部分として、実装されてもよい。ロジック１０８は、マイクロプロセッサおよび／またはハードワイヤード・ロジックによって実行可能なソフトウェアとして実装されてもよい。ここで、ロジック１０８は、プロセス検出器１０２および／または出力信号ＯＵＴでのプロセス条件の検出に応じてスイッチSplit0，Split1，Splitsel，Ｓ１および／またはＳ２の状態を設定することが可能である。例えば、ロジック１０８は、測定されたピーク出力電圧とピーク基準電圧との比較に基づいて、上または下に、バッファ回路１００の電力出力を調整するとしてもよい。さらに、ロジック１０８は、プロセス検出器１０２から、バッファ回路１００の実装に使用される特別のプロセスコーナーを決定し、上記表１における例によって示されるような所望の出力レベルを提供するために、スイッチSplit0，Split1，Splitsel，Ｓ１およびＳ２の状態をセットする。
【００２０】
図３は、比較的低電力でスプリット−バイアス・モードで作動するために設定可能なバッファ回路２００の概略図である。ここで、バッファ回路２００は、増幅回路に印加されるバイアス電圧ＶpmosおよびＶnmosが交換されることにおいて、バッファ回路１００と異なる。ここで、この特別の実施形態において、ＶpmosはＶnmosより大きい。そのため、特別のスプリット−バイアス設定の電力出力は、他の特別の自己バイアス設定より低くすることができる。しかしながら、これは単に一例の設定であり、請求される内容はこの点に制限されないことが、理解されるべきである。
【００２１】
当業者は、情報および信号は様々な異なる技術および技巧のいずれかを使用して表されることを理解するだろう。例えば、上記の説明にわたって参照されるデータ、命令、コマンド、情報、信号、ビット、記号およびチップは、電圧、電流、電磁波、磁界または磁性粒子、光学場または光学粒子、またはそれの任意の組み合わせによって表わされてもよい。
【００２２】
当業者は、ここで開示された実施形態に関して記述された、様々な例証の論理ブロック、モジュール、回路、およびアルゴリズム・ステップが、電子ハードウェア、コンピュータ・ソフトウェア、または双方の組み合わせとして実装されてもよいことを認識するだろう。ハードウェアとソフトウェアとのこの互換性を明確に例証するために、様々な実例となるコンポーネント、ブロック、モジュール、回路、およびステップは、それらの機能性の点から概ね先で説明された。そのような機能性がハードウェアまたはソフトウェアとして実装されるかは、特別のアプリケーションと全体にわたってシステムに課される設計制約とに依存する。当業者は、特別のアプリケーションごとに、変わった方法で記述された機能性を実装してもよいが、そのような実装の決定は、本発明の典型的な実施形態の範囲からの離脱を引き起こすと解釈されるべきでない。
【００２３】
ここに開示された本実施形態に関して記述された各種の例示の論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブルロジックデバイス、離散ゲートまたはトランジスタロジック、離散ハードウェア構成機器、またはここに記述された機能を実行するために設計されたそれらの任意の組み合わせを用いて実装または実行されるとしてもよい。汎用プロセッサは、マイクロプロセッサでもよいが、代替的に、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンでもよい。プロセッサは、また、例えば、ＤＳＰおよびマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアに関する１以上のマイクロプロセッサ、または任意の他のそのような構成のように、コンピューティング装置の組み合わせとして実装されてもよい。
【００２４】
ここに開示された本実施形態に関して記述された方法またはアルゴリズムのステップは、ハードウェア、プロセッサによって実行されたソフトウェアモジュール、または２つの組み合わせで直接具体化されるとしてもよい。ソフトウェアモジュールは、ランダム・アクセス・メモリ（ＲＡＭ）、フラッシュメモリ、リード・オンリー・メモリ（ＲＯＭ）、ＥＰＲＯＭ（Electrically Programmable ROM）、ＥＥＰＲＯＭ（Electrically Programmable ROM）、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または任意の他の形式の従来の記憶媒体に属するとしてもよい。典型的な記憶媒体は、プロセッサが、その記憶媒体から、情報を読み出し、および情報を書き込むことができるように、プロセッサに連結される。代替として、記憶媒体は、プロセッサに統合されるとしてもよい。プロセッサと記憶媒体は、ＡＳＩＣに属するとしてもよい。ＡＳＩＣは、ユーザターミナルに属するとしてもよい。代替的に、プロセッサおよび記憶媒体は、ユーザターミナル内で離散的なコンポーネントとして属するとしてもよい。
【００２５】
１以上の典型的な実施形態において、記述された機能は、ハードウェア、ソフトウェア、ファームウェア、またはその任意の組み合わせで実装されてもよい。もしソフトウェアで実装されると、機能は、コンピュータ可読媒体に１以上の命令またはコードとして格納されるか、または、送信されるとしてもよい。コンピュータ可読媒体は、コンピュータ記録媒体と、ある場所から別の場所へのコンピュータ・プログラムの転送を促進する任意の媒体を含む通信媒体との双方を含む。記憶媒体は、コンピュータによってアクセス可能な任意の利用可能媒体としてもよい。制限ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光学ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージ装置、命令またはデータ構造の形式で所望のプログラムコードを運びまたは記憶するために使用可能であり、コンピュータによってアクセス可能な任意の他の媒体を含むことができる。さらに、任意の接続が適切にコンピュータ可読媒体と呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。ここで使用されるようなディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザディスク（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびブルーレイディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含めるべきである。
【００２６】
開示された典型的な実施形態の前述の説明は、いかなる当業者でも、本発明を作成または使用することができるように提供される。これらの典型的な実施形態の様々な変更は、当業者に直ちに明確であろう。ここで定義される総称的な原理は、本発明の思想または範囲から逸脱することなく他の実施形態に適用されてもよい。したがって、本願発明は、ここに示される実施形態に制限されることを意図されず、ここに開示された原理および新しい特徴と共通する最も広い範囲に与えられる。
【図１】
2013500637.tif 000006
【図２】
2013500637.tif 000007
【図３】
2013500637.tif 000008
【国際調査報告】
2013500637.tif 000009
2013500637.tif 000010
2013500637.tif 000011