(57)【要約】  本発明は、シリアル・パラレル変換器とｉＦＦＴブロック（１１０）を含む少なくとも１つの送信機を備えるようなシステムに関し、データ標本に合成フィルタ・バンクのプロトタイプ・フィルタの予め定められた周波数係数のうちの１つを掛けた結果生じる各信号を、サブチャネルの個数より真に大きいサイズのｉＦＦＴブロックの入力のうちの１つに加える周波数スプレッダ装置（１００）も送信機が備える。本発明はまた、シリアル・パラレル変換器と、サイズがシステムのサブチャネルの個数より真に大きいＦＦＴブロックとを含む少なくとも１つの受信機を備えるようなシステムに関し、そのシステムは、ＦＦＴブロックの各出力の信号に分析フィルタ・バンクのプロトタイプ・フィルタの予め定められた周波数係数のうちの１つを掛け、受信機の出力信号の少なくとも一部分を送出するためにこれらの乗算の結果の総和をとる周波数デスプレッダ装置を受信機がさらに備える。
2013507024.tif 000002
【特許請求の範囲】
【請求項１】
予め定められた個数のサブチャネルにわたるデジタル・データを含む信号を送信するためのマルチキャリア送信システムであって、周波数変換によってプロトタイプ・フィルタから導出される合成フィルタ・バンクを有する少なくとも１つの送信機（１０）を備え、前記送信機が、送信用の前記信号の標本の組であって前記システムのサブチャネルと同じ個数の標本をそれぞれが含む組を構成するシリアル・パラレル変換器（１３０）と、入力に加えられる前記信号のフーリエ逆変換を出力するように構成されたｉＦＦＴブロック（１１０）とを含み、前記シリアル・パラレル変換器（１３０）からの各データ標本の組の各データ標本に前記合成フィルタ・バンクの前記プロトタイプ・フィルタの予め定められた周波数係数（Ｈｋ）を掛け、かつデータ標本に前記周波数係数（Ｈｋ）のうちの１つを掛けた結果生じる各信号を前記ｉＦＦＴブロック（１１０）の前記入力の１つに加える周波数スプレッダ装置（１００）も前記送信機が含み、前記ブロックのサイズ、すなわちその出力の個数に等しい入力の個数が、前記予め定められたサブチャネルの個数より真に大きいことを特徴とするシステム。
【請求項２】
前記ｉＦＦＴブロック（１１０）の前記出力からの前記信号を入力として受信し、前記ｉＦＦＴブロック（１１０）からの連続する出力信号の時系列に対応する出力信号を出力として送出するパラレル・シリアル変換器（１２１）を備える重ね合わせ／総和装置（１２０）であって、しかも、前記送信機（１０）により送信される前記信号を送出するために、前記シリアル・パラレル変換器（１２１）からの前記出力信号の一部分を前記ｉＦＦＴブロックからの１つまたは複数の先行する出力信号の一部分に加える重ね合わせ／総和装置（１２０）も前記送信機が含む、請求項１に記載の送信システム。
【請求項３】
前記送信機（１０）の前記ｉＦＦＴブロック（１１０）の前記サイズが、前記合成フィルタ・バンクの前記プロトタイプ・フィルタの長さに等しく、前記長さが整数因子Ｋとサブチャネルの総数Ｍの積である、請求項１または２に記載のマルチキャリア送信システム。
【請求項４】
前記ｉＦＦＴブロック（１１０）の同じ個数の隣接する出力により送信される前記因子Ｋと同じ個数の信号に、Ｍ個のデータ標本に対応する時間重なりが生じ、前記重ね合わせ／総和装置（１２０）が、前記ｉＦＦＴブロック（１１０）のＫ個の隣接する出力により送信されるこれらＫ個の各信号の重なり合う部分の総和をとって、前記送信機（１０）により送信される前記信号の少なくとも一部分を送出する、請求項１から３のいずれか１項に記載のマルチキャリア送信システム。
【請求項５】
予め定められた個数のサブチャネルにわたるデジタル・データを送信するためのマルチキャリア送信システムであって、周波数変換によってプロトタイプ・フィルタから導出される分析フィルタ・バンクを有する少なくとも１つの受信機（２０）を備え、前記受信機（２０）が、受信した信号の標本の組であって前記システムの前記予め定められた個数のサブチャネルと同じ個数の標本をそれぞれが含む組を構成するシリアル・パラレル変換器（２２０）と、入力に加えられる前記信号のフーリエ変換を出力で送出するように構成されたＦＦＴブロック（２１０）とを有し、前記受信機（２０）の前記ＦＦＴブロック（２１０）のサイズ、すなわちその出力の個数に等しい入力の個数が、前記システムの前記予め定められたサブチャネルの個数より真に大きく、前記ＦＦＴブロック（２１０）の各出力からの前記信号に前記分析フィルタ・バンクの前記プロトタイプ・フィルタの予め定められた周波数係数（Ｈｋ）のうちの１つを掛け、前記受信機（２０）から前記出力信号の少なくともの一部分を送出するためにこれらの乗算の結果の総和をとる周波数デスプレッダ装置（２００）を前記受信機（２０）がさらに含むことを特徴とするシステム。
【請求項６】
前記ＦＦＴブロック（２１０）の前記サイズの逆数に等しいレートより真に大きい計算レートを前記ＦＦＴブロック（２１０）に課す同期装置も前記受信機が含む、請求項５に記載の送信システム。
【請求項７】
前記受信機（２０）の前記ＦＦＴブロック（２１０）の前記サイズが、前記フィルタ・バンクの前記プロトタイプ・フィルタの長さに等しく、前記長さが整数因子Ｋとサブチャネルの総数Ｍの積であり、前記ＦＦＴブロック（２１０）の２つの連続する入力信号に、前記サブチャネルの総数Ｍを引いた前記ＦＦＴブロック（２１０）の前記サイズに等しい受信した信号標本の個数ずつの時間重なりが生じる、請求項５または６に記載のマルチキャリア送信システム。
【請求項８】
前記ＦＦＴブロック（２１０）と前記周波数デスプレッダ装置（２００）の間に挿入され、前記ＦＦＴブロック（２１０）の各出力からの前記信号に予め定められたイコライザ係数を掛けるイコライザ（２４０）を前記受信機（２０）が含む、請求項５から７のいずれか１項に記載のマルチキャリア送信システム。
【請求項９】
請求項１から８のいずれか１項に記載の前記マルチキャリア送信システムを用いて信号を送信するためのマルチキャリア送信方法であって、ＯＱＡＭを用いて前記サブチャネルの前記信号を変調する方法。
【請求項１０】
デジタル・データを送信するためのマルチキャリア送信システムであって、フィルタ・バンクに基づき、請求項１から４のいずれか１項に記載の送信機と、請求項５から８のいずれか１項に記載の受信機とを備えるシステム。
【請求項１１】
請求項１０に記載のマルチキャリア送信システムを用いて信号を送信するためのマルチキャリア送信方法であって、ＯＱＡＭにより前記サブチャネルの前記信号を変調する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ・バンクに基づくマルチキャリア変調を用いることにより、通信チャネルにわたってデジタル・データを送信するためのシステムに関し、より詳細には、本発明は、そうしたシステムを実施するための改良した技法に関する。
【背景技術】
【０００２】
デジタル・データを送信するためのシステムでは、稼働中に高水準の効果性、エラー耐性および柔軟性を実現するために、マルチキャリア変調方式を利用する。
【０００３】
マルチキャリア変調の原理を実施するために有効な１つのアプローチは、フィルタ・バンクに基づいており、それは、フィルタ・バンクに基づくマルチキャリア（ＦＢＭＣ）アプローチとして知られている。
【０００４】
デジタル・データを送信するためのチャネルはサブチャネルに細分され、それぞれのサブチャネルでは、データによりサブキャリアが変調される。
【０００５】
フィルタ・バンクの従来の実施態様は、上記信号が入力に加えられるとその信号の離散フーリエ変換を出力するのに適したＦＦＴブロックと呼ばれるブロックであって、変調システム内のサブチャネルの総数に等しいサイズ、すなわち出力数をもつブロックを、実施するために用いられる高速アルゴリズムである高速フーリエ変換（ＦＦＴ）として知られている離散フーリエ変換のサイズと同じ個数の１組のデジタル・フィルタである多相のネットワーク（ＰＰＮ）と組み合わせることにある。
【０００６】
この技法、原理、計算および実施態様は、Ｍ．Ｂｅｌｌａｎｇｅｒによる著作「Ｄｉｇｉｔａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｏｆ  ｓｉｇｎａｌｓ」，Ｗｉｌｅｙ，２０００年の３０４〜３０６ページと３０９〜３３３ページに記載されている。
【０００７】
デジタル送信へのその応用は、Ｐ．Ｓｉｏｈａｎらによる論文「Ａｎａｌｙｓｉｓ  ａｎｄ  ｄｅｓｉｇｎ  ｏｆ  ＯＦＤＭ／ＯＱＡＭ  ｓｙｓｔｅｍｓ  ｂａｓｅｄ  ｏｎ  ｆｉｌｔｅｒ  ｂａｎｋ  ｔｈｅｏｒｙ」，ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ，２００２年，Ｖｏｌ．５０，Ｎｏ．５に記載されている。
【０００８】
マルチキャリア変調のために最も広く用いられている技法は直交周波数分割多重（ＯＦＤＭ）技法であり、それも同様にＦＦＴに基づいている。この技法は、２０００年にＷｉｌｅｙにより出版されたＭ．Ｂｅｌｌａｎｇｅｒによる著作「Ｄｉｇｉｔａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｏｆ  ｓｉｇｎａｌｓ」，Ｗｉｌｅｙ，２０００年の４１４〜４１８ページに記載されている。
【０００９】
この技法では、マルチキャリア変調の符号レートでＦＦＴが行われ、その際、入力に加えられる信号のフーリエ逆変換に対応する信号を出力で送出するように構成されたｉＦＦＴブロックにより同時に送出される１組の出力信号によって符号が構成される。
【００１０】
受信機では、送信機のｉＦＦＴブロックによって送信された信号の組は、こうしてＦＦＴブロックによってばらばらに処理される。送信チャネルがある状態では、２つの符号間の干渉を避けるために、送信の際、符号の間にガード時間が導入され、受信の際、１係数のイコライザが、マルチキャリアのレベルにおけるチャネルの歪みを補償する。
【００１１】
ＦＦＴは通信分野における技術者の基本的な知識の一部分をなすものであるから、ＯＦＤＭの原理は単純であり、よく理解されている。さらに、送信チェーンにより最小量の遅延がもたらされるが、これは多数の適用例でよくわかっている特徴である。
【００１２】
しかしながら、データが送信されるレートはガード時間により低下し、ＦＦＴのフィルタ特性は、無線通信、特にコグニティブ無線の新しい概念を活用するのに十分ではない。
【００１３】
これに対し、ＦＢＭＣの技法は、ガード時間を必要とせず、高いスペクトル分解能とサブチャネルの独立性が与えられ、コグニティブ無線によく適している。
【００１４】
データを搬送する信号を受信する際、送信チャネルの歪みは、Ｔ．Ｉｈａｌａｉｎｅｎらにより論文「Ｃｈａｎｎｅｌ  ｅｑｕａｌｉｚａｔｉｏｎ  ｉｎ  ｆｉｌｔｅｒ  ｂａｎｋ  ｂａｓｅｄ  ｍｕｌｔｉｃａｒｒｉｅｒ  ｍｏｄｕｌａｔｉｏｎ  ｆｏｒ  ｗｉｒｅｌｅｓｓ  ｃｏｍｍｕｎｉｃａｔｉｏｎｓ」，Ｅｕｒａｓｉｐ  Ｊｏｕｒｎａｌ  ｏｎ  Ａｄｖａｎｃｅｓ  ｉｎ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ，Ｖｏｌ．２００７，ＩＤ４９３８９で説明されているように、時間領域でそれぞれのサブチャネルについて、イコライザによって補償される。
【００１５】
高性能のイコライゼーションを追求すると、各サブチャネルでのイコライザは、複数の係数および関連するメモリをもち、送信の際にさらなる遅延をもたらし、このことはある用途では欠点となり得る。
【００１６】
したがって、ＦＭＢＣの技法は、理解し実施するにはＯＦＤＭより複雑であり、イコライゼーションの際にさらなる遅延を引き起こす。
【発明の概要】
【００１７】
本発明の一目的は、フィルタ・バンクによるマルチキャリア変調の原理を用いることによって、効果的で実施が容易な高性能の送信システムを提供することである。
【００１８】
この目的および他の目的は本発明の送信システムによって実現され、そのシステムは、予め定められた個数のサブチャネルにわたるデジタル・データを含む信号を送信するためのマルチキャリア送信システムであって、周波数変換によってプロトタイプ・フィルタから導出される合成フィルタ・バンクを有する少なくとも１つの送信機を備え、送信機が、送信用の上記信号の標本の組であって上記システムのサブチャネルと同じ個数の標本をそれぞれが含む組を構成するシリアル・パラレル変換器と、入力に加えられる上記信号のフーリエ逆変換を出力するように構成されたｉＦＦＴブロックとを含み、上記シリアル・パラレル変換器からの各データ標本の組の各データ標本に合成フィルタ・バンクのプロトタイプ・フィルタの予め定められた周波数係数を掛け、かつデータ標本に上記周波数係数のうちの１つを掛けた結果生じる各信号をｉＦＦＴブロックの入力の１つに加える周波数スプレッダ装置も上記送信機が含み、上記ブロックのサイズ、すなわちその出力の個数に等しい入力の個数が、上記予め定められたサブチャネルの個数より真に大きい。
【００１９】
そうした送信機には、信号処理のために用いる係数がわずかな個数だけになりｉＦＦＴブロックが１つだけになるという利点がある。注目すべきことに、このｉＦＦＴブロックのサイズ、すなわち入出力の個数は、従来用いられてきたｉＦＦＴブロックとは違って、サブチャネルの個数より真に大きい。そして、ｉＦＦＴブロックの出力から送信された信号には、部分的な時間重なりが生じる。
【００２０】
本発明の送信システムの有利でありかつ限定的でない他の特徴によれば、
・ｉＦＦＴブロックの出力からの信号を入力として受信し、ｉＦＦＴブロックからの連続する出力信号の時系列に対応する出力信号を出力として送出するパラレル・シリアル変換器を備える重ね合わせ／総和装置であって、しかも、上記送信機により送信される信号を送出するために、シリアル・パラレル変換器からの出力信号の一部分をｉＦＦＴブロックからの１つまたは複数の先行する出力信号の一部分に加える重ね合わせ／総和装置も送信機が含み、
・送信機のｉＦＦＴブロックの上記サイズが、合成フィルタ・バンクのプロトタイプ・フィルタの長さに等しく、上記長さが整数因子Ｋとサブチャネルの総数Ｍの積であり、
・ｉＦＦＴブロックの同じ個数の隣接する出力により送信される上記因子Ｋと同じ個数の信号に、Ｍ個のデータ標本に対応する時間重なりが生じ、上記重ね合わせ／総和装置が、ｉＦＦＴブロックのＫ個の隣接する出力により送信されるこれらＫ個の各信号の重なり合う部分の総和をとって、上記送信機により送信される信号の少なくとも一部分を送出する。
【００２１】
本発明は、予め定められた個数のサブチャネルにわたるデジタル・データを送信するためのマルチキャリア送信システムも提供し、そのシステムは、周波数変換によってプロトタイプ・フィルタから導出される分析フィルタ・バンクを有する少なくとも１つの受信機を備え、受信機が、受信した信号の標本の組であってシステムの上記予め定められた個数のサブチャネルと同じ個数の標本をそれぞれが含む組を構成するシリアル・パラレル変換器と、入力に加えられる信号のフーリエ変換を出力で送出するように構成されたＦＦＴブロックとを有し、上記受信機の上記ＦＦＴブロックのサイズ、すなわちその出力の個数に等しい入力の個数が、システムの上記予め定められたサブチャネルの個数より真に大きく、ＦＦＴブロックの各出力からの信号に分析フィルタ・バンクのプロトタイプ・フィルタの予め定められた周波数係数のうちの１つを掛け、上記受信機から出力信号の少なくとも一部分を送出するためにこれらの乗算の結果の総和をとる周波数デスプレッダ装置を上記受信機がさらに含む。
【００２２】
各ＦＦＴブロックと周波数デスプレッダ装置の間に導入されるイコライザによって、さらなる遅延が必要ないように送信チャネルの歪みが補償される。注目すべきことに、ＦＦＴブロックに入力として加えられるデータ標本の時間重なりのため、ＦＦＴブロックからの出力信号の加算処理や遅延なしで、イコライザは動作することができる。したがって、信号の処理はより単純かつ高速になる。
【００２３】
この時間重なりは、ＦＦＴブロックに入力される連続するデータ標本の複数の組において、予め定められた量のデジタル・データを繰り返すことに対応する。
【００２４】
本発明の送信システムの有利でありかつ限定的でない他の特徴によれば、
・上記ＦＦＴブロックのサイズの逆数に等しいレートより真に大きい計算レートをＦＦＴブロックに課す同期装置も上記受信機が含み、
・受信機のＦＦＴブロックのサイズが、フィルタ・バンクのプロトタイプ・フィルタの長さに等しく、上記長さが整数因子Ｋとサブチャネルの総数Ｍの積であり、ＦＦＴブロックの２つの連続する入力信号に、サブチャネルの総数Ｍを引いたＦＦＴブロックのサイズに等しい受信した信号標本の個数ずつの時間重なりが生じ、
・ＦＦＴブロックと周波数デスプレッダ装置の間に挿入され、ＦＦＴブロックの各出力からの信号に予め定められたイコライザ係数を掛けるイコライザを受信機が含む。
【００２５】
本発明は、上記のようなマルチキャリア送信システムを用いて信号を送信するためのマルチキャリア送信方法であって、ＯＱＡＭを用いてサブチャネルの信号を変調する方法も提供する。
【００２６】
本発明は、デジタル・データを送信するためのマルチキャリア送信システムであって、フィルタ・バンクに基づき、上記のような送信機と受信機を備えるシステムも提供する。
【００２７】
最後に、本発明は、上記のような送信機と受信機を備えるマルチキャリア送信システムを用いてデジタル・データを送信するマルチキャリア方法であって、ＯＱＡＭにより上記サブチャネルの信号を変調する方法を提供する。
【００２８】
添付の図面に関して行う以下の記述は、限定的でない例として与えられ、本発明をどのように実施できるかを理解できるようにするのに役立つ。
【図面の簡単な説明】
【００２９】
【図１】フィルタ・バンクに基づく本発明によるマルチキャリア送信システムの送信機のブロック図である。
【図２】フィルタ・バンクのプロトタイプ・フィルタの周波数応答の一例を示す。
【図３】周波数分散および重ね合わせ／総和をするための送信機装置のブロック図である。
【図４】重ね合わせ／総和装置のパラレル・シリアル変換器からの出力信号の図であり、重ね合わせ／総和処理を示す図である。
【図５】フィルタ・バンクに基づく本発明によるマルチキャリア送信システムの受信機のブロック図である。
【図６】所与の添字ｉのサブチャネルに関する、図５の受信機のイコライザと周波数デスプレッダ装置の図である。
【発明を実施するための形態】
【００３０】
図１は、本発明の送信システムの送信機１０を示す。
【００３１】
送信機１０は、シリアル・パラレル変換器１３０と、周波数スプレッダ装置１００と、入力に加えられる信号のフーリエ逆変換を出力するように構成されたｉＦＦＴブロック１１０と、重ね合わせ／総和装置１２０とを備え、重ね合わせ／総和装置１２０は、パラレル・シリアル変換器１２１と、１組のメモリ１２２，１２３および１２４と、１組の加算器１２５，１２６および１２７とを備える。
【００３２】
周波数スプレッダ装置１００、ｉＦＦＴブロック１１０および重ね合わせ／総和装置１２０は、合成フィルタ・バンクを構成する。
【００３３】
この合成フィルタ・バンクは、周波数変換によってローパス・プロトタイプ・フィルタから導出される。
【００３４】
入力デジタル・データｄ（ｎ）は、周波数スプレッダ装置１００に連結されたシリアル・パラレル変換器１３０に入力として加えられる。添字ｎは時間カウントに対応する。それは、送信システムの送信機１０と受信機２０（図５）の入出力信号に与えられ、送信システムで用いられる最高レートに対応する、単位とされるレートで受信または送信されるデータを、考慮中の信号が有することを示す。
【００３５】
シリアル・パラレル変換器１３０は、シリアル形式でその入力に現れる入力デジタル・データｄ（ｎ）を、予め定められたサイズの１組のデータ標本としてパラレル形式にする。これらの組のデータ標本は、信号のシリアル・パラレル変換によって得られた標本組のカウントに対応する添字ｍにより識別される。
【００３６】
周波数スプレッダ装置１００は、変換器１３０からの各データ標本を、係数により重み付けした後、ｉＦＦＴブロック１１０の複数の入力に加える。したがって、各データ標本は、ｉＦＦＴブロック１１０の複数の入力にわたって広がり、この処理は周波数領域で合成フィルタ・バンクを実施することに対応する。
【００３７】
そのプロセスを説明するために、時間領域でＬ＝Ｋ×Ｍ個の係数を含むプロトタイプ・フィルタを考える。時間領域におけるこの係数の個数は、プロトタイプ・フィルタの「長さ」と呼ばれる。
【００３８】
送信システム内のキャリア周波数、すなわちサブチャネルの総数をＭと書く。因子Ｋは重なり因子Ｋと呼ばれる整数である。シリアル・パラレル変換器１３０は、サブチャネルのこの個数Ｍと同じ個数の標本をそれぞれが備える組を構成する。
【００３９】
ｉＦＦＴブロック１１０からの出力は、Ｋ×Ｍ個の標本の組、すなわち重なり因子Ｋにサブチャネルの個数Ｍを掛けた積と同じ個数の標本をもつ組であり、ｉＦＦＴブロック１１０からの出力信号と呼ばれる。因子Ｋは、時間領域で重なりが生じる、すなわち少なくとも一部分で共通する入力データ標本の組に対応する、ｉＦＦＴブロックからの出力信号の個数と等しい。
【００４０】
一例として、重なり因子Ｋが４の場合についてのプロトタイプ・フィルタの周波数応答を図２に示す。この周波数応答は、周波数領域でのプロトタイプ・フィルタの係数であるいくつかの０でないＨｋと書かれる値で構成され、この個数は２×Ｋ−１、すなわち上記重なり因子Ｋの２倍から１を引いたものである。
【００４１】
したがって、この例では、これらの周波数係数は７個である。図２は周波数の関数として各周波数係数の振幅を示し、この例では周波数の単位は１／（Ｋ×Ｔ）であり、Ｔは送信機により送信されたＭ個の標本の組の持続時間を表す。データ標本は、プロトタイプ・フィルタの０でない周波数係数を掛けることでフィルタされ、その後、離散フーリエ逆変換される。
【００４２】
プロトタイプ・フィルタの周波数係数を決定するための方法は、Ｍ．Ｂｅｌｌａｎｇｅｒによる上記の著作の３２５〜３２９ページで詳細に記述されている。
【００４３】
このプロセスを図３に示す。
【００４４】
シリアル・パラレル変換器１３０からの各入力データ標本をｄｉ（ｍＭ）と書き、添字ｍは入力信号ｄ（ｎ）のシリアル・パラレル変換によって得られた標本の組のカウントに対応する。このカウントは、送信機１０のｉＦＦＴブロック１１０の計算レートにも、したがってｉＦＦＴブロック１１０の入出力信号レートにも関連しており、そのレートは１／Ｍに等しい。添字ｉは、このデータ標本を受信すべき本発明の送信システムのサブチャネルの添字を示す。
【００４５】
添字ｎおよびｍは次の関係ｎ＝ｍ×Ｍ＋ｐを満たし、ｐは０〜Ｍ−１の範囲内にある値をもつ。
【００４６】
各データ標本ｄｉ（ｍＭ）は、２×Ｋ−１個の周波数係数Ｈｋの乗算を行う周波数スプレッダ装置１００の計算要素１０１に入力として加えられる。この計算要素１０１からの２×Ｋ−１個の出力は、この例では添字ｉ×Ｋ−３，．．．，ｉ×Ｋ＋３をもつｉＦＦＴブロック１１０の対応する入力に加えられる。
【００４７】
同様に、データ標本ｄｉ＋２（ｍＭ）は、添字ｉ＋２のサブチャネルのデータについて２×Ｋ−１個の係数Ｈｋの乗算を行う、周波数スプレッダ装置１００の別の計算要素１０２に加えられる。そうした計算要素の個数は、考慮中の送信システムで用いられるサブチャネルの個数と等しく、サブチャネルの総数Ｍより少ないか、Ｍに等しい。
【００４８】
サブチャネルｉとｉ＋２は重なり合う周波数をもたないが、添字ｉ＋１のサブチャネルはこれらのサブチャネルの両方と重なりがあることは明らかである。そうした条件の下で、ｄｉ（ｍＭ）とｄｉ＋２（ｍＭ）を実数とし、ｄｉ＋１（ｍＭ）を虚数とするか、またはその逆にすることにより、干渉が回避される。偶数の添字の実信号ｄｉ（ｍＭ）およびｄｉ＋２（ｍＭ）と位相が直交する、奇数の添字をもつ信号ｄｉ＋１（ｍＭ）は、図３では図示していない。
【００４９】
したがって、この例では、各偶数の添字ｉは、ｉＦＦＴブロック１１０の２×Ｋ−１個の入力に関連し、各奇数の添字ｉは、偶数の添字をもつ加算された入力と位相が直交するｉＦＦＴブロック１１０の２×Ｋ−１個の入力に関連する。
【００５０】
ｉＦＦＴブロック１１０のサイズ、すなわちその入出力の個数は、合成フィルタ・バンクのプロトタイプ・フィルタの長さと等しく、すなわちＫ×Ｍに等しい。注目すべきことに、通常のようにｉＦＦＴブロック１１０のサイズの逆数に等しいレートではなく、１／Ｍのレートで計算が行われる。したがって、時間領域では、図４に示すように、ｉＦＦＴブロック１１０からの連続する出力信号の因子Ｋと同じ個数に時間重なりが生じる。
【００５１】
周波数スプレッダ装置１００の計算要素１０１，１０２とｉＦＦＴブロック１１０の計算レートは、同期装置（図示せず）によって同期をとる。
【００５２】
Ｍ個の送信されるデータ標本の各組は、図４に図式的に示すように、ｉＦＦＴブロックから出力される複数の信号の一部分の総和をとることにより得られる。
【００５３】
この例では、上記の重なり因子であるＫ個の連続する各出力信号の一部分の総和をとる。この目的のために、重ね合わせ／総和装置１２０のパラレル・シリアル変換器１２１によって送出されるｉＦＦＴブロック１１０からのＫ−１個の最初の連続する各出力信号の一部分を、図３に示した重ね合わせ／総和装置１２０のＫ−１個のメモリ１２２，１２３および１２４のうちの１つに蓄積する。
【００５４】
これらのＫ−１個のメモリは、第１のメモリの入力がパラレル・シリアル変換器からの信号を受信し、第２のメモリが入力として第１のメモリからの出力を受信するなどのように、直列に配置される。それぞれのメモリは、Ｋ−１個の加算器１２５，１２６および１２７のうちの１つの入力に接続された出力をもつ。Ｋ−１個の加算器のうち第１の加算器１２５も、入力としてｉＦＦＴブロックから出力信号を受信し、後続する加算器１２６および１２７も入力として先行する加算器からの出力信号を受信する。
【００５５】
図３に示した重ね合わせ／総和装置１２０のＫ−１個の加算器１２５，１２６および１２７は、ｉＦＦＴブロック１１０からのＫ番目の出力信号の一部分を、メモリ１２２，１２３および１２４に蓄積されているｉＦＦＴブロック１１０からのＫ−１個の先行する出力信号のＫ−１個の部分と加えるように作用し、送信用のデータ標本を送出する。
【００５６】
Ｋ−１個の最初の各出力信号の一部分はＫ−１個のメモリ１２２，１２３および１２４に蓄積され、この例ではそれらは３個ある。
【００５７】
あるいは、送信用のデータ信号を取得するために、ｉＦＦＴブロック１１０からの連続する出力信号のうち、Ｋ−１未満の個数の部分だけを蓄積し加算する。そのときは、対応する個数のメモリと加算器が設けられる。
【００５８】
図４は、信号のパラレル・シリアル変換をする前の、添字ｍ，ｍ−１，ｍ−２およびｍ−３に関連した、ｉＦＦＴブロック１１０からのＫ個の連続する出力信号Ｓ（ｍ），Ｓ（ｍ−１），Ｓ（ｍ−２）およびＳ（ｍ−３）を示す。これらの信号Ｓ（ｍ），Ｓ（ｍ−１），Ｓ（ｍ−２）およびＳ（ｍ−３）のそれぞれは、Ｋ個の部分ＰＳｕ（ｍ）をもち、ｕは１〜Ｋの範囲にわたって変化し、それぞれがＭ個の標本をもつ。
【００５９】
この例では、したがって、４つの連続する出力信号Ｓ（ｍ），Ｓ（ｍ−１），Ｓ（ｍ−２）およびＳ（ｍ−３）が見られ、それぞれが４つの部分ＰＳ１（ｍ），ＰＳ２（ｍ），ＰＳ３（ｍ），ＰＳ４（ｍ），ＰＳ１（ｍ−１），ＰＳ２（ｍ−１），ＰＳ３（ｍ−１），ＰＳ４（ｍ−１），ＰＳ１（ｍ−２），ＰＳ２（ｍ−２），ＰＳ３（ｍ−２），ＰＳ４（ｍ−２），ＰＳ１（ｍ−３），ＰＳ２（ｍ−３），ＰＳ３（ｍ−３）およびＰＳ４（ｍ−３）をもつ。
【００６０】
これらの出力信号Ｓ（ｍ），Ｓ（ｍ−１），Ｓ（ｍ−２）およびＳ（ｍ−３）が生成されるレートは１／Ｍに等しいため、これらの信号Ｓ（ｍ），Ｓ（ｍ−１），Ｓ（ｍ−２）およびＳ（ｍ−３）は時間に重なりが生じる。
【００６１】
添字ｍおよびｍ−１の出力信号、すなわちＳ（ｍ）およびＳ（ｍ−１）などの、ｉＦＦＴブロック１１０からの２つの連続する出力信号は、Ｍ個の標本の３つの部分にそれぞれ対応する時間重なりが生じる。この例では、図４に網掛けで示すように、添字ｍの出力信号Ｓ（ｍ）のＰＳ１（ｍ），ＰＳ２（ｍ），ＰＳ３（ｍ）と書く最初の３つの部分は、添字ｍ−１の出力信号Ｓ（ｍ−１）の最後の３つの部分ＰＳ２（ｍ−１），ＰＳ３（ｍ−１）およびＰＳ４（ｍ−１）と時間重なりが生じる。
【００６２】
添字ｍの信号と添字ｍ−２の信号は、それぞれＭ個の標本の２つの部分に時間重なりが生じる。この例では、添字ｍの出力信号Ｓ（ｍ）のＰＳ１（ｍ）およびＰＳ２（ｍ）と書く最初の２つの部分は、添字ｍ−２の出力信号Ｓ（ｍ−２）の最後の２つの部分ＰＳ３（ｍ−２）およびＰＳ４（ｍ−２）と時間重なりが生じる。
【００６３】
添字ｍの信号と添字ｍ−３の信号は、Ｍ個の標本を含む１つの部分に時間重なりが生じる。この例では、添字ｍの出力信号Ｓ（ｍ）のＰＳ１（ｍ）と書く最初の部分は、添字ｍ−３の出力信号Ｓ（ｍ−３）のＰＳ４（ｍ−３）と書く最後の部分と時間重なりが生じる。
【００６４】
したがって、添字ｍに対応する送信機１０の出力Ｘ（ｍ）を構成するＭ個の標本の組は、ｉＦＦＴブロック１１０からの添字ｍ〜ｍ−３の４つの連続する出力信号のうち重なり合う部分、すなわち、添字ｍをもつｉＦＦＴブロック１１０からの出力信号Ｓ（ｍ）の最初の部分ＰＳ１（ｍ）、添字ｍ−１をもつｉＦＦＴブロック１１０からの出力信号Ｓ（ｍ−１）の２番目の部分ＰＳ２（ｍ−１）、添字ｍ−２をもつｉＦＦＴブロック１１０からの出力信号Ｓ（ｍ−２）の３番目の部分ＰＳ３（ｍ−２）、および添字ｍ−３をもつｉＦＦＴブロック１１０からの出力信号Ｓ（ｍ−３）の４番目の部分ＰＳ４（ｍ−３）の総和をとることにより得られる。
【００６５】
次の時刻である添字ｍ＋１をもつ送信機１０からの出力信号Ｘ（ｍ＋１）は、添字ｍ＋１をもつｉＦＦＴブロック１１０からの出力信号の最初の部分や、添字ｍをもつｉＦＦＴブロック１１０からの出力信号の２番目の部分などの総和をとることにより得られる。
【００６６】
実際には、時刻ｍ−３で、添字ｍ−３をもつｉＦＦＴブロック１１０からの出力信号Ｓ（ｍ−３）は、重ね合わせ／総和装置１２０の３つのメモリ１２２，１２３および１２４のうち第１のメモリ１２２に入力として加えられる。
【００６７】
この第１のメモリ１２２は、この例では、その入力に加えられるｉＦＦＴブロック１１０からの出力信号のうち、少なくとも最後の３つの部分、例えばＰＳ２（ｍ−３），ＰＳ３（ｍ−３）およびＰＳ４（ｍ−３）を蓄積する。
【００６８】
時刻ｍ−２では、添字ｍ−２をもつｉＦＦＴブロック１１０からの出力信号Ｓ（ｍ−２）が入力として第１のメモリ１２２に加えられ、第２のメモリ１２３が第１のメモリの１２２の内容の少なくとも一部分をロードする。
【００６９】
この第２のメモリ１２３は、この例では、その入力に加えられる第１のメモリ１２２からの出力信号の少なくとも最後の２つの部分、例えばＰＳ３（ｍ−３）およびＰＳ４（ｍ−３）を蓄積する。
【００７０】
時刻ｍ−１では、添字ｍ−１をもつｉＦＦＴブロック１１０からの出力信号Ｓ（ｍ−１）が入力として第１のメモリ１２２に加えられ、第２のメモリ１２３が第１のメモリの１２２の内容の少なくとも一部分をロードし、第３のメモリ１２４が第２のメモリの１２３の内容の少なくとも一部分をロードする。
【００７１】
この第３のメモリ１２４は、この例では、その入力に加えられる第２のメモリ１２３からの出力信号の少なくとも最後の部分、例えばＰＳ４（ｍ−３）を蓄積する。
【００７２】
したがって、図３では、第１のメモリ１２２は３×Ｍ個の標本を含み、第２のメモリ１２３は２×Ｍ個の標本を含み、第３のメモリ１２４はＭ個の標本を含む。
【００７３】
時刻ｍでは、添字ｍをもつｉＦＦＴブロック１１０からの出力信号Ｓ（ｍ）が入力として第１のメモリ１２２に加えられる。添字ｍに対応するカウンタが増加するたびに、出力信号Ｓ（ｍ）の最初の部分ＰＳ１（ｍ）と第１のメモリ１２２に含まれる信号の最初の部分との総和をとる第１の加算器１２５の入力に、この信号Ｓ（ｍ）も加えられる。第２の加算器１２６は、この加算の結果と第２のメモリ１２３に含まれる信号の最初の部分との総和をとり、第３の加算器１２７は、この加算の結果と第３のメモリ１２４に含まれる信号の最初の部分との総和をとる。最後に、信号Ｓ（ｍ）の最初の部分ＰＳ１（ｍ）、時刻ｍ−１におけるパラレル・シリアル変換器からの信号Ｓ（ｍ−１）の２番目の部分ＰＳ２（ｍ−１）、時刻ｍ−２におけるパラレル・シリアル変換器からの信号Ｓ（ｍ−２）の３番目の部分ＰＳ３（ｍ−２）、および時刻ｍ−３におけるパラレル・シリアル変換器からの信号Ｓ（ｍ−３）の４番目の部分ＰＳ４（ｍ−３）の総和をとる。
【００７４】
これらの４つの部分の総和は、添字ｍに対応する時刻に送信機により送信された信号Ｘ（ｍ）である。
【００７５】
あるいは、重ね合わせ／総和装置のメモリは、それらの入力に加えられるそれぞれの信号Ｓ（ｍ−３）、Ｓ（ｍ−２）およびＳ（ｍ−１）をすべて蓄積してもよい。
【００７６】
受信機２０のブロック図を図５に示す。
【００７７】
受信機２０は、シリアル・パラレル変換器２２０と、入力に加えられる信号の離散フーリエ変換を出力するのに適したＦＦＴブロック２１０と、イコライザ２４０と、周波数デスプレッダ装置２００と、パラレル・シリアル変換器２３０とを備える。
【００７８】
ＦＦＴブロック２１０、イコライザ２４０および周波数デスプレッダ装置２００は、送信機の分析フィルタ・バンクで用いられるものと同じプロトタイプ・フィルタの周波数変換によって得られる分析フィルタ・バンクを構成する。
【００７９】
この例では、受信された信号ｘ（ｎ）は、送信機１０により送信された信号と同一のものであると考えられる。このことは、送信チャネルがない状況に対応する。あるいは、以下の記述を修正することなく、受信された信号は送信機１０により送信された信号と異なってもよい。
【００８０】
シリアル形式で受信された信号ｘ（ｎ）は、パラレル形式のＫ×Ｍ個のデータ標本の組を構成するシリアル・パラレル変換器２２０に加えられ、その組は、重なり因子Ｋに送信システムのサブチャネルの総数Ｍを掛けたものと同じ個数のデジタル・データ標本を含む。Ｋ×Ｍ個の標本のこれらの組は、ＦＦＴブロック２１０の入力に加えられる。
【００８１】
送信機１０について上述したのと同様に、添字ｎは受信機２０の入出力信号に用いられる時間カウントに対応し、添字ｍは、シリアル・パラレル変換器２２０により構成される標本の組のカウントと、受信機２０のＦＦＴブロック２１０の計算レートと、したがってＦＦＴブロック２１０の入出力信号レートとに関連し、そのレートは、送信機１０の場合と同様に１／Ｍに等しい。添字ｉは、データ標本がそこから来る本発明の送信システムのサブチャネルの添字である。
【００８２】
ＦＦＴブロック２１０は、ｉＦＦＴブロック１１０と同じサイズ、すなわちＫ×Ｍ個の入力とＫ×Ｍ個の出力をもち、上記個数は重なり因子Ｋに送信システムのサブチャネルの個数Ｍを掛けたものに等しい。
【００８３】
ＦＦＴブロック２１０によって行われる計算は、図示しない同期装置によって同様に同期がとられ、送信機１０のｉＦＦＴブロック１１０によって行われる計算と同じレートで、すなわちシステムのサブチャネルの個数の逆数１／Ｍに等しいレートで行われる。
【００８４】
Ｋ×Ｍ個の標本の各組は、ＦＦＴブロック２１０によって行われるフーリエ変換の時間窓に対応し、フーリエ変換は１／Ｍに等しいレートで行われるため、この窓はＭ個の標本ずつ同じレートで移動する。
【００８５】
ＦＦＴブロック２１０はイコライザ２４０に連結され、その後に周波数デスプレッダ装置２００が続き、それから、受信機２０によるデジタル・データ・ストリームの出力を送出するパラレル・シリアル変換器２３０が続く。
【００８６】
添字ｉの特定のサブチャネルに対応するイコライザ２４０の一部分を図６に示す。各サブチャネルにより搬送される信号は、因子Ｋの２倍から１を引いたものに等しいＦＦＴブロック２１０からの２Ｋ−１個の出力にある。
【００８７】
送信システムは、対応する周波数でのチャネルの応答を測定または推定するための手段を含み、ＥＱ（ｉＫ−３），・・・，ＥＱ（ｉＫ＋３）と書くイコライザ係数が、これらの測定または推定の結果から得られる。チャネルを測定または推定し、イコライゼーション用の係数を計算するために用いられる技法についての記述は、Ｔ．Ｉｈａｌａｉｎｅｎによる上記の論文に、また、Ｍ．Ｍｏｒｅｌｌｉらによる論文「Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ  ｔｅｃｈｎｉｑｕｅｓ  ｆｏｒ  ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅ  ａｃｃｅｓｓ：ａ  ｔｕｔｏｒｉａｌ  ｒｅｖｉｅｗ」，Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  ＩＥＥＥ，２００７年７月，Ｖｏｌ．９５，Ｎｏ．７や、Ｓ．Ｃｅｌｅｒｉらによる論文「Ａ  ｓｔｕｄｙ  ｏｆ  ｃｈａｎｎｅｌ  ｅｓｔｉｍａｔｉｏｎ  ｉｎ  ＯＦＤＭ  ｓｙｓｔｅｍｓ」，ＩＥＥＥ  Ｔｒａｎｓ．ｏｎ  Ｂｒｏａｄｃａｓｔｉｎｇ，２００２年９月，Ｖｏｌ．４８，Ｎｏ．３にも見られる。
【００８８】
図６に示すように、システム内の添字ｉのサブチャネルに関連したＦＦＴブロック２１０の出力からの２Ｋ−１個の信号に、イコライザ２４０内のＦＦＴブロック２１０の各出力に関連した対応する係数ＥＱ（ｉＫ−３），・・・，ＥＱ（ｉＫ＋３）を掛ける。その後、イコライザの対応する出力からの２Ｋ−１個の信号は、添字ｉのサブチャネルに関連した周波数デスプレッダ装置２００の計算要素２０１に加えられる。この計算要素２０１は、イコライザからの出力信号にプロトタイプ・フィルタの上記の周波数係数を掛ける。
【００８９】
プロトタイプ・フィルタの周波数係数Ｈ０，Ｈ１，Ｈ２およびＨ３を掛けた後、図６に示すように、結果として生じる２Ｋ−１個の対応する信号は、そこからデータ列が復元される出力信号ｄｉ（ｍＭ）を送出するように、計算要素２０１により足し合わされる。時刻ｎにおいて、受信機２０により出力されるデータ列ｙ（ｎ）は、添字ｉのすべてのサブチャネルからの出力信号ｄｉ（ｍＭ）から復元される。
【００９０】
本発明は、上記のように送信機および／または受信機によりデータが送信および／または受信されるためのデータ送信方法も提供し、その方法では、オフセット直交振幅変調（ＯＱＡＭ）形式の変調により、各サブチャネルが変調される。そうした変調の原理やどのようにそれを実施できるかは、Ｐ．Ｓｉｏｈａｎらによる上記の論文に、また、Ｂ．Ｈｉｒｏｓａｋｉによる論文「Ａｎ  ｏｒｔｈｏｇｏｎａｌｌｙ  ｍｕｌｔｉｐｌｅｘｅｄ  ＱＡＭ  ｓｙｓｔｅｍ  ｕｓｉｎｇ  ｔｈｅ  ｄｉｓｃｒｅｔｅ  Ｆｏｕｒｉｅｒ  ｔｒａｎｓｆｏｒｍ」，ＩＥＥＥ  Ｔｒａｎｓ．ｏｎ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，１９８１年７月，Ｖｏｌ．２９，Ｎｏ．７にも記載されている。
【００９１】
本発明による方法では、本発明の送信機および／または受信機で課される計算レートは、各サブチャネルの実入力と虚入力に交互に、送信用のデータに適用される間は、上記で検討した１／Ｍのレートではなく２／Ｍである。
【００９２】
本発明の送信システムの実施態様は変更されない。送信について図１に関して上記で説明した処理と、受信について図５に関して上記で説明した処理を繰り返すことにより、ただし２／Ｍのレートで、信号が送信かつ受信される。
【００９３】
本発明の色々な変更は、本明細書および添付の図面に照らせば当業者にとって明らかであろう。
【００９４】
特に、本発明の送信システムは上記のような送信機または受信機を１つだけ有し、その１つの送信機または受信機が当業者にとって既知の受信機または送信機とともにそれぞれ用いられると考えることができる。
【図１】
2013507024.tif 000003
【図２】
2013507024.tif 000004
【図３】
2013507024.tif 000005
【図４】
2013507024.tif 000006
【図５】
2013507024.tif 000007
【図６】
2013507024.tif 000008
【手続補正書】
【提出日】平成24年6月1日(2012.6.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
予め定められた個数のサブチャネルにわたるデジタル・データを含む信号を送信するためのマルチキャリア送信システムであって、周波数変換によってプロトタイプ・フィルタから導出される合成フィルタ・バンクを有する少なくとも１つの送信機（１０）を備え、前記送信機が、送信用の前記信号の標本の組であって前記システムのサブチャネルと同じ個数の標本をそれぞれが含む組を構成するシリアル・パラレル変換器（１３０）と、入力に加えられる前記信号のフーリエ逆変換を出力するように構成されたｉＦＦＴブロック（１１０）とを含み、前記シリアル・パラレル変換器（１３０）からの各データ標本の組の各データ標本に前記合成フィルタ・バンクの前記プロトタイプ・フィルタの予め定められた周波数係数（Ｈｋ）を掛け、かつデータ標本に前記周波数係数（Ｈｋ）のうちの１つを掛けた結果生じる各信号を前記ｉＦＦＴブロック（１１０）の前記入力の１つに加える周波数スプレッダ装置（１００）も前記送信機が含み、前記ブロックのサイズ、すなわちその出力の個数に等しい入力の個数が、前記予め定められたサブチャネルの個数より真に大きいことを特徴とするシステム。
【請求項２】
前記ｉＦＦＴブロック（１１０）の前記出力からの前記信号を入力として受信し、前記ｉＦＦＴブロック（１１０）からの連続する出力信号の時系列に対応する出力信号を出力として送出するパラレル・シリアル変換器（１２１）を備える重ね合わせ／総和装置（１２０）であって、しかも、前記送信機（１０）により送信される前記信号を送出するために、前記シリアル・パラレル変換器（１２１）からの前記出力信号の一部分を前記ｉＦＦＴブロックからの１つまたは複数の先行する出力信号の一部分に加える重ね合わせ／総和装置（１２０）も前記送信機が含む、請求項１に記載のマルチキャリア送信システム。
【請求項３】
前記送信機（１０）の前記ｉＦＦＴブロック（１１０）の前記サイズが、前記合成フィルタ・バンクの前記プロトタイプ・フィルタの長さに等しく、前記長さが整数因子Ｋとサブチャネルの総数Ｍの積である、請求項２に記載のマルチキャリア送信システム。
【請求項４】
前記ｉＦＦＴブロック（１１０）の同じ個数の隣接する出力により送信される前記因子Ｋと同じ個数の信号に、Ｍ個のデータ標本に対応する時間重なりが生じ、前記重ね合わせ／総和装置（１２０）が、前記ｉＦＦＴブロック（１１０）のＫ個の隣接する出力により送信されるこれらＫ個の各信号の重なり合う部分の総和をとって、前記送信機（１０）により送信される前記信号の少なくとも一部分を送出する、請求項３に記載のマルチキャリア送信システム。
【請求項５】
予め定められた個数のサブチャネルにわたるデジタル・データを送信するためのマルチキャリア送信システムであって、周波数変換によってプロトタイプ・フィルタから導出される分析フィルタ・バンクを有する少なくとも１つの受信機（２０）を備え、前記受信機（２０）が、受信した信号の標本の組であって前記システムの前記予め定められた個数のサブチャネルと同じ個数の標本をそれぞれが含む組を構成するシリアル・パラレル変換器（２２０）と、入力に加えられる前記信号のフーリエ変換を出力で送出するように構成されたＦＦＴブロック（２１０）とを有し、前記受信機（２０）の前記ＦＦＴブロック（２１０）のサイズ、すなわちその出力の個数に等しい入力の個数が、前記システムの前記予め定められたサブチャネルの個数より真に大きく、前記ＦＦＴブロック（２１０）の各出力からの前記信号に前記分析フィルタ・バンクの前記プロトタイプ・フィルタの予め定められた周波数係数（Ｈｋ）のうちの１つを掛け、前記受信機（２０）から前記出力信号の少なくともの一部分を送出するためにこれらの乗算の結果の総和をとる周波数デスプレッダ装置（２００）を前記受信機（２０）がさらに含むことを特徴とするシステム。
【請求項６】
前記ＦＦＴブロック（２１０）の前記サイズの逆数に等しいレートより真に大きい計算レートを前記ＦＦＴブロック（２１０）に課す同期装置も前記受信機が含む、請求項５に記載のマルチキャリア送信システム。
【請求項７】
前記受信機（２０）の前記ＦＦＴブロック（２１０）の前記サイズが、前記フィルタ・バンクの前記プロトタイプ・フィルタの長さに等しく、前記長さが整数因子Ｋとサブチャネルの総数Ｍの積であり、前記ＦＦＴブロック（２１０）の２つの連続する入力信号に、前記サブチャネルの総数Ｍを引いた前記ＦＦＴブロック（２１０）の前記サイズに等しい受信した信号標本の個数ずつの時間重なりが生じる、請求項５または６に記載のマルチキャリア送信システム。
【請求項８】
前記ＦＦＴブロック（２１０）と前記周波数デスプレッダ装置（２００）の間に挿入され、前記ＦＦＴブロック（２１０）の各出力からの前記信号に予め定められたイコライザ係数を掛けるイコライザ（２４０）を前記受信機（２０）が含む、請求項５または６に記載のマルチキャリア送信システム。
【請求項９】
請求項１に記載の前記マルチキャリア送信システムを用いて信号を送信するためのマルチキャリア送信方法であって、ＯＱＡＭを用いて前記サブチャネルの前記信号を変調する方法。
【請求項１０】
デジタル・データを送信するためのマルチキャリア送信システムであって、フィルタ・バンクに基づき、請求項１から４のいずれか１項に記載の送信機と、請求項５から８のいずれか１項に記載の受信機とを備えるシステム。
【請求項１１】
請求項１０に記載のマルチキャリア送信システムを用いて信号を送信するためのマルチキャリア送信方法であって、ＯＱＡＭにより前記サブチャネルの前記信号を変調する方法。
【請求項１２】
請求項５に記載の前記マルチキャリア送信システムを用いて信号を送信するためのマルチキャリア送信方法であって、ＯＱＡＭを用いて前記サブチャネルの前記信号を変調する方法。
【国際調査報告】
2013507024.tif 000009
2013507024.tif 000010