【事件の表示】
　特許第２８４９６８４号「遊戯機用の制御装置」の請求項１ないし２に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結論】
　特許第２８４９６８４号の請求項１ないし２に係る特許を維持する。
【理由】
（１）本件発明
　本件特許第２８４９６８４号の請求項１、２に係る発明（平成２年５月１１日出願、平成１０年１１月１３日設定登録。）は、特許明細書及び図面の記載からみて、その特許請求の範囲の請求項１、２に記載された事項により特定されるとおりのものである。
（２）申立ての理由の概要
　異議申立人後藤俊雄は、証拠として甲第１号証（特開平２−１２４１９０号公報）、甲第２号証（マイクロコンピュータ入門、１９７７年９月１０日、Ｊ．Ｌ．Ｈｉｌｂｕｒｎ／Ｐ．Ｍ．Ｊｕｌｉｃｈ著、科学技術出版社）、甲第３号証（特開昭５３−１２４９１６号公報）、甲第４号証（マイクロコンピュータ基礎技術マニュアル、昭和５１年１２月５日、横井与二郎著、ラジオ技術社）、甲第５号証（マイクロコンピュータとその応用、昭和６３年４月５日、横山節夫／新藤茂著、マグロウヒルブック）及び甲第６号証（マイクロコンピュータカラーＣＲＴデイスプレイ技法、１９７９年８月３０日、鈴木八十二著、産報出版）を提出して、請求項１、２に係る発明は、特許法第２９条第２項の規定に違反してなされたものであるから、その特許を取り消すべき旨主張している。
　また、異議申立人伴俊光は、証拠として甲第１号証（実願昭５５−１２６９２６号（実開昭５７−４８９８６号）のマイクロフイルム）、甲第２号証（マイクロコンピュータのハードウェア、１９８４年１１月９日、森下巖著、岩波書店）及び甲第３号証（特開昭５６−２８７８３号公報）を提出して、請求項１、２に係る発明は、特許法第２９条第２項の規定に違反してなされたものであるから、その特許を取り消すべき旨主張している。
（３）甲各号証に記載された発明
　異議申立人後藤俊雄の提出した甲第１号証（特開平２−１２４１９０号公報）には、下記の事項が記載されている。
「第１図、第２図において、パチンコ機の遊技盤１の表面には、ガイドレール２で囲われた遊技部３のほぼ中央に可変表示装置４」（２頁左下欄２０行〜右下欄２行）
「第１４図は制御系のブロック構成を示すもので、制御装置７６はＣＰＵ７７、ＲＯＭ７８、ＲＡＭ７９、バッファゲート、出力ボートならびにＲＯＭ７８とは別の外部フォントＲＯＭ８０ａ、８０ｂ等からなるマイクロコンピュータにて構成される。ＲＯＭ７８にはＣＰＵ７７を制御するプログラムデータや可変表示部（デジタル）４４の遊技用表示データ等が格納され、ＣＰＵ７７はプログラムデータおよび各スイッチ２１ａ〜２１ｃ、２２、２３、２４の検出信号等に基づいて、ＲＯＭ７８、ＲＡＭ７９とでデータの授受および処理等を行い、出力ボートを介してデジタル４４、ランプ１８ａ〜１８ｇ、１９ａ、１９ｂ、２０ａ、２０ｂ、４２ａ〜４２ｆ、７２ａ〜７２ｃ、ＬＥＤ一Ａ，Ｂ、記憶個数表示部４６、停止表示ＬＥＤ５１ａ〜５１ｃ、飾りＬＥＤ５２ａ、５２ｂ、変動入賞装置５のソレノイド６１等を制御する。また、外部に接続した外部フォントＲＯＭ８０ａ、８０ｂにはメッセージや動画等の付加表示データが格納され」（４頁左下欄６行〜同右下欄６行、１４図）
　同甲第２号証（マイクロコンピュータ入門、１９７７年９月１０日、Ｊ．Ｌ．Ｈｉｌｂｕｒｎ／Ｐ．Ｍ．Ｊｕｌｉｃｈ著、科学技術出版社）には、下記の事項が記載されている。
「ＤＭＡ機能のあるプロセッサにはほとんどの場合、ＨＯＬＤ、ＷＡＩＴ、ＰＡＵＳＥなどと呼ばれる端子が設けてあり、ＤＭＡ転送のときに周辺装置によって利用されている。この端子がアクティブになるとプロセッサは実行中の命令の実行が完了した時点でアイドル状態になり、アドレス・バスとデータ・バスが解放される。そしてホールド・アクノレジなどと呼ばれる端子から要求受け付け信号が発せられ、外部回路がＤＭＡ転送の実行を行なうことができるようになる。ＲＣＡ　ＣＯＳＭＡＣなどのプロセッサにはサイクル・スチールのできる機能がある［１］。普通１つの命令はフェッチ・サイクルと実行サイクルで構成されている。サイクル・スチール・ラインがアクティブになると、プロセッサは現在処理中の命令の実行サイクルの次に１サイクル分だけバスを解放する。この期間にメモリーとデバイスの間で直接にデータ転送を行なうことができる。ＤＭＡ転送の実行に必要なステップは以下のようになっている：
１．周辺装置からＤＭＡ要求が出される。
２．プロセッサによってＤＭＡ要求が受け付けられる。
３．外部論理回路によりメモリーにアドレスが送られる。
４．周辺装置とメモリーの間でデータのやりとり（ＲＥＡＤまたはＷＲＩＴＥ）が行なわれる。
５．ＤＭＡの終了、停止。
ステップ１．で周辺装置はプロセッサの所定の端子をＯＮすることによりＤＭＡ転送の要求を出す。プロセッサは現在処理中の命令の実行が完了するとこの要求を受け付け、アドレス・バスとデータバスを解放する（ステップ２．）。ＤＭＡ機能のあるほとんどのプロセッサでは出力バッファにトライステート・ゲートを用いており、バスを解放することができるようになっている。この期間プロセッサはアイドル状態になっている。外部論理回路（コントローラ）はアドレス・バスとデータ・バスの使用権を獲得し、アドレスをメモリーに送る（ステップ３．）。そしてメモリーと選ばれたデバイスの間でデータ転送が行なわれる（ステップ４．）。データのかたまり（ブロック）をまとめて転送する場合には、コントローラはスタート・アドレスを送り、１ワードのデータが転送されるたびごとにメモリーのアドレスを１ずつ増し、転送されるデータ数を数えるという一連の仕事を行なう。転送が完了するとコントローラはＨＯＬＤなどのプロセッサの所定の端子をＯＦＦにしてＤＭＡ転送を終了する（ステップ５．）。この方法を用いているプロセッサ（たとえばインテル８０８０）では普通、ＨＯＬＤ端子をイネーブル（ＯＮ）したりディスエーブル（ＯＦＦ）したりする操作はマイクロプロセッサのクロックに同期（６．４節参照）させて行なわなければならない。他のプロセッサ（たとえばモトローラ６８００）では割込みを用いてＤＭＡ転送を終了する。」（２１９頁３行〜２２０頁９行）
「トライステート・コントロール（ＴＳＣ）端子は、サイクル・スチール・モードでＤＭＡを実行するのに用いられる。ＴＳＣがハイレベルになるとアドレス・バスとＲＥＡＤ／ＷＲＩＴＥ端子（これは、データ・バスを流れる情報の方向を制御する）は、５００ｎｓ遅れて高インピーダンス状態になる。データ・バスはＴＳＣ端子によって制御されず、データ・バス自身の制御端子を持っている。しかしながら６８００の内部メモリーはダイナミックなので、マイクロプロセッサのデータの消失を避けるためにＴＳＣ端子を５μｓｅｃ以上長くハイレベルに保つことはできない。」（３３５頁１８〜２５行）
　同甲第３号証（特開昭５３−１２４９１６号公報）には、下記の事項が記載されている。
「本発明は、マイクロプロセッサにより制御されるテレビゲーム機に関し、特にマイクロプロセッサにより制御されるテレビゲーム及び教育装置に用いられる新規且つ改良されたカラーパターン及び文字発生器に関するものである。」（１頁右欄１〜５行）
「表示用のＲＡＭ７３は、マイクロプロセッサと通信するか、或いは、同期及びタイミング信号発生器８１によって指示されたＣＲＴ表示装置に情報を供給する。データはＲＡＭ７３におけるデータバス１０７のアドレスによって命令された格納場所にマイクロプロセッサによってのみ書き込まれる。マイクロプロセッサがデータを表示用のＲＡＭ７３に書き込む要求があるときは、ＲＡＭ制御装置７９にライン１０９を通して信号を送り、バス１０７にアドレスを、バス１０５にデータを送出する。もし、タイミング発生器８１がＲＡＭ７３をアドレスしていない場合は、ライン１１４の信号は入力バス１０７をマルチプレクサ７５を通して出力バス１１５に接続する。ＲＡＭ制御回路７９は、ライン１１２を通してＲＡＭ７３に書き込み制御を命令する。マイクロプロセッサは又表示用のＲＡＭ７３からデータを読むこともできる。これは、読み出し並びにＲＡＭ選択信号をライン１０９を通してＲＡＭ制御回路７９に伝送することによって行われる。制御回路７９はライン１１２のＲＡＭ読み出し信号をＲＡＭ７９に供給し、更に、ライン１１０のデータ出力信号をバッファ一７７に供給する。従って、マイクロプロセッサによって供給されたアドレスは、ＲＡＭ７３が情報を読み出すべきアドレス可能な場所を命令することになり、この得られた情報はバス１１７、バッファー７７を介してマイクロプロセッサのデータバス１０５に送出される。ＣＲＴ表示装置がＲＡＭ７３から情報を要求する時は、同期及びタイミング発生器８１は信号をライン１１４を介してＲＡＭ制御回路７９に伝送する。後述するようにこの信号は、マイクロプロセッサがＲＡＭ７３をアクセスできないようにする。」（４頁右下欄１４行〜５頁右上欄８行、６図）
　同甲第４号証（マイクロコンピュータ基礎技術マニュアル、昭和５１年１２月５日、横井与二郎著、ラジオ技術社）には、下記の事項が記載されている。
「双方向バス・ラインでは、図３・５のようにバス・ラインを送受両方に使います。このようなバス・ラインに接続するＩＣ出力は、他のＩＣが出力状態にあるときはハイ・インピーダンス状態となって、その出力状態にあるＩＣにとって負荷にならないようにしなければならないため、オープンコレクタ（バイボーラＩＣの場合）、あるいはオープン・ドレイン（ＭＯＳ−ＩＣの場合）にするか、トライ・ステートにします。Ｎ−ＭＯＳの双方向トライ・ステート回路の一例を図３・６に、そのディスエイブル入力ＤＳに対する入出力ライインＦとの関係を表３・１に示します。図３・６の回路において、ディスエイブル入力ＤＳが”Ｈ”であれば、ＮＯＲ１，２とも出力が”Ｌ”になるためＱ１，Ｑ２ともにゲート電圧がＯＶになってＯＦＦになり、ハイＺの受信状態となります。またＤＳが”Ｌ”になればＦはアクティブとなり、出力データが”Ｈ”であればＮＯＲ１の出力は”Ｌ”となってＱ１はＯＦＦですが、ＮＯＲ２の出力が”Ｈ”になるのでＱ２はＯＮして出力は”Ｈ“となり、また、出力データが”Ｌ”であればＱ２はＯＦＦで、Ｑ１がＯＮとなり、出力は”Ｌ”となります。トライ・ステート出力において重要なことは、同時に二つの出力をアクティブ（イネーブル）にしてはいけないことです。もちろん、バス・ライン方式は時分割伝送なので同時に二つのデータを乗せることはできませんが、トライ・ステート出力では単に誤動作するだけでなく、”Ｈ“になっている出力から“Ｌ”になっているＩＣに大きな出力電流が流れ、ＩＣを劣化させたり破壊したりします。」（２６頁４行〜２７頁１１行）
　同甲第５号証（マイクロコンピュータとその応用、昭和６３年４月５日、横山節夫／新藤茂著、マグロウヒルブック）には、下記の事項が記載されている。
「この問題の解決のために、ＣＰＵを通さず直接メモリをアクセスする方法があり、ＤＭＡ（ｄｉｒｅｃｔ　ｍｅｍｏｒｙ　ａｃｃｅｓｓ）と呼ばれる。この方法では、メモリと外部の入出力機器とが直結されることになるので、データの入出力を高速で行える。このとき、データの入出力は、ＣＰＵに代わりＤＭＡコントローラ（ＤＭＡｃｏｎｔｒｏｌｌｅｒ）で制御される。ここで、Ｚ−８０ＣＰＵのＢＵＳＲＱ端子を「Ｌ」にするとデータバス、アドレスバスはハイインピーダンスの状態になり、ＣＰＵから切り離されることを思い出していただきたい（４．１．２項）。この状態のとき、ＢＵＳＡＫ端子に「Ｌ」が出力されるので、この信号でＤＭＡコントローラを制御し、外部の記憶装置などとメモリとの入出力を行うのである。Ｚ−８０ファミリのＤＭＡコントローラとしてＺ−８０ＤＭＡが準備されている。
　ＤＭＡでは、アドレスバス、データバスは共用であるので、実行中はＣＰＵ制御のメモリ入出力はできなくなる。ＤＭＡには、ＣＰＵがバスを使っていないときにそれを利用して転送するサイクルスチロール方式と、ＣＰＵの動作を中断させて転送を行う方式とがある。図４．２１にＤＭＡの概念図を示す。」（１２６頁下から３行〜１２７頁１３行）
　同甲第６号証（マイクロコンピュータカラーＣＲＴディスプレイ、１９７９年８月３０日、鈴木八十二著、産報出版）には、
「▲１▼最初に垂直帰線信号の表示期間内において、図２．３（ａ）のようにＣＰＵとマイコンキット内のＲＡＭとのデータのやりとりが行なえるようにしておきます。また、ＣＲＴディスプレイ装置のＲＡＭとマイコンキット内のＲＡＭとのデータのやりとりが行なわれないようにしておきます。つまり、垂直帰線信号の表示期間中、マイコン動作としてはプログラムの動作のみを行なうようにしておき、ＣＲＴディスプレイ装置内のＲＡＭはアクセスされないようにしておきます。
▲２▼次に垂直帰線信号の不表示期間（プランキング期間）内においては、図２．３（ｂ）のようにＣＰＵとマイコンキット内のＲＡＭとのデータのやりとりが行なわれないようにしておき、ＣＲＴディスプレイ装置のＲＡＭとマイコンキット内のＲＡＭとのデータのやりとりが行なえるようにしておきます。つまり、垂直帰線信号の不表示期間（プランキング期間）中、マイコン動作としては停止（ＨＯＬＤ）状態にしておき、マイコンキット内のＲＡＭにいったん書き込まれたデータは、ＣＲＴディスプレイ装置内のＲＡＭへ自動的にデータ転送がなされるようにしておきます。
このような動作を行なわせるために、次のようなコントロール信号を考えます。つまり、マイコンにＨＯＬＤをかける信号として、垂直帰線信号のプランキング期間の立上がりを用いた信号でＣＰＵをコントロールします。この信号は、図２．３のようにＣＲＴディスプレイ装置から発生させ、マイコンキットに供給します。つまり、ＣＰＵのＨＯＬＤ入力に供給します。このようにすると、その垂直帰線信号のプランキング期間の立上がりエッジで、ＣＰＵはＨＯＬＤ状態に入ります。ＣＰＵがＨＯＬＤ状態に入ると、ＣＰＵからはその状態を示すＨＬＤＡ信号が出力されます。そこで、このＨＬＤＡ信号を用いて、マイコンキット内のＲＡＭの表示データをＣＲＴディスプレイ装置内のＲＡＭへすべて転送するようにします。この転送が終了すると、データリクエスト信号によってＣＰＵのＨＯＬＤ状態を解除します。したがって、マイコンキット内のＲＡＭとＣＲＴディスプレイ装置内のＲＡＭとのやりとりも解除され、マイコンキット内のＲＡＭは、ＣＰＵからアクセスできるようになります。つまり、次のデータリクエスト信号が供給されるまで、プログラム動作が可能な状態になります。このような構成にすると、表示データがテレビ画面に映し出されている間は、外部からのマイコン操作によるプログラム入力信号がマイコンキット内のＲＡＭにのみ入力されます。しかし、表示データを保持するＣＲＴディスプレイ装置内のＲＡＭには、何ら動作の変化が与えられません。したがって、画面のちらつきがなくなります。この方式は、垂直帰線信号のプランキング期間中に、全表示データをマイコンキット内ＲＡＭからＣＲＴディスプレイ装置内のＲＡＭへ転送させるので、転送用クロックの最低パルス幅が、
（垂直ブランキング期間）／（全テレビ画面番地）＝４．６３ｍｓ／５１２≒９μｓ
となります。つまり、約１１０ｋＨｚの最低のクロック周波数が必要になります。また、最大のクロック周波数は、ＣＭＯＳ−ＲＡＭのアクセス時間が約５００ｎｓとみなせますから、約２ＭＨｚ（≒１／５００ｎｓ）となります。したがって、転送用クロック周波数を適正な値にすることが必要であり、また、垂直帰線信号のプランキング期間とのタイミングを図２．３（ｃ）に示しますが、その関係は重要なものになります。」（４９頁１７行〜５３頁２０行）
　異議申立人伴俊光の提出した甲第１号証（実願昭５５−１２６９２６号（実開昭５７−４８９８６号公報）のマイクロフィルム）には、下記の事項が記載されている。
「中央処理装置ＣＰＵにより制御されているアドレスバス及びデータバスにＰ−ＲＯＭ１６、ＲＡＭ１７等のメモリが接続されている。」（５頁５〜８行）
「ＣＲＴ制御部１１は表示用ＲＡＭ１３のアドレスカウンタであって、静止画像表示中はマルチプレクサ１２が入力▲２▼を選択し、ＣＲＴ表示方法による表示部分に応じたビデオＲＡＭ１３のアドレスが選ばれ、その内容がＰＲＯＭより成るパターンジェネレータ１４、ヒューズＲＯＭより成るカラージェネレータ１５を通して映像信号に変換されてブラウン管２に表示される。」（５頁１６行〜６頁３行）
「クロック発生器１８はＣＰＵ及びＣＲＴ制御部１１に基本クロックを供給しているもので周波数は不変である。遊技者が操作しうるスタートボタン、ストップボタン、ＢＥＴボタン等に係る接点４’５’６’７’・・・７’の状態信号は入力スイッチ制御部２０、バッファ２１及びデータバスを介してＣＰＵに取り込まれ、」（６頁１４〜末行）
　同甲第２号証（マイクロコンピュータのハードウェア、１９８４年１１月９日、森下巖著、岩波書店）には、下記の事項が記載されている。
「複数個のコンピュータが同時にバスの使用を要求した場合には、その中の１個にのみバスの使用を許可しなければならない。この調停を実行するユニットをバス・アービタ（ｂｕｓ　ａｒｂｉｔｏｒ）と呼ぶ。」（２２２頁２５〜２７行）
「プロセッサからアドレス・バス、データ・バス、コマンド・バスが出力している。ここでは、ストローブ信号ＭＥＭＲＤ，ＭＥＭＷＲ，ＩＯＲＤ，ＩＯＷＲの集合体をコマンド・バスと呼んでいる。こらのバスは３状態ゲート列を通して、システム・バスに結合しなければならない。システム・バスを使用する場合にのみこれらのゲート列を閉じて、内部バスとシステム・バスを結合する。この３状態ゲート列としては、システム・バスに結合されている他のユニットを十分駆動できる大電流出力のものを使用する。」（２２４頁１〜８行）
　同甲第３号証（特開昭５６−２８７８３号公報）には、下記の事項が記載されている。
「制御装置２５は第５図に示す如く、マイクロコンピュータ構成の中央処理装置（以下ＣＰＵという）２６を有し、このＣＰＵ２６によってＣＲＴ表示回路２７を制御する。ＣＲＴ表示回路２７はビデオＲＡＭ３１を有し、このビデオＲＡＭ３１に第４図の表示パターンを得るための表示画像データが記憶されている。」（２頁右下欄１７行〜３頁左上欄３行）
「かかるＣＰＵ２６とＣＲＴ表示回路２７へのデータないし制御信号のやりとりはプログラムメモリを構成するプログラムＲＯＭ４５のプログラムに応じて実行される。特定入賞口８には入賞検出器５１が設けられ、その入賞検出出力がレシーバ５２、入力バスセレクタ４２、データバスチャネル４４及びデータバス４３を介してＣＰＵ２６に入力される。」（３頁右上欄８〜１５行）
（４）対比・判断
　請求項１に係る発明と上記甲各号証記載のものとを対比すると、上記甲各号証には、センサ及びセンサ信号変換手段と、図柄表示装置を含む稼働機能及び図柄表示装置を含む稼働機能用信号変換制御手段と、マイクロコンピュータと、クロック信号作成手段と、ＲＯＭ及びＲＡＭを含む記憶手段と、信号伝送用バスラインと、を含む遊戯機用の制御装置において、
▲１▼遊戯機用の制御装置においては、表示装置の図柄表示には複雑な美しい色彩を高速で変化表示できることが望ましいが、マイクロコンピュータによるこのような複雑な図柄表示を含む制御機能の実行には、処理時間からの制限と、適用機種の使用による制限の為に、従来の制御装置では図柄表示の内容を簡易な表示内容に限定する必要があった。
▲２▼パチンコ遊戯機等用の制御装置においては、仕様上の制限からプログラム用のＲＯＭと、図柄表示データ記憶用のＲＯＭとは複数個備えることができない。
　という技術的課題を解決するために、「マイクロコンピュータにアドレスデータ端子が３ステート端子であるマイクロコンピュータを使用し、前記クロック信号作成手段からの信号によって駆動され前記ＲＯＭ、ＲＡＭ、及び稼働機能との間の直接データ伝送を制御管理する電子制御機能」を備える点が記載も示唆もされていない。
　そして、請求項１に係る発明は、上記点により、「複雑な図柄の変化速度を高速に出来、また、データ伝送に必要な処理プログラムも簡易化出来たので、緻　密美麗な各種色彩変化を含む図柄の画像を表示出来る」という明細書記載の効果を奏するものと認められる。
　したがって、請求項１に係る発明は、上記甲各号証に記載されたものにより当業者が容易に発明することができたものとすることはできない。
　また、請求項２に係る発明は、請求項１に係る発明を引用して更に限定したものであるから、請求項１に係る発明と同じ理由により上記甲各号証に記載されたものにより当業者が容易に発明することができたものとすることはできない。
　なお、異議申立人後藤俊雄提出の甲第１号証（特開平２−１２４１９０号公報）の公開日は、本件発明の出願日と同日（平成２年５月１１日）であり、上記甲第１号証刊行物が公知であるか否か明確ではないが、上記の判断は異議申立人に有利な「公知」と解して行ったものである。上記甲第１号証のものが「公知」でないとした場合、即ち先願発明であるとした場合であっても、上記甲第１号証のもの（特願昭６３−２７８４８０号（特開平２−１２４１９０号））は、上記で述べたような請求項１に係る発明の構成を備えていないので、請求項１に係る発明と同一であるとすることはできない。また、この場合における上記甲第１号証のものを除いた甲各号証の容易性の判断は、上記で述べたものと同じである。
（５）むすび
　以上のとおりであるから、特許異議申立の理由及び証拠によっては、本件請求項１、２に係る発明の特許を取り消すことはできない。
　また、他に本件請求項１、２に係る発明の特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１１年１１月１６日（１９９９．１１．１６）