(57)【要約】  薄膜熱電材から熱電モジュールを製造する方法を開示する。一般に、薄膜熱電モジュールは、まず、基板の上にＮ型薄膜熱電材層および１つまたは複数のメタライズ層を形成することから製造を始める。１つまたは複数のメタライズ層およびＮ型薄膜熱電材層をエッチングして、複数のＮ型熱電材レッグを形成する。次いで、Ｎ型熱電材レッグの第１の部分に第１の電極集合体を接合させ、Ｎ型熱電材レッグの第１の部分を含む第１の電極集合体を基板から除去する。同様に、複数のＰ型熱電材レッグの第１の部分に第２の電極集合体を接合させる。次いで、フリップチップ接合プロセスを使用して第１の電極集合体と第２の電極集合体を接合させて、熱電モジュールの製造を完了する。【選択図】  図９Ｋ
2013507002.tif 000002
【特許請求の範囲】
【請求項１】
熱電モジュールを製造する方法であって、
第１の基板の上にＮ型薄膜熱電材層を形成するステップと、
前記Ｎ型薄膜熱電材層の上に第１の磁気メタライズ層を形成するステップと、
前記第１の磁気メタライズ層および前記Ｎ型薄膜熱電材層を、前記Ｎ型薄膜熱電材層を貫通してエッチングして、複数のＮ型熱電材レッグを形成するステップと、
前記複数のＮ型熱電材レッグの第１の部分に第１の電極集合体を接合させるステップと、
前記複数のＮ型熱電材レッグとは反対側で前記第１の基板の表面に隣接させて磁石を配置するステップと、
前記第１の基板と前記Ｎ型薄膜熱電材層の間に位置された解放層を溶解させ、それにより、接合された前記複数のＮ型熱電材レッグの前記第１の部分を含む前記第１の電極集合体を前記第１の基板から分離するステップであって、前記磁石と、前記第１の磁気メタライズ層からの残りの磁性材料との間の磁力が、前記第１の電極集合体に接合されていない前記複数のＮ型熱電材レッグの残りの部分を前記第１の基板上に維持するステップと、
第２の基板の上にＰ型薄膜熱電材層を形成するステップと、
前記Ｐ型薄膜熱電材層の上に第２のメタライズ層を形成するステップと、
前記第２のメタライズ層および前記Ｐ型薄膜熱電材層をエッチングして、複数のＰ型熱電材レッグを形成するステップと、
前記複数のＰ型熱電材レッグの第１の部分に第２の電極集合体を接合させるステップと、
前記複数のＰ型熱電材レッグの前記第１の部分を含む前記第２の電極集合体を前記第２の基板から除去するステップと、
フリップチップ接合プロセスによって、前記複数のＮ型熱電材レッグの前記第１の部分を含む前記第１の電極集合体を、前記複数のＰ型熱電材レッグの前記第１の部分を含む前記第２の電極集合体に接合させて、直列接続された複数の熱電素子を備える熱電モジュールを形成するステップと、を含む方法。
【請求項２】
前記複数のＰ型熱電材レッグの前記第１の部分を含む前記第２の電極集合体を前記第２の基板から除去するステップが、前記第２の基板と前記Ｐ型薄膜熱電材層の間に位置された解放層を溶解させ、それにより、接合された前記複数のＰ型熱電材レッグの前記第１の部分を含む前記第２の電極集合体を前記第２の基板から分離するステップを含む請求項１に記載の方法。
【請求項３】
前記第２のメタライズ層が第２の磁気メタライズ層である請求項１に記載の方法。
【請求項４】
前記第２のメタライズ層および前記Ｐ型薄膜熱電材層をエッチングするステップが、前記Ｐ型薄膜熱電材層を貫通して、前記第２の磁気メタライズ層および前記Ｐ型薄膜熱電材層をエッチングするステップを含む請求項３に記載の方法。
【請求項５】
前記複数のＰ型熱電材レッグの前記第１の部分を含む前記第２の電極集合体を前記第２の基板から除去するステップが、
前記複数のＰ型熱電材レッグとは反対側で前記第２の基板の表面に隣接させて磁石を配置するステップと、
前記第２の基板と前記Ｐ型薄膜熱電材層の間に位置された解放層を溶解させ、それにより、接合された前記複数のＰ型熱電材レッグの前記第１の部分を含む前記第２の電極集合体を前記第２の基板から分離するステップとを含み、
前記磁石と、前記第２の磁気メタライズ層からの残りの磁性材料との間の磁力が、前記第２の電極集合体に接合されていない前記複数のＰ型熱電材レッグの残りの部分を前記第２の基板上に維持する請求項４に記載の方法。
【請求項６】
前記複数のＮ型熱電材レッグの前記残りの部分に第３の電極集合体を接合させるステップと、
前記複数のＰ型熱電材レッグの前記残りの部分に第４の電極集合体を接合させるステップと、
フリップチップ接合によって、前記第３の電極集合体を前記第４の電極集合体に接合させて、直列接続された複数の熱電素子を備える第２の熱電モジュールを形成するステップと、をさらに含む請求項５に記載の方法。
【請求項７】
熱電モジュールを製造する方法であって、
第１の基板の上にＮ型薄膜熱電材層を形成するステップと、
前記Ｎ型薄膜熱電材層の上に第１のメタライズ層を形成するステップと、
前記第１のメタライズ層および前記Ｎ型薄膜熱電材層を、前記Ｎ型薄膜熱電材層の底部から所定の厚さまでエッチングして、複数のＮ型熱電材レッグを形成するステップと、
前記複数のＮ型熱電材レッグの第１の部分に第１の電極集合体を接合させるステップと、
前記複数のＮ型熱電材レッグの前記第１の部分を含む前記第１の電極集合体を前記第１の基板から除去するステップと、
第２の基板の上にＰ型薄膜熱電材層を形成するステップと、
前記Ｐ型薄膜熱電材層の上に第２のメタライズ層を形成するステップと、
前記第２のメタライズ層および前記Ｐ型薄膜熱電材層をエッチングして、複数のＰ型熱電材レッグを形成するステップと、
前記複数のＰ型熱電材レッグの第１の部分に第２の電極集合体を接合させるステップと、
前記複数のＰ型熱電材レッグの前記第１の部分を含む前記第２の電極集合体を前記第２の基板から除去するステップと、
フリップチップ接合プロセスによって、前記複数のＮ型熱電材レッグの前記第１の部分を含む前記第１の電極集合体を、前記複数のＰ型熱電材レッグの前記第１の部分を含む前記第２の電極集合体に接合させて、直列接続された複数の熱電素子を備える熱電モジュールを形成するステップと、を含み、
前記複数のＮ型熱電材レッグの前記第１の部分を含む前記第１の電極集合体を前記第１の基板から除去するステップが、
前記第１の基板と前記Ｎ型薄膜熱電材層の間に位置決めされた解放層を溶解させ、それにより前記複数のＮ型熱電材レッグを前記第１の基板から除去するステップであって、前記Ｎ型薄膜熱電材層の底部からの所定の厚さまでのエッチングにより、前記複数のＮ型熱電材レッグが連続的な底面を有するステップと、
前記複数のＮ型熱電材レッグの前記連続的な底面の上に第３のメタライズ層を形成するステップと、
前記複数のＮ型熱電材レッグを分離するステップと、を含む方法。
【請求項８】
前記複数のＮ型熱電材レッグを分離するステップが、機械的な力によって前記複数のＮ型熱電材レッグを分離するステップを含む請求項７に記載の方法。
【請求項９】
前記複数のＮ型熱電材レッグを分離するステップが、
前記第３のメタライズ層を備える前記複数のＮ型熱電材レッグの前記連続的な底面を基板に取り付けるステップと、
前記複数のＮ型熱電材レッグの前記第１の部分に前記第１の電極集合体を接合させた後、前記第１の電極集合体を持ち上げ、前記複数のＮ型熱電材レッグの前記第１の部分を機械的な力によって前記複数のＮ型熱電材レッグの残りの部分から分離するステップと、を含む請求項７に記載の方法。
【請求項１０】
前記複数のＮ型熱電材レッグの前記連続的な底面上の前記第３のメタライズ層が、磁性材料を備える磁気メタライズ層であり、前記複数のＮ型熱電材レッグを分離するステップが、
前記磁気メタライズ層を備える前記複数のＮ型熱電材レッグの前記連続的な底面を基板上に配置するステップと、
前記複数のＮ型熱電材レッグと反対側で前記基板の表面に隣接させて磁石を配置するステップと、
前記第１の電極集合体を前記複数のＮ型熱電材レッグの前記第１の部分に接合させた後、前記第１の電極集合体を持ち上げ、前記複数のＮ型熱電材レッグの前記第１の部分を機械的な力によって前記複数のＮ型熱電材の残りの部分から分離し、また、前記磁石と、前記複数のＮ型熱電材レッグの前記連続的な底面上の前記磁気メタライズ層の対応する部分との間の磁力により、前記複数のＮ型熱電材レッグの前記残りの部分を基板上に維持するステップと、を含む請求項７に記載の方法。
【請求項１１】
前記複数のＮ型熱電材レッグの前記連続的な底面上の前記第３のメタライズ層が銅サブ層を備える請求項７に記載の方法。
【請求項１２】
前記第２のメタライズ層および前記Ｐ型薄膜熱電材層をエッチングして、前記複数のＰ型熱電材レッグを形成するステップが、前記Ｐ型薄膜熱電材層の底部から所定の厚さまで前記第２のメタライズ層および前記Ｐ型薄膜熱電材層をエッチングするステップを含み、
前記複数のＰ型熱電材レッグの前記第１の部分を含む前記第２の電極集合体を前記第２の基板から除去するステップが、
前記第２の基板と前記Ｐ型薄膜熱電材層の間に位置決めされた解放層を溶解させ、それにより前記複数のＰ型熱電材レッグを前記第２の基板から除去するステップであって、前記Ｐ型薄膜熱電材層の底部から所定の厚さまでのエッチングにより、前記複数のＰ型熱電材レッグが連続的な底面を有するステップと、
前記複数のＰ型熱電材レッグの前記連続的な底面上に第４のメタライズ層を形成するステップと、
前記複数のＰ型熱電材レッグを分離するステップと、を含む請求項７に記載の方法。
【請求項１３】
前記複数のＰ型熱電材レッグを分離するステップが、機械的な力によって前記複数のＰ型熱電材レッグを分離するステップを含む請求項１２に記載の方法。
【請求項１４】
前記複数のＰ型熱電材レッグを分離するステップが、
前記第４のメタライズ層を備える前記複数のＰ型熱電材レッグの前記連続的な底面を基板に取り付けるステップと、
前記複数のＰ型熱電材レッグの前記第１の部分に前記第２の電極集合体を接合させた後、前記第２の電極集合体を持ち上げ、前記複数のＰ型熱電材レッグの前記第１の部分を機械的な力によって前記複数のＰ型熱電材レッグの残りの部分から分離するステップと、を含む請求項１２に記載の方法。
【請求項１５】
前記複数のＰ型熱電材レッグの底面上の前記第４のメタライズ層が、磁性材料を備える磁気メタライズ層であり、前記複数のＰ型熱電材レッグを分離するステップが、
前記磁気メタライズ層を備える前記複数のＰ型熱電材レッグの前記連続的な底面を基板上に配置するステップと、
前記複数のＰ型熱電材レッグとは反対側で前記基板の表面に隣接させて磁石を配置するステップと、
前記複数のＰ型熱電材レッグの前記第１の部分に前記第２の電極集合体を接合させた後、前記第２の電極集合体を持ち上げ、前記複数のＰ型熱電材レッグの前記第１の部分を機械的な力によって前記複数のＰ型熱電材レッグの残りの部分から分離し、また、前記磁石と、前記複数のＰ型熱電材レッグの前記連続的な底面上に形成された前記磁気メタライズ層の対応する部分との間の磁力によって、前記複数のＰ型熱電材レッグの前記残りの部分を前記基板上に維持するステップと、を含む請求項１２に記載の方法。
【請求項１６】
前記複数のＰ型熱電材レッグの前記連続的な底面上の前記第４のメタライズ層が銅サブ層を備える請求項１２に記載の方法。
【請求項１７】
前記複数のＮ型熱電材レッグの残りの部分に第３の電極集合体を接合させるステップと、
前記複数のＰ型熱電材レッグの残りの部分に第４の電極集合体を接合させるステップと、
フリップチップ接合プロセスによって、前記第３の電極集合体を前記第４の電極集合体に接合させて、直列接続された複数の熱電素子を備える第２の熱電モジュールを形成するステップと、をさらに含む請求項１２に記載の方法。
【請求項１８】
前記Ｎ型薄膜熱電材層の底部からの所定の厚さが、前記Ｎ型薄膜熱電材層の厚さの約１０％〜２０％の範囲内である請求項７に記載の方法。
【請求項１９】
熱電モジュールを製造する方法であって、
第１の基板の上にＮ型薄膜熱電材層を形成するステップと、
前記Ｎ型薄膜熱電材層の上に第１のメタライズ層を形成するステップと、
前記第１のメタライズ層および前記Ｎ型薄膜熱電材層をエッチングして、複数のＮ型熱電材レッグを形成するステップと、
前記複数のＮ型熱電材レッグの第１の部分に第１の電極集合体を接合させるステップと、
前記複数のＮ型熱電材レッグの前記第１の部分を含む前記第１の電極集合体を前記第１の基板から除去するステップと、
第２の基板の上にＰ型薄膜熱電材層を形成するステップと、
前記Ｐ型薄膜熱電材層の上に第２のメタライズ層を形成するステップと、
前記第２のメタライズ層および前記Ｐ型薄膜熱電材層をエッチングして、複数のＰ型熱電材レッグを形成するステップと、
前記複数のＰ型熱電材レッグの第１の部分に第２の電極集合体を接合させるステップと、
前記複数のＰ型熱電材レッグの前記第１の部分を含む前記第２の電極集合体を前記第２の基板から除去するステップと、
フリップチップ接合プロセスによって、前記複数のＮ型熱電材レッグの前記第１の部分を含む前記第１の電極集合体を、前記複数のＰ型熱電材レッグの前記第１の部分を含む前記第２の電極集合体に接合させて、直列接続された複数の熱電素子を備える熱電モジュールを形成するステップと、
前記複数のＮ型熱電材レッグの残りの部分に第３の電極集合体を接合させるステップと、
前記複数のＰ型熱電材レッグの残りの部分に第４の電極集合体を接合させるステップと、
前記フリップチップ接合プロセスによって前記第３の電極集合体を前記第４の電極集合体に接合させて、直列接続された複数の熱電素子を備える第２の熱電モジュールを形成するステップと、を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本出願は、２００９年１０月５日出願の米国仮特許出願第６１／２４８，６９１号の利益を主張するものであり、その仮特許出願の開示全体を参照により本明細書に援用する。
【０００２】
本開示は、熱電モジュールに関し、より詳細には薄膜熱電モジュールの製造に関する。
【背景技術】
【０００３】
半導体材料および素子に基づく技術は、商業的実用に顕著な実績がある。シリコンベースのソリッドステート電子回路により、計算技術において、４０年以上にわたって２年毎に倍増するペースで性能改良が続いている（ムーアの法則）。さらに、化合物半導体の光電子工学、多くはガリウムヒ素（ＧａＡｓ）およびインジウムリン（ＩｎＰ）ベースのＩＩＩ−Ｖ族半導体レーザダイオードにより、通信技術において、光ファイバを介するデータ量は９ヶ月毎に倍増している（フォトニクスのバター（Ｂｕｔｔｅｒ）の法則）。今日、半導体技術は、エネルギーおよびエネルギー効率の面で適用されている。近年、シリコンおよび他の半導体材料をベースとする太陽電池素子は、大きな商業的成功を収めている。しかし、太陽電池の電力発生効率の大幅な改良の余地はほとんど残っていないことが広く認識されている。すなわち、太陽電池に関して、ムーアの法則に従うペースでの改良の見込みはないものと思われる。対照的に、クリーン技術の分野において、熱源から電力を発生させるための熱電材が、ムーアの法則に従う性能改良ペースを維持する見込みがあるものとしてますます認識されている。
【０００４】
一般に、熱電材を使用して熱電発電機および熱電冷却器を形成することができる。より具体的には、図１Ａに、従来の２レッグ熱電発電機（ＴＥＧ）１０を示す。図示するように、ＴＥＧ１０は、バルク形状のＮ型熱電材１２と、バルク形状のＰ型熱電材１４と、上部導電性金属層１６と、底部導電性金属層１８とを含む。電力を発生させるために、上部導電性金属層１６に熱を印加し、それにより上部導電性金属層１６と底部導電性金属層１８の間に熱的な差を生じさせる。図示するように、この熱的な差が、ＴＥＧ１０内での電流を誘発する。Ｎ型熱電材１２およびＰ型熱電材１４を通る電流は、ＴＥＧ１０内での熱伝達の方向に平行である。誘発された電流が抵抗負荷２０に電力を供給する。
【０００５】
図１Ｂは、従来の２レッグ熱電冷却器（ＴＥＣ）２２を示す。ＴＥＧ１０と同様に、ＴＥＣ２２は、バルク形状のＮ型熱電材２４と、バルク形状のＰ型熱電材２６と、上部導電性金属層２８と、底部導電性金属層３０とを含む。熱電冷却を行うために、図示するようにＴＥＣ２２に電流を印加する。Ｎ型熱電材２４およびＰ型熱電材２６での電流伝達の方向は、ＴＥＣ２２での熱伝達の方向に平行である。その結果、ＴＥＣ２２の上面で熱を吸収し、ＴＥＣ２２の底面で熱を解放することによって、上部導電性金属層２８で冷却が行われる。
【０００６】
熱電材に関する主要な性能指数はＺＴであり、ＺＴは以下のように定義される。
【数１】
2013507002.tif 000003
ここで、Ｓは熱電材のゼーベック係数であり、σは熱電材の導電率であり、ｋは熱電材の熱伝導率であり、Ｔは温度（単位はケルビン）である。したがって、良好な熱電材は、低い熱伝導率、高い導電率、および高いゼーベック係数を有する。現在、市販の熱電材はＺＴ値が約１．０である。しかし、３．０以上のＺＴ値が望まれている。したがって、高いＺＴ値を有する熱電材が必要とされている。
【０００７】
本明細書では、高いＺＴ値を有する薄膜熱電材の実施形態を開示する。開示する熱電材は薄膜材料であるので、熱電モジュールを製造するために使用される従来のピックアンドプレース技法を使用することはできない。より具体的には、従来の熱電モジュールは、図１Ａおよび図１Ｂのものなど従来の熱電素子から形成される。これらの従来の熱電素子は、寸法が数ミリメートルのオーダーのバルク形状の熱電材レッグを有する。対照的に、本明細書で開示する薄膜熱電材からは、寸法が数ミクロン〜数十ミクロンのオーダーの熱電材レッグを有する熱電素子が得られる。したがって、ミリメートルスケールでの熱電材レッグを有する従来の熱電素子を製造するために使用される従来のピックアンドプレース技法は、マイクロメートルスケールでの熱電材レッグを有する熱電素子の製造に使用するのには適していない。したがって、薄膜熱電モジュールを製造する方法も必要とされている。
【発明の概要】
【０００８】
薄膜熱電材から熱電モジュールを製造する方法を開示する。一般に、薄膜熱電モジュールは、まず基板の上にＮ型薄膜熱電材層を形成することから製造を始める。次いで、Ｎ型薄膜熱電材層の上に１つまたは複数のメタライズ層を形成する。次いで、１つまたは複数のメタライズ層およびＮ型薄膜熱電材層をエッチングして、複数のＮ型熱電材レッグを形成する。次いで、Ｎ型熱電材レッグの第１の部分に第１の電極集合体を接合させ、Ｎ型熱電材レッグの第１の部分を含む第１の電極集合体を基板から除去する。同様に、基板の上にＰ型薄膜熱電材層を形成する。Ｐ型薄膜熱電材層の上に１つまたは複数のメタライズ層を形成する。
次いで、１つまたは複数のメタライズ層およびＰ型薄膜熱電材層をエッチングして、複数のＰ型熱電材レッグを形成する。次いで、Ｐ型熱電材レッグの第１の部分に第２の電極集合体を接合させ、Ｐ型熱電材レッグの第１の部分を含む第２の電極集合体を基板から除去する。次いで、接合されたＮ型熱電材レッグを含む第１の電極集合体と、接合されたＰ型熱電材レッグを含む第２の電極集合体を、フリップチップ接合プロセスを使用して接合させて、熱電モジュールの製造を完了する。
【０００９】
一実施形態では、Ｎ型熱電材レッグの残りの部分に第３の電極集合体を接合させ、Ｎ型熱電材レッグの残りの部分を含む第３の電極集合体を基板から除去する。次いで、Ｐ型熱電材レッグの残りの部分に第４の電極集合体を接合させ、Ｐ型熱電材レッグの残りの部分を含む第４の電極集合体を基板から除去する。次いで、接合されたＮ型熱電材レッグを含む第３の電極集合体と、接合されたＰ型熱電材レッグを含む第４の電極集合体を、フリップチップ接合プロセスを使用して接合させて、第２の熱電モジュールの製造を完了する。
【００１０】
当業者は、以下の好ましい実施形態の詳細な説明を添付図面に関連付けて読めば、本発明の範囲を理解し、本発明のさらなる態様を実現されよう。
【００１１】
本明細書に組み込まれ、本明細書の一部を成す添付図面は、本発明のいくつかの態様を例示し、本説明と共に本発明の原理を説明するものである。
【図面の簡単な説明】
【００１２】
【図１Ａ】従来技術による例示的な熱電素子を示す図である。
【図１Ｂ】従来技術による例示的な熱電素子を示す図である。
【図２】ＩＶ−ＶＩ族半導体材料から形成されたヘテロ構造を含む薄膜熱電材を示す図である。ここでは、本開示の一実施形態に従って、ヘテロ構造がポテンシャルバリア材層を含み、ポテンシャルバリア材層の厚さは、所望の温度での電荷キャリアの平均自由行程とほぼ等しい。
【図３】図２の薄膜熱電材のヘテロ構造に関するエネルギーバンド図である。ここでは、本開示の一実施形態に従って、ヘテロ構造のフェルミエネルギーが、ポテンシャルバリア材層のバリア高さまたはその付近にある。
【図４】ＩＶ−ＶＩ族半導体材料から形成されたヘテロ構造を含む薄膜熱電材を示す図である。ここでは、本開示の一実施形態に従って、ヘテロ構造が複数のポテンシャルバリア材層を含み、ポテンシャルバリア材層の厚さは、熱電冷却器（ＴＥＣ）に組み込まれるとき、薄膜熱電材にわたる予想される温度勾配における対応する温度での電荷キャリアの平均自由行程とほぼ等しい。
【図５】図４の薄膜熱電材のヘテロ構造に関するエネルギーバンド図である。ここでは、本開示の一実施形態に従って、ヘテロ構造のフェルミエネルギーが、ポテンシャルバリア材層のバリア高さまたはその付近にある。
【図６】ＩＶ−ＶＩ族半導体材料から形成されたヘテロ構造を含む薄膜熱電材を示す図である。ここでは、本開示の一実施形態に従って、ヘテロ構造が複数のポテンシャルバリア材層を含み、ポテンシャルバリア材層の厚さは、熱電発電機（ＴＥＧ）に組み込まれるとき、薄膜熱電材にわたる予想される温度勾配における対応する温度での電荷キャリアの平均自由行程とほぼ等しい。
【図７】図６の薄膜熱電材のヘテロ構造に関するエネルギーバンド図である。ここでは、本開示の一実施形態に従って、ヘテロ構造のフェルミエネルギーが、ポテンシャルバリア材層のバリア高さまたはその付近にある。
【図８】本開示の一実施形態に従って直列接続された複数の熱電素子の対を含むように製造された熱電モジュールを示す図である。
【図９Ａ】本開示の一実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図９Ｂ】本開示の一実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図９Ｃ】本開示の一実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図９Ｄ】本開示の一実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図９Ｅ】本開示の一実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図９Ｆ】本開示の一実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図９Ｇ】本開示の一実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図９Ｈ】本開示の一実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図９Ｉ】本開示の一実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図９Ｊ】本開示の一実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図９Ｋ】本開示の一実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１０Ａ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１０Ｂ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１０Ｃ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１０Ｄ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１０Ｅ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１０Ｆ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１０Ｇ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１０Ｈ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１０Ｉ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１０Ｊ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１０Ｋ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１０Ｌ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１０Ｍ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１０Ｎ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１０Ｏ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１０Ｐ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１１Ａ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１１Ｂ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１１Ｃ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１１Ｄ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１１Ｅ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１１Ｆ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１１Ｇ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１１Ｈ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１１Ｉ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１１Ｊ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１１Ｋ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１１Ｌ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１１Ｍ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１１Ｎ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【図１１Ｏ】本開示の別の実施形態による図８の熱電モジュールを製造するためのプロセスを示す模式図である。
【発明を実施するための形態】
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
以下に述べる実施形態は、当業者が本発明を実施できるようにするのに必要な情報を提供し、また本発明を実施する最良の形態を例示する。当業者は、添付図面の各図に照らし合わせて以下の説明を読めば、本発明の概念を理解し、また本明細書では特に取り扱っていないこれらの概念の用途を理解されよう。これらの概念および用途が本開示および添付の特許請求の範囲の範囲内にあることを理解すべきである。
【００２４】
図２に、本開示の一実施形態による高いＺＴ値を有する薄膜熱電材３２（本明細書では以後「熱電材３２」と呼ぶ）を示す。熱電材３２は、ＩＶ−ＶＩ族半導体材料から形成されたヘテロ構造３４を含む。より具体的には、この実施形態では、ヘテロ構造３４は、第１のマトリクス材層３６と、第１のマトリクス材層３６に隣接するポテンシャルバリア材層３８（本明細書では以後「バリア材層３８」と呼ぶ）と、第１のマトリクス材層３６とは反対側でバリア材層３８に隣接する第２のマトリクス材層４０とを含む。ポテンシャルバリアとして働くように、バリア材層３８は、第１のマトリクス材層３６および第２のマトリクス材層４０のバンドギャップよりも大きいバンドギャップを有し、したがって、本明細書では「広いバンドギャップの材料から形成される」と言い表す。得られるバリア材層３８のバリア高さは、好ましくは２５ｍｅＶ（ミリエレクトロンボルト）〜１００ｍｅＶの範囲内（両端を含む）であるが、それに限定されない。好ましい実施形態では、第１のマトリクス材層３６および第２のマトリクス材層４０はＰｂＳｎＳｅであり、バリア材層３８はＰｂＳｅである。しかし、他のＩＶ−ＶＩ族半導体材料、例えば限定はしないがＰｂＴｅ、ＰｂＳｎＴｅ、ＰｂＳｒＳｅ、ＰｂＳｒＴｅ、および関連の合金を使用することもできる。例えば、１つの代替実施形態では、第１のマトリクス材層３６および第２のマトリクス材層４０はＰｂＳｎＴｅであり、バリア材層３８はＰｂＴｅである。別の代替実施形態では、第１のマトリクス材層３６および第２のマトリクス材層４０はＰｂＳｎＳｅＴｅであり、バリア材層３８はＰｂＳｅである。さらに、ＰｂＳｎＳｅＴｅ／ＰｂＳｅの組合せを、格子整合と規定することができ、これは、交差面電荷キャリア伝導を改良する一助となる特徴である。動作時、エネルギー的に熱励起された電子または正孔（熱電材３２の導電型に応じて決まる）が、選択的に「選り抜かれ（ｓｋｉｍｍｅｄ  ｏｆｆ）」、第１のマトリクス材層３６からバリア材層３８を横切って第２のマトリクス材層４０に輸送される。第１のマトリクス材層３６は、電荷キャリアのエミッタとして働き、第２のマトリクス材層４０は、電荷キャリアのコレクタとして働く。
【００２５】
この実施形態では、バリア材層３８の厚さ（ｔBL）は、所望の温度での散乱事象間のバリア材層３８内での電荷キャリア（すなわち電子または正孔）の平均自由行程とほぼ等しいか、またはそれと同程度である。一実施形態では、所望の温度は室温（すなわち３００ケルビン）である。しかし、所望の温度は、熱電材３２から形成された熱電素子を動作させることができる任意の所望の温度でよい。バリア材層３８の厚さ（ｔBL）を、所望の温度での散乱事象間の電荷キャリアの平均自由行程とほぼ等しくすることによって、第１のマトリクス材層３６からバリア材層３８を通って第２のマトリクス材層４０への電荷キャリアの弾道輸送が可能になり、それにより熱電材３２のゼーベック係数、すなわち熱電材３２のＺＴ値が増加する。
【００２６】
熱電材３２がＮ型の場合、電子の平均自由行程は以下のように定義される。
【数２】
2013507002.tif 000004
ここで、ｌemfpは、バリア材層３８内の電子の平均自由行程であり、μnはバリア材層３８の電子移動度であり、ｑは電子の電荷であり、ｋはボルツマン定数であり、Ｔは温度（単位はケルビン）であり、ｍe*は電子質量である。したがって、熱電材３２がＮ型の場合、バリア材層３８の厚さ（ｔBL）は、好ましくは以下のように定義される。
【数３】
2013507002.tif 000005
同様に、熱電材３２がＰ型の場合、正孔の平均自由行程が以下のように定義される。
【数４】
2013507002.tif 000006
ここで、ｌhmfpは、バリア材層３８内の正孔の平均自由行程であり、μpはバリア材層３８の電子移動度であり、ｑは電子の電荷であり、ｋはボルツマン定数であり、Ｔは温度（単位はケルビン）であり、ｍh*は正孔質量である。したがって、熱電材３２がＰ型の場合、バリア材層３８の厚さ（ｔBL）は、好ましくは以下のように定義される。
【数５】
2013507002.tif 000007
【００２７】
一例として、好ましい実施形態では、バリア材層３８はＰｂＳｅである。この例に関して、所望の温度は室温（すなわち３００ケルビン）であると仮定する。したがって、数３を使用すると、以下の表に示すように、室温での軽くドープしたＰｂＳｅ内の電子の平均自由行程は１６．９ｎｍ（ナノメートル）である。
【表１】
2013507002.tif 000008
同様に、数５を使用すると、以下の表に示すように、室温での軽くドープしたＰｂＳｅ内の正孔の平均自由行程は１０５ｎｍである。
【表２】
2013507002.tif 000009
したがって、この例では、バリア材層３８の厚さは、熱電材３２がＮ型の場合には約１６．９ｎｍであり、熱電材３２がＰ型の場合には約１０．１ｎｍである。しかし、ＰｂＳｅ内での電荷キャリアの平均自由行程は、高温での数十ナノメートルから低温での数百ナノメートルの範囲を取ることができることに留意されたい。
【００２８】
さらに、この実施形態では、第２のマトリクス材層４０厚さ（ｔML）は、バリア材層３８の厚さの３倍以上である。第２のマトリクス材層４０の厚さ（ｔML）をバリア材層３８の厚さ（ｔBL）の３倍以上にすることによって、第１のマトリクス材層３６からバリア材層３８を通って第２のマトリクス材層４０内に進む電荷キャリアが、少なくとも３倍散乱可能となることによって熱的に緩和される。すなわち、電荷キャリアは、熱平衡レベルに達することが可能である。電荷キャリアを熱的に緩和させることに関して、第１のマトリクス材層３６の厚さは重要ではないことに留意されたい。したがって、第１のマトリクス材層３６の厚さは任意の所望の厚さにすることができる。
【００２９】
図３は、本開示の一実施形態による図２の熱電材３２に関する例示的なエネルギーバンド図である。この例では、熱電材３２はＮ型である。しかし、この論述は、熱電材３２がＰ型の場合にも当てはまる。この実施形態では、バリア材層３８の合金化、第１のマトリクス材層３６および第２のマトリクス材層４０のドープ、またはそれら両方が、熱電材３２のフェルミエネルギー（Ｅf）がバリア材層３８のバリア高さ（Δ）またはその付近になるように選択または制御される。フェルミエネルギー（Ｅf）は、フェルミ−ディラック確率分布関数が０．５であるエネルギーレベル（すなわち、そのレベルよりも上に電荷キャリアの半分があると予想されるエネルギーレベル）を定義するので、フェルミエネルギー（Ｅf）をバリア高さ（Δ）またはその付近になるように増加させることによって、より多くの電子がバリア高さ（Δ）またはそれより上に存在する。その結果、交差面実効キャリア密度が増加され、これがさらに、熱電材３２に関するＺＴ値を増加させる。フェルミエネルギー（Ｅf）は、バリア高さ（Δ）とほぼ等しくてよく、またはバリア高さ（Δ）付近の値範囲内でもよい。
【００３０】
例えば、好ましい実施形態では、第１のマトリクス材層３６および第２のマトリクス材層４０はＰｂＳｅであり、バリア材層３８はＰｂＳｎＳｅである。バリア高さ（Δ）は、Ｓｎ含有量によって制御することができる。より具体的には、Ｓｎ含有量を増加させると、バリア高さ（Δ）が増加する。追加として、または代替として、例えばビスマス（Ｂｉ）などの不純物を添加することによって、ＩＶ−ＶＩ族半導体材料のドープによってフェルミエネルギー（Ｅf）を制御することができる。ドーピングレベルを増加させるにつれて、フェルミエネルギー（Ｅf）が伝導帯（Ｎ型）または価電子帯（Ｐ型）の中へさらに移動していく。Ｓｎ含有量および／またはドープを制御して、フェルミエネルギー（Ｅf）をバリア高さ（Δ）またはその付近に設定することができる。この例では、フェルミエネルギー（Ｅf）は、例えば、バリア高さ（Δ）とほぼ等しくなるように設定することができ、またはバリア高さ（Δ）±約０．１*ｋＴ（ここでｋはボルツマン定数であり、Ｔは温度（単位はケルビン）である）の範囲内にすることができ、またはバリア高さ（Δ）−約０．１*ｋＴの範囲内にすることができる。例えば、室温で、２６ｍｅＶの熱エネルギー（ｋＴ）で、フェルミエネルギー（Ｅf）をバリア高さ（Δ）±３ｍｅＶに制御することができる。
【００３１】
図４に、本開示の別の実施形態による高いＺＴ値を有する薄膜熱電材４２（本明細書では以後「熱電材４２」と呼ぶ）を示す。熱電材４２は、ＩＶ−ＶＩ族半導体材料から形成されたヘテロ構造４４を含む。ヘテロ構造４４は、交互の一連のマトリクス材層４６とポテンシャルバリア材層４８（本明細書では以後「バリア材層４８」と呼ぶ）を含む。ポテンシャルバリアとして働くように、バリア材層４８は、マトリクス材層４６のバンドギャップよりも大きいバンドギャップを有し、したがって、本明細書では「広いバンドギャップ材料から形成される」と言い表す。得られるバリア材層４８のバリア高さは、好ましくは２５ｍｅＶ〜１００ｍｅＶの範囲内（両端を含む）であるが、それに限定されない。好ましい実施形態では、マトリクス材層４６はＰｂＳｎＳｅであり、バリア材層４８はＰｂＳｅである。しかし、他のＩＶ−ＶＩ族半導体材料を使用することもできる。この例示的実施形態では、ヘテロ構造４４は、最初のマトリクス材層４６−０、および交互の一連のバリア材層４８−１〜４８−４とマトリクス材層４６−１〜４６−４を含む。この例示的実施形態では、５つのマトリクス材層４６−０〜４６−４（本明細書ではまとめてマトリクス材層４６と呼ぶ）と、４つのバリア材層４８−１〜４８−４（本明細書ではまとめてバリア材層４８と呼ぶ）が存在することに留意されたい。しかし、ヘテロ構造４４はそれに限定されない。ヘテロ構造４４は、少なくとも２つのバリア材層４８を含む限り、任意の数の交互のマトリクス材層４６とバリア材層４８を含むことができる。
【００３２】
この実施形態では、熱電材４２は、熱電冷却器（ＴＥＣ）で動作するように設計され、したがって動作中、熱電材４２の上面５０が低温になり、熱電材４２の底面５２が高温になる。その結果、熱電材４２は、対応する温度勾配５４を有する、または温度勾配５４を受ける。バリア材層４８の厚さは、熱電材４２に関する温度勾配５４における対応する温度での散乱事象間の電荷キャリアの平均自由行程とほぼ等しいか、またはそれと同程度である。バリア材層４８の厚さを、熱電材４２の温度勾配５４における対応する温度での散乱事象間の電荷キャリアの平均自由行程とほぼ等しくすることによって、バリア材層４８にわたる電荷キャリアの弾道輸送が可能になり、それにより熱電材４２のゼーベック係数が増加する。
【００３３】
熱電材４２がＮ型の場合、熱電材４２内での第ｉのバリア材層４８の厚さ（ｔBLi）は、好ましくは以下のように定義される。
【数６】
2013507002.tif 000010
ここで、Ｔiは、熱電材４２内の第ｉのバリア材層４８の位置での温度勾配５４における温度（単位はケルビン）であり、μnは、温度Ｔiでのバリア材層４８の電子移動度であり、ｑは電子の電荷であり、ｋはボルツマン定数であり、ｍe*は電子質量である。同様に、熱電材４２がＰ型の場合、熱電材４２内の第ｉのバリア材層４８の厚さ（ｔBLi）は、好ましくは以下のように定義される。
【数７】
2013507002.tif 000011
ここで、Ｔiは、熱電材４２内の第ｉのバリア材層４８の位置での温度勾配５４における温度（単位はケルビン）であり、μpは、温度Ｔiでのバリア材層４８の電子移動度であり、ｑは電子の電荷であり、ｋはボルツマン定数であり、ｍh*は正孔質量である。得ることができる材料品質、および熱電材４２の絶対温度に応じて、高温用に設計されるバリア材層４８の厚さは数ナノメートル程に薄くすることができ、一方、低温用に設計されるバリア材層４８は１００ナノメートル以上に厚くすることができる。
【００３４】
さらに、この実施形態では、電荷キャリアの流れの方向で、隣接するバリア材層４８の下流にある各マトリクス材層４６の厚さは、すぐ前のバリア材層４８の厚さの３倍以上である。より具体的には、この実施形態では、マトリクス材層４６−１の厚さ（ｔML1）がバリア材層４８−１の厚さ（ｔBL1）の３倍以上であり、マトリクス材層４６−２の厚さ（ｔML2）がバリア材層４８−２の厚さ（ｔBL2）の３倍以上であり、マトリクス材層４６−３の厚さ（ｔML3）がバリア材層４８−３の厚さ（ｔBL3）の３倍以上であり、マトリクス材層４６ー４の厚さ（ｔML4）がバリア材層４８−４の厚さ（ｔBL4）の３倍以上である。マトリクス材層４６−１〜４６−４の厚さ（ｔML1〜ｔML4）を、対応するバリア材層４８−１〜４８−４の厚さ（ｔBL1〜ｔBL4）の３倍以上にすることにより、電荷キャリアは、バリア材層４８−１〜４８−４を通過した後に少なくとも３倍散乱可能となることによって熱的に緩和される。すなわち、電荷キャリアは、熱平衡レベルに達することが可能である。電荷キャリアを熱的に緩和させることに関して、マトリクス材層４６−０の厚さは重要でないことに留意されたい。したがって、マトリクス材層４６−０の厚さは任意の所望の厚さにすることができる。
【００３５】
一実施形態では、コレクタ層（例えばマトリクス材層４６−１〜４６−４）内への量子井戸の組込みが、サブバンド縮退分裂効果と関連付けられた電子フォノン共鳴により、電子の捕獲および熱励起を促進することができることに留意すべきである。量子井戸の組込みは、コレクタ層をより薄くできるようにし、したがって所与の素子構造厚さでより多数のバリア材層４８を提供できるので、有用となることがある。さらなる利益は、周期的な量子井戸層の組込みが、ウムクラップ（Ｕｍｋｌａｐｐ）プロセスと関連付けられたフォノン散乱の増加により格子熱伝導率を減少させることである。同様の材料設計コンセプトのこれらおよび他の変形および組合せは、本開示の範囲内にあるとみなされる。
【００３６】
図５は、本開示の一実施形態による図４の熱電材４２に関する例示的なエネルギーバンド図である。この例では、熱電材４２はＮ型である。しかし、この論述は、熱電材４２がＰ型の場合にも当てはまる。この実施形態では、バリア材層４８の合金化、マトリクス材層４６のドープ、またはそれら両方が、熱電材４２のフェルミエネルギー（Ｅf）がバリア材層４８のバリア高さ（Δ）またはそれより上になるように選択または制御される。フェルミエネルギー（Ｅf）は、フェルミ−ディラック確率分布関数が０．５であるエネルギーレベル（すなわち、そのレベルよりも上に電荷キャリアの半分があると予想されるエネルギーレベル）を定義するので、フェルミエネルギー（Ｅf）をバリア高さ（Δ）またはその付近になるように増加させることによって、より多くの電子がバリア高さ（Δ）またはその付近に存在する。その結果、交差面実効キャリア密度が増加され、これがさらに、熱電材４２に関するＺＴ値を増加させる。フェルミエネルギー（Ｅf）は、バリア高さ（Δ）とほぼ等しくてよく、またはバリア高さ（Δ）付近の値範囲内でもよい。例えば、フェルミエネルギー（Ｅf）は、例えば、バリア高さ（Δ）とほぼ等しくなるように設定することができ、またはバリア高さ（Δ）±約０．１*ｋＴ（ここでｋはボルツマン定数であり、Ｔは温度（単位はケルビン）である）の範囲内にすることができ、またはバリア高さ（Δ）−約０．１*ｋＴの範囲内にすることができる。
【００３７】
図６に、本開示の別の実施形態による高いＺＴ値を有する薄膜熱電材５６（本明細書では以後「熱電材５６」と呼ぶ）を示す。この実施形態は、図４の実施形態とほぼ同じである。しかし、熱電材５６は、ＴＥＣではなく熱電発電機（ＴＥＧ）で使用するために設計される。熱電材５６は、ＩＶ−ＶＩ族半導体材料から形成されたヘテロ構造５８を含む。ヘテロ構造５８は、交互の一連のマトリクス材層６０とポテンシャルバリア材層６２（本明細書では以後「バリア材層６２」と呼ぶ）を含む。ポテンシャルバリアとして働くように、バリア材層６２は、マトリクス材層６０のバンドギャップよりも大きいバンドギャップを有し、したがって、本明細書では「広いバンドギャップの材料から形成される」と言い表す。得られるバリア材層６２のバリア高さは、好ましくは２５ｍｅＶ〜１００ｍｅＶの範囲内（両端を含む）であるが、それに限定されない。好ましい実施形態では、マトリクス材層６０はＰｂＳｎＳｅであり、バリア材層６２はＰｂＳｅである。しかし、他のＩＶ−ＶＩ族半導体材料を使用することもできる。この例示的実施形態では、ヘテロ構造５８は、最初のマトリクス材層６０−０、および交互の一連のバリア材層６２−１〜６２−４とマトリクス材層６０−１〜６０−４を含む。この例示的実施形態では、５つのマトリクス材層６０−０〜６０−４（本明細書ではまとめてマトリクス材層６０と呼ぶ）と、４つのバリア材層６２−１〜６２−４（本明細書ではまとめてバリア材層６２と呼ぶ）が存在することに留意されたい。しかし、ヘテロ構造５８はそれに限定されない。ヘテロ構造５８は、少なくとも２つのバリア材層６２を含む限り、任意の数の交互のマトリクス材層６０とバリア材層６２を含むことができる。
【００３８】
この実施形態では、熱電材５６は、ＴＥＧで動作するように設計されており、したがって動作中、熱電材５６の上面６４が高温になり、熱電材５６の底面６６が低温になる。その結果、熱電材５６は、対応する温度勾配６８を有する、または温度勾配６８を受ける。バリア材層６２の厚さは、熱電材５６に関する温度勾配６８における対応する温度での散乱事象間の電荷キャリアの平均自由行程とほぼ等しいか、またはそれと同程度である。バリア材層６２の厚さを、熱電材５６の温度勾配６８における対応する温度での散乱事象間の電荷キャリアの平均自由行程とほぼ等しくすることによって、バリア材層６２にわたる電荷キャリアの弾道輸送が可能になり、それにより、熱電材５６のゼーベック係数が増加する。
【００３９】
熱電材５６がＮ型の場合、熱電材５６内での第ｉのバリア材層６２の厚さ（ｔBLi）は、好ましくは以下のように定義される。
【数８】
2013507002.tif 000012
ここで、Ｔiは、熱電材５６内の第ｉのバリア材層６２の位置での温度勾配６８における温度（単位はケルビン）であり、μnは、温度Ｔiでのバリア材層６２の電子移動度であり、ｑは電子の電荷であり、ｋはボルツマン定数であり、ｍe*は電子質量である。同様に、熱電材５６がＰ型の場合、熱電材５６内の第ｉのバリア材層６２の厚さ（ｔBLi）は、好ましくは以下のように定義される。
【数９】
2013507002.tif 000013
ここで、Ｔiは、熱電材５６内の第ｉのバリア材層６２の位置での温度勾配６８における温度（単位はケルビン）であり、μpは、温度Ｔiでのバリア材層６２の電子移動度であり、ｑは電子の電荷であり、ｋはボルツマン定数であり、ｍh*は正孔質量である。得ることができる材料品質、および熱電材５６の絶対温度に応じて、高温用に設計されるバリア材層６２の厚さは数ナノメートル程に薄くすることができ、一方、低温用に設計されたバリア材層６２は１００ナノメートル以上に厚くすることができる。
【００４０】
さらに、この実施形態では、電荷キャリアの流れの方向で、隣接するバリア材層６２の下流にある各マトリクス材層６０の厚さは、すぐ前のバリア材層６２の厚さの３倍以上である。より具体的には、この実施形態では、マトリクス材層６０−１の厚さ（ｔML1）がバリア材層６２−１の厚さ（ｔBL1）の３倍以上であり、マトリクス材層６０−２の厚さ（ｔML2）がバリア材層６２−２の厚さ（ｔBL2）の３倍以上であり、マトリクス材層６０−３の厚さ（ｔML3）がバリア材層６２−３の厚さ（ｔBL3）の３倍以上であり、マトリクス材層６０−４の厚さ（ｔML4）がバリア材層６２−４の厚さ（ｔBL4）の３倍以上である。マトリクス材層６０−１〜６０−４の厚さ（ｔML1〜ｔML4）を、対応するバリア材層６２−１〜６２−４の厚さ（ｔBL1〜ｔBL4）の３倍以上にすることにより、電荷キャリアは、バリア材層６２−１〜６２−４を通過した後に少なくとも３倍散乱可能となることによって熱的に緩和される。すなわち、電荷キャリアは、熱平衡レベルに達することが可能である。電荷キャリアを熱的に緩和させることに関して、マトリクス材層６０−０の厚さは重要でないことに留意されたい。したがって、マトリクス材層６０−０の厚さは任意の所望の厚さにすることができる。
【００４１】
一実施形態では、コレクタ層（例えばマトリクス材層６０−１〜６０−４）内への量子井戸の組込みが、サブバンド縮退分裂効果と関連付けられた電子フォノン共鳴により、電子の捕獲および熱励起を促進することができることに留意すべきである。量子井戸の組込みは、コレクタ層をより薄くできるようにし、したがって所与の素子構造厚さでより多数のバリア材層６２を提供できるので、有用となることがある。さらなる利益は、周期的な量子井戸層の組込みが、ウムクラッププロセスと関連付けられたフォノン散乱の増加により格子熱伝導率を減少させることである。同様の材料設計コンセプトのこれらおよび他の変形および組合せは、本開示の範囲内にあるものとみなされる。
【００４２】
図７は、本開示の一実施形態による図６の熱電材５６の例示的なエネルギーバンド図である。この例では、熱電材５６はＮ型である。しかし、この論述は、熱電材５６がＰ型の場合にも当てはまる。この実施形態では、バリア材層６２の合金化、マトリクス材層６０のドープ、またはそれら両方が、熱電材５６のフェルミエネルギー（Ｅf）がバリア材層６２のバリア高さ（Δ）またはその付近になるように選択または制御される。フェルミエネルギー（Ｅf）は、フェルミ−ディラック確率分布関数が０．５であるエネルギーレベル（すなわち、そのレベルよりも上に電荷キャリアの半分があると予想されるエネルギーレベル）を定義するので、フェルミエネルギー（Ｅf）をバリア高さ（Δ）またはその付近になるように増加させることによって、より多くの電子がバリア高さ（Δ）またはそれより上に存在する。その結果、交差面実効キャリア密度が増加され、これがさらに、熱電材５６に関するＺＴ値を増加させる。フェルミエネルギー（Ｅf）は、バリア高さ（Δ）とほぼ等しくてよく、またはバリア高さ（Δ）付近の値範囲内でもよい。例えば、フェルミエネルギー（Ｅf）は、例えば、バリア高さ（Δ）とほぼ等しくなるように設定することができ、またはバリア高さ（Δ）±約０．１＊ｋＴ（ここでｋはボルツマン定数であり、Ｔは温度（単位はケルビン）である）の範囲内にすることができ、またはバリア高さ（Δ）−約０．１*ｋＴの範囲内にすることができる。
【００４３】
図８は、本開示の一実施形態による蛇行構成において直列接続された複数の薄膜熱電素子７２−１〜７２−１０（まとめて熱電素子７２と呼ぶ）を含む熱電モジュール７０を示す。好ましくは、熱電素子７２は、上述した熱電材３２、４２、または５６から形成される。図示するように、ＴＥＧとして構成するとき、熱電モジュール７０の上面（熱電素子７２の蛇行構成が見えるように、図示せず）に熱を加え、それにより、熱電モジュール７０の上面と熱電モジュール７０の底面７４の間に熱的な差が生成される。その結果、熱電モジュール７０内で電流が生成され、この電流は、図示するように、蛇行経路内を熱電素子７２を通って（すなわち熱電素子７２−１を通って熱電素子７２−２に、さらに熱電素子７２−３に、さらに熱電素子７２−４に、さらに以下同様に）流れる。それとは対照的に、ＴＥＣとして構成するときには、熱電モジュール７０に電流を加え、図示される蛇行経路内で熱電素子７２を通って電流が流れるようにする。その結果、熱電モジュール７０の上面が冷却される。
【００４４】
図９Ａ〜図９Ｊは、本開示の一実施形態による図８の熱電モジュール７０を製造するためのプロセスを模式図で示す。図９Ａに示すように、プロセスは基板７６から始まる。一実施形態では、基板７６はシリコン（Ｓｉ）基板である。しかし、本開示はそれに限定されない。例えばサファイア基板など他のタイプの基板を使用することもできる。次に、図９Ｂに示すように、基板７６の上に解放層７８を形成する。一実施形態では、解放層７８はフッ化バリウム（ＢａＦ2）であり、これは容易に水に可溶である。しかし、基板７６上に形成された構造を基板７６から分離させることができるように、他のタイプの解放層を使用することもできることに留意されたい。
【００４５】
次に、図９Ｃに示すように、解放層７８の上にＮ型熱電材層８０を形成する。好ましくは、Ｎ型熱電材層８０は、上述した熱電材３２、４２、または５６から形成される。しかし、本開示はそれに限定されない。他のタイプの薄膜熱電材を使用することもできる。Ｎ型熱電材層８０は、分子ビームエピタキシ（ＭＢＥ）、液相エピタキシ（ＬＰＥ）、または金属有機化学蒸着（ＭＯＣＶＤ）など既知の薄膜製造技法を使用して形成する。一実施形態では、Ｎ型熱電材層８０は、５μｍ（マイクロメートル）〜２５μｍの範囲内（両端を含む）の厚さを有する。次いで、図９Ｄに示すように、Ｎ型熱電材層８０の上にメタライズ層（ＭＬ）を形成する。メタライズ層８２は複数の機能を果たし、したがって１つまたは複数の異なる材料またはサブ層から構成することができる。好ましくは、メタライズ層８２は、低い固有接触抵抗を実現するためのＮ型熱電材層８０に隣接するオーム接触サブ層と、Ｎ型熱電材層８０内への原子種の移動を防止するための拡散バリアサブ層と、別の金属への低温での取付けのための共晶接合金属と、金などの酸化バリアサブ層とを含む。メタライズ層８２の厚さは、好ましくは１．０〜５．０ミクロンの範囲内（両端を含む）である。メタライズ層８２は、例えば電子ビーム堆積または電気めっきなどブランケットメタライゼーションプロセスによって形成する。好ましくは、メタライズ層８２は、高い導電率および熱伝導率を有する材料を含む。例えば、銅および銀を使用することができる。
【００４６】
次に、図９Ｅに示すように、フォトレジスト層８４を堆積してパターン化する。次いで、図９Ｆに示すように、フォトレジスト層８４が除去された領域内で、メタライズ層８２およびＮ型熱電材層８０を、Ｎ型熱電材層８０を貫通して解放層７８まで下へエッチングして、複数のＮ型熱電材レッグ８６−１〜８６−２０を形成する（本明細書ではまとめてＮ型熱電材レッグ８６と呼ぶ）。湿式化学エッチングと乾式プラズマエッチングの組合せ、または単独での乾式プラズマエッチングを使用することができる。２０個のＮ型熱電材レッグ８６を図示したが、任意の所望の数の１つまたは複数のＮ型熱電材レッグ８６にすることができることに留意されたい。各Ｎ型熱電材レッグ８６は、Ｎ型熱電材層８０とメタライズ層８２の対応する部分を含む。
【００４７】
次に、図９Ｇに示すように、Ｎ型熱電材レッグ８６の第１の部分に第１の電極集合体８８を接合させる。第１の電極集合体８８は、窒化アルミニウム（ＡｌＮ）セラミック９０と、複数の銅トレース９２−１〜９２−１０（図９Ｇでは９２−１〜９２−３のみが見える）を含む。ここでも、銅は一例である。高い導電率および熱伝導率を有する他の材料を使用することもできる。例えば、代わりに銀を使用することができる。この実施形態では、銅トレース９２−１〜９２−１０（本明細書ではまとめて銅トレース９２と呼ぶ）を、例えば金−スズ、鉛−スズ、金−インジウム、インジウムなどの共晶接合材（ＥＢＭ）で金属化する。好ましくは、共晶接合材は、０．５〜５．０ミクロンの範囲内（両端を含む）の厚さを有する。共晶接合材は低融点材料であり、液体状態で、例えば銅−銅拡散接合よりもかなり低い接合圧力しか必要としない。その結果、接合中の圧力によりＮ型熱電材が損傷を受ける可能性がかなり低減される。望ましくない酸化物の生成を防止するために、接合ステップを真空環境内で行うことが好ましい。しかし、本開示が共晶接合に限定されないことに留意されたい。また、ＡｌＮは一例であることにも留意すべきである。低い導電率および高い熱伝導率を有する任意の材料（例えばダイヤモンド、酸化ベリリウム、アルミナなど）を使用することもできる。
【００４８】
この実施形態では、銅トレース９２は「Ｌ」字形である。一実施形態では、「Ｌ」字形銅トレース９２は、最も厚い点では２μｍ〜５μｍの範囲内（両端を含む）の厚さを有し、最も薄い点では１μｍ〜２μｍの範囲内（両端を含む）の厚さを有する。物理蒸着法または電気化学蒸着法を用いた複数回の堆積ステップを使用して「Ｌ」字形トレースを形成することができる。シャドーマスクの使用を伴う加法的技法、またはフォトリソグラフィマスクおよび化学エッチングを伴う減法的技法を使用することができる。好ましくは、金属化したＴＥレッグセグメントへの低温での取付けを容易にするために、銅トレース９２に共晶接合金属を被覆する。Ｎ型熱電材レッグ８６−１、８６−３、８６−５、８６−７、８６−９、８６−１１、８６−１３、８６−１５、８６−１７、および８６−１９をそれぞれ銅トレース９２−１〜９２−１０に接合させる。「Ｌ」字形銅トレース９２の薄い部分は、後でＰ型熱電材レッグを接合させる位置であり、それにより熱電モジュール７０の製造を完了する。
【００４９】
この時点で、解放層７８を溶解させ、それによりＮ型熱電材レッグ８６を基板７６から解放する。一実施形態では、解放層７８はフッ化バリウム（ＢａＦ2）であり、水に溶解される。次いで、図９Ｈに示すように、第１の電極集合体８８を基板７６から持ち上げる。次いで、図９Ｉに示すように、Ｎ型熱電材レッグ８６の露出したＮ型熱電材表面をメタライズ層９３で金属化する。好ましくは、メタライズ層９３は、低い固有接触抵抗を実現するためのＮ型熱電材に隣接するオーム接触サブ層と、Ｎ型熱電材への原子種の移動を防止するための拡散バリアサブ層と、別の金属への低温での取付けのための共晶接合金属と、金などの酸化バリアサブ層とを含む。各Ｎ型熱電材レッグ８６の表面上のメタライズ層９３は、メタライズ層９３がＮ型熱電材レッグ８６の側壁を被覆しないように電子ビーム蒸着など直接視線の物理蒸着技法によって形成することができる。必要であれば、Ｎ型熱電材レッグ８６の側壁は、金属堆積が生じないようにフォトレジストで被覆することができる。次いで、当業者によく知られている標準的なメタライゼーションリフトオフ技法を使用して、メタライズ層９３がＮ型熱電材レッグ８６の上面のみを覆っている電極集合体構造を得ることができる。
【００５０】
また、図９Ｊに示すように、図９Ａ〜９ＩのプロセスをＰ型熱電材に関しても行い、第２の電極集合体９６に接合させるＰ型熱電材レッグ９４を形成する。第１の電極集合体８８と同様に、第２の電極集合体９６は、ＡｌＮセラミック９８と、複数の銅トレース１００−１〜１００−１０（本明細書ではまとめて銅トレース１００と呼ぶ）を含む。銅トレース１００−１〜１００−１０をＰ型熱電材レッグ９４の対応する部分、すなわちＰ型熱電材レッグ９４−２、９４−４、９４−６、９４−８、９４−１０、９４−１２、９４−１４、９４−１６、９４−１８、および９４−２０に接合させる。第２の電極集合体が銅トレース１００−０を含み、この銅トレース１００−０は、より薄い部分、すなわち対応するＰ型熱電材レッグ９４を接合させることができる位置を有することに留意されたい。
【００５１】
やはり図９Ｊに示すように、ここでも、Ｐ型熱電材レッグ９４を含む第２の電極集合体９６を対応する基板から除去した後、Ｐ型熱電材レッグ９６の露出したＰ型熱電材表面をメタライズ層１０１で金属化する。好ましくは、メタライズ層１０１は、低い固有接触抵抗を実現するためにＰ型熱電材に隣接するオーム接触サブ層と、Ｐ型熱電材への原子種の移動を防止するための拡散バリアサブ層と、別の金属への低温での取付けのための共晶接合金属と、金などの酸化バリアサブ層とを含む。ここで使用する共晶接合金属は、好ましくは、ＴＥレッグ材料の反対側の共晶接合金属よりも低い液相温度を有する。例えば、ＡｕＩｎ共晶接合金属は、ＴＥレッグの反対側でより高い液相温度のＡｕＳｎ接合金属を液化させることなく使用することができる。各Ｐ型熱電材レッグ９４の表面上のメタライズ層１０１は、メタライズ層１０１がＰ型熱電材レッグ９４の側壁を被覆しないように電子ビーム蒸着など直接視線の物理蒸着技法によって形成することができる。必要であれば、Ｐ型熱電材レッグ９４の側壁を、金属堆積が生じないようにフォトレジストで被覆することができる。次いで、当業者によく知られている標準的なメタライゼーションリフトオフ技法を使用して、メタライズ層１０１がＰ型熱電材レッグ９４の上面のみを覆っている電極集合体構造を得ることができる。
【００５２】
最後に、図９Ｋに示すように、フリップチップ接合プロセスを使用して、図９Ｉの第１の電極集合体８８を図９Ｊの第２の電極集合体９６に接合させる。接合温度は、共晶接合金属を液化するのに十分に高いが、先に使用したＴＥ材料の反対側にある共晶接合金属の液相温度未満である。この時点で、熱電モジュール７０の製造が完了する。具体的には、Ｎ型熱電材レッグ８６−１とＰ型熱電材レッグ９４−２が第１の熱電素子を形成し、Ｎ型熱電材レッグ８６−３とＰ型熱電材レッグ９４−４が、第１の熱電素子と直列に結合された第２の熱電素子を形成し、以下同様である。
【００５３】
図１０Ａ〜１０Ｐは、本開示の別の実施形態による図８の熱電モジュール７０の製造を示す。このプロセスの多くの態様は上述したものと同様である。ここでも、図１０Ａに示すように、プロセスは基板７６から始まる。次に、図１０Ｂに示すように、基板７６の上に解放層７８を形成する。次に、図１０Ｃに示すように、解放層７８の上にＮ型熱電材層８０を形成する。次いで、図１０Ｄに示すように、Ｎ型熱電材層８０の上に磁気メタライズ層（ＭＭＬ）１０２を形成する。この実施形態では、磁気メタライズ層１０２は、上述した図９Ｄのメタライズ層８２とほぼ同じであるが、磁性材料をさらに含む。１つの好ましい実施形態では、磁気メタライズ層１０２は、コバルト（Ｃｏ）などの磁性材料のサブ層を含む。コバルトサブ層は、好ましくは厚さが５０ｎｍ（ナノメートル）〜３００ｎｍである。高い導電率および熱伝導率を有する他のタイプの磁性材料を使用することもできることに留意されたい。コバルト（Ｃｏ）などの磁性材料のサブ層は、磁気メタライズ層１０２のサブ層の内部の任意の所望の位置に位置決めすることができる。例えば、磁性材料のサブ層は、Ｎ型熱電材層８０に隣接する磁気メタライズ層１０２の第１のサブ層でよく、または磁気メタライズ層１０２の最上層のサブ層でよく、または磁気メタライズ層１０２の上面と底面の間の任意のサブ層でよい。磁気メタライズ層１０２は、例えばＰＶＤまたは電気めっきなどブラケットメタライゼーションプロセスによって形成される。
【００５４】
次に、図１０Ｅに示すように、フォトレジスト層８４を堆積してパターン化する。次いで、図１０Ｆに示すように、パターン化したフォトレジスト層８４の除去された領域内で、磁気メタライズ層１０２およびＮ型熱電材層８０を、Ｎ型熱電材層８０を貫通して解放層７８まで下へエッチングして、Ｎ型熱電材レッグ８６を形成する。各Ｎ型熱電材レッグ８６は、Ｎ型熱電材層８０および磁気メタライズ層１０２の対応する部分を含む。次に、図１０Ｇに示すように、Ｎ型熱電材レッグ８６の第１の部分に第１の電極集合体８８を接合させる。この実施形態でも、銅トレース９２を、例えば金−スズ、鉛−スズ、金−インジウム、インジウムなどの共晶接合材で金属化する。
【００５５】
この時点で、Ｎ型熱電材レッグ８６とは反対側で基板７６の下に磁石１０４を配置する。次いで、解放層７８を溶解させる。次いで、図１０Ｈに示すように、第１の電極集合体８８を基板７６から持ち上げる。次いで、図１０Ｉに示すように、Ｎ型熱電材レッグ８６の露出したＮ型熱電材表面をメタライズ層９３で金属化する。好ましくは、メタライズ層９３は、低い固有接触抵抗を実現するためのＮ型熱電材に隣接するオーム接触サブ層と、Ｎ型熱電材への原子種の移動を防止するための拡散バリアサブ層と、別の金属への低温での取付けのための共晶接合金属と、金などの酸化バリアサブ層とを含む。ここで使用する共晶接合金属は、好ましくは、ＴＥレッグ材料の反対側の共晶接合金属よりも低い液相温度を有する。例えば、ＡｕＩｎ共晶接合金属は、ＴＥレッグの反対側でより高い液相温度のＡｕＳｎ接合金属を液化させることなく使用することができる。各Ｎ型熱電材レッグ８６の表面上のメタライズ層９３は、メタライズ層９３がＮ型熱電材レッグ８６の側壁を被覆しないように電子ビーム蒸着など直接視線の物理蒸着技法によって形成することができる。必要であれば、Ｎ型熱電材レッグ８６の側壁を、金属堆積が生じないようにフォトレジストで被覆することができる。次いで、当業者によく知られている標準的なメタライゼーションリフトオフ技法を使用して、メタライズ層９３がＮ型熱電材レッグ８６の上面のみを覆っている電極集合体構造を得ることができる。
【００５６】
磁石１０４とＮ型熱電材レッグ８６の磁気メタライズ層部分との間の磁力により、第１の電極集合体８８に接合されていないＮ型熱電材レッグ８６は、解放層７８を溶解させた後に基板７６上に残る。磁力なしでは、切り離されていないＮ型熱電材レッグ８６（すなわち、第１の電極集合体８８に接合されていないＮ型熱電材レッグ８６）は、解放層７８を溶解させたときに失われる。したがって、歩留りを５０％〜１００％増加させることができる。
【００５７】
図１０Ｊに示すように、Ｎ型熱電材レッグ８６の残りの部分が磁力により基板７６上に残るので、この実施形態では、Ｎ型熱電材レッグ８６の残りの部分に第３の電極集合体１０６を接合させることによって、Ｎ型熱電材レッグ８６の残りの部分を切り離すことができる。第３の電極集合体１０６は、ＡｌＮセラミック１０８と、いくつかの銅トレース１１０−１〜１１０−１０（本明細書ではまとめて銅トレース１１０と呼ぶ。図１０Ｊでは１１０−１と１１０−２のみが見える）を含む。また、Ｐ型熱電材レッグ９４を接合させることができる位置を確定する「Ｌ」字形でない銅トレース１１０−０が存在することに留意されたい。ここでも、銅は一例である。高い導電率および熱伝導率を有する他の材料を使用することもできる。例えば、代わりに銀を使用することができる。この実施形態では、銅トレース１１０を、例えば金−スズ、鉛−スズ、金−インジウム、インジウムなどの共晶接合材（ＥＢＭ）で金属化する。好ましくは、共晶接合材は、０．５〜５．０ミクロンの範囲内（両端を含む）の厚さを有する。共晶接合材は低融点材料であり、液体状態で、例えば銅−銅拡散接合よりもかなり低い接合圧力しか必要としない。その結果、接合中の圧力によりＮ型熱電材が損傷を受ける可能性がかなり低減される。望ましくない酸化物の生成を防止するために、接合ステップを真空環境内で行うことが好ましい。しかし、本開示が共晶接合に限定されないことに留意されたい。また、ＡｌＮは一例であることにも留意すべきである。低い導電率および高い熱伝導率を有する任意の材料（例えばダイヤモンド、酸化ベリリウム、アルミナなど）を使用することもできる。
【００５８】
この実施形態では、銅トレース１１０は「Ｌ」字形である。一実施形態では、「Ｌ」字形銅トレース１１０は、最も厚い点では２μｍ〜５μｍの範囲内（両端を含む）の厚さを有し、最も薄い点では１μｍ〜２μｍの範囲内（両端を含む）の厚さを有する。物理蒸着法または電気化学蒸着法を用いた複数回の堆積ステップを使用して「Ｌ」字形トレースを形成することができる。シャドーマスクの使用を伴う加法的技法、またはフォトリソグラフィマスクおよび化学エッチングを伴う減法的技法を使用することができる。好ましくは、金属化したＴＥレッグセグメントへの低温での取付けを容易にするために、銅トレース１１０に共晶接合金属を被覆する。Ｎ型熱電材レッグ８６−２、８６−４、８６−６、８６−８、８６−１０、８６−１２、８６−１４、８６−１６、８６−１８、および８６−２０をそれぞれ銅トレース１１０−１〜１１０−１０に接合させる。「Ｌ」字形銅トレース１１０の薄い部分は、後でＰ型熱電材レッグを接合させる位置であり、それにより熱電モジュール７０の製造を完了する。
【００５９】
次いで、図１０Ｋに示すように、Ｎ型熱電材レッグ８６を含む第３の電極集合体１０６を基板７６から持ち上げる。Ｎ型熱電材レッグ８６の残りの部分を基板７６から解放するために、磁石１０４を基板７６から離れるように（またはその逆に）移動させることができることに留意されたい。ここでも上述したように、図１０Ｌに示すように、Ｎ型熱電材レッグ８６の露出したＮ型熱電材表面をメタライズ層９３で金属化する。
【００６０】
また、図１０Ａ〜１０ＬのプロセスをＰ型熱電材に関しても行い、それぞれ図１０Ｍおよび図１０Ｎに示すように第２の電極集合体９６および第４の電極集合体１１２に接合させるＰ型熱電材レッグ９４を形成する。他の電極集合体と同様に、第４の電極集合体１１２は、ＡｌＮセラミック１１４と、複数の銅トレース１１６−１〜１１６−１０（本明細書ではまとめて銅トレース１１６と呼ぶ）を含む。第２の電極集合体９６の銅トレース１００−１〜１００−１０をＰ型熱電材レッグ９４の対応する部分、すなわちＰ型熱電材レッグ９４−２、９４−４、９４−６、９４−８、９４−１０、９４−１２、９４−１４、９４−１６、９４−１８、および９４−２０に接合させる。同様に、第４の電極集合体１１２の銅トレース１１６−１〜１１６−１０をＰ型熱電材レッグ９４の残りの部分、すなわちＰ型熱電材レッグ９４−１、９４−３、９４−５、９４−７、９４−９、９４−１１、９４−１３、９４−１５、９４−１７、および９４−１９に接合させる。
【００６１】
最後に、図１０Ｏに示すように、フリップチップ接合プロセスを使用して、図１０Ｉの第１の電極集合体８８を図１０Ｍの第２の電極集合体９６に接合させる。接合温度は、共晶接合金属を液化するのに十分に高いが、先に使用したＴＥ材料の反対側にある共晶接合金属の液相温度未満である。この時点で、熱電モジュール７０の製造が完了する。同様に、図１０Ｐに示すように、フリップチップ接合プロセスを使用して、図１０Ｌの第３の電極集合体１０６と図１０Ｎの第４の電極集合体１１２を互いに接合させて、第２の熱電モジュール１１８を製造する。
【００６２】
図１１Ａ〜１１Ｏは、本開示の別の実施形態による図８の熱電モジュール７０の製造を示す。このプロセスの多くの態様は上述したものと同様である。ここでも、図１１Ａに示すように、プロセスは基板７６から始まる。次に、図１１Ｂに示すように、基板７６の上に解放層７８を形成する。次に、図１１Ｃに示すように、解放層７８の上にＮ型熱電材層８０を形成する。次いで、図１１Ｄに示すように、Ｎ型熱電材層８０の上にメタライズ層８２を形成する。次に、図１１Ｅに示すように、フォトレジスト層８４を堆積してパターン化する。
【００６３】
次いで、図１１Ｆに示すように、パターン化したフォトレジスト層８４の除去された部分を通して、メタライズ層８２およびＮ型熱電材層８０を、Ｎ型熱電材層８０の底部から所定の厚さ（ｔ）（この実施形態では解放層７８からの所定の厚さ（ｔ））まで下へエッチングして、Ｎ型熱電材レッグ８６を形成する。各Ｎ型熱電材レッグ８６は、Ｎ型熱電材層８０およびメタライズ層８２の対応する部分を含む。一実施形態では、所定の厚さ（ｔ）は例えば０．５μｍ〜２μｍでよい。別の実施形態では、所定の厚さは、Ｎ型熱電材層８０の厚さの１０％〜２０％である。以下に論じるように、Ｎ型熱電材層８０を通して完全にはエッチングしないことにより、Ｎ型熱電材層８０の底面は、ブランケットメタライゼーションに適した連続的な表面である。
【００６４】
次に、図１１Ｇに示すように、解放層７８を溶解させて、Ｎ型熱電材レッグ８６を基板７６から除去し、ブランケットメタライゼーションを行って、Ｎ型熱電材レッグ８６の連続的な底面の上に磁気メタライズ層１２０を形成する。好ましくは、磁気メタライズ層１２０は、コバルト（Ｃｏ）など磁性材料のサブ層を含めた複数のサブ層を含む。一実施形態では、磁気メタライズ層１２０はコバルト（Ｃｏ）サブ層を含み、ここでコバルト（Ｃｏ）サブ層は、５０ｎｍ〜３００ｎｍの範囲内（両端を含む）の厚さを有する。また、磁気メタライズ層１２０は、低い固有接触抵抗を実現するためのＮ型熱電材に隣接するオーム接触サブ層と、Ｎ型熱電材への原子種の移動を防止するための拡散バリアサブ層と、別の金属への低温での取付けのための共晶接合金属と、金などの酸化バリアサブ層とを含むこともできる。磁気メタライズ層１２０の全体の厚さは、好ましくは１．０〜５．０ミクロンの範囲内（両端を含む）である。コバルトが一例であることに留意されたい。高い導電率および熱伝導率を有する他のタイプの磁性材料を使用することもできる。
【００６５】
次いで、図１１Ｈに示すように、基板１２２の上にＮ型熱電材レッグ８６を配置し、Ｎ型熱電材レッグ８６の第１の部分に第１の電極集合体８８を接合させる。第１の電極集合体８８は、ＡｌＮセラミック９０と銅トレース９２を含む。この時点で、やはり図１１Ｈに示すように、Ｎ型熱電材レッグ８６とは反対側で基板１２２の下に磁石１２４を配置する。図１１Ｉに示すように、第１の電極集合体８８を持ち上げることによる機械的な力と、磁石１２４とコバルトの間の磁力とにより、Ｎ型熱電材レッグ８６を分解し、接合されたＮ型熱電材レッグ８６の第１の部分を有する第１の電極集合体８８を提供する。切り離されていないＮ型熱電材レッグ８６（すなわち、第１の電極集合体８８に接合されていないＮ型熱電材レッグ８６）が基板１２２に取り付けられたままであったことに留意されたい。この実施形態では、図１１Ｊに示すように、Ｎ型熱電材レッグ８６の残りの部分に第３の電極集合体１０６を接合させる。第３の電極集合体１０６は、ＡｌＮセラミック１０８と銅トレース１１０を含む。次いで、図１１Ｋに示すように、Ｎ型熱電材レッグ８６を含む第３の電極集合体１０６を基板７６から持ち上げる。
【００６６】
また、図１１Ａ〜１１ＫのプロセスをＰ型熱電材に関しても行い、それぞれ図１１Ｌおよび図１１Ｍに示すように第２の電極集合体９６および第４の電極集合体１１２に接合させるＰ型熱電材レッグ９４を形成する。最後に、図１１Ｎに示すように、フリップチップ接合プロセスを使用して、図１１Ｉの第１の電極集合体８８を図１１Ｌの第２の電極集合体９６に接合させる。この時点で、熱電モジュール７０の製造が完了する。同様に、図１１Ｏに示すように、フリップチップ接合プロセスを使用して、図１１Ｋの第３の電極集合体１０６と図１１Ｍの第４の電極集合体１１２を互いに接合させて、第２の熱電モジュール１１８を製造する。
【００６７】
当業者は、本開示の好ましい実施形態に対する改良および変更を理解されよう。すべてのそのような改良および変更は、本明細書に開示するコンセプトおよび添付の特許請求の範囲の範囲内にあるものとみなす。
【図１Ａ】
2013507002.tif 000014
【図１Ｂ】
2013507002.tif 000015
【図２】
2013507002.tif 000016
【図３】
2013507002.tif 000017
【図４】
2013507002.tif 000018
【図５】
2013507002.tif 000019
【図６】
2013507002.tif 000020
【図７】
2013507002.tif 000021
【図８】
2013507002.tif 000022
【図９Ａ】
2013507002.tif 000023
【図９Ｂ】
2013507002.tif 000024
【図９Ｃ】
2013507002.tif 000025
【図９Ｄ】
2013507002.tif 000026
【図９Ｅ】
2013507002.tif 000027
【図９Ｆ】
2013507002.tif 000028
【図９Ｇ】
2013507002.tif 000029
【図９Ｈ】
2013507002.tif 000030
【図９Ｉ】
2013507002.tif 000031
【図９Ｊ】
2013507002.tif 000032
【図９Ｋ】
2013507002.tif 000033
【図１０Ａ】
2013507002.tif 000034
【図１０Ｂ】
2013507002.tif 000035
【図１０Ｃ】
2013507002.tif 000036
【図１０Ｄ】
2013507002.tif 000037
【図１０Ｅ】
2013507002.tif 000038
【図１０Ｆ】
2013507002.tif 000039
【図１０Ｇ】
2013507002.tif 000040
【図１０Ｈ】
2013507002.tif 000041
【図１０Ｉ】
2013507002.tif 000042
【図１０Ｊ】
2013507002.tif 000043
【図１０Ｋ】
2013507002.tif 000044
【図１０Ｌ】
2013507002.tif 000045
【図１０Ｍ】
2013507002.tif 000046
【図１０Ｎ】
2013507002.tif 000047
【図１０Ｏ】
2013507002.tif 000048
【図１０Ｐ】
2013507002.tif 000049
【図１１Ａ】
2013507002.tif 000050
【図１１Ｂ】
2013507002.tif 000051
【図１１Ｃ】
2013507002.tif 000052
【図１１Ｄ】
2013507002.tif 000053
【図１１Ｅ】
2013507002.tif 000054
【図１１Ｆ】
2013507002.tif 000055
【図１１Ｇ】
2013507002.tif 000056
【図１１Ｈ】
2013507002.tif 000057
【図１１Ｉ】
2013507002.tif 000058
【図１１Ｊ】
2013507002.tif 000059
【図１１Ｋ】
2013507002.tif 000060
【図１１Ｌ】
2013507002.tif 000061
【図１１Ｍ】
2013507002.tif 000062
【図１１Ｎ】
2013507002.tif 000063
【図１１Ｏ】
2013507002.tif 000064
【国際調査報告】
2013507002.tif 000065
2013507002.tif 000066
2013507002.tif 000067
2013507002.tif 000068
2013507002.tif 000069
2013507002.tif 000070