【事件の表示】
特許第２７３４３５０号「半導体装置用リードフレーム」の請求項１ないし３に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結論】
特許第２７３４３５０号の請求項１ないし３に係る特許を維持する。
【理由】
１．本件発明
　本件特許第２７３４３５０号の請求項１乃至３に係る発明〔平成５年９月１日出願、平成１０年１月９日設定登録〕は、特許明細書及び図面の記載からみて、その特許請求の範囲の請求項１乃至３に記載された次のとおりのものであると認める。
【請求項１】インナーリードの先端部に絶縁フィルムを介して半導体素子を固着してなるＬＯＣ（Ｌｅａｄ　ｏｎ　Ｃｈｉｐ）構造ＩＣパッケージを構成するリードフレームにおいて、
前記リードフレームのインナーリードの各々は、前記フイルム接着面の反対側の面に、前記フィルム接着面積の５０％以上の面積を占めるめっき部を有し、前記めっき部の中にはワイヤボンディングに必要でない追加のめっき部が含まれており、この追加のめつき部により、前記めっき部を含む全体厚が同一になるように構成されたことを特徴とする半導体装置用リードフレーム。
【請求項２】　前記めっきは、Ａｇめっきである請求項１記載の半導体装置用リードフレーム。
【請求項３】　前記めっきは、そのめっき厚のバラツキが同一のフィルムが接着されるリードフレーム同士で２μｍ以内である請求項１記載の半導体装置用リードフレーム。
２．異議申立理由の概要
　特許異議申立人の中久喜美和は、甲第１号証として日経マイクロデバイス、ＮＯ．８０（１９９２年２月）ｐ．７７〜８４、甲第２号証として特開平４−２８７３５６号公報、甲第３号証として特開昭５９−５２８９７号公報、甲第４号証として特開昭６１−１５３９１号公報を提出し、本件請求項１乃至３に係る発明は、甲第１乃至４号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、それら発明の特許は、特許法第２９条第２項の規定に違反してなされたもので取り消されるべきである旨主張する。
３．甲各号証の記載
　甲第１号証には、
「ＤＲＡＭ，ＳＲＡＭに全面展開，ＬＯＣを品種ごとに使い分け
まず１６Ｍ　ＤＲＡＭ，４Ｍ高速ＳＲＡＭから製品化」と題し、
「ＬＯＣ（ｌｅａｄ　ｏｎ　ｃｈｉｐ）構造は、その名の通りリードフレームがチップの表面上に設けられており、ダイ・パット上にチップを搭載している従来構造とは、大きく異なる。構造ばかりでなく、マウント→ボンディング→樹脂封止という各フローの工程条件も大きく変わる。
　従来はダオ・パット上にチップをペーストを使って固定していた。
　ＬＯＣでは両面接着テープを使って、リードとチップを固定する。ボンディングはチップ上で行うため、リードとチップ間に緩衝剤として厚いポリイミド・テープが必要になる。最終的には、下から，チップ，表面保護膜，ポリイミド膜、接着テープ，ポリイミド・テープ，リードフレームという多層構造になる。」（７７頁「ＬＯＣ構造のパッケージ」の欄）等記載されると共に、１６Ｍ　ＤＲＡＭのＬＯＣ透視図（「図６」）が図示され、また１６Ｍ　ＤＲＡＭの各種パッケージ用リードフレームの写真（「図７」）が掲載され、上記各種パッケージ用リードフレームでは、インナーリードの各々はフイルム接着面の反対側の面にめっき部を有しているものと認められる。
　甲第２号証には、樹脂封止形ＬＳＩパッケージに封止された半導体チップの主面上に絶縁テープを介してインナーリードおよびバスバーリードを配置し、前記インナーリードおよびバスパーリードと前記半導体チップのボンディングパッドとをボンディングワイヤにより結線したリード・オン・チップ構造を有する半導体集積回路装置であって、「前記インナーリードおよびバスパーリードのボンディングエリアのみにメッキを施した」ものが記載されている（特許請求の範囲の請求項１）。
　甲第３号証には、配線基板の高密度実装方法であって、「複数個に分割された配線基板をフレキシブルプリント板により接続するとともに、平面的に展開された状態で組立、点検、調整、修理を行なうようになし、電子機器への装着に際しては各々の配線基板を電子機器内の空間に立体的に配置すべく交互に折重ねて装着するようにした」ものが記載されている（特許請求の範囲）。
　甲第４号証には、チップ状回路部品をプリント基板上の導体にリフロー半田付けするものにおいて、「上記プリント基板上に半田及び接着剤を塗布した後、上記半田及び接着剤上に上記チップ状回路部品を載置し、チップ状回路部品をリフロー半田付けした後に上記接着剤を硬化させる」もの（特許請求の範囲）が記載されている。
４．対比・判断
　甲第１号証に記載のリードフレームは、本件請求項１乃至３に係る発明のそれと同様に「ＬＯＣ（ｌｅａｄ　ｏｎ　ｃｈｉｐ）構造のパッケージ」（本件請求項１乃至３に係る発明でいう「インナーリードの先端部に絶縁フィルムを介して半導体素子を固着してなるＬＯＣ（ｌｅａｄ　ｏｎ　ｃｈｉｐ）構造ＩＣパッケージ」に相当する。）を構成するリードフレームであり、そして、甲第１号証に記載のリードフレームのインナーリードの各々は、本件請求項１乃至３に係る発明のリードフレームのインナーリードの各々と同様に両面接着テープ（本件請求項１乃至３に係る発明でいう「絶縁フィルム」に相当する。）接着面の反対側の面にめっき部を有しているが、甲第１号証には、本件請求項１乃至３に係る発明における「前記めっき部の中にはワイヤボンディングに必要でない追加のめっき部が含まれており、この追加のめつき部により、前記めっき部を含む全体厚が同一になるように構成された」点については記載も示唆するものもない。
　また、甲第２号証に記載の「リード・オン・チップ構造を有する半導体集積回路装置」（本件請求項１乃至３に係る発明でいう「インナーリードの先端部に絶縁フィルムを介して半導体素子を固着してなるＬＯＣ（ｌｅａｄ　ｏｎ　ｃｈｉｐ）構造ＩＣパッケージ」に相当する。）におけるリードフレームのインナーリードの各々は、本件請求項１乃至３に係る発明のリードフレームのインナーリードの各々と同様に絶縁テープ（フイルム）接着面の反対側の面にめっき部を有しているが、甲第２号証には、本件請求項１乃至３に係る発明における「前記めっき部の中にはワイヤボンディングに必要でない追加のめっき部が含まれており、この追加のめつき部により、前記めっき部を含む全体厚が同一になるように構成された」点については記載も示唆するものもない。
　更に、甲第３号証に記載のものは、複数個に分割された配線基板をフレキシブルプリント板により接続するとともに、平面的に展開された状態で組立、点検、調整、修理を行うようになし、電子機器への装着に際しては各々の配線基板を電子機器内の空間に立体的に配置すべく交互に折重装着するようにしたものであり、また甲第４号証に記載のものは、プリント基板上に半田及び接着剤を塗布した後、上記半田及び接着剤上に上記チップ状回路部品を載置し、チップ状回路部品をリフロー半田付けした後に上記接着剤を硬化させるものであり、いづれも本件請求項１乃至３に係る発明の上記点につき何らの示唆をもするものでない。
　そして、本件請求項１乃至３に係る発明は、前記構成、特に「前記めつき部の中にはワイヤボンディングに必要でない追加のめっき部が含まれており、この追加のめつき部により、前記めっき部を含む全体厚が同一になるように構成された」点によりフィルム貼り付け及びチップ貼り付け時の未接着部の発生がない半導体装置用リードフレームを提供し得る効果を奏するものである。
　したがって、本件請求項１乃至３に係る発明は、甲第１乃至４号証に記載された発明に基づいて当業者が容易に発明をすることができたものであると云えない。
５．むすび
　以上のとおりであるから、特許異議申立ての理由及び証拠によっては本件請求項１乃至３に係る発明の特許を取り消すことはできない。
　また、他に本件請求項１乃至３に係る発明の特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１１年７月１６日（１９９９．７．１６）