【事件の表示】
　特許第２７８９４０５号「デジタル楽音信号変調装置」の請求項１ないし４に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結論】
　訂正を認める。
　特許第２７８９４０５号の請求項１ないし４に係る特許を維持する。
【理由】
（１）手続の経緯
　本件特許第２７８９４０５号発明は、平成４年６月２２日に特許出願され、平成１０年６月１２日にその特許の設定登録がなされたところ、川原幸雄より特許異議の申立てがなされ、平成１１年５月１０日付で取消理由通知がなされ、その指定期間内である平成１１年７月２６日に訂正請求がなされたものである。
（２）訂正の適否についての判断
ア．訂正の要旨
（訂正事項ａ）
　特許請求の範囲の請求項１を特許請求の範囲の減縮を目的として、次のとおり訂正する。
「【請求項１】楽音発生回路から発生される複数チャネルの楽音信号をメモリの予定の順序のアドレスに記憶し、前記楽音信号を、変調効果に従って変動するアドレスであって、その変動が時間的なものであるアドレスから読み出すことによって変調効果をかけるデジタル楽音信号変調装置において、
　各チャネル毎に所望の変調効果を設定する効果モード設定手段と、
　前記効果モード設定手段で設定された各チャネル毎の変調効果の有無あるいは種類に従って、前記メモリの使用量を設定する手段とを設けたことを特徴とするデジタル楽音信号変調装置。」
（訂正事項ｂ）
　特許請求の範囲の請求項４を特許請求の範囲の減縮を目的として、次のとおり訂正する。
「【請求項４】楽音発生回路から発生される複数チャネルの楽音信号をメモリの予定の順序のアドレスに記憶し、前記楽音信号を、変調効果に従って変動するアドレスであって、その変動が時間的なものであるアドレスから読み出すことによって変調効果をかけるデジタル楽音信号変調装置において、
　各チャネル毎に所望の変調効果を設定する効果モード設定手段と、
　前記効果モード設定手段で設定された各チャネル毎の変調効果の有無あるいは種類に従って、前記メモリの使用範囲の下限アドレスおよび上限アドレスを設定する手段とを設けたことを特徴とするデジタル楽音信号変調装置。」
（訂正事項ｃ）
　発明の詳細な説明の段落【０００９】を明瞭でない記載の釈明を目的として次のとおり訂正する。
「【０００９】
　【課題を解決するための手段】
　本発明は、楽音発生回路から発生される複数チャネルの楽音信号をメモリの予定の順序のアドレスに記憶し、前記楽音信号を、変調効果に従って変動するアドレスであって、その変動が時間的なものであるアドレスから読み出すことによって変調効果をかけるデジタル楽音信号変調装置において、各チャネル毎に所望の変調効果を設定する効果モード設定手段と、前記効果モード設定手段で設定された各チャネル毎の変調効果の有無あるいは種類に従って、前記メモリの使用量を設定する手段とを設けたことを特徴とする。」
イ．訂正の目的の適否及び拡張・変更の存否
　上記訂正は、特許請求の範囲の減縮及び不明瞭な記載の釈明に該当し、願書に添付した明細書又は図面に記載された事項の範囲内のものであって、実質的に特許請求の範囲を拡張又は変更するものではない。
ウ．独立特許要件の判断
（訂正明細書の特許請求の範囲の発明）
　訂正明細書の特許請求の範囲の請求項１ないし請求項４の発明は、それぞれ、その特許請求の範囲第１項ないし請求項４に記載された次の事項により特定されるとおりのものである。
「【請求項１】楽音発生回路から発生される複数チャネルの楽音信号をメモリの予定の順序のアドレスに記憶し、前記楽音信号を、変調効果に従って変動するアドレスであって、その変動が時間的なものであるアドレスから読み出すことによって変調効果をかけるデジタル楽音信号変調装置において、
　各チャネル毎に所望の変調効果を設定する効果モード設定手段と、
　前記効果モード設定手段で設定された各チャネル毎の変調効果の有無あるいは種類に従って、前記メモリの使用量を設定する手段とを設けたことを特徴とするデジタル楽音信号変調装置。
　【請求項２】各チャネル毎に、メモリの使用範囲の下限アドレスまたは上限アドレスのいずれか一方を設定する手段を設けたことを特徴とする請求項１に記載のデジタル楽音信号変調装置。
　【請求項３】前記メモリの各チャネル毎に割り当てられた領域が連続するように、前記下限アドレスまたは上限アドレスのいずれか一方を設定することを特徴とする請求項２に記載のデジタル楽音信号変調装置。
　【請求項４】楽音発生回路から発生される複数チャネルの楽音信号をメモリの予定の順序のアドレスに記憶し、前記楽音信号を変調効果に従って変動するアドレスであって、その変動が時間的なものであるアドレスから読み出すことによって変調効果をかけるデジタル楽音信号変調装置において、
　各チャネル毎に所望の変調効果を設定する効果モード設定手段と、
　前記効果モード設定手段で設定された各チャネル毎の変調効果の有無あるいは種類に従って、前記メモリの使用範囲の下限アドレスおよび上限アドレスを設定する手段とを設けたことを特徴とするデジタル楽音信号変調装置。」
（引用刊行物）
　本件特許明細書の特許請求の範囲の請求項１ないし請求項４の発明に対して、当審が平成１１年５月１１日付の取消理由で引用した刊行物１、２には、それぞれ以下の通り記載されている。
刊行物１（特開昭５８−８３８９４号公報）
「（２）変調信号発生器と、読み書きメモリと、アドレス制御装置と、補間演算装置とを備え、変調すべきディジタル化された入力信号を上記アドレス制御装置の出力する書き込み信号にしたがって上記読み書きメモリに書き込み、上記変調信号発生器の出力にもとづいて上記アドレス制御装置により読み出し信号を発生し、この読み出し信号により上記読み書きメモリより上記入力信号を読み出し、上記補間演算装置において補間演算を行うことにより、上記入力信号を時間軸上で変調した出力信号を得るようにしたことを特徴とするディジタル楽音変調装置。
（３）特許請求の範囲第２項の記載において、複数種類の入力信号を時分割多重化して入力し、読み書きメモリを上記複数種類の入力信号に対応して設け、アドレス制御装置により、上記読み書きメモリに上記時分割多重化された入力信号を順次書き込み、補間演算装置を上記読み書きメモリから読み出された入力信号に対して時分割多重的に使用することにより、時分割多重化された出力信号を得るようにしたことを特徴とするディジタル楽音変調装置。」（特許請求の範囲第２項及び第３項）
刊行物２（特公平２−３１８９０号公報）
「この発明は、音響信号に対応するディジタル信号に遅延装置に関し、遅延回路を構成するメモリを入力チャンネル数に応じて分割して使用することにより、回路構成に柔軟性を持たせ、様々な使用目的、使用状況に適応できるようにしたものである。」（第１頁左欄第１３行〜第１８行）
「マルチプレクサ１３から出力されるデータは遅延回路を構成するメモリ（ＲＡＭ）１５に加えられる。メモリ１５は、制御装置１４からの指令により使用モードの入力チャンネル数に応じてメモリ領域が分割される。すなわち、１イン・モードの場合は分割なしで全アドレスをその１つの入力チャンネル（例えば１ｃｈ）のみに用い、２イン・モードの場合は２分割して各領域をそれぞれの入力チャンネル（例えば１ｃｈ、２ｃｈ）に割当てて用い、４イン・モードの場合は、４分割して、各領域を全入力チャンネル１ｃｈ〜４ｃｈにそれぞれ割当てて用いる。」（第２頁右欄第１１行〜右欄第２２行）
「なお、上記実施例においてはメモリ１５を入力チャンネル数に応じて均等に分割したが、入力チャンネルによって必要とする遅延時間が異なる場合は、それに応じて入力チャンネルごとに割当て量を異ならせるようにすることもできる。」（第５頁右欄第１行〜右欄第５行）
（対比・判断）
　【請求項１の発明について】
　本件の訂正明細書の請求項１の発明と、上記刊行物１に記載された発明とを対比すると、両者は、「楽音発生回路から発生される複数チャネルの楽音信号をメモリの予定の順序のアドレスに記憶し、前記楽音信号を、変調効果に従って変動するアドレスであって、その変動が時間的なものであるアドレスから読み出すことによって変調効果をかけるデジタル楽音信号変調装置」であるが、上記刊行物１記載のものは、各チャネルごとの変調効果の有無あるいは種類に従って、メモリの必要量が変化することが記載されておらず、また、これを示唆する記載も認められないから、「効果モード設定手段で設定された各チャネル毎の変調効果の有無あるいは種類に従って、前記メモリの使用量を設定する手段」とを備えるものではなく、また、このような手段を設けることが、当業者に容易になし得たものとすることもできない。
　また、上記刊行物２に記載のものは、音響信号に対応するディジタル信号の遅延装置に関し、遅延回路を構成するメモリを入力チャンネル数に応じて分割して使用することにより、回路構成に柔軟性を持たせたものにおいて、入力チャンネルによって必要とする遅延時間が異なる場合には、それに応じて入力チャンネルごとに割当量を異ならせるものであるが、本件の請求項１の発明の対象である「デジタル楽音信号変調装置」において、各チャネルごとの変調効果の有無あるいは種類に従って、メモリの必要量が変化することが記載されておらず、また、これを示唆する記載も認められない。
　よって、上記刊行物１のものは、本件の訂正請求書の請求項１の発明を特定する事項である「効果モード設定手段で設定された各チャネル毎の変調効果の有無あるいは種類に従って、前記メモリの使用量を設定する手段」とを備えるものではなく、また、上記刊行物２の記載を考慮しても、上記「メモリの使用量を設定する手段」を設けることが、当業者に容易になし得たものとすることはできない。
　【請求項２及び３の発明について】
　本件の訂正明細書の請求項２及び請求項３の発明は、いずれも請求項１の発明を引用するものであって、上記「メモリの使用量を設定する手段」とを備えるものであるから、上記【請求項１の発明について】と同様の理由により、上記引用刊行物１，２の記載に基づいて、当業者が容易になし得たものとすることはできない。
　【請求項４の発明について】
　本件の訂正明細書の請求項４の発明は、上記【請求項１の発明について】における、「メモリの使用量を設定する手段」に代えて、「効果モード設定手段で設定された各チャネルごとの変調効果の有無あるいは種類に従って、前記メモリの使用範囲の下限アドレスおよび上限アドレスを設定する手段」を備えるものであって、「メモリの使用範囲の下限アドレスおよび上限アドレスを設定する」とは、「メモリの使用量を設定する」一態様であることは明らかであるから、上記【請求項１の発明について】と同様の理由により、上記引用刊行物１，２の記載に基づいて、当業者が容易になし得たものとすることはできない。
　したがって、本件の請求項１ないし請求項４の発明は、特許出願の際、独立して特許を受けることができないとすることはできない。
エ．むすび
　以上の通りであるから、上記訂正請求は、特許法第１２０条の４第２項の規定に適合し、同条第３項で準用する第１２６条第２−４項の規定に違反しないので、上記訂正請求を認める。
（３）特許異議申立てについての判断
ア．申立ての理由の概要
　申立人川原幸雄は、本件の請求項１ないし請求項４の発明は、甲第１号証（特開昭５８−８３８９４号公報）、甲第２号証（特公平２−３１８９０号公報）に記載された発明に基づいて、その発明の属する技術の分野における通常の知識を有する者が容易に発明をすることが出来たものであるから、特許法第２９条第２項の規定により特許を受けることが出来ないものであり、特許法第１１３条第１項第２号の規定により特許を取り消されるべきと主張している。
イ．判断
　本件の訂正明細書の請求項１ないし請求項４の発明は、上記甲１、２号証（当審で引用した刊行物１、２）に記載された発明に基づいて、当業者が容易に発明をすることができたものとすることはできないことは、上記（２）ウで述べた通りである。
　また、他に本件の発明を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１１年９月１０日（１９９９．９．１０）
【訂正の要旨】
訂正の要旨
　（訂正事項ａ）
　特許請求の範囲の請求項１を特許請求の範囲の減縮を目的として、次のとおり訂正する。
「【請求項１】　楽音発生回路から発生される複数チャネルの楽音信号をメモリの予定の順序のアドレスに記憶し、前記楽音信号を、変調効果に従って変動するアドレスであって、その変動が時間的なものであるアドレスから読み出すことによって変調効果をかけるデジタル楽音信号変調装置において、
　各チャネル毎に所望の変調効果を設定する効果モード設定手段と、
　前記効果モード設定手段で設定された各チャネル毎の変調効果の有無あるいは種類に従って、前記メモリの使用量を設定する手段とを設けたことを特徴とするデジタル楽音信号変調装置。」
（訂正事項ｂ）
　特許請求の範囲の請求項４を特許請求の範囲の減縮を目的として、次のとおり訂正する。
「【請求項４】楽音発生回路から発生される複数チャネルの楽音信号をメモリの予定の順序のアドレスに記憶し、前記楽音信号を、変調効果に従って変動するアドレスであって、その変動が時間的なものであるアドレスから読み出すことによって変調効果をかけるデジタル楽音信号変調装置において、
　各チャネル毎に所望の変調効果を設定する効果モード設定手段と、
　前記効果モード設定手段で設定された各チャネル毎の変調効果の有無あるいは種類に従って、前記メモリの使用範囲の下限アドレスおよび上限アドレスを設定する手段とを設けたことを特徴とするデジタル楽音信号変調装置。」
（訂正事項ｃ）
　発明の詳細な説明の段落【０００９】を明瞭でない記載の釈明を目的として次のとおり訂正する。
「【０００９】
　【課題を解決するための手段】
　本発明は、楽音発生回路から発生される複数チャネルの楽音信号をメモリの予定の順序のアドレスに記憶し、前記楽音信号を、変調効果に従って変動するアドレスであって、その変動が時間的なものであるアドレスから読み出すことによって変調効果をかけるデジタル楽音信号変調装置において、各チャネル毎に所望の変調効果を設定する効果モード設定手段と、前記効果モード設定手段で設定された各チャネル毎の変調効果の有無あるいは種類に従って、前記メモリの使用量を設定する手段とを設けたことを特徴とする。」
（５４）【発明の名称】
デジタル楽音信号変調装置
（５７）【特許請求の範囲】
　　【請求項１】　楽音発生回路から発生される複数チャネルの楽音信号をメモリの予定の順序のアドレスに記憶し、
前記楽音信号を、変調効果に従がって変動するアドレスであって、その変動が時間的なものである
　
各チャネル毎に所望の変調効果を設定する効果モ−ド設定手段と、
　
前記効果モ−ド設定手段で設定された各チャネル毎の
と
　　【請求項２】各チャネル毎に、メモリの使用範囲の下段アドレスまたは上限アドレスのいずれか一方を設定する手段を設けたことを特徴とする請求項１に記載のデジタル楽音信号変調装置。
　　【請求項３】　前記メモリの各チャネル毎に割り当てられた領域が連続するように、前記下限アドレスまたは上限アドレスのいずれか一方を設定することを特徴とする請求項２に記載のデジタル楽音信号変調装置。
　　【請求項４】　楽音発生回路から発生される複数チャネルの楽音信号をメモリの予定の順序のアドレスに記憶し、
前記楽音信号を、変調効果に従って変動するアドレスであって、その変動が時間的なものである
　
各チャネル毎に所望の変調効果を設定する効果モ−ド設定手段と、
　
前記効果モ−ド設定手段で設定された各チャネル毎の
前記
と
【発明の詳細な説明】
　　　【０００１】
　　【産業上の利用分野】
　本発明はデジタル楽音信号変調装置に関し、特にメモリの有効利用が可能な、デジタル楽音信号変調装置に関するものである。
　　　【０００２】
　　【従来の技術】
　従来、電子楽器から発生される楽音信号に対してビブラート、コーラス、アンサンブルなどの変調効果をかける変調効果装置としては、例えば、特開昭５８−１０８５８３号、或いは特開昭５８−８３８９４号公報に開示されているような技術がある。これらの技術は、発生された楽音信号を一旦メモリに順番に記憶し、変調効果に対応する信号によって読み出しアドレスを時間的に変化させ、変調をかけるものである。
　　　【０００３】
　変調効果に対応する信号としては、例えば正弦波、三角波などがあり、変調効果毎にその波形、振幅、周期が異なっている。また変調効果の種類によって異なる所定の遅延を与えるためのオフセットレジスタの値と、変調効果に対応する信号とを加算し、書き込みアドレスから該値を減算して読み出しアドレスを求めている。
　　　【０００４】
　また、一般に電子楽器は複数の音源回路を時分割処理して複数の楽音を同時に発生させる構成になっており、変調効果装置もそれに合わせて複数のチャネルに独立した変調効果をかけることが可能な構成となっている。そのために、変調効果装置の楽音信号記憶用メモリは複数のチャネル用に分割されている。
　　　【０００５】
　そして、１つのチャネルのメモリ容量は、変調効果に対応する信号の振幅とオフセッット値の和の分だけ必要であり、この値は変調効果によって異なるが、従来の変調効果装置では、各種の変調効果の内の前記和の値の最大値分のメモリ容量が割り当てられていた。
　　　【０００６】
　　【発明が解決しようとする課題】
　上記のような変調効果装置において、変調効果の種類によっては、必要とするメモリ量が、前記和の値の最大値よりも小さいものも存在し、またチャネルによっては変調効果をかけなくてもよいチャネルもある。
　　　【０００７】
　しかし、従来の変調効果装置においては、１つのチャネルには常に前記和の値の最大値分の楽音信号記憶用メモリが割り当てられており、従って、全体としては（前記和の値の最大値×チャネル数）分のメモリを必要とするという問題点があった。
　　　【０００８】
　本発明の目的は、前記のような従来技術の問題点を改良し、楽音信号記憶用メモリ容量の削減が可能なデジタル楽音信号変調装置を提供することにある。
　　　【０００９】
　　【課題を解決するための手段】
　本発明は、楽音発生回路から発生される複数チャネルの楽音信号をメモリの予定の順序のアドレスに記憶し、
前記楽音信号を、変調効果に従って変動するアドレスであって、その変動が時間的なものである
各チャネル毎に所望の変調効果を設定する効果モ−ド設定手段と、前記効果モ−ド設定手段で設定された各チャネル毎の
と
　　　【００１０】
　　【作用】
　このような手段により、デジタル楽音信号変調装置における楽音信号記憶用メモリが小容量ですみ、あるいは同じ容量でより多くの変調効果をかけることが可能となる。
　　　【００１１】
　　【実施例】
　以下に本発明の一実施例を図面を参照して詳細に説明する。
　図１は本発明を適用した一実施例のハードウェア構成を表すブロック図である。図１において、ＣＰＵ１は電子楽器全体の制御を行う。ＲＯＭ２にはキーアサイン制御、発音制御などに必要なプログラム及びデータが格納されている。ＲＡＭ３には、どの音源回路がどのキーに割り当てられているかを示すキーアサインデータ等が記憶される。キースイッチ回路４は、キーボードのスイッチ接点をＣＰＵ１の制御により順次読み取る回路である。パネルスイッチ回路５は、音色や変調効果等の設定を行うためのスイッチの状態を読み込み、またＬＥＤ、液晶表示装置などにより設定状態の表示を行うものである。
　　　【００１２】
　楽音発生回路６は、ＣＰＵの制御により、例えば押下されたキーの周波数に対応するアドレス間隔で波形メモリから波形信号を読み出し、エンベロープジェネレータ（図示せず）の出力と乗算してデジタル楽音波形を出力するような構成のものである。また、楽音発生回路６は時分割多重処理により複数チャネルを同時に発音可能な構成となっている。
　　　【００１３】
　変調効果回路７は、後で詳細に説明するが、楽音発生回路６から出力された複数チャネルの楽音信号を楽音信号記憶用メモリ８に順に記憶し、各種の変調効果に対応した信号に従って、時間的に変動した読み出しアドレスから読み出すことによって、各種の変調効果をかけるものである。
　　　【００１４】
　Ｄ／Ａ、アンプ回路９は、変調効果回路７から出力されたデジタル楽音信号をＤ／Ａ変換して増幅する。サウンドシステム１０は電気信号を音に変換する装置、例えばスピーカである。
　　　【００１５】
　次に、変調効果回路７の細部について説明する。
　図２は本発明の変調効果回路７の内部構成を表すブロック図である。
　制御回路２０は、楽音発生回路６からのクロックにより、楽音発生回路６と同期をとりながら、変調効果回路７の内部における各種のタイミング信号を発生する。
　　　【００１６】
　保持器２１はチャネル数分のレジスタを備えており、楽音信号記憶用メモリ８から読み出された各チャネルの楽音信号を、制御回路２０からのストローブ信号ＬＣ０〜３に従って対応するレジスタに保持する。加算器２２は保持器２１からの複数チャネルの楽音信号を加算する。保持器２３は加算器２２の出力Ｄを制御回路２０からのストローブ信号ＬＣＴに従って保持し、Ｄ／Ａ、アンプ回路９に出力する。
　　　【００１７】
　基準アドレス発生器２４は、後で詳細に説明するが、チャネル識別信号ｎおよびクロックＣＩを入力とし、楽音信号記憶用メモリ８への書き込みおよび読み出しの基準となるアドレス信号ＭＡを発生する。また、チャネル識別信号ｎで指定されたチャネルの変調効果処理に必要なメモリ容量値Ｍも出力する。
　　　【００１８】
　バイアスアドレス発生器２５はチャネル数分のレジスタを備えており、チャネル識別信号ｎに従って、そのチャネルが楽音信号記憶用メモリ８のどのアドレスから使用するかを指定するバイアスアドレス信号ＢＡを発生する。この値はＣＰＵ１がセットする。
　　　【００１９】
　オフセットアドレス発生器２６は、やはりチャネル数分のレジスタを備えており、読み出しアドレスが書き込みアドレスを追い越さないように、所定の遅延を与えるためのオフセットアドレス信号ＯＦＡを出力する。従って、通常のオフセット値は変調効果に対応する信号の振幅より大きな値を選択する。
　　　【００２０】
　変調信号発生器２７は、チャネル識別信号ｎに従って、変調効果に対応する信号である、正弦波、三角波などの時分割多重されたデジタル変調信号Ｆ（ｔ）を発生する。この変調信号Ｆ（ｔ）の波形、周期、振幅（変調の深さ）は各チャネル毎に任意に設定可能であり、どのチャネルでどのような変調信号を出すかは、予めＣＰＵ１によってセットされている。
　　　【００２１】
　加算器２８は、基準アドレス発生器２４から出力されるアドレス信号ＭＡと、バイアスアドレス発生器２５から出力されるバイアスアドレス信号ＢＡとを加算し楽音信号記憶用メモリ８の書き込みアドレスＷＡを出力する。
　　　【００２２】
　演算器２９は、後で詳細に説明するが、前記アドレス信号ＭＡ、バイアスアドレス信号ＢＡ、オフセットアドレス信号ＯＦＡ、デジタル変調信号Ｆ（ｔ）から楽音信号記憶用メモリ８の読み出しアドレスＲＡを算出する。
　　　【００２３】
　選択器３０は、制御回路２０からのタイミング信号ＳＳにより、書き込みアドレスＷＡと読み出しアドレスＲＡを交互に切り替えて、楽音信号記憶用メモリ８にアドレス信号ＡＡを供給する。なお、タイミング信号ＳＳはリード／ライト制御信号としてメモリ８にも供給される。
　　　【００２４】
　次に、基準アドレス発生器２４および演算器２９の細部について説明する。
　図３は基準アドレス発生器２４の細部を表すブロック図である。
　メモリ４１はチャネル数分のアドレス信号ＭＡの値を記憶するものであり、保持回路４２はメモリ４１の出力を一定期間保持し、アドレス信号ＭＡとして出力するためのものである。加算器４３は、メモリから読み出され、保持回路４２に保持されたアドレス信号ＭＡに“１”を加算する回路である。
　　　【００２５】
　効果モード設定器４４は、チャネル数分のレジスタを備えており、チャネル識別信号ｎに対応したアドレス信号により、そのチャネルに指定されているビブラート、コーラス、アンサンブルなどの変調効果モードの番号（例えば１、２、…）を出力する。なお該レジスタには予めＣＰＵ１から効果モードの番号をセットしておく。
　　　【００２６】
　データ発生器４５はたとえばＲＯＭで構成されており、前記変調効果モードの番号（例えば１、２、…）をアドレスとして入力し、チャネル識別信号ｎで指定されたチャネルの変調効果処理に必要なメモリ容量値Ｍを出力する。なお、このデータ発生器４５をレジスタ、あるいはＲＡＭによって構成し、上記容量値Ｍを可変にすることも可能である。
　　　【００２７】
　比較器４６は、加算器４３の出力と、データ発生器４５から出力される変調効果処理に必要なメモリ容量値Ｍとを比較し、一致した場合には“０”を出力する。
　アンドゲート４７は、比較器の入力が不一致であり、従って比較器４６の出力が“１”の場合には加算器４３からの入力をメモリ４１に出力し、比較器４６の入力が一致した場合には、メモリ４１に“０”を出力する。
　　　【００２８】
　制御回路４８はチャネル識別信号ｎおよびクロックＣＩを入力し、保持回路のストローブ信号、メモリ４１および効果モード設定器４４のアドレス信号、メモリ４１のリード／ライト制御信号等を発生する。
　このような構成により、基準アドレス発生器２４は各チャネル毎に０から、指定された変調効果に基づくメモリ容量Ｍまでの循環する値を発生する。
　　　【００２９】
　つぎに、図４は演算器２９の細部を表すブロック図である。
　加算器５１は前記アドレス信号ＭＡ、バイアスアドレス信号ＢＡ、オフセットアドレス信号ＯＦＡ、デジタル変調信号Ｆ（ｔ）を加算し、読み出しアドレスを出力する。加算器５２はバイアスアドレス信号ＢＡと変調効果処理に必要なメモリ容量値Ｍとを加算し、アドレスの上限値を出力する。
　　　【００３０】
　オーバーフロー検出器５３は、読み出しアドレスが上限値を超えたことを検出するためのものであり、加算器５１の出力と加算器５２の出力とを比較して、加算器５１の出力のほうが大きい時に、オーバーフロー信号と２つの入力の差の値を出力する。
　　　【００３１】
　アンダーフロー検出器５４は、読み出しアドレスが下限値（ＢＡ）を下回ったことを検出するためのもので、加算器５１の出力とバイアスアドレス信号ＢＡとを比較して、加算器５１の出力のほうが小さい時に、アンダーフロー信号と２つの入力の差の値を出力する。
　　　【００３２】
　加算器５５は、オーバーフロー検出器５３からの差信号と、バイアスアドレス信号ＢＡとを加算し、オーバーフローした場合の補正値を出力する。また、減算器５６は、加算器５２の出力からアンダーフロー検出器５４からの差信号を減算し、アンダーフローした場合の補正値を出力する。
　　　【００３３】
　選択器５７は、オーバーフロー信号が“１”になった場合には加算器５５からの補正値を出力し、アンダーフロー信号が“１”になった場合には減算器５６からの補正値を出力する。なお、以上の説明から明らかなように、オーバーフロー信号とアンダーフロー信号が同時に発生することは無い。
　　　【００３４】
　ＯＲ回路５９は、オーバーフロー信号とアンダーフロー信号のいずれがが“１”になった場合には“１”を出力し、選択器５８は、ＯＲ回路５９からの入力が“１”の場合には、選択器５７からの補正値を出力し、それ以外の場合には、加算器５１の出力を読み出しアドレスＲＡとして出力する。
　　　【００３５】
　次に、上記実施例の動作について説明する。
　図５は上記実施例の動作を表すタイミングチャートである。
　この実施例では４チャネルの多重処理の例を示している。ＷＤは楽音発生回路６から出力される時分割多重された楽音信号であり、１サンプリング周期の間に各チャネルのデータＷＤ０（ｔ）〜ＷＤ３（ｔ）が１回づつ出力される。以下、チャネル１の動作について説明する。
　　　【００３６】
　制御回路２０からは上記ＷＤｌ（ｔ）と同期してチャネル識別信号ｎ、および信号ＳＳが出力される。図における信号ＳＳのＷの期間は、選択器３０から書き込みアドレスＷＡｌが出力され、メモリ８のアドレスＷＡｌにデータＷＤｌ（ｔ）が書き込まれる。
　　　【００３７】
　信号ＳＳのＲの期間は、選択器３０から読み出しアドレスＲＡｌが出力され、メモリ８のアドレスＲＡｌ番地からデータＲＤｌ（ｔ）が読み出され、ストローブ信号ＬＣ１によって保持器２１の対応するレジスタに保持される。ストローブ信号ＬＣ３まで出ると、当サンプリング周期の間に読み出された４チャネル分の楽音データが全て揃い、加算器２２から、楽音の合成データとして、ＲＤ０（ｔ）〜ＲＤ３（ｔ）の加算値Ｄが出力される。保持器２３はこの出力をストローブ信号ＬＣＴにより保持し、Ｄ／Ａ、アンプ回路へ出力する。
　　　【００３８】
　次に、書き込みおよび読み出しアドレスの関係について説明する。
　図６は楽音信号記憶用メモリ８のアドレス空間を表す図である。以下、チャネル１の動作について、書き込みアドレスＷＡの作成動作から説明する。
　まず、ＣＰＵ１はバイアスアドレスＡ１の値を、バイアスアドレス発生器２５のチャネル１用レジスタにセットする。この値は例えばチャネル０用エリヤの最後の（アドレス＋１）に選ばれる。また基準アドレス発生器２４の中の効果モード設定器４４のチャネル１用レジスタに、効果モード番号をセットする。これによって、データ発生器４５からチャネル１用エリヤの容量Ｍ（即ち図６ではＡ２−Ａ１）が発生する。
　　　【００３９】
　基準アドレス発生器２４は、この値を用いて、０からＭまでの値を循環する基準アドレスＭＡを発生する。加算器２８では、バイアスアドレスＡ１の値と、０からＭまでの値を循環する基準アドレスＭＡの値が加算され、アドレスＡ１と（Ａ２−１）の間で循環する書き込みアドレスＷＡが作成される。
　　　【００４０】
　次に、読み出しアドレスＲＡの作成動作について説明する。
　基準アドレス発生器２４、及びバイアスアドレス発生器２５の設定、動作は書き込みアドレスＷＡの作成動作と同様である。
　また、ＣＰＵ１はオフセットアドレスＯＦＡ１の値をオフセットアドレス発生器２５のチャネル１用レジスタにセットする。なお、通常のオフセット値は、負の値（例えば２の補数表現）であり、その絶対値は、読み出しアドレスが書き込みアドレスを追い越さないように、デジタル変調信号Ｆ（ｔ）の振幅より大きな値を選択する。更に、ＣＰＵ１は変調信号発生器２７に、演奏者が指定した変調効果に対応するデジタル変調信号Ｆ（ｔ）の発生データをセットする。
　　　【００４１】
　演算器２９は、アドレス信号ＭＡ、バイアスアドレス信号ＢＡ、オフセットアドレス信号ＯＦＡ、デジタル変調信号Ｆ（ｔ）を全て加算し、読み出しアドレスＲＡを算出する。もし加算結果がバイアスアドレスＢＡを下回ったことをアンダーフロー検出器５４が検出した場合には、図６のチャネル２の例のように、アドレスの上限から折り返すように、減算器５６によって補正する。
　　　【００４２】
　なお、前記のように、通常のオフセット値は変調効果に対応する信号の振幅より大きな値を選択するので、計算結果がオーバーフローすることは無いが、オフセット値として（負の大きな値と同じ意味で）正の値を用いた場合には、加算結果がチャネル１用エリヤの上限（ＢＡ１＋Ｍ）を上回る場合もある。
　　　【００４３】
　この場合には、上回ったことをオーバーフロー検出器５３が検出すると、加算器５５によって補正値が算出される。
　従って、メモリ８全体としては、図６のように各チャネルに必要な量のメモリエリヤを、隙間をあけることなく割り当てることが可能となる。
　　　【００４４】
　以上、本発明の一実施例について説明したが、この実施例では、メモリの上限値は（バイアスアドレスＢＡ＋メモリ容量値Ｍ）として求めている。しかし、上限値を設定する手段を設け、上限値と下限値（バイアスアドレスＢＡ）の間でアドレスが循環するように、基準アドレス発生器２４を構成しても良い。
　　　【００４５】
　なお、変調効果をかけないチャネルの信号については、メモリを１番地だけ割り当てておけばよいが、メモリをバイパスするような構成にすることも可能である。
　　　【００４６】
　　【発明の効果】
　以上述べたように、本発明のデジタル楽音信号変調装置によれば、各楽音発生チャネル毎に、必要に応じて任意のメモリ容量分だけ、しかもアドレスを詰めて割り当てることができ、従来に比べて楽音信号記憶用メモリが小容量で済むという効果がある。また同じ容量のメモリであれば、変調効果をかけないチャネル、あるいは小容量のメモリしか必要としないチャネルの分を詰めて使用できるので、その分だけ、より多くのチャネルの変調効果処理、あるいはより大きな容量を必要とする変調効果処理を行うことが可能となるという効果もある。
【図面の簡単な説明】
　　【図１】　本発明を適用した電子楽器のハードウェア構成を表すブロック図である。
　　【図２】　本発明の変調効果回路７の内部構成を表すブロック図である。
　　【図３】　本発明の基準アドレス発生器２４の細部を表すブロック図である。
　　【図４】　本発明の演算器２９の細部を表すブロック図である。
　　【図５】　本発明の実施例の動作を表すタイミングチャートである。
　　【図６】　本発明の楽音信号記憶用メモリ８のアドレス空間を表す図である。
　　【符号の説明】
１…ＣＰＵ、２…ＲＯＭ　３…ＲＡＭ、４…キースイッチ回路、５…パネルスイッチ回路、６…楽音発生回路、７…変調効果回路、８…ＲＡＭ、９…Ｄ／Ａ、アンプ回路、１０…サウンドシステム、１１…バス