【事件の表示】
　特許第２７４６７２３号「厚膜の磁界結合コイルを有する回路」の請求項１ないし２に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結論】
　訂正を認める。
　特許第２７４６７２３号の請求項１ないし２に係る特許を維持する。
【理由】
１．手続の経緯
　本件特許第２７４６７２３号は、平成２年３月２８日の特許出願に係り、平成１０年２月１３日にその特許の設定登録がされ、その後、株式会社村田製作所から特許異議の申立てがなされたので、当審より特許取消理由を通知したところ、その指定期間内である平成１１年４月１９日に訂正請求書が提出されたものである。
２．訂正の内容
　その訂正の内容は以下のとおりである。
（１）訂正事項ａ
　特許請求の範囲の請求項１における「所定割合の」を、「ほぼ半周分か、それより長い」に訂正する。
（２）訂正事項ｂ
　特許請求の範囲の請求項１における「互いに向かい合った位置」を、「同一層内で互いに向かい合った位置」に訂正する。
（３）訂正事項ｃ
　特許請求の範囲の請求項１における「第１及び第２のコイルパターンを」を、「第１及び第２のコイルパターンの端部を」に訂正する。
（４）訂正事項ｄ
　特許請求の範囲の請求項１における「磁界結合のコイル」を、「磁界結合を有するバイファイラ巻きのコイル」に訂正する。
（５）訂正事項ｅ
　明細書の第２頁第１３行、同頁第１５行及び同頁第１８〜１９行（本件特許公報第２欄第１０行、第１２行及び第１５行）の「回路」を、それぞれ「回路部品」に訂正する。
（６）訂正事項ｆ
　明細書第６頁第１７行〜第７頁第１４行（本件特許公報第４欄第１８行〜第３３行）の「（１）少なくとも複数のコイルを含む回路を・・・２つの重なり合ったヘリカルコイルを形成した。」を、「（１）少なくとも複数のコイルを含む回路の部品を多層基仮に設けると共に、前記複数のコイルの内、互いに磁界結合したコイルを、前記多層基板の複数の層に渡り厚膜コイルパターンとして設定した厚膜の磁界結合コイルを有する回路部品であって、
　前記多層基板を構成する複数の層に、それぞれコイルのターンのほぼ半周分か、それより長い長さを有する第１のコイルパターンと、第２のコイルパターンとを、同一層内で互いに向かい合った位置に厚膜の導体パターンとして形成し、かつ第１及び第２のコイルパターンの端部を、それぞれ各層間で接続することにより、前記磁界結合を有するバイファイラ巻きのコイルを形成する。
　（２）前記各層上に形成した第１のコイルパターンと、第２のコイルパターンを、互いに向かい合った位置からずらして配置することにより、２つの重なり合ったヘリカルコイルを形成する。」に訂正する。
（７）訂正事項ｇ
　明細書第１４頁第１７行（本件特許公報第７欄第９行）の「１２ＧＨｚ」を、「１２ＭＨｚ」に訂正する。
３．訂正の適否についての判断
（１）訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　訂正事項ａは、特許請求の範囲の請求項１に記載された「所定割合」を、「ほぼ半周分か、それより長い」という特定の割合に限定するものであるから、特許請求の範囲の減縮に相当する。
　訂正事項ｂ〜ｄも、訂正事項ａと同様に、訂正前の構成をより限定するものであるから、特許請求の範囲の減縮に相当する。
　訂正事項ｅは、「発明の詳細な説明」の欄の「回路」という用語を、特許請求の範囲の記載と整合するようにしたものであって、明りょうでない記載の釈明に該当する。
　訂正事項ｆは、前記特許請求の範囲の減縮にともなって不明りょうとなった明細書の「発明の詳細な説明」の欄の記載を、特許請求の範囲の記載と整合するようにしたものであって、明りょうでない記載の釈明に該当する。
　訂正事項ｇは、ＧＨｚをＭＨｚに訂正するものであって、誤記の訂正に該当する
　そして、これら訂正事項ａ〜ｇは、いずれも特許明細書及び図面に記載された事項の範囲内のものであって、いわゆる新規事項を追加するものではなく、さらには実質上特許請求の範囲を拡張または変更するものではない。
（２）独立特許要件についての判断
（本件発明）
　訂正後の特許請求の範囲の請求項１、２に記載された事項を構成とする発明（以下、それぞれ本件第１発明及び本件第２発明という。）は、全文訂正明細書の特許請求の範囲の請求項１及び請求項２に記載された次のとおりのものである。
「（１）少なくとも複数のコイルを含む回路の部品を多層基板に設けると共に、前記複数のコイルの内、互いに磁界結合したコイルを、前記多層基板の複数の層に渡り厚膜コイルパターンとして設定した厚膜の磁界結合コイルを有する回路部品であって、
　前記多層基板を構成する複数の層に、それぞれコイルのターンのほぼ半周分か、それより長い長さを有する第１のコイルパターン（６−１〜６−４、１０−１〜１０−４）と、第２のコイルパターン（７−１〜７−４、１１−１〜１１−４）とを、同一層内で互いに向かい合った位置に厚膜の導体パターンとして形成し、
　前記第１及び第２のコイルパターンの端部を、それぞれ各層間で接続することにより、前記磁界結合を有するバイファイラ巻きのコイルを形成したことを特徴とする厚膜の磁界結合コイルを有する回路部品。」
「（２）前記各層上に形成した第１のコイルパターン（１０−１〜１０−４）と、第２のコイルパターン（１１−１〜１１−４）を、互いに向かい合った位置からずらして配置することにより、２つの重なり合ったヘリカルコイルを形成したことを特徴とする請求項１記載の厚膜の磁界結合コイルを有する回路部品。」
（取消理由の概要）
　前記取消理由の概要は、本件特許に係る発明は、下記の刊行物１、２に記載された発明に基づいて当業者が容易に発明をすることができたものと認められるから、特許法２９条第２項の規定により特許を受けることができないというものである。
刊行物１：特開昭５６−５１８１０号公報
刊行物２：実願昭６１−１４２７５４号（実開昭６３−５０１０９号）のマイクロフィルム
（刊行物の記載事項）
　刊行物１には、薄板状の絶縁体（セラミック、絶縁性フェライト）の積層体の層間に、コイル用の導電パターン（２、１０：３、１１）を２組以上印刷し、これらが層間から層間へと連続した周回する導電路を形成するようにこれらパターンの端部接続部を重畳させると共に、絶縁体層間でこれら接続部を除く導電パターンを絶縁させた積層トランスに関し、前記コイル用の導電パターンの内端６、７間の間隙ｇは目的とする結合係数ｋに依存して決めることが記載されている（第２頁右上欄第２行〜第３頁右上欄第６行、及び第１〜８図参照）。
　刊行物２には、チップ型トランスに関し、絶縁基材（１）の上に約１／２ターンの導電パターン（Ｐ−１〜Ｐ−３、Ｓ−１〜Ｓ−３）と、該導電パターンの先端部を残して覆う絶縁層とが交互に積層され、前記導電パターン（Ｐ−１〜Ｐ−３）及び（Ｓ−１〜Ｓ−３）がそれぞれ接続されてコイルが形成されているものが記載されている（実用新案登録請求の範囲参照）。
（対比・判断）
　まず、本件第１発明について検討する。
　本件第１発明は、第１のコイルパターンと第２のコイルパターンからなる厚膜パターンにつき、それぞれコイルのターンのほぼ半周分か、それより長い長さを有する第１のコイルパターンと第２のコイルパターンを同一層内で互いに向かい合った位置に形成し、磁界結合を有するバイファイラ巻きのコイルを形成したものである。これに対し、刊行物１に記載のものでは、前記のように絶縁体層でコイルパターンを接続部を除いて絶縁する構成上、コイルのターンのほぼ半周分か、それより長い長さを有する第１のコイルパターンと第２のコイルパターンを同一層内で互いに向かい合った位置に形成するものではなく、さらに、バイファイラ巻きのコイルを形成しておらず、これらの点で本件第１発明と相違している。
　また、刊行物２に記載のものも、前記のように絶縁基材の上に約１／２ターンの２つの導電パターンとこれら導電パターンの先端部を残して覆う絶縁層とが交互に積層されたもので、コイルのターンのほぼ半周分か、それより長い長さを有する２つの導電パターンを同一層内に形成したものでない点で刊行物１に記載の発明と同様に本願第１発明と相違している。
　しかも、本件第１発明は、コイルのターンのほぼ半周分か、それより長い長さを有する２つのコイルパターンを同一層内に形成したことにより、磁界結合したコイルを多層回路基板に形成する際、磁気結合の結合度を調整して実装でき、しかも少ない層数でより多くのターン数が得られ小型化も同時に達成できるという訂正明細書に記載された顕著な作用効果を奏するものである。
　したがって、本件第１発明は、取消理由で引用した刊行物１、２に記載された発明に基づいて当業者が容易に発明をすることができたものとすることができない。
　つぎに、本件第２発明について検討する。
　本件第２発明は、本件第１発明を引用して記載した発明であり、本件第１発明の構成に、第１のコイルパターンと第２のコイルパターンを、互いに向かい合った位置からずらして配置することにより、２つの重なり合ったヘリカルコイルを形成するという構成を追加するものであるから、本件第１発明と同じ理由により、取消理由で引用した刊行物１、２に記載された発明に基づいて当業者が容易に発明をすることができたものとすることができない。
　そして、後述するように、特許異議申立人の提出した甲第１号証によっても、本件第１及び第２発明が、特許出願の際独立して特許を受けることができないとすることができず、また他にもそのような理由及び証拠方法を発見しない。
　よって、本件第１及び第２発明は、特許出願の際独立して特許を受けることができない発明ではない。
（むすび）
　以上のとおりであるから、本件訂正は、特許法第１２０条の４第２項ただし書及び同条第３項で準用する同法第１２６条第２〜４項の訂正に関する規定が、平成６年法律第１１６号付則第６条第１項の規定によりなお従前の例によるとされることから適用される、平成５年改正特許法第１２６条第１項ただし書、第２〜３項の規定に適合するので、本件訂正は認められるものである。
４．特許異議の申立てについての判断
（１）申立ての理由の概要
　特許異議申立人は、甲第１号証を提出し、本件特許に係る発明は甲号証に記載された発明に基づき、当業者が容易に発明をすることができたものであって、本件発明に係る特許は、特許法第２９条第２項の規定に違反してなされたものである旨の主張をしている。
（２）甲１号証の記載事項
　甲第１号証：実願昭５５−８１７３３号（実開昭５７−６２１６号）のマイクロフィルムには、厚膜印刷法による積層トランスに関し、その第３頁第１３行〜第５頁第５行には、第１図〜第１１図を参照して、「第１図のように、先ず磁性体層１を印刷し、上辺近くに引出部ａを有する導体２を印刷し、第２図に示すように導体２の一端を露出させて磁性体層３を右側部分に印刷し、第３図に示すように導体２に接続するＬ字形の導体４と、引出部ｃを有する逆Ｌ字形導体５とを同時に印刷し、次に第４図のように導体４の端部を露出させる孔６及び導体５の端部を露出させる孔７を有する磁性体層８を印刷する。第５図のように、これらの孔を通して下側の導体４、５にそれぞれ接続する導体９、１０を印刷し、次に第６図のように導体９、１０の端部を露出させる孔１１、１２を有する磁性体層１３を全面に印刷する。所望によりこの積層を必要な変更を加えて任意回数実行することができる。・・＜中略＞・・第７図のように導体９に接続する導体１４（引出部ｂを有する）及び導体１０に接続する導体１５を印刷する。以上で引出部ａからｂに至る一本のコイルが形成されることが分る。次に第８図のように導体１５の一端を残して磁性体層１６を左側部分に印刷し、次に第９図のように導体１５に接続し、且つ積層体の左辺に引出部ｄを有する逆Ｕ字形の導体１７を印刷し、さらに全面に磁性体層１８を印刷して積層を終り、・・・＜中略＞・・・本考案の積層トランスを完成する。その等価回路は第１１図に示す通りである。第４図ないし第７図の工程は所定回数反復されるものであるが、絶縁体層の貫通孔の位置はどの層でも同じ（向きは別として）になっているので積層工程が著しく単純化される。」と記載されている。
（３）対比・判断
　本件特許明細書の特許請求の範囲は前述のとおり訂正され、本件特許の請求項１及び請求項２に係る発明は、前記においてそれぞれ「本件第１発明」及び「本件第２発明」としたものであり、これらの発明は、前記のように、複数の層に、それぞれコイルのターンのほぼ半周分か、それより長い長さを有する第１のコイルパターンと第２のコイルパターンを同一層内で互いに向かい合った位置に導体パターンとして形成するものである。これに対し、甲第１号証に記載のものは、その第３図に示されるように磁性体層で導体の端部を除いて絶縁する構成上、全ての導体を同一層内で形成するものではなく、かつ、第５、７図に示されるように、全ての導体をコイルのターンのほぼ半周分か、それより長い長さを有するものとして形成するものでもないから、これらの点で本件第１及び第２発明と相違している。。しかも、本件第１及び第２発明は、この相違するとした点の構成により、前記のように顕著な作用効果を奏するものである。
　したがって、本件第１及び第２発明は、甲第１号証に記載された発明に基づいて当業者が容易に発明をすることができたものとすることができない。
５．むすび
　以上のとおりであるから、特許異議申立人の主張する理由及び提出した証拠方法によっては、本件発明、すなわち本件訂正後の請求項１及び請求項２の発明に係る特許を取り消すことはできない。
　また、他に本件訂正後の請求項１及び請求項２の発明に係る特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１１年６月３０日（１９９９．６．３０）
【訂正の要旨】
訂正の要旨
（１）特許請求の範囲の請求項１における「所定割合の」を、特許請求の範囲の減縮を目的として、「ほぼ半周分か、それより長い」に訂正する。
（２）特許請求の範囲の請求項１における「互いに向かい合った位置」を、特許請求の範囲の減縮を目的として、「同一層内で互いに向かい合った位置」に訂正する。
（３）特許請求の範囲の請求項１における「第１及び第２のコイルパターンを」を、特許請求の範囲の減縮を目的として、「第１及び第２のコイルパターンの端部を」に訂正する。
（４）特許請求の範囲の請求項１における「磁界結合のコイル」を、特許請求の範囲の減縮を目的として、「磁界結合を有するバイファイラ巻きのコイル」に訂正する。
（５）明細書の第２頁第１　３行、同頁第１５行及び同頁第１８〜１９行（本件特許公報第２欄第１０行、第１２行及び第１５行）の「回路」を、明細書の不明瞭な記載の釈明を目的として、それぞれ「回路部品」に訂正する。
（６）明細書第６頁第１７行〜第７頁第１４行（本件特許公報第４欄第１８行〜第３３行）の「（１）少なくとも複数のコイルを備えた回路を・・・２つの重なり合ったヘリカルコイルを形成した。」を、明細書の不明瞭な記載の釈明を目的として、
　「（１）少なくとも複数のコイルを含む回路の部品を多層基仮に設けると共に、前記複数のコイルの内、互いに磁界結合したコイルを、前記多層基板の複数の層に渡り厚膜コイルパターンとして設定した厚膜の磁界結合コイルを有する回路部品であって、
　前記多層基板を構成する複数の層に、それぞれコイルのターンのほぼ半周分か、それより長い長さを有する第１のコイルパターンと、第２のコイルパターンとを、同一層内で互いに向かい合った位置に厚膜の導体パターンとして形成し、かつ第１及び第２のコイルパターンの端部を、それぞれ各層間で接続することにより、前記磁界結合を有するバイファイラ巻きのコイルを形成する。
　　（２）前記各層上に形成した第１のコイルパターンと、第２のコイルパターンを、互いに向かい合った位置からずらして配置することにより、２つの重なり合ったヘリカルコイルを形成する。」に訂正する。
（７）明細書第１４頁第１７行（本件特許公報第７欄第９行）の「１２ＧＨｚ」を、誤記の訂正を目的として、「１２ＭＨｚ」に訂正する。
（５４）【発明の名称】
厚膜の磁界結合コイルを有する回路部品
（５７）【特許請求の範囲】
　（１）少なくとも複数のコイルを含む回路の部品を多層基板に設けると共に、前記複数のコイルの内、互いに磁界結合したコイルを、前記多層基板の複数の層に渡り厚膜コイルパターンとして設定した厚膜の磁界結合コイルを有する回路部品であって、
　前記多層基板を構成する複数の層に、それぞれコイルのターンの
ほぼ半周分か、それより長い
同一層内で
　前記第１及び第２のコイルパターン
の端部
を有するバイファイラ巻き
　（２）前記各層上に形成した第１のコイルパターン（１０−１〜１０−４）と、第２のコイルパターン（１１−１〜１１−４）を、互いに向かい合った位置からずらして配置することにより、２つの重なり合ったヘリカルコイルを形成したことを特徴とする請求項１記載の厚膜の磁界結合コイルを有する回路部品。
【発明の詳細な説明】
〔産業上の利用分野〕
　本発明は、厚膜の磁界結合コイルを有する
回路部品
回路部品
回路部品
〔従来の技術〕
　第４図は、従来の回路例（１）、第５図は、従来例の中間周波トランスを示した図、第６図は、従来の回路例（２）である。
図中、１は中間周波トランス、２は金属キャップ、３は微調整用ネジ、４はコイルボビン、ＴＲはトランジスタ、Ｃ１はコンデンサ、Ｌ１は１次側コイル、Ｌ２は２次側コイル、Ｖｃｃは電源、Ｒｘは受信部、Ｔｘは送信部、ＡＮＴはアンテナ、Ｌ３〜Ｌ９はコイル、Ｃ２〜Ｃ８はコンデンサ、５、６はバンドパスフィルタを示す。
　第４図の回路例（１）は、中間周波変換部分の回路を図示したものである。この回路では、１次側コイルＬ１と２次側コイルＬ２から成る中間周波トランス１を用いており、その１次側コイルＬ１と並列にコンデンサＣ１　（共振用）を接続し、この並列回路（共振回路）をトランジスタＴＲのコレクタに接続している。
　従来、上記の回路をプリント回路基板に実装する際、中間周波トランス１は、第５図に示したようなディスクリート部品を用いていた。
第５図のＡ図は外観、Ｂ図は内部構造を示す。
中間周波トランス１は、その外側に金属キャップ２が設けてあり、更に上部にはフェライト製の微調整用ネジ３が設けてある（Ａ図参照）。また金属キャップ２の内部には、１次側コイルＬ１と２次側コイルＬ２を同心円的に巻装したコイルボビン４が入れてある。
上記の中間周波トランス１は、自己インダクタンス及び相互インダクタンスを調整する必要があり、その場合、微調整用ネジ３を回動してコイルボビン４内で上下動させることにより、調整していた。
　第６図の回路例（２）は、１つのアンテナで送受信を行う際に用いるディプレクサの回路例である。この回路は、送信部Ｔｘ側と受信部Ｒｘ側とにそれぞれ、バンドパスフィルタ５、６を設けたものである。このバンドパスフィルタ５、６は、それぞれ、コンデンサとコイルとの並列回路を３回路備えている。
　上記のディプレクサを設計する場合、特に周波数が数＋ＭＨｚであると、使用するコイルのインダクタンス値は、通常、数μＨ程度となる。したがって、この回路をプリント回路基板に実装する際は、ディスクリ−ト部品のコイル（フェライト磁芯入り）が使用されている。
　又、上記のコイルを厚膜で形成する場合は、数百ｎＨ（ナノヘンリー）程度がモジュール形状等から限界となる。このため、厚膜のコイルを使って上記のディプレクサを実現するためには、コンデンサの容量値で目的の時定数が得られるように設計していた。
〔発明が解決しようとする課題〕
　上記のような従来のものにおいては次のような欠点があった。
　（１）コイル部分をディスクリ−ト部品により実装した場合には、小型化が困難であり、かつ実装作業に手間がかかる。
　（２）ディスクリート部品で構成したコイル部分、例えば中間周波トランス等においては、微調整ネジのような可動部分を有するため、経時的に不安定である。またプリント配線基板に実装（ディスクリート部品で実装）した場合、背の高いものとなる。
　（３）上記従来例で示したような回路のコイル部分を、単に厚膜で形成しても所定のインダクタンス値が得られにくく、本来の回路機能を発揮するのは困難であった。
　本発明は、このような従来の欠点を解消し、複数のコイルを多層回路基板に実装する際、厚膜の磁界結合コイルとして形成し、部品実装の簡略化と小型化を達成することを目的とする。
〔課題を解決するための手段〕
　本発明は上記の目的を達成するため、次のように構成したものである。
（１）
少なくとも
含む
の部品
多層基板
前記
前記多層基板の複数の層に渡り厚膜コイルパターン
設定した
回路部品
　
前記多層基板
複数の層に、それぞれコイルのターンのほぼ半周分か、それより長い
、同一層内で
いに向かい合った位置に
かつ
の端部
各層間
前記
を有するバイファイラ巻き
　（２）
前記各層上
〔作用〕
　本発明は上記のように構成したので、次のような作用がある。
　（１）上記第１の発明においては、磁界結合したコイルを多層回路基板に形成する際、磁気結合の結合度を調整して実装できる。
　したがって、使用に際し、従来のようなインダクタンスの調整をする必要がなく、無調整で使用できる。また上記結合度の調整は、コイルパターンの形成時に簡単にでき、しかも小型化も同時に達成できる。
　（２）上記第２の発明については、コイルの重なり具合の調整により、簡単に、しかも大幅に、磁気的結合度を変化させることができる。
　したがって、コイル間の相互インダクタンスを利用して他のコイルの機能をさせることもでき、部品点数を削減して小型で実装の容易な回路ができる。
〔実施例〕
　以下、本発明の実施例を図面に基づいて説明する。
　第１図は、本発明の第１実施例を示した図であり、Ａ図は分解平面図、Ｂ図は断面図である。図中、５−１〜５−４はフェライトシ−ト、６−１〜６−４は１次側コイルパターン、７−１〜７−４は２次側コイルパターン、８はブラインドスル−ホ−ルを示す。
　この実施例は、第４図に示した中間周波トランス１を、多層回路基板に厚膜のコイルパターンとして実装した例である。多層回路基板としては、フェライトシ−ト５−１〜５−４を積層したものを用い、厚膜のコイルパターンは、導体パタ−ンをバイファイラ巻きにしたものである。
　図示のように、フェライトシ−ト５−１〜５−４上には、それぞれ第１のコイルパタ−ンとして、１次側コイルパタ−ン（導体の印刷パタ−ン）６−１〜６−４と、第２のコイルパタ−ンとして、２次側コイルパタ−ン（導体の印刷パタ−ン）７−１〜７−４を、バイファイラ巻きにしてパタ−ニングする。
　即ち、各フェライトシ−ト５−１〜５−４上では、１次側コイルパタ−ン６−１〜６−４と、２次側コイルパタ−ン７−１〜７−４がそれぞれ、ほぼコイルの半周のコイルパタ−ンに形成され、かつこれらの半周のコイルパタ−ンが互いに向き合うようにしてパタ−ニングされる。
　そして、各半周のコイルパターンの端部は、ブラインドスル−ホ−ル（内部が導体で充満したスル−ホ−ル）８により、他のフェライトシ−ト上のパタ−ンと接続することにより、１次側コイルＬ１と２次側コイルＬ２（第４図参照）から成る中間周波トランス１を形成する。
　上記のようにして、１次側コイルパタ−ン６−１〜６−４と、２次側コイルパタ−ン７−１〜７−４をフェライトシ−ト５−１〜５−４上にパタ−ニングするが、その際、パタ−ン（導体パターン）の大きさ、タ−ン数（１次側と２次側のコイルのタ−ン数比率）、１次側コイルパタ−ン６−１〜６−４と２次側コイルパタ−ン７−１〜７−４との重なり具合等を調整することにより、中間周波トランスのインダクタンス値を最適な値に設定する。
　このようにすれば、完成した中間周波トランスは、無調整で使用することができる。また、多層回路基板への内蔵が可能なので、実装高さを低くでき小型化が可能となる。
　第２図及び第３図は、本発明の第２実施例を示した図であり、第２図は回路説明図、第３図は実装図である。図中、第６図と同符号は同一のものを示し、Ｍは相互インダクタンス、９−１〜９−４は回路基板（多層回路基板を構成する各回路基板）、１０−１〜１０−４は第１のコイルパタ−ン、１１−１〜１１−４は第２のコイルパタ−ンを示す。
　この実施例は、第６図に示したディプレクサを多層回路基板に実装した例である。
第２図において、Ａ図は適用する回路例（回路の一部）、Ｂ図はその等価回路、Ｃ図は実際のバンドパスフィルタの接続図である。なお図では第６図のバンドパスフィルタ５について示したが、バンドパスフィルタ６についても同様にして実施できる。
　先ず、Ａ図のように、２つのコイルＬ３とＬ４を接近して配置すると（磁界結合回路）Ｂ図のように相互インダクタンスＭが発生する。この相互インダクタンスＭを、バンドパスフィルタ５内のコイルＬ５と同じインダクタンス値にできたとすれば、バンドパスフィルタ５は、Ｃ図に示した接続図で済む（コイルＬ５が不要になる）。これを実現するために、第３図のようにして実装を行う。
　第３図において、Ａ図は分解平面図、Ｂ図は断面図である。図示のように、多層回路基板を構成する各回路基板９−１〜９−４上には、それぞれバイファイラ巻きにした第１のコイルパタ−ン１０−１〜１０−４と、第２のコイルパタ−ン１１−１〜１１−４が互いに対向位置（第１図参照）からずれた位置にパタ−ニングしてある。
　上記の各回路基板９−１〜９−４上のコイルパターンの端部間は、ブラインドスルーホールにより互いに接続し、全体として、２つの重なり合ったヘリカルコイルを形成させる。このようにすると、第１のコイルパタ−ン１０−１〜１０−４と、第２のコイルパタ−ン１１−１〜１１−４で構成した２つのヘリカルコイル（第２図のコイルＬ３とＬ４に対応）は、磁界結合のコイルとなり、相互インダクタンスＭ（（第２図Ｂ参照）が発生する。
　この結合度は、約１０％程度でコイルＬ３、Ｌ４のオーダーの約１０倍のインダクタンスが得られるため、第２図Ｃの接続により、第６図のバンドパスフィルタ５と等価な回路が得られる。
　したがって、第３図のＢ図に示したように、コンデンサＣ３、Ｃ４、Ｃ５をディスクリート部品として実装すれば、バンドパスフィルタ５（第６図参照）が得られる。また上記と同様にしてバンドパスフィルタ６も同一基板に実装すれば、第６図に示したようなディプレクサが得られる。
　なお、上記のコイルパタ−ンを形成する際、第１のコイルパタ−ン１０−１〜１０−４と、第２のコイルパターン１１−１〜１１−４の重なり具合を調整すれば、結合度を自由に変化させ、相互インダクタンスの値を任意に設定することができる。
　また、２個のコイルのパタ−ングにより、３個のコイルを作ることができるので、第６図の例では、コイルＬ５とＬ８の２個のコイルを使わなくて済み、その分部品点数が少なくなる。
　結局、第６図の回路のコイルを、単に厚膜で形成した場合には、７個のコイルを作る必要があるが、上記第２実施例のようにすれば５個のコイルを作るだけで済む。
　そして、全コイルの内、４個のコイルがそれぞれ２個づつ重なり合っているので、パターンを単に４個形成した場合よりも小さなパターンで済む（重なり合っている分だけ小さなパターンとなる）。
このため、モジュールの小型化ができ、コスト的にも有利となる。
　以上実施例について説明したが、本発明は次のようにしても実施可能である。
　（１）第１実施例（第１図参照）の場合、比較的使用周波数が低ければ、フェライトシ−トを用いるが、例えば
１２ＭＨｚ
　（２）第１実施例の場合、中間周波トランスを多層回路基板に内蔵することが可能であるが、その際、多層回路基板の内部層にのみパタ−ニングして（基板の表面層を使わない）内蔵させることも可能である。
　（３）上記第１実施例の用途としては、例えば増幅器等の直流カット部分の回路やインピ−ダンス変換部等にも利用することができる。
なお、中間周波トランスの場合は、２次側コイルの巻数を、１次側コイルの巻数より少なくして、ロ−インピーダンスに変換する構成が一般的である。
　（４）第２実施例の場合、コンデンサはディスクリート部品としたが、高誘電率の回路基板を用いれば、厚膜のコンデンサを形成して多層回路基板に内蔵させることも可能である。
　（５）上記第２実施例において、回路基板をフェライトで構成すれば、コイルのパタ−ニング径、タ−ン数を減らすことができ、更に小型化を達成できる。
　（６）上記コイルパタ−ンとしては、実施例のように、ほぼコイルの半周分の長さずつパターニングしてもよいが、このような例に限らず、例えば２／３周、あるいは３／４周等、任意の長さのコイルパタ−ンにしても、上記実施例と同様にして実施可能である。
特に、半周分よりも長くパタ−ニングした場合には、スル−ホ−ルの位置がずれるため、良好なコイルが製作可能であり、また少ない層数でより多くのターン数が得られる。
〔発明の効果〕
　以上説明したように、本発明によれば次のような効果がある。
　（１）ディスクリート部品で実装した場合にくらべて、小型で実装が容易である。
　（２）コイルパターンの形成時に、インダクタンス値の調整が簡単にできるから、実装後の調整は不要（無調整化）である。
　（３）基板の材料を変えれば、使用する周波数が低くても、高くても使用できる。
　（４）従来のような機械的な微調整機構がないので、構造的に安定している。
　（５）背の高いディスクリート部品によるコイルを使用しないから、実装高さが低くできる。
　（６）特に第２発明のようにすれば、部品点数の削減ができ（相互インダクタンスで他のコイルの代わりができる）、モジュールの小型化とコストダウンが実現できる。
【図面の簡単な説明】
　第１図は本発明の第１実施例の実装図、
　第２図は第２実施例の回路説明図、
　第３図は第２実施例の実装図、
　第４図は従来の回路例（１）を示した図、
　第５図は従来例の中間周波トランスを示した図、
　第６図は従来の回路例（２）を示した図である。
　５−１〜５−４…フェライトシ−ト
　６−１〜６−４…１次側コイルパタ−ン
　７−１〜７−４…２次側コイルパターン
　８…ブラインドスル−ホ−ル
　９−１〜９−４…回路基板
　１０−１〜１０−４…第１のコイルパタ−ン
　１１−１〜１１−４…第２のコイルパタ−ン