(57)【要約】【課題】  既存のコンピュータ・インタフェースの適用をより便利にし、かつユーザの動作習慣に適合するように、共存可能なデジタル・データ処理機器を既存のコンピュータ・インタフェースに提供すること。【解決手段】  ＮＡＤＮタイプまたはＮＯＲタイプのフラッシュ・メモリをグラフィック・メモリと組み合わせて単一構成要素を構成するために、ＭＣＰ実装技術を使用すること。【選択図】  図１
0003104803.tif 000002
【実用新案登録請求の範囲】
【請求項１】
ＮＡＤＮタイプまたはＮＯＲタイプのフラッシュ・メモリをグラフィック・メモリと組み合わせて単一構成要素を構成するために、ＭＣＰ実装技術を使用することを特徴とする複合メモリ・デバイス。
【請求項２】
データを記憶し、かつ書き込むためのメモリ・デバイスとして請求項１に記載の前記複合メモリ・デバイスを使用することを特徴とするメモリ・カード。
【請求項３】
請求項２に記載の前記メモリ・カードにおいて構築され、前記複合メモリ・デバイスから選択的に読み取り、かつ前記複合メモリ・デバイスに選択的に書き込むようにデータを制御するように設計され、信号を伝送するために、前記メモリ・カードを前記外部システムと接続するインタフェースを提供することを特徴とするメモリ・カード制御装置。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、携帯デジタル・グラフィック処理装置に関し、具体的には、ＰＤＡ、移動電話、スマート・フォン、ＭＰＥＧプレーヤ、またはパームタイプ・ゲーム・プレーヤなど、３Ｄグラフィック処理能力を向上させ、かつより便利な選択肢をユーザに提供し、また３Ｄグラフィック製品の傾向でもある手持ち式デバイスに関する。
【背景技術】
【０００２】
携帯デバイスは、一般に、軽量で薄く短いコンパクトな設計が中心である。そのような設計は、高速処理能力をグラフィック処理に提供することができない。パーソナル・コンピュータとは異なり、携帯装置の３Ｄアニメーションなどのグラフィック処理能力は、ユーザ用の高速データ処理能力に向上させることができない。
【考案の開示】
【考案が解決しようとする課題】
【０００３】
したがって、既存のコンピュータ・インタフェースの適用をより便利にし、かつユーザの動作習慣に適合するように、共存可能なデジタル・データ処理機器を既存のコンピュータ・インタフェースに提供することによって以上の欠点を克服する方式は、我々の注目に値する重要な主題である。
【０００４】
以上の記述を考慮して、本考案の考案者は、関係するコンピュータ製品の研究および開発ならびにマーケティングの長年の経験に基づいて、以上の欠点を克服するために研究を行い、実験を実施して、本考案による「携帯デジタル・グラフィック処理装置」を最終的に考案した。
【課題を解決するための手段】
【０００５】
本考案は、高度マルチチップ実装技術および知的スティック・メモリ・カード実装技術を使用して、グラフィック処理機能を携帯用に知的スティックに統合し、かつ携帯装置のデジタル・グラフィック処理能力を向上させるようにＰＤＡまたはスマート・フォンなどの携帯装置を統合することによって、必要なグラフィック処理能力を有する携帯デジタル・グラフィック処理装置を開示する。
以下、詳述する。
本考案の二重インタフェース・デジタル・データ・カードは、
異なる動作モード下にある外部データ伝送インタフェース・チャネルにＵＳＢ信号およびインタフェース信号を提供するための二重インタフェース制御装置と、
少なくとも１つのメモリ・モジュールを有し、かつデジタル・データを記憶するデバイスとして作用するメモリ・モジュールと、
回路板の一側面上の２つの異なるインタフェースの信号に対して印刷回路技術を使用し、信号接続のために前記インタフェースを暴露させ、前記２つのインタフェースが、ＵＳＢインタフェースおよび他のインタフェースを含む二重インタフェース回路レイアウトと、
デジタル・データ処理および計算能力を提供する適切な半導体回路設計によって前記二重インタフェース制御装置と統合されたデータ処理ユニットと、
前記二重インタフェース制御装置、メモリ・モジュール、二重インタフェース回路レイアウト、およびデータ処理ユニットを包含するキャリアであって、前記二重インタフェース制御装置およびメモリ・モジュールが、前記データ処理ユニットと接続された対応する回路を有し、前記二重インタフェース制御装置が、同時に１つのモードで動作することができるキャリアとを備えることからなる。
又、前記他のインタフェース信号が、前記インタフェースとして４ビット・データ線を使用し、それにより、前記インタフェースが、１ビットおよび４ビットの群から選択されたデータ・モードにおいてデータを伝送することが好適である。
又、本考案の携帯デジタル・グラフィック処理デバイスは、
インタフェース信号を提供し、かつデバイスがデータを伝送するためのインタフェース・チャネルとして作用するインタフェース制御装置と、
少なくとも１つの不揮発性メモリを有し、かつデジタル・データを記憶するための構成要素として作用する第１メモリ・モジュールと、
少なくとも１つの不揮発性メモリを有し、かつデジタル・データを記憶するための構成要素として作用する第２メモリ・モジュールと、
デジタル・グラフィック・データ処理および計算能力を提供するために、適切な半導体回路設計によって前記二重インタフェース制御装置と統合されたデータ処理ユニットと、
前記二重インタフェース制御装置と、メモリ・モジュールと、二重インタフェース回路レイアウトと、データ処理ユニットとを包含するためのキャリアとを備え、
前記インタフェース制御装置および第１メモリ・モジュールが、データを前記第１メモリ・モジュールに選択的に書き込み、かつデータを前記第１メモリ・モジュールから選択的に読み出すための、前記データ処理ユニットと接続された対応する回路を有し、前記データ処理ユニットおよび前記第２メモリ・モジュールが、データ処理を完成するために、データを前記第２メモリに選択的に書き込み、かつデータを前記第２メモリから選択的に読み出すための、前記処理ユニットと接続された対応する回路を有し、前記インタフェース制御装置が、関連する処理のために、データを前記データ処理ユニットに送信した後、前記インタフェース制御装置が、システムのグラフィック・データ処理能力を促進し、向上させるために、データを外部システムに伝送することからなる。
又、前記第２メモリ・モジュールが、メモリ・ユニットを有するデータ処理ユニットに前記データ処理ユニットをさらに統合するために、半導体技術を使用することが好適である。
又、前記第１メモリ・モジュールが、前記第２メモリ・モジュールを単一メモリ・モジュールにさらに統合するために、半導体技術を使用することが好適である。
又、前記インタフェースが、少なくとも１つのＵＳＢインタフェース信号を有するデータ伝送インタフェースであることが好適である。
又、前記デバイスのキャリアとして前記二重インタフェース・デジタル・データ・カードをさらに備えることが好適である。
又、本考案の、複合メモリ・デバイスは、
ＮＡＤＮタイプまたはＮＯＲタイプのフラッシュ・メモリをグラフィック・メモリと組み合わせて単一構成要素を構成するために、ＭＣＰ実装技術を使用することからなる。
又、本考案のメモリ・カードは、
データを記憶し、かつ書き込むためのメモリ・デバイスとして請求項１に記載の前記複合メモリ・デバイスを使用することからなる。
又、本考案のメモリ・カード制御装置は、
請求項２に記載の前記メモリ・カードにおいて構築され、前記複合メモリ・デバイスから選択的に読み取り、かつ前記複合メモリ・デバイスに選択的に書き込むようにデータを制御するように設計され、信号を伝送するために、前記メモリ・カードを前記外部システムと接続するインタフェースを提供することからなる。
【考案を実施するための最良の形態】
【０００６】
我々の審査官が本考案の目的、構造、刷新的な特徴、および性能を理解することをより容易にするために、好ましい実施形態と、ならびに本考案の詳細な記述について添付された図面とを使用する。
【０００７】
本考案のシステム・ブロック図である図１を参照されたい。この図は、グラフィック・データを伝送し、かつこのデバイスとＰＤＡおよびスマート・フォンなどの携帯装置との間の接続を提供するインタフェース制御装置１０１と、グラフィック・データ処理能力を有する高速グラフィック処理ユニット１０２と、高速グラフィック処理ユニット１０２の動作に必要な高速メモリ１０４とを備える。高速メモリ１０４は、この実施形態によればグラフィック処理に使用されるので、そのようなメモリ１０４は、グラフィック・メモリとも呼ばれ、ＳＤＲＡＭまたはＳＲＡＭなどの高速揮発性メモリとすることができる。このメモリの容量が大きくない場合、グラフィック・メモリは、高速メモリ・ユニットを有するグラフィック・データ・プロセッサに統合することができる。３Ｄグラフィック・データベース１０３は、不揮発性フラッシュ・メモリに含むことができ、必要な３Ｄグラフィック・データは、インタフェース制御装置１０１およびコンピュータ接続を介してダウンロードすることができ、または、高速グラフィック処理ユニット１０２の動作に使用されるデータまたはパラメータとして、チップ製造業者によってマスクＲＯＭ技術によりチップに事前ロードすることができる。
【０００８】
高度半導体実装技術を使用する場合、以上の揮発性メモリおよび不揮発性メモリは、モジュールとして実装することができる。図１のブロック図に示すように、メモリ容量、アクセス時間、およびデータ帯域幅を含めて異なる仕様を有するメモリを単一チップに統合するために、マルチチップ実装技術が一般に使用される。
【０００９】
マルチチップ実装技術を使用するほとんどの製品は、ボイス・ダウンロードおよび音声効果処理などのボイス処理にのみ使用されるが、３Ｄグラフィック処理および仮想現実グラフィック効果は、携帯装置に適用することができ、一方、本考案において開示するシステム設計およびグラフィック処理能力が含まれる。様々な携帯機器およびそれらの機器のグラフィック処理要件が、ＥＰＲＯＭ、ＥＥＰＲＯＭ、マスクＲＯＭ、フラッシュ・メモリ、ＦＲＡＭ、またはＭＲＡＭなどの不揮発性メモリと組み合わせるために、適切なメモリの仕様と、ＤＲＡＭ、ＳＤＲＡＭ、ＳＲＡＭ、またはＭＤＲＡＭ（マルチバンクＤＲＡＭ）などのタイプとを決定する。メモリ・チップの以上の実装タイプのあらゆる組合せが、本考案の携帯装置に適用可能であり、グラフィック処理専用に設計されたＳＧＲＡＭ、ＶＲＡＭ、ＷＲＡＭ、またはＭＤＲＡＭは、より高い性能を有するが、より高いコストをも有する。
【００１０】
さらに、この装置は、グラフィック・データをダウンロードするために、パーソナル・コンピュータ（ＰＣ）に接続されなければならず、また携帯装置に接続されなければならないので、インタフェース制御装置１０１は、ＵＳＢインタフェースおよびＭＭＣインタフェースなど、二重インタフェース制御装置として設計することができる。前者は、ＵＳＢバスを介してコンピュータ・プラットフォームに接続することができ、後者を使用して、ＰＤＡまたは移動電話などの携帯装置に接続することができる。スマート・フォンまたはゲーム・プレーヤなどのグラフィック・データ処理能力を促進および向上させる必要がある場合、グラフィック処理を促進するために、または３Ｄグラフィック仮想現実表示を改善するために、本考案によるグラフィック信号処理デバイスを装備することができる。本考案と共存する市販の最も適切な製品および一般的な設計は、ＵＳＢインタフェース知的スティックである。しかし、市販されている一般的な知的スティックは、４ピンＵＳＢインタフェースにのみ対応し、ピンの残りは使用されない。したがって、ピンの残りを使用して、携帯装置に接続するための第２の６ピン・インタフェースを設計することができ、これにより、以上の二重インタフェース・グラフィック処理知的スティックを容易に完成することができる。
【００１１】
知的スティックのインタフェース・レイアウトについて図２を参照されたい。本考案では、ピン１から４が、ＵＳＢインタフェース信号レイアウトに使用され、ピン５から１０が、第２インタフェースに使用され、それにより、グラフィック処理能力を有する二重インタフェース知的スティックが構成される。そのような二重インタフェース・レイアウトは、信号接続のために外部に暴露される。知的スティックをコンピュータ・システムに接続することが必要である場合、ＵＳＢケーブルを使用することができる。グラフィック処理を向上させるために携帯装置を接続することが必要である場合、図に示すように、低電力第２インタフェースを使用することができる。本考案は、データ伝送速度を改善するために、４ビット伝送帯域幅の設計を使用する。当然、低電力消費および長アイドリング時間の要件を達成するために、１ビット低速伝送帯域幅を使用して、携帯装置のシステム設計を容易にすることができる。しかし、この二重インタフェースは、同時に２つ以上の異なるデバイスまたはシステムについて機能することができない。
【００１２】
本考案によるデバイスの透視図である図３を参照されたい。本考案において開示した設計および方法は、携帯装置のグラフィック・データ処理能力を大きく向上させる。さらに、本考案は、知的スティックを設計に使用し、その結果、本考案は、ユーザのグラフィック処理要件について多様な選択肢を提供し、携帯装置にパーソナル・コンピュータの柔軟な機器設計を提供する。
【００１３】
上記の記述をまとめると、本考案により、従来の構造の性能が向上する。
【００１４】
本考案は、好ましい実施形態について例示として記述されているが、本考案は、それに限定されないことを理解されたい。反対に、様々な修正ならびに同様の構成および手続きを網羅することを意図しており、したがって、添付の請求項の範囲は、すべてのそのような修正ならびに同様の構成および手続きを包含するように、最も広範な解釈を与えられるべきである。
【図面の簡単な説明】
【００１５】
【図１】本考案の携帯デジタル・グラフィック処理装置のシステム・ブロック図である。
【図２】本考案による知的スティックのインタフェース・レイアウトを示す図である。
【図３】本考案の携帯デジタル・グラフィック処理装置の透視図である。
【符号の説明】
【００１６】
１０１  インタフェース制御装置
１０２  高速グラフィック処理ユニット
１０３  ３Ｄグラフィック・データベース
１０４  高速メモリ
【図１】
0003104803.tif 000003
【図２】
0003104803.tif 000004
【図３】
0003104803.tif 000005