(57)【要約】  本発明は、アノードとカソードの両方に少なくとも１つのトレンチを用いる高パワー密度又は低順電圧整流器を提供する。これらのトレンチは、半導体ダイの単位表面積当たりの接合部の表面積を増大させるために基板の両表面に形成される。この構造は、ダイの水平方向のスペースを増大させることなく、対処しうる電流負荷を増大させることを可能にする。この整流器は、その電流処理能力が増大されたことにより、より低い順電圧で動作することができる。更に、本発明のこの構造は、基板の使用効率を最大３０％も増大させることを可能にする。【選択図】  図１
2013506296.tif 000002
【特許請求の範囲】
【請求項１】
第１表面と、該第１表面に実質的に平行な第２表面を有する半導体基板と、
該基板の第１表面に形成された第１トレンチと、
該基板の第２表面に形成された第２トレンチとから成り、
前記第１トレンチの内側表面は、該第１トレンチの内側表面の少なくとも一部分に対して直角方向に延びる第１深さにまでＰ型であり、
前記第２トレンチは、該第２トレンチの内側表面の少なくとも一部分に対して直角方向に延びる第２深さにまでＮ型であることを特徴とするトレンチ型整流器。
【請求項２】
前記半導体基板は、真性である請求項１に記載のトレンチ型整流器。
【請求項３】
前記半導体基板は、Ｎ−である請求項１に記載のトレンチ型整流器。
【請求項４】
前記半導体基板は、Ｐ−である請求項１に記載のトレンチ型整流器。
【請求項５】
前記第１トレンチと前記第２トレンチのうちの少なくとも１つを含むアノードを有する請求項１に記載のトレンチ型整流器。
【請求項６】
前記第１トレンチと前記第２トレンチのうちの少なくとも１つを含むカソードを有する請求項１に記載のトレンチ型整流器。
【請求項７】
前記基板の前記第１表面の少なくとも一部分と、少なくとも前記第１トレンチを含む第１ドープ領域を有し、該第１ドープ領域はアノードを構成する請求項１に記載のトレンチ型整流器。
【請求項８】
前記基板の前記第２表面の少なくとも一部分と、少なくとも前記第２トレンチを含む第２ドープ領域を有し、該第２ドープ領域はカソードを構成する請求項１に記載のトレンチ型整流器。
【請求項９】
アノードとカソードを有し、該アノードは少なくとも前記第１トレンチを含み、該カソードは少なくとも前記第２トレンチを含むものである請求項１に記載のトレンチ型整流器。
【請求項１０】
アノードとカソードを有し、該アノードは少なくとも前記第２トレンチを含み、該カソードは少なくとも前記第１トレンチを含むものである請求項１に記載のトレンチ型整流器。
【請求項１１】
前記基板は、該基板の前記第１表面に形成された前記第１トレンチと、該基板の前記第２表面に形成された前記第２トレンチとの間に介在する中心部分を有する請求項１に記載のトレンチ型整流器。
【請求項１２】
前記第１トレンチは、少なくとも部分的に金属で被覆されている請求項１に記載のトレンチ型整流器。
【請求項１３】
前記第２トレンチは、少なくとも部分的に金属で被覆されている請求項１に記載のトレンチ型整流器。
【請求項１４】
第１表面と、該第１表面に実質的に平行な第２表面を有する半導体基板と、
該第１表面に形成された複数の第１トレンチを含む、該第１表面中の第１Ｐ＋ドープ領域と、
該第２表面に形成された複数の第２トレンチを含む、該第２表面中の第２Ｎ＋ドープ領域とから成り、
前記第１表面に形成された前記複数の第１トレンチは、互いに電気的に接続されており、
前記第２表面に形成された前記複数の第２トレンチは、互いに電気的に接続されていることを特徴とする高パワー密度トレンチ型整流器。
【請求項１５】
前記第１Ｐ＋ドープ領域は、少なくとも部分的に金属で被覆されている請求項１４に記載の高パワー密度トレンチ型整流器。
【請求項１６】
前記第２Ｎ＋ドープ領域は、少なくとも部分的に金属で被覆されている請求項１４に記載の高パワー密度トレンチ型整流器。
【請求項１７】
前記半導体基板は、真性である請求項１４に記載の高パワー密度トレンチ型整流器。
【請求項１８】
前記半導体基板は、Ｎ−である請求項１４に記載の高パワー密度トレンチ型整流器。
【請求項１９】
前記半導体基板は、Ｐ−である請求項１４に記載の高パワー密度トレンチ型整流器。
【請求項２０】
前記第１Ｐ＋ドープ領域はアノードを構成し、前記第２Ｎ＋ドープ領域はカソードを構成する請求項１４に記載の高パワー密度トレンチ型整流器。
【請求項２１】
前記基板は、前記第１Ｐ＋ドープ領域と第２Ｎ＋ドープ領域の間に介在する中心部分を有する請求項１４に記載の高パワー密度トレンチ型整流器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、整流器に関し、特に、低順電圧整流器又は高パワー密度整流器に関する。
【背景技術】
【０００２】
在来の整流器は、一般に、１個又は複数個の個別のダイオードから成る。それらの個別のダイオードは、それぞれ特定的に設計された異なる電気特性を有する物質の間を接合する接合部（ジャンクション）を有し、それらの物質の接合部では一方向にしか電流を通すことができないようになされている。これらのダイオードが通すことができる電流の量は、この接合部の表面積に比例する。
【０００３】
これらのダイオードは、多くの場合、「ダイ」（ｄｉｅ）（ダイオードなどの半導体デバイス作製のための半導体物質の小片）とも称される半導体基板に形成される。ダイには接合部を形成するためにダイの様々な部分の電気的特性を強化するいろいろな物質がドープ（添加）される。これらのドーピング物質は、通常、直接ダイの表面を通してダイに伝達（授与）される。１個のダイオードがダイ上に占める表面積が小さければ小さいほど、１個のダイ上に装着することができるダイオードなどの数を多くすることができ、それだけ半導体ダイの使用効率が高くなる。コストを下げるためにはダイの高い使用効率を維持するのが有利である。しかしながら、一方で、より大きな電流を伝達するためには接合部の広い表面積を維持することが有利である。そのため、より高い電流負荷に対処するという要求と、１個のダイ上に装着するダイオードなどの数をより少なくすることによって生じるコスト増とをバランスさせる必要性が生じてくる。
【０００４】
在来のダイオードは、表面区域が二次元（２Ｄ）の接合部を有する。しかしながら、この設計は、ダイの表面上に占めるダイオードの面積を最小限にし、かつ、接合部の表面積を最大限にするのには最適ではない。求められていることは、より高い効率のダイオードを提供することである。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ここに開示された本発明の実施形態の一側面は、現時点での最先端技術を更に改善することである。
【０００６】
本発明の別の側面は、表面区域が二次元の接合部を有する同様なサイズのダイオードと比べて、接合部の表面積を大きくすることを可能にする表面区域が三次元（３Ｄ）の接合部を提供することである。
【０００７】
本発明の更に別の側面は、接合部の表面積をより大きくすることによって、表面区域が二次元の接合部を有する同様なサイズの整流器と比べて、整流器が伝送することができる電流をより大きくすることである。
【０００８】
本発明の更に別の側面は、高いレベルの電流を通すことができるため、整流器をより低い順電圧で動作させることができ、結果としてエネルギーの節減につながることである。
【０００９】
本発明の更に別の側面は、整流器が基板表面上に占めるスペースを増大させることなく、接合部の表面積が増大されるので、半導体基板の使用効率が増大され、結果としてコスト節減につながることである。
【００１０】
以下の明細書の記載及び特許請求の範囲の記載から、上記の側面の１つ又はそれ以上が明確にされる。
【課題を解決するための手段】
【００１１】
整流器などの電子部品デバイスの市場では、占有スペースが比較的小さく、より高い電流負荷に対処することができ、より小さい電力で動作することができ、費用効率の高いデバイスを求める要望が常に大きくなっている。殊にモバイル（携帯型又は移動式）デバイスにとっては、特にスペースと電力の制約が関心事である。従って、比較的小さく、よりパワフルで、より小さい電力で動作することができ、しかも、総じてコスト増を招かないデバイスを求める高い要望がある。ここに開示された本発明の各実施形態は、上記の要望を充足するように構成された、従来技術を越える改良である。
【図面の簡単な説明】
【００１２】
【図１Ａ】ダブルトレンチ型整流器構造の一実施形態の略図である。
【図１Ｂ】金属層を含むダブルレンチ型整流器構造の一実施形態の略図である。
【図２Ａ】異なるトレンチ輪郭を有する実施形態を示す図（上面図）である。
【図２Ｂ】異なるトレンチ輪郭を有する実施形態を示す図（上面図）である。
【図２Ｃ】異なるトレンチ輪郭を有する実施形態を示す図（上面図）である。
【図３】図１Ａのダブルレンチ型整流器構造の電位の図表である。
【図４】在来の代表的なダイオード構造（二次元接合部型）の電位の図表である。
【図５】図１Ａのダブルレンチ型整流器構造の電界の図表である。
【図６】在来のダイオード構造（二次元接合部型）の電界の図表である。
【図７】いろいろな順電圧での図１Ａのダブルレンチ型整流器構造の電流密度を在来の二次元接合部型ダイオード構造のそれとを比較した表である。
【発明を実施するための形態】
【００１３】
ここに開示された本発明の各実施形態は、高パワー密度又は低順電圧整流器に向けられている。１つの枢要な特徴は、同等のサイズを有する在来の二次元接合部型整流器に比べて、増大された接合部表面積を有する三次元接合部を創生するためにトレンチ（溝）を利用することである。整流器を通すことができる電流の量は、整流器の接合部の表面積に比例する。従って、本発明の各実施形態は、同等のサイズの二次元接合部型整流器より高いレベルの電流を処理することができる。
【００１４】
ここに開示された本発明の各実施形態では、半導体にその表面に垂直に切り込むトレンチを形成することによって三次元の接合部を創生する。このトレンチが半導体ダイの表面上に占める水平方向のスペースは、同等のサイズの二次元の接合部に比して決して大きくはならない。従って、従来技術に比して半導体の使用効率を増大させる。その使用効率の増大は、３０％にもなり得る。
【００１５】
ここに開示された本発明の各実施形態は、いろいろな順電圧において、同等の二次元接合部型ダイオードより高い電流密度に対処することができ、従って、より低い印加電圧において在来のダイオードと同じ電流負荷に対処することができる。このため、本発明の各実施形態は、より低い電圧で動作することができ、それによって電力を節減することができる。このことは、モバイルデバイスにおいては、電力使用量が少ないことの結果としてバッテリーの寿命を延長することができるので特に有利である。
【００１６】
図１Ａは、本発明の一実施形態を示す。このダイオード又は整流器１０は、第１表面１４と、該第１表面に実質的に平行な第２表面１６を有する半導体基板１２から成る。半導体基板１２は、第１表面と第２表面の間に厚み（ｔｈｉｃｋｎｅｓｓ）３０を有する。基板１２を形成するためにいろいろな種類の半導体を用いることができる。それらの半導体としては、例えば、C,Si又はGeなどの１つ又はそれ以上の族IVの単体半導体、GaP,InAs,InP,AlGaAs,InGaAs又はAlGaAsPなどの１つ又はそれ以上の族III-Vの半導体、又は１つ又はそれ以上の族II-VIの半導体が挙げられる。
【００１７】
広範囲の種類の現存及び将来の半導体を適用することができる（又、将来適用することができるであろう）。しばしばダイとも称される単一の半導体片でダイオードやその他の構成部品などのいくつかの部品デバイスが製造されることが多い。例示的実施形態では、半導体ダイは、真性の(不純物を含まない）ものであってもよく、あるいはＮ−又はＰ−にドープされたものであってもよい。
【００１８】
半導体基板１２の第１表面１４と第２表面１６には、各々少なくとも１つのトレンチ１８Ａ、１８Ｂが形成されている。ダイオード１０は、少なくとも１つのトレンチ（例えば、１８Ａ）を含むアノード（陽極）を有し、少なくとも１つのトレンチ（例えば、１８Ｂ）を含むカソード（陰極）を有する。いうまでもなく、ダイオード１０の極性はその特定の形態に応じて決まる。これらのトレンチ１８Ａと１８Ｂは、基板１２の互いに対向する反対側の表面に形成されている。本明細書での説明においては、「トレンチ」とは、図１Ａにみられるように、半導体基板１２の実質的に平面状の表面に対して直角を成す実質的に垂直な陥凹のことをいう。トレンチの側壁は、いろいろな輪郭を有するものとすることができ、必ずしも厳密に垂直でなくてもよいことを理解されたい。。又、トレンチ１８Ａ、１８Ｂは、上からみていろいろな形状を有するものとすることができる。例えば、図２Ａは、実質的に長方形のトレンチ輪郭を有する実施形態の上面図を示す。図２Ｂは、六角形のトレンチ輪郭を有する実施形態の上面図を示す。図２Ｃは、円形のトレンチ輪郭を有する実施形態の上面図を示す。本発明の範囲から逸脱することなく、例えば、円形、卵形、楕円形、正多角形、不規則多角形などを含むいろいろな幾何学的輪郭を用いることができることを理解されたい。又、単一のデバイス内にいろいろなトレンチ輪郭の組み合わせを含めることができることも理解されたい。
【００１９】
図１Ａに示された例に戻って説明すると、基板の第１表面１４は、少なくとも部分的にＰ型にドープされている（ドーピング物質を添加されている）第１ドープ領域（ドーピング物質を添加されている領域）２２を有する。この第１ドープ領域２２は、少なくとも１つのトレンチ１８Ａを含み、アノードと称することができる。第１表面１４上のこの少なくとも１つのトレンチ１８Ａの内側表面は、基板１２内へ（該トレンチ１８Ａの内側表面に対して直角方向に測定して）深さ（ｄｅｐｔｈ）３２にまで少なくとも部分的にＰ型にドープされている。一方、基板の第２表面１６は、少なくとも部分的にＮ型にドープされている第２ドープ領域２４を有する。この第２ドープ領域２４は、少なくとも１つのトレンチ１８Ｂを含み、カソードと称することができる。第２表面１６上のこの少なくとも１つのトレンチ１８Ｂの内側表面は、基板１２内へ（該トレンチ１８Ｂの内側表面に対して直角方向に測定して）深さ３４にまで少なくとも部分的にＮ型にドープされている。この第１及び第２表面のトレンチのためのドーピングの深さは、変更可能である。本明細書での説明においては、「Ｐ型」とは、Ｐ＋ドーピング濃度からＰ−ドーピング濃度までの範囲を含む任意の度合のＰドーピングを意味するものとする。「Ｎ型」という用語も同様であるが、その範囲は、Ｎ−からＮ＋までのドーピング濃度を含むものとする。
【００２０】
本発明の各実施形態は、第１表面１４又は第２表面１６に１つ又はそれ以上のトレンチ１８Ａ、１８Ｂを有するものとすることができるが、第１表面１４及び第２表面１６のどちらかに２つ以上のトレンチが形成されている実施形態においては、それらのトレンチは、少なくとも部分的に電導性の物質を介して電気的に接続される。そのための電導性物質は、Ｐ型トレンチの場合はＰ型物質とし、Ｎ型トレンチの場合はＮ型物質とすることができる。その他の少なくとも部分的に電導性の物質を用いることもできる。
【００２１】
第１ドープ領域２２と第２ドープ領域２４によって接合部（ジャンクション）が形成される。図１にみられるように、これらの領域２２と２４とは、基板１２の中心部分２０によって分離することができる。中心部分２０は、真性半導体であってもよく、あるいはＰ−又はＮ−にドープされたものであってもよい。第１及び第２ドープ領域２２、２４は、いろいろなドーピング方法を用いて作製することができる。トレンチが特に幅狭で深い場合は、慣用のドーピング技法ではドーピング物質をトレンチ内へ十分に浸透させることができないことがある。この場合は、以下の方法でドーピングを実施することができる。Ｐドープ領域を作製するためには、ポリシリコンとホウ素の混合物を化学蒸着法（ＣＶＤ）によって蒸着させることができる。Ｎドープ領域を作製するためには、ポリシリコンとリン（phosphorous）の混合物を化学蒸着法（ＣＶＤ）によって蒸着させることができる。ポリシリコン−ホウ素及びポリシリコン−リンの濃度としては広範囲の濃度を用いることができるが、それらの濃度は、（例えば、ショットキー障壁の形成を防止するために）オーム接点を形成するのに少なくとも充分な濃度とすべきである。
【００２２】
ここに開示された本発明のトレンチに基づく、三次元接合部は、その少なくとも１つのＰ型トレンチ１８Ａが、少なくとも１つのＮ型トレンチ１８Ｂ及び半導体基板１２が有しているのよりも高い濃度（密度）の正孔（正帯電孔）を有しているので、整流器として機能する。一方、少なくとも１つのＮ型トレンチ１８Ｂは、少なくとも１つのＰ型トレンチ１８Ａ及び半導体基板１２が有しているのよりも高い濃度（密度）の電子を有している。上記正孔の一部分は、上記比較的高い正孔濃度の上記少なくとも１つのＰ型トレンチ１８Ａから上記低い正孔濃度の上記少なくとも１つのＮ型トレンチ１８Ｂ及び／又は半導体基板１２へ拡散する。同様にして、上記電子の一部分は、上記比較的高い電子濃度の上記少なくとも１つのＮ型トレンチ１８Ｂから上記低い電子濃度の上記少なくとも１つのＰ型トレンチ１８Ａ及び／又は半導体基板１２へ拡散する。キャリヤーと称されるこれらの電子と正孔が拡散するにつれて、上記少なくとも１つのＰ型トレンチ１８Ａは、正に帯電している正孔を喪失することにより、負に帯電することになり、一方、上記少なくとも１つのＮ型トレンチ１８Ｂは、負に帯電している電子を喪失することにより、正に帯電することになる。この電荷不均衡が、上記今や負に帯電した上記少なくとも１つのＰ型トレンチ１８Ａから上記今や正に帯電した少なくとも１つのＮ型トレンチ１８Ｂに向かう電界を誘導する。この電界が、電子及び正孔のそれ以上の拡散を停止させ、電界の方向のみへの電流の通過を可能にする。従って、電流は、一方向にのみ通ることができ、かくして、このデバイスは整流器として機能する。
【００２３】
図３は、上述したダブル（両面）トレンチ型ダイオード構造の（単一のトレンチ１８Ａの近傍で算定した）算定電位の例を示す。これらの電位は、図に示されるように各線（等電位線）に沿って一定である。図５は、ダブルトレンチ型ダイオード構造の（やはり単一のトレンチ１８Ａの近傍で算定した）算定電界強度の例を示す。この例では、電界強度は、図に示されるように各線に沿って一定である。図４及び図６は、図３及び図５に示されたトレンチ型構造のものと比較するために、それぞれ、トレンチのない平面状ダイオード（二次元接合部）の算定電位及び電界を示す。
【００２４】
図３〜６に示されたタイプのグラフは電位又は電界の非常に微妙な変化を描写する無数の線又は勾配曲線で描くことができるが、このようなグラフは、黒白の線画又はグレースケール（階調）画像を用いて高い信頼性をもってデジタル方式でスキャン又は写真複写することは困難であることを理解されたい。本明細書での説明の便宜上、図３〜６は、簡略化された形で示されている。例えば、図３及び５は、ほんの少数の等電位線をサンプル抽出して示されている。同様に、図４及び６も、少数の選択された電界区域又は帯域だけを示している。しかしながら、ここに示された図３〜６は、本発明の三次元トレンチ構造と在来の平面状ダイオード（二次元接合部）との電気特性の著しい相違を例示するには十分であることを理解されたい。
【００２５】
図７は、上述したダブルトレンチ型整流器と通常の二次元接合部（平面状又はＧＰＰ）との間で一定の順電圧範囲における電流密度を比較した表である。「改善比」と題する右端の欄は、通常の二次元接合部の電流密度に対するダブルトレンチ型整流器の同一の順電圧における電流密度の比率を示す。
【００２６】
ここに開示された本発明の各実施形態は、トレンチ１８Ａ、１８Ｂを利用することにより、より大きい電流の伝送を可能にし、従ってより高い電流負荷を処理することを可能にする三次元接合部を創生することによって従来技術を凌駕する改良を実現する。ここに開示された本発明の各実施形態は、いろいろな電圧において従来のデバイスより高い電流負荷に対処することができるので、より低い電圧で従来のデバイスと同等の電流負荷に対処することができ、従って、低順電圧整流器に適用するのに適している。更に、上述したトレンチは、半導体ダイ上に占める水平方向のスペースを増大させることなく接合部の表面積を増大させることができるので、ここに開示された本発明の各実施形態は、半導体の使用効率を最大３０％も増大させることができる。
【００２７】
一実施形態は、第１表面と、該第１表面に実質的に平行な第２表面を有し、両表面間に厚みを有する半導体基板（この例ではシリコン）から成る。この基板は、Ｎ−範囲の濃度にまでドープされている（ドーピング物質を添加されている）。
【００２８】
この整流器のアノードは、上記基板の第１表面に食刻（エッチング）された３つのトレンチから成る。これらの３つのトレンチの内側表面は、該内側表面の少なくとも一部分に対して直角方向に延びる深さにまで少なくとも部分的にＰ＋にドープされている（ドーピング物質を添加されている）。これらの３つのトレンチは、電気的に接続されている。アノードのこれらのトレンチには、良好な電流接点を創生するとともに、熱の放散を助成するために図１Ｂに示されるように金属層２６を被覆（コーティング）することができる。
【００２９】
この整流器のカソードは、上記基板の第２表面に、上記アノードを構成する３つのトレンチにほぼ対向して（又は互い違いに対向して）、食刻された２つのトレンチから成る。これらの２つのトレンチの内側表面は、該内側表面の少なくとも一部分に対して直角方向に延びる深さにまで少なくとも部分的にＮ＋にドープされている。これらの２つのトレンチは、基板の表面に沿ってのＮ＋ドーピングによって電気的に接続されている。カソードのこれらのトレンチには、良好な電流接点を創生するとともに、熱の放散を助成するために図１Ｂに示されるように金属層２８を被覆（コーティング）することができる。
【００３０】
当業者には明らかなように、本発明の精神及び範囲から逸脱することなく、上述した実施形態に関していろいろな改変、変更及び組み合わせが可能であり、そのような改変、変更及び組み合わせも、本発明の発明思想の範囲内であるとみなすべきである。特許請求の範囲の記載は、本発明の真の精神及び範囲内に入るすべての変更及び改変をカバーすることを企図したものであることを理解されたい。
【符号の説明】
【００３１】
１０  ダイオード、整流器
１２  半導体基板、基板
１４  第１表面
１６  第２表面
１８Ａ  トレンチ
１８Ｂ  トレンチ
２０  中心部分
２２  第１ドープ領域
２４  第２ドープ領域
２６  金属層
２８  金属層
３０  厚み
３２  深さ
３４  深さ
【図１Ａ】
2013506296.tif 000003
【図１Ｂ】
2013506296.tif 000004
【図２Ａ】
2013506296.tif 000005
【図２Ｂ】
2013506296.tif 000006
【図２Ｃ】
2013506296.tif 000007
【図３】
2013506296.tif 000008
【図４】
2013506296.tif 000009
【図５】
2013506296.tif 000010
【図６】
2013506296.tif 000011
【図７】
2013506296.tif 000012
【手続補正書】
【提出日】平成23年7月25日(2011.7.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１表面と、該第１表面に実質的に平行な第２表面を有する半導体基板と、
該基板の第１表面に形成された第１トレンチと、
該基板の第２表面に形成された第２トレンチとから成り、
前記第１トレンチの実質的に全内側表面は、Ｐ型であり、
前記第２トレンチの実質的に全内側表面は、Ｎ型であることを特徴とするトレンチ型整流器。
【請求項２】
前記半導体基板は、真性である請求項１に記載のトレンチ型整流器。
【請求項３】
前記半導体基板は、Ｎ−である請求項１に記載のトレンチ型整流器。
【請求項４】
前記半導体基板は、Ｐ−である請求項１に記載のトレンチ型整流器。
【請求項５】
前記第１トレンチと前記第２トレンチのうちの少なくとも１つを含むアノードを有する請求項１に記載のトレンチ型整流器。
【請求項６】
前記第１トレンチと前記第２トレンチのうちの少なくとも１つを含むカソードを有する請求項１に記載のトレンチ型整流器。
【請求項７】
前記基板の前記第１表面の少なくとも一部分と、少なくとも前記第１トレンチを含む第１ドープ領域を有し、該第１ドープ領域はアノードを構成する請求項１に記載のトレンチ型整流器。
【請求項８】
前記基板の前記第２表面の少なくとも一部分と、少なくとも前記第２トレンチを含む第２ドープ領域を有し、該第２ドープ領域はカソードを構成する請求項１に記載のトレンチ型整流器。
【請求項９】
アノードとカソードを有し、該アノードは少なくとも前記第１トレンチを含み、該カソードは少なくとも前記第２トレンチを含むものである請求項１に記載のトレンチ型整流器。
【請求項１０】
アノードとカソードを有し、該アノードは少なくとも前記第２トレンチを含み、該カソードは少なくとも前記第１トレンチを含むものである請求項１に記載のトレンチ型整流器。
【請求項１１】
前記基板は、該基板の前記第１表面に形成された前記第１トレンチと、該基板の前記第２表面に形成された前記第２トレンチとの間に介在する中心部分を有する請求項１に記載のトレンチ型整流器。
【請求項１２】
前記第１トレンチは、少なくとも部分的に金属を被覆されている請求項１に記載のトレンチ型整流器。
【請求項１３】
前記第２トレンチは、少なくとも部分的に金属を被覆されている請求項１に記載のトレンチ型整流器。
【請求項１４】
第１表面と、該第１表面に実質的に平行な第２表面を有する半導体基板と、
該第１表面に形成された複数の第１トレンチを含む、該第１表面中の第１Ｐ＋ドープ領域と、
該第２表面に形成された複数の第２トレンチを含む、該第２表面中の第２Ｎ＋ドープ領域とから成り、
前記第１表面に形成された前記複数の第１トレンチは、互いに電気的に接続されており、
前記第２表面に形成された前記複数の第２トレンチは、互いに電気的に接続されていることを特徴とする高パワー密度トレンチ型整流器。
【請求項１５】
前記第１Ｐ＋ドープ領域は、少なくとも部分的に金属を被覆されている請求項１４に記載の高パワー密度トレンチ型整流器。
【請求項１６】
前記第２Ｎ＋ドープ領域は、少なくとも部分的に金属を被覆されている請求項１４に記載の高パワー密度トレンチ型整流器。
【請求項１７】
前記半導体基板は、真性である請求項１４に記載の高パワー密度トレンチ型整流器。
【請求項１８】
前記半導体基板は、Ｎ−である請求項１４に記載の高パワー密度トレンチ型整流器。
【請求項１９】
前記半導体基板は、Ｐ−である請求項１４に記載の高パワー密度トレンチ型整流器。
【請求項２０】
前記第１Ｐ＋ドープ領域はアノードを構成し、前記第２Ｎ＋ドープ領域はカソードを構成する請求項１４に記載の高パワー密度トレンチ型整流器。
【請求項２１】
前記基板は、前記第１Ｐ＋ドープ領域と第２Ｎ＋ドープ領域の間に介在する中心部分を有する請求項１４に記載の高パワー密度トレンチ型整流器。
【請求項２２】
第１表面と、該第１表面に実質的に平行な第２表面を有する半導体基板と、
該基板の第１表面に形成された少なくとも２つの第１トレンチと、
該基板の第２表面に形成された少なくとも２つの第２トレンチとから成り、
前記第１トレンチのうちの少なくとも１つの第１トレンチの内側表面は、前記少なくとも２つの第１トレンチの間で該第１トレンチの内側表面の少なくとも一部分に対して直角方向に延びる第１深さにまで選択されたＰ型であり、該第１深さは、それらの第１トレンチの間の離間距離より浅く、
前記第２トレンチのうちの少なくとも１つの第２トレンチの内側表面は、前記少なくとも２つの第２トレンチの間で該第２トレンチの内側表面の少なくとも一部分に対して直角方向に延びる第２深さにまで選択されたＮ型であり、該第２深さは、それらの第２トレンチの間の離間距離より浅いことを特徴とするトレンチ型整流器。
【請求項２３】
第１表面と、該第１表面に実質的に平行な第２表面を有する半導体基板と、
該基板の第１表面に形成された少なくとも２つの第１トレンチと、
該基板の第２表面に形成された少なくとも２つの第２トレンチとから成り、
前記第１トレンチのうちの少なくとも１つの第１トレンチの内側表面は、前記少なくとも２つの第１トレンチの間で該第１トレンチの内側表面の少なくとも一部分に対して直角方向に延びる第１深さにまで少なくとも部分的にＰ＋にドープされており、該第１深さは、それらの第１トレンチの間の離間距離より浅く、
前記第２トレンチのうちの少なくとも１つの第２トレンチの内側表面は、前記少なくとも２つの第２トレンチの間で該第２トレンチの内側表面の少なくとも一部分に対して直角方向に延びる第２深さにまで少なくとも部分的にＮ＋にドープされており、該第２深さは、それらの第２トレンチの間の離間距離より浅いことを特徴とするトレンチ型整流器。
【請求項２４】
第１表面と、該第１表面に実質的に平行な第２表面を有する半導体基板と、
該基板の第１表面に形成された複数の第１トレンチと、
該基板の第２表面に形成された１つの第２トレンチとから成り、
前記第１トレンチの内側表面は、該第１トレンチの内側表面の少なくとも一部分に対して直角方向に延びる第１深さにまでＰ型であり、
前記第２トレンチは、該第２トレンチの内側表面の少なくとも一部分に対して直角方向に延びる第２深さにまでＮ型であり、該第２トレンチは、前記第１トレンチの内側表面の少なくとも一部分に対して直角方向に延びる方向に隣接する第１トレンチと第１トレンチとの間に位置していることを特徴とするトレンチ型整流器。
【国際調査報告】
2013506296.tif 000013