【事件の表示】
　特許第２５８９９８２号「アナログ・ディジタル変換装置」の特許に対する特許異議の申立てについて、次のとおり決定する。
【結論】
　特許第２５８９９８２号の特許を取り消す。
【理由】
１．手続の経緯
　本件特許第２５８９９８２号の発明についての出願は、昭和６２年５月７日（優先権主張・米国・１９８６年５月８日）に出願され、平成８年１２月５日にその発明について特許の設定登録がなされ、その後、根津　仁より特許異議の申立てがなされ、取消理由通知がなされ、その指定期間内である平成１０年５月２９日に訂正請求がなされたものである。
２．訂正の適否
（訂正明細書の請求項１に係る発明）
　訂正明細書の請求項１に係る発明は、その特許請求の範囲に記載された以下のとおりのものである。
　「アナログ入力信号を供給するアナログ信号入力端子と、
　第１の粗の並列形アナログ・ディジタル変換器であって、
　相対的に正のＤＣ電位と相対的に負のＤＣ電位間に結合され、複数のタップを有し、各タップに基準値を供給する粗のインピーダンス手段と、
　前記アナログ信号入力端子に結合される第１の各入力端子と、　前記基準値に接続される第２の各入力端子を有する第１の複数の比較器と、
　前記第１の複数の比較器に結合され、前記アナログ入力信号を表わす粗のディジタル値と、前記アナログ入力信号が現在在る前記基準値の範囲を示す範囲指示信号を発生するデコーダとを具備する、前記第１の粗の並列形アナログ・ディジタル変換器と、
　第２および第３の細密な並列形アナログ・ディジタル変換器であって、
　前記粗のインピーダンス手段に接続される第１および第２の細密なインピーダンス手段であり、前記細密なインピーダンス手段の各々は、複数のタップを有し、各タップに細密な基準値を供給し、前記細密なインピーダンス手段の各々の各タップは前記粗のインピーダンス手段の各タップに粗の抵抗と細密な抵抗が並列となる態様で接続される、前記第１および第２の細密なインピーダンス手段と、
　第２および第３の複数の比較器であり、これらの各比較器は前記アナログ信号入力端子に結合される第１の入力端子と、前記第１および第２の細密なインピーダンス手段のうちの何れか一方の前記細密な基準値に結合される第２の入力端子と、出力端子を有する、前記第２および第３の複数の比較器と、
　前記第２および第３の複数の比較器の出力端子にそれぞれ結合され、前記アナログ入力信号を表わす第１および第２の細密なディジタル値を発生する第１および第２の細密なデコーダと、
　前記範囲指示信号に応答して、前記第２および第３の複数の比較器の第２の入力端子を前記第１および第２の細密なインピーダンス手段のうちの何れか一方の前記細密な基準値に結合させるゲート手段とを具備する、前記第２および第３の細密な並列形アナログ・ディジタル変換器と、
　第１の粗の並列形アナログ・ディジタル変換器に所定の周波数を有するクロックを供給し、かつ前記所定の周波数を１／２で分周した周波数を有するクロックを前記第２および第３の細密な並列形アナログ・ディジタル変換器に互いに位相をずらして供給する、クロック発生手段と、
　前記粗のディジタル値と前記第２および第３の細密な並列形アナログ・デイジタル変換器からの前記第１および第２の細密なディジタル値とを交互に合成し、前記アナログ入力信号を表わす合成ディジタル値を供給する手段とを含んでいる、アナログ・ディジタル変換装置。」
（引用刊行物記載の発明）
刊行物１：ＩＥＥＥ　ＪＯＵＲＮＡＬ　ＯＦ　ＳＯＬＩＤ−ＳＴＡＴＥ　ＣＩＲＣＵＩＴＳ，ＶＯＬ．ＳＣ−２０，ＮＯ．６　第１１３８頁〜第１１４３頁（１９８５年１２月発行）
刊行物２：特開昭５７−１３５５２１号公報
　訂正明細書の請求項１に係る発明に対し、当審が訂正拒絶理由通知において引用した刊行物１の特に第２図、及び第１図とその説明には、
　「アナログ入力信号を供給するアナログ信号入力端子と、
　第１の粗の並列形アナログ・ディジタル変換器であって、
　相対的に正のＤＣ電位と相対的に負のＤＣ電位間に結合され、複数のタップを有し、各タップに基準値を供給する低インピ−ダンスの粗のインピーダンス手段と、
　前記アナログ信号入力端子に結合される第１の各入力端子と、前記各基準値に接続される第２の各入力端子を有する第１の複数の比較器と、
　前記第１の複数の比較器に結合され、前記アナログ入力信号を表わす粗のディジタル値と、前記アナログ入力信号が現在在る前記基準値の範囲を示す範囲指示信号を発生するデコーダとを具備する、前記第１の粗の並列形アナログ・デイジタル変換器と、
　第２の細密な並列形アナログ・ディジタル変換器であって、
　前記低インピ−ダンスの粗のインピーダンス手段に接続される高インピ−ダンスの第１の細密なインピーダンス手段であり、前記細密なインピーダンス手段は、複数のタップを有し、各タップに細密な基準値を供給し、前記細密なインピーダンス手段の各タップは前記粗のインピーダンス手段の各タップに粗の抵抗と細密な抵抗が並列となる態様で接続される、前記第１の細密なインピーダンス手段と、
　第２の複数の比較器であり、これらの各比較器は前記アナログ信号入力端子に結合される第１の入力端子と、前記第１の細密なインピーダンス手段の細密な基準値に結合される第２の入力端子と、出力端子を有する、前記第２の複数の比較器と、
　前記第２の複数の比較器の出力端子に結合され、前記アナログ入力信号を表わす第１の細密なディジタル値を発生する第１の細密なデコーダと、
　前記範囲指示信号に応答して、前記第２の複数の比較器の第２の入力端子を前記第１の細密なインピーダンス手段の前記細密な基準値に結合させるゲート手段とを具備する、前記第２の細密な並列形アナログ・ディジタル変換器と、
　前記粗のディジタル値と前記第２の細密な並列形アナログ・ディジタル変換器からの前記第１の細密なディジタル値とを合成し、前記アナログ入力信号を表わす合成ディジタル値を供給する手段とを含んでいる、
アナログ・ディジタル変換装置」
が記載されている。
　また、上記刊行物２には、
「第１の粗の並列形アナログ・ディジタル変換器と、第２、第３、第４、第５、第６の細密なアナログ・ディジタル変換器とを有し、
　前記第２、第３、第４、第５、第６の細密なアナログ・ディジタル変換器には、それらの出力が変化してから安定化するのに十分な時間が与えられるようにするために、前記第１の粗の並列形アナログ・ディジタル変換器に所定の周波数を有するクロックを供給し、かつ前記所定の周波数を１／５で分周した周波数を有するクロックを前記第２、第３、第４、第５、第６の細密なアナログ・ディジタル変換器に互いに位相をずらして供給する、クロック発生手段を用い、この位相をずらすことにより第２、第３、第４、第５、第６の細密なアナログ・ディジタル変換器は分解能よくアナログ・ディジタル変換することができ、粗のディジタル値と第２、第３、第４、第５、第６の細密なアナログ・ディジタル変換器からの細密なディジタル値とを交互に合成し、アナログ入力信号を表わす合成ディジタル値を供給する手段とを含んでいるアナログ・ディジタル変換装置」
が記載され、また、上記刊行物２の第５頁右上欄には、
　「細密なアナログ・ディジタル変換器は５個の場合について述べたが、必ずしもその数に限定されるものではない。」
と記載されているので、これは、
　「細密なアナログ・ディジタル変換器が２個の場合は、第１の粗の並列形アナログ・ディジタル変換器に所定の周波数を有するクロックを供給し、かつ前記所定の周波数を１／２で分周した周波数を有するクロックを２個の細密なアナログ・ディジタル変換器に互いに位相をずらして供給すること」
が充分示唆されているものと認める。
（対比・判断）
　訂正明細書に係る発明と刊行物１に記載された発明とを対比すると、前者が粗のインピーダンス手段に接続される第１および第２の細密なインピーダンス手段を有する細密なアナログ・ディジタル変換器を２個用い、第１の粗の並列形アナログ・ディジタル変換器に所定の周波数を有するクロックを供給し、かつ前記所定の周波数を１／２で分周した周波数を有するクロックを２個の細密なアナログ・ディジタル変換器に互いに位相をずらして供給することにより、２個の細密なアナログ・ディジタル変換器には、それらの出力が変化してから安定化するのに十分な時間が与えられ、より高い解像度の信号を発生するのに対して、後者は粗のインピーダンス手段に接続される細密なインピーダンス手段を有する細密なアナログ・ディジタル変換器は１個のみ用いている点で相違し、その余は一致する。
　しかしながら、刊行物１に記載された第２の細密なアナログ・ディジタル変換器の、高インピーダンス値である第１の細密なインピーダンス手段を、低インピーダンス値である粗のインピーダンス手段に接続するのと同様に、第３の細密なアナログ・ディジタル変換器の高インピーダンス値である第２の細密なインピーダンス手段を低インピーダンス値である粗のインピーダンス手段に接続することは、粗のインピーダンス手段が低インピーダンス値であることから、当業者にとって単なる設計的事項に属する程度のものにすぎない。
　そして、粗の並列形アナログ・ディジタル変換器と、２個の細密なアナログ・ディジタル変換器とを有し、前記２個の細密なアナログ・ディジタル変換器には、それらの出力が変化してから安定化するのに十分な時間が与えられ、より高い解像度の信号を発生するようにするために、前記粗の並列形アナログ・ディジタル変換器に所定の周波数を有するクロックを供給し、かつ前記所定の周波数を１／２分周した周波数を有するクロックを前記２個の細密なアナログ・ディジタル変換器に互いに位相をずらして供給する細密なアナログ・ディジタル変換器を用いることは、刊行物２に示唆されているから、訂正明細書に係る発明の２個の細密なアナログ・ディジタル変換器へのクロックの供給手段は、刊行物２に示唆されている技術を利用したにすぎない。
　したがって、上記相違点は上記事項により格別のものと認めることはできない。
　なお、出願人は、意見書において、刊行物１および刊行物２に記載されたものを組み合わせても意見書の図Ｃ程度にしかならない、と主張しているが、図Ｃは刊行物２に記載されたものを表すとする意見書の図Ａとほとんど変わりないから、図Ｃは刊行物１に記載されたものをほとんど考慮していない。
　以上のとおり、訂正明細書に係る発明は、上記刊行物１、及び刊行物２記載の発明に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
（むすび）
　したがって、上記訂正は、特許法第１２０条の４第３項で準用する同第１２６条第４項の規定に適合しないので、当該訂正は認められない。
３．特許異議の申立てについての判断
　（請求項１ないし３に係る発明）
　請求項１ないし３に係る発明は、特許明細書及び図面の記載からみて、請求項２に記載されたものの「前記第１および第２の細密な並列形アナログ・ディジタル変換器」は、「前記第２および第３の細密な並列形アナログ・ディジタル変換器」の誤記であるから、そのように読み替え、それぞれ、その特許請求の範囲の請求項１ないし３に記載されたものを適宜読み替えた次のとおりのものである。
「〔請求項１〕アナログ入力信号を供給するアナログ信号入力端子と、
第１の粗の並列形アナログ・ディジタル変換器であって、
相対的に正のＤＣ電位と相対的に負のＤＣ電位間に結合され、複数の基準値を供給する粗のインピーダンス手段と、
前記アナログ信号入力端子に結合される第１の各入力端子と、前記各基準値に接続される第２の各入力端子を有する第１の複数の比較器と、
前記第１の複数の比較器に結合され、前記アナログ入力信号を表わす粗のディジタル値と、前記アナログ入力信号が現在在る前記基準値の範囲を示す範囲指示信号を発生するデコーダとを具備する、前記第１の粗の並列形アナログ・ディジタル変換器と、
第２および第３の細密な並列形アナログ・ディジタル変換器であって、
第２および第３の複数の比較器であり、これらの各比較器は前記アナログ信号入力端子に結合される第１の入力端子を有し、また各比較器は前記アナログ入力信号を表わす細密なディジタル値を供給する各出力端子を有する、前記第２および第３の複数の比較器と、
前記粗のインピーダンス手段に結合され、且つ前記範囲指示信号に応答して、複数の細密な基準値を得て、該細密な基準値を前記第２および第３の複数の比較器の第２の各入力端子に結合させる細密なインピーダンス手段とを具備し、前記細密な基準値は前記アナログ入力信号の現在値を含む値の範囲にわたる前記第２および第３の細密な並列形アナログ・ディジタル変換器と、
前記第１の粗の並列形アナログ・ディジタル変換器に所定の周波数を有するクロックを供給し、かつ前記所定の周波数を１／２で分周した周波数を有するクロックを前記第２および第３の細密な並列形アナログ・ディジタル変換器に互いに位相をずらして供給する、クロック発生手段と、
前記粗のディジタル値と前記第２および第３の細密な並列形アナログ・ディジタル変換器からの前記細密なディジタル値とを交互に合成し、前記アナログ入力信号を表わす合成ディジタル値を供給する手段とを含んでいる、アナログ・ディジタル変換装置。
　［請求項２］前記アナログ・ディジタル変換装置は、各サンプルがｎ（ｎは２より大きい整数）ビットを有する一連のディジタル・サンプルを発生し、
前記第１の粗の並列形アナログ・ディジタル変換器は、ほぼ等しい抵抗増分を有する２ｘ（ｘはｎより小さい整数）の粗のセグメントを有する粗の抵抗要素を含んでおり、
前記第２および第３の細密な並列形アナログ・ディジタル変換器は、少なくとも２（ｎ−ｘ）の緻密なセグメントを有する細密な抵抗列を含んでいる、特許請求の範囲第１項記載のアナログ・ディジタル変換装置。
［請求項３］前記粗のインピーダンス手段はｘ（整数）個のセグメントに分割され、該ｘ個のセグメントの各々には、直列に接続されたｙ（整数）個の細密なインピーダンス並列に結合されており、細密なインピーダンスの総数をｚ（整数）個とすると、ｚ＝ｘ・ｙである、特許請求の範囲第１項記載のアナログ・ディジタル変換装置。」
（引用刊行物記載の発明）
刊行物１：ＩＥＥＥ　ＪＯＵＲＮＡＬ　ＯＦ　ＳＯＬＩＤ−ＳＴＡＴＥ　ＣＩＲＣＵＩＴＳ，ＶＯＬ．ＳＣ−２０，ＮＯ．６　第１１３８頁〜第１１４３頁（１９８５年１２月発行）
刊行物２：特開昭５７一１３５５２１号公報
　当審が通知した取消理由に引用した刊行物１、刊行物２には、上記２．訂正の適否（引用刊行物記載の発明）の項に記載されているものの他に、特に刊行物１には、
「アナログ・ディジタル変換装置は、各サンプルがｎ（ｎは２より大きい整数）ビットを有する一連のディジタル・サンプルを発生し、
　第１の粗の並列形アナログ・ディジタル変換器は、ほぼ等しい抵抗増分を有する２ｘ（ｘはｎより小さい整数）の粗のセグメントを有する粗の抵抗要素を含んでおり、
　第２の細密な並列形アナログ・ディジタル変換器は、少なくとも２（ｎ−ｘ）の細密なセグメントを有する細密な抵抗列を含んでいること」
が記載され、さらに、上記刊行物１には、
「前記粗のインピーダンス手段はｘ（整数）個のセグメントに分割され、該ｘ個のセグメントの各々には、直列に接続されたｙ（整数）個の細密なインピーダンスが並列に結合されており、細密なインピーダンスの総数をｚ（整数）個とすると、ｚ＝ｘ・ｙであること」
が記載されている。
　［請求項１に係る発明について］
　そこで、請求項１に係る発明と上記刊行物１に記載されたものとを対比すると、
　請求項１に係る発明は、粗のインピーダンス手段に結合される細密なインピーダンス手段を有する細密なアナログ・ディジタル変換器を２個用い、第１の粗の並列形アナログ・ディジタル変換器に所定の周波数を有するクロックを供給し、かつ前記所定の周波数を１／２で分周した周波数を有するクロックを２個の細密なアナログ・ディジタル変換器に互いに位相をずらして供給しているのに対して、上記刊行物１に記載されたものでは、粗のインピーダンス手段に結合される細密なインピーダンス手段を有する細密なアナログ・ディジタル変換器を１個用いる点、
で相違し、その余は一致している。
　しかしながら、上記２．訂正の適否（対比・判断）で示したと同様の理由によって、本件の請求項１に係る発明は、刊行物１、及び刊行物２に記載されたものに基づいて当業者が容易に発明をすることができたものである。
［請求項２、３に係る発明について］
　請求項２、３に係る発明は、本件の請求項１に係る発明の構成に、上記刊行物１に記載されている構成を付け加えたものであるから、請求項２、３に係る発明も、本件の請求項１に係る発明と同様に、刊行物１、及び刊行物２に記載されたものに基づいて当業者が容易に発明をすることができたものである。
（むすび）
　以上のとおり、請求項１ないし３に係る発明のは、刊行物１、及び刊行物２に記載されたものに基づいて当業者が容易に発明をすることができたものであるから、請求項１ないし３に係る発明の特許は、特許法第２９条第２項の規定に違反してされたものである。
　したがって、請求項１ないし３に係る発明の特許は、特許法第１１３条第２号に該当し、取り消されるべきものである。
　よって、結論のとおり決定する。
【異議決定日】
平成１１年４月５日（１９９９．４．５）