(57)【要約】本発明は、オプトエレクトロニクス部品であって、第１の主面（１ａ）を有するキャリア（１）と、基板を有さない少なくとも１個のオプトエレクトロニクス半導体チップ（２）と、コンタクトメタライゼーション（３ａ，３ｂ）とを備えており、キャリア（１）が電気絶縁性であり、少なくとも１個のオプトエレクトロニクス半導体チップ（２）が、キャリア（１）の第１の主面（１ａ）に、結合材料（４）、特にはんだ材料によって固定されており、コンタクトメタライゼーション（３ａ，３ｂ）が、第１の主面（１ａ）のうちオプトエレクトロニクス半導体チップ（２）が存在していない少なくとも１つの領域、を覆っており、コンタクトメタライゼーション（３ａ，３ｂ）が、オプトエレクトロニクス半導体チップ（２）に導電接続されている、オプトエレクトロニクス部品、に関する。【選択図】  図１
2013506976.tif 000002
【特許請求の範囲】
【請求項１】
オプトエレクトロニクス部品であって、
−  第１の主領域（１ａ）を有するキャリア（１）と、
−  少なくとも１個の基板レス・オプトエレクトロニクス半導体チップ（２）と、
−  コンタクトメタライゼーション（３ａ，３ｂ）と、
を備えており、
−  前記キャリア（１）が電気絶縁性であり、
−  前記少なくとも１個のオプトエレクトロニクス半導体チップ（２）が、前記キャリア（１）の前記第１の主領域（１ａ）に、結合材料（４）、特にはんだ材料によって、固定されており、
−  前記コンタクトメタライゼーション（３ａ，３ｂ）が、前記第１の主領域（１ａ）のうち前記オプトエレクトロニクス半導体チップ（２）が存在していない少なくとも１つの領域、を覆っており、
−  前記コンタクトメタライゼーション（３ａ，３ｂ）が、前記オプトエレクトロニクス半導体チップ（２）に導電接続されている、
オプトエレクトロニクス部品。
【請求項２】
−  前記キャリア（１）が、前記第１の主領域（１ａ）から、前記キャリア（１）を通って、反対側の第２の主領域（１ｂ）まで延在している少なくとも１つの開口部（５）、を有し、
−  前記開口部（５）が、少なくとも部分的に導電性材料（６）で満たされており、
−  前記導電性材料（６）が、前記コンタクトメタライゼーション（３ａ，３ｂ）に導電接続されている、
請求項１に記載のオプトエレクトロニクス部品。
【請求項３】
−  前記少なくとも１つの開口部（５）が、横方向において、前記キャリア（１）によって完全に囲まれている、
請求項２に記載のオプトエレクトロニクス部品。
【請求項４】
−  少なくとも１つの開口部（５）の前記導電性材料（６）の横方向に前記キャリア（１）が存在しない、
請求項１から請求項３のいずれか一項に記載のオプトエレクトロニクス部品。
【請求項５】
−  前記キャリア（１）の前記第２の主領域（１ｂ）に、少なくとも１つの部品接続部（８）が配置されており、
−  前記部品接続部（８）が、前記少なくとも１つの開口部（５）における前記導電性材料（６）に導電接続されている、
請求項１から請求項４のいずれか一項に記載のオプトエレクトロニクス部品。
【請求項６】
−  前記キャリア（１）の前記第１の主領域（１ａ）に固定されている少なくとも２個の同じタイプのオプトエレクトロニクス半導体チップ（２）と、
−  前記同じタイプのオプトエレクトロニクス半導体チップ（２）を、前記第１の主領域（１ａ）とは反対側の面において覆っている少なくとも１つの変換要素（９）と、
を備えている、請求項１から請求項５のいずれか一項に記載のオプトエレクトロニクス部品。
【請求項７】
−  前記変換要素（９）が、同じタイプの２個の隣り合うオプトエレクトロニクス半導体チップ（２）の間の空間（１０）を覆っている、
請求項６に記載のオプトエレクトロニクス部品。
【請求項８】
−  前記オプトエレクトロニクス半導体チップ（２）の周囲に少なくとも部分的に形成されているポッティング体（１１）、
を備えており、
−  前記ポッティング体（１１）が前記キャリア（１）の前記第１の主領域（１ａ）に隣接しており、
−  前記ポッティング体の少なくとも１つの側面領域（１１ｃ）が、前記キャリア（１）の少なくとも１つの側面領域（１ｃ）と揃っている、
請求項１から請求項７のいずれか一項に記載のオプトエレクトロニクス部品。
【請求項９】
−  ハウジング基体（１２）と、
−  請求項１から請求項８のいずれか一項に記載の、少なくとも１個のオプトエレクトロニクス部品（１００）と、
を備えており、
−  前記オプトエレクトロニクス部品（１００）が前記ハウジング基体（１２）に固定されている、
オプトエレクトロニクスデバイス。
【請求項１０】
−  前記オプトエレクトロニクス部品（１００）の周囲に少なくとも部分的にポッティング体（１１）が成形されており、
−  前記ポッティング体（１１）が、前記キャリア（１）と、前記オプトエレクトロニクス半導体チップ（２）と、前記ハウジング基体（１２）とに隣接している、
請求項９に記載のオプトエレクトロニクスデバイス。
【請求項１１】
オプトエレクトロニクス部品を製造する方法であって、
−  多数のキャリア（１）を備えたキャリア集合体を形成するステップと、
−  多数のオプトエレクトロニクス半導体チップ（２）を基板（２０）上に形成するステップと、
−  前記オプトエレクトロニクス半導体チップ（２）を前記基板（２０）から剥離するステップと、
−  少なくとも１個の前記オプトエレクトロニクス半導体チップ（２）を、前記キャリア集合体の少なくとも１つの前記キャリア（１）に、はんだ実装によって貼り付けるステップと、
を含んでおり、
−  前記オプトエレクトロニクス半導体チップ（２）が前記キャリア（１）に貼り付けられる前に、前記オプトエレクトロニクス半導体チップ（２）を動作させることで機能チェックが実行される、
方法。
【請求項１２】
−  前記オプトエレクトロニクス半導体チップ（２）が、前記キャリア集合体のキャリア（１）に貼り付けられる前に、補助キャリア（２２）に貼り付けられ、
−  前記機能チェックが前記補助キャリア（２２）において実行される、
請求項１１に記載の方法。
【請求項１３】
−  前記キャリア集合体の少なくとも１つのキャリア（１）の第１の主領域（１ａ）にメタライゼーションが形成され、
−  次いで、フォトリソグラフィ法を使用して前記メタライゼーションがパターン化されてコンタクトメタライゼーション（３ａ，３ｂ）が形成される、
請求項１１または請求項１２のいずれか一項に記載の方法。
【請求項１４】
−  請求項１から請求項８のいずれか一項に記載のオプトエレクトロニクス部品が製造される、
請求項１１から請求項１３のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
オプトエレクトロニクス部品を開示する。さらに、このようなオプトエレクトロニクス部品を備えたオプトエレクトロニクスデバイスを開示する。さらに、オプトエレクトロニクス部品を製造する方法を開示する。
【背景技術】
【０００２】
特許文献１には、オプトエレクトロニクス半導体ボディが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】独国特許出願公開第１０２００７０２２９４７ Ａ１ 号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の１つの目的は、特に簡単な方法においてサイズをスケーリング（拡大・縮小）することのできるオプトエレクトロニクス部品を開示することである。
【０００５】
本明細書に記載されているオプトエレクトロニクス部品は、例えば、発光ダイオードまたは放射検出器である。
【課題を解決するための手段】
【０００６】
本オプトエレクトロニクス部品の少なくとも一実施形態によると、オプトエレクトロニクス部品は、キャリアを備えている。このキャリアは、任意の望ましい形状を有することができ、例えば平行六面体に形成されている。キャリアは、少なくとも１個の半導体チップを担持して機械的に支持するための十分な機械的安定性を有する。この目的のため、キャリアは、例えば、硬い材料からなる固体として、あるいは膜として、具現化することができる。キャリアは、例えばその主延在方向に沿って延びる第１の主領域を有する。
【０００７】
本オプトエレクトロニクス部品の少なくとも一実施形態によると、本部品は、少なくとも１個の基板レスのオプトエレクトロニクス半導体チップを備えている。この場合、「基板レス」とは、オプトエレクトロニクス半導体チップが、例えば、動作時に電磁放射を生成または検出するために設けられるエピタキシャル形成された積層体を備えていることを意味する。半導体チップのエピタキシャル形成された積層体から成長基板を除去する。このようにすることで、成長基板が存在しない、したがって基板レスのオプトエレクトロニクス半導体チップを実現する。この半導体チップは、厚さが２０μｍ未満、例えば２μｍ〜６μｍの範囲内（両端値を含む）であることが好ましい。基板レス・オプトエレクトロニクス半導体チップは、例えば、発光ダイオードチップ、レーザダイオードチップ、または光検出器チップとすることができる。
【０００８】
本オプトエレクトロニクス部品の少なくとも一実施形態によると、オプトエレクトロニクス部品は、コンタクトメタライゼーションを備えている。コンタクトメタライゼーションは、少なくとも１個のオプトエレクトロニクス半導体チップとの接続を形成するために設けられている。コンタクトメタライゼーションは、例えば、金、白金、銀、アルミニウム、のうちの少なくとも１種類の金属を含んでいる、またはそのような金属からなる。コンタクトメタライゼーションを形成するための金属を、キャリアの少なくとも一部分に、例えば蒸着によって堆積させた後、例えばフォトリソグラフィ法を使用してパターン化することで、コンタクトメタライゼーションを形成する。
【０００９】
本オプトエレクトロニクス部品の少なくとも一実施形態によると、キャリアは、電気絶縁性として具現化されている。この目的のため、キャリアは、電気絶縁性材料または低導電性材料からなることが好ましい。キャリアは、例えば、セラミック、シリコン、プラスチック、のうちの１種類の材料を含んでいる、またはそのような材料からなる。キャリアがセラミック材料によって形成される場合、例えば、Ａｌ２Ｏ３、ＡｌＮ、ＢＮ（例：立方晶系窒化ホウ素（ＰＣＢＮ））のうちの少なくとも１種類を含んでいる、またはこれらの材料のうちの１種類からなる。
【００１０】
本オプトエレクトロニクス部品の少なくとも一実施形態によると、オプトエレクトロニクス半導体チップは、キャリアの第１の主領域に、結合材料によって固定されている。この場合、オプトエレクトロニクス半導体チップは、一例として、オプトエレクトロニクス部品のコンタクトメタライゼーションに、結合材料によって導電接続されている。例えば、オプトエレクトロニクス半導体チップとキャリアの第１の主領域との間に配置されているはんだ材料によって、オプトエレクトロニクス半導体チップをキャリアに機械的に結合することができる。言い換えれば、オプトエレクトロニクス半導体チップはキャリア上で第１の主領域にはんだ付けすることができる。
【００１１】
本オプトエレクトロニクス部品の少なくとも一実施形態によると、コンタクトメタライゼーションは、キャリアの第１の主領域のうちオプトエレクトロニクス半導体チップが存在していない少なくとも１つの領域、を覆っている。すなわち、キャリアの第１の主領域のうちオプトエレクトロニクス半導体チップによって覆われていない領域が、コンタクトメタライゼーションによって覆われている。言い換えれば、キャリアは、少なくとも第１の主領域に平行な方向（すなわち横方向）において、キャリアの第１の主領域に固定されている１個または複数のオプトエレクトロニクス半導体チップよりも大きい範囲を有する。したがって、キャリアは、横方向において、チップとは異なる、好ましくはチップより大きい範囲を有することができる。したがって、チップの有効範囲がキャリアによって大きくなり、これによってオプトエレクトロニクス半導体チップの取扱いを容易にすることができる。加わった領域は、例えば、好ましくはオプトエレクトロニクス半導体チップが導電接続される、コンタクトメタライゼーションに利用することができる。その場合、コンタクトメタライゼーションは、オプトエレクトロニクス半導体チップを外部と電気的に接続する役割を果たすことができる。一例として、コンタクトメタライゼーションを本部品の部品接続部または外部接続領域に導電接続することができる。
【００１２】
本オプトエレクトロニクス部品の少なくとも一実施形態によると、本部品は、第１の主領域を有するキャリアと、少なくとも１個の基板レス・オプトエレクトロニクス半導体チップと、コンタクトメタライゼーションとを備えている。この場合、キャリアは、電気絶縁性として具現化されており、少なくとも１個のオプトエレクトロニクス半導体チップは、結合材料、特にはんだ材料によって、キャリアの第１の主領域に固定されている。コンタクトメタライゼーションは、第１の主領域のうちオプトエレクトロニクス半導体チップが存在していない少なくとも１つの領域、を覆っており、オプトエレクトロニクス半導体チップに導電接続されている。
【００１３】
この場合、本明細書に記載されているオプトエレクトロニクス部品の利点として、特に、基板レス・オプトエレクトロニクス半導体チップを、キャリアを介して特に良好に熱的に結合することができる。なぜなら、例えば熱的に結合される領域がキャリアによって大きくなっているためである。さらには、キャリア自体が、半導体チップの動作時に発生する熱を吸収するヒートシンクとしての役割を果たすことができる。さらには、キャリアのこの構造によって、オプトエレクトロニクス部品の外形寸法を比較的自由に設定することが可能であり、すなわち、使用する基板レス・オプトエレクトロニクス半導体チップのサイズとは無関係に最大寸法を設定することができる。したがって、オプトエレクトロニクス部品のサイズがスケーラブルである。複数の基板レス・オプトエレクトロニクス半導体チップをキャリアに貼り付けることによって、電磁放射が部品から出る、または部品に入るための放射通過領域が特に大きいオプトエレクトロニクス部品を作製することが可能である。オプトエレクトロニクス部品自体は、従来のオプトエレクトロニクス半導体チップと同様に、例えばあらかじめ作製されるハウジング基体（housing base body）に組み込むことができ、あるいは、部品自身が例えば表面実装型のオプトエレクトロニクスデバイスを形成する。さらには、少なくとも１個の基板レス・オプトエレクトロニクス半導体チップのためのキャリアを使用することで、キャリアへの組み込みによって、追加の電気的機能および電子的機能をオプトエレクトロニクス部品に組み込むことが可能となる。したがって、キャリアは、例えば、抵抗要素、ＥＳＤ保護要素、または駆動回路を備えて構成できる。この場合、特に、キャリア自体を、少なくとも１個の基板レス・オプトエレクトロニクス半導体チップを駆動する集積回路とすることも可能である。その場合、キャリアは、一例としてＣＭＯＳチップであり、その上に少なくとも１個の基板レス・オプトエレクトロニクス半導体チップを固定して電気的に接続される。ＣＭＯＳチップを使用してオプトエレクトロニクス半導体チップを駆動することができる。さらには、オプトエレクトロニクス部品において基板レス・オプトエレクトロニクス半導体チップを使用することで、特に薄いオプトエレクトロニクス部品を作製することが可能になり、このオプトエレクトロニクス部品は、キャリアを使用することで、薄いにもかかわらず十分な機械的安定性を有する。本明細書に記載されているオプトエレクトロニクス部品は、すでに市販されているさまざまなタイプのハウジングにおいて、従来のオプトエレクトロニクス半導体チップと同様に使用することができる。さらには、本明細書に記載されているオプトエレクトロニクス部品では、同じタイプの複数の基板レス・オプトエレクトロニクス半導体チップを同一の部品に組み込むことが可能になる。使用する基板レス・オプトエレクトロニクス半導体チップは、一例として、複数の基板レス発光ダイオードチップとすることができ、これらの発光ダイオードチップは、一例として、動作時に同じピーク波長（許容差２ｎｍ未満）を有する電磁放射を生成する。さらには、基板レス発光ダイオードチップは、同じ通電によって例えば���０％以下の許容差の同じ強度を有する電磁放射を放出することができる。したがって言い換えれば、あらかじめ分類された同じタイプの半導体チップをキャリア上で使用することができる。これによって、例えば、均一に見える特に大きな放出領域を有するオプトエレクトロニクス部品が実現可能になる。
【００１４】
本オプトエレクトロニクス部品の少なくとも一実施形態によると、第１の主領域のうちオプトエレクトロニクス半導体チップが存在しない領域を、少なくとも２つのコンタクトメタライゼーションが覆っている。この場合、少なくとも１つのコンタクトメタライゼーションがオプトエレクトロニクス半導体チップのｎ側接続部の役割を果たし、別のコンタクトメタライゼーションが、オプトエレクトロニクス半導体チップのｐ側接続部の役割を果たす。
【００１５】
本オプトエレクトロニクス部品の少なくとも一実施形態によると、オプトエレクトロニクス部品は、反射性のポッティング材料を備えている。反射性とは、ポッティング材料が、可視スペクトル範囲の放射に対して、特に、８０％以上、または９０％以上、好ましくは９４％以上の反射率を有することを意味する。ポッティング材料は、拡散的に反射することが好ましい。観察者にはポッティング材料が白色に見えることが好ましい。
【００１６】
本オプトエレクトロニクス部品の少なくとも一実施形態によると、反射性のポッティング材料は、オプトエレクトロニクス半導体チップを横方向において全周にわたり囲んでいる。特に、ポッティング材料は、オプトエレクトロニクス半導体チップに、全周にわたり少なくとも部分的に直接接触している。一例として、反射性のポッティング材料は、キャリアの第１の主領域を完全に覆っており、キャリアとは反対側のオプトエレクトロニクス半導体チップの上面のみ、反射性のポッティング材料が存在していない。この場合、キャリアの平面視においてコンタクトメタライゼーションが認識されないように、反射性のポッティング材料がコンタクトメタライゼーションも完全に覆っていることが好ましい。
【００１７】
反射性のポッティング材料は、反射作用を有する粒子が添加されたポリマーであることが好ましい。粒子のマトリックスを形成するポッティング材料のポリマーは、例えば、シリコーン、エポキシド、またはシリコーン−エポキシドハイブリッド材料である。反射性の粒子は、例えば、金属酸化物（例：酸化アルミニウム、酸化チタン）、金属フッ化物（例：フッ化カルシウム）、または酸化ケイ素から作製される、あるいはこれらからなる。粒子の平均直径（例えばＱ０における中位径ｄ５０）は、０．３μｍ〜５μｍの範囲内（両端値を含む）であることが好ましい。ポッティング材料全体における粒子の重量比は、５％〜５０％の範囲内（両端値を含む）、特に、１０％〜３０％の範囲内（両端値を含む）であることが好ましい。粒子は、白色であるため、及び又はマトリックス材料とは屈折率が異なるため、反射作用を有する。
【００１８】
本オプトエレクトロニクス部品の少なくとも一実施形態によると、キャリアは少なくとも１つの開口部を有し、開口部は、第１の主領域から、キャリアを通って、第１の主領域とは反対側に位置する第２の主領域まで延在している。この開口部は、例えば、キャリアの材料における孔または穿孔として具現化されている。開口部は、少なくとも部分的に導電性材料で満たされており、導電性材料は、それによって導電経路がキャリアの第２の主領域から開口部を通って第１の主領域まで延びるように、開口部の中に導入されている。これを目的のためには、キャリアに面している開口部の内面を導電性材料によって被覆すればよい。しかし、開口部全体を導電性材料によって満たすことも考えられる。
【００１９】
この場合、導電性材料は、開口部における導電性材料によって、少なくとも１個の基板レス・オプトエレクトロニクス半導体チップとの電気的接続を形成することができるように、オプトエレクトロニクス部品のコンタクトメタライゼーションに結合されていることが好ましい。
【００２０】
本オプトエレクトロニクス部品の少なくとも一実施形態によると、開口部の少なくとも１つは、横方向において、すなわちキャリアの第１の主領域に平行な方向において、キャリアによって完全に囲まれている。言い換えれば、開口部はキャリアの中に延在しており、少なくともほぼ３次元体（例えば、円柱、円錐台、平行六面体）の形状を有する。この場合、開口部における導電性材料は、キャリアに隣接している。このようにすることで、開口部における導電性材料が、外的影響に対してキャリアによって保護される。
【００２１】
本オプトエレクトロニクス部品の少なくとも一実施形態によると、少なくとも１つの開口部における導電性材料の横方向に部分的にキャリアが存在しない。この場合、開口部は、例えば横方向においてキャリアによって完全には囲まれておらず、外側に開いている。開口部は、例えば、半円柱または１／４円柱の形を有する。このような開口部は、例えば、開口部を通ってキャリアを切断することによって形成することができる。この場合、オプトエレクトロニクス部品は、結合材料によって濡らすことができるめっきスルーホールを端部に有してもよい。このようにすることで、例えばオプトエレクトロニクス部品の表面実装時に、開口部の領域にはんだメニスカスを形成することができる。
【００２２】
この場合、オプトエレクトロニクス部品が、横方向においてキャリアによって完全に囲まれている少なくとも１つの開口部と、導電性材料の一部分に横方向にアクセスできる少なくとも１つの開口部と、を有することも可能である。
【００２３】
本オプトエレクトロニクス部品の少なくとも一実施形態によると、キャリアの第２の主領域に、少なくとも１つの部品接続部が配置されている。この部品接続部は、少なくとも１つの開口部における導電性材料に導電接続されている。この場合、コンタクトメタライゼーションとオプトエレクトロニクス半導体チップは、部品接続部、及び、開口部における導電性材料を介して、電気的に接続することができる。一例として、オプトエレクトロニクス部品は、キャリアの第２の主領域に少なくとも２つの部品接続部を備えている。この場合、オプトエレクトロニクス部品は、追加のデバイスハウジングを使用することなく、それ自体がすでにオプトエレクトロニクスデバイス（例えば発光ダイオード）である表面実装型のオプトエレクトロニクス部品とすることができる。
【００２４】
本オプトエレクトロニクス部品の少なくとも一実施形態によると、オプトエレクトロニクス部品は、キャリアの第１の主領域に固定されている少なくとも２個の同じタイプのオプトエレクトロニクス半導体チップを備えている。同じタイプであるように具現化されているオプトエレクトロニクス半導体チップは、一例として、特定の許容差内の同じ強度および同じ波長を有する電磁放射を放出する、同じタイプとして具現化された発光ダイオードである。さらには、オプトエレクトロニクス部品は少なくとも１つの変換要素を備えており、変換要素は、同じタイプのオプトエレクトロニクス半導体チップを、第１の主領域とは反対側の面において覆っている。変換要素は、例えば、マトリックス材料の中に添加された蛍光体である。さらには、変換要素は、セラミック蛍光体から形成された薄層でもよい。オプトエレクトロニクス半導体チップは同じタイプとして構築されているため、そのような複数のオプトエレクトロニクス半導体チップを、１つの変換層を使用して覆うことができる。例えば、オプトエレクトロニクス半導体チップによって放出された光と、変換要素によって波長変換された光とからなる混合光が均一に放出され、異なるオプトエレクトロニクス半導体チップの間で、放出される混合光の色位置（color locus）や色温度、あるいは強度の差が認識されない。
【００２５】
この場合、変換要素の側面領域を反射性のポッティング化合物によって覆い、オプトエレクトロニクス半導体チップとは反対側の上面のみ、反射性のポッティング化合物が存在しないようにすることが可能である。この場合、ポッティング化合物は、キャリアの第１の主領域も部分的または完全に覆うことができる。キャリアの残りの外側領域には、ポッティング化合物が存在しないようにすることができる。
【００２６】
本オプトエレクトロニクス部品の少なくとも一実施形態によると、この場合、変換要素は、同じタイプの２個の隣り合うオプトエレクトロニクス半導体チップの間の空間も覆っている。この場合、変換要素を使用する効果として、同じタイプの２個の隣り合うオプトエレクトロニクス半導体チップの間の空間（放射放出半導体チップの場合には暗く見える）を、オプトエレクトロニクス部品の放射出口領域における暗い領域としてほとんど、またはまったく認識できないようにすることができる。
【００２７】
本オプトエレクトロニクス部品の少なくとも一実施形態によると、本部品は、オプトエレクトロニクス半導体チップの周囲に少なくとも部分的に成形されているポッティング体（potting body）を備えており、このポッティング体はキャリアの第１の主領域に隣接しており、ポッティング体の少なくとも１つの側面領域は、キャリアの少なくとも１つの側面領域と揃っている。一例として、ポッティング体のすべての側面領域が、キャリアの対応する側面領域と揃っている。すなわち、ポッティング体は、横方向にキャリアよりも突き出しておらず、キャリアもポッティング体より突き出していない。一例として、キャリアが、多数のキャリアを備えたキャリア集合体として存在している段階で、ポッティング体をキャリアに貼り付けることができる。この場合、キャリア集合体を個々のキャリアに個片化するとき、ポッティング体の側面領域とキャリアの側面領域とが同じ方法ステップにおいて形成されるように、個片化をポッティング体を通るように行う。ポッティング体には、その側面領域には例えばソーイングの溝のような個片化の痕跡が残る。この場合、キャリアにも、その側面領域に例えばソーイングの溝のような個片化の痕跡が残ることがある。ポッティング体は、動作時にオプトエレクトロニクス半導体チップからの電磁放射をビーム整形する役割を果たすことができるように、部分的に例えばレンズ状に成形するとよい。ポッティング体は、一例として、シリコーン材料、エポキシド材料、またはシリコーン−エポキシドハイブリッド材料によって形成されている。
【００２８】
さらには、オプトエレクトロニクスデバイスを開示する。本オプトエレクトロニクスデバイスは、ハウジング基体を備えている。ハウジング基体は、例えば、プリント基板によって形成する、またはプリント基板を備えている。さらには、ハウジング基体をセラミック材料またはプラスチック材料によって形成し、オプトエレクトロニクス部品を受け入れる空洞を中に形成することが可能である。いずれの場合も、本オプトエレクトロニクスデバイスは、上に挙げた実施形態の少なくとも１つに記載されているような少なくとも１つのオプトエレクトロニクス部品を備えている。この場合、オプトエレクトロニクス部品は、ハウジング基体に固定されている。一例として、ハウジング基体の一部に、またはハウジング基体に固定されている電気接続領域に、オプトエレクトロニクス部品をさらに導電接続することができる。
【００２９】
本オプトエレクトロニクス部品の少なくとも一実施形態によると、オプトエレクトロニクス部品の周囲に少なくとも部分的にポッティング体が成形されており、ポッティング体は、キャリアと、オプトエレクトロニクス半導体チップと、ハウジング基体とに隣接している。一例として、オプトエレクトロニクス部品は、ハウジング基体における空洞の中に収容されている。この場合、ポッティング体を形成する、放射に対して透過性のポッティング材料によって、オプトエレクトロニクス部品をこの空洞の中でポッティングすることができる。すなわち、キャリアと、キャリア上の少なくとも１個のオプトエレクトロニクス半導体チップとを有するオプトエレクトロニクス部品が、従来のオプトエレクトロニクス半導体チップと同様に、ハウジング基体に固定され、ポッティング体によってポッティングされている。このように、公知でありすでに市販されているハウジング基体を、本明細書に記載したオプトエレクトロニクス部品用に使用することができる。
【００３０】
さらには、オプトエレクトロニクス部品を製造する方法を開示する。一例として、本明細書に記載されているオプトエレクトロニクス部品は、本明細書に記載されている方法によって製造することができる。すなわち、オプトエレクトロニクス部品について記載されている特徴のすべては、本方法についてもあてはまり、逆も同様である。
【００３１】
本方法の少なくとも一実施形態によると、本方法は、多数のキャリアを備えたキャリア集合体を形成するステップ、を含んでいる。キャリア集合体は、一例として、キャリアを形成する材料からなる大きな円盤である。例えば、セラミック材料、シリコーン、またはプラスチックからなる大きな円盤、または膜を使用することができる。
【００３２】
本方法の少なくとも一実施形態によると、さらに、基板上に配置される多数のオプトエレクトロニクス半導体チップを形成する。この場合、半導体チップは、個々のチップを形成するための個片化がまだ行われていない、連続する活性積層体（active layer sequence）として基板上に存在し得る。基板は、例えば、オプトエレクトロニクス半導体チップ（すなわち活性積層体）を上にエピタキシャル堆積させる成長基板であり得る。
【００３３】
本方法の少なくとも一実施形態によると、オプトエレクトロニクス半導体チップを基板から剥離する。この場合、剥離は、活性積層体を個片化して個々のオプトエレクトロニクス半導体チップを形成する前、または後に行うことができる。すなわち、剥離するとき、オプトエレクトロニクス半導体チップは、多数のオプトエレクトロニクス半導体チップの集合体として存在していることができる。剥離は、例えばレーザリフトオフ法によって行うことができる。
【００３４】
本方法の少なくとも一実施形態によると、少なくとも１個のオプトエレクトロニクス半導体チップを、キャリア集合体のキャリアの少なくとも１つに貼り付けて固定する。これは、例えばはんだ実装によって行うことができる。すなわち、少なくとも１個のオプトエレクトロニクス半導体チップを、キャリア集合体の少なくとも１つのキャリア上にはんだ付けする。
【００３５】
本方法の少なくとも一実施形態によると、オプトエレクトロニクス半導体チップをキャリアに貼り付ける前に、オプトエレクトロニクス半導体チップを動作させることで機能チェックを実行する。すなわち、オプトエレクトロニクス半導体チップを動作させて、例えば電磁放射を生成させる。この場合、生成された電磁放射を測定することができる。機能しないオプトエレクトロニクス半導体チップは、キャリア集合体のキャリアに固定せず、したがって、正常に機能しない半導体チップがキャリアに搭載されることがない。さらには、オプトエレクトロニクス半導体チップを、事前に分類した後に、キャリア集合体のキャリアに貼り付けることができる。すなわち、例えば、同じタイプのオプトエレクトロニクス半導体チップを、キャリア集合体の隣り合うキャリアに、またはキャリア集合体の同じキャリアに、貼り付けることができる。したがって、オプトエレクトロニクス部品が完成する前の時点で、オプトエレクトロニクス半導体チップを分類することができる。
【００３６】
本方法の少なくとも一実施形態によると、オプトエレクトロニクス半導体チップを、キャリア集合体のキャリアに貼り付ける前に、補助キャリアに貼り付ける。この場合、機能チェックは補助キャリアにおいて実行することができる。この場合、オプトエレクトロニクス半導体チップは、非破壊的な方法で補助キャリアから再び分離できる状態で、補助キャリアに固定されることが好ましい。補助キャリアから分離した後、適切なオプトエレクトロニクス半導体チップはキャリア集合体のキャリアに固定する。所定のパラメータの範囲内で機能しない半導体チップは、補助キャリアに残しておく。結果として、高価なキャリア材料が無駄にならない。このようにすることで、本部品のコストに対する、正常に機能する半導体チップの歩留りの影響が小さくなる。
【００３７】
オプトエレクトロニクス半導体チップをキャリア集合体のキャリアに貼り付けた後、キャリア集合体を個々の部品に個片化することができる。このステップは、例えば、オプトエレクトロニクス半導体チップを個片化する場合とは異なる方法を使用して行うことができる。なぜなら、半導体チップの個片化とキャリア集合体の個片化とが切り離されているためである。一例として、「ステルスダイシング」や「グラインディングによるダイシング」など特に効率的な方法を使用して、キャリア集合体を個片化することが可能であり、これにより、オプトエレクトロニクス半導体部品の製造におけるスループット及び又は領域利用率が向上する。
【００３８】
本方法の少なくとも一実施形態によると、キャリア集合体の少なくとも１つのキャリアの第１の主領域にメタライゼーションを形成する。この場合、オプトエレクトロニクス半導体チップをキャリアに貼り付けた後、または貼り付ける前に、メタライゼーションを形成することができる。さらには、半導体チップを貼り付ける前にメタライゼーションの一部分を形成し、半導体チップを貼り付けた後にメタライゼーションの残りの部分を形成することが可能である。形成した後、フォトリソグラフィ法を使用してメタライゼーションをパターン化してコンタクトメタライゼーションを形成する。すなわち、一例として、キャリアの第１の主領域に、互いに電気的に絶縁されたメタライゼーションの２つの領域を形成し、これらの領域によって、放射放出半導体チップをｎ側およびｐ側において接触接続することができる。
【００３９】
以下では、本明細書に記載されているオプトエレクトロニクス部品と、本明細書に記載されているオプトエレクトロニクスデバイスと、本明細書に記載されている、オプトエレクトロニクス部品の製造方法とについて、例示的な実施形態および関連する図に基づいて、さらに詳しく説明する。
【図面の簡単な説明】
【００４０】
【図１】本明細書に記載されているオプトエレクトロニクス部品の例示的な実施形態の説明に供する、概略的斜視図
【図２】本明細書に記載されているオプトエレクトロニクス部品の例示的な実施形態の説明に供する、概略的斜視図
【図３】本明細書に記載されているオプトエレクトロニクス部品の例示的な実施形態の説明に供する、概略的斜視図
【図４】本明細書に記載されているオプトエレクトロニクス部品の例示的な実施形態の説明に供する、概略的斜視図
【図５】本明細書に記載されているデバイスの例示的な実施形態の説明に供する、概略的断面図
【図６】本明細書に記載されているデバイスの例示的な実施形態の説明に供する、概略的断面図
【図７Ａ】本明細書に記載されている方法によるオプトエレクトロニクス部品を製造するための工程順序の説明に供する図
【図７Ｂ】本明細書に記載されている方法によるオプトエレクトロニクス部品を製造するための工程順序の説明に供する図
【図７Ｃ】本明細書に記載されている方法によるオプトエレクトロニクス部品を製造するための工程順序の説明に供する図
【図７Ｄ】本明細書に記載されている方法によるオプトエレクトロニクス部品を製造するための工程順序の説明に供する図
【図８Ａ】本明細書に記載されているオプトエレクトロニクス部品を製造するための一連の方法ステップの説明に供する、概略的断面図
【図８Ｂ】本明細書に記載されているオプトエレクトロニクス部品を製造するための一連の方法ステップの説明に供する、概略的断面図
【図８Ｃ】本明細書に記載されているオプトエレクトロニクス部品を製造するための一連の方法ステップの説明に供する、概略的断面図
【図８Ｄ】本明細書に記載されているオプトエレクトロニクス部品を製造するための一連の方法ステップの説明に供する、概略的断面図
【図９】本明細書に記載されているオプトエレクトロニクス部品の例示的な実施形態の説明に供する、概略的斜視図
【発明を実施するための形態】
【００４１】
図面において、同じ要素、同じタイプの要素、または同じ機能の要素には、同じ参照符号を付してある。図面と、図面に示した要素のサイズの互いの関係は、正しい縮尺ではないものとみなされたい。むしろ、便宜上、または深く理解できるようにする目的で、個々の要素を誇張した大きさで示してある。
【００４２】
図１は、本明細書に記載されているオプトエレクトロニクス部品の例示的な実施形態を、概略的な斜視図として示している。オプトエレクトロニクス部品１００は、キャリア１を備えている。この実施形態の場合、キャリア１は、平行六面体の形に具現化されている。キャリア１は、例えば、プラスチック材料、シリコン材料、またはセラミック材料から形成されている固体である。キャリア１は、第１の主領域１ａと、反対側の第２の主領域１ｂとを備えている。さらに、キャリア１は、第１の主領域１ａと第２の主領域１ｂとを互いに結合している側面領域１ｃを備えている。
【００４３】
さらに、オプトエレクトロニクス部品１００は、基板レス・オプトエレクトロニクス半導体チップ２を備えている。この実施形態の場合、半導体チップ２は、基板レス発光ダイオードである。基板レス発光ダイオード２は、キャリア１上で第１の主領域１ａに、例えばはんだ材料等の結合材料４によって固定されている。半導体チップ２は、キャリア１の側面によって、コンタクトメタライゼーション３ｂに導電接続されており、キャリア１とは反対側の面において、コンタクトメタライゼーション３ａに導電接続されている。半導体チップ２は、例えば、導電性のコンタクト枠２ａを備えており、このコンタクト枠２ａは半導体チップ２の放射通過領域２ｂを横方向に囲んでいる。コンタクトメタライゼーション３ａは、このコンタクト枠２ａに導電接続されている。
【００４４】
コンタクトメタライゼーション３ａ，３ｂは、キャリアの第１の主領域１ａに形成されている。一例として、コンタクトメタライゼーション３ａ，３ｂは、その形成時、例えば蒸着によって、キャリアの第１の主領域１ａの大きな領域上に堆積され、次いで、フォトリソグラフィ法によってパターン化される。
【００４５】
さらに、オプトエレクトロニクス部品１００は、第１の主領域１ａから第２の主領域１ｂまでキャリア１を貫いている開口部５を備えている。この実施形態の場合、開口部５は、円柱の形に具現化されている。コンタクトメタライゼーション３ａ，３ｂあたり１つの開口部５が存在する。開口部５それぞれの中に導電性材料６（例えば金属）が導入されており、導電性材料６は、コンタクトメタライゼーション３ａ，３ｂと、キャリア１の第２の主領域１ｂに形成されている部品接続部８との間を導電接続している。この場合、開口部５は、導電性材料６によって完全に満たせばよい。さらには、キャリア１に面している、開口部５の内面のみを、導電性材料６（例えば金属）によって被覆してもよい。
【００４６】
このようにすることで、全体として表面実装型のオプトエレクトロニクス部品１００が開示される。本オプトエレクトロニクス部品は、オプトエレクトロニクスデバイスを製造する目的で、ハウジング基体の中に実装することができる（これについては、例えば図５および図６を参照）。さらには、オプトエレクトロニクス部品自体をオプトエレクトロニクスデバイスとして使用し、部品１００のさらなるハウジングや封止部を使用しないことが可能である。
【００４７】
本明細書に記載されているオプトエレクトロニクス部品１００のさらなる例示的な実施形態について、図２を参照しながらさらに詳しく説明する。図１の例示的な実施形態とは異なり、キャリアが切断線７に沿って切断される。すなわち、キャリア集合体を個片化するとき、開口部５における導電性材料６にキャリア１の側面領域１ｃから自由にアクセス可能であるように、例えば開口部５を通って個片化が行われる。このようにすることで、開口部５によって形成されているめっきスルーホールを濡らすことができる。オプトエレクトロニクス部品１００のはんだ実装時、はんだメニスカスが形成され、このメニスカスは、キャリア１の側面領域１ｃに、開口部５の導電性材料６の領域に延在することができる。これにより、第一に、オプトエレクトロニクス部品１００の接触接続が改善され、第二に、このようにすることで、部品の信頼できるはんだ接続部が存在するかを光学的にチェックすることが可能であり、なぜなら、側面領域に濡れが存在しているならば、部品接続部８もはんだ材料によって濡れているものと想定できるためである。
【００４８】
本明細書に記載されているオプトエレクトロニクス部品１００のさらなる例示的な実施形態について、図３を参照しながらさらに詳しく説明する。図１の部品とは異なり、ポッティング体１１が存在しており、ポッティング体１１は、キャリア１の第１の主領域１ａに、半導体チップ２およびキャリア１に直接接触した状態に配置されている。ポッティング体１１は、例えば、キャリア１がキャリア集合体として存在している段階で塗布することができる。キャリア集合体を個片化して個々のキャリア１を形成するとき、それに伴ってポッティング体も個片化される。このようにすることで、ポッティング体１１の側面領域１１ｃとキャリア１の側面領域１ｃが揃う。側面領域１ｃ，１１ｃのいずれも、個片化工程の痕跡（例えば破断痕またはソーイングの溝）を有する。
【００４９】
さらに、ポッティング体１１は、レンズ１１ａとして具現化されている領域を有することができ、この領域は、例えば、ビーム整形の役割を果たしたり、またはオプトエレクトロニクス部品１００から放射が放出される確率を高める。ポッティング体は、例えばシリコーンによって形成されており、拡散的散乱性の（diffusely scattering）粒子及び又はルミネセンス変換材料の粒子（いずれも図示していない）を含ませて構成できる。
【００５０】
本明細書に記載されているオプトエレクトロニクス部品のさらなる例示的な実施形態について、図４を参照しながらさらに詳しく説明する。この例示的な実施形態においては、オプトエレクトロニクス部品１００は、複数（この実施形態の場合には５個）の基板レス・オプトエレクトロニクス半導体チップ２を備えている。オプトエレクトロニクス半導体チップ２それぞれは、一組のコンタクトメタライゼーション３ａ，３ｂを介して導電接続することができる。さらには、オプトエレクトロニクス半導体チップ２を直列に接続することも可能である。さらに、めっきスルーホールを形成する開口部５を設けることが可能であり、この開口部５によってオプトエレクトロニクス半導体チップ２を部品接続部８を介して第２の主領域１ｂから電気的に接触接続することができる。
【００５１】
この実施形態の場合、複数のオプトエレクトロニクス半導体チップ２は、例えば、同じタイプの基板レス発光ダイオードである。半導体チップ２は、機能チェックの後、所望の方法でキャリア１に貼り付けられている。この場合、このような半導体チップ２は同じキャリア１に貼り付けられており、これらのキャリア１は、物理的特性（例えば放出される光のピーク波長や放出される光の強度）に関してよく一致しているため、共通の変換層９によって覆うことができる。この場合、部品１００は、キャリア１とは反対側の変換要素９の面によって形成されている放出領域を有し、この領域から光が均一に放出される。変換要素は、例えば、ルミネセンス変換材料の粒子が添加されたマトリックス材料または膜とすることができる。さらには、セラミックのルミネセンス変換材料からなる薄層によって、変換要素９を形成することが可能である。この場合、変換要素９は、隣り合う半導体チップ２の間の空間１０も覆っている。
【００５２】
本明細書に記載されているオプトエレクトロニクスデバイスの第１の例示的な実施形態について、図５の概略的な断面図を参照しながらさらに詳しく説明する。このオプトエレクトロニクスデバイスは、ハウジング基体１２を備えている。ハウジング基体１２は、例えば、プラスチック材料またはセラミック材料によって形成されている。ハウジング基体１２は、本明細書に記載されているオプトエレクトロニクス部品１００を受け入れるために設けられた空洞１３を有する。この実施形態の場合、オプトエレクトロニクス部品１００は、熱抵抗が低く無電位の（potential-free）ヒートシンク１５に貼り付けられている。この場合、キャリア１の比較的大きな第２の主領域１ｂを介しての熱拡散が良好であり、接着剤１６によって実装することができるので、ヒートシンク１５の表面の品質要件は低い。すなわち、動作時に半導体チップ２によって発生する熱は、キャリア１によって拡散され、第２の主領域１ｂを介して特に大きい領域を通じてヒートシンク１５に放出されるため、ヒートシンク１５とキャリア１との間の熱的な結合は、特に良好である必要がない。したがって、例えばはんだ実装の代わりに、キャリア１を接着剤によってヒートシンク１５の上に接合することもできる。本デバイスは、外部と接触接続するための接続領域１４をさらに備えている。接続領域１４は、キャリアの第１の主領域１ａにおけるコンタクトメタライゼーション３ａ，３ｂに、ボンディングワイヤ１７によって導電接続されている。オプトエレクトロニクス部品、すなわちキャリアおよび半導体チップ２は、ポッティング体１１によってポッティングすることができ、ポッティング体１１は、ハウジング基体１２およびヒートシンク１５にも直接接触している。したがって、オプトエレクトロニクス部品１００を、ハウジング基体の空洞１３の中で、従来のオプトエレクトロニクス半導体チップと同様にポッティングすることができる。
【００５３】
本明細書に記載されているオプトエレクトロニクスデバイスのさらなる例示的な実施形態について、図６の概略的な断面図を参照しながらさらに詳しく説明する。この実施形態では、図５の例示的な実施形態とは異なり、ボンディングワイヤ１７が省かれている。このデバイスの半導体チップ２と接続領域１４との間の接触接続は、例えば、図１および図２を参照しながら詳しく説明したように、めっきスルーホールによって行われている。この実施形態の場合、めっきスルーホールの導電性材料６は、例えば図２を参照しながら詳しく説明したように、キャリア１の側面領域１ｃにおいて露出している。このようにすることで、図５におけるワイヤによる接触形成と比較して、全体として特に薄くかつ高い信頼性の設計が実現される。
【００５４】
本明細書に記載されているオプトエレクトロニクス部品を製造するための工程順序のさまざまなバリエーションについて、図７Ａ、図７Ｂ、図７Ｃ、図７Ｄの流れ図を参照しながらさらに詳しく説明する。本明細書に記載されている方法の個々のステップについて、概略的な断面図である図８Ａ、図８Ｂ、図８Ｃ、図８Ｄを参照しながら、概略的に説明する。
【００５５】
図７Ａに記載した工程順序によると、本方法は以下のステップを含んでいる。
【００５６】
Ａ：最初に、基板２０の上に活性積層体２１を形成する（これについては図８Ａも参照）。活性積層体２１は、例えば、電磁放射を検出または生成するための少なくとも１層の活性層を備えた、エピタキシャル形成される活性積層体である。活性積層体２１は、例えば、成長基板２０の上にエピタキシャル堆積させる。
【００５７】
Ｂ：次の方法ステップにおいて、基板２０とは反対側の活性積層体２１の面に、反射層を形成することができ、この反射層は、ミラーとしての役割を果たす。さらには、例えば後からの半導体チップ２のコンタクト領域を画成する役割を果たすパッシベーションを形成することが可能である。
【００５８】
Ｃ：次いで、活性積層体２１を、後から半導体チップ２となる個々のセグメントに個片化することができる。
【００５９】
Ｄ：次いで、基板２０とは反対側の活性積層体２１の面に、はんだ層を塗布することができる。
【００６０】
Ｅ：次の方法ステップにおいては、個々のセグメント（すなわちチップ）を、例えば結合材料２３によって、補助キャリア２２に移す（これについては図８Ｂも参照）。次いで、活性積層体２１から基板２０を剥離する（これについては図８Ｃを参照）。
【００６１】
Ｆ：基板２０が除去された活性積層体２１の面に、半導体チップ２の上側コンタクトを形成する。
【００６２】
Ｇ：このステップにおいては、オプトエレクトロニクス半導体チップの機能チェックを実行する。この実施形態の場合、機能チェックは、補助キャリア２２において実行する。機能チェックにおいては、半導体チップ２の電気−光学的特性評価を行う。これにより、したがって、半導体チップ２をその物理的特性に従って分類することができる。すなわち、ウェハマッピングを行って、個々の半導体チップ２を個々のクラス（いわゆるビン）に分類する。
【００６３】
Ｈ：次の方法ステップにおいては、多数のキャリア１を備えたキャリア集合体に半導体チップ２を実装する（図８Ｄも参照）。
【００６４】
Ｉ：次いで、半導体チップ２の上側コンタクトを、例えばメタライゼーションおよびその後のフォトリソグラフィ法などによって、接触接続する。
【００６５】
Ｊ：適切な場合、変換要素９の塗布、及び又は、ポッティング体１１によるポッティングを行う。
【００６６】
Ｋ：多数のキャリア１を備えたキャリア集合体を、キャリア１の側面領域１ｃに沿って個片化し、個々のオプトエレクトロニクス部品１００を形成する。これによって、例えば図１、図２、図３、および図４を参照しながら説明したように、表面実装型のデバイスが完成する（ステップＸ）、または、例えば図５および図６を参照しながら説明したように、ハウジング基体の中に部品を実装する（ステップＹ）。
【００６７】
代替の工程順序について、図７Ｂを参照しながら説明する。図７Ａを参照しながら説明した工程順序とは異なり、方法ステップＤと方法ステップＣとが入れ替わっている。すなわち、活性積層体２１を個々のセグメントに個片化する前に、はんだ層を塗布する。
【００６８】
本明細書に記載されている製造方法の工程順序のさらなるバリエーションについて、図７Ｃを参照しながらさらに詳しく説明する。この場合、図７Ｂを参照しながら説明した工程順序とは異なり、活性積層体２１を個々のセグメントに個片化する方法ステップＣが、方法ステップＦの後に、すなわち上側コンタクトを形成した後に、行われる。したがって、この場合、後からの半導体チップ２の位置を、上側コンタクトによって定義することができる。
【００６９】
本明細書に記載されている製造方法のさらなるバリエーションについて、図７Ｄを参照しながらさらに詳しく説明する。図７Ｄを参照しながら説明する工程順序は、補助キャリア２２を使用しない方法である。すなわち、方法ステップＥが省かれている。方法ステップＤ（はんだ層を塗布する）の後、依然として基板２０に形成されている光活性要素の電気−光学的特性評価を行う（方法ステップＧ１）。方法ステップＨにおいて、光活性要素（すなわち後からの半導体チップ２）を、基板２０から分離することによって、多数のキャリア１を備えたキャリア集合体に実装する。
【００７０】
方法ステップＧ２（例えば、方法ステップＪにおいて変換要素９またはポッティング要素１１を塗布した後に行うことができる）においては、多数のキャリア１を備えたキャリア集合体を個々のオプトエレクトロニクス部品１００に個片化する前に、キャリア１上にすでに実装されている半導体チップ２のさらなる電気−光学的特性評価を行う。
【００７１】
本明細書に記載されているオプトエレクトロニクス部品１００のさらなる例示的な実施形態について、概略的な断面図である図９を参照しながら、さらに詳しく説明する。図１を参照しながら説明した例示的な実施形態とは異なり、図９の例示的な実施形態におけるオプトエレクトロニクス半導体チップ２は、接触部分が内部に配置された表面実装型の半導体チップとして具現化されている。すなわち、チップ２はめっきスルーホール２ｃを備えており、このスルーホール２ｃを通じて例えばｎ側において半導体チップを接触接続することができる。この場合、めっきスルーホール２ｃは、例えば、半導体チップ２の例えばｐ型ドープ層および活性ゾーンを貫いている。しかしながら、めっきスルーホール２ｃを半導体チップのｐ型に接触させることも同様に考えられる。この場合、めっきスルーホール２ｃは、半導体チップ２のｎ型ドープ領域および活性ゾーンを貫いている。それ以外については、図９のオプトエレクトロニクス部品１００は、図１、図２、図３、または図４を参照しながら説明したように具現化することができる。唯一の違いは、表面実装型の半導体チップを使用することである。
【００７２】
本特許出願は、独国特許出願第１０２００９０４７８７８．７号および独国特許出願第１０２００９０５１７４６．４号の優先権を主張し、これらの文書の開示内容は参照によって本出願に組み込まれている。
【００７３】
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
【図１】
2013506976.tif 000003
【図２】
2013506976.tif 000004
【図３】
2013506976.tif 000005
【図４】
2013506976.tif 000006
【図５】
2013506976.tif 000007
【図６】
2013506976.tif 000008
【図７Ａ】
2013506976.tif 000009
【図７Ｂ】
2013506976.tif 000010
【図７Ｃ】
2013506976.tif 000011
【図７Ｄ】
2013506976.tif 000012
【図８Ａ】
2013506976.tif 000013
【図８Ｂ】
2013506976.tif 000014
【図８Ｃ】
2013506976.tif 000015
【図８Ｄ】
2013506976.tif 000016
【図９】
2013506976.tif 000017
【国際調査報告】
2013506976.tif 000018
2013506976.tif 000019
2013506976.tif 000020
2013506976.tif 000021
2013506976.tif 000022
2013506976.tif 000023