(57)【要約】抵抗変化型メモリセル構造および方法が、本明細書に記載される。１つまたは複数の抵抗変化型メモリセル構造は、第１および第２の抵抗変化型メモリセルに共用の第１の電極と、第２の電極に接触する弓形頂面、および第１の電極に接触する弓形でない底面を有する第１の垂直方向に方向付けられた可変抵抗物質と、第３の電極に接触する弓形頂面、および第１の電極に接触する弓形でない底面を有する、第２の垂直方向に方向付けられた可変抵抗物質を有する。【選択図】図１Ｇ
2013530525.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極およびビアの壁部に抵抗変化型メモリセル物質を形成するステップと、
前記抵抗変化型メモリセル物質上に第１の誘電物質を形成するステップと、
前記抵抗変化型メモリセル物質の部分が露出されるように、前記第１の誘電物質の部分を取り除くステップと、
前記抵抗変化型メモリセル物質の第１の露出された部分に第２の電極を、前記抵抗変化型メモリセル物質の第２の露出された部分に第３の電極を形成するステップと、を含む、
メモリセルを形成する方法。
【請求項２】
前記方法が、前記第２の電極、前記第３の電極、および前記第１の誘電物質の少なくとも部分にスペーサ物質を形成するステップを含む、請求項１に記載の方法。
【請求項３】
前記方法が、前記第２と前記第３の電極の間の前記スペーサ物質の少なくとも部分、前記ビア内の前記第１の誘電物質の少なくとも部分、および前記第１の電極に形成された前記抵抗変化型メモリセル物質の少なくとも部分を取り除き、第１および第２の抵抗変化型メモリセル構造を形成するステップを含む、請求項２に記載の方法。
【請求項４】
前記第１および第２の抵抗変化型メモリセル構造を形成するステップが、前記第１の抵抗変化型メモリセル構造に対応する第１の弓形可変抵抗領域、および前記第２の抵抗変化型メモリセル構造に対応する第２の弓形可変抵抗領域の形成を含む、請求項３に記載の方法。
【請求項５】
５ナノメートル以下の厚さを持つように前記抵抗変化型メモリセル物質を形成するステップを含む、請求項１〜請求項４のいずれか１項に記載の方法。
【請求項６】
前記抵抗変化型メモリセル物質を形成するステップが、原子層蒸着を用いた前記抵抗変化型メモリセル物質の蒸着を含む、請求項１〜請求項４のいずれか１項に記載の方法。
【請求項７】
前記抵抗変化型メモリセル物質を形成するステップが、化学蒸着を用いた前記抵抗変化型メモリセル物質の蒸着を含む、請求項１〜請求項４のいずれか１項に記載の方法。
【請求項８】
前記第２および前記第３の電極のうち少なくとも１つと異なる物質の前記第１の電極を形成するステップを含む、請求項１〜請求項４のいずれか１項に記載の方法。
【請求項９】
前記第１の電極および前記ビアの壁部に前記抵抗変化型メモリセル物質を形成する前に、前記第１の電極へ第２の誘電物質を貫通した前記ビアを形成するステップを含む、請求項１〜請求項４のいずれか１項に記載の方法。
【請求項１０】
前記第１の誘電物質の部分を取り除くステップが、半導体構造の上面を前記第２の誘電物質へ平坦化することを含む、請求項９に記載の方法。
【請求項１１】
それぞれの部分が前記ビア内に形成された前記第１の誘電物質と重なるように、前記第２の電極および前記第３の電極を形成するステップを含む、請求項１〜請求項４のいずれか１項に記載の方法。
【請求項１２】
第１の電極の上に形成されたビアを有するメモリセル構造を形成するステップと、
ビアの壁部の間に間隙が残るように、前記第１の電極および前記ビアの前記壁部に相変化物質を形成するステップと、
前記相変化物質に第１の誘電物質を形成するステップと、
前記相変化物質の部分が露出され、かつ前記間隙内に前記第１の誘電物質が残るように、前記第１の誘電物質の部分を取り除くステップと、
前記相変化物質の第１の露出された部分に第２の電極を、前記相変化物質の第２の露出された部分に第３の電極を形成するステップと、
前記第２の電極、前記第３の電極、および前記間隙内に配置された前記第１の誘電物質の少なくとも部分にスペーサ物質を形成するステップと、
第１および第２の相変化メモリセル構造が形成されるように、前記第２と前記第３の電極の間の前記スペーサ物質の少なくとも部分、前記ビア内の前記第１の誘電物質の少なくとも部分、および前記第１の電極上に形成された前記相変化物質の少なくとも部分を取り除くステップと、を含む、
メモリセルを形成する方法。
【請求項１３】
前記第２と前記第３の電極の間の前記スペーサ物質の少なくとも部分、前記ビア内の前記第１の誘電物質の少なくとも部分、および前記第１の電極上に形成された前記相変化物質の少なくとも部分を取り除くステップが、前記第１の相変化メモリセル構造に対応する弓形相変化領域、および前記第２の相変化メモリセル構造に対応する弓形相変化領域を形成し、前記第１の電極が前記第１および前記第２の相変化メモリセル構造に共用である、請求項１２に記載の方法。
【請求項１４】
前記第１の誘電物質を形成するステップが、低温酸化物の蒸着を含む、請求項１２に記載の方法。
【請求項１５】
前記第２および前記第３の電極が前記間隙内に配置された誘電物質に重なるように、前記第２および前記第３の電極を形成するステップを含む、請求項１２〜請求項１４のいずれか１項に記載の方法。
【請求項１６】
ドライエッチを実行し、前記第２と前記第３の電極の間の前記スペーサ物質の少なくとも部分、前記ビア内の前記第１の誘電物質の少なくとも部分、および前記第１の電極上に形成された前記相変化物質の少なくとも部分を取り除くステップを含む、請求項１２〜請求項１４のいずれか１項に記載の方法。
【請求項１７】
第１および第２の抵抗変化型メモリセルに共用の第１の電極と、
第２の電極に接触する弓形頂面、および前記第１の電極に接触する弓形でない底面を有する、第１の垂直方向に方向付けられた可変抵抗物質と、
第３の電極に接触する弓形頂面、および前記第１の電極に接触する弓形でない底面を有する、第２の垂直方向に方向付けられた可変抵抗物質と、を備える、
抵抗変化型メモリセル構造。
【請求項１８】
前記第１および前記第２の垂直方向に方向付けられた可変抵抗物質の弓形部分が、第１の誘電物質および第２の誘電物質の間に配置された、請求項１７に記載の抵抗変化型メモリセル構造。
【請求項１９】
前記第１の垂直方向に方向付けられた可変抵抗物質の前記弓形部分が、前記第２の垂直方向に方向付けられた可変抵抗物質の前記弓形部分から２０ナノメートル以下の距離に配置された、請求項１８に記載の抵抗変化型メモリセル構造。
【請求項２０】
前記第２の電極が、前記第１および前記第２の誘電物質の部分に重なる、請求項１８に記載の抵抗変化型メモリセル構造。
【請求項２１】
スペーサ物質が、前記第１の誘電物質上および前記第２の電極の縁部および前記第３の電極の縁部に形成される、請求項１８に記載の抵抗変化型メモリセル構造。
【請求項２２】
前記第１の電極が、前記第２および前記第３の電極のうち少なくとも１つと異なる物質で製造される、請求項１７〜請求項２１のいずれか１項に記載の抵抗変化型メモリセル構造。
【請求項２３】
前記可変抵抗物質が５ナノメートル以下の厚さを持つ、請求項１７〜請求項２１のいずれか１項に記載の抵抗変化型メモリセル構造。
【請求項２４】
前記第２の電極が第１の相変化メモリセルのトップ電極であり、前記第３の電極が第２の相変化メモリセルのトップ電極であり、かつ、前記第１の電極が前記第１および前記第２の相変化メモリセルで共用のボトム電極である、請求項１７に記載の抵抗変化型メモリセル構造。
【請求項２５】
前記第１および前記第２の垂直方向に方向付けられた可変抵抗物質の前記弓形頂面が、平坦化された面である、請求項１７〜請求項２１のいずれか１項に記載の抵抗変化型メモリセル構造。
【請求項２６】
前記第１の電極が導電性コンタクトの上に形成される、請求項１７〜請求項２１のいずれか１項に記載の抵抗変化型メモリセル構造。
【請求項２７】
少なくとも第１および第２の抵抗変化型メモリセル構造を有する、抵抗変化型メモリセルのアレイであって、前記第１および前記第２の抵抗変化型メモリセル構造が、
第１の電極の上に形成されたビアを有するメモリセル構造を形成するステップと、
前記第１の電極および前記ビアの壁部に抵抗変化型メモリセル物質を形成するステップと、
前記抵抗変化型メモリセル物質に第１の誘電物質を形成するステップと、
前記抵抗変化型メモリセル物質の部分が露出されるように、前記第１の誘電物質の部分を取り除くステップと、
前記抵抗変化型メモリセル物質の第１の露出された部分に第２の電極を、前記抵抗変化型メモリセル物質の第２の露出された部分に第３の電極を形成するステップと、
前記第２の電極、前記第３の電極、前記および第１の誘電物質の少なくとも部分にスペーサ物質を形成するステップと、
前記第２と前記第３の電極の間の前記スペーサ物質の少なくとも部分、前記ビア内の前記第１の誘電物質の少なくとも部分、および前記第１の電極上に形成された前記抵抗変化型メモリセル物質の少なくとも部分を取り除くことにより、前記第１および前記第２の抵抗変化型メモリセル構造を形成するステップと、
を含む方法により形成される、抵抗変化型メモリセルのアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般的に半導体メモリ装置、方法、およびシステムに関し、とりわけ、抵抗変化型メモリセル構造および方法に関する。
【背景技術】
【０００２】
メモリ装置は、通常、コンピュータまたは他の電子装置内の内部装置、半導体、内蔵回路として提供される。数ある中で、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、フラッシュメモリ、および相変化ランダムアクセスメモリ（ＰＣＲＡＭ）、抵抗ランダムアクセスメモリ（ＲＲＡＭ（登録商標））、および導電性ブリッジランダムアクセスメモリ（ＣＢＲＡＭ）のような可変抵抗メモリを含む、多くの異なるタイプのメモリがある。
【０００３】
ＰＣＲＡＭ装置の相変化物質は、高抵抗状態のアモルファス、または低抵抗状態のクリスタルに存在する可能性がある。ＰＣＲＡＭセルの抵抗状態は、他のエネルギー源の中でも電流パルスまたは光パルスのようなセルへのエネルギー源の印加により変化する可能性がある。例えば、ＰＣＲＡＭセルの抵抗状態は、プログラミング電流でセルを熱することにより変化する可能性がある。これは、ＰＣＲＡＭセルが特定の抵抗状態にプログラムされる結果となり、これはおそらくデータ状態に一致するであろう。ＰＣＲＡＭ装置は、マルチレベルの記憶装置を提供するよう構成してもよい。すなわち、メモリ装置は、単一のメモリセル内に複数ビットの格納を可能にする、複数の離散的で識別可能な状態を有してもよい。
【０００４】
ＲＲＡＭ装置は、印加された電圧により抵抗が変わる遷移金属酸化物のような可変抵抗物質を含む。セット電圧以上の電圧が可変抵抗物質に印加されるとき、可変抵抗物質の抵抗は減少する（例えば、ＯＮ状態）。リセット電圧以上の電圧が可変抵抗物質に印加されるとき、可変抵抗物質の抵抗は増加する（例えば、ＯＦＦ状態）。ＰＣＲＡＭおよびＲＲＡＭ装置のような可変抵抗メモリ装置に対し、大量の製造可能性および信頼性の問題が残る。
【図面の簡単な説明】
【０００５】
【図１Ａ】本開示の実施形態による、抵抗変化型メモリセル構造の形成に関連する処理ステップを示す図である。
【図１Ｂ】本開示の実施形態による、抵抗変化型メモリセル構造の形成に関連する処理ステップを示す図である。
【図１Ｃ】本開示の実施形態による、抵抗変化型メモリセル構造の形成に関連する処理ステップを示す図である。
【図１Ｄ】本開示の実施形態による、抵抗変化型メモリセル構造の形成に関連する処理ステップを示す図である。
【図１Ｅ】本開示の実施形態による、抵抗変化型メモリセル構造の形成に関連する処理ステップを示す図である。
【図１Ｆ】本開示の実施形態による、抵抗変化型メモリセル構造の形成に関連する処理ステップを示す図である。
【図１Ｇ】本開示の実施形態による、抵抗変化型メモリセル構造の形成に関連する処理ステップを示す図である。
【図１Ｈ】図１Ｇに示されるメモリセル構造の上面図を示す図である。
【発明を実施するための形態】
【０００６】
抵抗変化型メモリセル構造および方法を、本明細書に記載する。抵抗変化型メモリセル構造を形成するいくつかの方法は、第１の電極の上方に形成されたビアを有するメモリセル構造を形成するステップと、第１の電極およびビアの壁部に抵抗変化型メモリセル物質を形成するステップと、抵抗変化型メモリセル物質に第１の誘電物質を形成するステップと、抵抗変化型メモリセル物質の部分が露出されるように、第１の誘電物質の部分を取り除くステップと、抵抗変化型メモリセル物質の第１の露出された部分に第２の電極を、抵抗変化型メモリセル物質の第２の露出された部分に第３の電極を形成するステップを含む。１つまたは複数の方法は、第２の電極、第３の電極、および第１の誘電物質の少なくとも部分にスペーサ物質を形成するステップと、第２と第３の電極の間のスペーサ物質の少なくとも部分、ビア内の第１の誘電物質の少なくとも部分、および第１の電極上に形成された抵抗変化型メモリセル物質の少なくとも部分を取り除くことにより、第１および第２の抵抗変化型メモリセル構造を形成するステップを含む。
【０００７】
本開示の実施形態は、以前の抵抗変化型メモリセル構造と比較して面積が減少した、ピッチが倍のアレイの提供のような種々の利点を提供する。実施形態はまた、数ある利点の中で、以前の抵抗変化型メモリセル構造と比較して低いスイッチング電流を生じるメモリセル構造も提供する。例えば、１つまたは複数の実施形態のピッチが倍の垂直方向は、プレーナブリッジセル構造のような以前のメモリセルのアプローチに製造可能な代替品をもたらす。
【０００８】
理解されるように、本明細書の種々の実施形態に示された要素は、本開示の多数の付加的な実施形態を提供するため、追加、交換、および／または除去することが可能である。また、理解されるように、図で表す要素の比率および相対的な縮尺比は、本開示の実施形態を説明することを意図し、趣旨を限定すると受け取るべきではない。
【０００９】
図１Ａ〜図１Ｆは、本開示の実施形態による、図１Ｇに示された抵抗変化型メモリセル構造の形成に関連する処理ステップを示す。図１Ａ〜図１Ｇに示されたメモリセル構造は、誘電物質１０４内に形成された導電性コンタクト１０６を含む基板１０２を有するベース半導体構造を有する。基板１０２は、数ある中で、シリコン基板、絶縁体上シリコン（ＳＯＩ）基板、またはサファイア上シリコン（ＳＯＳ）基板であることが可能である。誘電物質１０４は、数ある誘電物質の中で、二酸化シリコン（ＳｉＯ２）のような窒化物または酸化物であることが可能である。導電性コンタクト１０６は、タングステン（Ｗ）または他の適切な導電物質で製造が可能で、例えばマスキングおよびエッチング処理により誘電層１０４内に形成が可能である。
【００１０】
構造は、ボトム電極（ＢＥ）１０８の上方に形成されるビア１１６を有する。この例で、ビア１１６は誘電物質１１４を貫通して形成されてボトム電極１０８の頂面を露出し、コンタクト穴１１６と呼ぶこともある。１つまたは複数の実施形態で、ビア１１６は２０ナノメートル（ｎｍ）以下の直径を持つ。しかし、実施形態はビア１１６の特定の直径に限定されず、数ある適切な処理の中でマスキングおよびエッチングにより形成することが可能である。図１Ａ〜図１Ｆの例は環状のビアに関して記載するが、実施形態はそのように限定されない。例えば、ビア１１６は、種々の異なる形状であることが可能で、それらに関連して種々の異なるアスペクト比であることが可能である。
【００１１】
ボトム電極１０８は、二酸化シリコンのような誘電物質１１２で形成され、例えば、タングステン、ＴｉＮ（チタン窒化物）、ＴａＮ（タンタル窒化物）、イリジウム、プラチナ、ルテニウム、および／または銅を含む種々の導電物質または複合構造で製造が可能である。さらに本明細書に記載のように、ボトム電極１０８は、２つの異なる抵抗変化型メモリセル（例えば、数ある中でＰＣＲＡＭセル、ＣＢＲＡＭセル、またはＲＲＡＭセル）の共用のボトム電極として機能できる。ボトム電極１０８は、導電性コンタクト１０４上に形成される。図１Ａ〜図１Ｇに示さないが、コンタクト１０６は、特定のメモリセルに対応するアクセス装置（例えばアクセストランジスタ）に連結が可能である。
【００１２】
図１Ｂは、図１Ａで示される構造上に形成される可変抵抗物質１１８を示す。そのようなものとして、物質１１８は、ボトム電極１０８、ビア１１６の壁部、および誘電物質１１４の露出された部分の上に形成される。当業者に理解されるように、物質１１８は、数ある方法の中で、原子層蒸着（ＡＬＤ）または化学蒸着（ＣＶＤ）のような技術を用いて形成（例えば蒸着）することが可能である。いくつかの実施形態では、物質１１８は、約５ｎｍ以下の厚さに蒸着される。種々の実施形態で、物質１１８の厚さは１〜５ｎｍである。
【００１３】
抵抗変化型メモリセル構造が相変化メモリセル構造である実施形態で、物質１１８を相変化物質１１８と呼ぶこともある。そのような実施形態で、相変化物質１１８は、ゲルマニウム−アンチモン−テルル（ＧＳＴ）物質（例えばＧｅ２Ｓｂ２Ｔｅ５、Ｇｅ１Ｓｂ２Ｔｅ４、Ｇｅ１Ｓｂ４Ｔｅ７、などのようなＧｅ−Ｓｂ−Ｔｅ物質）のような相変化カルコゲン合金であることが可能である。本明細書で使用されるハイフン付き化学組成表記は、特定の混合物または化合物に含まれる成分を示し、示される成分を含む全ての化学量論を表すことを意図する。他の相変化物質は、種々の他の相変化物質の中で、Ｇｅ−Ｔｅ、Ｉｎ−Ｓｅ、Ｓｂ−Ｔｅ、Ｇａ−Ｓｂ、Ｉｎ−Ｓｂ、Ａｓ−Ｔｅ、Ａｌ−Ｔｅ、Ｇｅ−Ｓｂ−Ｔｅ、Ｔｅ−Ｇｅ−Ａｓ、Ｉｎ−Ｓｂ−Ｔｅ、Ｔｅ−Ｓｎ−Ｓｅ、Ｇｅ−Ｓｅ−Ｇａ、Ｂｉ−Ｓｅ−Ｓｂ、Ｇａ−Ｓｅ−Ｔｅ、Ｓｎ−Ｓｂ−Ｔｅ、Ｉｎ−Ｓｂ−Ｇｅ、Ｔｅ−Ｇｅ−Ｓｂ−Ｓ、Ｔｅ−Ｇｅ−Ｓｎ−Ｏ、Ｔｅ−Ｇｅ−Ｓｎ−Ａｕ、Ｐｄ−Ｔｅ−Ｇｅ−Ｓｎ、Ｉｎ−Ｓｅ−Ｔｉ−Ｃｏ、Ｇｅ−Ｓｂ−Ｔｅ−Ｐｄ、Ｇｅ−Ｓｂ−Ｔｅ−Ｃｏ、Ｓｂ−Ｔｅ−Ｂｉ−Ｓｅ、Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ、Ｇｅ−Ｓｂ−Ｓｅ−Ｔｅ、Ｇｅ−Ｓｎ−Ｓｂ−Ｔｅ、Ｇｅ−Ｔｅ−Ｓｎ−Ｎｉ、Ｇｅ−Ｔｅ−Ｓｎ−Ｐｄ、およびＧｅ−Ｔｅ−Ｓｎ−Ｐｔの合金を含むことが可能である。
【００１４】
抵抗変化型メモリセル構造が抵抗ランダムアクセスメモリセル構造である実施形態で、物質１１８は、例えば金属（Ｍ）がニッケル、ニオブ、チタン、ジルコニウム、ハフニウム、コバルト、鉄、銅、またはクロムである遷移金属酸化物（ＭｘＯｙ）物質であることが可能である。そのような実施形態で、物質１１８はまた、例えば、カルコゲナイド物質またはペロブスカイト物質であることが可能である。
【００１５】
抵抗変化型メモリセル構造が導電性ブリッジングランダムアクセスメモリセル構造である実施形態で、物質１１８は、例えば、カルコゲナイド物質のような電解質物質であることが可能である。カルコゲナイド物質は、数ある電解質物質の中で、硫化ゲルマニウム、セレン化ゲルマニウム、タングステン酸化物、または硫化銅であることが可能である。
【００１６】
図１Ｃは、図１Ｂに示される構造上に形成される誘電物質１２０を示す。誘電物質１２０は、例えば、約４５０℃を下回る温度で蒸着される低温酸化物または窒化物質であることが可能である。誘電物質１１８は可変抵抗物質１１８上に形成され、ビア１１６を埋める。
【００１７】
図１Ｄは、誘電物質１２０の部分および可変抵抗物質１１８の部分の除去後の図１Ｃに示される構造を示す。１つの例として、物質１１８および１２０の除去部分を、化学的機械的研磨（ＣＭＰ）により取り除くことが可能である。図１Ｄで示される実施形態で、構造は誘電物質１１４の表面へ平坦化される。そのようなものとして、ビア１１６内に配置された可変抵抗物質１１８の露出され平坦化された上面は、環状の形状を有する。すなわち、物質１１８の上面は、ビア１１６内に形成された誘電体１２０の平坦化された上面周辺で弓形の形状を有する。
【００１８】
図１Ｅは、第１のトップ電極（ＴＥ）１２２−１および第２のトップ電極１２２−２の形成後の図１Ｄに示される構造を示す。トップ電極１２２−１／１２２−２は、可変抵抗物質１１８の露出された部分上に形成される。この例で、トップ電極１２２−１／１２２−２は、トップ電極のそれぞれの縁部がビア１１６内の誘電物質１２０の平坦化された表面に重なるように形成される。トップ電極１２２−１／１２２−２はまた、誘電物質１１４にも重なるように形成される。しかし、実施形態は誘電物質１１４に重なるトップ電極に限定されない。トップ電極１２２−１／１２２−２は、例えば、タングステン、ＴｉＮ（チタン窒化物）、ＴａＮ（タンタル窒化物）、イリジウム、プラチナ、ルテニウム、および／または銅を含む種々の導電物質または複合構造で製造が可能である。１つまたは複数の実施形態で、ボトム電極１０８およびトップ電極１２２−１／１２２−２は、非対称であることが可能である。例えば、ボトム電極１０８は、トップ電極１２２−１および１２２−２の１つまたは両方と異なる物質で製造が可能である。
【００１９】
図１Ｆは、スペーサ物質１２４がその上に形成された後の図１Ｅに示される構造を示す。スペーサ物質１２４は、二酸化シリコンのような酸化物物質または他の適切な誘電物質であることが可能である。
【００２０】
図１Ｇは、電極１２２−１および１２２−２の間のスペーサ物質１２４の少なくとも部分、ビア１１６内の誘電物質１２０の少なくとも部分、およびボトム電極１０８上に形成された可変抵抗物質１１８の少なくとも部分の除去後の図１Ｆに示される構造を示す。図１Ｈは、図１Ｇに示されるメモリセル構造の上面図を示す。この例で、構造はパターン形成され、開口部１２５の形成と、共用ボトム電極１０８を共有する２つの異なる抵抗変化型メモリセル構造（例えば、ＰＣＲＡＭ、ＣＢＲＡＭ、またはＲＲＡＭ構造）も生成するのに使用されるドライエッチ処理。
【００２１】
例えば、第１のメモリセル構造は、ボトム電極１０８とトップ電極１２２−１の間に配置された垂直方向に方向付けられた可変抵抗物質１１８−１を有し、第２のメモリセル構造は、ボトム電極１０８とトップ電極１２２−２の間に配置された垂直方向に方向付けられた可変抵抗物質１１８−２を有する。図１Ｇに示されるように、スペーサ物質１２４−１は、誘電物質１２０−１の上およびトップ電極１２２−１の縁部に形成され、スペーサ物質１２４−２は、誘電物質１２０−２の上およびトップ電極１２２−２の縁部に形成される。
【００２２】
可変抵抗物質１１８−１および１１８−２のそれぞれは、それぞれのトップ電極１１２２−１および１２２−２に接触する弓形頂面、および、ボトム電極１０８に接触する弓形でない底面を有する。物質１１８−１および１１８−２の弓形でない部分は、エッチ処理後のビア１１６に残るそれぞれの誘電物質１２０−１および１２０−２の下方に配置された部分に対応する。そのようなものとして、物質１１８−１および１１８−２の弓形部分は、誘電物質１１４とそれぞれの誘電物質１２０−１および１２０−２の間に配置される領域をいう。従って、種々の実施形態で、第１および第２の垂直方向に方向付けられた可変抵抗物質１１８−１および１１８−２の弓形部分は、（例えば、ビア１１６の直径が２０ｎｍ以下の実施形態で）互いから２０ｎｍ以下の距離に配置される。
【００２３】
本明細書に記載された実施形態によるメモリセル構造の形成は、単一のコンタクト穴（例えば、ビア１１６）に対し２つのメモリセルを提供でき、これが、特定のコンタクト穴に単一のメモリセルを提供することができる以前のアプローチと比較して倍のピッチを提供することにより、メモリ密度を高めることができる。可変抵抗セル物質（例えば、１１８−１および１１８−２）の垂直方向も、例えばプレーナブリッジセルアプローチのような以前のアプローチと比較して、メモリ密度を高めることができる。
【００２４】
また、本明細書に記載された実施形態は、以前のアプローチと比較して可変抵抗物質の断面領域を減少でき、これで低スイッチング電流を提供することが可能である。本開示の１つまたは複数の実施形態による抵抗変化型メモリセル構造の形成は、メモリセル構造のエッチ損傷を避けることも可能である。
【００２５】
種々の実施形態で、図１Ｆ〜図１Ｈに関連する処理は任意であってよい。例えば、図１Ｅに示される構造は、独立して作動可能な２つの抵抗変化型メモリセルを表すことができる。そのようなものとして、１つまたは複数の実施形態で、スペーサ物質１２４の形成およびボトム電極１０８へのエッチは任意である。
【００２６】
図１Ｅおよび１Ｇに示されるようなメモリセル構造を含む抵抗変化型メモリセルのアレイが、付加的なメモリ構成要素を有するであろうことを、当業者は理解するであろう。例えば、ＰＣＲＡＭおよび／またはＲＲＡＭアレイは、基板１０２上に形成されたアクセス装置（例えば、アクセストランジスタ）を有してもよい。例えば、ボトム電極１０８は（例えば接触プラグ１０６を介してソースまたはドレイン領域に）アクセス装置に連結することができ、トップ電極１２２−１および１２２−２は（例えば接触プラグを介して）１つまたは複数のビット線に連結することができる。
【００２７】
抵抗変化型メモリセル構造および方法が本明細書に記載された。抵抗変化型メモリセル構造を形成するいくつかの方法は、第１の電極の上方に形成されたビアを有するメモリセル構造を形成するステップと、第１の電極およびビアの壁部に抵抗変化型メモリセル物質を形成するステップと、抵抗変化型メモリセル物質に第１の誘電物質を形成するステップと、抵抗変化型メモリセル物質の部分が露出されるように、第１の誘電物質の部分を取り除くステップと、抵抗変化型メモリセル物質の第１の露出された部分に第２の電極を、抵抗変化型メモリセル物質の第２の露出された部分に第３の電極を形成するステップと、第２の電極、第３の電極、および第１の誘電物質の少なくとも部分にスペーサ物質を形成するステップと、第２と第３の電極の間のスペーサ物質の少なくとも部分、ビア内の第１の誘電物質の少なくとも部分、および第１の電極上に形成された抵抗変化型メモリセル物質の少なくとも部分を取り除くことにより、第１および第２の抵抗変化型メモリセル構造を形成するステップを含む。
【００２８】
本明細書に特定の実施形態が示され記載されたが、示された特定の実施形態について、同一の結果を得るよう計算された配置で代替可能であることを、当業者は理解するであろう。この開示は、本開示の種々の実施形態の改作または変形に及ぶことを意図する。前記の記載は一例の方法でなされたものであり、１つに制限するものではないことを理解すべきである。前記の実施形態の組み合わせ、および特に本明細書に記載されない他の実施形態が、前記の記載を検討して当業者に明らかになるであろう。本開示の種々の実施形態の範囲は、前記の構造および方法が使用される他の応用を含む。従って、本開示の種々の実施形態の範囲は、添付の請求項とともにそのような請求項に相当する等価物の全ての範囲を参照して判断されるべきである。
【００２９】
前述の詳細な記載で、開示の簡潔化のため、１つの実施形態に種々の特徴がまとめられている。この開示の方法は、本開示の開示された実施形態が、それぞれの請求項で明示的に列挙した特徴より多くを使用しなければならないという意図の反映と解釈されるべきではない。むしろ、後述の請求項を反映するものとして、発明の主題は単一の開示された実施形態の全ての特徴より小さいところにある。よって、後述の請求項は本明細書に組み込まれ、それぞれの請求項は分離した実施形態としてそれ自身で有効である。
【図１Ａ】
2013530525.tif 000003
【図１Ｂ】
2013530525.tif 000004
【図１Ｃ】
2013530525.tif 000005
【図１Ｄ】
2013530525.tif 000006
【図１Ｅ】
2013530525.tif 000007
【図１Ｆ】
2013530525.tif 000008
【図１Ｇ】
2013530525.tif 000009
【図１Ｈ】
2013530525.tif 000010
【手続補正書】
【提出日】平成24年11月15日(2012.11.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の電極およびビアの壁部に抵抗変化型メモリセル物質を形成することと、
前記抵抗変化型メモリセル物質上に第１の誘電物質を形成することと、
前記抵抗変化型メモリセル物質の部分が露出されるように、前記第１の誘電物質の部分を取り除くことと、
前記抵抗変化型メモリセル物質の第１の露出された部分に第２の電極を、前記抵抗変化型メモリセル物質の第２の露出された部分に第３の電極を形成することと、
前記第２の電極、前記第３の電極、および前記第１の誘電物質の少なくとも部分にスペーサ物質を形成することと、を含む、
メモリセルを形成する方法。
【請求項２】
前記方法が、前記第２と前記第３の電極の間の前記スペーサ物質の少なくとも部分、前記ビア内の前記第１の誘電物質の少なくとも部分、および前記第１の電極に形成された前記抵抗変化型メモリセル物質の少なくとも部分を取り除き、第１および第２の抵抗変化型メモリセル構造を形成することを含む、請求項１に記載の方法。
【請求項３】
前記第１および第２の抵抗変化型メモリセル構造を形成することが、前記第１の抵抗変化型メモリセル構造に対応する第１の弓形可変抵抗領域、および前記第２の抵抗変化型メモリセル構造に対応する第２の弓形可変抵抗領域の形成を含む、請求項２に記載の方法。
【請求項４】
５ナノメートル以下の厚さを持つように前記抵抗変化型メモリセル物質を形成することを含む、請求項１〜請求項３のいずれか１項に記載の方法。
【請求項５】
前記第２および前記第３の電極のうち少なくとも１つと異なる物質の前記第１の電極を形成することを含む、請求項１〜請求項３のいずれか１項に記載の方法。
【請求項６】
前記第１の電極および前記ビアの壁部に前記抵抗変化型メモリセル物質を形成する前に、前記第１の電極へ第２の誘電物質を貫通した前記ビアを形成することを含む、請求項１〜請求項３のいずれか１項に記載の方法。
【請求項７】
前記第１の誘電物質の部分を取り除くことが、半導体構造の上面を前記第２の誘電物質へ平坦化することを含む、請求項６に記載の方法。
【請求項８】
それぞれの部分が前記ビア内に形成された前記第１の誘電物質と重なるように、前記第２の電極および前記第３の電極を形成することを含む、請求項１〜請求項３のいずれか１項に記載の方法。
【請求項９】
第１および第２の抵抗変化型メモリセルに共用の第１の電極と、
第２の電極に接触する弓形頂面、および前記第１の電極に接触する弓形でない底面を有する、第１の垂直方向に方向付けられた可変抵抗物質と、
第３の電極に接触する弓形頂面、および前記第１の電極に接触する弓形でない底面を有する、第２の垂直方向に方向付けられた可変抵抗物質と、を備える、
抵抗変化型メモリセル構造。
【請求項１０】
前記第１および前記第２の垂直方向に方向付けられた可変抵抗物質の弓形部分が、第１の誘電物質および第２の誘電物質の間に配置された、請求項９に記載の抵抗変化型メモリセル構造。
【請求項１１】
前記第１の垂直方向に方向付けられた可変抵抗物質の前記弓形部分が、前記第２の垂直方向に方向付けられた可変抵抗物質の前記弓形部分から２０ナノメートル以下の距離に配置された、請求項１０に記載の抵抗変化型メモリセル構造。
【請求項１２】
前記第２の電極が、前記第１および前記第２の誘電物質の部分に重なる、請求項１０に記載の抵抗変化型メモリセル構造。
【請求項１３】
スペーサ物質が、前記第１の誘電物質上および前記第２の電極の縁部および前記第３の電極の縁部に形成される、請求項１０に記載の抵抗変化型メモリセル構造。
【請求項１４】
前記第１の電極が、前記第２および前記第３の電極のうち少なくとも１つと異なる物質で製造される、請求項９〜請求項１３のいずれか１項に記載の抵抗変化型メモリセル構造。
【請求項１５】
前記第２の電極が第１の相変化メモリセルのトップ電極であり、前記第３の電極が第２の相変化メモリセルのトップ電極であり、かつ、前記第１の電極が前記第１および前記第２の相変化メモリセルで共用のボトム電極である、請求項９〜請求項１３のいずれか１項に記載の抵抗変化型メモリセル構造。
【国際調査報告】
2013530525.tif 000011
2013530525.tif 000012