(57)【要約】【解決手段】表面仕上げを有するコアレス基板を備える電子アセンブリおよびその製造法が記載される。一つの方法では、パターン化フォトレジスト層の開口における金属コア上に第１の銅層を電解めっきする。開口における第１の銅層上に金層を電解めっきする。金層上に電解めっきによるパラジウム層を形成する。パラジウム層上に第２の銅層を電解めっきする。第２の銅層を電解めっきしたあと、金属コアおよび第１の銅層を除去し、コアレス基板を残す。その他の実施形態も記載し、権利請求する。【選択図】図１
2013538015.tif 000002
【特許請求の範囲】
【請求項１】
銅を含む金属のコアを設ける段階と、
前記金属のコア上にパターン化フォトレジスト層を形成する段階と、
前記パターン化フォトレジスト層の開口内における前記金属のコア上に第１の銅層を電解めっきする段階と、
前記開口内における前記第１の銅層上に金層を電解めっきして、前記第１の銅層が前記金属のコアと前記金層との間に位置付けられるようにする段階と、
前記金層上にパラジウム層を電解めっきして、前記金層が前記第１の銅層と前記パラジウム層との間に位置付けられるようにする段階と、
前記パラジウム層上に第２の銅層を電解めっきする段階と、
前記第２の銅層を電解めっきした後、前記金属のコアと前記第１の銅層とを除去して、コアレス基板を残す段階と
を備え、
前記金層は、前記第１の銅層に直接接触する第１の面と、前記パラジウム層に直接接触する第２の面とを有し、
前記パラジウム層は、前記金層に直接接触する第１の面と、前記第２の銅層に直接接触する第２の面とを有する
方法。
【請求項２】
前記第２の銅層を電解めっきする段階の後、前記金属のコアを除去する段階の前に、
前記フォトレジスト層を除去する段階と、
前記コアと電解めっきした前記層のそれぞれとに接するように誘電材料を形成する段階と、
前記誘電材料に、前記第２の銅層の一部を露出するよう位置付けられるビアを形成する段階と、
前記誘電材料の上と、前記ビアにおいて露出した前記第２の銅層の前記一部の上とに金属層を形成する段階と、
前記金属層の上に、前記ビアを被覆しないようにパターン化フォトレジスト層を形成する段階と、
前記ビアにおける前記金属層の上に第３の銅層を電解めっきする段階と、
前記パターン化フォトレジスト層を除去する段階と
をさらに備える請求項１に記載の方法。
【請求項３】
前記コアレス基板にはニッケル層が形成されない請求項１または２に記載の方法。
【請求項４】
前記コアレス基板の表面は凹部を含み、前記凹部の内部には、外表面仕上げとしての前記金層が位置付けられる請求項１から３のいずれか１項に記載の方法。
【請求項５】
無鉛半田を含有する半田バンプを前記金層に接触するように位置付け、前記半田を加熱により融解させて、スズ系の前記半田に由来するスズと、前記第２の銅層に由来する銅とを含む金属間化合物を含有する半田結合部を形成する段階をさらに備える請求項１から４のいずれか１項に記載の方法。
【請求項６】
銅を含む金属のコアを設ける段階と、
前記金属のコア上にパターン化フォトレジスト層を形成する段階と、
前記パターン化フォトレジスト層の開口内における前記金属のコア上に第１の銅層を電解めっきする段階と、
前記開口内における前記第１の銅層上に金層を電解めっきして、前記第１の銅層が前記金属のコアと前記金層との間に位置付けられるようにする段階と、
前記金層上に第２の銅層を電解めっきする段階と、
前記第２の銅層を電解めっきした後、前記金属のコアおよび前記第１の銅層を除去して、コアレス基板を残す段階と
を備え、
前記金層は、前記第１の銅層に直接接触する第１の面と、前記第２の銅層に直接接触する第２の面とを有する
方法。
【請求項７】
前記第２の銅層を電解めっきする段階の後、前記金属のコアを除去する段階の前に、
前記フォトレジスト層を除去する段階と、
前記コアと、電解めっきした前記層のそれぞれとに接するように誘電材料を形成する段階と、
前記誘電材料に、前記第２の銅層の一部を露出するよう位置付けられるビアを形成する段階と、
前記誘電材料の上と、前記ビアにおいて露出した前記第２の銅層の前記一部の上とに金属層を形成する段階と、
前記金属層の上に、前記ビアを被覆しないようにパターン化フォトレジスト層を形成する段階と、
前記ビアにおける前記金属層の上に第３の銅層を電解めっきする段階と、
前記パターン化フォトレジスト層を除去する段階と
をさらに備える請求項６に記載の方法。
【請求項８】
前記コアレス基板の表面は凹部を含み、前記凹部の内部には、外表面仕上げとしての前記金層が位置付けられる請求項６または７に記載の方法。
【請求項９】
前記誘電材料は、ＡＢＦを含む請求項７に記載の方法。
【請求項１０】
無鉛半田を含有する半田バンプを前記金層に接触するように位置付け、前記半田を加熱により融解させて、スズ系の前記半田に由来するスズと、前記第２の銅層に由来する銅とを含む金属間化合物を含有する半田結合部を形成する段階をさらに備える請求項６から９のいずれか１項に記載の方法。
【請求項１１】
銅層、誘電層、および前記銅層上の表面仕上げを有するコアレス基板を備え、
前記銅層は、結晶銅層を有し、
前記表面仕上げは、結晶金層を有し、
前記結晶金層は、前記銅層の表面を被覆するよう位置付けられる
アセンブリ。
【請求項１２】
前記表面仕上げは、結晶パラジウム層をさらに有し、前記結晶パラジウム層は、前記結晶金層と前記結晶銅層との間に位置付けられる請求項１１に記載のアセンブリ。
【請求項１３】
前記結晶金層および前記結晶銅層は、それぞれ、電解析出プロセスを使用して形成される請求項１１または１２に記載のアセンブリ。
【請求項１４】
前記結晶金層、前記結晶パラジウム層、および前記結晶銅層は、それぞれ、電解析出プロセスを使用して形成される請求項１２に記載のアセンブリ。
【請求項１５】
前記コアレス基板はその表面に凹部を有し、前記凹部の内部には前記表面仕上げが位置付けられる請求項１１または１３に記載のアセンブリ。
【請求項１６】
前記コアレス基板はその表面に凹部を有し、前記凹部の内部には前記表面仕上げが位置付けられる請求項１２または１４に記載のアセンブリ。
【請求項１７】
前記コアレス基板は、ニッケル層を有さない請求項１１、１３、および１５のいずれか１項に記載のアセンブリ。
【請求項１８】
前記コアレス基板は、ニッケル層を有さない請求項１２、１４、および１６のいずれか１項に記載のアセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
シリコン等の材料から形成された半導体ウェハ上に集積回路を形成することがある。半導体ウェハを処理して、多様な電子デバイスを形成する。ウェハを半導体チップ（チップは、ダイとしても知られる）にダイスし、半導体チップを多様な周知の方法を使用して基板に取り付ける。基板は、通常、ダイをプリント回路基板、ソケット、もしくはその他の接続部に結合するよう設計される。基板は、さらに、一つ以上のその他の役割も果たす場合があり、たとえば、ダイを保護、隔離、絶縁、および／または熱制御するが、これらに限定されない。基板は、従来、エポキシ樹脂材料を含浸させたガラス織布層を含む積層多層構造（ｌａｍｉｎａｔｅｄ  ｍｕｌｔｉｌａｙｅｒ  ｓｔｒｕｃｔｕｒｅ）からなるコアから形成されている。基板上にコンタクトパッドおよび導電性配線を形成して、パッケージ基板を結合する対象のデバイスにダイを電気的に結合させる。コアレス基板は、基板の厚さを減少させるために開発されている。コアレス基板では、通常、除去可能なコア層を設け、導電層および誘電層を除去可能なコア上に積層し、次にコアを除去する。
【背景技術】
【０００２】
コアレス基板に表面仕上げを適用する場合がある。通常、表面仕上げは、それを適用される基板の電気接続部を、組み立て工程に至るまで保護する役割を果たす。たとえば、基板が銅（Ｃｕ）からなる接続部を含む場合、表面仕上げを銅の上に適用することになる。デバイスを基板に半田付けする場合、表面仕上げ材料が半田に作用してしまう。または、半田付け工程の直前に表面仕上げを除去してもよい。銅を保護するための通常の表面仕上げ層は、ニッケル／パラジウム／金（Ｎｉ／Ｐｄ／Ａｕ）層およびプリフラックス（ＯＳＰ）を含む。ニッケル・パラジウム・金表面仕上げは、銅の上にニッケル層を含み、ニッケルの上にパラジウム層を含み、次に、パラジウムの上に金層を含む。ニッケルは、銅のマイグレーションを阻止する障壁となり、銅表面を酸化から保護する。パラジウムは、ニッケル層の酸化障壁となる。金層は、半田結合の形成時のぬれ性を高める。ＯＳＰ表面仕上げは、通常、銅と選択的に結合して銅を酸化から保護する有機金属層を形成する水性有機化合物を含む。
【０００３】
無鉛半田を使用して基板をボード等の基板に結合する場合、スズ・銀・銅（ＳＡＣ）合金等のスズ系半田が一般的に使用される。表面仕上げは、結合を強固で耐久性のあるものにするには、重要である。たとえば、表面仕上げによる銅の保護が不十分であると、酸化が発生し、酸化した銅と無鉛半田とが作用して不適切な結合部が形成されてしまうかもしれない。さらに、表面仕上げに使用される材料によっては、望ましくない反応が発生して、結合部の特性に有害な影響を及ぼすかもしれない。
【図面の簡単な説明】
【０００４】
原寸通りの図示ではない添付の図面を参照して、例示として実施形態を記載する。
【図１】（ａ）〜（ｎ）は、所定の実施形態に係る表面仕上げを有するコアレス基板を形成する処理動作を示す図である。
【図２】所定の実施形態に係る表面仕上げを有するコアレス基板を示す図である。
【図３】所定の実施形態に係る表面仕上げを有するコアレス基板を形成する組み立てプロセスのフローチャートを示す。
【図４】所定の実施形態に係る表面仕上げを有するコアレス基板を形成する組み立てプロセスのフローチャートを示す。
【図５】（ａ）および（ｂ）は、所定の実施形態に係る表面仕上げを有するコアレス基板と、コアレス基板を結合する対象の基板とを備えるアセンブリの形成を示す図である。
【図６】実施形態を適用し得る電子システム構成を示す。
【発明を実施するための形態】
【０００５】
上記のように、現在、デバイスと基板との半田結合の形成は、無鉛ＳＡＣ半田と、ニッケル・パラジウム・金表面仕上げとを使用して実行する場合がある。表面仕上げを形成する従来法の一つは、ニッケル／パラジウム−無電解金による無電解プロセスによるものである。無電解めっき処理では、電流は供給されない。金属イオンをめっき溶液中の化学物質により還元し、所望の金属を全表面に析出させる。
【０００６】
所定の実施形態は、無電解めっきプロセスとは異なる電解めっきプロセスを使用して、所定の層を形成する処理に関する。まず、電解めっきプロセスでは、金属イオンが溶解した溶液に電流を流し、イオンを帯電した金属表面に引き付け、その上に析出させる。次に、無電解析出法で析出させた金属は、通常、非晶構造であるが、電解析出させた金属は、結晶構造である。所定の実施形態で使用する方法では、一時的な基板コアを電源に電気的に結合し、様々な表面仕上げ金属層を順次に電解析出させる。
【０００７】
図１（ａ）〜（ｎ）は、電解析出した金層およびパラジウム層を含む表面仕上げ層を有するコアレス基板を形成する方法に含まれる動作を示す。図１（ａ）に見られるように、一時的な基板コア１０を設ける。コア１０は、たとえば、銅等の金属から形成してよい。図１（ｂ）は、コア１０を露出させる開口１４を有するパターン化レジスト層１２の形成を示す。図１（ｃ）に示すように、第１の銅層１６をコア１０上に電解めっきする。図１（ｄ）に示すように、金層１８を第１の銅層１６の上に電解めっきする。図１（ｅ）に示すように、図１（ｅ）に示すように、パラジウム層２０を金層１８の上に電解めっきする。次に、図１（ｆ）に示すように、第２銅の層層２２をパラジウム層２０の上に電解めっきする。製造プロセスのこの時点では、金層１８は、銅層１６に直接接触する第１の面と、パラジウム層２０に直接接触する第２の面とを有する。パラジウム層２０は、金層１８に直接接触する第１の面と、第２の銅層２２に直接接触する第２の面とを有する。
【０００８】
次に、図１（ｇ）に示すように、パターン化レジスト１２を除去する。図１（ｈ）に示すように、誘電層２４を、コア１０ならびに電解めっき層１６、１８、２０、および２２の上に形成する。誘電層２４は、たとえばポリマー等の材料によるビルドアップ処理を使用して形成してよい。ふさわしい材料の一例は、味の素ファインテクノ株式会社から入手できる味の素ビルドアップフィルム（ＡＢＦ）として知られる高分子エポキシフィルムである。図１（ｉ）に示すように、誘電層２４にビア２６を形成して、第２の銅層２２を露出させてよい。たとえば、層穿孔（ｌａｙｅｒ  ｄｒｉｌｌｉｎｇ）等の任意の適切な技術を用いてビアを形成してよい。別の導電性構造に結合される導電性材料でビア２６を充填してよい。ビア２６に導電性材料を形成する一つの方法は、図１（ｊ）に示すように、第２の銅層２２の露出部および誘電層２４等のビア２６を規定する表面の上に金属薄膜層２８をシード層として形成することである。次に、図１（ｋ）に示すように、パターン化フォトレジスト層を金属薄膜層２８の上に形成して、ビア領域を露出させる開口を規定する。次に、図１（ｌ）に示すように、ビアに金属を電解析出させて、たとえば銅等の層３２を形成する。次に、図１（ｍ）に示すように、フォトレジスト層３０を除去する。
【０００９】
次に、図１（ｎ）に示すように、コア１０を除去して、コアレス基板８を形成してよい。第１の銅層１６も除去してよく、これにより、表面仕上げ金層１８により一部規定される凹部３６を有する構造が形成される。凹部を有する表面仕上げ部は、たとえば、コンタクトパッドもしくは半田バンプ等の別の構造を受け入れるスペースとして利用可能である。図１（ｎ）に示すように、表面仕上げ部は、金層１８と、金層１８の上のパラジウム層２０とを含む。導電層３４は、第２の銅層２２と、金属薄膜層２８と、金属層３２とを含む。
【００１０】
図２は、別の実施形態に係る、電解めっきされた金から形成され、誘電層１２４の内部に設けられた表面仕上げ層１１８を含むコアレス基板１０８を示す。コアレス基板１０８は、導電層１３４も含む。凹部１３６も存在し、たとえば、別の構造と接続するための受け入れ位置として使用することができる。この実施形態は、基板に電解めっきでパラジウム層を形成しないことを除いて、図１（ａ）〜（ｎ）に関して上記したのと同様のプロセスを使用して形成してよい。
【００１１】
図３は、所定の実施形態に係る、金層およびパラジウム層を含む表面仕上げ部を有するコアレス基板を形成する処理のフローチャートを示す。ボックス２０２で、一時的なコアを設ける。一時的なコアは、たとえば、銅等の金属を含んで形成してよい。ボックス２０４で、一時的なコアの上に電解めっき金層を形成する。一時的なコアを電源に電気的に結合し、電流を供給して電解析出させてよい。ボックス２０６で、金層の上にパラジウム層を形成する。ボックス２０８で、パラジウム層の上に銅層を形成する。パラジウム層および銅層は、上記したとおりの電解析出プロセスを使用して形成してよい。図１（ｈ）〜（ｊ）に関連して上記したように、誘電層を形成し、銅層を露出させる開口を形成した場合、金属薄膜層を誘電層表面（および露出した銅層）の上に形成して、銅層を電解析出させてよい。ボックス２１０では、エッチング処理の使用（これに限定されない）等の任意の適切な方法を使用して、一時的なコアを除去する。
【００１２】
ボックス２１２で、一時的なコアを除去した後の基板に存在する表面仕上げ部に接触および／または隣接するように無鉛半田を設ける。無鉛半田は、半田バンプとして設けてよく、無鉛半田とパラジウム層上に形成された銅層との間にＡｕ層およびＰｄ層が設けられるように各層は配置される。ボックス２１４で、半田を加熱によりリフローし、基板上の銅と、無鉛半田の反対側の構造との間に半田結合を形成する。
【００１３】
図４は、所定の実施形態に係る金層を含むコアレス基板表面仕上げ部を形成する処理のフローチャートを示す。処理は、パラジウム層を形成しないことを除いて、図３に関して上記した処理と同様である。ボックス３０２で、一時的なコアを設ける。一時的なコアは、たとえば、銅等の金属を含んでよい。ボックス３０４で、一時的なコアの上に電解めっき金層を形成する。ボックス３０８で、金層の上に銅層を形成する。金層および銅層は、上記した通りの電解析出プロセスを使用して形成してよい。ボックス３１０で、エッチング処理の使用（これに限定されない）等の任意の適切な方法を使用して、一時的なコアを除去する。
【００１４】
ボックス３１２で、無鉛半田を設ける。無鉛半田は、一時的なコアを除去したあとの基板に存在する表面仕上げ部に接触および／または隣接させてよい。無鉛半田は、半田バンプとして設けてよく、無鉛半田と銅層との間にＡｕ層が設けられるように各層は配置される。ボックス３１４で、半田を加熱によりリフローし、基板上の銅と、無鉛半田の反対側の構造との間に半田結合を形成する。
【００１５】
図５（ａ）および（ｂ）は、所定の実施形態に係るアセンブリの一部を示す。図５（ａ）は、銅層２２上に設けられた金層１８およびパラジウム層２０を含む表面仕上げ部を有するコアレス基板２４を示す。この実施形態では、表面仕上げ部の外側面は、金層１８であり、表面仕上げ部の内側面は、パラジウム層２０である。ボード４６上のボンディングパッド４４の上に設けられた無鉛半田バンプ４２（たとえば、ＳＡＣ）が、表面仕上げ部の金層１８に極隣接し、僅かに接触して位置付けられている。図５（ｂ）は、半田リフロー処理を実行してコアレス基板２４をボード４６に結合させる半田結合部を形成した後のアセンブリを示す。半田バンプ４２とコアレス基板の導電領域３８とを通して電気接続を形成する。導電領域３８は、金層１８およびパラジウム層２０のうちリフロー加熱により反応しなかった部分と、底層の銅層２２および銅層２２の上に設けられたその他の層とを含む。導電領域３８と半田バンプ４２との界面４０およびその近傍は、リフロー加熱による生成物を含んでおり、当該生成物は、たとえば、銅層２８、ＳＡＣ無鉛半田に含有されるスズ、銀、および銅、ならびに、表面仕上げ部の金層１８およびパラジウム層２０の多様な組み合わせから形成される多様な合金および金属間化合物を含みうる。
【００１６】
金層だけを含む、または、金層およびパラジウム層を含む電解析出表面仕上げ部によって、銅の拡散が効果的に阻止され、金層を介した銅の酸化が最小化されることが分かっている。電解析出層は、結晶質であり、一般的に、無電解析出層よりも実質的に密度が大きい。銅表面の電解析出金層または金層およびパラジウム層によって、銅と無鉛半田（ＳＡＣ）との間に高品質な半田結合形成が実現できることもわかっている。これは、少なくとも部分的に、銅と、ＳＡＣ無鉛半田に含まれるスズと間に、金属間化合物が形成されることによると考えられる。
【００１７】
上記の実施形態に記載した表面仕上げ層を有する基板等の本体を備えるアセンブリは、多様な電子コンポーネントにおいて使用することができる。図６は、記載した実施形態の観点を実施しうる電子システム環境の一例を示す。その他の実施形態は、図６に指定した特性の全てを備える必要はなく、図６に指定されない代替的な特性を備えてもよい。
【００１８】
図６のシステム４０１は、少なくとも一つの中央演算処理装置（ＣＰＵ）４０３を備えてよい。ＣＰＵ４０３は、マイクロプロセッサとも呼ばれるが、本実施形態ではマザーボードであってよいプリント回路基板４０７に結合される集積回路パッケージ基板４０５に搭載されるダイであってよい。ＣＰＵ４０３およびボード４０７に結合されるパッケージ基板４０５は、上記したもの等の実施形態にしたがって形成してよい電子デバイスアセンブリの一例である。以下に記載するメモリおよびその他のコンポーネント（これらに限定されない）等の多様なその他のシステムコンポーネントが、上記の実施形態にしたがって形成される構造を含んでもよい。
【００１９】
システム４０１は、同じくマザーボード４０７上に配置されるメモリ４０９および一つ以上のコントローラ４１１ａ、４１１ｂ、・・・４１１ｎをさらに備えてよい。マザーボード４０７は、パッケージ４０５に含まれる回路とボード４０７に搭載されるその他のコンポーネントとを通信させる複数の導電配線を有する単層または多層のボードであってよい。または、ＣＰＵ４０３、メモリ４０９、およびコントローラ４１１ａ、４１１ｂ、・・・４１１ｎのうち一つ以上を、ドーターカードもしくは拡張カード等のその他のカード上に配置させてよい。ＣＰＵ４０３、メモリ４０９、およびコントローラ４１１ａ、４１１ｂ、・・・４１１ｎは、それぞれ対応するソケットに設置してよく、または、プリント回路基板に直接的に接続してもよい。ディスプレイ４１５を設けてもよい。
【００２０】
任意の適切なオペレーティングシステムと多様なアプリケーションとがＣＰＵ４０３上で実行され、メモリ４０９に記憶される。メモリ４０９に記憶される内容は、周知のキャッシュ技術にしたがってキャッシュしてよい。メモリ４０９に記憶されるプログラムおよびデータは、メモリ管理動作の一環として、ストレージ４１３にスワッピングしてよい。システム４０１は、メインフレーム、サーバ、パーソナルコンピュータ、ワークステーション、ラップトップ、ハンドヘルドコンピュータ、ハンドヘルドゲーム装置、ハンドヘルド娯楽端末（たとえば、ＭＰ３（エムペグ・レイヤ３・オーディオ）プレーヤ）、ＰＤＡ（携帯情報端末）、電話機器（無線もしくは有線）、ネットアプライアンス、仮想化装置、ストレージコントローラ、ネットワークコントローラ、ルータ等の任意の適切なコンピュータ装置を含んでよいが、これらに限定されない。
【００２１】
コントローラ４１１ａ、４１１ｂ、・・・４１１ｎは、システムコントローラ、周辺機器コントローラ、メモリコントローラ、ハブコントローラ、Ｉ／Ｏ（入出力）バスコントローラ、ビデオコントローラ、ネットワークコントローラ、ストレージコントローラ、通信コントローラ等のうち一つ以上を含んでよい。たとえば、ストレージコントローラは、ストレージプロトコル層にしたがってストレージ４１３からのデータの読み出しおよびストレージ４１３へのデータの書き込みを制御することができる。この層のストレージプロトコルは、多くの周知のストレージプロトコルのうちの任意のものであってよい。ストレージ４１３に書き込まれ、またはストレージ４１３から読み出されるデータは、周知のキャッシュ技術にしたがってキャッシュしてよい。ネットワークコントローラは、ネットワーク４１７を介して遠隔装置との間でネットワークパケットを送受信するべく一つ以上のプロトコル層を含むことができる。ネットワーク４１７は、ローカルエリアネットワーク（ＬＡＮ）、インターネット、ワイドエリアネットワーク（ＷＡＮ）、ストレージエリアネットワーク（ＳＡＮ）等であってよい。無線のネットワークもしくは接続を介してデータを送受信するよう実施形態を構成してよい。所定の実施形態では、ネットワークコントローラおよび多様なプロトコル層は、シールドなしツイストペアケーブル、トークンリングプロトコル、ファイバーチャネルプロトコル等、または、任意のその他の適切なネットワーク通信プロトコル上でイーサネット（登録商標）プロトコルを採用してよい。
【００２２】
本明細書で使用する「一つの（ａ）」および「一つの（ａｎ）」等の文言は、参照した要素が少なくとも一つ存在することを示し、数量を限定するものではない。さらに、本明細書で使用する「第１」、「第２」等の文言は、何らかの特定的な順序、数量、もしくは重要度を必ずしも意味するものではなく、一つの要素を別の要素から区別するために使用される。
【００２３】
所定の例示的な実施形態を上に記載し、添付の図面に図示したが、これらの実施形態は限定ではなく例示としてだけ示されるのであり、当業者は変更を想到するであろうから、これらの実施形態は、図示および記載した特定の構造および構成に限定されないことは、理解されよう。
【図１（１）】
2013538015.tif 000003
【図１（２）】
2013538015.tif 000004
【図１（３）】
2013538015.tif 000005
【図１（４）】
2013538015.tif 000006
【図２】
2013538015.tif 000007
【図３】
2013538015.tif 000008
【図４】
2013538015.tif 000009
【図５】
2013538015.tif 000010
【図６】
2013538015.tif 000011
【国際調査報告】
2013538015.tif 000012
2013538015.tif 000013
2013538015.tif 000014