(57)【要約】  寄生インダクタンス、寄生抵抗を大幅に減少し、高周波スイッチング性能の向上した半導体装置およびその形成方法を提供する。  基板上に配置されたソーストレース電極、ドレイントレース電極およびゲートトレース電極と、ドレイントレース電極上に配置され、ソースパッド電極およびゲートパッド電極を有するトランジスタと、ソーストレース電極およびゲートトレース電極とドレイントレース電極間の基板上にトランジスタの側壁面を被覆するように配置された絶縁膜と、ソーストレース電極とドレイントレース電極間の絶縁膜上に配置され、トランジスタのソースパッド電極とソーストレース電極間を接続するソーススプレー電極と、ゲートトレース電極とドレイントレース電極間の絶縁膜上に配置され、トランジスタのゲートパッド電極とゲートトレース電極間を接続するゲートスプレー電極とを備える半導体装置およびその形成方法。
2013507007.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置されたソーストレース電極、ドレイントレース電極およびゲートトレース電極と、
前記ドレイントレース電極上に配置され、ソースパッド電極およびゲートパッド電極を有するトランジスタと、
前記ソーストレース電極および前記ゲートトレース電極と前記ドレイントレース電極間の前記基板上に前記トランジスタの側壁面を被覆するように配置された絶縁膜と、
前記ソーストレース電極と前記ドレイントレース電極間の前記絶縁膜上に配置され、前記トランジスタのソースパッド電極と前記ソーストレース電極間を接続するソーススプレー電極と、
前記ゲートトレース電極と前記ドレイントレース電極間の前記絶縁膜上に配置され、前記トランジスタのゲートパッド電極と前記ゲートトレース電極間を接続するゲートスプレー電極と
を備えることを特徴とする半導体装置。
【請求項２】
前記絶縁層表面に、さらに保護膜を備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記絶縁膜は、シリコーン樹脂、ポリマー樹脂、ポリイミド樹脂、若しくはエポキシ樹脂のいずれかで形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記絶縁膜は、スプレー技術により形成されたセラミックス層の積層膜で形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記セラミックス層は、アルミナ、窒化アルミニウム、窒化シリコンのいずれかで形成されたことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記ソーススプレー電極，前記ゲートスプレー電極は、銅、銀、ニッケル、アルミニウム、白金、パラジウム、ニッケル・クロム合金、ニッケル・アルミニウム合金、ニッケル・クロム・シリコン合金、ニッケル・シリコン合金、または銅・ニッケル合金のいずれかで形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記保護膜は、シリコーン樹脂、ポリマー樹脂、ポリイミド樹脂、若しくはエポキシ樹脂のいずれかで形成されたことを特徴とする請求項２に記載の半導体装置。
【請求項８】
前記トランジスタは、ＳｉＣもしくはＧａＮ系半導体を適用したことを特徴とする請求項１に記載の半導体装置。
【請求項９】
基板を形成する工程と、
前記基板上にソーストレース電極、ドレイントレース電極およびゲートトレース電極を形成する工程と、
前記ドレイントレース電極上に、ソースパッド電極およびゲートパッド電極を有するトランジスタを形成する工程と、
前記ソーストレース電極および前記ゲートトレース電極と前記ドレイントレース電極間の前記基板上に前記トランジスタの側壁面を被覆する絶縁膜を形成する工程と、
前記ソーストレース電極と前記ドレイントレース電極間の前記絶縁膜上に、前記トランジスタのソースパッド電極と前記ソーストレース電極間を接続するソーススプレー電極を形成する工程と、
前記ゲートトレース電極と前記ドレイントレース電極間の前記絶縁膜上に、前記トランジスタのゲートパッド電極と前記ゲートトレース電極間を接続するゲートスプレー電極を形成する工程と
を有することを特徴とする半導体装置の形成方法。
【請求項１０】
前記ソーススプレー電極を形成する工程および前記ゲートスプレー電極を形成する工程は、
前記ソーストレース電極、前記ゲートトレース電極、および前記トランジスタ上にマスクテープを貼り付ける工程と、
スプレー技術により、同時に前記ソーススプレー電極および前記ゲートスプレー電極を形成する工程と、
前記マスクテープを剥離する工程と
を有することを特徴とする請求項９に記載の半導体装置の形成方法。
【請求項１１】
前記絶縁膜を形成する工程は、スプレー技術により、セラミックス層を複数層形成する工程を有することを特徴とする請求項９に記載の半導体装置の形成方法。
【請求項１２】
前記ドレイントレース電極上にトランジスタを形成する工程後、前記ソーストレース電極とソースパッド電極間および前記ソーストレース電極とゲートパッド電極間、前記ゲートトレース電極とソースパッド電極間および前記ゲートトレース電極とゲートパッド電極間にそれぞれボンディングワイヤを形成する工程と、
前記ソーススプレー電極を形成する工程と、前記ゲートスプレー電極を形成する工程後、前記ボンディングワイヤを切断する工程と
を有することを特徴とする請求項９に記載の半導体装置の形成方法。
【請求項１３】
前記絶縁層表面に、さらに保護膜を形成する工程を有することを特徴とする請求項９に記載の半導体装置の形成方法。
【請求項１４】
前記絶縁膜は、シリコーン樹脂、ポリマー樹脂、ポリイミド樹脂、若しくはエポキシ樹脂のいずれかで形成されたことを特徴とする請求項９に記載の半導体装置の形成方法。
【請求項１５】
前記絶縁膜は、スプレー技術により形成されたセラミックス層の積層膜で形成されたことを特徴とする請求項９に記載の半導体装置の形成方法。
【請求項１６】
前記セラミックス層は、アルミナ、窒化アルミニウム、窒化シリコンのいずれかで形成されたことを特徴とする請求項１５に記載の半導体装置の形成方法。
【請求項１７】
前記ソーススプレー電極，前記ゲートスプレー電極は、銅、銀、ニッケル、アルミニウム、白金、パラジウム、ニッケル・クロム合金、ニッケル・アルミニウム合金、ニッケル・クロム・シリコン合金、ニッケル・シリコン合金、または銅・ニッケル合金のいずれかで形成されたことを特徴とする請求項９に記載の半導体装置の形成方法。
【請求項１８】
前記保護膜は、シリコーン樹脂、ポリマー樹脂、ポリイミド樹脂、若しくはエポキシ樹脂のいずれかで形成されたことを特徴とする請求項１３に記載の半導体装置の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその形成方法に関し、特に、一つもしくはそれ以上のパワー半導体装置と基板とを電気的に接続した半導体装置およびその形成方法に関する。
【背景技術】
【０００２】
現在多くの研究機関において、シリコンカーバイド（ＳｉＣ：Silicon Carbide）デバイスの研究開発が行われている。ＳｉＣデバイスの特徴として、低オン抵抗、高速スイッチングおよび高温動作などを挙げることができる。
【０００３】
ＳｉＣデバイスの相互接続方法および低熱抵抗パッケージについては、既に開示されている（例えば、特許文献１および特許文献２参照。）。特許文献１および特許文献２においては、ＳｉＣデバイスを収容するパッケージの形成方法が開示されており、ＳｉＣデバイスは、他の部品若しくは導電性表面に対して、ＴＬＰ接合技術を用いて結合されている。
【０００４】
ここで開示されているＴＬＰ技術は、同時に形成された３種若しくは４種の導電性金属の混晶を用いて、高温溶融点結合を形成することで、ＳｉＣデバイスを結合する技術である。結果として、３種若しくは４種の金属材料のＴＬＰ結合を用いるため、導電性金属の混晶の構成材料が複雑である。
【０００５】
一方、Ｓｎおよび／又はＰｂを含んでなり、融点が比較的低い、例えば、４３０℃以下の複合はんだ物品については、既に開示されている（例えば、特許文献３参照。）。特許文献３においては、半田合金が基本半田より小さい液相と固相の温度差を有することを特徴とする。
【０００６】
さらに、ウエハレベルのソルダ・トランスファ技術を用いた金属トランスファＭＥＭＳパッケージについても、既に開示されている（例えば、非特許文献１参照。）。非特許文献１においては、相対的に薄いＮｉ−Ｓｎ層を用いて、デバイスウェハとパッケージキャップとをＴＬＰ技術により、結合している。
【０００７】
また、ボンディングワイヤよりも広い面積を有する銅（Ｃｕ）コ−ティングを形成する技術として、スプレー技術が知られている（例えば、非特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】国際公開第ＷＯ２００６／０７４１６５号公報
【特許文献２】米国特許出願公開第ＵＳ２００６／０１５１８７１号明細書
【特許文献３】特表平０４−５０３４８０号公報
【非特許文献】
【０００９】
【非特許文献１】ワレン・シー・ウエルシュ３世、ジュンセオク・チャエ、カーリル・ナジャフィ著「ウエハレベルのソルダ・トランスファ技術を用いた金属トランスファＭＥＭＳパッケージ」、米国電気電子協会、トランザクション  オン  アドバンスド  パッケージング，２８巻、ナンバー４、２００５年１１月、６４３−６４９ページ
【非特許文献２】ティー・ストルテンホフ、シー・ボルヒャース、エフ・ガートナー、エイチ・クレイエ著「コールドスプレーおよびサーマルスプレー銅コーティングの微細構造および重要特性」、サーフェイスおよびコーティングテクノロジー、２００（２００６）４９４７−４９６０ページ
【発明の概要】
【発明が解決しようとする課題】
【００１０】
従来では、パワー半導体装置と基板、もしくはパッケージへの電気的な接続方法としては、半導体装置のパッド電極から、基板もしくはパッケージのパッド電極やトレース電極へ、アルミワイヤや金ワイヤを用いたワイヤボンディング技術が使われていた。この方法では、ハイパワー／高周波半導体装置を形成する際に、パワーレベルや、高周波スイッチング性能に制限をもたらしてしまう。これは、ボンディングワイヤが有する電気的に寄生のインダクタンスによって、サージ電圧やサージ電流が発生し、これによって、パワー半導体装置の周波数特性が制限されてしまうからである。
【００１１】
もしも、ボンディングワイヤを、このボンディングワイヤよりも幅が広く、かつより長方形形状の断面積を有するパワーインターコネクト構造で置換することができれば、寄生インダクタンスや寄生抵抗を大幅に減少することができ、さらにパワーデバイスのスイッチング能力の向上が可能となる。
【００１２】
本発明の目的は、寄生インダクタンスや寄生抵抗を大幅に減少することができ、さらに高周波スイッチング性能を向上した半導体装置およびその形成方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するための本発明の一態様によれば、基板と、前記基板上に配置されたソーストレース電極、ドレイントレース電極およびゲートトレース電極と、前記ドレイントレース電極上に配置され、ソースパッド電極およびゲートパッド電極を有するトランジスタと、前記ソーストレース電極および前記ゲートトレース電極と前記ドレイントレース電極間の前記基板上に前記トランジスタの側壁面を被覆するように配置された絶縁膜と、前記ソーストレース電極と前記ドレイントレース電極間の前記絶縁膜上に配置され、前記トランジスタのソースパッド電極と前記ソーストレース電極間を接続するソーススプレー電極と、前記ゲートトレース電極と前記ドレイントレース電極間の前記絶縁膜上に配置され、前記トランジスタのゲートパッド電極と前記ゲートトレース電極間を接続するゲートスプレー電極とを備える半導体装置が提供される。
【００１４】
本発明の他の態様によれば、基板を形成する工程と、前記基板上にソーストレース電極、ドレイントレース電極およびゲートトレース電極を形成する工程と、前記ドレイントレース電極上に、ソースパッド電極およびゲートパッド電極を有するトランジスタを形成する工程と、前記ソーストレース電極および前記ゲートトレース電極と前記ドレイントレース電極間の前記基板上に前記トランジスタの側壁面を被覆する絶縁膜を形成する工程と、前記ソーストレース電極と前記ドレイントレース電極間の前記絶縁膜上に、前記トランジスタのソースパッド電極と前記ソーストレース電極間を接続するソーススプレー電極を形成する工程と、前記ゲートトレース電極と前記ドレイントレース電極間の前記絶縁膜上に、前記トランジスタのゲートパッド電極と前記ゲートトレース電極間を接続するゲートスプレー電極を形成する工程とを有する半導体装置の形成方法が提供される。
【発明の効果】
【００１５】
本発明によれば、寄生インダクタンスや寄生抵抗を大幅に減少することができ、さらに高周波スイッチング性能の向上した半導体装置およびその形成方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施の形態に係る半導体装置の模式的平面パターン構成図。
【図２】本発明の第１の実施の形態に係る半導体装置の形成方法の一工程を説明する模式的平面パターン構成図。
【図３】本発明の第１の実施の形態に係る半導体装置の形成方法の一工程を説明する模式的断面構造図。
【図４】本発明の第１の実施の形態に係る半導体装置の形成方法の一工程を説明する模式的断面構造図。
【図５Ａ】本発明の第１の実施の形態に係る半導体装置の形成方法の一工程を説明する平面パターン写真例。
【図５Ｂ】本発明の第１の実施の形態に係る半導体装置の形成方法の一工程を説明する別の平面パターン写真例。
【図６】本発明の第１の実施の形態に係る半導体装置の形成方法の一工程を説明する模式的断面構造図。
【図７】本発明の第１の実施の形態に係る半導体装置の形成方法に適用するスプレー装置の模式的構成図。
【図８】本発明の第１の実施の形態に係る半導体装置の形成方法の一工程を説明する模式的断面構造図。
【図９Ａ】本発明の第１の実施の形態に係る半導体装置の形成方法の一工程を説明する平面パターン写真例。
【図９Ｂ】図９Ａの説明図。
【図１０Ａ】図９ＡのＩ−Ｉ線に沿う模式的断面構造図。
【図１０Ｂ】図１０ＡのＪ部分の拡大図。
【図１１】図９ＡのＩＩ−ＩＩ線に沿う模式的断面構造図。
【図１２Ａ】本発明の第１の実施の形態に係る半導体装置の形成方法の一工程を説明する断面写真例。
【図１２Ｂ】図１２Ａを説明する模式的断面構造図。
【図１３】本発明の第１の実施の形態の変形例に係る半導体装置の形成方法において、スプレー装置を用いたセラミック堆積工程を説明する模式的構成図。
【図１４】本発明の第１の実施の形態およびその変形例に係る半導体装置を用いて構成した３相インバータの模式的回路構成図。
【図１５】本発明の第１の実施の形態およびその変形例に係る半導体装置に適用する半導体デバイスの例であって、ＳｉＣ・ＭＯＳＦＥＴの模式的断面構造図。
【発明を実施するための形態】
【００１７】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一  次に、図面を参照して、本発明の実施の形態を説明する。以下において、同じブロックまたは要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１８】
以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
（半導体装置構成）
本発明の第１の実施の形態に係る半導体装置の模式的平面パターン構成は、図１に示すように、基板１と、基板１上に配置されたソーストレース電極（ＳＴ）２、ドレイントレース電極（ＤＴ）４およびゲートトレース電極（ＧＴ）６と、ドレイントレース電極（ＤＴ）４上に配置され、ソースパッド電極１８およびゲートパッド電極１６を有するトランジスタ１２と、ソーストレース電極２およびゲートトレース電極６とドレイントレース電極４間の基板１上にトランジスタ１２の側壁面を被覆するように配置された絶縁層１４（図３参照）と、ソーストレース電極２とドレイントレース電極４間の絶縁層１４上に配置され、トランジスタ１２のソースパッド電極（ＳＰ）１８とソーストレース電極２間を接続するソーススプレー電極（ＳＥ）８と、ゲートトレース電極６とドレイントレース電極４間の絶縁層１４（図３参照）上に配置され、トランジスタ１２のゲートパッド電極（ＧＰ）１６とゲートトレース電極６間を接続するゲートスプレー電極（ＧＥ）１０とを備える。
【００１９】
さらに、トランジスタ１２の上部には、図１に示すように、カプセル封止のための封止層８８を備えていても良い。
【００２０】
また、トランジスタ１２は、チップ周辺部において、電界緩和のためのガードリング４４を備えている。
【００２１】
また、基板１は、ソーストレース電極（ＳＴ）２、ドレイントレース電極（ＤＴ）４およびゲートトレース電極（ＧＴ）６を搭載するため、絶縁基板を用いている。絶縁基板１は、例えば、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ2Ｏ3）、窒化シリコン（ＳｉＮ）などで形成することができる。
【００２２】
ソーストレース電極（ＳＴ）２、ドレイントレース電極（ＤＴ）４およびゲートトレース電極（ＧＴ）６は、例えば、アルミニウム、銅で形成され、酸化を抑制するために、ニッケル（Ｎｉ）めっきを施されていても良い。
【００２３】
また、絶縁層１４は、シリコーン樹脂、ポリマー樹脂、ポリイミド樹脂、若しくはエポキシ樹脂のいずれかで形成されていても良い。
【００２４】
また、絶縁層１４上には、図４に示すように、さらに保護膜１７を備えていても良い。ここで、保護膜１７は、絶縁層１４と同様に、シリコーン樹脂、ポリマー樹脂、ポリイミド樹脂、若しくはエポキシ樹脂のいずれかで形成されていても良い。
【００２５】
また、ソーススプレー（ＳＥ）電極８、ゲートスプレー（ＧＥ）電極１０は、銅、銀、ニッケル、アルミニウム、白金、パラジウム、ニッケル・クロム合金、ニッケル・アルミニウム合金、ニッケル・クロム・シリコン合金、ニッケル・シリコン合金、または銅・ニッケル合金のいずれかで形成されていても良い。
【００２６】
トランジスタ１２には、例えば、ＳｉＣ・ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を適用することができる。
【００２７】
（半導体装置の形成方法）
第１の実施の形態に係る半導体装置の形成方法は、図１に示すように、基板１を形成する工程と、基板１上にソーストレース電極（ＳＴ）２、ドレイントレース電極（ＤＴ）４およびゲートトレース電極（ＧＴ）６を形成する工程と、ドレイントレース電極（ＤＴ）４上に、ソースパッド電極（ＳＰ）１８およびゲートパッド電極（ＧＰ）１６を有するトランジスタ１２を形成する工程とを有する。
【００２８】
第１の実施の形態に係る半導体装置の形成方法の一工程を説明する模式的平面パターン構成は、図２に示すように、ドレイントレース電極（ＤＴ）４上にトランジスタ１２を形成する工程後、ソーストレース電極（ＳＴ）２とソースパッド電極（ＳＰ）１８間およびソーストレース電極（ＳＴ）２とゲートパッド電極（ＧＰ）１６間、ゲートトレース電極（ＧＴ）６とソースパッド電極（ＳＰ）１８間およびゲートトレース電極（ＧＴ）６とゲートパッド電極（ＧＰ）１６間にそれぞれボンディングワイヤ８２，８０、８６、８４を形成して互いに同電位にする工程と、ソーススプレー電極（ＳＥ）８を形成する工程と、ゲートスプレー電極１０を形成する工程後、同電位にするために形成されたボンディングワイヤ８２，８０、８６、８４を切断する工程とを有していても良い。
【００２９】
第１の実施の形態に係る半導体装置の形成方法の内のいくつかの工程は、その工程の実施時にトランジスタ１２に、ダメージを引き起こす可能性がある。例えば、スプレー技術により絶縁膜、スプレー電極を形成する際、トランジスタ１２のゲート・ソース電極間、ゲート・ドレイン電極間に、２０Ｖ以上の高電圧を発生する可能性がある。このような高電圧ダメージにより、半導体装置２０の製造歩留りが低下する。したがって、このような高電圧ダメージから半導体装置２０を保護し、製造歩留りを向上させるためには、製造工程時に、潜在的に、トランジスタ１２のゲート・ドレイン端子間、ゲート・ソース端子間、ソース・ドレイン端子間を０Ｖに保証する必要がある。このために、例えば、直径約３０μｍの金線ワイヤなどの小径のボンディングワイヤ８２，８０、８６、８４を用いて、各端子間を図２のように電気的に接続し、全ての製造工程が終了後、ボンディングワイヤ８２，８０、８６、８４を取り除く工程を実施しても良い。
【００３０】
（絶縁膜を形成する工程）
さらに、第１の実施の形態に係る半導体装置の形成方法は、図３に示すように、ソーストレース電極２とドレイントレース電極４間およびゲートトレース電極６とドレイントレース電極４間の基板１上にトランジスタ１２の側壁面を被覆する絶縁層１４を形成する工程を有する。ここで、絶縁層１４は、例えば、シリコーン樹脂、ポリマー樹脂、ポリイミド樹脂、若しくはエポキシ樹脂のいずれかで形成される。
【００３１】
絶縁層１４を形成する工程は、シリコーン樹脂、ポリマー樹脂、ポリイミド樹脂、若しくはエポキシ樹脂、そしてポッティングのような電気的に絶縁性の材料をトランジスタ１２の側壁面に塗布し、熱硬化することで、実施される。
【００３２】
例えば、ＳｉＣ・ＭＯＳＦＥＴの場合には、この工程は、ＳｉＣ・ＭＯＳＦＥＴのエッジやコーナー部での空気放電による破壊を防ぐために必要不可欠である。シリコーン樹脂、ポリマー樹脂、ポリイミド樹脂、若しくはエポキシ樹脂などの材料は注射器などによって塗布可能である。
【００３３】
（保護膜を形成する工程）
さらに、半導体装置２０の絶縁層１４上に保護膜１７を形成する工程は、図４に示すように表される。ここで、保護膜１７は、シリコーン樹脂、ポリマー樹脂、ポリイミド樹脂、若しくはエポキシ樹脂のいずれかで形成されていても良い。
【００３４】
図５Ａは、第１の実施の形態に係る半導体装置の形成方法の一工程を説明する平面パターン写真例とその説明図である。図５Ａは、図３に示されるように、絶縁層１４を形成後、保護膜１７を形成する前の平面パターン写真である。図５Ａにおいては、ソーストレース電極２とドレイントレース電極４間、およびゲートトレース電極６とドレイントレース電極４間、およびトランジスタ１２のガードリング４４上には、絶縁層１４が形成されている。また、図５Ａには、絶縁層１４を形成後のゲートパッド電極１６（ＧＰ）、ソースパッド電極（ＳＰ）１８、ゲートパッド電極１６（ＧＰ）上の半田層１６ａ、およびソースパッド電極（ＳＰ）１８上の半田層１８ａも示されている。図５Ａの例では、絶縁層１４として、透明なポリイミド樹脂が形成された例が示されている。
【００３５】
図５Ｂは、第１の実施の形態に係る半導体装置の形成方法の一工程を説明する平面パターン写真例とその説明図である。図５Ｂは、図４に示されるように、絶縁層１４を形成後、さらに保護膜１７を形成後の平面パターン写真である。図５Ｂにおいては、ゲートパッド電極１６（ＧＰ）上の半田層１６ａ、およびソースパッド電極（ＳＰ）１８上の半田層１８ａを除く全ての平面パターン上には、保護膜１７が形成されている様子が示されている。図５Ｂの例では、保護膜１７として、シリコーン樹脂が形成された例が示されている。
【００３６】
第１の実施の形態に係る半導体装置の形成方法においては、トランジスタ１２の表面上に、保護が必要になる重要な部分が存在する。例えば、ガードリング４４は、破壊電圧を防ぐためにトランジスタ１２内に形成されている。このガードリング４４の構造が、トランジスタ１２の表面上で、外気に露出していると、耐圧の劣化、リーク電流の増大を引き起こす。このため、このガードリング４４上に絶縁膜による保護が必要になる。その保護なしでは、第１の実施の形態に係る半導体装置の電極形成工程において、トランジスタ１２の端子間で電気的な短絡を引き起こしてしまうからである。したがって、塗布されたソーススプレー電極（ＳＥ）８およびゲートスプレー電極１０とガードリング４４間のリーク電流を防ぐためには、絶縁層１４、或いは保護膜１７に十分な厚みを持たせ、ガードリング４４に沿って、絶縁層１４、或いは保護膜１７を形成することが望ましい。
【００３７】
トランジスタ１２上には、ゲートパッド電極１６（ＧＰ）およびソースパッド電極（ＳＰ）１８が配置され、さらにゲートパッド電極１６（ＧＰ）上には、半田層１６ａが配置され、またソースパッド電極（ＳＰ）１８上には、半田層１８ａが配置されている。これらのゲートパッド電極１６（ＧＰ）およびソースパッド電極（ＳＰ）１８、さらにゲートパッド電極１６（ＧＰ）上の半田層１６ａ、ソースパッド電極（ＳＰ）１８上の半田層１８ａの周囲にも絶縁層１４、或いは保護膜１７が形成されている。
【００３８】
さらに、第１の実施の形態に係る半導体装置の形成方法は、図６に示すように、ソーストレース電極２とドレイントレース電極４間の絶縁層１４および保護膜１７上に、トランジスタ１２のソースパッド電極１８とソーストレース電極２間を接続するソーススプレー電極８を形成する工程と、ゲートトレース電極６とドレイントレース電極４間の絶縁層１４および保護膜１７上に、トランジスタ１２のゲートパッド電極１６とゲートトレース電極６間を接続するゲートスプレー電極１０を形成する工程とを有する。
【００３９】
（スプレー技術）
第１の実施の形態に係る半導体装置２０の形成方法に適用するスプレー装置５６の模式的構成は、図７に示すように、ガス供給口５８と、ガス供給口５８から供給されたガスを切り替えるバルブ６０および６２と、バルブ６２および配管６３を介して供給されたガスを導入するパウダー供給ケース６４と、バルブ６０を介して供給されたガスを導入するヒータ６６と、配管６５を介してパウダー供給ケース６４からの堆積用パウダーと、配管６７を介してヒータ６６から供給されたガスとを導入するスプレーガン６８と、スプレーガン６８からの供給パウダーを噴射するノズル７０と、ノズルの出力部に配置されたアパーチャ７２と、アパーチャ７２を介して出射された噴射パウダー７６とを備える。ここで、噴射パウダー７６は、半導体装置２０の表面に堆積される。
【００４０】
ガス供給口５８から供給されたガス種は、例えば、ヘリウム、窒素、空気などである。
【００４１】
パウダー供給ケース６４から供給されるパウダーは、例えば、１〜５０μｍの金属、合金、ポリマーまたはそれらの混合物である。
【００４２】
ガスと１〜５０μｍの金属、合金、ポリマーまたはそれらの混合物をジェットとして、例えば、粒子速度、約３００ｍ／ｓ〜１２００ｍ／ｓの高速で、スプレーガン６８からノズル７０を介して、噴射パウダー７６が噴射される。
【００４３】
図７に示されるスプレー装置５６によって、半導体装置２０上にスプレー電極として、例えば、銅、銀、ニッケル、アルミニウム、白金、パラジウム、ニッケル・クロム合金、ニッケル・アルミニウム合金、ニッケル・クロム・シリコン合金、ニッケル・シリコン合金、または銅・ニッケル合金などを形成することができる。
【００４４】
ここで、ソーススプレー電極８を形成する工程およびゲートスプレー電極１０を形成する工程は、図８に示すように、ソーストレース電極２、ゲートトレース電極６、およびトランジスタ１２上にマスクテープ９２を貼り付ける工程と、スプレー技術により、噴射パウダー７６ａを堆積させて、ソーススプレー電極８およびゲートスプレー電極１０を同時に形成する工程と、マスクテープ９２を剥離する工程とを有していても良い。
【００４５】
マスクテープ９２は、トランジスタ１２、ソーストレース電極２およびゲートトレース電極６の表面上に配置される。マスクテープ９２は、最終的な電気的な接続のための所望のパターンを有する。マスクテープ９２のパターンは、幾何学的な形やパターンで決まり、スプレー電極形成工程時に起こりうるオーバースプレーに対しての保護としての役割も有する。オーバースプレーはトランジスタ１２の端子間でリーク電流や電気的な短絡を引き起こす可能性があるため、マスクテープ９２を用いて、所定の位置にソーストレース電極２およびゲートトレース電極６を形成することが望ましい。
【００４６】
スプレー電極形成工程時には、金属は、トランジスタ１２の表面上、絶縁層１４若しくは保護膜１７の表面上、ソーストレース電極２およびゲートトレース電極６の表面上に直接スプレーされる。スプレーされる金属は多種多様であり、例えば、銅、銀、ニッケル、アルミニウム、白金、そしてパラジウム、またニッケル・クロム（Ni-Cr）合金、ニッケル・アルミニウム（Ni-Al）合金、ニッケル・クロム・シリコン（Ni-Cr-Si）合金、ニッケル・シリコン（Ni-Si）合金、銅・ニッケル（Cu-Ni）合金などである。
【００４７】
スプレーされる金属材料は、スプレーガン６８を通して適切な材料の熱せられた粉末を堆積させることによってスプレーされる。アパーチャ７２は使用する場合もあり、使用しない場合もある。アパーチャ７２の開口形状としては、例えば、約２×２ｍｍ、約１×２ｍｍ、または約０．５×２ｍｍの大きさの長方形が使用される。
【００４８】
このようにアパーチャ７２の開口形状を絞る理由は、トランジスタ１２の表面上に堆積されるスプレー電極による熱の影響や堆積されるパーティクルの体積を最小限に抑えるためである。
【００４９】
上記のスプレー技術によって形成されるソーストレース電極２およびゲートトレース電極６の厚さは、１ｍｉｌ(２５μｍ)以下〜最高で１００ｍｉｌ(２５００μｍ)までの厚みが可能である。トランジスタ１２上の金属パッドの数によるが、複数の金属パッドでの接続もこのスプレー技術によって可能である。
【００５０】
可能な限りトランジスタ１２の表面の温度を低く抑えるために、スプレーガン６８はランダムな軌跡のプログラムで、半導体装置２０の表面上を、向きをつけたエアージェットで動くようになされていても良い。
【００５１】
ソーススプレー電極８およびゲートスプレー電極１０の金属を堆積後、マスクテープ９２は、取り除かれる。
【００５２】
第１の実施の形態に係る半導体装置の形成方法の一工程であって、ソーススプレー電極（ＳＥ）８およびゲートスプレー電極（ＧＥ）１０を形成後の平面パターン写真例は、図９Ａに示すように表され、図９Ａの説明図は、図９Ｂに示すように表される。
【００５３】
図９Ａおよび図９Ｂに示すように、ソーススプレー電極（ＳＥ）８は、ソーストレース電極（ＳＴ）２とトランジスタ１２のソースパッド電極（ＳＰ）１８上に形成された半田層１８ａとの間に接続されている。同様に、図９Ａおよび図９Ｂに示すように、ゲートスプレー電極（ＧＥ）１０は、ゲートトレース電極（ＧＴ）６とトランジスタ１２のゲートパッド電極（ＧＰ）１６上に形成された半田層１６ａ（図５参照）との間に接続されている。
【００５４】
ここで、ソーススプレー電極（ＳＥ）８の幅は、例えば、約２００μｍ〜３００μｍであり、厚さは、約０．２ｍｍである。また、ゲートスプレー電極（ＧＥ）１０の幅は、例えば、約５０μｍ〜１００μｍであり、厚さは、約０．２ｍｍである。
【００５５】
図９ＡのＩ−Ｉ線に沿う模式的断面構造は、図１０Ａに示すように表され、図１０ＡのＪ部分の拡大図は、図１０Ａに示すように表される。また、図９ＡのＩＩ−ＩＩ線に沿う模式的断面構造は、図１１に示すように表される。図１０および図１１において、保護膜１７は、図示を省略している。図１０Ｂにおいて、ソーススプレー電極（ＳＥ）８とソーストレース電極２の接触するＪ部分におけるテーパ形状の角度θは、約２０度〜３０度以下であることが望ましい。ソーススプレー電極（ＳＥ）８とソーストレース電極２の接触する面積を増大し、接触抵抗を低減し、かつ剥離を防止するためである。ここでは、特に図示しないが、ゲートスプレー電極（ＧＥ）１０とゲートトレース電極６の接触する部分におけるテーパ形状の角度も同様に約２０度〜３０度以下であることが望ましい。ゲートスプレー電極（ＧＥ）１０とゲートトレース電極６の接触する面積を増大し、接触抵抗を低減し、かつ剥離を防止するためである。
【００５６】
また、第１の実施の形態に係る半導体装置の形成方法の一工程を説明する断面写真例として、ソーススプレー電極（ＳＥ）８およびソーストレース電極（ＳＴ）２近傍の拡大写真は、図１２Ａに示すように表され、図１２Ａを説明する模式的断面構造は、図１２Ｂに示すように表される。トランジスタ１２は、ドレイントレース電極４上に、半田層１３を介して接続されており、基板１の裏面には、裏面電極３が配置されている。
【００５７】
図１２の例では、基板１は、アルミナ（Ａｌ2Ｏ3）からなるセラミックスで形成され、厚さは、約０．６５ｍｍである。裏面電極３、ソーススプレー電極（ＳＥ）８、ソーストレース電極（ＳＴ）２およびドレイントレース電極４は、いずれも銅（Ｃｕ）で形成され、厚さは、いずれも約０．２ｍｍである。絶縁層１４は、ポリイミド樹脂で形成され、最大厚さは、約２ｍｍである。
【００５８】
図１２の例では、保護膜１７の形成を省略している。すなわち、保護膜１７は必ずしも必要ではなく、絶縁層１４の一層で形成されていても良い。また、保護膜１７を絶縁層１４と同一材料として、実質的に、単一層として形成することも形成可能である。
【００５９】
[第１の実施の形態の変形例]
絶縁層１４を形成する工程の代わりに、スプレー技術により、セラミックス層を多層形成する工程を有していても良い。
【００６０】
第１の実施の形態の変形例に係る半導体装置の形成方法において、スプレー装置５６を用いたセラミック堆積工程を説明する模式的構成は、図１３に示すように表される。
【００６１】
絶縁層１４の代わりに、図１３に示すように、スプレー技術により形成されたセラミックス層１５0、１５1、…、１５7の積層膜を形成することができる。また、セラミックス層１５0、１５1、…、１５7は、アルミナで形成されていても良い。
【００６２】
第１の実施の形態の変形例に係る半導体装置の形成方法において、図１３に示すように、スプレー装置５６のノズル７０から、アパーチャ７２を介して噴射される噴射パウダー７６ｂは、マスク７４（７４ａ、７４ｂ）を介して、半導体装置２０上に堆積される。堆積されるセラミックス層１５0、１５1、…、１５7の形状パターンに合わせて、マスク７４ａ、７４ｂ間の幅を変更している。
【００６３】
半導体装置２０上に直接セラミックス層１５0、１５1、…、１５7をスプレー技術によって堆積する工程では、セラミックス層１５0、１５1、…、１５7の材料は、半導体装置２０の表面上にスプレーされる際、トランジスタ１２の側面にはスプレーをすることができない。この場合、トランジスタ１２は、エッジの空気放電によって高電圧下では破壊してしまう。この解決手段としては、図１３に示すように、層状にセラミックス層１５0、１５1、…、１５7のスプレーを行い、最終的にセラミックス層１５6、１５7がトランジスタ１２の表面の一部を覆うようにスプレーされるまで、トランジスタ１２の縦方向に沿って組み上げて行くことである。なお、セラミック層の層数は、上記の８層の例に限定されない。
【００６４】
また、セラミックス層の材料としては、例えば、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（ＳｉＮ）などを適用することができる。
【００６５】
（３相インバータ）
第１の実施の形態に係る半導体装置２０を用いて構成した３相インバータの模式的回路構成は、図１４に示すように、ゲートドライブ部５０と、ゲートドライブ部５０に接続されたパワーモジュール部５２と、３相モータ部５４とを備える。パワーモジュール部５２は、３相モータ部５４のＵ相、Ｖ相、Ｗ相に対応して、Ｕ、Ｖ、Ｗ相のインバータが接続されている。
【００６６】
パワーモジュール部５２は、コンデンサＣが接続されたプラス端子（＋）とマイナス端子（−）間に、インバータ構成のＳｉＣ・ＭＯＳＦＥＴＱ１・Ｑ２、Ｑ３・Ｑ４、およびＱ５・Ｑ６が接続されている。さらに、ＳｉＣ・ＭＯＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、ダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
【００６７】
第１の実施の形態に係る半導体装置２０は、ＳｉＣ・ＭＯＳＦＥＴＱ１〜Ｑ６に適用されている。
【００６８】
（ＳｉＣ・ＭＯＳＦＥＴ）
第１の実施の形態に係る半導体装置２０の例として、ＳｉＣ・ＭＯＳＦＥＴの模式的断面構造は、図１５に示すように、ｎ+型半導体基板２６と、ｎ+型半導体基板２６上に形成されたｎ型半導体層２７と、ｎ型半導体層２７の表面側に形成されたｐベース領域２８と、ｎ型半導体層２７の表面側に形成されたｐ+ガードリング拡散層４８ａ、４８ｂ、４８ｃ、４８ｄと、ｐベース領域２８の表面に形成されたｎ+ソース領域３０と、ｐベース領域２８の表面に形成されたｐベースコンタクト領域４２と、隣接するｐベース領域２８間のｎ型半導体層２７の表面上に配置されたゲート絶縁膜３２と、ゲート絶縁膜３２上に配置されたゲート電極３８と、ｎ+ソース領域３０およびｐベースコンタクト領域４２に接続されたソース電極３４と、ｎ+型半導体基板２６の表面と反対側の裏面に配置されたドレイン電極３６とを備える。
【００６９】
半導体基板２６とドレイン電極３６間には、バリアメタル層４７が配置され、ｎ+ソース領域３０およびｐベースコンタクト領域４２とソース電極３４間には、バリアメタル層２２が配置されている。
【００７０】
ここで、ソース電極３４は、ソースパッド電極（ＳＰ）１８に接続され、ゲート電極３８は、ゲートパッド電極（ＧＰ）１６に接続されている。
【００７１】
なお、第１の実施の形態に係る半導体装置に搭載するトランジスタとしては、ＳｉＣ・ＭＯＳＦＥＴの代わりに、ＧａＮＦＥＴなどを適用することもできる。
【００７２】
なお、第１の実施の形態に係る半導体装置に搭載するトランジスタは、ソース領域とドレイン領域を反対に形成しても良い。この場合には、トランジスタのソースパッド電極（ＳＰ）は、ドレインパッド電極（ＤＰ）として形成され、裏面電極は、ソース電極として形成され、ソーストレース電極(ＳＴ)は、ドレイントレース電極（ＤＴ）として形成され、ドレイントレース電極（ＤＴ）は、ソーストレース電極(ＳＴ)として形成される。
【００７３】
本発明によれば、寄生インダクタンスや寄生抵抗を大幅に減少することができ、さらに高周波スイッチング性能の向上した半導体装置およびその形成方法を提供することができる。
【００７４】
[その他の実施の形態]
上記のように、本発明は第１の実施の形態および変形例によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００７５】
このように、本発明はここでは記載していない様々な実施の形態などを含む。
【産業上の利用可能性】
【００７６】
本発明の半導体装置は、パワー半導体モジュール、インテリジェントパワーモジュールなどパワーデバイス全般に利用可能である。
【符号の説明】
【００７７】
１…基板
２…ソーストレース電極(ＳＴ)
３…裏面電極
４…ドレイントレース電極（ＤＴ）
６…ゲートトレース電極（ＧＴ）
８…ソーススプレー電極（ＳＥ）
１０…ゲートスプレー電極（ＧＥ）
１２…トランジスタ
１３、１６ａ、１８ａ…半田層
１４…絶縁層
１５、１５0、１５1、…、１５7…セラミックス層
１６…ゲートパッド電極（ＧＰ）
１７…保護膜
１８…ソースパッド電極（ＳＰ）
２０…半導体装置
２２、４７…バリアメタル層
２４…ドレイン領域
２６…半導体基板
２７…エピタキシャル層
２８…ベース領域
３０…ソース領域
３２…ゲート絶縁膜
３４…ソース電極
３６…ドレイン電極
３８…ゲート電極
４０…密着層
４２…ベースコンタクト領域
４４…ガードリング
４６…層間絶縁膜
４８ａ、４８ｂ、４８ｃ、４８ｄ…ガードリング拡散層
５０…ゲートドライブ部
５２…パワーモジュール部
５４…３相モータ部
５６…スプレー装置
５８…ガス供給口
６０、６２…バルブ
６４…パウダー供給ケース
６３、６５、６７…配管
６６…ヒータ
６８…スプレーガン
７０…ノズル
７２…アパーチャ
７４、７４ａ、７４ｂ…マスク
７６、７６ａ、７６ｂ…噴射パウダー
８０，８２，８４，８６…ボンディングワイヤ
８８…封止層
９２…マスクテープ
【図１】
2013507007.tif 000003
【図２】
2013507007.tif 000004
【図３】
2013507007.tif 000005
【図４】
2013507007.tif 000006
【図６】
2013507007.tif 000007
【図７】
2013507007.tif 000008
【図８】
2013507007.tif 000009
【図９Ｂ】
2013507007.tif 000010
【図１０Ａ】
2013507007.tif 000011
【図１０Ｂ】
2013507007.tif 000012
【図１１】
2013507007.tif 000013
【図１２Ｂ】
2013507007.tif 000014
【図１３】
2013507007.tif 000015
【図１４】
2013507007.tif 000016
【図１５】
2013507007.tif 000017
【図５Ａ】
2013507007.tif 000018
【図５Ｂ】
2013507007.tif 000019
【図９Ａ】
2013507007.tif 000020
【図１２Ａ】
2013507007.tif 000021
【国際調査報告】
2013507007.tif 000022