【事件の表示】
　平成１年特許願第６２８７７号「フィールドメモリ」拒絶査定に対する審判事件について，次のとおり決定する。
【結論】
　平成１１年４月１９日付けの手続補正を却下する。
【理由】
　平成１１年４月１９日付けの手続補正は、特許請求の範囲を、
「人力クロックに従って書き込みデータが順次人力されるライトレジスタと、メモリブロックと、上記ライトレジスタとメモリブロックとの間に設けられる書き込み用トランスファーゲートと、上記メモリブロックよりの読み出しデータを記憶し、その内容が出力クロックに従って順次出力されるリードレジスタと、上記メモリブロックとリードレジスタとの間に設けられる読み出し用トランスファーゲートとを備えるフィールドメモリに於いて、
　上記ライトレジスタ、書き込み用トランスファーゲート、メモリブロック、読み出し用トランスファーゲート、及びリードレジスタを２分構成とし、上記ライトレジスタ前半部への書き込みデータの入力完了後に出力される入力クロックに応答して、上記書き込み用トランスファーゲート前半部を導通させる転送信号を出力し、上記ライトレジスタ後半部への書き込みデータの人力完了後に出力される入力クロックに応答して、上記書き込み用トランスファーゲート後半部を導通させる転送信号を出力すると共に、上記ライトレジスタ前半部への書き込みデータの入力途中に於いて入力される書き込みアドレスリセット信号に応答して、上記書き込み用トランスファーゲート前半部及び後半部を同時に導通させる転送信号を出力し、上記ライトレジスタ後半部への書き込みデータの入力途中に於いて入力される書き込みアドレスリセット信号に応答して、上記書き込み用トランスファーゲート後半部を導通させる転送信号を出力する書き込み転送制御手段と、
　上記リードレジスタ前半部からの読み出しデータの出力完了後に出力される出力クロックに応答して、上記読み出し用トランスファーゲート前半部を導通させる転送信号を出力し、上記リードレジスタ後半部からの読み出しデータの出力完了後に出力される出力クロックに応答して、上記読み出し用トランスファーゲート後半部を導通させる転送信号を出力すると共に、上記リードレジスタ前半部からの読み出しデータの出力途中に於いて入力される読み出しアドレスリセット信号に応答して、上記読み出し用トランスファーゲート前半部及び後半部を同時に導通させる転送信号を出力し、上記リードレジスタ後半部からの読み出しデータの出力途中に於いて入力される読み出しアドレスリセット信号に応答して、上記読み出し用トランスファーゲート後半部を導通させる転送信号を出力する読み出し転送制御手段とを設けたことを特徴とするフィールドメモリ。」
に補正しようとするものである。
　そして、前記手続補正による補正後の特許請求の範囲における（ａ）「上記ライトレジスタ前半部への書き込みデータの入力途中に於いて入力される書き込みアドレスリセット信号に応答して、上記書き込み用トランスファーゲート前半部及び後半部を同時に導通させる転送信号を出力し、上記ライトレジスタ後半部への書き込みデータの入力途中に於いて入力される書き込みアドレスリセット信号に応答して、上記書き込み用トランスファーゲート後半部を導通させる転送信号を出力する書き込み転送制御手段」、及び（ｂ）「上記リードレジスタ前半部からの読み出しデータの出力途中に於いて入力される読み出しアドレスリセット信号に応答して、上記読み出し用トランスファーゲート前半部及び後半部を同時に導通させる転送信号を出力し、上記リードレジスタ後半部からの読み出しデータの出力途中に於いて入力される読み出しアドレスリセット信号に応答して、上記読み出し用トランスファーゲート後半部を導通させる転送信号を出力する読み出し転送制御手段」との記載は、補正前の特許請求の範囲に新たに付加されたものである。
　そこで、これら新たに付加された（ａ）及び（ｂ）について検討する。
（ａ）について
　願書に最初に添付した明細書には、（ａ）に関して、その第９頁第５行〜第９行に、「そして、ＷＣＫがライトレジスタ前半部分をアクセス中にＷＲＳＴＡＬ１が入力された場合は、ＷＴＲＮ２信号をＨレベルにして、ＷＴＲＮＭ及びＷＴＲＮＮのトランスファーゲートを同時に開く様に制御している。」とは記載されているが、「上記ライトレジスタ後半部への書き込みデータの入力途中に於いて入力される書き込みアドレスリセット信号に応答して、上記書き込み用トランスファーゲート後半部を導通させる転送信号を出力する」点については、なんら記載されていない。
　また、願書に最初に添付した図面（第１図から第６図）には、書き込み転送を制御するための具体的な論理回路が示されているが、特に第６図を参照すると、ライトアドレスリセット信号ＷＲＳＴＡＬ１＝Ｈが入力された場合、上側のフリップフロップのリセット端子にＯＲ回路を介して”Ｈ”が入力され、その結果出力Ｑ＝Ｌが出力され、ＷＴＲＮ２信号＝Ｌが出力される。それと同時に、下側のフリップフロップのセット端子にＯＲ回路及びＡＮＤ回路を介してライトアドレスリセット信号ＷＲＳＴＡＬ１＝Ｈが入力され、その結果出力Ｑ＝Ｈが出力され、ＷＴＲＮ１信号＝Ｈが出力される。すなわち、ライトアドレスリセット信号ＷＲＳＴＡＬ１＝Ｈが入力された場合には、どの部分をアクセスしているかによらず、ＷＴＲＮ２信号＝Ｌ、ＷＴＲＮ１信号＝Ｈが出力され、トランスファーゲートＷＴＲＮＭは閉じたまま、ＷＴＲＮＮは開く状態になり、「同時に開く様に制御」していないことは明らかである。
　よって、前記（ａ）は、願書に最初に添付した明細書又は図面に記載されていたとは言えず、また、自明のこととも認められない。
（ｂ）について
　願書に最初に添付した明細書には、（ｂ）に関して、その第８頁第１０行〜第１６行に、「また、リードアドレスリセット信号ＲＲＳＴＡＬ１はリードクロックＲＣＫとは非同期の信号であり、ＲＣＫがリードレジスタの前半部分をアクセス中にも入力される場合が考えられる。この場合にはトランスファーゲートＲＴＲＮＭとＲＴＲＮＮを同時に開く必要があり、この制御はＲＴＲＮ２によって行っている。」とは記載されているが、前記（ｂ）における「上記リードレジスタ後半部からの読み出しデータの出力途中に於いて入力される読み出しアドレスリセット信号に応答して、上記読み出し用トランスファーゲート後半部を導通させる転送信号を出力する」点については、なんら記載されていない。
　また、願書に最初に添付した図面（第１図から第６図）には、読み出し転送を制御するための具体的な論理回路が示されているが、特に第６図を参照すると、リードアドレスリセット信号ＲＲＳＴＡＬ１＝Ｈが入力された場合、上側のフリップフロップのリセット端子にＯＲ回路を介して”Ｈ”が入力され、その結果出力Ｑ＝Ｌが出力され、ＲＴＲＮ２信号＝Ｌが出力される。それと同時に、下側のフリップフロップのセット端子にＯＲ回路及びＡＮＤ回路を介してリードアドレスリセット信号ＲＲＳＴＡＬ１＝Ｈが入力され、その結果出力Ｑ＝Ｈが出力され、ＲＴＲＮ１信号＝Ｈが出力される。すなわち、リードアドレスリセット信号ＲＲＳＴＡＬ１＝Ｈが入力された場合には、どの部分をアクセスしているかによらず、ＲＴＲＮ２信号＝Ｌ、ＲＴＲＮ１信号＝Ｈが出力され、トランスファーゲートＲＴＲＮＭは閉じたまま、ＲＴＲＮＮは開く状態になり、「同時に開く様に制御」していないことは明らかである。
　よって、前記（ｂ）は、願書に最初に添付した明細書又は図面に記載されていたとは言えず、また、自明のこととも認められない。
　したがって、この補正は、明細書の要旨を変更するものであるから、特許法第１５９条第１項において準用する同法第５３条第１項の規定により却下すべきものである。
　よって、結論のとおり決定する。
【決定日】
平成１１年１１月３０日（１９９９．１１．３０）