【事件の表示】
　特許第２９２７７９２号「半導体メモリのセンス増幅回路」の特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　特許第２９２７７９２号の特許を維持する。
【理　由】
 １.手続の経緯
　特許第２９２７７９２号に係る特許発明は、昭和６２年１１月２６日に特許出願され、平成１１年５月１４日に特許の設定登録がなされ、その後、内野光平により特許異議の申立てがなされたものである。
２.特許異議申立てについて
（ア）本件発明
　特許第２９２７７９２号に係る発明（以下、「本件発明」という。）は、その特許請求の範囲に記載された次の事項により特定されるとおりのものである。
「（Ａ）ソースを列選択回路によって選択される列線と接続する一導電型の第１のトランジスタと、（Ｂ）入力端および出力端をそれぞれ前記第１のトランジスタのソースおよびゲートと接続する反転回路と、
（Ｃ）ソースを第１の電源端子と接続しドレインおよびゲートを共に前記第１のトランジスタのドレインと接続し所定のゲート幅をもつ逆導電型の第２のトランジスタと、
（Ｄ）ソースを前記第1の電源端子と接続しゲートを前記第２のトランジスタのゲートおよびドレインと接続してこの第２のトランジスタと共に所定の入力電流対出力電流比をもつ第1のカレントミラー回路を構成する逆導電型の第３のトランジスタと、
（Ｅ）ソースを第２の電源端子と接続しドレインおよびゲートを共に前記第３のトランジスタのドレインと接続する一導電型の第４のトランジスタと、
（Ｆ）ソースを前記第2の電源端子と接続しドレインを出力端子と接続しゲートを前記第４のトランジスタのゲートおよびドレインと接続してこの第４のトランジスタと共に所定の入力電流対出力電流比をもつ第２のカレントミラ一回路を構成し前記第３のトランジスタより狭いゲート幅をもつ一導電型の第５のトランジスタと、
（Ｇ）ソースを前記第1の電源端子と接続しドレインを前記出力端子を接続しゲートを基準電圧と接続して非書込み状態のメモリ素子選択時に前記第５のトランジスタに流れる電流より小さい電流を流す逆導電型の第６のトランジスタとを有することを特徴とする半導体メモリのセンス増幅回路」
　なお、（Ａ）〜（Ｇ）の記号は、引用例と対比のために付したものであり、構成要件（Ｅ）の「前記第３おトランジスタ」の記載は「前記第３のトランジスタ」の明らかな誤記と認めて訂正して認定した。
（イ）申立ての理由の概要
　申立人 内野光平は、本件発明は、甲第１号証（特公平２−４９５１９号公報）、甲第２号証（特開昭６１−２６０４９１号公報）、甲第３号証（エレクトロニクス技術文書［３］ＭＯＳデバイス、工業調査会刊行、昭和５３年５月２５日発行）及び甲第４号証（ＭＯＳ ＬＳＩ設計入門、産業図書刊行、昭和５９年７月５日発行）に記載された発明から当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定に該当し、本件発明の特許を取り消すべきと主張している。
（ウ）甲第１〜第４号証の記載内容
　申立人 内野光平が甲１号証として提出した特公平２−４９５１９号公報は平成２年１０月３０日に発行されたものであって、本件発明の出願日前には公知になっていないものである。そこで、特公平２−４９５１９号公報の公開公報であって、本件発明の出願日前に公知になっている特開昭６０−７０５９１号公報（以下「甲第１号証の公開公報」という。）の記載事項について検討すると、甲第１号証の公開公報の第１図に記載されているメモリセルもソースを列選択回路によって選択されているものと認められるから、甲第１号証の公開公報には、
（Ａ’）ソースを列選択回路によって選択される列線と接続する一導電型（Ｎ型）の第１のトランジスタ（Ｑ２）と、
（Ｂ’）入力端および出力端をそれぞれ前記第１のトランジスタ（Ｑ２）のソースおよびゲートと接続する反転回路（ＩＮ１）と、
（Ｃ’）ソースを第１の電源端子（Ｖｃｃ）と接続しドレインおよびゲートを共に前記第１のトランジスタ（Ｑ２）のドレインと接続し所定のゲート幅をもつ逆導電型（Ｐ型）の第２のトランジスタ（Ｑ１）と、
（Ｆ’）ソースを前記第１の電源端子（Ｖｃｃ）と接続しドレインを出力端子（８）と接続しゲートを前記第２のトランジスタ（Ｑ１）のゲートおよびドレインと接続してこの第２のトランジスタ（Ｑ１）と共に所定の入力電流対出力電流比をもつカレントミラ一回路を構成し所定のゲート幅をもつ一導電型（Ｎ型）の第３のトランジスタ（Ｑ３）と、
（Ｇ’）ソースを第２の電源端子（アース電位供給端子）と接続しドレインを前記出力端子（８）と接続しゲートを基準電圧発生回路（３）の基準電位供給端子と接続する第４のトランジスタ（Ｑ４）と、
（Ｈ’）前記基準電圧発生回路（３）をダミー電流源（４）とトランジスタＱ５〜Ｑ８からなるカレントミラー回路とで構成し、
（Ｉ’）前記トランジスタＱ４、Ｑ７およびＱ８のコンダクタンスｇｍを、ｇｍ４、ｇｍ７およびｇｍ８とした場合、ｇｍ４＜ｇｍ８、ｇｍ７＜ｇｍ８の関係が成立するするように構成した半導体メモリのセンス増幅回路、に関する発明が記載されている。
　また、甲第２号証には、
（Ｃ″）ソースを第１の電源端子（ＶＤＤ）と接続しドレインおよびゲートを共にメモリ素子Ｎ１の出力ノードに接続し所定のゲート幅をもつ逆導電型（Ｐ型）の第１のトランジスタ（Ｐ１）と、
（Ｄ″）ソースを前記第1の電源端子（ＶＤＤ）と接続しゲートを前記第１のトランジスタ（Ｐ１）のゲートおよびドレインと接続してこの第１のトランジスタ（Ｐ１）と共に所定の入力電流対出力電流比をもつ第1のカレントミラー回路を構成する逆導電型（Ｐ型）の第２のトランジスタ（Ｐ２）と、
（Ｅ″）ソースを第２の電源端子（アース電位供給端子）と接続しドレインおよびゲートを共に前記第２のトランジスタ（Ｐ２）のドレインと接続する一導電型（Ｎ型）の第３のトランジスタ（Ｎ２）と、
（Ｆ″）ソースを前記第２の電源端子（アース電位供給端子）と接続しドレインを出力端子（Ｄ）と接続しゲートを前記第３のトランジスタ（Ｎ２）のゲートおよびドレインと接続してこの第３のトランジスタ（Ｎ２）と共に所定の入力電流対出力電流比をもつ第２のカレントミラ一回路を構成し所定のゲート幅をもつ一導電型（Ｎ型）の第４のトランジスタ（Ｎ３）と、
（Ｇ″）ソースを前記第1の電源端子（ＶＤＤ）と接続しドレインを前記出力端子（Ｄ）と接続しゲートを基準電圧と接続した逆導電型（Ｐ型）の第５のトランジスタ（Ｐ３）とを有する半導体メモリのセンス増幅回路、に関する発明が記載されている。
　また、甲第３号証には、コンダクタンスｇｍがゲート幅Ｗとゲート長Ｌとの比で表されることが記載されている（第７４頁の式２．５４参照）。
　また、甲第４号証には、トランジスタのゲート幅Ｗとゲート長Ｌとの関係に関して「ｎチャネル素子の電子移動度は、ｐチャネル素子の対応量よりも約２〜３倍大きい。…（中略）…そのために通常ＣＭＯＳ回路設計では、ｐチャネル素子のＷ／Ｌゲート比を約2.5：１に増加して立上がりと立下がりのスイッチ速度を等しくさせている」（第６７頁の第３〜８行目）と記載されている。
（エ）対比・判断
　本件発明と甲第１号証の公開公報および甲第２〜第４号証に記載されている発明とを対比すると、甲第１号証の公開公報および甲第２〜第４号証のいずれにも本件発明の構成要件（Ｆ）、即ち、ソースを前記第2の電源端子と接続しドレインを出力端子と接続しゲートを前記第４のトランジスタのゲートおよびドレインと接続してこの第４のトランジスタと共に所定の入力電流対出力電流比をもつ第２のカレントミラ一回路を構成し前記第３のトランジスタより狭いゲート幅をもつ一導電型の第５のトランジスタ、は記載されていない。
　そして、本件発明は、この構成によって、出力端子に寄生する寄生容量を低減することができ、情報の読出し速度を高速にすることができるという明細書記載の格別の効果を奏し得るものである。
　したがって、本件発明は、甲第１号証の公開公報および甲第２〜第４号証から当業者が容易に発明をすることができたものとは認められない。
　なお、申立人は特許異議申立書において、甲第１号証の公開公報の第１図の、負荷回路２とダミー電流源とを互いに置き換えることが可能であり、また、ｇｍ４＜ｇｍ８とｇｍ７＜ｇｍ８の関係が成り立つということは、ｇｍ４＜ｇｍ７の関係が成り立つ場合も明らかに含んでいる。と主張している。
　しかしながら、甲第１号証の公開公報の第１図において、負荷回路２をダミー電流源４側に持ってきた場合に、基準電圧発生回路３がセンス回路となるので出力端子（８）も当然センス回路側から出すことになり、本件発明のように第２のカレントミラー回路から出力端子を出す構成にはならないものと認められる。もし仮に、出力端子８はそのままで負荷回路２とダミー電流源４だけを置き換えることが容易に想到できたものであるとしても、ｇｍ４＜ｇｍ７の関係は必ずしも成り立たず（ｇｍ４＜ｇｍ８とｇｍ７＜ｇｍ８という関係はｇｍ４とｇｍ７の関係について規定するものではない）、本件発明のように、出力端子が接続されている第２のカレントミラー回路を構成するトランジスタのゲート幅を、メモリの列選択回路に接続されている第１のカレントミラー回路を構成するトランジスタのゲート幅よりも小さくするという構成は導き出すことはできない。
　したがって、上記申立人の主張は採用することができない。
　以上のとおりであるから、特許異議申立ての理由及び証拠によっては本件発明の特許を取り消すことはできない。
　また、他に本件発明についての特許を取り消すべき理由を発見しない。
  よって、結論のとおり決定する。
【異議決定日】
平成１２年４月２０日（２０００．４．２０）