(57)【要約】磁化が安定となる２つの平衡方向（P1,P2）を有し、これらの方向が互いに反対でない磁気素子（ELM）；前記磁気素子に機械的に結合した圧電または電歪基板（SP）；前記基板が前記磁気素子に非等方の力学的応力を及ぼし、磁歪結合によって前記磁気素子の磁化状態の切り替えを生じさせることができるように圧電または電歪基板に電界を印加するように配列された少なくとも第１電極（EL1）および第２電極（EL2）：を備えた磁気電気記憶素子。前記記憶素子を備えたメモリセル。直接アクセス不揮発性メモリおよび複数の前記メモリセルを備えたプログラマブル論理回路。
2013530535.tif 000002
【特許請求の範囲】
【請求項１】
−  第１軸（a1）に沿った磁化容易軸を有する磁気素子（ELM）；
−  前記第１軸に平行でない第２軸（a2）に沿って配向した磁気分極場（Hp）を前記磁気素子に印加するための手段であって、前記場および前記磁化容易軸の結合効果によって互いに反対でない２つの異なる磁化方向に対応する２つの異なる磁化（P1,P2）安定平衡状態を磁気素子が示すように前記場の強度が選択される手段（B1,B2,PM,CPE）；
−  前記磁気素子と機械的に結合した圧電または電歪基板（SP）；そして
−  圧電または電歪基板に電界を印加するように配列された少なくとも第１（EL1）および第２（EL2）電極を備え、前記基板が、前記第１および第２軸と同一平面内であるがそれらとは異なる、第３軸（OX）にほぼ沿った主方向の非等方の力学的応力を前記磁気素子に及ぼし、前記力学的応力が磁歪結合によって２つの前記安定平衡状態間で前記磁気素子の磁化状態の切り替えを生じさせるのに十分な強度である：
磁気電気記憶素子。
【請求項２】
前記磁気素子が単一磁区からなる請求項１に記載の磁気電気記憶素子。
【請求項３】
前記磁気素子が細長形状を有し、形状異方性によって完全にまたは部分的に前記磁化容易軸を決定する請求項１または２に記載の磁気記憶素子。
【請求項４】
前記磁気素子が異方性微細構造を有し、完全にまたは部分的に前記磁化容易軸を決定する請求項１から３までのいずれか一つに記載の磁気電気記憶素子。
【請求項５】
前記異方性微細構造が外部磁場の存在下で堆積により前記素子を加工することによって得られる請求項４に記載の磁気電気記憶素子。
【請求項６】
前記磁気分極場を外部磁場の形で発生させるための手段（B1,B2,CPM）を備えた請求項１から５までのいずれか一つに記載の磁気電気記憶素子。
【請求項７】
前記磁気分極場を交換磁場の形で発生させるための手段（CPE）を備えた請求項１から６までのいずれか一つに記載の磁気電気記憶素子。
【請求項８】
前記磁化容易軸に実質的に垂直な一つの前記磁気分極を発生させるための手段を備えた請求項１から７までのいずれか一つに記載の磁気電気記憶素子。
【請求項９】
前記電極は、前記磁化容易軸と前記磁気分極場の双方に対し、40°と50°の間、好ましくは約45°の平均角度をなして前記磁気素子に非等方の力学的応力を及ぼすように配列される請求項８に記載の磁気電気記憶素子。
【請求項１０】
前記電極が、磁気素子の形状に従う請求項１から９までのいずれか一つに記載の磁気電気記憶素子。
【請求項１１】
前記磁気素子が前記基板中に埋め込まれる請求項１から１０までのいずれか一つに記載の磁気電気記憶素子。
【請求項１２】
前記磁気素子が前記基板上に堆積される請求項１から１０までのいずれか一つに記載の磁気電気記憶素子。
【請求項１３】
前記磁気素子が、単一軸の磁気異方性を有する請求項１から１２までのいずれか一つに記載の磁気電気記憶素子。
【請求項１４】
前請求項のいずれか一つに記載の磁気電気メモリ素子および前記磁気素子の磁化方向を決定するための磁気センサ（ＭＬ）を備えたメモリセル。
【請求項１５】
前記センサが、ホール効果センサおよび磁気抵抗、トンネル効果磁気抵抗、巨大磁気抵抗または超巨大磁気抵抗センサから選択される請求項１４に記載のメモリセル。
【請求項１６】
行と列をなす行列配置に従って配列され、同一列のセルの第１電極も同一行のセルの第２電極も電気的に結合して請求項１４または１５に記載の複数のメモリセル（CM11,CM2,3）を備えた直接アクセス不揮発性メモリ（MME）。
【請求項１７】
論理構成を保存するための手段として請求項１４または１５に記載の複数のメモリセルを備えたプログラマブル論理回路（CLP）。
【請求項１８】
−  第１軸（a1）に沿った磁化容易軸を有する磁気素子（ELM）；
−  前記第１軸に平行でない第２軸（a2）に沿って配向した磁気分極場（Hp）を前記磁気素子に印加するための手段であって、前記場および前記磁化容易軸の結合効果によってそれらの間に0≦α<90°の角度をなす磁化方向に対応する２つの磁化（P1,P2）安定平衡状態を磁気素子が示すように前記場の強度が選択される手段（B1,B2,PM,CPE）；
−  前記磁気素子と機械的に結合した圧電または電歪基板（SP）；そして
−  圧電または電歪基板に電界を印加するように配列され、前記基板が、前記第１および第２軸と同一平面上であるがそれらとは異なる、第３軸（OX）にほぼ沿った主方向の非等方の力学的応力を前記磁気素子に及ぼす、少なくとも第１（EL1）および第２（EL2）電極；
−  ２つの端子（CE1,CE2）を有し、２つの前記端子間の電気抵抗は前記磁気素子の磁化方向に依存する磁気センサ（ML）：
を備えたメムリスティブデバイス。
【請求項１９】
２つの前記磁化（P1,P2）安定平衡状態は同時に発生し、対応する磁化方向は、それらの間にα=0°の角度をなす請求項１８に記載のメムリスティブデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、磁気電気型メモリ、特に直接アクセス磁気電気メモリに関する。さらに具体的に、この発明は磁気電気記憶素子、前記素子をベースにしたメモリセル、複数の前記セルを備えたメモリ、そして論理構成を保存する手段として前記セルを用いたプログラマブル論理回路に関する。この発明はまた磁気電気素子を備えたメムリスティブ（memristive）素子に関する。
【０００２】
不揮発性メモリは非常に重要な電子デバイスである。不揮発性メモリは特にコンピュータハードディスクに代わる大容量記憶装置として用いることができるが、ユーザプログラマブルゲートアレイのようなプログラマブルデジタルコンポーネント、またはこれらの大多数のコンポーネントにおいて現在用いられている揮発性メモリ（ＳＲＡＭ）に代わるＦＰＧＡ（フィールドプログラマブルゲートアレイ）の構成も保存する。
【０００３】
不揮発性メモリは、高密度記憶装置、（従来のスタティック読出専用メモリ、ＳＲＡＭと同等の）極めて早いアクセス時間、低消費量および長い情報保持時間を有する。現在のところ、多数のメモリ技術が研究されており、様々な段階の成熟度で妥当であることが確認されている。これらの技術の中で、磁気的な種類の効果をベースにしたものが特に見込みがある。不揮発性磁気メモリの発展の現在の状況を概説するため、Mark H. KryderおよびChang Soo Kimによる記事“ハードドライブ後 − 何が来るのか？”、IEEE Transactions on Magnetics, vol.45, No.10,  pp.3406-3413, October 2009を参照することができる。
【０００４】
この刊行物によって作成された技術の一覧は、多くの研究所の関心を引き起こしている原理を省略している：磁気の形態で保存される情報が低エネルギーの、通常、電圧型の電気的指令によって書き込まれ、磁気的に読み出される磁気電気メモリである。原理上は、そのようなメモリは強誘電相および強磁性相が一体となって結合した、いわゆるマルチフェロイック（multi-ferroic）材料を利用し得る。理論によれば、主に、２つの“強誘電性”および“強磁性”効果が同時に存在するために結晶対称性の抑制条件が必要なため、これらの特性を有する材料が本質的に少数であると予測される。室温で最適な状態を満たし、十分に著しい効果を有する材料は現在のところ存在しない。
【０００５】
他の解決法は、磁性および強誘電材料、より一般的には、力学的な応力によって結合したマルチフェロイックな挙動をシミュレートする圧電または電歪材料との組み合わせである。
【０００６】
V. Novosadらによる記事、“新規磁歪メモリデバイス”、J. Appl. Phys., Vol.87, No.9, 1 May 2000および米国特許第6,339,543号には、単一磁区のみからなる十分に小さなサイズの楕円形状の磁気粒子を情報記憶素子として用いる磁気電気メモリについて記載されている。形状異方性のため、これらの粒子は、互いに反対方向で楕円の長軸に沿って配向した２つの安定磁化配向を示す。90°の角度で直交する電歪材料の配線が基板上に被着され、磁性粒子が各交点に位置し、その長軸が配線に対し45°の角度で配向する。電歪配線に適当な電圧信号を印加すると、決まった粒子に力学的な回転応力を生じさせることが可能である；同様に、逆磁気弾性効果によって磁化の回転が生じる。タイミングと振幅を抜け目なく選択するなら、これらの電圧信号によって一方の安定状態から他方の安定状態への粒子の磁化の切り替えを生じさせることができる。
【０００７】
前記デバイスは多数の欠点を有する。第１に、電気信号の同期に非常に敏感であり、制御を複雑化して応答時間を制限する；これは、力学的応力場が磁化ベクトルの回転を“誘導する”ように回転しなければならないという事実に起因する。第２に、書き込み操作は粒子の磁化状態を反転させることしかできない；このことは、メモリセルに“０”または“１”を書き込むべく、磁化状態の反転を行うべきか、または行うべきでないかを決定するために、まずその内容を読み出すことが必要であるということを意味する。
【０００８】
M.Overbyらによる記事、“GaMnAsベースのハイブリッドマルチフェロイックメモリデバイス”Applied Physics Letters 92, 192501 (2008)には、薄膜化して圧電結晶に固定したGaAs基板上に被着されたGaMnAs層（磁性半導体）のエピタキシャル層をベースとした他の磁気電気メモリが記載されている。GaMnAs層は、２つの安定磁化方向に対応する、各結晶方向に沿った２つの磁化容易軸を示す。圧電結晶によって可能となった力学的応力の印加は、一方の安定状態から他方の安定状態への切り替えを可能にする。２つの磁化容易軸を知るには、エピタキシャル成長条件の微調整を前提とすることから、そのようなデバイスを加工するのは手間がかかる。さらに、力学的応力の印加にも関わらず、２つの安定状態の間にエネルギー障壁が常に残る：このことは、切り換えが熱的に補助され、またはトンネル効果によって行われることを意味し、メモリの応答速度を制限する可能性が高い。デバイスの操作は、極低温度でのみ実証されている。
【０００９】
この発明は、先行発明の欠点のうち少なくとも幾つかを有しない磁気電気型の不揮発性メモリを得ることを目的とする。
【００１０】
この発明によると、そのような目的は、
−  第１軸に沿った磁化容易軸を有する磁気素子；
−  前記第１軸に平行でない第２軸に沿って配向した磁気分極場を前記磁気素子に印加するための手段であって、磁気素子が２つの磁化安定平衡方向を示すように前記場の強度が選択され、これらの方向が互いに反対でない手段；
−  前記磁気素子と機械的に結合した圧電または電歪基板；そして
−  圧電または電歪基板に電界を印加するように配列された少なくとも第１および第２電極を備え、前記基板が、前記第１および第２軸と同一平面上であるがそれらとは異なる、第３軸にほぼ沿った主方向の非等方の力学的応力を前記磁気素子に及ぼし、前記力学的応力が磁歪結合によって前記磁気素子の磁化状態の切り替えを生じさせるのに十分な強度である：
磁気電気記憶素子によって実現できる。
【００１１】
力学的応力の主方向が“第３軸にほぼ沿った”という記述は、この主方向が磁気素子の一点から他の一点までわずかに変化でき、第３軸が平均方向に対応するという事実を強調するものと理解すべきである。
【００１２】
“磁気素子”という用語は、外部磁場がない状態でさえ磁気秩序を示し得る材料から作られた素子を意味するものと理解すべきである。それは特に、強磁性体、フェリ磁性、スペリ磁性（sperimagnetic）、または反強磁性素子であってもよい。後者の場合、巨視的磁化はない。それにもかかわらず、スピンの配列／反（anti）配列の方向がある：それゆえ“磁化容易軸”および安定磁性状態を定義することが可能である。この種の材料は全て、程度の差はあるが磁歪である；しかしながら、物理的な観点から、磁気素子を形成する材料が、例えば1MPaよりも大きいかまたは等しく、好ましくは10MPaよりも大きいかまたは等しく、例えば10と100MPaの間の比較的高い磁歪定数bγ,2を有することが望ましい。磁歪定数の定義のため、以下の記事を参照することができる：
−  E.du Tremolet de Lachaisserie,J.C.Peuzin“薄膜内の磁歪および内部応力：再検討されたカンチレバー法”、Journal of Magnetism and Magnetic Materials,Vol.136,pp.189-196(1994)；
−  E.du Tremolet de Lachaisserie“多層薄膜内の表面磁気弾性結合定数の定義および測定”、Phys.Rev.B,51(22), pp.15925-15932(1995)。
【００１３】
ＵＳ特許第6,339,543号およびV.Novosadらによる上述の記事に記載されたデバイスと異なり、この発明は、メモリの現在の状態を知る必要なく１ビットの値を書き込むことを可能にする。さらに、多数の電圧信号の間に同期の問題が生じることなく、簡易迅速な方法で書き込みがなされる。
【００１４】
M.Overbyらによる上述の記事によって記載されたデバイスとは異なり、メモリ素子の２つの安定磁性状態は、磁性材料の異方性の２つの軸を利用することによっては得られないが、（材料の幾何学的および／または微細構造に起因する）単一軸の異方性と磁気分極場との結合効果によって得られる。その結果は、より堅固なデバイスであり、より簡単に製造でき、より大きな柔軟性を設計者に提供する。２つの安定状態間のエネルギー障壁は、切り替えの時点で完全に除去できる。
【００１５】
分離または組み合わせで得られる、この発明の他の有利な特徴によると：
−  前記磁気素子が単一磁区からなるものであってもよい。
−  前記磁気素子が細長形状（楕円形、長方形、ひし形等）を有し、形状異方性によって完全にまたは部分的に前記磁化容易軸を決定するものであってもよい。この実施形態は、異方性の方向および強度が容易に決定でき、材料の固有特性とは独立に決定できるため、特に有利である。
−  変形または補完として、前記磁気素子が異方性微細構造（単一または多結晶、アモルファスでさえ）を有し、完全にまたは部分的に前記磁化容易軸を決定するものであってもよい。有利なことに、前記異方性微細構造は外部磁場の下で堆積により前記素子を加工することによって得ることができる。
−  記憶素子は、前記磁気分極場を外部磁場の形で発生させるための手段を備えたものであってもよい：それはコイルまたは電流が流れる他の導体、永久磁石または漏れ磁界分極層であってもよい。
−  変形または補完として、前記磁気素子は交換磁場の形で前記磁気分極場を発生させるための手段を備えるものであってもよい。磁気分極場は、それゆえ必ずしも適切な意味での磁場ではないことが理解されよう。
−  メモリ素子は、（より一般的には、前記軸と80°〜100°のオーダーの角度をなす）前記磁化容易軸に実質的に垂直な一つの前記磁気分極を発生させるための手段を備えたものであってもよい。この場合、前記磁化容易軸と前記磁気分極場の双方に対し、40°と50°の間、好ましくは約45°の平均角度をなして前記磁気素子に非等方の力学的応力を及ぼすように前記電極を配列できる。
−  前記電極が、磁気素子の形状に従うものであってもよい。
−  前記磁気素子が、前記基板上に堆積されるものであってもよい。
−  変形として、前記磁気素子が前記基板中に埋め込まれることがある。この変形は、伝導性のある磁気素子に特に適している。
−  前記磁気素子が、単一軸の磁気異方性を有するものであってもよい。
【００１６】
この発明の他の対象は、前記請求項のいずれかの一つに記載の磁気電気メモリ素子および前記磁気素子の磁化方向を決定するための磁気センサを備えたメモリセルである。前記センサが、ホール効果センサおよび磁気抵抗、トンネル効果磁気抵抗、巨大磁気抵抗（giant magnetoresistance）または超巨大（colossal magnetoresistance）磁気抵抗センサ：から特に選択されるものであってもよい。
【００１７】
この発明のさらにもう一つの対象は、行と列をなす行列の配列に従って配列され、同一列のセルの第１電極を電気的に結合し、同一行のセルの第２電極も電気的に結合して複数の前記メモリセルを備えた直接アクセス不揮発性メモリである。
【００１８】
この発明の他の対象は、論理構成を保存するための手段として、複数の前記メモリセルを備えたプログラマブル論理回路である。
【００１９】
この発明のさらにもう一つの対象は、
−  この発明のさらにその他の対象は、第１軸に沿って配向した磁化容易軸を有する磁気素子；
−  前記第１軸に平行でない第２軸に沿って配向した磁気分極場を前記磁気素子に印加するための手段であって、前記場および前記磁化容易軸の結合効果によってそれらの間に0≦α<90°の角度をなす磁化方向に対応する２つの磁化安定平衡状態を磁気素子が示すように前記場の強度が選択される手段；
−  前記磁気素子に機械的に結合する圧電または電歪基板；
−  圧電または電歪基板に電界を印加するように配列され、前記基板が、前記第１および第２軸と同一平面上であるがそれらとは異なる、第３軸にほぼ沿った主方向の非等方の力学的応力を前記磁気素子に及ぼす、少なくとも第１および第２電極；そして
−  ２つの端子を有し、２つの前記端子間の電気抵抗は前記磁気素子の磁化方向に依存する磁気センサ：
を備えたメムリスティブデバイスである。
【００２０】
有利なことに、２つの前記磁化安定平衡状態は同時に発生することができ、それらの間にα= 0°の角度をなす磁化の方向に対応する。
【００２１】
この発明の他の特徴、詳細および有利な点は、例として与えられ、それぞれ以下に示される添付図面に関連して与えられた説明を読むことから明らかになる。
【図面の簡単な説明】
【００２２】
【図１】図１は、この発明の一実施形態による記憶素子の図である；
【図２】図２は、３つの異なる応力状態を表し、２つの磁気平衡状態の間の切り替えを強調する図１の記憶素子の磁力図である；
【図３】図３は、図１の記憶素子の磁気平衡状態の幾何学的形状を示した図である；
【図４】図４Ａおよび４Ｂは、２つの異なる応力状態を表す図１の記憶素子の磁気素子中の力学的応力場を示す；
【図５】図５Ａ〜５Ｃは、この発明の３つの変形による磁気分極場を発生させるための３つの手段を示す；
【図６】図６Ａおよび６Ｂは、図１の記憶素子の２つの好ましい配置を示す；図６Ｃおよび６Ｄは、磁気素子が導電性でない条件においてのみ好ましい、図１の記憶素子の他の２つの配置を示す；
【図７】図７Ａおよび７Ｂはそれぞれ、この発明の実施形態による記憶素子中の等電位面、およびこれらの等電位面に基づいて決定される電極の可能な配置である；
【図８】図８は、この発明の実施形態による直接アクセス不揮発性メモリの概略図である；
【図９】図９は、この発明の実施形態によるプログラマブル論理回路の概略図である；
【図１０】図１０は、この発明の他の実施形態による直接アクセス不揮発性メモリの概略図である；
【図１１】図１１は、４つの状態での使用および類似の使用の可能性を強調する図１の記憶素子の形状を示す；
【図１２】図１２は、磁気電気記憶素子および磁気抵抗センサを結合させる、この発明の別の実施形態によるメモリセルを示す；
【図１３】図１３は、磁気電気記憶素子および磁気抵抗センサを結合させる、この発明の別の実施形態によるメモリセルを示す；
【図１４】図１４は、磁気電気記憶素子および磁気抵抗センサを結合させる、この発明の別の実施形態によるメモリセルを示す；そして
【図１５】図１５Ａおよび１５Ｂは、この発明の他の実施形態によるメムリスティブデバイスの結合の２つの可能なモードを示す。
【００２３】
この発明の実施形態による磁気電気メモリセルCMの形状は図１に例示されている。メモリセルは、２つ安定状態およびこれらの状態間の切り替えを生じさせることが可能な手段を有する記憶素子ELMおよび読出手段MLを備える（後者は純粋に概略が示される）。
【００２４】
メモリ素子ＥＬＭは、それが単一の磁区のみを備えるよう十分に小さい寸法の楕円形状の磁気素子ＥＬＭをベースとする。例えば、その長軸は少なくとも100nmまたはそれよりも小さいオーダーの長さになり得る。上述のように、用語“磁気素子”は、強磁性またはフェリ磁性材料のような外部磁場がない場合においてさえ磁気秩序を示し得る材料から作られた素子を意味するものと理解すべきである。その形状によって、磁気素子ＥＬＭは、いわゆる“磁化容易軸”、または単に“容易軸”と呼ばれる、長軸に沿って好ましい方向の磁化を有する。この容易磁化方向は、図中で符号a1により確認できる。この形状の異方性は、容易軸a1の正または負の方向との間に区別がないということが注目されよう。
【００２５】
Hpによって示された分極磁場は、磁化容易軸a1の方向と垂直な方向a2に印加される；それゆえ例の場合において、この方向a2は楕円の短軸に平行である。a1による形状異方性と異なり、分極場は、軸a2の正方向に平行な方向の素子ＥＬＭの磁化を助け、反対方向の磁化を困難にする。この場の強度は、形状の異方性を特徴付ける等価磁場の強度の
【００２６】
【数１】
2013530535.tif 000003
【００２７】
と1倍の間から選択される。
【００２８】
従来、a1およびa2に対し、45°の角度をなして軸X、Yが定義される；そのように定義された座標XOY（Oは原点）の系において、軸a1は第１および第２象限の二等分線に沿って配向し、軸a2は第２および第３象限の二等分線に沿って配向する。
【００２９】
図２において、曲線EM0（実線）は、極座標において、系の磁力形状、すなわち磁化ベクトルと軸Ｘとの間の角度の関数として素子ＥＬＭ中に蓄えられた磁力を示す。この形状が２つのエネルギー最小値、すなわち２つの安定磁化配向を示すことを見ることができる。軸a2がa1に垂直で場Hpの強度が形状異方性を特徴付ける等価磁場強度の
【００３０】
【数２】
2013530535.tif 000004
【００３１】
倍の値を有する特定の場合において、これらの安定配向が方向-XおよびYと全く同一である。これらの安定平衡の配向（または“位置”）は、符号P1およびP2によって示される。それらはエネルギー障壁によって分離される。それゆえ、素子ELMは、情報ビットを保存することが可能な双安定素子を構成する：例えば、安定配向P1による磁化状態は、論理ゼロを表し、安定配向P2による磁化状態は、論理“１”を表し、逆もまた同様である。
【００３２】
図３は、より概略的に軸a1およびa2と、平衡位置P1、P2の配向とを示す。図３は、平衡配向が軸-XおよびYと一致しない、より一般的な場合に関する。
【００３３】
磁気素子ＥＬＭは、圧電基板中に埋め込まれる。２つの電極EL1、EL2は、この基板上に被着され（または基板中に埋め込まれ）OX方向に分極させる。２つの電極間に印加された電位Vpの符号に依存して、圧電基板SPはその主方向が磁気素子ＥＬＭに印加される方向OXに配向した力学的圧縮または牽引応力（traction stress）σxxを発生させる。後者は、磁気弾性効果を示す：その結果として、力学的応力σxxは、系の磁力形状を変更する。
【００３４】
磁気素子に印加された応力を増大させるため、所定の電位差Vpに対し、AlN（300GPa）、TaN（>500GPa）、タングステンカーバイドWC（>700GPa）またはダイヤモンド（>1400GPa）のような高弾性の弾力性を有する材料でデバイスを取り囲むことが有利なことがある  −  比較のため、PZTセラミックは100GPaより低弾性の弾力性を示す。
【００３５】
図２において、点曲線EM1は、力学的牽引応力σxxの存在下で系の磁力面を例示する。方向-Xに配向した磁化に対応する単一の安定平衡点P'1があることが分かる。その状況は図４Ａにも例示されており、符号Mは、磁化ベクトルを示す。応力が緩和された後（Vpがゼロ値に戻ったとき）、（電位差Vpの印加前の）初期状態とは独立に、系は必ず状態P1にあることが理解されよう。
【００３６】
さらに図２において、破線曲線EM2は、力学的圧縮応力σxxの存在下で系の磁力形状を例示する。方向+Yに配向した磁化に対応する単一の安定平衡点P'2があることが分かる。その状況は、図４Ｂにも例示される。応力が緩和された後（Vpがゼロ値に戻ったとき）、（電位差Vpの印加前の）初期状態とは独立に、系は必ず状態P2にあることが理解されよう。
【００３７】
それゆえ、電気信号Vpを電極EL1、EL2に印加すると、素子ＥＬＭの磁化状態が変更される。その磁化状態、それゆえメモリセルによって保存されたビット値は、Vpの符号にのみ依存し、信号の印加前の状態に依存しない。それゆえ、必ずしも最初に読み出さなくともメモリセルに書き込むことができる。
【００３８】
印加される力学的応力が増すにつれメモリセルの切り替え時間が短くなるシミュレーションが示されている。したがって、（力学的応力の強度と関連がある）エネルギー消費量と書き込み速度との間に相関がある。それゆえ、比較的高い消費量でこの速度を最大化することを選択することが可能であり、さもなければより遅い切り替えでエネルギー消費量を最小化し、さらにはこれらの２つの対立する条件間のトレードオフを求めることも可能である。
【００３９】
切り替え速度は、選択的に、力学的応力と同時に、P1またはP2の方向に配向した過渡磁場を印加することによって増大できる。
【００４０】
この発明によるデバイスは、２つの安定状態P1とP2のみを示す、双安定デバイスとして用いることもできる。しかしながら、これらの２つの状態が互いに垂直な磁化方向に相当しないとき、単一の記憶素子中の２つのビットを保存するために、４つの状態の操作が可能である。４つの状態は、P'1（最大強度の牽引応力を印加することによって得られた軸-Xに沿った磁化）、P1（力学的応力がない安定状態）、P2（力学的応力がない安定状態）およびP'2（最大強度の圧縮応力を印加することによって得られた軸Yに沿った磁化）；この状況は図１１に例示される。言い換えれば、切り替えの間、一時的に至った中間状態としてだけでなく、メモリ素子の安定状態として、状態P'1およびP'2を用いることができる。電極EL1およびEL2によって形成されたコンデンサが放電する傾向があり、電力供給がないときは状態P'1およびP'2を永久に維持することができないため、この４つの状態の動作は不安定であることが理解されよう。電極EL1およびEL2によって形成されたコンデンサが帯電されたままである限り、状態P'1およびP'2が維持されることが理解されよう。それゆえ、このコンデンサを放電しがちな漏れ電流を最小限に抑えるように記憶素子をデザインすることが好都合である。
【００４１】
状態P'1から開始して牽引応力の強度を漸次減少させることによって、磁化は状態P1によって特定された方向に向かって漸次回転し、その結果、アナログ動作ZA1の第１領域を画定する。同様に、状態P'2から開始して圧縮応力を漸次減少させることによって、磁化は状態P2によって特定された方向に向かって回転させることができ、その結果、アナログ動作ZA2の第２領域を画定する。アナログ動作の領域において、磁化配向は応力、それゆえ圧電基板に印加される電圧、すなわち電極EL1およびEL2によって形成されたコンデンサの電荷状態に連続的に依存する。以下に詳細に説明されるように、磁気素子が例えば巨大磁気抵抗型の磁気抵抗センサに結合しているなら、このセンサの抵抗Rcは、素子ＥＬＭの磁化の配向に依存し、それゆえコンデンサEL1-EL2:Rc=f(Q)に蓄積された電荷Qに間接的に依存する。素子ＥＬＭで構成されたアセンブリ、圧電基板SP、電極EL1、EL2および磁気抵抗センサMLは、４つの端子（磁気抵抗センサの２つの電極EL1、EL2と２つの端子CE1、CE2 − 図１２〜１４を参照せよ）を有するため、“メムリスタ（memristor）”よりも複雑な“メムリスティブ（memristive）”型の挙動をそれゆえ示す。抵抗R1を介して端子EL2およびCE2を結合することによって２つの端子を有するデバイスが得られ、これはコンデンサおよび抵抗に直列に接続されたメムリスタによって、第１近似において、モデル化できる；この結合は、図１５Ａに概略的に表される。第１抵抗R1を介して端子EL1をCE1と結合し、第２抵抗R2を介して端子EL2をCE2と（またはEL1をCE2とそしてEL2をCE1と）結合することによって、２つの端子を有する他のデバイスが得られ、これはコンデンサに並列に接続された（抵抗Rtot=R1+R2に直列につながれた）メムリスタによって、第１近似において、モデル化できる；この結合は、図１５Ｂに概略的に表される。
【００４２】
デバイスのメムリスティブ挙動を利用することを望むなら、P1とP2が一致してZA1とZA2のアナログ動作領域が結合するように、形状の異方性を特徴付ける等価磁場回路の分極場より大きいか、または同等の強度の分極場Hpを選択することが有利なことがある。これらの条件において、コンデンサEL1-EL2に蓄積された電荷が-Qmaxから+Qmaxまで変わるとき、磁気抵抗センサの抵抗が連続的に変化する。印加された応力がないとき、単一状態（または２つの同一の磁化方向によって特徴付けられた等価な２つの縮退状態）の安定磁化を示す前記デバイスが、不揮発性メモリとして用いることができないことが理解されよう。
【００４３】
読出手段ＭＬは、図１に概略的に表される。例えば、ホール効果、磁気抵抗、トンネル効果磁気抵抗、巨大磁気抵抗または超巨大磁気抵抗型のどのような種類の磁気センサでもあり得る。一体化していても別々であってもよい。一般に、読出は破壊的ではない。
【００４４】
巨大磁気抵抗（ＧＭＲ）または磁気トンネル接合（ＭＴＪ）型の磁気抵抗センサの使用が特に好ましい。一般に、これらのセンサは、可変磁化を有する磁気層と固定磁化層とを結び付け、これらの２つの層は、伝導性（ＧＭＲ効果の場合）または絶縁性（ＭＴＪ効果の場合）のこともある障壁層によって隔てられる。
【００４５】
図１２は、“面に垂直な電流”（ＣＰＰ）型のＧＭＲまたはＭＴＪセンサの場合を例示する。この場合において、磁気素子ＥＬＭは伝導性があり、可変磁場を有する磁気層として機能する。符号ＣＭＦは固定磁化層を示し、ＣＢは伝導性（ＧＭＲ効果の場合）または絶縁性（ＭＴＪ効果の場合）のこともあるナノメートル規模の厚みの障壁層を示す。このような層の積み重ねは、２つの電極または端子CE1,CE2間に取り付けられる。
【００４６】
図１３は、層ＥＬＭ／ＣＢ／ＣＭＦの積み重ねの抵抗が前記積み重ねの端で測定される“面内電流”（ＣＩＰ）アーキテクチャと呼ばれる代替アーキテクチャを例示する。この構造は、伝導性の障壁層、それゆえＧＭＲ型の動作を前提とする。
【００４７】
磁気素子ＥＬＭが伝導性でないとき、図１４に例示されるように  −  障壁層がないＣＰＰ型のＭＴＪアーキテクチャ−というより、磁気素子ＥＬＭが、磁気層および障壁層のいずれとしても機能するＭＴＪ構造  −  を用いることが可能である。この素子ＥＬＭの厚みは、それゆえナノメートルのオーダー、例えば、約2nmでなければならない。薄膜のようなものの縁に力学的応力を印加することは困難である；従って、応力は好ましくは全体の積み重ねに印加することが好ましい。
【００４８】
いかなる場合でも、CE1とCE2の間で測定された電気抵抗は、固定層ＣＭＦの素子ＥＬＭの磁化方向によって形成された角度αに依存し、角度ゼロ（平行磁化）で最小値をとり、角度180°（逆平行磁化）で最大値をとる。
【００４９】
図１２のＧＭＲ−ＣＰＰアーキテクチャの場合において、現象論的モデルによれば、以下の式によって接点CE1とCE2の間で測定された抵抗Rcが得られる：
【００５０】
【数３】
2013530535.tif 000005
【００５１】
ここで、a,bおよびcは、デバイスの異なった特性に依存する正の定数である。層ＣＭＦの所定の磁化方向に対し、Rcは素子ＣＥＭの状態P1またはP2に依存する；それゆえ、Rc(P1)とRc(P2)の２つの抵抗値がある。それゆえ上式は、抵抗コントラスト（resistance contrast）CR = |(Rc(P2)-Rc(P1))/ Rc(P1)|を最大化する層ＣＭＦの磁化方向を見つけるために用いられる。
【００５２】
ＭＴＪ−ＣＰＰアーキテクチャの場合（図１２または１４）、以下の式によって、現象論的モデルによっても接点CE1とCE2の間で測定されたコンダクタンスGcが得られる。
【００５３】
【数４】
2013530535.tif 000006
【００５４】
ここで、GpとGapは、それぞれ平行および反平行磁化のトンネル接合のコンダクタンスである。ここでさらに、式は、抵抗コントラストRc=1/Gcを最大化する層ＣＭＦの磁化方向を決定するために用いることができる。
【００５５】
ＧＭＲ−ＣＩＰアーキテクチャの場合、次式が適用される：
【００５６】
【数５】
2013530535.tif 000007
【００５７】
状態P1とP2が互いに垂直な磁化方向に相当し、その１つが層ＣＭＦの磁化方向に対応するとき、抵抗コントラストが最大になることを確認するのは容易である。
【００５８】
上式は、抵抗（コンダクタンス）が磁化の間の角度αの偶関数であることを示す。このことは、固定層の磁化が分極場Hpの方向であって、それゆえ２つの平衡位置P1とP2の中間の経路にあるならば、得られた抵抗（コンダクタンス）は、記憶素子の２つの状態に対して同一であり、それゆえコントラストはゼロであり、情報が読み出されないようにする（当分の間、P1とP2によって特定される方向がHpに対して対称でない場合が確保される）。
【００５９】
このことは、二重の困難をもたらす：
−  一方、層ＣＭＦによって生じた漏れ磁場は、分極場Hpに重ね合わせられ、磁気素子の平衡位置を変更する；
−  他方で、分極場Hpは、“固定”層の磁化状態を変更する傾向を有する。
【００６０】
このような困難を改善する幾つかの方法がある。例えば：
−  分極場Hpは磁場でなくてもよいが、有効磁界は、素子ＥＬＭ上  −  または下  −  に堆積された反強磁性材料の（通常2nmのオーダーの）薄膜との交換相互作用の効果を変える。交換相互作用は短距離であり、それゆえそれらは、遠く離れすぎた層ＣＭＦの磁化を阻害しない。前記層によって生じた漏れ磁界効果について、有効磁界Hpの方向および強度を適切に選択することによって補うことができる。
−  反対に、層ＣＭＦの磁化状態は、反強磁性層との交換結合によって一定に保つことができる。この結合力は、層ＣＭＦを（磁性）分極場Hpに反応しにくくする一方で、その短距離が影響を受ける素子ＥＬＭの磁化状態を妨げる。
−  ２つの方法を組み合わせることができ、２つの異なる反強磁性層が有効分極場Hpを作り出し、層ＣＭＦの磁化を固定するために用いられる。しかしながら、この解決法は、技術的な理由により実行が困難である。
−  層ＣＭＦは、ちょうど素子ＥＬＭと同様に、（幾何学的または異なる性質の）磁化容易軸を有し、分極場と協調して２つの安定磁化状態を決定するが、磁歪でない（素子ＥＬＭよりはるかに小さく、より強い異方性さえ示す）。これらの状態において、力学的な応力の印加は、素子ＥＬＭ中の磁化状態の切り替えを引き起こすが、層ＣＭＦ中では引き起こさない；この方法の利点は、分極場Hpが層ＣＭＦの磁化状態を妨げないことである；それどころか、この方法は、その安定性に寄与する。しかしながら、デバイスの寸法において、ＣＭＦによって生じた漏れ磁場がＥＬＭに影響を及ぼし、その逆も同様であるという事実を考慮しなければならない。
−  層ＣＭＦは、永久磁石型の、非常に強い磁気結晶異方性を有する材料から作ることができ、その磁化は分極場Hpに実質的に反応しにくい。しかしながら、デバイスの寸法において、この層によって生じた漏れ磁場を考慮に入れなければならず、Hpに重ね合わせられた磁気素子ＥＬＭの磁化に影響を与える可能性がある。
−  分極場Hpが素子ＥＬＭの磁化容易軸に垂直でない場合、平衡位置P1とP2は、前記場に対して非対称的である。これらの状態において、たとえ層ＣＭＦの磁化がHpに平行であっても抵抗コントラストがある。しかしながら、このようなコントラストのリスクは比較的低い。
【００６１】
このコンセプトの正当性とその実現可能性を確認するため、生じた応力と磁気素子の磁化へのそれらの影響を評価するために有限要素によるシミュレーションが実行される。応力を評価するシミュレーションは、以下のパラメータで実行される：
磁気素子のサイズ：長軸：45nm、短軸：25nm、厚さ：20nm、配向45°。
電極間の距離：130nm。
電極の長さ：120nm。
電極の高さ：50nm。
電極および磁気素子の材料：110GPaのヤング係数によって特徴付けられる。
圧電材料の厚さ：60nm。
圧電基板：基材中に埋め込まれた、PZT-5Hと呼ばれるチタン酸ジルコン酸鉛。
【００６２】
-0.4Vの電圧を制御するため、磁気素子のOXに沿った相対的な伸びは、約1.2・10-3であり、引張応力は100MPaよりも大きい。反対に、+0.4Vの制御電圧に対して、磁気素子の相対的な伸びは約-1.2・10-3である。
【００６３】
圧電基板において、電界の最大値は10MV/mであり、通常の圧電材料の多くと適合し、破壊場（disruptive field）は、通常50MV/mのオーダーである。操作範囲からセルサイズの減少を予測することが可能になる：アクティブな圧電部分の寸法の低減は、材料の操作の限界内にとどめたまま制御電圧を増大させることによって補うことができる。
【００６４】
前述の寸法を有し以下の特性によって特徴付けられるテルフェノル（Terfenol）（Tb0.3Dy0.7Fe1.9）から作られた磁気素子を考慮することによって、磁気シミュレーションも行われた：
磁歪定数：λ100 = 100・10-6およびλ111 = 1700・10-6。
飽和磁化：1.2テスラ。
交換定数：1.1・10-11 J/m。
分極磁場Hpの値：150kA/m=1875Oe。
【００６５】
力学的シミュレーションを用いて評価されるように、応力の絶対値|σxx|は100MPaである。
【００６６】
シミュレーションの結果（図４Ａおよび４Ｂ）は、磁化の初期状態がどのようなものであろうと、-0.4Vの電界の印加によって、軸-X（状態P1）に沿って磁化を再配向させる一方で、+0.4Vの電界の印加によって、軸+Y（状態P2）に沿って磁化を再配向させる。制御が除かれると、磁化は新たに確定された状態にとどまる：シミュレーションは、新たなエネルギー極小状態で安定した状態を保つことを示す。
【００６７】
磁気素子ＥＬＭは、楕円以外の形状、例えば矩形、菱形、“Ｌ”、または“形状の”磁気的不均一性を引き起こすことができる他のどのような形状を有するものであってもよい。
【００６８】
さらに、磁気的異方性は必ずしも幾何学的起源である必要はなく、幾何学的起源に限定すべき必然性がない。それはまた、素子の微細構造に起因するものであってもよい。この種の異方性はある種の結晶性物質に自然に存在する。それはまた、外部磁場中の堆積により磁気素子を作り上げることによって、多結晶またはアモルファス材料の状態で得ることもできる。この微細構造の異方性は、形状異方性と併用することができ、または単独で用いることもできる。後者の場合において、磁気素子は円形の形状を有するものであってもよい。
【００６９】
磁気素子は単一磁区で構成されることが一般に好ましいが不可欠ではない。いかなる場合でも、情報記憶密度を最適化するために、磁気素子は小さな寸法、好ましくは1μmより小さく、さらに100nmより小さいか、または等しい寸法を有すべきである。
【００７０】
磁気素子は、単一材料から作られるものであってもよく、等質構造を有するものであってもよく、または微細構造もしくはナノ構造および／または、例えば多層型の複合構造を有するものであってもよい。
【００７１】
上で説明したように、“磁気素子”は外部磁場がないときでさえ磁気秩序を示し得る任意の材料から作ることができる。それは特に強磁性、フェリ磁性、スペリ磁性（sperimagnetic）または反強磁性材料でもあり得る。これらの材料は全て多かれ少なかれ強い磁気弾性または磁歪効果を示す。実際には、この発明の優れた操作のためには、この効果はあまりに弱いものであってはならない；特に、この発明の実施のために用いられる材料は、少なくとも一つの軸に沿って、1MPaよりも大きいか、または同等であり、好ましくは10MPaよりも大きいか、または同等である磁歪係数bγ,2を有すべきである。テルフェノルは、特に重要な磁歪定数のために、特に示される。
【００７２】
上述したように、磁気分極場は、厳密な意味において必ずしも磁場である必要はない；それはまた、交換相互作用に起因する“等価磁場”であってもよい。
【００７３】
磁気分極場が実際に磁気的性質を有するものであるならば、１以上のコイル（B1,B2）、電流が流れる他の導体、または永久磁石によって生成できる（図5A）。それはまた素子ＥＬＭの下方（または上方）に配置され、一般に10nmよりも大きな厚さを有する分離層ＣＳによってそこから分離された磁気分極層（永久磁石）ＣＰＭによって生じた“漏れ磁界”であってもよい（図５Ｂ）。交換分極は、素子ＥＬＭの下方（または上方）に配置され、1-10nmまたはそれより小さいオーダーの厚さを有する分離層CS'によってそこから分離された交換分極層ＣＰＥによって得ることができる（図５Ｃ）。磁場による分極の技術（図５Ａおよび５Ｂ）は、同時に多数の磁気素子に作用させることができる。
【００７４】
その物理的性質が何であれ、磁気分極場は、軸a1とa2の間の角度が80°と100°の間になることが一般に好ましいが、必ずしも磁化容易軸に垂直である必要はない。一方、これらの２つの軸は互いに平行でないことが最も重要である。磁気分極場の強度と、磁性材料の形状の異方性（または微細構造の異方性）を特徴付ける等価磁場の強度の間の比率は、軸a1とa2の間の角度に依存する。この比率は、２つの安定平衡配向の存在を可能にさせるように選択すべきである。a1とa2が相互に垂直であるこの例の場合において、この比率は、
【００７５】
【数６】
2013530535.tif 000008
【００７６】
と1の間にあるべきである。
【００７７】
図３に示すように、２つの安定平衡配向は、軸XおよびYと必ずしも一直線にない。また、軸a2のいずれの側に対して対称的に配置することも本質的ではない。実際、軸a2が軸a1に垂直の場合に限り、この対称性は存在する。
【００７８】
力学的応力の印加軸Xは、軸a1およびa2と異なるべきであるが、これら２つの軸によって形成された角度を必ずしも二等分する必要はない。
【００７９】
基板SPは必ずしも圧電性である必要はない：それはまた電歪であってもよい。これに関して、電歪効果が二次的（quadratic）であることを重視しなければならない。それゆえ、電極端子で電位差を単に反転することによって圧縮応力から牽引応力に切り替えることは可能ではない。このようにするには、より弱い信号Vpを重ね合わせた分極電圧V0を用いることが必要である。これらの条件において、分極電歪材料は“等価”圧電定数によって特徴付けることができる。
【００８０】
実際には、全ての誘電材料が多かれ少なかれ電歪であるが、実際には十分に高い（少なくとも１つの軸に沿って50pm/V以上の）等価圧電定数を有する圧電または電歪材料を実際に満足のいく結果で用いることができる。
【００８１】
この発明の記憶素子の操作に最も重要なことは、磁気素子が受け、電気的手段によって得られる力学的応力場の変更が磁気状態の変化を生じさせるということである。力学的応力場の変更は、例のように、単なる符号の変化以外であってもよい。図１以外の電極配置を用いることによって得るものであってもよい。
【００８２】
磁気素子ＥＬＭは、例のように基板ＳＰ中に埋め込んでもよく、その表面上に堆積してもよい。力学的結合の他の形状も予測できる。これらの選択肢は必ずしも等価でない。磁気素子ＥＬＭに伝導性があるとき、それが基板表面上に単に堆積しないことが好ましい。なぜならそのような配置は、基板内の電気力線（electrical field lines）の湾曲および力学的応力の相殺または少なくとも大幅な低減をもたらすためである。
【００８３】
図６Ａ〜６Ｄは、伝導性の磁気素子用の４つの可能な配置および対応する電気力線を示す：
−  図６Ａ：埋め込まれた（embedded）磁気素子、埋設された（buried）電極：力線の湾曲がなく、好都合な配置がない。
−  図６Ｂ：埋め込まれた磁気素子、単に堆積された電極：力線の湾曲がなく、好都合な配置がない。
−  図６Ｃ：単に堆積された磁気素子、埋設された電極：力線の湾曲がかなりあり、不都合な配置がある。
−  図６Ｄ：単に堆積された磁気素子、単に堆積された電極：力線の湾曲がかなりあり、不都合な配置がある。
【００８４】
一方、図６Ｃおよび６Ｄの配置は、非伝導性の磁気素子の場合に有利に用いることができ、どのような湾曲の力線をも生じさせない。
【００８５】
伝導性の磁気素子の場合は特に重要である。なぜなら、最良の磁歪材料は現在Tb-TMまたはSm-TM型が知られており、TMは遷移金属の合金を表すからである。
【００８６】
メモリセルの容量を低減すべく、磁気素子の電極を互いに近づけることが重要である。その後、それらの形状は、面内の異方性応力の発生と両立可能な圧電または電歪材料中の電気力線の形状を保つように構成される。優れた解決策は、磁気素子から遠距離に位置する平坦電極によって生じる等電位表面積形状の電極を考慮することである。そのような等電位表面積SEは、図７Ａに例示される。図７Ｂは、等電位形状を有する電極EL1, EL2を示す；これらは磁気素子ＥＬＭの形状に形成されるものと考慮できる。
【００８７】
幾つかのメモリセルCM1,1...CM2,3...は、図８に表されるように、直接アクセス不揮発性メモリＭＭＥを形成する行と列をなす行列構造に配列することができる。この図において、符号"CM2,3"は、行列の第２行および第３列の交差点に位置するメモリセルを示す。各メモリセルは、第１および第２電極（セルCM2,3の場合、EL12,3およびEL22,3）。同一列のセルの“第１電極”の全ては、各コンダクタC1,C2,C3...を経由して電気的に接続される。同様に、同一行のセルの“第２電極”の全ては、各コンダクタL1,L2,L3...を経由して電気的に接続される。セルCMi,j内にロジック“１”または“０”を保存するため、コンダクタLiとCjの間に適当な符号の電位差および適当な持続時間を適用することが十分である。第２組の列L'i, C'jは、異なるセルのセンサを接続するために用いることができ、その結果行列構造を形成する。
【００８８】
図１０に概略的に例示された変形によると、伝導性の磁気素子が他の記憶素子用の電極と同時に機能する行列構造を有するメモリを提供することが可能である。このように、図１０の例において、“読出”接点（図１２−１４の図表内の符号CE1,CE2）を経由して結合した、伝導性の磁気素子ELM1とELM3は、素子ELM2を取り囲む圧電材料に電位差を印加するための電極として機能する；同様に、素子ELM2とELM4は、素子ELM3を取り囲む圧電材料に電位差を印加するための電極として機能する、他。その構造は、図８の構造よりもはるかに簡単である：（磁気電極の配列の端：ELM1の左側の電極EL1およびELM4の右側の電極EL2を除き）電極を別々の素子として提供する必要がなく、同一の組の電線は、読み出し用および書き込み用のいずれとしても機能し得る。
【００８９】
メモリＭＭＥは、大容量記憶媒体、または他の用途に用いることができる。例えば、図９に概略的に表されるように、プログラマブル論理回路の論理構成を保存するために用いることができる。その切り替え速度は、FeRam（強誘電体メモリ）などの場合、ナノ秒オーダーである。50nm(50nmオーダーのセルサイズは現実的に思われ、約40Gbits/cm2の容量を与える。この発明の技術の主な利点の一つは、低消費にあり、それゆえ、メモリセルの行列からそれぞれなる幾つかの層の重ね合わせによる垂直統合に有利に働く熱放散にある。
【図１】
2013530535.tif 000009
【図２】
2013530535.tif 000010
【図３】
2013530535.tif 000011
【図４Ａ−４Ｂ】
2013530535.tif 000012
【図５Ａ】
2013530535.tif 000013
【図５Ｂ】
2013530535.tif 000014
【図５Ｃ】
2013530535.tif 000015
【図６Ａ】
2013530535.tif 000016
【図６Ｂ】
2013530535.tif 000017
【図６Ｃ】
2013530535.tif 000018
【図６Ｄ】
2013530535.tif 000019
【図７Ａ】
2013530535.tif 000020
【図７Ｂ】
2013530535.tif 000021
【図８】
2013530535.tif 000022
【図９】
2013530535.tif 000023
【図１０】
2013530535.tif 000024
【図１１】
2013530535.tif 000025
【図１２】
2013530535.tif 000026
【図１３】
2013530535.tif 000027
【図１４】
2013530535.tif 000028
【図１５Ａ】
2013530535.tif 000029
【図１５Ｂ】
2013530535.tif 000030
【国際調査報告】
2013530535.tif 000031
2013530535.tif 000032
2013530535.tif 000033
2013530535.tif 000034
2013530535.tif 000035
2013530535.tif 000036