【事件の表示】
　特願２００２−５２４２２５「画像化デバイスおよび画像化の方法」拒絶査定不服審判事件〔平成１４年　３月　７日国際公開、ＷＯ０２／１９４２９、平成１６年　３月１８日国内公表、特表２００４−５０８７１６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．　手続の経緯
　本願は，２００１年８月２４日（パリ条約による優先権主張外国庁受理２０００年８月３１日，米国）を国際出願日とする出願であって，平成２３年９月２７日付けの拒絶理由通知に対して，同年１２月２８日に手続補正書及び意見書が提出されたが，平成２４年４月２日付けで拒絶査定がされ，これに対して同年８月１０日に審判請求がされたものである。
　
２．　本願発明について
（１）本願発明
　本願の請求項１〜５に係る発明は，平成２３年１２月２８に提出された手続補正書により補正された明細書及び図面の記載からみて，その特許請求の範囲の請求項１〜５に記載されている事項により特定されるとおりのものであり，そのうち請求項１に係る発明は，特許請求の範囲の請求項１に記載されている次の事項により特定されるとおりのもの（以下「本願発明」という。）である。
　
「【請求項１】
　画像化回路であって，
　光信号に反応して第１の電荷および第２の電荷をそれぞれ生じるべく，第１および第２の領域を有する基板と；
　第１の領域から第２の領域へと延在して前記基板に配置され，該基板の導電性を変化させて前記第１の電荷および前記第２の電荷を前記画像化回路の出力部へ移動させる導電材料と；
　前記第１の領域に形成された第１の画素回路と；
　前記第２の領域に形成された第２の画素回路と
を備え，前記第１の画素回路および前記第２の画素回路は，前記基板上の特定の軸線について対称に配置されて，前記導電材料を共有し，これにより，前記第２の画素回路と，前記第１の画素回路の反対側で前記第２の画素回路に隣接する画素回路との間の距離が，前記第１の画素回路と前記第２の画素回路との間の距離より小さい画像化回路。」
　
（２）刊行物に記載された発明
・特開平１０−２５６５２１号公報
　原査定の拒絶の理由に引用され本願の優先権主張の日前に日本国内において頒布された刊行物である特開平１０−２５６５２１号公報（以下「引用例」という。）には，図１〜７とともに，次の記載がある。（下線は当合議体において付加。以下同様。）
　
ア　発明の属する技術分野
「【０００１】
【発明の属する技術分野】
本発明は，一般にソリッドステート画像センサ，特にアクティブピクセルセンサ（ＡＰＳ）と称される撮像デバイスに関し
　
イ　従来の技術
「【０００２】
【従来の技術】ＡＰＳは，普通，光検出手段，リセット手段，電荷転送手段，電荷／電圧変換手段，およびアンプ部分すべてが，各ピクセルに備えられているソリッドステート撮像デバイスである。従来技術のＡＰＳデバイスの作動は，撮像デバイスの各ラインまたは横列を選択し，縦行選択信号を用いて読み出す（メモリデバイスの選択と読み出しに類似）ものであった。
従来の技術のデバイスでは，所与の横列のピクセル内の各種のノード（結節点）への結合または接点は，個々のピクセル基準で行われる。これは，ピクセルが横列内の同一電気ノードにあっても，そうである（図１参照）。これらの接点部は各ピクセルに配置され，接点部は，金属層を重ね合わせる必要があるので，ピクセル域の多くの部分を占領してしまうのが通常であり，各ピクセルにこのような接点部が含まれていると，ピクセルの充填ファクターが減少する。接点の占める面積が，光検出器に用いることができる面積を占領してしまうからである
　・・・（中略）・・・
【０００４】典型的な従来技術ＡＰＳピクセル１０を図１に示す。このピクセルは，光検出器（ＰＤＥＴ）１１（フォトダイオードでもフォトゲートでもよい），トランスファーゲート（ＴＧ）１２，フローティング拡散（ＦＤ）１４，リセットゲート（ＲＧ）付リセットトランジスタ（１６），横列選択ゲート（ＲＳＧ）付横列選択トランジスタ４，および信号トランジスタ（ＳＩＧ）５を備えている。ピクセルを読み出し，アドレス指定するに必要な電子部品はすべて単一ピクセル領域内に含まれ，単一のピクセル領域内だけで相互に結合され，作動するようになっていることに留意のこと。ピクセル内の多様な電気ノード各々に接点を設ける領域のうち，横列に共通なものは，図１に示されるが，図２にも説明されている。これらは，トランスファーゲート接点（ＴＧＣ）１３，リセットゲート接点（ＲＧＣ）３７，および横列選択ゲート接点（ＲＳＧＣ）３である。他に，縦行に共通な接点範囲もある。これらも，図１と図２に示されている。これらは，電力供給接点（ＶＤＤＣ）９とピクセル出力ノード接点（ＯＵＴＣ）８である。各ピクセルには，接点の幾つかは横列または縦行に共通であるにしても，別々の離れた接点部が存在することに留意のこと。
明らかなことは，これら接点部が占める面積がピクセル面積の相当な部分であり，光検出器に利用できる面積を制限してしまっているので，ピクセルの充填ファクターや感度が低下してしまっていることである
　
ウ　発明が解決しようとする課題
「【０００５】
【発明が解決しようとする課題】以上の議論から明らかなことは，充填ファクターを増大させたＡＰＳセンサに対する技術の必要性が存在するということである。本発明では，他の問題を含めてこの問題に対処する。」
　
エ　課題を解決するための手段
「【０００６】
【課題を解決するための手段】本発明は，前記の問題に対処するものである。要約すれば，
本発明の態様の一つは，複数のピクセルを有する撮像センサであって，第一伝導度型の半導体物質と，基板内に形成された光検出器を有するピクセルを少なくとも二個隣接して備え，各ピクセルが，隣接するピクセルと共用する電気機能を少なくとも一つ有する撮像センサである
【０００７】
本発明が提供するピクセルレイアウトの革新によって，高充填ファクターを有するピクセルが製造される
これは，本発明では幾つかの方法で行われる。第一は，各ピクセルに別々の信号ライン接点部を備えさせる必要性をなくすことである
【０００８】
本発明は，これら接点部に必要なピクセル一個当たりの面積を減少させる手段を提供する。概念的には次のように説明することができる。各ピクセルの設計を行うに当たって，横列関連のノードの接点部をピクセルの左と右の端に沿ってかこれに近く配置し，縦行関連のノードの接点部をピクセルの上部と底部の端に沿ってかこれに近く配置し（図３参照），両隣のピクセルがこれらの接点部を共用できるようにし，各ピクセルに別々の接点部を備えさせる必要性をなくさせる。本発明の好ましい態様では，接点部は，従来技術デバイスでは各ピクセル毎に必要とされるのと比較して，ピクセル二個に一つしか必要としない。従って，本発明によって，ピクセル一個当たり必要とされる面積は減少し，従ってピクセルの充填ファクターが増大する
　
オ　発明の利点
「【００１３】
【発明の利点】本発明は次の利点を有する。すなわち，従来技術のＡＰＳデバイスの特徴および利点を維持しながら，一方では接点に要するピクセル面積を減少することができる。このことによって次の利点が生じる。すなわち，
同一のピクセルサイズに対しては充填ファクター，感度，および飽和信号が上昇し，同一の充填ファクターに対してはピクセルとデバイスのサイズが小さくなることである
　
カ　発明の実施の形態
「【００１４】
【発明の実施の形態】以下，本発明の実施の形態を説明するが，理解に便利にするために，共通な同じ部品を図に示すには，可能な限り，同じ参照番号を用いる。
【００１５】新規なピクセル構造の物理的態様の一つが図３に示される。他の具体的な物理的態様も実現することができる。この態様は説明のために選んだものである。
ピクセル３０は，光検出器３１を備え，光検出器３１は入射光からの電荷を蓄積し，トランスファーゲート３２の制御下に蓄積電荷をフローティング拡散３４へ転送する
【００１６】上記の説明に引用の回路エレメントに関連する接点部は多様である。トランスファーゲート３２にはトランスファーゲート接点３３があり，リセットゲート３６にはリセットゲート接点３７があり，横列選択ゲート３８には横列選択ゲート接点（ＲＳＧＣ）３９がある。
これらの接点部は，横列共通接点部であり，ピクセル３０の境界のほぼ左右側に沿って配置される。図３に示される好ましい態様では，リセットゲート接点３７とトランスファーゲート接点３３の半分がピクセルの左端に配置される。横列選択ゲート接点３９に対する接点部の半分は，ピクセルの右端に配置される。次に，縦行共通接点部ＶＤＤＣ４０とＯＵＴＣ４１は，ピクセルのほぼ底部端に沿って配置される。この構造を用いると，多様なエレメントを，機能の面でも，これらのエレメントを構成するのに用いられるピクセル面積の面でも，ピクセル間で共用することが可能となる
【００１７】
さて，ピクセルのアレイは，次のようにして構成する。第一に，元のピクセルをＸ軸にミラー反転して新しいピクセルを製造する。次に，新しいピクセルを元のピクセルと突き合わせ接続するに当たり，接点部の半分を互いに隣接する箇所に接合する。これは，図４と図５に示される。図４ではＶＤＤＣ４８がピクセル２個で共用される。ＯＵＴＣ４６はピクセルの端に沿って配置されるから，別のピクセルと共用することが可能となる。図５ではＶＤＤＣ４９がピクセルの底部端に沿って配置されるから，４個のピクセルと共用することが可能となる。これが可能なのは，ＶＤＤＣ４９ノードがピクセル，横列，縦行全てに共通であるからである。ＯＵＴＣ４７はピクセルの端に沿って配置されるから，別のピクセルと共用することが可能となる。次に，このピクセル２個のグループをＹ軸にミラー反転して別のピクセル二個のセットを製造する。次に，これらピクセル二個のセットを突き合わせ接続するに当たり，ＶＤＤＣとＯＵＴＣ接点部の半分を互いに隣接するようにする。これは，図６と図７に示され，それぞれ図４と図５とに対応する。次いで，この４個セットのピクセルをアレイに組んで，撮像センサに装着される所要の数のピクセルを製造する
　
・ここで，ア及びエの記載から，「本発明は，一般に
ソリッドステート
基板内に形成された光検出器を有するピクセル
　
・図３とともに段落【００１５】の，「トランスファーゲート３２の制御下に蓄積電荷をフローティング拡散３４へ転送」するとの記載を参照すると，「トランスファーゲート３２」によって，トランスファーゲート３２付トランジスタが構成されていることは明らかである。
　
・段落【０００４】及び【００１４】〜【００１６】の記載とともに図３を参照すると，図３に示されているピクセル３０においては，「光検出器３１は入射光からの電荷を蓄積し，トランスファーゲート３２の制御下に蓄積電荷をフローティング拡散３４へ転送」し，当該転送された電荷は，リセットゲート（ＲＧ）付リセットトランジスタ，信号トランジスタ（ＳＩＧ）５，および横列選択ゲート（ＲＳＧ）付横列選択トランジスタの制御の下に，ピクセル出力ノード接点（ＯＵＴＣ）へと転送されることは明らかである。
　
・段落【００１６】の「これらの接点部は，横列共通接点部であり，ピクセル３０の境界のほぼ左右側に沿って配置される」との記載とともに図３，４，６を参照すると，各ピクセル３０が，その境界内において形成されていることは明らかである。
　
・段落【００１４】〜【００１７】の記載とともに図３，４，６を参照すると，「元のピクセル３０をＸ軸にミラー反転して新しいピクセル」と「元のピクセルと突き合わせ接続を」する際には，リセットゲート接点３７とトランスファーゲート接点３３との各接点部の半分を互いに隣接する箇所に接合するようにしていることがわかる。また，撮像デバイスを具体的に製造するにあたっては，トランスファーゲート３２及びリセットゲート３６は，それぞれ，トランスファーゲート接点３３及びリセットゲート接点３７を挟んで隣接するピクセルとの境界をまたいで，当該隣接するピクセルのトランスファーゲート及びリセットゲートと一体に形成されることは明らかである。
　
・段落【０００２】の「接点部は各ピクセルに配置され，接点部は，金属層を重ね合わせる必要があるので，ピクセル域の多くの部分を占領してしまう」との記載とともに図６を参照すると，トランスファーゲート接点３３及びリセットゲート接点３７を挟んで隣接する各ピクセルにおいて，光検出器３１から，トランスファーゲート３２，リセットゲート（ＲＧ）付リセットトランジスタ，横列選択ゲート（ＲＳＧ）付横列選択トランジスタ，および信号トランジスタ（ＳＩＧ）５の制御の下に，ピクセル出力ノード接点（ＯＵＴＣ）へと電荷を転送する回路と，各ピクセルの前記隣接する部分の境界とは，前記トランスファーゲート接点３３及びリセットゲート接点３７の各半分を設けることができるように離間させられていることがわかる。
　
・段落【０００８】及び【００１６】〜【００１７】，並びに図４，６には，トランスファーゲート接点３３，リセットゲート接点３７及び横列選択ゲート接点３９は，当該各接点を挟んで隣接するピクセルと共用するものであることが記載されている。それゆえ，段落【００１７】に記載されているように，「この４個セットのピクセルをアレイに組んで」「所要の数のピクセル」を備える撮像デバイスを構成するに際しては，横列選択ゲート接点（ＲＳＧＣ）３９についても，隣接するピクセルと共用するように，図６に示された４個セットのピクセルを突き合わせて接続することは明らかである。
　
　以上から，引用例の図３，４及び６に注目すると，引用例には次の発明が記載されているものと認められる（以下「引用発明」という。）
　
「撮像デバイスであって，
　撮像デバイスを構成する各ピクセル３０は，基板に形成されるとともに光検出器３１を備え，光検出器３１は入射光からの電荷を蓄積し，トランスファーゲート３２付トランジスタ，リセットゲート（ＲＧ）付リセットトランジスタ，信号トランジスタ（ＳＩＧ）５，および横列選択ゲート（ＲＳＧ）付横列選択トランジスタの制御の下に，ピクセル出力ノード接点（ＯＵＴＣ）へと前記電荷を転送するものであり，
　各ピクセル３０は，その境界内において形成されており，
　トランスファーゲート３２にはトランスファーゲート接点３３，リセットゲート３６にはリセットゲート接点３７，及び横列選択ゲート３８には横列選択ゲート接点（ＲＳＧＣ）３９がそれぞれ接続され，これらの接点３３，３７，３９は，横列共通接点部であって，リセットゲート接点３７とトランスファーゲート接点３３の半分がピクセル３０の左端に配置され，横列選択ゲート接点３９に対する接点部の半分は，ピクセル３０の右端に配置され，
　縦行共通接点部であるＶＤＤＣ４０とピクセル出力ノード接点（ＯＵＴＣ）４１が，ピクセルのほぼ底部端に沿って配置され，
　前記各接点３３，３７，３９，４０，４１はピクセル間で共用されるものであり，
　ピクセルのアレイは，第一に，元のピクセル３０をＸ軸にミラー反転して新しいピクセルとして，リセットゲート接点３７とトランスファーゲート接点３３との各接点部の半分を互いに隣接する箇所に接合するように，元のピクセルと突き合わせ接続し，
　トランスファーゲート接点３３及びリセットゲート接点３７を挟んで隣接する各ピクセルにおいて，光検出器３１から，トランスファーゲート３２，リセットゲート（ＲＧ）付リセットトランジスタ，信号トランジスタ（ＳＩＧ）５，および横列選択ゲート（ＲＳＧ）付横列選択トランジスタの制御の下に，ピクセル出力ノード接点（ＯＵＴＣ）へと電荷を転送する回路と，各ピクセルの前記隣接する部分の境界とは，前記トランスファーゲート接点３３及びリセットゲート接点３７の各半分を設けることができるように離間させられており，
　トランスファーゲート３２及びリセットゲート３６は，トランスファーゲート接点３３及びリセットゲート接点３７を挟んで隣接するピクセルとの境界をまたいで，当該隣接するピクセルのトランスファーゲート及びリセットゲートとそれぞれ一体に形成されており，
　このピクセル２個のグループをＹ軸にミラー反転して別のピクセル二個のセットとして，ＶＤＤＣとピクセル出力ノード接点（ＯＵＴＣ）の各接点部の半分を互いに隣接するように，これらピクセル二個のセットを突き合わせ接続し，
　さらに，この４個セットのピクセルを，横列選択ゲート接点（ＲＳＧＣ）の半分を互いに隣接するように，突き合わせてアレイに組んで，所要の数のピクセルを構成したものである，
　撮像デバイス。」
　
（３）対比
　本願発明と引用発明とを対比する。
　
・引用発明に係る「撮像デバイス」は，「４個セットのピクセルを，横列選択ゲート接点（ＲＳＧＣ）の半分を互いに隣接するように，突き合わせてアレイに組ん」だものであるから，複数の「所要の数のピクセル」を備えるものであり，各ピクセル３０は，「基板に形成されるとともに光検出器３１を備え，光検出器３１は入射光からの電荷を蓄積し」，また，「各ピクセル３０は，その境界内において形成されて」いるものであるから，前記「基板」は，本願発明の「光信号に反応して第１の電荷および第２の電荷をそれぞれ生じるべく、第１および第２の領域を有する基板」に相当する。
　
・引用発明においては，「光検出器３１は入射光からの電荷を蓄積し，トランスファーゲート３２付トランジスタ，リセットゲート（ＲＧ）３６付リセットトランジスタ，信号トランジスタ（ＳＩＧ）５，および横列選択ゲート（ＲＳＧ）付横列選択トランジスタの制御の下に，ピクセル出力ノード接点（ＯＵＴＣ）へと前記電荷を転送するものであ」るところ，「トランスファーゲート３２及びリセットゲート３６は，トランスファーゲート接点３３及びリセットゲート接点３７を挟んで隣接するピクセルとの境界をまたいで，当該隣接するピクセルのトランスファーゲート及びリセットゲートとそれぞれ一体に形成されて」いるから，各ゲートが前記境界をまたいで延在していることは明らかである。また，トランジスタのゲートである「トランスファーゲート３２及びリセットゲート３６」が，基板上に導電材料により構成されて，各トランジスタの各ゲート下における導電性を変化させるものであることも明らかである。それゆえ，引用発明の「トランスファーゲート３２及びリセットゲート３６」であって「トランスファーゲート接点３３及びリセットゲート接点３７を挟んで隣接するピクセルとの境界をまたいで，当該隣接するピクセルのトランスファーゲート及びリセットゲートとそれぞれ一体に形成されて」いるものは，本願発明の「第１の領域から第２の領域へと延在して前記基板に配置され，該基板の導電性を変化させて前記第１の電荷および前記第２の電荷を前記画像化回路の出力部へ移動させる導電材料」に相当する。
　
・引用発明においては，「ピクセルのアレイは，第一に，元のピクセル３０をＸ軸にミラー反転して新しいピクセルとして，リセットゲート接点３７とトランスファーゲート接点３３との各接点部の半分を互いに隣接する箇所に接合するように，元のピクセルと突き合わせ接続」され，また，「トランスファーゲート３２及びリセットゲート３６は，トランスファーゲート接点３３及びリセットゲート接点３７を挟んで隣接するピクセルとの境界をまたいで，当該隣接するピクセルのトランスファーゲート及びリセットゲートとそれぞれ一体に形成されて」いるから，「元のピクセル３０」と，「元のピクセル３０をＸ軸にミラー反転して新しいピクセルとし」たものとは，当該Ｘ軸について対象に配置されるものである。それゆえ，各ピクセルに形成された，「光検出器３１から，トランスファーゲート３２，リセットゲート（ＲＧ）付リセットトランジスタ，信号トランジスタ（ＳＩＧ）５，および横列選択ゲート（ＲＳＧ）付横列選択トランジスタの制御の下に，ピクセル出力ノード接点（ＯＵＴＣ）へと電荷を転送する回路」についても，両ピクセルにおいて当該Ｘ軸について対象に配置されることは明らかである。また上述のとおり，両ピクセルにおける「トランスファーゲート及びリセットゲートとそれぞれ一体に形成されて」おり，両ゲートを構成する導電材料は共有されているものといえる。したがって，引用発明の「元のピクセル３０をＸ軸にミラー反転して新しいピクセルとして，リセットゲート接点３７とトランスファーゲート接点３３との各接点部の半分を互いに隣接する箇所に接合するように，元のピクセルと突き合わせ接続」されたものは，本願発明の「前記第１の領域に形成された第１の画素回路と；　前記第２の領域に形成された第２の画素回路とを備え，前記第１の画素回路および前記第２の画素回路は，前記基板上の特定の軸線について対称に配置されて，前記導電材料を共有し」たものに相当する。
　
・引用発明の「撮像デバイス」は，本願発明の「画像化回路」に相当する。
　
　したがって，引用発明と本願発明とは次の点で一致する。
「画像化回路であって，
　光信号に反応して第１の電荷および第２の電荷をそれぞれ生じるべく，第１および第２の領域を有する基板と；
　第１の領域から第２の領域へと延在して前記基板に配置され，該基板の導電性を変化させて前記第１の電荷および前記第２の電荷を前記画像化回路の出力部へ移動させる導電材料と；
　前記第１の領域に形成された第１の画素回路と；
　前記第２の領域に形成された第２の画素回路と
を備え，前記第１の画素回路および前記第２の画素回路は，前記基板上の特定の軸線について対称に配置されて，前記導電材料を共有する画像化回路。」
　
　一方，両者は以下の点で相違する。
　
《相違点》
　本願発明は，「前記第１の画素回路および前記第２の画素回路は，前記基板上の特定の軸線について対称に配置されて，前記導電材料を共有し，これにより，前記第２の画素回路と，前記第１の画素回路の反対側で前記第２の画素回路に隣接する画素回路との間の距離が，前記第１の画素回路と前記第２の画素回路との間の距離より小さい」構成を備えるが，引用発明は，「前記第１の画素回路および前記第２の画素回路は，前記基板上の特定の軸線について対称に配置されて，前記導電材料を共有する」ことに対応する構成を備えるものの，「これにより，前記第２の画素回路と，前記第１の画素回路の反対側で前記第２の画素回路に隣接する画素回路との間の距離が，前記第１の画素回路と前記第２の画素回路との間の距離より小さい」という構成までは特定されていない点。
　
（４）判断
　上記相違点について検討する。
　引用発明においては，「トランスファーゲート接点３３及びリセットゲート接点３７を挟んで隣接する各ピクセルにおいて，光検出器３１から，トランスファーゲート３２，リセットゲート（ＲＧ）付リセットトランジスタ，信号トランジスタ（ＳＩＧ）５，および横列選択ゲート（ＲＳＧ）付横列選択トランジスタの制御の下に，ピクセル出力ノード接点（ＯＵＴＣ）へと電荷を転送する回路と，各ピクセルの前記隣接する部分の境界とは，前記トランスファーゲート接点３３及びリセットゲート接点３７の各半分を設けることができるように離間させられて」いる。また，各ピクセルはいずれも突き合わせて接続しており，各ピクセルの境界は，間隔をあけることなく接していることは明らかであるから，「元のピクセル３０をＸ軸にミラー反転して新しいピクセルとして，リセットゲート接点３７とトランスファーゲート接点３３との各接点部の半分を互いに隣接する箇所に接合するように，元のピクセルと突き合わせ接続」した部分においては，双方のピクセルの各前記「電荷を転送する回路」間の距離は，前記「電荷を転送する回路と，各ピクセルの前記隣接する部分の境界と」が「離間」している距離の２倍に相当するものとなることがわかる。
　一方，引用発明において，「４個セットのピクセルを，横列選択ゲート接点（ＲＳＧＣ）の半分を互いに隣接するように，突き合わせてアレイに組」んだものにおいて，当該横列選択ゲート接点（ＲＳＧＣ）を挟んで隣接するピクセルは，前記「トランスファーゲート接点３３及びリセットゲート接点３７を挟んで隣接する」ピクセルとは反対側に位置するものであるが，当該横列選択ゲート接点（ＲＳＧＣ）を挟んで隣接するピクセルとの境界については，横列選択ゲート接点（ＲＳＧＣ）に対する接点部の半分がピクセル３０の右端に配置されるところ，当該接点部の半分を設けることで，「電荷を転送する回路」と当該隣接するピクセルとの境界が離間するものではない。それゆえ，当該境界を挟んだ双方のピクセルの「電荷を転送する回路」間の距離は，前述の「元のピクセル３０をＸ軸にミラー反転して新しいピクセルとして，リセットゲート接点３７とトランスファーゲート接点３３との各接点部の半分を互いに隣接する箇所に接合するように，元のピクセルと突き合わせ接続」した部分に比べて小さくなるといえる。このことは，引用例の図３，４，６において，横列選択ゲート接点（ＲＳＧＣ）に対する接点部の半分がピクセル３０の右端に配置される境界と「電荷を転送する回路」との間隔が，リセットゲート接点３７とトランスファーゲート接点３３の半分がピクセル３０の左端に配置される境界と「電荷を転送する回路」との間隔よりも小さく描かれていることからも明らかである。
　そうすると，引用発明は，相違点に係る「前記第１の画素回路および前記第２の画素回路は，前記基板上の特定の軸線について対称に配置されて，前記導電材料を共有し，これにより，前記第２の画素回路と，前記第１の画素回路の反対側で前記第２の画素回路に隣接する画素回路との間の距離が，前記第１の画素回路と前記第２の画素回路との間の距離より小さい」構成を備えるものといえるから，相違点は実質的なものではない。
　
　仮に，横列選択ゲート接点（ＲＳＧＣ）に対する接点部の半分がピクセル３０の右端に配置される境界と「電荷を転送する回路」との間隔が，リセットゲート接点３７とトランスファーゲート接点３３の半分がピクセル３０の左端に配置される境界と「電荷を転送する回路」との間隔よりも小さいことが明らかではないとしても，次に述べるとおり，当業者が適宜になし得たことである。
　すなわち，引用例においては，「従来の技術」として「明らかなことは，これら接点部が占める面積がピクセル面積の相当な部分であり，光検出器に利用できる面積を制限してしまっているので，ピクセルの充填ファクターや感度が低下してしまっていることである。」（段落【０００４】），及び「発明が解決しようとする課題」として「以上の議論から明らかなことは，充填ファクターを増大させたＡＰＳセンサに対する技術の必要性が存在するということである。本発明では，他の問題を含めてこの問題に対処する。」（段落【０００５】）と記載されている。それゆえ，引用発明において，光検出器に利用できる面積や「充填ファクター」を大きくするために，各ピクセル３０における光検出器３１の領域を広げて，その外縁を横列選択ゲート接点（ＲＳＧＣ）に対する接点部の半分がピクセル３０の右端に配置される境界に接近させ，それにより，横列選択ゲート接点（ＲＳＧＣ）に対する接点部の半分がピクセル３０の右端に配置される境界と「電荷を転送する回路」との間隔が，リセットゲート接点３７とトランスファーゲート接点３３の半分がピクセル３０の左端に配置される境界と「電荷を転送する回路」との間隔よりも小さいものとすることは，当業者が適宜になし得たことである。
　従って，相違点は，実質的な相違点とはいえず，仮にそうでないとしても，当業者が適宜になし得た範囲に含まれる程度のものである。
　
（５）まとめ
　以上検討したとおり，本願発明は，特許法第２９条第１項第３号に該当し，特許を受けることができず，仮にそうではないとしても，本願発明は，引用発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
３　むすび
　以上のとおりであるから，他の請求項について検討するまでもなく，本願は拒絶すべきものである。
　よって，結論のとおり審決する。