【事件の表示】
　特願２００７−５１５４４６「揮発性メモリの指示された（ｄｉｒｅｃｔｅｄ）バンクリフレッシュのためのシームレスセルフリフレッシュを提供する方法およびシステム」拒絶査定不服審判事件〔平成１７年１２月１５日国際公開、ＷＯ２００５／１１９６９２、平成２０年　１月１０日国内公表、特表２００８−５００６８０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、２００５年５月２６日（パリ条約に基づく優先権主張外国庁受理　２００４年５月２７日、米国）を国際出願日とする出願であって、平成２１年１２月１０日付けの拒絶理由通知書理由に対して平成２２年３月５日に意見書及び補正書が提出され、同年７月１２日付けの拒絶理由通知に対して同年１０月２０日に意見書及び補正書が提出されたが、平成２３年４月５日付けで拒絶査定がなされた。
　そして、同年８月１２日に拒絶査定に対する審判が請求されるとともに手続補正書が提出され、その後、同年１１月７日付けで審尋がなされ、平成２４年４月３日に回答書が提出された。
　
第２．平成２３年８月１２日に提出された手続補正書による補正について
１．補正の内容
　平成２３年８月１２日に提出された手続補正書による補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜２２を、補正後の特許請求の範囲の請求項１〜２２と補正するものであり、補正前後の請求項１は、各々次のとおりである。
　
（補正前）
　「【請求項１】
　複数のバンクを有し、かつオートリフレッシュモードおよびセルフリフレッシュモードを含む複数の動作モードのうちの１つを実行するように構成されている揮発性メモリと、
　前記揮発性メモリに、前記複数の動作モードのうちの１つを実行することを命令するように構成されているメモリコントローラと、
　を備えるメモリシステムであって、
　前記メモリコントローラが前記揮発性メモリに前記セルフリフレッシュモードを実行するように命令すると、前記メモリコントローラはさらにエントリバンクアドレスを前記揮発性メモリに提供するように構成されており、前記エントリバンクアドレスは前記セルフリフレッシュモード時にリフレッシュされる最初のバンクに対応しており、
　前記揮発性メモリが前記セルフリフレッシュモードを終了すると、前記揮発性メモリはさらに終了バンクアドレスを前記メモリコントローラで使用可能にするように構成されており、前記終了バンクアドレスは、前記揮発性メモリが前記セルフリフレッシュモードを終了する前にリフレッシュされた最後のバンクに対応し、
　前記メモリコントローラはさらに、前記メモリコントローラが前記終了バンクアドレスを受信した後に、前記揮発性メモリが前記セルフリフレッシュモードを終了する前にリフレッシュされた最後のバンクに続くバンクをリフレッシュするオートリフレッシュコマンドを前記揮発性メモリに発行するように構成されている、メモリシステム。」
　
（補正後）
　「【請求項１】
　複数のバンクを有し、かつオートリフレッシュモードおよびセルフリフレッシュモードを含む複数の動作モードのうちの１つを実行するように構成されている揮発性メモリと、
　前記揮発性メモリに、前記複数の動作モードのうちの１つを実行することを命令するように構成されているメモリコントローラと、
　を備えるメモリシステムであって、
　前記メモリコントローラが、前記揮発性メモリに前記セルフリフレッシュモードを実行するように命令すると、前記メモリコントローラはさらにエントリバンクアドレスを前記揮発性メモリに提供するように構成されており、前記エントリバンクアドレスは前記セルフリフレッシュモード時にリフレッシュされる最初のバンクに対応しており、
　前記揮発性メモリが、前記セルフリフレッシュモードを終了すると、前記揮発性メモリはさらに終了バンクアドレスを前記メモリコントローラで使用可能にするように構成されており、前記終了バンクアドレスは、前記揮発性メモリが前記セルフリフレッシュモードを終了する前にリフレッシュされた最後のバンクに対応し、
　前記メモリコントローラは、さらに、前記メモリコントローラが前記終了バンクアドレスを受信した後に、前記揮発性メモリが前記セルフリフレッシュモードを終了する前にリフレッシュされた最後のバンクに続くバンクをリフレッシュするオートリフレッシュコマンドを前記揮発性メモリに発行するように構成されている、メモリシステム。」
　
２．補正事項の整理
　本件補正による補正事項を整理すると、次のとおりである。
（１）補正事項１
　補正前の請求項１の「前記メモリコントローラが前記揮発性メモリに前記セルフリフレッシュモードを実行するように命令すると」を、「前記メモリコントローラが、前記揮発性メモリに前記セルフリフレッシュモードを実行するように命令すると」と補正して、補正後の請求項１とすること。
　
（２）補正事項２
　補正前の請求項１の「前記揮発性メモリが前記セルフリフレッシュモードを終了すると」を、「前記揮発性メモリが、前記セルフリフレッシュモードを終了すると」と補正して、補正後の請求項１とすること。
　
（３）補正事項３
　補正前の請求項１の「前記メモリコントローラはさらに」を、「前記メモリコントローラは、さらに、」と補正して、補正後の請求項１とすること。
　
３．新規事項の追加の有無及び補正の目的の適否についての検討
（１）補正事項１〜３について
　補正事項１〜３は、補正前の各請求項に読点を追加する補正であるから、これらの補正は、いずれも特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第３号に掲げる誤記の訂正を目的とするものに該当する。
　
　また、補正事項１〜３は、本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載された事項の範囲内においてなされたものであることは明らかであるから、これらの補正は、いずれも特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たしている。
　
（２）新規事項の追加の有無及び補正の目的の適否について検討のまとめ
　以上のとおりであるから、補正事項１〜３はいずれも特許法第１７条の２第３項及び第４項に規定する要件を満たしているから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　
４．補正についてのむすび
　以上検討したとおり、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものであるから、適法になされたものである。
　
第３．本願発明
　上記第２．において検討したとおり、本件補正は適法になされたものであるから、本願の請求項１〜２２に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜２２に記載されている事項により特定されるとおりのものであり、そのうちの請求項１９に係る発明は、請求項１９に記載されている事項により特定される次のとおりのものである（以下「本願発明」という。）。
　
　「【請求項１９】
　複数のバンクを有する揮発性メモリのメモリリフレッシュを制御する方法であって、
　エントリバンクアドレスを前記揮発性メモリに送ることと、
　前記揮発性メモリに、セルフリフレッシュモードを実行して、前記エントリバンクアドレスに基づいて１つ以上のセルフリフレッシュ動作を実行するように命令することであって、前記エントリバンクアドレスは、前記１つ以上のセルフリフレッシュ動作が開始するターゲットバンクに対応していることと、
　前記揮発性メモリに、前記揮発性メモリが前記セルフリフレッシュモードを終了する際に終了バンクアドレスを使用可能にするように命令することであって、前記終了バンクアドレスは、前記揮発性メモリが前記セルフリフレッシュモードを終了する前にリフレッシュされた最後のバンクに対応していることと、
　オートリフレッシュモードを実行して、前記終了バンクアドレスによって識別された前記バンクに続くバンクにオートリフレッシュ動作を実行することを前記揮発性メモリに命令することとを備える方法。」
　
第４．引用刊行物に記載された発明
１．原査定の根拠となった拒絶の理由において引用された、本願の優先権主張の日前に外国において頒布された刊行物である米国特許第６３１０８１４号明細書（以下「引用例」という。）には、「RAMBUS DRAM (RDRAM) APPARATUS AND METHOD FOR PERFORMING REFRESH OPERATIONS（発明の名称の当審訳：リフレッシュ操作を行なうためのＲＡＭＢＵＳ ＤＲＡＭ（ＲＤＲＡＭ）装置および方法」に関して、ＦＩＧ．１、ＦＩＧ．２とともに次の記載がある。（ここにおいて、下線は当合議体が付加したものである。以下同様。）
　
ａ．「DETAILED DESCRIPTION
　FIG. 1 depicts a memory subsystem 10 in which embodiments of the present invention may be used. The memory subsystem 10 includes three primary components: a memory controller 12, a Rambus Channel 16 and one or more Rambus DRAMs 18, 20 (RDRAMs).（途中省略）For example, the memory subsystem 10 may be used as a main memory or graphics memory in a computer system. The memory subsystem 10 may also be used as a memory in consumer electronics devices such as personal digital assistants or digital cameras, or in any other application where high performance data storage is required.（第４欄第１０行〜２６行）（当審訳：発明の詳細な説明
　
図１は、本発明の実施態様が用いられることの可能なメモリ・サブシステム１０を示します。メモリ・サブシステム１０は、メモリ・コントローラ１２、Ｒａｍｂｕｓチャネル１６、および１つ以上のＲａｍｂｕｓＤＲＡＭ１８、２０(ＲＤＲＡＭ)の３つの主要な要素を含みます。
　
ｂ．「The memory controller 12 manages the operation of the RDRAM devices 18, 20 on the Rambus Channel 16 by transmitting various packetized commands on a command portion of the Rambus Channel 16.」（第４欄第２７行〜３０行）（当審訳：
メモリ・コントローラ１２は、Ｒａｍｂｕｓチャネル１６のコマンド部分を介して、様々なパケット化されたコマンドを送信することにより、Ｒａｍｂｕｓチャネル１６に接続されたＲＤＲＡＭ装置１８，２０の操作を管理します。）
　
ｃ．「The packetized commands also include commands for performing overhead operations such as refresh operations and signal calibration operations. 」（第４欄第３４行〜３６行）（当審訳：パケット化されたコマンドには、リフレッシュ操作や、信号キャリブレーション操作などの付帯的な操作を実施するためのコマンドも含まれます。）
　
ｄ．「Each RDRAM 18, 20 shown in FIG. 1 includes a plurality of storage banks 33, a command interface 25, Rambus Signaling Logic 31 (RSL), control logic 27 and an internal row refresh register 29 REFR and an internal bank refresh register 30 (REFB).（以下省略）
　According to one embodiment, the command interface 25 within an RDRAM 18, 20 is used to receive and decode command packets from the memory controller 12 and to issue the appropriate signals to the control logic 27 in response. The control logic manages read and write access to the storage banks as well as overhead operations such as refresh and signal calibration operations.」（第５欄第２５行〜３８行）（当審訳：第１図に示される
ＲＤＲＡＭ１８，２０はいずれも、複数の記憶バンク３３、
制御論理２７と、内部行（ｒｏｗ）・リフレッシュ・レジスタ２９ＲＥＦＲ及び内部バンク・リフレッシュ・レジスタ３０（ＲＥＦＢ）を含みます。
　１つの実施態様によれば、ＲＤＲＡＭ１８，２０内のコマンド・インターフェース２５は、メモリ・コントローラ１２からのコマンド・パケットを受け取って解読するため、そして、それに応答して制御論理２７へ適切な信号を発行するために使用されます。制御論理２７は、記憶バンクの読み出し・書き込みのためのアクセスを管理するほかに、リフレッシュ操作や信号キャリブレーション操作などの付帯的な操作の管理も行います。）
　
ｅ．「The row refresh register 29 REFR, which may alternately be considered part of the control logic 27, is used to address a row within the RDRAM 18, 20 that is to be refreshed during a refresh operation. According to one embodiment, refresh operations are initiated in response to either an internal state (e.g., automatic refresh during a power saving mode) or refresh commands received from the memory controller 12. As discussed above, it is necessary to refresh each row in an RDRAM 18, 20 once per refresh interval (tREF).According to one embodiment, the refresh register 29 REFR is used to supply the address of an RDRAM row to be refreshed regardless of whether the stimulus for the refresh operation is an internal state (e.g., auto-refresh) or a command from the memory controller 12. With this design, the proper sequencing of refresh operations through the rows of the RDRAM 18, 20 is maintained despite the transition of the RDRAM 18, 20 into and out of a power saving mode in which auto-refresh is performed.」（第５欄第４１行〜５８行）（当審訳：制御論理２７の一部と考えることもできる、行（ｒｏｗ）・リフレッシュ・レジスタ２９ＲＥＦＲは、リフレッシュ操作中にリフレッシュされることになっているＲＤＲＡＭ１８，２０内の行（ｒｏｗ）にアドレスするために使用されます。
１つの実施態様によると、リフレッシュ操作は内部状態（例えば、省電力モード中のオートリフレッシュ）か、または、メモリ・コントローラ１２から受信したリフレッシュ・コマンドのいずれかに応答して開始されます。
１つの実施態様によれば、リフレッシュ操作が内部状態（例えば、オートリフレッシュ）によって開始されるか、メモリ・コントローラ１２からのコマンドにより開始されるかにかかわらず、リフレッシュ・レジスタ２９ＲＥＦＲは、リフレッシュされるＲＤＲＡＭの行（ｒｏｗ）アドレスを供給するために使用されます。
　
ｆ．「FIG. 2 is a timing diagram that illustrates transmission of primitive row commands on a channel to effectuate a pipelined refresh command sequence. In one implementation, a refresh command sequence is composed of three primitive row commands each of which include a bank address to indicate the bank to be operated on.」（第６欄第３０行〜３５行）（当審訳：図２は、パイプライン処理されるリフレッシュ・コマンド・シーケンスを完了するために、チャネル上への基本の行（ｒｏｗ）コマンドの送信を説明するタイムチャートです。１つの実施において、１つのリフレッシュ・コマンド・シーケンスは、各々が操作対象となるバンクを示すためのバンクアドレスを含む３つの基本の行（ｒｏｗ）コマンドから構成されています。）
　
ｇ．「Starting at clock cycle zero in FIG. 2, a memory controller initially issues a PRER command 41 to precharge a bank within an RDRAM.（途中省略）Time tRP after issuing the PRER command 41, the memory controller issues a REFA command 43 to activate a row within the RDRAM. As mentioned above, in one embodiment, the address of the bank to be refreshed is supplied in the REFA command 43 and the address of the row within the addressed bank is obtained from a row refresh register REFR in the RDRAM.」（第６欄第４５行〜５５行）（当審訳：図２中のクロックサイクルゼロからスタートして、ＲＤＲＡＭの中のバンクをプリチャージするために、メモリ・コントローラは、最初にＰＲＥＲコマンド４１を発行します。（途中省略）ＰＲＥＲコマンド４１を発行したｔＲＰ時間後に、
メモリ・コントローラはＲＥＦＡコマンド４３を発行し
上述のように、１つの実施態様において、リフレッシュされるバンクのアドレスはＲＥＦＡコマンド４３に含まれて供給され、
　
ｈ．「As discussed above, by using the same internal row refresh register REFR to specify the address of the row to be refreshed whether in normal operating mode or in a reduced power mode, progression through the sequence of rows is maintained in proper order even through transitions into and out of a reduce power mode. As mentioned above, in at least one embodiment, the memory controller provides the address of the bank to be refreshed in the primitive row commands that make up a refresh command sequence. 」（第８欄第４１〜５０行）（当審訳：これまでに議論したように、
通常操作モード
省電力モード
メモリ・コントローラは、リフレッシュ・コマンド・シーケンスを構築する基本的な行（ｒｏｗ）コマンドにおいて、リフレッシュされるバンクのアドレスを提供します。
　
ｉ．「When a reduced power mode is entered, logic within the RDRAM device is used to increment the bank register REFB (e.g., element 30 of FIG. 1) that points to the bank to be refreshed after each internally initiated refresh operation. Because the memory controller may not be aware which bank was the last to be refreshed in a sequence, it may be necessary for the memory controller to repeat the refreshing of one or more banks by a burst of up to B bank refreshes, where B is the number of banks, when the RDRAM is transitioned from a power saving mode to a refresh mode. In an alternative embodiment of the present invention, the last bank to be refreshed may be read by the memory controller to determine the next bank to be refreshed.」（第８欄第５０〜６３行）（当審訳：
省電力モードに移行すると
１つのシーケンスでどのバンクが最後にリフレッシュされたのかメモリ・コントローラが把握していないかもしれないので、ＲＤＲＡＭが省電力モードからリフレッシュ・モードに移行する際
本発明の他の実施態様では、リフレッシュされる最後のバンクは、リフレッシュすべき次のバンクを決定するためにメモリ・コントローラによって読み込まれるようにすることもできます。
　
２．ここにおいて、引用例は「RAMBUS DRAM (RDRAM) APPARATUS AND METHOD FOR PERFORMING REFRESH OPERATIONS（当審訳：リフレッシュ操作を行なうためのＲＡＭＢＵＳ　ＤＲＡＭ（ＲＤＲＡＭ）装置および方法）」を発明の名称としていることから、引用例には、「リフレッシュ操作を行なうための方法」の発明が記載されているものと認められる。
　
３．また、摘記事項ｄ．の「ＲＤＲＡＭ１８，２０は・・・制御論理２７と、内部行（ｒｏｗ）・リフレッシュ・レジスタ２９ＲＥＦＲ及び内部バンク・リフレッシュ・レジスタ３０（ＲＥＦＢ）を含みます。」という記載、摘記事項ｇ．の「メモリ・コントローラはＲＥＦＡコマンド４３を発行し」、「上述のように、１つの実施態様において、リフレッシュされるバンクのアドレスはＲＥＦＡコマンド４３に含まれて供給されて」という記載、及び摘記事項ｈの「メモリ・コントローラは、リフレッシュ・コマンド・シーケンスを構築する基本的な行（ｒｏｗ）コマンドにおいて、リフレッシュされるバンクのアドレスを提供します。」という記載を総合すると、引用例の「ＲＤＲＡＭ装置１８、２０内の内部バンク・リフレッシュ・レジスタ３０（ＲＥＦＢ）」には、「メモリ・コントローラ１２」から「ＲＥＦＡコマンド４３」に含まれる形で「リフレッシュするバンクのアドレス」が送られていることは明らかである。
　
４．また、摘記事項ｅ．の「１つの実施態様によると、リフレッシュ操作は内部状態（例えば、省電力モード中の自動的なリフレッシュ）か、または、メモリ・コントローラ１２から受信するリフレッシュ・コマンドのどちらかに応答して開始されます。」及び「１つの実施態様によれば、リフレッシュ操作が内部状態（例えば、オートリフレッシュ）によって開始されるか、メモリ・コントローラ１２からのコマンドにより開始されるかにかかわらず、リフレッシュ・レジスタ２９ＲＥＦＲは、リフレッシュされるＲＤＲＡＭの行（ｒｏｗ）アドレスを供給するために使用されます。」という記載から、引用例の「リフレッシュ操作」には「内部状態（例えば、省電力モード中の自動的なリフレッシュ）」に応答して開始される場合と、「メモリ・コントローラ１２から受信するリフレッシュ・コマンド」に応答して開始される場合の２つの場合があることが明らかである。
　
５．また、摘記事項ｈ．によれば、リフレッシュには、「通常操作モード」と「省電力モード」の２つのモードがあることが示されている。なお、上記「通常操作モード」とは、上記４．で記載した「メモリ・コントローラ１２から受信するリフレッシュ・コマンド」に応答して開始されるリフレッシュ操作のことであり、上記「省電力モード」とは、上記４．で記載した「内部状態（例えば、省電力モード中の自動的なリフレッシュ）」に応答して開始されるリフレッシュ操作のことを表すものと認められる。
　
６．また、摘記事項ｉ．には、省電力モードにおいては、ＲＤＲＡＭ装置内部の論理回路によって、リフレッシュされるバンクを指し示すバンク・レジスタＲＥＦＢの値が自動的にインクリメントされているので、メモリ・コントローラはどのバンクが最後にリフレッシュされたか把握していないことが記載されており、また、他の実施態様として、リフレッシュすべき次のバンクを決定するために、リフレッシュされた最後のバンクのアドレスをメモリ・コントローラが読み込むようにすることができることが記載されている。
　ここで、省電力モードにおける上記「メモリ・コントローラはどのバンクが最後にリフレッシュされたか把握していない」ことと、上記他の実施態様における「リフレッシュすべき次のバンクを決定するために、リフレッシュされた最後のバンクのアドレスをメモリ・コントローラが読み込む」こととの関係は明記されていない。
　しかしながら、１）揮発性メモリであるＤＲＡＭは、記憶内容を保持するために定期的にリフレッシュ操作をする必要があることは技術常識であるから、２つのモードからなるリフレッシュ操作を行うにあたり、「省電力モード」に続いて「通常操作モード」が実行されること、２）メモリ・コントローラは、「通常操作モード」において、リフレッシュすべき次のバンクのアドレスを指定するためのコマンド（ＲＥＦＡコマンド４３）を送信するために、リフレッシュすべきバンクのアドレスを把握する必要があることも合わせて勘案すると、上記他の実施態様として記載された「リフレッシュすべき次のバンクを決定するために、リフレッシュされた最後のバンクのアドレスをメモリ・コントローラが読み込む」とは、省電力モードから通常操作モードに移行する際に、通常操作モードを開始するコマンドを生成するために把握する必要がある、省電力モードで最後にリフレッシュされたバンクのアドレスをメモリ・コントローラが読み込む、ということを意味することは、当業者には自明な事項である。
　
　なお、上記１）の点に関して、揮発性メモリであるＤＲＡＭは記憶保持のためにリフレッシュが必要であり、リフレッシュは、オートリフレッシュモードと、セルフリフレッシュモードの２つのモードで実施されることは、本願の優先権主張の日前に日本国内において頒布された刊行物である下記周知例１に記載されているように、周知の技術事項である。
　
周知例１：特開２００１−１１８３８３号公報
「【０００２】
【従来の技術】
ダイナミックＲＡＭ（ＤＲＡＭ）は、
記憶を保持するためには定期的なリフレッシュが必要になる。
【０００３】一般に、
リフレッシュには、通常モードにおいて外部からのコマンドに応答して実施されるオートリフレッシュと、パワーダウンモード時にメモリデバイスが自動的に実施するセルフリフレッシュとがある
　
７．したがって、上記１．〜６．を総合すると、引用例には、次の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「パケット化されたコマンドを、メモリ・コントローラ１２からＲａｍｂｕｓチャネル１６を介して複数のバンク３３を有するＲＤＲＡＭ装置１８，２０に送信し、前記複数のバンク３３を有するＲＤＲＡＭ装置１８，２０の操作を管理してリフレッシュ操作を行なうための方法であって、
　リフレッシュするバンクのアドレスを、メモリ・コントローラ１２から前記ＲＤＲＡＭ装置１８，２０内の内部バンク・リフレッシュ・レジスタ３０（ＲＥＦＢ）に送ることと、
　前記ＲＤＲＡＭ装置１８，２０に、省電力モードのリフレッシュを実行して、内部バンク・リフレッシュ・レジスタ３０（ＲＥＦＢ）が指し示すバンクのアドレスに基づいて１つ以上のリフレッシュ操作を実行することと、
　前記ＲＤＲＡＭ装置１８，２０が前記省電力モードのリフレッシュを終了する際に、最後にリフレッシュされたバンクのアドレスを、メモリ・コントローラが読み込むようにすることと、
　通常操作モードのリフレッシュを実行して、前記リフレッシュされた最後のバンクの次のバンクにリフレッシュ操作を実行することを備える方法」
　
第５．本願発明と引用発明との対比
１．引用発明の「ＲＤＲＡＭ装置１８，２０」が揮発性メモリであることは明らかだから、引用発明の「パケット化されたコマンドを、メモリ・コントローラ１２からＲａｍｂｕｓチャネル１６を介して複数のバンク３３を有するＲＤＲＡＭ装置１８，２０に送信し、前記複数のバンク３３を有するＲＤＲＡＭ装置１８，２０の操作を管理してリフレッシュ操作を行なうための方法」は、本願発明の「複数のバンクを有する揮発性メモリのメモリリフレッシュを制御する方法」に相当している。
　
２．引用発明の「省電力モード」は、上記第４．６．で検討したように、ＲＤＲＡＭ装置内の論理回路によってバンク・レジスタＲＥＦＢの値を自動的にインクリメントさせるモードであって、省電力モードの実行中はリフレッシュを制御するためにメモリ・コントローラからのコマンドを送信する必要がないので、省電力にリフレッシュできるモードのことである。
　一方、本願明細書の段落【０００８】には、「使用しない期間中、メモリコントローラはメモリをセルフリフレッシュモードにすることがある。セルフリフレッシュモードでは、メモリはこれ自身の内部クロックおよびリフレッシュアドレスカウンタを使用して、メモリの（複数の）行をリフレッシュするためのリフレッシュを生成する。この方法は、セルフリフレッシュモードが使用可能なために、アイドル状態時の節電には効果的である。セルフリフレッシュ状態は少量の電力を使用し、メモリをリフレッシュすることによってメモリの内容を維持する。」と、段落【００４０】には、「セルフリフレッシュモードでは、エントリバンクアドレスラッチ２１０が周期的にインクリメントされ」と記載されている。
　したがって、引用発明の「省電力モード」が本願発明の「セルフリフレッシュモード」に相当していることは明らかである。
　
３．揮発性メモリであるＲＤＲＡＭ装置においては、記憶を保持するために、省電力モードと通常操作モードのいずれかのリフレッシュ操作を常に行う必要があるから、引用発明において「省電力モードを終了する」ことは、通常操作モードへ移行すること又は通常操作モードを開始することを意味するものであり、通常操作モードの開始については、上記摘記したｅ．に「
１つの実施態様によると、リフレッシュ操作は
メモリ・コントローラ１２から受信したリフレッシュ・コマンド
に応答して開始されます。
　そして、上記「通常操作モードを開始」する命令と共に、引用発明の「省電力モードのリフレッシュを終了する際に、最後にリフレッシュされたバンクのアドレスを、メモリ・コントローラが読み込む」ための命令をメモリ・コントローラが出しているものと認められる。また、上記「省電力モードのリフレッシュを終了する際に、最後にリフレッシュされたバンクのアドレス」は本願発明の「終了バンクアドレス」に相当している。
　以上の検討に基づくと、引用発明の「前記ＲＤＲＡＭ装置１８，２０が前記省電力モードのリフレッシュを終了する際に、最後にリフレッシュされたバンクのアドレスを、メモリ・コントローラが読み込むようにすること」は、本願発明の「前記揮発性メモリに、前記揮発性メモリが前記セルフリフレッシュモードを終了する際に終了バンクアドレスを使用可能にするように命令することであって、前記終了バンクアドレスは、前記揮発性メモリが前記セルフリフレッシュモードを終了する前にリフレッシュされた最後のバンクに対応していること」に相当している。
　
４．引用発明の「通常操作モード」は、上記第４．の３．及び５．で検討したように、メモリ・コントローラが、リフレッシュすべき次のバンクのアドレスを指定するためのコマンド（ＲＥＦＡコマンド４３）を送信することによりリフレッシュを実施するモード、すなわち、メモリ・コントローラが直接ＲＤＲＡＭ装置に命令することによりリフレッシュを実施するモードのことであるから、本願発明の「オートリフレッシュモード」に相当している。また、上記３．でも指摘したように、引用発明の「省電力モードのリフレッシュを終了する際に、最後にリフレッシュされたバンクのアドレス」は本願発明の「終了バンクアドレス」に相当している。
　以上の検討に基づくと、引用発明の「通常操作モードを実行して、前記リフレッシュされた最後のバンクの次のバンクにリフレッシュ動作を実行すること」は、本願発明の「オートリフレッシュモードを実行して、前記終了バンクアドレスによって識別された前記バンクに続くバンクにオートリフレッシュ動作を実行することを前記揮発性メモリに命令すること」に相当している。
　
５．以上を総合すると、本願発明と引用発明の一致点と相違点は、次のとおりとなる。
　
《一致点》
　「複数のバンクを有する揮発性メモリのメモリリフレッシュを制御する方法であって、
　バンクアドレスを前記揮発性メモリに送ることと、
　前記揮発性メモリに、セルフリフレッシュモードを実行して、１つ以上のセルフリフレッシュ動作を実行するように命令することことと、
　前記揮発性メモリに、前記揮発性メモリが前記セルフリフレッシュモードを終了する際に終了バンクアドレスを使用可能にするように命令することであって、前記終了バンクアドレスは、前記揮発性メモリが前記セルフリフレッシュモードを終了する前にリフレッシュされた最後のバンクに対応していることと、
　オートリフレッシュモードを実行して、前記終了バンクアドレスによって識別された前記バンクに続くバンクにオートリフレッシュ動作を実行することを前記揮発性メモリに命令することとを備える方法。」
　
《相違点１》
　揮発性メモリに送るバンクアドレスについて、本願発明では「エントリバンクアドレス」を送っており、当該「エントリバンクアドレス」は「前記１つ以上のセルフリフレッシュ動作が開始するターゲットバンクに対応している」ものであるのに対して、引用発明では、リフレッシュするバンクのアドレスを、本願発明の「揮発性メモリ」に相当する「ＲＤＲＡＭ装置」に送っているものの、本願発明の「セルフリフレッシュモード」に相当する「省電力モード」のリフレッシュが開始されるバンクのアドレスを送っているか不明である点。
　
《相違点２》
　揮発性メモリに、セルフリフレッシュモードを実行するにあたり、本願発明は、「前記エントリバンクアドレスに基づいて１つ以上のセルフリフレッシュ動作を実行するように命令」しているのに対して、引用発明は、本願発明のセルフリフレッシュモードに対応する省電力モードのリフレッシュがどのように開始されるか不明である点。
　
６．相違点１、２についての当審の判断
　相違点１、２はいずれも、引用発明において省電力モードのリフレッシュがどのように開始されるかに関するものであるので、まとめて検討する。
　引用例では、「省電力モード」の開始について、「１つの実施態様によると、
リフレッシュ操作は内部状態（例えば、省電力モード中のオートリフレッシュ）
に応答して開始されます。
　しかしながら、ＲＤＲＡＭ装置１８、２０のリフレッシュ操作等の管理は、上記摘記したｂ．及びｃ．に記載されているように、メモリ・コントローラ１２からコマンドを送信することによって実施しているのであるから、「省電力モード」の開始についてもメモリ・コントローラ１２からＲＤＲＡＭ装置１８、２０へコマンドを送信することによって、すなわちメモリ・コントローラ１２からの命令によって実行されるものと認められる。
　また、省電力モードのリフレッシュを実施するにあたり、リフレッシュを開始するアドレスをＤＲＡＭ外部のコントローラから指定することは、本願の優先権主張の日前に日本国内において頒布された刊行物である下記周知例２〜４に記載されているように、周知の技術であるから、引用発明における「省電力モード」の開始時においても、メモリ・コントローラ１２が、リフレッシュを開始すべきバンクのアドレスを、「ＲＤＲＡＭ装置１８、２０内の内部バンク・リフレッシュ・レジスタ（ＲＥＦＢ）３０に送る」ようにすることは、当業者が適宜なし得たことである。
　そして、省電力モードがいったん開始された後では、上記第４．６．で検討したように、ＲＤＲＡＭ装置内の論理回路によってバンク・レジスタ（ＲＥＦＢ）３０が自動的にインクリメントされるのであるから、メモリ・コントローラ１２から送られた「リフレッシュを開始すべきバンクのアドレス」すなわち本願発明の「エントリバンクアドレス」に基づいて、その後のリフレッシュが１つ以上続けて行われるものと認められる。
　
周知例２：特開２００１−３３８４８９号公報
　上記周知例２には、図２とともに次の記載がある。
「【０００１】
【発明の属する技術分野】この発明は、半導体装置に関し、より特定的には、リフレッシュ動作が必要なダイナミック型の半導体記憶装置を内蔵する半導体装置における待機時の消費電流削減に関する。」
　
「【００２８】本発明の目的は、
待機時においてＤＲＡＭ部に蓄積した情報を保持したまま消費電源電流を小さく抑えることができるパワーダウンモードを備えた半導体記憶装置
　
「【００６４】図２は、図１に示したリフレッシュ制御部１３２の構成を示すブロック図である。
【００６５】図２を参照して、リフレッシュ制御部１３２は、図１のモードデコーダ１２０からセルフリフレッシュ信号ＳＲを受けてセルフリフレッシュモードに移行する時にリフレッシュのスタンバイ期間を計測するタイマ３０２と、タイマ３０２の出力に応じてトリガパルスＴＲＩＧを出力するトリガパルス発生回路３０４と、トリガパルスＴＲＩＧに応じてリフレッシュにおけるワード線活性のサイクルを決定するサイクル信号ＣＹＣＬＥを出力するサイクリックタイマ３０６と、サイクル信号ＣＹＣＬＥに応じてロウ系の動作基準クロック信号ＲＡＳＣＫを出力するＲＡＳクロック発生回路３０８と、クロック信号ＲＡＳＣＫを基準として所定のタイミングで信号ＥＱ、ＭＷＬ、ＳＯ、ＰＣを出力する制御用遅延回路３１０とを含む。制御用遅延回路３１０は、内部イネーブル信号ＩＥＮが活性化されているときに信号ＥＱ，ＭＷＬ，ＳＯおよびＰＣを出力する。」
　
「【００６７】
リフレッシュ制御部１３２は、
ロジック部よりスタートアドレスＳＡＤＲ、エンドアドレスＥＡＤＲを受けてクロック信号ＲＡＳＣＫに応じてアドレスをインクリメントするアドレスカウンタ３１２を含む。
　
「【００９２】リフレッシュする領域を指定するスタートアドレスとエンドアドレスとはロジック回路から与えられるが、リフレッシュ時には列アドレスは特に指定する必要がないので、ロジック回路は行アドレス信号ＲＡＤＤ０〜ＲＡＤＤｎとしてリフレッシュスタートアドレスを与え、列アドレス信号ＣＡＤＤ０〜ＣＡＤＤｎとしてリフレッシュエンドアドレスを与える。そして、
スタートアドレスとエンドアドレスの間はリフレッシュを行ない、それ以外のアドレスの部分に関してはリフレッシュ動作を行なわずスキップさせる。
【００９３】
このリフレッシュスタートアドレスＳＡＤＲおよびリフレッシュエンドアドレスＥＡＤＲは、ロジック部がＤＲＡＭ部を使用するにあたり、パワーダウンモードに移行するときに情報を保持する必要のあるメモリ領域を認識しこれに応じてパワーダウンモードに先がけてロジック部がＤＲＡＭ部に対して出力するものである。
　
周知例３：特開２０００−２９８９８２号公報
　上記周知例３には、図２とともに次の記載がある。
「【０００１】
【発明の属する技術分野】本発明は半導体記憶装置に関し、特に、メモリセルの記憶保持のために定期的なリフレッシュ動作を必要とするダイナミック型の半導体記憶装置に関する。近年、ＤＲＡＭ (Dynamic Random Access Memory) 等のダイナミック型半導体記憶装置は、半導体製造技術の進歩に伴って高集積化並びに大容量化されて来ている。このような半導体記憶装置において、アクティブ状態でのリフレッシュ動作は、外部からのリフレッシュコマンド入力に基づいて行われ、また、
パワーダウン状態でのリフレッシュ動作は、デバイス内部のオシレータ等によりクロックを発生して行われ、さらに、リフレッシュするメモリセルのアドレスは、デバイスに備えられたリフレッシュアドレスカウンタにより自動的に発生されるようになっている。
　
「【００１２】本発明は、上述した従来の半導体記憶装置が有する課題に鑑み、
必要な領域だけをリフレッシュすることにより、リフレッシュ動作の消費電力を低減し、パワーダウン状態における消費電力を大幅に削減することを目的とする。
　
「【００１８】図２に示す本発明の第１実施例の半導体記憶装置と前述した図１の従来の半導体記憶装置との比較から明らかなように、本第１実施例では、図１の従来例に対して、
モードレジスタ６に設けられたリフレッシュアドレスレジスタ６１、
リフレッシュアドレスレジスタ６１には、セルフリフレッシュの対象となるメモリセルのアドレス範囲の最小値および最大値（或いは、セルフリフレッシュの対象となるＤＲＡＭコア９におけるメモリセルブロックのブロック選択アドレス）が格納されている。
例えば、電源投入後のモードレジスタ設定時に外部からのコマンド信号（／ＣＳ，／ＲＡＳ，／ＣＡＳ，／ＷＥ）およびアドレス信号（Ａ０〜Ａｋ）により設定される
　
「【００２６】本発明の第１実施例によれば、
パワーダウン時のリフレッシュの対象となるメモリセルのアドレス情報をリフレッシュアドレスレジスタ６１に外部から設定する
　
周知例４：特開平１１−０８６５３７号公報
　上記周知例４には、図１、図２とともに次の記載がある。
「【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＤＲＡＭ装置に関し、特にリフレッシュ動作の制御に関する。」
　
「【０００３】ＤＲＡＭの代表的なリフレッシュ機能としては、ＲＡＳ（Row Address Strobe）オンリーリフレッシュ（以下、ＲＯＲと記述する）、ＣＡＳ（Column AddressStrobe ）ビフォーＲＡＳリフレッシュ（以下、ＣＢＲリフレッシュと記述する）、
ＣＡＳビフォーＲＡＳセルフリフレッシュ（以下、ＣＢＲセルフリフレッシュと記述する）
　
「【０００６】図８に示すように、ＣＢＲリフレッシュは、ＤＲＡＭ外部からのＲＡＳ信号入力およびＣＡＳ信号入力で実行されるリフレッシュであり、１サイクルごとに、ＤＲＡＭ内部で生成される行アドレスのリフレッシュ動作を行う。このとき、内部で生成される行アドレスは下位から上位に自動的にインクリメントされ、ＤＲＡＭ外部からは選択することができない。
【０００７】図９に示すように、ＣＢＲセルフリフレッシュは、ＤＲＡＭ外部からのＲＡＳ信号入力およびＣＡＳ信号入力で動作モードに入り、
動作モード中にＤＲＡＭ内部で生成されるリフレッシュサイクルによって、ＤＲＡＭ内部で生成される行アドレスのリフレッシュ動作を行う。このとき、ＤＲＡＭ外部からは行アドレスの選択やリフレッシュ回数の認識をすることができない。
　
「【００２４】［１］構成の説明
図１は、本発明の一実施の形態におけるＤＲＡＭ装置の構成を示すブロック図である。本実施の形態においては、
ＣＢＲセルフリフレッシュを行う場合について説明
【００２５】図１に示したＤＲＡＭ装置は、制御系クロックジェネレータ１１と、リフレッシュアドレス発生回路１２と、行アドレスバッファ１３と、列アドレスバッファ１４と、セルフリフレッシュサイクル制御装置１５と、使用領域判定器１６と、リセット回路１７と、比較器１８と、終了行アドレス記憶器１９と、
開始行アドレス記憶器２０
【００２６】
開始行アドレス記憶器２０は、ＤＲＡＭの使用されるアドレス領域の開始行アドレス値を格納するレジスタである。
リセット回路１７は、比較器１８から出力される信号によって制御され、リフレッシュアドレス発生回路１２のアドレス値を開始行アドレス値に初期化する。
　
「【００２７】［２］動作の説明
図２は、図１に示したＤＲＡＭ装置の動作を示すフローチャートである。図１および図２を用いて、本発明の一実施の形態における動作を説明する。
【００２８】
初めに、ＤＲＡＭの使用アドレス領域の開始行アドレス値を開始行アドレス記憶器２０に設定し、終了行アドレス値を終了行アドレス記憶器１９に設定する。設定は、新規に追加されたサイクルによって行う。
【００２９】
開始行アドレス設定サイクルは、ＤＲＡＭ外部からＤＲＡＭ制御端子への制御信号の入力とＤＲＡＭアドレス端子への開始行アドレス値の入力とによって行われる。
アドレスバッファ制御信号によって活性化された行アドレスバッファ１３は、ＤＲＡＭ外部から出力された開始行アドレスを入力し、開始行アドレス値を開始行アドレス記憶器２０に出力する。開始行アドレス記憶器２０は、レジスタ設定信号入力と開始行アドレス値入力とによって開始行アドレス値を設定した後、設定された開始行アドレス値をリセット回路１７に出力する。リセット回路１７は、レジスタ設定信号と開始行アドレス値を入力し、リフレッシュアドレス発生回路１２にリセット信号と開始行アドレス値を出力する。リフレッシュアドレス発生回路１２は、リセット信号および開始行アドレス値を入力し、アドレスカウンタの値を開始行アドレス値に初期化し、開始行アドレス設定サイクルを終了する
　
６−２．判断についてのまとめ
　以上、検討したとおり、本願発明は、周知の技術事項を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものである。
　
第６．むすび
　以上のとおり、本願発明は、周知の技術事項を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　したがって、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。