【事件の表示】
　特願２０１０−５０６６７２「積分回路への直接出力接続のある内部安定器経路を持つデルタシグマ変調を使用した信号処理システム」拒絶査定不服審判事件〔平成２０年１１月１３日国際公開、ＷＯ２００８／１３７６６２、平成２２年　７月２９日国内公表、特表２０１０−５２６４９６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本件出願は、２００８年５月２日（パリ条約による優先権主張外国庁受理２００７年５月２日、米国）を国際出願日とする出願であって、
　原審において平成２３年７月６日付けで拒絶査定され、これに対し同年１１月８日に審判請求とともに手続補正がなされたものであるところ、
　本件出願の請求項１に係る発明は、特許請求の範囲、明細書及び図面の記載からみて、平成２３年１１月８日付け手続補正書の特許請求の範囲の請求項１に記載された次のとおりのものである。（以下「本願発明」という。）
　
（本願発明）
　「【請求項１】
　アナログ・デジタル変換器を備えている信号処理システムであって、
　前記アナログ・デジタル変換器は、
　伝達関数ＨＭＡＩＮを有するメインループフィルターであって、前記メインループフィルターは、
　　入力信号を受信するための信号入力と、
　　量子化器と、
　　前記量子化器に結合された第一のデジタル・アナログ変換器であって、デューティサイクル変調器を備えている第一のデジタル・アナログ変換器と、
　　前記第一のデジタル・アナログ変換器に結合された有限インパルス応答フィルターと、
　　前記信号入力と、前記有限インパルス応答フィルターの出力と、前記量子化器の入力とに結合された第一の積分回路であって、前記第一の積分回路への信号入力は、前記信号入力と、前記有限インパルス応答フィルターの出力とに結合されている、第一の積分回路と
　を備えている、メインループフィルターと、
　前記第一の積分回路と前記量子化器との間に結合された第二の積分回路と、
　伝達関数ＨＳＴを有する安定器ループであって、前記安定器ループは、安定器経路を含み、前記安定器経路は、（ｉ）前記量子化器の出力に結合された入力と、（ｉｉ）前記第二の積分回路の入力に直接接続された出力とを含む、安定器ループと
　を備え、
　前記アナログ・デジタル変換器のターゲット伝達関数はＨＴであり、ＨＴは、ＨＭＡＩＮとＨＳＴとの組み合わせを含む、信号処理システム。」
　
　
２．引用発明
　原査定の拒絶の理由に引用された刊行物である、米国特許第７１８３９５７号明細書（以下、「引用例」という。）には、「SIGNAL PROCESSING SYSTEM WITH ANALOG-TO-DIGITAL CONVERTER USING DELTA-SIGMA MODULATION HAVING AN INTERNAL STABILIZER LOOP」（邦訳：内部安定器ループを持つデルタシグマ変調を使用したアナログデジタル変換器を有する信号処理システム）として図面と共に次の記載がある。
　
イ．「　　　ABSTRACT
A signal processing system includes an analog-to-digital delta sigma modulator with a duty cycle modulator and a finite impulse response (FIR) filter in a main loop feedback path of the delta sigma modulator. The duty cycle modulator and FIR filter can provide high performance filtering in the main loop feedback path. To prevent instability in the main loop caused by the duty cycle modulator and FIR filter, the delta sigma modulator also includes a stabilizer loop. Transfer functions of the main loop and the stabilizer loop combine to achieve a target transfer function for the analog-to-digital delta sigma modulator that provides for stable operation of the analog-to-digital delta sigma modulator.」（フロント頁）
　
（イ．邦訳：
　　　要約
信号処理システムは、デルタシグマ変調器のメインループフィードバック経路内にデューティサイクル変調器および有限インパルス応答（ＦＩＲ）フィルターを備えたアナログ・デジタルのデルタシグマ変調器を含む。デューティサイクル変調器およびＦＩＲフィルターにより、メインループのフィードバック経路内での高性能フィルタリングが提供できる。デューティサイクル変調器およびＦＩＲフィルターに起因するメインループの不安定性を防止するために、デルタシグマ変調器には安定器ループも含まれる。メインループおよび安定器ループの伝達関数を組み合せることにより、アナログ・デジタルのデルタシグマ変調器の安定した動作を提供するためのターゲット伝達関数が達成される。）
　
ロ．「　FIG.3 depicts a signal processing system 300 with an analog-to-digital delta sigma modulator 302 having a main loop 304 and a stabilizer loop 306. Signal source 308 can be any analog signal source such as a microphone. In at least one embodiment, signal source 308 provides the input signal as a varying voltage. The delta sigma modulator input signal X(z) is oversampled at a frequency that exceeds the signal band Nyquist frequency. For audio input signals, in-band frequencies are generally 0 Hz to 20 kHz. Various sampling frequencies and oversampling ratios can be used. In at least one embodiment, for an oversampling ratio of 128:1 and a sampling frequency fs equal 48 kHz, delta sigma modulator 302 operates at a clock frequency of 6.144 MHz.
　Loop filter 310 provides noise shaping for delta sigma modulator 302 by moving significant amounts of in-band noise energy present in the feedback signal Vfb into out-of-band frequencies. The implementation of loop filter 310 is a matter of design choice and depends in part on the desired noise shaping properties of delta sigma modulator 302. An embodiment of loop filter 310 is subsequently described in more detail.
　Delta sigma modulator 302 generates the feedback signal Vfb from an output signal Y(z) of quantizer 312. Quantizer 312 represents an M-bit quantizer, where M is an integer greater than zero and represents the number of bits used by quantizer 108 to quantize the output signal L(z) of loop filter 106. Quantizer 312 generates a series of low resolution pulses having an average amplitude over time proportional to the sampled input signal X(z). The quantizer output signal Y(z) is fed back via a one clock cycle delay z-1 314 to a duty cycle modulator 315. In one embodiment, the duty cycle modulator 315 is a pulse width modulator. FIR filter(s) filters the duty cycle modulator 315 output. In one embodiment, the FIR filter(s) 318 is one (1) FIR filter implemented as a boxcar filter (also referred to as a comb filter from a frequency-domain perspective). In another embodiment, FIR filter(s) 318 is a triangle filter, e.g. the convolution of two (2) boxcar filters of the same or different order. The duty cycle modulator 315, FIR filter(s) 318, and DAC 316 filter(s) 318 converts the signal Y(z)・z-1 (y(n-1) in the time domain) into an analog signal. Vfb with high accuracy and highly attenuated energy in out-of-band frequencies.
　Duty cycle modulator 315 and FIR filter(s) 318 introduce delays in the feedback path of main loop 304 that result in insufficient out-of-band frequency gain, which can cause instability in a conventional ADC delta sigma modulator and inadequate noise shaping. The primary source of delay arises from the inherent delays of FIR filter(s) 318. Another source of delay is the length of the response of pulse width modulator 218 filter(s) 318 
　The main loop transfer function H includes a noise transfer function (NTF) and a signal transfer function (STF). Ideally, the NTF of delta sigma modulator 302 in the z-domain (NTF(z)) is represented by Equation [2]:
　
　　　　　　　　　1
　　　NTF = ─────────,  　　　　[2]
　　　　　　 1 - z-1・HMAIN 
　
However, Equation [2] does not hold true with duty cycle modulator 315 and FIR filter(s) 318 in the feedback path of main loop 304.
　In at least one embodiment, the delta sigma modulator 302 includes a stabilizer loop 306 having a transfer function HST to achieve a target NTF represented by Equation [3]:
　
　　　　　　　　　1
　　　NTF = ───────,  　　　　　　[3]
　　　　　　 1 - z-1・HT 
　
where HT is a target transfer function related to the main loop transfer function HMAIN and stabilizer loop transfer function HST in accordance with Equation [4]:
　　　HT = HMAIN + HST  　　　　　　　　　　[4]. 
　Stabilizer loop 306 provides gain for out-of-band frequencies in the NTF of delta sigma modulator 302 to compensate of the insufficient out-of-band frequency gain of transfer function HMAIN. Thus, stabilizer loop 306 allows delta sigma modulator 302 to implement the desirable filtering characteristics of DAC 316 and FIR filter(s)318  and remain stable during operation. The stabilizer loop 302 operates in parallel with the main loop 304. The quantizer output signal Y(z) is fed back through a one clock cycle delay z-1 320 to DAC 322. In at least one embodiment, DAC 322 is a conventional digital-to-analog converter. Filter 324 filters Y(z)・z-1, and DAC 316 converts the output of filter 324 into analog signal LST. Combining node 326 combines the output signal LMAIN(z) of loop filter 310 with the output signal LST of DAC 322. In one embodiment, the polarity of output signals LMAIN(z) and LST are such that combining node 326 sums output signals LMAIN(z) and −LST to generate quantizer input signal U(z). Post-processor 328 further processes the quantizer output signal Y(z) to produce a digital signal in a desired format. Post-processor 328 generally includes a digital filter to provide a multi-bit output at a lower rate than the operational rate of ADC delta sigma modulator 302. In at least one other embodiment, the stabilizer loop 306 generates a digital output signal LST or a combination analog and digital signal such that output signal LST provides stability to delta sigma modulator 302. Additionally, the stabilizer loop 306 can be implemented after quantizer  312  or before and after quantizer 312 to provide stability to delta sigma modulator 302.」（５〜６欄）
　
（ロ．邦訳：
　図３は、メインループ３０４および安定器ループ３０６を持つアナログ・デジタルのデルタシグマ変調器３０２のある信号処理システム３００を示す。信号源３０８は、マイクロフォンなど、どのようなアナログ信号源でもよい。少なくとも１つの実施例において、信号源３０８は、変動する電圧としての入力信号を供給する。デルタシグマ変調器の入力信号Ｘ（ｚ）は、信号帯域ナイキスト周波数を超える周波数でオーバーサンプリングされる。音声入力信号については、帯域内周波数は一般に０Ｈｚ〜２０ｋＨｚである。さまざまなサンプリング周波数およびオーバーサンプリング比が使用されうる。少なくとも１つの実施例において、オーバーサンプリング比が１２８：１でサンプリング周波数ｆｓが４８ｋＨｚに等しいとき、デルタシグマ変調器３０２は、クロック周波数６．１４４ ＭＨｚで動作する。
　ループフィルター３１０は、フィードバック信号Ｖｆｂに存在する有意な量の帯域内雑音エネルギーを帯域外周波数に移動することによって、デルタシグマ変調器３０２のための雑音整形を提供する。ループフィルター３１０の実装は設計の選択の問題であり、希望するデルタシグマ変調器３０２の雑音整形の特性に部分的に依存する。続いて、ループフィルター３１０の実施例を詳しく記述する。
　デルタシグマ変調器３０２は、量子化器３１２の出力信号Ｙ（ｚ）からフィードバック信号Ｖｆｂを生成する。量子化器３１２はＭビット量子化器を表し、ここで「Ｍ」はゼロよりも大きな整数で、量子化器１０８によってループフィルター１０６の出力信号Ｌ（ｚ）を量子化するために使用されるビット数を表す。量子化器３１２は、サンプリングされた入力信号Ｘ（ｚ）に比例した時間平均振幅を持つ一連の低分解能パルスを生成する。量子化器の出力信号Ｙ（ｚ）は、１クロックサイクル遅延ｚ-1 ３１４を経て、デューティサイクル変調器３１５にフィードバックされる。一実施例において、デューティサイクル変調器３１５はパルス幅変調器である。ＦＩＲフィルター（複数でも良い）は、デューティサイクル変調器３１５の出力をフィルタリングする。一実施例において、ＦＩＲフィルター３１８は、「ボックスカー」フィルター（周波数ドメインの見地からは「櫛型」フィルターともいわれる）として実施された１個のＦＩＲフィルターである。別の実施例において、ＦＩＲフィルター３１８は、「トライアングル」フィルターで、例えば、同一または異なる次数の２個のボックスカーフィルターの畳み込みである。デューティサイクル変調器３１５、ＦＩＲフィルター３１８、およびＤＡＣ３１６（複数でも良い）は、信号Ｙ（ｚ）・ｚ-1（時間領域では「ｙ（ｎ−１）」）をフィルタリングしアナログ信号に変換する。Ｖｆｂは、高い精度を持ち、かつ帯域外周波数で高度に減衰されたエネルギーを持つ。
　デューティサイクル変調器３１５およびＦＩＲフィルター３１８により、メインループ３０４のフィードバック経路に遅延がもたらされ、その結果、帯域外周波数利得が不十分となり、これは従来のＡＤＣデルタシグマ変調器に不安定性を引き起こし、不適切な雑音整形の原因となりうる。主な遅延の発生源は、ＦＩＲフィルター３１８の持つ固有の遅延から生じる。別の遅延の発生源は、パルス幅変調器２１８フィルター３１８の応答の長さである。
　メインループ伝達関数Ｈは、雑音伝達関数（ＮＴＦ）と信号伝達関数（ＳＴＦ）を含む。理想的には、ｚ領域でのデルタシグマ変調器３０２のＮＴＦ（「ＮＴＦ（ｚ）」）は、等式［２］で表現される。
　
　　　　　　　　　　　　１
　　　ＮＴＦ　＝　───────────，　　　　［２］
　　　　　　　　　１−ｚ−１・ＨＭＡＩＮ　
　
しかしながら、等式［２］は、メインループ３０４のフィードバック経路でのデューティサイクル変調器３１５およびＦＩＲフィルター３１８には当てはまらない。
　少なくとも１つの実施例において、デルタシグマ変調器３０２には、等式［３］により表現されるターゲットＮＴＦを達成する伝達関数ＨＳＴを持つ安定器ループ３０６が含まれる。
　
　　　　　　　　　　　　１
　　　ＮＴＦ　＝　────────，　　　　　　　［３］
　　　　　　　　　１−ｚ−１・ＨＴ　
　
ここで、伝達関数ＨＴは、等式［４］に従ってメインループ伝達関数ＨＭＡＩＮおよび安定器ループ伝達関数ＨＳＴと関連づけられるターゲット伝達関数である。
　　　ＨＴ＝ＨＭＡＩＮ＋ＨＳＴ　　　　　　　　　　　　　［４］．
　安定器ループ３０６は、デルタシグマ変調器３０２のＮＴＦの帯域外周波数において利得を提供し、伝達関数ＨＭＡＩＮの不十分な帯域外周波数利得を補正する。こうして、安定器ループ３０６によりデルタシグマ変調器３０２は、ＤＡＣ３１６およびＦＩＲフィルター３１８の望ましいフィルタリング特性を実現しつつ、動作中の安定性を維持することができるようになる。安定器ループ３０６は、メインループ３０４と並列に動作する。量子化器の出力信号Ｙ（ｚ）は、１クロックサイクル遅延ｚ−１３２０を経てＤＡＣ３２２にフィードバックされる。少なくとも１つの実施例において、ＤＡＣ３２２は、従来型のデジタル・アナログ変換器である。フィルター３２４は信号Ｙ（ｚ）・ｚ−１のフィルタリングを行い、またＤＡＣ ３１６は、フィルター３２４の出力をアナログ信号ＬＳＴに変換する。結合ノード３２６は、ループフィルター３１０の出力信号ＬＭＡＩＮ（ｚ）をＤＡＣ３２２の出力信号ＬＳＴと組み合わせる。一実施例において、出力信号ＬＭＡＩＮ（ｚ）およびＬＳＴの極性は、結合ノード３２６によって出力信号ＬＭＡＩＮ（ｚ）および−ＬＳＴが加算されて量子化器入力信号Ｕ（ｚ）が生成されるものとなる。ポストプロセッサ３２８は、量子化器の出力信号Ｙ（ｚ）をさらに処理して希望の形式のデジタル信号を生成する。ポストプロセッサ３２８には一般にデジタルフィルターが含まれ、ＡＤＣデルタシグマ変調器３０２の動作レートよりも低いレートでマルチビット出力を供給する。少なくとも１つのその他の実施例において、安定器ループ３０６はデジタル出力信号ＬＳＴまたは組み合わせアナログおよびデジタル信号を生成し、その結果、出力信号ＬＳＴによりデルタシグマ変調器３０２に対する安定性が提供される。さらに、安定器ループ３０６は、デルタシグマ変調器３０２に対する安定性を提供するために、量子化器３１２の後、または量子化器３１２の前と後に実施することができる。）
　
　
ハ．「　What is claimed is;
　1. A signal processing system comprising an analog-to-digital converter, the analog-to-digital converter comprising:
 a main loop filter having a transfer function HMAIN, the main loop filter comprising:
 a signal input to receive an input signal;
 a quantizer;
 a first digital-to-analog converter coupled to an output of the quantizer, the first digital-to-analog converter comprising a duty cycle modulator;
 a finite impulse response filter coupled to an output of the first digital-to-analog converter;
 an integrator coupled to the signal input, to an output of the finite impulse response filter, and to an input of the quantizer; and
 a stabilizer loop coupled to an output of the quantizer and an input to the quantizer, the stabilizer loop having a transfer function HST;
 wherein a target transfer function of the analog-to-digital converter is HT, and HT comprises a combination of HMAIN and HST.」（１０欄）
　
（ハ．邦訳：
　特許請求の範囲は、
　１．アナログ・デジタル変換器を備えている信号処理システムであって、
　前記アナログ・デジタル変換器は、
  伝達関数ＨＭＡＩＮを持つメインループフィルターであって、前記メインループフィルターは、
    入力信号を受信するための信号入力と、
    量子化器と、
    前記量子化器出力に接続された第一のデジタル・アナログ変換器であって、その第一のデジタル・アナログ変換器がデューティサイクル変調器から成り、
    前記第一のデジタル・アナログ変換器出力に接続された有限インパルス応答フィルターと、
    前記信号入力、有限インパルス応答フィルターの出力、および量子化器の入力に接続された積分回路とからなり、および
  量子化器の出力および入力に接続された安定器ループであって、伝達関数ＨＳＴを持つ安定器ループ；
  ここで、アナログ・デジタル変換器のターゲット伝達関数はＨＴであり、また伝達関数ＨＴは、ＨＭＡＩＮおよびＨＳＴの組み合わせで構成される。）
　
　
　上記引用例の記載及び関連する図面並びにこの分野における技術常識を考慮すると、上記引用例には以下の発明（以下、「引用発明」という。）が開示されている。
　
（引用発明）
「アナログ・デジタル変換器を備えている信号処理システムであって、
　前記アナログ・デジタル変換器は、
  伝達関数ＨＭＡＩＮを持つメインループフィルターであって、前記メインループフィルターは、
    入力信号を受信するための信号入力と、
    量子化器と、
    前記量子化器出力に接続された第一のデジタル・アナログ変換器であって、その第一のデジタル・アナログ変換器がデューティサイクル変調器から成り、
    前記第一のデジタル・アナログ変換器出力に接続された有限インパルス応答フィルターと、
    前記信号入力、有限インパルス応答フィルターの出力、および量子化器の入力に接続された積分回路とからなり、および
  量子化器の出力および入力に接続された安定器ループであって、伝達関数ＨＳＴを持つ安定器ループを備え；
  ここで、アナログ・デジタル変換器のターゲット伝達関数はＨＴであり、また伝達関数ＨＴは、ＨＭＡＩＮおよびＨＳＴの組み合わせで構成される、信号処理システム」
　
　
３．対比・判断
　本願発明と引用発明とを対比すると、引用発明の「安定器ループ」を構成する信号の経路は「安定器経路」ということができ、信号の経路が入力と出力とを含むのは当然であるから、両者は、以下の点で一致し、また相違する。
　
（一致点）
「　アナログ・デジタル変換器を備えている信号処理システムであって、
　前記アナログ・デジタル変換器は、
　伝達関数ＨＭＡＩＮを有するメインループフィルターであって、前記メインループフィルターは、
　　入力信号を受信するための信号入力と、
　　量子化器と、
　　前記量子化器に結合された第一のデジタル・アナログ変換器であって、デューティサイクル変調器を備えている第一のデジタル・アナログ変換器と、
　　前記第一のデジタル・アナログ変換器に結合された有限インパルス応答フィルターと、
　　前記信号入力と、前記有限インパルス応答フィルターの出力と、前記量子化器の入力とに結合された第一の積分回路であって、前記第一の積分回路への信号入力は、前記信号入力と、前記有限インパルス応答フィルターの出力とに結合されている、第一の積分回路と
　を備えている、メインループフィルターと、
　伝達関数ＨＳＴを有する安定器ループであって、前記安定器ループは、安定器経路を含み、前記安定器経路は、（ｉ）前記量子化器の出力に結合された入力と、（ｉｉ）出力とを含む、安定器ループと
　を備え、
　前記アナログ・デジタル変換器のターゲット伝達関数はＨＴであり、ＨＴは、ＨＭＡＩＮとＨＳＴとの組み合わせを含む、信号処理システム。」
　
（相違点）
（１）本願発明は「前記第一の積分回路と前記量子化器との間に結合された第二の積分回路」を有するのに対し、引用発明は有しない点。
（２）「安定器経路」の「（ｉｉ）出力」に関し、本願発明は「前記第二の積分回路の入力に直接接続された出力」であるのに対し、引用発明の「安定器ループ」（安定器経路）の出力は「量子化器の入力に接続」されている点。
　
　
　まず、上記相違点（１）の「第二の積分回路」について検討する。
　そもそも、例えば本願明細書【００１９】や引用例の上記ロ．（５欄、４６〜４８行）に「ループフィルター３１０の実装は設計の選択の問題であり、希望するデルタシグマ変調器３０２の雑音整形の特性に部分的に依存する。」とあるように、ループフィルターに実装される積分器の数（フィルタの次数）は必要とされる特性に応じて定め得る設計的事項であるが、
　例えば、原審の拒絶査定で示された周知例（特開平６−１３２８２９号公報、【００４５】図５参照）のほか、
米国特許第５８１５１０２号明細書（FIGURE 1,3,8,9,12参照）、
米国特許第６１５０９６９号明細書（FIGURE 1,3,8,9,12,19参照）、
米国特許第６９７０５０３号明細書（FIGURE 3〜5参照）、
米国特許出願公開第２００５／０１８４８９５号明細書（FIG.2参照）、
などにあるように、「量子化器出力より入力側に帰還する２つのループを備え、各ループの帰還信号がそれぞれ積分器に結合されたデルタシグマ変調器」は周知の構成であるから、これを実質的に同様な「デルタシグマ変調器」である引用発明の「信号処理システム」に適用して、内側のループである「安定器ループ」側に「第二の積分回路」を設けて相違点（１）の構成とすることは、当業者であれば容易になし得たことに過ぎず、格別のことではない。
　
　つぎに、相違点（２）の「前記第二の積分回路の入力に直接接続された出力」について検討する。
　一般に変調器やフィルタのような「信号処理システム」を、ある程度抽象化されたブロック図として表現する場合と、実装する素子や回路を具体的に明記して詳細化した回路図として表記する場合では、必ずしも両者の構成要素が１対１に対応するものではないことは技術常識であって、通常、回路図の方が詳細化された分、ブロック図では１つのブロック、構成要素であったものが、回路図では複数の回路素子として標記される場合が多いものである。
（例えば、ブロック図としての引用例Figure３の「ループフィルター３１０」や、Figure５にある「積分回路５０６．０」は、部分的な回路図であるFigure９の「積分回路９０８」では、「演算増幅器９１２」、「フィードバックコンデンサ９２２」などの回路素子に詳細化されている。）
　しかし、逆にブロック図においては信号の定義や取扱い・操作を明確にするために記載されていた構成要素が、回路図においては実質的な対応素子を持たないこともあるのであって、引用例Figure３の「ループフィルター３１０」前段の加算器（図番無し）や、Figure５の「加算器５０３」は、回路としては各信号線より流入する電流や電荷の合算として信号の加算操作が実現されるため、Figure９では「加算ノード９０８」として、実質的には単なる信号線の接続点であることが記載されており、引用例においてもメインループの出力は「積分回路の入力に直接接続」されているものである。
　同様なことが引用例の安定器ループ側の加算器（Figure３の「結合ノード３２６」）にも言えることは技術常識として明らかであって、上記相違点（１）の検討で述べたように「第二の積分回路」を設けた場合、引用発明においては「量子化器の入力に接続」されていた「安定器ループ」（安定器経路）の出力を、「前記第二の積分回路の入力に直接接続された出力」とすることは、当業者であれば周知技術の適用に伴い適宜になし得る程度のことに過ぎず、相違点（２）も格別のことではない。
　
　そして、本願発明の効果も引用発明及び周知技術から当業者が予測し得る範囲のものである。
　また、当審の審尋に対する回答書を参酌しても、上記認定を覆すに足りるものは見あたらない。
　
４．むすび
　以上のとおり、本願発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。