【事件の表示】
　特願２００６−１０４８５７「デジタル・アナログ変換器及びデジタル・アナログ変換方法」拒絶査定不服審判事件〔平成１９年１０月２５日出願公開、特開２００７−２８１８４４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１８年４月６日の出願であって、平成２３年８月１日付けで拒絶理由が通知され、同年１１月３０日付けで拒絶査定がなされ、これに対し、平成２４年２月１７日に拒絶査定不服の審判請求がされるとともに、同日付けで手続補正がされたものである。
　
第２　平成２４年２月１７日付け手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成２４年２月１７日付け手続補正を却下する。
　
［理由１］
（１）本件補正
　平成２４年２月１７日付け手続補正（以下、「本件補正」という。）による特許請求の範囲は、以下のとおりである。
　
（補正後）
　「【請求項１】
　入力デジタル信号をΔΣ変調して（２Ｎ＋１）個の重みレベルで表現可能なデジタル信号を出力するΔΣ変調器と、
　上記ΔΣ変調器の出力デジタル信号を入力して（Ｎ＋１）個の重みレベルで表現可能なデジタル信号を出力するエンコーダであって、当該エンコーダの出力デジタル信号の時間レートが上記ΔΣ変調器の出力デジタル信号の時間レートよりも高い、上記エンコーダと、
　Ｎ個のセグメントを用いて（Ｎ＋１）個の重みレベルで表現可能なデジタル信号をアナログ信号に変換するセグメント型ＤＡＣと、
　を含む、デジタル・アナログ変換器。
　　【請求項２】
　請求項１に記載のデジタル・アナログ変換器であって、
　上記Ｎ個のセグメントが同じ電流を発生することができるＮ個の電流セグメントである、デジタル・アナログ変換器。
　　【請求項３】
　請求項１又は２に記載のデジタル・アナログ変換器であって、
　上記エンコーダの出力デジタル信号の周波数が上記ΔΣ変調器の出力デジタル信号の周波数の４倍である、デジタル・アナログ変換器。
　　【請求項４】
　請求項１乃至３の何れかに記載のデジタル・アナログ変換器であって、
　上記エンコーダが、
　上記ΔΣ変調器の出力デジタル信号を入力し、隣接するデジタル値に基づいて推定信号を出力するエンコード推定器と、
　上記ΔΣ変調器の出力デジタル信号を除算する除算器と、
　上記除算器から除算結果の商と余りを受けてダイナミック・エレメント・マッチング処理を行なうＤＥＭ回路と、
　上記ＤＥＭ回路の出力信号と上記推定信号とを入力して（Ｎ＋１）個の重みレベルで表現可能な上記デジタル信号を出力するパターン発生器と、
　を含む、デジタル・アナログ変換器。
　　【請求項５】
　請求項４に記載のデジタル・アナログ変換器であって、
　上記ＤＥＭ回路が、
　フィードバック経路を有し、上記除算器から上記商と上記余りを入力して出力ベクトルを出力するベクトル量子化器であって、上記出力ベクトルの各出力が３値の中の１つの値を取り得る、上記ベクトル量子化器と、
　上記フィードバック経路に設けられたループフィルタと、
　を含み、
　上記出力ベクトルが上記パターン発生器に供給される、デジタル・アナログ変換器。
　　【請求項６】
　請求項５に記載のデジタル・アナログ変換器であって、
　上記エンコード推定器が、
　上記ΔΣ変調器の出力デジタル信号を入力する第１の遅延器と、
　上記第１の遅延器の出力信号を入力する第２の遅延器と、
　上記ΔΣ変調器の出力デジタル信号と上記第１の遅延器の出力信号と上記第２の遅延器の出力信号とを入力して上記推定信号を出力するパターン選択ロジックと、
　を含む、デジタル・アナログ変換器。
　　【請求項７】
　請求項６に記載のデジタル・アナログ変換器であって、
　上記パターン発生器が、時間ドメイン補間エンコード用の少なくとも２つのパターンを格納する記憶回路を含み、
　上記記憶回路が、上記推定信号に応じて選択されたパターンを出力する、
　デジタル・アナログ変換器。
　　【請求項８】
　請求項７に記載のデジタル・アナログ変換器であって、
　上記パターン発生器が、上記出力ベクトルに対応した数のパターン・セレクタを更に含み、
　上記パターン・セレクタが、上記出力ベクトルの各出力と上記推定信号とに応じて選択されたパターンを出力する、
　デジタル・アナログ変換器。
　　【請求項９】
　請求項１乃至３の何れかに記載のデジタル・アナログ変換器であって、
　上記エンコーダが、
　上記ΔΣ変調器の出力デジタル信号を入力し、隣接するデジタル値に基づいて推定信号を出力するエンコード推定器と、
　上記ΔΣ変調器の出力デジタル信号を除算する除算器と、
　上記除算器の除算結果の商をサーモメータコードに変換するサーモメータコード変換器と、
　上記除算器の除算結果の余りを反転して出力する論理回路と、
　上記サーモメータコードの最上位の信号と上記論理回路の出力信号とを乗算する乗算器と、
　上記乗算器の出力信号と上記推定信号とに応じたパターンを上記サーモメータコードの最上位の信号として出力するパターン発生器と、
　を含む、デジタル・アナログ変換器。
　　【請求項１０】
　請求項９に記載のデジタル・アナログ変換器であって、
　上記パターン発生器が、
　時間ドメイン補間エンコード用の少なくとも２つのパターンを格納する記憶回路と、
　上記乗算器の出力信号と上記推定信号とに応じて選択されたパターンを出力するパターン・セレクタと、
　を含む、デジタル・アナログ変換回路。
　　【請求項１１】
　入力デジタル信号をＭ個の重みレベルで表現可能なデジタル信号にΔΣ変調するステップと、
　上記Ｍ個の重みレベルで表現可能なデジタル信号をＭ個よりも少ない個数の重みレベルで表現可能なデジタル信号にエンコードするステップであって、上記Ｍ個よりも少ない個数の重みレベルで表現可能なデジタル信号の時間レートが上記Ｍ個の重みレベルで表現可能なデジタル信号の時間レートよりも高い、上記ステップと、
　Ｍ個よりも少ない個数のセグメントを用いて上記Ｍ個よりも少ない個数の重みレベルで表現可能なデジタル信号をアナログ信号に変換するステップと、
　を含む、デジタル・アナログ変換方法。
　　【請求項１２】
　請求項１１に記載のデジタル・アナログ変換方法であって、
　上記Ｍ個が（２Ｎ＋１）個であり、上記Ｍ個よりも少ない個数が（Ｎ＋１）個である、デジタル・アナログ変換方法。
　　【請求項１３】
　請求項１１に記載のデジタル・アナログ変換方法であって、
　上記エンコードするステップにおいて、時間ｔの時間レートと値ｍの重みレベルで表現されるデジタル信号が時間ｔ／ｎの時間レートと値ｍ・ｎの重みレベルで表現されるデジタル信号にエンコードされる、デジタル・アナログ変換方法。」
　
　一方、本件補正前の願書に最初に添付した特許請求の範囲は、以下のとおりである。
　
（補正前）　
　「【請求項１】
　複数の重みを備え、
　該複数の重みのうちの少なくとも１つを、少なくとも２つの異なった時間レートで使用する、
重みレベル発生方法。
【請求項２】
　請求項１記載の方法において、
　前記少なくとも１つの重みは、前記複数の重みの中の特定のまたは任意の選択された重みである、
重みレベル発生方法。
【請求項３】
　請求項１記載の方法において、
　前記少なくとも２つの異なった時間レートは、第１の時間レートと、これより速い第２の時間レートを含む、
重みレベル発生方法。
【請求項４】
　請求項３記載の方法において、
　前記重みを前記第２時間レートで使用するとき、前記第１時間レートで使用するときとは異なった基準時間当たりのデューティー比を用いる、
重みレベル発生方法。
【請求項５】
　請求項４記載の方法において、
　前記重みを前記第２時間レートで使用して発生できる少なくとも１つの重みレベルは、
前記重みを前記第１時間レートで使用して発生する重みレベルを補間する補間重みレベルを構成する、
重みレベル発生方法。
【請求項６】
　請求項５記載の方法において、
　前記補間重みレベルは、前記基準時間の間における重みレベルの平均値により定まり、
　前記重みレベル平均値は、重みレベルの複数のパターンのうちの１つで発生し、
　前記重みレベルの複数のパターンは、前記基準時間の間における、前記第２時間レートにより定まる複数の周期における関連する重みの使用パターンにより定める、
重みレベル発生方法。
【請求項７】
　請求項１乃至６の何れかに記載の方法において、
　前記複数の重みは、互いに同じまたは異なる大きさを有し、
　前記複数の重みは、電流または電圧の形態にある、
重みレベル発生方法。
【請求項８】
　請求項１から７のいずれかに記載の方法において、
　前記方法は、デジタル信号をアナログ信号に変換するＤ／Ａ変換において用いる、
重みレベル発生方法。
【請求項９】
　複数の重み発生器を備え、
　該複数の重み発生器のうちの少なくとも１つを、少なくとも２つの異なった時間レートで使用する、
重みレベル発生器。
【請求項１０】
　請求項９記載の発生器において、
　さらに、
　前記複数の重み発生器の各々を使用するための重み制御信号を、前記少なくとも２つの異なった時間レートのうちの１つで発生する重みコントローラ、
を含む、
重みレベル発生器。
【請求項１１】
　請求項１０記載の発生器において、
　前記少なくとも２つの異なった時間レートは、第１の時間レートと、これより速い第２の時間レートを含み、
　前記複数の重み発生器のうちの少なくとも１つを、前記第１時間レートまたは前記第２時間レートで使用し、他の重み発生器を前記第１時間レートで使用し、
　前記他の重み発生器は、第１重み発生器グループを構成し、前記少なくとも１つの重み発生器は、第２重み発生器グループを構成し、
　前記第１重み発生器グループを構成する重み発生器の組合せおよび前記第２重み発生器グループを構成する重み発生器の組合せは、可変または固定である、
重みレベル発生器。
【請求項１２】
　請求項１１記載の発生器において、
　前記重みを前記第２時間レートで使用するとき、前記第１時間レートで使用するときとは異なった基準時間当たりのデューティー比を用いる、
重みレベル発生器。
【請求項１３】
　請求項１２記載の発生器において、
　前記重みを前記第２時間レートで使用して発生できる少なくとも１つの重みレベルは、
前記重みを前記第１時間レートで使用して発生する重みレベルを補間する補間重みレベルを構成する、
重みレベル発生器。
【請求項１４】
　請求項１３記載の発生器において、
　前記補間重みレベルは、前記基準時間の間における重みレベルの平均値により定まり、
　前記重みレベル平均値は、重みレベルの複数のパターンのうちの１つで発生し、
　前記重みレベルの複数のパターンは、前記基準時間の間における、前記第２時間レートにより定まる複数の周期における関連する重みの使用パターンにより定める、
重みレベル発生器。
【請求項１５】
　請求項１１記載の発生器において、
　前記重みコントローラは、
　デジタル信号を受け、該デジタル信号から、前記第１時間レートを適用する第１デジタル信号部分と、前記第１または第２の時間レートを適用する第２デジタル信号部分とに分離する分離器と、
　前記複数の重み発生器に供給する重み制御信号を発生する重み制御信号発生器と、
を含む、重みレベル発生器。
【請求項１６】
　請求項１５記載の発生器において、
　前記重み制御信号発生器は、
　前記第１デジタル信号部分および前記第２デジタル信号部分と前記推定信号とを受け、これらに応答して前記複数の重み発生器の各々に供給する重み制御信号を発生するエンコーダと、
　エンコード推定器であって、前記デジタル信号内の現行のサンプルとこれに隣接するサンプルから、関連の重み発生器の複数の使用パターンのうちの１つを指定する推定信号を発生する、前記のエンコード推定器と、
を含む、重みレベル発生器。
【請求項１７】
　請求項１６記載の発生器において、
　前記エンコーダは、
　前記第１重み発生器グループの各々の重み発生器に関して、前記第１デジタル信号部分に応答して第１時間レートを示す信号を含む第１エンコード信号を発生し、前記第２重み発生器グループの各々の重み発生器に関して、前記第２デジタル信号部分に応答して前記第１または第２の時間レートを示す信号を含む第２エンコード信号を発生する時間レート制御器と、
　前記時間レート制御器と前記エンコード推定器とに接続しており、前記第１重み発生器グループの各々の重み発生器に対して、前記第１エンコード信号に応答して前記第１時間レートをもつ重み制御信号を発生し、前記第２重み発生器グループの各々の重み発生器に対して、前記第２エンコード信号に応答して前記第１または第２の時間レートをもつ重み制御信号とを発生するパターン発生器と、
を備え、
を含み、
　前記パターン発生器は、前記第２重み発生器グループの各々の重み発生器に対して前記第２時間レートの重み制御信号を発生するとき、前記第２エンコード信号と前記推定信号とに応答して、指定された使用パターンをもつ前記重み制御信号を発生する、
重みレベル発生器。
【請求項１８】
　請求項１５記載の発生器において、
　前記分離器は、
　前記デジタル信号を、補間に関係したある除数で除算する除算器であって、前記除算の結果の商と余りをそれぞれ前記第１デジタル信号部分と前記第２デジタル信号部分とする、前記の除算器、
を含む、重みレベル発生器。
【請求項１９】
　請求項１７記載の発生器において、
　前記時間レート制御器は、ダイナミック・エレメント・マッチング（ＤＥＭ）回路に含まれ、　該ＤＥＭ回路は、前記時間レート制御器が発生するエンコード信号群に対しＤＥ
Ｍ処理を実行する、
重みレベル発生器。
【請求項２０】
　デジタル信号をアナログ信号に変換するデジタル−アナログ変換器であって、
　請求項９から１９のいずれかに記載の重みレベル発生器を備え、
　該重みレベル発生器の備える前記複数の重み発生器が前記デジタル信号によって制御される、
デジタル−アナログ変換器。」
　
　すると、補正の前後の請求項に記載した発明特定事項からみて、補正後の新請求項１は、補正前の旧請求項２０に対応している。しかし、補正後の新請求項２〜１３に対応する補正前の旧請求項は存在しない。
　
　したがって、本件補正は、以下の補正事項（ａ）、（ｂ）を含むものである。
　
（ａ）旧請求項１〜１９の削除
（ｂ）特許請求の範囲に、新請求項２〜１３を追加する補正。
　
（２）特許法第１７条の２第４項に適合するかについての検討
　上記補正事項（ｂ）は、ｎ項引用形式請求項をｎ−１以下の請求項に変更するものではなく、実質的に複数の新しい請求項を追加するものであるから、特許請求の範囲の限定的減縮に該当しない。
　そして、上記補正事項（ｂ）は、明らかに、請求項の削除に該当しない。さらに、誤った記載をその本来の意味内容に正すものでもなく、不明瞭な記載についてその本来の意味内容を明らかにするものであるとも認められないから、誤記の訂正にも明瞭でない記載の釈明にも該当しない。
　したがって、上記補正事項（ｂ）は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項各号に掲げられた事項を目的とするものでないから、本件補正は、特許法第１７条の２第４項の規定を満たすものではない。
　
（３）むすび
　以上のとおり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するので、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
（１）本願発明
　平成２４年２月１７日付けの手続補正は上記のとおり却下されたので、本願請求項１に係る発明（以下、「本願発明」という。）は、願書に最初に添付した特許請求の範囲の請求項１に記載されたものと認める。（上記「第２　平成２４年２月１７日付け手続補正についての補正却下の決定　（１）本件補正（補正前）の項の【請求項１】」参照。）
　
（２）引用発明
　原審の拒絶理由に引用された特開昭６４−２７３０７号公報（以下、「引用例」という。）には、図面とともに以下の事項が記載されている。
　
イ．「［産業上の利用分野]
　本発明は、デジタル音響信号値をアナログ信号に変換する回路装置に関するものであり、その回路装置は、
　ａ．入来信号値が増大された反復率の補間信号値のシーケンスに変換される補間フィルタと、
　ｂ．補間信号値のワード長を減じ、量子化器、エラーフィルタおよび加算ステージから成る減少回路と、
　ｃ．出力電流がデジタルアナログコンバータの出力端において加算される複数の加重されていないスイッチングステージから成るデジタルアナログコンバータと、
　ｄ．量子化器の出力におけるデジタル信号値に応答して、出力電流の総量が供給された信号値に等しくなるようにスイッチングステージを制御し、周期的なステップバイステップスイッチングにより付勢されたスイッチングステージを選択する制御回路と、
　ｅ．デジタルアナログコンバータに後続し、アナログ信号を出力するローパスフィルタとを有することを特徴とする。」（２頁左下欄１５行〜同頁右下欄１６行）
　
ロ．「第１０図乃至第１３図により、特にスイッチされる抵抗器が使用される場合の回路がチップ面積を少なくするようにデジタルアナログコンバータ量子化レベルの数を減少する方法が示されている。例えばポリシリコン抵抗器では、必要な領域は精度要求および抵抗値の増大と共に増加する。
　オーバーサンプリング係数をさらに増加することによって必要とされる量子化レベルの数を減少することが理論的に可能である。しかしながらこれは補間フィルタの回路を著しく複雑にするものである。それ故以下に示された解決方法がより適切である。
　第１０図に示されたＤ／Ａコンバータの出力波形は、上記に示された実施例において使用される純粋なパルス振幅変調を表わす。例として振幅値Ｄ（１）＝３１，Ｄ（２）＝２２，Ｄ（３）＝１２およびＤ（４）＝５が示されている。
　第１１図において各出力値は、異なる高さの４つの部分パルスによって表わされている。結果的にパルス反復率は４倍になる。部分パルスに対しては、０乃至８の量子化レベルのみ、したがって８つのスイッチングステージだけが必要である。しかしながら領域の量子化は４＊８＝３２である。５ビット入力ワードに対して３２の最大可能領域エレメントの３１だけが使用される。３２番目の量子化レベルはデジタル値０に一致し、この値は領域エレメントを全く付勢しない。１個の量子化レベル分小さいまたは大きい部分パルスの位置は、かなり分散しているため、それらの時間エラーによって引起こされた雑音スペクトルは可聴範囲における最少値を有する。この出力波形はパルス振幅変調とパルス密度変調との結合に対応する。
　第１２図は、パルス振幅とパルス幅変調との結合に対応するパルスパケットのパルスの別の出力フォーマットを示している。ここにおいてサンプリング率１／Ｔ１の影響は、第１０図および第１１図の場合より大きい。それ故高いオーダーのフィルタを有する後置フィルタが必要である。時間エラーもまた大きく、したがって第１１図の出力波形よりも強い雑音スペクトルを可聴範囲に形成する。
　第１３図は量子化レベルの数を減少し、第１１図および第１２図のパルス出力を行うための減少回路を示している。この回路は制御回路５の前に接続されている（第１図および第５図参照）。入力データは、読取り専用メモリ５８のアドレスＡＤＲ１を形成する。データ値Ｄ（Ｋ）として蓄積された４個のパルス振幅値は、２ビットアドレスＡＤＲ２を介してサイクルカウンタ５９によって選択される。カウンタ５９のクロック率Ｃｋは、Ｄ（Ｋ）の４倍のデータ率に等しい。
　９個の量子化レベル０乃至８を表わすために４ビット出力が必要である。リセットパルスＲＥＳＥＴは入力データＤ（Ｋ）中の変化の上にカウンタ５９の最初の正しい位置をマークするよう動作する。」（７頁左下欄１行〜８頁左上欄１５行）
　
　上記引用例の記載及び図面並びにこの分野における技術常識を考慮すると、上記イ．の記載、及びＦｉｇ．１３によれば、デジタル音響信号値をアナログ信号に変換する回路装置は、デジタルアナログコンバータ（６）と、制御回路（５）とを備えている。
　また、上記イ．における「ｃ．出力電流がデジタルアナログコンバータの出力端において加算される複数の加重されていないスイッチングステージから成るデジタルアナログコンバータ」との記載によれば、前述のデジタルアナログコンバータ（６）は、複数の加重されていないスイッチングステージから成っている。
　また、上記イ．における「ｄ．量子化器の出力におけるデジタル信号値に応答して、出力電流の総量が供給された信号値に等しくなるようにスイッチングステージを制御し、周期的なステップバイステップスイッチングにより付勢されたスイッチングステージを選択する制御回路」との記載によれば、前述の制御回路（５）は、スイッチングステージを選択するものである。
　また、Ｆｉｇ．１１によれば、Ｔ１を基準周期とした場合、時間軸（ｔ）に沿って、Ｄ（１）に対して、８の値で２Ｔ２時間（Ｔ２は、Ｔ１の１／４の時間）、７の値でＴ２時間、８の値でＴ２時間、Ｄ（２）に対して、５の値でＴ２時間、６の値でＴ２時間、５の値でＴ２時間、６の値でＴ２時間、Ｄ（３）に対して、３の値で４Ｔ２時間、Ｄ（４）に対して、１の値で３Ｔ２時間、２の値でＴ２時間、すなわち、Ｔ２時間、２Ｔ２時間、３Ｔ２時間、４Ｔ２時間のように異なる時間で変調されたデジタルアナログコンバータ（６）の出力波形が見て取れる。また、Ｆｉｇ．１２によれば、同様に、Ｔ２時間、２Ｔ２時間、３Ｔ２時間のように異なる時間で変調されたデジタルアナログコンバータ（６）の出力波形が見て取れる。ここで、デジタルアナログコンバータ（６）の出力波形は、選択されたスイッチングステージの出力が加算された総和であるから、前述の制御回路（５）は、Ｔ２時間、２Ｔ２時間、３Ｔ２時間、４Ｔ２時間の異なる時間でスイッチングステージを選択していることが読み取れる。
　そうすると、デジタル音響信号値をアナログ信号に変換する回路装置は、前述の複数の加重されていないスイッチングステージを、Ｔ２時間、２Ｔ２時間、３Ｔ２時間、４Ｔ２時間の異なる時間で選択しているから、これをデジタル音響信号値をアナログ信号に変換する回路装置のスイッチングステージの選択方法ということができる。
　
　したがって、引用例には、以下の発明（以下、「引用発明」という。）が記載されているものと認められる。
　
　「複数の加重されていないスイッチングステージを備え、
　該複数の加重されていないスイッチングステージを、Ｔ２時間、２Ｔ２時間、３Ｔ２時間、４Ｔ２時間の異なる時間で選択する、
デジタル音響信号値をアナログ信号に変換する回路装置のスイッチングステージの選択方法。」
　
（３）対比
　そこで、本願発明と引用発明とを対比すると、
ａ．「重み」とは、位取り表現における各数字位置の係数であって、各数字位置におけるデジタル値によって表現される値にそれぞれの係数を乗じて加え合わせると、この表現における数の値が得られるものである。そうすると、引用発明の「複数の加重されていないスイッチングステージ」は、各「スイッチングステージ」において位取り表現における数字位置の係数が加重されていない（すなわち、重みの大きさが互いに等しい）ものであって、各数字位置におけるデジタル値によって表現される値にそれぞれの係数（すなわち、それぞれ大きさが等しい値）を乗じて加え合わせると、この表現における数の値が得られるものであるから、「複数の重み」ということができる。
ｂ．引用発明の「Ｔ２時間、２Ｔ２時間、３Ｔ２時間、４Ｔ２時間の異なる時間」は、基準周期（Ｔ１）に比べて時間比率（レート）が異なるから、「少なくとも２つの異なった時間レート」に含まれる。
ｃ．引用発明の「選択する」は、異なる時間を選択して使用するから、「使用する」ということができる。
ｄ．「重みレベル」とは、デジタル値から重みを用いて表現できる出力値（レベル）である。そうすると、引用発明の「デジタル音響信号値をアナログ信号に変換する回路装置のスイッチングステージの選択方法」と、本願発明の「重みレベル発生方法」とは、引用発明の「デジタル音響信号値をアナログ信号に変換する回路装置」は、複数の加重されていないスイッチングステージ（重み）を選択し加え合わせるから、いずれも、「重みに係る所定の動作方法」という点で一致する。
　
　したがって、本願発明と引用発明は、以下の点で一致ないし相違している。
　
＜一致点＞
　「複数の重みを備え、
　該複数の重みのうちの少なくとも１つを、少なくとも２つの異なった時間レートで使用する、
重みに係る所定の動作方法。」
　
＜相違点＞
　「重みに係る所定の動作方法」に関し、
　本願発明は、「重みレベル発生方法」であるのに対し、引用発明は、「デジタル音響信号値をアナログ信号に変換する回路装置のスイッチングステージの選択方法」である点。
　
（４）判断
　そこで、上記相違点について検討する。
　上記引用例の上記ロ．における「第１１図において各出力値は、異なる高さの４つの部分パルスによって表わされている。結果的にパルス反復率は４倍になる。部分パルスに対しては、０乃至８の量子化レベルのみ、したがって８つのスイッチングステージだけが必要である。」との記載、及びＦｉｇ．１１によれば、引用発明の「デジタル音響信号値をアナログ信号に変換する回路装置のスイッチングステージの選択方法」は、スイッチングステージ（重み）の出力値として、０乃至８の量子化レベルを持ち、基準周期（Ｔ１）単位における総和をみると、これが重みを用いて表現できる値（レベル）として出力（発生）していることは明らかであるから、本願発明のように「重みレベル発生方法」とすることは格別のことではない。
　
　そして、本願発明の作用効果も、引用発明から当業者が容易に予測できる範囲のものである。
　
第４　むすび
　以上のとおり、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。