【事件の表示】
　特願２００５−　９８５９１「半導体装置及びその製造方法」拒絶査定不服審判事件〔平成１８年１０月１２日出願公開、特開２００６−２７８９０６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯 
　本願は，平成１７年３月３０日の出願であって，平成２３年３月２８日付けの拒絶理由通知（いわゆる最後の拒絶理由通知）に対して同年６月６日付けで特許請求の範囲等を対象とする手続補正がなされたが，平成２４年３月２８日付けで同手続補正を却下する決定がなされるとともに拒絶査定がなされ，これに対し，同年７月２日に拒絶査定不服審判の請求がなされると同時に特許請求の範囲等を対象とする手続補正がなされたものである。
　
第２．原査定
　原査定における拒絶の理由の一つは，以下のとおりのものと認める。
　「この出願の請求項５に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　１．特開２００４−２７３５２５号公報
　２．特開平１０−８４１８６号公報
　３．特開２００３−１９８０８５号公報」
　
第３．平成２４年７月２日付けの手続補正についての補正却下の決定
〔補正の却下の決定の結論〕
　平成２４年７月２日付けの手続補正（以下「本件補正」という。）を却下する。
　
〔理由〕
１．本件補正の概要
　本件補正は，平成２２年６月７日付けで補正された特許請求の範囲をさらに補正するもので，補正後の請求項１は補正前の請求項１に対応するということができる。したがって，請求項１の補正は，補正前に
　「第１の面と，前記第１の面の裏面である第２の面とを備えており，前記第１の面と前記第２の面とを貫通する第１の貫通電極を有する配線基板と，
　前記配線基板の前記第１の面上に搭載され，前記第１の貫通電極と電気的に接続された回路素子を有する半導体チップと，
　前記配線基板の前記第２の面上に形成されており，前記配線基板の前記第１の貫通電極と電気的に接続し，かつ，可撓性を具備する第１の導電体を備えた応力緩和部と，
　前記応力緩和部上に，前記第１の導電体と接続された外部接続端子と，
　前記配線基板の前記第１の面に形成され，前記配線基板の前記第１の貫通電極と接続する第１の部分と，前記半導体チップの前記回路素子と電気的に接続された第２の部分とを備えた第１の導電膜とを有し，
　前記第１の導電膜の配線幅を，前記第１の貫通電極の直径よりも細くするとともに，
　前記配線基板に搭載される前記半導体チップのサイズを，前記配線基板の第１の面よりも小さくしたことを特徴とする半導体装置。」
とあるのを，次のとおりに補正するものと認められる。
　
　「第１の面と，前記第１の面の裏面である第２の面とを備えており，前記第１の面と前記第２の面とを貫通する第１の貫通電極を有する半導体基板と，
　前記半導体基板の前記第１の面上に搭載され，前記第１の貫通電極と電気的に接続された回路素子を有する半導体チップと，
　前記半導体基板の前記第２の面上に形成されており，前記半導体基板の前記第１の貫通電極と電気的に接続し，かつ，可撓性を具備する第１の導電体を備えた応力緩和部と，
　前記応力緩和部上に，前記第１の導電体と接続された外部接続端子と，
　前記半導体基板の前記第１の面に形成され，前記半導体基板の前記第１の貫通電極と接続する第１の部分と，前記半導体チップの前記回路素子と電気的に接続された第２の部分とを備えた第１の導電膜とを有し，
　前記第１の導電体は，前記半導体基板の前記第２の面と対向し，前記第１の貫通電極と電気的に接続された第３の面と，前記第３の面の裏面であり，前記外部接続端子と接続された第４の面と，前記第３の面と前記第４の面とを繋ぐ側面とを備え，且つ前記第１の貫通電極よりも前記半導体基板の中心側に配置され，
　前記第１の導電膜の配線幅を，前記第１の貫通電極の直径よりも細くするとともに，
　前記半導体基板に搭載される前記半導体チップのサイズを，前記半導体基板の第１の面よりも小さくしたことを特徴とする半導体装置。」
　
　上記補正は，補正前の発明特定事項である「配線基板」を「半導体基板」に限定するとともに（本願の明細書の段落【０００４】に「半導体材料で構成された配線基板１（以下，半導体基板と称す）」とある記載を参照すると，「半導体基板」との用語は「配線基板」との用語の下位概念として用いられているものと解される），補正前の発明特定事項である「第１の導電体」について，「前記半導体基板の前記第２の面と対向し，前記第１の貫通電極と電気的に接続された第３の面と，前記第３の面の裏面であり，前記外部接続端子と接続された第４の面と，前記第３の面と前記第４の面とを繋ぐ側面とを備え，且つ前記第１の貫通電極よりも前記半導体基板の中心側に配置され」との限定を付したものである。そして，上記補正は，産業上の利用分野及び解決しようとする課題を変更するものではない。
　したがって，少なくとも請求項１の補正に関する限り，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで，補正後の請求項１に記載された事項により特定される発明（以下「本願補正発明」という。）が，特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について検討する。
　
２．引用刊行物
（１）原査定の拒絶の理由に引用され，本願の出願前に頒布された刊行物である特開２００４−２７３５２５号公報（以下「引用例１」という。）には，図面とともに，次の事項が記載されている。
　・「【請求項１】
電子回路が形成された能動面を有する基板の当該能動面側に，前記電子回路の外部電極となる接続部を埋め込み形成する第１工程と，
前記基板の裏面に処理を施して前記基板を薄板化し，前記接続部の一部を露出させる第２工程と，
貫通電極が形成された半導体チップを一つ又は複数前記基板の裏面側に積層し，当該貫通電極と前記基板の裏面側に露出した前記接続部とを電気的に接続する第３工程と，
前記基板上に積層された前記半導体チップを封止した後，前記基板を切断して個々の半導体装置に分離する第４工程と
を含むことを特徴とする半導体装置の製造方法。」
　・「【００１０】
【発明の実施の形態】
以下，図面を参照して本発明の一実施形態による半導体装置の製造方法，半導体装置，及び電子機器について詳細に説明する。本実施形態の半導体装置の製造方法は，概説すると薄板化したウェハ（基板）上に個々の半導体チップを積層する点を特徴とするものであり，全体の製造工程は半導体チップが積層させる基板を処理する第１処理工程と，積層する半導体チップを製造する第２処理と，基板上にチップを積層する第３処理とに大別される。」
　・「【００１１】
〔第１処理工程〕
図１は，本発明の一実施形態による半導体装置の製造方法において処理対象として用いられる基板（半導体基板）の上面図である。処理対処の基板１０は，例えばＳｉ（シリコン）基板であり，能動面１０ａには複数の区画領域（ショット領域）ＳＡが設定されている。各々の区画領域ＳＡ内には，トランジスタ，メモリ素子，その他の電子素子並びに電気配線及び電極パッド１６（図３参照）等からなる電子回路が形成されている。一方，基板１０の裏面１０ｂ（図２参照）にはこれらの電子回路は形成されていない。
【００１２】
図２は，本発明の一実施形態による半導体装置の製造方法において応力緩和層２６及び接続端子２４を形成する工程を示す工程図である。また，図３〜図６は，本発明の一実施形態による半導体装置の製造方法により処理される基板１０の表面部分の詳細を示す断面図である。」
　・「【００３３】
以上説明した工程を経て図２（ｂ）に示す孔部Ｈ３が形成される。基板１０に孔部Ｈ３を形成すると，次に基板１０の能動面１０ａ全面に感光性ポリイミドを塗布してプリベークを行った後で，所定のパターンが形成されたマスクを用いて感光性ポリイミドに対して露光処理及び現像処理を行い，感光性ポリイミドを所定形状にパターニングする。その後，ポストベークを行って応力緩和層２６を形成する（第５工程）。この応力緩和層２６は，基板１０を含む半導体チップの熱膨張係数と半導体チップが搭載される基板等との熱膨張係数との差によって生ずる応力を緩和するために設けられる。」
　・「【００３７】
接続端子２４が形成されると，図２（ｇ）に示す通り，基板１０上に形成されているメッキレジストパターン２８を剥離する。図２（ｇ）は，接続端子２４を形成した後にメッキレジストパターン２８を剥離した状態を示す断面図である。また，図６（ｂ）は，形成された接続端子２４の構成の詳細を示す断面図である。図２（ｇ）に示す通り，接続端子２４は基板１０の能動面１０ａに突出した突起状の形状であるとともに，その一部が基板１０内に埋め込まれた形状である。また，図６（ｂ）に示す通り，符号Ｃを付した箇所において，接続端子２４は電極パッド１６と電気的に接続されている。
【００３８】
基板１０の能動面１０ａ側に応力緩和層２６及び接続端子２４を形成すると，次に，基板１０の能動面１０ａ側に再配置配線を形成する工程が行われる。図７は，本発明の一実施形態による半導体装置の製造方法において再配置配線３２を形成する工程を示す工程図である。この工程においては，まず，基板１０上の全面，即ち接続端子２４及び下地膜２２上にメッキレジストを塗布し，再配置配線３２を形成する部分のみが開口した状態にパターニングして，図７（ａ）に示す通り再配置メッキレジストパターン３０を形成する。その後，Ｃｕ電解メッキを行って図７（ｂ）に示す通り下地膜２２を介して応力緩和層２６上に再配置配線を形成する（第６工程）。図７（ｂ）は再配置配線３２を形成した状態を示す断面図である。この再配置配線３２は応力緩和層２６上のみに形成される訳ではなく，応力緩和層２６から接続端子２４の形成位置まで延在した形状に形成され，接続端子２４と電気的に接続される。」
　・「【００４２】
図７（ｃ）は，再配置配線３２を形成して下地膜２２の不要部をエッチングした状態を示す断面図である。図７（ｃ）に示した例では，再配置配線３２間における下地膜２２がエッチングされていることが分かる。図８は，本発明の一実施形態において再配置配線３２が形成された基板１０の上面図である。尚，図８においては，基板１０の能動面１０ａに設定された複数の区画領域ＳＡの内の１つのみを図示している。図８に示す通り，ショット領域の対向する一対の辺に沿って接続端子２４が配列されて形成されており，各々の接続端子２４に一端が接続された状態で再配置配線３２が形成されている。また，再配置配線３２各々の他端はパッド３４が形成されている。
【００４３】
以上の工程が完了すると，基板１０の裏面１０ｂをエッチングして基板１０の厚みを減ずる工程が行われる。」
　・「【００５３】
図１０は，基板１０，絶縁膜２０，及び下地膜２２をエッチングした後の接続電極２６付近の状態の詳細を示す断面図である。図１０に示すように，接続端子２４が薄板化された基板１０の裏面から突出した状態になる。」
　・「【００５７】
〔第２処理工程〕
図１２は，第１処理工程で処理を行った基板１０上に積層する半導体チップを製造する製造工程を示す図である。半導体チップは，応力緩和層２６，再配置配線３２，及びアライメントマークＡＭを形成する以外は，上述した第１処理工程とほぼ同様の工程を行って製造される。このため，以下の説明では工程順を簡単に説明し，その詳細については説明を省略する。
【００５８】
図１２（ａ）に示す基板５０は，例えばＳｉ（シリコン）基板であり，図１２に示す基板１０と同様に能動面５０ａには複数の区画領域（ショット領域）が設定されており，各々の区画領域内には，トランジスタ，メモリ素子，その他の電子素子並びに電気配線及び電極パッド等からなる電子回路が形成されている。一方，基板５０の裏面５０ｂにはこれらの電子回路は形成されていない。」
　・「【００７２】
粘着樹脂４０及びガラス基板４２を取り外しが完了すると，再配置配線３２の一部に形成されたパッド３４（図８参照）上のみが開口されたソルダレジストを形成する。そして，パッド３４上に第２接続部としてのバンプ３６を形成し，最後にパッド３４に対するバンプ３６の固着強度を高めるために，基板１０上に根本補強樹脂を形成する。図１４（ｂ）は，バンプ３６を形成した状態を示す断面図であり，図１５は，パッド３４上にバンプ３６を形成した状態を示す上面図である。尚，図１５においては１つのショット領域のみを図示している。図１５に示すように，バンプ３６を形成することで，基板１０に形成された接続端子２４のピッチ及び配列を変換することができる。
【００７３】
以上の工程が終了すると，基板１０のショット領域ＳＡ間を切断して個々の半導体装置に分離する（この工程は第４工程の一部である）。基板１０の切断方法は，例えばレーザを用いた切断方法又はダイシング等の切断方法を用いることができる。図１６は，本発明の一実施形態により製造された半導体装置を示す断面図である。
【００７４】
図１６に示すように，半導体装置は接続部としての接続端子２４が形成された第１半導体チップとしての基板１０上に，貫通電極としての接続端子５４が形成された第２半導体チップとしての半導体チップ６０が複数積層された構造である。貫通電極５４と接続電極２４とは電気的に接続されている。また基板１０には能動面１０ａ側に応力緩和層２６，再配置配線３２，及び第２接続部としてのバンプ３６が形成されている。また，本実施形態の半導体装置は，半導体チップ６０の面に平行な面内における封止樹脂６２の寸法が基板１０の平面寸法と同一寸法とになるという特徴的な構成となっている。尚，図１６において，６４は根本補強樹脂である。」
　・図１６を参照すると，応力緩和層２６及び再配置配線３２は接続端子２４よりも基板１０の中心寄りに設けられていること，半導体チップ６０は基板１０と比較してサイズが小さいことが看取できる。
　
　上記記載事項及び図面の記載によれば，引用例１には，次の発明が記載されているといえる（以下「引用発明」という。）。
　「基板１０の裏面側に基板１０よりもサイズの小さい半導体チップ６０が積層された構造であって，電極パッド１６を含む電子回路が形成された基板１０の能動面側に応力緩和層２６が形成されるとともに電極パッド１６に接続した接続端子２４が形成され，応力緩和層２６は接続端子２４よりも基板１０の中心寄りに設けられ，応力緩和層２６の上に再配置配線３２が形成されて，その一端は接続端子２４に接続され，その他端にはパッド３４が形成されてその上にバンプ３６が形成され，基板１０を薄板化することによって基板１０の裏面から接続端子２４が露出しており，半導体チップ６０に形成された貫通電極としての接続端子５４であって，半導体チップ６０の電子回路に接続された接続端子５４が，基板１０の裏面から露出した接続端子２４に接続された，基板１０と半導体チップ６０との積層構造。」
　
（２）原査定の拒絶の理由に引用され，本願の出願前に頒布された刊行物である特開平１０−８４１８６号公報（以下「引用例２」という。）には，図面とともに，次の事項が記載されている。
　・「【００３３】図１においてはバイア接続をとるべきバイアパッドの配線パターン１１３のサイズは孔１１５のサイズより大きく描いたが本発明においては必然性はなく，逆であってもよい。そのような配線基板ではバイアホールと微細配線のパターン合わせが容易になる。この様子を図２に示す。図２にはバイア接続の導電体が充填されているバイアホール２０３の上に配線２０１が通っている様子が描かれている。」
　
（３）原査定の拒絶の理由に引用され，本願の出願前に頒布された刊行物である特開２００３−１９８０８５号公報（以下「引用例３」という。）には，図面とともに，次の事項が記載されている。
　・「【００１０】貫通孔１１に充填されている導体２０の端面に導体２０と一体に断面形状が凸形状に形成される配線パターン１６は，貫通孔１１の孔径よりも細幅に形成される。図１で，１６ａは配線パターン１６を端面方向から見た状態を示すもので，貫通孔１１の孔径よりも細幅に配線パターン１６ａが形成されていることを示す。
【００１１】図２に示すように，貫通孔１１に充填された導体２０の端面に凸形状に形成された配線パターン１６は，樹脂基板１０の表面に形成される配線パターン１６と連続して配線パターン１６と一体に形成される。図２では，貫通孔１１に充填されている導体２０の端面を横切るように配線パターン１６を形成した例，導体２０の端面が配線パターン１６の始点となっている例，導体２０の端面上で配線パターン１６が屈曲して形成されている例を示す。」
　
（４）前置報告書において周知技術の例として提示され，本願の出願前に頒布された刊行物である特開２００３−３１７２２号公報（以下「引用例４」という。）には，図面とともに，次の事項が記載されている。
　・「【請求項１】配線基板の表面に形成された配線電極と半導体素子の電極とが突起電極により電気的に接続された半導体装置であって，前記配線基板はシリコン基材どうしの間にシリコン酸化膜（ＳｉＯ２）を挟んでいる構成であることを特徴とする半導体装置。」
　・「【００４３】図５（ｂ）に示すように，配線基板８に電極２２，配線１１およびＶｉａ２３を形成した断面図および平面図を示す。」
　
（５）前置報告書において周知技術の例として提示され，本願の出願前に頒布された刊行物である特開平９−２８９２６４号公報（以下「引用例５」という。）には，図面とともに，次の事項が記載されている。
　・「【００１５】図２〜４に上記方法によって得られた半導体装置用基板２８に半導体チップ３０を搭載した半導体装置の断面図を示す。図２はバンプ２０を形成した面と同じ面に外部接続端子２６としてのはんだボールを接合した例，図３はバンプ２０を形成した面とは反対側の面に外部接続端子２６としてのはんだボールを接合した例，図４は半導体装置用基板２８に複数個の半導体チップ３０を搭載したマルチチップモジュールを示す。
【００１６】図２に示す実施形態では半導体装置用基板２８のバンプ形成面にはんだボールを接合するための接続パッド３２を形成してはんだボールを接合し，図３，４に示す実施形態では，配線パターン２２と電気的に接続して半導体装置用基板２８を貫通するビア３４を設け，バンプ形成面とは反対側の面にビア３４と電気的に接続する接続パッド３２を設けてはんだボールを接合している。
【００１７】バンプ２０と外部接続端子２６とは配線パターン２２を介して電気的に接続されているから，半導体チップ３０の電極とバンプ２０とを位置合わせして接続することにより半導体チップ３０と外部接続端子２６とが電気的に接続される。」
　
（６）前置報告書において周知技術の例として提示され，本願の出願前に頒布された刊行物である特開２００４−１０４１０３号公報（以下「引用例６」という。）には，図面とともに，次の事項が記載されている。
　・「【００１０】
　半導体基板１０には，相互に分離した複数の樹脂層３０が形成されている。樹脂層３０は，半導体基板１０の一部（例えばパッシベーション膜２０の一部）が露出するように形成されている。樹脂層３０は，電気的絶縁層である。樹脂層３０は，導電性粒子を含まない。樹脂層３０は，応力緩和機能を有してもよい。」
　・「【００１１】
　半導体装置は，電極１８に電気的に接続された再配置配線３２を有する。再配置配線３２は，その一部が電極１８とオーバーラップするように形成されている。再配置配線３２は，樹脂層３０上に（例えばその上面に）至るように形成されている。再配置配線３２は，パッシベーション膜２０上を通ってもよい。再配置配線３２は，例えば，ＴｉＷスパッタ配線層，Ｃｕスパッタ配線層およびＣｕメッキ配線層の３層構造から構成することができる。
【００１２】
　再配置配線３２上には，外部端子（例えばハンダボール）３４が設けられている。外部端子３４は，軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成してもよい。軟ろうとして，鉛を含まないハンダ（以下、鉛フリーハンダという。）を使用してもよい。鉛フリーハンダとして，スズー銀（Ｓｎ―Ａｇ）系，スズ−ビスマス（Ｓｎ−Ｂｉ）系，スズ−亜鉛（Ｓｎ−Ｚｎ）系，あるいはスズ−銅（Ｓｎ−Ｃｕ）系の合金を使用してもよいし，これらの合金に，さらに銀，ビスマス，亜鉛，銅のうち少なくとも１つを添加してもよい。外部端子３４は，樹脂層３０の上方に形成されており，樹脂層３０にて支持されている。したがって，外部端子３４に加えられた外力の一部が，樹脂層３０にて吸収される。」
　
（７）本願の出願前に頒布された刊行物である特開２０００−２４３８７４号公報（以下「引用例７」という。）には，図面とともに，次の事項が記載されている。
　・「【０００２】
【従来の技術】従来のチップサイズ型の半導体装置１０の一例の構造について図４を用いて説明する。半導体チップ１２の電極端子１４が形成された面上には，電極端子１４を露出してパッシベーション膜１６が形成されている。そして，パッシベーション膜１６上には，半導体チップ１２の電極端子１４を露出して絶縁被膜１８が形成されている。
【０００３】絶縁被膜１８上には一端側が半導体チップ１２の電極端子１４に接続された配線パターン２０が形成されている。この配線パターン２０の他端側にはランド部２０ａが形成されている。なお，２０ｂはランド部２０ａと半導体チップ１２の電極端子１４とを接続する配線パターン２０の一部を構成する導体部である。また，ランド部２０ａの表面に柱状電極２６が立設され，柱状電極２６の頂部端面を露出して配線パターン２０を封止する封止層２８が形成されている。柱状電極２６の頂部端面にはニッケルめっき，金めっきが順次施されためっき層２２が形成されている。そして，外部接続端子２４は，柱状電極２６の封止層２８から露出する頂部端面（めっき層２２の表面）に形成される。
【０００４】このような半導体装置１０では，半導体装置１０が実装基板（不図示）上に実装された場合に，半導体チップ１２と実装基板（例えば樹脂回路基板）の熱膨張係数が異なるから，配線パターン２０には応力が加わりやすい。そこで，細長い外形の柱状電極２６を外部接続端子２４と配線パターン２０との間に介在させて，柱状電極２６自体がこの応力を吸収し緩和している。」
　
（８）本願の出願前に頒布された刊行物である特開平１１−１４５１８９号公報（以下「引用例８」という。）には，図面とともに，次の事項が記載されている。
　・「【００１６】このように，第１実施例によれば，柱状電極をめっき法により形成するようにしたので，安価な樹脂基板による配線基板においても，任意の高さの柱状電極を容易に形成することができ，素子と配線基板との間に生じる応力の度合いによって，柱状電極の高さを増減させ，応力緩和構造を有するモジュールを得ることができる。」
　
３．対比・判断
　本願補正発明と引用発明とを対比する。
　引用発明の「基板１０の裏面」，「基板１０の能動面」，「接続端子２４」，「基板１０」，「半導体チップ６０の電子回路」，「半導体チップ６０」，「再配置配線３２」及び「バンプ３６」は，それぞれ本願補正発明の「第１の面」，「第２の面」，「第１の貫通電極」，「半導体基板」，「回路素子」，「半導体チップ」，「第１の導電体」及び「外部接続端子」に相当する。
　引用発明の応力緩和層２６は，基板１０を含む半導体チップの熱膨張係数と半導体チップが搭載される基板等との熱膨張係数との差によって生ずる応力を緩和するために設けられるものであり，該応力緩和層２６の上に形成される再配置配線３２は可撓性を具備すると解されるから（再配置配線３２が可撓性をもたないのでは，応力を緩和することができないはずである），引用発明の「応力緩和層２６」及び「再配置配線３２」は，本願補正発明の「応力緩和部」に相当する。
　したがって，本願補正発明と引用発明は，本願補正発明の表記にしたがえば，
　「第１の面と，前記第１の面の裏面である第２の面とを備えており，前記第１の面と前記第２の面とを貫通する第１の貫通電極を有する半導体基板と，前記半導体基板の前記第１の面上に搭載され，前記第１の貫通電極と電気的に接続された回路素子を有する半導体チップと，前記半導体基板の前記第２の面上に形成されており，前記半導体基板の前記第１の貫通電極と電気的に接続し，かつ，可撓性を具備する第１の導電体を備えた応力緩和部と，前記応力緩和部上に，前記第１の導電体と接続された外部接続端子とを有し，前記第１の導電体は，前記第１の貫通電極よりも前記半導体基板の中心側に配置され，前記半導体基板に搭載される前記半導体チップのサイズを，前記半導体基板の第１の面よりも小さくした半導体装置。」
の点で一致し，次の点で相違する。
　
［相違点１］
　本願補正発明は，半導体基板の第１の面に形成され，半導体基板の第１の貫通電極と接続する第１の部分と，半導体チップの回路素子と電気的に接続された第２の部分とを備えた第１の導電膜を有し，第１の導電膜の配線幅は第１の貫通電極の直径よりも細いのに対して，引用発明では，基板１０の裏面から露出した接続端子２４と，半導体チップ６０の電子回路に接続された接続端子５４とは，直接接続されており，導電膜は介在していない点。
［相違点２］
　本願補正発明の第１の導電体は，半導体基板の第２の面と対向し，第１の貫通電極と電気的に接続された第３の面と，第３の面の裏面であり，外部接続端子と接続された第４の面と，第３の面と第４の面とを繋ぐ側面とを備えるのに対して，引用発明の再配置配線３２は，そのような構成を備えるといえるか否か明らかでない点。
　
　相違点１について検討する。
　半導体チップの電極と基板を貫通するビア（貫通電極）とを配線パターン（導電膜）を介して電気的に接続することは，引用例４及び引用例５に示されるように，従来からよく知られており，貫通電極に接続される配線パターンの幅を該貫通電極の直径より小さくすることも，引用例２及び引用例３に示されるように，従来からよく知られている。引用例１には，半導体チップ６０の接続端子５４が基板１０の接続端子２４の真上に位置する実施例が記載されているが（図１６），このような配置でなければならないというものではない（必須の要件ではない）。引用発明において，基板１０を貫通する接続端子２４と半導体チップ６０を貫通する接続端子５４が上下方向に整列しない構成とする場合，両接続端子を配線パターン（導電膜）を介して接続し，該配線パターンの幅を基板１０の接続端子２４の直径より小さくすることは，上記周知技術を参酌することにより，当業者が容易に想到し得たことである。
　相違点２について検討する。
　相違点２に係る本願補正発明の構成は，本願の図２に示される柱状の導電体に対応するもの（明細書の段落【００１１】及び【００１２】参照）であるのか，本願の図４に示される可撓性を有する導電体に対応するもの（明細書の段落【００２６】参照）であるのか，あるいは両者に対応するものであるのか，必ずしも明確ではないが，図４に示されるような導電体を含むのであれば，引用発明の再配置配線３２も，可撓性を具備すると解され，かつ，接続端子２４に接続される面とバンプ３６に接続される面とを繋ぐ側面を備えると解し得るから，相違点２は実質的な相違点とはいえない（同様なものは，引用例６にも記載されており，周知技術に過ぎない構成ともいえる）。また，図２に示されるような柱状の導電体を含むのであれば，応力を緩和する作用をもつ柱状の導電体（柱状電極）は，引用例７及び引用例８に示されるように，従来からよく知られており，相違点２に係る本願補正発明の構成は，この周知技術を参酌することにより，当業者が容易に想到し得たことである。
　以上のことから，本願補正発明は，引用発明及び周知技術に基づいて，当業者が容易に発明をすることができたものであるので，特許法第２９条第２項の規定により，特許出願の際独立して特許を受けることができない。
　
４．小括
　以上のとおりであるから，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので，同法１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第４．本願発明
　本件補正は，上記のとおり却下されたので，本願の請求項５に係る発明は，平成２２年６月７日付けで補正された特許請求の範囲の請求項５に記載された事項により特定される次のとおりのものである（以下「本願発明」という。）。
　「【請求項５】
　請求項１〜４のいずれか一つに記載の半導体装置であって，前記配線基板が半導体材料で構成されていることを特徴とする半導体装置。」
　ここで，請求項５が引用する請求項１の記載は，前記「第３」の「１．本件補正の概要」に記載したとおりである。
　
第５．引用刊行物
　原査定の拒絶の理由に引用された刊行物及びその記載事項は，前記「第３」の「２．引用刊行物」の「（１）」から「（３）」までに記載したとおりである。
　
第６．対比・判断
　「半導体基板」は，半導体材料で構成された配線基板のことであるから，本願発明は，実質的に，本願補正発明から，前記「第３」の「１．本件補正の概要」に記載した限定のうち，「第１の導電体」についての限定を外したものに相当する。
　してみると，本願補正発明が，前記「第３」の「３．対比・判断」に記載したとおり，引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから，本願発明も，同様の理由で当業者が容易に発明をすることができたものである。
　
第７．むすび 
　以上のとおり，本願発明は，引用発明及び周知技術に基づいて当業者が容易に発明できたものであって，特許法第２９条第２項の規定により特許を受けることができないから，本願は拒絶されるべきものである。
　したがって，原査定は妥当であり，結論のとおり審決する。