【事件の表示】
　特願２００７−　５７７２７「薄膜トランジスターの製造方法」拒絶査定不服審判事件〔平成２０年　７月１７日出願公開、特開２００８−１６６６７１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１９年３月７日（優先権主張２００６年１２月２９日、台湾）の出願であって、平成２３年２月２１日に手続補正がなされ、同年３月９日付けで拒絶査定がなされ、それに対して、同年６月２８日に拒絶査定に対する審判請求がなされるとともに、同日に手続補正がなされ、その後当審において、平成２４年２月１６日付けで審尋がなされ、回答書が提出されなかったものである。
　
２．平成２３年６月２８日になされた手続補正について
　平成２３年６月２８日になされた手続補正（以下「本件補正」という。）による補正事項は、以下のとおりである。
　
（補正事項１）補正前の請求項１の「Ｄ．該第二金属層上にはパターン化された第二フォトレジスト層を形成し、該第二フォトレジスト層の一部は該第一金属層の該側辺に相対する別の側辺の上方に位置し、」を、補正後の請求項１の「Ｄ．該第一フォトレジスト層を形成した後、該第二金属層上にはパターン化された第二フォトレジスト層を形成し、該第二フォトレジスト層の一部は該第一金属層の該側辺に相対する別の側辺の上方に位置し、」と補正したこと。
　
（補正事項２）補正前の請求項１１の「Ｄ．光半透過フォトマスクを利用し該第二金属層上にパターン化された第二フォトレジスト層を形成し、該第二フォトレジスト層は２種の異なる厚みを備え、厚みが大きい部分の該第二フォトレジスト層は該第一金属層の該側辺に相対する別の側辺の上方に位置し、厚みが小さい部分の該第二フォトレジスト層は該第一フォトレジストと厚みが大きい部分の第二フォトレジスト層に連接し、」を、補正後の請求項１１の「Ｄ．該第一フォトレジスト層を形成した後、光半透過フォトマスクを利用し該第二金属層上にパターン化された第二フォトレジスト層を形成し、該第二フォトレジスト層は２種の異なる厚みを備え、厚みが大きい部分の該第二フォトレジスト層は該第一金属層の該側辺に相対する別の側辺の上方に位置し、厚みが小さい部分の該第二フォトレジスト層は該第一フォトレジストと厚みが大きい部分の第二フォトレジスト層に連接し、」と補正したこと。
　
　上記補正事項１及び２は、いずれも、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第４号に掲げる明りょうでない記載の釈明を目的とするものである。
　そして、上記補正事項１及び２は、本願の願書に最初に添付した明細書の【００２５】及び【００３３】段落の記載に基づく補正であり、本願の願書に最初に添付した明細書、特許請求の範囲又は図面のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、 平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしている。
　したがって、本件補正は、適法になされたものである。
　
３．本願発明
　本願の請求項２７に係る発明（以下「本願発明」という。）は、平成２３年６月２８日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項２７に記載されている事項により特定される以下のとおりのものである。
　
「【請求項２７】
　基板、複数の薄膜トランジスターを含み、
　該複数の薄膜トランジスターは該基板表面に位置し、該各薄膜トランジスターはゲート極層、ソース極／ドレイン極層、該ゲート極層と該ソース極／ドレイン極層間に挟み設置する半導体層を含み、しかも該ソース極と該ドレイン極間の距離は1.5 〜2.5 μｍであることを特徴とする液晶ディスプレー用下基板。」
　
４．引用刊行物に記載された発明
（４−１）原査定の拒絶の理由に引用され、本願の優先権主張の日前に日本国内において頒布された特開平７−３２１３２６号公報（以下「引用刊行物」という。）には、以下の事項が記載されている。なお、下線は、当審において付与したものである。（以下、同じ。）
　
「【０００１】
【産業上の利用分野】本発明は、電子素子及びその製造方法に係り、より詳細には、絶縁性基体の表面に配線パターンが形成されており、その表面を覆って窒化珪素絶縁膜が形成されている電子素子に関する。」
「【００３４】
【実施例】以下に本発明の実施例を挙げて詳細に説明する。なお、当然のことではあるが、本発明の範囲は以下の実施例に限定されるものではない。
【００３５】
実施例では、ＴＦＴを用いたアクティブマトリクス液晶表示素子におけるＴＦＴの多層金属配線の交差部に本発明を適用した例を示す。
【００３６】本実施例におけるＴＦＴは逆スタガ構造であり、図１及び図２に基づき説明する。
【００３７】
ガラス基板（コーニング＃７０５９）５の表面に、ＩＴＯを成膜後、パターニングを行い画素電極となる透明電極（ＩＴＯ電極）７を形成した。
【００３８】
次いで、Ｃｒ膜を厚さ１００ｎｍで成膜し、次いで、レジストの塗布・現像後、エッチングにより、線幅５μｍのゲート配線１０と、線幅７μｍのゲート電極９を形成した。
【００３９】エッチングに際しては、ウエットエッチング又はドライエッチングの異方性をを制御することにより、基板５とゲート配線１０あるいはゲート電極９との角度を制御した。本例では、その角度をほぼ９０°とした。
【００４０】
次に、プラズマＣＶＤ法により窒化珪素絶縁膜を基板５及びゲート電極９、ゲート配線１０を覆うように窒化珪素膜を形成した。成膜は、以下に示す種々の条件で行った。この窒化珪素絶縁膜は、ＴＦＴのゲート絶縁膜及び層間絶縁膜となる。
【００４１】（窒化珪素絶縁膜の形成条件）
成膜装置：アネルバ社製平行平板型インラインタイプ
ＲＦ電極面積：６０ｘ６０ｃｍ2導入ガス（ｓｃｃｍ）
ＳｉＨ4：　５０　
ＮＨ3　：１５０
Ｎ2　　：５００
Ａｒ　 ：５００
圧力：１５０Ｐａ
基板温度：１５０〜４００℃
ＲＦ電力：１００〜５００Ｗ
励起周波数：１３．５６ＭＨｚ
膜厚：２００ｎｍ、３００ｎｍ
次いで、不純物を添加しないアモルファスシリコンよりなる半導体層（ｉ：ａ−Ｓｉ層）１５を約１００ｎｍの厚さに常法により成膜し、続いて同一チャンバー内でオーミックコンタクト層１７としてＰを添加したアモルファスシリコン層（ｎ
+
：ａ−Ｓｉ層）を約２０ｎｍ積層した。
【００４２】レジスト工程後、ＴＦＴのチャネル部のみを残し、他の部分のアモルファスシリコン膜をウエットエッチングにより除去した。エッチング液はＨＦを含むエッチャントにより行った。この時アモルファスシリコン膜を除去することによって露出した窒化珪素膜表面はオーバーエッチングの時間、エッチング液に晒されており、わずかにエッチングされる。
【００４３】次に、レジスト工程後透明電極（ＩＴＯ）７に達するコンタクトホールを形成した。このコンタクトホールはドライエッチングにより形成した。
【００４４】
次に、Ｃｒ膜を３００ｎｍ成膜し、パターニングによりソース電極１１及びソース配線１２並びにドレイン電極１３及びドレイン配線１８を形成した。
なお、このＴＦＴのチャネル長は４μｍとし、チャネル幅は６μｍとした。
「【符号の説明】
１　チャネル部、
３　絶縁膜、
３ａ　ゲート絶縁膜、
３ｂ　交差部の層間絶縁膜、
５　基板、
７　透明電極（ＩＴＯ電極）、
９　ゲート電極、
１０　ゲート配線、
１１　ソース電極、
１２　ソース配線、
１３　ドレイン電極、
１５　ａ−Ｓｉ、
１７　ｎ+−ａ−Ｓｉ、
１８　ドレイン配線。」
　
（４−２）そうすると、引用刊行物には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
　「基板５の表面に、ゲート電極９が形成され、
　前記基板５及び前記ゲート電極９を覆うようにゲート絶縁膜３ａ及び交差部の層間絶縁膜３ｂとなる絶縁膜３が形成され、
　その上に、ＴＦＴのチャネル部となる不純物を添加しないアモルファスシリコンよりなる半導体層１５と、オーミックコンタクト層１７としてＰを添加したアモルファスシリコン層が積層され、
　その上に、ソース電極１１及びドレイン電極１３が形成され、
　チャネル長が４μｍであるＴＦＴを用いたアクティブマトリクス液晶表示素子。」
　
５．対比
（５−１）刊行物発明の「基板５」及び「ＴＦＴ」は、本願発明の「基板」及び「薄膜トランジスタ」に相当する。そして、刊行物発明には、複数の「ＴＦＴ」が含まれていることは明らかである。
　
（５−２）刊行物発明の「ゲート電極９」は、本願発明の「ゲート極層」に相当し、刊行物発明の「ソース電極１１及びドレイン電極１３」は、本願発明の「ソース極／ドレイン極層」に相当する。
　
（５−３）刊行物発明の「半導体層１５」は、本願発明の「半導体層」に相当する。そして、刊行物発明の「半導体層５」は、「ゲート電極９」と「ソース電極１１及びドレイン電極１３」間に挟み設置されていることは明らかである。
　
（５−４）刊行物発明の「アクティブマトリクス液晶表示素子」は、本願発明の「液晶ディスプレー用下基板」に相当する。
　
（５−５）そうすると、本願発明と刊行物発明とは、
「基板、複数の薄膜トランジスターを含み、
　該複数の薄膜トランジスターは該基板表面に位置し、該各薄膜トランジスターはゲート極層、ソース極／ドレイン極層、該ゲート極層と該ソース極／ドレイン極層間に挟み設置する半導体層を含む液晶ディスプレー用下基板。」
である点で一致し、次の点で相違する。
　
（相違点）本願発明では、「該ソース極と該ドレイン極間の距離は1.5 〜2.5 μｍである」のに対して、刊行物発明では、「チャネル長」、すなわち「ソース電極１１及びドレイン電極１３」間の距離は、４μｍである点。
　
６．判断
　以下、上記相違点について、検討する。
　一般に、薄膜トランジスタのソース電極及びドレイン電極間の距離、すなわち、チャネル長は、薄膜トランジスタに要求される特性や集積度等を考慮して、当業者が適宜設定しうる設計的事項である。そして、本願発明の「1.5 〜2.5 μｍ」という値も、以下の周知例１及び２に記載されているように、通常取りうる値である。
　
（周知例１）特開２００２−１８９４２８号公報には、以下の事項が記載されている。
「【０００１】
【発明の属する技術分野】本発明は、例えばコンピュータ等のディスプレイとして用いられる液晶表示装置のアレイ基板に関するものである。」
「【０００８】前記薄膜トランジスタの半導体層をａ−Ｓｉもしくは多結晶Ｓｉとすることにより、より大型基板への本発明の適用が可能になるという効果を有している。
【０００９】また、
半導体層としてａ−Ｓｉもしくは多結晶Ｓｉを用いた場合、チャネル長を２μｍ以下とすることで、より効果的に薄膜トランジスタをディプリーション型化できるという効果を有している。
　
（周知例２）特開平１１−１０３０６８号公報には、図６とともに、以下の事項が記載されている。
「【０００１】
【発明が属する技術分野】本願発明は結晶構造を有する半導体薄膜を利用した半導体装置およびその作製方法に関する。特に、逆スタガ構造の薄膜トランジスタ（以下、ＴＦＴと略記する）の構成に関する。また、上記ＴＦＴを用いた半導体回路、電気光学装置及び電子機器の構成に関する。」
「【００９２】まず、実施例１の作製工程に従って図６（Ａ）の状態を得る。ここで実施例１と異なる点は、ソース電極６０１、ドレイン電極６０２を形成する際にチャネルエッチング領域６００の長さをＣ3 とする点にある。この時、
Ｃ
3 
はゲイト電極幅と一致させるため、１〜10μｍ（代表的には３〜５μｍ）となる。
【００９３】この状態で実施例１に示した様にチャネルエッチング工程を行い、保護膜を設けると図６（Ｂ）の状態を得る。この時、
６０３で示される領域がチャネル形成領域となり、そのチャネル長はＬ
3 
（＝Ｃ
3 
）で表される。
　
　そうすると、刊行物発明においても、トランジスタの特性や集積度等を考慮し、本願発明のように「該ソース極と該ドレイン極間の距離は1.5 〜2.5 μｍである」構成とすることは、当業者が必要に応じて適宜なし得たことである。
　したがって、上記相違点は、当業者が容易になし得た範囲に含まれる程度のものにすぎず、本願発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
７．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。