【事件の表示】
　特願２００８−２６７７４３「低温で基板のステップカバレージを改良する方法及び装置」拒絶査定不服審判事件〔平成２１年　１月１５日出願公開，特開２００９−　１０４３４〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１　手続の経緯
　本願は，平成８年１１月８日（パリ条約による優先権主張：１９９５年１１月２１日，アメリカ合衆国）に出願した，特願平８−２９５９８３号の一部を，平成２０年１０月１６日に新たな特許出願としたものであって，平成２３年１１月２８日付けで拒絶の理由が通知され，平成２４年４月２日に意見書と手続補正書が提出され，同年４月２３日付けで拒絶査定がなされ，同年８月２７日に拒絶査定不服審判が請求されるとともに手続補正書が提出され，同年１１月１９日付けで審尋を行い，平成２５年４月２２日に回答書が提出されたものである。
　
２　本願発明
　平成２４年８月２７日付けの手続補正書による補正は，補正前の特許請求の範囲から，請求項４−１７を削除するものであるから，特許法第１７条の２第４項（平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第１号に掲げる請求項の削除を目的とした補正であるといえる。
　したがって，この補正は適法なものであるから，本願の請求項１−３に係る発明は，平成２４年８月２７日付けの手続補正書によって補正された特許請求の範囲の請求項１−３に記載された事項により特定されるとおりのものと認められるところ，その請求項１に係る発明（以下「本願発明１」という。）は，次のとおりのものである。
　
「【請求項１】
　基板上に特徴部を形成する方法であって，
　ａ）アパーチャの表面にわたって，５Åから700Åの間の厚さを有するチタン層をスパッタリングし；
　ｂ）前記アパーチャをキャップすることなく，前記チタン層の表面にわたって，200Åから１μｍの間の厚さを有するアルミニウムを化学蒸着し；
　ｃ）前記化学蒸着されたアルミニウムにわたって，アルミニウムを660℃より低い温度で物理気相成長させ，化学蒸着されたアルミニウムと物理気相成長されたアルミニウムを，ボイドを形成することなくバイアに流動させる
ステップを有し，前記（ａ）から（ｃ）までのステップは，統合された処理システム内で同時に実行され，さらに
　ｄ）前記物理気相成長されたアルミニウムを250℃から350℃の間の温度でアニーリングする
ステップを有し，前記物理気相成長されたアルミニウムはドーパントを含む方法。」
　
３　引用例とその記載事項，及び，引用発明
　原査定の拒絶の理由に引用され，本願の優先権主張の日前に頒布された刊行物である， 特開平７−１１５０７３号公報（以下「引用例１」という。），特開昭６４−７６７３６号公報（以下「引用例２」という。），特開平２−２１６８２２号公報（以下「引用例３」という。），特開平７−８６１８７号公報（以下「引用例４」という。），特開平６−３４２７９０号公報（以下「引用例５」という。）には，図面とともに以下の事項が記載されている。（なお，下線は，当合議体において付したものである。以下同じ。）
　
・引用例１：特開平７−１１５０７３号公報
（１ａ）「【請求項１】　
シリコン基板上に堆積された層間絶縁膜にコンタクト孔を形成
コンタクト孔を有する前記層間絶縁膜上に，チタン膜と窒化チタン膜を順次堆積する工程
第１のアルミニウム膜を堆積する工程
第２のアルミニウムを堆積する工程
高温加熱により両者のアルミニウム膜を流動化させ前記コンタクト孔内部をアルミニウムにて埋設する工程
第１のアルミニウム膜を化学気相成長法により形成
【請求項２】　前記第１のアルミニウム膜の堆積は，アルミニウムをコンタクト孔内に被覆性良く成長できる条件にて行う請求項１に記載の半導体装置の製造方法。
【請求項３】　前記
第１のアルミニウム膜の厚さは０．０５〜０．２μｍよりなる
【請求項４】　前記第２のアルミニウム膜は，コンタクト孔内の被覆性が良くなくても，堆積速度の速い堆積方法にて形成する請求項２または３に記載の半導体装置の製造方法。
【請求項５】　前記
第２のアルミニウム膜の堆積はスパッタリング法により行われる
【請求項６】　前記第２のアルミニウム膜の堆積は化学気相成長法により行われる請求項４に記載の半導体装置の製造方法。
【請求項７】　
前記第１のアルミニウム膜を堆積する工程と，前記第２のアルミニウム膜を堆積する工程と，高温加熱によりアルミニウム膜を流動化させ，前記コンタクト孔内部をアルミニウムにて埋設する工程を，すべて同一真空中にて連続で行う
　
（１ｂ）「【従来の技術】高集積化，多層化の進む半導体装置において，素子の微細化，平坦化への要求が厳しいものとなっている。コンタクト孔を介した層間絶縁上下間での接続も，これまでの技術では要求される特性を満足させる事は非常に困難となってきた。そこで，コンタクト上での平坦化を目的としたコンタクト孔の埋設方法として，Ａ１のリフローによる埋設技術が開発されてきた。この方式では，Ａ１をスパッタリング法を用いて堆積した後，これを同一真空中にて高温で加熱し，Ａ１を流動化させてコンタクト孔を埋め込んでいる（例えば，特開平４−６５８３１参照）。
　このＡ１のリフローを用いた従来の半導体装置の製造方法では，図３に示すように，シリコン基板１に形成された拡散層２上の層間絶縁膜３にコンタクト孔４を形成した後［図３（ａ）］，
後工程の高温加熱に起因して起るＡ１のシリコン基板へのスパイク現象やリークの発生などを防止するため，Ａ１のシリコン基板との反応を阻止するためのバリア膜であるチタン（Ｔi）膜５，窒化チタン（ＴiＮ）膜６を順次堆積する
　
（１ｃ）「【実施例】次に本発明の第１の実施例による処理について図面を参照して説明する。
　図１は本発明の一実施例を用いる工程毎の断面図を示す。
拡散層２が形成されたシリコン基板１上に厚さ１．０μｍの層間絶縁膜３を堆積
層間絶縁膜３にコンタクト孔４を開孔
Ｔｉ膜５を０．０３μｍ，ＴｉＮ膜６を０．１μｍを例えばスパッタリング法を用いて順次堆積
第１のＡｌ膜としてＣＶＤ法によるＡｌ膜７を例えばジメチルアルミニウムハイドライド（ＤＭＡＨ）等のガスを用いて基板温度１５０〜１７０℃，堆積速度０．０１μｍ／ｍｉｎの被覆性の良い条件で堆積
第２のＡｌ膜として，スパッタリング法を用いて，例えばＡｌ−１％Ｓｉ−０．５％ＣｕなどのＡｌ合金膜８を堆積
４５０℃で１８０秒間加熱しＣＶＤ−Ａｌ膜７及びスパッタＡｌ合金膜８を流動化させて，コンタクト孔４を埋設し平坦な表面を有するＡｌ合金膜９を得る
　但し，以上の工程において，ＣＶＤ−Ａｌ膜７表面，及びスパッタＡｌ合金膜８表面の酸化を防ぎ，両者のＡｌのフロー性を確保するために，
ＣＶＤ−Ａｌ膜７の堆積，スパッタＡｌ膜８の堆積，及びＡｌ流動化のための高温加熱の工程は全て同一真空中で行われる
　なお，
ＣＶＤ−Ａｌ膜７の膜厚は，Ａｌの膜厚不足に起因するコンタクト孔４側壁でのＡｌの分離を防止するためには０．０５μｍ以上は必要であり，堆積速度の遅いＣＶＤ−Ａｌ膜７堆積による単位時間当たりの処理枚数低下を防止するためには０．２μｍ以下であることが適切である
　
（１ｄ）「【発明の効果】以上説明したように本発明は，堆積速度は速いが被覆性の悪いスパッタＡｌ合金膜８あるいは第２のＣＶＤ−Ａｌ膜１０の堆積を行うに先立って，被覆性の優れた第１のＣＶＤ−Ａｌ膜７を堆積しているため，微細なコンタクトにおいてもリフローによるＡｌの埋設を行うのに充分な膜厚のＡｌをコンタクト孔４の側壁に確保できる。このため，リフローの際におけるコンタクト孔４側壁でのＡｌの分離を防ぐことができ，すなわち
コンタクト孔４内部でのボイドの発生を防止できる
　
（１ｅ）図１は，引用例１に記載された発明の一実施例の工程毎の断面図であって，上記摘記（１ｃ）の記載を参酌すれば，同図（ｂ）から，コンタクト孔４をキャップすることなく，ＴｉＮ膜６の表面にわたって，ＣＶＤ−Ａｌ膜７が，化学蒸着されていることを読み取ることができる。
　
　引用発明
　引用例１の上記摘記（１ａ）−（１ｅ）を総合勘案すれば，引用例１には，
「拡散層２が形成されたシリコン基板１上に厚さ１．０μｍの層間絶縁膜３を堆積する工程と，
　次に，層間絶縁膜３にコンタクト孔４を開孔する工程と，
　続いて，Ｔｉ膜５を０．０３μｍ，ＴｉＮ膜６を０．１μｍをスパッタリング法を用いて順次堆積する工程と，
　次に，第１のＡｌ膜としてＣＶＤ法によるＡｌ膜７を堆積する工程と，
　更に，第２のＡｌ膜として，スパッタリング法を用いて，Ａｌ−１％Ｓｉ−０．５％ＣｕのＡｌ合金膜８を堆積する工程と，
　続いて，４５０℃で１８０秒間加熱しＣＶＤ−Ａｌ膜７及びスパッタＡｌ合金膜８を流動化させて，コンタクト孔４を埋設し平坦な表面を有するＡｌ合金膜９を得る工程と，
　を備えた，コンタクト孔４内部でのボイドの発生を防止した半導体装置の製造方法であって，
　前記工程において，ＣＶＤ−Ａｌ膜７表面，及びスパッタＡｌ合金膜８表面の酸化を防ぎ，両者のＡｌのフロー性を確保するために，ＣＶＤ−Ａｌ膜７の堆積，スパッタＡｌ膜８の堆積，及びＡｌ流動化のための高温加熱の工程は全て同一真空中で行われるものであり，
　ＣＶＤ−Ａｌ膜７の膜厚は，Ａｌの膜厚不足に起因するコンタクト孔４側壁でのＡｌの分離を防止するためには０．０５μｍ以上は必要であり，堆積速度の遅いＣＶＤ−Ａｌ膜７堆積による単位時間当たりの処理枚数低下を防止するためには０．２μｍ以下であることが適切であり，ＣＶＤ−Ａｌ膜７は，コンタクト孔４をキャップすることなく，ＴｉＮ膜６の表面にわたって化学蒸着されているものである，
　半導体装置の製造方法。」
　の発明（以下「引用発明」という。）が記載されていると認められる。 
　
・引用例２：特開昭６４−７６７３６号公報
（２ａ）「２．特許請求の範囲
（１）
基板表面の凹部に金属を埋め込む半導体装置の製造方法において
凹部を含む表面に高融点の第１の金属を堆積
第２の金属を上記凹部が閉鎖されていない程度の膜厚に堆積
第３の金属を（バイアス）スパッタ
（２）
第１の金属はチタン（Ｔｉ）
（３）第２，第３の金属は同一種類のアルミニウム（Ａｌ）又はアルミニウム合金であることを特徴とする特許請求の範囲際１項記載の半導体装置の製造方法。
（４）
第２，第３の金属はアルミニウム及びアルミニウム合金の異種組合せ
　
（２ｂ）「（
従来の技術
　
半導体集積回路の製造において
コンタクトホール又はスルーホール等をアルミニウム（Ａｌ）等の配線用金属に埋め込み，且つ凹凸のある段差部などを平坦化する技術としてバイアススパッタ方法がある
　例えば，ＩＥＥＥ　　ＰＲＯＣＥＥＤＩＮＧＳ　ＯＦ　ＴＨＥ　ＩＮＴＥＲＮＡＴＩＯＮＡＬ　ＥＬＥＣＴＲＯＮ　ＤＥＶＩＣＥＳ　ＭＥＥＴＩＮＧ　Ｄｅｃ７−１０　１９８６　Ｐ７０〜７３に開示された方法がある。即ち，第２図に示すように真空槽に基板を導入する前に付着した基板表面の酸素等の不純物ガスの放出による膜質の劣化及びコンタクトホール下部の拡散層等へのアルゴンイオンの衝撃によるダメージを防く為，第２図に示す如く，１ステップ目で通常のスパッタ方法で半導体基板例えば，Ｓｉ基板（１１）上の酸化膜（ＳｉＯ２）（１２）に設けられた開口部（１３）にアルミニウム又はアルミニウム合金又は高融点金属及び，そのシリサイドの下地膜（１４）をＳｉ基板（１１）を加熱状態で成膜し，（第２図（ｂ）
２ステップ目をバイアススパッタ法により，アルミニウム又はアルミニウム合金をＳｉ基板（１１）を加熱状態で成膜し，バイアスによる加熱効果とイオン衝撃によりＡｌ又はＡｌ合金の融点より低い温度で表面張力等のＰによりコンタクトホール内にＡｌ又はＡｌ合金を流動させ埋め込むものである
　
（２ｃ）「（
実　施　例
　以下，本発明半導体装置の製造方法の一実施例を図面を参照して説明する。
　半導体基板例えば，シリコンの半導体ウェハ（１）表面に形成された二酸化シリコン膜などの絶縁層（２）には凹部例えば，開口が半導体ウェハ（１）表面を露出して設けられている開口部はコンタクトホール（３）と呼ばれている。
このホール（３）に，特に上記半導体ウェハ（１）を予め加熱することなく，第１の金属例えば，高融点金属であるチタン（Ｔｉ）膜（４）を第１図（ａ）に示す如く厚さ，例えば，１００Å〜数１００Å程度に１層目メタルとして通常行われているスパッタリングにて堆積させる。（第１の工程）
　
次に，上記−層目メタル（４）上に，特に半導体ウェハ（１）を予め加熱することなく，上記メタル（４）より低融点金属の第２の金属例えばアルミニウム（Ａｌ）の層（５）を上記コンタクトホール（３）が閉鎖されない程度の厚さ，例えば１０００Å程度の厚さに，例えば通常に行われているスパッタリング法にて堆積させる。（第２の工程）
なおこの時，半導体ウェハ（１）表面上には先に成膜したチタンの第１層メタル（４）が存在するのでアルミニウムが半導体ウェハ（１）と直接接触することがないのでコンタクトホール（３）底部のコンタクト部分でのシリコンとアルミニウムの反応を阻止できる基板温度条件が高くなる
　次に上記アルミニウムの層（５）の上にさらに，この層（５）と同一か，上記第１のメタル（４）より低融点の金属，例えばアルミニウム層（６）を成膜する。この成膜は平坦表面部分の厚さが，例えば６０００〜９０００Å程度の厚さになるように行う。即ち，
第３の工程は，例えば半導体ウェハ（１）を予め３００℃〜６００℃，例えば３５０℃程度に加熱した状態で半導体ウェハ（１）にＲＦバイアス（自己バイアス電圧３００Ｖ）を印加しながらスパッタリングにてアルミニウムの層（６）を堆積させる
アルミニウムの層（６）は先に堆積しているアルミニウムの層（５）が１層目のチタンと均一に馴染んで存在しているので，両者の濡れ性は極めて良好であり，アルニウムの層（６）のアルミニウムはコンタクトホール（１３）内に向かってスムーズに移動して，上記コンタクトホール（３）を埋め尽くすことができる
第１，第２，第３の工程は大気に晒すことなく連続的に実行する。その手段は種々あり複数のプロセスを同一真空槽内に形成して，工程移動又は同一位置で３工程を順次実行する
第１層メタルの主要な効果はアルミニウムと比較して高融点材料はバイアス無しの通常のスパッタ条件のもとでは，ステップカバレージが良い点，高融点材料と第２層目のアルミニウムが低温で，均一に馴染んで（島状に成長すること無しに）特にコンタクトホール部での濡れ性が期待される点を利用している
　従って，本発明の効果はＣＶＤ（化学気相成長法）工程によって第１層メタルを成膜しても得られる。
　上記実施例ではコンタクトホールでの引き出し線の実施例について説明したが，凹部への金属層の形成であれば何れでもよい。
（発明の効果）
　以上説明したように本発明によれば
半導体ウェハ凹部に欠陥のない良好な金属層を形成できる
　
・引用例３：特開平２−２１６８２２号公報
（３ａ）「次いで，
前記コンタクト開口１２の領域で，前記第一導電層１５により残存する窪み部を実質的に充填するのを確実にするような高い段差被覆性の被着方法により，第二電気的導電層１６が被着される
　本発明によれば，前記
第二導電層１６の被着は
被着されるべき種の十分な表面移動度を提供するのに十分な高い温度に基板が保持され
アルミニウムを主体とする合金の直流スパッタにより行われる
この操作中の基板の温度に関して，前記被着されるべき種（ｓｐｅｃｉｅｓ）の表面移動度に好ましい，できるだけ高い温度が選択されるが
実際に，使用される好ましい温度は４５０℃を越えない
　
・引用例４：特開平７−８６１８７号公報
（４ａ）「このような要求を満たす有力な処理装置として
複数の処理を一貫して連続処理するマルチチャンバー処理装置が注目されている
このマルチチャンバー処理装置では，各処理室でＣＶＤあるいはスパッタなどにより成膜処理を行なった後，これらの処理室と同様の真空度に保たれた搬送室内の搬送装置を介して連続的に次の処理室へ搬送し，連続的に成膜処理を行なうことができ，複数の処理を効率良く行なうことができるため，スループットを高めることができる。また，各処理工程を結ぶ搬送室が真空に保たれているため，被処理体をクリーンな環境下で搬送することができ，被処理体を各処理工程での処理状態をそのまま維持することができ，各処理の再現性を高めることができる
　
（４ｂ）「次に，
上記マルチチャンバー処理装置を用いた配線用成膜処理の一例
処理室１内ではスパッタリングによりＴｉＮを半導体ウエハのコンタクトホールの表面に密着層を形成し，処理室２内では処理室１内で処理後の半導体ウエハのコンタクトホールにブランケットＷによりタングステンを埋め込み，処理室３内では処理室２内でタングステン埋め込み後の半導体ウエハの表面からタングステンをエッチバックしてコンタクトホールにのみタングステンを残す処理を行なう
これらの一連の配線処理同時に行ない，各処理室での処理後は連続して次の工程へ半導体ウエハを第１搬送装置９を介して搬送する。勿論，各処理室内はいずれもそれぞれの処理に必要な真空度に保持されている
　
・引用例５：特開平６−３４２７９０号公報
（５ａ）「【請求項１】　(1) 
層間絶縁膜にビアホ−ルまで形成した集積回路基板上にブランケットアルミＣＶＤ法によりアルミ膜層を形成し，且つビアホ−ル埋込みを行う工程
スパッタ蒸着法によりアルミ合金膜を成膜する工程
前記集積回路基板を熱処理する工程
【請求項２】　前記アルミＣＶＤ法は，成長前処理として，チタン又は窒化チタン膜成長を行う
【請求項３】　前記ビアホ−ルは，アルミ下層間絶縁膜又はアルミ−アルミ間層間絶縁膜に開孔するものであることを特徴とする請求項１又は請求項２記載の半導体装置の製造方法。
【請求項４】　前記アルミ合金膜は，Al−Cu，Al−Si−Cu，Al−Ge，Al−Si又はAl−Pdから選ばれたものからなることを特徴とする請求項１，請求項２又は請求項３記載の半導体装置の製造方法。
【請求項５】　
前記熱処理は，前記アルミ合金膜成膜時又は成膜直後に実施する
　
（５ｂ）「【発明が解決しようとする課題】上記した従来法では，ＣＶＤアルミ膜７を窒化チタン膜６上に単層で使用している。
ＣＶＤ法によるアルミ膜は，現状では純アルミのみ成膜が可能
　
従って，ＣＶＤアルミ膜７を窒化チタン膜６上に単層で使用する従来の多層配線構造では，配線としての信頼性が低く，これを微細化すると，ストレスマイグレ−ション不良やエレクトロマイグレ−ション不良が多発するという問題があった
　本発明は，従来の上記問題点，欠点に鑑み成されたものであって，その目的は，ストレスマイグレ−ション不良及びエレクトロマイグレ−ション不良が生ぜず，高平坦性，低抵抗及びマイグレ−ション耐性に優れた配線形成を可能とする微細多層配線形成方法に係る半導体装置の製造方法を提供することにある。」（【０００５】−【０００７】）
　
（５ｃ）「その後，フォトレジスト９を除去し，
400℃で30分間N
2
による熱処理を行い，スパッタAl-1％Cu膜８中の銅をＣＶＤアルミ膜７中に拡散させ，このスパッタAl-1％Cu膜８とＣＶＤアルミ膜７とを合金化させることにより，エレクトロマイグレ−ション及びストレスマイグレ−ション耐性の強い配線を形成する
　
４　対比
（１）引用発明の『「厚さ１．０μｍの層間絶縁膜３」が堆積された「拡散層２が形成されたシリコン基板１』，及び，「コンタクト孔４を埋設し平坦な表面を有するＡｌ合金膜９」は，それぞれ，本願発明１の「基板」，及び，「特徴部」に相当する。したがって，本願発明１と引用発明は，「基板上に特徴部を形成する方法」に係る発明である点で共通する。
　
（２）引用発明の「コンタクト孔４」，「ＣＶＤ−Ａｌ膜７」は，それぞれ，本願発明１の「アパーチャ」，「化学蒸着されたアルミニウム」に相当する。
　また，引用発明の「Ｔｉ膜５」及び「ＴｉＮ膜６」と，本願発明１の「チタン層」は，いずれも「高融点の金属層」である点で一致する。
　そして，引用発明は，「ＣＶＤ−Ａｌ膜７は，コンタクト孔４をキャップすることなく，ＴｉＮ膜６の表面にわたって化学蒸着されているものである」から，本願発明１と引用発明は，「ａ）アパーチャの表面にわたって，高融点の金属層をスパッタリングし；ｂ）前記アパーチャをキャップすることなく，前記高融点の金属層の表面にわたって，アルミニウムを化学蒸着」する工程を備えた発明である点で共通する。
　
（３）引用発明の「ＣＶＤ−Ａｌ膜７」の膜厚は，「Ａｌの膜厚不足に起因するコンタクト孔４側壁でのＡｌの分離を防止するためには０．０５μｍ以上は必要であり，堆積速度の遅いＣＶＤ−Ａｌ膜７堆積による単位時間当たりの処理枚数低下を防止するためには０．２μｍ以下であることが適切」であるとされており，当該「０．０５μｍ以上」かつ「０．２μｍ以下」の膜厚は，本願発明１の「200Åから１μｍの間の厚さ」の範囲に含まれるから，本願発明１と引用発明は，「200Åから１μｍの間の厚さを有するアルミニウムを化学蒸着」する工程を備えた発明である点で共通する。
　
（４）引用発明の「スパッタリング法」，及び，「Ａｌ−１％Ｓｉ−０．５％ＣｕのＡｌ合金膜８」は，それぞれ，本願発明１の「物理気相成長」，及び，『「ドーパントを含む」「アルミニウム」』に相当する。
　また，引用発明の『「ＣＶＤ−Ａｌ膜７及びスパッタＡｌ合金膜８を流動化させて，コンタクト孔４を埋設し」，「コンタクト孔４内部でのボイドの発生を防止した」』は，本願発明１の「化学蒸着されたアルミニウムと物理気相成長されたアルミニウムを，ボイドを形成することなくバイアに流動させる」に相当する。
　
（５）してみれば，本願発明１と引用発明との一致点と相違点は，次のとおりといえる。　
＜一致点＞
 「基板上に特徴部を形成する方法であって，
　ａ）アパーチャの表面にわたって，高融点の金属層をスパッタリングし；
　ｂ）前記アパーチャをキャップすることなく，前記高融点の金属層の表面にわたって，200Åから１μｍの間の厚さを有するアルミニウムを化学蒸着し；
　ｃ）前記化学蒸着されたアルミニウムにわたって，アルミニウムを物理気相成長させ，化学蒸着されたアルミニウムと物理気相成長されたアルミニウムを，ボイドを形成することなくバイアに流動させる
ステップを有し，前記物理気相成長されたアルミニウムはドーパントを含む方法。」
　
＜相違点＞
・相違点１
　「高融点の金属層」が，本願発明１では「５Åから700Åの間の厚さを有するチタン層」であるのに対して，引用発明では「Ｔｉ膜５を０．０３μｍ，ＴｉＮ膜６を０．１μｍ」順次堆積して得られた積層体である点。
　
・相違点２
　「化学蒸着されたアルミニウムと物理気相成長されたアルミニウムを，ボイドを形成することなくバイアに流動させる」工程が，本願発明１が「アルミニウムを660℃より低い温度で物理気相成長させ，化学蒸着されたアルミニウムと物理気相成長されたアルミニウムを，ボイドを形成することなくバイアに流動させる」のに対して，引例発明では「スパッタリング法を用いて，Ａｌ−１％Ｓｉ−０．５％ＣｕのＡｌ合金膜８を堆積する工程と，続いて，４５０℃で１８０秒間加熱しＣＶＤ−Ａｌ膜７及びスパッタＡｌ合金膜８を流動化させ」るものである点。
　
・相違点３
　本願発明１が「前記（ａ）から（ｃ）までのステップは，統合された処理システム内で同時に実行され」るのに対して，引用発明では「前記工程において，ＣＶＤ−Ａｌ膜７表面，及びスパッタＡｌ合金膜８表面の酸化を防ぎ，両者のＡｌのフロー性を確保するために，ＣＶＤ−Ａｌ膜７の堆積，スパッタＡｌ膜８の堆積，及びＡｌ流動化のための高温加熱の工程は全て同一真空中で行われるものであ」る点。
　
・相違点４
　本願発明１が「前記物理気相成長されたアルミニウムを250℃から350℃の間の温度でアニーリングするステップを有」するのに対して，引用発明は，そのようなステップを明示しない点。
　
５　相違点についての判断
・相違点１について 
　引用例１の上記摘記（１ｂ）の「後工程の高温加熱に起因して起るＡｌのシリコン基板へのスパイク現象やリークの発生などを防止するため，Ａｌのシリコン基板との反応を阻止するためのバリア膜であるチタン（Ｔｉ）膜５，窒化チタン（ＴiＮ）膜６を順次堆積する」との記載に照らして，引用発明において，コンタクト孔４を開孔する工程と，第１のＡｌ膜としてＣＶＤ法によるＡｌ膜７を堆積する工程との間に，チタン（Ｔｉ）膜５，窒化チタン（ＴiＮ）膜６を順次堆積する工程を設けたことの技術的意義は，「後工程の高温加熱に起因して起るＡｌのシリコン基板へのスパイク現象やリークの発生などを防止するため，Ａｌのシリコン基板との反応を阻止するためのバリア膜」を設ける点にあるものと認められる。
　一方，引用例２の上記摘記（２ｃ）の「なおこの時，半導体ウェハ（１）表面上には先に成膜したチタンの第１層メタル（４）が存在するのでアルミニウムが半導体ウェハ（１）と直接接触することがないのでコンタクトホール（３）底部のコンタクト部分でのシリコンとアルミニウムの反応を阻止できる基板温度条件が高くなる。」との記載，及び，引用例５の上記摘記（５ａ）の「【請求項２】　前記アルミＣＶＤ法は，成長前処理として，チタン又は窒化チタン膜成長を行う」との記載に照らして，コンタクト孔を開孔する工程と，ＣＶＤ法によるＡｌ膜を堆積する工程との間に，Ａｌとシリコン基板との反応を阻止するためのバリア膜として，チタン層を設ける構造は周知であったと認められる。
　したがって，引用発明の，Ｔｉ膜５とＴｉＮ膜６を順次堆積して得られた積層体に替えて，チタン層を設けることは，当業者が適宜なし得たことである。
　そして，半導体装置の製造において，コンタクト孔に堆積する膜の厚さの具体的な値は，コンタクト孔の径の大小，コンタクト孔の深さ，他に堆積するＡｌ膜の厚さ等の種々の条件によって定め得る設計事項であると解される。
　してみれば，引用例２の上記摘記（２ｃ）の「このホール（３）に，特に上記半導体ウェハ（１）を予め加熱することなく，第１の金属例えば，高融点金属であるチタン（Ｔｉ）膜（４）を第１図（ａ）に示す如く厚さ，例えば，１００Å〜数１００Å程度に１層目メタルとして通常行われているスパッタリングにて堆積させる。（第１の工程）」との記載も参酌すれば，引用発明の，Ｔｉ膜５とＴｉＮ膜６を順次堆積して得られた積層体に替えて，チタン層を設けることとした場合の，当該チタン膜の厚さとして，例えば，「５Åから700Åの間の厚さ」の範囲に含まれる厚さを選択することに格別の困難は認められない。
　また，本願明細書及び図面の記載からは，本願発明１のチタン層の「５Å」及び「700Å」という値に臨界的な意義を認めることはできないから，このような構成を採用したことによる効果も，当業者が予測する範囲内のものといえる。
　したがって，引用発明において，相違点１に係る本願発明１の構成を採用することは当業者にとって容易である。
　
・相違点２について
　引用例２の上記摘記（２ｂ）の「（従来の技術）半導体集積回路の製造において配線技術，例えば半導体素子の多層配線技術において，コンタクトホール又はスルーホール等をアルミニウム（Ａｌ）等の配線用金属に埋め込み，且つ凹凸のある段差部などを平坦化する技術としてバイアススパッタ方法がある。」，「２ステップ目をバイアススパッタ法により，アルミニウム又はアルミニウム合金をＳｉ基板（１１）を加熱状態で成膜し，バイアスによる加熱効果とイオン衝撃によりＡｌ又はＡｌ合金の融点より低い温度で表面張力等のＰによりコンタクトホール内にＡｌ又はＡｌ合金を流動させ埋め込むものである。」との記載，上記摘記（２ｃ）の「第３の工程は，例えば半導体ウェハ（１）を予め３００℃〜６００℃，例えば３５０℃程度に加熱した状態で半導体ウェハ（１）にＲＦバイアス（自己バイアス電圧３００Ｖ）を印加しながらスパッタリングにてアルミニウムの層（６）を堆積させる。この時アルミニウムの層（６）は先に堆積しているアルミニウムの層（５）が１層目のチタンと均一に馴染んで存在しているので，両者の濡れ性は極めて良好であり，アルニウムの層（６）のアルミニウムはコンタクトホール（１３）内に向かってスムーズに移動して，上記コンタクトホール（３）を埋め尽くすことができる。」，及び，引用例３の上記摘記（３ａ）の「第二導電層１６の被着は，被着されるべき種の十分な表面移動度を提供するのに十分な高い温度に基板が保持され，純粋なアルミニウムまたはアルミニウムを主体とする合金の直流スパッタにより行われる。」との記載に照らして，アルミニウム合金を所定の温度でスパッタリングにより堆積させ，コンタクトホールに流動させて前記コンタクトホールをアルミニウム合金で埋め込む方法は周知である。
　したがって，引用発明の「スパッタリング法を用いて，Ａｌ−１％Ｓｉ−０．５％ＣｕのＡｌ合金膜８を堆積する工程と，続いて，４５０℃で１８０秒間加熱しＣＶＤ−Ａｌ膜７及びスパッタＡｌ合金膜８を流動化させ」る工程に替えて，「アルミニウムを所定の温度でスパッタリングにより堆積させ，ＣＶＤ−Ａｌ膜とスパッタリングにより堆積したアルミニウムを，ボイドを形成することなくバイアに流動させる」ようにすることは当業者が適宜なし得たことである。
　そして，引用例２の上記摘記（２ｃ）の「第３の工程は，例えば半導体ウェハ（１）を予め３００℃〜６００℃，例えば３５０℃程度に加熱した状態で半導体ウェハ（１）にＲＦバイアス（自己バイアス電圧３００Ｖ）を印加しながらスパッタリングにてアルミニウムの層（６）を堆積させる。」との記載，及び，引用例３の上記摘記（３ａ）の「この操作中の基板の温度に関して，前記被着されるべき種（ｓｐｅｃｉｅｓ）の表面移動度に好ましい，できるだけ高い温度が選択されるが，しかし前記アルミニウムが存在する他の物質と相互作用し，前記装置に取り消し得ないような劣化をもたらす温度限界よりも低くしなければならない。実際に，使用される好ましい温度は４５０℃を越えない。」との記載から，アルミニウム合金を所定の温度でスパッタリングにより堆積させ，コンタクトホールに流動させて前記コンタクトホールをアルミニウム合金で埋め込む際のスパッタリングの温度として，「３００℃〜６００℃，例えば３５０℃程度」，及び，「４５０℃を越えない」ことが好ましいことが理解できるから，引用発明の「スパッタリング法を用いて，Ａｌ−１％Ｓｉ−０．５％ＣｕのＡｌ合金膜８を堆積する工程と，続いて，４５０℃で１８０秒間加熱しＣＶＤ−Ａｌ膜７及びスパッタＡｌ合金膜８を流動化させ」る工程に替えて，「アルミニウムを所定の温度でスパッタリングにより堆積させ，ＣＶＤ−Ａｌ膜とスパッタリングにより堆積したアルミニウムを，ボイドを形成することなくバイアに流動させる」工程を採用した場合の前記「所定の温度」として，「660℃より低い温度」の範囲に含まれる前記「３００℃〜６００℃，例えば３５０℃程度」の温度，あるいは，「４５０℃を越えない」程度の温度を選択することに格別の困難は認められない。また，このような構成を採用したことによる効果も，当業者が予測する範囲内のものといえる。
　したがって，引用発明において，相違点２に係る本願発明１の構成を採用することは当業者にとって容易である。
　
・相違点３について
　引用例４の上記摘記（４ａ）の「複数の処理を一貫して連続処理するマルチチャンバー処理装置が注目されている。」，「このマルチチャンバー処理装置では，各処理室でＣＶＤあるいはスパッタなどにより成膜処理を行なった後，これらの処理室と同様の真空度に保たれた搬送室内の搬送装置を介して連続的に次の処理室へ搬送し，連続的に成膜処理を行なうことができ，複数の処理を効率良く行なうことができるため，スループットを高めることができる。また，各処理工程を結ぶ搬送室が真空に保たれているため，被処理体をクリーンな環境下で搬送することができ，被処理体を各処理工程での処理状態をそのまま維持することができ，各処理の再現性を高めることができる。」との記載，及び，上記摘記（４ｂ）の「上記マルチチャンバー処理装置を用いた配線用成膜処理の一例について説明する。例えば，処理室１内ではスパッタリングによりＴｉＮを半導体ウエハのコンタクトホールの表面に密着層を形成し，処理室２内では処理室１内で処理後の半導体ウエハのコンタクトホールにブランケットＷによりタングステンを埋め込み，処理室３内では処理室２内でタングステン埋め込み後の半導体ウエハの表面からタングステンをエッチバックしてコンタクトホールにのみタングステンを残す処理を行なう。これらの一連の配線処理同時に行ない，各処理室での処理後は連続して次の工程へ半導体ウエハを第１搬送装置９を介して搬送する。勿論，各処理室内はいずれもそれぞれの処理に必要な真空度に保持されている。」との記載から，ＣＶＤあるいはスパッタなどの複数の処理を一貫して連続処理するマルチチャンバー処理装置，すなわち，本願発明１でいう「統合された処理システム」が周知であったこと，及び，当該マルチチャンバー処理装置が，スループットを高め，各処理の再現性を高めることができる等の利点を有していることが理解できる。
　一方，スループットを高め，各処理の再現性を高めることは，半導体装置の製造において，当業者が常に念頭に置いている課題の一つであると認められる。
　してみれば，引用発明において，前記スループットを高め，各処理の再現性を高めるという前記課題を解決する為に，引用発明の各工程における処理を，マルチチャンバー処理装置を用いて一貫して連続処理することは，当業者が容易に想到し得たことである。
　そして，引用例４には，処理室１内でスパッタリングによりＴｉＮを半導体ウエハのコンタクトホールの表面に密着層として形成する工程を，処理室２内で前記コンタクトホールにブランケットＷによりタングステンを埋め込む工程とを同時に行ない，各処理室での処理後は連続して次の工程へ半導体ウエハを第１搬送装置９を介して搬送することが記載されているのであるから，引用発明の処理にマルチチャンバー処理装置を採用した場合に，引用発明のＣＶＤ−Ａｌ膜７の堆積，スパッタＡｌ膜８の堆積等の工程の処理に加えて，前記ＣＶＤ−Ａｌ膜７の堆積の工程に先立つ工程である，コンタクト孔４へ高融点の金属層をスパッタリングにより堆積する工程を，前記マルチチャンバー処理装置において同時に行なうようにすることに格別の困難は認められない。また，このような構成を採用したことによる効果も，当業者が予測する範囲内のものといえる。
　したがって，引用発明において，相違点３に係る本願発明１の構成を採用することは当業者にとって容易である。
　
・相違点４について
　上記「相違点２について」で検討したように，引用発明の「スパッタリング法を用いて，Ａｌ−１％Ｓｉ−０．５％ＣｕのＡｌ合金膜８を堆積する工程と，続いて，４５０℃で１８０秒間加熱しＣＶＤ−Ａｌ膜７及びスパッタＡｌ合金膜８を流動化させ」る工程に替えて，「アルミニウムを660℃より低い温度で物理気相成長させ，化学蒸着されたアルミニウムと物理気相成長されたアルミニウムを，ボイドを形成することなくバイアに流動させる」工程を採用することは当業者にとって容易である。
　
　一方，引用例５の上記摘記（５ｂ）の「ＣＶＤ法によるアルミ膜は，現状では純アルミのみ成膜が可能であり，銅やシリコン或いはゲルマニウム等の不純物を添加した合金膜は成膜不可能である。従って，ＣＶＤアルミ膜７を窒化チタン膜６上に単層で使用する従来の多層配線構造では，配線としての信頼性が低く，これを微細化すると，ストレスマイグレ−ション不良やエレクトロマイグレ−ション不良が多発するという問題があった。」との記載，及び，上記摘記（５ｃ）の「400℃で30分間N2による熱処理を行い，スパッタAl-1％Cu膜８中の銅をＣＶＤアルミ膜７中に拡散させ，このスパッタAl-1％Cu膜８とＣＶＤアルミ膜７とを合金化させることにより，エレクトロマイグレ−ション及びストレスマイグレ−ション耐性の強い配線を形成する」との記載から，ＣＶＤ法により成膜される純アルミは配線としての信頼性が低く，これを微細化すると，ストレスマイグレ−ション不良やエレクトロマイグレ−ション不良が多発するという問題があること，及び，ＣＶＤ法により成膜されたアルミ膜層の上に，スパッタ蒸着法によりAl-1％Cu膜を成膜し，その後，400℃で30分間N2による熱処理を行い，スパッタAl-1％Cu膜中の銅をＣＶＤアルミ膜中に拡散させ，このスパッタAl-1％Cu膜とＣＶＤアルミ膜７を合金化させることで前記問題を解決できることが当業者であれば理解することができる。
　
　そうすると，引用発明の「スパッタリング法を用いて，Ａｌ−１％Ｓｉ−０．５％ＣｕのＡｌ合金膜８を堆積する工程と，続いて，４５０℃で１８０秒間加熱しＣＶＤ−Ａｌ膜７及びスパッタＡｌ合金膜８を流動化させ」る工程に替えて，「アルミニウムを660℃より低い温度で物理気相成長させ，化学蒸着されたアルミニウムと物理気相成長されたアルミニウムを，ボイドを形成することなくバイアに流動させる」工程を採用した場合において，前記「流動させる」工程の後に，前記「化学蒸着されたアルミニウム」が，「純アルミ」のままであると，ストレスマイグレ−ション不良やエレクトロマイグレ−ション不良の原因となり得るという問題について，当業者であれば直ちに理解するといえる。
　
　してみれば，ストレスマイグレ−ション不良やエレクトロマイグレ−ション不良が望ましくないことは当業者において自明の事項であるから，当該問題を解決するために，ＣＶＤ−Ａｌ膜の上へのスパッタＡｌ合金膜の堆積後に，所定の熱処理，すなわちアニーリングを行い，スパッタＡｌ合金膜中のドーパントをＣＶＤ−Ａｌ膜中に拡散させ，前記スパッタＡｌ合金膜と前記ＣＶＤ−Ａｌ膜との合金化を行うことは当業者が容易に想到し得たことである。
　
　そして，引用例５の上記摘記（５ｃ）に「400℃で30分間N2による熱処理を行い」と記載されているが，当該「400℃で30分間N2による熱処理を行い」という工程の技術的意義は，「スパッタAl-1％Cu膜中の銅をＣＶＤアルミ膜中に拡散させ，このスパッタAl-1％Cu膜とＣＶＤアルミ膜７を合金化させること」にあると解されるから，前記「400℃」という温度は，「スパッタAl-1％Cu膜中の銅をＣＶＤアルミ膜中に拡散」させるという結果を得られる範囲内で，適宜決定し得た設計事項であると認められる。
　このことは，引用例５の上記摘記（５ａ）の「【請求項１】　(1) 層間絶縁膜にビアホ−ルまで形成した集積回路基板上にブランケットアルミＣＶＤ法によりアルミ膜層を形成し，且つビアホ−ル埋込みを行う工程，(2) 前記ＣＶＤアルミ層の上層にスパッタ蒸着法によりアルミ合金膜を成膜する工程，(3) 前記アルミ合金膜層の表面にフォトレジストを塗布し，露光現像して所定の配線パタ−ンを該フォトレジストに形成する工程，(4) 異方性ドライエッチング法により前記フォトレジストの配線パタ−ン内に露出する前記アルミ合金層をエッチングし，また，下層の前記ＣＶＤアルミ層をエッチングする工程，(5) 前記フォトレジストを除去する工程，(6) 前記集積回路基板を熱処理する工程，とを有することを特徴とする半導体装置の製造方法。」との記載において，「(6) 前記集積回路基板を熱処理する工程」の温度が特定されていないことからも明らかである。
　
　一方，「拡散」の程度が，温度，時間，ドーパントの種類によって定まる拡散係数，ドーパントの濃度，膜厚等の種々の条件によって影響を受けることは周知の事項である。
　してみれば，前記「ＣＶＤ−Ａｌ膜の上へのスパッタＡｌ合金膜の堆積後に，所定の熱処理，すなわちアニーリングを行い，スパッタＡｌ合金膜中のドーパントをＣＶＤ−Ａｌ膜中に拡散させ，前記スパッタＡｌ合金膜と前記ＣＶＤ−Ａｌ膜との合金化を行う」にあたり，必要とされる程度の拡散を得るために，ドーパントの種類，濃度，膜厚等の条件を考慮して，熱処理の温度及び時間を設定するにあたり，前記「所定の熱処理」の温度として，「250℃から350℃の間」の範囲に含まれる温度を選択することは，当業者が適宜なし得たことといえる。
　また，本願明細書及び図面の記載からは，本願発明１における，アニーリングする温度である「250℃」及び「350℃」という値に臨界的な意義を認めることはできないから，このような構成を採用したことによる効果も，当業者が予測する範囲内のものといえる。
　したがって，引用発明において，相違点４に係る本願発明１の構成を採用することは当業者にとって容易である。
　
６　むすび 
　以上のとおり，本願発明１は，引用例１−５に記載された発明に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
　したがって，本願は，他の請求項について検討するまでもなく，拒絶すべきものである。
　
　よって，結論のとおり審決する。