(57)【要約】      （修正有）【課題】従来のプロセスキットと比較して、単一のエッジリングで、エッジ効果を低減し、処理ウィンドウを広げる、半導体処理チャンバでの使用に適したプロセスキットを提供する。【解決手段】プロセスキットは、一般的に、プラズマチャンバ内で半導体基板の周囲に隣接して配置され、半導体基板の周囲を取り囲むエッジリングを含む。基板１１０とエッジリングとの間のギャップの寸法は約１０００μｍ未満であり、基板１１０とエッジリングとの間の高さの差は約±３００μｍ未満である。リングの抵抗率は約５０オーム・ｃｍ未満である。【選択図】図１
0003210105.tif 000002
【実用新案登録請求の範囲】
【請求項１】
半導体処理チャンバ内での使用に適したプロセスキットであって、
エッジリングであって、
内側リングであって、
第２面に対向する第１面を有する非金属導電体を含み、非金属導電体は５０オーム・ｃｍ未満の抵抗率を有し、内側リングは内側リングの内径に沿って配置されたノッチを含み、ノッチは、１２００μｍ未満立ち上がる鉛直成分と、１３００μｍ〜２５００μｍの間で延びる水平成分とを有する内側リングと、
内側リングに結合され、内側リングの周囲を囲む外側リングであって、
第４面に対向する第３面を有する石英本体を含む外側リングとを含むエッジリングを含むプロセスキット。
【請求項２】
内側リングの第２面に接触する少なくとも１つの熱接触パッドを含む、請求項１記載のプロセスキット。
【請求項３】
熱接触パッド及びエッジリングは、同様の熱伝導率を共有する、請求項２記載のプロセスキット。
【請求項４】
少なくとも１つの熱接触パッドは、非連続的なリング形状を有する、請求項２記載のプロセスキット。
【請求項５】
外側リングの第４面に結合された導電性部材を含む、請求項１記載のプロセスキット。
【請求項６】
外側リングは、第４面に形成されたチャネルを含み、導電性部材は、チャネル内に少なくとも部分的に配置される、請求項５記載のプロセスキット。
【請求項７】
基板上に半導体プロセスを実行するためのプラズマチャンバであって、
基板支持アセンブリと、
基板支持アセンブリに隣接して使用するのに適し、基板支持アセンブリのフランジに結合されたプロセスキットであって、
エッジリングの内径に沿って配置されたノッチを含むエッジリングであって、ノッチは、１２００μｍ未満立ち上がる鉛直成分と、１３００μｍ〜２５００μｍの間で延びる水平成分とを有するエッジリングと、
エッジリングに結合された導電性部材とを含むプロセスキットとを含むプラズマチャンバ。
【請求項８】
内側リングは、５０オーム・ｃｍ未満の抵抗率を有する、請求項７記載のプラズマチャンバ。
【請求項９】
エッジリングに結合され、エッジリング内に形成されたスロット内に配置された少なくとも１つの熱接触パッドを含む、請求項７記載のプラズマチャンバ。
【請求項１０】
導電性部材は、エッジリング内に形成されたチャネル内に少なくとも部分的に配置されている、請求項７記載のプラズマチャンバ。
【請求項１１】
処理チャンバ内での使用に適したプロセスキットであって、
処理チャンバ内に配置された基板支持アセンブリの周囲を囲むエッジリングであって、
基板支持アセンブリに隣接して配置された内側リングであって、内側リングは、非金属導電性材料と、内側リングの内径に沿って配置されたノッチとを含み、ノッチは、１２００μｍ未満立ち上がる鉛直成分と、１３００μｍ〜２５００μｍの間で延びる水平成分とを有する内側リングと、
内側リングに結合され、内側リングの周囲を囲む外側リングであって、石英材料を含む外側リングとを含むエッジリングと、
外側リングに結合された導電性部材とを含むプロセスキット。
【考案の詳細な説明】
【背景】
【０００１】
（分野）
本開示の実施形態は、概して、半導体処理に関し、より具体的には、半導体処理チャンバ内で使用されるプロセスキットに関する。
【０００２】
（関連技術の説明）
様々な半導体製造プロセス（例えば、プラズマ援用エッチング又は化学気相堆積）は、プラズマ処理チャンバ内で実行される。基板支持体は、半導体処理チャンバ内の処理位置で基板を支持する。１以上の処理ガスを含むプラズマ領域が半導体処理チャンバ内で維持され、基板支持体上に配置された基板上で半導体製造プロセスを実行する。
【０００３】
プラズマシースは、プラズマを材料境界に分離する空間電荷によって形成される強い電場の薄い領域である。プラズマエッチングの間、プラズマシースは、プラズマと、エッチングされる基板、半導体処理チャンバの壁、及びプロセスキットを含むプラズマ領域と接触する半導体処理チャンバの他のすべての部分との間に形成される。
【０００４】
プラズマシースの厚さ（ｄ）は、以下に示す数式１で表される。
ｄ＝（２／３）（ε／ｉ）１／２（２ｅ／ｍ）１／４（ＶＰ−ＶＤＣ）３／４
（数式１）
【０００５】
数式中、「ｉ」はイオン電流密度、「ε」は真空の誘電率、「ｅ」は素電荷、「ｍ」はイオン質量、「ＶＰ」はプラズマポテンシャルである。図示されるように、プラズマシースの厚さは、プラズマパラメータ、すなわち、イオン電流「ｉ」及び「ＶＤＣ」にそれぞれ影響を与えるソース電力及びバイアス電力を調整することによって増加又は減少させることができる。プラズマ領域内で生成されたイオンは、プラズマシースに垂直な軌道でプラズマシース内を加速される。プラズマシースは、一般的に、基板の平坦面に平行であるので、プラズマシースを通過するイオンは、一般的に、垂直方向に基板に衝突する。逆に、（例えば、基板の端部にプロセスキットが存在することによって引き起こされる）プラズマシースの形状の摂動は、局所的にイオン束を変化させ、プラズマシースを通過するイオンを非垂直方向に基板に衝突させ、これによってエッチングの不均一性を生じさせる。
【０００６】
したがって、当技術分野では、改良されたプロセスキットが必要とされている。
【概要】
【０００７】
半導体処理チャンバ内での使用に適したプロセスキットが開示されている。一実施形態では、プロセスキットは、エッジリングを含む。エッジリングは、内側リングと外側リングとを含む。内側リングは、第２面に対向する第１面を有する非金属の導電体を含む。非金属の導電体は、約５０オーム・ｃｍ未満の抵抗率を有する。内側リングは、内側リングの内径に沿って配置されたノッチを更に含む。ノッチは、約１２００μｍ未満立ち上がる鉛直成分と、約１３００μｍ〜約２５００μｍの間で延びる水平成分とを有する。外側リングは内側リングに結合され、内側リングの周囲を取り囲む。外側リングは、第４面に対向する第３面を有する石英本体を含む。
【０００８】
別の一実施形態では、基板上に半導体プロセスを実行するためのプラズマチャンバが開示される。プラズマチャンバは、基板支持アセンブリとプロセスキットとを含む。プロセスキットは、基板支持アセンブリに隣接して使用するのに適しており、基板支持アセンブリのフランジに結合されている。プロセスキットは、エッジリングと導電性部材とを含む。エッジリングは、エッジリングの内径に沿って配置されたノッチを含む。ノッチは、約１２００μｍ未満立ち上がる鉛直成分と、約１３００μｍ〜約２５００μｍの間で延びる水平成分とを有する。更に、導電性部材はエッジリングに結合される。
【０００９】
更に別の一実施形態では、処理チャンバ内で使用するのに適したプロセスキットは、エッジリングと、少なくとも１つの熱接触パッドと、導電性部材とを含む。エッジリングは、処理チャンバ内に配置された基板支持アセンブリの周囲を包囲する。エッジリングは、内側リングと外側リングとを含む。内側リングは、基板支持アセンブリに隣接して配置され、非金属の導電性材料を含む。内側リングは、内側リングの内径に沿って配置されたノッチを更に含み、ノッチは、約１２００μｍ未満立ち上がる鉛直成分と、約１３００μｍ〜約２５００μｍの間で延びる水平成分とを有する。外側リングは、内側リングに結合され、内側リングの周囲を取り囲む。外側リングは、石英材料を含む。少なくとも１つの熱接触パッドは、内側リングに結合され、内側リング内に形成されたスロット内に配置される。更に、導電性部材は、外側リングに結合される。
【図面の簡単な説明】
【００１０】
本開示の上述した構成を詳細に理解することができるように、上記に簡単に要約した本開示のより具体的な説明を、実施形態を参照して行う。実施形態のいくつかは添付図面に示されている。しかしながら、添付図面は例示的な実施形態を示しているに過ぎず、したがってこの範囲を制限していると解釈されるべきではなく、他の等しく有効な実施形態を含み得ることに留意すべきである。
【図１】本明細書に記載の実施形態に係るプラズマ処理チャンバの概略断面図を示す。
【図２Ａ】〜
【図２Ｂ】図１のプロセスキットの概略断面図及び拡大概略断面図をそれぞれ示す。
【図３】図１のプロセスキットの概略上面図を示す。
【図４Ａ】〜
【図４Ｂ】バイアス電力に対して高いソース電力で実行された窒化物のエッチング速度と、バイアス電力に対して低いソース電力で実行された窒化物のエッチング速度との概略グラフを示す。
【００１１】
理解を促進するために、図面に共通する同一の要素を示す際には可能な限り同一の参照番号を使用している。一実施形態の要素及び構成を更なる説明なしに他の実施形態に有益に組み込んでもよいと理解される。
【詳細な説明】
【００１２】
本明細書に記載されている実施形態は、概して、従来のプロセスキットと比較して、単一のエッジリングでエッジ効果を低減する、半導体処理チャンバでの使用に適したプロセスキットに関する。プロセスキットは、一般的に、プラズマチャンバ内で半導体基板の周囲に隣接して配置され、半導体基板の周囲を取り囲むエッジリングを含む。基板とエッジリングとの間のギャップの寸法は約１０００μｍ未満であり、基板とエッジリングとの間の高さの差は約±３００μｍ未満である。リングの抵抗率は約５０オーム・ｃｍ未満である。
【００１３】
本明細書に記載の「基板」又は「基板表面」は、一般的に、上で処理が行われる任意の基板表面を指す。例えば、基板表面は、用途に応じて、シリコン、酸化シリコン、ドープされたシリコン、シリコンゲルマニウム、ゲルマニウム、ガリウムヒ化、ガラス、サファイア、及び任意の他の材料（例えば、金属、金属窒化物、金属合金、及び他の導電性又は半導電性材料）を含むことができる。基板又は基板表面はまた、誘電体材料（例えば、二酸化ケイ素、窒化ケイ素、有機ケイ酸塩、及び炭素ドープの酸化ケイ素又は窒化物材料）を含むことができる。「基板」という用語は、「ウェハ」という用語を更に含むことができる。基板自体は、特定のサイズ又は形状に限定されない。本明細書に記載された実施形態は、概して丸い基板を参照して行われているが、他の形状（例えば、多角形、正方形、矩形、湾曲した、又は他の非円形のワークピース）が、本明細書に記載の実施形態に応じて利用されてもよい。
（処理チャンバの概略説明）
【００１４】
図１は、本実施形態を使用することができる半導体処理チャンバ１００の一実施形態の概略断面図を示す。図示の半導体処理チャンバ１００は、エッチング又は化学蒸着（ＣＶＤ）のいずれかに適した磁気強化プラズマチャンバである。
【００１５】
処理チャンバ１００は、円筒形の側壁１０２と、円形の底壁１０４と、円形の上壁１０６とを含む。アノード電極１０８は、上壁１０６の底部に取り付けられ、電気的に接地されてもよい。アノード電極１０８は、処理ガスが半導体処理チャンバ１００に入るガス入口として機能するように穿孔されていてもよい。半導体処理チャンバ１００の壁１０２、１０４、１０６の各々は金属であるが、壁１０２、１０４、１０６の一部又は全部は、半導体材料又は誘電体材料を含んでいてもよい。誘電体ではない任意の壁１０２、１０４、１０６は、電気的に接地され、アノード電極１０８の一部として機能させることができる。
【００１６】
基板支持アセンブリ１２０は、処理チャンバ１００内に配置される。基板支持アセンブリ１２０は、アノード電極１０８に面する実質的に平坦な前面１４０を有する。基板支持アセンブリ１２０の前面１４０は、処理中に基板１１０を支持する。基板支持アセンブリ１２０は、半導体処理チャンバ１００の底壁１０４によって支持することができる。基板支持アセンブリ１２０は、以下に説明するようにカソード電極として機能する金属製の基板支持体１２２を有するが、基板支持体１２２は、基板支持アセンブリ１２０内に配置された別の電極がカソード電極として動作するように構成されていれば、金属である必要はない。
【００１７】
基板１１０は、機械式クランプ、真空、重力、又は静電力によって、基板支持アセンブリ１２０上の定位置に保持することができる。一実施形態では、基板支持アセンブリ１２０は、処理中に基板支持アセンブリ１２０の前面１４０に対して基板１１０をしっかりと保持するために通電可能な静電チャック１２６を含む。
【００１８】
静電チャック１２６は、誘電体材料１４２によって囲まれた少なくとも１つのチャック電極１２４を含む。静電チャック１２６の誘電体材料１４２は、チャック電極１２４を基板１１０及び金属基板支持体１２２から電気的に絶縁し、こうしてチャック電極１２４への通電時に基板１１０への静電引力を発生させることができる。静電チャック１２６を動作させるための電力は、電源１２８によって供給される。
【００１９】
基板１１０を支持する静電チャック１２６の部分１４４の直径は、基板１１０の直径より小さくすることができる（すなわち、基板１１０は、基板１１０を支持する静電チャック１２６の部分１４４の周囲よりわずかに張り出している）。
【００２０】
基板支持アセンブリ１２０は、静電チャック１２６の下に配置された基板支持体１２２を更に含む。基板支持体１２２は、円筒形状とすることができ、金属材料（例えば、陽極酸化アルミニウム）で構成することができる。基板支持体１２２は、静電チャック１２６よりも大きな半径を有し、静電チャック１２６を基板支持体１２２に固定するのを促進するフランジ１４６を提供する。
【００２１】
真空ポンプ（図示せず）は、処理チャンバから排気マニホールド１３０を通ってガスを排気し、チャンバ内の全ガス圧力を、プラズマの生成を促進するのに十分低いレベル（例えば、約１０ミリトール〜２０トールの範囲内）に維持し、この範囲の下端及び上端の圧力は、それぞれ、エッチングプロセス及びＣＶＤプロセスにより適している。
【００２２】
基板１１０の処理中、プラズマは、基板１１０とアノード電極１０８との間に画定される処理チャンバ１００の領域１４８内に維持される。プラズマは、処理ガス混合物をプラズマ状態に励起することによって生成される。プラズマは、処理チャンバ内で生成する（インサイチュープラズマ）、又は別のチャンバ内で生成して（リモートプラズマソース）、処理チャンバ内にポンピングすることができる。
【００２３】
高周波（ＲＦ）電源１３２は、１以上の直列結合コンデンサ１３４を介して、以下のチャンバ部品：基板支持体１２２、チャック電極１２４、又は静電チャック１２６内に埋設された追加の電極（例えば、ワイヤメッシュ）のうちの１以上に接続される。これらの部品のいずれかがＲＦ電源に接続されていれば、これらはまとめて処理チャンバのカソード電極を構成する。一実施形態では、基板支持体１２２は、カソード電極として機能するようにＲＦ電源１３２に接続される。
【００２４】
ＲＦ電源１３２は、カソード電極と接地されたアノード電極１０８との間にＲＦ電圧を供給し、これはプラズマを維持するのに必要な励起電力を供給するのを助ける。カソードに印加されたＲＦ電圧はまた、アノード電極とプラズマの両方に対してカソード電極に負の時間平均ＤＣバイアス電圧を生成し、これはイオン化された処理ガス成分をカソード電極に向かって加速し、基板１１０の処理を促進する。
【００２５】
例示的な一実施形態では、基板支持アセンブリ１２０によって支持される基板１１０は、２００ｍｍ、３００ｍｍ、又は４５０ｍｍのシリコンウェハとすることができる。標準の２００ｍｍ基板は、一般的に、約７２５μｍの厚さを有する。標準的な３００ｍｍ基板は、一般的に、約７７５μｍの厚さを有する。標準的な４５０ｍｍ基板は、一般的に、約９２５μｍの厚さを有する。
（ユニバーサルプロセスキット）
【００２６】
図２Ａは、図１の半導体処理チャンバ１００内での使用に適したプロセスキット２００の概略断面図を示す。図３は、図１のプロセスキット２００の概略上面図を示す。図２Ａ及び図３の両方を参照すると、プロセスキット２００は、半導体処理チャンバ１００内に配置され、プラズマ処理を改善し、処理中にチャンバ部品を保護する。いくつかの実施形態では、プロセスキット２００は、基板支持アセンブリ１２０に結合される、及び／又は支持されることができ、基板支持アセンブリ１２０に隣接して使用することができる。プロセスキット２００は、基板１１０の周囲の周りに更に延在する、及び／又は基板１１０に隣接して配置される。
【００２７】
プロセスキット２００は、エッジリング２０２を含む。エッジリング２０２は、内側リング２０４及び外側リング２０６を含む。しかしながら、いくつかの実施形態では、内側リング２０４及び外側リング２０６は、単一のリングを形成可能であることが理解される。エッジリング２０２は、基板支持アセンブリ１２０の周囲１５０を取り囲む。エッジリング２０２は、エッジリング２０２及び／又は内側リング２０４の内径２１２に沿って配置されたノッチ２１０を含む。
【００２８】
内側リング２０４は、基板支持アセンブリ１２０に隣接して配置される。内側リング２０４は、第１面２１４及び第２面２１６を含み、第２面２１６は、第１面２１４に対向している。内側リング２０４は、約１００オーム・ｃｍ未満（例えば、約５０オーム・ｃｍ未満）の抵抗率を有する非金属及び／又は導電性材料から製造される。内側リング２０４は、炭化ケイ素材料、シリコン材料、非金属材料、及び／又はそれらの混合物及び組み合わせから製造されてもよい。
【００２９】
内側リング２０４は、ノッチ２１０を更に含む。いくつかの実施形態では、ノッチ２１０は、内側リング２０４の内径２１２内に形成される。ノッチ２１０は、図２Ａで参照矢印「Ｖ」によって表されるような鉛直成分を含む。鉛直成分Ｖは、約１５００μｍ未満（例えば、約１２００μｍ未満）の立ち上がりを有することができる。ノッチ２１０は、図２Ａの参照矢印「Ｈ」によって表されるような水平成分を更に含む。水平成分Ｈは、約１０００μｍ〜約３０００μｍ（例えば、約１３００μｍ〜約２５００μｍ（例えば、約１８００μｍ））の間を延びるラン（走行距離）を有することができる。ノッチ２１０は、処理中に、基板１１０を支持する、及び／又は基板１１０の動きを防止することができる。
【００３０】
図２Ｂは、図２Ａに示されるエッジリング２０２のノッチ２１０の拡大断面図である。基板１１０のエッジでプラズマシースを摂動させないために、プロセスキット２００の寸法は、厳密な公差内で正確に形成される。このように、基板１１０とエッジリング２０２の内側リング２０４との間のギャップＥの寸法は、約１０００μｍ未満（例えば、約８００μｍ未満（例えば、約８００μｍ未満））である。更に、エッジリング２０２の内側リング２０４の高さＦは、基板１１０の上面２４０と内側リング２０４の第１面２１４とがほぼ同じ平面内になるように選択される。いくつかの実施形態では、ほぼ同じ平面内とは、基板１１０の上面２４０によって形成される平面と内側リング２０４の第１面２１４によって形成される平面との間の鉛直距離が、互いに約±４００μｍ以内（例えば、互いに約±３００μｍ以内（例えば、互いに±２００μｍ以内））にある。
【００３１】
図２Ａ及び図３に戻ると、外側リング２０６は、内側リング２０４に結合され、内側リング２０４の周囲２１８を取り囲むことができる。いくつかの実施形態では、外側リング２０６は、外側リングの内周２２２に沿って形成された支持棚２２０を介して内側リング２０４を支持することができる。更に、外側リング２０６は、第３面２２４及び第４面２２６を含む。第３面２２４は、第４面２２６に対向することができる。外側リング２０６は、石英材料を含むことができる。
【００３２】
プロセスキット２００は、少なくとも１つの熱接触パッド２０８を更に含むことができる。いくつかの実施形態では、熱接触パッド２０８はオプションであってもよい。図２Ａには、１つの熱接触パッド２０８の一部のみが示されているが、図２Ｂに示されるように、複数の熱接触パッド２０８を利用可能であることが理解される。熱接触パッド２０８は、シリコーン（ポリマー）材料から製造することができる。更に、熱接触パッド２０８及びエッジリング２０２は、それぞれ同様の熱伝導率を共有することができる。熱接触パッド２０８の利点は、エッジリング２０２と静電チャック１２６との間の良好な熱接触の促進を含む。
【００３３】
熱接触パッド２０８は、内側リング２０４に結合させることができる。各熱接触パッド２０８は、内側リング２０４の第２面２１６と接触し、いくつかの実施形態では、各熱接触パッド２０８は、図３に示されるように、非連続の（すなわち、セグメント化された）リング形状を有することができる。このように、熱接触パッド２０８は、エッジリング２０２と同様のリング形状を含むことができるが、熱接触は、エッジリング２０２の周りに完全には延びていなくてもよい。しかしながら、いくつかの実施形態では、連続リングであり、連続したリング形状を有する１つの熱接触パッド２０８が、エッジリング２０２の周りに完全に延在していてもよいことが理解される。しかしながら、他の実施形態では、熱接触パッド２０８は、任意の適切な形状とすることができる。
【００３４】
更に、図３に示されるように、複数の熱接触パッド２０８が内側リング２０４に接触してもよい。図３には４つの熱接触パッド２０８が示されているが、任意の数の熱接触パッド２０８を利用可能であることが理解される。各熱接触パッド２０８は、エッジリング２０２と静電チャック１２６との間の良好な熱接触を促進することができる。
【００３５】
内側リング２０４の第２面２１６は、少なくとも部分的に内部に形成された少なくとも１つのスロット２２８を含むことができる。各スロット２２８は、熱接触パッド２０８のうちのそれぞれ１つを収容することができる。このように、熱接触パッド２０８の数と、内側リング２０４の第２面２１６内に形成されたスロット２２８の数は、同じとすることができる。各熱接触パッド２０８は、各スロット２２８内に完全に収容することができるが、いくつかの実施形態では、各熱接触パッド２０８は、内側リング２０４の第２面２１６を越えて突出するように、それぞれのスロット２２８から外へ部分的に延在させることができる。各スロット２２８は、それぞれの熱接触パッド２０８を保護し、熱接触パッド２０８の他の部品との干渉を最小にする。
【００３６】
いくつかの実施形態では、プロセスキット２００は、導電性部材２３０を更に含むことができる。導電性部材２３０は、外側リング２０６の第４面２２６に結合することができる。いくつかの実施形態では、外側リング２０６は、第４面２２６内に形成されたチャネル２３２を含むことができる。導電性部材２３０は、外側リング２０６が導電性部材２３０に結合されるように、チャネル２３２内に少なくとも部分的に配置することができる。
【００３７】
試験が行われ、結果は、図４Ａ及び図４Ｂの概略グラフに示されるように、本明細書に開示されるプロセスキットの使用によって、イオン集束及び非集束効果が最小限に抑えられることを示した。更に図示されるように、リングの上面に対する基板の表面の位置は、基板のエッジでのプラズマシースの摂動を最小にするために重要である。基板がエッジリングの平面より上になるようにエッジリングが機械加工される場合、プラズマシースは外側に曲げられる可能性がある。イオンはプラズマシースに対して垂直に移動し、従って基板のエッジから偏向され、エッチング速度を低下させる。他方、基板がリングの平面よりも下になるようにエッジリングが機械加工される場合、シースは内側に曲げられ、こうしてウェハのエッジにイオンを集束させ、エッチング速度を高める可能性がある。本明細書に開示されたプロセスキットの利用は、エッジリングと同じ平面内に基板を位置決めし、したがって、プラズマシースの屈曲が最小限に抑えられる。更に、プラズマシースが曲がる能力は、プラズマシースの厚さに依存し、したがって、プラズマ条件（主に、ソース及びバイアス電力（式１参照））に依存する。図４Ａ及び図４Ｂは、本開示のプロセスキットが、バイアス電力（例えば、約５０ワット〜約５００ワット）に対して高い電力ソース（例えば、約１０００ワット超）、又はバイアス電力（例えば、約５０ワット〜約５００ワット）に対して低いソース電力（例えば、約５００ワット未満）の場合、プロセスキットの幾何学的形状は、プラズマ条件にかかわらずエッジ効果を最小にした。
【００３８】
本開示の利点は、基板のエッジでプラズマシースの摂動を低減するプロセスキットを含む。エッジリングは、導電性リング及び非導電性リングを含むことができ、両方とも基板と平らになるように機械加工することができる。したがって、プロセスキットは、不均一なプラズマシースに起因するプラズマエッチングの変動を低減し、こうしてプロセスの均一性を改善するように機能する。
【００３９】
要約すると、本明細書に記載されている実施形態は、概して、従来のプロセスキットと比較して、単一のエッジリングで、エッジ効果を低減し、処理ウィンドウを広げる、半導体処理チャンバでの使用に適したプロセスキットに関する。プロセスキットは、一般的に、プラズマチャンバ内で半導体基板の周囲に隣接して配置され、半導体基板の周囲を取り囲むエッジリングを含む。基板とエッジリングとの間のギャップの寸法は約１０００μｍ未満であり、基板とエッジリングとの間の高さの差は約±３００μｍ未満である。リングの抵抗率は約５０オーム・ｃｍ未満である。
【００４０】
上記は本開示の実施形態を対象としているが、本開示の他の及び更なる実施形態は本開示の基本的範囲を逸脱することなく創作することができ、その範囲は以下の実用新案登録請求の範囲に基づいて定められる。
【図１】
0003210105.tif 000003
【図２Ａ】
0003210105.tif 000004
【図２Ｂ】
0003210105.tif 000005
【図３】
0003210105.tif 000006
【図４Ａ】
0003210105.tif 000007
【図４Ｂ】
0003210105.tif 000008