【事件の表示】
　特願２００６−５２７０２３「ＤＲＡＭアクセス・トランジスタ及び形成方法」拒絶査定不服審判事件〔平成１７年　３月３１日国際公開、ＷＯ２００５／０２９５７０、平成１９年　７月　５日国内公表、特表２００７−５１８２５０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯・本願発明
　本願は、２００４年９月１６日（パリ条約による優先権主張外国庁受理２００３年９月１７日、アメリカ合衆国）を国際出願日とする出願であって、平成２３年４月２６日付けの拒絶査定に対し、同年９月８日に審判請求がされたものであり、その請求項１に係る発明（以下「本願発明」という。）は、平成２２年９月１３日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、特許請求の範囲の請求項１に記載されている事項により特定される次のとおりのものと認める。
　
「【請求項１】
　リセス・ゲート構造を形成する方法であって，
　半導体基板上に方形断面形状の絶縁構造を形成し，
　前記半導体基板内に，前記隣接する絶縁構造間に，その絶縁構造間の間隔よりも狭い最大幅をもつトレンチを形成し，
　前記トレンチの底部及び側壁上にゲート酸化物を形成し，そして
　前記トレンチの内部及び上部に導電性領域を形成する，
　方法。」
　
２　引用例の記載と引用発明
（１）引用例：特開２０００−９１５２４号公報
　原査定の拒絶の理由に引用され、本願の優先権主張の日前に日本国内において頒布された刊行物である特開２０００−９１５２４号公報（以下「引用例」という。）には、「ＤＲＡＭセルのための小型化可能なワード線路構造体およびその製造法」（発明の名称）に関して、図１〜８６とともに以下の記載がある。（下線は当審において付加した。） 
　
・「【０００１】
【発明の属する技術分野】本発明は、全体的に言えばダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）セルデバイスに関する。さらに詳細に言えば本発明は、このようなデバイスのための小型化可能なワード線路構造体およびその製造法に関する。」
　
・「【００３１】実施例１００、２００に例示されているような本発明の
ワード線路構造体を作成する際、ワード線路１１２とワード線路受入れ領域１０８との間にゲート酸化物材料１３６の層を配置
【００３２】なお図１３〜図１９に示されているように、本発明の実施例１００、２００に例示された
ワード線路構造体のワード線路１１２を、内側表面１１４を有する内側の不純物添加されたポリシリコン部分１３８と外側表面１１６を有する外側の抵抗値の小さな部分１４０でもって作成
　
・「【００３４】
図１３、図１５および図１６を参照して、第１実施例１００をさらに詳細に説明
実施例１００はさらに、ワード線路１１２とワード線路受入れ領域１０８との間に配置された、前記で説明されたようなゲート酸化物材料１３６の層を有する
　
・「【００３７】本発明のワード線路構造体を製造する本発明による方法を説明する。図１３〜図１９を参照しなければならないが、それと共に図２０〜図５１および図５２〜図８６も参照されたい。
図２０〜図５１は前記で説明した第１実施例１００に対応するワード線路構造体を製造するのに適合した具体的な方法の段階を示した図
複数個のメサ型活性領域１０４を備えた全体的に平坦な基板１０２を作成
【００３８】段階（ａ）において、複数個のメサ型活性領域１０４は全体的に平坦な基板１０２から与えられた距離だけ外側に突き出ている。メサ型活性領域１０４は、基板１０２から与えられた距離の位置に外側表面１０６を有する。基板１０２は、基板の上に作成されそして基板１０２とメサ型活性領域１０４との両方の上に延長されている、絶縁体層１１８を有する。絶縁体層１１８は、複数個のメサ型活性領域１０４の間に複数個の分離領域１２０を形成する。分離領域１２０は外側端部１２２を有する。
【００３９】図２０〜図２９および図５２〜図６１を参照しなければならない。図２０〜図２９および図５２〜図６１は、それぞれ、第１実施例１００および第２実施例２００に適合した製造法に対する段階（ａ）に対応する方法の部分段階を示した図である。これらの部分段階は、…。
【００４０】図２２および図５４に示されているように、レジスト材料の第１層３０２がパターンに作成され、そしてこのパターンに作成された第１層３０２が活性領域１０４に対するマスクとして用いられる。図２３および図５５に示されているように、基板１０２の上に成長されたＳｉＯ2３００にエッチングが行われて、第１レジスト層３０２が前記のパターンに作成される時に除去された面積領域部分のＳｉＯ2が除去される。次に
図２４
に示されているように、基板１０２にエッチングによる除去が行われて、第１レジスト層３０２と成長したＳｉＯ
2　
００との下にメサ型の活性領域１０４が残される
【００４１】段階（ａ）はまた、…。
【００４２】この方法の段階（ｂ）についての細部をさらに詳細に説明する。この方法の段階（ｂ）は、絶縁体層１１８の上に複数個のＳｉ3Ｎ4のフィンガを作成する段階を有する。これらのフィンガは絶縁体層から外側に延長され、そしてそれらの間に複数個の隙間領域を定める。これらの隙間領域は、内側に絶縁体層にまで延長される深さを有する。ワード線路構造体１００の第１実施例を製造するのに適切である段階（ｂ）を実行する１つの方式を例として説明する。
図３０に示されているように、平坦化された表面の上にＳｉ
3
Ｎ
4
の第１層３１０を沈着する
次に、第１Ｓｉ
3
Ｎ
4
層３１０をレジスト材料の付加層３１２で被覆
付加レジスト層３１２をパターンに作成
第１Ｓｉ
3
Ｎ
4
層３１０にエッチングを行うことができ、それにより複数個の第１Ｓｉ
3
Ｎ
4
フィンガ３１４が作成
【００４３】
図３５に示されているように、Ｓｉ
3
Ｎ
4
をさらに沈着することによりＳｉ
3
Ｎ
4
フィンガ３１４の寸法を増大する
図３６に示されているように、
次にフィンガ３１４の間に複数個の隙間領域３１６を定めるように、このＳｉ
3
Ｎ
4
に再びエッチングを行う
　
・「【００４８】前記で説明した本発明の第１実施例１００に対して適切である製造法に関して、この方法の段階（ｃ）の特性に関する詳細を次に説明する。前記の図３６の説明を続けるならば、そして図３７を参照するならば、活性領域１０４の上に配置された隙間領域３１６に対し隙間領域３１６がメサ型活性領域１０４の外側表面１０６にまで下方に延長されるように、ＳｉＯ2層３０８にエッチングを行うことができる。同様に、メサ型活性領域１０４の外側表面１０６のいくらか内側のＳｉＯ2の中にまで、メサ型活性領域１０４の上に配置されない隙間領域３１６を下方に延長することができる。その後、
図３８に示されているように、隙間領域３１６に隣接するメサ型活性領域１０４の部分の中の基板１０２にエッチングを行う
延長された隙間領域３１６は、メサ型活性領域１０４
の上に、前記で説明したワード線路受入れ領域を形成
これらのワード線路受入れ領域はすべて床部分３２８を有する
　
・「【００５０】
図３９
に示されているように、
メサ型活性領域１０４
の中のワード線路受入れ領域に対し、ＳｉＯ
2
の付加層３３６を沈着する
活性領域の中では、ＳｉＯ
2
はゲート酸化物の層として付加
【００５１】段階（ｄ）は、
隙間領域３１６
により作成されるワード線路受入れ領域の中に複数個のワード線路１１２を配置する
【００５２】図１３〜図１９を再び参照するならば本発明の段階（ｄ）は、複数個のワード線路１１２のおのおのの内側の不純物添加されたポリシリコン部分１３８をワード線路受入れ領域１０８のおのおのの中に取り付ける部分段階と、複数個のワード線路１１２のおのおのの外側の抵抗値の小さな部分１４０を内側の不純物添加されたポリシリコン部分１３８のおのおのに取り付ける部分段階とを有することができる。内側の不純物添加されたポリシリコン部分１３８はワード線路１１２の内側表面１１４を有することができ、一方、外側の抵抗値の小さな部分１４０はワード線路１１２の外側表面１１６を有することができる。
【００５３】図３６〜図３９および図６７〜図７２にまた示されているように、本発明の方法の段階（ｃ）は、メサ型活性領域１０４の上に配置される隙間領域３１６、３２６の深さを第１深さまで延長する部分段階と、分離領域１２０の上に配置される隙間領域３１６、３２６の深さを第２深さまで延長する部分段階とを有することができる。与えられた１つのメサ型活性領域１０４、分離領域１２０および与えられた１つのワード線路１１２の間の与えられた境界の位置１４２においてワード線路１１２の内側表面１１４が外側に突き出るように、第２深さは第１深さよりも小さいことができる。
【００５４】本発明によるワード線路構造体の第１実施例１００を作成する場合に対し、本発明による方法の段階（ｄ）をさらに詳細に説明する。図３９からの説明を続けるならば、そして図４０を参照するならば、段階（ｄ）は、隙間領域３１６によって作成されたワード線路受入れ領域１０８の中に不純物添加されたポリシリコンの層３３８を取り付ける部分段階を有することができる。
図４１に示されているように、
ワード線路１１２の内側の不純物添加されたポリシリコン部分１３８を作成する
　
・図３８を図１３及び１６を勘案して参照すると、凹部（リセス）形状のワード線路受入れ領域１０８が形成されていることが見てとれる。
　
・図３９を図１３及び１６を勘案して参照すると、ワード線路受入れ領域１０８の床部分３２８及び側壁上に、ゲート酸化物の層として付加されるＳｉＯ2の付加層３３６が形成されていることが見てとれる。
　
・図４１を図１３及び１６を勘案して参照すると、ワード線路受入れ領域１０８の内部及び上部に、不純物が添加されたポリシリコン部分１３８が形成されていることが見てとれる。
　
（２）引用発明
ア　引用例の段落【００４２】を参照すると、平坦化された表面の上にＳｉ3Ｎ4の第１層３１０を沈着し、次に、第１Ｓｉ3Ｎ4層３１０をレジスト材料の付加層３１２で被覆し、付加レジスト層３１２をパターンに作成し、第１Ｓｉ3Ｎ4層３１０にエッチングを行うことにより複数個の第１Ｓｉ3Ｎ4フィンガ３１４を作成することが開示されているから、図３４も参照すると、引用例には、「方形断面形状」の第１Ｓｉ3Ｎ4フィンガ３１４が示されているといえる。
　
イ　引用例においては、「第１Ｓｉ3Ｎ4層３１０」にエッチングを行うことにより、「基板１０２」上に形成された複数個の方形断面形状の「第１Ｓｉ3Ｎ4フィンガ３１４」と、それに対してＳｉ3Ｎ4をさらに沈着することにより寸法が増大された「Ｓｉ3Ｎ4フィンガ３１４」が同じ語及び符号で言及されていてまぎらわしいので、以下においては前者（寸法が増大される前のもの）を「Ｓｉ3Ｎ4フィンガ」、後者（寸法が増大された後のもの）を「拡張Ｓｉ3Ｎ4フィンガ」と呼ぶこととし、図１３〜１６及び図２０〜５１を参酌してまとめると、引用例には以下の発明（以下「引用発明」という。）が記載されているものと認められる。 
  
「ワード線路１１２を作成する方法であって、
（ａ）複数個のメサ型活性領域１０４を備えた全体的に平坦な基板１０２を作成し、
（ｂ）第１Ｓｉ3Ｎ4層３１０にエッチングを行うことにより基板１０２上に複数個の方形断面形状のＳｉ3Ｎ4フィンガを作成し、
　Ｓｉ3Ｎ4をさらに沈着することによりＳｉ3Ｎ4フィンガの寸法を増大して拡張Ｓｉ3Ｎ4フィンガを作成し、
　次に拡張フィンガの間に複数個の隙間領域３１６を定めるように、このＳｉ3Ｎ4に再びエッチングを行い、
（ｃ）隙間領域３１６に隣接するメサ型活性領域１０４の部分の中の基板１０２にエッチングを行い隙間領域３１６を延長することにより、床部分３２８を有するワード線路受入れ領域１０８を作成し、
　メサ型活性領域１０４の中のワード線路受入れ領域の床部分３２８及び側壁上に対し、ゲート酸化物の層としてＳｉＯ2の付加層３３６を沈着し、
（ｄ）ワード線路受入れ領域１０８の内部及び上部に、ワード線路１１２の内側の不純物添加されたポリシリコンの層の部分１３８を作成する、
方法。」
　
３　対比・判断
　本願発明と引用発明とを対比する。
　
ア　引用例の段落【００３１】、【００３４】、【００４８】及び【００５０】を参照すると、ワード線路構造体を作成する際、ワード線路１１２とワード線路受入れ領域１０８との間にゲート酸化物材料１３６の層を配置すること、及び「メサ型活性領域１０４」の上にワード線路受入れ領域を形成することが開示されているから、引用発明の「ワード線路１１２」は、ゲート構造であることが明らかである。
　
　引用発明の「ワード線路受入れ領域１０８」は、「隙間領域３１６に隣接するメサ型活性領域１０４の部分の中の基板１０２にエッチングを行い隙間領域３１６を延長することにより」、形成するものであり、且つ「床部分３２８を有する」ものであるから、図３８も参照すると、リセス形状であるといえる。さらに、引用発明において、「ワード線路受入れ領域１０８の内部及び外部に、ワード線路１１２の内側の不純物添加されたポリシリコンの層の部分１３８」を作成する、すなわち、リセス形状の領域の内部及び外部にワード線路１１２の内側のポリシリコン部分１３８を作成するといえるから、引用発明の「ワード線路１１２」は、リセス構造であるといえる。
　
　さらに、引用発明の「作成」は、本願発明の「形成」に相当する。
　
　よって、引用発明の「ワード線路１１２を作成する方法」は、本願発明の「リセス・ゲート構造を形成する方法」に相当する。 
　
イ　引用発明は、「第１Ｓｉ3Ｎ4層３１０にエッチングを行うことにより基板１０２上に複数個の方形断面形状のＳｉ3Ｎ4フィンガを作成」するものである。ここで、引用例の段落【００４０】には、基板１０２にエッチングによる除去が行われて、メサ型の活性領域１０４が残されることが開示されており、「活性領域」を半導体領域で構成することも技術常識であるとともに、ＤＲＡＭの基板として半導体基板を用いることは慣用手段であるから、引用発明の「基板１０２」が半導体基板であることは、当業者にとって明らかである。
　さらに、「Ｓｉ3Ｎ4」は絶縁体であるから、引用発明の「第１Ｓｉ3Ｎ4層３１０にエッチングを行うことにより」作成した「Ｓｉ3Ｎ4フィンガ」（すなわち、「寸法を増大」する前の「第１Ｓｉ3Ｎ4フィンガ３１４」）は、本願発明の「絶縁構造」に相当する。
　したがって、本願発明と引用発明とは、「半導体基板上に方形断面形状の絶縁構造を形成」する点で一致する。
　
ウ　引用発明の「ワード線路受入れ領域１０８」は、「床部分３２８を有する」ものであって、「基板１０２にエッチングを行い隙間領域３１６を延長することにより」、形成するものであるから、引用例の図１３、１６及び３８も参照すると、当該「ワード線路受入れ領域１０８」は、「『基板１０２内に』、形成する『トレンチ』」であることは、当業者にとって明らかである。
　
　また、引用発明は、「（ｂ）第１Ｓｉ3Ｎ4層３１０にエッチングを行うことにより基板１０２上に複数個の方形断面形状のＳｉ3Ｎ4フィンガを作成し、　Ｓｉ3Ｎ4をさらに沈着することによりＳｉ3Ｎ4フィンガの寸法を増大して拡張Ｓｉ3Ｎ4フィンガを作成し、　次に拡張フィンガの間に複数個の隙間領域３１６を定めるように、このＳｉ3Ｎ4に再びエッチングを行い、（ｃ）隙間領域３１６に隣接するメサ型活性領域１０４の部分の中の基板１０２にエッチングを行い隙間領域３１６を延長することにより、床部分３２８を有するワード線路受入れ領域１０８を作成」するものである。
　したがって、引用発明の「ワード線路受入れ領域１０８」は、「隣接するＳｉ3Ｎ4フィンガ」間に形成するものであるといえるとともに、引用例の図３８並びに図１３及び１６もさらに参照すると、「ワード線路受入れ領域１０８」の最大幅は、「Ｓｉ3Ｎ4フィンガ」間の間隔よりも、「寸法を増大」するために沈着した「Ｓｉ3Ｎ4」の膜厚の２倍分だけ狭いことが明らかである。
　したがって、引用発明は、「基板１０２」内に、隣接する「Ｓｉ3Ｎ4フィンガ」間に、その「Ｓｉ3Ｎ4フィンガ」間の間隔よりも狭い最大幅をもつ「ワード線路受入れ領域１０８」を作成するものであるといえる。
　
　よって、本願発明と引用発明とは、「前記半導体基板内に，前記隣接する絶縁構造間に，その絶縁構造間の間隔よりも狭い最大幅をもつトレンチを形成」する点で一致する。
　
エ　引用発明の「ゲート酸化物の層としてＳｉＯ2の付加層３３６」及び「沈着」は、それぞれ本願発明の「ゲート酸化物」及び「形成」に相当するから、引用例の図３９も参照すると、本願発明と引用発明とは、「前記トレンチの底部及び側壁上にゲート酸化物を形成」する点で一致する。
　
オ　「不純物添加されたポリシリコン」が導電性部材であるといえることは技術常識であるから、本願発明と引用発明とは、「そして，　前記トレンチの内部及び上部に導電性領域を形成」する点で一致する。
　
カ　以上のとおり、本願発明の構成はすべて引用例に示されているものであって、本願発明は引用発明と同一ということとなる。 
　
　したがって、本願発明は、引用例に記載された発明である。
　よって、本願発明は、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　
４　むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。 
　よって、結論のとおり審決する。