(57)【要約】本発明によれば、ノーマリオフ型で、動作時のオン抵抗が非常に小さく大電流動作が可能な、新規のＧａＮ系電界効果トランジスタが提供される。本発明に係るＧａＮ系電界効果トランジスタは、ソース電極とドレイン電極；ｉ−ＧａＮ系半導体材料またはｐ−ＧａＮ系半導体材料である第１のＧａＮ系半導体材料からなり前記ソース電極およびドレイン電極と電気的に接続して形成されるチャネル部；前記第１のＧａＮ系半導体材料よりバンドギャップエネルギーが大きい第２のＧａＮ系半導体材料からなり、前記チャネル部と接合し、互いに離隔された第１および第２の電子供給部；前記第１および第２の電子供給部の間に位置する前記チャネル部の表面上に形成される絶縁層；ならびに前記絶縁層上に形成されるゲート電極を具備する。
2003071607.tif 000002
【特許請求の範囲】
【請求項１】
ソース電極とドレイン電極；
ｉ−ＧａＮ系半導体材料またはｐ−ＧａＮ系半導体材料である第１のＧａＮ系半導体材料からなり前記ソース電極およびドレイン電極と電気的に接続して形成されるチャネル部；
前記第１のＧａＮ系半導体材料よりバンドギャップエネルギーが大きい第２のＧａＮ系半導体材料からなり、前記チャネル部と接合し、互いに離隔された第１および第２の電子供給部；
前記第１および第２の電子供給部の間に位置する前記チャネル部の表面上に形成される絶縁層；  ならびに
前記絶縁層上に形成されるゲート電極を具備するＧａＮ系電界効果トランジスタ。
【請求項２】
前記チャネル部とソース電極間および前記チャネル部とドレイン電極間に、前記第１のＧａＮ系半導体材料よりもバンドギャップエネルギーが小さいかまたは等しい第３のＧａＮ系半導体材料で形成されるコンタクト層を備える請求項１のＧａＮ系電界効果トランジスタ。
【請求項３】
前記第１のＧａＮ系半導体材料はｐ−ＧａＮ系半導体材料で、前記第２のＧａＮ系半導体材料はアンドープＧａＮ系半導体材料であり、前記ｐ−ＧａＮ系半導体材料をＭＡ、前記アンドープＧａＮ系半導体材料をＭＢとし、ＭＡとＭＢの組合せをＭＡ／ＭＢで表示したとき、ｐ−ＧａＮ／ＡｌＧａＮ，ｐ−ＧａＮ／ＡｌＩｎＧａＮ，ｐ−ＩｎＧａＮ／ＧａＮ，ｐ−ＧａＮＡｓ／ＧａＮ，ｐ−ＧａＩｎＮＡｓＰ／ＧａＮ，ｐ−ＧａＩｎＮＰ／ＧａＮ，ｐ−ＧａＮＰ／ＧａＮ，ｐ−ＧａＮ／ＡｌＧａＩｎＮＡｓＰまたはｐ−ＡｌＩｎＧａＮ／ＡｌＧａＮである請求項１または２のＧａＮ系電界効果トランジスタ。
【請求項４】
前記絶縁層の材料は、ＳｉＯ２，ＡｌＮ，Ａｌ２Ｏ３，Ｇａ２Ｏ３，ＴａＯｘ，ＳｉＮｘまたはＳｉＯＮである請求項１または２のＧａＮ系電界効果トランジスタ。
【請求項５】
前記コンタクト層の少なくとも一部は前記チャネル部内に埋設される請求項２のＧａＮ系電界効果トランジスタ。
【請求項６】
前記コンタクト層の埋設部と前記チャネル部の接続界面は曲面である請求項５のＧａＮ系電界効果トランジスタ。
【請求項７】
前記コンタクト層の埋設部は、前記電子供給部に対してアンダーカット部を形成する請求項５または６のＧａＮ系電界効果トランジスタ。
【請求項８】
前記第１と第２の電子供給部の間には、前記第２のＧａＮ系半導体材料より形成される１個以上の電子供給部が前記チャネル部と接合して形成される請求項１または２記載のＧａＮ系電界効果トランジスタ。
【請求項９】
前記絶縁層と前記チャネル部の間に前記チャネル部を構成する第１のＧａＮ系半導体材料よりバンドギャップエネルギーが大きく、かつ前記電子供給層を構成する第２のＧａＮ系半導体材料よりバンドギャップエネルギーが小さい第４のＧａＮ系半導体材料から形成される層を有する請求項１または２のＧａＮ系電界効果トランジスタ。
【請求項１０】
ノーマリオフ型の動作をする請求項１または２のＧａＮ系電界効果トランジスタ。
【請求項１１】
前記チャネル部は基板上に形成されたチャネル層であり、前記ソース電極と前記ドレイン電極はいずれも前記チャネル層の表面に形成され、前記第１および第２の電子供給部は前記チャネル層の表面においてソース電極とドレイン電極の間に形成される請求項１のＧａＮ系電界効果トランジスタ。
【請求項１２】
前記チャネル部とソース電極間および前記チャネル部とドレイン電極間に、前記第１のＧａＮ系半導体材料よりもバンドギャップエネルギーが小さいかまたは等しい第３のＧａＮ系半導体材料で形成されるコンタクト層を備える請求項１１のＧａＮ系電界効果トランジスタ。
【請求項１３】
前記第１のＧａＮ系半導体材料はｐ−ＧａＮ系半導体材料で、前記第２のＧａＮ系半導体材料はアンドープＧａＮ系半導体材料であり、前記ｐ−ＧａＮ系半導体材料をＭＡ、前記アンドープＧａＮ系半導体材料をＭＢとし、ＭＡとＭＢの組合せをＭＡ／ＭＢで表示したとき、ｐ−ＧａＮ／ＡｌＧａＮ，ｐ−ＧａＮ／ＡｌＩｎＧａＮ，ｐ−ＩｎＧａＮ／ＧａＮ，ｐ−ＧａＮＡｓ／ＧａＮ，ｐ−ＧａＩｎＮＡｓＰ／ＧａＮ，ｐ−ＧａＩｎＮＰ／ＧａＮ，ｐ−ＧａＮＰ／ＧａＮ，ｐ−ＧａＮ／ＡｌＧａＩｎＮＡｓＰまたはｐ−ＡｌＩｎＧａＮ／ＡｌＧａＮである請求項１１または１２のＧａＮ系電界効果トランジスタ。
【請求項１４】
前記第１の電子供給層とｐ−ＧａＮ系半導体材料からなるチャネル部の間および第２の電子供給層とｐ−ＧａＮ系半導体材料からなるチャネル部の間に、ｎ−ＧａＮまたはｉ−ＧａＮで前記第２のＧａＮ系半導体材料よりもバンドギャップエネルギーが小さい第５のＧａＮ系半導体材料からなる層を有する請求項１３のＧａＮ系電界効果トランジスタ。
【請求項１５】
前記コンタクト層の少なくとも一部は前記チャネル部内に埋設され、このコンタクト層の埋設された部分は、前記第５のＧａＮ系半導体材料からなる層と接する請求項１４のＧａＮ系電界効果トランジスタ。
【請求項１６】
前記コンタクト層の埋設部は、前記電子供給部に対してアンダーカット部を形成する請求項１５のＧａＮ系電界効果トランジスタ。
【請求項１７】
前記チャネル部は堤形状をなし、この堤形状チャネル部の上面に前記ソース電極、下面に前記ドレイン電極がそれぞれ形成され、前記チャネル部の側壁面に前記電子供給層と絶縁層が形成される請求項１のＧａＮ系電界効果トランジスタ。
【請求項１８】
前記チャネル部とソース電極間および前記チャネル部とドレイン電極間に、前記第１のＧａＮ系半導体材料よりもバンドギャップエネルギーが小さいかまたは等しい第３のＧａＮ系半導体材料で形成されるコンタクト層を備える請求項１７のＧａＮ系電界効果トランジスタ。
【請求項１９】
前記電界効果トランジスタは一列に配列される複数の堤形状チャネル部を具備し、これら複数の堤形状チャネル部はコンタクト層を介して隣り合うチャネル部と接続する請求項１８のＧａＮ系電界効果トランジスタ。
【請求項２０】
前記複数の堤形状チャネル部の下面に設けられるドレイン電極は一体に形成される請求項１９のＧａＮ系電界トランジスタ。
【発明の詳細な説明】
技術分野
本発明はＧａＮ系電界効果トランジスタに係り、更に詳しくはノーマリオフ（ｎｏｒｍａｌｌｙ−ｏｆｆ）型で、動作時のオン抵抗が非常に小さく大電流動作が可能な、新規のＧａＮ系電界効果トランジスタに関する。
背景技術
ＧａＮ，ＩｎＧａＮ，ＡｌＧａＮ，ＡｌＩｎＧａＮなどのＧａＮ系半導体材料は、ＧａＡｓ系等の材料に比べてバンドギャップエネルギーが大きく、しかも耐熱性が高くて高温動作に優れている。そのため、この特性を生かした各種のデバイス、特にＧａＮを用いて高移動度トランジスタ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）等の電界効果トランジスタ（ＦＥＴ）の開発研究が進められている。
ここで、ＧａＮ系ＨＥＭＴの構造の一例を図３３に示す。
このＨＥＭＴ構造においては、例えばサファイア基板のような半絶縁性基板９１の上に、例えばＧａＮからなるバッファ層９２、アンドープＧａＮ層９３、およびこのアンドープＧａＮ層９３に比べて超かに薄い、例えばアンドープＡｌＧａＮ層９４が順次積層されたヘテロ接合構造が形成される。そして、アンドープＡｌＧａＮ層９４の上には、例えばｎ型不純物であるＳｉが高濃度でドーピングされたｎ−ＡｌＧａＮのコンタクト層９５が２個形成され、それぞれのコンタクト層９５の上にはソース電極Ｓとドレイン電極Ｄが形成される。また、ソース電極Ｓとドレイン電極Ｄの間に位置するアンドープＡｌＧａＮ層９４の上にはゲート電極Ｇが形成される。
なお、コンタクト層９５は、ソース電極Ｓおよびドレイン電極Ｄと半導体間のオーミック接合性を高めるために設けられるもので、これがなくてもオーミック接合が得られる場合には設ける必要はない。
図３４は、２次元電子ガス９６が形成される位置をより明確に示すために、図３３の破線で囲んだ箇所Ｐ１を拡大した図である。
このＨＥＭＴ構造において、ＨＥＭＴの動作時に、アンドープＡｌＧａＮ層９４は電子供給層として機能し、アンドープＧａＮ層９３に電子を供給する。そして、ソース電極Ｓとドレイン電極Ｄを作動すると、アンドープＧａＮ層９３に供給された電子は２次元電子ガス９６を通ってドレイン電極Ｄへと走行する。したがって、アンドープＧａＮ層９３はチャネル層として機能する。
ところで、上記したＨＥＭＴ構造の場合、ソース電極Ｓからドレイン電極Ｄに至るヘテロ接合界面の全領域には２次電子ガスが発生しており、このＨＥＭＴ構造は、ゲート電圧を０Ｖにしてゲート開放状態にしても、チャンンネル層内にはキャリアが存在しているため、ピンチオフ電圧は０Ｖではない。したがって、ドレイン電流が流れ続けるノーマリオン（ｎｏｒｍａｌｌｙ−ｏｎ）型のＦＥＴになっている。
したがって、ゲート開放時にドレイン電流が流れないようにするためには、ゲート電極に、常時、ゲートしきい値以上のゲートバイアス電圧を印加することが必要となる。
しかしながら、このＨＥＭＴ構造を電源用スイッチングデバイスとして用いた場合、スイッチオフの状態にするためにゲート電極に所定の電圧を印加し続けることは電力消費の点で好ましいことではない。
このようなことから、上記ＨＥＭＴ構造のＦＥＴにおいて、ゲート開放時にもドレイン電流が流れないノーマリオフ（ｎｏｒｍａｌｌｙ−ｏｆｆ）型のＦＥＴを実現することができれば、その工業的価値は大であると考えられる。
本発明の目的は、ノーマリオフ型で、オン抵抗が小さく大電流動作が可能なＧａＮ系ＦＥＴの提供することである。
発明の開示
上記の目的を達成するために、本発明によれば、ソース電極とドレイン電極；ｉ−ＧａＮ系半導体材料またはｐ−ＧａＮ系半導体材料である第１のＧａＮ系半導体材料からなり前記ソース電極およびドレイン電極と電気的に接続して形成されるチャネル部；前記第１のＧａＮ系半導体材料よりバンドギャップエネルギーが大きい第２のＧａＮ系半導体材料からなり、前記チャネル部と接合し、互いに離隔された第１および第２の電子供給部；前記第１および第２の電子供給部の間に位置する前記チャネル部の表面上に形成される絶縁層；ならびに前記絶縁層上に形成されるゲート電極を具備するＧａＮ系電界効果トランジスタが提供される。
具体的には、前記チャネル部が基板の上面に形成されたチャネル層であり、前記ソース電極と前記ドレイン電極はいずれも前記チャネル層の表面に形成され、前記第１および第２の電子供給部は前記チャネル層の表面においてソース電極とドレイン電極の間に形成されるＧａＮ系電界効果トランジスタ（以下「タイプＡ」という）が提供される。
また、前記チャネル部は堤形状をなし、この堤形状チャネル部の上面に前記ソース電極、下面に前記ドレイン電極がそれぞれ形成され、前記チャネル部の側壁面に前記電子供給層と絶縁層が形成される請求項１のＧａＮ系電界効果トランジスタ（以下これを「タイプＢ」という）が提供される。
発明を実施するための最良の形態
図１は、本発明のタイプＡに係るＧａＮ系ＦＥＴの第１の態様例ＥＡの断面構造を示す。
このＧａＮ系ＦＥＴ（ＥＡ）は半絶縁性の基板１１の上に例えばＧａＮからなるバッファ層１２と、ｉ−ＧａＮ系半導体材料またはｐ−ＧａＮ系半導体材料である第１のＧａＮ系半導体材料からなるチャネル層１３が順次積層される。
そして、チャネル層１３の上には、このチャネル層の材料である第１のＧａＮ系半導体材料よりもバンドギャップエネルギーが大きい第２のＧａＮ系半導体材料からなる第１の電子供給層１４ａと第２の電子供給層１４ｂが互いに離隔して形成される。
そして、第１および第２の電子供給層１４ａ，１４ｂの間から表出しているチャネル層１３の表面は絶縁層１５で被覆され、さらに絶縁層１５の上に例えばＴａ−Ｓｉなどの材料を用いてゲート電極Ｇが形成され、第１図の破線で示したゲート部Ｇ０が構成される。
このゲート部Ｇ０の両側上は、Ｓｉのようなｎ型不純物が５×１０１７ｃｍ−３以上の高濃度でドーピングされた例えばｎ−ＧａＮからなる一対のコンタクト層１６ａ，１６ｂが形成され、一方のコンタクト層１６ａの上にはソース電極Ｓが、他方のコンタクト層１６ｂの上にはドレイン電極Ｄが形成される。
タイプＡのＦＥＴは、電子供給層が横方向に並ぶものである。タイプＡのＦＥＴにおいては、ソース電極とドレイン電極は、ともにチャネル層１３の同一面（表面）に形成されている。
第１の電子供給層１４ａ及び第２の電子供給層１４ｂは互いに隔離しながらチャネル部１３と接合する。
ここで、電子供給層１４ａ，１４ｂを構成する第２のＧａＮ系半導体材料はチャネル層１３を構成する第１のＧａＮ系半導体材料よりもバンドギャップエネルギーが大きい。そして、チャネル層１３と電子供給層１４ａ，１４ｂはヘテロ接合しているため、電子供給層１４ａ，１４ｂの直下に位置する接合界面近傍のチャネル層１３には２次元電子ガス６が生ずる。
本発明で用いる第１のＧａＮ系半導体材料は、ｉ−ＧａＮ系半導体材料またはｐ−ＧａＮ系半導体材料であり、ｐ−ＧａＮ系半導体材料は、ＧａＮ系半導体材料に、Ｍｇ、Ｃ、Ｚｎなどのｐ型不純物をドーピングして得られる。一方、第２のＧａＮ系半導体材料は、第１のＧａＮ系半導体材料よりバンドギャップエネルギーが大きい。そして、第１のＧａＮ系半導体材料と第２のＧａＮ系半導体材料としては、例えば次のような材料をあげることができる。
すなわち、チャネル層を構成する第１のＧａＮ系半導体材料をＭＡ、電子供給層を構成する第２のＧａＮ系半導体材料をＭＢとし、ＭＡとＭＢの組合せをＭＡ／ＭＢで表示したとき、ｐ−ＧａＮ／ＡｌＧａＮ，ｐ−ＧａＮ／ＡｌＩｎＧａＮ，ｐ−ＩｎＧａＮ／ＧａＮ，ｐ−ＧａＮＡｓ／ＧａＮ，ｐ−ＧａＩｎＮＡｓＰ／ＧａＮ，ｐ−ＧａＩｎＮＰ／ＧａＮ，ｐ−ＧａＮＰ／ＧａＮ，ｐ−ＧａＮ／ＡｌＧａＩｎＮＡｓＰまたはｐ−ＡｌＩｎＧａＮ／ＡｌＧａＮの組合せを好適例としてあげることができる。
一方、ゲート部Ｇ０において、ゲート電極Ｇの下方箇所には電子供給層は存在していない。この箇所では、チャネル層１３の表面と第１および第２の電子供給層１４ａ，１４ｂの一部を被覆して絶縁層１５が形成される。
したがって、ゲート電極の直下、すなわち電子供給層１４ａと１４ｂの間に位置するチャネル層１３には２次元電子ガスは生じない。
すなわち、ＦＥＴ（ＥＡ）の場合、チャネル層１３に発生する２次元電子ガスは連続しているのではなく、ゲート電極Ｇの直下の位置で遮断される。２次元電子ガス６は一対の電子供給層１４ａ，１４ｂの直下に位置するチャネル層１３でのみ発生する。
なお、絶縁層１５の材料としては、例えばＳｉＯ２、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＴａＯ２、ＳｉＮｘまたはＳｉＯＮを用いることができる。
このＧａＮ系ＦＥＴ（ＥＡ）は次のような作用効果を発揮する。
まず、ＦＥＴ（ＥＡ）において、チャネル層１３と電子供給層１４ａ，１４ｂのヘテロ接合界面におけるチャネル層１３には２次元電子ガス６が発生している。しかし、電子供給層１４ａ，１４ｂが存在せず、代わりに絶縁層１５が形成されたチャネル層１３の箇所には２次元電子ガスは発生しない。すなわち、チャネル層１３に発生する２次元電子ガス６は、絶縁層１５の形成箇所でその広がりが断絶した状態になっている。この状態を、図１のゲートＧ０を拡大した図である図２に示す。
したがって、このＧａＮ系ＦＥＴ（ＥＡ）においては、ゲート開放時には、チャネル層１３内を流れるドレイン電流は抑制され、ピンチオフ電圧は低下する。
しかし、ゲート電極Ｇに所定値のバイアス電圧を印加すると、絶縁層１５の直下に位置するチャネル層１３の箇所には電子の反転分布層が発生する。その結果、電圧印加前は断絶していた２次元電子ガス６がこの反転分布層を介して互いに連結するため、ＦＥＴ（ＥＡ）はＦＥＴ動作を示す。
すなわち、このＧａＮ系ＦＥＴ（ＥＡ）はノーマリオフ型のＦＥＴとして機能する。そして、大電流動作をより容易に実現するためには、コンタクト層１６ａ、１６ｂを構成する半導体材料として、チャネル層１３に使用される第１の半導体材料のバンドギャップエネルギーよりも小さいかまたは等しいバンドギャップエネルギーを有する材料を用いなければならない。コンタクト層１６ｂのキャリアの取り出し効率がよくなるからである。そのような材料としては、ＧａＮ，ＩｎＧａＮ，ＧａＮＡｓ，ＧａＩｎＮＡｓＰ，ＧａＩｎＮＰ，ＧａＮＰ，ＡｌＩｎＧａＮがある。
ＧａＮ系ＦＥＴ（ＥＡ）は、次のようにして製造することができる。
まず、図３に示すように、半絶縁性基板１１の上に、ガスソース分子線エピタキシャル成長（ＧＳＭＢＥ：Ｇａｓ  Ｓｏｕｒｃｅ  Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｉａｌ）法や有機金属気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）などのエピタキシャル結晶成長法で、例えばＧａＮからなるバッファ層１２、例えばｐ−ＧａＮからなるチャネル層１３、および例えばアンドープＡｌＧａＮからなる電子供給層１４を順次形成する。
基板１１の材料としては、通常、サファイアが用いられるが、ＳｉＣ、ＧａＡｓ、Ｓｉ、ＧａＮ等であってもよい。また、チャネル層１３を形成する際に使用するｐ型不純物としては、Ｍｇ，Ｚｎ，Ｃなどを挙げることができる。そのときのキャリア濃度は、１×１０１９〜５×１０１６ｃｍ−３程度が好適である。
ついで、例えばＣＨ３／Ｈ２／Ａｒの混合ガスのプラズマを用いて、電子供給層１４のうち、形成しようとするゲート部Ｇ０に相当する箇所をチャネル層１３に至るまでエッチング除去することにより、図４で示したように、第１の電子供給層１４ａと第２の電子供給層１４ｂが分離・形成され、チャネル層１３のうちゲート部Ｇ０に相当する箇所の表面１３ａを表出させる。
つぎに、例えば熱ＣＶＤ法でＳｉＯ２膜を全面に形成したのち、ソース電極とドレイン電極を形成すべき箇所のＳｉＯ２膜をエッチング除去し、さらにその下にある電子供給層１４もエッチング除去して、図５に示したように、一対の電子供給層１４ａ，１４ｂとチャネル層１３の表面１３ａを被覆する絶縁層（ＳｉＯ２膜）１５を形成する。
ついで、絶縁層１５の表面をマスキングしたのち、ＧＳＭＢＥ法やＭＯＣＶＤ法で、例えばＳｉのようなｎ型不純物が高濃度でドーピングされたｎ−ＧａＮを用い、図６に示したように、チャネル層１３のうち、ソース電極とドレイン電極を形成すべき位置にコンタクト層１６ａ，１６ｂを形成する。
なお、コンタクト層１６ａ，１６ｂのｎ−ＧａＮを形成するためのｎ型不純物としては、Ｓｉの外に、Ｔｅ，Ｓなどを用いることもできる。また、バンドギャップエネルギーが下がれば、電気的コンタクトをとりやすくなるため、Ｐ，Ａｓ，ＳｂまたはＩｎを含むＧａＮ系混晶を用いることができる。ドーピング濃度は１×１０１９ｃｍ−３以上と高濃度であることが好ましい。その理由は、チャネル層のキャリアの取り出し効率が向上して大電流動作の実現が容易になる。
その後、常法により、絶縁層１５の上にゲート電極Ｇを、コンタクト層１６ａ，１６ｂの上にそれぞれソース電極Ｓとドレイン電極Ｄを形成することにより、図１に示したＧａＮ系ＦＥＴ（ＥＡ）が得られる。
なお、ソースおよびドレイン電極に用いる材料としては、Ｔａ−Ｓｉ，Ｗ−Ｓｉなどの金属シリサイドおよびその表面にＡｕを蒸着したもの、あるいはＡｌとＴｉを順次蒸着したもの、ＴｉとＡｕ順次蒸着したものを挙げることができる。他方、ゲート電極の材料としては、ＰｔとＡｕを順次蒸着したもの、ＰｄとＡｕを順次蒸着したもの、ＮｉとＡｕを順次蒸着したもの、Ｐｔ，ＮｉおよびＡｕを順次蒸着したもの、ＷとＡｕを順次蒸着したものを挙げることができる。
また、ＧａＮ系ＦＥＴ（ＥＡ）において、各電子供給層１４ａ，１４ｂとチャネル層１３とのヘテロ接合界面の面積と、絶縁層１５とチャネル層の表面１３ａとの接触面積は、目的とする動作電流値と絶縁層１５の下方に発生する反転分布層の関係で適当な値となるように設計される。
さらに、このようなＧａＮ系ＦＥＴを実際に製造する場合は、図７に示すように、絶縁層１５とチャネル層１３の間に、チャネル層１３を構成するＧａＮ系半導体材料（図ではｐ−ＧａＮ）よりバンドギャップエネルギーが大きく、かつ両隣の電子供給層１４ａと１４ｂを構成するＧａＮ系半導体材料（Ａｌ０．２Ｇａ０．８Ｎ）よりバンドギャップエネルギーが等しいかもしくは小さく、チャネル層１３よりは大きいＧａＮ系半導体材料（Ａｌ０．０５Ｇａ０．９５Ｎ）の層１９を形成するのが好適である。このような構成であっても、すでに述べた態様と同様にノーマリオフ型のＦＥＴとなる。
ところで、ＧａＮ系ＦＥＴ（ＥＡ）では、コンタクト層１６ａ，１６ｂを平坦なチャネル層１３の表面上に直接形成したが、図５に示した工程において、チャネル層１３を一定の深さまでエッチングした後、そのエッチング箇所にコンタクト層１６ａ，１６ｂを形成し、図８に示したように、コンタクト層１６ａ，１６ｂの一部をチャネル層１３に埋設した構造にすることが好ましい。図８の破線で囲んだ箇所Ｐ２を拡大した図９は、このような一部がチャネル層１３に埋没したコンタクト層１６ａ，１６ｂと２次元電子ガス６の位置関係を示す。
このＧａＮ系ＦＥＴでは、チャネル層１３に一部埋設されたコンタクト層１６ａ，１６ｂが２次元電子ガスの端部と直接、接続しているため、キャリアの取り出し効率が一層高まり、大電流動作を容易に実現することができる。
図１０は、コンタクト層の別の埋設態様を示す。この態様の場合、コンタクト層１６ｃの埋設されている部分は曲面になっている。このように、コンタクト層１６ｃの埋設部分が曲面になっていると、その部分が２次元電子ガス６と直接、接続するのは勿論のこと、ゲート電極Ｇへの電圧印加時に、この曲面では電界集中が起こらないので、ＦＥＴの耐圧性が向上する。
図１１は、コンタクト層のさらに別の埋設態様を示す。このＦＥＴの場合、コンタクト層１６ｄの埋設部分は、チャネル層１３と電子供給層１４ｂの接合界面の一部にまで喰い込んだ状態で埋設され、アンダーカット部１６ｅを形成し、またそのアンダーカット部１６ｅは曲面になっている。このようなアンダーカット部１６ｅを形成すると、電子供給層１４ｂとコンタクト層１６ｄの界面で不連続な箇所（２次元電子ガスの発生が不十分となる）があったとしても、そのような界面より手前の、確実に電子ガス層が発生する箇所で、コンタクト層１６ｄが電子ガスを受け取ることができるため、電子の取り出し効率が上がる。
なお、このような曲面形状のコンタクト層を形成したり、アンダーカット部を形成する場合には、第７図に示したチャネル層のエッチング処理時に、エッチャントの種類、エッチング条件などを適宜に選択して、チャネル層を所望の形状にし、そこにコンタクト層を形成すればよい。
本発明のタイプＡに係るＧａＮ系ＦＥＴの第２の態様例ＥＢ１を図１２に示す。このＦＥＴ（ＥＢ２）は、前記したゲート部Ｇ０が、複数個、同一基板上に形成されているＧａＮ系電界効果トランジスタである。
このＧａＮ系ＦＥＴ（ＥＢ１）では、電子供給層にチャネル層１３の表面にまで至る複数（図では３個）の不連続箇所が存在し、合計４個の電子供給層１４ａ，１４ｐ，１４ｑ，１４ｂがある。このうちソース電極に電気的に接続するのが電子供給層１４ａであり、ドレイン電極に電気的に接続するのが電子供給層１４ｂである。そして、電子供給層１４ａと１４ｐ，電子供給層１４ｐと１４ｑおよび電子供給層１４ｑと１４ｂの間に不連続箇所があって、チャネル層１３の表面が表出している。この表出したチャネル層の表面には、絶縁層１５が形成され、さらにその上に、共通するゲート電極Ｇが形成されて、同一基盤の上に３個のゲート部Ｇ０が形成されている。
したがって、このＧａＮ系ＦＥＴ（ＥＢ１）の場合、合計４個の電子供給層とチャネル層１３のそれぞれのヘテロ接合界面において、合計３箇所で広がりが分断された２次元電子ガス６が形成されている。
ここで、隣合う電子供給層の間の距離を例えば１００ｎｍ以下と短くして多数の電子供給層を形成すれば、このＧａＮ系ＦＥＴ（ＥＢ１）におけるゲート部Ｇ０は、隣り合う電子供給層の間の微細な溝部において形成された個々のゲート電極を寄せ集めた構造になっているため、実効的なゲート長は短くなる。その結果、例えば図１のＧａＮ系ＦＥＴ（ＥＡ）より小さなゲートバイアス電圧でピンチオフを実現することができる。
図１３は、本発明のタイプＡに係るＧａＮ系ＦＥＴの第３の態様例ＥＢ２を示す。
このＧａＮ系ＦＥＴ（ＥＢ２）は、ｐ−ＧａＮである第１のＧａＮ系半導体材料からなるチャネル層１３の上に、高純度でかつ極薄（例えば１０ｎｍ以下）の、ｉ型ＧａＮのようなアンドープＧａＮ系半導体層１７を形成し、この層１７の上に、第１および第２の電子供給層１４ａ，１４ｂと絶縁層１５と、ゲート電極Ｇを形成したものである。
この態様においては、層１７のうち、第１および第２の電子供給層１４ａ，１４ｂの直下に位置する箇所に２次元電子ガス６が発生し、またゲート電極Ｇの作動時には層１７に電子の反転分布層が生成してＦＥＴ動作を発揮する。
このような構成にするのは、チャネル層がｐ−ＧａＮの場合、生成した電子との間で補償が起こり、キャリアの取り出し効率が低下するおそれがあるのを解消するためである。
この場合には、図１４に示すように、図１３のコンタクト層１６ａ，１６ｂの一部をチャネル層１３に埋設し、かつコンタクト層とチャネル層の界面を曲面にすることによって、すでに述べたように大電流動作を一層容易に実現することができる。
また、図１５のように、層１７の下にアンダーカット１８を形成して抵抗値を小さくすることもできる。
次に、本発明のタイプＢに係るＧａＮ系ＦＥＴについて説明する。図１６は、タイプＢのＧａＮ系ＦＥＴの一例ＥＣを示す。
このタイプＢに係るＧａＮ系ＦＥＴ（ＥＣ）は、２列の溝５３を有するＧａＮ系半導体材料からなるチャネル部５２を有し、チャネル部５２の溝５３を除く上面には３列にわたってコンタクト層５４が形成される。そして、コンタクト層５４の上には、２つの溝５３の縁に合わせて合計４個のソース電極Ｓが形成される。一方、チャネル部５２の下面にはドレイン電極Ｄが位置する。
タイプＢのＦＥＴは、第１および第２の電子供給層が縦方向に並ぶものである。タイプＢのＦＥＴにおいては、ソース電極とドレイン電極はそれぞれコンタクト層５４ｂと５４ａを介して堤形状のチャネル部５２の上面と下面に形成され、またチャネル部５２の側面に電子供給層５５ａ，５５ｂと絶縁層５６ｂが形成される。
そして、溝５３の底においては、溝５３の側壁に接して２つの電子供給層５５ａが位置し、これら２つの電子供給層５５ａは絶縁層５６ａによって離隔されている。電子供給層５５ａは、チャネル部５２のＧａＮ系半導体材料よりバンドギャップエネルギーが大きいＧａＮ系半導体材料から形成される。
これら２つの電子供給層５５ａと絶縁層５６ａを第１段とすると、その上に第２段として絶縁層５６ａの上にゲート電極Ｇが位置し、このゲート電極Ｇは左右を絶縁層５６ｂによって挟まれ、溝５３の側面には接していない。
そして２つの絶縁層５６ｂの上には、第１段にあるのと同じ役割を果たす電子供給層５５ｂが位置する。電子供給層５５ｂを構成する材料は、電子供給層５５ａと同じである。すなわち、この態様においては、電子供給層５５ａと５５ｂが縦方向に機能し、チャネル部５２の電子供給層５５ａ，５５ｂと接するヘテロ接合界面には縦方向に走る２次元電子ガス５７が生ずる。
そして、ゲート電極Ｇの上方（２つの電子供給層５５ｂの側部でもある）は、絶縁層５６ｃによって充填される。
チャネル部５２の上面に設けられるコンタクト層５４ｂは電子供給層５５ｂと角部で接して形成され、またチャネル部５２の下面に設けられるコンタクト層５４ａは電子供給層５５ａと角部で接して形成される。ソース電極からの電子の流れが２次元ガス層に到るようにするためである。
なお、ソース電極Ｓとドレイン電極Ｄの金属材料がチャネル部５２と電子供給層５５ｂ，５５ａの双方に対してオーミック接合可能であるならば、コンタクト層５４ｂ，５４ａを形成することなく、直接ソース電極Ｓをチャネル部５２の上面に、またドレイン電極Ｄをチャネル部５２の下面に形成してもよい。この場合は、ソース電極Ｓから２次元電子ガスへの電子の流れを保つため、チャネル部５２に直接形成されるソース電極Ｓとドレイン電極Ｄは、それぞれ電子供給層５５ｂおよび５５ａと少なくとも稜線同士は接しなければならず、面で接すればなおよい。
ＧａＮ系ＦＥＴ（ＥＣ）においては、縦型のノーマリオフＦＥＭＴが実現され、しかもコンパクトな構成の中においてこのようなノーマリオフＨＥＭＴが４個包含されている。すなわち、ＧａＮ系ＦＥＴ（ＥＣ）の場合、ＨＥＭＴ１構造当たりに必要なスペースは、チャネル部上に形成されるソース電極、ドレイン電極およびゲート電極がそれぞれ異なる面に配置されるため（ゲート電極は絶縁層を介して配置される）、従来のソース電極、ドレイン電極およびゲート電極をチャネル部の同一面に配置する場合に比べて小さくできる。したがって、ＧａＮ系ＦＥＴ（ＥＣ）によるＨＥＭＴは、従来のＨＥＭＴに比べて小型化することが可能である。
図１７は、図１６における一点鎖線Ｐ３で囲んだ箇所の拡大図で、ＧａＮ系ＦＥＴ（ＥＣ）の中の１個のノーマリオフＨＥＭＴの構成をより明瞭に示したものである。  図１７に示すように、２次元電子ガス５７は、チャネル部５２の上面から下面に向かって縦方向に生じ、電子供給層５５ａと５５ｂの間の絶縁層５６ｂが位置する箇所では電子ガス層が途切れる。
ここで、電子供給層５５ａ，５５ｂの厚みは２０〜３０ｎｍ程度に設定することが好ましい。ヘテロ接合界面から１〜２ｎｍ程度離隔した位置に、キャリア濃度が５×１０１８〜５×１０１９ｃｍ−３という高濃度の２次元電子ガスを形成することができるからである。
絶縁層５６ｂの側部にはゲート電極Ｇが位置するため、ＨＥＭＴの動作時にはゲートバイアスを印加することによって電子の反転分布が生じ、途切れていた電子の流れがつながる。
ＧａＮ系ＦＥＴ（ＥＣ）は、図１８ないし図３１に示す手順で製造することができる。まず、図１８に示すように、半絶縁性のＳｉ基板のような成長用基板６０を用意し、その上に、例えばＧＳＭＢＥ法やＭＯＣＶＤ法のようなエピタキシャル結晶成長法で、ＧａＮからなるバッファ層６１、例えばＳｉを５×１０１７ｃｍ−３以上の高濃度でドーピングしたＧａＮからなるコンタクト層５４ａ、ｐ−ＧａＮのようなＧａＮ系半導体材料からなるチャネル層５２ｃおよび、コンタクト層５４ａと同一材料からなるコンタクト層５４ｂを順次積層させる。前述のように、コンタクト層を設ける場合は、コンタクト層のバンドギャップエネルギーは、チャネル層のそれよりも小さいかまたは等しくなければならない。
なお、成長用基板６０の材料としては、ＳｉＣ、ＧａＡｓ、ＧａＮ、サファイア等も用いることもできる。チャネル層５２ｃは、次の工程によりチャネル部５２となる。
ついで図１９に示すように、チャネル層５２ｃの表面に対し、ＳｉＯ２からなるマスク５８ａをパターニングしたのち、例えばＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）プラズマを用いて、コンタクト層５４ａが表出するまで、コンタクト層５４ｂとチャネル層５２ｃの一部をドライエッチングし、溝５３を形成する。
ついで、図２０に示すように、ＳｉＯ２のマスク５８ｂを全面に再堆積する。マスク５８ｂの材料としては、化学的・熱的に安定なＡｌ２Ｏ３やＳｉＮｘも用いることができる。
つぎに、図２１に示すように、マスク５８ｂをパターニングして一部除去し、溝５３の底に、溝５３の側壁と離隔した絶縁層５６ａを形成する。
ついで、図２２に示すように、絶縁層５６ａと５８ｂで覆われた箇所を除いて、すなわち溝５３の底における絶縁層５６ａが存在しない箇所に、チャネル部５２を構成するｐ−ＧａＮよりバンドギャップエネルギーが大きいＡｌＧａＮをエピタキシャル成長させ、電子供給層５５ａを形成する。
この後は、図２３に示すように、ＳｉＯ２のマスク５８ｃを全面に堆積させる。
ついで、図２４に示すように、マスク５８ｃの全面を、図２１の工程で形成した絶縁層５６ａが再び現れる厚さとなるまでエッチングする。この結果、電子供給層５５ａの上に絶縁性のマスク５８ｃが載置し、チャネル部５２の側壁のうち電子供給層５５ａが隣接する箇所以外は被覆される。
つぎに、図２５に示すように、溝５３を除いてマスクし、ゲート電極材料のＰｔを、絶縁層５６ａの厚みを除くチャネル部５２の溝の深さよりも小さい厚さだけ蒸着してゲート電極Ｇを形成する。
その後、図２６に示すように、残留したマスク５８ｃのうち溝５３以外の箇所を残し、溝５３においてゲート電極Ｇと同じ高さになるまで、マスク５８ｃをエッチングにより除去すると、チャネル部５２とゲート電極Ｇの間に絶縁層５６ｂを介在させることができる。
ついで、図２７に示すように、溝５３の中において、ゲート電極Ｇ上を除いて、ＡｌＧａＮ層５５ｃを再度エピタキシャル成長させ、絶縁層５６ｂの上、かつチャネル部５２の側壁とコンタクト層５４ｂの端面に電子供給層５５ｂを形成する。
次に、図２８に示すように、ＡｌＧａＮ層５５ｃをチャネル部５２の上端（チャネル部の溝５３の開孔端）までエッチングし、絶縁層５６ｂの上、かつチャネル部５２の側壁に付着した電子供給層５５ｂを形成する。ただし、ＡｌＧａＮ層５５ｃをあえてエッチングせず、そのまま電子供給層５５ｂとすることもできる。
その後、図２９に示すように、ＳｉＯ２を全面に蒸着させる。
ついで、図３０に示すように、ＳｉＯ２が溝５３を覆うようにしてパターニングし、保護層５９を形成する。
この後、図３１に示すように、コンタクト層５４ｂの上に、電子供給層５５ｂと隣接してＡｌ／Ｔｉ／Ａｕなどの電極材料を順次堆積させ、ソース電極Ｓを形成する。
この後、ソース電極が下方に位置するように、上下を入れ替え、成長用基板６０とバッファ層６１を研磨した後、ソース電極と同様にしてドレイン電極Ｄを形成し、図１７に示したＧａＮ系ＦＥＴ（ＥＣ）を得る。なお、図１７のＧａＮ系ＦＥＴ（ＥＣ）において、ソース電極Ｓをチャネル部５２の下方に、ドレイン電極Ｄをチャネル部５２の上方に配置することもできる。
なお、図３２に示すように、ＨＥＭＴ構造を１個だけ有するＧａＮ系ＦＥＴにしてもよい。この場合は、小型で極薄の半導体装置となる。
〔実施例１〕
次のようにして、図１に示すＧａＮ系ＦＥＴ（ＥＡ）を製造した。
まず、図３に示すように、サファイア基板１１の上に、ラジカル化窒素（３×１０−６Ｔｏｒｒ）と金属Ｇａ（５×１０−７Ｔｏｒｒ）を用い、ＧＳＭＢＥ法により成長温度７００℃で厚み５０ｎｍのＧａＮ層（バッファ層）１２を形成し、さらにその上に金属Ｇａ（５×１０−７Ｔｏｒｒ）、アンモニア（５×１０−５Ｔｏｒｒ）および金属Ｍｇ（５×１０−９Ｔｏｒｒ）を用い、成長温度８５０℃で厚み２μｍのｐ−ＧａＮ層１３（チャネル層：キャリア濃度は５×１０１８ｃｍ−３）を形成した。次いでその上に、金属Ａｌ（１×１０−７Ｔｏｒｒ）、金属Ｇａ（３×１０−７Ｔｏｒｒ）およびアンモニア（５×１０−５Ｔｏｒｒ）を用い、成長温度８５０℃で厚み３０ｎｍのアンドープＡｌ０．２Ｇａ０．８Ｎ層（電子供給層）１４を形成した。
ｐ−ＧａＮのバンドギャップエネルギーは３．４ｅＶ、アンドープＡｌ０．２Ｇａ０．８Ｎのバンドギャップエネルギーは３．９４ｅＶである。
ついで、図４に示すように、ＣＨ３／Ｈ２／Ａｒ混合ガスのプラズマを用いて表面をエッチングし、電子供給層１４のうちのゲート部を形成すべき箇所を除去し、ｐ−ＧａＮ層１３の対応する表面１３ａを露出させた。この後、全面に熱ＣＶＤ法で厚み５０ｎｍのＳｉＯ２膜１５を形成し、この後図５に示すように、ソース電極とドレイン電極を形成すべき箇所において、ＳｉＯ２膜１５と電子供給層１４をエッチング除去した。
つぎに、図６に示すように、チャネル層１３が露出している箇所に、ＧＳＭＢＥ法により、金属Ｇａ（３×１０−７Ｔｏｒｒ）、アンモニア（５×１０−５Ｔｏｒｒ）および金属Ｓｉ（５×１０−９Ｔｏｒｒ）を用い、厚み１００ｎｍのｎ−ＧａＮ層１６（コンタクト層：Ｓｉドーピング濃度３×１０１９ｃｍ−３）を形成した。ｎ−ＧａＮのバンドギャップエネルギーは３．４ｅＶである。
最後に、スパッタ蒸着法で、ＳｉＯ２膜１５の上にＴａ−Ｓｉからなるゲート電極Ｇを、コンタクト層１６の上にＴａ−Ｓｉ／Ａｕからなるソース電極Ｓとドレイン電極Ｄをそれぞれ形成し、図１に示したＧａＮ系ＦＥＴ（ＥＡ）を製造した。
このＧａＮ系ＦＥＴ（ＥＡ）の電流−電圧特性を調べたところ、ソース−ドレイン間の耐圧は６５０Ｖであった。またゲートバイアス電圧を＋１Ｖ以上印加した時点でソースドレイン間に電流が流れはじめ、ゲートバイアス電圧が＋５Ｖの時点でソースドレイン間の電流（Ｉｄｓ）は６０Ａに達した。このＧａＮ系ＦＥＴ（Ａ）のオン抵抗は、耐圧６００Ｖにおいて１０ｍΩ・ｃｍ２と非常に小さい値であった。
〔実施例２〕
次のようにして、図１７に示すＧａＮ系ＦＥＴ（ＥＣ）を製造した。
まず図１８に示すように、サファイア基板６０の上に、ラジカル化窒素（３×１０−６Ｔｏｒｒ）と金属Ｇａ（５×１０−７Ｔｏｒｒ）を用い、ＧＳＭＢＥ法により成長温度７００℃で厚み５０ｎｍのＧａＮ層（バッファ層）６１を形成し、さらにその上に成長温度８５０℃で厚み３０ｎｍのｎ−ＧａＮ層（コンタクト層）５４ａを形成した。
ついで、コンタクト層５４ａの上に、金属Ｇａ（５×１０−７Ｔｏｒｒ）、アンモニア（５×１０−５Ｔｏｒｒ）および金属Ｍｇ（５×１０−９Ｔｏｒｒ）を用い、成長温度８５０℃で厚み２μｍのｐ−ＧａＮ層５２ｃ（チャネル層：キャリア濃度は５×１０１８／ｃｍ３）を形成した。次いでその上に、金属Ａｌ（１×１０−７Ｔｏｒｒ）、金属Ｇａ（３×１０−７Ｔｏｒｒ）およびアンモニア（５×１０−５Ｔｏｒｒ）を用い、成長温度８５０℃で厚み３０ｎｍのｎ−ＧａＮ層（コンタクト層）５４ｂを形成した。
ついで図１９に示すように、チャネル層５２ｃの表面に対し、ＳｉＯ２からなるマスク５８ａをパターニングしたのち、ＥＣＲプラズマを用いて、パターニング箇所のコンタクト層５４ｂすべてとチャネル層５２ｃを、コンタクト層５４ａが表出するまで厚さ２μｍにわたってドライエッチングし、幅が２０６０ｎｍの溝５３を形成した。
ついで、図２０に示すように、ＳｉＯ２のマスク５８ｂを全面に厚さ１００ｎｍにわたって再堆積した。
つぎに、図２１に示すように、マスク５８ｂをパターニングして一部除去し、溝５３の底に、溝５３の側面と距離３０ｎｍにわたって離隔した、溝の底からの厚さが１００ｎｍの絶縁層５６ａを形成した。
ついで、図２２に示すように、溝５３と絶縁層５６ａの間の距離３０ｎｍにわたって離隔した箇所に、チャネル部５２を構成するｐ−ＧａＮよりバンドギャップエネルギーが大きいＡｌＧａＮを溝の底から厚さ１００ｎｍにわたってエピタキシャル成長させ、電子供給層５５ａを形成した。
この後は、図２３に示すように、ＳｉＯ２のマスク５８ｃを厚さ５０ｎｍにわたって全面に堆積させた。
ついで、図２４に示すように、溝５３の底部にあるマスク５８ｃを、ちょうど図２３の工程で堆積させた厚さ５０ｎｍだけエッチングし、絶縁層５６ａが再び出現させた。この結果、溝５３においては、電子供給層５５ａの上に絶縁性のマスク５８ｃが載置し、チャネル部５２の側壁のうち電子供給層５５ａが隣接する箇所以外をチャネル部５２の側壁から横方向に厚さ５０ｎｍのＳｉＯ２で被覆した構造となった。
つぎに、図２５に示すように、溝５３を除いてマスクし、ゲート電極材料のＰｔを、絶縁層５６ａの上に、上下方向の厚さが２００ｎｍとなるように蒸着してゲート電極Ｇを形成した。
その後、図２６に示すように、残留したマスク５８ｃのうち溝５３以外の箇所を残し、溝５３においてゲート電極Ｇと同じ高さになるまで、マスク５８ｃをエッチングにより除去したところ、チャネル部５２とゲート電極Ｇの間に絶縁層５６ｂを介在させた。
ついで、図２７に示すように、ゲート電極Ｇ上を除いて、ＡｌＧａＮ層５５ｃを再度、チャネル層５２の側壁およびコンタクト層５４ｂの端面から横方向に厚さ３０ｎｍにわたってエピタキシャル成長させた。
さらに、図２８に示すように、ＡｌＧａＮ層５５ｃを、チャネル層５２の上端（すなわちチャネル層５２に設けた溝５３の開孔端）までエッチングし、絶縁層５６ｂの上、かつチャネル層５２の側壁に付着した電子供給層５５ｂを形成した。
次に、図２９に示すように、ＳｉＯ２を溝５３を埋め尽くすようにして全面に蒸着させた。
ついで、図３０に示すように、電子供給層５６ｂを含む溝５３の部分にあるＳｉＯ２を残してパターニングして保護層５９を形成し、コンタクト層５４ｂを表出させた。
この後、図３１に示すように、コンタクト層５４ｂの上に、電子供給層５５ｂと隣接してＡｌ／Ｔｉ／Ａｕなどの電極材料を厚さ４００ｎｍにわたって順次堆積させ、ソース電極Ｓを形成した。
この後、ソース電極が下方に位置するように、上下を入れ替え、成長用基板６０とバッファ層６１を研磨した後、ソース電極と同様にしてドレイン電極Ｄを厚さ４００ｎｍにわたって形成し、図１７に示したＧａＮ系ＦＥＴ（ＥＣ）を得た。
これによって、縦構造でゲートバイアス（Ｖｇｓ）＝０Ｖでソース、ドレイン間で電流が流れないノーマリオフ型のＦＥＴが実現できた。最大動作電流は１００Ａでブレークダウン電圧は６００Ｖとなった。
産業上の利用可能性
以上説明したように、本発明に係るＧａＮ系電界効果トランジスタは、動作時のオン抵抗が非常に小さく大電流動作が可能で、しかもノーマリオフ型であるため、電源用スイッチングデバイスとしてはもちろん、ＨＥＭＴ、マイクロ波帯やミリ波帯のパワーデバイス、さらには今後の電気エネルギーの輸送、変換装置としてのインバータやコンバータとしての利用も期待される。
【図面の簡単な説明】
図１は、本発明のタイプＡに係るＧａＮ系ＦＥＴの第１の態様を示す断面図である；
図２は、図１の一部拡大図である；
図３は、図１のＧａＮ系ＦＥＴを製造する際の第１の工程を示す断面図である；
図４は、図１のＧａＮ系ＦＥＴを製造する際の第２の工程を示す断面図である；
図５は、図１のＧａＮ系ＦＥＴを製造する際の第３の工程を示す断面図である；
図６は、図１のＧａＮ系ＦＥＴを製造する際の第４の工程を示す断面図である；
図７は、図１の態様の第１の変形例を示す断面図である；
図８は、図１の態様の第２の変形例を示す断面図である；
図９は、図８の一部拡大図である；
図１０は、図１の態様の第３の変形例を示す断面図である；
図１１は、図１の態様の第４の変形例を示す断面図である；
図１２は、本発明のタイプＡに係るＧａＮ系ＦＥＴの第２の態様を示す断面図である；
図１３は、本発明のタイプＡに係るＧａＮ系ＦＥＴの第３の態様を示す断面図である；
図１４は、図１３の態様の第１の変形例を示す断面図である；
図１５は、図１３の態様の第２の変形例を示す断面図である；
図１６は、本発明のタイプＢに係るＧａＮ系ＦＥＴの第１の態様を示す断面図である；
図１７は、図１６の一部拡大図である；
図１８は、図１６のＧａＮ系ＦＥＴを製造する際の第１の工程を示す断面図である；
図１９は、図１６のＧａＮ系ＦＥＴを製造する際の第２の工程を示す断面図である；
図２０は、図１６のＧａＮ系ＦＥＴを製造する際の第３の工程を示す断面図である；
図２１は、図１６のＧａＮ系ＦＥＴを製造する際の第４の工程を示す断面図である；
図２２は、図１６のＧａＮ系ＦＥＴを製造する際の第５の工程を示す断面図である；
図２３は、図１６のＧａＮ系ＦＥＴを製造する際の第６の工程を示す断面図である；
図２４は、図１６のＧａＮ系ＦＥＴを製造する際の第７の工程を示す断面図である；
図２５は、図１６のＧａＮ系ＦＥＴを製造する際の第８の工程を示す断面図である；
図２６は、図１６のＧａＮ系ＦＥＴを製造する際の第９の工程を示す断面図である；
図２７は、図１６のＧａＮ系ＦＥＴを製造する際の第１０の工程を示す断面図である；
図２８は、図１６のＧａＮ系ＦＥＴを製造する際の第１１の工程を示す断面図である；
図２９は、図１６のＧａＮ系ＦＥＴを製造する際の第１２の工程を示す断面図である；
図３０は、図１６のＧａＮ系ＦＥＴを製造する際の第１３の工程を示す断面図である；
図３１は、図１６のＧａＮ系ＦＥＴを製造する際の第１４の工程を示す断面図である；
図３２は、本発明のタイプＢに係るＧａＮ系ＦＥＴの第２の態様を示す断面図である；
図３３は、従来のＧａＮ系ＨＥＭＴ構造を示す断面図である；  および
図３４は、図３３の一部拡大図である。
【図１】
2003071607.tif 000003
【図２】
2003071607.tif 000004
【図３】
2003071607.tif 000005
【図４】
2003071607.tif 000006
【図５】
2003071607.tif 000007
【図６】
2003071607.tif 000008
【図７】
2003071607.tif 000009
【図８】
2003071607.tif 000010
【図９】
2003071607.tif 000011
【図１０】
2003071607.tif 000012
【図１１】
2003071607.tif 000013
【図１２】
2003071607.tif 000014
【図１３】
2003071607.tif 000015
【図１４】
2003071607.tif 000016
【図１５】
2003071607.tif 000017
【図１６】
2003071607.tif 000018
【図１７】
2003071607.tif 000019
【図１８】
2003071607.tif 000020
【図１９】
2003071607.tif 000021
【図２０】
2003071607.tif 000022
【図２１】
2003071607.tif 000023
【図２２】
2003071607.tif 000024
【図２３】
2003071607.tif 000025
【図２４】
2003071607.tif 000026
【図２５】
2003071607.tif 000027
【図２６】
2003071607.tif 000028
【図２７】
2003071607.tif 000029
【図２８】
2003071607.tif 000030
【図２９】
2003071607.tif 000031
【図３０】
2003071607.tif 000032
【図３１】
2003071607.tif 000033
【図３２】
2003071607.tif 000034
【図３３】
2003071607.tif 000035
【図３４】
2003071607.tif 000036
【国際調査報告】
2003071607.tif 000037
2003071607.tif 000038
2003071607.tif 000039
2003071607.tif 000040