【事件の表示】
　特願２００５−３６５５１０「増幅器出力ステージを制御する制御回路を備える集積回路装置及びそのドライビング方法」拒絶査定不服審判事件〔平成１８年　７月２０日出願公開、特開２００６−１９１５６８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１７年１２月１９日（パリ条約に基づく優先権主張　２００４年１２月１７日　韓国、２００５年１１月１０日　米国）の出願であって、平成２３年１０月１８日付けで拒絶査定がなされ、これに対して平成２４年２月９日に拒絶査定不服審判が請求され、同時に手続補正がなされたものである。
　　
　　
第２．平成２４年２月９日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成２４年２月９日付けの手続補正（以下、「本件補正」という。）を却下する。
　　
 ［理由］
１．補正内容
　本件補正は、補正前の特許請求の範囲（平成２３年４月１日付けで補正）の請求項４：　　　　
「【請求項１】
　出力電圧を発生させる増幅回路と、
　制御信号の状態に基づいてその出力からバイアス制御電圧または出力電圧を発生させるバイアス制御回路と、
　前記バイアス制御回路の出力から発生する電圧に応答して動作する出力ステージドライバー回路と、を備え、
　前記出力ステージドライバー回路を通じて発生する出力電流は、前記バイアス制御電圧と前記出力電圧とのいずれに応答するかによって電流値が異なる
　ことを特徴とする集積回路装置。
【請求項４】
　前記制御信号に応答して動作するスイッチと、
　前記スイッチを通じて前記出力ステージドライバー回路と連結される負荷をさらに備え、
　前記バイアス制御回路は、前記制御信号に応答して前記スイッチが開状態である時、その出力からバイアス制御電圧を発生させ、前記制御信号に応答して前記スイッチが閉状態でその出力から出力電圧を発生させる
　ことを特徴とする請求項１に記載の集積回路装置。」を、
　　　　　　　　
「【請求項１】
　出力電圧を発生させる増幅回路と、
　制御信号の状態に基づいてその出力からバイアス制御電圧または出力電圧を発生させるバイアス制御回路と、
　前記バイアス制御回路の出力から発生する電圧に応答して動作する出力ステージドライバー回路と、を備え、
　前記出力ステージドライバー回路を通じて発生する出力電流は、前記バイアス制御電圧と前記出力電圧とのいずれに応答するかによって電流値が異なり、
　
前記バイアス制御電圧に応答して前記出力ステージドライバー回路を通じて発生する出力電流は、前記出力電圧に応答して前記出力ステージドライバー回路を通じて発生する出力電流より小さく、
　前記制御信号に応答して動作するスイッチと、
　前記スイッチを通じて前記出力ステージドライバー回路と連結される負荷をさらに備え、
　前記バイアス制御回路は、前記制御信号に応答して前記スイッチが開状態である時、その出力からバイアス制御電圧を発生させ、前記制御信号に応答して前記スイッチが閉状態でその出力から出力電圧を発生させる
　ことを特徴とする集積回路装置。」
　　　
と補正することを含むものである。ただし、下線は、当審が付加した。
　　
　すなわち、本件補正は、補正前の請求項４において、
  　　　
ａ．「出力ステージドライバー回路を通じて発生する出力電流」について、「バイアス制御電圧に応答した方が、出力電圧に応答したものより小さい」と限定している。
　　　　
　　　　
２．補正の目的　　　　
　上記補正事項ａ．は、発明特定事項である「出力ステージドライバー回路を通じて発生する出力電流」を限定したものであるから、特許請求の範囲の減縮を目的としたものである。
　　
　そこで、本件補正後の前記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条第５項の規定に適合するか）について以下に検討する。
　　　
　　　
３．引用発明
　原査定の拒絶の理由に引用された刊行物１（特開２００２−３５３７９２号公報）には、図面とともに、以下の事項が記載されている。ただし、下線は当審が付加した。
　　　　　　　
（ａ）段落番号【００３３】
「【００３３】（第１実施形態）図１は、本発明の第１実施形態によるアナログバッファ回路を備えた駆動回路を示した回路図である。図１を参照して、この第１実施形態の駆動回路（アナログバッファ回路）は、第１差動回路１と、第２差動回路２と、プッシュプル出力回路３とを備えている。なお、プッシュプル出力回路３は、本発明の「出力回路」の一例である。」
　　　　
（ｂ）段落番号【００３８】−【００３９】
「【００３８】ここで、第１実施形態では、第１差動回路１の出力がプッシュプル出力回路３のｐチャネルトランジスタ３１のゲートに入力される。また、第２差動回路２の出力は、プッシュプル出力回路３のｎチャネルトランジスタ３２のゲートに入力される。
【００３９】また、第１差動回路１の出力には、ｐチャネルトランジスタ（ＭＰ１３）４２を介して電源電位ＶＤＤが接続される。また、第２差動回路２の出力には、ｎチャネルトランジスタ（ＭＮ１３）４３を介してＧＮＤまたはＶＢＢ（負電位）が接続されている。また、データ書き込み信号ＳＷを反転するための
インバータ回路４１がｐチャネルトランジスタ４２とデータ書き込み信号ＳＷの発生源（図示せず）との間に接続されている。
　　　　　
（ｃ）段落番号【００４０】
「【００４０】第１実施形態の駆動回路の動作としては、データ書き込み信号ＳＷがＨレベルになることによって、起動信号（ＡＣＴ、／ＡＣＴ）が生成されて第１差動回路１と第２差動回路２とプッシュプル出力回路３とが活性化されると同時に、書き込み制御用のｎチャネルトランジスタ（ＨＳＷ）４４がオンしてビデオデータの書き込みが開始される。すなわち、ビデオデータのデータ書き込み信号ＳＷに同期して、第１差動回路１および第２差動回路２とプッシュプル出力回路３とが活性化される。なお、インバータ回路４１と、ｐチャネルトランジスタ４２と、ｎチャネルトランジスタ４３と、ｎチャネルトランジスタ１２と、ｐチャネルトランジスタ２２とによって、第１差動回路１と第２差動回路２とプッシュプル出力回路３とを起動するとともに、起動信号（ＡＣＴ、／ＡＣＴ）を生成するための起動制御回路が構成されている。」
　　　　　　　　　
（ｄ）段落番号【００４６】
「【００４６】また、第１実施形態では、起動制御回路を用いて書き込み時のみ第１差動回路１と第２差動回路２とプッシュプル出力回路３とを動作させることができるので、より低消費電流化を図ることができる。」
　　　　　　　　　　　　　
　刊行物１の図１では、インバータ回路４１の出力端子がｎチャネルトランジスタ４３のゲートに接続され、インバータ回路４１の入力端子にはデータ書き込み信号ＳＷが入力されている。したがって、上記摘記事項（ｂ）の「インバータ回路４１が
ｐチャネルトランジスタ４２
ｎチャネルトランジスタ４３
　　　　　　　　
　したがって、刊行物１には次の発明（以下、「引用発明」という。）が記載されていると認められる。
　　　
「第１差動回路１と、第２差動回路２と、プッシュプル出力回路３とを備えた駆動回路であって、　
　第１差動回路１の出力がプッシュプル出力回路３のｐチャネルトランジスタ３１のゲートに入力され、また、第２差動回路２の出力は、プッシュプル出力回路３のｎチャネルトランジスタ３２のゲートに入力されており、
　第１差動回路１の出力には、ｐチャネルトランジスタ（ＭＰ１３）４２を介して電源電位ＶＤＤが接続され、また、第２差動回路２の出力には、ｎチャネルトランジスタ（ＭＮ１３）４３を介してＧＮＤまたはＶＢＢ（負電位）が接続されており、また、データ書き込み信号ＳＷを反転するためのインバータ回路４１がｎチャネルトランジスタ４３とデータ書き込み信号ＳＷの発生源（図示せず）との間に接続されており、また、プッシュプル出力回路３の出力端子ＯＵＴとドレイン線（データ線）との間には、書き込み制御用のｎチャネルトランジスタ（ＨＳＷ）４４が接続されており、ドレイン線（データ線）は画素部（図示せず）にビデオデータを書き込む場合のデータ書き込み線であって、ｎチャネルトランジスタ（ＨＳＷ）４４は、画素部にビデオデータの書き込みを許可するスイッチトランジスタであり、
　該駆動回路の動作としては、データ書き込み信号ＳＷがＨレベルになることによって、起動信号（ＡＣＴ、／ＡＣＴ）が生成されて第１差動回路１と第２差動回路２とプッシュプル出力回路３とが活性化されると同時に、書き込み制御用のｎチャネルトランジスタ（ＨＳＷ）４４がオンしてビデオデータの書き込みが開始され、すなわち、ビデオデータのデータ書き込み信号ＳＷに同期して、第１差動回路１および第２差動回路２とプッシュプル出力回路３とが活性化され、インバータ回路４１と、ｐチャネルトランジスタ４２と、ｎチャネルトランジスタ４３と、ｎチャネルトランジスタ１２と、ｐチャネルトランジスタ２２とによって、第１差動回路１と第２差動回路２とプッシュプル出力回路３とを起動するとともに、起動信号（ＡＣＴ、／ＡＣＴ）を生成するための起動制御回路が構成されており、
　起動制御回路を用いて書き込み時のみプッシュプル出力回路３を動作させることができるので、低消費電流化を図ることができる、
　駆動回路。」
　　　
　　
４．本願補正発明と引用発明の一致点・相違点
　　　　
　引用発明の第１差動回路１と第２差動回路２が、本願補正発明の「出力電圧を発生させる増幅回路」に相当する。　　　　
　　　　　　　　　　　　　　　　　
　データ書き込み信号ＳＷがＨレベルの時、ｐチャネルトランジスタ４２のゲートはＨレベルとなり、ｐチャネルトランジスタ４２はオフである。したがって、トランジスタ３１のゲートには、第１差動回路１の出力が供給される。また、データ書き込み信号ＳＷがＨレベルの時、ｎチャネルトランジスタ４３のゲートはＬレベルとなり、ｎチャネルトランジスタ４３はオフである。したがって、トランジスタ３２のゲートには、第２差動回路２の出力が供給される。
　データ書き込み信号ＳＷがＬレベルの時、ｐチャネルトランジスタ４２のゲートはＬレベルとなり、ｐチャネルトランジスタ４２はオンである。したがって、トランジスタ３１のゲートには、ＶＤＤが供給される。また、データ書き込み信号ＳＷがＬレベルの時、ｎチャネルトランジスタ４３のゲートはＨレベルとなり、ｎチャネルトランジスタ４３はオンである。したがって、トランジスタ３２のゲートには、ＧＮＤまたはＶＢＢが供給される。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
　したがって、ｐチャネルトランジスタ４２のドレインとトランジスタ３１のゲートと第１差動回路１の出力端子を接続する線路とｐチャネルトランジスタ４２とから成る回路を「回路Ａ」と呼ぶことにすれば、回路Ａは、「データ書き込み信号ＳＷの状態に基づいてその出力からＶＤＤまたは第１差動回路１の出力電圧を発生させる回路」である。　
　また、ｎチャネルトランジスタ４３のドレインとトランジスタ３２のゲートと第２差動回路２の出力端子を接続する線路とｎチャネルトランジスタ４３とから成る回路を「回路Ｂ」と呼ぶことにすれば、回路Ｂは、「データ書き込み信号ＳＷの状態に基づいてその出力からＧＮＤまたはＶＢＢまたは第２差動回路２の出力電圧を発生させる回路」である。
　　　　　　　　　　　　　　　　　　　　　　　　　　　
　よって、引用発明のデータ書き込み信号ＳＷが、本願補正発明の「制御信号」に相当し、引用発明のＶＤＤとＧＮＤまたはＶＢＢが、本願補正発明の「バイアス制御電圧」に相当し、引用発明の回路Ａと回路Ｂが、本願補正発明の「制御信号の状態に基づいてその出力からバイアス制御電圧または出力電圧を発生させるバイアス制御回路」に相当している。　　　　
　　　　
　引用発明のプッシュプル出力回路３が、本願補正発明の「前記バイアス制御回路の出力から発生する電圧に応答して動作する出力ステージドライバー回路」に相当する。　　　　　　　　　　　　
　　　　　　　　　　　
　後述するように、引用発明では、「前記バイアス制御電圧に応答して前記出力ステージドライバー回路を通じて発生する出力電流は、前記出力電圧に応答して前記出力ステージドライバー回路を通じて発生する出力電流より小さ」い。したがって、引用発明において「前記出力ステージドライバー回路を通じて発生する出力電流は、前記バイアス制御電圧と前記出力電圧とのいずれに応答するかによって電流値が異な」ることは、明らかである。
　　　　　　　　　　　　　　　　　
　引用発明において、回路Ａからトランジスタ３１のゲートに、第１差動回路１の出力が供給され、回路Ｂからトランジスタ３２のゲートに、第２差動回路２の出力が供給される時には、プッシュプル出力回路３には、それなりの電流が流れる。
　引用発明において、回路Ａからｐチャネルトランジスタ３１のゲートにＶＤＤが供給され、回路Ｂからｎチャネルトランジスタ３２のゲートにＧＮＤまたはＶＢＢが供給される時には、ｐチャネルトランジスタ３１とｎチャネルトランジスタ３２はオフとなるから、プッシュプル出力回路３を通じて発生する出力電流は零である。
　したがって、本願補正発明と引用発明とは、「前記バイアス制御電圧に応答して前記出力ステージドライバー回路を通じて発生する出力電流は、前記出力電圧に応答して前記出力ステージドライバー回路を通じて発生する出力電流より小さ」い点で一致している。
　　　　　　　　　　　　　　　　　　
　引用発明の書き込み制御用のｎチャネルトランジスタ（ＨＳＷ）４４が、本願補正発明の「前記制御信号に応答して動作するスイッチ」に相当する。
　　　　　　　　　　　　　　　　　　　　　　　
　引用発明のドレイン線（データ線）及び画素部が、本願補正発明の「前記スイッチを通じて前記出力ステージドライバー回路と連結される負荷」に相当する。　
　　　　　　　　　　
　引用発明では、回路Ａ及び回路Ｂは、データ書き込み信号ＳＷに応答してｎチャネルトランジスタ（ＨＳＷ）４４が開状態である時、その出力からＶＤＤまたはＧＮＤまたはＶＢＢを発生させ、データ書き込み信号ＳＷに応答してｎチャネルトランジスタ（ＨＳＷ）４４が閉状態でその出力から第１差動回路１の出力電圧または第２差動回路２の出力電圧を発生させている。したがって、本願補正発明と引用発明とは、「前記バイアス制御回路は、前記制御信号に応答して前記スイッチが開状態である時、その出力からバイアス制御電圧を発生させ、前記制御信号に応答して前記スイッチが閉状態でその出力から出力電圧を発生させる」点で一致している。
　　　　　　
　したがって、本願補正発明と引用発明の一致点・相違点は、次のとおりである。
　　　　　
［一致点］
「出力電圧を発生させる増幅回路と、
　制御信号の状態に基づいてその出力からバイアス制御電圧または出力電圧を発生させるバイアス制御回路と、
　前記バイアス制御回路の出力から発生する電圧に応答して動作する出力ステージドライバー回路と、を備え、
　前記出力ステージドライバー回路を通じて発生する出力電流は、前記バイアス制御電圧と前記出力電圧とのいずれに応答するかによって電流値が異なり、
　前記バイアス制御電圧に応答して前記出力ステージドライバー回路を通じて発生する出力電流は、前記出力電圧に応答して前記出力ステージドライバー回路を通じて発生する出力電流より小さく、
　前記制御信号に応答して動作するスイッチと、
　前記スイッチを通じて前記出力ステージドライバー回路と連結される負荷をさらに備え、
　前記バイアス制御回路は、前記制御信号に応答して前記スイッチが開状態である時、その出力からバイアス制御電圧を発生させ、前記制御信号に応答して前記スイッチが閉状態でその出力から出力電圧を発生させる
　ことを特徴とする回路。」である点。　
　　　　　　　
［相違点］
　本願補正発明は、集積回路装置であるのに対して、引用発明は、集積回路装置として構成するとは記載されていない点。
　　　　　
　　　
５．相違点についての検討
　　　　
　刊行物１の段落番号【０００３】−【０００４】に、
「【０００３】近年、ポリシリコンＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）を用いた小型ＬＣＤの需要が増加してきている。これに伴って、ＬＣＤパネルおよび
外部制御ＩＣ
【０００４】特に、ビデオ信号のデジタル化への要求が高く、開発が急がれている。ビデオ信号をデジタル化するには、パネル内部にデジタルビデオ信号をアナログビデオ信号に変換するＤＡＣ（Ｄｉｇｉｔａｌ　Ａｎａｌｏｇ　Ｃｏｎｖｅｒｔｅｒ）回路を内蔵する必要がある。また、ＤＡＣ回路によってアナログ変換したアナログデータをデータ線に書き込む際に、
データ線を駆動する回路
と記載されている。ただし、下線は当審が付加した。したがって、引用発明のドレイン線（データ線）駆動する駆動回路を集積回路装置として構成することは、当業者が容易に想到できたことである。
　　　　　　　　　
　そして、本願補正発明の作用効果も、引用発明から当業者が予測できる範囲のものである。
　よって、本願補正発明は、引用発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　　　　　
　　　　　
６．むすび
　以上のとおり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　　　
　　　
第３．本願発明について
　平成２４年２月９日付けの手続補正は上記のとおり却下されたので、本願の請求項４に係る発明（以下、「本願発明」という。）は、平成２３年４月１日付け手続補正書の特許請求の範囲の請求項１及び請求項４に記載された事項により特定されるものである。
　　　
１．刊行物及び引用発明　　　
　原査定の拒絶の理由に引用された刊行物、及び引用発明は、前記「第２．３．」に記載したとおりである。　
　　　　　
　　　　　
２．対比・判断
　本願発明は、前記「第２．」で検討した本願補正発明から補正事項ａ．の構成を省いたものである。
　そうすると、本願発明の構成要件をすべて含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記「第２．５．」に記載したとおり、引用発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用発明に基づいて、当業者が容易に発明をすることができたものである。　
　　　
　　　
３．むすび
　以上のとおり、本願の請求項４に係る発明は、刊行物１に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願のその余の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。