【事件の表示】
　特願２００７−２１０５９０「半導体基体中に形成されたスパイラル形状インダクタ及びそのインダクタを形成するための方法」拒絶査定不服審判事件〔平成１９年１１月１５日出願公開、特開２００７−３００１４３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１６年８月２０日（パリ条約による優先権主張２００３年８月２２日、米国）に出願した特願２００４−２４０１８６号の一部を平成１９年８月１３日に新たな特許出願としたものであって、平成２３年３月４日付けの拒絶理由通知に対して、同年９月９日に手続補正書及び意見書が提出されたが、同年１２月１３日付けで拒絶査定がなされた。
　そして、平成２４年４月１９日に審判請求がされるとともに、手続補正書が提出され、その後同年８月２２日付けで審尋がなされ、平成２５年２月２５日に回答書が提出された。
　
第２．平成２４年４月１９日に提出された手続補正書による補正について
１．本件補正の内容
　平成２４年４月１９日に提出された手続補正書による補正（以下「本件補正」という。）は、特許請求の範囲を補正するものであり、以下のとおりである。
　
〈補正事項ａ〉
　補正前の請求項５の「方法、」を、補正後の請求項５の「方法。」と補正する。
　
２．新規事項の追加の有無及び補正の目的の適否についての検討
　補正事項ａは、補正前の請求項５の「方法、」を、補正後の請求項５の「方法。」とする補正であり、誤記の訂正を目的とする補正に該当する。
　したがって、補正事項ａは、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第３号に掲げる誤記の訂正を目的とするものに該当する。
　
　また、補正事項ａは、本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載された事項の範囲内においてなされたものであることは明らかであるから、補正事項ａは、特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たしている。
　
　以上のとおり、補正事項ａは特許法第１７条の２第３項及び第４項に規定する要件を満たしているから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　
３．補正についてのむすび
　以上検討したとおり、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものであるから、適法になされたものである。
　
第３．本願発明に対する判断
１．本願発明
　上記第２．において検討したとおり、本件補正は適法になされたものであるから、本願の請求項１〜６に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜６に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明は、請求項１に記載されている事項により特定される次のとおりのものである（以下「本願発明」という。）。
　
【請求項１】
「インダクタを形成する方法であって、
　半導体基体を形成するステップ、
　前記半導体基体内に能動要素を形成するステップ、
　誘電体層を該基体の上層に形成するステップであって、該誘電体層が上表面からなるステップ、
　該上表面上の導電線を形成するステップであって、該導電線は誘導効果を持ち、タングステンプラグが前記導電線から前記半導体基体内の少なくともひとつの能動要素へ延伸するステップ、及び、
　該半導体基体の該導電線の少なくとも一部分の下方にある領域を除去するステップからなる方法。」
　
２．引用例の表示
　　引用例１：特開平６−７７４０７号公報
　
３．引用例１の記載と、引用発明
（１）引用例１の記載
　原査定の拒絶の理由に引用された、本願の優先権主張日前に日本国内において頒布された刊行物である、特開平６−７７４０７号公報（以下「引用例１」という。）には、「半導体装置」（発明の名称）に関して、図１とともに、次の記載がある。（ここにおいて、下線は当合議体が付加したものである。以下同様。）
　
ア．発明の背景等
ａ．「【０００１】
【産業上の利用分野】本発明は半導体装置、特にインダクタを有する半導体装置に関する。
【０００２】
【従来の技術】シリコン集積回路等の半導体装置では、半導体基板上にインダクタを形成した場合、半導体基板の複素誘電率が無視できないため、供給されたエネルギ―が誘電損や渦電流損等として消費されてしまう。
【０００３】
【発明が解決しようとする課題】したがって、従来のシリコン集積回路等の半導体装置では、インダクタを形成することが困難あった。
【０００４】本発明の目的は、インダクタを形成可能な半導体装置を得ることである。」
　
イ．実施例
ｂ．「【０００７】
【実施例】図１は、本発明の第１実施例を示したものであり、図１（Ａ）はその平面形状を模式的に示した図であり、図１（Ｂ）はその断面形状を図１（Ａ）のIB−IBに沿って模式的に示した図である。
【０００８】シリコン基板１１には、通常のシリコン集積回路用のものが用いられる。除去領域１２（第１領域）は、シリコン基板１１の一部を空洞状に除去したものであり、その大きさ（１辺の長さ）は通常１０μｍ〜１ｍｍ程度である。この除去領域１２は、空洞でもよいし空洞部に酸化シリコン等の複素誘電率が低い絶縁材料を埋込んだものでもよい。絶縁層１３（層厚は数１０ｎｍ〜数１００ｎｍ程度）は、除去領域１２およびその周囲に形成されており、窒化シリコン等の絶縁材料を用いて形成されている。配線層１４（層厚は数１００ｎｍ程度）は、インダクタの一方の引出し線となるものであり、モリブデンやアルミニウム等の金属やド―プトポリシリコン等の導電材料を用いて形成される。層間絶縁層１５（層厚は数１００ｎｍ程度）は、酸化シリコン等の絶縁材料を用いて形成されており、その一部には配線層１４と配線層１６とを接続するためのコンタクトホ―ル１５ａが形成されている。
配線層１６（層厚は１μｍ程度、線幅は１μｍ〜数１０μｍ程度）は、インダクタおよびインダクタの他方の引出し線となるものであり、金属（例えばアルミニウム）等の導電材料を用いて形成される。
【０００９】つぎに、図１に示した第１実施例の製造方法の一例について説明する。
まず、シリコン基板１１上に所定の絶縁性薄膜を形成し、これを所定の形状にパタ―ニングして絶縁層１３を形成する。
つぎに、層間絶縁層１５を形成し、
つぎに、所定の導電性薄膜を形成し、これを所定の形状にパタ―ニングして配線層１６を形成する。
最後に、所定のマスクパタ―ンを用いてシリコン基板１１を裏面側からエッチングし、除去領域１２を形成する。
　
ウ．発明の効果
ｃ．「【００１８】
【発明の効果】本発明では、
半導体基板の一部を空洞状に除去した第１領域に対応してインダクタを形成した
　
（２）引用発明
　したがって、上記ａ．〜ｃ．を総合すると、引用例１には、次の発明（以下、「引用発明」という。）が記載されている。
　
「シリコン集積回路用のシリコン基板１１を準備する工程と、
　前記シリコン基板１１に絶縁層１３と層間絶縁層１５を形成する工程と、
　前記層間絶縁層１５上に所定の導電性薄膜を形成し、これを所定の形状にパタ―ニングしてインダクタおよびインダクタの引出し線からなる配線層１６を形成する工程と、
　前記シリコン基板１１を裏面側からエッチングし、前記インダクタに対応した除去領域１２を形成する工程とを有することを特徴とする半導体装置の製造方法。」
　
４．対比
（１）次に、本願発明と引用発明とを対比する。
ア．引用発明の「半導体装置の製造方法」は、「インダクタ」「を形成」しているので、本願発明の「インダクタを形成する方法」に相当する。
　
イ．引用発明の「シリコン集積回路用のシリコン基板１１を準備する工程」において、引用発明の「シリコン基板１１」は、本願発明の「半導体基体」に対応するので、引用発明の「シリコン集積回路用のシリコン基板１１を準備する工程」は、本願発明の「半導体基体を形成するステップ」に相当する。
　
ウ．引用発明の「前記シリコン基板１１に絶縁層１３と層間絶縁層１５を形成する工程」において、引用発明の「絶縁層１３」と「層間絶縁層１５」は、本願発明の「誘電体層」に対応するので、引用発明の「前記シリコン基板１１に絶縁層１３と層間絶縁層１５を形成する工程」は、本願発明の「誘電体層を該基体の上層に形成するステップであって、該誘電体層が上表面からなるステップ」に相当する。
　
エ．本願の明細書の段落【００２４】には、「図１１は、導電線６６Ａと同じ金属化層において終端７６を伸ばすための導電性部材９０からなるインダクタ８９の実施例を示すものである。」と記載されており、図１１とその平面図である図１２には、いずれも導電線６６Ａから形成された、スパイラル状に形成された部分と、終端７６を伸ばすための導電性部材９０が、一体となってインダクタ８９を構成することが示されている。したがって、本願発明において「インダクタ」を構成する「導電線」は、スパイラル状に形成された部分のみでなく、該スパイラル状に形成された部分の終端を伸ばした導電性部材を含みうるものと認められる。
　一方、引用例１の段落【０００８】には、「配線層１６（層厚は１μｍ程度、線幅は１μｍ〜数１０μｍ程度）は、インダクタおよびインダクタの他方の引出し線となるものであり、金属（例えばアルミニウム）等の導電材料を用いて形成される。インダクタとなる部分は図１に示すように渦状に形成されている。」ことが記載されているから、引用発明における「インダクタ」とは、渦状に形成された配線層１６の部分であり、上記「インダクタ」には同じ配線層１６から形成された「インダクタの」「引出し線」が一体に形成されるものである。
　したがって、引用発明の「インダクタおよびインダクタの引出し線からなる配線層１６」は、本願発明の「導電線」に相当する。
　
オ．引用発明の「配線層１６」は「インダクタおよびインダクタの引出し線からなる」ものであるから、「配線層１６」が誘導効果を持つことは明らかである。
　
カ．上記エ．とオ．の検討によれば、引用発明の「前記層間絶縁層１５上に所定の導電性薄膜を形成し、これを所定の形状にパタ―ニングしてインダクタおよびインダクタの引出し線からなる配線層１６を形成する工程」は、本願発明の「該上表面上の導電線を形成するステップであって、該導電線は誘導効果を持」つ「ステップ」に相当する。
　
キ．引用発明の「前記シリコン基板１１を裏面側からエッチングし、前記インダクタに対応した除去領域１２を形成する工程」において、引用発明の「前記インダクタに対応した除去領域１２を形成する」ことは、本願発明の「該導電線の少なくとも一部分の下方にある領域を除去する」ことに対応するので、引用発明の「前記シリコン基板１１を裏面側からエッチングし、前記インダクタに対応した除去領域１２を形成する工程」は、本願発明の「該半導体基体の該導電線の少なくとも一部分の下方にある領域を除去するステップ」に相当する。
　
（２）そうすると、本願発明と引用発明の一致点と相違点は、次のとおりとなる。
　
《一致点》
「インダクタを形成する方法であって、
　半導体基体を形成するステップ、
　誘電体層を該基体の上層に形成するステップであって、該誘電体層が上表面からなるステップ、
　該上表面上の導電線を形成するステップであって、該導電線は誘導効果を持つステップ、及び、
　該半導体基体の該導電線の少なくとも一部分の下方にある領域を除去するステップからなる方法。」
　
《相違点》
《相違点１》
　本願発明は、「前記半導体基体内に能動要素を形成するステップ」を有するのに対して、引用発明は、「シリコン集積回路用のシリコン基板１１を準備する工程」を有するものの、「シリコン集積回路用のシリコン基板１１」に能動要素を形成するか否かが、不明である点。
　
《相違点２》
　本願発明は、「タングステンプラグが前記導電線から前記半導体基体内の少なくともひとつの能動要素へ延伸する」のに対して、引用発明は、このような構成を有していない点。
　
５．相違点１、２についての判断
（１）相違点１について
　引用発明の「シリコン集積回路用のシリコン基板１１を準備する工程」において、引用発明の「シリコン基板１１」は、「シリコン集積回路用」であるので、シリコン集積回路を形成するために、当然ながら、「シリコン基板１１」内には能動要素が形成してあるものと認められる。
　したがって、引用発明の「シリコン集積回路用のシリコン基板１１を準備する工程」は、実際には、本願発明の「前記半導体基体内に能動要素を形成するステップ」を含むものと認められるから、相違点１は実質的なものではない。
　また、仮に相違点１が実質的なものであるとしても、「半導体基体内に能動要素を形成する」ことは、半導体技術分野の技術常識であるので、引用発明の「シリコン集積回路用のシリコン基板１１を準備する工程」において、本願発明の「前記半導体基体内に能動要素を形成するステップ」を含むようになすことは、当業者が容易になし得たことと認められる。
　よって、上記相違点１は、実質的なものではないか、そうではないとしても、当業者が容易になし得た範囲に含まれる程度のものである。
　
（２）相違点２について
　引用例１には、「インダクタの他方の引出し線」をどこに接続するか、その接続先について記載されていないが、「インダクタの他方の引出し線」を、コンタクトホールを介して半導体基体内の能動要素に接続し得ることは、本願の優先権主張日前に日本国内において頒布された刊行物である、以下の周知文献１、２に記載されているように、周知技術と認められる。
　
　周知文献１：特開２００２−１６４５１２号公報（例えば、段落【００４０】、【００４１】、及び、図１の記載を参照）には、「平坦化膜２８には、ソース／ドレイン拡散層２４ａ、２４ｂに達するコンタクトホール３０が形成されている。」（段落【００４０】）、「
コンタクトホール３０が形成された平坦化膜２８上には、Ａｌより成る配線３２ａ及びインダクタ３２ｂが形成されている。インダクタ３２ｂは、配線３２ａを介して、ｐチャネルＭＯＳＦＥＴ２６ａのソース／ドレイン拡散層２４ａや、ｎチャネルＭＯＳＦＥＴ２６ｂのソース／ドレイン拡散層２４ｂ等に電気的に接続されている。
　
　周知文献２：特開２００１−１６８２８８号公報（例えば、段落【００１９】、【００２０】、及び、図１、図２の記載を参照）には、「次に、図２（ｂ）の状態のシリコン基板１の表面全体に、ＣＶＤ法により酸化シリコン膜１０を形成する。
この酸化シリコン膜１０に対して、通常のフォトリソグラフィ工程およびエッチング工程を行うことにより、ソース・ドレイン電極用のコンタクトホール１１を形成する。図２（ｃ）はこの状態を示す。
図２（ｃ）の状態のシリコン基板１の表面全体に、スパッタリング法によりアルミニウム合金からなる薄膜を形成する。この薄膜に対して、通常のフォトリソグラフィ工程およびエッチング工程を行うことにより、インダクタ１００のパターンおよびソース・ドレイン電極１２等の配線を形成する。
　なお、周知文献２においては、「インダクタ１００のパターンおよびソース・ドレイン電極１２等の配線を形成する」ので、必要に応じて、「インダクタ１００のパターン」と、「ソース・ドレイン電極１２等の配線」は、接続できるものと認められる。
　
　また、インダクタとその下層の導電部材を、コンタクトホールを介して接続するにあたり、上記コンタクトホールにタングステンプラグを形成することは、本願の優先権主張日前に日本国内において頒布された刊行物である、以下の周知文献３、４に記載されているように、周知技術と認められる。
　
　周知文献３：特開２０００−２２０８５号公報（例えば、段落【０００３】、及び、図９、図１０の記載を参照）には、従来の技術として、「第１の金属配線５は、第１の層間絶縁膜４に形成されたコンタクト孔に埋め込まれたタングステンなどの接続プラグ６を介して半導体基板１と電気的に接続されている。」、「第２の層間絶縁膜６（当合議体注：「６」は「７」の誤記と認められる。）は、ＣＭＰなどにより表面が平坦化され、この平坦化された表面にアルミニウムなどの金属膜をパターニングしてスパイラル状のインダクタ７（当合議体注：「７」は「８」の誤記と認められる。）が形成されている。
インダクタ８は、第２の層間絶縁膜７に形成されたコンタクト孔に埋め込まれたタングステンなどの接続プラグ９を介して半導体基板１と電気的に接続されている。
　
　周知文献４：特開２００２−９２９９号公報（例えば、段落【００２９】、【００３０】、及び、図１２〜図１４の記載を参照）には、「次に、図１２に示した構造上の全面に層間絶縁膜１５を形成した後、層間絶縁膜１５内に、ソース・ドレイン領域１４ａ１，１４ａ２，１４ｂ１，１４ｂ２にそれぞれ繋がり、
タングステン等の金属プラグ
層間絶縁膜１８内に、配線１７ａに繋がり、金属プラグによって内部が充填されたコンタクトホール１９を選択的に形成する。次に、層間絶縁膜１８上に、コンタクトホール１９に繋がるスパイラルインダクタ２０と、スパイラルインダクタ２０に繋がる配線２１と、配線２１に繋がるパッド２２とを、それぞれ選択的に形成する（図１４）
　
　すると、引用発明の「インダクタおよびインダクタの引出し線からなる配線層１６を形成する工程」において、「インダクタの引出し線」の接続先として、上記周知文献１、２に記載されているように、コンタクトホールを介して半導体基体内の能動要素を選択し、上記コンタクトホールを介して接続するにあたり、上記周知文献３、４に記載されているように、上記コンタクトホールにタングステンプラグを形成することにより、本願発明の「タングステンプラグが前記導電線から前記半導体基体内の少なくともひとつの能動要素へ延伸する」ようになすことは、当業者が適宜なし得たことと認められる。
　よって、上記相違点２は、当業者が適宜になし得た事項の範囲に含まれる程度のものである。
　
６．判断についてのまとめ
　上記５．の（１）、（２）で検討したとおり、引用発明において、上記相違点１、２に係る構成とすることは、当業者が容易に想到し得たものである。
　
第４．結言 
　以上のとおり、本願発明は、周知の技術事項を勘案することにより、引用例１に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により、特許を受けることができない。
　したがって、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。