【事件の表示】
　特願２０００−６２０４７８「デバッグ回路を有するデータプロセッサ及びそれを用いたデータ処理方法」拒絶査定不服審判事件〔平成１２年１１月３０日国際公開、ＷＯ００／７２１５２、平成１５年　１月　７日国内公表、特表２００３−５００７４０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、２０００年５月１日（パリ条約による優先権主張外国庁受理１９９９年５月１９日欧州特許庁）を国際出願日とする出願であって、平成２２年８月２５日付けで拒絶理由通知がなされ、同年１１月３０日付けで手続補正がなされたが、同年１２月１７日付けで拒絶査定がなされ、これに対し、平成２３年４月２１日付けで拒絶査定不服審判の請求がなされたものである。
　
２．本願発明
　本願の請求項１に係る発明は、平成２２年１１月３０日付けの手続補正書により補正された特許請求の範囲の請求項１に記載されたとおりの次のものと認める。（以下、「本願発明」という。）
「一連の命令を含み、これらの命令の各々がオペランド・データを伴うプログラムを実行する命令処理回路と、
　デバッグ例外条件を記憶し；
　前記プログラムを実行する前記命令処理回路によって使用されるオペランド・データが前記デバッグ例外条件を満たすか否かを監視し；
　前記オペランド・データが前記デバッグ例外条件を満たすことが検出されると、デバッグ動作を行うように構成されているデバッグ回路とを有し、 
　前記オペランド・データを分割することによって得られた二つ以上のフィールドについての、多数の各条件の一つ以上で全てより少ない条件が、それぞれ真である場合、前記デバッグ回路が、デバッグ動作を行うことを特定するデバッグ例外条件を使用するように構成されているデータプロセッサ。」
　
３．引用例
　原査定の拒絶の理由に引用された
特開平８−６９３９１号公報（出願公開平成８年３月１２日。以下、「引用例１」という。）、
特開平５−２８２１６１号公報（出願公開平成５年１０月２９日。以下、「引用例２」という。）、及び、
特開平９−２１８８０１号公報（出願公開平成９年８月１９日。以下、「引用例３」という。）
には、それぞれ、図面とともに次の事項が記載されている。
　
（引用例１）
ａ．「【０００１】
【産業上の利用分野】
本発明は、一般にデータ・プロセッサ内の区切り点回路に関し、さらに詳しくは、データ・プロセッサ内の既存の制御論理を用いる区切り点回路に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
データ処理システム上でソフトウェアのデバッグを行う際には、
プログラム実行中の特定の点でデータ処理システムの局面を検証するために、プログラム命令の流れを中断することが必要になる場合が多い。このような局面には、データ，パラメータ，命令実行の流れおよび内部状態の検証が含まれる。プログラム命令の流れの中断、すなわち「区切り点の設定（breakpointing ）」は、通常、データ処理システムの中央処理装置（ＣＰＵ）が使おうとしている命令またはデータのアドレスを、区切り点レジスタ内に記憶されている区切り点の値と比較することにより実行される。ＣＰＵが使おうとしている命令またはデータのアドレスが、区切り点値と同じ場合は、その命令が実行される、あるいはデータが用いられる前または後に、プログラム実行が中断される。
　
ｂ．「【００２０】イネーブル・ビット１０６は、ＡＮＤゲート１１４の第１入力に結合され、比較器１１１はＡＮＤゲート１１４の第２入力に結合されて、内部一致２信号を提供する。複数の一致信号８０の１つは、ＡＮＤゲート１１４の第３入力に提供される。ＡＮＤゲート１１４の出力は、ＯＲゲート１２４の第２入力に提供される。
イネーブル・ビット１１８は、ＡＮＤゲート１１６の第１入力に結合され、比較器１２３はＡＮＤゲート１１６の第２入力に結合されて、内部一致Ｎ信号を提供する。複数の一致信号８０の１つは、ＡＮＤゲート１１６の第３入力に提供される。ＡＮＤゲート１１６の出力は、ＯＲゲート１２４の最終入力に提供される。ＯＲゲート１２４の出力は、区切り点信号を提供する。
　
ｃ．「【００２８】
データ処理システム１０の実行中には、レジスタ１０２，１０８，１２０に対応する複数の下位アドレス値のみが、レジスタ１０２，１０８，１２０のそれぞれの内容と比較される。マスク・レジスタ１０４，１１０，１２２の各々に格納されたマスク値は、比較動作中にレジスタ１０２，１０８，１２０の各々のマスク・ビットにそれぞれ提供される。そのため、ビットがマスク・レジスタ内で一定の論理状態にセットされると、対応するレジスタに格納されたビットは、対応する比較器により実行される比較動作中は使用されない。
・・・
【００３０】
区切り点信号がアサートされると、区切り点信号はバス３６を介してＣＰＵ１２に提供される。ＣＰＵ１２は、次に区切り点例外を開始する。本発明の第１実施例においては、区切り点条件が満足されるか否かを判定するためにソフトウェアを追加する必要はない。むしろ、区切り点条件が満足されると、ＣＰＵ１２がデータ処理システム１０内で別の行動を起こす。このような別の行動には、データ，パラメータ，命令実行の流れおよび内部状態の検証のための区切り点例外動作が含まれる。
　
　ここで、上記ａ．には、発明が「データ・プロセッサ内の既存の制御論理を用いる区切り点回路に関する」ものであることが記載されている。
　また、「プログラム実行中の特定の点でデータ処理システムの局面を検証するために、プログラム命令の流れを中断することが必要になる場合が多い。このような局面には、データ，パラメータ，命令実行の流れおよび内部状態の検証が含まれる。」という記載から、プログラム命令の流れを中断し、データや内部状態の検証を行うことが記載されているといえる。さらに、プログラム命令の流れによって、プログラム実行を行う手段、を有していることは明らかである。
　さらに、「プログラム命令の流れの中断、すなわち「区切り点の設定（breakpointing ）」は、通常、データ処理システムの中央処理装置（ＣＰＵ）が使おうとしている命令またはデータのアドレスを、区切り点レジスタ内に記憶されている区切り点の値と比較することにより実行される。」という記載から、区切り点の値を記憶することが記載されているといえる。また、「一般にデータ・プロセッサ内の区切り点回路に関」するとの記載からから、「区切り点レジスタ」は、データ・プロセッサ内の構成であるといえる。
　次に、上記ｂ．の「ＡＮＤゲート１１６の出力は、ＯＲゲート１２４の最終入力に提供される。ＯＲゲート１２４の出力は、区切り点信号を提供する。」という記載から、複数ある条件のうち、いずれかの条件を満たせば区切り点信号を提供することが見てとれる。また、上記ｃ．及び関連する図面である図３には、「データ処理システム１０の実行中には、レジスタ１０２，１０８，１２０に対応する複数の下位アドレス値のみが、レジスタ１０２，１０８，１２０のそれぞれの内容と比較される。マスク・レジスタ１０４，１１０，１２２の各々に格納されたマスク値は、比較動作中にレジスタ１０２，１０８，１２０の各々のマスク・ビットにそれぞれ提供される。そのため、ビットがマスク・レジスタ内で一定の論理状態にセットされると、対応するレジスタに格納されたビットは、対応する比較器により実行される比較動作中は使用されない。」と記載されており、複数のマスクが設定されたアドレス値についての、複数の区切り点条件が満足されるかを判定していることが記載されているといえる。さらに、上記ｃ．の「区切り点信号がアサートされると、区切り点信号はバス３６を介してＣＰＵ１２に提供される。ＣＰＵ１２は、次に区切り点例外を開始する。本発明の第１実施例においては、区切り点条件が満足されるか否かを判定するためにソフトウェアを追加する必要はない。むしろ、区切り点条件が満足されると、ＣＰＵ１２がデータ処理システム１０内で別の行動を起こす。このような別の行動には、データ，パラメータ，命令実行の流れおよび内部状態の検証のための区切り点例外動作が含まれる。」という記載から、区切り点条件が満足されるか否かを判定し、区切り点条件が満足されると、データや内部状態の検証のための区切り点例外動作をする、ことが記載されているといえる。よって、上記ｂ．及びｃ．には、複数のマスクが設定されたアドレス値についての、複数の区切り点条件のいずれかが満足されると、プログラム実行を中断し、データや内部状態の検証を行うことが記載されている、といえる。
　
　したがって、引用例１には、以下の発明が記載されているといえる。（以下、「引用例１記載の発明」という。）
　
「プログラム実行を行う手段と、
　区切り点の値を記憶し、
　区切り点条件が満足されるか否かを判定し、
　区切り点条件が満足されると、データや内部状態の検証のための区切り点例外動作をする手段を有し、
　複数のマスクが設定されたアドレス値についての、複数の区切り点条件のいずれかが満足されると、
プログラム実行を中断し、データや内部状態の検証を行うよう構成されているデータ・プロセッサ。」
　
　
（引用例２）
ｄ．「【０００１】
【産業上の利用分野】
本発明は情報処理装置に関し、特にプロセッサに対する割り込み条件の変更を容易に行なうことができ、且つ情報処理装置をハードウェアの任意の状態やシーケンスを条件にして停止させることができる情報処理装置に関する。
【０００２】
【従来の技術】従来の
情報処理装置はハードウェアによって特定の論理条件を検出した時、プロセッサに対する割り込みを発生していた。
　
ｅ．「【０００９】また、
本発明は割り込み条件となるシーケンスを容易に変更できるようにすると共に、装置が特定のシーケンスを行なった時、装置をフリーズ状態にできるようするため、
（Ｃ）ｎビット構成の期待値情報が設定される第２〜第ｍの期待値レジスタと、ｎビット構成のマスク情報が設定される第２〜第ｍのマスクレジスタと、前記データセレクト部から出力されるｎビット構成のデータを順次シフトする第１〜第（ｍ−１）のデータ保持レジスタとを設けると共に、前記要求信号出力手段は前記データセレクト部から出力されたｎビット構成のデータが前記第１の期待値レジスタに設定されているｎビット構成の期待値情報及び前記第１のマスクレジスタに設定されているｎビット構成のマスク情報によって示される条件を満足させ、且つ前記第１〜第（ｍ−１）のデータ保持レジスタに保持されているｎビット構成のデータが前記第２〜第ｍの期待値レジスタに設定されているｎビット構成の期待値情報及び前記第２〜第ｍのマスクレジスタに設定されているｎビット構成のマスク情報によって示される条件を満足させるものになった時、要求信号を出力する。
　
ｆ．「【００１４】図１は本発明の実施例のブロック図であり、データセレクト部１と、データ選択レジスタ２と、
ｍ個の期待値レジスタ３−１〜３−ｍと、ｍ個のマスクレジスタ４−１〜４−ｍと、ｍ個のデータ比較回路５−１〜５−ｍと、（ｍ−１）個のデータ保持レジスタ６−１〜６−（ｍ−１）と、アンドゲート７，１０，１３と、モードセレクタ８と、割り込み許可レジスタ９と、割り込み発生回路１１と、フリーズ許可レジスタ１２と、クロック制御部１４とから構成されている。
【００１５】
データセレクト部１には情報処理装置の内部レジスタ
等の出力データが
複数個入力される。
【００１６】各期待値レジスタ３−１〜３−ｍにはそれぞれｎビット構成の期待値情報が設定される。
・・・
【００２０】そして、データ比較回路５−１はデータセレクト部１によって選択されたｎビット構成のデータと期待値レジスタ３−１に設定されているｎビット構成の期待値情報との対応するビット（但し、マスクレジスタ４−１に設定されているマスク情報によってマスクすることが指示されているビット、即ち対応するマスク情報が“０”になっているビットを除く）とを比較し、全てのビットが一致した場合，少なくとも１つのビットが一致した場合或いは奇数個のビットが一致した場合等に、その出力信号である一致検出信号を“１”にする。尚、どのような場合に一致検出信号を“１”にするかは、操作員の指示によって決められる。」
　
ｇ．「【００３５】ア
ンドゲート７は各データ比較回路５−１〜５−ｍから出力される一致検出信号の論理積をとる。
【００３６】
モードセレクタ８はアンドゲート７の出力信号とデータ比較回路５−１から出力される一致検出信号との内の一方を選択する。
【００３７】割り込み許可レジスタ９はアンドゲート１０を制御することにより、
モードセレクタ８の出力信号を割り込み発生回路１１に供給するか否かを制御する
　
　ここで、上記ｄ．には、「プロセッサに対する割り込み条件の変更を容易に行なうことができ、且つ情報処理装置をハードウェアの任意の状態やシーケンスを条件にして停止させることができる情報処理装置に関する」ものであることが記載されている。また、上記ｄ．には、「情報処理装置は・・・特定の論理条件を検出した時、プロセッサに対する割り込みを発生」させることも記載されている。
　よって、上記ｄ．には、「プロセッサに対する特定の論理条件である、割り込み条件の変更を容易に行なうことができ、且つ情報処理装置をハードウェアの任意の状態やシーケンスを条件にして停止させることができる情報処理装置」に関する発明が記載されているといえる。
　次に、上記ｅ．の「・・・（Ｃ）ｎビット構成の期待値情報が設定される第２〜第ｍの期待値レジスタと、ｎビット構成のマスク情報が設定される第２〜第ｍのマスクレジスタと、前記データセレクト部から出力されるｎビット構成のデータを順次シフトする第１〜第（ｍ−１）のデータ保持レジスタとを設けると共に、前記要求信号出力手段は前記データセレクト部から出力されたｎビット構成のデータが前記第１の期待値レジスタに設定されているｎビット構成の期待値情報及び前記第１のマスクレジスタに設定されているｎビット構成のマスク情報によって示される条件を満足させ、且つ前記第１〜第（ｍ−１）のデータ保持レジスタに保持されているｎビット構成のデータが前記第２〜第ｍの期待値レジスタに設定されているｎビット構成の期待値情報及び前記第２〜第ｍのマスクレジスタに設定されているｎビット構成のマスク情報によって示される条件を満足させるものになった時、要求信号を出力する。」の記載から、上記ｅ．には、「複数の期待値レジスタに設定されている各期待値情報、すなわち割り込み条件を満足させるものになった時、要求信号を出力し、要求信号が出力されることによりプロセッサに対して割り込みを行なう割り込み発生回路」が記載されているといえる。
　
　次に、上記ｆ．に記載されている「ｍ個の期待値レジスタ３−１〜３−ｍと、ｍ個のマスクレジスタ４−１〜４−ｍと、ｍ個のデータ比較回路５−１〜５−ｍと、（ｍ−１）個のデータ保持レジスタ６−１〜６−（ｍ−１）と、アンドゲート７・・・とから構成されている。」、「データ比較回路５−１はデータセレクト部１によって選択されたｎビット構成のデータと期待値レジスタ３−１に設定されているｎビット構成の期待値情報との対応するビット・・・とを比較し」、及び、上記ｇ．に記載されている「アンドゲート７は各データ比較回路５−１〜５−ｍから出力される一致検出信号の論理積をとる。」及び「モードセレクタ８はアンドゲート７の出力信号とデータ比較回路５−１から出力される一致検出信号との内の一方を選択する。・・・、モードセレクタ８の出力信号を割り込み発生回路１１に供給するか否かを制御する。」から、「内部レジスタの出力と、複数の期待値レジスタに設定されている各期待値情報とを比較」すること、及び、「複数のデータ比較回路からの出力の論理積をとり、その出力信号を割り込み発生回路に供給する」こと、すなわち、「複数の比較結果の論理積をとったものを割り込み条件とする」ことが読み取れる。また、上記ｆ．の「データセレクト部１には情報処理装置の内部レジスタ・・・等の出力データが・・・複数個入力される。」の記載及び図１から、「内部レジスタの出力が割り込み条件を満足させるかを判定している」ことが読み取れる。
　
　よって、引用例２には、以下の発明が記載されているといえる。（以下、「引用例２記載の発明」という。）
「内部レジスタの出力と、複数の期待値レジスタに設定されている各期待値情報とを比較し、複数の比較結果の論理積をとったものを割り込み条件とし、割り込み条件を満足させるものになった時、要求信号を出力し、要求信号が出力されることによりプロセッサに対して割り込みを行なう割り込み発生回路。」
　
　
（引用例３）
ｈ．「【０００１】
【発明の属する技術分野】
本発明は一般的にはデータ処理システムに関し、かつより特定的にはデータ処理システムにおいてデバッグ機能を行うための方法および装置に関する。
【０００２】
【従来の技術】データ処理システムが設計されたとおり動作しない場合、障害の源を識別するために種々の分析技術を使用することができる。一般に、トレース機能（ｔｒａｃｅ　ｆｕｎｃｔｉｏｎｓ）および
ブレークポイント機能（ｂｒｅａｋｐｏｉｎｔ　ｆｕｎｃｔｉｏｎｓ）がデータ処理システム内で行われてうまく作動しない回路の分離およびうまく作動しないソフトウエアプログラムの訂正を助ける。
　
ｉ．「【００２９】＜レジスタの説明＞図４は、複数の制御レジスタ４０の一部をより詳細に示す。本発明の１つの実施形態では、前記複数の制御レジスタ４０の該部分はトリガ定義レジスタ（Ｔｒｉｇｇｅｒ　Ｄｅｆｉｎｉｔｉｏｎ　ｒｅｇｉｓｔｅｒ：ＴＤＲ）および構成／ステータスレジスタ（ＣＳＲ）を含む。
【００３０】前記ＴＤＲはデバッグモジュール１０の構成を記憶しかつパイプライン化条件の下で実行される選択された機能のための制御を提供する。本発明のこの実施形態では、
トリガは１または２レベルトリガとして構成され、この場合ビット３１〜１６は第２のレベルのトリガを規定しかつビット１５〜０は第１のレベルのトリガを規定する。該トリガが２レベルトリガとして構成される場合、該トリガは条件構成（ｃｏｎｄｉｔｉｏｎａｌ　ｃｏｎｓｔｒｕｃｔ）と同様に機能する。例えば、もし第１の条件、またはレベル、のトリガが満たされれば、第２の条件、またはレベル、が、トリガがデータ処理システム５によって実行されるべきブレークポイント機能を可能にする前に満たされなければならない。
【００３１】
【表１】も
し第１の条件が満たされ、次に、もし第２の条件が満たされれば、次にトリガ。（Ｉｆ　１ｓｔ　ｃｏｎｄｉｔｉｏｎ　ｉｓ　ｓａｔｉｓｆｉｅｄ，ｔｈｅｎ　ｉｆ　２ｎｄ　ｃｏｎｄｉｔｉｏｎ　ｉｓ　ｓａｔｉｓｆｉｅｄｔｈｅｎ　ＴＲＩＧＧＥＲ．）
　
　
ｊ．「【００８４】
前記プログラムカウンタブレークポイントレジスタに加えて、前記複数のハードウエアブレークポイントレジスタ５０は複数の「データブレークポイントレジスタ」を含む。該複数のデータブレークポイントレジスタは「データブレークポイントレジスタ（ＤＢＲ）」および「データブレークポイントマスクレジスタ（ＤＢＭＲ）」を含む。前記ＤＢＲはデータ処理システム５がデバッグ動作を行っている場合にトリガを形成するために使用できる特定のデータパターンを規定するデータ値を格納する。
　
ｋ．「【０１３５】本発明はそのようなブレークポイント動作を行うために複数のハードウェアブレークポイントレジスタ５０及びブレークポイント回路１００を提供する。
本発明においてはプログラムカウンタまたはプログラムカウンタマスクの値、オペランドアドレス範囲、およびデータ値またはデータマスク値に基づくブレークポイント動作が全て実施される。
　
ｌ．「【０１４３】デバッグ動作の実行の前に、ブレークポイント値が複数のハードウェアブレークポイントレジスタ５０のうちの適切な一つに格納されなければならない。該ブレークポイント値は外部開発システム７によってシリアルインタフェース３０を介してあるいはＣＰＵ２によってＫ−バス２５を介して提供できる。」
　
　
　ここで、上記ｈ．の「本発明は一般的にはデータ処理システムに関し、かつより特定的にはデータ処理システムにおいてデバッグ機能を行うための方法および装置に関する。」及び「ブレークポイント機能（ｂｒｅａｋｐｏｉｎｔ　ｆｕｎｃｔｉｏｎｓ）がデータ処理システム内で行われてうまく作動しない回路の分離およびうまく作動しないソフトウエアプログラムの訂正を助ける。」の各記載から、「ブレークポイント機能により、デバッグを行うための方法および装置に関する」ことが記載されており、「ソフトウエアプログラムを実行し、ブレークポイント機能を有する、デバッグを行うデータ処理システム」に関する発明であるといえる。
　次に、上記ｉ．の「トリガは１または２レベルトリガとして構成され、この場合ビット３１〜１６は第２のレベルのトリガを規定しかつビット１５〜０は第１のレベルのトリガを規定する。該トリガが２レベルトリガとして構成される場合、該トリガは条件構成（ｃｏｎｄｉｔｉｏｎａｌ　ｃｏｎｓｔｒｕｃｔ）と同様に機能する。例えば、もし第１の条件、またはレベル、のトリガが満たされれば、第２の条件、またはレベル、が、トリガがデータ処理システム５によって実行されるべきブレークポイント機能を可能にする前に満たされなければならない。」、及び、上記ｌ．の「デバッグ動作の実行の前に、ブレークポイント値が複数のハードウェアブレークポイントレジスタ５０のうちの適切な一つに格納されなければならない。該ブレークポイント値は外部開発システム７によってシリアルインタフェース３０を介してあるいはＣＰＵ２によってＫ−バス２５を介して提供できる。」の各記載から、「複数の条件により、ブレークポイントが規定される」ことが記載されているといえる。
　次に、上記ｊ．の「前記プログラムカウンタブレークポイントレジスタに加えて、前記複数のハードウエアブレークポイントレジスタ５０は複数の「データブレークポイントレジスタ」を含む。該複数のデータブレークポイントレジスタは「データブレークポイントレジスタ（ＤＢＲ）」および「データブレークポイントマスクレジスタ（ＤＢＭＲ）」を含む。前記ＤＢＲはデータ処理システム５がデバッグ動作を行っている場合にトリガを形成するために使用できる特定のデータパターンを規定するデータ値を格納する。」、及び、上記ｋ．の「本発明においてはプログラムカウンタまたはプログラムカウンタマスクの値、オペランドアドレス範囲、およびデータ値またはデータマスク値に基づくブレークポイント動作が全て実施される。」の記載から、「複数の格納されたデータ値との各比較結果の組み合わせをブレークポイントのトリガ条件とする」ことが記載されているといえる。
　
　よって、上記ｈ．〜ｌ．の記載から、引用例３には、以下の発明が記載されているといえる。（以下、「引用例３記載の発明」という。）
「ソフトウエアプログラムを実行し、
複数の格納されたデータ値との各比較結果の組み合わせをブレークポイントのトリガ条件とする、
ブレークポイント機能を有し、
複数の条件により、ブレークポイントが規定される
デバッグを行うデータ処理システム。」
　
　
 ４．対比
　本願発明と引用例１記載の発明とを対比すると、次のことがいえる。
　
　
（ア）引用例１記載の発明における「プログラム実行を行う手段」は、本願発明における「命令処理回路」に相当する。
　また、一般にプログラムには、オペランドを有する命令が含まれることから、引用例１記載の発明における「プログラム実行を行う手段」は、一連の命令を含み、これらの命令の各々がオペランド・データを伴うプログラムを実行する、といえる。
　
（イ）引用例１記載の発明における「マスクが設定されたアドレス値」とは、比較対象である、アドレス値の一部にほかならない。してみると、引用例１記載の発明における「複数のマスクが設定されたアドレス値」と、本願発明における「前記オペランド・データを分割することによって得られた二つ以上のフィールド」とは、「複数設定されている、比較対象の一部」という点で共通するものである。
　
（ウ）引用例１記載の発明における「区切り点の値」（区切り点条件）は、本願発明における「デバッグ例外条件」に相当する。してみると、引用例１記載の発明における「区切り点の値を記憶」することは、本願発明における「デバッグ例外条件を記憶」することに相当する。
　また、区切り点回路において、「区切り点条件が満足されるか否かを判定」することは、「区切り点条件が満足されるか否かを監視」することにほかならない。してみると、引用例１記載の発明における「区切り点条件が満足されるか否かを判定」することは、本願発明における「デバッグ例外条件を満たすか否かを監視」することに相当する。
　さらに、引用例１記載の発明における「区切り点動作」は、本願発明における「デバッグ動作」に相当する。してみると、引用例１記載の発明における「区切り点条件が満足されると、データや内部状態の検証のための区切り点例外動作をする手段」と、本願発明における「前記オペランド・データが前記デバッグ例外条件を満たすことが検出されると、デバッグ動作を行うように構成されているデバッグ回路」とは、「デバッグ例外条件が満たされた場合、デバッグ動作を行う手段」という点で共通するものである。
　また、引用例１記載の発明における「複数のマスクが設定されたアドレス値についての、複数の区切り点条件のいずれかが満足されると、プログラム実行を中断し、データや内部状態の検証を行う」ことと、本願発明における「多数の各条件・・・が、・・・真である場合、前記デバッグ回路が、デバッグ動作を行う」こととは、「複数の条件が真である場合にデバッグ動作を行う手段がデバッグを行う」ことという点で共通するものである。
　
（エ）引用例１記載の発明における「データ・プロセッサ」は、本願発明における「データプロセッサ」に相当する。
　
　
　上記（ア）〜（エ）の事項を踏まえると、本願発明と引用例１記載の発明とは、次の点で一致し、また、相違するものと認められる。
　
（一致点）
　本願発明と引用例１記載の発明とは、ともに、
　「一連の命令を含み、これらの命令の各々がオペランド・データを伴うプログラムを実行する命令処理回路と、
　デバッグ例外条件を記憶し、
　デバッグ例外条件を満たすか否かを監視し、
　デバッグ例外条件が満たされた場合、デバッグ動作を行う手段とを有し、
　複数設定されている、比較対象の一部に対する、複数の条件が真である場合にデバッグ動作を行う手段がデバッグを行うよう構成されているデータプロセッサ。」
である点。
　
（相違点）
相違点１：「デバッグ例外条件」について、本願発明においては「オペランド・データ」が「デバッグ例外条件を満たすか否かを監視し」ているのに対して、引用例１記載の発明においてはそのようなものとなっていない点。
　
相違点２：「複数設定されている、比較対象の一部」について、本願発明においては、「オペランド・データを分割することによって得られた二つ以上のフィールド」であるのに対して、引用例１記載の発明においては「複数のマスクが設定されたアドレス値」である点。
　
相違点３：「デバッグ動作を行う手段」について、本願発明において「多数の各条件の一つ以上で全てより少ない条件が、それぞれ真である場合」にデバッグ動作を行うのに対して、引用例１記載の発明においては「複数の区切り点条件のいずれかが満足され」た場合にデバッグ動作を行う点。
　
　
５．当審の判断
　そこで、上記相違点１〜３について検討する。
（相違点１について）
　「デバッグ例外条件」について、引用例１記載の発明においては、「アドレス値」を比較対象としている。しかしながら、ソフトウエアプログラムを実行し、複数の格納されたデータ値との各比較結果の組み合わせをブレークポイントのトリガ条件とする、ブレークポイント機能において、「データ値」、すなわち「オペランド・データ」を比較の対象とすることは、引用例３に記載されているように公知の技術である。そして、引用例１記載の発明と、引用例３記載の発明は、区切り点回路（ブレークポイント機能）という共通の技術分野に属するものであることから、引用例１記載の発明において、データ値、すなわち、オペランド・データが前記デバッグ例外条件を満たすことが検出されると、デバッグ動作を行うよう構成することは、当業者が容易に想到し得ることである。
　
（相違点２について）
　一のデータに対して複数のマスクを設定できる場合、各マスクを適宜設定することにより、データを二つ以上の領域に分割することは当業者が適宜なし得ることである。
　よって、引用例１記載の発明において、比較対象のデータを、マスクを設定することによって、二つ以上の領域に分割されたアドレス値（「オペランド・データ」）の各領域、すなわち、「オペランド・データを分割することによって得られた二つ以上のフィールド」とすることに、特段の困難性は認められない。
　
（相違点３について）
　一般に、複数の比較結果から一つの条件結果を得る場合に、各比較結果に対してどのような論理演算を行うかは、発明を実施する際に当業者が適宜選択すべき事項である。任意の論理演算の例として、例えば、引用例２記載の発明では、複数の比較結果の論理積をとったものを割り込み条件としている。そして、二つの条件（比較結果）のうちいずれか一方のみが真となる場合に条件が成立する、いわゆる排他的論理和は、代表的な論理演算の一つであることから、排他的論理和は、各比較結果に対する論理演算として行う論理演算のうち、発明を実施する際に当業者が取り得る選択肢の一つにすぎない。
　よって、引用例１記載の発明において、二つの条件の一つ以上で二つより少ない条件が、真である場合に割り込み発生の条件が成立することによって割り込み発生の条件を得るよう構成することは、当業者が発明を実施する際に適宜なし得ることである。
　
（本願発明の作用効果について）
　そして、本願発明の構成によってもたらされる効果も、引用例１〜３記載の発明から当業者が容易に予測することができる程度のものであって、格別のものとはいえない。
　
　
６．むすび
　以上のとおり、本願発明は、引用例１〜３記載の発明に基づいて、当業者が容易に発明をすることができたものであることから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、他の請求項について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。