(57)【要約】力率改善時の昇圧率が大きくならず、変換効率を改善することができるスイッチング電源装置を提供する。コンダクタンスアンプ２３から出力される誤差電圧Ｖｅｒが大きくなり基準電圧Ｖｒｅｆ２を超えた場合、コンパレータ５９からハイレベルの切替信号がＦＥＴ５７に出力されてＦＥＴ５７がオン状態となり、抵抗５６をバイパスするので、コンダクタンスアンプ２３に入力される基準電圧Ｖｒｅｆ１は、基準電圧Ｖｒｅｆ１−１からＶｒｅｆ１−２に切り替わって小さくなる。さらに、コンダクタンスアンプ２３から出力される誤差電圧Ｖｅｒの変動が小さくなるため、出力電圧Ｖｏｕｔも小さくなる。
2003047080.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧をその振幅よりも高い直流電圧に変換して出力するスイッチング電源装置であって、全波整流された前記交流電圧をオンオフ制御するスイッチング素子を備えるものが、
前記出力される電圧と第１の基準電圧との差に応じた誤差電圧を生成する誤差電圧発生器、および前記全波整流された交流電圧を前記誤差電圧に関連づけて電流目標値を演算する演算器を備え、前記スイッチング素子を流れる電流が前記電流目標値に達したときに前記スイッチング素子を非導通状態に制御する制御器と、
前記誤差電圧を第２の基準電圧と比較する比較器であって、前記誤差電圧の方が大きいときに切換信号を出力するものと、
前記第１の基準電圧を発生する基準電圧発生器であって、前記切換信号に応じて前記第１の基準電圧を低く設定するものと
を具備することを特徴とする装置。
【請求項２】
請求項１記載のスイッチング電源装置であって、
前記比較器は、前記誤差電圧または前記基準電圧に対してヒステリシス特性を有することを特徴とする装置。
【請求項３】
請求項１記載のスイッチング電源装置であって、
前記制御器と前記比較器との間に、前記誤差電圧を遅延する遅延部を具備することを特徴とする装置。
【請求項４】
交流電圧をその振幅よりも高い直流電圧に変換して出力するスイッチング電源装置であって、全波整流された前記交流電圧をオンオフ制御するスイッチング素子を備えるものが、
前記出力される電圧と第１の基準電圧との差に応じた誤差電圧を生成する誤差電圧発生器、および前記全波整流された交流電圧を前記誤差電圧に関連づけて電流目標値を演算する演算器を備え、前記スイッチング素子を流れる電流が前記電流目標値に達したときに前記スイッチング素子を非導通状態に制御する制御器と、
前記誤差電圧に応じた電流を供給する電流源と、
第１抵抗体、第２抵抗体が直列に接続され前記第１の基準電圧を出力するポテンショメータであって、前記第１抵抗体の前記第２抵抗体に接続されない一端が第３基準電圧に接続され、前記第２抵抗体の前記第１抵抗体に接続されない一端が接地され、前記電流源は前記第２抵抗体の一部に並列回路を構成するように接続されるものと
を具備することを特徴とする装置。
【請求項５】
請求項４記載のスイッチング電源装置であって、
前記制御器と前記電流源との間に、前記誤差電圧を遅延する遅延部をさらに具備することを特徴とする装置。
【請求項６】
請求項４記載のスイッチング電源装置であって、
前記電流源は前記誤差電圧と第２の基準電圧の差に比例した電流を供給することを特徴とするもの。
【請求項７】
交流電圧をその振幅よりも高い直流電圧に変換して出力するスイッチング電源装置であって、全波整流された前記交流電圧をオンオフ制御するスイッチング素子を備えるものが、
前記出力される電圧と第１基準電圧との差に応じた誤差電圧を生成する誤差電圧発生器、および前記全波整流された交流電圧を前記誤差電圧に関連づけて電流目標値を演算する演算器を備え、前記スイッチング素子を流れる電流が前記電流目標値に達したときに前記スイッチング素子を非導通状態に制御する制御器と、
前記第１基準電圧を発生する電圧応答型基準電圧発生器であって、前記誤差電圧に応じた抵抗値を生成する可変抵抗要素、および第３基準電圧に接続され前記第１基準電圧を出力するポテンショメータを備え、前記ポテンショメータは前記可変抵抗要素を含む複数の抵抗要素が直列に接続されるものと
を具備することを特徴とする装置。
【請求項８】
請求項６記載のスイッチング電源装置であって、前記可変抵抗要素は抵抗体とそれに並列に接続されるスイッチング素子を具備し、前記誤差電圧に応じてスイッチング素子が開閉制御されることを特徴とする装置。
【請求項９】
請求項６記載のスイッチング電源装置であって、前記可変抵抗要素は抵抗体とそれに並列に接続される電流源を具備し、前記誤差電圧に応じて前記電流源の電流が変化することを特徴とする装置。
【発明の詳細な説明】
技術分野
本発明は、電子機器などに使用されるスイッチング電源、特に、力率改善機能を有し、変換効率の向上を図ることができるスイッチング電源に関する。
背景技術
力率改善コンバータを有したスイッチング電源装置は、ＡＣアダプタ、ＯＡ機器、民生機器などの電子機器に利用するため、高調波電流規制（ＩＥＣ／ＥＮ６１０００−３−２）、家電・汎用品を対象とした高調波抑制ガイドラインに適応されている。また、近年、電子機器の小型化、省エネルギー化などの対策として、スイッチング電源装置の高効率化が要望されている。
高調波電流規制に準拠した昇圧チョッパ回路の一例としては特開平５−１１１２４６号公報に開示された装置がある。図１において、力率改善コンバータは、ダイオードブリッジを用いた整流回路２、制御回路８によりオンオフ制御されるスイッチング素子４、昇圧用リアクトル３を含んで構成されている。この昇圧チョッパ回路は、昇圧用リアクトル３のピーク電流を入力電圧に追従させながら、かつ出力電圧が一定となるようにスイッチング素子４をオンオフ制御してスイッチング動作をさせることにより上述した高調波電流規制に準拠している。
発明の開示
このような昇圧チョッパ回路は、一般に、力率改善動作をさせるために、昇圧チョッパ回路の出力電圧Ｖｏｕｔが、入力される実効値Ｖｉｎの交流電圧の最大値（√２倍）に対して、
Ｖｏｕｔ  ≧（√２）Ｖｉｎ
となるように昇圧チョッパ回路を昇圧動作させている。このため、入力される交流電圧Ｖｉｎが高くなるほど出力電圧を高電圧に昇圧させる必要がある。
特に、入力交流電圧が９０Ｖａｃ〜２６５Ｖａｃの広範囲に渡る場合、この昇圧チョッパ回路の出力電圧は、入力される交流電圧が最大値になったときでも力率改善動作を行えるような値（最大交流入力×√２）とする必要があり、例えば３７０Ｖｄｃ〜４００Ｖｄｃとする必要があった。
したがって、入力される交流電圧が例えば９０Ｖａｃと低い場合でも力率改善動作により昇圧チョッパ回路で３７０Ｖｄｃ〜４００Ｖｄｃまで昇圧する必要があるため昇圧比が大きくなる。この結果、昇圧比が大きくなるほど昇圧チョッパ回路のスイッチング素子の損失が大きくなるので、昇圧チョッパ回路の電力変換率が低下するといった問題があった。
そこで、１００Ｖ系のような低レンジの交流電源Ｖｉｎに対しては、出力電圧Ｖｏｕｔが２３０Ｖｄｃ〜２５０Ｖｄｃ間で任意の電圧になるように定電圧制御できるような回路の実現が切望されていた。本発明は、力率改善時の昇圧率が大きくならず、かつ変換効率を改善することができるスイッチング電源装置を提供することを特徴とする。
本発明の第１の技術的側面によれば、交流電圧をその振幅よりも高い直流電圧に変換して出力するスイッチング電源装置であって、全波整流された交流電圧をオンオフ制御するスイッチング素子を備えるものが、（ｉ）出力される電圧と第１の基準電圧との差に応じた誤差電圧を生成する誤差電圧発生器、および前記全波整流された交流電圧を前記誤差電圧に関連づけて電流目標値を演算する演算器を備え、前記スイッチング素子を流れる電流が前記電流目標値に達したときに前記スイッチング素子を非導通状態に制御する制御器と、（ｉｉ）前記誤差電圧を第２の基準電圧と比較する比較器であって、前記誤差電圧の方が大きいときに切換信号を出力するものと、（ｉｉｉ）前記第１の基準電圧を発生する基準電圧発生器であって、前記切換信号に応じて前記第１の基準電圧を低く設定するものとを具備する。
本発明の第２の技術的側面によれば、交流電圧をその振幅よりも高い直流電圧に変換して出力するスイッチング電源装置であって、全波整流された交流電圧をオンオフ制御するスイッチング素子を備えるものが、（ｉ）出力される電圧と第１の基準電圧との差に応じた誤差電圧を生成する誤差電圧発生器、および前記全波整流された交流電圧を前記誤差電圧に関連づけて電流目標値を演算する演算器を備え、前記スイッチング素子を流れる電流が前記電流目標値に達したときに前記スイッチング素子を非導通状態に制御する制御器と、（ｉｉ）前記誤差電圧に応じた電流を供給する電流源と、（ｉｉｉ）第１抵抗体、第２抵抗体が直列に接続され前記第１の基準電圧を出力するポテンショメータであって、前記第１抵抗体の前記第２抵抗体に接続されない一端は第３基準電圧に接続され、前記第２抵抗体の前記第１抵抗体に接続されない一端は接地され、前記電流源は前記第２抵抗体の一部に並列回路を構成するように接続されるものとを具備する。
発明を実施するための最良の形態
以下、本発明の実施の形態を図面を参照して説明する。
第１の実施の形態
図２は、本発明の第１の実施の形態に係るスイッチング電源装置に適応可能な力率改善回路の構成を示す図である。図２を参照して、この力率改善回路の構成について説明する。
力率改善回路は、昇圧チョッパ回路を含んで構成され、ダイオードブリッジを用いた整流回路２、昇圧用リアクトル３、スイッチング素子４、出力ダイオード５、平滑コンデンサ６、電流検出抵抗７、制御回路８、誤差電圧比較回路５１、基準電圧発生器５２を具備する。この力率改善回路には、負荷１０に直流電圧を供給するためのＤＣ／ＤＣコンバータ９が接続されている。
力率改善回路は昇圧チョッパ回路が基本要素であって、昇圧チョッパ回路の主スイッチであるスイッチング素子４を制御回路８によって駆動して整流後の脈流電流をチョッピングすることにより昇圧する。
図２〜図４において、交流電源１から整流回路２に正弦波電圧が供給されており、整流回路２で全波整流されて昇圧用リアクトル３に供給されるとともに、制御回路８に出力されている。主スイッチ４が動作状態となって導通するとそれに直列に接続された昇圧リアクトル３ａには励磁電流が時間にほぼ比例して増大するように流れ、昇圧リアクトル３ａに電磁エネルギーを蓄積する。この時点では整流器（出力ダイオード）５には出力電圧が逆方向電圧として印加されているので電流は流れない。主スイッチ４を流れる電流は電流検出器（抵抗器）７によって検出され、制御回路８の所定の乗算結果と比較して目標とした電流値に到達したと判断したときに主スイッチ４を非動作状態として非導通にする。なお、乗算の演算は入力電圧瞬時値と出力誤差電圧の積を演算する。したがって、主スイッチ４の電流波形に対応した電圧が前記乗算結果を越えて大きくなると、制御回路８のコンパレータ２７は電圧保持器（ＲＳラッチ）３０をセットして主スイッチを非導通状態（オフ）とする。
主スイッチ４が非導通状態になると、主スイッチが導通している間に昇圧リアクトル３に蓄えられたエネルギーを整流器５を介して平滑用キャパシタンス６および出力に供給する。このときに昇圧リアクトル３の補助巻線３ｂの電圧極性が反転し基準電圧２８の電圧より高くなると、ゼロ電流検出器２９がこれを検出して電圧保持器（ＲＳラッチ）３０はリセットされる。この主スイッチを非導通とする動作は昇圧リアクトルの蓄積エネルギーが零になるまで維持される。昇圧リアクトルの蓄積エネルギーの放出が終了すると補助巻線電圧の極性が再度反転して主スイッチ４は導通状態となる。以上の動作が１サイクルの動作過程である。
昇圧リアクトル３ａに蓄積されるエネルギー量は、主スイッチ４の導通期間によって調整する。すなわち、制御回路８による力率改善動作は電源ラインの電流波形が入力正弦波に相似となるように、かつ出力電圧が一定電圧となるように主スイッチ４の導通期間を制御する。
以下では各回路要素について詳細に説明する。昇圧用リアクトル３には、主巻線３ａと臨界電流検出巻線３ｂが設けられている。主巻線３ａの一端は整流回路２の一方の出力端子に接続されており、主巻線３ａの他端は主スイッチとしてのスイッチング素子４の第２出力端子（ドレイン）と出力ダイオード５のアノードに接続されている。また、臨界電流検出巻線３ｂの一端は制御回路８に接続されており、臨界電流検出巻線３ｂの他端は接地されている。上述した出力ダイオード５のカソードは平滑用キャパシタンス６の一端とＤＣ−ＤＣコンバータ９の入力端子に接続されているとともに、制御回路８に接続されている。
スイッチング素子４の制御端子（ゲート）は、制御回路８から出力される駆動信号が印加されるように接続されており、スイッチング素子４の第１出力端子（ソース）は、電流検出抵抗７を介して接地されているとともに、電流検出抵抗７により検出された電流値が制御回路８に出力されている。力率改善回路の直流出力Ｖｏｕｔは、フライバックコンバータ等のＤＣ−ＤＣコンバータ９に入力され、ＤＣ−ＣＤコンバータ９は力率改善回路から入力された直流電圧を別の直流電圧に変換して負荷１０に出力する。
力率改善動作は主スイッチ４を制御回路８および電圧応答型基準電圧発生器５０によって力率改善制御することによって実現する。図２〜図４を参照すると、制御回路８は、力率改善回路からＤＣ−ＤＣコンバータ９に出力される出力電圧Ｖｏｕｔに比例する電圧Ｖｏｕｔ２と第１の基準電圧Ｖｒｅｆ１との誤差電圧Ｖｅｒを電圧応答型基準電圧発生器５０に出力する。電圧応答型基準電圧発生器５０は誤差電圧比較回路５１と基準電圧発生器５２を含み、誤差電圧Ｖｅｒに相応して後述する誤差検出器６０の基準電圧Ｖｒｅｆ１を生成する。誤差電圧比較回路５１は、制御回路８から出力される誤差電圧Ｖｅｒを第２の基準電圧Ｖｒｅｆ２と比較してその演算結果を基準電圧発生器５２に出力する。基準電圧発生器５２は誤差電圧比較回路５１の演算結果に応じて第１の基準電圧Ｖｒｅｆ１を発生する。本実施形態では、誤差電圧Ｖｅｒが第２の基準電圧Ｖｒｅｆ２を越えて大きくなったときには誤差電圧比較回路５１の出力電圧はローレベルからハイレベルに変わり、それに応じて基準電圧発生器５２は図８に示すようにより高いレベルの電圧Ｖｒｅｆ１−１からより低いレベルＶｒｅｆ１−２の電圧に出力を変更する。なお、遅延部４０は入力した誤差電圧Ｖｅｒを位相遅延して出力電圧が切り替わり始めてから切り替わりが完了するまで誤差電圧Ｖｅｒの変化をマスクする。その結果誤差電圧Ｖｅｒの振幅を変更せずに遅延して誤差電圧Ｖｅｒ２として出力するので誤差比較回路５１の動作が安定化する。以下の説明においては必要な場合以外は誤差電圧Ｖｅｒと誤差電圧Ｖｅｒ２は同等の電圧信号として説明する。
図４は、本発明の第１の実施の形態に係るスイッチング電源装置に適応可能な力率改善回路の詳細な構成を示す図である。図４を参照して、この力率改善回路の構成について詳細に説明する。
制御回路８は、コンパレータ２９の＋入力端子に入力されている臨界電流検出巻線３ｂに生じた電圧が基準電圧２８よりも低くなると、ローレベルのセット信号をＮＯＲ回路３１の一方の入力に印加し、ＮＯＲ回路３１の他方の入力に接続されているＲＳフリップフロップ３０のＱ端子がローレベルであるので、ＮＯＲ回路３１の出力端子からハイレベルを出力してスイッチング素子４をオン状態とする。
また、制御回路８は、出力電圧Ｖｏｕｔを抵抗２１，２２で分圧した電圧Ｖｏｕｔ２と基準電圧発生器５２からの基準電圧Ｖｒｅｆ１との差からなる誤差電圧Ｖｅｒを誤差検出器６０（コンダクタンスアンプ２３）としての差動増幅器で生成する。さらに、交流の全波整流波形Ｖａｃを抵抗２４，２５で分圧した電圧Ｖａｃ２と誤差電圧Ｖｅｒとを乗算器２６で乗算し全波整流波形と連動した電流目標値Ｖｍを生成する。そして、電流検出抵抗７により検出されたスイッチング素子４のスイッチング電流の電圧変換値Ｖｉが電流目標値Ｖｍに達したときにコンパレータ２７からセット信号をＲＳフリップフロップ３０に出力して出力端子Ｑを１にセットし、ＮＯＲ回路３１からローレベルの電圧をスイッチング素子４に出力してこれをオフ状態として出力電圧Ｖｏｕｔを安定化する。
遅延部４０は本実施形態ではローパスフィルターを構成しており、出力電圧切り換え時の不安定動作を防止するために出力電圧が切り替わり始めてから切り替わりが完了するまでの期間誤差電圧Ｖｅｒの変化を位相遅延によってマスクする。スイッチング素子４をオンオフ制御するときのスイッチング周波数よりも低い周波数の時定数に設定される。本実施形態では、抵抗４１とキャパシタンス４２をバッファ回路（オペアンプ）４３に接続した構成である。制御回路８の誤差増幅器６０から出力される誤差電圧Ｖｅｒがバッファ回路４３の非反転入力端子に入力して誤差電圧Ｖｅｒを抵抗４１とキャパシタンス４２を介して遅延して誤差電圧Ｖｅｒ２を誤差電圧比較回路５１に出力する。
誤差電圧比較回路５１は、コンパレータ５９を備え、フィルタ回路４０から出力された誤差電圧Ｖｅｒがコンパレータ５９の＋入力端子に入力され、可変設定可能な基準電圧源５８に接続されている−入力端子の基準電圧Ｖｒｅｆ２と比較し、誤差電圧Ｖｅｒの方が大きいときにはハイレベルの信号を基準電圧発生器５２に出力する。
基準電圧発生器５２は、誤差電圧比較回路５１からの信号に応じてオン・オフ制御されるスイッチング素子５７および抵抗可変型ポテンショメータＰ３を有する。スイッチング素子５７の制御端子（ゲート）にローレベル電圧が与えられている場合には、スイッチング素子５７がオフ状態である。基準電圧５３は抵抗５４と抵抗５５，５６と分圧した基準電圧Ｖｒｅｆ１−１がコンダクタンスアンプ２３に基準電圧Ｖｒｅｆ１として出力される。抵抗５４〜５６は抵抗可変型ポテンショメータＰ３を構成している。一方、スイッチング素子５７の制御端子にハイレベルの信号が付加されている場合には、スイッチング素子５７がオン状態となって第１出力端子（ソース）と第２出力端子（ドレイン）が導通し、基準電圧源５３の出力電圧を抵抗５４と抵抗５５とで分圧した基準電圧Ｖｒｅｆ１−２がコンダクタンスアンプ２３に基準電圧Ｖｒｅｆ１として出力される。本実施形態では抵抗５６とスイッチング素子５７が後述する可変抵抗要素を構成し、抵抗可変型ポテンショメータＰ３の出力電圧Ｖｒｅｆ１は可変抵抗要素の抵抗値の変化にしたがって変化する。
なお、基準電圧Ｖｒｅｆ１−１と基準電圧Ｖｒｅｆ１−２の間には、
Ｖｒｅｆ１−１  ＞  Ｖｒｅｆ１−２
という大小関係がある。
次に、図５〜図９を参照して、本発明の第１の実施の形態に係るスイッチング電源装置の動作について説明する。
まず、交流電源１が力率改善回路に印加されると、交流電源１から供給される正弦波電圧が整流回路２を通過し、整流回路２で全波整流されて、力率改善回路に全波整流波形が供給される。
起動時の動作
起動時には、コンパレータ２９の＋入力端子は、臨界電流検出巻線３ｂを介してＧＮＤに接続され、コンパレータ２９の−入力端子に基準電圧が入力されて、両入力電圧が比較されている。またコンパレータ２７では起動時には＋入力端子の電圧の方が相対的に低電位であるので、コンパレータ２７からローレベル（正論理の“０”）のセット信号がＲＳフリップフロップ３０のＳ端子に出力されている。
ＲＳフリップフロップ３０は、起動時にはリセットされており、ＮＯＲ回路３１の入力に接続されたコンパレータ２９からのリセット信号に応じてＮＯＲ回路３１の両入力にローレベルが入力されるため、ＮＯＲ回路３１の出力がハイレベル（正論理の“１”）になる。その結果、図５に示すように（タイミングｔ１）、ＮＯＲ回路３１の出力から駆動信号（Ｈレベル）が出力され、そのレベルが保持されてスイッチング素子４がオン状態に制御される。
スイッチング素子４がオン状態となると、図５（ａ）の時刻ｔ１に示すように、スイッチング素子４の第２出力端子（ドレイン）の電圧Ｖｄは０Ｖ近く（Ｌレベル）に低下する。そして、整流回路２から主巻線３ａ，スイッチング素子４の出力を流れる電流を検出する抵抗７を介してＧＮＤへとスイッチング電流が流れ、昇圧リアクトル３にエネルギーが蓄積される。
このとき、スイッチング素子４に流れるスイッチング電流は、図５（ｃ）に示すように、スイッチング素子４の第１出力端子（ソース）−ＧＮＤ間に設けられた電流検出用抵抗７により電圧Ｖｓに変換されてコンパータ２７の＋入力端子に入力され、コンパータ２７で乗算器２６から出力される全波整流波形に連動した電流目標値Ｖｍと比較される。なお、図５（ｄ）は全波整流波形ＶａｃまたはＶａｃ２である。
電流目標値Ｖｍ
キャパシタンス６の出力電圧ＶｏｕｔはポテンショメータＰ２を構成する抵抗２１，２２により出力電圧Ｖｏｕｔに比例した電圧Ｖｏｕｔ２として分圧されてコンダクタンスアンプ２３の−入力端子に入力されており、かつ、基準電圧発生器５２からの基準電圧Ｖｒｅｆ１がコンダクタンスアンプ２３の＋入力端子に入力されている。コンダクタンスアンプ２３では、ポテンショメータＰ２（２１，２２）から供給される出力電圧Ｖｏｕｔの分圧値Ｖｏｕｔ２と基準電圧Ｖｒｅｆ１との差が演算されて乗算器２６の第１入力に出力される。なお、図６（ｂ）の波形はキャパシタンス６の出力電圧Ｖｏｕｔ、図６（ａ）の波形はコンダクタンスアンプ２３を含む誤差検出器６０から出力された誤差電圧Ｖｅｒを示している。
一方、整流回路２から出力される全波整流波形Ｖａｃは、ポテンショメータＰ１を構成する抵抗２４，２５により分圧された電圧Ｖａｃ２が乗算器２６の第２入力に入力される。
なお、図６（ｃ）の波形は、整流回路２から出力される全波整流波形を示しており、商用電源１の周波数の２倍の周波数を有する。
乗算器２６では、誤差検出器６０（コンダクタンスアンプ２３）からの誤差電圧Ｖｅｒと整流回路２からの全波整流波形Ｖａｃ２を乗算した電圧Ｖｍが生成される。電圧Ｖｍは全波整流波形Ｖａｃに連動した電流目標値Ｖｍとしてコンパレータ２７の−入力端子に供給される。なお、図５（ｃ）は図５（ｄ）の全波整流波形が増加する時間領域における電流目標値Ｖｍを示すものである。
スイッチング素子のオフ制御
図５（ａ）〜図５（ｄ）を参照すると、時刻ｔ２において、スイッチング電流の電流検出値Ｖｉ（＝Ｖｓ）が全波整流波形と連動した電流目標値Ｖｍに達すると、コンパレータ２７からハイレベルのセット信号がＲＳフリップフロップ３０のセット入力端子Ｓに出力される。ＲＳフリップフロップ３０は、コンパレータ２７から入力されるセット信号に応じてセットされると、Ｑ出力端子から出力されていたローレベルの電位がハイレベルに切り替わる。それに応じてＮＯＲ回路３１の出力はスイッチング素子４を動作状態とするハイレベルの駆動信号を非動作状態とするローレベルに切り替るのでスイッチング素子４はオフ状態に制御される。
スイッチング素子４がオフすると、昇圧リアクトル３に蓄えられていたエネルギーと整流回路２から供給される電圧とが合成され、整流素子５を通して過渡的な電流が出力キャパシタンス６に充電されて電圧Ｖｏｕｔが上昇する。昇圧リアクトル３の臨界電圧検出用補助巻線３ｂに誘導される電圧が反転して上昇する。したがってコンパレータ２９の出力はハイレベルとなるのでＲＳフリップフロップ２０はリセットされ、それと同時にＮＯＲ回路の出力がローレベルとなって保持される。ＮＯＲ回路３１のコンパレータ２９に接続された入力端子はハイレベルであるので、スイッチング素子４は昇圧リアクトル電流が実質的にゼロとなり、コンパレータの出力が反転するまで非動作状態が維持される。
その結果、出力キャパシタンス６では、整流回路２から供給された全波整流波形のピーク値より高く昇圧された電圧が供給される。
スイッチング素子のオン制御
昇圧リアクトル３に蓄えられていたエネルギーの放出が終了すると、臨界電流検出巻線３ｂの誘起電圧が反転する。この電圧は基準電圧２８とコンパレータ２９により比較され、時刻ｔ３において、コンパレータ２９からローレベルのリセット信号がＲＳフリップフロップ３０のリセット端子ＲおよびＮＯＲ回路３１に出力される。この結果、時刻ｔ３において、ＲＳフリップフロップ３０がすでにリセットされているのでＮＯＲ回路３１からはハイレベルの電圧が出力されてスイッチング素子４が再度動作状態となる。
以後、上述した動作の繰り返しにより、力率改善回路の出力キャパシタンス６に発生する出力電圧が一定に保たれる。さらに、図５（ｃ）に示すように、交流電源の電圧Ｖｉｎの絶対値である全波整流値Ｖａｃに対応した電流目標値Ｖｍによりスイッチング電流が制御される。その結果、スイッチング電流が交流電源１の電圧Ｖｉｎに追従した正弦波電流波形となるので力率が改善される。
コンダクタンスアンプの動作
図５に示すように、スイッチング素子４の制御端子Ｇに入力される駆動信号がＨレベルからＬレベルに切り替わってオフ状態に制御される時点ｔ２は、交流入力電圧の全波整流波形に連動して、抵抗７を流れる入力電流がその電流目標値に到達した時点と一致している。したがって、抵抗７を流れる入力電流を反映する電圧Ｖｉの波形は、出力電圧Ｖｏｕｔの挙動に応じてレベル調節される。
コンダクタンスアンプ２３では、このようなレベル調節を行っており、出力キャパシタ６の出力電圧ＶｏｕｔがポテンショメータＰ２を構成する抵抗２１，２２の分圧値Ｖｏｕｔ２に変換されてコンダクタンスアンプ２３の−入力端子に入力され、基準電圧Ｖｒｅｆ１と比較される。
コンダクタンスアンプ２３は、出力電圧Ｖｏｕｔに比例する電圧Ｖｏｕｔ２と基準電圧Ｖｒｅｆ１の差電圧に対応する電流をバイアスして出力する。電圧Ｖｏｕｔ２が基準電圧値Ｖｒｅｆ１より大きい場合に非負の小さい誤差電圧Ｖｅｒが出力され、電圧Ｖｏｕｔ２が基準電圧値Ｖｒｅｆ１小さい場合に非負の大きい誤差電圧Ｖｅｒが出力される。より詳細には、コンダクタンスアンプ２３の出力電流はキャパシタ４９で積分（平均化）されて濾波された誤差電圧Ｖｅｒが生成される。したがって、コンダクタンスアンプ２３およびキャパシタ４９は基準電圧Ｖｒｅｆ１に対する出力電圧Ｖｏｕｔの平均値の誤差を検出する誤差増幅器６０を構成している。
さらに、この誤差電圧Ｖｅｒは、乗算器２６により交流入力電圧の全波整流波形Ｖａｃ２と乗算され、コンパレータ２７の第１入力端子（−）に電流目標値Ｖｍとして出力される。したがって、乗算器２６は全波整流波形Ｖａｃを出力電圧Ｖｏｕｔに相応する誤差電圧Ｖｅｒにより重み付け（関連づけ）することにより出力電圧をネガティブフィードバック制御する演算要素である。たとえば、キャパシタンス６の出力電圧Ｖｏｕｔがより大きい場合にはコンダクタンスアンプ２３からの誤差電圧Ｖｅｒは小さくなる。このとき誤差出力Ｖｅｒは乗算器２６において交流入力電圧の全波整流波形を重み付けする結果、重み付けされた全波整流波形のレベルＶｍが小さくなるので、コンパレータ２７に入力される電流目標値Ｖｍが小さく設定されて、早期にスイッチング素子４がオフ制御され、出力電圧Ｖｏｕｔを減少させる。
基準電圧発生器５２から出力される基準電圧Ｖｒｅｆ１
定格出力時においては、交流電圧Ｖｉｎが例えば９０Ｖから２５０Ｖまで連続して上昇したときには、図７に示すように、コンダクタンスアンプ２３から出力される誤差電圧Ｖｅｒは下降カーブを描く特性を有する。
コンダクタンスアンプ２３の＋入力端子に入力される基準電圧Ｖｒｅｆ１は所定の電圧Ｅ１を出力する電圧源５３に接続される抵抗可変型ポテンショメータＰ３の出力電圧として提供される。抵抗可変型ポテンショメータＰ３を構成する抵抗要素はその一部に可変抵抗要素を含み、可変抵抗要素は誤差電圧Ｖｅｒに応じた抵抗値を有する。本実施形態では抵抗可変型ポテンショメータＰ３は抵抗要素５４，５５，５６から構成され、抵抗要素５６とその両端に並列に接続されるスイッチング素子（トランジスタ）５７が可変抵抗要素を構成する。すなわち、他端が接地されている抵抗要素５６はスイッチング素子５７によって選択的にバイパスされるので抵抗可変型ポテンショメータＰ３の出力量圧Ｖｒｅｆ１はそれに応じて変化する。可変抵抗要素は可変型ポテンショメータＰ３の抵抗要素のいずれの部分に設定することも可能である。この場合には該当する部分の両端にアナログスイッチを並列に接続して制御することで可変抵抗要素が実現する。上記可変抵抗要素は２つの抵抗値を選択的に出力する機能を有し、さらに固定抵抗５４が固定抵抗５５を経由して接地されているので後述するように出力電圧Ｖｒｅｆ１は所定の非負の値に設定することができる。
誤差増幅器６０（コンダクタンスアンプ２３）から出力される誤差電圧Ｖｅｒは遅延部４０を介して誤差電圧比較回路５１の＋入力端子に入力される。＋入力端子の入力信号が所定の基準電圧Ｖｒｅｆ２より大きくなるとコンパレータ５９により検知されてハイレベルの信号がスイッチング素子５７の制御端子に出力される。その結果、基準電圧発生器５２に設けられたスイッチング素子５７が導通状態になり基準電圧Ｖｒｅｆ１が、図８に示すように、Ｖｒｅｆ１−１からＶｒｅｆ１−２に切り替わる。
すなわち、図８に示すように、誤差増幅器６０から出力される誤差電圧Ｖｅｒが、基準電圧Ｖｒｅｆ２より高い場合には、図９に示すように、１００Ｖ系の交流電源Ｖｉｎでも出力電圧Ｖｏｕｔが２３０Ｖｄｃ〜２５０Ｖｄｃ間に入るように昇圧可能な基準電圧Ｖｒｅｆ１−２を基準電圧発生器５２からコンダクタンスアンプ２３の＋入力端子に出力する。
この結果、１００Ｖ系のような低レンジの交流電源Ｖｉｎに対して、基準電圧Ｖｒｅｆ１−２を用いてコンダクタンスアンプ２３を動作させることで、出力電圧Ｖｏｕｔが２３０Ｖｄｃ〜２５０Ｖｄｃ間で任意の電圧になるように定電圧制御することができるため、力率改善回路の昇圧率が必要以上に大きくならず、変換効率を改善することができる。
また、図８に示すように、誤差増幅器６０から出力される誤差電圧Ｖｅｒが、基準電圧Ｖｒｅｆ２より低い場合には、図９に示すように、２００Ｖ系の交流電源１であっても出力電圧が３７０Ｖｄｃ〜４００Ｖｄｃ間に入るように昇圧可能な基準電圧Ｖｒｅｆ１−１を基準電圧発生器５２からコンダクタンスアンプ２３に出力する。
この結果、２００Ｖ系のような高レンジの交流電源Ｖｉｎに対して、基準電圧Ｖｒｅｆ１−１を用いてコンダクタンスアンプ２３を動作させることで、出力電圧Ｖｏｕｔが３７０Ｖｄｃ〜４００Ｖｄｃ間で任意の電圧になるように定電圧制御することができるため、力率改善回路は昇圧動作を行い、力率改善制御が可能となる。
切替え交流電源電圧を低レンジの１００Ｖ系および高レンジの２００Ｖ系のいずれの交流入力にも該当しない１４０Ｖａｃ〜１７０Ｖａｃ間としておいた場合には、例えば入力される交流電源Ｖｉｎが最大切換え電圧（１７０Ｖａｃ）になったときでも、昇圧動作が可能な出力電圧Ｖｏｕｔとしているため、切換え電圧の近傍でも力率改善動作を行わせることができ、電源品質が向上する。
さらに、図８に示すように、誤差電圧比較回路５１は、誤差電圧Ｖｅｒの上昇過程と下降過程の間にヒステリシス特性を有するようにしてもよい。たとえば、コンパレータ５９の＋入力端子と出力端子の間に帰還抵抗７２を接続し、誤差信号Ｖｅｒのラインと＋入力端子の間に入力抵抗７１を挿入することにより、誤差電圧Ｖｅｒが低下して基準電圧Ｖｒｅｆ２よりも低くなったときは基準電圧Ｖｒｅｆ１−２からＶｒｅｆ１−１に切り替わり、誤差電圧Ｖｅｒが上昇して基準電圧Ｖｒｅｆ２＋ΔＶよりも高くなったときは基準電圧Ｖｒｅｆ１−１からＶｒｅｆ１−２に切り替わるので、ノイズなどによる誤動作を防止することもできる。また同様にして基準電圧Ｖｒｅｆ２に対してヒステリシス特性を有するように構成することも可能である。
また、制御回路８と誤差電圧比較回路５１との間に、制御回路８により生成される誤差電圧Ｖｅｒを遅延する遅延部４０を備えることで、安定した切り換え動作を行うことができる。
本実施の形態における特徴的な動作
本実施の形態によれば、負荷が重くなり出力電圧Ｖｏｕｔが低下すると、誤差増幅器６０から出力される誤差電圧Ｖｅｒが小さくなる。一方、この誤差電圧Ｖｅｒが大きくなって基準電圧Ｖｒｅｆ２を超えた場合には、コンパレータ５９からハイレベルの切替信号がスイッチング素子としてのトランジスタ５７に出力されてトランジスタ５７がオン状態となる。この結果、抵抗５６がバイパスされるので、コンダクタンスアンプ２３に入力される基準電圧Ｖｒｅｆ１は、基準電圧Ｖｒｅｆ１−１からＶｒｅｆ１−２に切り替わる。
この基準電圧Ｖｒｅｆ１が小さくなると、誤差増幅器６０から出力される誤差電圧Ｖｅｒの変動が小さくなるため、コンパレータ２７からセット信号が早めに出力されるようになってスイッチング素子４が早くオフする。その結果、出力電圧Ｖｏｕｔは小さくなるので、例えば、１００Ｖ系のような小振幅の交流電源Ｖｉｎに対しても、出力電圧Ｖｏｕｔが例えば２３０Ｖｄｃ〜２５０Ｖｄｃ間で任意の電圧になるように定電圧制御できるようになり、力率改善回路の昇圧率が大きくならず、スイッチング損失が低減して変換効率を改善することができる。
第２の実施の形態
図１０は、本発明の第２の実施の形態に係るスイッチング電源装置に適応可能な力率改善回路の電圧応答型基準電圧発生器５０の構成を示す図である。図１０を参照して、この力率改善回路の構成について説明する。なお、本実施の形態では、電圧応答型基準電圧発生器５０の構成以外は図４に示す第１の実施の形態における基本的構成と同一であるのでその説明は省略する。
本実施の形態における特徴は、第１の実施の形態において設けられた誤差電圧比較回路５１および基準電圧発生器５２に代わって、誤差電圧／インピーダンス変換器６１および基準電圧発生器６２を設けることにある。
誤差電圧／インピーダンス変換器６１は、誤差電圧Ｖｅｒを入力し誤差電圧Ｖｅｒの電圧レベルに応じたインピーダンスを生成する電流源６７を備えた電圧制御型レジスタである。なお、本実施例では遅延部を省略しているが第１の実施例と同様に誤差電圧／インピーダンス変換器６１の前段に誤差電圧Ｖｅｒを遅延する遅延部４０を設けることも可能である。以下の説明では誤差電圧／インピーダンス変換器６１の誤差電圧Ｖｅｒに関連する入力電圧をＶｅｒ２と表記する。
誤差電圧／インピーダンス変換器６１の電流源６７の有するインピーダンスおよびこれに並列に接続される抵抗要素５６が可変抵抗要素を構成する。したがって、第１実施例と同様に抵抗要素５４、５５、５６および可変インピーダンス素子としての電流源６７は可変抵抗型ポテンショメータＰ４を構成する。そして、可変抵抗型ポテンショメータＰ４で基準電圧５３を分圧した電圧をコンダクタンスアンプ２３に基準電圧Ｖｒｅｆ１として出力する。このとき可変抵抗型ポテンショメータＰ４の出力電圧Ｖｒｅｆ１は次式（１）で表される。
Ｖｒｅｆ１＝｛（Ｒ２＋Ｒ３）Ｅ１−ｉＲ１Ｒ３｝／（Ｒ１＋Ｒ２＋Ｒ３）
（１）
ここで、電流値ｉは電流源６７の供給電流であって後述するように誤差電圧Ｖｅｒ１の関数である。電流源がハイインピーダンスとなって駆動電流ｉが実質的に零（ｎｕｌｌ）のときには基準電圧は、
Ｖｒｅｆ１−１＝Ｅ１（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）        （２）
となる。また、電流源がローインピーダンスとなって実質的に導通状態となった場合には基準電圧は、
Ｖｒｅｆ１−２＝Ｅ１Ｒ２／（Ｒ１＋Ｒ２）                        （３）
となる。この場合には抵抗５５（抵抗値Ｒ２）が存在することにより所定の電圧Ｖｒｅｆ１−２が実現するので、式（２）、（３）に示すように基準電圧Ｖｒｅｆ１の上限と下限を設定することができる。
より詳細には、図１１を参照すると、誤差電圧／インピーダンス変換器６１は電圧制御型電流源６７を備える。すなわち、電流源６７は誤差電圧Ｖｅｒ２と基準電圧Ｖｒｅｆ２の差に応じてインピーダンスが変化する可変インピーダンス素子である。基準電圧Ｖｒｅｆ２が一定の場合には電流源６７の電流値ｉは誤差電圧Ｖｅｒ２のみの関数となる。
図１１には本発明の第２実施形態に関わる誤差電圧／インピーダンス変換器６１と基準電圧発生器６２の実施例を示す。誤差電圧ＶｅｒまたはＶｅｒ２がトランジスタ１０３のベースに入力すると、トランジスタ１０３のエミッタにはベース・エミッタ間順方向電圧が加算された電圧が現れる。トランジスタ１０１および１０２はトランジスタ１０３に動作電流を与えるカレントミラー回路を構成している。トランジスタ１０６のエミッタにはベース・エミッタ間順方向電圧だけ減算された電圧Ｖｃ１が現れるので電圧Ｖｃ１は誤差電圧Ｖは誤差電圧Ｖｅｒ２と等しい。トランジスタ１０６のエミッタは直列に接続された抵抗器１３０、１３１を介して接地される。さらに抵抗１３０と抵抗１３１の接続点はトランジスタ１０７のエミッタとトランジスタ１０９のベースに接続される。トランジスタ１０８〜１１０で構成される差動増幅器によってトランジスタ１０７のエミッタとトランジスタ１０９のベースはトランジスタ１１０のベース電圧と等しく制御される。一方抵抗器１２１と抵抗器１２２は定電圧電源ＥＲＥＧを分圧した電圧Ｖｒｅｆ０をトランジスタ１１０のベースに提供している。したがって、トランジスタ１０７〜１１０および抵抗器１２１，１２２は、前記分圧値Ｖｒｅｆ０と等しい電圧Ｖｃ２をトランジスタ１０７のエミッタおよびトランジスタ１０９のベースから出力する定電圧源を構成している。
その結果抵抗器１３０の両端には誤差電圧Ｖｅｒ２に等しい電圧Ｖｃ１と基準電圧Ｖｒｅｆ２としての定電圧Ｖｃ２が付与されている。すなわち抵抗器１３０には電流ｉｓ（Ｖｅｒ２）＝（Ｖｃ１−Ｖｃ２）／Ｒｓ＝（Ｖｅｒ２−Ｖｒｅｆ２）／Ｒｓが流れる。電流値ｉｓは誤差電圧Ｖｅｒ２の関数であって誤差電圧Ｖｅｒ２に比例して変化する。さらにトランジスタ１０４、１０５はカレントミラー回路を構成しているのでトランジスタ１０６を流れる電流ｉｓはトランジスタ１０４にも流れ、トランジスタ１０５を介してトランジスタ１１１のコレクタ・エミッタ間にも電流ｉｓが流れる。さらにトランジスタ１１１、１１２もカレントミラー回路であるためトランジスタ１１２のコレクタ・エミッタ間にも電流ｉｓと同じ電流ｉが流れる。したがって、図１１の誤差電圧／インピーダンス変換器６１は誤差電圧Ｖｅｒ２に応答して電流ｉが変化する電圧制御型電流源６７を構成している。誤差電圧Ｖｅｒ２が基準電圧Ｖｒｅｆ２を下回る場合にはトランジスタ１０６が非動作状態となって非導通となるために電流源から電流が供給されない。したがって、誤差電圧Ｖｅｒ２が基準電圧Ｖｒｅｆ２を下回る場合には等価インピーダンスが高くなって実質的に遮断状態となり、供給電流ｉ（Ｖｅｒ２）は、
ｉ（Ｖｅｒ２）＝０                                      （４）
である。また誤差電圧Ｖｅｒ２が基準電圧Ｖｒｅｆ２を上回る場合には、供給電流ｉは、
ｉ（Ｖｅｒ２）＝（Ｖｅｒ２−Ｖｒｅｆ２）／Ｒｓ          （５）
となる。
電圧制御型電流源６７は基準電圧発生器６２を流れる電流を分流するので式（１）で示すように基準電圧Ｖｒｅｆ１は誤差電圧Ｖｅｒ２またはＶｅｒの値に応じて可変である。
図１２には本発明の第２実施形態に関わる誤差電圧／インピーダンス変換器６１と基準電圧  発生器６２の別の実施例を示す。図１１の実施例とは定電圧源の構成のみが異なる。抵抗器１２１と抵抗器１２２は定電圧電源ＥＲＥＧを分圧した電圧Ｖｒｅｆ０をトランジスタ１２０のベースに提供している。トランジスタ１０１、１１８はトランジスタ１２０に動作電流を与えるカレントミラー回路を構成している。トランジスタ１２０のエミッタはベース・エミッタ間順方向電圧の分だけベース電圧より高く、またトランジスタ１１７のエミッタはベース・エミッタ間順方向電圧の分だけベース電圧より低いので、トランジスタ１１７、１１８、１２０および抵抗器１２１，１２２は、前記分圧値Ｖｒｅｆ０と等しい電圧Ｖｃ２をトランジスタ１１７のエミッタから出力する定電圧源を構成している。その他の構成と動作は図１１と同じであるため説明は割愛する。
次に、図１３に示すグラフを参照して、本発明の第２の実施の形態に係るスイッチング電源装置の動作について説明する。
遅延部４０から出力された誤差電圧Ｖｅｒ２が誤差電圧／インピーダンス変換器６１に入力されると、誤差電圧／インピーダンス変換器６１では、この誤差電圧Ｖｅｒ２の電圧レベルに応じて電流源６７により電圧−インピーダンス変換して誤差電圧の電圧レベルに応じた抵抗値を抵抗要素６７として生成して基準電圧発生器６２に供給する。基準電圧発生器６２では抵抗要素６７を含むポテンショメータＰ４により基準電圧５３を分圧した電圧をコンダクタンスアンプ２３に基準電圧Ｖｒｅｆ１として出力する。
誤差電圧Ｖｅｒ２が基準電圧Ｖｒｅｆ２を下回る場合には、電流源がハイインピーダンスとなって供給電流ｉ（Ｖｅｒ２）＝０となるので、出力電圧Ｖｒｅｆ１（Ｖｅｒ２）は式（２）で表される定電圧となる。また誤差電圧Ｖｅｒ２が基準電圧Ｖｒｅｆ２を上回る場合には、式（５）で表される電流ｉ（Ｖｅｒ２）が電流源６７によって分流されるので、誤差電圧ＶｅｒまたはＶｅｒ２が大きいほど大きな電流が流れる。したがって出力電圧Ｖｒｅｆ１（Ｖｅｒ２）は式（１）で表されるように誤差電圧ＶｅｒまたはＶｅｒ２が大きいほどが小さくなる。さらに誤差電圧ＶｅｒまたはＶｅｒ２が大きくなって抵抗５６を流れる電流をすべて奪ってしまうほどに電流源のインピーダンスが小さくなるともはや出力電圧は変化しなくなる（式（３）参照）。
したがって、図１３に示すように、誤差電圧Ｖｅｒが基準電圧Ｖｒｅｆ２を超えて上昇する場合には、誤差電圧Ｖｅｒの大きさに応じて連続的に基準電圧Ｖｒｅｆ１−１からＶｒｅｆ１−２に向かって徐々に低下するような電圧が基準電圧Ｖｒｅｆ１としてコンダクタンスアンプ２３に与えられる。なお図１３の点は図１１の電圧応答型基準電圧発生器５０の入力電圧Ｖｅｒ２に対する出力電圧Ｖｒｅｆ１の実測例である。
式（１）および式（５）から誤差電圧／インピーダンス変換器６１の誤差電圧ＶｅｒまたはＶｅｒ２の変化に対するゲインＧは、
Ｇ＝−Ｒ１Ｒ３／｛ＲＳ（Ｒ１＋Ｒ２＋Ｒ３）｝              （６）
となる。誤差電圧Ｖｅｒに対する基準電圧Ｖｒｅｆ１の勾配はゲインＧと対応づけられ、式（１）によればゲインＧが負値であるため基準電圧Ｖｒｅｆ１の変化は誤差電圧ＶｅｒあるいはＶｅｒ２の変化に対して逆極性である。したがって誤差電圧Ｖｅｒが大きくなるほど供給電流ｉｓは大きくすなわち等価インピーダンスが低くなる。またゲインＧの絶対値が小さくなれば誤差電圧Ｖｅｒの変化に対する基準電圧Ｖｒｅｆ１の変化の勾配が小さくなる。
以上から、誤差電圧Ｖｅｒに応じて誤差電圧Ｖｅｒが大きくなるほど低くなる抵抗値を誤差電圧／インピーダンス変換器６１で生成し、この抵抗値により抵抗値が低くなるほど低くなる第１の基準電圧Ｖｒｅｆ１を基準電圧発生器６２で生成するので、誤差電圧Ｖｅｒが大きくなるほど低くなる第１の基準電圧Ｖｒｅｆ１を用いて制御することができ、出力電圧Ｖｏｕｔが低くなるように定電圧制御できるようになる。
このように、コンダクタンスアンプ２３の基準電圧Ｖｒｅｆ１が徐々に小さくなると、コンダクタンスアンプ２３から出力される誤差電圧Ｖｅｒの変動が小さくなるため、出力電圧Ｖｏｕｔも徐々に小さくなるので、例えば、１００Ｖ系のような低レンジの交流電源Ｖｉｎに対しても、出力電圧Ｖｏｕｔが例えば２３０Ｖｄｃ〜２５０Ｖｄｃ間で任意の電圧になるように定電圧制御できるようになり、力率改善回路の昇圧率が大きくならず、スイッチング損失が低減して変換効率を改善することができる。
また、制御回路８と誤差電圧／インピーダンス変換器６１との間に、制御回路８により生成される誤差電圧Ｖｅｒを遅延する遅延部４０を備えることで、安定した定電圧制御を行うことができる。
第１および第２の本実施の形態においては、リアクトル電流が約０Ａになる臨界電流動作について説明したが、本発明はこのような場合に制限されるものではなく、リアクトル電流が不連続になる不連続動作、リアクトル電流が連続になる連続動作においても適応可能である。
また、第１および第２の本実施の形態においては、ＤＣ／ＤＣコンバータ９としてフライバックコンバータに適用する場合について説明したが、本発明はこのような場合に制限されるものではなく、ＲＣＣ回路、フォワードコンバータ回路、ハーフブリッジ回路、ブリッジ回路などにも適用することができる。
本発明の第１の技術的側面によれば、スイッチング電流が電流目標値に達したときにスイッチング素子をオフするように制御器により制御して出力電圧を安定化するようにしておき、誤差電圧を第２の基準電圧と比較して誤差電圧の方が大きいときに切替信号を出力し、この切替信号に応じて第１の基準電圧よりも低い別の基準電圧に切り替える。したがって、第１の基準電圧を用いて制御していたときの出力電圧よりも低い出力電圧で定電圧制御できるようになり、力率改善時の昇圧率が大きくならず、スイッチング損失が低減して変換効率を改善することができる。
この結果、重負荷時に、低レンジ（１００Ｖ系）の交流電源では出力電圧を低くでき、高レンジ（２００Ｖ系）の交流電源では出力電圧が高く切換わるようにできる。このため、低レンジの交流電源でもスイッチング素子による損失が改善でき、電力変換率を改善することができる。しかも、低レンジおよび高レンジの交流電源においても力率改善動作が可能となる。
また、第１の基準電圧から別の基準電圧に切替わる際の電源電圧は、低レンジと高レンジのほぼ中間の交流電圧に相当するため、交流電源が１００Ｖ系でも２００Ｖ系でも定電圧制御が安定し、電源品質の向上に寄与することができる。さらに、第１の基準電圧から別の基準電圧に切替わる際の電源電圧の近傍においても、力率改善動作が可能である。
また、誤差電圧を用いて第１の基準電圧を変更しているため、ノイズによる誤作動を低減することができる。さらに、ＩＣ化する際のピン数の増加、パッケージ変更が生じないため、コストの増加やパッケージ形状の拡大を防止することができる。
本発明の第２の技術的側面によれば、誤差電圧に応じて誤差電圧が大きくなるほどそれに応じて連続的に低くなる抵抗値を生成し、この抵抗値により抵抗値が低くなるほどそれに応じて連続的に低くなる第１の基準電圧を生成する。したがって、誤差電圧に応じて連続的に変化する第１の基準電圧を用いて制御回路を制御することができるので、より確実に出力電圧が低くなるように定電圧制御できるようになり、力率改善時の昇圧率が大きくならず、スイッチング損失が低減して変換効率を改善することができる。
【図面の簡単な説明】
図１は、従来のスイッチング電源装置の構成を示す図である。
図２は、本発明の第１の実施の形態に係るスイッチング電源装置に適応可能な力率改善回路の構成を示す図である。
図３は図２の電圧応答型基準電圧発生器５０の構成を示す図である。
図４は、本発明の第１の実施の形態に係るスイッチング電源装置に適応可能な力率改善回路の詳細な構成を示す図である。
図５は、本発明の第１の実施の形態に係るスイッチング電源装置の動作を説明するためのタイミングチャートであり、それぞれ（ａ）スイッチング素子端子間電圧Ｖｄ、（ｂ）ＮＯＲ回路の出力、（ｃ）電流検出抵抗端子間電圧Ｖｓ、および（ｄ）全波整流波形Ｖａｃを表す。
図６は、本発明の第１の実施の形態に係るスイッチング電源装置の動作を説明するための各部の波形であり、それぞれ（ａ）誤差増幅器出力Ｖｅｒ、（ｂ）力率改善回路直流出力Ｖｏｕｔ、および（ｃ）全波整流波形Ｖａｃを表す。横軸は時間ｔを表す。
図７は、定格負荷時における誤差電圧Ｖｅｒと入力される交流電源の電圧との依存性を示す図である。
図８は、誤差電圧Ｖｅｒに対する第１の基準電圧Ｖｒｅｆ１の関係を示す図である。
図９は、出力電力に対する第１の誤差電圧Ｖｅｒの関係を示す図である。
図１０は、本発明の第２の実施の形態に係るスイッチング電源装置に適応可能な力率改善回路の電圧応答型基準電圧発生器の構成を示す図である。
図１１は、図１０の電圧応答型基準電圧発生器の詳細な構成を示す図である。
図１２は、図１０の電圧応答型基準電圧発生器の変更された実施形態の詳細な構成を示す図である。
図１３は、誤差電圧Ｖｅｒに対して第１の基準電圧Ｖｒｅｆ１が連続的に変化することを示す図である。
【図１】
2003047080.tif 000003
【図２】
2003047080.tif 000004
【図３】
2003047080.tif 000005
【図４】
2003047080.tif 000006
【図５】
2003047080.tif 000007
【図６】
2003047080.tif 000008
【図７】
2003047080.tif 000009
【図８】
2003047080.tif 000010
【図９】
2003047080.tif 000011
【図１０】
2003047080.tif 000012
【図１１】
2003047080.tif 000013
【図１２】
2003047080.tif 000014
【図１３】
2003047080.tif 000015
【手続補正書】
【提出日】平成15年10月31日(2003.10.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項８
【補正方法】変更
【補正の内容】
【請求項８】
請求項７記載のスイッチング電源装置であって、前記可変抵抗要素は抵抗体とそれに並列に接続されるスイッチング素子を具備し、前記誤差電圧に応じてスイッチング素子が開閉制御されることを特徴とする装置。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項９
【補正方法】変更
【補正の内容】
【請求項９】
請求項７記載のスイッチング電源装置であって、前記可変抵抗要素は抵抗体とそれに並列に接続される電流源を具備し、前記誤差電圧に応じて前記電流源の電流が変化することを特徴とする装置。
【国際調査報告】
2003047080.tif 000016
2003047080.tif 000017
2003047080.tif 000018