【事件の表示】
　特願２００２−３６５１５７「半導体素子の高電圧接合形成方法」拒絶査定不服審判事件〔平成１６年　２月１９日出願公開、特開２００４−　５６０６９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯
　本願は、平成１４年１２月１７日（パリ条約による優先権主張２００２年７月１８日、大韓民国）の出願であって、平成２１年１１月１２日付けで拒絶査定がなされ、これに対し、平成２２年３月１６日に審判請求がされた。その後当審において、平成２４年２月１６日付けで拒絶理由が通知され、同年５月１０日に意見書及び手続補正書が提出されたものである。
　
２　当審の拒絶理由
　当審において平成２４年２月１６日付けで通知した拒絶の理由の概要は、本願の請求項１〜１１に係る発明は、その優先権主張の日前前日本国内において頒布された「特開平４−１４８７７号公報」（以下「引用例１」という。）、「特開平１０−２２５０３号公報」（以下「引用例２」という。）、「特開平８−１３０２５０号公報」、及び「特開平３−７６１５７号公報」に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないというもの、及び、本願は、特許請求の範囲の記載が不備のため、特許法第３６条第６項第１号及び第２号に規定する要件を満たしていないというものである。
　
３　本願発明
　本願の請求項１〜９に係る発明は、平成２４年５月１０日に提出された手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜９に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。） は、その請求項１に記載されている事項により特定される次のとおりのものである。
「【請求項１】
　ゲート酸化膜及びゲート電極が積層構造で形成された半導体基板のうち、前記ゲート電極の両端に接する前記半導体基板に第１不純物を利用した第１イオン注入工程によって拡散層を形成する段階と、
　コンタクトプラグが形成されるべき領域の前記拡散層のみを露出させる段階と、
　前記第１不純物より原子量の大きい第２不純物を利用した第２イオン注入工程で前記露出された拡散層内に前記拡散層より浅い深さを有する非晶質層を形成する段階と、
　前記第１不純物を利用した第３イオン注入工程で前記非晶質層内に前記非晶質層より浅い深さを有するイオン注入層を形成する段階と、
　前記第１及び第２不純物を活性化させるために熱処理工程を行う段階と、を含み、
　前記熱処理工程の際、前記非晶質層は前記イオン注入層に注入された前記第１不純物が前記拡散層に拡散されることを防止することを特徴とする半導体素子の高電圧接合形成方法。」
　
４　引用例の記載と引用発明
（１）引用例１の記載
　引用例１には、「ＭＯＳ型半導体装置の製造方法」（発明の名称）に関して、第１図及び第２図とともに、以下の事項が記載されている（下線は当審で付加した。以下同じ。）。
　
（ａ）「そこで本発明は従来のこのような欠点を解決するために、
ＭＯＳ型トランジスタのＤＤＤ構造を形成
〔課題を解決するための手段〕
　上記問題点を解決するために、本発明は低不純物濃度領域を形成するリンのイオン注入した後、イオン注入方向に対し、ウェハの結晶方向を変えて、そのままリンのイオン注入を行うことで、高不純物濃度領域を形成するようにしたものである。」（第２ページ右上欄第７〜１７行）
　
（ｂ）「〔実施例〕
　以下に本発明の実施例を図面に基づいて説明する。第１図(a)は、
シリコン基板３上にゲート酸化膜２
を介しゲート電極１が形成
低不純物濃度領域５を形成するために、フォトレジスト４をパターニングし、ウェットエッチ等にて、ソースおよびドレインとなるべき部位にシリコン基板３表面を露出させ、そこでリンイオン６注入を
行う工程
このリンイオン６注入を行う際し、チャネリング効果を起こすように
続けて第１図(c)に示すようにオリフラを前記注入に対して４５度回転させ、リンのイオン注入を行うことでチャネリングを防止し、高不純物濃度領域８が低不純物濃度領域５に対し、シリコン基板の深さ方向に浅くまた、横方向にも広がらない領域として形成
その後、フォトレジスト４を除去し、 900〜950℃の非酸化雰囲気にて拡散を行う
　
（２）引用発明
　以上、第１図(a)〜(d)を参酌してまとめると、引用例１には次の発明（以下「引用発明」という。）が記載されている。
　
「ゲート酸化膜２を介しゲート電極１が形成されたシリコン基板３のうち、低不純物濃度領域５を形成するために、フォトレジスト４をパターニングし、ウェットエッチ等にて、ソースおよびドレインとなるべき部位にシリコン基板３表面を露出させ、そこでリンイオン６注入を、チャネリング効果を起こすようにして行い、
　続けて、オリフラを前記注入に対して４５度回転させ、リンのイオン７注入を行うことでチャネリングを防止し、低不純物濃度領域５より浅い深さを有する高不純物濃度領域８を低不純物濃度領域５に対し、シリコン基板の深さ方向に浅くまた、横方向にも広がらない領域として形成し、
　その後、フォトレジスト４を除去し、 900〜950℃の非酸化雰囲気にて拡散を行う
　ＭＯＳ型トランジスタのＤＤＤ構造の形成方法。」
　
（３）引用例２の記載
　引用例２には、「ＭＩＳ型半導体装置及びその製造方法」に関して、図１〜７とともに、以下の事項が記載されている。
　
（ａ）「【００１７】この方法により、従来の砒素イオンのみの注入によってソース・ドレイン領域を形成する方法に比べ、以下の作用効果が得られる。まず、ｎチャネルＭＯＳトランジスタのソース・ドレイン領域が砒素イオンよりもイオン半径が小さい燐イオンを導入されて形成されているためにプロファイルがなだらかになりリーク電流、寄生容量が低減される。また、ドレイン領域における電界が緩和されるためにキャリアのインパクトイオン化に起因するトランジスタの特性劣化が抑制される。さらに、不純物イオンの活性のための熱処理条件を強くしなくても、ゲート電極の空乏化が抑制されるので、トランジスタの駆動力も高くなる。一方、
燐注入前の不純物イオン注入により燐イオンのチャネリングが防止されるので、ｎ型ソース・ドレイン拡散層を浅く形成でき
　
（ｂ）「【００３３】
【発明の実施の形態】
（第１の実施形態）図１（ａ）〜（ｄ）は、第１の実施形態におけるｎチャネルＭＯＳ型半導体装置の製造工程を示す断面図である。
　…
【００３７】次に、
図１（ｄ）に示すように
半導体基板１内のゲート電極５の両側方に位置する領域８とに砒素イオン（Ａｓ+ ）の注入を行なう
【００３８】続いて、
図１（ｅ）に示すように
半導体基板１内のゲート電極５の両側方に位置する領域８とにさらに燐イオン（Ｐ+ ）の注入を行なう
このとき、ソース・ドレイン領域８ａとなるべき不純物導入層が形成
さらに、図１（ｅ）に示す状態で
熱処理を行ない、注入された不純物イオンつまり砒素イオン（Ａｓ+ ）と燐イオン（Ｐ+ ）とを活性化
その結果、
ｎ型のソース・ドレイン領域８ａとが形成される
　
（ｃ）「【００４７】第２に，
図１（ｄ）に示す工程で、砒素イオン（Ａｓ+ ）のイオン注入が行なわれると、半導体基板１内のシリコン単結晶が部分的にアモルファス化される。そして、主としてこのアモルファス化された部分により、次に図１（ｅ）に示す工程で、燐イオン（Ｐ+ ）の注入の際におけるチャネリングが抑制される。したがって、燐イオンのみの注入によってソース・ドレイン領域を形成した場合に比べると、ソース・ドレイン領域８ａの拡散層深さを抑制することができる（図２参照）。
　
５　対比
　本願発明と引用発明とを対比する。
（ア）引用発明は、「ゲート酸化膜２を介しゲート電極１が形成されたシリコン基板３のうち、低不純物濃度領域５を形成するために、フォトレジスト４をパターニングし、ウェットエッチ等にて、ソースおよびドレインとなるべき部位にシリコン基板３表面を露出させ、そこでリンイオン６注入を、チャネリング効果を起こすようにして行」うものであり、引用発明の「シリコン基板３」、「低不純物濃度領域５」、「リンイオン６」は、それぞれ本願発明の「半導体基板」、「拡散層」、「第１不純物」に相当する。更に、第１図(b)を参照すると、リンイオン６注入は、ゲート酸化膜２及びゲート電極１が積層構造で形成されたシリコン基板３のうち、ゲート電極１の両端に接するシリコン基板３に低不純物濃度領域５を形成する段階であるといえる。
　したがって、本願発明と引用発明とは、「ゲート酸化膜及びゲート電極が積層構造で形成された半導体基板のうち、前記ゲート電極の両端に接する前記半導体基板に第１不純物を利用した第１イオン注入工程によって拡散層を形成する段階」を含む点で一致する。
　
（イ）引用発明では、「続けて、オリフラを前記注入に対して４５度回転させ、リンのイオン７注入を行うことでチャネリングを防止し、低不純物濃度領域５より浅い深さを有する高不純物濃度領域８を低不純物濃度領域５に対し、シリコン基板の深さ方向に浅くまた、横方向にも広がらない領域として形成し」ており、引用発明の「リンのイオン７」、「高不純物濃度領域８」は、それぞれ本願発明の「前記第１不純物」、「イオン注入層」に相当するとともに、更に、引用発明では「低不純物濃度領域５内」に「高不純物濃度領域８」を形成することは明らかである。
　したがって、本願発明と引用発明とは、「前記第１不純物を利用したイオン注入工程で前記拡散層内に前記拡散層より浅い深さを有するイオン注入層を形成する段階」を含む点で共通している。
　
（ウ）引用発明は、「900〜950℃の非酸化性雰囲気にて拡散を行う」ものであるから、本願発明と引用発明とは「熱処理を行う段階」を含む点で共通している。
　
（エ）引用発明の「ＭＯＳ型トランジスタのＤＤＤ構造」は、本願発明の「半導体素子の高電圧接合」に相当する。
　
　したがって、本願発明と引用発明との一致点及び相違点は次のとおりである。
＜一致点＞
「ゲート酸化膜及びゲート電極が積層構造で形成された半導体基板のうち、前記ゲート電極の両端に接する前記半導体基板に第１不純物を利用した第１イオン注入工程によって拡散層を形成する段階と、
　前記第１不純物を利用したイオン注入工程で前記拡散層内に前記拡散層より浅い深さを有するイオン注入層を形成する段階と、
　熱処理工程を行う段階と、
　を含む半導体素子の高電圧接合形成方法。」
　
＜相違点１＞
　本願発明は、「コンタクトプラグが形成されるべき領域の前記拡散層のみを露出させる段階と、　前記第１不純物より原子量の大きい第２不純物を利用した第２イオン注入工程で前記露出された拡散層内に前記拡散層より浅い深さを有する非晶質層を形成する段階と、　前記第１不純物を利用した第３イオン注入工程で前記非晶質層内に前記非晶質層より浅い深さを有するイオン注入層を形成する段階と、」を含むのに対し、引用発明は、「続けて、オリフラを前記注入に対して４５度回転させ、リンのイオン注入を行うことでチャネリングを防止し、高不純物濃度領域８が低不純物濃度領域５に対し、シリコン基板の深さ方向に浅くまた、横方向にも広がらない領域として形成し」ており、「第１不純物（リンイオン６）を利用したイオン注入工程で前記拡散層（低不純物濃度領域５）内に前記拡散層より浅い深さを有するイオン注入層（高不純物濃度領域８）を形成する段階」を含むものの、「コンタクトプラグが形成されるべき領域の低不純物濃度領域５のみを露出させる段階」と、「非晶質層を形成する段階」を含むものではなく、そのため、「高不純物濃度領域８」の形成は、「前記非晶質層内に前記非晶質層より浅い深さを有するイオン注入層」を形成するものではない点。
　
＜相違点２＞
　「熱処理工程」について、本願発明は、「前記第１及び第２不純物を活性化させるために熱処理工程を行う」とともに、「前記熱処理工程の際、前記非晶質層は前記イオン注入層に注入された前記第１不純物が前記拡散層に拡散されることを防止する」のに対し、引用発明では、「900〜950℃の非酸化雰囲気にて拡散を行う」が、当該「拡散」について、そのような特定がなされていない点。
　
６　当審の判断
　以下、上記相違点１及び相違点２について検討する。
（１）相違点１について
（ア）引用例２の段落【００１７】には、「燐注入前の不純物イオン注入により燐イオンのチャネリングが防止されるので、ｎ型ソース・ドレイン拡散層を浅く形成できる」旨が記載されている。 
　そして、引用例２の第１の実施の形態の説明箇所の段落【００３７】〜【００３８】には、図１（ｄ）に示される工程で、半導体基板１内のゲート電極５の両側方に位置する領域８に砒素イオンの注入を行い、図１（ｅ）に示される工程で、
半導体基板１内のゲート電極５の両側方に位置する領域８にさらに燐イオン（Ｐ+ ）の注入を行ない、ソース・ドレイン領域８ａとなるべき不純物導入層を形成し
　更に、引用例２の段落【００４７】には、「図１（ｄ）に示す工程で、砒素イオン（Ａｓ+）のイオン注入が行なわれると、半導体基板１内のシリコン単結晶が部分的にアモルファス化される。そして、主として
このアモルファス化された部分により、
燐イオン（Ｐ+ ）の注入の際におけるチャネリングが抑制される
ソース・ドレイン領域８ａの拡散層深さを抑制することができる
 　 
（イ）そして、引用発明のリンのイオン７注入を行うことで高不純物濃度領域８を形成する工程は、図１（ｂ）及び（ｃ）を参酌すると、露出された低不純物濃度領域５内に高不純物濃度領域８を形成しており、かつ、チャネリングを防止して、浅くまた、横方向にも広がらない高不純物濃度領域８を形成する工程である。 
　一方、引用例２において、図１（ｅ）に示される燐イオンの注入を行う工程は、図１（ｄ）及び（ｅ）を参酌すると、露出された半導体基板１の表面内にソース・ドレイン領域８ａとなるべき不純物導入層を形成しており、かつ、注入の際におけるチャネリングが抑制され、拡散深さを抑制してソース・ドレイン領域８ａを浅く形成する工程である。 
　このように、引用例１及び引用例２は、ともにＭＯＳ型半導体装置という共通の技術分野に属するものであることに加え、リンイオン注入の際のチャネリングを防止することにより、浅い不純物領域を形成するという同じ技術課題を解決するためのものであるから、引用発明において、高不純物濃度領域８を形成する工程として、高不純物濃度領域８を浅く形成できるように、「続けて、オリフラを前記注入に対して４５度回転させ、リンのイオン７注入を行うことでチャネリングを防止」することに代えて、引用例２の図１（ｄ）及び（ｅ）に示される工程のように、砒素イオンをイオン注入してアモルファス化する工程と、燐イオンの注入を行う工程を採用してチャネリングを抑制することは当業者であれば容易になし得たことである。
　
（ウ）さらに、二重拡散構造を有する半導体素子の接合形成方法であって、半導体基板に第１イオン注入工程によって拡散層を形成する段階と、第２イオン注入工程で前記拡散層内にイオン注入層を形成する段階とを含む接合形成方法において、コンタクトプラグが形成されるべき領域の前記拡散層をのみを露出する段階を行うことは、下記周知文献１及び周知文献２に記載されているように、当業者において周知の技術事項である。
　
（ａ）周知文献１：特開平１１−３１８１６号公報
　周知文献１には、図２、３とともに以下の記載がある。
　
・「【００３４】
【発明の実施の形態】
（第１の実施形態）本発明の第１の実施形態について図面を参照しながら説明する。
【００３５】図１は本発明の第１の実施形態に係る半導体装置の断面構成を示している。図１において、不純物の導電型がＰ型で且つ面方位が（１００）のシリコン単結晶よりなる半導体基板１１に、ＤＭＯＳＦＥＴ１とＭＯＳＦＥＴ２とが所定の間隔をおいて形成されている。ＤＭＯＳＦＥＴ１において、半導体基板１１の上部には、Ｎ型のドレイン領域１３が形成され、…
　…
【００３９】また、ソース領域２０Ａ、ドレインコンタクト領域２０Ｂ、第１のソース・ドレイン領域２０Ｃ及び第２のソース・ドレイン領域２０Ｄの各高濃度不純物領域は、それぞれ低濃度の不純物領域１８Ａ，１８Ｂ，１８Ｄ，１８Ｅにより囲まれ、
いわゆるＤＤＤ構造を有している
　
・「【００４１】
　図２及び図３は本実施形態に係る半導体装置の製造方法における工程順の断面構成を示している。…
　…
【００４４】次に、図２（ｄ）に示すように、半導体基板１１上に、ＤＭＯＳＦＥＴ１用のＮ型低濃度不純物拡散形成領域及びＭＯＳＦＥＴ２用のＮ型低濃度拡散形成領域にそれぞれ開口部を有する第３のレジストパターン１７を形成した後、該第３のレジストパターン１７及び第１〜第３の絶縁ゲート電極１４Ａ，１４Ｂ，１４Ｃの各ゲート長方向の端部をマスクとして、例えば、注入エネルギーが３０ｋｅＶ、ドーズ量が１×１０13ｃｍ-2程度の低濃度のＮ型不純物イオンとしてのリンイオンを半導体基板１１の上部に注入し、その後、該半導体基板１１に対して熱処理を行なってリンイオンを活性化させることにより、
ＤＭＯＳＦＥＴ１におけるソース側不純物拡散領域１８Ａ、ドレインコンタクト側不純物拡散領域１８Ｂ
を
形成
【００４５】次に、図３（ａ）に示すように、半導体基板１１上に、
ＤＭＯＳＦＥＴ１用のソース形成領域及びドレインコンタクト形成領域
に
開口部を有する第４のレジストパターン１９を形成し
ＤＭＯＳＦＥＴ１におけるソース領域２０Ａ及びドレインコンタクト領域２０Ｂ
を
形成
　
（ｂ）周知文献２：特開平４−１４６６６８号公報
　周知文献２には、第１図とともに以下の記載がある。
　
・「（産業上の利用分野）
この発明は半導体素子、特にＤＲＡＭメモリセルのキャパシタ部のスタック構造において、セルコンタクト孔開孔部下に
二重拡散層ＤＤＤ（Double Diffused Drain）の構造
　
・「次に、このサイドウオール膜１６をマスクとしてセルファラインで１〜９×１０１５ｉｏｎｓ／cm２３０keVの７５As＋（ヒ素イオン）のイオン注入を行ない、ＮチャンネルＭＯ３電界効果トランジスタの
Ｎ
＋
高濃度拡散層１７を形成
　次に、第１図(c)に示すように、電気的な絶縁膜を目的として、ＣＶＤにより酸化膜による
中間絶縁膜１８を
被着させ、セルコンタクト孔１９を通常のホトリソエッチングプロセスで形成
　ここまでは、従来製造工程と同一であるが、この後に第１図(d)に示すように、
二重拡散層形成のためのイオン注入を
行なうことにより、Ｎ
＋
高濃度拡散層２０を形成
　この後に、第１図(e)に示すように、アニールを９００℃〜９５０℃程度で３０〜６０分、Ｎ２雰囲気中で行ない、拡散層の活性化と、拡散を行なう。」（第３ページ左上欄第９行〜右上欄第１３行）
　
（エ）したがって、引用発明において、高不純物濃度領域８を形成する工程として、引用例２の図１（ｄ）及び（ｅ）に示される工程のように、「砒素イオンをイオン注入してアモルファス化する工程と、燐イオンの注入を行う工程」を採用するならば、その際に、上記周知の技術事項に基づき、本願発明のように、「コンタクトプラグが形成されるべき領域の前記拡散層をのみを露出する段階」を含むものとすることは当業者であれば適宜なし得ることである。
　
（オ）以上のとおりであるから、引用発明において、「続けて、オリフラを前記注入に対して４５度回転させ、リンのイオン７注入を行うことでチャネリングを防止し、低不純物濃度領域５より浅い深さを有する高不純物濃度領域８を低不純物濃度領域５に対し、シリコン基板の深さ方向に浅くまた、横方向にも広がらない領域として形成」することに代えて、本願発明のように「コンタクトプラグが形成されるべき領域の前記拡散層のみを露出させる段階と、　前記第１不純物より原子量の大きい第２不純物を利用した第２イオン注入工程で前記露された拡散層内に前記拡散層より浅い深さを有する非晶質層を形成する段階と、　前記第１不純物を利用した第３イオン注入工程で前記非晶質層内に前記非晶質層より浅い深さを有するイオン注入層を形成する段階と、」を含むものとすることは、当業者であれば容易になし得たことである。
　
（カ）したがって、引用発明において、上記相違点１に係る本願発明の構成を採用することは、引用例２に接した当業者であれば容易になし得たことである。
　よって、相違点１は、当業者が容易になし得た範囲に含まれる程度のものである。
 　 
（２）相違点２について　 
（ア）引用発明では、低不純物濃度領域５を形成し、高不純物濃度領域８を形成し、その後、「900〜950℃の非酸化性雰囲気にて拡散」を行っているといえる。 
　一方、引用例２の段落【００３８】には、「図１（ｅ）に示す状態で、温度が１０００〜１０５０℃で時間が１〜１５秒間の条件、あるいは温度が８５０℃で時間が１０〜３０分間の条件による熱処理を行ない、注入された不純物イオンつまり砒素イオン（Ａｓ+）と燐イオン（Ｐ+ ）とを活性化する。」と記載されている。 
　したがって、上記「（１）相違点１について」において検討したように、引用発明において、引用例２に記載のような上記「砒素イオンをイオン注入してアモルファス化する工程と、燐イオンの注入を行う工程」を採用するならば、上に述べた引用例２の記載を勘案することにより、「900〜950℃の非酸化性雰囲気にて拡散」を行う工程を、砒素イオンと燐イオンを活性化させるための熱処理工程とすることは当業者であれば当然なし得たことである。 
　よって、引用発明において、上記相違点２に係る本願発明の構成を採用することは、引用例２に接した当業者であれば当然なし得たことである。
　
（イ）よって、相違点２は、当業者が容易になし得た範囲に含まれる程度のものである。
 　 
（３）判断についてのまとめ
　以上検討したとおり、相違点１及び相違点２は、いずれも当業者が容易になし得た範囲に含まれる程度のものである。
　したがって、本願発明は、引用発明並びに引用例２に記載された発明及び周知の技術事項に基づいて当業者が容易に発明をすることができたものである。 
　
７　むすび
　以上のとおり、本願発明は、引用発明並びに引用例２に記載された発明及び周知の技術事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、請求項２〜９に係る発明について検討するまでもなく、当審で通知した上記拒絶の理由によって拒絶をすべきものである。
　よって、結論のとおり審決する。