【事件の表示】
　特願２００８−５２２８１０「半導体構造、メモリアレイ、電子システム、及び半導体構造の形成方法」拒絶査定不服審判事件〔平成１９年１月２５日国際公開、ＷＯ２００７／０１１５６６、平成２１年１月２９日国内公表、特表２００９−５０３８１４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、２００６年７月１０日（パリ条約に基づく優先権主張　外国庁受理　２００５年７月１９日、アメリカ合衆国）を国際出願日とする特許出願であって、平成２０年３月７日に手続補正書が提出され、平成２３年１１月２８日付けの拒絶理由通知に対して平成２４年３月２日に意見書及び手続補正書が提出されたが、同年４月２０日付けで拒絶査定がなされた。
　それに対して、同年８月６日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、同年１０月１８日付けで審尋がなされ、平成２５年１月２１日に回答書が提出された。
　
第２．補正の却下の決定
【補正の却下の決定の結論】
　平成２４年８月６日に提出された手続補正書による補正を却下する。
　
【理由】
１．補正の内容
　平成２４年８月６日に提出された手続補正書による補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜４７を補正して、補正後の特許請求の範囲の請求項１〜４６とするものであり、補正前後の請求項１は各々次のとおりである。
　
（補正前）
　「【請求項１】
　半導体構造であって、
　半導体基板と、
　前記基板内に延びるトレンチであって、狭い底部分と、該底部分上であって該底部分とは複数の段部で連結している広い上方部分とを備えるトレンチと、
　前記トレンチを充填している電気絶縁性材料と、
　前記トレンチの前記底部分内にあって、前記電気絶縁性材料とは異なる絶縁性材料を含むボイドと、
　を備える半導体構造。」
　
（補正後）
　「【請求項１】
　半導体構造であって、
　半導体基板と、
　前記基板内に延びるトレンチであって、該トレンチは、狭い底部分と、該底部分上であって該底部分とは複数の段部で連結している広い上方部分とを備え、前記底部分の側壁は外側へ湾曲している、トレンチと、
　前記トレンチを充填している電気絶縁性材料と、
　前記トレンチを前記電気絶縁性材料で充填する際に前記トレンチの前記底部分内に生成されたボイドであって、前記電気絶縁性材料とは異なる絶縁性材料で充填されたボイドと、
　を備える半導体構造。」
　
２．補正事項の整理
　本件補正による補正事項を整理すると次のとおりである。
　
（１）補正事項１
　補正前の請求項１の「前記基板内に延びるトレンチであって、狭い底部分と、該底部分上であって該底部分とは複数の段部で連結している広い上方部分とを備えるトレンチと、」を、「前記基板内に延びるトレンチであって、該トレンチは、狭い底部分と、該底部分上であって該底部分とは複数の段部で連結している広い上方部分とを備え、前記底部分の側壁は外側へ湾曲している、トレンチと、」と補正して、補正後の請求項１とすること。
　
（２）補正事項２
　補正前の請求項１の「前記トレンチの前記底部分内にあって、前記電気絶縁性材料とは異なる絶縁性材料を含むボイドと、」を、「前記トレンチを前記電気絶縁性材料で充填する際に前記トレンチの前記底部分内に生成されたボイドであって、前記電気絶縁性材料とは異なる絶縁性材料で充填されたボイドと、」と補正して、補正後の請求項１とすること。
　
（３）補正事項３
　補正前の請求項９の「狭い底部分と、該底部分上の広い上方部分とを有する複数のトレンチ領域を備え、該トレンチ領域は前記底部分内に保持されたボイドを有し、」を、「狭い底部分と、該底部分上であって該底部分とは複数の段部で連結している広い上方部分とを有する複数のトレンチ領域を備え、前記底部分の側壁は外側へ湾曲しており、前記トレンチ領域は、前記トレンチ領域を絶縁性材料で充填する際に前記底部分内に生成されたボイドを有し、」と補正して、補正後の請求項９とすること。
　
（４）補正事項４
　補正前の請求項９の「前記ボイドは、前記トレンチ領域内の絶縁性材料とは異なる非気体状の絶縁性材料で充填されている、」を、「前記ボイドは、前記トレンチ領域内の前記絶縁性材料とは異なる非気体状の絶縁性材料で充填されている、」と補正して、補正後の請求項９とすること。
　
（５）補正事項５
　補正前の請求項２０を削除するとともに、当該削除に伴って、請求項の番号及び引用する請求項の番号を修正すること。
　
（６）補正事項６
　補正前の請求項２１の「前記複数の分離領域のうちの少なくとも幾つかは、広い上方部分に段部で連結する狭い下方部分を備え、該狭い部分及び該広い部分内に絶縁性材料を備え、かつ、前記狭い部分内に含まれたボイドを備え、該ボイドは、前記狭い部分内の前記絶縁性材料とは異なる絶縁性材料を含んでいる、」を、「前記複数の分離領域のうちの少なくとも幾つかは、広い上方部分に段部で連結する狭い下方部分を備え、該狭い下方部分の側壁は外側へ湾曲しており、前記複数の分離領域のうちの前記少なくとも幾つかは、該狭い下方部分及び該広い上方部分内に絶縁性材料を備え、かつ、前記狭い下方部分及び前記広い上方部分を前記絶縁性材料で充填する際に前記狭い下方部分内に生成されたボイドを備え、該ボイドは、前記狭い下方部分内の前記絶縁性材料とは異なる絶縁性材料で充填されている、」と補正して、補正後の請求項２０とすること。
　
（７）補正事項７
　補正前の請求項３０の「前記メモリデバイス及び前記プロセッサのうちの少なくとも１つは１つ以上の電気的分離領域を含んでおり、該電気的分離領域は、広い上方部分に段部で連結する狭い下方部分を備え、かつ、該狭い部分内及び該広い部分内に非気体状の材料を備え、かつ、前記狭い部分内に含まれたボイドを備え、該ボイドは、前記狭い部分内の前記非気体状の材料とは異なる絶縁性材料を含んでいる、」を、「前記メモリデバイス及び前記プロセッサのうちの少なくとも１つは１つ以上の電気的分離領域を含んでおり、該電気的分離領域は、広い上方部分に段部で連結する狭い下方部分を備え、該狭い下方部分の側壁は外側へ湾曲しており、かつ、前記電気的分離領域は、該狭い部分内及び該広い部分内に非気体状の材料を備え、かつ、前記狭い部分及び前記広い部分を前記非気体状の材料で充填する際に前記狭い部分内に生成されたボイドを備え、該ボイドは、前記狭い部分内の前記非気体状の材料とは異なる絶縁性材料で充填されている、」と補正して、補正後の請求項２９とすること。
　
（８）補正事項８
　補正前の請求項３８の「前記第１の開口から前記基板中に下方へ延びる、前記第１の幅よりも狭い第２の幅を有する第２の開口を形成することと、」を、「前記第１の開口から前記基板中に下方へ延びる、前記第１の幅よりも狭い第２の幅を有する第２の開口を形成することであって、前記第１の開口と前記第２の開口とは段部で連結されており、前記第２の開口の側壁が外側へ湾曲している、ことと、」と補正して、補正後の請求項３７とすること。
　
（９）補正事項９
　補正前の請求項３８の「前記電気絶縁性材料から前記ボイド内にかけての材料のガス抜きを行なうことであって、前記ボイドは前記第２の開口内の前記電気絶縁性材料とは異なる絶縁性材料を含む、ことと、」を、「前記電気絶縁性材料から前記ボイド内にかけての材料のガス抜きを行うことであって、前記ボイドは前記第２の開口内の前記電気絶縁性材料とは異なる絶縁性材料で充填される、ことと、」と補正して、補正後の請求項３７とすること。
　
（１０）補正事項１０
　補正前の請求項４３の「前記基板内に延びる一対の開口であって、該開口の個々が、第１の幅の上方部分と該第１の幅よりも狭い第２の幅の下方部分とを有し、前記第１及び第２の幅の部分が段部で連結しており、前記開口は前記半導体基板の領域によって互いに離間されている、前記一対の開口を形成することと、」を、「前記基板内に延びる一対の開口を形成することであって、該開口の個々が、第１の幅の上方部分と該第１の幅よりも狭い第２の幅の下方部分とを有し、前記上方部分と前記下方部分とは段部で連結されており、前記下方部分の側壁が外側へ湾曲しており、前記開口は前記半導体基板の領域によって互いに離間されている、ことと、」と補正して、補正後の請求項４２とすること。
　
（１１）補正事項１１
　補正前の請求項４３の「前記開口内に、前記開口の前記上方部分を充填すると共に前記開口の前記下方部分内にボイドを残す電気絶縁性材料を形成することであって、前記ボイドは、前記開口の前記下方部分内の前記電気絶縁性材料とは異なる絶縁性材料を含む、ことと、」を、「前記開口内に、前記開口の前記上方部分を充填すると共に前記開口の前記下方部分内にボイドを残す電気絶縁性材料を形成することであって、前記ボイドは、前記開口の前記下方部分内の前記電気絶縁性材料とは異なる絶縁性材料で充填される、ことと、」と補正して、補正後の請求項４２とすること。
　
３．新規事項の追加の有無、及び補正の目的の適否についての検討
（１）補正事項１について
　補正事項１により補正された部分は、本願の願書に最初に添付した明細書（以下「当初明細書」という。また、本願の願書に最初に添付した図面を「当初図面」といい、本願の願書に最初に添付した明細書、特許請求の範囲又は図面を「当初明細書等」という。）の００２０段落及び当初図面の図１７に記載されているものと認められるから、補正事項１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項１は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たす。
　また、補正事項１は、補正前の請求項１に係る発明の発明特定事項である「狭い底部分」に対して技術的限定を加えるものであるから、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項１は、特許法第１７条の２第４項に規定する要件を満たす。
　
（２）補正事項２について
　補正事項２により補正された部分は、当初明細書の００２３段落に記載されているものと認められるから、補正事項２は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項２は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　また、補正事項２は、補正前の請求項１に係る発明の発明特定事項である「ボイド」に対して技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項２は、特許法第１７条の２第４項に規定する要件を満たす。
　
（３）補正事項３について
　補正事項３により補正された部分は、当初明細書の００２０段落及び００２３段落並びに当初図面の図１７に記載されているものと認められるから、補正事項３は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項３は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　また、補正事項３は、補正前の請求項９に係る発明の発明特定事項である「狭い底部分」及び「ボイド」に対して技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項３は、特許法第１７条の２第４項に規定する要件を満たす。
　
（４）補正事項４について
　補正事項４は、補正前の請求項９の記載をより明瞭にするものであるから、特許法第１７条の２第４項第４号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
　したがって、補正事項４は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項４が特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
（５）補正事項５について
　補正事項５は、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当する。
　したがって、補正事項５は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項５が特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
（６）補正事項６について
　補正事項６により補正された部分は、当初明細書の００２０段落及び００２３段落並びに当初図面の図１７に記載されているものと認められるから、補正事項６は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項６は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　また、補正事項６は、補正前の請求項２１に係る発明の発明特定事項である「狭い下方部分」及び「ボイド」に対して技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項６は、特許法第１７条の２第４項に規定する要件を満たす。
　
（７）補正事項７について
　補正事項７により補正された部分は、当初明細書の００２０段落及び００２３段落並びに当初図面の図１７に記載されているものと認められるから、補正事項７は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項７は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　また、補正事項７は、補正前の請求項３０に係る発明の発明特定事項である「狭い下方部分」及び「ボイド」に対して技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項７は、特許法第１７条の２第４項に規定する要件を満たす。
　
（８）補正事項８について
　補正事項８により補正された部分は、当初明細書の００２０段落及び当初図面の図１７に記載されているものと認められるから、補正事項８は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項８は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　また、補正事項８は、補正前の請求項３８に係る発明の発明特定事項である「前記第１の開口から前記基板中に下方へ延びる、前記第１の幅よりも狭い第２の幅を有する第２の開口を形成すること」に対して技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項８は、特許法第１７条の２第４項に規定する要件を満たす。
　
（９）補正事項９について
　補正事項９により補正された部分は、当初明細書の００２３段落に記載されているものと認められるから、補正事項９は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項９は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　また、補正事項９は、補正前の請求項３８に係る発明の発明特定事項である「前記電気絶縁性材料から前記ボイド内にかけての材料のガス抜きを行なうことであって、前記ボイドは前記第２の開口内の前記電気絶縁性材料とは異なる絶縁性材料を含む、こと」に対して技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項９は、特許法第１７条の２第４項に規定する要件を満たす。
　
（１０）補正事項１０について
　補正事項１０により補正された部分は、当初明細書の００２０段落及び当初図面の図１７に記載されているものと認められるから、補正事項１０は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項１０は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　また、補正事項１０は、補正前の請求項４３に係る発明の発明特定事項である「前記基板内に延びる一対の開口であって、該開口の個々が、第１の幅の上方部分と該第１の幅よりも狭い第２の幅の下方部分とを有し、前記第１及び第２の幅の部分が段部で連結しており、前記開口は前記半導体基板の領域によって互いに離間されている、前記一対の開口を形成すること」に対して技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項１０は、特許法第１７条の２第４項に規定する要件を満たす。
　
（１１）補正事項１１について
　補正事項１１により補正された部分は、当初明細書の００２３段落に記載されているものと認められるから、補正事項１１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項１１は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　また、補正事項１１は、補正前の請求項４３に係る発明の発明特定事項である「「前記開口内に、前記開口の前記上方部分を充填すると共に前記開口の前記下方部分内にボイドを残す電気絶縁性材料を形成することであって、前記ボイドは、前記開口の前記下方部分内の前記電気絶縁性材料とは異なる絶縁性材料を含む、こと」に対して技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項１１は、特許法第１７条の２第４項に規定する要件を満たす。
　
（１２）新規事項の追加の有無、及び補正の目的の適否についてのまとめ
　以上検討したとおりであるから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たす。
　そして、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かにつき、以下において更に検討する。
　
４．独立特許要件についての検討
（１）補正後の発明
　本願の本件補正による補正後の請求項１〜４６に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜４６に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「補正発明」という。）は、請求項１に記載されている事項により特定される上記１．の「（補正後）」の箇所に記載したとおりのものであって、再掲すると次のとおりである。
　
　「【請求項１】
　半導体構造であって、
　半導体基板と、
　前記基板内に延びるトレンチであって、該トレンチは、狭い底部分と、該底部分上であって該底部分とは複数の段部で連結している広い上方部分とを備え、前記底部分の側壁は外側へ湾曲している、トレンチと、
　前記トレンチを充填している電気絶縁性材料と、
　前記トレンチを前記電気絶縁性材料で充填する際に前記トレンチの前記底部分内に生成されたボイドであって、前記電気絶縁性材料とは異なる絶縁性材料で充填されたボイドと、
　を備える半導体構造。」
　
（２）引用刊行物に記載された発明
（２−１）引用例１：米国特許出願公開　第２００２／１７１１１８号明細書
（２−１−１）本願の優先権主張の日前に外国において頒布され、原審における拒絶理由通知において引用された刊行物である米国特許出願公開　第２００２／１７１１１８号明細書（以下「引用例１」という。）には、図１Ａ〜１Ｇとともに次の記載がある（ここにおいて、下線は当合議体が付加したものである。）。
　
ａ．「FIELD OF THE INVENTION
　
[0001] 
The present invention relates to semiconductor device manufacturing, and in particular to a method of fabricating a deep slit isolation region that includes a void intentionally formed within a lower portion of the isolation region. The present invention also relates to the deep slit isolation region formed by the inventive method as well as semiconductor structures that include the inventive deep slit isolation region
　
BACKGROUND OF THE INVENTION
　
[0002] As integrated circuit (IC) device technology has advanced and IC dimensions have become smaller and smaller, it has become increasingly common within advanced ICs to employ trench isolation methods such as shallow trench isolation (STI) methods and recessed oxide isolation (ROI) methods to form trench isolation regions that are nominally coplanar with adjoining active semiconductor device regions of semiconductor substrates. However, recent advances in semiconductor technologies have required deeper isolation regions driven by vertical transistors in dynamic random access memory (DRAM) devices. Conventional methods have only allowed the shallow trench isolation to reach depths of about 2500 Å because it is difficult to etch a deep trench region with a resist mask and it is also difficult to fill the etched deep trench region with a dielectric fill material such as an oxide. There is therefore a need for developing an improved method for forming deep trench isolation regions.」
　
（合議体訳）
　「発明の分野
［０００１］
本発明は、半導体デバイスの製造方法に関するものであり、特に、分離領域のより低い部分に意図的に形成されたボイドを含む深いスリット分離領域を製造する方法に関するものである。本発明は、また、独創的な方法により形成された深いスリット分離領域、及び独創的な深いスリット分離領域を含む半導体構造に関するものである
　
　発明の背景
　
［０００２］集積回路（ＩＣ）デバイスの技術が進歩し、ＩＣの寸法がますます小さくなるにつれて、先端的なＩＣにおいては、半導体基板の隣接する活性半導体領域と名目上同一平面となるトレンチ分離領域を形成するために、浅いトレンチ分離（ＳＴＩ）法及び凹部酸化物分離（ＲＯＩ）法が次第に一般的になってきた。しかしながら、最近の半導体技術の進歩により、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）デバイス内の縦型トランジスタによって駆動されるより深い分離領域が必要とされている。」
　
ｂ．「[0007] In view of the above, there is a need for providing a method of forming isolation regions which allows for electrical continuity of the adjoining array P-well, avoids charge loss due to floating well effects, results in lower support sheet resistivity and reduces noise for low-voltage applications.」
　
（合議体訳）
　「［０００７］上記のことを考慮すると、隣接する配列されたＰ−ウエルの電気的連続性を許容し、浮動ウエル効果に基づく電荷のロスを回避し、結果として、より低いシート抵抗のサポート及び低電圧アプリケーションにおけるノイズの低減をもたらすような分離領域を形成する方法を提供するニーズが存在する。」
　
ｃ．「DETAILED DESCRIPTION OF THE INVENTION
（途中略）
[0031] Reference is first made to FIGS. 1A-1G which are pictorial representations (through cross-sectional views) showing the fabrication of the inventive deep slit isolation region through various processing steps of the present invention. Specifically, FIG. 1A shows an initial structure that is employed in the present invention in forming the inventive deep slit isolation region. The initial structure shown in FIG. 1A comprises semiconductor substrate 10 having patterned material stack 12 formed thereon.
（途中略）
[0040]
 Following the patterning of the material stack and subsequent removal of the photoresist, the exposed portions of substrate 10 in opening 18 is etched so as to provide first trench region 20 in semiconductor substrate 10; See FIG. 1B. Note that first trench region 20 has sidewalls 22 that extend to bottom surface 24
　
（合議体訳）
　「発明の詳細な説明
（途中略）
［００３１］はじめに、本発明の種々の処理工程による独創的な深いスリット分離の形成を示す図解（断面図）である図１Ａ〜１Ｇを参照する。具体的には、図１Ａは、本発明の独創的な深いスリット分離領域を形成する際に用いられる初期構造を示す。初期構造は、パターニングされた材料スタック１２を有する半導体基板１０を含む。
（途中略）
［００４０］
材料スタックのパターニング、及びそれに続くフォトレジストの除去に続いて、開孔部１８における基板１０の露出部を、半導体基板１０内に第１トレンチ領域２０を形成するためにエッチングする。図１Ｂを参照。第１トレンチ領域２０は底面２４まで延在する側壁２２を有することに留意されたい。
　
ｄ．「[0041] 
After forming the first trench region, first spacers 26 are formed on sidewalls 22 as well as on a portion of bottom surface 24 of first trench region 20 utilizing processing techniques well known to those skilled in the art. For example, the first spacers may be formed by a conventional deposition process and etching. The first spacers are comprised of any insulating material that can withstand high temperatures. One highly preferred insulating material for the first spacers is a CVD oxide. The resultant structure that is formed after the formation of the first trench region and the first spacers is shown, for example, in FIG. 1B
　
[0042] 
The above etching step and subsequent spacer formation may be repeated any number of times so as to form a plurality of trench regions in substrate 10 which are beneath first trench region 20. The repetition of trench etching and spacer formation is an optional step of the present invention. Because of the presence of the spacers on the sidewalls of the trench region, each successive trench region that is formed will have a smaller width than the preceding trench region. FIG. 1C shows a structure wherein second trench region 28 having sidewalls 30 that extend to bottom surface 32 is formed in the substrate using patterned material stack 12 and first spacers 26 as an etch mask. Note that the spacers formed in each trench region may be comprised of the same or different insulating material, with preference given to spacers that are composed of the same insulating material, e.g., CVD oxide. In FIG. 1C, reference numeral 35 denotes the second spacers that are formed within the trench regions
　
[0043] 
FIG. 1D shows the structure after slit region 34 is formed in the structure. Note that slit region 34 has sidewalls 36 that extend to bottom surface 38, and the width of the slit region is narrower than the corresponding trench region that is present above the slit region
　
（合議体訳）
　「［００４１］
第１トレンチ領域を形成した後、第１トレンチ領域２０の側壁２２及び底面２４の一部上に第１スペーサ２６が、当業者に周知のプロセス技術を利用して形成される。例えば、第１スペーサは、従来の堆積プロセス及びエッチングプロセスを用いて形成されてもよい。第１スペーサは、高温に耐えることのできる任意の絶縁材料により構成することができる。第１スペーサのための非常に好ましい絶縁材料はＣＶＤ酸化物である。第１トレンチ領域及び第１スペーサを形成後に得られた構造が、例えば図１Ｂに示されている
　
［００４２］
第１トレンチ領域の下にある基板１０内に複数のトレンチ領域を形成するために、上記のエッチング工程及びそれに続くスペーサの形成工程を、任意の回数繰り返してもよい。トレンチのエッチングとスペーサの形成の繰り返しは、本発明における随意的な工程である。トレンチ領域における側壁上のスペーサの存在により、後に形成される各トレンチ領域は、以前のトレンチ領域よりも狭い幅を有する。図１Ｃは、パターニングされた材料スタック１２及び第１スペーサ２６をエッチングマスクとして用いて、底面３２まで延在する側壁３０を有する第２トレンチ領域２８が基板内に形成された構造を示す。各トレンチ領域に形成されるスペーサは、同一又は異なる絶縁材料からなるものであってよいが、スペーサとして好ましいものは、同一の絶縁材料、例えばＣＶＤ酸化物である。図１Ｃにおいて、参照番号３５は、トレンチ領域内に形成された第２スペーサを表す
　
［００４３］
図１Ｄは、スリット領域３４が形成された後の構造を示す。スリット領域３４は、底面３８まで延在する側壁３６を有し、スリット領域の幅は、スリット領域上に存在している関連するトレンチ領域よりも狭いことに留意されたい。
　
ｅ．「[0045] 
Following the formation of the deep slit region in the substrate, first dielectric material 40 is formed into the opening as well as on the horizontal surfaces of nitride pad layer 16 utilizing a conformal deposition process that is capable of pinching off the first dielectric material so that void 42 is formed within slit region 34. The resultant structure formed after this step of the present invention is shown, for example, in FIG. 1E
（途中略）
[0056] 
Following the deposition of the first dielectric material in the opening and subsequent formation of void 42 within slit region 34, optional second dielectric material 44 is formed in the opening over first dielectric material 40 and void 42 so as to provide the structure shown, for example, in FIG. 1F. In accordance with the present invention, the second dielectric material may be comprised of the same or different dielectric material as the first dielectric material
（途中略）
[0058] At this point of the present invention, the structure illustrated in FIG. 1F may be planarized utilizing a conventional planarization process such as chemical-mechanical polishing (CMP) or grinding which stops on the upper most surface of pad nitride layer 16 (See FIG. 1G), or alternatively, the planarizing process may be stopped on the uppermost surface of semiconductor substrate 10 (not shown in the drawings).」
　
（合議体訳）
　「［００４５］
基板内の深いスリット領域の形成に続き、第１誘電体材料４０が、開孔部及び窒化物パッド層１６の水平な表面上に、スリット領域３４内にボイド４２が形成されるように第１誘電体材料を除去することのできるコンフォーマル・デポジション・プロセスを利用して形成される。本発明の当該ステップの後に得られた構造が、例えば図１Ｅに示されている
（途中略）
［００５６］
開孔部内への誘電体の堆積、及び結果として得られるスリット領域３４内におけるボイド４２の形成に続き、例えば図１Ｆに示されたような構造をもたらすために、随意的な第２誘電体材料４４が、開孔部内の第１誘電体材料４０及びボイド４２の上方に、形成される。本発明に従えば、第２誘電体材料は、第１誘電体材料と同一又は異なる誘電体材料であってよい
（途中略）
［００５８］本発明のこの時点において、図１Ｆに図示された構造は、例えば、化学機械研磨（ＣＭＰ）やパッド窒化物層１６の最上面で停止する研削（図１Ｇ参照）、あるいはまた、半導体基板１０の最上面で停止する平坦化プロセス（図示せず）を用いて平坦化してもよい。」
　
（２−１−２）ここにおいて、図１Ｂ〜１Ｇの記載から、「第１スペーサ２６」、「第２スペーサ３５」、「スリット領域３４」内に「ボイド４２」が形成された「第１誘電体材料４０」、及び「第２誘電体材料４４」により、「第１トレンチ領域２０」、「第２トレンチ領域２８」、及び「スリット領域３４」が充填されていることが見て取れる。
　そして、００４２段落の「第１トレンチ領域の下にある基板１０内に複数のトレンチ領域を形成するために、上記のエッチング工程及びそれに続くスペーサの形成工程を、任意の回数繰り返してもよい。トレンチのエッチングとスペーサの形成の繰り返しは、本発明における随意的な工程である。」という記載から、引用例１においては、「第１トレンチ領域２０」の下に更にトレンチを形成せずに、直接「スリット領域３４」を形成することも想定されていることが明らかであるから、引用例１には、「第１スペーサ２６」、「スリット領域３４」内に「ボイド４２」が形成された「第１誘電体材料４０」、及び「第２誘電体材料４４」により、「第１トレンチ領域２０」及び「スリット領域３４」が充填されるという構成も開示されているものと認められる。
　
（２−１−３）したがって、引用例１には次の発明（以下「引用発明１」という。）が記載されているものと認められる。
　
　「半導体基板１０と、
　前記半導体基板１０内に形成され、底面２４まで延在する側壁２２を有する第１トレンチ領域２０と、
　前記第１トレンチ領域２０の前記側壁２２及び前記底面２４の一部上に形成された絶縁材料からなる第１スペーサ２６と、
　前記第１トレンチ領域２０内に形成され、底面３８まで延在する側壁３６を有するスリット領域３４とを備え、
　前記第１スペーサ２６、前記スリット領域３４内にボイド４２が形成された第１誘電体材料４０、及び第２誘電体材料４４により、前記第１トレンチ領域２０及び前記スリット領域３４が充填されている、
　半導体構造。」
　
（２−２）引用例２：特開２００２−４３４１３号公報
（２−２−１）本願の優先権主張の日前に日本国内において頒布された刊行物である特開２００２−４３４１３号公報（以下「引用例２」という。）には、図１〜６とともに次の記載がある。
　
ａ．「【０００１】
【発明の属する技術分野】
本発明は、埋め込み型絶縁分離技術を用いた半導体装置及び半導体装置の製造方法に関する
【０００２】
【従来の技術】
従来、半導体装置の素子分離を行う工程には、素子領域周辺に厚い酸化膜を形成して他の素子領域から絶縁するＬＯＣＯＳ法が用いられてきた。近年、半導体装置の微細化の進展とともに、素子分離には、絶縁分離溝（溝を以下トレンチとする）を用いたShallow Trench Isolation（以下ＳＴＩとする）法が採用されてきている。このＳＴＩ法は、半導体基板に形成されたトレンチ内に絶縁性の物質を埋め込み、隣接する素子領域間を絶縁する絶縁分離技術である
　
ｂ．「【００２０】
【発明の実施の形態】以下、図１〜５を参照しながら、本発明の第１〜４の実施の形態について説明する。
【００２１】
（第１の実施の形態）本実施の形態は、ＳＴＩ法を用いてウエル内に素子分離領域を形成する工程に関するものであり、図１（ａ）〜（ｆ）を用いて説明を行う。
【００２２】
次に、図１（ｂ）に示すように、積層のパターンのうちシリコン酸化膜  ４０１をマスクとして、ＲＩＥ法でシリコン基板１０１を所定の深さｄ１＝１００ｎｍまでエッチングする
この堆積物６０１が素子分離トレンチ５０１の側壁面上に付着した状態でシリコン基板１０１のエッチングが行われると、図１（ｂ）に示すように、素子分離トレンチ５０１の断面形状において順テーパー状（図１（ｂ）に示す角度ａが９０度より小さい）に形成することができる
　
ｃ．「【００２５】
次に、前述した条件でエッチングを継続し、深さｄ１＝１００ｎｍの位置から深さ方向のみならず横方向にもシリコン基板１０１を等方的にエッチングする
【００２６】
ここでは、素子分離トレンチ５０１の深さｄ１以降の領域を所定の時間エッチングしてオーバーハング状に形成し、図１（ｃ）に示すように、シリコン基板１０１の表面から深さｄ２＝３５０〜４００ｎｍに達する素子分離トレンチ５０１を形成する
【００２７】
このようにして、シリコン基板１０１の表面から深さｄ１＝１００ｎｍの位置までの素子分離トレンチ５０１の形状は順テーパー状に、その位置から所定の深さｄ２＝３５０〜４００ｎｍの位置までは横方向に広がりを有するオーバーハング状に形成される
【００２８】以上を踏まえて、素子分離領域の電流に対する耐圧性を示す“分離距離”の値を考えてみる。従来の技術では、素子分離トレンチにおいて（基板の表面と同位置の）最上部の開口幅と深さの値はデバイス設計上ほぼ固定され、絶縁膜の埋め込み精度を考慮して順テーパー状に形成するとその底面幅は自ずと小さくなる。しかしながら、本実施の形態のような形状の素子分離トレンチを用いれば、第２の底面幅Ａ３の値を大きくすることができ、分離距離の値も大きくなることがわかる。
【００２９】次に、ウエットエッチングにより、シリコン酸化膜４０１と堆積物６０１を除去して、熱酸化法によって素子分離トレンチ５０１の側壁の表面を５０ｎｍ程度に薄く酸化する。その後、この熱酸化膜を介して図１（ｄ）に示すようにシリコン酸化膜７０１を埋め込む。ここでは、熱酸化膜を形成しながら、ＲＩＥ法やウエットエッチングで削られた素子分離トレンチ５０１内のシリコン表面の結晶状態を熱アニールで整え、シリコン酸化膜７０１との整合性が良好となった状態で、精度よく素子分離トレンチ５０１内にシリコン酸化膜７０１を埋め込むことができる。シリコン酸化膜７０１には、ＴＥＯＳ膜やＨＤＰ（High-Density-Plasma=高密度プラズマ）膜、または有機シリコン酸化膜等の材料を用いて塗布形成されるＳＯＧ（Spin-On-Glass）膜等が使用される。
ＴＥＯＳ膜やＨＤＰ（High-Density-Plasma=高密度プラズマ）膜を使用すると、ＳＯＧ膜と比較して誘電率が高く、他の領域との導通を防止することができるが、多少埋め込み性が劣るので、図１（ｄ）に示すようにトレンチ内部にボイド８０１が残存する可能性がある。しかしながら、本実施の形態では、従来技術と比較して素子分離トレンチの第２の底面幅Ａ３を１．３〜１．５倍ほど大きく形成できるので、電流に対する素子分離領域の耐圧性を十分確保することが可能となる
【００３０】次に、図１（ｅ）に示すように、シリコン窒化膜３０１上に形成されたシリコン酸化膜７０１をウエットエッチング及びＣＭＰ法で、シリコン基板１０１の表面とほぼ同位置まで除去する。
【００３１】次に、シリコン窒化膜３０１、シリコン酸化膜２０１を所定のエッチング溶液を用いたウエットエッチング法で順次除去して平坦化し、図１（ｆ）に示すように、ＳＴＩ法を用いた素子分離領域を形成する。」
　
ｄ．「【００３３】
本実施の形態では、基板表面付近の深さｄ１までのトレンチを順テーパー状に形成しており、ボイド等の欠陥を生ずることなく絶縁膜で埋め込むことができる。これより、ＣＭＰ等の平坦化工程を経ても、前述したようなゲート配線や他の導電領域と接触する可能性の高い素子分離領域にデバイス特性に影響を与えるほどのティボットを発生させることはない。また、深さｄ１からｄ２までのトレンチをオーバーハング状に形成しているので、ウエル内素子分離領域の電流に対する耐圧性を高めることができる
　
（２−２−２）以上を総合すると、引用例２には、次の発明（以下「引用発明２」という。）が記載されているものと認められる。
　
　「半導体基板に形成されたトレンチ内に絶縁性の物質を埋め込む構成の素子分離トレンチにおいて、基板表面付近の深さｄ１までのトレンチを、順テーパー状に形成することにより、ボイド等の欠陥を生ずることなく絶縁膜で埋め込むことができるようにするとともに、深さｄ１からｄ２までのトレンチを、前記半導体基板を等方的にエッチングすることでオーバーハング状に形成することにより、ボイドが残存してもウエル内素子分離領域の電流に対する耐圧性を高めることができるようにした素子分離トレンチ。」
　
（３）補正発明と引用発明１との対比
（３−１）引用発明１の「半導体基板１０」は、補正発明の「半導体基板」に相当する。
　また、引用発明１の「前記半導体基板１０内に形成され、底面２４まで延在する側壁２２を有する第１トレンチ領域２０」及び「前記第１トレンチ領域２０内に形成され、底面３８まで延在する側壁３６を有するスリット領域３４」は、全体として、補正発明の「前記基板内に延びるトレンチ」に相当し、引用発明１の「前記半導体基板１０内に形成され、底面２４まで延在する側壁２２を有する第１トレンチ領域２０」、「前記第１トレンチ領域２０内に形成され、底面３８まで延在する側壁３６を有するスリット領域３４」は、各々補正発明の「該底部分上であって該底部分とは複数の段部で連結している広い上方部分」、「狭い底部分」に相当する。
　
（３−２）引用発明１の「前記第１トレンチ領域２０及び前記スリット領域３４」を充填する「前記第１スペーサ２６、前記スリット領域３４内にボイド４２が形成された第１誘電体材料４０、及び第２誘電体材料４４」は、全体として、補正発明の「前記トレンチを充填している電気絶縁性材料」に相当する。
　また、引用発明１の「ボイド４２」が、「前記スリット領域３４内」に「第１誘電体材料４０」を堆積する際に生成されたものであることは、引用例１の００４５段落の「基板内の深いスリット領域の形成に続き、第１誘電体材料４０が、開孔部及び窒化物パッド層１６の水平な表面上に、スリット領域３４内にボイド４２が形成されるように第１誘電体材料を排除することのできるコンフォーマル・デポジション・プロセスを利用して形成される。」等の記載から明らかであるから、引用発明１の「ボイド４２」は、補正発明の「前記トレンチを前記電気絶縁性材料で充填する際に前記トレンチの前記底部分内に生成されたボイド」に相当する。
　
（３−３）以上を総合すると、補正発明と引用発明１とは、
　
　「半導体構造であって、
　半導体基板と、
　前記基板内に延びるトレンチであって、該トレンチは、狭い底部分と、該底部分上であって該底部分とは複数の段部で連結している広い上方部分とを備えるトレンチと、
　前記トレンチを充填している電気絶縁性材料と、
　前記トレンチを前記電気絶縁性材料で充填する際に前記トレンチの前記底部分内に生成されたボイドと、
　を備える半導体構造。」
　
　である点で一致し、次の点で相違する。
　
（相違点１）
　補正発明は、「前記底部分の側壁は外側へ湾曲している」のに対して、引用発明１は、そのような構成を備えていない点。
　
（相違点２）
　補正発明は、「ボイド」が、「前記電気絶縁性材料とは異なる絶縁性材料で充填された」ものであるのに対して、引用発明１は、そのようなことが特定されていない点。
　
（４）相違点についての当審の判断
（４−１）相違点１について
（４−１−１）上記（２）（２−２）において検討したとおり、引用例２には、「半導体基板に形成されたトレンチ内に絶縁性の物質を埋め込む構成の素子分離トレンチにおいて、基板表面付近の深さｄ１までのトレンチを、順テーパー状に形成することにより、ボイド等の欠陥を生ずることなく絶縁膜で埋め込むことができるようにするとともに、深さｄ１からｄ２までのトレンチを、前記半導体基板を等方的にエッチングすることでオーバーハング状に形成することにより、ボイドが残存してもウエル内素子分離領域の電流に対する耐圧性を高めることができるようにした素子分離トレンチ。」（引用発明２）が記載されているものと認められる。
　したがって、引用発明１と引用発明２とは、半導体基板内に形成されたトレンチに絶縁性の物質を埋め込む素子分離構造であって、ボイドを含む素子分離構造という共通の技術分野に属するものであることが明らかである。
　そして、引用発明２は、「ボイドが残存してもウエル内素子分離領域の電流に対する耐圧性を高める」ということを技術課題の一つとするものであるが、そのような耐圧性の向上は、素子分離構造における不断の課題ともいうべきものであるから、引用発明１及び２の双方に接した当業者であれば、引用発明１において、耐圧性の向上を目指して、引用発明２を適用することは、容易になし得たことである。
　
（４−１−２）ところで、引用発明２は、単に、「ボイドが残存してもウエル内素子分離領域の電流に対する耐圧性を高める」ということのみならず、「ボイド等の欠陥を生ずることなく絶縁膜で埋め込むことができるようにする」という技術課題をも解決するものであって、そのために、「半導体基板」の表面から、一定の深さ（ｄ１）までは、「順テーパー状」にトレンチを設けるという構成を備えるものである。
　一方、引用発明１は、「半導体基板１０」の表面から一定の深さまでは、「第１トレンチ領域２０」を設ける構成となっているが、当該「第１トレンチ領域２０」は、「第１誘電体材料４０」を形成する時点において、「前記第１トレンチ領域２０の前記側壁２２及び前記底面２４の一部上に形成された絶縁材料からなる第１スペーサ２６」により、「半導体基板１０」の表面から、実質的に順テーパー状の形状となっており、「第１トレンチ領域２０」においてボイドが生じていないのであるから、引用発明１は、引用発明２の「基板表面付近の深さｄ１までのトレンチを、順テーパー状に形成する」という構成に相当する構成を既に備え、引用発明２の「ボイド等の欠陥を生ずることなく絶縁膜で埋め込むことができるようにする」という技術課題を既に解決していることが明らかである。
　
（４−１−３）したがって、引用発明１に対して引用発明２を適用するに当たり、既に備えている「基板表面付近の深さｄ１までのトレンチを、順テーパー状に形成する」という部分は除外し、「深さｄ１からｄ２までのトレンチを、前記半導体基板を等方的にエッチングすることでオーバーハング状に形成する」という部分のみを採用すること、すなわち、引用発明１において、補正発明のように、「前記底部分の側壁は外側へ湾曲している」構造とすることは、当業者であれば当然になし得たことである。
　よって、相違点１は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−２）相違点２について
（４−２−１）一般に、半導体装置において、絶縁膜を形成する際にボイドが生じた場合に、当該ボイドの中に空気や絶縁膜を形成する際に用いられた種々のガス等が存在すること、換言すれば、当該ボイドが空気や絶縁膜を形成する際に用いられた種々のガス等により充填されることは、例えば、下記周知例１及び２にも記載されているように、当業者における技術常識である。
　
ａ．周知例１：特表２００４−５３１０７０
　周知例１には、図１Ａ〜１Ｃとともに次の記載がある。
　
　「【０００１】
本発明は、集積回路、及び特にバイポーラ若しくはＢｉＣＭＯＳ技術を用いた回路の製造に関するものである
　「【００３２】
図１Ａから図１Ｃに、本発明による深いトレンチを例示する
【００３３】
深い絶縁トレンチは、底部１０と側部１１と開口９とを備える。
本発明によれば、半導体材料に掘られた底部１０と側部１１は、プラグ１４によって底部で閉じられた空のキャビティ１３を画定する電気的絶縁材料１２によって被覆されている
【００３４】
第１の部分１６の最大幅はネック１５の幅の約２倍である。
【００３５】
空のキャビティ１３は、いかなる固体材料をも含まないキャビティを意味する。
空の部分には、トレンチが電気的絶縁材料１２で充填されたときに形成される空気及び／又は残留気体が含まれる
　
　上記記載から、周知例１には、集積回路において、電気的絶縁材料１２を形成する際に発生したキャビティ（ボイド）の中に、空気や残留気体が含まれることが記載されているものと認められる。
　
ｂ．周知例２：特開平８−２１３３９２号公報
　周知例２には、図１〜３とともに次の記載がある。
　
　「【０００１】
【産業上の利用分野】
本発明は、半導体素子及びその製造方法に係り、特にその最終保護膜の構造及びその製造方法に関するものである
　「【００１１】
【実施例】本発明の実施例について図を参照しながら説明する。
図１は本発明の第１実施例を示す半導体素子の断面図である。この図において、２０１は半導体基板、２０２はその半導体基板２０１上に形成される絶縁膜、２０３は最上層配線、２０４はシリコン酸化膜、２０５はシリコン窒化膜、２０７は空洞部である
【００１２】
この実施例では、最上層配線２０３は、逆台形の形状をしており、かつ、スリットはすべてシリコン酸化膜２０４で埋め込まれず、中に空洞部２０７が形成されている
【００１３】（１）
まず、図２（ａ）に示すように、半導体基板２０１上に絶縁膜２０２を形成し、この絶縁膜２０２上に最上層配線２０３を形成する。この時、最上層配線２０３を逆台形となるように形成する
（２）
次に、図２（ｂ）に示すように、シリコン酸化膜２０４を常圧ＣＶＤ法により形成する
【００１４】（３）
次いで、図２（ｃ）に示すように、シリコン酸化膜２０４を最小スリット部の上部において接触させる
（４）
この後は、反応ガスがスリット部へは入らないため、図２（ｄ）に示すように、スリット部に空洞部２０７が形成される
（５）しかる後に、図２（ｅ）に示すように、最終保護膜となるシリコン窒化膜２０５をＣＶＤ法において形成することにより、本発明の半導体素子を得ることができる。
【００１５】次に、本発明の第２実施例を示す半導体素子の製造方法について説明する。
図３は本発明の第２実施例を示す半導体素子の製造工程断面図である
（１）まず、図３（ａ）に示すように、半導体基板２０１上に絶縁膜２０２を形成し、この絶縁膜２０２上に最上層配線２０３を形成する。この時、最上層配線２０３を逆台形となるように形成する。
【００１６】（２）
次に、図３（ｂ）に示すように、シリコン酸化膜３０１を減圧ＣＶＤ法により形成する
（３）
次いで、図３（ｃ）に示すように、シリコン酸化膜３０１を最小スリット部の上部において接触させる
（４）
この後は、反応ガスがスリット部へは入らないため、図３（ｄ）に示すように、スリット部に空洞部３０２が形成される
【００１７】（５）
しかる後に、図３（ｅ）に示すように、最終保護膜となるシリコン窒化膜３０３をＣＶＤ法において形成することにより、本発明の半導体素子を得ることができる
この実施例においては、シリコン酸化膜３０１を減圧ＣＶＤ法において、形成するようにしたので、減圧雰囲気のため、常圧ＣＶＤ法での生成時と比較して、空洞部３０２のガス圧力を小さくすることができる
　
　上記記載から、周知例２には、半導体素子において、シリコン酸化膜２０４を形成する際に生じた空洞部２０７（ボイド）の中に、反応ガスが存在することが記載されているものと認められる。
　
（４−２−２）したがって、引用発明１においても、「ボイド４２」の内部に、空気や「第１誘電体材料４０」を形成する際に用いられた種々のガス等が存在していることは明らかである。
　そして、そのような空気やガス等が、「前記第１スペーサ２６」、「第１誘電体材料４０」又は「第２誘電体材料４４」とは異なる絶縁性材料であることは自明であるから、引用発明１も補正発明と同様に、「ボイド」が、「前記電気絶縁性材料とは異なる絶縁性材料で充填された」という構成を備えるものである。
　したがって、相違点２は、実質的なものではない。
　
（４−３）判断についてのまとめ
　補正発明と引用発明１との間の相違点１及び２については以上であるから、補正発明は、引用発明１及び２に基づいて当業者が容易に発明をすることができたものである。
　したがって、補正発明は、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　
（５）独立特許要件についてのまとめ
　以上のとおり、本件補正は、補正後の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
５．補正の却下の決定のむすび
　以上検討したとおり、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について
１．本願発明
　平成２４年８月６日に提出された手続補正書による補正は上記のとおり却下されたので、本願の請求項１〜４７に係る発明は、平成２４年３月２日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜４７に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される、上記第２．１．の「（補正前）」の箇所に記載したとおりのものであって、再掲すると次のとおりである。
　
　「【請求項１】
　半導体構造であって、
　半導体基板と、
　前記基板内に延びるトレンチであって、狭い底部分と、該底部分上であって該底部分とは複数の段部で連結している広い上方部分とを備えるトレンチと、
　前記トレンチを充填している電気絶縁性材料と、
　前記トレンチの前記底部分内にあって、前記電気絶縁性材料とは異なる絶縁性材料を含むボイドと、
　を備える半導体構造。」
　
２．引用刊行物に記載された発明
　本願の優先権主張の日前に外国において頒布され、原審における拒絶理由通知において引用された刊行物である米国特許出願公開　第２００２／１７１１１８号明細書（引用例１）には、上記第２．４．（２）（２−１）に記載されたとおりの事項及び発明（引用発明１）が記載されているものと認められる。
　引用発明１を再掲すると次のとおりである。
　
　「半導体基板１０と、
　前記半導体基板１０内に形成され、底面２４まで延在する側壁２２を有する第１トレンチ領域２０と、
　前記第１トレンチ領域２０の前記側壁２２及び前記底面２４の一部上に形成された絶縁材料からなる第１スペーサ２６と、
　前記第１トレンチ領域２０内に形成され、底面３８まで延在する側壁３６を有するスリット領域３４とを備え、
　前記第１スペーサ２６、前記スリット領域３４内にボイド４２が形成された第１誘電体材料４０、及び第２誘電体材料４４により、前記第１トレンチ領域２０及び前記スリット領域３４が充填されている、
　半導体構造。」
　
３．本願発明と引用発明１との対比
（１）引用発明１の「半導体基板１０」は、本願発明の「半導体基板」に相当する。
　また、引用発明１の「前記半導体基板１０内に形成され、底面２４まで延在する側壁２２を有する第１トレンチ領域２０」及び「前記第１トレンチ領域２０内に形成され、底面３８まで延在する側壁３６を有するスリット領域３４」は、全体として、本願発明の「前記基板内に延びるトレンチ」に相当し、引用発明１の「前記半導体基板１０内に形成され、底面２４まで延在する側壁２２を有する第１トレンチ領域２０」、「前記第１トレンチ領域２０内に形成され、底面３８まで延在する側壁３６を有するスリット領域３４」は、各々本願発明の「該底部分上であって該底部分とは複数の段部で連結している広い上方部分」、「狭い底部分」に相当する。
　
（２）引用発明１の「前記第１トレンチ領域２０及び前記スリット領域３４」を充填する「前記第１スペーサ２６、前記スリット領域３４内にボイド４２が形成された第１誘電体材料４０、及び第２誘電体材料４４」は、全体として、本願発明の「前記トレンチを充填している電気絶縁性材料」に相当する。
　また、引用発明１の「ボイド４２」は、「前記スリット領域３４内」に形成されたものであるから、当該「ボイド４２」は、本願発明の「『前記トレンチの前記底部分内に』ある『ボイド』」に相当する。
　
（３）したがって、本願発明と引用発明１とは、
　
　「半導体構造であって、
　半導体基板と、
　前記基板内に延びるトレンチであって、狭い底部分と、該底部分上であって該底部分とは複数の段部で連結している広い上方部分とを備えるトレンチと、
　前記トレンチを充填している電気絶縁性材料と、
　前記トレンチの前記底部分内にあるボイドと、
　を備える半導体構造。」
　
　である点で一致し、次の点で一応相違する。
　
（相違点３）
　本願発明は、「ボイド」が、「前記電気絶縁性材料とは異なる絶縁性材料を含む」ものであるのに対して、引用発明１は、そのようなことが特定されていない点。
　
４．相違点についての当審の判断
　上記第２．４．（４）（４−２）において検討したとおり、一般に、半導体装置において、絶縁膜を形成する際にボイドが生じた場合に、当該ボイドの中に空気や絶縁膜を形成する際に用いられた種々のガス等が存在することは、当業者における技術常識である。
　したがって、引用発明１においても、「ボイド４２」の内部に、空気や「第１誘電体材料４０」を形成する際に用いられた種々のガス等が存在していることは明らかである。
　そして、そのような空気やガス等が、「前記第１スペーサ２６」、「第１誘電体材料４０」又は「第２誘電体材料４４」とは異なる絶縁性材料であることは自明であるから、引用発明１も本願発明と同様に、「ボイド」が、「前記電気絶縁性材料とは異なる絶縁性材料を含む」という構成を備えるものである。
　したがって、相違点３は、実質的なものではない。
　よって、本願発明は、引用例１に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　
第４．
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。