(57)【要約】静止画・テキスト・システム・Ｉ／Ｏバス・インターフェースと動画インターフェース（外部表示インターフェース）を内蔵させ、表示装置に表示する表示内容（表示モード）に合わせて選択的に切り換える表示動作切り換えレジスタ、ＲＡＭアクセス切り換えレジスタを備えて、動画表示モードでも表示データを画像メモリ経由で表示装置に表示することにより、動画転送回数が低減すると共に、動画表示時の画面チラツキの発生が回避され、電力消費も抑制できる。
2003056541.tif 000002
【特許請求の範囲】
【請求項１】
音声インターフェースと、高周波インターフェースと、静止画・テキスト・システム・Ｉ／Ｏバス・インターフェースと、動画像データを入力する外部表示インターフェースと、少なくとも１フレーム分の画像データ格納領域をもつ画像表示メモリと、表示装置に表示データを供給する表示駆動制御回路とを有し、静止画表示画面の領域内に前記表示装置の表示動作に同期させて動画表示を行うことを特徴とする表示駆動制御システム。
【請求項２】
前記表示駆動制御回路が、前記静止画・テキスト・システム・Ｉ／Ｏバス・インターフェースと外部表示インターフェースの表示データを前記画像表示メモリの書込みと読み出しに選択接続する表示動作切り換えレジスタとメモリアクセス切り換えレジスタとを有することを特徴とする１に記載の表示駆動制御システム。
【請求項３】
前記表示駆動制御回路が、動画像の垂直同期信号入力端子を有し、前記画像表示メモリへの動画表示データの書込みと読み出しのタイミングを前記垂直同期信号入力端子から入力する垂直同期信号により制御することを特徴とする１に記載の表示駆動制御システム。
【請求項４】
前記表示駆動制御回路が、前記表示装置の画面に前記動画像を表示する領域を指定するイネーブル信号入力端子を有することを特徴とする１乃至３の何れかに記載の表示駆動制御システム。
【請求項５】
前記表示装置の画面の前記静止画像を表示する領域内の静止画像の一部を更新する領域を指定するイネーブル信号入力端子を有することを特徴とする１乃至３の何れかに記載の表示駆動制御システム。
【請求項６】
表示パネルと、前記表示パネルに供給すべき画像データを格納するメモリを含み、前記表示パネルへ前記画像データおよび表示タイミングを供給する表示駆動制御回路と、前記表示駆動制御回路の前記メモリへ前記画像データを格納する画像プロセッサとを有し、
前記表示駆動制御装置は、動画データに対応される前記画像データを上記メモリへ書き込むための第１機能によって前記画像プロセッサと結合されることを特徴とする表示駆動制御システム。
【請求項７】
前記表示駆動制御装置は、さらに、静止画データとされる前記画像データを前記メモリへ書き込むための第２機能によって前記画像プロセッサと結合されることを特徴とする請求項６に記載の表示駆動制御システム。
【請求項８】
前記第１機能は、前記画像プロセッサから前記表示制御駆動回路に供給される垂直同期信号を含み、前記垂直同期信号は前記メモリに書き込まれた前記画像信号の読み出し開始を示すための信号とされることを特徴とする請求項７に記載の表示駆動制御システム。
【請求項９】
前記第１機能が、さらに、水平同期信号およびドットクロックを含むことを特徴とする請求項８に記載の表示駆動制御システム。
【請求項１０】
表示パネルと、前記表示パネルに供給すべき画像データを格納するメモリを含み、前記表示パネルへ前記画像データおよび表示タイミングを供給する表示駆動制御回路と、前記表示駆動制御回路の前記メモリへ前記画像データを格納する画像プロセッサとを有し、
前記表示駆動制御装置は、動画データに対応される前記画像データを前記メモリへ書き込むための第１機能と、静止画データとされる前記画像データを前記メモリへ書き込むための第２機能とによって前記画像プロセッサと結合されることを特徴とする表示駆動制御システム。
【請求項１１】
前記第１機能は、前記画像プロセッサから前記表示制御駆動回路に供給される垂直同期信号を含み、前記垂直同期信号は前記メモリに書き込まれた前記画像信号の読み出し開始を示すための信号とされることを特徴とする請求項１０に記載の表示駆動制御システム。
【請求項１２】
表示パネルと、前記表示パネルに供給すべき画像データを格納するメモリを含み、前記表示パネルへ前記画像データおよび表示タイミングを供給する表示駆動制御回路と、前記表示駆動制御回路の前記メモリへ前記画像データを格納する画像プロセッサとを有し、
前記表示駆動制御装置は、動画データに対応される前記画像データを前記メモリへ書き込むための開始を示すための垂直同期信号が前記画像プロセッサから供給されることを特徴とする表示駆動制御システム。
【発明の詳細な説明】
［技術分野］
本発明は、表示装置の画像表示モードを制御するための表示駆動制御技術に係り、特に液晶表示装置や有機ＥＬ表示装置、その他のドットマトリクス型表示装置に静止画や動画を表示する表示装置の画像表示モードを制御する表示駆動制御システムに関する。
［背景技術］
通常、ドットマトリクス型表示装置は、二次元にマトリクス配列された多数の画素を有する表示パネルと、この表示パネルに画像信号を供給して静止画や動画を表示させるための表示制御回路から構成される。この種の表示装置としては、液晶表示装置、有機ＥＬ表示装置、プラズマ表示装置、あるいは電界放出型表示装置等が知られている。ここでは、表示装置の典型である液晶表示装置と、この液晶表示装置を表示部に用いた携帯電話機を例として、その画像表示システムの概要を説明する。
近年、携帯電話機の表示画面に動画像（以下、単に動画とも言う）を表示する要求が高まっている。しかし、従来の携帯電話機は主としてテキストを含めた静止画像（以下、単に静止画とも言う）表示を行うことを目的としているため、その駆動制御回路には静止画・テキスト・システム・Ｉ／Ｏ・インターフェースのみを具備し、動画対応のインターフェースは内蔵されていない。そのため、従来の駆動制御回路では動画の表示は可能であるが、スムーズに観察される高画質での動画の表示を行うことは難しい。
第２１図は本発明前に発明者によって検討された表示駆動制御回路および表示装置の一例である動画対応のインターフェースを持たない携帯電話機の駆動回路システム構成の一例を説明するブロック図である。この駆動制御回路システム１’は音声インターフェース（ＡＵＩ）２、高周波インターフェース（ＨＦＩ）３、画像プロセッサ４’、メモリ５および表示駆動制御回路である液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６’、静止画・テキスト・システム・Ｉ／Ｏバス・インターフェース（ＳＳ／ＩＦ）７等で構成される。なお、参照符号９はマイクロフォン（Ｍ／Ｃ）、１０はスピーカ（Ｓ／Ｐ）、１２はアンテナ（ＡＮＴ）、１３は液晶パネル（液晶ディスプレイ：ＬＣＤ）である。
画像プロセッサ４’はデジタル・シグナル・プロセッサ（ＤＳＰ）４１１とＡＳＩＣ４１２およびマイコンＭＰＵを有するベースバンドプロセッサ４１で構成される。音声インターフェース（ＡＵＩ）２はマイクロフォン９からの音声入力の取込みとスピーカ１０への音声の出力を制御する。
液晶パネル１３への表示は、メモリ５から画像データを読みだし、マイコンＭＰＵ４１３で必要な処理を行って静止画・テキスト・システム・Ｉ／Ｏバス・インターフェースＳＳ／ＩＦ７を使用して液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６’内の表示ＲＡＭへ書き込まれる。動画表示モードでは、１秒間に１０〜１５画面（フレーム）が書換えられる。このシステムでは、８０系インターフェースに代表されるシステム・Ｉ／Ｏバスが使用される。以下、静止画・テキスト・システム・Ｉ／Ｏバス・インターフェース（ＳＳ／ＩＦ）７をシステム・インターフェース７と略記することもある。
液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６’での表示動作は、当該ドライバ内の内蔵クロックで動作する。このため、画像データの書き込みと表示動作は全く非同期に行われる。
第２２図は第２１図に示したシステムでの動画像表示時の画面更新の動作例を模式的に示す説明図である。第２２図は携帯電話機の表示画面を示し、静止画像（Ｓｔｉｌｌ  ｐｉｃｔｕｒｅ）表示領域の中に動画像（Ｍｏｔｉｏｎ  ｐｉｃｔｕｒｅ）表示を行う様子を示す。この図面表示は以降の図面でも同様である。液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６’内の表示ＲＡＭへの画像データの書き込みは、表示動作とは全く無関係に行われる。上記したように、画像データの書き込みと液晶パネルＬＣＤでの表示のための当該画像データの読み出しが無関係（非同期）に行われるため、第２２図の（ａ）に示した動画１（Ｍｏｖｉｎｇ  ｐｉｃｔｕｒｅ１）から同（ｃ）の動画２（Ｍｏｖｉｎｇ  ｐｉｃｔｕｒｅ２）への画面更新は、第２２図の（ｂ）に示したように当該画面の途中から行われる場合がある。
画面の途中から動画の更新が行われた場合、動画１（Ｍｏｖｉｎｇ  ｐｉｃｔｕｒｅ１）と動画２（Ｍｏｖｉｎｇ  ｐｉｃｔｕｒｅ２）が同一表示内に併存して更新が行われる。このため、第２２図の（ｂ）のように表示中の動画１と動画２の境界が目立ち、それが画面のチラツキとなって視認される場合があり、表示品質の観点からは好ましいものではない。このように、静止画・テキスト・システム・Ｉ／Ｏバス・インターフェースＳＳ／ＩＦのみでは動画の表示を高品質で行うことが困難である。動画の表示のためには、表示動作に同期して画像データの書き込みを行う必要がある。
第２３図は第２１図に示されるシステムでの液晶コントローラ・ドライバとその周辺回路の構成例を説明するブロック図である。液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６’は、書き込みアドレス生成回路６１、表示アドレス生成回路６２、ＲＡＭで構成したビットマップ画像メモリである表示メモリ（Ｍ）６３、液晶駆動回路（ＤＲ）６４、内蔵クロック発生回路（ＣＬＫ）６５を有する。画像プロセッサ４’のベースバンドプロセッサ４１からの表示データ（ＤＢ１７−０）はシステム・インターフェース（ＳＳ／ＩＦ）７から内蔵の表示メモリＭに書き込まれる。
このときの書き込みアドレスは、書き込みアドレス生成回路（ＳＡＧ）６１でシステム・インターフェース信号ＣＳ（チップセレクト）、ＲＳ（レジスタセレクト）ＷＲ（ライト）の各信号により生成される。表示動作での表示データの読み出しは、表示アドレス生成回路（ＤＡＧ）で生成される表示アドレスに従い表示メモリ（Ｍ）６３より読み出される。表示アドレス生成は内蔵クロック発生回路（ＣＬＫ）６５で生成されるクロックに同期して行われる。この内蔵クロックによる動作とシステム・インターフェース（ＳＳ／ＩＦ）７による動作は、全く無関係（非同期）に行われる。
第２４図は第２３図に示したシステムの液晶コントローラ・ドライバを用いた携帯電話機の画面における動画像の画面更新の様子を説明する模式図である。表示動作による表示読み出しライン（走査線：画素選択ライン）ＬＲは、内蔵クロックに従って一定速度で順次先頭から読み出される。システム・インターフェース（ＳＳ／ＩＦ）７からの表示データのメモリＭへの書き込みは、表示動作に無関係に行われる。このため、システム・インターフェース（ＳＳ／ＩＦ）７による書き込みラインＬＷが、表示動作による表示読出しラインＬＲを追い越す場合が起こる。すなわち、表示書込みラインＬＷと表示読出しラインＬＲとが交差する場合がある。
書き込みラインと読み出しラインとが第２４図の（ｃ）に示したように交差すると、同図（ａ）の動画表示状態から同図（ｂ）の動画表示状態に表示が変化するときに、この交差するラインで表示にチラツキが発生する。１秒間に６０フレームの画面表示において、毎秒１５コマの動画表示を行うと、４フレームに１回の画面更新が必要である。この場合、１秒間に４回の画面更新が起こり、毎秒４回のチラツキが発生することになる。この画面チラツキはこの種の表示装置における解決すべき課題の一つとなっていた。
また、上記のような画面チラツキを回避するための構成を液晶コントローラ・ドライバに付加すると、表示装置の消費電力が増加し、特に携帯電話機のような携帯端末では好ましいものではない。本発明の目的は、動画表示時に画面チラツキがなく、かつ高画質の動画表示機能を付加したことによる電力消費を抑制して低消費電力化した表示駆動制御システムを提供することにある。
［発明の開示］
上記目的を達成するために、本発明は、第２機能とされる静止画モードにおけるシステム・インターフェースに加えて第１機能とされる動画対応のインターフェースを用い、さらに必要な期間のみ動画対応のインターフェースを動作させるように静止画インターフェース（システム・インターフェース）との切り換えを行うことによって低消費電力化した点に特徴を有する。本発明による表示駆動制御システムの代表的な特徴を記述すれば、下記のとおりである。
（１）、音声インターフェースと、高周波インターフェースと、静止画・テキスト・システム・Ｉ／Ｏバス・インターフェースと、動画像データを入力する外部表示インターフェースと、少なくとも１フレーム分の画像データ格納領域をもつ画像表示メモリと、表示装置に表示データを供給する表示駆動制御回路とを有し、静止画表示画面の領域内に前記表示装置の表示動作に同期させて動画表示を行うことを特徴とする。
（２）、（１）において、前記表示駆動制御回路が、前記静止画・テキスト・システム・Ｉ／Ｏバス・インターフェースと外部表示インターフェースの表示データを前記画像表示メモリの書込みと読み出しに選択接続する表示動作切り換えレジスタとメモリアクセス切り換えレジスタとを有することを特徴とする。
（３）、（１）において、前記表示駆動制御回路が、動画像の垂直同期信号入力端子を有し、前記画像表示メモリへの動画表示データの書込みと読み出しのタイミングを前記垂直同期信号入力端子から入力する垂直同期信号により制御することを特徴とする。
（４）、（１）乃至（３）の何れかにおいて、前記表示駆動制御回路が、前記表示装置の画面に前記動画像を表示する領域を指定するイネーブル信号入力端子を有することを特徴とする。
（５）、（１）乃至（３）の何れかにおいて、前記表示装置の画面の前記静止画像を表示する領域内の静止画像の一部を更新する領域を指定するイネーブル信号入力端子を有することを特徴とする。
（６）、表示パネルと、前記表示パネルに供給すべき画像データを格納するメモリを含み、前記表示パネルへ前記画像データおよび表示タイミングを供給する表示駆動制御回路と、前記表示駆動制御回路の前記メモリへ前記画像データを格納する画像プロセッサとを有し、
前記表示駆動制御装置は、動画データに対応される前記画像データを上記メモリへ書き込むための第１機能によって前記画像プロセッサと結合されることを特徴とする。
（７）、（６）において、前記表示駆動制御装置は、さらに、静止画データとされる前記画像データを前記メモリへ書き込むための第２機能によって前記画像プロセッサと結合されることを特徴とする。
（８）、（７）において、前記第１機能は、前記画像プロセッサから前記表示制御駆動回路に供給される垂直同期信号を含み、前記垂直同期信号は前記メモリに書き込まれた前記画像信号の読み出し開始を示すための信号とされることを特徴とする。
（９）、（８）において、前記第１機能が、さらに、水平同期信号およびドットクロックを含むことを特徴とする。
（１０）、表示パネルと、前記表示パネルに供給すべき画像データを格納するメモリを含み、前記表示パネルへ前記画像データおよび表示タイミングを供給する表示駆動制御回路と、前記表示駆動制御回路の前記メモリへ前記画像データを格納する画像プロセッサとを有し、
前記表示駆動制御装置は、動画データに対応される前記画像データを前記メモリへ書き込むための第１機能と、静止画データとされる前記画像データを前記メモリへ書き込むための第２機能とによって前記画像プロセッサと結合されることを特徴とする。
（１１）、（１０）において、前記第１機能は、前記画像プロセッサから前記表示制御駆動回路に供給される垂直同期信号を含み、前記垂直同期信号は前記メモリに書き込まれた前記画像信号の読み出し開始を示すための信号とされることを特徴とする。
（１２）、表示パネルと、前記表示パネルに供給すべき画像データを格納するメモリを含み、前記表示パネルへ前記画像データおよび表示タイミングを供給する表示駆動制御回路と、前記表示駆動制御回路の前記メモリへ前記画像データを格納する画像プロセッサとを有し、
前記表示駆動制御装置は、動画データに対応される前記画像データを前記メモリへ書き込むための開始を示すための垂直同期信号が前記画像プロセッサから供給されることを特徴とする。
上記構成とした本発明の表示駆動制御システムによれば、高品質の動画像を表示することができると共に、動画インターフェースと静止画インターフェースを表示内容（動画モード／静止画モード）に応じて切り換えることにより、低消費電力化を実現できる。
［発明を実施するための最良の形態］
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。第１図は本発明の一実施例の全体構成の説明図であり、本発明による表示駆動制御システムの一例である第１機能とされる動画対応のインターフェース（すなわち、動画データが転送される第１ポートを含む）を有する携帯電話機の駆動回路システム構成の一実施例を説明するブロック図である。この駆動制御システム１は第２０図に示したものと同様の音声インターフェース（ＡＵＩ）２、高周波インターフェース（ＨＦＩ）３、画像データ処理装置である画像プロセッサ４、画像表示メモリであるメモリ５および表示駆動制御回路である液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６、第２機能とされる静止画・テキスト・システム・Ｉ／Ｏバス・インターフェース（ＳＳ／ＩＦ）７（すなわち、静止画データが転送される第２ポートを含む）等で構成される。
メモリ５は少なくとも画像１フレーム分の表示データを格納するフレームメモリ（ビットマップメモリ）であり、以下ではグラフィックＲＡＭとも称する。また、実施例の説明でも、静止画・テキスト・システム・Ｉ／Ｏバス・インターフェース（ＳＳ／ＩＦ）７をシステム・インターフェース７、あるいは動画インターフェースとして説明する場合もある。
そして、画像プロセッサ４には、デジタル・シグナル・プロセッサ（ＤＳＰ）４１１とＡＳＩＣ４１２およびマイコンＭＰＵでを有するベースバンド・プロセッサ４１に加えて、動画対応プロセッサ（ＭＰＥＧ）４２１と液晶表示コントローラ（ＬＣＤＣ）４２２を有するアプリケーション・プロセッサ（ＡＰＰ）４２を備えている。なお、参照符号９はマイクロフォン（Ｍ／Ｃ９、１０はスピーカ（Ｓ／Ｐ）、１１はビデオカメラ（Ｃ／Ｍ）、１２はアンテナ（ＡＮＴ）、１３は液晶パネル（液晶ディスプレイ：ＬＣＤ）である。ＡＳＩＣ４１２はその他の携帯電話システム構成上必要な周辺回路機能を有する。また、画像プロセッサ４は、単結晶シリコンの様な１つの半導体基板（チップ）に形成されても良いし、ベースハンドプロセッサ４１及びアプリケーションプロセッサ４２のそれぞれが１つの半導体基板（チップ）に形成されても良い。
前記した第２１図に示された携帯電話機システムにおいて一般的に具備されるベースバンド・プロセッサＢＢＰでは動画処理能力が不足する。このベースバンド・プロセッサＢＢＰの他にアプリケーション・プロセッサ（ＡＰＰ）と称するサブＭＰＵが知られている。第１図におけるアプリケーション・プロセッサ（ＡＰＰ）４２には、ＭＰＥＧ動画処理などを行うためにＭＰＥＧプロセッサ（ＭＰＲＧ）４２１が内蔵される。また、アプリケーション・プロセッサ（ＡＰＰ）４２は動画インターフェース（ＭＰ／ＩＦ）８で液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６に画像データを転送する。静止画表示データやテキスト表示データは、第２１図に示されたシステムと同様にシステム・インターフェース（ＳＳ／ＩＦ）７を介して液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６に転送される。
第２図は本発明の表示駆動制御システムの一実施例を用いた携帯電話機の表示画面における動画像の画面更新の様子を説明する模式図である。動画インターフェースＭＰ／ＩＦ８では、表示動作に必要な同期信号（垂直同期信号ＶＳＹＮＣ，水平同期ＨＳＹＮＣ，ドットクロックＤＯＴＣＬＫ）により表示動作を行い、表示動作に同期して後述する表示データ信号（例えば、１８ビット：ＰＤ１７−ＰＤ０、以下ＰＤ１７−０のように表記する）、データイネーブル信号（ＥＮＡＢＬＥ）により表示データを液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６のメモリ（内蔵ＲＡＭ：Ｍ）５に書き込む。これにより、第２図の（ａ）の画面表示から同（ｂ）の画面表示への画面の更新は当該画面の先頭から行われ、画面の途中からの切り換えは起こらない。
第３図は本発明による液晶コントローラ・ドライバの回路構成とその関連回路を説明するブロック図である。図中、第１図と同一参照符号は同一機能部分に対応する。液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６は、例えば、単結晶シリコンの様な１つの半導体基板（チップ）に公知のＣＭＯＳ製造プロセスによって形成されており、シリアルアドレス生成回路（ＳＡＧ）６１、表示アドレス生成回路（ＤＡＧ）６２、表示メモリ（Ｍ）６３、および液晶駆動回路（ＤＲ）６４を有している。表示データの書き込みは、データバス（ＰＤ１７−０）から行われる。この時の書き込みアドレスＤＡは動画インターフェース信号（ＶＳＹＮＣ，ＨＳＹＮＣ，ＤＯＴＣＬＫ）に基づいて表示アドレス生成回路（ＤＡＧ）６２で生成される。
表示データの読み出しは、動画インターフェース信号から生成される表示アドレスＤＡに従って内蔵のメモリ（Ｍ）６３から読み出されて液晶駆動回路（ＤＲ）６４に与えられる。表示データの書き込みアドレスと読み出しアドレスは、共に動画インターフェース信号を基準として生成される。
第４図は本発明の表示駆動制御システムの一実施例を用いた携帯電話機の表示画面における動画像の画面更新の様子を動画インターフェースでの表示動作として説明する模式図である。システム・インターフェース（ＳＳ／ＩＦ）７からの表示データの書き込みは、第３図における動画インターフェース（ＭＰ／ＩＦ）８からのドットクロックＤＯＴＣＬＫに従って表示メモリ（Ｍ）６３に書き込まれる。
表示データは、動画インターフェース信号（ＶＳＹＮＣ，ＨＳＹＮＣ，ＤＯＴＣＬＫ）に従って読み出される。画像データの書き込みと表示読み出しは同一の信号を基準として動作するため、同一の一定速度で行われる。第４図の（ａ）におけるＬＲは表示データの読み出しライン、ＬＷは表示データの書き込みラインを示す。また、第４図の（ｃ）におけるＬＥＮＤは最終ラインを示す。
そして、時間ｔ０は画面先頭ライン表示時点、時間ｔ１は画面最終ライン表示開始時点を示す。これにより、表示データの書き込みと表示読み出しは、１画面表示中に互いに追い越すことはないため、前記第２３図で説明したような動画１と動画２の境界がなく、画面のチラツキが発生することがない。書き込みアドレスと表示読み出しアドレスは、１ライン以上の間隔が常に保たれていればよい次に、静止画表示モードについて説明する。
第５図は本発明の実施例の効果を比較して説明するための動画インターフェースと内蔵メモリを有しない液晶コントローラ・ドライバの構成とその動作の説明図である。また、第６図は第５図の液晶コントローラ・ドライバによる静止画表示の様子を説明する模式図である。この液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６はメモリＭとしてラインメモリ（ＬＭ）６３’を有している。
この構成では、ビットマップメモリのようなＲＡＭメモリを持たないため、静止画表示モードでも、第６図の（ａ）、（ｂ）、・・・・に示したように常時同一画面データを液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６に転送し続けなければならない。そのため、データ転送による電力を要旨、消費電力の低減は難しい。また、動画表示には転送データが１画面ずつ異なるため、表示動作に同期して書き込める本発明の回路（第３図参照）が有効である。
第７図は本発明の実施例の効果を比較して説明するためのシステム・インターフェースと内蔵メモリによるデータ転送を行う液晶コントローラ・ドライバの構成とその動作の説明図である。また、第８図は第７図の液晶コントローラ・ドライバによる静止画表示の様子を説明する模式図である。第７図に示した構成では、内蔵メモリ（Ｍ）６３として第３図と同様のＲＡＭメモリであるビットマップメモリ（Ｍ）６３を表示メモリとして内蔵している。
第８図に示したように、この内蔵のメモリ（Ｍ）６３に１画面分の画像データを書き込んだ後は、内蔵クロックにより当該メモリ（Ｍ）６３のデータを読み出すために静止画データを再度転送する必要がない。このため、データ転送における消費電力を低減できる。この考え方に基づいて、本発明の実施例では、静止画の表示モードでは第７図の構成部分を使用し、動画表示モードでは第５図に示した構成を機能させるようにしたものである。この静止画表示モードと動画表示モードの切り換えには、後述するレジスタを設け、このレジスタの状態に従ってモード切り換えを行うようにする。
第９図は本発明の構成を第７図の構成および第５図の構成と比較して示すメリットとデメリットの説明図である。第９図の▲１▼、すなわちシステムインターフェースのみと表示メモリ（ＲＡＭ）を備えた構成では、表示メモリ（ＲＡＭ）を内蔵したことにより、静止画表示モード、動画表示モードの何れの画像表示モードでも表示データの転送量を最小限にすることができる。しかし、前記第２０図〜第２３図で説明したような表示画面のチラツキが発生する。
第９図の▲２▼の構成、すなわち動画インターフェースとラインメモリを備えた構成では、チラツキの無い画面表示が可能であるが、静止画表示を含めて常時データの転送を必要とするために消費電力が増加し、低消費電力化は難しい。これらに対し、第９図の▲３▼に示した内蔵メモリと動画インターフェースを設け、かつ静止画表示モードと動画表示モードとを切り換えるようにした本発明の実施例の構成によれば、表示画面にチラツキの無い動画更新が可能で、かつ最小限のデータ転送により低消費電力化を実現できる。
次に、本発明による動画インターフェースとシステム・インターフェースにおける動画表示と静止画表示の各表示モードの切り換えを実現するための具体的なシステム構成およびその動作を説明する。
第１０図は本発明の表示駆動制御システムを構成する液晶コントローラ・ドライバを具体化したドライバチップの回路構成の説明図である。このドライバチップ６００への静止画データ、テキストデータ等はベースバンド・プロセッサ４１からシステム・インターフェース６０１に書き込まれ、内部のアドレスカウンタ（ＡＣ）６０６の示すアドレスのメモリすなわちグラフィックＲＡＭ（ＧＲＡＭ）６１０に表示データとして書き込まれる。この表示動作は次のとおりである。すなわち、内部クロック生成回路（ＣＰＧ）６３０で生成したクロック信号に基づいてタイミング発生回路６２２は表示動作に必要なタイミング、表示アドレスを発生する。
このタイミング、表示アドレスでグラフィックＲＡＭ（ＧＲＡＭ）６１０から表示データを読み出し、液晶表示に必要な電圧レベルに変換して液晶パネルに送出する。動画表示モードと静止画表示モードの切り換えは、表示動作切り換えレジスタ（ＤＭ）６２１、ＲＡＭアクセス切り換えレジスタ（ＲＭ）６０５により行う。
動画表示モードでは、動画表示データ（ＰＤ１７−０）、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、ドットクロックＤＣＬＫ、データイネーブル信号ＥＮＡＢＬＥがアプリケーション・プロセッサ４２から外部表示インターフェース６２０に入力する。表示動作切り換えレジスタ（ＤＭ）６２１によりタイミング発生回路６２２内でのタイミングを内蔵クロック基準から同期信号（ＶＳＹＮＣ、ＨＳＹＮＣ）に切り換え、必要なタイミング信号を生成する。
また、ＲＡＭアクセス切り換えレジスタ（ＲＭ）６０５によりアドレスカウンタ（ＡＣ）６０６の動作をドットクロックＤＣＬＫ、データイネーブル信号ＥＮＡＢＬＥより発生する信号に切り換える。そして、グラフィックＲＡＭ（ＧＲＡＭ）６１０へのデータバスを表示データ（ＰＤ１７−０）へ切り換える。これにより、表示動作、ＲＡＭアクセス動作は、システム・インターフェース６０１と内部クロック生成回路（ＣＰＧ）６３０から動画インターフェースである外部表示インターフェースモジュール６２０に切り換えられる。
なお、第１０図において、参照符号６０２はゲートドライバ・インターフェース（シリアル）、６０３はインデックスレジスタ（ＩＲ）、６０４はコントロールレジスタ（ＣＲ）、６０７はビット単位の演算処理を行うビットオペレーション回路、６０８は読み出し（リード）データラッチ回路、６０９は書込み（ライト）データラッチ回路である。また、参照符号６２３，６２４，６２６はラッチ回路、６２５は交流化回路、６２７は駆動回路で、表示駆動回路（ここでは液晶駆動回路）６４を構成する。そして、６４０はガンマ（γ）調整回路、６５０は階調電圧生成回路であり、液晶パネルへの表示データ処理回路を構成する。
なお、ビットオペレーション回路６０７はビット単位の演算処理、及びビット単位の並び換え操作を行うものであるため、本機能を必要としない場合は省略できる。
次に、システム・インターフェースとアプリケーション・インターフェースの切り換えレジスタの詳細について説明する。表１は第１０図で説明したＲＡＭアクセス切り換えレジスタ（ＲＭ）６０５のモード設定状態を示す。なお、表１では、このレジスタをＲＡＭアクセスモードレジスタと表記している。
2003056541.tif 000003
また、表２は同じく図１０で説明した表示動作切り換えレジスタ（ＤＭ）６０５のモード設定状態を示す。なお、表２では、このレジスタを表示動作モードレジスタと表記している。
2003056541.tif 000004
そして、表３はＲＡＭアクセス切り換えレジスタ（ＲＭ）と表示動作切り換えレジスタ（ＤＭ）の組み合わせ設定による各種の表示動作モードの状態の説明図である。
2003056541.tif 000005
表１に示したように、ＲＡＭアクセス切り換えレジスタ（ＲＭ）は内蔵した表示メモリ（グラフィックＲＡＭ）ＧＲＡＭへのアクセスを行うインターフェースの切り換えを設定する。このＲＡＭアクセス切り換えレジスタ（ＲＭレジスタ）の設定を「ＲＭの設定状態」で説明すると、「ＲＭ＝０」のときはシステムインターフェースのみからメモリＧＲＡＭへの表示データの書込みが可能となる。また、「ＲＭ＝１」のときはアプリケーション・インターフェース（動画インターフェース、表１のＲＧＢインターフェース）のみからメモリＧＲＡＭへの書込みがで可能となる。
表２に示した表示動作切り換えレジスタ（ＤＭレジスタ）は２ビットの設定であり、表示動作モードを切り換える。このＤＭレジスタの設定を「ＤＭの設定状態」で説明する。「ＤＭ＝００」のときは内蔵クロックによる表示動作が行われる。また、「ＤＭ＝０１」のときは動画インターフェース（ＲＧＢインターフェース）により表示動作が行われる。また、「ＤＭ＝１０」のときはＶＳＹＮＣインターフェースによる表示動作となり、ＲＧＢインタフェース時のＶＳＹＮＣ信号のみと内蔵ブロックにより表示動作が行われる。なお、「ＤＭ＝１１」の設定は禁止される。
このように、インターフェースの切り換えをＲＡＭアクセス切り換えレジスタと表示動作切り換えレジスタとの２つのレジスタ（ＲＡＭレジスタ、ＤＭレジスタ）を用いて独立に制御する。表３に纏めて表記したように、２つのレジスタの設定状態で表示動作を切り換えることで種々の表示モードで動作可能となる。なお、表３では、「ＤＭの設定状態」を（ＤＭ１−０＝００）のように表記してある。
第１１図はシステム・インターフェースとアプリケーション・インターフェースを備えて内蔵メモリによるデータ転送を行う液晶コントローラ・ドライバの実施例の構成とその動作の説明図である。また、第１２図は第１１図の液晶コントローラ・ドライバによる静止画表示の様子を説明する模式図である。本実施例では、静止画データ等を入力するシステム・インターフェース（ベースバンド・インターフェース）４１、動画インターフェースであるアプリケーション・インターフェース４２は共に、そのデータは表示メモリである内蔵ＲＡＭメモリ（表示メモリＭ）６３に格納される。
垂直同期信号ＶＳＹＮＣは表示動作の画面先頭を示すタイミング信号、水平同期信号ＨＳＹＮＣは表示動作のライン周期を示すタイミング信号、ドットクロックＤＯＴＣＬＫは画素単位のクロックで動画インターフェースすなわちアプリケーション・インターフェース（ＡＰＰ）４２による表示動作の基準クロックとなる。また、このドットクロックＤＯＴＣＬＫは表示メモリ（Ｍ）６３の書込み信号ともなる。表示データはこのドットクロックＤＯＴＣＬＫに同期して画像データを転送する。なお、イネーブル信号ＥＮＡＢＬＥは、各画素データが有効であることを示す信号である。このイネーブル信号ＥＮＡＢＬＥが有効のときのみ転送データが表示メモリ（Ｍ）６３に書き込まれる。
すなわち、第１２図に示したように、画面のＲＡＭデータ表示エリア（静止画表示領域）ＳＳＤＡの内のイネーブル信号ＥＮＡＢＬＥが有効とされた領域である動画表示領域ＭＰＤＡに動画表示データＰＤ１７−０が表示される。なお、画面の上下にはバックポーチ期間（ＢＰ３−０）とフロントポーチ期間（ＦＰ３−０）が設けてあり、その間に表示期間（ＮＬ４−０）が設けられている。
第１３図はシステム・インターフェースとアプリケーション・インターフェースの切り換え動作を表示画面の状態で示した説明図である。システム・インターフェースの動作で静止画ＦＳが表示され、アプリケーション・インターフェースの動作で動画ＭＰ１，ＭＰ２，・・・ＭＰ１０，・・・ＭＰＮが表示される様子を示している。携帯電話機では、動画表示を行う時間は表示を行う時間からすると少ないはずである。このため、大多数を占める静止画表示時は「システムインターフェース＋内部クロックによる表示」により低消費電力での動作となる。
そして、動画表示を行う際のみ、前記したように各レジスタ（ＲＭ、ＤＭ）を切り換えてアプリケーション・インターフェース（動画インターフェース）を有効にする。これにより、データの転送電力を使用するインターフェースの使用期間を最小限にし、システム全体での電力消費の低減化を図ることができる。なお、レジスタの設定を含め、本システムのインストラクション設定はシステム・インターフェースのみから可能としている。しかし、別経由でのインストラクション設定を行うようにしてもよい。
第１４図は本発明の他の実施例の説明図であり、動画バッファリング動作を実行する回路構成を説明するためのブロック図である。前記第５図と第６図で説明した画像表示システムでは、動画表示時（アプリケーション・インターフェースの使用時）は表示データをラインメモリに逐次格納して表示が行われる。そのため、表示データを常時転送し続ける必要がある。本実施例では、動画インターフェース（アプリケーション・インターフェース（ＡＰＰ）４２）の使用時も表示データを全てＲＡＭメモリ（Ｍ）６３に格納し、格納された表示データを、動画インターフェース（６３）により入力する同期信号（ＶＳＹＮＣ，ＨＳＹＮＣ，ＤＯＴＣＬＫ，ＥＮＡＢＬＥ）に従って読み出して液晶パネルに出力し、これを表示する。内蔵のＲＡＭメモリ（Ｍ）６３へのアクセス切り換えをアクセスモードレジスタ（ＲＭレジスタ）６０５で行う。
第１５図は第１４図の回路構成による動画バッファリング動作における動画データの転送の様子を説明する説明する模式図である。前記第５図で説明したようなラインメモリのみを用いる動画表示では、動画データを常時転送しなければならない。現状の携帯電話機のシステムでは、動画表示時の１秒間のコマ（フレーム）数は１０〜１５である。このため、１秒間の表示フレーム数を６０フレームとすると画面更新は４フレームに一回行われることになる。すなわち、４フレーム期間は同じ画面を表示している。
現状の携帯電話機での動画を第５図、第６図で説明した構成で行うと、４フレームの同一画面表示期間にわたってデータ転送を行なわなければならないため、データ転送により消費電力が増加する。本実施例では、動画データを全て内蔵のＲＡＭメモリに格納する動画バッファリングを行うようにしたため、画面の更新時のみデータ転送を行い、内蔵のメモリの表示データを更新することになる。その後の同一画面の表示期間は、システム側からのデータ転送を行わずにメモリに格納された表示データを読み出して表示する。これにより、動画データの転送回数が、上記例の動画１５フレーム／秒、フレーム周波数６０Ｈｚにおいて、従来に比較して１／４に削減される。
本発明は、上記説明したような画面のＲＡＭデータ表示エリア（静止画表示領域）ＳＳＤＡの内に動画表示領域ＭＰＤＡをはめ込む際の動画データ表示領域の選択した領域のみに当該動画データを転送することもできる。
第１６図は本発明による動画転送を実現する回路構成の一実施例を説明するブロック図である。また、第１７図は第１６図の液晶コントローラ・ドライバによる選択領域のみへの静止画表示の様子を説明する模式図である。
動画バッファリングを用いない場合、液晶パネルの一部分を使用して動画表示を行う際に動画表示領域ＭＰＤＡ以外の静止画表示領域ＳＳＤＡも含めて動画インターフェースから表示データを常時転送する必要があった。このため、データ転送数が増し、消費電力が増加する。本実施例の選択領域転送方式では、動画インターフェースから転送する表示データは、動画表示領域ＭＰＤＡの表示データのみを転送可能である。
選択領域転送方式では、事前に表示メモリへ静止画データを書き込んで置き、ＥＮＡＢＬＥ信号にて指示された表示メモリの部分にのみ動画インターフェースから表示データを書き込む。これにより、表示メモリ上で静止画と動画が合成され、表示動作時に同時に読み出されて液晶パネル１３に表示がなされる。このように、本実施例によれば、選択的に動画表示領域を指定することができ、動画領域分に相当する最小限のデータ転送で動画表示が可能となり、データ転送時の消費電力を低減することができる。なお、以上は携帯電話機の表示装置に限るものではなく、パソコンやディスプレイモニターなどの大サイズの表示装置についても同様に適用できる。
第１８図は本発明の効果を説明するための前記各データ転送方式の動画データ転送数の比較説明図である。なお、第１８図は、液晶パネルサイズが１７６×２４０ドット、動画サイズがＱＣＩＦサイズ（１４４×１７６ドット）、動画コマ数が１５フレーム／秒（ｆｐｓ）、フレーム周波数が６０Ｈｚの液晶表示装置で比較したものである。第１８図から分かるように、（ａ）動画インターフェースのみの場合（内蔵メモリ無し）では１７６×２４０×６０フレーム＝２．５Ｍ回転送／秒、（ｂ）動画バッファリング方式では１７６×２４０×１５フレーム＝６３３ｋ回転送／秒、（ｃ）動画バッファリング方式＋選択動画領域転送方式では１４４×１７６×１５フレーム＝３８０ｋ回転送／秒となる。
したがって、データ転送量は、（ｂ）動画バッファリング方式は（ａ）動画インターフェースのみの場合に対して約２５％の低減、（ｃ）動画バッファリング方式＋選択動画領域転送方式は（ａ）動画インターフェースのみの場合に対して約１５％の低減が可能となる。
第１９図は本発明のさらに他の実施例の説明図であり、動画表示中の静止画領域の表示書き換え方式を説明する模式図である。第１０図で具体的に説明したように、本発明の液晶コントローラ・ドライバは静止画インターフェースと動画インターフェースの切り換えをレジスタで行い、また、第１４図以降で説明したような動画バッファリングが可能であることから、動画表示中の静止画領域の表示書き換えを行うこともできる。
第１９図に示したように、表示画面に動画を表示しているときにも、携帯電話機におけるようなアイコンマーク（時計、電波状況）等を更新する必要がある。ここでは、画面の静止画表示領域にメール着信表示ＳＩＳを表示させる場合を例として示す。動画バッファリング方式による表示データの書き換えは、画面更新時となる。この他の期間は表示動作のみを行う。前記したように、静止画表示モードと動画表示モードはレジスタ（表示動作切り換えレジスタ（ＤＭ）、ＲＡＭアクセス切り換えレジスタ（ＲＭ））で行う。さらに、この切り換えは、表示動作とメモリへのアクセスのそれぞれを独立して切り換えが可能である。
このため、本実施例では、第１９図の動作波形に示したように、動画表示の画面更新時以外の期間に、ＲＡＭアクセスのみＲＡＭアクセス切り換えレジスタ（ＲＭ）を「＝０」としてシステム・インターフェースに切り換え、静止画表示領域の表示データを更新する。この静止画表示領域の更新期間ＴＳが終了した時点で当該ＲＡＭアクセス切り換えレジスタ（ＲＭ）を「＝１」とする。この静止画表示領域の更新期間ＴＳには、表示動作切り換えレジスタ（ＤＭ）を「＝１」として動画インターフェースから表示を継続する。これにより、動画表示中においても静止画表示領域の更新が可能となり、より柔軟な表示形態を実現できる。
第２０図は本発明のさらに他の実施例の説明図であり、システムでの液晶コントローラ・ドライバとその周辺回路の構成例を説明するブロック図である。本実施例は、前記の第２３図に示した構成にアプリケーションプロセッサ４２を付加したものである。そして、メモリ（Ｍ）の書込みを制御するライトアドレス生成回路（ＳＡＧ）とメモリ（Ｍ）の読み出しを制御する表示アドレス生成回路（ＤＡＧ）の各アドレスの生成タイミングをアプリケーションプロセッサ４２から垂直同期信号ＶＳＹＮＣで制御するようにした。他の構成と動作は第２３図で説明したものと同様である。
本実施例の構成において、表示メモリ（Ｍ）に対してアプリケーションプロセッサ４２からの垂直同期信号ＶＳＹＮＣで画像データの書き込みアドレスの開始時点を制御し、書き込まれた表示データの読み出しの開始時点も垂直同期信号ＶＳＹＮＣで制御することにより、画像表示を画面の走査タイミングに同期させることができ、画面の途中から画像更新がなされることはない。したがって、画面更新中での画面のチラツキは発生しない。
なお、以上、本発明を実施例により説明したが、本発明は上記実施例の構成に限定されるものではなく、本発明の技術思想を逸脱することなく、種々の変形が可能であることは言うまでもない。
［産業上の利用可能性］
本発明によれば、動画表示時の更新画面をフレームに同期させて行うため、更新途中の表示のチラツキがなく、また動画表示時の表示データの転送データ数を低減できるため、システム全体での消費電力の低減が可能である。
また、静止画・テキスト・システム・Ｉ／Ｏバス・インターフェースと、画像データ処理装置からの動画像データを入力する外部表示インターフェースの切り換えと画像表示メモリのアクセスを独立して制御するように構成したことにより、表示内容に合わせた表示モードを選択できる。
さらに、動画表示モードと静止画表示モードで対応するインターフェースを切り換えることで、それぞれのインターフェースの機能を有効に活用できることでもシステム全体での消費電力の低減が可能である。
【図面の簡単な説明】
第１図は本発明の一実施例の全体構成の説明図である。第２図は本発明の表示駆動制御システムの一実施例の構成を用いた携帯電話機の表示画面における動画像の画面更新の様子を説明する模式図である。第３図は本発明による液晶コントローラ・ドライバの回路構成とその関連回路を説明するブロック図である。第４図は本発明の表示駆動制御システムの一実施例の構成を用いた携帯電話機の表示画面における動画像の画面更新の様子を動画インターフェースでの表示動作として説明する模式図である。第５図は本発明の実施例の効果を比較して説明するための動画インターフェースと内蔵メモリを有しない液晶コントローラ・ドライバの構成とその動作の説明図である。第６図は第５図の液晶コントローラ・ドライバによる静止画表示の様子を説明する模式図である。第７図は本発明の実施例の効果を比較して説明するためのシステム・インターフェースと内蔵メモリによるデータ転送を行う液晶コントローラ・ドライバの構成とその動作の説明図である。第８図は第７図の液晶コントローラ・ドライバによる静止画表示の様子を説明する模式図である。第９図は本発明の構成を第７図の構成および第５図の構成と比較して示すメリットとデメリットの説明図である。第１０図は本発明の液晶コントローラ・ドライバを具体化したドライバチップの回路構成の説明図である。第１１図はシステム・インターフェースとアプリケーション・インターフェースを備えて内蔵メモリによるデータ転送を行う液晶コントローラ・ドライバの実施例の構成とその動作の説明図である。第１２図は第１１図の液晶コントローラ・ドライバによる静止画表示の様子を説明する模式図である。第１３図はシステム・インターフェースとアプリケーション・インターフェースの切り換え動作を表示画面の状態で示した説明図である。第１４図は本発明の他の実施例の説明図である。第１５図は第１４図の回路構成による動画バッファリング動作における動画データの転送の様子を説明する説明する模式図である。第１６図は本発明による動画転送を実現する回路構成の一実施例を説明するブロック図である。第１７図は第１６図の液晶コントローラ・ドライバによる選択領域のみへの静止画表示の様子を説明する模式図である。第１８図は本発明の効果を説明するための前記各データ転送方式の動画データ転送数の比較説明図である。第１９図は本発明のさらに他の実施例の説明図である。第２０図は本発明のさらに他の実施例の説明図である。第２１図は本発明前に本発明者によって検討された表示駆動制御システムの一例である動画対応のインターフェースを持たない携帯電話機の駆動回路システム構成の一例を説明するブロック図である。第２２図は第２１図に示したシステムでの動画像表示時の画面更新の動作例を模式的に示す説明図である。第２３図は第２１図に示したシステムでの液晶コントローラ・ドライバとその周辺回路の構成例を説明するブロック図である。第２４図は第２３図に示したシステムの液晶コントローラ・ドライバを用いた携帯電話機の画面における動画像の画面更新の様子を説明する模式図である。
【図１】
2003056541.tif 000006
【図２】
2003056541.tif 000007
【図３】
2003056541.tif 000008
【図４】
2003056541.tif 000009
【図５】
2003056541.tif 000010
【図６】
2003056541.tif 000011
【図７】
2003056541.tif 000012
【図８】
2003056541.tif 000013
【図９】
2003056541.tif 000014
【図１０】
2003056541.tif 000015
【図１１】
2003056541.tif 000016
【図１２】
2003056541.tif 000017
【図１３】
2003056541.tif 000018
【図１４】
2003056541.tif 000019
【図１５】
2003056541.tif 000020
【図１６】
2003056541.tif 000021
【図１７】
2003056541.tif 000022
【図１８】
2003056541.tif 000023
【図１９】
2003056541.tif 000024
【図２０】
2003056541.tif 000025
【図２１】
2003056541.tif 000026
【図２２】
2003056541.tif 000027
【図２３】
2003056541.tif 000028
【図２４】
2003056541.tif 000029
【手続補正書】
【提出日】平成14年7月3日(2002.7.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（補正後）音声インターフェースと、高周波インターフェースと、静止画・テキスト・システム・Ｉ／Ｏバス・インターフェースと、動画像データを入力する外部表示インターフェースと、少なくとも１フレーム分の画像データ格納領域をもつ画像表示メモリと、表示装置に表示データを供給する表示駆動制御回路とを有し、静止画表示画面の領域内に前記表示装置の表示動作に同期させて動画表示を行い、
前記表示駆動制御回路は、前記静止画・テキスト・システム・Ｉ／Ｏバス・インターフェースと前記外部表示インターフェースからの表示データを前記画像表示メモリの書き込みと読み出しに選択接続する表示動作切り換えレジスタとメモリアクセス切り換えレジスタとを有することを特徴とする表示駆動制御システム。
【請求項２】
削除
【請求項３】
（補正後）前記表示駆動制御回路が、垂直同期信号入力端子を有し、前記画像表示メモリへの動画表示データの書き込みと読み出しのタイミングを前記垂直同期信号入力端子から入力する垂直同期信号により制御することを特徴とする１に記載の表示駆動制御システム。
【請求項４】
（補正後）前記表示駆動制御回路が、前記表示装置の画面に前記動画像を表示する領域を指定するイネーブル信号入力端子を有することを特徴とする１又は３に記載の表示駆動制御システム。
【請求項５】
（補正後）前記表示装置の画面の前記静止画像を表示する領域内の静止画像の一部を更新する領城を指定するイネーブル信号入力端子を有することを特徴とする１又は３に記載の表示駆動制御システム。
【請求項６】
（補正後）表示パネルと、前記表示パネルに供給すべき画像データを格納するメモリを含み、前記表示パネルへ前記画像データおよび表示タイミングを供給する表示駆動制御回路と、前記表示駆動制御回路の前記メモリへ前記画像データを格納する画像プロセッサとを有し、
前記表示駆動制御装置は、動画データに対応される前記画像データを上記メモリへ書き込むための第１機能によって前記画像プロセッサと結合され、
前記表示駆動制御装置は、さらに、上記メモリに対する書き込みアドレスを生成する書き込みアドレス生成回路と上記メモリに対する表示アドレスを生成する表示アドレス生成回路とを有し、
上記書き込みアドレス生成回路と上記表示アドレス生成回路とは、上記画像プロセッサか供給される垂直同期信号に同期して前記書き込みアドレス及び前記表示アドレスを生成することを特徴とする表示駆動制御システム。
【請求項７】
前記表示駆動制御装置は、さらに、静止画データとされる前記画像データを前記メモリへ書き込むための第２機能によって前記画像プロセッサと結合されることを特徴とする請求項６に記載の表示駆動制御システム。
【請求項８】
（補正後）前記第１機能は、前記画像プロセッサから前記表示制御駆動回路に供給される垂直同期信号を含み、前記垂直同期信号は前記メモリに書き込まれた前記画像データの読み出し開始を示すための信号とされることを特徴とする請求項７に記載の表示駆動制御システム。
【請求項９】
前記第１機能が、さらに、水平同期信号およびドットクロックを含むことを特徴とする請求項８に記載の表示駆動制御システム。
【請求項１０】
（補正後）表示パネルと、前記表示パネルに供給すべき画像データを格納するメモリを含み、前記表示パネルへ前記画像データおよび表示タイミングを供給する表示駆動制御回路と、前記表示駆動制御回路の前記メモリへ前記画像データを格納する画像プロセッサとを有し、
前記表示駆動制御装置は、動画データに対応される前記画像データを前記メモリへ書き込むための第１機能と、静止画データとされる前記画像データを前記メモリへ書き込むための第２機能とによって前記画像プロセッサと結合され、
上記画像プロセッサは、前記メモリに記憶された前記動画データに対応される前記画像データの更新の間に、上記静止画データとされる前記画像データを更新することを特徴とする表示駆動制御システム。
【請求項１１】
前記第１機能は、前記画像プロセッサから前記表示制御駆動回路に供給される垂直同期信号を含み、前記垂直同期信号は前記メモリに書き込まれた前記画像信号の読み出し開始を示すための信号とされることを特徴とする請求項１０に記載の表示駆動制御システム。
【請求項１２】
（補正後）表示パネルと、前記表示パネルに供給すべき画像データを格納するメモリを含み、前記表示パネルへ前記画像データおよび表示タイミングを供給する表示駆動制御回路と、前記表示駆動制御回路の前記メモリへ前記画像データを格納する画像プロセッサとを有し、
前記表示駆動制御装置は、動画データに対応される前記画像データを前記メモリへ書き込むための開始を示すための垂直同期信号が前記画像プロセッサから供給され、
前記垂直同期信号に同期して前記動画データに対応される前記画像データ及び静止画データに対応される前記画像データが前記メモリへ書き込まれることを特徴とする表示駆動制御システム。
【国際調査報告】
2003056541.tif 000030
2003056541.tif 000031