【事件の表示】
　特許第６３６２６９４号発明「半導体装置」の特許異議申立事件について、次のとおり決定する。
【結　論】
　特許第６３６２６９４号の特許請求の範囲を訂正請求書に添付された訂正特許請求の範囲のとおり、訂正後の請求項〔１〜８、１０〜１３、１５〜１８、２０〕、９、１４、１９について訂正することを認める。
　特許第６３６２６９４号の請求項〔１、３〜５、１１、１２、１６、１７〕、９、１４、１９に係る特許を維持する。
　特許第６３６２６９４号の請求項２、６〜８、１０、１３、１５、１８、２０に係る特許についての特許異議の申立てを却下する。
【理　由】
第１　手続の経緯
　特許第６３６２６９４号（以下、「本件特許」という。）の請求項１〜２０に係る特許についての出願は、２０１４年７月９日を国際出願日とする出願であって、平成３０年７月６日付けでその特許権の設定登録（特許公報発行日　平成３０年７月２５日）がされた。
　これに対して、平成３１年１月２５日に特許異議申立人小林孝次より請求項１〜２０に対して特許異議の申立てがされたものであり、その後の手続の経緯は以下のとおりである。
　　令和　１年　５月３０日　取消理由通知
　　令和　１年　８月　２日　意見書提出及び訂正請求（特許権者）
　　令和　１年　８月２０日　訂正拒絶理由通知
　　令和　１年　９月２５日　意見書提出及び（訂正請求書及び訂正特許請求の範囲の）手続補正（特許権者）
　　令和　１年１１月　６日　意見書提出（特許異議申立人）
　　令和　２年　１月　６日　取消理由通知（決定の予告）
　　令和　２年　３月１２日　意見書提出及び訂正請求（特許権者）
　　令和　２年　５月　１日　意見書提出（特許異議申立人）
第２　訂正の適否
　１　訂正請求の趣旨
　令和２年３月１２日の訂正請求（以下、「本件訂正請求」という。）により、特許権者が請求する訂正の趣旨は、特許第６３６２６９４号の特許請求の範囲を、本訂正請求書に添付した訂正特許請求の範囲のとおり、訂正後の請求項１から２０について訂正することを求めるものである。
　２　訂正事項
　本件訂正請求による訂正の内容は、以下のとおりである。
　また、下線は訂正箇所である。
（１）訂正事項Ａ
　特許請求の範囲の請求項１に
「前記転送トランジスタから出力される電気信号を受ける第１のトランジスタとを備え、 
　前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、」
と記載されているのを、 
「前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと
、
　
前記第１のトランジスタと接続される第２のトランジスタと、
　
前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜と、
　
前記層間絶縁膜の上面に接する配線と、を備え、
　
前記第１のトランジスタは第１のゲート電極を含み、
　
前記第２のトランジスタは第２のゲート電極およびソース／ドレイン領域を含み、
　前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、」
に訂正する。 
（２）訂正事項Ｂ 
　特許請求の範囲の請求項１に、 
「前記２つの光電変換素子が単一の前記活性領域内に配置されている、半導体装置。」 
と記載されているのを、 
「前記２つの光電変換素子が単一の前記活性領域内に配置されて
おり、
　
前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
　
前記第２のゲート電極は、前記第１のゲート電極が延在する方向と交差する方向に延在し、
　
前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは一直線上に延びる前記配線を介して接続される、
に訂正する。 
（３）訂正事項Ｃ 
　特許請求の範囲の請求項２を削除する。 
（４）訂正事項Ｄ 
　特許請求の範囲の請求項６を削除する。 
（５）訂正事項Ｅ 
　特許請求の範囲の請求項７を削除する。 
（６）訂正事項Ｆ 
　特許請求の範囲の請求項８を削除する。
（７）訂正事項Ｇ 
　特許請求の範囲の請求項９に、
「前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
　２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、請求項１に記載の半導体装置。」
と記載されているのを、独立形式にして、
「
半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
　
前記複数の画素領域のそれぞれは、
　
前記半導体基板に形成された活性領域と、
　
前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
　
前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
　
前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
　
前記第１のトランジスタと接続される第２のトランジスタと、 
　
前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜と、
　
前記層間絶縁膜の上面に接する配線と、を備え、 
　
前記第１のトランジスタは第１のゲート電極を含み、 
　
前記第２のトランジスタはソース／ドレイン領域を含み、 
　
前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
　
前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
　
前記２つの光電変換素子が単一の前記活性領域内に配置されており、 
　
前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
　
前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され、
　前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
　２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される
、半
に訂正する。 
（８）訂正事項Ｈ
　特許請求の範囲の請求項１０を削除する。
（９）訂正事項Ｉ
　特許請求の範囲の請求項１３を削除する。
（１０）訂正事項Ｊ
　特許請求の範囲の請求項１４に、
「前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
　２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、請求項１１に記載の半導体装置。」
と記載されているのを、独立形式にして、
「
半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
　
前記複数の画素領域のそれぞれは、
　
前記半導体基板に形成された活性領域と、
　
前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
　
前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
　
前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
　
前記第１のトランジスタと接続される第２のトランジスタと、 
　
前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜と、
　
前記層間絶縁膜の上面に接する配線と、を備え、 
　
前記第１のトランジスタは第１のゲート電極を含み、 
　
前記第２のトランジスタはソース／ドレイン領域を含み、 
　
前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
　
前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
　
前記２つの光電変換素子が単一の前記活性領域内に配置されており、 
　
前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
　
前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され、
　
前記２つの転送トランジスタのそれぞれは転送ゲート電極を有し、
　
前記第１のトランジスタは、前記画素領域内において、２つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置され、
　前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
　２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される
、半
に訂正する。 
（１１）訂正事項Ｋ
　特許請求の範囲の請求項１５を削除する。
（１２）訂正事項Ｌ
　特許請求の範囲の請求項１８を削除する。
（１３）訂正事項Ｍ
　特許請求の範囲の請求項１９に、
「前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
　２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、請求項１６に記載の半導体装置。」
と記載されているのを、独立形式にして、
「
半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
　
前記複数の画素領域のそれぞれは、
　
前記半導体基板に形成された活性領域と、
　
前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
　
前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
　
前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
　
前記第１のトランジスタと接続される第２のトランジスタと、 
　
前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜と、
　
前記層間絶縁膜の上面に接する配線と、を備え、 
　
前記第１のトランジスタは第１のゲート電極を含み、 
　
前記第２のトランジスタはソース／ドレイン領域を含み、 
　
前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
　
前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
　
前記２つの光電変換素子が単一の前記活性領域内に配置されており、 
　
前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
　
前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され、
　
前記第１のトランジスタは、前記画素領域内において、２つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置され、
　前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
　２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される
、半
に訂正する。 
（１４）訂正事項Ｎ
　特許請求の範囲の請求項２０を削除する。
　３　訂正の適否の判断
（１）一群の請求項について
　訂正事項Ａ〜Ｎに係る訂正前の請求項１〜２０について、請求項２〜２０は、請求項１を直接的又は間接的に引用しているものであって、訂正事項Ａ及びＢによって記載が訂正される請求項１に連動して訂正されるものである。
　したがって、訂正前の請求項１〜２０に対応する訂正後の請求項１〜２０は、特許法第１２０条の５第４項に規定する一群の請求項である。
（２）訂正の目的
　ア　訂正事項Ａ
　訂正事項Ａは、訂正前の請求項１の半導体装置に、「前記第１のトランジスタと接続される第２のトランジスタ」と、「前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」と、「前記層間絶縁膜の上面に接する配線」とを備え、「前記第１のトランジスタは第１のゲート電極」を含み、「前記第２のトランジスタは第２のゲート電極およびソース／ドレイン領域」を含む構成を追加するための訂正であるから、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。
　イ　訂正事項Ｂ
　訂正事項Ｂは、訂正前の請求項１の半導体装置に、「前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、前記第２のゲート電極は、前記第１のゲート電極が延在する方向と交差する方向に延在し、前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは一直線上に延びる前記配線を介して接続される」構成を追加するための訂正であるから、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。
　ウ　訂正事項Ｃ
　訂正事項Ｃは、請求項２を削除するものであるから、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。
　エ　訂正事項Ｄ
　訂正事項Ｄは、請求項６を削除するものであるから、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。
　オ　訂正事項Ｅ
　訂正事項Ｅは、請求項７を削除するものであるから、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。
　カ　訂正事項Ｆ
　訂正事項Ｆは、請求項８を削除するものであるから、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。
　キ　訂正事項Ｇ
　訂正事項Ｇは、訂正前の請求項９が請求項１を引用するものであったのを、請求項間の引用関係を解消し独立形式請求項へ改めるための訂正である。
　更に、「前記第１のトランジスタと接続される第２のトランジスタ」と、「前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」と、「前記層間絶縁膜の上面に接する配線」とを備え、「前記第１のトランジスタは第１のゲート電極」を含み、「前記第２のトランジスタはソース／ドレイン領域」を含み、「前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され」る構成を追加するための訂正である。
　したがって、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とし、特許法第１２０条の５第２項ただし書第４号に規定する請求項間の引用関係の解消を目的とするものである。
　ク　訂正事項Ｈ
　訂正事項Ｈは、請求項１０を削除するものであるから、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。
　ケ　訂正事項Ｉ
　訂正事項Ｉは、請求項１３を削除するものであるから、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。
　コ　訂正事項Ｊ
　訂正事項Ｊは、訂正前の請求項１４が請求項１１を引用するものであったのを、請求項間の引用関係を解消し独立形式請求項へ改めるための訂正である。
　更に、「前記第１のトランジスタと接続される第２のトランジスタ」と、「前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」と、「前記層間絶縁膜の上面に接する配線」とを備え、「前記第１のトランジスタは第１のゲート電極」を含み、「前記第２のトランジスタはソース／ドレイン領域」を含み、「前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され」る構成を追加するための訂正である。
　したがって、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とし、特許法第１２０条の５第２項ただし書第４号に規定する請求項間の引用関係の解消を目的とするものである。
　サ　訂正事項Ｋ
　訂正事項Ｋは、請求項１５を削除するものであるから、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。
　シ　訂正事項Ｌ
　訂正事項Ｌは、請求項１８を削除するものであるから、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。
　ス　訂正事項Ｍ
　訂正事項Ｍは、訂正前の請求項１９が請求項１６を引用するものであったのを、請求項間の引用関係を解消し独立形式請求項へ改めるための訂正である。
　更に、「前記第１のトランジスタと接続される第２のトランジスタ」と、「前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」と、「前記層間絶縁膜の上面に接する配線」とを備え、「前記第１のトランジスタは第１のゲート電極」を含み、「前記第２のトランジスタはソース／ドレイン領域」を含み、「前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され」る構成を追加するための訂正である。
　したがって、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とし、特許法第１２０条の５第２項ただし書第４号に規定する請求項間の引用関係の解消を目的とするものである。
　セ　訂正事項Ｎ
　訂正事項Ｎは、請求項２０を削除するものであるから、特許法第１２０条の５第２項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。
（３）願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であること
　ア　訂正事項Ａ
　訂正事項Ａは、明細書の段落００２２、００２８、００４５、００４６の
「【００２２】
　増幅トランジスタＡＭＩは、ソース／ドレイン領域としての増幅活性領域Ａａと、ゲート電極としての増幅ゲート電極Ａｇとを有する電界効果トランジスタの一種である。同様に、リセットトランジスタＲＳＴは、ソース／ドレイン領域としてのリセット活性領域Ｒａと、ゲート電極としてのリセットゲート電極Ｒｇとを有し、（後略）」
「【００２８】
（前略）そして上記の２つのフローティング拡散領域ＦＤのそれぞれと、これらの間の増幅トランジスタＡＭＩのたとえば増幅ゲート電極Ａｇと、リセットトランジスタＲＳＴのリセット活性領域Ｒａとが、たとえばコンタクトＣＴを介在して図の左右方向に一直線状に延びる配線Ｍ１に電気的に接続される。（後略）」
「【００４５】
　上記の各種トランジスタを覆うように層間絶縁膜ＩＩ１が形成され、層間絶縁膜ＩＩ１を覆うように層間絶縁膜ＩＩ２が、層間絶縁膜ＩＩ２を覆うように層間絶縁膜ＩＩ３が、層間絶縁膜ＩＩ３を覆うように層間絶縁膜ＩＩ４が形成されている。（後略）」
「【００４６】
　層間絶縁膜ＩＩ１の上面の一部に接するように配線Ｍ１が形成され、同様に層間絶縁膜ＩＩ２の上面の一部に接するように配線Ｍ２が、層間絶縁膜ＩＩ３の上面の一部に接するように配線Ｍ３が、それぞれ形成されている。（後略）」
の記載に基づくものであり、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正である。
　よって、訂正事項Ａは、特許法第１２０条の５第９項で準用する特許法第１２６条第５項の規定に適合するものである。
　イ　訂正事項Ｂ
　訂正事項Ｂは、明細書の段落００２８、００７９の
「【００２８】
リセットトランジスタＲＳＴは、平面視において２つのフローティング拡散領域ＦＤとこれらの間の増幅トランジスタＡＭＩとを結ぶ一直線の（図３および図４の右側の）延長線上に配置されている。言い換えればリセットトランジスタＲＳＴは２つのフローティング拡散領域ＦＤのそれぞれと、平面視において一直線上に並んでいる。そして上記の２つのフローティング拡散領域ＦＤのそれぞれと、これらの間の増幅トランジスタＡＭＩのたとえば増幅ゲート電極Ａｇと、リセットトランジスタＲＳＴのリセット活性領域Ｒａとが、たとえばコンタクトＣＴを介在して図の左右方向に一直線状に延びる配線Ｍ１に電気的に接続される。（後略）」
「【００７９】
　なお本実施の形態においては、増幅トランジスタＡＭＩの増幅ゲート電極Ａｇはたとえば図１６〜図１９における左右方向に延び、リセットトランジスタＲＳＴのリセットゲート電極Ｒｇはたとえば図１６〜図１９における上下方向に延びている。すなわち本実施の形態においては、増幅トランジスタＡＭＩの増幅ゲート電極Ａｇ（第１のゲート電極）とリセットトランジスタＲＳＴのリセットゲート電極Ｒｇ（第２のゲート電極）とは、平面視において互いに交差（たとえば直交）する方向に延びている。（後略）」
の記載に基づくものであり、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正である。
　よって、訂正事項Ｂは、特許法第１２０条の５第９項で準用する特許法第１２６条第５項の規定に適合するものである。
　ウ　訂正事項Ｃ〜Ｆ、Ｈ、Ｉ、Ｋ、Ｌ、Ｎ
　訂正事項Ｃ〜Ｆ、Ｈ、Ｉ、Ｋ、Ｌ、Ｎは、請求項を削除するものであるから、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正である。
　よって、訂正事項Ｃ〜Ｆ、Ｈ、Ｉ、Ｋ、Ｌ、Ｎは、特許法第１２０条の５第９項で準用する特許法第１２６条第５項の規定に適合するものである。
　エ　訂正事項Ｇ、Ｊ、Ｍ
　訂正事項Ｇ、Ｊ、Ｍは、明細書の段落００２２、００２８、００４５、００４６の記載に基づくものであり、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正である。
　よって、訂正事項Ｇ、Ｊ、Ｍは、特許法第１２０条の５第９項で準用する特許法第１２６条第５項の規定に適合するものである。
（４）実質上特許請求の範囲を拡張し、又は変更する訂正ではないこと
　ア　訂正事項Ａ
　訂正事項Ａは、上記（２）アに示したように、特許請求の範囲の減縮を目的とする訂正であり、発明のカテゴリーや発明の対象、目的を変更するものではないから、実質上特許請求の範囲を拡張し、又は変更する訂正でなく、特許法第１２０条の５第９項で準用する特許法第１２６条第６項の規定に適合するものである。
　イ　訂正事項Ｂ
　訂正事項Ｂは、上記（２）イに示したように、特許請求の範囲の減縮を目的とする訂正であり、発明のカテゴリーや発明の対象、目的を変更するものではないから、実質上特許請求の範囲を拡張し、又は変更する訂正でなく、特許法第１２０条の５第９項で準用する特許法第１２６条第６項の規定に適合するものである。
　ウ　訂正事項Ｃ〜Ｆ、Ｈ、Ｉ、Ｋ、Ｌ、Ｎ
　訂正事項Ｃ〜Ｆ、Ｈ、Ｉ、Ｋ、Ｌ、Ｎは、請求項を削除するものであり、発明のカテゴリーや発明の対象、目的を変更するものではないから、実質上特許請求の範囲を拡張し、又は変更する訂正でなく、特許法第１２０条の５第９項で準用する特許法第１２６条第６項の規定に適合するものである。
　エ　訂正事項Ｇ、Ｊ、Ｍ
　訂正事項Ｇ、Ｊ、Ｍは、上記（２）キ、コ、スに示したように、独立形式請求項へ改めるための訂正を行い、特許請求の範囲の減縮を目的とする訂正であり、発明のカテゴリーや発明の対象、目的を変更するものではないから、実質上特許請求の範囲を拡張し、又は変更する訂正でなく、特許法第１２０条の５第９項で準用する特許法第１２６条第６項の規定に適合するものである。
（５）独立特許要件について 
　訂正前の請求項１〜２０は、本件特許異議申立事件において特許異議の申立てがされている請求項であるから、訂正事項Ａ〜Ｎについては、特許法第１２０条の５第９項で準用する特許法第１２６条第７項に基づき、独立特許要件は課されない。
　４　むすび 
　以上のとおり、本件訂正請求は、特許法第１２０条の５第２項ただし書第１号及び第４号に掲げる事項を目的としており、かつ、同条第４項、及び第９項で準用する同法第１２６条第５項及び第６項の規定に適合している。
　したがって、訂正後の請求項〔１〜８、１０〜１３、１５〜１８、２０〕、９、１４、１９についての訂正を認める。
第３　本件訂正発明
　令和２年３月１２日の本件訂正請求により訂正された本件特許請求の範囲の請求項１〜２０に係る発明（以下、項番にしたがい「本件訂正発明１」〜「本件訂正発明２０」といい、これらを総称して「本件訂正発明」という。）は、訂正請求書に添付された訂正特許請求の範囲に記載された以下のとおりのものである。
　なお、説明のために、本件訂正発明１、９、１４、１９については、（Ａ）〜（Ｖ）の記号を当審において付与した。以下、「構成Ａ」〜「構成Ｖ」と称する。
（本件訂正発明） 
【請求項１】（本件訂正発明１）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｃ）前記半導体基板に形成された活性領域と、
（Ｄ）前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜と、
（Ｉ）前記層間絶縁膜の上面に接する配線と、を備え、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ）前記第２のトランジスタは第２のゲート電極およびソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されており、 
（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
（Ｐ）前記第２のゲート電極は、前記第１のゲート電極が延在する方向と交差する方向に延在し、
（Ｑ）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは一直線上に延びる前記配線を介して接続される、
（Ａ）半導体装置。
【請求項２】（本件訂正発明２）
（削除）
【請求項３】（本件訂正発明３）
　前記第１のトランジスタは、前記複数の画素領域のうち前記第１のトランジスタが配置される第１の画素領域の前記活性領域と、前記第１の画素領域の前記活性領域から見て前記第１の画素領域の前記一方および他方の浮遊容量領域側に隣り合う第２の画素領域の前記活性領域との間に配置される、請求項１に記載の半導体装置。
【請求項４】（本件訂正発明４）
　前記一方および他方の浮遊容量領域は、前記第１の画素領域と前記第２の画素領域とにより共用される、請求項３に記載の半導体装置。
【請求項５】（本件訂正発明５）
　前記第１のトランジスタは、前記２つの転送トランジスタからの電気信号を増幅する増幅トランジスタであり、
　単一の前記増幅トランジスタが、前記２つの転送トランジスタにより共用される、請求項１に記載の半導体装置。
【請求項６】（本件訂正発明６）
（削除）
【請求項７】（本件訂正発明７）
（削除）
【請求項８】（本件訂正発明８）
（削除）
【請求項９】（本件訂正発明９）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｃ）前記半導体基板に形成された活性領域と、
（Ｄ）前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜と、
（Ｉ）前記層間絶縁膜の上面に接する配線と、を備え、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ１）前記第２のトランジスタはソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されており、 
（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
（Ｑ１）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され、
（Ｒ）前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
（Ｓ）２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、
（Ａ）半導体装置。
【請求項１０】（本件訂正発明１０）
（削除）
【請求項１１】（本件訂正発明１１）
　前記２つの転送トランジスタのそれぞれは転送ゲート電極を有し、
　前記第１のトランジスタは、前記画素領域内において、２つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置される、請求項１に記載の半導体装置。
【請求項１２】（本件訂正発明１２）
　前記第１のトランジスタは、前記２つの転送トランジスタからの電気信号を増幅する増幅トランジスタであり、
　単一の前記増幅トランジスタが、前記２つの転送トランジスタにより共用される、請求項１１に記載の半導体装置。
【請求項１３】（本件訂正発明１３）
（削除）
【請求項１４】（本件訂正発明１４）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｃ）前記半導体基板に形成された活性領域と、
（Ｄ）前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜と、
（Ｉ）前記層間絶縁膜の上面に接する配線と、を備え、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ１）前記第２のトランジスタはソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されており、 
（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
（Ｑ１）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され、
（Ｔ）前記２つの転送トランジスタのそれぞれは転送ゲート電極を有し、
（Ｕ）前記第１のトランジスタは、前記画素領域内において、２つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置され、
（Ｒ）前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
（Ｓ）２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、
（Ａ）半導体装置。
【請求項１５】（本件訂正発明１５）
（削除）
【請求項１６】（本件訂正発明１６）
　前記第１のトランジスタは、前記画素領域内において、２つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置される、請求項１に記載の半導体装置。
【請求項１７】（本件訂正発明１７）
　前記第１のトランジスタは、前記２つの転送トランジスタからの電気信号を増幅する増幅トランジスタであり、
　単一の前記増幅トランジスタが、前記２つの転送トランジスタにより共用される、請求項１６に記載の半導体装置。
【請求項１８】（本件訂正発明１８）
（削除）
【請求項１９】（本件訂正発明１９）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｃ）前記半導体基板に形成された活性領域と、
（Ｄ）前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜と、
（Ｉ）前記層間絶縁膜の上面に接する配線と、を備え、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ１）前記第２のトランジスタはソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されており、 
（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
（Ｑ１）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され、
（Ｖ）前記第１のトランジスタは、前記画素領域内において、２つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置され
（Ｒ）前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
（Ｓ）２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、
（Ａ）半導体装置。
【請求項２０】（本件訂正発明２０）
（削除）
第４　取消理由通知（決定の予告）に記載した取消理由について
　１　取消理由の要旨
　令和１年９月２５日の手続補正により補正された令和１年８月２日の訂正請求（以下、「第１訂正」という。）により訂正された特許請求の範囲の請求項１〜２０に係る発明（以下、それぞれの発明を「本件第１訂正発明１」、「本件第１訂正発明２」などという。）に対して、当審が令和２年１月６日付けで特許権者に通知した取消理由の要旨は、次のとおりである。
　　　
（１）本件第１訂正発明１、３、５、１１、１２、１６、１７は、甲第１号証に記載された発明、甲第１５号証に記載された技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
（２）本件第１訂正発明４は、甲第１号証に記載された発明、甲第１５号証に記載された技術、甲第６号証に記載された技術、甲第８号証に記載された技術、甲第１２号証に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
（３）本件第１訂正発明１、３、５、１１、１２、１６、１７は、甲第２号証に記載された発明、甲第１号証に記載された発明、甲第１５号証に記載された技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
（４）本件第１訂正発明４は、甲第２号証に記載された発明、甲第１号証に記載された発明、甲第１５号証に記載された技術、甲第６号証に記載された技術、甲第８号証に記載された技術、甲第１２号証に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。　　
（５）本件第１訂正発明１、３、４、５、１０、１１、１２、１５、１６、１７、２０は、甲第１２号証に記載された発明、甲第１号証に記載された発明、甲第１５号証に記載された技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
甲第１号証：特開２０１２−１８２４２６号公報
甲第２号証：特開２００８−２７０２９９号公報
甲第６号証：特開平１１−１２６８９５号公報
甲第８号証：特開２０００−２３２２１６号公報
甲第１２号証：特表２００９−５０６５４８号公報
甲第１５号証：特開２０１２−１９１１１６号公報
　２　当審の判断
（１）各甲号証について
　ア　甲第１号証（特開２０１２−１８２４２６号公報）
（ア）甲第１号証に記載された事項 
　甲第１号証には、「固体撮像装置、固体撮像装置を用いた撮像システム及び固体撮像装置の製造方法」に関し、図面とともに以下の事項が記載されている。 
　なお、説明のために、下線を当審において付与した。
 
「【００１２】
　また、固体撮像装置は、
半導体基板に配された複数の光電変換部
「【００１４】
　また、開口とは、複数の層間絶縁膜を貫通する場合あるいは貫通しない場合（凹部）のいずれの場合も含み、孔とも言える。開口を用いる構成として、実施例では導波路の構成を説明するが、限定されない。また、
本発明は半導体装置一般に適用可能である。
「【００１６】
　図１は、本実施例の固体撮像装置の画素セルの回路図である。
画素セル１００は、４つのフォトダイオード（以下ＰＤとする）１０１〜１０４と、４つの転送トランジスタ１０５〜１０８と、１つのリセットトランジスタ１１０と、１つの増幅トランジスタ１１２とを有する。そして、フローティングディフュージョンノード（以下ＦＤノードとする）１０９を有する。
「【００１９】
　図１０は、固体撮像装置及び撮像システムの概略構成を示す図である。図１０において、固体撮像装置１００１は、画素部１０１１と、垂直走査回路１０１２と、２つの読み出し回路１０１３と、２つの水平走査回路１０１４と、２つの出力アンプ１０１５を備えている。
画素部１０１１以外の領域を周辺回路部１０１６と称する。
【００２０】
　図１０において、画素部１０１１には、図１に示した
複数の画素セルが２次元状に配列されて構成される。
各画素セルは、複数の画素を含んで構成される。
【００２１】
　次に、図２を用いて、図１に対応した平面レイアウトを説明する。図２は、平面レイアウトを説明する模式図であり、半導体基板の主面に任意の構成の外縁を投影した図である。図２において、第１〜第４のＰＤ２０１〜２０４が配置されている。ここでは、簡単のためにＰＤの一部である電荷蓄積領域（Ｎ型半導体領域）の部分を示している。
第１〜第４のＰＤ２０１〜２０４に対応して第１〜第４の転送トランジスタのゲート電極２０５〜２０８が配置されている。そして、第１の転送トランジスタのドレインと第２の転送トランジスタのドレインは共通の領域からなり、第１のフローティングディフュージョン領域２０９（以下、第１のＦＤ領域）である。第３の転送トランジスタのドレインと第４の転送トランジスタのドレインは共通の領域からなり、第２のフローティングディフュージョン領域２１０（以下、第２のＦＤ領域）である。この第１のＦＤ領域２０９と第２のＦＤ領域２１０と増幅トランジスタのゲート電極２１２とを接続配線２１３が接続している。増幅トランジスタのゲート電極２１２と接続配線２１３とは一体となっている。第１のＦＤ領域２０９と接続配線２１３とをシェアードコンタクト２１４が接続し、第２のＦＤ領域２１０と接続配線２１３とはシェアードコンタクト２１５とで接続されている。シェアードコンタクトとは、
配線層を介することなく接続するコンタクトのことである。
第２のＦＤ領域２１０がリセットトランジスタのソースあるいはドレインと共通の領域となっている。２１１はリセットトランジスタのゲート電極である。
【００２２】
　ここで、図２において、
ＰＤとトランジスタのソース・ドレイン及びチャネルとなる領域とが形成された領域は活性領域であり、
活性領域のＰＤとＰＤの間
には、半導体領域である信号電荷に対するポテンシャルバリア２１６が配置されている。
「【００２９】
　そして、図３（ａ）において、
画素部１０１１と周辺回路部１０１６に渡って
絶縁膜３０７
　【００３０】
　図３（ｂ）において、
画素部１０１１と周辺回路部１０１６に形成されている絶縁膜３０７
　【００３１】
　次に、図３（ｃ）において、図３（ｂ）の構成上に、
複数の層間絶縁膜３１９と、
第１の配線層３２１と、
第２の配線層３２２とを形成する。
（イ）甲第１号証に記載された発明 
　上記甲第１号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第１号証に記載された発明を認定する。
　ａ　段落００１４の記載から、甲第１号証には、半導体装置が記載され、段落００１２の記載から、甲第１号証の半導体装置は、半導体基板に複数の光電変換部が配され、段落００２０の記載から、複数の画素を含んで構成される複数の画素セル１００が２次元状に配列されて構成されていることから、甲第１号証には、半導体基板に複数の画素セル１００が２次元状に配されている半導体装置が記載されている。
　ｂ　段落００１６、００２２の記載から、甲第１号証には、複数の画素セル１００のそれぞれは、４つのフォトダイオード（ＰＤ）と、４つの転送トランジスタと、１つのリセットトランジスタと、１つの増幅トランジスタと、フローティングディフュージョンノード（ＦＤノード）とを有し、ＰＤとトランジスタのソース・ドレイン及びチャネルとなる領域が形成された活性領域を含むことが記載されている。
　また、段落００２１の記載から、甲第１号証のリセットトランジスタは、ゲート電極を有している。
　ｃ　段落００２２の記載、図２の記載から、甲第１号証には、第２のＰＤ２０２と第３のＰＤ２０３の間は、ポテンシャルバリア２１６が配置されていることが記載されている。
　ここで、図３の記載から、ポテンシャルバリア２１６は、シリコンからなる半導体基板とその上の層であるＰ型半導体領域３１５までは達していない構成であることが見て取れる。
　ｄ　段落００２１の記載、図２の記載から、甲第１号証には、第２のＰＤ２０２と第３のＰＤ２０３とに対応して、第２の転送トランジスタのゲート電極２０６と第３の転送トランジスタのゲート電極２０７とが配置され、第２の転送トランジスタのドレインは第１のフローティングディフュージョン領域２０９（第１のＦＤ領域）、第３の転送トランジスタのドレインは第２のフローティングディフュージョン領域２１０（第２のＦＤ領域）からなり、第１のＦＤ領域２０９と第２のＦＤ領域２１０と増幅トランジスタのゲート電極２１２とを接続配線２１３が接続し、ここで、増幅トランジスタのゲート電極２１２と接続配線２１３とは一体となっており、第１のＦＤ領域２０９と接続配線２１３とは配線層を介することなく接続するシェアードコンタクト２１４が接続し、第２のＦＤ領域２１０と接続配線２１３とは配線層を介することなく接続するシェアードコンタクト２１５が接続しており、第２のＦＤ領域２１０がリセットトランジスタのソースあるいはドレインと共通の領域になっていることが記載されている。
　ｅ　段落００２９〜００３１の記載から、甲第１号証には、画素部１０１１と周辺回路部１０１６の上に、複数の層間絶縁膜と配線層が形成されることが記載され、図３より、層間絶縁膜と配線が交互に形成されているといえる。
　また、段落００１９より、画素部１０１１以外の領域を周辺回路部１０１６と称していることから、増幅トランジスタ及びリセットトランジスタは、周辺回路部１０１６に含まれるものといえ、周辺回路部１０１６の上、すなわち、増幅トランジスタ及びリセットトランジスタの上に複数の層間絶縁膜と配線層が形成されることといえる。
　ｆ　図２の記載から、増幅トランジスタのゲート電極２１２は、第１のＦＤ領域２０９と第２のＦＤ領域２１０との並ぶ方向に関して第１のＦＤ領域２０９と第２のＦＤ領域２１０との間に配置され、第１のＦＤ領域２０９及び第２のＦＤ領域２１０のそれぞれと、増幅トランジスタのゲート電極２１２とリセットトランジスタは平面視において第１のＦＤ領域２０９及び第２のＦＤ領域２１０との並ぶ方向に関して一直線上に並ぶこと、増幅トランジスタのゲート電極２１２の延在する方向とリセットトランジスタのゲート電極２１１の延在する方向が平行であることが見て取れる。
　ｇ　上記ａ〜ｆより、甲第１号証には、次の発明（以下、「甲１発明」という。）が記載されていると認められる。なお、説明のために（１ａ）〜（１ｉ）の記号を当審において付与した。以下、構成１ａ〜構成１ｉと称する。
（甲１発明） 
（１ａ）半導体基板に複数の画素セル１００が２次元状に配されている半導体装置であり、
（１ｂ）複数の画素セル１００のそれぞれは、
（１ｃ）４つのフォトダイオード（ＰＤ）と、４つの転送トランジスタと、ゲート電極を有している１つのリセットトランジスタと、１つの増幅トランジスタと、フローティングディフュージョンノード（ＦＤノード）とを有し、ＰＤとトランジスタのソース・ドレイン及びチャネルとなる領域が形成された活性領域を含み、
（１ｄ）第２のＰＤ２０２と第３のＰＤ２０３の間は、ポテンシャルバリア２１６が配置され、ポテンシャルバリア２１６は、シリコンからなる半導体基板とその上の層であるＰ型半導体領域３１５までは達していないものであり、
（１ｅ）第２のＰＤ２０２と第３のＰＤ２０３とに対応して、第２の転送トランジスタのゲート電極２０６と第３の転送トランジスタのゲート電極２０７とが配置され、第２の転送トランジスタのドレインは第１のフローティングディフュージョン領域２０９（第１のＦＤ領域）、第３の転送トランジスタのドレインは第２のフローティングディフュージョン領域２１０（第２のＦＤ領域）からなり、第１のＦＤ領域２０９と第２のＦＤ領域２１０と増幅トランジスタのゲート電極２１２とを接続配線２１３が接続し、ここで、増幅トランジスタのゲート電極２１２と接続配線２１３とは一体となっており、第１のＦＤ領域２０９と接続配線２１３とは配線層を介することなく接続するシェアードコンタクト２１４が接続し、第２のＦＤ領域２１０と接続配線２１３とは配線層を介することなく接続するシェアードコンタクト２１５が接続しており、第２のＦＤ領域２１０がリセットトランジスタのソースあるいはドレインと共通の領域になっており、
（１ｆ）増幅トランジスタ及びリセットトランジスタの上に複数の層間絶縁膜と配線層が形成され、層間絶縁膜と配線が交互に形成されており、
（１ｇ）増幅トランジスタのゲート電極２１２は、第１のＦＤ領域２０９と第２のＦＤ領域２１０との並ぶ方向に関して第１のＦＤ領域２０９と第２のＦＤ領域２１０との間に配置され、
（１ｈ）第１のＦＤ領域２０９及び第２のＦＤ領域２１０のそれぞれと、増幅トランジスタのゲート電極２１２とリセットトランジスタは平面視において第１のＦＤ領域２０９及び第２のＦＤ領域２１０との並ぶ方向に関して一直線上に並び、
（１ｉ）増幅トランジスタのゲート電極２１２の延在する方向とリセットトランジスタのゲート電極２１１の延在する方向が平行である
（１ａ）半導体装置。
　イ　甲第２号証（特開２００８−２７０２９９号公報）
（ア）甲第２号証に記載された事項 
　甲第２号証には、「光電変換装置及び撮像装置」に関し、図面とともに以下の事項が記載されている。 
　なお、説明のために、下線を当審において付与した。
「【０００１】
　
本発明は、
撮像装置に関する。
「【０００９】
　画素アレイ部１１は、
複数の単位セルが半導体基板１８のウェル（後述のＰウェル６２に相当）に２次元状に配列されて構成されうる。
「【００１３】
　図２は、１つの単位セルの構成例を示す回路図である。
各単位セル２０は、回路要素として、
複数の光電変換素子２１ａ〜２１ｄ、複数の転送トランジスタ２２ａ〜２２ｄ、１つのフローティングディフュージョン（以下、ＦＤ）２５、１つの増幅トランジスタ２３及び１つのリセットトランジスタ２４を含む。
「【００１６】
　転送トランジスタ２２ａ〜２２ｄは、複数の光電変換素子２１ａ〜２１ｄと１つの増幅トランジスタ２３のゲート電極との間に配置されている。転送制御信号線３０ａ〜３０ｄの電位がハイレベルになると、光電変換素子２１ａ〜２１ｄ内に蓄積された電荷をＦＤ２５に転送する。
ＦＤ２５は、複数の光電変換素子２１ａ〜２１ｂから選択される１つの光電変換素子からそれに対応する転送トランジスタを介して転送される信号電荷を蓄積する。
【００１７】
　
増幅トランジスタ２３は、ゲートがＦＤ２５に接続され、ドレインが電源線３２に接続され、ソースが信号出力線３３に接続されていて、ＦＤ２５に蓄積された信号電荷に基づいて信号出力線３３に信号を出力する。
【００１８】
　
リセットトランジスタ２４は、ソースがＦＤ２５及び増幅トランジスタ２３のゲートに接続され、
【００１９】
　この実施形態では、
複数の転送トランジスタ２２ａ〜２２ｄのそれぞれのドレインが相互に接続されて１つのＦＤ２５が形成されている。
複数の光電変換素子２１によって増幅トランジスタ２３が共有化されている。
「【００２４】
　図３は、図２に示す単位セルの構造の一例を示す平面パターン図（レイアウト図）である。図３において、
ゲート電極４１ａ〜４１ｄは、それぞれ、光電変換素子２１ａ〜２１ｄの光電変換領域（活性領域）４２ａ〜４２ｄとＦＤ４３ａ〜４３ｄとの間に配置されて、転送トランジスタ２２ａ〜２２ｄのゲート電極を形成している。ＦＤ４３ａ〜４３ｄは、それぞれ、転送トランジスタ２２ａ〜２２ｄのドレイン領域である。ゲート電極４６、ソース領域４７及びドレイン領域４５ｂは、増幅トランジスタ２３を構成している。ゲート電極４４、ソース領域４３ｅ及びドレイン領域４５ａは、リセットトランジスタ２４を構成している。」
「【００２６】
　
ＦＤ４３ａ〜４３ｄ、増幅トランジスタ２３のゲート電極４６及びリセットトランジスタ２４のソース領域４３ｅは、コンタクト部５０ａ〜５０ｄ、５１ａ、５１ｂ及び５０ｅ及び導電線（不図示）を介して電気的に接続され、
「【００４３】
　この実施形態では、複数の光電変換素子は、少なくとも第１光電変換領域４２ｂ（第１光電変換素子２１ｂ）及び第２光電変換領域４２ｃ（第２光電変換素子２１ｃ）を含む。そして、各単位セル２０の領域内において、
第１光電変換領域４２ｂ及び第２光電変換領域４２ｃが同一の活性領域（図５のおいて、２つの素子分離領域６６の間の領域）に配置されている。
（イ）甲第２号証に記載された発明 
　上記甲第２号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第２号証に記載された発明を認定する。
　ａ　段落０００１の記載から、甲第２号証には、撮像装置が記載され、段落０００９の記載から、甲第２号証の撮像装置は、半導体基板１８のウエルに複数の単位セル２０が２次元状に配列されていることから、甲第２号証には、半導体基板１８のウエルに複数の単位セル２０が２次元状に配列されている撮像装置が記載されている。
　ｂ　段落００１３の記載から、甲第２号証の各単位セル２０は、回路要素として、複数の光電変換素子２１ａ〜２１ｄ、複数の転送トランジスタ２２ａ〜２２ｄ、１つのフローティングディフュージョン（以下、ＦＤ）２５、１つの増幅トランジスタ２３及び１つのリセットトランジスタ２４を含み、段落００２４の記載から、光電変換素子の光電変換領域は活性領域であることが記載されている。
　
　ｃ　図５、図６の記載から、第１光電変換領域４２ｂ及び第２光電変換領域４２ｃは、互いに間隔をあけて配置されていることが見て取れる。
　ｄ　段落００１６、００２４の記載から、甲第２号証には、光電変換素子２１ａ〜２１ｄの光電変換領域（活性領域）４２ａ〜４２ｄとＦＤ４３ａ〜４３ｄとの間に転送トランジスタ２２ａ〜２２ｄのゲート電極を形成し、ＦＤ４３ａ〜４３ｄは、それぞれ、転送トランジスタ２２ａ〜２２ｄのドレイン領域であり、複数の光電変換素子２１ａ〜２１ｂから選択される１つの光電変換素子からそれに対応する転送トランジスタを介して転送される信号電荷を蓄積するものであることが記載されている。
　ｅ　段落００１７、００２４の記載から、甲第２号証には、ゲート電極４６、ソース領域４７及びドレイン領域４５ｂを構成し、ゲートがＦＤ２５に接続され、ドレインが電源線３２に接続され、ソースが信号出力線３３に接続されていて、ＦＤ２５に蓄積された信号電荷に基づいて信号出力線３３に信号を出力する増幅トランジスタが記載されている。
　ｆ　段落００１８、００２４の記載から、甲第２号証のゲート電極４４、ソース領域４３ｅ及びドレイン領域４５ａを構成するリセットトランジスタ２４は、ソースがＦＤ２５及び増幅トランジスタ２３のゲートに接続されていることが記載されている。
　ｇ　図５、図６の記載から、増幅トランジスタは、単位セル２０内において、ＦＤ４３ｂ及びＦＤ４３ｃの並ぶ方向に関して、ＦＤ４３ｂとＦＤ４３ｃとの間に配置されていることが見て取れる。
　ｈ　段落００４３の記載から、甲第２号証の第１光電変換領域４２ｂ及び第２光電変換領域４２ｃは、同一の活性領域に配置されている。
　ｉ　図５、図６の記載から、ＦＤ４３ｂ及びＦＤ４３ｃのそれぞれと、増幅トランジスタのゲート電極４６とリセットトランジスタのソース領域４３ｅ及びドレイン領域４５ａは平面視においてＦＤ４３ｂ及びＦＤ４３ｃとの並ぶ方向に関して一直線上に並ぶことが見て取れる。
　ｊ　図５の記載から、増幅トランジスタのゲート電極４６は、凸を左に９０度回転した形状であり、リセットトランジスタのゲート電極４４は横長の長方形状であることが見て取れる。
　ｋ　段落００２６の記載から、甲第２号証には、ＦＤ４３ａ〜４３ｄ、増幅トランジスタ２３のゲート電極４６及びリセットトランジスタ２４のソース領域４３ｅは、コンタクト部５０ａ〜５０ｄ、５１ａ、５１ｂ及び５０ｅ及び導電線を介して電気的に接続されていることが記載されている。
　ｌ　上記ａ〜ｋより、甲第２号証には、次の発明（以下、「甲２発明」という。）が記載されていると認められる。
　なお、説明のために（２ａ）〜（２ｌ）の記号を当審において付与した。以下、構成２ａ〜構成２ｌと称する。
  
（甲２発明）
（２ａ）半導体基板１８のウエルに複数の単位セル２０が２次元状に配列されている撮像装置であり、
（２ｂ）各単位セル２０は、
（２ｃ）回路要素として、複数の光電変換素子２１ａ〜２１ｄ、複数の転送トランジスタ２２ａ〜２２ｄ、１つのフローティングディフュージョン（以下、ＦＤ）２５、１つの増幅トランジスタ２３及び１つのリセットトランジスタ２４を含み、光電変換素子の光電変換領域は活性領域であり、
（２ｄ）第１光電変換領域４２ｂ及び第２光電変換領域４２ｃは、互いに間隔をあけて配置され、
（２ｅ）光電変換素子２１ａ〜２１ｄの光電変換領域（活性領域）４２ａ〜４２ｄとＦＤ４３ａ〜４３ｄとの間に転送トランジスタ２２ａ〜２２ｄのゲート電極を形成し、ＦＤ４３ａ〜４３ｄは、それぞれ、転送トランジスタ２２ａ〜２２ｄのドレイン領域であり、複数の光電変換素子２１ａ〜２１ｂから選択される１つの光電変換素子からそれに対応する転送トランジスタを介して転送される信号電荷を蓄積するものであり、
（２ｆ）ゲート電極４６、ソース領域４７及びドレイン領域４５ｂを構成し、ゲートがＦＤ２５に接続され、ドレインが電源線３２に接続され、ソースが信号出力線３３に接続されていて、ＦＤ２５に蓄積された信号電荷に基づいて信号出力線３３に信号を出力する増幅トランジスタを有し、
（２ｇ）ゲート電極４４、ソース領域４３ｅ及びドレイン領域４５ａを構成するリセットトランジスタ２４は、ソースがＦＤ２５及び増幅トランジスタ２３のゲートに接続され、
（２ｈ）増幅トランジスタは、単位セル２０内において、ＦＤ４３ｂ及びＦＤ４３ｃの並ぶ方向に関して、ＦＤ４３ｂとＦＤ４３ｃとの間に配置され、
（２ｉ）第１光電変換領域４２ｂ及び第２光電変換領域４２ｃは、同一の活性領域に配置され、
（２ｊ）ＦＤ４３ｂ及びＦＤ４３ｃのそれぞれと、増幅トランジスタのゲート電極４６とリセットトランジスタのソース領域４３ｅ及びドレイン領域４５ａは平面視においてＦＤ４３ｂ及びＦＤ４３ｃとの並ぶ方向に関して一直線上に並び、
（２ｋ）増幅トランジスタのゲート電極４６は、凸を左に９０度回転した形状であり、リセットトランジスタのゲート電極４４は紙面における横長の長方形状であり、
（２ｌ）ＦＤ４３ａ〜４３ｄ、増幅トランジスタ２３のゲート電極４６及びリセットトランジスタ２４のソース領域４３ｅは、コンタクト部５０ａ〜５０ｄ、５１ａ、５１ｂ及び５０ｅ及び導電線を介して電気的に接続される
（２ａ）撮像装置。
　ウ　甲第１２号証（特表２００９−５０６５４８号公報）
（ア）甲第１２号証に記載された事項 
　甲第１２号証には、「撮像素子画素用のイオン注入された分離領域」に関し、図面とともに以下の事項が記載されている。 
　なお、説明のために、下線を当審において付与した。 
「【０００５】
　図１で示されているような従来のＣＭＯＳイメージでは、画素１００の半分以下が光を電荷担体に変換するための光センサーとして使用されることを意味する、約５０％もしくはそれ以下のフィルファクターを一般的に得る。図１で示されているように、セル１００のほんの小さな部分が感光素子（すなわち、光センサー１２０）を含んでいる。残りの画素セル１００は、基板１０１内のシャロートレンチ分離（ＳＴＩ）領域もしくはシリコン上の局所的酸化（ＬＯＣＯＳ）領域として示されている分離領域１０２（図２）と、転送トランジスタ１０６のトランジスタゲート１０６’に接続された浮遊拡散領域１１０と、それぞれゲート１０７’、１０８’、および１０９’を有するリセットトランジスタ１０７、ソースフォロワトランジスタ１０８、および
行選択トランジスタ１０９用のソース／ドレイン領域１１５とを含んでいる。
「【０００９】
　本発明は、様々な例示的実施形態として、
画素セルアレイ
画素セルアレイ構造
「【００１３】
　本明細書で用いられている用語「ウェハ」および
「基板」は、
半導体、および他の半導体構造を含む
「【００１６】
　ここで図面に立ち返ると、ここでは同様な番号は同様な構成要素を示しており、図３は、本発明に従って構成された、分離領域２２２によって分離されている光センサー３０３、３０４を有する２つの隣接している
画素セル３０１、３０２
ｐ型エピタキシャル層３００
分離領域２２２は、エピタキシャル層３００の最上面から始まり、隣接している電荷蓄積領域３１３、３１４よりもより深いエピタキシャル層３００中の深さで終わっている。
「【００１８】
　
各画素セル３０１、３０２は、
光センサー３０３、３０４を有している。
転送トランジスタ３１５、３１６によってそれぞれ関連づけられている浮遊拡散領域３０９、３１０へ転送される。
「【００２２】
　図４は、本発明の第二の例示的実施形態に従って構成された画素アレイ１９８の一部分の平面図を示している。図４で示されているように、各２つの隣接している
画素セル２０１、２０２は、それぞれ、それに関係づけられた光センサー２０３、２０４を有している。光センサー２０３、２０４のアクティブ領域
「【００２５】
　図４の実施形態において、各画素セル２０１、２０２は、各対となっている転送トランジスタのトランジスタゲート２１５、２１６を有しており、好ましくは、画素セル２１１、２１２のフィルファクターを向上させるために、トランジスタゲートの少なくとも一つの縁部（エッジ）２２９を光センサー２０３、２０４に対して傾けて（角度を付けて）いる。光センサー２０３、２０４の角に位置している
転送トランジスタは、
光電荷を、
浮遊拡散領域２１０に転送する。
「【００３０】
　各画素セルは、
光センサー６０１、６０２、６０３、６０４からの電荷を転送するための、関連づけられている転送トランジスタゲート６０５、６０６、６０７、６０８を有している。
第一の浮遊拡散領域６１０を共有している光センサー６０１および６０２を有する２つの行方向に隣接した画素、ならびに、第二の浮遊拡散領域６２０を共有している２つの行方向に隣接した光センサーおよび６０３、６０４を有している。
【００３１】
　
２つの浮遊拡散領域６１０、６２０が、画素アレイ５５０の表面上に形成されている第一の金属化層を介して、互いに電気的に接続され、かつ、関連づけられているコンデンサー５１８の一方の電極およびソースフォロワトランジスタ５１４と電気的に接続されている。
各コンデンサー５１８は、他の側で、第二の金属化層を介してソース／ドレイン領域５１３において
接続されている。
【００３２】
　浮遊拡散領域６１０、６２０およびそれに関連づけられたコンデンサー５１８の両方の電荷をリセットするために、
ゲート５１２を有する一つのリセットトランジスタを使用している。リセットゲート５１２の一方の側には、電源電圧Ｖaa-pixを受けることが可能であるソース／ドレイン領域５１３がある。
ゲート５１４を有しているソースフォロワトランジスタと、ゲート５１６を有している行選択トランジスタとを含んでいる共通の読み出し回路を共有している。
【図１】
【図３】
【図４】
【図６】
（イ）甲第１２号証に記載された発明 
　上記甲第１２号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第１２号証に記載された発明を認定する。
　ａ　段落００１３の記載から、甲第１２号証の基板は、半導体基板であり、段落００１６の記載から、基板上に複数の画素セルがあり、段落０００９の記載、図６の記載から、画素セルはアレイ状に並んでいる。
　すなわち、甲第１２号証には、半導体基板に、複数の画素セルがアレイ状に並んでいる撮像装置が記載されている。
　ｂ　段落００１８の記載から、各画素セル３０１、３０２は、光センサー３０３、３０４を有し、転送トランジスタ３１５、３１６、浮遊拡散領域３０９、３１０を有している。
　ｃ　段落００２２の記載、図４の記載から、基板上の画素セル２０１、２０２に関係づけられた光センサー２０３、２０４はアクティブ領域を有しており、当該構成は、図６においても同様である。
　また、図６の記載から、２つの光センサー６０１、６０３は、互いに間隔をあけて配置されている。
　さらに、段落００１６の記載、図３の記載から、光センサー３０３、３０４を分離する分離領域２２２は、ｐ型エピタキシャル層３００の最上面から始まり、隣接している電荷蓄積領域３１３、３１４よりもより深いｐ型エピタキシャル層３００中の深さで終わっている。
　以上より、甲第１２号証の撮像装置は、アクティブ領域を有し、互いに間隔をあけて配置されている２つの光センサー６０１、６０３を備え、光センサー３０３、３０４を分離する分離領域２２２は、ｐ型エピタキシャル層３００の最上面から始まり、隣接している電荷蓄積領域３１３、３１４よりもより深いｐ型エピタキシャル層３００中の深さで終わっている。
　ｄ　段落００３０の記載、図６の記載から、甲第１２号証の撮像装置は、光センサー６０１、６０３からの電荷を転送するための関連づけられている転送トランジスタゲート６０５、６０７を有し、第一の浮遊拡散領域６１０、第二の浮遊拡散領域６２０を備えている。
　ここで、段落００２５に記載されているように、転送トランジスタは、光電荷を浮遊拡散領域に転送するものであり、段落００３０及び図６の実施形態についても同様のものである。
　ｅ　段落００３１、００３２の記載から、甲第１２号証の撮像装置は、２つの浮遊拡散領域６１０、６２０が、ゲート５１４を有しているソースフォロワトランジスタと電気的に接続されている。
　ｆ　段落００３２の記載から、甲第１２号証の撮像装置は、２つの浮遊拡散領域６１０、６２０の電荷をリセットするためのゲート５１２、ソース／ドレイン領域５１３を有するリセットトランジスタを備えている。
　ｇ　図６の記載から、２つの浮遊拡散領域６１０、６２０の並ぶ方向に関して、ソースフォロワトランジスタとリセットトランジスタは、２つの浮遊拡散領域６１０、６２０の間に配置されていることが見て取れる。
　ｈ　図６の記載から、２つの浮遊拡散領域６１０、６２０のそれぞれと、ゲート５１４を有しているソースフォロワトランジスタと、ソース／ドレイン領域５１３を有するリセットトランジスタと、ゲート５１６を有する行選択トランジスタは、平面視において、２つの浮遊拡散領域６１０、６２０の並ぶ方向に関して一直線上に並んでいることが見て取れる。また、段落００３２の記載から、ゲート５１４を有しているソースフォロワトランジスタと、ゲート５１６を有する行選択トランジスタは、共通の読み出し回路を共有するものである。さらに、段落０００５の記載から、行選択トランジスタは、ソース／ドレイン領域を含んでいる。
　ｉ　図６の記載から、ソースフォロワトランジスタのゲート５１４の延在する方向とリセットトランジスタのゲート５１２の延在する方向が平行であることが見て取れる。
　ｊ　段落００３１の記載から、２つの浮遊拡散領域６１０、６２０は、画素アレイの表面上に形成されている第一の金属化層を介して、コンデンサー５１８の電極、ソースフォロワトランジスタ５１４と電気的に接続され、コンデンサー５１８は、第二の金属化層を介して、ソース／ドレイン領域５１３において接続されている。
　ｋ　上記ａ〜ｊより、甲第１２号証には、次の発明（以下、「甲１２発明」という。）が記載されていると認められる。なお、説明のために（１２ａ）〜（１２ｊ）の記号を当審において付与した。以下、構成１２ａ〜構成１２ｊと称する。
（甲１２発明）
（１２ａ）半導体基板に、複数の画素セルがアレイ状に並んでいる撮像装置であり、
（１２ｂ）各画素セル３０１、３０２は、光センサー３０３、３０４を有し、転送トランジスタ３１５、３１６、浮遊拡散領域３０９、３１０を有し、
（１２ｃ）アクティブ領域を有し、互いに間隔をあけて配置されている２つの光センサー６０１、６０３を備え、光センサー３０３、３０４を分離する分離領域２２２は、ｐ型エピタキシャル層３００の最上面から始まり、隣接している電荷蓄積領域３１３、３１４よりもより深いｐ型エピタキシャル層３００中の深さで終わっており、
（１２ｄ）光センサー６０１、６０３からの電荷を転送するための関連づけられている転送トランジスタゲート６０５、６０７を有し、第一の浮遊拡散領域６１０、第二の浮遊拡散領域６２０を備え、転送トランジスタは、光電荷を浮遊拡散領域に転送するものであり、
（１２ｅ）２つの浮遊拡散領域６１０、６２０が、ゲート５１４を有しているソースフォロワトランジスタと電気的に接続され、
（１２ｆ）２つの浮遊拡散領域６１０、６２０の電荷をリセットするためのゲート５１２、ソース／ドレイン領域５１３を有するリセットトランジスタを備え、
（１２ｇ）２つの浮遊拡散領域６１０、６２０の並ぶ方向に関して、ソースフォロワトランジスタとリセットトランジスタは、２つの浮遊拡散領域６１０、６２０の間に配置され、
（１２ｈ）２つの浮遊拡散領域６１０、６２０のそれぞれと、ゲート５１４を有しているソースフォロワトランジスタと、ソース／ドレイン領域５１３を有するリセットトランジスタと、ソース／ドレイン領域を含み、ゲート５１６を有する行選択トランジスタは、平面視において、２つの浮遊拡散領域６１０、６２０の並ぶ方向に関して一直線上に並び、ゲート５１４を有しているソースフォロワトランジスタと、ゲート５１６を有する行選択トランジスタは、共通の読み出し回路を共有し、
（１２ｉ）ソースフォロワトランジスタのゲート５１４の延在する方向とリセットトランジスタのゲート５１２の延在する方向が平行であり、
（１２ｊ）２つの浮遊拡散領域６１０、６２０は、画素アレイの表面上に形成されている第一の金属化層を介して、コンデンサー５１８の電極、ソースフォロワトランジスタ５１４と電気的に接続され、コンデンサー５１８は、第二の金属化層を介して、ソース／ドレイン領域５１３において接続されている
（１２ａ）撮像装置。
　エ　甲第６号証（特開平１１−１２６８９５号公報）
（ア）甲第６号証に記載された事項
　甲第６号証には、「共有された増幅器読出しを有する能動画素画像センサ」に関し、図面とともに以下の事項が記載されている。
　なお、説明のために、下線を当審において付与した。
「【００１２】簡単に要約すれば、本発明の一つの態様によれば、本発明は
１連の行と列に配置された複数の画素を有する画像センサであって、その基板内に形成された少なくとも２行の近接した画素および少なくとも２列の近接した画素とを有する第１の導電型の半導体基板と、前記の近接した画素内に集積され前記の近接した画素間で共用される少なくとも１種類の電気的機能とを備えることを特徴とする画像センサである。
「【００１５】図５と関連して理解される図４を参照すれば、新しい画素アーキテクチャの一つの物理的態様を現す本発明の好適な実施形態を理解することができる。その他の特定の物理的態様も実現可能であり、当業者であれば容易に明らかとなるに違いない。図４および図５において、新しい画素アーキテクチャ３０は、画素１１、１２、２１、および２２の間での電気的機能を共有していることを表現しており、
画素１１、１２、２１および２２は行隣接画素が画素１１と１２及び画素２１と２２であり列隣接画素１１と２１及び画素１２と２２として配置され
画素アーキテクチャ３０は、行１の行隣接画素１１、１２間に共有の浮動拡散部４１を有し、行隣接画素２１、２２間に共有の浮動拡散部４２を有している。増幅器３２は、好適にはソースフォロワトランジスタ構成であって、行選択トランジスタ３４やリセットトランジスタ３６のように、共有されている画素１１、１２、２１、２２の４個の全てに共有され
【００１６】図４と図５に示されているように、行１、２の両方に対する行選択ゲート３５は同一のゲートであり、列ａ、ｂの両方に対する列出力バス８７も、実際には、同一のバスである。画像信号の分離は、
隣接画素１１、１２、２１、および２２のそれぞれが別個の伝達ゲート５１、５２、６１、および６２を有する
（イ）甲第６号証に記載された発明 
　上記甲第６号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第６号証に記載された発明を認定する。
　ａ　図４より、
　画素１２と２２は、伝達ゲート５２と６２を介して、浮動拡散部４１、４２に接続され、浮動拡散部４１、４２は、リセットトランジスタ３６に接続されること、
　浮動拡散部４１、４２のそれぞれとリセットトランジスタ３６とは平面視において一直線上に並び、リセットトランジスタ３６は、浮動拡散部４１、４２の並ぶ方向に関して浮動拡散部４１、４２の間に配置されること、
　増幅器３２とリセットゲート３７とは、平面視において互いに交差する方向に延びること、
　増幅器３２、リセットトランジスタ３６は、画素アーキテクチャ３０内において、伝達ゲート５２と伝達ゲート６２とが並ぶ方向に関して、伝達ゲート５２と伝達ゲート６２との間に配置されること、
　増幅器３２、リセットトランジスタ３６は、画素アーキテクチャ３０内において、光検出器ＰＤ１ａ、ＰＤ２ａの並ぶ方向において、光検出器ＰＤ１ａとＰＤ２ａとの間に配置されること
が見て取れる。
　ｂ　図５より、
　増幅器３２とリセットトランジスタ３６とは、接続されていること
が見て取れる。　
　ｃ　上記（ア）の記載、上記ａ、ｂの記載より、甲第６号証には、次の発明（以下、「甲６発明」という。）が記載されていると認められる。なお、説明のために（６ａ）〜（６ｋ）の記号を当審において付与した。以下、構成６ａ〜構成６ｋと称する。
（甲６発明）
（６ａ）１連の行と列に配置された複数の画素を有する画像センサであって、その基板内に形成された少なくとも２行の近接した画素および少なくとも２列の近接した画素とを有する第１の導電型の半導体基板と、前記の近接した画素内に集積され前記の近接した画素間で共用される少なくとも１種類の電気的機能とを備えることを特徴とする画像センサであって、
（６ｂ）画素１１、１２、２１および２２は行隣接画素が画素１１と１２及び画素２１と２２であり列隣接画素１１と２１及び画素１２と２２として配置され、
（６ｃ）画素アーキテクチャ３０は、行１の行隣接画素１１、１２間に共有の浮動拡散部４１を有し、行隣接画素２１、２２間に共有の浮動拡散部４２を有し、
（６ｄ）増幅器３２は、ソースフォロワトランジスタ構成であって、行選択トランジスタ３４やリセットトランジスタ３６のように、共有されている画素１１、１２、２１、２２の４個の全てに共有され、
（６ｅ）隣接画素１１、１２、２１、および２２のそれぞれが別個の伝達ゲート５１、５２、６１、および６２を有し、
（６ｆ）画素１２と２２は、伝達ゲート５２と６２を介して、浮動拡散部４１、４２に接続され、浮動拡散部４１、４２は、リセットトランジスタ３６に接続され、
（６ｇ）浮動拡散部４１、４２のそれぞれとリセットトランジスタ３６とは平面視において一直線上に並び、リセットトランジスタ３６は、浮動拡散部４１、４２の並ぶ方向に関して浮動拡散部４１、４２の間に配置され、
（６ｈ）増幅器３２とリセットゲート３７とは、平面視において互いに交差する方向に延び、
（６ｉ）増幅器３２、リセットトランジスタ３６は、画素アーキテクチャ３０内において、伝達ゲート５２と伝達ゲート６２とが並ぶ方向に関して、伝達ゲート５２と伝達ゲート６２との間に配置され、
（６ｊ）増幅器３２、リセットトランジスタ３６は、画素アーキテクチャ３０内において、光検出器ＰＤ１ａ、ＰＤ２ａの並ぶ方向において、光検出器ＰＤ１ａとＰＤ２ａとの間に配置され、
（６ｋ）増幅器３２とリセットトランジスタ３６とは、接続されている
（６ａ）画像センサ。
　オ　甲第８号証（特開２０００−２３２２１６号公報）
（ア）甲第８号証に記載された事項
　甲第８号証には、「撮像装置」に関し、図面とともに以下の事項が記載されている。ここで、段落０００８、００１０については、平成１８年１２月２０日付けの手続補正書により補正された記載である。
　なお、説明のために、下線を当審において付与した。
「【０００８】
【課題を解決するための手段】上記の目的は、
行と列に形成された複数のピクセルを有する半導体基板からなる一連の行及び列に配された複数のピクセルを有する画像センサ
【０００９】
【発明の実施の形態】図４及び図５には、本発明により考えられたアクティブピクセルセンサ（ＡＰＳ）の共有増幅器トランジスターピクセルのアーキテクチャの平面図を示す。図４及び図５に示す実施態様は、発明者が知るかぎりでのベストモードを示す。他の物理的実施態様は実現可能であり、後述の説明から図４及び図５に示す実施態様のさまざまな変形態様である。図４に示すピクセル１０は、数多の行及び列を有するピクセルのアレイ内での単一のピクセルである。２つの隣接ピクセルを図４に示し、各ピクセルで物理的に分離したフローティングディフュージョンを相互に、またソースフォロワ入力トランジスターとどのように相結合しているかを示す。図４に示す実施態様は
２つの行の隣接ピクセル間に共有された増幅器のあるフォトダイオードピクセル
【００１０】図４から分かるように、
ピクセル１０は、フォトダイオード光検出器１２と、トランスファーゲート２３と、フローティングディフュージョン２５と、リセットゲート１５のあるリセットトランジスター１４とソースフォロワ入力信号トランジスター２１（ＳＩＧ）と、リセットトランジスター１４とソースフォロワ入力トランジスター２１の電源８（ＶＤＤ）と、行選択ゲート（ＲＳＧ）３１のある行選択トランジスター３０とからなる。
フローティングディフュージョンが２つの行隣接ピクセルにより電気的に共有される２つの物理的及び空間的に分離された分離フローティングディフュージョン領域からなる
フローティングディフュージョン２５は相互に物理的及び空間的に分離され、導電性インターコネクト層４４により相互に及びソースフォロワ入力トランジスター２１に電気的に接続している。
フローティングディフュージョン２５、ＦＤｂはリセットトランジスター１４のソース１６により通常占有される面積を占有するように統合される。
フローティングディフュージョン２５、ＦＤａはフローティングディフュージョン２５、ＦＤｂから空間的に分離している。
フローティングディフュージョン２５、ＦＤａはリセットトランジスター１４のソース１６として働かず、一方、フローティングディフュージョン２５、ＦＤｂはリセットトランジスター１４のソース１６として働く。
フローティングディフュージョンは相互に配線され、単一の電荷- 電圧変換ノードを形成するので、フローティングディフュージョン２５は電気的に共有される。
（イ）甲第８号証に記載された発明 
　上記甲第８号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第８号証に記載された発明を認定する。
　ａ　図４より、
　ソースフォロア入力トランジスター２１は、２つのフローティングディフュージョンＦＤａ、ＦＤｂとの並ぶ方向に関して２つのフローティングディフュージョンＦＤａ、ＦＤｂとの間に配置されること、
　２つのフローティングディフュージョンＦＤａ、ＦＤｂのそれぞれとソースフォロア入力トランジスター２１の紙面に対して横方向に延びる構成とリセットトランジスター１４のソースとは平面視において一直線上に並ぶこと、
　ソースフォロア入力トランジスター２１は、紙面に対して、横方向に延びる構成と導電性インターコネクト層４４が接続すること、
　リセットゲート１５は、紙面に対して、横方向に延びる構成であること、
　導電性インターコネクト層４４は一直線状に延びるものであること
が見て取れる。
　ｂ　上記（ア）の記載、上記ａの記載より、甲第８号証には、次の発明（以下、「甲８発明」という。）が記載されていると認められる。なお、説明のために（８ａ）〜（８ｏ）の記号を当審において付与した。以下、構成８ａ〜構成８ｏと称する。
（甲８発明）
（８ａ）行と列に形成された複数のピクセルを有する半導体基板からなる一連の行及び列に配された複数のピクセルを有する画像センサであり、
（８ｂ）２つの行の隣接ピクセル間に共有された増幅器のあるフォトダイオードピクセルであり、
（８ｃ）ピクセル１０は、フォトダイオード光検出器１２と、トランスファーゲート２３と、フローティングディフュージョン２５と、リセットゲート１５のあるリセットトランジスター１４とソースフォロワ入力信号トランジスター２１（ＳＩＧ）と、リセットトランジスター１４とソースフォロワ入力トランジスター２１の電源８（ＶＤＤ）と、行選択ゲート（ＲＳＧ）３１のある行選択トランジスター３０とからなり、
（８ｄ）フローティングディフュージョンが２つの行隣接ピクセルにより電気的に共有される２つの物理的及び空間的に分離された分離フローティングディフュージョン領域からなり、
（８ｅ）フローティングディフュージョン２５は相互に物理的及び空間的に分離され、導電性インターコネクト層４４により相互に及びソースフォロワ入力トランジスター２１に電気的に接続し、
（８ｆ）フローティングディフュージョン２５、ＦＤｂはリセットトランジスター１４のソース１６により通常占有される面積を占有するように統合され、
（８ｇ）フローティングディフュージョン２５、ＦＤａはフローティングディフュージョン２５、ＦＤｂから空間的に分離し、
（８ｈ）フローティングディフュージョン２５、ＦＤａはリセットトランジスター１４のソース１６として働かず、一方、フローティングディフュージョン２５、ＦＤｂはリセットトランジスター１４のソース１６として働き、
（８ｉ）フローティングディフュージョンは相互に配線され、単一の電荷- 電圧変換ノードを形成するので、フローティングディフュージョン２５は電気的に共有され、
（８ｊ）ソースフォロア入力トランジスター２１は、２つのフローティングディフュージョンＦＤａ、ＦＤｂとの並ぶ方向に関して２つのフローティングディフュージョンＦＤａ、ＦＤｂとの間に配置され、
（８ｋ）２つのフローティングディフュージョンＦＤａ、ＦＤｂのそれぞれとソースフォロア入力トランジスター２１の紙面に対して横方向に延びる構成とリセットトランジスター１４のソースとは平面視において一直線上に並び、
（８ｌ）ソースフォロア入力トランジスター２１は、紙面に対して、横方向に延びる構成と導電性インターコネクト層４４が接続すること、
（８ｍ）リセットゲート１５は、紙面に対して、横方向に延びる構成であること、
（８ｎ）導電性インターコネクト層４４は一直線状に延びるものである
（８ｏ）ピクセルセンサ。
　カ　甲第１５号証（特開２０１２−１９１１１６号公報）
（ア）甲第１５号証に記載された事項 
　甲第１５号証には、「光電変換装置、撮像システム及びその製造方法」に関し、図面とともに以下の事項が記載されている。 
　なお、説明のために、下線を当審において付与した。 
「【００１９】
　図５（ｂ）は、図５（ａ）に示した画素回路の平面レイアウト図である。図５（ｂ）において、フォトダイオードＰＤとＦＤ部ＦＤとの間に、転送トランジスタのゲート電極ＧＴＴが配置されている。また、ＦＤ部ＦＤとリセットトランジスタのドレイン５０１の間に、リセットトランジスタのゲート電極ＧＲＴが配置されている。ここで、
ＦＤ部ＦＤは、
リセットトランジスタＲＴのソースでもある。
増幅トランジスタのゲート電極ＧＡＴはシェアードコンタクトを介してＦＤ部ＦＤと接続される。
増幅トランジスタのゲート電極ＧＡＴは、ＦＤ部ＦＤから増幅トランジスタまで延在し、ＦＤ部ＦＤと増幅トランジスタのゲート電極ＧＡＴとを接続する配線を兼ねている。
「【００５２】 （第３の実施形態） 本実施形態の光電変換装置は、第１の実施形態の
シェアードコンタクト構造を用いない構成
「【００５８】
　最初に、図９を用いて本実施形態の画素回路の平面レイアウトについて説明する。図９は、図５（ｂ）に示した画素回路の平面レイアウト図の別の構成を示すものである。図９において、図５（ｂ）と同一の構成には同一の符号を付して説明を省略する。図９において、
第１の配線層に含まれる配線９０６が配置されている。配線９０６ａは、ＦＤ部と、増幅トランジスタのゲート電極ＧＡＴと、リセットトランジスタのドレインとを接続するための配線である。配線９０６ｃは、第２の配線層に含まれる配線と転送トランジスタのゲート電極ＧＴＴとを接続するための配線である。配線９０６ｄは、第２の配線層に含まれる配線と任意の半導体基板とを接続するための配線である。」
「【００６０】
　本実施形態の光電変換装置について図１０を用いて説明する。図１０は、図９に基づく光電変換装置の断面模式図であり、図７（ａ）に示した構成の変形例を示したものである。図７（ａ）及び図９と同様の構成については説明を省略する。
【００６１】
　図１０の画素領域６０１及び周辺回路領域６０２において、半導体基板１０１の主面１１２の上に、配線部が配されている．配線部は、画素領域６０１及び周辺回路領域６０２において、
複数の層間絶縁膜と複数のプラグと複数の配線層とを有する。
複数の配線層は、第１の層間絶縁膜２０１上に配された第１の配線層と、第２の層間絶縁膜２０２上に配された第２の配線層と、第３の層間絶縁膜２０３上に配された第３の配線層とを有する。
（イ）甲第１５号証に記載された技術
　上記甲第１５号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第１５号証に記載された技術を認定する。
　ａ　図５（ｂ）の記載から、リセットトランジスタのゲート電極ＧＲＴが図５（ｂ）の縦方向に延び、増幅トランジスタのゲート電極ＧＡＴが図５（ｂ）の横方向に延びる構成が見て取れる。
　ｂ　上記（ア）の記載、上記ａの記載より、甲第１５号証には、以下の技術（以下、「甲１５技術」という。）が記載されていると認められる。
（甲１５技術）
　リセットトランジスタのゲート電極ＧＲＴが図５（ｂ）の縦方向に延び、増幅トランジスタのゲート電極ＧＡＴが図５（ｂ）の横方向に延び、
　ＦＤ部ＦＤは、リセットトランジスタＲＴのソースであり、
　増幅トランジスタのゲート電極ＧＡＴは、シェアードコンタクトを介してＦＤ部ＦＤと接続され、ＦＤ部ＦＤから増幅トランジスタまで延在し、ＦＤ部ＦＤと増幅トランジスタのゲート電極ＧＡＴとを接続する配線を兼ね、
　シェアードコンタクト構造を用いずに、層間絶縁膜と配線層とを有し、配線層の配線によりＦＤ部と、増幅トランジスタのゲート電極ＧＡＴと、リセットトランジスタのドレインとを接続する技術。
（２）本件訂正発明１についての検討
　ア　本件訂正発明１と甲１発明との対比、判断
（ア）対比
　ａ　構成Ａについて
　構成１ａの「画素セル１００」のそれぞれは、構成１ｂ、１ｃより、「４つのフォトダイオード（ＰＤ）と、４つの転送トランジスタと、１つのリセットトランジスタと、１つの増幅トランジスタと、フローティングディフュージョンノード（ＦＤノード）」からなる領域であるといえ、構成１ａの「半導体基板に複数の画素セル１００が２次元状に配されている半導体装置」は、構成Ａの「半導体基板に複数の画素領域が行列状に並ぶ半導体装置」に相当する。
　ｂ　構成Ｂについて
　構成１ｂの「複数の画素セル１００のそれぞれ」は、構成Ｂの「複数の画素領域のそれぞれ」に相当する。
　ｃ　構成Ｃについて
　構成１ｃの「活性領域」は、構成１ａから、半導体基板に配されている「画素セル１００」に含まれているものであるから、半導体基板に形成されているといえ、構成Ｃの「前記半導体基板に形成された活性領域」に相当する。
　ｄ　構成Ｄについて
　構成１ｄの「第２のＰＤ２０２と第３のＰＤ２０３」は、構成１ｃから、活性領域に形成されている。また、「第２のＰＤ２０２と第３のＰＤ２０３の間は、ポテンシャルバリア２１６が配置」されていることから、互いに間隔をあけて配置されているといえる。
　したがって、構成１ｄの「第２のＰＤ２０２と第３のＰＤ２０３」は、「前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子」であるといえ、構成Ｄに相当する。
　ｅ　構成Ｅについて
　構成１ｅの「第２のＰＤ２０２と第３のＰＤ２０３とに対応して、第２の転送トランジスタのゲート電極２０６と第３の転送トランジスタのゲート電極２０７とが配置」されることは、構成Ｅの「前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能」であることに相当する。
　また、構成１ｅの「第２の転送トランジスタのドレインは第１のフローティングディフュージョン領域２０９（第１のＦＤ領域）、第３の転送トランジスタのドレインは第２のフローティングディフュージョン領域２１０（第２のＦＤ領域）から」なることにおける第１のＦＤ領域及び第２のＦＤ領域は、第２のＰＤ２０２と第３のＰＤ２０３からの信号を転送トランジスタを介して取り出していることといえるので、構成Ｅの「前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域」に相当する。
　したがって、構成１ｅの「第２のＰＤ２０２と第３のＰＤ２０３とに対応して、第２の転送トランジスタのゲート電極２０６と第３の転送トランジスタのゲート電極２０７とが配置され、第２の転送トランジスタのドレインは第１のフローティングディフュージョン領域２０９（第１のＦＤ領域）、第３の転送トランジスタのドレインは第２のフローティングディフュージョン領域２１０（第２のＦＤ領域）から」なることは、構成Ｅに相当する。
　ｆ　構成Ｆについて
　構成１ｅの「増幅トランジスタ」は、「第１のＦＤ領域２０９と第２のＦＤ領域２１０と増幅トランジスタのゲート電極２１２」が接続し、「第２の転送トランジスタのドレインは第１のフローティングディフュージョン領域２０９（第１のＦＤ領域）、第３の転送トランジスタのドレインは第２のフローティングディフュージョン領域２１０（第２のＦＤ領域）」からなるので、転送トランジスタから出力される信号をＦＤ領域を介して受ける構成であることより、構成Ｆの「前記転送トランジスタから出力される電気信号を受ける第１のトランジスタ」に相当する。
　ｇ　構成Ｇについて
　構成１ｅは、「第１のＦＤ領域２０９と第２のＦＤ領域２１０と増幅トランジスタのゲート電極２１２とを接続配線２１３が接続し、」「第２のＦＤ領域２１０がリセットトランジスタのソースあるいはドレインと共通の領域」になっていることから、構成１ｅの「リセットトランジスタ」は、増幅トランジスタと接続されているといえ、構成Ｇの「前記第１のトランジスタと接続される第２のトランジスタ」に相当する。
　ｈ　構成Ｈ、Ｉについて
　構成１ｆの「層間絶縁膜」は、増幅トランジスタ及びリセットトランジスタの上に形成されていることから、構成Ｈの「前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」に相当し、構成１ｆの「配線」は、層間絶縁膜と配線が交互に形成されていることから、層間絶縁膜の上面に配線が接しているといえるので、構成Ｉの「前記層間絶縁膜の上面に接する配線」に相当する。
　ｉ　構成Ｊ、Ｋについて
　構成１ｃより、「リセットトランジスタ」は、ゲート電極を有し、構成１ｅより、「増幅トランジスタ」は、ゲート電極２１２を有し、「リセットトランジスタ」は、ソース／ドレイン領域を含むことから、甲１発明は、構成Ｊ、Ｋの「前記第１のトランジスタは第１のゲート電極」を含む構成、「前記第２のトランジスタは第２のゲート電極およびソース／ドレイン領域」を含む構成を有する。
　ｊ　構成Ｌについて
　構成１ｅの「第２のＰＤ２０２と第３のＰＤ２０３とに対応して、第２の転送トランジスタのゲート電極２０６と第３の転送トランジスタのゲート電極２０７とが配置され、第２の転送トランジスタのドレインは第１のフローティングディフュージョン領域２０９（第１のＦＤ領域）、第３の転送トランジスタのドレインは第２のフローティングディフュージョン領域２１０（第２のＦＤ領域）から」なることに関して、「ＰＤ」、「フローティングディフュージョン領域」、「転送トランジスタ」は、それぞれ、構成Ｌの「光電変換素子」、「浮遊容量領域」、「転送トランジスタ」に相当することから、構成Ｌの「前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ」る構成に相当する。
　ｋ　構成Ｍについて
　構成１ｇの「増幅トランジスタのゲート電極２１２は、第１のＦＤ領域２０９と第２のＦＤ領域２１０との並ぶ方向に関して第１のＦＤ領域２０９と第２のＦＤ領域２１０との間に配置され」ることは、構成Ｍの「前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され」ることに相当する。
　ｌ　構成Ｎについて
　甲１発明の「第２のＰＤ２０２と第３のＰＤ２０３」は、単一の活性領域内に配置されているものでなく、甲１発明は、構成Ｎに相当する構成を有するものではない。
　ｍ　構成Ｏについて
　構成１ｈの「第１のＦＤ領域２０９及び第２のＦＤ領域２１０のそれぞれと、増幅トランジスタのゲート電極２１２とリセットトランジスタは平面視において第１のＦＤ領域２０９及び第２のＦＤ領域２１０との並ぶ方向に関して一直線上に並ぶ」ことは、構成Ｏの「前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶことに相当する。
　ｎ　構成Ｐについて
　構成１ｉの「増幅トランジスタのゲート電極２１２」と「リセットトランジスタのゲート電極２１１」は、それぞれ、構成Ｐの「前記第１のゲート電極」と「前記第２のゲート電極」に相当する。
　しかし、構成１ｉは、「増幅トランジスタのゲート電極２１２の延在する方向とリセットトランジスタのゲート電極２１１の延在する方向が平行」するものであり、構成Ｐのように、「前記第２のゲート電極は、前記第１のゲート電極が延在する方向と交差する方向に延在」するものではない。
　したがって、甲１発明は、構成Ｐに相当する構成を有するものではない。
　ｏ　構成Ｑについて
　構成１ｅは、「第１のＦＤ領域２０９と第２のＦＤ領域２１０と増幅トランジスタのゲート電極２１２とを接続配線２１３が接続し、」「第２のＦＤ領域２１０がリセットトランジスタのソースあるいはドレインと共通の領域になって」いることから、第１のＦＤ領域２０９と増幅トランジスタとは接続配線２１３を介して接続され、リセットトランジスタと、第１のＦＤ領域２０９及び増幅トランジスタとは、第２のＦＤ領域２１０を経由して接続配線２１３を介して接続されている。
　ここで、構成１ｅの「第１のＦＤ領域２０９」が、構成Ｑの「一方の前記浮遊容量領域」に相当するので、構成１ｅと構成Ｑとは、「前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと前記第２のトランジスタとは配線を介して接続される」点で共通する。
　しかしながら、浮遊容量領域と第１のトランジスタと第２のトランジスタを接続する配線に関して、構成１ｅは接続配線２１３を用いるものであり、ＦＤ領域と接続配線とは、「配線層を介することなく接続するシェアードコンタクトが接続する」ものであるのに対し、構成Ｑは、「一直線上に延びる前記（層間絶縁膜の上面に接する）配線」を用いるものである点で相違する。
　ｐ　上記ａ〜ｏより、本件訂正発明１と甲１発明は、以下の点で一致ないし相違する。
（一致点）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｃ）前記半導体基板に形成された活性領域と、
（Ｄ）前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜と、
（Ｉ）前記層間絶縁膜の上面に接する配線と、を備え、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ）前記第２のトランジスタは第２のゲート電極およびソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
（Ｑ’）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは配線を介して接続される、
（Ａ）半導体装置。
（相違点１）
　本件訂正発明１は、「（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲１発明は、そのような構成でない点。
（相違点２）
　本件訂正発明１は、「（Ｐ）前記第２のゲート電極は、前記第１のゲート電極が延在する方向と交差する方向に延在」するものであるのに対し、甲１発明は、そのような構成でない点。
（相違点３）
　浮遊容量領域と第１のトランジスタと第２のトランジスタを接続する配線に関して、本件訂正発明１は、「一直線上に延びる前記（層間絶縁膜の上面に接する）配線」を用いるものであるのに対し、甲１発明は接続配線２１３を用いるものであり、ＦＤ領域と接続配線とは、「配線層を介することなく接続するシェアードコンタクトが接続する」ものである点。
（イ）判断
　事案に鑑みて、上記相違点のうち、まず相違点２について検討する。
　相違点２に係る本件訂正発明１の構成について、異議申立人は、令和２年５月１日に提出した意見書の３．（２）（２−１）ウにおいて、甲第２号証、甲第６号証、甲第１３号証、甲第１２号証、甲第１５号証に記載されているように周知技術である旨の主張をしている。
　そこで、以下では、甲１発明に、甲第２号証、甲第６号証、甲第１３号証、甲第１２号証、甲第１５号証に記載されている発明若しくは技術を適用することにより、相違点２に係る構成が容易に想到し得るものであるか否かについて検討する。
　ａ　甲第２号証について
　下記イ（ア）ｎで後述するように、甲２発明の構成２ｋにおいて、リセットトランジスタのゲート電極４４は、増幅トランジスタのゲート電極４６の縦方向に延在する構成とは、交差する方向に延在するものである。
　しかし、甲１発明は、構成１ｅのように、「増幅トランジスタのゲート電極２１２と接続配線２１３とは一体となって」いるものであり、そのような接続配線と一体となっている甲１発明の増幅トランジスタを、甲２発明のようなゲート電極の形状の増幅トランジスタに置き換える動機はない。
　ｂ　甲第６号証について
　甲６発明は「増幅器３２とリセットゲート３７とは、平面視において互いに交差する方向に延び」る構成（構成６ｈ）である。
　しかし、増幅器３２のゲート電極がどの方向に延びているかについては不明である。
　したがって、甲１発明に甲６発明を適用しても、相違点２に係る構成が容易に想到し得るものであるといえない。
　また、仮に、甲６発明の増幅器３２がゲート電極を指すものであるとしても、甲６発明は「浮動拡散部４１、４２のそれぞれとリセットトランジスタ３６とは平面視において一直線上に並」ぶ構成（構成６ｇ）であるが、増幅器３２とリセットトランジスタ３６とは、浮動拡散部４１と浮動拡散部４２との並ぶ方向に関して一直線上に並ぶ構成でなく、そのような甲１発明と異なる構成を前提とした甲第６発明のリセットトランジスタ及び増幅器の構成を、甲１発明に適用することは、当業者であっても容易に想到し得るものではない。
　ｃ　甲第１３号証について
　下記第５の２（１）コ（イ）で後述するように、甲１３技術は「リセットトランジスタＲＴのゲートは、リセットトランジスタＲＴをオン／オフするためのリセットパルス信号が供給される制御線Ｃｎ５に接続され、各転送トランジスタＴＸ１〜ＴＸ４のドレインとリセットトランジスタＲＴのソース間のいわゆるフローティングディフュージョンＦＤは、ソースフォロワアンプトランジスタＳＦのゲートに接続され、」「ソースフォロワアンプトランジスタＳＦとリセットトランジスタＲＴとが、フローティングディフュージョンＦＤに配され、互いに交差する方向に延びる」技術である。
　しかし、リセットトランジスタＲＴのゲート電極とソースフォロワアンプトランジスタＳＦのゲート電極が、互いに交差する方向に延びるものであるか否かは明らかでない。
　したがって、甲１発明に甲１３技術を適用しても、相違点２に係る構成が容易に想到し得るものであるといえない。
　また、仮に、甲１３技術のソースフォロワアンプトランジスタＳＦとリセットトランジスタＲＴとが、ともにゲート電極を指すものであるとしても、甲１３技術は、フローティングディフュージョンＦＤとソースフォロワアンプトランジスタＳＦとリセットトランジスタＲＴとは配線を介して接続されているものでなく、そのような甲１発明と異なる構成を前提とした甲１３技術のソースフォロワアンプトランジスタＳＦとリセットトランジスタＲＴの構成を甲１発明に適用することは、当業者であっても容易に想到し得るものではない。
　ｄ　甲第１２号証について
　上記（１）ウ（ア）で摘記した段落０００５の記載及び図１の記載から、甲１２発明の従来技術である図１に示されたＣＭＯＳイメージは、リセットトランジスタ１０７のゲート電極１０７’が図１の縦方向に延び、ソースフォロアトランジスタ１０８のゲート電極１０８’が図１の横方向に延びる構成が見て取れる。
　しかし、図１に示された従来のＣＭＯＳイメージの構成は、ソースフォロアトランジスタ１０８とリセットトランジスタ１０７とが、一直線上に並ぶ構成でなく、そのことにより、リセットトランジスタ１０７のゲート電極は、ソースフォロアトランジスタ１０８のゲート電極が延在する方向と交差する方向に延在するものとなるのであるから、そのような甲１発明と異なる構成を前提とした甲第１２号証のリセットトランジスタ及びソースフォロアトランジスタの構成を、甲１発明に適用することは、当業者であっても容易に想到し得るものではない。
　ｅ　甲第１５号証について
　上記（１）エ（イ）に記載したように、甲１５技術は、「リセットトランジスタのゲート電極ＧＲＴが図５（ｂ）の縦方向に延び、増幅トランジスタのゲート電極ＧＡＴが図５（ｂ）の横方向に延び、ＦＤ部ＦＤは、リセットトランジスタＲＴのソースであり、増幅トランジスタのゲート電極ＧＡＴは、シェアードコンタクトを介してＦＤ部ＦＤと接続され、ＦＤ部ＦＤから増幅トランジスタまで延在し、ＦＤ部ＦＤと増幅トランジスタのゲート電極ＧＡＴとを接続する配線を兼ね」ている技術である。
　すなわち、甲１５技術のリセットトランジスタと増幅トランジスタとＦＤ部ＦＤは、配線を介して接続されているものではなく、そのような甲１発明と異なる構成を前提とした甲１５技術のリセットトランジスタと増幅トランジスタの構成を甲１発明に適用することは、当業者であっても容易に想到し得るものではない。
　ｆ　まとめ
　したがって、相違点１及び３について検討するまでもなく、本件訂正発明１は、当業者であっても、甲１発明、甲第２号証、甲第６号証、甲第１３号証、甲第１２号証、甲第１５号証に記載されている技術に基づいて容易に発明できたものであるとはいえない。
　イ　本件訂正発明１と甲２発明との対比、判断
（ア）対比
　ａ　構成Ａについて
　構成２ａの「単位セル２０」のそれぞれは、構成２ｂ、２ｃより、「複数の光電変換素子２１ａ〜２１ｄ、複数の転送トランジスタ２２ａ〜２２ｄ、１つのフローティングディフュージョン（以下、ＦＤ）２５、１つの増幅トランジスタ２３及び１つのリセットトランジスタ２４」からなる領域であるといえる。
　構成２ａの「撮像装置」は、半導体基板を含むものであり、半導体装置であるといえる。
　したがって、構成２ａの「半導体基板１８のウエルに複数の単位セル２０が２次元状に配されている撮像装置」は、構成Ａの「半導体基板に複数の画素領域が行列状に並ぶ半導体装置」に相当する。
　ｂ　構成Ｂについて
　構成２ｂの「各単位セル２０」は、構成Ｂの「複数の画素領域のそれぞれ」に相当する。
　ｃ　構成Ｃについて
　構成２ｃの「活性領域」は、構成２ａから、半導体基板に配されている「単位セル２０」に含まれているものであるから、半導体基板に形成されているといえ、構成Ｃの「前記半導体基板に形成された活性領域」に相当する。
　ｄ　構成Ｄについて
　構成２ｄの「第１光電変換領域４２ｂ及び第２光電変換領域４２ｃ」は、構成２ｃから、活性領域である。また、「互いに間隔をあけて配置され」ている。
　したがって、構成２ｄの「第１光電変換領域４２ｂ及び第２光電変換領域４２ｃ」は、「前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子」であるといえ、構成Ｄに相当する。
　ｅ　構成Ｅについて
　構成２ｅの「光電変換素子２１ａ〜２１ｄの光電変換領域（活性領域）４２ａ〜４２ｄとＦＤ４３ａ〜４３ｄとの間に転送トランジスタ２２ａ〜２２ｄのゲート電極を形成」することにおける「光電変換素子２１ｂ及び２１ｃ」について考えると、それぞれに対応して転送トランジスタ２２ｂ及び２２ｃのゲート電極が形成されるものであるから、構成Ｅの「前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能」であることに相当する。
　また、構成２ｅの「ＦＤ４３ａ〜４３ｄは、それぞれ、転送トランジスタ２２ａ〜２２ｄのドレイン領域」におけるＦＤ領域４３ｂ及び４３ｃは、光電変換素子２１ｂ及び２１ｃからの信号を転送トランジスタを介して取り出していることといえるので、構成Ｅの「前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域」に相当する。
　したがって、構成２ｅは構成Ｅに相当する。
　ｆ　構成Ｆについて
　構成２ｆの「増幅トランジスタ」は、「ゲートがＦＤ２５に接続され、」「ＦＤ２５に蓄積された信号電荷に基づいて信号出力線３３に信号を出力する」ものであり、構成２ｅより、「ＦＤ４３ａ〜４３ｄは、それぞれ、転送トランジスタ２２ａ〜２２ｄのドレイン領域」であるから、転送トランジスタから出力される信号をＦＤ領域を介して受ける構成である。
　したがって、構成２ｆの「増幅トランジスタ」は、構成Ｆの「前記転送トランジスタから出力される電気信号を受ける第１のトランジスタ」に相当する。
　ｇ　構成Ｇについて
　構成２ｇより、「リセットトランジスタ２４は、」「増幅トランジスタ２３のゲートに接続され」ていることから、構成２ｇの「リセットトランジスタ」は、構成Ｇの「前記第１のトランジスタと接続される第２のトランジスタ」に相当する。
　ｈ　構成Ｈ、Ｉについて
　甲２発明は、本件訂正発明１のように「前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」と、「前記層間絶縁膜の上面に接する配線」を備えるものではない。
　ｉ　構成Ｊ、Ｋについて
　構成２ｆ、２ｇより、「増幅トランジスタ」は、ゲート電極を含み、「リセットトランジスタ」は、ゲート電極、ソース／ドレイン領域を含むことから、甲２発明は、構成Ｊ、Ｋの「前記第１のトランジスタは第１のゲート電極」を含む構成、「前記第２のトランジスタは第２のゲート電極およびソース／ドレイン領域」を含む構成を有する。
　ｊ　構成Ｌについて
　構成２ｅの「光電変換素子２１ａ〜２１ｄの光電変換領域（活性領域）４２ａ〜４２ｄとＦＤ４３ａ〜４３ｄとの間に転送トランジスタ２２ａ〜２２ｄのゲート電極を形成」することは、光電変換領域４２ｂ、４２ｃのそれぞれには、光電変換素子２１ｂ、２１ｃのそれぞれと、ＦＤ４３ｂ、４３ｃのそれぞれとを有する転送トランジスタ２２ｂ、２２ｃが含まれることといえるから、構成Ｌの「前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ」る構成に相当する。
　ｋ　構成Ｍについて
　構成２ｈの「増幅トランジスタは、単位セル２０内において、ＦＤ４３ｂ及びＦＤ４３ｃの並ぶ方向に関して、ＦＤ４３ｂとＦＤ４３ｃとの間に配置され」ることは、構成Ｍの「前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され」ることに相当する。
　ｌ　構成Ｎについて
　構成２ｉにおいて、「第１光電変換領域４２ｂ及び第２光電変換領域４２ｃは、同一の活性領域に配置され」ていることから、構成２ｉは、構成Ｎに相当する。
　ｍ　構成Ｏについて
　構成２ｊの「ＦＤ４３ｂ及びＦＤ４３ｃのそれぞれと、増幅トランジスタのゲート電極４６とリセットトランジスタのソース領域４３ｅ及びドレイン領域４５ａは平面視においてＦＤ４３ｂ及びＦＤ４３ｃとの並ぶ方向に関して一直線上に並」ぶことは、構成Ｏの「前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶことに相当する。
　ｎ　構成Ｐについて
　構成２ｋより、増幅トランジスタのゲート電極４６は、縦方向と横方向に延在する形状であるといえ、リセットトランジスタのゲート電極４４は横方向に延在する形状であるといえる。
　そうすると、甲２発明の構成２ｋにおいて、リセットトランジスタのゲート電極４４は、増幅トランジスタのゲート電極４６の縦方向に延在する構成とは、交差する方向に延在するものである。
　したがって、構成２ｋは、構成Ｐに相当する。
　ｏ　構成Ｑについて
　構成２ｌは、「ＦＤ４３ａ〜４３ｄ、増幅トランジスタ２３のゲート電極４６及びリセットトランジスタ２４のソース領域４３ｅは、コンタクト部５０ａ〜５０ｄ、５１ａ、５１ｂ及び５０ｅ及び導電線を介して電気的に接続される」ものである。
　しかしながら、上記ｈで検討したように、甲２発明は、「前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」と、「前記層間絶縁膜の上面に接する配線」に相当する構成を有していないため、「前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは一直線上に延びる前記（層間絶縁膜の上面に接する）配線を介して接続される」構成でない。
　したがって、甲１２発明は、構成Ｑに相当する構成を有するものではない。
　ｐ　上記ａ〜ｏより、本件訂正発明１と甲２発明は、以下の点で一致ないし相違する。
（一致点）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｃ）前記半導体基板に形成された活性領域と、
（Ｄ）前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
を備え、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ）前記第２のトランジスタは第２のゲート電極およびソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されており 
（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
（Ｐ）前記第２のゲート電極は、前記第１のゲート電極が延在する方向と交差する方向に延在し、
（Ａ）半導体装置。
　
（相違点４）
　本件訂正発明１は、「（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」と、「（Ｉ）前記層間絶縁膜の上面に接する配線」を備えるものであり、「（Ｑ）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは一直線上に延びる前記（層間絶縁膜の上面に接する）配線を介して接続される」構成であるのに対し、甲２発明は、そのような構成ではない点。
（イ）判断
　相違点４について検討する。
　甲１発明の構成１ｆや甲１５技術のように、層間絶縁膜と層間絶縁膜の上面に接する配線を備えるような構成が知られているものであり、また、下記第５の２（１）オで後述する甲７発明の構成７ｍのように、配線を一直線にする構成が知られているものである。
　しかし、「前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」と、「前記層間絶縁膜の上面に接する配線」を備えるものでなく、「一直線上に延びる前記（層間絶縁膜の上面に接する）配線」を介して接続する構成でもない甲２発明において、「前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」と、「前記層間絶縁膜の上面に接する配線」を備え、さらに、配線を一直線にする構成を採用する動機がない。
　したがって、本件訂正発明１は、当業者であっても、甲２発明、甲１発明、甲第１５号証に記載されている技術に基づいて容易に発明できたものであるとはいえない。
　ウ　本件訂正発明１と甲１２発明との対比、判断
（ア）対比
　ａ　構成Ａについて
　構成１２ａの「画素セル」のそれぞれは、構成１２ｂ、１２ｃより、２つの「光センサー６０１、６０３」、２つの「転送トランジスタ」、２つの「浮遊拡散領域」等からなる領域であるといえる。
　構成１２ａの「撮像装置」は、半導体基板を含むものであり、半導体装置であるといえる。
　したがって、構成１２ａの「半導体基板に複数の画素セルがアレイ状に並んでいる撮像装置」は、構成Ａの「半導体基板に複数の画素領域が行列状に並ぶ半導体装置」に相当する。
　ｂ　構成Ｂについて
　構成１２ｂの「各画素セル３０１、３０２」は、「光センサー３０３、３０４を有し、転送トランジスタ３１５、３１６、浮遊拡散領域３０９、３１０を有し」ていることから、画素セルのそれぞれは、光センサー、転送トランジスタ、浮遊拡散領域を含む領域を構成するものといえ、構成Ｂの「複数の画素領域のそれぞれ」に相当する。
　ｃ　構成Ｃについて
　構成１２ｃの「アクティブ領域」は、構成１２ａ、１２ｂから、半導体基板に配されている「画素セル」に含まれているものであるから、半導体基板に形成されているといえ、構成Ｃの「前記半導体基板に形成された活性領域」に相当する。
　ｄ　構成Ｄについて
　構成１２ｃの「２つの光センサー６０１、６０３」は、「アクティブ領域を有し」、「互いに間隔をあけて配置され」ている。
　したがって、構成１２ｃの「２つの光センサー６０１、６０３」は、「前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子」であるといえ、構成Ｄに相当する。
　ｅ　構成Ｅについて
　構成１２ｄの「光センサー６０１、６０３からの電荷を転送するための関連づけられている転送トランジスタゲート６０５、６０７を有」することは、構成Ｅの「前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能」であることに相当する。
　また、構成１２ｄの「第一の浮遊拡散領域６１０、第二の浮遊拡散領域６２０」は、光センサー６０１と光センサー６０３からの信号を転送トランジスタを介して取り出していることといえるので、構成Ｅの「前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域」に相当する。
　したがって、構成１２ｄの「光センサー６０１、６０３からの電荷を転送するための関連づけられている転送トランジスタゲート６０５、６０７を有し、第一の浮遊拡散領域６１０、第二の浮遊拡散領域６２０を備え」ることは、構成Ｅに相当する。
　ｆ　構成Ｆについて
　構成１２ｅの「ソースフォロワトランジスタ」は、「２つの浮遊拡散領域６１０、６２０」と電気的に接続されており、構成１２ｄより、「転送トランジスタは、光電荷を浮遊拡散領域に転送する」ものであるから、転送トランジスタから出力される信号を浮遊拡散領域を介して受ける構成である。
　したがって、構成１２ｅの「ソースフォロワトランジスタ」は、構成Ｆの「前記転送トランジスタから出力される電気信号を受ける第１のトランジスタ」に相当する。
　ｇ　構成Ｇについて
　構成１２ｅより、「ソースフォロワトランジスタ」は、「２つの浮遊拡散領域６１０、６２０」と電気的に接続されており、構成１２ｆより、「リセットトランジスタ」は、「２つの浮遊拡散領域６１０、６２０の電荷をリセットする」ものであるから、浮遊拡散領域と接続されているものであるといえる。
　そうすると、構成１２ｆの「リセットトランジスタ」は、「ソースフォロワトランジスタ」と接続されているといえるので、甲１２発明は、構成Ｇの「前記第１のトランジスタと接続される第２のトランジスタ」を含む構成を有する。
　ｈ　構成Ｈ、Ｉについて
　甲１２発明は、本件訂正発明１のように「前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」と、「前記層間絶縁膜の上面に接する配線」を備えるものではない。
　ｉ　構成Ｊ、Ｋについて
　構成１２ｅ、１２ｆより、「ソースフォロワトランジスタ」は、ゲートを有し、「リセットトランジスタ」は、ゲート、ソース／ドレイン領域を有することから、甲１２発明は、構成Ｊ、Ｋの「前記第１のトランジスタは第１のゲート電極」を含む構成、「前記第２のトランジスタは第２のゲート電極およびソース／ドレイン領域」を含む構成を有する。
　ｊ　構成Ｌについて
　構成１２ｂより、各画素セルは、２つの光センサーと、２つの浮遊拡散領域と、２つの転送トランジスタを含むことから、甲１２発明は、構成Ｌの「前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ」る構成を有する。
　ｋ　構成Ｍについて
　構成１２ｇの「２つの浮遊拡散領域６１０、６２０の並ぶ方向に関して、ソースフォロアトランジスタは、２つの浮遊拡散領域６１０、６２０の間に配置され」ることは、構成Ｍの「前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され」ることに相当する。
　ｌ　構成Ｎについて
　甲１２発明の「２つの光センサー６０１、６０３」は、単一の活性領域内に配置されているものでなく、甲１２発明は、構成Ｎに相当する構成を有するものではない。
　ｍ　構成Ｏについて
　構成１２ｈの「２つの浮遊拡散領域６１０、６２０のそれぞれと、ゲート５１４を有しているソースフォロアトランジスタと、ソース／ドレイン領域５１３を有するリセットトランジスタと」は、「平面視において、２つの浮遊拡散領域６１０、６２０の並ぶ方向に関して一直線上に並」ぶことは、構成Ｏの「前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶことに相当する。
　ｎ　構成Ｐについて
　構成１２ｉの「ソースフォロワトランジスタのゲート５１４」と「リセットトランジスタのゲート５１２」は、それぞれ、構成Ｐの「前記第１のゲート電極」と「前記第２のゲート電極」に相当する。
　しかし、構成１２ｉは、「ソースフォロワトランジスタのゲート５１４の延在する方向とリセットトランジスタのゲート５１２の延在する方向が平行」するものであり、構成Ｐのように、「前記第２のゲート電極は、前記第１のゲート電極が延在する方向と交差する方向に延在」するものではない。
　したがって、甲１２発明は、構成Ｐに相当する構成を有するものではない。
　ｏ　構成Ｑについて
　甲１２発明のソース／ドレイン領域５１３は、構成１２ｈより、リセットトランジスタのソース／ドレイン領域５１３である。
　そうすると、構成１２ｊは、２つの浮遊拡散領域とソースフォロアトランジスタとリセットトランジスタとを金属化層を介して接続している構成であるといえる。
　しかしながら、上記ｈで検討したように、甲１２発明は、「前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」と、「前記層間絶縁膜の上面に接する配線」に相当する構成を有していないため、「前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは一直線上に延びる前記（層間絶縁膜の上面に接する）配線を介して接続される」構成でない。
　したがって、甲１２発明は、構成Ｑに相当する構成を有するものではない。
　ｐ　上記ａ〜ｏより、本件訂正発明１と甲１２発明は、以下の点で一致ないし相違する。
（一致点）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｃ）前記半導体基板に形成された活性領域と、
（Ｄ）前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
を備え、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ）前記第２のトランジスタはソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
（Ａ）半導体装置。
　
（相違点５）
　本件訂正発明１は、「（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲１２発明は、そのような構成でない点。
（相違点６）
　本件訂正発明１は、「（Ｐ）前記第２のゲート電極は、前記第１のゲート電極が延在する方向と交差する方向に延在」するものであるのに対し、甲１２発明は、そのような構成でない点。
（相違点７）
　本件訂正発明１は、「（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」と、「（Ｉ）前記層間絶縁膜の上面に接する配線」を備えるものであり、「（Ｑ）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは一直線上に延びる前記（層間絶縁膜の上面に接する）配線を介して接続される」構成であるのに対し、甲１２発明は、そのような構成ではない点。
（イ）判断
　事案に鑑みて、上記相違点のうち、まず相違点６について検討する。
　相違点６に係る本件訂正発明１の構成について、異議申立人は、令和２年５月１日に提出した意見書の３．（２）（２−１）オにおいて、甲第１２号証に記載されている旨の主張をしている。
　そこで、甲第１２号証について更なる検討を行う。
　ａ　甲第１２号証について
　上記ア（イ）ｄに記載したように、甲第１２号証の図１には、リセットトランジスタ１０７のゲート電極１０７’が図１の縦方向に延び、ソースフォロアトランジスタ１０８のゲート電極１０８’が図１の横方向に延びる構成が見て取れる。
　しかし、甲１２発明において、図１を参酌して、リセットトランジスタのゲートは、ソースフォロアトランジスタのゲートが延在する方向と交差する方向に延在するように構成した場合には、図６の構成を、リセットトランジスタのゲートは、ソースフォロアトランジスタのゲートが延在する方向と交差する方向に延在するように変更するのではなく、図１の構成そのものを採用することが自然であり、その場合には、ソースフォロアトランジスタ１０８とリセットトランジスタ１０７とは、一直線上に並ぶ構成でなくなる。
　そうすると、甲１２発明に、甲第１２号証の図１に示された構成を適用しても、本件訂正発明１のような構成にはならない。
　
　また、上記ア（イ）で検討したように、甲第１２号証以外にも、甲第２号証、甲第６号証、甲第１３号証、甲第１５号証には、リセットトランジスタが、ソースフォロアトランジスタが延在する方向と交差する方向に延在する構成が見て取れるので、以下では、甲第２号証、甲第６号証、甲第１３号証、甲第１５号証についての検討を行う。
　ｂ　甲第２号証について
　上記ア（イ）ａの検討と同様に、ソースフォロワトランジスタのゲート５１４の延在する方向とリセットトランジスタのゲート５１２の延在する方向が平行である甲１２発明のソースフォロアトランジスタを、甲２発明のようなゲート電極の形状の増幅トランジスタに置き換える動機はない。
　ｃ　甲第６号証について
　上記ア（イ）ｂの検討と同様に、増幅器３２のゲート電極がどの方向に延びているかについては不明である。
　したがって、甲１２発明に甲６発明を適用しても、相違点６に係る構成が容易に想到し得るものであるといえない。
　また、仮に、甲６発明の増幅器３２がゲート電極を指すものであるとしても、甲６発明の増幅器３２とリセットトランジスタ３６とは、浮動拡散部４１と浮動拡散部４２との並ぶ方向に関して一直線上に並ぶ構成でなく、そのような甲１２発明と異なる構成を前提とした甲６発明のリセットトランジスタ及び増幅器の構成を、甲１２発明に適用することは、当業者であっても容易に想到し得るものではない。
　ｄ　甲第１３号証について
　上記ア（イ）ｃの検討と同様に、リセットトランジスタＲＴのゲート電極とソースフォロワアンプトランジスタＳＦのゲート電極が、互いに交差する方向に延びるものであるか否かは明らかでない。
　したがって、甲１２発明に甲１３技術を適用しても、相違点６に係る構成が容易に想到し得るものであるといえない。
　また、仮に、甲１３技術のソースフォロワアンプトランジスタＳＦとリセットトランジスタＲＴとが、ともにゲート電極を指すものであるとしても、甲１３技術は、フローティングディフュージョンＦＤとソースフォロワアンプトランジスタＳＦとリセットトランジスタＲＴとは配線を介して接続されているものでなく、そのような甲１２発明と異なる構成を前提とした甲１３技術のソースフォロワアンプトランジスタＳＦとリセットトランジスタＲＴの構成を甲１２発明に適用することは、当業者であっても容易に想到し得るものではない。
　ｅ　甲第１５号証について
　上記ア（イ）ｅの検討と同様に、甲１５技術のリセットトランジスタと増幅トランジスタとＦＤ部ＦＤは、配線を介して接続されているものではなく、そのような甲１２発明と異なる構成を前提とした甲１５技術のリセットトランジスタと増幅トランジスタの構成を甲１２発明に適用することは、当業者であっても容易に想到し得るものではない。
　ｆ　まとめ
　したがって、相違点５及び７について検討するまでもなく、本件訂正発明１は、当業者であっても、甲１２発明、甲第２号証、甲第６号証、甲第１３号証、甲第１５号証に記載されている技術に基づいて容易に発明できたものであるとはいえない。
　エ　本件訂正発明１についてのまとめ
　本件訂正発明１は、甲第１号証に記載された発明、甲第２号証に記載された発明、甲第１２号証に記載された発明のいずれかの発明と周知技術に基づいて、当業者が容易に発明をすることができたとすることはできない。
（３）本件訂正発明３、４、５、１１、１２、１６、１７についての検討
　本件訂正発明３、４、５、１１、１２、１６、１７は、本件訂正発明１を直接若しくは間接に引用する発明であり、上記（２）のように、本件訂正発明１が当業者が容易に発明をすることができたとすることはできない以上、本件訂正発明３、４、５、１１、１２、１６、１７についても同様に当業者が容易に発明をすることができたとすることはできない。
第５　取消理由通知（決定の予告）において採用しなかった特許異議申立理由について
　１　特許異議申立書における特許異議申立理由
　特許異議申立書における、請求項１〜２０に係る特許に対しての特許異議申立理由は、以下のとおりである。（特許異議申立書の「３．申立ての理由（５）むすび」）
（１）理由１：特許法第２９条第１項第３号（同法第１１３条第２号）
　ア　請求項１〜３、５〜８、１１〜１３、１６〜１８に係る発明は、甲第１号証に記載された発明である。
　イ　請求項１〜３、５、６、１１〜１３、１６〜１８に係る発明は、甲第２号証に記載された発明である。
　ウ　請求項１〜３、５〜７、９〜２０に係る発明は、甲第３号証に記載された発明である。
　エ　請求項１〜３、５〜７、９〜２０に係る発明は、甲第４号証に記載された発明である。
　オ　請求項１、３、５、１１、１２、１６、１７に係る発明は、甲第５号証に記載された発明である。
　カ　請求項１〜２０に係る発明は、甲第６号証に記載された発明である。
　キ　請求項１〜７、１０〜１３、１５〜１８、２０に係る発明は、甲第１２号証に記載された発明である。
（２）理由２：特許法第２９条第２項（同法第１１３条第２号）
　ア　請求項１〜８、１１〜１３、１６〜１８に係る発明は、甲第１号証に記載された発明及び周知技術に基づき、容易にすることができた発明である。
　イ　請求項１〜８、１１〜１３、１６〜１８に係る発明は、甲第２号証に記載された発明及び周知技術に基づき、容易にすることができた発明である。
　ウ　請求項１〜２０に係る発明は、甲第３号証に記載された発明及び周知技術に基づき、容易にすることができた発明である。
　エ　請求項１〜２０に係る発明は、甲第４号証及び周知技術に基づき、容易にすることができた発明である。
　オ　請求項１、３〜５、１１、１２、１６、１７に係る発明は、甲第５号証及び周知技術に基づき、容易にすることができた発明である。
　カ　請求項１〜２０に係る発明は、甲第６号証に記載された発明及び周知技術に基づき、容易にすることができた発明である。
　キ　請求項１〜６、１０〜１３、１５〜１８、２０に係る発明は、甲第７号証に記載された発明及び周知技術に基づき、容易にすることができた発明である。
　ク　請求項１〜７、１０〜１３、１５〜１８、２０に係る発明は、甲第８号証に記載された発明及び周知技術に基づき、容易にすることができた発明である。
　ケ　請求項１〜８、１０〜１３、１５〜１８、２０に係る発明は、甲第１２号証に記載された発明及び周知技術に基づき、容易にすることができた発明である。
　このうち、（２）ア、イ、ケについては、取消理由通知（決定の予告）で採用した取消理由であり、上記第４で判断したのでここでは言及しない。
　２　当審の判断
（１）各甲号証について
　異議申立人は、異議申立書にて、甲第１号証〜甲第１４号証を提示し、令和１年１１月６日付け意見書にて、甲第１５号証〜甲第１９号証を提示している。
　このうち、甲第１号証、甲第２号証、甲第１２号証、甲第６号証、甲第８号証、甲第１５号証に記載された事項、各甲号証に記載された発明若しくは技術については、上記第４の２（１）に記載したとおりである。
　したがって、以下では甲第３号証〜甲第５号証、甲第７号証、甲第９号証〜甲第１１号証、甲第１３号証、甲第１４号証、甲第１６号証〜甲第１９号証に記載された事項、各甲号証に記載された発明若しくは技術について検討する。
　ア　甲第３号証（特開２０１３−１４９７４２号公報）
（ア）甲第３号証に記載された事項
　甲第３号証には、「撮像装置および撮像システム」に関し、図面とともに以下の事項が記載されている。
　なお、説明のために、下線を当審において付与した。
「【００２１】
　本明細書において、
２次元状に配された複数の光電変換部
光電変換部からの信号を読み出すためのトランジスタは、画素回路を構成する。
光電変換部からの信号を読み出すためのトランジスタは、増幅トランジスタ、リセットトランジスタ、選択トランジスタなどである。光電変換部と、光電変換部からの信号を読み出すためのトランジスタが画素を構成しうる。
「【００３３】
　図１（ａ）は実施例１の撮像装置の平面レイアウトを示す概略図である。本実施例の
撮像装置は、フィールド領域１０１と活性領域１０２とを含む半導体基板を有する。
活性領域１０２には光電変換部やトランジスタを構成する半導体領域が配される。
【００３４】
　
活性領域１０２には、ＰＤ３Ａ、ＰＤ３Ｂ、ＰＤ４Ａ、ＰＤ４Ｂが配される。
「【００３８】
　本実施例では、
同色の２つのＰＤ３Ａ、ＰＤ３Ｂの間に、Ｐ型の半導体領域で構成されるポテンシャルバリア１０３が形成されうる。
「【００４３】
　
活性領域１０２には、ＰＤからの電荷が転送されるフローティングディフュージョン（以下、ＦＤ）領域２１Ａ、２１Ｂ、２２Ａ、２２Ｂが配される。
ＰＤの電荷をＦＤ領域に転送する転送トランジスタ５Ａ、５Ｂ、６Ａ、６Ｂが設けられている。ＦＤ領域は、それぞれ不図示の配線によって、増幅トランジスタ７Ａ、７Ｂ、８Ａ、８Ｂに接続される。
リセットトランジスタ９Ａ、９Ｂ、１０Ａ、１０Ｂ、および選択トランジスタ１１Ａ、１１Ｂ、１２Ａ、１２Ｂが配される。リセットトランジスタは、増幅トランジスタの入力ノードを所定電圧にリセットする。
信号出力線は、複数の配線層のうち電源配線２Ａ〜２Ｃと同じ配線層に配される。各トランジスタは、ソースあるいはドレインを構成する半導体領域、及びポリシリコンなどで構成されるゲート電極を含んでいる。
「【００７３】
　図３（ａ）は実施例３の撮像装置の平面レイアウトを示す概略図である。本実施例において、増幅トランジスタ７Ａ、７Ｂのドレインは共通の半導体領域で構成される。そして、
増幅トランジスタ７Ａ、７Ｂのドレインは共通のコンタクトプラグ１１０を介して電源配線２Ａに接続される。
【００７４】
　さらに、本実施例において、リセットトランジスタ９Ａ、９Ｂのドレインは共通の半導体領域で構成される。そして、
リセットトランジスタ９Ａ、９Ｂのドレインは共通のコンタクトプラグ２０１を介して電源配線２Ａに接続される。
（イ）甲第３号証に記載された発明 
　上記甲第３号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第３号証に記載された発明を認定する。
　ａ　段落００４３には、「ＦＤ領域は、それぞれ不図示の配線によって、増幅トランジスタ７Ａ、７Ｂ、８Ａ、８Ｂに接続される。」と記載されており、ここで、「不図示の配線」との記載から、当該配線は、電源配線２Ａ〜２Ｃとは異なる配線であるといえる。また、段落００４３の「選択トランジスタは、増幅トランジスタのソースと不図示の信号出力線との導通を制御する。」との記載から、信号出力線とも異なる配線といえる。
　ｂ　図３（ｂ）より、
　増幅トランジスタ７Ａ、７Ｂは、リセットトランジスタ９Ａ、９Ｂと接続していること、
　リセットトランジスタ９Ａ、９Ｂは、ＦＤ領域２１ＡとＦＤ領域２１Ｂからの信号を受けることが見て取れる。
　ｃ　図３（ａ）より、
　リセットトランジスタ９Ａ、９Ｂは、ＦＤ領域２１ＡとＦＤ領域２１Ｂとの並ぶ方向に関してＦＤ領域２１ＡとＦＤ領域２１Ｂとの間に配置され、一直線上に並ぶこと、
　リセットトランジス夕９Ａ、９Ｂは、画素内において、転送トランジスタ５Ａと転送トランジスタ５Ｂとが並ぶ方向に関して、転送トランジスタの５Ａと転送トランジスタ５Ｂとの間に配置されること、
　リセットトランジスタ９Ａ、９Ｂは、画素内において、ＰＤ３Ａ、３Ｂの並ぶ方向において、ＰＤ３ＡとＰＤ３Ｂとの間に配置されること、
　リセットトランジスタ９Ａ、９Ｂは、転送トランジスタの５Ａ、転送トランジスタ５Ｂと、ＦＤ領域２１Ａ、ＦＤ領域２１Ｂを介して接続されていること
が見て取れる。
　ｄ　上記（ア）の記載、上記ａ〜ｃの記載より、甲第３号証には、次の発明（以下、「甲３発明」という。）が記載されていると認められる。なお、説明のために（３ａ）〜（３ｔ）の記号を当審において付与した。以下、構成３ａ〜構成３ｔと称する。
（甲３発明）
（３ａ）２次元状に配された複数の光電変換部と、画素回路を構成する光電変換部からの信号を読み出すためのトランジスタである増幅トランジスタ、リセットトランジスタ、選択トランジスタを有し、
（３ｂ）光電変換部と、光電変換部からの信号を読み出すためのトランジスタが画素を構成し、
（３ｃ）フィールド領域１０１と活性領域１０２とを含む半導体基板を有し、
（３ｄ）活性領域１０２には光電変換部やトランジスタを構成する半導体領域が配され、
（３ｅ）活性領域１０２には、ＰＤ３Ａ、ＰＤ３Ｂ、ＰＤ４Ａ、ＰＤ４Ｂが配され、
（３ｆ）２つのＰＤ３Ａ、ＰＤ３Ｂの間に、Ｐ型の半導体領域で構成されるポテンシャルバリア１０３が形成され、
（３ｇ）活性領域１０２には、ＰＤからの電荷が転送されるＦＤ領域２１Ａ、２１Ｂ、２２Ａ、２２Ｂが配され、ＰＤの電荷をプラグを介して転送トランジスタ５Ａ、５Ｂ、６Ａ、６Ｂが設けられ、
（３ｈ）信号出力線は、複数の配線層のうち電源配線２Ａ〜２Ｃと同じ配線層に配され、
（３ｉ）ＦＤ領域は、電源配線２Ａ〜２Ｃ及び信号出力線と異なる配線によって、増幅トランジスタ７Ａ、７Ｂ、８Ａ、８Ｂに接続され、
（３ｊ）リセットトランジスタ９Ａ、９Ｂ、１０Ａ、１０Ｂ、および選択トランジスタ１１Ａ、１１Ｂ、１２Ａ、１２Ｂが配され、リセットトランジスタは、増幅トランジスタの入力ノードを所定電圧にリセットし、
（３ｋ）各トランジスタは、ソースあるいはドレインを構成する半導体領域、及びポリシリコンなどで構成されるゲート電極を含んでおり、
（３ｌ）増幅トランジスタ７Ａ、７Ｂのドレインは共通のコンタクトプラグ１１０を介して電源配線２Ａに接続され、
（３ｍ）増幅トランジスタ７Ａ、７Ｂは、リセットトランジスタ９Ａ、９Ｂと接続し
（３ｎ）リセットトランジスタ９Ａ、９Ｂのドレインは共通のコンタクトプラグ２０１を介して電源配線２Ａに接続され、
（３ｏ）リセットトランジスタ９Ａ、９Ｂは、ＦＤ領域２１ＡとＦＤ領域２１Ｂからの信号を受け、
（３ｐ）リセットトランジスタ９Ａ、９Ｂは、ＦＤ領域２１ＡとＦＤ領域２１Ｂとの並ぶ方向に関してＦＤ領域２１ＡとＦＤ領域２１Ｂとの間に配置され、一直線上に並び、
（３ｑ）リセットトランジス夕９Ａ、９Ｂは、画素内において、転送トランジスタ５Ａと転送トランジスタ５Ｂとが並ぶ方向に関して、転送トランジスタの５Ａと転送トランジスタ５Ｂとの間に配置され、
（３ｒ）リセットトランジスタ９Ａ、９Ｂは、画素内において、ＰＤ３Ａ、３Ｂの並ぶ方向において、ＰＤ３ＡとＰＤ３Ｂとの間に配置され、
（３ｓ）リセットトランジスタ９Ａ、９Ｂは、転送トランジスタの５Ａ、転送トランジスタ５Ｂと、ＦＤ領域２１Ａ、ＦＤ領域２１Ｂを介して接続されている
（３ｔ）撮像装置。
　イ　甲第４号証（特開２０１３−１４９７４０号公報）
（ア）甲第４号証に記載された事項
　甲第４号証には、「撮像装置および撮像システム」に関し、図面とともに以下の事項が記載されている。
　なお、説明のために、下線を当審において付与した。
「【００２０】
　［第１の実施形態］本発明の第１の実施形態について、図１を例に説明する。本発明の第１の実施形態に係る撮像装置は、複数の光電変換部を有する。複数の光電変換部が配された領域が撮像領域である。
複数の光電変換部が行列状に配された
光電変換部は例えばフォトダイオード（以下、ＰＤ）１１である。
「【００４３】
　本実施例の
撮像装置は、フィールド領域１と活性領域２とを含む半導体基板を有する。
活性領域２には光電変換部やトランジスタを構成する半導体領域が配される。
【００４４】
　
活性領域２には、ＰＤ１１ａ〜１１ｈが配される。
「【００４８】
　
活性領域２には、ＰＤからの電荷が転送されるフローティングディフュージョン（以下、ＦＤ）領域１３ａ、１３ｂが配される。
ＰＤ１１の電荷をＦＤ領域１３に転送する転送トランジスタ１２ａ、１２ｂが設けられている。ＦＤ領域１３ａ、１３ｂは、それぞれ不図示の配線によって、増幅トランジスタ１５ａ、１５ｂに接続される。
リセットトランジスタ１４ａ、１４ｂ、および選択トランジスタ１６ａ、１６ｂが配される。リセットトランジスタ１４は、増幅トランジスタの入力を所定電圧にリセットする。
増幅トランジスタ１５ａ、１５ｂのドレインは
共通のコンタクトプラグ１９を介して電源配線に接続される。
２つのリセットトランジスタ１４のドレインは
共通のコンタクトプラグ１８に接続される。
「【００５７】
　また、図２（ｂ）では省略されているが、
ウェルコンタクトプラグ１７とポテンシャルバリア３との間に配された絶縁体分離部の上に、転送トランジスタ１２のゲート電極が配される。
「【００８２】
　また、本実施例の撮像装置は
複数の配線層を有する。
（イ）甲第４号証に記載された発明 
　上記甲第４号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第４号証に記載された発明を認定する。
　ａ　段落００４８には、「ＦＤ領域１３ａ、１３ｂは、それぞれ不図示の配線によって、増幅トランジスタ１５ａ、１５ｂに接続される。」と記載されており、ここで、「不図示の配線」との記載から、当該配線は、電源配線２Ａ〜２Ｃとは異なる配線であるといえる。
　ｂ　図４（なお、ＰＤ１１ｃの転送トランジスタ、ＦＤ領域、増幅トランジスタ、リセットトランジスタをそれぞれ、１２ｃ、１３ｃ、１４ｃ、１５ｃとする。）より、
　リセットトランジスタ１４ｂ、１４ｃは、転送トランジスタ１２ｂ、１２ｃと、ＦＤ領域１３ｂ、１３ｃを介して接続されていること、
　リセットトランジスタ１４ｂ、１４ｃは、ＦＤ領域１３ｂとＦＤ領域１３ｃとの並ぶ方向に関してＦＤ領域１３ｂとＦＤ領域１３ｃとの間に配置され、一直線上に並ぶこと、
　リセットトランジス夕１４ｂ、１４ｃは、画素内において、転送トランジスタ１２ｂと転送トランジスタ１２ｃとが並ぶ方向に関して、転送トランジスタ１２ｂと転送トランジスタ１２ｃとの間に配置されること、
　リセットトランジスタ１４ｂ、１４ｃは、画素内において、ＰＤ１１ｂ、１１ｃの並ぶ方向において、ＰＤ１１ｂとＰＤ１１ｃとの間に配置されること
が見て取れる。
　ｃ　図３より、
　増幅トランジスタ１０５、１０６は、ＦＤ領域１０９、１１０を介してリセットトランジスタ１１１、１１２に接続されていること
が見て取れる。
　ｄ　上記（ア）の記載、上記ａ〜ｃの記載より、甲第４号証には、次の発明（以下、「甲４発明」という。）が記載されていると認められる。なお、説明のために（４ａ）〜（４ｎ）の記号を当審において付与した。以下、構成４ａ〜構成４ｎと称する。
（甲４発明）
（４ａ）複数の光電変換部（例えば、ＰＤ１１）が行列状に配され、
（４ｂ）フィールド領域１と活性領域２とを含む半導体基板を有し、
（４ｃ）活性領域２には光電変換部やトランジスタを構成する半導体領域が配され、
（４ｄ）活性領域２には、ＰＤ１１ａ〜１１ｈが配され、
（４ｅ）活性領域２には、ＰＤからの電荷が転送されるＦＤ領域１３ａ、１３ｂが配され、ＰＤ１１の電荷をＦＤ領域１３に転送する転送トランジスタ１２ａ、１２ｂが設けられ、ＦＤ領域１３ａ、１３ｂは、電源配線と異なる配線によって、増幅トランジスタ１５ａ、１５ｂに接続され、リセットトランジスタ１４ａ、１４ｂ、および選択トランジスタ１６ａ、１６ｂが配され、リセットトランジスタ１４は、増幅トランジスタの入力を所定電圧にリセットし、
（４ｆ）増幅トランジスタ１５ａ、１５ｂのドレインは共通のコンタクトプラグ１９を介して電源配線に接続され、
（４ｇ）２つのリセットトランジスタ１４のドレインは共通のコンタクトプラグ１８に接続され、
（４ｈ）複数の配線層を有し、
（４ｉ）リセットトランジスタ１４ｂ、１４ｃは、転送トランジスタ１２ｂ、１２ｃと、ＦＤ領域１３ｂ、１３ｃを介して接続され、ＦＤ領域１３ｂとＦＤ領域１３ｃとの並ぶ方向に関してＦＤ領域１３ｂとＦＤ領域１３ｃとの間に配置され、一直線上に並び、
（４ｊ）リセットトランジス夕１４ｂ、１４ｃは、画素内において、転送トランジスタ１２ｂと転送トランジスタ１２ｃとが並ぶ方向に関して、転送トランジスタ１２ｂと転送トランジスタ１２ｃとの間に配置され、
（４ｋ）リセットトランジスタ１４ｂ、１４ｃは、画素内において、ＰＤ１１ｂ、１１ｃの並ぶ方向において、ＰＤ１１ｂとＰＤ１１ｃとの間に配置され、
（４ｌ）増幅トランジスタ１０５、１０６は、ＦＤ領域１０９、１１０を介してリセットトランジスタ１１１、１１２に接続され、
（４ｍ）ウェルコンタクトプラグ１７とポテンシャルバリア３との間に配された絶縁体分離部の上に、転送ゲート電極が配される
（４ｎ）撮像装置。
　ウ　甲第５号証（米国特許出願公開第２０１０／１３３５９０号明細書）
（ア）甲第５号証に記載された事項
　甲第５号証には、「SHARED PHOTODIODE IMAGE SENSOR」に関し、図面とともに以下の事項が記載されている。 
　なお、括弧内は、異議申立人の訳を参考にして当審で訳したものである。また、説明のために、下線を当審において付与した。
「[0055] As shown in FIG.2,the two adjacent pixels Px1 and Px2 share one photodiode 200 and are disposed symmetrically centering on the photodiode 200.」
（図２に示されるように、
２つの隣接するピクセルＰｘ１及びＰｘ２が１つのフォトダイオード２００を共有し、フォトダイオード２００を中心にして対称的に配置される。
「[0058] Two transfer transistors 310 and 315 are disposed symmetrically centering on the photodiode 300, and the photodiode 300 is connected to two diffusion regions 311 and 316 through the transfer transistors 310 and 315, respectively.」
（
２つの転送トランジスタ３１０及び３１５がフォトダイオード３００を中心にして対称的に配置され、フォトダイオード３００は、２つの拡散領域３１１及び３１６に、それぞれ転送トランジスタ３１０及び３１５を通して接続される。
「[0059] Terminals which are connected to reset transistors QR1 and QR2 and driving transistors QS1 and QS2 are formed on the diffusion regions 311 and 316, respectively. A configuration of the terminals is not limited to that of FIG.3.」
（
リセットトランジスタＱＲ１及びＱＲ２並びに駆動トランジスタＱＳ１及びＱＳ２に接続される端子は、それぞれ拡散領域３１１及び３１６の上に形成される。
「[0076] FIG.9 to 11 are plane views illustrating image sensors to which the embodiment of FIG.7 or 8 isapplied.」
（図９〜１１は、図７又は８の実施形態が適用されるイメージセンサを示す平面図である。）
（イ）甲第５号証に記載された発明 
　上記甲第５号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第５号証に記載された発明を認定する。
　ａ　図９より、
　２つの拡散領域３１１及び３１６と、駆動トランジスタＱＳ１及びＱＳ２と、リセットトランジスタＲＳＴ１及びＲＳＴ２とは、平面視において、拡散領域３１１と拡散領域３１６との並ぶ方向に関して一直線上に並び、
　駆動トランジスタＱＳ１及びＱＳ２は凸形状若しくは凸を１８０度回転した形状であり、リセットトランジスタＲＳＴ１及びＲＳＴ２は紙面における横長の長方形状であることが見て取れる。
　ｂ　上記（ア）の記載、上記ａの記載より、甲第５号証には、次の発明（以下、「甲５発明」という。）が記載されていると認められる。なお、リセットトランジスタに関して、段落００５９では、ＱＲ１、ＱＲ２とし、図９では、ＲＳＴ１、ＲＳＴ２としているが、両者は同じものを指すことから、以下では、ＲＳＴ１、ＲＳＴ２とする。
　また、説明のために（５ａ）〜（５ｇ）の記号を当審において付与した。以下、構成５ａ〜構成５ｇと称する。
（甲５発明）
（５ａ）２つの隣接するピクセルＰｘ１及びＰｘ２が１つのフォトダイオード２００を共有し、フォトダイオード２００を中心にして対称的に配置され、
（５ｂ）２つの転送トランジスタ３１０及び３１５がフォトダイオード３００を中心にして対称的に配置され、
（５ｃ）フォトダイオード３００は、２つの拡散領域３１１及び３１６に、それぞれ転送トランジスタ３１０及び３１５を通して接続され、
（５ｄ）リセットトランジスタＲＳＴ１及びＲＳＴ２並びに駆動トランジスタＱＳ１及びＱＳ２に接続される端子は、それぞれ拡散領域３１１及び３１６の上に形成され、
（５ｅ）２つの拡散領域３１１及び３１６と、駆動トランジスタＱＳ１及びＱＳ２と、リセットトランジスタＲＳＴ１及びＲＳＴ２とは、平面視において、拡散領域３１１と拡散領域３１６との並ぶ方向に関して一直線上に並び、
（５ｆ）駆動トランジスタＱＳ１及びＱＳ２は凸形状若しくは凸を１８０度回転した形状であり、リセットトランジスタＲＳＴ１及びＲＳＴ２は紙面における横長の長方形状である
（５ｇ）イメージセンサ。
　エ　甲第７号証（特開２０１０−２１２７６９号公報）
（ア）甲第７号証に記載された事項
　甲第７号証には、「撮像装置」に関し、図面とともに以下の事項が記載されている。
　なお、説明のために、下線を当審において付与した。
「【００２１】
　
フォトダイオードアレイＰＤＡは、各列の連続して並ぶ４個ごとにグループを構成する。各グループの４個のフォトダイオードＰＤは、複数のトランジスタ（図２の転送トランジスタＴＸ、増幅トランジスタＡＭＩ、選択トランジスタＳＥＬ、およびリセットトランジスタＲＳＴ）とともに画素ユニットＰＵを構成する。
「【０１０２】
　この結果、
各フォトダイオードＰＤとそれに対応するフローティングディフュージョンＦＤとを含めた各画素の活性領域
斜め方向に隣接する画素の活性領域は、互いに並進対称の関係にあり、行方向に隣接する画素の活性領域は、互いに線対称の関係にある
「【０１０６】
　また、画素ユニットＰＵ２ａの場合、リセットトランジスタＲＳＴは、フォトダイオードＰＤ９ａに対して＋Ｙ方向に隣接したトランジスタ領域ＴＲＡ２に、金属配線ＦＤＬ２ａと隣接の金属配線ＦＤＬ３ａとを接続する接続トランジスタＳＷと組合わせて設けられる。リセットトランジスタＲＳＴおよび接続トランジスタＳＷも、ゲート長方向が行方向と略一致した状態で直列接続されて配置される。リセットトランジスタＲＳＴのソース領域と接続トランジスタＳＷのドレイン領域は一体化される。これによって、トランジスタを配置するのに要するスペースを減らすことができる。なお、
リセットトランジスタＲＳＴおよび接続トランジスタＳＷの活性領域の形状と、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬの活性領域の形状はほぼ同じである。
「【０１１４】
　［実施の形態２］図８は、画素アレイ部１０Ａのレイアウトを模式的に示す平面図である。図８の画素アレイ部１０Ａのレイアウトは、図７に示した実施の形態１の画素アレイ部１０のレイアウト変形例である。図８には、フォトダイオードアレイＰＤＡの第１、第２列目（Ｃ１，Ｃ２）および第５行目〜第８行目（Ｒ５〜Ｒ８）のフォトダイオードＰＤが図示されている。
フォトダイオードＰＤは、半導体基板上で列方向および行方向にそれぞれ等間隔で配置される。
【０１１５】
　
画素アレイ部１０Ａは、フォトダイオードアレイＰＤＡの各列の４個のフォトダイオードＰＤごとにグループを構成し、各グループが画素ユニットＰＵに対応する。具体的に、
画素ユニットＰＵ２ａはフォトダイオードＰＤ５ａ，ＰＤ６ａ，ＰＤ７ａ，ＰＤ８ａを含み、
【０１１６】
　
フローティングディフュージョンＦＤは、フォトダイオードＰＤと個別に対応し、
転送トランジスタＴＸは、互いに対応するフォトダイオードＰＤとフローティングディフュージョンＦＤとの間に設けられる。」
「【０１２１】
　さらに、
各画素ユニットＰＵには、フローティングディフュージョンＦＤを接続する金属配線ＦＤＬが設けられる。金属配線ＦＤＬは、対応のリセットトランジスタＲＳＴのソース領域、および増幅トランジスタＡＭＩのゲート電極層とコンタクトホールＣＨを介して接続され
（イ）甲第７号証に記載された発明 
　上記甲第７号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第７号証に記載された発明を認定する。
　ａ　図８より、
　２つのフローティングディフュージョンＦＤのそれぞれと、増幅トランジスタＡＭＩのゲート電極と、リセットトランジスタＲＳＴのソース領域とは、平面視において、２つのＦＤのうちの一方のＦＤと他方のＦＤとの並ぶ方向に関して一直線上に並ぶこと、
　増幅トランジスタＡＭＩは、２つのＦＤのうちの一方のＦＤと他方のＦＤとの並ぶ方向に関して一方のＦＤと他方のＦＤとの間に配置されていること、
　増幅トランジスタＡＭＩのゲート電極は、紙面に対して、上下方向に延び、上端から右方向に延び、右端から上方向に延び、上端から右方向に延びる形状であり、リセットトランジスタＲＳＴのゲート電極は、紙面に対して、上下方向に延び、上端から右方向に延び、右端から下方向に延びる形状であること、
　金属配線ＦＤＬ２ａは、ＳＷと接続する際に、紙面に対して上側では左に曲げられ、下側では右に曲げられて接続しているが、２つのフローティングディフュージョンＦＤのそれぞれと、増幅トランジスタＡＭＩのゲート電極と、リセットトランジスタＲＳＴのソース／ドレインとは、金属配線ＦＤＬ２ａが一直線に延びている区間で接続されていること
が見て取れる。
　ｂ　上記（ア）の記載、上記ａの記載より、甲第７号証には、次の発明（以下、「甲７発明」という。）が記載されていると認められる。なお、説明のために（７ａ）〜（７ｎ）の記号を当審において付与した。以下、構成７ａ〜構成７ｎと称する。
（甲７発明）
（７ａ）フォトダイオードＰＤは、半導体基板上で列方向および行方向にそれぞれ等間隔で配置され、
（７ｂ）フォトダイオードアレイＰＤＡは、各列の連続して並ぶ４個ごとにグループを構成し、
（７ｃ）各グループの４個のフォトダイオードＰＤは、転送トランジスタＴＸ、増幅トランジスタＡＭＩ、選択トランジスタＳＥＬ、およびリセットトランジスタＲＳＴとともに画素ユニットＰＵを構成し、
（７ｄ）各フォトダイオードＰＤとそれに対応するフローティングディフュージョンＦＤとを含めた各画素の活性領域に関して、斜め方向に隣接する画素の活性領域は、互いに並進対称の関係にあり、行方向に隣接する画素の活性領域は、互いに線対称の関係にあり、
（７ｅ）画素アレイ部１０Ａは、フォトダイオードアレイＰＤＡの各列の４個のフォトダイオードＰＤごとにグループを構成し、各グループが画素ユニットＰＵに対応し、具体的に、画素ユニットＰＵ２ａはフォトダイオードＰＤ５ａ，ＰＤ６ａ，ＰＤ７ａ，ＰＤ８ａを含み、
（７ｆ）フローティングディフュージョンＦＤは、フォトダイオードＰＤと個別に対応し、
（７ｇ）転送トランジスタＴＸは、互いに対応するフォトダイオードＰＤとフローティングディフュージョンＦＤとの間に設けられ、
（７ｈ）各画素ユニットＰＵには、フローティングディフュージョンＦＤを接続する金属配線ＦＤＬが設けられ、金属配線ＦＤＬは、対応のリセットトランジスタＲＳＴのソース領域、および増幅トランジスタＡＭＩのゲート電極層とコンタクトホールＣＨを介して接続され、
（７ｉ）リセットトランジスタＲＳＴおよび接続トランジスタＳＷの活性領域の形状と、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬの活性領域の形状はほぼ同じであり、
（７ｊ）２つのフローティングディフュージョンＦＤのそれぞれと、増幅トランジスタＡＭＩのゲート電極と、リセットトランジスタＲＳＴのソース領域とは、平面視において、２つのＦＤのうちの一方のＦＤと他方のＦＤとの並ぶ方向に関して一直線上に並び、
（７ｋ）増幅トランジスタＡＭＩは、２つのＦＤのうちの一方のＦＤと他方のＦＤとの並ぶ方向に関して一方のＦＤと他方のＦＤとの間に配置されていること、
（７ｌ）増幅トランジスタＡＭＩのゲート電極は、紙面に対して、上下方向に延び、上端から右方向に延び、右端から上方向に延び、上端から右方向に延びる形状であり、リセットトランジスタＲＳＴのゲート電極は、紙面に対して、上下方向に延び、上端から右方向に延び、右端から下方向に延びる形状であること、
（７ｍ）金属配線ＦＤＬ２ａは、ＳＷと接続する際に、紙面に対して上側では左に曲げられ、下側では右に曲げられて接続しているが、２つのフローティングディフュージョンＦＤのそれぞれと、増幅トランジスタＡＭＩのゲート電極と、リセットトランジスタＲＳＴのソース／ドレインとは、金属配線ＦＤＬ２ａが一直線に延びている区間で接続されている
（７ｎ）撮像装置。
　オ　甲第９号証（特開２０１３−１０６１９４号公報）
（ア）甲第９号証に記載された事項
　甲第９号証には、「撮像装置の駆動方法」に関し、図面とともに以下の事項が記載されている。
　なお、説明のために、下線を当審において付与した。
「【０００９】
　（実施例１）図１は本実施例の
撮像装置
光電変換ユニット１００は、複数の光電変換素子を有し、
【００１０】
　
転送トランジスタ１０２Ａ、１０２Ｂは複数の光電変換素子の各々に対応して設けられ、対応する光電変換素子の信号を増幅部の入力ノード１０３に転送する。複数の光電変換ユニットの各々に対応して配された複数のレンズを有するレンズアレイ（不図示）が光電変換素子の上部に配される。レンズアレイの各レンズは同一光電変換ユニットの複数の光電変換素子に集光する。
「【００４６】
　特に本実施例の撮像装置のように、
１つの撮像用の画素を２つの光電変換素子に分けて構成している場合、光電変換素子１０１Ａと１０１Ｂの間にはポテンシャル障壁を設ける
（イ）甲第９号証に記載された技術 
　上記（ア）の記載より、甲第９号証には、次の技術（以下、「甲９技術」という。）が記載されていると認められる。
（甲９技術）
　撮像装置であって、
　光電変換ユニット１００は、複数の光電変換素子を有し、
　転送トランジスタ１０２Ａ、１０２Ｂは複数の光電変換素子の各々に対応して設けられ、対応する光電変換素子の信号を増幅部の入力ノード１０３に転送し、
　複数の光電変換ユニットの各々に対応して配された複数のレンズを有するレンズアレイが光電変換素子の上部に配され、レンズアレイの各レンズは同一光電変換ユニットの複数の光電変換素子に集光し、
　１つの撮像用の画素を２つの光電変換素子に分けて構成し、光電変換素子１０１Ａと１０１Ｂの間にはポテンシャル障壁を設ける技術。
　カ　甲第１０号証（特開２０１３−８０７９７号公報）
（ア）甲第１０号証に記載された事項
　甲第１０号証には、「固体撮像装置およびカメラ」に関し、図面とともに以下の事項が記載されている。
　なお、説明のために、下線を当審において付与した。
「【０００９】
　図１〜図４、図１２を参照しながら本発明の第１実施形態の
固体撮像装置
半導体基板１０を含む。
複数の画素集合５０が配列された画素アレイ２０
を備えている。各画素集合５０は、複数の画素５１、５２、５３、５４を含み、各画素は、光電変換部ＰＤ、および、当該画素における回路の一部を構成する配線パターン６０を含む。光電変換部ＰＤは、半導体基板１０に形成され、
【００１０】
　図１には、画素集合５０の２つの構成例が示されている。点線は、各画素５１、５２、５３、５４の領域を示している。図１（ａ）に示す構成例は、１つのマイクロレンズ３０に対して２つの画素５１、５２が割り当てられた例、即ち、画素集合５０が２つの画素５１、５２で構成された例である。図１（ｂ）に示す構成例は、
１つのマイクロレンズ３０に対して４つの画素５１、５２、５３、５４が割り当てられ
「【００１４】
　なお、
転送トランジスタ２０３の２つの拡散領域（ソース、ドレイン）の一方は、光電変換部ＰＤと共通化され、他方は、フローティングディフュージョン２０４と共通化されている。転送トランジスタ２０３のゲート電極は、光電変換部ＰＤに蓄積された電荷をフローティングディフュージョン２０４に転送するチャネルを形成する。
【００１５】
　図３は、図１（ａ）のＡＢ線に沿った断面図である。図３を参照しながら第１実施形態の固体撮像装置１あるいは画素集合５０の構成を説明する。図３に示す例では、ｎ型の半導体基板１０が用いられている。
互いに異なる画素集合５０の間では、深いｐウェル３０２によって画素と画素とが分離されている。同一の画素集合５０の中では、深いｐウェル３１２によって画素と画素とが分離されている。ｐウェル３０２、３１２が形成されない領域に光電変換部ＰＤが形成されている。
（イ）甲第１０号証に記載された技術 
　上記（ア）の記載より、甲第１０号証には、次の技術（以下、「甲１０技術」という。）が記載されていると認められる。
（甲１０技術）
　固体撮像装置であって、
　半導体基板１０を含み、
　複数の画素集合５０が配列された画素アレイ２０を備え、
　各画素集合５０は、複数の画素５１、５２、５３、５４を含み、各画素は、光電変換部ＰＤ、および、当該画素における回路の一部を構成する配線パターン６０を含み、
　光電変換部ＰＤは、半導体基板１０に形成され、
　１つのマイクロレンズ３０に対して４つの画素５１、５２、５３、５４が割り当てられ、
　転送トランジスタ２０３の２つの拡散領域（ソース、ドレイン）の一方は、光電変換部ＰＤと共通化され、他方は、フローティングディフュージョン２０４と共通化され、
　転送トランジスタ２０３のゲート電極は、光電変換部ＰＤに蓄積された電荷をフローティングディフュージョン２０４に転送するチャネルを形成し、
　互いに異なる画素集合５０の間では、深いｐウェル３０２によって画素と画素とが分離され、同一の画素集合５０の中では、深いｐウェル３１２によって画素と画素とが分離され、
　ｐウェル３０２、３１２が形成されない領域に光電変換部ＰＤが形成されている技術。
　キ　甲第１１号証（特開２０１４−３０１４８号公報）
（ア）甲第１１号証に記載された事項
　甲第１１号証には、「固体撮像装置およびカメラ」に関し、図面とともに以下の事項が記載されている。
　なお、説明のために、下線を当審において付与した。
「【００１１】
　
複数の画素ユニット１０１は、複数行および複数列を構成するように配置され
各画素ユニット１０１は、複数の光電変換部として、第１光電変換部１０２ａおよび第２光電変換部１０２ｂとを含む。各画素ユニット１０１はまた、複数の光電変換部としての第１光電変換部１０２ａおよび第２光電変換部１０２ｂに対して共通に設けられた増幅部（増幅トランジスタ）１０５を含む。各画素ユニット１０１はまた、増幅部１０５の入力部１０４であるフローティングディフュージョンに第１光電変換部１０２ａ、第２光電変換部１０２ｂで発生した電荷をそれぞれ転送する第１転送トランジスタ１０３ａ、第２転送トランジスタ１０３ｂを含む。各画素ユニット１０１はまた、増幅部１０５の入力部１０４の電位をリセットするリセットトランジスタ１０６を含みうる。各画素ユニット１０１はまた、画素ユニット１０１を列信号線１１１に接続する選択トランジスタ１０７を含みうる。
【００１２】
　第１転送トランジスタ１０３ａ、第２転送トランジスタ１０３ｂ、リセットトランジスタ１０６および選択トランジスタ１０７のゲートには、前述の不図示の垂直走査回路によって駆動される駆動線１０８ａ、１０８ｂ、１０９、１１０がそれぞれ接続されている。第１実施形態では、
画素ユニット１０１の複数の光電変換部としての第１光電変換部１０２ａ、第２光電変換部１０２ｂに対して共通のマイクロレンズ１３５が設けられている
（イ）甲第１１号証に記載された技術 
　上記（ア）の記載より、甲第１１号証には、次の技術（以下、「甲１１技術」という。）が記載されていると認められる。
（甲１１技術）
　複数の画素ユニット１０１は、複数行および複数列を構成するように配置され、
　各画素ユニット１０１は、複数の光電変換部として、第１光電変換部１０２ａおよび第２光電変換部１０２ｂとを含み、
　各画素ユニット１０１はまた、複数の光電変換部としての第１光電変換部１０２ａおよび第２光電変換部１０２ｂに対して共通に設けられた増幅部（増幅トランジスタ）１０５を含み、
　各画素ユニット１０１はまた、増幅部１０５の入力部１０４であるフローティングディフュージョンに第１光電変換部１０２ａ、第２光電変換部１０２ｂで発生した電荷をそれぞれ転送する第１転送トランジスタ１０３ａ、第２転送トランジスタ１０３ｂを含み、
　各画素ユニット１０１はまた、増幅部１０５の入力部１０４の電位をリセットするリセットトランジスタ１０６を含み、
　各画素ユニット１０１はまた、画素ユニット１０１を列信号線１１１に接続する選択トランジスタ１０７を含み、
　画素ユニット１０１の複数の光電変換部としての第１光電変換部１０２ａ、第２光電変換部１０２ｂに対して共通のマイクロレンズ１３５が設けられている技術。
　ク　甲第１３号証（国際公開第２０１３／１４７１９９号）
（ア）甲第１３号証に記載された事項
　甲第１３号証には、「撮像素子、撮影方法、および撮像装置」に関し、図面とともに以下の事項が記載されている。
　なお、説明のために、下線を当審において付与した。
「【００９１】
　４つの画素にそれぞれ対応する４つのフォトダイオードＰＤ（ＰＤ１〜ＰＤ４）は、それぞれに対応する４つの転送トランジスタＴＸ（ＴＸ１〜ＴＸ４）の各ソースにそれぞれ接続される。各転送トランジスタＴＸ１〜ＴＸ４の各ゲートは、転送トランジスタＴＸ１〜ＴＸ４をオン／オフするための転送パルス信号が供給される制御線Ｃｎ１〜Ｃｎ４にそれぞれ接続される。各転送トランジスタＴＸ１〜ＴＸ４のドレインは、共通接続されてリセットトランジスタＲＴのソースに接続される。
リセットトランジスタＲＴのゲートは、リセットトランジスタＲＴをオン／オフするためのリセットパルス信号が供給される制御線Ｃｎ５に接続される。各転送トランジスタＴＸ１〜ＴＸ４のドレインとリセットトランジスタＲＴのソース間のいわゆるフローティングディフュージョンＦＤは、ソースフォロワアンプトランジスタＳＦのゲートに接続される。
【００９２】
　４つのフォトダイオードＰＤ１〜ＰＤ４は、それぞれに対応して設けられたカラーフィルタを透過した光を光電変換して信号電荷を生成する。
４つのフォトダイオードＰＤ１〜ＰＤ４により生成された信号電荷は、それぞれに対応する転送トランジスタＴＸ１〜ＴＸ４を介してフローティングディフュージョンＦＤに転送される。フローティングディフュージョンＦＤは、ソースフォロワアンプトランジスタＳＦのゲートに接続されている
リセットトランジスタＲＴは、フローティングディフュージョンＦＤの信号電荷を排出してリセットする。
【００９３】
　なお、
４つのフォトダイオードＰＤ１〜ＰＤ４で、フローティングディフュージョンＦＤ、ソースフォロワアンプトランジスタＳＦ、選択トランジスタＳおよびリセットトランジスタＲＴを共有する
【００９４】
　図２０（ａ）および（ｂ）は、撮像素子１２における、上述した回路の配置を例示する図である。図２０（ａ）では、代表して８×８画素分を抜き出して図示している。また、図２０（ｂ）は、図２０（ａ）における一つのマイクロレンズ４０（２×２画素分）に対応する部分を拡大した図である。図２０に示すように、
フローティングディフュージョンＦＤ、ソースフォロワアンプトランジスタＳＦ、選択トランジスタＳおよびリセットトランジスタＲＴは、１つのマイクロレンズ４０内で隣接する２行２列の４つの画素で共有されるのではなく、隣接する同色の２行２列の４つの画素で共有される。
（イ）甲第１３号証に記載された技術 
　上記甲第１３号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第１３号証に記載された技術を認定する。
　ａ　図２０（ｂ）より、
　ソースフォロワアンプトランジスタＳＦとリセットトランジスタＲＴとが、フローティングディフュージョンＦＤに配され、互いに交差する方向に延びることが見て取れる。
　ｂ　上記（ア）の記載、上記ａの記載より、甲第１３号証には、次の技術（以下、「甲１３技術」という。）が記載されていると認められる。
（甲１３技術）
　リセットトランジスタＲＴのゲートは、リセットトランジスタＲＴをオン／オフするためのリセットパルス信号が供給される制御線Ｃｎ５に接続され、
　各転送トランジスタＴＸ１〜ＴＸ４のドレインとリセットトランジスタＲＴのソース間のいわゆるフローティングディフュージョンＦＤは、ソースフォロワアンプトランジスタＳＦのゲートに接続され、
　４つのフォトダイオードＰＤ１〜ＰＤ４により生成された信号電荷は、それぞれに対応する転送トランジスタＴＸ１〜ＴＸ４を介してフローティングディフュージョンＦＤに転送され、
　フローティングディフュージョンＦＤは、ソースフォロワアンプトランジスタＳＦのゲートに接続され、
　リセットトランジスタＲＴは、フローティングディフュージョンＦＤの信号電荷を排出してリセットし、
　４つのフォトダイオードＰＤ１〜ＰＤ４で、フローティングディフュージョンＦＤ、ソースフォロワアンプトランジスタＳＦ、選択トランジスタＳおよびリセットトランジスタＲＴを共有し、
　フローティングディフュージョンＦＤ、ソースフォロワアンプトランジスタＳＦ、選択トランジスタＳおよびリセットトランジスタＲＴは、１つのマイクロレンズ４０内で隣接する２行２列の４つの画素で共有されるのではなく、隣接する同色の２行２列の４つの画素で共有され、
　ソースフォロワアンプトランジスタＳＦとリセットトランジスタＲＴとが、フローティングディフュージョンＦＤに配され、互いに交差する方向に延びる技術。
　ケ　甲第１４号証（国際公開第２００６／０２５０７９号）
（ア）甲第１４号証に記載された事項
　甲第１４号証には、「ＣＭＯＳ撮像素子」に関し、図面とともに以下の事項が記載されている。
　なお、説明のために、下線を当審において付与した。
「【００１５】
　図５の例では、
列方向に隣接する二つのＣＭＯＳ画素素子ＰＸ１およびＰＸ２の間において、リセットトランジスタ１０B、読出しトランジスタ１０Fおよび選択トランジスタ１０Ｓを共通に使っている。
「【００１８】
　図６を参照するに、この従来のレイアウトでは
前記ＣＭＯＳ画素素子ＰＸ１およびＰＸ２は、シリコン基板中に素子分離領域１０Ｉにより画成されたそれぞれの素子領域中に、列方向（図中、上下方向）に隣接して形成されており、素子ＰＸ１の浮遊拡散領域ＦＤ１と素子ＰＸ２の浮遊拡散領域ＦＤ２とが、前記シリコン基板表面を延在する配線パターン１０ｆで接続されている。
素子ＰＸ１においてフォトダイオード１０Ｄを形成する拡散領域と浮遊拡散領域ＦＤ１を形成する拡散領域とが連続した第１の素子領域１０Ｗ1を形成し、一方、素子ＰＸ２においてフォトダイオード１０Ｄを形成する拡散領域と浮遊拡散領域ＦＤ２を形成する拡散領域、さらに前記トランジスタ１０Ｂ，１０Ｆおよび１０Ｓを構成する拡散領域が、前記第1の素子領域１０Ｗ1とは別の、連続した第２の素子領域１０Ｗ2を形成する。
「【００３８】
　このように、図５に示すような
読出しトランジスタ１０Ｆを共通化した回路を実現する
複数の活性領域を、素子分離領域を隔てて形成する
「【００４５】
　図１１を参照するに、前記ＣＭＯＳ撮像素子２０は図５と同じ等価回路を有しており、
シリコン基板表面に素子分離領域２０Ｉにより画成された単一の素子領域２０Ｗ中に形成されている
「【００５８】
　さらに図１１のレイアウトでは、
前記転送ゲートトランジスタ２０Ｃ1、２０Ｃ2のゲート電極２０ＣＧ1および２０ＣＧ2のコンタクト２０ｃ4，２０ｃ5が、前記素子分離構造２０Ｉ上、前記素子領域部分２０Ｗ1に隣接して列方向に延在する拡散領域部分２０Ｗ3の切れ目に相当する部分に形成されており、
（イ）甲第１４号証に記載された技術 
　上記（ア）の記載より、甲第１４号証には、次の技術（以下、「甲１４技術」という。）が記載されていると認められる。
（甲１４技術）
　列方向に隣接する二つのＣＭＯＳ画素素子ＰＸ１およびＰＸ２の間において、リセットトランジスタ１０Ｂ、読出しトランジスタ１０Fおよび選択トランジスタ１０Ｓを共通に使い、
　前記ＣＭＯＳ画素素子ＰＸ１およびＰＸ２は、シリコン基板中に素子分離領域１０Ｉにより画成されたそれぞれの素子領域中に、列方向に隣接して形成されており、素子ＰＸ１の浮遊拡散領域ＦＤ１と素子ＰＸ２の浮遊拡散領域ＦＤ２とが、前記シリコン基板表面を延在する配線パターン１０ｆで接続され、
　素子ＰＸ１においてフォトダイオード１０Ｄを形成する拡散領域と浮遊拡散領域ＦＤ１を形成する拡散領域とが連続した第１の素子領域１０Ｗ1を形成し、一方、素子ＰＸ２においてフォトダイオード１０Ｄを形成する拡散領域と浮遊拡散領域ＦＤ２を形成する拡散領域、さらに前記トランジスタ１０Ｂ，１０Ｆおよび１０Ｓを構成する拡散領域が、前記第１の素子領域１０Ｗ1とは別の、連続した第２の素子領域１０Ｗ2を形成し、
　読出しトランジスタ１０Ｆを共通化した回路を実現し、
　複数の活性領域を、素子分離領域を隔てて形成し、
　シリコン基板表面に素子分離領域２０Ｉにより画成された単一の素子領域２０Ｗ中に形成され、
　前記転送ゲートトランジスタ２０Ｃ1、２０Ｃ2のゲート電極２０ＣＧ1および２０ＣＧ2のコンタクト２０ｃ4，２０ｃ5が、前記素子分離構造２０Ｉ上、前記素子領域部分２０Ｗ1に隣接して列方向に延在する拡散領域部分２０Ｗ3の切れ目に相当する部分に形成されている技術。
　コ　甲第１６号証（特開２０１３−８４７４０号公報）
（ア）甲第１６号証に記載された事項
　甲第１６号証には、「半導体装置の製造方法」に関し、図面とともに以下の事項が記載されている。
　なお、説明のために、下線を当審において付与した。
「【００２５】
　図３（ａ）、（ｂ）に示す様に、光電変換領域は第１層間絶縁層３１１で覆われている。第１層間絶縁層３１１は、酸化シリコン、ＢＰＳＧ，ＰＳＧ，ＢＳＧからなることが好ましい。図２に示す様に、増幅ゲート電極１３２０は、第５半導体領域１３５（浮遊拡散領域）に向かって延在している。そして、第５半導体領域１３５（浮遊拡散領域）と、増幅ゲート電極１３２０の双方が、シェアードコンタクトプラグ３２０で接続されている。
シェアードコンタクトプラグ３２０の代わりに、コンタクトプラグと配線層を用いて、第５半導体領域１３５と増幅トランジスタ１３２のゲート電極１３２０とを接続することもできる。
（イ）甲第１６号証に記載された技術 
　上記（ア）の記載より、甲第１６号証には、以下の技術（以下、「甲１６技術」という。）が記載されていると認められる。
（甲１６技術）
　シェアードコンタクトプラグ３２０の代わりに、コンタクトプラグと配線層を用いて、第５半導体領域１３５と増幅トランジスタ１３２のゲート電極１３２０とを接続する技術。
　サ　甲第１７号証（特開２０１０−６７７７４号公報）
（ア）甲第１７号証に記載された事項
　甲第１７号証には、「光電変換装置及び撮像システム」に関し、図面とともに以下の事項が記載されている。
　なお、説明のために、下線を当審において付与した。
「【００１２】
（
第１の実施形態
　本実施形態の光電変換装置を、図１及び図２を用いて説明する。まず、図２を用いて光電変換装置の画素回路の一例を説明する。」
「【００１６】
　図１（Ａ）及び図１（Ｂ）の各構成について説明する。１１はＰ型半導体領域である。Ｐ型半導体領域１１は半導体基板でもよく、またＮ型であってもよい。１はフォトダイオードを構成するＮ型半導体領域、２はＮ型半導体領域１に蓄積された電荷を読み出す転送用トランジスタのゲート電極、４は電荷が転送されるＮ型の半導体領域であり、ＦＤ部を構成する。
５は半導体領域４と増幅用トランジスタ（不図示）の入力ノードとを接続する配線であり、３は半導体領域４と配線５とを接続するコンタクトである。ここでは、半導体領域４と配線５とコンタクト３とは同一のノードとなっている。
「【００２５】
　（
第２の実施形態
　本実施形態について、図３を用いて説明する。図３（Ａ）は光電変換装置の２画素分の平面模式図であり、図３（Ｂ）は図３（Ａ）のＣＤ線に対応した断面模式図である。図３（Ａ）は図１（Ａ）と、図３（Ｂ）は図１（Ｂ）と対応している。図３において図１と同様の構成については、同一の符号を付し説明を省略する。また、図３においても図１と同様に着目部分以外の構成については省略している。
【００２６】
　本実施形態において、第１の実施形態と異なる点は、半導体領域４の上部の遮光部が２層配されていることである。更に、本実施形態では
半導体領域４から信号を読み出すためにシェアードコンタクトを用いている
半導体領域４とシェアードコンタクト３０と増幅用トランジスタのゲート電極３２とが同一ノードであり、ＦＤ部を構成している。」
（イ）甲第１７号証に記載された技術
　上記（ア）の記載より、甲第１７号証には、以下の技術（以下、「甲１７技術」という。）が記載されていると認められる。
（甲１７技術）
　半導体領域４と増幅用トランジスタの入力ノードとを接続する配線、半導体領域４と配線５とを接続するコンタクトがあり、半導体領域４と配線５とコンタクト３とは同一のノードとなっている第１の実施形態と、
　半導体領域４から信号を読み出すためにシェアードコンタクトを用いて、半導体領域４とシェアードコンタクト３０と増幅用トランジスタのゲート電極３２とが同一ノードであり、ＦＤ部を構成している第２の実施形態のいずれかを有する技術。
　シ　甲第１８号証（特開２０１０−２０６１７３号公報）
（ア）甲第１８号証に記載された事項
　甲第１８号証には、「光電変換装置およびカメラ」に関し、図面とともに以下の事項が記載されている。
　なお、説明のために、下線を当審において付与した。
「【００２５】
　
フォトダイオードＰＤ間には、ポテンシャル障壁１１が形成されている。
【００２６】
　増幅トランジスタＳＦのゲート１０７は、浮遊拡散部ＦＤに対して電気的に接続される。増幅トランジスタＳＦのゲート１０７は、ポリシリコンで構成されうる。この実施形態では、増幅トランジスタＳＦのゲート１０７は、コンタクトプラグ１０２によって浮遊拡散部ＦＤに対して電気的に接続される。ここで、開口率の向上または画素密度の向上の観点において、コンタクトプラグ１０２は、シェアードコンタクトプラグであることが好ましい。シェアードコンタクトプラグは、１つのトランジスタの拡散領域（ソースまたはドレイン）と他のトランジスタのゲートとを１つのコンタクトプラグで電気的に接続するコンタクトプラグである。なお、
増幅トランジスタＳＦのゲート１０７は、ゲート１０７に電気的に接続される１つのコンタクトプラグと、浮遊拡散部ＦＤに電気的に接続される他のコンタクトプラグと、少なくとも１つの導電パターンとを介して接続されてよい。」
（イ）甲第１８号証に記載された技術
　上記（ア）の記載より、甲第１８号証には、以下の技術（以下、「甲１８技術」という。）が記載されていると認められる。
（甲１８技術）
　フォトダイオードＰＤ間には、ポテンシャル障壁１１が形成され、
増幅トランジスタＳＦのゲート１０７は、ゲート１０７に電気的に接続される１つのコンタクトプラグと、浮遊拡散部ＦＤに電気的に接続される他のコンタクトプラグと、少なくとも１つの導電パターンとを介して接続されている技術。
　ス　甲第１９号証（特開２０１０−２１２２８８号公報）
（ア）甲第１９号証に記載された事項
　甲第１９号証には、「撮像装置」に関し、図面とともに以下の事項が記載されている。
　なお、説明のために、下線を当審において付与した。
「【００７４】
　さらに、各画素ユニットＰＵには、フローティングディフュージョンＦＤを接続する金属配線ＦＤＬが設けられる。たとえば、図５の画素ユニットＰＵ（３，３）の場合、フォトダイオードＰＤ（３，３），ＰＤ（４，３），ＰＤ（５，３），ＰＤ（６，３）の各々に対応するフローティングディフュージョンＦＤを接続する金属配線ＦＤＬ（３，３）が設けられる。
金属配線ＦＤＬ（３，３）は、対応のリセットトランジスタＲＳＴのソース領域および増幅トランジスタＡＭＩのゲート電極層ともコンタクトホールＣＨを介して接続される。」
「【００８５】
　金属配線ＦＤＬ（３，３）は、フォトダイオードＰＤ（３，３），ＰＤ（４，３），ＰＤ（５，３），ＰＤ（６，３）の−Ｘ方向側のエッジに沿って列方向に延在して設けられる。
金属配線ＦＤＬ（３，３）は、フローティングディフュージョンＦＤ１１，ＦＤ１２，ＦＤ１３，ＦＤ１４とコンタクトホール５１，５２，５３，５４を介して接続される。
金属配線ＦＤＬ（３，３）は、図６のリセットトランジスタＲＳＴ１１を構成する不純物領域２５Ａとコンタクトホール６１を介して接続され、
（イ）甲第１９号証に記載された技術
　上記（ア）の記載より、甲第１９号証には、以下の技術（以下、「甲１９技術」という。）が記載されていると認められる。
（甲１９技術）
　金属配線ＦＤＬ（３，３）は、
　対応のリセットトランジスタＲＳＴのソース領域および増幅トランジスタＡＭＩのゲート電極層ともコンタクトホールＣＨを介して接続され、
　フローティングディフュージョンＦＤ１１，ＦＤ１２，ＦＤ１３，ＦＤ１４とコンタクトホール５１，５２，５３，５４を介して接続され、
　リセットトランジスタＲＳＴ１１を構成する不純物領域２５Ａとコンタクトホール６１を介して接続される技術。
（２）上記１（１）ア、イ、キについて
　上記第４の２（２）ア（ア）ｐ、第４の２（２）イ（ア）ｐ、第４の２（２）ウ（ア）ｐで検討したように、本件訂正発明１と甲１発明、甲２発明、甲１２発明は、相違点を有するものであるから、本件訂正発明１は、甲１発明、甲２発明、甲１２発明であるということができない。
　また、本件訂正発明３、５、１１、１２、１６、１７は、本件訂正発明１を直接若しくは間接に引用する発明であり、本件訂正発明１は、甲１発明、甲２発明であるということができない以上、本件訂正発明３、５、１１、１２、１６、１７についても同様に甲１発明、甲２発明であるということができない。
　さらに、本件訂正発明３、４、５、１１、１２、１６、１７は、本件訂正発明１を直接若しくは間接に引用する発明であり、本件訂正発明１は、甲１２発明であるということができない以上、本件訂正発明３、４、５、１１、１２、１６、１７についても同様に甲１２発明であるということができない。
（３）上記１（１）ウ、（２）ウについて
　ア　本件訂正発明１と甲３発明との対比、判断
（ア）対比
　ａ　構成Ａ、Ｂについて
　構成３ａ、３ｃ、３ｄ、３ｔより、甲３発明は、構成Ａ、Ｂに相当する構成を有している。
　ｂ　構成Ｃについて
　構成３ｃより、甲３発明は、構成Ｃに相当する構成を有している。
　ｃ　構成Ｄについて
　構成３ｅ、３ｆより、甲３発明は、構成Ｄに相当する構成を有している。
　ｄ　構成Ｅについて
　構成３ｇより、甲３発明は、構成Ｅに相当する構成を有している。
　ｅ　構成Ｆについて
　構成３ｏより、甲３発明の「リセットトランジスタ」は、構成Ｆの「第１のトランジスタ」に相当し、甲３発明は、構成Ｆに相当する構成を有している。
　ｆ　構成Ｇについて
　構成３ｍより、甲３発明の「増幅トランジスタ」は、構成Ｇの「第２のトランジスタ」に相当し、甲３発明は、構成Ｇに相当する構成を有している。
　ｇ　構成Ｈ、Ｉについて
　構成３ｈ、３ｌ、３ｎより、増幅トランジスタとリセットトランジスタの上面には、電源配線を含む配線層が備えられている。
　したがって、甲３発明と構成Ｈ、Ｉとは、「前記第１のトランジスタおよび前記第２のトランジスタ」「の上面に」「配線」を備える点で共通する。
　しかし、本件訂正発明１は、「前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」を備え、配線は「前記層間絶縁膜の上面に接する」ものであるのに対し、甲３発明は、そのような構成ではない点で相違する。
　ｈ　構成Ｊ、Ｋについて
　構成３ｋより、甲３発明は、構成Ｊ、Ｋに相当する構成を有している。
　ｉ　構成Ｌについて
　構成３ｆ、３ｇより、甲３発明は、構成Ｌに相当する構成を有している。
　ｊ　構成Ｍについて
　構成３ｐより、甲３発明は、構成Ｍに相当する構成を有している。
　ｋ　構成Ｎについて
　甲３発明の「ＰＤ３Ａ、ＰＤ３Ｂ」は、単一の活性領域内に配置されているものでなく、甲３発明は、構成Ｎを有するものではない点で相違する。
　ｌ　構成Ｏについて
　甲３発明は、構成Ｏを有するものでない点で相違する。
　ｍ　構成Ｐについて
　甲３発明は、構成Ｐを有するものでない点で相違する。
　ｎ　構成Ｑについて
　構成３ｉより、甲３発明と構成Ｑは、「前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第２のトランジスタとは前記配線を介して接続される」点で共通する。
　しかし、前記配線に関して、構成Ｑは、「一直線上に延びる」ものであり、「前記第１のトランジスタ」とも接続されているのに対し、甲３発明はそのような構成でない点で相違する。
　ｏ　上記ａ〜ｎより、本件訂正発明１と甲３発明は、以下の点で一致ないし相違する。
（一致点）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｃ）前記半導体基板に形成された活性領域と、
（Ｄ）前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
（Ｉ’）上面に配線と、を備え、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ）前記第２のトランジスタは第２のゲート電極およびソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｑ’）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第２のトランジスタとは前記配線を介して接続される、
（Ａ）半導体装置。
（相違点８）
　「前記第１のトランジスタおよび前記第２のトランジスタ」「の上面」の「配線」に関して、本件訂正発明１は、「（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」を備え、配線は「（Ｉ）前記層間絶縁膜の上面に接する配線」であるのに対し、甲３発明は、そのような構成ではない点。
（相違点９）
　本件訂正発明１は、「（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲３発明は、そのような構成でない点。
　
（相違点１０）
　本件訂正発明１は、「（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲３発明は、そのような構成ではない点。
（相違点１１）
　本件訂正発明１は、「（Ｐ）前記第２のゲート電極は、前記第１のゲート電極が延在する方向と交差する方向に延在」する構成であるのに対し、甲３発明は、そのような構成ではない点。
（相違点１２）
　本件訂正発明１は、「（Ｑ）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは一直線上に延びる前記配線を介して接続される」構成であるのに対し、甲３発明の「前記配線」は、「一直線上に延びる」ものでなく、また、「前記第１のトランジスタ」と接続されていることに限定されていない点。
（イ）判断
　ａ　新規性について
　本件訂正発明１と甲３発明は、上記（ア）ｏのように、相違点８〜１２を有するものであるから、本件訂正発明１は、甲３発明であるということができない。
　ｂ　進歩性について
　事案に鑑みて、上記相違点のうち、まず相違点１０について検討する。
　甲３発明は、第１のトランジスタ（リセットトランジスタ９Ａ、９Ｂ、１０Ａ、１０Ｂ）と第２のトランジスタ（増幅トランジスタ７Ａ、７Ｂ、８Ａ、８Ｂ）は、一直線上に並ぶ構成でなく、ずれた構成である。そして、甲３発明として認定した図３の構成だけでなく、図１、２、４、５、７についても同様である。
　ここで、異議申立人は、令和１年１１月６日付け意見書の３．（２）（２−１−３）（ｂ）において、「当該技術分野において、配線やフォトダイオード等の配置スペースに応じて、２つの浮遊容量領域のそれぞれと、第１のトランジスタのゲート電極と、第２のトランジスタのソース／ドレインとが一直線上に並ぶように配置することは、当業者が適宜なし得る設計的事項である。構成Ｏ１は、例えば、甲第１号証、甲第２号証、甲第１２号証等に記載されているように周知技術である。」との主張をしているが、甲３発明においては、２つの浮遊容量領域のそれぞれと第１のトランジスタのゲート電極と第２のトランジスタのソース／ドレインとが一直線上に並ぶように配置することができず（例えば、図３において、リセットトランジスタ９Ａ、９Ｂ、１０Ａ、１０Ｂを、増幅トランジスタ７Ａ、７Ｂ、８Ａ、８Ｂが並ぶ位置に置くと、２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と一直線上でなくなる。また、増幅トランジスタ７Ａ、７Ｂ、８Ａ、８Ｂを、リセットトランジスタ９Ａ、９Ｂ、１０Ａ、１０Ｂが並ぶ位置に置くことは、２つの浮遊容量領域が存在するために不可能である。）、そのような構成が、周知技術であるとしても、甲３発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。
　したがって、相違点８、９、１１、１２について検討するまでもなく、本件訂正発明１は、当業者であっても、甲３発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。
　イ　本件訂正発明３、４、５、１１、１２、１６、１７について
　本件訂正発明３、４、５、１１、１２、１６、１７は、本件訂正発明１を直接若しくは間接に引用する発明であり、上記アのように、本件訂正発明１は、当業者であっても、甲３発明及び周知技術に基づいて当業者が容易に発明をすることができたとすることはできない以上、本件訂正発明３、４、５、１１、１２、１６、１７についても同様に当業者が容易に発明をすることができたとすることはできない。
　ウ　本件訂正発明９と甲３発明との対比、判断
（ア）対比
　ａ　構成Ａ〜Ｊ、Ｌ〜Ｏについて
　本件訂正発明９は、本件訂正発明１と比較すると、構成Ｋ及び構成Ｑが、それぞれ、「前記第２のトランジスタはソース／ドレイン領域を含み、」（構成Ｋ１）、「前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され、」（構成Ｑ１）との構成であり、構成Ｐが削除され、「前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、」（構成Ｒ）、「２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、」（構成Ｓ）との構成が追加されているものである。
　そこで、構成Ａ〜Ｊ、Ｌ〜Ｏについては、上記ア（ア）の検討を援用する。
　ｂ　構成Ｋ１について
　構成３ｋより、甲３発明は、構成Ｋ１に相当する構成を有している。
　ｃ　構成Ｑ１について
　構成３ｉより、甲３発明と構成Ｑ１は、「前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第２のトランジスタとは前記配線を介して接続され」る点で共通する。
　しかし、前記配線に関して、構成Ｑ１は、「前記第１のトランジスタ」とも接続されているのに対し、甲３発明はそのような構成でない点で相違する。
　ｄ　構成Ｒについて
　構成３ｊより、甲３発明の「リセットトランジスタ」は、「第１のトランジスタ」に相当し、甲３発明と構成Ｒは、「前記第１のトランジスタは、」「電気信号をリセットするリセットトランジスタ」である点で共通する。
　しかし、「電気信号をリセットする」ことに関して、構成Ｒは「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲３発明はそのような限定がない点で相違する。　
　ｅ　構成Ｓについて
　構成３ｓより、甲３発明は、構成Ｓに相当する構成を有している。
　ｆ　上記ａ〜ｅより、本件訂正発明９と甲３発明は、以下の点で一致ないし相違する。
（一致点）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｃ）前記半導体基板に形成された活性領域と、
（Ｄ）前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
（Ｉ’）上面に配線と、を備え、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ１）前記第２のトランジスタはソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｑ１’）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第２のトランジスタとは前記配線を介して接続され、
（Ｒ’）前記第１のトランジスタは、電気信号をリセットするリセットトランジスタであり、
（Ｓ）２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、
（Ａ）半導体装置。
（相違点１３）
　「前記第１のトランジスタおよび前記第２のトランジスタ」「の上面」の「配線」に関して、本件訂正発明９は、「（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」を備え、配線は「（Ｉ）前記層間絶縁膜の上面に接する配線」であるのに対し、甲３発明は、そのような構成ではない点。
（相違点１４）
　本件訂正発明９は、「（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲３発明は、そのような構成でない点。
（相違点１５）
　本件訂正発明９は、「（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲３発明は、そのような構成ではない点。
（相違点１６）
　本件訂正発明９は、「（Ｑ１）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続される」構成であるのに対し、甲３発明の「前記配線」は、「前記第１のトランジスタ」と接続されていることに限定されていない点。
（相違点１７）
　「電気信号をリセットする」ことに関して、本件訂正発明９は「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲３発明はそのような限定がない点。
（イ）判断
　ａ　新規性について
　本件訂正発明９と甲３発明は、上記（ア）ｆのように、相違点１３〜１７を有するものであるから、本件訂正発明９は、甲３発明であるということができない。
　ｂ　進歩性について
　事案に鑑みて、上記相違点のうち、まず相違点１５について検討する。
　上記ア（イ）ｂの検討と同様に、当該相違点に係る構成が、周知技術であるとしても、甲３発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。
　したがって、相違点１３、１４、１６、１７について検討するまでもなく、本件訂正発明９は、当業者であっても、甲３発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。
　エ　本件訂正発明１４と甲３発明との対比、判断
（ア）対比
　ａ　構成Ａ〜Ｊ、Ｋ１、Ｌ〜Ｏ、Ｑ１、Ｒ、Ｓについて
　本件訂正発明１４は、本件訂正発明１と比較すると、構成Ｋ及び構成Ｑが、それぞれ、「前記第２のトランジスタはソース／ドレイン領域を含み、」（構成Ｋ１）、「前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され、」（構成Ｑ１）との構成であり、構成Ｐが削除され、「前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、」（構成Ｒ）、「２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、」（構成Ｓ）、「前記２つの転送トランジスタのそれぞれは転送ゲート電極を有し、」（構成Ｔ）、「前記第１のトランジスタは、前記画素領域内において、２つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置され、」（構成Ｕ）との構成が追加されているものである。
　そこで、構成Ａ〜Ｊ、Ｌ〜Ｏについては、上記ア（ア）の検討を援用し、構成Ｋ１、Ｑ１、Ｒ、Ｓについては、上記ウ（ア）の検討を援用する。
　ｂ　構成Ｔについて
　構成３ｋより、甲３発明は、構成Ｔに相当する構成を有している。　
　ｃ　構成Ｕについて
　構成３ｑより、甲３発明は、構成Ｕに相当する構成を有している。　
　ｄ　上記ａ〜ｃより、本件訂正発明１４と甲３発明は、以下の点で一致ないし相違する。
（一致点）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｃ）前記半導体基板に形成された活性領域と、
（Ｄ）前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
（Ｉ’）上面に配線と、を備え、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ１）前記第２のトランジスタはソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｑ１’）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第２のトランジスタとは前記配線を介して接続され、
（Ｔ）前記２つの転送トランジスタのそれぞれは転送ゲート電極を有し、
（Ｕ）前記第１のトランジスタは、前記画素領域内において、２つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置され、
（Ｒ’）前記第１のトランジスタは、電気信号をリセットするリセットトランジスタであり、
（Ｓ）２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、
（Ａ）半導体装置。
（相違点１８）
　「前記第１のトランジスタおよび前記第２のトランジスタ」「の上面」の「配線」に関して、本件訂正発明１４は、「（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」を備え、配線は「（Ｉ）前記層間絶縁膜の上面に接する配線」であるのに対し、甲３発明は、そのような構成ではない点。
（相違点１９）
　本件訂正発明１４は、「（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲３発明は、そのような構成でない点。
（相違点２０）
　本件訂正発明１４は、「（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲３発明は、そのような構成ではない点。
（相違点２１）
　本件訂正発明１４は、「（Ｑ１）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続される」構成であるのに対し、甲３発明の「前記配線」は、「前記第１のトランジスタ」と接続されていることに限定されていない点。
（相違点２２）
　「電気信号をリセットする」ことに関して、本件訂正発明１４は「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲３発明はそのような限定がない点。
（イ）判断
　ａ　新規性について
　本件訂正発明１４と甲３発明は、上記（ア）ｄのように、相違点１８〜２２を有するものであるから、本件訂正発明１４は、甲３発明であるということができない。
　ｂ　進歩性について
　事案に鑑みて、上記相違点のうち、まず相違点２０について検討する。
　上記ア（イ）ｂの検討と同様に、当該相違点に係る構成が、周知技術であるとしても、甲３発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。
　したがって、相違点１８、１９、２１、２２について検討するまでもなく、本件訂正発明１４は、当業者であっても、甲３発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。
　オ　本件訂正発明１９と甲３発明との対比、判断
（ア）対比
　ａ　構成Ａ〜Ｊ、Ｋ１、Ｌ〜Ｏ、Ｑ１、Ｒ、Ｓについて
　本件訂正発明１９は、本件訂正発明１と比較すると、構成Ｋ及び構成Ｑが、それぞれ、「前記第２のトランジスタはソース／ドレイン領域を含み、」（構成Ｋ１）、「前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され、」（構成Ｑ１）との構成であり、構成Ｐが削除され、「前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、」（構成Ｒ）、「２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、」（構成Ｓ）、「前記第１のトランジスタは、前記画素領域内において、２つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置され」（構成Ｖ）との構成が追加されているものである。
　そこで、構成Ａ〜Ｊ、Ｌ〜Ｏについては、上記ア（ア）の検討を援用し、構成Ｋ１、Ｑ１、Ｒ、Ｓについては、上記ウ（ア）の検討を援用する。
　ｂ　構成Ｖについて
　構成３ｒより、甲３発明は、構成Ｖに相当する構成を有している。　
　ｃ　上記ａ、ｂより、本件訂正発明１９と甲３発明は、以下の点で一致ないし相違する。
（一致点）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｃ）前記半導体基板に形成された活性領域と、
（Ｄ）前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
（Ｉ’）上面に配線と、を備え、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ１）前記第２のトランジスタはソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｑ１’）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第２のトランジスタとは前記配線を介して接続され、
（Ｖ）前記第１のトランジスタは、前記画素領域内において、２つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置され
（Ｒ’）前記第１のトランジスタは、電気信号をリセットするリセットトランジスタであり、
（Ｓ）２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、
（Ａ）半導体装置。
（相違点２３）
　「前記第１のトランジスタおよび前記第２のトランジスタ」「の上面」の「配線」に関して、本件訂正発明１９は、「（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」を備え、配線は「（Ｉ）前記層間絶縁膜の上面に接する配線」であるのに対し、甲３発明は、そのような構成ではない点。
（相違点２４）
　本件訂正発明１９は、「（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲３発明は、そのような構成でない点。
（相違点２５）
　本件訂正発明１９は、「（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲３発明は、そのような構成ではない点。
（相違点２６）
　本件訂正発明１９は、「（Ｑ１）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続される」構成であるのに対し、甲３発明の「前記配線」は、「前記第１のトランジスタ」と接続されていることに限定されていない点。
（相違点２７）
　「電気信号をリセットする」ことに関して、本件訂正発明１９は「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲３発明はそのような限定がない点。
（イ）判断
　ａ　新規性について
　本件訂正発明１９と甲３発明は、上記（ア）ｃのように、相違点２３〜２７を有するものであるから、本件訂正発明１９は、甲３発明であるということができない。
　ｂ　進歩性について
　事案に鑑みて、上記相違点のうち、まず相違点２５について検討する。
　上記ア（イ）ｂの検討と同様に、当該相違点に係る構成が、周知技術であるとしても、甲３発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。
　したがって、相違点２３、２４、２６、２７について検討するまでもなく、本件訂正発明１９は、当業者であっても、甲３発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。
（４）上記１（１）エ、（２）エについて
　ア　本件訂正発明１と甲４発明との対比、判断
（ア）対比
　ａ　構成Ａ〜Ｃについて
　構成４ａ〜４ｃ、４ｎより、甲４発明は、構成Ａ〜Ｃに相当する構成を有している。
　ｂ　構成Ｄについて
　構成４ｄより、甲４発明は、構成Ｄに相当する構成を有している。
　ｃ　構成Ｅについて
　構成４ｅより、甲４発明は、構成Ｅに相当する構成を有している。
　ｄ　構成Ｆについて
　構成４ｅ、４ｉより、甲４発明は、構成Ｆに相当する構成を有している。
　ｅ　構成Ｇについて
　構成４ｌより、甲４発明は、構成Ｇに相当する構成を有している。　
　ｆ　構成Ｈ、Ｉについて
　構成４ｆ、４ｈより、増幅トランジスタとリセットトランジスタの上面には、電源配線を含む配線層が備えられている。
　したがって、甲４発明と構成Ｈ、Ｉは、「前記第１のトランジスタおよび前記第２のトランジスタ」「の上面に」「配線」を備える点で共通する。
　しかし、本件訂正発明１は、「前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」を備え、配線は「前記層間絶縁膜の上面に接する」ものであるのに対し、甲４発明は、そのような構成ではない点で相違する。
　
　ｇ　構成Ｊ、Ｋについて
　構成４ｆ、４ｇより、甲４発明の増幅トランジスタ、リセットトランジスタは、ドレインを有するものであるが、増幅トランジスタがゲート電極を含み、リセットトランジスタがゲート電極およびソース／ドレイン領域を含むものであるかは、明記されていない。
　しかし、ドレインを有する増幅トランジスタはゲート電極を有し、ドレインを有するリセットトランジスタはゲート電極およびソース／ドレイン領域を有するものであるから、甲４発明は、構成Ｊ、Ｋに相当する構成を有している。
　ｈ　構成Ｌについて
　構成４ｄ、４ｅより、甲４発明は、構成Ｌに相当する構成を有している。
　ｉ　構成Ｍについて
　構成４ｉより、甲４発明は、構成Ｍに相当する構成を有している。　
　ｊ　構成Ｎについて
　甲４発明の「ＰＤ１１ｂ、１１ｃ」は、単一の活性領域内に配置されているものでなく、甲４発明は、構成Ｎを有するものでない点で相違する。
　ｋ　構成Ｏについて
　甲４発明は、構成Ｏを有するものでない点で相違する。
　ｌ　構成Ｐについて
　甲４発明は、構成Ｐを有するものでない点で相違する。
　ｍ　構成Ｑについて
　構成４ｅより、甲４発明と構成Ｑは、「前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第２のトランジスタとは前記配線を介して接続される」点で共通する。
　しかし、前記配線に関して、構成Ｑは、「一直線上に延びる」ものであり、「前記第１のトランジスタ」とも接続されているのに対し、甲４発明はそのような構成でない点で相違する。
　ｎ　上記ａ〜ｍより、本件訂正発明１と甲４発明は、以下の点で一致ないし相違する。
（一致点）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｃ）前記半導体基板に形成された活性領域と、
（Ｄ）前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
（Ｉ’）上面に配線と、を備え、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ）前記第２のトランジスタは第２のゲート電極およびソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｑ’）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第２のトランジスタとは前記配線を介して接続される、
（Ａ）半導体装置。
（相違点２８）
　「前記第１のトランジスタおよび前記第２のトランジスタ」「の上面」の「配線」に関して、本件訂正発明１は、「（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」を備え、配線は「（Ｉ）前記層間絶縁膜の上面に接する配線」であるのに対し、甲４発明は、そのような構成ではない点。
（相違点２９）
　本件訂正発明１は、「（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲４発明は、そのような構成でない点。
（相違点３０）
　本件訂正発明１は、「（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲４発明は、そのような構成ではない点。
（相違点３１）
　本件訂正発明１は、「（Ｐ）前記第２のゲート電極は、前記第１のゲート電極が延在する方向と交差する方向に延在」する構成であるのに対し、甲４発明は、そのような構成ではない点。
（相違点３２）
　本件訂正発明１は、「（Ｑ）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは一直線上に延びる前記配線を介して接続される」構成であるのに対し、甲４発明の「前記配線」は、「一直線上に延びる」ものでなく、また、「前記第１のトランジスタ」と接続されていることに限定されていない点。
（イ）判断
　ａ　新規性について
　本件訂正発明１と甲４発明は、上記（ア）ｎのように、相違点２８〜３２を有するものであるから、本件訂正発明１は、甲４発明であるということができない。
　ｂ　進歩性について
　事案に鑑みて、上記相違点のうち、まず相違点３０について検討する。
　甲４発明は、第１のトランジスタ（リセットトランジスタ１４ａ、１４ｂ、１４ｃ）と第２のトランジスタ（増幅トランジスタ１５ａ、１５ｂ、１５ｃ）は、一直線上に並ぶ構成でなく、ずれた構成である。そして、甲４発明として認定した図４の構成だけでなく、図１、５、７、８についても同様である。
　ここで、異議申立人は、令和１年１１月６日付け意見書の３．（２）（２−１−４）（ｂ）において、「構成Ｏ１は周知技術の適用に過ぎない。（中略）したがって、構成Ｏ１は、甲第４号証から、または、甲第４号証に甲第１号証、甲第２号証、甲第１２号証等の周知技術を適用することにより容易に想到できたものである」との主張をしているが、甲４発明においては、２つの浮遊容量領域のそれぞれと第１のトランジスタのゲート電極と第２のトランジスタのソース／ドレインとが一直線上に並ぶように配置することができず（例えば、図４において、リセットトランジスタ１４ａ、１４ｂ、１４ｃを、増幅トランジスタ１５ａ、１５ｂ、１５ｃが並ぶ位置に置くと、２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と一直線上でなくなる。また、増幅トランジスタ１５ａ、１５ｂ、１５ｃを、リセットトランジスタ１４ａ、１４ｂ、１４ｃが並ぶ位置に置くことは、２つの浮遊容量領域が存在するために不可能である。）、そのような構成が、周知技術であるとしても、甲４発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。
　したがって、相違点２８、２９、３１、３２について検討するまでもなく、本件訂正発明１は、当業者であっても、甲４発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。
　イ　本件訂正発明３、４、５、１１、１２、１６、１７について
　本件訂正発明３、４、５、１１、１２、１６、１７は、本件訂正発明１を直接若しくは間接に引用する発明であり、上記アのように、本件訂正発明１は、当業者であっても、甲４発明及び周知技術に基づいて容易に発明をすることができたとすることはできない以上、本件訂正発明３、４、５、１１、１２、１６、１７についても同様に当業者が容易に発明をすることができたとすることはできない。
　
　ウ　本件訂正発明９と甲４発明との対比、判断
（ア）対比
ａ　構成Ａ〜Ｊ、Ｌ〜Ｏについて
　本件訂正発明９は、本件訂正発明１と比較すると、構成Ｋ及び構成Ｑが、それぞれ、「前記第２のトランジスタはソース／ドレイン領域を含み、」（構成Ｋ１）、「前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され、」（構成Ｑ１）との構成であり、構成Ｐが削除され、「前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、」（構成Ｒ）、「２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、」（構成Ｓ）との構成が追加されているものである。
　そこで、構成Ａ〜Ｊ、Ｌ〜Ｏについては、上記ア（ア）の検討を援用する。
　ｂ　構成Ｋ１について
　構成４ｆより、甲４発明の増幅トランジスタは、ドレインを有するものであるが、ソース／ドレイン領域を含むものであるかは、明記されていない。
　しかし、ドレインを有する増幅トランジスタは、ソース／ドレイン領域を有するものといえるので、甲４発明は、構成Ｋ１に相当する構成を有している。
　ｃ　構成Ｑ１について
　構成４ｅより、甲４発明と構成Ｑ１は、「前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第２のトランジスタとは前記配線を介して接続され」る点で共通する。
　しかし、前記配線に関して、構成Ｑ１は、「前記第１のトランジスタ」とも接続されているのに対し、甲４発明はそのような構成でない点で相違する。
　ｄ　構成Ｒについて
　構成４ｅより、甲４発明の「リセットトランジスタ」は、「第１のトランジスタ」に相当し、甲４発明と構成Ｒは、「前記第１のトランジスタは、」「電気信号をリセットするリセットトランジスタ」である点で共通する。
　しかし、「電気信号をリセットする」ことに関して、構成Ｒは「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲４発明はそのような限定がない点で相違する。　　
　ｅ　構成Ｓについて
　構成４ｉより、甲４発明は、構成Ｓに相当する構成を有している。
　ｆ　上記ａ〜ｅより、本件訂正発明９と甲４発明は、以下の点で一致ないし相違する。
（一致点）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｃ）前記半導体基板に形成された活性領域と、
（Ｄ）前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
（Ｉ’）上面に配線と、を備え、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ１）前記第２のトランジスタはソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｑ１’）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第２のトランジスタとは前記配線を介して接続され、
（Ｒ’）前記第１のトランジスタは、電気信号をリセットするリセットトランジスタであり、
（Ｓ）２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、
（Ａ）半導体装置。
（相違点３３）
　「前記第１のトランジスタおよび前記第２のトランジスタ」「の上面」の「配線」に関して、本件訂正発明９は、「（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」を備え、配線は「（Ｉ）前記層間絶縁膜の上面に接する配線」であるのに対し、甲４発明は、そのような構成ではない点。
（相違点３４）
　本件訂正発明９は、「（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲４発明は、そのような構成でない点。
（相違点３５）
　本件訂正発明９は、「（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲４発明は、そのような構成ではない点。
（相違点３６）
　本件訂正発明９は、「（Ｑ１）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続される」構成であるのに対し、甲４発明の「前記配線」は、「前記第１のトランジスタ」と接続されていることに限定されていない点。
（相違点３７）
　「電気信号をリセットする」ことに関して、本件訂正発明９は「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲４発明はそのような限定がない点。
（イ）判断
　ａ　新規性について
　本件訂正発明９と甲４発明は、上記（ア）ｆのように、相違点３３〜３７を有するものであるから、本件訂正発明９は、甲４発明であるということができない。
　ｂ　進歩性について
　事案に鑑みて、上記相違点のうち、まず相違点３５について検討する。
　上記ア（イ）ｂの検討と同様に、当該相違点に係る構成が、周知技術であるとしても、甲４発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。
　したがって、相違点３３、３４、３６、３７について検討するまでもなく、本件訂正発明９は、当業者であっても、甲４発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。
　エ　本件訂正発明１４と甲４発明との対比、判断
（ア）対比
　ａ　構成Ａ〜Ｊ、Ｋ１、Ｌ〜Ｏ、Ｑ１、Ｒ、Ｓについて
　本件訂正発明１４は、本件訂正発明１と比較すると、構成Ｋ及び構成Ｑが、それぞれ、「前記第２のトランジスタはソース／ドレイン領域を含み、」（構成Ｋ１）、「前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され、」（構成Ｑ１）との構成であり、構成Ｐが削除され、「前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、」（構成Ｒ）、「２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、」（構成Ｓ）、「前記２つの転送トランジスタのそれぞれは転送ゲート電極を有し、」（構成Ｔ）、「前記第１のトランジスタは、前記画素領域内において、２つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置され、」（構成Ｕ）との構成が追加されているものである。
　そこで、構成Ａ〜Ｊ、Ｌ〜Ｏについては、上記ア（ア）の検討を援用し、構成Ｋ１、Ｑ１、Ｒ、Ｓについては、上記ウ（ア）の検討を援用する。
　ｂ　構成Ｔについて
　構成４ｍより、甲４発明は、構成Ｔに相当する構成を有している。　
　ｃ　構成Ｕについて
　構成４ｊ、４ｍにおいて、転送トランジスタは転送ゲート電極を含むものであるから、甲４発明は、構成Ｕに相当する構成を有している。
　ｄ　上記ａ〜ｃより、本件訂正発明１４と甲４発明は、以下の点で一致ないし相違する。
（一致点）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｃ）前記半導体基板に形成された活性領域と、
（Ｄ）前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
（Ｉ’）上面に配線と、を備え、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ１）前記第２のトランジスタはソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｑ１’）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第２のトランジスタとは前記配線を介して接続され、
（Ｔ）前記２つの転送トランジスタのそれぞれは転送ゲート電極を有し、
（Ｕ）前記第１のトランジスタは、前記画素領域内において、２つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置され、
（Ｒ’）前記第１のトランジスタは、電気信号をリセットするリセットトランジスタであり、
（Ｓ）２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、
（Ａ）半導体装置。
（相違点３８）
　「前記第１のトランジスタおよび前記第２のトランジスタ」「の上面」の「配線」に関して、本件訂正発明１４は、「（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」を備え、配線は「（Ｉ）前記層間絶縁膜の上面に接する配線」であるのに対し、甲４発明は、そのような構成ではない点。
（相違点３９）
　本件訂正発明１４は、「（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲４発明は、そのような構成でない点。
（相違点４０）
　本件訂正発明１４は、「（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲４発明は、そのような構成ではない点。
（相違点４１）
　本件訂正発明１４は、「（Ｑ１）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続される」構成であるのに対し、甲４発明の「前記配線」は、「前記第１のトランジスタ」と接続されていることに限定されていない点。
（相違点４２）
　「電気信号をリセットする」ことに関して、本件訂正発明１４は「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲４発明はそのような限定がない点。
（イ）判断
　ａ　新規性について
　本件訂正発明１４と甲４発明は、上記（ア）ｄのように、相違点３８〜４２を有するものであるから、本件訂正発明１４は、甲４発明であるということができない。
　ｂ　進歩性について
　事案に鑑みて、上記相違点のうち、まず相違点４０について検討する。
　上記ア（イ）ｂの検討と同様に、当該相違点に係る構成が、周知技術であるとしても、甲４発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。
　したがって、相違点３８、３９、４１、４２について検討するまでもなく、本件訂正発明１４は、当業者であっても、甲４発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。
　オ　本件訂正発明１９と甲４発明との対比、判断
（ア）対比
　ａ　構成Ａ〜Ｊ、Ｋ１、Ｌ〜Ｏ、Ｑ１、Ｒ、Ｓについて
　本件訂正発明１９は、本件訂正発明１と比較すると、構成Ｋ及び構成Ｑが、それぞれ、「前記第２のトランジスタはソース／ドレイン領域を含み、」（構成Ｋ１）、「前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され、」（構成Ｑ１）との構成であり、構成Ｐが削除され、「前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、」（構成Ｒ）、「２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、」（構成Ｓ）、「前記第１のトランジスタは、前記画素領域内において、２つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置され」（構成Ｖ）との構成が追加されているものである。
　そこで、構成Ａ〜Ｊ、Ｌ〜Ｏについては、上記ア（ア）の検討を援用し、構成Ｋ１、Ｑ１、Ｒ、Ｓについては、上記ウ（ア）の検討を援用する。
　ｂ　構成Ｖについて
　構成４ｋより、甲４発明は、構成Ｖに相当する構成を有している。　
　ｃ　上記ａ、ｂより、本件訂正発明１９と甲４発明は、以下の点で一致ないし相違する。
（一致点）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｃ）前記半導体基板に形成された活性領域と、
（Ｄ）前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
（Ｉ’）上面に配線と、を備え、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ１）前記第２のトランジスタはソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｑ１’）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第２のトランジスタとは前記配線を介して接続され、
（Ｖ）前記第１のトランジスタは、前記画素領域内において、２つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置され
（Ｒ’）前記第１のトランジスタは、電気信号をリセットするリセットトランジスタであり、
（Ｓ）２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、
（Ａ）半導体装置。
（相違点４３）
　「前記第１のトランジスタおよび前記第２のトランジスタ」「の上面」の「配線」に関して、本件訂正発明１９は、「（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」を備え、配線は「（Ｉ）前記層間絶縁膜の上面に接する配線」であるのに対し、甲４発明は、そのような構成ではない点。
（相違点４４）
　本件訂正発明１９は、「（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲４発明は、そのような構成でない点。
（相違点４５）
　本件訂正発明１９は、「（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲４発明は、そのような構成ではない点。
（相違点４６）
　本件訂正発明１９は、「（Ｑ１）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続される」構成であるのに対し、甲４発明の「前記配線」は、「前記第１のトランジスタ」と接続されていることに限定されていない点。
（相違点４７）
　「電気信号をリセットする」ことに関して、本件訂正発明１９は「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲４発明はそのような限定がない点。
（イ）判断
　ａ　新規性について
　本件訂正発明１９と甲４発明は、上記（ア）ｃのように、相違点４３〜４７を有するものであるから、本件訂正発明１９は、甲４発明であるということができない。
　ｂ　進歩性について
　事案に鑑みて、上記相違点のうち、まず相違点４５について検討する。
　上記ア（イ）ｂの検討と同様に、当該相違点に係る構成が、周知技術であるとしても、甲４発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。
　したがって、相違点４３、４４、４６、４７について検討するまでもなく、本件訂正発明１９は、当業者であっても、甲４発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。
（５）上記１（１）オ、（２）オについて
　ア　本件訂正発明１と甲５発明との対比、判断
（ア）対比
　ａ　構成Ａ、Ｂについて
　構成５ａ〜５ｄより、甲５発明には、フォトダイオード、転送トランジスタ、リセットトランジスタ、駆動トランジスタ等を含む構成が配置されており、これらは基板上に配されるものである。また、イメージセンサにおいては、甲５発明の構成が、行列状に配されているものである。
　したがって、甲５発明は、構成Ａ、Ｂに相当する構成を有している。
　ｂ　構成Ｃについて
　甲５発明には、活性領域に関する限定がなく、甲５発明は、構成Ｃに限定されているものではない。
　ｃ　構成Ｄについて
　構成５ａより、甲５発明と構成Ｄは、「互いに間隔をあけて配置された２つの光電変換素子」を備える点で共通する。
　しかし、上記ｂで検討したように、甲５発明には、活性領域に関する限定がなく、光電変換素子が、「前記活性領域内」であることに限定されていない点で相違する。
　ｄ　構成Ｅについて
　構成５ｃより、甲５発明は、構成Ｅに相当する構成を有している。
　ｅ　構成Ｆについて
　構成５ｃ、５ｄより、甲５発明の「駆動トランジスタ」は、構成Ｆの「第１のトランジスタ」に相当し、甲５発明は、構成Ｆに相当する構成を有している。
　ｆ　構成Ｇについて
　構成５ｄより、甲５発明の「リセットトランジスタ」は、構成Ｇの「第２のトランジスタ」に相当し、甲５発明は、構成Ｇに相当する構成を有している。
　ｇ　構成Ｈ、Ｉについて
　甲５発明は、「層間絶縁膜」及び「配線」に関する構成はなく、甲５発明は、構成Ｈ、Ｉに相当する構成を有するものではない。
　ｈ　構成Ｊ、Ｋについて
　甲５発明には、ゲート電極及びソース／ドレイン領域に関する直接的な記載は無いが、「駆動トランジスタ」は、ゲート電極を含み、「リセットトランジスタ」は、ゲート電極、ソース／ドレイン領域を含むものといえるので、甲５発明は、構成Ｊ、Ｋに相当する構成を有している。
　ｉ　構成Ｌについて
　構成５ｃより、甲５発明は、構成Ｌに相当する構成を有している。
　ｊ　構成Ｍについて
　甲５発明は、構成Ｍに相当する構成を有するものではない。
　ｋ　構成Ｎについて
　上記ｂで検討したように、甲５発明には、活性領域に関する限定がなく、甲５発明は、構成Ｎに相当する構成を有するものではない。
　ｌ　構成Ｏについて
　構成５ｅより、甲５発明と構成Ｏは、「前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタと、前記第２のトランジスタとは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ点で共通する。
　しかし、「前記第１のトランジスタ」と「前記第２のトランジスタ」に関して、構成Ｏは、「前記第１のトランジスタの前記第１のゲート電極」と「前記第２のトランジスタの前記ソース／ドレイン領域」に限定されているのに対し、甲５発明は、そのような限定がない点で相違する。
　ｍ　構成Ｐについて
　構成５ｆにおいて、駆動トランジスタの凸形状における上下に延びる方向と、リセットトランジスタの紙面における横長の長方形状について検討すると、甲５発明は、構成Ｐに相当する構成を有している。
　ｎ　構成Ｑについて
　上記ｇの検討及び構成５ｄより、甲５発明は、構成Ｑに相当する構成を有するものではない。
　ｏ　上記ａ〜ｎより、本件訂正発明１と甲５発明は、以下の点で一致ないし相違する。
（一致点）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｄ’）互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
を備え、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ）前記第２のトランジスタは第２のゲート電極およびソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｏ’）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタと、前記第２のトランジスタとは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
（Ｐ）前記第２のゲート電極は、前記第１のゲート電極が延在する方向と交差する方向に延在する
（Ａ）半導体装置。
（相違点４８）
　本件訂正発明１は、「（Ｃ）前記半導体基板に形成された活性領域」を備え、光電変換素子は、「前記活性領域内」であり、更に、「（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対し、甲５発明は、そのような構成ではない点。
（相違点４９）
　本件訂正発明１は、「（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」と、「（Ｉ）前記層間絶縁膜の上面に接する配線」を備えるものであり、「（Ｑ）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは一直線上に延びる前記（層間絶縁膜の上面に接する）配線を介して接続される」構成であるのに対し、甲５発明は、そのような構成ではない点。
（相違点５０）
　「前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタと、前記第２のトランジスタとは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成における「前記第１のトランジスタ」と「前記第２のトランジスタ」に関して、本件訂正発明１は、「前記第１のトランジスタの前記第１のゲート電極」と「前記第２のトランジスタの前記ソース／ドレイン領域」に限定されているのに対し、甲５発明は、そのような限定がない点。
（イ）判断
　ａ　新規性について
　本件訂正発明１と甲５発明は、上記（ア）ｏのように、相違点４８〜５０を有するものであるから、本件訂正発明１は、甲５発明であるということができない。　
　ｂ　進歩性について
　事案に鑑みて、上記相違点のうち、まず相違点４９について検討する。
　構成５ｄより、甲５発明は、「リセットトランジスタＲＳＴ１及びＲＳＴ２並びに駆動トランジスタＱＳ１及びＱＳ２に接続される端子は、それぞれ拡散領域３１１及び３１６の上に形成され」ているものであり、配線を介して接続されているものではない。
　そうすると、「前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜と、前記層間絶縁膜の上面に接する配線と、を備え」る構成が仮に周知の構成であったとしても、端子が、それぞれ拡散領域３１１及び３１６の上に形成されている甲５発明の構成を、層間絶縁膜の上面に接する配線で接続するようにし、更に、当該配線を一直線上にすることが、当業者が適宜なし得る設計的事項であるということはできない。
　したがって、相違点４８及び５０について検討するまでもなく、本件訂正発明１は、当業者であっても、甲５発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。
　イ　本件訂正発明３、４、５、１１、１２、１６、１７について
　本件訂正発明３、４、５、１１、１２、１６、１７は、本件訂正発明１を直接若しくは間接に引用する発明であり、上記アのように、本件訂正発明１は、当業者であっても、甲５発明及び周知技術に基づいて容易に発明をすることができたとすることはできない以上、本件訂正発明３、４、５、１１、１２、１６、１７についても同様に当業者が容易に発明をすることができたとすることはできない。
（６）上記１（１）カ、（２）カについて
　ア　本件訂正発明１と甲６発明との対比、判断
（ア）対比
　ａ　構成Ａ、Ｂについて
　構成６ａ、６ｂより、甲６発明は、構成Ａ、Ｂに相当する構成を有している。
　ｂ　構成Ｃについて
　甲６発明には、活性領域に関する限定がなく、甲６発明は、構成Ｃに限定されているものではない。
　ｃ　構成Ｄについて
　構成６ａ、６ｂより、甲６発明と構成Ｄは、「互いに間隔をあけて配置された２つの光電変換素子」を備える点で共通する。
　しかし、上記ｂで検討したように、甲６発明には、活性領域に関する限定がなく、光電変換素子が、「前記活性領域内」であることに限定されていない点で相違する。
　ｄ　構成Ｅについて
　構成６ｃ、６ｅ、６ｆより、甲６発明は、構成Ｅに相当する構成を有している。
　ｅ　構成Ｆについて
　構成６ｆより、甲６発明の「リセットトランジスタ」は、構成Ｆの「第１のトランジスタ」に相当し、甲６発明は、構成Ｆに相当する構成を有している。
　ｆ　構成Ｇについて
　構成６ｋより、甲６発明の「増幅トランジスタ」は、構成Ｇの「第２のトランジスタ」に相当し、甲６発明は、構成Ｇに相当する構成を有している。
　ｇ　構成Ｈ、Ｉについて
　甲６発明は、「層間絶縁膜」及び「配線」に関する構成はなく、甲６発明は、構成Ｈ、Ｉに相当する構成を有するものではない。
　ｈ　構成Ｊ、Ｋについて
　構成６ｈより、甲６発明の「リセットトランジスタ」は、「リセットゲート」を有している。
　また、構成６ｄより、「増幅器３２は、ソースフォロワトランジスタ構成」であるから、「増幅器」は、ゲート電極及びソース／ドレイン領域を含むものである。
　したがって、甲６発明は、構成Ｊ、Ｋに相当する構成を有している。
　ｉ　構成Ｌについて
　構成６ｆより、甲６発明は、構成Ｌに相当する構成を有している。
　ｊ　構成Ｍについて
　構成６ｇより、甲６発明は、構成Ｍに相当する構成を有している。
　ｋ　構成Ｎについて
　上記ｂで検討したように、甲６発明には、活性領域に関する限定がなく、甲６発明は、構成Ｎに相当する構成を有するものではない。
　ｌ　構成Ｏについて
　甲６発明は、構成Ｏを有するものでない点で相違する。
　ｍ　構成Ｐについて
　構成６ｈより、甲６発明と構成Ｐは、「前記第２のトランジスタは、前記第１のゲート電極が延在する方向と交差する方向に延在」する点で共通する。
　しかし、「前記第２のトランジスタ」に関して、構成Ｐは、「前記第２のゲート電極」であるのに対し、甲６発明は、ゲート電極であることに限定されていない点で相違する。
　ｎ　構成Ｑについて
　上記ｇの検討より、甲６発明は、構成Ｑに相当する構成を有するものではない。
　ｏ　上記ａ〜ｎより、本件訂正発明１と甲６発明は、以下の点で一致ないし相違する。
（一致点）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｄ’）互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ）前記第２のトランジスタは第２のゲート電極およびソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｐ’）前記第２のトランジスタは、前記第１のゲート電極が延在する方向と交差する方向に延在し、
（Ａ）半導体装置。
（相違点５１）
　本件訂正発明１は、「（Ｃ）前記半導体基板に形成された活性領域」を備え、光電変換素子は、「前記活性領域内」であり、更に、「（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対し、甲６発明は、そのような構成ではない点。
（相違点５２）
　本件訂正発明１は、「（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」と、「（Ｉ）前記層間絶縁膜の上面に接する配線」を備えるものであり、「（Ｑ）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは一直線上に延びる前記（層間絶縁膜の上面に接する）配線を介して接続される」構成であるのに対し、甲６発明は、そのような構成ではない点。
（相違点５３）
　「前記第２のトランジスタは、前記第１のゲート電極が延在する方向と交差する方向に延在」することの「前記第２のトランジスタ」に関して、本件訂正発明１は、「前記第２のゲート電極」であるのに対し、甲６発明は、そのような限定がなされていない点。
（相違点５４）
　本件訂正発明１は、「（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲６発明は、そのような構成を有するものではない点。
（イ）判断
　ａ　新規性について
　本件訂正発明１と甲６発明は、上記（ア）ｏのように、相違点５１〜５４を有するものであるから、本件訂正発明１は、甲６発明であるということができない。　
　ｂ　進歩性について
　事案に鑑みて、上記相違点のうち、まず相違点５４について検討する。
　甲６発明は、第１のトランジスタ（リセットトランジスタ３６）と第２のトランジスタ（増幅器３２）は、一直線上に並ぶ構成でなく、ずれた構成である。
　そして、甲６発明においては、増幅器３２を、浮動拡散部４１、４２の間に配置することが不可能であるから、そのような構成が、周知技術であるとしても、甲６発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。
　したがって、相違点５１〜５３について検討するまでもなく、本件訂正発明１は、当業者であっても、甲６発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。
　イ　本件訂正発明３、４、５、１１、１２、１６、１７について
　本件訂正発明３、４、５、１１、１２、１６、１７は、本件訂正発明１を直接若しくは間接に引用する発明であり、上記アのように、本件訂正発明１は、当業者であっても、甲６発明及び周知技術に基づいて容易に発明をすることができたとすることはできない以上、本件訂正発明３、４、５、１１、１２、１６、１７についても同様に当業者が容易に発明をすることができたとすることはできない。
　ウ　本件訂正発明９と甲６発明との対比、判断
（ア）対比
ａ　構成Ａ〜Ｊ、Ｌ〜Ｏについて
　本件訂正発明９は、本件訂正発明１と比較すると、構成Ｋ及び構成Ｑが、それぞれ、「前記第２のトランジスタはソース／ドレイン領域を含み、」（構成Ｋ１）、「前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され、」（構成Ｑ１）との構成であり、構成Ｐが削除され、「前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、」（構成Ｒ）、「２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、」（構成Ｓ）との構成が追加されているものである。
　そこで、構成Ａ〜Ｊ、Ｌ〜Ｏについては、上記ア（ア）の検討を援用する。
　ｂ　構成Ｋ１について
　構成６ｄより、甲６発明は、構成Ｋ１に相当する構成を有している。
　ｃ　構成Ｑ１について
　上記ア（ア）ｎの検討と同様に、甲６発明は、構成Ｑ１に相当する構成を有するものではない。
　ｄ　構成Ｒについて
　構成６ｆより、甲６発明の「リセットトランジスタ」は、「第１のトランジスタ」に相当し、甲６発明と構成Ｒは、「前記第１のトランジスタは、」「電気信号をリセットするリセットトランジスタ」である点で共通する。
　しかし、「電気信号をリセットする」ことに関して、構成Ｒは「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲６発明はそのような限定がない点で相違する。
　ｅ　構成Ｓについて
　構成６ｆより、甲６発明の複数の伝達ゲートとリセットトランジスタは接続されている。ここで、甲６発明は、図４の構成が、行方向、列方向に複数配置されていることから、ある２つの伝達ゲートについて考えると、それぞれ異なるリセットトランジスタに接続されているものといえるので、甲６発明は、構成Ｓに相当する構成を有している。
　ｆ　上記ａ〜ｅより、本件訂正発明９と甲６発明は、以下の点で一致ないし相違する。
（一致点）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｄ’）互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ１）前記第２のトランジスタはソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｒ’）前記第１のトランジスタは、電気信号をリセットするリセットトランジスタであり、
（Ｓ）２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、
（Ａ）半導体装置。
（相違点５５）
　本件訂正発明９は、「（Ｃ）前記半導体基板に形成された活性領域」を備え、光電変換素子は、「前記活性領域内」であり、更に、「（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対し、甲６発明は、そのような限定がない点。
（相違点５６）
　本件訂正発明９は、「（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」と、「（Ｉ）前記層間絶縁膜の上面に接する配線」を備えるものであり、「（Ｑ１）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記（層間絶縁膜の上面に接する）配線を介して接続される」構成であるのに対し、甲６発明は、そのような構成ではない点。
（相違点５７）
　本件訂正発明９は、「（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲６発明は、そのような構成を有するものではない点。
（相違点５８）
　「電気信号をリセットする」ことに関して、本件訂正発明９は「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲６発明はそのような限定がない点。
（イ）判断
　ａ　新規性について
　本件訂正発明９と甲６発明は、上記（ア）ｆのように、相違点５５〜５８を有するものであるから、本件訂正発明９は、甲６発明であるということができない。
　ｂ　進歩性について
　事案に鑑みて、上記相違点のうち、まず相違点５７について検討する。
　上記ア（イ）ｂの検討と同様に、当該相違点に係る構成が、周知技術であるとしても、甲６発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。
　したがって、相違点５５、５６、５８について検討するまでもなく、本件訂正発明９は、当業者であっても、甲６発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。
　エ　本件訂正発明１４と甲６発明との対比、判断
（ア）対比
　ａ　構成Ａ〜Ｊ、Ｋ１、Ｌ〜Ｏ、Ｑ１、Ｒ、Ｓについて
　本件訂正発明１４は、本件訂正発明１と比較すると、構成Ｋ及び構成Ｑが、それぞれ、「前記第２のトランジスタはソース／ドレイン領域を含み、」（構成Ｋ１）、「前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され、」（構成Ｑ１）との構成であり、構成Ｐが削除され、「前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、」（構成Ｒ）、「２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、」（構成Ｓ）、「前記２つの転送トランジスタのそれぞれは転送ゲート電極を有し、」（構成Ｔ）、「前記第１のトランジスタは、前記画素領域内において、２つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置され、」（構成Ｕ）との構成が追加されているものである。
　そこで、構成Ａ〜Ｊ、Ｌ〜Ｏについては、上記ア（ア）の検討を援用し、構成Ｋ１、Ｑ１、Ｒ、Ｓについては、上記ウ（ア）の検討を援用する。
　ｂ　構成Ｔについて
　構成６ｆより、甲６発明は、構成Ｔに相当する構成を有している。　
　ｃ　構成Ｕについて
　構成６ｉより、甲６発明は、構成Ｕに相当する構成を有している。　
　ｄ　上記ａ〜ｃより、本件訂正発明１４と甲６発明は、以下の点で一致ないし相違する。
（一致点）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｄ’）互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ１）前記第２のトランジスタはソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｔ）前記２つの転送トランジスタのそれぞれは転送ゲート電極を有し、
（Ｕ）前記第１のトランジスタは、前記画素領域内において、２つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置され、
（Ｒ’）前記第１のトランジスタは、電気信号をリセットするリセットトランジスタであり、
（Ｓ）２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、
（Ａ）半導体装置。
（相違点５９）
　本件訂正発明１４は、「（Ｃ）前記半導体基板に形成された活性領域」を備え、光電変換素子は、「前記活性領域内」であり、更に、「（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対し、甲６発明は、そのような限定がない点。
（相違点６０）
　本件訂正発明１４は、「（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」と、「（Ｉ）前記層間絶縁膜の上面に接する配線」を備えるものであり、「（Ｑ１）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記（層間絶縁膜の上面に接する）配線を介して接続される」構成であるのに対し、甲６発明は、そのような構成を有するものではない点。
（相違点６１）
　本件訂正発明１４は、「（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲６発明は、そのような構成を有するものではない点。
（相違点６２）
　「電気信号をリセットする」ことに関して、本件訂正発明１４は「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲６発明はそのような限定がない点。
（イ）判断
　ａ　新規性について
　本件訂正発明１４と甲６発明は、上記（ア）ｄのように、相違点５９〜６２を有するものであるから、本件訂正発明１４は、甲６発明であるということができない。
　ｂ　進歩性について
　事案に鑑みて、上記相違点のうち、まず相違点６１について検討する。
　上記ア（イ）ｂの検討と同様に、当該相違点に係る構成が、周知技術であるとしても、甲６発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。
　したがって、相違点５９、６０、６２について検討するまでもなく、本件訂正発明１４は、当業者であっても、甲６発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。
　オ　本件訂正発明１９と甲６発明との対比、判断
（ア）対比
　ａ　構成Ａ〜Ｊ、Ｋ１、Ｌ〜Ｏ、Ｑ１、Ｒ、Ｓについて
　本件訂正発明１９は、本件訂正発明１と比較すると、構成Ｋ及び構成Ｑが、それぞれ、「前記第２のトランジスタはソース／ドレイン領域を含み、」（構成Ｋ１）、「前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され、」（構成Ｑ１）との構成であり、構成Ｐが削除され、「前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、」（構成Ｒ）、「２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、」（構成Ｓ）、「前記第１のトランジスタは、前記画素領域内において、２つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置され」（構成Ｖ）との構成が追加されているものである。
　そこで、構成Ａ〜Ｊ、Ｌ〜Ｏについては、上記ア（ア）の検討を援用し、構成Ｋ１、Ｑ１、Ｒ、Ｓについては、上記ウ（ア）の検討を援用する。
　ｂ　構成Ｖについて
　構成６ｊより、甲６発明は、構成Ｖに相当する構成を有している。　
　ｃ　上記ａ、ｂより、本件訂正発明１９と甲６発明は、以下の点で一致ないし相違する。
（一致点）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｄ’）互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ１）前記第２のトランジスタはソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｖ）前記第１のトランジスタは、前記画素領域内において、２つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置され、
（Ｒ’）前記第１のトランジスタは、電気信号をリセットするリセットトランジスタであり、
（Ｓ）２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、
（Ａ）半導体装置。
（相違点６３）
　本件訂正発明１９は、「（Ｃ）前記半導体基板に形成された活性領域」を備え、光電変換素子は、「前記活性領域内」であり、更に、「（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対し、甲６発明は、そのような限定がない点。
（相違点６４）
　本件訂正発明１９は、「（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」と、「（Ｉ）前記層間絶縁膜の上面に接する配線」を備えるものであり、「（Ｑ１）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記（層間絶縁膜の上面に接する）配線を介して接続される」構成であるのに対し、甲６発明は、そのような構成を有するものではない点。
（相違点６５）
　本件訂正発明１９は、「（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲６発明は、そのような構成を有するものではない点。
（相違点６６）
　「電気信号をリセットする」ことに関して、本件訂正発明１９は「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲６発明はそのような限定がない点。
（イ）判断
　ａ　新規性について
　本件訂正発明１９と甲６発明は、上記（ア）ｄのように、相違点６３〜６６を有するものであるから、本件訂正発明１９は、甲６発明であるということができない。
　ｂ　進歩性について
　事案に鑑みて、上記相違点のうち、まず相違点６５について検討する。
　上記ア（イ）ｂの検討と同様に、当該相違点に係る構成が、周知技術であるとしても、甲６発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。
　したがって、相違点６３、６４、６６について検討するまでもなく、本件訂正発明１９は、当業者であっても、甲６発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。
（７）上記１（２）キについて
　ア　本件訂正発明１と甲７発明との対比、判断
（ア）対比
　ａ　構成Ａ、Ｂについて
　構成７ａより、甲７発明は、構成Ａ、Ｂに相当する構成を有している。
　ｂ　構成Ｃについて
　構成７ａ、７ｄより、甲７発明は、構成Ｃに相当する構成を有している。
　ｃ　構成Ｄについて
　構成７ｄより、甲７発明は、構成Ｄに相当する構成を有している。
　ｄ　構成Ｅについて
　構成７ｆ、７ｇより、甲７発明は、構成Ｅに相当する構成を有している。
　ｅ　構成Ｆについて
　構成７ｇ、７ｈより、甲７発明の「増幅トランジスタ」は、構成Ｆの「第１のトランジスタ」に相当し、甲７発明は、構成Ｆに相当する構成を有している。
　ｆ　構成Ｇについて
　構成７ｈより、甲７発明の「リセットトランジスタ」は、構成Ｇの「第２のトランジスタ」に相当し、甲７発明は、構成Ｇに相当する構成を有している。
　ｇ　構成Ｈについて
　構成７ｈより、甲７発明のリセットトランジスタＲＳＴおよび増幅トランジスタＡＭＩは、コンタクトホールと金属配線を介して接続されている。
　ここで、コンタクトホールは、絶縁膜に形成された穴を指すものであるから、甲７発明は、構成Ｈに相当する構成を有している。
　ｈ　構成Ｉについて
　上記ｇの検討より、甲７発明は、絶縁膜に形成された穴を介して金属配線に接続されている。
　そうすると、甲７発明と構成Ｉは、「前記層間絶縁膜の上面に配線」を備える点で共通する。
　しかし、甲７発明の配線は、上面に接することに限定されていない点で、構成Ｉと相違する。
　ｉ　構成Ｊ、Ｋについて
　構成７ｈ、７ｊより、甲７発明は、構成Ｊ、Ｋに相当する構成を有している。　
　ｊ　構成Ｌについて
　構成７ｆ、７ｇより、甲７発明は、構成Ｌに相当する構成を有している。
　ｋ　構成Ｍについて
　構成７ｋより、甲７発明は、構成Ｍに相当する構成を有している。　
　ｌ　構成Ｎについて
　甲７発明の「各フォトダイオードＰＤ」は、単一の活性領域内に配置されているものでなく、甲７発明は、構成Ｎを有するものではない点で相違する。
　ｍ　構成Ｏについて
　構成７ｊより、甲７発明は、構成Ｏに相当する構成を有している。
　ｎ　構成Ｐについて
　構成７ｌより、増幅トランジスタＡＭＩのゲート電極のうち上下方向に延びる部分と、リセットトランジスタＲＳＴのゲート電極のうち上端から右方向に延びる部分で対比すると、交差する方向に延在するといえる。
　したがって、甲７発明は、構成Ｐに相当する構成を有している。
　ｏ　構成Ｑについて
　構成７ｍより、甲７発明は、構成Ｑに相当する構成を有している。
　ｐ　上記ａ〜ｏより、本件訂正発明１と甲７発明は、以下の点で一致ないし相違する。
（一致点）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｃ）前記半導体基板に形成された活性領域と、
（Ｄ）前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜と、
（Ｉ’）前記層間絶縁膜の上面に配線と、を備え、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ）前記第２のトランジスタは第２のゲート電極およびソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
（Ｐ）前記第２のゲート電極は、前記第１のゲート電極が延在する方向と交差する方向に延在し、
（Ｑ）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは一直線上に延びる前記配線を介して接続される、
（Ａ）半導体装置。
（相違点６７）
　前記層間絶縁膜の上面に備える配線に関して、本件訂正発明１は、上面に接するものであるのに対し、甲７発明は、そのような限定を有するものでない点。
（相違点６８）
　本件訂正発明１は、「（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲７発明は、そのような構成でない点。
（イ）判断
　事案に鑑みて、上記相違点のうち、まず相違点６８について検討する。
　構成Ｅと構成Ｌ〜Ｎより、本件訂正発明１は、『２つの光電変換素子とともに２つの浮遊容量領域を備え、前記２つの浮遊容量領域の間に第１のトランジスタが配置され、前記２つの光電変換素子が単一の活性領域内に配置される』ものである。
　そうすると、甲７発明のＰＤ５ａ，ＰＤ６ａ，ＰＤ７ａ，ＰＤ８ａにおいて、『２つの光電変換素子とともに２つの浮遊容量領域を備え、前記２つの浮遊容量領域の間に第１のトランジスタが配置され』る条件を満足するような２つの光電変換素子は、ＰＤ５ａとＰＤ７ａ、ＰＤ５ａとＰＤ８ａ、ＰＤ６ａとＰＤ７ａ、ＰＤ６ａとＰＤ８ａのいずれかである。
　ここで、構成７ｉより、増幅トランジスタＡＭＩについても独立した活性領域であり、ＰＤ６ａとＰＤ７ａの間に増幅トランジスタＡＭＩが存在する以上、「前記２つの光電変換素子が単一の活性領域内に配置される」ように構成することは、当業者が適宜なし得る設計的事項であるということはできない。
　したがって、相違点６７について検討するまでもなく、本件訂正発明１は、当業者であっても、甲７発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。
　イ　本件訂正発明３、４、５、１１、１２、１６、１７について
　本件訂正発明３、４、５、１１、１２、１６、１７は、本件訂正発明１を直接若しくは間接に引用する発明であり、上記アのように、本件訂正発明１は、当業者であっても、甲７発明及び周知技術に基づいて容易に発明をすることができたとすることはできない以上、本件訂正発明３、４、５、１１、１２、１６、１７についても同様に当業者が容易に発明をすることができたとすることはできない。
（８）上記１（２）クについて
　ア　本件訂正発明１と甲８発明との対比、判断
（ア）対比
　ａ　構成Ａ、Ｂについて
　構成８ａより、甲８発明は、構成Ａ、Ｂに相当する構成を有している。
　ｂ　構成Ｃについて
　甲８発明には、活性領域に関する限定がなく、甲８発明は、構成Ｃに限定されているものではない。
　ｃ　構成Ｄについて
　構成８ａより、甲８発明と構成Ｄは、「互いに間隔をあけて配置された２つの光電変換素子」を備える点で共通する。
　しかし、上記ｂで検討したように、甲８発明には、活性領域に関する限定がなく、光電変換素子が、「前記活性領域内」であることに限定されていない点で相違する。
　
　ｄ　構成Ｅについて
　構成８ｃより、甲８発明は、構成Ｅに相当する構成を有している。
　ｅ　構成Ｆについて
　構成８ｅより、甲８発明の「ソースフォロワ入力トランジスター２１」は、構成Ｆの「第１のトランジスタ」に相当し、甲８発明は、構成Ｆに相当する構成を有している。
　ｆ　構成Ｇについて
　構成８ｅ、８ｆ、８ｉより、甲８発明の「ソースフォロワ入力トランジスター２１」と「リセットトランジスター１４」は接続されているといえ、「リセットトランジスター１４」は、構成Ｇの「第２のトランジスタ」に相当し、甲８発明は、構成Ｇに相当する構成を有している。
　ｇ　構成Ｈ、Ｉについて
　構成８ｅの「導電性インターコネクト層４４」は、構成Ｉの「配線」に相当する。
　したがって、甲８発明と構成Ｈ、Ｉは、「配線」を備える点で共通する。
　しかし、本件訂正発明１は、「前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」を備え、配線は「前記層間絶縁膜の上面に接する」ものであるのに対し、甲８発明は、そのような構成ではない点で相違する。
　ｈ　構成Ｊ、Ｋについて
　ソースフォロア入力トランジスター２１が、ゲート電極を有することは、周知であるから、甲８発明は、構成Ｊを有するものであり、構成８ｃ、８ｆ、８ｈより、甲８発明は、構成Ｋを有するものである。
　ｉ　構成Ｌについて
　構成８ｃ、８ｄより、甲８発明は、構成Ｌを有するものである。
　ｊ　構成Ｍについて
　構成８ｊより、甲８発明は、構成Ｍを有するものである。　
　ｋ　構成Ｎについて
　上記ｂで検討したように、甲８発明には、活性領域に関する限定がなく、甲８発明は、構成Ｎに相当する構成を有するものではない。
　ｌ　構成Ｏについて
　構成８ｌより、ソースフォロア入力トランジスター２１の紙面に対して横方向に延びる構成と導電性インターコネクト層４４とが接続している。また、構成８ｅより、導電性インターコネクト層４４は、２つのフローティングディフュージョンＦＤａ、ＦＤｂのそれぞれとも接続している。
　ここで、フローティングディフュージョンは、ソースフォロワ入力トランジスターのゲート電極に接続されるものである（必要なら、甲第８号証の図１参照。）から、ソースフォロア入力トランジスター２１の紙面に対して横方向に延びる構成は、ゲート電極であることは明らかである。
　そうすると、構成８ｋより、甲８発明は、構成Ｏを有するものである。
　ｍ　構成Ｐについて
　上記ｌで検討したように、ソースフォロア入力トランジスター２１の紙面に対して横方向に延びる構成は、ゲート電極であることは明らかであるから、構成８ｌと構成８ｍより、甲８発明のソースフォロア入力トランジスター２１のゲート電極とリセットゲート１５とは、平行である。
　したがって、甲８発明は、構成Ｐを有するものではない。
　ｎ　構成Ｑについて
　構成８ｄ、８ｅ、８ｇ、８ｎより、フローティングディフュージョン２５、ＦＤａとフローティングディフュージョン２５、ＦＤｂとソースフォロワ入力トランジスター２１とは一直線上に延びる導電性インターコネクト層４４により電気的に接続している。
　また、構成８ｆ、８ｈより、リセットトランジスター１４は、フローティングディフュージョン２５、ＦＤｂに統合されていることから、リセットトランジスター１４は、フローティングディフュージョン２５、ＦＤｂを経由して、導電性インターコネクト層４４に接続されている。
　そうすると、「フローティングディフュージョン２５、ＦＤａ」は、構成Ｑの「一方の前記浮遊容量領域」に相当するので、甲８発明と構成Ｑとは、「前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは一直線状に延びる配線を介して接続される」点で共通する。
　しかしながら、浮遊容量領域と第１のトランジスタと第２のトランジスタを接続する配線に関して、甲８発明は、構成Ｑのように、「前記層間絶縁膜の上面に接する配線」を用いることに限定されていない点で相違する。
　ｏ　上記ａ〜ｎより、本件訂正発明１と甲８発明は、以下の点で一致ないし相違する。
（一致点）
（Ａ）半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
（Ｂ）前記複数の画素領域のそれぞれは、
（Ｄ’）互いに間隔をあけて配置された２つの光電変換素子と、
（Ｅ）前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
（Ｆ）前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
（Ｇ）前記第１のトランジスタと接続される第２のトランジスタと、 
（Ｉ’）配線と、を備え、 
（Ｊ）前記第１のトランジスタは第１のゲート電極を含み、 
（Ｋ）前記第２のトランジスタは第２のゲート電極およびソース／ドレイン領域を含み、 
（Ｌ）前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
（Ｍ）前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
（Ｏ）前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
（Ｑ’）前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは一直線上に延びる配線を介して接続される、
（Ａ）半導体装置。
（相違点６９）
　本件訂正発明１は、「（Ｃ）前記半導体基板に形成された活性領域」を備え、光電変換素子は、「前記活性領域内」であり、更に、「（Ｎ）前記２つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対し、甲８発明は、そのような構成ではない点。
（相違点７０）
　本件訂正発明１は、「（Ｈ）前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜」を備え、配線は「（Ｉ）前記層間絶縁膜の上面に接する配線」であり、前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとを接続する配線に関して、「前記配線」すなわち「前記層間絶縁膜の上面に接する配線」であるのに対し、甲８発明は、そのような構成ではない点。
（相違点７１）
　本件訂正発明１は、「（Ｐ）前記第２のゲート電極は、前記第１のゲート電極が延在する方向と交差する方向に延在」する構成であるのに対し、甲８発明は、そのような構成ではない点。
（イ）判断
　事案に鑑みて、上記相違点のうち、まず相違点７１について検討する。
　上記（ア）ｍで検討したように、甲８発明のソースフォロア入力トランジスター２１のゲート電極とリセットゲート１５とは、平行である。ここで、構成８ｆより、フローティングディフュージョン２５、ＦＤｂはリセットトランジスター１４のソース１６により統合されていること、構成８ｅより、ソースフォロワ入力トランジスター２１は、導電性インターコネクト層４４に接続されていることより、リセットゲート１５もしくはソースフォロワ入力トランジスター２１のゲート電極のいずれかを紙面に対して縦方向に延びる構成にすることは、他の様々な構成を移動させたりする必要があることから、当業者であっても容易に設計できるものではない。
　したがって、相違点６９及び７０について検討するまでもなく、本件訂正発明１は、当業者であっても、甲８発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。
　イ　本件訂正発明３、４、５、１１、１２、１６、１７について
　本件訂正発明３、４、５、１１、１２、１６、１７は、本件訂正発明１を直接若しくは間接に引用する発明であり、上記アのように、本件訂正発明１は、当業者であっても、甲８発明及び周知技術に基づいて容易に発明をすることができたとすることはできない以上、本件訂正発明３、４、５、１１、１２、１６、１７についても同様に当業者が容易に発明をすることができたとすることはできない。
（９）まとめ
　上記（１）〜（８）より、特許異議申立理由を採用することはできない。
第６　むすび
　以上の通りであるから、取消理由通知（決定の予告）に記載した取消理由及び特許異議申立書に記載した特許異議申立理由によっては、本件請求項［１、３〜５、１１、１２、１６、１７］、９、１４、１９に係る特許を取り消すことはできない。
　また、他に本件請求項［１、３〜５、１１、１２、１６、１７］、９、１４、１９に係る特許を取り消すべき理由を発見しない。
　
　さらに、本件請求項２、６〜８、１０、１３、１５、１８、２０に係る特許は、訂正により、削除されたため、本件特許の請求項２、６〜８、１０、１３、１５、１８、２０に対して、特許異議申立人小林孝次がした特許異議の申立てについては、対象となる請求項が存在しない。
　よって、結論のとおり決定する。
【異議決定日】
令和２年８月１８日（２０２０．８．１８）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５７）【特許請求の範囲】
　【請求項１】
　半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
　前記複数の画素領域のそれぞれは、
　前記半導体基板に形成された活性領域と、
　前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
　前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
　前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと
、
　
前記第１のトランジスタと接続される第２のトランジスタと、
　
前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜と、
　
前記層間絶縁膜の上面に接する配線と、
　
前記第１のトランジスタは第１のゲート電極を含み、
　
前記第２のトランジスタは第２のゲート電極およびソース／ドレイン領域を含み、
　前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
　前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
　前記２つの光電変換素子が単一の前記活性領域内に配置されて
おり、
　
前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して一直線上に並び、
　
前記第２のゲート電極は、前記第１のゲート電極が延在する方向と交差する方向に延在し、
　
前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは一直線状に延びる前記配線を介して接続される、
　【請求項２】
　
（削除）
　【請求項３】
　前記第１のトランジスタは、前記複数の画素領域のうち前記第１のトランジスタが配置される第１の画素領域の前記活性領域と、前記第１の画素領域の前記活性領域から見て前記第１の画素領域の前記一方および他方の浮遊容量領域側に隣り合う第２の画素領域の前記活性領域との間に配置される、請求項１に記載の半導体装置。
　【請求項４】
　前記一方および他方の浮遊容量領域は、前記第１の画素領域と前記第２の画素領域とにより共用される、請求項３に記載の半導体装置。
　【請求項５】
　前記第１のトランジスタは、前記２つの転送トランジスタからの電気信号を増幅する増幅トランジスタであり、
　単一の前記増幅トランジスタが、前記２つの転送トランジスタにより共用される、請求項１に記載の半導体装置。
　【請求項６】
　
（削除）
　【請求項７】
　
（削除）
　【請求項８】
　
（削除）
　【請求項９】
　
半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
　
前記複数の画素領域のそれぞれは、
　
前記半導体基板に形成された活性領域と、
　
前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
　
前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
　
前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
　
前記第１のトランジスタと接続される第２のトランジスタと、
　
前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜と、
　
前記層間絶縁膜の上面に接する配線と、を備え、
　
前記第１のトランジスタは第１のゲート電極を含み、
　
前記第２のトランジスタはソース／ドレイン領域を含み、
　
前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
　
前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
　
前記２つの光電変換素子が単一の前記活性領域内に配置されており、
　
前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して一直線上に並び、
　
前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され、
　前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
　２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される
、半
　【請求項１０】
　
（削除）
　【請求項１１】
　前記２つの転送トランジスタのそれぞれは転送ゲート電極を有し、
　前記第１のトランジスタは、前記画素領域内において、２つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置される、請求項１に記載の半導体装置。
　【請求項１２】
　前記第１のトランジスタは、前記２つの転送トランジスタからの電気信号を増幅する増幅トランジスタであり、
　単一の前記増幅トランジスタが、前記２つの転送トランジスタにより共用される、請求項１１に記載の半導体装置。
　【請求項１３】
　
（削除）
　【請求項１４】
　
半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
　
前記複数の画素領域のそれぞれは、
　
前記半導体基板に形成された活性領域と、
　
前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
　
前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
　
前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
　
前記第１のトランジスタと接続される第２のトランジスタと、
　
前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜と、
　
前記層間絶縁膜の上面に接する配線と、を備え、
　
前記第１のトランジスタは第１のゲート電極を含み、
　
前記第２のトランジスタはソース／ドレイン領域を含み、
　
前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
　
前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
　
前記２つの光電変換素子が単一の前記活性領域内に配置されており、
　
前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して一直線上に並び、
　
前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され、
　
前記２つの転送トランジスタのそれぞれは転送ゲート電極を有し、
　
前記第１のトランジスタは、前記画素領域内において、２つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置され、
　前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
　２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される
、半
　【請求項１５】
　
（削除）
　【請求項１６】
　前記第１のトランジスタは、前記画素領域内において、２つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置される、請求項１に記載の半導体装置。
　【請求項１７】
　前記第１のトランジスタは、前記２つの転送トランジスタからの電気信号を増幅する増幅トランジスタであり、
　単一の前記増幅トランジスタが、前記２つの転送トランジスタにより共用される、請求項１６に記載の半導体装置。
　【請求項１８】
　
（削除）
　【請求項１９】
　
半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
　
前記複数の画素領域のそれぞれは、
　
前記半導体基板に形成された活性領域と、
　
前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
　
前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
　
前記転送トランジスタから出力される電気信号を受ける第１のトランジスタと、
　
前記第１のトランジスタと接続される第２のトランジスタと、
　
前記第１のトランジスタおよび前記第２のトランジスタを覆う層間絶縁膜と、
　
前記層間絶縁膜の上面に接する配線と、を備え、
　
前記第１のトランジスタは第１のゲート電極を含み、
　
前記第２のトランジスタはソース／ドレイン領域を含み、
　
前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
　
前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
　
前記２つの光電変換素子が単一の前記活性領域内に配置されており、
　
前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタの前記第１のゲート電極と、前記第２のトランジスタの前記ソース／ドレイン領域とは、平面視において、前記２つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して一直線上に並び、
　
前記２つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第１のトランジスタと、前記第２のトランジスタとは前記配線を介して接続され、
　
前記第１のトランジスタは、前記画素領域内において、２つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置され、
　前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
　２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される
、半
　【請求項２０】
　
（削除）