【事件の表示】
　特願２００４−３６９００６「半導体装置」拒絶査定不服審判事件〔平成１８年７月６日出願公開、特開２００６−１７９０４８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１６年１２月２１日の出願であって、平成２２年８月２日付けの拒絶理由通知に対して同年１０月５日に意見書及び手続補正書が提出されたが、平成２３年１０月１８日付けで拒絶査定がなされた。
　そして、平成２４年２月１５日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、同年４月２６日付けで審尋がなされ、同年８月１日に回答書が提出された。
　
第２．補正の却下の決定
【補正の却下の決定の結論】
　平成２４年２月１５日に提出された手続補正書による補正を却下する。
　
【理由】
１．補正の内容
　平成２４年２月１５日に提出された手続補正書による補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜１４を補正して、補正後の特許請求の範囲の請求項１〜１３とするとともに、明細書の補正を行うものであり、補正前後の請求項１は、各々次のとおりである。
　
（補正前）
　「【請求項１】
　オン時の容量とオフ時の容量とが異なる第１容量手段および第２容量手段を備え、
　前記第１容量手段の一方電極の電位と、前記第２容量手段の一方電極の電位とを第１電位から第２電位へ変化させる過程で、前記第１容量手段または前記第２容量手段をオン状態からオフ状態にすることによって、前記第１容量手段の他方電極に入力される電位と、前記第２容量手段の他方電極に入力される電位との電位差を拡大して、前記第１容量手段の他方電極に入力される電位と、前記第２容量手段の他方電極に入力される電位とを比較する、半導体装置。」
　
（補正後）
　「【請求項１】
　オン時の容量とオフ時の容量とが異なる、第１導電型の第１容量手段および第１導電型の第２容量手段を備え、
　前記第１容量手段の一方電極の電位と、前記第２容量手段の一方電極の電位とを第１電位から第２電位へ変化させる途中過程で、前記第１容量手段をオン状態からオフ状態にするとともに、前記第２容量手段を前記第１容量手段よりも所定の期間遅れてオン状態からオフ状態にすることによって、前記第１容量手段の他方電極に入力される電位と、前記第２容量手段の他方電極に入力される電位との電位差を拡大して、前記第１容量手段の他方電極に入力される電位と、前記第２容量手段の他方電極に入力される電位とを比較する、半導体装置。」
　
２．補正事項の整理
　本件補正による補正事項を整理すると、次のとおりである。
（１）補正事項１
　補正前の請求項１の「第１容量手段および第２容量手段を備え」を、「第１導電型の第１容量手段および第１導電型の第２容量手段を備え」と補正して、補正後の請求項１とすること。
　
（２）補正事項２
　補正前の請求項１の「前記第１容量手段の一方電極の電位と、前記第２容量手段の一方電極の電位とを第１電位から第２電位へ変化させる過程で、前記第１容量手段または前記第２容量手段をオン状態からオフ状態にすることによって、」を、「前記第１容量手段の一方電極の電位と、前記第２容量手段の一方電極の電位とを第１電位から第２電位へ変化させる途中過程で、前記第１容量手段をオン状態からオフ状態にするとともに、前記第２容量手段を前記第１容量手段よりも所定の期間遅れてオン状態からオフ状態にすることによって、」と補正して、補正後の請求項１とすること。
　
（３）補正事項３
　補正前の請求項９を削除するとともに、当該削除に伴って、請求項の番号及び引用する請求項の番号を修正すること。
　
（４）補正事項４
　補正前の請求項１０の「前記複数の電位差拡大回路は、第１導電型の前記第１容量手段および前記第２容量手段を含む第１電位差拡大回路と、第２導電型の前記第１容量手段および前記第２容量手段を含む第２電位差拡大回路とを含み、」を、「第１導電型の前記第１容量手段および第１導電型の前記第２容量手段を含む第１電位差拡大回路と、第２導電型の第３容量手段および第２導電型の第４容量手段を含む第２電位差拡大回路とを含む複数の電位差拡大回路を備え、」と補正して、補正後の請求項９とすること。
　
（５）補正事項５
　補正前の請求項１０の「前記第２導電型の第１容量手段」及び「前記第２導電型の第２容量手段」を、各々「前記第２導電型の第３容量手段」及び「前記第２導電型の第４容量手段」と補正して、補正後の請求項９とすること。
　
（６）補正事項６
　補正前の請求項１０の「前記第２電位差拡大回路により、前記第２導電型の第１容量手段の他方電極の前記第１電位と、前記第２導電型の第２容量手段の他方電極の前記第２電位との電位差が拡大される、」を、「前記第２電位差拡大回路により、前記第３容量手段の一方電極の電位と、前記第４容量手段の一方電極の電位とを第３電位から第４電位へ変化させる途中過程で、前記第３容量手段をオン状態からオフ状態にするとともに、前記第４容量手段を前記第３容量手段よりも所定の期間遅れてオン状態からオフ状態にすることによって、前記第２導電型の第３容量手段の他方電極の前記第１電位と、前記第２導電型の第４容量手段の他方電極の前記第２電位との電位差が拡大される、」と補正して、補正後の請求項９とすること。
　
（７）補正事項７
　補正前の明細書の０００６段落及び００１６段落を補正して、各々補正後の明細書の０００６段落及び００１６段落とするとともに、補正前の明細書の００１５段落を削除すること。
　
３．新規事項の追加の有無及び補正の目的の適否について
（１）補正事項１について
　補正事項１により補正された部分は、本願の願書に最初に添付した明細書（以下「当初明細書」という。また、本願の願書に最初に添付した明細書、特許請求の範囲又は図面を「当初明細書等」という。）の００２３段落等に記載されているものと認められるから、補正事項１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項１は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たす。
　また、補正事項１は、補正前の請求項１に係る発明の発明特定事項である「第１容量手段および第２容量手段」に対して技術的限定を加えるものであるから、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項１は、特許法第１７条の２第４項に規定する要件を満たす。
　
（２）補正事項２について
　補正事項２により補正された部分は、当初明細書の００３１〜００３３段落等に記載されているものと認められるから、補正事項２は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項２は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　また、補正事項２は、補正前の請求項１に係る発明の発明特定事項である「前記第１容量手段の一方電極の電位と、前記第２容量手段の一方電極の電位とを第１電位から第２電位へ変化させる過程」に対して技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項２は特許法第１７条の２第４項に規定する要件を満たす。
　
（３）補正事項３について
　補正事項３は、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当するから、同法同条同項に規定する要件を満たす。
　また、補正事項３が特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
（４）補正事項４について
　補正事項４により補正された部分は、当初明細書の００４８〜００５６段落等に記載されているものと認められるから、補正事項４は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項４は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　また、補正事項４は、補正前の請求項９が削除されたことに伴い、補正前の請求項１０の「複数の電位差拡大回路」の構成を明瞭にするものであるから、特許法第１７条の２第４項第４号に掲げる明りょうでない記載の釈明を目的とするものに該当する。
　
（５）補正事項５について
　補正事項５により補正された部分は、当初明細書の００４８段落等に記載されているものと認められるから、補正事項５は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項５は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　また、補正事項５は、補正前の請求項１０においては不明瞭であった各「容量手段」の関係を明瞭にするものであるから、特許法第１７条の２第４項第４号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
　したがって、補正事項５は特許法第１７条の２第４項に規定する要件を満たす。
　
（６）補正事項６について
　補正事項６により補正された部分は、当初明細書の００５４〜００５５段落等に記載されているものと認められるから、補正事項６は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項６は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　また、補正事項６は、補正前の請求項１０に係る発明の発明特定事項である「前記第２電位差拡大回路」に対して技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項６は特許法第１７条の２第４項に規定する要件を満たす。
　
（７）補正事項７について
　補正事項７は、補正事項１〜６と整合するように明細書の記載を修正するものであるから、特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
（８）新規事項の追加の有無及び補正の目的の適否についてのまとめ
　以上検討したとおり、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　そして、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かについて、更に検討する。
　
４．独立特許要件について
（１）補正後の発明
　本件補正による補正後の請求項１〜１３に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜１３に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「補正発明」という。）は、補正後の請求項１に記載されている事項により特定される、上記１．の「（補正後）」の箇所に記載したとおりのものであって、再掲すると次のとおりである。
　
　「【請求項１】
　オン時の容量とオフ時の容量とが異なる、第１導電型の第１容量手段および第１導電型の第２容量手段を備え、
　前記第１容量手段の一方電極の電位と、前記第２容量手段の一方電極の電位とを第１電位から第２電位へ変化させる途中過程で、前記第１容量手段をオン状態からオフ状態にするとともに、前記第２容量手段を前記第１容量手段よりも所定の期間遅れてオン状態からオフ状態にすることによって、前記第１容量手段の他方電極に入力される電位と、前記第２容量手段の他方電極に入力される電位との電位差を拡大して、前記第１容量手段の他方電極に入力される電位と、前記第２容量手段の他方電極に入力される電位とを比較する、半導体装置。」
　
（２）引用刊行物に記載された発明
（２−１）本願の出願日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開平３−２９６９８９号公報（以下「引用例」という。）には、第１図〜第４図、第８図及び第９図とともに、次の記載がある（ここにおいて、下線は当合議体が付したものである。）。
　
ａ．「〔産業上の利用分野〕
　
本発明はダイナミック型センスアンプに関し、特に低電圧で動作するダイナミック型センスアンプに関する
〔従来の技術〕
　
半導体メモリに用いられるＣＭＯＳダイナミック型センスアンプの一例の回路図を第８図に示し
　
ｂ．「
第３図は本発明の第２の実施例を示すダイナミック型センスアンプの回路図であり、第４図は第３の回路の各部信号の波形図である
　
本実施例のセンスアンプ１ａが第１図の実施例と異なるのは、カップリング用の昇圧容量に非線形容量Ｃｕａを用いた点である
　その他の部分と駆動手順は第１図及び第２図に示した第１の実施例と同様である。
　
ここでいう非線形容量とは、２つの電極間の電圧の大きさによってその電極間に存在する容量値が変わるものをいっており、例えば、ＭＯＳキャパシタなどである。
　
ｃ．「
ここでは、印加電圧Ｖｉと容量値Ｃｉの関係が、Ｃｉ＝ＡＶｉである場合を想定して以下の説明を行う
　
前述の実施例で説明したようにワード線Ｗ０が選択され、メモリセルＭＣの記憶情報（ここでは、“０”を過程（審決注：「仮定」の誤記））をビット線Ｂ０上に読み出してスイッチ部２のトランスファゲート信号線ＴＧを低レベルにした後、ノード線昇圧信号線Ｐｉ（審決注：「Ｐｕ」の誤記）を高レベルにする。このとき、ノード線Ｎ０，Ｎ１の電位はそれぞれの初期電位（ＶＰ−ΔＶ１），ＶＰに比例して大きくなる
　
これは昇圧容量ＣＵａの大きさ（容量値）がそれの両電極間の電圧に比例して変化するためである
　
従って、昇圧後のノード線Ｎ０，Ｎ１の電位差、すなわち差信号ΔＶ２は初期の値ΔＶ１より大きく、信号増幅されたことになる
　
このことは、センスアンプ１ａのＳ／Ｎが向上し安定動作をもたらすとともに、その動作マージンも大きくなることを示している。
　
ｄ．「
以上のように本実施例では、センスアンプ１ａのノード線Ｎ０，Ｎ１に接続するノード線昇圧部５ａの昇圧容量を非直線性容量にして、昇圧信号線Ｐｕ上の信号によりノード線Ｎ０，Ｎ１の電位を高くすることで、ノード線Ｎ０，Ｎ１間の差信号をも増幅することができ、従来のセンスアンプよりもさらに低電源電圧での動作が可能になると共に、センスアンプの正常動作マージンをも大きくすることが可能である。
　
（２−２）ここにおいて、摘記事項ｂ．の「本実施例のセンスアンプ１ａが第１図の実施例と異なるのは、カップリング用の昇圧容量に非線形容量Ｃｕａを用いた点である。その他の部分と駆動手順は第１図及び第２図に示した第１の実施例と同様である。ここでいう非線形容量とは、２つの電極間の電圧の大きさによってその電極間に存在する容量値が変わるものをいっており、」という記載、摘記事項ｃ．の「ここでは、印加電圧Ｖｉと容量値Ｃｉの関係が、Ｃｉ＝ＡＶｉである場合を想定して以下の説明を行う。・・・これは昇圧容量ＣＵａの大きさ（容量値）がそれの両電極間の電圧に比例して変化するためである。」という記載及び摘記事項ｄ．の「以上のように本実施例では、センスアンプ１ａのノード線Ｎ０，Ｎ１に接続するノード線昇圧部５ａの昇圧容量を非直線性容量にして、昇圧信号線Ｐｕ上の信号によりノード線Ｎ０，Ｎ１の電位を高くすることで、ノード線Ｎ０，Ｎ１間の差信号をも増幅することができ、」という記載から、引用例の第３図に記載された「ダイナミック型センスアンプ」（以下「引用例のダイナミック型センスアンプ」という。）は、一方の「電極」が共通に「ノード線昇圧信号線Ｐｕ」に接続され、他方の「電極」が「ノード線Ｎ０」及び「ノード線Ｎ１」に各々接続され、前記他方の「電極」と前記一方の「電極」間に印加される「印加電圧Ｖｉ」に比例して「容量値Ｃｉ」が変化する「キャパシタ」からなる第１の「昇圧容量ＣＵａ」及び第２の「昇圧容量ＣＵａ」を備えていることが明らかである。
　
（２−３）摘記事項ｃ．の「ここでは、印加電圧Ｖｉと容量値Ｃｉの関係が、Ｃｉ＝ＡＶｉである場合を想定して以下の説明を行う。前述の実施例で説明したようにワード線Ｗ０が選択され、メモリセルＭＣの記憶情報（ここでは、“０”を仮定）をビット線Ｂ０上に読み出してスイッチ部２のトランスファゲート信号線ＴＧを低レベルにした後、」という記載及び第４図に記載されている各部信号の波形図から、引用例のダイナミック型センスアンプは、時刻ｔ１で「ワード線Ｗ０」が選択され、「メモリセルＭＣ」の「“０”」の「記憶情報」を「スイッチ部２」を介して「ビット線Ｂ０」上に読み出して、「ノード線Ｎ０」及び「ノード線Ｎ１」の電位を各々「ＶＰ−ΔＶ１」及び「ＶＰ」の「初期電位」としていることが明らかであるから、その時点において、「ノード線Ｎ０」と「ノード線Ｎ１」との間に「初期の値ΔＶ１」の電圧差が生じているものと認められる。
　
（２−４）摘記事項ｃ．の「ノード線昇圧信号線Ｐｕを高レベルにする。このとき、ノード線Ｎ０，Ｎ１の電位はそれぞれの初期電位（ＶＰ−ΔＶ１）、ＶＰに比例して大きくなる。これは昇圧容量ＣＵａの大きさ（容量値）がそれの両電極間の電圧に比例して変化するためである。従って、昇圧後のノード線Ｎ０，Ｎ１の電位差、すなわち差信号ΔＶ２は初期の値ΔＶ１より大きく、信号増幅されたことになる。このことは、センスアンプ１ａのＳ／Ｎが向上し安定動作をもたらすとともに、その動作マージンも大きくなることを示している。」という記載及び第４図に記載されている各部信号の波形図から、引用例のダイナミック型センスアンプは、時刻ｔ３で「第１の昇圧容量ＣＵａ」及び「第２の昇圧容量ＣＵａ」の一方の電極に接続された「ノード線昇圧信号線Ｐｕ」を、低レベルから高レベルに昇圧していることが明らかである。
　そして、摘記事項ｃ．の「ここでは、印加電圧Ｖｉと容量値Ｃｉの関係が、Ｃｉ＝ＡＶｉである場合を想定して以下の説明を行う。・・・」という記載を参酌しつつ、「第１の昇圧容量ＣＵａ」及び「第２の昇圧容量ＣＵａ」の一方の電極に接続された「ノード線昇圧信号線Ｐｕ」を、低レベルから高レベルに昇圧する過程の動作を考えると、初めに「低レベル」であった「ノード線昇圧信号線Ｐｕ」の電位が上昇するにしたがって、「ノード線Ｎ１」と「ノード線昇圧信号線Ｐｕ」との電位差及び「ノード線Ｎ０」と「ノード線昇圧信号線Ｐｕ」との電位差はともに小さくなり、それに伴って、「ノード線Ｎ１」に接続されている第２の「昇圧容量ＣＵａ」の静電容量、及び「ノード線Ｎ０」に接続されている第１の「昇圧容量ＣＵａ」の静電容量はともに小さくなっていくが、「ノード線昇圧信号線Ｐｕ」が「低レベル」である初期状態において、「ノード線Ｎ１」と「ノード線昇圧信号線Ｐｕ」との電位差の方が「ノード線Ｎ０」と「ノード線昇圧信号線Ｐｕ」との電位差よりも「初期の値ΔＶ１」だけ大きいのであるから、「ノード線昇圧信号線Ｐｕ」の電圧が上昇して行く際に、「ノード線Ｎ１」に接続されている第２の「昇圧容量ＣＵａ」の静電容量が、「ノード線Ｎ０」に接続されている第１の「昇圧容量ＣＵａ」の静電容量よりも遅れて小さくなっていくことが明らかである。
　そして、そのような、第２の「昇圧容量ＣＵａ」と第１の「昇圧容量ＣＵａ」とでの静電容量の小さくなり方の遅れにより、「初期の値ΔＶ１」が「差信号ΔＶ２」（ΔＶ２＞ΔＶ１）に「増幅」されているものと認められる。
　
（２−５）摘記事項ｄ．の「以上のように本実施例では、センスアンプ１ａのノード線Ｎ０，Ｎ１に接続するノード線昇圧部５ａの昇圧容量を非直線性容量にして、昇圧信号線Ｐｕ上の信号によりノード線Ｎ０，Ｎ１の電位を高くすることで、ノード線Ｎ０，Ｎ１間の差信号をも増幅することができ、従来のセンスアンプよりもさらに低電源電圧での動作が可能になると共に、センスアンプの正常動作マージンをも大きくすることが可能である。」という記載及び第４図の記載から、引用例のダイナミック型センスアンプは、時刻ｔ４以降において、「ノード線Ｎ０」に接続されている第１の「第１の昇圧容量ＣＵａ」の他方の電極と「ノード線Ｎ１」に接続されている第２の「昇圧容量ＣＵａ」の他方の電極との間に接続されたセンスアンプ１ａによって、前記増幅した差信号ΔＶ２を検知する構成となっていることが明らかである。
　
（２−６）以上を総合すると、引用例には次の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「一方の電極が共通にノード線昇圧信号線Ｐｕに接続され、他方の電極がノード線Ｎ０及びノード線Ｎ１に各々接続され、前記他方の電極と前記一方の電極間に印加される印加電圧Ｖｉに比例して容量値Ｃｉが変化するキャパシタからなる第１の昇圧容量ＣＵａ及び第２の昇圧容量ＣＵａを備えるダイナミック型センスアンプであって、
　メモリセルＭＣの“０”の記憶情報をスイッチ部２を介してビット線Ｂ０上に読み出して、前記ノード線Ｎ０及び前記ノード線Ｎ１の電位を各々ＶＰ−ΔＶ１及びＶＰの初期電位として、前記ノード線Ｎ０と前記ノード線Ｎ１との間に初期の値ΔＶ１の電圧差を生じさせ、
　次いで、前記第１の昇圧容量ＣＵａ及び前記第２の昇圧容量ＣＵａの前記一方の電極に接続された前記ノード線昇圧信号線Ｐｕを低レベルから高レベルに昇圧することにより、前記ノード線Ｎ１に接続されている前記第２の昇圧容量ＣＵａの静電容量を、前記ノード線Ｎ０に接続されている前記第１の昇圧容量ＣＵａの静電容量よりも遅れて小さくし、それによって前記初期の値ΔＶ１を差信号ΔＶ２（ΔＶ２＞ΔＶ１）に増幅し、
　次いで、前記第１の昇圧容量ＣＵａの他方の電極と前記第２の昇圧容量ＣＵａの他方の電極との間に接続されたセンスアンプ１ａによって、増幅した前記差信号ΔＶ２を検知するダイナミック型センスアンプ。」
　
（３）補正発明と引用発明との対比
（３−１）引用発明の「前記他方の電極と前記一方の電極間に印加される印加電圧Ｖｉに比例して容量値Ｃｉが変化するキャパシタからなる第１の昇圧容量ＣＵａ及び第２の昇圧容量ＣＵａ」と、補正発明の「オン時の容量とオフ時の容量とが異なる、第１導電型の第１容量手段および第１導電型の第２容量手段」とは、「電極間に印加される電圧に応じて容量『が異なる、』『第１容量手段および』『第２容量手段』」である点で一致する。
　
（３−２）引用発明の「『第１の昇圧容量ＣＵａ』の『一方の電極』」、「『第１の昇圧容量ＣＵａ』の『他方の電極』」、「『第２の昇圧容量ＣＵａ』の『一方の電極』」、「『第２の昇圧容量ＣＵａ』の『他方の電極』」は、各々補正発明の「『第１容量手段』の『一方電極』」、「『第１容量手段』の『他方電極』」、「『第２容量手段』の『一方電極』」、「『第２容量手段』の『他方電極』」に相当する。
　そして、引用発明の「低レベル」、「高レベル」は、各々補正発明の「第１電位」、「第２電位」に相当するから、引用発明の「前記第１の昇圧容量ＣＵａ及び前記第２の昇圧容量ＣＵａの前記一方の電極に接続された前記ノード線昇圧信号線Ｐｕを低レベルから高レベルに昇圧すること」は、補正発明の「前記第１容量手段の一方電極の電位と、前記第２容量手段の一方電極の電位とを第１電位から第２電位へ変化させる」ことに相当する。
　
（３−３）引用発明においては、「前記ノード線Ｎ０」、「前記ノード線Ｎ１」が、各々「『第１の昇圧容量ＣＵａ』の『他方の電極』」、「『第２の昇圧容量ＣＵａ』の『他方の電極』」に接続されていることが明らかである。
　また、補正発明における「第１容量手段」及び「第２容量手段」の静電容量は、「オン状態」よりも「オフ状態」の方が小さいことが、本願の明細書の記載からも、また、そうでなければ、「前記第１容量手段の他方電極に入力される電位と、前記第２容量手段の他方電極に入力される電位との電位差を拡大して」という動作が実現できないことからも明らかである。
　そして、引用発明においては、「前記第１の昇圧容量ＣＵａ及び前記第２の昇圧容量ＣＵａの前記一方の電極に接続された前記ノード線昇圧信号線Ｐｕを低レベルから高レベルに昇圧することにより」、「前記ノード線Ｎ０」と「前記ノード線Ｎ１」との間の電位差を「初期の値ΔＶ１」から「ΔＶ２（ΔＶ２＞ΔＶ１）に増幅」しているのであるから、引用発明の「前記第１の昇圧容量ＣＵａ及び前記第２の昇圧容量ＣＵａの前記一方の電極に接続された前記ノード線昇圧信号線Ｐｕを低レベルから高レベルに昇圧することにより、前記ノード線Ｎ１に接続されている前記第２の昇圧容量ＣＵａの静電容量を、前記ノード線Ｎ０に接続されている前記第１の昇圧容量ＣＵａの静電容量よりも遅れて小さくし、それによって前記初期の値ΔＶ１を差信号ΔＶ２（ΔＶ２＞ΔＶ１）に増幅」するという構成と、補正発明の「前記第１容量手段の一方電極の電位と、前記第２容量手段の一方電極の電位とを第１電位から第２電位へ変化させる途中過程で、前記第１容量手段をオン状態からオフ状態にするとともに、前記第２容量手段を前記第１容量手段よりも所定の期間遅れてオン状態からオフ状態にすることによって、前記第１容量手段の他方電極に入力される電位と、前記第２容量手段の他方電極に入力される電位との電位差を拡大」するという構成とは、「『前記第１容量手段の一方電極の電位と、前記第２容量手段の一方電極の電位とを第１電位から第２電位へ変化させる途中過程で、前記第１容量手段を』小さい静電容量の『状態にするとともに、前記第２容量手段を前記第１容量手段よりも所定の期間遅れて』小さい静電容量の『状態にすることによって、前記第１容量手段の他方電極に入力される電位と、前記第２容量手段の他方電極に入力される電位との電位差を拡大』」する構成である点で一致する。
　
（３−４）引用発明の「前記第１の昇圧容量ＣＵａの他方の電極と前記第２の昇圧容量ＣＵａの他方の電極との間に接続されたセンスアンプ１ａによって、増幅した前記差信号ΔＶ２を検知する」という構成は、補正発明の「前記第１容量手段の他方電極に入力される電位と、前記第２容量手段の他方電極に入力される電位とを比較する」という構成に相当する。
　また、引用発明の「ダイナミック型センスアンプ」は、補正発明の「半導体装置」に相当する。
　
（３−５）以上を総合すると、補正発明と引用発明とは、
　
　「電極間に印加される電圧に応じて容量が異なる、第１容量手段および第２容量手段を備え、
　前記第１容量手段の一方電極の電位と、前記第２容量手段の一方電極の電位とを第１電位から第２電位へ変化させる途中過程で、前記第１容量手段を小さい静電容量の状態にするとともに、前記第２容量手段を前記第１容量手段よりも所定の期間遅れて小さい静電容量の状態にすることによって、前記第１容量手段の他方電極に入力される電位と、前記第２容量手段の他方電極に入力される電位との電位差を拡大して、前記第１容量手段の他方電極に入力される電位と、前記第２容量手段の他方電極に入力される電位とを比較する、半導体装置。」
　
　である点で一致し、次の点で相違する。
　
（相違点１）
　補正発明は、「第１容量手段および第２容量手段」が「第１導電型」であるのに対して、引用発明は、「第１の昇圧容量ＣＵａ及び第２の昇圧容量ＣＵａ」が「第１導電型」であることが特定されていない点。
　
（相違点２）
　「電極間に印加される電圧に応じて容量が異なる、第１導電型の第１容量手段および第１導電型の第２容量手段」が、補正発明では、「オン時の容量とオフ時の容量とが異なる」特性を有しているのに対して、引用発明では、「前記他方の電極と前記一方の電極間に印加される印加電圧Ｖｉに比例して容量値Ｃｉが変化する」特性を有している点。
　
（相違点３）
　「前記第１容量手段の一方電極の電位と、前記第２容量手段の一方電極の電位とを第１電位から第２電位へ変化させる途中過程で、前記第１容量手段を小さい静電容量の状態にするとともに、前記第２容量手段を前記第１容量手段よりも所定の期間遅れて小さい静電容量の状態にする」ことについての相違点であって、補正発明は、「前記第１容量手段を
オン状態からオフ状態にする
オン状態からオフ状態にする
　
（４）相違点についての当審の判断
（４−１）相違点１について
　引用例には、上記（２）（２−１）ｂ．に摘記したとおり、「本実施例のセンスアンプ１ａが第１図の実施例と異なるのは、カップリング用の昇圧容量に非線形容量Ｃｕａを用いた点である。・・・ここでいう非線形容量とは、・・・例えば、ＭＯＳキャパシタなどである。」と記載されており、「昇圧容量」に「ＭＯＳキャパシタ」を用いることが明記されているから、引用発明において、「第１の昇圧容量ＣＵａ」及び「第２の昇圧容量ＣＵａ」として「ＭＯＳキャパシタ」を用いることは、当業者であれば容易になし得たことである。
　そして、「ＭＯＳキャパシタ」がｎ又はｐ導電型の半導体を用いるものであることは当業者の技術常識であるから、引用発明において、「第１の昇圧容量ＣＵａ」及び「第２の昇圧容量ＣＵａ」として「ＭＯＳキャパシタ」を用いることが、当業者が容易になし得たことであることと等しく、引用発明において、「第１の昇圧容量ＣＵａ及び第２の昇圧容量ＣＵａ」を「第１導電型」のものとすることは、当業者が容易になし得たことである。
　したがって、相違点１は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−２）相違点２について
（４−２−１）上記（４−１）において検討したとおり、引用発明において、「第１の昇圧容量ＣＵａ」及び「第２の昇圧容量ＣＵａ」として「ＭＯＳキャパシタ」を用いることは、当業者が容易になし得たことである。
　ところで、一般に、ＭＯＳキャパシタは、半導体、当該半導体の上に形成された絶縁膜、及び当該絶縁膜の上に形成された金属（ポリシリコン等が用いられる場合もある。以下においては、ＭＯＳＦＥＴに倣って、上記「半導体」及び上記「金属」を、各々「ソース・ドレイン」及び「ゲート」という。）からなるキャパシタであるが、当該ＭＯＳキャパシタは、ゲートとソース・ドレインとの間に印加される電圧（以下「ＶＧＳ」という。）が、「しきい値」と呼ばれる値を越えるとゲートとソース・ドレインとの間の静電容量（以下「ＣＧＳ」という。）が急激に増加する（逆にいえば、ＶＧＳがしきい値を下回るとＣＧＳが急激に減少する）という特性を有しており、しきい値を越えた状態を「オン状態」と呼び、そうでない状態を「オフ状態」と呼ぶことは、例えば、本願の出願前に日本国内において頒布された刊行物である下記周知例にも記載されているように、当業者の技術常識である。
　
ａ．周知例：特開平１０−２４１３５７号公報
　上記周知例には、図１及び３とともに次の記載がある
　
　「【０００１】
【発明の属する技術分野】
本発明は、ＤＲＡＭ又はこれを一部に含む半導体装置に関する。
　「【００１１】請求項３の半導体装置では、請求項１において、上記第２容量素子は、例えば図７に示す如く、ｐＭＯＳトランジスタ（３１Ａ）であり、上記第１電極は該ｐＭＯＳトランジスタのｐ型拡散領域であり、上記第２電極は該ｐＭＯＳトランジスタのゲートである。
この場合、ダミーワード線電位が上昇してｐＭＯＳトランジスタ（３１Ａ）のソース・ゲート間の電位差がこのトランジスタの敷居電圧以下になると、このトランジスタのソース・ゲート間の容量が急に小さくなる。
　「【００２５】スイッチング回路３３並びにダミーワード線活性化回路４０及び５０は、制御回路の一部である。降圧回路６０は、プリチャージ電位Ｖｐｒを降圧して電位Ｖｓを生成し、電位Ｖｓは、ｎＭＯＳトランジスタ４２及び５２のソースに印加される。降圧回路６０の構成例を図２に示す。この降圧回路６０は、レベルシフト回路６１と、比較回路６３と、出力回路６５とを備えており、安定化された電位Ｖｓが出力される。レベルシフト回路６１では、ダイオード接続されたｎＭＯＳトランジスタ６１１と、抵抗６１２とが直列接続されており、ｎＭＯＳトランジスタ６１１のドレインにプリチャージ電位Ｖｐｒが印加され、ｎＭＯＳトランジスタ６１１のソースから、比較回路６３への参照電位としてＶｐｒ−Ｖｔｈが取り出される。
ここにＶｔｈは、ｎＭＯＳトランジスタ６１１の敷居電圧である。簡単化のために、ｎＭＯＳトランジスタ３１及び３２の敷居電圧もＶｔｈに等しいとする。
　「【００３３】
図３（Ｂ）は、メモリセル１０から‘Ｈ’を読み出す場合において、ビット線＊ＢＬの電位がＶｐｒ＋Δになったときの、ダミーワード線ＤＷＬ０の電位ＶＤに対するｎＭＯＳトランジスタ３１の容量ＣＨを示している。ダミーワード線電位ＶＤがＶ１＝Ｖｐｒ−Ｖｔｈ＋Δより大きくなると、ｎＭＯＳトランジスタ３１のソース・ドレイン間がオフになって、容量ＣＨが急に小さくなる。ダミーワード線ＤＷＬ０の電位をＶｓからＶｉｉまで立ち上げたときに、ｎＭＯＳトランジスタ３１のチャンネン領域において増加する電荷量は、容量ＣＨをダミーワード線電位ＶＤでＶｓからＶｉｉまで積分した値に等しく、この電荷量に等しい電荷がビット線＊ＢＬに補われる。
　
　上記記載から、周知例には、ｎＭＯＳトランジスタ３１からなるキャパシタすなわちＭＯＳキャパシタにおいて、一方の電極（ゲート電極）が接続されているビット線＊ＢＬの電位がＶｐｒ＋Δである場合に、他方の電極（ソース・ドレイン電極）が接続されているダミーワード線の電位がＶ１＝Ｖｐｒ−Ｖｔｈ＋Δより大きくなる、換言すれば、一方の電極と他方の電極との電位差がＶｔｈ（敷居電圧（しきい値））より小さくなると、トランジスタがオフとなり、静電容量ＣＨが小さくなることが記載されているものと認められる。
　
（４−２−２）したがって、引用発明において、「第１の昇圧容量ＣＵａ」及び「第２の昇圧容量ＣＵａ」として「ＭＯＳキャパシタ」を用いた場合においては、当然に、「第１の昇圧容量ＣＵａ」及び「第２の昇圧容量ＣＵａ」が「オン時の容量とオフ時の容量とが異なる」特性を有することとなるから、引用発明において、「第１の昇圧容量ＣＵａ」及び「第２の昇圧容量ＣＵａ」として「ＭＯＳキャパシタ」を用いることが、当業者が容易になし得たことであることと等しく、引用発明において、「第１の昇圧容量ＣＵａ」及び「第２の昇圧容量ＣＵａ」が「オン時の容量とオフ時の容量とが異なる」特性を有するものとすることは、当業者が容易になし得たことである。
　したがって、相違点２は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−３）相違点３について
（４−３−１）上記（４−１）において検討したとおり、引用発明において、「第１の昇圧容量ＣＵａ」及び「第２の昇圧容量ＣＵａ」として「ＭＯＳキャパシタ」を用いることは、当業者が容易になし得たことである。
　また、上記（４−２）において検討したとおり、一般に、ＭＯＳキャパシタは、ゲートとソース・ドレインとの間に印加される電圧ＶＧＳが、しきい値を越えるとゲートとソース・ドレインとの間の静電容量ＣＧＳが急激に増加する（逆にいえば、ＶＧＳがしきい値を下回るとＣＧＳが急激に減少する）という特性を有しており、しきい値を越えた状態を「オン状態」と呼び、そうでない状態を「オフ状態」と呼ぶことは当業者の技術常識である。
　
（４−３−２）そして、引用発明は、「前記第１の昇圧容量ＣＵａ及び前記第２の昇圧容量ＣＵａの前記一方の電極に接続された前記ノード線昇圧信号線Ｐｕを低レベルから高レベルに昇圧することにより、前記ノード線Ｎ１に接続されている前記第２の昇圧容量ＣＵａの静電容量を、前記ノード線Ｎ０に接続されている前記第１の昇圧容量ＣＵａの静電容量よりも遅れて小さくし、それによって前記初期の値ΔＶ１を差信号ΔＶ２（ΔＶ２＞ΔＶ１）に増幅」するものであるから、引用発明において、「第１の昇圧容量ＣＵａ」及び「第２の昇圧容量ＣＵａ」として、上に述べたような特性を有する「ＭＯＳキャパシタ」を用いた場合においては、「前記第１の昇圧容量ＣＵａ及び前記第２の昇圧容量ＣＵａの前記一方の電極に接続された前記ノード線昇圧信号線Ｐｕを低レベルから高レベルに昇圧する」という過程で、「前記ノード線Ｎ１に接続されている前記第２の昇圧容量ＣＵａの静電容量」が、「前記ノード線Ｎ０に接続されている前記第１の昇圧容量ＣＵａの静電容量」よりも遅れて小さくなるように、「ＭＯＳキャパシタ」のしきい値を設定すること、換言すれば、補正発明のように、「前記第１容量手段をオン状態からオフ状態にするとともに、前記第２容量手段を前記第１容量手段よりも所定の期間遅れてオン状態からオフ状態にする」ことは、「前記初期の値ΔＶ１を差信号ΔＶ２（ΔＶ２＞ΔＶ１）に増幅」するという所期の機能を実現するために、当業者であれば当然になし得たことである。
　したがって、相違点３は、当業者が容易になし得た事項の範囲に含まれる程度のものである。
　
（４−４）相違点についての判断のまとめ
　以上検討したとおり、補正発明と引用発明との相違点は、いずれも技術常識を勘案することにより当業者が容易になし得た範囲に含まれる程度のものであるから、補正発明は、技術常識を勘案することにより引用発明に基づいて当業者が容易に発明をすることができたものである。
　
（５）独立特許要件についてのまとめ
　以上のとおりであるから、補正発明は、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　したがって、本件補正は、補正後の特許請求の範囲の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
５．補正の却下の決定のむすび
　以上検討したとおり、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について
　平成２４年２月１５日に提出された手続補正書による補正は上記のとおり却下されたので、本願の請求項１〜１４に係る発明は、平成２２年１０月５日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜１４に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される、上記第２．１．の「（補正前）」の箇所に記載したとおりのものである。
　一方、本願の出願日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開平３−２９６９８９号公報（引用例）には、前記第２．４．（２）に記載したとおりの事項及び発明（引用発明）が記載されているものと認められる。
　そして、本願発明に対して技術的事項を付加した発明である補正発明は、前記第２．４．において検討したとおり、技術常識を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も当然に、技術常識を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものである。
　したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。
　
第４．むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。