【事件の表示】
　特願２００６−　６０６２３「半導体装置とその製造方法」拒絶査定不服審判事件〔平成１９年　９月２０日出願公開，特開２００７−２４２７５４〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１ 手続の経緯
　本願は，平成１８年３月７日の出願であって，平成２３年１０月１４日に手続補正がされ，同年１０月３１日付けで拒絶査定がされ，これに対して平成２４年２月１４日に拒絶査定に対する審判請求がされたものである。
　
２ 本願発明
　本願発明は，平成２３年１０月１４日付けの手続補正書により補正された明細書，特許請求の範囲及び図面の記載からみて，その特許請求の範囲の請求項１〜４に記載されている事項により特定されるとおりのものであり，そのうちの請求項１に係る発明（以下「本願発明」という。）は，請求項１に記載されている事項により特定される，以下のとおりのものである。
「【請求項１】
　半導体基板のアクティブ領域上に形成された絶縁膜と，
　前記絶縁膜上の所定の位置に形成されたゲート電極と，
　外周が前記ゲート電極よりも一定寸法だけ内側に位置するように該ゲート電極上に形成された酸化膜と，
　前記ゲート電極と重なる位置を除外して前記アクティブ領域に，前記半導体基板と逆導電型の高濃度の不純物が拡散されて形成されたソース・ドレイン領域である第１の拡散層と，
　前記アクティブ領域で前記ゲート電極と重なり，かつ前記酸化膜とは重ならない位置に，前記半導体基板と逆導電型の低濃度の不純物が拡散されて形成されたＬＤＤ領域である第２の拡散層とを，
　備えたことを特徴とする半導体装置。」
　
３　引用例に記載された発明
（１）　本願の出願前に日本国内において頒布され，原査定の根拠となった拒絶の理由において引用された特開平１−２７８０７４号公報（以下「引用例１」という。）には，「ＭＩＳ型トランジスタ及びその製造方法」（発明の名称）に関して，図１，２とともに以下の記載がある（なお，下線は当合議体にて付加したものである。）。
　
　ア　「２．特許請求の範囲
（１）第１導電型の半導体基板と、
前記半導体基板の主面内に、所定間隔をおいて形成された前記半導体基板と反対導電型の第１および第２の領域と、
前記半導体基板主面内に前記第１および第２の領域に隣接してその間に形成された、前記第１および第２の領域と比較して不純物濃度が低く同じ導電型の第３および第４の領域と、
前記第３、第４の領域およびその間の前記半導体基板主面上に形成された絶縁膜と、
前記第３、第４の領域およびその間の前記半導体基板主面の上側に、前記絶縁膜を介して形成された第１のゲート電極と、前記第３、第４の領域の間の前記半導体基板主面の上方に相当する前記第１のゲート電極上に形成された第２のゲート電極とを備えたＭＩＳ型トランジスタ
　
　イ　「（実施例）
　以下，この発明の一実施例を図について説明する。第１図は，この発明の一実施例である
ＬＤＤＭＯＳトランジスタの構造
Ｎ−拡散領域４，５およびチャネル領域６の上側には，ゲート酸化膜７を介してゲート電極８ａが設けられる。またチャネル領域６の上方に相当するゲート電極８ａ上にはゲート電極８ｂが設けられる。Ｎ−拡散領域４，５はそれぞれＮ＋ソース領域２，Ｎ＋ドレイン領域３の周囲に形成されているが，動作に主に寄与するのは従来と同様Ｎ＋ソース領域２，Ｎ＋ドレイン領域３間に存在する部分である。その他の構成は第６図に示す従来のＬＤＤＭＯＳトランジスタと同様である。
　
第２図は第１図に示すこの発明の一実施例であるＮチャネルＬＤＤＭＯＳトランジスタの製造方法を示す工程断面図である
Ｐ
−
半導体基板１上にゲート酸化膜７を形成し，その上に例えばＮ型にドープされた多結晶シリコン膜を第１のゲート電極８ａとして形成する。さらにその上に，例えばタングステンシリサイド，モリブデンシリサイドなどの高融点金属シリサイド膜を第２のゲート電極８ｂとして形成する
ゲート電極８ｂの上に通常の写真製版工程にしたがって，ゲート電極部のパターンをフォトレジスト１２により形成する
　第２図（ｂ）において，
フォトレジスト１２をマスクとして，高融点金属シリサイド膜をエッチングする。この際等方性エッチングにより，サイドエッチングを行い，ゲート電極８ｂとなる高融点金属シリサイド膜のパターン幅を，フォトレジスト１２のパターン幅より０．２〜０．５μｍ程度狭くなるようにする
　第２図（ｃ）において，第２図（ｂ）と同様に
フォトレジスト１２をマスクとして多結晶シリコン膜をエッチングする。この際異方性エッチングにより寸法シフトを少くし，ゲート電極８ａとなる多結晶シリコン膜のパターン幅を，フォトレジスト１２のパターン幅とほぼ等しくする
　第２図（ｄ）において，
形成されたゲート電極８ａとフォトレジスト１２をマスクとして，高濃度不純物層形成のため砒素イオン１３を注入する
注入イオンを図面中に＋記号で表す
　第２図（ｅ）において，
フォトレジスト１２を除去し，比較的低濃度の不純物層形成のためリンイオン１４を注入する。リンイオン１４の注入エネルギーとして，多結晶シリコン膜のゲート電極８ａは通過するが，高融点金属シリサイド膜のゲート電極８ｂとゲート電極８ａの重なった部分は通過しないような値を設定する
ＬＤＤ構造のドレイン電界緩和作用に有効である
注入イオンを図面中に−記号で表す
　第２図（ｆ）において，
イオン注入された不純物が熱拡散しない程度の温度と時間を設定し，不純物を活性化させるための熱処理を加える。その結果，比較的不純物濃度の高いＮ
＋
ソース領域２およびＮ
＋
ドレイン領域３と比較的不純物濃度の低いＮ
−
拡散領域４，５が形成され，最終的に図のような構造を得る
　
　以上から，引用例１には，以下の発明（以下「引用発明」という。）が記載されているものと認められる。  
　
　「Ｐ−半導体基板１上に形成されたゲート酸化膜７と，
　前記ゲート酸化膜７上に形成された，Ｎ型にドープされた多結晶シリコン膜でできた第１のゲート電極８ａと，
　パターン幅を，フォトレジスト１２のパターン幅より０．２〜０．５μｍ程度狭くなるように第１のゲート電極８ａ上に形成された高融点金属シリサイド膜の第２のゲート電極８ｂと，
　フォトレジスト１２のパターン幅とほぼ等しいパターン幅のゲート電極８ａとフォトレジスト１２をマスクとして，高濃度不純物層形成のため砒素イオン１３を注入して形成された不純物濃度の高いＮ＋ソース領域２およびＮ＋ドレイン領域３と，
　フォトレジスト１２を除去し，多結晶シリコン膜のゲート電極８ａは通過するが，高融点金属シリサイド膜のゲート電極８ｂとゲート電極８ａの重なった部分は通過しないように，リンイオン１４を注入して形成されたＬＤＤ構造である比較的低濃度の不純物層を，
　備えたことを特徴とする半導体装置。」 
 　 
（２）　本願の出願前に日本国内において頒布され，原査定の根拠となった拒絶の理由において引用された特開平３−２９７１４７号公報（以下「引用例２」という。）には，「半導体装置の製造方法」（発明の名称）に関して，図２とともに以下の記載がある。
　
　ア　「第２図（ａ）〜（ｈ）は，第２及び第３の発明の実施例に係る
ＬＤＤ構造を有するＭＩＳＴの製造方法
ブロッキング膜としてＳｉＯ
２
膜を用いていることである
　まず，同図（ａ）に示すように，ｐ型のＳｉ基板２８上に膜厚約３００ÅのＳｉＯ２膜２９を熱酸化により，膜厚約１０００Åのポリシリコン膜（導電膜）３０をＣＶＤ法により，更に膜厚約
３０００ÅのＳｉＯ
２
膜（ブロッキング膜）３１をＣＶＤ法により順次形成する
　次に，ゲート部を形成すべき領域にパターニングによりレジスト膜３２を選択的に残存させる。
　次いで，レジスト膜３２をマスクとしてＣＦ４／Ｈ２ガスを用いたドライエツチング法によりＳｉＯ２膜３１をエッチングする。続いて，レジスト膜３２及びＳｉＯ２膜３１をマスクとしてポリシリコン膜３０の上から加速電圧１５０ｋｅＶ，　ドーズ量１×１０１５cm−2の条件でｎ型不純物のリンをＳｉ基板２８に選択的にイオン注入し，イオン注入層（第１の不純物層）３３ａ，３３ｂを形成する（同図（ｂ））。
　次いで，
ＨＦ水溶液によりＳｉＯ
２
膜３１ａを選択的にサイドエッチングし，レジスト膜３２の内側にＳｉＯ
２
膜３１ｂを残存する
　なお，ＨＦによるエッチングの他，ＣＦ４／Ｈ２による等方性ドライエッチングでもよい。
　次に，
レジスト膜３２を除去した後，ＳｉＯ
２
膜３１ｂをマスクとし，ポリシリコン膜３０の上から加速電圧１５０ｋｅＶ，　ドーズ量１×１０
１２
cm
−2
の条件でＳｉ基板２８に選択的にリンをイオン注入し，イオン注入層（第２の不純物層）３４ａ，３４ｂを形成する。その結果，高濃度のイオン注入層３３ａ，３３ｂの内側に低濃度のイオン注入層３４ａ，３４ｂが形成される
　 　 
４　対比・判断  
（１）　対比  
　本願発明と引用発明とを対比する。  
　
ア　引用発明は，「Ｐ−半導体基板１上に」「ゲート酸化膜７」が形成され，「ゲート酸化膜７上に」「ゲート電極８ａ」が形成されており，これらは本願発明の「半導体基板」上に「絶縁膜」が形成され，「絶縁膜」上に「ゲート電極」が形成されていることに対応するから，引用発明の「Ｐ−半導体基板１」，「ゲート酸化膜７」及び「ゲート電極８ａ」は，それぞれ本願発明の「半導体基板」，「絶縁膜」及び「ゲート電極」に相当し，引用発明はＭＩＳのトランジスタであるから，「ゲート酸化膜７」が半導体基板のアクティブ領域上に形成され，「ゲート電極８ａ」が「ゲート酸化膜７」上のソース・ドレイン間のチャネル上，すなわち本願発明でいう「所定の位置」に形成されていることは明らかである。
　そうすると，引用発明の「Ｐ−半導体基板１上に形成されたゲート酸化膜７と，前記ゲート酸化膜７上に形成された，Ｎ型にドープされた多結晶シリコン膜でできた第１のゲート電極８ａ」は，本願発明の「半導体基板のアクティブ領域上に形成された絶縁膜と，前記絶縁膜上の所定の位置に形成されたゲート電極」に相当する。
　
イ　引用発明の「第２のゲート電極８ｂ」は，「フォトレジスト１２のパターン幅より０．２〜０．５μｍ程度狭くなるように」，すなわち「外周が」「一定寸法だけ内側に位置する位置するように」形成されていることは明らかである。
　また，引用発明の「高融点金属シリサイド膜の第２のゲート電極８ｂ」は，導電性の膜状部材であることは当業者にとって明らかであるから，引用発明の「高融点金属シリサイド膜の第２のゲート電極８ｂ」は，本願発明の「酸化膜」と膜状部材である点で共通する。
　したがって，引用発明の「パターン幅を，フォトレジスト１２のパターン幅より０．２〜０．５μｍ程度狭くなるように第１のゲート電極８ａ上に形成された高融点金属シリサイド膜の第２のゲート電極８ｂ」は，本願発明の「外周が前記ゲート電極よりも一定寸法だけ内側に位置するように該ゲート電極上に形成された酸化膜」と，「外周が前記ゲート電極よりも一定寸法だけ内側に位置するように該ゲート電極上に形成された」膜状部材という点で共通する。
　
ウ　引用発明のパターニングされた「フォトレジスト１２」は，本願発明の「レジストパターン６」に相当し，引用発明の「ゲート電極８ａ」は，パターニングされた「フォトレジスト１２」をマスクとして異方性エッチングすることにより形成しており，本願発明のポリシリコン膜４ａによるゲート電極７もレジストパターン６をマスクとして形成していることから，本願発明も引用発明もレジストパターンとゲート電極の大きさはほぼ等しいことは明らかである。
　また，引用発明の「砒素」がｎ型のドーパントであり，「不純物濃度の高いＮ＋ソース領域２およびＮ＋ドレイン領域３層」が「Ｐ−半導体基板１上に」形成されていることから，引用発明の「高濃度不純物層形成のため砒素イオン１３を注入して形成された不純物濃度の高いＮ＋ソース領域２およびＮ＋ドレイン領域３」は，本願発明の「半導体基板と逆導電型の高濃度の不純物が拡散されて形成されたソース・ドレイン領域である第１の拡散層」に相当する。
　そして，引用発明は「ゲート電極８ａとフォトレジスト１２をマスクとして，高濃度不純物層形成のため砒素イオン１３を注入し」て「Ｎ＋ソース領域２およびＮ＋ドレイン領域３」を形成している。一方，本願発明は，段落【００２９】によれば「レジストパターン６をマスクにして，」イオンを「高濃度に注入してソース・ドレイン領域８を形成」しているが，ポリシリコン膜４ａによるゲート電極７もレジストパターン６をマスクとして形成していること及び図１の（ｄ）工程４を参照するとレジストパターン６に加えてゲート電極７もマスクとしてイオン注入していることは明らかである。
　以上から，引用発明の「フォトレジスト１２のパターン幅とほぼ等しいパターン幅のゲート電極８ａとフォトレジスト１２をマスクとして，高濃度不純物層形成のため砒素イオン１３を注入して形成された不純物濃度の高いＮ＋ソース領域２およびＮ＋ドレイン領域３」と，本願発明の「前記ゲート電極と重なる位置を除外して前記アクティブ領域に，前記半導体基板と逆導電型の高濃度の不純物が拡散されて形成されたソース・ドレイン領域である第１の拡散層」とは，「ゲート電極」をマスクとして「前記アクティブ領域に，前記半導体基板と逆導電型の高濃度の不純物が拡散されて形成されたソース・ドレイン領域である第１の拡散層」とする点で共通する。
　
エ　引用発明の「多結晶シリコン膜のゲート電極８ａ」は，本願発明の「ゲート電極」に相当し，引用発明の「高融点金属シリサイド膜のゲート電極８ｂ」は，本願発明の「酸化膜」とは，どちらも膜状部材である点で共通する。そして，引用発明は「ゲート電極８ａは通過するが，」「ゲート電極８ｂとゲート電極８ａの重なった部分は通過しないように」してイオン注入をおこないＬＤＤ領域を形成している。一方本願発明は段落【００３１】及び図１（ｅ）工程５を参照すると，「ゲート電極と重なり，かつ」「酸化膜とは重ならない位置に」イオン注入をおこなってＬＤＤ領域を形成しているものである。
　そうすると，引用発明と本願発明は，膜状部材と「ゲート電極の重なった部分をマスク」として不純物イオンを注入することにより，ＬＤＤ領域を形成するという点で共通している。
　以上から，引用発明の「フォトレジスト１２を除去し，多結晶シリコン膜のゲート電極８ａは通過するが，高融点金属シリサイド膜のゲート電極８ｂとゲート電極８ａの重なった部分は通過しないように，リンイオン１４を注入して形成されたＬＤＤ構造である比較的低濃度の不純物層」と，本願発明の「アクティブ領域で前記ゲート電極と重なり，かつ前記酸化膜とは重ならない位置に，前記半導体基板と逆導電型の低濃度の不純物が拡散されて形成されたＬＤＤ領域である第２の拡散層」とは，膜状部材とゲート電極の重なった部分をマスクとして「アクティブ領域で前記ゲート電極と重な」る「位置に，前記半導体基板と逆導電型の低濃度の不純物が拡散されて形成されたＬＤＤ領域である第２の拡散層」という点で共通する。
　
（一致点）
　したがって，本願発明と引用発明とは，  
 　「半導体基板のアクティブ領域上に形成された絶縁膜と，
　前記絶縁膜上の所定の位置に形成されたゲート電極と，
　外周が前記ゲート電極よりも一定寸法だけ内側に位置するように該ゲート電極上に形成された膜状部材と，
　ゲート電極をマスクとして前記アクティブ領域に，前記半導体基板と逆導電型の高濃度の不純物が拡散されて形成されたソース・ドレイン領域である第１の拡散層と，
　膜状部材とゲート電極の重なった部分をマスクとしてアクティブ領域で前記ゲート電極と重なる位置に，前記半導体基板と逆導電型の低濃度の不純物が拡散されて形成されたＬＤＤ領域である第２の拡散層とを，
　備えたことを特徴とする半導体装置。」
である点で一致し，以下の点で相違する。  
　
（相違点１）  
　本願発明は，「ゲート電極上に形成された」膜状部材が「酸化膜」であるのに対して，引用発明は「高融点金属シリサイド膜」である点。  
　
（相違点２）
　本願発明は，「ソース・ドレイン領域である第１の拡散層」が「ゲート電極と重なる位置を除外して」形成されているのに対して，引用発明はゲート電極をマスクとして第１の拡散層を形成しているもののゲート電極と重なる位置を除外してとまでは特定されていない点。  
 　 
（相違点３）
　本願発明は，「ＬＤＤ領域である第２の拡散層」が「ゲート電極と重なり，かつ」膜状部材「とは重ならない位置に」形成されているのに対して，引用発明は膜状部材とゲート電極の重なった部分をマスクとしてＬＤＤ領域である第２の拡散層を形成しているものの「ゲート電極と重なり，かつ」膜状部材「とは重ならない位置」に形成するとまでは特定されていない点。  
　
（２）　判断  
　ア　相違点１について  
　引用例２には，ゲート電極上に形成され，サイドエッチングされて平面形状がゲート電極よりも狭小化され，ゲート電極とともにＬＤＤ領域を形成するためのイオン注入におけるマスクとして機能する膜状部材としてＳｉＯ２，すなわちシリコン酸化膜を用いることが記載されている。
　そして，引用発明と引用例２に記載された発明とはＬＤＤ構造を備えたＭＯＳＦＥＴという技術分野が共通し，狭小化された膜状部材をイオン注入におけるマスクとするという機能も共通するから，引用発明のゲート電極状に形成された「高融点金属シリサイド膜」に替えて，引用例２に記載された「酸化膜」とすることは当業者が容易になし得たことである。
　
　イ　相違点２，３について
　３（１）イから，引用発明においては，「ゲート電極８ａがマスクとして作用する程度の注入エネルギーを設定しイオン注入を行」うこと及び「比較的低濃度の不純物層形成のためリンイオン１４を」「注入エネルギーとして，多結晶シリコン膜のゲート電極８ａは通過するが，高融点金属シリサイド膜のゲート電極８ｂとゲート電極８ａの重なった部分は通過しないような値を設定」してイオン注入を行っていることから，引用発明におけるイオン注入により注入されたイオンの領域（Ｎ＋ソース領域２，Ｎ＋ドレイン領域３及びＮー拡散領域４，５）は，マスクとして作用するゲート電極８ａ，８ｂの形状どおりであることが分かる。
　また，３（１）イから，引用発明においては，「イオン注入された不純物が熱拡散しない程度の温度と時間を設定し，不純物を活性化させるための熱処理を加え」，「比較的不純物濃度の高いＮ＋ソース領域２およびＮ＋ドレイン領域３と比較的不純物濃度の低いＮ−拡散領域４，５が形成され」ることから，引用発明は，注入されたイオンが熱処理により熱拡散されておらず，イオン注入のマスクとして作用するゲート電極の形状どおりのままであることが分かる。
　そうすると，引用発明も，本願発明と同様に「ソース」「ドレイン領域」はマスクとなる「ゲート電極と重なる位置を除外して」形成され，「ＬＤＤ領域である」Ｎ−拡散領域４，５は，「ゲート電極と重なり，かつ」膜状部材「とは重ならない位置に」形成されているものと認められ，相違点２，３は，実質的なものではない。
　仮に，相違点２，３が実質的なものではないとまではいえなかったとしても，引用発明は，引用例１の請求項１の「前記第３，第４の領域及びその間の前記半導体基板主面の上側に，前記絶縁膜を介して形成された第１のゲート電極と，前記第３，第４の領域の間の前記半導体基板主面の上方に相当する前記第１のゲート電極上に形成された第２のゲート電極とを備えたＭＩＳ型トランジスタ。」等の記載から，「第１のゲート電極」（ゲート電極８ａ）は「前記第３，第４の領域」（Ｎ−拡散領域４，５）「及びその間の」「半導体基板主面の上側に」，そして「第２のゲート電極」（ゲート電極８ｂ）は，「前記第３，第４の領域の間の」「第１のゲート電極上に」形成したＭＩＳ型トランジスタを意図したものであるから，引用発明において，第１，２の領域（Ｎ＋ソース領域２，Ｎ＋ドレイン領域３）を第２のゲートの端部と整合するようにし，第３，４の領域を第１のゲートの端部と整合するように、すなわち本願発明のような「ソース・ドレイン領域である第１の拡散層」が「ゲート電極と重なる位置を除外して」形成し，「ＬＤＤ領域である第２の拡散層」が「ゲート電極と重なり，かつ」膜状部材「とは重ならない位置に」形成したものとすることは当業者ならば適宜なし得たことである。
　
（３）　判断についてのまとめ  
　以上検討したとおり，本願発明は，引用発明及び引用例２に記載された発明に基づき，当業者が容易に発明をすることができたものである。  
 　したがって，本願発明は特許法２９条２項の規定により特許を受けることができない。
 　  
 ５　むすび  
 　以上のとおり，本願の請求項１に係る発明は特許法第２９条第２項の規定により特許を受けることができないものであるから，他の請求項に係る発明について検討するまでもなく，本願は拒絶をすべきものである。  
 　  
 　よって，結論のとおり審決する。