【事件の表示】
　特願２００８−　６４１３２「半導体装置」拒絶査定不服審判事件〔平成２０年　８月　７日出願公開，特開２００８−１８２２６１〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１０年４月２０日に出願した特願平１０−１０９１７９号の一部を，平成２０年３月１３日（優先権主張平成９年４月１８日）に新たな出願としたものであって，平成２３年７月２９日付けで拒絶理由が通知され，同年１１月２９日に手続補正がされ，平成２４年２月１４日付けで拒絶査定がされ，これに対して同年６月２５日に審判請求がされるとともに同日に手続補正がされたものである。その後，平成２４年８月２２日付けで審尋がされたが，これに対する回答書は提出されなかった。
　
第２　補正の却下の決定
　
［補正の却下の決定の結論］
　平成２４年６月２５日にされた手続補正（以下「本件補正」という。）を却下する。
　
［理由］
１　本件補正の内容
　本件補正は，特許請求の範囲を補正するものであって，特許請求の範囲は本件補正の前後で以下のとおりである。
　
〈補正前〉
「【請求項１】
半導体基板上に素子分離構造が形成されて画定された複数の素子活性領域を備えた半導体装置であって，
前記素子分離構造上から前記素子活性領域上に跨るように形成され，前記素子活性領域上に凹部を有するとともに，前記素子分離構造に達する開孔部を有しており，複数の前記素子活性領域のそれぞれに形成されてなる島状の電荷蓄積膜である浮遊ゲートであって，第１の開口と第２の開口とを有するマスクパターンをマスクとして第１の導電膜をエッチングすることにより形成され，前記第２の開口の幅は，該第1の開口に露出した第1の導電膜がエッチング除去されても該第1の導電膜が前記第２の開口の底面に残されるように前記第1の開口の幅の半分未満であり，前記第１の開口において前記開孔部が形成され，前記第２の開口において前記凹部が形成される，浮遊ゲートと，
前記開孔部の内面を含む前記浮遊ゲートの表面を覆うように形成された誘電体膜と，
前記誘電体膜上に形成され，前記浮遊ゲートと容量結合してなる第２の導電膜である制御ゲートとを備えることを特徴とする半導体装置。
　　【請求項２】前記素子分離構造が，ＬＯＣＯＳ法により形成されたフィールド酸化膜，トレンチ型素子分離構造，フィールドシールド素子分離構造のうちのいずれかであることを特徴とする請求項１に記載の半導体装置。
　　【請求項３】前記誘電体膜は，強誘電体膜，高誘電体膜のいずれかを含み，少なくとも前記電荷蓄積膜又は前記導電膜が，チタン化合物，タングステン化合物，ルテニウム化合物，白金のいずれかを含むことを特徴とする請求項１又は２に記載の半導体装置。」
　
〈補正後〉
「【請求項１】
　半導体基板上の全面に素子分離構造が形成されて画定された複数の素子活性領域を備えた半導体装置であって，
　前記素子分離構造上から前記素子活性領域上に跨るように形成され，前記素子活性領域上に凹部を有するとともに，前記素子分離構造に達する開孔部を有しており，複数の前記素子活性領域のそれぞれに形成されてなる島状の電荷蓄積膜である浮遊ゲートであって，第１の開口と第２の開口とを有するマスクパターンをマスクとして第１の導電膜をエッチングすることにより形成され，前記第２の開口の幅は，該第1の開口に露出した第1の導電膜がエッチング除去されても該第1の導電膜が前記第２の開口の底面に残されるように前記第1の開口の幅の半分未満であり，前記第１の開口において前記開孔部が形成され，前記第２の開口において前記凹部が形成される，浮遊ゲートと，
　前記開孔部の内面を含む前記浮遊ゲートの表面を覆うように形成された誘電体膜と，
　前記誘電体膜上に形成され，前記浮遊ゲートと容量結合してなる第２の導電膜である制御ゲートとを備えることを特徴とする半導体装置。
　　【請求項２】
　前記素子分離構造が，ＬＯＣＯＳ法により形成されたフィールド酸化膜，トレンチ型素子分離構造，フィールドシールド素子分離構造のうちのいずれかであることを特徴とする請求項１に記載の半導体装置。
　　【請求項３】
　前記誘電体膜は，強誘電体膜，高誘電体膜のいずれかを含み，少なくとも前記電荷蓄積膜又は前記導電膜が，チタン化合物，タングステン化合物，ルテニウム化合物，白金のいずれかを含むことを特徴とする請求項１又は２に記載の半導体装置。」
　
２　補正事項の整理
　上記の，本件補正後の特許請求の範囲についての補正を整理すると次のとおりとなる。
〈補正事項〉
　補正前の請求項１の「半導体基板上に素子分離構造が形成されて画定された複数の素子活性領域を備えた半導体装置であって」を，補正後の請求項１の「半導体基板上の全面に素子分離構造が形成されて画定された複数の素子活性領域を備えた半導体装置であって」と補正すること。
　
３　補正の目的の適否及び新規事項の追加の有無についての検討
　上記補正事項は，補正前の請求項１の発明特定事項である「半導体基板上に素子分離構造が形成されて画定された複数の素子活性領域」について，「半導体基板上の全面に素子分離構造が形成されて画定された複数の素子活性領域」として，より限定するものである。
　よって，上記補正事項は特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　
　ところで，上記補正事項に係る，「全面に素子分離構造が形成され」る点に関して，本願の願書に最初に添付した明細書，特許請求の範囲又は図面（以下「当初明細書等」という。）には，次の記載がある。（下線は当審において付加。以下同様。）
　
ア「【００５６】
　本発明の半導体装置の製造方法の一態様例においては，前記第３の工程と，前記第４の工程の間に，前記半導体基板上の
全面に層間絶縁膜を形成する
イ「【００６６】
　まず，ｐ型シリコン半導体基板１上を，いわゆる
ＬＯＣＯＳ法により選択的に酸化し，フィールド酸化膜２を形成する。これによりｐ型シリコン半導体基板１は素子分離が成され
ウ「【００７５】
　次に，図６（ｂ）に示すように，ＣＶＤ法により
全面に渡って層間絶縁膜であるＢＰＳＧ膜１５を堆積した
エ「【００７８】
　次に，素子分離領域となる部分以外の，上述した積層構造を除去するパターニングを行い，その後
ＣＶＤ酸化膜を形成し，異方性エッチングにより上述のパターニングされた積層構造の側壁のみにＣＶＤ酸化膜を残すことにより，素子分離領域を形成する
オ「【０１６７】［実施態様２］　前記素子分離構造が，絶縁膜からなる素子分離構造又は分離用の電極を具備する素子分離構造であることを特徴とする実施態様１に記載の半導体装置。」
　
　上記記載ア，ウには，当初明細書等には，「全面に層間絶縁膜を形成する」こと，及び「全面に渡って層間絶縁膜であるＢＰＳＧ膜１５を堆積」することが記載されているが，「層間絶縁膜」が素子分離構造にあたらないことは明らかである。
　また，上記記載イ，エ，オには，「素子分離」のための構造を形成すること，あるいは「素子分離構造」を備えることが記載されている。しかしながら，上記補正事項に係る，「全面に素子分離構造が形成され」る点は，上記記載イ，エ，オには記載されておらず，また，当初明細書等の他の記載からも見いだせない。
　よって，補正前の請求項１の「半導体基板上に素子分離構造が形成されて画定された複数の素子活性領域を備えた半導体装置であって」を，補正後の請求項１の「半導体基板上の全面に素子分離構造が形成されて画定された複数の素子活性領域を備えた半導体装置であって」とすることは，本願の願書に最初に添付した明細書又は図面の記載を総合することにより導かれる技術的事項との関係において，新たな技術的事項を導入しないものであるということはできない。
　
　したがって，本件補正は，当初明細書等に記載した事項の範囲内においてしたものではなく，特許法第１７条の２第３項に規定する要件を満たしていない。
　
　本件補正についての，補正の目的の適否及び新規事項の追加の有無についての検討は以上のとおりであるが，同法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものであるから，以下においては，仮に「半導体基板上の全面に素子分離構造が形成されて画定された複数の素子活性領域」が，当初明細書等に記載されたものとして，本件補正後の特許請求の範囲に記載された発明が，特許出願の際独立して特許を受けることができるものか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定を満たすか）どうかを，補正後の請求項１に係る発明について検討する。
　
４　独立特許要件についての検討
（１）本願補正発明
　本件補正後の請求項１に係る発明は，本件補正により補正された明細書，特許請求の範囲及び図面の記載から見て，その請求項１に記載された事項により特定される以下のとおりのものである。（再掲。以下「本願補正発明」という。）
「【請求項１】
　半導体基板上の全面に素子分離構造が形成されて画定された複数の素子活性領域を備えた半導体装置であって，
　前記素子分離構造上から前記素子活性領域上に跨るように形成され，前記素子活性領域上に凹部を有するとともに，前記素子分離構造に達する開孔部を有しており，複数の前記素子活性領域のそれぞれに形成されてなる島状の電荷蓄積膜である浮遊ゲートであって，第１の開口と第２の開口とを有するマスクパターンをマスクとして第１の導電膜をエッチングすることにより形成され，前記第２の開口の幅は，該第1の開口に露出した第1の導電膜がエッチング除去されても該第1の導電膜が前記第２の開口の底面に残されるように前記第1の開口の幅の半分未満であり，前記第１の開口において前記開孔部が形成され，前記第２の開口において前記凹部が形成される，浮遊ゲートと，
　前記開孔部の内面を含む前記浮遊ゲートの表面を覆うように形成された誘電体膜と，
　前記誘電体膜上に形成され，前記浮遊ゲートと容量結合してなる第２の導電膜である制御ゲートとを備えることを特徴とする半導体装置。」
　
（２）刊行物に記載された発明
ア　引用例１：　特開平５−５５６０５号公報
　原査定の拒絶の理由に引用され，本願の優先権主張の日前に日本国内において頒布された刊行物である，特開平５−５５６０５号公報（以下「引用例１」という。）には，図１〜３とともに，以下の記載がある。
　
（ア）　産業上の利用分野
「【０００１】
【産業上の利用分野】この発明は
不揮発性半導体記憶装置に関し，特にフローティングゲートとコントロールゲートを有する不揮発性半導体記憶装置の書き込み特性の向上に関する
　
（イ）　従来の技術
「【０００２】
【従来の技術】図２は従来の不揮発性半導体記憶装置のメモリトランジスタを示し，図３のＢ−Ｃ間の断面図である。図中Ａの範囲が１ビット分を示し，これを繰り返し配置することにより，メモリアレイを形成する。図２において，１は半導体基板，２は隣り合うメモリトランジスタを分離するフィールド酸化膜，３は絶縁膜であり，フローティングゲート４の周囲を覆っており，このフローティングゲート４は絶縁膜３により半導体基板１及びコントロールゲート５にも電気的に接続されていない構造となっている。
　・・・（中略）・・・
【０００５】書き込み特性はフローティングゲート４電位ＶFGが高いほど良好となることから，フローティングゲート４−コントロールゲート５間の容量を大きくすればよいということがわかる。」
　
（ウ）　発明が解決しようとする課題
「【０００６】
【発明が解決しようとする課題】従来の不揮発性半導体装置は以上のように構成されているので，書き込み特性を向上させるため，フローティングゲート４−コントロールゲート５間の容量を確保する手段として，フローティングゲート４幅を大きくし，所定の書き込み特性を得るように構成されているので，メモリセル面積を大きくしなければならず，集積化に不向きであった。また，使用可能な加工技術によって最小のメモリセルを形成した場合には十分な書き込み特性が得られないといった問題点があった。
【０００７】この発明は上記のような問題点を解消するためになされたもので，使用可能な加工技術によって最小のメモリセルを形成した場合においても十分な書き込み特性が得られる不揮発性半導体記憶装置を得ることを目的とする。」
　
（エ）　課題を解決するための手段
「【０００８】
【課題を解決するための手段】この発明に係る不揮発性半導体記憶装置は，
フローティングゲート４上面に凹凸を設け，フローティングゲート４の表面積を増加させることにより，フローティングゲート４−コントロールゲート５間の容量を増大させ
【０００９】
【作用】この発明における不揮発性半導体記憶装置は，
フローティングゲート４の上面に凹凸を設け，コントロールゲート５との容量を増加させることにより，容量結合比により決定されるフローティングゲート４の電位を高め，書き込み特性を向上させる
　
（オ）　実施例
「【００１０】
【実施例】以下，この発明の一実施例を図について説明する。
図１は本発明の一実施例による不揮発性半導体記憶装置のメモリトランジスタを示し，図３のＢ−Ｃ間の断面図である
図中，Ａの範囲が１ビット分を示し，これを繰り返し配置することにより，メモリアレイを形成する
１は半導体基板，２は隣り合うメモリトランジスタを分離するフィールド酸化膜，３は絶縁膜であり，フローティングゲート４の周囲を覆っており，フローティングゲート４は上面に凹凸を形成され，絶縁膜３により半導体基板１及びコントロールゲート５にも電気的に接続されていない構造となっている
【００１１】次に上記実施例の作用についてフローティングゲート型不揮発性半導体記憶装置の例としてＥＰＲＯＭをとって説明する。ＥＰＲＯＭの書き込み動作は前述の通りであり，書き込み特性はアバランシェ降伏により発生したホットエレクトロンをフローティングゲート４に注入する効率を上げることにより向上する。このため，
より効果的に電子を注入するためには，コントロールゲート５，半導体基板１，ドレイン６，ソース７のそれぞれと，フローティングゲート４との容量結合により決定されるフローティングゲート４電位を高めるため，フローティングゲート４−コントロールゲート５間の容量を大きくする必要があり，図に示すようにフローティングゲート４の上面に凹凸を設けることにより，絶縁膜３を挟んでコントロールゲート５に接する面積を増大させたことによって得られる。このように所定の書き込み特性が得られるように，フローティングゲート４−コントロールゲート５間の容量を設定する場合には，フローティングゲート４の膜厚及び上面に設ける凹凸を必要な容量に見合う寸法に加工すればよい
【００１２】このような本実施例によれば，フローティングゲートの上面に凹凸を設け，フローティングゲート４−コントロールゲート５間の容量を増大させることにより，フローティングゲート４の電位を高めることができ，書き込み特性を向上させることができる。また，フローティングゲート４の面積を増やす必要がないため，メモリセルを加工可能な最小寸法で形成することができる。」
　
（カ）図面の簡単な説明
「【図面の簡単な説明】
【図１】この発明の一実施例による不揮発性半導体記憶装置のメモリセルの（Ｂ−Ｃ間）断面図。
【図２】従来の不揮発性半導体記憶装置のメモリセルの（Ｂ−Ｃ間）断面図。
【図３】不揮発性半導体記憶装置のメモリセルの上面図。
【図４】不揮発性半導体記憶装置のメモリセルの（Ｄ−Ｅ間）断面図。」
　
　ここで，図１及び図３とともに上記（オ）を参照すると，図１及び図３に示されたメモリトランジスタが，半導体基板１上において繰り返し配置されてメモリアレイが形成されることが明らかである。
　また，図１及び図３とともに上記（オ），（カ）を参照すると，フローティングゲート４は，フィールド酸化膜２上にまで延在し，フィールド酸化膜２上において，フィールド酸化膜２まで達する開口によって分離されていることが見て取れる。
　以上を総合すると，引用例には，以下の発明が記載されているものと認められる。（以下「引用発明」という。）
　
「メモリトランジスタが，半導体基板１上において繰り返し配置されてメモリアレイが形成された不揮発性半導体記憶装置であって，
　隣り合うメモリトランジスタはフィールド酸化膜２によって分離され，
　メモリトランジスタは，フローティングゲート４，フローティングゲート４の周囲を覆う絶縁膜３及びコントロールゲート５を備え，フローティングゲート４は上面に凹凸を形成され，絶縁膜３により半導体基板１及びコントロールゲート５にも電気的に接続されていない構造となっており，
　フローティングゲート４は，フィールド酸化膜２上にまで延在し，フィールド酸化膜２上において，フィールド酸化膜２まで達する開口によって分離されており，
　フローティングゲート４上面に凹凸を設け，フローティングゲート４の表面積を増加させることにより，フローティングゲート４−コントロールゲート５間の容量を増大させ，書き込み特性を向上させた不揮発性半導体記憶装置。」
　
イ　引用例２：　特開平６−９７３８６号公報
　原査定の拒絶の理由に引用され，本願の優先権主張の日前に日本国内において頒布された刊行物である，特開平６−９７３８６号公報（以下「引用例２」という。）には，図１〜３とともに，以下の記載がある。
・「【００１２】問題解決の手段として，本発明では，従来のスタック型キャパシタの蓄積電極5'表面上にレジスト膜４を用いて，微細な高密度の凹凸パターン4'を形成し，それをマスクとして，エッチング時にその微細なパターンと周辺の広域なパターンとでは，エッチング速度が変化する現象，いわゆる疎密パターンのマイクロローディング効果を利用し，一つの蓄積電極5'上部に襞状の凹凸パターンを形成するのと同時に，個々のキャパシタの蓄積電極5'を同時にエッチングにより形成することにより，短手番で，素子面積当たりの容量を確保することができる。
【００１３】即ち, 本発明の目的は, 
図１（ａ）に示すように，絶縁膜２で被覆された半導体基板１上に第一の導電膜３を形成する工程と,図１（ｂ）に示すように，該第一の導電膜３上にレジスト膜４をパターニングして, 該第一の導電膜３上のキャパシタ形成領域上にレジスト膜４を用いて高密度凹凸パターン4'をパターニングする工程と,図１（ｃ）に示すように，該第一の導電膜３をレジスト膜４をマスクとし, マイクロローディング効果を利用して, 該第一の導電膜３の途中までエッチングしてキャパシタ形成領域上に蓄積電極3'の凹凸パターンを形成すると同時に, キャパシタ形成領域外の第一の導電膜３をエッチング除去して蓄積電極3'を画定形成する工程
【００１４】
【作用】本発明によれば, 
エッチングのマイクロローディング効果を用いることにより，蓄積電極形成用の第１の導電膜を１度のパターニングでスタック型キャパシタ用蓄積電極表面の微細な高密度パターンの凹凸と個々のキャパシタに画定分離することが出来るために，工程の短縮，及び容量の確保を図ることができる
【００１５】
【実施例】図２はパターンの疎密度とエッチング深さ，図３は本発明の一実施例の工程順模式断面図で示した説明図，図４は本発明の一実施例に用いたエッチング装置の模式断面図である。
【００１６】図において，７はSi基板，８はSiO2膜，９は第１のポリSi膜，9'は蓄積電極,10はレジスト膜, 11は Si3N4膜,  11'は誘電体膜，12は第２のポリSi膜， 12'は対向電極, 13はキャパシタ, 14はチャンバ, 15は上部電極, 16は下部電極, 17はＲＦ電源，18はガス導入口, 19は排気口, 20はSi基板である。
【００１７】図３により，本発明のキャパシタの製造方法の一実施例について説明する。図３（ａ）に平面図で，図３（ｂ）に模式断面図で示すように，4,000 Åの厚さのSiO2膜８で被覆されたSi基板１上にＣＶＤ法により, 8,000 Åの厚さに蓄積電極9'形成用の第１のポリSi膜９を形成する。第１のポリSi膜はキャパシタ形成領域で，SiO2膜８の開口部を通してSi基板７と接している。
【００１８】第１のポリSi膜９上にレジスト膜10を１μｍの厚さに塗布し，フォトリソグラフィにより幅0.35μｍ, 長さ１μｍのストライプパターンを間隔0.35μｍ開けて３本パターニングする。
【００１９】図３（ｃ）に示すように，レジスト膜10をマスクとして, 異方性ドライエッチングにより第１のポリSi膜９をエッチングして，蓄積電極9'を形成する。エッチングには, 図４に示すＲＩＥ装置を用いて行った。エッチングガスとして臭化水素(HBr) を150sccm の割合でガス導入口18からチャンバ14内に導入し,13.56MHzのＲＦパワー150 Ｗ，チャンバ14内圧力  0.2 Torr, Si基板温度30℃で第１のポリSi膜のエッチングを行った。
【００２０】
マイクロローディング効果を利用したエッチングでは，図２にパターンの疎密度とエッチング深さの関係で示すように，例えば，図２（ａ）に平面図で，図２（ｂ）に断面図で示した２μｍのラインアンドスペースのパターンでは，図２（ｃ）に示したエッチングレートとラインアンドスペースパターンの図で分かるように，第１のポリSi膜９のエッチングレートが約 3,000Å／min であるのに対して, 本発明の一実施例で採用した0.35μｍのラインアンドスペースのパターンではパターンとパターンの間の穴は，約 1,300Å／min とエッチングレートが約１／３に低下する
【００２１】
そのため，本発明の一実施例では，厚さが4,000 Åの第１のポリSi膜９のラインパターンの中を3,000 Åの深さＢにエッチングしている間に, 蓄積電極9'を画定するラインアンドスペースの外側Ａはオーバーエッチングにより, 完全にエッチングが完了することとなり, 図３（ｃ）に示す蓄積電極9'が形成できる
【００２２】この後, 図３（ｄ）に示すように，通常の工程で， Si3N4膜11を約100 Åの厚さに被覆しパターニングして誘電体膜11' を形成し, 更に, 第２のポリSi膜12を6,000Åの厚さに被覆しパターニングして対向電極12とし, キャパシタ13を完成する。
【００２３】
【発明の効果】以上説明した様に，本発明によれば，エッチングのマイクロローディング効果を用いることにより，１度のパターニングでスタック型キャパシタ表面の凹凸と個々のキャパシタとを形成できるために，高集積，微細パターンのＬＳＩにおける工程の短縮，特性向上に寄与するところが大きい。」
　
　以上の記載から，引用例２には以下の発明が記載されているものと認められる。
　
「キャパシタ用蓄積電極の製造方法であって，
　絶縁膜２で被覆された半導体基板１上に第一の導電膜３を形成する工程と,
　該第一の導電膜３上にレジスト膜４をパターニングして, 該第一の導電膜３上のキャパシタ形成領域上にレジスト膜４を用いて高密度凹凸パターン4'をパターニングする工程と,
　該第一の導電膜３をレジスト膜４をマスクとし, マイクロローディング効果を利用して, 該第一の導電膜３の途中までエッチングしてキャパシタ形成領域上に蓄積電極3'の凹凸パターンを形成すると同時に, キャパシタ形成領域外の第一の導電膜３をエッチング除去して蓄積電極3'を画定形成する工程を含む，
　キャパシタ用蓄積電極の製造方法。」
　
ウ　引用例３：　特開平６−２３２３６３号公報
　原査定の拒絶の理由に引用され，本願の優先権主張の日前に日本国内において頒布された刊行物である，特開平６−２３２３６３号公報（以下「引用例３」という。）には，図１〜５とともに，以下の記載がある。
・「【００１０】
【作用】
マイクロローディング(micro  lording)効果とは，エッチング速度が孔の口径が小さくなるにつれて低下する現象のこと
図４（審決注：「図５」の誤記と認められる。）はこのマイクロローディング特性を示したものである。被エッチング層の上に，ある寸法の開口窓を有するパターンを形成し，これをマスクとしてエッチング処理した場合，当初は開口窓の寸法が大きくなるに従ってエッチング速度が速くなっていくが，ある寸法を越えるとエッチング速度は飽和状態となる
【００１１】
そこで，導電層をキャパシタの下部電極として加工する際に，マスク領域に該当する部分に，前記非飽和領域に属する幅の開口窓を形成しておくことにより，この開口窓の部分はエッチング速度が遅いので，下部電極形成のためのエッチング処理が終了した時点では，開口窓の部分のエッチングは終了しておらず，単に凹部が形成されるだけである
【００１２】
従って，この凹部の存在により，下部電極の上面が凹凸状となって，表面積が拡大する
・「【００１３】
【実施例】本発明の実施例を図面に基づいて説明する。但し，従来例と同様の個所には同符号を用い説明を省略する。図１及び図２は本発明の第１実施例の半導体装置の製造プロセスを示す断面図である。
【００１４】同図において，まず，図１Ａの通り，１０Ωｃｍ程度の比抵抗を有するｐ形シリコン（Ｓｉ）基板１上に，選択酸化（ＬＯＣＯＳ）法によってフィ−ルド酸化膜２を形成し，所定の場所に，ゲ−ト電極３及びｎ形拡散層４，５からなるトランジスタ６を形成する。次に，前記トランジスタ６の上方部にシリコン酸化膜７を堆積させ，所定の位置にコンタクトホール８を形成した後，ＣＶＤ法を用い全面にポリシリコンを３００ｎｍ成長させ，導電性を与えるため不純物として例えばリン（Ｐ）やヒ素（Ａｓ）を拡散し，導電層９を形成する。
【００１５】更に，図１Ｂの通り，
前記導電層９の上にレジストを用いて図３のようなパターン１０を形成する。即ち，パターン１０は導電層９をキャパシタの下部電極として加工するためのマスク部分１１（図３の斜線部に相当する）を有し，また，ウェハ上のメモリセル毎に１つずつ対応するよう設けられている。また，図３の通り，各マスク部分１１には小さな２つの開口窓１２，１３が形成されており，この開口窓１２，１３の幅ａは図５において非飽和領域に属する寸法に設定されている。また，各マスク部分１１間の距離ｃは図５における飽和領域に属するように設定されている
【００１６】そして，図２Ｃの通り，
前記パターン１０をマスクとしてＲＩＥ法（条件：Ｓ
T
トレンチ  ０．８Ｐa  Ｃｌ
2
／ＳｉＣｌ
4
／Ｈ
2
＝３０／４／４０）により前記導電層９をエッチング処理し，下部電極１４を加工する。この時，前記開口窓１２，１３の個所はエッチング速度が遅いので，下部電極１４の加工が完了した時点では未だエッチングが終了しておらず，下部電極１４の上面に深さｂの凹部１５，１６が形成される。これにより，下部電極１４の表面が凹凸形状となって，電極の表面積が増大する
【００１７】最後に，図２Ｄの通り，容量蓄積層としてのシリコン窒化膜１７を９ｎｍ，熱酸化膜１８を２ｎｍ順に積層し，更にその上にドープされたポリシリコンを１５０ｎｍ成長させリソグラフィによりプレ−ト電極１９（上部電極）を形成する。前記シリコン窒化膜１７及びポリシリコン１９はＣＶＤ法により形成し，熱酸化膜１８は８５０℃の水蒸気雰囲気中で形成する。
【００１８】尚，前記開口窓の形状や個数は設計に応じて自由に設定すればよい。図４はマスク領域１１に大きさの異なる５つの開口窓を設けた例である。
【００１９】
【発明の効果】本発明の半導体記憶装置の製造方法にあっては，キャパシタ電極を形成する際の自己整合特性に優れ，しかも蓄積容量の増大を実現することができる。」
　
　ここで，図５とともに上記記載を参照すると，「マイクロローディング(micro  lording)効果とは，エッチング速度が孔の口径が小さくなるにつれて低下する現象のこと」であるから，「開口窓の寸法が大きくなるに従ってエッチング速度が速くなっていく」，「非飽和」のときは，マイクロローディング効果によってエッチング速度が低下しており，「ある寸法を越え」て「エッチング速度は飽和状態となる」ときは，マイクロローディング効果によるエッチング速度の低下がないことは明らかである。
　
　従って，引用例３には，以下の発明が記載されているものと認められる。
「キャパシタ電極を形成する方法であって，
　導電層９を形成し，
　導電層９の上にレジストを用いてパターン１０を形成し，
　ここで，パターン１０は，ウェハ上のメモリセル毎に１つずつ対応するように，導電層９をキャパシタの下部電極として加工するためのマスク部分１１を有し，各マスク部分１１には小さな２つの開口窓１２，１３が形成されており，この開口窓１２，１３の幅ａは，マイクロローディング効果によってエッチング速度が低下する寸法に設定され，また，各マスク部分１１間の距離ｃは，マイクロローディング効果によるエッチング速度の低下がない寸法に設定されたものであり，
　次いで，パターン１０をマスクとして前記導電層９をエッチング処理し，前記開口窓１２，１３の個所はエッチング速度が遅いので，下部電極１４の加工が完了した時点では未だエッチングが終了しておらず，下部電極１４の上面に凹部１５，１６が形成され，これにより，下部電極１４の表面が凹凸形状となって，電極の表面積が増大する，
　キャパシタ電極を形成する方法。」
　
（３）対比
　本願補正発明と引用発明とを比較する。
　
・引用発明の「不揮発性半導体記憶装置」は，本願補正発明の「半導体装置」に相当する。
・引用発明の，「メモリトランジスタが，半導体基板１上において繰り返し配置されてメモリアレイが形成された不揮発性半導体記憶装置であって，　隣り合うメモリトランジスタはフィールド酸化膜２によって分離され」る構成において，フィールド酸化膜２によって分離されるメモリトランジスタの各々が，素子活性領域に形成されることは明らかであるから，引用発明の前記構成と本願補正発明の「半導体基板上の全面に素子分離構造が形成されて画定された複数の素子活性領域を備えた半導体装置」とは，「半導体基板上に素子分離構造が形成されて画定された複数の素子活性領域を備えた半導体装置」である点で一致する。
・引用発明においては，「フローティングゲート４は上面に凹凸を形成され」，また「フローティングゲート４は，フィールド酸化膜２上にまで延在し，フィールド酸化膜２上において，フィールド酸化膜２まで達する開口によって分離されて」いるから，当該「フローティングゲート４」は，本願補正発明の「前記素子分離構造上から前記素子活性領域上に跨るように形成され，前記素子活性領域上に凹部を有するとともに，前記素子分離構造に達する開孔部を有しており，複数の前記素子活性領域のそれぞれに形成されてなる島状の電荷蓄積膜である浮遊ゲート」に相当する。
　
・引用発明においては，「フローティングゲート４は」「フローティングゲート４の周囲を覆う」「絶縁膜３により半導体基板１及びコントロールゲート５にも電気的に接続されていない構造となって」おり，また，「フローティングゲート４上面に凹凸を設け，フローティングゲート４の表面積を増加させることにより，フローティングゲート４−コントロールゲート５間の容量を増大させ」たものであるから，引用発明の「フローティングゲート４の周囲を覆う絶縁膜３及びコントロールゲート５」は，それぞれ本願補正発明の「前記開孔部の内面を含む前記浮遊ゲートの表面を覆うように形成された誘電体膜」，及び「前記誘電体膜上に形成され，前記浮遊ゲートと容量結合してなる第２の導電膜である制御ゲート」に相当する。
　
　従って，引用発明と本願補正発明とは，
「半導体基板上の全面に素子分離構造が形成されて画定された複数の素子活性領域を備えた半導体装置であって，
　前記素子分離構造上から前記素子活性領域上に跨るように形成され，前記素子活性領域上に凹部を有するとともに，前記素子分離構造に達する開孔部を有しており，複数の前記素子活性領域のそれぞれに形成されてなる島状の電荷蓄積膜である浮遊ゲートと，
　前記開孔部の内面を含む前記浮遊ゲートの表面を覆うように形成された誘電体膜と，
　前記誘電体膜上に形成され，前記浮遊ゲートと容量結合してなる第２の導電膜である制御ゲートとを備えることを特徴とする半導体装置。」
である点で一致する。
　
　一方両者は，以下の各点で相違する。
《相違点１》
　本願補正発明は，「半導体基板上の全面に素子分離構造が形成されて画定された複数の素子活性領域を備え」るが，引用発明は「半導体基板上に素子分離構造が形成されて画定された複数の素子活性領域を備え」ることに対応する構成は備えるものの，「半導体基板上の全面に素子分離構造が形成され」る構成までは備えない点。
　
《相違点２》
　本願補正発明においては，「浮遊ゲート」について，「第１の開口と第２の開口とを有するマスクパターンをマスクとして第１の導電膜をエッチングすることにより形成され，前記第２の開口の幅は，該第1の開口に露出した第1の導電膜がエッチング除去されても該第1の導電膜が前記第２の開口の底面に残されるように前記第1の開口の幅の半分未満であり，前記第１の開口において前記開孔部が形成され，前記第２の開口において前記凹部が形成される」構成を備えるのに対して，引用発明はこのような構成は備えない点。
　
（４）判断
　上記各相違点について検討する。
《相違点１について》
　一般に，集積回路を構成するにあたり，トランジスタなどの能動素子を配置する活性領域を複数箇所設けるとともに，当該複数箇所設けられた活性領域の外は，素子分離領域として素子分離構造を設ける部分とすることは，従来より周知の技術である。
　そして，引用発明は「メモリトランジスタが，半導体基板１上において繰り返し配置されてメモリアレイが形成された不揮発性半導体記憶装置」であるから，「メモリトランジスタ」が配置される領域，すなわち本願補正発明の「素子活性領域」に相当する領域以外は，本願補正発明の「素子分離構造」に相当する「フィールド酸化膜２」を設けることにより，相違点１に係る「半導体基板上の全面に素子分離構造が形成されて画定された複数の素子活性領域」を備えるようにすることは，当業者が適宜になし得たことである。
　よって，相違点１は，当業者が適宜になし得た範囲に含まれる程度のものである。
　
《相違点２について》
　前記第２の４（２）のイ，ウに記したとおり，引用例２及び引用例３には，個々のキャパシタ電極を画定するマスクに，マイクロローディング効果によってエッチング速度の低下する大きさの窓を設けて，前記キャパシタ電極の画定と同じ工程で，各キャパシタ電極の表面に凹部を設けて電極の表面積を増加させることで，工程を追加することなく，静電容量を増加させる技術が示されているといえる。
　ところで，引用発明においては，「上面に凹凸を形成され」，「フィールド酸化膜２上にまで延在し，フィールド酸化膜２上において，フィールド酸化膜２まで達する開口によって分離されて」いる「フローティングゲート４」が，具体的にどのように形成されたものかは特定されていないが，引用発明における「フローティングゲート４」は，その「上面に凹凸を設け，フローティングゲート４の表面積を増加させることにより，フローティングゲート４−コントロールゲート５間の容量を増大させ」るものである。また，一般に半導体装置を製造するにあたり，工程数を低減させることは不断の技術課題といえるものである。それゆえ，引用発明において「フローティングゲート４」を形成するにあたり，上記引用例２及び３に記載された技術を用いることは当業者が適宜になし得たことである。
　その際，引用例２における，「例えば，図２（ａ）に平面図で，図２（ｂ）に断面図で示した２μｍのラインアンドスペースのパターンでは，図２（ｃ）に示したエッチングレートとラインアンドスペースパターンの図で分かるように，第１のポリSi膜９のエッチングレートが約 3,000Å／min であるのに対して, 本発明の一実施例で採用した0.35μｍのラインアンドスペースのパターンではパターンとパターンの間の穴は，約 1,300Å／min とエッチングレートが約１／３に低下する」（段落【００２０】），及び，「厚さが4,000 Åの第１のポリSi膜９のラインパターンの中を3,000 Åの深さＢにエッチングしている間に, 蓄積電極9'を画定するラインアンドスペースの外側Ａはオーバーエッチングにより, 完全にエッチングが完了することとなり, 図３（ｃ）に示す蓄積電極9'が形成でき」（段落【００２１】）との記載から，隣のキャパシタとの間隔をあけるためのマスクの開口幅については２μｍ程度とするとともに，上面に凹部を設けるためのマスクの開口幅は前記２μmの半分未満の0.35μｍ程度とすることは，マイクロローディング効果によるエッチング速度低下の有無を確実に発現させるために，当業者が当然に選択できる程度の値といえる。
　よって，引用発明において上記引用例２及び３に記載された発明を適用して，相違点２に係る，「浮遊ゲート」について，「第１の開口と第２の開口とを有するマスクパターンをマスクとして第１の導電膜をエッチングすることにより形成され，前記第２の開口の幅は，該第1の開口に露出した第1の導電膜がエッチング除去されても該第1の導電膜が前記第２の開口の底面に残されるように前記第1の開口の幅の半分未満であり，前記第１の開口において前記開孔部が形成され，前記第２の開口において前記凹部が形成される」構成を備えるようにすることは，当業者が適宜になし得た範囲に含まれる程度のものである。
　
（５）小括
　以上のとおり，本願補正発明は，周知技術を勘案して，引用発明及び引用例２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許を受けることができない。
　よって，本願補正発明は，特許出願の際独立して特許を受けることができない。
　
５　むすび
　したがって，本件補正は，特許法第１７条の２第３項の規定に違反するものであり，仮にそうでないとしても，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　平成２４年６月２５日にされた手続補正は，上記のとおり却下されたので，本願の請求項１に係る発明は，平成２３年１１月２９日にされた手続補正により補正された明細書，特許請求の範囲及び図面の記載から見て，その請求項１に記載された事項により特定される以下のとおりのものである。（以下「本願発明」という。）
　
「【請求項１】
半導体基板上に素子分離構造が形成されて画定された複数の素子活性領域を備えた半導体装置であって，
前記素子分離構造上から前記素子活性領域上に跨るように形成され，前記素子活性領域上に凹部を有するとともに，前記素子分離構造に達する開孔部を有しており，複数の前記素子活性領域のそれぞれに形成されてなる島状の電荷蓄積膜である浮遊ゲートであって，第１の開口と第２の開口とを有するマスクパターンをマスクとして第１の導電膜をエッチングすることにより形成され，前記第２の開口の幅は，該第1の開口に露出した第1の導電膜がエッチング除去されても該第1の導電膜が前記第２の開口の底面に残されるように前記第1の開口の幅の半分未満であり，前記第１の開口において前記開孔部が形成され，前記第２の開口において前記凹部が形成される，浮遊ゲートと，
前記開孔部の内面を含む前記浮遊ゲートの表面を覆うように形成された誘電体膜と，
前記誘電体膜上に形成され，前記浮遊ゲートと容量結合してなる第２の導電膜である制御ゲートとを備えることを特徴とする半導体装置。」
　
２　引用発明
　引用発明は，前記第２の４「（２）刊行物に記載された発明」に記載したとおりのものである。
　
３　対比・判断
　前記第２「１　本件補正の内容」〜第２「３　補正の目的の適否及び新規事項の追加の有無についての検討」において記したように，本願補正発明は，本件補正前の請求項１の発明特定事項である「半導体基板上に素子分離構造が形成されて画定された複数の素子活性領域を備えた半導体装置であって」について，補正後の「半導体基板上の全面に素子分離構造が形成されて画定された複数の素子活性領域を備えた半導体装置であって」として，技術的に限定を付したものである。言い換えると，本願発明は，本願補正発明から前記限定を除いたものである。
　そうすると，本願発明の構成要件をすべて含み，これをより限定したものである本願補正発明が，前記第２の４「（３）補正発明と引用発明との対比」〜第２の４「（５）小括」において検討したとおり，周知技術を勘案して，引用発明及び引用例２及び３に記載された発明に基づいて，当業者が容易に発明をすることができたものであるから，本願発明も当然に，当業者が容易に発明をすることができたものである。
　よって，本願発明は特許法第２９条第２項の規定により特許を受けることができない。
　
第４　むすび
　以上のとおりであるから，本願は，他の請求項に係る発明について検討するまでもなく，拒絶すべきものである。
　よって，結論のとおり審決する。