【事件の表示】
　特願２００８−１５０６８１「プログラマブルコントローラ」拒絶査定不服審判事件〔平成２０年　９月２５日出願公開、特開２００８−２２６２７６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　
　本件審判請求に係る出願（以下、「本願」という。）は、平成１２年３月２８日に出願した特願２０００−８８８６８号の一部を平成２０年６月９日に新たな特許出願としたものであって、同年６月１１日付けで審査請求がなされ、平成２２年４月２２日付けで拒絶理由通知（同年４月２７日発送）がなされ、同年６月２８日付けで意見書が提出されるとともに、同日付けで手続補正がなされたが、平成２３年３月２９日付けで拒絶査定（同年４月５日謄本送達）がなされたものである。
　これに対して、本件審判請求は、「原査定を取消す。本件発明は特許すべきものである、との審決を求める。」ことを請求の趣旨として、平成２３年７月５日付けで審判請求がなされるとともに、同日付けで手続補正がなされたものである。
　そして、平成２３年９月２９日付けで審査官により特許法第１６４条第３項に定める報告（前置報告）がなされ、同年１２月２８日付けで当審により特許法第１３４条第４項の規定に基づく審尋（平成２４年１月１０日発送）がなされたが、請求人からの応答がなかったものである。
　
　
第２　平成２３年７月５日付けの手続補正についての補正却下の決定
　
［補正却下の決定の結論］
　
　平成２３年７月５日付けの手続補正を却下する。
　
［理由］
　
１．補正の内容
　
　平成２３年７月５日付けの手続補正（以下、「本件補正」という。）の内容は、平成２２年６月２８日付けの手続補正により補正された特許請求の範囲の請求項１ないし請求項５の記載
　
「　【請求項１】
　シーケンス命令を実行する専用プロセッサと、専用プロセッサと並列動作し外部装置および周辺機器とのデータ交換を制御する汎用プロセッサと、システムプログラムを格納するシステムメモリと、外部装置および周辺機器を接続する周辺回路部と、専用プロセッサが用いるデータメモリと命令メモリとを含むメモリ群とを備え、前記メモリ群のうち専用プロセッサがシーケンス命令を実行する際の作業領域として用いるデータメモリが２分割され、データメモリの一方と専用プロセッサとが１チップに集積されていることを特徴とするプログラマブルコントローラ。
　　【請求項２】
　前記一方のデータメモリは他方のデータメモリよりもデータバスのバス幅が広いことを特徴とする請求項１記載のプログラマブルコントローラ。
　　【請求項３】
　前記メモリ群がシーケンス命令からなるプログラムを格納した命令メモリと、専用プロセッサがシーケンス命令を実行する際の作業領域として用いるデータメモリとを含むことを特徴とする請求項１または請求項２記載のプログラマブルコントローラ。
　　【請求項４】
　前記専用プロセッサのバスにアクセス制御のためのバスインタフェースユニットが接続され、周辺回路部と汎用プロセッサとメモリ群とはバスインタフェースユニットを介して専用プロセッサに接続されることを特徴とする請求項１ないし請求項３のいずれか１項に記載のプログラマブルコントローラ。
　　【請求項５】
　前記専用プロセッサはパイプライン動作を行うことを特徴とする請求項１ないし請求項４のいずれか１項に記載のプログラマブルコントローラ。」（以下、この特許請求の範囲に記載された請求項を「補正前の請求項」という。）
　
を、
　
「　【請求項１】
　シーケンス命令を実行する専用プロセッサと、専用プロセッサと並列動作し外部装置および周辺機器とのデータ交換を制御する汎用プロセッサと、システムプログラムを格納するシステムメモリと、外部装置および周辺機器を接続する周辺回路部と、専用プロセッサが用いるデータメモリと命令メモリとを含むメモリ群とを備え、前記メモリ群のうち専用プロセッサがシーケンス命令を実行する際の作業領域として用いるデータメモリが２分割され、データメモリの一
方が専
と１
された集積回路を構成し、データメモリの他方が集積回路の外部に設けられ
　　【請求項２】
　前記一方のデータメモリは他方のデータメモリよりもデータバスのバス幅が広いことを特徴とする請求項１記載のプログラマブルコントローラ。
　　【請求項３】
　前記メモリ群がシーケンス命令からなるプログラムを格納した命令メモリと、専用プロセッサがシーケンス命令を実行する際の作業領域として用いるデータメモリとを含むことを特徴とする請求項１または請求項２記載のプログラマブルコントローラ。
　　【請求項４】
　前記専用プロセッサのバスにアクセス制御のためのバスインタフェースユニットが接続され、周辺回路部と汎用プロセッサとメモリ群とはバスインタフェースユニットを介して専用プロセッサに接続されることを特徴とする請求項１ないし請求項３のいずれか１項に記載のプログラマブルコントローラ。
　　【請求項５】
　前記専用プロセッサはパイプライン動作を行うことを特徴とする請求項１ないし請求項４のいずれか１項に記載のプログラマブルコントローラ。」（以下、この特許請求の範囲に記載された請求項を「補正後の請求項」という。）
　
に補正することを含むものである。
　
　そして、本件補正は、補正前の請求項１に記載した発明を特定するために必要な事項である「データメモリの一方と専用プロセッサとが１チップに集積されている」を「データメモリの一
方が専
と１
された集積回路を構成し、データメモリの他方が集積回路の外部に設けられ
　
２．独立特許要件
　
　以上のように、本件補正後の請求項１に記載された発明（以下、「本願補正発明」という。）は、補正前の請求項１に対して、限定的減縮を行ったものと認められる。そこで、本願補正発明が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）以下に検討する。
　
（１）補正後の発明
　
　本件補正により、本願補正発明は、前記「１．補正の内容」の補正後の請求項１に記載されたとおりのものである。
　
（２）引用文献に記載されている技術的事項及び引用発明の認定
　
　原審の拒絶の査定の理由である上記平成２２年４月２２日付けの拒絶理由通知において引用され、原願の出願日前に頒布された刊行物である、特開昭６３−２１４８０４号公報（昭和６３年９月７日出願公開。以下、「引用文献」という。）には、図面とともに、以下の技術的事項が記載されている。
（当審注：下線は、参考のために当審で付与したものである。）
　
Ａ　「［産業上の利用分野］
　
本発明は論理演算を実行するＰＬＣ（プログラマブル・ロジック・コントローラ）用のプロセッサ及びＰＬＣ
　
Ｂ　「（３）プロセッサのハードウェア構成
　第３図に
本実施例のプロセッサのハードウェア構成
２１は演算シーケンス制御回路であり、プロセッサ全体のタイミングの制御等をおこなう
　２２は命令コードラッチであって、第２図に示した命令コード８をラッチする。２３は割込発生回路であり、命令コードラッチにラッチされた演算コードがＡＮＤ、ＯＲ等の論理演算コードでない場合、例えば特殊なサブルーチン等の場合は割込信号を出す。この割込信号は本実施例のプロセッサ以外の汎用プロセッサ等に送られて、このサブルーチン等を処理する。」（５頁右上欄８行目〜同頁左下欄５行目）
　
Ｃ　「（５）ＰＬＣの構成
　
第５図に上記に述べたプロセッサを使用した本発明の一実施例のＰＬＣのブロック図を示す
　図において、
１０は汎用のプロセッサであり、通常使用されているプロセッサであり、ＰＬＣ全体の制御及び論理演算以外の数値計算、機能命令の処理等を実行する
　
１１はＲＯＭであり、ＰＬＣ全体の制御プログラムが記憶されており、このプログラムに従ってＰＬＣが制御される
　１２はＲＡＭであり、ＰＬＣ全体を制御するために必要な書換可能なデータ、パラメータが記憶されている。
　１３はプログラマであり、ＰＬＣが制御すべき対象、例えば工作機械等を制御するためのプログラムを作成するための機器である。プログラマ１３は内部のプログラム、データを表示するための表示装置及びプログラム、データ等を入力するための入力装置を有する。表示装置はＣＲＴ、液晶等が使用されている。入力装置はキーボード、紙テープリーダ、カセットテープリーダ等が使用される。さらにプログラマ１３はこれらのデータを入力、出力するためのソフトウェア等を含むように構成する場合もある。このソフトウェアには入力されたソースプログラムをオブジェクト形式にアセンブル又はコンパイルする機能も有する。これらのソフトウェアはＲＯＭ１１に含めて、汎用プロセッサ１０によって動作させることもできるし、プログラマ１３の内部に専用のプロセッサを設けて実行することもできる。
　
１４は入出力回路であり、制御すべき外部とのインターフェイス
　１５はバス要求回路であり、汎用プロセッサ１０と後述の専用プロセッサとのバスの使用を制御するために使用される。
　
２０は専用の第１図及び第２図で説明したプロセッサであり、専ら論理処理のみを実行する
専用プロセッサ２０は命令を実行中に論理演算以外の命令がきた場合は、汎用プロセッサ１０に対して割込をかけ
　
１６は専用プロセッサ２０が処理するためのプログラム（ラダーダイヤグラム）を記憶するためのメモリ
　
１７はＲＡＭであり、専用プロセッサ２０がメモリ１６に記憶されたプログラムを実行するために必要なデータ、又演算処理を実行すべき論理データが記憶されている
　専用プロセッサ２０はメモリ１６に記憶されたプログラムを実行し、それが論理演算であれば、ただちに実行する。プログラムの内容が論理演算ではなく特殊な機能命令等の場合は割込信号を発生して、汎用プロセッサ１０に対して、割込みをかける。汎用プロセッサ１０は割込に対して、バス要求回路１５に対してバス使用の要求を出す。
バス要求回路１５は専用プロセッサ２０に対して、バス要求信号を出す。専用プロセッサ２０はバス要求回路１５からの信号がくると、命令の切れ目でバスを解放して、バス解放信号をバス要求回路１５に出力する。これによって、汎用プロセッサ１０は専用プロセッサ２０のバスを使用できるようになり、メモリ１６から特殊な機能命令を読出して実行する。この命令の実行が終了すると制御は再び専用プロセッサ２０に戻り、再び論理処理演算を続行する。」（６頁右下欄２行目〜７頁右下欄７行目）
　
Ｄ　「以上の構成により、ラダーダイヤグラムは次のように実行される。まず、
汎用プロセッサ１０が入出力筒１４から入力信号を読込み、そのデータをＲＡＭ１７に書込む
全てのプログラムが終了すると、汎用プロセッサ１０がＲＡＭ１７から演算データを読出し、これを入出力１４により出力信号として出力する
　
　ここで、上記引用文献に記載されている事項を検討する。
　
（ア）上記Ａの「本発明は論理演算を実行するＰＬＣ（プログラマブル・ロジック・コントローラ）用のプロセッサ及びＰＬＣ」との記載からすると、引用文献には、
「ＰＬＣ（プログラマブル・ロジック・コントローラ）」
に係る発明が記載されている。
　
（イ）上記Ｃの「２０は専用の第１図及び第２図で説明したプロセッサであり、専ら論理処理のみを実行する」との記載からすると、引用文献には、ＰＬＣが、
「論理処理のみを実行する専用プロセッサ２０」　
を備える態様が記載されていると解される。
　
（ウ）上記Ｃの「１０は汎用のプロセッサであり、通常使用されているプロセッサであり、ＰＬＣ全体の制御及び論理演算以外の数値計算、機能命令の処理等を実行する」、「専用プロセッサ２０は命令を実行中に論理演算以外の命令がきた場合は、汎用プロセッサ１０に対して割込をかけ」との記載からすると、専用プロセッサと並列動作する汎用のプロセッサが読み取れる。そして、上記Ｃの「１４は入出力回路であり、制御すべき外部とのインターフェイス」との記載、上記Ｄの「汎用プロセッサ１０が入出力筒１４から入力信号を読込み、そのデータをＲＡＭ１７に書込む・・・全てのプログラムが終了すると、汎用プロセッサ１０がＲＡＭ１７から演算データを読出し、これを入出力１４により出力信号として出力する」との記載も参酌すると、当該汎用プロセッサが、外部との入出力を制御する態様が読み取れる。してみると、引用文献には、ＰＬＣが、
「専用プロセッサ２０と並列動作し外部との入出力を制御する汎用プロセッサ１０」
を備える態様が記載されていると解される。
　
（エ）上記Ｃの「１１はＲＯＭであり、ＰＬＣ全体の制御プログラムが記憶されており、このプログラムに従ってＰＬＣが制御される」との記載からすると、引用文献には、ＰＬＣが、
「制御プログラムを記憶するＲＯＭ１１」
を備える態様が記載されている。
　
（オ）上記Ｃの「１４は入出力回路であり、制御すべき外部とのインターフェイス」との記載からすると、引用文献には、ＰＬＣが、
「外部とのインターフェイスである入出力回路１４」
を備える態様が記載されている。
　
（カ）上記Ｃの「１６は専用プロセッサ２０が処理するためのプログラム（ラダーダイヤグラム）を記憶するためのメモリ」、「１７はＲＡＭであり、専用プロセッサ２０がメモリ１６に記憶されたプログラムを実行するために必要なデータ、又演算処理を実行すべき論理データが記憶されている」との記載からすると、引用文献には、ＰＬＣが、
「専用プロセッサ２０が用いるＲＡＭ１７とプログラムを記憶するためのメモリ１６」
を備える態様が記載されている。
　
　以上、（ア）ないし（カ）で指摘した事項を踏まえると、引用文献には、次の発明（以下、「引用発明」という。）が記載されているものと認められる。
　
　ＰＬＣ（プログラマブル・ロジック・コントローラ）であって、
　論理処理のみを実行する専用プロセッサ２０と、専用プロセッサ２０と並列動作し外部との入出力を制御する汎用プロセッサ１０と、制御プログラムを記憶するＲＯＭ１１と、外部とのインターフェイスである入出力回路１４と、専用プロセッサ２０が用いるＲＡＭ１７とプログラムを記憶するためのメモリ１６とを備えることを特徴とするＰＬＣ（プログラマブル・ロジック・コントローラ）。
　
（３）参考文献に記載されている技術的事項
　
（３−１）参考文献１
　
　原審の拒絶の査定の理由である上記平成２２年４月２２日付けの拒絶理由通知において引用され、原願の出願日前に頒布された刊行物である、特開平１０−９１５７３号公報（平成１０年４月１０日出願公開。以下、「参考文献１」という。）には、図面とともに、以下の技術的事項が記載されている。
（当審注：下線は、参考のために当審で付与したものである。）
　
Ｅ　「【０００２】
【従来の技術】
従来から、メモリを内蔵したマイクロプロセッサが知られている。例えば、図２７はＲＡＭを内蔵したマイクロプロセッサの構成を示すブロック図である。
内蔵ＲＡＭ２９は例えばプログラムＲＡＭ（ＲＯＭを含む）であったり、データＲＡＭ（ＲＯＭを含む）であったりする。
【０００３】また
マイクロプロセッサ２０１の外部にはバス６０を介して外部メモリ４が設けられる
　
（３−２）参考文献２
　
　原審の拒絶の査定の理由である上記平成２２年４月２２日付けの拒絶理由通知において引用され、原願の出願日前に頒布された刊行物である、特開平１１−３３２４号公報（平成１１年１月６日出願公開。以下、「参考文献２」という。）には、図面とともに、以下の技術的事項が記載されている。
（当審注：下線は、参考のために当審で付与したものである。）
　
Ｆ　「【００２６】（実施の形態１）
図１に示すデータ処理装置１は、内部のメモリ２と、このメモリ２に対して読み書きをすることによって所定のデータ処理を行う処理ユニット３とが、同一のチップ上に形成されている。
処理ユニット３は、外部メモリ４用のアクセスポートを備え、且つこのアクセスポートを介して外部メモリ４に対してデータの読み書きを行うメモリ制御ユニット５に接続されている。このメモリ制御ユニット５による外部メモリ４へのアクセスは、処理ユニット３により制御されており、処理ユニット３は、内部メモリ２と外部メモリ４とを一連のメモリシステムとして取り扱う。
　
（３−３）参考文献３
　
　上記平成２３年３月２９日付けの原審の拒絶査定において引用され、原願の出願日前に頒布された刊行物である、特開平２−１６３８６２号公報（平成２年６月２５日出願公開。以下、「参考文献３」という。）には、図面とともに、以下の技術的事項が記載されている。
（当審注：下線は、参考のために当審で付与したものである。）
　
Ｇ　「次に動作について説明する。
命令メモリ（１）から読み出された命令語は
命令実行制御部（２）で解読された制御信号により、内部データメモリ（４）から
読出し
内部データメモリ（４）へ
データの書込み
外部データメモリ接続部（７）へ
データの書込みなどの各種動作の制御が行われる
　
（３−４）参考文献４
　
　上記平成２３年１２月２８日付けの審尋で援用した上記平成２３年９月２９日付けの前置報告において引用され、原願の出願日前に頒布された刊行物である、特開平３−２９１７３４号公報（平成３年１２月２０日出願公開。以下、「参考文献４」という。）には、図面とともに、以下の技術的事項が記載されている。
（当審注：下線は、参考のために当審で付与したものである。）
　
Ｈ　「（実施例）
　第１図は、本発明の実施例を示すワンチップマイコンの構成ブロック図である。
　この
ワンチップマイコンは、内部メモリ
を備え
さらに外部には
外部メモリ
が接続されている。この外部メモリは、プログラム格納用の外部プログラムメモリとデータ格納用の外部データメモリとで構成されている。内部メモリはＲＯＭ
からなる内部プログラムメモリ４０及びＲＡＭ
からなる内部データメモリ４１で構成され、内部プログラムメモリ４０には所定の命令が格納されている。
　
（３−５）参考文献５
　
　上記平成２３年１２月２８日付けの審尋で援用した上記平成２３年９月２９日付けの前置報告において引用され、原願の出願日前に頒布された刊行物である、特開平８−２６３４６５号公報（平成８年１０月１１日出願公開。以下、「参考文献５」という。）には、図面とともに、以下の技術的事項が記載されている。
（当審注：下線は、参考のために当審で付与したものである。）
　
Ｊ　「【０００４】なお、
１チップマイクロコンピュータの内部プログラムメモリ、内部データメモリ
外部プログラムメモリ（ＲＯＭ）および外部データメモリ（ＲＡＭ）
　
（４）本願補正発明と引用発明との対比
　
　本願補正発明と引用発明とを対比する。
　
（４−１）引用発明の「ＰＬＣ（プログラマブル・ロジック・コントローラ）」は、本願補正発明の「プログラマブルコントローラ」に相当する。
　
（４−２）引用発明の「論理処理のみを実行する専用プロセッサ２０」において、上記Ｂの「本実施例のプロセッサのハードウェア構成・・・２１は演算シーケンス制御回路であり、プロセッサ全体のタイミングの制御等をおこなう」との記載からすると、引用発明の専用プロセッサが実行する論理処理は、シーケンス処理であると認められるから、引用発明の「論理処理のみを実行する専用プロセッサ２０」は、本願補正発明の「シーケンス命令を実行する専用プロセッサ」に相当するといえる。
　
（４−３）引用発明の「外部」及び「入出力を制御する」は、それぞれ、本願補正発明の「外部装置および周辺機器」及び「データ交換を制御する」に相当する。
　したがって、引用発明の「専用プロセッサ２０と並列動作し外部との入出力を制御する汎用プロセッサ１０」は、本願補正発明の「専用プロセッサと並列動作し外部装置および周辺機器とのデータ交換を制御する汎用プロセッサ」に相当する。
　
（４−４）引用発明の「制御プログラム」、「記憶する」、及び「ＲＯＭ１１」は、それぞれ、本願補正発明の「システムプログラム」、「格納する」、及び「システムメモリ」に相当する。
　したがって、引用発明の「制御プログラムを記憶するＲＯＭ１１」は、本願補正発明の「システムプログラムを格納するシステムメモリ」に相当する。
　
（４−５）引用発明の「入出力回路１４」は、本願補正発明の「周辺回路部」に相当する。そして、引用発明の「外部とのインターフェイス」が、外部の装置等を接続するものであることは自明の事項である。
　したがって、引用発明の「外部とのインターフェイスである入出力回路１４」は、本願補正発明の「外部装置および周辺機器を接続する周辺回路部」に相当するといえる。
　
（４−６）引用発明の「ＲＡＭ１７」及び「プログラムを記憶するためのメモリ１６」は、それぞれ、本願補正発明の「データメモリ」及び「命令メモリ」に相当する。そして、引用発明の「ＲＡＭ１７」と「メモリ１６」もメモリ群と呼べるものである。
　してみると、引用発明の「専用プロセッサ２０が用いるＲＡＭ１７とプログラムを記憶するためのメモリ１６」は、本願補正発明の「専用プロセッサが用いるデータメモリと命令メモリとを含むメモリ群」に相当するといえる。
　
　以上から、本願補正発明と引用発明とは、以下の点で一致し、また、以下の点で相違する。
　
（一致点）
　
　シーケンス命令を実行する専用プロセッサと、専用プロセッサと並列動作し外部装置および周辺機器とのデータ交換を制御する汎用プロセッサと、システムプログラムを格納するシステムメモリと、外部装置および周辺機器を接続する周辺回路部と、専用プロセッサが用いるデータメモリと命令メモリとを含むメモリ群とを備えることを特徴とするプログラマブルコントローラ。
　
（相違点）
　
　専用プロセッサが用いるデータメモリに関して、本願補正発明が、「専用プロセッサがシーケンス命令を実行する際の作業領域として用いるデータメモリが２分割され、データメモリの一方が専用プロセッサと１チップに集積された集積回路を構成し、データメモリの他方が集積回路の外部に設けられている」ものであるのに対して、引用発明は、専用プロセッサが用いるデータメモリに関して、専用プロセッサと１チップに集積されているか不明であり、また、ＰＬＣ（プログラマブル・ロジック・コントローラ）の外部に分割されたものを設けているか不明である点。
　
（５）当審の判断
　
　上記相違点について検討する。
　
　上記参考文献１の段落【０００２】及び【０００３】（上記Ｅ参照）に、
「従来から、メモリを内蔵したマイクロプロセッサが知られている。例えば、図２７はＲＡＭを内蔵したマイクロプロセッサの構成を示すブロック図である。・・・内蔵ＲＡＭ２９は例えばプログラムＲＡＭ（ＲＯＭを含む）であったり、データＲＡＭ（ＲＯＭを含む）であったりする。・・・マイクロプロセッサ２０１の外部にはバス６０を介して外部メモリ４が設けられる」と記載され、
　
　上記参考文献２の段落【００２６】（上記Ｆ参照）に、
「図１に示すデータ処理装置１は、内部のメモリ２と、このメモリ２に対して読み書きをすることによって所定のデータ処理を行う処理ユニット３とが、同一のチップ上に形成されている。・・・処理ユニット３は、外部メモリ４用のアクセスポートを備え、且つこのアクセスポートを介して外部メモリ４に対してデータの読み書きを行うメモリ制御ユニット５に接続されている。このメモリ制御ユニット５による外部メモリ４へのアクセスは、処理ユニット３により制御されており、処理ユニット３は、内部メモリ２と外部メモリ４とを一連のメモリシステムとして取り扱う。」と記載されるように、
　
　マイクロプロセッサが、内部メモリと外部メモリを有し、当該内部メモリをプロセッサと同一のチップ上に形成する構成については、当該技術分野において、従来から当業者が普通に採用している周知慣用技術に他ならない。
　
　そして、上記参考文献３（上記Ｇ参照）に、
「命令メモリ（１）から読み出された命令語は・・・命令実行制御部（２）で解読された制御信号により、内部データメモリ（４）から・・・読出し・・・内部データメモリ（４）へ・・・データの書込み、・・・外部データメモリ接続部（７）へ・・・データの書込みなどの各種動作の制御が行われる」と記載され、
　
　上記参考文献４（上記Ｈ参照）に、
「ワンチップマイコンは、内部メモリ・・・を備え・・・さらに外部には・・・外部メモリ・・・が接続されている。この外部メモリは、プログラム格納用の外部プログラムメモリとデータ格納用の外部データメモリとで構成されている。内部メモリはＲＯＭ・・・からなる内部プログラムメモリ４０及びＲＡＭ・・・からなる内部データメモリ４１で構成され、内部プログラムメモリ４０には所定の命令が格納されている。」と記載され、
　
　上記参考文献５の段落【０００４】（上記Ｊ参照）に、
「１チップマイクロコンピュータの内部プログラムメモリ、内部データメモリ・・・外部プログラムメモリ（ＲＯＭ）および外部データメモリ（ＲＡＭ）」と記載されるように、
　
　メモリ群を命令メモリ（プログラムメモリ）とデータメモリで構成し、データメモリを内部メモリと外部メモリに分割して備える構成についても、周知技術に過ぎず、そして、当該メモリ群を内部メモリと外部メモリにどのように分割して設けるかについては、当業者が、必要に応じて適宜決定し得る設計的事項に過ぎない。
　
　してみると、引用発明においても、当該周知技術を適用し、専用プロセッサが用いるデータメモリに関して、外部データメモリを設け、内部データメモリと外部データメモリを分割して備えるように構成すること、また、内部データメモリを専用プロセッサと１チップに集積するように構成することは、当業者が容易に想到し得たことである。
　
　よって、上記相違点は格別なものではない。　
　
　そして、本願補正発明の奏する作用効果は、上記引用発明及び周知技術の奏する作用効果から予測される範囲内のものにすぎず、格別顕著なものということはできない。
　
　したがって、本願補正発明は、上記引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。　
　
４．むすび
　
　以上のように、本件補正は、上記「２．独立特許要件」で指摘したとおり、補正後の請求項１に記載された発明は、特許出願の際独立して特許を受けることができるものではないから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　よって、補正却下の決定の結論のとおり決定する。
　
　
第３　本件審判請求の成否について 
　
１．本願発明の認定
　
　平成２３年７月５日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２２年６月２８日付け手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
　
「シーケンス命令を実行する専用プロセッサと、専用プロセッサと並列動作し外部装置および周辺機器とのデータ交換を制御する汎用プロセッサと、システムプログラムを格納するシステムメモリと、外部装置および周辺機器を接続する周辺回路部と、専用プロセッサが用いるデータメモリと命令メモリとを含むメモリ群とを備え、前記メモリ群のうち専用プロセッサがシーケンス命令を実行する際の作業領域として用いるデータメモリが２分割され、データメモリの一方と専用プロセッサとが１チップに集積されていることを特徴とするプログラマブルコントローラ。」
　
２．引用文献に記載されている技術的事項及び引用発明の認定
　
　原査定の拒絶の理由に引用された、引用文献およびその記載事項は、前記「第２　平成２３年７月５日付けの手続補正についての補正却下の決定」の「２．独立特許要件」の「（２）引用文献に記載されている技術的事項及び引用発明の認定」に記載したとおりである。
　
３．対比・判断 
　
　本願発明は、前記「第２　平成２３年７月５日付けの手続補正についての補正却下の決定」の「２．独立特許要件」で検討した本願補正発明における「データメモリの一
方が専
と１
された集積回路を構成し、データメモリの他方が集積回路の外部に設けられ
　
　そうすると、本願発明の発明特定事項を全て含む本願補正発明が、上記「第２　平成２３年７月５日付けの手続補正についての補正却下の決定」の「２．独立特許要件」の「（３）参考文献に記載されている技術的事項」ないし「（５）当審の判断」に記載したとおり、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
４．むすび
　
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないものであるから、その余の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。
　
　よって、結論のとおり審決する。