(57)【要約】本発明の表示装置は、複数の発光素子をマトリクス状に配置したものである。走査信号をゲート信号線に流し、データ信号をソース信号線に流すことで、両信号線が平面的に見て交差する部分に配置された制御用ＴＦＴのソース電極にデータ信号が、ゲート電極に走査信号が供給される。このようにして制御用ＴＦＴがＯＮすると、このドレイン電極にゲート電極が接続された駆動用ＴＦＴがＯＮになり、電力供給線から駆動用ＴＦＴのソース電極とドレイン電極を介して有機ＥＬ素子に電流が供給されて有機ＥＬ素子が発光する。制御用ＴＦＴと駆動用ＴＦＴの間には保持容量が存在し、走査信号がＬＯＷレベルになって制御用ＴＦＴがＯＦＦになっても、駆動用ＴＦＴのゲート電位は保持容量により所定の時間保持され、有機ＥＬ素子の発光が続く。
2003091971.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素をマトリクス状に配置した表示装置において、各画素内に設けた発光素子と、各画素毎に設けるとともに前記発光素子に電流を供給して発光させる駆動用薄膜トランジスタと、前記駆動用薄膜トランジスタの動作を制御する制御用薄膜トランジスタを備え、前記駆動用薄膜トランジスタ及び制御用薄膜トランジスタの半導体層がアモルファスシリコンで形成されていることを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において
前記発光素子を縦長状に形成し、前記駆動用薄膜トランジスタを横長状に形成し、その長手方向が前記発光素子の長手方向と直交するように配置されている。
【請求項３】
請求項１に記載の表示装置において、
発光素子を縦長状に形成し、前記駆動用薄膜トランジスタを横長状に形成し、前記制御用薄膜トランジスタに接続するゲート信号線とソース信号線をマトリクス状に配置し、前記発光素子をその長手方向が前記ソース信号線と平行になるように配置し、前記駆動用薄膜トランジスタをその長手方向が前記ゲート信号線と平行になるように配置する。
【請求項４】
請求項３に記載の表示装置において、
前記駆動用薄膜トランジスタはチャネル領域を細長状に形成し、そのチャネル領域の長手方向が前記ゲート信号線と平行になるように配置する。
【請求項５】
請求項１に記載の表示装置において、
前記駆動用薄膜トランジスタは、ソース電極とドレイン電極のうち一方の電極は直線状に形成され、他方の電極は一方の電極を囲む形状に形成されている。
【請求項６】
請求項１に記載の表示装置において、
前記駆動用薄膜トランジスタは、Ｕ字状のソース電極と、前記Ｕ字状の二又の間に配置されたドレイン電極とを有する。
【請求項７】
請求項１に記載の表示装置において、
マトリクスの行方向の各画素内に設けられた前記制御用薄膜トランジスタのゲート電極に共通に接続されたゲート信号線と、前記駆動用薄膜トランジスタを介して前記発光素子に電流を供給する電力供給線とを行ごとに備え、列方向の各画素内に設けられた前記制御用薄膜トランジスタのソース電極に共通に接続されるとともに前記ゲート信号線に交差するソース信号線を列ごとに備え、前記ゲート信号線と前記ソース信号線とで囲まれた領域内では、平面的に見てソース信号線に沿って発光素子、駆動用薄膜トランジスタ、電力供給線、制御用薄膜トランジスタの順に配置されている。
【請求項８】
請求項７に記載の表示装置において、
前記駆動用薄膜トランジスタと前記制御用薄膜トランジスタの間には保持容量が設けられ、前記保持容量の一方の電極は電力供給線が兼ね、他方の電極は前記制御用薄膜トランジスタのドレイン電極と接続する補助電極によって形成し、前記補助電極は前記駆動用薄膜トランジスタのゲート電極と電気的に接続されている。
【請求項９】
請求項７に記載の表示装置において、
異なる色を発する発光素子を備え、その発光色毎に対応した複数の電力供給線を設け、その複数の電力供給線を駆動用薄膜トランジスタと制御用薄膜トランジスタの間に配置し、発光素子には対応する電力供給線からの電流を供給する。
【請求項１０】
請求項７に記載の表示装置において、
前記制御用薄膜トランジスタのゲート電極としてゲート信号線を用い、前記制御用薄膜トランジスタはゲート信号線上に形成されている。
【請求項１１】
請求項１に記載の表示装置において、
前記発光素子の周囲にバンク層が配置されており、前記バンク層は前記駆動用薄膜トランジスタ上にも重なるように形成され、前記発光素子と前記駆動用薄膜トランジスタとの間の前記バンク層に切り欠き部が形成され、少なくとも切り欠き部付近の前記バンク層には遮光性の膜が積層されている。
【請求項１２】
請求項１に記載の表示装置において、
前記発光素子の周囲にバンク層が配置されており、前記バンク層は前記制御用薄膜トランジスタ上にも重なるように形成され、前記発光素子と隣接する画素に設けられた前記制御用薄膜トランジスタとの間の前記バンク層に切り欠き部が形成され、少なくとも切り欠き部付近の前記バンク層には遮光性の膜が積層されている。
【請求項１３】
請求項１に記載の表示装置において、
前記駆動用薄膜トランジスタ及び前記制御用薄膜トランジスタを覆うようにバンク層が形成され、前記バンク層の端縁が駆動用薄膜トランジスタ及び制御用薄膜トランジスタと前記発光素子との間に位置し、前記バンク層には遮光性の膜が積層されている。
【請求項１４】
請求項１１乃至請求項１３のいずれかに記載の表示装置において、
前記発光素子の発光層の下方に配置されるとともに前記駆動用薄膜トランジスタに接続する画素電極と、前記発光層を挟んで前記画素電極と対向配置するとともに前記バンク層を覆う対向電極とを備え、前記遮光性の膜は前記対向電極により形成されている。
【請求項１５】
請求項１乃至請求項１３のいずれかに記載の表示装置において、
前記駆動用薄膜トランジスタと前記制御用薄膜トランジスタはｎチャネル型により形成されている。
【請求項１６】
請求項１乃至請求項１３のいずれかに記載の表示装置において、
前記駆動用薄膜トランジスタと前記制御用薄膜トランジスタはｐチャネル型により形成されている。
【請求項１７】
請求項１乃至請求項１３のいずれかに記載の表示装置において、
前記発光素子は有機エレクトロルミネッセンスである。
【発明の詳細な説明】
技術分野
本発明は、発光素子をマトリクス状に配置した表示装置に関する。
背景技術
近年、フラットパネルディスプレイとして携帯電話から大型テレビに至るまでＬＣＤが広く用いられている。しかしＬＣＤは自発光型ではないため視野角が狭く、バックライトなどの光源を必要とするため低消費電力化にも限界があった。そこでＬＣＤに代わる表示装置として、例えば有機エレクトロルミネッセンス（以下、有機ＥＬという）を用いた自発光型の表示装置が研究されている。
これは有機ＥＬ素子を備えた画素をマトリクス状に配置し、各有機ＥＬ素子を駆動して発光させて画像表示を行う。この駆動方式としてアクティブマトリクス方式を用いた場合、各画素に薄膜トランジスタ（以下、ＴＦＴという）を設けて各画素を独立して駆動できるため、高精細で高輝度な表示を得ることができ、さらに高効率な発光特性が得られ、低消費電力化を実現することが可能となる。この表示装置では、画素毎に、一対の電極により発光層を挟み込んだ有機ＥＬ素子と、有機ＥＬ素子の一方の電極に電流を供給する駆動用ＴＦＴと、この駆動用ＴＦＴの動作を制御する制御用ＴＦＴを設けている。一般に、この駆動用ＴＦＴや制御用ＴＦＴには、活性層が多結晶化したポリシリコン型ＴＦＴが用いられている。
しかしながら、駆動用ＴＦＴや制御用ＴＦＴがポリシリコン型ＴＦＴの場合、製造工程が複雑で且つ難しく、高い製造技術や高価な製造装置を必要としていた。したがって、それだけ完成品の表示装置も高価になってしまう。また、活性層を均一に多結晶化することが難しいため、特性が均一なＴＦＴを大面積で製造することが難しく、大型化への支障になっていた。
発明の開示
本発明はかかる点に鑑みなされたもので、容易にＴＦＴが製造でき、大型化にも適した自発光型の表示装置を提供することを目的とする。
上記目的を達成するために本発明の表示装置は、複数の画素をマトリクス状に配置した表示装置において、各画素内に設けた発光素子と、各画素毎に設けるとともに前記発光素子に電流を供給して発光させる駆動用ＴＦＴと、前記駆動用ＴＦＴの動作を制御する制御用ＴＦＴを備え、前記駆動用ＴＦＴ及び制御用ＴＦＴの半導体層がアモルファスシリコンで形成されることを特徴とする。
また本発明は、上記構成の表示装置において、前記発光素子を縦長状に形成し、前記駆動用ＴＦＴを横長状に形成し、その長手方向が前記発光素子の長手方向と直交するように配置することとした。
また本発明は、上記構成の表示装置において、発光素子を縦長状に形成し、前記駆動用薄膜トランジスタを横長状に形成し、前記制御用薄膜トランジスタに接続するゲート信号線とソース信号線をマトリクス状に配置し、前記発光素子をその長手方向が前記ソース信号線と平行になるように配置し、前記駆動用薄膜トランジスタをその長手方向が前記ゲート信号線と平行になるように配置することとした。
また本発明は、上記構成の表示装置において、前記駆動用薄膜トランジスタはチャネル領域を細長状に形成し、そのチャネル領域の長手方向が前記ゲート信号線と平行になるように配置することとした。
また本発明は、上記構成の表示装置において、前記駆動用ＴＦＴは、ソース電極とドレイン電極のうち一方の電極は直線状に形成され、他方の電極は一方の電極を囲む形状に形成されているようにした。
また本発明は、上記構成の表示装置において、前記駆動用ＴＦＴは、Ｕ字状のソース電極と、前記Ｕ字状の二又の間に配置されたドレイン電極とを有することとした。
また本発明は、上記構成の表示装置において、マトリクスの行方向の各画素内に設けられた前記制御用薄膜トランジスタのゲート電極に共通に接続されたゲート信号線と、前記駆動用薄膜トランジスタを介して前記発光素子に電流を供給する電力供給線とを行ごとに備え、列方向の各画素内に設けられた前記制御用薄膜トランジスタのソース電極に共通に接続されるとともに前記ゲート信号線に交差するソース信号線を列ごとに備え、前記ゲート信号線と前記ソース信号線とで囲まれた領域内では、平面的に見てソース信号線に沿って発光素子、駆動用ＴＦＴ、電力供給線、制御用ＴＦＴの順に配置することとした。
また本発明は、上記構成の表示装置において、前記駆動用ＴＦＴと前記制御用ＴＦＴの間には保持容量が設けられ、前記保持容量の一方の電極は電力供給線が兼ね、他方の電極は前記制御用ＴＦＴのドレイン電極と接続する補助電極によって形成し、前記補助電極は前記駆動用ＴＦＴのゲート電極と電気的に接続されているようにした。
また本発明は、上記構成の表示装置において、異なる色を発する発光素子を備え、その発光色毎に対応した複数の電力供給線を設け、その複数の電力供給線を駆動用薄膜トランジスタと制御用薄膜トランジスタの間に配置し、発光素子には対応する電力供給線からの電流を供給することとした。
また本発明は、上記構成の表示装置において、前記制御用ＴＦＴのゲート電極としてゲート信号線を用い、前記制御用ＴＦＴはゲート信号線上に形成されているようにした。
また本発明は、上記構成の表示装置において、前記発光素子の周囲にバンク層が配置されており、前記バンク層は前記駆動用ＴＦＴ上にも重なるように形成され、前記発光素子と、前記駆動用ＴＦＴとの間の前記バンク層に切り欠き部が形成され、少なくとも切り欠き部付近の前記バンク層には遮光性の膜が積層されているようにした。
また本発明は、上記構成の表示装置において、前記発光素子の周囲にバンク層が配置されており、前記バンク層は前記制御用ＴＦＴ上にも重なるように形成され、前記発光素子と、隣接する画素に設けられた前記制御用ＴＦＴとの間の前記バンク層に切り欠き部が形成され、少なくとも切り欠き部付近の前記バンク層には遮光性の膜が積層されているようにした。
また本発明は、上記構成の表示装置において、前記駆動用薄膜トランジスタ及び前記制御用薄膜トランジスタを覆うようにバンク層が形成され、前記バンク層の端縁が駆動用薄膜トランジスタ及び制御用薄膜トランジスタと前記発光素子との間に位置し、前記バンク層には遮光性の膜が積層されているようにした。
また本発明は、上記構成の表示装置において、前記発光素子の発光層の下方に配置されるとともに前記駆動用ＴＦＴに接続する画素電極と、前記発光層を挟んで前記画素電極と対向配置するとともに前記バンク層を覆う対向電極とを備え、前記遮光性の膜は前記対向電極により形成されているようにした。
また本発明は、上記構成の表示装置において、前記駆動用ＴＦＴと前記制御用ＴＦＴはｎチャネル型により形成されているようにした。
また本発明は、上記構成の表示装置において、前記駆動用ＴＦＴと前記制御用ＴＦＴはｐチャネル型により形成されているようにした。
また本発明は、上記構成の表示装置において、前記発光素子は有機ＥＬであるようにした。
発明を実施するための最良の形態
本発明の実施例を図面を参照して説明する。図１は本発明の画素部分の回路図を模式的に示した図であり、図２は表示装置の画素周辺の平面図であり、図３は画素内に設けられた発光素子の断面概略図（図２のＤ−Ｄ断面）である。この実施例では発光素子に有機ＥＬ素子１を用いる。また図３に示す対向電極３３は、図面を分かり易くする為に図２では省略している。
図１に示すように、有機ＥＬ素子１は画素電極１４から対向電極３３に電流が流れることにより発光し、その電流値を制御することで輝度を調整できる。ある特定の画素の有機ＥＬ素子１を発光させるためには、走査信号をゲート信号線２に流し、データ信号をソース信号線３に流すことで、両信号線が平面的に見て交差する部分に配置された第２のトランジスタである制御用ＴＦＴ６のソース電極１１にデータ信号が、ゲート電極１３に走査信号が供給される。このようにして制御用ＴＦＴ６がＯＮすると、このドレイン電極１２にゲート電極１０が接続された第１のトランジスタである駆動用ＴＦＴ５がＯＮになり、電力供給線４から駆動用ＴＦＴ５のソース電極８とドレイン電極９を介して有機ＥＬ素子１に電流が供給されて有機ＥＬ素子１が発光する。制御用ＴＦＴ６と駆動用ＴＦＴ５の間には保持容量３４が存在し、保持容量３４は一方の電極を電力供給線４で、他方の電極をドレイン電極１２と同時形成される補助電極で形成する。そして走査信号がＬＯＷレベルになって制御用ＴＦＴ６がＯＦＦになっても、駆動用ＴＦＴ５のゲート電位は保持容量３４により所定の時間保持され、有機ＥＬ素子１の発光が続く。
次に、本発明の表示装置の構造を図２、図３を参照して説明する。表示領域ではゲート信号線２とソース信号線３がマトリクス状に配線され、ゲート信号線２とソース信号線３で囲まれた部分に画素が形成される。各画素内には発光層１６に有機ＥＬを用いた有機ＥＬ素子１が設けられ、この有機ＥＬ素子１に電力供給線４からの電流を供給する駆動用ＴＦＴ５と、駆動用ＴＦＴ５のＯＮ／ＯＦＦを制御する制御用ＴＦＴ６がそれぞれ形成されている。そして電力供給線４から有機ＥＬ素子１に電流を供給すると発光層１６がそれぞれの色で発光し、電流値を制御することで輝度の調整ができる。
ガラス基板３０上には複数のゲート信号線２を平行に配線し、ゲート信号線２に沿って３本の電力供給線４を配線する。ゲート信号線２と電力供給線４はともに同一工程で同時形成され、ＡｌやＣｒにより形成される。３本の電力供給線４はそれぞれ画素のＲ、Ｇ、Ｂに対応して設けられ、Ｒ用電力供給線４Ｒは赤色の発光層１６（Ｒ）を有する有機ＥＬ素子１に、Ｇ用電力供給線４Ｇは緑色の発光層１６（Ｇ）を有する有機ＥＬ素子１に、Ｂ用電力供給線４は青色の発光層１６（Ｂ）を有する有機ＥＬ素子１にそれぞれ接続する。有機ＥＬ素子１は発光材料によって発する色が異なるが、それと同時にその発光効率が異なるため、色毎に電力供給線４を設け、それぞれの色に適した電流を供給することで最適なフルカラー表示が可能になる。
ゲート信号線２や電力供給線４を形成するときに、電力供給線４と有機ＥＬ素子１の間には駆動用ＴＦＴ５のゲート電極１０が同時に形成される。このゲート電極１０は電力供給線４に沿って横長状に形成され、その一方の短辺が直線状に、他方の短辺が円弧状になっている。駆動用ＴＦＴ５は有機ＥＬ素子１に電流を供給する役割を果たすため、ＯＮのときにできるだけ大きな電流を流す必要があり、そのために駆動用ＴＦＴ５のゲート電極１０はできるだけ大きく形成される。
ガラス基板３０上にはＳｉＮｘ（シリコン窒化膜）からなるゲート絶縁膜３１が積層され、このゲート絶縁膜３１によってゲート信号線２や電力供給線４を覆っている。ゲート絶縁膜３１上にはアモルファスシリコン層（以下、ａ−Ｓｉ層という）が積層され、フォトリソグラフィ法によりＴＦＴ５、６の半導体層（活性層）７、１３に該当する部分だけ残される。このとき駆動用ＴＦＴ５のａ−Ｓｉ層７は、ゲート電極１０の外縁に沿った形状をしており、ゲート電極１０の大部分に積層され、ゲート電極１０の短辺部や円弧状部から一部はみ出ている。また制御用ＴＦＴ６のａ−Ｓｉ層１３はゲート信号線２にまたがった四角形状をしている。
ａ−Ｓｉ層７、１３やゲート絶縁膜３１上にはＡｌとＭｏを積層した金属層が形成され、この金属層をフォトリソグラフィ法によりパターニングしてソース信号線３やＴＦＴ５、６のソース・ドレイン電極などを形成する。このときソース信号線３はゲート信号線２と直交して設けられ、ソース信号線３からはゲート信号線２との交差部付近で制御用ＴＦＴ６のａ−Ｓｉ層１３上まで伸びるソース電極１１が突出している。制御用ＴＦＴ６のドレイン電極１２は補助電極１３４及び後述する透明電極２１を介して駆動用ＴＦＴ５のゲート電極１０と接続し、制御用ＴＦＴ６がＯＮになったときに駆動用ＴＦＴ５のゲート電極１０にソース信号線３を流れる電流を供給している。制御用ＴＦＴ６のドレイン電極１２に接続する補助電極１３４はゲート絶縁膜３１を間に挟んで電力供給線４を覆っており、電力供給線４と補助電極１３４によって保持容量３４を形成している。特にａ−Ｓｉ型ＴＦＴの場合は、ポリシリコン型ＴＦＴに比較してゲート絶縁膜３１が厚くなるため、それだけ保持容量３４の容量が小さくなる。そのため、その容量不足を補うためにできるだけ補助電極１３４で電力供給線４を覆っている部分が広い方がよく、補助電極１３４により画素内の電力供給線４の大部分を覆っている。
駆動用ＴＦＴ５内には、ほぼＵ字状のソース電極８と、このソース電極８の二又の間に位置するほぼ直線状のドレイン電極９とが形成されている。このソース電極８にはドレイン電極９と対向していない外縁部分から突出して電力供給線４付近まで伸びた電極８ａが形成され、後述する透明電極１９を介して各画素の色に応じた電力供給線４に接続されている。またドレイン電極９にはａ−Ｓｉ層７から出た部分で有機ＥＬ素子１側に曲がり、有機ＥＬ素子１の画素電極１４まで伸びた電極９ａが形成され、画素電極１４と電気的に接続している。
駆動用ＴＦＴ５のソース電極８の外縁はゲート電極１０の外縁に沿った形状をしており、Ｕ字状の二又部分はゲート電極１０上でできるだけ長くなっており、ドレイン電極９もソース電極８の二又部分の形状に対応して細長く形成されている。駆動用ＴＦＴ５では電力供給線４の電流を画素電極１４に供給する必要があるため、ＯＮ状態のときにできるだけ電流を流す必要がある。ａ−Ｓｉ型ＴＦＴはポリシリコン型ＴＦＴよりも電流が流れ難いため、駆動用ＴＦＴ５にａ−Ｓｉ型ＴＦＴを用いる場合には、この駆動用ＴＦＴ５をできるだけ大きくする必要がある。つまり、電流を流しやすくするためにはチャネル長を小さくしてチャネル幅を大きくすればよいが、チャネル長を小さくすることは製造技術上の限界があるため、駆動用ＴＦＴ５をできるだけ大きくしチャネル幅を大きくした方が有効である。そこで、この実施例ではソース・ドレイン電極８、９の形状を工夫して、駆動用ＴＦＴ５によりできるだけ電流が流れるようにしている。つまり駆動用ＴＦＴ５のゲート電極１０を横長にして、ソース電極８とドレイン電極９を細長くすることで、限られたスペース内でチャネル幅を大きく取ることができる。特に横長のゲート電極１０をその長手方向がゲート信号線２と平行になるように配置することで、隣り合うソース信号線３の間にわたって駆動用ＴＦＴ５を形成でき、さらにそのチャネル幅の方向をゲート信号線２と平行にすることで、駆動用ＴＦＴ５の限られた大きさのなかでチャネル幅を効果的に大きくすることができる。さらにソース電極８をＵ字状にして、Ｕ字状の二又の間にドレイン電極９を配置することで、ドレイン電極９の両側にソース電極８が位置してチャネル幅が２倍になるため、少ないスペースで有効にチャネル幅を大きくすることができる。
制御用ＴＦＴ６は駆動用ＴＦＴのＯＮ／ＯＦＦを制御するだけでよいため、駆動用ＴＦＴ５と異なり流れる電圧も少なくてすみ、それだけサイズを小さくすることができる。そして制御用ＴＦＴ６を小さくすれば、それだけ駆動用ＴＦＴ５を配置するスペースを確保することができ、駆動用ＴＦＴ５を大きくできる。そのため、ゲート信号線２とソース信号線３が平面的に見て交差する近傍で、ソース信号線３の配線を分岐させて、その分岐の先端部分を制御用ＴＦＴ６のソース電極１１として使用する。更に、後述するようにソース信号線３とその分岐部分、すなわち、ソース電極１１を立体的に見てゲート信号線２の上方に配線することにより、又、制御用ＴＦＴ６のドレイン電極１２もソース電極１１と構造的に同じ階層に同時に形成することにより、ゲート信号線２を制御用ＴＦＴ６のゲート電極１３として兼用できるメリットが生まれる。
制御用ＴＦＴ６ではソース電極１１とドレイン電極１２がａ−Ｓｉ層１３上で互いの一辺が対向しているだけだが、駆動用ＴＦＴ５ではドレイン電極９を囲むようにソース電極８が配置されているため、それだけチャネル幅が大きくなり、またこの実施例では駆動用ＴＦＴ５におけるソース電極８と対向するドレイン電極９の長さは制御用ＴＦＴ６のチャネル幅の３倍以上あるため、駆動用ＴＦＴ５のチャネル幅は制御用ＴＦＴ６のチャネル幅の６倍以上になる。このように駆動用ＴＦＴ５のチャネル幅を大きく確保すれば、駆動用ＴＦＴにａ−Ｓｉ型ＴＦＴを用いた場合でも最適な表示を実現できた。なお、この実施例では駆動用ＴＦＴ５を可能な限り大きくしているため駆動用ＴＦＴ５のチャネル幅が制御用ＴＦＴ６のチャネル幅の６倍になったが、駆動用ＴＦＴ５のチャネル幅を制御用ＴＦＴ６のチャネル幅の４倍以上にすれば高品位な表示が得られる。また、この実施例では制御用ＴＦＴ６と駆動用ＴＦＴ５のチャネル長はほぼ同じ大きさに設定されているが、駆動用ＴＦＴ５のチャネル長を制御用ＴＦＴ６のチャネル長よりも小さくすれば、それだけ電流が流れやすくなる。
ソース信号線３やＴＦＴ５、６を覆うようにＳｉＮｘからなる絶縁膜３２が形成され、絶縁膜３２上にＩＴＯ（酸化インジウムスズ）やＩＺＯ（酸化インジウム亜鉛）からなる透明電極が積層される。この透明電極をフォトリソグラフィ法によりパターニングして画素電極１４が形成される。この画素電極１４は各画素内に位置してほぼ楕円形状をしており、ソース信号線３に沿って配置され、その一部分が駆動用ＴＦＴ５のドレイン電極９ａの一部と重なるように張り出ている。この画素電極１４とドレイン電極９ａが重なる部分では、ドレイン電極９ａ上の絶縁膜３２にコンタクトホール２３が形成され、画素電極１４はコンタクトホール２３を介してドレイン電極９ａと電気的に接続している。
画素電極１４を形成するときに、透明電極を電力供給線４と駆動用ＴＦＴ５のソース電極８ａの間にも残し、電力供給線４とソース電極８ａを電気的に接続している。つまり画素に対応した電力供給線４上ではゲート絶縁膜３１及び絶縁膜３２に電力供給線４の一部が露出するようにコンタクトホール１８ａが形成され、駆動用ＴＦＴ５のソース電極８ａ上では絶縁膜３２にソース電極８ａの一部が露出するようにコンタクトホール１８ｂが形成され、透明電極１９は両コンタクトホール１８ａ、１８ｂで露出した電力供給線４、ソース電極８ａに接触する。
また、透明電極は補助電極１３４と駆動用ＴＦＴ５のゲート電極１０の間にも残され、透明電極２１は両コンタクトホール２０ａ、２０ｂで露出した補助電極１３４、ゲート電極１０に接触し、両電極１０、１３４を電気的に接続している。
次に、図２で示すＲＧＢの３画素のうちの１画素の平面図を図４に示し、各要部の層の断面について説明する。図５は制御用ＴＦＴ６周辺の概略断面図（図４のＡ−Ａ断面）である。最初に、表示装置として共通のガラス基板３０の上に、ゲート信号線２が形成される。この上にＳｉＮｘからなるゲート絶縁膜３１が形成されるため、ゲート信号線２もゲート絶縁膜３１により同時に覆われる。更に、ゲート絶縁膜３１上にはａ−Ｓｉ層１３が、ゲート信号線２を跨ぐようにその上方に積層される。ａ−Ｓｉ層１３の上には、Ｎ型不純物を含むＮ型のａ−Ｓｉ薄膜１３ａを介して、ＡｌとＭｏを積層した金属層が形成され、この金属層をフォトリソグラフィ法によりパターニングして、ソース信号線３と、ソース信号線３から分岐したソース電極１１と、ドレイン電極１２が形成される。更にその上に、ＳｉＮｘからなる絶縁膜３２、ＳｉＯ２（酸化シリコン）からなる保護膜１５、バンク層１７、対向電極３３がそれぞれ積層される。
前述したように、３本の電力供給線４はそれぞれ画素のＲ、Ｇ、Ｂに対応して設けられるが、このように電力供給線４を３本配線しても有機ＥＬ素子１に割くことができる面積が減少しないように、電力供給線４をゲート信号線２に対して平行に配線すると同時に、保持容量３４の形成のために新たな保持容量線や平面領域を追加することなく、電力供給線４を利用してその上部に保持容量３４を立体的に設ける。通常、保持容量３４を形成するために、ゲート信号線２やソース信号線３のように、各画素を貫通するように保持容量線を配線するが、本実施形態ではその必要が無くなる。
その電力供給線４と保持容量３４の具体的な構造図を図６の電力供給線及び保持容量周辺の概略断面図（図４のＢ−Ｂ断面）を参照して説明する。まず、表示装置として共通のガラス基板３０上の図５に示したゲート信号線２と同じ階層に、Ｂ用電力供給線４Ｂ、Ｇ用電力供給線４Ｇ、Ｒ用電力供給線４Ｒがそれぞれ形成されるとともに保持容量３４の一方の電極の役割を果たす。その上にＳｉＮｘからなるゲート絶縁膜３１が形成されるため、３本の電力供給線４もゲート絶縁膜３１により同時に覆われる。更に、ゲート絶縁膜３１上の、図５に示したソース電極１１とドレイン電極１２の電極と同じ階層に、ＡｌとＭｏを積層した金属層が形成され、この金属層をフォトリソグラフィ法によりパターニングして、保持容量３４の他方の補助電極１３４が、図５に示したドレイン電極１２の延長として形成される。このようにして形成された電力供給線４と保持容量３４は、具体的には、各色の画素に必要な保持容量３４ａ、３４ｂ、３４ｃ（図１）を構成することになる。
保持容量３４は、その補助電極１３４が駆動用ＴＦＴ５のゲート電極１０（図２）に接続されている。すなわち、保持容量３４の補助電極１３４上の絶縁膜３２に、補助電極１３４の一部が露出するようにコンタクトホール２０ａが形成され、更に、図２に示すように、駆動用ＴＦＴ５のゲート電極１０の一部が露出するように、ゲート絶縁膜３１と絶縁膜３２の一部にもコンタクトホール２０ｂが形成される。そして両コンタクトホール２０ａ、２０ｂを跨ぐようにＩＴＯ或いはＩＺＯからなる透明電極２１を形成し、コンタクトホール２０ａにより露出した補助電極１３４とコンタクトホール２１ｂにより露出したゲート電極１０が透明電極２１を介して電気的に接続される。その上の階層には、保護膜１５、バンク層１７、対向電極３３がそれぞれ積層されている。
次に図７の駆動用ＴＦＴ周辺の概略断面図（図４のＣ−Ｃ断面）に駆動用ＴＦＴ５の構造を示す。最初に、表示装置として共通のガラス基板３０上に、ゲート電極１０が形成される。この上にＳｉＮｘからなるゲート絶縁膜３１が形成されるため、ゲート電極１０もゲート絶縁膜３１により同時に覆われる。更に、ゲート絶縁膜３１上にはａ−Ｓｉ層７からなる半導体層が積層される。このａ−Ｓｉ層７の上には、Ｎ型不純物を含むＮ型のａ−Ｓｉ薄膜７ａを介して、ＡｌとＭｏを積層した金属層が形成され、この金属層をフォトリソグラフィ法によりパターニングして、Ｕ字上のソース電極８とドレイン電極９となる電極がそれぞれ形成される。更に、その上にＳｉＮｘからなる絶縁膜３２が形成される。
上記のように形成された各素子と配線により、有機ＥＬ素子１が駆動されて発光するが、その構造を図３を参照して説明する。１５はＳｉＯ２からなる保護膜であり、絶縁膜３２上に形成され、有機ＥＬ素子１の画素電極１４の周縁部分に重なっている。つまり保護膜１５は画素電極１４の周縁部分を覆っているが、画素電極１４の中央部分を含む大部分で取除かれている。１７は保護膜１５上に形成されたノボラック樹脂からなるバンク層であり、保護膜１５や絶縁膜３２よりも厚く形成される。このバンク層１７で囲まれた領域内に発光材料である有機ＥＬが塗布されるため、バンク層１７は画素電極１４の外縁に沿って画素電極１４を囲むように形成される。発光材料を溜めるだけであればバンク層１７は画素電極１４の周囲に設けてあればよいが、この実施例では両ＴＦＴ５、６や電力供給線４上にも設けられている。なおバンク層１７は絶縁体であればよく、ノボラック樹脂以外の有機樹脂または無機樹脂で形成してもよい。
画素電極１４上には各画素の色に対応した発光材料がインクジェット方式により塗布され、バンク層１７で囲まれた領域内にたまる。この発光材料には有機ＥＬが用いられ、例えば共役高分子前駆体が用いられる。その後、加熱処理により発光材料が高分子化し、画素毎にＲ、Ｇ、Ｂの発光層１６が形成される。
３３はＡｌやＣｒによる対向電極であり、発光層１６上に積層される。対向電極３３は表示領域全体に形成され、所定の電圧が供給されている。この対向電極３３を金属層で構成すれば発光層１６による発光が可能になるため、対向電極３３をＡｌやＣｒ以外の金属で形成してもよいが、この実施例のように対向電極３３をＡｌやＣｒのような光反射率の高い金属層で構成すれば、発光層１６からの光を効率よく表示に利用することができ、更に高輝度な表示を実現できる。画素電極１４にしきい値以上の電流が供給されると発光層１６が発光し、その光をガラス基板３０側から観察することができる。
例えば、Ｒ、Ｇ用の電力供給線４に＋８Ｖ（Ｖｄｄ（Ｒ）、Ｖｄｄ（Ｇ））を、Ｂ用の電力供給線４に＋１０Ｖ（Ｖｄｄ（Ｂ））を、対向電極３３に−３Ｖをそれぞれ供給した場合、ゲート信号線２に走査信号を出力し、ソース信号線３にデータ信号を供給すると、走査された制御用ＴＦＴ６がＯＮになり、そのときにソース信号線３に流れるデータ信号が制御用ＴＦＴ６のドレイン電極１２を介して駆動用ＴＦＴ５のゲート電極１０に供給され、駆動用ＴＦＴ５がＯＮになる。その後、制御用ＴＦＴ６がＯＦＦになっても保持容量３４により駆動用ＴＦＴ５のＯＮ状態を維持するので、対応する電力供給線４を流れる電流が駆動用ＴＦＴ５を介して画素電極１４に供給される。そして画素電極１４と対向電極３３の間で所定以上の電位差が生じ、発光層１６に電流が流れ発光材料に応じた色の光を発する。なお、有機ＥＬでは青色の発光材料の発光効率が他の色の発光材料の発光効率よりも悪いため、青色の画素の画素電極１４には他の画素の画素電極１４よりも高い電圧が供給される。
本発明では、発光層１６を縦長状にしてソース信号線３と平行に配置し、駆動用ＴＦＴ５を横長状にしてゲート信号線２と平行に配置している。つまり駆動用ＴＦＴ５の長手方向が発光層１６の長手方向に直交するように駆動用ＴＦＴ５を配置している。この配置により、ソース信号線３とゲート信号線２で囲まれた限られた領域内に、大きな発光層１６を配置しながら駆動用ＴＦＴ５をできるだけ大きくすることができる。特に駆動用ＴＦＴ５をソース信号線３の付近まで設けることができ、隣り合うソース信号線３の間の領域にわたって駆動用ＴＦＴ５を配置することができるため、駆動用ＴＦＴ５を大きくできる。よって駆動用ＴＦＴ５をａ−Ｓｉ型ＴＦＴにしたとしても、発光層１６に十分な電流を供給することができ、最適な表示を得ることができる。
ここで横長状の駆動用ＴＦＴ５を縦長状の発光層１６に直交させて配置するのは、駆動用ＴＦＴ５によって十分な電流を流すためであり、つまりチャネル幅を大きくすることにある。したがって駆動用ＴＦＴ５ではチャネルを細長く形成し、そのチャネル幅の方向（チャネルの長手方向）を発光層１６の長手方向と直交するようにすれば、限られた領域内でチャネル幅を効果的に大きくすることができる。
また、本発明では、ゲート信号線２とソース信号線３により囲まれた領域内において、ソース信号線３に沿って発光層１６、駆動用ＴＦＴ５、３本の電力供給線４、制御用ＴＦＴ６の順に並べている。この配置により各素子を整然と配置することが可能で、発光素子以外の素子の配置面積を縮小できるとともに電力供給線から発光素子までの電流線路長を短くすることができる。また、駆動用ＴＦＴ５と制御用ＴＦＴ６の間に電力供給線４を配置し、この電力供給線４を駆動用ＴＦＴ５の保持容量３４として兼ねることにより、画素内のスペースを有効に使うことができ、各発光層１６に対応した複数の電力供給線４を設けることができる。
このような各種の層が積層されて形成された画素は、図５〜図７に示すゲート絶縁膜３１、絶縁膜３２、透明電極２１、保護膜１５、バンク層１７、或いは、図３に示す画素電極１４などの透明に近い層を数多く有している。又、これまでの説明から分かるように、制御関係の素子や配線が配置される領域をできる限り小さくして発光領域をできる限り大きくとるようにしているため、制御用ＴＦＴ６は隣接する画素の発光層１６の近傍に、又、駆動用ＴＦＴ５は画素内の発光層１６の近傍に配置されており、特に駆動用ＴＦＴ５は大きなチャネル幅を有し、発光層１６に対して平行に配置されている。これにより発光層１６からの光がこれらのＴＦＴの半導体層に入射しやすくなるが、入射した場合ＴＦＴに光リークが生じ、所定の電流が発光素子に供給できなくなる。そのため実際の表示状態が再現しようとする表示信号に応じた表示状態と異なることになり、表示品位が低下してしまう。
図８を参照して、発光層１６からの光の遮光について説明する。図８（Ａ）は遮光しない場合のＴＦＴへの光の入射を示す図であり、図８（Ｂ）は遮光した場合の光路を示す図である。尚、説明の便宜上、主要な層のみ図示し、他の層は省略している。図８（Ａ）で、対向電極３３に覆われた発光層１６から発せられた光は、バンク層１７を透過して駆動用ＴＦＴ５の図示しない半導体活性層に入射する。このとき発光層１６からの光は半導体活性層の側面に直接入射するものと、対向電極３３で反射して半導体活性層の上面から入射するものがある。又、同時に制御用ＴＦＴ６の図示しない半導体活性層にも入射する。特にａ−Ｓｉは、光半導体としても利用されているように、光の影響を受けやすく、光照射により大きなリーク電流が発生する。
そのため、図８（Ｂ）に示すように、発光層１６と駆動用ＴＦＴ５との間のバンク層１７に切り欠き部３５を設ける。又、発光層１６と制御用ＴＦＴ６との間のバンク層にも同様な切り欠き部３６を設ける。その後、上から対向電極３３を覆うように形成する。対向電極３３は前述したようにＡｌやＣｒなどのような光を反射する金属層であり、切り欠き部３５や３６を覆うように形成された対向電極３３の内面により、光がＴＦＴに入射することなく反射される。
この時、切り欠き部３５、３６の対向電極３３の内面形状により、光を図の下側、すなわち、図示しないガラス基板方向に反射するようにすると、ガラス基板側から表示を視認する際の見かけ上の輝度が向上する。切り欠き部３５、３６の形状は、発光層側の輪郭を発光層１６の輪郭に沿った形状にした方が発光層１６からの光を効率よく表示に用いることができ、ＴＦＴ側の輪郭をできるだけＴＦＴ付近に位置するようにした方がＴＦＴへの光の入射を確実に防止できる。
図２に示すように、発光層１６と駆動用ＴＦＴ５の間に位置する切り欠き部３５は画素の幅方向に直線的に設けられているが、発光層１６と制御用ＴＦＴ６の間に位置する切り欠き部３６は、発光層１６の幅方向の外縁にほぼ沿うような形状をしている。つまり駆動用ＴＦＴ５はａ−Ｓｉ型ＴＦＴであるため、画素電極１４に十分な電流を供給できるように画素の幅方向にわたって大きく形成されており、この駆動用ＴＦＴ５への光入射を防止するために、切り欠き部３５は駆動用ＴＦＴ５に沿って長く形成されている。また、制御用ＴＦＴ６はゲート信号線２とソース信号線３の交差部に形成されているため、切り欠き部３６は少なくとも両信号線２、３の交差部付近に形成される。更に、両信号線２、３の交差部の間にも切り欠き部３６を形成し、制御用ＴＦＴ６への光照射を確実に防止すると共に、発光層１６の光を下方の表示領域に導くことができる。このようにすれば、発光層１６からの不要な光を光源を覆うように遮光できるようになると同時に、切り欠き部３６で反射した光が発光層１６の本来の光路に重畳されて、より一層の輝度の向上が望める。
また、発光層１６からの光の影響は同一画素内に留まらず、隣接する画素の駆動用ＴＦＴに影響を及ぼす可能性もあり、且つ、切り欠き部による反射効率を高める観点からも、切り欠き部３５、３６は画素の短辺に近い長さにしたほうがよい。
両ＴＦＴ５、６を覆うバンク層１７には対向電極３３が施されている。つまり両ＴＦＴ５、６の上方を遮光性の対向電極３３で覆うことになり、両ＴＦＴ５、６の上方からの光入射を防止することができる。なお、両ＴＦＴ５、６の上方を対向電極３３のような導電体で覆う場合、バンク層１７はＴＦＴ５、６と対向電極３３の間隔を広げる役割も果たす。対向電極３３には常に一定の電圧が印加されているため対向電極３３がＴＦＴ５、６に近い場所に配置されると、ＴＦＴ５、６の動作に悪影響を及ぼす。したがってＴＦＴ５、６と対向電極３３は極力離す方が良く、ＴＦＴ５、６を覆うバンク層１７の膜厚を厚くすることでその間隔を確保することができる。したがって発光素子の周囲にバンク層１７を形成しない場合でも、ＴＦＴ５、６上にはバンク層１７を設け、そのバンク層１７上に対向電極３３を積層することでＴＦＴ５、６への光入射を防止でき、ＴＦＴ５、６上にバンク層１７を設けることが有効である。この場合、バンク層１７の端縁が発光素子とＴＦＴ５、６の間に位置するようにバンク層１７を設けることにより、切り欠き部３５、３６を設けない構成とすることもできる。
この実施例ではバンク層の切り欠き部やＴＦＴの上方に位置する遮光性の膜を対向電極で形成した。従って対向電極とは別に遮光性の膜を形成する必要がないため、製造工程が簡単になる。しかし本発明は、この遮光性の膜を対向電極で形成することに限定するものではなく、例えばＴＦＴを覆うバンク層に黒色の樹脂膜を形成しても良い。
以上のように本発明は、有機ＥＬ素子に電流を供給するＴＦＴをａ−Ｓｉ型ＴＦＴで形成することを目的としたものであり、これによりポリシリコン型ＴＦＴを製造する必要がなくなるため、製造工程を簡単にでき、安価な表示装置を得ることができる。そしてこの本発明の要旨を逸脱しない範囲であれば上記実施例以外の形態も可能である。例えばこの実施例では、駆動用ＴＦＴ５として直線状のドレイン電極９と、ドレイン電極９を囲むようなＵ字状のソース電極８を備えたものを用い、ドレイン電極９の両側面に細長状のチャネル領域を有する構成にしたが、有機ＥＬ素子に十分な電流が供給できる構成であれば、駆動用ＴＦＴ５をこの形態に限定するものではなく、例えば、それぞれ横長状のソース電極とドレイン電極を備え、そのチャネル幅の方向が発光層１６の長手方向と直交するようにソース・ドレイン電極を配置した形態でもよい。また駆動用ＴＦＴ５のソース・ドレイン電極を他の形状にしてもよく、ソース電極をコ字状にしてドレイン電極を直線状にしたり、ドレイン電極をＵ字状にしてソース電極を直線状にしてもよい。
また、本発明では有機ＥＬ素子に電流を供給するＴＦＴをｎチャネル型のａ−Ｓｉ型ＴＦＴで形成しているが、ｐチャネル型のａ−Ｓｉでも良い。つまりＴＦＴを同一種類のチャネルにより形成するため、製造工程を簡単にでき、安価な表示装置を得ることができる。
産業上の利用可能性
本発明は、複数の画素をマトリクス状に配置した表示装置において、各画素内に設けた発光素子と、各画素毎に設けるとともに前記発光素子に電流を供給して発光させる駆動用ＴＦＴと、駆動用ＴＦＴの動作を制御する制御用ＴＦＴを備え、駆動用ＴＦＴ及び制御用ＴＦＴの半導体層がａ−Ｓｉであることとする。これにより、高い製造技術や高価な製造装置を必要とすることなく、特性が均一なＴＦＴを大面積で製造することができるため、低価格で大型化にも適した自発光型の表示装置を提供することができる。
また、ａ−Ｓｉ型ＴＦＴを用いる場合、発光素子に十分な電流を供給するため駆動用ＴＦＴをできるだけ大きくすることが必要となるが、発光素子を縦長状に形成し、駆動用ＴＦＴを横長状に形成し、その長手方向が発光素子の長手方向と直交するように配置し、更にソース信号線に沿って発光素子、駆動用ＴＦＴ、電力供給線、制御用ＴＦＴの順に配置することにより画素内の限られたスペースに各素子を効率良く配置することができ、発光素子を大きく配置しながら駆動用ＴＦＴを大きくすることができるため、良好な表示状態の表示装置が得られる。
また、駆動用ＴＦＴのチャネル領域を細長状に形成し、ソース・ドレイン電極のうち一方の電極はほぼ直線状に形成し、他方の電極は一方の電極を囲むような形状に形成することにより、駆動用ＴＦＴのチャネル幅を大きくすることができ、ａ−Ｓｉ型ＴＦＴを用いる場合においても発光素子に十分な電流を供給することができる。
また、駆動用ＴＦＴと制御用ＴＦＴの間に保持容量を設け、保持容量の一方の電極は電力供給線が兼ね、他方の電極は制御用ＴＦＴのドレイン電極及び駆動用ＴＦＴのゲート電極と接続する補助電極によって形成することにより、保持容量形成のために専用の容量線を必要とせず、各素子をコンパクトに配置でき、発光素子に割り当て可能な面積を拡大して発光効率と輝度の向上に貢献する。
また、発光素子の発光色毎に対応した複数の電力供給線を設け、その複数の電力供給線を駆動用薄膜トランジスタと制御用薄膜トランジスタの間に配置し、発光素子には対応する電力供給線からの電流を供給することにより、発光効率が異なるそれぞれの色の発光素子に適した電流を供給することで最適なフルカラー表示が可能になる。
また、制御用ＴＦＴのゲート電極としてゲート信号線を用い、制御用ＴＦＴをゲート信号線上に形成することにより、特別にゲート電極を設けなくてもすみ、制御用ＴＦＴの形成のための新たな領域を必要としないため、それだけ駆動用ＴＦＴを配置するスペースを大きく確保することができる。
また、発光素子の周囲に配置されるバンク層を駆動用ＴＦＴ及び制御用ＴＦＴ上にも重なるように形成し、更に発光素子と、駆動用ＴＦＴ及び隣接する画素に設けられた制御用ＴＦＴとの間のバンク層に切り欠き部を形成して、少なくとも切り欠き部付近のバンク層に遮光性の膜を積層することにより、発光層からの光がこれらのＴＦＴの半導体層に入射して起こる光リークを低減し、表示品位の高い表示装置を提供することができる。
また、駆動用ＴＦＴと制御用ＴＦＴをｎチャネル型或いはｐチャネル型のいずれかのａ−Ｓｉにより形成することにより、製造工程が簡素化でき、複雑な製造設備も必要とせず、歩留まりの向上と同時にコストの低減を図ることができる。
【図面の簡単な説明】
図１    本発明の実施例である表示装置の画素部分の回路図である。
図２    本発明の表示装置の画素及び周辺の平面図である。
図３    画素内に設けられた発光素子の断面概略図である。
図４    ＲＧＢの３画素のうちの１つの画素の平面図である。
図５    制御用ＴＦＴ周辺の断面概略図である。
図６    電力供給線及び保持容量周辺の断面概略図である。
図７    駆動用ＴＦＴ周辺の断面概略図である。
図８    遮光しない場合及び遮光した場合のＴＦＴへの光の入射を示す図である。
【図１】
2003091971.tif 000003
【図２】
2003091971.tif 000004
【図３】
2003091971.tif 000005
【図４】
2003091971.tif 000006
【図５】
2003091971.tif 000007
【図６】
2003091971.tif 000008
【図７】
2003091971.tif 000009
【図８Ａ】
2003091971.tif 000010
【図８Ｂ】
2003091971.tif 000011
【手続補正書】
【提出日】平成15年10月9日(2003.10.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の画素をマトリクス状に配置した表示装置において、各画素内に設けた縦長状の発光素子と、各画素毎に設けるとともに前記発光素子に電流を供給して発光させる駆動用薄膜トランジスタと、前記駆動用薄膜トランジスタの動作を制御する制御用薄膜トランジスタを備え、前記駆動用薄膜トランジスタを横長状に形成して、その長手方向が前記発光素子の長手方向と直交するように配置すると共に、前記駆動用薄膜トランジスタ及び制御用薄膜トランジスタの半導体層がアモルファスシリコンで形成されていることを特徴とする表示装置。
【請求項２】
（削除）
【請求項３】
請求項１に記載の表示装置において、
発光素子を縦長状に形成し、前記駆動用薄膜トランジスタを横長状に形成し、前記制御用薄膜トランジスタに接続するゲート信号線とソース信号線をマトリクス状に配置し、前記発光素子をその長手方向が前記ソース信号線と平行になるように配置し、前記駆動用薄膜トランジスタをその長手方向が前記ゲート信号線と平行になるように配置する。
【請求項４】
請求項３に記載の表示装置において、
前記駆動用薄膜トランジスタはチャネル領域を細長状に形成し、そのチャネル領域の長手方向が前記ゲート信号線と平行になるように配置する。
【請求項５】
請求項１に記載の表示装置において、
前記駆動用薄膜トランジスタは、ソース電極とドレイン電極のうち一方の電極は直線状に形成され、他方の電極は一方の電極を囲む形状に形成されている。
【請求項６】
請求項１に記載の表示装置において、
前記駆動用薄膜トランジスタは、Ｕ字状のソース電極と、前記Ｕ字状の二又の間に配置されたドレイン電極とを有する。
【請求項７】
請求項１に記載の表示装置において、
マトリクスの行方向の各画素内に設けられた前記制御用薄膜トランジスタのゲート電極に共通に接続されたゲート信号線と、前記駆動用薄膜トランジスタを介して前記発光素子に電流を供給する電力供給線とを行ごとに備え、列方向の各画素内に設けられた前記制御用薄膜トランジスタのソース電極に共通に接続されるとともに前記ゲート信号線に交差するソース信号線を列ごとに備え、前記ゲート信号線と前記ソース信号線とで囲まれた領域内では、平面的に見てソース信号線に沿って発光素子、駆動用薄膜トランジスタ、電力供給線、制御用薄膜トランジスタの順に配置されている。
【請求項８】
請求項７に記載の表示装置において、
前記駆動用薄膜トランジスタと前記制御用薄膜トランジスタの間には保持容量が設けられ、前記保持容量の一方の電極は電力供給線が兼ね、他方の電極は前記制御用薄膜トランジスタのドレイン電極と接続する補助電極によって形成し、前記補助電極は前記駆動用薄膜トランジスタのゲート電極と電気的に接続されている。
【請求項９】
請求項７に記載の表示装置において、
異なる色を発する発光素子を備え、その発光色毎に対応した複数の電力供給線を設け、その複数の電力供給線を駆動用薄膜トランジスタと制御用薄膜トランジスタの間に配置し、発光素子には対応する電力供給線からの電流を供給する。
【請求項１０】
請求項７に記載の表示装置において、
前記制御用薄膜トランジスタのゲート電極としてゲート信号線を用い、前記制御用薄膜トランジスタはゲート信号線上に形成されている。
【請求項１１】
請求項１に記載の表示装置において、
前記発光素子の周囲にバンク層が配置されており、前記バンク層は前記駆動用薄膜トランジスタ上にも重なるように形成され、前記発光素子と前記駆動用薄膜トランジスタとの間の前記バンク層に切り欠き部が形成され、少なくとも切り欠き部付近の前記バンク層には遮光性の膜が積層されている。
【請求項１２】
請求項１に記載の表示装置において、
前記発光素子の周囲にバンク層が配置されており、前記バンク層は前記制御用薄膜トランジスタ上にも重なるように形成され、前記発光素子と隣接する画素に設けられた前記制御用薄膜トランジスタとの間の前記バンク層に切り欠き部が形成され、少なくとも切り欠き部付近の前記バンク層には遮光性の膜が積層されている。
【請求項１３】
請求項１に記載の表示装置において、
前記駆動用薄膜トランジスタ及び前記制御用薄膜トランジスタを覆うようにバンク層が形成され、前記バンク層の端縁が駆動用薄膜トランジスタ及び制御用薄膜トランジスタと前記発光素子との間に位置し、前記バンク層には遮光性の膜が積層されている。
【請求項１４】
請求項１１乃至請求項１３のいずれかに記載の表示装置において、
前記発光素子の発光層の下方に配置されるとともに前記駆動用薄膜トランジスタに接続する画素電極と、前記発光層を挟んで前記画素電極と対向配置するとともに前記バンク層を覆う対向電極とを備え、前記遮光性の膜は前記対向電極により形成されている。
【請求項１５】
請求項１乃至請求項１３のいずれかに記載の表示装置において、
前記駆動用薄膜トランジスタと前記制御用薄膜トランジスタはｎチャネル型により形成されている。
【請求項１６】
請求項１乃至請求項１３のいずれかに記載の表示装置において、
前記駆動用薄膜トランジスタと前記制御用薄膜トランジスタはｐチャネル型により形成されている。
【請求項１７】
請求項１乃至請求項１３のいずれかに記載の表示装置において、
前記発光素子は有機エレクトロルミネッセンスである。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
発明の開示
本発明はかかる点に鑑みなされたもので、容易にＴＦＴが製造でき、大型化にも適した自発光型の表示装置を提供することを目的とする。
上記目的を達成するために本発明の表示装置は、複数の画素をマトリクス状に配置した表示装置において、各画素内に設けた縦長状の発光素子と、各画素毎に設けるとともに前記発光素子に電流を供給して発光させる駆動用薄膜ＴＦＴと、前記駆動用薄膜ＴＦＴの動作を制御する制御用ＴＦＴを備え、前記駆動用薄膜ＴＦＴを横長状に形成して、その長手方向が前記発光素子の長手方向と直交するように配置すると共に、前記駆動用薄膜ＴＦＴ及び制御用薄膜ＴＦＴの半導体層がアモルファスシリコンで形成されていることを特徴とする。
また本発明は、上記構成の表示装置において、発光素子を縦長状に形成し、前記駆動用薄膜トランジスタを横長状に形成し、前記制御用薄膜トランジスタに接続するゲート信号線とソース信号線をマトリクス状に配置し、前記発光素子をその長手方向が前記ソース信号線と平行になるように配置し、前記駆動用薄膜トランジスタをその長手方向が前記ゲート信号線と平行になるように配置することとした。
また本発明は、上記構成の表示装置において、前記駆動用薄膜トランジスタはチャネル領域を細長状に形成し、そのチャネル領域の長手方向が前記ゲート信号線と平行になるように配置することとした。
また本発明は、上記構成の表示装置において、前記駆動用ＴＦＴは、ソース電極とドレイン電極のうち一方の電極は直線状に形成され、他方の電極は一方の電極を囲む形状に形成されているようにした。
また本発明は、上記構成の表示装置において、前記駆動用ＴＦＴは、Ｕ字状のソース電極と、前記Ｕ字状の二又の間に配置されたドレイン電極とを有することとした。
また本発明は、上記構成の表示装置において、マトリクスの行方向の各画素内


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
電極を直線状にしたり、ドレイン電極をＵ字状にしてソース電極を直線状にしてもよい。
また、本発明では有機ＥＬ素子に電流を供給するＴＦＴをｎチャネル型のａ−Ｓｉ型ＴＦＴで形成しているが、ｐチャネル型のａ−Ｓｉでも良い。つまりＴＦＴを同一種類のチャネルにより形成するため、製造工程を簡単にでき、安価な表示装置を得ることができる。
産業上の利用可能性
本発明は、複数の画素をマトリクス状に配置した表示装置において、各画素内に設けた縦長状の発光素子と、各画素毎に設けるとともに前記発光素子に電流を供給して発光させる駆動用ＴＦＴと、駆動用ＴＦＴの動作を制御する制御用ＴＦＴを備え、駆動用ＴＦＴを横長状に形成し、その長手方向が発光素子の長手方向と直交するように配置すると共に、駆動用ＴＦＴ及び制御用ＴＦＴの半導体層がａ−Ｓｉであることとする。これにより、ａ−Ｓｉ型ＴＦＴを用いる場合であっても、駆動用ＴＦＴをできるだけ大きくすることができ、発光素子に十分な電流を供給することができる。また、高い製造技術や高価な製造装置を必要とすることなく、特性が均一なＴＦＴを大面積で製造することができるため、低価格で大型化にも適した自発光型の表示装置を提供することができる。
また、ソース信号線に沿って発光素子、駆動用ＴＦＴ、電力供給線、制御用ＴＦＴの順に配置することにより画素内の限られたスペースに各素子を効率良く配置することができ、発光素子を大きく配置しながら駆動用ＴＦＴを大きくすることができるため、良好な表示状態の表示装置が得られる。
また、駆動用ＴＦＴのチャネル領域を細長状に形成し、ソース・ドレイン電極のうち一方の電極はほぼ直線状に形成し、他方の電極は一方の電極を囲むような形状に形成することにより、駆動用ＴＦＴのチャネル幅を大きくすることができ、ａ−Ｓｉ型ＴＦＴを用いる場合においても発光素子に十分な電流を供給することができる。
また、駆動用ＴＦＴと制御用ＴＦＴの間に保持容量を設け、保持容量の一方の




【手続補正書】
【提出日】平成16年7月12日(2004.7.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子をマトリクス状に配置した表示装置に関する。
【背景技術】
【０００２】
近年、フラットパネルディスプレイとして携帯電話から大型テレビに至るまでＬＣＤが広く用いられている。しかしＬＣＤは自発光型ではないため視野角が狭く、バックライトなどの光源を必要とするため低消費電力化にも限界があった。そこでＬＣＤに代わる表示装置として、例えば有機エレクトロルミネッセンス（以下、有機ＥＬという）を用いた自発光型の表示装置が研究されている。
【０００３】
これは有機ＥＬ素子を備えた画素をマトリクス状に配置し、各有機ＥＬ素子を駆動して発光させて画像表示を行う。この駆動方式としてアクティブマトリクス方式を用いた場合、各画素に薄膜トランジスタ（以下、ＴＦＴという）を設けて各画素を独立して駆動できるため、高精細で高輝度な表示を得ることができ、さらに高効率な発光特性が得られ、低消費電力化を実現することが可能となる。この表示装置では、画素毎に、一対の電極により発光層を挟み込んだ有機ＥＬ素子と、有機ＥＬ素子の一方の電極に電流を供給する駆動用ＴＦＴと、この駆動用ＴＦＴの動作を制御する制御用ＴＦＴを設けている。一般に、この駆動用ＴＦＴや制御用ＴＦＴには、活性層が多結晶化したポリシリコン型ＴＦＴが用いられている。
【０００４】
しかしながら、駆動用ＴＦＴや制御用ＴＦＴがポリシリコン型ＴＦＴの場合、製造工程が複雑で且つ難しく、高い製造技術や高価な製造装置を必要としていた。したがって、それだけ完成品の表示装置も高価になってしまう。また、活性層を均一に多結晶化することが難しいため、特性が均一なＴＦＴを大面積で製造することが難しく、大型化への支障になっていた。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明はかかる点に鑑みなされたもので、容易にＴＦＴが製造でき、大型化にも適した自発光型の表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために本発明の表示装置は、複数の画素をマトリクス状に配置した表示装置において、各画素内に設けた縦長状の発光素子と、各画素毎に設けるとともに前記発光素子に電流を供給して発光させる駆動用ＴＦＴと、前記駆動用ＴＦＴの動作を制御する制御用ＴＦＴを備え、前記駆動用ＴＦＴを横長状に形成して、その長手方向が前記発光素子の長手方向と直交するように配置すると共に、前記駆動用ＴＦＴ及び制御用ＴＦＴの半導体層がアモルファスシリコンで形成されていることを特徴とする。
【０００７】
また本発明は、上記構成の表示装置において、発光素子を縦長状に形成し、前記駆動用薄膜トランジスタを横長状に形成し、前記制御用薄膜トランジスタに接続するゲート信号線とソース信号線をマトリクス状に配置し、前記発光素子をその長手方向が前記ソース信号線と平行になるように配置し、前記駆動用薄膜トランジスタをその長手方向が前記ゲート信号線と平行になるように配置することとした。
【０００８】
また本発明は、上記構成の表示装置において、前記駆動用薄膜トランジスタはチャネル領域を細長状に形成し、そのチャネル領域の長手方向が前記ゲート信号線と平行になるように配置することとした。
【０００９】
また本発明は、上記構成の表示装置において、前記駆動用ＴＦＴは、ソース電極とドレイン電極のうち一方の電極は直線状に形成され、他方の電極は一方の電極を囲む形状に形成されているようにした。
【００１０】
また本発明は、上記構成の表示装置において、前記駆動用ＴＦＴは、Ｕ字状のソース電極と、前記Ｕ字状の二又の間に配置されたドレイン電極とを有することとした。
【００１１】
また本発明は、上記構成の表示装置において、マトリクスの行方向の各画素内に設けられた前記制御用薄膜トランジスタのゲート電極に共通に接続されたゲート信号線と、前記駆動用薄膜トランジスタを介して前記発光素子に電流を供給する電力供給線とを行ごとに備え、列方向の各画素内に設けられた前記制御用薄膜トランジスタのソース電極に共通に接続されるとともに前記ゲート信号線に交差するソース信号線を列ごとに備え、前記ゲート信号線と前記ソース信号線とで囲まれた領域内では、平面的に見てソース信号線に沿って発光素子、駆動用ＴＦＴ、電力供給線、制御用ＴＦＴの順に配置することとした。
【００１２】
また本発明は、上記構成の表示装置において、前記駆動用ＴＦＴと前記制御用ＴＦＴの間には保持容量が設けられ、前記保持容量の一方の電極は電力供給線が兼ね、他方の電極は前記制御用ＴＦＴのドレイン電極と接続する補助電極によって形成し、前記補助電極は前記駆動用ＴＦＴのゲート電極と電気的に接続されているようにした。
【００１３】
また本発明は、上記構成の表示装置において、異なる色を発する発光素子を備え、その発光色毎に対応した複数の電力供給線を設け、その複数の電力供給線を駆動用薄膜トランジスタと制御用薄膜トランジスタの間に配置し、発光素子には対応する電力供給線からの電流を供給することとした。
【００１４】
また本発明は、上記構成の表示装置において、前記制御用ＴＦＴのゲート電極としてゲート信号線を用い、前記制御用ＴＦＴはゲート信号線上に形成されているようにした。
【００１５】
また本発明は、上記構成の表示装置において、前記発光素子の周囲にバンク層が配置されており、前記バンク層は前記駆動用ＴＦＴ上にも重なるように形成され、前記発光素子と、前記駆動用ＴＦＴとの間の前記バンク層に切り欠き部が形成され、少なくとも切り欠き部付近の前記バンク層には遮光性の膜が積層されているようにした。
【００１６】
また本発明は、上記構成の表示装置において、前記発光素子の周囲にバンク層が配置されており、前記バンク層は前記制御用ＴＦＴ上にも重なるように形成され、前記発光素子と、隣接する画素に設けられた前記制御用ＴＦＴとの間の前記バンク層に切り欠き部が形成され、少なくとも切り欠き部付近の前記バンク層には遮光性の膜が積層されているようにした。
【００１７】
また本発明は、上記構成の表示装置において、前記駆動用薄膜トランジスタ及び前記制御用薄膜トランジスタを覆うようにバンク層が形成され、前記バンク層の端縁が駆動用薄膜トランジスタ及び制御用薄膜トランジスタと前記発光素子との間に位置し、前記バンク層には遮光性の膜が積層されているようにした。
【００１８】
また本発明は、上記構成の表示装置において、前記発光素子の発光層の下方に配置されるとともに前記駆動用ＴＦＴに接続する画素電極と、前記発光層を挟んで前記画素電極と対向配置するとともに前記バンク層を覆う対向電極とを備え、前記遮光性の膜は前記対向電極により形成されているようにした。
【００１９】
また本発明は、上記構成の表示装置において、前記駆動用ＴＦＴと前記制御用ＴＦＴはｎチャネル型により形成されているようにした。
【００２０】
また本発明は、上記構成の表示装置において、前記駆動用ＴＦＴと前記制御用ＴＦＴはｐチャネル型により形成されているようにした。
【００２１】
また本発明は、上記構成の表示装置において、前記発光素子は有機ＥＬであるようにした。
【発明を実施するための最良の形態】
【００２２】
本発明の実施例を図面を参照して説明する。図１は本発明の画素部分の回路図を模式的に示した図であり、図２は表示装置の画素周辺の平面図であり、図３は画素内に設けられた発光素子の断面概略図（図２のＤ―Ｄ断面）である。この実施例では発光素子に有機ＥＬ素子１を用いる。また図３に示す対向電極３３は、図面を分かり易くする為に図２では省略している。
【００２３】
図１に示すように、有機ＥＬ素子１は画素電極１４から対向電極３３に電流が流れることにより発光し、その電流値を制御することで輝度を調整できる。ある特定の画素の有機ＥＬ素子１を発光させるためには、走査信号をゲート信号線２に流し、データ信号をソース信号線３に流すことで、両信号線が平面的に見て交差する部分に配置された第２のトランジスタである制御用ＴＦＴ６のソース電極１１にデータ信号が、ゲート電極１３に走査信号が供給される。このようにして制御用ＴＦＴ６がＯＮすると、このドレイン電極１２にゲート電極１０が接続された第１のトランジスタである駆動用ＴＦＴ５がＯＮになり、電力供給線４から駆動用ＴＦＴ５のソース電極８とドレイン電極９を介して有機ＥＬ素子１に電流が供給されて有機ＥＬ素子１が発光する。制御用ＴＦＴ６と駆動用ＴＦＴ５の間には保持容量３４が存在し、保持容量３４は一方の電極を電力供給線４で、他方の電極をドレイン電極１２と同時形成される補助電極で形成する。そして走査信号がＬＯＷレベルになって制御用ＴＦＴ６がＯＦＦになっても、駆動用ＴＦＴ５のゲート電位は保持容量３４により所定の時間保持され、有機ＥＬ素子１の発光が続く。
【００２４】
次に、本発明の表示装置の構造を図２、図３を参照して説明する。表示領域ではゲート信号線２とソース信号線３がマトリクス状に配線され、ゲート信号線２とソース信号線３で囲まれた部分に画素が形成される。各画素内には発光層１６に有機ＥＬを用いた有機ＥＬ素子１が設けられ、この有機ＥＬ素子１に電力供給線４からの電流を供給する駆動用ＴＦＴ５と、駆動用ＴＦＴ５のＯＮ／ＯＦＦを制御する制御用ＴＦＴ６がそれぞれ形成されている。そして電力供給線４から有機ＥＬ素子１に電流を供給すると発光層１６がそれぞれの色で発光し、電流値を制御することで輝度の調整ができる。
【００２５】
ガラス基板３０上には複数のゲート信号線２を平行に配線し、ゲート信号線２に沿って３本の電力供給線４を配線する。ゲート信号線２と電力供給線４はともに同一工程で同時形成され、ＡｌやＣｒにより形成される。３本の電力供給線４はそれぞれ画素のＲ、Ｇ、Ｂに対応して設けられ、Ｒ用電力供給線４Ｒは赤色の発光層１６（Ｒ）を有する有機ＥＬ素子１に、Ｇ用電力供給線４Ｇは緑色の発光層１６（Ｇ）を有する有機ＥＬ素子１に、Ｂ用電力供給線４は青色の発光層１６（Ｂ）を有する有機ＥＬ素子１にそれぞれ接続する。有機ＥＬ素子１は発光材料によって発する色が異なるが、それと同時にその発光効率が異なるため、色毎に電力供給線４を設け、それぞれの色に適した電流を供給することで最適なフルカラー表示が可能になる。
【００２６】
ゲート信号線２や電力供給線４を形成するときに、電力供給線４と有機ＥＬ素子１の間には駆動用ＴＦＴ５のゲート電極１０が同時に形成される。このゲート電極１０は電力供給線４に沿って横長状に形成され、その一方の短辺が直線状に、他方の短辺が円弧状になっている。駆動用ＴＦＴ５は有機ＥＬ素子１に電流を供給する役割を果たすため、ＯＮのときにできるだけ大きな電流を流す必要があり、そのために駆動用ＴＦＴ５のゲート電極１０はできるだけ大きく形成される。
【００２７】
ガラス基板３０上にはＳｉＮｘ（シリコン窒化膜）からなるゲート絶縁膜３１が積層され、このゲート絶縁膜３１によってゲート信号線２や電力供給線４を覆っている。ゲート絶縁膜３１上にはアモルファスシリコン層（以下、ａ−Ｓｉ層という）が積層され、フォトリソグラフィ法によりＴＦＴ５、６の半導体層（活性層）７、１３に該当する部分だけ残される。このとき駆動用ＴＦＴ５のａ−Ｓｉ層７は、ゲート電極１０の外縁に沿った形状をしており、ゲート電極１０の大部分に積層され、ゲート電極１０の短辺部や円弧状部から一部はみ出ている。また制御用ＴＦＴ６のａ−Ｓｉ層１３はゲート信号線２にまたがった四角形状をしている。
【００２８】
ａ−Ｓｉ層７、１３やゲート絶縁膜３１上にはＡｌとＭｏを積層した金属層が形成され、この金属層をフォトリソグラフィ法によりパターニングしてソース信号線３やＴＦＴ５、６のソース・ドレイン電極などを形成する。このときソース信号線３はゲート信号線２と直交して設けられ、ソース信号線３からはゲート信号線２との交差部付近で制御用ＴＦＴ６のａ−Ｓｉ層１３上まで伸びるソース電極１１が突出している。制御用ＴＦＴ６のドレイン電極１２は補助電極１３４及び後述する透明電極２１を介して駆動用ＴＦＴ５のゲート電極１０と接続し、制御用ＴＦＴ６がＯＮになったときに駆動用ＴＦＴ５のゲート電極１０にソース信号線３を流れる電流を供給している。制御用ＴＦＴ６のドレイン電極１２に接続する補助電極１３４はゲート絶縁膜３１を間に挟んで電力供給線４を覆っており、電力供給線４と補助電極１３４によって保持容量３４を形成している。特にａ−Ｓｉ型ＴＦＴの場合は、ポリシリコン型ＴＦＴに比較してゲート絶縁膜３１が厚くなるため、それだけ保持容量３４の容量が小さくなる。そのため、その容量不足を補うためにできるだけ補助電極１３４で電力供給線４を覆っている部分が広い方がよく、補助電極１３４により画素内の電力供給線４の大部分を覆っている。
【００２９】
駆動用ＴＦＴ５内には、ほぼＵ字状のソース電極８と、このソース電極８の二又の間に位置するほぼ直線状のドレイン電極９とが形成されている。このソース電極８にはドレイン電極９と対向していない外縁部分から突出して電力供給線４付近まで伸びた電極８ａが形成され、後述する透明電極１９を介して各画素の色に応じた電力供給線４に接続されている。またドレイン電極９にはａ−Ｓｉ層７から出た部分で有機ＥＬ素子１側に曲がり、有機ＥＬ素子１の画素電極１４まで伸びた電極９ａが形成され、画素電極１４と電気的に接続している。
【００３０】
駆動用ＴＦＴ５のソース電極８の外縁はゲート電極１０の外縁に沿った形状をしており、Ｕ字状の二又部分はゲート電極１０上でできるだけ長くなっており、ドレイン電極９もソース電極８の二又部分の形状に対応して細長く形成されている。駆動用ＴＦＴ５では電力供給線４の電流を画素電極１４に供給する必要があるため、ＯＮ状態のときにできるだけ電流を流す必要がある。ａ−Ｓｉ型ＴＦＴはポリシリコン型ＴＦＴよりも電流が流れ難いため、駆動用ＴＦＴ５にａ−Ｓｉ型ＴＦＴを用いる場合には、この駆動用ＴＦＴ５をできるだけ大きくする必要がある。つまり、電流を流しやすくするためにはチャネル長を小さくしてチャネル幅を大きくすればよいが、チャネル長を小さくすることは製造技術上の限界があるため、駆動用ＴＦＴ５をできるだけ大きくしチャネル幅を大きくした方が有効である。そこで、この実施例ではソース・ドレイン電極８、９の形状を工夫して、駆動用ＴＦＴ５によりできるだけ電流が流れるようにしている。つまり駆動用ＴＦＴ５のゲート電極１０を横長にして、ソース電極８とドレイン電極９を細長くすることで、限られたスペース内でチャネル幅を大きく取ることができる。特に横長のゲート電極１０をその長手方向がゲート信号線２と平行になるように配置することで、隣り合うソース信号線３の間にわたって駆動用ＴＦＴ５を形成でき、さらにそのチャネル幅の方向をゲート信号線２と平行にすることで、駆動用ＴＦＴ５の限られた大きさのなかでチャネル幅を効果的に大きくすることができる。さらにソース電極８をＵ字状にして、Ｕ字状の二又の間にドレイン電極９を配置することで、ドレイン電極９の両側にソース電極８が位置してチャネル幅が２倍になるため、少ないスペースで有効にチャネル幅を大きくすることができる。
【００３１】
制御用ＴＦＴ６は駆動用ＴＦＴのＯＮ／ＯＦＦを制御するだけでよいため、駆動用ＴＦＴ５と異なり流れる電流も少なくてすみ、それだけサイズを小さくすることができる。そして制御用ＴＦＴ６を小さくすれば、それだけ駆動用ＴＦＴ５を配置するスペースを確保することができ、駆動用ＴＦＴ５を大きくできる。そのため、ゲート信号線２とソース信号線３が平面的に見て交差する近傍で、ソース信号線３の配線を分岐させて、その分岐の先端部分を制御用ＴＦＴ６のソース電極１１として使用する。更に、後述するようにソース信号線３とその分岐部分、すなわち、ソース電極１１を立体的に見てゲート信号線２の上方に配線することにより、又、制御用ＴＦＴ６のドレイン電極１２もソース電極１１と構造的に同じ階層に同時に形成することにより、ゲート信号線２を制御用ＴＦＴ６のゲート電極１３として兼用できるメリットが生まれる。
【００３２】
制御用ＴＦＴ６ではソース電極１１とドレイン電極１２がａ−Ｓｉ層１３上で互いの一辺が対向しているだけだが、駆動用ＴＦＴ５ではドレイン電極９を囲むようにソース電極８が配置されているため、それだけチャネル幅が大きくなり、またこの実施例では駆動用ＴＦＴ５におけるソース電極８と対向するドレイン電極９の長さは制御用ＴＦＴ６のチャネル幅の３倍以上あるため、駆動用ＴＦＴ５のチャネル幅は制御用ＴＦＴ６のチャネル幅の６倍以上になる。このように駆動用ＴＦＴ５のチャネル幅を大きく確保すれば、駆動用ＴＦＴにａ−Ｓｉ型ＴＦＴを用いた場合でも最適な表示を実現できた。なお、この実施例では駆動用ＴＦＴ５を可能な限り大きくしているため駆動用ＴＦＴ５のチャネル幅が制御用ＴＦＴ６のチャネル幅の６倍になったが、駆動用ＴＦＴ５のチャネル幅を制御用ＴＦＴ６のチャネル幅の４倍以上にすれば高品位な表示が得られる。また、この実施例では制御用ＴＦＴ６と駆動用ＴＦＴ５のチャネル長はほぼ同じ大きさに設定されているが、駆動用ＴＦＴ５のチャネル長を制御用ＴＦＴ６のチャネル長よりも小さくすれば、それだけ電流が流れやすくなる。
【００３３】
ソース信号線３やＴＦＴ５、６を覆うようにＳｉＮｘからなる絶縁膜３２が形成され、絶縁膜３２上にＩＴＯ（酸化インジウムスズ）やＩＺＯ（酸化インジウム亜鉛）からなる透明電極が積層される。この透明電極をフォトリソグラフィ法によりパターニングして画素電極１４が形成される。この画素電極１４は各画素内に位置してほぼ楕円形状をしており、ソース信号線３に沿って配置され、その一部分が駆動用ＴＦＴ５のドレイン電極９ａの一部と重なるように張り出ている。この画素電極１４とドレイン電極９ａが重なる部分では、ドレイン電極９ａ上の絶縁膜３２にコンタクトホール２３が形成され、画素電極１４はコンタクトホール２３を介してドレイン電極９ａと電気的に接続している。
【００３４】
画素電極１４を形成するときに、透明電極を電力供給線４と駆動用ＴＦＴ５のソース電極８ａの間にも残し、電力供給線４とソース電極８ａを電気的に接続している。つまり画素に対応した電力供給線４上ではゲート絶縁膜３１及び絶縁膜３２に電力供給線４の一部が露出するようにコンタクトホール１８ａが形成され、駆動用ＴＦＴ５のソース電極８ａ上では絶縁膜３２にソース電極８ａの一部が露出するようにコンタクトホール１８ｂが形成され、透明電極１９は両コンタクトホール１８ａ、１８ｂで露出した電力供給線４、ソース電極８ａに接触する。
【００３５】
また、透明電極は補助電極１３４と駆動用ＴＦＴ５のゲート電極１０の間にも残され、透明電極２１は両コンタクトホール２０ａ、２０ｂで露出した補助電極１３４、ゲート電極１０に接触し、両電極１０、１３４を電気的に接続している。
【００３６】
次に、図２で示すＲＧＢの３画素のうちの１画素の平面図を図４に示し、各要部の層の断面について説明する。図５は制御用ＴＦＴ６周辺の概略断面図（図４のＡ―Ａ断面）である。最初に、表示装置として共通のガラス基板３０の上に、ゲート信号線２が形成される。この上にＳｉＮｘからなるゲート絶縁膜３１が形成されるため、ゲート信号線２もゲート絶縁膜３１により同時に覆われる。更に、ゲート絶縁膜３１上にはａ―Ｓｉ層１３が、ゲート信号線２を跨ぐようにその上方に積層される。ａ―Ｓｉ層１３の上には、Ｎ型不純物を含むＮ型のａ―Ｓｉ薄膜１３ａを介して、ＡｌとＭｏを積層した金属層が形成され、この金属層をフォトリソグラフィ法によりパターニングして、ソース信号線３と、ソース信号線３から分岐したソース電極１１と、ドレイン電極１２が形成される。更にその上に、ＳｉＮｘからなる絶縁膜３２、ＳｉＯ２（酸化シリコン）からなる保護膜１５、バンク層１７、対向電極３３がそれぞれ積層される。
【００３７】
前述したように、３本の電力供給線４はそれぞれ画素のＲ、Ｇ、Ｂに対応して設けられるが、このように電力供給線４を３本配線しても有機ＥＬ素子１に割くことができる面積が減少しないように、電力供給線４をゲート信号線２に対して平行に配線すると同時に、保持容量３４の形成のために新たな保持容量線や平面領域を追加することなく、電力供給線４を利用してその上部に保持容量３４を立体的に設ける。通常、保持容量３４を形成するために、ゲート信号線２やソース信号線３のように、各画素を貫通するように保持容量線を配線するが、本実施形態ではその必要が無くなる。
【００３８】
その電力供給線４と保持容量３４の具体的な構造図を図６の電力供給線及び保持容量周辺の概略断面図（図４のＢ―Ｂ断面）を参照して説明する。まず、表示装置として共通のガラス基板３０上の図５に示したゲート信号線２と同じ階層に、Ｂ用電力供給線４Ｂ、Ｇ用電力供給線４Ｇ、Ｒ用電力供給線４Ｒがそれぞれ形成されるとともに保持容量３４の一方の電極の役割を果たす。その上にＳｉＮｘからなるゲート絶縁膜３１が形成されるため、３本の電力供給線４もゲート絶縁膜３１により同時に覆われる。更に、ゲート絶縁膜３１上の、図５に示したソース電極１１とドレイン電極１２の電極と同じ階層に、ＡｌとＭｏを積層した金属層が形成され、この金属層をフォトリソグラフィ法によりパターニングして、保持容量３４の他方の補助電極１３４が、図５に示したドレイン電極１２の延長として形成される。このようにして形成された電力供給線４と保持容量３４は、具体的には、各色の画素に必要な保持容量３４ａ、３４ｂ、３４ｃ（図１）を構成することになる。
【００３９】
保持容量３４は、その補助電極１３４が駆動用ＴＦＴ５のゲート電極１０（図２）に接続されている。すなわち、保持容量３４の補助電極１３４上の絶縁膜３２に、補助電極１３４の一部が露出するようにコンタクトホール２０ａが形成され、更に、図２に示すように、駆動用ＴＦＴ５のゲート電極１０の一部が露出するように、ゲート絶縁膜３１と絶縁膜３２の一部にもコンタクトホール２０ｂが形成される。そして両コンタクトホール２０ａ、２０ｂを跨ぐようにＩＴＯ或いはＩＺＯからなる透明電極２１を形成し、コンタクトホール２０ａにより露出した補助電極１３４とコンタクトホール２０ｂにより露出したゲート電極１０が透明電極２１を介して電気的に接続される。その上の階層には、保護膜１５、バンク層１７、対向電極３３がそれぞれ積層されている。
【００４０】
次に図７の駆動用ＴＦＴ周辺の概略断面図（図４のＣ―Ｃ断面）に駆動用ＴＦＴ５の構造を示す。最初に、表示装置として共通のガラス基板３０上に、ゲート電極１０が形成される。この上にＳｉＮｘからなるゲート絶縁膜３１が形成されるため、ゲート電極１０もゲート絶縁膜３１により同時に覆われる。更に、ゲート絶縁膜３１上にはａ―Ｓｉ層７からなる半導体層が積層される。このａ―Ｓｉ層７の上には、Ｎ型不純物を含むＮ型のａ―Ｓｉ薄膜７ａを介して、ＡｌとＭｏを積層した金属層が形成され、この金属層をフォトリソグラフィ法によりパターニングして、Ｕ字状のソース電極８とドレイン電極９となる電極がそれぞれ形成される。更に、その上にＳｉＮｘからなる絶縁膜３２が形成される。
【００４１】
上記のように形成された各素子と配線により、有機ＥＬ素子１が駆動されて発光するが、その構造を図３を参照して説明する。１５はＳｉＯ２からなる保護膜であり、絶縁膜３２上に形成され、有機ＥＬ素子１の画素電極１４の周縁部分に重なっている。つまり保護膜１５は画素電極１４の周縁部分を覆っているが、画素電極１４の中央部分を含む大部分で取除かれている。１７は保護膜１５上に形成されたノボラック樹脂からなるバンク層であり、保護膜１５や絶縁膜３２よりも厚く形成される。このバンク層１７で囲まれた領域内に発光材料である有機ＥＬが塗布されるため、バンク層１７は画素電極１４の外縁に沿って画素電極１４を囲むように形成される。発光材料を溜めるだけであればバンク層１７は画素電極１４の周囲に設けてあればよいが、この実施例では両ＴＦＴ５、６や電力供給線４上にも設けられている。なおバンク層１７は絶縁体であればよく、ノボラック樹脂以外の有機樹脂または無機樹脂で形成してもよい。
【００４２】
画素電極１４上には各画素の色に対応した発光材料がインクジェット方式により塗布され、バンク層１７で囲まれた領域内にたまる。この発光材料には有機ＥＬが用いられ、例えば共役高分子前駆体が用いられる。その後、加熱処理により発光材料が高分子化し、画素毎にＲ、Ｇ、Ｂの発光層１６が形成される。
【００４３】
３３はＡｌやＣｒによる対向電極であり、発光層１６上に積層される。対向電極３３は表示領域全体に形成され、所定の電圧が供給されている。この対向電極３３を金属層で構成すれば発光層１６による発光が可能になるため、対向電極３３をＡｌやＣｒ以外の金属で形成してもよいが、この実施例のように対向電極３３をＡｌやＣｒのような光反射率の高い金属層で構成すれば、発光層１６からの光を効率よく表示に利用することができ、更に高輝度な表示を実現できる。画素電極１４にしきい値以上の電流が供給されると発光層１６が発光し、その光をガラス基板３０側から観察することができる。
【００４４】
例えば、Ｒ、Ｇ用の電力供給線４に＋８Ｖ（Ｖdd(Ｒ)、Ｖdd(Ｇ)）を、Ｂ用の電力供給線４に＋１０Ｖ（Ｖdd(Ｂ)）を、対向電極３３に−３Ｖをそれぞれ供給した場合、ゲート信号線２に走査信号を出力し、ソース信号線３にデータ信号を供給すると、走査された制御用ＴＦＴ６がＯＮになり、そのときにソース信号線３に流れるデータ信号が制御用ＴＦＴ６のドレイン電極１２を介して駆動用ＴＦＴ５のゲート電極１０に供給され、駆動用ＴＦＴ５がＯＮになる。その後、制御用ＴＦＴ６がＯＦＦになっても保持容量３４により駆動用ＴＦＴ５のＯＮ状態を維持するので、対応する電力供給線４を流れる電流が駆動用ＴＦＴ５を介して画素電極１４に供給される。そして画素電極１４と対向電極３３の間で所定以上の電位差が生じ、発光層１６に電流が流れ発光材料に応じた色の光を発する。なお、有機ＥＬでは青色の発光材料の発光効率が他の色の発光材料の発光効率よりも悪いため、青色の画素の画素電極１４には他の画素の画素電極１４よりも高い電圧が供給される。
【００４５】
本発明では、発光層１６を縦長状にしてソース信号線３と平行に配置し、駆動用ＴＦＴ５を横長状にしてゲート信号線２と平行に配置している。つまり駆動用ＴＦＴ５の長手方向が発光層１６の長手方向に直交するように駆動用ＴＦＴ５を配置している。この配置により、ソース信号線３とゲート信号線２で囲まれた限られた領域内に、大きな発光層１６を配置しながら駆動用ＴＦＴ５をできるだけ大きくすることができる。特に駆動用ＴＦＴ５をソース信号線３の付近まで設けることができ、隣り合うソース信号線３の間の領域にわたって駆動用ＴＦＴ５を配置することができるため、駆動用ＴＦＴ５を大きくできる。よって駆動用ＴＦＴ５をａ−Ｓｉ型ＴＦＴにしたとしても、発光層１６に十分な電流を供給することができ、最適な表示を得ることができる。
【００４６】
ここで横長状の駆動用ＴＦＴ５を縦長状の発光層１６に直交させて配置するのは、駆動用ＴＦＴ５によって十分な電流を流すためであり、つまりチャネル幅を大きくすることにある。したがって駆動用ＴＦＴ５ではチャネルを細長く形成し、そのチャネル幅の方向（チャネルの長手方向）を発光層１６の長手方向と直交するようにすれば、限られた領域内でチャネル幅を効果的に大きくすることができる。
【００４７】
また、本発明では、ゲート信号線２とソース信号線３により囲まれた領域内において、ソース信号線３に沿って発光層１６、駆動用ＴＦＴ５、３本の電力供給線４、制御用ＴＦＴ６の順に並べている。この配置により各素子を整然と配置することが可能で、発光素子以外の素子の配置面積を縮小できるとともに電力供給線から発光素子までの電流線路長を短くすることができる。また、駆動用ＴＦＴ５と制御用ＴＦＴ６の間に電力供給線４を配置し、この電力供給線４を駆動用ＴＦＴ５の保持容量３４として兼ねることにより、画素内のスペースを有効に使うことができ、各発光層１６に対応した複数の電力供給線４を設けることができる。
【００４８】
このような各種の層が積層されて形成された画素は、図５〜図７に示すゲート絶縁膜３１、絶縁膜３２、透明電極２１、保護膜１５、バンク層１７、或いは、図３に示す画素電極１４などの透明に近い層を数多く有している。又、これまでの説明から分かるように、制御関係の素子や配線が配置される領域をできる限り小さくして発光領域をできる限り大きくとるようにしているため、制御用ＴＦＴ６は隣接する画素の発光層１６の近傍に、又、駆動用ＴＦＴ５は画素内の発光層１６の近傍に配置されており、特に駆動用ＴＦＴ５は大きなチャネル幅を有し、発光層１６に対して平行に配置されている。これにより発光層１６からの光がこれらのＴＦＴの半導体層に入射しやすくなるが、入射した場合ＴＦＴに光リークが生じ、所定の電流が発光素子に供給できなくなる。そのため実際の表示状態が再現しようとする表示信号に応じた表示状態と異なることになり、表示品位が低下してしまう。
【００４９】
図８を参照して、発光層１６からの光の遮光について説明する。図８（Ａ）は遮光しない場合のＴＦＴへの光の入射を示す図であり、図８（Ｂ）は遮光した場合の光路を示す図である。尚、説明の便宜上、主要な層のみ図示し、他の層は省略している。図８（Ａ）で、対向電極３３に覆われた発光層１６から発せられた光は、バンク層１７を透過して駆動用ＴＦＴ５の図示しない半導体活性層に入射する。このとき発光層１６からの光は半導体活性層の側面に直接入射するものと、対向電極３３で反射して半導体活性層の上面から入射するものがある。又、同時に制御用ＴＦＴ６の図示しない半導体活性層にも入射する。特にａ−Ｓｉは、光半導体としても利用されているように、光の影響を受けやすく、光照射により大きなリーク電流が発生する。
【００５０】
そのため、図８（Ｂ）に示すように、発光層１６と駆動用ＴＦＴ５との間のバンク層１７に切り欠き部３５を設ける。又、発光層１６と制御用ＴＦＴ６との間のバンク層にも同様な切り欠き部３６を設ける。その後、上から対向電極３３を覆うように形成する。対向電極３３は前述したようにＡｌやＣｒなどのような光を反射する金属層であり、切り欠き部３５や３６を覆うように形成された対向電極３３の内面により、光がＴＦＴに入射することなく反射される。
【００５１】
この時、切り欠き部３５、３６の対向電極３３の内面形状により、光を図の下側、すなわち、図示しないガラス基板方向に反射するようにすると、ガラス基板側から表示を視認する際の見かけ上の輝度が向上する。切り欠き部３５、３６の形状は、発光層側の輪郭を発光層１６の輪郭に沿った形状にした方が発光層１６からの光を効率よく表示に用いることができ、ＴＦＴ側の輪郭をできるだけＴＦＴ付近に位置するようにした方がＴＦＴへの光の入射を確実に防止できる。
【００５２】
図２に示すように、発光層１６と駆動用ＴＦＴ５の間に位置する切り欠き部３５は画素の幅方向に直線的に設けられているが、発光層１６と制御用ＴＦＴ６の間に位置する切り欠き部３６は、発光層１６の幅方向の外縁にほぼ沿うような形状をしている。つまり駆動用ＴＦＴ５はａ−Ｓｉ型ＴＦＴであるため、画素電極１４に十分な電流を供給できるように画素の幅方向にわたって大きく形成されており、この駆動用ＴＦＴ５への光入射を防止するために、切り欠き部３５は駆動用ＴＦＴ５に沿って長く形成されている。また、制御用ＴＦＴ６はゲート信号線２とソース信号線３の交差部に形成されているため、切り欠き部３６は少なくとも両信号線２、３の交差部付近に形成される。更に、両信号線２、３の交差部の間にも切り欠き部３６を形成し、制御用ＴＦＴ６への光照射を確実に防止すると共に、発光層１６の光を下方の表示領域に導くことができる。このようにすれば、発光層１６からの不要な光を光源を覆うように遮光できるようになると同時に、切り欠き部３６で反射した光が発光層１６の本来の光路に重畳されて、より一層の輝度の向上が望める。
【００５３】
また、発光層１６からの光の影響は同一画素内に留まらず、隣接する画素の駆動用ＴＦＴに影響を及ぼす可能性もあり、且つ、切り欠き部による反射効率を高める観点からも、切り欠き部３５、３６は画素の短辺に近い長さにしたほうがよい。
【００５４】
両ＴＦＴ５、６を覆うバンク層１７には対向電極３３が施されている。つまり両ＴＦＴ５、６の上方を遮光性の対向電極３３で覆うことになり、両ＴＦＴ５、６の上方からの光入射を防止することができる。なお、両ＴＦＴ５、６の上方を対向電極３３のような導電体で覆う場合、バンク層１７はＴＦＴ５、６と対向電極３３の間隔を広げる役割も果たす。対向電極３３には常に一定の電圧が印加されているため対向電極３３がＴＦＴ５、６に近い場所に配置されると、ＴＦＴ５、６の動作に悪影響を及ぼす。したがってＴＦＴ５、６と対向電極３３は極力離す方が良く、ＴＦＴ５、６を覆うバンク層１７の膜厚を厚くすることでその間隔を確保することができる。したがって発光素子の周囲にバンク層１７を形成しない場合でも、ＴＦＴ５、６上にはバンク層１７を設け、そのバンク層１７上に対向電極３３を積層することでＴＦＴ５、６への光入射を防止でき、ＴＦＴ５、６上にバンク層１７を設けることが有効である。この場合、バンク層１７の端縁が発光素子とＴＦＴ５、６の間に位置するようにバンク層１７を設けることにより、切り欠き部３５、３６を設けない構成とすることもできる。
【００５５】
この実施例ではバンク層の切り欠き部やＴＦＴの上方に位置する遮光性の膜を対向電極で形成した。従って対向電極とは別に遮光性の膜を形成する必要がないため、製造工程が簡単になる。しかし本発明は、この遮光性の膜を対向電極で形成することに限定するものではなく、例えばＴＦＴを覆うバンク層に黒色の樹脂膜を形成しても良い。
【００５６】
以上のように本発明は、有機ＥＬ素子に電流を供給するＴＦＴをａ−Ｓｉ型ＴＦＴで形成することを目的としたものであり、これによりポリシリコン型ＴＦＴを製造する必要がなくなるため、製造工程を簡単にでき、安価な表示装置を得ることができる。そしてこの本発明の要旨を逸脱しない範囲であれば上記実施例以外の形態も可能である。例えばこの実施例では、駆動用ＴＦＴ５として直線状のドレイン電極９と、ドレイン電極９を囲むようなＵ字状のソース電極８を備えたものを用い、ドレイン電極９の両側面に細長状のチャネル領域を有する構成にしたが、有機ＥＬ素子に十分な電流が供給できる構成であれば、駆動用ＴＦＴ５をこの形態に限定するものではなく、例えば、それぞれ横長状のソース電極とドレイン電極を備え、そのチャネル幅の方向が発光層１６の長手方向と直交するようにソース・ドレイン電極を配置した形態でもよい。また駆動用ＴＦＴ５のソース・ドレイン電極を他の形状にしてもよく、ソース電極をコ字状にしてドレイン電極を直線状にしたり、ドレイン電極をＵ字状にしてソース電極を直線状にしてもよい。
【００５７】
また、本発明では有機ＥＬ素子に電流を供給するＴＦＴをｎチャネル型のａ−Ｓｉ型ＴＦＴで形成しているが、ｐチャネル型のａ−Ｓｉでも良い。つまりＴＦＴを同一種類のチャネルにより形成するため、製造工程を簡単にでき、安価な表示装置を得ることができる。
【産業上の利用可能性】
【００５８】
本発明は、複数の画素をマトリクス状に配置した表示装置において、各画素内に設けた縦長状の発光素子と、各画素毎に設けるとともに前記発光素子に電流を供給して発光させる駆動用ＴＦＴと、駆動用ＴＦＴの動作を制御する制御用ＴＦＴを備え、駆動用ＴＦＴを横長状に形成し、その長手方向が発光素子の長手方向と直交するように配置すると共に、駆動用ＴＦＴ及び制御用ＴＦＴの半導体層がａ−Ｓｉであることとする。これにより、ａ−Ｓｉ型ＴＦＴを用いる場合であっても、駆動用ＴＦＴをできるだけ大きくすることができ、発光素子に十分な電流を供給することができる。また、高い製造技術や高価な製造装置を必要とすることなく、特性が均一なＴＦＴを大面積で製造することができるため、低価格で大型化にも適した自発光型の表示装置を提供することができる。
【００５９】
また、ソース信号線に沿って発光素子、駆動用ＴＦＴ、電力供給線、制御用ＴＦＴの順に配置することにより画素内の限られたスペースに各素子を効率良く配置することができ、発光素子を大きく配置しながら駆動用ＴＦＴを大きくすることができるため、良好な表示状態の表示装置が得られる。
【００６０】
また、駆動用ＴＦＴのチャネル領域を細長状に形成し、ソース・ドレイン電極のうち一方の電極はほぼ直線状に形成し、他方の電極は一方の電極を囲むような形状に形成することにより、駆動用ＴＦＴのチャネル幅を大きくすることができ、ａ−Ｓｉ型ＴＦＴを用いる場合においても発光素子に十分な電流を供給することができる。
【００６１】
また、駆動用ＴＦＴと制御用ＴＦＴの間に保持容量を設け、保持容量の一方の電極は電力供給線が兼ね、他方の電極は制御用ＴＦＴのドレイン電極及び駆動用ＴＦＴのゲート電極と接続する補助電極によって形成することにより、保持容量形成のために専用の容量線を必要とせず、各素子をコンパクトに配置でき、発光素子に割り当て可能な面積を拡大して発光効率と輝度の向上に貢献する。
【００６２】
また、発光素子の発光色毎に対応した複数の電力供給線を設け、その複数の電力供給線を駆動用薄膜トランジスタと制御用薄膜トランジスタの間に配置し、発光素子には対応する電力供給線からの電流を供給することにより、発光効率が異なるそれぞれの色の発光素子に適した電流を供給することで最適なフルカラー表示が可能になる。
【００６３】
また、制御用ＴＦＴのゲート電極としてゲート信号線を用い、制御用ＴＦＴをゲート信号線上に形成することにより、特別にゲート電極を設けなくてもすみ、制御用ＴＦＴの形成のための新たな領域を必要としないため、それだけ駆動用ＴＦＴを配置するスペースを大きく確保することができる。
【００６４】
また、発光素子の周囲に配置されるバンク層を駆動用ＴＦＴ及び制御用ＴＦＴ上にも重なるように形成し、更に発光素子と、駆動用ＴＦＴ及び隣接する画素に設けられた制御用ＴＦＴとの間のバンク層に切り欠き部を形成して、少なくとも切り欠き部付近のバンク層に遮光性の膜を積層することにより、発光層からの光がこれらのＴＦＴの半導体層に入射して起こる光リークを低減し、表示品位の高い表示装置を提供することができる。
【００６５】
また、駆動用ＴＦＴと制御用ＴＦＴをｎチャネル型或いはｐチャネル型のいずれかのａ−Ｓｉにより形成することにより、製造工程が簡素化でき、複雑な製造設備も必要とせず、歩留まりの向上と同時にコストの低減を図ることができる。
【図面の簡単な説明】
【００６６】
【図１】は、本発明の実施例である表示装置の画素部分の回路図である。
【図２】は、本発明の表示装置の画素及び周辺の平面図である。
【図３】は、画素内に設けられた発光素子の断面概略図である。
【図４】は、ＲＧＢの３画素のうちの１つの画素の平面図である。
【図５】は、制御用ＴＦＴ周辺の断面概略図である。
【図６】は、電力供給線及び保持容量周辺の断面概略図である。
【図７】は、駆動用ＴＦＴ周辺の断面概略図である。
【図８】は、遮光しない場合及び遮光した場合のＴＦＴへの光の入射を示す図である。
【符号の説明】
【００６７】
１      有機ＥＬ素子
２      ゲート信号線
３      ソース信号線
４      電力供給線
５      駆動用ＴＦＴ
６      制御用ＴＦＴ
８      ソース電極（駆動用ＴＦＴ）
９      ドレイン電極（駆動用ＴＦＴ）
１０    ゲート電極（駆動用ＴＦＴ）
１１    ソース電極（制御用ＴＦＴ）
１２    ドレイン電極（制御用ＴＦＴ）
１３    ゲート電極（制御用ＴＦＴ）
１６    発光層
１７    バンク層
３３    対向電極
３４    補助容量
１３４  補助電極
【国際調査報告】
2003091971.tif 000012
2003091971.tif 000013
2003091971.tif 000014
2003091971.tif 000015