(57)【要約】本発明は、入力信号をデルタシグマ変調し、その信号Ｓ１をパルス幅変調してＰＷＭ信号Ｓ２を得、このＰＷＭ信号Ｓ２を増幅器により所定の大きさの信号Ｓ３に増幅する信号増幅装置であり、デルタシグマ変調装置（１０）に備わる量子化器（１０３）の出力を補正する補正回路（１０４）を備え、補正回路（１０４）を量子化器（１０３）から入力側への帰還経路あるいはパルス変調器（１１）の直前に設置することにより増幅器で発生する歪みを補正する。また、本発明に係る信号増幅装置は、増幅器の入出力におけるＰＷＭ信号を比較し、それぞれの立上がり時間差と立下り時間差に応じて、増幅器で発生する歪み量を打ち消すように、デルタシグマ変調装置（１０）に備わる量子化器（１０３）の出力を補正することにより増幅器で発生する歪みを補正する。
2003030373.tif 000002
【特許請求の範囲】
【請求項１】
量子化器を有し、この量子化器の出力あるいは量子化誤差を帰還信号として入力側に帰還するデルタシグマ変調装置において、
上記量子化器の出力あるいは量子化誤差を補正して上記帰還信号とする補正回路を備え、
このデルタシグマ変調装置の後段に接続される回路によって生じる歪みを、上記補正回路によって補正することを特徴とするデルタシグマ変調装置。
【請求項２】
請求の範囲第１項記載のデルタシグマ変調装置において、
上記補正回路は、上記後段の回路によって生じる歪みを予め考慮して、上記量子化器の出力あるいは量子化誤差に対して補正を施すことを特徴とするデルタシグマ変調装置。
【請求項３】
請求の範囲第２項記載のデルタシグマ変調装置において、
上記補正回路は、上記量子化器の出力あるいは量子化誤差と補正出力とを対応付けて記憶した補正テーブルを備え、供給される上記量子化器の出力あるいは量子化誤差に対応する上記補正出力を上記帰還信号として出力することを特徴とするデルタシグマ変調装置。
【請求項４】
請求の範囲第３項記載のデルタシグマ変調装置において、
上記補正回路は、上記補正テーブルを複数備え、選択制御信号を供給されて上記複数の補正テーブルのうち１つを選択し、この選択された補正テーブルに基づいて上記補正出力を出力することを特徴とするデルタシグマ変調装置。
【請求項５】
請求の範囲第１項記載のデルタシグマ変調装置において、
上記後段の回路は、上記量子化器の出力をパルス幅変調してパルス信号に変換するパルス幅変調回路と該パルス幅変調回路で変換されたパルス信号を増幅する増幅回路を含み、
上記補正回路が補正する歪みは、上記パルス幅変調回路で出力されたパルス信号のパルス幅と、上記増幅回路で出力されたパルス信号のパルス幅との差分に相当することを特徴とするデルタシグマ変調装置。
【請求項６】
量子化器を有し、この量子化器の出力あるいは量子化誤差を帰還信号として入力側に帰還するデルタシグマ変調装置において、
上記量子化器の出力信号を補正して、このデルタシグマ変調装置の後段に接続される回路に供給する補正回路を備え、
上記後段の回路によって生じる歪みを、上記補正回路によって補正することを特徴とするデルタシグマ変調装置。
【請求項７】
請求の範囲第６項記載のデルタシグマ変調装置において、
上記補正回路は、上記後段の回路によって生じる歪みを予め考慮して、上記量子化器の出力に対して補正を施すことを特徴とするデルタシグマ変調装置。
【請求項８】
請求の範囲第７項記載のデルタシグマ変調装置において、
上記補正回路は、上記量子化器の出力と補正出力とを対応付けて記憶した補正テーブルを備え、供給される上記量子化器の出力に対応する上記補正出力を上記後段の回路に出力することを特徴とするデルタシグマ変調装置。
【請求項９】
請求の範囲第８項記載のデルタシグマ変調装置において、
上記補正回路は、上記補正テーブルを複数備え、選択制御信号を供給されて上記複数の補正テーブルのうち１つを選択し、この選択された補正テーブルに基づいて上記補正出力を出力することを特徴とするデルタシグマ変調装置。
【請求項１０】
請求の範囲第６項記載のデルタシグマ変調装置において、
上記後段の回路は、上記量子化器の出力をパルス幅変調してパルス信号に変換するパルス幅変調回路と該パルス幅変調回路で変換されたパルス信号を増幅する増幅回路を含み、
上記補正回路が補正する歪みは、上記パルス幅変調回路で出力されたパルス信号のパルス幅と、上記増幅回路で出力されたパルス信号のパルス幅との差分に相当することを特徴とするデルタシグマ変調装置。
【請求項１１】
量子化器と補正回路を有し、この量子化器の出力あるいは量子化誤差を、上記補正回路により補正し帰還信号として入力側に帰還するデルタシグマ変調器と、
上記デルタシグマ変調器から出力された信号をパルス幅変調するパルス幅変調器と、
上記パルス幅変調器から出力されたＰＷＭ信号を増幅して出力信号を得る増幅器とを備え、
上記デルタシグマ変調器の後段に接続される回路によって生じる歪みを、上記補正回路によって補正することを特徴とする信号増幅装置。
【請求項１２】
請求の範囲第１１項記載の信号増幅装置において、
上記補正回路は、上記量子化器の出力あるいは量子化誤差と補正出力とを対応付けて記憶した補正テーブルを備え、供給される上記量子化器の出力あるいは量子化誤差に対応する上記補正出力を上記帰還信号として出力することを特徴とする信号増幅装置。
【請求項１３】
請求の範囲第１１項記載の信号増幅装置において、
上記ＰＷＭ信号と上記出力信号とから、上記増幅器における歪み量を検出する検出手段を備え、上記検出手段で検出した歪み量に応じて、上記デルタシグマ変調器の量子化器の出力あるいは量子化誤差を、上記補正回路によって補正するを備えることを特徴とする信号増幅装置。
【請求項１４】
請求の範囲第１３項記載の信号増幅装置において、
上記検出手段は、
上記ＰＷＭ信号の立上がり時点と上記出力信号の立上がり時点との時間差を検出する立上がり検出手段と、
上記ＰＷＭ信号の立下がり時点と上記出力信号との立下がりと時点の時間差を検出する立下がり検出手段と、
上記立上がり検出手段で検出した立上がり時間差と、上記立下がり検出手段で検出した立下がり時間差とから上記増幅器における歪み量を算出する算出手段とを備えることを特徴とする信号増幅装置。
【請求項１５】
請求の範囲第１３項記載の信号増幅装置において、
上記検出手段は、上記算出手段で算出された歪み量を所定の補正値に変換する変換手段を備え、
上記補正回路は、上記量子化器の出力あるいは量子化誤差に対して上記変換手段で得られる補正値を加算あるいは減算することを特徴とする信号増幅装置。
【請求項１６】
請求の範囲第１３項記載の信号増幅装置において、
上記検出手段は、
上記ＰＷＭ信号を上記立上がり検出手段に適合するレベルの信号に変換して上記立上がり検出手段に供給する第１のレベル変換器と、
上記出力信号を上記立下がり検出手段に適合するレベルの信号に変換して上記立下がり検出手段に供給する第２のレベル変換器と
を備えることを特徴とする信号増幅装置。
【請求項１７】
請求の範囲第１３項記載の信号増幅装置において、
上記検出手段は、
上記立上がり検出手段及び／又は上記立下がり検出手段の入力部に設け、上記ＰＷＭ信号と上記出力信号のタイミングを合わせるための遅延回路を備えることを特徴とする信号増幅装置。
【請求項１８】
デルタシグマ変調器と、
上記デルタシグマ変調器から出力される信号を、補正信号に基づいて補正する補正回路と、
上記補正回路から出力される信号をパルス幅変調するパルス幅変調器と、
上記パルス幅変調器から出力されたＰＷＭ信号を増幅して出力信号を得る増幅器とを備え、
上記デルタシグマ変調器の後段に接続される回路によって生じる歪みを、上記補正回路によって補正することを特徴とする信号増幅装置。
【請求項１９】
請求の範囲第１８項記載の信号増幅装置において、
上記補正回路は、上記デルタシグマ変調器の出力と補正出力とを対応付けて記憶した補正テーブルを備え、供給される上記デルタシグマ変調器の出力に対応する上記補正出力を上記パルス幅変調器に出力することを特徴とする信号増幅装置。
【請求項２０】
請求の範囲第１８項記載の信号増幅装置において、
上記ＰＷＭ信号と上記出力信号とから、上記増幅器における歪み量を検出し、検出した歪み量に応じた上記補正信号を提供する検出手段とを備えることを特徴とする信号増幅装置。
【請求項２１】
請求の範囲第２０項記載の信号増幅装置において、
上記検出手段は、
上記ＰＷＭ信号の立上がり時点と上記出力信号の立上がり時点との時間差を検出する立上がり検出手段と、
上記ＰＷＭ信号の立下がり時点と上記出力信号の立下がり時点との時間差を検出する立下がり検出手段と、
上記立上がり検出手段で検出した立上がり時間差と、上記立下がり検出手段で検出した立下がり時間差とから上記増幅器における歪み量を算出する算出手段とを備えることを特徴とする信号増幅装置。
【請求項２２】
請求の範囲第２０項記載の信号増幅装置において、
上記検出手段は、上記算出手段で算出された歪み量を所定の補正値に変換する変換手段を備え、
上記補正回路は、上記量子化器の出力に対して上記変換手段で得られる補正信号を加算あるいは減算することを特徴とする信号増幅装置。
【請求項２３】
請求の範囲第２０項記載の信号増幅装置において、
上記検出手段は、
上記ＰＷＭ信号を上記立上がり検出手段に適合するレベルの信号に変換して上記立上がり検出手段に供給する第１のレベル変換器と、
上記出力信号を上記立下がり検出手段に適合するレベルの信号に変換して上記立下がり検出手段に供給する第２のレベル変換器と
を備えることを特徴とする信号増幅装置。
【請求項２４】
請求の範囲第２０項記載の信号増幅装置において、
上記検出手段は、上記立上がり検出手段及び／又は上記立下がり検出手段の入力部に設け、上記ＰＷＭ信号と上記出力信号のタイミングを合わせるための遅延回路を備えることを特徴とする信号増幅装置。
【発明の詳細な説明】
技術分野
本発明は、オーバサンプリングされたオーディオ信号をデルタシグマ変調する装置に関し、詳しくは、デルタシグマ変調された信号を増幅器により増幅した際に発生する信号歪みを補正するデルタシグマ変調装置に関し、さらに、このデルタシグマ変調器を備える信号増幅装置に関する。
背景技術
従来より、オーディオ信号の可聴帯域におけるＳ／Ｎ比を向上する方法として、デルタシグマ変調方式が知られている。このデルタシグマ変調方式は、ノイズシェーピング技術により、例えば１６ビット以上のＰＣＭデジタル信号を１ビットから数ビットという低ビット数の量子化信号に変換し、数ビットのローカルＤ／Ａ変換器でアナログ信号に再生することができる。
ここで、デルタシグマ変調方式を利用したオーディオ信号の再生について説明する。オーディオ信号を再生する再生装置９は、図１に示すように、デルタシグマ変調器９０と、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）変調器９１と、スイッチングモジュール９２と、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）９３と、スピーカ９４とを備えている。
デルタシグマ変調器９０は、図２に示すように、オーディオ信号が入力される入力端子１９０と、オーディオ信号と遅延信号とを減算する減算器１９１と、減算器１９１の出力を積分する積分器１９２と、積分器１９２の出力を低ビット数のデジタル信号に量子化する量子化器１９３と、量子化器１９３の出力Ｓ１を１クロック（量子化器の動作クロック）分だけ遅延して上記減算器１９１に遅延信号として入力する遅延回路１９４とを備える。デルタシグマ変調器９０では、入力オーディオ信号のサンプリング周波数の半分の周波数までの帯域であるナイキスト帯域に量子化雑音を少なく、ナイキスト帯域以上の周波数帯に量子化雑音を多く分布したオーディオ信号を生成する。例えば、入力オーディオ信号は、２４ビット、サンプリング周波数７６８ｋＨｚ（＝４８ｋＨｚ×１６）のデジタル・オーディオデータ、出力オーディオ信号は、６ビット、サンプリング周波数７６８ｋＨｚのデジタル信号である。上記出力オーディオ信号Ｓ１をＰＷＭ変調器９１に入力する。ＰＷＭ変調器９１では、入力されたオーディオ信号にＰＷＭ変調を行う。
ＰＷＭ変調されたオーディオ信号Ｓ２は、スイッチングモジュール９２により所定の大きさのパルス信号に増幅され、ＬＰＦ９３を介して可聴帯域のオーディオ信号がスピーカ９４から出力される。
スイッチングモジュール９２は、通常、入力信号よりも高い電源電圧、例えば２０Ｖ〜５０Ｖで動作するため、出力信号に歪みを発生する。また、上記出力信号は、ＬＰＦ９３やスピーカ９４のコイルにより発生した逆起電力の影響も受け、理想的な波形とはなり難い。
例えば、図３に示すように、上述した再生装置９では、ＰＷＭ変調器９１によりＰＷＭ変調された信号Ｓ２に対して、スイッチングモジュール９２で増幅された信号Ｓ３が、立上がりでＴｒｉｓｅ分、立下がりでＴｆａｌｌ分だけ信号の遅れが生じ、結果的に信号Ｓ２と信号Ｓ３とでパルス幅が異なる問題が生じる。信号Ｓ３では、立上がり及び立下がりでリンギングが発生し、信号Ｓ２のような波形が得られない問題がある。
さらに、スイッチングモジュール９２で増幅された信号Ｓ３によりスピーカ９４を駆動するＤ級増幅器においては、信号Ｓ３の歪みがそのままオーディオ信号の歪みとなってスピーカ９４から出力されるために、歪み率やＳ／Ｎ比等のオーディオ特性が劣化する問題がある。
この歪みを解消するために、例えば、特開平９−２１４２５９号公報に記載されるようなＤ級電力増幅器が提案されている。このＤ級電力増幅器は、パワースイッチで発生する電源リップルによる波形歪みやスイッチ部動作に伴うオーバシュートやリンギング等による波形歪みを抑える。
このＤ級電力増幅器は、上述したようなデルタシグマ変調部と、デルタシグマ変調部の出力信号を電力増幅するパワースイッチと、パワースイッチの出力を平滑する第１のＬＰＦと、デルタシグマ変調部の出力信号を遅延するディレイと、パワースイッチの出力信号の振幅を減衰する減衰器と、ディレイの出力信号減衰器の出力信号との差を算出する加算器と、加算器の出力信号を平滑する第２のＬＰＦと、第２のＬＰＦの出力信号に基づき量子化器の基準レベルを選択する選択回路とを備えている。入力信号は、デルタシグマ変調部で２値信号に変換される。この２値信号は、パワースイッチで電力増幅され、第１のＬＰＦで平滑されて負荷に供給される。一方、ディレイは、デルタシグマ変調部の出力を遅延する。減衰器は、パワースイッチの出力信号の振幅をディレイの出力信号の振幅と同等に減衰する。そして、加算器は、ディレイの出力信号と減衰器の出力信号との差を算出し、第２のＬＰＦでこれを平滑することでパワースイッチで発生した波形歪みを検出する。選択回路は、この波形歪み量に応じて１ビット量子化器の基準レベルを選択する。その結果、デルタシグマ変調部は、波形歪みをキャンセルするよう入力信号を２値信号に変換する。このようにして、波形歪みをキャンセルしている。
上記公報に記載されたＤ級電力増幅器は、量子化器の基準レベルを変動させるため、量子化器にレベルの高い信号が入力された場合、信号がクリップしてしまう問題がある。また、上記Ｄ級電力増幅器は、このクリップをさせないように量子化器に入力する信号のレベルを低く抑えた場合、Ｓ／Ｎ比が劣ってしまう問題がある。
また、スイッチングモジュールで増幅された信号によりスピーカを駆動するＤ級増幅器においては、信号の歪みがそのままオーディオ信号の歪みとなってスピーカから出力されるために、歪み率やＳ／Ｎ比等のオーディオ特性が劣化する問題がある。
発明の開示
本発明の目的は、上述したような従来の装置が有している問題点を解消し得る新規なデルタシグマ変調装置及び信号増幅装置を提供することにある。
本発明の他の目的は、スイッチングモジュールで生じる歪みを予め補正するデルタシグマ変調装置及びそのデルタシグマ変調装置を用いた信号増幅装置を提供することにある。
本発明のさらに他の目的は、スイッチングモジュールで発生する歪みを帰還回路により予め補正する信号増幅装置を提供することにある。
上記したような目的を達成するために提案される本発明に係るデルタシグマ変調装置は、量子化器を有し、この量子化器の出力あるいは量子化誤差を帰還信号として入力側に帰還するデルタシグマ変調装置であって、量子化器の出力信号あるいは量子化誤差を補正して帰還信号とする補正回路を備え、このデルタシグマ変調装置の後段に接続される回路によって生じる歪みを、補正回路によって補正する。
本発明に係るデルタシグマ変調装置は、このデルタシグマ変調装置より後段に接続されている回路が発生する歪みを補正する補正回路を量子化器の出力あるいは量子化誤差から入力側への帰還経路中に設置し、このデルタシグマ変調装置より後段に接続されている回路が発生する歪みを予め補正する。
本発明に係る他のデルタシグマ変調装置は、量子化器を有し、この量子化器の出力あるいは量子化誤差を帰還信号として入力側に帰還するデルタシグマ変調装置であって、量子化器の出力信号を補正して、このデルタシグマ変調装置の後段に接続される回路に供給する補正回路を備え、後段の回路よって生じる歪みを補正回路によって補正する。
このデルタシグマ変調装置は、このデルタシグマ変調装置より後段に接続されている回路が発生する歪みを補正する補正回路を量子化器と後段に接続される回路との間に設置し、このデルタシグマ変調装置より後段に接続されている回路が発生する歪みを予め補正する。
上述した目的を達成するために提案される本発明に係る信号増幅装置は、量子化器を有し、この量子化器の出力あるいは量子化誤差を帰還信号として入力側に帰還するデルタシグマ変調器と、デルタシグマ変調器から出力された信号をパルス幅変調するパルス幅変調器と、パルス幅変調器から出力されたＰＷＭ信号を増幅して出力信号を得る増幅器と、ＰＷＭ信号と出力信号とから増幅器における歪み量を検出する検出手段と、検出手段で検出した歪み量に応じて、デルタシグマ変調器の量子化器の出力を補正して帰還信号とする補正回路とを備える。
この信号増幅装置は、検出手段で増幅手段に入出力する信号を比較し、それらの信号の立上がり時間差と立下がり時間差とを検出し、検出した立上がり時間差と立下がり時間差とから増幅器以降に接続されている回路の特性により増幅器出力に生じる歪み量を算出し、この算出した歪み量をデルタシグマ変調器に帰還する。
本発明に係る他の信号増幅装置は、デルタシグマ変調器と、デルタシグマ変調器から出力される信号を、補正信号に基づいて補正する補正回路と、補正回路から出力される信号をパルス幅変調するパルス幅変調器と、パルス幅変調器から出力されたＰＷＭ信号を増幅して出力信号を得る増幅器と、ＰＷＭ信号と出力信号とから上記増幅器における歪み量を検出し、検出した歪み量に応じた上記補正信号を提供する検出手段とを備える。
この信号増幅装置は、検出手段で増幅手段に入出力する信号を比較し、それらの信号の立上がり時間差と立下がり時間差とを検出し、検出した立上がり時間差と立下がり時間差とから増幅器以降に接続されている回路の特性により増幅器出力に生じる歪み量を算出し、この算出した歪み量に応じた補正信号を補正回路に帰還する。
本発明のさらに他の目的、本発明によって得られる具体的な利点は、以下において図面を参照して説明される実施の形態の説明から一層明らかにされるであろう。
発明を実施するための最良の形態
以下、本発明に係るデルタシグマ変調装置及び信号増幅装置の実施の形態を図面を参照して説明する。
まず、本発明をＤ級電力増幅装置に適用した例を挙げて説明する。
本発明が適用されたＤ級電力増幅装置１は、図４に示すように、オーディオ信号をデルタシグマ変調するデルタシグマ変調器１０と、デルタシグマ変調した信号をＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）変調するＰＷＭ変調器１１と、ＰＷＭ変調された信号Ｓ２を所定の大きさの信号に増幅するスイッチングモジュール１２と、所定の大きさに増幅された信号Ｓ３にフィルタ処理を行い高域の周波数成分を除去するＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）１３とを備える。ＬＰＦ１３で高域の周波数成分を除去された信号は、スピーカ１４に供給され、可聴帯域のオーディオ信号が再生される。
ここで、デルタシグマ変調方法について説明する。信号を標本化する場合、アナログ信号の最高周波数ｆ０の２倍がナイキスト周波数２ｆ０であるが、このナイキスト周波数２ｆ０より小さい標本化周波数ｆ３で標本化すると、ｆ３／２より高い周波数成分のスペクトルがｆ３／２に関して低周波数側に折り返されて出力されてくる。これを折り返し歪み又は折り返し雑音という。入力された信号を積分器に入力し、その出力を量子化器で低ビット数のビット・ストリーム信号に変換し、その信号を入力に一種の負帰還をかけると、積分器の入力は入力信号とデジタル変換された信号の誤差であり、これが０になるようにデジタル出力が出るようになる。このような変調方法をデルタシグマ変調方法という。ループ内の積分器は、量子化ノイズを高域に追いやるノイズシェーピングの作用をもち、その作用は積分器の次数が高まるほど大きくなる。変換精度は、量子化器のサンプリング周波数が高いほどよくなる。そのため、オーバサンプリング技術を併用することが多い。
デルタシグマ変調方法では、この折り返し歪みを防ぐ前処理（アンチエリアシング）を簡素化して行うことができる。入力信号の最高周波数ｆ０と標本化周波数ｆ３とが接近している場合、前処理回路（アンチエリアシング・フィルタ）は、急峻な特性が要求される。このようなアナログフィルタは実現が難しいため、少なからず信号にも悪影響を与える。そこで、本来の標本化周波数ｆ３より高い周波数で量子化を行うと、ナイキスト周波数２ｆ０も高い周波数帯域に移動するので、ゆるやかな特性のアナログフィルタで済み、信号への影響も少なくなる。その後、本来のナイキスト周波数２ｆ０以上の信号成分を除去し、データを所定の間隔で間引く。したがって、デルタシグマ変調方法では、信号に悪影響を与えることなく高い周波数成分の信号を除去することができる。
デルタシグマ変調方法は、高い周波数成分の信号を除去することにより、入力データより量子化ビット数の少ないデータに変換することができる。さらにノイズシェーピングという作用を持ち合わせているので、量子化ビット数を減らすこともできる。
なお、デルタシグマ変調方法は、Ｄ／Ａ変換を行う場合やＡ／Ｄ変換を行う場合にも応用できる。Ｄ／Ａ変換を行う場合、デルタシグマ変調器１０は全てデジタル回路で組むことになり、減算器や積分器等もデジタル回路となる。
デルタシグマ変調方式によるデータ変換では、全高調波歪率（全高調波成分と信号の比）やＳ／Ｎ比などのオーディオ特性を比較的容易に高性能に実現可能であり、ノイズシェーピング技術により、例えば、１６ビット以上のＰＣＭデジタル信号を１ビットから数ビットの低ビット数の量子化信号に変換し、数ビットのローカル変換器で所望の出力信号に再生することが可能である。
上述したデルタシグマ変調方法により信号にデルタシグマ変調を行うデルタシグマ変調器１０は、図５に示すように、オーディオ信号が入力される入力端子１００と、オーディオ信号と遅延信号とを減算する減算器１０１と、減算器１０１の出力を積分する積分器１０２と、積分器１０２の出力を量子化して出力する量子化器１０３と、後述する補正テーブル１０６を内蔵している補正回路１０４と、補正回路１０４の出力信号Ｓ４を１クロック（量子化器１０３の動作クロック）分だけ遅延して上記減算器１０１に遅延信号として入力する遅延回路１０７とを備える。例えば、入力オーディオ信号は、２４ビット、サンプリング周波数７６８ｋＨｚ（＝４８ｋＨｚ×１６）のデジタル・オーディオデータ、出力オーディオ信号は、６ビット、サンプリング周波数７６８ｋＨｚのデジタル信号である。
スイッチングモジュール１２は、スイッチング動作により信号を増幅する増幅器である。スイッチングモジュール１２は、電源をＯＮ及びＯＦＦするためのスイッチ回路であり、ＯＮにすると最大の電力が供給され、ＯＦＦにすると電力の供給が行われなくなる。このＯＮ及びＯＦＦを、同じインターバルで繰り返すと、半分の平均出力が得られ、ＯＮの時間が長ければ大きな出力となり、短ければ小さな出力となる。スイッチングモジュール１２は、このＯＮ及びＯＦＦの比率によって、得られる平均出力の変化を利用した増幅器である。なお、スイッチングモジュール１２は、ＰＷＭ変調器１１から入力される信号のパルス幅の大小に応じて、スイッチのＯＮ及びＯＦＦの比率を制御する。
また、スイッチングモジュール１２は、通常、入力信号に比べて高い電源電圧で動作するため出力信号に歪みが生じる。また、ＬＰＦ１３によっても歪みが生じる。本発明では、歪みを発生するスイッチングモジュール１２及びＬＰＦ１３の特性を考慮した補正テーブル１０６を有する補正回路１０４をデルタシグマ変調器１０に設置することで、デルタシグマ変調器１０より後段で発生する歪みを、予め補正するようにデルタシグマ変調出力を補正して、ＰＷＭ変調器１１及びスイッチングモジュール１２で増幅する際にその歪みを打ち消すよう動作する。以下に補正回路１０４が有する補正テーブル１０６について説明する。
補正回路１０４は、図５に示すように、変換回路１０５と補正テーブル１０６で構成される。補正テーブル１０６は、量子化器１０３で量子化された信号Ｓ１をＰＷＭ変調器１１でパルス信号Ｓ２に変調し、パルス信号Ｓ２をスイッチングモジュール１２で所定の大きさの信号Ｓ３に増幅した際に、前述した図３に示すように、スイッチングモジュール１２やＬＰＦ１３で発生する歪みによりパルス信号Ｓ２のパルス幅Ｔ０と信号Ｓ３のパルス幅Ｔ１とが異なった場合、信号Ｓ３のパルス幅Ｔ１がパルス幅Ｔ０となるように、信号Ｓ１をスイッチングモジュール１２やＬＰＦ１３で発生する歪みを考慮した信号Ｓ４に変換するテーブルである。
量子化器１０３の出力信号Ｓ１は、補正回路１０４の補正テーブル１０６に応じて信号Ｓ４に補正され、入力側に戻される。例えば、図６に示すように、量子化器１０３の出力信号Ｓ１が、ＰＷＭ変調器１１の出力信号Ｓ２のパルス幅ｔ０に相当する値ｙ０であった場合、補正回路１０４の出力信号Ｓ４は、スイッチングモジュール１２で所定の大きさに増幅された信号Ｓ３のパルス幅ｔ１に相当する値ｙ１として入力側に戻される。つまり、デルタシグマ変調器１０では、パルス幅ｔ０相当の値を出力しつつ、次の量子化ノイズの演算では、パルス幅ｔ１相当の値が出力されたものとして演算を行う。
なお、補正回路１０４は、ある入力信号に対して、所定の出力信号を決定する働きをし、組み合わせ論理回路やメモリにより実現する。信号Ｓ１が６ビットの場合、補正テーブルは、６４ワードのメモリで実現でき、信号Ｓ１の値をこのメモリの参照アドレスに変換する機能を変換回路１０５が備えていてもよい。入力信号がアナログ信号である場合、この変換回路１０５はＤ／Ａ変換で構成されていてもよい。
歪みは、スピーカ１４や周囲温度等の要因によっても発生する。スイッチングモジュール１２から出力された信号はこの歪みの影響も受けるので、補正回路１０４は、スピーカ１４や周囲温度等の条件も考慮した補正テーブルを複数備え、使用される環境に応じて上記補正テーブルを切り換えてもよい。図５は、図示しない制御部から制御信号ＳＳが供給され、その制御信号ＳＳにより補正テーブルが選択される構成を示している。
他の例として、補正回路２０４は、図７に示すように、量子化器１０３とＰＷＭ変調器１１との間に設置してもよい。この場合、デルタシグマ変調器２１０のうち、減算器１０１、積分器１０２、量子化器１０３及び遅延回路１０７で構成される部分は通常のデルタシグマ変調回路である。補正回路２０４に備わる補正テーブル２０６は、前述の補正テーブル１０６と構成は同じであるが、出力信号Ｓ１に対応する出力信号Ｓ４の値が異なる。例えば量子化器１０３の出力信号Ｓ１が、ＰＷＭ変調器１１の出力信号Ｓ２のパルス幅ｔ０に相当する値ｙ０であった場合、補正回路２０４の出力信号Ｓ４は、スイッチングモジュール１２で所定の大きさに増幅された信号Ｓ３のパルス幅ｔ１がｔ０に等しくなるような値ｙ２として出力される。つまり、デルタシグマ変調器２１０では、内部の量子化器１０３がパルス幅ｔ０相当の値を出力しつつ、続くＰＷＭ変調器１１を介してスイッチングモジュール１２の出力信号Ｓ３のパルス幅がｔ０になるように、補正回路２０４により出力値を補正する。変換回路２０５は、前述の変換回路１０５と同様に機能する。同様に、図示しない制御部から制御信号ＳＳが供給され、その制御信号ＳＳにより複数の補正テーブルのうち１つが選択される構成としてもよい。
上述のように構成されたＤ級電力増幅装置１は、デルタシグマ変調器１０の量子化器１０３と遅延回路１０７の間又はデルタシグマ変調器２１０とＰＷＭ変調器１１との間にスイッチングモジュール１２やＬＰＦ１３で発生する歪みを考慮した補正回路１０４又は２０４を設置して、デルタシグマ変調器１０又は２１０から出力された信号をＰＷＭ変調器１１でＰＷＭ変調し、ＰＷＭ変調された信号をスイッチングモジュール１２で所定の大きさの信号に増幅する際に、補正回路１０４又は２０４で考慮したスイッチングモジュール１２やＬＰＦ１３で発生する歪みを打ち消すことにより、オーディオ特性の劣化を防ぐことができる。
Ｄ級電力増幅装置１は、スイッチングモジュール１２、ＬＰＦ１３及びスピーカ１４で発生する歪みの影響を予測制御するため、スイッチングモジュール１２、ＬＰＦ１３及びスピーカ１４の間にノイズ混入の原因となる検出回路等を挿入する必要がないため、簡単にシステムを構成することができる。Ｄ級電力増幅装置１は、デジタル信号処理による予測制御によりスイッチングモジュール１２の歪みを補償するため、電源リップル等のノイズによる影響がなく、さらに、補正テーブルによる予測制御のため、大電力出力時の補正でも、デルタシグマ変調器１０又は２１０が発振しない値を予め選んでおくことができる。
上述した第１の実施の形態では、１次のデルタシグマ変調器を用いた例を述べたが、高次のデルタシグマ変調器を用いてもよい。後述される例のように、量子化器の入出力信号の差分、つまり量子化誤差を入力側に帰還する構成のデルタシグマ変調器にも適用でき、量子化器の出力信号あるいは量子化誤差に対して同様に補正すればよい。
次に、本発明の第２の実施の形態について図面を参照しながら詳細に説明する。
この例は、本発明を図８に示すようなＢＴＬ（Ｂｒｉｄｇｅ  Ｔｉｅｄ  Ｌｏａｄ）接続によるＤ級電力増幅装置２に適用したものである。
ここで、電力増幅器の接続形態について説明する。電力増幅器には、２つのチャンネルをステレオで使用するノーマル接続と、２つのチャンネルをモノラルで使用するＢＴＬ接続とがある。ＢＴＬ接続では、位相が反転した信号を２つの増幅器に入力し、スピーカで合成する。また、ＢＴＬ接続では、スピーカ端子はそれぞれチャンネルの＋側のみを使用する。ＢＴＬ接続することにより、出力信号が大幅に増加し音質が向上する。
上述のような特徴を有するＢＴＬ接続によるＤ級電力増幅装置２は、オーディオ信号をデルタシグマ変調するデルタシグマ変調器２０と、デルタシグマ変調した信号をＰＷＭ変調するＰＷＭ変調器２１と、ＰＷＭ変調した信号を所定の大きさの信号に増幅する第１のスイッチングモジュール２２と、第１のスイッチングモジュール２２により所定の大きさに増幅した信号にフィルタ処理を行い高域の周波数成分を除去する第１のＬＰＦ２３と、ＰＷＭ変調した信号を所定の大きさの信号に増幅する第２のスイッチングモジュール２４と、第２のスイッチングモジュール２４により所定の大きさに増幅した信号にフィルタ処理を行い高域の周波数成分を除去する第２のＬＰＦ２５とを備える。第１のＬＰＦ２３及び第２のＬＰＦ２５で高域の周波数成分を除去された信号は、スピーカ２６に供給されて合成される。
デルタシグマ変調方法は、前述した第１の実施の形態で説明したとおりであるので、更なる詳細な説明は省略する。
デルタシグマ変調器２０は、図９に示すように、オーディオ信号が入力される入力端子１１０と、オーディオ信号と遅延信号とを減算する減算器１１１と、減算器１１１の出力を積分する積分器１１２と、積分器１１２の出力を量子化して出力する量子化器１１３と、後述する補正テーブル１１６を内蔵している補正回路１１４と、補正回路１１４の出力信号を１クロック（量子化器１１３の動作クロック）分だけ遅延して上記減算器１１１に遅延信号として入力する遅延回路１１７とを備える。
第１のスイッチングモジュール２２及び第２のスイッチングモジュール２４の動作については、前述した第１の実施の形態で説明したスイッチングモジュール１２と同様であるので、更なる詳細な説明は省略する。
Ｄ級電力増幅装置２が備える第１のスイッチングモジュール２２及び第２のスイッチングモジュール２４は、通常は、入力信号に比べて高い電源電圧で動作するため出力信号に歪みを発生する。第１のＬＰＦ２３及び第２のＬＰＦ２５によってもコイルにより発生した逆起電力の影響から出力信号に歪みを発生する。本発明では、歪みを発生する第１のスイッチングモジュール２２及び第２のスイッチングモジュール２４と第１のＬＰＦ２３及び第２のＬＰＦ２５との特性を考慮した補正テーブル１１６を有する補正回路１１４をデルタシグマ変調器２０に設置することで、第１のスイッチングモジュール２２及び第２のスイッチングモジュール２４と第１のＬＰＦ２３及び第２のＬＰＦ２５との歪みを予め打ち消す補正を行う。以下に補正回路１１４が有する補正テーブルについて説明する。
量子化器１１３で量子化した信号Ｓ５をＰＷＭ変調器２１でパルス信号Ｓ６とパルス信号Ｓ７とに変調し、パルス信号Ｓ６を第１のスイッチングモジュール２２で所定の大きさの信号Ｓ８に増幅し、パルス信号Ｓ７を第２のスイッチングモジュール２４で所定の大きさの信号Ｓ９に増幅した際に、例えば、図１０に示すように、信号Ｓ９にリンギングが発生した場合、このリンギングにより第１のスイッチングモジュール２２の動作が影響を受け、結果として図１０に示すように、立下がりのタイミングが変化し、パルス幅が変わってしまう。パルス幅が所望の値と異なってしまう原因として他には、図３を参照して前述した各スイッチングモジュールにおける立上がり時間Ｔｒｉｓｅ、立下がり時間Ｔｆａｌｌがそれぞれ異なることも、もちろんある。ＢＴＬ接続による構成では、両方のスイッチングモジュールの出力信号Ｓ８及びＳ９による差動出力によりスピーカ２６が駆動される。それぞれのスイッチングモジュール２２、２４の出力において歪みが発生するとしても、結果的にそれらの差動出力における歪みを補正できればよい。そこで、補正回路１１４では、信号Ｓ５をこれらのスイッチングモジュール２２、２４の出力信号Ｓ８及びＳ９の差動出力で歪みを発生させないように考慮した信号Ｓ１０に変換する補正テーブル１１６を有している。補正回路１１４は、ある入力信号に対して、所定の出力信号を決定する働きをし、組み合わせ回路やメモリにより実現する。例えば、出力信号が６ビットの場合、補正テーブルは、６４ワードのメモリで実現でき、信号Ｓ５の値をこのメモリの参照アドレスに変換する機能を変換回路１１５が備えていてもよい。入力信号がアナログ信号である場合、この変換回路１１５はＤ／Ａ変換で構成されていてもよい。
歪みは、スピーカ２６や周囲温度等の要因によっても発生する。第１のスイッチングモジュール２２及び第２のスイッチングモジュール２４から出力された信号はこの歪みの影響も受けるので、補正回路１１４は、スピーカ２６や周囲温度等の条件も考慮した補正テーブルを複数備え、使用される環境に応じて上記補正テーブルを切り換えてもよい。図９は、図示しない制御部から制御信号ＳＳが供給され、その制御信号ＳＳにより補正テーブルが選択される構成を示している。
さらに他の例として、補正回路２１４は、図１１に示すように、量子化器１１３とＰＷＭ変調器２１との間に設置してもよい。この場合、デルタシグマ変調器２２０のうち、減算器１１１、積分器１１２、量子化器１１３及び遅延回路１１７で構成される部分は通常のデルタシグマ変調回路である。補正回路２１４に備わる補正テーブル２１６は、前述の補正テーブル１１６と構成は同じであるが、出力信号Ｓ５に対応する出力信号Ｓ１０の値が異なる。例えば量子化器１１３の出力信号Ｓ５が、ＰＷＭ変調器２１の出力信号Ｓ６及びＳ７の差動出力パルス幅ｔ０に相当する値ｙ０であった場合、補正回路２１４の出力信号Ｓ１０は、スイッチングモジュール２２、２４で所定の大きさに増幅された信号Ｓ８、Ｓ９の差動出力パルス幅ｔ１がｔ０に等しくなるような値ｙ２として出力される。つまり、デルタシグマ変調器２２０では、内部の量子化器１１３がパルス幅ｔ０相当の値を出力しつつ、続くＰＷＭ変調器２１を介してスイッチングモジュール２２、２４の出力信号Ｓ８、Ｓ９の差動出力パルス幅がｔ０になるように、補正回路２１４により出力値を補正する。変換回路２１５は前述の変換回路１１５と同様に機能する。また、同様に、図示しない制御部から制御信号ＳＳが供給され、その制御信号ＳＳにより複数の補正テーブルのうち１つが選択される構成としてもよい。
上記のように構成されたＤ級電力増幅装置２は、デルタシグマ変調器２０の量子化器１１３と遅延回路１１７の間又はデルタシグマ変調器２２０とＰＷＭ変調器２１との間に、第１のスイッチングモジュール２２及び第２のスイッチングモジュール２４や第１のＬＰＦ２３及び第２のＬＰＦ２５で発生する歪みを考慮した補正回路１１４又は２１４を設置して、デルタシグマ変調器２０又は２２０から出力された信号をＰＷＭ変調器２１でＰＷＭ変調し、ＰＷＭ変調された信号をそれぞれ第１のスイッチングモジュール２２及び第２のスイッチングモジュール２４で所定の大きさの信号に増幅する際に、補正回路１１４又は２１４で考慮した第１のスイッチングモジュール２２及び第２のスイッチングモジュール２４や第１のＬＰＦ２３及び第２のＬＰＦ２５で発生する歪みを打ち消すことにより、オーディオ特性の劣化を防ぐことができる。
本例のＤ級電力増幅装置２は、第１のスイッチングモジュール２２及び第２のスイッチングモジュール２４、第１のＬＰＦ２３及び第２のＬＰＦ２５、スピーカ２６で発生する歪みの影響を予測制御するため、第１のスイッチングモジュール２２及び第２のスイッチングモジュール２４、第１のＬＰＦ２３及び第２のＬＰＦ２５、スピーカ２６の間にノイズ混入の原因となる検出回路等を挿入する必要がないため、簡単にシステムを構成することができる。Ｄ級電力増幅装置２は、デジタル信号処理による予測制御により第１のスイッチングモジュール２２及び第２のスイッチングモジュール２４の歪みを補償するため、電源リップル等のノイズによる影響がなく、さらに、補正テーブルによる予測制御のため、大電力出力時の補正でも、デルタシグマ変調器２０又は２２０が発振しない値を予め選んでおくことができる。
上述した本発明の第２の実施の形態では、１次のデルタシグマ変調器を用いた例を述べたが、高次のデルタシグマ変調器を用いてもよい。後述される例のように、量子化器の入出力信号の差分、つまり量子化誤差を入力側に帰還する構成のデルタシグマ変調器にも適用できる。
次に、本発明の第３の実施の形態について図面を参照しながら詳細に説明する。なお、前述の実施の形態で説明した機能ブロックと同様の機能を有するものには同じ符号を付して詳細な説明は省略する。
本発明は、例えば図１２に示すようなＤ級電力増幅装置３に適用される。
Ｄ級電力増幅装置３は、オーディオ信号をデルタシグマ変調するデルタシグマ変調器３０と、デルタシグマ変調した信号をＰＷＭ変調するＰＷＭ変調器３１と、ＰＷＭ変調した信号Ｓ２を所定の大きさの信号Ｓ３に増幅するスイッチングモジュール３２と、ＰＷＭ変調した信号Ｓ２を所定の大きさの電圧に変換する第１のレベル変換器３３と、スイッチングモジュール３２で所定の大きさに増幅した信号Ｓ３を所定の大きさの電圧に変換する第２のレベル変換器３４と、第１のレベル変換器３３の出力信号Ｓ２１及び第２のレベル変換器３４の出力信号Ｓ３１から立上がり部分の時間差を検出する立上がり検出器３５と、第１のレベル変換器３３の出力信号Ｓ２１及び第２のレベル変換器３４の出力信号Ｓ３１から立下がり部分の時間差を検出する立下がり検出器３６と、立上がり検出器３５の出力信号Ｓ４１及び立下がり検出器３６の出力信号Ｓ５１から歪み量を算出する算出部３７と、スイッチングモジュール３２で所定の大きさに増幅した信号Ｓ３にフィルタ処理を行い高域の周波数成分を除去するＬＰＦ３８とを備える。ＬＰＦ３８で高域の周波数成分が除去された信号は、スピーカ３９に供給され、可聴帯域のオーディオ信号が再生される。
デルタシグマ変調方法により信号にデルタシグマ変調を行うデルタシグマ変調器３０は、図１３に示すように、オーディオ信号が入力される入力端子１００と、オーディオ信号と遅延信号とを減算する減算器１０１と、減算器１０１の出力を積分する積分器１０２と、積分器１０２の出力を量子化して出力する量子化器１０３と、量子化器１０３の出力信号Ｓ１と算出部３７の出力信号ＳＣとを加算する加算器１０８と、加算器１０８の出力信号を１クロック（量子化器１０３の動作クロック）分だけ遅延して減算器１０１に遅延信号として入力する遅延回路１０７とを備える。なお、算出部３７の出力信号ＳＣを量子化器１０３の出力信号に対して適正な値に変換する必要がある場合、算出部３７の出力信号ＳＣを量子化器１０３の出力信号に対して適正な値に補正する補正回路を算出部３７と加算器１０８との間に設置することとする。
他の例として、デルタシグマ変調器２３０は、図１４に示すように、オーディオ信号が入力される入力端子１１０と、オーディオ信号と遅延信号とを減算する減算器１１１と、減算器１１１の出力を量子化する量子化器１１３と、減算器１１１の出力信号、量子化器１１３の出力信号及び算出部３７の出力信号を加算及び／又は減算する加算器１１８と、加算器１１８の出力信号を１クロック（量子化器１１３の動作クロック）分だけ遅延して減算器１１１に遅延信号として入力する遅延回路１１７とを備える構成でもよい。この加算器１１８においては、量子化器１１３の入力信号と出力信号との差分、つまり量子化誤差に対して、算出部３７の出力信号ＳＣにより補正して遅延回路１１７に出力する動作をする。なお、算出部３７の出力信号ＳＣを量子化器１１３の出力信号に対して適正な値に変換する必要がある場合、算出部３７の出力信号ＳＣを量子化器１１３の出力信号に対して適正な値に補正する補正回路を算出部３７と加算器１１８との間に設置する。
スイッチングモジュール３２は、前述した図４に示すスイッチングモジュール１２と同様、スイッチング動作により信号を増幅する増幅器である。スイッチングモジュール３２は、通常、入力信号に比べて高い電源電圧で動作するため出力信号に歪みが発生する。さらに、図３を参照して説明したように、スイッチングモジュールにおける立上がり時間Ｔｒｉｓｅ、立下がり時間Ｔｆａｌｌが異なることも、パルス幅が所望の値と異なってしまう原因として考えられる。ＬＰＦ３８、スピーカ３９及び周囲温度等の要因によっても歪みが発生する。Ｄ級電力増幅器３では、ＰＷＭ変調器３１の出力信号Ｓ２のパルス幅と、上述の要因により歪んだスイッチングモジュール３２の出力信号Ｓ３のパルス幅とからパルス幅の違いを検出し、スイッチングモジュール３２、ＬＰＦ３８、スピーカ３９及び周囲温度等の特性により発生した上述のパルス幅の違いを考慮した補正信号ＳＣをデルタシグマ変調器３０にフィードバックし、スイッチングモジュール３２で増幅する際に打ち消す補正を行う。
以下、図１５を参照して、フィードバックの動作について説明する。
第１のレベル変換器３３は、ＰＷＭ変調器３１の出力信号Ｓ２を立上がり検出器３５及び立下がり検出器３６に適合した信号Ｓ２１に変換する。第２のレベル変換器３４は、スイッチングモジュール３２の出力信号Ｓ３を立上がり検出器３５及び立下がり検出器３６に適合した信号Ｓ３１に変換する。立上がり検出器３５は、信号Ｓ２１の立上がり時点と信号Ｓ３１の立上がり時点とを比較してその差分（時間差）を検出する。立上がり検出器３５は、図１５に示すように、検出した差分から信号Ｓ４１を生成し、算出部３７に供給する。また、立下がり検出器３６は、信号Ｓ２１の立下がり時点と信号Ｓ３１の立下がり時点とを比較してその差分（時間差）を検出する。立下がり検出器３６は、検出した差分から信号Ｓ５１を生成し、算出部３７に供給する。算出部３７は、立上がり検出器３５から供給された信号Ｓ４１及び立下がり検出器３６から供給された信号Ｓ５１から所定のクロック信号に基づきカウンタ信号ＳＣを生成する。カウンタ信号ＳＣは、スイッチングモジュール３２及びＬＰＦ３８等の特性により発生した歪み量に対応する値を表わしている。算出部３７は、カウンタ信号ＳＣをデルタシグマ変調器３０の加算器１０８又は加算器１１８に補正信号として供給する。なお、算出部３７は、図１５に示すクリア信号を検出した場合、カウンタ信号ＳＣをゼロに戻す作業を行う。クリア信号を出力するタイミングは、デルタシグマ変調器３０の動作周期と同一とする。
このように構成されたＤ級電力増幅装置３は、スイッチングモジュール３２、ＬＰＦ３８及びスピーカ３９等の特性により発生する歪み量を第１のレベル変換器３３、第２のレベル変換器３４、立上がり検出器３５、立下がり検出器３６及び算出部３７を介してデルタシグマ変調器３０の加算器１０８又は加算器１１８にフィードバックし、デルタシグマ変調器３０から出力された信号をＰＷＭ変調器３１でＰＷＭ変調し、ＰＷＭ変調された信号をスイッチングモジュール３２で所定の大きさの信号に増幅する際に、フィードバックにより入力したスイッチングモジュール３２、ＬＰＦ３８及びスピーカ３９等の特性により発生する歪み量を打ち消すことにより、デルタシグマ変調処理のＳ／Ｎ比を悪化させることなく、オーディオ特性の劣化を防ぐことができる。
なお、立上がり検出器３５及び立下がり検出器３６が直接、ＰＷＭ変調器３１の出力信号Ｓ２及びスイッチングモジュール３２の出力信号Ｓ３を処理できる場合、第１のレベル変換器３３及び第２のレベル変換器３４は不要となり、さらに、第１のレベル変換器３３及び第２のレベル変換器３４の位置に、遅延回路を設置して、信号Ｓ２と信号Ｓ３のタイミングを図ってもよい。
上述した第３の実施の形態では、１次のデルタシグマ変調器を用いた例を述べたが、高次のデルタシグマ変調器を用いてもよい。
次に、本発明の第４の実施の形態について図面を参照しながら詳細に説明する。
この例は、本発明を図１６に示すようなＤ級電力増幅装置４に適用したものである。
Ｄ級電力増幅装置４は、オーディオ信号をデルタシグマ変調するデルタシグマ変調器４０と、デルタシグマ変調した信号と算出部４８の出力信号ＳＣとを減算する減算器４１と、減算器４１の出力信号をＰＷＭ変調するＰＷＭ変調器４２と、ＰＷＭ変調した信号Ｓ２を所定の大きさの信号Ｓ３に増幅するスイッチングモジュール４３と、ＰＷＭ変調した信号Ｓ２を所定の大きさの電圧に変換する第１のレベル変換器４４と、スイッチングモジュール４３で所定の大きさに増幅した信号Ｓ３を所定の大きさの電圧に変換する第２のレベル変換器４５と、第１のレベル変換器４４の出力信号Ｓ２１及び第２のレベル変換器４５の出力信号Ｓ３１からそれぞれの立ち上がり時点の差分（時間差）を検出する立上がり検出器４６と、第１のレベル変換器４４の出力信号Ｓ２１及び第２のレベル変換器４５の出力信号Ｓ３１からそれぞれの立下がり時点の差分（時間差）を検出する立下がり検出器４７と、立上がり検出器４６の出力信号Ｓ４１及び立下がり検出器４７の出力信号Ｓ５１から歪み量に対応する値を算出する算出部４８と、スイッチングモジュール４３で所定の大きさに増幅した信号Ｓ３にフィルタ処理を行い高域の周波数成分を除去するＬＰＦ４９とを備える。また、ＬＰＦ４９で高域の周波数成分が除去された信号は、スピーカ５０に供給され、可聴帯域のオーディオ信号が再生される。
デルタシグマ変調方法については、前述した第１の実施の形態で説明したとおりであるので、詳細な説明は省略する。
デルタシグマ変調器４０は、図１７に示すように、オーディオ信号が入力される入力端子１２０と、オーディオ信号と遅延信号とを減算する減算器１２１と、減算器１２１の出力を積分する積分器１２２と、積分器１２２の出力を量子化して出力する量子化器１２３と、量子化器１２３の出力信号Ｓ１を１クロック（量子化器１２３の動作クロック）分だけ遅延して減算器１２１に遅延信号として入力する遅延回路１２４とを備える。量子化器１２３の出力信号Ｓ１は、減算器４１に供給される。
なお、算出部４８の出力信号ＳＣを量子化器１２３の出力信号に対して適正な値に変換する必要がある場合、算出部４８の出力信号ＳＣを量子化器１２３の出力信号に対して適正な値に補正する補正回路を算出部４８と減算器４１との間に設置する。
他の例として、デルタシグマ変調器２４０は、図１８に示すように、オーディオ信号が入力される入力端子１３０と、オーディオ信号と遅延信号とを減算する減算器１３１と、減算器１３１の出力を量子化する量子化器１３２と、減算器１３１の出力信号と量子化器１３２の出力信号との間で減算する減算器１３３と、減算器１３３の出力信号を１クロック（量子化器１３２の動作クロック）分だけ遅延して減算器１３１に遅延信号として入力する遅延回路１３４とを備える構成でもよい。
この例においても、算出部４８の出力信号ＳＣを量子化器１３２の出力信号に対して適正な値に変換する必要がある場合、算出部４８の出力信号ＳＣを量子化器１３２の出力信号に対して適正な値に補正する補正回路を算出部４８と減算器２１との間に設置する。
スイッチングモジュール４３の動作については、前述した第１の実施の形態で説明したスイッチングモジュール１２の動作と同様であるので、詳細な説明は省略する。
Ｄ級電力増幅装置４が備えるスイッチングモジュール４３は、通常、入力信号に比べて高い電源電圧で動作するため出力信号に歪みが発生する。さらに、図３を参照して説明したように、スイッチングモジュールにおける立上がり時間Ｔｒｉｓｅ、立下がり時間Ｔｆａｌｌが異なることも、パルス幅が所望の値と異なってしまう原因として考えられる。歪みは、ＬＰＦ４９、スピーカ５０及び周囲温度等の要因によっても発生する。Ｄ級電力増幅器４では、ＰＷＭ変調器４２の出力信号Ｓ２のパルス幅と、上述の要因により歪んだスイッチングモジュール４３の出力信号Ｓ３のパルス幅とからそれらのパルス幅の違い（時間差）を検出し、スイッチングモジュール４３及びＬＰＦ４９等の特性により発生した上述のパルス幅の違いを考慮した補正信号ＳＣをデルタシグマ変調器４０にフィードバックし、スイッチングモジュール４３で増幅する際に打ち消す補正を行う。以下にフィードバックの動作について説明する。
第１のレベル変換器４４は、ＰＷＭ変調器４２の出力信号Ｓ２を立上がり検出器４６及び立下がり検出器４７に適合した信号Ｓ２１に変換する。第２のレベル変換器４５は、スイッチングモジュール４３の出力信号Ｓ３を立上がり検出器４６及び立下がり検出器４７に適合した信号Ｓ３１に変換する。立上がり検出器４６は、信号Ｓ２１の立上がり時点と信号Ｓ３１の立上がり時点とを比較してその差分（時間差）を検出する。立上がり検出器４６は、検出した差分から信号Ｓ４１を生成し、算出部４８に供給する。また、立下がり検出器４７は、信号Ｓ２１の立下がり時点と信号Ｓ３１の立下がり時点とを比較してその差分（時間差）を検出する。立下がり検出器４７は、検出した差分から信号Ｓ５１を生成し、算出部４８に供給する。算出部４８は、供給された信号Ｓ４１及び信号Ｓ５１から所定のクロック信号に基づきカウンタ信号ＳＣを生成する。カウンタ信号ＳＣは、スイッチングモジュール４３及びＬＰＦ４９等の特性により発生した歪み量に対応する値を表わしている。算出部４８は、カウンタ信号ＳＣを減算器４１に補正信号として供給する。なお、算出部４８は、クリア信号を検出した場合、カウンタ信号ＳＣをゼロに戻す作業を行う。クリア信号を出力するタイミングは、デルタシグマ変調器４０の動作周期と同一とする。
このように構成されたＤ級電力増幅装置４は、スイッチングモジュール４３及びＬＰＦ４９等により発生する歪み量を第１のレベル変換器４４、第２のレベル変換器４５、立上がり検出器４６、立下がり検出器４７及び算出部４８を介して減算器４１にフィードバックし、減算器４１から出力された信号をＰＷＭ変調器４２でＰＷＭ変調し、ＰＷＭ変調された信号をスイッチングモジュール４３で所定の大きさの信号に増幅する際に、フィードバックにより入力したスイッチングモジュール４３やＬＰＦ４９等で発生する歪み量を打ち消すことにより、デルタシグマ変調処理のＳ／Ｎ比を悪化させることなく、オーディオ特性の劣化を防ぐことができる。
立上がり検出器４６及び立下がり検出器４７が直接ＰＷＭ変調器４２の出力信号Ｓ２及びスイッチングモジュール４３の出力信号を処理できる場合、第１のレベル変換器４４及び第２のレベル変換器４５は不要となり、さらに、第１のレベル変換器４４及び第２のレベル変換器４５の位置に、遅延回路を設置して、信号Ｓ２と信号Ｓ３のタイミングを図ってもよい。
上述した第４の実施の形態では、１次のデルタシグマ変調器を用いた例を述べたが、高次のデルタシグマ変調器を用いてもよい。
産業上の利用可能性
以上詳細に説明したように、本発明に係るデルタシグマ変調装置では、増幅器及び／又はフィルタの特性を考慮した補正テーブルを有する補正回路をデルタシグマ変調器の量子化器と遅延回路との間又はデルタシグマ変調器とパルス幅変調器との間に設けることで、デルタシグマ変調器及びパルス幅変調器で変調した信号を増幅器で所定の大きさの信号に増幅する際に、補正回路で考慮した増幅器及び／又はフィルタで発生する歪みを打ち消し、オーディオ特性の劣化を防ぐことができる。
本発明に係る信号増幅装置では、パルス幅変調器より後段に接続されている回路の特性により発生する歪みを増幅器の入力信号及び出力信号の差分から検出し、検出した歪み量をデルタシグマ変調器あるいは減算器にフィードバックし、デルタシグマ変調器及びパルス幅変調器で変調した信号を増幅器で所定の大きさの信号に増幅する際に、フィードバックした歪み量を打ち消すので、デルタシグマ変調処理のＳ／Ｎ比を悪化させることなく、オーディオ特性の劣化を防ぐことができる。
【図面の簡単な説明】
図１は、オーディオ信号を再生する再生装置のブロック図である。
図２は、デルタシグマ変調器のブロック図である。
図３は、ＰＷＭ変調された信号の波形とスイッチングモジュール１２で増幅された信号の波形とを示す図である。
図４は、本発明を適用したオーディオ信号を増幅するＤ級電力増幅装置のブロック図である。
図５は、本発明を適用したＤ級電力増幅装置が備える第１のデルタシグマ変調器のブロック図である。
図６は、本発明を適用したＤ級電力増幅装置が備える補正回路の補正テーブルを示す図である。
図７は、本発明を適用したＤ級電力増幅装置が備える第２のデルタシグマ変調器のブロック図である。
図８は、本発明を適用したオーディオ信号を増幅するＢＴＬ接続によるＤ級電力増幅装置のブロック図である。
図９は、本発明を適用したＢＴＬ接続によるＤ級増幅装置が備える第１のデルタシグマ変調器のブロック図である。
図１０は、第２のスイッチングモジュールのリンギングにより第１のスイッチングモジュールが影響を受けたときの波形を示す図である。
図１１は、本発明を適用したＢＴＬ接続によるＤ級増幅装置が備える第２のデルタシグマ変調器のブロック図である。
図１２は、本発明を適用したオーディオ信号を増幅するＤ級電力増幅装置のブロック図である。
図１３は、本発明を適用したＤ級電力増幅装置が備える第３のデルタシグマ変調器のブロック図である。
図１４は、本発明を適用したＤ級電力増幅装置が備える第４のデルタシグマ変調器のブロック図である。
図１５は、ＰＷＭ変調された信号の波形と、スイッチングモジュールで増幅された信号の波形と、立上がり成分の差分により生成した波形と、立下がり成分の差分により生成した波形と、カウンタ出力波形と、クリア信号の波形とを示す図である。
図１６は、本発明を適用したオーディオ信号を増幅するＤ級電力増幅装置のブロック図である。
図１７は、本発明を適用したＤ級電力増幅装置が備える第５のデルタシグマ変調器のブロック図である。
図１８は、本発明を適用したＤ級電力増幅装置が備える第６のデルタシグマ変調器のブロック図である。
【図１】
2003030373.tif 000003
【図２】
2003030373.tif 000004
【図３】
2003030373.tif 000005
【図４】
2003030373.tif 000006
【図５】
2003030373.tif 000007
【図６】
2003030373.tif 000008
【図７】
2003030373.tif 000009
【図８】
2003030373.tif 000010
【図９】
2003030373.tif 000011
【図１０】
2003030373.tif 000012
【図１１】
2003030373.tif 000013
【図１２】
2003030373.tif 000014
【図１３】
2003030373.tif 000015
【図１４】
2003030373.tif 000016
【図１５】
2003030373.tif 000017
【図１６】
2003030373.tif 000018
【図１７】
2003030373.tif 000019
【図１８】
2003030373.tif 000020
【国際調査報告】
2003030373.tif 000021
2003030373.tif 000022