【事件の表示】
　特願２００５−２３２４３３「デジタル／アナログコンバータとこれを利用した表示装置，およびその表示パネルと駆動方法」拒絶査定不服審判事件〔平成１８年　４月２０日出願公開、特開２００６−１０６６９６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯 
　特許出願：平成１７年８月１０日　 
　（パリ条約による優先権主張　２００４年１０月８日（KR）韓国） 
　手続補正：平成２０年９月２日  
　拒絶査定：平成２２年３月１８日（送達日：同年３月２３日） 
　拒絶査定不服審判の請求：平成２２年７月２３日  
　手続補正：平成２２年７月２３日  
　拒絶理由通知：平成２４年２月２１日（発送日：同年２月２８日）　　　　　　　　（以下、「当審拒絶理由」という。） 
　手続補正：平成２４年５月２８日（以下、「本件補正」という。）
　意見書：平成２４年５月２８日 
 　　 
 　 
 ２．本願発明 
　本願の請求項１ないし２２に係る発明は、本件補正によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし２２に記載された事項により特定されるとおりのものと認められるところ、その請求項１５に係る発明は次のとおりである。  
 　　 
 「複数の階調データを階調電流に変換して出力するデジタル／アナログコンバータにおいて：
　前記複数の階調データが第１階調領域を含む複数の階調領域に分けられ，前記分けられた複数の階調領域中の，前記階調データの上位ビットデータである第１データに対応する階調領域の第１電流を出力する第１電流出力部と；
　前記複数の階調領域中の，前記第１データに対応する階調領域の第１電圧を選択して出力する多重化部と；
　前記多重化部から出力された前記第１電圧と，前記階調データの下位ビットデータである第２データとを利用して第２電流を出力する第２電流出力部と；
を含み，
　前記第２電流出力部は，前記第１階調領域をさらに複数のサブ領域に分け，前記複数のサブ領域の少なくとも２つのサブ領域間において，前記第２データに対する第２電流の変化量は互いに異なり，
　前記第１階調領域は，前記複数の階調領域のうち最も階調が低い階調領域であることを特徴とする，デジタル／アナログコンバータ。」（以下、「本願発明」という。） 
 　 
 　 
 ３． 当審拒絶理由 
　これに対し、当審拒絶理由における理由２の概要は、本願発明は、本願の優先日前に頒布された刊行物である実公昭５９−３４１９１号公報（考案の名称：ＤＡ変換装置、出願人：日本ビクター株式会社、公告日：昭和５９年９月２１日、以下、「引用例」という。）に記載された発明に基づいて、その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない、というものである。 
 　 
 　 
 ４．引用例記載の事項・引用発明 
 （１）記載事項 
　引用例には、次の事項（ａ）ないし（ｃ）が図面とともに記載されている。 
 　 
 （ａ）「考案の詳細な説明 
　この考案は、ＤＡ変換回路のアナログ出力の特性を所望の非線形に補正する手段に関するもので、その目的とするところは、例えば発光ダイオードのような非線形負荷に対してこれと逆特性をなす非線形のアナログ出力を与えることのできるＤＡ変換回路を提供することにある。 
　デジタル信号をアナログ信号に変換するＤＡ変換器によって、デジタル信号を電流あるいは電圧値に変換する場合には、２進法による重みづけ、つまり、１，２，４，８・・・のような値の電流あるいは電圧値を加算することによってアナログ化された出力を得ている。」（第１頁左欄第３３行〜同右欄第８行） 
　
（ｂ）「第３図はこの考案によるＤＡ変換回路の一実施例の回路図を示し、第１ビットのデジタル入力によって、スイッチング素子Ｓ１を通じて電流Ｉを流し、以下第２ビットのスイッチング素子Ｓ２によって電流２Ｉを流し、第３ビットのスイッチング素子Ｓ３によって電流４Ｉを流し、これらの電流源として定電流抵抗Ｒ１，Ｒ２，Ｒ３と共通電源Ｅ０を備える点は従来回路と同様である。 
　ただし、実施例の回路には第４ビットがオンになった場合に上記の電流ＩをΔだけ増加させるための電源Ｅ１が付加されており、第４ビットのデジタル入力によってスイッチング素子Ｓ４’がオンになつた場合に、これより下位ビット、つまり、第１，第２，第３ビットに流れる電流を各ビットの重みづけに従ってそれぞれＩ＋Δ，２（Ｉ＋Δ），４（Ｉ＋Δ）に増加させる。 
　次に・・・ 
　すなわち、第２図の電流出力ｉ０は、第４ビットオン以降は、電流ｉ１の値に変り、その出力特性は折線状の非線形になる。」（第２頁左欄第１１行〜同右欄第３行） 
 　 
 （ｃ）「なお、上記実施例では最上位ビットにおいて補正を１回行った場合について述べているが、この考案はこれに限定されるものではなく、必要に応じて最下位ビット以外の各ビットにおいて複数回の補正を行なうこともでき、さらに、電流補正値Δの値を変えることによって所望形状の折線を得ることができる。 
　第４図はこのような実施例として第３ビットと第４ビットにおいて２回の補正を行ない、かつ、各回のΔの値を変えた場合の特性を示すもので、第２図のｉ１の特性と比べると、より細かい特性の補正を行なっている。」（第２頁右欄第４行〜第１５行） 
 
 　 
 （２）引用発明　 
 ・前記記載（ａ）（ｂ）、図２，３より、引用例には次の発明が記載されているものと認められる。 
 　 
 「デジタル信号をアナログ電流信号に変換して出力するＤＡ変換器において、前記デジタル信号が複数のビットからなり、その上位の第４ビットのデジタル入力に対応する電流を出力するための、共通電源Ｅ０、電源Ｅ１、スイッチング素子Ｓ４・Ｓ４’、を含む回路と、下位の第１・２・３ビットのデジタル入力によってそれぞれ電流Ｉ・２Ｉ・４Ｉを流す、スイッチング素子Ｓ１・Ｓ２・Ｓ３を含む回路と、第４ビットがオンになった場合に上記の電流ＩをΔだけ増加させるために、スイッチング素子Ｓ４’をオンして電源Ｅ１の電圧を付加する回路と、を含むＤＡ変換器。」（以下、「引用発明」という。） 
 　 
 　 
 ５．対比 
　本願発明と引用発明とを対比する。 
　
　ここで、引用発明の「デジタル信号」は複数のビットからなることから「複数の階調領域に分けられ」る「複数の階調データ」であることは明らかであるし、それを変換した「アナログ電流信号」が「階調電流」となることも当然である。 
　また、引用発明の「第４ビットのデジタル入力」が上位ビットに、「第１・２・３ビットのデジタル入力」が下位ビットに対応するところから、これらはそれぞれ本願発明の「前記階調データの上位ビットデータである第１データ」「前記階調データの下位ビットデータである第２データ」に対応し、そうすると、引用発明の「上位の第４ビットのデジタル入力に対応する電流を出力するための、共通電源Ｅ０、電源Ｅ１、スイッチング素子Ｓ４・Ｓ４’、を含む回路」が、本願発明の「前記階調データの上位ビットデータである第１データに対応する階調領域の第１電流を出力する第１電流出力部」に相当する。 
　また、引用発明の「第４ビットがオンになった場合に上記の電流ＩをΔだけ増加させるために、スイッチング素子Ｓ４’をオンして電源Ｅ１の電圧を付加する回路」は、「第４ビットのデジタル入力」（本願発明の「前記階調データの上位ビットデータである第１データ」に対応）に応じて電源をＥ０からＥ０＋Ｅ１へ切り替えるものであるから、本願発明の「前記複数の階調領域中の，前記第１データに対応する階調領域の第１電圧を選択して出力する多重化部」に相当する。 
　そして、引用発明の「下位の第１・２・３ビットのデジタル入力によってそれぞれ電流Ｉ・２Ｉ・４Ｉを流す、スイッチング素子Ｓ１・Ｓ２・Ｓ３を含む回路」は、上記「電源Ｅ１の電圧を付加する回路」（本願発明の「多重化部」に対応）から出力される電圧Ｅ０＋Ｅ１（本願発明の「第１電圧」に対応）が用いられる際には、出力される電流ＩがそれぞれΔだけ増加したもの（本願発明の「第２電流」に対応）となるのであるから、本願発明の「前記多重化部から出力された前記第１電圧と，前記第２データとを利用して前記第２電流を出力する第２電流出力部」に相当する。 
 　 
　してみると、両者の一致点、相違点は次のとおりである。 
 　 
 （一致点） 
「複数の階調データを階調電流に変換して出力するデジタル／アナログコンバータにおいて：
　前記複数の階調データが第１階調領域を含む複数の階調領域に分けられ，前記分けられた複数の階調領域中の，前記階調データの上位ビットデータである第１データに対応する階調領域の第１電流を出力する第１電流出力部と；
　前記複数の階調領域中の，前記第１データに対応する階調領域の第１電圧を選択して出力する多重化部と；
　前記多重化部から出力された前記第１電圧と，前記階調データの下位ビットデータである第２データとを利用して第２電流を出力する第２電流出力部と；
を含む，デジタル／アナログコンバータ。」 
 　 
 （相違点） 
　本願発明が「前記第２電流出力部は，前記第１階調領域がさらに複数のサブ領域に分けられ，前記複数のサブ領域の少なくとも２つのサブ領域間において，前記第２データに対する第２電流の変化量が互いに異なり，
　前記第１階調領域は，前記複数の階調領域のうち最も階調が低い階調領域であることを特徴とする」のに対し、引用発明ではそのような構成がとられていない点。
  　
 　 
 ６．判断 
　上記相違点について検討する。 
　上記の「４．引用例記載の事項・引用発明」における「（１）記載事項　（ｃ）」に示したように、引用例において、必要に応じて最下位ビット以外の各ビットにおいて複数回の補正を行なうこともでき、さらに、電流補正値Δの値を変えることによって所望形状の折線を得ることができることが記載されている。これは本願発明における、第２データに対する第２電流の変化量が互いに異なる複数のサブ領域を設ける構成に相当する。
　また、該サブ領域をいずれの階調領域へ配置するかは、補正処理においてどのような補正曲線を採用するかなど（例えば、変化の急な領域に対応する補正曲線を近似しようとする際には、より細かく領域を分割すべきであることは、自明の範疇のものである。）に応じて当業者が適宜選択すべき設計事項に過ぎず、最も階調が低い階調領域を選択することも、当業者が容易になし得たものである。 
　そして、本願発明の作用効果も、引用発明から当業者が予測可能なものであって、格別のものではない。 
 　 
　したがって、本願発明は、引用発明に基づいて当業者が容易に発明し得たものといえる。 
 　 
 　 
 ７．請求人の主張について 
　審判請求人は、前記意見書において、概略、以下のように主張しているので、検討する。 
　
 （１）請求人の主張の概要 
「ここで、審判長殿は、補正前の請求項１８、１９に記載の発明に対して『階調領域、サブ領域、及び変化量等の設定は、当業者が適宜選択すべき設計事項に過ぎない。』と認定されました。
　しかしながら、上述したように、本願請求項１５に記載の発明は、本願当初明細書の段落００７５に記載の問題の解決を図ると共に、「（前略）〜さらに正確なガンマ補正を行う」（本願当初明細書の段落００７６引用）ことができるという格別の効果を奏します。
　したがって、本願請求項１５に記載の発明に係る構成は、審判長殿が認定されたような『設計事項に過ぎない』ものではありません。」 
 　 
 （２）そこで、検討するに、上記「６．判断」で説示したとおり、サブ領域をいずれの階調領域へ配置するかは当業者が適宜選択すべき設計事項に過ぎず、最も階調が低い階調領域を選択することも、当業者が容易になし得たものである。 また、そもそも本願発明は「デジタル／アナログコンバータ」に関するものであって、その用途（有機ＥＬ表示装置など）も特定されておらず、したがってどのような補正曲線が採用されるのかも不定なのであるから、「最も階調が低い階調領域」を選択して複数のサブ領域に分けることにより、必ずしも「さらに正確なガンマ補正」が実現されるとも認められない。
　
　したがって、審判請求人の主張は採用できない。 
 　 
 　 
 ８．むすび 
　以上のとおり、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　したがって、他の請求項に係る発明について審理するまでもなく、本願は当審拒絶理由によって拒絶すべきものである。 
　よって、結論のとおり審決する。