【事件の表示】
　特願２００６−１８４０１５「半導体装置およびその製造方法」拒絶査定不服審判事件〔平成２０年　１月２４日出願公開、特開２００８−　１６５２３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１８年７月４日を出願日とする特許出願であって、平成２４年１月１９日付けの拒絶理由通知に対して同年３月２６日に意見書及び手続補正書が提出され、さらに、同年５月１６日付けの最後の拒絶理由通知に対して同年７月１３日に意見書及び手続補正書が提出されたが、同年８月８日付けで、同年７月１３日に提出された手続補正書による補正が却下されるとともに拒絶査定がなされた。
　それに対して、同年１１月１４日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、平成２５年２月１２日付けで審尋がなされ、それに対する回答書は提出されなかった。
　
第２　補正の却下の決定
【結論】
　平成２４年１１月１４日に提出された手続補正書による補正を却下する。
　
【理由】
１　補正の内容
　平成２４年１１月１４日に提出された手続補正書による補正（以下「本件補正」という。）は、補正前の特許請求の範囲（同年３月２６日に提出された手続補正書により補正された特許請求の範囲）の請求項１〜４を、補正後の特許請求の範囲の請求項１〜４と補正するとともに、明細書の補正を行うものであり、補正前後の請求項１は各々以下のとおりである。
　
（補正前）
　「【請求項１】
　半導体基板上にゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極の両側の前記半導体基板上にサイドウォール絶縁膜を介してエクステンション領域を形成し、前記エクステンション領域上に不純物を含有してなるソース・ドレイン領域を選択エピタキシャル成長によって形成する工程を備えた半導体装置の製造方法であって、
　前記選択エピタキシャル成長は、
　ヒ素をドーピングしながらシリコンとゲルマニウムとを前記エクステンション領域上に選択的にエピタキシャル成長させることを特徴とする半導体装置の製造方法。」
　
（補正後）
　「【請求項１】
　半導体基板上にゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極の両側の前記半導体基板上にサイドウォール絶縁膜を介してエクステンション領域を形成し、前記エクステンション領域上に不純物を含有してなるソース・ドレイン領域を選択エピタキシャル成長によって形成する工程を備えた半導体装置の製造方法であって、
　前記選択エピタキシャル成長は、
　エピタキシャル成長雰囲気の圧力を大気圧とした状態で、ヒ素をドーピングしながらシリコンとゲルマニウムとを前記エクステンション領域上に選択的にエピタキシャル成長させることを特徴とする半導体装置の製造方法。」
　
２　補正事項の整理
　本件補正による補正事項を整理すると、次のとおりである。
　
（１）補正事項１
　補正前の請求項１の「前記選択エピタキシャル成長は、　ヒ素をドーピングしながらシリコンとゲルマニウムとを前記エクステンション領域上に選択的にエピタキシャル成長させる」を、「前記選択エピタキシャル成長は、　エピタキシャル成長雰囲気の圧力を大気圧とした状態で、ヒ素をドーピングしながらシリコンとゲルマニウムとを前記エクステンション領域上に選択的にエピタキシャル成長させる」と補正して、補正後の請求項１とすること。
　
（２）補正事項２
　補正前の明細書の発明の名称の「半導体装置およびその製造方法」を、「半導体装置の製造方法」と補正して、補正後の明細書の発明の名称とすること。
　
（３）補正事項３
　補正前の明細書の００１１及び００１８段落を補正して、各々補正後の明細書の００１１及び００１８段落とすること。
　
（４）補正事項４
　補正前の明細書の００１５〜００１７段落を削除すること。
　
３　新規事項追加の有無及び補正の目的についての検討
（１）補正事項１について
　補正事項１により補正された部分は、本願の願書に最初に添付した明細書（以下「当初明細書」という。また、本願の願書に最初に添付した明細書、特許請求の範囲又は図面を「当初明細書等」という。）の００３０段落、及び００４１段落等に記載されているものと認められるから、補正事項１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項１は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　また、補正事項１は、補正前の請求項１に記載されていた発明特定事項である「前記エクステンション領域上に不純物を含有してなるソース・ドレイン領域を選択エピタキシャル成長によって形成する工程」について、「エピタキシャル成長雰囲気の圧力」を「大気圧とした状態」に限定するものであるから、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項１は、特許法第１７条の２第４項に規定する要件を満たす。
　
（２）補正事項２〜４について
　補正事項２〜４は、補正事項１により補正された特許請求の範囲と整合を取るために明細書を補正するものであるから、補正事項１と同様に特許法第１７条の２第３項に規定する要件を満たす。
　
（３）新規事項追加の有無及び補正の目的についての検討のまとめ
　以上検討したとおりであるから、本件補正は特許法第１７条の２第３項及び第４項に規定する要件を満たす。
　そして、本件補正は特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるのか否か（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するものであるのか否か）について、以下において更に検討する。
　
４　独立特許要件について
（１）補正後の発明
　本願の本件補正による補正後の請求項１に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１に記載されている事項により特定されるとおりのものであり、その請求項１に係る発明（以下「補正発明」という。）は、請求項１に記載されている事項により特定される、上記１の「（補正後）」の箇所に記載したとおりのものであり、再掲すると次のとおりである。
　
　「【請求項１】
　半導体基板上にゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極の両側の前記半導体基板上にサイドウォール絶縁膜を介してエクステンション領域を形成し、前記エクステンション領域上に不純物を含有してなるソース・ドレイン領域を選択エピタキシャル成長によって形成する工程を備えた半導体装置の製造方法であって、
　前記選択エピタキシャル成長は、
　エピタキシャル成長雰囲気の圧力を大気圧とした状態で、ヒ素をドーピングしながらシリコンとゲルマニウムとを前記エクステンション領域上に選択的にエピタキシャル成長させることを特徴とする半導体装置の製造方法。」
　
（２）引用刊行物に記載された発明
　ア　本願の出願前に日本国内において頒布され、原査定の根拠となった平成２４年５月１６日付けの最後の拒絶理由通知において引用された刊行物である特開平８−３３０５８２号公報（以下「引用例」という。）には、図２〜４とともに次の記載がある（ここにおいて、下線は当合議体が付加したものである。）。
　
　（ア）「【０００１】
【産業上の利用分野】
この発明は、ＭＯＳＦＥＴおよびその製造方法、特にエレベーティッド・ソースドレイン法を用いたＭＯＳＦＥＴの製造方法に関する
【０００２】
【従来の技術】従来の、ＭＯＳＦＥＴの製造方法の一例として、エレベーティッド・ソースドレイン法を用いた方法が、文献：「Extended abstract of the 1994 International conference on solid state devices and materials (Yokohama,1994)pp.482-484 」に開示されている。
エレベーティッド・ソースドレイン法では、ゲートとの間にサイドウォールを介在させてゲートの両側に成長させたソース・ドレイン層をソース・ドレイン領域の一部にする。このため、このソース・ドレイン層を厚くすることで、ソース・ドレイン抵抗の低減を図ることができる。さらに、この方法では、このソース・ドレイン層から不純物を拡散させて、浅い接合のソース・ドレイン領域を形成することにより、ショートチャネル効果を抑制することができる
　
　（イ）「【００２７】（第２実施例）
第２実施例では、図２〜図４を参照して、第２の発明のＭＯＳＦＥＴの製造方法の一例について説明する
【００２８】第２実施例では、先ず、
ｐ型のシリコン基板１０上に、厚さ１０ｎｍのゲート絶縁膜１２を介して、ポリシリコンからなるゲート１４を形成する
【００２９】次に、
このゲート部１４および露出した基板１０面を覆う第１絶縁膜３０を形成する
【００３０】次に、
この第１絶縁膜３０に対して１回目の異方性ドライエッチングを行うことにより、ゲート部１４の側壁に第１サイドウォール３０ａを形成する
【００３１】次に、１回目の異方性エッチングによって露出した
基板１０上に、選択エピタキシャル成長により、選択的に第１ソース・ドレイン層（以下、第１エピ層とも称する）３２成長させる
【００３２】次に、
この第１ソース・ドレイン層３２上およびゲート部１４の上側（この実施例では、ポリシリコン層１４ａ）を覆う第２絶縁膜３６を形成する
【００３３】次に、
この第２絶縁膜３６に対して２回目の異方性エッチングを行うことにより、第１サイドウォール３０ａの側壁に、第２サイドウォール３６ａを形成する
【００３４】次に、２回目の異方性エッチングによって露出した
第１エピ層３２上に、選択エピタキシャル成長により、選択的に第２ソース・ドレイン層（以下、第２エピ層とも称する）４０を成長させる
【００３５】尚、第２エピ層を成長させる際に、ポリシリコン層３４上には、ポリシリコン層４２ａが成長する。このポリシリコン層４２ａおよび３４およびゲート部１４は、ゲートとして機能する。また、第１および第２エピ層３２および４０を合わせてソース・ドレイン層４４とする（図４の（Ａ））。
【００３６】次に、８５０℃の温度下で３０分間熱処理を行うことにより、
第１ソース・ドレイン層から基板へｎ型の不純物を固相拡散させて厚さ４０ｎｍ程度の拡散層４６を形成する
　
　（ウ）「【００６０】上述した各実施例では、これらの発明を特定の材料を使用し、特定の条件で形成した例についてのみ説明したが、これらの発明は多くの変更および変形を行うことができる。例えば、上述した各実施例では第１導電型をｐ型、第２導電型をｎ型としたが、これらの発明では第１導電型をｎ型、第２導電型をｐ型としても良い。
【００６１】また、上述した各実施例では基板としてシリコン基板を用いたが、これらの発明では、シリコン系基板ならば良く、例えば、シリコン基板上にＳｉＧｅまたはＳｉＣをエピタキシャル成長したものを基板としても良い。
【００６２】また、
上述した各実施例では、ソース・ドレイン層としてシリコンのエピタキシャル層を選択成長させたが、
これらの層として、シリコンの代わりに例えばＳｉＧｅを選択成長させても良い
【００６３】また、上述した第２〜４実施例では、異方性エッチングとして異方性ドライエッチングを行ったが、これらの発明では異方性エッチングとして異方性ウエットエッチングを行っても良い。
【００６４】また、
上述した第２〜４実施例では、ソース・ドレイン層を選択エピタキシャル成長する際に、不純物をドープした
【００６５】また、上述した第２〜４実施例では、ソース・ドレイン層を選択エピタキシャル成長する際にゲート部１４上にポリシリコン層を成長させたが、これらの発明では、ゲート部１４上には、必ずしもポリシリコン層を成長させなくとも良い。」
　
　イ　以上を総合すると、引用例には、次の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「ｐ型のシリコン基板１０上に、ゲート絶縁膜１２を介して、ポリシリコンからなるゲート１４を形成し、
　ゲート部１４の側壁に絶縁膜からなる第１サイドウォール３０ａを形成し、
　基板１０上に、選択エピタキシャル成長により、ｎ型の不純物をドープした第１ソース・ドレイン層３２を成長させ、
　第１サイドウォール３０ａの側壁に、絶縁膜からなる第２サイドウォール３６ａを形成し、
　第１ソース・ドレイン層３２上に、選択エピタキシャル成長により、ｎ型の不純物をドープした第２ソース・ドレイン層４０を成長させる工程を備えたＭＯＳＦＥＴの製造方法であって、
　第１ソース・ドレイン層３２及び第２ソース・ドレイン層４０は、ＳｉＧｅを選択成長させたものであり、選択エピタキシャル成長する際に、ｎ型の不純物をドープしたものであるＭＯＳＦＥＴの製造方法。」
　
（３）補正発明と引用発明との対比
　ア　引用発明の「ｐ型のシリコン基板１０」、「ゲート絶縁膜１２」、「ポリシリコンからなるゲート１４」、「絶縁膜からなる第１サイドウォール３０ａ」、「ＭＯＳＦＥＴ」は、各々補正発明の「半導体基板」、「ゲート絶縁膜」、「ゲート電極」、「サイドウォール絶縁膜」、「半導体装置」に相当する。
　また、補正発明の「エクステンション領域」、「ソース・ドレイン領域」は、本願明細書の００２１及び００２５段落の記載を参酌すると、各々「エレベーテッド・ソース・ドレイン・エクステンション構造」、「エレベーテッド・ソース・ドレイン構造」と呼ばれるものであって、補正発明において、「半導体基板上」に形成されるものが「エクステンション領域」であり、「エクステンション領域上」に形成されるものが「ソース・ドレイン領域」である。
　一方、引用発明の「第１ソース・ドレイン層３２」と「第２ソース・ドレイン層４０」は、上記引用例の摘記事項（ア）に摘記したように、「エレベーティッド・ソースドレイン法」における「ソース・ドレイン領域の一部にする」「ソース・ドレイン層」を構成するものであって、引用発明において「基板１０上」に形成されるものが「第１ソース・ドレイン層３２」であり、「第１ソース・ドレイン層３２上」に形成されるものが「第２ソース・ドレイン層４０」である。
　よって、引用発明の「第１ソース・ドレイン層３２」、「第２ソース・ドレイン層４０」は、各々補正発明の「エクステンション領域」、「ソース・ドレイン領域」に相当する。
　したがって、引用発明の「ｐ型のシリコン基板１０上に、ゲート絶縁膜１２を介して、ポリシリコンからなるゲート１４を形成し、
　ゲート部１４の側壁に絶縁膜からなる第１サイドウォール３０ａを形成し、
　基板１０上に、選択エピタキシャル成長により、ｎ型の不純物をドープした第１ソース・ドレイン層３２を成長させ、
　第１サイドウォール３０ａの側壁に、絶縁膜からなる第２サイドウォール３６ａを形成し、
　第１ソース・ドレイン層３２上に、選択エピタキシャル成長により、ｎ型の不純物をドープした第２ソース・ドレイン層４０を成長させる工程を備えたＭＯＳＦＥＴの製造方法」は、補正発明の「半導体基板上にゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極の両側の前記半導体基板上にサイドウォール絶縁膜を介してエクステンション領域を形成し、前記エクステンション領域上に不純物を含有してなるソース・ドレイン領域を選択エピタキシャル成長によって形成する工程を備えた半導体装置の製造方法」に相当する。
　
　イ　引用発明の「第２ソース・ドレイン層４０」は、「ＳｉＧｅを選択成長させたものであり、選択エピタキシャル成長する際に、ｎ型の不純物をドープしたものである」から、引用発明の「第１ソース・ドレイン層３２上に、選択エピタキシャル成長により、ｎ型の不純物をドープした第２ソース・ドレイン層４０を成長させる工程」における「選択エピタキシャル成長」は、「ｎ型の不純物」をドーピングしながら「ＳｉＧｅ」を「第１ソース・ドレイン層３２上に」「選択エピタキシャル成長」させるものである。
　また、補正発明の「ヒ素」がｎ型の不純物であることは、当業者の技術常識である。
　したがって、引用発明と補正発明の「選択エピタキシャル成長」とは、「ｎ型の不純物をドーピングしながらシリコンとゲルマニウムとを前記エクステンション領域上に選択的にエピタキシャル成長させる」点で共通する。
　
　ウ　したがって、補正発明と引用発明とは、
　
　「半導体基板上にゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極の両側の前記半導体基板上にサイドウォール絶縁膜を介してエクステンション領域を形成し、前記エクステンション領域上に不純物を含有してなるソース・ドレイン領域を選択エピタキシャル成長によって形成する工程を備えた半導体装置の製造方法であって、
　前記選択エピタキシャル成長は、
　ｎ型の不純物をドーピングしながらシリコンとゲルマニウムとを前記エクステンション領域上に選択的にエピタキシャル成長させることを特徴とする半導体装置の製造方法。」
　である点で一致し、次の２点で相違する。
　
（相違点１）
　「ｎ型の不純物」が、補正発明は「ヒ素」であるのに対し、引用発明は、そのような特定がなされていない点。
　
（相違点２）
　「選択エピタキシャル成長」が、補正発明は、「エピタキシャル成長雰囲気の圧力を大気圧とした状態で」行われるのに対し、引用発明は、そのような特定がなされていない点。
　
（４）相違点についての当審の判断
　ア　相違点１について
　ｎ型の不純物として、ヒ素（Ａｓ）があることは、半導体装置の技術分野の当業者における技術常識である。
　また、一般に、ＳｉＧｅを選択成長させる際に、ｎ型不純物としてヒ素（Ａｓ）やリン（Ｐ）を導入する技術は、例えば、下記周知例１〜２に記載されているように、当業者における周知技術である。
　加えて、引用発明において、「ｎ型の不純物」として、特定の不純物に限定しなければならない特段の理由もない。
　したがって、引用発明において、「ｎ型の不純物」として、「ヒ素」を用いること、すなわち、補正発明のように、「前記選択エピタキシャル成長」は、「ヒ素をドーピングしながらシリコンとゲルマニウムとを前記エクステンション領域上に選択的にエピタキシャル成長させること」とすることは、当業者が適宜なし得たことである。
　よって、相違点１は、当業者が適宜なし得た範囲に含まれる程度のものである。
　
　（ア）周知例１：特開平１１−１６３３４３号公報
　本願の出願前に日本国内において頒布された刊行物である上記周知例１には、図１〜４とともに次の記載がある。
　
　「【０００８】
【作用】ＣＶＤ法等でソース・ドレイン領域のシリコン選択結晶成長を行う場合、１〜１０％程度のゲルマニウムを導入することによって、Ｂ、ＰやＡｓのドーピング効率を１０倍以上改善することが出来る。これは、ゲルマニウムを導入することによってシリコン結晶中に歪みが生じ、歪みの部分に容易に不純物を取り込むことが出来るからと考えられている。また、ゲルマニウムの濃度が高すぎると結晶欠陥に起因した接合リーク電流が増加する。
【０００９】
【発明の実施の形態】（第１の実施形態）図１は、本発明の第１の実施形態を示す縦断面図である。シリコン基板１の主表面上にＳｉＯ2等からなるゲート絶縁膜２を介して、多結晶シリコン３Ａと金属または金属シリサイド３Ｂの多層膜からなるゲート電極３が形成され、ゲート電極３の側面を覆うようにゲート絶縁膜側壁５が形成されている。
４は、１〜１０％程度のゲルマニウムの他に、ｐチヤネルであればＢ等のｐ型を与えるIII族元素、ｎチヤネルであればＡｓあるいはＰ等のｎ型を与えるV 族元素をそれぞれ不純物として添加したシリコンからなるソースおよびドレイン層である
【００１０】次に、図２ないし図４の工程断面図を用いて、本発明によるＭＯＳトランジスタ構造を形成する方法について述べる。図２に示すように、通常のＬＤＤ型ＭＯＳトランジスタの製造工程と同様に、素子分離用絶縁膜６およびゲート酸化膜２を形成した後、例えば多結晶シリコン層３Ａと金属シリサイド層３Ｂとからなるゲート電極３を形成し、ゲート電極３の側壁にＳｉＯ2等からなる絶縁膜５を形成する。
【００１１】次に、図３に示すように、シリコンの選択エッチングによりソース・ドレインとなる領域を選択エッチングする。ゲート電極３に金属シリサイドを用いない場合、ゲート電極３上にＳｉＯ2等の絶録膜を設けてもソース・ドレイン領域の選択エッチングは可能である。
【００１２】次に、図４に示すように、ゲルマニウムと、ＢやＡｓやＰ等の不純物を含んだシリコンをＣＶＤ法などによって、１〜１０％の
ゲルマニウムと
ＢやＡｓやＰ等の不純物を含んだシリコン層を選択エビタキシヤル成長させる
Ｓｉ
2
Ｈ
6
ガスにＧｅＨ
4
およびキャリアを発生させるための
V族元素を含む
ＰＨ
3
、ＡｓＨ
3
などのガスを加えた雰囲気で反応されることにより
ゲルマニウムと
V族元素を含んだシリコン膜をシリコン基板１上のみに選択的に成長することが出来る
　
　したがって、上記周知例１には、ゲルマニウムの他に、ＡｓあるいはＰ等のｎ型を与えるＶ族元素をそれぞれ不純物として添加したシリコンからなるソースおよびドレイン層４を形成するにあたり、Ｓｉ2Ｈ6ガスにＧｅＨ4およびキャリアを発生させるためのＶ族元素を含むＰＨ3、ＡｓＨ3などのガスを加えた雰囲気で反応させることにより、ゲルマニウムとＶ族元素を含んだシリコン膜を選択エピタキシャル成長させることが記載されている。
　
　（イ）周知例２：国際公開第２００６／０６０３３９号
　本願の出願前に電気通信回線を通じて公衆に利用可能となった上記周知例２には、図２とともに次の記載がある。
　
　「[0040] 
In one example, as depicted in Figures 2A-2E, a source/drain extension is formed within a MOSFET device wherein the silicon-containing layers are epitaxially and selectively deposited on the surface of the substrate
[0041] 
Figure 2C illustrates one embodiment of an epitaxial process described herein, in which a silicon-containing epitaxial layer 240 and optional polycrystalline layer 242 are simultaneously and selectively deposited without depositing on the spacer 234
[0042] 
In another example, silicon-containing epitaxial layer 240 and polycrystalline layer 242 are SiGe-containing layers with a germanium concentration in a range from about 1 at% to about 50 at%, preferably about 24 at% or less
[0044]・・（略）・・ 
The silicon-containing layers are generally doped with a dopant {e.g., boron, arsenic, phosphoric, gallium or aluminum)
[0047] 
Figure 2E depicts another example in which an elevated layer 248 comprised of a silicon-containing material is selectively and epitaxially deposited on epitaxial layer 240 (e.g., doped-SiGe)
[0048] In a preferred embodiment, elevated layer 248 is epitaxial deposited silicon containing little or no germanium or carbon. However, in an alternative embodiment, 
elevated layer 248 does contain germanium
Elevated layer 248 may also be doped with a dopant, such as boron, arsenic, phosphorous, aluminum or gallium
　（当審訳：[0040]
図２Ａ−図２Ｅに示す一実施例では、シリコン含有層が基板の表面にエピタキシャルに且つ選択的に堆積されるようにしてＭＯＳＦＥＴデバイス内にソース／ドレインエクステンションが形成される
[0041]
図２Ｃは、ここに述べるエピタキシャルプロセスの一実施形態を示すもので、シリコン含有エピタキシャル層２４０及び任意の多結晶層２４２が、スペーサー２３４上に堆積を生じることなく、同時に且つ選択的に堆積される
[0042]
別の実施例では、シリコン含有エピタキシャル層２４０及び多結晶層２４２は、ゲルマニウム濃度が約１ａｔ％から約５０ａｔ％の範囲内で、好ましくは、約２４ａｔ％以下であるようなＳｉＧｅ含有層である
[0044]・・（略）・・
シリコン含有層は、
不純物（例えば、硼素、砒素、燐、ガリウム又はアルミニウム）でドープされる
[0047]
図２Ｅは、シリコン含有材料で構成されたエレベーテッド層２４８が、エピタキシャル層２４０（例えば、ドープされたＳｉＧｅ）に選択的に且つエピタキシャルに堆積される別の実施例を示す
[0048]好ましい実施形態では、エレベーテッド層２４８は、ゲルマニウム又は炭素をほとんど又は全く含まないエピタキシャル堆積されたシリコンである。しかしながら、
別の実施形態では、エレベーテッド層２４８は、ゲルマニウム
を含む
また、エレベーテッド層２４８は、硼素、砒素、燐、アルミニウム又はガリウムのような不純物でドープされてもよい
　
　したがって、上記周知例２には、ＭＯＳＦＥＴデバイスのソース／ドレインエクステンション（エピタキシャル層２４０、エレベーテッド層２４８）を形成するにあたり、硼素、砒素、燐、ガリウム又はアルミニウムのような不純物をドープしたＳｉＧｅを選択エピタキシャル成長で形成することが記載されている。
　
　イ　相違点２について
　一般に、補正発明の「エクステンション領域」や「エクステンション領域上」の「ソース・ドレイン領域」に相当する、いわゆるエレベーテッドソース・ドレインのための半導体層を、選択エピタキシャル成長で形成する際に、雰囲気の圧力を大気圧とした状態で行うことで、高堆積速度を得る技術は、例えば、下記周知例３及び４に記載されているように、当業者における周知技術である。
　したがって、引用発明において、「第１ソース・ドレイン層３２上に、選択エピタキシャル成長により」、「ＳｉＧｅ」からなる「第２ソース・ドレイン層４０を成長させる」際の雰囲気の圧力を大気圧とした状態で行うこと、すなわち、補正発明のように、「前記選択エピタキシャル成長」は、「エピタキシャル成長雰囲気の圧力を大気圧とした状態で」、「シリコンとゲルマニウムとを前記エクステンション領域上に選択的にエピタキシャル成長させること」とすることは、周知技術を勘案することにより当業者が容易になし得たことである。
　よって、相違点２は、当業者が容易になし得た範囲に含まれる程度のものである。
　
　（ア）周知例３：宮波勇樹　他，”大気圧 In-situ As doped Si 選択エピタキシャル成長プロセスによる高濃度・高成長速度化検討”，第６６回応用物理学会学術講演会　講演予稿集　第２分冊，７２４ページ，１０ｐ−Ａ−２
　本願の出願前に日本国内において頒布された刊行物である上記周知例３には、次の記載がある。
　
　「【はじめに】
Elevated Source/Drain はＸjを浅く抑えることができ、かつ寄生抵抗の増大も抑制できるため、ショートチャネル効果の抑制に必要な構造のひとつとして検討されている。本構造の形成には In-situ doped Si 選択エピタキシャル成長技術が必要でその開発が急務となっている
【実験】今回、As濃度と成長速度の両立のため、大気圧 In-situ As doped Si 選択エピタキシャル成長プロセスを検討した・・（略）・・。成膜は、DCS, AsH3, HCl, H2 ガスを用いて行い、・・（略）・・。
【結果】・・（略）・・大気圧プロセスでは減圧プロセスと比較して、成長速度が AsH3 流量増加に伴って増加していることがわかった。これは、大気圧化により HCl エッチング効果が促進され、表面反応時の As 吸着サイトの飽和が抑制されたためと考えられる。また、大気圧プロセスでのゲート構造に対する選択成長、AsH3 流量増加に伴う膜中 As 濃度上昇、顕著な成長速度のパターンサイズ依存性がないことが確認できており、
大気圧 In-situ As doped Si 選択エピタキシャル成長は Elevated Source/Drain 構造を高 As 濃度かつ高成長速度で成膜可能な技術であることが分かった
　
　したがって、上記周知例３には、Elevated Source/Drain構造形成のためのIn-situ As doped Si 選択エピタキシャル成長において、大気圧とすることで、高成長速度で成膜可能であることが記載されている。
　
　（イ）周知例４：米国特許出願公開第２００５／０２５０２９８号明細書
　本願の出願前に外国において頒布された刊行物である上記周知例４には、図１１とともに次の記載がある。
　
　「[0023] 
Disclosed herein are exemplary embodiments of improved methods for performing selective epitaxial deposition of semiconductor materials, including in situ doped semiconductor materials
Exemplary semiconductor materials that are deposited using certain of the embodiments disclosed herein include
silicon germanium films
highly doped selective deposition is possible under atmospheric conditions using dichlorosilane (DCS) as a silicon precursor, dopant hydrides, and optionally, HCl to improve selectivity
Germanium 
precursors, such as germane
are optionally added to the process gas mixture to form films that include germanium
[0024] 
Deposition at pressures above the LPCVD and RPCVD pressure regimes,
most preferably at atmospheric pressure, can be selective with both high dopant incorporation and high deposition rates
[0025] 
Similar results were obtained for silicon germanium deposition, as illustrated in FIG. 11
As indicated in FIG. 11, for films with low resistivity―about 3Ω・cm―the film resistivity is nearly independent of the pressure at which the film is grown for deposition at pressures greater than about 200 torr
・・（略）・・
[0031] 
In certain embodiments, particularly high electrically active dopant concentrations are obtainable
Examples of such applications include epitaxial deposition of elevated source and drain structures
　（当審訳：[0023] 
インサイチュドープト半導体材料を含む、半導体材料の選択的なエピタキシャル堆積を行うための改善された方法の例示的な実施形態が本明細書に開示される
本明細書に開示された特定の実施形態を用いて堆積される例示的な半導体材料は、
シリコンゲルマニウムフィルムを含む
シリコン前駆体としてのジクロロシラン（ＤＣＳ）、ドーパント水素化物、及び任意に、選択性を改善するＨＣｌを用いて、大気圧条件の下で高ドープト選択的堆積が可能である
ゲルマン
等のゲルマニウム
前駆体が、混合プロセスガスに任意に加えられて、ゲルマニウム
を含むフィルムを形成する
[0024] 好ましくは約８０ｔｏｒｒより高い、より好ましくは約１００ｔｏｒｒより高い、そして、
最も好ましくは大気圧の圧力での、ＬＰＣＶＤ及びＲＰＣＶＤ圧力範囲より高い圧力での堆積は、高いドーパント含有率及び速い堆積速度の両方を伴い選択的となり得る
[0025] 
図１１において示されるように、シリコンゲルマニウム堆積について同様の結果が得られた。
図１１に示されたように、約３Ω・ｃｍの低い抵抗率を有するフィルムについて、フィルムの抵抗率は、約２００ｔｏｒｒより高圧での堆積用にフィルムが成長される圧力にほとんど依存しない
・・（略）・・
[0031] 
ある実施形態において、特に高い電気的活性ドーパント濃度を得ることができる
そのような応用例は、
エレベーテッドソース及びドレイン構造のエピタキシャル堆積を含む
　
　図１１から、圧力を大気圧（７６０ｔｏｒｒ）にすることで、減圧雰囲気よりも高堆積速度が得られることが、見て取れる。
　
　したがって、上記周知例４には、シリコンやシリコンゲルマニウムの選択エピタキシャル成長において、大気圧条件とすることで、高堆積速度とする技術が記載され、エレベーテッドソース・ドレイン構造の形成のためのエピタキシャル堆積に応用できることが記載されている。
　
　ウ　相違点についての判断のまとめ
　補正発明と引用発明との相違点１及び２についての判断は以上のとおりであるから、補正発明は、周知技術を勘案することにより引用発明に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　
（５）独立特許要件についてのまとめ
　以上検討したとおり、補正発明は、周知技術を勘案することにより引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　したがって、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に違反する。
　
５　補正の却下の決定のむすび
　以上検討したとおり、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
　平成２４年１１月１４日に提出された手続補正書による補正は上記のとおり却下され、また、同年７月１３日に提出された手続補正書による補正は原審において却下されているので、本願の請求項１〜４に係る発明は、同年３月２６日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜４に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される、上記第２　１の「（補正前）」の箇所に記載したとおりのものである。
　一方、本願の出願前に日本国内において頒布され、原査定の根拠となった平成２４年５月１６日付けの最後の拒絶理由通知において引用された刊行物である特開２００１−２１７４０３号公報（引用例）には、上記第２　４（２）に記載したとおりの事項、及び発明（引用発明）が記載されているものと認められる。
　そして、本願発明に対して技術的限定を加えた発明である補正発明は、上記第２　４において検討したとおり、引用発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も当然に、引用発明に基づいて当業者が容易に発明をすることができたものである。
　したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。
　
第４　むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、上記結論のとおり審決する。