(57)【要約】低速フレームのトラフィックを仮想コンカチネーションに基づき高速フレームに多重化する仮想コンカチネーション伝送方法及び装置に関し、伝送効率の良い仮想コンカチネーションを提供し、具体的にはチャネルを浪費しない、オペレータの労力が少ない、瞬断が発生しない、メモリ容量を必要としない、伝送方法及び装置を提供するために、高速フレーム内の任意の位置に複数の低速フレームを多重化して仮想コンカチネーションを構成し、位相関係を保って、該低速フレームの位置の連結状態を示す仮想コンカチネーション情報と共に伝送する。
2003043240.tif 000002
【特許請求の範囲】
【請求項１】
高速フレーム内の任意の位置に多重化されて仮想コンカチネーションを構成する複数の低速フレームを位相関係を保って、該低速フレームの位置の連結状態を示す仮想コンカチネーション情報と共に伝送することを特徴とした仮想コンカチネーション伝送方法。
【請求項２】
請求の範囲１において、
該仮想コンカチネーションを構成する該複数の低速フレームを、該高速フレームから別の高速フレームに該仮想コンカチネーション情報に基づき該連結状態及び該位相関係を保って多重化することを特徴とした仮想コンカチネーション伝送方法。
【請求項３】
請求の範囲１又は２において、
該仮想コンカチネーションを構成する該複数の低速フレーム間の位相関係が同一位相であることを特徴とした仮想コンカチネーション伝送方法。
【請求項４】
請求の範囲２において、
先頭の低速フレームの位置を基準として、該位相関係を保つ位置に他の低速フレームを多重化することを特徴とした仮想コンカチネーション伝送方法。
【請求項５】
請求の範囲２において、
該仮想コンカチネーション情報の内の該位置情報を、該別の高速フレームに多重化された該複数の低速フレームの位置情報に付え替えることを特徴とした仮想コンカチネーション伝送方法。
【請求項６】
請求の範囲２において、
先頭の該低速フレームの正負スタッフに連動して、他の該低速フレームの正負スタッフ処理を行い多重化することを特徴とした仮想コンカチネーション伝送方法。
【請求項７】
請求の範囲１において、
該低速フレームが、複数の低速フレームでコンカチネーションされた低速フレームであることを特徴とした仮想コンカチネーション伝送方法。
【請求項８】
請求の範囲１において、
該仮想コンカチネーション情報が、該高速フレームのオーバヘッドに挿入されていることを特徴とした仮想コンカチネーション伝送方法。
【請求項９】
請求の範囲８において、
該仮想コンカチネーション情報が、該オーバヘッドの各低速フレームの先頭位置を示すポインタに挿入され、該ポインタに設定されるオフセット値の範囲以外の値で、各低速フレームに連結された次の低速フレームが多重化されている位置を指定する線形リストであることを特徴とした仮想コンカチネーション伝送方法。
【請求項１０】
請求の範囲９において、
該仮想コンカチネーションを構成する該複数の低速フレームに対応するいずれかの該ポインタがアラーム表示したとき、他の該低速フレームに対応する該ポインタをアラーム表示にすることを特徴とした仮想コンカチネーション伝送方法。
【請求項１１】
請求の範囲９において、
該仮想コンカチネーション情報が、循環連結状態を示すとき、該仮想コンカチネーションを構成する全ての低速フレームに対応する該ポインタをアラーム表示にすることを特徴とした仮想コンカチネーション伝送方法。
【請求項１２】
請求の範囲１において、
該仮想コンカチネーションを構成する低速フレームで発生したアラーム表示を各低速フレーム単位又は仮想コンカチネーション単位で処理することを特徴とした仮想コンカチネーション伝送方法。
【請求項１３】
請求の範囲１において、
タイムスロット割当設定情報に基づき、該仮想コンカチネーションを構成する該複数の低速フレームの位置を変替すると共に、該仮想コンカチネーション情報の内の該位置情報を付え替えることを特徴とした仮想コンカチネーション伝送方法。
【請求項１４】
請求の範囲１において、
該仮想コンカチネーションを構成する該低速フレーム内のいずれか１つがアラーム表示したとき、該仮想コンカチネーション単位で別のパスに切り替えることを特徴とした仮想コンカチネーション伝送方法。
【請求項１５】
請求の範囲１において、
該仮想コンカチネーションを構成する該複数の低速フレームは、パス切替時、仮想コンカチネーション単位で先頭の低速フレームのパスと同一方向のパスに切り替えることを特徴とした仮想コンカチネーション伝送方法。
【請求項１６】
請求の範囲１において、
該高速フレーム及び該低速フレームが、ＳＯＮＥＴ／ＳＤＨフレームであることを特徴とした仮想コンカチネーション伝送方法。
【請求項１７】
請求の範囲１６において、
該高速フレームがＳＴＳ−Ｎ（Ｎ＝１２，４８，１９２，７６８）フレームである２Ｆ−ＢＬＳＲリングネットワークにおいて、該仮想コンカチネーション情報の内の位置情報にＮ／２を加算する位置付替を行うことにより、ライン切替を行うことを特徴とした仮想コンカチネーション伝送方法。
【請求項１８】
請求の範囲１６において、
該高速フレームがＳＴＳ−Ｎ（Ｎ＝１２，４８，１９２，７６８）フレームである２Ｆ−ＢＬＳＲリングネットワークにおいて、該仮想コンカチネーション情報の内の位置情報からＮ／２を減算する位置付替を行うことにより、ライン切替を行うことを特徴とした仮想コンカチネーション伝送方法。
【請求項１９】
請求の範囲１において、
該仮想コンカチネーション情報が、設定可能であることを特徴とした仮想コンカチネーション伝送方法。
【請求項２０】
高速フレーム内の任意の位置に多重化されて仮想コンカチネーションを構成する複数の低速フレームを位相関係を保って、該低速フレームの位置の連結状態を示す仮想コンカチネーション情報と共に伝送することを特徴とした仮想コンカチネーション伝送装置。
【請求項２１】
請求の範囲２０において、
該複数の低速フレームを、該高速フレームから別の高速フレームに該仮想コンカチネーション情報に基づき分散した位置に該位相関係を保って多重化するフレーム処理部を備えたことを特徴とする仮想コンカチネーション伝送装置。
【請求項２２】
請求の範囲２０又は２１において、
該仮想コンカチネーションを構成する該複数の低速フレーム間の位相関係が同一位相であることを特徴とした仮想コンカチネーション伝送装置。
【請求項２３】
請求の範囲２１において、
該フレーム処理部が、先頭の該低速フレームの位置を基準として、該位相関係を保つ位置に他の該低速フレームを多重化することを特徴とした仮想コンカチネーション伝送装置。
【請求項２４】
請求の範囲２１において、
該仮想コンカチネーション情報の内の該位置情報を、該別の高速フレームに多重化された該複数の低速フレームの位置情報に付け替える仮想コンカチネーション情報変換部を備えたことを特徴とする仮想コンカチネーション伝送装置。
【請求項２５】
請求の範囲２１において、
該フレーム処理部が、先頭の該低速フレームの正負スタッフに連動して、他の該低速フレームの正負スタッフ処理を行い多重化することを特徴とした仮想コンカチネーション伝送装置。
【請求項２６】
請求の範囲２０において、
該低速フレームが、複数の低速フレームをコンカチネーションした低速フレームであることを特徴とした仮想コンカチネーション伝送装置。
【請求項２７】
請求の範囲２０において、
該仮想コンカチネーション情報が、該高速フレームのオーバヘッドに挿入されていることを特徴とした仮想コンカチネーション伝送装置。
【請求項２８】
請求の範囲２７において、
該仮想コンカチネーション情報が、該オーバヘッドの各低速フレームの先頭位置を示すポインタに挿入され、該ポインタに設定されるオフセット値の範囲以外の値で、各低速フレームに連結された次の低速フレームが多重化されている位置を指定する線形リストであることを特徴とした仮想コンカチネーション伝送装置。
【請求項２９】
請求の範囲２８において、
該仮想コンカチネーションを構成する該複数の低速フレームに対応するいずれかの該ポインタがアラーム表示したとき、他の該低速フレームに対応する該ポインタをアラーム表示にすることを特徴とした仮想コンカチネーション伝送装置。
【請求項３０】
請求の範囲２８において、
該仮想コンカチネーション情報が、循環連結状態を示すとき、該仮想コンカチネーションを構成する全ての低速フレームに対応する該ポインタをアラーム表示にすることを特徴とした仮想コンカチネーション伝送装置。
【請求項３１】
請求の範囲２０において、
該仮想コンカチネーションを構成する低速フレームで発生したアラーム表示を各低速フレーム単位又は仮想コンカチネーション単位で処理することを特徴とした仮想コンカチネーション伝送装置。
【請求項３２】
請求の範囲２０において、
所定のタイムスロット割当設定情報に基づき、該仮想コンカチネーションを構成する該複数の低速フレームの位置を変換すると共に、該仮想コンカチネーション情報の内の該位置情報を付け替えるタイムスロット割当部を備えたことを特徴とする仮想コンカチネーション伝送装置。
【請求項３３】
請求の範囲２０において、
該仮想コンカチネーションを構成する該低速フレーム内のいずれか１つがアラーム表示したとき、該仮想コンカチネーション単位で別のパスに切り換えを行うパススイッチを備えたことを特徴とする仮想コンカチネーション伝送装置。
【請求項３４】
請求の範囲２０において、
該仮想コンカチネーションを構成する該低速フレーム内のいずれか１つがアラーム表示したとき、該仮想コンカチネーション単位でパス切替を行うサービスセレクタを備えたことを特徴とする仮想コンカチネーション伝送装置。
【請求項３５】
請求の範囲２０において、
該仮想コンカチネーションを構成する該複数の低速フレームは、パス切替時、仮想コンカチネーション単位で先頭の低速フレームのパスと同一方向のパスに切替るサービスセレクタを備えたことを特徴とする仮想コンカチネーション伝送装置。
【請求項３６】
請求の範囲２０において、
該仮想コンカチネーションを構成する該複数の低速フレームは、パス切替時、仮想コンカチネーション単位で先頭の低速フレームのパスと同一方向のパスに切替るパススイッチを備えたことを特徴とする仮想コンカチネーション伝送装置。
【請求項３７】
請求の範囲２０において、
該高速フレーム及び該低速フレームが、ＳＯＮＥＴ／ＳＤＨフレームであることを特徴とした仮想コンカチネーション伝送装置。
【請求項３８】
請求の範囲３７において、
該高速フレームがＳＴＳ−Ｎ（Ｎ＝１２，４８，１９２，７６８）フレームである２Ｆ−ＢＬＳＲリングネットワークにおいて、該仮想コンカチネーション情報の内の位置情報にＮ／２を加算する位置付替を行うことにより、ライン切替を行うリングブリッジを備えたことを特徴とする仮想コンカチネーション伝送装置。
【請求項３９】
請求の範囲３７において、
該高速フレームがＳＴＳ−Ｎ（Ｎ＝１２，４８，１９２，７６８）フレームである２Ｆ−ＢＬＳＲリングネットワークにおいて、該仮想コンカチネーション情報の内の位置情報からＮ／２を減算する位置付替を行うことにより、ライン切替を行うリングスイッチを備えたことを特徴とする仮想コンカチネーション伝送装置。
【請求項４０】
請求の範囲２０において、
該仮想コンカチネーション情報が、設定可能であることを特徴とした仮想コンカチネーション伝送装置。
【発明の詳細な説明】
技術分野
本発明は、仮想コンカチネーション伝送方法及び装置に関し、特に、低速フレームのトラフィックを仮想コンカチネーション（Ｖｉｒｔｕａｌ  Ｃｏｎｃａｔｅｎａｔｉｏｎ）に基づき高速フレームに多重化する仮想コンカチネーション伝送方法及び装置に関する。
近年、例えば、ＳＯＮＥＴ／ＳＤＨ光伝送システムでは、インターネット等の情報サービスの急速な普及に伴い、各種データ通信回線の需要が増大している。これらのデータ通信回線においては、多様な種類／容量のデータをトラフィックとして扱うことが求められている。特に、ここ数年のインターネットを通じて行われる情報サービスにおいては、その扱うデータの種類は文字情報のみでなく、音声、画像、及び動画と次々とメディアを拡張し続けており、将来、さらにデータの多様化が進むものと推測されている。
このデータの多様化に対応するためには、伝送システムは、マルチメディアデータを効率的且つ柔軟に伝送可能なシステムであることが要求される。
背景技術
図２１は、従来のＳＯＮＥＴ／ＳＤＨ光伝送システムにおけるＳＴＳ−Ｎ（Ｎは１，３，１２，４８，１９２，７６８）フレームを示している。このＳＴＳ−Ｎフレームは、９行×（３×Ｎ）列バイトのオーバヘッド（Ｏｖｅｒｈｅａｄ：以後、ＯＨと略称することがある）と９行×（８７×Ｎ）列バイトのペイロード（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｐａｙｌｏａｄ  Ｅｎｖｅｌｏｐｅ：以後、ＳＰＥと略称する事がある。）で構成された９行×（９０×Ｎ）列バイトのフレームである。
ＯＨは、１行目に位置するフレーム同期用のＡ１，Ａ２バイト、及び４行目に位置するＨ１〜Ｈ３バイトから成るＡＵポインタ（Ａｄｍｉｎｉｓｔｒａｔｉｖｅ  Ｕｎｉｔ  Ｐｏｉｎｔｅｒ：以後、ＰＴＲと略称することがある。）等で構成されている。
図２２は、上記のＳＴＳ−Ｎフレームにおいて、Ｎ＝１とした場合の低速ＳＴＳ−１フレームを示している。このＳＴＳ−１フレームは、１組のＨ１，Ｈ２，Ｈ３バイト等を含む９行×３列バイトのＴＯＨ（Ｔｒａｎｓｐｏｒｔ  Ｏｖｅｒｈｅａｄ）と、９行×８７列バイトのＳＰＥとで構成された９行×９０列のフレームである。従って、ＳＴＳ−１フレームのビットレートは、９×９０×８ビット／１２５μｓ＝５１．８４Ｍｂｐｓである。
さらに、同図には、ＳＴＳ−１フレームに収容される仮想コンテナが示されており、この仮想コンテナは、Ｊ１，Ｂ３，Ｃ２バイト等から成る９行×１列バイトのパスオーバヘッド（Ｐａｔｈ  Ｏｖｅｒｈｅａｄ：以後、ＰＯＨと略称することがある）と９行×８６列バイトのペイロード部とで構成されている。
図２３は、上記のＨ１，Ｈ２，Ｃ２，Ｂ３バイト等に基づき検出するパスアラーム例を示している。パスアラームには、Ｈ１，Ｈ２バイトに基づくＬＯＰ（Ｌｏｓｓ  Ｏｆ  Ｐｏｉｎｔｅｒ）及びＰＡＩＳ（Ｐａｔｈ  Ａｌａｒｍ  Ｉｎｄｉｃａｔｉｏｎ  Ｓｉｇｎａｌ）、並びにＣ２バイトに基づくＵＮＥＱ（ＳＴＳ  Ｐａｔｈ  Ｕｎｅｑｕｉｐｅｄ）、ＰＬＭ（ＳＴＳ  Ｐａｙｌｏａｄ  Ｌａｂｅｌ  Ｍｉｓｍａｔｃｈ）及びＰＤＩ（ＳＴＳ  Ｐａｙｌｏａｄ  Ｄｅｆｅｃｔ  Ｉｎｄｉｃａｔｉｏｎ）、並びにＢ３バイトに基づくＢ３ＭＡＪ（Ｂ３（ＣＶ−Ｐ；Ｃｏｄｅ  Ｖｉｏｌａｔｉｏｎ−Ｐａｔｈ）Ｍａｊｏｒ  Ａｌａｒｍ）及びＢ３ＭＩＮ（Ｂ３（ＣＶ−Ｐ；Ｃｏｄｅ  Ｖｉｏｌａｔｉｏｎ−Ｐａｔｈ）Ｍｉｎｏｒ  Ａｌａｒｍ）等がある。
図２２と同様に、図２１のＳＴＳ−Ｎフレームにおいて、Ｎ＝１９２とした場合が、高速ＳＴＳ−１９２フレームであり、このＳＴＳ−１９２フレームは、１９２組のＨ１，Ｈ２，Ｈ３バイトから成るＡＵポインタ等を含む９行×（３×１９２）列バイトのＯＨと、９行×（８７×１９２）列バイトからなるＳＰＥで構成された９行×（９０×１９２）列バイトのフレームである。従って、ＳＴＳ−１９２フレームのビットレートは、９×９０×１９２チャネル×８ビット／１２５μｓ＝９．９５Ｇｂｐｓである。
図２４は、ＳＴＳ−１を１チャネル（Ｃｈａｎｎｅｌ）として、１９２チャネルをＳＴＳ−１９２フレームで伝送する場合の伝送順序（多重化（Ｍｕｌｔｉｐｌｅｘ））を示している。ＳＴＳ−１×１９２チャネル（ＣＨ１〜ＣＨ１９２）は、順次、バイトインタリーブでＳＴＳ−３，ＳＴＳ−１２，ＳＴＳ−４８，及びＳＴＳ−１９２に階層化された形で多重化される。
従来のＳＯＮＥＴ／ＳＤＨ光伝送システム（ＯＣ−Ｎ（Ｎ＝１，３，１２，４８，１９２））では、ＳＴＳ−Ｍｃ（Ｍ＝１，２，…，Ｎ）相当の容量を持つデータトラフィック（Ｄａｔａ  Ｔｒａｆｆｉｃ）を伝送する為にＳＴＳ−Ｌｃ（Ｌ＝１，３，１２，４８，１９２）のコンカチネーション（Ｃｏｎｃａｔｅｎａｔｉｏｎ）領域を確保する必要があった。
さらに、このＳＴＳ−ＬｃのＯＣ−Ｎへのマッピングは任意のＳＴＳ−１×Ｌチャネル（Ｃｈａｎｎｅｌ）に対して可能なものではなく、ＣＨＫ，ＣＨ（Ｋ＋１），…，ＣＨ（Ｋ＋Ｌ−１）（Ｋ＝ｊ＊Ｌ＋１；ｊ＝０，１，２，…，Ｎ／Ｌ−１）の連続チャネルに対してのみ可能であった。
従って、ＯＣ−ＮにＬチャネル以上の空きチャネルが存在するにも関わらずＳＴＳ−Ｌｃをマッピング出来ない場合があり、システムとして柔軟性を欠いていた。
その為、オペレータ（Ｏｐｅｒａｔｏｒ）には、事前の予測に基づき計画的にデータトラフィックをチャネルに割り当てる手作業が要求されていた。
また、不測の要求に対応してコンカチネーション回線を新規提供しようとする際、コンカチネーション領域の確保の為に既サービス回線の再配置が必要となるケースも存在していた。
図２５は、ＳＴＳ−１９２（ＯＣ−１９２）フレームに１．２Ｇｂｐｓ（ＳＴＳ−２４：２４ＣＨ）のデータトラフィックをＳＴＳ−４８ｃのコンカチネーションでマッピングする場合を示している。なお、ＣＨ１〜ＣＨ１９２のＳＴＳ−１は、図２４に示したようにＳＴＳ−１９２に多重化されるが、図２５においては、理解し易くするためチャネルＣＨ１〜ＣＨ１９２が順次多重化されるものとしている。
同図（１）は、現在のチャネル占有状態を示しており、チャネルＣＨ２，ＣＨ８２，ＣＨ１４０，及びＣＨ１５９が占有状態であり、他のチャネルは空き状態である。
同図（４）の２４チャネル分に相当する１．２Ｇｂｐｓのデータトラフィックをコンカチネーションで伝送するためには、ＳＴＳ−１２ｃのコンカチネーション領域では、容量不足であるため、その上のＳＴＳ−４８ｃのコンカチネーション領域を確保しなければならない。
そこで、同図（２）において、連続したチャネルＣＨ１４５〜ＣＨ１９２の領域をＳＴＳ−４８ｃコンカチネーション領域として確保するためには、既存サービスチャネルＣＨ１５９をチャネルＣＨ１２４に再配置する。その後、同図（３）のようにチャネルＣＨ１４５〜ＣＨ１９２の領域をＳＴＳ−４８ｃコンカチネーション領域として確保し、１．２Ｇｂｐｓ（ＳＴＳ−２４：２４ＣＨ）のデータトラフィックをＳＴＳ−４８ｃコンカチネーション領域にマッピング（Ｍａｐｐｉｎｇ）する。
これを実行するためには、次のような問題が発生する。（１）オペレータは、計画的にチャネル割当を行うための手作業が要求される。（２）光伝送システム内に１．２Ｇｂｐｓのデータをマッピングし伝送する場合、２．４ＧｂｐｓのＳＴＳ−４８ｃを割り当てる必要があり、１．２Ｇｂｐｓ（≒２．４Ｇｂｐｓ−１．２Ｇｂｐｓ）分のチャネルが浪費される。（３）チャネルＣＨ１５９をチャネルＣＨ１２４に再配置に伴う既サービスチャネルの瞬断が発生する。また、従来の仮想コンカチネーション方式は、終端点において、仮想コンカチネーションされたチャネルの位相同期をとって、バルクとして扱う。
この方式では仮想従属チャネル同士が独立にポインタアクション（Ｐｏｉｎｔｅｒ  Ａｃｔｉｏｎ）を生じることから、ネットワークを伝送中にペイロード位相のズレが生じていた。従って、このズレを吸収する為のメモリ回路が必要であり、また、そのメモリ容量の制限から各仮想従属チャネル間のポインタ値の差が規定され、光伝送ネットワークの構築上の制約となっていた。
従って、本発明は、伝送効率の良い仮想コンカチネーションを提供し、具体的にはチャネルを浪費しない、オペレータの労力が少ない、瞬断が発生しない、メモリ容量を必要としない、仮想コンカチネーション伝送方法及び装置を提供することを課題とする。
発明の開示
（１）上記の課題を解決するため、本発明の仮想コンカチネーション伝送方法は、高速フレーム内の任意の位置に多重化されて仮想コンカチネーションを構成する複数の低速フレームを位相関係を保って、該低速フレームの位置の連結状態を示す仮想コンカチネーション情報と共に伝送することを特徴としている。
図１及び図２を参照して本発明の原理を以下に説明する。ここではＳＯＮＥＴ／ＳＤＨネットワークにおけるＯＣ−１９２高速フレームを例に挙げて説明する。なお、同図（１）は、図２５（１）に示した従来例と同様であり、ＯＣ−１９２フレームの内のチャネルＣＨ２、ＣＨ８２、ＣＨ４０、及びＣＨ１５９の位置の低速フレームがデータを伝送するために既に用いられているものとする。
図１（２）は、同図（３）に示した１．１Ｇｂｐｓの一連のデータを分割して、２２個の低速フレームにマッピングしてＯＣ−１９２高速フレームに多重化した例を示している。
この多重化に際しての低速フレームの順番は、データの先頭からチャネルＣＨ５０，ＣＨ１５，ＣＨ３１〜ＣＨ３３，ＣＨ７６，ＣＨ４７，ＣＨ１６３，ＣＨ１０９〜ＣＨ１２０，ＣＨ１７７，ＣＨ１４３となっている。この内のチャネルＣＨ３１〜ＣＨ３３及びチャネルＣＨ１０９〜ＣＨ１２０については、後述する。
図２は、仮想コンカチネーション情報例を示している。この仮想コンカチネーション情報は、低速フレームが多重化された位置、すなわち、チャネルの連結状態（チャネルＣＨ５０−ＣＨ１５−ＣＨ３１〜ＣＨ３３−ＣＨ７６−ＣＨ４７−ＣＨ１６３−ＣＨ１０９〜ＣＨ１２０−ＣＨ１７７−ＣＨ１４３）を示している。
本発明の仮想コンカチネーション伝送方法は、このように高速フレーム内に多重化されて仮想コンカチネーションを構成する複数（２２個）の低速フレーム間の位相関係を一定に保って伝送する。
このような本発明の仮想コンカチネーション伝送方法によれば、低速フレームのチャネル位置を空いた位置（分散した位置、及び連続した位置も含む）に任意に多重化できるため、従来のコンカチネーション（Ｃｏｎｃａｔｅｎａｔｉｏｎ）のように、既に用いられているチャネルのデータを別のチャネルに移動して、連続したチャネル位置を確保する必要はなく、チャネル移動による瞬断は発生しない。
また、一連のデータを送信するためには、それを収容することが可能な最小の低速フレーム数だけのチャネルを確保すればよく、無駄なチャネルの浪費がない。また、仮想コンカチネーション情報に基づき、仮想コンカチネーションされた低速フレームから容易に元のデータに戻す事が可能である。
さらに、仮想コンカチネーションを構成する低速フレームは、位相関係を保って伝送されるため、従来の仮想コンカチネーションのように、分解されたデータを、受信側でデータを組み立てるためのバッファメモリを必要としない。
（２）また、本発明は上記の発明（１）において、該仮想コンカチネーションを構成する該複数の低速フレームを、該高速フレームから別の高速フレームに該仮想コンカチネーション情報に基づき該連結状態及び該位相関係を保って多重化することが可能である。
すなわち、例えば、受信クロックから装置内クロックへの乗換えを行う場合、受信クロックに同期して動作する高速フレームから装置内クロックで動作する別の高速フレームに仮想コンカチネーションを構成する該複数の低速フレームを乗せ替える必要がある。
このような場合においても、本発明に係る仮想コンカチネーションを構成する低速フレームは、仮想コンカチネーション情報が示す連結状態及び位相関係を保ったまま、別の高速フレームに乗せ替えることが可能である。
（３）また、本発明は上記の発明（１）又は（２）において、該仮想コンカチネーションを構成する該複数の低速フレーム間の位相関係が同一位相とすることも可能である。
これによれば、分解されたデータを、受信側で組み立てるためのバッファメモリを必要とせず、組み立てが容易になる。
なお、同一位相の意味は、例えば、ＳＯＮＥＴ／ＳＤＨフレームにおけるポインタ値が同じことを意味し、全く位相が一致することを意味しない。
（４）また、本発明は上記の発明（２）において、先頭の低速フレームの位置を基準として、該位相関係を保つ位置に他の低速フレームを多重化することができる。
（５）また、本発明は上記の発明（２）において、該仮想コンカチネーション情報の内の該位置情報を、該別の高速フレームに多重化された該複数の低速フレームの位置情報に付け替えることが可能である。
すなわち、仮想コンカチネーションを構成する該複数の低速フレームが、別の高速フレームのチャネル位置に乗り替えた場合、前のチャネル位置（例えばチャネル番号）と乗り替え後のチャネル位置が異なる場合がある。
そこで、乗り替えた高速フレームに対応した位置情報（チャネル番号）に仮想コンカチネーション情報の位置情報を付け替える。
これにより、仮想コンカチネーション情報は、乗り替えた高速フレームに対応した情報とすることが可能になる。
（６）また、本発明は上記の発明（２）において、先頭の該低速フレームの正負スタッフに連動して、他の該低速フレームの正負スタッフ処理を行い多重化することが可能である。これにより、正負スタッフ処理が発生した場合においても、仮想コンカチネーションを構成する低速フレーム間の位相関係は、一定に保つことが可能になる。
（７）また、本発明は上記の発明（１）において、該低速フレームを、複数の低速フレームをコンカチネーションした低速フレームとすることが可能である。
すなわち、図２に示したように、チャネルＣＨ３１〜ＣＨ３３及びチャネルＣＨ１０９〜ＣＨ１２０は、それぞれ、従来の連続したコンカチネーションＳＴＳ−３ｃＣＨ１１及びＳＴＳ−１２ｃＣＨ１０の低速フレームを構成している。このように、本発明に係る仮想コンカチネーションは、従来の連続したコンカチネーションされた低速フレームを構成要素とすることができる。
（８）また、本発明は上記の発明（１）において、該仮想コンカチネーション情報を該高速フレームのオーバヘッドに挿入することが可能である。
図３は、仮想コンカチネーション情報を、高速フレームのオーバヘッドの空き領域に挿入した例を示しており、仮想コンカチネーション▲１▼が、図２に示した仮想コンカチネーション情報に対応している。
（９）また、本発明は上記の発明（８）において、該仮想コンカチネーション情報を該オーバヘッドの各低速フレームの先頭位置を示すポインタに挿入し、該ポインタに設定されるオフセット値の範囲以外の値で、各低速フレームに連結された次の低速フレームが多重化されている位置を指定する線形リストとすることが可能である。
図４は、本発明の原理を示しており、図２に示した仮想コンカチネーション情報がポインタに挿入された例を示している。各チャネル（低速フレームの位置）の連結状態は、例えば、チャネルＣＨ１６３に対応するポインタにこのチャネルＣＨ１６３に先頭チャネルＣＨ５０への方向で連結するチャネルＣＨ４７を挿入することで示されている。
先頭チャネルＣＨ５０（先頭低速フレーム）のポインタには、通常のポインタ値（ｎｏｒｍ：オフセット値）が挿入され、先頭チャネルであることが判別できる。
図５は、本発明に係る仮想コンカチネーション情報（線形リスト）例を示している。この線形リストは、ＳＯＮＥＴ／ＳＤＨのポインタ（Ｈ１／Ｈ２バイト）に、後述する図７に示したポインタの定義に基づき、例えば、チャネルＣＨ１７７（低速フレーム）に対応するポインタ（Ｈ１／Ｈ２バイト）に、ポインタに設定される通常のオフセット値の範囲（０〜７８２）以外の値（７８３〜１０２３）で、低速フレーム（チャネルＣＨ１７７）に連結された前の低速フレームが多重化されている位置（チャネルＣＨ１０９（＝０３９３ｈ））を指定している。
（１０）また、本発明は上記の発明（９）において、該仮想コンカチネーションを構成する該複数の低速フレームに対応するいずれかの該ポインタがアラーム表示したとき、他の該低速フレームに対応する該ポインタをアラーム表示にしてもよい。
すなわち、仮想コンカチネーションを構成する低速フレームのアラーム表示は、仮想コンカチネーション単位のアラーム表示とみなす。
（１１）また、本発明は上記の発明（９）において、該仮想コンカチネーション情報が、循環連結状態を示すとき、該仮想コンカチネーションを構成する全ての低速フレームに対応する該ポインタをアラーム表示にすることができる。
すなわち、仮想コンカチネーション情報が、図３の循環連結状態（チャネルＣＨ１２−チャネルＣＨ８−チャネルＣＨ３５−チャネルＣＨ１２）▲３▼を示すとき、全てのチャネルＣＨ１２，ＣＨ８，ＣＨ３５のポインタをアラーム表示する。
（１２）また、本発明は上記の発明（１）において、該仮想コンカチネーションを構成する低速フレームで発生したアラーム表示を各低速フレーム単位又は仮想コンカチネーション単位で処理することが可能である。
（１３）また、本発明は上記の発明（１）において、タイムスロット割当設定情報に基づき、該仮想コンカチネーションを構成する該複数の低速フレームの位置を変換すると共に、該仮想コンカチネーション情報の内の該位置情報を付け替えることが可能である。
すなわち、タイムスロット割当設定がなされている場合、このタイムスロット割当設定に基づき仮想コンカチネーションを構成する複数の低速フレームの位置（チャネル）が変換される。この変換に伴って、仮想コンカチネーション情報の内の該位置情報を付け替えする必要がある。
（１４）また、本発明は上記の発明（１）において、該仮想コンカチネーションを構成する該低速フレーム内のいずれか１つがアラーム表示したとき、該仮想コンカチネーション単位で別のパスに切り替えることが可能である。
すなわち、該仮想コンカチネーションを構成する低速フレームの内の１つが、パス切替を必要とするアラーム表示をしたとき、アラーム表示した低速フレームのみのパス切替を行うのではなく、仮想コンカチネーションを構成する全ての低速フレームのパス切替を行う。
（１５）また、本発明は上記の発明（１）において、該仮想コンカチネーションを構成する該複数の低速フレームは、仮想コンカチネーション単位で先頭の低速フレームのパスと同一方向のパスに切り替えることが可能である。
これにより、仮想コンカチネーションを構成する複数の低速フレーム同士が、互いに異なった方向のパスで送受信されることがなくなり、低速フレーム間の位相関係を保って伝送することが可能になる。
（１６）また、本発明は上記の発明（１）において、該高速フレーム及び該低速フレームをＳＯＮＥＴ／ＳＤＨフレームとすることが可能である。
（１７）また、本発明は上記の発明（１６）において、該高速フレームがＳＴＳ−Ｎ（Ｎ＝１２，４８，１９２，７６８）フレームである２Ｆ−ＢＬＳＲリングネットワークにおいて、該仮想コンカチネーション情報の内の位置情報にＮ／２を加算する位置付替を行うことにより、ライン切替を行うことが可能である。これらにより、リングネットワーク上の仮想コンカチネーション情報が保たれることになる。
（１８）また、本発明は上記の発明（１６）において、該高速フレームがＳＴＳ−Ｎ（Ｎ＝１２，４８，１９２，７６８）フレームである２Ｆ−ＢＬＳＲリングネットワークにおいて、該仮想コンカチネーション情報の内の位置情報からＮ／２を減算する位置付替を行うことにより、ライン切替を行うことが可能である。これらにより、リングネットワーク上の仮想コンカチネーション情報が保たれることになる。
（１９）また、本発明は上記の発明（１）において、該仮想コンカチネーション情報を設定することが可能である。
（２０）さらに、上記の伝送方法を実現するため、本発明の仮想コンカチネーション伝送装置は、高速フレーム内の任意の位置に多重化されて仮想コンカチネーションを構成する複数の低速フレームを位相関係を保って、該低速フレームの位置の連結状態を示す仮想コンカチネーション情報と共に伝送することを特徴としている。
（２１）また、本発明は上記の発明（２０）において、該複数の低速フレームを、該高速フレームから別の高速フレームに該仮想コンカチネーション情報に基づき分散した位置に該位相関係を保って多重化するフレーム処理部を備えることが可能である。
なお、このフレーム処理部を後述する実施例ではポインタ処理部と称することがある。
（２２）また、本発明は上記の発明（２０）又は（２１）において、該仮想コンカチネーションを構成する該複数の低速フレーム間の位相関係を同一位相にすることができる。
（２３）また、本発明は上記の発明（２１）において、該フレーム処理部が、先頭の該低速フレームの位置を基準として、該位相関係を保つ位置に他の該低速フレームを多重化することが可能である。
（２４）また、本発明は上記の発明（２１）において、該仮想コンカチネーション情報の内の該位置情報を、該別の高速フレームに多重化された該複数の低速フレームの位置情報に付け替える仮想コンカチネーション情報変換部を備えることが可能である。
（２５）また、本発明は上記の発明（２１）において、該フレーム処理部が、先頭の該低速フレームの正負スタッフに連動して、他の該低速フレームの正負スタッフ処理を行い多重化することができる。
（２６）また、本発明は上記の発明（２０）において、該低速フレームを複数の低速フレームをコンカチネーションした低速フレームとすることが可能である。
（２７）また、本発明は上記の発明（２０）において、該仮想コンカチネーション情報を該高速フレームのオーバヘッドに挿入することが可能である。
（２８）また、本発明は上記の発明（２７）において、該仮想コンカチネーション情報を、該オーバヘッドの各低速フレームの先頭位置を示すポインタに挿入され、該ポインタに設定されるオフセット値の範囲以外の値で、各低速フレームに連結された次の低速フレームが多重化されている位置を指定する線形リストとすることが可能である。
（２９）また、本発明は上記の発明（２８）において、該仮想コンカチネーションを構成する該複数の低速フレームに対応するいずれかの該ポインタがアラーム表示したとき、他の該低速フレームに対応する該ポインタをアラーム表示にすることができる。
（３０）また、本発明は上記の発明（２８）において、該仮想コンカチネーション情報が、循環連結状態を示すとき、該仮想コンカチネーションを構成する全ての低速フレームに対応する該ポインタをアラーム表示にすることができる。
（３１）また、本発明は上記の発明（２０）において、該仮想コンカチネーションを構成する低速フレームで発生したアラーム表示を各低速フレーム単位又は仮想コンカチネーション単位で処理することが可能である。
（３２）また、本発明は上記の発明（２０）において、所定のタイムスロット割当設定情報に基づき、該仮想コンカチネーションを構成する該複数の低速フレームの位置を変換すると共に、該仮想コンカチネーション情報の内の該位置情報を付け替えるタイムスロット割当部（以後、ＴＳＡ部と称することがある。）を備えることができる。
（３３）また、本発明は上記の発明（２０）において、該仮想コンカチネーションを構成する該低速フレーム内のいずれか１つがアラーム表示したとき、該仮想コンカチネーション単位で別のパスに切り替えるパススイッチを備えることが可能である。
（３４）また、本発明は上記の発明（２０）において、該仮想コンカチネーションを構成する該低速フレーム内のいずれか１つがアラーム表示したとき、該仮想コンカチネーション単位でパス切替を行うサービスセレクタを備えることが可能である。
（３５）また、本発明は上記の発明（２０）において、該仮想コンカチネーションを構成する該複数の低速フレームを、パス切替時、仮想コンカチネーション単位で先頭の低速フレームのパスと同一方向のパスに切り替えるサービスセレクタを備えることが可能である。
（３６）また、本発明は上記の発明（２０）において、該仮想コンカチネーションを構成する該複数の低速フレームを、パス切替時、仮想コンカチネーション単位で先頭の低速フレームのパスと同一方向のパスに切替るパススイッチを備えることが可能である。
（３７）また、本発明は上記の発明（２０）において、該高速フレーム及び該低速フレームを、ＳＯＮＥＴ／ＳＤＨフレームとすることが可能である。
（３８）また、本発明は上記の発明（３７）において、該高速フレームがＳＴＳ−Ｎ（Ｎ＝１２，４８，１９２，７６８）フレームである２Ｆ−ＢＬＳＲリングネットワークにおいて、該仮想コンカチネーション情報の内の位置情報にＮ／２を加算する位置付替を行うことにより、ライン切替を行うリングブリッジを備えることが可能である。
（３９）また、本発明は上記の発明（３７）において、該高速フレームがＳＴＳ−Ｎ（Ｎ＝１２，４８，１９２，７６８）フレームである２Ｆ−ＢＬＳＲリングネットワークにおいて、該仮想コンカチネーション情報の内の位置情報からＮ／２を減算する位置付替を行うことにより、ライン切替を行うリングスイッチを備えることが可能である。
（４０）また、本発明は上記の発明（２０）において、該仮想コンカチネーション情報が、設定可能であることを特徴とした仮想コンカチネーション伝送装置。
以上の手段により、仮想コンカチネーションを構成する低速フレーム（チャネル）間の位相関係を保ったまま、例えば、ＢＬＳＲ／ＵＰＳＲリングネットワークを含む各種ＳＯＮＥＴ／ＳＤＨ光ネットワーク上をエンド・ツー・エンド（Ｅｎｄ  ｔｏ  Ｅｎｄ）伝送する機能が実現できる。
発明を実施するための最良の形態
図６は、ＳＯＮＥＴ／ＳＤＨネットワーク例を示している。このネットワークは、本発明に係る仮想コンカチネーション光伝送装置１００＿１〜１００＿３（以後、符号１００で総称することがある。）を光ファイバ９０＿１〜９０＿３でリング状に接続したリングネットワーク（Ｒｉｎｇ  Ｎｅｔｗｏｒｋ）である。なお、同図においては、現用リングのみが示され、予備リングは便宜上省略されている。
各光伝送装置１００は、挿入／分岐多重変換装置（ＡＤＭ：Ａｄｄ／Ｄｒｏｐ  Ｍｕｌｔｉｐｌｅｘｅｒ）であり、縦続接続されたＯＣ−１９２受信側ポインタ処理部（以後、ＰＴＲ（Ｒ）と略称することがある。）１３、ＴＳＡ（Ｔｉｍｅ  Ｓｌｏｔ  Ａｓｓｉｇｎｍｅｎｔ）部１４、及びＯＣ−１９２送信側ポインタ処理部（フレーム処理部：以後、ＰＴＲ（Ｓ）と略称することがある。）１７、並びにＴＳＡ部１４に接続されたＯＣ−１２挿入側ポインタ処理部（以後、ＰＴＲ（Ａ）と略称することがある。）２２及びＯＣ−１２分岐側ポインタ処理部（以後、ＰＴＲ（Ｄ）と略称することがある。）２４を備えている。
なお、同図中では、各光伝送装置１００の挿入側ポインタ処理部２２及び分岐側ポインタ処理部２４の内の一方又は両方が便宜上図示されていない。
光伝送装置１００は、装置間でトラフィックをＯＣ−１９２（９．９５Ｇｂｐｓ）インタフェースで伝送し、トリビュタリ（Ｔｒｉｂｕｔａｒｙ）側とトラフィックをＯＣ−１２（６２２Ｍｂｐｓ）インタフェースで挿入（Ａｄｄ）／分岐（Ｄｒｏｐ）する。
以下に、光伝送装置１００＿１のＯＣ−１２トリビュタリ（Ｔｒｉｂｕｔａｒｙ）側から挿入された仮想コンカチネーションＳＴＳ−５ｃ（以後、Ｖｉｒｔ−ＳＴＳ−５ｃと称する。）のトラフィック（Ｔｒａｆｆｉｃ）をＯＣ−１９２リングネットワーク内で伝送し、光伝送装置１００＿３のＯＣ−１２トリビュタリ側へＶ−ＳＴＳ−５ｃのまま分岐する動作を説明する。
光伝送装置１００＿１において、ＰＴＲ（Ａ）２２は、トリビュタリ側からＳＴＳ−１の先頭チャネルＣＨ２、ＳＴＳ−１の仮想従属チャネルＣＨ１２、及びＳＴＳ−３ｃ（ＳＴＳ−１のチャネルＣＨ７〜ＣＨ９のコンカチネーション）の仮想従属チャネルＣＨ３から成る仮想コンカチネーション（Ｖｉｒｔ−ＳＴＳ−５ｃ：同図中の情報７０１の（２）参照、以後、Ｖｉｒｔ−ＳＴＳ−５ｃと称することがある。）７０１ｂ、並びにこのＶｉｒｔ−ＳＴＳ−５ｃ７０１ｂの線形リスト情報（仮想コンカチネーション情報）７０１ａ（同図中の情報７０１の（１）参照）を入力する。
ＰＴＲ（Ａ）２２において、挿入されるＶｉｒｔ−ＳＴＳ−５ｃ７０１ｂの線形リスト情報７０１ａに基づき、ＳＴＳ−１仮想従属チャネルＣＨ１２、及びＳＴＳ−３ｃ仮想従属チャネルＣＨ３のポインタ処理が先頭チャネルＣＨ２のポインタ処理に連動して行われる。
同図中のタイミングＴ１１は、ＰＴＲ（Ａ）２２中のＥＳメモリ（ＥＳ  Ｍｅｍｏｒｙ、図示せず）３１のライト／リードタイミングを示している。タイミングＴ１１（１）のライトタイミングＴ１１ａｗ、タイミングＴ１１（２）のライトタイミングＴ１１ｂｗ、及びタイミングＴ１１（３）のライトタイミングＴ１１ｃｗで、それぞれ、先頭チャネルＣＨ２、仮想従属チャネルＣＨ１２、及び仮想従属チャネルＣＨ７〜ＣＨ９（＝ＳＴＳ−３ｃＣＨ３）がＥＳメモリ３１に書き込まれる。
そして、タイミングＴ１１（１）のリードタイミングＴ１１ａｒ、タイミングＴ１１（２）のリードタイミングＴ１１ｂｒ、及びタイミングＴ１１（３）のリードタイミングＴ１１ｃｒでそれぞれ、先頭チャネルＣＨ２、仮想従属チャネルＣＨ１２、及び仮想従属チャネルＣＨ７〜ＣＨ９（＝ＳＴＳ−３ｃＣＨ３）がＥＳメモリ３１から読み出されて、ＯＣ−１９２インタフェースのチャネルＣＨ５０、チャネルＣＨ１５、及びチャネルＣＨ３１〜ＣＨ３３に位相関係（同図の情報７０２（２）中では同一位相）を保ったまま多重化される。
これにより、先頭チャネルＣＨ２、ＳＴＳ−１仮想従属チャネルＣＨ１２、及びＳＴＳ−３ｃ仮想従属チャネルＣＨ３のＰＯＨ（Ｐａｔｈ  Ｏｖｅｒｈｅａｄ）のパストレース（Ｐａｔｈ  Ｔｒａｃｅ）Ｊ１間の位相の一致が保たれる。
次に、光伝送装置１００＿１において、ＴＳＡ部１４は、ＴＳＡ部１４前のＯＣ−１２トリビュタリ側のチャネル番号（ＣＨ２，ＣＨ１２，ＣＨ７〜ＣＨ９）からＴＳＡ部１４後のＯＣ−１９２側のチャネル番号（ＣＨ５０，ＣＨ１５，ＣＨ３１〜ＣＨ３３）の線形リストの付替を実施する。
この付替後に線形リスト情報が、同図中の情報７０２の（１）線形リスト情報７０２ａに示されている。
これにより、ＯＣ−１９２ネットワークにおいて、仮想コンカチネーションＶｉｒｔ−ＳＴＳ−５ｃが保たれる。
その後、光伝送装置１００＿１のＰＴＲ（Ｓ）１７、光伝送装置１００＿２のＰＴＲ（Ｒ）１３及びＰＴＲ（Ｓ）１７、光伝送装置１００＿３のＰＴＲ（Ｒ）１３では付替後の線形リスト情報７０２ａに従って仮想従属チャネルＣＨのポインタ処理が先頭チャネルＣＨのポインタ処理に連動制御されて、各チャネルのＰＯＨのパストレースＪ１間の位相の一致が保持されたまま、光伝送装置１００＿３のＴＳＡ部１４に入力される。
光伝送装置１００＿３において、ＴＳＡ部１４は、ＴＳＡ部１４前のチャネル番号からＴＳＡ部１４後のチャネル番号の線形リスト付替を行い（情報７０１の（１）線形リスト情報７０１ａ参照）。ＰＴＲ（Ｄ）２４は、再々付替後の線形リスト情報７０１ａに基づきポインタ処理を行い、Ｖｉｒｔ−ＳＴＳ−５ｃをトリビュタリ側に分岐する（情報７０１の（２）Ｖｉｒｔ−ＳＴＳ−５ｃ７０１ｂ参照）。
このように、本発明に係る仮想コンカチネーション伝送装置１００で構成されたネットワークにおいては、ネットワーク上の全てのポインタ処理部（ＰＴＲ（Ｒ）１３、ＰＴＲ（Ｓ）１７、ＰＴＲ（Ａ）、及びＰＴＲ（Ｄ））が、受信した線形リスト情報に基づいて仮想従属チャネルのポインタ処理が先頭チャネルのポインタ処理に連動されることになる。
また、低速側と高速側との間のＡＤＭ機能を含むＴＳＡ部１４では、回線設定に従いＴＳＡ部１４前のチャネル番号からＴＳＡ部後のチャネル番号への線形リストの付替が実施される。
すなわち、仮想コンカチネーションを表示する線形リストが保持され、さらにネットワーク上の全てのポインタ処理が連動制御される。これにより、ネットワークのエンド・ツー・エンド（Ｅｎｄ  ｔｏ  Ｅｎｄ）における仮想コンカチネーションを構成する各チャネルのパストレースＪ１間の位相一致が実現される。
図７は、線形リスト情報をＨ１／Ｈ２バイトの１０ビットポインタ値（１０ｂｉｔ  Ｐｏｉｎｔｅｒ  Ｖａｌｕｅ（ＩＤＩＤＩＤＩＤＩＤ））領域に挿入する実施例を示している。同図（１）は、ＳＯＮＥＴ／ＳＤＨフレーム中のＨ１／Ｈ２／Ｈ３ポインタの定義を示し、同図（２）は、本発明に係る仮想コンカチネーションに対応したポインタバイトの定義を示し、同図（３）は、仮想コンカチネーションチャネルの具体的な指定方法を示している。
Ｈ１／Ｈ２／Ｈ３ポインタは、同図（１）に示すように、Ｈ１バイト、Ｈ２バイト、及びＨ３バイトで構成され、Ｈ１バイトのビットｂ１〜ｂ４は、新規データフラグビット（ＮＤＦ：Ｎｅｗ  Ｄａｔａ  Ｆｌａｇ  ｂｉｔ）６０１であり、Ｈ１バイトのビットｂ５，ｂ６は、ＳＳビット（ｓｓｂｉｔ）６０２であり、Ｈ１バイトのビットｂ７，ｂ８、及びＨ２バイトのビットｂ１〜ｂ８は、１０ビットポインタ値（１０ｂｉｔ  Ｐｏｉｎｔｅｒ  Ｖａｌｕｅ）６０３であり、Ｈ３バイトは、負ジャスティフィケーション位置（Ｎｅｇａｔｉｖｅ  Ｊｕｓｔｉｆｉｃａｔｉｏｎ  Ｏｐｐｏｒｔｕｎｉｔｙ）６０４、Ｈ３バイトの後のＳＰＥ内の１バイトは、正ジャスティフィケーション位置（Ｐｏｓｉｔｉｖｅ  Ｊｕｓｔｉｆｉｃａｔｉｏｎ  Ｏｐｐｏｒｔｕｎｉｔｙ）６０５である。
１０ビットポインタ値の内のＨ１バイトのビットｂ７、及びＨ２バイトのビットｂ１，ｂ３，ｂ５，ｂ７は、インクリメントビット（Ｉ  ｂｉｔ：Ｉｎｃｒｅｍｅｎｔ  ｂｉｔ）であり、Ｈ１バイトのビットｂ８、及びＨ２バイトのビットｂ２，ｂ４，ｂ６，ｂ８は、デクリメントビット（Ｄｂｉｔ：Ｄｅｃｒｅｍｅｎｔ  ｂｉｔ）である。
同図（２）項（１１）〜（１６）、（１８）のポインタバイトの定義は、既存の定義であり、説明を省略する。なお、ＮＤＦ（ＮＮＮＮ）のＮＤＦイネーブルは、“１００１”に３ビット以上一致するコード＝“１００１”，“０００１”，“１１０１”，“１０１１”，“１０００”であり、ノーマルＮＤＦは、ＮＤＦイネーブル以外のコードである。また、ＳＳビットの“−−”はドントケアである。
項（１７）に本発明に係る仮想コンカチネーションの線形リスト情報の定義が示されている。線形リスト情報はＨ１／Ｈ２バイトに挿入し、ＮＤＦ＝“ＮＤＦイネーブル”、ＳＳビット＝“ドントケア（通常“００ｈ”）”、及び１０ビットポインタ値＝“前に結合されているチャネル番号のビット反転”を設定する。
この設定により、項（１８）の無効ポインタの第１条件の一部のコードを、項（１７）の本発明の仮想コンカチネーション表示として割り当てている。また、項（１２）ＮＤＦイネブル及び項（１６）項の従来のコンカチ表示が先頭チャネルで重複しない様にするため、逆順序線形リストを採用している。この定義による線形リスト情報は、ＳＴＳ−３〜ＳＴＳ−１９２フレームに対応できる。
同図（３）項（１９）〜（２２）は、それぞれ、同図（２）項（１６）〜（１８）、（１２）に示した定義を具体的に示しており、Ｈ１／Ｈ２バイト（ＮＤＦビット、ＳＳビット、１０ビットポインタ値（ＩＤＩＤＩＤＩＤＩＤ））の具体的な値とその意味、及び受信状態を示している。
従って、項（２０）に本発明に係る仮想コンカチネーションの線形リスト情報の具体例が示されている。なお、同項（２０）、（２１）に示された“Ｎ”は仮想コンカチネーションに含めることができる最大のチャネル数であり、ＯＣ−Ｎの“Ｎ”と同じ値である。例えばＯＣ−１９２ではＮ＝１９２である。
なお、低速フレームとして、複数の低速フレームをコンカチネーション低速フレームを用いた場合、仮想コンカチネーションに含めることができる最大のチャネル数は、増加する。
この様にＨ１／Ｈ２バイトの内の無効ポインタ（Ｉｎｖａｌｉｄ  Ｐｏｉｎｔｅｒ）値の一部を仮想コンカチネーション用に割り当てることにより、新たにＯＨ上に線形リスト用の領域を設定する必要がなくなる。
上述した図４は、上記の定義に基づき、図１（２）に示した１．１Ｇｂｐｓデータのマッピングに対応する線形リスト情報を、Ｈ１／Ｈ２バイトに挿入した概念図あり、図５は、Ｈ１／Ｈ２バイトの具体的な値を示した図である。例えば、チャネルＣＨ１４３のＨ１／Ｈ２バイトには、ＮＤＦ＝“１００１”、ＳＳビット＝“００”、及び１０ビットポインタ値＝“チャネルＣＨ１４３に前のチャネル番号＝１７７（＝“００１０１１０００１”）のビット反転値“１１０１００１１１０”が設定される。
また、従来のコンカチネーションＳＴＳ−３ｃ、ＳＴＳ−１２ｃをそれぞれ構成するチャネルＣＨ３１〜ＣＨ３３、及びチャネルＣＨ１０９〜ＣＨ１２０の先頭チャネルＣＨ３１，ＣＨ１０９には、それぞれ、図７（２）項（１７）に基づき前のチャネル番号のビット反転を設定し、それ以外のチャネルＣＨ３２，ＣＨ３３，ＣＨ１１０〜ＣＨ１２０のＨ１／Ｈ２バイトには、図７（２）項（１６）の従来のコンカチネーション表示（Ｃｏｎｃａｔｅｎａｔｉｏｎ  Ｉｎｄｉｃａｔｏｉｎ）＝“１００１ＳＳ１１１１１１１１１１”＝“９３ｈ，ＦＦｈ（ＳＳ＝“００”の場合）”を設定する。また、先頭チャネルＣＨ５０のＨ１／Ｈ２バイトには同図（２）項（１１）で定義されたアクティブポインタを設定する。
このように、仮想従属チャネルのＨ１／Ｈ２バイトに挿入した逆方向の線形リストを採用することで、仮想従属チャネルのＨ１／Ｈ２バイトから先頭チャネルのＨ１／Ｈ２バイトが容易に検索できるとともに、検索した先頭チャネルのＨ１／Ｈ２バイトに設定されたアクティブポインタに基づき、先頭チャネル及びこれに線形リストで連結された仮想従属チャネルの連動処理が可能になる。
図８は、図７に示した光伝送装置１００をより詳細に示した実施例である。
光伝送装置１００においては、イースト側から入力されたＯＣ−Ｎフレームは、ＯＨドロップ部１１＿１で終端され、リングスイッチ（Ｒｉｎｇ  Ｓｗｉｔｃｈ）１２＿１を経由した後、受信側ポインタ処理部１３＿１でポイント処理が実行され、スルーの場合、ＴＳＡ部１４でＯＣ−Ｎフレームの各チャネルが時間スイッチングされた後、サービスセレクタ（Ｓｅｒｖｉｃｅ  ｓｅｌｅｃｔｏｒ）１５＿１及びリングブリッジ（Ｒｉｎｇ  ｂｒｉｄｇｅ）１６＿１経由した後、送信側ポインタ処理部１７＿１でポイント処理が実行され、ＯＨ挿入部１８＿１でＯＨが付加されてウェスト側のＯＣ−Ｎフレームとして出力される。
ドロップの場合、ＯＣ−Ｎフレームに含まれる所定のチャネルは、ＴＳＡ部１４からパススイッチ（Ｐａｔｈ  Ｓｗｉｔｃｈ）２３を経由してポインタ処理部２４でポインタ処理が実行され、ＯＨ挿入部２５でＯＨが付加されてトリビュタリ側のＯＣ−Ｍフレームで出力される。
ウエスト側から入力されたＯＣ−Ｎフレームも、同様に、スルーの場合、ＯＨドロップ部１１＿２、リングスイッチ１２＿２、受信側ポインタ処理部１３＿２、ＴＳＡ部１４、サービスセレクタ１５＿２、リングブリッジ１６＿２、送信側ポインタ処理部１７＿２、及びＯＨ挿入部１８＿２経由してイースト側のＯＣ−Ｎフレームとして出力される。
ドロップの場合、ＯＣ−Ｎフレームに含まれる所定の各チャネルは、同様に、ポインタ処理部２４及びＯＨ挿入部２５を経由してトリビュタリ側のＯＣ−Ｍフレームとして出力される。
なお、以後、符号１１＿１及び１１＿２、…、符号１３＿１及び１３＿２、符号１５＿１及び１５＿２、…、符号１８＿１及び１８＿２を、それぞれ、符号１１，…，１３，１５，…１８で総称することがある。
トリビュタリ側から入力されたＯＣ−Ｍフレームは、ＯＨドロップ部２１で終端され、ポインタ処理部２２でポインタ処理が実行された後、ＴＳＡ部１４で挿入され、それぞれ、サービスセレクタ１５、リングブリッジ１６、ポインタ処理部１７、ＯＨ挿入部１８を経由して、ウエスト側又はイースト側のＯＣ−Ｎフレームに多重化されて出力される。
この光伝送装置１００は、２Ｆ−ＢＬＳＲ（Ｂｉｄｉｒｅｃｔｉｏｎａｌ  Ｌｉｎｅ  Ｓｗｉｔｃｈｅｄ  Ｒｉｎｇ）／ＵＰＳＲ（Ｕｎｉｄｉｒｅｃｔｉｏｎａｌ  Ｐａｔｈ  Ｓｗｉｔｃｈｅｄ  Ｒｉｎｇ）リングネットワークのＡＤＭに対応しており、高速ＯＣ−Ｎリングネットワーク、低速ＯＣ−Ｍインタフェースを持っている。本発明の光伝送装置１００は、従来の光伝送装置（図示せず）と基本的な構成は、同じであるが、同図中で網掛けを施した［１］ポインタ処理部１３，１７，２２，２４、［２］ＴＳＡ部１４、［３−１］２Ｆ／４Ｆ−ＢＬＳＲの受信切替用リングブリッジ１６、［３−２］２Ｆ／４Ｆ−ＢＬＳＲの送信切替用リングスイッチ１２、［４］ＵＰＳＲの受信切替用パススイッチ２３、及び［５］サービスセレクタ１５が、それぞれ、図９、図１１、図１３、図１５、図１７、及び図１９に示すように本発明で機能追加／変更（網掛けを施した部分）される。
［１］ポインタ処理部
図９は、図８に示したポインタ処理部１３，１７，２２，２４をより詳細に示している。このポインタ処理部は、ＳＴＳ−１チャネルＣＨ１〜ＣＨｎ（低速フレーム）を多重化した受信側高速フレームＳＴＳ−Ｎで伝送される入力データ（Ｒ）７１１を受信し、このデータ（Ｒ）７１１に含まれ各ＳＴＳ−１チャネルに対応する受信ポインタＰ（Ｒ）１〜Ｐ（Ｒ）Ｎを、送信側高速フレームＳＴＳ−Ｎに対応する送信ポインタＰ（Ｓ）１〜Ｐ（Ｓ）Ｎに付け替えたデータ（Ｓ）７１３を送出する。
本発明に係るポインタ処理部は、従来のポインタ処理部と基本的な構成は同じである。
すなわち、ポインタ処理部は、入力データ（Ｒ）７１１に多重化されたＳＴＳ−１チャネルＣＨ１〜ＣＨｎにそれぞれ対応する１７バイトのＥＳメモリ３１＿１〜３１＿ｎ（以後、符号３１で総称することがある。）と、受信ポインタＰ（Ｒ）１〜Ｐ（Ｒ）Ｎを検出すると共に、ＳＴＳ−１チャネルＣＨ１〜ＣＨｎデータを対応するＥＳメモリ３１へ書き込む制御を行う受信側処理部３０と、各ＥＳメモリ３１からＳＴＳ−１チャネルＣＨ１〜ＣＨｎを読み出す制御を行うと共に、これらのＳＴＳ−１チャネルＣＨ１〜ＣＨｎに生成した送信ポインタＰ（Ｓ）１〜Ｐ（Ｓ）Ｎを挿入したデータ（Ｓ）７１３を送出する送信側処理部４０とで構成されている。
受信側処理部３０は、それぞれ、ＳＴＳ−１チャネルＣＨ１〜ＣＨｎに対応したポインタ検出部３２＿１〜３２＿ｎ、アクティブポインタ部３３＿１〜３３＿ｎ、Ｊ１カウンタ３４＿１〜３４＿ｎ、ＳＰＥタイミング（Ｒ）部３６＿１〜３６＿ｎ、書込カウンタ３７＿１〜３７＿ｎ、セレクタ（Ｒ）３８＿１〜３８＿ｎ、及びＳＰＥオフセットカウンタ（Ｒ）３５で構成されている。
送信側処理部４０は、それぞれ、ＳＴＳ−１チャネルＣＨ１〜ＣＨｎに対応したポインタ挿入部４１＿１〜４１＿ｎ、ＮＤＦ生成部４２＿１〜４２＿ｎ、オフセット生成部４３＿１〜４３＿ｎ、ポインタ生成部４４＿１〜４４＿ｎ、ＳＰＥタイミング（Ｓ）部４６＿１〜４６＿ｎ、読出カウンタ４７＿１〜４７＿ｎ、セレクタ（Ｓ）４８＿１〜４８＿ｎ、位相比較回路４９＿１〜４９＿ｎ、及びＳＰＥオフセットカウンタ（Ｓ）４５で構成されている。
なお、以後、受信側処理部３０及び送信側処理部４０の構成要素の内で各ＳＴＳ−１チャネルＣＨ１〜ＣＨｎに対応した各構成要素の符号を、それぞれ、符号３２〜３４，３６〜３８、符号４１〜４４，４６〜４９で総称することがある。
本発明に係るポインタ処理部が従来のポインタ処理部の構成及び動作と異なる点を以下に説明する。
受信側処理部３０のポインタ検出部３２及びセレクタ（Ｒ）３８（図９の網掛した部分）、並びに送信側処理部４０のポインタ生成部４４及びセレクタ（Ｓ）４８（同図の網掛した部分）の内部構成は、本発明に係る仮想コンカチネーションに対応するように変更されている。
コンカチネーション設定には、自動コンカチネーション（Ａｕｔｏ  Ｃｏｎｃａｔｅｎａｔｉｏｎ）及び設定コンカチネーション（Ｐｒｏｖｉｓｉｏｎｉｎｇ  Ｃｏｎｃａｔｅｎａｔｉｏｎ）とがサポートされており、ポインタ検出部３２及びポインタ生成部４４は以下のように変更されている。
自動コンカチネーション：ポインタ検出部３２は、Ｈ１／Ｈ２バイトに挿入された仮想コンカチネーションの線形リスト情報をＣＯＮＣ／Ｖｉｒｔ．ＣＯＮＣ情報７１７として検出て、ポインタ生成部４４に与える。この線形リスト情報をポインタ生成部４４は、送信側のＨ１／Ｈ２バイトに再挿入する。
設定コンカチネーション：ポインタ生成部４４が外部から設定された仮想コンカチネーションの線形リストをＨ１／Ｈ２バイトに挿入する。
セレクタ（Ｒ）３８は、ＣＯＮＣ／Ｖｉｒｔ．ＣＯＮＣ情報７１７に基づき、本発明の仮想コンカチネーションを構成する仮想従属チャネルのＥＳメモリへのライトタイミング及びスタッフ（Ｓｔｕｆｆ）処理が、先頭チャネルのポインタ処理に連動するように変更され、同様に、セレクタ（Ｓ）４８は、仮想従属チャネルのＥＳメモリからのリードタイミング及びスタッフ処理が先頭チャネルのポインタ処理に連動するように変更されている。
仮想コンカチネーションに関するアラーム表示が、以下のように追加されている。
仮想コンカチネーションを構成するチャネルにＬＯＰ／ＰＡＩＳが検出された場合、ポインタ挿入部４１は、ＬＯＰｖ／ＰＡＩＳｖとしてＰＡＩＳを仮想コンカチネーションを構成する各チャネルに送出する。ただし、オプション的に仮想コンカチネーション単位でのＬＯＰｖ／ＰＡＩＳｖの通知もサポートする。なお、詳細なＬＯＰｖ／ＰＡＩＳｖ検出条件は従来のＬＯＰｃ／ＰＡＩＳｃと同様とする。
本発明に係るポインタ処理部のより詳細な動作を以下に説明する。
受信側処理部３０は、受信側クロック（Ｒ）７２１とフレームタイミング（Ｒ）信号７２２とに同期して、送信側処理部４０は、送信側クロック（Ｓ）７３１とフレームタイミング（Ｓ）信号７３２とに同期して動作する。
受信側処理部３０において、ＳＰＥオフセットカウンタ（Ｒ）３５は、フレームタイミング（Ｒ）信号７２２を基準として、受信データ（Ｒ）７１１のＳＰＥ位置（高速フレームのＳＰＥ位置）を示すＳＰＥタイミング（Ｒ）信号７２３を生成し、ＳＰＥタイミング（Ｒ）部３６に出力する。
また、ＳＰＥオフセットカウンタ（Ｒ）３５は、フレームタイミング（Ｒ）信号７２２を基準として、ＳＰＥのオフセット（Ｏｆｆｓｅｔ）位置を示す１／７８３カウンタ値７２０を生成し、各Ｊ１カウンタ３４に与える。
各ポインタ検出部３２は、それぞれ、フレームタイミング（Ｒ）信号７２２を基準として、受信データ（Ｒ）７１１から自分に対応するＳＴＳ−１チャネルのＨ１／Ｈ２バイトを検出し、このＨ１／Ｈ２バイトを図７（２）項（１１）〜（１８）に示した定義に基づいて解釈し各チャネルＣＨのアクティブポインタ（Ａｃｔｉｖｅ  Ｐｏｉｎｔｅｒ）値、ＩＮＣ／ＤＥＣ表示、ＡＩＳ表示、ＬＯＰ表示、及び従来のコンカチネーション表示等を検出する。
さらに、各ポインタ検出部３２は、それぞれ、本発明に係る線形リスト及びこのリストに基づき仮想コンカチネーションを検索する。これらの検索機能が従来のポインタ検出部に追加された機能である。
そして、ポインタ検出部３２は、検出したアクティブポインタでアクティブポインタ部３３を更新し、正負スタッフを検出したとき、ＩＮＣ／ＤＥＣ（Ｒ）情報７１８をＳＰＥタイミング（Ｒ）部３６に与え、ＡＩＳ又はＬＯＰを検出したとき、ＬＯＰ／ＰＡＩＳ（ＰＡＩＳ  ＩＮＳ）情報７１６をポインタ挿入部４１に与え、従来のコンカチネーション表示、及び本発明の仮想コンカチネーションを検出したとき、ＣＯＮＣ／Ｖｉｒｔ．ＣＯＮＣ情報７１７をセレクタ（Ｒ）３８、セレクタ（Ｓ）４８、ポインタ生成部４４に与える。
各Ｊ１カウンタ３４は、それぞれ、カウンタ値７２０を基準として、アクティブポインタＰ（Ｒ）１〜Ｐ（Ｒ）ＮからＳＴＳ−１チャネルＣＨ１〜ＣＨｎのＪ１位置（パストレース）を示すＪ１イネーブル（Ｒ）信号７１４＿１〜７１４＿ｎを生成する。
各ＳＴＳ−１チャネルＣＨのＥＳメモリ３１への書込アドレス（Ｒ）７２６の生成を以下に説明する。
ＳＰＥタイミング（Ｒ）部３６は、受信データ（Ｒ）７１１のＳＰＥ位置を示すＳＰＥタイミング（Ｒ）信号７２３とポインタ検出部３２からのＩＮＣ／ＤＥＣ（Ｒ）情報７１８とに基づき、ＩＮＣ（Ｒ）情報受信時のＨ３バイトの次のバイト分、ＤＥＣ（Ｒ）情報受信時のＨ３バイトの分を考慮したＥＳメモリ３１のタイミング信号７２４を生成する。
次段の書込カウンタ３７は、タイミング信号７２４を１／１７分周してＥＳメモリ３１への書込アドレス（Ｒ）７２５を生成する。但し、書込カウンタ３７で生成されるアドレス（Ｒ）は、従来のコンカチネーション及び本発明に係る仮想コンカチネーションを考慮しておらず、各チャネルＣＨ毎に独立した書込アドレスが生成される。
そこで、セレクタ（Ｒ）３８は、仮想コンカチネーションを構成する従属チャネルの書込アドレスを先頭チャネルの書込アドレスに一致させるため、ＣＯＮＣ／Ｖｉｒｔ．ＣＯＮＣ情報７１７に基づき、従属チャネルの書込アドレスとして、先頭チャネルの書込アドレスを選択する。
ＣＯＮＣ／Ｖｉｒｔ．ＣＯＮＣ情報７１７の内のＶｉｒｔ．ＣＯＮＣ情報（線形リスト）に基づき、従属チャネルの書込アドレスとして、先頭チャネルの書込アドレスを選択するセレクタ（Ｒ）３８の機能は、本発明の仮想コンカチネーション処理のために追加された機能であり、セレクタ（Ｒ）３８の構成及び動作は、後述する図１０において、より詳細に説明する。
送信側処理部における各ＥＳメモリ３１からのＳＴＳ−１チャネルＣＨの読出アドレス（Ｓ）７３６の生成を以下に説明する。
ＳＰＥオフセットカウンタ（Ｓ）４５は、送信側フレームタイミング（Ｓ）信号７３２を基準として、ＳＰＥのオフセット位置を示すカウンタ値７３０を生成してオフセット生成部４３に与え、さらに、送信データ（Ｓ）７１３のＳＰＥ位置を示すＳＰＥタイミング（Ｓ）信号７３３を生成し、ＳＰＥタイミング（Ｓ）部４６へ出力する。
ＳＰＥタイミング（Ｓ）部４６は、位相比較回路４９からのＩＮＣ／ＤＥＣ要求７１９とＳＰＥタイミング（Ｓ）信号７３３とに基づき、受信側クロック（Ｒ）７２１と送信側クロック（Ｓ）７３１との間の位相変動を考慮した、すなわち、ＩＮＣ（Ｓ）送信時のＨ３バイトへのデータ挿入（正スタッフ：ｐｏｓｉｔｉｖｅ  ｓｔｕｆｆｉｎｇ）及びＤＥＣ（Ｓ）送信時のＨ３バイトの次のバイトにデータ不挿入（負スタッフ：ｎｅｇａｔｉｖｅ  ｓｔｕｆｆｉｎｇ）を考慮したＥＳメモリ３１へのタイミング信号７３４を生成する。
次段の読出カウンタ４７は、タイミング信号７３４を１／１７分周したアドレス（Ｓ）７３５を生成する。このアドレス（Ｓ）７３５は、従来のコンカチネーション及び本発明に係る仮想コンカチネーションを考慮しておらず、各チャネル毎に独立した読出アドレスである。
そこで、次段のセレクタ（Ｓ）４８は、コンカチネーション信号に関して、従属チャネルの読出アドレスを先頭チャネルの読出アドレスに一致させるため、コンカチネーション設定を示したＣＯＮＣ／Ｖｉｒｔ．ＣＯＮＣ情報７１７に基づき、従属チャネルに対しては先頭チャネルの読出アドレスを選択する。
ＣＯＮＣ／Ｖｉｒｔ．ＣＯＮＣ情報７１７の内のＶｉｒｔ．ＣＯＮＣ情報に基づく、セレクタ（Ｓ）４８の動作は、本発明の仮想コンカチネーション処理のために追加された機能である。この機能は、基本的には上述したセレクタ（Ｒ）３８と同様であり、後述する図１０において、より詳細に説明する。
上記のＩＮＣ／ＤＥＣ要求７１９は、位相比較回路４９によって生成される。位相比較回路４９は、書込カウンタ３７からの書込タイミング信号７２７と読出カウンタ４７からの読出タイミング信号７３７との間の位相差に基づき、通常一定間隔を保持している書込アドレスと読出アドレスとが近づいたことを検出し、通常の間隔に戻すような正／負スタッフを要求するＩＮＣ／ＤＥＣ要求７１９を送出する。
この正／負スタッフにより、受信側クロックと送信側クロックとの間の位相変動が吸収され、ＥＳメモリ３１において、受信側フレームから送信側フレームへのＳＴＳ−１チャネルＣＨ１〜ＣＨｎの乗せ替えが正常に行われる。
データ７１２、及びこのデータ１２と同様にフレーム乗せ替え処理されたＪ１イネーブル（Ｓ）信号７１５は、読出アドレス（Ｓ）７３６でＥＳメモリ３１から読み出される。
各ＮＤＦ生成部４２は、現フレームのＪ１イネーブル（Ｓ）信号７１５と１つ前のフレームのＪ１イネーブル（Ｓ）信号７１５の位置比較を行い、変動した場合にはＮＤＦイネーブル信号７３９を生成し、ポインタ生成部に与える。
また、各オフセット生成部４３は、ＳＰＥオフセットカウンタ（Ｓ）４５のカウンタ値７３０を基準として、Ｊ１イネーブル（Ｓ）信号の発生位置のオフセットを算出し、各チャネルに対応した１０ビットポインタ値７３８を生成する。
各ポインタ生成部４４は、ＮＤＦイネーブル信号７３９、１０ビットポインタ値７３８、ＩＮＣ／ＤＥＣ（Ｓ）要求７１９、及びＣＯＮＣ／Ｖｉｒｔ．ＣＯＮＣ情報７１７に基づき、送信側Ｈ１／Ｈ２バイト７４０を生成し、これをポインタ挿入部４１に与える。
この送信側Ｈ１／Ｈ２バイト７４０には、通常のコンカチネーション設定情報だけでなく、ＣＯＮＣ／Ｖｉｒｔ．ＣＯＮＣ情報７１７の内のＶｉｒｔ．ＣＯＮＣ情報に基づき生成された本発明の仮想コンカチネーション設定情報（線形リスト情報）も含まれている。すなわち、ポインタ生成部４４には、本発明の仮想コンカチネーション設定情報をＨ１／Ｈ２バイトに含めるための機能が追加されている。
ポインタ挿入部４１は、送信側Ｈ１／Ｈ２バイト７４０を、乗せ替え処理後の主信号データ７１２に挿入したデータ（Ｓ）７１３を出力する。
これにより、ポインタ処理部は、ＥＳメモリ３１において、高速フレームのオーバヘッドの書込／読出タイミングの位相差変動を吸収することにより、受信側高速フレームから送信側高速フレームへの低速フレームの乗せ替えを行ったことになる。
また、特に、仮想コンカチネーションを構成する従属低速フレームは、その先頭の低速フレームと同一位相で送信側高速フレームに乗せ替えが行われたことになる。
図１０（１）は、図９で示したチャネルＣＨｋの受信側セレクタ（Ｒ）３８＿ｋ及び送信側セレクタ（Ｓ）４８＿ｋの実施例を示しており、これらのセレクタ（Ｒ）３８＿ｋ及びセレクタ（Ｓ）４８＿ｋは、従来のコンカチネーションＳＴＳ−４８ｃまで対応可能である。両者の構成及び動作は同様であるので、受信側セレクタ（Ｒ）３８＿ｋの動作のみを以下に説明する。
一般に、チャネルＣＨｋの受信側セレクタ（Ｒ）３８及び送信側セレクタ（Ｓ）４８は、ＳＴＳ−１，ＳＴＳ−３ｃ，ＳＴＳ−１２ｃ，ＳＴＳ−４８ｃのコンカチネーション設定情報に基づき、それぞれ、先頭チャネルの書込／読出アドレスを従属チャネルの書込／読出アドレスを選択する。さらに、本発明に係るに受信側セレクタ（Ｒ）３８＿ｋ及び送信側セレクタ（Ｓ）４８＿ｋは、チャネルＣＨｋが仮想コンカチネーションの仮想従属チャネルである場合、その先頭チャネルの書込／読出アドレスを選択する。
セレクタ（Ｒ）３８＿ｋは、ＣＯＮＣ／Ｖｉｒｔ．ＣＯＮＣ情報７１７に基づき、書込カウンタ３７＿１〜３７＿ｎからのアドレス（Ｒ）７２５＿１〜７２５＿ｎの内の１つを選択してチャネルＣＨｋの書込アドレス（Ｒ）７２６＿ｋとして出力する。
同図（２）は、書込アドレスを選択するチャネル番号（コンカチネーションの場合は先頭チャネル）を決定する論理を示しており、「設定」には、ＣＯＮＣ／Ｖｉｒｔ．ＣＯＮＣ情報７１７で通知された“コンカチの種別（コンカチでない（ＳＴＳ−１），コンカチＳＴＳ−３ｃ，ＳＴＳ−１２ｃ，ＳＴＳ−４８ｃ，及び仮想コンカチネーション）”が示され、「選択タイミング」には、“コンカチの種別”に対応した各選択タイミング（アドレス）を指定するチャネル番号が、それぞれ、チャネルＣＨｋ，ＣＨｊ，ＣＨｉ，ＣＨｈ、及び順方向リストの検索結果の先頭チャネルＣＨであることが示されている。
チャネルＣＨｋ，ＣＨｊ，ＣＨｉ，ＣＨｈは、受信側セレクタ（Ｒ）３８＿ｋ毎に異なっており、例えば、受信側セレクタ（Ｒ）３８＿ｋが、チャネル３３の受信側セレクタ（Ｒ）３８＿３３である場合、チャネルＣＨｋ，ＣＨｊ，ＣＨｉ，ＣＨｈは、それぞれ、チャネル３３を含むＳＴＳ−１，ＳＴＳ−３ｃ，ＳＴＳ−１２ｃ，及びＳＴＳ−４８ｃの先頭チャネルであるチャネルＣＨ３３，ＣＨ３１，ＣＨ２５，及びＣＨ１に設定されている。
セレクタ（Ｒ）３８＿ｋにおいて、ＣＯＮＣ／Ｖｉｒｔ．ＣＯＮＣ情報７１７（従来のコンカチネーション情報及び本発明の線形リスト情報）に基づき、セレクタ５１〜５３は、それぞれ、コンカチネーションＳＴＳ−３ｃＣＨｊ’、ＳＴＳ−１２ｃＣＨｉ’、ＳＴＳ−４８ｃＣＨｈ’である場合、“１”側の入力を選択し、そうでない場合、“０”側の入力を選択して出力する。
仮想コンカチ判定部５４は、仮想コンカチネーションを検出した場合、セレクタ５６の“１”側の入力を選択し、そうでない場合、“０”側の入力を出力する。順方向線形リスト検索部５５は、ＣＯＮＣ／Ｖｉｒｔ．ＣＯＮＣ情報７１７の内のＶｉｒｔ．ＣＯＮＣ情報に基づき仮想コンカチネーションの線形リストを順方向に検索する。
従って、例えば、セレクタ（Ｒ）３８＿３３は、従来のコンカチネーション及び本発明に係る仮想コンカチネーションが共に設定されていない場合、セレクタ５１〜５６が全て“０”側の入力を選択することによりチャネルＣＨｋが選択され、セレクタ５７は指定されたチャネルＣＨｋのアドレス７２５＿３３を選択する。
また、セレクタ（Ｒ）３８＿３３は、仮想コンカチネーションが設定されていない場合で、且つチャネルＣＨ３３が従来のＳＴＳ−３ｃのコンカチネーションの従属チャネルである場合、従来と同様に、このコンカチネーションの先頭チャネルＣＨ３１の書込アドレス７２６＿３１を選択する。上記の２例は、従来のセレクタ（Ｒ）と同様である。
また、セレクタ（Ｒ）３８＿３３は、図４に示した仮想コンカチネーションが設定されている場合で、且つチャネルＣＨ３３が従来のＳＴＳ−３ｃのコンカチネーションの従属チャネルである場合、仮想コンカチネーションの先頭チャネルＣＨ５０の書込アドレス７２６＿５０を選択する。
この受信側セレクタ（Ｒ）３８の選択処理においては、図８のポインタ処理部で述べたように、先頭チャネルのポインタバイトにおけるＩＮＣ（Ｒ）／ＤＥＣ（Ｒ）検出に基づく正／負スタッフ処理を行われており、先頭チャネルに連動した仮想従属チャネルの正／負スタッフ処理も実現される。
同様に、送信側セレクタ（Ｓ）４８においても、ＣＯＮＣ／Ｖｉｒｔ．ＣＯＮＣ情報７１７に基づき、先頭チャネルのアドレスに連動して従属チャネルの読出アドレス（Ｓ）７３６が決定され、仮想従属チャネルの正／負スタッフ処理も実現される。
［２］ＴＳＡ部
図１１は、本発明に係るＴＳＡ部１４の実施例を示しており、この実施例では、従来のＴＳＡ部１４ａの各出力側に、ＴＳＡ設定コマンド７４１に基づきＴＳＡ部１４ａ前のチャネルＣＨ番号からＴＳＡ部１４ａ後のチャネルＣＨ番号への付替処理を行う線形リスト変換部６１＿１，６１＿２，６２＿１，６２＿２，６３＿１，６３＿２が、追加されている。
例えば、ＳＯＮＥＴ／ＳＤＨ光ネットワーク内のクロスコネクト処理を行うＴＳＡ部１４においては、チャネルＣＨの乗り替えが行われるため、線形リスト変換部の付替処理は、本発明の仮想コンカチネーションを伝送するために、必要な機能である。
図１２は、線形リスト変換部の付替処理例を示している。同図（１）は、ＴＳＡ部１４に入力される前の仮想コンカチネーション（ＳＴＳ−１チャネルＣＨ２←ＳＴＳ−１チャネルＣＨ１２←ＳＴＳ−３ｃチャネルＣＨ３）を示している。
この線形リスト付替処理は、例えば、仮想コンカチネーションのクロスコネクションを設定するためのＴＳＡ設定コマンド７４１：“ＥＮＴ−ＣＲＳ−ＳＴＳ５Ｖ：：ＬＳ１−ＣＨ２＆ＬＳ１−ＣＨ１２＆ＬＳ１−３ｃ−ＣＨ３，ＨＳ１−ＣＨ５０＆ＨＳ１−ＣＨ１５＆ＨＳ１−３ｃ−ＣＨ１１：ＣＴＡＧ；”で実行される。
このコマンド７４１は、“低速ＬＳ１−ＣＨ２→高速ＨＳ１−ＣＨ５０、低速ＬＳ１−ＣＨ１２→高速ＨＳ１−ＣＨ１５、低速ＬＳ１−３ｃ−ＣＨ３→高速ＨＳ１−３ｃ−ＣＨ１１”の線形リスト付替えを意味する。なお、チャネルＣＨ５０は、先頭チャネルであるため、線形リストの付替は発生しない。
同図（２）は、ＴＳＡ部１４でクロスコネクトされた仮想コンカチネーション（ＳＴＳ−１チャネルＣＨ５０，ＳＴＳ−１チャネルＣＨ１５，ＳＴＳ−３ｃチャネルＣＨ１１）を示している。この仮想コンカチネーションの線形リストは、ＴＳＡ部１４に入力される前の仮想コンカチネーションの線形リストであり、ＳＴＳ−１チャネルＣＨ５０，ＳＴＳ−１チャネルＣＨ１５，ＳＴＳ−３ｃチャネルＣＨ１１は連結されていない。
そこで、線形リスト変換部は、同図（３）に示すような線形リストの付替えを行い、仮想コンカチネーション（ＳＴＳ−１チャネルＣＨ５０←ＳＴＳ−１チャネルＣＨ１５←ＳＴＳ−３ｃチャネルＣＨ１１）に対応した線形リストを生成する。
なお、ＢＬＳＲのスルー局を含み、ＴＳＡ部１４がスルー（Ｔｈｒｏｕｇｈ）設定されている場合、線形リスト付替処理は省略可能である。
［３］リングブリッジ及びリングスイッチ
２ファイバ方式のＯＣ−Ｎ  ２Ｆ−ＢＬＳＲリングネットワークは、時計方向伝送用ファイバと反時計方向伝送用ファイバが各々１本あり、１本のファイバ内のＳＴＳ−ＮフレームにおけるチャネルＣＨの内のＮ／２個が現用チャネル（Ｗｏｒｋ  Ｃｈａｎｎｅｌ）で、残りのＮ／２個が他方のファイバの予備用チャネル（Ｐｒｏｔｅｃｔｉｏｎ  Ｃｈａｎｎｅｌ）となる。例えば、ＯＣ−１９２の場合、時計方向伝送用ファイバのＳＴＳ−１９２フレーム内のチャネルＣＨ１〜ＣＨ９６が現用チャネルであり、この現用チャネルの予備用チャネルは、反計方向伝送用ファイバのチャネルＣＨ９７〜ＣＨ１９２である。
例えば、図８の光伝送装置１００において、リングブリッジ１６＿２は、ウエスト側の送信ＯＣ−Ｎに障害が発生した場合、イースト側のＯＣ−Ｎから入力された現用チャネルＣＨ１〜ＣＨ９６のデータを、ＯＨドロップ部１１＿１、リングスイッチ１２＿１、ポインタ処理部１３＿１、ＴＳＡ部１４、及びサービスセレクタ１５＿１経由して受信し、イースト側のＯＣ−Ｎの予備チャネルＣＨ９８〜ＣＨ１９２でループバックする。このとき、リングブリッジ１６＿２は、線形リスト付替を行う必要がある。
一方、上記の光伝送装置１００から現用チャネルＣＨ１〜ＣＨ９６でデータを受信していた光伝送装置１００は、イースト側のＯＣ−Ｎフレームに故障が発生したため、上記のループバックされた予備チャネルＣＨ９７〜ＣＨ１９２のデータをウエスト側のＯＣ−Ｎフレームから受信する。
データを受信した光伝送装置１００において、リングスイッチ１２＿１は、ＯＨドロップ部１１＿２を経由して、予備チャネルＣＨ９８〜ＣＨ１９２のデータを受信し、このデータを現用チャネルＣＨ１〜ＣＨ９６で送出する。このとき、リングスイッチ１２＿２は、線形リストの付替を行う必要がある。
なお、４ファイバ方式のＯＣ−Ｎ  ４Ｆ−ＢＬＳＲリングネットワークにおいては、障害発生時、現用ファイバから予備用ファイバに一括して切り替わるため、チャネル番号が変更されないため、線形リスト付替は必要でない。
［３−１］リングブリッジ
図１３は、本発明に係るリングブリッジ１６の実施例を示している。このリングブリッジ１６は、セレクタ６５ａ，６６ａ，６７ａで構成された従来のリングブリッジの出力側に線形リスト変換部６８ａ（網掛け部）が追加されている。２Ｆ−ＢＬＳＲリングネットワークにおいて、２Ｆ／４Ｆ設定信号７４５は“２Ｆ設定”に設定されている。
一方のファイバに障害が発生した場合に、リングブリッジ制御信号７４３（図８の７４３＿１，７４３＿２参照）は“予備”を示し、リングブリッジ１６のセレクタ６６ａ，６７ａは現用チャネルＣＨ１〜ＣＨ９６から予備用チャネルＣＨ９７〜ＣＨ１９２に切り替えるが、線形リストは現用チャネルＣＨ１〜ＣＨ９６に対応したリストである。そこで、線形リスト変換部６８ａは、現用チャネル番号に対応する線形リストを予備チャネル番号に対応する線形リストに付え替える。
図１４は、図１３に示した線形リスト変換部６８ａの線形リストの付替動作例を示している。同図（１）は、線形リスト変換部６８ａに入力される現用チャネルの仮想コンカチネーション（ＳＴＳ＿１チャネルＣＨ５０←ＳＴＳ−１チャネルＣＨ１５←ＳＴＳ−３ｃチャネルＣＨ１１（先頭ＣＨチャネル：ＳＴＳ−１チャネルＣＨ３１））を示している。
同図（２）は、線形リスト変換部６８ａに入力された予備用チャネルの仮想コンカチネーション（ＳＴＳ−１チャネルＣＨ１４６，ＳＴＳ−１チャネルＣＨ１１１，ＳＴＳ−３ｃチャネルＣＨ４３（先頭チャネル：ＳＴＳ−１チャネルＣＨ１２７））を示しており、ＳＴＳ−１チャネルＣＨ１４６，ＳＴＳ−１チャネルＣＨ１１１，ＳＴＳ−３ｃチャネルＣＨ４３は線形リストでコンカチネーションされていない。
そこで、線形リスト変換部６８ａは、同図（３）に示すように線形リストの付替を実行し、仮想コンカチネーション（ＳＴＳ−１チャネルＣＨ１４６←ＳＴＳ−１チャネルＣＨ１１１←ＳＴＳ−３ｃチャネルＣＨ４３）の線形リストを設定する。
すなわち、線形リスト変換部６８ａは、前の線形リストのチャネル番号（ＣＨ１５，ＣＨ５０）に、“９６（＝Ｎ／２（Ｎ＝１９２の場合））”を単に加算することにより、予備チャネル番号（ＣＨ１１１，ＣＨ１４６）に対応する線形リストへの付替を実現している。
［３−２］リングスイッチ
図１５は、本発明に係るリングスイッチ１２の実施例を示している。このリングスイッチ１２の構成は、図１３に示したリングブリッジ１６の構成と同様であり、セレクタ６５ｂ，６６ｂ，６７ｂで構成された従来のリングスイッチの出力側に線形リスト変換部６８ｂ（網掛け部）が追加されている。
２Ｆ−ＢＬＳＲリングネットワークにおいて、２Ｆ／４Ｆ設定信号７４４は“２Ｆ設定”に設定されている。一方のファイバに障害が発生した場合に、リングスイッチ制御信号７４２（図８の信号７４２＿１，７４２＿１参照）が“予備”を示し、リングスイッチ１２のセレクタ６６ｂ，６７ｂは、予備チャネルＣＨ９７〜ＣＨ１９２から送られて来たデータを現用チャネルＣＨ１〜ＣＨ９６に切戻す。このとき、セレクタ６７ｂから出力される現用チャネルＣＨ１〜ＣＨ９６には、予備チャネルＣＨ９７〜ＣＨ１９２に対応した線形リストである。そこで、線形リスト変換部６８ｂは、予備チャネル番号に対応する線形リストを現用チャネル番号に対応する線形リストに付え替える。
図１６は、図１５に示した線形リスト変換部６８ｂの線形リストの付替動作例を示している。同図（１）は、予備用チャネルの仮想コンカチネーション（ＳＴＳ−１チャネルＣＨ１４６←ＳＴＳ〜１チャネルＣＨ１１１←ＳＴＳ−３ｃチャネルＣＨ４３（先頭チャネル：ＳＴＳ−１チャネルＣＨ１２７）を示している。
同図（２）は、線形リスト変換部６８ｂへ入力前の現用チャネルの仮想コンカチネーション（ＳＴＳ−１チャネルＣＨ５０，ＳＴＳ−１チャネルＣＨ１５，ＳＴＳ−３ｃチャネルＣＨ１１（先頭チャネル：ＳＴＳ−１チャネルＣＨ３１）を示しており、ＳＴＳ−１チャネルＣＨ５０，ＳＴＳ−１チャネルＣＨ１５，ＳＴＳ−３ｃチャネルＣＨ１１はコンカチネーションされていない。
そこで、線形リスト変換部６８ｂは、同図（３）に示すように線形リストの付替を実行し、仮想コンカチネーション（ＳＴＳ−１チャネルＣＨ１４６←ＳＴＳ−１チャネルＣＨ１１１←ＳＴＳ−３ｃチャネルＣＨ４３）の線形リストを設定する。
なお、線形リスト変換部６８ｂは、前の線形リストの予備チャネル番号からＮ／２＝“９６（Ｎ＝１９２の場合）”を単に減算することにより、現用チャネル番号に対応する線形リストへの付替ができる。
［４］パススイッチ
図１７は、本発明に係るパススイッチ２３の実施例を示している。このパススイッチ２３は、イースト側又はウエスト側からのチャネルデータをチャネル単位で選択して出力する（図８参照）。パススイッチの一般的な動作例を以下に説明する。
ＵＰＳＲリングネットワークにおいては、送信側の光伝送装置１００は、例えば、イースト側の現用チャネルへ送出したデータと同一のデータをウエスト側の予備用チャネルにも送出する。受信側の光伝送装置１００において、パススイッチ２３は、ウエスト側の現用チャネル及びイースト側の予備用チャネルから同一のデータを受信するが、通常、現用チャネルからデータを受信する。
ウエスト側の現用チャネルに障害が発生した場合、パススイッチ２３は、現用チャネルから予備用チャネルへ受信切替を行う。
また、従来のパススイッチは、従来のコンカチネーション（先頭チャネル及びその従属チャネル）をコンカチネーション単位で同一方向（イースト／ウエスト）から受信するようにチャネルセレクタを制御している。
本発明のパススイッチ２３は、図１７に示すように、セレクタ８９、コンカチ制御部８８（網掛が施されたブロック）、セレクタ８７、ＯＲ回路８１ｅ，８１ｗ、及び比較部８６で構成される従来のパススイッチに、さらに、ＯＲ回路８２ｅ〜８５ｅ、及びＯＲ回路８２ｗ〜８５ｗ（網掛が施された回路）が付加されている。
この内のコンカチ制御部８８は、コンカチ／仮想コンカチ信号７４６の内のコンカチ信号に基づき従来のコンカチネーションを同一方向（イースト／ウエスト）のチャネルから選択する従来の選択機能の他に、コンカチ／仮想コンカチ信号７４６の内の仮想コンカチ信号に基づき、本発明に用いる仮想コンカチネーションの従属チャネルをその先頭チャネルと同一方向のチャネルから選択するようにセレクタ８９を制御する。
ここで、本発明に用いる仮想コンカチネーションを構成するチャネル（低速フレーム）にパスオーバヘッド（ＰＯＨ）が挿入されている場合におけるＢ３バイト及びＣ２バイトに関する処理を以下に説明する。なお、この処理はパススイッチ２３及び後述するサービスセレクタ１５に共通する処理である。
・Ｂ３パフォーマンス、Ｂ３Ｍａｊｏｒ／Ｂ３Ｍｉｎｏｒについては構成チャネル毎に検出する。すなわち、Ｂ３バイトは構成チャネル毎に挿入されるものとする。
・Ｃ２バイト通知やＵＮＥＱ／ＰＬＭ／ＰＤＩの検出・通知については構成チャネル毎に処理する。すなわち、Ｃ２バイトは、構成チャネル毎に挿入されるものとする。
・各構成チャネル毎に検出された“Ｂ３エラー”の個数を加算して、仮想コンカチネーション単位でのパフォーマンスとして通知する。
・各構成チャネル毎のＢ３Ｍａｊｏｒ／Ｂ３Ｍｉｎｏｒ検出結果のＯＲ演算し、仮想コンカチネーション単位でのＢ３ＭＡＪｖ／Ｂ３ＭＩＮｖとして通知する。・各構成チャネル毎のＵＮＥＱ／ＰＬＭ／ＰＤＩの検出結果のＯＲ演算し、仮想コンカチネーション単位でのＵＮＥＱｖ／ＰＬＭｖ／ＰＤＩｖ表示として通知する。
また、サービスセレクタ１５及びパススイッチ２３の自動切替条件は、（１）ＬＯＰ，ＰＡＩＳ，ＵＮＥＱ，ＰＬＭ，Ｂ３ＭＡＪ，ＰＤＩ，Ｂ３ＭＩＮ表示の各判定条件は、仮想コンカチネーションを構成する全チャネルの表示をＯＲ演算した結果を用いるように変更する。
これらの演算処理は、上記のＯＲ回路８１ｅ，８１ｗ，８２ｅ〜８５ｅ，８２ｗ〜８５ｗ及び比較部で行われる。比較部８６は、仮想コンカチネーションでない場合、従来と同様に、イースト側のＬＯＰ，ＰＡＩＳ，ＵＮＥＱ，及びＰＬＭをＯＲ回路８１ｅでＯＲ演算した結果、並びにＢ３ＭＡＪ，ＰＤＩ，及びＢ３ＭＩＮ（図２１参照）と、ウエスト側のＬＯＰ，ＰＡＩＳ，ＵＮＥＱ，及びＰＬＭをＯＲ回路８１ｗでＯＲ演算した結果，並びにＢ３ＭＡＪ，ＰＤＩ，及びＢ３ＭＩＮとを比較し、正常なルート（イースト又はウエスト）を自動的に決定する。
セレクタ８７は、ＰＳＷモードが“自動”に設定されている場合、比較部８６が決定したイースト又はウエスト方向からのチャネルを選択するようにセレクタ８９に対して、コンカチ制御部８８を経由して、指定する。
本発明のイースト／ウエスト選択判定が、従来の判定と異なる点は、比較部８６に入力されるイースト及びウエスト側のＬＯＰ，ＰＡＩＳ，ＵＮＥＱ，及びＰＬＭのＯＲ演算結果、並びにＢ３ＭＡＪ，ＰＤＩ，及びＢ３ＭＩＮが、それぞれ、仮想コンカチネーションを構成する全てのチャネルのＬＯＰ，ＰＡＩＳ，ＵＮＥＱ，及びＰＬＭのＯＲ演算結果、並びにＢ３ＭＡＪ，ＰＤＩ，及びＢ３ＭＩＮを、ＯＲ回路８２ｅ〜８５ｅ、及びＯＲ回路８２ｗ〜８５ｗでＯＲ演算した結果に基づき判定することである。
すなわち、パススイッチ２３は、仮想コンカチネーションを構成する全てのチャネルの各ＬＯＰ，ＰＡＩＳ，ＵＮＥＱ，ＰＬＭ，Ｂ３ＭＡＪ，ＰＤＩ，及びＢ３ＭＩＮの判定条件をＯＲ演算した結果に基づき、イースト／ウエスト選択判定を行っている。
図１８に示すように、例えば、仮想従属チャネルＣＨ１５が“Ｂ３ＭＡＪ”である場合、この仮想従属チャネルＣＨ１５と、同一方向（イースト／ウエスト）で、仮想コンカチネーションを構成する先頭チャネルＣＨ５０及び仮想従属チャネルＣＨ３１〜ＣＨ３３が“Ｂ３ＭＡＪ”として扱われる。
セレクタ８７が、ＰＳＷモードが“スイッチ制御”に設定されている場合、スイッチが指定したイースト又はウエスト方向からのチャネルを選択するようにセレクタ８９に対して指定することは、従来と同様である。
［５］サービスセレクタ
図１９は、図８に示した本発明に係るサービスセレクタ１５の実施例を示している。このサービスセレクタ１５の構成は、図１７に示したパススイッチ２３と同様であるが、セレクタ７９にスルー（Ｔｈｒｏｕｇｈ）及び挿入（Ａｄｄ）のチャネルが入力されることと、ＬＯＰ，ＰＡＩＳ，ＵＮＥＱ，ＰＬＭ，Ｂ３ＭＡＪ，ＰＤＩ，及びＢ３ＭＩＮがスルー及び挿入のチャネルのアラーム信号であることが異なっている。
図８に示したように、例えば、サービスセレクタ１５＿１は、イーストサイド側からスルーで送られて来たチャネルデータ及びトリビュタリ側から挿入されて来たチャネルデータをチャネル単位で選択する機能を有している。
本発明のサービスセレクタ１５は、従来のコンカチネーションの従属チャネルをその先頭チャネルと同一方向（スルー／挿入）から選択する機能に加えて、コンカチ／仮想コンカチ信号７４７が仮想コンカチを示すとき、仮想コンカチネーションの仮想従属チャネルをその先頭チャネルと同一方向（スルー／挿入）から選択する機能を備えている。
また、サービスセレクタ１５は、パススイッチ２３と同様に、仮想コンカチネーションでない場合、スルー及び挿入のＬＯＰ，ＰＡＩＳ，ＵＮＥＱ，Ｂ３ＭＡＪ，ＰＤＩ，及びＢ３ＭＩＮに基づき正常な方のルート（スルー又は挿入）を自動的に決定し、仮想コンカチネーションである場合、スルー及び挿入の仮想コンカチネーションされた先頭チャネル及び従属チャネルのＬＯＰ，ＰＡＩＳ，ＵＮＥＱ，ＰＬＭ，Ｂ３ＭＡＪ，ＰＤＩ，及びＢ３ＭＩＮに基づき、正常な方のルート（スルー又は挿入）を自動的に決定する。
すなわち、サービスセレクタ１５は、仮想コンカチネーションを構成する全てのチャネルの各ＬＯＰ，ＰＡＩＳ，ＵＮＥＱ，及びＰＬＭのＯＲ演算結果、並びにＢ３ＭＡＪ，ＰＤＩ，及びＢ３ＭＩＮの判定条件をＯＲ演算した結果に基づき、スルー／挿入選択判定を行っている。
図２０は、サービスセレクタ１５が、例えば、仮想従属チャネルＣＨ１５が“ＬＯＰ”である場合に、このチャネルＣＨ１５と同一方向（スルー／挿入）の各仮想コンカチネーションを構成するチャネルＣＨ５０及びチャネルＣＨ３１〜ＣＨ３３が“ＬＯＰ”として扱われることを示している。
以上説明したように、本発明に係る仮想コンカチネーション伝送方法及び装置によれば、高速フレーム内の任意の位置に複数の低速フレームを多重化して仮想コンカチネーションを構成し、位相関係を保って、該低速フレームの位置の連結状態を示す仮想コンカチネーション情報と共に伝送するようにしたので、一連の送信データを収容することが可能な最小の低速フレーム数だけのチャネルを確保すればよく、無駄なチャネルの浪費がなくなると共に、連続したチャネル位置を確保するために、既に用いられているチャネルのデータを別のチャネルに移動することによる瞬断は発生しない。また、位相関係を保って伝送されるため、受信側でデータを組み立てるためのバッファメモリを必要としない。
また、本発明の仮想コンカチネーション伝送方法及び装置は、容易にＳＯＮＥＴ／ＳＤＨネットワークに対応することが可能である。例えば、ポインタ処理回路における回路変更・追加は小規模である。仮想コンカチネーション情報をＨ１／Ｈ２バイトに挿入することも可能であり、新たに、仮想コンカチネーション情報のための領域を確保する必要はない。
すなわち、本発明の仮想コンカチネーション伝送方法及び装置によれば、ＳＯＮＥＴ／ＳＤＨ光伝送ネットワークにおいて、既存のコンカチネーション階層の制限を受けないＳＴＳ−Ｍｃ（Ｍ＝１，２，…，Ｎ）コンカチネーションの回線を提供することが可能になる。これにより、現在もなお急速に発展しつづけている情報サービス産業が扱う様々なマルチメディアデータを柔軟に伝送する回線使用効率及び自由度の高い光伝送ネットワークの構築に寄与するところが大きい。
【図面の簡単な説明】
図１は、本発明に係る仮想コンカチネーション伝送方法の原理を示した図である。
図２は、本発明に係る仮想コンカチネーション伝送方法の原理を示した図である。
図３は、本発明に係る仮想コンカチネーション伝送方法の原理に基づき割り当てられた仮想コンカチネーションチャネル例を示した図である。
図４は、本発明に係る仮想コンカチネーション伝送方法の原理を示した図である。
図５は、本発明に係る仮想コンカチネーション伝送方法における仮想コンカチネーション情報（線形リスト）例を示した図である。
図６は、本発明に係る仮想コンカチネーション伝送装置で構成されたリングネットワーク例における仮想コンカチネーションの伝送例を示したブロック図である。
図７は、本発明に係る仮想コンカチネーション伝送方法におけるＨ１／Ｈ２／Ｈ３バイトの定義を示した図である。
図８、本発明に係る仮想コンカチネーション伝送装置の実施例を示したブロック図である。
図９は、本発明に係る仮想コンカチネーション伝送装置におけるポインタ処理部の実施例を示したブロック図である。
図１０は、本発明に係る仮想コンカチネーション伝送装置のポインタ処理部における送信側及び受信側のチャネルＣＨｋセレクタの実施例を示したブロック図である。
図１１は、本発明に係る仮想コンカチネーション伝送装置における線形リスト変換機能付きＴＳＡ部の実施例を示したブロック図である。
図１２は、本発明に係る仮想コンカチネーション伝送装置の線形リスト変換機能付きＴＳＡ部における線形リスト付替処理例を示した図である。
図１３は、本発明に係る仮想コンカチネーション伝送装置における線形リスト変換機能付きリングブリッジの実施例を示したブロック図である。
図１４は、本発明に係る仮想コンカチネーション伝送装置における線形リスト変換機能付きリングブリッジにおける線形リスト付替処理例を示した図である。
図１５は、本発明に係る仮想コンカチネーション伝送装置における線形リスト変換機能付きリングスイッチの実施例を示したブロック図である。
図１６は、本発明に係る仮想コンカチネーション伝送装置の線形リスト変換機能付きリングスイッチにおける線形リスト付替処理例を示した図である。
図１７は、本発明に係る仮想コンカチネーション伝送装置におけるパススイッチの実施例を示したブロック図である。
図１８は、本発明に係る仮想コンカチネーション伝送装置のパススイッチにおけるアラーム表示（Ｂ３ＭＡＪ）発生時の処理例を示した図である。
図１９は、本発明に係る仮想コンカチネーション伝送装置におけるサービスセレクタの実施例を示したブロック図である。
図２０は、本発明に係る仮想コンカチネーション伝送装置のサービスセレクタにおけるアラーム表示（ＬＯＰ）発生時の処理例を示した図である。
図２１は、従来のＳＯＮＥＴ／ＳＤＨネットワークのＳＴＳ−Ｎフレームを示した図である。
図２２は、従来のＳＯＮＥＴ／ＳＤＨネットワークのＳＴＳ−１フレーム及びＶ３仮想コンテナ例を示した図である。
図２３は、従来のＳＯＮＥＴ／ＳＤＨネットワークにおけるパス（チャネル）アラームを示した図である。
図２４は、従来のＳＯＮＥＴ／ＳＤＨネットワークのＳＴＳ−１９２フレームにおける１９２×ＳＴＳ−１チャネル多重化順序を示した図である。
図２５は、従来のコンカチネーションに基づくデータ多重化例を示した図である。
符号の説明
１００，１００＿１〜１００＿３  伝送装置
１１，１１＿１，１１＿２  ＯＨドロップ部      １２，１２＿１，１２＿２  リングスイッチ
１３，１３＿１，１３＿２  受信側ポインタ処理部、ＰＴＲ（Ｒ）
１４，１４ａ  ＴＳＡ部                        １５，１５＿１，１５＿２  サービスセレクタ
１６，１６＿１，１６＿２  リングブリッジ
１７，１７＿１，１７＿２  送信側ポインタ処理部、ＰＴＲ（Ｓ）
１８，１８＿１，１８＿２  ＯＨ挿入部        ２１  ＯＨドロップ部
２２  挿入側ポインタ処理部、ＰＴＲ（Ａ）    ２３  パススイッチ
２４  分岐側ポインタ処理部、ＰＴＲ（Ｄ）    ２５  ＯＨ挿入部
３０  受信側処理部
３１，３１＿１〜３１＿ｎ  エラスティックストアメモリ、ＥＳメモリ
３２，３２＿１〜３２＿ｎ  ポインタ検出部
３３，３３＿１〜３３＿ｎ  アクティブポインタ部
３４，３４＿１〜３４＿ｎ  Ｊ１カウンタ      ３５  受信側ＳＰＥオフセットカウンタ（Ｒ）
３６，３６＿１〜３６＿ｎ  ＳＰＥタイミング（Ｒ）部
３７，３７＿１〜３７＿ｎ  書込カウンタ、ＷＣＴＲ
３８，３８＿１〜３８＿ｎ  受信側セレクタ（Ｒ）
４０  送信側処理部
４１，４１＿１〜４１＿ｎ  ポインタ挿入部    ４２，４２＿１〜４２＿ｎ  ＮＤＦ生成部
４３，４３＿１〜４３＿ｎ  オフセット生成部  ４４，４４＿１〜４４＿ｎ  ポインタ生成部
４５  送信側ＳＰＥオフセットカウンタ（Ｓ）
４６，４６＿１〜４６＿ｎ  ＳＰＥタイミング（Ｓ）部
４７，４７＿１〜４７＿ｎ  読出カウンタ、ＲＣＴＲ
４８，４８＿１〜４８＿ｎ  送信側セレクタ（Ｓ）４９  位相比較回路、ＰＣ
５１，５２，５３  セレクタ                    ５４  仮想コンカチ判定部
５５  順方向線形リスト検索部                  ５６，５７  セレクタ
６１＿１，６１＿２，６２＿１，６２＿２，６３＿１，６３＿２  線形リスト変換部
６５ａ〜６７ａ，６５ｂ〜６７ｂ  セレクタ      ６８ａ，６８ｂ  線形リスト変換部
７１ａ〜７５ａ，７１ｔ〜７５ｔ  ＯＲ回路      ７６  比較部
７７，７９  セレクタ                          ７８  コンカチ制御部
８１ｅ〜８５ｅ，８１ｗ〜８５ｗ  ＯＲ回路      ８６  比較部
８７，８９  セレクタ                          ８８  コンカチ制御部
９０＿１〜９０＿３  光ファイバ
６０１  ニューデータフラグビット              ６０２  ＳＳビット
６０３  １０ビットポインタ値                  ６０４  負ジャスティフィケーション位置
６０５  正ジャスティフィケーション位置
７０１ａ，７０２ａ  線形リスト情報            ７０１ｂ，７０２ｂ  仮想コンカチネーション
７１１  データ（Ｒ）                          ７１２  データ
７１３  データ（Ｓ）
７１４，７１４＿１〜７１４＿ｎ  Ｊ１イネーブル（Ｒ）信号
７１５，７１５＿１〜７１５＿ｎ  Ｊ１イネーブル（Ｓ）信号
７１６  ＬＯＰ／ＰＡＩＳ（ＰＡＩＳ  ＩＮＳ）情報
７１７  コンカチ／仮想コンカチ情報、ＣＯＮＣ／Ｖｉｒｔ．ＣＯＮＣ情報
７１８  ＩＮＣ／ＤＥＣ（Ｒ）情報      ７１９  ＩＮＣ／ＤＥＣ（Ｓ）要求
７２０  カウンタ値
７２１  クロック（Ｒ）                ７２２  フレームタイミング（Ｒ）信号
７２３  ＳＰＥタイミング（Ｒ）信号    ７２４  タイミング信号
７２５，７２５＿１〜７２５＿ｋ〜７２５＿ｎ  アドレス（Ｒ）
７２６，７２６＿１〜７３６＿ｋ〜７２６＿ｎ  書込アドレス（Ｒ）
７２７  書込タイミング信号            ７３０  カウンタ値
７３１  クロック（Ｓ）                ７３２  フレームタイミング（Ｓ）信号
７３３  ＳＰＥタイミング（Ｓ）信号    ７３４  タイミング信号
７３５，７３５＿１〜７３５＿ｋ〜７２５＿ｎ  アドレス（Ｓ）
７３６，７３６＿１〜７３６＿ｋ〜７３６＿ｎ  読出アドレス（Ｓ）
７３７  読出タイミング信号            ７３８  １０ビットポインタ値
７３９  ＮＤＦイネーブル信号          ７４０  送信側Ｈ１／Ｈ２バイト
７４１  ＴＳＡ設定コマンド
７４２，７４２＿１，７４２＿２  リングスイッチ制御信号
７４３，７４３＿１，７４３＿２  リングブリッジ制御信号
７４４，７４５  ２Ｆ／４Ｆ設定信号    ７４６，７４７  コンカチ／仮想コンカチ信号
Ｔ１１，Ｔ１１ａ〜Ｔ１１ｃ，Ｔ１３，Ｔ１３ａ〜Ｔ１３ｃ  ＥＳメモリライト／リードタイミング
Ｔ１１ａｒ〜Ｔ１１ｃｒ，Ｔ１３ａｒ〜Ｔ１３ｃｒ  ＥＳメモリライトタイミング
Ｔ１１ａｗ〜Ｔ１１ｃｗ，Ｔ１３ａｗ〜Ｔ１３ｃｗ  ＥＳメモリリードタイミング
図中、同一符号は同一又は相当部分を示す。
【図１】
2003043240.tif 000003
【図２】
2003043240.tif 000004
【図３】
2003043240.tif 000005
【図４】
2003043240.tif 000006
【図５】
2003043240.tif 000007
【図６】
2003043240.tif 000008
【図７】
2003043240.tif 000009
【図８】
2003043240.tif 000010
【図９】
2003043240.tif 000011
【図１０】
2003043240.tif 000012
【図１１】
2003043240.tif 000013
【図１２】
2003043240.tif 000014
【図１３】
2003043240.tif 000015
【図１４】
2003043240.tif 000016
【図１５】
2003043240.tif 000017
【図１６】
2003043240.tif 000018
【図１７】
2003043240.tif 000019
【図１８】
2003043240.tif 000020
【図１９】
2003043240.tif 000021
【図２０】
2003043240.tif 000022
【図２１】
2003043240.tif 000023
【図２２】
2003043240.tif 000024
【図２３】
2003043240.tif 000025
【図２４】
2003043240.tif 000026
【図２５】
2003043240.tif 000027
【国際調査報告】
2003043240.tif 000028
2003043240.tif 000029