(57)【要約】入力信号の位相を所望の位相に変調した変調信号を出力する位相変調回路であって、入力信号に応じて発光し、変調信号を出力する発光素子と、発光素子の発光閾電流より小さいバイアス電流を、発光素子に予め供給するバイアス電流源と、入力信号を変調するべき所望の位相に基づいて、バイアス電流を制御するバイアス電流制御部と、入力信号に応じて、発光素子を発光させるための変調電流を発光素子に供給する変調電流源と、位相変調回路における移相分解能に基づいて、変調電流を制御する変調電流制御部とを備える。変調電流制御部は、位相変調回路における移相範囲に更に基づいて、変調電流を制御する。
2003061160.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の位相を所望の位相に変調した変調信号を出力する位相変調回路であって、
前記入力信号に応じて発光し、発光信号を前記変調信号として出力する第１発光素子と、
前記第１発光素子が発光を開始する発光閾電流より小さいバイアス電流を、前記第１発光素子に予め供給する第１バイアス電流源と
を備えることを特徴とする位相変調回路。
【請求項２】
前記所望の位相に基づいて、前記バイアス電流源における前記バイアス電流を制御するバイアス電流制御部を更に備えることを特徴とする請求項１に記載の位相変調回路。
【請求項３】
前記入力信号に応じて、前記第１発光素子を発光させるための変調電流を前記第１発光素子に供給する変調電流源と、
前記位相変調回路における位相変調分解能に基づいて、前記変調電流源における前記変調電流を制御する変調電流制御部と
を更に備えることを特徴とする請求項１に記載の位相変調回路。
【請求項４】
前記変調制御部は、前記位相変調回路における可変位相変調範囲に更に基づいて、前記変調電流源における前記変調電流を制御することを特徴とする請求項３に記載の位相変調回路。
【請求項５】
前記バイアス電流制御部は、前記第１発光素子の温度に更に基づいて、前記バイアス電流源における前記バイアス電流を制御することを特徴とする請求項２に記載の位相変調回路。
【請求項６】
前記第１発光素子を加熱又は冷却する温度制御部を更に備えることを特徴とする請求項１に記載の位相変調回路。
【請求項７】
前記温度制御部は、前記位相変調回路における可変位相変調範囲に基づいて、前記第１発光素子を加熱又は冷却することを特徴とする請求項６に記載の位相変調回路。
【請求項８】
前記第１発光素子が出力した前記発光信号を電気信号に変換し、前記電気信号を前記変調信号として出力する光電変換部を更に備えることを特徴とする請求項１に記載の位相変調回路。
【請求項９】
前記入力信号に応じて発光し、発光信号を前記変調信号として出力し、前記第１発光素子とバンド間遷移時間時定数の異なる第２発光素子と、
前記第２発光素子が発光を開始する発光閾電流より小さいバイアス電流を、前記第２発光素子に予め供給する第２バイアス電流源と
を更に備えることを特徴とする請求項１に記載の位相変調回路。
【請求項１０】
前記第１発光素子及び前記第２発光素子はレーザダイオードであって、
前記第１発光素子のベース材料と、前記第２発光素子のベース材料は異なる材料であることを特徴とする請求項９に記載の位相変調回路。
【請求項１１】
前記所望の位相に基づいて、前記第１発光素子又は第２発光素子のいずれかに前記入力信号を供給する選択部を更に備えることを特徴とする請求項９に記載の位相変調回路。
【請求項１２】
前記第１発光素子及び前記第２発光素子は、それぞれ対応する第１入力信号及び第２入力信号を受け取り、受け取った入力信号に応じた前記変調信号を出力することを特徴とする請求項９に記載の位相変調回路。
【請求項１３】
電子デバイスを試験する試験装置であって、
前記電子デバイスを試験するための試験信号を生成するパターン発生部と、
前記試験信号の位相を所望の位相に変調した変調信号を前記電子デバイスに供給する位相変調回路と、
前記変調信号に基づいて、前記電子デバイスが出力する出力信号に基づいて、前記電子デバイスの良否を判定する判定部と
を備え、
前記位相変調回路は、
前記試験信号に応じて発光し、発光信号を前記変調信号として出力する第１発光素子と、
前記第１発光素子が発光を開始する発光閾電流より小さいバイアス電流を、前記第１発光素子に予め供給するバイアス電流制御部と
を有することを特徴とする試験装置。
【請求項１４】
通信データを伝送する通信システムであって、
前記通信データを出力する送信部と、
前記通信データを受け取り、前記通信データの位相を所望の位相に変調する位相変調回路と、
前記位相変調回路が位相変調した前記通信データを伝送する通信経路と、
前記位相変調回路が位相変調した前記通信データを受け取り、受け取った前記通信データを復調する受信部と
を備え、
前記位相変調回路は、
受け取った前記通信データに応じて発光し、発光信号を前記位相変調した通信データとして出力する第１発光素子と、
前記第１発光素子が発光を開始する発光閾電流より小さいバイアス電流を、前記第１発光素子に予め供給する第１バイアス電流源と
を有することを特徴とする通信システム。
【請求項１５】
前記送信部は、光信号を前記通信データとして出力し、
前記位相変調回路は、光信号である前記通信データを、電気信号の前記通信データに変換する光電変換部を更に有し、
前記第１発光素子は、前記電気信号の通信データに応じて発光することを特徴とする請求項１４に記載の通信システム。
【発明の詳細な説明】
技術分野
本発明は、入力信号の位相を所望の位相に変調する位相変調回路、電子デバイスを試験する試験装置、及び通信データを伝送する通信システムに関する。特に本発明は、発光素子を用いた位相変調回路に関する。また本出願は、下記の日本特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
特願２００２−２３５０      出願日  ２００２年１月９日
背景技術
従来、半導体デバイス等の電子デバイスを試験する試験装置には、試験信号の位相を所望の位相に変調する位相変調回路を備えているものがある。当該位相変調回路は、ＰＬＬ等の電気回路が用いられている。
当該ＰＬＬは、入力信号と、所望の位相を有する基準信号との位相を比較し、入力信号を所望の位相に変調する。また、位相変調回路は、当該基準信号を生成するために、基準クロックを遅延回路により所望の時間遅延させ、位相変調を行う。当該遅延回路は、複数の遅延素子を有し、遅延設定値とリニアライズメモリ等に格納した情報とに基づいて、任意の遅延素子に入力信号を通過させ、所望の遅延時間を生成していた。当該遅延素子は、バッファ等の電気回路素子により構成される。
しかし、近年の電子デバイスの高精度化、高速化に伴い、電子デバイスを試験する試験装置においても、より高精度化、高速化が要求される。しかし、従来の電気回路素子による遅延回路を有する位相変調回路及び試験装置は、高精度化、高速化に対してほぼ限界に達し、新たな手段による位相変調が望まれていた。また、高精度の遅延回路を構成する場合、直線性の極めて良い可変遅延の実現が困難となっていた。
そこで本発明は、上記の課題を解決することのできるタイミング発生装置、及び試験装置を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
発明の開示
上記課題を解決するために、本発明の第１の形態においては、入力信号の位相を所望の位相に変調した変調信号を出力する位相変調回路であって、入力信号に応じて発光し、発光信号を変調信号として出力する第１発光素子と、第１発光素子が発光を開始する発光閾電流より小さいバイアス電流を、第１発光素子に予め供給する第１バイアス電流源とを備えることを特徴とする位相変調回路を提供する。
また、位相変調回路は、所望の位相に基づいて、バイアス電流源におけるバイアス電流を制御するバイアス電流制御部を更に備えてよい。また、入力信号に応じて、第１発光素子を発光させるための変調電流を第１発光素子に供給する変調電流源と、位相変調回路における位相変調分解能に基づいて、変調電流源における変調電流を制御する変調電流制御部とを更に備えてよい。
また、変調制御部は、位相変調回路における可変位相変調範囲に更に基づいて、変調電流源における変調電流を制御してよい。また、バイアス電流制御部は、第１発光素子の温度に更に基づいて、バイアス電流源におけるバイアス電流を制御してよい。
また、位相変調回路は、第１発光素子を加熱又は冷却する温度制御部を更に備えてよい。また、温度制御部は、位相変調回路における可変位相変調範囲に基づいて、第１発光素子を加熱又は冷却してよい。
また、位相変調回路は、第１発光素子が出力した発光信号を電気信号に変換し、電気信号を変調信号として出力する光電変換部を更に備えてよい。また、入力信号に応じて発光し、発光信号を変調信号として出力し、第１発光素子とバンド間遷移時間時定数の異なる第２発光素子と、第２発光素子が発光を開始する発光閾電流より小さいバイアス電流を、第２発光素子に予め供給する第２バイアス電流源とを更に備えてよい。
また、第１発光素子及び第２発光素子はレーザダイオードであって、第１発光素子のベース材料と、第２発光素子のベース材料は異なる材料であってよい。また、位相変調回路は、所望の位相に基づいて、第１発光素子又は第２発光素子のいずれかに入力信号を供給する選択部を更に備えてよい。また、第１発光素子及び第２発光素子は、それぞれ対応する第１入力信号及び第２入力信号を受け取り、受け取った入力信号に応じた変調信号を出力してよい。
本発明の第２の形態においては、電子デバイスを試験する試験装置であって、電子デバイスを試験するための試験信号を生成するパターン発生部と、試験信号の位相を所望の位相に変調した変調信号を電子デバイスに供給する位相変調回路と、変調信号に基づいて、電子デバイスが出力する出力信号に基づいて、電子デバイスの良否を判定する判定部とを備え、位相変調回路は、試験信号に応じて発光し、発光信号を変調信号として出力する第１発光素子と、第１発光素子が発光を開始する発光閾電流より小さいバイアス電流を、第１発光素子に予め供給するバイアス電流制御部とを有することを特徴とする試験装置を提供する。
本発明の第３の形態においては、通信データを伝送する通信システムであって、通信データを出力する送信部と、通信データを受け取り、通信データの位相を所望の位相に変調する位相変調回路と、位相変調回路が位相変調した通信データを伝送する通信経路と、位相変調回路が位相変調した通信データを受け取り、受け取った通信データを復調する受信部とを備え、位相変調回路は、受け取った通信データに応じて発光し、発光信号を位相変調した通信データとして出力する第１発光素子と、第１発光素子が発光を開始する発光閾電流より小さいバイアス電流を、第１発光素子に予め供給する第１バイアス電流源とを有することを特徴とする通信システムを提供する。
送信部は、光信号を通信データとして出力し、位相変調回路は、光信号である通信データを、電気信号の通信データに変換する光電変換部を更に有し、第１発光素子は、電気信号の通信データに応じて発光してよい。
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
発明を実施するための最良の形態
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本発明に係る試験装置１００の構成の一例を示す。試験装置１００は、電子デバイス１０を試験する。試験装置１００は、パターン発生部２０、波形整形部２２、信号入出力部２４、及び判定部２６を備える。パターン発生部２０は、電子デバイス１０を試験するための試験信号を生成し、波形整形部２２に供給する。
波形整形部２２は、受け取った試験信号を整形し、整形した試験信号を信号入出力部２４を介して電子デバイス１０に供給する。波形整形部２２は、試験信号の位相を所望の位相に変調する位相変調回路３０を有する。位相変調回路３０は、電子デバイス１０を試験するべき試験パターンに基づいて、試験信号の位相を変調させてよい。信号入出力部２４は、電子デバイス１０に試験信号を供給し、電子デバイス１０が試験信号に基づいて出力する出力信号を受け取る。信号入出力部２４は、受け取った出力信号を判定部２６に供給する。
判定部２６は、試験信号に基づいて電子デバイス１０が出力する出力信号に基づいて、電子デバイス１０の良否を判定する。判定部２６は、例えば電子デバイス１０が試験信号に基づいて出力するべき期待値信号と、電子デバイス１０が出力した出力信号とを比較して電子デバイス１０の良否を判定してよい。この場合、パターン発生部２０は、発生した試験信号に基づいて当該期待値信号を生成し、判定部２６に供給してよい。
図２は、位相変調回路３０の構成の一例を示す。位相変調回路３０は、入力信号の位相を所望の位相に変調した変調信号を出力する。本例において、位相変調回路３０は、試験信号を入力信号として受け取り、試験信号の位相を所望の位相に変調した変調信号を、試験信号として信号入出力部２４に供給する。位相変調回路３０は、発光素子３２、バイアス電流源３４、変調電流源３６、バイアス電流制御部３８、変調電流制御部４２、温度制御部４６、光電変換部４８、及びトランジスタ（５２、５４）を備える。
発光素子３２は、入力信号に応じて発光し、発光信号を変調信号として出力する。バイアス電流源３４は、発光素子３２が発光を開始する発光閾電流より小さい順方向のバイアス電流を、発光素子３２に供給する。そして、発光素子３２には、バイアス電流源３４によるバイアス電流が流れる。当該バイアス電流の電流量は、プログラマブルに制御可能である。発光素子３２は、例えばレーザダイオードであってよい。
バイアス電流制御部３８は、入力信号を変調するべき所望の位相を示す、位相設定データに基づいて、バイアス電流源３４におけるバイアス電流を制御する。例えば、バイアス電流制御部３８は、ユーザによって指示された位相設定値に基づく位相設定データを受け取ってよい。また、バイアス電流制御部３８は、当該位相設定データと、当該位相設定データが示す位相を生成するための当該バイアス電流の電流値を示すデータとを対応付けて格納するバイアスデータメモリと、バイアスデータメモリに格納したディジタルデータをアナログデータに変換するディジタルアナログコンバータとを有してよい。この場合、バイアス電流制御部３８は、バイアスデータメモリが格納したデータに基づいて、バイアス電流を制御する。
発光素子３２は、入力信号に応じて発光するが、位相変調回路３０が入力信号を受け取ってから、発光素子３２が発光する間には、発光素子３２による発光遅延が生じる。発光素子３２における発光遅延時間は、図５において後述するように発光素子３２に流れるバイアス電流に基づいて定まる。バイアス電流制御部３８が、当該バイアス電流を制御することにより、発光素子３２における発光遅延時間を制御することができるため、所望の位相に変調した変調信号を生成することができる。位相変調回路３０は、前縁に位相情報を有する変調信号を生成する。
また、バイアス電流制御部３８は、発光素子３２の温度を示す温度データに更に基づいて、バイアス電流源３４におけるバイアス電流を制御する。図６において後述するように、発光素子３２における発光遅延時間は、発光素子３２の温度に依存する。発光素子３２の温度に基づいて、バイアス電流源３４におけるバイアス電流を制御することにより、発光素子３２の温度変化による遅延時間の誤差を低減することができる。バイアス電流制御部３８は、位相設定データに対応するバイアスデータメモリのデータが示す電流値に、発光素子３２の温度に基づく係数を乗算した電流値に、バイアス電流源３４におけるバイアス電流を制御する。当該バイアスデータメモリは、発光素子３２の温度に対応する係数を更に格納してよい。
変調電流源３６は、入力信号に応じて、発光素子３２を発光させるための順方向の変調電流を発光素子３２に供給する。変調電流源３６は、トランジスタ５２を介して発光素子３２と電気的に接続される。トランジスタ５２は、ベースに入力信号を受け取り、入力信号に応じた変調電流を発光素子３２に流す。つまり、変調電流源３６は、入力信号を増幅した変調電流を発光素子３２に供給する。
変調電流制御部４２は、位相変調回路３０における変調信号の位相の移相分解能を示す分解能データに基づいて、変調電流源３６における変調電流を制御する。つまり、変調電流制御部４２は、位相変調回路３０において要求される移相分解能に応じて変調電流を制御する。図５において後述するように、発光素子３２に流れる変調電流を制御することにより、発光素子３２における発光遅延時間の分解能を制御することができる。このため、発光素子３２に流れる変調電流を制御することにより、位相変調回路３０における移相分解能を制御することができる。変調電流制御部４２は、変調電流の電流値を位相変調回路３０における移相分解能に対応付けて格納する変調データメモリと、変調データメモリに格納したディジタルデータをアナログデータに変換するディジタルアナログコンバータとを有してよい。
また、変調電流制御部４２は、位相変調回路３０における変調信号の位相の移相範囲を示すダイナミックレンジデータに基づいて、変調電流源３６における変調電流を制御してよい。図５において後述するように、発光素子３２に流れる変調電流を制御することにより、発光素子３２における発光遅延時間の可変範囲を制御することができる。このため、発光素子３２に流れる変調電流を制御することにより、位相変調回路３０における移相範囲を制御することができる。前述した変調データメモリは、変調電流の電流値を位相変調回路３０における移相範囲に対応付けて格納してよい。
温度制御部４６は、発光素子３２を加熱又は冷却する。例えば、温度制御部４６は、発光素子３２を一定の温度に保つように発光素子３２を加熱又は冷却してよい。発光素子３２の温度を制御することにより、発光素子３２の温度変化による遅延時間の誤差を低減し、位相変調回路３０における移相誤差を低減することができる。
また、温度制御部４６は、位相変調回路３０における移相範囲に基づいて、発光素子３２を加熱又は冷却してよい。発光素子３２の温度を制御することにより、発光素子３２の発光閾電流を制御することができる。このため、図６において後述するように、発光素子３２の温度を制御することにより、発光素子３２における発光遅延時間の可変範囲を制御することができる。つまり、発光素子３２の温度を制御することにより、位相変調回路３０における移相範囲を制御することができる。温度制御部４６は、発光素子３２の温度と、位相変調回路３０における移相範囲とを対応付けて格納する温度データメモリと、温度データメモリに格納したディジタルデータをアナログデータに変換するディジタルアナログコンバータとを有してよい。
トランジスタ５４は、ベース端子にベース電圧Ｖｂが与えられる。可変位相変調回路３０の入力信号がディジタル信号である場合、ベース電圧Ｖｂは、当該ディジタル信号のＨ論理レベルとＬ論理レベルとの中間のレベルを示す電圧値であることが好ましい。当該入力信号は、トランジスタ５２のベース端子に入力される。また、トランジスタ５２及びトランジスタ５４のベース端子に与えられる信号は、当該入力信号に基づく差動信号であってもよい。トランジスタ５２への入力信号がＨ論理を示す場合、トランジスタ５４はカットオフ状態となり、トランジスタ５２に変調電流が流れ、発光素子３２にはバイアス電流と変調電流との和の電流が流れる。また、入力信号がＬ論理を示す場合、トランジスタ５２はカットオフ状態となり、トランジスタ５４に変調電流が流れ、発光素子３２にはバイアス電流が流れる。以上のように、発光素子３２に流れる電流をスイッチング制御することにより、発光素子３２に流れる電流を精度よく制御することができる。
光電変換部４８は、発光素子３２が出力した発光信号を電気信号に変換し、当該電気信号を変調信号として出力する。光電変換部４８は、例えばフォトダイオードを有する回路であってよい。
以上説明した位相変調回路３０によれば、発光素子３２の発光遅延時間を利用することにより、入力信号の位相を所望の位相に変調することができる。また、発光素子３２に供給するバイアス電流、変調電流、及び発光素子３２の温度を制御することにより、所望の移相分解能、及び所望の移相範囲で、入力信号の位相を変調することができる。
また、試験装置１００によれば、所望の試験パターンに応じた試験信号を容易に生成し、電子デバイス１０に供給することができる。例えば、バイアス電流制御部３８が所望の試験パターンに応じて、バイアス電流源３４におけるバイアス電流をリアルタイムに制御することにより、試験信号におけるそれぞれの矩形波の位相を容易に制御することができ、所望の試験信号を生成することができる。
図３は、発光素子３２の発光遅延時間の原理を説明する図である。本例では、発光素子３２がレーザダイオードである場合について説明する。図３において、発光素子３２の発光閾電流密度をＪｔｈとして説明する。図３上段のグラフに示すように、発光素子３２に発光閾電流密度Ｊｔｈより小さい、電流密度Ｊｂの電流が流れている場合、発光素子３２の注入キャリア密度は図３中段のグラフに示すように発光閾キャリア密度ｎｔｈより小さいｎｂとなる。
この状態で、発光素子３２に電流密度Ｊｐの変調電流が供給された場合、発光素子３２の注入キャリア密度は時定数τｎで増加する。変調電流が供給されてから時間ｔｄ経過し、注入キャリア密度は発光閾キャリア密度ｎｔｈに達した場合に、発光素子３２はレーザ発振を開始し、図３下段に示すように光子密度の増加が開始する。当該時間ｔｄが、発光素子３２の発光遅延時間となる。
ここで、発光遅延時間ｔｂは下式で与えられる。
2003061160.tif 000003
ただし、Ｊは注入キャリア密度、Ｉｐは変調電流、Ｉｂはバイアス電流、Ｉｔｈは発光閾電流を指す。上式から明らかなように、変調電流、バイアス電流、及び発光閾電流を制御することにより、発光素子３２の発光遅延時間を制御できる。
図４は、発光素子３２の変調電流及び発光閾電流と、発光遅延時間との関係の一例を示す。図４において、横軸は変調電流を示し、縦軸は発光遅延時間を示す。図４に示すように、変調電流が増大した場合に、発光素子３２の発光遅延時間は減少し、発光閾電流Ｉｔｈが増大した場合、発光素子３２の発光遅延時間は増大する。
図５は、発光素子３２のバイアス電流及び変調電流と、発光遅延時間との関係を示す。図５において、横軸はバイアス電流を示し、縦軸は発光遅延時間を示す。図５に示すように、変調電流Ｉｐを固定し、バイアス電流を増大した場合、発光素子３２の発光遅延時間は直線的に減少する。
図２に関連して説明した位相変調回路３０においては、バイアス電流を制御し発光素子３２の発光遅延時間を制御する。発光遅延時間はバイアス電流に対して直線的に変化するため、バイアス電流を制御することにより、位相変調回路３０における入力信号の位相変調を精度よく制御することができる。
また、図２に関連して説明した位相変調回路３０においては、変調電流を制御し発光素子３２における移相分解能及び移相範囲を制御する。図５に示すように、変調電流を増加させた場合、発光素子３２における移相範囲は減少する。また、バイアス電流を予め定められた階調数で変化させ、入力信号を位相を所望の位相に変調する場合、変調電流を増大させるとバイアス電流の１階調毎の移相量が減少する。すなわち、変調電流を制御することにより、位相変調回路３０の移相分解能を制御することができる。
図６は、発光素子３２のバイアス電流及び発光閾電流と、発光遅延時間との関係を示す。図６において横軸はバイアス電流を示し、縦軸は発光遅延時間を示す。図６に示すように、バイアス電流を同一の範囲で変化させる場合、発光閾電流Ｉｔｈを増加させると発光素子３２における発光遅延時間の可変範囲は、増加方向にシフトする。すなわち、発光素子３２の発光閾電流Ｉｔｈを制御することにより、発光素子３２における発光遅延時間の可変範囲を制御することができる。図２に関連して説明した位相変調回路３０は、発光素子３２の温度を制御することにより発光素子３２の発光閾電流を制御し、位相変調回路３０の移相範囲を制御する。
図７は、位相変調回路３０の構成の他の例を示す。位相変調回路３０は、複数の発光素子３２、複数のバイアス電流源３４、複数の変調電流源３６、バイアス電流制御部３８、変調電流制御部４２、温度制御部４６、複数の光電変換部４８、複数のトランジスタ（５２、５４）、及び選択部５６を備える。図７において、図２と同一の符号を附したものは、図２に関連して説明したものと同一又は同様の機能及び構成を有する。本例において、位相変調回路３０は、第１発光素子３２ａ、第２発光素子３２ｂ、第１バイアス電流源３４ａ、第２バイアス電流源３４ｂ、第１光電変換部４８ａ、第２光電変換部４８ｂ、第１トランジスタ５２ａ、第２トランジスタ５２ｂ、第３トランジスタ５４ａ、及び第４トランジスタ５４ｂを備える。
第１発光素子３２ａ及び第２発光素子３２ｂは、図２に関連して説明した発光素子３２と同一又は同様の機能及び構成を有する。第２発光素子３２ｂは、第１発光素子３２ａとは異なるバンド間遷移時間時定数τｎを有する。
第１バイアス電流源３４ａ及び第２バイアス電流源３４ｂは、図２に関連して説明したバイアス電流源３４と同一又は同様の機能及び構成を有する。第１バイアス電流源３４ａ及び第２バイアス電流源３４ｂは、それぞれ対応する発光素子３２に、対応する発光素子３２の発光閾電流より小さいバイアス電流を発光素子３２に予め供給する。
第１変調電流源３６ａ及び第２変調電流源３６ｂは、図２に関連して説明した変調電流源３６と同一又は同様の機能及び構成を有する。第１変調電流源３６ａ及び第２変調電流源３６ｂは、それぞれ対応する発光素子３２に、入力信号に応じて変調電流を供給する。第１光電変換部４８ａ及び第２光電変換部４８ｂは、図２に関連して説明した光電変換部４８と同一又は同様の機能及び構成を有する。
選択部５６は、位相変調回路３０において、入力信号を変調するべき所望の位相に基づいて、第１発光素子３２ａ又は第２発光素子３２ｂのいずれかに入力信号を供給するかを選択する。本例において、選択部５６は、第１発光素子３２ａ又は第２発光素子３２ｂのいずれかに入力信号に基づく変調電流を供給するかを選択する。選択部５６は、選択した発光素子３２に対応するトランジスタ５２のベース端子５８に、入力信号を供給する。第１発光素子３２ａ及び第２発光素子３２ｂは、異なるバンド間遷移時間時定数τｎを有する。このため、図９において後述するように第１発光素子３２ａにおける移相分解能及び移相範囲と、第２発光素子３２ｂにおける移相分解能及び移相範囲とは、それぞれ異なる。
選択部５６は、位相変調回路３０における位相変調の移相分解能及び／又は移相範囲に基づいて、いずれの発光素子３２に入力信号を供給するかを選択する。選択部５６は、発光素子３２毎の移相分解能及び移相範囲を示す特性テーブルを格納する特性テーブルメモリを有してよい。選択部５６は、当該特性テーブルに基づいて、いずれの発光素子３２に入力信号を供給するかを選択する。本例における位相変調回路３０によれば、所望の分解能の移相を容易に生成することができる。また、広い範囲の移相を容易に生成することができる。
図８は、特性テーブルの一例を示す。特性テーブルメモリは、図８に示すような特性テーブルを格納する。特性テーブルは、複数の発光素子３２のそれぞれの移相分解能及び移相範囲を、それぞれの発光素子３２毎に示す。
図９は、発光素子３２のバイアス電流及びバンド間遷移時間時定数τｎと、発光遅延時間との関係を示す。図９において、横軸はバイアス電流を示し、縦軸は発光遅延時間を示す。図７に関連して説明した位相変調回路３０においては、バンド間遷移時間時定数τｎの異なる発光素子３２のいずれかを選択することにより、所望の移相分解能及び所望の移相範囲で、入力信号の位相を変調する。図９に示すように、バンド間遷移時間時定数τｎが大きい場合、発光素子３２における移相範囲は増大する。また、バイアス電流を予め定められた階調数で変化させ、入力信号を移相する場合、バンド間遷移時間時定数が大きいとバイアス電流の１階調毎の移相量が増加する。すなわち、バンド間遷移時間時定数τｎの異なる発光素子３２のいずれかを選択することにより、位相変調回路３０の移相分解能及び移相範囲を制御することができる。
図１０は、本発明に係る通信システム２００の構成の一例を示す。通信システム２００は、通信データを位相変調方式により伝送する。通信システム２００は、送信部１１０、位相変調回路３０、通信経路１２０、及び受信部１３０を備える。通信システム２００は、例えば音声情報、文字情報、及び画像情報等をディジタルデータとして伝送してよい。
送信部１１０は、通信データを出力する。位相変調回路３０は、送信部１１０から通信データを受け取り、受け取った通信データの位相を所望の位相に変調する。位相変調回路３０は、図２に関連して説明した位相変調回路３０と同一又は同様の機能及び構成を有してよい。通信経路１２０は、位相変調回路３０が位相変調した通信データを受信部３０に伝送する。通信経路１２０は、有線の経路であってよく、また無線の経路であってよい。位相変調回路３０は、通信経路１２０の特性に応じた通信データを出力する。受信部１３０は、位相変調回路３０が位相変調した通信データを受け取り、受け取った通信データを復調する。
本例における通信システム２００においては、位相変調回路３０のトランジスタ５２に変調されるべき搬送波が供給される。バイアス電流制御部３８には、搬送波に重畳するべきディジタルデータに応じた位相設定データが与えられ、当該位相設定データに基づいてバイアス電流源３４を制御することにより、搬送波を位相変調した位相変調信号を生成することができる。つまり、バイアス電流制御部３８には、重畳するべきディジタルデータに応じて値が変化する位相設定データが与えられ、バイアス電流制御部３８は、当該位相設定データに基づいて、リアルタイムにバイアス電流制御部３８を制御することにより、搬送波の位相を変調した位相変調信号を生成する。
本例における通信システム２００によれば、搬送波の波形の前縁の位相を制御することにより、搬送波の波形の前縁にディジタルデータに応じた多値の位相情報を重畳することができる。このため、搬送波における１データレート内で多値の情報を有する信号を容易に生成することができる。
また、通信システム２００は並列伝送により通信データを伝送してよい。この場合、送信部１１０は、通信データを並列に出力し、位相変調回路３０はそれぞれの通信データの位相を所望の位相に変調する。また、通信経路１２０は、複数の経路を有し、受信部１３０は、それぞれの通信データを復調する。
図１１は、通信システム２００の構成の他の例を示す。本例における通信システム２００は、送信部１１０におけるパラレルデータをシリアルデータに変換し、基準クロックとシンクロさせて伝送するクロックシンクロナス方式によって、受信部１３０にデータの伝送を行う。通信システム２００は、送信部１１０、位相変調回路３０、受信部１３０、及び判定部１４０を備える。本例において図１０と同一の符号を付した構成要素は、図１０において説明した構成要素と同一又は同様の機能を有する。
送信部１１０は、伝送するべきパラレルデータをシリアルデータに変換するシリアライザ１１２を有する。シリアライザ１１２は、パラレルデータを受け取り、与えられる基準クロックに基づいて、パラレルデータをシリアルデータに変換する。
位相変調回路３０は、シリアルデータ及び基準クロックを受け取り、基準クロックの位相を変調し、受信部１３０に伝送する。位相変調回路３０の詳細な動作については、図１２において後述する。
受信部１３０は、ラッチ回路１３２、デシリアライザ１３４、及びＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋ  Ｌｏｏｐ）１３６を有する。また、受信部１３０は、ＰＬＬ１３６に代えて、ＤＬＬ（Ｄｅｌａｙ  Ｌｏｃｋ  Ｌｏｏｐ）やその他の多相クロック発生部を有していてもよい。ラッチ回路１３２は、位相変調回路３０からシリアルデータを受け取り、位相変調された基準クロックに基づいて、シリアルデータの値を保持し、デシリアライザ１３４に供給する。このとき、ラッチ回路１３２においてシリアルデータの値を精度よく保持するために、位相変調回路３０は基準クロックの位相を変調する。つまり、位相変調回路３０は、基準クロックのそれぞれの波形の立ち上がりのタイミングが、対応するデータの立ち上がりのタイミングと立ち下がりのタイミングとの略中間のタイミングとなるように、基準クロックの位相を変調する。
このとき、位相変調回路３０が、基準クロックの位相を適切に変調するように、データの伝送前にキャリブレーションを行い、基準クロックの移相量を予め算出することが好ましい。位相変調回路３０のバイアス電流制御部３８は、予め算出された移相量に基づいて、バイアス電流源３４におけるバイアス電流を制御し、基準クロックの位相を変調する。
ＰＬＬ１３６は、基準クロックに基づいて基準クロックに同期した多相クロックを生成し、デシリアライザ１３４に供給する。デシリアライザ１３６は、ラッチ回路１３２からシリアルデータを受け取り、多相クロックに応じてパラレルデータに変換する。
次に、位相変調回路３０における基準クロックの適切な移相量を算出するキャリブレーションについて説明する。当該キャリブレーションにおいては、判定部１４０が、デシリアライザ１３４の出力結果に応じて、基準クロックの移相量を算出する。
判定部１４０は、デシリアライザ１３４が出力するパラレルデータにおいてエラーが生じているか否かを判定し、判定結果に基づいて位相変調回路３０における基準クロックの適切な移相量を算出する。例えば、予め定められたパターンを有するキャリブレーション用データを、送信部１１０に送信させ、当該キャリブレーション用データと、デシリアライザ１３４が出力するパラレルデータとを比較することにより、位相変調回路３０における移相量を算出する。一例として、位相変調回路３０において、基準クロックの移相量を順次変化させ、判定部１４０においてエラーが検出される移相量の上限値及び下限値を抽出し、当該上限値と当該下限値との中間値を適切な移相量として算出してよい。判定部１４０は、算出した移相量に基づいて、位相変調回路３０のバイアス電流制御部３８にバイアス電流を制御させる。
また、シリアルデータと基準クロックとのタイミング誤差が、時系列に沿って変化する場合、シリアルデータと基準クロックとの位相を比較する位相比較部を受信部１３０に設け、相対的な位相の進み情報、及び／又は遅れ情報を検出し、バイアス電流制御部３８に帰還制御することによって、リアルタイムに基準クロック立ち上がりタイミングの位相を制御してもよい。
本例における通信システム２００によれば、バイアス電流源３４ｂにおけるバイアス電流を制御することにより、伝送経路におけるスキュー、雑音等によるデータと基準クロックとのタイミング誤差の影響を除去することができる。このため、非常に容易且つ簡易な回路により、受信部１３０で精度よくデータを受信することができる。
図１２は、位相変調回路３０の構成の一例を示す。図１２において図７と同一の符号を附したものは、図７に関連して説明したものと同一又は同様の機能及び構成を有する。位相変調回路３０は、複数の移相部１４２、複数の光電変換部４８、バイアス電流制御部３８、及び変調電流制御部４２を有する。本例において、位相変調回路３０は、第１移相部１４２ａ、第２移相部１４２ｂ、第１光電変換部４８ａ、及び第２光電変換部４８ｂを有する。
複数の移相部１４２は、それぞれ発光素子３２、トランジスタ（５２、５４）バイアス電流源３４、及び変調電流源３６を有する。複数の移相部１４２の発光素子３２のバンド間遷移時間時定数τｎは同一であってよく、また異なってもよい。バイアス電流制御部３８は、複数の移相部１４２のバイアス電流源３４におけるバイアス電流をそれぞれ独立に制御する。また、変調電流制御部４２は、複数の移相部１４２の変調電流源３６における変調電流をそれぞれ独立に制御する。つまり、複数の移相部１４２における位相変調はそれぞれ独立に制御され、複数の移相部１４２は、それぞれ所望の移相分解能及び所望の移相範囲で、通信データの位相を所望の位相に変調することができる。
本例において、移相部１４２ａは、図１１において説明したシリアルデータを受け取り、移相部１４２ｂは、図１１において説明した基準クロックを受け取る。また、バイアス電流制御部３８は、図１１において説明した判定部１４０が算出した移相量に基づいて、バイアス電流源３４ｂにおけるバイアス電流を制御する。また、移相部１４２ａは、位相変調機能を有さなくともよい。例えば、バイアス電流源３４ａにおけるバイアス電流を固定した回路で構成してもよい。この場合、移相部１４２ａにおける移相量が略零、即ち発光素子３２ａの発光遅延時間が略零となるように、バイアス電流を発光閾電流より十分に大きく設定することが望ましい。
移相部１４２ａは、受け取ったシリアルデータを光信号に変換し、第１光源変換部４８ａに供給する。第１光電変換部４８ａは、受け取った光信号を電気信号に変換し受信部１３０に供給する。また、位相変調回路３０は、移相部１４２ａ及び第１光源変換部４８ａを有さず、受け取ったシリアルデータを受信部１３０に供給してもよい。
移相部１４２ｂは、受け取った基準クロックの位相を変調して光信号に変換し、第２光電変換部４８ｂに供給する。第２光電変換部４８ｂは、受け取った光信号を電気信号に変換し受信部１３０に供給する。
また、第１光電変換部４８ａ及び第２光源変換部４８ｂは、受信部１３０に設けられていてもよい。この場合、移相部１４２ａ及び移相部１４２ｂは、変換した光信号を光ファイバ等の通信経路を介して受信部１３０の第１光源変換部４８ａ及び第２光電変換部４８ｂに供給する。
図１３は、位相変調回路３０の構成の他の例を示す。図１３において、図１２と同一の符号を附したものは、図１２に関連して説明したものと同一又は同様の機能を有する。本例において、送信部１１０（図１１参照）は、光信号を通信データとして出力する。位相変調回路３０は、光信号である通信データを、電気信号の通信データに変換する光電変換部４８を有する。また、発光素子３２は、光電変換回路４８において電気信号に変換された通信データに応じて発光する。
本例における位相変調回路３０によれば、電気信号を位相変調する場合と同様に、光信号の位相を所望の位相に容易に変調することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
産業上の利用可能性
以上の説明から明らかなように、本発明に係る位相変調回路によれば、入力信号の位相を所望の位相に容易に変調することができる。また、所望の移相分解能及び所望の移相範囲を有する位相変調を容易に行うことができる。また、本発明に係る試験装置によれば、容易に電子デバイスの試験を行うことができる。また、本発明に係る通信システムによれば、容易に通信データの変調を行い、伝送することができる。
【図面の簡単な説明】
図１は、本発明に係る試験装置１００の構成の一例を示す図である。
図２は、位相変調回路３０の構成の一例を示す図である。
図３は、発光素子３２の発光遅延時間の原理を説明する図である。
図４は、発光素子９２の変調電流及び発光閾電流と、発光遅延時間との関係の一例を示す図である。
図５は、発光素子３２のバイアス電流及び変調電流と、発光遅延時間との関係を示す図である。
図６は、発光素子３２のバイアス電流及び発光閾電流と、発光遅延時間との関係を示す図である。
図７は、位相変調回路３０の構成の他の例を示す図である。
図８は、特性テーブルの一例を示す図である。
図９は、発光素子３２のバイアス電流及びバンド間遷移時間時定数τｎと、発光遅延時間との関係を示す図である。
図１０は、本発明に係る通信システム２００の構成の一例を示す図である。
図１１は、通信システム２００の構成の他の例を示す図である。
図１２は、位相変調回路３０の構成の一例を示す図である。
図１３は、位相変調回路３０の構成の他の例を示す図である。
【図１】
2003061160.tif 000004
【図２】
2003061160.tif 000005
【図３】
2003061160.tif 000006
【図４】
2003061160.tif 000007
【図５】
2003061160.tif 000008
【図６】
2003061160.tif 000009
【図７】
2003061160.tif 000010
【図８】
2003061160.tif 000011
【図９】
2003061160.tif 000012
【図１０】
2003061160.tif 000013
【図１１】
2003061160.tif 000014
【図１２】
2003061160.tif 000015
【図１３】
2003061160.tif 000016
【国際調査報告】
2003061160.tif 000017
2003061160.tif 000018
2003061160.tif 000019
2003061160.tif 000020