【事件の表示】
　特願２００４−５５１５２５「半導体デバイスのゲートのクリティカルディメンションを改善するためのゲート材料のプレーナ化」拒絶査定不服審判事件〔平成１６年　５月２７日国際公開、ＷＯ２００４／０４４９７３、平成１８年　２月１６日国内公表、特表２００６−５０５９４９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、２００３年１０月１４日（パリ条約による優先権主張外国庁受理２００２年１１月８日、米国）を国際出願日とする出願であって、 平成２２年１０月２５日付けの拒絶理由通知に対して、平成２３年４月２５日に手続補正書及び意見書が提出されたが、同年１０月２８日付けで拒絶査定がなされ、それに対して、平成２４年３月２日に拒絶査定に対する審判請求がなされるとともに、同日に手続補正書が提出され、その後当審において、同年６月２５日付けで審尋がなされ、回答書が提出されなかったものである。
　
２．補正の却下の決定
【補正の却下の決定の結論】
　平成２４年３月２日になされた手続補正を却下する。
　
【理由】
（１）補正の内容
　平成２４年３月２日になされた手続補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１ないし２０を、補正後の特許請求の範囲の請求項１ないし１９に補正するものであり、補正前後の請求項は、以下のとおりである。
　
（補正前）
　「【請求項１】
　絶縁体上に、複数の側面および上面を含むフィン構造を形成するステップと、
　前記フィン構造上にポリシリコンゲート材料をたい積するステップと、
　このたい積したポリシリコンゲート材料をプレーナ化するステップと、
　前記プレーナ化したポリシリコンゲート材料上に反射防止膜をたい積するステップと、
　前記反射防止膜を使用して、前記プレーナ化したポリシリコンゲート材料からゲート構造を形成するステップと、を含む、半導体デバイスの製造方法。
　　【請求項２】
　前記フィン構造を形成するステップは、シリコン層上に絶縁層をたい積するステップと、シリコン部分および絶縁性のキャップで前記フィン構造を定義するように、前記絶縁層および前記シリコン層をエッチングするステップと、を含む、請求項１記載の方法。
　　【請求項３】
　前記シリコン部分の側面上に酸化層を成長させるステップをさらに含む、請求項２記載の方法。
　　【請求項４】
　前記プレーナ化するステップは、化学的機械的プロセスによって、前記たい積したポリシリコンゲート材料の上面を研磨するステップを含む、請求項１記載の方法。
　　【請求項５】
　前記プレーナ化するステップは、前記フィンに隣接する前記たい積したポリシリコンゲート材料をプレーナ化するステップを含む、請求項１記載の方法。
　　【請求項６】
　前記ゲート構造を形成するステップは、前記反射防止膜上にフォトレジスト層をたい積するステップと、前記ゲート構造を定義するように、前記フォトレジスト層をパターン化するステップと、を含む、請求項１記載の方法。
　　【請求項７】
　前記ゲート構造を形成するステップは、前記ゲート構造を形成するように、前記フォトレジスト層および前記ゲート材料を選択的にエッチングするステップを含む、請求項６記載の方法。
　　【請求項８】
　前記ゲート構造のクリティカルディメンションは、約５０ｎｍ以下である、請求項１記載の方法。
　　【請求項９】
　前記フィン構造の端部にソースおよびドレイン領域を形成するステップをさらに含む、請求項１記載の方法。
　　【請求項１０】
　前記ソースおよびドレイン領域中に不純物を注入するステップと、
　前記ソースおよびドレイン領域を活性化するように、半導体デバイスをアニーリングするステップと、をさらに含む、請求項９記載の方法。
　　【請求項１１】
　絶縁体上にフィン構造を形成するステップと、
　前記フィン構造上にポリシリコンをたい積するステップと、
　平らな上面を得るように、前記ポリシリコンを研磨するステップと、
　前記ポリシリコンの前記平らな上面上に反射防止膜をたい積するステップと、
　前記反射防止膜を使用して、前記ポリシリコンからゲート構造を形成するステップと、を含む、半導体デバイスの製造方法。
　　【請求項１２】
　前記研磨するステップは、前記ポリシリコンを化学的機械的研磨するステップを含む、請求項１１記載の方法。
　　【請求項１３】
　前記ゲート構造を形成するステップは、前記ゲート構造を定義するステップと、
　前記定義されたゲート構造の周りから前記ポリシリコンを除去するステップと、を含む、請求項１１記載の方法。
　　【請求項１４】
　前記ゲート構造を定義するステップは、前記反射防止膜上にフォトレジスト層をたい積するステップと、前記ゲート構造を定義するように、前記フォトレジスト層をパターニングするステップと、を含む、請求項１３記載の方法。
　　【請求項１５】
　前記フィン構造の端部にソースおよびドレイン領域を形成するステップをさらに含む、請求項１１記載の方法。
　　【請求項１６】
　前記ゲート構造のクリティカルディメンションは、約２０ｎｍから約５０ｎｍである、請求項１１記載の方法。
　　【請求項１７】
　絶縁体上にフィン構造を形成するステップと、
　前記フィン構造上にポリシリコンをたい積するステップと、
　平らな上面を得るように、前記ポリシリコンを研磨するステップと、
　前記ポリシリコンの前記平らな上面上に反射防止膜をたい積するステップと、
　前記反射防止膜上にフォトレジスト層をたい積するステップと、
　ゲート構造を定義するように、前記フォトレジスト層をパターン化するステップと、
　前記定義されたゲート構造の周りから前記ポリシリコンをエッチングするステップと、を含む、
　半導体デバイスの製造方法。
　　【請求項１８】
　前記フィン構造は、シリコンチャネルと、境界となる絶縁材料とを含む、請求項１７記載の方法。
　　【請求項１９】
　前記定義されたゲート構造のクリティカルディメンションは、約２０ｎｍから約５０ｎｍである、請求項１７記載の方法。
　　【請求項２０】
　前記フィン構造は、約３００Åから１５００Åの範囲にある厚みを有しており、
前記ポリシリコン上の前記反射防止膜は、約１００Åから約５００Åの範囲にある厚みを有している、請求項１ないし１９のいずれかの項記載の方法。」
　
（補正後）
　「【請求項１】
　絶縁体上に、複数の側面および上面を含むフィン構造を形成するステップと、
　前記フィン構造上にポリシリコンゲート材料をたい積するステップと、
　このたい積したポリシリコンゲート材料を前記フィン構造の前記上面が露出するまでプレーナ化するステップと、
　前記プレーナ化したポリシリコンゲート材料および前記フィン構造の前記露出した上面上に反射防止膜をたい積するステップと、
　前記反射防止膜を使用して、前記プレーナ化したポリシリコンゲート材料からゲート構造を形成するステップと、を含む、半導体デバイスの製造方法。
　　【請求項２】
　前記フィン構造を形成するステップは、シリコン層上に絶縁層をたい積するステップと、シリコン部分および絶縁性のキャップで前記フィン構造を定義するように、前記絶縁層および前記シリコン層をエッチングするステップと、を含む、請求項１記載の方法。
　　【請求項３】
　前記シリコン部分の側面上に酸化層を成長させるステップをさらに含む、請求項２記載の方法。
　　【請求項４】
　前記プレーナ化するステップは、化学的機械的プロセスによって、前記たい積したポリシリコンゲート材料の上面を研磨するステップを含む、請求項１記載の方法。
　　【請求項５】
　前記ゲート構造を形成するステップは、前記反射防止膜上にフォトレジスト層をたい積するステップと、前記ゲート構造を定義するように、前記フォトレジスト層をパターン化するステップと、を含む、請求項１記載の方法。
　　【請求項６】
　前記ゲート構造を形成するステップは、前記ゲート構造を形成するように、前記フォトレジスト層および前記ゲート材料を選択的にエッチングするステップを含む、請求項５記載の方法。
　　【請求項７】
　前記ゲート構造のクリティカルディメンションは、約５０ｎｍ以下である、請求項１記載の方法。
　　【請求項８】
　前記フィン構造の端部にソースおよびドレイン領域を形成するステップをさらに含む、請求項１記載の方法。
　　【請求項９】
　前記ソースおよびドレイン領域中に不純物を注入するステップと、
　前記ソースおよびドレイン領域を活性化するように、半導体デバイスをアニーリングするステップと、をさらに含む、請求項８記載の方法。
　　【請求項１０】
　絶縁体上にフィン構造を形成するステップと、
　前記フィン構造上にポリシリコンをたい積するステップと、
　平らな上面を得るように、前記ポリシリコンを前記フィン構造の上面が露出するまで研磨するステップと、
　前記ポリシリコンの前記平らな上面および前記フィン構造の前記露出した上面上に反射防止膜をたい積するステップと、
　前記反射防止膜を使用して、前記ポリシリコンからゲート構造を形成するステップと、を含む、半導体デバイスの製造方法。
　　【請求項１１】
　前記研磨するステップは、前記ポリシリコンを化学的機械的研磨するステップを含む、請求項１０記載の方法。
　　【請求項１２】
　前記ゲート構造を形成するステップは、前記ゲート構造を定義するステップと、
　前記定義されたゲート構造の周りから前記ポリシリコンを除去するステップと、を含む、請求項１０記載の方法。
　　【請求項１３】
　前記ゲート構造を定義するステップは、前記反射防止膜上にフォトレジスト層をたい積するステップと、前記ゲート構造を定義するように、前記フォトレジスト層をパターニングするステップと、を含む、請求項１２記載の方法。
　　【請求項１４】
　前記フィン構造の端部にソースおよびドレイン領域を形成するステップをさらに含む、請求項１０記載の方法。
　　【請求項１５】
　前記ゲート構造のクリティカルディメンションは、約２０ｎｍから約５０ｎｍである、請求項１０記載の方法。
　　【請求項１６】
　絶縁体上にフィン構造を形成するステップと、
　前記フィン構造上にポリシリコンをたい積するステップと、
　平らな上面を得るように、前記ポリシリコンを前記フィン構造の上面が露出するまで研磨するステップと、
　前記ポリシリコンの前記平らな上面および前記フィン構造の前記露出した上面上に反射防止膜をたい積するステップと、
　前記反射防止膜上にフォトレジスト層をたい積するステップと、
　ゲート構造を定義するように、前記フォトレジスト層をパターン化するステップと、
　前記定義されたゲート構造の周りから前記ポリシリコンをエッチングするステップと、を含む、
　半導体デバイスの製造方法。
　　【請求項１７】
　前記フィン構造は、シリコンチャネルと、境界となる絶縁材料とを含む、請求項１６記載の方法。
　　【請求項１８】
　前記定義されたゲート構造のクリティカルディメンションは、約２０ｎｍから約５０ｎｍである、請求項１６記載の方法。
　　【請求項１９】
　前記フィン構造は、約３００Åから１５００Åの範囲にある厚みを有しており、
前記ポリシリコン上の前記反射防止膜は、約１００Åから約５００Åの範囲にある厚みを有している、請求項１ないし１８のいずれかの項記載の方法。」
　
（２）補正事項の整理
　本件補正の補正事項を整理すると、以下のとおりである。
　
（補正事項ａ）
（補正事項ａ−１）補正前の請求項１の「このたい積したポリシリコンゲート材料をプレーナ化するステップと、」を、補正後の請求項１の「このたい積したポリシリコンゲート材料を前記フィン構造の前記上面が露出するまでプレーナ化するステップと、」と補正すること。
　
（補正事項ａ−２）補正前の請求項１の「前記プレーナ化したポリシリコンゲート材料上に反射防止膜をたい積するステップと、」を、補正後の請求項１の「前記プレーナ化したポリシリコンゲート材料および前記フィン構造の前記露出した上面上に反射防止膜をたい積するステップと、」と補正すること。
　
（補正事項ｂ）補正前の請求項５を削除するとともに、当該削除に伴って、請求項の番号及び引用する請求項の番号を修正すること。
　
（補正事項ｃ）
（補正事項ｃ−１）補正前の請求項１１の「平らな上面を得るように、前記ポリシリコンを研磨するステップと、」を、補正後の請求項１０の「平らな上面を得るように、前記ポリシリコンを前記フィン構造の上面が露出するまで研磨するステップと、」と補正すること。
　
（補正事項ｃ−２）補正前の請求項１１の「前記ポリシリコンの前記平らな上面上に反射防止膜をたい積するステップと、」を、補正後の請求項１０の「前記ポリシリコンの前記平らな上面および前記フィン構造の前記露出した上面上に反射防止膜をたい積するステップと、」と補正すること。
　
（補正事項ｄ）
（補正事項ｄ−１）補正前の請求項１７の「平らな上面を得るように、前記ポリシリコンを研磨するステップと、」を、補正後の請求項１６の「平らな上面を得るように、前記ポリシリコンを前記フィン構造の上面が露出するまで研磨するステップと、」と補正すること。
　
（補正事項ｄ−２）補正前の請求項１７の「前記ポリシリコンの前記平らな上面上に反射防止膜をたい積するステップと、」を、補正後の請求項１６の「前記ポリシリコンの前記平らな上面および前記フィン構造の前記露出した上面上に反射防止膜をたい積するステップと、」と補正すること。
　
（３）新規事項追加の有無及び補正の目的の適否についての検討
（３−１）補正事項ａについて
（３−１−１）補正事項ａ−１について
　補正事項ａ−１は、補正前の請求項１に係る発明の発明特定事項である「このたい積したポリシリコンゲート材料を」「プレーナ化するステップ」について、「前記フィン構造の前記上面が露出するまで」と限定的に減縮する事項を付加する補正である。
　そして、この補正は、本願の願書に最初に添付した明細書（以下「当初明細書」という。また、本願の願書に最初に添付した明細書、特許請求の範囲又は図面を「当初明細書等」という。）の【００２４】段落の記載に基づく補正である。
　したがって、補正事項ａ−１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項（以下「特許法第１７条の２第３項」という。）に規定された新規事項の追加禁止の要件を満たしており、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下「特許法第１７条の２第４項」という。）第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　
（３−１−２）補正事項ａ−２について
　補正事項ａ−２は、補正前の請求項１に係る発明の発明特定事項である「反射防止膜をたい積するステップ」について、「前記フィン構造の前記露出した上面上に」と限定的に減縮する事項を付加する補正である。
　そして、この補正は、当初明細書の【００２４】及び【００２６】段落の記載に基づく補正である。
　したがって、補正事項ａ−２は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　
（３−２）補正事項ｂについて
  補正事項ｂは、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものである。
　
（３−３）補正事項ｃについて
（３−３−１）補正事項ｃ−１について
　補正事項ｃ−１は、補正前の請求項１１に係る発明の発明特定事項である「前記ポリシリコンを」「研磨するステップ」について、「前記フィン構造の上面が露出するまで」と限定的に減縮する事項を付加する補正である。
　そして、この補正は、当初明細書の【００２４】段落の記載に基づく補正である。
　したがって、補正事項ｃ−１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　
（３−３−２）補正事項ｃ−２について
　補正事項ｃ−２は、補正前の請求項１１に係る発明の発明特定事項である「反射防止膜をたい積するステップ」について、「前記フィン構造の前記露出した上面上に」と限定的に減縮する事項を付加する補正である。
　そして、この補正は、当初明細書の【００２４】及び【００２６】段落の記載に基づく補正である。
　したがって、補正事項ｃ−２は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　
（３−４）補正事項ｄについて
（３−４−１）補正事項ｄ−１について
　補正事項ｄ−１は、補正前の請求項１７に係る発明の発明特定事項である「前記ポリシリコンを」「研磨するステップ」について、「前記フィン構造の上面が露出するまで」と限定的に減縮する事項を付加する補正である。
　そして、この補正は、当初明細書の【００２４】段落の記載に基づく補正である。
　したがって、補正事項ｄ−１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　
（３−４−２）補正事項ｄ−２について
　補正事項ｄ−２は、補正前の請求項１７に係る発明の発明特定事項である「反射防止膜をたい積するステップ」について、「前記フィン構造の前記露出した上面上に」と限定的に減縮する事項を付加する補正である。
　そして、この補正は、当初明細書の【００２４】及び【００２６】段落の記載に基づく補正である。
　したがって、補正事項ｄ−２は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　
（３−５）新規事項追加の有無及び補正の目的の適否についてのまとめ
　以上、検討したとおりであるから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　
（４）独立特許要件について
（４−１）はじめに
　上記（３）において検討したとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項（以下「特許法第１７条の２第５項」という。）において準用する同法第１２６条第５項の規定に適合するか否かについて、検討する。
　
（４−２）補正後の請求項１に係る発明
　本件補正による補正後の請求項１に係る発明（以下「補正後の発明」という。）は、平成２４年３月２日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１に記載されている事項により特定される上記２．（１）の補正後の請求項１として記載したとおりのものである。
　
（４−３）引用刊行物に記載された発明
（４−３−１）原査定の拒絶の理由に引用され、本願の優先日前に日本国内において頒布された特開２００２−２７０８５０号公報（以下「引用刊行物１」という。）には、第１ないし１１図とともに、以下の事項が記載されている。なお、下線は、当審において付与したものである。（以下、同じ。）
　
「【０００１】
【発明の属する技術分野】
本発明は絶縁ゲート電界効果トランジスタに関し、特に二重ゲートを備えた電界効果トランジスタの改良に関する。
「【０００６】
【第１の実施例】第１図および第２図に本願発明の第１の実施例を示す。第１図は本願発明に係る二重ゲート電界効果トランジスタの平面図であり、第２図は、第１図のＸ−Ｘ’断面図である。第１図および第２図において、１は基板、２は絶縁層であり、３，４，及び５は溝（外郭が長方形に削られた窪み）６内に分離して設けられた島状半導体結晶層を形成するソース領域、ドレイン領域およびチャネル領域である。チャネル領域は所定の幅Ｔをもって設けられる。また７−１、７−２はチャネル領域５の両側面部に設けられた二つのゲート絶縁膜であり、８および９は、溝６内に島状半導体結晶層により分離して設けられた二つのゲート電極である。また、１０―１は絶縁膜２により基板１より分離された半導体結晶層の残部である。
【０００７】
第３図ないし第１１図において、上記第１実施例に係る二重ゲート電界効果トランジスタを実現するための製造工程例を示す。まず第３図に示すように、シリコン基板１上に酸化膜２を介して形成されたシリコン結晶層１０を用意し、さらにシリコン酸化膜１１、シリコン窒化膜１２を順次堆積する。
【０００８】
次に第４図および第５図に示すように、シリコン窒化膜１２、シリコン酸化膜１１およびシリコン結晶層１０の一部を除去し、形成される深さが絶縁層２の表面に達する溝６により周囲から分離された島状層５０を形成し、さらに島状層５０を構成する結晶シリコン層５１の溝６に露出された側面部を酸化しシリコン酸化膜７−１および７−２を形成する。
【０００９
】次に第６図に示すように、全表面に多結晶シリコン層を堆積し、機械化学的研磨法などにより平坦化し、溝６の内部に多結晶シリコン層１４を埋め込む。このとき、シリコン窒化膜１２及び島状層５０上に残されたシリコン窒化膜１２の一部１３が平坦化のためのエッチングストッパーとして作用する。
【００１０】
第７図は、第６図のＸ−Ｘ’断面を示す。次にリソグラフィー工程により溝６に埋め込まれた多結晶シリコン層１４の一部を除去し、島状層５０で互いに分離された多結晶シリコン層８および９を第８図のように形成する。第９図は第８図のＸ−Ｘ’断面を示すが、この場合レジストパターン２００は島状層５０を横断するように形成し、多結晶シリコン層８および９は同一のリソグラフィー工程一回で形成される。
【００１１】次に多結晶シリコン層８および９をマスクとし酸化膜７−１及び７−２の一部を除去し、さらに高濃度のｎ型不純物を側面から拡散し、島状層５０にソース領域３、及びドレイン領域４（第１図参照）を形成する。マスクされたシリコン結晶層５１の部分がチャネル領域５となる。また同時に多結晶シリコン層８および９にも高濃度ｎ型不純物が添加されるので、それぞれゲート電極として用いることが出来る。
かくして、同一主面上にソース領域３，ドレイン領域４、チャネル領域５、ゲート電極８及び９が自己整合してなる本発明の構成を実現できる。
　
　そうすると、引用刊行物１には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
「シリコン基板１上に酸化膜２を介して形成されたシリコン結晶層１０を用意し、シリコン酸化膜１１、シリコン窒化膜１２を順次堆積し、
　前記シリコン窒化膜１２、前記シリコン酸化膜１１及び前記シリコン結晶層１０の一部を除去し、形成される深さが前記酸化膜２の表面に達する溝６により周囲から分離された島状層５０を形成し、
　全表面に多結晶シリコン層１４を堆積し、
　機械化学的研磨法により平坦化し、前記島状層５０上に残された前記シリコン窒化膜１２の一部１３を前記平坦化のためのエッチングストッパーとして作用させて、前記溝６の内部に前記多結晶シリコン層１４を埋め込み、
　リソグラフィー工程により前記溝６に埋め込まれた前記多結晶シリコン層１４の一部を除去し、前記島状層５０で互いに分離された前記多結晶シリコン層１４からなるゲート電極８及び９を形成する、
  二重ゲート電界効果トランジスタの製造工程。」
　
（４−３−２）原査定の拒絶の理由に引用され、本願の優先日前に日本国内において頒布された特開２０００−２０８３９３号公報（以下「引用刊行物２」という。）には、図１及び２とともに、以下の事項が記載されている。
　
「【０００１】
【発明の属する技術分野】本発明は、例えばサファイア基板や、絶縁層がシリコン基板上に形成された絶縁基板上に、段差がある多結晶シリコン等を形成してゲート電極を製造する場合にも正確な露光を行ってゲート電極を精度良く製造可能な半導体装置の製造方法に関する。」
「【０００９】また、請求項２に係る発明は、請求項１において、さらに、
前記形成した平坦化層の上に反射防止膜を形成する工程を含むことを特徴とする。ここに反射防止膜は、照射される露光の光をその進行方向と逆方向に反射する作用を有する。この発明によれば、反射防止膜が露光の光の不要な方向への反射を低減するので、一層正確な露光を行うことができる。
「【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面を参照しつつ説明する。図１、図２は、本発明の実施の形態である半導体装置の製造方法の製造工程を示している。この製造工程図を参照して製造方法を説明すると、
まず、図１（ａ）に示すように、サファイア基板１０上に膜厚１０００Å程度の単結晶シリコン２０を形成させると共に、酸化させない部分（アクティブ領域）にＳｉ
3 
Ｎ
4 
（ナイトライド）を形成して酸化処理を行うと、素子分離部に酸化膜３０が形成される。
【００１５】
次に、Ｐ（リン）をドーピングした多結晶シリコン４０を、ＳｉＨ
4 
（シラン）を用いたＣＶＤ法により成長させ、その上に、ＷＳｉ５０を形成すると、１５００Å程度の段差が発生する（図１（ｂ））。次に、段差を無くして表面を平坦にするために、厚さ３００Å程度のシリコンオングラス（ＳＯＧ：Ｓｉ（ＯＣ
2 
Ｈ
5 
）
4 
）６０を塗布し、４２０（°Ｃ）で加熱をして硬化させる（図１（ｃ））。
【００１６】
これによって、サファイア基板１の上方に形成した多結晶シリコン４０の段差がなくなるので、この段差による露光の光の反射が抑制されて、正確な露光を行うことができる。次に、図１（ｄ）に示す様に、反射防止膜７０を形成する。
【００１７】例えば、５００Å程度の厚さの多結晶シリコン、５００Å程度の厚さのプラズマＳｉＮ膜（Ｓｉ3 Ｎ4 ）、５００Å程度の厚さのＳｉＯＮ（酸窒化シリコン）等を用いれば良い。
シリコンオングラス６０は露光の光をわずかながら透過させるため、反射防止膜７０を形成して、上方から照射される露光の光をその進行方向と逆方向に反射させるようにすれば、一層正確な露光を行うことができる。
　
（４−４）対比・判断
（４−４−１）刊行物発明の「酸化膜２」及び「島状層５０」は、各々補正後の発明の「絶縁体」及び「複数の側面および上面を含むフィン構造」に相当するので、刊行物発明の「シリコン基板１上に酸化膜２を介して形成されたシリコン結晶層１０を用意し、シリコン酸化膜１１、シリコン窒化膜１２を順次堆積し、前記シリコン窒化膜１２、前記シリコン酸化膜１１及び前記シリコン結晶層１０の一部を除去し、形成される深さが前記酸化膜２の表面に達する溝６により周囲から分離された島状層５０を形成」することは、補正後の発明の「絶縁体上に、複数の側面および上面を含むフィン構造を形成するステップ」に相当する。
　
（４−４−２）刊行物発明の「多結晶シリコン層１４」は、補正後の発明の「ポリシリコンゲート材料」に相当するので、刊行物発明の「全表面に多結晶シリコン層１４を堆積」することは、補正後の発明の「前記フィン構造上にポリシリコンゲート材料をたい積するステップ」に相当する。
　
（４−４−３）刊行物発明において、「島状層５０上に残された」「シリコン窒化膜１２の一部１３を」「平坦化のためのエッチングストッパーとして作用させて」いることから、「シリコン窒化膜１２の一部１３」が露出するまで「平坦化」していることは明らかであり、また、「シリコン窒化膜１２の一部１３」が、「島状層５０」の構成部分であることは、図５より明らかであるから、刊行物発明の「機械化学的研磨法により平坦化し、前記島状層５０上に残された前記シリコン窒化膜１２の一部１３を前記平坦化のためのエッチングストッパーとして作用させて、前記溝６の内部に前記多結晶シリコン層１４を埋め込」むことは、補正後の発明の、「このたい積したポリシリコンゲート材料を前記フィン構造の前記上面が露出するまでプレーナ化するステップ」に相当する。
　
（４−４−４）刊行物発明の「前記多結晶シリコン層からなるゲート電極８及び９」は、補正後の発明の「ポリシリコンゲート材料から」「形成」された「ゲート構造」に相当するので、刊行物発明の「リソグラフィー工程により前記溝６に埋め込まれた前記多結晶シリコン層１４の一部を除去し、前記島状層５０で互いに分離された前記多結晶シリコン層からなるゲート電極８及び９を形成する」ことと、補正後の発明の「前記反射防止膜を使用して、前記プレーナ化したポリシリコンゲート材料からゲート構造を形成するステップ」とは、「プレーナ化したポリシリコンゲート材料からゲート構造を形成するステップ」という点で共通する。
　
（４−４−５）刊行物発明の「二重ゲート電界効果トランジスタの製造工程」は、補正後の発明の「半導体デバイスの製造方法」に相当する。
　
（４−４−６）そうすると、補正後の発明と刊行物発明とは、
「絶縁体上に、複数の側面および上面を含むフィン構造を形成するステップと、
　前記フィン構造上にポリシリコンゲート材料をたい積するステップと、
　このたい積したポリシリコンゲート材料を前記フィン構造の前記上面が露出するまでプレーナ化するステップと、
　前記プレーナ化したポリシリコンゲート材料からゲート構造を形成するステップと、を含む、半導体デバイスの製造方法。」
である点で一致し、次の点で相違する。
　
（相違点）補正後の発明では、「前記プレーナ化したポリシリコンゲート材料および前記フィン構造の前記露出した上面上に反射防止膜をたい積するステップ」を備え、「前記プレーナ化したポリシリコンゲート材料からゲート構造を形成する」に際して、「前記反射防止膜を使用して」いるのに対し、刊行物発明では、「機械化学的研磨法により平坦化し、前記島状層５０上に残された前記シリコン窒化膜１２の一部１３を前記平坦化のためのエッチングストッパーとして作用させて、前記溝６の内部に前記多結晶シリコン層１４を埋め込」んだ後に、「リソグラフィー工程」を行う際、その上に反射防止膜を形成することが特定されていない点
　
（４−５）判断
　以下、上記相違点について、検討する。
　一般に、フォトリソグラフィー工程において露光精度を向上させることは、当該技術分野において、周知の課題である。そして、平坦化層の上に反射防止膜を形成することにより、露光精度を向上させ得ることは、引用刊行物２に、「また、請求項２に係る発明は、請求項１において、さらに、前記形成した平坦化層の上に反射防止膜を形成する工程を含むことを特徴とする。ここに反射防止膜は、照射される露光の光をその進行方向と逆方向に反射する作用を有する。この発明によれば、反射防止膜が露光の光の不要な方向への反射を低減するので、一層正確な露光を行うことができる。」（【０００９】）と記載されているように、公知の技術であり、刊行物発明において、「機械化学的研磨法により平坦化し、前記島状層５０上に残された前記シリコン窒化膜１２の一部１３を前記平坦化のためのエッチングストッパーとして作用させて、前記溝６の内部に前記多結晶シリコン層１４を埋め込」んだ後に、「リソグラフィー工程」を行う際、その上に反射防止膜を形成することにより、露光精度を向上させ得ることは、引用刊行物２に触れた当業者であれば、容易に察知し得ることである。
　そうすると、刊行物発明において、より正確な露光を行い、精度を高めるために、引用刊行物に記載された公知の技術を適用して、「機械化学的研磨法により平坦化し、前記島状層５０上に残された前記シリコン窒化膜１２の一部１３を前記平坦化のためのエッチングストッパーとして作用させて、前記溝６の内部に前記多結晶シリコン層１４を埋め込」んだ後、反射防止膜を形成し、その後、「リソグラフィー工程により前記溝６に埋め込まれた前記多結晶シリコン層１４の一部を除去し、前記島状層５０で互いに分離された前記多結晶シリコン層からなるゲート電極８及び９を形成する」ことにより、補正後の発明のように、「前記プレーナ化したポリシリコンゲート材料および前記フィン構造の前記露出した上面上に反射防止膜をたい積するステップ」を備え、「前記プレーナ化したポリシリコンゲート材料からゲート構造を形成する」に際して、「前記反射防止膜を使用」する構成とすることは、当業者が必要に応じて、適宜なし得たことである。
　よって、上記相違点は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−６）独立特許要件についてのまとめ
　以上検討したとおり、補正後の発明と刊行物発明との相違点は、当業者が、容易に想到し得た範囲に含まれる程度のものにすぎず、補正後の発明は、引用刊行物１及び２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際、独立して特許を受けることができない。
　
（５）補正の却下についてのむすび
　本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるが、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものである。
　したがって、本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明
　平成２４年３月２日になされた手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下「本願発明」という。）は、平成２３年４月２５日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１に記載されている事項により特定されるとおり上記２．（１）の補正前の請求項１として記載したとおりのものである。
　
４．刊行物に記載された発明
　これに対して、原査定の拒絶の理由に引用された刊行物には、上記２．（４−３−１）及び（４−３−２）に記載したとおりの事項及び発明が記載されているものと認められる。
　
 ５．判断
　上記２．（３）において検討したとおり、補正後の請求項１に係る発明は、補正前の請求項１に係る発明の発明特定事項である「このたい積したポリシリコンゲート材料を」「プレーナ化するステップ」及び「反射防止膜をたい積するステップ」について、各々「前記フィン構造の前記上面が露出するまで」及び「前記フィン構造の前記露出した上面上に」と限定的に減縮する事項を付加したものである。逆に言えば本件補正前の請求項１に係る発明（本願発明）は，補正後の発明から上記の限定をなくしたものである。
　そうすると、上記２．（４）において検討したように、補正後の発明が，引用刊行物１及び２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、当然に、引用刊行物１及び２に記載された発明に基づいて、当業者が容易に発明をすることができたものといえる。
　したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。