【事件の表示】
　特願２００８−５０２５５５「スマートカード上の内部アプリケーションのローディング」拒絶査定不服審判事件〔平成１８年　９月２８日国際公開、ＷＯ２００６／１００６６９、平成２１年　２月１２日国内公表、特表２００９−５０６３９０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、２００６年３月１９日を国際出願日とする出願であって、その後の手続の経緯は次のとおりである。
　拒絶理由（起案日）　　　　　　　　平成２２年１２月２４日　
　意見書及び手続補正書（提出日）　　平成２３年４月５日　
　拒絶査定（起案日）　　　　　　　　平成２３年４月２８日
　同謄本送達（送達日）　　　　　　　平成２３年５月６日
　審判請求（提出日）　　　　　　　　平成２３年８月３１日
　手続補正書（提出日）　　　　　　　平成２３年８月３１日
　前置報告書（作成日）　　　　　　　平成２３年９月２２日
　審尋（起案日）　　　　　　　　　　平成２３年１２月２２日
　回答書（提出日）　　　　　　　　　平成２４年６月４日
　
２．平成２３年８月３１日付の手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成２３年８月３１日付の手続補正を却下する。
［理由］
（１）本件補正
　平成２３年８月３１日付の手続補正（以下、「本件補正」という。）により、特許請求の範囲の請求項１ないし請求項２０は次のように補正された。
（本件補正後の特許請求の範囲）
「【請求項１】
　ホストシステムからコマンドを受け取ると
ホストシステムに露出しないよう保護されている
　ａ）前記ホストシステムから前記コマンドを受信するために、前記ホストシステムと通信するための少なくとも１つのインタフェースと、
　ｂ）前記プログラムコードを記憶するが実行しない非実行可能メモリと、
　ｃ）プログラム実行を可能とするよう、前記プログラムコードの一部または全部を記憶する実行可能メモリと、
　ｄ）前記プログラムコードの実行に応じて、前記プログラムコードの一部または全部を、前記非実行可能メモリから前記実行可能メモリにコピーする内部コピーメカニズムと、
　
ｅ）コピーされた前記プログラムコードの一部または全部を実行するプロセッサと、
　前記非実行可能メモリから前記実行可能メモリへの前記プログラムコードの一部または全部の前記コピーは、前記プログラムコード
の一
の前記コピーまたは前記実行が前記プログラムコードの一部または全部を前記ホストシステム
前記内部コピーメカニズムで
スマートカード装置。
　　【請求項２】
　
ｆ
　前記
内部
　　【請求項３】
　
ｆ
　　【請求項４】
　前記スマートカード機能はＳＩＭ機能を含む、請求項１
〜３のいずれか
　　【請求項５】
　前記スマートカード機能はＵＳＩＭ機能を含む、請求項１
〜３のいずれか
　　【請求項６】
　前記スマートカード装置は複数の前記インタフェースを有し、第１の前記インタフェースはＩＳＯ７８１６準拠インタフェースであり、第２の前記インタフェースはＩＳＯ７８１６準拠インタフェース以外であり、前記コマンドは前記第２のインタフェースを通して受け取られる、請求項１
〜５のいずれか
　　【請求項７】
　前記第２のインタフェースはＵＳＢインタフェースである、請求項６に記載のスマートカード装置。
　　【請求項８】
　前記第２のインタフェースはＭＭＣインタフェースである、請求項６に記載のスマートカード装置。
　　【請求項９】
　前記スマートカード装置は複数の前記インタフェースを有し、第１の前記インタフェースはＩＳＯ７８１６準拠インタフェースであり、第２の前記インタフェースはＩＳＯ７８１６準拠インタフェース以外であり、前記コマンドは前記第１のインタフェースを通して受け取られる、請求項１
〜５のいずれか
　　【請求項１０】
　ホストシステムからコマンドを受け取ると、
プロセッサがホストシステムへ露出しないよう保護されているプログラムコードを
　ａ）前記ホストシステムから前記コマンドを受信するために、前記ホストシステムと通信するための少なくとも１つのインタフェースと、
　ｂ）前記プログラムコードを記憶するが実行しない非実行可能メモリと、
　ｃ）プログラム実行を可能とするよう、前記プログラムコードの一部または全部を記憶する実行可能メモリと、
　ｄ）前記プログラムコードの実行に応じて、前記プログラムコードの一部または全部を、前記非実行可能メモリから前記実行可能メモリにコピーする内部コピーメカニズムと、
　ｅ）
前記プロセッサによって実行されるプログラム実行メカニズムであって、
を備え、
　前記非実行可能メモリから前記実行可能メモリへの前記プログラムコードの一部または全部の前記コピーは、前記プログラムコード
の一
の前記コピーまたは前記実行が前記プログラムコードの一部または全部を前記ホストシステム
前記内部コピーメカニズムで
スマートカード装置。
　　【請求項１１】
　ｆ）内部データバスをさらに備え、
　前記コピーメカニズムは、前記内部データバスを通してのみ前記コピーを行うように動作可能である、請求項１０に記載のポータブルスマートカード装置。
　　【請求項１２】
　ｆ）前記実行中に、前記プログラムコードの前記コピーされた部分の少なくとも第２のサブポーションを前記不揮発性メモリから前記実行可能メモリにページングするページングメカニズムをさらに備える、請求項１０に記載のポータブルスマートカード装置。
　　【請求項１３】
　内部コピーメカニズムを有するスマートカード装置を用いて
ホストシステムへ露出しないよう保護されている
　ａ）前記内部コピーメカニズムを使用して、前記プログラムコードの一部または全部を前記スマートカード装置の不揮発性・非実行可能メモリから前記スマートカード装置の実行可能メモリにコピーするステップと、
　ｂ）前記スマートカード装置のインタフェースを通して実行コマンドを受け取ると、前記プログラムコードの前記コピーされた一部または全部を
前記スマートカード装置のプロセッサが
　前記非実行可能メモリから前記実行可能メモリへの前記プログラムコードの一部または全部の前記コピーするステップは、前記プログラムコード
の一部
の前記コピーまたは前記実行が前記プログラムコードの一部または全部を前記ホストシステム
前記内部コピーメカニズムで
　　【請求項１４】
　前記コピーすることは、前記スマートカード装置の内部データバスのみを使用して行われる、請求項１３に記載の方法。
　　【請求項１５】
　前記スマートカード装置はＳＩＭ機能を含む、請求項１３に記載の方法。
　　【請求項１６】
　前記スマートカード装置はＵＳＩＭ機能を含む、請求項１３に記載の方法。
　　【請求項１７】
　前記
実行
　　【請求項１８】
　前記
実行
　　【請求項１９】
　前記
実行
　　【請求項２０】
　前記
実行
　　【請求項２１】
　不揮発性・非実行可能メモリに記憶されたプレロードされ保護された実行可能コードを有するスマートカード装置を用いてプレロードされ保護された実行可能コードを配布する方法であって、
　ａ）
ホスト装置から
　ｂ）
前記ホスト装置から前記実行コマンドを受信した時に、
　ｃ）前記各スマートカード装置
のプロセッサ
の一
　前記非実行可能メモリから前記実行可能メモリへの前記プレロードされ保護された実行可能コードの一部または全部の前記コピーするステップは、前記プレロードされ保護された実行可能コードの一部または全部
の前記コピー、または前記プレロードされ保護された実行可能コードの一部または全部の前記実行が、
の一
前記内部コピーメカニズム
　　【請求項２２】
　前記内部コピーするステップは、内部データバスを通してのみコピーするステップを含む、請求項２１に記載の方法。
　　【請求項２３】
　前記ユーザ認証証明および前記実行コマンドのうちの少なくとも一方はホスト装置を介して受け取られ、前記コピーするステップは、前記ホスト装置を通して外部コピーするステップを含む、請求項２１に記載の方法。
　　【請求項２４】
　コピーメカニズムを有するスマートカード装置を用いて
外部装置から保護されるように
　ａ）前記コピーメカニズムを使用して、前記プログラムコードの一部または全部を前記スマートカード装置の不揮発性メモリから前記スマートカード装置の実行可能メモリに
前記スマートカード装置内で内部
　ｂ）前記スマートカード装置のインタフェースを通して実行コマンドを受け取ると、前記プログラムコードの一部または全部の第１のサブポーションのみが前記実効可能メモリにあるときに、
前記スマートカード装置のプロセッサが
を含む方法。
　　【請求項２５】
　前記コピーするステップは、前記スマートカード装置の内部データバスを通してのみコピーするステップを含む、請求項２４に記載の方法。
　　【請求項２６】
　前記実行を開始するステップは、前記実行中に、前記プログラムコードの一部または全部の第２のサブポーションを前記不揮発性メモリから前記実行可能メモリにページングするステップを含む、請求項２４に記載の方法。
　　【請求項２７】
　コンピュータ可読記憶媒体内に組み込まれたコンピュータ可読コードを有するコンピュータ可読記憶デバイスであって、
　前記コンピュータ可読コードは、スマートカード装置に実装されるコンピュータにより実行され、
　ａ）スマートカード装置の不揮発性・非実行可能メモリに記憶されているプログラムコードを実行するコマンドを受け取ると、前記スマートカード装置の前記不揮発性・非実行可能メモリから前記スマートカード装置の実行可能メモリへ、前記実行可能プログラムコードの一部または全部の内部コピーを開始し、
　ｂ）前記プログラムコードの一部または全部を実行し、
　前記非実行可能メモリから前記実行可能メモリへの前記プログラムコードの一部または全部の前記内部コピーは、前記プログラムコードの前記一部または全部を外部装置または前記スマートカード装置のインタフェースに露出しないように構成されている、コンピュータ可読記憶デバイス。
　　【請求項２８】
　コンピュータ可読記憶媒体内に組み込まれたコンピュータ可読コードを有するコンピュータ可読記憶デバイスであって、
　前記コンピュータ可読コードは、スマートカード装置に実装されるコンピュータにより実行され、
　ａ）スマートカード装置の不揮発性・非実行可能メモリに記憶されているプログラムコードを実行するコマンドを受け取ると、前記スマートカード装置の前記不揮発性・非実行可能メモリから前記スマートカード装置の実行可能メモリへ、前記実行可能プログラムコードの一部または全部のコピーを開始し、
　ｂ）前記プログラムコードの一部または全部のサブポーションのみが前記実行可能メモリにあるときに、前記プログラムコードの一部または全部を実行し、
　前記非実行可能メモリから前記実行可能メモリへの前記プログラムコードの一部または全部の前記コピーは、前記プログラムコード
の一
　
　（本件補正前の特許請求の範囲）
「【請求項１】
　ホストシステムからコマンドを受け取るとプログラムコードを実行するポータブルスマートカード装置であって、
　ａ）前記ホストシステムから前記コマンドを受信するために、前記ホストシステムと通信するための少なくとも１つのインタフェースと、
　ｂ）前記プログラムコードを記憶するが実行しない非実行可能メモリと、
　ｃ）プログラム実行を可能とするよう、前記プログラムコードの一部または全部を記憶する実行可能メモリと、
　ｄ）前記プログラムコードの実行に応じて、前記プログラムコードの一部または全部を、前記非実行可能メモリから前記実行可能メモリにコピーする内部コピーメカニズムと、
を備え、
　前記非実行可能メモリから前記実行可能メモリへの前記プログラムコードの一部または全部の前記コピーは、前記プログラムコードの前記一部または全部を外部装置または前記少なくとも１つのインタフェースに露出しないように動作可能である、スマートカード装置。
　　【請求項２】
　ｅ）内部データバスをさらに備え、
　前記コピーメカニズムは、前記内部データバスを通してのみ前記コピーを行うように動作可能である、請求項１に記載のスマートカード装置。
　　【請求項３】
　ｅ）前記プログラムコードの前記コピーされた部分を実行するプログラム実行メカニズムをさらに備える、請求項１に記載のスマートカード装置。
　　【請求項４】
　前記スマートカード機能はＳＩＭ機能を含む、請求項１に記載のスマートカード装置。
　　【請求項５】
　前記スマートカード機能はＵＳＩＭ機能を含む、請求項１に記載のスマートカード装置。
　　【請求項６】
　前記スマートカード装置は複数の前記インタフェースを有し、第１の前記インタフェースはＩＳＯ７８１６準拠インタフェースであり、第２の前記インタフェースはＩＳＯ７８P.2１６準拠インタフェース以外であり、前記コマンドは前記第２のインタフェースを通して受け取られる、請求項１に記載のスマートカード装置。
　　【請求項７】
　前記第２のインタフェースはＵＳＢインタフェースである、請求項６に記載のスマートカード装置。
　　【請求項８】
　前記第２のインタフェースはＭＭＣインタフェースである、請求項６に記載のスマートカード装置。
　　【請求項９】
　前記スマートカード装置は複数の前記インタフェースを有し、第１の前記インタフェースはＩＳＯ７８１６準拠インタフェースであり、第２の前記インタフェースはＩＳＯ７８１６準拠インタフェース以外であり、前記コマンドは前記第１のインタフェースを通して受け取られる、請求項１に記載のスマートカード装置。
　　【請求項１０】
　ホストシステムからコマンドを受け取るとプログラムコードを実行するポータブルスマートカード装置であって、
　ａ）前記ホストシステムから前記コマンドを受信するために、前記ホストシステムと通信するための少なくとも１つのインタフェースと、
　ｂ）前記プログラムコードを記憶するが実行しない非実行可能メモリと、
　ｃ）プログラム実行を可能とするよう、前記プログラムコードの一部または全部を記憶する実行可能メモリと、
　ｄ）前記プログラムコードの実行に応じて、前記プログラムコードの一部または全部を、前記非実行可能メモリから前記実行可能メモリにコピーする内部コピーメカニズムと、
　ｅ）前記コピーされた一部または全部の第１のサブポーションのみが前記実行可能メモリにあるときに、前記コピーされた一部または全部の実行を開始するプログラム実行メカニズムと、を備え、
　前記非実行可能メモリから前記実行可能メモリへの前記プログラムコードの一部または全部の前記コピーは、前記プログラムコードの前記一部または全部を外部装置または前記少なくとも１つのインタフェースに露出しないように動作可能である、ポータブルスマートカード装置。
　　【請求項１１】
　ｆ）内部データバスをさらに備え、
　前記コピーメカニズムは、前記内部データバスを通してのみ前記コピーを行うように動作可能である、請求項１０に記載のポータブルスマートカード装置。
　　【請求項１２】
　ｆ）前記実行中に、前記プログラムコードの前記コピーされた部分の少なくとも第２のサブポーションを前記不揮発性メモリから前記実行可能メモリにページングするページングメカニズムをさらに備える、請求項１０に記載のポータブルスマートカード装置。
　　【請求項１３】
　内部コピーメカニズムを有するスマートカード装置を用いてプログラムコードを実行する方法であって、
　ａ）前記内部コピーメカニズムを使用して、前記プログラムコードの一部または全部を前記スマートカード装置の不揮発性・非実行可能メモリから前記スマートカード装置の実行可能メモリにコピーするステップと、
　ｂ）前記スマートカード装置のインタフェースを通して実行コマンドを受け取ると、前記プログラムコードの前記コピーされた一部または全部を実行するステップと、を含み、
　前記非実行可能メモリから前記実行可能メモリへの前記プログラムコードの一部または全部の前記コピーするステップは、前記プログラムコードの前記一部または全部を外部装置または前記インタフェースに露出しないように実行される、方法。
　　【請求項１４】
　前記コピーすることは、前記スマートカード装置の内部データバスのみを使用して行われる、請求項１３に記載の方法。
　　【請求項１５】
　前記スマートカード装置はＳＩＭ機能を含む、請求項１３に記載の方法。
　　【請求項１６】
　前記スマートカード装置はＵＳＩＭ機能を含む、請求項１３に記載の方法。
　　【請求項１７】
　前記コマンドはＩＳＯ７８１６準拠インタフェースを通して受け取られる、請求項１３に記載の方法。
　　【請求項１８】
　前記コマンドは、ＩＳＯ７８１６準拠インタフェース以外のインタフェースを通して受け取られる、請求項１３に記載の方法。
　　【請求項１９】
　前記コマンドはＵＳＢインタフェースを通して受け取られる、請求項１８に記載の方法。
　　【請求項２０】
　前記コマンドはＭＭＣインタフェースを通して受け取られる、請求項１８に記載の方法。
　　【請求項２１】
　不揮発性・非実行可能メモリに記憶されたプレロードされ保護された実行可能コードを有するスマートカード装置を用いてプレロードされ保護された実行可能コードを配布する方法であって、
　ａ）前記各スマートカード装置のインタフェースを通して、スマートカードユーザの有効なユーザ認証証明および実行コマンドを受け取るステップと、
　ｂ）前記各スマートカード装置の前記コピーメカニズムを使用して、前記プレロードされ保護された実行可能コードの一部または全部を、前記各スマートカード装置の前記不揮発性・実行可能メモリから前記各スマートカード装置の実行可能メモリに、スマートカード装置内で内部コピーするステップと、
　ｃ）前記各スマートカード装置を使用して、前記プレロードされ保護されたプログラムコードの前記一部または全部を実行するステップと、を含み、
　前記非実行可能メモリから前記実行可能メモリへの前記プレロードされ保護された実行可能コードの一部または全部の前記コピーするステップは、前記プレロードされ保護された実行可能コードの前記一部または全部を外部装置または前記インタフェースに露出しないように実行される、方法。
　　【請求項２２】
　前記内部コピーするステップは、内部データバスを通してのみコピーするステップを含む、請求項２１に記載の方法。
　　【請求項２３】
　前記ユーザ認証証明および前記実行コマンドのうちの少なくとも一方はホスト装置を介して受け取られ、前記コピーするステップは、前記ホスト装置を通して外部コピーするステップを含む、請求項２１に記載の方法。
　　【請求項２４】
　コピーメカニズムを有するスマートカード装置を用いてプログラムコードを実行する方法であって、
　ａ）前記コピーメカニズムを使用して、前記プログラムコードの一部または全部を前記スマートカード装置の不揮発性メモリから前記スマートカード装置の実行可能メモリにコピーするステップと、
　ｂ）前記スマートカード装置のインタフェースを通して実行コマンドを受け取ると、前記プログラムコードの一部または全部の第１のサブポーションのみが前記実効可能メモリにあるときに、前記プログラムコードの前記一部または全部の実行を開始するステップと、
を含む方法。
　　【請求項２５】
　前記コピーするステップは、前記スマートカード装置の内部データバスを通してのみコピーするステップを含む、請求項２４に記載の方法。
　　【請求項２６】
　前記実行を開始するステップは、前記実行中に、前記プログラムコードの一部または全部の第２のサブポーションを前記不揮発性メモリから前記実行可能メモリにページングするステップを含む、請求項２４に記載の方法。
　　【請求項２７】
　コンピュータ可読記憶媒体内に組み込まれたコンピュータ可読コードを有するコンピュータ可読記憶デバイスであって、
　前記コンピュータ可読コードは、スマートカード装置に実装されるコンピュータにより実行され、
　ａ）スマートカード装置の不揮発性・非実行可能メモリに記憶されているプログラムコードを実行するコマンドを受け取ると、前記スマートカード装置の前記不揮発性・非実行可能メモリから前記スマートカード装置の実行可能メモリへ、前記実行可能プログラムコードの一部または全部の内部コピーを開始し、
　ｂ）前記プログラムコードの一部または全部を実行し、
　前記非実行可能メモリから前記実行可能メモリへの前記プログラムコードの一部または全部の前記内部コピーは、前記プログラムコードの前記一部または全部を外部装置または前記スマートカード装置のインタフェースに露出しないように構成されている、コンピュータ可読記憶デバイス。
　　【請求項２８】
　コンピュータ可読記憶媒体内に組み込まれたコンピュータ可読コードを有するコンピュータ可読記憶デバイスであって、
　前記コンピュータ可読コードは、スマートカード装置に実装されるコンピュータにより実行され、
　ａ）スマートカード装置の不揮発性・非実行可能メモリに記憶されているプログラムコードを実行するコマンドを受け取ると、前記スマートカード装置の前記不揮発性・非実行可能メモリから前記スマートカード装置の実行可能メモリへ、前記実行可能プログラムコードの一部または全部のコピーを開始し、
　ｂ）前記プログラムコードの一部または全部のサブポーションのみが前記実行可能メモリにあるときに、前記プログラムコードの一部または全部を実行し、
　前記非実行可能メモリから前記実行可能メモリへの前記プログラムコードの一部または全部の前記コピーは、前記プログラムコードの前記一部または全部を外部装置または前記スマートカード装置のインタフェースに露出しないように構成されている、コンピュータ可読記憶デバイス。」
 
（２）本件補正における新規事項追加についての判断
　本件補正は、願書に最初に添付した明細書、特許請求の範囲又は図面（以下、「当初明細書」という。）に記載した事項の範囲内においてしたものではない。即ち、請求項１の「
ホストシステムに露出しないよう保護されている
　したがって、本件補正は、当初明細書に記載した事項の範囲内においてしたものではないので、特許法第１７条の２第３項の規定に適合しない。
　
（３）本件補正における補正の目的についての判断
　本件補正後の請求項１のｅ）のステップ、即ち「
ｅ）コピーされた前記プログラムコードの一部または全部を実行するプロセッサ
　よって、他の補正事項について検討するまでもなく、本件補正は、平成１８年法律第５５号改正附則第３条第１項の規定によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に適合してなされたものではない。
　
（４）独立特許要件についての判断
　仮に、本件補正が限定的減縮を目的としたものであるとすると、本件補正後の前記請求項１に記載された発明は、特許出願の際独立して特許を受けることができるものでなければならないので（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）、以下に検討する。
  
（４．１）本件補正発明
（４．１）本件補正後の前記請求項１に記載された発明（以下「本件補正発明」という。）は、前記平成２３年８月３１日付の手続補正（本件補正）により補正された特許請求の範囲の請求項１に記載されたとおりの次のものである。（再掲する。）
「ホストシステムからコマンドを受け取るとホストシステムに露出しないよう保護されているプログラムコードを実行するポータブルスマートカード装置であって、
　ａ）前記ホストシステムから前記コマンドを受信するために、前記ホストシステムと通信するための少なくとも１つのインタフェースと、
　ｂ）前記プログラムコードを記憶するが実行しない非実行可能メモリと、
　ｃ）プログラム実行を可能とするよう、前記プログラムコードの一部または全部を記憶する実行可能メモリと、
　ｄ）前記プログラムコードの実行に応じて、前記プログラムコードの一部または全部を、前記非実行可能メモリから前記実行可能メモリにコピーする内部コピーメカニズムと、
　ｅ）コピーされた前記プログラムコードの一部または全部を実行するプロセッサと、を備え、
　前記非実行可能メモリから前記実行可能メモリへの前記プログラムコードの一部または全部の前記コピーは、前記プログラムコードの一部または全部の前記コピーまたは前記実行が前記プログラムコードの一部または全部を前記ホストシステムまたは前記少なくとも１つのインタフェースに露出しないように前記内部コピーメカニズムで動作可能である、
スマートカード装置。」
　
（４．２）引用刊行物
（４．２．１）引用文献１
　原審で引用された、本願出願前に頒布または電気通信回線を通じて公衆に利用可能となされた文献である国際公開第２００５／０１０６３７号（以下、「引用文献１」という。）には、図面とともに次の事項が記載されている。（訳にはパテントファミリである特表２００７−５００９１６号公報を参酌した。）
Ａ．「 I/O [0:x] - The I/O pins are used to input command, address and data, and to output data during read operations. 
…（中略）…
 Unlike NOR flash, in which reading is random access, NAND flash does not support execution-in-place, such as is needed to boot the host system.
…（中略）…
　There is thus a widely recognized need for, and it would be highly advantageous to have, a memory device including both a NAND flash memory and a SDRAM that can communicate with a host system via a single external bus.
…（中略）…
　Preferably, one of the additional components is a second memory. Most preferably, the second memory is a volatile memory such as a SDRAM. If the second memory is a SDRAM, then preferably the first device of the present invention includes (for example as part of the controller) a single interface, to a host system, that is appropriate to the SDRAM. 
　Preferably, the first memory and the additional component(s) communicate with a host system using different respective pluralities of signals. Most preferably, the first device of the present invention includes (for example as part of the controller) a single interface to the host system for communicating with the host system only using the respective signals of the additional component(s), and not the respective signals of the first memory. 
　Preferably, the controller includes a XIP boot block. 
　Preferably, the controller also is operative to manage one of the additional component(s). Most preferably, the additional component managed by the controller is a second memory, and the controller provides paging and/or hardware decompression for the second memory. 
…（中略）… 
  Preferably, the controller includes a XIP boot block. Preferably, the controller also is operative to manage the first memory, for example by providing paging and/or hardware decompression for the first memory. 」（２頁１３行〜６頁５行）
訳Ａ．「【０００７】
  Ｉ／Ｏ［０：ｘ］−Ｉ／Ｏピンは、コマンド、アドレス及びデータを入力するために、そして読み取り処理中にデータを出力するために用いる。
…（中略）…
【００１４】
  読み取りがランダムアクセスであるＮＯＲフラッシュとは異なり、ＮＡＮＤフラッシュは、ホスト・システムを起動させる等に必要な「インプレース実行」をサポートしない。・・・
【００１５】
  したがって、単一の外部バスを介してホスト・システムとの通信が可能な、ＮＡＮＤフラッシュメモリ及びＳＤＲＡＭの両方を含むメモリ・デバイスの必要性が広く認識されるため、そのようなものを得ることは大いに有利である。
…（中略）…
【００２０】
  追加構成要素の一つが第二のメモリであることが好ましい。第二のメモリはＳＤＲＡＭ等の揮発性メモリであることが最も好ましい。第二のメモリがＳＤＲＡＭである場合、本発明の第一のデバイスは、（例えばコントローラの一部として）ＳＤＲＡＭに適当な、ホスト・システムへの単一のインタフェースを含むことが好ましい。
【００２１】
  第一のメモリ及び追加構成要素は、各々異なる複数の信号を用いて、ホスト・システムとの通信を行うことが好ましい。本発明の第一のデバイスは、第一のメモリの信号ではなく、追加構成要素の信号を用いるだけで、ホスト・システムとの通信を行うための、ホスト・システムへの単一のインタフェースを（例えばコントローラの一部として）含むことが最も好ましい。
【００２２】
  コントローラはＸＩＰブート・ブロックを含むことが好ましい。
【００２３】
  コントローラは追加構成要素の一つを管理するようにも作動することが好ましい。コントローラが管理する追加構成要素が、第二のメモリであることが最も好ましい。コントローラは、第二のメモリに対してページングそして／あるいはハードウェア圧縮解除を提供する。
…（中略）…
【００３１】
  コントローラは、ＸＩＰブート・ブロックを含むことが好ましい。
【００３２】
  コントローラは、また、例えば第一のメモリに対してページングそして／あるいはハードウェア圧縮解除を提供することによって、第一のメモリを管理するようにも作動することが好ましい。」
Ｂ．「Returning now to the drawings, Figure 3 is a high-level block diagram of a memory device 70 of the present invention. Device 70 includes two dies 72 and 74. Fabricated on die 74 is a NAND flash memory 76. Fabricated on die 72 are a controller 78 for NAND flash memory 76 and a SDRAM 80. Controller 78 is similar to prior art controller 32. There are three principal differences between controller 78 and controller 32. The first difference is that in addition to communicating with NAND flash memory 76 (via an internal bus 84), controller 78 also communicates directly with SDRAM 80, for example in a direct memory access (DMA) mode. The second difference is that controller 78 can act as a short that passes signals directly between the CPU 112 of a host system 110 that includes memory device 70 (see Figure 4 as described below) and SDRAM 80, with no change to the signals. The third difference is that the signals that controller 78 uses to communicate with an external host system are the signals appropriate to SDRAM 80. ・・・
…（中略）…
　Figure 3 illustrates a basic memory device 70 of the present invention. A more sophisticated memory device 70 of the present invention includes optional features that take advantage of the presence of NAND flash memory 76 and SDRAM 80 in the same device, for example a decompression engine in controller 78 for compressing data to be stored in NAND flash memory 76 and decompressing that data when that data is loaded from NAND flash memory 76 to SDRAM 80. 」（７頁３行〜８頁３行）
訳Ｂ．「【００３７】
  さて、図面を参照する。図３は、本発明によるメモリ・デバイス７０の、高レベルのブロック図である。デバイス７０は、二つのダイ７２及び７４を含む。ダイ７４上には、ＮＡＮＤフラッシュメモリ７６が加工されている。ダイ７２上には、ＮＡＮＤフラッシュメモリ７６及びＳＤＲＡＭ８０に対するコントローラ７８が加工されている。コントローラ７８は、従来の技術によるコントローラ３２に類似している。コントローラ７８とコントローラ３２との間には、三つの主要な相違がある。第一の相違は、（内部バス８４を介して）ＮＡＮＤフラッシュメモリ７６と通信することに加え、コントローラ７８は、また、例えば直接メモリ・アクセス（ＤＭＡ）モードで、ＳＤＲＡＭ８０と直接的に通信する点である。第二の相違は、コントローラ７８が、メモリ・デバイス７０（下記に説明する図４を参照）を含むホスト・システム１１０のＣＰＵ１１２とＳＤＲＡＭ８０との間で、信号への変換なしに直接的に信号を通す「ショート」として作用することができる点である。第三の相違は、コントローラ７８が外部のホスト・システムとの通信に用いる信号が、ＳＤＲＡＭ８０に適当な信号である点である。・・・コントローラ７８のシステム・インタフェース・ブロック８２は、ＳＤＲＡＭ８０に適当なプロトコルに従う通信をサポートする。・・・
…（中略）…
【００３９】
  図３は、本発明の基本的なメモリ・デバイス７０を示す。本発明のより洗練されたメモリ・デバイス７０は、同デバイス内に、ＮＡＮＤフラッシュメモリ７６及びＳＤＲＡＭ８０を内蔵して利用するオプションの機能を含む。例えば、コントローラ７８は、ＮＡＮＤフラッシュメモリ７６に記憶するデータを圧縮し、そして、そのデータをＮＡＮＤフラッシュメモリ７６からＳＤＲＡＭ８０へロードするときにはそのデータを圧縮解除する復元エンジンを含む。」
Ｃ．「Figure 4 is a partial high level block diagram of a generic embedded device 110 of the present invention. CPU 112 of device 110 is similar to CPU 12 of device 10. The principal difference between device 10 and device 110 is that in device 110 the functionality of memory devices 14, 16 and 18 is combined into memory device 70 of the present invention. Specifically, NAND flash memory 76 is used for storing the operating system and the pre- stored applications of device 110 and also for storing the user's data and downloaded applications; and SDRAM 80 is used for run-time execution. Consequently, device 110 needs only one bus 116 for communicating with its single memory device 70, using only signals appropriate for SDRAM 70. 
　…（中略）…
1. If (as is preferable) SDRAM 80 is large enough both to hold a shadowed image of the operating system of device 110 and also to provide the memory space required for run time execution, then, because controller 78 includes a boot block and a download engine similar to boot block 40 and download engine 42 of controller 32, device 70 is a chipset that can boot directly from SDRAM 80. Because execution from a SDRAM is substantially faster than execution from a NOR flash memory, device 110, if so configured, operates significantly faster than device 10.
…（中略）… 
 3. The transfer of data from NAND flash memory 76 to SDRAM 80 is a fast, direct transfer at low power and without loading an external bus, unlike the transfer of data from NAND flash memory device 16 to SDRAM memory device 18 via external buses 20 and 22.
 4. Optionally, memory management functionality, such as paging and hardware decompression, for managing SDRAM 80 may be included in controller 78. In device 10, bus 22 and CPU 12 would have to participate in such functionality. 」（８頁４行〜末行）
訳Ｃ．「【００４０】
  図４は、本発明の一般的な組み込み型デバイス１１０の、高レベルの部分的なブロック図である。デバイス１１０のＣＰＵ１１２は、デバイス１０のＣＰＵ１２に類似している。デバイス１０とデバイス１１０との間の主要な相違は、デバイス１１０では、メモリ・デバイス１４、１６及び１８の機能が、本発明のメモリ・デバイス７０内へ統合されていることである。特に、ＮＡＮＤフラッシュメモリ７６は、デバイス１１０のオペレーティング・システム及びプリインストールのアプリケーションを記憶するために、またユーザーのデータ、そしてダウンロードしたアプリケーションを記憶するために用いる。ＳＤＲＡＭ８０はランタイム実行のために用いる。その結果、デバイス１１０は、単一のメモリ・デバイス７０との通信のために一つのバス１１６のみが必要であり、ＳＤＲＡＭ７０に適当な信号のみを用いる。
…（中略）…
【００４２】
 １．ＳＤＲＡＭ８０が、デバイス１１０のオペレーティング・システムのシャドウ・イメージを保持し、しかもランタイム実行のために必要なメモリ空間を提供するに十分に大きい場合（好ましい）、コントローラ７８が、コントローラ３２のブート・ブロック４０及びダウンロード・エンジン４２に類似するブート・ブロック及びダウンロード・エンジンを含むため、デバイス７０は、ＳＤＲＡＭ８０からの直接起動が可能なチップセットである。ＳＤＲＡＭからの実行がＮＯＲフラッシュメモリからの実行よりも本質的により速いため、そのような構成であれば、デバイス１１０は、デバイス１０よりも際立って速く作動する。
…（中略）…
【００４４】
  ３．ＮＡＮＤフラッシュメモリ・デバイス１６から外部バス２０及び２２を介してのＳＤＲＡＭメモリ・デバイス１８へのデータ転送とは異なり、ＮＡＮＤフラッシュメモリ７６からＳＤＲＡＭ８０へのデータ転送は、低電力の、外部バスをロードしない、高速な直接転送である。
【００４５】
  ４．オプションとして、ＳＤＲＡＭ８０を管理するために、ページングやハードウェア圧縮解除等のメモリ管理機能をコントローラ７８内に含んでもよい。デバイス１０においては、バス２２及びＣＰＵ１２が、このような機能を果たさなければならないであろう。」
　　　
（Ａ）Ａ．の「単一の外部バスを介してホスト・システムとの通信が可能な、ＮＡＮＤフラッシュメモリ及びＳＤＲＡＭの両方を含むメモリ・デバイス 」、Ｂ．のメモリ・デバイス内に「コントローラ７８」が加工されているとの記載、「コントローラ７８のシステム・インタフェース・ブロック８２」との記載、及び、図３にメモリデバイスのコントローラ７８内にシステム・インターフェース８２が配置されていることから、「単一の外部バスを介してホスト・システムとの通信が可能な、ＮＡＮＤフラッシュメモリ、ＳＤＲＡＭ、システム・インタフェース・ブロック、コントローラを含むメモリ・デバイス」をよみとることができる。
（Ｂ）また、前記「ホスト・システムとの通信」においてホスト・システムからメモリ・デバイスへのコマンドの送受信があることは通信技術で通常のもので（Ａ．の段落【０００７】にも「Ｉ／Ｏ」「コマンド、アドレス及びデータを入力」と記載されている。）記載されているに等しい事項であり、これと（Ａ）での言及から、「ａ）前記ホストシステムから前記通信におけるコマンドを受信するために、前記ホストシステムと通信するためのシステム・インタフェース・ブロック」をよみとることができる。
（Ｃ）Ａ．の段落【００１４】の「ＮＡＮＤフラッシュは、ホスト・システムを起動させる等に必要な「インプレース実行」をサポートしない」ことは、Ｂ．の「ＮＡＮＤフラッシュメモリ」についても共通して言えるとともに、Ｃ．の「ＮＡＮＤフラッシュメモリ７６は、デバイス１１０のオペレーティング・システム及びプリインストールのアプリケーションを記憶」「ダウンロードしたアプリケーションを記憶」との記載から、前記起動に係るプログラム以外のプログラムコード（アプリケーションなど）についてもホスト・システムが直接実行できない（インプレース実行がサポートされていない）アプリケーションプログラムコードなどが記憶された「ｂ）前記プログラムコードを記憶するが実行しない非実行可能メモリであるＮＡＮＤフラッシュメモリ」をよみとることができる。
（Ｄ）前記Ｃ．の「ＮＡＮＤフラッシュメモリ７６は、」「オペレーティング・システム及びプリインストールのアプリケーションを記憶」、Ｂ．の「コントローラ７８は、ＮＡＮＤフラッシュメモリ７６に記憶するデータを圧縮し、そして、そのデータをＮＡＮＤフラッシュメモリ７６からＳＤＲＡＭ８０へロードするときにはそのデータを圧縮解除する復元エンジンを含む」、Ｃ．の「ＳＤＲＡＭ８０はランタイム実行のために用いる」との記載から、ＳＤＲＡＭにはホスト・システムが実行するプログラム（オペレーティング・システム、アプリケーション）がロードされて記憶されると解される。してみれば、ホスト・システムが直接実行するところの「ｃ）プログラム実行を可能とするよう、前記プログラムコードの一部または全部を記憶する実行可能メモリであるＳＤＲＡＭ」をよみとることができる。
（Ｅ）Ｃ．の「ＮＡＮＤフラッシュメモリ７６は、」「オペレーティング・システム及びプリインストールのアプリケーションを記憶」「ＳＤＲＡＭ８０が、デバイス１１０のオペレーティング・システムのシャドウ・イメージを保持し、しかもランタイム実行のために必要な空間を提供」「ＮＡＮＤフラッシュメモリ７６からＳＤＲＡＭ８０へのデータ転送は、」「外部バスをロードしない、」「直接転送」との記載から、ＮＡＮＤフラッシュメモリのオペレーティング・システムがＳＤＲＡＭ８０へ転送（コピー）されるメカニズムをよみとることができる。Ｂ．の「コントローラ７８が、」「ホスト・システム１１０のＣＰＵ１１２とＳＤＲＡＭ８０との間で、信号への変換なしに直接的に信号を通す「ショート」として作用」、Ｃ．の「ページング」「ＳＤＲＡＭ８０はランタイム実行のために用いる」との記載から、ホストシステム（のＣＰＵ１１２）とＳＤＲＡＭ８０が「ショート」（短絡）してランタイム実行（ＳＤＲＡＭのプログラムの実行）がされるとともに、「コントローラは、第二のメモリ（ＳＤＲＡＭ）に対してページング」「を提供する」ことをよみとることができる。よって「ｄ）前記プログラムコードの実行に応じて、前記プログラムコードの一部または全部を、前記非実行可能メモリであるＮＡＮＤフラッシュメモリから前記実行可能メモリであるＳＤＲＡＭにコピーする内部バスを介した直接メモリ・アクセス（コピー）メカニズム」をよみとることができる。
（Ｆ）Ａ．の「コントローラは追加構成要素の一つを管理するようにも作動する」「コントローラが管理する追加構成要素が、第二のメモリである」「コントローラは、第二のメモリに対してページングそして／あるいはハードウェア圧縮解除を提供する」との記載から、「ＳＤＲＡＭ（追加構成要素、第二のメモリ）を管理し、ページングそして／あるいはハードウェア圧縮解除を提供するコントローラ」をよみとることができる。
（Ｇ）前記（Ｅ）で言及した「コントローラ７８」が内部バス８４を介して「ＮＡＮＤフラッシュメモリ７６」と「第二のメモリ（ＳＤＲＡＭ）」と直接通信することにより行う（コントローラが介在する）「直接メモリ・アクセス（ＤＭＡ）」は、Ｃ．の「ＳＤＲＡＭメモリ・デバイス１８へのデータ転送とは異なり」「外部バスをロードしない」内部バス８４による「直接転送である」旨の記載、前記の「外部バスをロード」しないならばホスト・システムのＣＰＵ１１２は「ＮＡＮＤフラッシュメモリ７６」との間で「ショート」もせずＣＰＵ１１２による実行もできない点等をふまえると、「コントローラ７８がシステム・インターフェース８２（外部バス）を介して非実行可能メモリであるＮＡＮＤフラッシュメモリから前記実行可能メモリであるＳＤＲＡＭへの前記プログラムコードの一部または全部の前記コピーは、前記プログラムコードの一部または全部の前記コピーが前記プログラムコードの一部または全部を前記ホストシステムまたは前記少なくとも１つのインタフェースに露出しないように前記メカニズムで動作可能である、」ことをよみとることができる。
（Ｈ）以上によれば、引用文献１には、単一の外部バスを介してホスト・システムとの通信が可能な、ＮＡＮＤフラッシュメモリ及びＳＤＲＡＭの両方を含むメモリ・デバイスを提供することを目的とした次の発明（以下「引用文献１発明」という。）が示されている。
　
　単一の外部バスを介してホスト・システムとの通信が可能なメモリ・デバイスであって、
　ａ）前記ホストシステムから前記通信におけるコマンドを受信するために、前記ホストシステムと通信するためのシステム・インタフェース・ブロックと、
　ｂ）前記プログラムコードを記憶するが実行しない非実行可能メモリであるＮＡＮＤフラッシュメモリと、
　ｃ）プログラム実行を可能とするよう、前記プログラムコードの一部または全部を記憶する実行可能メモリであるＳＤＲＡＭと、
　ｄ）前記プログラムコードの実行に応じて、前記プログラムコードの一部または全部を、前記非実行可能メモリであるＮＡＮＤフラッシュメモリから前記実行可能メモリであるＳＤＲＡＭにコピーする内部バスを介した直接メモリ・アクセス（コピー）メカニズムと、
　ｅ）ＳＤＲＡＭ（追加構成要素、第二のメモリ）を管理し、ページングそして／あるいはハードウェア圧縮解除を提供するコントローラと、
を含み、
　コントローラがシステム・インターフェース（外部バス）を介して非実行可能メモリであるＮＡＮＤフラッシュメモリから前記実行可能メモリであるＳＤＲＡＭへの前記プログラムコードの一部または全部の前記コピーは、前記プログラムコードの前記一部または全部の前記コピーが前記プログラムコードの前記一部または全部を前記ホストシステムまたは前記少なくとも１つのインタフェースに露出しないように前記メカニズムで動作可能である、
　メモリ・デバイス。
　
（４．２．２）引用文献２
　本願出願前に頒布または電気通信回線を通じて公衆に利用可能となされた文献である特表平８−５０６９１５号公報には、次の事項が記載されている。
「　　　　
発明の概要
　
　本発明の上記およびその他の目的は、関連米国特許出願（第０９６０７４８号）に記載されているホスト・システム・マイクロプロセッサなど１つまたは複数のホスト・システムとともに操作される、安全なアプリケーション・カードの好ましい実施例で達成される。本発明は、データ用の安全保護をプログラムまで拡張し、それにより、アプリケーションを実行するための安全な動作環境を提供する。好ましい実施例の安全なアプリケーション・カードは、単一半導体チップ上のアクセス制御マイクロプロセッサ（ＡＣＰ）と、メイン・メモリとして機能する１つまたは複数の不揮発性アドレス可能メモリ・チップとを含む。アクセス制御マイクロプロセッサ・チップと不揮発性メモリ・チップは、このような不揮発性メモリ・チップにアドレス、データ、制御情報を伝送するための各種部分を有する内部バスに共通に接続する。アクセス制御マイクロプロセッサは、複数のキー値と、内部バス上でのアドレス、データ・制御情報の転送を制御するためのプログラム命令情報とを含む、構成情報を格納するためのアドレス可能不揮発性メモリを含む。好ましい実施例では、構成情報の一部がタイプ別アクセス・メモリ用の内容として機能し、それが電源投入時にロードされる。このデータは、ＡＣＰによって保護され、（パスワードの変更により）適正な許可がある場合のみホスト・プロセッサによって修正することができる。
　本発明の教示により、安全なアプリケーション・カードは、同じく内部バスに接続するアプリケーション・マイクロプロセッサをさらに含む。好ましい実施例では、そのカードに機能的に接続する他のマイクロプロセッサのそれぞれと同様にアプリケーション・プロセッサは、単純な読取りアクセスとは対照的なメモリへの「実行」アクセスを示すのに使用される内部バスの制御部分まで実行されるそのバス・インタフェースの制御部分に含まれる追加の信号線を有している。また、アプリケーション・プロセッサには、不揮発性メモリ・チップへのアクセスを制御するアクセス制御マイクロプロセッサと同じチップ上に含まれるアクセス判別論理装置が関連づけられている。このアクセス判別論理装置は、複数のワード位置を有するタイプ別アクセス・ランダム・アクセス・メモリ（ＲＡＭ）を含み、それぞれの位置がアドレス可能メモリ・チップの異なるブロックに関連づけられ、実行される特定のアプリケーションの１つの機能として各種タイプのアクセスを定義するためにコード化された複数のアクセス制御ビットを有する。
　タイプ別アクセス・メモリ内のセレクタ手段は、マイクロプロセッサ・ソースがアプリケーション・カード外（たとえば、ホスト・マイクロプロセッサ）に位置するかまたはカード内に位置するかを指定するために「実行」信号線および「オフ・ボード」信号線に印加される信号に応答して、内部バスの制御部分に接続する。セレクタ手段は、要求されたアクセスのタイプに対応するビット位置を選択し、指定のアクセス・ビット位置のビット内容を使用して不揮発性メモリ・チップへの許可制御信号の転送を許可または禁止する。好ましい実施例では、「実行」信号線と「オフ・ボード」信号線の状態が各種タイプのメモリ・アクセスを定義する。このようなアクセスとしては、ホスト・マイクロプロセッサからのデータ読取りアクセス、アプリケーション・カードのマイクロプロセッサからのデータ読取りアクセス、ホスト・マイクロプロセッサからの実行アクセス、アプリケーション・カードのマイクロプロセッサからの実行アクセスがある。
　アクセス制御マイクロプロセッサは、電源投入時に従来の方法でタイプ別アクセスＲＡＭの内容を書き込む。前述のように、ホストまたはアプリケーション・プロセッサは、ＡＣＰの制御下でのみこのＲＡＭの内容を修正することができ、これにより、安全保護が維持される。
　好ましい実施例では、パーソナル・コンピュータ・メモリ・カード国際協会（ＰＣＭＣＩＡ）規格に準拠するインタフェースの１つなどの標準のインタフェースを介して、それぞれのホスト・マイクロプロセッサがアプリケーション・カードに結合する。より具体的には、選択された特定のＰＣＭＣＩＡインタフェースは、バス・マスタ機能およびカード間通信機能を提供するカード・プロセッサとともに使用可能な、いわゆる「定位置での実行」（ＸＩＰ）という機能性を有する。
　本発明は、プログラムに安全保護を提供することにより、関連特許出願の安全なメモリ・カードの諸機能を拡張し、それにより、十分定義されたメッセージまたはプロトコルの使用によって標準の共用バス上で協調／ホスト・マイクロプロセッサ（複数も可）に応答するがその内部動作をこのようなマイクロプロセッサ（複数も可）からシールドする自己完結型カードにそれが必要とするマイクロプロセッサとともにアプリケーション・ソフトウェアをパッケージ化することができる。この動作モードは、オブジェクト指向ソフトウェア設計の基本原理に適合するもので、その目標は諸機能をこのようにセグメント化することによってより優れた開発環境を提供することである。したがって、本発明は、アプリケーションに安全な動作環境を提供することに関しては、同じ目標を達成するものである。
　関連特許出願の場合のように、本発明は、電子機器の小型化によって生み出された「安全保護が過酷な」環境でフラッシュ・メモリ技術によって可能になった大量のデータの保護を可能にするために重要な「スマート・カード」技術と「メモリ・カード」技術とを融合させる。また、本発明は、安全モードと非安全モードで動作することができ、データの暗号化および暗号解読の必要性を除去し、カードまたはそのホスト・プロセッサが紛失、盗難、電源切断、または不在放置に遭遇してもメモリ内容を保護することに関しては、関連特許出願の安全なカードの諸特徴を保持している。盗難にあった場合、メモリ・カードが開けられ、電子的に調査されるか、またはメモリ・チップが取り外され、他の装置に取り付けられても、メモリ内容はアクセスから保護される。」（１２頁下から５行〜１５頁下から１１行）
　
（４．２．３）引用文献３
　本願出願前に頒布または電気通信回線を通じて公衆に利用可能となされた文献である国際公開第２００４／０９５３６５号（Ａ１）（以下、「引用文献３」という。）には、図面とともに次の事項が記載されている。（訳は、パテントファミリーである特表２００６−５２３８８９号公報を参酌した。）
ａ．「[0005] The SmartMediaＴＭ card is about one-third the size of a PC Card, having dimensions of 45.0 mm. by 37.0 mm. and is very thin at only 0.76 mm. thick. …（中略）… It contains flash memory, particularly of the NAND type.
…（中略）… 
[0009] The ID-1 SIM card has a format and layout according to the ISO/EEC7810 and 7816 standards of the International Organization for Standardization (ISO) and the International Electrotechnical Commission (LEC). ・・・ The LD-1 SIM card is generally the size of a credit card, having dimensions of 85.60 mm. by 53.98 mm., with rounder corners, and a thickness of 0.76 mm. Such a card may have only memory or may also include a microprocessor, the latter often being referred to as a Smart Card. 
…（中略）…　
SUMMARY OF THE INVENTION 
[0015] A single small card combines the functions of two or more of the card standards. The combination card has a physical arrangement according to either one of these two or more card standards, or, alternatively, according to yet another card standard. One of the functions included in the card is a significant amount of nonvolatile memory and a memory controller of a first card standard. According to one specific feature of the present invention, the function of a second card standard operates to control access to that memory system and/or encrypt and decrypt data stored in the memory. According to another specific feature of the present invention, operations according to the second card standard are controlled by the memory controller of the first card standard. According to yet another specific feature of the present invention, protocol standards of both of the first and second card standards are separately implemented in one package having a physical shape according to either one of the first or second card standards, either sharing a common set of external package contacts or utilizing separate sets of contacts according to both of the first and second card standards. These features can be utilized alone or they can be used together in a single card.
　
[0016] In a specific example, the SIM function is combined with the nonvolatile flash memory and its controller according to the MMC or SD card standards. The physical format of the combined card is made to be that of one of the Plug-in SIM, MMCＴＭ or SD card. …（中略）…In a second exemplary form, a SIM integrated circuit chip is included in a card with physical characteristics and contacts according to either of the MMC or SD card standards. In both examples, the SLM chip is connected with the memory controller in a manner to both be accessible by the host through the card contacts and to operate with the controller. A security code inputted to the card from the host can, for example, be verified on the SIM chip and the memory controller responsively enabled to operate the card's memory when the inputted security code matches that stored in the SEM chip. Use of the SLM function or chip, which provide security in a wide variety of applications, in conjunction with the memory allows improving security of the memory at a reasonable cost. 」
ａ．訳；「【０００５】
  スマートメディア（登録商標）カードはＰＣカードのサイズの約１／３であり、寸法は４５．０ｍｍ×３７．０ｍｍ、厚さは非常に薄くて僅か０．７６ｍｍである。・・・それは、特にＮＡＮＤ形のフラッシュメモリを含む。・・・
【０００９】
  ＩＤ−１ＳＩＭカードは、国際標準化機構（ＩＳＯ）および国際電気標準会議（ＩＥＣ）のＩＳＯ／ＩＥＣ７８１０および７８１６標準規格に従うフォーマットおよびレイアウトを有する。・・・ＩＤ−１ＳＩＭカードは一般に、クレジットカードのサイズであり、８５．６０ｍｍ×５３．９８ｍｍの外形寸法を有し、丸い隅と０．７６ｍｍの厚さとを有する。このようなカードは、メモリだけを持つことができたり、或いはマイクロプロセッサも含んだりすることができ、後者はしばしば「スマートカード」と称される。
…（中略）…
【発明の開示】
【００１５】
  単一の小さなカードがカード標準規格のうちの２つ以上の標準規格の種々の機能を組み合わせる。組み合わせられたカードは、これらの２つ以上のカード標準規格のうちのいずれか１つに、或いはさらに他のカード標準規格のいずれかに従う物理的構成を有する。カードに含まれる機能のうちの１つは、かなりの量の不揮発性メモリと、第１のカード標準規格のメモリコントローラとである。本発明の１つの特定の特徴によれば、第２のカード標準規格の機能は、そのメモリシステムへのアクセスを制御し、かつ／またはメモリに記憶されているデータを暗号化し解読するように動作する。本発明の他の１つの特定の特徴によれば、第２のカード標準規格に従う種々の動作は第１のカード標準規格のメモリコントローラによって制御される。本発明のさらに他の１つの特定の特徴によれば、第１および第２のカード標準規格の両方のプロトコル標準規格は１つのパッケージにおいて別々に実施され、その１つのパッケージは、第１および第２のカード標準規格のうちのいずれか一方に従う物理的形状を有し、外部パッケージ接点の１つの共通のセットを共有するか或いは第１および第２のカード標準規格の両方に従う接点の別々のセットを利用する。これらの特徴は単独で利用され得、或いは単一のカードにおいて一緒に使用され得る。
【００１６】
  １つの特定の例では、ＳＩＭ機能はＭＭＣまたはＳＤカード標準規格に従う不揮発性フラッシュメモリおよびそのコントローラと組み合わされる。複合カードの物理的フォーマットは、プラグインＳＩＭカード、ＭＭＣ（登録商標）カード或いはＳＤカードのうちの１つのものとされる。・・・第２の代表的な形では、ＳＩＭ集積回路チップが、ＭＭＣカード標準規格或いはＳＤカード標準規格のうちのいずれかに従う物理的特徴および接点を有するカードに含まれる。両方の例において、ＳＩＭチップは、カード接点を通してホストによりアクセスされ得るように、かつコントローラと共同するように、メモリコントローラと接続される。例えば、ホストからカードに入力されたセキュリティコードをＳＩＭチップで検証することができ、それに応じて、入力されたセキュリティコードがＳＩＭチップに記憶されているものと一致するときにはカードのメモリを操作し得るようにメモリコントローラは動作可能にされる。多様な用途においてセキュリティを提供するＳＩＭ機能またはチップの使用は、メモリと関連して、メモリのセキュリティを適正なコストで改善することを可能にする。」
　
ｂ．「[0033] Instead of communicating with the memory controller and the SLM through separate sets of contacts, their operation may be integrated to an extent that allows use of a card with a single set 25 of contacts, as illustrated in Figure 3. The format of the contacts 25 may be from one of the MMC, SD or Plug-in SLM card specifications, or modifications thereof, or according to some other published card standard. Other physical characteristics will usually be according to the same standard as the contacts, or at least primarily the same. In the embodiment of Figure 3, communication with the SLM 21 is through the memory controller 17. The controller 17, in addition to controlling operation of the memory 19, is configured to recognize and pass SLM commands through to the SLM 21 without affecting operation of the memory 19. Memory commands received through the contacts 25 are handled in a normal manner to control the memory 19 without causing any effect upon the SLM 21. Similarly, the SLM 21 communicates directly with the controller 17 to provide access to the flash memory 19 or otherwise operate the memory 19.
　
[0034] Figure 4 shows a more specific implementation of the system of Figure3 that uses a controller of the type found in the MMC and SD cards. The controller 17 includes a host interface 27 connected with the card contacts 25 and to the lines 23 of the SIM 21. Central to the controller 17 is a processor 29, in the form of a microprocessor or micro-controller. The processor 29 operates in a normal manner to control the memory 19 through a memory interface 31. The processor 29 also recognizes and passes commands and data associated with the SIM 21 between the card contacts 25 and the SIM 21, without any significant processing. A buffer memory 35 is used for temporarily storing data to be programmed into, or just having been read from, the memory 19. Random-access-memory 37 and read-only-memory 39 are typically also provided for use by the processor 29.
　
[0035] As an example, where the memory controller 17 and memory 19 meet either of the MMC or SD specifications, commands for the SIM 21 may be made to be application specific commands that are described in the MMC system specification (APP_CMD). When an application specific command is received by the controller 17, the processor 29 then examines the next command received from the host immediately thereafter for its instructions. That next command is, according to the MMC specifications, is executed as part of operating the memory 19. However, a command that follows the APP_CMD command may be a command that accesses the SIM 21 by using the ISO/LEC 7816 specifications. In this case, the processor 29 causes the command and any associated data packet to be sent to the SIM 21. No operation is performed on the memory in response to such an ISO/EEC 7816 command. The SIM 21 then receives and executes such a command according to the GSM 11.11 or other specification to which the SIM 21 conforms.
　
[0036] Figure 5 illustrates an example wiring connection of a front-end of the host interface 27 when the signal protocols of the card contacts 25 (Ml - M7, S8 and S9) are according to the SD standard. The lines from each of the contacts M2 - M7 are routed directly to other components of the memory controller. The lines from the card contacts Ml, S8 and S9, however, are connected with respective switching circuits 26, 28 and 30 that make connections in response to switching control signals in lines 32. Each of these switching circuits is provided with three possible connections, as shown individually in Figures 6A - 6C, using switch 26 as an example. In Figure 6 A, the card contact S8 is connected with the DAT1 line to the memory controller, according to the SD card specification. In this state, data is passed between the S8 card contact to and from the flash memory 19 through the controller 17. But when the appropriate control signal exists in the lines 32, the line from the S8 contact is connected with contact C2 of the SLM 21, as shown in Figure 6B, thereby allowing commands and data to be communicated between the card contact S8 and the SLM contact C2 (reset). The third position of the switching circuit 26, shown in Figure 6C, connects the contact C2 of the SLM 21 directly with the line DAT1 of the memory system. This allows for direct communication between the SEM 21 and the memory controller 17 without involving a host to which the card is connected. Authorization for a host to access the flash memory 19, for example, may be provided by this direct connection after a password inputted from the host to the SLM 21 has been verified.」
ｂ．訳；「【００２２】
  メモリコントローラおよびＳＩＭと接点の別々のセットを通して通信する代わりに、図３に示されているように、接点の単一のセット２５を有するカードの使用を可能にする程度にそれらの動作を統合しても良い。接点２５のフォーマットは、ＭＭＣ、ＳＤ或いはプラグインＳＩＭのカード仕様のうちの１つからのフォーマット、或いはその変形または他の公表されているカード標準規格に従うものであって良い。他の物理的特徴は、普通は接点と同じ標準規格に従うか、或いは少なくとも大体は同じである。図３の実施形態では、ＳＩＭ２１との通信はメモリコントローラ１７を通して行われる。コントローラ１７は、メモリ１９の動作を制御するとともに、メモリ１９の動作に影響を及ぼすことなくＳＩＭコマンドを認識してＳＩＭ２１へ送るように構成されている。接点２５を通して受信されるメモリコマンドは、ＳＩＭ２１に影響を全く及ぼさずにメモリ１９を制御するように普通に処理される。同様に、ＳＩＭ２１は、フラッシュメモリ１９へのアクセスを提供するか、或いはメモリ１９を別様に操作するようにコントローラ１７と直接通信する。
【００２３】
  図４は、ＭＭＣカードおよびＳＤカードに見出されるタイプのコントローラを使用する図３のシステムのより具体的な実施形態を示す。コントローラ１７は、カード接点２５に、またＳＩＭ２１のライン２３に接続されたホストインターフェイス２７を含む。コントローラ１７の中心に、マイクロプロセッサまたはマイクロコントローラの形のプロセッサ２９がある。プロセッサ２９は、メモリインターフェイス３１を通してメモリ１９を制御するように普通に動作する。プロセッサ２９は、著しい処理を行わずにカード接点２５とＳＩＭ２１との間でＳＩＭ２１と関連するコマンドおよびデータも認識して通過させる。メモリ１９にプログラミングされるべきデータ或いはメモリ１９から読み出されたばかりのデータを一時的に記憶するためにバッファメモリ３５が使用される。プロセッサ２９により使用されるランダムアクセスメモリ３７およびリード・オンリー・メモリ３９も通常設けられる。
【００２４】
  メモリコントローラ１７およびメモリ１９がＭＭＣ仕様またはＳＤ仕様のいずれかを満たす１つの例として、ＳＩＭ２１についてのコマンドは、ＭＭＣシステム仕様に記載されている用途特化コマンド（ＡＰＰ＿ＣＭＤ）とされ得る。１つの用途特化コマンドがコントローラ１７により受信されると、プロセッサ２９はその直後にホストから受信された次のコマンドをその命令を求めて調べる。この次のコマンドは、ＭＭＣ仕様によれば、メモリ１９を操作する動作の一部として実行される。しかし、ＡＰＰ＿ＣＭＤコマンドの次のコマンドは、ＩＳＯ／ＩＥＣ７８１６仕様を用いることによってＳＩＭ２１にアクセスするコマンドであり得る。この場合、プロセッサ２９は、そのコマンドと、関連するデータパケットとをＳＩＭ２１に送らせる。このようなＩＳＯ／ＩＥＣ７８１６コマンドに応じてメモリに対して行われる動作は無い。ＳＩＭ２１は、ＧＳＭ１１．１１またはその他のＳＩＭ２１が従う仕様に従ってこのようなコマンドを受信して実行する。
【００２５】
  図５は、カード接点２５（Ｍ１〜Ｍ７，Ｓ８およびＳ９）の信号プロトコルがＳＤ標準規格に従うときのホストインターフェイス２７のフロントエンドの配線接続の例を示す。接点Ｍ２〜Ｍ７の各々からのラインはメモリコントローラの他のコンポーネントへ直接経路指定される。しかし、カード接点Ｍ１，Ｓ８およびＳ９からのラインは、ライン３２のスイッチング制御信号に応答して接続を行うそれぞれのスイッチング回路２６，２８および３０と接続されている。これらのスイッチング回路の各々は、スイッチ２６を例として用いて図６Ａ〜６Ｃに個々に示されているように、３つの可能な接続を備えている。図６Ａでは、カード接点Ｓ８は、ＳＤカード仕様に従って、メモリコントローラへのＤＡＴ１ラインと接続されている。この状態では、データはコントローラ１７を通してＳ８カード接点とフラッシュメモリ１９との間でやり取りされる。しかし、適切な制御信号がライン３２に存在するときには、Ｓ８接点からのラインは図６Ｂに示されているようにＳＩＭ２１の接点Ｃ２と接続され、これによりカード接点Ｓ８とＳＩＭ接点Ｃ２（リセット）との間でのコマンドおよびデータの伝送が可能にされる。図６Ｃに示されているスイッチング回路２６の第３の位置は、ＳＩＭ２１の接点Ｃ２をメモリシステムのラインＤＡＴ１と直接接続する。これは、カードが接続されているホストを巻き込まないＳＩＭ２１とメモリコントローラ１７との間の直接通信に備えている。ホストがフラッシュメモリ１９にアクセスするための許可は、例えば、ホストからＳＩＭ２１に入力されたパスワードが検証された後にこの直接接続により提供され得る。」
ｃ．「[0039] Figure 7 illustrates an example command data structure and a flowchart of Figure 8 outlines responses of the controller 17 to the receipt of a command. When an initial command 41 (Figure 7) is received (block 47 of Figure 8), the processor 29 determines whether it is such an application specific command (block 49). If it is not, the processor executes the command (block 51) as part of the normal operation of controlling the memory 19. If the initial command 41 does contain the MMC application specific command, the processing continues to determine (block 53) whether the next received command (43 of Figure 7) relates to the SIM 21 or not. If it does not, the processor executes the command according to the MMC specification (block 55) in the operation of the memory 19. If the second command is an access to the SIM 21, the command and all other data associated with the command are directed (block 57) to the SIM 21. Whichever of the three paths 51, 55 or 57 are taken in response to decoding a received command, a final command 45 (Figure 7) causes execution of the command to terminate.」
ｃ．訳「【００２８】
  図７はコマンドデータの構造例を示し、図８のフローチャートはコマンドの受信に対するコントローラ１７の応答を略述している。最初のコマンド４１（図７）が受信されたとき（図８のブロック４７）、プロセッサ２９は、それがこのような用途特化コマンドであるか否かを判定する（ブロック４９）。用途特化コマンドでなければ、プロセッサは、メモリ１９を制御する通常動作の一部としてそのコマンドを実行する（ブロック５１）。最初のコマンド４１がＭＭＣ用途特化コマンドを含んでいれば、処理が続行されて、次に受信されたコマンド（図７の４３）がＳＩＭ２１に関連するか否かを判定する処理が行われる（ブロック５３）。ＳＩＭ２１に関連しなければ、プロセッサはメモリ１９の動作においてＭＭＣ仕様に従ってコマンドを実行する（ブロック５５）。第２のコマンドがＳＩＭ２１へのアクセスであれば、コマンドと、そのコマンドに関連する他の全てのデータとはＳＩＭ２１へ向けられる（ブロック５７）。受信されたコマンドの復号に応答して３つの経路５１，５５または５７のうちのどれが取られるとしても、最後のコマンド４５（図７）は、そのコマンドの実行を終わらせる。」
　
ｄ．図４には、ホストインターフェイス２７、プロセッサ２９、ＲＡＭ３７、ＲＯＭ３９を含むコントローラ１７と、フラッシュメモリ１９、ＳＩＭ２１が図示されている。
　
（ａ）段落【０００９】の「クレジットカードのサイズであり、８５．６０ｍｍ×５３．９８ｍｍの外形寸法を有し、丸い隅と０．７６ｍｍの厚さとを有する。このようなカードは、メモリだけを持つことができたり、或いはマイクロプロセッサも含んだりすることができ、後者はしばしば「スマートカード」と称される。」、段落【００１５】の「単一の小さなカードがカード標準規格のうちの２つ以上の標準規格の種々の機能を組み合わせる。組み合わせられたカードは、これらの２つ以上のカード標準規格のうちのいずれか１つに、或いはさらに他のカード標準規格のいずれかに従う物理的構成を有する。カードに含まれる機能のうちの１つは、かなりの量の不揮発性メモリと、第１のカード標準規格のメモリコントローラとである。本発明の１つの特定の特徴によれば、第２のカード標準規格の機能は、そのメモリシステムへのアクセスを制御し、かつ／またはメモリに記憶されているデータを暗号化し解読するように動作する。本発明の他の１つの特定の特徴によれば、第２のカード標準規格に従う種々の動作は第１のカード標準規格のメモリコントローラによって制御される。本発明のさらに他の１つの特定の特徴によれば、第１および第２のカード標準規格の両方のプロトコル標準規格は１つのパッケージにおいて別々に実施され、その１つのパッケージは、第１および第２のカード標準規格のうちのいずれか一方に従う物理的形状を有し、外部パッケージ接点の１つの共通のセットを共有するか或いは第１および第２のカード標準規格の両方に従う接点の別々のセットを利用する。これらの特徴は単独で利用され得、或いは単一のカードにおいて一緒に使用され得る。」との記載から、「動作可能であ」り、携帯可能で図４の全体が「スマートカード装置」である態様をよみとることができる。
　図４に示されたホストインターフェイス２７、プロセッサ２９、ＲＡＭ３７、ＲＯＭ３９を含むコントローラ１７と、フラッシュメモリ１９、ＳＩＭ２１を含むシステム、段落【００２２】の「接点２５を通して受信されるメモリコマンドは、ＳＩＭ２１に影響を全く及ぼさずにメモリ１９を制御するように普通に処理される。同様に、ＳＩＭ２１は、フラッシュメモリ１９へのアクセスを提供するか、或いはメモリ１９を別様に操作するようにコントローラ１７と直接通信する。」、段落【００２８】の「図８のフローチャートはコマンドの受信に対するコントローラ１７の応答を略述している。」（図８参照）との記載において、コントローラやＳＩＭによりなされる前記制御、処理、直接通信、操作、図８に示されたコマンド受信に対するコントローラの応答に係る処理は、実際はプログラムコードの実行によりなされることは技術的常識である点、および、段落【００２５】の「図６Ｃに示されているスイッチング回路２６の第３の位置は、ＳＩＭ２１の接点Ｃ２をメモリシステムのラインＤＡＴ１と直接接続する。これは、カードが接続されているホストを巻き込まないＳＩＭ２１とメモリコントローラ１７との間の直接通信に備えている」との記載からホストを巻き込まない「ホストシステムに露出しないよう」な態様をよみとれるとともに、段落【００１５】の「第２のカード標準規格の機能は、そのメモリシステムへのアクセスを制御し、かつ／またはメモリに記憶されているデータを暗号化し解読するように動作する」との記載から第２のカード（ＳＩＭ）による暗号化と解読によるデータ「保護」の態様をよみとることができる。よって「ホストシステムからコマンドを受け取るとホストシステムに露出しないよう保護されているプログラムコードを実行するポータブルスマートカード装置であって、」をよみとることができる。
（ｂ）段落【００２５】の「ホストインターフェイス」（図４、図５参照）「ホストを巻き込まないＳＩＭ２１とメモリコントローラ１７との間の直接通信」から、「ａ）前記ホストシステムから前記コマンドを受信するために、前記ホストシステムと通信するための少なくとも１つのホストインタフェース」をよみとることができる。
（ｃ）段落【０００５】の「ＮＡＮＤ形のフラッシュメモリ」、段落【００２２】の「フラッシュメモリ１９」、段落【００２３】の「プロセッサ２９は、メモリインターフェイス３１を通してメモリ１９を制御するように普通に動作する」、図４のメモリインターフェイスを通したフラッシュメモリ１９から、たとえフラッシュメモリにプログラムコード（ファイル）が記憶されているとしてもそのコードが図４のメモリインターフェイスを介して主メモリにロードされなければ図４のプロセッサ２９により実行されない「ｂ）非実行メモリであるフラッシュメモリ（ＮＡＮＤ）」をよみとることができる。
（ｄ）段落【００２３】の「プロセッサ２９は、著しい処理を行わずにカード接点２５とＳＩＭ２１との間でＳＩＭ２１と関連するコマンドおよびデータも認識して通過させる。」「プロセッサ２９により使用されるランダムアクセスメモリ３７およびリード・オンリー・メモリ３９も通常設けられる。」との記載において、前記ランダムアクセスメモリ３７およびリード・オンリー・メモリ３９の前記使用の例として、例えば、図８のコントローラ（図４のコントローラ１７参照）の応答の処理を行うプログラムコードの記憶に前記メモリが使用されることをよみとることができるとともに、前記応答の処理を行うプログラムコードは読み出されてプロセッサによって実行される「プログラム実行を可能とするよう」になっているとみることができる。これらから、「ｃ）プログラム実行を可能とするよう、前記プログラムコードの一部または全部を記憶する実行可能メモリ」をよみとることができる。（仮に、前記「実行可能メモリ」がフラッシュメモリを意味すると限定的にみたとしても、「実行可能メモリ」がフラッシュメモリであることは、例えば、引用文献２の図１、図４のフラッシュメモリ１０３ａにみられるように周知慣用の範囲内のもので記載されているに等しい事項である。）
（ｅ）図４のプロセッサ２９はＲＯＭ３９に格納されたプログラムコード、ＲＡＭ３７にロードされたプログラムコードを実行可能（例えば、前記図８の応答の処理）であると解される。よって「ｅ）前記プログラムコードの一部または全部を実行するプロセッサ」をよみとることができる。
（ｆ）前記（ａ）で言及したように、携帯可能な「スマートカード装置」は「動作可能であ」る。
　以上の点をふまえると、引用文献３から次の発明（以下、「引用文献３発明」という。）をよみとることができる。
　
　ホストシステムからコマンドを受け取るとホストシステムに露出しないよう保護されているプログラムコードを実行するポータブルスマートカード装置であって、
 　 ａ）前記ホストシステムから前記コマンドを受信するために、前記ホストシステムと通信するための少なくとも１つのホストインタフェースと、
　　ｂ）非実行可能メモリであるフラッシュメモリ（ＮＡＮＤ）と、
　　ｃ）プログラム実行を可能とするよう、前記プログラムコードの一部または全部を記憶する実行可能メモリと、
　　ｅ）プログラムコードの一部または全部を実行するプロセッサと、を備え、
　動作可能である、
　ポータブルスマートカード装置。
　
（４．３）対比
　本件補正発明と引用文献３発明とを対比すると、一致点、相違点は次のとおりと認められる。
〈一致点〉　
　ホストシステムからコマンドを受け取るとプログラムコードを実行するポータブルスマートカード装置であって、
　ａ）前記ホストシステムから前記コマンドを受信するために、前記ホストシステムと通信するための少なくとも１つのインタフェースと、
　ｂ）非実行可能メモリと、
　ｃ）プログラム実行を可能とするよう、前記プログラムコードの一部または全部を記憶する実行可能メモリと、
　ｅ）前記プログラムコードの一部または全部を実行するプロセッサと、を備え、
　動作可能である、
スマートカード装置。
　
〈相違点１〉
　非実行可能メモリが、本件補正発明は「ｂ）前記プログラムコードを記憶するが実行しない」非実行可能メモリであるのに対し、引用文献３発明はそのようであるか不明である点。
〈相違点２〉
　本件補正発明が、「ｄ）前記プログラムコードの実行に応じて、前記プログラムコードの一部または全部を、前記非実行可能メモリから前記実行可能メモリにコピーする内部コピーメカニズム」を有するのに対し、引用文献３発明はそのようなメカニズムを備えるか不明である点。
〈相違点３〉
　ｅ）のプログラムコードが、本件補正発明は「コピーされた」前記プログラムコードであるのに対し、引用文献３発明はそのようであるか不明である点。
〈相違点４〉
　本件補正発明が、「前記非実行可能メモリから前記実行可能メモリへの前記プログラムコードの一部または全部の前記コピーは、前記プログラムコードの一部または全部の前記コピーまたは前記実行が前記プログラムコードの一部または全部を前記ホストシステムまたは前記少なくとも１つのインタフェースに露出しないように前記内部コピーメカニズムで」動作可能であるのに対し、引用文献３発明はそのようであるか不明である点。
　
（４．４）当審判断
〈相違点１〉について
　非実行可能メモリが、「プログラムコードを記憶するが実行しない」非実行可能メモリである技術は、引用文献１のＡ．の段落【００１４】の「読み取りがランダムアクセスであるＮＯＲフラッシュとは異なり、ＮＡＮＤフラッシュは、ホスト・システムを起動させる等に必要な「インプレース実行」をサポートしない」、Ｃ．の段落【００４０】の「ＮＡＮＤフラッシュメモリ７６は、デバイス１１０のオペレーティング・システム及びプリインストールのアプリケーションを記憶」「ダウンロードしたアプリケーションを記憶」との記載から、「プログラムコードを記憶するが実行しない」非実行可能メモリ（「インプレース実行」をサポートしない、ＮＡＮＤフラッシュ）である技術をよみとることができる如く、既知の技術である。
　してみれば、引用文献３の非実行可能メモリが、「プログラムコードを記憶するが実行しない」非実行可能メモリであると成すことは、前記引用文献１の技術を参酌することにより当業者が容易になし得ることである。
〈相違点２〉について
　引用文献１には、引用文献１発明の「ｄ）前記プログラムコードの実行に応じて、前記プログラムコードの一部または全部を、前記非実行可能メモリであるＮＡＮＤフラッシュメモリから前記実行可能メモリであるＳＤＲＡＭにコピーする内部バスを介した直接メモリ・アクセス（コピー）メカニズム」が示されており、このメカニズムは「ｄ）前記プログラムコードの実行に応じて、前記プログラムコードの一部または全部を、前記非実行可能メモリから前記実行可能メモリにコピーする内部コピーメカニズム」とみることができる。
　引用文献３発明において、「ｄ）前記プログラムコードの実行に応じて、前記プログラムコードの一部または全部を、前記非実行可能メモリから前記実行可能メモリにコピーする内部コピーメカニズム」を備えると成すことは、引用文献１の前記メカニズムを参酌することにより当業者が容易になし得ることである。
〈相違点３〉について
　前記〈相違点２〉で言及した引用文献３発明において、引用文献１の前記（コピー）メカニズムと整合させて、ｅ）のプログラムコードが、「コピーされた前記」プログラムコードであると成すことは当業者が容易になし得ることである。
〈相違点４〉について
　前記「〈相違点１〉について」ないし「〈相違点３〉について」において言及したことは、「前記非実行可能メモリから前記実行可能メモリへの前記プログラムコードの一部または全部の前記コピーは、前記プログラムコードの一部または全部の前記コピーまたは前記実行が前記プログラムコードの一部または全部を前記ホストシステムまたは前記少なくとも１つのインタフェースに露出しないように前記内部コピーメカニズム」で動作可能であることと同義のものである。
　引用文献３発明において、「前記非実行可能メモリから前記実行可能メモリへの前記プログラムコードの一部または全部の前記コピーは、前記プログラムコードの一部または全部の前記コピーまたは前記実行が前記プログラムコードの一部または全部を前記ホストシステムまたは前記少なくとも１つのインタフェースに露出しないように前記内部コピーメカニズムで」動作可能であると成すことは、前記引用文献１の前記事項を参酌することにより当業者が容易になし得ることである。
　
　そして、本件補正発明の構成により奏する効果も、引用文献３に記載された発明、引用文献１、２に記載された事項から当然予測される範囲内のもので、格別顕著なものとは認められない。
　
　　
（４．５）小括
　以上のように、本件補正後における特許請求の範囲の請求項１に記載されている事項により特定される発明は、特許法第２９条第２項の規定により特許を受けることができないものであるから、特許出願の際独立して特許を受けることができないものである。
　　
（５）むすび
　したがって、本件補正は、特許法第１７条の２第３項の規定に違反し、さらに、平成１８年法律第５５号改正附則第３条第１項の規定によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　仮に、本件補正が、前記規定に適合するとしても、平成１８年法律第５５号改正附則第３条第１項の規定によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　よって、上記補正却下の決定の結論のとおり決定する。
　
３．本願発明について
（１）平成２３年８月３１日付の手続補正は前記のとおり却下されたので、本願の請求項１に係る発明は、平成２３年４月５日付の手続補正書により補正された特許請求の範囲の請求項１に記載されたとおりの次の事項により特定されるものである。（再掲する。以下「本願発明」という。）　
　
　ホストシステムからコマンドを受け取るとプログラムコードを実行するポータブルスマートカード装置であって、
　ａ）前記ホストシステムから前記コマンドを受信するために、前記ホストシステムと通信するための少なくとも１つのインタフェースと、
　ｂ）前記プログラムコードを記憶するが実行しない非実行可能メモリと、
　ｃ）プログラム実行を可能とするよう、前記プログラムコードの一部または全部を記憶する実行可能メモリと、
　ｄ）前記プログラムコードの実行に応じて、前記プログラムコードの一部または全部を、前記非実行可能メモリから前記実行可能メモリにコピーする内部コピーメカニズムと、
を備え、
　前記非実行可能メモリから前記実行可能メモリへの前記プログラムコードの一部または全部の前記コピーは、前記プログラムコードの前記一部または全部を外部装置または前記少なくとも１つのインタフェースに露出しないように動作可能である、スマートカード装置。
　
（２）引用刊行物
　（４．２．１）引用文献１
　原審で引用された、本願出願前に頒布または電気通信回線を通じて公衆に利用可能となされた刊行物である前記引用文献１、引用文献２には、それぞれ、前記（４．２．１）（４．２．２）で摘記した事項が記載されている。
　引用文献１発明を再掲する。
　単一の外部バスを介してホスト・システムとの通信が可能なメモリ・デバイスであって、
　ａ）前記ホストシステムから前記通信におけるコマンドを受信するために、前記ホストシステムと通信するためのシステム・インタフェース・ブロックと、
　ｂ）前記プログラムコードを記憶するが実行しない非実行可能メモリであるＮＡＮＤフラッシュメモリと、
　ｃ）プログラム実行を可能とするよう、前記プログラムコードの一部または全部を記憶する実行可能メモリであるＳＤＲＡＭと、
　ｄ）前記プログラムコードの実行に応じて、前記プログラムコードの一部または全部を、前記非実行可能メモリであるＮＡＮＤフラッシュメモリから前記実行可能メモリであるＳＤＲＡＭにコピーする内部バスを介した直接メモリ・アクセス（コピー）メカニズムと、
　ｅ）ＳＤＲＡＭ（追加構成要素、第二のメモリ）を管理し、ページングそして／あるいはハードウェア圧縮解除を提供するコントローラと、
を含み、
　コントローラがシステム・インターフェース（外部バス）を介して非実行可能メモリであるＮＡＮＤフラッシュメモリから前記実行可能メモリであるＳＤＲＡＭへの前記プログラムコードの一部または全部の前記コピーは、前記プログラムコードの前記一部または全部の前記コピーが前記プログラムコードの前記一部または全部を前記ホストシステムまたは前記少なくとも１つのインタフェースに露出しないように前記メカニズムで動作可能である、
　メモリ・デバイス。
　
（３）対比・判断
ア．引用文献１発明は「ａ）前記ホストシステムから前記通信におけるコマンドを受信するために、前記ホストシステムと通信するためのシステム・インタフェース・ブロック」を含むものである。また、引用文献１発明の「メモリ・デバイス」と本願発明の「ポータブルスマートカード装置」はいずれも上位概念において「装置」である。よって、引用文献１発明と本願発明とは「ホストシステムからコマンドを受け取る装置」である点で共通する。
イ．引用文献１発明と本願発明とは「ａ）前記ホストシステムから前記コマンドを受信するために、前記ホストシステムと通信するための少なくとも１つのインタフェース」を備える点で一致する。
ウ．引用文献１発明と本願発明とは「ｂ）前記プログラムコードを記憶するが実行しない非実行可能メモリ」を備える点で一致する。
エ．引用文献１発明と本願発明とは「ｃ）プログラム実行を可能とするよう、前記プログラムコードの一部または全部を記憶する実行可能メモリ」を備える点で一致する。
オ．引用文献１発明の「ｄ）前記プログラムコードの実行に応じて、前記プログラムコードの一部または全部を、前記非実行可能メモリであるＮＡＮＤフラッシュメモリから前記実行可能メモリであるＳＤＲＡＭにコピーする内部バスを介した直接メモリ・アクセス（コピー）メカニズム」と本願発明の「ｄ）前記プログラムコードの実行に応じて、前記プログラムコードの一部または全部を、前記非実行可能メモリから前記実行可能メモリにコピーする内部コピーメカニズム」とに実質的な差異はない。
カ．引用文献１発明の、コントローラがシステム・インターフェース（外部バス）を介して「非実行可能メモリであるＮＡＮＤフラッシュメモリから前記実行可能メモリであるＳＤＲＡＭへの前記プログラムコードの一部または全部の前記コピーは、」前記プログラムコードの前記一部または全部の前記コピーが「前記プログラムコードの前記一部または全部を前記ホストシステムまたは前記少なくとも１つのインタフェースに露出しないように前記メカニズムで動作可能である」と本願発明の「前記非実行可能メモリから前記実行可能メモリへの前記プログラムコードの一部または全部の前記コピーは、前記プログラムコードの前記一部または全部を外部装置または前記少なくとも１つのインタフェースに露出しないように動作可能である」とに実質的な差異はない。
　
　以上の対比によれば、引用文献１発明と本願発明とは次の事項を備える発明である点で一致し、そして、次の点で相違する。
　
〈一致点〉
　ホストシステムからコマンドを受け取る装置であって、
　ａ）前記ホストシステムから前記コマンドを受信するために、前記ホストシステムと通信するための少なくとも１つのインタフェースと、
　ｂ）前記プログラムコードを記憶するが実行しない非実行可能メモリと、
　ｃ）プログラム実行を可能とするよう、前記プログラムコードの一部または全部を記憶する実行可能メモリと、
　ｄ）前記プログラムコードの実行に応じて、前記プログラムコードの一部または全部を、前記非実行可能メモリから前記実行可能メモリにコピーする内部コピーメカニズムと、
を備え、
　前記非実行可能メモリから前記実行可能メモリへの前記プログラムコードの一部または全部の前記コピーは、前記プログラムコードの前記一部または全部を外部装置または前記少なくとも１つのインタフェースに露出しないように動作可能である、
装置。
〈相違点〉
　装置が、本願発明は「プログラムコードを実行するポータブルスマートカード」装置、「スマートカード」装置であるのに対し、引用文献１発明はそのようであるか不明である点。
　
［当審判断］
　プログラムコードを実行するポータブルスマートカードに相当する技術が引用文献２に示されている。即ち、引用文献２（図１、図４参照）の「安全なアプリケーション・カードは、同じく内部バスに接続するアプリケーション・マイクロプロセッサをさらに含む」「アプリケーション・プロセッサは、単純な読取りアクセスとは対照的なメモリへの「実行」アクセスを示すのに使用される内部バスの制御部分まで実行される」「実行される特定のアプリケーション」「アプリケーション・カードのマイクロプロセッサからの実行アクセス」との記載から「プログラムコード（アプリケーション）を実行するポータブル」アプリケーション「カード」をよみとることができるとともに、「スマート・カード」技術と「メモリ・カード」技術とを融合との記載から前記「アプリケーション・カード」は「スマート・カード」とみることができる。これらから、「プログラムコードを実行するポータブルスマートカード」に相当する技術をよみとることができる。
　引用文献１発明において、装置が、それぞれ「プログラムコードを実行するポータブルスマートカード」装置、「スマートカード」装置であると成すことは、前記引用文献２の技術を参酌することにより当業者が容易になし得ることである。
　
　そして、本願発明の構成により奏する効果も、引用文献１に記載された発明、引用文献２に記載された事項から当然予測される範囲内のもので、格別顕著なものとは認められない。
　したがって、本願発明は、引用文献１に記載された発明、引用文献２に記載された事項に基いて、当業者が容易に発明をすることができたものである。
　
（４）むすび
　以上のとおりであるから、本願発明は、特許法第２９条第２項の規定により特許を受けることができないものであり、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。
　
　よって、結論のとおり審決する。