【事件の表示】
　特願２００６−３４３０９４「半導体装置、半導体装置の製造方法および半導体装置の設計装置」拒絶査定不服審判事件〔平成２０年　７月１０日出願公開、特開２００８−１５９６０８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１８年１２月２０日の出願であって、平成２４年３月１３日付けの拒絶理由通知に対して、同年５月１８日に手続補正書及び意見書が提出されたが、同年７月１９日付けで拒絶査定がなされ、それに対して、同年１０月１６日に拒絶査定に対する審判請求がなされるとともに、同日に手続補正がなされ、その後、平成２５年１月２１日付けで審尋がなされ、同年３月２２日に回答書が提出されたものである。
　
２．補正の却下の決定
【補正の却下の決定の結論】
　平成２４年１０月１６日になされた手続補正を却下する。
　
【理由】
（１）補正の内容
　平成２４年１０月１６日になされた手続補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項７を、補正後の特許請求の範囲の請求項７に補正するものであって、補正前後の請求項７は以下のとおりである。
　
（補正前）
　「【請求項７】
　半導体素子に接続される配線が形成される溝部と、該溝部の底部から起立する構造体とを、絶縁膜のパターンエッチングにより形成するエッチング工程と、
　前記溝部を導電材料で埋設して前記配線を形成する埋設工程と、を有し、
　前記エッチング工程では、各々に配線が形成される複数の溝部を形成し、
　前記埋設工程では、複数の配線を、各々の断面積が等しくなるように形成することを特徴とする半導体装置の製造方法。」
　
（補正後）
　「【請求項７】
　各々論理回路が形成された複数の論理回路セルを含む半導体素子に接続される配線が形成される溝部と、該溝部の底部から起立する構造体とを、絶縁膜のパターンエッチングにより形成するエッチング工程と、
　前記溝部を導電材料で埋設して前記配線を形成する埋設工程と、を有し、
　前記エッチング工程では、各々に配線が形成される複数の溝部を形成し、
　前記埋設工程では、複数の配線を、各々の断面積が等しくなるように形成することを特徴とする半導体装置の製造方法。」
　
（２）新規事項追加の有無及び補正の目的の適否についての検討
　本件補正は、補正前の請求項７に係る発明の発明特定事項である「半導体素子」について、「各々論理回路が形成された複数の論理回路セルを含む」と限定的に減縮する補正であり、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下「特許法第１７条の２第４項」という。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　そして、「各々論理回路が形成された複数の論理回路セルを含む」という事項は、本願の願書に最初に添付した明細書（以下「当初明細書」という。また、本願の願書に最初に添付した明細書、特許請求の範囲又は図面を「当初明細書等」という。）の【００２１】段落の記載に基づくものであって、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項（以下「特許法第１７条の２第３項」という。）に規定された新規事項の追加禁止の要件を満たしている。
　
（３）独立特許要件について
（３−１）はじめに
　上記（２）において検討したとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものであるから、本件補正が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項（以下「特許法第１７条の２第５項」という。）において準用する同法第１２６条第５項の規定に適合するか否かについて、検討する。
　
（３−２）補正後の請求項７に係る発明
　本件補正による補正後の請求項１ないし１０に係る発明は、平成２４年１０月１６日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１ないし１０に記載されている事項により特定されるとおりのものであって、そのうちの補正後の請求項７に係る発明（以下「補正後の発明」という。）は、その特許請求の範囲の請求項７に記載されている事項により特定される上記２．（１）の補正後の請求項７として記載したとおりのものである。
　
（３−３）引用刊行物に記載された事項及び発明
（３−３−１）原査定の拒絶の理由に引用され、本願の出願日前である平成１３年８月１０日に日本国内において頒布された刊行物である特開２００１−２１７２４８号公報（以下「引用刊行物」という。）には、図１及び２とともに、以下の事項が記載されている。なお、下線は、当合議体において付加したものである（以下同様。）。
　
「【０００１】
【発明の属する技術分野】本発明は半導体装置の配線形成方法に関し、特に広幅配線と小幅配線が溝配線として隣接して形成される場合の幅広配線の化学機械研磨（Ｃｈｅｍｉｃａｌ―Ｍｅｃｈａｎｉｃａｌ―Ｐｏｌｉｓｈ，以下、ＣＭＰという）法によるデイッシングや小幅配線密度が高い領域のエロージョンを低減した半導体装置の配線形成方法に関するものである。」
「【０００９】したがって、
本発明の目的は、配線を埋め込み配線技術を用いて形成した場合に、配線のパッドまたは配線のうち幅を広くする必要のある部分が、ＣＭＰ研磨によるディッシングや配線の密集する領域のエロージョン発生を抑制し、かつ、高い製造歩留まりで製造することができる半導体装置の配線形成方法を提供することにある。
「【００１６】
【発明の実施の形態】本発明の実施の形態について図面を参照して詳細に説明する。
【００１７】図１は本発明の半導体装置の製造方法の第１の実施の形態を説明するための工程順に示した基板要部の断面図である。
まず、図１（ａ）のように、あらかじめ素子（図示せず）が形成された半導体基板１上に二酸化シリコン（ＳｉＯ
2
）膜のような絶縁膜２を形成した後、絶縁膜２に、通常の露光法・異方性ドライエッチング法（化学増幅型レジストをマスク（表示していない）としてＣＦ
4
／Ｏ
2
／Ａｒの混合ガスのプラズマガスを使用）により小幅配線溝３ａ（溝幅／スペース＝０．２μｍ／０．２μｍ、深さ０．５μｍ）と広幅配線溝５ａ（例えば、幅２０μｍ、深さ０．５μｍ）を形成する。広幅配線溝５ａの中央部の所定の領域にはスリットパターン５ｂ（例えば、溝幅／スペース＝０．２μｍ／０．２μｍ）を同時に形成する。
【００１８】
次に、Ｔａ，ＴａＮ，Ｔａ／ＴａＮ積層膜（ＴａＮが下層）やＴｉＮ等のバリアメタル膜１１をスパッタ法で約５０ｎｍの膜厚で形成した後、連続してＣｕ，Ａｇ，Ａｕ，Ｎｉ等の金属からなるめっきシード１２を約１００ｎｍの膜厚に形成する。
【００１９】
この上に硫酸銅めっき液を使用して電気めっきし、銅めっき膜１３を堆積する。
【００２０】
次に、図１（ｃ）のように、ＣＭＰ研磨法により絶縁膜２の表面が露出するまで研磨して、溝内部以外の銅めっき膜１３、バリアメタル膜１１およびめっきシード膜１２を除去して小幅溝配線１４および広幅溝配線１５を形成する。広幅溝配線１５の中央領域にはスリット配線パターン１５ａが同時に形成される。
【００２１】この研磨では、図１（ｂ）のように、広幅配線溝５ａの中央領域の銅めっき膜１３が、小幅配線溝上の銅めっき膜の厚さと同程度に盛り上がっているため、ＣＭＰ研磨で不要な銅めっき膜やバリアメタル膜が十分除去された時でも、広幅配線溝５ａの中央領域が大きく膜減りすることも無く、配線抵抗の大幅な上昇が防止される。また、上層にさらに絶縁膜を形成し、バイアホールを形成する場合にも下層表面の平坦化がすぐれているために、下層の広幅配線上の絶縁膜が厚すぎて、広幅配線に接続するためのバイアホールの形成不良が発生することも防止される。
【００２２】図１の広幅配線溝５ａの中央部に設けるスリット溝パターン５ｂのパターン形状の平面図を図２に示す。図２における符号２００は広幅配線溝部を示し、また符号２ａは絶縁膜表面を示す。」
　
（３−３−２）
　以上から、引用刊行物には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
「あらかじめ素子が形成された半導体基板１上に絶縁膜２を形成した後、異方性ドライエッチング法により、前記絶縁膜２に、広幅配線溝５ａを形成するとともに、前記広幅配線溝５ａの中央部の所定の領域にスリット溝パターン５ｂを同時に形成し、
　バリアメタル膜１１を形成した後、連続してめっきシード１２を形成し、この上に、銅めっき膜１３を堆積し、
　ＣＭＰ研磨法により前記絶縁膜２の表面が露出するまで研磨して、溝内部以外の前記銅めっき膜１３、前記めっきシード膜１２および前記バリアメタル膜１１を除去して広幅溝配線１５を形成するとともに、前記広幅溝配線１５の中央領域にはスリット配線パターン１５ａを同時に形成する、
　半導体装置の配線形成方法。」
　
（３−４）対比・判断
（３−４−１）刊行物発明の「絶縁膜２」及び「広幅配線溝５ａ」は、各々補正後の発明の「絶縁膜」及び「配線が形成される溝部」に相当する。そして、引用刊行物の図１及び２を参照すると、刊行物発明の「絶縁膜２」において、「スリット溝パターン５ｂ」で囲まれた部分は、「広幅配線溝５ａ」の底部から起立する構造体を形成していることは明らかである。
　そうすると、刊行物発明の「異方性ドライエッチング法により、前記絶縁膜２に、広幅配線溝５ａを形成するとともに、広幅配線溝５ａの中央部の所定の領域にスリット溝パターン５ｂを同時に形成」することは、補正後の発明の「配線が形成される溝部と、該溝部の底部から起立する構造体とを、絶縁膜のパターンエッチングにより形成するエッチング工程」に相当する。
　
（３−４−２）刊行物発明の「広幅溝配線１５」は、補正後の発明の「配線」に相当し、刊行物発明の「バリアメタル膜１１」、「めっきシード１２」及び「銅めっき膜１３」は、補正後の発明の「導電材料」に相当するから、刊行物発明の「バリアメタル膜１１を形成した後、連続してめっきシード１２を形成し、この上に、銅めっき膜１３を堆積し、ＣＭＰ研磨法により前記絶縁膜２の表面が露出するまで研磨して、溝内部以外の前記銅めっき膜１３、前記めっきシード膜１２および前記バリアメタル膜１１を除去して広幅溝配線１５を形成するとともに、前記広幅溝配線１５の中央領域にはスリット配線パターン１５ａを同時に形成する」ことは、補正後の発明の「前記溝部を導電材料で埋設して前記配線を形成する埋設工程」に相当する。
　
（３−４−３）刊行物発明の「半導体装置の配線形成方法」は、補正後の発明の「半導体装置の製造方法」に相当する。
　
（３−４−４）そうすると、補正後の発明と刊行物発明とは、
「配線が形成される溝部と、該溝部の底部から起立する構造体とを、絶縁膜のパターンエッチングにより形成するエッチング工程と、
　前記溝部を導電材料で埋設して前記配線を形成する埋設工程と、
を有する半導体装置の製造方法。」
である点で一致し、次の２点で相違する。
　
（相違点１）補正後の発明の「配線」は、「各々論理回路が形成された複数の論理回路セルを含む半導体素子に接続される」のに対し、刊行物発明の「広幅溝配線１５」について、そのような特定がなされていない点。
　
（相違点２）補正後の発明では、「前記エッチング工程では、各々に配線が形成される複数の溝部を形成し、前記埋設工程では、複数の配線を、各々の断面積が等しくなるように形成」しているのに対して、刊行物発明では、「広幅配線溝５ａ」を複数形成することについて特定されておらず、また、「広幅溝配線１５」の断面積についても特定されていない点。
　
（３−５）判断
（３−５−１）相違点１について
　刊行物発明の「あらかじめ素子が形成された半導体基板１」における「素子」に、「半導体素子」が含まれること、そして、「素子」と「広幅溝配線１５」を、必要に応じて接続することは、当業者にとって技術常識である。また、このような「素子」を用いて、論理回路、さらには論理回路セルを形成することは、当業者にとって、周知の技術である。
　そうすると、刊行物発明において、このような周知の技術を勘案することにより、補正後の発明のように、「各々論理回路が形成された複数の論理回路セルを含む半導体素子に接続される配線」という構成にすることは、当業者が必要に応じて、適宜なし得たことである。
　よって、相違点１は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（３−５−２）相違点２について
　引用刊行物に「【０００９】したがって、本発明の目的は、配線を埋め込み配線技術を用いて形成した場合に、配線のパッドまたは配線のうち幅を広くする必要のある部分が、ＣＭＰ研磨によるディッシングや配線の密集する領域のエロージョン発生を抑制し、かつ、高い製造歩留まりで製造することができる半導体装置の配線形成方法を提供することにある。」と記載されているように、刊行物発明における「広幅溝配線１５」の構造は、配線のうち幅を広くする必要のある部分に適用されるものであるところ、このような「幅を広くする必要のある部分」とは、例えば、電源線、接地線、その他、大電流を流す必要のある配線であり、このような配線を複数本形成することは、回路設計上、当業者が必要に応じて、適宜なし得ることであり、その際に、製造プロセスの簡略化を目指し、配線毎にわざわざサイズを変えることなく、複数の配線を、例えば、【００１７】段落に記載されたように、幅２０μｍ、深さ０．５μｍの溝の中央部に、溝幅／スペース＝０．２μｍ／０．２μｍという同一のサイズで実現すること、すなわち、補正後の発明のように、配線の断面積を等しくすることも、当業者が、必要に応じて、適宜なし得る設計的事項である。
　そうすると、刊行物発明において、「異方性ドライエッチング法により、前記絶縁膜２に、」
複数の
断面積の等しい
　よって、相違点２は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（３−６）独立特許要件についてのまとめ
　以上検討したとおり、補正後の発明と刊行物発明との相違点は、いずれも当業者が容易に想到し得た範囲に含まれる程度のものにすぎず、補正後の発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　
（４）補正の却下についてのむすび
　本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものであるが、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものである。
　したがって、本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明
　平成２４年１０月１６日になされた手続補正は上記のとおり却下されたので、本願の請求項１ないし１０に係る発明は、平成２４年５月１８日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１ないし１０に記載されている事項により特定されるとおりのものであって、そのうちの請求項７に係る発明（以下「本願発明」という。）は、その特許請求の範囲の請求項７に記載されている事項により特定される上記２．（１）の補正前の請求項７として記載したとおりのものである。
　
４．刊行物に記載された発明
　これに対して、原査定の拒絶の理由に引用された刊行物には、上において検討したとおり、上記２．（３−３−１）に記載したとおりの事項及び（３−３−２）で認定したとおりの発明（刊行物発明）が記載されているものと認められる。
　
 ５．判断
　上記２．（２）において検討したとおり、補正後の請求項７に係る発明は、補正前の請求項７に係る発明の発明特定事項である「半導体素子」について、「各々論理回路が形成された複数の論理回路セルを含む」と限定したものである。逆に言えば本件補正前の請求項７に係る発明（本願発明）は，補正後の発明から上記の限定をなくしたものである。
　そうすると、上記２．（３）において検討したように、補正後の発明が，引用刊行物に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、当然に、引用刊行物に記載された発明に基づいて、当業者が容易に発明をすることができたものといえる。
　したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。