【事件の表示】
　特願２００５−３７１８４１「ディスプレー装置及びその駆動方法」拒絶査定不服審判事件〔平成１８年　７月２０日出願公開、特開２００６−１８９８４０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
　
１　手続の経緯 
 　特許出願：　平成１７年１２月２６日　 
　　　　　（パリ条約による優先権主張２００４年１２月３０日、韓国） 
 　手続補正：　平成２１年８月２７日  
 　手続補正：　平成２２年１月２９日 
 　補正却下：　平成２２年３月３日 
 　　　　　　（平成２２年１月２９日付け手続補正の却下） 
 　拒絶査定：　平成２２年３月３日（送達日：同年３月８日）  
 　拒絶査定不服審判の請求：　平成２２年７月８日  
 　手続補正：　平成２２年７月８日  
 　審尋：　　　平成２３年４月２２日（発送日：同年４月２５日） 
 　審尋回答：　平成２３年９月２６日 
　 拒絶理由通知：　平成２３年１２月７日（発送日：同年１２月１２日） 
 　　　　　　　　　（以下、「当審拒絶理由」という。） 
 　手続補正：　平成２４年６月１２日（以下、「本件補正」という。）
 　意見書：　　平成２４年６月１２日 
 　 
 　 
２　本件出願の発明について 
　本件出願の請求項１ないし１０に係る発明は、本件補正によって補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１ないし１０に記載された事項により特定されるとおりのものと認められるところ、その請求項６に係る発明は次のとおりである。  
　
 「第１画面領域と第２画面領域を有する表示パネルと；
　前記第１画面領域を作動する上部ゲート駆動回路及び上部データ駆動回路と；
　前記第２画面領域を作動する下部ゲート駆動回路及び下部データ駆動回路と；
　第１フレーム期間の間、前記第１画面領域に、前記上部データ駆動回路から第（ｎ＋１）フレームの第１データ信号配列を供給し、前記第１フレーム期間の間、前記第２画面領域に、前記下部データ駆動回路から第ｎフレームの第２データ信号配列を供給する駆動回路制御部を含み、
　前記駆動回路制御部は、前記第(ｎ＋１)フレームの第１データ信号配列と前記第ｎフレームの第２データ信号配列を共に貯蔵する第１メモリ素子を含み、第(ｎ＋２)フレームの第１データ信号配列と前記第(ｎ＋１)フレームの第２データ信号配列を共に貯蔵する第２メモリ素子をさらに含み、
　前記第１データ信号配列は第（ｎ＋１）フレーム及び第（ｎ＋２）フレームの各々の単一の画像の半分に対応し、前記第２データ信号配列は第ｎフレーム及び第（ｎ＋１）フレームの各々の単一の画像の半分に対応し、
　前記第１メモリ素子は第１上部サブメモリ素子と第１下部メモリ素子を含み、前記第(ｎ＋１)フレームの第１データ信号配列は前記第１上部サブメモリ素子に貯蔵され、前記第ｎフレームの第２データ信号配列は前記第１下部サブメモリ素子に貯蔵され、
　前記第２メモリ素子は第２上部サブメモリ素子と第２下部メモリ素子を含み、前記第(ｎ＋２)フレームの第１データ信号配列は前記第２上部サブメモリ素子に貯蔵され、前記第（ｎ＋１）フレームの第２データ信号配列は前記第２下部サブメモリ素子に貯蔵され、
　前記第１メモリ素子に前記第(ｎ＋１)フレームの第１データ信号配列と前記第ｎフレームの第２データ信号配列が貯蔵される前に、前記第２メモリ素子に前記第(ｎ＋１)フレームの第１データ信号配列と前記第ｎフレームの第２データ信号配列が貯蔵されるディスプレー装置。」（以下、「本願発明」という。） 
 　　 
 　 
３　当審拒絶理由 
　これに対し、本件出願の請求項６（補正前の請求項７）に係る発明に対する当審拒絶理由における理由２の１の概要は、該発明は、本件出願の優先日前に頒布された刊行物である特開２０００−２５９１２４号公報（発明の名称：エレクトロルミネッセンス表示装置、出願人：三洋電機株式会社、公開日：平成１２年９月２２日、以下、「引用例１」という。）に記載された発明、本件出願の優先日前に頒布された刊行物である特開平３−４３７８３号公報（発明の名称：大画面表示装置の表示方法、出願人：三菱電機株式会社、公開日：平成３年２月２５日、以下、「引用例２」という。）に記載された発明、及び本件出願の優先日前に頒布された刊行物である特開２００２−１９６７２１号公報（発明の名称：エレクトロルミネッセンス・ディスプレイとその駆動方法、出願人：ソニー株式会社、公開日：平成１４年７月１２日、以下、「引用例３」という。）に記載された周知技術に基づいて、その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない、というものである。 
　
　
４　引用例１記載の事項・引用発明 
（１）記載事項 
　引用例１には、次の事項が図面とともに記載されている。
　
「【０００４】このような有機ＥＬ素子を駆動する表示装置には、パッシブ型とTFTを使用するアクティブ型の２種類があり、パッシブ型の概略回路構成は、図６に示す通りである。 
 【０００５】即ち、表示画面を上下に分割し、上半分と下半分の画面に対して各々独立したマトリクス８，９を設ける。マトリクス８，９においては、上述したＥＬ素子の一対の電極のうち陽極がコラム電極、陰極がロウ電極と成り、ロウ電極は各ライン毎に全コラムに渡って形成されている。一方、マトリクス８におけるコラム電極は、画面の上半分に対応するラインに渡って連続して形成されており、マトリクス９におけるコラム電極は、画面の下半分に対応するラインに渡って連続して形成されている。 
 【０００６】また、各マトリクス８，９には、コラム駆動信号を供給する第１及び第２のコラムドライバ１０，１１と、走査信号としてのロウ駆動信号を供給する第１及び第２のロウドライバ１２，１３が、各々設けられている。 
 【０００７】第１及び第２のロウドライバ１２，１３からの走査信号は、複数の行のうち選択された行のみが２水平走査（２Ｈ）期間Ｌレベルとなり、他の行の走査信号はＨレベルとなる。一方、第１及び第２のコラムドライバ１０，１１には、各画素の表示階調を表す階調データDATAが入力され、この階調データに応じたパルス幅を有するパルス信号がコラム駆動信号として出力される。このコラム駆動信号のパルス幅期間はＨレベルであり、従って、Ｌレベルの走査信号が入力されている行のＥＬ素子が発光することとなる。 
 【０００８】通常、階調データはそれぞれが１画面分の容量を有するフレームメモリ１４，１５に一旦記憶され、１つのフレームメモリの上半分のデータがライン毎に順次第１コラムドライバ１０に取り込まれ、下半分のデータがライン毎に順次第２コラムドライバ１１に取り込まれる。そして、第１ロウドライバ１２と第２ロウドライバ１３は、同時に各ラインを上から下に順次走査するので、分割された上下の画面で同時に表示が行われることとなる。 
 【０００９】ここで、フレームメモリが１つしかない場合は、下画面で旧フレームの表示を行うときに上画面で新フレームの表示を行うというように、上下で異なるフレームの表示を行う可能性があり、このような不具合を防止するために２つのフレームメモリ１４，１５を設けている。つまり、一方のフレームメモリからデータの読み出しを行っているときには他方のフレームメモリにデータを書き込み、これを交互に繰り返せば、正常な表示を行える。」 
 　　　　　 
（２）引用発明　 
　引用例１に記載された表示装置において、コラムドライバやフレームメモリ等の駆動を制御するための駆動回路制御部が備えられていることは明らかである。
　このことを踏まえると、前記記載より、引用例１には次の発明が記載されているものと認められる。 
 　 
「上下に分割された表示画面にそれぞれ対応するマトリクス８，９と；
上半分のマトリクス８に、走査信号としてのロウ駆動信号を供給する第１のロウドライバ１２、及びコラム駆動信号を供給する第１のコラムドライバ１０と；
下半分のマトリクス９に、走査信号としてのロウ駆動信号を供給する第２のロウドライバ１３、及びコラム駆動信号を供給する第２のコラムドライバ１１と；
　前記上半分のマトリクス８に、前記第１のコラムドライバ１０からコラム駆動信号を供給し、前記下半分のマトリクス９に、前記第２のコラムドライバ１１からコラム駆動信号を供給する駆動回路制御部を含み、
　前記駆動回路制御部は、フレームメモリを含み、
　前記２つのコラム駆動信号は単一の画像の半分にそれぞれ対応し、
　上半分の階調データおよび下半分の階調データがフレームメモリに貯蔵される、
　表示装置。」（以下、「引用発明１」という。） 
 　 
　
５　対比
　本願発明と引用発明１とを対比する。
　引用発明１の「上下に分割された表示画面にそれぞれ対応するマトリクス８，９」は、本願発明の「第１画面領域と第２画面領域を有する表示パネル」に相当する。また同様に、引用発明１の「上半分のマトリクス８に、走査信号としてのロウ駆動信号を供給する第１のロウドライバ１２、及びコラム駆動信号を供給する第１のコラムドライバ１０」は、本願発明の「前記第１画面領域を作動する上部ゲート駆動回路及び上部データ駆動回路」に相当し、引用発明１の「下半分のマトリクス９に、走査信号としてのロウ駆動信号を供給する第２のロウドライバ１３、及びコラム駆動信号を供給する第２のコラムドライバ１１」は、本願発明の「前記第２画面領域を作動する下部ゲート駆動回路及び下部データ駆動回路」に相当し、引用発明１の「コラム駆動信号」は、本願発明の「第１データ信号配列」及び「第２データ信号配列」に相当し、引用発明１の「フレームメモリ」は、本願発明の「メモリ素子」に相当し、引用発明１の「表示装置」は、本願発明の「ディスプレー装置」に相当する。
　
　してみると、両者の一致点、相違点は次のとおりである。 
 　 
（一致点） 
「第１画面領域と第２画面領域を有する表示パネルと；
　前記第１画面領域を作動する上部ゲート駆動回路及び上部データ駆動回路と；
　前記第２画面領域を作動する下部ゲート駆動回路及び下部データ駆動回路と；
　第１フレーム期間の間、前記第１画面領域に、前記上部データ駆動回路から第１データ信号配列を供給し、前記第１フレーム期間の間、前記第２画面領域に、前記下部データ駆動回路から第２データ信号配列を供給する駆動回路制御部を含み、
　前記駆動回路制御部は、メモリ素子を含み、
　前記第１データ信号配列は単一の画像の半分に対応し、前記第２データ信号配列は単一の画像の半分に対応する、
　ディスプレー装置。」
　
 （相違点１） 
　本願発明では、駆動回路制御部が、第１フレーム期間の間、前記第１画面領域に、前記上部データ駆動回路から第（ｎ＋１）フレームの第１データ信号配列を供給し、前記第１フレーム期間の間、前記第２画面領域に、前記下部データ駆動回路から第ｎフレームの第２データ信号配列を供給しており、また、これと共にメモリ素子へのデータ信号配列の貯蔵も異なるフレームのものをあわせて行われているのに対し、引用発明１においては、貯蔵、供給されるデータ信号配列は上下で同じフレームのものであり、異なるフレームのデータをあわせて貯蔵、供給することは行われていない点。
　
 （相違点２） 
　本願発明では、第１メモリ素子と第２メモリ素子を有し、前記第１メモリ素子に前記第(ｎ＋１)フレームの第１データ信号配列と前記第ｎフレームの第２データ信号配列が貯蔵される前に、前記第２メモリ素子に前記第(ｎ＋１)フレームの第１データ信号配列と前記第ｎフレームの第２データ信号配列が貯蔵されるとされているのに対し、引用発明１においては複数のメモリ素子へのそのような貯蔵は行われていない点。
　
 （相違点３） 
　本願発明では、第１メモリ素子は第１上部サブメモリ素子と第１下部メモリ素子を含み、第２メモリ素子は第２上部サブメモリ素子と第２下部メモリ素子を含むとされているのに対し、引用発明１においては少なくとも文言上はそのような構成をとるとはされていない点。
　
　
６　判断
　上記の相違点１ないし３についてそれぞれ検討する。 
　
（１）相違点１について 
　引用例２には、図面と共に、 
 　 
「【産業上の利用分野】 
　この発明は複数の表示装置の表示画面をマトリクス状に配列して構成した大画面表示装置の表示方法に関するものである。 
　【従来の技術】 
　第４図は大画面表示装置を示すブロック図であり、図において、ｌは人力されたビデオ信号を同期信号、赤、青、緑の色成分に分解するビデオデコーダ、２はビデオデコーダ１で色成分に分解されたアナログ信号をディジタル信号に変換するアナログ／ディジタル（Ａ／Ｄ）変換器、３ａ〜３ｄは対応すべき表示装置に表示すべきビデオ信号だけ書込みまたは読出すフレームメモリ、４はビデオデコーダ１からの同期信号を入力しフレームメモリ３ａ〜３ｄを順次走査する制御回路、５ａ〜５ｄは表示画面をマトリクス状に配列した複数の表示装置である。 
　次に動作について説明する。いま、第５図に示すように、フィールド０→フィールドｌ→フィールド２のように表示内容の変わる動きのあるビデオ映像を表示する場合、従来は第６図に示すように表示装置５ａ〜５ｄに対応するフレームメモリ３ａ〜３ｄを、同じタイミングで走査し、Ｔ０〜Ｔ１間はフィールド１、Ｔ１〜Ｔ２間はフィールド２のビデオ映像を表示させている。 
　この場合、フレームメモリ３ａ〜３ｄを順次走査するため、各表示装置５ａ〜５ｄの表示画面に表示される映像は、表示画面の上から下へと新しい映像に変って行く。 
　このため、Ｔ１時点においては第７図（ａ）に示すように、全ての表示装置５ａ〜５ｄの表示画面に表示された映像は同じフィールドになり、正常な映像が表示される。しかし、Ｔ１時点以後は直ちに表示装置５ｂ、５ｄの表示画面の最上位の映像は新しいフィールド２の映像に変わるため、Ｔ２時点には第７図（ｂ）に示すように、表示装置５ａ，５ｃと表示装置５ｂ、５ｄの表示画面の境界では異なるフィールド１と２の映像が隣り合って表示されることになる。この結果として、動きのある映像がずれて見えてしまう。」（第１頁左欄第１６〜第２頁左上欄第１５行） 
　
「【実施例】 
　以下、この発明の一実施例を図について説明する。この発明の表示方法を実施する大画面表示装置の構成は前記第４図に示す構成と同じであり、異なる点は制御回路４によるフレームメモリ３ａ〜３ｄの制御の仕方である。 
　つまり、この発明では、フレームメモリ３ａ〜３ｄからの読出しを第１図に示すように、下側の表示装置５ｂ、５ｄに表示されるビデオ映像を、上側の表示装置５ａ、５ｃに表示されるビデオ映像より１フィールド遅らせている。 
　すなわち、Ｔ０〜Ｔ１間では下側の表示装置５ｂ、５ｄにフィールド０のビデオ映像を、上側の表示装置５ａ、５ｃにフィールド１のビデオ映像を表示し、Ｔ１〜Ｔ１間では下側の表示装置５ｂ，５ｄにフィールド１のビデオ映像を、上側の表示装置５ａ、５ｃにフィールド２のビデオ映像を表示する。 
　上記のようにすることにより、Ｔ１時点においては、第２図（ａ）に示すように、上下表示装置の表示画面に異なる映像が表示されるが、Ｔ１時点をすぎると直ちに下側表示装置５ｂ、５ｄの表示画面の最上位は新しいフィールドつまり上側表示装置５ａ、５ｃの表示画面の最下位に表示された映像と同じフィールドのビデオ映像を表示することとなり、走査途中のＴ２時点においては第２図（ｂ）に示すような正常なビデオ映像の表示が行われる。 
　その後、第１図Ｔ３時点になると、第２図（Ｃ）に示すように表示されたビデオ映像が一瞬ずれるが、Ｔ３時点をすぎると上記Ｔ１時点をすぎた場合と同様の動作によって直ちに正常な表示となる。この結果、動きのあるビデオ映像を正常に表示させることができる。」（第２頁左下欄第５〜右下欄第１７行） 
 　 
　とあり、以上の記載から、引用例２には次の発明が記載されているものと認められる。 
 　 
「表示画面の境界において、動きのある映像がずれて見えてしまうことを防ぐために、下側に表示させる映像を、上側に表示させる映像より１フィールド遅らせるようにした大画面表示装置。」　（以下、「引用発明２」という。） 
 　 
　そこで、引用発明１に引用発明２を適用することができるかについて、以下に検討する。
　引用発明１は、有機ＥＬ表示装置に関するものであり、一方、引用例２において有機ＥＬ表示装置は適用対象として具体的に示されているものではないが、引用例３には、次の記載がある。 
 　 
「【０００１】 
　【発明の属する技術分野】本発明はＥＬ（Electro Luminescence；エレクトロルミネッセンス；電場発光）ディスプレイとその駆動方法に関する。」
　 
 「【０００３】ところで、マトリクス駆動に使用される薄膜ＥＬディスプレイのＥＬ材としては、従来はＺｎＳなどの無機ＥＬ材が使用されていたが、十分な輝度の発光に必要な駆動電圧が２００Ｖ程度と比較的高く、全体の小型化構成に際して難点があり、近年では各種の有機ＥＬ材を使用する薄膜ＥＬディスプレイの開発が進められている。この種の薄膜有機ＥＬディスプレイでは、１０Ｖ以下の駆動で、数１００〜数１０００ｃｄ／ｍ２の輝度が得られるので、今後のワークステーション分野での利用に大きな期待が持たれている。」
　 
「【００１６】ところで、或る時刻ｉにａフィールドを、第１ディスプレイＤ１では走査線Ｓ３が、第２ディスプレイでは、走査線Ｓ（ｍ／２＋３）が並行して選択されている場合に、選択されている走査線を、図１１（ｂ）に示すように、Ｓ３（ｉ）Ｓ（ｍ／２＋３）（ｉ）と表示することにすると、時刻ｉ−４から時刻ｉの期間において、分割駆動方式の単純マトリクス形有機ＥＬディスプレイで、選択されている走査線は図１１（ｂ）に示すようになる。ここで、分割ラインＬｄ近傍の走査線に注目すると、時刻ｉ−３に分割ラインＬｄの直上の走査線Ｓ（ｍ／２）（ｉ−３）が選択されてａ−１フィールドの画像の書込が行われ、有機ＥＬ素子ＥＬ（ｍ／２）〜ＥＬ（ｍ／２）ｎが発光し、直後の時刻ｉ−２に、分割ラインＬｄの直下の走査線Ｓ（ｍ／２＋１）（ｉ−２）が選択され、ａフィールドの画像の書込が行われ、有機ＥＬ素子ＥＬ（ｍ／２＋１）〜ＥＬ（ｍ／２＋１）ｎが発光する。このようにして、分割ラインＬｄを挟んで隣接する有機ＥＬ素子間では、連続する時刻の間に、異なるフィールドの画像が表示されることになる。」 
　
 「【００２８】 
 【発明が解決しようとする課題】前述したように、ＥＬディスプレイにおいて、高精度表示を行うために走査線数ｍを増加させ、より多数のＥＬ素子を発光させようとする場合の画素データの書込時間の短縮による画素データの不完全な書込を防ぐために、分割駆動方式を採用すると、画素データの書込時間が延長され、十分な画素データの書込が可能になるが、分割駆動方式のＥＬディスプレイの分割ラインの近傍で、動画像の不連続認識により表示画像が歪み画像品質が低下するという問題が発生する。」 
 　 
　以上の記載から明らかなように、有機ＥＬ表示装置においても分割ライン（境界）での表示の問題は周知なものであり、したがって引用発明２を引用発明１へ適用することは、当業者が容易に想到し得たものである。またその際に、フレームメモリからの読み出し時に下側の映像情報を１フィールド（１フレーム）遅らせるようにするか、それよりも前の段階で処理を行って、下側の映像情報を１フィールド（１フレーム）遅らせた信号をフレームメモリへ書き込むようにするかは、当業者が適宜選択すべき設計事項に過ぎない。そのような信号をフレームメモリへ書き込むようにしたことにより、当業者にとって自明な範疇を越える効果が生じているとも認められない。　
 　 
（２）相違点２について 
　電子回路一般において、例えば読み出し、書き込み、または何らかの信号処理のためのタイミング調整等を目的としたバッファメモリを設けることは、特に例を示すまでもなく周知な手法に過ぎず、引用発明１におけるフレームメモリの前又は後に必要に応じてさらにメモリを設け、前又は後のフレームのデータ信号配列を貯蔵するようになすことは設計事項である。 
　
（３）相違点３について 
　上部サブメモリ素子および下部メモリ素子なるものが、具体的にどのような構成（つまり、各メモリ素子内においてサブメモリ素子領域としてのアドレスが特定されているのか、物理的に別体構造のサブメモリ素子により各メモリ素子が構成されているのか、それ以外の構成であるのか）であるのかは特定されていないが、いずれにせよ周知なメモリ形態のいずれを採用するかは、使用条件に応じて当業者が適宜選択すべき設計事項に過ぎない。 
 　 
　したがって、本願発明は、引用発明１、引用発明２、及び上記周知技術に基づいて当業者が容易に発明し得たものといえる。 
 　 
 　　 
７　請求人の主張について 
　審判請求人は、平成２４年６月１２日付け意見書において、
　
「審判官殿は、引用刊行物４（特開平８−７６７１３号公報）から、上記事項は設計的事項である旨主張されております。
　しかしながら、上記引用刊行物においては、単一のフレームに対応するデータがビデオメモリ（３）及びフレームメモリ（４）に貯蔵されます。従って、異なるフレームのデータ信号配列を貯蔵する第１及び第２メモリ素子（１２２ａ、１２２ｂ）は、上記引用文献におけるビデオメモリ（３）及びフレームメモリ（４）から自明のものではないと信じます。」
　
　と主張している。
　しかしながら、上記「６　判断」の「（１）相違点１について 」に説示したとおり、引用発明２を引用発明１へ適用して、上下領域で異なるフレームの表示を行うようにすることは当業者が容易に想到し得たものであり、それに伴って上下で異なるフレームの信号をフレームメモリへ書き込むようにすることも、当業者が適宜選択すべき設計事項に過ぎない。
　
　また、審判請求人は、
　
「本件発明においては、更に、第（ｎ＋１）フレームの第１データ信号配列及び第ｎフレームの第２データ信号配列が、第２メモリ素子（１２２ｂ）に貯蔵され、次いで、第１メモリ素子（１２２ａ）へ転送されます。次いで、第（ｎ＋１）フレームの第１データ信号配列及び第ｎフレームの第２データ信号配列が、表示装置に表示されます。異なるフレームの第１及び第２データ信号配列が連続して貯蔵され、同時に入力及び出力されるゆえに、データ処理効率が改善されます。」
　
　とも主張しているが、これに関しても上記「６　判断」の「（２）相違点２について 」に説示したとおり、周知なバッファメモリの構成を採用することは設計事項である。 
　
　したがって、審判請求人の主張は採用できない。 
 　 
　
８　むすび 
　以上のとおり、本願発明は、引用発明１、引用発明２、及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　したがって、他の請求項に係る発明について審理するまでもなく、本件出願は当審拒絶理由によって拒絶すべきものである。 
　
　よって、結論のとおり審決する。