【事件の表示】
　特願２００５−３５５４２３「薄膜トランジスタ表示板」拒絶査定不服審判事件〔平成１８年　７月　６日出願公開、特開２００６−１７８４４９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯
　本願は、平成１７年１２月８日（パリ条約による優先権主張２００４年１２月２０日、韓国）を出願日とする出願であって、平成２３年６月９日付けで拒絶の理由が通知され、これに対し、同年９月５日付けで手続補正がなされ、その後、同年１０月４日付けで拒絶査定がされた。
　本件は、これを不服として、平成２４年２月８日に請求された拒絶査定不服審判であって、請求と同時に手続補正がなされ、その後、前置報告書の内容について審判請求人の意見を事前に求めるために同年７月２５日付けで審尋がなされたが、これに対して審判請求人からの回答はなかった。 
　
２　本願発明
　本願の請求項１に係る発明（以下「本願発明」という。）は、請求項の削除を目的とした平成２４年２月８日付けの手続補正によって補正された特許請求の範囲の請求項１に記載された次のとおりのものと認める。
「基板と、
　前記基板上に形成され、チャンネル領域、第１ソース／ドレイン領域、及び第２ソース／ドレイン領域を有し、多結晶シリコンからなる複数の半導体と、
　前記半導体上に形成されているゲート絶縁膜と、
　前記ゲート絶縁膜上に形成され、前記チャンネル領域と重畳するゲート線と、
　前記ゲート絶縁膜上に形成され、前記第１ソース／ドレイン領域と接続されているデータ線と、
　前記ゲート絶縁膜上に形成され、前記第２ソース／ドレイン領域と接続されている画素電極と、を備え、
　前記半導体の表面は複数の突起を有し、前記半導体の長さは前記突起間の距離の整数倍であり、
　前記各半導体に含まれた前記突起の数が同一であり、
　前記突起は、実質的に同一の間隔で配置されており、
　前記半導体は、逐次的横方向結晶化工程で形成されることを特徴とする薄膜トランジスタ表示板。」
　
３　引用刊行物
　これに対して、原査定の拒絶の理由に引用された、本願の優先日前である平成１６年１２月９日に頒布された「特開２００４−３４９４１５号公報 」（以下「引用例」という。）には、次の事項が記載されている。
ａ　発明の詳細な説明の記載
「【０００１】
【発明の属する技術分野】
本発明は、低温多結晶シリコン半導体膜を用いた駆動回路を有するアクティブ・マトリクス基板の製造方法とこれを用いた画像表示装置に関する。」
「【００３１】
図３は本発明によるアクティブ・マトリクス基板の製造方法におけるレーザ光の走査方法の一例を模式的に示す説明図である。図３には、レーザビーム１３の長軸の長さのおよそ２倍の幅を持つ基板６を全面で結晶化する例を示す。長軸方向に変調されたラインビーム状のレーザ光を、基板６上でレーザビーム１３の短軸方向に一定速度で移動させつつ、ビーム長軸方向にランダムに変位させながら照射する。短軸方向の各レーザパルス照射間の移動距離をレーザビーム幅より小とすることで、それぞれの照射領域に重なりが生じ、同一領域に複数回レーザが照射される。
【００３２】
レーザビームの照射回数は短軸方向への移動速度により制御できる。図３において、基板６の上半面を照射したのち、下半面を同様に照射して、全面が結晶化された基板を得る。
なお、上半面と下半面の照射領域が重なるように形成することで、基板全面でつなぎ目のない結晶を得ることができる。本実施例では、上半分の照射と下半分の照射の間の位置が変化しても、長軸方向のランダムな移動により結晶化の不均一が無害化されるため、基板中央での結晶性の低下がない利点がある。
【００３３】
図４は本発明によるアクティブ・マトリクス基板の製造方法におけるレーザ光走査時のレーザ光の強度分布と基板との相対的な位置関係の一例を模式的に示す説明図である。本例では、図４の上下方向に長い矩形状のレーザ光が、その長軸方向に周期的に変調されている。また、本例では、レーザ光が図の右方向に一定の照射間隔１４で移動しながら照射される場合の例を示している。各照射でのレーザ光のフルエンスが最大となる位置１５が、長軸方向に周期的に形成されており、その長軸方向の位置は整数をｎ、レーザ光の変調周期２２をａ、非負でａより小さい値をｒとして、ｎａ＋ｒで表されている。
【００３４】
各照射ごとに最大位置１５は長軸方向にランダムに移動するため、ｒの値も変化する。ｒの値が周期ａに比べ小さいと、実質的に照射位置が固定されることになり、弱いフルエンスのレーザ光でのみ照射される領域が形成されて結晶性が低下する問題がある。ｒの値の変動幅１６は周期ａの少なくとも半分以上であることが望ましい。
【００３５】
図５はパルスレーザ光を照射したときのアクティブ・マトリクス基板を構成する絶縁性基板上に成膜された半導体膜の溶融様子を説明する模式図である。アクティブ・マトリクス基板を構成する絶縁性基板としてガラス基板を用いた場合で説明する。ガラス基板上１０１には、プラズマＣＶＤ法によりＳｉＮおよびＳｉＯからなる下地膜１０２および１０３、プリカーサとなるアモルファスＳｉ膜２がそれぞれ５０ｎｍ、１００ｎｍ、および５０ｎｍに堆積されている。アモルファスＳｉ膜は４５０°Ｃのアニールで脱水素処理されており、レーザ光の照射時の水素の突沸による欠陥の発生を抑制している。レーザ光の長軸方向に周期的な位相シフトマスク４を透過して変調されたレーザ光がアモルファスＳｉ膜に照射される。レーザ光は位相シフトマスク４の段差部で弱められ、その他の部分で強められる。レーザ光の変調周期２２は位相シフトマスク４の段差の周期２１の半分となっている。
【００３６】
レーザ光のフルエンスが融解しきい値２３を超える領域２４に含まれるアモルファスＳｉ膜は膜厚方向にわたり完全溶融する。一方、融解しきい値以下のレーザ光が照射された領域２５では、アモルファスＳｉ膜は部分的に溶融し、結晶化して多結晶Ｓｉ膜に変化する。完全溶融した領域２４は、周囲の非融解領域２５の結晶を核として、長軸方向に横方向成長する。ここで、パルスエキシマレーザ光のパルス幅を２５ｎｓｅｃ、アモルファスＳｉ膜２の膜厚を５０ｎｍとした場合、室温での最大横方向成長距離は１μｍ程度である。融解領域２４の幅が、最大の横方向成長距離の２倍以上であると、融解領域２４の中央が横方向成長から取り残され、微結晶が形成されて結晶性の悪い領域となるため望ましくない。例えば、位相シフトマスク４の段差周期２１を３μｍとし、レーザ光の変調周期２２を横方向成長距離１μｍの２倍以内である１．５μｍとすれば、レーザ光のフルエンスの変動により融解領域２４の幅が変動しても、微結晶の発生が抑制される。従って、レーザのフルエンス変動に対するマージンが広い利点がある。以下では、変調領域２４の幅が最大横方向成長距離の２倍以下であるとして説明する。
【００３７】
図６は位相シフトマスクで強度変調したレーザ光を照射して結晶化した膜に再度位相シフトマスクで変調したレーザ光を照射する場合のＳｉ膜の断面と平面図の一例を説明する模式図である。図６に示したＳｉ膜は、以前の照射により粒界３１で区切られた結晶粒３２からなる多結晶膜となっている。また、凝固時の体積変化に伴う突起３３が、レーザ光の周期と同じ周期で形成されている。以前の照射で弱いフルエンスで照射された領域には、比較的小さい粒径の結晶３４が形成されている。本例では、この比較的小粒径の結晶に対し、融解しきい値２３以上のレーザ光が照射される例を示した。図５と同一参照符号は同一部分または同一の意味を示す。
【００３８】
図７は図６に示した構成でレーザ光を照射した後の結晶の断面と平面を説明する模式図である。図６と同一参照符号は同一部分または同一の意味を示す。前記図６において、融解しきい値２３を超えるレーザ光が照射された領域２４に含まれていた結晶は融解し、融解領域２４の端部の結晶と同一の方位の結晶が新たに横方向成長して図７に示したような多結晶膜３２となる。融解領域２４の両端の結晶は一般には結晶方位が異なり、図７における領域２４の中央に新たな粒界３１が形成される。また、図７において、溶融領域の中央には新たな突起３３が形成される。本例では、この照射により、融解領域２４に含まれない領域の結晶が両側に成長し、レーザ光の変調周期とほぼ同一の長さを持った結晶粒３２が形成されており、膜全体の長軸方向の粒径がレーザ光の変調周期とほぼ一致した多結晶膜となっている。
【００３９】
そして、長軸方向にランダムに移動させながらレーザ光の照射を繰り返すことにより、各照射時の溶融領域２４はランダムに移動する。レーザ光が照射された領域では横方向成長が進行して長軸方向の粒径が増大し、最終的に図７に示したように、レーザ光の変調周期と同じ長さまで成長する。一方、一度周期と同じ長さの粒径の結晶が形成された後、それ以降の照射により粒径が減少しないことが、良好な結晶性を得るために重要である。」
「【００４７】
図１０は本発明の実施例により形成される多結晶半導体膜の粒界と突起の配置の例を示す模式図である。図１０は、同図の垂直方向に長い矩形のレーザ光を用い、長軸方向に周期的な位相シフトマスクを用いて変調したレーザ光を、図１０の左から右に順次走査して形成した多結晶半導体膜の例である。レーザ光の照射位置を水平方向、すなわち短軸方向に、レーザ光の各レーザパルスの照射ごとに照射間隔１４だけ移動しつつ、長軸方向にはランダムに移動させて照射する。照射間隔１４はレーザビームの短軸幅（図示せず）より小であり、半導体膜の各位置は複数回のレーザ光照射がなされる。
【００４８】
半導体膜には、各レーザ光の照射時に融解した領域に対応した突起３３が直線上に配列した突起列３８が形成される。突起列３８の周期３７はレーザ光の変調周期と同一である。
また、各照射での周期方向への移動はランダムであるので、突起の列の形成される位置もまたランダムとなり、照射間隔１４ごとに突起列にはランダムなずれ４０が生じる。また、融解しきい値以上のフルエンスで照射された領域の突起は融解するが、それ以外の領域の突起は残存する。融解領域の幅は周期より小さいため、多くの場合最後のレーザ光照射での融解領域に含まれない突起列が存在する。従って、最後のレーザ光照射時に形成された突起列のほかに、該周期内に突起列が残存することになる。その結果、周期内に複数の突起列が形成される。
【００４９】
また、ほぼ周期と同じ長さの結晶粒が形成されたのち、結晶粒を分割する位置に融解しきい値を超えるフルエンスのレーザが照射され、再度単一の結晶が形成されると、図９に示したように、交差する粒界が１本である突起の列が形成される。本実施例の変調位置のランダムな移動を行って結晶化した半導体膜は、これらの特徴を有する。」
「【００６６】
図１８は本発明の製造方法による半導体薄膜を用いて形成した液晶表示装置に用いる半導体装置の一画素部分の構成例を模式的に説明する平面図である。液晶表示装置では、薄膜トランジスタが形成された基板であるアクティブ・マトリクス基板と対向基板の間に液晶を封入して動作させるが、図１８では薄膜トランジスタが形成されたアクティブ・マトリクス基板のみ示した。
【００６７】
図１９は図１８の破線Ａ−Ｂに沿った断面図である。本発明の製造方法による多結晶Ｓｉ膜は長軸方向に周期性を有する半導体膜１０４であり、画素スイッチ５５を構成する薄膜トランジスタ、および保持容量５６に使用されている。保持容量５６は画素スイッチ５５の薄膜トランジスタのソースまたはドレイン６１に接続されており、他方が画素電極１１３に接続され、画素電極１１３の電圧を保持する機能を有している。画素スイッチ５５はゲートが２つ形成されたいわゆるダブルゲート型の薄膜トランジスタである。また、半導体膜１０４のゲート６３の下側端にソース又はドレイン６１より低濃度のＮ型領域であるＬＤＤ６２を設けて、リーク電流を抑制している。なお、参照符号５３はデータ線、６０はコモン線、６４はチャネル、１０１はガラス基板、１０２はＳｉＮ下地膜、１０３はＳｉＯ２  は下地膜、１０５はゲート絶縁層、１０７は層間絶縁層、１１２は有機保護膜、１１３は画素電極である。
【００６８】
画素スイッチ５５の薄膜トランジスタのチャネル方向は、前記した半導体膜の周期方向に垂直な短軸方向であるため、長軸方向にチャネルが配置された薄膜トランジスタに比べ駆動力が小さくなっているものの、液晶の駆動には十分な性能を有している。一方、保持容量５６はコモン線６０に正の電圧を印加し、下部の半導体膜１０４にキャリアを誘起した状態で用いるため、半導体膜の移動度の大きい方向に電流方向を合わせることで、保持容量５６に接続される半導体膜の抵抗が低減され、より高速な動作ができる。図１８に示した構成例では、保持容量５６の下層の半導体膜１０４には、主に長軸方向に電流が流れるため、より粒径の大きい方向を長軸方向に合わせている。
【００６９】
図２０乃至図２５は図１９に示したアクティブ・マトリクス基板の製造工程の説明図である。先ず、図２０に示したように、ガラス基板１０１上にプラズマＣＶＤを用いてＳｉＮ下地膜１０２を１４０ｎｍの膜厚に、さらにＳｉＯ２  下地膜１０３を１００ｎｍの膜厚に、アモルファスＳｉ膜１１４を４０ｎｍの膜厚に順次堆積する。これを４００度で１０分のアニールによりアモルファスＳｉ膜の脱水素処理を行ったのち、パルスエキシマレーザを照射して結晶化する。結晶化の工程は、２μｍピッチの位相シフトマスクを用いて変調した１μｍ周期のレーザ光を当該レーザ光の変調周期方向にランダムに移動させて行う。１０ショットの照射を行って、周期方向に約１μｍの粒径を持つ結晶からなる図２１に示した多結晶Ｓｉ１１５とする。
【００７０】
ホトリソ工程を用いて多結晶Ｓｉ膜１１５を島状に加工した後、ＴＥＯＳ（ｔｅｔｒａｅｔｈｏｘｉｓｉｌａｎｅ）を用いたプラズマＣＶＤにより、ゲート絶縁膜１０５となるＳｉＯ２  膜を１３０ｎｍ厚に堆積する（図２２）。ゲート絶縁膜１０５上にゲートとなるＭｏＷ（モリブデン−  タングステン合金）  膜１０６を１５０ｎｍの膜厚にスパッタす
る。ＭｏＷ膜１０６の形成後、レジストを塗布し、マスク露光、現像を順次行ってレジストパタン１１６を形成する（図２３）。レジストをマスクとして、燐酸、硝酸、酢酸および水の混合液を用い、ＭｏＷ膜１０６をエッチングする。このとき、図２３に示すように、ＭｏＷ膜１０６がレジスト１１６から片側で１μｍ後退した形状にエッチングしてゲートとする。エッチング後、Ｎ型のドーパントとなるＰイオンを、レジストをマスクとして加速電圧６０ｋｅＶにて、平方センチあたり１０の１５乗のドーズ量で注入し、レジストで覆われていない領域のＳｉ膜にドープしてＮドープ領域１１７とし、図２３に示した構造とする。
【００７１】
レジスト除去後、図２４に示すように、ゲート６３をマスクとして、Ｐイオンを加速電圧７０ｋｅＶにて、平方センチあたり１０の１３乗のドーズ量で注入し、ゲート端に自己整合的に長さ１μｍのＬＤＤ６２を形成する。次に、図２５に示したように、ＴＥＯＳを用いたプラズマＣＶＤにより厚さ５００ｎｍの層間絶縁膜１０７を形成したのち、４５０°Ｃで１時間のアニールを行って注入したＰイオンを活性化し、ソース又はドレイン６１を形成する。次に、フッ酸系のエッチング液またはフッ素系のドライエッチを用いたホトリソを行ってコンタクトホールを開口する。さらに、スパッタを用いて配線となるＭｏＷ膜１０８、Ａｌ合金膜１０９およびＭｏＷ膜１１０の積層膜をそれぞれ１００ｎｍ、４００ｎｍ、５０ｎｍの膜厚に順次堆積し、ウェットエッチを用いて配線６５に加工して図２５の構造を得る。
【００７２】
さらに、プラズマＣＶＤを用いてＳｉＮからなる保護膜（パッシベーション膜）１１１を図１９に示すように３００ｎｍの膜厚に形成したのち、窒素中で４００°Ｃで３０分アニールし、Ｓｉ膜の欠陥およびＳｉ膜とゲート絶縁膜との界面の欠陥を終端する。その後、図１９に示した有機保護膜１１２を塗布、露光現像して画素電極１１３への接続孔であるスルーホールを形成したのち、反応性スパッタを用いて画素電極となるＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）からなる透明導電膜を形成する。ホトリソ工程を用いて画素電極１１３を形成して、図１９の薄膜トランジスタが形成されたアクティブ・マトリクス基板を得る。さらに、画素電極の上層に液晶を配向させる配向膜を塗布し、ラビングまたは光照射により配向制御能付与処理したのち、カラーフィルタが形成された対向基板との間に液晶を封入して液晶表示装置が得られる。」
「【００７６】
図２７は図２６に示した有機発光素子の等価回路の説明図であり、図２６の参照符号と同一符号は同一部分に対応する。また、図２８は図２６のＣ−Ｄ線に沿った断面図である。図２８において、ガラス基板１０１上に本発明の製造方法により製造した長軸方向に周期性を有する半導体膜１０４を用い、ＬＤＤが形成されたＮ型の薄膜トランジスタ７２が形成されている。なお、ガラス基板１０１上の下地膜の参照符号は図示を省略してある。ガラス基板１０１には前記した本発明の製造方法による長軸方向に周期性を有する半導体膜を用い、チャネル方向と周期方向とが一致して形成されており、ゲート長が周期の自然数倍であるＰ型の薄膜トランジスタ７３が形成されている。Ｎ型の薄膜トランジスタ７２はゲート線５２の電圧によりオンとなって、データ線５３の信号電圧を保持容量５６に充電する。
【００７７】
充電後ゲート線の電圧によりＮ型の薄膜トランジスタ７２がオフとなり、保持容量５６に信号電圧が保持される。また、Ｐ型の薄膜トランジスタ７３には、透明電極７５が接続されており、透明電極７５上にはホール輸送層、発光層、電子輸送層を含む有機膜１１８からなる有機発光素子７４が形成され、さらに全面にＡｌ合金からなるカソード７６が蒸着されている。Ｐ型の薄膜トランジスタ７３のゲート６３には、保持容量５６に保持された電圧が印加されており、有機発光素子７４に流れる電流を，保持された電圧に応じた値に一定に制御して発光素子７４の発光量を調整する。
【００７８】
本発明の製造方法により製造されたアクティブ・マトリクス基板上の半導体膜は、前記周期方向に粒径が揃った膜であり、当該周期方向に電流を流す薄膜トランジスタを形成すると、その電流ばらつきを低減することができる。特に、該周期の整数倍の長さのチャネルを持った薄膜トランジスタを形成すると、チャネルに含まれる粒界の数が一定となり、均一度を向上できる。従って、有機発光素子を用いた画像表示装置のように、発光素子を駆動する薄膜トランジスタの電流ばらつきが画像表示ばらつきに影響する装置において、本発明による半導体膜をチャネルとし、該半導体膜の前記周期方向にチャネルを形成し、チャネル長を該周期の整数倍とした薄膜トランジスタを有機発光素子の駆動に用いることで表示画像の均一性が向上する効果がある。」
　
ｂ　図面の記載
「【図７】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
「【図１９】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
「【図２５】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
　
ｃ　図面の記載の考察
　引用例の図１９に記載された液晶表示装置の図からして、図１９には、半導体薄膜１０４のチャネル６４の真上にゲート絶縁膜１０５を介してゲート６３が形成され、半導体薄膜１０４の一方のソースまたはドレイン６１とデータ線５３が接続された液晶表示装置が記載されている。
　また、引用例において、「図２０乃至図２５は図１９に示したアクティブ・マトリクス基板の製造工程の説明図である」（【００６９】）から、図２５に示された配線６５は、図１９では半導体薄膜１０４の右側のソースまたはドレイン６１と画素電極１１３とを接続するものである。
　そうすると、引用例の図１９には、半導体薄膜１０４の他方のソースまたはドレイン６１と画素電極１１３が配線６５を介して接続された液晶表示装置が記載されているといえる。
　さらに、引用例の図１９には、データ線５３、配線６５、画素電極１１３がゲート絶縁膜１０５よりも上に形成された液晶表示装置が記載されている。
　
ｄ　引用例記載の発明
　ａ及びｂの記載事項並びにｃの考察によると、引用例には、以下の発明（以下「引用発明」という。）が記載されていると認められる。
「多結晶Ｓｉ膜１１５は半導体薄膜１０４であり、薄膜トランジスタに使用されるものであって、
ガラス基板１０１上に、
多結晶Ｓｉ膜１１５を島状に加工した後、ゲート絶縁膜１０５を堆積し、ゲート絶縁膜１０５上にゲート６３を形成し、
半導体薄膜１０４のチャネル６４の真上にゲート絶縁膜１０５を介してゲート６３が形成され、
半導体薄膜１０４の一方のソースまたはドレイン６１とデータ線５３が接続され、
半導体薄膜１０４の他方のソースまたはドレイン６１と画素電極１１３が配線６５を介して接続され、
データ線５３、配線６５、画素電極１１３がゲート絶縁膜１０５よりも上に形成され、
レーザ光の変調周期とほぼ一致した周期で突起３３が配列され、
半導体薄膜１０４の前記周期方向にチャネルを形成し、チャネル長を該周期の整数倍として、チャネルに含まれる粒界の数を一定とし、
ラインビーム状のレーザ光を、基板６上で一定速度で移動させながら照射して、半導体薄膜１０４を横方向成長させる、
薄膜トランジスタが形成された基板を有する液晶表示装置。」
　
４　対比
（１）引用発明の「ガラス基板１０１」、「ゲート６３」、「一方のソースまたはドレイン６１」及び「他方のソースまたはドレイン６１」は、それぞれ本願発明の「基板」、「ゲート線」、「第１ソース／ドレイン領域」及び「第２ソース／ドレイン領域」にそれぞれ相当し、引用発明の「多結晶Ｓｉ膜１１５」及び「半導体薄膜１０４」は、いずれも本願発明の「半導体」に相当する。
　また、引用発明は「液晶表示装置」に関する発明であるから、「薄膜トランジスタに使用される」「半導体薄膜１０４」を複数有することは、技術常識から明らかである。
　さらに、引用発明の「薄膜トランジスタに使用される」「半導体薄膜１０４」は、「チャネル６４」、「一方のソースまたはドレイン６１」及び「他方のソースまたはドレイン６１」を有するものである。
　そうすると、引用発明の「多結晶Ｓｉ膜１１５は半導体薄膜１０４であり、薄膜トランジスタに使用されるものであって、ガラス基板１０１上に、多結晶Ｓｉ膜１１５を島状に加工した後、ゲート絶縁膜１０５を堆積し、ゲート絶縁膜１０５上にゲート６３を形成」する構成は、本願発明の「基板と、前記基板上に形成され、チャンネル領域、第１ソース／ドレイン領域、及び第２ソース／ドレイン領域を有し、多結晶シリコンからなる複数の半導体と」を備える構成に相当する。
　
（２）引用発明の「半導体薄膜１０４のチャネル６４の真上にゲート絶縁膜１０５を介してゲート６３が形成され」る構成は、本願発明の「半導体上に形成されているゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記チャンネル領域と重畳するゲート線と」を備える点に相当する。
　
（３）引用発明の「データ線５３」「がゲート絶縁膜１０５よりも上に形成され」、かつ、「半導体薄膜１０４の一方のソースまたはドレイン６１とデータ線５３が接続され」る構成は、本願発明の「ゲート絶縁膜上に形成され、前記第１ソース／ドレイン領域と接続されているデータ線」を備える構成に相当する。
　
（４）引用発明の「画素電極１１３がゲート絶縁膜１０５よりも上に形成され」、かつ、「半導体薄膜１０４の他方のソースまたはドレイン６１と画素電極１１３が配線６５を介して接続され」る構成は、本願発明の「ゲート絶縁膜上に形成され、前記第２ソース／ドレイン領域と接続されている画素電極」を備える構成に相当する。
　
（５）引用発明の「ラインビーム状のレーザ光を、基板６上で一定速度で移動させながら照射して、半導体薄膜１０４を横方向成長させる」構成は、本願発明の「半導体は、逐次的横方向結晶化工程で形成される」構成に相当する。
　
（６）引用発明の「レーザ光の変調周期とほぼ一致した周期で突起３３が配列され、半導体薄膜１０４の前記周期方向にチャネルを形成し、チャネル長を該周期の整数倍とし」た構成と本願発明の「半導体の表面は複数の突起を有し、前記半導体の長さは前記突起間の距離の整数倍であり、前記各半導体に含まれた前記突起の数が同一であり、前記突起は、実質的に同一の間隔で配置されて」いる構成とは、「半導体の表面は複数の突起を有し、前記突起は、実質的に同一の間隔で配置されて」いる構成で一致する。
　
（７）引用発明の「薄膜トランジスタが形成された基板を有する液晶表示装置」は、本願発明の「薄膜トランジスタ表示板」に相当する。
　
　上記（１）〜（７）の点から、本願発明と引用発明は、
「基板と、
　前記基板上に形成され、チャンネル領域、第１ソース／ドレイン領域、及び第２ソース／ドレイン領域を有し、多結晶シリコンからなる複数の半導体と、
　前記半導体上に形成されているゲート絶縁膜と、
　前記ゲート絶縁膜上に形成され、前記チャンネル領域と重畳するゲート線と、
　前記ゲート絶縁膜上に形成され、前記第１ソース／ドレイン領域と接続されているデータ線と、
　前記ゲート絶縁膜上に形成され、前記第２ソース／ドレイン領域と接続されている画素電極と、を備え、
　前記半導体の表面は複数の突起を有し、
　前記突起は、実質的に同一の間隔で配置されており、
　前記半導体は、逐次的横方向結晶化工程で形成される薄膜トランジスタ表示板。」
で一致し、以下の点で相違する。
　
（相違点）
　半導体及びその表面の複数の突起に関し、本願発明は、半導体の長さは突起間の距離の整数倍であり、各半導体に含まれた突起の数が同一であるのに対し、引用発明は、半導体薄膜の長さ及び突起の数が不明である点。
　
５　当審の判断
　以下、上記相違点について検討する。
　ポリシリコン・トランジスタ内でのキャリア移動度が結晶粒界に大きく影響を受けることは、周知の事項である。（古川静二郎編著「ＳＯＩ構造形成技術」第２１２頁第３〜９行、産業図書株式会社発行参照。）
　一方、一般に、薄膜トランジスタのポリシリコンに形成されたソース／ドレイン領域は、不純物を高濃度にドープした高濃度領域であるため、結晶が大きく崩れているものの導電性は高いのに対し、薄膜トランジスタのポリシリコンに形成されたチャンネル領域は、不純物がドープされておらず結晶性は良好で導電性が非常に低い。
　そうすると、薄膜トランジスタのポリシリコンにおいて、キャリアの移動が結晶粒界に影響を受けるのはチャンネル領域であって、結晶が大きく崩れ導電性の良好なソース／ドレイン領域がほとんど影響を受けないことは、技術常識からみて明らかである。
　そして、引用発明は、「表示画像の均一性」を向上のために、「半導体薄膜１０４の周期方向にチャネルを形成し、チャネル長を周期の整数倍として、チャネルに含まれる粒界の数を一定とし」たものであるから、引用発明において、導電性の良好なソース／ドレイン領域においても、その長さを周期の整数倍として突起の数を同一とし、上記相違点に係る本願発明の発明特定事項を得ることは、当業者が適宜なし得る設計的事項である。
　相違点については上記のとおりであり、本願発明によってもたらされる効果は、引用発明から当業者が当然に予測できる範囲内のものと認められる。
　よって、本願発明は、引用発明に基いて、当業者が容易に発明をすることができたものである。
　
６　むすび
　以上のとおり、本願発明は、引用発明に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、その余の請求項に係る発明について論及するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。