(57)【要約】表示装置の製造方法におけるコストダウンをはかるため、第１基板（１００）上に所定のエネルギーを付与することによって剥離する剥離層（１０１）を形成する工程（ＳＴ１）、剥離層（１０１）上に、電気光学装置の各画素を駆動するための画素回路（１０２）を複数形成する工程（ＳＴ２）、画素回路（１０２）を配置させるための第２基板（２００）上の、画素回路を配置すべき位置に、第１基板（１００）上に形成されたいずれか一の画素回路（１０２）を対向させ、当該画素回路（１０２）を第２基板（２００）と電気的に接続する工程（ＳＴ３）、および、剥離させるべき画素回路（１０２）が設けられている剥離層（１０１）の一部に対してエネルギーを付与し、一の画素回路（１０２）を第１基板（１００）から第２基板（２００）とともに剥離する工程（ＳＴ４）を備える。
2003105113.tif 000002
【特許請求の範囲】
【請求項１】
第１基板上に所定のエネルギーを付与することによって剥離する剥離層を形成する工程と、
前記剥離層上に、電気光学装置の各画素を駆動するための画素回路を複数形成する工程と、
前記画素回路を配置させるための第２基板上の、前記画素回路を配置すべき位置に、前記第１基板上に形成された少なくとの一の前記画素回路を対向させ、当該画素回路を前記第２基板と接続する工程と、
剥離させるべき前記画素回路が設けられている前記剥離層の一部に対してエネルギーを付与し、前記少なくとも一の前記画素回路を前記第１基板から前記第２基板とともに剥離する工程と、を備える電気光学装置の製造方法。
【請求項２】
第１基板上に所定のエネルギーを付与することによって剥離する剥離層を成する工程と、
前記剥離層上に、画素回路を駆動するための走査線駆動回路またはデータ線駆動回路の少なくとも一方を形成する工程と、
前記画素回路を配置させるための第２基板上の、前記走査線駆動回路または前記データ線駆動回路を配置すべき位置に、前記第１基板上に形成された当該走査線駆動回路または当該データ線駆動回路の少なくとも一方を対向させ、当該走査線駆動回路または当該データ線駆動回路の少なくとも一方を前記第２基板と接続する工程と、
前記走査線駆動回路またはデータ線駆動回路が設けられている前記剥離層の一部にエネルギーを付与し、当該走査線駆動回路または当該データ線駆動回路の少なくとも一方を前記第１基板から前記第２基板とともに剥離する工程と、を備える電気光学装置の製造方法。
【請求項３】
前記剥離層を形成する工程の後に、剥離すべき回路の形状に対応させて前記剥離すべき回路を剥離させるための、前記剥離層の一部と他の部分との間に境界を形成する工程をさらに備える、請求項１または２に記載の電気光学装置の製造方法。
【請求項４】
前記第２基板と接続する工程の前に、前記剥離層上に形成された複数の回路を互いに分離する工程をさらに備える、請求項１または２に記載の電気光学装置の製造方法。
【請求項５】
前記第２基板を、
各画素領域に電気光学素子を形成する工程と、
前記電気光学素子と前記画素回路とを接続するための配線を形成する工程と、によって形成する、請求項１に記載の電気光学装置の製造方法。
【請求項６】
前記第２基板は、電気光学素子が画素に対応されて形成されている第３基板と接続可能に構成されており、
前記剥離する工程の後に、前記第２基板を前記第３基板と接続する工程をさらに備える、請求項１または２に記載の電気光学装置の製造方法。
【請求項７】
前記第２基板を、
前記第３基板に形成された前記電気光学素子と前記第２基板の前記画素回路とを接続するための配線を形成する工程と、
前記配線と前記第３基板に形成された前記電気光学素子とを電気的に接続するためのバンプを形成する工程と、によって形成する、請求項６に記載の電気光学装置の製造方法。
【請求項８】
前記第２基板と前記第３基板とを接続する工程では、前記第３基板のうち前記画素領域における発光を妨げない領域において前記第２基板と前記第３基板とを接続する、請求項６または７に記載の電気光学装置の製造方法。
【請求項９】
前記第３基板は、
前記電気光学素子による発光領域以外の領域に前記第２基板と接続するための領域が形成されている、請求項６または７に記載の電気光学装置の製造方法。
【請求項１０】
各前記画素は、
カラー表示を行うための複数の原色のそれぞれに対応しており、当該複数の原色に対応した前記画素の組により、一のカラー画素を構成している、請求項１乃至９のいずれか一項に記載の電気光学装置の製造方法。
【請求項１１】
請求項１乃至１０のいずれか一項に記載された電気光学装置の製造方法によって製造される電気光学装置。
【請求項１２】
請求項２に記載の電気光学装置の製造方法によって製造される電気光学装置であって、
前記走査線駆動回路および前記データ線駆動回路は、時分割階調駆動方式によって前記画素回路を駆動するように構成されている電気光学装置。
【請求項１３】
請求項１１または１２に記載の電気光学装置を備える電子機器。
【発明の詳細な説明】
技術分野
本発明は、基板の部分剥離転写技術を応用した、コストダウンできる表示装置の製造方法に関する。
背景技術
エレクトロルミネッセンス（以下、「ＥＬ」という。）素子を用いて、中間階調を表示するためデジタル駆動方法として、時分割階調駆動方式があった。この時分割階調駆動方式は、例えば、論文「アクティブ型有機ＥＬディスプレイ」（２００１  ＦＰＤ  Ｔｅｃｈｎｏｌｏｇｙ  Ｏｕｔｌｏｏｋ，ＰＰ７４７−７６２）、特開２００１−１６６７３０号公報、特開２００１−１６６７４９号公報等に開示されている。当該時分割階調駆動方式によれば、比較的単純な構成で高画質が得られる。
時分割階調駆動方式において、各画素に設けられた電気光学素子を駆動するための画素回路としては、電気光学素子が液晶である場合の回路例として前記論文には薄膜トランジスタ（以下、「ＴＦＴ」という。）を１個用いた回路が開示されている。また電気光学素子としてＥＬ素子を用いる場合の回路例として、特開２００１−１６６７３０号公報にはＴＦＴを３個用いた回路が開示されている。時分割階調駆動方式を用いた表示装置では回路構成が単純になるためＴＦＴ等の素子数が少なくなるという利点がある。
従来、時分割階調駆動方式のように回路素子数が少ない場合の好適な表示装置の製造方法はなかった。表示装置の表示領域を形成するためには、通常の半導体プロセスを適用してＴＦＴを含む画素回路を製造することになるが、画像表示に寄与する面積に対し画素回路形成に必要な領域は些少であるにもかかわらず、基板全体に半導体プロセスを適用しなければならなかった。このため製造に使用される材料の多くが無駄になり、製造コストの上昇を招く一因となっていた。
またＥＬ素子はＴＦＴ形成に必要とされる高温によって特性悪化を招くことも考えられるため、ＴＦＴを先に製造した後、ＥＬ素子を形成しなければならない、という製造工程上の制約もあった。この問題は、特開平１０−１２５９２９号、特開平１０−１２５９３０号、特開平１０−１２５９３１号に「剥離方法」として詳細に説明されている、第１の基板に形成したＴＦＴ層を剥離し、これを第２の基板に転写して装置を製造する基板間転写技術を用いることによって解決することが可能である。しかし、この技術を利用しても、広い表示領域の一部にしか用いられないＴＦＴのために、大面積基板の剥離転写を行わなければならないため、材料の無駄や製造コストの上昇を招いていた。
上記課題に鑑み、本発明は、画素回路の素子数の減少に見合った製造コストで表示装置を製造するための製造方法を提供することを課題とする。
発明の概要
本発明は、第１基板上に所定のエネルギーを付与することによって剥離する剥離層を形成する工程と、剥離層上に、電気光学装置の各画素を駆動するための画素回路を複数形成する工程と、画素回路を配置させるための第２基板上の、画素回路を配置すべき位置に、第１基板上に形成されたいずれか一の画素回路を対向させ、当該画素回路を第２基板と接続する工程と、剥離させるべき画素回路が設けられている剥離層の一部に対してエネルギーを付与し、一の画素回路を第１基板から第２基板とともに剥離する工程と、を備える。
上記構成によれば、第１基板上には画素回路が集積して形成されている。第２基板において画素回路を配置させた位置に、集積されて形成されている一の画素回路を対向させてエネルギー付与することによって当該画素回路を第２基板に転写可能である。つまり比較的広い第２基板中で必要とされる場所に画素回路を転写していくことができるため、必要最小限の剥離用材料の使用と剥離作業で済む。
ここで「第１基板」としては、画素回路の形成工程に耐えられる熱的耐性のあることが好ましく、例えば石英ガラスなどの基板を適用可能である。エネルギーを効率的に付与する観点からは、光透過性のある基板であることが好ましい。
また「エネルギー」に限定は無いが、例えば光の照射によるエネルギー付与は好ましい。光を利用することにより、任意の領域へのエネルギー付与が行え、併せて正確な位置合わせが可能であるため、特に被転写体が微少な大きさである場合に有利である。この光には特に限定はないが、例えばレーザ光を用いれば、コヒーレント光であるため効率的にエネルギーを付与でき、併せて正確な位置にエネルギーを付与することが可能である。
ここで「剥離層」とは、エネルギーの付与によって基材と被転写体との結合力が弱まるような材料で形成されていればよく、例えばアモルファスシリコン、水素を含有するアモルファスシリコン、窒素を含有するアモルファスシリコン、水素含有合金、窒素含有合金、多層膜、セラミックス、金属、有機高分子材料等を利用可能である。
ここで、「電気光学装置」とは、電気光学素子を備え一定の機能を備えた装置一般をいい、例えば表示装置をいう。例えば、電気光学素子としてＥＬ素子を用いた電気光学装置であれば、ＥＬ素子の製造時に、発光層及び反射防止層に熱的ダメージを与えることなくＥＬ素子を転写により実装できるとともに、従来のように基板と発光層の間に素子を形成する場合と比べ素子が表示の邪魔にならないために、表示性能が向上する。
また画素回路と第２基板との接続とは、電気的な接続または物理的な接続を含む。例えば第２基板が最終的に画素回路等の回路を設ける基板ではなく、さらに他の基板に再び画素回路を転写するために一時的に第２基板を保持する仲介基板である場合も含む趣旨である。
さらに本発明は、第１基板上に所定のエネルギーを付与することによって剥離する剥離層を形成する工程と、剥離層上に、画素回路を駆動するための走査線駆動回路またはデータ線駆動回路の少なくとも一方を形成する工程と、第２基板上の、走査線駆動回路またはデータ線駆動回路を配置すべき位置に、第１基板上に形成された当該走査線駆動回路または当該データ線駆動回路の少なくとも一方を対向させ、当該走査線駆動回路または当該データ線駆動回路の少なくとも一方を第２基板と接続する工程と、走査線駆動回路またはデータ線駆動回路が設けられている剥離層の一部にエネルギーを付与し、当該走査線駆動回路または当該データ線駆動回路の少なくとも一方を第１基板から第２基板とともに剥離する工程と、を備えていてもよい。
上記構成によれば、第１基板上には走査線駆動回路またはデータ線駆動回路が集積して形成されている。第２基板においていずれかの駆動回路を配置させたい位置に、集積されて形成されている一の駆動回路を対向させてエネルギー付与することによって当該駆動回路を第２基板に転写可能である。つまり比較的広い第２基板中で必要とされる場所に駆動回路を転写していくことができるため、必要最小限の剥離用材料の使用と剥離作業で済む。
ここで、走査線駆動回路または／およびデータ線駆動回路は、画素回路と同一の基板上に形成されるものでも別個の基板に形成されるものでもよい。また、これらの走査線駆動回路またはデータ線駆動回路に対する形成工程、第２基板との接続工程、または／および剥離工程は、前述した画素回路における形成工程、第２基板との接続工程、または／および剥離工程と同時に行われても、別個に行われてもよい。また別個に実施する場合に、互いに対応するこれらの工程を実施する順序は、画素回路に対する工程が走査線駆動回路またはデータ線駆動回路に対する工程の先に行われるものでも後に行われるものでもよい。
例えば、剥離層を形成する工程の後に、剥離すべき回路の形状に対応させて剥離すべき回路を剥離させるための剥離層の一部と他の部分との間に境界を形成する工程をさらに備える。このような工程によれば、剥離させる回路の周辺に境界が形成されるので、当該境界に沿って剥離し易くなり、少ない力で確実に所望の回路のみを剥離させることができる。ここで「剥離すべき回路」とは、画素回路、走査線駆動回路または／およびデータ線駆動回路を意味する。
例えば、第２基板と接続する工程の前に、剥離層上に形成された複数の回路を互いに分離する工程をさらに備える。このような工程によれば、剥離させる回路が互いに分離されているので、少ない力で確実に所望の回路のみを剥離させることができる。ここで「複数の回路」とは、画素回路、走査線駆動回路または／およびデータ線駆動回路を意味する。
例えば、第２基板は、各画素領域に電気光学素子を形成する工程と、電気光学素子と画素回路とを接続するための配線を形成する工程と、によって形成される。このような工程によれば、第２基板に電気光学素子及び配線が予め形成され、第１基板から画素回路を適切な位置に転写すれば電気光学素子を駆動するための配線が完了する。
ここで、「電気光学素子」は、電気的作用によって発光するあるいは外部からの光の状態を変化させる素子一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子には、ＥＬ素子、液晶素子、電気泳動素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子が含まれる。
ここで、上記電気光学素子は、電流駆動素子、例えばエレクトロルミネッセンス（ＥＬ）素子であることが好ましい。「エレクトロルミネッセンス素子」とは、その発光性物質が有機であるか無機であるか（Ｚｎ：Ｓなど）を問わず、電界の印加によって、陽極から注入された正孔と陰極から注入された電子とが再結合する際に再結合エネルギーにより発光性物質を発光させるエレクトロルミネッセンス現象を利用したもの一般をいう。またエレクトロルミネッセンス素子は、その電極で挟まれる層構造として、発光性物質からなる発光層の他、正孔輸送層および電子輸送層のいずれかまたは双方を備えていてもよい。具体的には、層構造として、陰極／発光層／陽極の他、陰極／発光層／正孔輸送層／陽極、陰極／電子輸送層／発光層／陽極、または陰極／電子輸送層／発光層／正孔輸送層／陽極などの層構造を適用可能である。
本発明では、例えば、第２基板は、電気光学素子が画素に対応されて形成されている第３基板と接続可能に構成されており、剥離する工程の後に、第２基板を第３基板と接続する工程をさらに備えていてもよい。
また本発明は、第２基板を、第３基板に形成された電気光学素子と第２基板の画素回路とを接続するための配線を形成する工程と、配線と第３基板に形成された電気光学素子とを電気的に接続するためのバンプを形成する工程と、によって形成してもよい。
すなわち、第２基板と第３基板との関係は種々に考えることができる。例えば、第２基板に配線および電気光学素子を形成し、これに第１基板から転写された画素回路を転写して電気光学装置を製造する場合、第２基板に配線を、第３基板に電気光学素子を形成し、第１基板から第２基板に転写された画素回路と第３基板の電気光学素子とを接続して電気光学装置を製造するような場合である。
さらに、走査線駆動回路または／およびデータ線駆動回路を転写する場合、第２基板にこれらの回路を転写してもよい。
さらにもう一つの発明は、本発明の電気光学装置の製造方法によって製造される電気光学装置である。
この電気光学装置において、走査線駆動回路およびデータ線駆動回路は時分割階調駆動方式によって画素回路を駆動するように構成されている。時分割階調駆動方式では、画素回路の素子数が少なくなることが期待され、本発明におけるコストダウンの効果が高くなるからである。なお、このような時分割階調駆動方式は、例えば出願人による先願特開２００１−１６６７３０号公報等に記載されている。
さらに、第２基板と第３基板とを接続する工程では、第３基板のうち画素領域における発光を妨げない領域において第２基板と第３基板とを接続することは好ましい。当該工程によれば、画素領域における発光を妨げるような位置には接続構造が設けられないことになるため、明るい電気光学装置を提供可能である。
さらにまた、第３基板は、電気光学素子による発光領域以外の領域に第２基板と接続するための領域が形成されていてもよい。当該工程によれば、発光領域からの光を接続に係る構造が妨げることがないので、明るい電気光学装置を提供可能である。
各画素は、カラー表示を行うための複数の原色のそれぞれに対応しており、当該複数の原色に対応した前記画素の組により、一のカラー画素を構成していることが好ましい。
さらにもう一つの発明は、本発明の電気光学装置を備える電子機器でもある。「電子機器」には限定が無いが、例えば、テレビ受像機、カーナビゲーション装置、ＰＯＳ，パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、表示機能付きファックス装置、電子案内板、輸送車両等のインフォメーションパネル、ゲーム装置、工作機械の操作盤、電子ブック、およびデジタルカメラや携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、携帯電話、ビデオカメラ等の携帯機器等をいう。
発明の好適な実施の形態
以下、本発明の好適な実施の形態について図面を参照しながら説明する。
（実施形態１）
本実施形態１は、ＥＬ素子を各画素領域に形成した基板に対し、別の基板にまとめて形成した画素回路の各々を剥離して接続する表示装置の製造方法に関する。
図１に本実施形態の概念図を示す。本発明では、まず基板１００上の画素回路形成領域Ａに剥離層を介して複数の画素回路１０２を連続して高密度で形成する。次いで、各画素回路１０２を基板１００から剥離し、別途形成してある、配線２０１がパターニングされた基板２００上の、本来の画素回路の形成位置に配置するものである。
図２に、本実施形態で形成する画素回路として適する回路の構成例を示す。図２Ａは電気光学素子として有機ＥＬ素子ＯＥＬＤを用いた場合の回路例であり、図２Ｂは電気光学素子として液晶素子Ｌを用いた場合の回路例である。
図２Ａに示す回路は、画素回路１０２として、トランジスタＴ１およびＴ２、コンデンサＣ１を備え、電気光学素子として有機ＥＬ素子ＯＥＬＤを備える。この画素領域Ｐｍｎ（１≦ｍ≦Ｍ（Ｍは最大データ線数）；１≦ｎ≦Ｎ（Ｎは最大走査線数））において、データ線Ｉｄａｔａｍには、時分割階調駆動方式に応じて供給されるデジタル値、すなわちオンまたはオフのいずれかの状態の電圧値が出力されている。走査線（セレクト線）Ｖｓｎが選択されると、トランジスタＴ１がオン状態になって、コンデンサＣ１にデータ線の電圧が書き込まれる。その時のデータ線電圧のオンまたはオフの状態に応じてドライブトランジスタＴ２がオンになるかオフになるかが定まる。ドライブトランジスタＴ２がオフの場合（デジタル値“０”）には、有機ＥＬ素子ＯＥＬＤに電流が供給されず、その画素は発光しない。一方ドライブトランジスタＴ２がオンになると（デジタル値“１”）、電流が電源線Ｖｃｃから有機ＥＬ素子ＯＥＬＤに供給され、その画素が発光する。このように時分割階調駆動方式によれば、データ線の値がオンかオフかの二状態に限定され、トランジスタＴ２のしきい値電圧のばらつきに影響を受けることが無いので、図２Ａに示されるような簡単な回路でも高い画質で、つまり正確な階調で画像を表示することができるのである。
図２Ｂに示す回路は、画素回路１０２として、トランジスタＴ３、コンデンサＣ２を備える。この画素領域Ｐｍｎにおいて、データ線Ｄａｔａｍには、時分割階調駆動方式に応じて供給されるデジタル値、すなわちオンまたはオフのいずれかの状態の電圧値が出力されている。走査線Ｖｓｎが選択されると、トランジスタＴ３が駆動され、データ線のオンまたはオフの状態に対応した電圧が液晶素子Ｌの画素電極に供給される。つまりデータ線のデジタル値の状態に対応して液晶素子Ｌが駆動されるのである。当該回路においても、データ線Ｄａｔａｍに供給されるデータはオンかオフかのデジタルデータであり、トランジスタＴ３の飽和領域で駆動されそのしきい値に影響されることがないので、高い画質で、つまり正確な階調で画像を表示することができる。
図２Ａ及びＢに示されるような回路はいずれもがＴＦＴの素子数が少なく、画素回路を形成した場合の専有面積が小さい。このような画素回路製造に本発明を適用すれば、半導体を形成するための専用基板上に高密度に多数一時に形成できることになり、製造コストを大幅に削減することができる。
図３に、本実施形態１における表示装置の製造方法を説明するための、製造工程断面図を示す。
まず、基板１００上にエネルギーの付与により剥離を生じさせるための剥離層１０１を形成する（ＳＴ１）。基板１００としては、信頼性の高い材料で構成されているのが好ましく、特に、耐熱性に優れた材料で構成されているのが好ましい。その理由は、画素回路１０２を形成する際に、その種類や形成方法によってはプロセス温度が高くなる（例えば３５０〜１０００℃程度）ことがあるが、基板１００が耐熱性に優れていれば、成膜条件の設定の幅が広がるからである。これにより基板１００上に多数の素子や回路を製造する際、所望の高温処理が可能となり、信頼性が高く高性能の素子や回路を製造することができる。従って、基板１００は、画素回路１０２の形成の際の最高温度をＴｍａｘとしたとき、歪点がＴｍａｘ以上の材料で構成されているものが好ましい。具体的には、基板１００の構成材料は、歪点が３５０℃以上のものが好ましく、５００℃以上のものがより好ましい。このようなものとしては、例えば、石英ガラス、コーニング７０５９、日本電気ガラスＯＡ−２等の耐熱性ガラスが挙げられる。
剥離層１０１は、レーザ光照射（光照射）や加熱等によって一定のエネルギを付与すると、原子や分子間の結合力が低下したり、ガスが発生したりして結合力が低下し、剥離を生ずる性質を持っている。剥離層１０１は、１層あるいは複数層によって構成され、剥離が剥離層１０１の境界あるいは剥離層の内部で生ずるように設定することが可能である。剥離層の材料としては、例えば、ＣＶＤ法によって形成される水素を含むアモルファスシリコン等を使用可能であるが、これに限定されず、金属層なども用いることが可能である。
具体的な剥離層の組成としては、以下が考えられる。
１）非晶質シリコン（ａ−Ｓｉ）
この非晶質シリコン中には、Ｈ（水素）が含有されていてもよい。水素の含有量は、２ａｔ％程度以上であることが好ましく、２〜２０ａｔ％であることがさらに好ましい。水素が含有されていると、光の照射により水素が放出されることにより剥離層に内圧が発生し、これが剥離を促進するからである。水素の含有量は、成膜条件、例えば、ＣＶＤ法を用いる場合には、そのガス組成、ガス圧力、ガス雰囲気、ガス流量、ガス温度、基板温度、投入する光のパワー等の条件を適宜設定することによって調整する。
２）酸化ケイ素若しくはケイ酸化合物、酸化チタン若しくはチタン酸化合物、酸化ジルコニウム若しくはジルコン酸化合物、酸化ランタン若しくはランタン酸化合物等の各種酸化物セラミックス、または誘電体あるいは半導体
酸化珪素としては、ＳｉＯ、ＳｉＯ２、Ｓｉ３Ｏ２が挙げられる。珪酸化合物としては、例えばＫ２Ｓｉ３、Ｌｉ２ＳｉＯ３、ＣａＳｉＯ３、ＺｒＳｉＯ４、Ｎａ２ＳＯ３が挙げられる。
酸化チタンとしては、ＴｉＯ、Ｔｉ２Ｏ３、ＴｉＯ２が挙げられる。チタン酸化合物としては、例えばＢａＴｉＯ４、ＢａＴｉＯ３、Ｂａ２Ｔｉ９Ｏ２０、ＢａＴｉ５Ｏ１１、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＰｂＴｉ３，ＭｇＴｉＯ３、ＺｒＴｉ２，ＳｎＴｉＯ４，Ａｌ２Ｔｉ５，ＦｅＴｉＯ３が挙げられる。
酸化ジルコニウムとしては、ＺｒＯ２が挙げられる。ジルコン酸化合物としては、例えば、ＢａＺｒＯ３、ＺｒＳｉＯ４、ＰｂＺｒＯ３、ＭｇＺｒＯ３、Ｋ２ＺｒＯ３が挙げられる。
３）窒化ケイ素、窒化アルミ、窒化チタン等の窒化物セラミックス
４）有機高分子材料
有機高分子材料としては、−ＣＨ２−、−ＣＯ−（ケトン）、−ＣＯＮＨ−（アド）、−ＮＨ−（イミド）、−ＣＯＯ−（エステル）、−Ｎ＝Ｎ−（アゾ）、−ＣＨ＝Ｎ−（シフ）等の結合（光の照射によりこれらの原子間結合が切断される）を有するもの、特に、これらの結合を多く有するものであれば、他の組成であってもよい。
また、有機高分子材料は、構成式中に、芳香族炭化水素（１または２以上のベンゼン環またはその縮合環）を有するものであってもよい。このような有機高分子材料の具体例としては、ポリエチレン、ポリプロピレンのようなポリオレフィン、ポリイミド、ポリアミド、ポリエステル、ポリメチルメタクリレート（ＰＭＭＡ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリエーテルスルホン（ＰＥＳ）、エポキシ樹脂等が挙げられる。
５）金属
金属としては、例えば、Ａｌ、Ｌｉ、Ｔｉ、Ｍｎ，Ｉｎ，Ｓｎ，Ｙ，Ｌａ，Ｃｅ，Ｎｄ，Ｐｒ，Ｇｄ若しくはＳｍ、またはこれらのうち少なくとも一種を含む合金が挙げられる。
剥離層１０１の厚さとしては、１ｎｍ〜２０μｍ程度であるのが好ましく、１０ｎｍ〜２μｍ程度であるのがより好ましく、４０ｎｍ〜１μｍ程度であるのがさらに好ましい。剥離層の厚みが薄すぎると、形成された膜厚の均一性が失われて剥離にむらが生ずるからであり、剥離層の厚みが厚すぎると、剥離に必要とされる照射光のパワー（光量）を大きくする必要があったり、また、剥離後に残された剥離層の残渣を除去するのに時間を要したりするからである。
剥離層の形成方法は、均一な厚みで剥離層を形成可能な方法であればよく、剥離層の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、ＣＶＤ（ＭＯＣＣＶＤ、低圧ＣＶＤ、ＥＣＲ−ＣＶＤ含む）法、蒸着、分子線蒸着（ＭＢ）、スパッタリング法、イオンプレーティング法、ＰＶＤ法等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ法等の各種メッキ法、ラングミュア・ブロジェット（ＬＢ）法、スピンコート、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等に適用できる。これらのうち２種以上の方法を組み合わせてもよい。
特に剥離層の組成が非晶質シリコン（ａ−Ｓｉ）の場合には、ＣＶＤ、特に低圧ＣＶＤやプラズマＣＶＤにより成膜するのが好ましい。また剥離層をゾル−ゲル（ｓｏｌ−ｇｅｌ）法によりセラミックを用いて成膜する場合や有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
なお、基板１００や剥離層１０１の製造方法や代替材料の詳細については、例えば、特開平１０−１２５９３０号、特開平１０−１２５９３１号に説明されている。
剥離層１０１形成後に、表示装置の各画素を駆動するための画素回路１０２を複数備える素子形成層を形成する（ＳＴ２）。画素回路１０２の形成には公知の半導体薄膜素子形成工程を種々変形し適用することが可能であるが、ここではレーザによる多結晶薄膜トランジスタ形成方法を、図４を参照しながら説明する。
図４は一つの画素回路１０２についての製造工程断面図を拡大して示している。まず、剥離層１０１上にＳｉＨ４を用いたＰＥＣＶＤを適用したり、Ｓｉ２Ｈ６を用いたＬＰＣＶＤを適用したりして、非晶質シリコン膜４０１を形成する。次いで、レーザ４０３を照射することによって表面を結晶させ多結晶シリコン膜４０２を形成する（ＳＴ１１）。次いで、公知の方法によって、多結晶シリコン膜１０２をトランジスタＴ１やＴ２の半導体領域の形状にパターニングした後、絶縁膜４０４を形成し、さらに金属層をパターニングしてゲート電極４０５を形成する（ＳＴ１２）。次いで、リンやボロン等の不純物を多結晶シリコン膜４０２に自己整合的に導入して、ドレイン領域及びソース領域４０６を形成する。さらに層間絶縁膜４０７を形成してからコンタクトホールをソース領域及びドレイン領域上に形成し、ソース電極及びドレイン電極４０８を形成する。
なお、素子形成層には、このように同じ機能の集積回路を複数形成する場合の他、異なる機能の集積回路を複数形成することができ、異なる種類の集積回路をそれぞれ複数個ずつ形成することも可能である。また、この薄膜トランジスタ等の製造過程については、例えば、特公平２−５０６３０号などに記載の公知方法が使用可能である。
上記画素回路形成工程によって、剥離層１０１の上にＴＦＴ、配線、コンデンサ等を含む図２ＡやＢに示されるような画素回路１０２が多数形成された素子形成層が形成される（図３：ＳＴ２）。
さらに図３において、画素回路１０２を配置させるための基板２００の上の、当該画素回路を配置すべき位置に、上記工程で形成されたいずれか一の画素回路１０２を対向させ、当該画素回路１０２を中継基板２００と電気的に接続する（ＳＴ３）。当該接続には半田を用いる等の公知の電気接続方法を適用する。
図５に、画素回路１０２が最終的に転写される中継基板２００の例を示す。この中継基板２００は、画素回路１０２を転写した後、さらに別途設けられた電気光学素子基板３００（図７参照）と接続するための、いわば接続仲介用の基板である。
ここで中継基板２００は、平板であっても、湾曲板であってもよい。また、中継基板２００は、基板１００に比べ、耐熱性、耐食性等の特性が劣るものであってもよい。その理由は、本発明では、基板１００側に画素回路１０２を形成し、その後、画素回路を中継基板２００に転写するため、中継基板２００に要求される特性、特に耐熱性は、画素回路１０２の形成の際の温度条件等に依存しないからである。
したがって、画素回路１０２の形成の際の最高温度をＴｍａｘとしたとき、中継基板２００の構成材料として、ガラス転移点（Ｔｇ）または軟化点がＴｍａｘ以下のものを用いることができる。例えば、最終基板１４は、ガラス転移点（Ｔｇ）または軟化点が好ましくは８００℃以下、より好ましくは５００℃以下、さらに好ましくは３２０℃以下の材料で構成することができる。
この中継基板２００には、一方の面に、表示装置における電源線、走査線、およびデータ線等の配線２０１が設けられている。各配線２０１は、画素回路１０２に設けられている各電極４０８が接続可能なように、画素回路１０２を接続する画素回路領域２０４周辺にパターニングがされている。これら配線の他に、必要に応じて各画素回路を駆動するための走査線駆動回路やデータ線駆動回路（図１２参照）を形成しておいてもいい。中継基板２０１の他方の面には、電気光学素子基板３００に設けられた電気光学素子３１０の陰極３０５と接続させるためのバンプ２０３が形成されている。この基板２００裏側のバンプ２０３と表側の配線２０１との間は、スルーホール２０２（図７参照）で接続されている。
この中継基板２００を製造するためには、まず、電気光学素子基板３００に形成された電気光学素子３１０と画素回路１０２とを接続するための配線２０１を形成する。当該工程は、例えばシリコン等で形成された基板本体の、電気光学素子と接続する位置に、公知の技術を用いてスルーホール２０２を形成する。表側（画素回路を接続する側）には公知のフォトリソグラフィー技術と薄膜技術を利用して表示領域の走査線、電源線およびデータ線となる配線パターンを形成する。裏側（電気光学素子基板と接続される側）には、電気光学素子３１０の陰極３０５と電気的に接続するためのバンプ２０３を形成する。バンプ２０３は、少ない面積で電気光学素子に接続されるため、接触抵抗が少なく、表面が酸化しにくい材料、例えば金（Ａｕ）で形成することが好ましい。バンプ２０３とスルーホール２０２との密着性を高めるための金属層を形成してからバンプを形成してもよい。
さて、図３のステップＳＴ３において、画素回路１０２を中継基板２００に電気的に接続した後、離させるべき画素回路１０２が設けられている剥離層１０１の一部に対してエネルギーを付与し、この画素回路１０２を基板１００から中継基板２００とともに剥離する。
照射光としては、剥離層に層内剥離および／または界面剥離を起こさせるものであればいかなるものでもよく、例えば、Ｘ線、紫外線、可視光、赤外線（熱線）、レーザ光、ミリ波、マイクロ波等の各波長の光が適用できる。また電子線であっても放射線（α線、β線、γ線）等であってもよい。それらの中でも、剥離層にアブレーションを生じさせ易いという点で、レーザ光が好ましい。光の照射は、その照射領域における照射強度が均一となるように照射するのが好ましい。
このレーザ光を発生させるレーザ装置としては、各種気体レーザ、個体レーザ（半導体レーザ）等が挙げられるが、特にエキシマレーザ、Ｎｄ−ＹＡＧレーザ、アルゴンレーザ、ＣＯ２レーザ、ＣＯレーザ、Ｈｅ−Ｎｅレーザ等が好ましく、その中でもエシキマレーザが特に好ましい。エキシマレーザは、短波長域で高エネルギーを出力するため、極めて短時間で剥離層にアブレーションを生じさせることができる。このため隣接する層や近接する層に温度上昇を生じさせることがほとんどなく、層の劣化や損傷を可能な限り少なくして剥離を達成することができる。
剥離層１０１に、アブレーションを生じる波長依存性がある場合、照射されるレーザ光の波長は、１００ｎｍ〜３５０ｎｍ程度であることが好ましい。剥離層に、ガス放出、気化または昇華等の層変化を起こさせるためには、照射されるレーザ光の波長は、３５０ｎｍ〜１２００ｎｍ程度であることが好ましい。
また、照射されるレーザ光のエネルギー密度は、エキシマレーザの場合、１０〜５０００ｍＪ／ｃｍ２程度とするのが好ましく、特に１００〜５２９９ｍＪ／ｃｍ２程度とするのがより好ましい。１〜１０００ｎｓｅｃ程度とするのが好ましく、１０〜１００ｎｓｅｃ程度とするのがより好ましい。エネルギー密度が低いか照射時間が短いと、十分なアブレーションが生ぜず、エネルギー密度が高いか照射時間が長いと、剥離層や中間層を透過した照射光により、被転写層へ悪影響を及ぼすことがある。
図６に、必要とされる画素回路１０２を総て剥離して中継基板２００上に接続を完了した後の、中継基板の平面図を示す。図６に示すように、比較的広い領域の適所に画素回路を配置することができる。
図３において、画素回路１０２を基板１００から剥離した後、中継基板２００を電気光学素子基板３００と接続する（ＳＴ４）。
図７に、この中継基板２００と電気光学素子基板３００との接続工程の詳細な断面図を示す。図７は一つの画素回路１０２を該当する電気光学素子である有機ＥＬ素子３１０と接続する様子を示している。
電気光学素子基板３００は予め形成しておく。ここで、電気光学素子基板３００の製造には、公知の有機ＥＬ素子の製造方法を種々適用可能である。インクジェット方式を用いた例を以下説明する。
まず、石英やガラスでできた基板３００上に、透明電極３０１をＩＴＯ等の公知の材料で成膜する。次いでバンク３０４をポリイミドやアクリル等の材料を用いて形成し、形成すべき電気光学素子の発光部に相当する領域を開口させる。次いで、酸素プラズマやＣＦ４プラズマ等のプラズマ処理によって基板表面と透明電極表面の親和性を調整した後、正孔注入層３０２、発光層３０３を、スピンコート、スキージ塗り、インクジェットプロセスなどの液層プロセスや、スパッタ、蒸着等の真空プロセスによって成膜する。仕事関数を小さくするためにアルカリ金属を含んだ陰極３０５を成膜し、必要に応じて封止材で封入し、電気光学素子基板３００を完成させる。封止材で封入するにしろ、中継基板２００のバンプ２０３が接続される部分は開口させておく。インクジェットプロセスの詳細については、例えば下田氏らによる論文，Ｔｅｃｈｎ．Ｄｉｇ．ＩＥＤＭ  １９９９，ｐ２８９や、神戸氏らによる論文、Ｐｒｏｃ．Ｅｕｒｏ  Ｄｉｓｐｌａｙ  ’９９  Ｌａｔｅ−Ｎｅｗｓ  Ｐａｐｅｒｓ，８５に詳しい。
さて図７：ＳＴ２１において、予め画素回路１０２が該当する画素領域に相当する位置に転写された中継基板２００のバンプ２０３が形成された側と電気光学素子基板３００とを対向させて近づける。このとき中継基板２００のバンプ２０３は電気光学素子基板３００の発光部の最上層に形成された陰極３０５に対応するように位置合わせしておく。
そして図７：ＳＴ２２においてバンプ２０３と陰極３０５とを電気的に接続する。電気的な接続方法としては、圧着、熱圧着、蒸着、溶着等、低抵抗である程度の機械的強度で両者を接続できる公知の技術を適宜適用可能である。その後、必要に応じて中継基板２００と電気光学素子基板３００との間に絶縁膜を形成したり、基板周辺に封止構造を形成して両基板間を封止したりしておく。封止方法の例については実施形態３で具体的に説明する。
なお、上記工程では、画素回路を中継基板に転写し、その中継基板をさらに電気光学素子基板に接続していたが、各画素領域２０４に電気光学素子３１０を形成しておき、直接基板１００上に形成されている画素回路１０２と電気光学素子３１０とを接続するように構成してもよい。すなわちこの場合、電気光学素子基板３００が不要になる。
以上、実施形態１によれば、高い密度で画素回路を形成した後、各画素回路を電気光学素子の位置に対応させて配置させるので、画素回路の素子数の減少に見合った製造コストで表示装置を製造することができる。
具体的には、本実施形態１によれば、転写対象である画素回路の各々をチップ化するダイシング工程が不要となり、製造工程が簡略化され、材料や工数が低減されるので、コストダウンが可能となり、同一製品の大量生産に好適である。また、全てのチップを転写した後、透明基板の再利用が可能で無駄がない。
特に実施形態１によれば、中継基板の一方に画素回路を接続し、他方に電気光学素子基板を接続するようにしたので、突出した電極部のみを相手側の基板に電気的に接続するという比較的単純な工程を二回繰り返すのみで、表示装置を完成させることができ、簡単であり、信頼性も高いという利点がある。
特に実施形態１によれば、中継基板２００と電気光学素子基板３００とが接続した基板を複数平面方向に接続することによって、大面積の電気光学装置を提供することが可能である。複数の基板間の接続は中継基板の配線同士を接続することで比較的簡単に達成できるため、中継基板を介して基板同士を接続することが好ましい。
（実施形態２）
本実施形態２は、実施形態１と同様に、ＥＬ素子を各画素領域に形成した基板に対し、別の基板にまとめて形成した画素回路の各々を剥離して接続する表示装置の製造方法に関するが、特に画素回路を簡単に剥離するための、実施形態１の変形例に関する。
図８に、本実施形態２の製造工程断面図を示す。図８において、図３と対応する部分には同一符号を付し、かかる部分の説明は省略する。
基板１００上に剥離層１０１をまず形成する工程（ＳＴ３１）については実施形態１と同じである。
剥離層１０１を形成後、画素回路を形成する前に、画素回路１０２の形状に対応させて画素回路を剥離させるための剥離層１０１の一部と他の部分との間に境界を形成する（ＳＴ３２）。具体的には、剥離層１０１に、フォトエッチングによって、予め、升目状あるいは格子状等に切れ目を入れて、転写すべき画素回路の領域がその外周で素子分離層１０１からきれいに破断するようにしている。このようにすれば、個々の画素回路１０２を個別に剥離させることが容易にできるようになる。
さらに剥離層のみならず、素子形成層全体も互いに切り離して、剥離をさらに容易にすることも可能である。すなわち、画素回路を形成する工程の後に、剥離層１０１上に形成された複数の画素回路１０２を互いに分離する工程をさらに備えていてもよい。この画素回路の分離には、公知の半導体ウェハの切断技術を用いることができる。例えば、画素回路１０２に相当する転写対象領域の外周にフォトエッチングなどによって凹部構造となる溝を形成する。この溝は、基板の厚さ方向において、剥離層１０１の一部及び素子形成層の全部をカットしている。このカットは素子形成層のみを対象とするより浅いものであっても良い。升目状にカットされた素子形成層の転写対象となる領域は、比較的容易に他の薄膜形成層の部分から剥離する。
剥離する工程の後は、上記実施形態１と同様なので、説明を省略する（図８：ＳＴ３３とＳＴ３４）。
上記、実施形態２によれば、実施形態１と同様に効果を奏する他、予め素子形成層をカットしておくことによって、剥離に伴う素子形成基板の破断が隣接する非転写領域に及ばないようにすることが可能となる。また、膜厚方向にカットを入れておくことによって、画素回路４０８と中継基板２００との電気的接続による接続が弱い接着力であっても素子形成層を容易に剥がすことが可能となる。また、転写対象領域の外観が明確であるので基板間の転写の際の位置合わせが容易となる。
（実施形態３）
本実施形態３は、実施形態１における中継基板２００と電気光学素子基板３００との接続において、発光効率を大きくするための接続方法を採用した、実施形態１の変形例に関する。
上記実施形態１では、電気光学素子基板３００の発光部に中継基板２００のバンプ２０３を接続していた。これに対し、本実施形態３は、電気光学素子基板３００の陰極を発光部の外側に伸ばし、発光部以外の領域でバンプを接続するものである。
すなわち図９：ＳＴ２１に示すように、電気光学素子基板３００のうち電気光学素子の陰極３０５を発光部の外側に延在させた接続領域３０６を形成しておく。このためにバンク３０４自体を当該接続領域３０６の領域も含めた形状に形成しておく。なお、実施形態１と同様の部材については、同一の符号を付し説明を省略する。
次いで図９：ＳＴ２２に示すように、中継基板２００に形成されたバンプ２０３を、電気光学素子基板３００の接続領域３０６に接触するように位置合わせして近づけ、両者を電気的に接続する。電気的な接続方法としては、圧着、熱圧着、蒸着、溶着等、低抵抗である程度の機械的強度で両者を接続できる公知の技術を適宜適用可能である。
ここで、図９：ＳＴ２３に示すように、本実施形態では接続された中継基板２００と電気光学素子基板３００との間を封止する。封止材として、ここでは絶縁膜２０４を用いる。絶縁膜としては、電気的に充分抵抗の高い材料であって陰極３０５の酸化を防止できる程度に密封性のある材料であればよい。例えば、酸化珪素や窒化珪素といった一般的な絶縁膜材料の他、各種樹脂類が利用できる。樹脂を用いれば基板間の比較的狭い間隙にも注入可能であり、硬化させることにより、両基板の接着を強固なものにすることができる。
なお、この封止材としての樹脂としては、熱可塑性樹脂、熱硬化性樹脂のいずれでもよく、例えば、ポリエチレン、ポロプロピレン、エチレン−プレピレン共重合体、エチレン−酢酸ビニル共重合体（ＥＶＡ）等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−（４−メチルベンテン−１）、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体（ＡＳ樹脂）、ブタジエン−スチレン共重合体、ポリオ共重合体（ＥＶＯＨ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリプチレンテレフタレート（ＰＢＴ）、ポリシクロヘキサンテレフタレート（ＰＣＴ）等のポリエステル、ポリエーテル、ポリエーテルケトン（ＰＥＫ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエーテルイミド、ポリアセタール（ＰＯＭ）、ポリフェニレンオキシド、変性ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル（液晶ポリマー）、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エボキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの１種または２種以上を組み合わせて（例えば２層以上の積層体として）用いることができる。
なお、中継基板２００と電気光学素子基板３００との間を絶縁膜で封止する他に、不活性ガスを充填するようにしてもよい。すなわち、図１０に示すように、中継基板２００と電気光学素子基板３００とを電気的に接続した後、その端面を封止部材２０５で密封し、両基板間に不活性ガス２０６を充填するのである。封止手段としては樹脂を設けることによる封止、パッキンやゴムによる封止等、通常の密封方法が適用可能である。不活性ガス２０６としては、通常用いられるＨｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ等が適用可能である。
以上、実施形態３によれば、上記実施形態１と同様の効果を奏する他、電気光学素子３１０の発光部を回避して中継基板２００と電気的に接続するので、発光部からの光を遮ることがなく発光効率を高く保つことが可能である。
また実施形態３によれば、中継基板２００と電気光学素子基板３００との間を絶縁膜や不活性ガスで充填してあるため、陰極３０５に酸化しやすい部材を用いていたとしても、陰極の酸化を防止した耐久性の高い電気光学装置を提供可能である。
（実施形態４）
本実施形態４は、実施形態１における中継基板２００の画素の配置方法の変形例に関する。
上記実施形態１では、画素回路が別個独立していたが、当該実施形態４では、複数の原色によって一つのカラー画素が構成されている点で異なる。すなわち、図１１に示すように、中継基板２００において、赤色（Ｒ）の画素回路１０２Ｒ、緑色（Ｇ）の画素回路１０２Ｇ、青色（Ｂ）の画素回路１０２Ｂの３つの画素回路によって一つのカラー画素回路１０２Ｃが形成されている。
したがって、本実施形態では、基板１００から中継基板２００への画素回路の転写も、これら３つの原色の画素回路１０２Ｒ，Ｇ，Ｂからなるカラー画素回路１０２Ｃを単位として転写される。また、当該中継基板２００と接続される電気光学素子基板３００（図示せず）も赤色、緑色、青色発光に対応するように構成（例えば、発光部の発光面にそれぞれの原色のカラーフィルタが対応して設けられている）されており、画素回路１０２の色の割当と電気光学素子ごとの色の割当が一致するように対応付けられて電気的な接続がされる。
それ以外の構成や工程については、上記実施形態１と同様であるため説明を省略する。
以上、実施形態４によれば、上記実施形態１と同様の効果を奏し、特に、カラー画素回路を単位として転写されるので、カラー表示のために適する電気光学装置を製造することができる。すなわち、カラー表示装置における大面積化を図ることが可能である。
（実施形態５）
本発明の実施形態５は、実施形態〜４で製造された表示装置を含む電気光学装置およびそれを含む電子機器に関する。
図１２に、本実施形態の表示装置１の表示領域とその周辺回路を含めたブロック図を示す。当該表示装置は電気光学素子として有機ＥＬ素子を使用する図２Ａに示すような画素回路１０２を使用した回路例である。
図１２に示すように、表示装置１は、走査線Ｖｓｎが表示領域５に水平方向に延び、データ線Ｉｄａｔａｍが表示領域５の垂直方向に延びている。電源線Ｖｃｃは図示されていない。各走査線Ｖｎとデータ線Ｉｄａｔａｍとの交差する付近には、画素領域Ｐｍｎが配置されている。各画素領域Ｐｍｎには、実施形態１で説明した通りの画素回路１０２と有機ＥＬ素子ＯＥＬＤが配置されている。各走査線Ｖｓｎは走査線駆動回路２に接続され、走査信号が供給されるようになっている。各データ線Ｉｄａｔａｍはデータ線駆動回路３に接続され、時分割階調駆動方式に対応するデジタルデータが供給されるようになっている。走査線駆動回路２とデータ線駆動回路３との信号送出タイミングは、制御回路４によって制御される。
ここで、例えば、走査線駆動回路２には、シフトレジスタを利用したり、デコーダを利用したりすることが可能である。
なお、実施形態１〜４の製造方法に従えば、画素回路１０２は中継基板２００に転写されて接続されており、有機ＥＬ素子ＯＥＬＤは電気光学素子基板３００に形成され、中継基板２００が電気光学素子基板３００と電気的に接続されることによって、表示装置１が製造される。このとき、有機ＥＬ素子ＯＥＬＤは電気光学素子基板３００に設けられることになる。ここで画素回路１０２は、実施形態４と同様にカラー画素回路１０２Ｃを単位にしてもよい。
また、走査線駆動回路２やデータ線駆動回路３については、画素回路１０２が転写される第２基板（中継基板２００）に画素回路とは別個に形成しても、画素回路が形成される転写元となる基板（基板１００）上に画素回路の製造と同工程でまたは別工程によって形成してから画素回路同様に中継基板に転写するものであってもよい。
当該表示装置の制御回路４は、時分割階調駆動方式に基づくタイミングでデータ線駆動回路３にｄｃｂａの４ビットからなるデジタルデータを時分割して供給し、フィールド期間が分割されたサブフィールド期間を単位として走査線駆動回路２に走査信号を送出させる。すなわち、当該表示装置では、走査線Ｖｓｎを二進荷重毎に選択させ、有機ＥＬ素子の発光期間（オン期間）の長さを変化させることにより、画像の中間階調を表示させる。
制御回路４は、画素回路や走査線駆動回路、データ線駆動回路が形成される基板上に設ける必要はなく、外部回路としてもよい。
図１３に、本実施形態における具体的な駆動タイミングを説明するタイミングチャートを示す。図１３に示すように、本表示装置における時分割階調表示方式では、各画素回路を当該画素に表示させる階調を示す４ビットの階調データ（ｄｃｂａ）（ｄがＭＳＢ、ａがＬＳＢ）の重みに応じ、１フィールド（１ｆ）を分割したサブフィールド（ｓｆ１〜ｓｆ１７）にてオンまたはオフさせるとともに、階調データに対する重みの基準時を、走査線毎に、かつ、サブフィールドごとにシフトさせる。この時分割階調駆動方式については、未願出願人に係る特開２００１−１６６７３０号公報や特開２００１−１６６７４９号公報に詳しく開示されている。
さらに、本実施形態の表示装置１は、種々の電子機器に適用可能である。図１４に、本表示装置１を適用可能な電子機器の例を挙げる。
図１４Ａは携帯電話への適用例であり、当該携帯電話１０は、アンテナ部１１、音声出力部１２、音声入力部１３、操作部１４、および本発明の表示装置１を備えている。このように本発明の表示装置は表示部として利用可能である。
図１４Ｂはビデオカメラへの適用例であり、当該ビデオカメラ２０は、受像部２１、操作部２２、音声入力部２３、および本発明の表示装置１を備えている。このように本発明の表示装置は、ファインダーや表示部として利用可能である。
図１４Ｃは携帯型パーソナルコンピュータへの適用例であり、当該コンピュータ３０は、カメラ部３１、操作部３２、および本発明の表示装置１を備えている。このように本発明の表示装置は、表示部として利用可能である。
図１４Ｄはヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ４０は、バンド４１、光学系収納部４２および本発明の表示装置１を備えている。このように本発明の表示装置は画像表示源として利用可能である。
図１４Ｅはリア型プロジェクターへの適用例であり、当該プロジェクター５０は、筐体５１に、光源５２、合成光学系５３、ミラー５４・５５ミラー、スクリーン５６、および本発明の表示装置１を備えている。このように本発明の表示装置は画像表示源として利用可能である。
図１４Ｆはフロント型プロジェクターへの適用例であり、当該プロジェクター６０は、筐体６２に光学系６１および本発明の表示装置１を備え、画像をスクリーン６３に表示可能になっている。このように本発明の表示装置は画像表示源として利用可能である。
上記例に限らず本発明の製造方法で製造される電気光学装置は、アクティブマトリクス型の表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【図面の簡単な説明】
図１は、本発明のおける電子光学装置の製造方法の概要を説明する図である。
図２は、実施形態１における画素回路の具体例であり、図２Ａは有機ＥＬ素子用の画素回路例、図２Ｂは液晶素子用の画素回路例である。
図３は、実施形態１の表示装置の製造方法を説明する製造工程断面図である。
図４は、画素回路の詳細な製造工程断面図である。
図５は、中継基板の概略図であり、図５Ａは画素回路を接続する面の配線パターン、図５Ｂは電気光学素子基板を接続する面の配線パターンである。
図６は、画素回路を接続した後の中継基板を示す平面図である。
図７は、電気光学素子基板と画素回路との接続工程の詳細な拡大断面図である。
図８は、実施形態２の表示装置の製造方法を説明する製造工程断面図である。
図９は、実施形態３の表示装置の製造方法を説明する製造工程断面図である。
図１０は、実施形態３の表示装置における密封工程を説明する製造工程断面図である。
図１１は、実施形態４のカラー画素回路を単位とする中継基板を示す平面図である。
図１２は、実施形態５における表示装置のブロック図である。
図１３は、実施形態５における表示装置の時分割階調駆動方式の駆動タイミングを示すタイミングチャートである。
図１４は、実施形態５における電子機器の例であり、図１４Ａは携帯電話、図１４Ｂはビデオカメラ、図１４Ｃは携帯型パーソナルコンピュータ、図１４Ｄはヘッドマウントディスプレイ、図１４Ｅはリア型プロジェクター、図１４Ｆはフロント型プロジェクターへの本発明の表示パネルの適用例である。
【図１】
2003105113.tif 000003
2003105113.tif 000004
【図３】
2003105113.tif 000005
【図４】
2003105113.tif 000006
2003105113.tif 000007
【図６】
2003105113.tif 000008
【図７】
2003105113.tif 000009
【図８】
2003105113.tif 000010
【図９】
2003105113.tif 000011
【図１０】
2003105113.tif 000012
【図１１】
2003105113.tif 000013
【図１２】
2003105113.tif 000014
【図１３】
2003105113.tif 000015
2003105113.tif 000016
【国際調査報告】
2003105113.tif 000017
2003105113.tif 000018
2003105113.tif 000019
2003105113.tif 000020
2003105113.tif 000021