【事件の表示】
　特願２００６−　１４２７２「薄膜トランジスタ及びその製造方法並びに液晶表示装置」拒絶査定不服審判事件〔平成１９年　８月　９日出願公開、特開２００７−２００９３６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１８年１月２３日の出願であって、平成２４年４月２５日付けの拒絶理由通知に対して、同年７月２日に手続補正書及び意見書が提出されたが、同年１１月６日付けで拒絶査定がなされ、それに対して、平成２５年２月１３日に拒絶査定に対する審判請求がなされるとともに、同日に手続補正書が提出され、その後、同年４月１６日付けで審尋がなされ、同年６月２１日に回答書が提出されたものである。
　
２．補正の却下の決定
【補正の却下の決定の結論】
　平成２５年２月１３日になされた手続補正を却下する。
　
【理由】
（１）補正の内容
　平成２５年２月１３日になされた手続補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１ないし１０を、補正後の特許請求の範囲の請求項１ないし５に補正するとともに、発明の名称を補正するものであり、補正前後の請求項は、以下のとおりである。
　
（補正前）
「　【請求項１】
　絶縁性基板上に形成された非結晶半導体薄膜と、この非結晶半導体薄膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成された下層ゲート電極及び上層ゲート電極からなるゲート電極と、前記非結晶半導体薄膜に形成された高濃度不純物導入領域及び低濃度不純物導入領域からなるＬＤＤ構造と、を備えた薄膜トランジスタにおいて、
　前記低濃度不純物導入領域と前記高濃度不純物導入領域との不純物濃度差は、前記下層ゲート電極によって導入を阻止された不純物の濃度に相当し、
　前記低濃度不純物導入領域上に前記ゲート電極が存在しない、
　ことを特徴とする薄膜トランジスタ。
　　【請求項２】
　前記非結晶半導体薄膜がポリシリコン薄膜である、
　ことを特徴とする請求項１記載の薄膜トランジスタ。
　　【請求項３】
　絶縁性基板上に非結晶半導体薄膜を形成する第一工程と、
　この非結晶半導体薄膜上にゲート絶縁膜を形成する第二工程と、
　このゲート絶縁膜上に、幅の広い下層ゲート電極と幅の狭い上層ゲート電極とからなるゲート電極を形成する第三工程と、
　前記ゲート電極及び前記ゲート絶縁膜を通して前記非結晶半導体薄膜に不純物を導入することにより、前記非結晶半導体薄膜にソース・ドレイン領域及びＬＤＤ領域を同時に形成する第四工程と、
　前記上層ゲート電極をマスクとして前記下層ゲート電極をエッチングして除去する第五工程と、を含み、
　前記第三工程は、
　前記ゲート絶縁膜上に複数層からなる導電膜を形成する工程と、
　この導電膜の最上層上にフォトレジスト膜を選択的に形成する工程と、
　前記フォトレジスト膜をマスクとして、前記導電膜に等方性エッチングを施すことにより前記上層ゲート電極を形成するとともに、前記導電膜に異方性エッチングを施すことにより前記下層ゲート電極を形成する工程と、を含む、
　ことを特徴とする薄膜トランジスタの製造方法。
　　【請求項４】
　絶縁性基板上に非結晶半導体薄膜を形成する第一工程と、
　この非結晶半導体薄膜上にゲート絶縁膜を形成する第二工程と、
　このゲート絶縁膜上に、幅の広い下層ゲート電極と幅の狭い上層ゲート電極とからなるゲート電極を形成する第三工程と、
　前記ゲート電極及び前記ゲート絶縁膜を通して前記非結晶半導体薄膜に不純物を導入することにより、前記非結晶半導体薄膜にソース・ドレイン領域及びＬＤＤ領域を同時に形成する第四工程と、
　前記上層ゲート電極をマスクとして前記下層ゲート電極をエッチングして除去する第五工程と、を含み、
　前記第三工程は、
　前記ゲート絶縁膜上に複数層からなる導電膜を形成する工程と、
　これらの導電膜を選択的にエッチングすることによって前記ゲート電極を形成する工程と、を含む、
　ことを特徴とする薄膜トランジスタの製造方法。
　　【請求項５】
　前記フォトレジスト膜をマスクとして前記導電膜に等方性エッチングを施す際に、
　エッチャント濃度を変えて二回に分けて当該等方性エッチングを施す、
　ことを特徴とする請求項３記載の薄膜トランジスタの製造方法。
　　【請求項６】
　前記ゲート絶縁膜が二酸化シリコン薄膜であり、
　前記複数層からなる導電膜が下層のマイクロクリスタルシリコン薄膜と上層のクロム薄膜とであり、
　前記ウェットエッチングのエッチャントが硝酸二セリウムアンモニウム及び過塩素酸の水溶液である、
　ことを特徴とする請求項５記載の薄膜トランジスタの製造方法。
　　【請求項７】
　前記非結晶半導体薄膜がポリシリコン薄膜である、
　ことを特徴とする請求項３乃至６のいずれか１項に記載の薄膜トランジスタの製造方法。
　　【請求項８】
　絶縁性基板上に形成された非結晶半導体薄膜と、この非結晶半導体薄膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成された下層ゲート電極及び上層ゲート電極からなるゲート電極と、前記非結晶半導体薄膜に形成された高濃度不純物導入領域及び低濃度不純物導入領域からなるＬＤＤ構造と、を備え、前記非結晶半導体薄膜と前記ゲート絶縁膜とがシリコン系材料で構成される薄膜トランジスタにおいて、
　前記高濃度不純物導入領域の前記非結晶半導体薄膜表面での不純物濃度は、シリコン表面から不純物をドーピングしたときの深さと不純物濃度との関係における、前記ゲート絶縁膜の膜厚分の深さに対応する不純物濃度であり、
　前記低濃度不純物導入領域の前記非結晶半導体薄膜表面での不純物濃度は、シリコン表面から不純物をドーピングしたときの深さと不純物濃度との関係における、前記ゲート絶縁膜と前記下層ゲート電極との膜厚分の深さに対応する不純物濃度であり、
　前記低濃度不純物導入領域上に前記ゲート電極が存在しない、
　ことを特徴とする薄膜トランジスタ。
　　【請求項９】
　前記非結晶半導体薄膜がポリシリコン薄膜である、
　ことを特徴とする請求項８記載の薄膜トランジスタ。
　　【請求項１０】
　請求項１、２、８又は９記載の薄膜トランジスタが形成された前記絶縁性基板と、この絶縁性基板と対向基板とによって挟持された液晶素子と、この液晶素子を前記薄膜トランジスタを介して駆動する駆動回路と、
　を備えたことを特徴とする液晶表示装置。」
　
（補正後）
「　【請求項１】
　絶縁性基板上に非結晶半導体薄膜を形成する第一工程と、
　この非結晶半導体薄膜上にゲート絶縁膜を形成する第二工程と、
　このゲート絶縁膜上に、幅の広い下層ゲート電極と幅の狭い上層ゲート電極とからなるゲート電極を形成する第三工程と、
　前記ゲート電極及び前記ゲート絶縁膜を通して前記非結晶半導体薄膜に不純物を導入することにより、前記非結晶半導体薄膜にソース・ドレイン領域及びＬＤＤ領域を同時に形成する第四工程と、
　前記上層ゲート電極をマスクとして前記下層ゲート電極をエッチングして除去する第五工程と、を含み、
　前記第三工程は、
　前記ゲート絶縁膜上に、前記ソース・ドレイン領域と前記ＬＤＤ領域との前記不純物の濃度差を決めるためにマイクロクリスタルシリコンからなる前記下層ゲート電極の膜厚を選択して、前記上層ゲート電極と前記下層ゲート電極とからなる導電膜を形成する工程と、
　この導電膜の最上層上にフォトレジスト膜を選択的に形成する工程と、
　前記フォトレジスト膜をマスクとして、前記導電膜に等方性エッチングを施すことにより前記上層ゲート電極を形成するとともに、前記導電膜に異方性エッチングを施すことにより前記下層ゲート電極を形成する工程と、を含み、
　前記第四工程は、前記ソース・ドレイン領域において前記不純物の濃度が極大値となる前記ゲート絶縁膜の表面からの深さが、前記ゲート絶縁膜の膜厚に等しくなるように一回のイオン注入法によって前記不純物を導入する工程である、
　ことを特徴とする薄膜トランジスタの製造方法。
　　【請求項２】
　絶縁性基板上に非結晶半導体薄膜を形成する第一工程と、
　この非結晶半導体薄膜上にゲート絶縁膜を形成する第二工程と、
　このゲート絶縁膜上に、幅の広い下層ゲート電極と幅の狭い上層ゲート電極とからなるゲート電極を形成する第三工程と、
　前記ゲート電極及び前記ゲート絶縁膜を通して前記非結晶半導体薄膜に不純物を導入することにより、前記非結晶半導体薄膜にソース・ドレイン領域及びＬＤＤ領域を同時に形成する第四工程と、
　前記上層ゲート電極をマスクとして前記下層ゲート電極をエッチングして除去する第五工程と、を含み、
　前記第三工程は、
　前記ゲート絶縁膜上に、前記ソース・ドレイン領域と前記ＬＤＤ領域との前記不純物の濃度差を決めるためにマイクロクリスタルシリコンからなる前記下層ゲート電極の膜厚を選択して、前記上層ゲート電極と前記下層ゲート電極とからなる導電膜を形成する工程と、
　これらの導電膜を選択的にエッチングすることによって前記ゲート電極を形成する工程と、を含み、
　前記第四工程は、前記ソース・ドレイン領域において前記不純物の濃度が極大値となる前記ゲート絶縁膜の表面からの深さが、前記ゲート絶縁膜の膜厚に等しくなるように一回のイオン注入法によって前記不純物を導入する工程である、
　ことを特徴とする薄膜トランジスタの製造方法。
　　【請求項３】
　前記フォトレジスト膜をマスクとして前記導電膜に等方性エッチングを施す際に、
　エッチャント濃度を変えて二回に分けて当該等方性エッチングを施す、
　ことを特徴とする請求項１記載の薄膜トランジスタの製造方法。
　　【請求項４】
　前記ゲート絶縁膜が二酸化シリコン薄膜であり、
　前記上層ゲート電極がクロム薄膜からなり、
　前記ウェットエッチングのエッチャントが硝酸二セリウムアンモニウム及び過塩素酸の水溶液である、
　ことを特徴とする請求項３記載の薄膜トランジスタの製造方法。
　　【請求項５】
　前記非結晶半導体薄膜がポリシリコン薄膜である、
　ことを特徴とする請求項１乃至４のいずれか１項に記載の薄膜トランジスタの製造方法。」
　
（２）補正事項の整理
　本件補正の補正事項を整理すると、以下のとおりである。
　
（補正事項ａ）
　補正前の請求項１、２、８ないし１０を削除すること。
　
（補正事項ｂ）
（補正事項ｂ−１）補正前の請求項３の「前記ゲート絶縁膜上に複数層からなる導電膜を形成する工程と、」を、補正後の請求項１の「前記ゲート絶縁膜上に、前記ソース・ドレイン領域と前記ＬＤＤ領域との前記不純物の濃度差を決めるためにマイクロクリスタルシリコンからなる前記下層ゲート電極の膜厚を選択して、前記上層ゲート電極と前記下層ゲート電極とからなる導電膜を形成する工程と、」と補正すること。
　
（補正事項ｂ−２）補正前の請求項３の「前記フォトレジスト膜をマスクとして、前記導電膜に等方性エッチングを施すことにより前記上層ゲート電極を形成するとともに、前記導電膜に異方性エッチングを施すことにより前記下層ゲート電極を形成する工程と、を含む、」を、補正後の請求項１の「前記フォトレジスト膜をマスクとして、前記導電膜に等方性エッチングを施すことにより前記上層ゲート電極を形成するとともに、前記導電膜に異方性エッチングを施すことにより前記下層ゲート電極を形成する工程と、を含み、前記第四工程は、前記ソース・ドレイン領域において前記不純物の濃度が極大値となる前記ゲート絶縁膜の表面からの深さが、前記ゲート絶縁膜の膜厚に等しくなるように一回のイオン注入法によって前記不純物を導入する工程である、」と補正すること。
　
（補正事項ｃ）
（補正事項ｃ−１）補正前の請求項４の「前記ゲート絶縁膜上に複数層からなる導電膜を形成する工程と、」を、補正後の請求項２の「前記ゲート絶縁膜上に、前記ソース・ドレイン領域と前記ＬＤＤ領域との前記不純物の濃度差を決めるためにマイクロクリスタルシリコンからなる前記下層ゲート電極の膜厚を選択して、前記上層ゲート電極と前記下層ゲート電極とからなる導電膜を形成する工程と、」と補正すること。
　
（補正事項ｃ−２）補正前の請求項４の「これらの導電膜を選択的にエッチングすることによって前記ゲート電極を形成する工程と、を含む、」を、補正後の請求項２の「これらの導電膜を選択的にエッチングすることによって前記ゲート電極を形成する工程と、を含み、前記第四工程は、前記ソース・ドレイン領域において前記不純物の濃度が極大値となる前記ゲート絶縁膜の表面からの深さが、前記ゲート絶縁膜の膜厚に等しくなるように一回のイオン注入法によって前記不純物を導入する工程である、」と補正すること。
　
（補正事項ｄ）
　補正前の請求項６の「前記複数層からなる導電膜が下層のマイクロクリスタルシリコン薄膜と上層のクロム薄膜とであり、」を、補正後の請求項４の「前記上層ゲート電極がクロム薄膜からなり、」と補正すること。
　
（３）新規事項追加の有無及び補正の目的の適否についての検討
（３−１）補正事項ａについて
  補正事項ａは、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下「特許法第１７条の２第４項」という。）第１号に掲げる請求項の削除を目的とするものである。
　
（３−２）補正事項ｂについて
（３−２−１）補正事項ｂ−１について
　補正事項ｂ−１は、補正前の請求項３に係る発明の発明特定事項である「導電膜を形成する工程」について、「前記ソース・ドレイン領域と前記ＬＤＤ領域との前記不純物の濃度差を決めるためにマイクロクリスタルシリコンからなる前記下層ゲート電極の膜厚を選択して、前記上層ゲート電極と前記下層ゲート電極とからなる導電膜を形成する」と限定的に減縮する補正である。
　そして、この補正は、本願の願書に最初に添付した明細書（以下「当初明細書」という。また、本願の願書に最初に添付した明細書、特許請求の範囲又は図面を「当初明細書等」という。）の【００５１】段落及び図４の記載に基づく補正である。
　したがって、補正事項ｂ−１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項（以下「特許法第１７条の２第３項」という。）に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　
（３−２−２）補正事項ｂ−２について
　補正事項ｂ−２は、補正前の請求項３に係る発明の発明特定事項である「第四工程」について、「前記ソース・ドレイン領域において前記不純物の濃度が極大値となる前記ゲート絶縁膜の表面からの深さが、前記ゲート絶縁膜の膜厚に等しくなるように一回のイオン注入法によって前記不純物を導入する工程である」と限定的に減縮する補正である。
　そして、この補正は、当初明細書の【００５１】段落及び図４の記載に基づく補正である。
　したがって、補正事項ｂ−２は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　
（３−３）補正事項ｃについて
（３−３−１）補正事項ｃ−１について
　補正事項ｃ−１は、補正前の請求項４に係る発明の発明特定事項である「導電膜を形成する工程」について、「前記ソース・ドレイン領域と前記ＬＤＤ領域との前記不純物の濃度差を決めるためにマイクロクリスタルシリコンからなる前記下層ゲート電極の膜厚を選択して、前記上層ゲート電極と前記下層ゲート電極とからなる導電膜を形成する」と限定的に減縮する補正である。
　そして、この補正は、当初明細書の【００５１】段落及び図４の記載に基づく補正である。
　したがって、補正事項ｃ−１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　
（３−３−２）補正事項ｃ−２について
　補正事項ｃ−２は、補正前の請求項４に係る発明の発明特定事項である「第四工程」について、「前記ソース・ドレイン領域において前記不純物の濃度が極大値となる前記ゲート絶縁膜の表面からの深さが、前記ゲート絶縁膜の膜厚に等しくなるように一回のイオン注入法によって前記不純物を導入する工程である」と限定的に減縮する補正である。
　そして、この補正は、当初明細書の【００５１】段落及び図４の記載に基づく補正である。
　したがって、補正事項ｃ−２は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　
（３−４）補正事項ｄについて
  補正事項ｄは、補正事項ｂ−１にともない、「複数層からなる導電膜」のうち「下層」が「マイクロクリスタルシリコン薄膜」である旨を削除する補正であって、実質的なものではない。
　
（３−５）新規事項追加の有無及び補正の目的の適否についてのまとめ
　以上、検討したとおりであるから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　
（４）独立特許要件について
（４−１）はじめに
　上記（３）において検討したとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項（以下「特許法第１７条の２第５項」という。）において準用する同法第１２６条第５項の規定に適合するか否かについて、検討する。
　
（４−２）補正後の請求項２に係る発明
　本件補正による補正後の請求項２に係る発明（以下「補正後の発明」という。）は、平成２５年２月１３日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項２に記載されている事項により特定される上記２．（１）の補正後の請求項２として記載したとおりのものである。
　
（４−３）引用刊行物に記載された事項及び発明
（４−３−１）原査定の拒絶の理由に引用され、本願の出願日前に日本国内において頒布された特開２００５−２４３９３８号公報（以下「引用刊行物」という。）には、図２ないし４とともに、以下の事項が記載されている。なお、下線は、当審において付与したものである（以下、同じ。）。
　
「【０００１】
　
本発明は、薄膜トランジスタおよびその製造方法に関する。
「【００３９】
（実施形態１）
　図２(ａ)〜（ｅ）を参照しながら、本発明による装置の第１の実施形態を説明する。
【００４０】
　
本実施形態の装置は、ｎチャネル型ゲートオーバーラップＬＤＤ構造のＴＦＴ（薄膜トランジスタＡ１）、ｎチャネル型ＬＤＤ構造のＴＦＴ（薄膜トランジスタＢ１）、およびｐチャネル型シングルドレイン構造のＴＦＴ（薄膜トランジスタＣ１）を同一基板上に備えている。
「【００４２】
　本実施形態の装置は、例えば以下の方法で製造される。
【００４３】
　
まず、薄膜トランジスタＡ１〜Ｃ１を形成する全ての領域に、図２（ａ）〜（ｅ）に示す方法で半導体層、ゲート絶縁膜およびゲート電極を形成する。
【００４４】
　
図２（ａ）に示すように、基板１の上に、下地絶縁膜２を形成する。基板１は絶縁性表面を有していればよく、基板１としてガラス基板、石英基板、シリコン基板など絶縁性基板や、表面に絶縁膜を形成した導電性基板（金属基板、ステンレス基板など）を用いても良い。
【００４５】
　
次に、下地絶縁膜２の上に非晶質構造を有する非晶質半導体膜（厚さ：例えば１０〜１００ｎｍ）３を形成する。非晶質半導体膜３ａは、例えばシリコンを主成分とする半導体材料から形成され、代表的には、非晶質シリコン膜または非晶質シリコンゲルマニウム膜などである。
【００４６】
　
続いて、非晶質半導体膜３ａを結晶化させて、結晶質半導体膜３ｐを形成する。結晶化は、例えば特許文献１に記載された技術を用いて行うことができる。この技術では、まず、結晶化を助長する金属元素を非晶質シリコン膜（アモルファスシリコン膜）に選択的に添加する。その後、加熱処理を行うことにより、金属元素を添加した領域を起点として非晶質シリコン膜の結晶化を進める。
【００４７】
　本実施形態では、まず、非晶質半導体膜３ａの表面に、結晶化を促進する触媒作用のある金属元素（例えばニッケル）を含む金属元素含有層を形成する。金属元素含有層は、例えば酢酸ニッケル塩溶液（濃度：１〜１００重量ｐｐｍ）を、非晶質半導体膜３ａの表面にスピナーで塗布することにより形成できる。代わりに、スパッタ法、蒸着法、またはプラズマ処理などにより、極めて薄い金属元素含有層を形成してもよい。また、本実施形態では、非晶質半導体膜３の表面全体に塗布により金属元素含有層を形成するが、マスクを用いて非晶質半導体膜３ａの表面のうち選択された領域のみにニッケル含有層を形成してもよい。
【００４８】
　この後、金属元素含有層を有する非晶質半導体膜３ａに加熱処理を施して、非晶質半導体膜３ａを結晶化させる。結晶化は、非晶質半導体膜３ａのうち金属元素含有層と接する部分に形成されたシリサイドを核として進行する。こうして、結晶構造を有する結晶質半導体膜３ｐが形成される。なお、結晶質半導体膜３ｐに含まれる酸素濃度は、５×１０18／ｃｍ3以下であることが望ましい。
【００４９】
　結晶化のための熱処理は、非晶質半導体膜３ａを強光で照射することによって行ってもよい。この場合は、赤外光、可視光、紫外光のいずれか、またはそれらを組み合わせて用いることが可能である。代表的なランプ光源は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプである。このようなランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させることを１回〜１０回繰り返すことにより、非晶質半導体膜３ａを瞬間的に６００〜１０００℃程度まで加熱すればよい。なお、必要であれば、非晶質半導体膜３ａを強光で照射する前に、非晶質半導体膜３ａに含有する水素を放出させるための熱処理を行ってもよい。また、水素を放出させるための熱処理と結晶化のための熱処理とを同時に行ってもよい。生産性を考慮すると、非晶質半導体膜３ａの結晶化は、強光の照射により行うことが望ましい。本実施形態では、脱水素化のための熱処理（４５０℃、１時間）を行った後、強光を用いて結晶化のための熱処理（５５０℃〜６５０℃、４〜２４時間）を行う。
【００５０】
　上記方法によって得られる結晶質半導体膜３ｐには、金属元素（ニッケル）が残存している。金属元素は結晶質半導体膜３ｐに一様に分布していないものの、平均して１×１０19／ｃｍ3を越える濃度で残存している。金属元素が残存していても、結晶質半導体膜３ｐからＴＦＴをはじめ各種半導体素子を形成することが可能であるが、後述するゲッタリング方法により、残存する金属元素を除去することが好ましい。
【００５１】
　上記結晶化のための熱処理を行うと、結晶質半導体膜３ｐの表面に酸化膜が形成されるので、その酸化膜を除去する。
この後、結晶化率（膜の全体積における結晶成分の割合）を高め、かつ結晶粒内に残される欠陥を補修するために、大気または酸素雰囲気中、結晶質半導体膜３ｐをレーザー光（第１のレーザー光）で照射する。
【００５２】
　
続いて、窒素雰囲気または真空中、結晶質半導体膜３ｐをレーザー光（第２のレーザー光）で照射する。第２のレーザー光を照射すると、第１のレーザー光の照射により形成された凹凸（リッジ）が低減され、結晶質半導体膜３ｐの表面が平坦化される。
【００５３】
　
次に、結晶質半導体膜３ｐの上に、フォトリソグラフィ技術を用いてレジストパターンを形成した後、ドライエッチングを行う。これにより、島状の半導体層４が得られる。
【００５４】
　
この後、図２（ｂ）に示すように、結晶質シリコン膜４を覆う保護膜として、第１の層間絶縁膜（厚さ：例えば１００〜２００ｎｍ）５を形成する。
【００５５】
　
第１の層間絶縁膜５の上に、第１の導電膜６（厚さ：例えば２０〜１００ｎｍ）と第２の導電膜７（厚さ：例えば１００〜５００ｎｍ）とを積層することにより、電極層を形成する。本実施形態では、スパッタ法を用いて、ＴａＮ膜からなる第１の導電膜６と、Ｗ膜からなる第２の導電膜７とを形成する。なお、第１および第２の導電膜６、７の材料は、上記材料に限定されず、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕからなる群から選ばれた金属、または前記金属を主成分とする合金や化合物であってもよい。また、第１および第２の導電膜６、７は、リン等の不純物元素をドープした多結晶シリコン膜などの半導体膜から形成されてもよい。
【００５６】
　
次に、第２の導電膜７の上にレジストによるマスク１０を形成し、ゲート電極を形成するための第１のエッチング処理を行う（図２（ｃ））。第１のエッチング処理により、第１および第２の導電膜６、７から、下層電極８および上層電極９がそれぞれ形成される。
【００５７】
　
上記エッチング条件では、レジストによるマスク１０の形状を最適化すると、基板側に印加するバイアス電圧の効果により、図２（ｄ）に示すように、上層電極９の端部は基板表面に対して１５〜４５°の角度をなすテーパー形状となる。
【００５８】
　
続いて、ステップ形状の断面を有するゲート電極を形成するために、第２のエッチング処理を行う。
このようなエッチング条件により、上層電極（Ｗ膜）９を異方的にエッチングし、かつ、上層電極９のエッチング速度より小さいエッチング速度で下層電極（ＴａＮ膜）８を異方的にエッチングすると、図２（ｅ）に示すようなステップ形状の断面を有するゲート電極２０が形成される。本明細書中では、上層電極９と、上層電極のチャネル方向の長さよりも大きいチャネル方向の長さを有する下層電極８とを含む積層構造を有するゲート電極２０を、「第１構造ゲート電極」と称する。
【００５９】
　なお、第１構造ゲート電極における上層電極９および下層電極８は、それぞれ積層構造を有していてもよい。また、図２（ｅ）に示す上層および下層電極８、９はいずれも基板表面に略垂直な側面を有しているが、これらの側面は基板表面に対して傾斜していてもよい。すなわち、これらの電極８、９は、テーパー形状を有していてもよい。上層および下層電極８、９のチャネル方向の長さはそれぞれ、形成しようとするＴＦＴの機能に応じて適宜設定でき、ＴＦＴ毎に異なっていてもよい。上層電極８のチャネル方向の長さは、例えば１μｍ以上５μｍ以下であり、下層電極９のチャネル方向の長さは、例えば１．５μｍ以上７μｍ以下である。
【００６０】
　
次に、上記方法により形成した半導体層４およびゲート電極２０を用いて、基板上に複数種類のＴＦＴを形成する。
「【００８２】
　（実施形態２）
　以下、図面を参照しながら、本発明による装置の第２の実施形態を説明する。本実施形態の装置は、実施形態１と同様に、ｎチャネル型ゲートオーバーラップＬＤＤ構造のＴＦＴ（薄膜トランジスタＡ２）、
ｎチャネル型ＬＤＤ構造のＴＦＴ（薄膜トランジスタＢ２）
【００８３】
　本実施形態では、上記３種類の薄膜トランジスタＡ２、Ｂ２、Ｃ２を、薄膜トランジスタＡ２、Ｂ２およびＣ２の形成領域にそれぞれ形成する。
【００８４】
　
まず、図２（ａ）〜（ｅ）を参照して説明した方法と同様の方法で、薄膜トランジスタＡ２〜Ｃ２の形成領域に、第１構造を有するゲート電極２０Ａ〜２０Ｃを形成する。
【００８５】
　
次に、図４（ａ）に示すように、ゲート電極２０Ａ〜２０Ｃをマスクとして、ｎ型を付与する不純物元素をドープする（第４、第５のドーピング）。これによりゲート電極２０Ａ〜２０Ｃの下層電極と重なるが上層電極と重なっていない領域に低濃度不純物領域２１３〜２１８が形成されるとともに、ゲート電極２０Ａ〜２０Ｃと重なっていない領域に高濃度不純物領域２１９〜２２４が形成される。
【００８６】
　
第４および第５のドーピングは、図３（ｃ）を参照しながら説明した第２および第３のドーピングと同様の条件で行うことができる。第４のドーピングは、ゲート電極２０Ａ〜２０Ｃの上層電極をマスクとして、例えば５０ｋeＶの加速エネルギーおよび５×１０
13
／ｃｍ
2
のドーズ量で行う。一方、第５のドーピングは、ゲート電極２０Ａ〜２０Ｃの下層電極をマスクとして、例えば７０ｋeＶの加速エネルギーおよび５×１０
13
／ｃｍ
2
のドーズ量で行う。
【００８７】
　
次に、図４（ｂ）に示すように、ゲート電極２０Ａおよび第１の層間絶縁膜５ａの上に半導体層４Ａを覆うレジストマスク２２５を形成する。この後、ゲート電極２０Ｂ、２０Ｃの下層電極をエッチングすることにより、薄膜トランジスタＢ２、Ｃ２の形成領域において、第２構造を有するゲート電極２０Ｂ’、２０Ｃ’を形成する。これにより、薄膜トランジスタＢ２の形成領域においては、低濃度不純物領域を自己整合的に形成できるとともに、薄膜トランジスタＣ２の形成領域においては、ゲート／ドレインオーバーラップ容量をなくすことができる。
【００８８】
　レジストマスク２２５を除去した後、図４（ｃ）に示すように、半導体層４Ａ、４Ｂを覆う新たなレジストマスク２３０、２３１を形成する。この後、半導体層４Ｃのうちゲート電極２０Ｃ’と重なっていない領域にｐ型不純物元素を添加する。これにより、薄膜トランジスタＣ２の高濃度不純物領域２３２、２３３が得られる。ｐ型不純物元素としては、代表的には周期表の１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程におけるドーピングは、例えば６０ｋeＶの加速エネルギーおよび５×１０15／ｃｍ2のドーズ量で行う。なお、ドーズ量は、半導体層４Ｃのうち高濃度および低濃度でｎ型不純物元素をドープされた領域を、ｐ型の高濃度不純物領域に変えることができるように設定される。
【００８９】
　次に、実施形態１で説明した方法と同様の方法で、半導体層に添加された不純物元素の活性化、半導体層の水素化、第２層間絶縁膜の形成、コンタクトホールの形成、ソース・ドレイン配線および画素電極の形成を行う。
【００９０】
　本実施形態では、要求される回路仕様に応じて各回路を構成するＴＦＴ構造を最適化しているので、それらの回路を備えた装置の動作性能および信頼性を向上できる。
【００９１】
　具体的には、薄膜トランジスタＡ２は、ゲート電極２０Ａの下層電極とオーバーラップしているＬＤＤ領域２１３、２１４を有する（ゲートオーバーラップＬＤＤ構造）ｎチャネル型ＴＦＴである。従って、電流駆動力が大きいので高速動作を実現でき、かつホットキャリア劣化耐性が極めて高いので信頼性に優れている。また、シングルドレイン構造のＴＦＴと比べて、低オフ電流動作を実現できる。そのため、例えば駆動回路用ＴＦＴとして好適に用いられる。なお、薄膜トランジスタＡ２におけるＬＤＤ領域のチャネル方向のサイズは、ゲート電極２０Ａの下層電極のチャネル方向の長さを変更することにより、回路仕様に応じて適宜選択できる。
【００９２】
　
薄膜トランジスタＢ２は、ゲート電極２０ＢとオーバーラップしていないＬＤＤ領域２１５、２１６を有する（ＬＤＤ構造）ｎチャネル型ＴＦＴである。従って、オフリーク電流が大幅に低減されるのでオフ特性に優れているとともに、ホットキャリアによる劣化が抑制されるので信頼性が高い。そのため、例えば画素用ＴＦＴやサンプリングスイッチとして好適に用いられる。
【００９３】
　また、薄膜トランジスタＣ１は、ゲート電極２０Ｃ’と自己整合的に形成されたチャネル領域２１２と、高純度不純物領域２３２、２３３とを有しており、ＬＤＤ領域を備えていない（シングルドレイン構造）ｐチャネル型ＴＦＴである。従って、ゲートオーバーラップＬＤＤ構造のＴＦＴと比べると、ゲート／ドレインオーバーラップ容量が実質的にないので、消費電力が小さい。また、電流駆動力が高いので高速駆動が可能である。そのため、ｐチャネル型ＴＦＴを必要とする種々の周辺回路に適用できる。
【００９４】
　上記各ＬＤＤ領域および高純度不純物領域の不純物濃度は適宜選択できる。ただし、本実施形態では、薄膜トランジスタＡ２、Ｂ２のＬＤＤ領域２１３〜２１６の不純物濃度は略等しく、例えば５×１０18／ｃｍ3である。また、薄膜トランジスタＡ２、Ｂ２の高濃度不純物領域２１９〜２２２の不純物濃度は略等しく、例えば２×１０20／ｃｍ3である。
【００９５】
　
なお、本実施形態では、ＬＤＤ領域および高濃度不純物領域は、上層電極および下層電極をそれぞれマスクとする２回のドーピングによって形成しているが、例えば不純物元素の一部のみが下層電極を通過するような加速エネルギーを設定することにより、１回のドーピングで、ＬＤＤ領域および高濃度不純物領域を同時に形成してもよい。
　
（４−３−２）そうすると、引用刊行物には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
「絶縁性基板からなる基板１の上に、下地絶縁膜２を形成し、
前記下地絶縁膜２の上に非晶質構造を有する非晶質半導体膜３ａを形成し、
前記非晶質半導体膜３ａを結晶化させて、結晶質半導体膜３ｐを形成し、
前記結晶質半導体膜３ｐの上に、レジストパターンを形成した後、ドライエッチングを行って、島状の結晶質シリコン膜４を形成し、
前記結晶質シリコン膜４を覆う保護膜として、第１の層間絶縁膜５を形成し、
前記第１の層間絶縁膜５の上に、第１の導電膜６と第２の導電膜７とを積層して形成し、
　第１のエッチング処理により、前記第１の導電膜６及び前記第２の導電膜７から、下層電極８及び上層電極９をそれぞれ形成するとともに、前記上層電極９の端部を基板表面に対して１５〜４５°の角度をなすテーパー形状とし、
　第２のエッチング処理により、前記上層電極９を異方的にエッチングし、かつ、前記上層電極９のエッチング速度より小さいエッチング速度で前記下層電極８を異方的にエッチングすることにより、前記上層電極９と、前記上層電極９のチャネル方向の長さよりも大きいチャネル方向の長さを有する前記下層電極８とを含む積層構造を有するゲート電極２０Ｂを形成し、
　前記ゲート電極２０Ｂの前記上層電極９をマスクとして、ｎ型を付与する不純物元素をドープする第４のドーピングと、前記ゲート電極２０Ｂの前記下層電極８をマスクとして、ｎ型を付与する不純物元素をドープする第５のドーピングを行うことにより、前記ゲート電極２０Ｂの前記下層電極８と重なるが前記上層電極９と重なっていない領域に低濃度不純物領域（ＬＤＤ領域）２１５及び２１６を形成するとともに、前記ゲート電極２０Ｂと重なっていない領域に高濃度不純物領域２２１及び２２２を形成し、
　前記ゲート電極２０Ｂの前記下層電極８をエッチングし、第２構造を有するゲート電極２０Ｂ’を形成することにより、前記ゲート電極２０Ｂ’とオーバーラップしていない前記低濃度不純物領域（ＬＤＤ領域）２１５及び２１６を有する薄膜トランジスタＢ２を形成する、
　ｎチャネル型ＬＤＤ構造のＴＦＴの製造方法。」
　
（４−４）対比
（４−４−１）刊行物発明の「絶縁性基板からなる基板１」及び「下地絶縁膜２」は、併せて補正後の発明の「絶縁性基板」に相当する。また、引用刊行物における【００４８】段落の「この後、金属元素含有層を有する非晶質半導体膜３ａに加熱処理を施して、非晶質半導体膜３ａを結晶化させる。・・・」及び【００５１】段落の「上記結晶化のための熱処理を行うと、結晶質半導体膜３ｐの表面に酸化膜が形成されるので、その酸化膜を除去する。この後、
結晶化率（膜の全体積における結晶成分の割合）を高め、かつ結晶粒内に残される欠陥を補修する
　
（４−４−２）刊行物発明において、「第１の層間絶縁膜５」は、「結晶質シリコン膜４を覆う保護膜」と特定されてはいるものの、補正後の発明の「ゲート絶縁膜」に相当することは明らかであるから、刊行物発明の「前記結晶質シリコン膜４を覆う保護膜として、第１の層間絶縁膜５を形成」することは、補正後の発明の「この非結晶半導体薄膜上にゲート絶縁膜を形成する第二工程」に相当する。
　
（４−４−３）刊行物発明の「上層電極９」及び「前記上層電極９のチャネル方向の長さよりも大きいチャネル方向の長さを有する前記下層電極８」は、各々補正後の発明の「幅の狭い上層ゲート電極」及び「幅の広い下層ゲート電極」に相当する。また、刊行物発明の「第１の導電膜６と第２の導電膜７」は、補正後の発明の「前記上層ゲート電極と前記下層ゲート電極とからなる導電膜」に相当し、刊行物発明の「第１のエッチング処理」及び「第２のエッチング処理」は、補正後の発明の「選択的にエッチングすること」に相当する。そうすると、刊行物発明の「前記第１の層間絶縁膜５の上に、第１の導電膜６と第２の導電膜７とを積層して形成し、第１のエッチング処理により、前記第１の導電膜６及び前記第２の導電膜７から、下層電極８及び上層電極９をそれぞれ形成するとともに、前記上層電極９の端部を基板表面に対して１５〜４５°の角度をなすテーパー形状とし、第２のエッチング処理により、前記上層電極９を異方的にエッチングし、かつ、前記上層電極９のエッチング速度より小さいエッチング速度で前記下層電極８を異方的にエッチングすることにより、前記上層電極９と、前記上層電極９のチャネル方向の長さよりも大きいチャネル方向の長さを有する前記下層電極８とを含む積層構造を有するゲート電極２０Ｂを形成」することは、補正後の発明の「このゲート絶縁膜上に、幅の広い下層ゲート電極と幅の狭い上層ゲート電極とからなるゲート電極を形成する第三工程」に相当するとともに、「前記ゲート絶縁膜上に、前記上層ゲート電極と前記下層ゲート電極とからなる導電膜を形成する工程と、これらの導電膜を選択的にエッチングすることによって前記ゲート電極を形成する工程」という点で共通する。
　
（４−４−４）刊行物発明の「ｎ型を付与する不純物元素」、「高濃度不純物領域２２１及び２２２」及び「低濃度不純物領域（ＬＤＤ領域）２１５及び２１６」は、各々補正後の発明の「不純物」、「ソース・ドレイン領域」及び「ＬＤＤ領域」に相当するから、刊行物発明の「前記ゲート電極２０Ｂの前記上層電極９をマスクとして、ｎ型を付与する不純物元素をドープする第４のドーピングと、前記ゲート電極２０Ｂの前記下層電極８をマスクとして、ｎ型を付与する不純物元素をドープする第５のドーピングを行うことにより、前記ゲート電極２０Ｂの前記下層電極８と重なるが前記上層電極９と重なっていない領域に低濃度不純物領域（ＬＤＤ領域）２１５及び２１６を形成するとともに、前記ゲート電極２０Ｂと重なっていない領域に高濃度不純物領域２２１及び２２２を形成」することと、補正後の発明の「前記ゲート電極及び前記ゲート絶縁膜を通して前記非結晶半導体薄膜に不純物を導入することにより、前記非結晶半導体薄膜にソース・ドレイン領域及びＬＤＤ領域を同時に形成する第四工程」は、「前記ゲート電極及び前記ゲート絶縁膜を通して前記非結晶半導体薄膜に不純物を導入することにより、前記非結晶半導体薄膜にソース・ドレイン領域及びＬＤＤ領域を形成する第四工程」という点で共通する。
　
（４−４−５）刊行物発明において、「前記ゲート電極２０Ｂの前記下層電極８をエッチング」する際に、「上層電極９」をマスクにしていることは明らかであるから、刊行物発明の「前記ゲート電極２０Ｂの前記下層電極８をエッチングし、第２構造を有するゲート電極２０Ｂ’を形成することにより、前記ゲート電極２０Ｂ’とオーバーラップしていない前記低濃度不純物領域（ＬＤＤ領域）２１５及び２１６を有する薄膜トランジスタＢ２を形成する」ことは、補正後の発明の「前記上層ゲート電極をマスクとして前記下層ゲート電極をエッチングして除去する第五工程」に相当する。
　
（４−４−６）刊行物発明の「ｎチャネル型ＬＤＤ構造のＴＦＴの製造方法」は、補正後の発明の「薄膜トランジスタの製造方法」に相当する。
　
（４−４−７）そうすると、補正後の発明と刊行物発明とは、
「絶縁性基板上に非結晶半導体薄膜を形成する第一工程と、
　この非結晶半導体薄膜上にゲート絶縁膜を形成する第二工程と、
　このゲート絶縁膜上に、幅の広い下層ゲート電極と幅の狭い上層ゲート電極とからなるゲート電極を形成する第三工程と、
　前記ゲート電極及び前記ゲート絶縁膜を通して前記非結晶半導体薄膜に不純物を導入することにより、前記非結晶半導体薄膜にソース・ドレイン領域及びＬＤＤ領域を形成する第四工程と、
　前記上層ゲート電極をマスクとして前記下層ゲート電極をエッチングして除去する第五工程と、を含み、
　前記第三工程は、
　前記ゲート絶縁膜上に、前記上層ゲート電極と前記下層ゲート電極とからなる導電膜を形成する工程と、
　これらの導電膜を選択的にエッチングすることによって前記ゲート電極を形成する工程と、を含む
　薄膜トランジスタの製造方法。」
である点で一致し、次の３点で相違する。
　
（相違点１）補正後の発明では、「前記非結晶半導体薄膜にソース・ドレイン領域及びＬＤＤ領域を同時に形成する」のに対し、刊行物発明では、「第４のドーピングと、」「第５のドーピングを行うことにより、」「低濃度不純物領域（ＬＤＤ領域）２１５及び２１６を形成するとともに、前記ゲート電極２０Ｂと重なっていない領域に高濃度不純物領域２２１及び２２２を形成し」ている点。
　
（相違点２）補正後の発明では、「前記ソース・ドレイン領域と前記ＬＤＤ領域との前記不純物の濃度差を決めるためにマイクロクリスタルシリコンからなる前記下層ゲート電極の膜厚を選択して」いるのに対し、刊行物発明では、そのような特定がなされていない点。
　
（相違点３）
補正後の発明では、「前記第四工程は、前記ソース・ドレイン領域において前記不純物の濃度が極大値となる前記ゲート絶縁膜の表面からの深さが、前記ゲート絶縁膜の膜厚に等しくなるように一回のイオン注入法によって前記不純物を導入する工程である」のに対し、刊行物発明では、そのような特定がなされていない点。
　
（４−５）判断
　以下、上記相違点について、検討する。
（４−５−１）相違点１について
引用刊行物の【００９５】段落には、「なお、本実施形態では、ＬＤＤ領域および高濃度不純物領域は、上層電極および下層電極をそれぞれマスクとする２回のドーピングによって形成しているが、例えば不純物元素の一部のみが下層電極を通過するような加速エネルギーを設定することにより、１回のドーピングで、ＬＤＤ領域および高濃度不純物領域を同時に形成してもよい。」と記載されており、刊行物発明において、「第４のドーピング」と「第５のドーピング」を１回のドーピングで行って、「低濃度不純物領域（ＬＤＤ領域）２１５及び２１６」と「高濃度不純物領域２２１及び２２２」を同時に形成することにより、補正後の発明のように、「前記非結晶半導体薄膜にソース・ドレイン領域及びＬＤＤ領域を同時に形成する」構成とすることは、当業者が必要に応じて、適宜なし得たことである。
　よって、相違点１は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−５−２）相違点２について
　引用刊行物の【００５５】段落には、「・・・本実施形態では、スパッタ法を用いて、ＴａＮ膜からなる第１の導電膜６と、Ｗ膜からなる第２の導電膜７とを形成する。なお、第１および第２の導電膜６、７の材料は、上記材料に限定されず、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕからなる群から選ばれた金属、または前記金属を主成分とする合金や化合物であってもよい。また、
第１および第２の導電膜６、７は、リン等の不純物元素をドープした多結晶シリコン膜などの半導体膜から形成されてもよい。
　
（ア）周知例１
　本願の出願日前に日本国内において頒布された特開２００２−２６３３２号公報には、図４とともに、以下の事項が記載されている。
「【０００５】ＬＤＤ領域を有する多結晶ＳｉＴＦＴとして、いわゆるＧＯＬＤ（Gate Over-Lapped Drain）構造のＴＦＴが知られている（特開平７−２０２２１０号公報）。ＧＯＬＤ−ＴＦＴでは、以下に述べるように、ＬＤＤ領域がゲート電極直下に形成されているため、ＴＦＴがオン状態のときＬＤＤ領域もチャネル領域の一部として機能しオン電流の低下を防ぐことができる。また、ＴＦＴがオフ状態のときには、ＬＤＤ領域が単なる抵抗として働きオフ電流を低いレベルに保つことが可能となる。
【０００６】図４はＧＯＬＤ−ＴＦＴの構造を示す模式断面図である。同図に見られるように、ガラス基板11上に多結晶Ｓｉ膜12、ゲート絶縁膜13、２層ゲート電極14が形成されている。２層ゲート電極14は下層ゲート電極15とそれより幅の狭い上層ゲート電極16から成っている。下層ゲート電極15及び上層ゲート電極16の材料として、通常、モリブデン（Ｍｏ）やアルミニウム（Ａｌ）等の金属膜が用いられるが、
下層ゲート電極材として微結晶Ｓｉを用いる方法も提案されている
【０００７】
ＳＤ領域17とＬＤＤ領域18は、多結晶Ｓｉ膜12に対し２層ゲート電極14をマスクにして不純物のイオン注入を行うことにより形成される。
　ここで、「微結晶Ｓｉ」がマイクロクリスタルシリコンを指すことは明らかである。
　
（イ）周知例２
　本願の出願日前に日本国内において頒布された特開２００４−３３６０７３号公報には、以下の事項が記載されている。
「【特許請求の範囲】
　・・・
【請求項７】
絶縁性基板上にポリシリコン薄膜を形成する工程と、前記ポリシリコン薄膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にプラズマＣＶＤ法によりマイクロクリスタルシリコン薄膜を形成する工程と、前記マイクロクリスタルシリコン薄膜上にスパッタ法により金属薄膜を形成する工程と、
【請求項８】
前記２層ゲート電極を形成する工程において、前記金属薄膜が前記マイクロクリスタルシリコン薄膜よりも幅が小さくなるようにエッチングすることを特徴とする請求項７に記載のトップゲート型薄膜トランジスタの製造方法。
【請求項９】
前記２層ゲート電極を形成する工程において、前記金属薄膜を前記マスクより幅が小さくなるようにエッチングした後に、前記マイクロクリスタルシリコン薄膜をエッチングすることを特徴とする請求項８に記載のトップゲート型薄膜トランジスタの製造方法。
【請求項１０】
前記マスクを剥離する工程と、
前記マスクを剥離した後に前記ポリシリコン薄膜に不純物の導入を行い、前記ゲート絶縁膜のみを介した不純物導入領域での高濃度不純物領域と、前記マイクロクリスタルシリコン薄膜及び前記ゲート絶縁膜を介した不純物導入領域での低濃度不純物領域と、を同時に形成する
「【発明の効果】
【００２７】
　以上説明したように、本発明に係るトップゲート型薄膜トランジスタの製造方法によれば、ゲート電極にマイクロクリスタルシリコン薄膜と金属薄膜とからなる２層ゲート電極を使用することにより、低抵抗で、高信頼性のゲート電極を有するＴＦＴを、高スループット及び低コストで製造することができる。また、上層ゲート電極のみをサイドエッチすることにより、低抵抗及び高信頼性のゲート電極を有するＬＤＤ−ＴＦＴを低コストで製造することができる。」
　
　そうすると、刊行物発明において、「下層電極８」として、マイクロクリスタルシリコンを用い、さらに、「低濃度不純物領域（ＬＤＤ領域）２１５及び２１６」と「高濃度不純物領域２２１及び２２２」の不純物の濃度差を決めるために「下層電極８」の膜厚を選択することにより、補正後の発明のように、「前記ソース・ドレイン領域と前記ＬＤＤ領域との前記不純物の濃度差を決めるためにマイクロクリスタルシリコンからなる前記下層ゲート電極の膜厚を選択」することは、当業者が必要に応じて、適宜なし得たことである。
　よって、相違点２は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−５−３）相違点３について
　一般に、薄膜トランジスタの製造方法において、ソース・ドレイン領域をイオン注入により形成する際に、注入する不純物の濃度プロファイルをどのような形状にし、不純物濃度が極大値となる深さをどのあたりに設定するかということは、薄膜トランジスタに要求されるリーク電流、耐圧、しきい値、電極材料の種類などに応じて、当業者が、適宜設定しうる設計的事項であるところ、不純物濃度が極大値となる深さをゲート絶縁膜とポリシリコン薄膜の界面にくるように設定することは、以下の周知例に記載されているように、通常行われていることである。
　また、上記（４−５−１）で述べたように、引用刊行物の【００９５】段落には、「・・・１回のドーピングで、ＬＤＤ領域および高濃度不純物領域を同時に形成してもよい。」と記載されている。
　
（ウ）周知例
　本願の出願日前に日本国内において頒布された特開平９−１１６１６１号公報には、図２とともに、以下の事項が記載されている。
「【０１１６】図２は、本発明の第１の実施の形態の薄膜トランジスタの製造方法を説明するための断面図である。
【０１１７】まず、図２Ａに示すように、ガラス基板１０上にポリシリコン薄膜２０を選択的に形成し、ポリシリコン薄膜２０上に化学気相成長法により二酸化シリコンからなるゲート絶縁膜４０を形成し、ゲート絶縁膜４０上にタンタル膜６０をスパッタ法により形成し、タンタル膜６０上にアルミニウム膜７０をスパッタ法により形成し、アルミニウム膜７０上にレジスト１５を選択的に形成する。
【０１１８】次に、図２Ｂに示すように、レジスト１５をマスクにしてアルミニウム膜７０およびタンタル膜６０を選択的にエッチング除去して、同じ幅のタンタル膜６１とアルミニウム膜７１とからなる金属膜積層体６７を形成する。その後、レジスト１５を除去する。
【０１１９】次に、図２Ｃに示すように、金属膜積層体６７を陽極酸化して、ゲート絶縁膜４０上にタンタルゲート電極５１と、タンタルゲート５１の両側の酸化タンタル膜５２、５３をそれぞれ形成し、タンタルゲート電極５１上にはアルミニウムゲート電極７２を形成し、アルミニウムゲート電極７２の上面、両側面にはそれぞれ酸化アルミニウム膜８１、８２、８３を形成する。
【０１２０】次に、図２Ｄに示すように、タンタルゲート電極５１、酸化タンタル膜５２、５３、アルミニウムゲート電極７２、酸化アルミニウム膜８１、８２、８３およびゲート絶縁膜４０をマスクにしてイオン注入法により燐イオンをポリシリコン薄膜２０に導入する。このようにして、一回のイオン注入により、酸化タンタル膜５２より外側のゲート絶縁膜４０の下のポリシリコン薄膜２０にｎ+ ドレイン領域用不純物領域２３’が形成され、酸化アルミニウム膜８２より外側の酸化タンタル膜５２の下のポリシリコン薄膜２０にｎ- ドレイン領域用不純物領域２２’が形成され、酸化タンタル膜５３より外側のゲート絶縁膜４０の下のポリシリコン薄膜２０にｎ+ ソース領域用不純物領域２５’が形成され、酸化アルミニウム膜８３より外側の酸化タンタル膜５３の下のポリシリコン薄膜２０にｎ- ソース領域用不純物領域２４’が形成される。
【０１２１】その後、熱処理によりイオン注入された不純物を活性化して、ｎ+ ドレイン領域用不純物領域２３’をｎ+ ドレイン領域２３とし、ｎ- ドレイン領域用不純物領域２２’をｎ- ドレイン領域２２とし、ｎ+ ソース領域用不純物領域２５’をｎ+ ソース領域２５とし、ｎ- ソース領域用不純物領域２４’をｎ- ソース領域２４として、図１の薄膜トランジスタ１００を形成する。
【０１２２】このように、陽極酸化速度の大きいタンタルを下側とし、陽極酸化速度の小さいアルミニウムを上側とする２層構造のゲート電極構造とすることにより容易に本実施例の薄膜トランジスタ１００が製造される。また、イオン注入も一回で済む。
【０１２３】
イオン注入により、ゲート絶縁膜４０の下のポリシリコン薄膜２０にｎ
+ 
ドレイン領域用不純物領域２３’を形成するには、通常は、不純物分布のピークが、ポリシリコン薄膜２０の表面、すなわち、ゲート絶縁膜４０とポリシリコン薄膜２０との界面に来るように、イオンドーピングの加速電圧を設定する。
　σ＝ａ・ｘ2 ＋ｂ・ｘ　　　　　　　　　　　…（１）
（ここで、ａ＝−８．８８８９×１０-5（Å-1） 、ｂ＝０．４４である。）
の関係がある。」
　
　そうすると、刊行物発明において、「高濃度不純物領域２２１及び２２２」において不純物の濃度が極大値となる位置を、「結晶質シリコン膜４」と「第１の層間絶縁膜５」の界面に設定すること、すなわち、イオン注入する際に、不純物濃度が極大値となる深さが、「第１層間絶縁膜５」の厚さに等しくなるようにすることにより、補正後の発明のように、「前記第四工程は、前記ソース・ドレイン領域において前記不純物の濃度が極大値となる前記ゲート絶縁膜の表面からの深さが、前記ゲート絶縁膜の膜厚に等しくなるように一回のイオン注入法によって前記不純物を導入する工程である」構成とすることは、当業者が必要に応じて、適宜なし得たことである。
　よって、相違点３は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−６）独立特許要件についてのまとめ
　以上検討したとおり、補正後の発明と刊行物発明との相違点は、当業者が周知技術を勘案することにより、容易に想到し得た範囲に含まれる程度のものにすぎず、補正後の発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際、独立して特許を受けることができない。
　
（５）補正の却下についてのむすび
　本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるが、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものである。
　したがって、本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明
　平成２５年２月１３日になされた手続補正は上記のとおり却下されたので、本願の請求項１ないし１０に係る発明は、平成２４年７月２日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１ないし１０に記載されている事項により特定されるとおりのものであって、そのうちの請求項３に係る発明（以下「本願発明」という。）は、その特許請求の範囲の請求項３に記載されている事項により特定される上記２．（１）の補正前の請求項３として記載したとおりのものである。
　
４．刊行物に記載された発明
　これに対して、原査定の拒絶の理由に引用された刊行物には、上記２．（４−３−１）及び（４−３−２）に記載したとおりの事項及び発明が記載されているものと認められる。
　
 ５．判断
　上記２．（３）において検討したとおり、補正後の請求項１に係る発明は、補正前の請求項３に係る発明の発明特定事項である「導電膜を形成する工程」及び「第四工程」について、各々「前記ソース・ドレイン領域と前記ＬＤＤ領域との前記不純物の濃度差を決めるためにマイクロクリスタルシリコンからなる前記下層ゲート電極の膜厚を選択して、前記上層ゲート電極と前記下層ゲート電極とからなる導電膜を形成する」及び「前記ソース・ドレイン領域において前記不純物の濃度が極大値となる前記ゲート絶縁膜の表面からの深さが、前記ゲート絶縁膜の膜厚に等しくなるように一回のイオン注入法によって前記不純物を導入する工程である」と限定的に減縮する補正である。逆に言えば本件補正前の請求項３に係る発明（本願発明）は，補正後の発明から上記の限定をなくしたものである。
　そうすると、上記２．（４）において検討したように、補正後の発明が，引用刊行物に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、当然に、引用刊行物に記載された発明に基づいて、当業者が容易に発明をすることができたものといえる。
　したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。