【事件の表示】
　特願２００５−５０１２２４「緩衝層を含むウェハから層を取り除いた後のウェハの機械的リサイクル」拒絶査定不服審判事件〔平成１６年　３月　４日国際公開、ＷＯ２００４／０１９４０３、平成１７年１２月　８日国内公表、特表２００５−５３７６８５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、２００３年８月２６日（パリ条約による優先権主張外国庁受理、２００２年８月２６日　フランス国、２００２年１２月９日　アメリカ合衆国）を国際出願日とする出願であって、平成２１年１１月１１日付けの拒絶理由通知に対して、平成２２年３月１７日に意見書及び手続補正書が提出されたが、平成２３年３月２日付けで拒絶査定がされ、これに対し、同年６月２３日に審判請求がされるとともに手続補正書が提出され、平成２４年２月１６日付けの審尋に対して回答書は提出されなかったものである。
　
　
第２．平成２３年６月２３日に提出された手続補正書による補正（以下「本件補正」という。）についての補正却下の決定
　
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
１．本件補正の内容
　本件補正は、特許請求の範囲を補正するものであり、その内容は以下のとおりである。
　
〈補正事項１〉
　請求項１において、補正前の「前記緩衝構造（Ｉ）は」との記載を、補正後の「前記緩衝構造（Ｉ）は、前記基板（１）上に位置した緩衝層（２）を備え」と補正する。
　
〈補正事項２〉
　請求項１において、補正前の「前記基板（１）との関係でその表面の一方の周囲に第１の格子パラメータを有し」との記載を、補正後の「その表面の一方の周囲に、前記基板（１）の格子パラメータと同一の第１の格子パラメータを呈し」と補正する。
　
〈補正事項３〉
　請求項１において、補正前の「前記有益層との関係でその他方の表面の周囲に第２の格子パラメータを有し」との記載を、補正後の「その他方の表面の周囲に、前記基板（１）の前記第１の格子パラメータと異なる第２の格子パラメータを有し」と補正する。
　
〈補正事項４〉
　請求項１において、「前記ドナーウェハ（１０）は、前記緩衝層（２）の上部に位置する取り除き後層（７）を備え」との記載を追加する。
　
〈補正事項５〉
　請求項１において、補正前の「物質の除去は機械的手段を用いる」との記載を、補正後の「物質の除去は、浮き彫り部（７ａ）及び（７ｂ）を備える前記取り除き後層（７）の一部分又は前記取り除き後層（７）の全体を除去するため、機械的手段を用いる」と補正する。
　
〈補正事項６〉
　請求項１において、補正前の「前記物質の除去後には、前記緩衝構造（Ｉ）の少なくとも一部が残存し」との記載を、補正後の「前記物質の除去後には、前記緩衝層（２）の全体が保存され」と補正する。
　
〈補正事項７〉
　請求項１において、補正前の「この緩衝構造（Ｉ’）の少なくとも一部は、後の新たな有益層取り除き中に緩衝構造（Ｉ）として再利用可能である」との記載を、補正後の「前記緩衝層（２）の全体が、後の新たな有益層取り除き中に緩衝層（２）として再利用可能である」に補正する。
　
〈補正事項８〉
　請求項８において、補正前の「緩衝層（２）」との記載を、補正後の「前記緩衝層（２）」と補正する。
　
〈補正事項９〉
　補正前の請求項１０、１２を削除し、これに伴い、補正前の請求項１１、１３〜３１を補正後の請求項１０、１１〜２９とした。
　
〈補正事項１０〉
　補正前の請求項１４の「前記緩衝構造（Ｉ）」との記載を、対応する請求項１２の「前記緩衝層（２）」と補正する。
　
２．新規事項の有無
　補正事項１〜１０は、いずれも、本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてしたものと認められるから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項の規定に適合する。
　
３．補正目的の適否
〈補正事項１について〉
　補正事項１は、補正前の「前記緩衝構造（Ｉ）」が、「前記基板（１）上に位置した緩衝層（２）を備え」ることを限定するものであるから、特許請求の範囲の減縮（請求項に記載した発明を特定するために必要な事項を限定するものであつて、その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。以下、同じ。）を目的としている。
　
〈補正事項２について〉
　補正事項２は、補正前の「前記基板（１）との関係で」の「第１の格子パラメータ」を、補正後にあっては、「前記基板（１）の格子パラメータと同一の第１の格子パラメータ」に補正するものであり、すなわち、補正前の「前記基板（１）との関係」を、「前記基板（１）の格子パラメータと同一」に限定するものであるから、特許請求の範囲の減縮を目的とする補正である。
　
〈補正事項３について〉
　補正事項３は、補正前の「前記有益層との関係で」の「第２の格子パラメータ」を、補正後にあっては、「前記基板（１）の前記第１の格子パラメータと異なる第２の格子パラメータ」と補正するものである。
　すなわち、「第２の格子パラメータ」は、補正前は「前記有益層との関係」を有していたものが、補正後は、「前記有益層との関係」の有無とは無関係の、「前記基板（１）の前記第１の格子パラメータと異なる」ものとされた。
　したがって、補正事項３は、「第２の格子パラメータ」は「前記有益層との関係」を有するという、補正前の請求項１の発明特定事項を削除するものであるから、「請求項に記載した発明を特定するために必要な事項を限定する」補正であるとは認められない。
　よって、補正事項３は、特許請求の範囲の減縮を目的とする補正であるとは認められない。
　そして、補正事項３が、請求項の削除、誤記の訂正、あるいは、明りようでない記載の釈明を目的としていないことは、明らかである。
　
〈補正事項４について〉
　補正後の請求項１には、「前記ドナーウェハ（１０）は、前記緩衝層（２）の上部に位置する取り除き後層（７）を備え」との記載の後に「取り除きが行なわれた前記ドナーウェハ（１０）の側で物質を除去する」及び「物質の除去は、浮き彫り部（７ａ）及び（７ｂ）を備える前記取り除き後層（７）の一部分又は前記取り除き後層（７）の全体を除去する」と記載されている。
　したがって、補正事項４は、「取り除きが行なわれ」る前の「前記ドナーウェハ（１０）」は、「前記緩衝層（２）の上部に位置する取り除き後層（７）を備え」ていることを限定したものであるから、特許請求の範囲の減縮を目的とする補正である。
　
〈補正事項５について〉
　補正事項５は、補正前の「物質の除去」とは、「浮き彫り部（７ａ）及び（７ｂ）を備える前記取り除き後層（７）の一部分又は前記取り除き後層（７）の全体を除去する」ことであることを限定したものであるから、特許請求の範囲の減縮を目的とする補正である。
　
〈補正事項６について〉
　補正事項６は、補正前の「前記緩衝構造（Ｉ）の少なくとも一部が残存し」を、「前記緩衝層（２）の全体が保存され」ることに限定したものであるから、特許請求の範囲の減縮を目的とする補正である。
　
〈補正事項７について〉
　補正事項７は、補正前は、「この緩衝構造（Ｉ’）の少なくとも一部」が「再利用可能」であったものを、「前記緩衝層（２）の全体」が「再利用可能である」と限定したものであるから、特許請求の範囲の減縮を目的とする補正である。
　
〈補正事項８及び１０について〉
　補正事項８及び１０は、誤記の訂正を目的とする補正である。
　
〈補正事項９について〉
　補正事項９は、請求項の削除を目的とする補正である。
　
〈補正目的の検討のまとめ〉
　したがって、本件補正は、請求項の削除、特許請求の範囲の減縮、明りょうでない記載の釈明、誤記の訂正のいずれをも目的としていない補正事項３の補正を含んでいる。
　よって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反している。
　
４．独立特許要件
　以上のように、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反している。
　しかしながら、仮に、補正事項３が、本件補正が特許請求の範囲の減縮を目的とする補正であるとした場合、前項で指摘したように、請求項１についての本件補正は、すべて、特許請求の範囲の減縮を目的とする補正となるから、本件補正後の特許請求の範囲に記載された発明が、特許出願の際独立して特許を受けることができるものか否かについてを、本件補正後の請求項１に係る発明（以下「本件補正発明」という。）について、以下に検討する。
　
（１）本件補正発明
　本件補正発明は、次のとおりである。
　
【請求項１】
「半導体材料から選択された材料の少なくとも１つの有益層を取り除いた後にドナーウェハ（１０）をリサイクルする方法であって、前記ドナーウェハ（１０）は、基板（１）、緩衝構造（Ｉ）、および取り除き前には有益層を連続的に備え、
　前記緩衝構造（Ｉ）は、前記基板（１）上に位置した緩衝層（２）を備え、その表面の一方の周囲に、前記基板（１）の格子パラメータと同一の第１の格子パラメータを呈し、その他方の表面の周囲に、前記基板（１）の前記第１の格子パラメータと異なる第２の格子パラメータを有し、
　前記ドナーウェハ（１０）は、前記緩衝層（２）の上部に位置する取り除き後層（７）を備え、
　前記方法は、取り除きが行なわれた前記ドナーウェハ（１０）の側で物質を除去することを含み、物質の除去は、浮き彫り部（７ａ）及び（７ｂ）を備える前記取り除き後層（７）の一部分又は前記取り除き後層（７）の全体を除去するため、機械的手段を用いることを含み、それにより、前記物質の除去後には、前記緩衝層（２）の全体が保存され、前記緩衝層（２）の全体が、後の新たな有益層取り除き中に緩衝層（２）として再利用可能であることを特徴とする、方法。」
　
（２）引用刊行物の表示
　　１．国際公開第０２／１５２４４号
　　２．特開２０００−３４９２６７号公報
　　３．国際公開第０１／１１９３０号
　
（３）各引用刊行物の記載事項と引用発明
（３−１）引用例１の記載事項
　本願の原査定の根拠となった拒絶の理由である「理由２）」において、「引用例３」として引用され、本願の最先の優先権主張の日前に外国において頒布された刊行物である、国際公開第０２／１５２４４号（以下「引用例１」という。）には、“PROCESS FOR PRODUCING SEMICONDUCTOR ARTICLE USING GRADED EXPITAXIAL GROWTH”（発明の名称、翻訳「グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス」）に関して、図面とともに、次の記載がある（下線は、参考のため、当審において付したもの。以下、他の刊行物についても同様である。）。
　
　　ア．発明の背景
・“The present invention relates to a production of a general substrate of relaxed Si1-xGex-on-insulator(SGOI) for various electronics or optoelectronics applications, and the production of monocrystalline III-V or II-VI material-on-insulator substrate.”（明細書の第１頁第１０〜１２行）
翻訳：「本発明は、種々のエレクトロニクスまたはオプトエレクトロニクス用途向けの緩和Ｓｉ１−ｘＧｅｘオンインシュレータ（ＳＧＯＩ）汎用基板の製造、および単結晶のIII−Ｖ族またはII−VI族マテリアルオンインシュレータ基板の製造に関する。」
　
　　イ．発明が解決しようとする課題
・“From the above, there is a need for a simple technique for relaxed SGOI substrate production, a need for a technique for production of high quality SGOI and other III-V material-on-insulator, and a need for a technique for wide range of material transfer.”（明細書の第２頁第２９〜３２行）
翻訳：「以上から、簡単な緩和ＳＧＯＩ基板の作製方法、高品質のＳＧＯＩおよびその他のIII−Ｖ族マテリアルオンインシュレータの作製方法、および広範囲の材料を転写する方法が必要である。」
　
　　ウ．課題を解決するための手段
・“The invention provides a process and method for producing monocrystalline semiconductor layers. In an exemplary embodiment, a graded Si1-xGex(x increases from 0 to y) is deposited on a first silicon substrate, followed by deposition of a relaxed Si1-yGey layer, a thin strained Si1-zGez layer and another relaxed Si1-yGey layer. Hydrogen ions are then introduced into the strained SizGez layer. The relaxed Si1-yGey layer is bonded to a second oxidized substrate. An annealing treatment splits the bonded pair at the strained Si layer, whereby the second relaxed Si1-yGey layer remains on said second substrate.
　In another exemplary embodiment, a graded Si1-xGex is deposited on a first silicon substrate, where the Ge concentration x is increased from 0 to 1. Then a relaxed GaAs layer is deposited on the relaxed Ge buffer. As the lattice constant of GaAs is close to that of Ge, GaAs has high quality with limited dislocation defects. Hydrogen ions are introduced into the relaxed GaAs layer at the selected depth. The relaxed GaAs layer is bonded to a second oxidized substrate. An annealing treatment splits the bonded pair at the hydrogen ion rich layer, whereby the upper portion of relaxed GaAs layer remains on said second substrate.”（明細書の第３頁第１７〜３２行）
翻訳：「本発明は、単結晶半導体層を作製するプロセスおよび方法を提供するものである。典型的な一実施形態では、グレーデッドＳｉ１−ｘＧｅｘ（ｘは０からｙまで増加する）を第１のシリコン基板上に堆積し、次いで緩和Ｓｉ１−ｙＧｅｙ層、薄い歪みＳｉ１−ｚＧｅｚ層、および別の緩和Ｓｉ１−ｙＧｅｙ層を堆積する。この後、水素イオンを歪みＳｉ１−ｚＧｅｚ層中に導入する。緩和Ｓｉ１−ｙＧｅｙ層を第２の酸化膜付基板に接合する。アニール処理によって接合対を歪みＳｉ層の位置で分割し、それによって第２の緩和Ｓｉ１−ｙＧｅｙ層を前記第２の基板上に残す。
　別の典型的実施形態では、Ｇｅ濃度ｘが０から１まで増加する、グレーデッドＳｉ１−ｘＧｅｘが第１のシリコン基板上に堆積される。この後、緩和ＧａＡｓ層を緩和Ｇｅバッファ上に堆積する。ＧａＡｓの格子定数はＧｅに近いので、ＧａＡｓは、転位欠陥がほとんどない、高い品質を備えている。水素イオンは緩和ＧａＡｓ層中に選択された深さで導入される。緩和ＧａＡｓ層は第２の酸化膜付基板に接合される。アニール処理によって接合対を水素イオンリッチ層の位置で分割し、それによって緩和ＧａＡｓ層の上部を前記第２の基板上に残す。」
　
　　エ．発明の実施の形態
・“An example of a process in which SGOI is created by layer transfer is described. The experiment was performed in two stages. In the first stage, heteroepitaxial SiGe layers are formed by a graded epitaxial growth technology. Starting with a 4-inch Si(100) donor wafer 100, a linearly stepwise compositionally graded Si1-xGex buffer 102 is deposited with CVD, by increasing Ge concentration from zero to 25%. Then a 2.5μm relaxed Si0.75Ge0.25 cap layer 104 is deposited with the final Ge composition, as shown in Fig.1A. 
　The relaxed SiGe cap layer has high quality with very low dislocation defect density(less than 1E6/cm2), as the graded buffer accommodates the lattice mismatch between Si and relaxed SiGe. A thin layer of this high quality SiGe will be transferred into the final SGOI structure. The surface of the as-grown relaxed SiGe layer shows a high roughness around llnm to 15nm due to the underlying strain fields generated by misfit dislocations at the graded layer interfaces and thus chemical-mechanical polishing(CMP) is used to smooth the surface. In the second stage, the donor wafer is implanted with hydrogen ion(100keV, 5E16 H+/cm2) to form a buried hydrogen-rich layer. After a surface clean step in a modified RCA solution, it is bonded to an oxidized 106 Si handle wafer 108 at room temperature as shown in Fig.1B.”（明細書の第４頁第１２〜２８行）
翻訳：「
層転写によってＳＧＯＩを作成するプロセス
第１段階では、ヘテロエピタキシャルＳｉＧｅ層がグレーデッドエピタキシャル成長法により形成される。４インチのＳｉ（１００）ドナーウェハ１００を出発基板として、リニアなステップ式の組成をもつグレーデッドＳｉ
１−ｘ
Ｇｅ
ｘ
バッファ１０２が、ＣＶＤを用いてＧｅ濃度をゼロから２５％まで増加させることにより堆積される。次いで、図１Ａに示すように、最終のＧｅ組成を有する、２．５μｍの緩和Ｓｉ
０．７５
Ｇｅ
０．２５
キャップ層１０４が堆積される
　緩和ＳｉＧｅキャップ層は、グレーデッドバッファがＳｉと緩和ＳｉＧｅ間の格子不整合を吸収するため、転位欠陥密度がきわめて低い（１×１０
−６
／ｃｍ
２
）、高い品質を備えている。この高品質のＳｉＧｅの薄層が最終のＳＧＯＩ構造に転写される。
第２段階では、ドナーウェハに水素イオンを注入して（１００ｋｅＶ，５×１０
１６
Ｈ
＋
／ｃｍ
２
）埋め込み水素リッチ層を形成する。
図１Ｂに示すように、このウェハを室温で酸化膜１０６付きＳｉハンドルウェハ１０８に接合する。
　
・“After this modified clean procedure, the SiGe wafer is dipped in the diluted HF solution to remove the old native oxide. It is then rinsed in DI water thoroughly to make the surface hydrophilic by forming a fresh new native oxide layer that is highly active. After spinning dry, the SiGe wafer is bonded to an oxidized handle wafer at room temperature, and then annealed at 600℃ for 3 hours. During anneal the bonded pair split into two sheets along the buried hydrogen-rich layer, and a thin relaxed Si0.75Ge0.25 film 110 is transferred into the handle wafer, resulting in a SGOI substrate 112, as shown in Fig.1B. A final 850℃ anneal improves the Si0.75Ge0.25/SiO2 bond. Thereafter, device layers 114 can be processed on the SGOI substrate 112 as shown in Fig.1C.
　Figs.2A and 2B are infrared transmission images of the as-bonded wafer pair and the final SGOI substrate after splitting, respectively. To investigate the surface of the as-transferred SGOI substrate, transmission electron microscopy(TEM) and atomic force microscopy(AFM) were used. The TEM cross-section view in Fig.3 shows a -640nm SiGe layer was transferred onto the top of a 550nm buried oxide (BOX). Surface damage is also shown clearly at the splitting surface with a damage depth of -100 nm.
　Fig.4 shows a surface roughness of 11.3nm in an area of 5x5μm2 by AFM for the as-transferred SGOI. The data is similar to those from as-transferred silicon film by smart-cut process, and suggests that a top layer of about 100nm should be removed by a final CMP step. ”（明細書の第５頁第１８行〜同第６頁第３行）
翻訳：「この修正された洗浄手順の後、ＳｉＧｅウェハを希釈ＨＦ溶液中に浸責して古い自然酸化膜を除去する。この後、このウェハをＤＩウォータ（ＤＩ ｗａｔｅｒ）中で十分にリンスして、高活性の、新鮮な新自然酸化膜層を形成することにより表面を親水性にする。スピン乾燥の後、ＳｉＧｅウェハは室温で酸化膜付ハンドルウェハに接合され、その後６００℃で３時間アニールされる。
アニールの間に接合対は埋め込み水素リッチ層に沿って二枚のシートに分割され、薄い緩和Ｓｉ
０．７５
Ｇｅ
０．２５
膜１１０がハンドルウェハに転写されて、図１Ｂに示すような、ＳＧＯＩ基板１１２が得られる。
　図２Ａおよび２Ｂは、それぞれ結合後の状態のウェハ対および分割後の最終のＳＧＯＩ基板の赤外線透過像である。転写後の状態のＳＧＯＩ基板の表面を調べるために、透過電子顕微鏡（ＴＥＭ）および原子間力顕微鏡（ＡＦＭ）を使用した。図３のＴＥＭ断面図は、５５０ｎｍの埋め込み酸化膜（ＢＯＸ）の表面に転写された約６４０ｎｍのＳＩＧｅ層を示したものである。また、損傷深さ約１００ｎｍの表面損傷が分割表面において明確に観察される。
　図４に、ＡＦＭによる、
転写後の状態のＳＧＯＩの５×５μｍ
２
の範囲における１１．３ｎｍの表面粗さを示す。このデータは、スマートカット（ｓｍａｒｔ−ｃｕｔ）プロセスによる転写後の状態のシリコン膜のデータと同様であり、約１００ｎｍの表面層を最終のＣＭＰ工程で除去する必要がある
　
・“After SiGe film transferring, only a thin relaxed SiGe film is removed and the donor wafer can be used again for a donor wafer. Starting from this general SGOI substrate, various device structures can be realized by growing one or more device layers on the top, as shown in Fig. 2C. Electrical evaluation is in progress by growing a strain Si layer on the top of this SGOI substrate followed by fabrication of strained Si channel devices.”（明細書の第６頁第４〜９行）
翻訳：「
ＳｉＧｅ膜の転写後、薄い緩和ＳｉＧｅ膜のみを取り除くと、このドナーウェハは再びドナーウェハとして使用することができる。
　
・“Fig. 5 is a block diagram of an exemplary embodiment of a semiconductor structure 500 in accordance with the invention. A graded Si1-xGex buffer layer 504 is 5 grown on a silicon substrate 502, where the Ge concentration x is increased from zero to a value y in a stepwise manner, and y has a selected value between 0 and 1. A second relaxed Si1-yGey layer 506 is then deposited, and hydrogen ions are implanted into this layer with a selected depth by adjusting implantation energy, forming a buried hydrogen-rich layer 508. The wafer is cleaned and bonded to an oxidized handle wafer 510. An anneal treatment at 500〜600℃ splits the bonded pair at the hydrogen-rich layer 508. As a result, the upper portion of the relaxed Si1-yGey layer 506 remains on the oxidized handle wafer, forming a SGOI substrate. The above description also includes production of Ge-on-insulator where y = 1. ”（明細書の第７頁第３〜１３行）
翻訳：「図５は、本発明による半導体構造５００の典型的一実施形態のブロック図である。グレーデッドＳｉ１−ｘＧｅｘバッファ層５０４をシリコン基板５０２上に成長させる。この場合Ｇｅ濃度ｘはゼロから値ｙまでステップ式に増加し、ｙは０から１までのある選択された値を有する。この後、第２の緩和Ｓｉ１−ｙＧｅｙ層５０６を堆積し、この層に水素イオンを、注入エネルギを調整することによって選択された深さで注入して、埋め込み水素リッチ層５０８を形成する。このウェハを洗浄し、
酸化膜付きハンドルウェハ５１０に接合する。５００〜６００℃のアニール処理によって、この接合対を水素リッチ層５０８の位置で分割する。この結果、緩和Ｓｉ
１−ｙ
Ｇｅ
ｙ
層５０６の上部が酸化膜付きハンドルウェハ上に残り、ＳＧＯＩ基板が形成される。
　
・“Since the strain makes the layer weaker, the crack propagates along this layer during separation. The separation can be accomplished by a variety of techniques, for 0 example using a mechanical force or an anneal treatment at 500-600℃ when the hydrogen is also introduced. See, for example, U.S.Pat.Nos.6,033,974 and 6,184,111, both of which are incorporated herein by reference. As a result, the relaxed Si1-yGey layer 810 remains on the oxidized handle wafer, forming a relaxed SGOI substrate. The thickness of layers 806, 808, and 810, and the value z may also be chosen such that there are a good 5 amount of dislocations present in the Si1-zGez layer 808 while the top Si1-yGey layer 810 remains relaxed and having high quality and limited dislocation defects.
　……（中略）……
　After all the semiconductor-on-insulator substrate obtained by the approaches described above, various device layers can be further grown on the top. Before the regrowth, CMP maybe used to polish the surface.”（明細書の第８頁第２８行〜同第９頁第１２行）
翻訳：「層は歪みによって脆弱になるため、分離時にこの層に沿って割れが伝播する。分離は種々の方法によって実施可能であり、例えば、機械的力を用いたり、前述と同じく水素導入時の５００〜６００℃のアニール処理によって行うことができる。例えば、共に本願に援用して引用する、米国特許第6,033,974号および第6,184,111号を参照されたい。この結果、緩和Ｓｉ１−ｙＧｅｙ層８１０が酸化膜付きハンドルウェハ上に残り、緩和ＳＧＯＩ基板が形成される。層８０６，８０８、および８１０の厚さ、および値ｚは、Ｓｉ１−ｚＧｅｚ層８０８中に望ましい量の転位が存在し、一方表層のＳｉ１−ｙＧｅｙ層８１０は緩和状態のままで、高品質を有し、かつ転位欠陥がほとんどないように選択される。
　……（中略）……
　全てのセミコンダクタオンインシュレータ基板が前述の方法によって得られた後、さらに種々のデバイス層をこの基板表面に成長させることができる。再成長の前に、ＣＭＰを用いて表面の研磨を行うことも可能である。」
　
　　オ．図面の記載
　図１Ａには、“Relaxed Sige Layer 104”に「Ｈ＋」を注入することは、示されている。
　図１Ｂの右側には、“Si substrate(domor wafer)”上の“Graded Sige buffer”の上に薄い“Relaxed SiGe layer”を有する積層構造が、“SGOI substrate”とは分離されて図示されている。
　
（３−２）引用発明
　前記「（３−１）引用例１の記載事項」の項における「エ．発明の実施の形態」の、「層転写によってＳＧＯＩを作成するプロセス」及び「ＳｉＧｅ膜の転写後、薄い緩和ＳｉＧｅ膜のみを取り除くと、このドナーウェハは再びドナーウェハとして使用することができる。」の記載から、引用例１には、転写後に緩和ＳｉＧｅ膜のみを取り除くと、ドナーウェハを再び使用することができる、層転写によってＳＧＯＩを作成するプロセスが記載されている。
　
　そして、同「エ．発明の実施の形態」の「第１段階では、ヘテロエピタキシャルＳｉＧｅ層がグレーデッドエピタキシャル成長法により形成される。４インチのＳｉ（１００）ドナーウェハ１００を出発基板として、リニアなステップ式の組成をもつグレーデッドＳｉ１−ｘＧｅｘバッファ１０２が、ＣＶＤを用いてＧｅ濃度をゼロから２５％まで増加させることにより堆積される。次いで、図１Ａに示すように、最終のＧｅ組成を有する、２．５μｍの緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層１０４が堆積される。
　緩和ＳｉＧｅキャップ層は、グレーデッドバッファがＳｉと緩和ＳｉＧｅ間の格子不整合を吸収するため、転位欠陥密度がきわめて低い（１×１０−６／ｃｍ２）、高い品質を備えている。この高品質のＳｉＧｅの薄層が最終のＳＧＯＩ構造に転写される。」の記載から、引用例１には、出発基板である「Ｓｉ（１００）ドナーウェハ」上に、格子不整合を吸収する「グレーデッドＳｉ１−ｘＧｅｘバッファ」、前記「グレーデッドＳｉ１−ｘＧｅｘバッファ」の最終のＧｅ組成を有し、転位欠陥密度が低く高い品質の「緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層」を、この順で堆積することが記載されている。
　
　同「エ．発明の実施の形態」の「第１段階では、ヘテロエピタキシャルＳｉＧｅ層がグレーデッドエピタキシャル成長法により形成される。４インチのＳｉ（１００）ドナーウェハ１００を出発基板として、リニアなステップ式の組成をもつグレーデッドＳｉ１−ｘＧｅｘバッファ１０２が、ＣＶＤを用いてＧｅ濃度をゼロから２５％まで増加させることにより堆積される。次いで、図１Ａに示すように、最終のＧｅ組成を有する、２．５μｍの緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層１０４が堆積される。」の記載から、引用例１には、前記「Ｓｉ（１００）ドナーウェハ」上の「グレーデッドＳｉ１−ｘＧｅｘバッファ」は、グレーデッドエピタキシャル成長法により形成されてリニアなステップ式の組成を持ち、Ｇｅ濃度が、前記「Ｓｉ（１００）ドナーウェハ」のＧｅ濃度と同じゼロから、前記「緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層」のＧｅ濃度と同じ２５％まで増加するように形成されている、ことが記載されている。
　
　同「オ．図面の記載」の記載から水素イオンを注入するのは「緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層」に対して、である。したがって、同「エ．発明の実施の形態」の「第２段階では、ドナーウェハに水素イオンを注入して（１００ｋｅＶ，５×１０１６Ｈ＋／ｃｍ２）埋め込み水素リッチ層を形成する。」の記載から、引用例１において、単に「ドナーウェハ」というときは、「Ｓｉ（１００）ドナーウェハ」上に「グレーデッドＳｉ１−ｘＧｅｘバッファ」と「緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層」を堆積した積層構造を指すものと認められる。
　そして、同「エ．発明の実施の形態」の「図１Ｂに示すように、このウェハを室温で酸化膜１０６付きＳｉハンドルウェハ１０８に接合する。」、「アニールの間に接合対は埋め込み水素リッチ層に沿って二枚のシートに分割され、薄い緩和Ｓｉ０．７５Ｇｅ０．２５膜１１０がハンドルウェハに転写されて、図１Ｂに示すような、ＳＧＯＩ基板１１２が得られる。」及び「酸化膜付きハンドルウェハ５１０に接合する。５００〜６００℃のアニール処理によって、この接合対を水素リッチ層５０８の位置で分割する。この結果、緩和Ｓｉ１−ｙＧｅｙ層５０６の上部が酸化膜付きハンドルウェハ上に残り、ＳＧＯＩ基板が形成される。」、同「オ．図面の記載」の記載から、引用例１には、「緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層」の内部に水素リッチ層を形成した「ドナーウェハ」に酸化膜付きハンドルウェハを接合した後に、前記水素リッチ層で分割した結果、前記ハンドルウェハには、「緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層」の一部が薄い緩和Ｓｉ０．７５Ｇｅ０．２５膜として転写され、前記「ドナーウェハ」には、「グレーデッドＳｉ１−ｘＧｅｘバッファ」上に「緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層」の一部が緩和Ｓｉ０．７５Ｇｅ０．２５膜として残存することが記載されている。
　
　同「エ．発明の実施の形態」の「転写後の状態のＳＧＯＩの５×５μｍ２の範囲における１１．３ｎｍの表面粗さを示す。このデータは、スマートカット（ｓｍａｒｔ−ｃｕｔ）プロセスによる転写後の状態のシリコン膜のデータと同様であり、約１００ｎｍの表面層を最終のＣＭＰ工程で除去する必要がある。」の記載から、前記ハンドルウェハに転写後の薄い緩和Ｓｉ０．７５Ｇｅ０．２５膜は、表面の一部をＣＭＰ工程で除去する必要がある程の表面粗さを有していることが記載されている。上記転写後の薄い緩和Ｓｉ０．７５Ｇｅ０．２５膜は、水素リッチ層で分割した結果であるから、前記「ドナーウェハ」に残存した緩和Ｓｉ０．７５Ｇｅ０．２５膜にも、当然に、ある程度の表面粗さがあると認められる。
　そして、同「エ．発明の実施の形態」の「ＳｉＧｅ膜の転写後、薄い緩和ＳｉＧｅ膜のみを取り除くと、このドナーウェハは再びドナーウェハとして使用することができる。」から、引用例１には、ハンドルウェハに薄い緩和Ｓｉ０．７５Ｇｅ０．２５膜を転写後、「ドナーウェハ」に残存したＣＭＰ工程で除去する必要がある程の表面粗さがある緩和Ｓｉ０．７５Ｇｅ０．２５膜のみを取り除くと、「Ｓｉ（１００）ドナーウェハ」上に「グレーデッドＳｉ１−ｘＧｅｘバッファ」が堆積されている「ドナーウェハ」を再び使用できることが記載されている。
　
　以上を総合すると、引用例１には、次の発明（以下「引用発明」という。）が記載されているといえる。
　
「転写後に緩和Ｓｉ０．７５Ｇｅ０．２５膜のみを取り除くと、ドナーウェハを再び使用することができる、層転写によってＳＧＯＩを作成するプロセスであって、
　前記ドナーウェハは、出発基板であるＳｉ（１００）ドナーウェハ上に、格子不整合を吸収するグレーデッドＳｉ１−ｘＧｅｘバッファ、前記グレーデッドＳｉ１−ｘＧｅｘバッファの最終のＧｅ組成を有し、転位欠陥密度が低く高い品質の緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層を、この順で堆積したものであり、
　前記Ｓｉ（１００）ドナーウェハ上のグレーデッドＳｉ１−ｘＧｅｘバッファは、グレーデッドエピタキシャル成長法により形成されてリニアなステップ式の組成を持ち、Ｇｅ濃度が、前記Ｓｉ（１００）ドナーウェハのＧｅ濃度と同じゼロから、前記緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層のＧｅ濃度と同じ２５％まで増加するように形成され、
　前記緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層の内部に水素リッチ層を形成した前記ドナーウェハに酸化膜付きハンドルウェハを接合した後に、前記水素リッチ層で分割した結果、前記酸化膜付きハンドルウェハには、前記緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層の一部が薄い緩和Ｓｉ０．７５Ｇｅ０．２５膜として転写され、前記ドナーウェハには、前記グレーデッドＳｉ１−ｘＧｅｘバッファ上に前記緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層の一部が緩和Ｓｉ０．７５Ｇｅ０．２５膜として残存しており、
　前記酸化膜付きハンドルウェハに薄い緩和Ｓｉ０．７５Ｇｅ０．２５膜を転写後、前記ドナーウェハに残存したある程度の表面粗さがある前記緩和Ｓｉ０．７５Ｇｅ０．２５膜のみを取り除くと、前記Ｓｉ（１００）ドナーウェハ上に前記グレーデッドＳｉ１−ｘＧｅｘバッファが堆積されているドナーウェハを再び使用できる、
ことを特徴とする、層転写によってＳＧＯＩを作成するプロセス。」
　
（３−３）引用例２の記載事項
　本願の原査定の根拠となった拒絶の理由である「理由２）」において、「引用例１」として引用され、本願の最先の優先権主張の日前に外国において頒布された刊行物である、特開２０００−３４９２６７号公報（以下「引用例２」という。）には、「半導体部材の作製方法」（発明の名称）に関して、図面とともに、次の記載がある
　
・「００２６】
【発明の実施の形態】（実施形態１）図１は、本実施形態の半導体部材の製造工程図である。図１を参照して本実施形態の半導体部材の製造工程について説明する。図１（ａ）に示すように、まず、
シリコン単結晶基体等からなる第１の基体１１
　
・「【００４５】それから、
第１の基体１１と支持基板１６とを
絶縁層１５，１７を介して強固に結合する。
　
【００４６】つぎに、
多孔質層１３中及び／又はその上下いずれかの界面において貼り合わせた基板を分離する
・「【００４９】
分離後の第１の基体は、分離後の表面荒れを平坦平滑化することにより、表面にエピタキシャル成長層１２が既に形成されている基体として利用することが可能となる。分離後の表面荒れを平滑化する方法としては、研磨
がある
　
・「【００５３】
残留多孔質体１３Ｂの除去により荒れたエピタキシャル成長層１２の表面を
エピタキシャル成長層１２の表面を平坦平滑化する
研磨により残留多孔質体１３Ｂの除去と平滑化を行ってもよい
　
（３−４）引用例３の記載事項
　本願の原査定の根拠となった拒絶の理由である「理由２）」において、「引用例２」として引用され、本願の最先の優先権主張の日前に外国において頒布された刊行物である、国際公開第０１／１１９３０号（以下「引用例３」という。）には、“A CLEAVING PROCESS TO FABRICATE MULTILAYERED SUBSTRATES USING LOW IMPLANTATION DOSES”（発明の名称、翻訳「低打ち込みドーズ量を用いて多層基板を製造するための劈開プロセス」）に関して、図面とともに、次の記載がある
　
・“Optionally, a stop layer 14 is defined overlying the top surface of the substrate, as shown in Fig.2. The stop layer can be any suitable material that protects substrate 11 and in particular surface 12 of substrate 11. The stop layer can be an epitaxial silicon layer made using a chemical vapor deposition process.”（明細書の第６頁第１６〜１９行）
翻訳：「任意に、停止層１４は、図２に示すように基板の上表面に存在するものと定義される。この停止層は、基板１１を、特に基板１１の表面１２を保護する適当な如何なる材料であってもよい。停止層は、化学蒸着プロセスを使って作られるエピタキシャルシリコンであってよい。」
　
・“Next, the process includes forming a cleaving layer 18 overlying the stop layer 14, as shown in Fig.3. The cleaving layer can be made by any suitable material that enhances cleaving. The cleaving layer can be deposited by one or a combination of techniques such as chemical vapor deposition, physical vapor deposition, plating, or the like. In a specific embodiment, the cleaving layer is a silicon germanium layer. The silicon germanium layer is often made to a thickness that enhances cleaving.”（明細書の第６頁第２７〜３２行）
翻訳：「次に、このプロセスは、図３に示すように停止層１４の上に劈開層１８を形成することを含む。劈開層は、劈開を向上させる適当な材料であれば如何なる材料で作ることもできる。劈開層は、化学蒸着、物理蒸着、メッキ等といった手法の一つまたは組合せによって堆積できる。ある特定の実施形態では、劈開層は、シリコンゲルマニウム層である。シリコンゲルマニウム層は、劈開を向上させる厚さに作られることが多い。」
　
・“A controlled cleaving process is performed, as shown in Fig.5. Here, the donor substrate 11 has been bonded to a handle substrate 22. Bonding can occur using a variety of techniques to attach substrate 11 to substrate 22. In a specific embodiment, a silicon dioxide layer 24 can be used to attach these substrates together to form a multilayered substrate structure. In a specific embodiment, the bonded substrates undergo a step of selective energy placement or positioning or targeting which provides a controlled cleaving action at the stressed region along the cleave plane.”（明細書の第１３頁第２４〜３０行）
翻訳：「制御された劈開プロセスは、図５に示すように実施される。ここでは
ドナー基板１１は、ハンドル基板２２に既に結合されている。
結合された基板には、劈開面に沿った応力を加えられた領域で、制御された劈開動作を行う
　
・“The cleaving layer is selectively removed from the donor substrate, as shown in Fig.7. A similar selective removal process can be used to remove the cleaving layer from the donor substrate. Here, such selective removal process can include dry or plasma etching, wet etch, polishing, or any combination of these. In one embodiment, the removal process uses a concentrated solution of hydrogen fluoride, which is mixed with nitric acid and acetic acid. Alternatively, the removal process uses a concentrated solution of hydrofluoric acid, which is mixed with hydrogen peroxide and acetic acid. The selectivity of such solution is preferably greater than about 100:1 or greater than about 200:1 (etch rate of cleaving layer to etch rate of stop layer). 
　Once the cleaving layer has been removed, the stop layer is exposed, as shown in Fig. 8. Here, the top surface 16 of the stop layer is exposed and substantially free from defects. The donor substrate with stop layer can be reused in another substrate fabrication process.”（明細書の第１５頁第１〜１３行）
翻訳：「
劈開層は、図７に示すようにドナー基板から選択的に除去される。同様な選択的除去プロセスを使って、ドナー基板から劈開層を除することができる。
選択的除去プロセスには、ドライ・エッチング、プラズマ・エッチング、ウェット・エッチング、研磨、またはこれらの任意の組合せが含まれる
  一旦、劈開層が除去されると、図８に示すように停止層が露出される。ここで
停止層の上表面１６が露出され、実質的に欠陥を持たない
停止層を有するドナー基板は、他の基板製造プロセスで再使用できる
　
（４）対比
（４−１）本件補正発明と引用発明との対比
　次に、本件補正発明と引用発明とを対比する。
　　ア．引用発明の「緩和Ｓｉ０．７５Ｇｅ０．２５膜」は、ＳｉＧｅという半導体材料の中の特定の材料である「Ｓｉ０．７５Ｇｅ０．２５」で形成され、「ドナーウェハ」の「緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層」から「取り除」かれるものである。さらに、前記「緩和Ｓｉ０．７５Ｇｅ０．２５膜」は、「転位欠陥密度が低く高い品質の緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層」の「一部」であったから、当然に「転位欠陥密度が低く高い品質」を備えているから、「分割」された「酸化膜付きハンドルウェハ」にとって有益な膜であると認められる。したがって、引用発明の「緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層」、及び、「ドナーウェハ」の「緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層」から「取り除」かれる「緩和Ｓｉ０．７５Ｇｅ０．２５膜」は、本件補正発明の、「ドナーウェハ（１０）」から「取り除いた」「半導体材料から選択された材料の少なくとも１つの有益層」に相当する。
　よって、引用発明の「転写後に緩和Ｓｉ０．７５Ｇｅ０．２５膜のみを取り除くと、ドナーウェハを再び使用することができる、層転写によってＳＧＯＩを作成するプロセス」は、本件補正発明の「半導体材料から選択された材料の少なくとも１つの有益層を取り除いた後にドナーウェハ（１０）をリサイクルする方法」に相当する。
　
　　イ．引用発明は、「グレーデッドエピタキシャル成長法により形成されてリニアなステップ式の組成を持ち、Ｇｅ濃度が、前記Ｓｉ（１００）ドナーウェハのＧｅ濃度と同じゼロから、前記緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層のＧｅ濃度と同じ２５％まで増加するように形成され」る「前記Ｓｉ（１００）ドナーウェハ上のグレーデッドＳｉ１−ｘＧｅｘバッファ」を有している。ここで、前記「グレーデッドＳｉ１−ｘＧｅｘバッファ」は、前記「Ｓｉ（１００）ドナーウェハ上」に「堆積」され、その上に前記「緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層」が「堆積」される。したがって、前記「グレーデッドＳｉ１−ｘＧｅｘバッファ」の下面における「Ｇｅ濃度」は、その下の前記「Ｓｉ（１００）ドナーウェハ」の「Ｇｅ濃度」と「同じゼロ」であり、前記「グレーデッドＳｉ１−ｘＧｅｘバッファ」の上面における「最終のＧｅ組成」は、その上の前記「緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層」の「Ｇｅ濃度」と「同じ２５％」である。
　そして、「Ｓｉ（１００）ドナーウェハ」上に形成された「リニアなステップ式の組成」を持つＳｉＧｅ層からなる「グレーデッドＳｉ１−ｘＧｅｘバッファ」が、その下面で「Ｓｉ（１００）ドナーウェハ」の「Ｇｅ濃度」と同じ「ゼロ」という「Ｇｅ濃度」を有するとき、前記「グレーデッドＳｉ１−ｘＧｅｘバッファ」の下面は「Ｓｉ（１００）ドナーウェハ」と同じ格子パラメータを有すること、その上面で「緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層」の「Ｇｅ濃度」と同じ「２５％」という「最終のＧｅ濃度」を有するとき、前記「グレーデッドＳｉ１−ｘＧｅｘバッファ」の上面は「緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層」と同じ格子パラメータを有することは、自明である。
　
　上記の点について、要すれば、本願の最先の優先権主張の日前に外国において頒布された刊行物である特開平０７−３０７５２１号公報における、
「【０００９】また、本発明において、濃度傾斜シリコンゲルマニウム（Ｓｉ1-XＧｅX）混晶薄膜層の組成Ｘを、Ｘ＝０からＸ＝１に変化させる場合には、濃度傾斜シリコンゲルマニウム混晶薄膜層の基板側端部をシリコン１００％にすることで、この部分の格子定数をシリコンの格子定数と同じにし、基板から表面に向かう部分ではゲルマニウム濃度を徐々に増すことで、この部分の格子定数をゲルマニウムの格子定数に近付け、表面側端部をゲルマニウム１００％にすることで、この部分の格子定数をゲルマニウムの格子定数と同じにすることができ、このため、上記欠陥を非常に減少させることができるようになる。」、
との記載を参照されたい。
　なお、上記の点に関しては、本願明細書にも、
「【０１９８】
  これまで見てきたように、第１の格子パラメータを有する基板１の上に製造された緩衝構造Ｉは、ほとんどの場合、その自由面に第２の格子パラメータを有する主な機能を有する。」、
「【０２１１】
  緩衝層２は、基板１との界面から漸進的に高まるＧｅ濃度を有し、それによりＳｉＧｅ格子パラメータを上述のように変化させることが好ましい。」、
と記載されるとおりである。
　
　してみれば、引用発明の、「グレーデッドエピタキシャル成長法により形成されてリニアなステップ式の組成を持ち、Ｇｅ濃度が、前記Ｓｉ（１００）ドナーウェハのＧｅ濃度と同じゼロから、前記緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層のＧｅ濃度と同じ２５％まで増加するように形成され」る「格子不整合を吸収する」機能を有する「前記Ｓｉ（１００）ドナーウェハ上のグレーデッドＳｉ１−ｘＧｅｘバッファ」は、本件補正発明の「その表面の一方の周囲に、前記基板（１）の格子パラメータと同一の第１の格子パラメータを呈し、その他方の表面の周囲に、前記基板（１）の前記第１の格子パラメータと異なる第２の格子パラメータを有」する「前記基板（１）上に位置した緩衝層（２）」及び前記「緩衝層（２）」を「備え」る「緩衝構造（Ｉ）」に相当する。
　
　　ウ．上記イから、引用発明の「出発基板であるＳｉ（１００）ドナーウェハ上に、格子不整合を吸収するグレーデッドＳｉ１−ｘＧｅｘバッファ、前記グレーデッドＳｉ１−ｘＧｅｘバッファの最終のＧｅ組成を有し、転位欠陥密度が低く高い品質の緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層を、この順で堆積した」前記「ドナーウェハ」は、本件補正発明の「基板（１）、緩衝構造（Ｉ）、および取り除き前には有益層を連続的に備え」た「ドナーウェハ（１０）」に相当する。
　
　　エ．本件補正発明の「取り除き後層（７）」に関して、本願明細書には、以下の記載がある。
・「【００８２】
  ドナーウェハ１０からの有益層の取り除きは、以下の主なモードの何れかに基づいて行なわれる。
【００８３】
（１）取り除かれる有益層は付加層４の一部である。
【００８４】
（２）取り除かれる有益層は、例えば、可能な限り緩衝構造Ｉの表面の仕上げの前に行なわれるエピタキシャル成長により緩衝構造Ｉの上に予め形成されたオーバーレイヤ（図１には示されていない）の一部である。
【００８５】
  この場合、ドナーウェハ１０はオーバーレイヤの成長のための基板として機能する。」
・「【００９０】
  どの取り除きモードが選択されても、また図２を参照すると、取り除き後および大多数の場合において、突出部７ａおよび／または粗い部分７ｂが、残りのドナーウェハ１０の取り除き面上に現れる。
【００９１】
  この「浮き彫りにした［in relief］」取り除き面は、緩衝層２の上に位置する取り除き後層７に属する。
【００９２】
  この取り除き後層７は、上述の３つの取り除きモードから選択された取り除きモードに応じて、層４のすべてまたは一部と、可能な限り１つ以上の中間層と、可能な限りオーバーレイヤの一部とからなる。」
・「【０１０２】
  リサイクルの第２の特定の場合において、また前記第２の取り除きモード（２）に関して、取り除き後に、（取り除き後層７である）オーバーレイヤの残部および付加層４の少なくとも一部を、安全な緩衝層２から物質を除去せずに研磨手段またはＣＭＰ等の物質を除去する標準的な機械的手段によって除去して、緩衝層２全体を保存するようにオーバーレイヤおよび付加層４の厚さを選択することが有利であり得る。」
・「【０１６３】
  薄層を取り除く方法が図４ｂおよび４ｃに示されている。
【０１６４】
  本発明の第１の好ましい取り除きステップでは、ドナーウェハ１０に脆弱域を作成して、この脆弱域で後の取り除きを実行し、それによって所望の有益層を分離する。」
　
　上記記載を参酌すれば、本件補正発明の「取り除き後層（７）」とは、「基板（１）、緩衝構造（Ｉ）、および取り除き前には有益層を連続的に備え」た「ドナーウェハ（１０）」から、前記「緩衝構造（Ｉ）」上に形成された「取り除き前」の「有益層」の一部を所望の有益層として分離した後に、「前記緩衝層（２）の上部に位置」している「取り除き前」の「有益層」の残った一部であると解される。
　したがって、引用発明において、「前記水素リッチ層で分割した結果」、「前記ドナーウェハには、前記グレーデッドＳｉ１−ｘＧｅｘバッファ上に前記緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層の一部が緩和Ｓｉ０．７５Ｇｅ０．２５膜として残存して」いることは、本件補正発明の「前記ドナーウェハ（１０）は、前記緩衝層（２）の上部に位置する取り除き後層（７）を備え」ていることに相当する。
　
　　オ．引用発明においては、「前記酸化膜付きハンドルウェハに薄い緩和Ｓｉ０．７５Ｇｅ０．２５膜を転写後、前記ドナーウェハに残存したある程度の表面粗さがある前記緩和Ｓｉ０．７５Ｇｅ０．２５膜のみを取り除くと、前記Ｓｉ（１００）ドナーウェハ上に前記グレーデッドＳｉ１−ｘＧｅｘバッファが堆積されているドナーウェハを再び使用できる」ものである。
　ここで、「前記ドナーウェハ」の「表面粗さがある前記緩和Ｓｉ０．７５Ｇｅ０．２５膜のみを取り除く」のであるから、「前記グレーデッドＳｉ１−ｘＧｅｘバッファ上」に「残存」する、「緩和Ｓｉ０．７５Ｇｅ０．２５膜」のすべてを「取り除」くか、あるいは、前記「緩和Ｓｉ０．７５Ｇｅ０．２５膜」の一部を「取り除」くものであって、「前記グレーデッドＳｉ１−ｘＧｅｘバッファ」は「取り除く」ことはないと認められる。
　そして、前記「緩和Ｓｉ０．７５Ｇｅ０．２５膜」の一部を「取り除」く場合は、少なくとも、「ある程度の表面粗さがある」部分を「取り除」くことは、自明である。
　したがって、引用発明において、「前記酸化膜付きハンドルウェハに薄い緩和Ｓｉ０．７５Ｇｅ０．２５膜を転写後、前記ドナーウェハに残存したある程度の表面粗さがある前記緩和Ｓｉ０．７５Ｇｅ０．２５膜のみを取り除くと、前記Ｓｉ（１００）ドナーウェハ上に前記グレーデッドＳｉ１−ｘＧｅｘバッファが堆積されているドナーウェハを再び使用できる」ことと、本件補正発明において、「取り除きが行なわれた前記ドナーウェハ（１０）の側で物質を除去することを含み、物質の除去は、浮き彫り部（７ａ）及び（７ｂ）を備える前記取り除き後層（７）の一部分又は前記取り除き後層（７）の全体を除去するため、機械的手段を用いることを含み、それにより、前記物質の除去後には、前記緩衝層（２）の全体が保存され、前記緩衝層（２）の全体が、後の新たな有益層取り除き中に緩衝層（２）として再利用可能である」こととは、いずれも、取り除きが行なわれた前記ドナーウェハ（１０）の側で物質を除去することを含み、物質の除去は、浮き彫り部（７ａ）及び（７ｂ）を備える前記取り除き後層（７）の一部分又は前記取り除き後層（７）の全体を除去するものであり、それにより、前記物質の除去後には、前記緩衝層（２）の全体が保存され、前記緩衝層（２）の全体が、後の新たな有益層取り除き中に緩衝層（２）として再利用可能である点で共通する。
　
（４−２）一致点と相違点
　そうすると、本件補正発明と引用発明の一致点と相違点は、次のとおりとなる。
　
《一致点》
「半導体材料から選択された材料の少なくとも１つの有益層を取り除いた後にドナーウェハ（１０）をリサイクルする方法であって、前記ドナーウェハ（１０）は、基板（１）、緩衝構造（Ｉ）、および取り除き前には有益層を連続的に備え、
　前記緩衝構造（Ｉ）は、前記基板（１）上に位置した緩衝層（２）を備え、その表面の一方の周囲に、前記基板（１）の格子パラメータと同一の第１の格子パラメータを呈し、その他方の表面の周囲に、前記基板（１）の前記第１の格子パラメータと異なる第２の格子パラメータを有し、
　前記ドナーウェハ（１０）は、前記緩衝層（２）の上部に位置する取り除き後層（７）を備え、
　前記方法は、取り除きが行なわれた前記ドナーウェハ（１０）の側で物質を除去することを含み、物質の除去は、浮き彫り部（７ａ）及び（７ｂ）を備える前記取り除き後層（７）の一部分又は前記取り除き後層（７）の全体を除去するものであり、それにより、前記物質の除去後には、前記緩衝層（２）の全体が保存され、前記緩衝層（２）の全体が、後の新たな有益層取り除き中に緩衝層（２）として再利用可能であることを特徴とする、方法。」
　
《相違点》
　本件補正発明の「物質の除去」は「機械的手段を用いることを含」んでいるのに対して、引用発明の「ある程度の表面粗さがある前記緩和Ｓｉ０．７５Ｇｅ０．２５膜のみ」の「取り除」きは、どのように行うか不明である点。
　
（５）相違点についての判断
　　ア．前記「（３−３）引用例２の記載事項」及び「（３−４）引用例３の記載事項」において摘記したように、基板上に、所定の層（引用例２においては「エピタキシャル成長層１２」、引用例３においては「エピタキシャルシリコン」である「停止層１４」）を介して形成される有益層（引用例２においては「非多孔質単結晶シリコン層１４」、引用例３においては「エピタキシャルシリコン」である「劈開層」）の一部を分離することで、前記基板上の所定の層の上に残存した有益層の一部を、機械的手段である研磨で取り除くことが記載されている。
　
　　イ．すなわち、基板上の所定の層の上に形成された有益層の一部の分離後に、前記所定の層上に残存した有益層の残りを、機械的手段である研磨で取り除くことは、引用例２及び引用例３に記載され、周知技術である。
　
　　ウ．してみれば、引用発明において、「ある程度の表面粗さがある前記緩和Ｓｉ０．７５Ｇｅ０．２５膜のみ」を、「前記Ｓｉ（１００）ドナーウェハ上に前記グレーデッドＳｉ１−ｘＧｅｘバッファが堆積されているドナーウェハ」から「取り除く」方法として、研磨という機械的手段を採用することは、当業者が適宜選択可能な手段であったと認められる。
　
（６）審判請求人の主張について
　　ア．審判請求人は、審判請求書の「（ｃ）本願発明と引用例との対比」において、
ａ．「引用例３は、ドナーウェハを再利用できることを単に述べたに過ぎず、具体的な本願発明における再利用の方法については記載していない。」、
ｂ．「引用例３には緩衝層の全体を保存する方法について全く開示されていない。」、
ｃ．「引用例３における「ドナーウェハ」は、図１Ａ、図１Ｂにおける符号１００で示されたＳｉ層のみを指している。引用例３では、ＳｉＧｅ緩衝層１０２を再利用できることについては、全く記載されていない。」、
ｄ．「引用例１の段落[０１２０]〜[０１３０]において、実施例２として、再利用する毎に厚さが８μｍずつ減少することが記載されている。……引用例１記載の発明を引用例３記載のドナーウェハに適用すると、１８６０ｎｍ（１．８６μｍ）の厚さのＳｉＧｅ層から、少なくとも５０００ｎｍ（５μｍ）の厚さが減少していくこととなる。……このことから、引用例１、３に記載された発明を組み合わせることによって、緩和層を再利用のために残存させることは不可能であることがわかる。」、
と主張している。
　
　しかしながら、
　　イ．ａの主張については、前記「（５）相違点についての判断」で述べたとおりである。
　
　　ウ．ｂ及びｃの主張については、引用発明は「前記酸化膜付きハンドルウェハに薄い緩和Ｓｉ０．７５Ｇｅ０．２５膜を転写後、前記ドナーウェハに残存したある程度の表面粗さがある前記緩和Ｓｉ０．７５Ｇｅ０．２５膜のみを取り除くと、前記Ｓｉ（１００）ドナーウェハ上に前記グレーデッドＳｉ１−ｘＧｅｘバッファが堆積されているドナーウェハを再び使用できる」ものである。
　そして、上記のように、「緩和Ｓｉ０．７５Ｇｅ０．２５膜のみを取り除く」とき、「ドナーウェハ」の「出発基板であるＳｉ（１００）ドナーウェハ上」に「堆積」された「格子不整合を吸収するグレーデッドＳｉ１−ｘＧｅｘバッファ」は、何ら「取り除」かれずに「残存」すること、この「残存」した「格子不整合を吸収するグレーデッドＳｉ１−ｘＧｅｘバッファ」が「再び使用」されること、は明らかである。
　
　　エ．ｄの主張に関し、前記「引用例１」については、前記「（５）相違点についての判断」は、基板上に「エピタキシャル成長層１２」を介して形成され、分離後に基板側に残存した「非多孔質単結晶シリコン層１４」を、機械的手段である研磨で取り除くという、前記「引用例１」に記載された技術思想のみを引用発明に適用したものである。
　したがって、前記「引用例１」に関する「厚さが８μｍずつ減少する」との記載は当を得ていない。
　なお、仮に、前記「引用例１」についての主張が理由があるものとしても、基板上の所定の層の上に形成された有益層の一部の分離後に、前記所定の層上に残存した有益層の残りを、機械的手段である研磨で取り除くことは、引用例３にも記載されている。
　
　　オ．以上のとおり、ａ〜ｄの主張はいずれも当を得ておらず、いずれの主張も採用でにない。
　
（７）独立特許要件の検討のまとめ
　以上のとおり、引用発明を、前記相違点に係る構成とすることは、当業者が容易に想到できたものである。
　そして、本件補正発明の効果も、引用発明及び周知技術から、当業者が予期し得たものと認められる。
　したがって、本件補正発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　よって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反している。
　
５．小括
　以上のとおりであるから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　そして、仮に、本件補正が前記改正前の特許法第１７条の２第４項の規定に適合するとしても、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
第３．本願発明について
１．本願発明
　以上のとおり、本件補正（平成２３年６月２３日に提出された手続補正書による補正）は却下されたので、本願の請求項１〜３１に係る発明は、平成２２年３月１７日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜３１に記載されたとおりのものであり、そのうち、請求項１に係る発明（以下「本願発明」という。）は、次のとおりである。
　
【請求項１】
「半導体材料から選択された材料の少なくとも１つの有益層を取り除いた後にドナーウェハ（１０）をリサイクルする方法であって、前記ドナーウェハ（１０）は、基板（１）、緩衝構造（Ｉ）、および取り除き前には有益層を連続的に備え、
　前記緩衝構造（Ｉ）は、前記基板（１）との関係でその表面の一方の周囲に第１の格子パラメータを有し、前記有益層との関係でその他方の表面の周囲に第２の格子パラメータを有し、
　前記方法は、取り除きが行なわれた前記ドナーウェハ（１０）の側で物質を除去することを含み、物質の除去は機械的手段を用いることを含み、前記物質の除去後には、前記緩衝構造（Ｉ）の少なくとも一部が残存し、この緩衝構造（Ｉ’）の少なくとも一部は、後の新たな有益層取り除き中に緩衝構造（Ｉ）として再利用可能であることを特徴とする、方法。」
　
２．引用刊行物の表示
　　１．国際公開第０２／１５２４４号
　　２．特開２０００−３４９２６７号公報
　　３．国際公開第０１／１１９３０号
　
３．各引用刊行物の記載事項と引用発明
　引用例１〜引用例３の記載については、「第２．平成２３年６月２３日に提出された手続補正書による補正（以下「本件補正」という。）についての補正却下の決定」の「４．独立特許要件」の「（３）各引用刊行物の記載事項と引用発明」における、「（３−１）引用例１の記載事項」、「（３−３）引用例２の記載事項」及び「（３−４）引用例３の記載事項」において摘記したとおりであり、引用発明については、「（３−２）引用発明」において認定したとおりである。
　
３．対比
（１）本願発明と引用発明との対比
　次に、本願発明と引用発明とを対比する。
　　ア．「第２．平成２３年６月２３日に提出された手続補正書による補正（以下「本件補正」という。）についての補正却下の決定」の「４．独立特許要件」の「（４）対比」の「（４−１）本件補正発明と引用発明との対比」において、「ア」で述べたとおり、引用発明の「転写後に緩和Ｓｉ０．７５Ｇｅ０．２５膜のみを取り除くと、ドナーウェハを再び使用することができる、層転写によってＳＧＯＩを作成するプロセス」は、本願発明の「半導体材料から選択された材料の少なくとも１つの有益層を取り除いた後にドナーウェハ（１０）をリサイクルする方法」に相当する。
　
　　イ．前記「（４−１）本件補正発明と引用発明との対比」において、「イ」で述べたと同じ理由により、引用発明の「Ｓｉ（１００）ドナーウェハ」上に形成された「グレーデッドＳｉ１−ｘＧｅｘバッファ」は、その下面においては、前記「Ｓｉ（１００）ドナーウェハ」と同じ格子パラメータを有し、その上面においては、本願発明の「有益層」に相当する「緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層」と同じ格子パラメータを有すると認められる。
　すなわち、引用発明の「グレーデッドＳｉ１−ｘＧｅｘバッファ」は、その下面においては、本願発明の「基板（１）」に相当する「Ｓｉ（１００）ドナーウェハ」の格子パラメータと同じという関係の格子パラメータを有するとともに、その上面においては、本願発明の「有益層」に相当する「緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層」の格子パラメータと同じという関係の格子パラメータを有している。
　
　よって、引用発明の、「グレーデッドエピタキシャル成長法により形成されてリニアなステップ式の組成を持ち、Ｇｅ濃度が、前記Ｓｉ（１００）ドナーウェハのＧｅ濃度と同じゼロから、前記緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層のＧｅ濃度と同じ２５％まで増加するように形成され」る「格子不整合を吸収する」機能を有する「前記Ｓｉ（１００）ドナーウェハ上のグレーデッドＳｉ１−ｘＧｅｘバッファ」は、本願発明の「前記基板（１）との関係でその表面の一方の周囲に第１の格子パラメータを有し、前記有益層との関係でその他方の表面の周囲に第２の格子パラメータを有し」ている「緩衝構造（Ｉ）」に相当する。
　
　　ウ．してみれば、引用発明の「出発基板であるＳｉ（１００）ドナーウェハ上に、格子不整合を吸収するグレーデッドＳｉ１−ｘＧｅｘバッファ、前記グレーデッドＳｉ１−ｘＧｅｘバッファの最終のＧｅ組成を有し、転位欠陥密度が低く高い品質の緩和Ｓｉ０．７５Ｇｅ０．２５キャップ層を、この順で堆積した」前記「ドナーウェハ」は、本件補正発明の「基板（１）、緩衝構造（Ｉ）、および取り除き前には有益層を連続的に備え」た「ドナーウェハ（１０）」に相当する。
　
　　エ．本願発明において、「前記緩衝構造（Ｉ）の少なくとも一部が残存」する、「この緩衝構造（Ｉ’）の少なくとも一部は……再利用可能である」とは、それぞれ、前記緩衝構造（Ｉ）のすべてが残存する、この緩衝構造（Ｉ’）のすべてが再利用可能である、という態様を包含している。
　したがって、前記「（４−１）本件補正発明と引用発明との対比」において、「オ」で述べたとおりの理由から、引用発明において、「前記酸化膜付きハンドルウェハに薄い緩和Ｓｉ０．７５Ｇｅ０．２５膜を転写後、前記ドナーウェハに残存したある程度の表面粗さがある前記緩和Ｓｉ０．７５Ｇｅ０．２５膜のみを取り除くと、前記Ｓｉ（１００）ドナーウェハ上に前記グレーデッドＳｉ１−ｘＧｅｘバッファが堆積されているドナーウェハを再び使用できる」ことと、本願発明において、「取り除きが行なわれた前記ドナーウェハ（１０）の側で物質を除去することを含み、物質の除去は機械的手段を用いることを含み、前記物質の除去後には、前記緩衝構造（Ｉ）の少なくとも一部が残存し、この緩衝構造（Ｉ’）の少なくとも一部は、後の新たな有益層取り除き中に緩衝構造（Ｉ）として再利用可能である」こととは、いずれも、取り除きが行なわれた前記ドナーウェハ（１０）の側で物質を除去することを含み、前記物質の除去後には、前記緩衝構造（Ｉ）の少なくとも一部が残存し、この緩衝構造（Ｉ’）の少なくとも一部は、後の新たな有益層取り除き中に緩衝構造（Ｉ）として再利用可能であるで共通する。
　
（２）一致点と相違点
　そうすると、本件補正発明と引用発明の一致点と相違点は、次のとおりとなる。
　
《一致点》
「半導体材料から選択された材料の少なくとも１つの有益層を取り除いた後にドナーウェハ（１０）をリサイクルする方法であって、前記ドナーウェハ（１０）は、基板（１）、緩衝構造（Ｉ）、および取り除き前には有益層を連続的に備え、
　前記緩衝構造（Ｉ）は、前記基板（１）との関係でその表面の一方の周囲に第１の格子パラメータを有し、前記有益層との関係でその他方の表面の周囲に第２の格子パラメータを有し、
　前記方法は、取り除きが行なわれた前記ドナーウェハ（１０）の側で物質を除去することを含み、前記物質の除去後には、前記緩衝構造（Ｉ）の少なくとも一部が残存し、この緩衝構造（Ｉ’）の少なくとも一部は、後の新たな有益層取り除き中に緩衝構造（Ｉ）として再利用可能であることを特徴とする、方法。」
　
《相違点》
　本件補正発明の「物質の除去」は「機械的手段を用いることを含」んでいるのに対して、引用発明の「ある程度の表面粗さがある前記緩和Ｓｉ０．７５Ｇｅ０．２５膜のみ」の「取り除」きは、どのように行うか不明である点。
　
４．相違点についての判断
　　ア．前記の本願発明と引用発明との相違点は、「第２．平成２３年６月２３日に提出された手続補正書による補正（以下「本件補正」という。）についての補正却下の決定」の「４．独立特許要件」の「（４）対比」の「（４−２）一致点と相違点」において指摘した、本件補正発明と引用発明との相違点と同一の相違点である。
　
　　イ．してみれば、「第２．平成２３年６月２３日に提出された手続補正書による補正（以下「本件補正」という。）についての補正却下の決定」の「４．独立特許要件」の「（５）相違点についての判断」で述べた理由と同じ理由によって、本願発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものと認められる。
　
　
第４．結言 
　以上のとおり、本願発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。
　
　よって、結論のとおり審決する。