【事件の表示】
　特願２００７−３３２７０２「メサ型半導体装置の製造方法」拒絶査定不服審判事件〔平成２１年　７月１６日出願公開、特開２００９−１５８５８９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１９年１２月２５日の出願であって、平成２４年２月２日付けの拒絶理由通知に対して、同年４月２０日に手続補正書及び意見書が提出されたが、同年５月３０日付けで拒絶査定がなされ、それに対して、同年９月２８日に拒絶査定に対する審判請求がなされたものである。
　
２．本願発明
　本願の請求項１に係る発明（以下「本願発明」という。）は、平成２４年４月２０日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１に記載されている事項により特定される以下のとおりのものである。
　
「【請求項１】
　第１導電型の第１の半導体層及びその表面に形成された第２の半導体層を含みＰＮ接合部を有した半導体基板を準備し、
　前記第２の半導体層の表面を部分的に覆う第１の絶縁膜を形成する工程と、
　前記第１の絶縁膜で覆われていない前記第２の半導体層の表面から所定の深さを有するメサ溝を形成する工程と、
　有機絶縁物からなり、前記メサ溝から前記メサ溝の外の前記第２の半導体層の表面に延在する第２の絶縁膜を形成する工程と、
　前記メサ溝に沿って、前記メサ溝の幅よりも狭い領域を切削してダイシングを行う工程と、を備え、
　前記メサ溝を形成する工程は、前記メサ溝の垂直断面において該メサ溝がその深さ方向に向かって細長く延びるように、等方性ドライエッチングと保護膜の形成を繰り返すボッシュプロセス、又は低圧力下での異方性ドライエッチングを用いて行われることを特徴とするメサ型半導体装置の製造方法。」
　
３．引用刊行物に記載された発明
（３−１）特開昭６２−４６５３４号公報
（３−１−１）原査定の拒絶の理由に引用され、本願の出願前である昭和６２年２月２８日に日本国内において頒布された特開昭６２−４６５３４号公報（以下「引用刊行物１」という。）には、第１ないし５、７及び８図とともに、以下の事項が記載されている（なお、下線は、当審において付与したものである。以下、同じ。）。
　
「〔産業上の利用分野〕
　
本発明は、側面に露出するｐｎ接合をガラス被覆したダイオードチツプ等のガラス被覆半導体チツプの製造方法に関する。
〔従来の技術〕
　ガラス被覆ダイオードチツプの代表的な製造方法として第７図に示す方法と、第８図に示す方法とが知られている。」（２ページ左上欄１〜８行）
「一方、第８図に示す別の従来方法においては、まず、
第８図(A)に示す如く、第７図(A)の場合と同様に、n
+
型基板領域(2)とｎ型領域(3)とp
+
型領域(4)とから成るシリコン基板(1)を用意し、且つ熱酸化によるSiO
2
膜(12)(13)を形成する。
次に、第８図(B)に示す如く、第７図(B)と同様な溝(6)を設ける。
次に、第８図(C)に示す如く、ガラス被覆層(7)を電気泳動法で形成する。電気泳動法では、絶縁膜であるSiO2膜(12)(13)の上にはほとんどガラス粉末は付着しないので、溝(6)に選択的にガラス被覆層(7)が形成される。なお、溝(6)に隣接するSiO2膜(12)の周辺部にも電気泳動法における端部電界集中効果により、ガラス被覆層(7)が形成される。
　次に、第８図(D)に示す如く、弗酸系のエツチング液により、周辺部を残してSiO2膜(12)をエツチング除去して電極用の開口(8)を形成する。この時、基板(1)の下面のSiO2膜(13)も除去する。
　
次に、第８図(Ｅ)に示す如く、電極を形成し、しかる後溝(6)において切断分離し、ダイオードチツプ（11b）を完成させる。
「〔実施例〕
　次に、第１図〜第５図を参照して本発明の実施例に係わるガラス被覆ダイオードチツプの製造方法を説明する。
　まず、
第１図(A)に示す如く、n
+
型基板領域(2)とｎ型領域(3)とp
+
型領域(4)とから成るシリコン基板(1)の一方及び他方の主表面に熱酸化のSiO
2
膜(12)(13)を有するものを、第８図(A)と同様に形成する。
　次に、
第１図(B)に示すように、弗酸−硝酸系の混酸を用いたエツチングによつて、基板(1)の上面に浅い溝(14)を形成すると同時に基板(1)の下面に浅いマーカライン用溝(15)を形成する。
　次に、
第１図(C)及び第２図に示す如く、弗酸−硝酸系の混酸を用いたエツチングによつて、浅い溝(14)の中にn
+
型領域(2)に達する深い溝(6)を形成し、pn接合(5)を露出させる。
　次に、
第１図(D)に示す如く、溝(6)(14)の表面上にガラス被覆層(7)を電気泳動法により形成する。
　次に、第１図(E)に示す如く、弗酸系のエツチング液により、ガラス被覆層(7)で被覆されている周辺部を残してSiO2膜(12)を選択的にエツチング除去し、電極用の開口(8)を形成する。これと同時に基板(1)の下面のSiO2膜(13)もエツチング除去する。
　次に、第１図(F)及び第３図に示す如く、基板(1)の上面の開口(8)内と、基板(1)の下面とに無電解メツキ法によりNi電極(9)(10)を形成し、その後、
マーカラインとしての溝(15)に沿つて基板(1)を切断し、個々のダイオードチツプ（11c）に分離する。
　ダイオードチツプ（11c）を第１図〜第３図の方法で作製すると、薄いSiO2膜(12)に開口(8)を設けるので、この開口(8)の寸法精度が高くなる。また、逆方向不良が少なくなり、特にバイアス劣化が大幅に減少した。」（３ページ左下欄１０行〜４ページ左上欄２０行）
「〔変形例〕
　本発明は上述の実施例に限定されるものでなく、例えば次の変形例が可能なものである。
　
(a)  溝(14)を形成してp
+
型領域(4)までエツチングせずに、溝(14)に相当する部分のSiO
2
膜(12)のみを第６図に示す如くエツチングで除去して、この部分と溝(6)の表面とにガラス被覆層(7)を設け、第６図に示すようにダイオードチツプ（11d）を作製してもよい。
　
（３−１−２）引用刊行物１の「第８図(A)に示す如く、第７図(A)の場合と同様に、n+型基板領域(2)とｎ型領域(3)とp+型領域(4)とから成るシリコン基板(1)を用意し、且つ熱酸化によるSiO2膜(12)(13)を形成する。」（２ページ左下欄８〜１１行）及び「第１図(A)に示す如く、n+型基板領域(2)とｎ型領域(3)とp+型領域(4)とから成るシリコン基板(1)の一方及び他方の主表面に熱酸化のSiO2膜(12)(13)を有するものを、第８図(A)と同様に形成する。」（３ページ左下欄１４〜１７行）という記載、並びに第７、８図から、引用刊行物１には、「n+型基板領域(2)とｎ型領域(3)とp+型領域(4)とから成るシリコン基板(1)を用意し、前記シリコン基板(1)の一方の主表面に熱酸化のSiO2膜(12)を形成する」ことが記載されている。
　
（３−１−３）引用刊行物１の「第１図(B)に示すように、弗酸−硝酸系の混酸を用いたエツチングによつて、基板(1)の上面に浅い溝（14）を形成すると同時に基板(1)の下面に浅いマーカライン用溝（15）を形成する。」（３ページ左下欄１８行〜同頁右下欄１行）、「第１図(C)及び第２図に示す如く、弗酸−硝酸系の混酸を用いたエツチングによつて、浅い溝（14）の中にn+型領域(2)に達する深い溝(6)を形成し、pn接合(5)を露出させる。」（３ページ右下欄９〜１２行）及び「第１図(D)に示す如く、溝(6)（14）の表面上にガラス被覆層(7)を電気泳動法により形成する。」（３ページ右下欄１７〜１８行）という記載、並びに第１図から、引用刊行物１には、「基板(1)の上面に浅い溝（14）を形成し、前記浅い溝（14）の中にn+型領域(2)に達する深い溝(6)を形成し、前記溝(6)（14）の表面上にガラス被覆層(7)を電気泳動法により形成する」ことが記載されている。
　そして、「(a)  溝（14）を形成してp+型領域(4)までエツチングせずに、溝（14）に相当する部分のSiO2膜（12）のみを第６図に示す如くエツチングで除去して、この部分と溝(6)の表面とにガラス被覆層(7)を設け、第６図に示すようにダイオードチツプ（11d）を作製してもよい。」（４ページ右下欄２０行〜５ページ左上欄５行）という記載及び第６図を参照すると、引用刊行物１には、「基板(1)の上面の所定の部分（浅い溝（14）に相当する部分）のSiO2膜（12）を除去して、基板(1)の表面を露出し、露出された基板(1)の表面部分の中にn+型領域(2)に達する深い溝(6)を形成し、前記露出された基板(1)の表面部分と前記溝(6)の表面上にガラス被覆層(7)を電気泳動法により形成する」ことも記載されている。
　
（３−１−４）引用刊行物１の「基板(1)の下面に浅いマーカライン用溝(15)を形成する。」（３ページ左下欄２０行〜同ページ右下欄１行）及び「マーカラインとしての溝（15）に沿つて基板(1)を切断し、個々のダイオードチツプ（11c）に分離する。」（４ページ左上欄１３〜１５行）の記載から、引用刊行物１には、「基板(1)を切断し、個々のダイオードチツプ（11c）に分離する」ことが記載されている。
　
（３−１−５）そうすると、引用刊行物１には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
「n+型基板領域(2)とｎ型領域(3)とp+型領域(4)とから成るシリコン基板(1)を用意し、
　前記基板(1)の一方の主表面に熱酸化のSiO2膜（12）を形成し、
　前記基板(1)の上面の所定の部分の前記SiO2膜（12）を除去して、前記基板(1)の表面を露出し、
　露出された前記基板(1)の表面部分の中に前記n+型基板領域(2)に達する深い溝(6)を形成し、
　前記露出された前記基板(1)の表面部分と前記溝(6)の表面上にガラス被覆層(7)を電気泳動法により形成し、
　前記基板(1)の下面に形成されたマーカライン用溝(15)に沿って、前記基板(1)を切断し、個々のダイオードチツプ（11c）に分離する
　ガラス被覆ダイオードチツプの製造方法。」
　
（３−２）特開２００２−１３４５２３号公報
　原査定の拒絶の理由に引用され、本願の出願前である平成１４年５月１０日に日本国内において頒布された特開２００２−１３４５２３号公報（以下「引用刊行物２」という。）には、図２及び３とともに、以下の事項が記載されている。
　
「【０００１】
【発明の属する技術分野】
本発明は、ベベル構造を有するトランジスタ、ダイオード等の半導体素子に関する。
「【００１０】
図２のトランジスタは、第１のコレクタ領域２の形状、及び傾斜側面１２の深さ即ち段部１３の高さにおいて図１のトランジスタと相違している。即ち、図２のトランジスタでは、Ｎ＋形の第１のコレクタ領域２が半導体基体１の第１の主面７の中央に選択的に形成されている。従って、第１のコレクタ領域２とこれよりも不純物濃度の低いＮ−形の第２のコレクタ領域３との境界面が傾斜側面１２に露出しないで第１の主面７に露出している。また、第１のコレクタ領域２は、平面的に見てエミッタ領域６を内側に含むように形成され且つＰ＋形の第２のベース領域５に含まれるように形成されている。
「【００１２】
図２の実施形態では、傾斜側面１２を覆う保護膜１４として負電荷濃度が３×１０
１１
ｃｍ
−２
程度と比較的低いポリイミド樹脂が使用されている。
　
４．対比
（４−１）刊行物発明の「n+型基板領域(2)とｎ型領域(3)」、「p+型領域(4)」及び「シリコン基板(1)」は、各々本願発明の「第１導電型の第１の半導体層」、「第２の半導体層」及び「半導体基板」に相当する。そして、第１図(A)から、「p+型領域(4)」は「ｎ型領域(3)」の表面上に形成されており、「ｐｎ接合部」を有していることは明らかであるから、刊行物発明の「n+型基板領域(2)とｎ型領域(3)とp+型領域(4)とから成るシリコン基板(1)を用意」することは、本願発明の「第１導電型の第１の半導体層及びその表面に形成された第２の半導体層を含みＰＮ接合部を有した半導体基板を準備」することに相当する。
　
（４−２）刊行物発明の「SiO2膜（12）」は、本願発明の「第１の絶縁膜」に相当する。そして、刊行物発明において、「SiO2膜（12）」は、「p+型領域(4)」の表面を部分的に覆っていることは明らかであるから、刊行物発明の「前記基板(1)の一方の主表面に熱酸化のSiO2膜（12）を形成し、前記基板(1)の上面の所定の部分の前記SiO2膜（12）を除去して、前記基板(1)の表面を露出」することは、本願発明の「前記第２の半導体層の表面を部分的に覆う第１の絶縁膜を形成する工程」に相当する。
　
（４−３）刊行物発明の「n+型基板領域(2)に達する深い溝(6)」は、本願発明の「第２の半導体層の表面から所定の深さを有するメサ溝」に相当するから、刊行物発明の「露出された前記基板(1)の表面部分の中に前記n+型基板領域(2)に達する深い溝(6)を形成」することは、本願発明の「前記第１の絶縁膜で覆われていない前記第２の半導体層の表面から所定の深さを有するメサ溝を形成する工程」に相当する。
　
（４−４）刊行物発明の「ガラス被覆層(7)」と、本願発明の「有機絶縁物からな」る「第２の絶縁膜」は、「第２の絶縁膜」という点で共通するから、刊行物発明の「前記露出された前記基板(1)の表面部分と前記溝(6)の表面上にガラス被覆層(7)を電気泳動法により形成」することと、本願発明の「有機絶縁物からなり、前記メサ溝から前記メサ溝の外の前記第２の半導体層の表面に延在する第２の絶縁膜を形成する工程」とは、「前記メサ溝から前記メサ溝の外の前記第２の半導体層の表面に延在する第２の絶縁膜を形成する工程」という点で共通する。
　
（４−５）刊行物発明の「前記基板(1)を切断し、個々のダイオードチツプ（11c）に分離する」ことと、本願発明の「前記メサ溝に沿って、前記メサ溝の幅よりも狭い領域を切削してダイシングを行う工程」とは、「ダイシングを行う工程」という点で共通する。
　
（４−６）刊行物発明における「ガラス被覆ダイオードチツプ」は、「メサ型」であることは明らかであるから、刊行物発明の「ガラス被覆ダイオードチツプの製造方法」は、本願発明の「メサ型半導体装置の製造方法」に相当する。
　
（４−７）そうすると、本願発明と刊行物発明とは、
「【請求項１】
　第１導電型の第１の半導体層及びその表面に形成された第２の半導体層を含みＰＮ接合部を有した半導体基板を準備し、
　前記第２の半導体層の表面を部分的に覆う第１の絶縁膜を形成する工程と、
　前記第１の絶縁膜で覆われていない前記第２の半導体層の表面から所定の深さを有するメサ溝を形成する工程と、
　前記メサ溝から前記メサ溝の外の前記第２の半導体層の表面に延在する第２の絶縁膜を形成する工程と、
　ダイシングを行う工程と、
　を備えるメサ型半導体装置の製造方法。」
である点で一致し、次の３点で相違する。
　
（相違点１）本願発明では、「第２の絶縁膜」が「有機絶縁物からな」るのに対して、刊行物発明では、そのような特定がなされていない点。
　
（相違点２）本願発明では、「前記メサ溝に沿って、前記メサ溝の幅よりも狭い領域を切削してダイシングを行う」のに対して、刊行物発明では、「基板(1)を切断」することについて、そのような特定がなされていない点。
　
（相違点３）本願発明では、「前記メサ溝を形成する工程は、前記メサ溝の垂直断面において該メサ溝がその深さ方向に向かって細長く延びるように、等方性ドライエッチングと保護膜の形成を繰り返すボッシュプロセス、又は低圧力下での異方性ドライエッチングを用いて行われる」のに対して、刊行物発明では、「n+型基板領域(2)に達する深い溝(6)を形成」することについて、そのような特定がなされていない点。
　
５．判断
　以下、上記相違点について、検討する。
（５−１）相違点１について
　ベベル構造を有するトランジスタ、ダイオード等の半導体装置の傾斜側面を覆う保護膜として、有機絶縁物を使用することは、例えば、引用刊行物２に、「
図２の実施形態では、傾斜側面１２を覆う保護膜１４として負電荷濃度が３×１０
１１
ｃｍ
−２
程度と比較的低いポリイミド樹脂が使用されている。」
　したがって、上記相違点１は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（５−２）相違点２について
　引用刊行物１には、従来技術に関して 、「次に、第８図（Ｅ）に示す如く、電極を形成し、しかる後溝(6)において切断分離し、ダイオードチツプ（11b）を完成させる。」（２ページ右下欄５〜７行）と記載されている。そして、刊行物発明に係る実施例には、「第１図(B)に示すように、・・・基板(1)の下面に浅いマーカライン用溝（15）を形成する。」（３ページ左下欄１８行〜同頁右下欄１行）、「下面の溝（15）は、基板(1)を複数のチツプに切断するときのマーカラインを与えるものである。」（３ページ右下欄６〜８行）及び「マーカラインとしての溝（15）に沿つて基板(1)を切断し、個々のダイオードチツプ（11c）に分離する。」（４ページ左上欄１３〜１５行）と記載されており、この溝(15)は、第１図(B)を見ると、本願発明の「メサ溝」に相当する刊行物発明の「深い溝(6)」より幅が狭い。ここで前記従来技術のように、マーカーラインとしての「溝(15)」を形成せずに、基板の上面に形成された幅広の「溝(16)」において、前記基板を切断する場合には、所定の目印を設定して、この目印に沿って切断するのは、当然のことであり、その際に、「深い溝(6)」の幅よりも狭い領域を切断することも、当業者にとって、技術常識ともいえることである。
　一方、引用刊行物１の第１図(B)、(C)を見ると、「深い溝(6)」の底部となる浅い溝(14)の中央部に対向する位置に、「溝(15)」が形成されている。
　そうすると、刊行物発明の「基板(1)を切断し、個々のダイオードチツプ（11c）に分離する」工程において、「深い溝(6)」の底部に沿って、該「深い溝(6)」の幅よりも狭い領域を切断することにより、本願発明のように、「前記メサ溝に沿って、前記メサ溝の幅よりも狭い領域を切削してダイシングを行う」構成とすることは、当業者が容易になし得たことである。
　したがって、上記相違点２は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（５−３）相違点３について
　メサ型ダイオードの製造方法において、ダイシングのための溝を、細く深く形成すること、基板面に対して垂直に形成することは、以下の周知例１あるいは２に記載されているように周知の技術である。また、細く深い溝を、基板面に対して垂直に形成する方法として、ボッシュプロセスは、以下の周知例３ないし７に記載されているように周知の技術である。
　
（ア）周知例１
　特開平４−２１６６号公報には、第１図とともに、以下の事項が記載されている。
「〔産業上の利用分野〕
　
本発明はプレーナＰＮ接合を有する半導体装置に関し、特にＤＨＤ（Doble Heatsink Diode）型ガラス封止ダイオードや樹脂封止ダイオード等に用いられる半導体装置に関する。
「〔実施例〕
　次に、本発明を図面を参照して説明する。
　第１図（ａ）ないし（ｃ）は本発明の一実施例を製造工程順に示す断面図である。先ず、同図（ａ）のように、Ｎ型半導体基板１の表面に形成したシリコン酸化膜２をフォトリソグラフィ技術により選択エッチングし、主接合を構成する領域を除く領域に窓をあける。そして、Ｐ型不純物を選択的に導入し、主接合より高い降伏電圧になるような不純物濃度の低いＰ型頭域３を副接合領域として形成する。
 次いで、
同図（ｂ）のように、後にペレットに切断分離するダイシング箇所において前記Ｐ壁領域３を表面側からエッチングして深くて狭い溝４を形成する。この溝４の深さはＰ型頭域３の深さより深くする。
 次いで、同図（ｃ）のように、Ｎ型半導体基板１の表面の酸化膜を選択エッチングし、主接合を構成する領域に窓をあける。そして、Ｐ型不純物を導入して主接合領域としてのＰ＋領域６を作成する。しかる後、表面の酸化膜を除去し、銀蒸着によってＮ型半導体基板１の表面及び裏面にそれぞれ表面電極７，裏面電極８を形成する。さらに、
前記溝４の箇所においてダイシングを行ない、１個のペレットＰとして構成する。
　
（イ）周知例２
　特開２００２−７６００９号公報には、図１とともに、以下の事項が記載されている。
「【０００１】
【発明の属する技術分野】
本発明は、携帯電話のアンテナスイッチなど、とくに高周波製品のスイッチ素子などに用いられるＰＩＮダイオードおよびその製法に関する。
「【００１４】
【発明の実施の形態】つぎに、図面を参照しながら本発明のＰＩＮダイオードおよびその製法について説明をする。本発明によるＰＩＮダイオードは、図１にその一実施形態の断面および平面の説明図が示されるように、第１導電形（たとえばｎ形）半導体基板１上に半絶縁性のｉ層２がエピタキシャル成長されており、そのｉ層２に第２導電形（ｐ形）領域３が形成されている。そして、ｐ形領域３の周囲にｐ形領域３より深く、かつ、半導体基板１に達しないように絶縁領域４が形成されている。なお、６は両電極に電圧が印加されるときにできる空乏層である。
【００１５】
絶縁領域４は、図１（ａ）に示される例では、ｐ形領域３の外周にトレンチ５が形成され、その表面に熱酸化などにより酸化膜が設けられることにより、形成されている。トレンチ５は、たとえばｐ形領域３およびｉ層２の表面にホトレジストなどによりマスクを形成し、反応性イオンエッチング（ＲＩＥ）などの物理的エッチングにより、エッチングをすることにより、半導体基板１（ｐ形領域３）の表面とほぼ垂直に形成されている。すなわち、ウェットエッチングによりエッチングをすると、エッチングにより露出する側壁の幅（ｐ形領域３の平面形状が円形の場合、その直径）が末広がりになって底面側で大きくなる湾曲形状になり、底面側で側壁側に空乏層６が形成されやすいが、物理的エッチングによれば、殆ど基板面に垂直に凹部が形成されるため、側壁部に空乏層６が殆ど形成されず好ましい。
【００１６】しかし、ウェットエッチングによっても、底面側に僅かに空乏層が形成されるだけで、従来構造より遙かに空乏層の面積は減り、容量Ｃｔを減らすことができる。
【００１７】このトレンチ５は、ｐ形領域３の外周に沿って形成されている。図１に示される例では、ｐ形領域３は、図１（ｂ）に平面図が示されるように、外形が円形状に形成され、その円形の外周にｐ形領域３と接するように、トレンチ５が形成されている。このようにｐ形領域３と接するように形成されれば、その側面には空乏層が全然形成されないため、容量を下げるのに効果的で好ましい。そのため、ｐ形領域３を大きめに形成しておき、ｐ形領域の一部もエッチングする構造にしてもよい。しかし、狭い幅でｉ層２が介在されても、そのｉ層の幅が空乏層の幅より小さければ効果はある。したがって完全にｐ形層３に接していなくてもよい。また、
トレンチ５の幅を大きく形成して、そのトレンチ部分でダイシングをし、チップ化することもできる。
　
（ウ）周知例３
　特開２００６−２８７１１８号公報には、図２とともに、以下の事項が記載されている。
「【００３９】
　図２に示す半導体チップの製造方法をより具体化した例を以下に示す。直径１５０ｍｍ、厚さ６２５μｍ、比抵抗０．０１３〜０．０１７ΩｃｍのＰ型シリコンウエハ７の表面に、陽極化成法によって、第１の多孔質シリコン層１、第２の多孔質シリコン層８を順に形成する。ここでは、５０％ＨＦ：ＩＰＡ＝２：１（体積比）の溶液中で８ｍＡ／ｃｍの電流を６ｍｉｎ印加して厚さ５μｍの第１の多孔質シリコン層１を形成した後に、この溶液中で３３ｍＡ／ｃｍの電流を２ｍｉｎ印加して厚さ５μｍの第２の多孔質シリコン層８を得た。
【００４０】
　次いで、第１の多孔質シリコン層１の上にエピタキシャル成長を行なって単結晶シリコン層２を形成した。このときの条件は、温度＝１０４０℃、圧力＝１０１．３ｋＰａ、ＳｉＨ２Ｃｌ２＝２００ｃｃ／ｍｉｎ、Ｈ２＝２３０ｃｃ／ｍｉｎ、成膜速度＝０．２μｍ／ｍｉｎとして、厚さ５μｍの単結晶シリコン層を形成した。なお、エピタキシャル成長の前処理として、（１）４００℃、６０ｍｉｎのドライ酸化、（２）ＨＦ又はＢＨＦによるライトエッチング、（３）Ｈ２中でのアニールによる多孔質シリコン層１の表面平滑化の各処理を行なった。
【００４１】
　次いで、単結晶シリコン層２の上にレジストを塗布し、これをパターニングしてマスクパターンを形成し、このマスクパターンの開口部を通じて単結晶シリコン層２、第１の多孔質シリコン層１、第２の多孔質シリコン層８をエッチングした。このときのエッチング条件は、デポジションとエッチングを交互に繰り返すボッシュプロセスを採用したため、基板温度＝２３℃、圧力＝３．１Ｐａ、Ｃ４Ｆ８＝２００ｃｃ／ｍｉｎ、１３．５６ＭＨｚの高周波出力＝２８００Ｗのデポジションと、基板温度＝２３℃、圧力＝８．３Ｐａ、ＳＦ６＝７５０ｃｃ／ｍｉｎ、１３．５６ＭＨｚの高周波出力＝２８００Ｗのエッチングとを２ｓｅｃ／７ｓｅｃのサイクルで３ｍｉｎ行なった。これにより、単結晶シリコン層２から第１の多孔質シリコン層１を経て第２の多孔質シリコン層８に達する深さ２５μｍのトレンチが形成された。」
　
（エ）周知例４
　特開２００６−１２８８９号公報には、以下の事項が記載されている。
「【００２４】
　ドライエッチングによるシリコンの代表的な深堀り方法としてボッシュプロセスがある（特許文献１参照）。これは、ＳＦ6ガスを用いたプラズマエッチングの工程と、Ｃ4Ｆ8ガスを用いてフロローカーボン系ポリマーをトレンチの内壁面に保護膜として堆積させるプラズマデポジションの工程とを交互に繰り返すことで、シリコンの高速異方性エッチングを可能としたプロセスである。ボッシュプロセスでは、条件次第で例えば２０μｍ／ｍｉｎ以上のエッチング速度を実現することができ、しかも内壁が基板面に対して垂直なトレンチ形状を得ることができる。」
　
（オ）周知例５
　特開２００７−１８０３０３号公報には、図４とともに、以下の事項が記載されている。
「【００３７】
　次に、一部を開口されたパッシベーション膜１６をマスクとして、ドライエッチングにより半導体基板１０を穿孔して孔部Ｈ３を形成する。
　半導体基板１０を穿孔する深さは例えば７０μｍ程度であるため、製造効率の観点からは特開２００２−９３７７６号公報に開示されたＳｉ高速エッチング法、又は米国特許ＵＳＰ５５０１８９３に開示されたボッシュプロセス法を用いて異方性エッチングを行うことが好ましい。Ｓｉ高速エッチング法を用いる場合には、エッチングガスとしてＳＦ６／Ｏ２の混合ガスを用いることができ、ボッシュプロセス法を用いる場合にはＳＦ６／Ｃ４Ｆ８を用いることができる。なお、ここでは、ドライエッチングとしてＲＩＥのほかにＩＣＰ（Inductively Coupled Plasma）を用いることができる。
【００３８】
　図４（ａ）には、半導体基板１０を穿孔して孔部Ｈ３を形成した状態を示している。パッシベーション膜１６をマスクとして半導体基板１０を穿孔しているため、半導体基板１０に形成される孔部Ｈ３の径はパッシベーション膜１６に形成された開口部Ｈ１の径と同程度となる。その結果、パッシベーション膜１６に形成された開口部Ｈ１の径、電極パッド１４に形成された開口部Ｈ２の径、及び半導体基板１０に形成された孔部Ｈ３の径は、ほぼ同一になる。なお、孔部Ｈ３の深さは、最終的に形成する半導体チップの厚さに応じて設定される。また孔部Ｈ３は異方性エッチングにより形成しているため、孔部Ｈ３の底面は平坦な（フラット）形状になる。」
　
（カ）周知例６
　特開２００４−２９６４８８号公報には、図３とともに、以下の事項が記載されている。
「【００２２】
　以上の工程が終了すると、パッシベーション膜１６をマスクとして、ドライエッチングにより基板１０を穿孔して孔部Ｈ３を形成する（孔部形成工程）。基板１０を穿孔する深さは７０μｍ程度であるため、製造効率の観点からは特開２００２−９３７７６号公報に開示されたＳｉ高速エッチング法、又は米国特許USP5,501,893に開示されたボッシュプロセス法を用いて異方性エッチングを行うことが好ましい。Ｓｉ高速エッチング法を用いる場合には、エッチングガスとしてＳＦ６／Ｏ２の混合ガスを用いることができ、ボッシュプロセス法を用いる場合にはＳＦ６／Ｃ４Ｆ８を用いることができる。尚、ここでは、ドライエッチングとしてＲＩＥのほかにＩＣＰ（Inductively Coupled Plasma）を用いることができる。
【００２３】図３（ａ）は、基板１０を穿孔して、孔部Ｈ３を形成した状態を示す断面図である。図３（ａ）に示す通り、パッシベーション膜１６をマスクとして基板１０を穿孔しているため、基板１０に形成される孔部Ｈ３の径はパッシベーション膜１６に形成された開口部Ｈ１の径と同程度となる。その結果、パッシベーション膜１６に形成された開口部Ｈ１の径、電極パッド１４に形成された開口部Ｈ２の径、及び基板１０に形成された孔部Ｈ３の径は、ほぼ同一になる。尚、孔部Ｈ３の深さは、最終的に形成する半導体チップの厚みに応じて適宜設定される。また、孔部Ｈ３は異方性エッチングにより形成しているため、孔部Ｈ３の底面は平坦（フラット）な形状になる。」
　
（キ）周知例７
　特開２００５−２７６８７７号公報には、図１とともに、以下の事項が記載されている。
「【００６７】
　再び図１に戻って説明を続ける。図１（ａ）の工程の後、図１（ｂ）に示すように、レジスト開口部のシリコンをエッチングして、シリコン基板１０２にゲート絶縁膜１１４の裏面に達する接続孔１１６を形成する。
【００６８】
　シリコンのエッチングには、ドライエッチングを用いる。垂直形状の接続孔を形成するために、ＳＦ6、Ｏ2、Ｃ4Ｆ8などのＰＦＣガスを用いて、エッチングと側壁保護膜形成を交互に繰り返すボッシュプロセスと呼ばれる方法を用いてもよい。また、大きなエッチング速度による高スループットを実現するために、ＳＦ6、Ｏ2ガスを用いて、パルス印加でないＲＩＥを用いたりすることができる。」
　
　そうすると、刊行物発明の「露出された基板(1)の表面部分の中にn+型領域(2)に達する深い溝(6)を形成」する方法として、周知の技術であるボッシュプロセスを採用することにより、本願発明のように、「前記メサ溝を形成する工程は、前記メサ溝の垂直断面において該メサ溝がその深さ方向に向かって細長く延びるように、等方性ドライエッチングと保護膜の形成を繰り返すボッシュプロセス」「を用いて行われる」構成とすることは、当業者が容易になし得たことである。
　したがって、上記相違点３は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（５−５）まとめ
　以上検討したとおり、本願発明と刊行物発明との相違点は、いずれも周知技術を勘案することにより、当業者が容易に想到し得た範囲に含まれる程度のものにすぎず、本願発明は、引用刊行物１に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。