(57)【要約】      （修正有）【課題】基板支持体及び処理チェンバを提供する。【解決手段】基板支持体は、基板１０９を静電チャックにチャッキングするための１以上のチャッキング電極１３４が内部に埋設された静電チャック２２９と、静電チャックの上に配置されたセラミックス層２３７と、セラミックス層の周りに配置されたセラミックスリング２３８と、セラミックスリング内に埋設された電極１３９と、１以上の伝送線を介して電極に結合された可変コンデンサとを含む。セラミックスリング２３８内に埋設された電極１３９はリング形状である。セラミックスリング２３８上に接触して配置されたエッジリング２４２を含み、セラミックスリング内に埋設された電極に隣接してセラミックスリングの上面とエッジリングの下面との間にギャップ２５３が残る。【選択図】図２Ｂ
0003209624.tif 000002
【実用新案登録請求の範囲】
【請求項１】
基板を静電チャックにチャッキングするための１以上のチャッキング電極が内部に埋設された静電チャックと、
静電チャックの上に配置されたセラミックス層と、
セラミックス層の周りに配置されたセラミックスリングと、
セラミックスリング内に埋設された電極と、
１以上の伝送線を介して電極に結合された可変コンデンサとを含む基板支持体。
【請求項２】
セラミックスリング内に埋設された電極はリング形状である、請求項１記載の基板支持体。
【請求項３】
セラミックスリング上に接触して配置されたエッジリングを含み、セラミックスリング内に埋設された電極に隣接してセラミックスリングの上面とエッジリングの下面との間にギャップが残る、請求項１記載の基板支持体。
【請求項４】
可変コンデンサはグランドに電気的に結合される、請求項１記載の基板支持体。
【請求項５】
静電チャックとセラミックス層との間に配置されたヒーターを含む、請求項１記載の基板支持体。
【請求項６】
セラミックスリングは、二酸化ケイ素又は窒化ケイ素を含む、請求項１記載の基板支持体。
【請求項７】
処理チャンバであって、
チャンバ本体と、
チャンバ本体上に配置された蓋と、
蓋の上方に配置された誘導結合プラズマ装置と、
チャンバ本体内に配置された基板支持体とを含み、基板支持体は、
基板を静電チャックにチャッキングするための１以上のチャッキング電極が内部に埋設された静電チャックと、
静電チャックの上に配置されたセラミックス層と、
セラミックス層の周りに配置されたセラミックスリングと、
セラミックスリング内に埋設され、１以上の伝送線を介して可変コンデンサに結合された電極とを含む処理チャンバ。
【請求項８】
セラミックスリング内に埋設された電極はリング形状である、請求項７記載の処理チャンバ。
【請求項９】
セラミックスリング上に接触して配置されたエッジリングを含み、セラミックスリング内に埋設された電極に隣接してセラミックスリングの上面とエッジリングの下面との間にギャップが残る、請求項７記載の処理チャンバ。
【請求項１０】
可変コンデンサはグランドに電気的に結合され、セラミックスリング内に埋設された電極は、幅が約３ミリメートル〜約２０ミリメートルである、請求項７記載の処理チャンバ。
【請求項１１】
静電チャックとセラミックス層との間に配置されたヒーターを含み、セラミックスリングは、二酸化ケイ素又は窒化ケイ素を含む、請求項７記載の処理チャンバ。
【請求項１２】
１以上のチャッキング電極に結合されたバイアス源と、誘導結合プラズマ装置へのＲＦ電源とを含む、請求項７記載の処理チャンバ。
【請求項１３】
１以上の伝送線は３本の伝送線であり、１以上の伝送線はセラミックスリング内に埋設された電極に等間隔に結合される、請求項７記載の処理チャンバ。
【考案の詳細な説明】
【背景】
【０００１】
（分野）
本開示の態様は、概して、処理チャンバ内のエッジリングのＲＦ振幅を制御するための装置及び方法に関する。
【０００２】
（関連技術の説明）
エッジリングは、処理チャンバ内で処理中に基板（例えば、半導体ウェハ）の周囲を囲む円形の部品である。エッジリングは処理チャンバ内でプラズマに曝露されるため、エッジリングは浸食し、所定の間隔の後に交換又は他の予防的保守を必要とする可能性がある。エッジリングがあまりにも浸食されると、基板のエッジのプラズマシースが低下し、基板のエッジでプラズマ処理特性が変化する。プラズマ処理特性の変化は、基板のエッジで望ましくない処理効果を引き起こし、したがって、基板のエッジ近くの使用可能な実面積を減少させる。
【０００３】
したがって、エッジリングの浸食に対処する装置及び方法が必要とされている。
【概要】
【０００４】
一態様では、基板支持体は、基板を静電チャックにチャッキングするための１以上のチャッキング電極が内部に埋設された静電チャックと、静電チャックの上に配置されたセラミックス層と、セラミックス層の周りに配置されたセラミックスリングと、セラミックスリング内に埋設された電極と、１以上の伝送線を介して電極に結合された可変コンデンサとを含む。
【０００５】
別の一態様では、処理チャンバは、チャンバ本体と、チャンバ本体上に配置された蓋と、蓋の上方に配置された誘導結合プラズマ装置と、チャンバ本体内に配置された基板支持体とを含み、基板支持体は、基板を静電チャックにチャッキングするための１以上のチャッキング電極が内部に埋設された静電チャックと、静電チャックの上に配置されたセラミックス層と、セラミックス層の周りに配置されたセラミックスリングと、セラミックスリング内に埋設され、１以上の伝送線を介して可変コンデンサに結合された電極とを含む。
【０００６】
別の一態様では、基板を処理する方法は、プラズマシースを使用して基板の所定量を処理し、エッジリングの浸食を生じさせる工程と、プラズマシースを再配置するために、浸食後にエッジリングでのＲＦ電圧を増加させる工程と、エッジリングの浸食を修正するために、ＲＦ電圧を増加させた後に追加の基板を処理する工程を含む。
【図面の簡単な説明】
【０００７】
本開示の上述した構成を詳細に理解することができるように、上記に簡単に要約した本開示のより具体的な説明を、態様を参照して行う。態様のいくつかは添付図面に示されている。しかしながら、添付図面は例示的な態様を示しているに過ぎず、したがってこの範囲を制限していると解釈されるべきではなく、本開示は他の等しく有効な態様を含み得ることに留意すべきである。
【図１】本開示の一態様に係る処理チャンバの概略断面図である。
【図２Ａ】〜
【図２Ｂ】図１に示される基板支持体の拡大概略図を示す。
【図３Ａ】〜
【図３Ｃ】本開示の態様に係る、基板の周囲に対するプラズマシースの概略図である。
【図４Ａ】〜
【図４Ｂ】本開示の一態様に係る概略回路図を示す。
【図５】本開示の一態様に係る基板処理方法を示すフロー図である。
【０００８】
理解を促進するために、図面に共通する同一の要素を示す際には可能な限り同一の参照番号を使用している。一態様の要素及び構成を更なる説明なしに他の態様に有益に組み込んでもよいと理解される。
【詳細な説明】
【０００９】
本開示は、概して、エッジリングのＲＦ振幅を制御する装置及び方法に関する。この装置及び方法は、可変コンデンサを介してグランドに結合された電極を含む。電極は、リング形状とすることができ、静電チャックを含む基板支持体内に埋設させることができる。電極は、基板及び／又はエッジリングの周辺部の下に配置することができる。プラズマシースがエッジリングの浸食によりエッジリングに隣接して下がると、可変コンデンサのキャパシタンスは、基板のエッジ付近のＲＦ振幅に影響を及ぼすように調整される。電極及び可変コンデンサを介したＲＦ振幅の調整は、基板周辺部付近のプラズマシースの調整をもたらす。
【００１０】
図１は、本開示の一態様に係る処理チャンバ１００の概略断面図である。処理チャンバ１００は、チャンバ本体１０１と、その上に配置された蓋１０３とを含み、それらは共に内部容積を画定する。チャンバ本体１０１は、典型的には、電気的グランド（接地）１０７に結合される。基板支持体１１１は、基板１０９を上で支持するために内部容積内に配置される。処理チャンバ１００はまた、処理チャンバ１００内にプラズマ領域１１８を生成するための誘導結合プラズマ装置１０２と、処理チャンバ１００の態様（状況）を制御するように構成されたコントローラ１５５とを含む。
【００１１】
基板支持体１１１は、整合ネットワーク１２０を介してバイアス源１１９に結合された１以上の電極１３４と、可変コンデンサ１４０を介してグランドに結合された輪状電極１３９とを含む。誘導結合プラズマ装置１０２は、典型的には、蓋１０３の上方に配置され、処理チャンバ１００内にＲＦ電力を誘導結合するように構成される。誘導結合プラズマ装置１０２は、蓋１０３の上方に配置された第１及び第２のコイル１１０、１１２を含む。各コイル１１０、１１２の相対位置、直径の比、及び／又は各コイル１１０、１１２の巻数は、例えば、プラズマ領域１１８の輪郭（プロファイル）又は密度を制御するために、それぞれ調整することができる。第１及び第２のコイル１１０、１１２の各々は、ＲＦ給電構造１０６を介して整合ネットワーク１１４を通ってＲＦ電源１０８に結合される。ＲＦ電源１０８は、一例では、５０ｋＨｚ〜１３．５６ＭＨｚの範囲の調節可能な周波数で最大約４０００ワットを生成可能とすることができる。しかしながら、特定の用途に望ましい他の周波数及び電力を供給してもよい。
【００１２】
いくつかの態様では、ＲＦ給電構造１０６とＲＦ電源１０８との間に電力分割器１０５（例えば、分割コンデンサ）を設けて、第１及び第２のそれぞれのコイル１１０、１１２に供給されるＲＦ電力の相対量を制御してもよい。いくつかの態様では、電力分割器１０５は、整合ネットワーク１１４内に組み込まれてもよい。
【００１３】
ヒーター要素１１３は、蓋１０３の上に配置され、処理チャンバ１００の内部の加熱を促進することができる。ヒーター要素１１３は、蓋１０３と第１及び第２のコイル１１０、１１２との間に配置することができる。いくつかの態様では、ヒーター要素１１３は、抵抗発熱体を含むことができ、ヒーター要素１１３の温度を所望の範囲内に制御するのに十分なエネルギーを提供するように構成された電源１１５（例えば、ＡＣ電源）に結合することができる。
【００１４】
動作中、基板１０９（例えば、半導体ウェハ又はプラズマ処理に適した他の基板）を基板支持体１１１上に配置することができ、処理ガスをガスパネル１１６から入口ポート１１７を通して供給することができる。処理ガスは、ＲＦ電源１０８から第１及び第２のコイル１１０、１１２に電力を印加することによって、処理チャンバ１００内のプラズマ領域１１８内で点火することができる。いくつかの態様では、バイアス源１１９（例えば、ＲＦ又は整形パルス源）からの電力もまた、整合ネットワーク１２０を介して基板支持体１１１内の電極１３４に供給してもよい。処理チャンバ１００の内部の圧力は、バルブ１２１及び真空ポンプ１２２を用いて制御することができる。チャンバ本体１０１の温度は、チャンバ本体１０１を貫通する流体含有導管（図示せず）を用いて制御することができる。
【００１５】
処理チャンバ１００は、処理中に処理チャンバ１００の態様を制御するためのコントローラ１５５を含む。コントローラ１５５は、中央処理装置（ＣＰＵ）１２３と、メモリ１２４と、ＣＰＵ１２３用のサポート回路１２５とを含む。コントローラ１５５は、処理チャンバ１００の部品の制御を促進する。コントローラ１５５は、様々なチャンバ及びサブプロセッサを制御するための工業環境で使用することができる汎用コンピュータの任意の形態のうちの１つとすることができる。メモリ１２４は、本明細書で説明される方法で処理チャンバ１００の動作を制御するために実行又は呼び出されることが可能なソフトウェア（ソース又はオブジェクトコード）を記憶する。
【００１６】
図２Ａ及び図２Ｂは、図１に示される基板支持体１１１の拡大概略図を示す。基板支持体１１１は、絶縁層２２７を取り囲む接地板２２６と、ファシリティプレート２２８と、鉛直に組み立てられた静電チャック２２９とを含む。石英パイプリング２３０は、ファシリティプレート２２８と静電チャック２２９とを囲み、ＲＦホットな静電チャック２２９を接地板２２６から絶縁する。石英パイプリング２３０の上面にはプラズマシールド２３１が配置され、（図１に示される）処理チャンバ１００内へのプラズマ閉じ込めを促進する。石英リング２３２は、プラズマシールド２３１の上面に配置され、石英パイプリング２３０と係合するための下部凹部を含む。
【００１７】
ファシリティプレート２２８は、接地板２２６の下部と静電チャック２２９との間に配置される。ファシリティプレート２２８は、１以上のチャネル２３３（４つが図示される）を含み、これらを通して流体が供給され、基板支持体１１１の温度制御を促進する。静電チャック２２９は、絶縁材料２３６内に埋設された複数の電極１３４（４つが図示される）を含む。電極１３４は、（図１に示される）バイアス源１１９に結合され、基板１０９を静電チャック２２９の上面にチャッキングするのを促進する。いくつかの態様では、電極１３４は、整合ネットワーク１２０を介してバイアス源１１９に結合されたカソードである。バイアス源１１９は、具体的には、例えば、約１３．５６ＭＨｚの周波数でＲＦエネルギーの最大約１０００Ｗの供給源（ソース）とすることができる（但し、約１０００Ｗに限定されない）が、他の周波数及び電力が特定の用途に望ましいように提供されてもよい。バイアス源１１９は、連続電力又はパルス電力のいずれか又は両方を生成可能とすることができる。いくつかの態様では、バイアス源１１９は、ＤＣ源又はパルスＤＣ源とすることができる。いくつかの態様では、バイアス源１１９は、複数の周波数（例えば、１３．５６ＭＨｚ及び２ＭＨｚ）を提供することができる。
【００１８】
ヒーター２３５が静電チャック２２９の上面に配置され、基板１０９の温度制御を促進する。ヒーター２３５は、例えば、複数の抵抗発熱体が内部に埋設された抵抗ヒーターとすることができる。セラミックス層２３７（例えば、炭化ケイ素又はアルミナ）がヒーター２３５の上面の上に配置され、ヒーター２３５と基板１０９との間の保護界面を提供する。セラミックスリング２３８は、セラミックス層２３７の半径方向外側のエッジを包囲し、当接する。セラミックスリング２３８は、例えば、二酸化ケイ素又は窒化ケイ素から作ることができ、約１ミリメートル〜約２ミリメートルの範囲内の厚さを有することができる。輪状電極１３９が、セラミックスリング２３８内に埋設されている。輪状電極１３９は、セラミックスリング２３８の上面から約０．５ミリメートル〜約１ミリメートル（例えば、約０．７５ミリメートル）のところに配置することができる。輪状電極１３９は、約３ミリメートル〜約２０ミリメートル（例えば、約６ミリメートル）の幅を有することができる。
【００１９】
輪状電極１３９は、基板１０９の周囲の半径方向外側で、エッジリング２４２の下に配置される。一例では、輪状電極１３９は、２００ミリメートルを超える、又は３００ミリメートルを超える、又は４００ミリメートルを超える内径を有することができる。輪状電極１３９は、可変コンデンサ１４０を介してグランドに電気的に結合される。輪状電極１３９は、複数の伝送線１４１（１つが図示される）を介して可変コンデンサ１４０に結合される。例えば、輪状電極１３９は、等間隔（すなわち、１２０度）で輪状電極１３９の周りに間隔を置いた３つの伝送線１４１を介して可変コンデンサ１４０に結合されてもよい。一例では、複数の伝送線１４１の利用は、伝送線のいかなる非対称性も、より高次かつより低い振幅にすることによって、ＲＦ又は温度の不均一性の発生を低減することができる。
【００２０】
エッジリング２４２は、セラミックスリング２３８の上に、セラミックスリング２３８及びセラミックス層２３７と接触して配置される。一例では、エッジリング２４２は、炭化ケイ素、炭化ケイ素でコーティングされたグラファイト、又は低抵抗率のドープシリコンから形成することができる。エッジリング２４２の上面は、石英リング２３２の張出し棚部の下面に接触する。エッジリング２４２は、基板１０９を囲み、基板１０９の半径方向外側のエッジでの材料の望ましくないエッチング又は堆積を低減する。一例では、基板１０９は、静電チャック２２９への基板１０９のシーリングを促進するために、エッジリング２４２から半径方向に離間される。
【００２１】
図２Ｂを参照すると、処理中、プラズマシース２４５を基板１０９の表面上に形成させることができる。上述のように、処理条件は、エッジリング２４２の上部を浸食し、基板１０９のエッジの望ましくない処理（例えば、ロールオーバー）を引き起こす可能性がある。望ましくない処理は、装置の歩留まりを低下させ、基板間の均一性に影響を及ぼす。これらの望ましくない影響を低減するために、従来の手法ではエッジリング２４２を頻繁に交換していた。しかしながら、エッジリング２４２を頻繁に交換することは、消耗品の観点からは高価であり、更に、かなりのダウンタイムを必要とする。
【００２２】
従来の手法とは対照的に、本明細書に記載の態様は、可変コンデンサ１４０を介してグランドに結合された輪状電極１３９を利用して、エッジリング２４２の近くのＲＦ振幅、したがってプラズマシースを調整する。従来のアプローチとは対照的に、セラミックスリング２３８の相対的に低減された厚さに起因して、静電チャック２２９に最初に供給されたＲＦ電力は、エッジリング２４２との高いＲＦ結合を有する。言い換えれば、エッジリング２４２上のＲＦ振幅は、基板１０９上のＲＦ振幅よりも高くすることができる。可変コンデンサ１４０のキャパシタンスの調整は、エッジリング２４２のＲＦ電圧が基板１０９に匹敵するように十分に増加される。エッジリング２４２が浸食されるにつれて、ＲＦ振幅を増加させるために、したがってシースの上部をほぼ同じ位置に保つためのシースの厚さを増加させるために、ＲＦキャパシタンスを減少させることができる。これにより、ＲＦ振幅の調整は、基板１０９への望ましくない処理効果を軽減しつつ、浸食されたエッジリングの継続的な利用を促進する。
【００２３】
１つのオプションの態様において、ギャップ２５３が、セラミックスリング２３８の上面とエッジリング２４２の下面との間に提供されてもよい。ギャップ２５３は、輪状電極１３９とプラズマシース２４５との間の結合を減少させるために利用することができる。ギャップ２５３の厚さは、所望の量の減結合（デカップリング）を提供するように選択することができる。別の一態様では、輪状電極１３９は、別の形状を有してもよく、又は所望の形状又は構成に配置することができる複数の異なる電極を含んでもよいことが理解される。
【００２４】
上記の態様に加えて、本開示の他の態様もまた理解される。一例では、伝送線１４１の長さは、少なくとも１つの周波数において、整合インピーダンスを促進するために、λ（波長）を２で割った長さ（例えば、λ／２）を有することができる。別の一態様では、電極１３９の幅は、必要に応じて、エッジリング２４２との電気的結合を増減するように選択できることが理解される。別の一態様では、オプションのギャップ２５３を省略してもよいことが理解される。別の一態様では、導電性サーマルガスケット（例えば、シリコンベースのサーマルガスケット）がギャップ２５３を占めてもよいことが理解される。別の一態様では、可変コンデンサ１４０は、グランドではなくＲＦ電源１０８に結合されてもよい。このような態様では、可変コンデンサ１４０は、上述のような寄生効果ではなく、容量結合の調整を促進する。
【００２５】
図３Ａ〜図３Ｃは、本開示の態様に係る、基板１０９の周囲に対するプラズマシース２４５の概略図である。図３Ａは、エッジリング２４２の浸食前のエッジリング２４２及び基板１０９に対するプラズマシース２４５を示す。プラズマシース２４５は、より大きな正のイオン密度を有する、それゆえ全体的に過剰な正の電荷を有するプラズマ中の層であり、それが接触している材料の表面上の反対の負の電荷とバランスをとっている。図３Ａに示されるように、エッジリング２４２及び基板１０９の上面は、エッジリング２４２の浸食前はほぼ同一平面上にある。エッジリング２４２の浸食前に、プラズマシース２４５は、エッジリング２４２及び基板１０９の上面と平行であり、エッジリング２４２及び基板１０９の上面から等しく離間している。図３Ａに示されるプラズマシース２４５の輪郭は、基板１０９の、特にその半径方向外側のエッジ付近での均一な処理をもたらす。
【００２６】
所定数の基板を処理した後、処理チャンバ内の条件は、エッジリング２４２の望ましくない浸食をもたらす。図３Ｂは、浸食されたエッジリング２４２を示す。一例では、エッジリング２４２の上面は浸食され、これによってエッジリング２４２の厚さを減少させる可能性がある。浸食されたエッジリング２４２は、もはや基板１０９と同一平面上の上面を共有しない。エッジリング２４２とプラズマ中の荷電粒子との間の相互作用に起因して、プラズマシース２４５の輪郭は、浸食されたエッジリング２４２の存在の中で変化する。図３Ｂに示されるように、プラズマシース２４５は、基板１０９とエッジリング２４２との界面で下がり、基板１０９と比較してエッジリング２４２の表面から等距離の間隔を維持する。プラズマシース２４５の輪郭は、基板１０９の半径方向外側エッジの「丸め」又は他の望ましくない処理をもたらす可能性がある。基板エッジの丸めは、基板１０９の使用可能な実面積を減少させ、したがって基板当たりのデバイスの歩留まりを低下させる。この望ましくない丸めは、一般的に「ロールオーバー効果」と呼ばれることがある。従来のシステムでは、この丸めを修正するために、浸食されたエッジリング２４２が交換されるため、処理のダウンタイムを引き起こし、同時に消耗部品のコストを増加させる。
【００２７】
対照的に、本開示の態様は、輪状電極１３９を利用して、ＲＦ振幅を調整し、ひいては浸食されたエッジリング２４２の上方のプラズマシース２４５の位置を調整する。（図２Ａに示される）可変コンデンサ１４０が調整されると、輪状電極１３９への負電圧が変化する。グランドまでのキャパシタンスは、静電チャック２２９からエッジリング２４２へ電力を結合する固定キャパシタンスと、グランドまでの可変キャパシタンスとを有する容量性分圧器の一部のように作用する。可変コンデンサ１４０は、エッジリング２４２へのＲＦ電力のより多く又はより少なくを短絡するように調整することができ、これによりエッジリング２４２の上方のプラズマシース２４５の高さを変える。したがって、可変コンデンサ１４０及び輪状電極１３９は、浸食されたエッジリング２４２の補償を促進する。
【００２８】
浸食されたエッジリング２４２の可変コンデンサ１４０及び輪状電極１３９を介した補償は、プラズマシース２４５の元の（例えば、平面の）輪郭の再確立をもたらす。図３Ｃは、浸食されたエッジリング２４２に隣接する調整されたプラズマシース２４５を示す。調整されたプラズマシース２４５は、基板１０９に「ロールオーバー効果」を生じさせず、こうして基板１０９への損傷を防止し、基板１０９の使用可能な実面積を最大にする。更に、浸食されたエッジリング２４２は、浸食された状態で利用され続けることができるので、予防的保守の間の時間が延長され、これによって処理のダウンタイムが減少する。また、浸食されたエッジリング２３７は、交換を必要とする頻度がより少なく、これによって消耗部品の費用が減少する。
【００２９】
図４Ａ及び図４Ｂは、本開示の一態様に係る概略回路図を示す。図４Ａ及び図４Ｂは、基板支持体１１１内の要素モデル４５０を示す。説明を容易にするために、図４Ａは、基板支持体１１１の部分図に重ねられた要素モデル４５０を示す。要素モデルという用語は、例えば、１０オームセンチメートル（Ω・ｃｍ）未満の抵抗率を有する導電性炭化ケイ素層を使用する場合に、システムのコンポーネント間の機能的関係を説明するために使用される。
【００３０】
要素モデル４５０では、Ｖ０から電力が（例えば、バイアス源１１９から静電チャック２２９に電力が）印加される。ヒーター２３５及びセラミックスリング２３８を介して、ベースプレート２２９とエッジリング２４２との間に、キャパシタンスＣ１が存在する。また、ヒーター２３５とセラミックスリング２３８の界面を介して、ベースプレート２２９と電極１３９との間に、キャパシタンスＣ４が存在する。エッジリング２４２とプラズマ１１８との間に、キャパシタンスＣ２が存在する。キャパシタンスＣ２は、プラズマ１１８を介してグランドに結合される。セラミックス２３８を介してエッジリング２４２と電極１３９との間に、キャパシタンスＣ３が存在する。可変コンデンサ１４０は、グランドに、ならびに１以上の伝送線１４１を介して電極１３９に結合される。可変コンデンサ１４０は、上述のように、電極１３９に印加されるＲＦ電圧を制御するように調整されてもよい。なお、要素モデル４５０は、回路の一例に過ぎず、他の回路もまた考えられる。
【００３１】
図５は、本開示の一態様に係る、基板を処理する方法５６０を示すフロー図である。方法５６０は、操作５６２で開始する。操作５６０において、所定の数の基板が、新しい又は再生されたエッジリングを使用して処理される。新しい又は再生されたエッジリングは、プラズマシースを既知の位置（例えば、エッジリング及び処理される基板の上面に平行）に位置決めする。しかしながら、所定の数の基板を処理した後、エッジリングは浸食され、処理中のプラズマシースの位置を変化させる。この時点で、方法５６０は操作５６４に進み、調整可能なコンデンサは、エッジリングの浸食によるプラズマシースのずれを補正するように調整される。その後、操作５６６において、追加の基板が、調整可能なコンデンサ及び電極によってプラズマシースが補正された位置に維持されている間に処理される。操作５６４及び５６６は、その後、エッジリングが使用不能になるか、又は調整可能なコンデンサが十分な調整を行うことができなくなるまで繰り返すことができる。
【００３２】
図５は、方法５６０の一態様を説明しているが、他の態様もまた考えられる。例えば、経験的に決定することができる所定の数の基板が処理された後に、調整可能なコンデンサを調整する代わりに、操作５６４がいつ行われるかを指示するために、エッジリングの厚さ又はプラズマシースの位置が監視されてもよい。
【００３３】
本開示の利点は、チャンバ部品を交換する代わりにプラズマシースを調整する能力を含み、これによりダウンタイムを軽減し、消耗品に対する支出を削減しながらデバイスの歩留まりを向上させることができる。更に、本明細書で説明された態様は、プラズマシースを整合ネットワークとは独立して調整することを可能にし、これにより、プラズマシースの調整及びそれを行うために必要なハードウェアの調整を大幅に単純化する。
【００３４】
いくつかの態様では、静電チャック上に配置され、又は、静電チャック内に組み込まれたセラミックス層内に電極が形成される。電極は、１以上の位置で高インピーダンス伝送線に結合される。伝送線は、可変コンデンサを介してグランドに結合される。電極は、静電チャック及び電極の固定キャパシタンスと、グランドへの可変キャパシタンスとの間の容量性分圧器の中心として機能する。エッジリングが浸食されるにつれて、可変コンデンサを通るキャパシタンスが減少し、こうして、エッジリングの浸食を補償する望ましい速度でエッジリングにおけるＲＦ振幅が増加することが可能となる。エッジリングにおける増加したＲＦ電圧は、エッジリングの浸食を修正するためにプラズマシースの位置を調整する。いくつかの態様では、極端なエッジプラズマパラメータを補償するために、エッジリングにおけるＲＦ電圧は、必要に応じて、基板のＲＦ電圧よりも高く又は低く調整されてもよい。
【００３５】
上記は本開示の態様を対象としているが、本開示の他の及び更なる態様は本開示の基本的範囲を逸脱することなく創作することができ、その範囲は以下の実用新案登録請求の範囲に基づいて定められる。
【図１】
0003209624.tif 000003
【図２Ａ】
0003209624.tif 000004
【図２Ｂ】
0003209624.tif 000005
【図３Ａ】
0003209624.tif 000006
【図３Ｂ】
0003209624.tif 000007
【図３Ｃ】
0003209624.tif 000008
【図４Ａ】
0003209624.tif 000009
【図４Ｂ】
0003209624.tif 000010
【図５】
0003209624.tif 000011