(57)【要約】高速インターフェース機能を含む物理層部（２１）を有する検査対象ＬＳＩ（２０）の検査を行う。テストボード（２）上に、予め良品と確認されたリファレンスＬＳＩ（１０）を備えたＬＳＩ検査装置（１）を配置し、ＬＳＩ（１０、２０）の高速ピン同士を接続する。ＬＳＩテスタ（３）は論理層部（１２、２２）へ低速にアクセスし、物理層部（１１、２１）間の高速通信の制御、および受信データの読出しを行い、検査対象ＬＳＩ（２０）の良否を判定する。
2003032000.tif 000002
【特許請求の範囲】
【請求項１】
高速インターフェース機能を含む物理層部を有する検査対象ＬＳＩについて、検査を行うＬＳＩ検査方法であって、
前記高速インターフェース機能と同等の機能を含む物理層部と、この物理層部と接続され、低速インターフェース機能を含む論理層部とを有する第１のリファレンスデバイスが搭載されており、かつ、ＬＳＩテスタとのインターフェースが可能なテストボードに、前記検査対象ＬＳＩを搭載し、
前記第１のリファレンスデバイスの物理層部と、前記検査対象ＬＳＩの物理層部とを、電気的に接続し、
前記ＬＳＩテスタから、前記第１のリファレンスデバイスおよび検査対象ＬＳＩに送受信設定を行うことによって、前記第１のリファレンスデバイスの物理層部と前記検査対象ＬＳＩの物理層部との間で、高速通信を実行させ、
前記ＬＳＩテスタが、前記第１のリファレンスデバイスまたは検査対象ＬＳＩの受信信号を、読み出す
ことを特徴とするＬＳＩ検査方法。
【請求項２】
請求項１において、
前記検査対象ＬＳＩは、当該検査対象ＬＳＩの物理層部と接続され、低速インターフェース機能を含む論理層部を備えたものであり、
前記ＬＳＩテスタは、前記送受信設定、および前記受信信号の読み出しを、前記第１のリファレンスデバイスの論理層部、および前記検査対象ＬＳＩの論理層部を介して、行う
ことを特徴とするＬＳＩ検査方法。
【請求項３】
請求項１において、
前記テストボードは、前記検査対象ＬＳＩの物理層部と接続され、低速インターフェース機能を含む論理層部を備えた第２のリファレンスデバイスが搭載されており、
前記ＬＳＩテスタは、前記送受信設定、および前記受信信号の読み出しを、前記第１のリファレンスデバイスの論理層部、および前記第２のリファレンスデバイスの論理層部を介して、行う
ことを特徴とするＬＳＩ検査方法。
【請求項４】
請求項１において、
前記第１のリファレンスデバイスと前記検査対象ＬＳＩとに、互いに異なる電源電圧を供給する
ことを特徴とするＬＳＩ検査方法。
【請求項５】
請求項１において、
前記送受信設定の前に、前記ＬＳＩテスタが、前記第１のリファレンスデバイスおよび検査対象ＬＳＩの内部状態の確認を行う
ことを特徴とするＬＳＩ検査方法。
【請求項６】
請求項５において、
前記内部状態の確認を、前記第１のリファレンスデバイスおよび検査対象ＬＳＩの内部記憶部のデータを読み出すことによって、行う
ことを特徴とするＬＳＩ検査方法。
【請求項７】
請求項５において、
内部状態が、所定時間内に所定の状態に収束しないとき、前記ＬＳＩテスタは、前記検査対象ＬＳＩを、不良と判定する
ことを特徴とするＬＳＩ検査方法。
【請求項８】
請求項１において、
前記受信信号の読み出しの前に、前記ＬＳＩテスタが、前記第１のリファレンスデバイスまたは検査対象ＬＳＩの通信完了を確認する
ことを特徴とするＬＳＩ検査方法。
【請求項９】
請求項８において、
前記通信完了の確認を、前記第１のリファレンスデバイスまたは検査対象ＬＳＩの内部記憶部のデータを読み出すことによって、行う
ことを特徴とするＬＳＩ検査方法。
【請求項１０】
高速インターフェース機能を含む物理層部を少なくとも有する検査対象ＬＳＩについて、検査を行うためのＬＳＩ検査装置であって、
ＬＳＩテスタとのインターフェースが可能で、かつ、前記検査対象ＬＳＩが搭載されるテストボードに、搭載可能に構成されており、かつ、
前記高速インターフェース機能と同等の機能を含む物理層部と、この物理層部と接続され、低速インターフェース機能を含む論理層部とを有する第１のリファレンスデバイスと、
前記第１のリファレンスデバイスの物理層部と、前記検査対象ＬＳＩの物理層部とを、電気的に接続する接続手段とを備えた
ことを特徴とするＬＳＩ検査装置。
【請求項１１】
請求項１０において、
前記検査対象ＬＳＩの物理層部と、前記ＬＳＩテスタとの間に介在し、低速インターフェース機能を含む論理層部を有する第２のリファレンスデバイスを備えた
ことを特徴とするＬＳＩ検査装置。
【請求項１２】
請求項１０において、
前記第１のリファレンスデバイスは、
前記物理層部を有する第１のリファレンスＬＳＩと、
前記論理層部を有する第２のリファレンスＬＳＩとを備えている
ことを特徴とするＬＳＩ検査装置。
【請求項１３】
請求項１０において、
前記接続手段は、
前記第１のリファレンスデバイスと前記検査対象ＬＳＩとの間に形成された信号経路を、分岐させる分岐手段を備えている
ことを特徴とするＬＳＩ検査装置。
【請求項１４】
請求項１０において、
前記検査対象ＬＳＩおよび第１のリファレンスデバイスに、前記ＬＳＩテスタの動作とは独立に、クロックを供給するクロック生成器を備えた
ことを特徴とするＬＳＩ検査装置。
【請求項１５】
請求項１０において、
前記第１のリファレンスデバイスは、良品であることが確認されたものであることを特徴とするＬＳＩ検査装置。
【請求項１６】
請求項１５において、
前記第１のリファレンスデバイスは、保証スペックを満たす範囲で、最低レベルの性能を有するものである
ことを特徴とするＬＳＩ検査装置。
【請求項１７】
高速インターフェース機能を含む物理層部を少なくとも有する検査対象ＬＳＩについて、検査を行うためのＬＳＩテスタであって、
前記検査対象ＬＳＩが搭載されるテストボードと、インターフェース可能であり、かつ、
前記高速インターフェース機能と同等の機能を含む物理層部と、この物理層部と接続され、低速インターフェース機能を含む論理層部とを有する第１のリファレンスデバイスと、
前記第１のリファレンスデバイスの物理層部と電気的に接続され、前記テストボードとの間で高速通信を行うための高速インターフェースポートとを備えたことを特徴とするＬＳＩテスタ。
【請求項１８】
請求項１７において、
前記テストボードとの間で、低速通信を行うための低速インターフェースポートと、
前記低速インターフェースポートと接続され、低速インターフェース機能を含む論理層部を有する第２のリファレンスデバイスを備えた
ことを特徴とするＬＳＩテスタ。
【発明の詳細な説明】
技術分野
本発明は、高速インターフェースを搭載したＬＳＩの検査に関する。
背景技術
従来、ＩＥＥＥ１３９４やＵＳＢ等の高速インターフェース搭載ＬＳＩを検査する際、ＬＳＩへ入力する高速信号を直接ＬＳＩテスタから供給し、さらにＬＳＩから出力される高速信号を直接ＬＳＩテスタへ取り込み、検査を行っていた。（例えば、特許第３０５８１３０号公報参照）
図９は従来のＬＳＩ検査システムの構成を示す図である。図９において、テストボード５２上に置かれた検査対象ＬＳＩ２０内の、高速インターフェース機能を有する物理層部２１について、検査を行うものとする。
物理層部２１の受信検査を行うときは、ＬＳＩテスタ５３から物理層部２１へ直接、高速信号を送信する。物理層部２１は受信した高速信号をデシリアライズ等の手法によって低速信号に変換し、低速にインターフェースする論理層部２２を介してＬＳＩテスタ５３に供給する。ＬＳＩテスタ５３は、受信した低速信号を基に良否判定を行う。また、物理層部２１の送信検査を行うときは、ＬＳＩテスタ５３から論理層部２２を介して物理層部２１へ、低速信号を供給する。物理層部２１は受信した低速信号をシリアライズ等の手法によって高速信号に変換し、これをＬＳＩテスタ５３に送信する。ＬＳＩテスタ５３は、受信した高速信号を基に良否判定を行う。
解決課題
ところが、上述の従来技術によると、高速インターフェースＬＳＩの検査を行うために、高速信号でのインターフェースを可能とする高速ＬＳＩテスタが必要となる。一般に、高速ＬＳＩテスタは、低速信号でインターフェースする低速ＬＳＩテスタに比べて高額であり、したがって、検査コストを上昇させるという問題があった。
また、低速ＬＳＩテスタでの検査を実現するために、検査対象ＬＳＩ自体に、高速信号の発生回路、期待値比較回路、および検査制御回路などを内蔵させる手法も考えられる。ところがこの場合には、まず、検査対象ＬＳＩに内蔵された高速動作する回路自身の検査が、困難となる。このため、その回路の検査が不十分であった場合、不良品を良品と誤判定してしまう可能性がある。また、ＬＳＩ面積の増大に起因して、コスト上昇にもつながる、という問題がある。
前記の問題に鑑み、本発明は、高速インターフェースＬＳＩに対して、検査コストが低く、かつ、高い検査保証レベルが得られる検査を実現することを課題とする。
発明の開示
本発明は、従来の構成において、ＬＳＩテスタと検査対象ＬＳＩとが高速にインターフェースしていた間に、物理層部と論理層部とを有するリファレンスデバイスを配置して、検査を行う。これにより、ＬＳＩテスタは高速でのインターフェースが不要となり、したがって、低速テスタによって、高速インターフェース搭載ＬＳＩを検査できるので、検査コスト上昇を防ぐことができる。また、リファレンスデバイスの良否確認は、検査毎に行う必要はなく、高周波計測器や高速ＬＳＩテスタによって少なくとも１度行えばよいので、検査保証レベルの高い検査を、簡単で確実に、実現できる。
具体的には本発明は、高速インターフェース機能を含む物理層部を有する検査対象ＬＳＩについて、検査を行うＬＳＩ検査方法として、前記高速インターフェース機能と同等の機能を含む物理層部と、この物理層部と接続され、低速インターフェース機能を含む論理層部とを有する第１のリファレンスデバイスが搭載されており、かつ、ＬＳＩテスタとのインターフェースが可能なテストボードに前記検査対象ＬＳＩを搭載し、前記第１のリファレンスデバイスの物理層部と、前記検査対象ＬＳＩの物理層部とを電気的に接続し、前記ＬＳＩテスタから、前記第１のリファレンスデバイスおよび検査対象ＬＳＩに送受信設定を行うことによって、前記第１のリファレンスデバイスの物理層部と前記検査対象ＬＳＩの物理層部との間で高速通信を実行させ、前記ＬＳＩテスタが、前記第１のリファレンスデバイスまたは検査対象ＬＳＩの受信信号を読み出すものである。
そして、前記本発明に係るＬＳＩ検査方法において、前記検査対象ＬＳＩは、当該検査対象ＬＳＩの物理層と接続され、低速インターフェース機能を含む論理層部を備えたものとし、前記ＬＳＩテスタは、前記送受信設定および前記受信信号の読み出しを、前記第１のリファレンスデバイスの論理層部および前記検査対象ＬＳＩの論理層部を介して行うのが好ましい。
また、前記本発明に係るＬＳＩ検査方法において、前記テストボードは、前記検査対象ＬＳＩの物理層と接続され、低速インターフェース機能を含む論理層部を備えた第２のリファレンスデバイスが搭載されており、前記ＬＳＩテスタは、前記送受信設定および前記受信信号の読み出しを、前記第１のリファレンスデバイスの論理層部および前記第２のリファレンスデバイスの論理層部を介して行うのが好ましい。
また、前記本発明に係るＬＳＩ検査方法において、前記第１のリファレンスデバイスと前記検査対象ＬＳＩとに、互いに異なる電源電圧を供給するのが好ましい。
また、前記本発明に係るＬＳＩ検査方法において、前記送受信設定の前に、前記ＬＳＩテスタが、前記第１のリファレンスデバイスおよび検査対象ＬＳＩの内部状態の確認を行うのが好ましい。さらに、前記内部状態の確認を、前記第１のリファレンスデバイスおよび検査対象ＬＳＩの内部記憶部のデータを読み出すことによって、行うのが好ましい。あるいは、内部状態が所定時間内に所定の状態に収束しないとき、前記ＬＳＩテスタは前記検査対象ＬＳＩを不良と判定するのが好ましい。
また、前記本発明に係るＬＳＩ検査方法において、前記受信信号の読み出しの前に、前記ＬＳＩテスタが、前記第１のリファレンスデバイスまたは検査対象ＬＳＩの通信完了を確認するのが好ましい。さらに、前記通信完了の確認を、前記第１のリファレンスデバイスまたは検査対象ＬＳＩの内部記憶部のデータを読み出すことによって、行うのが好ましい。
また、本発明は、高速インターフェース機能を含む物理層部を少なくとも有する検査対象ＬＳＩについて検査を行うためのＬＳＩ検査装置として、ＬＳＩテスタとのインターフェースが可能で、かつ、前記検査対象ＬＳＩが搭載されるテストボードに、搭載可能に構成されており、かつ、前記高速インターフェース機能と同等の機能を含む物理層部と、この物理層部と接続され、低速インターフェース機能を含む論理層部とを有する第１のリファレンスデバイスと、前記第１のリファレンスデバイスの物理層部と、前記検査対象ＬＳＩの物理層部とを、電気的に接続する接続手段とを備えたものである。
そして、前記本発明に係るＬＳＩ検査装置は、前記検査対象ＬＳＩの物理層部と前記ＬＳＩテスタとの間に介在し、低速インターフェース機能を含む論理層部を有する第２のリファレンスデバイスを備えているのが好ましい。
また、前記本発明に係るＬＳＩ検査装置における第１のリファレンスデバイスは、前記物理層部を有する第１のリファレンスＬＳＩと、前記論理層部を有する第２のリファレンスＬＳＩとを備えているのが好ましい。
また、前記本発明に係るＬＳＩ検査装置における接続手段は、前記第１のリファレンスデバイスと前記検査対象ＬＳＩとの間に形成された信号経路を分岐させる分岐手段を備えているのが好ましい。
また、前記本発明に係るＬＳＩ検査装置は、前記検査対象ＬＳＩおよび第１のリファレンスデバイスに、前記ＬＳＩテスタの動作とは独立に、クロックを供給するクロック生成器を備えているのが好ましい。
また、前記本発明に係るＬＳＩ検査装置における第１のリファレンスデバイスは、良品であることが確認されたものであるのが好ましい。
また、前記本発明に係るＬＳＩ検査装置における第１のリファレンスデバイスは、保証スペックを満たす範囲で、最低レベルの性能を有するものであるのが好ましい。
また、本発明は、高速インターフェース機能を含む物理層部を少なくとも有する検査対象ＬＳＩについて、検査を行うためのＬＳＩテスタとして、前記検査対象ＬＳＩが搭載されるテストボードとインターフェース可能であり、かつ、前記高速インターフェース機能と同等の機能を含む物理層部と、この物理層部と接続され、低速インターフェース機能を含む論理層部とを有する第１のリファレンスデバイスと、前記第１のリファレンスデバイスの物理層部と電気的に接続され、前記テストボードとの間で高速通信を行うための高速インターフェースポートとを備えたものである。
そして、前記本発明に係るＬＳＩテスタは、前記テストボードとの間で低速通信を行うための低速インターフェースポートと、前記低速インターフェースポートと接続され、低速インターフェース機能を含む論理層部を有する第２のリファレンスデバイスを備えているのが好ましい。
発明を実施するための最良の形態
以下、図面を参照しながら、本発明の実施の形態を説明する。なお、本願明細書において、「高速インターフェース」とは、具体的にはＩＥＥＥ１３９４やＵＳＢ等を指し、通信速度としては数百Ｍｂｐｓ程度以上のものをいう。また「低速インターフェース」とは、通信速度が数十Ｍｂｐｓ程度以下のものをいう。
（第１の実施形態）
図１は本発明の第１の実施形態に係るＬＳＩ検査システムの構成を示す。図１において、検査対象ＬＳＩ２０はＬＳＩ外部と高速にインターフェースする機能を含む物理層部２１と、物理層部２１と接続され、ＬＳＩ外部と低速にインターフェースする機能を含む論理層部２２とを備えている。例えばＩＥＥＥ１３９４ａ−２０００搭載ＬＳＩは、物理層部として、高速信号のドライバやレシーバ、シリアライザやデシリアライザ、アービトレーション回路などを備え、論理層部としては、リンク層、メモリやマイコンインターフェースなどを備えている。
検査対象ＬＳＩ２０はＬＳＩテスタ３とのインターフェースが可能なテストボード２に搭載されており、ＬＳＩテスタ３と検査対象ＬＳＩ２０とは、論理層部２２へのアクセスに必要となるピンを介して、電気的に接続されている。また、テストボード２にはＬＳＩ検査装置１が搭載されている。ＬＳＩ検査装置１は第１のリファレンスデバイスとしてのリファレンスＬＳＩ１０を備えている。リファレンスＬＳＩ１０はＬＳＩ外部と高速にインターフェースする物理層部１１と、物理層部１１と接続され、ＬＳＩ外部と低速にインターフェースする機能を含む論理層部１２とを備えている。この物理層部１１が有する高速インターフェース機能は、検査対象ＬＳＩ２０の物理層部２１が有する高速インターフェース機能と同等である。
検査対象ＬＳＩ２０とリファレンスＬＳＩ１０とは、高速にインターフェースする高速ピン同士の間が結線されている。この結線は、テストボード２上にパターン配線してもよいし、ケーブル配線してもよい。また、ＬＳＩテスタ３とリファレンスＬＳＩ１０とは、論理層部１２へのアクセスに必要となるピンを介して、電気的に接続されている。ここでは、本発明に係る第１のリファレンスデバイスが、１個のリファレンスＬＳＩ１０によって構成されている。
ここで、リファレンスＬＳＩ１０は、高速インターフェースが測定可能なＬＳＩテスタや高周波計測器等によって、あらかじめ良品であることが確認されているものとする。また、検査対象ＬＳＩ２０とリファレンスＬＳＩ１０とは、同一構成であってもよい。さらに、検査対象ＬＳＩ２０およびリファレンスＬＳＩ１０への電力供給はＬＳＩテスタ３から行うものとする。
図２はＬＳＩテスタ３の動作を示すフローチャートである。図２に従って、本実施形態における検査対象ＬＳＩ２０の検査方法を説明する。
まず物理層部２１の送信検査について説明する。ＬＳＩテスタ３は、検査対象ＬＳＩ２０およびリファレンスＬＳＩ１０へ所定の検査電圧を供給し（Ｓ１１）、クロック信号を供給し（Ｓ１２）、リセット信号を入れる（Ｓ１３）。その後、ＬＳＩテスタ３から、検査対象ＬＳＩ２０の論理層部２２、およびリファレンスＬＳＩ１０の論理層部１２へ低速信号によってアクセスし、それぞれ、送信設定および受信設定を行う（Ｓ１４）。この送受信設定によって、検査対象ＬＳＩ２０の物理層部２１からリファレンスＬＳＩ１０の物理層部１１へ、高速信号による送信が行われる。
リファレンスＬＳＩ１０の物理層部１１は、受信した高速信号をデシリアライズ等の処理によって低速信号に変換し、受信データとして論理層部１２へ出力する。ＬＳＩテスタ３は論理層部１２へアクセスし、リファレンスＬＳＩ１０が受信したデータを読み出す（Ｓ２１）。そして、読み出したデータと期待値との比較を行い、その比較結果から、検査対象ＬＳＩ２０の良否判定を行う（Ｓ２２）。
次に物理層部２１の受信検査について説明する。ＬＳＩテスタ３の動作は図２のとおりであるが、送信検査時とは、制御対象が異なる。ＬＳＩテスタ３は、リファレンスＬＳＩ１０および検査対象ＬＳＩ２０に所定の検査電圧を供給し、クロック信号を供給し、リセット信号を入れる（Ｓ１１，Ｓ１２，Ｓ１３）。その後、ＬＳＩテスタ３から論理層部２２および論理層部１２へ低速信号によってアクセスし、それぞれ受信設定、送信設定を行う（Ｓ１４）。この送受信設定によって、リファレンスＬＳＩ１０の物理層部１１から検査対象ＬＳＩ２０の物理層部２１へ、高速信号による送信が行われる。
検査対象ＬＳＩ２０の物理層部２１は、受信した高速信号をデシリアライズ等の処理によって低速信号に変換し、受信データとして論理層部２２へ出力する。ＬＳＩテスタ３は論理層部２２へアクセスし、検査対象ＬＳＩ２０が受信したデータを読み出す（Ｓ２１）。そして、読み出したデータと期待値との比較を行い、その比較結果から、検査対象ＬＳＩ２０の良否判定を行う（Ｓ２２）。
以上のように本実施形態によると、検査対象ＬＳＩ２０の、高速信号でインターフェースする物理層部２１の送受信検査が、ＬＳＩテスタ３とテストボート２との間の低速信号の通信によって、実現できる。またこのとき、論理層部２２の検査も併せて実現されている。すなわち、高速インターフェースＬＳＩの量産検査が、低速インターフェースの安価なＬＳＩテスタと、テストボード上に配置した単純な構成のＬＳＩ検査装置のみによって実現できるので、検査コスト上昇を防ぐことができる。
本発明は、ＩＥＥＥ１３９４やＵＳＢの物理層の検査に適用できる。例えばＩＥＥＥ１３９４ａ−２０００搭載ＬＳＩでは、高速インターフェースの通信速度は４００Ｍｂｐｓ程度であり、低速インターフェースの通信速度は２５Ｍｐｂｓ程度である。したがって、本発明によって、４００Ｍｂｐｓでインターフェース可能な高価なＬＳＩテスタを使用することなく、２５Ｍｂｐｓ程度でインターフェース可能な安価なＬＳＩテスタによって量産検査が実現できる。
図３は本実施形態に係るＬＳＩ検査システムの具体的な構成の一例を示す図である。図３では、リファレンスＬＳＩ１０が搭載されたＬＳＩ検査装置１は、支柱４７を用いてテストボード２に固定されている。そして、リファレンスＬＳＩ１０の物理層部１１と検査対象ＬＳＩ２０の物理層部２１とは、接続手段としてのケーブル４１およびコネクタ４２，４３を介して、接続されている。また、リファレンスＬＳＩ１０の論理層部１２は、ケーブル４４およびコネクタ４５，４６を介して、ＬＳＩテスタ３と接続されている。
（第２の実施形態）
図４は本発明の第２の実施形態に係るＬＳＩ検査システムの構成を示す。なお、図１と共通の構成要素については、図１と同一の符号を付している。図４では、検査対象ＬＳＩ２５には論理層部が搭載されておらず、物理層部２６のみが搭載されている。また、ＬＳＩ検査装置１Ａは、第１の実施形態で説明したリファレンスＬＳＩ１０に加えて、低速インターフェース機能を含む論理層部１６を有する第２のリファレンスデバイスとしてのリファレンスＬＳＩ１５を備えている。
検査対象ＬＳＩ２５とリファレンスＬＳＩ１０とは、第１の実施形態と同様に、高速にインターフェースする高速ピン同士の間が結線されている。この結線は、テストボード２上にパターン配線してもよいし、ケーブル配線してもよい。また、ＬＳＩテスタ３とリファレンスＬＳＩ１０とは、論理層部１２へのアクセスに必要となるピンを介して、接続されている。
また、リファレンスＬＳＩ１５は、検査対象ＬＳＩ２５の物理層部２１とインターフェースするピンと、結線されている。ＬＳＩテスタ３とリファレンスＬＳＩ１５とは、論理層部１６へのアクセスに必要となるピンを介して、電気的に接続されている。すなわち、リファレンスＬＳＩ１５は、検査対象ＬＳＩ２５の物理層と、ＬＳＩテスタ３との間に介在している。
ここで、リファレンスＬＳＩ１０は、高速インターフェースが測定可能なＬＳＩテスタや高周波計測器等によって、あらかじめ良品であることが確認されているものとする。またリファレンスＬＳＩ１５は、論理層が検査可能なＬＳＩテスタや計測器等によって、あらかじめ良品であることが確認されているものとする。さらに、検査対象ＬＳＩ２５およびリファレンスＬＳＩ１０，１５への電力供給はＬＳＩテスタ３から行うものとする。
まず物理層部２６の送信検査について説明する。ＬＳＩテスタ３の動作は図２のとおりである。ＬＳＩテスタ３は、検査対象ＬＳＩ２５およびリファレンスＬＳＩ１０，１５へ所定の検査電圧を供給し（Ｓ１１）、クロック信号を供給し（Ｓ１２）、リセット信号を入れる（Ｓ１３）。その後、ＬＳＩテスタ３から、リファレンスＬＳＩ１５の論理層部１６、およびリファレンスＬＳＩ１０の論理層部１２へ低速信号によってアクセスし、それぞれ送信設定および受信設定を行う（Ｓ１４）。この送受信設定によって、検査対象ＬＳＩ２５の物理層部２６からリファレンスＬＳＩ１０の物理層部１１へ、高速信号による送信が行われる。
リファレンスＬＳＩ１０の物理層部１１は、受信した高速信号をデシリアライズ等の処理によって低速信号に変換し、受信データとして論理層部１２へ出力する。ＬＳＩテスタ３は論理層部１２へアクセスし、リファレンスＬＳＩ１０が受信したデータを読み出す（Ｓ２１）。そして、読み出したデータと期待値との比較を行い、その比較結果から、検査対象ＬＳＩ２５の良否判定を行う（Ｓ２２）。
次に物理層部２６の受信検査について説明する。ＬＳＩテスタ３は、リファレンスＬＳＩ１０，１５および検査対象ＬＳＩ２５へ所定の検査電圧を供給し、クロック信号を供給し、リセット信号を入れる（Ｓ１１，Ｓ１２，Ｓ１３）。その後、ＬＳＩテスタ３から論理層部１６および論理層部１２へ低速信号によってアクセスし、それぞれ受信設定、送信設定を行う（Ｓ１４）。この送受信設定によって、リファレンスＬＳＩ１０の物理層部１１から検査対象ＬＳＩ２５の物理層部２６へ、高速信号による送信が行われる。
検査対象ＬＳＩ２５の物理層部２６は、受信した高速信号をデシリアライズ等の処理によって低速信号に変換し、受信データとして、リファレンスＬＳＩ１５の論理層部１６へ出力する。ＬＳＩテスタ３は論理層部１６へアクセスし、検査対象ＬＳＩ２５が受信したデータを読み出す（Ｓ２１）。そして、読み出したデータと期待値との比較を行い、その比較結果から、検査対象ＬＳＩ２５の良否判定を行う（Ｓ２２）。
以上のように本実施形態によると、検査対象ＬＳＩ２５の、高速信号でインターフェースする物理層部２６の送受信検査が、論理層が同一ＬＳＩにない場合であっても、ＬＳＩテスタ３とテストボード２との間の低速信号の通信によって、実現できる。これにより、物理層のみを備えた高速インターフェースＬＳＩの量産検査が、低速インターフェースの安価なＬＳＩテスタと、テストボード上に配置した単純な構成のＬＳＩ検査装置のみによって実現できるので、検査コスト上昇を防ぐことができる。
なお、第１および第２の実施形態では、１個のリファレンスＬＳＩ１０を本発明の第１のリファレンスデバイスとして用いたが、この代わりに、物理層部１１を有する第１のリファレンスＬＳＩと、論理層部１２を有する第２のリファレンスＬＳＩとによって、第１のリファレンスデバイスを構成してもよい。
なお、第１および第２の実施形態に係るＬＳＩ検査は、従来と比べて、若干検査時間が増加する。ところが、検査時間が増加するデメリットよりも、安価なＬＳＩテスタを利用できるコストメリットの方が、大きい場合が多い。
また、ＬＳＩテスタが有する制御機能や良否判定機能を、テストボード上に配置した他の装置によって実現することによって、より低機能で低コストな簡易ＬＳＩテスタを利用可能にする方法も考えられる。ところがこの場合には、テストボードのコストやメンテナンスコストの上昇を招いてしまう。したがって、この簡易ＬＳＩテスタによって高速インターフェースＬＳＩ以外の検査が実行できないときは、本実施形態の方が検査コストは低くなる。
また、第１および第２の実施形態では、物理層部の送受信検査について説明したが、実際にＬＳＩを量産する際には、他の回路の機能検査やリーク電流等のＤＣ的な検査も必要である。この場合には、図１または図４の構成において、検査対象ＬＳＩ２０の高速ピン以外のピンを、ＬＳＩテスタ３と接続することによって、上述した検査が可能になる。
（第３の実施形態）
第３の実施形態は、第１および第２の実施形態で示した物理層部の送受信検査に加えて、物理層部のドライバやレシーバのＤＣ検査を、実行可能にするものである。ドライバのＤＣ検査としては、出力電圧検査、出力電流検査等が挙げられる。またレシーバのＤＣ検査としては、閾値電圧検査等が挙げられる。これらは、ドライバやレシーバの能力保証として必要な検査である。  図５は本実施形態に係るＬＳＩ検査システムの構成を示す。なお、図１と共通の構成要素については、図１と同一の符号を付している。図５を図１と対比すると、ＬＳＩ検査装置１Ｂにおいて、検査対象ＬＳＩ２０とリファレンスＬＳＩ１０との高速ピン同士の間の配線に分岐手段としてのリレー６１が設けられており、検査対象ＬＳＩ２０の物理層部２１からＬＳＩテスタ３へ、リレー６１を介して分岐配線がなされている点が異なる。図５の構成では、リレー６１をオフしたときに、物理層部２１の送受信検査を行い、リレー６１をオンしたときに、物理層部２１のドライバやレシーバのＤＣ検査を行う。
物理層部２１の送受信検査は、検査開始前にリレー６１をオフする以外は、第１の実施形態と同様である。もしリレー６１をオンしたままであると、ＬＳＩテスタ３への長い分岐配線が存在することになり、これは高速に送受信される信号波形に歪みを発生させる要因となるので、正しい送受信検査ができなくなる。なお、リレー６１は、オフしたときの分岐配線が最短になるように配置しておく必要がある。
物理層部２１のドライバやレシーバのＤＣ検査について、その方法を説明する。ＬＳＩテスタ３から検査対象ＬＳＩ２０およびリファレンスＬＳＩ１０へ所定の検査電圧を供給し、クロック信号を供給し、リセット信号を入れる。その後、ＬＳＩテスタ３から、検査対象ＬＳＩ２０に対して、物理層部２１のドライバやレシーバをＤＣ検査できるモードに設定する。一方、リファレンスＬＳＩ１０に対しては、物理層部１１のドライバやレシーバをハイインピーダンス状態に設定する。この状態でリレー６１をオンし、ＬＳＩテスタ３と検査対象ＬＳＩ２０の高速ピンとをリレー６１を介して電気的に接続した上で、ＬＳＩテスタ３の電流計や電圧計を用いてＤＣ検査を行う。
以上のように本実施形態によると、高速信号でインターフェースする物理層部２１の送受信検査だけでなく、物理層部２１のドライバやレシーバのＤＣ検査を実行できるので、検査保証レベルを高くすることができる。もちろん、物理層部２１のドライバやレシーバのＤＣ検査は、テストボードを入れ替えて別工程によって実施してもよいが、検査コストの上昇を招いてしまう。これに対して本実施形態によると、検査コストを抑制することができる。
（第４の実施形態）
図６は本発明の第４の実施形態に係るＬＳＩ検査システムの構成を示す。なお、図１と共通の構成要素については、図１と同一の符号を付している。図６を図１と対比すると、ＬＳＩ検査装置１Ｃにおいて、検査対象ＬＳＩ２０およびリファレンスＬＳＩ１０へ、それぞれクロックを供給するためのクロック生成器６２，６３が設けられている点が異なる。すなわち本実施形態では、第１の実施形態で示した物理層部の送受信検査において、ＬＳＩテスタ３の動作とは独立したクロックを、検査対象ＬＳＩ２１およびリファレンスＬＳＩ１０へ供給することができる。
例えば、物理層の送受信検査を複数の検査条件において行う場合、検査条件を変更する際には、各ＬＳＩに供給するクロックを止めない方が、検査時間を短くすることができる。特にＩＥＥＥ１３９４ａ−２０００では、クロックを止める度にバスリセットが発生し、バス調停が行われるため、クロックの停止は検査時間に大きく影響する。一方、多くのＬＳＩテスタは、検査条件の変更時や機能テストパターンの切替え時において、クロックを供給し続けることはできない。
そこで、本実施形態のように、検査対象ＬＳＩ２０およびリファレンスＬＳＩ１０に、ＬＳＩテスタ３とは独立したクロックを供給可能にすることによって、検査条件の変更時においても、検査対象ＬＳＩ２０およびリファレンスＬＳＩ１０に、クロックを止めることなく供給することができる。したがって、検査時間の増加を抑え、検査コスト上昇を防ぐことができる。
（第５の実施形態）
第５の実施形態では、第１の実施形態で示した物理層部の送受信検査において、ＬＳＩテスタの動作制御を、検査対象ＬＳＩおよびリファレンスＬＳＩの状態に応じて適応的に行う。本実施形態は、バス調停を自動的に実行するタイプの高速インターフェースに適する。
図７は本実施形態におけるＬＳＩテスタ３の動作を示すフローチャートである。図７のフローは、第１の実施形態における図２のフローと対比すると、送受信設定Ｓ１４の前と受信データ読出しＳ２１の前に、検査対象ＬＳＩおよびリファレンスＬＳＩの内部状態を確認し、その内部状態に応じて以降の制御を決める点が異なる。なお、ＬＳＩ検査システムの構成は図１と同様である。
バス調停を自動的に行うタイプの高速インターフェースの場合、リセット入力後に、調停が開始される。その調停では、バスに接続されているノード数の認識や、ノードＩＤ等の割り振りが行われ、その調停が終了するまでは送受信はできない。調停に要する時間はある程度予測できるので、次の送受信設定まで十分な待ち時間を設ける方法も考えられるが、検査対象ＬＳＩの個体差や周囲条件によって、調停に要する時間は大きく変化する可能性がある。したがって、調停が終了したか否かを確認した上で送受信設定を行った方が、検査時間や検査の安定性の面において効果的である。
また同様に、送受信においても、検査対象ＬＳＩの個体差や周囲条件によって送受信の完了時間が多少変化する場合がある。したがって、送受信が完了したか否かを確認した上で受信データの読み出しを行う方が、検査時間や検査の安定性の面において効果的である。
まず、物理層部２１の送信検査について説明する。第１の実施形態と同様に、ＬＳＩテスタ３から検査対象ＬＳＩ２０およびリファレンスＬＳＩ１０へ所定の検査電圧を供給し、クロック信号を供給し、リセット信号を入れる（Ｓ１１，Ｓ１２，Ｓ１３）。
ここで、ＬＳＩテスタ３は、検査対象ＬＳＩ２０とリファレンスＬＳＩ１０の内部状態の確認、すなわち調停動作が終了したか否かの確認を行う（Ｓ３１）。この確認は、内部状態をモニタリングできる外部端子を観測するか、または、ノード数やノードＩＤを格納する内部レジスタ若しくは内部メモリ等の内部記憶部のデータを読み出すことによって可能となる。調停動作が終了していないときは（Ｓ３２でＮｏ）、再び確認動作を行う（Ｓ３３，Ｓ３１）。もちろん、再度リセットをかけてもよい。そして、所定の制限時間内に調停が終了していないときは（Ｓ３３でＹｅｓ）、検査対象ＬＳＩ２０を不良品と判定する（Ｓ３７）。
調停の終了が確認できたとき（Ｓ３２でＹｅｓ）、ＬＳＩテスタ３から、検査対象ＬＳＩ２０の論理層部２２、およびリファレンスＬＳＩ１０の論理層部１２へ低速信号によってアクセスし、それぞれ送信設定および受信設定を行う（Ｓ１４）。この送受信設定によって、検査対象ＬＳＩ２０の物理層部２１からリファレンスＬＳＩ１０の物理層部１１へ、高速信号による送信が行われる。リファレンスＬＳＩ１０の物理層部１１は、受信した高速信号をデシリアライズ等の処理によって低速信号に変換し、受信データとして論理層部１２へ出力する。
ここで、再びＬＳＩテスタ３が、リファレンスＬＳＩ１０の内部状態の確認すなわち受信動作が完了したか否かの確認を行う（Ｓ３４）。この確認もまた、内部状態をモニタリングできる外部端子を観測するか、または、ノード数やノードＩＤを格納する内部レジスタ若しくは内部メモリ等の内部記憶部のデータを読み出すことによって可能となる。受信動作が完了していないときは（Ｓ３５でＮｏ）、再び確認動作を行う（Ｓ３６，Ｓ３４）。もちろん、再度送信してもよい。そして、所定の制限時間内に受信が終了していないときは（Ｓ３６でＹｅｓ）、検査対象ＬＳＩ２０を不良品と判定する（Ｓ３７）。
受信の完了が確認できたとき（Ｓ３５でＹｅｓ）、ＬＳＩテスタ３からリファレンスＬＳＩ１０の論理層部１２へアクセスし、リファレンスＬＳＩ１０が受信したデータを読み出す（Ｓ２１）。そして、読み出したデータと期待値との比較を行い、その比較結果から、検査対象ＬＳＩ２０の良否判定を行う（Ｓ２２）。
次に物理層部２１の受信検査について説明する。ＬＳＩテスタ３の動作は図７のとおりであるが、送信検査時とは、制御対象が異なる。ＬＳＩテスタ３は、検査対象ＬＳＩ２０およびリファレンスＬＳＩ１０に所定の検査電圧を供給し、クロック信号を供給し、リセット信号を入れる（Ｓ１１，Ｓ１２，Ｓ１３）。
ここで、ＬＳＩテスタ３は、送信検査時と同様に、検査対象ＬＳＩ２０とリファレンスＬＳＩ１０の内部状態の確認、すなわち調停動作が終了したか否かの確認を行う（Ｓ３１）。所定の制限時間内に調停が終了していないときは（Ｓ３３でＹｅｓ）、検査対象ＬＳＩ２０を不良品と判定する（Ｓ３７）。
調停の終了が確認できたとき（Ｓ３２でＹｅｓ）、ＬＳＩテスタ３から、リファレンスＬＳＩ１０の論理層部１２、および検査対象ＬＳＩ２０の論理層部２２へ低速信号によってアクセスし、それぞれ送信設定および受信設定を行う（Ｓ１４）。この送受信設定によって、リファレンスＬＳＩ１０の物理層部１１から検査対象ＬＳＩ２０の物理層部２１へ、高速信号による送信が行われる。リファレンスＬＳＩ１０の物理層部２１は、受信した高速信号をデシリアライズ等の処理によって低速信号に変換し、受信データとして論理層部２２へ出力する。
ここで、再びＬＳＩテスタ３が、検査対象ＬＳＩ２０の内部状態の確認すなわち受信動作が完了したか否かの確認を行う（Ｓ３４）。この確認は、送信時検査のときと同様である。所定の制限時間内に受信が終了していないときは（Ｓ３６でＹｅｓ）、検査対象ＬＳＩ２０を不良品と判定する。
受信の完了が確認できたとき（Ｓ３５でＹｅｓ）、ＬＳＩテスタ３から検査対象ＬＳＩ２０の論理層部２２へアクセスし、検査対象ＬＳＩ２０が受信したデータを読み出す。そして、読み出したデータと期待値との比較を行い、その比較結果から、検査対象ＬＳＩ２０の良否判定を行う（Ｓ２２）。
以上のような本実施形態に係るＬＳＩ検査によって、検査時間を短縮することができ、検査コストを削減することができるとともに、検査の安定化が実現され、良品を誤って不良品と判断してしまう誤判定を未然に防ぐことができる。
（第６の実施形態）
第６の実施形態では、リファレンスＬＳＩを、テストボードに搭載されるＬＳＩ検査装置ではなく、ＬＳＩテスタ内に設けるものとする。
図８は本実施形態に係るＬＳＩ検査システムの構成を示す。なお、図１と共通の構成要素には図１と同一の符号を付している。図８では、ＬＳＩテスタ３Ａが、物理層部３１と論理層部３２とを有する第１のリファレンスデバイスとしてのリァレンスＬＳＩ３０を備えている。リファレンスＬＳＩ３０の物理層部３１は、テストボード２との間で高速通信を行うための高速インターフェースポート３８と電気的に接続されている。また、テストボート２との間で低速通信を行うための低速インターフェースポート３９が設けられている。
まず物理層部２１の送信検査について説明する。ＬＳＩテスタ３Ａは、検査対象ＬＳＩ２０およびＬＳＩテスタ３Ａ内のリファレンスＬＳＩ３０へ所定の検査電圧を供給し、クロック信号を供給し、リセット信号を入れる。その後、ＬＳＩテスタ３Ａは、低速インターフェースポート３９を介して検査対象ＬＳＩ２０の論理層部２２へアクセスし、送信設定を行うとともに、テストプロセッサ３５からリファレンスＬＳＩ３０の論理層部３２へアクセスし、受信設定を行う。この送受信設定によって、検査対象ＬＳＩ２０の物理層部２１からリファレンスＬＳＩ３０の物理層部３１へ、高速信号による送信が行われる。
リファレンスＬＳＩ３０の物理層部３１は、受信した高速信号をデシリアライズ等の処理によって低速信号に変換し、受信データとして論理層部３２へ出力する。ＬＳＩテスタ３Ａは、テストプロセッサ３５から論理層部３２へアクセスし、リファレンスＬＳＩ３０が受信したデータを読み出す。そして、読み出したデータと期待値との比較をテストプロセッサ３５によって行い、その比較結果から、検査対象ＬＳＩ２０の良否判定を行う。
次に物理層部２１の受信検査について説明する。ＬＳＩテスタ３Ａは、検査対象ＬＳＩ２０およびＬＳＩテスタ３Ａ内のリファレンスＬＳＩ３０へ所定の検査電圧を供給し、クロック信号を供給し、リセット信号を入れる。その後、ＬＳＩテスタ３Ａは、テストプロセッサ３５から論理層部３２へアクセスし、送信設定を行うとともに、低速インターフェースポート３９を介して論理層部２２へアクセスし、受信設定を行う。この送受信設定によって、リファレンスＬＳＩ３０の物理層部３１から高速インターフェースポート３８を介して検査対象ＬＳＩ２０の物理層部２１へ送信が行われる。
検査対象ＬＳＩ２０の物理層部２１は、受信した高速信号をデシリアライズ等の処理によって低速信号に変換し、受信データとして論理層部２２へ出力する。ＬＳＩテスタ３Ａは低速インターフェースポート３９を介して論理層部２２へアクセスし、検査対象ＬＳＩ２０が受信したデータを読み出す。そして、読み出したデータと期待値との比較をテストプロセッサ３５において行い、この比較結果から、検査対象ＬＳＩ２０の良否判定を行う。
本実施形態によると、リファレンスＬＳＩがテスタ内に設けられるので、ほこりや衝撃に起因するリファレンスデバイスの故障の可能性が低減される。また、ＬＳＩテスタ３Ａのコストは高くなるものの、先の実施形態で示したＬＳＩ検査装置を搭載することが不要になり、テストボード側のコストを抑えることができる。
なお、本実施形態では、第１の実施形態で示したリファレンスＬＳＩをＬＳＩテスタに設けるものとしたが、物理層部のみを有する第１のリファレンスＬＳＩと、論理層部のみを有する第２のリファレンスＬＳＩとを、第１のリファレンスデバイスとして、設けてもよい。また、第２の実施形態で示した、論理層部のみを備えた第２のリファレンスデバイスを、ＬＳＩテスタに設けてもよい。
上述の第１〜第６の実施形態において、検査時の電源電圧は、検査対象ＬＳＩとリファレンスＬＳＩとで、同一であっても、異なっていても良い。検査対象ＬＳＩは動作電圧範囲を保証するために、複数電圧で検査することが多い。一方、リファレンスＬＳＩは、ドライバーやレシーバの特性が低電圧側で悪くなる場合が多い。その際、リファレンスＬＳＩは低電圧に固定し、検査対象ＬＳＩの電圧を高電圧と低電圧の２条件で検査することによって、検査条件が厳しくなり、検査保証レベルを高めることができる。
また、上述の第１〜第６の実施形態において、リファレンスＬＳＩとして、保証スペックに対してマージンがないＬＳＩを用いてもよい。すなわち、保証スペックを満たす範囲で、最低レベルの性能を有するものを用いても良い。これにより、検査対象ＬＳＩにとって非常に厳しい検査が実現され、検査保証レベルを高めることができる。ここでいう保証スペックとは、例えば、送信時の信号電圧振幅、受信時のレシーバの感度、動作周波数の範囲、などが挙げられる。
以上のように本発明によると、安価な低速テスタと、予め良品と確認されたリファレンスデバイスとによって、高速インターフェース搭載ＬＳＩの検査を実現できる。したがって、検査コストを抑えることができる。
【図面の簡単な説明】
図１は本発明の第１の実施形態に係るＬＳＩ検査システムの構成を示す図である。
図２はＬＳＩテスタの動作を示すフローチャートである。
図３は本発明に係るＬＳＩ検査システムの具体的な構成の一例である。
図４は本発明の第２の実施形態に係るＬＳＩ検査システムの構成を示す図である。
図５は本発明の第３の実施形態に係るＬＳＩ検査システムの構成を示す図である。
図６は本発明の第４の実施形態に係るＬＳＩ検査システムの構成を示す図である。
図７は本発明の第５の実施形態におけるＬＳＩテスタの動作を示すフローチャートである。
図８は本発明の第６の実施形態に係るＬＳＩ検査システムの構成を示す図である。
図９は従来のＬＳＩ検査システムの構成を示す図である。
【図１】
2003032000.tif 000003
【図２】
2003032000.tif 000004
【図３】
2003032000.tif 000005
【図４】
2003032000.tif 000006
【図５】
2003032000.tif 000007
【図６】
2003032000.tif 000008
【図７】
2003032000.tif 000009
【図８】
2003032000.tif 000010
【図９】
2003032000.tif 000011
【国際調査報告】
2003032000.tif 000012
2003032000.tif 000013