【事件の表示】
　特願２００７−２０６４７０「非相補入力構造を有する比較回路」拒絶査定不服審判事件〔平成１９年１２月２０日出願公開、特開２００７−３２９９６３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１４年　５月３０日（パリ条約による優先権主張２００１年　５月３０日、（ＵＳ）米国）にした特願２００２−１５６５９５号の一部を平成１９年　８月　８日に新たな出願としたものであって、平成２３年１１月　１日付けで拒絶査定がなされ、これに対し、平成２４年　３月　７日付けで審判請求がなされるとともに、同日付けで手続補正がなされたものである。
　
第２．補正却下の決定
［結論］
　平成２４年　３月　７日付けの手続補正を却下する。
　
［理由］
１．本願発明と補正後の発明
　平成２４年　３月　７日付け手続補正（以下、「本件補正」という。）は、補正前の特許請求の範囲の請求項１に記載された
「　【請求項１】
　評価エレメントと、
　該評価エレメントの第１および第２のノードのうちの対応する１つに各々接続された少なくとも第１および第２の入力枝とを含み、
　第１および第２の入力枝は、お互いに対して非相補構造を有すると共に、それぞれ第１および第２の入力信号を受け取り、
　非相補構造は各々、それと関連して、入力信号のうちの対応する１つの入力信号の関数である値を有する可変パラメータを有し、評価エレメントは、第１および第２の入力信号の比較を行い、
　前記第１及び第２の入力枝は、一定の電位へ接続された下部ノードをそれぞれ有し、
　それぞれ前記第１及び第２の入力枝のそれぞれ非相補構造と関連した前記可変パラメータ値は、前記評価エレメントのそれぞれ第１及び第２のトランジスタを介して前記評価エレメントのそれぞれ第１及び第２のノードへ転送される比較回路。」
という発明（以下、「本願発明」という。）を
「　【請求項１】
　評価エレメントと、
　該評価エレメントの第１および第２のノードのうちの対応する１つに各々接続された少なくとも第１および第２の入力枝とを含み、
　第１および第２の入力枝は、お互いに対して非相補構造を有すると共に、それぞれ第１および第２の入力信号を受け取り、
　非相補構造は各々、それと関連して、入力信号のうちの対応する１つの入力信号の関数である値を有する可変パラメータを有し、評価エレメントは、第１および第２の入力信号の比較を行い、
　前記第１及び第２の入力枝は、一定の電位へ接続された下部ノードをそれぞれ有し、
　それぞれ前記第１及び第２の入力枝のそれぞれ非相補構造と関連した前記可変パラメータ値は、前記評価エレメントのそれぞれ第１及び第２のトランジスタを介して前記評価エレメントのそれぞれ第１及び第２のノードへ転送される
ことを特徴とする
という発明（以下、「補正後の発明」という。）に補正することを含むものである。（当審注：アンダーラインは補正箇所を示す。）
　
２．補正の適否
（１）新規事項の有無、補正の目的要件
　本件補正では、補正前の特許請求の範囲の請求項１に記載された「・・・される比較回路」を「・・・されることを特徴とする比較回路」と限定するから、特許請求の範囲を減縮するものである。
　そして、上記補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものであるから、特許法第１７条の２第３項（新規事項）及び平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（補正の目的）の規定に適合している。
　
（２）独立特許要件
　本件補正は特許請求の範囲の減縮を目的とするものであるから、上記補正後の発明が特許出願の際独立して特許を受けることができるものであるのか否かについて、以下検討する。
　
［補正後の発明］
　上記「１．本願発明と補正後の発明」の項で「補正後の発明」として認定したとおりのものである。
　
［引用発明］
（Ａ）原査定の拒絶理由に引用された特表平１１−５０７４５８号公報（以下、「引用例１」という。）には、「２つの電気量を比較するための回路装置」として、図面とともに以下の事項が記載されている。
　
イ．「【特許請求の範囲】
１．２つの電気量を比較するための回路装置において、
    第１の電流源（Ｑ1）が設けられており、該第１の電流源（Ｑ1）は第１の横断電流（Ｉ1）を供給し、該第１の横断電流（Ｉ1）は第１のインバータ段（ｎ1，ｐ1）を流れ、
    基準電流源（Ｑ2）が設けられており、該基準電流源（Ｑ2）は第２の横断電流（Ｉ2）を供給し、該第２の横断電流（Ｉ2）は第２のインバータ段（ｎ2，ｐ2）を流れ、
    前記第１のインバータ段（ｎ1，ｐ1）及び前記第２のインバータ段（ｎ2，ｐ2）は結合されており、前記第１のインバータ段（ｎ1，ｐ1）の出力側（５０）は前記第２のインバータ段（ｎ2，ｐ2）の入力側（５２）に接続されており、さらに前記第２のインバータ段（ｎ2，ｐ2）の出力側（５１）は前記第１のインバータ段（ｎ1，ｐ1）の入力側（５３）に接続されており、
    前記第１のインバータ段（ｎ1，ｐ1）の出力電位（Ａ）と前記第２のインバータ段（ｎ2，ｐ2）
　の出力電位（Ａ＊（Ａ＊はＡの上に−））との間の電位差を調整するための
リセットユニット（５）が設けられている、２つの電気量を比較するための回路装置。
・・・（中略）・・・
４．第１の電流源（Ｑ1）は第１のニューロンＭＯＳトランジスタ（６）から構成されている、請求項１〜３までのうちの１項記載の回路装置。
５．基準電流源（Ｑ2）は、第１のニューロンＭＯＳトランジスタ（６）と同じ極性を有する第２のニューロンＭＯＳトランジスタ（７）から構成されている、請求項４記載の回路装置。
６．第２のニューロンＭＯＳ電界効果トランジスタ（７）には２つのゲート端子（６０、６１）が設けられており、
    第１のゲート端子（６０）は第１の動作電位（ＶDD）に接続されており、
    第２のゲート端子（６１）は第２の動作電位（ＶSS）に接続されており、
    前記第２のニューロンＭＯＳ電界効果トランジスタ（７）の前記第１のゲート端子（６０）と第２のゲート端子（６１）との入力結合容量の大きさの比率によって第２の横断電流（Ｉ2）が決定される、請求項５記載の回路装置。」（２頁１行−３頁１２行）
　
ロ．「本発明の課題は、公知の方法の前述した不利な点を回避して２つの電気量を互いに比較することである。」（６頁２４−２５行）
　
ハ．「 図３は図１の評価回路が２つの電気量を互いに比較する回路装置の回路図である。この２つの電気量はそれぞれニューロンＭＯＳ電界効果トランジスタによって形成される。」（７頁２３−２５行）
　
ニ．「図３に図示されているように、第１の電流源Ｑ1はニューロンＭＯＳ電界効果トランジスタ６によって実現することもできる。このニューロンＭＯＳ電界効果トランジスタ６のゲート端子には所定の複数の入力電位が印加されている。これらの入力電位に従ってこのニューロンＭＯＳ電界効果トランジスタ６のゲート容量は設定される。このニューロンＭＯＳ電界効果トランジスタ６のソース端子には第２の動作電位ＶSSが印加されている。
  ニューロンＭＯＳ電界効果トランジスタ７によって基準電流源Ｑ2が実現されている。このニューロンＭＯＳ電界効果トランジスタ７のゲート端子６０には動作電位ＶDDが印加されている。従って、ニューロンＭＯＳ電界効果トランジスタ７の２つのゲート端子６０及び６１のゲート容量の設定を介して基準電流Ｉ2が設定できる。
  ここでは評価は横断電流を介して行われる。この横断電流はニューロンＭＯＳ電界効果トランジスタ６及び７を流れる。この評価は妨害信号の入力結合に対してロバスト性を有し、従って例えばメモリの読み出し増幅器で通常行われているような電荷評価の原理よりも確実な評価が可能である。よって、閾値形成に対する狭いトレランスが遵守できる。従ってフローティングゲートにおける２０ミリボルトの小さな電位の相違は確実に分離され、正しく評価される。
  出力信号は２つの出力側に相補的に存在し、良好なドライブ性能によって充分な変位が達成される。多くの適用実施例ではこれによって反転信号を生成するためのインバータ又は面倒なドライバ回路が節減される。さらに第１のインバータ段（ｎ1，ｐ1）の出力側５０及び第２のインバータ段（ｎ2，ｐ2）の出力側５１は記憶特性を有し、このことはパイプライン方式を有する回路アーキテクチャにおいて有利に利用される。」（１１頁２−２６行）
　
ホ．「回路装置Ｂの適用実施例が図５に図示されている。ここでは第１の評価回路Ｂ１及び第２の評価回路Ｂ２が第３のニューロンＭＯＳトランジスタ１３と第４のニューロンＭＯＳトランジスタ１４と第１の評価トランジスタ１５と第２の評価トランジスタ１６とに回路全体が乗算器セルの機能を示すように接続されている。第３及び第４のニューロンＭＯＳトランジスタ１３及び１４のゲート端子はそれぞれ回路の入力電位Ｖa1，Ｖa2，Ｖb及びＶcに接続されている。」（１２頁１８−２３行）
　
　上記引用例１の記載及び図面並びにこの分野の技術常識を考慮すると、
（ａ）上記イ．及びロ．の記載から、引用例１には、「２つの電気量を比較するための回路装置」が記載され、同ハ．及びホ．の記載及び図１、３から、引用例１の「回路装置」は、「回路装置Ｂ」として「評価回路」を備え、当該「評価回路」が「出力電位Ａ＊（Ａ＊はＡの上に−）」及び「出力電位Ａ」を出力するノード５０及びノード５１を有することが明らかである。
（ｂ）上記ニ．の記載及び図３から、引用例１の「回路装置」は、「ＭＯＳ電界効果トランジスタ６」と「ＭＯＳ電界効果トランジスタ７」を備え、当該「ＭＯＳ電界効果トランジスタ６」は「複数の入力電位が印加され」ること、「ＭＯＳ電界効果トランジスタ７」は「基準電流Ｉ2」を生成することが明らかである。
　そして、上記イ．の【特許請求の範囲】５．の記載から、引用例１に記載された「ＭＯＳ電界効果トランジスタ６」と「ＭＯＳ電界効果トランジスタ７」は、「同じ極性を有する」ことが明らかである。
（ｃ）上記ニ．の「・・・これらの入力電位に従ってこのニューロンＭＯＳ電界効果トランジスタ６のゲート容量は設定される。・・・」という記載から、引用例１に記載された「ＭＯＳ電界効果トランジスタ６」は、入力電位に応じて変化する「ゲート容量」を有することが明らかである。
　また、上記ニ．の「・・・ニューロンＭＯＳ電界効果トランジスタ７の２つのゲート端子６０及び６１のゲート容量の設定を介して基準電流Ｉ2が設定できる。・・・」という記載から、引用例１に記載された「ＭＯＳ電界効果トランジスタ７」は、設定された「ゲート容量」を有するものといえる。
（ｄ）上記ハ．及びニ．の記載及び図３から、引用例１に記載された「評価回路（回路装置Ｂ）」は、「ＭＯＳ電界効果トランジスタ６」へ印加される複数の入力電位により生ずる電流Ｉ1として表される入力信号と「ＭＯＳ電界効果トランジスタ７」が生成する基準電流Ｉ2として表される基準信号を比較することが明らかである。
（ｅ）上記ニ．の記載及び図３から、引用例１に記載された「ＭＯＳ電界効果トランジスタ６」の「ソース端子」は、「動作電位ＶSS」に接続されること、及び、同「ＭＯＳ電界効果トランジスタ７」のソース端子が一定の電位に接続されることが明らかであり、引用例１に記載された「ＭＯＳ電界効果トランジスタ６」及び「ＭＯＳ電界効果トランジスタ７」のソース端子は、一定の電位に接続されるものといえる。
（ｆ）引用例１の図１、３から、当該「ＭＯＳ電界効果トランジスタ６」及び「ＭＯＳ電界効果トランジスタ７」は、「評価回路（回路装置Ｂ）」の「ＭＯＳ電界効果トランジスタ１」及び「ＭＯＳ電界効果トランジスタ４」を介して、「評価回路（回路装置Ｂ）」の出力側５０及び出力側５１に接続されることが明らかである。
　
　したがって、上記引用例１には以下の発明（以下、「引用発明」という。）が記載されていると認められる。
「評価回路と、
　該評価回路に各々接続されたＭＯＳ電界効果トランジスタ６及びＭＯＳ電界効果トランジスタ７とを有し、
　ＭＯＳ電界効果トランジスタ６及びＭＯＳ電界効果トランジスタ７は、同じ極性を有し、該ＭＯＳ電界効果トランジスタ６は複数の入力電位が印加され、ＭＯＳ電界効果トランジスタ７は基準電流Ｉ2を生成し、
　ＭＯＳ電界効果トランジスタ６は入力電位に応じて変化するゲート容量を有し、ＭＯＳ電界効果トランジスタ７は設定されたゲート容量を有し、評価回路は、前記複数の入力電位により生ずる電流Ｉ1として表される入力信号と前記基準電流Ｉ2として表される基準信号を比較し、
　前記ＭＯＳ電界効果トランジスタ６及びＭＯＳ電界効果トランジスタ７は、一定の電位に接続されるソース端子をそれぞれ有し、
　それぞれＭＯＳ電界効果トランジスタ６及びＭＯＳ電界効果トランジスタ７は、評価回路のＭＯＳ電界効果トランジスタ１及びＭＯＳ電界効果トランジスタ４を介して前記評価回路の出力側５０及び出力側５１に接続される２つの電気量を比較するための回路。」
　
（Ｂ）同じく原査定の拒絶理由に引用された、J.A. Hidalgo-Lopez（他３名）, “NEW TYPES OF DIGITAL COMPARATORS”（「新しいタイプのデジタル比較器」）,  1995 IEEE International Symposium on Circuits and Systems（ISCAS）, 1995年4月, Vol.1, pp29-32（以下、「引用例２」という。）には、以下の図面及び事項が記載されている。（（　）内は当審仮訳。以下も同様。）
　
イ．
　
ロ．「DATA BUS COMPARATORS WITH EQUAL WEIGHT IN THEIR BITS
　　　Considering the previous idea, the most immediate application of these circuits with cross coupled inverters with asimmetrical loads, (CIAL), is to use them as digital comparators. The figure 2 shows the structure of this type of comparator in that which all the inputs have equal weight. This circuit compares 2 groups of binary bits and it analyzes which of them has greater number of 1's or 0's, so it rises the output OUTBUF to VDD if the input buffer yO:N has a greater quantity of 0's.」（３１頁左欄２２−３２行） 
（ビットが等しい重み付けを有するデータバスコンパレータ
　前のアイデアを考慮すると、非対称負荷を持つ交差結合インバータを含むこれら回路の最も近い応用は、デジタルコンパレータとしてこれら回路を利用することである。第２図は、全ての入力が等しい重み付けであるこのタイプのコンパレータの構造を示す。この回路は、２つのバイナリビットグループを比較し、どちらのグループが１の数が多いか、または、０の数が多いかを解析する。それ故、もし、入力バッファy0:Nの０の数が多ければ、出力OUTBUFをVDDに上昇させる。） 
　
　上記引用例２の記載及び図面並びにこの分野の技術常識を考慮すると、引用例２には、「交差結合インバータ（Ｍ２〜Ｍ５）」を有する「デジタル比較回路」が記載され、当該「デジタル比較回路」は、入力信号が入力される複数のトランジスタを並列接続した２つの入力手段を有し、当該入力手段に入力される２つの入力信号を比較することが明らかである。
　そして、引用例２に記載された「交差結合インバータ（Ｍ２〜Ｍ５）」は、比較結果を出力するためのものであるから評価エレメントといえる。
　
　したがって、上記引用例２には以下の事項（以下、「技術事項」という。）が記載されていると認められる。
「評価エレメントを有する比較回路であって、評価エレメントに入力信号が入力される２つの入力手段が接続され、該２つの入力手段に入力される入力信号を比較する比較回路。」
　
［対比・判断］
　補正後の発明と引用発明とを対比すると、
（Ａ）引用発明の「評価回路」は、補正後の発明の「評価エレメント」に相当し、また、引用発明の「複数の入力電位が印加され」ることは、補正後の発明の「入力信号を受け取」ることに相当するので、引用発明の「ＭＯＳ電界効果トランジスタ６」は、補正後の発明の「第１の入力枝」に相当し、引用発明の「ＭＯＳ電界効果トランジスタ６は複数の入力電位が印加され」は、補正後の発明の「第１」の「入力枝は」、「第１」の「入力信号を受け取り」に相当する。
（Ｂ）引用発明の「ＭＯＳ電界効果トランジスタ７」、「基準電流Ｉ2を生成し」と補正後の発明の「第２の入力枝」、「第２の入力信号を受け取り」とは、いずれも、それぞれ、第２の枝、第２の信号を処理するといえる点で一致する。
（Ｃ）引用発明の「ＭＯＳ電界効果トランジスタ６」と「ＭＯＳ電界効果トランジスタ７」は、同じ極性を有することから、構造的に相補性を有さないことは明らかであり、「基準信号」は「入力信号」とは別個に設定されるものであるから、「入力信号」と「基準信号」は相補性を有さないことも明らかであるから、引用発明と補正後の発明は、「第１の入力枝」と第２の枝は、「お互いに対して非相補構造を有する」点で一致する。
（Ｄ）引用発明の「入力電位に応じて変化するゲート容量を有し」は、補正後の発明の「一つの入力信号の関数である値を有する可変パラメータを有し」と実質的な差異はなく、引用発明の「設定されたゲート容量を有し」と補正後の発明の「一つの入力信号の関数である値を有する可変パラメータを有し」とは、いずれも、パラメータを有するといえるので、引用発明と補正後の発明は、「非相補構造は各々、それと関連して」、「一つの入力信号の関数である値を有する可変パラメータ」と他のパラメータを「有し」という点で一致する。
（Ｅ）引用発明の「複数の入力電位により生ずる電流Ｉ1として表される入力信号」は補正後の発明の「第１」の「入力信号」に相当し、引用発明の「基準電流Ｉ2として表される基準信号」と補正後の発明の「第２の入力信号」とは、上記（Ｂ）と同様に、いずれも、第２の信号といえるので、引用発明の「評価回路」と補正後の発明の「評価エレメント」は、いずれも、「第１」の「入力信号」と第２の信号の「比較を行い」という点で一致する。
（Ｆ）引用発明の「一定の電位に接続されるソース端子をそれぞれ有し」は、補正後の発明の「一定の電位へ接続された下部ノードをそれぞれ有し」と実質的な差異はない。
（Ｇ）引用発明は、「ＭＯＳ電界効果トランジスタ６及びＭＯＳ電界効果トランジスタ７は、評価回路のＭＯＳ電界効果トランジスタ１及びＭＯＳ電界効果トランジスタ４を介して前記評価回路の出力側５０及び出力側５１に接続される」ことから、「ＭＯＳ電界効果トランジスタ６」の「入力信号に応じて変化するゲート容量」及び「ＭＯＳ電界効果トランジスタ７」の「設定されたゲート容量」が「評価回路」のそれぞれ「出力側５０及び出力側５１」へ伝わることはことは明らかである。
　すると、引用発明の「ＭＯＳ電界効果トランジスタ１及びＭＯＳ電界効果トランジスタ４」、「出力側５０及び出力側５１」は、それぞれ補正後の発明の「第１及び第２のトランジスタ」、「第１及び第２のノード」に相当するので、引用発明と補正後の発明は、いずれも、非相補構造と関連した前記可変パラメータ値及び他のパラメータ値は、前記評価エレメントのそれぞれ第１及び第２のトランジスタを介して前記評価エレメントのそれぞれ第１及び第２のノードへ転送されるという点で一致する。
（Ｈ）上記（Ｇ）に関連し、補正後の発明の「第１及び第２の入力枝」は、「評価エレメントのそれぞれ第１及び第２のトランジスタを介して前記評価エレメントのそれぞれ第１及び第２のノード」へ接続されると認められるので、引用発明の「評価回路に各々接続されたＭＯＳ電界効果トランジスタ６及びＭＯＳ電界効果トランジスタ７とを有し」と補正後の発明の「評価エレメントの第１および第２のノードのうちの対応する１つに各々接続された少なくとも第１および第２の入力枝とを含み」とは、いずれも、評価エレメントの第１および第２のノードのうち対応する１つに各々接続された少なくとも第１の入力枝と第２の枝とを含みという点で一致する。
（Ｉ)引用発明の「２つの電気量を比較するための回路」は、補正後の発明の「比較回路」に相当する。
　したがって、補正後の発明と引用発明は、以下の点で一致ないし相違する。
　
　＜一致点＞
「評価エレメントと、
　該評価エレメントの第１および第２のノードのうち対応する１つに各々接続された少なくとも第１の入力枝および第２の枝とを含み、
　第１の入力枝および第２の枝は、お互いに対して非相補構造を有すると共に、第１の入力枝は第１の入力信号を受け取り、第２の枝は第２の信号を処理し、
　非相補構造は各々、それと関連して、一つの入力信号の関数である値を有する可変パラメータと他のパラメータを有し、評価エレメントは、第１の入力信号と第２の信号の比較を行い、
　前記第１の入力枝及び第２の枝は、一定の電位に接続された下部ノードをそれぞれ有し、
　それぞれ前記第１の入力枝及び第２の枝のそれぞれ非相補構造と関連した前記可変パラメータ値と他のパラメータ値は、前記評価エレメントのそれぞれ第１及び第２のトランジスタを介して前記評価エレメントのそれぞれ第１及び第２のノードへ転送されることを特徴とする比較回路。」
　
　＜相違点＞　
イ．上記「第２の枝」、「第２の信号」及び「第２の枝」が「第２の信号を処理」することに関し、補正後の発明は「第２の枝」、「第２の信号」が、それぞれ「第２の入力枝」、「第２の入力信号」であり、「第２の入力枝」が「第２の入力信号を受け取」るのに対し、引用発明は「第２の枝」が「ＭＯＳ電界効果トランジスタ７」であって、「基準信号」を表す「基準電流Ｉ2を生成する」点。
ロ．上記「他のパラメータ」に関し、補正後の発明は「入力信号のうち対応する１つの入力信号の関数である値を有する可変パラメータ」であるのに対し、引用発明は「設定されたゲート容量」である点。
　
　そこで、上記相違点イ．ロ．について検討する。
　評価エレメントを有する比較回路において、２つの入力手段への入力信号を比較する構成は、上記技術事項として記載したように公知の技術であり、上記技術事項の入力手段が非相補の関係となることは明らかである。
　すると、引用発明において、「基準電流Ｉ2を生成」する「ＭＯＳ電界効果トランジスタ７」を第２の入力信号が入力される第２の手段（入力枝）とすることは、引用発明に上記技術事項を適用することにより容易になし得ることである。
　そして、引用発明の「基準電流Ｉ2を生成」する「ＭＯＳ電界効果トランジスタ７」を第２の入力信号が入力される第２の手段（入力枝）とすることにより、「ＭＯＳ電界効果トランジスタ７」の「設定されたゲート容量」を第２の入力信号に応じて変化するゲート容量等の可変パラメータとすることができることは明らかであり、上記相違点ロ．に係る構成も容易になし得ることである。
　したがって、上記相違点イ．ロ．に係る構成は、引用発明に上記技術事項を適用することにより容易に想到し得たものである。
　そして、補正後の発明の作用効果も、上記引用発明及び技術事項から当業者が予測できる範囲のものである。
　
　したがって、上記補正後の発明は上記引用例１、２に記載された発明及び技術事項に基づいて当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
３．結語
　以上のとおり、本件補正は、補正後の発明が特許出願の際独立して特許を受けることができないものであるから、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について
１．本願発明
　平成２４年　３月　７日付けの手続補正は上記のとおり却下されたので、本願発明は、「第２．１．本願発明と補正後の発明」の項で「本願発明」として認定したとおりである。
　
２．引用発明
　引用発明等は、上記「第２．２．（２）独立特許要件」の項中の［引用発明］の項で、引用発明及び技術事項として認定したとおりである。
　
３．対比・判断
　そこで、本願発明と引用発明とを対比すると、本願発明は上記補正後の発明から、当該補正に係る限定を省いたものである。
　そうすると、本願発明の構成に上記補正に係る限定を付加した補正後の発明が、上記「第２．２．（２）独立特許要件」の項中の［対比・判断］の項で検討したとおり、引用発明及び技術事項に基づいて当業者が容易に発明できたものであるから、本願発明も同様の理由により、当業者が容易に発明できたものである。
　
４．むすび
　以上のとおり、本願発明は、上記引用例１、２に記載された発明及び技術事項に基づいて、当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。