【事件の表示】
　特願２００６−１９０９０７「情報処理システム、システムＬＳＩ及び情報処理方法」拒絶査定不服審判事件〔平成２０年　１月３１日出願公開、特開２００８−　２１０４０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１８年７月１１日の出願であって、平成２１年７月１０日付けで手続補正がなされ、平成２３年６月９日付けで拒絶理由が通知され、平成２３年８月１０日付けで手続補正がなされたが、平成２３年９月２０日付けで拒絶査定がなされ、これに対し、平成２３年１２月１５日に拒絶査定不服の審判が請求され、当審において、平成２５年３月８日付けで拒絶理由が通知され、平成２５年４月２４日付けで手続補正がなされたものである。
　
２．本願発明 
　本願の請求項１〜１４に係る発明は、平成２５年４月２４日付け手続補正書により補正された特許請求の範囲の請求項１〜１４に記載された事項により特定されるとおりのものであるところ、請求項１に係る発明は、次のとおりのものである（以下、「本願発明」という。）。
「【請求項１】
　バスと、当該バスに接続されているプロセッサと、ハードウェアと、バスマスタ回路とを備える情報処理システムであって、
　前記バスマスタ回路は、
　前記ハードウェアの状態を検出する間隔が前記プロセッサのバスアクセスによってプログラマブルに設定される間隔設定手段と、
　前記間隔設定手段に設定された間隔に基づいて前記バスを介して前記ハードウェアの状態を検出する検出手段と、
　前記検出手段により検出されたハードウェアの状態に基づいて制御信号を生成する生成手段と、
　前記生成手段により生成された制御信号を前記プロセッサに出力する出力手段とを有することを特徴とする情報処理システム。
　
３．引用例 
　当審における平成２５年３月８日付けの拒絶理由通知に引用された、本願の出願前に頒布された刊行物である、米国特許出願公開第２００５／００６０５９３号明細書（以下、「引用例１」という。）には、図面とともに、次の技術事項が記載されている。
（ア）「BACKGROUND OF THE INVENTION
[0002] 1. Field of the Invention
[0003] The invention relates in general to an inquiring apparatus and method thereof, and more particularly to an inquiring apparatus, which can assist the central processor unit (CPU) to reduce its processing time and power consumption, and method thereof.
[0004] 2. Description of the Related Art
[0005] A CPU is a high power-consuming element in electronic products. Even when the CPU is in a standby state, such as waiting for peripheral devices to be ready, it consumes power as operating according to the clock signals.
[0006] As the CPU is in the standby state, there are two methods that the CPU can detect the current state of the peripheral device. One is called an interrupting method, in which the peripheral device automatically output an interrupting signal to the CPU. Before the peripheral device awakens the CPU, no clock is output to the CPU, so some power consumption is reduced. As the peripheral device detects an input event, such as the user operates the keyboard, the peripheral device will output an interrupting signal to wake up the CPU to perform the corresponding programs.
[0007] Each interrupting signal is input to a different pin of the CPU. Since the number of the CPU pins is limited, the CPU cannot provide enough pins for a variety of peripheral devices.
[0008] The other one is a repeatedly polling method, in which the CPU itself inquires the peripheral device repeatedly to determine if the peripheral device comes to an expected state. 
[0009] Referring to FIG. 1 , a flow chart of the conventional repeatedly polling method is shown. First, the CPU reads the current state of the peripheral device in the step 110 . Afterwards, the CPU determines if the current state of the peripheral device agrees with the expected state in the step 120 . If it doesn't, wait for a period of time in the step 130 , such as execute the command NOP (No Operation), and then go back to the step 110 . If it does, the method is ended.
[00010] However, as described in the repeatedly polling method, even in the standby state, the CPU has to work and the clock has to be continuously output to the CPU. The CPU has to inquire the peripheral device repeatedly until the peripheral device comes to the expected state. Therefore, such inquiring method will not only waste the CPU's processing time but also be power consuming. 」（第１頁左欄第６〜５１行）（当審訳：
　発明の背景
[0002]　1. 発明の分野
[0003]　本発明は、問い合わせ装置および、その方法、特に、中央処理ユニット(CPU)がその処理時間と電力消費量を縮小するのを支援することができる問い合わせ装置および、その方法に、一般に関係します。
[0004]　2. 先行技術の記述
[0005]　CPUは、電子製品の中で、電力消費の高い要素です。CPUは、周辺機器が準備できるまで待つようなスタンバイ状態にある場合でさえ、それはクロック信号によって作動しながら電力を消費します。
[0006]　CPUがスタンバイ状態にあるとともに、CPUが周辺機器の現在の状態を検知することができる2つの方法があります。1つは、割り込み方法と呼ばれ、周辺機器はCPUに割り込み信号を自動的に出力します。周辺機器がCPUを目覚めさせる前に、クロックはCPUに出力されません。したがって、ある電力消費量が縮小されます。ユーザがキーボードを操作するような出来事の入力を周辺機器が検知するとともに、周辺機器は、対応するプログラムを実行するようCPUを目覚めさせる割り込み信号を出力するでしょう。
[0007]　各割り込み信号は、それぞれ、CPUの異なるピンへ入力されます。CPUピンの数が制限されているので、CPUは様々な周辺機器のために十分なピンを提供することができません。
[0008]　別の方法は、繰り返しポーリングする方法で、周辺機器が予期された状態になっているかどうか判断するために、CPUは、自身で繰り返し周辺機器に問い合わせを行います。
[0009]　図1を参照すると、従来の繰り返しポーリングする方法のフローチャートが示されています。最初に、CPUは、ステップ110で周辺機器の現在の状態を読みます。その後で、CPUは、周辺機器の現在の状態が予期された状態に一致するかどうかをステップ120で判断します。それが一致しない場合、ステップ130で、コマンドNOP(オペレーションなし)を実行するなどして、ある期間だけ待ち、次に、ステップ110に戻ります。それが一致した場合、その方法は終了されます。
[0010]　しかしながら、繰り返しポーリングする方法に述べられているように、スタンバイ状態でさえ、CPUは動作しなければならず、また、クロックは連続的にCPUに出力されなければなりません。周辺機器が予期された状態になるまで、CPUは周辺機器を繰り返し問い合わせなければなりません。したがって、そのような問い合わせ方法はCPUの処理時間を浪費するだけではなく、電力も消費します。）
　
（イ）「SUMMARY OF THE INVENTION
[0011] It is therefore an object of the invention to provide a power-saving repeatedly inquiring apparatus, which can repeatedly inquire the peripheral device instead of the CPU and awaken the CPU as it detects that the peripheral device is ready, and method thereof.
[0012] The invention achieves the above-identified objects by providing an inquiring apparatus installed in an electronic apparatus. The electronic apparatus includes a CPU, a clock controller, a main bus, and a peripheral device. The peripheral device is coupled to the main bus. The inquiring apparatus includes a multiplexer and an awakening unit. The multiplexer selectively couples a first bus or a second bus with the main bus, and the first bus is coupled to the CPU. The awakening unit is coupled to the second bus. When the CPU has to perform the repeatedly inquiring process, the multiplexer couples the second bus with the main bus to enable the awakening unit, and the clock controller stops outputting the clock to the CPU. When the awakening unit is enabled, it will inquire about the current state of the peripheral device repeatedly. And when the current state agrees with the expected one, the awakening unit outputs an awakening signal to the clock controller so as to output the clock to the CPU again.
[0013] The invention achieves the above-identified objects by providing an inquiring method for assisting the CPU to repeatedly inquire a peripheral device. The inquiring method includes the steps of: stopping outputting the clock to the CPU; outputting a read cycle to the peripheral device; receiving a current state of the peripheral device in response to the read cycle; and comparing the current state with the expected state.
[0014] Other objects, features, and advantages of the invention will become apparent from the following detailed description of the preferred but non-limiting embodiments.」（第１頁左欄第５２行〜同頁右欄第２９行）（当審訳：
　発明の要約
[0011]　したがって、本発明は、CPUの代わりに周辺機器を繰り返し質問することができ、周辺機器が準備できていることをそれが検知するとともにCPUを目覚めさせることができる、省電力な、繰り返し問い合わせ装置およびその方法を提供することを目的とします。
[0012]　本発明は、電子装置に取り付けられた問い合わせ装置を提供することにより、上記の特定された目的を達成します。電子装置はCPU、クロック・コントローラー、メイン・バスおよび周辺機器を含んでいます。周辺機器はメイン・バスにつながれます。問い合わせ装置はマルチプレクサーおよび目覚めさせるユニットを含んでいます。マルチプレクサーは、選択的にメイン・バスと第１のバスあるいは第２のバスを結び付けます。また、第１のバスはCPUにつながれます。目覚めさせるユニットは、第２のバスにつながれます。CPUが、繰り返し問い合わせプロセスを行なわなければならない場合、マルチプレクサーは、目覚めさせるユニットをイネーブルにするために、メイン・バスと第２のバスを結び付け、また、クロック・コントローラーはCPUにクロックを出力することを停止します。目覚めさせるユニットがイネーブルになる時、それは周辺機器の現在の状態に関して繰り返し問い合わせをするでしょう。また、現在の状態が予期された状態に一致する場合、目覚めさせるユニットは再びCPUにクロックを出力するようにクロック・コントローラーに目覚めさせる信号を出力します。
[0013]　本発明は、CPUが繰り返し周辺機器に問い合わせするのを支援する、問い合わせ方法の提供により、上記の特定された目的を達成します。問い合わせ方法は、次のステップを含んでいます:　CPUにクロックを出力することを停止すること;　周辺機器にリードサイクルを出力すること;　リードサイクルに応じて周辺機器の現在の状態を受け取ること;　また現状を予期された状態と比較すること。
[0014]　他の目的、発明の特徴および利点は、次の好ましい（しかし制限されない）実施例の詳細な記述から明白になるでしょう。
　
（ウ）「DETAILED DESCRIPTION OF THE INVENTION 
[0019] When the CPU should wait for the peripheral device to come to the expected state so as to perform the follow-up operation, conventionally, either the interrupting method or the repeatedly polling one is used to detect the state of the peripheral device. If the repeatedly polling method is used, the CPU doesn't perform other programs and just wastes time in repeatedly inquiring the current state of the peripheral device until the peripheral device comes to the expected state. Therefore, this method not only wastes the CPU's processing time but also is power consuming. In the invention, the low power-consuming inquiring apparatus is used instead of the CPU to perform the repeatedly inquiring process. As inquiring, no clock signal has to be output to the CPU. The CPU is awakened as the detected state of the peripheral device agrees with the expected state.
[0020] Referring to FIG. 2 , a block diagram of the electronic apparatus having an inquiring apparatus according to a preferred embodiment of the invention is shown. The electronic apparatus 200 includes a CPU 202 , a clock controller 204 , an inquiring apparatus 210 , and a peripheral device 220 . The clock controller 204 outputs the clock CLK to the CPU 202 for CPU operation. The CPU 202 communicates with the peripheral device 220 via the bus B1 , the inquiring apparatus 210 , and the main bus B0.
[0021] When the CPU 202 has to inquire the current state of the peripheral device, the inquiring apparatus 210 is actuated to perform the repeatedly inquiring process instead of the CPU 202 . At this time, the clock controller 204 stops outputting the clock signal CLK to the CPU 202 so as to save power. The inquiring apparatus 210 inquires the current state of the peripheral device 220 via the main bus B0 , and outputs an awakening signal W to the clock controller 204 as the peripheral device 220 comes to the expected state. As the clock controller 204 receives the awakening signal W, it will output the clock signal CLK to the CPU 202 again. When the CPU 202 has not to perform the repeatedly inquiring process, the inquiring apparatus 210 is disabled and just transmits signals between the bus B1 and the main bus B0.
[0022] The inquiring apparatus 210 includes an awakening unit 212 and a multiplexer 214 , which is coupled to the awakening unit 212 via the bus B2 . When the CPU 202 has not to perform the repeatedly inquiring process, the multiplexer 214 couples the bus B1 with the bus B2 . When the CPU 202 has to inquire the current state of the peripheral device, the multiplexer 214 couples the bus B2 with the main bus B0 , and then the awakening unit 212 inquires the current state of the peripheral device 220 . When the peripheral device 220 comes to the expected state, the awakening unit 212 outputs an awakening signal W to the clock controller 204.
[0023] Referring to FIG. 3 , a block diagram of the awakening unit in FIG. 2 is shown. The awakening unit 212 includes a bus interface 310 , an address register 320 , a comparator 330 , and a state register 340 . The bus interface 310 transmits and receives signals on the bus B2 . The address register 320 stores the address of the peripheral device 220 by which the inquiring apparatus 210 can repeatedly inquire the current state of the peripheral device 220 . The state register 340 stores the expected state of the peripheral device 220 . The comparator 330 compares the current state of the peripheral device 220 output by the bus interface 310 with the expected state in the state register 340 , and determines if two states are the same. If two states are the same, the awakening unit 212 outputs an awakening signal. The awakening unit 212 is not limited to the logic circuit construction as mentioned above, and can be a simple and power-saving processor.
[0024] Referring to FIG. 4 , a flow chart of the repeatedly inquiring process performed in the electronic apparatus having the inquiring apparatus is shown. When the CPU 202 has to wait for the peripheral device 220 to come to the expected state for follow-up operation, the CPU 202 stores the address of the peripheral device 220 into the state register 310 and stores the expected state of the peripheral device 220 into the state register 340 . In the step 410 , the clock controller 204 stops outputting the clock CLK to the CPU 202 , and thus power for outputting the clock CLK at that time can be saved. Afterwards, in the step 420 , the multiplexer 214 couples the bus B2 with the main bus B0 , and the awakening unit 212 outputs a read cycle according to the address register 320 . In the step 430 , after receiving the read cycle, the peripheral device provides its current state for the awakening unit 212 . In the step 440 , the comparator 330 in the awakening unit 212 determines if the current state of the peripheral device agrees with the expected state in the state register 340 . If it does, the awakening unit 212 outputs an awakening signal W in the step 440 , and the method is ended. If it doesn't, the approach goes back to the step 420 and continues the inquiring process.
[00025] The inquiring apparatus disclosed by the above mentioned embodiment in the invention can perform the repeatedly inquiring process instead of the CPU. Since the CPU doesn't work in the inquiring process, power consumption can be reduced. 」（第１頁右欄第４３行〜第２頁右欄第１９行）（当審訳：
　発明の詳細な記述
[00019] CPUがフォローアップ・オペレーションを行なうために、周辺機器が予期された状態になるのを待つべき場合、慣例では、割り込み方法あるいは繰り返しポーリングする方法のいずれかの方法が、周辺機器の状態を検知するために使用されます。繰り返しポーリングする方法が使用される場合、CPUは他のプログラムを実行せず、周辺機器が予期された状態になるまで、周辺機器の現在の状態を繰り返し問い合わせることに時間を浪費します。したがって、この方法はCPUの処理時間を浪費するだけでなく、電力を消費します。本発明では、CPUが繰り返し問い合わせ処理を実行することに代え、電力消費の低い問い合わせ装置が用いられます。問い合わせとともに、CPUにクロック信号を出力してはなりません。周辺機器の検知された状態が予期された状態に一致するとともに、CPUが目覚めさせられます。
[0020]　図2を参照すると、本発明の好ましい実施例によって問い合わせ装置を備えている電子装置のブロックダイヤグラムが示されています。電子装置200はCPU 202、クロック・コントローラー204、問い合わせ装置210および周辺機器220を含んでいます。クロック・コントローラー204は、CPUのオペレーション用のクロックCLKをCPU 202に出力します。CPU 202は、バスB1、問い合わせ装置210およびメイン・バスB0によって周辺機器220と通信します。
[0021]　CPU 202が周辺機器の現在の状態を問い合わせなければならない場合、CPU 202の代わりに繰り返し問い合わせ処理を行なうために、問い合わせ装置210を始動します。この時に、クロック・コントローラー204は、CPU 202が電力を節約するように、クロック信号CLKを出力することを停止します。問い合わせ装置210は、メイン・バスB0によって周辺機器220の現在の状態を問い合わせ、周辺機器220が予期された状態になるとともに、クロック・コントローラー204に、目覚めさせる信号Wを出力します。クロック・コントローラー204が、目覚めさせる信号Wを受け取るとともに、それは再びCPU 202にクロック信号CLKを出力するでしょう。CPU 202が繰り返し問い合わせ処理を行なう必要がない場合、問い合わせ装置210は無効になり、バスB1とメイン・バスB0の間の信号を転送するだけです。
[0022]　問い合わせ装置210は目覚めさせるユニット212およびマルチプレクサー214を含んでいます。それはバスB2によって、目覚めさせるユニット212につながれます。CPU 202が繰り返し問い合わせ処理を行なう必要がない場合、マルチプレクサー214はバスB2とバスB1を結び付けます。CPU 202が周辺機器の現在の状態を問い合わせなければならない場合、マルチプレクサー214はメイン・バスB0とバスB2を結び付けます。次に、目覚めさせるユニット212は、周辺機器220の現在の状態を問い合わせます。周辺機器220が予期された状態になる場合、目覚めさせるユニット212はクロック・コントローラー204に、目覚めさせる信号Wを出力します。
[0023]　図3を参照すると、図2中の目覚めさせるユニットのブロックダイヤグラムが示されています。目覚めさせるユニット212はバス・インターフェース310、アドレス・レジスタ320、コンパレーター330および状態レジスタ340を含んでいます。バス・インターフェース310は、バスB2の上の信号を送受信します。アドレス・レジスタ320は、問い合わせ装置210が周辺機器220の現在の状態を繰り返し問い合わせることができるように、周辺機器220のアドレスを格納します。状態レジスタ340は、周辺機器220の予期された状態を格納します。コンパレーター330は、バス・インターフェース310から出力された、周辺機器220の現在の状態を、状態レジスタ340中の予期された状態と比較し、２つの状態が同じかどうか判断します。もし、２つの状態が同じである場合、目覚めさせるユニット212は目覚めさせる信号を出力します。目覚めさせるユニット212は、上述の論理回路構成に制限されず、単純な省電力プロセッサーであり得ます。
[0024]　図4を参照すると、問い合わせ装置がある電子装置中で行なわれた繰り返し問い合わせ処理のフローチャートが示されています。CPU 202が、フォーローアップ・オペレーションのための予期された状態に周辺機器220がなるのを待たなければならない場合、CPU 202は状態レジスタ310の中へ、周辺機器220のアドレスを格納し、状態レジスタ340の中へ、周辺機器220の予期された状態を格納します。ステップ410で、クロック・コントローラー204はCPU 202にクロックCLKを出力することを停止し、したがって、その時点で、クロックCLKを出力することに関する電力が節約されます。その後で、ステップ420で、マルチプレクサー214はメイン・バスB0とバスB2を結び付けます。また、目覚めさせるユニット212は、アドレス・レジスタ320によってリードサイクルを出力します。ステップ430で、リードサイクルを受け取った後、周辺機器は目覚めさせるユニット212にその現在の状態を供給します。ステップ440で、目覚めさせるユニット212中のコンパレーター330は、状態レジスタ340中の予期された状態に周辺機器の現在の状態が一致するかどうか判断します。それが一致する場合、目覚めさせるユニット212は、ステップ440で、目覚めさせる信号Wを出力します。そして、この方法が終了されます。それが一致しない場合、アプローチはステップ420に戻り、問い合わせ処理を継続します。
[0025]　本発明での前述の実施例によって示された問い合わせ装置は、CPUの代わりに繰り返し問い合わせ処理を行なうことができます。CPUが問い合わせ処理の仕事をしないので、電力消費量を縮小することができます。）
　
　引用例１の上記記載事項及び図面の記載を総合勘案すると、引用例１には、次の発明（以下、「引用発明１」という。）が記載されているものと認められる。
「電子装置はCPU202、クロック・コントローラー204、メイン・バスおよび周辺機器220を含み、周辺機器220はメイン・バスB0につながれ、問い合わせ装置210はマルチプレクサー214および目覚めさせるユニット212を含み、マルチプレクサー214は、選択的にメイン・バスB0と第１のバスB1あるいは第２のバスB2を結び付け、第１のバスはCPUにつながれ、目覚めさせるユニット212は、第２のバスにつながれ、
　目覚めさせるユニット212はバス・インターフェース310、アドレス・レジスタ320、コンパレーター330および状態レジスタ340を含み、バス・インターフェース310は、バスB2の上の信号を送受信し、アドレス・レジスタ320は、問い合わせ装置210が周辺機器220の現在の状態を繰り返し問い合わせることができるように、周辺機器220のアドレスを格納し、状態レジスタ340は、周辺機器220の予期された状態を格納し、コンパレーター330は、バス・インターフェース310から出力された、周辺機器220の現在の状態を、状態レジスタ340中の予期された状態と比較し、２つの状態が同じかどうか判断し、もし、２つの状態が同じである場合、目覚めさせるユニット212は目覚めさせる信号を出力し、
　CPU202が、フォローアップ・オペレーションのための予期された状態に周辺機器220がなるのを待たなければならない場合、CPU202は状態レジスタ310の中へ、周辺機器220のアドレスを格納し、状態レジスタ340の中へ、周辺機器220の予期された状態を格納し、この時に、クロック・コントローラー204は、CPU 202が電力を節約するように、CPU 202にクロックCLKを出力することを停止し、その後で、マルチプレクサー214はメイン・バスB0とバスB2を結び付け、また、目覚めさせるユニット212は、アドレス・レジスタ320によってリードサイクルを出力し、リードサイクルを受け取った後、周辺機器は目覚めさせるユニット212にその現在の状態を供給し、
　目覚めさせるユニット212中のコンパレーター330は、状態レジスタ340中の予期された状態に周辺機器の現在の状態が一致するかどうか判断し、
（１）それが一致する場合、目覚めさせるユニット212は、目覚めさせる信号Wを出力し、
 　クロック・コントローラー204が、目覚めさせる信号Wを受け取るとともに、それは再びCPU 202にクロック信号CLKを出力し、
（２）それが一致しない場合、問い合わせ処理を継続し、
　問い合わせ装置は、CPU202の代わりに繰り返し問い合わせ処理を行なうことができ、CPU202が問い合わせ処理の仕事をしないので、電力消費量を縮小することができる、
　電子装置。」
　
４．対比
　本願発明と引用発明１とを比較する。
　引用発明１の「メイン・バスB0と第１のバスB1あるいは第２のバスB2」が、本願発明の「バス」に相当する。
 　次に、引用発明１の「第１のバスB1」につながれた「CPU202」が、本願発明の「当該バスに接続されているプロセッサ」に相当する。
　次に、引用発明１の「メイン・バスB0につながれ」た「周辺機器220」が、本願発明の「当該バスに接続されている」「ハードウェア」に相当する。
　次に、引用発明１の「問い合わせ装置210」に含まれる「目覚めさせるユニット212」は、「バス・インターフェース310」を含み、「周辺機器220のアドレスを格納し」た「アドレス・レジスタ320によってリードサイクルを出力し、リードサイクルを受け取った後、周辺機器220は目覚めさせるユニット212にその現在の状態を供給し」ているから、バス上の伝送を制御していることは明らかである。
　よって、引用発明１の「第２のバスB2」につながれた「目覚めさせるユニット212」が、本願発明の「当該バスに接続されている」「バスマスタ回路」に相当するといえる。
　次に、引用発明１の「CPU202、クロック・コントローラー204、メイン・バスB0および周辺機器220を含」む「電子装置」が、本願発明の「情報処理システム」に相当する。
　次に、引用発明１の「問い合わせ装置210」に含まれる「目覚めさせるユニット212」が「アドレス・レジスタ320によってリードサイクルを出力し」、「周辺機器220」の「現在の状態」を「繰り返し問い合わせ」ることと、本願発明の「バスマスタ回路」が「間隔設定手段に設定された間隔に基づいて前記バスを介して前記ハードウェアの状態を検出する」こととは、「バスマスタ回路」が「繰り返し前記バスを介して前記ハードウェアの状態を検出する」点で共通する。
　次に、引用発明１の「目覚めさせるユニット212」が「コンパレーター330」により、「状態レジスタ340中の予期された状態に周辺機器220の現在の状態が一致するかどうか判断」し、「それが一致する場合、目覚めさせるユニット212は、目覚めさせる信号Wを出力」することが、本願発明の「バスマスタ回路」が「前記検出手段により検出されたハードウェアの状態に基づいて制御信号を生成する」ことに相当する。
　
　すると、本願発明と引用発明１とは、次の点で一致する。
（一致点）
「バスと、当該バスに接続されているプロセッサと、ハードウェアと、バスマスタ回路とを備える情報処理システムであって、
　前記バスマスタ回路は、
　繰り返し前記バスを介して前記ハードウェアの状態を検出する検出手段と、 
　前記検出手段により検出されたハードウェアの状態に基づいて制御信号を生成する生成手段と、
　を有することを特徴とする情報処理システム。」
　
　また、両者は、次の点で相違する。
（相違点１）
　本願発明では、「バスマスタ回路」が「前記生成手段により生成された制御信号を前記プロセッサに出力する出力手段」を有しているのに対し、引用発明１では、「問い合わせ装置210」に含まれる「目覚めさせるユニット212」（バスマスタ回路）は、「目覚めさせる信号W」（生成手段により生成された制御信号）を「クロック・コントローラー204」に出力し、「クロック・コントローラー204」が「再びCPU202にクロック信号CLKを出力」している点。
　
（相違点２）
　本願発明では、「バスマスタ回路」が、「前記ハードウェアの状態を検出する間隔が前記プロセッサのバスアクセスによってプログラマブルに設定される間隔設定手段」を有し、「前記間隔設定手段に設定された間隔に基づいて前記バスを介して前記ハードウェアの状態を検出する」のに対し、引用発明１では、「問い合わせ装置210」に含まれる「目覚めさせるユニット212」（バスマスタ回路）は、「アドレス・レジスタ320によってリードサイクルを出力し」、「周辺機器220」の「現在の状態」を「繰り返し問い合わせ」ているものの、その繰り返しの問い合わせ間隔を設定する「間隔設定手段」を備えることも、間隔設定手段に設定された間隔に基づいて「周辺機器220」の「現在の状態」を「繰り返し問い合わせ」ることも示されていない点。
　
５．判断
　そこで、上記相違点について検討すると、
（相違点１）について：
　引用例１の摘記事項（ア）には、「CPUがスタンバイ状態にあるとともに、CPUが周辺機器の現在の状態を検知することができる」従来の方法として、「割り込み方法」が挙げられ、「周辺機器がCPUを目覚めさせる前に、クロックはCPUに出力され」ず、「ユーザがキーボードを操作するような出来事の入力を周辺機器が検知するとともに、周辺機器は、対応するプログラムを実行するようCPUを目覚めさせる割り込み信号を出力」し、「CPU」の「ピンへ入力」させることが記載されている。
　よって、引用発明１において、「問い合わせ装置210」に含まれる「目覚めさせるユニット212」（バスマスタ回路）が、「CPUを目覚めさせる割り込み信号」を「CPU202」の「ピンへ入力」させる（前記生成手段により生成された制御信号を前記プロセッサに出力する）ようにすることは、当業者が容易になし得たことである。
　
（相違点２）について：
　バスに接続され装置が、バスに接続されたデバイスの状態をポーリングにより検出する間隔（以下、「ポーリング間隔」という。）（ハードウェアの状態を検出する間隔）を設定する「レジスタ」（間隔設定手段）を有し、プロセッサがバスを経て該「レジスタ」に「ポーリング間隔」をプログラマブルに設定（「ハードウェアの状態を検出する間隔」を「プロセッサのバスアクセスによってプログラマブルに設定」）することは、例えば、特開２００２−２６９０３４号公報（【００５２】〜【００５４】段落、図１の「ポーリング間隔レジスタ５１５」参照。）、特開平１１−１４３８１５号公報（【００５５】〜【００５６】段落、【０１２６】段落、図１の「ポーリングサイクル設定レジスタ４４」参照。）、特開平６−２７４４３５号公報（【００２１】〜【００２２】段落、【００４５】段落、【００６３】段落、図７の「レジスタ３４」参照。）に記載されているように、周知技術である。
　そして、ＣＰＵ（中央処理装置）等の制御部（バスマスタ）と被制御対象としての被制御部（バススレーブ）とをバスを介して接続する際、各制御部に専用の専用バスをバス切換回路を介して被制御部に接続するか、各制御部と被制御部とを１つの共用バスに対して接続するかは、当業者が適宜選択し得ることである（例えば、特開平３−２９０４６号公報（第１頁右下欄第５行〜第２頁左上欄第１１行の「（従来の技術）・・・制御できる。」、第４図、第５図参照。）点を踏まえれば、引用発明１において、「問い合わせ装置210」に含まれる「目覚めさせるユニット212」（バスマスタ回路）が、「周辺機器220」の「現在の状態」を「繰り返し問い合わせ」る間隔、すなわち「ポーリング間隔」（ハードウェアの状態を検出する間隔）を設定する「レジスタ」（間隔設定手段）を有し、CPUがバスを経て該「レジスタ」に、「ポーリング間隔」をプログラマブルに設定（「ハードウェアの状態を検出する間隔」を「プロセッサのバスアクセスによってプログラマブルに設定」）し、「問い合わせ装置210」に含まれる「目覚めさせるユニット212」（バスマスタ回路）が、「ポーリング間隔」を設定した「レジスタ」（間隔設定手段）に基づいて、「アドレス・レジスタ320によってリードサイクルを出力し」、「周辺機器220」の「現在の状態」を「繰り返し問い合わせ」る（前記バスを介して前記ハードウェアの状態を検出する）ようにすることは、当業者が容易になし得たことである。
　
　また、本願発明の作用効果も、引用発明１及び周知技術より、当業者が予測し得たものである。
　
　よって、本願発明は、引用例１に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
６．むすび
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により、特許を受けることができないものである。
　したがって、その余の請求項について論及するまでもなく、本願は、拒絶すべきものである。
　よって、結論のとおり審決する。