【手続補正書】
【提出日】平成14年3月28日(2002.3.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ターボコードを使用するターボエンコーダの２以上の構成要素エンコーダを終端する方法において、
２以上の各構成要素のエンコーダにおいてテール入力ビットを生成し、このテール入力ビット生成ステップは、２以上の構成要素エンコーダによって情報ビットを符号化した後、２以上の各構成要素のエンコーダ内のシフトレジスタの内容から別々に２以上の構成要素エンコーダのそれぞれからテール入力ビットを出力するステップを含んでおり、さらに、
１／Ｒテール出力ビットが各複数のトレリス段のために送信されるように１以上のテール出力ビットをパンクチュア処理するステップを含んでおり、Ｒは情報ビット送信中にターボエンコーダにより使用されるターボコード速度であることを特徴とする構成要素エンコーダを終端する方法。
【請求項２】
テール出力ビットをパンクチュア処理するステップはさらに、
テールビット出力が情報ビット送信中に使用される２以上の構成要素のエンコーダのうちの１つの出力分岐から送信される場合のみ、トレリス終端中にテール出力ビットを送信するステップを有する請求項１記載の方法。
【請求項３】
送信ステップが、
２以上の構成要素エンコーダの第１のエンコーダのトレリス終端中にターボエンコーダが速度１／２ターボエンコーダとして使用されたとき、第１のＸ（ｔ）出力分岐と第２のＹ０ （ｔ）出力分岐からテール出力ビットを送信し、
２以上の構成要素エンコーダの第２のエンコーダのトレリス終端中にターボエンコーダが速度１／２ターボエンコーダとして使用されたとき、第３のＸ’（ｔ） 出力分岐と第４のＹ０ ’（ｔ） 出力分岐からテール出力ビットを送信するステップを含んでいる請求項２記載の方法。
【請求項４】
ターボエンコーダが速度１／３ターボエンコーダとして使用されるとき、送信ステップは、
２以上の構成要素エンコーダの第１のエンコーダのトレリス終端中において第１のＸ（ｔ）出力分岐と第２のＹ０ （ｔ）出力分岐からテール出力ビットを送信し、
２以上の構成要素エンコーダの第１のエンコーダのトレリス終端中において第１のＸ（ｔ）出力分岐からテール出力ビットを再度送信し、
２以上の構成要素エンコーダの第２のエンコーダのトレリス終端中において第３のＸ’（ｔ） 出力分岐と第４のＹ０ ’（ｔ） 出力分岐からテール出力ビットを送信し、
２以上の構成要素エンコーダの第２のエンコーダのトレリス終端中において第３のＸ’ （ｔ）出力分岐からテール出力ビットを再度送信するステップを具備している請求項２記載の方法。
【請求項５】
ターボエンコーダが速度１／４ターボエンコーダとして使用されるとき、送信ステップは、
２以上の構成要素エンコーダの第１のエンコーダのトレリス終端中において第１のＸ（ｔ）出力分岐と第２のＹ０ （ｔ）出力分岐と第３のＹ１ （ｔ）出力分岐からテール出力ビットを送信し、
２以上の構成要素エンコーダの第１のエンコーダのトレリス終端中において第１のＸ（ｔ）出力分岐からテール出力ビットを再度送信し、
２以上の構成要素エンコーダの第２のエンコーダのトレリス終端中において第４のＸ’（ｔ） 出力分岐と第５のＹ０ ’（ｔ） 出力分岐と第６のＹ１ ’（ｔ） 出力分岐からテール出力ビットを送信し、
２以上の構成要素エンコーダの第２のエンコーダのトレリス終端中において第４のＸ’（ｔ） 出力分岐からテール出力ビットを再度送信するステップを含んでいる請求項２記載の方法。
【請求項６】
テール入力ビットを生成するステップは２以上の構成要素エンコーダでそれぞれ同時に実行され、第１の構成要素エンコーダからのテール入力ビットは第２の構成要素エンコーダから同じクロックサイクルで発生される請求項１記載の方法。
【請求項７】
テール入力ビットを生成するステップは２以上の各構成要素エンコーダにおいて連続的に実行され、第１の構成要素エンコーダからのテール入力ビットは第２の構成要素エンコーダからのテール入力ビットとは異なるクロックサイクルで発生される請求項１記載の方法。
【請求項８】
ターボコードを使用するターボエンコーダの２以上の構成要素エンコーダを終端する方法において、
２以上の構成要素エンコーダによって情報ビットを符号化した後、２以上の各構成要素のエンコーダ内のシフトレジスタの内容から別々に２以上の構成要素エンコーダのそれぞれからテール入力ビットを出力することによって、２以上の各構成要素のエンコーダにおいてテール入力ビットを生成し、
２以上の構成要素エンコーダの第１のエンコーダのトレリス終端中に、第１のＸ（ｔ）出力分岐と第２のＹ０ （ｔ）出力分岐からテール出力ビットを送信し、
２以上の構成要素エンコーダの第２のエンコーダのトレリス終端中、第３のＸ’（ｔ） 出力分岐と第４のＹ０ ’（ｔ） 出力分岐からテール出力ビットを送信するステップを含んでいる方法。
【請求項９】
前記生成ステップは、
１／Ｒテール出力ビットが複数のトレリス段のそれぞれに対して送信されるように１以上のテール出力ビットをパンクチュア処理するステップを含んでおり、Ｒは情報ビット送信中にターボエンコーダにより使用されるターボコード速度である請求項８記載の方法。
【請求項１０】
前記生成ステップは、２以上の構成要素エンコーダでそれぞれ同時に実行され、第１の構成要素エンコーダからのテール入力ビットが第２の構成要素エンコーダから同じクロックサイクルで発生される請求項８記載の方法。
【請求項１１】
前記生成ステップは、２以上の各構成要素エンコーダにおいて連続的に実行され、第１の構成要素エンコーダからのテール入力ビットは第２の構成要素エンコーダからのテール入力ビットとは異なるクロックサイクルで発生される請求項８記載の方法。
【請求項１２】
ターボコードを使用するターボエンコーダの２以上の構成要素エンコーダを終端する方法において、
２以上の構成要素エンコーダによって情報ビットを符号化した後、２以上の各構成要素のエンコーダ内のシフトレジスタの内容から別々に２以上の構成要素エンコーダのそれぞれからテール入力ビットを出力することによって、２以上の各構成要素のエンコーダにおいてテール入力ビットを生成し、
２以上の構成要素エンコーダのトレリス終端中に、前記２以上の構成エンコーダのある出力分岐からテール出力ビットを送信するステップを含んでいる方法。
【請求項１３】
前記送信ステップは、情報ビット送信中に使用される２以上の構成要素のエンコーダのうちの１つの出力分岐から送信される前記テールビット出力を送信する請求項１２記載の方法。
【請求項１４】
前記送信ステップは、
２以上の構成要素エンコーダの第１のエンコーダのトレリス終端中において第１のＸ（ｔ）出力分岐と第２のＹ０ （ｔ）出力分岐からテール出力ビットを送信し、
２以上の構成要素エンコーダの第２のエンコーダのトレリス終端中において第３のＸ’（ｔ） 出力分岐と第４のＹ０ ’（ｔ） 出力分岐からテール出力ビットを送信するステップを含んでいる請求項１２記載の方法。
【請求項１５】
ターボエンコーダが速度１／３ターボエンコーダとして使用されるとき、前記送信ステップは、
２以上の構成要素エンコーダの第１のエンコーダのトレリス終端中において第１のＸ（ｔ）出力分岐と第２のＹ０ （ｔ）出力分岐からテール出力ビットを送信し、
２以上の構成要素エンコーダの第１のエンコーダのトレリス終端中において第１のＸ（ｔ）出力分岐からテール出力ビットを再度送信し、
２以上の構成要素エンコーダの第２のエンコーダのトレリス終端中において第３のＸ’（ｔ） 出力分岐と第４のＹ０ ’（ｔ） 出力分岐からテール出力ビットを送信し、
２以上の構成要素エンコーダの第２のエンコーダのトレリス終端中において第３のＸ’ （ｔ）出力分岐からテール出力ビットを再度送信するステップを含んでいる請求項１２記載の方法。
【請求項１６】
ターボエンコーダが速度１／４ターボエンコーダとして使用されるとき、前記送信ステップは、
２以上の構成要素エンコーダの第１のエンコーダのトレリス終端中において第１のＸ（ｔ）出力分岐と第２のＹ０ （ｔ）出力分岐と第３のＹ１ （ｔ）出力分岐からテール出力ビットを送信し、
２以上の構成要素エンコーダの第１のエンコーダのトレリス終端中において第１のＸ（ｔ）出力分岐からテール出力ビットを再度送信し、
２以上の構成要素エンコーダの第２のエンコーダのトレリス終端中において第４のＸ’（ｔ） 出力分岐と第５のＹ０ ’（ｔ） 出力分岐と第６のＹ１ ’（ｔ） 出力分岐からテール出力ビットを送信し、
２以上の構成要素エンコーダの第２のエンコーダのトレリス終端中において第４のＸ’（ｔ） 出力分岐からテール出力ビットを再度送信するステップを含んでいる請求項１２記載の方法。
【請求項１７】
前記生成ステップは、２以上の構成要素エンコーダのそれぞれで同時に実行され、第１の構成要素エンコーダからのテール入力ビットは第
２の構成要素エンコーダから同じクロックサイクルで発生される請求項１２記載の方法。
【請求項１８】
前記生成ステップは、２以上の各構成要素エンコーダのそれぞれにおいて連続的に実行され、第１の構成要素エンコーダからのテール入力ビットは第２の構成要素エンコーダからのテール入力ビットとは異なるクロックサイクルで発生される請求項１２記載の方法。
【請求項１９】
前記生成ステップは、
１／Ｒテール出力ビットが複数のトレリス段のそれぞれのために送信されるように１以上のテール出力ビットをパンクチュア処理するステップを含んでおり、Ｒは情報ビット送信中にターボエンコーダにより使用されるターボコード速度である請求項１２記載の方法。
【請求項２０】
ターボコードを使用するターボエンコーダの２以上の構成要素エンコーダを終端するシステムにおいて、
２以上の構成要素エンコーダによって情報ビットを符号化した後、２以上の各構成要素のエンコーダ内のシフトレジスタの内容から別々に２以上の構成要素エンコーダのそれぞれからテール入力ビットを出力することによって、２以上の構成要素エンコーダのそれぞれにおいてテール入力ビットを生成するように構成されている生成装置と、
２以上の構成要素エンコーダの第１のエンコーダのトレリス終端中において第１のＸ（ｔ）出力分岐と第２のＹ０ （ｔ）出力分岐からテール出力ビットを送信し、２以上の構成要素エンコーダの第２のエンコーダのトレリス終端中において第３のＸ’（ｔ） 出力分岐と第４のＹ０ ’（ｔ） 出力分岐からテール出力ビットを送信するように構成されている送信機を含んでいるシステム。
【請求項２１】
前記生成装置は、
１／Ｒテール出力ビットが複数のトレリス段のそれぞれのために送信されるように１以上のテール出力ビットをパンクチュア処理するように構成されたパンクチュア処理装置を含んでおり、Ｒは情報ビット送信中にターボエンコーダにより使用されるターボコード速度である請求項２０記載のシステム。
【請求項２２】
前記生成装置は、前記生成ステップを２以上の構成要素エンコーダのそれぞれにおける同時の発生を実行するように構成され、第１の構成要素エンコーダからのテール入力ビットは第２の構成要素エンコーダから同じクロックサイクルで発生される請求項２０記載のシステム。
【請求項２３】
前記生成装置は、前記生成ステップを２以上の各構成要素エンコーダにおいて連続的に実行するように構成され、第１の構成要素エンコーダからのテール入力ビットは第２の構成要素エンコーダからのテール入力ビットとは異なるクロックサイクルで発生される請求項２０記載のシステム。
【請求項２４】
ターボコードを使用するターボエンコーダの２以上の構成要素エンコーダを終端するシステムにおいて、
２以上の構成要素エンコーダによって情報ビットを符号化した後、２以上の各構成要素のエンコーダ内のシフトレジスタの内容から別々に２以上の構成要素エンコーダのそれぞれからテール入力ビットを出力することによって、２以上の各構成要素のエンコーダにおいてテール入力ビットを生成するように構成された生成装置と、
２以上の構成要素エンコーダのトレリス終端中に、前記２以上の構成エンコーダのある出力分岐からテール出力ビットを送信するように構成された送信機を含んでいるシステム。
【請求項２５】
前記送信機は、情報ビット送信中に使用される２以上の構成要素のエンコーダのうちの１つの出力分岐から送信される前記テールビット出力を送信するように構成されている請求項２４記載の方法。
【請求項２６】
前記送信機は、
２以上の構成要素エンコーダの第１のエンコーダのトレリス終端中において第１のＸ（ｔ）出力分岐と第２のＹ０ （ｔ）出力分岐からテール出力ビットを送信し、
２以上の構成要素エンコーダの第２のエンコーダのトレリス終端中において第３のＸ’（ｔ） 出力分岐と第４のＹ０ ’（ｔ） 出力分岐からテール出力ビットを送信する動作を実行するように構成されている請求項２４記載のシステム。
【請求項２７】
ターボエンコーダが速度１／３ターボエンコーダとして使用されるとき、前記送信機は、
２以上の構成要素エンコーダの第１のエンコーダのトレリス終端中において第１のＸ（ｔ）出力分岐と第２のＹ０ （ｔ）出力分岐からテール出力ビットを送信し、
２以上の構成要素エンコーダの第１のエンコーダのトレリス終端中において第１のＸ（ｔ）出力分岐からテール出力ビットを再度送信し、
２以上の構成要素エンコーダの第２のエンコーダのトレリス終端中において第３のＸ’（ｔ） 出力分岐と第４のＹ０ ’（ｔ） 出力分岐からテール出力ビットを送信し、
２以上の構成要素エンコーダの第２のエンコーダのトレリス終端中において第３のＸ’ （ｔ）出力分岐からテール出力ビットを再度送信する動作を実行するように構成されている請求項２４記載の方法。
【請求項２８】
ターボエンコーダが速度１／４ターボエンコーダとして使用されるとき、前記送信機は、
２以上の構成要素エンコーダの第１のエンコーダのトレリス終端中において第１のＸ（ｔ）出力分岐と第２のＹ０ （ｔ）出力分岐と第３のＹ１ （ｔ）出力分岐とからテール出力ビットを送信し、
２以上の構成要素エンコーダの第１のエンコーダのトレリス終端中において第１のＸ（ｔ）出力分岐からテール出力ビットを再度送信し、
２以上の構成要素エンコーダの第２のエンコーダのトレリス終端中において第４のＸ’（ｔ） 出力分岐と第５のＹ０ ’（ｔ） 出力分岐と第６のＹ１ ’（ｔ） 出力分岐とからテール出力ビットを送信し、
２以上の構成要素エンコーダの第２のエンコーダのトレリス終端中において第４のＸ’（ｔ） 出力分岐からテール出力ビットを再度送信する動作を実行する請求項２４記載のシステム。
【請求項２９】
前記生成装置は、前記生成ステップを２以上の構成要素エンコーダのそれぞれで同時に実行するように構成され、第１の構成要素エンコーダからのテール入力ビットは第２の構成要素エンコーダから同じクロックサイクルで発生される請求項２４記載のシステム。
【請求項３０】
前記生成装置は、前記生成ステップを２以上の構成要素エンコーダのそれぞれにおいて連続的に実行するように構成され、第１の構成要素エンコーダからのテール入力ビットは第２の構成要素エンコーダからのテール入力ビットとは異なるクロックサイクルで発生される請求項２４記載のシステム。
【請求項３１】
前記生成装置は、
１／Ｒテール出力ビットが各複数のトレリス段のために送信されるように１以上のテール出力ビットをパンクチュア処理するように構成されたパンクチュア処理装置を含んでおり、Ｒは情報ビット送信中にターボエンコーダにより使用されるターボコード速度である請求項２４記載のシステム。