【事件の表示】
　特願２００５−　２７１３１「トランジスタおよび同製造方法」拒絶査定不服審判事件〔平成１７年１２月１５日出願公開、特開２００５−３４７７３５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１７年２月３日（パリ条約による優先権主張２００４年６月３日、米国）の出願であって、平成２０年２月１日に手続補正書が提出され、平成２３年８月１８日付けの拒絶理由通知に対して、平成２４年２月２２日に意見書及び手続補正書が提出されたが、同年４月１８日付けで拒絶査定がなされ、これに対して、同年８月２３日に審判請求がなされたものである。
　
　
第２．本願発明に対する判断
１．本願発明
　本願の請求項１ないし請求項１０に係る発明は、平成２４年２月２２日に提出された手続補正書により補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし請求項１０に記載されている事項によって特定されるものであって、そのうちの、請求項１に係る発明（以下「本願発明」という。）は次のとおりのものである。
　
「第１の電荷担体極性を有するようにドープされた化合物半導体組成物を有する第１の層と、
第２の電荷担体極性を有するようにドープされ、かつ前記第１の層上に設けた、化合物半導体組成物を有する第２の層と、
　前記第１の電荷担体極性を有するようにドープされ、かつ前記第２の層上に配置された、インジウム−リン化物化合物半導体組成物を有する第３の層と、
　前記第２の層上のベース電極と、
　前記第３の層上に配置された、インジウム−ガリウム−ヒ素化合物半導体組成物を有する第４の層と、
　前記ベース電極と前記第３の層との間に挿置され、かつ前記ベース電極と前記第３の層との間の電荷担体アクセス経路距離を定めるスペーサ・リングであり、前記距離は２００Å〜１０００Åの範囲内であるスペーサ・リングと
　を備えた装置。」
　
２．引用例の記載事項と引用発明
２−１．引用例の記載事項
　本願の優先権主張の日前に日本国内において頒布され、原査定の拒絶の理由に引用された刊行物である、特開平１０−２６１６４８号公報（以下「引用例」という。）には、「半導体装置及びその製造方法並びに半導体装置を用いた通信機器」（発明の名称）に関して、図１〜図３とともに、以下の事項が記載されている（下線は、参考のため、当審において付したものである。以下、他の刊行物についても同様である。）。
　
　　ア　発明の属する技術分野
ａ．「【０００１】
【発明の属する技術分野】本発明はバイポーラトランジスタを備えた半導体装置およびそれを用いた光伝送システムに関する。」
　
　　イ　発明の背景
ｂ．「【０００２】
【従来の技術】従来の半導体装置、例えば、III−V族化合物半導体を用いたヘテロ接合バイポーラトランジスタの例を図２（ａ）に示す。ＧａＡｓ基板１上に高ドープｎ型ＧａＡｓサブコレクタ層２、ｎ型ＧａＡｓコレクタ層３、高ドープｐ型ＧａＡｓベース層４、アンドープＧａＡｓベーススペーサ層１６、ｎ型ＡｌＧａＡｓエミッタ層５、及びオーミック接合を取りやすくする高ドープｎ型ＧａＡｓキャップ層６が形成されている。エミッタ電極８、ベース電極１０、コレクタ電極１２は各エミッタ層、ベース層、サブコレクタ層を露出させた上に設けられており、各電極はＳｉＯ２側壁９により分離されている(ＩＥＥＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｌｅｔｔｅｒｓ　ＥＤＬ−８（１９８７）ｐｐ．２４６−２４８)。
【０００３】
【発明が解決しようとする課題】上記従来技術において素子を微細化した場合の構造を図２（ｂ）に示す。図から明らかなように、エミッタ電極８と接続された配線１５がベース電極１０と接触し短絡が生じている。
【０００４】短絡の原因を次に説明する。エミッタ層５の側壁９部分でのベース電極１０の材料の残りは、ベース電極１０形成する際に平坦化、エッチバック、イオンミリング工程を経るため、微細化の有無にかかわらず生じるものである。しかし、微細化を進めていくと、配線１５のコンタクト部の面積を平面的にベース電極１０にかかる程度まで大きくしないとエミッタ電極８とのコンタクトが充分に取れなくなり、その結果として配線１５がベース電極１０の材料の側壁９部分での残りと接触し短絡が生じる。
【０００５】また、配線１５のコンタクト部の面積が短絡が生じない程度に小さい場合でも、ベース電極１０の材料の側壁９部分での残りは、エミッタ・ベース間の浮遊容量の電極として作用し問題となる。」
　
　　ウ　課題を解決するための手段
ｃ．「【０００６】
【課題を解決するための手段】
本発明は、上記ベース電極材料の残りを除去する
、および上記ベース電極材料の残りを絶縁物で置き換える
　
　　エ　発明の実施の形態
ｄ．「【００１１】
【発明の実施の形態】
実施例１
以下本発明の実施例１を図３および図１を用いて説明する。図３および図１はエミッタ・ベース間絶縁領域に酸化アルミニウムを有する
ＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタ
【００１２】はじめに
ＧａＡｓ（１００）基板１上に、高ドープn型ＧａＡｓサブコレクタ層２（Ｓｉ濃度＝５E１８／ｃｍ
３
、膜厚＝５００ｎｍ）、n型ＧａＡｓコレクタ層３（Ｓｉ濃度＝５E１６／ｃｍ
３
、膜厚＝１５０ｎｍ）、高ドープｐ型ＧａＡｓベース層４（Ｃ濃度＝２E２０／ｃｍ
３
、膜厚＝３０ｎｍ）、ｎ型ＡｌＧａＡｓエミッタ層５（ＡｌＡｓモル比＝０．３、Ｓｉ濃度＝１E１８／ｃｍ
３
、膜厚＝５０ｎｍ）、エミッタオーミック接触形成用の高ドープn型ＧａＡｓキャップ層６（Ｓｉ濃度＝５E１８／ｃｍ
３
、膜厚＝１５０ｎｍ）と高ドープn型ＩｎＧａＡｓキャップ層７（Ｓｉ濃度＝５E１８／ｃｍ
３
、膜厚＝５０ｎｍ）を結晶成長した基板
ＳｉＯ
２
膜の堆積およびドライエッチングによりＳｉＯ
２
側壁９（側壁長＝０．１μｍ）を形成した
ベース電極１０となるＡｌをコリメートイオンスパッタリング法により堆積した
酸化Ａｌ膜１１（膜厚＝５０ｎｍ）を形成した
側部以外の酸化Ａｌ膜１１を除去しベース電極１０の上面を露出した
【００１３】本実施例によれば、
エミッタ・ベース間絶縁領域に形成した酸化Ａｌ膜１１によって、エミッタ・ベース間の短絡を生じる問題なしに、幅０．３μｍのエミッタ領域を有するヘテロ接合バイポーラトランジスタを歩留まりよく作製できる
【００１４】実施例２
次に本発明の実施例２を図３（ｃ）および図４を用いて説明する。図３（ｃ）および図４はエミッタ・ベース絶縁領域形成に酸化ＷＳｉをもちいたＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方法の工程図である。このＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方法は実施例１（図３）と基本的に同じである。本実施例では実施例１における図３（ｄ）〜図３（e）の個所に図４の製造工程を適用している。
【００１５】まず実施例１における図３（ｃ）の状態にベース電極１０’となるＷＳｉを低圧遠隔イオンスパッタリング法により堆積した（図４（ａ））。続いてＳｉＮ膜の堆積およびドライエッチングによりＳｉＮ側壁１８（側壁長＝０．２μｍ）を形成する（図４（ｂ））。その後、基板をアニール炉内に導入し、基板温度４００℃でＳｉＮ 側壁１８をマスクに酸化ＷＳｉ膜１９（膜厚＝４０ｎｍ）を選択的に形成した（図４（ｃ））。酸化ＷＳｉ膜１９の膜厚と酸化時間の設定は基礎実験時のデータを基に設定している（図４（ｄ））。またこの酸化ＷＳｉ膜１９とＷＳｉ膜からなるベース電極１０’のバレル型エッチング装置を用いたプラズマエッチング法（ガスＣＦ４、エッチング圧力＝２６．６Ｐａ）によるエッチング速度とエッチング選択比の関係も得られている（図４（e））。次にＨＦとＨ２Ｏの混合エッチング液によりＳｉＮ 側壁１８をエッチングし側部のベース電極１０’を露出させる（図４（ｆ））。その後、酸化ＷＳｉ膜１９をマスクとしてプラズマエッチング法（ガスＣＦ４、エッチング圧力＝２６．６Ｐａ）により側部のベース電極１０’を除去した（図４（ｇ））。次にＣＨＦ３ガスとＣ２Ｆ６ガスを用いて反応性イオンエッチング（ガス流量：ＣＨＦ３／Ｃ２Ｆ６＝３／７ｓｃｃｍ、エッチング圧力＝６７Ｐａ、ＲＦパワー＝３００Ｗ、基板温度＝２０℃）により酸化ＷＳｉ膜１９を除去しベース電極１０’の上面を露出する。（図４（ｈ））。続いてホトレジストをマスクとしてイオンミリングによりベース電極１０’及び層４及び層３をエッチングし、さらにリフトオフ法によりコレクタ電極１２を形成後、トランジスタ以外のサブコレクタ層２をエッチング除去し、最後に層間絶縁膜１３と配線１５を形成しヘテロ接合バイポーラトランジスタを作製した（図４（ｉ））。
【００１６】本実施例によれば、エミッタ側部のベース電極を完全に除去したことによってエミッタ・ベース間の短絡を生じる問題なしに、幅０．３μｍのエミッタ領域を有するヘテロ接合バイポーラトランジスタを歩留まりよく作製できる。この結果、従来のエミッタ領域幅が１μｍの素子と比較してエミッタ・ベース間寄生容量を約１／３、ベース・コレクタ間寄生容量を約２／３に低減することができ、最大発振周波数を１．２倍程度および消費電力を約１／３にした超高速ヘテロ接合バイポーラトランジスタを作製できる効果がある。」
　
ｅ．「【００２３】なお、上記実施例ではＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方法について示したが、ＩｎＧａＰ／ＧａＡｓやＩｎＰ／ＩｎＧａＡｓ等の他のＩＩＩ−Ｖ族化合物半導体を用いたヘテロ接合バイポーラトランジスタの製造方法についても全く同様に適用でき、その際のベース層の構造は２次元キャリアガスを利用したものでもよい。またベース層の不純物はＣの代わりにＢｅでもよく、またエミッタ層のＡｌＡｓモル比は０〜１の範囲で任意に選ぶことができる。本実施例では、エミッタ、コレクタをｎ型に、ベースをｐ型にしたが、エミッタ、コレクタをｐ型に、ベースをｎ型にすることもできる。本実施例では基板側にコレクタを、上部にエミッタを形成したが、基板側にエミッタを、上部にコレクタを形成することもできる。さらに本実施例では基板にＧａＡｓ（１００）面を用いたが、他の材料や他の面方位を用いてもよいのはもちろんである。」
　
　　オ　図面
ｆ．図３（ａ）には、基板１の上に層２が、前記層２の上に層３が、前記層３の上に層４が、前記層４の上に層５が、前記層５の上に層６が、前記層６の上に層７が、そして、前記層７の上に矩形の層８が、それぞれ、形成されていることが示されている。
　図３（ｂ）には、前記層４の上に、前記層５と前記層６と前記層７と前記層８とをこの順で積層したメサ状の構造体が形成されていることが示されている。
　図３（ｃ）には、前記メサ状の構造体の側部に、側壁９が形成されていることが示されている。
　そして、図１及び図３（ｆ）には、前記層４上に、前記メサ状の構造体の両側部の前記側壁９に接して層１０が堆積されていること、前記メサ状の構造体の上面にも層１０が堆積されていること、前記側壁９のうち前記層１０より上の部分の側部と、前記メサ状の構造体の上面の層１０の側部には、層１１が形成されていることが、それぞれ示されている。
　
２−２．引用発明
　前項のａ〜ｆの記載を総合すると、引用例には、次の発明（以下「引用発明」という。）が記載されていると言える。
　
「ＧａＡｓ基板１と、
　前記ＧａＡｓ基板１上に形成された、高ドープｎ型ＧａＡｓサブコレクタ層２と、
　前記高ドープｎ型ＧａＡｓサブコレクタ層２上に形成された、ｎ型ＧａＡｓコレクタ層３と、
　前記ｎ型ＧａＡｓコレクタ層３上に形成された、高ドープｐ型ＧａＡｓベース層４と、
　前記高ドープｐ型ＧａＡｓベース層４上に形成された、ｎ型ＡｌＧａＡｓエミッタ層５、エミッタオーミック接触形成用の高ドープｎ型ＧａＡｓキャップ層６と高ドープｎ型ＩｎＧａＡｓキャップ層７、エミッタ電極８となるＷＳｉ金属膜をこの順で積層したメサ状の構造体と、
　前記メサ状の構造体の側部に形成された側壁長＝０．１μｍのＳｉＯ２側壁９と、
　前記高ドープｐ型ＧａＡｓベース層４上に、前記メサ状の構造体の両側部の前記ＳｉＯ２側壁９に接して堆積されたベース電極１０となるＡｌ層と、
　前記ＳｉＯ２側壁９のうち前記ベース電極１０となるＡｌ層より上の部分の側部と、前記メサ状の構造体の上面に堆積されたＡｌ層の側部とに形成された酸化Ａｌ層１１と、
　を備えることを特徴とするＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタ。」
　
３．対比
３−１．本願発明と引用発明との対比
　本願発明と、引用発明とを対比する。
　
　　ア　引用発明の「ｎ型ＧａＡｓコレクタ層３」は、本願発明の「第１の電荷担体極性を有するようにドープされた化合物半導体組成物を有する第１の層」に相当する。
　
　　イ　引用発明の「前記ｎ型ＧａＡｓコレクタ層３上に形成された、高ドープｐ型ＧａＡｓベース層４」は、本願発明の「第２の電荷担体極性を有するようにドープされ、かつ前記第１の層上に設けた、化合物半導体組成物を有する第２の層」に相当する。
　
　　ウ　引用発明の「前記高ドープｐ型ＧａＡｓベース層４上に形成された、ｎ型ＡｌＧａＡｓエミッタ層５」と、本願発明の「前記第１の電荷担体極性を有するようにドープされ、かつ前記第２の層上に配置された、インジウム−リン化物化合物半導体組成物を有する第３の層」とは、「前記第１の電荷担体極性を有するようにドープされ、かつ前記第２の層上に配置された」、「化合物半導体組成物を有する第３の層」である点で共通する。
　
　　エ　引用発明の「前記高ドープｐ型ＧａＡｓベース層４上に、前記メサ状の構造体の両側部の前記ＳｉＯ２側壁９に接して堆積されたベース電極１０となるＡｌ層」は、本願発明の「前記第２の層上のベース電極」に相当する。
　
　　オ　引用発明において、「エミッタオーミック接触形成用」の「キャップ層」は、「高ドープｎ型ＧａＡｓキャップ層６と高ドープｎ型ＩｎＧａＡｓキャップ層７」で形成されており、「ｎ型ＡｌＧａＡｓエミッタ層５」上に形成されていると言えるものである。そして、この「高ドープｎ型ＧａＡｓキャップ層６」と「高ドープｎ型ＩｎＧａＡｓキャップ層７」は、いずれも、化合物半導体組成物で形成されている。
　してみれば、前記「高ドープｎ型ＧａＡｓキャップ層６」と「高ドープｎ型ＩｎＧａＡｓキャップ層７」とを併せたものである、引用発明の「エミッタオーミック接触形成用」の「キャップ層」と、本願発明の「前記第３の層上に配置された、インジウム−ガリウム−ヒ素化合物半導体組成物を有する第４の層」とは、「前記第３の層上に配置された」、「化合物半導体組成物を有する第４の層」である点で共通する。
　
　　カ　本願明細書の段落【００２４】には、「一実施形態では、基板１０５、サブコレクタ１１０、コレクタ１１５、ベース１２０、エミッタ１２５、エミッタ電極１３０、ベース電極１３５、コレクタ電極１４０、およびスペーサ・リング１４５のすべては、円形であり、その断面が図１に示されている。さらなる実施形態では、そのような形状は正方形、長方形、あるいは他のいくつかの望ましい形状である。必要に応じて、ベース電極１３５およびスペーサ・リング１４５はエミッタ１２５の側面を完全に取り囲まなくてよい。」と記載されている。
　してみれば、本願発明の「スペーサ・リング」は、「第３の層」を「リング」状に完全に取り囲むことを必ずしも必要とはせず、少なくとも、「前記ベース電極と前記第３の層との間に挿置され」ることを要件としていると解される。
　これに対して、引用発明の「ＳｉＯ２側壁９」は、「ｎ型ＡｌＧａＡｓエミッタ層５」を最下層とする「前記メサ状の構造体」の「側部に形成され」るとともに、「ベース電極１０となるＡｌ層」に「接して堆積された」ものである。したがって、前記「ＳｉＯ２側壁９」は、「前記メサ状の構造体」を完全に取り囲むように形成されているとまでは断言できないものの、少なくとも、「ベース電極１０となるＡｌ層」と「ｎ型ＡｌＧａＡｓエミッタ層５」との間に挿置されていると言える。
　
　ところで、本願発明の「前記ベース電極と前記第３の層との間の電荷担体アクセス経路距離」に関して、本願明細書には、以下のように記載されている。
ａ．「ベース・アクセス抵抗は、エミッタ１２５とベース電極１３５との間にあるベース１２０の部分を通る電荷担体用の経路長上の、側方ベース層のシート抵抗であると定義される。」（段落【００２１】）
ｂ．「スペーサ・リング１４５はエミッタ１２５に対するベース電極１３５の所定の正確な位置決めを促進し、これら素子間の標的距離を短縮することが可能となる。本発明のスペーサ・リング１４５の寸法を制御することによって、経路長ｍを少なくとも約９５％の均一性に制御することが可能となる。」（段落【００２３】）
ｃ．「さらに図６に示したように、スペーサ・リング１４５は端部１５１および１５２に沿ってエミッタ１２５およびエミッタ電極１３０と接している。以下に説明される次のベース電極１３５の形成に際して、スペーサリング１４５は、接合部２においてベース電極１３５がエミッタ１２５に対し点１４７と点１５０よりも近くに接近することを実質的に防止する。接合部２における、ベース電極１３５のエミッタ１２５に対する最も近い接近は、短絡を防止するために十分大きいものである必要がある。しかし、この最も近い接近は、ベース電極１３５とエミッタ１２５との間の電荷担体に短い経路長を提供するために、できるだけ小さいことが望ましい。地点１４７と地点１４８との間の距離および地点１４９と地点１５０との間の距離は、相応に予め選択かつ制御されることが望ましい。」、「本発明の一実施形態では、ベース電極１３５とエミッタ１２５との間のそのような距離の各々は、約２００Å〜約１０００Åの範囲内にある。」（段落【００５５】）
　以上のａ〜ｃの記載から、本願発明の「前記ベース電極と前記第３の層との間の電荷担体アクセス経路距離」とは、「エミッタ１２５とベース電極１３５との間にあるベース１２０の部分を通る電荷担体用の経路長」を意味するが、具体的には、「スペーサ・リング１４５」の横方向の長さとして定まる「ベース電極１３５とエミッタ１２５との間」の「距離」であることが、本願明細書に記載されているものと認められる。
　これに対して、引用発明の「前記メサ状の構造体の側部に形成」された「ＳｉＯ２側壁９」は、「側壁長＝０．１μｍ」、すなわち、１０００Åの「側壁長」を有する。
　ここで、引用例の段落【００１２】には、「前記メサ状の構造体」を構成する「ｎ型ＡｌＧａＡｓエミッタ層５」、「高ドープｎ型ＧａＡｓキャップ層６」、「高ドープｎ型ＩｎＧａＡｓキャップ層７」及び「エミッタ電極８となるＷＳｉ金属膜」、それぞれの「膜厚」が、「５０ｎｍ」すなわち５００Å、「１５０ｎｍ」すなわち１５００Å、「５０ｎｍ」すなわち５００Å、及び、「６００ｎｍ」すなわち６０００Åであることが記載されている。したがって、引用発明の「ＳｉＯ２側壁９」の「側壁長」が、仮に、前記「ＳｉＯ２側壁９」の縦方向の長さを意味するとすると、当該「ＳｉＯ２側壁９」は「メサ状の構造体の側部」の、ごく一部にしか「形成」されないこととなってしまい、図１に記載される「ＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタ」を得ることができない。
　よって、引用発明の「ＳｉＯ２側壁９」の「側壁長」が「０．１μｍ」すなわち１０００Åであるとは、「ＳｉＯ２側壁９」の横方向の「長」さが１０００Åであることを意味していることは、明らかである。そして、この、「ＳｉＯ２側壁９」の横方向の「長」さである１０００Åという値は、本願発明の「２００Å〜１０００Å」という数値「範囲」に含まれる。
　
　以上から、引用発明における、「ｎ型ＡｌＧａＡｓエミッタ層５」を最下層とする「前記メサ状の構造体」の「側部に形成され」るとともに、「ベース電極１０となるＡｌ層」に「接して堆積された」ものである、「側壁長＝０．１μｍのＳｉＯ２側壁９」は、本願発明の「前記ベース電極と前記第３の層との間に挿置され、かつ前記ベース電極と前記第３の層との間の電荷担体アクセス経路距離を定めるスペーサ・リングであり、前記距離は２００Å〜１０００Åの範囲内であるスペーサ・リング」に相当する。
　
３−２．一致点及び相違点
　前項のア〜カから、本願発明と引用発明とは、以下の点で一致するとともに、以下の各点で相違する。
（一致点）
「第１の電荷担体極性を有するようにドープされた化合物半導体組成物を有する第１の層と、
　第２の電荷担体極性を有するようにドープされ、かつ前記第１の層上に設けた、化合物半導体組成物を有する第２の層と、
　前記第１の電荷担体極性を有するようにドープされ、かつ前記第２の層上に配置された、化合物半導体組成物を有する第３の層と、
　前記第２の層上のベース電極と、
　前記第３の層上に配置された、化合物半導体組成物を有する第４の層と、
　前記ベース電極と前記第３の層との間に挿置され、かつ前記ベース電極と前記第３の層との間の電荷担体アクセス経路距離を定めるスペーサ・リングであり、前記距離は２００Å〜１０００Åの範囲内であるスペーサ・リングと
　を備えた装置。」
　
（相違点１）
　本願発明の「第３の層」は「インジウム−リン化物」化合物半導体組成物を有するのに対して、引用発明の「エミッタ層５」は「ｎ型ＡｌＧａＡｓ」で形成される点。
　
（相違点２）
　本願発明の「第４の層」は「インジウム−ガリウム−ヒ素」化合物半導体組成物を有するのに対して、引用発明の「エミッタオーミック接触形成用」の「キャップ層」は、「高ドープｎ型ＧａＡｓキャップ層６」の上に「高ドープｎ型ＩｎＧａＡｓキャップ層７」を「積層」した２層構造で形成される点。
　
４．当審の判断
４−１．相違点１及び相違点２について
　　ア　引用例には、段落【００２３】に、「上記実施例ではＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方法について示したが、ＩｎＧａＰ／ＧａＡｓやＩｎＰ／ＩｎＧａＡｓ等の他のＩＩＩ−Ｖ族化合物半導体を用いたヘテロ接合バイポーラトランジスタの製造方法についても全く同様に適用でき」ると記載されている。
　すなわち、引用発明において、「ＡｌＧａＡｓ」で形成されている「エミッタ層５」や、「ＧａＡｓ」で形成されている「コレクタ層３」及び「ベース層４」等を、ＩｎＰ／ＩｎＧａＡｓ等の他のＩＩＩ−Ｖ族化合物半導体材料で形成することができることが、引用例には記載されている。
　　
　　イ　ここで、ヘテロ接合バイポーラトランジスタの技術分野において、ｐ型ＩｎＧａＡｓで形成されたベース層、ｎ型ＩｎＰで形成されたエミッタ層、及び、ｎ型ＩｎＧａＡｓで形成されたエミッタキャップ層を積層して、ＩｎＰ／ＩｎＧａＡｓヘテロ接合バイポーラトランジスタを形成することは、以下の周知例１〜５に記載されるように、一般的な常套手段にすぎない。
　
　　ウ　そして、引用例の段落【０００３】〜【０００４】に記載されるように、「エミッタ層５の側壁９部分でのベース電極１０の材料の残り」により「エミッタ電極８と接続された配線１５がベース電極１０と接触し短絡が生じている」という課題を解決することを目的とする引用発明において、前記「ベース電極１０」とは反対側の「側壁９」の内側に形成されている、「エミッタ層５」や「エミッタオーミック接触形成用」の「キャップ層」の層構成を変えることに、阻害要因があるとは認められない。
　
　　エ　してみれば、引用発明を、引用例の段落【００２３】に記載されるように、「ＩｎＰ／ＩｎＧａＡｓ」系「ヘテロ接合バイポーラトランジスタ」に「適用」することにより、引用発明において、前記常套手段の如く、少なくとも、その「エミッタ層５」をｎ型ＩｎＰで形成するとともに、「エミッタオーミック接触形成用」の２層構造の「キャップ層」を単層のｎ型ＩｎＧａＡｓで形成することは、当業者が容易に想到し得たものと認められる。
　
　　オ　周知例１：特開平０９−０６４０５４号公報
　本願の優先権主張の日前に日本国内において頒布され、平成２４年４月１８日付けの拒絶査定で例示された刊行物である、前記周知例１には、「バイポーラトランジスタの作製方法」（発明の名称）に関して、図１とともに、以下の事項が記載されている。
ａ．「【００１１】
【実施例】つぎに本発明によるバイポーラトランジスタの作製方法を、
ＩｎＰ／ＩｎＧａＡｓＨＢＴ
【００１２】図１において、
１はｎ−ＩｎＧａＡｓエミッタキャップ層、２はｎ−ＩｎＰエミッタ層、３はＣドープｐ−ＩｎＧａＡｓベース層、４はｉ−ＩｎＧａＡｓコレクタ層、５はｎ−ＩｎＧａＡｓコレクタ電極層
ＩｎＰ層のみを選択的にエッチングすることができ、ＩｎＰ／ＩｎＧａＡｓ界面においてエッチングをベース層上面で制御性よく停止する
　
　　カ　周知例２：特開平１０−２４２１６１号公報
　本願の優先権主張の日前に日本国内において頒布され、平成２４年４月１８日付けの拒絶査定で例示された刊行物である、前記周知例２には、「ヘテロ接合型バイポーラトランジスタ」（発明の名称）に関して、図４とともに、以下の事項が記載されている。
ａ．「【００１３】
【発明の実施の形態】図４は、本発明を実現する為の実施の形態に用いた
ＩｎＰ／ＩｎＧａＡｓ系ＨＢＴ
図４において、１はｎ−ＩｎＧａＡｓキャップ層、２はｎ−ＩｎＰエミッタ層、３はｐ−ＩｎＧａＡｓベース層、４はｉ−ＩｎＧａＡｓコレクタ層、５はｎ−ＩｎＧａＡｓサブコレクタ層
　
　　キ　周知例３：特開平１０−２８４５０５号公報
　本願の優先権主張の日前に日本国内において頒布され、平成２４年４月１８日付けの拒絶査定で例示された刊行物である、前記周知例３には、「ヘテロ接合型バイポーラトランジスタの製造方法」（発明の名称）に関して、図１とともに、以下の事項が記載されている。
ａ．「【００１０】
【発明の実施の形態】以下、図面に基づいて本発明の実施の形態を詳細に説明する。図１（ａ）〜（ｅ）は、本発明にかかる
ＨＢＴ
１）まず、半絶縁性ＩｎＰ基板２００上に、１００ｎｍ厚のＩｎＰバッファ層２０１、
５００ｎｍ厚のｎ−ＩｎＧａＡｓサブコレクタ層２０２、３００ｎｍ厚のＩｎＧａＡｓコレクタ層２０３、７０ｎｍ厚のＣドープｐ−ＩｎＧａＡｓベース層２０４、２０ｎｍ厚のｎ−ＩｎＰエミッタ層２０５を
エピタキシャル成長する
２）次いで、上記エピタキシャルウェハを窒素雰囲気中で５００℃、５分間アニールし、Ｃドープｐ−ＩｎＧａＡｓベース層２０４を活性化する。
３）次いで、既知のリソグラフィ技術を用いて所望の領域だけを露出させるようにレジストをパターニングし、ウエットエッチング液によって、レジストをマスクとしてｎ−ＩｎＰエミッタ層２０５を部分的に除去する。
４）次いで、全面にスパッタ法により２０ｎｍ厚のＷＳｉ２ 層２２２を積層し，その後、アセトンに浸せきさせてレジスト上の不要なＷＳｉ２ 層２２２をリフトオフして、
ＷＳｉ
２
 層２２２とｎ−ＩｎＰエミッタ層２０５が表面に露出したエピタキシャルウェハを形成する
５）次いで、上記エピタキシャルウェハ上に、ＷＳｉ２ 層２２２をそのままエピタキシャル成長の選択成長マスクとして、
ｎ−ＩｎＰエミッタ層２０６、ｎ−ＩｎＧａＡｓキャップ層２０７をＭＯＣＶＤ法で選択成長させる
６）次いで、ｎ−ＩｎＰエミッタ層２０５、ｎ−ＩｎＰエミッタ層２０６およびｎ−ＩｎＧａＡｓキャップ層２０７からなるエミッタ領域と、ＷＳｉ２ 層２２２の一部をマスクして、ウエットエッチング液によってエッチングを行い、サブコレクタ層２０２を部分的に露出させる（図１（ｄ））。
７）次に、全面にシリコン窒化膜２１１を形成し、ＨＢＴの各層へのＴｉ／Ｐｔ／Ａｕ電極形成のために、ウエハ全面にレジストを塗布し、ｎ−ＩｎＧａＡｓキャップ層２０７上、ＷＳｉ２ 層２２２上、およびサブコレクタ層２０２上のレジストをリソグラフィ技術等を用いて部分的に除去し、残りのレジストをマスクとしてシリコン窒化膜２２１をウエットエッチング液によって部分的に除去する。その後、Ｔｉ／Ｐｔ／Ａｕを全面蒸着し、その後アセトンに浸せきさせることでレジスト上のＴｉ／Ｐｔ／Ａｕをリフトオフして、コレクタ電極２２１ａ、ベース電極２２１ｂ、エミッタ電極２２１ｃを形成する（図１（ｅ））。なお、ベース電極２２１ｂは最終的にはＷＳｉ２ ／Ｔｉ／Ｐｔ／Ａｕとなっている。」
　
　　ク　周知例４：特開２０００−１１４２７０号公報
　本願の優先権主張の日前に日本国内において頒布され、平成２４年４月１８日付けの拒絶査定で例示された刊行物である、前記周知例４には、「化合物半導体ヘテロ接合型バイポーラトランジスタ」（発明の名称）に関して、図１〜１０とともに、以下の事項が記載されている。
ａ．「【００１３】
【発明が解決しようとする課題】本発明は簡単な製造プロセスであるにもかかわらず、ベース電極とサブコレクタ層との寄生容量（Ｃbc-ｅｘｔ）は低減し、したがって量産性に富み、製造コストも安価になる
高速動作特性に優れた化合物半導体ＨＢＴ
ｂ．「【００１８】まず、半絶縁性のＩｎＰ基板１の上に、ＭＯＣＶＤ法やＭＢＥ法により、
ｎ
＋
−ＩｎＧａＡｓから成るサブコレクタ層２，ｎ−ＩｎＧａＡｓから成るコレクタ層３，ｐ
＋
−ＩｎＧａＡｓから成るベース層４，ｎ−ＩｎＰから成るエミッタ層５，ｎ
＋
−ＩｎＧａＡｓから成るコンタクト層６を順次積層してスラブ状の層構造を形成
　
　　ケ　周知例５：特開２００４−０７１７０１号公報
　本願の優先権主張の日前に日本国内において頒布され、平成２４年４月１８日付けの拒絶査定で例示された刊行物である、前記周知例５には、「半導体素子およびその製造方法」（発明の名称）に関して、図１〜１９とともに、以下の事項が記載されている。
ａ．「【００２８】
上述するヘテロ接合バイポーラトランジスタの製造方法では、例えば、
前記コレクタ層、ベース層、エミッタ層が、ＩＩＩ−Ｖ族化合物半導体であることができ、例えば、前記エミッタ層／前記ベース層がＩｎＰ／ＩｎＧａＡｓ
である
ｂ．「【００７２】
（第一の実施例）
図１に、本発明に係るヘテロ接合バイポーラトランジスタの第一の例を示し、この第一の実施例のＨＢＴ素子構造における、主要部分の平面形状を平面図に、その中央を横断する面Ａ−Ａ’における断面形状を断面図にそれぞれ模式的に示す。図１に示す、第一の実施例のＨＢＴにおいて、（００１）面を主表面とする半導体基板として、半絶縁性ＩｎＰ基板１を利用し、その主表面上にエピタキシャル成長法により、
ｎ
＋
−ＩｎＧａＡｓサブコレクタ層２、ｎ
−
−ＩｎＧａＡｓコレクタ層３、ｐ
＋
−ＩｎＧａＡｓベース層４、ＩｎＰエミッタ層５、ｎ
＋
−ＩｎＧａＡｓキャップ層６の各層が順次積層形成され、エミッタ・アップ型ヘテロ接合バイポーラトランジスタに構成されている
　
４−２．審判請求書の主張について
　　ア　審判請求人は、審判請求書において、
ａ．「しかし、スペーサ・リングに相当する構成を有さない参考文献４〜９の構成を引用文献１に適用することを示唆する記載は、引用文献１及び参考文献４〜９のいずれにも見当たらず、またこれらが容易に適用されうるとする論理的根拠を審査官殿は何ら示していない。」、
ｂ．「審査官殿は、エミッタキャップキャップ層７としてＩｎＧａＡｓを用いる旨が引用文献１に開示されているため、本発明の請求項１に係るインジウム−ガリウム−ヒ素化合物半導体組成物を有する第４の層も引用文献１には開示されていると主張している。
　しかし、引用文献１の高ドープｎ型ＩｎＧａＡｓキャップ層７はエミッタ層５の上に配置されたものではなく、その間に高ドープｎ型ＧａＡｓキャップ層６をはさんで、エミッタ層５の上に配置されている」、
ｃ．「本願発明のスペーサ・リングはベース電極と第３の層との間の電荷担体アクセス経路距離を定めるために設けられるものであり、電気的短絡の可能性を低くし、かつベース電極とエミッタとの間の電荷担体に短い経路長を提供する（［００５５］）ため、その経路距離は２００Å〜１０００Åとされる。引用文献１における側壁９の側壁長は０．１μｍであり、側壁長がそれよりも短い本願発明の経路距離の長さでもよいことは引用文献１には開示も示唆もされておらず、この数値範囲を当業者が容易に導き出せるものではない。」、
と主張している。
　
　　イ　前記ａ及びｂの主張については、前記「４−１．相違点１及び相違点２について」で指摘したとおりであるので、前記ｃの主張について、以下に検討する。
　
　　ウ　本願の請求項１には、「前記ベース電極と前記第３の層との間の電荷担体アクセス経路距離を定めるスペーサ・リングであり、前記距離は２００Å〜１０００Åの範囲内であるスペーサ・リング」と記載されている。
　したがって、前記「３−１．本願発明と引用発明との対比」のカで検討したとおり、引用発明における、「ｎ型ＡｌＧａＡｓエミッタ層５」を最下層とする「前記メサ状の構造体」の「側部に形成され」るとともに、「ベース電極１０となるＡｌ層」に「接して堆積された」ものである、「側壁長＝０．１μｍのＳｉＯ２側壁９」は、本願発明の「前記ベース電極と前記第３の層との間に挿置され、かつ前記ベース電極と前記第３の層との間の電荷担体アクセス経路距離を定めるスペーサ・リングであり、前記距離は２００Å〜１０００Åの範囲内であるスペーサ・リング」に相当するものである。
　したがって、前記ｃの主張は、特許請求の範囲の記載に基づくものではない。
　
　　エ　なお、本願明細書の、たとえば、段落【００２１】〜【００２３】や段落【００５５】の記載を参照しても、本願発明の「前記ベース電極と前記第３の層との間の電荷担体アクセス経路距離」が特に「２００Å〜１０００Åの範囲内である」ことに、臨界的な意義が存するとは認められない。
　
　　オ　そして、引用例の段落【０００２】には、図２（ａ）を説明して、「エミッタ電極８、ベース電極１０、コレクタ電極１２は各エミッタ層、ベース層、サブコレクタ層を露出させた上に設けられており、各電極はＳｉＯ２側壁９により分離されている」と記載されている。
　この記載は「従来の技術」に関するものであるが、ＳｉＯ２側壁９がベース電極１０と各エミッタ層との間に形成されている点では、「従来の技術」のバイポーラトランジスタを図示する図２（ａ）も、引用発明の「ＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタ」を図示する図１も、同じである。
　したがって、引用発明の「ＳｉＯ２側壁９」は、「ベース電極１０となるＡｌ層」と、「ｎ型ＡｌＧａＡｓエミッタ層５、エミッタオーミック接触形成用の高ドープｎ型ＧａＡｓキャップ層６と高ドープｎ型ＩｎＧａＡｓキャップ層７」とを、「分離」するためのものであることは、明らかである。
　ところで、引用例の段落【００２２】の「ベース電極２２により形成したアンダーカットによりエミッタ領域とベース電極の分離を行うことができ、エミッタ・ベース間の短絡を生じる問題なしに、歩留まりよくヘテロ接合バイポーラトランジスタを作製できる効果があった。」との記載から、引用例における「分離」とは、特に、電気的な分離を意味すると認められる。
　
　してみれば、引用発明は、「側壁９」を「ＳｉＯ２」で形成するものであるが、該「側壁９」をより絶縁性に優れた材料で形成しようとすることは当業者の通常の創作能力の発揮にすぎないものであり、このとき、「側壁９」を形成する材料の絶縁性に応じて、「側壁長」を「０．１μｍ」より小さい値に設定することは、当業者が適宜なし得たものと認められる。
　
　　カ　さらには、本願の優先権主張の日前に日本国内において頒布され、原査定の拒絶の理由に引用された刊行物である、特開２０００−３１１９０２号公報には、以下の事項が記載されている。
ａ．「【０００１】
【発明の属する技術分野】本発明は化合物半導体装置及びその製造方法に関し、特に縦型構造の
ヘテロ接合型バイポーラトランジスタ
ｂ．「【００１５】また、ベース抵抗の低減による高周波特性向上のために、
エミッタメサ側壁とベース電極の間隔を小さくするとエミッタ−ベース間にリーク電流が生じる可能性があった
エミッタメサ側壁とベース電極との間隔が１５０ｎｍより小さい範囲ではリーク電流が生じた。また３５０ｎｍより大きい場合では高い高周波特性を得ることが期待できない。
ｃ．「【００２４】フォトリソグラフィーにより、エミッタとなる部分をマスクをし、それ以外をクエン酸と過酸化水素水の混合液でエッチングする。この混合液はInGaPをエッチングしないのでInGaP層１０６が表面に露出するとそこでエッチングは停止する。
エミッタ領域以外のInGaPエミッタ層１０６を塩酸でエッチングし約４０ｎｍの厚さが残るようにすることで、エッジシニング層を形成するとともに、エミッタメサ形状を形成する
　
　すなわち、前記特開２０００−３１１９０２号公報には、ヘテロ接合型バイポーラトランジスタにおいて、エミッタ層で形成されるエミッタメサの側壁とベース電極との距離は、エミッタ−ベース間のリーク電流の減少と、トランジスタの高周波特性の向上という、相反する要求を勘案して設定すべきものであることが、記載ないし示唆されている。
　
　したがって、引用発明において、「メサ状の構造体」の「側部」と、「ベース電極１０となるＡｌ層」との距離を規定する「ＳｉＯ２側壁９」の「側壁長」を、前記特開２０００−３１１９０２号公報に記載ないし示唆されるように、リーク電流の減少と高周波特性の向上という相反する要求を勘案して「０．１μｍ」より小さい値に設定することも、当業者が適宜なし得たものと認められる。
　
４−３．小括
　以上のとおりであるから、相違点１〜２は、常套手段を参酌すれば、引用発明から当業者が容易に想到し得た範囲に含まれる程度のものである。
　そして、本願発明の効果も、引用発明及び常套手段から、当業者が予期し得たものである。
　したがって、本願発明は、引用発明及び常套手段に基づいて、当業者が容易に発明をすることができたものと認められる。
　
　
第３．結言
　以上のとおり、本願発明は、引用発明及び常套手段に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。
　
　よって、結論のとおり審決する。