(57)【要約】この発明では、電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間（１０５）に放電パルス電流を供給するスイッチング回路を備える放電加工用電源装置において、前記スイッチング回路を、前記極間（１０５）での放電開始に応答して発生する所定パルス幅の制御パルス信号（ＰＣ）を並列に受ける２つのスイッチング回路、すなわち、高速動作に適したスイッチング素子を含むスイッチング回路（６ａ，Ｓ２ａ）（６ｂ，Ｓ２ｂ）と、低速動作に適したスイッチング素子を含むスイッチング回路（５ａ，Ｓ１ａ）（５ｂ，Ｓ１ｂ）とで構成し、大電流かつ高速動作に対応するワイヤ放電加工の効率向上を図る。
2004007132.tif 000002
【特許請求の範囲】
【請求項１】
電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間に放電パルス電流を供給するスイッチング回路を備える放電加工用電源装置において、
前記極間での放電開始の検出信号に応答して所定パルス幅の制御パルス信号を発生するパルス幅制御手段を備えるとともに、
前記スイッチング回路は、
前記制御パルス信号を並列に受ける２つのスイッチング回路であって、高速動作に適したスイッチング素子を含むスイッチング回路と、低速動作に適したスイッチング素子を含むスイッチング回路とで構成される、
ことを特徴とする放電加工用電源装置。
【請求項２】
前記スイッチング回路は、
前記極間での放電開始の検出信号を受ける第１スイッチング回路と、前記放電開始に応答して発生する所定パルス幅の制御パルス信号を受ける第２スイッチング回路とで構成され、
前記第１スイッチング回路は、高速動作に適したスイッチング素子と低速動作に適したスイッチング素子とのいずれか一方を含むスイッチング回路であり、
前記第２スイッチング回路は、低速動作に適したスイッチング素子を含むスイッチング回路である、
ことを特徴とする請求の範囲第１項に記載の放電加工用電源装置。
【請求項３】
前記第１スイッチング回路は、高速動作に適したスイッチング素子を含むスイッチング回路である場合には、前記放電開始の検出信号が前記高速動作に適したスイッチング素子の制御端に直接印加されることを特徴とする請求の範囲第２項に記載の放電加工用電源装置。
【請求項４】
前記第１スイッチング回路は、
前記放電開始の検出信号を受けてパルス幅が互いに異なる駆動パルス信号を発生する複数の駆動回路と、
外部からの指令に基づき前記複数の駆動回路のいずれか一つが出力する駆動パルス信号を選択して前記スイッチング素子の制御端に印加する選択回路と、
を備えたことを特徴とする請求の範囲第２項に記載の放電加工用電源装置。
【請求項５】
前記スイッチング回路は、
前記放電開始の検出信号を受ける第１スイッチング回路と、前記制御パルス信号を受ける第２スイッチング回路とで構成され、
前記第１スイッチング回路は、高速動作に適したスイッチング素子を含むスイッチング回路であり、
前記第２スイッチング回路は、低速動作に適したスイッチング素子を含むスイッチング回路であり、
前記パルス幅制御手段は、前記発生する制御パルス信号のパルス幅を前記第２スイッチング回路において対向するスイッチング素子間で互いに異なる値に制御する、
ことを特徴とする請求の範囲第１項に記載の放電加工用電源装置。
【請求項６】
前記パルス幅制御手段は、
前記対向するスイッチング素子の一方が導通状態になる期間を与える第１パルス幅に設定した制御パルス信号を発生し、前記一方のスイッチング素子の駆動手段に与える第１設定手段と、
前記対向するスイッチング素子の他方が導通状態になる期間を与える前記第１パルス幅とは異なる値の第２パルス幅に設定した制御パルス信号を発生し、前記他方のスイッチング素子の駆動手段に与える第２設定手段と、
を備えたことを特徴とする請求の範囲第５項に記載の放電加工用電源装置。
【請求項７】
前記パルス幅制御手段は、
第１パルス幅に設定した制御パルス信号を発生する設定手段と、
前記第１パルス幅を延長した第２パルス幅の制御パルス信号を出力する延長手段と、
外部からの指令に従い前記対向するスイッチング素子それぞれを駆動する駆動手段に対し、それぞれのスイッチング素子を導通状態にするパルス幅を持つ制御パルス信号として、前記第１パルス幅を持つ制御パルス信号と前記第２パルス幅を持つ制御パルス信号とを切り替えて出力する切替手段と、
を備えたことを特徴とする請求の範囲第５項に記載の放電加工用電源装置。
【請求項８】
前記パルス幅制御手段は、
前記対向するスイッチング素子の一方が導通状態になる期間を与える第１パルス幅に設定した制御パルス信号を発生し、前記一方のスイッチング素子の駆動手段に与える第１設定手段と、
前記対向するスイッチング素子の他方が導通状態になる期間を与える前記第１パルス幅とは異なる値の第２パルス幅に設定した制御パルス信号を発生し、前記他方のスイッチング素子の駆動手段に与える第２設定手段と、を備え、さらに、
前記第１スイッチング回路において対向するスイッチング素子のそれぞれを導通状態にする期間を与えるパルス幅を設定する第３設定手段を備え、
前記第１スイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、前記放電開始の検出信号を受けて、前記第３設定手段が設定したパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動する、
ことを特徴とする請求の範囲第５項に記載の放電加工用電源装置。
【請求項９】
前記パルス幅制御手段は、
第１パルス幅に設定した制御パルス信号を発生する第１設定手段と、
前記第１パルス幅を延長した第２パルス幅の制御パルス信号を出力する延長手段と、
外部からの指令に従い前記対向するスイッチング素子それぞれを駆動する駆動手段に対し、それぞれのスイッチング素子を導通状態にするパルス幅を持つ制御パルス信号として、前記第１パルス幅を持つ制御パルス信号と前記第２パルス幅を持つ制御パルス信号とを切り替えて出力する切替手段と、を備え、さらに、
前記第１スイッチング回路において対向するスイッチング素子のそれぞれを導通状態にする期間を与えるパルス幅を設定する第２設定手段を備え、
前記第１スイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、前記放電開始の検出信号を受けて、前記第２設定手段が設定したパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動する、
ことを特徴とする請求の範囲第５項に記載の放電加工用電源装置。
【請求項１０】
前記制御パルス信号のパルス幅を放電開始前に外部から変更設定を行う手段を備えたことを特徴とする請求の範囲第１項に記載の放電加工用電源装置。
【請求項１１】
電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間での放電開始に応答して、第１パルス幅の制御パルス信号を発生する第１パルス幅制御手段、および前記第１パルス幅とは異なる値の第２パルス幅の制御パルス信号を発生する第２パルス幅制御手段と、
前記第１パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、低速動作に適したスイッチング素子を含む第１スイッチング回路と、
前記第２パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、高速動作に適したスイッチング素子を含む第２スイッチング回路と、
前記極間での放電開始時の放電状態が、正常放電状態と即放電状態と短絡状態とのいずれであるかを判別する放電状態判別手段と、
前記放電状態判別手段の判別結果が、正常放電状態を示すときは前記第１パルス幅制御手段に出力指示を出し、即放電状態ないしは短絡状態を示すときは前記第２パルス幅制御手段に出力指示を出す電流パルス選択手段と、
を備えたことを特徴とする放電加工用電源装置。
【請求項１２】
前記制御パルス信号のパルス幅を放電開始前に外部から変更設定を行う手段を備えたことを特徴とする請求の範囲第１１項に記載の放電加工用電源装置。
【請求項１３】
電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間での放電開始に応答して、第１パルス幅の制御パルス信号を発生する第１パルス幅制御手段、および前記第１パルス幅とは異なる値の第２パルス幅の制御パルス信号を発生する第２パルス幅制御手段と、
前記第１パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、低速動作に適したスイッチング素子を含む第１スイッチング回路と、
前記第２パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、高速動作に適したスイッチング素子を含む第２スイッチング回路と、
前記極間での放電開始時の放電状態が、正常放電状態と即放電状態と短絡状態とのいずれであるかを判別する放電状態判別手段と、
前記放電状態判別手段の判別結果が即放電状態ないしは短絡状態を示すとき、前記第１パルス幅制御手段に出力停止指示を出す電流パルス停止手段と、
を備えたことを特徴とする放電加工用電源装置。
【請求項１４】
前記制御パルス信号のパルス幅を放電開始前に外部から変更設定を行う手段を備えたことを特徴とする請求の範囲第１３項に記載の放電加工用電源装置。
【発明の詳細な説明】
【技術分野】  この発明は、ワイヤ電極と他方の電極である被加工物との間（以下「極間」という）に放電を生じさせて被加工物をワイヤ放電加工するワイヤ放電加工装置で用いる放電加工用電源装置に関し、特に大電流かつ高周波数に対応したワイヤ放電加工を行うワイヤ放電加工装置で用いる放電加工用電源装置に関する。
【背景技術】  （ワイヤ放電加工に関する公知技術）
無負荷時間の長さに代表される極間の状態に応じて、大小電流パルスを極間に印加することで、ワイヤ断線を防止しながら高速にワイヤ放電加工が行えることは周知の技術である。一方、ワイヤ放電加工における繰り返し周波数は、６０ｋＨｚ〜１００ｋＨｚ程度であるが、大小２種類の電流パルスを印加した場合、各電流パルスの発生比率が例えば大電流パルスは５０％、小電流パルスは５０％程度となり、大電流パルスの繰り返し周波数は、３０〜５０ｋＨｚになる。
一般に、予備放電パルスの無負荷電圧の長さに応じて大小の各電流パルスの電流ピークを変更する場合には、電圧印加からの無負荷時間が２μｓ以内では小電流パルス（短絡、即放電）で制御し、電圧印加からの無負荷時間が２μｓ以上では大電流パルス（正常放電）で制御すると、正常放電の発生比率は、おおむね全パルス数の約１／２〜１／３程度の値となる。また、短絡や即放電では、スラッジの発生が加工液の流通の影響等によって時間集中や位置集中となりやすく、スラッジの発生が放電集中の場合には繰り返し周波数が高くなる。
（スイッチング素子に関する公知技術）
第１図は、定格容量の異なるスイッチング素子のスイッチング応答時間に関する特性データの一覧を示す図である。第１図では、スイッチング素子として、３つの電界効果トランジスタ（以下「ＦＥＴ」という）１〜３と、１つの絶縁ゲートバイポーラトランジスタ（以下「ＩＧＢＴ」という）と、１つのＩＧＢＴモジュールとが示され、それぞれについて、「容量」「ゲート入力容量」「ターン・オン時間」「ターン・オフ時間」「最小パルス幅」が示されている。
ＦＥＴ１は、「容量」が５００Ｖ，３Ａ、「ゲート入力容量」が３３０ｐＦ、「ターン・オン時間」が２５ｎｓ、「ターン・オフ時間」が５０ｎｓ、「最小パルス幅」が７７ｎｓである。ＦＥＴ２は、「容量」が５００Ｖ，１０Ａ、「ゲート入力容量」が１０５０ｐＦ、「ターン・オン時間」が８５ｎｓ、「ターン・オフ時間」は１３５ｎｓ、「最小パルス幅」は２１０ｎｓである。ＦＥＴ３は、「容量」が５００Ｖ，３０Ａ、「ゲート入力容量」が２８００ｐＦ、「ターン・オン時間」が１７２ｎｓ、「ターン・オフ時間」は３００ｎｓ、「最小パルス幅」は４７２ｎｓである。
ＩＧＢＴは、「容量」が６００Ｖ，７５Ａ、「ゲート入力容量」が４１００ｐＦ、「ターン・オン時間」が６００ｎｓ、「ターン・オフ時間」は８００ｎｓ、「最小パルス幅」は１４００ｎｓである。ＩＧＢＴモジュールは、「容量」が６００Ｖ，４００Ａ、「ゲート入力容量」が２００００ｐＦ、「ターン・オン時間」が７００ｎｓ、「ターン・オフ時間」は１１００ｎｓ、「最小パルス幅」は１８００ｎｓである。
一般的に、スイッチング素子は、定格電圧、定格電流の容量が大きくなるほどスイッチング応答時間が遅くなる傾向にある。そして、第１図に示すように、一般的に同じ定格電圧でも電流容量の小さいスイッチング素子の方がゲート入力容量が小さくなる傾向にある。つまり、駆動に必要な電力も少なくて済むようになってくるので、スイッチング素子の動作をより高速にすることができる。
スイッチング素子のうち、ＯＮ抵抗が小さく、発熱の少ない素子は、ゲート入力容量が大きいため、高速動作ができない。また、ゲート入力容量が小さく高速動作可能な素子は、ＯＮ抵抗が大きく最大電流容量が小さいことに加え、発熱量が大きいので、素子の冷却にコストがかかり、スペースが大きくなる等の問題がある。
（放電加工用電源装置の具体的な従来例）
第２図は、従来の放電加工用電源装置の構成例を示す回路図である。第３図は、第２図に示す加工放電用電源部１０１のスイッチング素子Ｓ１１ａ，Ｓ１１ｂを駆動制御する電源制御回路の構成を示すブロック図である。
第２図において、放電加工部１００には、ワイヤからなる電極Ｅと他方の電極である被加工物Ｗとが適宜な間隔を置いて対向配置されている。この放電加工部１００に対し、加工放電用電源部１０１と予備放電用電源部１０２とが設けられている。
加工放電用電源部１０１は、可変の直流電源Ｖ１１と、スイッチング素子（例えばＦＥＴ）Ｓ１１ａ，Ｓ１１ｂと、ダイオードＤ１１，Ｄ１２，Ｄ１３，Ｄ１４とを備えている。予備放電用電源部１０２は、可変の直流電源Ｖ２１と、スイッチング素子（例えばＦＥＴ）Ｓ２１と、抵抗器Ｒ２１と、ダイオードＤ２１，Ｄ２２とを備えている。
加工放電用電源部１０１では、直流電源Ｖ１１の正極端には、ダイオードＤ１１のカソード電極とスイッチング素子Ｓ１１ａのソース電極とが接続されている。また、直流電源Ｖ１１の負極端には、スイッチング素子Ｓ１１ｂのソース電極とダイオードＤ１２のアノード電極とが接続されている。
スイッチング素子Ｓ１１ａのドレイン電極は、ダイオードＤ１２のカソード電極とダイオードＤ１３のアノード電極とに接続され、ダイオードＤ１３のカソード電極は、被加工物Ｗに接続されている。ダイオードＤ１３のカソード電極と被加工物Ｗとの接続ラインには、浮遊インダクタンスＬ１１が存在している。
スイッチング素子Ｓ１１ｂのドレイン電極は、ダイオードＤ１１のアノード電極とダイオードＤ１４のカソード電極とに接続されている。ダイオードＤ１４のアノード電極と電極Ｅとの接続ラインには、浮遊インダクタンスＬ１２が存在している。
また、予備放電用電源部１０２では、直流電源Ｖ２１の正極端には、スイッチング素子Ｓ２１のソース電極が接続され、スイッチング素子Ｓ２１のドレイン電極は、抵抗器Ｒ２１を介してダイオードＤ２１のアノード電極に接続されている。ダイオードＤ２１のカソード電極は、被加工物Ｗに接続されている。ダイオードＤ２１のカソード電極と被加工物Ｗとの接続ラインには、浮遊インダクタンスＬ２１が存在している。
また、直流電源Ｖ２１の負極端には、ダイオードＤ２２のカソード電極が接続され、ダイオードＤ２２のアノード電極は、電極Ｅに接続されている。ダイオードＤ２２のアノード電極と電極Ｅとの接続ラインには、浮遊インダクタンスＬ２２が存在している。ダイオードＤ２１のカソード電極と被加工物Ｗとの接続ラインと、ダイオードＤ２２のアノード電極と電極Ｅとの接続ラインとの間には、浮遊容量Ｃ１１が存在している。
第３図に示すように、加工放電用電源部１０１のスイッチング素子Ｓ１１ａ，Ｓ１１ｂを駆動制御する電源制御回路は、電極Ｅと被加工物Ｗとの間である極間（Ｗ−Ｅ）１０５に放電電流が流れるのを検出する放電検出回路１３と、放電検出回路１３から開始指令パルス信号ＰＫを受ける発振制御回路１４と、発振制御回路１４から制御パルス信号ＰＣが並列に入力されるドライブ回路１５ａ，１５ｂとを備えている。スイッチング素子Ｓ１１ａ，Ｓ１１ｂは、ドライブ回路１５ａ，１５ｂから駆動パルス信号ＰＤを受けて極間（Ｗ−Ｅ）１０５に加工パルス信号ＰＳを印加するようになっている。
次に、第２図〜第４図を参照して、従来の放電加工用電源装置の動作について説明する。なお、第４図は、第１図に示す従来の放電加工用電源装置の動作原理を説明する図である。
まず、第２図、第３図に示されている符号の意味を説明する。第２図において、浮遊容量Ｃ１１から放電加工部１００に向かう電流ＩＷＥ１０は、放電開始電流である。加工放電用電源部１０１から放電加工部１００に向かう電流ＩＷＥ１１は、放電加工電流である。予備放電用電源部１０２から放電加工部１００に向かう電流ＩＷＥ２２は、放電維持電流である。被加工物Ｗから電極Ｅに向かう電流ＩＷＥは、極間電流である。また、ＶＷＥは、極間電圧である。
また、第３図において、ｔｋ，ｔｃ，ｔｄ．ｔｓは、それぞれ、各回路で入力を受けて所望の信号を発生出力する処理に要する時間（遅延時間）を示し、ｔｒは、それらを総和した遅延時間である。つまり、遅延時間ｔｒは、放電検出回路１３が放電加工部１００の極間（Ｗ−Ｅ）１０５での放電発生を検出してからスイッチング素子Ｓ１１ａ，Ｓ１１ｂが極間（Ｗ−Ｅ）１０５に加工パルスＰＳを印加できるまでの時間である。なお、極間（Ｗ−Ｅ）１０５は、以降、単に極間と表記する。
さて、第２図、第３図において、電極Ｅと被加工物Ｗとの間である極間が放電、短絡していない状態で、予備放電用電源部１００のスイッチング素子Ｓ２１がオンすると、直流電源Ｖ２１の電圧が極間に現れる。同時に、回路中の浮遊容量Ｃ１１は、直流電源Ｖ２１の電圧まで充電される。なお、電極Ｅと被加工物Ｗとの間の距離は、放電が発生するように、図示していない数値制御装置とサーボ駆動制御装置によって制御されている。
直流電源Ｖ２１の出力電圧によって極間に放電が発生すると、まず、回路中の浮遊容量Ｃ１１に蓄電されていた電荷が極間にコンデンサ放電され、放電開始電流ＩＷＥ１０が流れる。これによって、極間には導電路が形成される。この導電路を維持しておくためには、回路中の浮遊容量Ｃ１１の電荷が放電しきった後も極間に電流を流し続けておかなければならないので、スイッチング素子Ｓ２１はオンしたままにしておく。
その結果、直流電源Ｖ２１→スイッチング素子Ｓ２１→抵抗器Ｒ２１→ダイオードＤ２１→回路中の浮遊インダクタンスＬ２１→被加工物Ｗ→電極Ｅ→回路中の浮遊インダクタンスＬ２２→ダイオードＤ２２→直流電源Ｖ２１の経路で放電維持電流ＩＷＥ２２が流れ、極間に形成された導電路が維持される。このとき、放電維持電流ＩＷＥ２２は、抵抗器Ｒ２１を通して流れるので、放電維持電流ＩＷＥ２２の最大値は、抵抗器Ｒ２１によってＩＷＥ２２（ｍａｘ）＝Ｖ２１／Ｒ２１に制限される。したがって、この放電維持電流ＩＷＥ２２は、比較的電流値が小さく、加工エネルギーとしても弱いため、大電流の放電加工電流ＩＷＥ１１を流すための予備放電電流の役割を持っている。極間に流そうとする大電流の放電加工電流ＩＷＥ１１は、次のように、放電発生と同時に極間に現れてくるこの放電維持電流ＩＷＥ２２によって放電発生を検知し、検知した時刻ｔ０からある時間ｔｒだけ遅れて極間に出力されるようになっている。
すなわち、放電検出回路１３は、極間に放電が発生したことによって極間電圧ＶＷＥが低下したことを検出し、発振制御回路１４に大電流出力の開始指令パルス信号ＰＫを出力する。発振制御回路１４は、極間の加工状態によって設定されるパルス幅の制御パルス信号ＰＣをドライブ回路１５ａ，１５ｂに出力する。ドライブ回路１５ａは、発振制御回路１４で設定されたパルス幅を持つ駆動パルス信号ＰＤによってスイッチング素子Ｓ１１ａをオン駆動する。同時に、ドライブ回路１５ｂは、同様に駆動パルス信号ＰＤによってスイッチング素子Ｓ１１ｂをオン駆動する。
ここで、スイッチング素子Ｓ１１ａ，Ｓ１１ｂ，Ｓ２１が全てオン動作状態になると、電圧の異なる複数の直流電源が接続された回路が形成されることになる。この場合には、サージ電圧を含む電位差によって回路中の素子が破壊されるおそれがある。そこで、スイッチング素子Ｓ１１ａ，Ｓ１１ｂをオンするときには、安全策としてスイッチング素子Ｓ２１はオフするようにする。
加工放電用電源部１０１では、スイッチング素子Ｓ１１ａ，Ｓ１１ｂが同時にオン動作することによって、直流電源Ｖ１１→スイッチング素子Ｓ１１ａ→ダイオードＤ１３→回路中の浮遊インダクタンスＬ１１→被加工物Ｗ→電極Ｅ→回路中の浮遊インダクタンスＬ１２→ダイオードＤ１４→スイッチング素子Ｓ１１ｂ→直流電源Ｖ１１の経路で大電流の放電加工電流ＩＷＥ１１が流れる。
ドライブ回路１５ａ，１５ｂは、発振制御回路１４からの制御パルス信号ＰＣが無くなると、それぞれスイッチング素子Ｓ１１ａ，Ｓ１１ｂをオフ駆動する。このとき、放電加工電流ＩＷＥ１１は、回路中の浮遊インダクタンスＬ１１，Ｌ１２の誘導作用により回路中を流れ続けようとする。その結果、回路中の浮遊インダクタンスＬ１１→被加工物Ｗ→電極Ｅ→回路中の浮遊インダクタンスＬ１２→ダイオードＤ１４→ダイオードＤ１１→直流電源Ｖ１１の経路で放電加工電流ＩＷＥ１１が直流電源Ｖ１１に帰還し、回生される。
次に、第４図において、極間電圧ＶＷＥ（１）は、スイッチング素子Ｓ２１（３）がオン動作することによってある電圧（直流電源Ｖ２１の電圧）になり、コンデンサＣ１１が充電される。放電開始時刻ｔ０にてコンデンサＣ１１の放電による放電開始電流ＩＷＥ１０（２）が流れ始めると、極電圧ＶＷＥ（１）は、低下を始める。また、放電維持電流ＩＷＥ２２（４）が、浮遊インダクタンスＬ２１，Ｌ２２の影響を受けてＶ２１／（Ｌ２１＋Ｌ２２）の立ち上がり傾きを持って流れ始める。
極間電圧ＶＷＥ（１）は、放電開始時刻ｔ０から時間ｔｋを経過した後のある時刻にて最低の放電電圧Ｖａに到達し、以降、その放電電圧Ｖａを維持する。放電維持電流ＩＷＥ２２（４）は、放電開始電流ＩＷＥ１０（２）がピーク値を過ぎた当たり（放電開始時刻ｔ０から時間ｔｋを経過した後のある時刻）にて、所定値（ＩＷＥ２２（ｍａｘ）＝Ｖ２１／Ｒ２１）に到達する。そして、放電開始時刻ｔ０から時間ｔｒを経過すると、スイッチング素子Ｓ１１ａ，Ｓ１１ｂであるスイッチング素子Ｓ１１（８）がオン動作を行うので、その時間ｔｒを経過するまで、スイッチング素子Ｓ２１（３）はオン動作状態を維持するようになっている。したがって、放電維持電流ＩＷＥ２２（４）は、スイッチング素子Ｓ２１（３）がオン動作をしている時間ｔｒ内、その所定値（ＩＷＥ２２（ｍａｘ）＝Ｖ２１／Ｒ２１）を維持する。
放電開始時刻ｔ０から時間ｔｋを経過したとき、放電検出回路１３が極間電圧ＶＷＥ（１）の所定値以下低下を検出して開始指令パルス信号ＰＫ（５）を発生する。この開始指令パルス信号ＰＫ（５）は、スイッチング素子Ｓ２１（３）がオン動作をしている時間ｔｒを大きく超えた時間内出力される。次いで、放電開始時刻ｔ０から時間（ｔｋ＋ｔｃ）を経過したとき、発振制御回路１４が制御パルス信号ＰＣ（６）を発生する。この制御パルス信号ＰＣ（６）は、時間（ｔｄ＋ｔｓ）の時間内出力される。
次いで、放電開始時刻ｔ０から時間（ｔｋ＋ｔｃ＋ｔｄ）を経過したとき、ドライブ回路１５ａ，１５ｂが駆動パルス信号ＰＤ（７）を発生する。この駆動パルス信号ＰＤ（７）の発生期間は、制御パルス信号ＰＣ（６）の発生期間と同じである。最後に、放電開始時刻ｔ０から時間（ｔｋ＋ｔｃ＋ｔｄ＋ｔｓ）を経過したとき、つまり、放電開始時刻ｔ０から時間ｔｒを経過したとき、スイッチング素子Ｓ１１ａ，Ｓ１１ｂであるスイッチング素子Ｓ１１（８）がオン動作を行い、加工パルス信号ＰＳが出力される。スイッチング素子Ｓ１１（８）がオン動作を行う期間は、駆動パルス信号ＰＤ（７）の発生期間と同じである。
スイッチング素子Ｓ１１（８）がオン動作を行うと、放電加工電流ＩＷＥ１１（９）が流れ始める。放電加工電流ＩＷＥ１１（９）は、浮遊インダクタンスＬ１１，Ｌ１２を通して流れるので、スイッチング素子Ｓ１１（８）がオン動作状態にある期間内、Ｖ１１／（Ｌ１１＋Ｌ１２）の傾きを持って上昇を続ける。通常、直流電源Ｖ１１の電圧の方が直流電源Ｖ２１の電圧よりも２〜３倍高いので、放電加工電流ＩＷＥ１１（９）の立ち上がりの傾きは、放電維持電流ＩＷＥ２２（４）の立ち上がりの傾きよりも急峻になる。放電加工電流ＩＷＥ１１（９）は、スイッチング素子Ｓ１１（８）がオフ動作を行うと、下降に転じる。
結局、極間電流ＩＷＥ（１０）は、ＩＷＥ＝ＩＷＥ１０＋ＩＷＥ２２＋ＩＷＥ１１となる。つまり、最初の放電開始電流ＩＷＥ１０（２）と、最終的な大電流の放電加工電流ＩＷＥ１１（９）との時間差の間を、予備放電用電源部１０２から出力される放電維持電流ＩＷＥ２２（４）にてつなげている。これによって、極間電流ＩＷＥ（１０）が途切れることなく、極間の放電状態を維持しながら繰り返し放電加工が行えることになる。
ここで、スイッチング素子Ｓ１１ａ，Ｓ１１ｂとして、第１図に示したＦＥＴ２を使用した場合、放電開始時刻ｔ０から放電加工電流ＩＷＥ１１が極間に現れるまでの遅延時間ｔｒは、通常４１０ｎｓ程度である。また、放電開始電流ＩＷＥ１０のコンデンサ放電のパルス幅は、３６０ｎｓ程度である。この間の時間６０ｎｓは、このままでは放電が途切れる危険性あるが、前述のように放電維持電流ＩＷＥ２２が流れるので、極間電流ＩＷＥが途切れることはない。
しかしながら、上述した従来の放電加工用電源装置では、放電維持電流ＩＷＥ２２の上限値が抵抗器Ｒ２１で制限されている。また、回路中の浮遊インダクタンスＬ２１，Ｌ２２によって過渡状態の初期段階では電流値が低い。そのために、放電発生後に形成された極間の導電路が維持できず、放電加工電流ＩＷＥ１１の投入に失敗することがあるという問題がある。
特に、大型のワイヤ放電加工装置では、当該ワイヤ放電加工装置内の放電加工部における極間と電源装置との距離が長くなるので、その間を結ぶ給電ケーブルも長くなる。その結果、回路中の浮遊インダクタンスが大きくなり、放電開始電流ＩＷＥ１０が消滅した後も放電維持電流ＩＷＥ２２が立ち上がってこない場合があるので、極間に形成されていた導電路が絶たれてしまうことが起こる。
また、抵抗器Ｒ２１においても抵抗巻線によるインダクタンス成分が存在し、必要な抵抗値を得るためにインダクタンスも大きくなる。このように、抵抗器のインダクタンスが大きくなる場合には、さらに放電維持電流ＩＷＥ２２の立ち上がりを妨げることになる。また、最初の放電開始電流ＩＷＥ１０は、コンデンサ放電による電流であり、実際には振動成分を含んでいる。そのため、予め放電維持電流ＩＷＥ２２の最大値を多少大きくしていたとしても、この振動の負側の成分によって放電維持電流ＩＷＥ２２が相殺されてしまい、極間に形成されていた導電路が絶たれてしまうこともある。
このように放電加工電流ＩＷＥ１１を投入する以前に放電開始電流ＩＷＥ１０によって確保された極間の導電路が絶たれてしまうと、予備放電電流である放電維持電流ＩＷＥ２２によって安定して放電加工電流ＩＷＥ１１を極間に供給するという作用が得られないので、放電加工においては様々な障害が発生する。
すなわち、極間の導電路が絶たれている状態では、加工放電電源部１０１の出力端が開放状態であるので、放電加工電流ＩＷＥ１１は流れない。この場合には正常な放電加工が行われない。このような状態の発生頻度が高くなると、有効な放電回数が低下してしまう。その結果、本来得られるはずの加工速度が得られなかったり、それ以上の加工速度の向上を図ることができなくなってしまうという問題がある。
また、直流電源Ｖ１１の電圧は、短時間に大電流を出力するために、通常は直流電源Ｖ２１の電圧よりも２〜３倍程度高くしてあるが、極間に導電路がなく開放状態となった場合は、この直流電源Ｖ１１の高電圧が極間に印加された状態となる。その結果、この高電圧によって新たに放電が発生し、予備放電なく突然大電流が極間に流れることになる。その結果、ワイヤ電極が細い場合には断線することが起こる。ワイヤ電極に断線が発生しなくても加工面が粗くなって加工精度が悪化する原因となり、安定した放電加工特性を得ることができない等の問題がある。
上述のような問題については、特公平５−９２０９号公報（ワイヤカット放電加工装置用電源）においても同様の指摘がなされ、その解決策として、インダクタンスとコンデンサを直列接続した回路を極間と並列に設けて放電発生後の極間の導電路を維持し、すなわち放電状態を安定に持続させ、加工効率の低下を防止する技術が開示されている。しかしながら、この措置では、結果的に極間に余分なコンデンサを付加するので、例えば電源装置側からみた電気容量が回路中の浮遊容量と合わせて増大してしまい、出力電圧を極間に印加した場合の立ち上がり時定数が大きくなり、極間電圧の立ち上がりが遅くなってしまう。このため、放電を発生させるまでの電圧印加時間が長くなるので、有効な放電回数が減少し、加工効率が充分に向上できない欠点がある。
また、上記特公平５−９２０９号公報に開示されたワイヤカット放電加工装置用電源では、付加するインダクタンスとコンデンサの値により、固有の振動周波数を得ているが、近年の放電加工用電源装置では、極間に印加する電圧の極性を交互に入れ替えて発振出力していく両極性タイプのものが主流となってきている。この場合には、付加されたコンデンサは、少なくとも電圧印加の発振周波数によって充放電動作を繰り返すことになる。高周波用途のコンデンサであっても誘電損失は存在する。したがって、上記特公平５−９２０９号公報に開示された技術では、電圧印加の発振周波数に制限を加えるだけでなく、誘電損失よる発熱も伴い、供給エネルギーの損失も発生してしまう問題がある。
（この発明に対する先行例）
この発明は、高速加工に必要な大電流と高周波化とを両立可能に実現するものである。この点に関する先行例としては、例えば、特開平１１−４８０３９号公報（放電加工機の放電加工電源装置）、特開昭６４−１１７１３号公報（放電加工電源）および特開平８−１１８１４７号公報（ワイヤ放電加工機の放電加工電源制御装置）を挙げることができる。
特開平１１−４８０３９号公報（放電加工機の放電加工電源装置）と特開昭６４−１１７１３号公報（放電加工電源）とは、加工間隙に大電流を供給する技術を開示しているが、回路の効率や熱損失についての検討はなされていない。すなわち、大電流を供給した場合の熱損失やスイッチング効率を改善するために、電流容量の大きい低損失特性に優れるスイッチング素子を使用すると、ゲート入力容量が大きく、ターン電流の立ち上がり特性が悪化し、アーク切れが発生しやすくなり、ワイヤ断線が頻発するという問題がある。
また、特開平８−１１８１４７号公報（ワイヤ放電加工機の放電加工電源制御装置）では、大中小の３種類の電流パルスを印加することで、ワイヤ断線の防止をより確実にする技術が開示されている。しかし、同一のスイッチング素子とドライブ回路とで構成しているため、例えば、φ０．３５等の太いワイヤ電極を使用する場合、電流ピークの増加に対応するためには、スイッチング素子の並列数を増やす必要があり、コストが増大する、電源装置の小型化が図れないという問題がある。
要するに、上記の先行例を含む従来例においては、大電流は供給できるが、放電周波数が高くなると、スイッチング素子のエネルギー損失が急激に増大し、スイッチング素子が熱破壊するという問題がある。もしくは、熱破壊はしなくとも、増大したスイッチングロスから素子を守るためには、熱変換装置の容量を極端に増やす必要があり、コストの低減や電源装置の小型化が図れないという問題がある。例えば、ＩＧＢＴ等の低損失で大電流供給に適したスイッチング素子は、繰り返し周波数の高い領域（例えば４０ｋＨｚ）では、使用が困難である。小電流容量スイッチング素子は、一般的にＯＮ抵抗が大きいため、ＯＮ時間が長くなると熱損失が極端に増え、放熱処理にコストがかかる。
この発明は、上記に鑑みてなされたもので、スイッチング回路を２種類の特性の異なるスイッチング回路によって構成し、これによって大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができ、併せてスイッチング素子の数や発熱量を少なくすることができる放電加工用電源装置を得ることを目的とする。
【発明の開示】
この発明では、電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間に放電パルス電流を供給するスイッチング回路を備える放電加工用電源装置において、前記極間での放電開始の検出信号に応答して所定パルス幅の制御パルス信号を発生するパルス幅制御手段を備えるとともに、前記スイッチング回路は、前記制御パルス信号を並列に受ける２つのスイッチング回路であって、高速動作に適したスイッチング素子を含むスイッチング回路と、低速動作に適したスイッチング素子を含むスイッチング回路とで構成されることを特徴とする。
この発明によれば、高速動作に適したスイッチング素子を含むスイッチング回路と、低速動作に適したスイッチング素子を含むスイッチング回路とを同一放電電流パルス発生時間内で、放電電流が継続するように順次駆動することができるので、大電流かつ高周波の間欠放電電流を発生することができる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。
つぎの発明は、上記の発明において、前記スイッチング回路は、前記極間での放電開始の検出信号を受ける第１スイッチング回路と、前記制御パルス信号を受ける第２スイッチング回路とで構成され、前記第１スイッチング回路は、高速動作に適したスイッチング素子と低速動作に適したスイッチング素子とのいずれか一方を含むスイッチング回路であり、前記第２スイッチング回路は、低速動作に適したスイッチング素子を含むスイッチング回路であることを特徴とする。
この発明によれば、第１スイッチング回路は、制御パルス信号を発生する処理時間分、第２スイッチング回路よりも速くスイッチングを行う。したがって、より高速の動作を実現することができる。また、第１スイッチング回路は、高速動作に適したスイッチング素子と低速動作に適したスイッチング素子とのいずれでも用いることができるので、使用素子の選択範囲を広くすることができる。
つぎの発明は、上記の発明において、前記第１スイッチング回路は、高速動作に適したスイッチング素子を含むスイッチング回路である場合には、前記放電開始の検出信号が前記高速動作に適したスイッチング素子の制御端に直接印加されることを特徴とする。
この発明によれば、第１スイッチング回路では、スイッチング素子の駆動手段を省略することができ、構成の簡素化が図れる。
つぎの発明は、上記の発明において、前記第１スイッチング回路は、前記放電開始の検出信号を受けてパルス幅が互いに異なる駆動パルス信号を発生する複数の駆動回路と、外部からの指令に基づき前記複数の駆動回路のいずれか一つが出力する駆動パルス信号を選択して前記スイッチング素子の制御端に印加する選択回路とを備えたことを特徴とする。
この発明によれば、高速動作を行うスイッチング素子の駆動時間を任意に可変制御することができる。
つぎの発明は、上記の発明において、前記スイッチング回路は、前記放電開始の検出信号を受ける第１スイッチング回路と、前記制御パルス信号を受ける第２スイッチング回路とで構成され、前記第１スイッチング回路は、高速動作に適したスイッチング素子を含むスイッチング回路であり、前記第２スイッチング回路は、低速動作に適したスイッチング素子を含むスイッチング回路であり、前記パルス幅制御手段は、前記発生する制御パルス信号のパルス幅を前記第２スイッチング回路において対向するスイッチング素子間で互いに異なる値に制御することを特徴とする。
この発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路を用いて、間欠放電１パルス当たりの投入エネルギーが大きい環流ドライブ方式を実現することができる。したがって、大電流を必要とする太線ワイヤ電極っを用いたワイヤ放電加工が可能となる。
つぎの発明は、上記の発明において、前記パルス幅制御手段は、前記対向するスイッチング素子の一方が導通状態になる期間を与える第１パルス幅に設定した制御パルス信号を発生し、前記一方のスイッチング素子の駆動手段に与える第１設定手段と、前記対向するスイッチング素子の他方が導通状態になる期間を与える前記第１パルス幅とは異なる値の第２パルス幅に設定した制御パルス信号を発生し、前記他方のスイッチング素子の駆動手段に与える第２設定手段とを備えたことを特徴とする。
この発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子毎に異なるパルス幅の制御パルス信号を発生することができる。
つぎの発明は、上記の発明において、前記パルス幅制御手段は、第１パルス幅に設定した制御パルス信号を発生する設定手段と、前記第１パルス幅を延長した第２パルス幅の制御パルス信号を出力する延長手段と、外部からの指令に従い前記対向するスイッチング素子それぞれを駆動する駆動手段に対し、それぞれのスイッチング素子を導通状態にするパルス幅を持つ制御パルス信号として、前記第１パルス幅を持つ制御パルス信号と前記第２パルス幅を持つ制御パルス信号とを切り替えて出力する切替手段とを備えたことを特徴とする。
この発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子に対し、外部からの指令に従って、異なるパルス幅の制御パルス信号を与えることができる。
つぎの発明は、上記の発明において、前記パルス幅制御手段は、前記対向するスイッチング素子の一方が導通状態になる期間を与える第１パルス幅に設定した制御パルス信号を発生し、前記一方のスイッチング素子の駆動手段に与える第１設定手段と、前記対向するスイッチング素子の他方が導通状態になる期間を与える前記第１パルス幅とは異なる値の第２パルス幅に設定した制御パルス信号を発生し、前記他方のスイッチング素子の駆動手段に与える第２設定手段とを備え、さらに、前記第１スイッチング回路において対向するスイッチング素子のそれぞれを導通状態にする期間を与えるパルス幅を設定する設定手段を備え、前記第１スイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、前記放電開始の検出信号を受けて、前記設定手段が設定したパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することを特徴とする。
この発明によれば、高速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、適切に設定されたパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することができるので、素子の負荷バランスを採ることができる。
つぎの発明は、上記の発明において、前記パルス幅制御手段は、第１パルス幅に設定した制御パルス信号を発生する第１設定手段と、前記第１パルス幅を延長した第２パルス幅の制御パルス信号を出力する延長手段と、外部からの指令に従い前記対向するスイッチング素子それぞれを駆動する駆動手段に対し、それぞれのスイッチング素子を導通状態にするパルス幅を持つ制御パルス信号として、前記第１パルス幅を持つ制御パルス信号と前記第２パルス幅を持つ制御パルス信号とを切り替えて出力する切替手段とを備え、さらに、前記第１スイッチング回路において対向するスイッチング素子のそれぞれを導通状態にする期間を与えるパルス幅を設定する第２設定手段を備え、前記第１スイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、前記放電開始の検出信号を受けて、前記第２設定手段が設定したパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することを特徴とする。
この発明によれば、高速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、適切に設定されたパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することができるので、素子の負荷バランスを採ることができる。
つぎの発明は、上記の発明において、前記制御パルス信号のパルス幅を放電開始前に外部から変更設定を行う手段を備えたことを特徴とする。
この発明によれば、制御パルス信号のパルス幅を放電開始前に外部から変更設定することができるので、少なくとも低速動作に適するスイッチング素子のオン動作期間を外部から任意に設定することができる。
つぎの発明は、電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間での放電開始に応答して、第１パルス幅の制御パルス信号を発生する第１パルス幅制御手段、および前記第１パルス幅とは異なる値の第２パルス幅の制御パルス信号を発生する第２パルス幅制御手段と、前記第１パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、低速動作に適したスイッチング素子を含む第１スイッチング回路と、前記第２パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、高速動作に適したスイッチング素子を含む第２スイッチング回路と、前記極間での放電開始時の放電状態が、正常放電状態と即放電状態と短絡状態とのいずれであるかを判別する放電状態判別手段と、前記放電状態判別手段の判別結果が、正常放電状態を示すときは前記第１パルス幅制御手段に出力指示を出し、即放電状態ないしは短絡状態を示すときは前記第２パルス幅制御手段に出力指示を出す電流パルス選択手段とを備えたことを特徴とする。
この発明によれば、大電流を印加する正常放電時では、低速動作に適したスイッチング回路を動作させ、繰り返す周波数が高くなる短絡や即放電時では、高速動作に適したスイッチング回路を動作させることができる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。さらに、低損失側のスイッチング回路の繰り返し周波数を１／２〜１／３に押さえることができるので、より大電流かつ低損失の素子（例えばＩＧＢＴ等）が使用できる。
つぎの発明によれば、電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間での放電開始に応答して、第１パルス幅の制御パルス信号を発生する第１パルス幅制御手段、および前記第１パルス幅とは異なる値の第２パルス幅の制御パルス信号を発生する第２パルス幅制御手段と、前記第１パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、低速動作に適したスイッチング素子を含む第１スイッチング回路と、前記第２パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、高速動作に適したスイッチング素子を含む第２スイッチング回路と、前記極間での放電開始時の放電状態が、正常放電状態と即放電状態と短絡状態とのいずれであるかを判別する放電状態判別手段と、前記放電状態判別手段の判別結果が即放電状態ないしは短絡状態を示すとき、前記第１パルス幅制御手段に出力停止指示を出す電流パルス停止手段とを備えたことを特徴とする。
この発明によれば、大電流を印加する正常放電時では、高速動作に適したスイッチング回路と低速動作に適したスイッチング回路の両回路を動作させ、繰り返す周波数が高くなる短絡や即放電時では、高速動作に適したスイッチング回路のみを動作させることができる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。さらに、低損失側のスイッチング回路の繰り返し周波数を１／２〜１／３に押さえることができるので、より大電流かつ低損失の素子（例えばＩＧＢＴ等）が使用できる。
つぎの発明によれば、上記の発明において、前記制御パルス信号のパルス幅を放電開始前に外部から変更設定を行う手段を備えたことを特徴とする。
この発明によれば、制御パルス信号のパルス幅を放電開始前に外部から変更設定することができるので、少なくとも低速動作に適するスイッチング素子のオン動作期間を外部から任意に設定することができる。
【図面の簡単な説明】  第１図は、定格容量の異なるスイッチング素子のスイッチング応答時間に関する特性データの一覧を示す図であり、第２図は、従来の放電加工用電源装置の構成例を示す回路図であり、第３図は、第２図に示す加工放電用電源部のスイッチング素子を駆動制御する電源制御回路の構成を示すブロック図であり、第４図は、第３図に示す電源制御回路による従来の放電加工用電源装置の動作原理を説明する図であり、第５図は、この発明の実施の形態１である放電加工用電源装置の主な構成を示す回路図であり、第６図は、第５図に示す放電加工用電源装置のスイッチング素子を駆動制御する電源制御回路の構成を示すブロック図であり、第７図は、第６図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図であり、第８図は、第６図に示す電源制御回路によって動作する放電加工用電源装置の各部の動作波形を示す図であり、第９図は、第１図に示したスイッチング素子を用いた場合の発熱量と加工速度との関係を説明する図であり、第１０図は、この発明の実施の形態２である放電加工用電源装置が備える電源制御回路の構成を示すブロック図であり、第１１図は、第１０図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図であり、第１２図は、第１０図に示す電源制御回路によって動作する放電加工用電源装置の各部の動作波形を示す図であり、第１３図は、この発明の実施の形態３である放電加工用電源装置が備える電源制御回路の構成を示すブロック図であり、第１４図は、この発明の実施の形態４である放電加工用電源装置が備える電源制御回路の構成を示すブロック図であり、第１５図は、第１４図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図であり、第１６図は、第１４図に示す電源制御回路が出力するゲート・ドライブ信号と放電加工用電源装置における極間電流との関係を説明する図であり、第１７図は、この発明の実施の形態５である放電加工用電源装置が備える電源制御回路の構成を示すブロック図であり、第１８図は、この発明の実施の形態６である放電加工用電源装置が備える電源制御回路の構成を示すブロック図であり、第１９図は、この発明の実施の形態７である放電加工用電源装置が備える電源制御回路の構成を示すブロック図であり、第２０図は、第１９図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図であり、第２１図は、この発明の実施の形態８である放電加工用電源装置が備える電源制御回路の構成を示すブロック図であり、第２２図は、第２１図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。
【発明を実施するための最良の形態】  以下に添付図面を参照して、この発明にかかる放電加工用電源装置の好適な実施の形態を詳細に説明する。
実施の形態１．
第５図は、この発明の実施の形態１である放電加工用電源装置の主な構成を示す回路図である。第６図は、第５図に示す放電加工用電源装置のスイッチング素子を駆動制御する電源制御回路の構成を示すブロック図である。
第５図において、電極Ｅと被加工物Ｗは、放電加工部に適宜な間隔を置いて配置されている。電極Ｅと被加工物Ｗとの間には、放電開始時に外部から直流電圧（極間電圧）が印加できるようになっている。なお、電極Ｅと被加工物Ｗとの間には、浮遊容量Ｃ１が存在している。
この電極Ｅと被加工物Ｗとに対し、可変の直流電源Ｖ１と、スイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂと、ダイオードＤ１，Ｄ２とが配置されている。ここで、スイッチング素子Ｓ１ａ，Ｓ１ｂには、大電流・低損失に適した素子（例えばＩＧＢＴ）が用いられる。また、スイッチング素子Ｓ２ａ，Ｓ２ｂには、高速動作に適した素子（例えばＦＥＴ）が用いられる。
直流電源Ｖ１の正極端には、並列接続されたスイッチング素子Ｓ２ａ，Ｓ１ａの一方の信号電極とダイオードＤ２のカソード電極とが接続されている。また、直流電源Ｖ１の負極端には、並列接続されたスイッチング素子Ｓ１ｂ，Ｓ２ｂの一方の信号電極とダイオードＤ１のアノード電極とが接続されている。
並列接続されたスイッチング素子Ｓ２ａ，Ｓ１ａの他方の信号電極は、ダイオードＤ１のカソード電極と共に被加工物Ｗに接続されている。この接続ラインには浮遊インダクタンスＬ１が存在している。また、並列接続されたスイッチング素子Ｓ１ｂ，Ｓ２ｂの他方の信号電極は、ダイオードＤ２のアノード電極と共に電極Ｅに接続されている。この接続ラインには浮遊インダクタンスＬ２が存在している。
第６図に示すように、スイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ、Ｓ２ｂを駆動制御する電源制御回路は、電極Ｅと被加工物Ｗとの間である極間（Ｗ−Ｅ）１０５に放電電流が流れるのを検出する放電検出回路３と、放電検出回路３から開始指令パルス信号ＰＫを受ける発振制御回路４と、発振制御回路４から制御パルス信号ＰＣが並列に入力されるドライブ回路５ａ，５ｂ，６ａ，６ｂとを備えている。スイッチング素子Ｓ１ａ，Ｓ１ｂは、ドライブ回路５ａ，５ｂから駆動パルス信号ＰＤ１を受けて、またスイッチング素子Ｓ２ａ、Ｓ２ｂは、ドライブ回路６ａ，６ｂから駆動パルス信号ＰＤ２を受けて、それぞれ極間（Ｗ−Ｅ）１０５に加工パルス信号ＰＳを印加するようになっている。
放電検出回路３は、例えば、基準電圧２１と、コンパレータ２２と、極間電圧ＶＷＥを分圧する抵抗素子２３，２４の直列回路とを備えている。抵抗素子２３，２４の直列回路での分圧電圧をコンパレータ２２の正相入力端（＋）に与え、基準電圧２１をコンパレータ２２の逆相入力端（−）に与え、極間電圧ＶＷＥが初期値から基準電圧２１以下に降下したとき、コンパレータ２２の出力レベルが反転することで極間での放電開始を検出する。
ドライブ回路５ａ，５ｂは、例えば、制御パルス信号ＰＣが入力されるバッファ２５と、バッファ２５の出力が抵抗素子２６を介して入力され２つトランジスタ２７，２８の直列回路からなるドライバと、ドライバの出力端とスイッチング素子Ｓ１ａ，Ｓ１ｂの制御端とを接続する抵抗素子２９とで構成される。ドライブ回路６ａ，６ｂは、例えば、制御パルス信号ＰＣが入力されるバッファ３０と、バッファ３０の出力端とスイッチング素子Ｓ２ａ，Ｓ２ｂの制御端とを接続する抵抗素子３１とで構成される。
次に、第５図〜第９図を参照して、実施の形態１による放電加工用電源装置の動作について説明する。なお、第７図は、第６図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。第８図は、第６図に示す電源制御回路による放電加工用電源装置の各部の動作波形を示す図である。第９図は、第１図に示したスイッチング素子を用いた場合の発熱量と加工速度との関係を説明する図である。
まず、第５図、第６図に示されている符号の意味を説明する。第５図において、浮遊容量Ｃ１から被加工物Ｗに向かう電流ＩＷＥ０は、放電開始電流である。スイッチング素子Ｓ１ａ（Ｓ１ｂ）を一方の信号電極から他方の信号電極に向かう電流ＩＷＥ１は、放電加工電流である。スイッチング素子Ｓ２ａ（Ｓ２ｂ）を一方の信号電極から他方の信号電極に向かう電流ＩＷＥ２は、放電維持電流である。被加工物Ｗから電極Ｅに向かう電流ＩＷＥは、極間電流である。また、ＶＷＥは、極間電圧である。
また、第６図において、ｔｋ，ｔｃ，ｔｄは、それぞれ、各回路にて入力を受けて所望の信号を発生出力する処理に要する時間（遅延時間）を示している。ｔｓ１は、スイッチング素子Ｓ１ａ，Ｓ１ｂでの遅延時間を示している。ｔｓ２は、スイッチング素子Ｓ１ａ，Ｓ１ｂでの遅延時間を示している。ｔｒ１は、放電が発生した時点（時刻ｔ０）から大電流の放電加工電流ＩＷＥ１が極間に現れるまでの遅延時間である。ｔｒ２は、放電が発生した時点（時刻ｔ０）から放電維持電流ＩＷＥ２が極間に現れるまでの遅延時間である。
さて、第５図〜第７図において、極間に図示していない別の電源装置から所定の極間電圧ＶＷＥを印加し、極間が放電できる状態にする。これによって回路中の浮遊容量Ｃ１によるコンデンサ放電が発生し、放電開始電流ＩＷＥ０が極間に現れる。極間電圧ＶＷＥは、急激に低下し、放電開始時刻ｔ０から時間ｔｋ経過後に最低の放電電圧Ｖａで安定する（第７図（１））。
放電検出回路３は、極間電圧ＶＷＥが基準電圧２１よりも低くなることをコンパレータ２１によって検出して極間に放電が発生したことを検知すると、その検知した時点（放電開始時刻ｔ０）から遅延時間ｔｋ後に発振制御回路４に発振開始指令パルス信号ＰＫを出力する。発振開始指令パルス信号ＰＫは、極間電圧ＶＷＥが消滅するまでの間出力される（第７図（２））。発振制御回路４は、発振開始指令パルス信号ＰＫを受けて、極間の加工状態によって予め設定されているパルス幅の制御パルス信号ＰＣを遅延時間ｔｃ後にドライブ回路５ａ，５ｂ，６ａ，６ｂに出力する（第７図（３））。
これによって、ドライブ回路５ａ，５ｂは、遅延時間ｔｄ後に所定パルス幅を持つ駆動パルス信号ＰＤ１をスイッチング素子Ｓ１ａ，Ｓ１ｂに出力しオン駆動する（第７図（４））。スイッチング素子Ｓ１ａ，Ｓ１ｂは、遅延時間ｔｓ１後に、一定期間ｔ１（ｏｎ）だけオン動作状態になる（第７図（５））。スイッチング素子Ｓ１ａ，Ｓ１ｂを流れる電流ＩＷＥ１は、浮遊インダクタンスＬ１，Ｌ２を通って極間に現れるので、一定期間ｔ１（ｏｎ）内、ある傾きを持って上昇を続け、一定期間ｔ１（ｏｎ）の終了と同時に下降に転ずる（第７図（８））。
また、ドライブ回路６ａ，６ｂは、遅延時間ｔｄ後に所定パルス幅を持つ駆動パルス信号ＰＤ２をスイッチング素子Ｓ２ａ，Ｓ２ｂに出力しオン駆動する（第７図（６））。スイッチング素子Ｓ２ａ，Ｓ２ｂは、遅延時間ｔｓ２後に、一定期間ｔ２（ｏｎ）だけオン動作状態になる（第７図（７））。スイッチング素子Ｓ２ａ，Ｓ２ｂを流れる電流ＩＷＥ２は、浮遊インダクタンスＬ１，Ｌ２を通って極間に現れるので、一定期間ｔ２（ｏｎ）内、ある傾きを持って上昇を続け、一定期間ｔ２（ｏｎ）の終了と同時に下降に転ずる（第７図（８））。
ここで、スイッチング素子Ｓ１ａ，Ｓ１ｂは、大電流・低損失に適した素子であるので、遅延時間ｔｓ１は大きく、オン動作状態にある期間（ｔ１（ｏｎ））も大きくする必要がある。一方、スイッチング素子Ｓ２ａ，Ｓ２ｂは、高速動作に適した素子であるので、遅延時間ｔｓ１は小さく、オン動作状態にある期間（ｔ２（ｏｎ））も小さくてよい。したがって、第７図（５）（７）に示すように、スイッチング素子Ｓ１ａ，Ｓ１ｂの遅延時間ｔｓ１と、スイッチング素子Ｓ２ａ，Ｓ２ｂの遅延時間ｔｓ２とは、ｔｓ１＞ｔｓ２となっている。
また、第７図（４）（６）に示すように、駆動パルス信号ＰＤ１，ＰＤ２のパルス幅は、ＰＤ１＞ＰＤ２となっている。なお、駆動パルス信号ＰＤ１のパルス幅は、発振制御回路４が出力する制御パルス信号ＰＣのパルス幅と同じパルス幅を持っているが、終了時刻は外部から変更設定できるようになっている。一方、駆動パルス信号ＰＤ１のパルス幅は、その役割から固定値を用いてよい。
その結果、第７図（８）に示すように、極間電流ＩＭＥとして、最初に時間ｔｒ２（ｔｋ＋ｔｃ＋ｔｄ＋ｔｓ２＝ｔｒ２）の経過後にスイッチング素子Ｓ２ａ，Ｓ２ｂを流れる電流ＩＭＥ２が現れ、その後、時間ｔｒ１（ｔｋ＋ｔｃ＋ｔｄ＋ｔｓ１＝ｔｒ１）の経過後にスイッチング素子Ｓ１ａ，Ｓ１ｂを流れる電流ＩＭＥ１が現れることになる。この電流ＩＭＥ２は、従来例で説明した放電維持電流ＩＷＥ２２に対応し、電流ＩＭＥ１は、従来例で説明した大電流の放電加工電流ＩＷＥ１１に対応していることが解る。
そして、スイッチング素子Ｓ１ａ，Ｓ１ｂがオン動作状態にある期間（ｔ１（ｏｎ））と、スイッチング素子Ｓ２ａ，Ｓ２ｂがオン動作状態にある期間（ｔ２（ｏｎ））との時間位置と大きさを調節することによって、第７図（８）に示すように、放電維持電流ＩＷＥ２と放電加工電流ＩＷＥ１とが大きな重なり部分を持つように発生させることができる。
第８図では、以上説明した極間電流ＩＷＥに関わる部分の動作波形が抜き出して示されている。第８図において、所定の極間電圧ＶＷＥが極間に印加されると（１）、放電開始電流ＩＷＥ０が流れ（２）、放電検出回路３が極間電圧ＶＷＥの低下を検出した放電開始時刻ｔ０に開始指令パルス信号ＰＫを出力する（３）。放電開始時刻ｔ０から時間ｔｒ２を経過した時点は、放電開始電流ＩＷＥ０がピーク値を過ぎた当たりになっている（９）。
放電開始時刻ｔ０から時間ｔｒ２を経過した時点で、スイッチング素子Ｓ２ａ，Ｓ２ｂが駆動パルス信号ＰＤ２によって一定期間ｔ２（ｏｎ）だけオン動作状態になり（４）、放電維持電流ＩＷ２が流れる（５）。この放電維持電流ＩＷ２は、放電開始電流ＩＷＥ０がピーク値を過ぎてある値に降下した当たりで放電開始電流ＩＷＥ０と入れ替わる形で流れ始める（９）。
発振制御回路４が出力する制御パルス信号ＰＣは、予め設定したパルス幅を持ち（６）、駆動パルス信号ＰＤ１はそれと同じパルス幅を持って発生する（７）。放電開始時刻ｔ０から時間ｔｒ１を経過した時点で、スイッチング素子Ｓ１ａ，Ｓ１ｂが駆動パルス信号ＰＤ１によって一定期間ｔ１（ｏｎ）だけオン動作状態になり（７）、大電流の放電加工電流ＩＷ１が流れる（８）。この放電加工電流ＩＷ１は、放電維持電流ＩＷ２が下降に転じた当たりで放電維持電流ＩＷ２と入れ替わる形で流れ始める（９）。
第８図（９）に示すように、極間電流ＩＷＥは、従来例と同様に（第４図（１０）参照）、ＩＷＥ＝ＩＷＥ０＋ＩＷＥ２＋ＩＷＥ１となるが、相互の重なり部分が従来例よりも相当に増加している。したがって、極間電流ＩＷＥが途切れないようにすることができるだけでなく、大きな重なり部分を持つことによって加工エネルギーを増加させることができるので、同一の放電周波数で比較すると加工効率が向上することになる。
ここで、スイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂに具体的な素子を適用して説明する。まず、スイッチング素子Ｓ１ａ，Ｓ１ｂには、大電流を流すために電流容量の大きな素子として、第１図に示すスイッチング素子ＩＧＢＴを選定したとすると、遅延時間ｔｓ１は、約６００ｎｓとなる。次に、スイッチング素子Ｓ２ａ，Ｓ２ｂは、次のようにして定める。
すなわち、コンデンサ放電による放電開始電流ＩＷＥ０のパルス幅は、３６０ｎｓ程度である。放電開始時刻ｔ０から放電維持電流ＩＷＥ２が極間に現れるまでの遅延時間ｔｒ２は、スイッチング素子Ｓ２ａ，Ｓ２ｂに第１図に示すスイッチング素子ＦＥＴ２を使用すると、従来例と同様に４１０ｎｓ程度である。この値は、放電開始電流ＩＷＥ０のパルス幅よりも大きい。これでは、極間電流に途切れが生ずる。
そこで、スイッチング素子Ｓ２ａ，Ｓ２ｂには、放電を維持できる電流だけを流すために電流容量の小さい素子として、第１図に示すスイッチング素子ＦＥＴ１を選定する。この場合の遅延時間ｔｓ２は、ＦＥＴ２のそれよりも６０ｎｓ短い約２５ｎｓとなる。これを用いると、遅延時間ｔｒ２は、３５０ｎｓに短縮できる。この時間は、放電開始電流ＩＷＥ０のパルス幅３６０ｎｓよりも短い。
したがって、スイッチング素子Ｓ２ａ，Ｓ２ｂに第１図に示すスイッチング素子ＦＥＴ１を使用することによって、放電開始電流ＩＷＥ０出力後、放電加工電流ＩＷＥ１が現れるまでの遅延時間の期間中をスイッチング素子Ｓ２ａ，Ｓ２ｂが発生する放電維持電流ＩＷＥ２により隙間無く補うことができるので、極間電流ＩＷＥが途切れることなく極間の導電路を維持することができる。
また、放電維持電流ＩＷＥ２は、大電流の放電加工電流ＩＷＥ１よりも、おおよそｔｓ１−ｔｓ２＝５７５ｎｓ早く極間に現れるので、放電維持電流ＩＷＥ２のパルス幅が５７５ｎｓ以上となるように、スイッチング素子Ｓ２ａ，Ｓ２ｂのオン動作状態である一定時間ｔ２（ｏｎ）を設定しておけば、放電維持電流ＩＷＥ２と大電流の放電加工電流ＩＷＥ１は、時間的に連続した出力電流波形とすることができる。
次に、第９図を参照してこの発明の意義を具体的に説明する。なお、第９図における横軸は、加工速度［ｍｍ２／ｍｉｎ］である。縦軸は、発熱量［Ｗ］である。第９図において、特性３６は、上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを従来例と同様に単一特性のスイッチング素子で構成し、大容量の素子として第１図に示すスイッチング素子４（ＩＧＢＴ）を使用した場合の特性図である。特性３７は、上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを従来例と同様に単一特性のスイッチング素子で構成し、小容量の素子として第１図に示すスイッチング素子１（ＦＥＴ１）を使用した場合の特性図である。特性３８は、上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂをこの発明による異なる特性のスイッチング素子で構成し、第１図に示すスイッチング素子１（ＦＥＴ１）とスイッチング素子４（ＩＧＢＴ）とを組み合わせて使用した場合の特性図である。特性３９は、上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを従来例と同様に単一特性のスイッチング素子で構成し、小容量の素子として第１図に示すスイッチング素子１（ＦＥＴ２）を使用した場合の特性図である。
上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを単一のスイッチング素子で構成した場合でも、大容量の素子として第１図に示すスイッチング素子４（ＩＧＢＴ）を使用した場合では、比較的少ない素子数で済ますことができる。しかし、大容量スイッチング素子のみの回路では、素子の特性上動作が充分に速くないため、放電開始電流ＩＷＥ０が流れて極間電流が継続している間に放電加工電流ＩＷＥ１をできるだけ早く印加することができず、放電加工電流ＩＷＥ１出力時には、極間状態が絶縁回復（導電路がなく開放状態）してしまうことになる。このような極間状態では、従来例と同様に、直流電源Ｖ１の高電圧が極間に印加された状態となり、この高電圧によって新たな放電が発生し、予備放電なく突然大電流を極間に流すことになる。放電が安定せず、特性３６に示すように、２００［ｍｍ２／ｍｉｎ］程度までの加工速度しか得られず、加工速度を向上することができない。
一方、上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを第１図に示すスイッチング素子１（ＦＥＴ１）で構成した場合には、このスイッチング素子１（ＦＥＴ１）は高速応答の素子であるので、放電開始電流ＩＷＥ０が流れて極間電流が継続している間に放電加工電流ＩＷＥ１をできるだけ早く印加することができ、上記のような問題は起こらない。しかし、スイッチング素子１（ＦＥＴ１）のみの回路では、素子の電流容量が少ないため、そのまま大電流の放電加工電流ＩＷＥ１を出力するにはかなり多数の素子を並列に構成する必要がある。また、大電流を必要とする高速加工領域では、スイッチング素子のＯＮ抵抗が大きく最大電流容量が小さい。そのため、特性３７に示すように発熱量が大きくなり、素子の冷却にコストがかかるという問題がある。
これに対し、この発明では、上述したようにスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを異なる特性のスイッチング素子で構成する。例えば、第１図に示すスイッチング素子１（ＦＥＴ１）とスイッチング素子４（ＩＧＢＴ）とを組み合わせて使用するようにした。その結果、上記した問題が解決され、少ないスイッチング素子数で特性３８に示すように高速応答かつ大電流低損失な放電加工電源装置を実現することができる。
なお、特性３９は、従来例で説明した第１図のスイッチング素子２（ＦＥＴ２）を使用した回路構成における加工速度と発熱量との関係を示すが、この発明によって得られる特性３８との比較から、この発明では、３００ｍｍ２／ｍｉｎの加工速度時での発熱量が約２／３と大幅に低減できたことが解る。
このように、実施の形態１によれば、放電加工における予備放電から加工電流投入までの遅延時間の期間中、極間に形成された導電路を消滅させることなく安定的に維持し続け得るようにしたので、加工電流投入失敗による加工効率の低下が防止できる。電極線の不要な断線も抑制することができる。そたがって、加工効率や加工速度を向上させることができる。
また、予備放電から滑らかに加工電流を投入することができるので、加工面の荒れを抑制し、加工精度や加工品質を向上させることができる。さらに、スイッチング応答時間の比較的低速な大容量素子も使用できるようになったので、素子数が低減できる。その結果、電源装置自体も小型化が図れ、安価に提供できる。加えて、単一のスイッチング回路では実現できない大電流かつ高周波スイッチング動作が両立可能となるので、太線ワイヤ電極を使用した高速加工が可能となる。
実施の形態２．
第１０図は、この発明の実施の形態２である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第１０図では、実施の形態１（第６図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。
すなわち、この実施の形態２による電源制御回路は、実施の形態１（第１図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。この実施の形態２では、スイッチング素子Ｓ１ａ，Ｓ１ｂと、スイッチング素子Ｓ２ａ，Ｓ２ｂとの特性関係として、実施の形態１と同様に速度差が大きくても良いが、その速度差が小さい場合でも適用できるようになっている。
構成要素は、第１０図に示すように、実施の形態１（第６図）に示した構成を全て持っている。異なる点は、ドライブ回路６ａ，６ｂの入力パルス信号が、放電検出回路３が出力する開始指令パルス信号ＰＫに変更されていることである。なお、説明の便宜から、ドライブ回路６ａ，６ｂからスイッチング素子Ｓ２ａ，Ｓ２ｂに与える駆動パルス信号には、実施の形態１（第６図）と同様の表記ＰＤ２を用いている。
次に、第１０図〜第１２図を参照して、実施の形態２による放電加工用電源装置の動作について説明する。なお、第１１図は、第１０図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。第１２図は、第１０図に示す電源制御回路によって動作する放電加工用電源装置の各部の動作波形を示す図である。
第１０図、第１１図において、極間に図示していない別の電源装置からある極間電圧ＶＷＥを印加し、極間が放電できる状態にする。これによって回路中の浮遊容量Ｃ１によるコンデンサ放電が発生し、放電開始電流ＩＷＥ０が極間に現れる。極間電圧ＶＷＥは急激に低下し、放電開始時刻ｔ０から時間ｔｋ経過後に最低の放電電圧Ｖａで安定する（第１１図（１））。
放電検出回路３は、極間電圧ＶＷＥが基準電圧２１よりも低くなることをコンパレータ２１によって検出して極間に放電が発生したことを検知すると、その検知した時点（放電開始時刻ｔ０）から遅延時間ｔｋ後に発振制御回路４とドライブ回路６ａ，６ｂとに発振開始指令パルス信号ＰＫを出力する。発振開始指令パルス信号ＰＫは、極間電圧ＶＷＥが消滅するまでの間出力される（第１１図（２））。
発振制御回路４は、発振開始指令パルス信号ＰＫを受けて、極間の加工状態によって予め設定されているパルス幅の制御パルス信号ＰＣを遅延時間ｔｃ後にドライブ回路５ａ，５ｂに出力する（第１１図（３））。
これによって、ドライブ回路５ａ，５ｂは、遅延時間ｔｋ＋ｔｃ＋ｔｄ後に所定パルス幅を持つ駆動パルス信号ＰＤ１をスイッチング素子Ｓ１ａ，Ｓ１ｂに出力しオン駆動する（第１１図（４））。スイッチング素子Ｓ１ａ，Ｓ１ｂは、遅延時間ｔｓ１後に、一定期間ｔ１（ｏｎ）だけオン動作状態になる（第１１図（５））。スイッチング素子Ｓ１ａ，Ｓ１ｂを流れる電流ＩＷＥ１は、浮遊インダクタンスＬ１，Ｌ２を通って極間に現れるので、一定期間ｔ１（ｏｎ）内、ある傾きを持って上昇を続け、一定期間ｔ１（ｏｎ）の終了と同時に下降に転ずる（第１１図（８））。
一方、ドライブ回路６ａ，６ｂは、遅延時間ｔｋ＋ｔｄ後に所定パルス幅を持つ駆動パルス信号ＰＤ２をスイッチング素子Ｓ２ａ，Ｓ２ｂに出力しオン駆動する（第１１図（６））。スイッチング素子Ｓ２ａ，Ｓ２ｂは、遅延時間ｔｓ２後に、一定期間ｔ２（ｏｎ）だけオン動作状態になる（第１１図（７））。スイッチング素子Ｓ２ａ，Ｓ２ｂを流れる電流ＩＷＥ２は、浮遊インダクタンスＬ１，Ｌ２を通って極間に現れるので、一定期間ｔ２（ｏｎ）内、ある傾きを持って上昇を続け、一定期間ｔ２（ｏｎ）の終了と同時に下降に転ずる（第１１図（８））。
駆動パルス信号ＰＤ１，ＰＤ２のパルス幅は、実施の形態１と同様に、ＰＤ１＞ＰＤ２となっている（第１１図（４）（６））。駆動パルス信号ＰＤ１のパルス幅は、発振制御回路４が出力する制御パルス信号ＰＣのパルス幅と同じパルス幅を持っているが、終了時刻は外部から変更設定できる。一方、駆動パルス信号ＰＤ１のパルス幅は、その役割から固定値を用いてよい。
また、スイッチング素子Ｓ１ａ，Ｓ１ｂの遅延時間ｔｓ１と、スイッチング素子Ｓ２ａ，Ｓ２ｂの遅延時間ｔｓ２とは、実施の形態１と同様に、ｔｓ１＞ｔｓ２となっている（第１１図（５）（７））。
この実施の形態２では、スイッチング素子Ｓ２ａ，Ｓ２ｂは、発振制御回路４での遅延時間ｔｃを省略したタイミングでオン動作を行うので、スイッチング素子Ｓ１ａ，Ｓ１ｂよりも少なくとも遅延時間ｔｃの分だけ速くオン動作状態になる。したがって、極間には、電流ＩＷＥ２が電流ＩＷＥ１よりも遅延時間ｔｃの分だけ速く現れる。
その結果、第１１図（８）に示すように、極間電流ＩＭＥとして、最初に時間ｔｒ２（ｔｋ＋ｔｄ＋ｔｓ２＝ｔｒ２）の経過後にスイッチング素子Ｓ２ａ，Ｓ２ｂを流れる電流ＩＭＥ２が現れ、その後、時間ｔｒ１（ｔｋ＋ｔｃ＋ｔｄ＋ｔｓ１＝ｔｒ１）の経過後にスイッチング素子Ｓ１ａ，Ｓ１ｂを流れる電流ＩＭＥ１が現れることになる。この電流ＩＭＥ２は、従来例で説明した放電維持電流ＩＷＥ２２に対応し、電流ＩＭＥ１は、従来例で説明した大電流の放電加工電流ＩＷＥ１１に対応していることが解る。
そして、スイッチング素子Ｓ１ａ，Ｓ１ｂがオン動作状態にある期間（ｔ１（ｏｎ））と、スイッチング素子Ｓ２ａ，Ｓ２ｂがオン動作状態にある期間（ｔ２（ｏｎ））との時間位置と大きさを調節することによって、第１１図（８）に示すように、放電維持電流ＩＷＥ２と放電加工電流ＩＷＥ１とが大きな重なり部分を持つように発生させることができる。
第１２図では、以上説明した極間電流ＩＷＥに関わる部分の動作波形が抜き出して示されている。実施の形態１（第８図）と同様の特性が得られている。異なる点は、スイッチング素子Ｓ２ａ，Ｓ２ｂが、スイッチング素子Ｓ１ａ，Ｓ１ｂよりも少なくとも遅延時間ｔｃの分だけ速くオン動作状態になるので、放電維持電流ＩＷＥ２が極間に現れる遅延時間ｔｒ２が、実施の形態１（第８図）の場合よりも短くなっていることである。
したがって、実施の形態１と同様に、極間電流ＩＷＥは、ＩＷＥ＝ＩＷＥ０＋ＩＷＥ２＋ＩＷＥ１となり、相互の重なり部分が従来例よりも相当に増加している。極間電流ＩＷＥが途切れないようにすることができるだけでなく、大きな重なり部分を持つことによって加工エネルギーを増加させることができるので、同一の放電周波数で比較すると加工効率が向上することになる。
ここで、理解を容易にするため、具体的な値を用いて説明する。従来例と同様に、スイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを単一特性の素子で構成した場合、放電開始時刻ｔ０から放電加工電流ＩＷＥ１が極間に現れるまでの遅延時間ｔｒ１は、通常４１０ｎｓ程度であり、コンデンサ放電による放電開始電流ＩＷＥ０のパルス幅は３６０ｎｓ程度である。したがって、この場合には、極間電流が途切れてしまう可能性のある期間が５０ｎｓ程度ある。従来例では、この期間は放電維持電流（第２図，第３図のＩＷＥ２２）が流れ、極間電流が途切れることを防いでいた。
これに対し、この実施の形態２では、発振制御回路４の遅延時間ｔｃは１００ｎｓ程度であるが、この遅延時間ｔｃ分が短縮されるので、放電維持電流ＩＷＥ２が極間に現れるまでの遅延時間ｔｒ２は、４１０ｎｓ−１００ｎｓ＝３１０ｎｓになる。遅延時間ｔｒ２＝３１０ｎｓは、放電開始電流ＩＷＥ０を与えるコンデンサ放電のパルス幅３６０ｎｓよりも短い。そのため、放電開始電流ＩＷＥ０の発生後、放電加工電流ＩＷＥ１が現れるまでの遅延時間の期間中、この放電維持電流ＩＷＥ２が流れるので、極間電流が途切れることなく極間の導電路が維持される。このとき、ｔｒ１−ｔｒ２＝４１０ｎｓ−３１０ｎｓ＝１００ｎｓであるので、スイッチング素子Ｓ２ａ，Ｓ２ｂをオンさせる一定時間ｔ２（ｏｎ）は、放電維持電流ＩＷＥ２のパルス幅が１５０ｎｓ程度以上になるように設定しておけば充分である。
ところで、この実施の形態２では、スイッチング素子Ｓ２ａ，Ｓ２ｂは、スイッチング素子Ｓ１ａ，Ｓ１ｂと同じ電気的特性の素子を用いても良いが、電気的特性の異なる素子を用いるとより効果的である。例えば、スイッチング素子Ｓ１ａ，Ｓ１ｂに第１図のＦＥＴ２を用い、スイッチング素子Ｓ２ａ，Ｓ２ｂに第１図のＦＥＴ１を用いた場合、スイッチング素子Ｓ１ａ，Ｓ１ｂの遅延時間ｔｓ１は、ｔｓ１＝１７２ｎｓとなり、スイッチング素子Ｓ２ａ，Ｓ２ｂの遅延時間ｔｓ２は、ｔｓ２＝７５ｎｓとなる。
第１０図に示した回路では、上述したようにスイッチング素子Ｓ２ａ，Ｓ２ｂはスイッチング素子Ｓ１ａ，Ｓ１ｂよりも遅延時間ｔｃ分速くオンするが、この場合は、さらにｔｓ１−ｔｓ２＝１７２ｎｓ−７５ｎｓ＝９７ｎｓ速くオンすることができる。スイッチング素子Ｓ２ａ，Ｓ２ｂのオン時間ｔ２（ｏｎ）は、予め設定された一定の時間であるが、放電加工電流ＩＷＥ１を流すスイッチング素子Ｓ１ａ，Ｓ１ｂのオン時間ｔ１（ｏｎ）ほど長くする必要はない。
具体的には、スイッチング素子Ｓ１ａ，Ｓ１ｂのオン時間ｔ１（ｏｎ）は、最大では１５００ｎｓ程度にもなるが、スイッチング素子Ｓ２ａ，Ｓ２ｂのオン時間ｔ２（ｏｎ）は１５０ｎｓ程度で良い。また、出力電流のピーク値は、オン時間に比例するため、放電維持電流ＩＷＥ２のピーク値は、放電加工電流ＩＷＥ１の最大ピーク値よりも格段に低くできるので、スイッチング素子Ｓ２ａ，Ｓ２ｂの電流容量は、スイッチング素子Ｓ１ａ，Ｓ１ｂの電流容量よりも小さくて良い。
したがって、スイッチング素子Ｓ２ａ，Ｓ２ｂには、第１図のＦＥＴ１のように電流容量が小さくてもより高速応答のスイッチング素子を用いることができる。スイッチング素子Ｓ１ａ，Ｓ１ｂは、逆にスイッチング応答時間の遅い素子を用いることができ、その応答時間は、スイッチング素子Ｓ２ａ，Ｓ２ｂによって放電開始電流ＩＷＥ０と放電加工電流ＩＷＥ１との遅延時間の期間中、極間の導電路を維持することができる範囲であれば良い。
また、第１図に示すように、一般的に同じ定格電圧でも電流容量の小さいスイッチング素子の方がゲート入力容量が小さくなる傾向にある。つまり、駆動に必要な電力も少なくて済むようになってくる。そのため、スイッチング素子Ｓ２ａ，Ｓ２ｂの駆動は、放電検出回路３の出力信号（開始指令パルス信号）ＰＫで直接行っても良い。この場合には、ドライブ回路６ａ，６ｂは削除するので、ドライブ回路６ａ，６ｂでの遅延時間ｔｄの分も短縮できることになる。
さらに、スイッチング素子Ｓ１ａ，Ｓ１ｂをオフしたままスイッチング素子Ｓ２ａ，Ｓ２ｂのみを使用すれば、従来よりもパルス幅の短い電流波形で放電加工することもできる。第１図に示した最小パルス幅で比較すると、ＦＥＴ２では、４７２ｎｓであるが、ＦＥＴ１のみの使用では２１０ｎｓまで半減できる。
このように、実施の形態２によれば、実施の形態１と同様の作用効果が得られるのに加えて、使用できるスイッチング素子の選択範囲を広くすることができる。
実施の形態３．
第１３図は、この発明の実施の形態３である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第１０図では、実施の形態２（第１０図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態３に関わる部分を中心に説明する。
すなわち、この実施の形態３による電源制御回路は、実施の形態１（第１図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。構成要素は、第１３図に示すように、実施の形態２（第１０図）に示した構成に加えて、ドライブ回路７ａ，７ｂと、数値制御装置８と、切替器９とが追加されている。
ドライブ回路７ａ，７ｂの入力信号は、ドライブ回路６ａ，６ｂと同様に、放電検出回路３が出力する開始指令パルス信号ＰＫである。ドライブ回路６ａの出力（駆動パルス信号ＰＤ２）とドライブ回路７ａの出力（駆動パルス信号ＰＤ３）が一組として切替器９に入力されている。また、ドライブ回路６ｂの出力（駆動パルス信号ＰＤ２）とドライブ回路７ａｂ出力（駆動パルス信号ＰＤ３）が一組として切替器９に入力されている。
切替器９は、外部の数値制御装置８からの指示に従って、ドライブ回路６ａの出力（駆動パルス信号ＰＤ２）とドライブ回路７ａの出力（駆動パルス信号ＰＤ３）のいずれか一方を選択してスイッチング素子Ｓ２ａに与え、ドライブ回路６ｂの出力（駆動パルス信号ＰＤ２）とドライブ回路７ａｂ出力（駆動パルス信号ＰＤ３）のいずれか一方を選択してスイッチング素子Ｓ２ｂに与えるように動作する。
ここで、ドライブ回路６ａ，７ａで生成するスイッチング素子Ｓ２ａをオン駆動する時間は、予め設定されている一定時間であるが、ドライブ回路６ａとドライブ回路７ａでは、その一定時間が異なった設定になっている。したがって、スイッチング素子Ｓ２ａのオン駆動についてドライブ回路６ａとドライブ回路７ａを切替器９によって切り替えることによって、スイッチング素子Ｓ２ａのオン時間を変更することができる。
これと同様に、ドライブ回路６ａ，７ａで生成するスイッチング素子Ｓ２ａをオン駆動する時間も互いに異なる時間になっている。切替器９によってスイッチング素子Ｓ２ｂのオン時間を変更することができる。しかも、切替器９は、外部の数値制御装置８からの指令により動作するようにしてあるので、数値制御装置８によりスイッチング素子Ｓ２ａ，Ｓ２ｂのオン時間を可変制御することができる。
そして、第１３図では、１つのスイッチング素子に対して２つのドライブ回路を設けているが、さらにオン時間の設定が異なる３以上のドライブ回路を設けて、スイッチング素子のオン時間を細かく可変できるようにすることができる。
このように、この実施の形態３によれば、実施の形態２と同様の作用効果が得られるのに加えて、高速動作用スイッチング素子の駆動時間を任意に可変制御することができる。
実施の形態４．
第１４図は、この発明の実施の形態４である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第１４図では、実施の形態２（第１０図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態４に関わる部分を中心に説明する。
すなわち、この実施の形態４による電源制御回路は、実施の形態１（第１図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。この実施の形態４では、低損失のスイッチング素子Ｓ１ａ，Ｓ１ｂを互いに異なるオン動作時間でもってオン・オフ制御して各種の環流ループを形成する環流ドライブ方式の構成例（その１）が示されている。
構成要素としては、第１４図に示すように、実施の形態２（第１０図）に示した構成において、発振制御回路４に代えて発振制御回路４ａ，４ｂが設けられ、それに伴い、数値制御装置（ＮＣ）８と、加工電流オン時間設定回路１１ａ，１１ｂとが追加されている。
放電検出回路３の出力（開始指令パルス信号ＰＫ）は、発振制御回路４ａ，４ｂと、スイッチング素子Ｓ２ａの駆動回路６ａ（つまり第１０図に示すドライブ回路６ａ）と、スイッチング素子Ｓ２ｂの駆動回路６ｂ（つまり第１０図に示すドライブ回路６ｂ）とに入力されている。
スイッチング素子Ｓ２ａの駆動回路６ａ（以下単に「駆動回路６ａ」という）は、放電検出回路３から開始指令パルス信号ＰＫが入力されると、それに応答して、スイッチング素子Ｓ２ａに対しゲート・ドライブ信号Ｇ２ａを出力する。スイッチング素子Ｓ２ｂの駆動回路６ｂ（以下単に「駆動回路６ｂ」という）は、放電検出回路３から開始指令パルス信号ＰＫが入力されると、それに応答して、スイッチング素子Ｓ２ｂに対しゲート・ドライブ信号Ｇ２ｂを出力する。
加工電流オン時間設定回路１１ａは、数値制御装置（ＮＣ）８の指示に従って加工電流オン時間を設定し、その設定値を発振制御回路４ａに与える。発振制御回路４ａは、放電検出回路３から開始指令パルス信号ＰＫが入力されると、それに応答して、加工電流オン時間設定回路１１ａが指定した加工電流オン時間をパルス幅とする制御パルス信号Ｐ１を発生し、スイッチング素子Ｓ１ａの駆動回路５ａ（つまり第１０図に示すドライブ回路５ａ）に与える。スイッチング素子Ｓ１ａの駆動回路５ａ（以下単に「駆動回路５ａ」という）は、スイッチング素子Ｓ１ａに対しゲート・ドライブ信号Ｇ１ａを出力する。
また、加工電流オン時間設定回路１１ｂは、数値制御装置（ＮＣ）８の指示に従って加工電流オン時間設定回路１１ａとは異なる値の加工電流オン時間を設定し、その設定値を発振制御回路４ｂに与える。発振制御回路４ｂは、放電検出回路３から開始指令パルス信号ＰＫが入力されると、それに応答して、加工電流オン時間設定回路１１ｂが指定した加工電流オン時間をパルス幅とする制御パルス信号Ｐ２を発生し、スイッチング素子Ｓ１ｂの駆動回路５ｂ（つまり第１０図に示すドライブ回路５ｂ）に与える。スイッチング素子Ｓ１ｂの駆動回路５ｂ（以下単に「駆動回路５ｂ」という）は、スイッチング素子Ｓ１ｂに対しゲート・ドライブ信号Ｇ１ｂを出力する。
ここでは、制御パルス信号Ｐ１，Ｐ２のパルス幅は、Ｐ１＜Ｐ２となっているが、動作中に、Ｐ１＜Ｐ２の場合とＰ１＞Ｐ２の場合とが入れ替わるようになっている。
次に、第１４図〜第１６図を参照して、実施の形態４による放電加工用電源装置の動作について説明する。なお、第１５図は、第１４図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。第１６図は、第１４図に示す電源制御回路が出力するゲートドライブ信号と放電加工用電源装置における極間電流との関係を説明する図である。
第１４図、第１５図において、極間が放電開始できる状態となったとき、加工電流オン時間設定回路１１ａにて設定された加工電流オン時間をパルス幅とする制御パルス信号Ｐ１が発振制御回路４ａから駆動回路５ａに出力される。駆動回路５ａは、入力された制御パルス信号Ｐ１のパルス幅分だけスイッチング素子Ｓ１ａをオン駆動する。一方、同時に、加工電流オン時間設定回路１１ｂにて設定された加工電流オン時間をパルス幅とする制御パルス信号Ｐ２が発振制御回路４ｂから駆動回路５ｂに出力される。
このとき、制御パルス信号Ｐ２のパルス幅は、制御パルス信号Ｐ１よりも微少時間Δｔだけ長く設定してある。すなわち、Ｐ２＝Ｐ１＋Δｔとしてある。駆動回路５ｂは、入力された制御パルス信号Ｐ２のパルス幅分だけスイッチング素子Ｓ１ｂをオン駆動するので、スイッチング素子Ｓ１ｂは、スイッチング素子Ｓ１ａよりも微少時間Δｔだけ長い時間オン動作状態になる。但し、制御パルス信号Ｐ１，Ｐ２の立ち上りのタイミングは、同時であるので、駆動回路５ａ，５ｂの出力によって駆動されるスイッチング素子Ｓ１ａ，Ｓ１ｂは同時にオン動作を行う。
スイッチング素子Ｓ１ａ，Ｓ１ｂが同時にオン動作を行うことによって、放電加工電流ＩＷＥは、第１５図に示すループ１の経路にて極間に流れる。このとき、放電加工電流ＩＷＥは、時間の経過に比例して、ＶＧをスイッチング素子のゲート電位とすると、（Ｖ１−ＶＧ）／（Ｌ１＋Ｌ２）の傾きを持って上昇していく。その過程で、制御パルス信号Ｐ２は、高レベルを維持し制御パルス信号Ｐ１のみが低レベルになる。駆動回路５ａは、制御パルス信号Ｐ１が低レベルになるので、スイッチング素子Ｓ１ａをオフ状態にする。一方、パルス信号Ｐ２は高レベルを維持し続けているので、駆動回路５ｂは、スイッチング素子Ｓ１ｂのオン動作状態を維持し続けている。
上昇を続けていた放電加工電流ＩＷＥは、スイッチング素子Ｓ１ａがオフしたことによって直流電源Ｖ１からの供給を断たれて下降に転じるが、回路中の浮遊インダクタンスＬ１，Ｌ２の誘導作用により、第１５図に示すループ２Ａの経路を−ＶＧ／（Ｌ１＋Ｌ２）の傾きを持って流れ続けようとする。この過程で、制御パルス信号Ｐ２が低レベルになるので、駆動回路５ｂは、スイッチング素子Ｓ１ｂをオフ状態にする。
ここで、回路中の浮遊インダクタンスＬ１，Ｌ２の誘導エネルギーが消滅する前に制御パルス信号Ｐ２が低レベルになっていれば、−ＶＧ／（Ｌ１＋Ｌ２）の傾きを持って下降している残存した放電加工電流ＩＷＥは、第１５図に示すループ３の経路を流れ、−（Ｖ１＋ＶＧ）／（Ｌ１＋Ｌ２）の傾きを持って急峻に直流電源Ｖ１へと帰還し、回生される。この結果、放電加工電流ＩＷＥは第１５図に示すような台形波となる。以上が、Ｐ２＝Ｐ１＋Δｔでの動作（パターン１の動作）である。
このような台形波形では、パルス幅を微少時間Δｔだけ延長した分、スイッチング素子Ｓ１ｂでの定常損失が増大することになるが、実施の形態２と同様にスイッチング素子Ｓ２ａ、Ｓ２ｂが高速動作を行うので、スイッチング素子Ｓ１ａ，Ｓ１ｂにはＩＧＢＴ等の素子が使用できる。そのため、損失を最小限に留めることができる。ＩＧＢＴには、一般に、ＭＯＳ−ＦＥＴ等に構造的に存在するオン抵抗がないため、定常状態（オン状態）での損失が少なく、パルス幅延長による損失増大が効果的に抑制できる。また、微少時間Δｔの延長期間中にはスイッチング素子Ｓ２ａ，Ｓ２ｂは既にオフ状態になっているため、高速応答のＭＯＳ−ＦＥＴを使用していても微少時間Δｔの延長による損失の増大は発生しない。
また、上記の動作説明では、Ｐ２＝Ｐ１＋Δｔとしているが、動作中に制御パルス信号Ｐ１，Ｐ２の関係を入れ替えて、Ｐ１＝Ｐ２＋Δｔとなるよう交互に発振制御をしても良い。この場合には、上記の動作説明における微少時間Δｔの期間中のスイッチング素子Ｓ２ａ，Ｓ２ｂのオン、オフの動作が逆転し、第１５図に示すループ２Ａで示した経路がループ２Ｂの経路になるだけで、同じ様に第１５図示す台形波が得られる。以上が、Ｐ１＝Ｐ２＋Δｔでの動作（パターン２の動作）である。
第１６図において、（１）は、ゲート・ドライブ信号Ｇ１を示している。（２）は、ゲート・ドライブ信号Ｇ２を示している。（３）は、極間電流ＩＷＥを示している。図中、左側のゲート・ドライブ信号Ｇ１，Ｇ２の関係がＰ２＝Ｐ１＋Δｔ（パターン１）の場合である。右側のゲート・ドライブ信号Ｇ１，Ｇ２の関係がＰ１＝Ｐ２＋Δｔ（パターン２）の場合である。極間信号ＩＷＥとしては、どちらも同様波形の台形波になっている。
このような台形波形で還流ループの経路を固定している場合、スイッチング素子Ｓ１ａ，Ｓ１ｂでは、スイッチング損失と定常損失の割合に差が生じるため、損失のバランスが不均衡となる。しかし、スイッチング素子Ｓ１ａ，Ｓ１ｂのそれぞれに個別に発振制御回路と加工電流オン時間設定回路とを備えたため、還流ループを交互に切り替えることができ、スイッチング素子の負荷電流による損失を集中させずにバランスよく分配させることができる。
この実施の形態４によれば、環流ドライブ方式を採用したので、間欠放電１パルス当たりの投入エネルギーを大きくすることができ、大電流を必要とする太線ワイヤ電極を用いた放電加工が可能となる。
実施の形態５．
第１７図は、この発明の実施の形態５である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第１７図では、実施の形態４（第１４図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態５に関わる部分を中心に説明する。
すなわち、この実施の形態５による電源制御回路は、実施の形態１（第１図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。この実施の形態５では、低損失のスイッチング素子Ｓ１ａ，Ｓ１ｂを互いに異なるオン動作時間でもってオン・オフ制御して各種の環流ループを形成する環流ドライブ方式の構成例（その２）が示されている。
構成要素としては、第１７図に示すように、実施の形態４（第１４図）に示した構成において、発振制御回路４ｂと加工電流オン時間設定回路１１ｂとを省略し、代わりに、パルス幅延長回路１３と切替回路１４とが設けられている。
数値制御装置（ＮＣ）８の出力は、発振制御回路４ａと加工電流オン時間設定回路１１ａとに与えられる他に、パルス幅延長回路１３と切替回路１４とにも与えられている。発振制御回路４ａの出力（制御パルス信号Ｐ１）は、パルス幅延長回路１３と切替回路１４とに与えられている。パルス幅延長回路１３は、入力された制御パルス信号Ｐ１のパルス幅を数値制御装置（ＮＣ）８からの指示に従って延長した制御パルス信号Ｐ２を生成し、切替回路１４に出力する。切替回路１４は、入力される制御パルス信号Ｐ１，Ｐ２の出力先（スイッチング素子Ｓ１ａ，Ｓ１ｂ）を数値制御装置（ＮＣ）８からの指示に従って切り替えるようになっている。
つまり、発生する制御パルス信号Ｐ１，Ｐ２は、パルス幅が常にＰ１＜Ｐ２の関係にあるが、切替器１４の作用によって実質的に実施の形態４と同様の動作が行えるようになっている。
次に、第１７図を参照して、実施の形態５による放電加工用電源装置の動作について説明する。第１７図において、極間が放電開始できる状態となったとき、加工電流オン時間設定回路１１ａにて設定された加工電流オン時間をパルス幅とする制御パルス信号Ｐ１が発振制御回路４ａからパルス幅延長回路１３と切替回路１４とに出力される。
延長回路１３は、数値制御装置８からの指令値によって発振制御回路４ａから出力された制御パルス信号Ｐ１のパルス幅を延長した制御パルス信号Ｐ２を切替回路１４に出力する。切替回路１４は、数値制御装置８からの指令に従って、入力された制御パルス信号Ｐ１，Ｐ２それぞれの出力先を駆動回路５ａ，５ｂのどちらかに切り替えて出力する。例えば、制御パルス信号Ｐ１は、駆動回路５ａに出力し、制御パルス信号Ｐ２は、駆動回路５ｂに出力したとする。
駆動回路５ａは、入力された制御パルス信号Ｐ１のパルス幅分だけ、スイッチング素子Ｓ１ａをオン駆動する。一方、同時に駆動回路５ｂは、入力された制御パルス信号Ｐ２のパルス幅分だけ、スイッチング素子Ｓ１ｂをオン駆動する。このとき、延長回路１３による制御パルス信号Ｐ１の延長時間をΔｔとすると、制御パルス信号Ｐ１と制御パルス信号Ｐ２との関係は、実施の形態４にて説明したのと同様に、Ｐ２＝Ｐ１＋Δｔとなる。
この場合、スイッチング素子Ｓ１ｂがスイッチング素子Ｓ１ａよりも延長時間Δｔだけ長い時間オン動作状態になるが、切替回路１４によって駆動回路５ａ，５ｂに出力する制御パルス信号Ｐ１，Ｐ２の関係を逆転することによって、スイッチング素子Ｓ１ａをスイッチング素子Ｓ１ｂよりも延長時間Δｔだけ長い時間オン動作状態にすることもできる。なお、実施の形態４にて説明したように、この延長時間Δｔは、数値制御装置８の指令によって任意に可変制御することができることは言うまでもない。
このように、実施の形態５によれば、パルス幅延長回路１３を設けたので、実施の形態４（第１４図）にて示した加工電流オン時間設定回路１１ｂと発振制御回路４ｂとを削除することができ、簡素な構成で実施の形態４と同様の作用効果が得られる。
実施の形態６．
第１８図は、この発明の実施の形態６である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第１８図では、実施の形態４（第１４図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態６に関わる部分を中心に説明する。
すなわち、この実施の形態５による電源制御回路は、実施の形態１（第１図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。この実施の形態６では、低損失のスイッチング素子Ｓ１ａ，Ｓ１ｂを互いに異なるオン動作時間でもってオン・オフ制御して各種の環流ループを形成する環流ドライブ方式の構成例（その３）が示されている。
構成要素としては、第１８図に示すように、実施の形態４（第１４図）に示した構成において、加工電流オン時間設定回路１２ａ，１２ｂが追加されている。
数値制御装置（ＮＣ）８の出力は、発振制御回路４ａ，４ｂと加工電流オン時間設定回路１１ａ，１１ｂとに与えられる他に、加工電流オン時間設定回路１２ａ，１２ｂにも与えられている。
加工電流オン時間設定回路１２ａは、数値制御装置（ＮＣ）８の指示に従って加工電流オン時間を設定し、その設定値を駆動回路６ａに出力する。駆動回路６ａは、放電検出回路３から開始指令パルス信号ＰＫが入力されると、それに応答して、加工電流オン時間設定回路１２ａが指定した加工電流オン時間をパルス幅とするゲート・ドライブ信号Ｇ２ａを発生し、スイッチング素子Ｓ２ａをオン駆動する。
加工電流オン時間設定回路１２ｂは、数値制御装置（ＮＣ）８の指示に従って加工電流オン時間設定回路１２ａとは異なる値の加工電流オン時間を設定し、その設定値を駆動回路６ｂに出力する。駆動回路６ｂは、放電検出回路３から開始指令パルス信号ＰＫが入力されると、それに応答して、加工電流オン時間設定回路１２ｂが指定した加工電流オン時間をパルス幅とするゲート・ドライブ信号Ｇ２ｂを発生し、スイッチング素子Ｓ２ｂをオン駆動する。
この構成によれば、スイッチング素子Ｓ２ａ，Ｓ２ｂに対する駆動回路６ａ，６ｂにも個別に加工電流オン時間設定回路１２ａ，１２ｂをそれぞれ設けたので、実施の形態４にて説明した低損失側の環流ドライブに加えて、高速動作側において環流ドライブが可能である。すなわち、スイッチング素子Ｓ１ａ、Ｓ１ｂをオフ動作状態にしたままスイッチング素子Ｓ２ａ，Ｓ２ｂのみを使用する場合に、スイッチング素子Ｓ２ａ，Ｓ２ｂのオン時間を変えて素子の負荷バランスを採ることができる。その結果、高速動作側のスイッチング素子のみを使用する場合でも、ある程度出力電流エネルギーが調節可能となり、放電電流許容値の小さいφ０．２ｍｍ以下の細線ワイヤ使用時や、大電流を投入できない仕上加工時においても加工電流エネルギーを適切に調整できる。
なお、加工電流オン時間設定回路１２ａ，１２ｂによる駆動回路６ａ，６ｂに対するオン時間設定によって、ドライブ応答動作に遅延が生じることはない。この実施の形態６では、実施の形態４への適用例を示したが、実施の形態５にも同様に適用できることは言うまでもない。
実施の形態７．
第１９図は、この発明の実施の形態７である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第１９図では、実施の形態４（第１４図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態７に関わる部分を中心に説明する。
すなわち、この実施の形態７による電源制御回路は、実施の形態１（第１図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。この実施の形態７では、放電開始時の放電状態（正常放電、即放電、短絡）に応じて極間に供給する電流パルスを、電流ピークの大きいものと小さいものとに切り替える場合の構成例（その１）が示されている。
第１９図に示すように、接続関係は第１４図に示した接続関係とは異なる部分があるが、構成要素としては、実施の形態４（第１４図）に示した構成において、放電状態判別回路１５と電流パルス選択回路１６とが追加されている。
第１９図において、放電検出回路３の出力は、発振制御回路４ａ，４ｂに与えられるとともに、放電状態判別回路１５にも与えられている。放電状態判別回路１５の出力は、電流パルス選択回路１６に与えられ、電流パルス選択回路１６の出力は、発振制御回路４ａ，４ｂに与えられている。発振制御回路４ａ，４ｂ、数値制御装置８と、加工電流オン時間設定回路１１ａ，１１ｂとの接続関係は、第１４図で示した構成と同様であるが、発振制御回路４ｂの出力（制御パルス信号Ｐ２）は、駆動回路５ａ，５ｂに与えられ、発振制御回路４ａの出力（制御パルス信号Ｐ１）は、駆動回路６ａ，６ｂに与えられている。実施の形態４（第１４図）にて説明したように、発振制御回路４ｂは、パルス幅の広い制御パルス信号ＢＰを発生し、発振制御回路４ａは、パルス幅の狭い制御パルス信号ＳＰを発生する。
放電状態判別回路１５は、放電検出回路３が検出した予備放電の情報を処理することによって極間の放電状態が、大電流を印加する正常放電状態であるか、繰り返す周波数が高くなる即放電状態もしくは短絡状態であるかを判別する。電流パルス選択回路１６は、放電状態判別回路１５の判別結果を受けて、発振制御回路４ａ，４ｂのどちらに発振指令を出力するかを選択する。具体的には、電流パルス選択回路１６は、放電状態判別回路１５の判別結果が、正常放電状態を示すときは、発振制御回路４ｂに発振指令を出力し、即放電状態もしくは短絡状態を示すときは、発振制御回路４ａに発振指令を出力するようになっている。
次に、第１９図、第２０図を参照して、実施の形態７による放電加工用電源装置の動作について説明する。なお、第２０図は、第１９図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。ここで、第２０図において、ｔｄは、無負荷時間である。（１）は、放電状態判別回路１５が正常放電状態、即放電状態、短絡状態の各状態の判別を行う電圧波形の例である。ここでは、無負荷時間ｔｄの長さに応じて判別する例が示されている。（２）は、スイッチング素子Ｓ２ａ，Ｓ２ｂの駆動する制御パルス信号ＳＰの発生タイミングを示している。（３）は、スイッチング素子Ｓ１ａ，Ｓ１ｂの駆動する制御パルス信号ＢＰの発生タイミングを示している。（４）は、極間に供給される電流パルスの波形を示している。
まず、加工電流オン時間設定回路１１ａ、１１ｂには、それぞれ数値制御装置８を通じ、ワイヤ放電加工の加工条件の１パラメータとして予め制御パルス信号ＳＰ，ＢＰのパルス幅が設定されている。前述したように、制御パルス信号ＳＰ，ＢＰのパルス幅は、ＢＰ＞ＳＰという関係で設定されている。これは、加工速度やワイヤ断線防止の観点から定められる。
放電状態判別回路１５は、放電検出回路３が検出した予備放電の間隔が広く、無負荷時間ｔｄがｔｄ＞１μｓ〜２μｓ程度と長い場合は、正常放電が発生したと判定する。一方、放電状態判別回路１５は、放電検出回路３が検出した予備放電の間隔が狭く、無負荷時間がｔｄ＜１μｓ〜２μｓと短い場合は、短絡もしくは即放電が発生したと判断する。
電流パルス選択回路１６は、放電状態判別回路１５の判別結果が即放電状態もしくは短絡状態を示すときは、発振制御回路４ａに発振指令を出力する。その結果、パルス幅の狭い制御パルス信号ＳＰによって高速動作用のスイッチング素子Ｓ２ａ，Ｓ２ｂを駆動するゲート・ドライブ信号Ｇ２ａ，Ｇ２ｂが発生し、スイッチング素子Ｓ２ａ，Ｓ２ｂが制御パルス信号ＳＰのパルス幅内オン動作を行い、即放電状態もしくは短絡状態にある極間に、第２０図（４）に示すように、電流ピークの小さい電流パルスが供給される。
また、電流パルス選択回路１６は、放電状態判別回路１５の判別結果が正常放電状態を示すときは、発振制御回路４ｂに発振指令を出力する。その結果、パルス幅の広い制御パルス信号ＢＰによって低損失動作用のスイッチング素子Ｓ１ａ，Ｓ１ｂを駆動するゲート・ドライブ信号Ｇ１ａ，Ｇ１ｂが発生し、スイッチング素子Ｓ１ａ，Ｓ１ｂが制御パルス信号ＢＰのパルス幅内オン動作を行い、正常放電状態にある極間、第２０図（４）に示すように、電流ピークの大きい電流パルスが供給される。
このように、極間には、正常放電が発生した場合には、パルス幅の広い制御パルス信号ＢＰによって大電流ピークが供給され、短絡もしくは即放電が発生した場合には、パルス幅の狭い制御パルス信号ＳＰによって小電流ピークが供給される。このとき、大電流ピーク供給時には、低損失特性に優れるスイッチング素子Ｓ１ａ、Ｓ１ｂが選択され、小電流ピーク供給時には高速動作特性に優れるスイッチング素子Ｓ２ａ、Ｓ２ｂが選択される。
前述したように、ワイヤ放電加工では、放電周波数の高い状態においては、正常放電の発生比率が１／３〜１／２程度であるので、放電周波数が１００ｋＨｚであっても、大電流ピークの必要な正常放電の発生周波数は５０ｋＨｚ以下となる。そこで、実施の形態７では、極間の放電開始時での放電状態に応じて供給する電流パルスを切り替える場合に、高周波動作に不適である正常放電の発生時には、低損失であるスイッチング素子Ｓ１ａ、Ｓ１ｂを使用して大電流ピークを供給できるようにした。一方、短絡や即放電といった無負荷時間が極端に短く放電サイクルが高いが放電現象的には大電流ピークが印加できない状態においては、高速動作に優れ高周波動作に対応可能なスイッチング素子Ｓ２ａ、Ｓ２ｂを使用して小電流ピークを供給できるようにした。
したがって、大電流かつ高速動作を両立した高速加工が実現可能となる。また特性の異なるスイッチング回路を組み合わせて使用するので、スイッチング素子の数を少なくすることができ、発熱量を少なくすることができる。さらに、低損失側のスイッチング回路の繰り返し周波数を１／２〜１／３に押さえることができるので、より大電流かつ低損失の素子（ＩＧＢＴ等）が使用可能となる。
実施の形態８．
第２１図は、この発明の実施の形態８である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第２１図では、実施の形態７（第１９図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態７に関わる部分を中心に説明する。
すなわち、この実施の形態８による電源制御回路は、実施の形態１（第１図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。この実施の形態８では、放電開始時の放電状態（正常放電、即放電、短絡）に応じて極間に供給する電流パルスを、電流ピークの大きいものと小さいものとに切り替える場合の構成例（その２）が示されている。
第２１図に示すように、実施の形態７（第１９図）に示した構成において、電流パルス選択回路１６に代えて、電流パルス停止回路１７が設けられている。但し、電流パルス停止回路１７の出力は、発振制御回路４ｂにのみ与えられている。電流パルス停止回路１７は、放電状態判別回路１５の判別結果が、即放電状態もしくは短絡状態を示すときは、発振制御回路４ｂに発振停止指令を出力するようになっている。電流パルス停止回路１７は、放電状態判別回路１５の判別結果が正常放電の場合には何もしない。
次に、第２１図、第２２図を参照して、実施の形態８による放電加工用電源装置の動作について説明する。なお、第２２図は、第２１図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。第２２図での各項目の内容は、第２０図にて説明した通りである。
放電状態判別回路１５は、放電検出回路３が検出した予備放電の間隔が広く、無負荷時間ｔｄがｔｄ＞１μｓ〜２μｓ程度と長い場合は、正常放電が発生したと判定する。一方、放電状態判別回路１５は、放電検出回路３が検出した予備放電の間隔が狭く、無負荷時間がｔｄ＜１μｓ〜２μｓと短い場合は、短絡もしくは即放電が発生したと判断する。
電流パルス停止回路１７は、放電状態判別回路１５の判別結果が、即放電状態もしくは短絡状態を示すときに、発振制御回路４ｂに発振停止指令を出力する。したがって、放電検出回路３が検出した予備放電の状態が正常放電であるときは、発振制御回路４ａ，４ｂは、実施の形態４（第１４図）にて説明したように順次動作するので、低損失のスイッチング素子Ｓ１ａ，Ｓ１ｂと高速動作に優れるスイッチング素子Ｓ２ａ，Ｓ２ｂとが順次に駆動される。
一方、放電検出回路３が検出した予備放電の状態が即放電状態もしくは短絡状態であるときは、発振制御回路４ａのみが動作し、高速動作に優れるスイッチング素子Ｓ２ａ，Ｓ２ｂのみが駆動される。
その結果、第２２図に示すように、極間に正常放電が発生した場合には、制御パルス信号ＢＰによる大電流ピークと制御パルス信号ＳＰによる小電流ピークとが供給される。一方、極間に短絡もしくは即放電が発生した場合には、制御パルス信号ＳＰによる小電流ピークが供給される。
このように、実施の形態８では、極間の放電開始時での放電状態に応じて供給する電流パルスを切り替える場合に、高周波動作に不適である正常放電の発生時には、低損失であるスイッチング素子Ｓ１ａ、Ｓ１ｂを使用して大電流ピークを供給することと、高速応答に優れるスイッチング素子Ｓ２ａ、Ｓ２ｂを使用して小電流ピークを供給することとを順次に選択するようにした。一方、短絡や即放電といった無負荷時間が極端に短く放電サイクルが高いが放電現象的には大電流ピークが印加できない状態においては、低損失のスイッチング素子Ｓ１ａ，Ｓ１ｂの動作を停止し、高速動作に優れ高周波動作に対応可能なスイッチング素子Ｓ２ａ、Ｓ２ｂのみを使用して小電流ピークを供給できるようにした。
したがって、大電流かつ高速動作を両立した高速加工が実現することに加え、アーク切れのない安定した高速加工が可能となる。また、実施の形態７と同様の作用効果が得られる。
【産業上の利用可能性】  この発明は、大電流で、かつ高速にワイヤ放電加工を行うワイヤ放電加工装置の放電加工用電源装置として用いるのに好適である。
【図１】
2004007132.tif 000003
【図２】
2004007132.tif 000004
【図３】
2004007132.tif 000005
【図４】
2004007132.tif 000006
【図５】
2004007132.tif 000007
【図６】
2004007132.tif 000008
【図７】
2004007132.tif 000009
【図８】
2004007132.tif 000010
【図９】
2004007132.tif 000011
【図１０】
2004007132.tif 000012
【図１１】
2004007132.tif 000013
【図１２】
2004007132.tif 000014
【図１３】
2004007132.tif 000015
【図１４】
2004007132.tif 000016
【図１５】
2004007132.tif 000017
【図１６】
2004007132.tif 000018
【図１７】
2004007132.tif 000019
【図１８】
2004007132.tif 000020
【図１９】
2004007132.tif 000021
【図２０】
2004007132.tif 000022
【図２１】
2004007132.tif 000023
【図２２】
2004007132.tif 000024
【手続補正書】
【提出日】平成16年1月21日(2004.1.21)
【手続補正００１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間に放電パルス電流を供給するスイッチング回路を備える放電加工用電源装置において、
前記極間での放電開始の検出信号に応答して所定パルス幅の制御パルス信号を発生するパルス幅制御手段を備えるとともに、
前記スイッチング回路は、
前記制御パルス信号を並列に受ける２つのスイッチング回路であって、前記制御パルス信号を受けて生成した第１駆動パルス信号に従ってスイッチング動作を行う高速動作に適したスイッチング素子を含む第１スイッチング回路と、前記制御パルス信号を受けて生成した第２駆動パルス信号に従って前記第１スイッチング回路の動作開始後に重複期間を有してスイッチング動作を行う低速動作に適したスイッチング素子を含む第２スイッチング回路とで構成される、
ことを特徴とする放電加工用電源装置。
【手続補正００２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項２
【補正方法】変更
【補正の内容】
【請求項２】
前記スイッチング回路は、
前記極間での放電開始の検出信号に応答して生成した駆動パルス信号に従ってスイッチング動作を行う高速動作に適したスイッチング素子と低速動作に適したスイッチング素子とのいずれか一方を含む第１スイッチング回路と、  前記制御パルス信号を受けて生成した第２駆動パルス信号に従って前記第１スイッチング回路の動作期間と重複期間を有してスイッチング動作を行う低速動作に適したスイッチング素子を含む第２スイッチング回路とで構成される、
ことを特徴とする請求の範囲第１項に記載の放電加工用電源装置。
【手続補正００３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項５
【補正方法】変更
【補正の内容】
【請求項５】
前記スイッチング回路は、
前記放電開始の検出信号に応答して生成した駆動パルス信号に従ってスイッチング動作を行う高速動作に適したスイッチング素子を含む第１スイッチング回路と、前記第１スイッチング回路の動作開始後に重複期間を有してスイッチング動作を行うように制御される低速動作に適したスイッチング素子を含む第２スイッチング回路とで構成され、
前記パルス幅制御手段は、前記発生する制御パルス信号のパルス幅を前記第２スイッチング回路において対向するスイッチング素子間で互いに異なる値に制御する、
ことを特徴とする請求の範囲第１項に記載の放電加工用電源装置。
【手続補正００４】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１０
【補正方法】変更
【補正の内容】
【請求項１０】
前記第１駆動パルス信号のパルス幅は、前記制御パルス信号のパルス幅よりも小さい固定のパルス幅であり、前記第２駆動パルス信号のパルス幅は、前記第１駆動パルス信号のパルス幅よりも大きい関係を維持して前記制御パルス信号のパルス幅を放電開始前に外部から変更設定する手段による操作によって変更設定できるようになっている、
ことを特徴とする請求の範囲第１項に記載の放電加工用電源装置。
【手続補正００５】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
容量スイッチング素子は、一般的にＯＮ抵抗が大きいため、ＯＮ時間が長くなると熱損失が極端に増え、放熱処理にコストがかかる。
この発明は、上記に鑑みてなされたもので、スイッチング回路を２種類の特性の異なるスイッチング回路によって構成し、これによって大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができ、併せてスイッチング素子の数や発熱量を少なくすることができる放電加工用電源装置を得ることを目的とする。
発明の開示
この発明では、電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間に放電パルス電流を供給するスイッチング回路を備える放電加工用電源装置において、前記極間での放電開始の検出信号に応答して所定パルス幅の制御パルス信号を発生するパルス幅制御手段を備えるとともに、前記スイッチング回路は、前記制御パルス信号を並列に受ける２つのスイッチング回路であって、前記制御パルス信号を受けて生成した第１駆動パルス信号に従ってスイッチング動作を行う高速動作に適したスイッチング素子を含む第１スイッチング回路と、前記制御パルス信号を受けて生成した第２駆動パルス信号に従って前記第１スイッチング回路の動作開始後に重複期間を有してスイッチング動作を行う低速動作に適したスイッチング素子を含む第２スイッチング回路とで構成されることを特徴とする。
この発明によれば、高速動作に適したスイッチング素子を含む第１スイッチング回路と、低速動作に適したスイッチング素子を含む第２スイッチング回路とを同一放電電流パルス発生期間内で、放電電流が継続するように順次駆動することができるので、大電流かつ高周波の間欠放電電流を発生することができる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。


【手続補正００６】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
つぎの発明は、上記の発明において、前記スイッチング回路は、前記極間での放電開始の検出信号に応答して生成した駆動パルス信号に従ってスイッチング動作を行う高速動作に適したスイッチング素子と低速動作に適したスイッチング素子とのいずれか一方を含む第１スイッチング回路と、  前記制御パルス信号を受けて生成した第２駆動パルス信号に従って前記第１スイッチング回路の動作期間と重複期間を有してスイッチング動作を行う低速動作に適したスイッチング素子を含む第２スイッチング回路とで構成されることを特徴とする。
この発明によれば、第１スイッチング回路は、制御パルス信号を発生する処理時間分、第２スイッチング回路よりも速くスイッチングを行う。したがって、より高速の動作を実現することができる。また、第１スイッチング回路は、高速動作に適したスイッチング素子と低速動作に適したスイッチング素子とのいずれでも用いることができるので、使用素子の選択範囲を広くすることができる。
つぎの発明は、上記の発明において、前記第１スイッチング回路は、高速動作に適したスイッチング素子を含むスイッチング回路である場合には、前記放電開始の検出信号が前記高速動作に適したスイッチング素子の制御端に直接印加されることを特徴とする。
この発明によれば、第１スイッチング回路では、スイッチング素子の駆動手段を省略することができ、構成の簡素化が図れる。
つぎの発明は、上記の発明において、前記第１スイッチング回路は、前記放電開始の検出信号を受けてパルス幅が互いに異なる駆動パルス信号を発生する複数の駆動回路と、外部からの指令に基づき前記複数の駆動回路のいずれか一つが出力する駆動パルス信号を選択して前記スイッチング素子の制御端に印加する選択回路とを備えたことを特徴とする。
この発明によれば、高速動作を行うスイッチング素子の駆動時間を任意に可変制御することができる。
つぎの発明は、上記の発明において、前記スイッチング回路は、前記放電開始の検出信号に応答して生成した駆動パルス信号に従ってスイッチング動作を行う


【手続補正００７】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
高速動作に適したスイッチング素子を含む第１スイッチング回路と、前記第１スイッチング回路の動作開始後に重複期間を有してスイッチング動作を行うように制御される低速動作に適したスイッチング素子を含む第２スイッチング回路とで構成され、前記パルス幅制御手段は、前記発生する制御パルス信号のパルス幅を前記第２スイッチング回路において対向するスイッチング素子間で互いに異なる値に制御することを特徴とする。
この発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路を用いて、間欠放電１パルス当たりの投入エネルギーが大きい環流ドライブ方式を実現することができる。したがって、大電流を必要とする太線ワイヤ電極を用いたワイヤ放電加工が可能となる。
つぎの発明は、上記の発明において、前記パルス幅制御手段は、前記対向するスイッチング素子の一方が導通状態になる期間を与える第１パルス幅に設定した制御パルス信号を発生し、前記一方のスイッチング素子の駆動手段に与える第１設定手段と、前記対向するスイッチング素子の他方が導通状態になる期間を与える前記第１パルス幅とは異なる値の第２パルス幅に設定した制御パルス信号を発生し、前記他方のスイッチング素子の駆動手段に与える第２設定手段とを備えたことを特徴とする。
この発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子毎に異なるパルス幅の制御パルス信号を発生することができる。
つぎの発明は、上記の発明において、前記パルス幅制御手段は、第１パルス幅に設定した制御パルス信号を発生する設定手段と、前記第１パルス幅を延長した第２パルス幅の制御パルス信号を出力する延長手段と、外部からの指令に従い前記対向するスイッチング素子それぞれを駆動する駆動手段に対し、それぞれのスイッチング素子を導通状態にするパルス幅を持つ制御パルス信号として、前記第１パルス幅を持つ制御パルス信号と前記第２パルス幅を持つ制御パルス信号とを切り替えて出力する切替手段とを備えたことを特徴とする。
この発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子に対し、外部からの指令に従って、異なるパルス幅の制御パルス信号を与えることができる。
つぎの発明は、上記の発明において、前記パルス幅制御手段は、前記対向する


【手続補正００８】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
この発明によれば、高速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、適切に設定されたパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することができるので、素子の負荷バランスを採ることができる。
つぎの発明は、上記の発明において、前記第１駆動パルス信号のパルス幅は、前記制御パルス信号のパルス幅よりも小さい固定のパルス幅であり、前記第２駆動パルス信号のパルス幅は、前記第１駆動パルス信号のパルス幅よりも大きい関係を維持して前記制御パルス信号のパルス幅を放電開始前に外部から変更設定する手段による操作によって変更設定できるようになっていることを特徴とする。
この発明によれば、制御パルス信号のパルス幅を放電開始前に外部から変更設定することによって低速動作に適するスイッチング素子のオン動作時間を外部から任意に設定することができる。
つぎの発明は、電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間での放電開始に応答して、第１パルス幅の制御パルス信号を発生する第１パルス幅制御手段、および前記第１パルス幅とは異なる値の第２パルス幅の制御パルス信号を発生する第２パルス幅制御手段と、前記第１パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、低速動作に適したスイッチング素子を含む第１スイッチング回路と、前記第２パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、高速動作に適したスイッチング素子を含む第２スイッチング回路と、前記極間での放電開始時の放電状態が、正常放電状態と即放電状態と短絡状態とのいずれであるかを判別する放電状態判別手段と、前記放電状態判別手段の判別結果が、正常放電状態を示すときは前記第１パルス幅制御手段に出力指示を出し、即放電状態ないしは短絡状態を示すときは前記第２パルス幅制御手段に出力指示を出す電流パルス選択手段とを備えたことを特徴とする。
この発明によれば、大電流を印加する正常放電時では、低速動作に適したスイッチング回路を動作させ、繰り返す周波数が高くなる短絡や即放電時では、高速動作に適したスイッチング回路を動作させることができる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特


【手続補正００９】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
に適した素子であるので、遅延時間ｔｓ１は小さく、オン動作状態にある期間（ｔ２（ｏｎ））も小さくてよい。したがって、第７図（５）（７）に示すように、スイッチング素子Ｓ１ａ，Ｓ１ｂの遅延時間ｔｓ１と、スイッチング素子Ｓ２ａ，Ｓ２ｂの遅延時間ｔｓ２とは、ｔｓ１＞ｔｓ２となっている。
また、第７図（４）（６）に示すように、駆動パルス信号ＰＤ１，ＰＤ２のパルス幅は、ＰＤ１＞ＰＤ２となっている。なお、駆動パルス信号ＰＤ１のパルス幅は、発振制御回路４が出力する制御パルス信号ＰＣのパルス幅と同じパルス幅を持っているが、終了時刻は外部から変更設定できるようになっている。一方、駆動パルス信号ＰＤ２のパルス幅は、その役割から固定値を用いてよい。
その結果、第７図（８）に示すように、極間電流ＩＭＥとして、最初に時間ｔｒ２（ｔｋ＋ｔｃ＋ｔｄ＋ｔｓ２＝ｔｒ２）の経過後にスイッチング素子Ｓ２ａ，Ｓ２ｂを流れる電流ＩＭＥ２が現れ、その後、時間ｔｒ１（ｔｋ＋ｔｃ＋ｔｄ＋ｔｓ１＝ｔｒ１）の経過後にスイッチング素子Ｓ１ａ，Ｓ１ｂを流れる電流ＩＭＥ１が現れることになる。この電流ＩＭＥ２は、従来例で説明した放電維持電流ＩＷＥ２２に対応し、電流ＩＭＥ１は、従来例で説明した大電流の放電加工電流ＩＷＥ１１に対応していることが解る。
そして、スイッチング素子Ｓ１ａ，Ｓ１ｂがオン動作状態にある期間（ｔ１（ｏｎ））と、スイッチング素子Ｓ２ａ，Ｓ２ｂがオン動作状態にある期間（ｔ２（ｏｎ））との時間位置と大きさを調節することによって、第７図（８）に示すように、放電維持電流ＩＷＥ２と放電加工電流ＩＷＥ１とが大きな重なり部分を持つように発生させることができる。
第８図では、以上説明した極間電流ＩＷＥに関わる部分の動作波形が抜き出して示されている。第８図において、所定の極間電圧ＶＷＥが極間に印加されると（１）、放電開始電流ＩＷＥ０が流れ（２）、放電検出回路３が極間電圧ＶＷＥの低下を検出した放電開始時刻ｔ０に開始指令パルス信号ＰＫを出力する（３）。放電開始時刻ｔ０から時間ｔｒ２を経過した時点は、放電開始電流ＩＷＥ０がピーク値を過ぎた当たりになっている（９）。


【手続補正０１０】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
Ｓ２ａ，Ｓ２ｂを異なる特性のスイッチング素子で構成する。例えば、第１図に示すスイッチング素子１（ＦＥＴ１）とスイッチング素子４（ＩＧＢＴ）とを組み合わせて使用するようにした。その結果、上記した問題が解決され、少ないスイッチング素子数で特性３８に示すように高速応答かつ大電流低損失な放電加工電源装置を実現することができる。
なお、特性３９は、従来例で説明した第１図のスイッチング素子２（ＦＥＴ２）を使用した回路構成における加工速度と発熱量との関係を示すが、この発明によって得られる特性３８との比較から、この発明では、３００ｍｍ２／ｍｉｎの加工速度時での発熱量が約２／３と大幅に低減できたことが解る。
このように、実施の形態１によれば、放電加工における予備放電から加工電流投入までの遅延時間の期間中、極間に形成された導電路を消滅させることなく安定的に維持し続け得るようにしたので、加工電流投入失敗による加工効率の低下が防止できる。電極線の不要な断線も抑制することができる。したがって、加工効率や加工速度を向上させることができる。
また、予備放電から滑らかに加工電流を投入することができるので、加工面の荒れを抑制し、加工精度や加工品質を向上させることができる。さらに、スイッチング応答時間の比較的低速な大容量素子も使用できるようになったので、素子数が低減できる。その結果、電源装置自体も小型化が図れ、安価に提供できる。加えて、単一のスイッチング回路では実現できない大電流かつ高周波スイッチング動作が両立可能となるので、太線ワイヤ電極を使用した高速加工が可能となる。
実施の形態２．
第１０図は、この発明の実施の形態２である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第１０図では、実施の形態１（第６図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。
すなわち、この実施の形態２による電源制御回路は、実施の形態１（第１図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，


【手続補正０１１】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
ライブ回路５ａ，５ｂに出力する（第１１図（３））。
これによって、ドライブ回路５ａ，５ｂは、遅延時間ｔｋ＋ｔｃ＋ｔｄ後に所定パルス幅を持つ駆動パルス信号ＰＤ１をスイッチング素子Ｓ１ａ，Ｓ１ｂに出力しオン駆動する（第１１図（４））。スイッチング素子Ｓ１ａ，Ｓ１ｂは、遅延時間ｔｓ１後に、一定期間ｔ１（ｏｎ）だけオン動作状態になる（第１１図（５））。スイッチング素子Ｓ１ａ，Ｓ１ｂを流れる電流ＩＷＥ１は、浮遊インダクタンスＬ１，Ｌ２を通って極間に現れるので、一定期間ｔ１（ｏｎ）内、ある傾きを持って上昇を続け、一定期間ｔ１（ｏｎ）の終了と同時に下降に転ずる（第１１図（８））。
一方、ドライブ回路６ａ，６ｂは、遅延時間ｔｋ＋ｔｄ後に所定パルス幅を持つ駆動パルス信号ＰＤ２をスイッチング素子Ｓ２ａ，Ｓ２ｂに出力しオン駆動する（第１１図（６））。スイッチング素子Ｓ２ａ，Ｓ２ｂは、遅延時間ｔｓ２後に、一定期間ｔ２（ｏｎ）だけオン動作状態になる（第１１図（７））。スイッチング素子Ｓ２ａ，Ｓ２ｂを流れる電流ＩＷＥ２は、浮遊インダクタンスＬ１，Ｌ２を通って極間に現れるので、一定期間ｔ２（ｏｎ）内、ある傾きを持って上昇を続け、一定期間ｔ２（ｏｎ）の終了と同時に下降に転ずる（第１１図（８））。
駆動パルス信号ＰＤ１，ＰＤ２のパルス幅は、実施の形態１と同様に、ＰＤ１＞ＰＤ２となっている（第１１図（４）（６））。駆動パルス信号ＰＤ１のパルス幅は、発振制御回路４が出力する制御パルス信号ＰＣのパルス幅と同じパルス幅を持っているが、終了時刻は外部から変更設定できる。一方、駆動パルス信号ＰＤ２のパルス幅は、その役割から固定値を用いてよい。
また、スイッチング素子Ｓ１ａ，Ｓ１ｂの遅延時間ｔｓ１と、スイッチング素子Ｓ２ａ，Ｓ２ｂの遅延時間ｔｓ２とは、実施の形態１と同様に、ｔｓ１＞ｔｓ２となっている（第１１図（５）（７））。
この実施の形態２では、スイッチング素子Ｓ２ａ，Ｓ２ｂは、発振制御回路４での遅延時間ｔｃを省略したタイミングでオン動作を行うので、スイッチング素子Ｓ１ａ，Ｓ１ｂよりも少なくとも遅延時間ｔｃの分だけ速くオン動作状態にな


【手続補正０１２】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
制御回路の構成を示すブロック図である。なお、第１３図では、実施の形態２（第１０図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態３に関わる部分を中心に説明する。
すなわち、この実施の形態３による電源制御回路は、実施の形態１（第１図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。構成要素は、第１３図に示すように、実施の形態２（第１０図）に示した構成に加えて、ドライブ回路７ａ，７ｂと、数値制御装置８と、切替器９とが追加されている。
ドライブ回路７ａ，７ｂの入力信号は、ドライブ回路６ａ，６ｂと同様に、放電検出回路３が出力する開始指令パルス信号ＰＫである。ドライブ回路６ａの出力（駆動パルス信号ＰＤ２）とドライブ回路７ａの出力（駆動パルス信号ＰＤ３）が一組として切替器９に入力されている。また、ドライブ回路６ｂの出力（駆動パルス信号ＰＤ２）とドライブ回路７ａｂ出力（駆動パルス信号ＰＤ３）が一組として切替器９に入力されている。
切替器９は、外部の数値制御装置８からの指示に従って、ドライブ回路６ａの出力（駆動パルス信号ＰＤ２）とドライブ回路７ａの出力（駆動パルス信号ＰＤ３）のいずれか一方を選択してスイッチング素子Ｓ２ａに与え、ドライブ回路６ｂの出力（駆動パルス信号ＰＤ２）とドライブ回路７ａｂ出力（駆動パルス信号ＰＤ３）のいずれか一方を選択してスイッチング素子Ｓ２ｂに与えるように動作する。
ここで、ドライブ回路６ａ，７ａで生成するスイッチング素子Ｓ２ａをオン駆動する時間は、予め設定されている一定時間であるが、ドライブ回路６ａとドライブ回路７ａでは、その一定時間が異なった設定になっている。したがって、スイッチング素子Ｓ２ａのオン駆動についてドライブ回路６ａとドライブ回路７ａを切替器９によって切り替えることによって、スイッチング素子Ｓ２ａのオン時間を変更することができる。
これと同様に、ドライブ回路６ｂ，７ｂで生成するスインチング素子Ｓ２ｂを


【手続補正０１３】
【補正対象書類名】図面
【補正対象項目名】図１９
【補正方法】変更
【補正の内容】
【図１９】
2004007132.tif 000025
【手続補正書】
【提出日】平成17年4月4日(2005.4.4)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】          明細書
【特許請求の範囲】
【請求項１】  電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間に放電パルス電流を供給するスイッチング回路を備える放電加工用電源装置において、
前記極間での放電開始の検出信号に応答して所定パルス幅の制御パルス信号を発生するパルス幅制御手段を備えるとともに、
前記スイッチング回路は、
前記制御パルス信号を並列に受ける２つのスイッチング回路であって、前記制御パルス信号を受けて生成した第１駆動パルス信号に従ってスイッチング動作を行う高速動作に適したスイッチング素子を含む第１スイッチング回路と、前記制御パルス信号を受けて生成した第２駆動パルス信号に従って前記第１スイッチング回路の動作開始後に重複期間を有してスイッチング動作を行う低速動作に適したスイッチング素子を含む第２スイッチング回路とで構成される、
ことを特徴とする放電加工用電源装置。
【請求項２】  電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間に放電パルス電流を供給するスイッチング回路を備える放電加工用電源装置において、
前記極間での放電開始の検出信号に応答して所定パルス幅の制御パルス信号を発生するパルス幅制御手段を備えるとともに、
前記スイッチング回路は、
前記極間での放電開始の検出信号に応答して生成した駆動パルス信号に従ってスイッチング動作を行う高速動作に適したスイッチング素子と低速動作に適したスイッチング素子とのいずれか一方を含む第１スイッチング回路と、
前記制御パルス信号を受けて生成した第２駆動パルス信号に従って前記第１スイッチング回路の動作期間と重複期間を有してスイッチング動作を行う低速動作に適したスイッチング素子を含む第２スイッチング回路とで構成される、
ことを特徴とする放電加工用電源装置。
【請求項３】  前記第１スイッチング回路は、高速動作に適したスイッチング素子を含むスイッチング回路である場合には、前記放電開始の検出信号が前記高速動作に適したスイッチング素子の制御端に直接印加されることを特徴とする請求の範囲第２項に記載の放電加工用電源装置。
【請求項４】  前記第１スイッチング回路は、
前記放電開始の検出信号を受けてパルス幅が互いに異なる駆動パルス信号を発生する複数の駆動回路と、
外部からの指令に基づき前記複数の駆動回路のいずれか一つが出力する駆動パルス信号を選択して前記スイッチング素子の制御端に印加する選択回路と、
を備えたことを特徴とする請求の範囲第２項に記載の放電加工用電源装置。
【請求項５】  前記スイッチング回路は、
前記放電開始の検出信号に応答して生成した駆動パルス信号に従ってスイッチング動作を行う高速動作に適したスイッチング素子を含む第１スイッチング回路と、前記第１スイッチング回路の動作開始後に重複期間を有してスイッチング動作を行うように制御される低速動作に適したスイッチング素子を含む第２スイッチング回路とで構成され、
前記パルス幅制御手段は、前記発生する制御パルス信号のパルス幅を前記第２スイッチング回路において対向するスイッチング素子間で互いに異なる値に制御する、
ことを特徴とする請求の範囲第１項に記載の放電加工用電源装置。
【請求項６】  前記パルス幅制御手段は、
前記対向するスイッチング素子の一方が導通状態になる期間を与える第１パルス幅に設定した制御パルス信号を発生し、前記一方のスイッチング素子の駆動手段に与える第１設定手段と、
前記対向するスイッチング素子の他方が導通状態になる期間を与える前記第１パルス幅とは異なる値の第２パルス幅に設定した制御パルス信号を発生し、前記他方のスイッチング素子の駆動手段に与える第２設定手段と、
を備えたことを特徴とする請求の範囲第５項に記載の放電加工用電源装置。
【請求項７】  前記パルス幅制御手段は、
第１パルス幅に設定した制御パルス信号を発生する設定手段と、
前記第１パルス幅を延長した第２パルス幅の制御パルス信号を出力する延長手段と、
外部からの指令に従い前記対向するスイッチング素子それぞれを駆動する駆動手段に対し、それぞれのスイッチング素子を導通状態にするパルス幅を持つ制御パルス信号として、前記第１パルス幅を持つ制御パルス信号と前記第２パルス幅を持つ制御パルス信号とを切り替えて出力する切替手段と、
を備えたことを特徴とする請求の範囲第５項に記載の放電加工用電源装置。
【請求項８】  前記パルス幅制御手段は、
前記対向するスイッチング素子の一方が導通状態になる期間を与える第１パルス幅に設定した制御パルス信号を発生し、前記一方のスイッチング素子の駆動手段に与える第１設定手段と、
前記対向するスイッチング素子の他方が導通状態になる期間を与える前記第１パルス幅とは異なる値の第２パルス幅に設定した制御パルス信号を発生し、前記他方のスイッチング素子の駆動手段に与える第２設定手段と、を備え、さらに、
前記第１スイッチング回路において対向するスイッチング素子のそれぞれを導通状態にする期間を与えるパルス幅を設定する第３設定手段を備え、
前記第１スイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、前記放電開始の検出信号を受けて、前記第３設定手段が設定したパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動する、
ことを特徴とする請求の範囲第５項に記載の放電加工用電源装置。
【請求項９】  前記パルス幅制御手段は、
第１パルス幅に設定した制御パルス信号を発生する第１設定手段と、
前記第１パルス幅を延長した第２パルス幅の制御パルス信号を出力する延長手段と、
外部からの指令に従い前記対向するスイッチング素子それぞれを駆動する駆動手段に対し、それぞれのスイッチング素子を導通状態にするパルス幅を持つ制御パルス信号として、前記第１パルス幅を持つ制御パルス信号と前記第２パルス幅を持つ制御パルス信号とを切り替えて出力する切替手段と、を備え、さらに、
前記第１スイッチング回路において対向するスイッチング素子のそれぞれを導通状態にする期間を与えるパルス幅を設定する第２設定手段を備え、
前記第１スイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、前記放電開始の検出信号を受けて、前記第２設定手段が設定したパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動する、
ことを特徴とする請求の範囲第５項に記載の放電加工用電源装置。
【請求項１０】  前記第１駆動パルス信号のパルス幅は、前記制御パルス信号のパルス幅よりも小さい固定のパルス幅であり、前記第２駆動パルス信号のパルス幅は、前記第１駆動パルス信号のパルス幅よりも大きい関係を維持して前記制御パルス信号のパルス幅を放電開始前に外部から変更設定する手段による操作によって変更設定できるようになっている、
ことを特徴とする請求の範囲第１項に記載の放電加工用電源装置。
【請求項１１】  電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間での放電開始に応答して、第１パルス幅の制御パルス信号を発生する第１パルス幅制御手段、および前記第１パルス幅とは異なる値の第２パルス幅の制御パルス信号を発生する第２パルス幅制御手段と、
前記第１パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、低速動作に適したスイッチング素子を含む第１スイッチング回路と、
前記第２パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、高速動作に適したスイッチング素子を含む第２スイッチング回路と、
前記極間での放電開始時の放電状態が、正常放電状態と即放電状態と短絡状態とのいずれであるかを判別する放電状態判別手段と、
前記放電状態判別手段の判別結果が、正常放電状態を示すときは前記第１パルス幅制御手段に出力指示を出し、即放電状態ないしは短絡状態を示すときは前記第２パルス幅制御手段に出力指示を出す電流パルス選択手段と、
を備えたことを特徴とする放電加工用電源装置。
【請求項１２】  前記制御パルス信号のパルス幅を放電開始前に外部から変更設定を行う手段を備えたことを特徴とする請求の範囲第１１項に記載の放電加工用電源装置。
【請求項１３】
電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間での放電開始に応答して、第１パルス幅の制御パルス信号を発生する第１パルス幅制御手段、および前記第１パルス幅とは異なる値の第２パルス幅の制御パルス信号を発生する第２パルス幅制御手段と、
前記第１パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、低速動作に適したスイッチング素子を含む第１スイッチング回路と、
前記第２パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、高速動作に適したスイッチング素子を含む第２スイッチング回路と、
前記極間での放電開始時の放電状態が、正常放電状態と即放電状態と短絡状態とのいずれであるかを判別する放電状態判別手段と、
前記放電状態判別手段の判別結果が即放電状態ないしは短絡状態を示すとき、前記第１パルス幅制御手段に出力停止指示を出す電流パルス停止手段と、
を備えたことを特徴とする放電加工用電源装置。
【請求項１４】  前記制御パルス信号のパルス幅を放電開始前に外部から変更設定を行う手段を備えたことを特徴とする請求の範囲第１３項に記載の放電加工用電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ワイヤ電極と他方の電極である被加工物との間（以下「極間」という）に放電を生じさせて被加工物をワイヤ放電加工するワイヤ放電加工装置で用いる放電加工用電源装置に関し、特に大電流かつ高周波数に対応したワイヤ放電加工を行うワイヤ放電加工装置で用いる放電加工用電源装置に関するものである。
【０００２】
【従来の技術】
（ワイヤ放電加工に関する公知技術）
無負荷時間の長さに代表される極間の状態に応じて、大小電流パルスを極間に印加することで、ワイヤ断線を防止しながら高速にワイヤ放電加工が行えることは周知の技術である。一方、ワイヤ放電加工における繰り返し周波数は、６０ｋＨｚ〜１００ｋＨｚ程度であるが、大小２種類の電流パルスを印加した場合、各電流パルスの発生比率が例えば大電流パルスは５０%、小電流パルスは５０%程度となり、大電流パルスの繰り返し周波数は、３０〜５０ｋＨｚになる。
【０００３】
一般に、予備放電パルスの無負荷電圧の長さに応じて大小の各電流パルスの電流ピークを変更する場合には、電圧印加からの無負荷時間が２μｓ以内では小電流パルス（短絡、即放電）で制御し、電圧印加からの無負荷時間が２μｓ以上では大電流パルス（正常放電）で制御すると、正常放電の発生比率は、おおむね全パルス数の約１／２〜１／３程度の値となる。また、短絡や即放電では、スラッジの発生が加工液の流通の影響等によって時間集中や位置集中となりやすく、スラッジの発生が放電集中の場合には繰り返し周波数が高くなる。
【０００４】
（スイッチング素子に関する公知技術）
第１図は、定格容量の異なるスイッチング素子のスイッチング応答時間に関する特性データの一覧を示す図である。第１図では、スイッチング素子として、３つの電界効果トランジスタ（以下「ＦＥＴ」という）１〜３と、１つの絶縁ゲートバイポーラトランジスタ（以下「ＩＧＢＴ」という）と、１つのＩＧＢＴモジュールとが示され、それぞれについて、「容量」「ゲート入力容量」「ターン・オン時間」「ターン・オフ時間」「最小パルス幅」が示されている。
【０００５】
ＦＥＴ１は、「容量」が５００Ｖ，３Ａ、「ゲート入力容量」が３３０ｐＦ、「ターン・オン時間」が２５ｎｓ、「ターン・オフ時間」が５０ｎｓ、「最小パルス幅」が７７ｎｓである。ＦＥＴ２は、「容量」が５００Ｖ，１０Ａ、「ゲート入力容量」が１０５０ｐＦ、「ターン・オン時間」が８５ｎｓ、「ターン・オフ時間」は１３５ｎｓ、「最小パルス幅」は２１０ｎｓである。ＦＥＴ３は、「容量」が５００Ｖ，３０Ａ、「ゲート入力容量」が２８００ｐＦ、「ターン・オン時間」が１７２ｎｓ、「ターン・オフ時間」は３００ｎｓ、「最小パルス幅」は４７２ｎｓである。
【０００６】
ＩＧＢＴは、「容量」が６００Ｖ，７５Ａ、「ゲート入力容量」が４１００ｐＦ、「ターン・オン時間」が６００ｎｓ、「ターン・オフ時間」は８００ｎｓ、「最小パルス幅」は１４００ｎｓである。ＩＧＢＴモジュールは、「容量」が６００Ｖ，４００Ａ、「ゲート入力容量」が２００００ｐＦ、「ターン・オン時間」が７００ｎｓ、「ターン・オフ時間」は１１００ｎｓ、「最小パルス幅」は１８００ｎｓである。
【０００７】
一般的に、スイッチング素子は、定格電圧、定格電流の容量が大きくなるほどスイッチング応答時間が遅くなる傾向にある。そして、第１図に示すように、一般的に同じ定格電圧でも電流容量の小さいスイッチング素子の方がゲート入力容量が小さくなる傾向にある。つまり、駆動に必要な電力も少なくて済むようになってくるので、スイッチング素子の動作をより高速にすることができる。
【０００８】
スイッチング素子のうち、ＯＮ抵抗が小さく、発熱の少ない素子は、ゲート入力容量が大きいため、高速動作ができない。また、ゲート入力容量が小さく高速動作可能な素子は、ＯＮ抵抗が大きく最大電流容量が小さいことに加え、発熱量が大きいので、素子の冷却にコストがかかり、スペースが大きくなる等の問題がある。
【０００９】
（放電加工用電源装置の具体的な従来例）
第２図は、従来の放電加工用電源装置の構成例を示す回路図である。第３図は、第２図に示す加工放電用電源部１０１のスイッチング素子Ｓ１１ａ，Ｓ１１ｂを駆動制御する電源制御回路の構成を示すブロック図である。
【００１０】
第２図において、放電加工部１００には、ワイヤからなる電極Ｅと他方の電極である被加工物Ｗとが適宜な間隔を置いて対向配置されている。この放電加工部１００に対し、加工放電用電源部１０１と予備放電用電源部１０２とが設けられている。
【００１１】
加工放電用電源部１０１は、可変の直流電源Ｖ１１と、スイッチング素子（例えばＦＥＴ）Ｓ１１ａ，Ｓ１１ｂと、ダイオードＤ１１，Ｄ１２，Ｄ１３，Ｄ１４とを備えている。予備放電用電源部１０２は、可変の直流電源Ｖ２１と、スイッチング素子（例えばＦＥＴ）Ｓ２１と、抵抗器Ｒ２１と、ダイオードＤ２１，Ｄ２２とを備えている。
【００１２】
加工放電用電源部１０１では、直流電源Ｖ１１の正極端には、ダイオードＤ１１のカソード電極とスイッチング素子Ｓ１１ａのソース電極とが接続されている。また、直流電源Ｖ１１の負極端には、スイッチング素子Ｓ１１ｂのソース電極とダイオードＤ１２のアノード電極とが接続されている。
【００１３】
スイッチング素子Ｓ１１ａのドレイン電極は、ダイオードＤ１２のカソード電極とダイオードＤ１３のアノード電極とに接続され、ダイオードＤ１３のカソード電極は、被加工物Ｗに接続されている。ダイオードＤ１３のカソード電極と被加工物Ｗとの接続ラインには、浮遊インダクタンスＬ１１が存在している。
【００１４】
スイッチング素子Ｓ１１ｂのドレイン電極は、ダイオードＤ１１のアノード電極とダイオードＤ１４のカソード電極とに接続されている。ダイオードＤ１４のアノード電極と電極Ｅとの接続ラインには、浮遊インダクタンスＬ１２が存在している。
【００１５】
また、予備放電用電源部１０２では、直流電源Ｖ２１の正極端には、スイッチング素子Ｓ２１のソース電極が接続され、スイッチング素子Ｓ２１のドレイン電極は、抵抗器Ｒ２１を介してダイオードＤ２１のアノード電極に接続されている。ダイオードＤ２１のカソード電極は、被加工物Ｗに接続されている。ダイオードＤ２１のカソード電極と被加工物Ｗとの接続ラインには、浮遊インダクタンスＬ２１が存在している。
【００１６】
また、直流電源Ｖ２１の負極端には、ダイオードＤ２２のカソード電極が接続され、ダイオードＤ２２のアノード電極は、電極Ｅに接続されている。ダイオードＤ２２のアノード電極と電極Ｅとの接続ラインには、浮遊インダクタンスＬ２２が存在している。ダイオードＤ２１のカソード電極と被加工物Ｗとの接続ラインと、ダイオードＤ２２のアノード電極と電極Ｅとの接続ラインとの間には、浮遊容量Ｃ１１が存在している。
【００１７】
第３図に示すように、加工放電用電源部１０１のスイッチング素子Ｓ１１ａ，Ｓ１１ｂを駆動制御する電源制御回路は、電極Ｅと被加工物Ｗとの間である極間（Ｗ−Ｅ）１０５に放電電流が流れるのを検出する放電検出回路１３と、放電検出回路１３から開始指令パルス信号ＰＫを受ける発振制御回路１４と、発振制御回路１４から制御パルス信号ＰＣが並列に入力されるドライブ回路１５ａ，１５ｂとを備えている。スイッチング素子Ｓ１１ａ，Ｓ１１ｂは、ドライブ回路１５ａ，１５ｂから駆動パルス信号ＰＤを受けて極間（Ｗ−Ｅ）１０５に加工パルス信号ＰＳを印加するようになっている。
【００１８】
次に第２図〜第４図を参照して、従来の放電加工用電源装置の動作について説明する。なお第４図は、第１図に示す従来の放電加工用電源装置の動作原理を説明する図である。まず、第２図、第３図に示されている符号の意味を説明する。
【００１９】
第２図において、浮遊容量Ｃ１１から放電加工部１００に向かう電流ＩＷＥ１０は、放電開始電流である。加工放電用電源部１０１から放電加工部１００に向かう電流ＩＷＥ１１は、放電加工電流である。予備放電用電源部１０２から放電加工部１００に向かう電流ＩＷＥ２２は、放電維持電流である。被加工物Ｗから電極Ｅに向かう電流ＩＷＥは、極間電流である。また、ＶＷＥは、極間電圧である。
【００２０】
また、第３図において、ｔｋ，ｔｃ，ｔｄ．ｔｓは、それぞれ、各回路で入力を受けて所望の信号を発生出力する処理に要する時間（遅延時間）を示し、ｔｒは、それらを総和した遅延時間である。つまり、遅延時間ｔｒは、放電検出回路１３が放電加工部１００の極間（Ｗ−Ｅ）１０５での放電発生を検出してからスイッチング素子Ｓ１１ａ，Ｓ１１ｂが極間（Ｗ−Ｅ）１０５に加工パルスＰＳを印加できるまでの時間である。なお、極間（Ｗ−Ｅ）１０５は、以降、単に極間と表記する。
【００２１】
さて、第２図、第３図において、電極Ｅと被加工物Ｗとの間である極間が放電、短絡していない状態で、予備放電用電源部１００のスイッチング素子Ｓ２１がオンすると、直流電源Ｖ２１の電圧が極間に現れる。同時に、回路中の浮遊容量Ｃ１１は、直流電源Ｖ２１の電圧まで充電される。なお、電極Ｅと被加工物Ｗとの間の距離は、放電が発生するように、図示していない数値制御装置とサーボ駆動制御装置によって制御されている。
【００２２】
直流電源Ｖ２１の出力電圧によって極間に放電が発生すると、まず、回路中の浮遊容量Ｃ１１に蓄電されていた電荷が極間にコンデンサ放電され、放電開始電流ＩＷＥ１０が流れる。これによって、極間には導電路が形成される。この導電路を維持しておくためには、回路中の浮遊容量Ｃ１１の電荷が放電しきった後も極間に電流を流し続けておかなければならないので、スイッチング素子Ｓ２１はオンしたままにしておく。
【００２３】
その結果、直流電源Ｖ２１→スイッチング素子Ｓ２１→抵抗器Ｒ２１→ダイオードＤ２１→回路中の浮遊インダクタンスＬ２１→被加工物Ｗ→電極Ｅ→回路中の浮遊インダクタンスＬ２２→ダイオードＤ２２→直流電源Ｖ２１の経路で放電維持電流ＩＷＥ２２が流れ、極間に形成された導電路が維持される。このとき、放電維持電流ＩＷＥ２２は、抵抗器Ｒ２１を通して流れるので、放電維持電流ＩＷＥ２２の最大値は、抵抗器Ｒ２１によってＩＷＥ２２（ｍａｘ）＝Ｖ２１／Ｒ２１に制限される。したがって、この放電維持電流ＩＷＥ２２は、比較的電流値が小さく、加工エネルギーとしても弱いため、大電流の放電加工電流ＩＷＥ１１を流すための予備放電電流の役割を持っている。極間に流そうとする大電流の放電加工電流ＩＷＥ１１は、次のように、放電発生と同時に極間に現れてくるこの放電維持電流ＩＷＥ２２によって放電発生を検知し、検知した時刻ｔ０からある時間ｔｒだけ遅れて極間に出力されるようになっている。
【００２４】
すなわち、放電検出回路１３は、極間に放電が発生したことによって極間電圧ＶＷＥが低下したことを検出し、発振制御回路１４に大電流出力の開始指令パルス信号ＰＫを出力する。発振制御回路１４は、極間の加工状態によって設定されるパルス幅の制御パルス信号ＰＣをドライブ回路１５ａ，１５ｂに出力する。ドライブ回路１５ａは、発振制御回路１４で設定されたパルス幅を持つ駆動パルス信号ＰＤによってスイッチング素子Ｓ１１ａをオン駆動する。同時に、ドライブ回路１５ｂは、同様に駆動パルス信号ＰＤによってスイッチング素子Ｓ１１ｂをオン駆動する。
【００２５】
ここで、スイッチング素子Ｓ１１ａ，Ｓ１１ｂ，Ｓ２１が全てオン動作状態になると、電圧の異なる複数の直流電源が接続された回路が形成されることになる。この場合には、サージ電圧を含む電位差によって回路中の素子が破壊されるおそれがある。そこで、スイッチング素子Ｓ１１ａ，Ｓ１１ｂをオンするときには、安全策としてスイッチング素子Ｓ２１はオフするようにする。
【００２６】
加工放電用電源部１０１では、スイッチング素子Ｓ１１ａ，Ｓ１１ｂが同時にオン動作することによって、直流電源Ｖ１１→スイッチング素子Ｓ１１ａ→ダイオードＤ１３→回路中の浮遊インダクタンスＬ１１→被加工物Ｗ→電極Ｅ→回路中の浮遊インダクタンスＬ１２→ダイオードＤ１４→スイッチング素子Ｓ１１ｂ→直流電源Ｖ１１の経路で大電流の放電加工電流ＩＷＥ１１が流れる。
【００２７】
ドライブ回路１５ａ，１５ｂは、発振制御回路１４からの制御パルス信号ＰＣが無くなると、それぞれスイッチング素子Ｓ１１ａ，Ｓ１１ｂをオフ駆動する。このとき、放電加工電流ＩＷＥ１１は、回路中の浮遊インダクタンスＬ１１，Ｌ１２の誘導作用により回路中を流れ続けようとする。その結果、回路中の浮遊インダクタンスＬ１１→被加工物Ｗ→電極Ｅ→回路中の浮遊インダクタンスＬ１２→ダイオードＤ１４→ダイオードＤ１１→直流電源Ｖ１１の経路で放電加工電流ＩＷＥ１１が直流電源Ｖ１１に帰還し、回生される。
【００２８】
次に、第４図において、極間電圧ＶＷＥ（１）は、スイッチング素子Ｓ２１（３）がオン動作することによってある電圧（直流電源Ｖ２１の電圧）になり、コンデンサＣ１１が充電される。放電開始時刻ｔ０にてコンデンサＣ１１の放電による放電開始電流ＩＷＥ１０（２）が流れ始めると、極電圧ＶＷＥ（１）は、低下を始める。また、放電維持電流ＩＷＥ２２（４）が、浮遊インダクタンスＬ２１，Ｌ２２の影響を受けてＶ２１／（Ｌ２１＋Ｌ２２）の立ち上がり傾きを持って流れ始める。
【００２９】
極間電圧ＶＷＥ（１）は、放電開始時刻ｔ０から時間ｔｋを経過した後のある時刻にて最低の放電電圧Ｖａに到達し、以降、その放電電圧Ｖａを維持する。放電維持電流ＩＷＥ２２（４）は、放電開始電流ＩＷＥ１０（２）がピーク値を過ぎた当たり（放電開始時刻ｔ０から時間ｔｋを経過した後のある時刻）にて、所定値（ＩＷＥ２２（ｍａｘ）＝Ｖ２１／Ｒ２１）に到達する。そして、放電開始時刻ｔ０から時間ｔｒを経過すると、スイッチング素子Ｓ１１ａ，Ｓ１１ｂであるスイッチング素子Ｓ１１（８）がオン動作を行うので、その時間ｔｒを経過するまで、スイッチング素子Ｓ２１（３）はオン動作状態を維持するようになっている。したがって、放電維持電流ＩＷＥ２２（４）は、スイッチング素子Ｓ２１（３）がオン動作をしている時間ｔｒ内、その所定値（ＩＷＥ２２（ｍａｘ）＝Ｖ２１／Ｒ２１）を維持する。
【００３０】
放電開始時刻ｔ０から時間ｔｋを経過したとき、放電検出回路１３が極間電圧ＶＷＥ（１）の所定値以下低下を検出して開始指令パルス信号ＰＫ（５）を発生する。この開始指令パルス信号ＰＫ（５）は、スイッチング素子Ｓ２１（３）がオン動作をしている時間ｔｒを大きく超えた時間内出力される。次いで、放電開始時刻ｔ０から時間（ｔｋ＋ｔｃ）を経過したとき、発振制御回路１４が制御パルス信号ＰＣ（６）を発生する。この制御パルス信号ＰＣ（６）は、時間（ｔｄ＋ｔｓ）の時間内出力される。
【００３１】
次いで、放電開始時刻ｔ０から時間（ｔｋ＋ｔｃ＋ｔｄ）を経過したとき、ドライブ回路１５ａ，１５ｂが駆動パルス信号ＰＤ（７）を発生する。この駆動パルス信号ＰＤ（７）の発生期間は、制御パルス信号ＰＣ（６）の発生期間と同じである。最後に、放電開始時刻ｔ０から時間（ｔｋ＋ｔｃ＋ｔｄ＋ｔｓ）を経過したとき、つまり、放電開始時刻ｔ０から時間ｔｒを経過したとき、スイッチング素子Ｓ１１ａ，Ｓ１１ｂであるスイッチング素子Ｓ１１（８）がオン動作を行い、加工パルス信号ＰＳが出力される。スイッチング素子Ｓ１１（８）がオン動作を行う期間は、駆動パルス信号ＰＤ（７）の発生期間と同じである。
【００３２】
スイッチング素子Ｓ１１（８）がオン動作を行うと、放電加工電流ＩＷＥ１１（９）が流れ始める。放電加工電流ＩＷＥ１１（９）は、浮遊インダクタンスＬ１１，Ｌ１２を通して流れるので、スイッチング素子Ｓ１１（８）がオン動作状態にある期間内、Ｖ１１／（Ｌ１１＋Ｌ１２）の傾きを持って上昇を続ける。通常、直流電源Ｖ１１の電圧の方が直流電源Ｖ２１の電圧よりも２〜３倍高いので、放電加工電流ＩＷＥ１１（９）の立ち上がりの傾きは、放電維持電流ＩＷＥ２２（４）の立ち上がりの傾きよりも急峻になる。放電加工電流ＩＷＥ１１（９）は、スイッチング素子Ｓ１１（８）がオフ動作を行うと、下降に転じる。
【００３３】
結局、極間電流ＩＷＥ（１０）は、ＩＷＥ＝ＩＷＥ１０＋ＩＷＥ２２＋ＩＷＥ１１となる。つまり、最初の放電開始電流 ＩＷＥ１０（２）と、最終的な大電流の放電加工電流ＩＷＥ１１（９）との時間差の間を、予備放電用電源部１０２から出力される放電維持電流ＩＷＥ２２（４）にてつなげている。これによって、極間電流ＩＷＥ（１０）が途切れることなく、極間の放電状態を維持しながら繰り返し放電加工が行えることになる。
【００３４】
ここで、スイッチング素子Ｓ１１ａ，Ｓ１１ｂとして、第１図に示したＦＥＴ２を使用した場合、放電開始時刻ｔ０から放電加工電流ＩＷＥ１１が極間に現れるまでの遅延時間ｔｒは、通常４１０ｎｓ程度である。また、放電開始電流ＩＷＥ１０のコンデンサ放電のパルス幅は、３６０ｎｓ程度である。この間の時間６０ｎｓは、このままでは放電が途切れる危険性あるが、前述のように放電維持電流ＩＷＥ２２が流れるので、極間電流ＩＷＥが途切れることはない。
【００３５】
【特許文献１】  特公平５−９２０９号公報
【特許文献２】  特開平１１−４８０３９号公報
【特許文献３】  特開昭６４−１１７１３号公報
【特許文献４】  特開平８−１１８１４７号公報
【００３６】
【発明が解決しようとする課題】
しかしながら、上述した従来の放電加工用電源装置では、放電維持電流ＩＷＥ２２の上限値が抵抗器Ｒ２１で制限されている。また、回路中の浮遊インダクタンスＬ２１，Ｌ２２によって過渡状態の初期段階では電流値が低い。そのために、放電発生後に形成された極間の導電路が維持できず、放電加工電流ＩＷＥ１１の投入に失敗することがあるという問題がある。
【００３７】
特に、大型のワイヤ放電加工装置では、当該ワイヤ放電加工装置内の放電加工部における極間と電源装置との距離が長くなるので、その間を結ぶ給電ケーブルも長くなる。その結果、回路中の浮遊インダクタンスが大きくなり、放電開始電流ＩＷＥ１０が消滅した後も放電維持電流ＩＷＥ２２が立ち上がってこない場合があるので、極間に形成されていた導電路が絶たれてしまうことが起こる。
【００３８】
また、抵抗器Ｒ２１においても抵抗巻線によるインダクタンス成分が存在し、必要な抵抗値を得るためにインダクタンスも大きくなる。このように、抵抗器のインダクタンスが大きくなる場合には、さらに放電維持電流ＩＷＥ２２の立ち上がりを妨げることになる。また、最初の放電開始電流ＩＷＥ１０は、コンデンサ放電による電流であり、実際には振動成分を含んでいる。そのため、予め放電維持電流ＩＷＥ２２の最大値を多少大きくしていたとしても、この振動の負側の成分によって放電維持電流ＩＷＥ２２が相殺されてしまい、極間に形成されていた導電路が絶たれてしまうこともある。
【００３９】
このように放電加工電流ＩＷＥ１１を投入する以前に放電開始電流ＩＷＥ１０によって確保された極間の導電路が絶たれてしまうと、予備放電電流である放電維持電流ＩＷＥ２２によって安定して放電加工電流ＩＷＥ１１を極間に供給するという作用が得られないので、放電加工においては様々な障害が発生する。
【００４０】
すなわち、極間の導電路が絶たれている状態では、加工放電電源部１０１の出力端が開放状態であるので、放電加工電流ＩＷＥ１１は流れない。この場合には正常な放電加工が行われない。このような状態の発生頻度が高くなると有効な放電回数が低下してしまう。その結果、本来得られるはずの加工速度が得られなかったり、それ以上の加工速度の向上を図ることができなくなってしまったりするという問題がある。
【００４１】
また、直流電源Ｖ１１の電圧は、短時間に大電流を出力するために、通常は直流電源Ｖ２１の電圧よりも２〜３倍程度高くしてあるが、極間に導電路がなく開放状態となった場合は、この直流電源Ｖ１１の高電圧が極間に印加された状態となる。その結果、この高電圧によって新たに放電が発生し、予備放電なく突然大電流が極間に流れることになる。その結果、ワイヤ電極が細い場合には断線することが起こる。ワイヤ電極に断線が発生しなくても加工面が粗くなって加工精度が悪化する原因となり、安定した放電加工特性を得ることができない等の問題がある。
【００４２】
上述のような問題については、例えば特許文献１（ワイヤカット放電加工装置用電源）においても同様の指摘がなされ、その解決策として、インダクタンスとコンデンサを直列接続した回路を極間と並列に設けて放電発生後の極間の導電路を維持し、すなわち放電状態を安定に持続させ、加工効率の低下を防止する技術が開示されている。しかしながら、この措置では、結果的に極間に余分なコンデンサを付加するので、例えば電源装置側からみた電気容量が回路中の浮遊容量と合わせて増大してしまい、出力電圧を極間に印加した場合の立ち上がり時定数が大きくなり、極間電圧の立ち上がりが遅くなってしまう。このため、放電を発生させるまでの電圧印加時間が長くなるので、有効な放電回数が減少し、加工効率が充分に向上できない欠点がある。
【００４３】
また、上記特許文献１に開示されたワイヤカット放電加工装置用電源では、付加するインダクタンスとコンデンサの値により、固有の振動周波数を得ているが、近年の放電加工用電源装置では、極間に印加する電圧の極性を交互に入れ替えて発振出力していく両極性タイプのものが主流となってきている。この場合には、付加されたコンデンサは、少なくとも電圧印加の発振周波数によって充放電動作を繰り返すことになる。高周波用途のコンデンサであっても誘電損失は存在する。したがって、上記特許文献１に開示された技術では、電圧印加の発振周波数に制限を加えるだけでなく、誘電損失よる発熱も伴い、供給エネルギーの損失も発生してしまう問題がある。
【００４４】
（この発明に対する先行例）
この発明は、高速加工に必要な大電流と高周波化とを両立可能に実現するものである。この点に関する先行例としては、例えば特許文献２（放電加工機の放電加工電源装置）、特許文献３（放電加工電源）および特許文献４（ワイヤ放電加工機の放電加工電源制御装置）を挙げることができる。
【００４５】
特許文献２（放電加工機の放電加工電源装置）と特許文献３（放電加工電源）とは、加工間隙に大電流を供給する技術を開示しているが、回路の効率や熱損失についての検討はなされていない。すなわち、大電流を供給した場合の熱損失やスイッチング効率を改善するために、電流容量の大きい低損失特性に優れるスイッチング素子を使用すると、ゲート入力容量が大きく、ターン電流の立ち上がり特性が悪化し、アーク切れが発生しやすくなり、ワイヤ断線が頻発するという問題がある。
【００４６】
また、特許文献４（ワイヤ放電加工機の放電加工電源制御装置）では、大中小の３種類の電流パルスを印加することで、ワイヤ断線の防止をより確実にする技術が開示されている。しかし、同一のスイッチング素子とドライブ回路とで構成しているため、例えば、φ０．３５等の太いワイヤ電極を使用する場合、電流ピークの増加に対応するためには、スイッチング素子の並列数を増やす必要があり、コストが増大する、電源装置の小型化が図れないという問題がある。
【００４７】
要するに、上記の先行例を含む従来例においては、大電流は供給できるが、放電周波数が高くなると、スイッチング素子のエネルギー損失が急激に増大し、スイッチング素子が熱破壊するという問題がある。もしくは、熱破壊はしなくとも、増大したスイッチングロスから素子を守るためには、熱変換装置の容量を極端に増やす必要があり、コストの低減や電源装置の小型化が図れないという問題がある。例えば、ＩＧＢＴ等の低損失で大電流供給に適したスイッチング素子は、繰り返し周波数の高い領域（例えば４０ｋＨｚ）では、使用が困難である。小電流容量スイッチング素子は、一般的にＯＮ抵抗が大きいため、ＯＮ時間が長くなると熱損失が極端に増え、放熱処理にコストがかかる。
【００４８】
この発明は、上記に鑑みてなされたもので、スイッチング回路を２種類の特性の異なるスイッチング回路によって構成し、これによって大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができ、併せてスイッチング素子の数や発熱量を少なくすることができる放電加工用電源装置を得ることを目的とする。
【００４９】
【課題を解決するための手段】
上述した目的を達成するために、この発明は、電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間に放電パルス電流を供給するスイッチング回路を備える放電加工用電源装置において、前記極間での放電開始の検出信号に応答して所定パルス幅の制御パルス信号を発生するパルス幅制御手段を備えるとともに、前記スイッチング回路は、前記制御パルス信号を並列に受ける２つのスイッチング回路であって、前記制御パルス信号を受けて生成した第１駆動パルス信号に従ってスイッチング動作を行う高速動作に適したスイッチング素子を含む第１スイッチング回路と、前記制御パルス信号を受けて生成した第２駆動パルス信号に従って前記第１スイッチング回路の動作開始後に重複期間を有してスイッチング動作を行う低速動作に適したスイッチング素子を含む第２スイッチング回路とで構成されることを特徴とする。
【００５０】
この発明によれば、高速動作に適したスイッチング素子を含む第１スイッチング回路と、低速動作に適したスイッチング素子を含む第２スイッチング回路とを同一放電電流パルス発生期間内で、放電電流が継続するように順次駆動することができるので、大電流かつ高周波の間欠放電電流を発生することができる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。
【００５１】
つぎの発明は、電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間に放電パルス電流を供給するスイッチング回路を備える放電加工用電源装置において、前記極間での放電開始の検出信号に応答して所定パルス幅の制御パルス信号を発生するパルス幅制御手段を備えるとともに、前記スイッチング回路は、前記極間での放電開始の検出信号に応答して生成した駆動パルス信号に従ってスイッチング動作を行う高速動作に適したスイッチング素子と低速動作に適したスイッチング素子とのいずれか一方を含む第１スイッチング回路と、  前記制御パルス信号を受けて生成した第２駆動パルス信号に従って前記第１スイッチング回路の動作期間と重複期間を有してスイッチング動作を行う低速動作に適したスイッチング素子を含む第２スイッチング回路とで構成されることを特徴とする。
【００５２】
この発明によれば、第１スイッチング回路は、制御パルス信号を発生する処理時間分、第２スイッチング回路よりも速くスイッチングを行う。したがって、より高速の動作を実現することができる。また、第１スイッチング回路は、高速動作に適したスイッチング素子と低速動作に適したスイッチング素子とのいずれでも用いることができるので、使用素子の選択範囲を広くすることができる。
【００５３】
つぎの発明は、上記の発明において、前記第１スイッチング回路は、高速動作に適したスイッチング素子を含むスイッチング回路である場合には、前記放電開始の検出信号が前記高速動作に適したスイッチング素子の制御端に直接印加されることを特徴とする。
【００５４】
この発明によれば、第１スイッチング回路では、スイッチング素子の駆動手段を省略することができ、構成の簡素化が図れる。
【００５５】
つぎの発明は、上記の発明において、前記第１スイッチング回路は、前記放電開始の検出信号を受けてパルス幅が互いに異なる駆動パルス信号を発生する複数の駆動回路と、外部からの指令に基づき前記複数の駆動回路のいずれか一つが出力する駆動パルス信号を選択して前記スイッチング素子の制御端に印加する選択回路とを備えたことを特徴とする。
【００５６】
この発明によれば、高速動作を行うスイッチング素子の駆動時間を任意に可変制御することができる。
【００５７】
つぎの発明は、上記の発明において、前記スイッチング回路は、前記放電開始の検出信号に応答して生成した駆動パルス信号に従ってスイッチング動作を行う高速動作に適したスイッチング素子を含む第１スイッチング回路と、前記第１スイッチング回路の動作開始後に重複期間を有してスイッチング動作を行うように制御される低速動作に適したスイッチング素子を含む第２スイッチング回路とで構成され、前記パルス幅制御手段は、前記発生する制御パルス信号のパルス幅を前記第２スイッチング回路において対向するスイッチング素子間で互いに異なる値に制御することを特徴とする。
【００５８】
この発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路を用いて、間欠放電１パルス当たりの投入エネルギーが大きい環流ドライブ方式を実現することができる。したがって、大電流を必要とする太線ワイヤ電極を用いたワイヤ放電加工が可能となる。
【００５９】
つぎの発明は、上記の発明において、前記パルス幅制御手段は、前記対向するスイッチング素子の一方が導通状態になる期間を与える第１パルス幅に設定した制御パルス信号を発生し、前記一方のスイッチング素子の駆動手段に与える第１設定手段と、前記対向するスイッチング素子の他方が導通状態になる期間を与える前記第１パルス幅とは異なる値の第２パルス幅に設定した制御パルス信号を発生し、前記他方のスイッチング素子の駆動手段に与える第２設定手段とを備えたことを特徴とする。
【００６０】
この発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子毎に異なるパルス幅の制御パルス信号を発生することができる。
【００６１】
つぎの発明は、上記の発明において、前記パルス幅制御手段は、第１パルス幅に設定した制御パルス信号を発生する設定手段と、前記第１パルス幅を延長した第２パルス幅の制御パルス信号を出力する延長手段と、外部からの指令に従い前記対向するスイッチング素子それぞれを駆動する駆動手段に対し、それぞれのスイッチング素子を導通状態にするパルス幅を持つ制御パルス信号として、前記第１パルス幅を持つ制御パルス信号と前記第２パルス幅を持つ制御パルス信号とを切り替えて出力する切替手段とを備えたことを特徴とする。
【００６２】
この発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子に対し、外部からの指令に従って、異なるパルス幅の制御パルス信号を与えることができる。
【００６３】
つぎの発明は、上記の発明において、前記パルス幅制御手段は、前記対向するスイッチング素子の一方が導通状態になる期間を与える第１パルス幅に設定した制御パルス信号を発生し、前記一方のスイッチング素子の駆動手段に与える第１設定手段と、前記対向するスイッチング素子の他方が導通状態になる期間を与える前記第１パルス幅とは異なる値の第２パルス幅に設定した制御パルス信号を発生し、前記他方のスイッチング素子の駆動手段に与える第２設定手段とを備え、さらに、前記第１スイッチング回路において対向するスイッチング素子のそれぞれを導通状態にする期間を与えるパルス幅を設定する設定手段を備え、前記第１スイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、前記放電開始の検出信号を受けて、前記設定手段が設定したパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することを特徴とする。
【００６４】
この発明によれば、高速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、適切に設定されたパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することができるので、素子の負荷バランスを採ることができる。
【００６５】
つぎの発明は、上記の発明において、前記パルス幅制御手段は、第１パルス幅に設定した制御パルス信号を発生する第１設定手段と、前記第１パルス幅を延長した第２パルス幅の制御パルス信号を出力する延長手段と、外部からの指令に従い前記対向するスイッチング素子それぞれを駆動する駆動手段に対し、それぞれのスイッチング素子を導通状態にするパルス幅を持つ制御パルス信号として、前記第１パルス幅を持つ制御パルス信号と前記第２パルス幅を持つ制御パルス信号とを切り替えて出力する切替手段とを備え、さらに、前記第１スイッチング回路において対向するスイッチング素子のそれぞれを導通状態にする期間を与えるパルス幅を設定する第２設定手段を備え、前記第１スイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、前記放電開始の検出信号を受けて、前記第２設定手段が設定したパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することを特徴とする。
【００６６】
この発明によれば、高速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、適切に設定されたパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することができるので、素子の負荷バランスを採ることができる。
【００６７】
つぎの発明は、上記の発明において、前記第１駆動パルス信号のパルス幅は、前記制御パルス信号のパルス幅よりも小さい固定のパルス幅であり、前記第２駆動パルス信号のパルス幅は、前記第１駆動パルス信号のパルス幅よりも大きい関係を維持して前記制御パルス信号のパルス幅を放電開始前に外部から変更設定する手段による操作によって変更設定できるようになっていることを特徴とする。
【００６８】
この発明によれば、制御パルス信号のパルス幅を放電開始前に外部から変更設定することによって低速動作に適するスイッチング素子のオン動作時間を外部から任意に設定することができる。
【００６９】
つぎの発明は、電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間での放電開始に応答して、第１パルス幅の制御パルス信号を発生する第１パルス幅制御手段、および前記第１パルス幅とは異なる値の第２パルス幅の制御パルス信号を発生する第２パルス幅制御手段と、前記第１パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、低速動作に適したスイッチング素子を含む第１スイッチング回路と、前記第２パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、高速動作に適したスイッチング素子を含む第２スイッチング回路と、前記極間での放電開始時の放電状態が、正常放電状態と即放電状態と短絡状態とのいずれであるかを判別する放電状態判別手段と、前記放電状態判別手段の判別結果が、正常放電状態を示すときは前記第１パルス幅制御手段に出力指示を出し、即放電状態ないしは短絡状態を示すときは前記第２パルス幅制御手段に出力指示を出す電流パルス選択手段とを備えたことを特徴とする。
【００７０】
この発明によれば、大電流を印加する正常放電時では、低速動作に適したスイッチング回路を動作させ、繰り返す周波数が高くなる短絡や即放電時では、高速動作に適したスイッチング回路を動作させることができる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。さらに、低損失側のスイッチング回路の繰り返し周波数を１／２〜１／３に押さえることができるので、より大電流かつ低損失の素子（例えばＩＧＢＴ等）が使用できる。
【００７１】
つぎの発明は、電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間での放電開始に応答して、第１パルス幅の制御パルス信号を発生する第１パルス幅制御手段、および前記第１パルス幅とは異なる値の第２パルス幅の制御パルス信号を発生する第２パルス幅制御手段と、前記第１パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、低速動作に適したスイッチング素子を含む第１スイッチング回路と、前記第２パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、高速動作に適したスイッチング素子を含む第２スイッチング回路と、前記極間での放電開始時の放電状態が、正常放電状態と即放電状態と短絡状態とのいずれであるかを判別する放電状態判別手段と、前記放電状態判別手段の判別結果が即放電状態ないしは短絡状態を示すとき、前記第１パルス幅制御手段に出力停止指示を出す電流パルス停止手段とを備えたことを特徴とする。
【００７２】
この発明によれば、大電流を印加する正常放電時では、高速動作に適したスイッチング回路と低速動作に適したスイッチング回路の両回路を動作させ、繰り返す周波数が高くなる短絡や即放電時では、高速動作に適したスイッチング回路のみを動作させることができる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。さらに、低損失側のスイッチング回路の繰り返し周波数を１／２〜１／３に押さえることができるので、より大電流かつ低損失の素子（例えばＩＧＢＴ等）が使用できる。
【００７３】
つぎの発明は、上記の発明において、前記制御パルス信号のパルス幅を放電開始前に外部から変更設定を行う手段を備えたことを特徴とする。
【００７４】
この発明によれば、制御パルス信号のパルス幅を放電開始前に外部から変更設定することができるので、少なくとも低速動作に適するスイッチング素子のオン動作期間を外部から任意に設定することができる。
【００７５】
【発明の実施の形態】
以下に図面を参照して、この発明にかかる放電加工用電源装置の好適な実施の形態を詳細に説明する。
【００７６】
実施の形態１．
第５図は、この発明の実施の形態１である放電加工用電源装置の主な構成を示す回路図である。第６図は、第５図に示す放電加工用電源装置のスイッチング素子を駆動制御する電源制御回路の構成を示すブロック図である。
【００７７】
第５図において、電極Ｅと被加工物Ｗは、放電加工部に適宜な間隔を置いて配置されている。電極Ｅと被加工物Ｗとの間には、放電開始時に外部から直流電圧（極間電圧）が印加できるようになっている。なお、電極Ｅと被加工物Ｗとの間には、浮遊容量Ｃ１が存在している。
【００７８】
この電極Ｅと被加工物Ｗとに対し、可変の直流電源Ｖ１と、スイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂと、ダイオードＤ１，Ｄ２とが配置されている。ここで、スイッチング素子Ｓ１ａ，Ｓ１ｂには、大電流・低損失に適した素子（例えばＩＧＢＴ）が用いられる。また、スイッチング素子Ｓ２ａ，Ｓ２ｂには、高速動作に適した素子（例えばＦＥＴ）が用いられる。
【００７９】
直流電源Ｖ１の正極端には、並列接続されたスイッチング素子Ｓ２ａ，Ｓ１ａの一方の信号電極とダイオードＤ２のカソード電極とが接続されている。また、直流電源Ｖ１の負極端には、並列接続されたスイッチング素子Ｓ１ｂ，Ｓ２ｂの一方の信号電極とダイオードＤ１のアノード電極とが接続されている。
【００８０】
並列接続されたスイッチング素子Ｓ２ａ，Ｓ１ａの他方の信号電極は、ダイオードＤ１のカソード電極と共に被加工物Ｗに接続されている。この接続ラインには浮遊インダクタンスＬ１が存在している。また、並列接続されたスイッチング素子Ｓ１ｂ，Ｓ２ｂの他方の信号電極は、ダイオードＤ２のアノード電極と共に電極Ｅに接続されている。この接続ラインには浮遊インダクタンスＬ２が存在している。
【００８１】
第６図に示すように、スイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ、Ｓ２ｂを駆動制御する電源制御回路は、電極Ｅと被加工物Ｗとの間である極間（Ｗ−Ｅ）１０５に放電電流が流れるのを検出する放電検出回路３と、放電検出回路３から開始指令パルス信号ＰＫを受ける発振制御回路４と、発振制御回路４から制御パルス信号ＰＣが並列に入力されるドライブ回路５ａ，５ｂ，６ａ，６ｂとを備えている。スイッチング素子Ｓ１ａ，Ｓ１ｂは、ドライブ回路５ａ，５ｂから駆動パルス信号ＰＤ１を受けて、またスイッチング素子Ｓ２ａ、Ｓ２ｂは、ドライブ回路６ａ，６ｂから駆動パルス信号ＰＤ２を受けて、それぞれ極間（Ｗ−Ｅ）１０５に加工パルス信号ＰＳを印加するようになっている。
【００８２】
放電検出回路３は、例えば基準電圧２１と、コンパレータ２２と、極間電圧ＶＷＥを分圧する抵抗素子２３，２４の直列回路とを備えている。抵抗素子２３，２４の直列回路での分圧電圧をコンパレータ２２の正相入力端（＋）に与え、基準電圧２１をコンパレータ２２の逆相入力端（−）に与え、極間電圧ＶＷＥが初期値から基準電圧２１以下に降下したとき、コンパレータ２２の出力レベルが反転することで極間での放電開始を検出する。
【００８３】
ドライブ回路５ａ，５ｂは、例えば、制御パルス信号ＰＣが入力されるバッファ２５と、バッファ２５の出力が抵抗素子２６を介して入力され２つトランジスタ２７，２８の直列回路からなるドライバと、ドライバの出力端とスイッチング素子Ｓ１ａ，Ｓ１ｂの制御端とを接続する抵抗素子２９とで構成される。ドライブ回路６ａ，６ｂは、例えば、制御パルス信号ＰＣが入力されるバッファ３０と、バッファ３０の出力端とスイッチング素子Ｓ２ａ，Ｓ２ｂの制御端とを接続する抵抗素子３１とで構成される。
【００８４】
次に、第５図〜第９図を参照して、実施の形態１による放電加工用電源装置の動作について説明する。なお、第７図は、第６図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。第８図は、第６図に示す電源制御回路による放電加工用電源装置の各部の動作波形を示す図である。第９図は、第１図に示したスイッチング素子を用いた場合の発熱量と加工速度との関係を説明する図である。
【００８５】
まず、第５図、第６図に示されている符号の意味を説明する。第５図において、浮遊容量Ｃ１から被加工物Ｗに向かう電流ＩＷＥ０は、放電開始電流である。スイッチング素子Ｓ１ａ（Ｓ１ｂ）を一方の信号電極から他方の信号電極に向かう電流ＩＷＥ１は、放電加工電流である。スイッチング素子Ｓ２ａ（Ｓ２ｂ）を一方の信号電極から他方の信号電極に向かう電流ＩＷＥ２は、放電維持電流である。被加工物Ｗから電極Ｅに向かう電流ＩＷＥは、極間電流である。また、ＶＷＥは、極間電圧である。
【００８６】
また、第６図において、ｔｋ，ｔｃ，ｔｄは、それぞれ各回路にて入力を受けて所望の信号を発生出力する処理に要する時間（遅延時間）を示している。ｔｓ１は、スイッチング素子Ｓ１ａ，Ｓ１ｂでの遅延時間を示している。ｔｓ２は、スイッチング素子Ｓ１ａ，Ｓ１ｂでの遅延時間を示している。ｔｒ１は、放電が発生した時点（時刻ｔ０）から大電流の放電加工電流ＩＷＥ１が極間に現れるまでの遅延時間である。ｔｒ２は、放電が発生した時点（時刻ｔ０）から放電維持電流ＩＷＥ２が極間に現れるまでの遅延時間である。
【００８７】
さて、第５図〜第７図において、極間に図示していない別の電源装置から所定の極間電圧ＶＷＥを印加し、極間が放電できる状態にする。これによって回路中の浮遊容量Ｃ１によるコンデンサ放電が発生し、放電開始電流 ＩＷＥ０が極間に現れる。極間電圧ＶＷＥは、急激に低下し、放電開始時刻ｔ０から時間ｔｋ経過後に最低の放電電圧Ｖａで安定する（第７図（１））。
【００８８】
放電検出回路３は、極間電圧ＶＷＥが基準電圧２１よりも低くなることをコンパレータ２１によって検出して極間に放電が発生したことを検知すると、その検知した時点（放電開始時刻ｔ０）から遅延時間ｔｋ後に発振制御回路４に発振開始指令パルス信号ＰＫを出力する。発振開始指令パルス信号ＰＫは、極間電圧ＶＷＥが消滅するまでの間出力される（第７図（２））。発振制御回路４は、発振開始指令パルス信号ＰＫを受けて、極間の加工状態によって予め設定されているパルス幅の制御パルス信号ＰＣを遅延時間ｔｃ後にドライブ回路５ａ，５ｂ，６ａ，６ｂに出力する（第７図（３））。
【００８９】
これによって、ドライブ回路５ａ，５ｂは、遅延時間ｔｄ後に所定パルス幅を持つ駆動パルス信号ＰＤ１をスイッチング素子Ｓ１ａ，Ｓ１ｂに出力しオン駆動する（第７図（４））。スイッチング素子Ｓ１ａ，Ｓ１ｂは、遅延時間ｔｓ１後に、一定期間ｔ１（ｏｎ）だけオン動作状態になる（第７図（５））。スイッチング素子Ｓ１ａ，Ｓ１ｂを流れる電流ＩＷＥ１は、浮遊インダクタンスＬ１，Ｌ２を通って極間に現れるので、一定期間ｔ１（ｏｎ）内、ある傾きを持って上昇を続け、一定期間ｔ１（ｏｎ）の終了と同時に下降に転ずる（第７図（８））。
【００９０】
また、ドライブ回路６ａ，６ｂは、遅延時間ｔｄ後に所定パルス幅を持つ駆動パルス信号ＰＤ２をスイッチング素子Ｓ２ａ，Ｓ２ｂに出力しオン駆動する（第７図（６））。スイッチング素子Ｓ２ａ，Ｓ２ｂは、遅延時間ｔｓ２後に、一定期間ｔ２（ｏｎ）だけオン動作状態になる（第７図（７））。スイッチング素子Ｓ２ａ，Ｓ２ｂを流れる電流ＩＷＥ２は、浮遊インダクタンスＬ１，Ｌ２を通って極間に現れるので、一定期間ｔ２（ｏｎ）内、ある傾きを持って上昇を続け、一定期間ｔ２（ｏｎ）の終了と同時に下降に転ずる（第７図（８））。
【００９１】
ここで、スイッチング素子Ｓ１ａ，Ｓ１ｂは、大電流・低損失に適した素子であるので遅延時間ｔｓ１は大きく、オン動作状態にある期間（ｔ１（ｏｎ））も大きくする必要がある。一方、スイッチング素子Ｓ２ａ，Ｓ２ｂは、高速動作に適した素子であるので、遅延時間ｔｓ１は小さく、オン動作状態にある期間（ｔ２（ｏｎ））も小さくてよい。したがって、第７図（５）（７）に示すように、スイッチング素子Ｓ１ａ，Ｓ１ｂの遅延時間ｔｓ１と、スイッチング素子Ｓ２ａ，Ｓ２ｂの遅延時間ｔｓ２とは、ｔｓ１＞ｔｓ２となっている。
【００９２】
また、第７図（４）（６）に示すように、駆動パルス信号ＰＤ１，ＰＤ２のパルス幅は、ＰＤ１＞ＰＤ２となっている。なお、駆動パルス信号ＰＤ１のパルス幅は、発振制御回路４が出力する制御パルス信号ＰＣのパルス幅と同じパルス幅を持っているが、終了時刻は外部から変更設定できるようになっている。一方、駆動パルス信号ＰＤ２のパルス幅はその役割から固定値を用いてよい。
【００９３】
その結果、第７図（８）に示すように、極間電流ＩＭＥとして、最初に時間ｔｒ２（ｔｋ＋ｔｃ＋ｔｄ＋ｔｓ２＝ｔｒ２）の経過後にスイッチング素子Ｓ２ａ，Ｓ２ｂを流れる電流ＩＭＥ２が現れ、その後、時間ｔｒ１（ｔｋ＋ｔｃ＋ｔｄ＋ｔｓ１＝ｔｒ１）の経過後にスイッチング素子Ｓ１ａ，Ｓ１ｂを流れる電流ＩＭＥ１が現れることになる。この電流ＩＭＥ２は、従来例で説明した放電維持電流ＩＷＥ２２に対応し、電流ＩＭＥ１は、従来例で説明した大電流の放電加工電流ＩＷＥ１１に対応していることが解る。
【００９４】
そして、スイッチング素子Ｓ１ａ，Ｓ１ｂがオン動作状態にある期間（ｔ１（ｏｎ））と、スイッチング素子Ｓ２ａ，Ｓ２ｂがオン動作状態にある期間（ｔ２（ｏｎ））との時間位置と大きさを調節することによって、第７図（８）に示すように放電維持電流ＩＷＥ２と放電加工電流ＩＷＥ１とが大きな重なり部分を持つように発生させることができる。
【００９５】
第８図では、以上説明した極間電流ＩＷＥに関わる部分の動作波形が抜き出して示されている。第８図において、所定の極間電圧ＶＷＥが極間に印加されると（１）、放電開始電流ＩＷＥ０が流れ（２）、放電検出回路３が極間電圧ＶＷＥの低下を検出した放電開始時刻ｔ０に開始指令パルス信号ＰＫを出力する（３）。放電開始時刻ｔ０から時間ｔｒ２を経過した時点は放電開始電流ＩＷＥ０がピーク値を過ぎた当たりになっている（９）。
【００９６】
放電開始時刻ｔ０から時間ｔｒ２を経過した時点で、スイッチング素子Ｓ２ａ，Ｓ２ｂが駆動パルス信号ＰＤ２によって一定期間ｔ２（ｏｎ）だけオン動作状態になり（４）、放電維持電流ＩＷ２が流れる（５）。この放電維持電流ＩＷ２は、放電開始電流ＩＷＥ０がピーク値を過ぎてある値に降下した当たりで放電開始電流ＩＷＥ０と入れ替わる形で流れ始める（９）。
【００９７】
発振制御回路４が出力する制御パルス信号ＰＣは、予め設定したパルス幅を持ち（６）、駆動パルス信号ＰＤ１はそれと同じパルス幅を持って発生する（７）。放電開始時刻ｔ０から時間ｔｒ１を経過した時点で、スイッチング素子Ｓ１ａ，Ｓ１ｂが駆動パルス信号ＰＤ１によって一定期間ｔ１（ｏｎ）だけオン動作状態になり（７）、大電流の放電加工電流ＩＷ１が流れる（８）。この放電加工電流ＩＷ１は、放電維持電流ＩＷ２が下降に転じた当たりで放電維持電流ＩＷ２と入れ替わる形で流れ始める（９）。
【００９８】
第８図（９）に示すように、極間電流ＩＷＥは、従来例と同様に（第４図（１０）参照）、ＩＷＥ＝ＩＷＥ０＋ＩＷＥ２＋ＩＷＥ１となるが、相互の重なり部分が従来例よりも相当に増加している。したがって、極間電流ＩＷＥが途切れないようにすることができるだけでなく、大きな重なり部分を持つことによって加工エネルギーを増加させることができるので、同一の放電周波数で比較すると加工効率が向上することになる。
【００９９】
ここで、スイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂに具体的な素子を適用して説明する。まず、スイッチング素子Ｓ１ａ，Ｓ１ｂには、大電流を流すために電流容量の大きな素子として、第１図に示すスイッチング素子ＩＧＢＴを選定したとすると、遅延時間ｔｓ１は、約６００ｎｓとなる。次に、スイッチング素子Ｓ２ａ，Ｓ２ｂは、次のようにして定める。
【０１００】
すなわち、コンデンサ放電による放電開始電流ＩＷＥ０のパルス幅は、３６０ｎｓ程度である。放電開始時刻ｔ０から放電維持電流ＩＷＥ２が極間に現れるまでの遅延時間ｔｒ２は、スイッチング素子Ｓ２ａ，Ｓ２ｂに第１図に示すスイッチング素子ＦＥＴ２を使用すると、従来例と同様に４１０ｎｓ程度である。この値は、放電開始電流ＩＷＥ０のパルス幅よりも大きい。これでは、極間電流に途切れが生ずる。
【０１０１】
そこで、スイッチング素子Ｓ２ａ，Ｓ２ｂには、放電を維持できる電流だけを流すために電流容量の小さい素子として、第１図に示すスイッチング素子ＦＥＴ１を選定する。この場合の遅延時間ｔｓ２は、ＦＥＴ２のそれよりも６０ｎｓ短い約２５ｎｓとなる。これを用いると、遅延時間ｔｒ２は、３５０ｎｓに短縮できる。この時間は、放電開始電流ＩＷＥ０のパルス幅３６０ｎｓよりも短い。
【０１０２】
したがって、スイッチング素子Ｓ２ａ，Ｓ２ｂに第１図に示すスイッチング素子ＦＥＴ１を使用することによって、放電開始電流 ＩＷＥ０出力後、放電加工電流 ＩＷＥ１が現れるまでの遅延時間の期間中をスイッチング素子Ｓ２ａ，Ｓ２ｂが発生する放電維持電流ＩＷＥ２により隙間無く補うことができるので、極間電流ＩＷＥが途切れることなく極間の導電路を維持することができる。
【０１０３】
また、放電維持電流 ＩＷＥ２は、大電流の放電加工電流 ＩＷＥ１よりも、おおよそｔｓ１−ｔｓ２＝５７５ｎｓ早く極間に現れるので、放電維持電流 ＩＷＥ２のパルス幅が５７５ｎｓ以上となるように、スイッチング素子Ｓ２ａ，Ｓ２ｂのオン動作状態である一定時間ｔ２（ｏｎ）を設定しておけば、放電維持電流 ＩＷＥ２と大電流の放電加工電流 ＩＷＥ１は、時間的に連続した出力電流波形とすることができる。
【０１０４】
次に、第９図を参照してこの発明の意義を具体的に説明する。なお、第９図における横軸は、加工速度［ｍｍ２／ｍｉｎ］である。縦軸は、発熱量［Ｗ］である。第９図において、特性３６は、上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを従来例と同様に単一特性のスイッチング素子で構成し、大容量の素子として第１図に示すスイッチング素子４(ＩＧＢＴ）を使用した場合の特性図である。特性３７は、上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを従来例と同様に単一特性のスイッチング素子で構成し、小容量の素子として第１図に示すスイッチング素子１（ＦＦＴ１）を使用した場合の特性図である。特性３８は、上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂをこの発明による異なる特性のスイッチング素子で構成し、第１図に示すスイッチング素子１（ＦＦＴ１）とスイッチング素子４(ＩＧＢＴ）とを組み合わせて使用した場合の特性図である。特性３９は、上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを従来例と同様に単一特性のスイッチング素子で構成し、小容量の素子として第１図に示すスイッチング素子１(ＦＥＴ２）を使用した場合の特性図である。
【０１０５】
上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを単一のスイッチング素子で構成した場合でも、大容量の素子として第１図に示すスイッチング素子４(ＩＧＢＴ）を使用した場合では、比較的少ない素子数で済ますことができる。しかし、大容量スイッチング素子のみの回路では、素子の特性上動作が充分に速くないため、放電開始電流 ＩＷＥ０が流れて極間電流が継続している間に放電加工電流ＩＷＥ１をできるだけ早く印加することができず、放電加工電流ＩＷＥ１出力時には、極間状態が絶縁回復（導電路がなく開放状態）してしまうことになる。このような極間状態では、従来例と同様に、直流電源Ｖ１の高電圧が極間に印加された状態となり、この高電圧によって新たな放電が発生し、予備放電なく突然大電流を極間に流すことになる。放電が安定せず、特性３６に示すように、２００［ｍｍ２／ｍｉｎ］程度までの加工速度しか得られず、加工速度を向上することができない。
【０１０６】
一方、上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを第１図に示すスイッチング素子１（ＦＦＴ１）で構成した場合には、このスイッチング素子１（ＦＦＴ１）は高速応答の素子であるので、放電開始電流 ＩＷＥ０が流れて極間電流が継続している間に放電加工電流ＩＷＥ１をできるだけ早く印加することができ、上記のような問題は起こらない。しかし、スイッチング素子１（ＦＦＴ１）のみの回路では、素子の電流容量が少ないため、そのまま大電流の放電加工電流ＩＷＥ１を出力するにはかなり多数の素子を並列に構成する必要がある。また、大電流を必要とする高速加工領域では、スイッチング素子のＯＮ抵抗が大きく最大電流容量が小さい。そのため、特性３７に示すように発熱量が大きくなり、素子の冷却にコストがかかるという問題がある。
【０１０７】
これに対し、この発明では、上述したようにスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを異なる特性のスイッチング素子で構成する。例えば、第１図に示すスイッチング素子１（ＦＦＴ１）とスイッチング素子４(ＩＧＢＴ）とを組み合わせて使用するようにした。その結果、上記した問題が解決され、少ないスイッチング素子数で特性３８に示すように高速応答かつ大電流低損失な放電加工電源装置を実現することができる。
【０１０８】
なお、特性３９は、従来例で説明した第１図のスイッチング素子２（ＦＥＴ２）を使用した回路構成における加工速度と発熱量との関係を示すが、この発明によって得られる特性３８との比較から、この発明では、３００ｍｍ２／ｍｉｎの加工速度時での発熱量が約２／３と大幅に低減できたことが解る。
【０１０９】
このように、実施の形態１によれば、放電加工における予備放電から加工電流投入までの遅延時間の期間中、極間に形成された導電路を消滅させることなく安定的に維持し続け得るようにしたので、加工電流投入失敗による加工効率の低下が防止できる。電極線の不要な断線も抑制することができる。したがって、加工効率や加工速度を向上させることができる。
【０１１０】
また、予備放電から滑らかに加工電流を投入することができるので、加工面の荒れを抑制し、加工精度や加工品質を向上させることができる。さらに、スイッチング応答時間の比較的低速な大容量素子も使用できるようになったので、素子数が低減できる。その結果、電源装置自体も小型化が図れ、安価に提供できる。加えて、単一のスイッチング回路では実現できない大電流かつ高周波スイッチング動作が両立可能となるので、太線ワイヤ電極を使用した高速加工が可能となる。
【０１１１】
実施の形態２．
第１０図は、この発明の実施の形態２である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第１０図では、実施の形態１（第６図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。
【０１１２】
すなわち、この実施の形態２による電源制御回路は、実施の形態１（第１図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。この実施の形態２では、スイッチング素子Ｓ１ａ，Ｓ１ｂと、スイッチング素子Ｓ２ａ，Ｓ２ｂとの特性関係として、実施の形態１と同様に速度差が大きくても良いが、その速度差が小さい場合でも適用できるようになっている。
【０１１３】
構成要素は、第１０図に示すように、実施の形態１（第６図）に示した構成を全て持っている。異なる点は、ドライブ回路６ａ，６ｂの入力パルス信号が、放電検出回路３が出力する開始指令パルス信号ＰＫに変更されていることである。なお、説明の便宜から、ドライブ回路６ａ，６ｂからスイッチング素子Ｓ２ａ，Ｓ２ｂに与える駆動パルス信号には、実施の形態１（第６図）と同様の表記ＰＤ２を用いている。
【０１１４】
次に、第１０図〜第１２図を参照して、実施の形態２による放電加工用電源装置の動作について説明する。なお、第１１図は、第１０図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。第１２図は、第１０図に示す電源制御回路によって動作する放電加工用電源装置の各部の動作波形を示す図である。
【０１１５】
第１０図、第１１図において、極間に図示していない別の電源装置からある極間電圧ＶＷＥを印加し、極間が放電できる状態にする。これによって回路中の浮遊容量Ｃ１によるコンデンサ放電が発生し、放電開始電流 ＩＷＥ０が極間に現れる。極間電圧ＶＷＥは急激に低下し、放電開始時刻ｔ０から時間ｔｋ経過後に最低の放電電圧Ｖａで安定する（第１１図（１））。
【０１１６】
放電検出回路３は、極間電圧ＶＷＥが基準電圧２１よりも低くなることをコンパレータ２１によって検出して極間に放電が発生したことを検知すると、その検知した時点（放電開始時刻ｔ０）から遅延時間ｔｋ後に発振制御回路４とドライブ回路６ａ，６ｂとに発振開始指令パルス信号ＰＫを出力する。発振開始指令パルス信号ＰＫは、極間電圧ＶＷＥが消滅するまでの間出力される（第１１図（２））。
【０１１７】
発振制御回路４は、発振開始指令パルス信号ＰＫを受けて、極間の加工状態によって予め設定されているパルス幅の制御パルス信号ＰＣを遅延時間ｔｃ後にドライブ回路５ａ，５ｂに出力する（第１１図（３））。
【０１１８】
これによって、ドライブ回路５ａ，５ｂは、遅延時間ｔｋ＋ｔｃ＋ｔｄ後に所定パルス幅を持つ駆動パルス信号ＰＤ１をスイッチング素子Ｓ１ａ，Ｓ１ｂに出力しオン駆動する（第１１図（４））。スイッチング素子Ｓ１ａ，Ｓ１ｂは、遅延時間ｔｓ１後に、一定期間ｔ１（ｏｎ）だけオン動作状態になる（第１１図（５））。スイッチング素子Ｓ１ａ，Ｓ１ｂを流れる電流ＩＷＥ１は、浮遊インダクタンスＬ１，Ｌ２を通って極間に現れるので、一定期間ｔ１（ｏｎ）内、ある傾きを持って上昇を続け、一定期間ｔ１（ｏｎ）の終了と同時に下降に転ずる（第１１図（８））。
【０１１９】
一方、ドライブ回路６ａ，６ｂは、遅延時間ｔｋ＋ｔｄ後に所定パルス幅を持つ駆動パルス信号ＰＤ２をスイッチング素子Ｓ２ａ，Ｓ２ｂに出力しオン駆動する（第１１図（６））。スイッチング素子Ｓ２ａ，Ｓ２ｂは、遅延時間ｔｓ２後に、一定期間ｔ２（ｏｎ）だけオン動作状態になる（第１１図（７））。スイッチング素子Ｓ２ａ，Ｓ２ｂを流れる電流ＩＷＥ２は、浮遊インダクタンスＬ１，Ｌ２を通って極間に現れるので、一定期間ｔ２（ｏｎ）内、ある傾きを持って上昇を続け、一定期間ｔ２（ｏｎ）の終了と同時に下降に転ずる（第１１図（８））。
【０１２０】
駆動パルス信号ＰＤ１，ＰＤ２のパルス幅は、実施の形態１と同様に、ＰＤ１＞ＰＤ２となっている（第１１図（４）（６））。駆動パルス信号ＰＤ１のパルス幅は、発振制御回路４が出力する制御パルス信号ＰＣのパルス幅と同じパルス幅を持っているが、終了時刻は外部から変更設定できる。一方、駆動パルス信号ＰＤ２のパルス幅は、その役割から固定値を用いてよい。
【０１２１】
また、スイッチング素子Ｓ１ａ，Ｓ１ｂの遅延時間ｔｓ１と、スイッチング素子Ｓ２ａ，Ｓ２ｂの遅延時間ｔｓ２とは、実施の形態１と同様に、ｔｓ１＞ｔｓ２となっている（第１１図（５）（７））。
【０１２２】
この実施の形態２では、スイッチング素子Ｓ２ａ，Ｓ２ｂは、発振制御回路４での遅延時間ｔｃを省略したタイミングでオン動作を行うので、スイッチング素子Ｓ１ａ，Ｓ１ｂよりも少なくとも遅延時間ｔｃの分だけ速くオン動作状態になる。したがって、極間には電流ＩＷＥ２が電流 ＩＷＥ１よりも遅延時間ｔｃの分だけ速く現れる。
【０１２３】
その結果、第１１図（８）に示すように、極間電流ＩＭＥとして、最初に時間ｔｒ２（ｔｋ＋ｔｄ＋ｔｓ２＝ｔｒ２）の経過後にスイッチング素子Ｓ２ａ，Ｓ２ｂを流れる電流ＩＭＥ２が現れ、その後、時間ｔｒ１（ｔｋ＋ｔｃ＋ｔｄ＋ｔｓ１＝ｔｒ１）の経過後にスイッチング素子Ｓ１ａ，Ｓ１ｂを流れる電流ＩＭＥ１が現れることになる。この電流ＩＭＥ２は、従来例で説明した放電維持電流ＩＷＥ２２に対応し、電流ＩＭＥ１は、従来例で説明した大電流の放電加工電流ＩＷＥ１１に対応していることが解る。
【０１２４】
そして、スイッチング素子Ｓ１ａ，Ｓ１ｂがオン動作状態にある期間（ｔ１（ｏｎ））と、スイッチング素子Ｓ２ａ，Ｓ２ｂがオン動作状態にある期間（ｔ２（ｏｎ））との時間位置と大きさを調節することによって、第１１図（８）に示すように、放電維持電流ＩＷＥ２と放電加工電流ＩＷＥ１とが大きな重なり部分を持つように発生させることができる。
【０１２５】
第１２図では、以上説明した極間電流ＩＷＥに関わる部分の動作波形が抜き出して示されている。実施の形態１（第８図）と同様の特性が得られている。異なる点は、スイッチング素子Ｓ２ａ，Ｓ２ｂが、スイッチング素子Ｓ１ａ，Ｓ１ｂよりも少なくとも遅延時間ｔｃの分だけ速くオン動作状態になるので、放電維持電流ＩＷＥ２が極間に現れる遅延時間ｔｒ２が、実施の形態１（第８図）の場合よりも短くなっていることである。
【０１２６】
したがって、実施の形態１と同様に、極間電流ＩＷＥは、ＩＷＥ＝ＩＷＥ０＋ＩＷＥ２＋ＩＷＥ１となり、相互の重なり部分が従来例よりも相当に増加している。極間電流ＩＷＥが途切れないようにすることができるだけでなく、大きな重なり部分を持つことによって加工エネルギーを増加させることができるので、同一の放電周波数で比較すると加工効率が向上することになる。
【０１２７】
ここで、理解を容易にするため、具体的な値を用いて説明する。従来例と同様に、スイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを単一特性の素子で構成した場合、放電開始時刻ｔ０から放電加工電流 ＩＷＥ１が極間に現れるまでの遅延時間ｔｒ１は、通常４１０ｎｓ程度であり、コンデンサ放電による放電開始電流 ＩＷＥ０のパルス幅は３６０ｎｓ程度である。したがって、この場合には、極間電流が途切れてしまう可能性のある期間が５０ｎｓ程度ある。従来例では、この期間は放電維持電流（第２図，第３図のＩＷＥ２２）が流れ、極間電流が途切れることを防いでいた。
【０１２８】
これに対し、この実施の形態２では、発振制御回路４の遅延時間ｔｃは１００ｎｓ程度であるが、この遅延時間ｔｃ分が短縮されるので、放電維持電流 ＩＷＥ２が極間に現れるまでの遅延時間ｔｒ２は、４１０ｎｓ−１００ｎｓ＝３１０ｎｓになる。遅延時間ｔｒ２＝３１０ｎｓは、放電開始電流 ＩＷＥ０を与えるコンデンサ放電のパルス幅３６０ｎｓよりも短い。そのため、放電開始電流 ＩＷＥ０の発生後、放電加工電流 ＩＷＥ１が現れるまでの遅延時間の期間中、この放電維持電流 ＩＷＥ２が流れるので、極間電流が途切れることなく極間の導電路が維持される。このとき、ｔｒ１−ｔｒ２＝４１０ｎｓ−３１０ｎｓ＝１００ｎｓであるので、スイッチング素子Ｓ２ａ，Ｓ２ｂをオンさせる一定時間ｔ２（ｏｎ）は、放電維持電流 ＩＷＥ２のパルス幅が１５０ｎｓ程度以上になるように設定しておけば充分である。
【０１２９】
ところで、この実施の形態２では、スイッチング素子Ｓ２ａ，Ｓ２ｂは、スイッチング素子Ｓ１ａ，Ｓ１ｂと同じ電気的特性の素子を用いても良いが、電気的特性の異なる素子を用いるとより効果的である。例えば、スイッチング素子Ｓ１ａ，Ｓ１ｂに第１図のＦＥＴ２を用い、スイッチング素子Ｓ２ａ，Ｓ２ｂに第１図のＦＥＴ１を用いた場合、スイッチング素子Ｓ１ａ，Ｓ１ｂの遅延時間ｔｓ１は、ｔｓ１＝１７２ｎｓとなり、スイッチング素子Ｓ２ａ，Ｓ２ｂの遅延時間ｔｓ２は、ｔｓ２＝７５ｎｓとなる。
【０１３０】
第１０図に示した回路では、上述したようにスイッチング素子Ｓ２ａ，Ｓ２ｂはスイッチング素子Ｓ１ａ，Ｓ１ｂよりも遅延時間ｔｃ分速くオンするが、この場合は、さらにｔｓ１−ｔｓ２＝１７２ｎｓ−７５ｎｓ＝９７ｎｓ速くオンすることができる。スイッチング素子Ｓ２ａ，Ｓ２ｂのオン時間ｔ２（ｏｎ）は、予め設定された一定の時間であるが、放電加工電流ＩＷＥ１を流すスイッチング素子Ｓ１ａ，Ｓ１ｂのオン時間ｔ１（ｏｎ）ほど長くする必要はない。
【０１３１】
具体的には、スイッチング素子Ｓ１ａ，Ｓ１ｂのオン時間ｔ１（ｏｎ）は、最大では１５００ｎｓ程度にもなるが、スイッチング素子Ｓ２ａ，Ｓ２ｂのオン時間ｔ２（ｏｎ）は１５０ｎｓ程度で良い。また、出力電流のピーク値は、オン時間に比例するため、放電維持電流ＩＷＥ２のピーク値は、放電加工電流ＩＷＥ１の最大ピーク値よりも格段に低くできるので、スイッチング素子Ｓ２ａ，Ｓ２ｂの電流容量は、スイッチング素子Ｓ１ａ，Ｓ１ｂの電流容量よりも小さくて良い。
【０１３２】
したがって、スイッチング素子Ｓ２ａ，Ｓ２ｂには、第１図のＦＥＴ１のように電流容量が小さくてもより高速応答のスイッチング素子を用いることができる。スイッチング素子Ｓ１ａ，Ｓ１ｂは、逆にスイッチング応答時間の遅い素子を用いることができ、その応答時間は、スイッチング素子Ｓ２ａ，Ｓ２ｂによって放電開始電流ＩＷＥ０と放電加工電流ＩＷＥ１との遅延時間の期間中、極間の導電路を維持することができる範囲であれば良い。
【０１３３】
また、第１図に示すように、一般的に同じ定格電圧でも電流容量の小さいスイッチング素子の方がゲート入力容量が小さくなる傾向にある。つまり、駆動に必要な電力も少なくて済むようになってくる。そのため、スイッチング素子Ｓ２ａ，Ｓ２ｂの駆動は、放電検出回路３の出力信号（開始指令パルス信号）ＰＫで直接行っても良い。この場合には、ドライブ回路６ａ，６ｂは削除するので、ドライブ回路６ａ，６ｂでの遅延時間ｔｄの分も短縮できることになる。
【０１３４】
さらに、スイッチング素子Ｓ１ａ，Ｓ１ｂをオフしたままスイッチング素子Ｓ２ａ，Ｓ２ｂのみを使用すれば従来よりもパルス幅の短い電流波形で放電加工することもできる。第１図に示した最小パルス幅で比較すると、ＦＥＴ２では、４７２ｎｓであるが、ＦＥＴ１のみの使用では２１０ｎｓまで半減できる。
【０１３５】
このように、実施の形態２によれば、実施の形態１と同様の作用効果が得られるのに加えて、使用できるスイッチング素子の選択範囲を広くすることができる。
【０１３６】
実施の形態３．
第１３図は、この発明の実施の形態３である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第１３図では、実施の形態２（第１０図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態３に関わる部分を中心に説明する。
【０１３７】
すなわち、この実施の形態３による電源制御回路は、実施の形態１（第１図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。構成要素は、第１３図に示すように、実施の形態２（第１０図）に示した構成に加えて、ドライブ回路７ａ，７ｂと、数値制御装置８と、切替器９とが追加されている。
【０１３８】
ドライブ回路７ａ，７ｂの入力信号は、ドライブ回路６ａ，６ｂと同様に、放電検出回路３が出力する開始指令パルス信号ＰＫである。ドライブ回路６ａの出力（駆動パルス信号ＰＤ２）とドライブ回路７ａの出力（駆動パルス信号ＰＤ３）が一組として切替器９に入力されている。また、ドライブ回路６ｂの出力（駆動パルス信号ＰＤ２）とドライブ回路７ａｂ出力（駆動パルス信号ＰＤ３）が一組として切替器９に入力されている。
【０１３９】
切替器９は、外部の数値制御装置８からの指示に従って、ドライブ回路６ａの出力（駆動パルス信号ＰＤ２）とドライブ回路７ａの出力（駆動パルス信号ＰＤ３）のいずれか一方を選択してスイッチング素子Ｓ２ａに与え、ドライブ回路６ｂの出力（駆動パルス信号ＰＤ２）とドライブ回路７ａｂ出力（駆動パルス信号ＰＤ３）のいずれか一方を選択してスイッチング素子Ｓ２ｂに与えるように動作する。
【０１４０】
ここで、ドライブ回路６ａ，７ａで生成するスイッチング素子Ｓ２ａをオン駆動する時間は、予め設定されている一定時間であるが、ドライブ回路６ａとドライブ回路７ａでは、その一定時間が異なった設定になっている。したがって、スイッチング素子Ｓ２ａのオン駆動についてドライブ回路６ａとドライブ回路７ａを切替器９によって切り替えることによって、スイッチング素子Ｓ２ａのオン時間を変更することができる。
【０１４１】
これと同様に、ドライブ回路６ｂ，７ｂで生成するスイッチング素子Ｓ２ｂをオン駆動する時間も互いに異なる時間になっている。切替器９によってスイッチング素子Ｓ２ｂのオン時間を変更することができる。しかも、切替器９は、外部の数値制御装置８からの指令により動作するようにしてあるので、数値制御装置８によりスイッチング素子Ｓ２ａ，Ｓ２ｂのオン時間を可変制御することができる。
【０１４２】
そして、第１３図では、１つのスイッチング素子に対して２つのドライブ回路を設けているが、さらにオン時間の設定が異なる３以上のドライブ回路を設けて、スイッチング素子のオン時間を細かく可変できるようにすることができる。
【０１４３】
このように、この実施の形態３によれば、実施の形態２と同様の作用効果が得られるのに加えて、高速動作用スイッチング素子の駆動時間を任意に可変制御することができる。
【０１４４】
実施の形態４．
第１４図は、この発明の実施の形態４である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第１４図では、実施の形態２（第１０図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態４に関わる部分を中心に説明する。
【０１４５】
すなわち、この実施の形態４による電源制御回路は、実施の形態１（第１図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。この実施の形態４では、低損失のスイッチング素子Ｓ１ａ，Ｓ１ｂを互いに異なるオン動作時間でもってオン・オフ制御して各種の環流ループを形成する環流ドライブ方式の構成例（その１）が示されている。
【０１４６】
構成要素としては、第１４図に示すように、実施の形態２（第１０図）に示した構成において、発振制御回路４に代えて発振制御回路４ａ，４ｂが設けられ、それに伴い、数値制御装置（ＮＣ）８と、加工電流オン時間設定回路１１ａ，１１ｂとが追加されている。
【０１４７】
放電検出回路３の出力（開始指令パルス信号ＰＫ）は、発振制御回路４ａ，４ｂと、スイッチング素子Ｓ２ａの駆動回路６ａ（つまり第１０図に示すドライブ回路６ａ）と、スイッチング素子Ｓ２ｂの駆動回路６ｂ（つまり第１０図に示すドライブ回路６ｂ）とに入力されている。
【０１４８】
スイッチング素子Ｓ２ａの駆動回路６ａ（以下単に「駆動回路６ａ」という）は、放電検出回路３から開始指令パルス信号ＰＫが入力されると、それに応答して、スイッチング素子Ｓ２ａに対しゲート・ドライブ信号Ｇ２ａを出力する。スイッチング素子Ｓ２ｂの駆動回路６ｂ（以下単に「駆動回路６ｂ」という）は、放電検出回路３から開始指令パルス信号ＰＫが入力されると、それに応答して、スイッチング素子Ｓ２ｂに対しゲート・ドライブ信号Ｇ２ｂを出力する。
【０１４９】
加工電流オン時間設定回路１１ａは、数値制御装置（ＮＣ）８の指示に従って加工電流オン時間を設定し、その設定値を発振制御回路４ａに与える。発振制御回路４ａは、放電検出回路３から開始指令パルス信号ＰＫが入力されると、それに応答して、加工電流オン時間設定回路１１ａが指定した加工電流オン時間をパルス幅とする制御パルス信号Ｐ１を発生し、スイッチング素子Ｓ１ａの駆動回路５ａ（つまり第１０図に示すドライブ回路５ａ）に与える。スイッチング素子Ｓ１ａの駆動回路５ａ（以下単に「駆動回路５ａ」という）は、スイッチング素子Ｓ１ａに対しゲート・ドライブ信号Ｇ１ａを出力する。
【０１５０】
また、加工電流オン時間設定回路１１ｂは、数値制御装置（ＮＣ）８の指示に従って加工電流オン時間設定回路１１ａとは異なる値の加工電流オン時間を設定し、その設定値を発振制御回路４ｂに与える。発振制御回路４ｂは、放電検出回路３から開始指令パルス信号ＰＫが入力されると、それに応答して、加工電流オン時間設定回路１１ｂが指定した加工電流オン時間をパルス幅とする制御パルス信号Ｐ２を発生し、スイッチング素子Ｓ１ｂの駆動回路５ｂ（つまり第１０図に示すドライブ回路５ｂ）に与える。スイッチング素子Ｓ１ｂの駆動回路５ｂ（以下単に「駆動回路５ｂ」という）は、スイッチング素子Ｓ１ｂに対しゲート・ドライブ信号Ｇ１ｂを出力する。
【０１５１】
ここでは、制御パルス信号Ｐ１，Ｐ２のパルス幅は、Ｐ１＜Ｐ２となっているが、動作中に、Ｐ１＜Ｐ２の場合とＰ１＞Ｐ２の場合とが入れ替わるようになっている。
【０１５２】
次に、第１４図〜第１６図を参照して、実施の形態４による放電加工用電源装置の動作について説明する。なお、第１５図は、第１４図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。第１６図は、第１４図に示す電源制御回路が出力するゲートドライブ信号と放電加工用電源装置における極間電流との関係を説明する図である。
【０１５３】
第１４図、第１５図において、極間が放電開始できる状態となったとき、加工電流オン時間設定回路１１ａにて設定された加工電流オン時間をパルス幅とする制御パルス信号Ｐ１が発振制御回路４ａから駆動回路５ａに出力される。駆動回路５ａは、入力された制御パルス信号Ｐ１のパルス幅分だけスイッチング素子Ｓ１ａをオン駆動する。一方、同時に、加工電流オン時間設定回路１１ｂにて設定された加工電流オン時間をパルス幅とする制御パルス信号Ｐ２が発振制御回路４ｂから駆動回路５ｂに出力される。
【０１５４】
このとき、制御パルス信号Ｐ２のパルス幅は、制御パルス信号Ｐ１よりも微少時間Δｔだけ長く設定してある。すなわち、Ｐ２＝Ｐ１＋Δｔとしてある。駆動回路５ｂは、入力された制御パルス信号Ｐ２のパルス幅分だけスイッチング素子Ｓ１ｂをオン駆動するので、スイッチング素子Ｓ１ｂは、スイッチング素子Ｓ１ａよりも微少時間Δｔだけ長い時間オン動作状態になる。但し、制御パルス信号Ｐ１，Ｐ２の立ち上りのタイミングは、同時であるので、駆動回路５ａ，５ｂの出力によって駆動されるスイッチング素子Ｓ１ａ，Ｓ１ｂは同時にオン動作を行う。
【０１５５】
スイッチング素子Ｓ１ａ，Ｓ１ｂが同時にオン動作を行うことによって、放電加工電流ＩＷＥは、第１５図に示すループ１の経路にて極間に流れる。このとき、放電加工電流ＩＷＥは、時間の経過に比例して、ＶＧをスイッチング素子のゲート電位とすると、(Ｖ１−ＶＧ)／(Ｌ１＋Ｌ２)の傾きを持って上昇していく。その過程で、制御パルス信号Ｐ２は、高レベルを維持し制御パルス信号Ｐ１のみが低レベルになる。駆動回路５ａは、制御パルス信号Ｐ１が低レベルになるので、スイッチング素子Ｓ１ａをオフ状態にする。一方、パルス信号Ｐ２は高レベルを維持し続けているので、駆動回路５ｂは、スイッチング素子Ｓ１ｂのオン動作状態を維持し続けている。
【０１５６】
上昇を続けていた放電加工電流ＩＷＥは、スイッチング素子Ｓ１ａがオフしたことによって直流電源Ｖ１からの供給を断たれて下降に転じるが、回路中の浮遊インダクタンスＬ１，Ｌ２の誘導作用により、第１５図に示すループ２Ａの経路を−ＶＧ／(Ｌ１＋Ｌ２)の傾きを持って流れ続けようとする。この過程で、制御パルス信号Ｐ２が低レベルになるので、駆動回路５ｂは、スイッチング素子Ｓ１ｂをオフ状態にする。
【０１５７】
ここで、回路中の浮遊インダクタンスＬ１，Ｌ２の誘導エネルギーが消滅する前に制御パルス信号Ｐ２が低レベルになっていれば、−ＶＧ／(Ｌ１＋Ｌ２)の傾きを持って下降している残存した放電加工電流ＩＷＥは、第１５図に示すループ３の経路を流れ、−(Ｖ１＋ＶＧ)／(Ｌ１＋Ｌ２)の傾きを持って急峻に直流電源Ｖ１へと帰還し、回生される。この結果、放電加工電流ＩＷＥは第１５図に示すような台形波となる。以上が、Ｐ２＝Ｐ１＋Δｔでの動作（パターン１の動作）である。
【０１５８】
このような台形波形では、パルス幅を微少時間Δｔだけ延長した分、スイッチング素子Ｓ１ｂでの定常損失が増大することになるが、実施の形態２と同様にスイッチング素子Ｓ２ａ、Ｓ２ｂが高速動作を行うので、スイッチング素子Ｓ１ａ，Ｓ１ｂにはＩＧＢＴ等の素子が使用できる。そのため、損失を最小限に留めることができる。ＩＧＢＴには、一般に、ＭＯＳ−ＦＥＴ等に構造的に存在するオン抵抗がないため、定常状態(オン状態)での損失が少なく、パルス幅延長による損失増大が効果的に抑制できる。また、微少時間Δｔの延長期間中にはスイッチング素子Ｓ２ａ，Ｓ２ｂは既にオフ状態になっているため、高速応答のＭＯＳ−ＦＥＴを使用していても微少時間Δｔの延長による損失の増大は発生しない。
【０１５９】
また、上記の動作説明では、Ｐ２＝Ｐ１＋Δｔとしているが、動作中に制御パルス信号Ｐ１，Ｐ２の関係を入れ替えて、Ｐ１＝Ｐ２＋Δｔとなるよう交互に発振制御をしても良い。この場合には、上記の動作説明における微少時間Δｔの期間中のスイッチング素子Ｓ２ａ，Ｓ２ｂのオン、オフの動作が逆転し、第１５図に示すループ２Ａで示した経路がループ２Ｂの経路になるだけで、同じ様に第１５図示す台形波が得られる。以上が、Ｐ１＝Ｐ２＋Δｔでの動作（パターン２の動作）である。
【０１６０】
第１６図において、（１）は、ゲート・ドライブ信号Ｇ１を示している。（２）は、ゲート・ドライブ信号Ｇ２を示している。（３）は、極間電流ＩＷＥを示している。図中、左側のゲート・ドライブ信号Ｇ１，Ｇ２の関係がＰ２＝Ｐ１＋Δｔ（パターン１）の場合である。右側のゲート・ドライブ信号Ｇ１，Ｇ２の関係がＰ１＝Ｐ２＋Δｔ（パターン２）の場合である。極間信号ＩＷＥとしては、どちらも同様波形の台形波になっている。
【０１６１】
このような台形波形で還流ループの経路を固定している場合、スイッチング素子Ｓ１ａ，Ｓ１ｂでは、スイッチング損失と定常損失の割合に差が生じるため、損失のバランスが不均衡となる。しかし、スイッチング素子Ｓ１ａ，Ｓ１ｂのそれぞれに個別に発振制御回路と加工電流オン時間設定回路とを備えたため、還流ループを交互に切り替えることができ、スイッチング素子の負荷電流による損失を集中させずにバランスよく分配させることができる。
【０１６２】
この実施の形態４によれば、環流ドライブ方式を採用したので、間欠放電１パルス当たりの投入エネルギーを大きくすることができ、大電流を必要とする太線ワイヤ電極を用いた放電加工が可能となる。
【０１６３】
実施の形態５．
第１７図は、この発明の実施の形態５である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第１７図では、実施の形態４（第１４図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態５に関わる部分を中心に説明する。
【０１６４】
すなわち、この実施の形態５による電源制御回路は、実施の形態１（第１図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。この実施の形態５では、低損失のスイッチング素子Ｓ１ａ，Ｓ１ｂを互いに異なるオン動作時間でもってオン・オフ制御して各種の環流ループを形成する環流ドライブ方式の構成例（その２）が示されている。
【０１６５】
構成要素としては、第１７図に示すように、実施の形態４（第１４図）に示した構成において、発振制御回路４ｂと加工電流オン時間設定回路１１ｂとを省略し、代わりに、パルス幅延長回路１３と切替回路１４とが設けられている。
【０１６６】
数値制御装置（ＮＣ）８の出力は、発振制御回路４ａと加工電流オン時間設定回路１１ａとに与えられる他に、パルス幅延長回路１３と切替回路１４とにも与えられている。発振制御回路４ａの出力（制御パルス信号Ｐ１）は、パルス幅延長回路１３と切替回路１４とに与えられている。パルス幅延長回路１３は、入力された制御パルス信号Ｐ１のパルス幅を数値制御装置（ＮＣ）８からの指示に従って延長した制御パルス信号Ｐ２を生成し、切替回路１４に出力する。切替回路１４は、入力される制御パルス信号Ｐ１，Ｐ２の出力先（スイッチング素子Ｓ１ａ，Ｓ１ｂ）を数値制御装置（ＮＣ）８からの指示に従って切り替えるようになっている。
【０１６７】
つまり、発生する制御パルス信号Ｐ１，Ｐ２は、パルス幅が常にＰ１＜Ｐ２の関係にあるが、切替器１４の作用によって実質的に実施の形態４と同様の動作が行えるようになっている。
【０１６８】
次に、第１７図を参照して、実施の形態５による放電加工用電源装置の動作について説明する。第１７図において、極間が放電開始できる状態となったとき、加工電流オン時間設定回路１１ａにて設定された加工電流オン時間をパルス幅とする制御パルス信号Ｐ１が発振制御回路４ａからパルス幅延長回路１３と切替回路１４とに出力される。
【０１６９】
延長回路１３は、数値制御装置８からの指令値によって発振制御回路４ａから出力された制御パルス信号Ｐ１のパルス幅を延長した制御パルス信号Ｐ２を切替回路１４に出力する。切替回路１４は、数値制御装置８からの指令に従って、入力された制御パルス信号Ｐ１，Ｐ２それぞれの出力先を駆動回路５ａ，５ｂのどちらかに切り替えて出力する。例えば、制御パルス信号Ｐ１は、駆動回路５ａに出力し、制御パルス信号Ｐ２は、駆動回路５ｂに出力したとする。
【０１７０】
駆動回路５ａは、入力された制御パルス信号Ｐ１のパルス幅分だけ、スイッチング素子Ｓ１ａをオン駆動する。一方、同時に駆動回路５ｂは、入力された制御パルス信号Ｐ２のパルス幅分だけ、スイッチング素子Ｓ１ｂをオン駆動する。このとき、延長回路１３による制御パルス信号Ｐ１の延長時間をΔｔとすると、制御パルス信号Ｐ１と制御パルス信号Ｐ２との関係は、実施の形態４にて説明したのと同様に、Ｐ２＝Ｐ１＋Δｔとなる。
【０１７１】
この場合、スイッチング素子Ｓ１ｂがスイッチング素子Ｓ１ａよりも延長時間Δｔだけ長い時間オン動作状態になるが、切替回路１４によって駆動回路５ａ, ５ｂに出力する制御パルス信号Ｐ１，Ｐ２の関係を逆転することによって、スイッチング素子Ｓ１ａをスイッチング素子Ｓ１ｂよりも延長時間Δｔだけ長い時間オン動作状態にすることもできる。なお、実施の形態４にて説明したように、この延長時間Δｔは、数値制御装置８の指令によって任意に可変制御することができることは言うまでもない。
【０１７２】
このように、実施の形態５によれば、パルス幅延長回路１３を設けたので、実施の形態４（第１４図）にて示した加工電流オン時間設定回路１１ｂと発振制御回路４ｂとを削除することができ、簡素な構成で実施の形態４と同様の作用効果が得られる。
【０１７３】
実施の形態６．
第１８図は、この発明の実施の形態６である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第１８図では、実施の形態４（第１４図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態６に関わる部分を中心に説明する。
【０１７４】
すなわち、この実施の形態５による電源制御回路は、実施の形態１（第１図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。この実施の形態６では、低損失のスイッチング素子Ｓ１ａ，Ｓ１ｂを互いに異なるオン動作時間でもってオン・オフ制御して各種の環流ループを形成する環流ドライブ方式の構成例（その３）が示されている。
【０１７５】
構成要素としては、第１８図に示すように、実施の形態４（第１４図）に示した構成において、加工電流オン時間設定回路１２ａ，１２ｂが追加されている。
【０１７６】
数値制御装置（ＮＣ）８の出力は、発振制御回路４ａ，４ｂと加工電流オン時間設定回路１１ａ，１１ｂとに与えられる他に、加工電流オン時間設定回路１２ａ，１２ｂにも与えられている。
【０１７７】
加工電流オン時間設定回路１２ａは、数値制御装置（ＮＣ）８の指示に従って加工電流オン時間を設定し、その設定値を駆動回路６ａに出力する。駆動回路６ａは、放電検出回路３から開始指令パルス信号ＰＫが入力されると、それに応答して、加工電流オン時間設定回路１２ａが指定した加工電流オン時間をパルス幅とするゲート・ドライブ信号Ｇ２ａを発生し、スイッチング素子Ｓ２ａをオン駆動する。
【０１７８】
加工電流オン時間設定回路１２ｂは、数値制御装置（ＮＣ）８の指示に従って加工電流オン時間設定回路１２ａとは異なる値の加工電流オン時間を設定し、その設定値を駆動回路６ｂに出力する。駆動回路６ｂは、放電検出回路３から開始指令パルス信号ＰＫが入力されると、それに応答して、加工電流オン時間設定回路１２ｂが指定した加工電流オン時間をパルス幅とするゲート・ドライブ信号Ｇ２ｂを発生し、スイッチング素子Ｓ２ｂをオン駆動する。
【０１７９】
この構成によれば、スイッチング素子Ｓ２ａ，Ｓ２ｂに対する駆動回路６ａ，６ｂにも個別に加工電流オン時間設定回路１２ａ，１２ｂをそれぞれ設けたので、実施の形態４にて説明した低損失側の環流ドライブに加えて、高速動作側において環流ドライブが可能である。すなわち、スイッチング素子Ｓ１ａ、Ｓ１ｂをオフ動作状態にしたままスイッチング素子Ｓ２ａ，Ｓ２ｂのみを使用する場合に、スイッチング素子Ｓ２ａ，Ｓ２ｂのオン時間を変えて素子の負荷バランスを採ることができる。その結果、高速動作側のスイッチング素子のみを使用する場合でも、ある程度出力電流エネルギーが調節可能となり、放電電流許容値の小さいφ０．２ｍｍ以下の細線ワイヤ使用時や、大電流を投入できない仕上加工時においても加工電流エネルギーを適切に調整できる。
【０１８０】
なお、加工電流オン時間設定回路１２ａ，１２ｂによる駆動回路６ａ，６ｂに対するオン時間設定によって、ドライブ応答動作に遅延が生じることはない。この実施の形態６では、実施の形態４への適用例を示したが、実施の形態５にも同様に適用できることは言うまでもない。
【０１８１】
実施の形態７．
第１９図は、この発明の実施の形態７である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第１９図では、実施の形態４（第１４図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態７に関わる部分を中心に説明する。
【０１８２】
すなわち、この実施の形態７による電源制御回路は、実施の形態１（第１図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。この実施の形態７では、放電開始時の放電状態（正常放電、即放電、短絡）に応じて極間に供給する電流パルスを、電流ピークの大きいものと小さいものとに切り替える場合の構成例（その１）が示されている。
【０１８３】
第１９図に示すように、接続関係は第１４図に示した接続関係とは異なる部分があるが、構成要素としては、実施の形態４（第１４図）に示した構成において、放電状態判別回路１５と電流パルス選択回路１６とが追加されている。
【０１８４】
第１９図において、放電検出回路３の出力は、発振制御回路４ａ，４ｂに与えられるとともに、放電状態判別回路１５にも与えられている。放電状態判別回路１５の出力は、電流パルス選択回路１６に与えられ、電流パルス選択回路１６の出力は、発振制御回路４ａ，４ｂに与えられている。発振制御回路４ａ，４ｂ、数値制御装置８と、加工電流オン時間設定回路１１ａ，１１ｂとの接続関係は、第１４図で示した構成と同様であるが、発振制御回路４ｂの出力（制御パルス信号Ｐ２）は、駆動回路５ａ，５ｂに与えられ、発振制御回路４ａの出力（制御パルス信号Ｐ１）は、駆動回路６ａ，６ｂに与えられている。実施の形態４（第１４図）にて説明したように、発振制御回路４ｂは、パルス幅の広い制御パルス信号ＢＰを発生し、発振制御回路４ａは、パルス幅の狭い制御パルス信号ＳＰを発生する。
【０１８５】
放電状態判別回路１５は、放電検出回路３が検出した予備放電の情報を処理することによって極間の放電状態が、大電流を印加する正常放電状態であるか、繰り返す周波数が高くなる即放電状態もしくは短絡状態であるかを判別する。電流パルス選択回路１６は、放電状態判別回路１５の判別結果を受けて、発振制御回路４ａ，４ｂのどちらに発振指令を出力するかを選択する。具体的には、電流パルス選択回路１６は、放電状態判別回路１５の判別結果が、正常放電状態を示すときは、発振制御回路４ｂに発振指令を出力し、即放電状態もしくは短絡状態を示すときは、発振制御回路４ａに発振指令を出力するようになっている。
【０１８６】
次に、第１９図、第２０図を参照して、実施の形態７による放電加工用電源装置の動作について説明する。なお、第２０図は、第１９図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。ここで、第２０図において、ｔｄは、無負荷時間である。（１）は、放電状態判別回路１５が正常放電状態、即放電状態、短絡状態の各状態の判別を行う電圧波形の例である。ここでは、無負荷時間ｔｄの長さに応じて判別する例が示されている。（２）は、スイッチング素子Ｓ２ａ，Ｓ２ｂの駆動する制御パルス信号ＳＰの発生タイミングを示している。（３）は、スイッチング素子Ｓ１ａ，Ｓ１ｂの駆動する制御パルス信号ＢＰの発生タイミングを示している。（４）は、極間に供給される電流パルスの波形を示している。
【０１８７】
まず、加工電流オン時間設定回路１１ａ、１１ｂには、それぞれ数値制御装置８を通じワイヤ放電加工の加工条件の１パラメータとして予め制御パルス信号ＳＰ，ＢＰのパルス幅が設定されている。前述したように、制御パルス信号ＳＰ，ＢＰのパルス幅は、ＢＰ＞ＳＰという関係で設定されている。これは、加工速度やワイヤ断線防止の観点から定められる。
【０１８８】
放電状態判別回路１５は、放電検出回路３が検出した予備放電の間隔が広く、無負荷時間ｔｄがｔｄ＞１μｓ〜２μｓ程度と長い場合は、正常放電が発生したと判定する。一方、放電状態判別回路１５は、放電検出回路３が検出した予備放電の間隔が狭く、無負荷時間がｔｄ＜１μｓ〜２μｓと短い場合は、短絡もしくは即放電が発生したと判断する。
【０１８９】
電流パルス選択回路１６は、放電状態判別回路１５の判別結果が即放電状態もしくは短絡状態を示すときは、発振制御回路４ａに発振指令を出力する。その結果、パルス幅の狭い制御パルス信号ＳＰによって高速動作用のスイッチング素子Ｓ２ａ，Ｓ２ｂを駆動するゲート・ドライブ信号Ｇ２ａ，Ｇ２ｂが発生し、スイッチング素子Ｓ２ａ，Ｓ２ｂが制御パルス信号ＳＰのパルス幅内オン動作を行い、即放電状態もしくは短絡状態にある極間に、第２０図（４）に示すように、電流ピークの小さい電流パルスが供給される。
【０１９０】
また、電流パルス選択回路１６は、放電状態判別回路１５の判別結果が正常放電状態を示すときは、発振制御回路４ｂに発振指令を出力する。その結果、パルス幅の広い制御パルス信号ＢＰによって低損失動作用のスイッチング素子Ｓ１ａ，Ｓ１ｂを駆動するゲート・ドライブ信号Ｇ１ａ，Ｇ１ｂが発生し、スイッチング素子Ｓ１ａ，Ｓ１ｂが制御パルス信号ＢＰのパルス幅内オン動作を行い、正常放電状態にある極間、第２０図（４）に示すように、電流ピークの大きい電流パルスが供給される。
【０１９１】
このように、極間には、正常放電が発生した場合には、パルス幅の広い制御パルス信号ＢＰによって大電流ピークが供給され、短絡もしくは即放電が発生した場合には、パルス幅の狭い制御パルス信号ＳＰによって小電流ピークが供給される。このとき、大電流ピーク供給時には、低損失特性に優れるスイッチング素子Ｓ１ａ、Ｓ１ｂが選択され、小電流ピーク供給時には高速動作特性に優れるスイッチング素子Ｓ２ａ、Ｓ２ｂが選択される。
【０１９２】
前述したように、ワイヤ放電加工では、放電周波数の高い状態においては、正常放電の発生比率が１／３〜１／２程度であるので、放電周波数が１００ｋＨｚであっても、大電流ピークの必要な正常放電の発生周波数は５０ｋＨｚ以下となる。そこで、実施の形態７では、極間の放電開始時での放電状態に応じて供給する電流パルスを切り替える場合に、高周波動作に不適である正常放電の発生時には、低損失であるスイッチング素子Ｓ１ａ、Ｓ１ｂを使用して大電流ピークを供給できるようにした。一方、短絡や即放電といった無負荷時間が極端に短く放電サイクルが高いが放電現象的には大電流ピークが印加できない状態においては、高速動作に優れ高周波動作に対応可能なスイッチング素子Ｓ２ａ、Ｓ２ｂを使用して小電流ピークを供給できるようにした。
【０１９３】
したがって、大電流かつ高速動作を両立した高速加工が実現可能となる。また特性の異なるスイッチング回路を組み合わせて使用するので、スイッチング素子の数を少なくすることができ、発熱量を少なくすることができる。さらに、低損失側のスイッチング回路の繰り返し周波数を１／２〜１／３に押さえることができるので、より大電流かつ低損失の素子（ＩＧＢＴ等）が使用可能となる。
【０１９４】
実施の形態８．
第２１図は、この発明の実施の形態８である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第２１図では、実施の形態７（第１９図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態７に関わる部分を中心に説明する。
【０１９５】
すなわち、この実施の形態８による電源制御回路は、実施の形態１（第１図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。この実施の形態８では、放電開始時の放電状態（正常放電、即放電、短絡）に応じて極間に供給する電流パルスを、電流ピークの大きいものと小さいものとに切り替える場合の構成例（その２）が示されている。
【０１９６】
第２１図に示すように、実施の形態７（第１９図）に示した構成において、電流パルス選択回路１６に代えて、電流パルス停止回路１７が設けられている。但し、電流パルス停止回路１７の出力は、発振制御回路４ｂにのみ与えられている。電流パルス停止回路１７は、放電状態判別回路１５の判別結果が、即放電状態もしくは短絡状態を示すときは、発振制御回路４ｂに発振停止指令を出力するようになっている。電流パルス停止回路１７は、放電状態判別回路１５の判別結果が正常放電の場合には何もしない。
【０１９７】
次に、第２１図、第２２図を参照して、実施の形態８による放電加工用電源装置の動作について説明する。なお、第２２図は、第２１図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。第２２図での各項目の内容は、第２０図にて説明した通りである。
【０１９８】
放電状態判別回路１５は、放電検出回路３が検出した予備放電の間隔が広く、無負荷時間ｔｄがｔｄ＞１μｓ〜２μｓ程度と長い場合は、正常放電が発生したと判定する。一方、放電状態判別回路１５は、放電検出回路３が検出した予備放電の間隔が狭く、無負荷時間がｔｄ＜１μｓ〜２μｓと短い場合は、短絡もしくは即放電が発生したと判断する。
【０１９９】
電流パルス停止回路１７は、放電状態判別回路１５の判別結果が、即放電状態もしくは短絡状態を示すときに、発振制御回路４ｂに発振停止指令を出力する。したがって、放電検出回路３が検出した予備放電の状態が正常放電であるときは、発振制御回路４ａ，４ｂは、実施の形態４（第１４図）にて説明したように順次動作するので、低損失のスイッチング素子Ｓ１ａ，Ｓ１ｂと高速動作に優れるスイッチング素子Ｓ２ａ，Ｓ２ｂとが順次に駆動される。
【０２００】
一方、放電検出回路３が検出した予備放電の状態が即放電状態もしくは短絡状態であるときは、発振制御回路４ａのみが動作し、高速動作に優れるスイッチング素子Ｓ２ａ，Ｓ２ｂのみが駆動される。
【０２０１】
その結果、第２２図に示すように、極間に正常放電が発生した場合には、制御パルス信号ＢＰによる大電流ピークと制御パルス信号ＳＰによる小電流ピークとが供給される。一方、極間に短絡もしくは即放電が発生した場合には、制御パルス信号ＳＰによる小電流ピークが供給される。
【０２０２】
このように、実施の形態８では、極間の放電開始時での放電状態に応じて供給する電流パルスを切り替える場合に、高周波動作に不適である正常放電の発生時には、低損失であるスイッチング素子Ｓ１ａ、Ｓ１ｂを使用して大電流ピークを供給することと、高速応答に優れるスイッチング素子Ｓ２ａ、Ｓ２ｂを使用して小電流ピークを供給することとを順次に選択するようにした。一方、短絡や即放電といった無負荷時間が極端に短く放電サイクルが高いが放電現象的には大電流ピークが印加できない状態においては、低損失のスイッチング素子Ｓ１ａ，Ｓ１ｂの動作を停止し、高速動作に優れ高周波動作に対応可能なスイッチング素子Ｓ２ａ、Ｓ２ｂのみを使用して小電流ピークを供給できるようにした。
【０２０３】
したがって、大電流かつ高速動作を両立した高速加工が実現することに加え、アーク切れのない安定した高速加工が可能となる。また、実施の形態７と同様の作用効果が得られる。
【０２０４】
【発明の効果】
以上説明したように、この発明によれば、高速動作に適したスイッチング素子を含む第１スイッチング回路と、低速動作に適したスイッチング素子を含む第２スイッチング回路とを同一放電電流パルス発生期間内で、放電電流が継続するように順次駆動することができるので、大電流かつ高周波の間欠放電電流を発生することができる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。
【０２０５】
つぎの発明によれば、第１スイッチング回路は、制御パルス信号を発生する処理時間分、第２スイッチング回路よりも速くスイッチングを行う。したがって、より高速の動作を実現することができる。また、第１スイッチング回路は、高速動作に適したスイッチング素子と低速動作に適したスイッチング素子とのいずれでも用いることができるので、使用素子の選択範囲を広くすることができる。
【０２０６】
つぎの発明によれば、第１スイッチング回路では、スイッチング素子の駆動手段を省略することができ、構成の簡素化が図れる。
【０２０７】
つぎの発明によれば、高速動作を行うスイッチング素子の駆動時間を任意に可変制御することができる。
【０２０８】
つぎの発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路を用いて、間欠放電１パルス当たりの投入エネルギーが大きい環流ドライブ方式を実現することができる。したがって、大電流を必要とする太線ワイヤ電極を用いたワイヤ放電加工が可能となる。
【０２０９】
つぎの発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子毎に異なるパルス幅の制御パルス信号を発生することができる。
【０２１０】
つぎの発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子に対し、外部からの指令に従って、異なるパルス幅の制御パルス信号を与えることができる。
【０２１１】
つぎの発明によれば、高速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、適切に設定されたパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することができるので、素子の負荷バランスを採ることができる。
【０２１２】
つぎの発明によれば、高速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、適切に設定されたパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することができるので、素子の負荷バランスを採ることができる。
【０２１３】
つぎの発明によれば、制御パルス信号のパルス幅を放電開始前に外部から変更設定することによって低速動作に適するスイッチング素子のオン動作時間を外部から任意に設定することができる。
【０２１４】
つぎの発明によれば、大電流を印加する正常放電時では、低速動作に適したスイッチング回路を動作させ、繰り返す周波数が高くなる短絡や即放電時では、高速動作に適したスイッチング回路を動作させることができる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。さらに、低損失側のスイッチング回路の繰り返し周波数を１／２〜１／３に押さえることができるので、より大電流かつ低損失の素子（例えばＩＧＢＴ等）が使用できる。
【０２１５】
つぎの発明によれば、大電流を印加する正常放電時では、高速動作に適したスイッチング回路と低速動作に適したスイッチング回路の両回路を動作させ、繰り返す周波数が高くなる短絡や即放電時では、高速動作に適したスイッチング回路のみを動作させることができる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。さらに、低損失側のスイッチング回路の繰り返し周波数を１／２〜１／３に押さえることができるので、より大電流かつ低損失の素子（例えばＩＧＢＴ等）が使用できる。
【０２１６】
つぎの発明によれば、制御パルス信号のパルス幅を放電開始前に外部から変更設定することができるので、少なくとも低速動作に適するスイッチング素子のオン動作期間を外部から任意に設定することができる。
【図面の簡単な説明】
【第１図】
第１図は、定格容量の異なるスイッチング素子のスイッチング応答時間に関する特性データの一覧を示す図である。
【第２図】
第２図は、従来の放電加工用電源装置の構成例を示す回路図である。
【第３図】
第３図は、第２図に示す加工放電用電源部のスイッチング素子を駆動制御する電源制御回路の構成を示すブロック図である。
【第４図】
第４図は、第３図に示す電源制御回路による従来の放電加工用電源装置の動作原理を説明する図である。
【第５図】
第５図は、この発明の実施の形態１である放電加工用電源装置の主な構成を示す回路図である。
【第６図】
第６図は、第５図に示す放電加工用電源装置のスイッチング素子を駆動制御する電源制御回路の構成を示すブロック図である。
【第７図】
第７図は、第６図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。
【第８図】
第８図は、第６図に示す電源制御回路によって動作する放電加工用電源装置の各部の動作波形を示す図である。
【第９図】
第９図は、第１図に示したスイッチング素子を用いた場合の発熱量と加工速度との関係を説明する図である。
【第１０図】
第１０図は、この発明の実施の形態２である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。
【第１１図】
第１１図は、第１０図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。
【第１２図】
第１２図は、第１０図に示す電源制御回路によって動作する放電加工用電源装置の各部の動作波形を示す図である。
【第１３図】
第１３図は、この発明の実施の形態３である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。
【第１４図】
第１４図は、この発明の実施の形態４である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。
【第１５図】
第１５図は、第１４図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。
【第１６図】
第１６図は、第１４図に示す電源制御回路が出力するゲート・ドライブ信号と放電加工用電源装置における極間電流との関係を説明する図である。
【第１７図】
第１７図は、この発明の実施の形態５である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。
【第１８図】
第１８図は、この発明の実施の形態６である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。
【第１９図】
第１９図は、この発明の実施の形態７である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。
【第２０図】
第２０図は、第１９図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。
【第２１図】
第２１図は、この発明の実施の形態８である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。
【第２２図】
第２２図は、第２１図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。
【符号の説明】
３  放電検出回路
４，４ａ，４ｂ  発振回路
５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂ  ドライブ回路
８  数値制御装置
９  切替器
１１ａ，１１ｂ，１２ａ，１２ｂ  加工電流オン時間設定回路
１３  パルス幅延長回路
１４  切替回路
１５  放電状態判別回路
１６  電流パルス選択回路
１７  電流パルス停止回路
２１  基準電圧
２２  コンパレータ
２３，２４，２６，２９，３１  抵抗素子
２５，３０  バッファ
２７，２８  トランジスタ
１０５  極間
Ｅ  電極
Ｗ  被加工物
Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂ  スイッチング素子
Ｄ１，Ｄ２  ダイオード
Ｖ１  直流電源
Ｃ１  浮遊容量
Ｌ１，Ｌ２  浮遊インダクタンス
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2004007132.tif 000026
【手続補正書】
【提出日】平成17年6月9日(2005.6.9)
【手続補正１】
【補正対象書類名】手続補正書
【補正対象項目名】手続補正１
【補正方法】変更
【補正の内容】
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】          明細書
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ワイヤ電極と他方の電極である被加工物との間（以下「極間」という）に
放電を生じさせて被加工物をワイヤ放電加工するワイヤ放電加工装置で用いる放電加工用
電源装置に関し、特に大電流かつ高周波数に対応したワイヤ放電加工を行うワイヤ放電加
工装置で用いる放電加工用電源装置に関するものである。
【背景技術】
【０００２】
（ワイヤ放電加工に関する公知技術）
無負荷時間の長さに代表される極間の状態に応じて、大小電流パルスを極間に印加する
ことで、ワイヤ断線を防止しながら高速にワイヤ放電加工が行えることは周知の技術であ
る。一方、ワイヤ放電加工における繰り返し周波数は、６０ｋＨｚ〜１００ｋＨｚ程度で
あるが、大小２種類の電流パルスを印加した場合、各電流パルスの発生比率が例えば大電
流パルスは５０%、小電流パルスは５０%程度となり、大電流パルスの繰り返し周波数は、
３０〜５０ｋＨｚになる。
【０００３】
一般に、予備放電パルスの無負荷電圧の長さに応じて大小の各電流パルスの電流ピーク
を変更する場合には、電圧印加からの無負荷時間が２μｓ以内では小電流パルス（短絡、
即放電）で制御し、電圧印加からの無負荷時間が２μｓ以上では大電流パルス（正常放電
）で制御すると、正常放電の発生比率は、おおむね全パルス数の約１／２〜１／３程度の
値となる。また、短絡や即放電では、スラッジの発生が加工液の流通の影響等によって時
間集中や位置集中となりやすく、スラッジの発生が放電集中の場合には繰り返し周波数が
高くなる。
【０００４】
（スイッチング素子に関する公知技術）
第１図は、定格容量の異なるスイッチング素子のスイッチング応答時間に関する特性デ
ータの一覧を示す図である。第１図では、スイッチング素子として、３つの電界効果トラ
ンジスタ（以下「ＦＥＴ」という）１〜３と、１つの絶縁ゲートバイポーラトランジスタ
（以下「ＩＧＢＴ」という）と、１つのＩＧＢＴモジュールとが示され、それぞれについ
て、「容量」「ゲート入力容量」「ターン・オン時間」「ターン・オフ時間」「最小パル
ス幅」が示されている。
【０００５】
ＦＥＴ１は、「容量」が５００Ｖ，３Ａ、「ゲート入力容量」が３３０ｐＦ、「ターン
・オン時間」が２５ｎｓ、「ターン・オフ時間」が５０ｎｓ、「最小パルス幅」が７７ｎ
ｓである。ＦＥＴ２は、「容量」が５００Ｖ，１０Ａ、「ゲート入力容量」が１０５０ｐ
Ｆ、「ターン・オン時間」が８５ｎｓ、「ターン・オフ時間」は１３５ｎｓ、「最小パル
ス幅」は２１０ｎｓである。ＦＥＴ３は、「容量」が５００Ｖ，３０Ａ、「ゲート入力容
量」が２８００ｐＦ、「ターン・オン時間」が１７２ｎｓ、「ターン・オフ時間」は３０
０ｎｓ、「最小パルス幅」は４７２ｎｓである。
【０００６】
ＩＧＢＴは、「容量」が６００Ｖ，７５Ａ、「ゲート入力容量」が４１００ｐＦ、「タ
ーン・オン時間」が６００ｎｓ、「ターン・オフ時間」は８００ｎｓ、「最小パルス幅」
は１４００ｎｓである。ＩＧＢＴモジュールは、「容量」が６００Ｖ，４００Ａ、「ゲー
ト入力容量」が２００００ｐＦ、「ターン・オン時間」が７００ｎｓ、「ターン・オフ時
間」は１１００ｎｓ、「最小パルス幅」は１８００ｎｓである。
【０００７】
一般的に、スイッチング素子は、定格電圧、定格電流の容量が大きくなるほどスイッチ
ング応答時間が遅くなる傾向にある。そして、第１図に示すように、一般的に同じ定格電
圧でも電流容量の小さいスイッチング素子の方がゲート入力容量が小さくなる傾向にある
。つまり、駆動に必要な電力も少なくて済むようになってくるので、スイッチング素子の
動作をより高速にすることができる。
【０００８】
スイッチング素子のうち、ＯＮ抵抗が小さく、発熱の少ない素子は、ゲート入力容量が
大きいため、高速動作ができない。また、ゲート入力容量が小さく高速動作可能な素子は
、ＯＮ抵抗が大きく最大電流容量が小さいことに加え、発熱量が大きいので、素子の冷却
にコストがかかり、スペースが大きくなる等の問題がある。
【０００９】
（放電加工用電源装置の具体的な従来例）
第２図は、従来の放電加工用電源装置の構成例を示す回路図である。第３図は、第２図
に示す加工放電用電源部１０１のスイッチング素子Ｓ１１ａ，Ｓ１１ｂを駆動制御する電
源制御回路の構成を示すブロック図である。
【００１０】
第２図において、放電加工部１００には、ワイヤからなる電極Ｅと他方の電極である被
加工物Ｗとが適宜な間隔を置いて対向配置されている。この放電加工部１００に対し、加
工放電用電源部１０１と予備放電用電源部１０２とが設けられている。
【００１１】
加工放電用電源部１０１は、可変の直流電源Ｖ１１と、スイッチング素子（例えばＦＥ
Ｔ）Ｓ１１ａ，Ｓ１１ｂと、ダイオードＤ１１，Ｄ１２，Ｄ１３，Ｄ１４とを備えている
。予備放電用電源部１０２は、可変の直流電源Ｖ２１と、スイッチング素子（例えばＦＥ
Ｔ）Ｓ２１と、抵抗器Ｒ２１と、ダイオードＤ２１，Ｄ２２とを備えている。
【００１２】
加工放電用電源部１０１では、直流電源Ｖ１１の正極端には、ダイオードＤ１１のカソ
ード電極とスイッチング素子Ｓ１１ａのソース電極とが接続されている。また、直流電源
Ｖ１１の負極端には、スイッチング素子Ｓ１１ｂのソース電極とダイオードＤ１２のアノ
ード電極とが接続されている。
【００１３】
スイッチング素子Ｓ１１ａのドレイン電極は、ダイオードＤ１２のカソード電極とダイ
オードＤ１３のアノード電極とに接続され、ダイオードＤ１３のカソード電極は、被加工
物Ｗに接続されている。ダイオードＤ１３のカソード電極と被加工物Ｗとの接続ラインに
は、浮遊インダクタンスＬ１１が存在している。
【００１４】
スイッチング素子Ｓ１１ｂのドレイン電極は、ダイオードＤ１１のアノード電極とダイ
オードＤ１４のカソード電極とに接続されている。ダイオードＤ１４のアノード電極と電
極Ｅとの接続ラインには、浮遊インダクタンスＬ１２が存在している。
【００１５】
また、予備放電用電源部１０２では、直流電源Ｖ２１の正極端には、スイッチング素子
Ｓ２１のソース電極が接続され、スイッチング素子Ｓ２１のドレイン電極は、抵抗器Ｒ２
１を介してダイオードＤ２１のアノード電極に接続されている。ダイオードＤ２１のカソ
ード電極は、被加工物Ｗに接続されている。ダイオードＤ２１のカソード電極と被加工物
Ｗとの接続ラインには、浮遊インダクタンスＬ２１が存在している。
【００１６】
また、直流電源Ｖ２１の負極端には、ダイオードＤ２２のカソード電極が接続され、ダ
イオードＤ２２のアノード電極は、電極Ｅに接続されている。ダイオードＤ２２のアノー
ド電極と電極Ｅとの接続ラインには、浮遊インダクタンスＬ２２が存在している。ダイオ
ードＤ２１のカソード電極と被加工物Ｗとの接続ラインと、ダイオードＤ２２のアノード
電極と電極Ｅとの接続ラインとの間には、浮遊容量Ｃ１１が存在している。
【００１７】
第３図に示すように、加工放電用電源部１０１のスイッチング素子Ｓ１１ａ，Ｓ１１ｂ
を駆動制御する電源制御回路は、電極Ｅと被加工物Ｗとの間である極間（Ｗ−Ｅ）１０５
に放電電流が流れるのを検出する放電検出回路１３と、放電検出回路１３から開始指令パ
ルス信号ＰＫを受ける発振制御回路１４と、発振制御回路１４から制御パルス信号ＰＣが
並列に入力されるドライブ回路１５ａ，１５ｂとを備えている。スイッチング素子Ｓ１１
ａ，Ｓ１１ｂは、ドライブ回路１５ａ，１５ｂから駆動パルス信号ＰＤを受けて極間（Ｗ
−Ｅ）１０５に加工パルス信号ＰＳを印加するようになっている。
【００１８】
次に第２図〜第４図を参照して、従来の放電加工用電源装置の動作について説明する。
なお第４図は、第１図に示す従来の放電加工用電源装置の動作原理を説明する図である。
まず、第２図、第３図に示されている符号の意味を説明する。
【００１９】
第２図において、浮遊容量Ｃ１１から放電加工部１００に向かう電流ＩＷＥ１０は、放
電開始電流である。加工放電用電源部１０１から放電加工部１００に向かう電流ＩＷＥ１
１は、放電加工電流である。予備放電用電源部１０２から放電加工部１００に向かう電流
ＩＷＥ２２は、放電維持電流である。被加工物Ｗから電極Ｅに向かう電流ＩＷＥは、極間
電流である。また、ＶＷＥは、極間電圧である。
【００２０】
また、第３図において、ｔｋ，ｔｃ，ｔｄ．ｔｓは、それぞれ、各回路で入力を受けて
所望の信号を発生出力する処理に要する時間（遅延時間）を示し、ｔｒは、それらを総和
した遅延時間である。つまり、遅延時間ｔｒは、放電検出回路１３が放電加工部１００の
極間（Ｗ−Ｅ）１０５での放電発生を検出してからスイッチング素子Ｓ１１ａ，Ｓ１１ｂ
が極間（Ｗ−Ｅ）１０５に加工パルスＰＳを印加できるまでの時間である。なお、極間（
Ｗ−Ｅ）１０５は、以降、単に極間と表記する。
【００２１】
さて、第２図、第３図において、電極Ｅと被加工物Ｗとの間である極間が放電、短絡し
ていない状態で、予備放電用電源部１００のスイッチング素子Ｓ２１がオンすると、直流
電源Ｖ２１の電圧が極間に現れる。同時に、回路中の浮遊容量Ｃ１１は、直流電源Ｖ２１
の電圧まで充電される。なお、電極Ｅと被加工物Ｗとの間の距離は、放電が発生するよう
に、図示していない数値制御装置とサーボ駆動制御装置によって制御されている。
【００２２】
直流電源Ｖ２１の出力電圧によって極間に放電が発生すると、まず、回路中の浮遊容量
Ｃ１１に蓄電されていた電荷が極間にコンデンサ放電され、放電開始電流ＩＷＥ１０が流
れる。これによって、極間には導電路が形成される。この導電路を維持しておくためには
、回路中の浮遊容量Ｃ１１の電荷が放電しきった後も極間に電流を流し続けておかなけれ
ばならないので、スイッチング素子Ｓ２１はオンしたままにしておく。
【００２３】
その結果、直流電源Ｖ２１→スイッチング素子Ｓ２１→抵抗器Ｒ２１→ダイオードＤ２
１→回路中の浮遊インダクタンスＬ２１→被加工物Ｗ→電極Ｅ→回路中の浮遊インダクタ
ンスＬ２２→ダイオードＤ２２→直流電源Ｖ２１の経路で放電維持電流ＩＷＥ２２が流れ
、極間に形成された導電路が維持される。このとき、放電維持電流ＩＷＥ２２は、抵抗器
Ｒ２１を通して流れるので、放電維持電流ＩＷＥ２２の最大値は、抵抗器Ｒ２１によって
ＩＷＥ２２（ｍａｘ）＝Ｖ２１／Ｒ２１に制限される。したがって、この放電維持電流Ｉ
ＷＥ２２は、比較的電流値が小さく、加工エネルギーとしても弱いため、大電流の放電加
工電流ＩＷＥ１１を流すための予備放電電流の役割を持っている。極間に流そうとする大
電流の放電加工電流ＩＷＥ１１は、次のように、放電発生と同時に極間に現れてくるこの
放電維持電流ＩＷＥ２２によって放電発生を検知し、検知した時刻ｔ０からある時間ｔｒ
だけ遅れて極間に出力されるようになっている。
【００２４】
すなわち、放電検出回路１３は、極間に放電が発生したことによって極間電圧ＶＷＥが
低下したことを検出し、発振制御回路１４に大電流出力の開始指令パルス信号ＰＫを出力
する。発振制御回路１４は、極間の加工状態によって設定されるパルス幅の制御パルス信
号ＰＣをドライブ回路１５ａ，１５ｂに出力する。ドライブ回路１５ａは、発振制御回路
１４で設定されたパルス幅を持つ駆動パルス信号ＰＤによってスイッチング素子Ｓ１１ａ
をオン駆動する。同時に、ドライブ回路１５ｂは、同様に駆動パルス信号ＰＤによってス
イッチング素子Ｓ１１ｂをオン駆動する。
【００２５】
ここで、スイッチング素子Ｓ１１ａ，Ｓ１１ｂ，Ｓ２１が全てオン動作状態になると、
電圧の異なる複数の直流電源が接続された回路が形成されることになる。この場合には、
サージ電圧を含む電位差によって回路中の素子が破壊されるおそれがある。そこで、スイ
ッチング素子Ｓ１１ａ，Ｓ１１ｂをオンするときには、安全策としてスイッチング素子Ｓ
２１はオフするようにする。
【００２６】
加工放電用電源部１０１では、スイッチング素子Ｓ１１ａ，Ｓ１１ｂが同時にオン動作
することによって、直流電源Ｖ１１→スイッチング素子Ｓ１１ａ→ダイオードＤ１３→回
路中の浮遊インダクタンスＬ１１→被加工物Ｗ→電極Ｅ→回路中の浮遊インダクタンスＬ
１２→ダイオードＤ１４→スイッチング素子Ｓ１１ｂ→直流電源Ｖ１１の経路で大電流の
放電加工電流ＩＷＥ１１が流れる。
【００２７】
ドライブ回路１５ａ，１５ｂは、発振制御回路１４からの制御パルス信号ＰＣが無くな
ると、それぞれスイッチング素子Ｓ１１ａ，Ｓ１１ｂをオフ駆動する。このとき、放電加
工電流ＩＷＥ１１は、回路中の浮遊インダクタンスＬ１１，Ｌ１２の誘導作用により回路
中を流れ続けようとする。その結果、回路中の浮遊インダクタンスＬ１１→被加工物Ｗ→
電極Ｅ→回路中の浮遊インダクタンスＬ１２→ダイオードＤ１４→ダイオードＤ１１→直
流電源Ｖ１１の経路で放電加工電流ＩＷＥ１１が直流電源Ｖ１１に帰還し、回生される。
【００２８】
次に、第４図において、極間電圧ＶＷＥ（１）は、スイッチング素子Ｓ２１（３）がオ
ン動作することによってある電圧（直流電源Ｖ２１の電圧）になり、コンデンサＣ１１が
充電される。放電開始時刻ｔ０にてコンデンサＣ１１の放電による放電開始電流ＩＷＥ１
０（２）が流れ始めると、極電圧ＶＷＥ（１）は、低下を始める。また、放電維持電流Ｉ
ＷＥ２２（４）が、浮遊インダクタンスＬ２１，Ｌ２２の影響を受けてＶ２１／（Ｌ２１
＋Ｌ２２）の立ち上がり傾きを持って流れ始める。
【００２９】
極間電圧ＶＷＥ（１）は、放電開始時刻ｔ０から時間ｔｋを経過した後のある時刻にて
最低の放電電圧Ｖａに到達し、以降、その放電電圧Ｖａを維持する。放電維持電流ＩＷＥ
２２（４）は、放電開始電流ＩＷＥ１０（２）がピーク値を過ぎた当たり（放電開始時刻
ｔ０から時間ｔｋを経過した後のある時刻）にて、所定値（ＩＷＥ２２（ｍａｘ）＝Ｖ２
１／Ｒ２１）に到達する。そして、放電開始時刻ｔ０から時間ｔｒを経過すると、スイッ
チング素子Ｓ１１ａ，Ｓ１１ｂであるスイッチング素子Ｓ１１（８）がオン動作を行うの
で、その時間ｔｒを経過するまで、スイッチング素子Ｓ２１（３）はオン動作状態を維持
するようになっている。したがって、放電維持電流ＩＷＥ２２（４）は、スイッチング素
子Ｓ２１（３）がオン動作をしている時間ｔｒ内、その所定値（ＩＷＥ２２（ｍａｘ）＝
Ｖ２１／Ｒ２１）を維持する。
【００３０】
放電開始時刻ｔ０から時間ｔｋを経過したとき、放電検出回路１３が極間電圧ＶＷＥ（
１）の所定値以下低下を検出して開始指令パルス信号ＰＫ（５）を発生する。この開始指
令パルス信号ＰＫ（５）は、スイッチング素子Ｓ２１（３）がオン動作をしている時間ｔ
ｒを大きく超えた時間内出力される。次いで、放電開始時刻ｔ０から時間（ｔｋ＋ｔｃ）
を経過したとき、発振制御回路１４が制御パルス信号ＰＣ（６）を発生する。この制御パ
ルス信号ＰＣ（６）は、時間（ｔｄ＋ｔｓ）の時間内出力される。
【００３１】
次いで、放電開始時刻ｔ０から時間（ｔｋ＋ｔｃ＋ｔｄ）を経過したとき、ドライブ回
路１５ａ，１５ｂが駆動パルス信号ＰＤ（７）を発生する。この駆動パルス信号ＰＤ（７
）の発生期間は、制御パルス信号ＰＣ（６）の発生期間と同じである。最後に、放電開始
時刻ｔ０から時間（ｔｋ＋ｔｃ＋ｔｄ＋ｔｓ）を経過したとき、つまり、放電開始時刻ｔ
０から時間ｔｒを経過したとき、スイッチング素子Ｓ１１ａ，Ｓ１１ｂであるスイッチン
グ素子Ｓ１１（８）がオン動作を行い、加工パルス信号ＰＳが出力される。スイッチング
素子Ｓ１１（８）がオン動作を行う期間は、駆動パルス信号ＰＤ（７）の発生期間と同じ
である。
【００３２】
スイッチング素子Ｓ１１（８）がオン動作を行うと、放電加工電流ＩＷＥ１１（９）が
流れ始める。放電加工電流ＩＷＥ１１（９）は、浮遊インダクタンスＬ１１，Ｌ１２を通
して流れるので、スイッチング素子Ｓ１１（８）がオン動作状態にある期間内、Ｖ１１／
（Ｌ１１＋Ｌ１２）の傾きを持って上昇を続ける。通常、直流電源Ｖ１１の電圧の方が直
流電源Ｖ２１の電圧よりも２〜３倍高いので、放電加工電流ＩＷＥ１１（９）の立ち上が
りの傾きは、放電維持電流ＩＷＥ２２（４）の立ち上がりの傾きよりも急峻になる。放電
加工電流ＩＷＥ１１（９）は、スイッチング素子Ｓ１１（８）がオフ動作を行うと、下降
に転じる。
【００３３】
結局、極間電流ＩＷＥ（１０）は、ＩＷＥ＝ＩＷＥ１０＋ＩＷＥ２２＋ＩＷＥ１１とな
る。つまり、最初の放電開始電流 ＩＷＥ１０（２）と、最終的な大電流の放電加工電流
ＩＷＥ１１（９）との時間差の間を、予備放電用電源部１０２から出力される放電維持電
流ＩＷＥ２２（４）にてつなげている。これによって、極間電流ＩＷＥ（１０）が途切れ
ることなく、極間の放電状態を維持しながら繰り返し放電加工が行えることになる。
【００３４】
ここで、スイッチング素子Ｓ１１ａ，Ｓ１１ｂとして、第１図に示したＦＥＴ２を使用
した場合、放電開始時刻ｔ０から放電加工電流ＩＷＥ１１が極間に現れるまでの遅延時間
ｔｒは、通常４１０ｎｓ程度である。また、放電開始電流ＩＷＥ１０のコンデンサ放電の
パルス幅は、３６０ｎｓ程度である。この間の時間６０ｎｓは、このままでは放電が途切
れる危険性あるが、前述のように放電維持電流ＩＷＥ２２が流れるので、極間電流ＩＷＥ
が途切れることはない。
【００３５】
【特許文献１】  特公平５−９２０９号公報
【特許文献２】  特開平１１−４８０３９号公報
【特許文献３】  特開昭６４−１１７１３号公報
【特許文献４】  特開平８−１１８１４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００３６】
しかしながら、上述した従来の放電加工用電源装置では、放電維持電流ＩＷＥ２２の上
限値が抵抗器Ｒ２１で制限されている。また、回路中の浮遊インダクタンスＬ２１，Ｌ２
２によって過渡状態の初期段階では電流値が低い。そのために、放電発生後に形成された
極間の導電路が維持できず、放電加工電流ＩＷＥ１１の投入に失敗することがあるという
問題がある。
【００３７】
特に、大型のワイヤ放電加工装置では、当該ワイヤ放電加工装置内の放電加工部におけ
る極間と電源装置との距離が長くなるので、その間を結ぶ給電ケーブルも長くなる。その
結果、回路中の浮遊インダクタンスが大きくなり、放電開始電流ＩＷＥ１０が消滅した後
も放電維持電流ＩＷＥ２２が立ち上がってこない場合があるので、極間に形成されていた
導電路が絶たれてしまうことが起こる。
【００３８】
また、抵抗器Ｒ２１においても抵抗巻線によるインダクタンス成分が存在し、必要な抵
抗値を得るためにインダクタンスも大きくなる。このように、抵抗器のインダクタンスが
大きくなる場合には、さらに放電維持電流ＩＷＥ２２の立ち上がりを妨げることになる。
また、最初の放電開始電流ＩＷＥ１０は、コンデンサ放電による電流であり、実際には振
動成分を含んでいる。そのため、予め放電維持電流ＩＷＥ２２の最大値を多少大きくして
いたとしても、この振動の負側の成分によって放電維持電流ＩＷＥ２２が相殺されてしま
い、極間に形成されていた導電路が絶たれてしまうこともある。
【００３９】
このように放電加工電流ＩＷＥ１１を投入する以前に放電開始電流ＩＷＥ１０によって
確保された極間の導電路が絶たれてしまうと、予備放電電流である放電維持電流ＩＷＥ２
２によって安定して放電加工電流ＩＷＥ１１を極間に供給するという作用が得られないの
で、放電加工においては様々な障害が発生する。
【００４０】
すなわち、極間の導電路が絶たれている状態では、加工放電電源部１０１の出力端が開
放状態であるので、放電加工電流ＩＷＥ１１は流れない。この場合には正常な放電加工が
行われない。このような状態の発生頻度が高くなると有効な放電回数が低下してしまう。
その結果、本来得られるはずの加工速度が得られなかったり、それ以上の加工速度の向上
を図ることができなくなってしまったりするという問題がある。
【００４１】
また、直流電源Ｖ１１の電圧は、短時間に大電流を出力するために、通常は直流電源Ｖ
２１の電圧よりも２〜３倍程度高くしてあるが、極間に導電路がなく開放状態となった場
合は、この直流電源Ｖ１１の高電圧が極間に印加された状態となる。その結果、この高電
圧によって新たに放電が発生し、予備放電なく突然大電流が極間に流れることになる。そ
の結果、ワイヤ電極が細い場合には断線することが起こる。ワイヤ電極に断線が発生しな
くても加工面が粗くなって加工精度が悪化する原因となり、安定した放電加工特性を得る
ことができない等の問題がある。
【００４２】
上述のような問題については、例えば特許文献１（ワイヤカット放電加工装置用電源）
においても同様の指摘がなされ、その解決策として、インダクタンスとコンデンサを直列
接続した回路を極間と並列に設けて放電発生後の極間の導電路を維持し、すなわち放電状
態を安定に持続させ、加工効率の低下を防止する技術が開示されている。しかしながら、
この措置では、結果的に極間に余分なコンデンサを付加するので、例えば電源装置側から
みた電気容量が回路中の浮遊容量と合わせて増大してしまい、出力電圧を極間に印加した
場合の立ち上がり時定数が大きくなり、極間電圧の立ち上がりが遅くなってしまう。この
ため、放電を発生させるまでの電圧印加時間が長くなるので、有効な放電回数が減少し、
加工効率が充分に向上できない欠点がある。
【００４３】
また、上記特許文献１に開示されたワイヤカット放電加工装置用電源では、付加するイ
ンダクタンスとコンデンサの値により、固有の振動周波数を得ているが、近年の放電加工
用電源装置では、極間に印加する電圧の極性を交互に入れ替えて発振出力していく両極性
タイプのものが主流となってきている。この場合には、付加されたコンデンサは、少なく
とも電圧印加の発振周波数によって充放電動作を繰り返すことになる。高周波用途のコン
デンサであっても誘電損失は存在する。したがって、上記特許文献１に開示された技術で
は、電圧印加の発振周波数に制限を加えるだけでなく、誘電損失よる発熱も伴い、供給エ
ネルギーの損失も発生してしまう問題がある。
【００４４】
（この発明に対する先行例）
この発明は、高速加工に必要な大電流と高周波化とを両立可能に実現するものである。
この点に関する先行例としては、例えば特許文献２（放電加工機の放電加工電源装置）、
特許文献３（放電加工電源）および特許文献４（ワイヤ放電加工機の放電加工電源制御装
置）を挙げることができる。
【００４５】
特許文献２（放電加工機の放電加工電源装置）と特許文献３（放電加工電源）とは、加
工間隙に大電流を供給する技術を開示しているが、回路の効率や熱損失についての検討は
なされていない。すなわち、大電流を供給した場合の熱損失やスイッチング効率を改善す
るために、電流容量の大きい低損失特性に優れるスイッチング素子を使用すると、ゲート
入力容量が大きく、ターン電流の立ち上がり特性が悪化し、アーク切れが発生しやすくな
り、ワイヤ断線が頻発するという問題がある。
【００４６】
また、特許文献４（ワイヤ放電加工機の放電加工電源制御装置）では、大中小の３種類
の電流パルスを印加することで、ワイヤ断線の防止をより確実にする技術が開示されてい
る。しかし、同一のスイッチング素子とドライブ回路とで構成しているため、例えば、φ
０．３５等の太いワイヤ電極を使用する場合、電流ピークの増加に対応するためには、ス
イッチング素子の並列数を増やす必要があり、コストが増大する、電源装置の小型化が図
れないという問題がある。
【００４７】
要するに、上記の先行例を含む従来例においては、大電流は供給できるが、放電周波数
が高くなると、スイッチング素子のエネルギー損失が急激に増大し、スイッチング素子が
熱破壊するという問題がある。もしくは、熱破壊はしなくとも、増大したスイッチングロ
スから素子を守るためには、熱変換装置の容量を極端に増やす必要があり、コストの低減
や電源装置の小型化が図れないという問題がある。例えば、ＩＧＢＴ等の低損失で大電流
供給に適したスイッチング素子は、繰り返し周波数の高い領域（例えば４０ｋＨｚ）では
、使用が困難である。小電流容量スイッチング素子は、一般的にＯＮ抵抗が大きいため、
ＯＮ時間が長くなると熱損失が極端に増え、放熱処理にコストがかかる。
【００４８】
この発明は、上記に鑑みてなされたもので、スイッチング回路を２種類の特性の異なる
スイッチング回路によって構成し、これによって大電流かつ高周波数に対応したワイヤ放
電加工を効率よく行うことができ、併せてスイッチング素子の数や発熱量を少なくするこ
とができる放電加工用電源装置を得ることを目的とする。
【課題を解決するための手段】
【００４９】
上述した目的を達成するために、この発明は、電極と前記電極に所定間隔を置いて対向
配置される他方の電極としての被加工物との間である極間に放電パルス電流を供給するス
イッチング回路を備える放電加工用電源装置において、前記極間での放電開始の検出信号
に応答して所定パルス幅の制御パルス信号を発生するパルス幅制御手段を備えるとともに
、前記スイッチング回路は、前記制御パルス信号を並列に受ける２つのスイッチング回路
であって、前記制御パルス信号を受けて生成した第１駆動パルス信号に従ってスイッチン
グ動作を行う高速動作に適したスイッチング素子を含む第１スイッチング回路と、前記制
御パルス信号を受けて生成した第２駆動パルス信号に従って前記第１スイッチング回路の
動作開始後に重複期間を有してスイッチング動作を行う低速動作に適したスイッチング素
子を含む第２スイッチング回路とで構成されることを特徴とする。
【００５０】
この発明によれば、高速動作に適したスイッチング素子を含む第１スイッチング回路と
、低速動作に適したスイッチング素子を含む第２スイッチング回路とを同一放電電流パル
ス発生期間内で、放電電流が継続するように順次駆動することができるので、大電流かつ
高周波の間欠放電電流を発生することができる。したがって、大電流かつ高周波数に対応
したワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子
を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。
【００５１】
つぎの発明は、電極と前記電極に所定間隔を置いて対向配置される他方の電極としての
被加工物との間である極間に放電パルス電流を供給するスイッチング回路を備える放電加
工用電源装置において、前記極間での放電開始の検出信号に応答して所定パルス幅の制御
パルス信号を発生するパルス幅制御手段を備えるとともに、前記スイッチング回路は、前
記極間での放電開始の検出信号に応答して生成した駆動パルス信号に従ってスイッチング
動作を行う高速動作に適したスイッチング素子と低速動作に適したスイッチング素子との
いずれか一方を含む第１スイッチング回路と、  前記制御パルス信号を受けて生成した第
２駆動パルス信号に従って前記第１スイッチング回路の動作期間と重複期間を有してスイ
ッチング動作を行う低速動作に適したスイッチング素子を含む第２スイッチング回路とで
構成されることを特徴とする。
【００５２】
この発明によれば、第１スイッチング回路は、制御パルス信号を発生する処理時間分、
第２スイッチング回路よりも速くスイッチングを行う。したがって、より高速の動作を実
現することができる。また、第１スイッチング回路は、高速動作に適したスイッチング素
子と低速動作に適したスイッチング素子とのいずれでも用いることができるので、使用素
子の選択範囲を広くすることができる。
【００５３】
つぎの発明は、上記の発明において、前記第１スイッチング回路は、高速動作に適した
スイッチング素子を含むスイッチング回路である場合には、前記放電開始の検出信号が前
記高速動作に適したスイッチング素子の制御端に直接印加されることを特徴とする。
【００５４】
この発明によれば、第１スイッチング回路では、スイッチング素子の駆動手段を省略す
ることができ、構成の簡素化が図れる。
【００５５】
つぎの発明は、上記の発明において、前記第１スイッチング回路は、前記放電開始の検
出信号を受けてパルス幅が互いに異なる駆動パルス信号を発生する複数の駆動回路と、外
部からの指令に基づき前記複数の駆動回路のいずれか一つが出力する駆動パルス信号を選
択して前記スイッチング素子の制御端に印加する選択回路とを備えたことを特徴とする。
【００５６】
この発明によれば、高速動作を行うスイッチング素子の駆動時間を任意に可変制御する
ことができる。
【００５７】
つぎの発明は、上記の発明において、前記スイッチング回路は、前記放電開始の検出信
号に応答して生成した駆動パルス信号に従ってスイッチング動作を行う高速動作に適した
スイッチング素子を含む第１スイッチング回路と、前記第１スイッチング回路の動作開始
後に重複期間を有してスイッチング動作を行うように制御される低速動作に適したスイッ
チング素子を含む第２スイッチング回路とで構成され、前記パルス幅制御手段は、前記発
生する制御パルス信号のパルス幅を前記第２スイッチング回路において対向するスイッチ
ング素子間で互いに異なる値に制御することを特徴とする。
【００５８】
この発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路を用い
て、間欠放電１パルス当たりの投入エネルギーが大きい環流ドライブ方式を実現すること
ができる。したがって、大電流を必要とする太線ワイヤ電極を用いたワイヤ放電加工が可
能となる。
【００５９】
つぎの発明は、上記の発明において、前記パルス幅制御手段は、前記対向するスイッチ
ング素子の一方が導通状態になる期間を与える第１パルス幅に設定した制御パルス信号を
発生し、前記一方のスイッチング素子の駆動手段に与える第１設定手段と、前記対向する
スイッチング素子の他方が導通状態になる期間を与える前記第１パルス幅とは異なる値の
第２パルス幅に設定した制御パルス信号を発生し、前記他方のスイッチング素子の駆動手
段に与える第２設定手段とを備えたことを特徴とする。
【００６０】
この発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路におい
て対向するスイッチング素子毎に異なるパルス幅の制御パルス信号を発生することができ
る。
【００６１】
つぎの発明は、上記の発明において、前記パルス幅制御手段は、第１パルス幅に設定し
た制御パルス信号を発生する設定手段と、前記第１パルス幅を延長した第２パルス幅の制
御パルス信号を出力する延長手段と、外部からの指令に従い前記対向するスイッチング素
子それぞれを駆動する駆動手段に対し、それぞれのスイッチング素子を導通状態にするパ
ルス幅を持つ制御パルス信号として、前記第１パルス幅を持つ制御パルス信号と前記第２
パルス幅を持つ制御パルス信号とを切り替えて出力する切替手段とを備えたことを特徴と
する。
【００６２】
この発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路におい
て対向するスイッチング素子に対し、外部からの指令に従って、異なるパルス幅の制御パ
ルス信号を与えることができる。
【００６３】
つぎの発明は、上記の発明において、前記パルス幅制御手段は、前記対向するスイッチ
ング素子の一方が導通状態になる期間を与える第１パルス幅に設定した制御パルス信号を
発生し、前記一方のスイッチング素子の駆動手段に与える第１設定手段と、前記対向する
スイッチング素子の他方が導通状態になる期間を与える前記第１パルス幅とは異なる値の
第２パルス幅に設定した制御パルス信号を発生し、前記他方のスイッチング素子の駆動手
段に与える第２設定手段とを備え、さらに、前記第１スイッチング回路において対向する
スイッチング素子のそれぞれを導通状態にする期間を与えるパルス幅を設定する設定手段
を備え、前記第１スイッチング回路において対向するスイッチング素子のそれぞれを駆動
する駆動手段は、前記放電開始の検出信号を受けて、前記設定手段が設定したパルス幅を
もつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することを特徴とする。
【００６４】
この発明によれば、高速動作に適したスイッチング素子を含むスイッチング回路におい
て対向するスイッチング素子のそれぞれを駆動する駆動手段は、適切に設定されたパルス
幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することができるの
で、素子の負荷バランスを採ることができる。
【００６５】
つぎの発明は、上記の発明において、前記パルス幅制御手段は、第１パルス幅に設定し
た制御パルス信号を発生する第１設定手段と、前記第１パルス幅を延長した第２パルス幅
の制御パルス信号を出力する延長手段と、外部からの指令に従い前記対向するスイッチン
グ素子それぞれを駆動する駆動手段に対し、それぞれのスイッチング素子を導通状態にす
るパルス幅を持つ制御パルス信号として、前記第１パルス幅を持つ制御パルス信号と前記
第２パルス幅を持つ制御パルス信号とを切り替えて出力する切替手段とを備え、さらに、
前記第１スイッチング回路において対向するスイッチング素子のそれぞれを導通状態にす
る期間を与えるパルス幅を設定する第２設定手段を備え、前記第１スイッチング回路にお
いて対向するスイッチング素子のそれぞれを駆動する駆動手段は、前記放電開始の検出信
号を受けて、前記第２設定手段が設定したパルス幅をもつ駆動パルス信号を発生しそれぞ
れのスイッチング素子を駆動することを特徴とする。
【００６６】
この発明によれば、高速動作に適したスイッチング素子を含むスイッチング回路におい
て対向するスイッチング素子のそれぞれを駆動する駆動手段は、適切に設定されたパルス
幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することができるの
で、素子の負荷バランスを採ることができる。
【００６７】
つぎの発明は、上記の発明において、前記第１駆動パルス信号のパルス幅は、前記制御
パルス信号のパルス幅よりも小さい固定のパルス幅であり、前記第２駆動パルス信号のパ
ルス幅は、前記第１駆動パルス信号のパルス幅よりも大きい関係を維持して前記制御パル
ス信号のパルス幅を放電開始前に外部から変更設定する手段による操作によって変更設定
できるようになっていることを特徴とする。
【００６８】
この発明によれば、制御パルス信号のパルス幅を放電開始前に外部から変更設定するこ
とによって低速動作に適するスイッチング素子のオン動作時間を外部から任意に設定する
ことができる。
【００６９】
つぎの発明は、電極と前記電極に所定間隔を置いて対向配置される他方の電極としての
被加工物との間である極間での放電開始に応答して、第１パルス幅の制御パルス信号を発
生する第１パルス幅制御手段、および前記第１パルス幅とは異なる値の第２パルス幅の制
御パルス信号を発生する第２パルス幅制御手段と、前記第１パルス幅の制御パルス信号を
受けて前記極間に放電パルス電流を供給するスイッチング回路であって、低速動作に適し
たスイッチング素子を含む第１スイッチング回路と、前記第２パルス幅の制御パルス信号
を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、高速動作に適
したスイッチング素子を含む第２スイッチング回路と、前記極間での放電開始時の放電状
態が、正常放電状態と即放電状態と短絡状態とのいずれであるかを判別する放電状態判別
手段と、前記放電状態判別手段の判別結果が、正常放電状態を示すときは前記第１パルス
幅制御手段に出力指示を出し、即放電状態ないしは短絡状態を示すときは前記第２パルス
幅制御手段に出力指示を出す電流パルス選択手段とを備えたことを特徴とする。
【００７０】
この発明によれば、大電流を印加する正常放電時では、低速動作に適したスイッチング
回路を動作させ、繰り返す周波数が高くなる短絡や即放電時では、高速動作に適したスイ
ッチング回路を動作させることができる。したがって、大電流かつ高周波数に対応したワ
イヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用い
るので、素子数を低減でき、その結果、発熱量を減らすことができる。さらに、低損失側
のスイッチング回路の繰り返し周波数を１／２〜１／３に押さえることができるので、よ
り大電流かつ低損失の素子（例えばＩＧＢＴ等）が使用できる。
【００７１】
つぎの発明は、電極と前記電極に所定間隔を置いて対向配置される他方の電極としての
被加工物との間である極間での放電開始に応答して、第１パルス幅の制御パルス信号を発
生する第１パルス幅制御手段、および前記第１パルス幅とは異なる値の第２パルス幅の制
御パルス信号を発生する第２パルス幅制御手段と、前記第１パルス幅の制御パルス信号を
受けて前記極間に放電パルス電流を供給するスイッチング回路であって、低速動作に適し
たスイッチング素子を含む第１スイッチング回路と、前記第２パルス幅の制御パルス信号
を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、高速動作に適
したスイッチング素子を含む第２スイッチング回路と、前記極間での放電開始時の放電状
態が、正常放電状態と即放電状態と短絡状態とのいずれであるかを判別する放電状態判別
手段と、前記放電状態判別手段の判別結果が即放電状態ないしは短絡状態を示すとき、前
記第１パルス幅制御手段に出力停止指示を出す電流パルス停止手段とを備えたことを特徴
とする。
【００７２】
この発明によれば、大電流を印加する正常放電時では、高速動作に適したスイッチング
回路と低速動作に適したスイッチング回路の両回路を動作させ、繰り返す周波数が高くな
る短絡や即放電時では、高速動作に適したスイッチング回路のみを動作させることができ
る。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことがで
きる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果
、発熱量を減らすことができる。さらに、低損失側のスイッチング回路の繰り返し周波数
を１／２〜１／３に押さえることができるので、より大電流かつ低損失の素子（例えばＩ
ＧＢＴ等）が使用できる。
【００７３】
つぎの発明は、上記の発明において、前記制御パルス信号のパルス幅を放電開始前に外
部から変更設定を行う手段を備えたことを特徴とする。
【００７４】
この発明によれば、制御パルス信号のパルス幅を放電開始前に外部から変更設定するこ
とができるので、少なくとも低速動作に適するスイッチング素子のオン動作期間を外部か
ら任意に設定することができる。
【発明の効果】
【００７５】
この発明によれば、高速動作に適したスイッチング素子を含む第１スイッチング回路と、低速動作に適したスイッチング素子を含む第２スイッチング回路とを同一放電電流パルス発生期間内で、放電電流が継続するように順次駆動することができるので、大電流かつ高周波の間欠放電電流を発生することができる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。
【００７６】
つぎの発明によれば、第１スイッチング回路は、制御パルス信号を発生する処理時間分
、第２スイッチング回路よりも速くスイッチングを行う。したがって、より高速の動作を
実現することができる。また、第１スイッチング回路は、高速動作に適したスイッチング
素子と低速動作に適したスイッチング素子とのいずれでも用いることができるので、使用
素子の選択範囲を広くすることができる。
【００７７】
つぎの発明によれば、第１スイッチング回路では、スイッチング素子の駆動手段を省略
することができ、構成の簡素化が図れる。
【００７８】
つぎの発明によれば、高速動作を行うスイッチング素子の駆動時間を任意に可変制御す
ることができる。
【００７９】
つぎの発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路を用
いて、間欠放電１パルス当たりの投入エネルギーが大きい環流ドライブ方式を実現するこ
とができる。したがって、大電流を必要とする太線ワイヤ電極を用いたワイヤ放電加工が
可能となる。
【００８０】
つぎの発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路にお
いて対向するスイッチング素子毎に異なるパルス幅の制御パルス信号を発生することがで
きる。
【００８１】
つぎの発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路にお
いて対向するスイッチング素子に対し、外部からの指令に従って、異なるパルス幅の制御
パルス信号を与えることができる。
【００８２】
つぎの発明によれば、高速動作に適したスイッチング素子を含むスイッチング回路にお
いて対向するスイッチング素子のそれぞれを駆動する駆動手段は、適切に設定されたパル
ス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することができる
ので、素子の負荷バランスを採ることができる。
【００８３】
つぎの発明によれば、高速動作に適したスイッチング素子を含むスイッチング回路にお
いて対向するスイッチング素子のそれぞれを駆動する駆動手段は、適切に設定されたパル
ス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することができる
ので、素子の負荷バランスを採ることができる。
【００８４】
つぎの発明によれば、制御パルス信号のパルス幅を放電開始前に外部から変更設定する
ことによって低速動作に適するスイッチング素子のオン動作時間を外部から任意に設定す
ることができる。
【００８５】
つぎの発明によれば、大電流を印加する正常放電時では、低速動作に適したスイッチン
グ回路を動作させ、繰り返す周波数が高くなる短絡や即放電時では、高速動作に適したス
イッチング回路を動作させることができる。したがって、大電流かつ高周波数に対応した
ワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用
いるので、素子数を低減でき、その結果、発熱量を減らすことができる。さらに、低損失
側のスイッチング回路の繰り返し周波数を１／２〜１／３に押さえることができるので、
より大電流かつ低損失の素子（例えばＩＧＢＴ等）が使用できる。
【００８６】
つぎの発明によれば、大電流を印加する正常放電時では、高速動作に適したスイッチン
グ回路と低速動作に適したスイッチング回路の両回路を動作させ、繰り返す周波数が高く
なる短絡や即放電時では、高速動作に適したスイッチング回路のみを動作させることがで
きる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことが
できる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結
果、発熱量を減らすことができる。さらに、低損失側のスイッチング回路の繰り返し周波
数を１／２〜１／３に押さえることができるので、より大電流かつ低損失の素子（例えば
ＩＧＢＴ等）が使用できる。
【００８７】
つぎの発明によれば、制御パルス信号のパルス幅を放電開始前に外部から変更設定する
ことができるので、少なくとも低速動作に適するスイッチング素子のオン動作期間を外部
から任意に設定することができる。
【発明を実施するための最良の形態】
【００８８】
以下に図面を参照して、この発明にかかる放電加工用電源装置の好適な実施の形態を詳
細に説明する。
【００８９】
実施の形態１．
第５図は、この発明の実施の形態１である放電加工用電源装置の主な構成を示す回路図
である。第６図は、第５図に示す放電加工用電源装置のスイッチング素子を駆動制御する
電源制御回路の構成を示すブロック図である。
【００９０】
第５図において、電極Ｅと被加工物Ｗは、放電加工部に適宜な間隔を置いて配置されて
いる。電極Ｅと被加工物Ｗとの間には、放電開始時に外部から直流電圧（極間電圧）が印
加できるようになっている。なお、電極Ｅと被加工物Ｗとの間には、浮遊容量Ｃ１が存在
している。
【００９１】
この電極Ｅと被加工物Ｗとに対し、可変の直流電源Ｖ１と、スイッチング素子Ｓ１ａ，
Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂと、ダイオードＤ１，Ｄ２とが配置されている。ここで、スイッ
チング素子Ｓ１ａ，Ｓ１ｂには、大電流・低損失に適した素子（例えばＩＧＢＴ）が用い
られる。また、スイッチング素子Ｓ２ａ，Ｓ２ｂには、高速動作に適した素子（例えばＦ
ＥＴ）が用いられる。
【００９２】
直流電源Ｖ１の正極端には、並列接続されたスイッチング素子Ｓ２ａ，Ｓ１ａの一方の
信号電極とダイオードＤ２のカソード電極とが接続されている。また、直流電源Ｖ１の負
極端には、並列接続されたスイッチング素子Ｓ１ｂ，Ｓ２ｂの一方の信号電極とダイオー
ドＤ１のアノード電極とが接続されている。
【００９３】
並列接続されたスイッチング素子Ｓ２ａ，Ｓ１ａの他方の信号電極は、ダイオードＤ１
のカソード電極と共に被加工物Ｗに接続されている。この接続ラインには浮遊インダクタ
ンスＬ１が存在している。また、並列接続されたスイッチング素子Ｓ１ｂ，Ｓ２ｂの他方
の信号電極は、ダイオードＤ２のアノード電極と共に電極Ｅに接続されている。この接続
ラインには浮遊インダクタンスＬ２が存在している。
【００９４】
第６図に示すように、スイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ、Ｓ２ｂを駆動制御す
る電源制御回路は、電極Ｅと被加工物Ｗとの間である極間（Ｗ−Ｅ）１０５に放電電流が
流れるのを検出する放電検出回路３と、放電検出回路３から開始指令パルス信号ＰＫを受
ける発振制御回路４と、発振制御回路４から制御パルス信号ＰＣが並列に入力されるドラ
イブ回路５ａ，５ｂ，６ａ，６ｂとを備えている。スイッチング素子Ｓ１ａ，Ｓ１ｂは、
ドライブ回路５ａ，５ｂから駆動パルス信号ＰＤ１を受けて、またスイッチング素子Ｓ２
ａ、Ｓ２ｂは、ドライブ回路６ａ，６ｂから駆動パルス信号ＰＤ２を受けて、それぞれ極
間（Ｗ−Ｅ）１０５に加工パルス信号ＰＳを印加するようになっている。
【００９５】
放電検出回路３は、例えば基準電圧２１と、コンパレータ２２と、極間電圧ＶＷＥを分
圧する抵抗素子２３，２４の直列回路とを備えている。抵抗素子２３，２４の直列回路で
の分圧電圧をコンパレータ２２の正相入力端（＋）に与え、基準電圧２１をコンパレータ
２２の逆相入力端（−）に与え、極間電圧ＶＷＥが初期値から基準電圧２１以下に降下し
たとき、コンパレータ２２の出力レベルが反転することで極間での放電開始を検出する。
【００９６】
ドライブ回路５ａ，５ｂは、例えば、制御パルス信号ＰＣが入力されるバッファ２５と
、バッファ２５の出力が抵抗素子２６を介して入力され２つトランジスタ２７，２８の直
列回路からなるドライバと、ドライバの出力端とスイッチング素子Ｓ１ａ，Ｓ１ｂの制御
端とを接続する抵抗素子２９とで構成される。ドライブ回路６ａ，６ｂは、例えば、制御
パルス信号ＰＣが入力されるバッファ３０と、バッファ３０の出力端とスイッチング素子
Ｓ２ａ，Ｓ２ｂの制御端とを接続する抵抗素子３１とで構成される。
【００９７】
次に、第５図〜第９図を参照して、実施の形態１による放電加工用電源装置の動作につ
いて説明する。なお、第７図は、第６図に示す電源制御回路による放電加工用電源装置の
動作原理を説明する図である。第８図は、第６図に示す電源制御回路による放電加工用電
源装置の各部の動作波形を示す図である。第９図は、第１図に示したスイッチング素子を
用いた場合の発熱量と加工速度との関係を説明する図である。
【００９８】
まず、第５図、第６図に示されている符号の意味を説明する。第５図において、浮遊容
量Ｃ１から被加工物Ｗに向かう電流ＩＷＥ０は、放電開始電流である。スイッチング素子
Ｓ１ａ（Ｓ１ｂ）を一方の信号電極から他方の信号電極に向かう電流ＩＷＥ１は、放電加
工電流である。スイッチング素子Ｓ２ａ（Ｓ２ｂ）を一方の信号電極から他方の信号電極
に向かう電流ＩＷＥ２は、放電維持電流である。被加工物Ｗから電極Ｅに向かう電流ＩＷ
Ｅは、極間電流である。また、ＶＷＥは、極間電圧である。
【００９９】
また、第６図において、ｔｋ，ｔｃ，ｔｄは、それぞれ各回路にて入力を受けて所望の
信号を発生出力する処理に要する時間（遅延時間）を示している。ｔｓ１は、スイッチン
グ素子Ｓ１ａ，Ｓ１ｂでの遅延時間を示している。ｔｓ２は、スイッチング素子Ｓ１ａ，
Ｓ１ｂでの遅延時間を示している。ｔｒ１は、放電が発生した時点（時刻ｔ０）から大電
流の放電加工電流ＩＷＥ１が極間に現れるまでの遅延時間である。ｔｒ２は、放電が発生
した時点（時刻ｔ０）から放電維持電流ＩＷＥ２が極間に現れるまでの遅延時間である。
【０１００】
さて、第５図〜第７図において、極間に図示していない別の電源装置から所定の極間電
圧ＶＷＥを印加し、極間が放電できる状態にする。これによって回路中の浮遊容量Ｃ１に
よるコンデンサ放電が発生し、放電開始電流 ＩＷＥ０が極間に現れる。極間電圧ＶＷＥ
は、急激に低下し、放電開始時刻ｔ０から時間ｔｋ経過後に最低の放電電圧Ｖａで安定す
る（第７図（１））。
【０１０１】
放電検出回路３は、極間電圧ＶＷＥが基準電圧２１よりも低くなることをコンパレータ
２１によって検出して極間に放電が発生したことを検知すると、その検知した時点（放電
開始時刻ｔ０）から遅延時間ｔｋ後に発振制御回路４に発振開始指令パルス信号ＰＫを出
力する。発振開始指令パルス信号ＰＫは、極間電圧ＶＷＥが消滅するまでの間出力される
（第７図（２））。発振制御回路４は、発振開始指令パルス信号ＰＫを受けて、極間の加
工状態によって予め設定されているパルス幅の制御パルス信号ＰＣを遅延時間ｔｃ後にド
ライブ回路５ａ，５ｂ，６ａ，６ｂに出力する（第７図（３））。
【０１０２】
これによって、ドライブ回路５ａ，５ｂは、遅延時間ｔｄ後に所定パルス幅を持つ駆動
パルス信号ＰＤ１をスイッチング素子Ｓ１ａ，Ｓ１ｂに出力しオン駆動する（第７図（４
））。スイッチング素子Ｓ１ａ，Ｓ１ｂは、遅延時間ｔｓ１後に、一定期間ｔ１（ｏｎ）
だけオン動作状態になる（第７図（５））。スイッチング素子Ｓ１ａ，Ｓ１ｂを流れる電
流ＩＷＥ１は、浮遊インダクタンスＬ１，Ｌ２を通って極間に現れるので、一定期間ｔ１
（ｏｎ）内、ある傾きを持って上昇を続け、一定期間ｔ１（ｏｎ）の終了と同時に下降に
転ずる（第７図（８））。
【０１０３】
また、ドライブ回路６ａ，６ｂは、遅延時間ｔｄ後に所定パルス幅を持つ駆動パルス信
号ＰＤ２をスイッチング素子Ｓ２ａ，Ｓ２ｂに出力しオン駆動する（第７図（６））。ス
イッチング素子Ｓ２ａ，Ｓ２ｂは、遅延時間ｔｓ２後に、一定期間ｔ２（ｏｎ）だけオン
動作状態になる（第７図（７））。スイッチング素子Ｓ２ａ，Ｓ２ｂを流れる電流ＩＷＥ
２は、浮遊インダクタンスＬ１，Ｌ２を通って極間に現れるので、一定期間ｔ２（ｏｎ）
内、ある傾きを持って上昇を続け、一定期間ｔ２（ｏｎ）の終了と同時に下降に転ずる（
第７図（８））。
【０１０４】
ここで、スイッチング素子Ｓ１ａ，Ｓ１ｂは、大電流・低損失に適した素子であるので
遅延時間ｔｓ１は大きく、オン動作状態にある期間（ｔ１（ｏｎ））も大きくする必要が
ある。一方、スイッチング素子Ｓ２ａ，Ｓ２ｂは、高速動作に適した素子であるので、遅
延時間ｔｓ１は小さく、オン動作状態にある期間（ｔ２（ｏｎ））も小さくてよい。した
がって、第７図（５）（７）に示すように、スイッチング素子Ｓ１ａ，Ｓ１ｂの遅延時間
ｔｓ１と、スイッチング素子Ｓ２ａ，Ｓ２ｂの遅延時間ｔｓ２とは、ｔｓ１＞ｔｓ２とな
っている。
【０１０５】
また、第７図（４）（６）に示すように、駆動パルス信号ＰＤ１，ＰＤ２のパルス幅は
、ＰＤ１＞ＰＤ２となっている。なお、駆動パルス信号ＰＤ１のパルス幅は、発振制御回
路４が出力する制御パルス信号ＰＣのパルス幅と同じパルス幅を持っているが、終了時刻
は外部から変更設定できるようになっている。一方、駆動パルス信号ＰＤ２のパルス幅は
その役割から固定値を用いてよい。
【０１０６】
その結果、第７図（８）に示すように、極間電流ＩＭＥとして、最初に時間ｔｒ２（ｔ
ｋ＋ｔｃ＋ｔｄ＋ｔｓ２＝ｔｒ２）の経過後にスイッチング素子Ｓ２ａ，Ｓ２ｂを流れる
電流ＩＭＥ２が現れ、その後、時間ｔｒ１（ｔｋ＋ｔｃ＋ｔｄ＋ｔｓ１＝ｔｒ１）の経過
後にスイッチング素子Ｓ１ａ，Ｓ１ｂを流れる電流ＩＭＥ１が現れることになる。この電
流ＩＭＥ２は、従来例で説明した放電維持電流ＩＷＥ２２に対応し、電流ＩＭＥ１は、従
来例で説明した大電流の放電加工電流ＩＷＥ１１に対応していることが解る。
【０１０７】
そして、スイッチング素子Ｓ１ａ，Ｓ１ｂがオン動作状態にある期間（ｔ１（ｏｎ））
と、スイッチング素子Ｓ２ａ，Ｓ２ｂがオン動作状態にある期間（ｔ２（ｏｎ））との時
間位置と大きさを調節することによって、第７図（８）に示すように放電維持電流ＩＷＥ
２と放電加工電流ＩＷＥ１とが大きな重なり部分を持つように発生させることができる。
【０１０８】
第８図では、以上説明した極間電流ＩＷＥに関わる部分の動作波形が抜き出して示され
ている。第８図において、所定の極間電圧ＶＷＥが極間に印加されると（１）、放電開始
電流ＩＷＥ０が流れ（２）、放電検出回路３が極間電圧ＶＷＥの低下を検出した放電開始
時刻ｔ０に開始指令パルス信号ＰＫを出力する（３）。放電開始時刻ｔ０から時間ｔｒ２
を経過した時点は放電開始電流ＩＷＥ０がピーク値を過ぎた当たりになっている（９）。
【０１０９】
放電開始時刻ｔ０から時間ｔｒ２を経過した時点で、スイッチング素子Ｓ２ａ，Ｓ２ｂ
が駆動パルス信号ＰＤ２によって一定期間ｔ２（ｏｎ）だけオン動作状態になり（４）、
放電維持電流ＩＷ２が流れる（５）。この放電維持電流ＩＷ２は、放電開始電流ＩＷＥ０
がピーク値を過ぎてある値に降下した当たりで放電開始電流ＩＷＥ０と入れ替わる形で流
れ始める（９）。
【０１１０】
発振制御回路４が出力する制御パルス信号ＰＣは、予め設定したパルス幅を持ち（６）
、駆動パルス信号ＰＤ１はそれと同じパルス幅を持って発生する（７）。放電開始時刻ｔ
０から時間ｔｒ１を経過した時点で、スイッチング素子Ｓ１ａ，Ｓ１ｂが駆動パルス信号
ＰＤ１によって一定期間ｔ１（ｏｎ）だけオン動作状態になり（７）、大電流の放電加工
電流ＩＷ１が流れる（８）。この放電加工電流ＩＷ１は、放電維持電流ＩＷ２が下降に転
じた当たりで放電維持電流ＩＷ２と入れ替わる形で流れ始める（９）。
【０１１１】
第８図（９）に示すように、極間電流ＩＷＥは、従来例と同様に（第４図（１０）参照
）、ＩＷＥ＝ＩＷＥ０＋ＩＷＥ２＋ＩＷＥ１となるが、相互の重なり部分が従来例よりも
相当に増加している。したがって、極間電流ＩＷＥが途切れないようにすることができる
だけでなく、大きな重なり部分を持つことによって加工エネルギーを増加させることがで
きるので、同一の放電周波数で比較すると加工効率が向上することになる。
【０１１２】
ここで、スイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂに具体的な素子を適用して
説明する。まず、スイッチング素子Ｓ１ａ，Ｓ１ｂには、大電流を流すために電流容量の
大きな素子として、第１図に示すスイッチング素子ＩＧＢＴを選定したとすると、遅延時
間ｔｓ１は、約６００ｎｓとなる。次に、スイッチング素子Ｓ２ａ，Ｓ２ｂは、次のよう
にして定める。
【０１１３】
すなわち、コンデンサ放電による放電開始電流ＩＷＥ０のパルス幅は、３６０ｎｓ程度
である。放電開始時刻ｔ０から放電維持電流ＩＷＥ２が極間に現れるまでの遅延時間ｔｒ
２は、スイッチング素子Ｓ２ａ，Ｓ２ｂに第１図に示すスイッチング素子ＦＥＴ２を使用
すると、従来例と同様に４１０ｎｓ程度である。この値は、放電開始電流ＩＷＥ０のパル
ス幅よりも大きい。これでは、極間電流に途切れが生ずる。
【０１１４】
そこで、スイッチング素子Ｓ２ａ，Ｓ２ｂには、放電を維持できる電流だけを流すため
に電流容量の小さい素子として、第１図に示すスイッチング素子ＦＥＴ１を選定する。こ
の場合の遅延時間ｔｓ２は、ＦＥＴ２のそれよりも６０ｎｓ短い約２５ｎｓとなる。これ
を用いると、遅延時間ｔｒ２は、３５０ｎｓに短縮できる。この時間は、放電開始電流Ｉ
ＷＥ０のパルス幅３６０ｎｓよりも短い。
【０１１５】
したがって、スイッチング素子Ｓ２ａ，Ｓ２ｂに第１図に示すスイッチング素子ＦＥＴ
１を使用することによって、放電開始電流 ＩＷＥ０出力後、放電加工電流 ＩＷＥ１が現
れるまでの遅延時間の期間中をスイッチング素子Ｓ２ａ，Ｓ２ｂが発生する放電維持電流
ＩＷＥ２により隙間無く補うことができるので、極間電流ＩＷＥが途切れることなく極間
の導電路を維持することができる。
【０１１６】
また、放電維持電流 ＩＷＥ２は、大電流の放電加工電流 ＩＷＥ１よりも、おおよそｔ
ｓ１−ｔｓ２＝５７５ｎｓ早く極間に現れるので、放電維持電流 ＩＷＥ２のパルス幅が
５７５ｎｓ以上となるように、スイッチング素子Ｓ２ａ，Ｓ２ｂのオン動作状態である一
定時間ｔ２（ｏｎ）を設定しておけば、放電維持電流 ＩＷＥ２と大電流の放電加工電流
ＩＷＥ１は、時間的に連続した出力電流波形とすることができる。
【０１１７】
次に、第９図を参照してこの発明の意義を具体的に説明する。なお、第９図における横
軸は、加工速度［ｍｍ２／ｍｉｎ］である。縦軸は、発熱量［Ｗ］である。第９図におい
て、特性３６は、上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを従来例と
同様に単一特性のスイッチング素子で構成し、大容量の素子として第１図に示すスイッチ
ング素子４(ＩＧＢＴ）を使用した場合の特性図である。特性３７は、上述したスイッチ
ング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを従来例と同様に単一特性のスイッチング素子
で構成し、小容量の素子として第１図に示すスイッチング素子１（ＦＦＴ１）を使用した
場合の特性図である。特性３８は、上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，
Ｓ２ｂをこの発明による異なる特性のスイッチング素子で構成し、第１図に示すスイッチ
ング素子１（ＦＦＴ１）とスイッチング素子４(ＩＧＢＴ）とを組み合わせて使用した場
合の特性図である。特性３９は、上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ
２ｂを従来例と同様に単一特性のスイッチング素子で構成し、小容量の素子として第１図
に示すスイッチング素子１(ＦＥＴ２）を使用した場合の特性図である。
【０１１８】
上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを単一のスイッチング素子
で構成した場合でも、大容量の素子として第１図に示すスイッチング素子４(ＩＧＢＴ）
を使用した場合では、比較的少ない素子数で済ますことができる。しかし、大容量スイッ
チング素子のみの回路では、素子の特性上動作が充分に速くないため、放電開始電流 Ｉ
ＷＥ０が流れて極間電流が継続している間に放電加工電流ＩＷＥ１をできるだけ早く印加
することができず、放電加工電流ＩＷＥ１出力時には、極間状態が絶縁回復（導電路がな
く開放状態）してしまうことになる。このような極間状態では、従来例と同様に、直流電
源Ｖ１の高電圧が極間に印加された状態となり、この高電圧によって新たな放電が発生し
、予備放電なく突然大電流を極間に流すことになる。放電が安定せず、特性３６に示すよ
うに、２００［ｍｍ２／ｍｉｎ］程度までの加工速度しか得られず、加工速度を向上する
ことができない。
【０１１９】
一方、上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを第１図に示すスイ
ッチング素子１（ＦＦＴ１）で構成した場合には、このスイッチング素子１（ＦＦＴ１）
は高速応答の素子であるので、放電開始電流 ＩＷＥ０が流れて極間電流が継続している
間に放電加工電流ＩＷＥ１をできるだけ早く印加することができ、上記のような問題は起
こらない。しかし、スイッチング素子１（ＦＦＴ１）のみの回路では、素子の電流容量が
少ないため、そのまま大電流の放電加工電流ＩＷＥ１を出力するにはかなり多数の素子を
並列に構成する必要がある。また、大電流を必要とする高速加工領域では、スイッチング
素子のＯＮ抵抗が大きく最大電流容量が小さい。そのため、特性３７に示すように発熱量
が大きくなり、素子の冷却にコストがかかるという問題がある。
【０１２０】
これに対し、この発明では、上述したようにスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ
，Ｓ２ｂを異なる特性のスイッチング素子で構成する。例えば、第１図に示すスイッチン
グ素子１（ＦＦＴ１）とスイッチング素子４(ＩＧＢＴ）とを組み合わせて使用するよう
にした。その結果、上記した問題が解決され、少ないスイッチング素子数で特性３８に示
すように高速応答かつ大電流低損失な放電加工電源装置を実現することができる。
【０１２１】
なお、特性３９は、従来例で説明した第１図のスイッチング素子２（ＦＥＴ２）を使用
した回路構成における加工速度と発熱量との関係を示すが、この発明によって得られる特
性３８との比較から、この発明では、３００ｍｍ２／ｍｉｎの加工速度時での発熱量が約
２／３と大幅に低減できたことが解る。
【０１２２】
このように、実施の形態１によれば、放電加工における予備放電から加工電流投入まで
の遅延時間の期間中、極間に形成された導電路を消滅させることなく安定的に維持し続け
得るようにしたので、加工電流投入失敗による加工効率の低下が防止できる。電極線の不
要な断線も抑制することができる。したがって、加工効率や加工速度を向上させることが
できる。
【０１２３】
また、予備放電から滑らかに加工電流を投入することができるので、加工面の荒れを抑
制し、加工精度や加工品質を向上させることができる。さらに、スイッチング応答時間の
比較的低速な大容量素子も使用できるようになったので、素子数が低減できる。その結果
、電源装置自体も小型化が図れ、安価に提供できる。加えて、単一のスイッチング回路で
は実現できない大電流かつ高周波スイッチング動作が両立可能となるので、太線ワイヤ電
極を使用した高速加工が可能となる。
【０１２４】
実施の形態２．
第１０図は、この発明の実施の形態２である放電加工用電源装置が備える電源制御回路
の構成を示すブロック図である。なお、第１０図では、実施の形態１（第６図）に示した
構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、こ
の実施の形態２に関わる部分を中心に説明する。
【０１２５】
すなわち、この実施の形態２による電源制御回路は、実施の形態１（第１図）に示した
放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制
御する回路である。この実施の形態２では、スイッチング素子Ｓ１ａ，Ｓ１ｂと、スイッ
チング素子Ｓ２ａ，Ｓ２ｂとの特性関係として、実施の形態１と同様に速度差が大きくて
も良いが、その速度差が小さい場合でも適用できるようになっている。
【０１２６】
構成要素は、第１０図に示すように、実施の形態１（第６図）に示した構成を全て持っ
ている。異なる点は、ドライブ回路６ａ，６ｂの入力パルス信号が、放電検出回路３が出
力する開始指令パルス信号ＰＫに変更されていることである。なお、説明の便宜から、ド
ライブ回路６ａ，６ｂからスイッチング素子Ｓ２ａ，Ｓ２ｂに与える駆動パルス信号には
、実施の形態１（第６図）と同様の表記ＰＤ２を用いている。
【０１２７】
次に、第１０図〜第１２図を参照して、実施の形態２による放電加工用電源装置の動作
について説明する。なお、第１１図は、第１０図に示す電源制御回路による放電加工用電
源装置の動作原理を説明する図である。第１２図は、第１０図に示す電源制御回路によっ
て動作する放電加工用電源装置の各部の動作波形を示す図である。
【０１２８】
第１０図、第１１図において、極間に図示していない別の電源装置からある極間電圧Ｖ
ＷＥを印加し、極間が放電できる状態にする。これによって回路中の浮遊容量Ｃ１による
コンデンサ放電が発生し、放電開始電流 ＩＷＥ０が極間に現れる。極間電圧ＶＷＥは急
激に低下し、放電開始時刻ｔ０から時間ｔｋ経過後に最低の放電電圧Ｖａで安定する（第
１１図（１））。
【０１２９】
放電検出回路３は、極間電圧ＶＷＥが基準電圧２１よりも低くなることをコンパレータ
２１によって検出して極間に放電が発生したことを検知すると、その検知した時点（放電
開始時刻ｔ０）から遅延時間ｔｋ後に発振制御回路４とドライブ回路６ａ，６ｂとに発振
開始指令パルス信号ＰＫを出力する。発振開始指令パルス信号ＰＫは、極間電圧ＶＷＥが
消滅するまでの間出力される（第１１図（２））。
【０１３０】
発振制御回路４は、発振開始指令パルス信号ＰＫを受けて、極間の加工状態によって予
め設定されているパルス幅の制御パルス信号ＰＣを遅延時間ｔｃ後にドライブ回路５ａ，
５ｂに出力する（第１１図（３））。
【０１３１】
これによって、ドライブ回路５ａ，５ｂは、遅延時間ｔｋ＋ｔｃ＋ｔｄ後に所定パルス
幅を持つ駆動パルス信号ＰＤ１をスイッチング素子Ｓ１ａ，Ｓ１ｂに出力しオン駆動する
（第１１図（４））。スイッチング素子Ｓ１ａ，Ｓ１ｂは、遅延時間ｔｓ１後に、一定期
間ｔ１（ｏｎ）だけオン動作状態になる（第１１図（５））。スイッチング素子Ｓ１ａ，
Ｓ１ｂを流れる電流ＩＷＥ１は、浮遊インダクタンスＬ１，Ｌ２を通って極間に現れるの
で、一定期間ｔ１（ｏｎ）内、ある傾きを持って上昇を続け、一定期間ｔ１（ｏｎ）の終
了と同時に下降に転ずる（第１１図（８））。
【０１３２】
一方、ドライブ回路６ａ，６ｂは、遅延時間ｔｋ＋ｔｄ後に所定パルス幅を持つ駆動パ
ルス信号ＰＤ２をスイッチング素子Ｓ２ａ，Ｓ２ｂに出力しオン駆動する（第１１図（６
））。スイッチング素子Ｓ２ａ，Ｓ２ｂは、遅延時間ｔｓ２後に、一定期間ｔ２（ｏｎ）
だけオン動作状態になる（第１１図（７））。スイッチング素子Ｓ２ａ，Ｓ２ｂを流れる
電流ＩＷＥ２は、浮遊インダクタンスＬ１，Ｌ２を通って極間に現れるので、一定期間ｔ
２（ｏｎ）内、ある傾きを持って上昇を続け、一定期間ｔ２（ｏｎ）の終了と同時に下降
に転ずる（第１１図（８））。
【０１３３】
駆動パルス信号ＰＤ１，ＰＤ２のパルス幅は、実施の形態１と同様に、ＰＤ１＞ＰＤ２
となっている（第１１図（４）（６））。駆動パルス信号ＰＤ１のパルス幅は、発振制御
回路４が出力する制御パルス信号ＰＣのパルス幅と同じパルス幅を持っているが、終了時
刻は外部から変更設定できる。一方、駆動パルス信号ＰＤ２のパルス幅は、その役割から
固定値を用いてよい。
【０１３４】
また、スイッチング素子Ｓ１ａ，Ｓ１ｂの遅延時間ｔｓ１と、スイッチング素子Ｓ２ａ
，Ｓ２ｂの遅延時間ｔｓ２とは、実施の形態１と同様に、ｔｓ１＞ｔｓ２となっている（
第１１図（５）（７））。
【０１３５】
この実施の形態２では、スイッチング素子Ｓ２ａ，Ｓ２ｂは、発振制御回路４での遅延
時間ｔｃを省略したタイミングでオン動作を行うので、スイッチング素子Ｓ１ａ，Ｓ１ｂ
よりも少なくとも遅延時間ｔｃの分だけ速くオン動作状態になる。したがって、極間には
電流ＩＷＥ２が電流 ＩＷＥ１よりも遅延時間ｔｃの分だけ速く現れる。
【０１３６】
その結果、第１１図（８）に示すように、極間電流ＩＭＥとして、最初に時間ｔｒ２（
ｔｋ＋ｔｄ＋ｔｓ２＝ｔｒ２）の経過後にスイッチング素子Ｓ２ａ，Ｓ２ｂを流れる電流
ＩＭＥ２が現れ、その後、時間ｔｒ１（ｔｋ＋ｔｃ＋ｔｄ＋ｔｓ１＝ｔｒ１）の経過後に
スイッチング素子Ｓ１ａ，Ｓ１ｂを流れる電流ＩＭＥ１が現れることになる。この電流Ｉ
ＭＥ２は、従来例で説明した放電維持電流ＩＷＥ２２に対応し、電流ＩＭＥ１は、従来例
で説明した大電流の放電加工電流ＩＷＥ１１に対応していることが解る。
【０１３７】
そして、スイッチング素子Ｓ１ａ，Ｓ１ｂがオン動作状態にある期間（ｔ１（ｏｎ））
と、スイッチング素子Ｓ２ａ，Ｓ２ｂがオン動作状態にある期間（ｔ２（ｏｎ））との時
間位置と大きさを調節することによって、第１１図（８）に示すように、放電維持電流Ｉ
ＷＥ２と放電加工電流ＩＷＥ１とが大きな重なり部分を持つように発生させることができ
る。
【０１３８】
第１２図では、以上説明した極間電流ＩＷＥに関わる部分の動作波形が抜き出して示さ
れている。実施の形態１（第８図）と同様の特性が得られている。異なる点は、スイッチ
ング素子Ｓ２ａ，Ｓ２ｂが、スイッチング素子Ｓ１ａ，Ｓ１ｂよりも少なくとも遅延時間
ｔｃの分だけ速くオン動作状態になるので、放電維持電流ＩＷＥ２が極間に現れる遅延時
間ｔｒ２が、実施の形態１（第８図）の場合よりも短くなっていることである。
【０１３９】
したがって、実施の形態１と同様に、極間電流ＩＷＥは、ＩＷＥ＝ＩＷＥ０＋ＩＷＥ２
＋ＩＷＥ１となり、相互の重なり部分が従来例よりも相当に増加している。極間電流ＩＷ
Ｅが途切れないようにすることができるだけでなく、大きな重なり部分を持つことによっ
て加工エネルギーを増加させることができるので、同一の放電周波数で比較すると加工効
率が向上することになる。
【０１４０】
ここで、理解を容易にするため、具体的な値を用いて説明する。従来例と同様に、スイ
ッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを単一特性の素子で構成した場合、放電開
始時刻ｔ０から放電加工電流 ＩＷＥ１が極間に現れるまでの遅延時間ｔｒ１は、通常４
１０ｎｓ程度であり、コンデンサ放電による放電開始電流 ＩＷＥ０のパルス幅は３６０
ｎｓ程度である。したがって、この場合には、極間電流が途切れてしまう可能性のある期
間が５０ｎｓ程度ある。従来例では、この期間は放電維持電流（第２図，第３図のＩＷＥ
２２）が流れ、極間電流が途切れることを防いでいた。
【０１４１】
これに対し、この実施の形態２では、発振制御回路４の遅延時間ｔｃは１００ｎｓ程度
であるが、この遅延時間ｔｃ分が短縮されるので、放電維持電流 ＩＷＥ２が極間に現れ
るまでの遅延時間ｔｒ２は、４１０ｎｓ−１００ｎｓ＝３１０ｎｓになる。遅延時間ｔｒ
２＝３１０ｎｓは、放電開始電流 ＩＷＥ０を与えるコンデンサ放電のパルス幅３６０ｎ
ｓよりも短い。そのため、放電開始電流 ＩＷＥ０の発生後、放電加工電流 ＩＷＥ１が現
れるまでの遅延時間の期間中、この放電維持電流 ＩＷＥ２が流れるので、極間電流が途
切れることなく極間の導電路が維持される。このとき、ｔｒ１−ｔｒ２＝４１０ｎｓ−３
１０ｎｓ＝１００ｎｓであるので、スイッチング素子Ｓ２ａ，Ｓ２ｂをオンさせる一定時
間ｔ２（ｏｎ）は、放電維持電流 ＩＷＥ２のパルス幅が１５０ｎｓ程度以上になるよう
に設定しておけば充分である。
【０１４２】
ところで、この実施の形態２では、スイッチング素子Ｓ２ａ，Ｓ２ｂは、スイッチング
素子Ｓ１ａ，Ｓ１ｂと同じ電気的特性の素子を用いても良いが、電気的特性の異なる素子
を用いるとより効果的である。例えば、スイッチング素子Ｓ１ａ，Ｓ１ｂに第１図のＦＥ
Ｔ２を用い、スイッチング素子Ｓ２ａ，Ｓ２ｂに第１図のＦＥＴ１を用いた場合、スイッ
チング素子Ｓ１ａ，Ｓ１ｂの遅延時間ｔｓ１は、ｔｓ１＝１７２ｎｓとなり、スイッチン
グ素子Ｓ２ａ，Ｓ２ｂの遅延時間ｔｓ２は、ｔｓ２＝７５ｎｓとなる。
【０１４３】
第１０図に示した回路では、上述したようにスイッチング素子Ｓ２ａ，Ｓ２ｂはスイッ
チング素子Ｓ１ａ，Ｓ１ｂよりも遅延時間ｔｃ分速くオンするが、この場合は、さらにｔ
ｓ１−ｔｓ２＝１７２ｎｓ−７５ｎｓ＝９７ｎｓ速くオンすることができる。スイッチン
グ素子Ｓ２ａ，Ｓ２ｂのオン時間ｔ２（ｏｎ）は、予め設定された一定の時間であるが、
放電加工電流ＩＷＥ１を流すスイッチング素子Ｓ１ａ，Ｓ１ｂのオン時間ｔ１（ｏｎ）ほ
ど長くする必要はない。
【０１４４】
具体的には、スイッチング素子Ｓ１ａ，Ｓ１ｂのオン時間ｔ１（ｏｎ）は、最大では１
５００ｎｓ程度にもなるが、スイッチング素子Ｓ２ａ，Ｓ２ｂのオン時間ｔ２（ｏｎ）は
１５０ｎｓ程度で良い。また、出力電流のピーク値は、オン時間に比例するため、放電維
持電流ＩＷＥ２のピーク値は、放電加工電流ＩＷＥ１の最大ピーク値よりも格段に低くで
きるので、スイッチング素子Ｓ２ａ，Ｓ２ｂの電流容量は、スイッチング素子Ｓ１ａ，Ｓ
１ｂの電流容量よりも小さくて良い。
【０１４５】
したがって、スイッチング素子Ｓ２ａ，Ｓ２ｂには、第１図のＦＥＴ１のように電流容
量が小さくてもより高速応答のスイッチング素子を用いることができる。スイッチング素
子Ｓ１ａ，Ｓ１ｂは、逆にスイッチング応答時間の遅い素子を用いることができ、その応
答時間は、スイッチング素子Ｓ２ａ，Ｓ２ｂによって放電開始電流ＩＷＥ０と放電加工電
流ＩＷＥ１との遅延時間の期間中、極間の導電路を維持することができる範囲であれば良
い。
【０１４６】
また、第１図に示すように、一般的に同じ定格電圧でも電流容量の小さいスイッチング
素子の方がゲート入力容量が小さくなる傾向にある。つまり、駆動に必要な電力も少なく
て済むようになってくる。そのため、スイッチング素子Ｓ２ａ，Ｓ２ｂの駆動は、放電検
出回路３の出力信号（開始指令パルス信号）ＰＫで直接行っても良い。この場合には、ド
ライブ回路６ａ，６ｂは削除するので、ドライブ回路６ａ，６ｂでの遅延時間ｔｄの分も
短縮できることになる。
【０１４７】
さらに、スイッチング素子Ｓ１ａ，Ｓ１ｂをオフしたままスイッチング素子Ｓ２ａ，Ｓ
２ｂのみを使用すれば従来よりもパルス幅の短い電流波形で放電加工することもできる。
第１図に示した最小パルス幅で比較すると、ＦＥＴ２では、４７２ｎｓであるが、ＦＥＴ
１のみの使用では２１０ｎｓまで半減できる。
【０１４８】
このように、実施の形態２によれば、実施の形態１と同様の作用効果が得られるのに加
えて、使用できるスイッチング素子の選択範囲を広くすることができる。
【０１４９】
実施の形態３．
第１３図は、この発明の実施の形態３である放電加工用電源装置が備える電源制御回路
の構成を示すブロック図である。なお、第１３図では、実施の形態２（第１０図）に示し
た構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、
この実施の形態３に関わる部分を中心に説明する。
【０１５０】
すなわち、この実施の形態３による電源制御回路は、実施の形態１（第１図）に示した
放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制
御する回路である。構成要素は、第１３図に示すように、実施の形態２（第１０図）に示
した構成に加えて、ドライブ回路７ａ，７ｂと、数値制御装置８と、切替器９とが追加さ
れている。
【０１５１】
ドライブ回路７ａ，７ｂの入力信号は、ドライブ回路６ａ，６ｂと同様に、放電検出回
路３が出力する開始指令パルス信号ＰＫである。ドライブ回路６ａの出力（駆動パルス信
号ＰＤ２）とドライブ回路７ａの出力（駆動パルス信号ＰＤ３）が一組として切替器９に
入力されている。また、ドライブ回路６ｂの出力（駆動パルス信号ＰＤ２）とドライブ回
路７ａｂ出力（駆動パルス信号ＰＤ３）が一組として切替器９に入力されている。
【０１５２】
切替器９は、外部の数値制御装置８からの指示に従って、ドライブ回路６ａの出力（駆
動パルス信号ＰＤ２）とドライブ回路７ａの出力（駆動パルス信号ＰＤ３）のいずれか一
方を選択してスイッチング素子Ｓ２ａに与え、ドライブ回路６ｂの出力（駆動パルス信号
ＰＤ２）とドライブ回路７ａｂ出力（駆動パルス信号ＰＤ３）のいずれか一方を選択して
スイッチング素子Ｓ２ｂに与えるように動作する。
【０１５３】
ここで、ドライブ回路６ａ，７ａで生成するスイッチング素子Ｓ２ａをオン駆動する時
間は、予め設定されている一定時間であるが、ドライブ回路６ａとドライブ回路７ａでは
、その一定時間が異なった設定になっている。したがって、スイッチング素子Ｓ２ａのオ
ン駆動についてドライブ回路６ａとドライブ回路７ａを切替器９によって切り替えること
によって、スイッチング素子Ｓ２ａのオン時間を変更することができる。
【０１５４】
これと同様に、ドライブ回路６ｂ，７ｂで生成するスイッチング素子Ｓ２ｂをオン駆動
する時間も互いに異なる時間になっている。切替器９によってスイッチング素子Ｓ２ｂの
オン時間を変更することができる。しかも、切替器９は、外部の数値制御装置８からの指
令により動作するようにしてあるので、数値制御装置８によりスイッチング素子Ｓ２ａ，
Ｓ２ｂのオン時間を可変制御することができる。
【０１５５】
そして、第１３図では、１つのスイッチング素子に対して２つのドライブ回路を設けて
いるが、さらにオン時間の設定が異なる３以上のドライブ回路を設けて、スイッチング素
子のオン時間を細かく可変できるようにすることができる。
【０１５６】
このように、この実施の形態３によれば、実施の形態２と同様の作用効果が得られるの
に加えて、高速動作用スイッチング素子の駆動時間を任意に可変制御することができる。
【０１５７】
実施の形態４．
第１４図は、この発明の実施の形態４である放電加工用電源装置が備える電源制御回路
の構成を示すブロック図である。なお、第１４図では、実施の形態２（第１０図）に示し
た構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、
この実施の形態４に関わる部分を中心に説明する。
【０１５８】
すなわち、この実施の形態４による電源制御回路は、実施の形態１（第１図）に示した
放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制
御する回路である。この実施の形態４では、低損失のスイッチング素子Ｓ１ａ，Ｓ１ｂを
互いに異なるオン動作時間でもってオン・オフ制御して各種の環流ループを形成する環流
ドライブ方式の構成例（その１）が示されている。
【０１５９】
構成要素としては、第１４図に示すように、実施の形態２（第１０図）に示した構成に
おいて、発振制御回路４に代えて発振制御回路４ａ，４ｂが設けられ、それに伴い、数値
制御装置（ＮＣ）８と、加工電流オン時間設定回路１１ａ，１１ｂとが追加されている。
【０１６０】
放電検出回路３の出力（開始指令パルス信号ＰＫ）は、発振制御回路４ａ，４ｂと、ス
イッチング素子Ｓ２ａの駆動回路６ａ（つまり第１０図に示すドライブ回路６ａ）と、ス
イッチング素子Ｓ２ｂの駆動回路６ｂ（つまり第１０図に示すドライブ回路６ｂ）とに入
力されている。
【０１６１】
スイッチング素子Ｓ２ａの駆動回路６ａ（以下単に「駆動回路６ａ」という）は、放電
検出回路３から開始指令パルス信号ＰＫが入力されると、それに応答して、スイッチング
素子Ｓ２ａに対しゲート・ドライブ信号Ｇ２ａを出力する。スイッチング素子Ｓ２ｂの駆
動回路６ｂ（以下単に「駆動回路６ｂ」という）は、放電検出回路３から開始指令パルス
信号ＰＫが入力されると、それに応答して、スイッチング素子Ｓ２ｂに対しゲート・ドラ
イブ信号Ｇ２ｂを出力する。
【０１６２】
加工電流オン時間設定回路１１ａは、数値制御装置（ＮＣ）８の指示に従って加工電流
オン時間を設定し、その設定値を発振制御回路４ａに与える。発振制御回路４ａは、放電
検出回路３から開始指令パルス信号ＰＫが入力されると、それに応答して、加工電流オン
時間設定回路１１ａが指定した加工電流オン時間をパルス幅とする制御パルス信号Ｐ１を
発生し、スイッチング素子Ｓ１ａの駆動回路５ａ（つまり第１０図に示すドライブ回路５
ａ）に与える。スイッチング素子Ｓ１ａの駆動回路５ａ（以下単に「駆動回路５ａ」とい
う）は、スイッチング素子Ｓ１ａに対しゲート・ドライブ信号Ｇ１ａを出力する。
【０１６３】
また、加工電流オン時間設定回路１１ｂは、数値制御装置（ＮＣ）８の指示に従って加
工電流オン時間設定回路１１ａとは異なる値の加工電流オン時間を設定し、その設定値を
発振制御回路４ｂに与える。発振制御回路４ｂは、放電検出回路３から開始指令パルス信
号ＰＫが入力されると、それに応答して、加工電流オン時間設定回路１１ｂが指定した加
工電流オン時間をパルス幅とする制御パルス信号Ｐ２を発生し、スイッチング素子Ｓ１ｂ
の駆動回路５ｂ（つまり第１０図に示すドライブ回路５ｂ）に与える。スイッチング素子
Ｓ１ｂの駆動回路５ｂ（以下単に「駆動回路５ｂ」という）は、スイッチング素子Ｓ１ｂ
に対しゲート・ドライブ信号Ｇ１ｂを出力する。
【０１６４】
ここでは、制御パルス信号Ｐ１，Ｐ２のパルス幅は、Ｐ１＜Ｐ２となっているが、動作
中に、Ｐ１＜Ｐ２の場合とＰ１＞Ｐ２の場合とが入れ替わるようになっている。
【０１６５】
次に、第１４図〜第１６図を参照して、実施の形態４による放電加工用電源装置の動作
について説明する。なお、第１５図は、第１４図に示す電源制御回路による放電加工用電
源装置の動作原理を説明する図である。第１６図は、第１４図に示す電源制御回路が出力
するゲートドライブ信号と放電加工用電源装置における極間電流との関係を説明する図で
ある。
【０１６６】
第１４図、第１５図において、極間が放電開始できる状態となったとき、加工電流オン
時間設定回路１１ａにて設定された加工電流オン時間をパルス幅とする制御パルス信号Ｐ
１が発振制御回路４ａから駆動回路５ａに出力される。駆動回路５ａは、入力された制御
パルス信号Ｐ１のパルス幅分だけスイッチング素子Ｓ１ａをオン駆動する。一方、同時に
、加工電流オン時間設定回路１１ｂにて設定された加工電流オン時間をパルス幅とする制
御パルス信号Ｐ２が発振制御回路４ｂから駆動回路５ｂに出力される。
【０１６７】
このとき、制御パルス信号Ｐ２のパルス幅は、制御パルス信号Ｐ１よりも微少時間Δｔ
だけ長く設定してある。すなわち、Ｐ２＝Ｐ１＋Δｔとしてある。駆動回路５ｂは、入力
された制御パルス信号Ｐ２のパルス幅分だけスイッチング素子Ｓ１ｂをオン駆動するので
、スイッチング素子Ｓ１ｂは、スイッチング素子Ｓ１ａよりも微少時間Δｔだけ長い時間
オン動作状態になる。但し、制御パルス信号Ｐ１，Ｐ２の立ち上りのタイミングは、同時
であるので、駆動回路５ａ，５ｂの出力によって駆動されるスイッチング素子Ｓ１ａ，Ｓ
１ｂは同時にオン動作を行う。
【０１６８】
スイッチング素子Ｓ１ａ，Ｓ１ｂが同時にオン動作を行うことによって、放電加工電流
ＩＷＥは、第１５図に示すループ１の経路にて極間に流れる。このとき、放電加工電流Ｉ
ＷＥは、時間の経過に比例して、ＶＧをスイッチング素子のゲート電位とすると、(Ｖ１
−ＶＧ)／(Ｌ１＋Ｌ２)の傾きを持って上昇していく。その過程で、制御パルス信号Ｐ２
は、高レベルを維持し制御パルス信号Ｐ１のみが低レベルになる。駆動回路５ａは、制御
パルス信号Ｐ１が低レベルになるので、スイッチング素子Ｓ１ａをオフ状態にする。一方
、パルス信号Ｐ２は高レベルを維持し続けているので、駆動回路５ｂは、スイッチング素
子Ｓ１ｂのオン動作状態を維持し続けている。
【０１６９】
上昇を続けていた放電加工電流ＩＷＥは、スイッチング素子Ｓ１ａがオフしたことによ
って直流電源Ｖ１からの供給を断たれて下降に転じるが、回路中の浮遊インダクタンスＬ
１，Ｌ２の誘導作用により、第１５図に示すループ２Ａの経路を−ＶＧ／(Ｌ１＋Ｌ２)の
傾きを持って流れ続けようとする。この過程で、制御パルス信号Ｐ２が低レベルになるの
で、駆動回路５ｂは、スイッチング素子Ｓ１ｂをオフ状態にする。
【０１７０】
ここで、回路中の浮遊インダクタンスＬ１，Ｌ２の誘導エネルギーが消滅する前に制御
パルス信号Ｐ２が低レベルになっていれば、−ＶＧ／(Ｌ１＋Ｌ２)の傾きを持って下降し
ている残存した放電加工電流ＩＷＥは、第１５図に示すループ３の経路を流れ、−(Ｖ１
＋ＶＧ)／(Ｌ１＋Ｌ２)の傾きを持って急峻に直流電源Ｖ１へと帰還し、回生される。こ
の結果、放電加工電流ＩＷＥは第１５図に示すような台形波となる。以上が、Ｐ２＝Ｐ１
＋Δｔでの動作（パターン１の動作）である。
【０１７１】
このような台形波形では、パルス幅を微少時間Δｔだけ延長した分、スイッチング素子
Ｓ１ｂでの定常損失が増大することになるが、実施の形態２と同様にスイッチング素子Ｓ
２ａ、Ｓ２ｂが高速動作を行うので、スイッチング素子Ｓ１ａ，Ｓ１ｂにはＩＧＢＴ等の
素子が使用できる。そのため、損失を最小限に留めることができる。ＩＧＢＴには、一般
に、ＭＯＳ−ＦＥＴ等に構造的に存在するオン抵抗がないため、定常状態(オン状態)での
損失が少なく、パルス幅延長による損失増大が効果的に抑制できる。また、微少時間Δｔ
の延長期間中にはスイッチング素子Ｓ２ａ，Ｓ２ｂは既にオフ状態になっているため、高
速応答のＭＯＳ−ＦＥＴを使用していても微少時間Δｔの延長による損失の増大は発生し
ない。
【０１７２】
また、上記の動作説明では、Ｐ２＝Ｐ１＋Δｔとしているが、動作中に制御パルス信号
Ｐ１，Ｐ２の関係を入れ替えて、Ｐ１＝Ｐ２＋Δｔとなるよう交互に発振制御をしても良
い。この場合には、上記の動作説明における微少時間Δｔの期間中のスイッチング素子Ｓ
２ａ，Ｓ２ｂのオン、オフの動作が逆転し、第１５図に示すループ２Ａで示した経路がル
ープ２Ｂの経路になるだけで、同じ様に第１５図示す台形波が得られる。以上が、Ｐ１＝
Ｐ２＋Δｔでの動作（パターン２の動作）である。
【０１７３】
第１６図において、（１）は、ゲート・ドライブ信号Ｇ１を示している。（２）は、ゲ
ート・ドライブ信号Ｇ２を示している。（３）は、極間電流ＩＷＥを示している。図中、
左側のゲート・ドライブ信号Ｇ１，Ｇ２の関係がＰ２＝Ｐ１＋Δｔ（パターン１）の場合
である。右側のゲート・ドライブ信号Ｇ１，Ｇ２の関係がＰ１＝Ｐ２＋Δｔ（パターン２
）の場合である。極間信号ＩＷＥとしては、どちらも同様波形の台形波になっている。
【０１７４】
このような台形波形で還流ループの経路を固定している場合、スイッチング素子Ｓ１ａ
，Ｓ１ｂでは、スイッチング損失と定常損失の割合に差が生じるため、損失のバランスが
不均衡となる。しかし、スイッチング素子Ｓ１ａ，Ｓ１ｂのそれぞれに個別に発振制御回
路と加工電流オン時間設定回路とを備えたため、還流ループを交互に切り替えることがで
き、スイッチング素子の負荷電流による損失を集中させずにバランスよく分配させること
ができる。
【０１７５】
この実施の形態４によれば、環流ドライブ方式を採用したので、間欠放電１パルス当た
りの投入エネルギーを大きくすることができ、大電流を必要とする太線ワイヤ電極を用い
た放電加工が可能となる。
【０１７６】
実施の形態５．
第１７図は、この発明の実施の形態５である放電加工用電源装置が備える電源制御回路
の構成を示すブロック図である。なお、第１７図では、実施の形態４（第１４図）に示し
た構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、
この実施の形態５に関わる部分を中心に説明する。
【０１７７】
すなわち、この実施の形態５による電源制御回路は、実施の形態１（第１図）に示した
放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制
御する回路である。この実施の形態５では、低損失のスイッチング素子Ｓ１ａ，Ｓ１ｂを
互いに異なるオン動作時間でもってオン・オフ制御して各種の環流ループを形成する環流
ドライブ方式の構成例（その２）が示されている。
【０１７８】
構成要素としては、第１７図に示すように、実施の形態４（第１４図）に示した構成に
おいて、発振制御回路４ｂと加工電流オン時間設定回路１１ｂとを省略し、代わりに、パ
ルス幅延長回路１３と切替回路１４とが設けられている。
【０１７９】
数値制御装置（ＮＣ）８の出力は、発振制御回路４ａと加工電流オン時間設定回路１１
ａとに与えられる他に、パルス幅延長回路１３と切替回路１４とにも与えられている。発
振制御回路４ａの出力（制御パルス信号Ｐ１）は、パルス幅延長回路１３と切替回路１４
とに与えられている。パルス幅延長回路１３は、入力された制御パルス信号Ｐ１のパルス
幅を数値制御装置（ＮＣ）８からの指示に従って延長した制御パルス信号Ｐ２を生成し、
切替回路１４に出力する。切替回路１４は、入力される制御パルス信号Ｐ１，Ｐ２の出力
先（スイッチング素子Ｓ１ａ，Ｓ１ｂ）を数値制御装置（ＮＣ）８からの指示に従って切
り替えるようになっている。
【０１８０】
つまり、発生する制御パルス信号Ｐ１，Ｐ２は、パルス幅が常にＰ１＜Ｐ２の関係にあ
るが、切替器１４の作用によって実質的に実施の形態４と同様の動作が行えるようになっ
ている。
【０１８１】
次に、第１７図を参照して、実施の形態５による放電加工用電源装置の動作について説
明する。第１７図において、極間が放電開始できる状態となったとき、加工電流オン時間
設定回路１１ａにて設定された加工電流オン時間をパルス幅とする制御パルス信号Ｐ１が
発振制御回路４ａからパルス幅延長回路１３と切替回路１４とに出力される。
【０１８２】
延長回路１３は、数値制御装置８からの指令値によって発振制御回路４ａから出力され
た制御パルス信号Ｐ１のパルス幅を延長した制御パルス信号Ｐ２を切替回路１４に出力す
る。切替回路１４は、数値制御装置８からの指令に従って、入力された制御パルス信号Ｐ
１，Ｐ２それぞれの出力先を駆動回路５ａ，５ｂのどちらかに切り替えて出力する。例え
ば、制御パルス信号Ｐ１は、駆動回路５ａに出力し、制御パルス信号Ｐ２は、駆動回路５
ｂに出力したとする。
【０１８３】
駆動回路５ａは、入力された制御パルス信号Ｐ１のパルス幅分だけ、スイッチング素子
Ｓ１ａをオン駆動する。一方、同時に駆動回路５ｂは、入力された制御パルス信号Ｐ２の
パルス幅分だけ、スイッチング素子Ｓ１ｂをオン駆動する。このとき、延長回路１３によ
る制御パルス信号Ｐ１の延長時間をΔｔとすると、制御パルス信号Ｐ１と制御パルス信号
Ｐ２との関係は、実施の形態４にて説明したのと同様に、Ｐ２＝Ｐ１＋Δｔとなる。
【０１８４】
この場合、スイッチング素子Ｓ１ｂがスイッチング素子Ｓ１ａよりも延長時間Δｔだけ
長い時間オン動作状態になるが、切替回路１４によって駆動回路５ａ, ５ｂに出力する制
御パルス信号Ｐ１，Ｐ２の関係を逆転することによって、スイッチング素子Ｓ１ａをスイ
ッチング素子Ｓ１ｂよりも延長時間Δｔだけ長い時間オン動作状態にすることもできる。
なお、実施の形態４にて説明したように、この延長時間Δｔは、数値制御装置８の指令に
よって任意に可変制御することができることは言うまでもない。
【０１８５】
このように、実施の形態５によれば、パルス幅延長回路１３を設けたので、実施の形態
４（第１４図）にて示した加工電流オン時間設定回路１１ｂと発振制御回路４ｂとを削除
することができ、簡素な構成で実施の形態４と同様の作用効果が得られる。
【０１８６】
実施の形態６．
第１８図は、この発明の実施の形態６である放電加工用電源装置が備える電源制御回路
の構成を示すブロック図である。なお、第１８図では、実施の形態４（第１４図）に示し
た構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、
この実施の形態６に関わる部分を中心に説明する。
【０１８７】
すなわち、この実施の形態５による電源制御回路は、実施の形態１（第１図）に示した
放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制
御する回路である。この実施の形態６では、低損失のスイッチング素子Ｓ１ａ，Ｓ１ｂを
互いに異なるオン動作時間でもってオン・オフ制御して各種の環流ループを形成する環流
ドライブ方式の構成例（その３）が示されている。
【０１８８】
構成要素としては、第１８図に示すように、実施の形態４（第１４図）に示した構成に
おいて、加工電流オン時間設定回路１２ａ，１２ｂが追加されている。
【０１８９】
数値制御装置（ＮＣ）８の出力は、発振制御回路４ａ，４ｂと加工電流オン時間設定回
路１１ａ，１１ｂとに与えられる他に、加工電流オン時間設定回路１２ａ，１２ｂにも与
えられている。
【０１９０】
加工電流オン時間設定回路１２ａは、数値制御装置（ＮＣ）８の指示に従って加工電流
オン時間を設定し、その設定値を駆動回路６ａに出力する。駆動回路６ａは、放電検出回
路３から開始指令パルス信号ＰＫが入力されると、それに応答して、加工電流オン時間設
定回路１２ａが指定した加工電流オン時間をパルス幅とするゲート・ドライブ信号Ｇ２ａ
を発生し、スイッチング素子Ｓ２ａをオン駆動する。
【０１９１】
加工電流オン時間設定回路１２ｂは、数値制御装置（ＮＣ）８の指示に従って加工電流
オン時間設定回路１２ａとは異なる値の加工電流オン時間を設定し、その設定値を駆動回
路６ｂに出力する。駆動回路６ｂは、放電検出回路３から開始指令パルス信号ＰＫが入力
されると、それに応答して、加工電流オン時間設定回路１２ｂが指定した加工電流オン時
間をパルス幅とするゲート・ドライブ信号Ｇ２ｂを発生し、スイッチング素子Ｓ２ｂをオ
ン駆動する。
【０１９２】
この構成によれば、スイッチング素子Ｓ２ａ，Ｓ２ｂに対する駆動回路６ａ，６ｂにも
個別に加工電流オン時間設定回路１２ａ，１２ｂをそれぞれ設けたので、実施の形態４に
て説明した低損失側の環流ドライブに加えて、高速動作側において環流ドライブが可能で
ある。すなわち、スイッチング素子Ｓ１ａ、Ｓ１ｂをオフ動作状態にしたままスイッチン
グ素子Ｓ２ａ，Ｓ２ｂのみを使用する場合に、スイッチング素子Ｓ２ａ，Ｓ２ｂのオン時
間を変えて素子の負荷バランスを採ることができる。その結果、高速動作側のスイッチン
グ素子のみを使用する場合でも、ある程度出力電流エネルギーが調節可能となり、放電電
流許容値の小さいφ０．２ｍｍ以下の細線ワイヤ使用時や、大電流を投入できない仕上加
工時においても加工電流エネルギーを適切に調整できる。
【０１９３】
なお、加工電流オン時間設定回路１２ａ，１２ｂによる駆動回路６ａ，６ｂに対するオ
ン時間設定によって、ドライブ応答動作に遅延が生じることはない。この実施の形態６で
は、実施の形態４への適用例を示したが、実施の形態５にも同様に適用できることは言う
までもない。
【０１９４】
実施の形態７．
第１９図は、この発明の実施の形態７である放電加工用電源装置が備える電源制御回路
の構成を示すブロック図である。なお、第１９図では、実施の形態４（第１４図）に示し
た構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、
この実施の形態７に関わる部分を中心に説明する。
【０１９５】
すなわち、この実施の形態７による電源制御回路は、実施の形態１（第１図）に示した
放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制
御する回路である。この実施の形態７では、放電開始時の放電状態（正常放電、即放電、
短絡）に応じて極間に供給する電流パルスを、電流ピークの大きいものと小さいものとに
切り替える場合の構成例（その１）が示されている。
【０１９６】
第１９図に示すように、接続関係は第１４図に示した接続関係とは異なる部分があるが
、構成要素としては、実施の形態４（第１４図）に示した構成において、放電状態判別回
路１５と電流パルス選択回路１６とが追加されている。
【０１９７】
第１９図において、放電検出回路３の出力は、発振制御回路４ａ，４ｂに与えられると
ともに、放電状態判別回路１５にも与えられている。放電状態判別回路１５の出力は、電
流パルス選択回路１６に与えられ、電流パルス選択回路１６の出力は、発振制御回路４ａ
，４ｂに与えられている。発振制御回路４ａ，４ｂ、数値制御装置８と、加工電流オン時
間設定回路１１ａ，１１ｂとの接続関係は、第１４図で示した構成と同様であるが、発振
制御回路４ｂの出力（制御パルス信号Ｐ２）は、駆動回路５ａ，５ｂに与えられ、発振制
御回路４ａの出力（制御パルス信号Ｐ１）は、駆動回路６ａ，６ｂに与えられている。実
施の形態４（第１４図）にて説明したように、発振制御回路４ｂは、パルス幅の広い制御
パルス信号ＢＰを発生し、発振制御回路４ａは、パルス幅の狭い制御パルス信号ＳＰを発
生する。
【０１９８】
放電状態判別回路１５は、放電検出回路３が検出した予備放電の情報を処理することに
よって極間の放電状態が、大電流を印加する正常放電状態であるか、繰り返す周波数が高
くなる即放電状態もしくは短絡状態であるかを判別する。電流パルス選択回路１６は、放
電状態判別回路１５の判別結果を受けて、発振制御回路４ａ，４ｂのどちらに発振指令を
出力するかを選択する。具体的には、電流パルス選択回路１６は、放電状態判別回路１５
の判別結果が、正常放電状態を示すときは、発振制御回路４ｂに発振指令を出力し、即放
電状態もしくは短絡状態を示すときは、発振制御回路４ａに発振指令を出力するようにな
っている。
【０１９９】
次に、第１９図、第２０図を参照して、実施の形態７による放電加工用電源装置の動作
について説明する。なお、第２０図は、第１９図に示す電源制御回路による放電加工用電
源装置の動作原理を説明する図である。ここで、第２０図において、ｔｄは、無負荷時間
である。（１）は、放電状態判別回路１５が正常放電状態、即放電状態、短絡状態の各状
態の判別を行う電圧波形の例である。ここでは、無負荷時間ｔｄの長さに応じて判別する
例が示されている。（２）は、スイッチング素子Ｓ２ａ，Ｓ２ｂの駆動する制御パルス信
号ＳＰの発生タイミングを示している。（３）は、スイッチング素子Ｓ１ａ，Ｓ１ｂの駆
動する制御パルス信号ＢＰの発生タイミングを示している。（４）は、極間に供給される
電流パルスの波形を示している。
【０２００】
まず、加工電流オン時間設定回路１１ａ、１１ｂには、それぞれ数値制御装置８を通じ
ワイヤ放電加工の加工条件の１パラメータとして予め制御パルス信号ＳＰ，ＢＰのパルス
幅が設定されている。前述したように、制御パルス信号ＳＰ，ＢＰのパルス幅は、ＢＰ＞
ＳＰという関係で設定されている。これは、加工速度やワイヤ断線防止の観点から定めら
れる。
【０２０１】
放電状態判別回路１５は、放電検出回路３が検出した予備放電の間隔が広く、無負荷時
間ｔｄがｔｄ＞１μｓ〜２μｓ程度と長い場合は、正常放電が発生したと判定する。一方
、放電状態判別回路１５は、放電検出回路３が検出した予備放電の間隔が狭く、無負荷時
間がｔｄ＜１μｓ〜２μｓと短い場合は、短絡もしくは即放電が発生したと判断する。
【０２０２】
電流パルス選択回路１６は、放電状態判別回路１５の判別結果が即放電状態もしくは短
絡状態を示すときは、発振制御回路４ａに発振指令を出力する。その結果、パルス幅の狭
い制御パルス信号ＳＰによって高速動作用のスイッチング素子Ｓ２ａ，Ｓ２ｂを駆動する
ゲート・ドライブ信号Ｇ２ａ，Ｇ２ｂが発生し、スイッチング素子Ｓ２ａ，Ｓ２ｂが制御
パルス信号ＳＰのパルス幅内オン動作を行い、即放電状態もしくは短絡状態にある極間に
、第２０図（４）に示すように、電流ピークの小さい電流パルスが供給される。
【０２０３】
また、電流パルス選択回路１６は、放電状態判別回路１５の判別結果が正常放電状態を
示すときは、発振制御回路４ｂに発振指令を出力する。その結果、パルス幅の広い制御パ
ルス信号ＢＰによって低損失動作用のスイッチング素子Ｓ１ａ，Ｓ１ｂを駆動するゲート
・ドライブ信号Ｇ１ａ，Ｇ１ｂが発生し、スイッチング素子Ｓ１ａ，Ｓ１ｂが制御パルス
信号ＢＰのパルス幅内オン動作を行い、正常放電状態にある極間、第２０図（４）に示す
ように、電流ピークの大きい電流パルスが供給される。
【０２０４】
このように、極間には、正常放電が発生した場合には、パルス幅の広い制御パルス信号
ＢＰによって大電流ピークが供給され、短絡もしくは即放電が発生した場合には、パルス
幅の狭い制御パルス信号ＳＰによって小電流ピークが供給される。このとき、大電流ピー
ク供給時には、低損失特性に優れるスイッチング素子Ｓ１ａ、Ｓ１ｂが選択され、小電流
ピーク供給時には高速動作特性に優れるスイッチング素子Ｓ２ａ、Ｓ２ｂが選択される。
【０２０５】
前述したように、ワイヤ放電加工では、放電周波数の高い状態においては、正常放電の
発生比率が１／３〜１／２程度であるので、放電周波数が１００ｋＨｚであっても、大電
流ピークの必要な正常放電の発生周波数は５０ｋＨｚ以下となる。そこで、実施の形態７
では、極間の放電開始時での放電状態に応じて供給する電流パルスを切り替える場合に、
高周波動作に不適である正常放電の発生時には、低損失であるスイッチング素子Ｓ１ａ、
Ｓ１ｂを使用して大電流ピークを供給できるようにした。一方、短絡や即放電といった無
負荷時間が極端に短く放電サイクルが高いが放電現象的には大電流ピークが印加できない
状態においては、高速動作に優れ高周波動作に対応可能なスイッチング素子Ｓ２ａ、Ｓ２
ｂを使用して小電流ピークを供給できるようにした。
【０２０６】
したがって、大電流かつ高速動作を両立した高速加工が実現可能となる。また特性の異
なるスイッチング回路を組み合わせて使用するので、スイッチング素子の数を少なくする
ことができ、発熱量を少なくすることができる。さらに、低損失側のスイッチング回路の
繰り返し周波数を１／２〜１／３に押さえることができるので、より大電流かつ低損失の
素子（ＩＧＢＴ等）が使用可能となる。
【０２０７】
実施の形態８．
第２１図は、この発明の実施の形態８である放電加工用電源装置が備える電源制御回路
の構成を示すブロック図である。なお、第２１図では、実施の形態７（第１９図）に示し
た構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、
この実施の形態７に関わる部分を中心に説明する。
【０２０８】
すなわち、この実施の形態８による電源制御回路は、実施の形態１（第１図）に示した
放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制
御する回路である。この実施の形態８では、放電開始時の放電状態（正常放電、即放電、
短絡）に応じて極間に供給する電流パルスを、電流ピークの大きいものと小さいものとに
切り替える場合の構成例（その２）が示されている。
【０２０９】
第２１図に示すように、実施の形態７（第１９図）に示した構成において、電流パルス
選択回路１６に代えて、電流パルス停止回路１７が設けられている。但し、電流パルス停
止回路１７の出力は、発振制御回路４ｂにのみ与えられている。電流パルス停止回路１７
は、放電状態判別回路１５の判別結果が、即放電状態もしくは短絡状態を示すときは、発
振制御回路４ｂに発振停止指令を出力するようになっている。電流パルス停止回路１７は
、放電状態判別回路１５の判別結果が正常放電の場合には何もしない。
【０２１０】
次に、第２１図、第２２図を参照して、実施の形態８による放電加工用電源装置の動作
について説明する。なお、第２２図は、第２１図に示す電源制御回路による放電加工用電
源装置の動作原理を説明する図である。第２２図での各項目の内容は、第２０図にて説明
した通りである。
【０２１１】
放電状態判別回路１５は、放電検出回路３が検出した予備放電の間隔が広く、無負荷時
間ｔｄがｔｄ＞１μｓ〜２μｓ程度と長い場合は、正常放電が発生したと判定する。一方
、放電状態判別回路１５は、放電検出回路３が検出した予備放電の間隔が狭く、無負荷時
間がｔｄ＜１μｓ〜２μｓと短い場合は、短絡もしくは即放電が発生したと判断する。
【０２１２】
電流パルス停止回路１７は、放電状態判別回路１５の判別結果が、即放電状態もしくは
短絡状態を示すときに、発振制御回路４ｂに発振停止指令を出力する。したがって、放電
検出回路３が検出した予備放電の状態が正常放電であるときは、発振制御回路４ａ，４ｂ
は、実施の形態４（第１４図）にて説明したように順次動作するので、低損失のスイッチ
ング素子Ｓ１ａ，Ｓ１ｂと高速動作に優れるスイッチング素子Ｓ２ａ，Ｓ２ｂとが順次に
駆動される。
【０２１３】
一方、放電検出回路３が検出した予備放電の状態が即放電状態もしくは短絡状態である
ときは、発振制御回路４ａのみが動作し、高速動作に優れるスイッチング素子Ｓ２ａ，Ｓ
２ｂのみが駆動される。
【０２１４】
その結果、第２２図に示すように、極間に正常放電が発生した場合には、制御パルス信
号ＢＰによる大電流ピークと制御パルス信号ＳＰによる小電流ピークとが供給される。一
方、極間に短絡もしくは即放電が発生した場合には、制御パルス信号ＳＰによる小電流ピ
ークが供給される。
【０２１５】
このように、実施の形態８では、極間の放電開始時での放電状態に応じて供給する電流
パルスを切り替える場合に、高周波動作に不適である正常放電の発生時には、低損失であ
るスイッチング素子Ｓ１ａ、Ｓ１ｂを使用して大電流ピークを供給することと、高速応答
に優れるスイッチング素子Ｓ２ａ、Ｓ２ｂを使用して小電流ピークを供給することとを順
次に選択するようにした。一方、短絡や即放電といった無負荷時間が極端に短く放電サイ
クルが高いが放電現象的には大電流ピークが印加できない状態においては、低損失のスイ
ッチング素子Ｓ１ａ，Ｓ１ｂの動作を停止し、高速動作に優れ高周波動作に対応可能なス
イッチング素子Ｓ２ａ、Ｓ２ｂのみを使用して小電流ピークを供給できるようにした。
【０２１６】
したがって、大電流かつ高速動作を両立した高速加工が実現することに加え、アーク切
れのない安定した高速加工が可能となる。また、実施の形態７と同様の作用効果が得られ
る。
【図面の簡単な説明】
【０２１７】
【第１図】
第１図は、定格容量の異なるスイッチング素子のスイッチング応答時間に関する特性デ
ータの一覧を示す図である。
【第２図】
第２図は、従来の放電加工用電源装置の構成例を示す回路図である。
【第３図】
第３図は、第２図に示す加工放電用電源部のスイッチング素子を駆動制御する電源制御
回路の構成を示すブロック図である。
【第４図】
第４図は、第３図に示す電源制御回路による従来の放電加工用電源装置の動作原理を説
明する図である。
【第５図】
第５図は、この発明の実施の形態１である放電加工用電源装置の主な構成を示す回路図
である。
【第６図】
第６図は、第５図に示す放電加工用電源装置のスイッチング素子を駆動制御する電源制
御回路の構成を示すブロック図である。
【第７図】
第７図は、第６図に示す電源制御回路による放電加工用電源装置の動作原理を説明する
図である。
【第８図】
第８図は、第６図に示す電源制御回路によって動作する放電加工用電源装置の各部の動
作波形を示す図である。
【第９図】
第９図は、第１図に示したスイッチング素子を用いた場合の発熱量と加工速度との関係
を説明する図である。
【第１０図】
第１０図は、この発明の実施の形態２である放電加工用電源装置が備える電源制御回路
の構成を示すブロック図である。
【第１１図】
第１１図は、第１０図に示す電源制御回路による放電加工用電源装置の動作原理を説明
する図である。
【第１２図】
第１２図は、第１０図に示す電源制御回路によって動作する放電加工用電源装置の各部
の動作波形を示す図である。
【第１３図】
第１３図は、この発明の実施の形態３である放電加工用電源装置が備える電源制御回路
の構成を示すブロック図である。
【第１４図】
第１４図は、この発明の実施の形態４である放電加工用電源装置が備える電源制御回路
の構成を示すブロック図である。
【第１５図】
第１５図は、第１４図に示す電源制御回路による放電加工用電源装置の動作原理を説明
する図である。
【第１６図】
第１６図は、第１４図に示す電源制御回路が出力するゲート・ドライブ信号と放電加工
用電源装置における極間電流との関係を説明する図である。
【第１７図】
第１７図は、この発明の実施の形態５である放電加工用電源装置が備える電源制御回路
の構成を示すブロック図である。
【第１８図】
第１８図は、この発明の実施の形態６である放電加工用電源装置が備える電源制御回路
の構成を示すブロック図である。
【第１９図】
第１９図は、この発明の実施の形態７である放電加工用電源装置が備える電源制御回路
の構成を示すブロック図である。
【第２０図】
第２０図は、第１９図に示す電源制御回路による放電加工用電源装置の動作原理を説明
する図である。
【第２１図】
第２１図は、この発明の実施の形態８である放電加工用電源装置が備える電源制御回路
の構成を示すブロック図である。
【第２２図】
第２２図は、第２１図に示す電源制御回路による放電加工用電源装置の動作原理を説明
する図である。
【符号の説明】
【０２１８】
３  放電検出回路
４，４ａ，４ｂ  発振回路
５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂ  ドライブ回路
８  数値制御装置
９  切替器
１１ａ，１１ｂ，１２ａ，１２ｂ  加工電流オン時間設定回路
１３  パルス幅延長回路
１４  切替回路
１５  放電状態判別回路
１６  電流パルス選択回路
１７  電流パルス停止回路
２１  基準電圧
２２  コンパレータ
２３，２４，２６，２９，３１  抵抗素子
２５，３０  バッファ
２７，２８  トランジスタ
１０５  極間
Ｅ  電極
Ｗ  被加工物
Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂ  スイッチング素子
Ｄ１，Ｄ２  ダイオード
Ｖ１  直流電源
Ｃ１  浮遊容量
Ｌ１，Ｌ２  浮遊インダクタンス
【手続補正２】
【補正対象書類名】手続補正書
【補正対象項目名】手続補正３
【補正方法】追加
【補正の内容】
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電極と前記電極に所定間隔を置いて対向配置される他方の電極として
の被加工物との間である極間に放電パルス電流を供給するスイッチング回路を備える放電
加工用電源装置において、
前記極間での放電開始の検出信号に応答して所定パルス幅の制御パルス信号を発生する
パルス幅制御手段を備えるとともに、
前記スイッチング回路は、
前記制御パルス信号を並列に受ける２つのスイッチング回路であって、前記制御パルス
信号を受けて生成した第１駆動パルス信号に従ってスイッチング動作を行う高速動作に適
したスイッチング素子を含む第１スイッチング回路と、前記制御パルス信号を受けて生成
した第２駆動パルス信号に従って前記第１スイッチング回路の動作開始後に重複期間を有
してスイッチング動作を行う低速動作に適したスイッチング素子を含む第２スイッチング
回路とで構成される、
ことを特徴とする放電加工用電源装置。
【請求項２】
電極と前記電極に所定間隔を置いて対向配置される他方の電極として
の被加工物との間である極間に放電パルス電流を供給するスイッチング回路を備える放電
加工用電源装置において、
前記極間での放電開始の検出信号に応答して所定パルス幅の制御パルス信号を発生する
パルス幅制御手段を備えるとともに、
前記スイッチング回路は、
前記極間での放電開始の検出信号に応答して生成した駆動パルス信号に従ってスイッチ
ング動作を行う高速動作に適したスイッチング素子と低速動作に適したスイッチング素子
とのいずれか一方を含む第１スイッチング回路と、
前記制御パルス信号を受けて生成した第２駆動パルス信号に従って前記第１スイッチン
グ回路の動作期間と重複期間を有してスイッチング動作を行う低速動作に適したスイッチ
ング素子を含む第２スイッチング回路とで構成される、
ことを特徴とする放電加工用電源装置。
【請求項３】
前記第１スイッチング回路は、高速動作に適したスイッチング素子を
含むスイッチング回路である場合には、前記放電開始の検出信号が前記高速動作に適した
スイッチング素子の制御端に直接印加されることを特徴とする請求の範囲第２項に記載の
放電加工用電源装置。
【請求項４】
前記第１スイッチング回路は、
前記放電開始の検出信号を受けてパルス幅が互いに異なる駆動パルス信号を発生する複
数の駆動回路と、
外部からの指令に基づき前記複数の駆動回路のいずれか一つが出力する駆動パルス信号
を選択して前記スイッチング素子の制御端に印加する選択回路と、
を備えたことを特徴とする請求の範囲第２項に記載の放電加工用電源装置。
【請求項５】
前記スイッチング回路は、
前記放電開始の検出信号に応答して生成した駆動パルス信号に従ってスイッチング動作
を行う高速動作に適したスイッチング素子を含む第１スイッチング回路と、前記第１スイ
ッチング回路の動作開始後に重複期間を有してスイッチング動作を行うように制御される
低速動作に適したスイッチング素子を含む第２スイッチング回路とで構成され、
前記パルス幅制御手段は、前記発生する制御パルス信号のパルス幅を前記第２スイッチ
ング回路において対向するスイッチング素子間で互いに異なる値に制御する、
ことを特徴とする請求の範囲第１項に記載の放電加工用電源装置。
【請求項６】
前記パルス幅制御手段は、
前記対向するスイッチング素子の一方が導通状態になる期間を与える第１パルス幅に設
定した制御パルス信号を発生し、前記一方のスイッチング素子の駆動手段に与える第１設
定手段と、
前記対向するスイッチング素子の他方が導通状態になる期間を与える前記第１パルス幅
とは異なる値の第２パルス幅に設定した制御パルス信号を発生し、前記他方のスイッチン
グ素子の駆動手段に与える第２設定手段と、
を備えたことを特徴とする請求の範囲第５項に記載の放電加工用電源装置。
【請求項７】
前記パルス幅制御手段は、
第１パルス幅に設定した制御パルス信号を発生する設定手段と、
前記第１パルス幅を延長した第２パルス幅の制御パルス信号を出力する延長手段と、
外部からの指令に従い前記対向するスイッチング素子それぞれを駆動する駆動手段に対
し、それぞれのスイッチング素子を導通状態にするパルス幅を持つ制御パルス信号として
、前記第１パルス幅を持つ制御パルス信号と前記第２パルス幅を持つ制御パルス信号とを
切り替えて出力する切替手段と、
を備えたことを特徴とする請求の範囲第５項に記載の放電加工用電源装置。
【請求項８】
前記パルス幅制御手段は、
前記対向するスイッチング素子の一方が導通状態になる期間を与える第１パルス幅に設
定した制御パルス信号を発生し、前記一方のスイッチング素子の駆動手段に与える第１設
定手段と、
前記対向するスイッチング素子の他方が導通状態になる期間を与える前記第１パルス幅
とは異なる値の第２パルス幅に設定した制御パルス信号を発生し、前記他方のスイッチン
グ素子の駆動手段に与える第２設定手段と、を備え、さらに、
前記第１スイッチング回路において対向するスイッチング素子のそれぞれを導通状態に
する期間を与えるパルス幅を設定する第３設定手段を備え、
前記第１スイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆
動手段は、前記放電開始の検出信号を受けて、前記第３設定手段が設定したパルス幅をも
つ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動する、
ことを特徴とする請求の範囲第５項に記載の放電加工用電源装置。
【請求項９】
前記パルス幅制御手段は、
第１パルス幅に設定した制御パルス信号を発生する第１設定手段と、
前記第１パルス幅を延長した第２パルス幅の制御パルス信号を出力する延長手段と、
外部からの指令に従い前記対向するスイッチング素子それぞれを駆動する駆動手段に対
し、それぞれのスイッチング素子を導通状態にするパルス幅を持つ制御パルス信号として
、前記第１パルス幅を持つ制御パルス信号と前記第２パルス幅を持つ制御パルス信号とを
切り替えて出力する切替手段と、を備え、さらに、
前記第１スイッチング回路において対向するスイッチング素子のそれぞれを導通状態に
する期間を与えるパルス幅を設定する第２設定手段を備え、
前記第１スイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆
動手段は、前記放電開始の検出信号を受けて、前記第２設定手段が設定したパルス幅をも
つ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動する、
ことを特徴とする請求の範囲第５項に記載の放電加工用電源装置。
【請求項１０】
前記第１駆動パルス信号のパルス幅は、前記制御パルス信号のパル
ス幅よりも小さい固定のパルス幅であり、前記第２駆動パルス信号のパルス幅は、前記第
１駆動パルス信号のパルス幅よりも大きい関係を維持して前記制御パルス信号のパルス幅
を放電開始前に外部から変更設定する手段による操作によって変更設定できるようになっ
ている、
ことを特徴とする請求の範囲第１項に記載の放電加工用電源装置。
【請求項１１】
電極と前記電極に所定間隔を置いて対向配置される他方の電極とし
ての被加工物との間である極間での放電開始に応答して、第１パルス幅の制御パルス信号
を発生する第１パルス幅制御手段、および前記第１パルス幅とは異なる値の第２パルス幅
の制御パルス信号を発生する第２パルス幅制御手段と、
前記第１パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイ
ッチング回路であって、低速動作に適したスイッチング素子を含む第１スイッチング回路
と、
前記第２パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイ
ッチング回路であって、高速動作に適したスイッチング素子を含む第２スイッチング回路
と、
前記極間での放電開始時の放電状態が、正常放電状態と即放電状態と短絡状態とのいず
れであるかを判別する放電状態判別手段と、
前記放電状態判別手段の判別結果が、正常放電状態を示すときは前記第１パルス幅制御
手段に出力指示を出し、即放電状態ないしは短絡状態を示すときは前記第２パルス幅制御
手段に出力指示を出す電流パルス選択手段と、
を備えたことを特徴とする放電加工用電源装置。
【請求項１２】
前記制御パルス信号のパルス幅を放電開始前に外部から変更設定を
行う手段を備えたことを特徴とする請求の範囲第１１項に記載の放電加工用電源装置。
【請求項１３】
電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間
である極間での放電開始に応答して、第１パルス幅の制御パルス信号を発生する第１パル
ス幅制御手段、および前記第１パルス幅とは異なる値の第２パルス幅の制御パルス信号を
発生する第２パルス幅制御手段と、
前記第１パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイ
ッチング回路であって、低速動作に適したスイッチング素子を含む第１スイッチング回路
と、
前記第２パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイ
ッチング回路であって、高速動作に適したスイッチング素子を含む第２スイッチング回路
と、
前記極間での放電開始時の放電状態が、正常放電状態と即放電状態と短絡状態とのいず
れであるかを判別する放電状態判別手段と、
前記放電状態判別手段の判別結果が即放電状態ないしは短絡状態を示すとき、前記第１
パルス幅制御手段に出力停止指示を出す電流パルス停止手段と、
を備えたことを特徴とする放電加工用電源装置。
【請求項１４】
前記制御パルス信号のパルス幅を放電開始前に外部から変更設定を
行う手段を備えたことを特徴とする請求の範囲第１３項に記載の放電加工用電源装置。                                                                    
【国際調査報告】
2004007132.tif 000027
2004007132.tif 000028
2004007132.tif 000029
2004007132.tif 000030