【事件の表示】
　特願２００６−１６３０７４「半導体素子のゲート形成方法」拒絶査定不服審判事件〔平成１９年　６月２８日出願公開、特開２００７−１６５８２６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１８年６月１３日（パリ条約に基づく優先権主張　２００５年１２月１５日、大韓民国）の特許出願であって、平成２４年３月２日付けの拒絶理由通知に対して同年５月２４日に意見書及び手続補正書が提出されたが、同年６月１２日付けで拒絶査定がなされた。
　それに対して、同年９月２６日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、同年１２月１７日付けで審尋がなされ、それに対する回答書は提出されなかった。
　
第２．補正の却下の決定
【結論】
　平成２４年９月２６日に提出された手続補正書による補正を却下する。
　
【理由】
１．補正の内容
　平成２４年９月２６日に提出された手続補正書による補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜４を、補正後の特許請求の範囲の請求項１〜４と補正するとともに、明細書の補正を行うものであり、補正前後の請求項１は各々以下のとおりである。
　
（補正前）
　「【請求項１】
　半導体基板の上部にトンネル酸化膜、フローティングゲート用窒化膜、Ａｌ２Ｏ３誘電体膜、ポリシリコン膜、タングステンシリサイド膜およびハードマスク膜を形成する段階と、
　前記ハードマスク膜、タングステンシリサイド膜、ポリシリコン膜および誘電体膜の所定の領域を順次エッチングし、コントロールゲートパターンを形成すると同時にフローティングゲート用窒化膜化膜を露出させる段階と、
　前記コントロールゲートパターンの両側壁に熱酸化工程を行って酸化膜を形成する段階と、
　前記露出したフローティングゲート用窒化膜をリン酸（Ｈ３ＰＯ４）を用いたウェットエッチング工程によって除去してトンネル酸化膜を露出させる段階とを含むことを特徴とする、ＳＡＮＯＳ構造の半導体素子のゲート形成方法。」
　
（補正後）
　「【請求項１】
　半導体基板の上部にトンネル酸化膜、フローティングゲート用窒化膜、Ａｌ２Ｏ３誘電体膜、ポリシリコン膜、タングステンシリサイド膜およびハードマスク膜を形成する段階と、
　前記ハードマスク膜、タングステンシリサイド膜、ポリシリコン膜および誘電体膜の所定の領域を順次エッチングし、コントロールゲートパターンを形成すると同時にフローティングゲート用窒化膜を露出させる段階と、
　前記タングステンシリサイド膜、前記ポリシリコン膜および前記誘電体膜の両側壁に熱酸化工程を行って酸化膜を形成する段階と、
　前記露出したフローティングゲート用窒化膜をリン酸（Ｈ３ＰＯ４）を用いたウェットエッチング工程によって除去してトンネル酸化膜を露出させる段階とを含むことを特徴とする、ＳＡＮＯＳ構造の半導体素子のゲート形成方法。」
　
２．補正事項の整理
　本件補正による補正事項を整理すると、次のとおりである。
　
（１）補正事項１
　補正前の請求項１の「フローティングゲート用窒化膜化膜を露出させる段階」を、「フローティングゲート用窒化膜を露出させる段階」と補正して、補正後の請求項１とすること。
　
（２）補正事項２
　補正前の請求項１の「前記コントロールゲートパターンの両側壁に熱酸化工程を行って酸化膜を形成する段階」を、「前記タングステンシリサイド膜、前記ポリシリコン膜および前記誘電体膜の両側壁に熱酸化工程を行って酸化膜を形成する段階」と補正して、補正後の請求項１とすること。
　
（３）補正事項３
　補正前の明細書の００１０段落を補正して、補正後の明細書の００１０段落とすること。
　
３．新規事項追加の有無及び補正の目的についての検討
（１）補正事項１について
　補正事項１は、補正前の請求項１に含まれていた明白な誤記を訂正するものであるから、本件補正は、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第３号に掲げる誤記の訂正を目的とするものに該当する。
　したがって、補正事項１は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項１が特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たすことは明らかである。
　
（２）補正事項２について
　補正事項２は、補正前の請求項１に係る発明の発明特定事項である「熱酸化工程を行って酸化膜を形成する段階」における酸化対象物を「前記コントロールゲートパターンの両側壁」から「前記タングステンシリサイド膜、前記ポリシリコン膜および前記誘電体膜の両側壁」に限定するものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項２は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項２により補正された部分は、本願の願書に最初に添付した明細書（以下「当初明細書」という。また、本願の願書に最初に添付した明細書、特許請求の範囲又は図面を「当初明細書等」という。）の００２６段落等に記載されているものと認められるから、補正事項２は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項２は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（３）補正事項３について
　補正事項３は、補正事項１〜２により補正された特許請求の範囲と整合を取るために発明の詳細な説明を補正するものであるから、補正事項１〜２と同様に特許法第１７条の２第３項に規定する要件を満たす。
　
（４）補正の目的の適否、及び新規事項の追加の有無についてのまとめ
　以上検討したとおりであるから、本件補正は特許法第１７条の２第３項及び第４項に規定する要件を満たす。
　そして、本件補正は特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かにつき、以下において更に検討する。
　
４．独立特許要件について
（１）補正後の発明
　本願の本件補正による補正後の請求項１〜４に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜４に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「補正発明」という。）は、請求項１に記載されている事項により特定される、上記１．の「（補正後）」の箇所に記載したとおりのものであり、再掲すると次のとおりである。
　
　「【請求項１】
　半導体基板の上部にトンネル酸化膜、フローティングゲート用窒化膜、Ａｌ２Ｏ３誘電体膜、ポリシリコン膜、タングステンシリサイド膜およびハードマスク膜を形成する段階と、
　前記ハードマスク膜、タングステンシリサイド膜、ポリシリコン膜および誘電体膜の所定の領域を順次エッチングし、コントロールゲートパターンを形成すると同時にフローティングゲート用窒化膜を露出させる段階と、
　前記タングステンシリサイド膜、前記ポリシリコン膜および前記誘電体膜の両側壁に熱酸化工程を行って酸化膜を形成する段階と、
　前記露出したフローティングゲート用窒化膜をリン酸（Ｈ３ＰＯ４）を用いたウェットエッチング工程によって除去してトンネル酸化膜を露出させる段階とを含むことを特徴とする、ＳＡＮＯＳ構造の半導体素子のゲート形成方法。」
　
（２）引用刊行物に記載された発明
（２−１）本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開２００２−２０３９１７号公報（以下「引用例１」という。）には、図１〜１０とともに次の記載がある（ここにおいて、下線は当合議体が付加したものである。）。
　
ａ．「【００２２】第１実施形態
図１に、第１実施形態に係る不揮発性メモリトランジスタの断面構造を示す。また、図２は、電荷蓄積層の構造の詳細を示す図１の要部を拡大した図である
【００２３】
このメモリトランジスタは、たとえばｐ型シリコンウエハなどの半導体基板、半導体基板内表面に形成されたｐウエル、またはＳＯＩ型基板分離構造のｐ型シリコン層（以下、単に基板ＳＵＢという）に形成されている
【００２４】
活性領域上に、ボトム誘電体膜ＢＴＭ、電荷蓄積膜ＣＳ、トップ誘電体膜ＴＯＰ、およびゲート電極Ｇが積層されている
【００２５】
ボトム絶縁膜ＢＭＴは、たとえば１ｎｍ〜数ｎｍ程度の膜厚を有する二酸化珪素ＳｉＯ
2
 の膜からなる。電荷蓄積膜ＣＳは、図２に示すように、主にポテンシャルバリアとして機能する第１窒化膜ＣＳ１と、第１窒化膜ＣＳ１上に形成され、主に電荷蓄積手段として機能する第２窒化膜ＣＳ２とからなる
トップ誘電体膜ＴＰＯは、たとえばＣＶＤにより作製した二酸化珪素膜からなり、その膜厚は３ｎｍ〜１０ｎｍ程度である。ゲート電極Ｇは、
多結晶珪素と、その上に形成されたＷＳｉ
2
 
との蓄積膜からなる
　
ｂ．「【００２７】
以下、このメモリトランジスタの製造方法を、図面を参照しながら説明する。ここで、図３〜図１０は、第１実施形態に係るメモリトランジスタの製造における断面図である
【００２８】
８００℃から１０００℃に昇温した基板ＳＵＢの表面をＯ
2
 またはＮ
2
 Ｏに曝すことにより、１ｎｍ程度の二酸化珪素膜を形成する。基板温度を８００℃から１０００℃に保った状態で、二酸化珪素膜の表面をアンモニアＮＨ
3
 に数１０分間曝し、二酸化珪素膜表面を窒化する。この高温窒化処理は、つぎの窒化珪素膜の堆積時のインキュベーション時間を低減するためである。これにより、図４に示すように、約１ｎｍのボトム誘電体膜ＢＴＭが基板ＳＵＢのＳｉ活性領域上に形成される
【００２９】基板温度を６００℃から８００℃の範囲内に下げ、四塩化珪素（テトラクロルシラン）ＳｉＣｌ4 とアンモニアＮＨ3 を、それぞれ１０ｓｃｃｍから５００ｓｃｃｍの範囲内の所定流量で、かつチャンバ内の圧力が数１００ｍＴｏｒｒとなる条件で流し、窒化珪素のＣＶＤを行う。所定時間経過後にＣＶＤを止めると、
図５に示すように、数ｎｍの窒化珪素膜（第１窒化膜ＣＳ１）がボトム誘電体膜ＢＴＭ上に形成される
【００３０】続いて、原料ガスを変更してＣＶＤし、第２窒化膜ＣＳ２を形成する。すなわち、同じ基板温度を保ったまま、あるいは６００℃から８００℃の範囲内で基板温度を必要に応じて変え、ジクロルシランＳｉＨ2 Ｃｌ2 とアンモニアＮＨ3 を、それぞれ１０ｓｃｃｍから５００ｓｃｃｍの範囲内の所定流量で、かつチャンバ内の圧力が数１００ｍＴｏｒｒとなる条件で流し、窒化珪素のＣＶＤを行う。所定時間経過後にＣＶＤを止めると、
図６に示すように、数ｎｍの窒化珪素膜（第２窒化膜ＣＳ２）が第１窒化膜ＣＳ１上に形成される
【００３１】さらに、導入ガスを二酸化珪素の形成ガスに変更してＣＶＤし、トップ誘電体膜ＴＯＰを形成する。すなわち、同じ基板温度を保ったまま、あるいは６００℃から８００℃の範囲内で必要に応じて変え、ジクロルシランＳｉＨ2 Ｃｌ2 と酸化二窒素Ｎ2 Ｏを、それぞれ数１００ｓｃｃｍの所定流量で、かつチャンバ内の圧力が数１００ｍＴｏｒｒとなる条件で流し、二酸化珪素のＣＶＤを行う。所定時間経過後にＣＶＤを止めると、
図７に示すように、数ｎｍの二酸化珪素膜（トップ誘電体膜ＴＯＰ）が第２窒化膜ＣＳ２上に形成される
【００３２】
ゲート電極Ｇとなる高濃度不純物がドーピングされた多結晶珪素を、トップ誘電体膜ＴＯＰ上にＣＶＤする
ここでは、基板温度６５０℃としたＣＶＤにより多結晶珪素を堆積し、必要に応じて、多結晶珪素上に、金属、高融点金属、その金属シリサイドを含む合金などからなる低抵抗化層を形成する
低抵抗化層の材料としては、
タングステンシリサイド（ＷＳｉ
2
 ），
を用いる。
【００３３】
とくに図示しないが、必要に応じてドライエッチング耐性の優れた誘電体膜のパターンを形成し、この誘電体膜あるいはレジストをマスクとして異方性のあるエッチング、たとえばＲＩＥ(Reactive Ion Etching)を行う。これにより、図９に示すように、ゲート電極Ｇ，トップ誘電体膜ＴＯＰ，電荷蓄積膜ＣＳがパターンニングされる
【００３４】つぎに、ゲート積層膜を自己整合マスクとしボトム誘電体膜ＢＴＭをスルー膜として、Ｓｉ活性領域の表面にｎ型不純物を低濃度でイオン注入し、ｎ- 不純物領域（ＬＤＤ領域，図ではＮ- で示す）を形成する。このイオン注入では、たとえば砒素イオン（Ａｓ+ ）を１〜５×１０13ｃｍ-2ほどの密度でドーピングする。その後、全面にＣＶＤによりＳｉＯ2 膜を１００ｎｍ〜２００ｎｍ程度堆積し、これをＲＩＥ等の異方性エッチングによりエッチバックする。これにより、図１０に示すように、ゲートの積層膜Ｇ，ＴＯＰおよびＣＳの側面にサイドウォールＳＷが形成される。
【００３５】この状態で、サイドウォールＳＷ外側のＳｉ活性領域にｎ型不純物を高濃度でイオン注入し、ソース・ドレイン不純物領域Ｓ／Ｄを形成する（図１）。このイオン注入では、たとえば、ゲートの積層膜およびサイドウォールＳＷをマスクとして自己整合的にＡｓ+ を１〜５×１０15ｃｍ-2ほどの密度でドーピングする。その後、層間誘電体膜および配線層の形成を行って、当該メモリトランジスタを完成させる。」
　
ｃ．「【００３６】つぎに、第１実施形態に係るメモリトランジスタの第１のバイアス設定例および動作を説明する。
書き込み時に、基板ＳＵＢの電位を基準として２つのソース・ドレイン領域Ｓ／Ｄを０Ｖで保持し、ゲート電極Ｇに正の電圧、たとえば１０Ｖを印加する。このとき、チャネル形成領域ＣＨに電子が蓄積されて反転層が形成され、その反転層内の電子の一部がボトム誘電体膜ＢＴＭおよび第１窒化膜ＣＳ１をトンネル効果により伝導し、主に第２窒化膜ＣＳ２内に形成された電荷トラップに捕獲される
」
　
ｄ．「【００７１】変形例
本発明は、上述の第１〜第４実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。（後略）
【００７２】略
【００７３】ボトム誘電体膜ＢＭＴおよび
トップ誘電体膜ＴＯＰは、二酸化珪素に限定されず、
酸化アルミニウムＡｌ
2
 Ｏ
3
 
から形成してもよい
　
（２−２）図８及び９を参照しつつ上記摘記事項ｂ．の００３３段落を参照すると、「図９に示すように、ゲート電極Ｇ，トップ誘電体膜ＴＯＰ，電荷蓄積膜ＣＳがパターンニングされる」ことによって、「ボトム誘電体膜ＢＴＭ」が露出されることが明らかである。
　
（２−３）したがって、引用例１には、次の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「書き込み時に、電子がボトム誘電体膜ＢＴＭをトンネルするものである不揮発性メモリトランジスタの製造方法であって、
　基板ＳＵＢのＳｉ活性領域上に二酸化珪素からなるボトム誘電体膜ＢＴＭ、窒化珪素からなる電荷蓄積膜ＣＳ（第１窒化膜ＣＳ１、第２窒化膜ＣＳ２）、酸化アルミニウムＡｌ2 Ｏ3 からなるトップ誘電体膜ＴＯＰ、多結晶珪素上にタングステンシリサイド（ＷＳｉ2 ）からなる低抵抗化層を積層したゲート電極Ｇとなる層を順に形成し、
　ドライエッチング耐性の優れた誘電体膜のパターンを形成し、この誘電体膜をマスクとしてＲＩＥ(Reactive Ion Etching)を行い、ゲート電極Ｇ、トップ誘電体膜ＴＯＰ、電荷蓄積膜ＣＳがパターンニングされて、ボトム誘電体膜ＢＴＭが露出される不揮発性メモリトランジスタの製造方法。」
　
（２−４）本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開２００３−１６８７５０号公報（以下「引用例２」という。）には、図１〜５、１３〜１５とともに次の記載がある。
　
ａ．「【００２８】
【発明の実施の形態】［第１実施形態］
第１実施形態は、本発明の第１の観点に係り、バーチャルグランド（ＶＧ）型のメモリセルアレイを有した不揮発性メモリ装置に関する
【００２９】〜【００３６】略
【００３７】つぎに、
このＶＧ型メモリセルアレイの形成手順を図面を参照しながら説明する
図２〜図５は、ワード線形成の各ステップにおける断面図（および平面図）である。図２において（Ａ）に平面図を示し、（Ｂ）に（Ａ）のＡ−Ａ線に沿った断面図を示す
【００３８】略
【００３９】半導体基板ＳＵＢ上に、ゲート誘電体膜ＧＤ１となる第１電荷蓄積膜を形成する。たとえば、半導体基板ＳＵＢ表面を熱酸化してボトム誘電体膜ＢＴＭを形成し、必要に応じてボトム誘電体膜ＢＴＭを窒化処理し、ボトム誘電体膜ＢＴＭ上に窒化珪素または酸化窒化珪素からなる電荷トラップ膜ＣＨＳを形成し、電荷トラップ膜ＣＨＳ表面を熱酸化するなどの方法によりトップ誘電膜ＴＯＰを形成する。第１電荷蓄積膜上に、たとえばＣＶＤ法によりドープド多結晶珪素またはドープド非晶質からなる導電膜を堆積する。この
導電膜上にレジストパターンを形成して、ＲＩＥなどの異方性エッチングを行い、導電膜をパターンニングする。続いて、導電膜パターン間で露出した第１電荷蓄積膜を、たとえばＣＦ
4
 ／ＣＨＦ
3
 ／Ａｒを用いたドライエッチング装置を用いてパターンニングする。その後、レジストパターンを除去する。これにより、ゲート誘電体膜ＧＤ１と第１ワード線ＷＬ２またはＷＬ４からなる積層パターンが、図２（Ａ）に示すように、ソース・ドレイン領域Ｓ／Ｄに対し直交する並行ストライプ状のパターンにて形成される
　
ｂ．「【００６６】［第３実施形態］第３実施形態は、第１，第２実施形態の工程の一部変更に関する。
【００６７】先に説明した
第１実施形態の図２（Ｂ）の工程
では、導電膜パターンと第１電荷蓄積膜を連続的にドライエッチングして、第１ゲート誘電体膜ＧＤ１と第１ワード線ＷＬ２またはＷＬ４とからなるパターンを形成するとした。しかし、ドライエッチングでは多少なりとも基板にダメージが入るので余り好ましくない。ここで、導電膜パターンのみドライエッチングして、第１ゲート誘電体膜ＧＤ１となる第１電荷蓄積膜はウエットエッチングにより除去する方法が考えられる。第１電荷蓄積膜がＯＮＯ膜の場合、窒化珪素があるのでフッ酸を主体とした酸化珪素エッチャントでは除去できず、熱リン酸を用いた処理が必要となる。しかし、熱リン酸処理では、濃度の高い多結晶珪素表面がエッチングされてしまうという新たな問題が生じる
【００６８】
第３実施形態は、このような第１電荷蓄積膜をウエット処理で除去するために適した製造方法を提供する。この実施形態に示す方法は、ＶＧ型，ＮＡＮＤ型に限らず適用できるので、ここではＡ−Ａ断面を示す、図１３〜図１５を用いて説明する
【００６９】
図１３は、ＯＮＯ構造の第１ゲート誘電体膜ＧＤ１上の導電材料をパターンニングして第１ワード線ＷＬｉ，ＷＬｉ＋２，…を形成した時点の断面図であり、図２（Ｂ），図８（Ｂ）に対応している。この導電材料のドライエッチング終了時点では、そのオーバーエッチング量によりトップ誘電体膜ＴＯＰの一部が削れることもあるし、場合によっては、図示のようにトップ誘電体膜ＴＯＰが第１ワード線周囲で除去される
【００７０】
本実施形態では、この時点で第１ワード線ＷＬｉ，ＷＬｉ＋２，…の表面を熱酸化して、図１４に示すように、例えば１０ｎｍ程度の熱酸化膜ＴＯＸを第１ワード線表面に形成する
【００７１】
そして、この熱酸化膜ＴＯＸにより第１ワード線表面を保護した状態で、第１ワード線間に表出した第１ゲート誘電体膜ＧＤ１をウエットエッチングにより除去する。つまり、熱リン酸を用いたエッチャントにより窒化珪素膜（電荷トラップ膜ＣＨＳ）を除去
熱酸化膜を形成しない場合に比べ、第１ワード線が削れる量は低減されるという利点がある
　
（３）補正発明と引用発明との対比
（３−１）引用発明の「『Ｓｉ活性領域』を備えた『基板ＳＵＢ』」、「窒化珪素からなる電荷蓄積膜ＣＳ（第１窒化膜ＣＳ１、第２窒化膜ＣＳ２）」、「酸化アルミニウムＡｌ2 Ｏ3 からなるトップ誘電体膜ＴＯＰ」、「多結晶珪素」、「タングステンシリサイド（ＷＳｉ2 ）からなる低抵抗化層」は、各々補正発明の「半導体基板」、「フローティングゲート用窒化膜」、「Ａｌ２Ｏ３誘電体膜」、「ポリシリコン膜」、「タングステンシリサイド膜」に相当する。
　また、引用発明は、「書き込み時に、電子がボトム誘電体膜ＢＴＭをトンネルするものである」から、引用発明の「二酸化珪素からなるボトム誘電体膜ＢＴＭ」は、補正発明の「トンネル酸化膜」に相当する。
　そして、引用発明の「ドライエッチング耐性の優れた誘電体膜のパターンを形成し、この誘電体膜をマスクとしてＲＩＥ(Reactive Ion Etching)を行い、ゲート電極Ｇ、トップ誘電体膜ＴＯＰ、電荷蓄積膜ＣＳがパターンニング」する段階において、まず「ゲート電極Ｇ」となる層上に「ドライエッチング耐性の優れた誘電体膜」を形成し、その後、何らかのマスクを用いたエッチングによって「ドライエッチング耐性の優れた誘電体膜のパターンを形成」していることは、当業者にとって明らかであり、その「ドライエッチング耐性の優れた誘電体膜」が補正発明の「ハードマスク膜」に相当する。
　よって、引用発明の「基板ＳＵＢのＳｉ活性領域上に二酸化珪素からなるボトム誘電体膜ＢＴＭ、窒化珪素からなる電荷蓄積膜ＣＳ（第１窒化膜ＣＳ１、第２窒化膜ＣＳ２）、酸化アルミニウムＡｌ2 Ｏ3 からなるトップ誘電体膜ＴＯＰ、多結晶珪素上にタングステンシリサイド（ＷＳｉ2 ）からなる低抵抗化層を積層したゲート電極Ｇとなる層を順に形成し」、さらに、「ドライエッチング耐性の優れた誘電体膜のパターンを形成」するために「ドライエッチング耐性の優れた誘電体膜」を形成する段階は、補正発明の「半導体基板の上部にトンネル酸化膜、フローティングゲート用窒化膜、Ａｌ２Ｏ３誘電体膜、ポリシリコン膜、タングステンシリサイド膜およびハードマスク膜を形成する段階」に相当する。
　
（３−２）引用発明の「ドライエッチング耐性の優れた誘電体膜のパターンを形成し、この誘電体膜をマスクとしてＲＩＥ(Reactive Ion Etching)を行い、ゲート電極Ｇ、トップ誘電体膜ＴＯＰ、電荷蓄積膜ＣＳがパターンニングされ」る段階では、まず、「ゲート電極Ｇ」となる層上に「ドライエッチング耐性の優れた誘電体膜」を形成し、その後、何らかのマスクを用いたエッチングによって「ドライエッチング耐性の優れた誘電体膜のパターンを形成」していることは、前述のとおり当業者にとって明らかであり、続いて「ＲＩＥ(Reactive Ion Etching)」を行うことで、「誘電体膜のパターン」でマスクされない領域が上側の層から順次エッチングされることになるから、「ゲート電極Ｇ」がエッチングされるとともに「トップ誘電体膜ＴＯＰ」が露出され、続いて「トップ誘電体膜ＴＯＰ」がエッチングされるとともに「電荷蓄積膜ＣＳ」が露出され、さらに「電荷蓄積膜ＣＳ」がエッチングされることが、当業者にとって明らかである。
　また、引用発明の「『パターニング』された『ゲート電極Ｇ』」、「不揮発性メモリトランジスタ」は、各々補正発明の「コントロールゲートパターン」、「半導体素子」に相当する。
　そして、補正発明の「ＳＡＮＯＳ構造」とは、本願明細書の０００３段落によれば、「半導体基板、トンネル酸化膜、窒化膜、アルミニウム酸化膜およびポリシリコンを含んだゲートを形成する構造」のことであるから、引用発明の「基板ＳＵＢのＳｉ活性領域上に二酸化珪素からなるボトム誘電体膜ＢＴＭ、窒化珪素からなる電荷蓄積膜ＣＳ（第１窒化膜ＣＳ１、第２窒化膜ＣＳ２）、酸化アルミニウムＡｌ2 Ｏ3 からなるトップ誘電体膜ＴＯＰ、多結晶珪素上にタングステンシリサイド（ＷＳｉ2 ）からなる低抵抗化層を積層したゲート電極Ｇとなる層を順に形成し」、「ゲート電極Ｇ、トップ誘電体膜ＴＯＰ、電荷蓄積膜ＣＳがパターンニングされ」たものは、補正発明の「ＳＡＮＯＳ構造」に相当する。
　よって、引用発明の「ドライエッチング耐性の優れた誘電体膜のパターンを形成し、この誘電体膜をマスクとしてＲＩＥ(Reactive Ion Etching)を行い、ゲート電極Ｇ、トップ誘電体膜ＴＯＰ、電荷蓄積膜ＣＳがパターンニングされて、ボトム誘電体膜ＢＴＭが露出される不揮発性メモリトランジスタの製造方法」と、補正発明の「前記ハードマスク膜、タングステンシリサイド膜、ポリシリコン膜および誘電体膜の所定の領域を順次エッチングし、コントロールゲートパターンを形成すると同時にフローティングゲート用窒化膜を露出させる段階と、　前記タングステンシリサイド膜、前記ポリシリコン膜および前記誘電体膜の両側壁に熱酸化工程を行って酸化膜を形成する段階と、　前記露出したフローティングゲート用窒化膜をリン酸（Ｈ３ＰＯ４）を用いたウェットエッチング工程によって除去してトンネル酸化膜を露出させる段階とを含むことを特徴とする、ＳＡＮＯＳ構造の半導体素子のゲート形成方法」とは、「前記ハードマスク膜、タングステンシリサイド膜、ポリシリコン膜および誘電体膜の所定の領域を順次エッチングし、コントロールゲートパターンを形成すると同時にフローティングゲート用窒化膜を露出させる段階と、　前記露出したフローティングゲート用窒化膜をエッチング工程によって除去してトンネル酸化膜を露出させる段階とを含むことを特徴とする、ＳＡＮＯＳ構造の半導体素子のゲート形成方法」の点で一致する。
　
（３−３）したがって、補正発明と引用発明とは、
　「半導体基板の上部にトンネル酸化膜、フローティングゲート用窒化膜、Ａｌ２Ｏ３誘電体膜、ポリシリコン膜、タングステンシリサイド膜およびハードマスク膜を形成する段階と、
　前記ハードマスク膜、タングステンシリサイド膜、ポリシリコン膜および誘電体膜の所定の領域を順次エッチングし、コントロールゲートパターンを形成すると同時にフローティングゲート用窒化膜を露出させる段階と、
　前記露出したフローティングゲート用窒化膜をエッチング工程によって除去してトンネル酸化膜を露出させる段階とを含むことを特徴とする、ＳＡＮＯＳ構造の半導体素子のゲート形成方法。」
　である点で一致し、次の２点で相違する。
　
（相違点１）
　補正発明では、「前記タングステンシリサイド膜、前記ポリシリコン膜および前記誘電体膜の両側壁に熱酸化工程を行って酸化膜を形成する段階」を含むのに対し、引用発明では、そのような段階を有しない点。
　
（相違点２）
　「前記露出したフローティングゲート用窒化膜を」「エッチング工程によって除去してトンネル酸化膜を露出させる段階」で、補正発明では、当該「エッチング」が「リン酸（Ｈ３ＰＯ４）を用いたウェットエッチング」であるのに対し、引用発明では、「ＲＩＥ(Reactive Ion Etching)」である点。
　
（４）相違点についての当審の判断
（４−１）相違点１及び２について
　相違点１及び２は、互いに関連するものであるから、まとめて検討する。
　引用例２には、「不揮発性メモリ装置」の「メモリセルアレイ」の形成において、「導電膜パターンと第１電荷蓄積膜を連続的にドライエッチングして、第１ゲート誘電体膜ＧＤ１と第１ワード線ＷＬ２またはＷＬ４とからなるパターンを形成する」と「ドライエッチングでは多少なりとも基板にダメージが入る」という課題を解決するために、「導電膜パターンのみドライエッチングして、第１ゲート誘電体膜ＧＤ１となる第１電荷蓄積膜はウエットエッチングにより除去する方法」が記載されている。
　また、引用例２には、「導電膜パターンのみドライエッチングして、第１ゲート誘電体膜ＧＤ１となる第１電荷蓄積膜はウエットエッチングにより除去する方法」では、「第１電荷蓄積膜がＯＮＯ膜の場合、窒化珪素があるのでフッ酸を主体とした酸化珪素エッチャントでは除去できず、熱リン酸を用いた処理が必要となる」が、「熱リン酸処理では、濃度の高い多結晶珪素表面がエッチングされてしまう」という課題を解決するために、「第１ゲート誘電体膜ＧＤ１上の導電材料をパターンニングして第１ワード線ＷＬｉ，ＷＬｉ＋２，…を形成し」、「トップ誘電体膜ＴＯＰが第１ワード線周囲で除去され」た時点で「第１ワード線ＷＬｉ，ＷＬｉ＋２，…の表面を熱酸化して」、「熱酸化膜ＴＯＸを第１ワード線表面に形成」し、「この熱酸化膜ＴＯＸにより第１ワード線表面を保護した状態で、第１ワード線間に表出した」「窒化珪素膜（電荷トラップ膜ＣＨＳ）」を「熱リン酸を用いたエッチャントにより」「除去」することも記載されている。
　ここで、引用例２に記載の「窒化珪素膜（電荷トラップ膜ＣＨＳ）」が、補正発明の「フローティングゲート用窒化膜」に相当する。
　ところで、半導体素子の技術分野において、基板にダメージが入らないようにすることは、素子特性劣化を防止する観点から、当業者にとって不断の技術課題といえるものである。また、引用例２に記載の「窒化珪素」からなる「電荷トラップ膜」を備えた「不揮発性メモリ装置」の形成技術は、引用発明と共通の技術分野に属するものである。
　したがって、引用発明において、引用例２の記載に基づいて、基板にダメージが入らないようにするために、「窒化珪素からなる電荷蓄積膜ＣＳ（第１窒化膜ＣＳ１、第２窒化膜ＣＳ２）」のエッチングを、「ＲＩＥ(Reactive Ion Etching)」に代えて「熱リン酸を用いたエッチャント」によるものとするとともに、「熱リン酸」によるエッチングの前に、「熱酸化」によって「パターンニング」された「ゲート電極Ｇ」の表面に酸化膜を形成する工程を付加することは、当業者が容易になし得たことである。
　そして、当該「熱酸化」の際には、「タングステンシリサイド（ＷＳｉ2 ）からなる低抵抗化層」の上面は「ドライエッチング耐性の優れた誘電体膜のパターン」で覆われており、「トップ誘電体膜ＴＯＰ」、「多結晶珪素」、「タングステンシリサイド（ＷＳｉ2 ）からなる低抵抗化層」の各両側壁が露出しているから、当該「熱酸化」工程を付加することで、これらの各両側壁に酸化膜が形成されることは自明である。
　よって、引用発明において、引用例２の記載に基づいて、相違点１及び２に係る構成を備えるようにすることは、当業者がが容易になし得た範囲に含まれる程度のものである。
　
（４−２）相違点についての判断のまとめ
　補正発明と引用発明との相違点については以上のとおりであるから、補正発明は、引用発明及び引用例２に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　
（５）独立特許要件についてのまとめ
　以上検討したとおり、補正発明は、引用発明及び引用例２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　したがって、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
５．補正の却下の決定のむすび
　以上検討したとおり、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について
　平成２４年９月２６日に提出された手続補正書による補正は上記のとおり却下されたので、本願の請求項１〜４に係る発明は、平成２４年５月２４日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜４に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される、上記第２．１．の「（補正前）」の箇所に記載したとおりのものである。
　一方、本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開２００２−２０３９１７号公報（引用例１）、及び特開２００３−１６８７５０号公報（引用例２）には、上記第２．４．（２）に記載したとおりの事項、及び発明（引用発明）が記載されているものと認められる。
　そして、本願発明に対して技術的限定を加えた発明である補正発明は、上記第２．４．において検討したとおり、引用発明及び引用例２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も当然に、引用発明及び引用例２に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。
　
第４．むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。