【事件の表示】
　特願２０００−１４０５７８「改良した集積回路分離構成体及びその製造方法」拒絶査定不服審判事件〔平成１２年１２月　８日出願公開，特開２０００−３４０６４８〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１２年５月１２日（パリ条約による優先権主張１９９９年５月１３日，アメリカ合衆国）の出願であって，平成２２年１１月２９日付けで拒絶の理由が通知され，平成２３年４月７日に意見書と手続補正書が提出され，平成２４年３月２７日付けで拒絶査定がなされ，同年８月２日に拒絶査定不服審判が請求されるとともに手続補正書が提出され，同年１１月１９日付けで審尋を行い，平成２５年２月２７日に回答書が提出されたものである。
　
第２　補正の却下の決定
　
［補正の却下の決定の結論］
　平成２４年８月２日に提出された手続補正書による補正を却下する。
　
［理　由］
１　補正の内容
　平成２４年８月２日に提出された手続補正書による補正（以下「本件補正」という。）は，補正前の特許請求の範囲の請求項１−５を補正して，補正後の請求項１−５とするものであり，補正前後の請求項１は，各々次のとおりである。
　
（補正前）
「【請求項１】　集積回路において，
　一表面を具備している基板，
　前記基板に設けられており且つ対向している第一及び第二側壁を具備している分離トレンチ，
　前記トレンチ内に設けられている内側部分と前記基板表面上を前記第一及び第二側壁を超えて延在する外側部分とを具備している分離絶縁体，
　第一端部が前記外側部分の端部と整合するか又は前記外側部分の下側に位置し前記第一側壁に対向して前記基板内に設けられており且つ第一及び第二側部を具備しておりトランジスタ動作期間中に電気的に反転して第一チャンネル領域を形成する第一ボディ領域，
　前記第一ボディ領域の第一側部に隣接して前記基板内に設けられている第一ソース／ドレイン領域，
　前記第一ボディ領域上に設けられている第一ゲート絶縁体，
　前記分離絶縁体上及び前記第一ゲート絶縁体上に設けられている第一ゲート電極，
を有していることを特徴とする集積回路。」
　
（補正後）
「【請求項１】　集積回路において，
　表面を具備している基板，
　前記基板内に溝として形成されており，対向している第一及び第二側壁を具備しており，前記第一及び第二側壁に沿ってチャンネルストップ領域としての高不純物濃度領域が設けられていない分離トレンチ，
　前記分離トレンチ内に絶縁体を充填して形成されている内側部分と前記基板の前記表面上を前記第一及び第二側壁を超えて外側へ延在しており前記内側部分と連続して絶縁体から形成されている外側部分とを具備している分離絶縁体，
　第一端部が前記外側部分の端部と整合するか又は前記外側部分の下側に位置し前記第一側壁に対向して前記基板内に設けられており且つ第一及び第二側部を具備しておりトランジスタ動作期間中に電気的に反転して第一チャンネル領域を形成する第一ボディ領域，
　前記第一ボディ領域の前記第一側部に隣接して前記基板内に設けられている第一ソース／ドレイン領域，
　前記第一ボディ領域上に設けられている第一ゲート絶縁体，
　前記分離絶縁体上及び前記第一ゲート絶縁体上に設けられている第一ゲート電極，
を有していることを特徴とする集積回路。」
　
２　補正事項の整理
　本件補正の補正事項を整理すると次のとおりである。
　
（１）補正事項１
　補正前の請求項１の「一表面を具備している基板」を補正して，補正後の請求項１の「表面を具備している基板」にすること。
　
（２）補正事項２
　補正前の請求項１の「前記基板に設けられており且つ対向している第一及び第二側壁を具備している分離トレンチ」を補正して，補正後の請求項１の「前記基板内に溝として形成されており，対向している第一及び第二側壁を具備しており，前記第一及び第二側壁に沿ってチャンネルストップ領域としての高不純物濃度領域が設けられていない分離トレンチ」にすること。
　
（３）補正事項３
　補正前の請求項１の「前記トレンチ内に設けられている内側部分と前記基板表面上を前記第一及び第二側壁を超えて延在する外側部分とを具備している分離絶縁体」を補正して，補正後の請求項１の「前記分離トレンチ内に絶縁体を充填して形成されている内側部分と前記基板の前記表面上を前記第一及び第二側壁を超えて外側へ延在しており前記内側部分と連続して絶縁体から形成されている外側部分とを具備している分離絶縁体」にすること。
　
（４）補正事項４
　補正前の請求項１の「前記第一ボディ領域の第一側部に隣接して前記基板内に設けられている第一ソース／ドレイン領域」を補正して，補正後の請求項１の「前記第一ボディ領域の前記第一側部に隣接して前記基板内に設けられている第一ソース／ドレイン領域」にすること。
　
３　新規事項追加の有無，及び，補正の目的の適否についての検討
（１）補正事項１について
　補正事項１により補正された部分は，本願の願書に最初に添付した明細書，特許請求の範囲又は図面（以下「当初明細書等」という。また，本願の願書に最初に添付した明細書を「当初明細書」という。）に記載されているものと認められるから，補正事項１は，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって，補正事項１は，当初明細書等に記載された事項の範囲内においてなされたものであるから，特許法第１７条の２第３項（平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たす。
　また，補正事項１は，特許法第１７条の２第４項（平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第４号に掲げる，明りょうでない記載の釈明を目的とするものに該当する。
　したがって，補正事項１は，特許法第１７条の２第４項に規定する要件を満たす。
　
（２）補正事項２について
　補正事項２により補正された部分は，当初明細書等に記載されているものと認められるから，補正事項２は，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって，補正事項２は，当初明細書等に記載された事項の範囲内においてなされたものであるから，特許法第１７条の２第３項に規定する要件を満たす。
　また，補正事項２は，補正前の請求項における「分離トレンチ」の構造を限定しようとするものであるから，特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって，補正事項２は，特許法第１７条の２第４項に規定する要件を満たす。
　
（３）補正事項３について
　補正事項３により補正された部分は，当初明細書等に記載されているものと認められるから，補正事項３は，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって，補正事項３は，当初明細書等に記載された事項の範囲内においてなされたものであるから，特許法第１７条の２第３項に規定する要件を満たす。
　また，補正事項３は，補正前の請求項における「分離絶縁体」の構造を限定しようとするものであるから，特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって，補正事項３は，特許法第１７条の２第４項に規定する要件を満たす。
　
（４）補正事項４について
　補正事項４により補正された部分は，当初明細書等に記載されているものと認められるから，補正事項４は，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって，補正事項４は，当初明細書等に記載された事項の範囲内においてなされたものであるから，特許法第１７条の２第３項に規定する要件を満たす。
　また，補正事項４は，補正前の請求項における「第一側部」を「前記第一側部」と限定しようとするものであるから，特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって，補正事項４は，特許法第１７条の２第４項に規定する要件を満たす。
　
（５）新規事項追加の有無，及び，補正の目的の適否についてのまとめ
　以上検討したとおりであるから，本件補正は，特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　そして，本件補正は，特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから，本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が，特許出願の際独立して特許を受けることができるものであるか否か，すなわち，本件補正がいわゆる独立特許要件を満たすものであるか否かについて，以下において更に検討する。
　
４　独立特許要件についての検討
（１）補正後の発明
　本件補正による補正後の請求項１に係る発明（以下「本願補正発明１」という。）は，本件補正により補正された明細書，特許請求の範囲及び図面の記載からみて，その特許請求の範囲の請求項１に記載されている事項により特定されるとおりのものであり，再掲すると次のとおりである。
　
「集積回路において，
　表面を具備している基板，
　前記基板内に溝として形成されており，対向している第一及び第二側壁を具備しており，前記第一及び第二側壁に沿ってチャンネルストップ領域としての高不純物濃度領域が設けられていない分離トレンチ，
　前記分離トレンチ内に絶縁体を充填して形成されている内側部分と前記基板の前記表面上を前記第一及び第二側壁を超えて外側へ延在しており前記内側部分と連続して絶縁体から形成されている外側部分とを具備している分離絶縁体，
　第一端部が前記外側部分の端部と整合するか又は前記外側部分の下側に位置し前記第一側壁に対向して前記基板内に設けられており且つ第一及び第二側部を具備しておりトランジスタ動作期間中に電気的に反転して第一チャンネル領域を形成する第一ボディ領域，
　前記第一ボディ領域の前記第一側部に隣接して前記基板内に設けられている第一ソース／ドレイン領域，
　前記第一ボディ領域上に設けられている第一ゲート絶縁体，
　前記分離絶縁体上及び前記第一ゲート絶縁体上に設けられている第一ゲート電極，
を有していることを特徴とする集積回路。」
　
（２）引用例とその記載事項，及び，引用発明
　原査定の拒絶の理由に引用された，本願の優先権主張の日前に頒布された刊行物である下記の引用例１−２には，次の事項が記載されている。（なお，下線は，当合議体において付したものである。以下同じ。）
　
ア　引用例１：特開平２−３０４９２６号公報（平成２２年１１月２９日付けの拒絶理由通知書で引用した引用文献１）
（１ａ）「２．特許請求の範囲
（１）半導体基板表面上に設けられた一定膜厚の分離パターンを形成する絶縁膜と，前記絶縁膜領域下に前記絶縁膜の分離パターン幅よりも狭くかつ絶縁物により埋められた溝とを有することを特徴とする素子分離構造。
（２）半導体基板上に形成した第一の絶縁膜のうち素子分離領域上の該第一の絶縁膜の一部を除去しさらに該開口した第一の絶縁膜端に第二の絶縁膜を残した後，露出している前記半導体基板領域に溝を設ける工程と，少なくとも該溝を第三の絶縁膜で埋め込み，さらに該溝を含む素子分離領域の前記半導体基板上に第四の絶縁膜を形成する工程とを含むことを特徴とする素子分離構造の製造方法。」（第１頁左下欄第４−１８行）
　
（１ｂ）「〔産業上の利用分野〕
　本発明は素子分離構造およびその製造方法に関するものである。
〔従来の技術〕
　
現在半導体デバイスの高集積化が進む
ＭＯＳＩＣ
　
（１ｃ）「〔発明が解決しようとする課題〕
　しかしながら，この従来法によるときには，溝に埋めた多結晶シリコン３３を酸化する際に，二酸化珪素膜の体積膨張によりシリコン基板３１に欠陥が生じる。さらに溝側壁の二酸化珪素膜界面に沿って微小リーク電流経過が発生するという問題点がある。
　
本発明の目的はこのような従来の問題点を除去した微細素子分離構造および微細素子構造を容易に製造する方法を提供することにある
〔課題を解決するための手段〕
　上記目的を達成するために本発明素子分層構造においては，半導体基板表面上に設けられた一定膜厚の分離パターンを形成する絶縁膜と，前記絶縁膜領域下に前記絶縁膜の分離パターン幅よりも狭くかつ絶縁物により埋められた溝とを有するものである。
　本発明素子分離構造は，半導体基板上に形成した第一の絶縁膜のうち素子分離領域上の該第一の絶縁膜の一部を除去しさらに該開口した第一の絶縁膜端に第二の絶縁膜を残した後，露出している前記半導体基板領域に溝を設ける工程と，少なくとも該溝を第三の絶縁膜で埋め込み，さらに該溝を含む素子分離領域の前記半導体基板上に第四の絶縁膜を形成する工程とを含む製造方法によって得られる。」（第２頁右上欄第１０行−同頁左下欄第１５行）
　
（１ｄ）「〔実施例〕
　以下本発明の実施例について図面を用いて説明する。
　第１図は本発明の素子分離構造の
一実施例
　第１図において，シリコン基板１中に設けた溝中には二酸化珪素膜３と窒化珪素膜５とが埋め込まれ，溝を含んだ分離領域のシリコン基板１上には溝内につづいて二酸化珪素膜３と窒化珪素膜５とが順に積層され，さらにその上層に同一幅で段差を形成することなく二酸化珪素膜６が設けられている。一方，溝底部と，
分離領域のシリコン基板１の溝開口縁には二酸化珪素膜３に接してチャンネルストップとしてのボロン拡散層２，４が設けられている
　
（１ｅ）「〔発明の効果〕
　以上のように本発明では，分離領域のシリコン基板上に熱酸化法で成長した薄い二酸化珪素膜と，ＣＶＤ法で堆積した窒化珪素膜，二酸化珪素膜を形成し，さらに分離領域のシリコン基板中に薄い二酸化珪素膜と窒化珪素膜とで埋めた溝を形成しているため，従来の分離構造のようにバースビークによる分離幅の設計寸法と出来上り寸法間のパターン寸法変化はなくなる。さらに分離領域中に溝を設けているために０．６μｍ以下の分離幅でも十分な分離特性が確保できると同時に溝を埋める二酸化珪素膜が薄いため，シリコン基板への影響も小さく，欠陥の発生はないという利点もある。また溝の側壁と分離領域の端部とは離れているので，トランジスタ特性に溝側壁の影響は生じないという利点もある。
　以上述べたように本発明によれば，微細でかつ信頼性の高い素子分離構造およびその製造方法を容易に得ることができる効果を有する。」（第３頁右上欄第１６行−同頁左下欄第１４行）
　
イ　引用発明
　引用例１の上記摘記（１ａ）の記載から，引用例１の特許請求の範囲に，以下に示す発明（以下「引用発明」という。）が開示されていることを認めることができる。
　
「半導体基板表面上に設けられた一定膜厚の分離パターンを形成する絶縁膜と，前記絶縁膜領域下に前記絶縁膜の分離パターン幅よりも狭くかつ絶縁物により埋められた溝とを有する素子分離構造であって，
　前記素子分離構造は，半導体基板上に形成した第一の絶縁膜のうち素子分離領域上の該第一の絶縁膜の一部を除去しさらに該開口した第一の絶縁膜端に第二の絶縁膜を残した後，露出している前記半導体基板領域に溝を設ける工程と，少なくとも該溝を第三の絶縁膜で埋め込み，さらに該溝を含む素子分離領域の前記半導体基板上に第四の絶縁膜を形成する工程とを含む方法によって製造したものである素子分離構造。」
　
ウ　引用例２：特開平７−１３０８３４号公報（平成２２年１１月２９日付けの拒絶理由通知書で引用した引用文献３）
（２ａ）「【産業上の利用分野】本発明は絶縁膜によって素子分離が行われている半導体装置の構造とその製造方法に関する。
【従来の技術】
近年半導体装置の高集積化が進められているとともにＭＯＳトランジスタのゲート寸法やアルミは緯線の幅等のデバイス寸法が縮小されるとともに，素子分離領域幅の縮小化もその重要度が増してきている。従来，素子密度が高いデバイスにおける素子分離技術としては，溝分離や選択エピタキシャルを利用した分離方法がよく知られている
　
（２ｂ）「次に，本発明の第２の実施例について説明する。
　図４（ａ），（ｂ）は，それぞれ本発明の半導体装置の第２の実施例の断面図と平面図である。
　この半導体装置は，ｐ型シリコン基板１と，シリコン酸化膜２と，ｐ+拡散層５と，ゲート酸化膜９と，多結晶シリコン１０と，ｎ+拡散層１１と，ＣＶＤシリコン酸化膜１２と，ｐ型選択シリコン層１３とからなる。
　次に，この半導体装置の製造方法について説明する。
　図４（ａ），（ｂ）は，それぞれ，本発明の半導体装置の第２の実施例の断面図と平面図であり，図５（ａ），（ｂ），（ｃ），（ｄ）および図６（ａ），（ｂ）は，それぞれ第２の実施例の各製造工程における断面図である。
　ｐ型シリコン基板１上に第１の絶縁膜として熱酸化による膜厚２０ｎｍ程度のシリコン酸化膜２を形成した後，例えば３０ＫｅＶ，１．０　Ｘ　１０13ｃｍ-2のボロンのイオン注入を行い，シリコン基板１の表面にｐ+拡散層５を形成する（図５（ａ））。
　次に，第２の絶縁膜である
ＣＶＤシリコン酸化膜１２を約４００ｎｍ積層した後，素子分離を形成する以外の領域の前記ＣＶＤシリコン酸化膜１２，およびシリコン酸化膜２をエッチング除去
　次に，シリコン基板１の表面が露出された部分に
ｐ型のシリコン層１３を
選択成長
　次に，第３の絶縁膜であるまくあつ１００ｎｍのＣＶＤシリコン酸化膜８を全面に堆積する（図５（ｄ））。
　次に，ＣＶＤシリコン酸化膜８の異方性エッチングを行うと，前記
ＣＶＤシリコン酸化膜１２の側壁にサイドウオールとしてＣＶＤシリコン酸化膜８ａが形成
　次に，
ｐ型のシリコン層１３上にゲート絶縁膜９を８ｎｍ形成
ゲート電極となる以外の部分の多結晶シリコンをエッチング除去
シリコン層１３と逆導電型の不純物例えば３０ＫｅＶ，１．０　Ｘ　１０
15
ｃｍ
-2
の砒素を注入することにより，ｎ
+
拡散層１１を形成
第２の実施例の半導体装置の素子分離領域の形成が完了
　
（２ｃ）図４は，引用例２に記載された発明の半導体装置の第２の実施例の（ｂ）が平面図（ａ）が平面図野Ａ−Ａ’切断面における断面図であって，上記摘記（２ｂ）の記載を参酌すれば，同図（ｂ）から，
　紙面の横方向に直線状に延びる素子分離領域が，紙面の縦方向に離れて略平行に２列設けられており，
　紙面の縦方向に直線状に延びる素子分離領域が，紙面に図示されている前記横方向に延びる２列の素子分離領域に交差して１行設けられており，
　前記横方向に直線状に延びる素子分離領域は，ｐ型の選択シリコン層１２の紙面の上下側の端部を素子分離するものであり，
　前記縦方向に直線状に延びる素子分離領域は，前記ｐ型の選択シリコン層１２の紙面の左右側の側部を素子分離するものであり
　紙面の縦方向に直線状に延びる，ゲート電極となる以外の部分をエッチング除去した多結晶シリコン１０が，紙面の縦方法に２行設けられており，
　前記ゲート電極となる以外の部分をエッチング除去した多結晶シリコン１０は，前記素子分離されたｐ型の選択シリコン層１２の上側を，紙面の縦方向に延びるとともに，当該ゲート電極となる以外の部分をエッチング除去した多結晶シリコン１０は，当該ｐ型の選択シリコン層１２の紙面の上下側の端部を素子分離する前記横方向に延びる２列の素子分離領域の上側にも，さらに延びるように設けられている構造を備えた，
　半導体装置の構造を読み取ることができる。
　
（３）本願補正発明１と引用発明との対比
ア　引用発明の「半導体基板」，「溝」，『「前記絶縁膜領域下に前記絶縁膜の分離パターン幅よりも狭く」，「溝」に埋められた「絶縁物」』，及び，「半導体基板表面上に設けられた一定膜厚の分離パターンを形成する絶縁膜」は，それぞれ，本願補正発明１の「表面を具備している基板」，『「基板内に溝として形成されており，対向している第一及び第二側壁を具備」する「分離トレンチ」』，「前記分離トレンチ内に絶縁体を充填して形成されている内側部分」，及び，『「前記基板の前記表面上を前記第一及び第二側壁を超えて外側へ延在しており」「絶縁体から形成されている外側部分」』に相当する。
　
イ　引用発明の，溝に埋められた「絶縁物」と，半導体基板表面上に設けられた「絶縁膜」とは，「少なくとも該溝を第三の絶縁膜で埋め込み，さらに該溝を含む素子分離領域の前記半導体基板上に第四の絶縁膜を形成する工程とを含む方法によって製造」されたものである。
　そうすると，半導体基板表面上に設けられた前記「絶縁膜」と，半導体基板表面上に設けられた前記「絶縁膜」とは，「連続して絶縁体から形成されている」ということができる。
　したがって，引用発明と，本願補正発明１とは，「前記分離トレンチ内に絶縁体を充填して形成されている内側部分と前記基板の前記表面上を前記第一及び第二側壁を超えて外側へ延在しており前記内側部分と連続して絶縁体から形成されている外側部分とを具備している分離絶縁体」を有する点で一致する。
　
ウ　引用発明と，本願補正発明１とは，構造体である点で一致する。
　
エ　したがって，上記ア−ウの対応関係から，本願補正発明１と引用発明との一致点及び相違点は，次のとおりであるといえる。
　
＜一致点＞
　表面を具備している基板，
　前記基板内に溝として形成されており，対向している第一及び第二側壁を具備する分離トレンチ，
　前記分離トレンチ内に絶縁体を充填して形成されている内側部分と前記基板の前記表面上を前記第一及び第二側壁を超えて外側へ延在しており前記内側部分と連続して絶縁体から形成されている外側部分とを具備している分離絶縁体と
を有している構造体。
　
＜相違点＞
・相違点１：本願補正発明１が，「集積回路」の発明であるのに対して，引用発明が「素子分離構造」の発明である点。
　
・相違点２：本願補正発明１では，分離トレンチは，「前記第一及び第二側壁に沿ってチャンネルストップ領域としての高不純物濃度領域が設けられていない」ものであるのに対して，引用発明には，「前記第一及び第二側壁に沿ってチャンネルストップ領域としての高不純物濃度領域が設けられていない」とは特定されていない点。
　
・相違点３：本願補正発明１は，「第一端部が前記外側部分の端部と整合するか又は前記外側部分の下側に位置し前記第一側壁に対向して前記基板内に設けられており且つ第一及び第二側部を具備しておりトランジスタ動作期間中に電気的に反転して第一チャンネル領域を形成する第一ボディ領域，前記第一ボディ領域の前記第一側部に隣接して前記基板内に設けられている第一ソース／ドレイン領域，前記第一ボディ領域上に設けられている第一ゲート絶縁体，前記分離絶縁体上及び前記第一ゲート絶縁体上に設けられている第一ゲート電極」を有しているのに対して，引用発明は，このような構成が特定されていない点。
　
（４）本願補正発明１と引用発明との相違点についての判断
・相違点１について
　引用例１の上記摘記（１ｂ）の「〔産業上の利用分野〕本発明は素子分離構造およびその製造方法に関するものである。〔従来の技術〕現在半導体デバイスの高集積化が進む中で
ＭＯＳＩＣ
　すなわち，引用発明を，基板に複数のＭＯＳトランジスタが設けられた周知のＭＯＳＩＣにおける素子分離に適用して，集積回路の発明となすこと，すなわち，上記相違点１について本願補正発明１の構成となすことは，当業者にとって容易である。また，このような構成を採用したことによる効果は当業者が予測する範囲内のものである。
　
・相違点２について
ア　特許請求の範囲には，特許出願人が特許を受けようとする発明を特定するために必要と認める事項のすべてを記載しなければならないことが，特許法において規定されている。
　そして，引用例１の上記摘記（１ａ）の記載からも明らかなように，引用例１の特許請求の範囲には，「前記第一及び第二側壁に沿ってチャンネルストップ領域としての高不純物濃度領域」，あるいは，これに相当する事項は，記載されていない。
　したがって，引用発明の「溝」は，「前記第一及び第二側壁に沿ってチャンネルストップ領域としての高不純物濃度領域」を，必要とするものではないものと解される。
　すなわち，引用発明の「溝」は，「前記第一及び第二側壁に沿ってチャンネルストップ領域としての高不純物濃度領域」が設けられていないものを含むと認められるから，相違点２は実質的なものではない。
　
イ　なお，引用例１の上記摘記（１ｄ）には，「分離領域のシリコン基板１の溝開口縁には二酸化珪素膜３に接してチャンネルストップとしてのボロン拡散層２，４が設けられている」素子分離構造が，「一実施例」として記載されている。
　しかしながら，引用例１の実施例の項目に記載された，前記「チャンネルストップとしてのボロン拡散層１５」を備えた前記素子分離構造は，引用例１の特許請求の範囲に記載された発明の一実施例として，引用発明にチャンネルストップの機能を向上させるための別の技術的な工夫を加えた，応用発明の一つを例示しているものと解するのが自然であるといえる。
　引用例１の上記摘記（１ｅ）に記載された「バースビークによる分離幅の設計寸法と出来上り寸法間のパターン寸法変化はなくなる」，「０．６μｍ以下の分離幅でも十分な分離特性が確保できる」，「欠陥の発生はない」及び「また溝の側壁と分離領域の端部とは離れているので，トランジスタ特性に溝側壁の影響は生じない」とする利点を，前記「チャンネルストップとしてのボロン拡散層１５」に基づく効果であると解することができないことからも，引用例１の特許請求の範囲に記載された事項によって特定される発明が，「チャンネルストップとしてのボロン拡散層１５」の存在を前提としていないことは明らかといえる。
　したがって，引用発明の「溝」は，「前記第一及び第二側壁に沿ってチャンネルストップ領域としての高不純物濃度領域」が設けられていないものを含むものと認められる。
　
ウ　なお，仮に，上記相違点２が実質的なものであったとしても，下記の周知例１−３からも明らかなように，「基板内に溝として形成されており，対向している第一及び第二側壁を具備しており，前記第一及び第二側壁に沿ってチャンネルストップ領域としての高不純物濃度領域が設けられていない分離トレンチ」は周知な構造であり，素子分離構造において「チャンネルストップ領域としての高不純物濃度領域」は，「分離トレンチ」と一体不可分な構成要素であるとは認められないから，引用発明において，前記「溝」を，「前記第一及び第二側壁に沿ってチャンネルストップ領域としての高不純物濃度領域が設けられていない」ものとすることは，当業者が適宜なし得たことである。
　
・周知例１：特開平５−３４３５１５号公報（平成２２年１１月２９日付けの拒絶理由通知書で引用した引用文献２）
（周１ａ）「【従来の技術】従来，例えば，ＭＯＳ（Metal Oxide Semiconductor ）型などの半導体装置では，半導体基板の素子間分離を行う方法として，該半導体基板の素子分離領域に選択酸化膜を形成し，これにより電気的な分離を行う，ＬＯＣＯＳ（Local Oxidation of Silicon）分離法が広く用いられている。
　しかし，このＬＯＣＯＳ分離法は，選択酸化膜の形成工程で，バーズビークの発生やチャネルストッパイオンの拡散等，種々の悪影響が生じる。従って，半導体装置の微細化や高集積化に対応しきれないという問題があった。そこで，前記ＬＯＣＯＳ分離法に代わる方法として，例えば，特開昭６２−１６９４４２号公報や特開昭６３−７６３３０号公報等に開示されているように，半導体基板の素子分離領域に，
素子間分離用の溝（トレンチ）を開口し
この溝内に酸化膜を埋め込み
　
　上記記載から，上記周知例１には，「素子間分離用の溝（トレンチ）を開口し，この溝内に酸化膜を埋め込み，さらに，前記溝上に，当該酸化膜を突出形成したいわゆるキャップ酸化膜を形成し，当該溝内に埋め込んだ酸化膜とキャップ酸化膜とで前記半導体基板の素子間分離を行う溝分離法」，すなわち，「第一及び第二側壁に沿ってチャンネルストップ領域としての高不純物濃度領域が設けられていない溝」を有するトレンチ分離法が記載されているものと認められる。
　
・周知例２：特開平１１−２６５６９号公報（平成２２年１１月２９日付けの拒絶理由通知書で引用した引用文献４）
（周２ａ）「次に，図１（ｆ）に示す様に，Ｓｉ3 Ｎ4 膜１３及びＳｉＯ2 膜１６をマスクにしてＳｉ基板１１をエッチングして，深さ０．３〜０．５μｍ程度の
トレンチ１７をＳｉ基板１１に形成
通常のＣＶＤ法やバイアスＥＣＲプラズマＣＶＤ法等によって，埋め込み性の良いＳｉＯ
2
 膜１８を全面に堆積させてトレンチ１７を埋め込む
　
　上記記載から，上記周知例２には，「Ｓｉ基板１１をエッチングして，深さ０．３〜０．５μｍ程度のトレンチ１７をＳｉ基板１１に形成する。その後，高温酸化を行って，図示されてはいないが，トレンチ１７の上部及び下部の端縁部に丸みを持たせる。次に，図２（ａ）に示す様に，通常のＣＶＤ法やバイアスＥＣＲプラズマＣＶＤ法等によって，埋め込み性の良いＳｉＯ2 膜１８を全面に堆積させてトレンチ１７を埋め込む」素子分離領域の形成方法，すなわち，「第一及び第二側壁に沿ってチャンネルストップ領域としての高不純物濃度領域が設けられていないトレンチ」を有する素子分離領域が記載されているものと認められる。
　
・周知例３：特開平６−３７１７８号公報（平成２２年１１月２９日付けの拒絶理由通知書で引用した引用文献５）
（周３ａ）「【請求項１】半導体基板表面に所定の間口幅の開口部を有するマスクパターンを形成する工程と，
　前記半導体基板をエッチングすることにより
溝を形成する工程
　前記開口部の間口幅を拡大する工程と，
　少なくとも前記
溝の内壁に接する面が絶縁物である埋め込み材料を前記溝および前記開口部に埋め込む工程
　前記マスクパターンを除去することにより
前記埋め込み材料からなる前記溝の蓋体を形成
　
（周３ｂ）「【従来の技術】半導体集積回路の微細化および高集積化に伴い，素子領域の微細化のみならず，素子間分離領域の面積微細化も必要となってきている。一般に，素子分離領域に厚い絶縁膜を形成し，この絶縁膜によって素子間分離を行う方法が広く用いられている。
　この一例としてトレンチ分離と呼ばれる方法がある。この
トレンチ分離法は，半導体基板に溝を形成し，この溝に絶縁膜，または絶縁膜を介した導体膜を埋め込むことによって素子間分離を実現する。しかし，溝内に埋め込み材料を埋め込む場合，エッチバックのオーバー等が原因で溝のコーナー部が露出してしまうという問題が多発し，露出状態のままＭＯＳＦＥＴ（金属−酸化膜構造の電界効果トランジスタ）を形成すると，このコーナー部でゲート電極からの電界集中が発生し，ＭＯＳＦＥＴのしきい値が予定レベルより低下してしまい，予定したサブスレッショルド特性が得られないという問題があった
　
このような問題を回避するため，図１２，図１３に示すように，埋め込み材料の上面を溝開口幅より広い蓋体で覆い，溝のコーナー部が露出しないように工夫する方法が提案されている
この蓋体を形成する従来の製造工程
　まず，Ｓｉ基板１の表面を３０ｎｍ酸化して酸化シリコン膜２を形成し，その上に４００ｎｍの酸化シリコン膜１６をＣＶＤ法により堆積形成し，フォトリソグラフィーにより，素子分離領域のパターンニングを行ない，素子分離領域の二層膜２，１６をＲＩＥ（反応性イオンエッチング）によりエッチング除去する。そして，図１２（ａ）に示すように，ＬＰＣＶＤ法により，１５０ｎｍの酸化シリコン膜１７を堆積形成する。
　そして，全面ＲＩＥにより，酸化シリコン膜１７を二層膜２，１６の側壁だけに残留させ，この二層膜２，１６および二層膜２，１６の側壁に残留している酸化シリコン膜１７をエッチングマスクとして，
Ｓｉ基板１を深さ４００ｎｍまでエッチングし，図１２（ｂ）に示すように，溝６を形成
　この後，二層膜２，１６と側壁に残留した酸化シリコン膜１７をＮＨ４Ｆエッチングにより除去し，溝６の内壁とＳｉ基板１表面を３０ｎｍ酸化して，図１２（ｃ）に示すように，
酸化シリコン膜１８を形成
　そして，図１２（ｄ）に示すように，
溝６の埋め込み材料として例えばＬＰＣＶＤ系の酸化シリコン膜１９を６００ｎｍ堆積形成
蓋体を形成
　
（周３ｃ）「【発明の効果】以上のように，
請求項１に記載の発明によれば，溝の形成に用いたマスクパターンの開口部の間口幅を拡大し，溝およびこの開口部に埋め込み材料を埋め込んだ後に，マスクパターンを除去することによって，溝の間口幅より大きな蓋体を，溝に対して自己整合的に形成することができるので，合わせずれの問題がなく，微小な蓋体でも溝コーナー部の露出を十分防止することができ，この結果，ＭＯＳＦＥＴの予定しきい値を確保できサブスレショルド特性にハンプが生じることがなくなる
　
　上記記載から，上記周知例３には，「従来の技術」として，「半導体基板に溝を形成し，この溝に絶縁膜，または絶縁膜を介した導体膜を埋め込むことによって素子間分離を実現する」トレンチ分離法，すなわち，「第一及び第二側壁に沿ってチャンネルストップ領域としての高不純物濃度領域が設けられていないトレンチ」を有する素子分離法が記載されているものと認められる。
　
　また，上記周知例３には，トレンチ分離法が有する，「溝内に埋め込み材料を埋め込む場合，エッチバックのオーバー等が原因で溝のコーナー部が露出してしまうという問題が多発し，露出状態のままＭＯＳＦＥＴ（金属−酸化膜構造の電界効果トランジスタ）を形成すると，このコーナー部でゲート電極からの電界集中が発生し，ＭＯＳＦＥＴのしきい値が予定レベルより低下してしまい，予定したサブスレッショルド特性が得られない」という課題，及び，当該課題を解決するための，「埋め込み材料の上面を溝開口幅より広い蓋体で覆い，溝のコーナー部が露出しないように工夫する」という課題解決手段が記載されているものと認められる。
　
　更に，上記周知例３には，特許請求の範囲の請求項１に，「半導体基板をエッチングすることにより溝を形成する工程と，前記開口部の間口幅を拡大する工程と，少なくとも前記溝の内壁に接する面が絶縁物である埋め込み材料を前記溝および前記開口部に埋め込む工程と，前記マスクパターンを除去することにより前記埋め込み材料からなる前記溝の蓋体を形成する工程とからなる」半導体装置の製造方法，すなわち，「第一及び第二側壁に沿ってチャンネルストップ領域としての高不純物濃度領域が設けられていない」トレンチを有する半導体装置の製造方法が記載されており，また，前記請求項１に係る発明が備える，「合わせずれの問題がなく，微小な蓋体でも溝コーナー部の露出を十分防止することができ，この結果，ＭＯＳＦＥＴの予定しきい値を確保できサブスレショルド特性にハンプが生じることがなくなる。」という発明の効果が記載されているものと認められる。
　
　なお，審判請求人は，回答書において，「従って，引用文献４及び５に開示されている夫々の技術は，トレンチの側壁に沿って高不純物濃度領域を形成するものではないが，基板内にエッチングによってトレンチを形成した後に，熱酸化によってトレンチ側面上に熱酸化膜を形成するものである。この様に，トレンチの側壁に沿って熱酸化膜を形成する場合には，全体的なトレンチ型分離構成体の横方向寸法が増加することとなり（引用文献５においては，少なくとも３０ｎｍ），集積回路においては，この様な分離構成体は多数設けられるものであるから，集積回路の集積度を低下させることとなることは必至である。特に，本発明においては，０．２５μｍ，０．１８μｍ，０．１μｍプロセスが開発中であることを前提としており，更に，０．２５μｍ（２５０ｎｍ）以下の特徴寸法である場合に発生するハンプ効果を解消することを解決課題としていることからも，少なくとも３０ｎｍも横方向寸法を増加させることとなるような熱酸化によるトレンチ側面上における熱酸化膜の形成は本発明において許容可能なものではないことは当業者に明らかであると確信する。」と主張する。
　しかしながら，本願の特許請求の範囲には，「特徴寸法」は特定されていないから，審判請求人の前記「特に，本発明においては，０．２５μｍ，０．１８μｍ，０．１μｍプロセスが開発中であることを前提としており」との主張は，請求項の記載に基づかない主張であって採用することはできない。
　また，本願補正発明１は，「トレンチ側面上における熱酸化膜の形成」が行われないことを発明特定事項として規定していないから，審判請求人の前記「熱酸化によるトレンチ側面上における熱酸化膜の形成は本発明において許容可能なものではない」との主張も，請求項の記載に基づかない主張であって採用することはできない。
　なお，仮に，「トレンチ側面上における熱酸化膜の形成」が行われないことを本願補正発明１の発明特定事項として認めることができたとしても，上記周知例１には，トレンチ側面上における熱酸化膜の形成が行われない分離トレンチが記載されており，また，上記周知例２−３についても，下記の周知例４の「良好なシリコン酸化膜界面を得るために，シリコン基板表面に数百Åの熱酸化膜を形成することが望ましい」との記載からも明らかなように，「トレンチ側面上における熱酸化膜の形成」は，附加的な工程であり，素子分離用の溝の形成工程における一体不可分な構成要素とはいえないから，上記周知例２−３において，前記熱酸化膜の形成を省略することは当業者が適宜なし得たことといえる。
　したがって，審判請求人の前記主張は採用することができない。
　
・周知例４：特開昭６２−１６９４４２号公報
（周４ａ）「シリコン基板１に第１図（ａ）に示すように素子分離用の溝２を形成する。
良好なシリコン酸化膜界面を得るために，シリコン基板表面に数百Åの熱酸化膜を形成することが望ましい
　
・相違点３について
ア　引用例２の上記摘記（２ｂ）の「次に，シリコン基板１の表面が露出された部分にｐ型のシリコン層１３を約０．２μｍ選択成長させる（図５（ｃ））。次に，第３の絶縁膜であるまくあつ１００ｎｍのＣＶＤシリコン酸化膜８を全面に堆積する（図５（ｄ））。次に，ＣＶＤシリコン酸化膜８の異方性エッチングを行うと，前記ＣＶＤシリコン酸化膜１２の側壁にサイドウオールとしてＣＶＤシリコン酸化膜８ａが形成され，前記選択成長の際のＣＶＤシリコン酸化膜８の側壁に形成されていたファセット部分がＣＶＤシリコン酸化膜８ａで覆われる（図６（ａ））。次に，ｐ型のシリコン層１３上にゲート絶縁膜９を８ｎｍ形成し，多結晶シリコン１０を２００ｎｍ堆積し，ゲート電極となる以外の部分の多結晶シリコンをエッチング除去した後，シリコン層１３と逆導電型の不純物例えば３０ＫｅＶ，１．０　Ｘ　１０15ｃｍ-2の砒素を注入することにより，ｎ+拡散層１１を形成し，第２の実施例の半導体装置の素子分離領域の形成が完了する（図６（ｂ））。」との記載，及び，上記摘記（２ｃ）の「前記ゲート電極となる以外の部分をエッチング除去した多結晶シリコン１０は，前記素子分離されたｐ型の選択シリコン層１２の上側を，紙面の縦方向に延びるとともに，当該ゲート電極となる以外の部分をエッチング除去した多結晶シリコン１０は，当該ｐ型の選択シリコン層１２の紙面の上下側の端部を素子分離する前記横方向に延びる２列の素子分離領域の上側にも，さらに延びるように設けられている」との記載から，当業者であれば，引用例２に記載された半導体装置について，以下の構造を理解することができる。
　
・引用例２の「ｎ+拡散層１１」，「ゲート絶縁膜９」，『「多結晶シリコン１０」からなる「ゲート電極」』は，それぞれ，本願補正発明１の「ソース／ドレイン領域」，「第一ゲート絶縁体」，「第一ゲート電極」に相当する。したがって，引用例２には，ＭＯＳトランジスタを絶縁膜によって素子分離したＭＯＳＩＣの構造が開示されているといえる。
・引用例２の「ｎ+拡散層１１」に挟まれた領域が，その上側に形成されたゲート絶縁膜９を介して設けられたゲート電極によって，トランジスタ動作期間中に電気的に反転してチャンネル領域を形成することは当業者にとって明らかである。したがって，引用例２の前記『「ｎ+拡散層１１」に挟まれた領域』が，本願補正発明１の「第一ボディ領域」に相当し，かつ，前記「ｎ+拡散層１１」は，『「ｎ+拡散層１１」に挟まれた領域』の側部に隣接して設けられているといえる。
・引用例２の「ＣＶＤシリコン酸化膜１２」と，前記ＣＶＤシリコン酸化膜１２の側壁にサイドウオールとして形成された「ＣＶＤシリコン酸化膜８ａ」とから構成される部材が，素子分離の機能を備えていることは明らかであるから，引用例２の前記「ＣＶＤシリコン酸化膜１２」と前記「ＣＶＤシリコン酸化膜８ａ」とから構成される部材は，「分離絶縁体」であるということができる。一方，引用例２の「ゲート電極」は，前記『「ＣＶＤシリコン酸化膜１２」と「ＣＶＤシリコン酸化膜８ａ」とから構成される部材』上，及び，前記「ゲート絶縁膜」上に設けられている。そうすると，引用例２に記載された半導体装置において，チャンネル領域を形成する領域の端部は，「ＣＶＤシリコン酸化膜１２」の側壁にサイドウオールとして形成された「ＣＶＤシリコン酸化膜８ａ」の「外側部分の端部と整合するか又は前記外側部分の下側に位置し」，かつ，前記チャンネル領域を形成する領域の端部が，前記「ＣＶＤシリコン酸化膜１２」の「側壁に対向して」いることは明らかである。
　
イ　一方，上記「相違点１について」で検討したように，引用発明を，基板に複数のＭＯＳトランジスタが設けられた周知のＭＯＳＩＣにおける素子分離に適用することは容易であり，さらに，引用例１の上記摘記（１ｂ）の「現在半導体デバイスの高集積化が進む」，及び，上記摘記（１ｃ）の「本発明の目的はこのような従来の問題点を除去した微細素子分離構造および微細素子構造を容易に製造する方法を提供することにある。」との記載に照らして，引用発明が，半導体デバイスの高集積化を指向していることは明らかである。
　他方，引用例２の上記摘記（２ａ）の「近年半導体装置の高集積化が進められているとともにＭＯＳトランジスタのゲート寸法やアルミは緯線の幅等のデバイス寸法が縮小されるとともに，素子分離領域幅の縮小化もその重要度が増してきている。従来，素子密度が高いデバイスにおける素子分離技術としては，溝分離や選択エピタキシャルを利用した分離方法がよく知られている。」との記載に照らして，引用例２には，ＭＯＳトランジスタを高い素子密度で素子分離する技術が開示されているものと認められる。
　してみれば，引用発明をＭＯＳトランジスタの素子分離に具体的に適用するにあたり，半導体デバイスの高集積化という共通する目的のために，上記アで検討した引用例２の構造を参考として，引用発明の素子分離構造と，ＭＯＳトランジスタとの位置関係を定めることは当業者が容易に想到し得たことと認められる。
　
ウ　すなわち，半導体デバイスの高集積化のためには，基板に設けられたＭＯＳトランジスタと素子分離領域との間に無駄な空間が無く，両者が隣接していることが望ましいことは明らかであるから，基板に設けられた前記ＭＯＳトランジスタの「トランジスタ動作期間中に電気的に反転してチャンネル領域を形成するボディ領域」の一端部を，引用発明の「半導体基板表面上に設けられた一定膜厚の分離パターンを形成する絶縁膜」の外側部分の端部と整合するか又は前記外側部分の下側に位置するように設けることは，引用例２の上記記載に基づいて，当業者が適宜なし得たことと認められる。
　そして，基板に設けられた前記ＭＯＳトランジスタの「トランジスタ動作期間中に電気的に反転してチャンネル領域を形成するボディ領域」の一端部を，引用発明の「半導体基板表面上に設けられた一定膜厚の分離パターンを形成する絶縁膜」の外側部分の端部と整合するか又は前記外側部分の下側に位置するように設けた場合に，当該基板に設けられた前記ＭＯＳトランジスタの「トランジスタ動作期間中に電気的に反転してチャンネル領域を形成するボディ領域」の前記一端部が，引用発明の「溝」の側壁に対向して前記基板内に設けられる位置関係となることは自明といえる。
　さらに，基板に設けられたＭＯＳトランジスタの「トランジスタ動作期間中に電気的に反転してチャンネル領域を形成するボディ領域」の側部に隣接してソース／ドレイン領域が基板内に設けられていること，前記ボディ領域上にゲート絶縁体が設けられていること，及び，前記ゲート絶縁体上にゲート電極が設けられていることは，いずれもＭＯＳトランジスタの通常の構造にすぎず，前記ゲート電極が分離絶縁体上に設けられていることは，引用例２の前記記載に照らして格別のこととは認められない。
　したがって，引用発明において，上記相違点３について本願補正発明１の構成となすことは当業者にとって容易である。また，このような構成を採用したことによる効果は当業者が予測する範囲内のものである。
　
　なお，本願補正発明１は，「特徴寸法」を特定していないから，「更に，０．２５μｍ（２５０ｎｍ）以下の特徴寸法である場合に発生するハンプ効果を解消することを解決課題としている」とする審判請求人の主張は，請求項の記載に基づかない効果の主張であり採用することはできない。
　また，仮に，「ハンプ」効果の減少を本願補正発明１の効果であると解し得たとしても，周知例３の上記摘記（周３ｂ）の「しかし，溝内に埋め込み材料を埋め込む場合，エッチバックのオーバー等が原因で溝のコーナー部が露出してしまうという問題が多発し，露出状態のままＭＯＳＦＥＴ（金属−酸化膜構造の電界効果トランジスタ）を形成すると，このコーナー部でゲート電極からの電界集中が発生し，ＭＯＳＦＥＴのしきい値が予定レベルより低下してしまい，予定したサブスレッショルド特性が得られないという問題があった。また，溝のコーナー部分や側面は，酸化膜が薄くなり，ゲート耐圧が劣化するおそれがある。このような問題を回避するため，図１２，図１３に示すように，埋め込み材料の上面を溝開口幅より広い蓋体で覆い，溝のコーナー部が露出しないように工夫する方法が提案されている。」，及び，上記摘記（周３ｃ）の「溝の間口幅より大きな蓋体を，溝に対して自己整合的に形成することができるので，合わせずれの問題がなく，微小な蓋体でも溝コーナー部の露出を十分防止することができ，この結果，ＭＯＳＦＥＴの予定しきい値を確保できサブスレショルド特性にハンプが生じることがなくなる。」との記載からも明らかなように，溝を用いた素子分離構造における，溝のコーナー部でゲート電極からの電界集中が発生し，ＭＯＳＦＥＴのしきい値が予定レベルより低下してしまい，予定したサブスレッショルド特性が得られないという課題に対する，溝の間口幅より大きな蓋体で前記溝を覆い，前記溝コーナー部の露出を防止して，ＭＯＳＦＥＴの予定しきい値を確保してサブスレショルド特性にハンプが生じることをなくすという課題解決手段は，本願の優先権主張の日前において既に知られていたといえるから，絶縁物により埋められた溝よりも広い分離パターン幅を有する一定膜厚の分離パターンを形成する絶縁膜を備えた引用発明を用いた素子分離の効果として，「ハンプ」効果の減少は，当業者の予測を超えた格別のものとは認められないから，本願補正発明１の進歩性を認めることはできない。
　
（５）本願補正発明１についての判断
　相違点１−３については，以上のとおりであるから，本願補正発明１は，上記引用例１−２に記載された発明と周知技術に基いて当業者が容易に発明をすることができたものである。
　したがって，本願補正発明１は，特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
５　補正の却下の決定のむすび
　したがって，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　平成２４年８月２日に提出された手続補正書による補正は上記のとおり却下されたので，本願の請求項１に係る発明（以下「本願発明１」という。）は，平成２３年４月７日に提出された手続補正書によって補正された明細書，特許請求の範囲及び図面の記載からみて，その特許請求の範囲の請求項１に記載されている事項により特定される次のとおりのものであると認める。
　
「集積回路において，
　一表面を具備している基板，
　前記基板に設けられており且つ対向している第一及び第二側壁を具備している分離トレンチ，
　前記トレンチ内に設けられている内側部分と前記基板表面上を前記第一及び第二側壁を超えて延在する外側部分とを具備している分離絶縁体，
　第一端部が前記外側部分の端部と整合するか又は前記外側部分の下側に位置し前記第一側壁に対向して前記基板内に設けられており且つ第一及び第二側部を具備しておりトランジスタ動作期間中に電気的に反転して第一チャンネル領域を形成する第一ボディ領域，
　前記第一ボディ領域の第一側部に隣接して前記基板内に設けられている第一ソース／ドレイン領域，
　前記第一ボディ領域上に設けられている第一ゲート絶縁体，
　前記分離絶縁体上及び前記第一ゲート絶縁体上に設けられている第一ゲート電極，
を有していることを特徴とする集積回路。」
　
２　進歩性について
（１）引用例及びその記載事項
　原査定の拒絶の理由に引用され，本願の優先権主張の日前に頒布された刊行物である引用例１−２に記載されている事項は，上記「第２　４　（２）引用例とその記載事項，及び，引用発明」の項で指摘したとおりである。
　
（２）当審の判断
　本願発明１を特定するに必要な事項を全て含み，さらに具体的に限定したものに相当する本願補正発明１が，前記「第２　４　（４）本願補正発明１と引用発明との相違点についての判断」に記載したとおり，引用例１−２に記載された発明と周知技術に基いて当業者が容易に発明をすることができたものであるから，本願発明１も同様に，引用例１−２に記載された発明と周知技術に基いて当業者が容易に発明をすることができたものである。 
　
第４　むすび 
　以上のとおり，本願の請求項１に係る発明は，引用例１−２に記載された発明と周知技術に基いて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができないものである。したがって，他の請求項について検討するまでもなく，本願は拒絶をすべきものである。
　よって，結論のとおり審決する。