【事件の表示】
　特願２００７−１５９７６４「半導体装置」拒絶査定不服審判事件〔平成２０年　９月　４日出願公開，特開２００８−２０５４２２〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１　手続の経緯
　本願は，平成１９年６月１８日（優先権主張：平成１８年７月３日，平成１９年１月２２日）の出願であって，平成２４年８月１６日付けの拒絶の理由の通知に対して，同年１０月１８日に意見書と手続補正書が提出され，同年１１月２２日付けで拒絶査定がなされ，その後，平成２５年２月１９日に拒絶査定不服審判が請求されたものである。
　
２　本願発明
　本願の請求項１−１６に係る発明は，平成２４年１０月１８日に提出された手続補正書によって補正された特許請求の範囲の請求項１−１６に記載されている事項により特定されるとおりのものと認められるところ，その請求項１に係る発明（以下「本願発明１」という。）は，次のとおりである。
「【請求項１】
　半導体基板と，
　前記半導体基板上に設けられ，インダクタを含む配線層と，
　前記配線層上に設けられた導電性の第１パッドと，を有する半導体チップを備え，
　前記第１パッドの直下には，回路形成領域が設けられているとともに，前記第１パッドは，平面視で，前記インダクタと重ならない領域に設けられており，
　前記インダクタは，前記配線層中の配線により構成されていることを特徴とする半導体装置。」
　
３　引用例とその記載事項，及び，引用発明
　原査定の拒絶の理由に引用され，本願の優先権主張の日前に頒布された刊行物である下記の引用例１には，次の事項が記載されている。（なお，下線は，当合議体において付したものである。以下同じ。）
　
・引用例１：特開２００４−３２００４７号公報
（１ａ）「【請求項１】
主表面を有する半導体基板
前記主表面上に形成されたインダクタ素子を含む
回路素子
インダクタ素子の上方
を除き
配列された前記複数の外部端子
　
（１ｂ）「領域１０７には，再配線１０５，柱状電極３０５及び外部端子２０１が存在する。再配線１０５，柱状電極３０５及び外部端子２０１が，領域１０７内に配置されると，例えば領域１０７内の半導体基板１０１表面に配置されたインダクタ素子と再配線１０５，柱状電極３０５及び外部端子２０１との距離が近接してしまい，このインダクタ素子と再配線１０５との間，インダクタ素子と柱状電極３０５との間，及び
インダクタ素子と外部端子２０１との間で電磁気的な結合が生じ（もしくは寄生インダクタ，寄生キャパシタが発生し），インダクタ素子の特性，例えばインダクタンス値ＬやＱ値（Quality Factor）が変動する，もしくはインピーダンスが変動することが想定される。その結果，電圧制御発振回路の発振周波数が変動してしまう，もしくはＲＦ回路の特性（例えば，アンテナ部の出力特性）が変動してしまうことが想定される
　
（１ｃ）「
以下，本発明の実施例を図面を参照して詳細に説明する。なお，説明を容易にするため，同様の構成には同様の符号を付与する。また，重複した構成の説明は省略する
【実施例１】
図５
は本発明の実施例１の半導体装置を示す平面図
本発明の半導体装置は，半導体基板１０１を有している。
半導体基板１０１には，主に高周波回路が形成される領域１０７（以下，高周波回路領域１０７と称す）と，主に低周波回路が形成される領域５０１（以下，低周波回路領域５０１と称す）とが存在する
高周波回路領域１０７は，半導体基板１０１の中央領域であり，低周波回路領域５０１は，中央領域を囲む半導体基板１０１の周辺領域である。高周波回路領域１０７には高周波回路が配置され，低周波回路領域５０１には低周波回路が配置されている
高周波回路は，比較的高い周波数の信号を処理する回路もしくは比較的高い周波数の信号を発生させる回路であり，高周波回路の一例としては，先に説明したような電圧制御発振回路（ＶＣＯ：Voltage Controlled Oscillator）や，無線信号の処理を行うＲＦ回路等がある。低周波回路は，比較的低い周波数の信号を処理する回路もしくは比較的低い周波数の信号を発生させる回路である。
本明細書において高周波とは，低周波に対して相対的に高い周波数であることを指し，低周波とは高周波に対して相対的に低い周波数であることを指す。本明細書における高周波とは，先に説明したインダクタ素子を例に挙げると，電磁結合によって，もしくは寄生素子（寄生インダクタもしくは寄生キャパシタ）が生じることによってその特性が大きく変化してしまうような範囲の周波数を意味する。一方，本明細書における低周波とは，先に説明したインダクタ素子を例に挙げると，電磁結合が生じたとしても，もしくは寄生素子が生じたとしてもその特性がそれほど大きくは変化しないような範囲の周波数を意味する。具体的に高周波とは，３００ＭＨｚ以上の帯域もしくは無線周波数を想定しているが，上述の趣旨により，この数字等には特に限定されるものではない。一方，具体的に低周波とは，上記の高周波の帯域よりも低い帯域もしくはオーディオ周波数を想定しているが，上述の趣旨により，この数字等には特に限定されるものではない。
低周波回路領域５０１の半導体基板１０１の表面には，低周波数の信号を処理する電子回路もしくは低周波数で動作する電子回路が接続された複数の電極パッド１０３ａが形成されている。この電極パッド１０３ａは，アルミニウムを含む材料もしくは金を含む材料で構成されており，低周波回路領域５０１の半導体基板１０１の周辺領域に配置されている。
電極パッド１０３ａの表面の一部及び後述する電極パッド１０３ｂの表面の一部を除く半導体基板１０１上には，酸化シリコン等からなる絶縁層３０１が形成されている。絶縁層３０１上にはポリイミド等からなる保護膜３０３が形成されている。この構造により，電極パッド１０３ａの一部及び電極パッド１０３ｂの一部が絶縁層３０１及び保護膜３０３によって規定された開口部によって露出されている。
電極パッド１０３ａには絶縁層３０１の開口部を介して例えば銅で構成された配線層１０５ａの一端が接続されている。配線層１０５ａは電極パッド１０３ａから柱状電極３０５の下部に至るまで保護膜３０３上に延在している。配線層１０５ａの他端は柱状電極３０５及び外部端子２０１の下部に配置されるパット部１１１ａである。このパッド部１１１ａは，電極パッド１０３ａよりも半導体基板１０１の中央領域に近い位置に配置されている。すなわち，このパッド部１１１ａは，低周波回路領域５０１の上方に配置されている。この配線層１０５ａは，先に説明した再配線であり，以下，再配線１０５ａと称す。
再配線１０５ａのパッド部１１１ａ上には例えば銅で構成された柱状電極３０５が形成されている。この柱状電極３０５はポストとも称される。高周波回路領域１０７の半導体基板１０１の表面上には，高周波数の信号を処理する電子回路もしくは高周波数で動作する電子回路が接続された複数の電極パッド１０３bが形成されている。この電極パッド１０３ｂは，アルミニウムを含む材料もしくは金を含む材料で構成されており，高周波回路領域１０７の周辺領域に配置されている。
電極パッド１０３bの表面の一部は，絶縁層３０１及び保護膜３０３によって規定された開口部によって露出されている。
電極パッド１０３bには絶縁層３０１の開口部を介して配線層１０５bの一端が接続されている。配線層１０５bは電極パッド１０３bから柱状電極３０５の下部に至るまで保護膜３０３上に延在している。配線層１０５bの他端は柱状電極３０５及び外部端子２０１の下部に配置されるパット部１１１bである。このパッド部１１１bは，電極パッド１０３bよりも半導体基板１０１のエッジに近い位置に配置されている。すなわち，このパッド部１１１bは，低周波回路領域５０１の上方に配置されている。この配線層１０５bは，先に説明した再配線であり，以下，再配線１０５bと称す
再配線１０５bのパッド部１１１b上には柱状電極３０５が形成されている
柱状電極３０５上部表面上には，例えば半田からなる外部端子２０１が形成されている
柱状電極３０５の上部表面を除く半導体基板１０１上には，エポキシ系樹脂からなる封止樹脂２０３が形成されている。
本実施例１では，低周波回路に関する外部端子２０１は，この低周波回路領域５０１の上方に配置されている。つまり低周波回路に関しては，電極パッド１０３ａと外部端子２０１との間を結ぶ再配線１０５ａは，いわゆるFun-In構造になっている。
一方，高周波回路に関する外部端子２０１は，高周波回路領域１０７の外側に配置された低周波回路領域５０１の上方に配置されている。つまり高周波回路に関しては，電極パッド１０３ｂと外部端子２０１との間を結ぶ再配線１０５ｂは，いわゆるFun-Out構造になっている。
本実施例１では，高周波回路が半導体基板１０１の中央領域に配置され，低周波回路がこの中央領域を囲む周辺領域に配置されている。さらに，高周波回路に関する外部端子２０１が，この高周波回路領域１０７の外側に配置されている。また，高周波回路に関する再配線１０５ｂは，高周波回路に関する外部端子２０１が高周波回路領域１０７の外側に位置するように形成されている。（高周波回路に関する再配線１０５ｂが，Fun-Out構造になっている。）つまり，本実施の形態では，高周波回路領域１０７に形成された高周波回路真上（上方）には，再配線１０５ｂ，柱状電極３０５及び外部端子２０１が配置されないので，高周波回路と再配線１０５ｂ，柱状電極３０５及び外部端子２０１との距離は従来よりも長い。よって，高周波回路と再配線１０５ｂ等との間に生じる電磁結合，もしくは寄生素子に起因する高周波回路の特性変動を抑制することができる。
本明細書において，高周波回路真上（上方）に外部端子２０１が配置されないとは，平面的に見て外部端子２０１が高周波回路と重ならないということを意味する。言い換えると，半導体装置の上部から見て，外部端子２０１が高周波回路と重ならないということである。
同様にして，高周波回路真上（上方）に再配線１０５が配置されないとは，平面的に見て再配線１０５が高周波回路と重ならないということを意味する。言い換えると，半導体装置の上部から見て，高周波回路がインダクタ素子１１０１と重ならないということである。
さらに同様にして，高周波回路真上（上方）に柱状電極３０５が配置されないとは，平面的に見て柱状電極３０５が高周波回路と重ならないということを意味する。言い換えると，半導体装置の上部から見て，柱状電極３０５が高周波回路と重ならないということである。
なお，本実施例１では，低周波回路に関する再配線１０５ａがFun-In構造として説明されているが，再配線１０５ａはFun-Out構造であっても良い。すなわち，本実施の形態では，高周波回路領域１０７に形成された高周波回路真上（上方）に，再配線１０５，柱状電極３０５及び外部端子２０１が配置されない構造であれば良い。」（【００１６】−【００３０】）
　
（１ｄ）「【実施例３】
次に本発明の半導体装置の実施例３について図面を参照して以下に説明する。図１１及び図１２は本発明の実施例３の半導体装置を示す平面図である。図１１は，封止樹脂によって封止される前の状態を示す平面図であり，図１２は封止樹脂によって封止された後の状態を示す平面図である。図１３は図１１及び図１２の１３−１３についての概略断面図である。
実施例３と実施例２との大きな差異は，高周波回路領域１０７ａと高周波回路領域１０７ｂとの間，即ち外部端子配置領域８０１上方にスパイラルインダクタ１１０１が形成されている点である。上述したように，本明細書において，インダクタ素子も高周波回路を構成する素子の一部であるとして説明されている。従って，本実施の形態においては，外部端子配置領域８０１は実質的に高周波回路が配置される高周波領域として定義される。
このスパイラルインダクタ１１０１は，高周波回路領域１０７ａの電極パッド１０３ｂと高周波回路領域１０７ｂの電極パッド１０３ｂとの間に電気的に接続されている。また，
スパイラルインダクタ１１０１は，再配線１０５ａ，１０５ｂと同一の材料で構成され，外部端子配置領域８０１上の保護膜３０３上に，再配線１０５ａ，１０５ｂと実質的に同時に形成される。その他の構成に関しては，実質的に第２の実施の形態と同様であるので，詳細な説明は省略する
本実施例３によれば，インダクタ素子として機能するスパイラルインダクタ１１０１は，半導体基板１０１表面に形成されず，半導体基板１０１表面を覆う保護膜３０３上に形成される。より詳細には，従来の構成においてインダクタ素子との間で電磁結合が生じる可能性のある再配線自身を利用してインダクタ素子（スパイラルインダクタ１１０１）が構成される。従って，本実施の形態によれば，実施例２の効果に加えて，電磁結合，寄生素子を生じさせる要因の１つである対象（再配線）とインダクタ素子との間の距離を考慮する必要がないという効果がある
　
（１ｅ）「【
実施例４
次に
本発明の半導体装置の実施例４について図面を参照して以下に説明
まず，本実施例４の構造を採用する理由を以下に説明する。
インダクタ素子１１０１
半導体基板１０１表面に配置
インダクタ素子１１０１と電極パッド１０３との間は，所定の長さを有する配線（この配線は再配線ではない。）で接続される
図１４乃至図１６は本発明の実施例４の半導体装置を示す平面透視図である。
図１４乃至図１６において，電極パッド１０３及び再配線１０５の図示は省略されている
外部端子２０１は，封止樹脂２０３よりも上層に位置するため点線で示されている
インダクタ素子１１０１は，半導体基板１０１の表面上，即ち再配線１０５よりも下層に形成されている
図１４に示された半導体装置は，
半導体装置の周辺領域に配置された複数の外部端子２０１
これら複数の外部端子２０１は２列状にかつ間隔Ａで実質的に規則的に配置されている
インダクタ素子１１０１が形成されている領域の真上（上方）には，本来配置されるべき１つの外部端子２０１が配置されていない
本実施例４では，例えば，ノンコネクト端子に相当する外部端子が配置されるべき位置に，インダクタ素子１１０１が配置される。このような構造は，図１４乃至図１６において共通している。なお図示していないが，
インダクタ素子１１０１が形成されている領域の真上（上方）には，再配線１０５及び柱状電極３０５も配置されていない
図１５に示された半導体装置は，半導体装置の周辺領域に配置された複数の外部端子２０１を有している。さらに，これら複数の外部端子２０１は２列状にかつ間隔Ａで実質的に規則的に配置されている。但し，インダクタ素子１１０１が形成されている領域の真上（上方）及びその近傍には，本来配置されるべき４つの外部端子２０１が配置されていない。なお図示していないが，インダクタ素子１１０１が形成されている領域の真上（上方）及びその近傍には，再配線１０５及び柱状電極３０５も配置されていない。
図１６に示された半導体装置は，半導体装置の周辺領域に配置された複数の外部端子２０１を有している。さらに，これら複数の外部端子２０１は３列状にかつ間隔Ａで実質的に規則的に配置されている。但し，インダクタ素子１１０１が形成されている領域の真上（上方）及びその近傍には，本来配置される４つの外部端子２０１が配置されていない。なお図示していないが，インダクタ素子１１０１が形成されている領域の真上（上方）及びその近傍には，再配線１０５及び柱状電極３０５も配置されていない。
本実施の形態において，
インダクタ素子１１０１真上（上方）に外部端子２０１が配置されないとは，平面的に見て外部端子２０１がインダクタ素子１１０１と重ならないということを意味する。言い換えると，半導体装置の上部から見て，外部端子２０１がインダクタ素子１１０１と重ならないということである
同様にして，インダクタ素子１１０１真上（上方）に再配線１０５が配置されないとは，平面的に見て再配線１０５がインダクタ素子１１０１と重ならないということを意味する。言い換えると，半導体装置の上部から見て，再配線１０５がインダクタ素子１１０１と重ならないということである。さらに同様にして，インダクタ素子１１０１真上（上方）に柱状電極３０５が配置されないとは，平面的に見て柱状電極３０５がインダクタ素子１１０１と重ならないということを意味する。言い換えると，半導体装置の上部から見て，柱状電極３０５がインダクタ素子１１０１と重ならないということである。
本実施例４によれば，インダクタ素子１１０１の真上（上方）に，再配線１０５，柱状電極３０５及び外部端子２０１を配置しないような構成を採用したので，インダクタ素子１１０１と再配線１０５，柱状電極３０５及び外部端子２０１との距離は従来よりも長い。
よって，インダクタ素子と再配線１０５等との間に生じる電磁結合，もしくは寄生素子に起因する高周波回路の特性変動を抑制することができる
さらに本実施例４によれば，例えばＱＦＰを前提として設計された電極パッドの位置及び回路レイアウトを変更することなく，ＷＣＳＰを提供することができる。従って，本実施の形態では，異なるパッケージの形態（例えばＱＦＰ及びＷＣＳＰ）に適合した半導体装置を容易に提供することが可能である。」（【００４８】−【００５７】）
　
（１ｆ）図１４〜図１６は，引用例１に記載された発明の実施例４の半導体装置を示す平面透視図であって，引用例１の上記摘記（１ｅ）の記載を参酌すれば，同図から，
　半導体装置の中央領域を囲む周辺領域に，外部端子２０１，及び，インダクタ素子１１０１が配置されていることを読み取ることができる。
　
　引用発明
　引用例１の上記摘記（１ｅ）−（１ｆ）の記載を総合勘案すれば，引用例１には，引用例１に記載された発明の【実施例４】として，次の発明（以下「引用発明」という。）が記載されているものと認められる。
「半導体基板１０１と，
　前記半導体基板１０１表面に配置されたインダクタ素子１１０１と，
　前記インダクタ素子１１０１と電極パッド１０３との間を接続する，所定の長さを有する配線（この配線は再配線ではない。）と，
　再配線１０５と，
　半導体装置の周辺領域に配置された複数の外部端子２０１と，
　を備えた半導体装置であって，
　前記インダクタ素子１１０１は，半導体基板１０１の表面上，即ち前記再配線１０５よりも下層に形成されたものであり，
　前記インダクタ素子１１０１が形成されている領域の真上（上方）には，本来配置されるべき１つの外部端子２０１，再配線１０５及び柱状電極３０５が配置されていないものであり，
　ここで，インダクタ素子１１０１真上（上方）に外部端子２０１が配置されないとは，平面的に見て外部端子２０１がインダクタ素子１１０１と重ならないということを意味し，言い換えると，半導体装置の上部から見て，外部端子２０１がインダクタ素子１１０１と重ならないということであり，
　前記インダクタ素子１１０１は，前記半導体装置の周辺領域に配置されている，
　インダクタ素子と再配線１０５等との間に生じる電磁結合，もしくは寄生素子に起因する高周波回路の特性変動を抑制することができる半導体装置。」
　
４　対比
（１）引用発明の「半導体基板１０１」，「インダクタ素子１１０１」は，それぞれ，本願発明１の「半導体基板」，「インダクタ」に相当する。
　すなわち，本願発明１と引用発明は，「半導体基板上に設けられ，インダクタ」を有する点で一致する。
　
（２）引用例１の上記摘記（１ｃ）の「電極パッド１０３bには絶縁層３０１の開口部を介して配線層１０５bの一端が接続されている。配線層１０５bは電極パッド１０３bから柱状電極３０５の下部に至るまで保護膜３０３上に延在している。配線層１０５bの他端は柱状電極３０５及び外部端子２０１の下部に配置されるパット部１１１bである。このパッド部１１１bは，電極パッド１０３bよりも半導体基板１０１のエッジに近い位置に配置されている。すなわち，このパッド部１１１bは，低周波回路領域５０１の上方に配置されている。この配線層１０５bは，先に説明した再配線であり，以下，再配線１０５bと称す。再配線１０５bのパッド部１１１b上には柱状電極３０５が形成されている。柱状電極３０５上部表面上には，例えば半田からなる外部端子２０１が形成されている。」との記載から，引用例１の【実施例１】において，「外部端子２０１」の下部には，再配線である「配線層１０５b」上に設けられた「パッド部１１１b」が配置されており，前記「パッド部１１１b」は，「低周波回路領域５０１」の上方に配置されていることが認められる。
　一方，引用例１の上記摘記（１ｃ）には「以下，本発明の実施例を図面を参照して詳細に説明する。なお，説明を容易にするため，同様の構成には同様の符号を付与する。また，重複した構成の説明は省略する。」と記載されている。
　そうすると，引用例１の上記摘記（１ｅ）に記載された【実施例４】の説明において，【実施例１】と重複した構成の説明は省略されているものと解されるから，引用発明の「複数の外部端子２０１」の下部には，再配線である「配線層１０５b」上に設けられた「パッド部１１１b」が配置されており，前記「パッド部１１１b」は，「低周波回路領域５０１」の上方に配置されているものと理解することができる。
　ところで，前記「パッド部１１１b」が導電性であることは自明である。してみれば，前記「パッド部１１１b」は，本願発明１の「導電性の第１パッド」に相当するものと認められ，前記「パッド部１１１b」は，本願発明１の「回路形成領域」に相当する「低周波回路領域５０１」の上方に配置されているものと認められる。
　すなわち，本願発明１と引用発明は，「配線層上に設けられた導電性の第１パッド」を備え，「前記第１パッドの直下には，回路形成領域が設けられている」点で一致する。
　
（３）本願明細書の【００１１】には「半導体装置１は，半導体チップ１０を備えている。半導体チップ１０は，半導体基板１２，配線層１４，インダクタ１６，および導電性のパッド１８（第１パッド）を有している。」と記載されている。
　してみれば，引用発明の，半導体基板１０１と，再配線１０５と，インダクタ素子１１０１と，パッド部１１１bを有している構造体は，本願発明１の「半導体チップ」に相当する。
　すなわち，本願発明１と引用発明は「半導体チップを備え」ている点で一致する。
　
（４）そうすると，本願発明１と引用発明の一致点と相違点は，次のとおりといえる。
　
＜一致点＞
「半導体基板と，
　前記半導体基板上に設けられ，インダクタと，配線層と，
　前記配線層上に設けられた導電性の第１パッドと，を有する半導体チップを備え，
　前記第１パッドの直下には，回路形成領域が設けられているとともに，前記第１パッドは，平面視で，前記インダクタと重ならない領域に設けられている半導体装置。」
　
＜相違点＞　 
・相違点１：本願発明１では「配線層」が「インダクタを含む」こと，すなわち，「インダクタ」が「前記配線層中の配線により構成されている」のに対して，引用発明では，このような特定がされていない点。
　
５　相違点についての判断
（１）相違点１について
ア　引用発明の「インダクタ素子１１０１」は，半導体基板１０１の表面上，即ち再配線１０５よりも下層に形成したものである。
　一方，引用例１の上記摘記（１ｄ）には「スパイラルインダクタ１１０１は，再配線１０５ａ，１０５ｂと同一の材料で構成され，外部端子配置領域８０１上の保護膜３０３上に，再配線１０５ａ，１０５ｂと実質的に同時に形成される。その他の構成に関しては，実質的に第２の実施の形態と同様であるので，詳細な説明は省略する。」，及び，「本実施例３によれば，インダクタ素子として機能するスパイラルインダクタ１１０１は，半導体基板１０１表面に形成されず，半導体基板１０１表面を覆う保護膜３０３上に形成される。より詳細には，従来の構成においてインダクタ素子との間で電磁結合が生じる可能性のある再配線自身を利用してインダクタ素子（スパイラルインダクタ１１０１）が構成される。」として，インダクタ素子を，半導体基板表面を覆う保護膜上に形成される再配線自身を利用して，再配線と同一の材料で，再配線と実質的に同時に形成した構成が記載されている。
　してみれば，引用発明において，インダクタ素子の構成として，引用例１の上記摘記（１ｄ）に記載された構成を採用することは適宜なし得たことである。
　
イ　すなわち，引用例１の上記摘記（１ａ）に記載された特許請求の範囲の「・・・であって，前記インダクタ素子の上方及び前記配線の上方を除き所定の間隔で実質的に規則的に配列された前記複数の外部端子とを備えたことを特徴とする半導体装置。」との記載に照らして，引用例１に記載された発明の要旨は，インダクタ素子の上方を除いて外部端子を設けることにあると解され，インダクタ素子自体の構成と一体不可分であるとは認められないから，引用発明において，半導体基板１０１の表面上，即ち再配線よりも下層に形成したインダクタ素子に替えて，引用例１の上記摘記（１ｄ）に示された，再配線自身を利用して，再配線と同一の材料で，再配線と実質的に同時に形成したインダクタ素子を用いることに格別の困難は認められない。
　
ウ　また，引用例１の上記摘記（１ｄ）の「本実施例３によれば，インダクタ素子として機能するスパイラルインダクタ１１０１は，半導体基板１０１表面に形成されず，半導体基板１０１表面を覆う保護膜３０３上に形成される。より詳細には，従来の構成においてインダクタ素子との間で電磁結合が生じる可能性のある再配線自身を利用してインダクタ素子（スパイラルインダクタ１１０１）が構成される。従って，本実施の形態によれば，実施例２の効果に加えて，電磁結合，寄生素子を生じさせる要因の１つである対象（再配線）とインダクタ素子との間の距離を考慮する必要がないという効果がある。」との記載に照らして，再配線自身を利用して，再配線と同一の材料で，再配線と実質的に同時に形成したインダクタ素子を用いることで，電磁結合，寄生素子を生じさせる要因の１つである対象（再配線）とインダクタ素子との間の距離を考慮する必要がないという効果が期待できることが理解できる。
　一方，引用発明は，インダクタ素子１１０１が形成されている領域の真上（上方）に，再配線１０５を配置しないように配慮することにより，インダクタ素子と再配線１０５との間に生じる電磁結合，もしくは寄生素子に起因する高周波回路の特性変動を抑制することを図るものである。
　そうすると，引用発明において，再配線自身を利用して，再配線と同一の材料で，再配線と実質的に同時に形成したインダクタ素子を用いることで，電磁結合，寄生素子を生じさせる要因の１つである対象（再配線）とインダクタ素子との間の距離を考慮する必要がなくなるという効果を生じることが直ちに理解できるから，引用発明のインダクタの構成として，再配線自身を利用して，再配線と同一の材料で，再配線と実質的に同時に形成したインダクタ素子を用いることは，当業者が容易に想到し得たことである。
　
エ　してみれば，引用発明において，上記相違点１について本願発明１の構成を採用することは当業者にとって容易である。また，このような構成を採用したことによる効果も当業者が予測する範囲内のものである。
　
６　むすび 
　以上のとおり，本願発明１は，引用例１に記載された発明に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
　したがって，本願の他の請求項に係る発明については検討するまでもなく，本願は拒絶をすべきものである。
　
　よって，結論のとおり審決する。