【事件の表示】
　特願２０１０−２７７８２２「半導体用電解銅メッキ浴及び電解銅メッキ方法」拒絶査定不服審判事件について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
  本願は、平成２２年１２月１４日（特許法第４３条の２第１項に規定するパリ条約の例による優先権主張２０１０年１１月１８日、（ＴＷ）台湾）の出願であって、平成２３年５月１１日付けでなされた拒絶理由通知に対し、同年５月３１日に意見書が提出されると共に手続補正がなされ、同年６月１０日付けで最後の拒絶理由通知がなされ、同年６月２８日に意見書が提出されると共に手続補正がなされたが、同年８月１６日付けで拒絶査定がなされた。これに対し、同年９月２９日に審判請求がなされると共に、同時に手続補正がなされ、特許法第１６２条の規定による前置審査に付され、同年１０月２５日に審査官より前置報告がなされたものである。なお、本件は、同年１０月６日に早期審理に関する事情説明書が提出され、当審において早期審理に付されたものである。
　
第２　平成２３年９月２９日になされた手続補正についての補正却下の決定
　
［補正却下の決定の結論］
　平成２３年９月２９日になされた手続補正を却下する。
　
［理　由］
１　平成２３年９月２９日になされた手続補正（以下、「本件補正」という。）の内容
　本件補正は、特許請求の範囲の記載について、平成２３年６月２８日になされた手続補正による下記（１）を下記（２）に補正するものである。
　
（１）本件補正前の平成２３年６月２８日になされた手続補正による特許請求の範囲
　（請求項１及び２に記載された化学構造式の表記は、下記（２）の本件補正によるものと同様であるので省略する。）
　「　【請求項１】
下記一般式（２）で表わされる化合物を含有してなることを特徴とする半導体のシリコン貫通電極用電解銅メッキ浴。
　　【化１】　（略）
　（式中、Ｒ１ 及びＲ２は、　メチル基を示す。　Ｍ
は、リチウム、ナトリウム及びカリウムから選ばれる原子又はアンモニウムもしくは１価の有機アンモニウム基を示す。）
　【請求項２】
銅メッキ抑制剤である、下記一般式（１−１）ので表わされ、数分子量２０００から１００００であるエチレンオキサイドとプロピレンオキサイドのブロック重合体化合物、あるいは、銅メッキ抑制剤である、下記一般式（１−２）で表わされ、数平均分子量２０００から１００００であるエチレンオキサイド単独重合体化合物、又は一般式（１−１）と一般式（１−２）で表わされる各重合体化合物の混合物と、並びに　上記
　一般式（２）で表わされる銅メッキ促進剤とを含有してなる請求項１の半導体のシリコン貫通電極用電解銅メッキ浴。
　　　　　（略）
（一般式（１−１）において、Ｒ
及びＲ’は、エチレン基又はプロピレン基を表し、Ｒがエチレン基の場合は、Ｒ’はプロピレン基であり、Ｒがプロピレン基の場合は、Ｒ’はエチレン基であり、ａ、ｂ 及びｃは、数平均分子量が２０００ 〜１００００となり、且つエチレンオキサイドの含有量が１７〜３５質量％となる数を表す。また、上記一般式（１−２）において、ｄは、数平均分子量が２０００〜１００００となる数を表わす。
　【請求項３】
更に、硫酸銅、硫酸及び塩化物イオンを含有する水溶液である、請求項１又は請求項２のいずれかに記載の半導体のシリコン貫通電極用電解銅メッキ浴。
　【請求項４】
請求項１から請求項３のいずれかに記載の電解銅メッキ浴を用いることを特徴とする半導体のシリコン貫通電極用電解銅メッキ方法。」
　
（２）本件補正による特許請求の範囲
　（下線は、補正箇所を示すために当審で付したものである。）
　「　【請求項１】
下記一般式（２）で表わされる化合物を含有してなることを特徴とする半導体のシリコン貫通電極用電解銅メッキ浴。
　　【化１】
　
（式(２)中、Ｒ１及びＲ２は、メチル基を示す。Ｍ
は、カリウム
　【請求項２】
銅メッキ抑制剤である、下記一般式（１−１
）で
請求項１の
　
（一般式（１−１）において、Ｒ及びＲ’は、エチレン基又はプロピレン基を表し、Ｒがエチレン基の場合は、Ｒ’はプロピレン基であり、Ｒがプロピレン基の場合は、Ｒ’はエチレン基であり、ａ、ｂ
及びｃ は、数平均分子量が２０００ 〜１００００となり、且つエチレンオキサイドの含有量が１７〜３５質量％となる数を表す。また、上記一般式（１−２）において、ｄは、数平均分子量が２０００〜１００００となる数を表わす。
）
【請求項３】
更に、硫酸銅、硫酸及び塩化物イオンを含有する水溶液である、請求項１又は請求項２のいずれかに記載の半導体のシリコン貫通電極用電解銅メッキ浴。
　【請求項４】
請求項１から請求項３のいずれかに記載の電解銅メッキ浴を用いることを特徴とする半導体のシリコン貫通電極用電解銅メッキ方法。」
　
２　本件補正の適否について
（１）本件補正の内容は、次の補正事項からなる。
　ア　本件補正前の請求項１に記載された「一般式（２）」の「Ｍ」について、「Ｍは、リチウム、ナトリウム及びカリウムから選ばれる原子又はアンモニウムもしくは１価の有機アンモニウム基を示す。」を、「Ｍ
は、カリウム
　
　イ　本件補正前の請求項２に記載された「下記一般式（１−１）ので表わされ」を、「下記一般式（１−１
）で
）
　
　ウ　本件補正前の請求項２に記載された「上記　一般式（２）で表わされる」を、「
請求項１の
　
（２）上記（１）アの補正事項は、特許請求の範囲を限定的に減縮するものであり、上記（１）イの補正事項は、誤記を訂正するものであり、上記（１）ウの補正事項は、平成２３年６月１０日付けの拒絶の理由について、明りょうでない記載を釈明するものである。
　したがって、本件補正は、特許法第１７条の２第５項第２号ないし第４号に規定する特許請求の範囲の減縮、誤記の訂正、及び明りょうでない釈明を目的とするものに該当する。
　
３　独立特許要件について
　次に、本件補正による上記請求項１に記載された発明（以下「本願補正発明」という。）が、特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第６項において準用する同法第１２６条第５項の規程に適合するか）否かについて、以下に検討する。
　
（１）引用刊行物及びその記載事項
　原査定の拒絶理由で引用された、本願の優先日前に国内又は外国において頒布された刊行物１（特開２００７−３３２４４７号公報）、刊行物２（特開２００７−１６２６５号公報）、刊行物３（国際公開第２００９／０１８５８１号）には、以下の記載がある。なお、刊行物１〜３を、以下それぞれ「引用例１」〜「引用例３」という。
　
　ア　引用例１（特開２００７−３３２４４７号公報）
 　（１ａ）「【技術分野】
【０００１】
　本発明は、エチレンオキサイドとプロピレンオキサイドのブロック重合体化合物からなる特定の銅メッキ抑制剤と、特定の化合物からなる銅メッキ促進剤を必須の有効成分として含有する電解銅メッキ浴、及びこの電解銅メッキ浴を用いた電解銅メッキ方法に関するものである。
【背景技術】
【０００２】
　従来、高集積化電子回路の製造におけるダマシン法など、溝や穴に電解銅メッキによって銅を埋め込む処理が行われているが、その際、溝や穴の底部の銅メッキを側面（壁面）の銅メッキよりも優位に成長させないと、溝や穴の内部にボイドを生じ、良好な銅メッキを行うことができない。これを解決する手段として、溝や穴の底部のメッキ成長を促進するメッキ促進剤、溝や穴の側面のメッキ成長を阻害するメッキ抑制剤を電解銅メッキ浴に添加して埋め込み特性の良好な電解銅メッキを得ることが知られている。」
　
　（１ｂ）「【０００９】
　従って、本発明の目的は、微細な構造であっても溝や穴に電解銅メッキによって銅を良好に埋め込むことができる銅メッキ促進剤と銅メッキ抑制剤を必須の有効成分として含有する電解銅メッキ浴、及び該電解銅メッキ浴を用いた電解銅メッキ方法を提供することにある。
【課題を解決するための手段】
【００１０】
　本発明者らは、上記課題に鑑み、鋭意研究の結果、本発明を完成するに至った。
　即ち、本発明は、下記一般式（１）で表わされ、数平均分子量が２０００〜５０００であり、エチレンオキサイド基の含有量が１７〜３５質量％であるエチレンオキサイドとプロピレンオキサイドのブロック重合体化合物からなる銅メッキ抑制剤を０．００１〜１質量％；及び下記一般式（２）で表わされる銅メッキ促進剤を０．１〜１００質量ｐｐｍを含有してなることを特徴とする電解銅メッキ浴に係る：
【化３】
　  
　
（式中、Ｒ及びＲ’は、エチレン基又はプロピレン基を表し、Ｒがエチレン基の場合は、Ｒ’はプロピレン基であり、Ｒがプロピレン基の場合は、Ｒ’はエチレン基であり、ａ、ｂ及びｃは、数平均分子量が２０００〜５０００となり、且つエチレンオキサイドの含有量が１７〜３５質量％となる数を表す。）
【化４】
　
　
（式中、Ｒ１及びＲ２は、水素原子またはメチル基を表し、Ｍは、リチウム、ナトリウム及びカリウムから選ばれる原子を表す。）
【００１１】
　また、本発明は、上記電解銅メッキ浴を用いることを特徴とする電解銅メッキ方法に係る。
【発明の効果】
【００１２】
　本発明の効果は、電解銅メッキにおいて、側面や上面に対しては選択的に充分なメッキ抑制効果を有し、底面に対しては選択的に促進効果を有する、微細な構造であっても溝や穴に電解銅メッキによってボイドを生じさせることなく銅を良好に埋め込むことができる電解銅メッキ浴、及び該電解銅メッキ浴を用いた電解銅メッキ方法を提供したことにある。」
　
　（１ｃ）「【００２０】
　次に、本発明の電解銅メッキ浴に用いられる銅メッキ促進剤（光沢剤）は、下記一般式（２）で表される化合物である：
【化６】
　
　
【００２１】
　上記一般式（２）において、Ｒ１及びＲ２は、水素原子またはメチル基を表し、Ｍは、リチウム、ナトリウム及びカリウムから選ばれる原子を表す。
【００２２】
　ここで、上記一般式（２）で表される銅メッキ促進剤として、具体的には下記の化合物Ｎｏ．１〜Ｎｏ．６が挙げられる：
【化７】
　
　
式中、Ｍｅはメチル基を表わす。」
　
　（１ｄ）「【実施例】
【００３２】
　以下、実施例によって本発明を更に説明するが、本発明はこれらに限定されるものではないことを理解されたい。
　実施例１、２及び比較例１〜６
　硫酸銅・５水和物；１００ｇ／リットル、硫酸；１６０ｇ／リットル、塩酸；塩素換算で１００質量ｐｐｍ、上記一般式（２）で示される化合物Ｎｏ．６；０．５質量ｐｐｍ、表１に記載の銅メッキ抑制剤；１００質量ｐｐｍを配合した水溶液を電解銅メッキ浴とした。
　次に、径３０μｍ、アスペクト１．０のビアを作成したプリント基板に対して、陰極電流密度２Ａ／ｄｍ２、浴温２５℃、メッキ時間３０分間の条件で電解銅メッキを行った。得られたプリント基板について、ビア部の断面を走査型電子顕微鏡で観察し、ビアの埋込率を評価した。埋込率は、ビアの無い部分の銅メッキ表面を水準とした、ビア部分の底部からの銅メッキ部分表面の埋込率である。また、メッキ表面状態について、無光沢部分の有無、表面荒れを目視で評価した。無光沢のものを「光沢なし」、無光沢部分のあるものを「くもり」、表面荒れのあるものを「荒れ」と記載した。結果を表１に示す。
【００３３】
【表１】
　
　
【００３４】
　本発明の電解銅メッキ浴である実施例１、２は、埋込率が大きく表面状態も良好である。これに対して、銅メッキ抑制剤のエチレンオキサイド含有量が少ない（１０質量％）比較例１、４、６は埋込率が極端に小さく、銅メッキ表面に荒れが観察された。また、銅メッキ抑制剤のエチレンオキサイド含有量が多い（４０質量％または５０質量％）比較例２、３、５は、埋込率が劣ることが確認された。」
　
　（１ｅ）「【産業上の利用可能性】
【００３９】
　本発明によれば、より繊細な構造であっても溝や穴に、銅を良好に埋め込むことができる電解銅メッキ浴を提供できるので、高集積化電子回路の製造におけるダマシン法など、溝や穴に電解銅メッキによって銅を埋め込む用途に好適に使用することができる。」
　
　イ　引用例２（特開２００７−１６２６５号公報）
　（２ａ）「【０００１】
　本発明は、電解銅メッキ用添加剤この添加剤を必須の有効成分として含有する電解銅メッキ浴、及びこの銅メッキ浴を用いた電解銅メッキ方法に関するものである。
【背景技術】
【０００２】
　従来、高集積化電子回路の製造におけるダマシン法など、溝や穴に電解銅メッキによって銅を埋め込む処理が行われているが、その際、溝や穴の底部における銅メッキの成長より壁面における銅メッキの成長が早くなると、溝や穴の内部にボイドを生じ、良好な銅メッキを行うことができなかった。」
　
　（２ｂ）「【課題を解決するための手段】
【０００８】
　本発明者らは、上記課題に鑑み鋭意研究の結果、本発明を完成するに至った。即ち、本発明は、以下の一般式（１）で表される化合物からなる電解銅メッキ用添加剤である：
【化２】
　
　
（式中、Ｒ１〜Ｒ４は、水素原子、炭素数１〜６のアルキル基または炭素数１〜３の置換基を有していてもよい炭素数５〜９のシクロアルキル基であり、Ｒ１〜Ｒ４の全てが同時に水素原子であることは無く、Ｍは、アルカリ金属、アンモニウムまたは１価の有機アンモニウムを表す）
【０００９】
  また、本発明は、上記電解銅メッキ用添加剤を含有する水溶液であることを特徴とする電解銅メッキ浴にある。
【００１０】
  更に、本発明は、上記電解銅メッキ浴を用いることを特徴とする電解銅メッキ方法にある。
【発明の効果】
【００１１】
　本発明の効果は、建浴後のメッキ浴の経時的な劣化が殆どなく、且つより繊細な構造であっても溝や穴に電解銅メッキによってボイドを生じさせることなく銅を良好に埋め込むことを可能にする、電解銅メッキ用添加剤、該添加剤を必須の有効成分として含有する電解銅メッキ浴、及び該メッキ浴を用いた電解銅メッキ方法を提供したことにある。」
　
　（２ｃ）「【００１７】
　本発明の電解銅メッキ用添加剤として好ましい一般式（１）で表される化合物の具体例を以下に示す：
【化４】
　
　
【００１８】
  次に、本発明の電解銅メッキ浴について説明する。本発明の電解銅メッキ浴は、上記一般式（１）で表される化合物からなる本発明の電解銅メッキ用添加剤を必須の有効成分として含有する水溶液である。本発明の効果をより顕著に得る観点からその好ましい濃度は、０．１〜１００ｍｇ／リットル、より好ましくは０．５〜５０ｍｇ／リットル、更に好ましくは１〜３０ｍｇ／リットルである。
・・・
【００２２】
  更に、本発明の電解銅メッキ浴には、銅メッキ抑制剤を配合することが好ましい。銅メッキ抑制剤としては、例えば酸素含有高分子有機化合物を使用することができ、具体的には、ポリエチレングリコール、ポリプロピレングリコール、ポリオキシエチレン−ポリオキシプロピレンランダムコポリマー、ポリオキシエチレン−ポリオキシプロピレンブロックコポリマー等が挙げられる。本発明の効果を顕著に得る観点からこれら酸素含有高分子有機化合物は、好ましくは分子量５００〜１０００００、より好ましくは１０００〜１００００であることがよい。同様の観点から酸素含有高分子有機化合物の使用量は、メッキ浴中において好ましくは２０〜５０００ｍｇ／リットル、より好ましくは５０〜３０００ｍｇ／リットル用いるのがよい。」
　
　（２ｄ）「【実施例】
【００２８】
　以下、本発明を実施例によって更に説明するが、これらに限定されるものではないことを理解されたい。
　実施例１及び比較例１
　下記に記載した配合の電解銅メッキ浴について、電流密度−電位差測定を行った。結果を図１に示す。図１から電解銅メッキ用添加剤として上記化合物２を用いた電解銅メッキ浴は、類似化合物である添加剤を使用した比較例と比べて電流を通し易いことを確認した。このことは、電解銅メッキ時のメッキ促進効果が大きいことを意味する。
【００２９】
（配合）
実施例１：硫酸銅５水和物２００ｇ／リットル、硫酸５０ｇ／リットル、数　　　　　平均分子量３０００のポリエチレングリコール（ＰＥＧ３０００　　　　　）１００ｍｇ／リットル、化合物２＝１０ｍｇ／リットル、塩酸　　　　　５０ｍｇ／リットル
比較例１：硫酸銅５水和物２００ｇ／リットル、硫酸５０ｇ／リットル、数　　　　　平均分子量３０００のポリエチレングリコール（ＰＥＧ３０００　　　　　）１００ｍｇ／リットル、下記式の比較化合物１＝１０ｍｇ／リ　　　　　ットル、塩酸５０ｍｇ／リットル」
　
　（２ｅ）「【００３１】
　実施例２〜９、比較例２〜５
　表１及び２に示した割合で各電解銅メッキ浴を建浴（調製）した。次に、径３０μｍ、アスペクト比１．０のビアを作成したプリント基板に対して、表１の配合の各電解銅メッキ浴を、建浴直後、建浴後６０分、建浴後２４時間の３種類の状態で用い、陰極電流密度２Ａ／ｄｍ２、浴温３０℃、メッキ時間３０分間の条件で電解銅メッキを行った。得られたプリント基板についてビア部の断面を走査型電子顕微鏡で観察し、ボイドの有無を評価した。結果を表１及び２に示す。
【００３２】
【表１】
　
　
【００３３】
【表２】
　
　
【００３４】・・・（略）・・・
【００３５】
　表１及び表２から判るとおり、本発明の電解銅メッキ用添加剤を使用した電解銅メッキ浴で電解銅メッキした場合は、建浴後のメッキ浴の経時劣化も見られず、且つ良好に銅を埋め込むことができるものである。」
　
　（２ｆ）「【産業上の利用可能性】
【００３６】
　建浴後の経時的な劣化が殆どなく、且つより微細な構造であっても溝や穴にボイドを生じさせること無く銅を良好に埋め込むことを可能にする電解銅メッキ浴を提供するので、高集積化電子回路の製造におけるダマシン法など、溝や穴に電解銅メッキによって銅を埋め込む用途に適用される。」
　
　ウ　引用例３（国際公開第２００９／０１８５８１号）
　（パテントファミリーの特表２０１０−５３５２８９号公報の記載を訳文として援用する。）
　
（３ａ）「　[0004] A patterned semiconductor integrated circuit device substrate, for example, a device wafer or die, may comprise both small and large interconnect features. Typically, a wafer has layers of integrated circuitry, e.g., processors, programmable devices, memory devices, and the like, built in a silicon substrate. Integrated circuit (IC) devices have been manufactured to contain small diameter vias and sub-micron sized trenches that form electrical connections between layers of interconnect structure. These features have dimensions on the order of about 150 nanometers or less, such as about 90 nanometers, 65 nanometers, or even 45 nanometers. 
　[0005] Plating chemistry sufficient to copper metallize small size via and trench features has been developed and finds use in the copper damascene method. Copper damascene metallization relies on superfilling additives, i.e., a combination of additives that are referred to in the art as accelerators, levelers, and suppressors. These additives act in conjunction in a manner that can flawlessly fill copper into the interconnect features (often called superfilling or bottom up growth). See, for example, Too et al, U.S. Pat. No. 6,776,893 and Commander et al., U.S. Pub. No. 2003/0168343, the disclosures of which are hereby incorporated as if set forth in their entireties. Currently available electrolytic copper deposition systems that rely on superfilling additives can fill small size features at current densities as high as 6 A/dm2 and in as little as 20 seconds, 10 seconds, or less. 
　[0006] In another form, a wafer may be constructed to comprise one or more large diameter vias. This type of via architecture is known in the art as a through silicon via (TSV). In some devices, through silicon via allows electrical interconnection between 2 or more wafers bonded to each other in a three-dimensional wafer stack. After being formed, the 3D wafer stack may be diced into stacked dies (chips), each stacked chip having multiple tiers (layers) of integrated circuitry. Depending on where and when the vias are made, they can be characterized as Via First - Before FEOL, or Via First - After BEOL. In both cases, the vias are made before wafer/die attachment or bonding. The third category of TSV is via last, which means the via is constructed after wafer/die attachment or bonding. 
　[0007] Through silicon vias are critical components of three-dimensional integrated circuits, and they can be found in RF devices, MEMs, CMOS image sensors, Flash, DRAM, SRAM memories, analog devices, and logic devices. 
　[0008] The depth of a TSV depends on the via type (via first or via last), and the application. Via depth varies from 20 microns to 500 microns, typically between about 50 microns and about 250 microns. Via openings in TSV have an entry dimension such as a diameter on the order of between about 200nm to about 200 microns, typically between about 25 microns and about 75 microns. The typical aspect ratio for a through silicon via is from 0.3: 1 to greater than 20: 1. 
　[0009] Filling large size through silicon via in commercially practicable durations is a barrier to the commercial feasibility of devices employing TSV. Experimental data obtained to date suggests that conventional electrolytic copper deposition methods employing compositions appropriate for damascene metallization (i.e., the composition comprises the three component superfilling additives including accelerator, suppressor, and leveler) are current density limited (such as about 0.10 A/dm2 or less to get defect-free fill) and may require plating durations as long as 20 hours to completely metallize large dimension (e.g., greater than 50 micron diameter openings) through silicon via. 
　[0010] Available prior art in the field of through silicon via filling has not, to date, suggested methods and compositions capable of rapidly filling through silicon via in a commercially practicable deposition period.」
（【０００４】
　パターン化された半導体集積回路デバイス、例えば、デバイスウェーハあるいはダイは小さいそして大きい配線フィーチャーの両方を含む。典型的に、ウェーハはシリコン基板に作られた集積回路の層、例えば、プロセッサー、プログラム可能なデバイス、記憶デバイス、および同様なものを有する。集積回路（ＩＣ）デバイスは配線構造の層間を電気的な接続を形成する小さい直径のビアおよびサブミクロン寸法のトレンチを含むために製造されてきている。これらのフィーチャーは９０ｎｍ、６５ｎｍ  あるいは４５ｎｍのような約１５０ｎｍの桁あるいはそれ以下の寸法を有する。
【０００５】
　小寸法のビアおよびトレンチフィーチャーを銅金属被覆とするために十分なメッキ化学は発展してきており、銅ダマシン法に用途を見つけている。銅ダマシン金属被覆は超充填添加剤、これは促進剤、レベラーおよび抑制剤のような技術に関する添加剤の組み合わせに依存している。これらの添加剤は配線フィーチャー内に銅を割れ目なしに充填することができる方法（しばしば、“超充填”あるいは“底上げ”成長と言われる）と共同して働く。例えば、Ｔｏｏ等、ＵＳ特許番号６，７７６、８９３およびＣｏｍｍａｎｄｅｒ等  ＵＳ公開２００３／０１６８３４３を参照し、これらの開示は全体を発表されているものとしてここに組み入れられる。超充填添加剤に依存する現在利用できる電解銅堆積システムは小寸法のフィーチャーを６Ａ／ｄｍ２の高さの電流密度でそして２０秒、１０秒あるいはそれ以下の短さで充填することができる。
【０００６】
　他の形式で、ウェーハは１つあるいはそれ以上の大きい直径のビアからなるように構成される。この型のビア構築は“シリコン貫通ビア”（ＴＳＶ）として知られている、あるデバイスで、シリコン貫通ビアは３次元ウェーハスタックで互いに結合された２あるいはそれ以上のウェーハ間の電気的配線をする。形成された後、３Ｄウェーハスタックはスタックダイ（“チップ”）に切断され、各スタックチップは集積回路の多重段（“層”）を有する。これらはビアが作られる場所と時間に依存して、“ビア最初−ＦＥＯＬ前”、あるいは“ビア最初−ＢＥＯＬ後”として特徴付けられる。両方の場合において、ビアはウェーハ／ダイ取り付けあるいはボンディングの前に作られる。ＴＳＶの第３の分類はビアがウェーハ／ダイ取り付けあるいはボンディングの後に構築されることを意味する。
【０００７】
　シリコン貫通ビアズ（through silicon vias）は３次元集積回路の極限的構成要素であり、そしてこれらはＲＦデバイス、ＭＥＭｓ、ＣＭＯＳ画像センサ、Ｆｌａｓｈ、ＤＲＡＭ、ＳＲＡＭメモリー、そしてロジックデバイスに見られる。
【０００８】
　ＴＳＶの深さはビア型（ビア最初あるいはビア最終）および応用に依存する。ビアの深さは２０μｍから５００μｍ、典型的には約５０μｍから約２５０μｍの間で変わる。ＴＳＶのビアの開口は約２００ｎｍから２００μｍ、典型的には２５μmと７５μmの間の桁の直径のような入口寸法を有する。シリコン貫通ビアの典型的なアスペクト比は０．３：１から２０：１より大きい。
【０００９】
　市販で実施可能な期間で大寸法のシリコン貫通ビアを充填することはＴＳＶを採用するデバイスの市販の可能性に障壁がある。現在まで得られた実験データは、ダマシン金属被覆のために適当な組成物（これは、組成物が促進剤、抑制剤およびレベラー３つの成分の超充填添加剤からなること）を採用する従来の電解銅堆積方法が制約された電流密度（欠陥のない充填を得るために約０．１０Ａ／ｄｍ２あるいはそれより低いような）であり、そして大寸法（例えば、５０μｍの直径の開口より大きい）のシリコン貫通ビアを完全に金属被覆するために２０時間のメッキ期間を要求することを提示している。
【００１０】
　シリコン貫通ビア充填の分野で利用できる先行技術は、現在まで市販の実施可能な堆積時間で急速にシリコン貫通ビア充填できる方法および組成物を提案していない。）
　
（２）引用例１〜３に記載された発明
　上記（１）の記載事項（１ａ）〜（３ａ）を、以下、「摘記事項１ａ」〜「摘記事項３ａ」という。
　ア　引用例１について
　摘記事項１ｂによると、引用例１には、「一般式（２）で表わされる銅メッキ促進剤」（【００１０】）を含有する電解銅メッキ浴が記載されており、当該一般式（２）における官能基について、「Ｒ１及びＲ２は、水素原子またはメチル基を表し、Ｍは、リチウム、ナトリウム及びカリウムから選ばれる原子を表す」（【００１０】）とされている。
　摘記事項１ｃによると、上記の一般式（２）で表される銅メッキ促進剤（光沢剤）として、具体的な化合物Ｎｏ．１〜Ｎｏ．６が例示されている（【００２２】）。化合物Ｎｏ．１〜Ｎｏ．６のうち、化合物Ｎｏ．６は、一般式（２）において、「Ｒ１」及び「Ｒ２」として「メチル基（Ｍｅ）」を選択し、「Ｍ」として「カリウム（Ｋ）」を選択したものである。
　摘記事項１ｄによると、実施例１、２は、一般式（２）で示される化合物Ｎｏ．６を０．５質量ｐｐｍ配合した電解銅メッキ浴を用いて、径３０μｍ、アスペクト１．０のビアを作成したプリント基板に対して、電解銅メッキを行った具体例であり（【００３２】、【００３３】）、「実施例１、２は、埋込率が大きく表面状態も良好である」（【００３４】）との結果が得られている。
　以上によれば、引用例１には、一般式（２）で示される銅メッキ促進剤（光沢剤）の化合物Ｎｏ．６を配合した電解銅メッキ浴に関して、次の発明（以下「引用発明１」という。）が記載されている。
　「下記一般式（２）で表わされる化合物を含有してなる電解銅メッキ浴。
　
　
（式(２)中、Ｒ１及びＲ２は、メチル基を示す。Ｍは、カリウムを示す。）」
　
　イ　引用例２について
　摘記事項２ｂによると、引用例２には、「以下の一般式（１）で表される化合物からなる電解銅メッキ用添加剤」（【０００８】）及び「上記電解銅メッキ用添加剤を含有する水溶液である・・・電解銅メッキ浴」（【００１０】）が記載されており、当該一般式（１）における官能基は、「Ｒ１〜Ｒ４は、水素原子、炭素数１〜６のアルキル基または炭素数１〜３の置換基を有していてもよい炭素数５〜９のシクロアルキル基であり、Ｒ１〜Ｒ４の全てが同時に水素原子であることは無く、Ｍは、アルカリ金属、アンモニウムまたは１価の有機アンモニウムを表す」（【０００８】）とされている。
　摘記事項２ｃによると、上記の電解銅メッキ浴は、「一般式（１）で表される化合物からなる本発明の電解銅メッキ用添加剤を必須の有効成分として含有する水溶液である」（【００１８】）とするものである。他方、「銅メッキ抑制剤」については、「配合することが好ましい」（【００２２】）のように任意の配合成分とされている。摘記事項２ｄの「電解銅メッキ時のメッキ促進効果が大きい」（【００２８】）の記載に照らしても、当該電解銅メッキ用添加剤は、銅メッキ促進剤に相当することは明らかである。
　そして、当該一般式（１）で表される電解銅メッキ用添加剤の具体例としては、化合物１〜６が例示されている（【００１７】）。化合物１〜６のうち、化合物２は、一般式（１）において、「Ｒ１」〜「Ｒ４」のいずれも「メチル基（ＣＨ３）」を選択し、「Ｍ」として「カリウム（Ｋ）」を選択したものである。
　摘記事項２ｄ、２ｅによると、上記の電解銅メッキ浴による実施例２、３、６、７において、一般式（１）で示される「化合物２」を配合した電解銅メッキ浴を用いて、径３０μｍ、アスペクト比１．０のビアを作成したプリント基板に対して、電解銅メッキを行い（【００３１】〜【００３３】）、「良好に銅を埋め込むことができるものである」（【００３５】）との結果が得られている。
　以上によれば、引用例２には、一般式（１）で表される電解銅メッキ用添加剤の化合物２を配合した電解銅メッキ浴に関して、次の発明（以下「引用発明２」という。）が記載されている。
　「 下記一般式（１）で表される化合物からなる電解銅メッキ用添加剤を含有する電解銅メッキ浴。
（式中、Ｒ１〜Ｒ４は、メチル基を示す。Ｍは、カリウムを示す。）」
　
　ウ　引用例３について
　引用例３には、パターン化された半導体集積回路デバイスにおいて、「配線構造の層間を電気的な接続を形成する小さい直径のビアおよびサブミクロン寸法のトレンチを含むために製造されてきている」（【０００４】）ことを背景として、シリコン貫通ビア（ＴＳＶ）を銅被覆して製造する方法が記載されている。
　すなわち、摘記事項３ａによると、「小寸法のビアおよびトレンチフィーチャーを銅金属被覆とするために十分なメッキ化学は発展してきており、銅ダマシン法に用途を見つけている。銅ダマシン金属被覆は超充填添加剤、これは促進剤、レベラーおよび抑制剤のような技術に関する添加剤の組み合わせに依存している。」（【０００５】）、「他の形式で、ウェーハは１つあるいはそれ以上の大きい直径のビアからなるように構成される。この型のビア構築は“シリコン貫通ビア”（ＴＳＶ）として知られている、あるデバイスで、シリコン貫通ビアは３次元ウェーハスタックで互いに結合された２あるいはそれ以上のウェーハ間の電気的配線をする。」（【０００６】）と記載されており、銅被覆のメッキ処理を行う用途として、ダマシン法と並んでシリコン貫通ビア（ＴＳＶ）が知られている。
　また、当該シリコン貫通ビアを充填するために、ダマシン金属被覆のための促進剤等を含有する適当な組成物が用いられて、電解銅堆積方法により銅被覆したこと（【０００９】）が記載されており、この電解銅堆積方法において当該組成物が電解銅メッキ浴として使用されたものであることは明らかである。
　さらに、当該シリコン貫通ビアの寸法について、「ビアの深さは２０μｍから５００μｍ」、「ＴＳＶのビアの開口は約２００ｎｍから２００μｍ」、「シリコン貫通ビアの典型的なアスペクト比は０．３：１から２０：１より大きい」（【０００８】）との各数値が示されている。
　したがって、引用例３には、以下の発明（以下「引用発明３」という。）が記載されている。
　「銅メッキ促進剤を含有する半導体のシリコン貫通電極用電解銅メッキ浴。」
　
（３）対比、判断
　ア　引用発明１を主引例とした場合
　（ア）本願補正発明と引用発明１とを対比する。
　引用発明１の「一般式（２）で表わされる化合物」は、摘記事項１ｂ（【００１０】）のとおり、電解銅メッキ浴に配合される銅めっき促進剤であり、本願補正発明の「一般式（２）で表わされる化合物」と同等の構造式からなる配合成分である。
　他方、本願補正発明の「一般式（２）で表わされる化合物」は、本願の請求項２の「請求項１の一般式（２）で表わされる銅メッキ促進剤」を含有する旨の記載、及び本願明細書の【００２５】及び【００２７】の「銅メッキ光沢剤（光沢剤）」が上記一般式（２）で表わされる化合物である旨の記載によれば、銅メッキ促進剤または銅メッキ光沢剤に該当する。
　
　よって、両者は、次の点で一致する。
＜一致点＞
　「下記一般式（２）で表わされる化合物を含有してなる電解銅メッキ浴。
　
（式(２)中、Ｒ１及びＲ２は、メチル基を示す。Ｍは、カリウムを示す。）」
　
　そして、次の点で相違する。
＜相違点１＞
　本願補正発明は、「半導体のシリコン貫通電極用」であるのに対し、引用発明１は、「半導体のシリコン貫通電極用」であるのか否か明らかでない点。
　
　（イ）相違点１についての判断
　引用例１に記載されるように、従来より、高集積化電子回路の溝や穴に電解銅メッキによって銅を埋め込む処理において、メッキ促進剤及びメッキ抑制剤を配合した電解銅メッキ浴が知られている（摘記事項１ａ、【０００２】）。
　引用発明１は、このような背景技術に基づき、「電解銅メッキにおいて、側面や上面に対しては選択的に充分なメッキ抑制効果を有し、底面に対しては選択的に促進効果を有する、微細な構造であっても溝や穴に電解銅メッキによってボイドを生じさせることなく銅を良好に埋め込むことができる」（摘記事項１ｂ、【００１２】）との効果を奏する電解銅メッキ浴を提供するものである。引用例１には、その具体例として記載された実施例１、２によると、引用発明１の「一般式（２）で表わされる化合物」に相当する「化合物Ｎｏ．６」を配合した電解銅メッキ浴を用いて、「径３０μｍ、アスペクト１．０のビアを作成したプリント基板に対して、陰極電流密度２Ａ／ｄｍ２、浴温２５℃、メッキ時間３０分間の条件で電解銅メッキを行った。得られたプリント基板について、ビア部の断面を走査型電子顕微鏡で観察し、ビアの埋込率を評価した。」（摘記事項１ｄ、【００３２】）のとおり、埋め込みに関する試験及び評価を行っており、その評価結果は、「埋込率が大きく表面状態も良好である。」（摘記事項１ｄ、【００３４】）というものである。
　その上で、「産業上の利用可能性」において、「より繊細な構造であっても溝や穴に、銅を良好に埋め込むことができる電解銅メッキ浴を提供できるので、高集積化電子回路の製造におけるダマシン法など、溝や穴に電解銅メッキによって銅を埋め込む用途に好適に使用することができる。」（摘記事項１ｅ、【００３９】）と記載されている。
　ここで、高集積化電子回路における溝や穴に銅を埋め込む処理を必要とする用途に関しては、シリコン貫通電極ビアが周知である。例えば、引用例３には、銅被覆処理を行う用途として、ダマシン法と並んでシリコン貫通ビア（ＴＳＶ）を充填するための電解銅メッキ浴が記載されている。また、当該シリコン貫通ビアの寸法については、「ビアの深さは２０μｍから５００μｍ」、「ＴＳＶのビアの開口は約２００ｎｍから２００μｍ」、「シリコン貫通ビアの典型的なアスペクト比は０．３：１から２０：１より大きい」（摘記事項３ａ、【０００８】）の範囲にあることが例示されている。
　以上によれば、引用発明１の電解銅メッキ浴は、より微細な構造の溝や穴に対して銅を良好に埋め込むことのできるものであり、引用例１には、適用される用途として、「高集積化電子回路の製造におけるダマシン法など」や「溝や穴に電解銅メッキによって銅を埋め込む用途」が示唆されている。そして、引用例１に記載された試験がプリント基板のビアに対するものであったとしても、そのメッキ条件は、径３０μｍでアスペクト比１．０のビアという微細な溝あるいは穴に対するものであり、その試験の評価として「埋込率が大きく表面状態も良好である」（摘記事項１ｄ、【００３４】）と記載されているのであるから、得られた電解銅メッキ浴の用途として、プリント基板に限られることなく、高集積化電子回路で使用される半導体基板にも適用可能であることは明らかである。
　そうすると、引用発明１の電解銅メッキ浴を、引用例３に示された半導体のシリコン貫通電極用のメッキ浴として使用することは、当業者が容易に想到し得るものであると認められる。
　
　イ　引用発明２を主引用例とした場合
　（ア）本願補正発明と引用発明２とを対比する。
　引用発明２の「一般式（１）で表される化合物」は、電解銅メッキ浴に配合される銅めっき促進剤に相当し、本願補正発明の「一般式（２）で表わされる化合物」と同等の構造式からなる配合成分である。
　他方、本願補正発明の「一般式（２）で表わされる化合物」は、本願の請求項２の「請求項１の一般式（２）で表わされる銅メッキ促進剤」を含有する旨の記載、及び本願明細書の【００２５】及び【００２７】の「銅メッキ光沢剤（光沢剤）」が上記一般式（２）で表わされる化合物である旨の記載によれば、銅メッキ促進剤または銅メッキ光沢剤に該当する。
　
　よって、両者は、次の点で一致する。
＜一致点＞
　「下記一般式（２）で表わされる化合物を含有してなる電解銅メッキ浴。
　　
　
（式(２)中、Ｒ１及びＲ２は、メチル基を示す。Ｍは、カリウムを示す。）」　
　そして、次の点で相違する。
＜相違点２＞
　本願補正発明は、「半導体のシリコン貫通電極用」であるのに対し、引用発明２は、「半導体のシリコン貫通電極用」であるのか否か明らかでない点。
　
　（イ）相違点２についての判断
　引用例２に記載されるように、従来より、高集積化電子回路の溝や穴に電解銅メッキによって銅を埋め込む処理が知られている（摘記事項２ａ、【０００２】）。
　引用発明２は、このような背景技術に基づき、「より微細な構造であっても溝や穴に電解銅メッキによってボイドを生じさせることなく銅を良好に埋め込むことを可能にする」（摘記事項２ｂ、【００１１】）との効果を奏する電解銅メッキ浴を提供するものである。引用例２には、その具体例として記載された実施例２、３、６、７によると、引用発明２の「一般式（１）で表わされる化合物」に相当する「化合物２」を配合した電解銅メッキ浴を用いて、「径３０μｍ、アスペクト比１．０のビアを作成したプリント基板に対して、・・・陰極電流密度２Ａ／ｄｍ２、浴温３０℃、メッキ時間３０分間の条件で電解銅メッキを行った。得られたプリント基板についてビア部の断面を走査型電子顕微鏡で観察し、ボイドの有無を評価した。」（摘記事項２ｅ、【００３２】）のとおり、埋め込みに関する試験及び評価を行っており、その評価結果は、「良好に銅を埋め込むことができる」（摘記事項２ｅ、【００３５】というものである。
　その上で、「産業上の利用可能性」において、「より繊細な構造であっても溝や穴にボイドを生じさせること無く銅を良好に埋め込むことを可能にする電解銅メッキ浴を提供するので、高集積化電子回路の製造におけるダマシン法など、溝や穴に電解銅メッキによって銅を埋め込む用途に適用される。」（摘記事項２ｅ、【００３６】）と記載されている。
　ここで、高集積化電子回路における溝や穴に銅を埋め込む処理を必要とする用途に関しては、シリコン貫通電極ビアが周知である。例えば、引用例３には、銅被覆処理を行う用途として、ダマシン法と並んでシリコン貫通ビア（ＴＳＶ）を充填するための電解銅メッキ浴が記載されている。また、当該シリコン貫通ビアの寸法については、「ビアの深さは２０μｍから５００μｍ」、「ＴＳＶのビアの開口は約２００ｎｍから２００μｍ」、「シリコン貫通ビアの典型的なアスペクト比は０．３：１から２０：１より大きい」（摘記事項３ａ、【０００８】）の範囲にあることが例示されている。
　以上によれば、引用発明２の電解銅メッキ浴は、より微細な構造の溝や穴に対して銅を良好に埋め込むことのできるものであり、引用例２には、適用される用途として、「高集積化電子回路の製造におけるダマシン法など」や「溝や穴に電解銅メッキによって銅を埋め込む用途」が示唆されている。そして、引用例２に記載された試験がプリント基板のビアに対するものであったとしても、そのメッキ条件は、径３０μｍでアスペクト比１．０のビアという微細な溝あるいは穴に対するものであり、その試験の評価として「良好に銅を埋め込むことができる」（摘記事項２ｅ、【００３５】）と記載されているのであるから、得られた電解銅メッキ浴の用途として、プリント基板に限られることなく、高集積化電子回路で使用される半導体基板にも適用可能であることは明らかである。
　そうすると、引用発明２の電解銅メッキ浴を、引用例３に示された半導体のシリコン貫通電極用のメッキ浴として使用することは、当業者が容易に想到し得るものであると認められる。
　
　ウ　引用発明３を主引用例とした場合
　（ア）本願補正発明と引用発明３とを対比する。
　本願補正発明の「一般式（２）で表わされる化合物」は、本願の請求項２の「請求項１の一般式（２）で表わされる銅メッキ促進剤」を含有する旨の記載、及び本願明細書の【００２５】及び【００２７】の「銅メッキ光沢剤（光沢剤）」が上記一般式（２）で表わされる化合物である旨の記載によれば、銅メッキ促進剤または銅メッキ光沢剤に該当する。
　
　よって、両者は、次の点で一致する。
＜一致点＞
　「銅メッキ促進剤の化合物を含有してなる半導体のシリコン貫通電極用電解銅メッキ浴。」
　
　そして、次の点で相違する。
＜相違点３＞
　銅メッキ促進剤の化合物について、本願補正発明は、「一般式（２）で表わされる化合物」であるのに対し、引用発明３は、化合物の種類が特定されていない点。
　
（イ）相違点３についての判断
　高集積化電子回路の微細な溝や穴に電解銅メッキによって銅を埋め込む処理において使用する電解銅メッキ浴として、引用例１には、「一般式（２）で表わされる化合物を含有してなる電解銅メッキ浴」（引用発明１）が記載され、引用例２には、「一般式（１）で表される化合物からなる電解銅メッキ用添加剤を含有する電解銅メッキ浴」（引用発明２）が記載されており、いずれも、径３０μｍでアスペクト比１．０のビアを作成したプリント基板に対して試験を行い、銅を良好に埋めることができる旨記載されている。さらに、適用できる用途として、引用例１、２には、「高集積化電子回路の製造におけるダマシン法など」や「溝や穴に電解銅メッキによって銅を埋め込む用途」が示されており、このような用途として半導体基板に形成された電子回路が含まれることは明らかである。
　そうすると、引用発明３において、銅を良好に埋め込むことのできる引用発明１又は引用発明２の電解銅メッキ浴の配合成分を適用し、相違点３に係る化合物を採用することは、当業者が容易になし得たものであると認められる。
　
（４）請求人の主張について
　ア　平成２３年９月２９日の審判請求書の「５．本願を特許すべき理由」において、請求人は、引用例１、２は高集積化電子回路、特にプリント基板を対象にメッキするのに対し、本願は、半導体のＴＳＶを対象としてメッキする点で異なっている旨主張する。
　しかし、請求人が主張するところの、本願補正発明が半導体のＴＳＶをメッキ対象とする点で引用発明１又は引用発明２と相違することは、上記（３）のとおり相違点１又は相違点２として認定している。そして、これらの相違点について、引用例３に記載された事項に基づいて当業者が容易に想到し得るものであることは、上記（３）で述べたとおりである。
　
　イ　同じく「５．本願を特許すべき理由」において、請求人は、引用例１の【００３３】の表１と本願明細書の【００３７】の表１とでは、ビアのアスペクト比が異なり、埋込率の数値、メッキの表面状態は、後者の方が、はるかに作用効果が優れている旨主張する。
　試験方法について、引用例１の表１の実施例１、２は、径３０μｍ、アスペクト比１．０のビアを作成したプリント基板に対して電解銅メッキを行い、本願明細書の表１の実施例１〜３は、径２０μｍ、アスペクト比２．０のビアを作成した半導体基板に対して電解銅メッキを行っており、両者は、試験対象の径及びアスペクト比が異なっている。
　しかし、電解銅メッキを施すビアの寸法は、本願補正発明における特定事項ではない。また、ＴＳＶのビアの寸法に関して、引用例３に、径が「約２００ｎｍから２００μｍ」、アスペクト比が「０．３：１から２０：１より大きい」（【０００８】）と記載されるように、一般的なＴＳＶの寸法は、
本願明細書の表１に記載された「径２０μｍ、アスペクト比２．０」の範囲に限定されるものでもない。
　さらに、埋込率の数値、メッキの表面状態に関する作用効果について、引用例１及び本願明細書の記載によると、引用例１の表１における実施例１、２の埋込率（％）は、それぞれ９７．２、９５．５であるのに対し、本願明細書の表１における実施例１〜３のそれは、それぞれ９７．８、９５．９、８７．５であり、これら埋込率の数値自体には、両者において格別の差異はない。また、表面状態についても、引用例１の表１及び本願明細書の表１には、いずれも「−」と表記され、「表面状態も良好である」と評価している。
　これらの試験結果に照らせば、本願補正発明は、埋込率及び表面状態において、引用発明１よりもはるかに作用効果が優れるといえる根拠が明らかでない。また、試験を行ったビアのアスペクト比に１．０と２．０という差異があるとしても、両者のアスペクト比は、いずれもＴＳＶの範囲内の寸法であるから、その違いをもって引用発明１又は引用発明２をＴＳＶ法に適用することを阻害する事由にもなり得ない。
　
　ウ　したがって、請求人の上記主張は、いずれも上記（３）の判断を左右するものではない。
　
（５）以上のとおり、本願補正発明は、引用発明１〜引用発明３に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
４　まとめ
　したがって、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　平成２３年９月２９日になされた手続補正が上記「第２」のとおり却下されたので、本願の請求項１に係る発明（以下「本願発明」という。）は、平成２３年６月２８日になされた手続補正により補正された特許請求の範囲の請求項１に記載された事項により特定されるものであり、上記「第２」［理由］１（１）に記載したとおりである。
　
 ２　引用刊行物及びその記載事項
　原査定の拒絶の理由に引用された、本願の優先日前に国内又は外国において頒布された刊行物１〜３及びその記載事項は、上記「第２」［理由］３（１）に記載されたとおりである。
　
３　対比・判断
　上記「第２」［理由］２（１）のとおり、本願補正発明は、本願発明の発明特定事項を限定的に減縮するものであるから、本願発明の発明特定事項を全て含み、さらに限定を付加したものに相当する。
　そうすると、かかる本願補正発明が、上記「第２」［理由］３（２）〜（５）で述べたとおり、引用発明１〜３に基づいて当業者が容易に発明をすることができたものであるから、本願発明についても、同様の理由により、引用発明１〜３に基づいて当業者が容易に発明をすることができたものである。
　
   ４　むすび 
　以上のことから、本願発明は、特許法第２９条第２項の規定により特許を受けることができないものであり、他の請求項について検討するまでもなく、本願は、拒絶すべきものである。
　
　よって、結論のとおり審決する。