【事件の表示】
　特願２００１−１８５２３５「データ処理装置」拒絶査定不服審判事件〔平成１４年　４月２６日出願公開、特開２００２−１２３３８８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１３年６月１９日（パリ条約による優先権主張２０００年６月２０日、フランス）の出願であって、平成２２年４月３０日付けで拒絶理由通知がなされ、同年８月９日付けで手続補正がなされたが、平成２３年３月１５日付けで拒絶査定がなされ、これに対し、同年７月１９日に拒絶査定不服審判の請求がなされ、同時に手続補正がなされたものである。
　
２．平成２３年７月１９日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成２３年７月１９日付けの手続補正を却下する。
　
［理由］
（１）補正内容
　平成２３年７月１９日付けの手続補正（以下、「本件手続補正」という。）は、以下のように、当該補正前の平成２２年８月９日付け手続補正書の特許請求の範囲を、補正後の特許請求の範囲とするものである。
　
＜補正前の特許請求の範囲の記載＞
「　【請求項１】
　複数の処理回路と、
　前記処理回路用に意図されたデータを一時的に記憶する記憶エレメントのグループと、
　を備えているデータ処理装置であって、
　前記記憶エレメントと、第１の前記処理回路との間に設けられ、複数の記憶エレメントから一つの記憶エレメントを選択して、前記選択された記憶エレメントの内容を前記第１の処理回路の入力に供給する第１のマルチプレクサと、
　前記記憶エレメントと第２の前記処理回路との間に設けられ、記憶エレメントの複数の別々のグループから記憶エレメントグループを選択して、前記選択されたグループの一部を形成する総ての記憶エレメントの内容の結合を、前記第２の処理回路の入力に供給する第２のマルチプレクサと、
　を備えていることを特徴とするデータ処理装置。
　　【請求項２】
　複数の処理回路と、
　前記処理回路用に意図されたデータを一時的に記憶する記憶エレメントのグループと、
　前記記憶エレメントと、第１の前記処理回路との間に設けられた第１のマルチプレクサと、
　前記記憶エレメントと第２の前記処理回路との間に設けられた第２のマルチプレクサと、
　を備えているデータ処理装置によるデータ処理方法であって、
　複数の記憶エレメントから一つの記憶エレメントを前記第１のマルチプレクサによって選択して、前記選択された記憶エレメントの内容を前記第１の処理回路の入力に供給するエレメント選択ステップと、
　記憶エレメントの複数の別々のグループから記憶エレメントグループを前記第２のマルチプレクサによって選択して、前記選択されたグループの一部を形成する総ての記憶エレメントの内容の結合を前記第２の処理回路の入力に供給するグループ選択ステップと、
　を備えていることを特徴とする方法。
　　【請求項３】
　複数の処理回路と、
　前記処理回路用に意図されたデータを一時的に記憶する記憶エレメントのグループと、
　前記記憶エレメントと、第１の前記処理回路との間に設けられた第１のマルチプレクサと、
　前記記憶エレメントと第２の前記処理回路との間に設けられた第２のマルチプレクサと、
　を備えているデータ処理装置に実行させるためのコンピュータプログラムであって、
　前記データ処理装置によって実行されると、複数の記憶エレメントから一つの記憶エレメントを前記第１のマルチプレクサによって選択するエレメント選択をもたらして、前記選択された記憶エレメントの内容を前記第１の処理回路の入力に供給する第１のタイプの命令と、
　前記データ処理装置によって実行されると、記憶エレメントの複数の別々のグループから記憶エレメントグループを前記第２のマルチプレクサによって選択するグループ選択をもたらして、前記選択されたグループの一部を形成する総ての記憶エレメントの内容の結合を前記第２の処理回路の入力に供給する第２のタイプの命令と、
　を備えていることを特徴とするコンピュータプログラム。」
　
＜補正後の特許請求の範囲の記載＞
「　【請求項１】
　
記憶メモリに関連づけられた制御回路と、
　複数の処理回路と、
を備え、
　
前記記憶メモリと前記処理回路間に結合されたデータ記憶・選択回路をさらに備えることを特徴とし、
　
前記データ記憶・選択回路は、
　前記処理回路用に意図されたデータを一時的に記憶する記憶エレメントのグループと、
　前記記憶エレメントと、第１の前記処理回路との間に設けられ、複数の記憶エレメントから一つの記憶エレメントを選択して、前記選択された記憶エレメントの内容を前記第１の処理回路の入力に供給する第１のマルチプレクサと、
　前記記憶エレメントと第２の前記処理回路との間に設けられ、記憶エレメントの複数の別々のグループから記憶エレメントグループを選択して、前記選択されたグループの一部を形成する総ての記憶エレメントの内容の結合を、前記第２の処理回路の入力に供給する第２のマルチプレクサと、
　を備え
、
　
前記処理回路および前記データ記憶・選択回路は、プログラムメモリに格納された命令に応じて制御回路によって制御され、前記命令の実行は、前記処理回路および前記データ記憶・選択回路に対する制御ワードの生成を引き起こして、対応するサイズのデータを前記第１の処理回路へ供給し、前記処理回路によるデータの処理を制御し、前記処理の結果をパディングデータの挿入を伴わずに前記記憶エレメントに格納する
　ことを特徴とするデータ処理装置。
　　【請求項２】
　
記憶メモリに関連づけられた制御回路と、
　複数の処理回路と、
　
前記記憶メモリと前記処理回路間に結合されたデータ記憶・選択回路と
　
を備えているデータ処理装置によるデータ処理方法であって、
　
前記データ記憶・選択回路は、
　前記処理回路用に意図されたデータを一時的に記憶する記憶エレメントのグループと、
　前記記憶エレメントと、第１の前記処理回路との間に設けられた第１のマルチプレクサと、
　前記記憶エレメントと第２の前記処理回路との間に設けられた第２のマルチプレクサと、
　
を含み、
　
前記方法は、
　
プログラムメモリに格納された命令に応じて制御回路によって、前記処理回路および前記データ記憶・選択回路を制御するステップと、
　
対応するサイズのデータを前記第１の処理回路へ供給し、前記処理回路によるデータの処理を制御し、前記処理の結果をパディングデータの挿入を伴わずに前記記憶エレメントに格納するステップと、
　複数の記憶エレメントから一つの記憶エレメントを前記第１のマルチプレクサによって選択して、前記選択された記憶エレメントの内容を前記第１の処理回路の入力に供給するエレメント選択ステップと、
　記憶エレメントの複数の別々のグループから記憶エレメントグループを前記第２のマルチプレクサによって選択して、前記選択されたグループの一部を形成する総ての記憶エレメントの内容の結合を前記第２の処理回路の入力に供給するグループ選択ステップと、
　を備え
、
　
前記第１の処理回路および前記第２の処理回路の処理の結果は、パディングデータの挿入を伴わずに、前記１つの記憶エレメントまたは前記記憶エレメントグループに直接格納されることができる
　ことを特徴とする方法。
　　【請求項３】
　複数の処理回路と、
　前記処理回路用に意図されたデータを一時的に記憶する記憶エレメントのグループと、
　前記記憶エレメントと、第１の前記処理回路との間に設けられた第１のマルチプレクサと、
　前記記憶エレメントと第２の前記処理回路との間に設けられた第２のマルチプレクサと、
　を備えているデータ処理装置に実行させるためのコンピュータプログラムであって、
　前記データ処理装置によって実行されると、複数の記憶エレメントから一つの記憶エレメントを前記第１のマルチプレクサによって選択するエレメント選択をもたらして、前記選択された記憶エレメントの内容を前記第１の処理回路の入力に供給する第１のタイプの命令と、
　前記データ処理装置によって実行されると、記憶エレメントの複数の別々のグループから記憶エレメントグループを前記第２のマルチプレクサによって選択するグループ選択をもたらして、前記選択されたグループの一部を形成する総ての記憶エレメントの内容の結合を前記第２の処理回路の入力に供給する第２のタイプの命令と、
　を備えていることを特徴とするコンピュータプログラム。」
　
（２）限定的減縮に適合したものであるか否かについて
（２−１）本件手続補正による特許請求の範囲の請求項１に追加された、記憶メモリ、制御回路、データ記憶・選択回路、プログラムメモリ、命令、制御ワード、対応するサイズのデータ、パディングデータの各事項は、補正前の特許請求の範囲の請求項１に係る発明の課題解決手段、すなわち発明特定事項である処理回路、記憶エレメント、第１のマルチプレクサ、第２のマルチプレクサのいずれを概念的に下位にしたものともいえない。（なお、「データ処理装置」は、それ単独では課題解決手段とはいえないから、「データ処理装置」の下位概念化であるとして限定に相当すると認めることもできない。）
（２−２）本件手続補正による特許請求の範囲の請求項１に追加された、処理回路およびデータ記憶・選択回路は、プログラムメモリに格納された命令に応じて制御回路によって制御され、前記命令の実行は、前記処理回路および前記データ記憶・選択回路に対する制御ワードの生成を引き起こして、対応するサイズのデータを第１の処理回路へ供給し、前記処理回路によるデータの処理を制御し、前記処理の結果をパディングデータの挿入を伴わずに記憶エレメントに格納することは、補正前の特許請求の範囲の請求項１に係る発明の課題解決手段、すなわち発明特定事項である処理回路、記憶エレメント、第１のマルチプレクサ、第２のマルチプレクサのいずれを概念的に下位にしたものともいえない。（なお、「データ処理装置」は、それ単独では課題解決手段とはいえないから、「データ処理装置」の下位概念化であるとして限定に相当すると認めることもできない。）
（２−３）本件手続補正による特許請求の範囲の請求項２に追加された、記憶メモリ、制御回路、データ記憶・選択回路、プログラムメモリ、命令、制御するステップ、対応するサイズのデータ、パディングデータ、格納するステップの各事項は、補正前の特許請求の範囲の請求項２に係る発明の課題解決手段、すなわち発明特定事項である処理回路、記憶エレメント、第１のマルチプレクサ、第２のマルチプレクサ、エレメント選択ステップ、グループ選択ステップのいずれを概念的に下位にしたものともいえない。（なお、「データ処理装置によるデータ処理方法」は、それ単独では課題解決手段とはいえないから、「データ処理装置によるデータ処理方法」の下位概念化であるとして限定に相当すると認めることもできない。）
（２−４）本件手続補正による特許請求の範囲の請求項２に追加された、第１の処理回路および第２の処理回路の処理の結果は、パディングデータの挿入を伴わずに、１つの記憶エレメントまたは記憶エレメントグループに直接格納されることができることは、補正前の特許請求の範囲の請求項２に係る発明の課題解決手段、すなわち発明特定事項である処理回路、記憶エレメント、第１のマルチプレクサ、第２のマルチプレクサ、エレメント選択ステップ、グループ選択ステップのいずれを概念的に下位にしたものともいえない。（なお、「データ処理装置によるデータ処理方法」は、それ単独では課題解決手段とはいえないから、「データ処理装置によるデータ処理方法」の下位概念化であるとして限定に相当すると認めることもできない。）
　
（３）むすび
　上記（２）で検討したように、請求項１，２に係る補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当しない。また、当該補正は、同項第１号の請求項の削除、同項第３号の誤記の訂正又は同項第４号の明りょうでない記載の釈明を目的としたものでもない。
　
　したがって、本件手続補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明について
（１）本願発明
　平成２３年７月１９日付けの手続補正は、上記のとおり却下されたので、本願の請求項１に係る発明は、平成２２年８月９日付け手続補正書の特許請求の範囲の請求項１に記載されたとおりの次のものと認める。（以下、「本願発明」という。）
「複数の処理回路と、
　前記処理回路用に意図されたデータを一時的に記憶する記憶エレメントのグループと、
　を備えているデータ処理装置であって、
　前記記憶エレメントと、第１の前記処理回路との間に設けられ、複数の記憶エレメントから一つの記憶エレメントを選択して、前記選択された記憶エレメントの内容を前記第１の処理回路の入力に供給する第１のマルチプレクサと、
　前記記憶エレメントと第２の前記処理回路との間に設けられ、記憶エレメントの複数の別々のグループから記憶エレメントグループを選択して、前記選択されたグループの一部を形成する総ての記憶エレメントの内容の結合を、前記第２の処理回路の入力に供給する第２のマルチプレクサと、
　を備えていることを特徴とするデータ処理装置。」
　
（２）引用例
　これに対して、原査定の拒絶の理由に引用された特開昭６３−５６７３０号公報（以下、「引用例」という。）には、図面とともに次の事項が記載されている。（下線は当審にて付加。）
　
Ａ．「次に、本発明について図面を参照して説明する。
　第１図は本発明の一実施例のブロック図である。
データラッチ１はレジスタファイルのデータを保持するラッチであり、
３２ビット×４ワ一ド分のラッチから構成され
　
データ線１０１〜１０４はデータラッチ１に保持されているワード０，ワード１，ワード２，ワード３のそれぞれを出力するデータ線であり、セレクタ２とセレクタ３とに接続され
セレクタ２は制御線１０５から受けるワードアドレスをデコーダ４でデコードした制御線１０６の制御信号によりいずれかのワードを選択し、データ線１０７よりワード単位の演算データを出力
　
セレクタ３はセレクタ２と同様制御線１０８から受けるワードアドレスをデコーダ５でデコードした制御線１０９の制御信号によりいずれかのワードを選択データ線１１０より出力し、セレクタ６及びセレクタ７に入力
セレクタ６はデータ線１１０より受けたワードの４つの８ビットキャラクタを選択するセレクタであり、セレクタ７は同様にデータ線１１０より受けたワードの８つの４ビットキャラクタを選択するセレクタであ
　
セレクタ８はセレクタ６とセレクタ７とにより選択されたキャラクタを、それぞれデータ線１１１，データ線１１２を通して受け、これ等のいずれかを選択してキャラクタ単位の演算データとしてデータ線１１３より出力
キャラクタアドレスとして制御線１１４よりキャラクタタイプをあらわす信号とキャラクタのワード内ポジションをあらわす信号を受け、デコーダ９でデコードを行い、制御線１１５〜１１７によりそれぞれセレクタ６，７，８を制御している
　
Ｂ．「次に、本発明の動作とその効果を説明するために本実施例を含む簡単な情報処理装置を例にとる。第２図はそのブロック図である。第２図において、
レジスタ１０ならびにレジスタ１１は論理演算を行うＡＬＵ１２とシフト演算を行うシフタ１３との演算対象データを保持するレジスタであ
　
またレジスタ１０，１１はそれぞれデータ線１１９による外部からのデータ，レジスタ１４からのデータ，
レジスタファイル１５からのワード単位のデータまたはキャラクタ単位のデータのいずれかを選択して格納する
　この第２図で示される情報処理装置において、キャラクタ単位の演算を行う場合、まず演算対象となるオペランドデータが外部よりデータ線１１９を通して送られレジスタファイル１５に格納される。つづいてレジスタファイル１５より演算対象となる２つのオペランドキャラクタが順にデータ線１１３を通して読出され、レジスタ１０とレジスタ１１とに夫々格納され演算が行われる。
　ここで、従来の情報処理装置の場合を考えると、レジスタファイルに格納されたオペランドデータから演算対象となる２つのオペランドキャラクタを取出す操作を、従来の技術で述べたような方法を用いて行った後でなければ演算を行うことができない。しかしながら、本発明による上記構成を用いることにより、オペランドキャラクタを外部からの指定アドレスにより簡単に読出すことができることになり、演算処理の高速化が計れることになる。」（第２頁右下欄第１行〜第３頁左上欄第１６行）
　
　ここで、上記Ａに「制御線１１５〜１１７によりそれぞれセレクタ６，７，８を制御している。」と記載されているが、引用例の第１図を参照すると、この記載は「制御線１１
６
８
　
　よって、上記Ａ，Ｂの記載及び関連する図面を参照すると、引用例には、次の発明（以下、「引用例記載の発明」という。）が記載されているものと認められる。
「レジスタファイルは、
　データラッチ１はレジスタファイルのデータを保持するラッチであり、３２ビット×４ワ一ド分のラッチから構成され、
　データ線１０１〜１０４はデータラッチ１に保持されているワード０，ワード１，ワード２，ワード３のそれぞれを出力するデータ線であり、セレクタ２とセレクタ３とに接続され、
　セレクタ２は制御線１０５から受けるワードアドレスをデコーダ４でデコードした制御線１０６の制御信号によりいずれかのワードを選択し、データ線１０７よりワード単位の演算データを出力し、
　セレクタ３はセレクタ２と同様制御線１０８から受けるワードアドレスをデコーダ５でデコードした制御線１０９の制御信号によりいずれかのワードを選択データ線１１０より出力し、セレクタ６及びセレクタ７に入力し、
　セレクタ６はデータ線１１０より受けたワードの４つの８ビットキャラクタを選択するセレクタであり、セレクタ７は同様にデータ線１１０より受けたワードの８つの４ビットキャラクタを選択するセレクタであり、
　セレクタ８はセレクタ６とセレクタ７とにより選択されたキャラクタを、それぞれデータ線１１１，データ線１１２を通して受け、これ等のいずれかを選択してキャラクタ単位の演算データとしてデータ線１１３より出力し、
　キャラクタアドレスとして制御線１１４よりキャラクタタイプをあらわす信号とキャラクタのワード内ポジションをあらわす信号を受け、デコーダ９でデコードを行い、制御線１１６〜１１８によりそれぞれセレクタ６，７，８を制御しているものであり、
　レジスタ１０ならびにレジスタ１１は論理演算を行うＡＬＵ１２とシフト演算を行うシフタ１３との演算対象データを保持するレジスタであり、
　またレジスタ１０，１１はそれぞれデータ線１１９による外部からのデータ，レジスタ１４からのデータ，レジスタファイル１５からのワード単位のデータまたはキャラクタ単位のデータのいずれかを選択して格納する
　情報処理装置。」
　
（３）対比
　本願発明と引用例記載の発明とを対比すると、次のことがいえる。
　
（あ）引用例記載の発明における「ＡＬＵ１２」と「シフタ１３」は、両方とも、本願発明における「処理回路」に相当する。
　そして、引用例記載の発明における「ＡＬＵ１２」と「シフタ１３」といった処理回路と、本願発明における「第１の処理回路」及び「第２の処理回路」とは、ともに、「処理回路」であるということができる。
　
（い）引用例記載の発明において、データラッチ１に保持されるレジスタファイルのデータは、ＡＬＵ１２やシフタ１３にて演算されるデータであるから、データラッチ１はＡＬＵ１２やシフタ１３用に意図されたデータを一時的に記憶するものであると認められる。
　
（う）引用例記載の発明において、ワード０〜３の各ワードは、８ビットキャラクタあるいは４ビットキャラクタの集合体として構成され得るものであるから、データラッチ１のワード０〜３に対応する各ラッチは、８ビットキャラクタあるいは４ビットキャラクタを保持する記憶エレメントのグループであると解される。
　
（え）引用例記載の発明における「情報処理装置」は、本願発明における「データ処理装置」に相当する。
　
（お）引用例記載の発明において、セレクタ３及びセレクタ６〜８は、全体として、記憶エレメントと、ＡＬＵ１２やシフタ１３といった処理回路との間に設けられ、実質的に複数の記憶エレメントから一つの記憶エレメントを選択しているものであって、前記選択された記憶エレメントの内容をＡＬＵ１２やシフタ１３といった処理回路の入力に供給する第１のマルチプレクサであるということができる。
　
（か）引用例記載の発明において、セレクタ２は、記憶エレメントとＡＬＵ１２やシフタ１３といった処理回路との間に設けられ、実質的に記憶エレメントの複数の別々のグループから記憶エレメントグループを選択しているものであって、前記選択されたグループの一部を形成する総ての記憶エレメントの内容の結合を、ＡＬＵ１２やシフタ１３といった処理回路の入力に供給する第２のマルチプレクサであるということができる。
　
　上記（あ）〜（か）の事項を踏まえると、本願発明と引用例記載の発明とは、次の点で一致し、また、相違するものと認められる。
　
（一致点）
　本願発明と引用例記載の発明とは、ともに、
「複数の処理回路と、
　前記処理回路用に意図されたデータを一時的に記憶する記憶エレメントのグループと、
　を備えているデータ処理装置であって、
　前記記憶エレメントと、前記処理回路との間に設けられ、複数の記憶エレメントから一つの記憶エレメントを選択して、前記選択された記憶エレメントの内容を前記処理回路の入力に供給する第１のマルチプレクサと、
　前記記憶エレメントと前記処理回路との間に設けられ、記憶エレメントの複数の別々のグループから記憶エレメントグループを選択して、前記選択されたグループの一部を形成する総ての記憶エレメントの内容の結合を、前記処理回路の入力に供給する第２のマルチプレクサと、
　を備えているデータ処理装置。」
である点。
  
（相違点）
　「処理回路」が、本願発明は、第１のマルチプレクサから供給される選択された記憶エレメントの内容を入力する「第１の処理回路」と、第２のマルチプレクサから供給される選択されたグループの一部を形成する総ての記憶エレメントの内容の結合を入力する「第２の処理回路」であるのに対し、引用例記載の発明は、そのようなものでない点。
　
（４）判断
　そこで、上記相違点について検討する。
　引用例記載の発明は、セレクタ８から供給されるキャラクタ単位のデータとセレクタ２から供給されるワード単位のデータとを、ＡＬＵ１２及びシフタ１３といった２つの処理回路に同時に入力しているが、それぞれ別個の処理回路に入力する構成とすることは、情報処理装置の動作や機能等の変更に応じて当業者が適宜なし得たことにすぎない。つまり、引用例記載の発明において、セレクタ３及びセレクタ６〜８（第１のマルチプレクサ）から供給される選択されたキャラクタ単位のデータ（記憶エレメントの内容）を入力する「第１の処理回路」と、セレクタ２（第２のマルチプレクサ）から供給される選択されたワード単位のデータ（グループの一部を形成する総ての記憶エレメントの内容の結合）を入力する「第２の処理回路」とを設ける構成とすることは、当業者が容易になし得たことである。
　
（本願発明の作用効果について）
　そして、本願発明の構成によってもたらされる効果も、引用例記載の発明から当業者が容易に予測することができる程度のものであって、格別のものとはいえない。
　
（５）むすび
　以上のとおり、本願発明は、引用例記載の発明に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、他の請求項について論及するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。