【事件の表示】
　特願２００６−２８３３１８「大容量性負荷のためのトレンチＩＧＢＴ」拒絶査定不服審判事件〔平成１９年　５月１０日出願公開、特開２００７−１１６１６０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯
 
　本願は，平成１８年１０月１８日（パリ条約に基づく優先権主張　２００５年１０月１８日，アメリカ合衆国）の出願であって，平成２２年２月２２日付けで拒絶理由が通知され，同年７月２日に意見書及び手続補正書が提出され，平成２３年７月１９日付けで最後の拒絶理由が通知され，平成２４年１月２５日に意見書及び手続補正書が提出されたが，同年２月７日付けで，平成２４年１月２５日付けの手続補正が却下されるとともに，拒絶査定がなされ，これに対し，同年６月１４日に拒絶査定不服審判が請求がされるとともに手続補正書が提出された。その後前置審査において，同年７月５日付けで最後の拒絶理由が通知され，それに対する応答はなされなかった。
　
２　前置審査における拒絶理由
　前置審査において平成２４年７月５日付けで通知した拒絶の理由の概要は，本願の請求項１及び９には，「前記ドリフト層は，１４〜１８オームｃｍの範囲の抵抗率を有する」ことが記載されているが，ドリフト層の厚さについては特定されておらず，発明の詳細な説明に記載された発明の解題を解決するための手段が反映されていないため，請求項１，３，５，７，９，１１，１３，１５，１７，１８に係る発明は，発明の詳細な説明に記載したものではなく，特許法第３６条第６項第１号に規定する要件を満たしていないというもの，及び請求項１〜１８に記載が不明瞭であるため，特許法第３６条第６項第２号に規定する要件を満たしていないというものである。
　
３　当審の判断　
（１）特許法第３６条第６項第１号に規定する要件について
　そこで，本願の特許請求の範囲の請求項１の記載が，特許法第３６条第６項第１号に規定する要件を満たしているか否かについて以下に検討する。
　
　ア　請求項１の記載
　本願の請求項１の記載は以下のとおりである。
　「【請求項１】
　頂部表面および底部表面を有するシリコンダイを備えるＩＧＢＴであって，前記シリコンダイは，前記底部表面から延びるＰ++ 基板層と，前記基板層の頂部から延びるＮ+バッファ層と，前記バッファ層の頂部から前記頂部表面まで延びるＮ-ドリフト層とを有し，
前記頂部表面は，ＭＯＳゲート構造及び頂部パワー電極を支持し，
　前記シリコンダイは，さらに，前記頂部パワー電極に接続された複数のＰ++ 領域と，該複数のＰ++ 領域の１つに隣接し，前記複数のＰ++ 領域の１つを通して前記頂部パワー電極に接続されたＰ+ 終端領域と，該Ｐ+ 終端領域の上に形成され，前記頂部パワー電極の一部の下に延びる絶縁体とを有し，
　前記底部表面は，底部パワー電極を支持し，前記Ｐ++基板は，約１０ｍオームｃｍ未満の抵抗率を有し，前記バッファ層は，約８μｍの厚さ，および０.０５〜０.１０オームｃｍの範囲内の抵抗率を有し，
　前記ドリフト層は，１４〜１８オームｃｍの範囲の抵抗率を有するＩＧＢＴ。」
　
　イ　発明の詳細な説明の記載
　一方，本願の発明の詳細な説明には，以下の記載がある（下線は，当合議体により付加したものである。）。
　
（ア）「【発明が解決しようとする課題】
　【０００４】
　かかる容量性負荷に対して，よりチップ面積が小さいＩＧＢＴを使用できるようにするには，ＩＧＢＴの電流導通能力をより高め，導通時の損失を更に少なくすることが望ましい。
　【０００５】
　ＩＧＢＴによって制御される出力回路が容量性であるとき，
ＩＧＢＴは，小さな電圧で，ターンオンおよびターンオフする（ソフトスイッチング）。従って，本願の発明者は，ターンオン特性がより高速で，導通時の損失がより少ないという特性の点で有利となるように，容量性負荷内で作動するＩＧＢＴの安全作動領域（ＳＯＡ）を得る
　
（イ）「【課題を解決するための手段】
　【０００６】
　本発明によれば，
トレンチＩＧＢＴは，ターンオン時間がより短かく，かつ導通時の損失がより小となるように，デバイスのＳＯＡを縮小した
３００Ｖのデバイスでは，このことは，基板の抵抗率，バッファ層の抵抗率および厚さを小とし，更に接合部支持エピタキシャル層の抵抗率および厚さを小とする
　【０００７】
　３００ＶのトレンチＩＧＢＴに対しては，次のような設計パラメータが使用される。
　　基板の抵抗率：＜１０ｍオームｃｍ
　　バッファの抵抗率：０.０５〜０.１オームｃｍ
　　バッファ層の厚さ：８μｍ
　　
エピタキシャル層の抵抗率：１４〜１８オームｃｍ
　　
エピタキシャル層の厚さ：３１〜３７μｍ
　
（ウ）「【発明を実施するための最良の形態】
　【０００８】
　図１および図２は，
ＳＯＡを犠牲にすることにより，最大とされたターンオフ速度を発生し，導通時の損失を最小にする
　【０００９】
　図１および図２において，ウェーハ１０は，Ｐ++基板１１を有する。いずれも周知の従来のプロセス技術を使用し，基板１１内に拡散されたＮ+バッファ１２の上部に，エピタキシャル成長されたドリフト層１３を成長させる。
　【００１０】
　このエピタキシャルドリフト層１３内に，デバイスの接合部およびトレンチを形成する。しかし，ある用途に対するシリコンダイ面積が小さいＰＤＰのような大容量性負荷と共に使用しうるＩＧＢＴデバイスを作成するのに，
ターンオフ速度，および導通時の損失が改善されるように，特定の寸法および抵抗率が選択される
　【００１１】
　例えば，３００ＶのＩＧＢＴに対し，次の特性が選択される。
　　基板の抵抗率：＜１０ｍオームｃｍ
　　バッファの抵抗率：０.０５〜０.１オームｃｍ
　　バッファ層の厚さ：８μｍ
　　
エピタキシャル層の抵抗率：１４〜１８オームｃｍ
　　
エピタキシャル層の厚さ：３１〜３７μｍ
　
　ウ　判断
　上記アの本願の特許請求の範囲の請求項１には，「ドリフト層は，１４〜１８オームｃｍの範囲の抵抗率を有する」としか記載されておらず，ドリフト層の厚さについて特定がないことから，本願請求項１に係る発明には，任意のドリフト層の厚さのＩＧＢＴが含まれると解される。
　一方，上記イの発明の詳細な説明によれば，本願発明は，「ターンオン特性がより高速で，導通時の損失がより少ないという特性の点で有利となるように，容量性負荷内で作動するＩＧＢＴの安全作動領域（ＳＯＡ）を得る」という技術的解題を解決するために，「基板の抵抗率，バッファ層の抵抗率および厚さを小とし，更に接合部支持エピタキシャル層の抵抗率および厚さを小と」したものである。
　そして，導通時の損失を少なくするためには，ドリフト層の抵抗を下げなければならないことは明らかであって，ドリフト層の抵抗は，ドリフト層の抵抗率と電流が流れる方向の長さであるドリフト層の厚さの積によって決まることは当業者にとって明らかである。
　そうすると，ドリフト層の厚さを規定することなく，ドリフト層の抵抗率だけを規定したとしてもドリフト層の抵抗を下げ、導通時の損失を少なくするという技術課題を達成することができないことは明らかである。
　よって，請求項１は，発明の詳細な説明に記載された，発明の課題を解決するための手段である「ドリフト層の厚さ」を規定する点が反映されていないため，発明の詳細な説明に記載した範囲を超えて特許請求するものといえ，請求項１に係る発明と，発明の詳細な説明に記載した発明とは，実質的に対応していない。
　したがって，本願の請求項１に係る発明は，本願の明細書の発明の詳細な説明に記載された発明であるとはいえない。
　また，同様の理由により，請求項９に係る発明も，本願の明細書の発明の詳細な説明に記載された発明であるとはいえない。
　さらに，請求項１，９を引用請求項とする，本願の請求項３，５，７，１１，１４，１５，１７，１８の各請求項に係る発明も，本願の明細書の発明の詳細な説明に記載された発明であるとはいえない。
　
　エ　まとめ　
　以上のとおりであるから，本願の特許請求の範囲の記載は，特許を受けようとする発明が発明の詳細な説明に記載したものでないので，本願は，特許法第３６条第６項第１号に規定する要件を満たしていない。
　以上のとおり，本願は，特許法３６条６項１号に規定する要件を満たしていないから，特許を受けることができない。
　
４ むすび 
　以上のとおりであるから，本願は，他の請求項について検討するまでもなく，拒絶されるべきものである。
　
　よって，結論のとおり審決する。