【事件の表示】
　特願２００５−３７４４９０「ＭＩＳＦＥＴの寿命予測方法」拒絶査定不服審判事件〔平成１８年７月２７日出願公開、特開２００６−１９４８７５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　この審判事件に関する出願（以下、「本願」という。）は、２００５年（平成１７年）１月１０日にアメリカ合衆国でされた特許出願に基づくパリ条約の優先権を主張して、平成１７年１２月２７日にされた特許出願である。そして、平成２１年２月１７日付けの手続補正により明細書、特許請求の範囲及び図面についての補正がされ、平成２２年１月１２日付けの手続補正により明細書及び特許請求の範囲についての補正がされ、同年４月２６日付けで拒絶査定がされた。査定の謄本は、同年５月６日に送達され、これに対して、同年９月６日に拒絶査定不服審判が請求された。さらに、平成２４年３月２２日付けで当審により拒絶の理由が通知され、同年６月２５日付けで意見書が提出され、同日付けの手続補正により明細書及び特許請求の範囲についての補正がされた。
　
第２　当審が通知した拒絶の理由
　当審が平成２４年３月２２日付けで通知した拒絶理由は、概略以下のとおりである。
　
（理由１）
　本願は、発明の詳細な説明及び特許請求の範囲の記載が特許法第３６条第４項第１号及び第６項第１号に規定する要件を満たしていない。
　
（理由２）
　本願の請求項１から１１までのそれぞれに係る発明は、いずれも、その優先日前に日本国内又は外国において頒布された刊行物１から３までのそれぞれに記載された発明に基づき、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けことができない。
　
刊行物１：
　M. Takayanagi et al., Investigation of Hot Carrier Effects in n-MISFETs with HfSiON Gate Dielectric, Proceedings of IEEE 42nd Annual International Reliability Physics Symposium, 2004, pp. 13-17
　
刊行物２：
　藤本昌宏、中島唯之、中野真治、「ｐ＋ポリシリコンゲートｐＭＯＳＦＥＴのＨＣ劣化検討」、電子情報通信学会技術研究報告（信学技報）、２０００年、第１００巻、第４４５号、第７ページから第１２ページまで
　
刊行物３：
　E. Li et al., Process Dependence of Hot Carrier Degradation in PMOSFETS, 2004 IEEE International Integrated Reliability Workshop Final Report, 2004, pp. 166-168
　
第３　本願に係る発明
　本願の請求項１から１０までのそれぞれに係る発明は、平成２１年２月１７日付け、平成２２年１月１２日付け及び平成２４年６月２５日付けの手続補正により補正された特許請求の範囲の請求項１から１０までのそれぞれに記載された事項によって特定されるとおりのものである。特に、請求項１に係る発明（以下、「本願発明」という。）は、以下のとおりのものである。
　
「【請求項１】
　７より大きいｋ値を有するゲート誘電体を備えたＭＩＳＦＥＴの寿命予測方法であって、
　スレッショルド電圧（Ｖｔ）、リニアトランスコンダクタンス（Ｇ，ｌｉｎ）、飽和トランスコンダクタンス（Ｇｍ，ｓａｔ）、リニアドレイン電流（ＩＤＬＩＮ）および飽和ドレイン電流（ＩＤＳＡＴ）から成る一群から選択された前記ＭＩＳＦＥＴのホットキャリア注入（ＨＣＩ）劣化を観測するためのパラメータを決定し、
　前記ＭＩＳＦＥＴのゲートへ、当該ＭＩＳＦＥＴの動作電圧よりも大きな負荷バイアスを印加し、
　前記ＭＩＳＦＥＴのドレイン電圧を前記負荷バイアスと等しい値に維持し、
　前記負荷バイアスが予め選択されたパラメータシフトを引き起こすために必要とされた累積時間から被加速デバイスＨＣＩ寿命を測定し、
　前記被加速デバイスＨＣＩ寿命と前記負荷バイアスとの間の関数関係を導き出し、
　前記被加速デバイスＨＣＩ寿命と前記負荷バイアスとの間の前記関数関係へ前記ＭＩＳＦＥＴのゲートバイアスを入力すると共に前記ＭＩＳＦＥＴの前記ゲートバイアスに対応する時間を推定することによりＭＩＳＦＥＴのＨＣＩ寿命を予測することを特徴とするＭＩＳＦＥＴの寿命予測方法。」
　
第４　理由１（特許法第３６条第４項第１号及び第６項第１号）について
１．判断
　発明の詳細な説明の記載によれば、本願発明の実施例では、ドレインバイアスの電圧ＶＤと負荷バイアスであるゲートバイアスの電圧ＶＧとを等しくした状態（ＶＤ＝ＶＧ）で、被加速デバイスであるＭＩＳＦＥＴに負荷を与え、被加速デバイス寿命（ＨＣ寿命）の対数をゲートバイアスの電圧ＶＧの関数としてプロットし、その結果に基づいて動作条件に対応するデバイス寿命を予測している（段落００２４、００３１から００３３まで及び図２）。このとき、負荷バイアスであるゲートバイアスの電圧ＶＧは、デバイスの動作電圧より大きくする（具体的には、動作電圧が１．２Ｖのデバイスに対して、１．２＜ＶＧ（Ｖ）＜３とする）のがよいとされている（段落００２３）。実際、図２に示されたプロットからは、１．６≦ＶＧ（Ｖ）≦２．１としたことが読み取れる。そして、このプロットから、動作条件を１．２Ｖとした場合（ＶＧ＝１．２Ｖ、すなわちＶＤ＝１．２Ｖの場合）のデバイス寿命を「８年」と予測している。
　一方、発明の詳細な説明には、本願発明が奏する「高誘電率半導体デバイスの寿命についての予測値を桁違いに正確なものとすることができる」（段落００１５）という効果を説明するために、ＨＣ寿命をドレインバイアスの電圧ＶＤの逆数の関数としてプロットした従来の加速負荷試験の結果が記載されている（段落００３１及び００３４並びに図３）。ここで、図３に示されたプロットは、上記実施例と同じ状態（ＶＤ＝ＶＧ）で行われた測定に基づくものである（段落００３４）。また、図３に示されたプロットからは、０．４５≦１／ＶＤ（Ｖ）≦０．６３としたことが読み取れる。上述のとおりＶＤ＝ＶＧであるから、これは、１．６≦ＶＧ（Ｖ）≦２．２に相当する。そして、このプロットから、動作条件を１．２Ｖとした場合（１／ＶＤ＝０．８３Ｖ−１、すなわちＶＤ＝１．２Ｖの場合）のデバイス寿命を「１００００年」と予測している。
　ところで、実施例においても、従来の加速負荷試験においても、ドレインバイアスの電圧ＶＤと負荷バイアスであるゲートバイアスの電圧ＶＧとは等しくされている（ＶＤ＝ＶＧ）し、その具体的な値も同じような範囲にある。すなわち、実施例においても、従来の加速負荷試験においても、被加速デバイスには同じ電圧が印加されている。印加された電圧が同一であれば、被加速デバイスの振る舞いも同一であると考えられるから、実施例で得られた測定値（例えば、ドレイン電流）と従来の加速負荷試験において得られた測定値とに違いはないはずである。そうすると、実施例でも従来の加速負荷試験でも同じ測定結果が得られることになり、この同じ測定結果から導かれる関数によって予測されるデバイス寿命も同じになるはずである。
　この点について、発明の詳細な説明には、例えば「好ましい実施例に基づいて、ＨＣＩのＮＭＯＳがデバイス寿命へ与える影響は、ドレインバイアスの代わりにゲートバイアスに対する被加速デバイス寿命をプロットすることにより、さらに正確に予測される。」（段落００３９）という記載はあるものの、被加速デバイスに同じ電圧を印加しても、実施例と従来の加速負荷試験とで測定結果が異なる理由は、具体的に説明されていない。
　以上のとおりであるから、被加速デバイスに同じ電圧を印加しているにもかかわらず、本願発明の実施例では予測寿命が８年とされ、従来の加速負荷試験では予測寿命が１００００年とされることの技術的裏付けが依然として不明である。
　
２．請求人の主張について
　請求人（出願人）は、上述の点に関し、原審で通知された拒絶の理由に対する平成２１年２月１７日付け意見書の「（４）記載不備な点について」において、以下のように主張している。
　
「また何故、「好ましい実施例に基づいて、ＨＣＩのＮＭＯＳがデバイス寿命へ与える影響は、ドレインバイアスの代わりにゲートバイアスに対する被加速デバイス寿命をプロットすることにより、さらに正確に予測される」（原明細書段落番号［００３９］）のかについては、原明細書段落番号［００３７］〜［００３８］にかけての記載や、それに対応した図面［図６］を用いて説明しておりますが、その理由は、「電子捕獲は主にゲートバイアスよって推進されることを意味する」からであります。つまり、従来のようなドレインバイアスに対してではなく、電子捕獲を主に推進できるゲートバイアスに対して、被加速デバイス寿命をプロットすれば、デバイス寿命をさらに正確に予測することが可能になります。」
　
　しかし、この主張を参酌しても、ドレインバイアスの電圧ＶＤと負荷バイアスであるゲートバイアスの電圧ＶＧとが等しくされている（ＶＤ＝ＶＧ）状態で、ドレインバイアスの電圧ＶＤに代えてゲートバイアスの電圧ＶＧに対して被加速デバイス寿命をプロットするとデバイス寿命の予測が正確になる理由を理解することができない。
　また、請求人は、当審が通知した拒絶の理由に対する平成２４年６月２５日付け意見書の「（６）記載不備な点について」において、以下のように主張している。下線は、請求人が付したものである。
　
「上述のように、本願の請求項１に係る発明では、『前記ＭＩＳＦＥＴのゲートへ
、当該ＭＩＳＦＥＴの動作電圧よりも大きな
　それに対して、従来の方法と、本願の出願当初図面［図３］に示す結果は、そうした条件の提供を欠いております。
　本願の［図３］に示す従来の方法は、最も厳しい負荷条件とされるＶＧ＝ＶＤの条件下で、ドレインバイアスの逆数１／Ｖｄに対する被加速デバイス寿命をプロットしたもので、プロットされたドレインバイアスの逆数１／Ｖｄの値は０．４５〜０．６３であり、これをゲートへの負荷バイアスに換算するとＶＧ＝約１．６〜２．２Ｖに相当します。
　しかし従来の方法において、被測定デバイスのゲートに印加する負荷バイアスＶＧが、『
ＭＩＳＦＥＴの動作電圧よりも大きな
　
　しかし、以下に述べるとおり、この主張は、図３に示された事項と整合していないから、採用することができない。
　図３に示されたプロットは、請求人も認めているように、負荷バイアスであるゲートバイアスの電圧ＶＧを１．６≦ＶＧ（Ｖ）≦２．２とした場合に相当する。そして、図３に基づいてデバイス寿命を「１００００年」と予測しているのは、プロットから導き出された関係を表す直線を用いて１／ＶＤ＝０．８３Ｖ−１（ＶＤ＝１．２Ｖ）に対応する被加速デバイス寿命を読み取った結果が「１００００年」になるからである。ところで、この「１００００年」という数値は、本願発明の実施例で得られた「８年」という数値と比較されているから、通常の動作条件における予測デバイス寿命であることが明らかである。そうすると、図３に示された従来の加速負荷試験は、負荷バイアスであるゲートバイアスの電圧ＶＧを１．６≦ＶＧ（Ｖ）≦２．２として得たプロットから、ＶＤ＝１．２Ｖに対応する被加速デバイス寿命を読み取り、それを通常の動作条件における予測デバイス寿命としていることになる。
　すなわち、従来の加速負荷試験においても、被加速デバイスのゲートに印加する負荷バイアスＶＧは、被加速デバイスの動作電圧（ＶＤ＝１．２Ｖ）より大きな値（１．６≦ＶＧ（Ｖ）≦２．２）である。
　
３．理由１についてのまとめ
　以上のとおりであるから、発明の詳細な説明の記載からは、本願発明が「高誘電率半導体デバイスの寿命についての予測値を桁違いに正確なものとすることができる」という効果を奏するかどうかが明らかでない。
　したがって、本願の発明の詳細な説明は、当業者が本願発明の実施をすることができる程度に明確かつ十分に記載したものでない。
　
第５　理由２（特許法第２９条第２項）について
１．刊行物、刊行物に記載された事項、引用発明
（１）刊行物
　以下に列挙する刊行物は、いずれも本願の優先日前に頒布された刊行物である。刊行物１及び２は、上記「第２」で述べたとおり、当審が通知した拒絶理由で引用された刊行物であり、刊行物４は、原審で通知された拒絶理由（平成２１年１０月１日付け）で引用された刊行物である。
　
刊行物１（再掲）：
　M. Takayanagi et al., Investigation of Hot Carrier Effects in n-MISFETs with HfSiON Gate Dielectric, Proceedings of IEEE 42nd Annual International Reliability Physics Symposium, 2004, pp. 13-17
　
刊行物２（再掲）：
　藤本昌宏、中島唯之、中野真治、「ｐ＋ポリシリコンゲートｐＭＯＳＦＥＴのＨＣ劣化検討」、電子情報通信学会技術研究報告（信学技報）、２０００年、第１００巻、第４４５号、第７ページから第１２ページまで
　
刊行物４：
　特開２００１−７７１１１号公報
　
（２）刊行物１に記載された事項、引用発明
　刊行物１には、以下の記載がある。なお、原文の引用の後に、当審が作成した日本語訳を記載する。
　
ア．第１３ページ左欄
「ABSTRACT
　This paper reports the hot carrier reliability of n-MISFET with HfSiON gate dielectrics and n+ polysilicon gate electrode. It is found that generation of electron traps is the main cause of device degradation. The worst hot carrier stress condition is found to be Vd=Vg condition rather than the well-known condition of Vg giving maximum substrate current (Isubmax), which is the worst condition for n-MOSFET with conventional SiO2.」
「要約
　この論文では、ＨｆＳｉＯＮゲート誘電体およびｎ＋ポリシリコンゲート電極を備えたｎ−ＭＩＳＦＥＴのホットキャリア信頼性を報告する。電子トラップの生成がデバイス劣化の主要因であることが分かる。最も厳しいホットキャリア負荷条件は、従来のＳｉＯ２を備えたｎ−ＭＯＳＦＥＴにとって最も厳しい条件としてよく知られた最大の基板電流（Ｉｓｕｂｍａｘ）を与えるＶｇの条件ではなく、Ｖｄ＝Ｖｇの条件であることが分かる。」
　
イ．第１３ページ左欄
「Since high-k materials usually shows severe charge trapping, hot carrier degradation mechanism and the worst HC stress condition not need to be exclusively the same as that of n-MOSFET with conventional SiO2.」
「高ｋ材料は、通常、深刻な電荷トラップを示すので、ホットキャリア劣化メカニズム及び最も厳しいＨＣ負荷条件は、従来のＳｉＯ２を備えたｎ−ＭＯＳＦＥＴのものと全く同じでなくてもよい。」
　
ウ．第１４ページ左欄から右欄にかけて
「a) Worst HC Stress Condition
　To investigate the worst HC stress condition, two typical conditions, which are Vd=Vg and Isubmax condition, are applied to Lg=180 nm MISFET for cases of Vd=2.2 V and 2.4 V. In Figure 4, degradation in Id (ΔId/Id0) is shown. …（略）… The large amount of electron trap generation during the stress under Vd=Vg condition is basically unchanged for different Vd bias which results in several orders of magnitude shorter lifetime for Vd=Vg, condition compared to Isubmax condition as shown in Figure 6. Therefore, the worst HC stress condition must be Vd=Vg rather than Isubmax condition for n-MISFET with HfSiON gate dieleceics.」
「ａ）最も厳しいＨＣ負荷条件
　最も厳しいＨＣ負荷条件を調べるために、Ｌｇ＝１８０ｎｍのＭＩＳＦＥＴに対し、Ｖｄ＝２．２Ｖ及び２．４Ｖで、２つの典型的な条件、Ｖｄ＝Ｖｇ及びＩｓｕｂｍａｘ条件を適用する。図４では、Ｉｄの低下（ΔＩｄ／Ｉｄ０）が示されている。…（略）…図６に示されるように、Ｖｄ＝Ｖｇ条件での負荷における大量の電子トラップ生成は、様々なＶｄバイアスに対して基本的に変化せず、その結果、Ｖｄ＝Ｖｇ条件では、寿命がＩｓｕｂｍａｘ条件と比較して数桁短くなる。したがって、最も厳しいＨＣ負荷条件は、ＨｆＳｉＯＮゲート誘電体を備えたｎ−ＭＩＳＦＥＴでは、Ｉｓｕｂｍａｘ条件ではなくＶｄ＝Ｖｇ条件である。」
　
エ．図４
　図４からは、Ｖｄ＝Ｖｇの負荷条件で、負荷時間（stress time）によるＩｄの低下（ΔＩｄ／Ｉｄ０（％）の上昇）を読み取ることができる。
　
オ．図６
　図６からは、Ｉｄが１０％低下することを寿命と定義し、Ｖｄ＝ＶｇのＨＣ負荷条件で、Ｙ軸を寿命の対数とし、Ｘ軸を１／Ｖｄとしてプロットすることにより、寿命の対数と１／Ｖｄとの間の関係が直線として導き出され、そこからｎ−ＭＩＳＦＥＴの寿命を予測できることが読み取れる。
　
　以上の記載を勘案すると、刊行物１には、以下の発明（以下、「引用発明」という。）が記載されている。
　
「ＨｆＳｉＯＮゲート誘電体を備えたｎ−ＭＩＳＦＥＴの寿命予測方法であって、
　前記ｎ−ＭＩＳＦＥＴのホットキャリア劣化をＩｄにより観測するものとし、
　Ｖｄ＝Ｖｇの負荷条件で前記ｎ−ＭＩＳＦＥＴに負荷バイアスを印加し、
　前記負荷バイアスの印加によりＩｄが１０％低下するまでの負荷時間から前記ｎ−ＭＩＳＦＥＴの寿命を求め、
　縦軸を寿命の対数とし、横軸を１／Ｖｄとしてプロットすることにより、寿命の対数と１／Ｖｄとの間の関係が直線として導き出されるｎ−ＭＩＳＦＥＴの寿命予測方法。」
　
（３）刊行物２に記載された事項
　刊行物２の図９には、横軸を負荷バイアスとし、縦軸を被加速デバイス寿命としてプロットしたグラフが示されている。
　
（４）刊行物４に記載された事項
　刊行物４には、以下の記載がある。
　
ア．段落００６３
「【００６３】図１０および図１１は、膜中の電荷トラップの存在にもかかわらず、図６の膜の信頼性を示す。図１０において、ストレス電圧を挿入表に記載する。約１．３Ｖより低い動作電圧では、誘電体ブレイクダウン時間依存性（ＴＤＤＢ）の寿命は１０年以上あると推定され得る。図１１において、ＴＤＤＢの外挿はゲート電圧を関数とした場合の破損までの時間を意味する。動作電圧が１．３Ｖ以下の場合、１０年以上平均寿命が得られ得る。」
　
イ．図１１
　図１１に示されたグラフには、ゲート電圧と寿命との間の関係を表す直線が示されている。そして、この直線は、ゲート電圧を２Ｖ以上にした場合について、ゲート電圧とそれ対応する寿命とをプロットしたものから導き出したものであること、及び、その直線を用いて、プロットに用いたゲート電圧より低い動作電圧（１．３Ｖ以下）における平均寿命が１０年以上と予測されることが読み取れる。
　
２．対比
　本願発明と引用発明とを比較すると、以下のとおりである。
　
　引用発明の「ＨｆＳｉＯＮゲート誘電体を備えたｎ−ＭＩＳＦＥＴ」及び「寿命予測方法」は、それぞれ、本願発明の「７より大きいｋ値を有するゲート誘電体を備えたＭＩＳＦＥＴ」及び「寿命予測方法」に相当する。
　引用発明の「前記ｎ−ＭＩＳＦＥＴのホットキャリア劣化をＩｄにより観測するものとし」と、本願発明の「スレッショルド電圧（Ｖｔ）、リニアトランスコンダクタンス（Ｇ，ｌｉｎ）、飽和トランスコンダクタンス（Ｇｍ，ｓａｔ）、リニアドレイン電流（ＩＤＬＩＮ）および飽和ドレイン電流（ＩＤＳＡＴ）から成る一群から選択された前記ＭＩＳＦＥＴのホットキャリア注入（ＨＣＩ）劣化を観測するためのパラメータを決定し」とは、観測するためのパラメータを決定している点で共通している。
　引用発明の「Ｖｄ＝Ｖｇの負荷条件で前記ｎ−ＭＩＳＦＥＴに負荷バイアスを印加し」は、本願発明の「前記ＭＩＳＦＥＴのゲートへ、…負荷バイアスを印加し、前記ＭＩＳＦＥＴのドレイン電圧を前記負荷バイアスと等しい値に維持し」に相当する。
　引用発明の「前記負荷バイアスの印加によりＩｄが１０％低下する」は、本願発明の「前記負荷バイアスが…パラメータシフトを引き起こす」に相当し、引用発明の「前記ｎ−ＭＩＳＦＥＴの寿命」は、本願発明の「被加速デバイスＨＣＩ寿命」に相当する。したがって、引用発明の「前記負荷バイアスの印加によりＩｄが１０％低下するまでの負荷時間から前記ｎ−ＭＩＳＦＥＴの寿命を求め」は、本願発明の「前記負荷バイアスが…パラメータシフトを引き起こすために必要とされた累積時間から被加速デバイスＨＣＩ寿命を測定し」に相当する。
　引用発明の「縦軸を寿命の対数とし、横軸を１／Ｖｄとしてプロットすることにより、寿命の対数と１／Ｖｄとの間の関係が直線として導き出される」と、本願発明の「前記被加速デバイスＨＣＩ寿命と前記負荷バイアスとの間の関数関係を導き出し、前記被加速デバイスＨＣＩ寿命と前記負荷バイアスとの間の前記関数関係へ前記ＭＩＳＦＥＴのゲートバイアスを入力すると共に前記ＭＩＳＦＥＴの前記ゲートバイアスに対応する時間を推定することによりＭＩＳＦＥＴのＨＣＩ寿命を予測する」とは、被加速デバイスＨＣＩ寿命と負荷バイアスとの関数関係を導き出し、その関数関係に基づいてＭＩＳＦＥＴのＨＣＩ寿命を予測する点で共通している。
　
　以上のことから、本願発明と引用発明とは、
　
「７より大きいｋ値を有するゲート誘電体を備えたＭＩＳＦＥＴの寿命予測方法であって、
　観測するためのパラメータを決定し
　前記ＭＩＳＦＥＴのゲートへ、負荷バイアスを印加し、
　前記ＭＩＳＦＥＴのドレイン電圧を前記負荷バイアスと等しい値に維持し、
　前記負荷バイアスがパラメータシフトを引き起こすために必要とされた累積時間から被加速デバイスＨＣＩ寿命を測定し、
　被加速デバイスＨＣＩ寿命と負荷バイアスとの関数関係を導き出し、その関数関係に基づいてＭＩＳＦＥＴのＨＣＩ寿命を予測するＭＩＳＦＥＴの寿命予測方法。」
　
である点で一致し、以下の点で相違する。
　
（相違点１）
　ホットキャリア注入劣化を観測するためのパラメータの決定に関し、本願発明では、「スレッショルド電圧（Ｖｔ）、リニアトランスコンダクタンス（Ｇ，ｌｉｎ）、飽和トランスコンダクタンス（Ｇｍ，ｓａｔ）、リニアドレイン電流（ＩＤＬＩＮ）および飽和ドレイン電流（ＩＤＳＡＴ）から成る一群から選択」するのに対し、引用発明では、パラメータの選択をしておらず、また、パラメータとしてＩｄを用いてはいるものの、このＩｄがリニアドレイン電流又は飽和ドレイン電流であるのか明らかではない点。
　
（相違点２）
　ＭＩＳＦＥＴのゲートへ印加する負荷バイアスに関し、本願発明では、「ＭＩＳＦＥＴの動作電圧より大きな負荷バイアス」であるのに対し、引用発明では、負荷バイアスとＭＩＳＦＥＴの動作電圧との大小関係が不明である点。
　
（相違点３）
　被加速デバイスＨＣＩ寿命の関数関係に関し、本願発明では、ゲートに印加する負荷バイアスとの関数関係であるのに対し、引用発明では、ドレインに印加するバイアスとの関数関係である点。
　
（相違点４）
　ホットキャリア（ＨＣＩ）寿命の予測に関し、本願発明では、導き出された関数関係へゲートバイアスを入力すると共に前記ゲートバイアスに対応する時間を推定することによりＨＣＩ寿命を予測するのに対し、引用発明では、関数関係として直線を導き出しているものの、ゲートバイアスを入力することで寿命を予測するのか不明である点。
　
３．判断
　相違点についての判断は、以下のとおりである。
　
（１）相違点１について
　ＨＣＩ劣化を観測するためのパラメータとして何を選択するかは、当業者が適宜決定し得る事項であるし、例えば本願の明細書の段落０００５の記載からも裏付けられるように、スレッショルド電圧、リニアトランスコンダクタンス、飽和トランスコンダクタンス、リニアドレイン電流及び飽和ドレイン電流は、劣化のパラメータとして一般的であるから、これらの中からパラメータを選択することは、当業者が容易に思い付くことである。
　
（２）相違点２について
　被測定デバイスの動作電圧より大きな負荷バイアスを印加して被加速デバイス寿命を測定し、その結果から動作電圧における被測定デバイスの寿命を予測することは、例えば刊行物４に記載されているように、周知技術である。したがって、引用発明において、ＭＩＳＦＥＴのゲートへ印加する負荷バイアスをそのＭＩＳＦＥＴの動作電圧より大きなものにすることは、当業者が容易に思い付くことである。
　
（３）相違点３及び４について
　相違点３及び４について、併せて検討する。
　被加速デバイスの寿命の予測は、最も厳しい負荷条件で行うのが通常であるところ、引用発明では、ＭＩＳＦＥＴに対する最も厳しい負荷条件をＶｄ＝Ｖｇとしており、この負荷条件のもとでＭＩＳＦＥＴの寿命と負荷バイアスとの関数関係を導き出している。そして、ＭＩＳＦＥＴのドレインの電圧となるＶｄとゲートの電圧となるＶｇとは同一であるから、引用発明においてＭＩＳＦＥＴの寿命と負荷バイアスとの関数関係を導き出す際、負荷バイアスであるＶｄをプロットすることは、負荷バイアスとしてＶｇをプロットすることと違いがない。
　また、寿命を予測する際、関数関係を導き出すために用いた負荷バイアスの値を入力するとともに、この値に対応する時間を推定することは、通常行われることである。
　さらに、引用発明では、前記プロットにおいて、横軸を負荷バイアスの逆数としているが、横軸を負荷バイアスとすることも周知技術である（例えば、刊行物２の図９）から、横軸を負荷バイアスとしてプロットすることは当業者が適宜行い得る設計的事項である。
　そうすると、引用発明において、寿命との関数関係を導き出す際、横軸をＶｇとしてプロットし、導き出した関数関係にＶｇを入力すると共に前記Ｖｇに対応する時間を推定することにより寿命を予測することは、当業者が容易に思い付くことである。
　
４．理由２についてのまとめ
　以上のとおりであるから、本願発明は、刊行物１に記載された発明（引用発明）と例えば刊行物２及び４のそれぞれに記載された周知技術とに基づいて、当業者が容易に発明をすることができたものである。
　
第６　むすび
　本願の発明の詳細な説明の記載は、当業者が本願の発明の実施をすることができる程度に明確かつ十分に記載したものでないから、特許法第３６条第４項第１号の要件を満たしていない。
　また、本願発明は、刊行物１に記載された発明と例えば刊行物２及び４のそれぞれに記載された周知技術とに基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、他の請求項に係る発明について審理するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。