(57)【要約】画像用ＡＤＣの前段に挿入される増幅回路を含む半導体集積回路において、抵抗やコンデンサのような受動素子を追加することなく増幅回路の周波数帯域又は増幅率を可変とし、さらに、周波数帯域を狭くする際に増幅回路の消費電力を低減する。この半導体集積回路は、入出力が並列に接続された複数の増幅回路（Ａ１〜ＡＮ）と、制御信号に従って、複数の増幅回路（Ａ１〜ＡＮ）の内の選択された増幅回路を活性化する選択回路（ＳＷ１〜ＳＷＮ）とを含む。
2003084059.tif 000002
【特許請求の範囲】
【請求項１】
入出力が並列に接続された複数の増幅回路（Ａ１〜ＡＮ）と、
制御信号に従って、前記複数の増幅回路（Ａ１〜ＡＮ）の内の選択された増幅回路を活性化する選択回路（ＳＷ１〜ＳＷＮ）と、
を具備する半導体集積回路。
【請求項２】
前記複数の増幅回路（Ａ１〜ＡＮ）の各々が、負帰還の掛けられた差動増幅器である、請求項１記載の半導体集積回路。
【請求項３】
前記選択回路（ＳＷ１〜ＳＷＮ）を制御する制御回路（２）をさらに具備する請求項１記載の半導体集積回路。
【請求項４】
前記複数の増幅回路の出力信号が供給されるアナログ／ディジタル変換回路（３）をさらに具備する請求項１記載の半導体集積回路。
【請求項５】
入出力が並列に接続された複数の第１の増幅回路（Ａ１〜ＡＮ）と、
前記複数の第１の増幅回路（Ａ１〜ＡＮ）の出力信号を増幅する第２の増幅回路（Ｂ１）と、
制御信号に従って、前記複数の第１の増幅回路（Ａ１〜ＡＮ）の内の選択された増幅回路を活性化する選択回路（ＳＷ１〜ＳＷＮ）と、
を具備する半導体集積回路。
【請求項６】
前記第２の増幅回路（Ｂ１）が、反転増幅回路である、請求項５記載の半導体集積回路。
【請求項７】
前記複数の第１の増幅回路（Ａ１〜ＡＮ）の出力と前記第２の増幅回路（Ｂ１）の出力との間に接続された容量（ＣＣ）をさらに具備する請求項５記載の半導体集積回路。
【請求項８】
前記第２の増幅回路（Ｂ１）の出力から前記複数の第１の増幅回路（Ａ１〜ＡＮ）に負帰還を掛ける負帰還回路（Ｒ１、Ｒ２）をさらに具備する請求項５記載の半導体集積回路。
【請求項９】
前記選択回路（ＳＷ１〜ＳＷＮ）を制御する制御回路（２）をさらに具備する請求項５記載の半導体集積回路。
【請求項１０】
前記制御回路（２）が、前記負帰還回路（Ｒ１、Ｒ２）における帰還量を制御する、請求項９記載の半導体集積回路。
【請求項１１】
前記第２の増幅回路（Ｂ１）の出力信号が供給されるアナログ／ディジタル変換回路（３）をさらに具備する請求項５記載の半導体集積回路。
【発明の詳細な説明】
技術分野
本発明は、一般に、アナログ増幅回路を含む半導体集積回路に関し、特に、アナログ画像信号をディジタル画像信号に変換する画像用ＡＤＣ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ：アナログ／ディジタル変換回路）の前段に置かれる画像用増幅回路を含む半導体集積回路に関する。
背景技術
一般に、アナログ画像信号をディジタル画像信号に変換する画像用ＡＤＣの前段には、増幅率が可変な増幅回路を挿入し、アナログ画像信号のレベルをＡＤＣにとって最適なレベルとなるように調整することが行われている。
また、アナログ信号をディジタル信号に変換する際に、サンプリング周波数の半分よりも高い周波数を有するアナログ信号がＡＤＣに入力されると、折り返し雑音を生じさせてしまう。従って、アナログ信号から不要な高周波成分を取り除くために、ＡＤＣの前段にＬＰＦ（ローパスフィルタ）を挿入する必要がある。しかしながら、アナログ画像信号としては、ＮＴＳＣテレビジョン信号のような周波数帯域の狭い信号から、ＵＸＧＡ（解像度：１６００本×１２００本）やＱＸＧＡ（解像度：２０４８本×１５３６本）といった広帯域の信号まで幅広く存在する。そのような周波数帯域の異なるアナログ画像信号に対応するためには、ＬＰＦのカットオフ周波数を可変にしなければならない。
以上のことから、画像用ＡＤＣの前段には、増幅率が可変な増幅回路と、カットオフ周波数が可変なＬＰＦとを挿入することが行われている。あるいは、周波数帯域及び増幅率が可変な増幅回路が用いられる。
まず、カットオフ周波数が可変なＬＰＦとして動作する従来の増幅回路の例について説明する。
図４Ａ及び４Ｂは、ＣＭＯＳトランジスタを用いた１段構成の差動増幅回路を示す回路図である。この差動増幅回路は、図４Ａに示すように、Ｐチャネルトランジスタの差動ペアを用いて構成されている。図４Ｂは、これをシンボル化して表したものである。ここで、差動ペアを構成するＰチャネルトランジスタの相互コンダクタンスｇｍ０は、定数Ｋｐを用いて、次式により表される。
2003084059.tif 000003
この差動増幅回路を用いて周波数帯域が可変な増幅回路を実現するためには、図５に示すように、直列抵抗Ｒ又は負荷容量ＣＬを可変にするか、又は、図４Ａに示すバイアス電流ＩＢを可変にすることが考えられる。
しかしながら、直列抵抗Ｒ又は負荷容量ＣＬを可変にする場合には、半導体集積回路において比較的大きな面積を占める受動素子を追加する必要があり、チップ面積が増大してしまうという問題がある。また、周波数帯域を狭くするために直列抵抗Ｒや負荷容量ＣＬの値を増加させても、増幅回路において消費される電流を減少させることはできない。
一方、バイアス電流ＩＢを可変にする場合には、周波数帯域を狭くするためにバイアス電流ＩＢを減少させて相互コンダクタンスｇｍ０を小さくすると、増幅回路において消費される電流を減少させることができる。しかしながら、バイアス電流ＩＢを可変にすると、個々のトランジスタに定常的に流れる電流値が変化するため、増幅回路が最適に動作する電圧範囲が大きく変化してしまう。
次に、周波数帯域及び増幅率が可変な従来の増幅回路の例について説明する。
図６Ａ及び６Ｂは、ＣＭＯＳトランジスタを用いた２段構成の増幅回路を示す回路図である。図６Ａに示すように、この増幅回路は、第１段目が差動増幅回路になっており、第２段目がソース接地増幅回路になっている。図６Ｂは、これをシンボル化して表したものである。この増幅回路の周波数帯域は、位相補償用の容量ＣＣを用いて、ｇｍ０／ＣＣにより表される。
図７は、図６Ａ及び６Ｂに示す２段増幅回路を用いて、カットオフ周波数及び増幅率が可変な増幅回路を構成した例を示している。図７に示すように、抵抗Ｒ１１及びＲ１２を負帰還回路として追加することにより、任意の増幅率を得ることができる。また、直列抵抗Ｒ及び負荷容量ＣＬにより、ＣＲ型のＬＰＦを構成している。直列抵抗Ｒ又は負荷容量ＣＬを可変にしてＬＰＦのカットオフ周波数を可変にすることにより、増幅回路の周波数帯域を変更することができる。あるいは、バイアス電流ＩＢを可変にすること等により、増幅回路の周波数帯域を変更しても良い。
しかしながら、図７に示す増幅回路においても、直列抵抗Ｒや負荷容量ＣＬを可変にする場合には受動素子を追加する必要があり、チップ面積が増大してしまう。また、周波数帯域を狭くするために直列抵抗Ｒや負荷容量ＣＬの値を増加させても、増幅回路において消費される電流を減少させることはできない。
一方、周波数帯域を狭くするためにバイアス電流ＩＢを減少させて相互コンダクタンスｇｍ０を小さくすると、増幅回路において消費される電流を減少させることができる。しかしながら、バイアス電流ＩＢを可変にすると、個々のトランジスタに定常的に流れる電流値が変化するため、増幅回路が最適に動作する電圧範囲が大きく変化してしまう。
発明の開示
そこで、上記の点に鑑み、本発明は、画像用ＡＤＣの前段に挿入される増幅回路を含む半導体集積回路において、抵抗やコンデンサのような受動素子を追加することなく増幅回路の周波数帯域又は増幅率を可変とし、さらに、周波数帯域を狭くする際に増幅回路の消費電力を低減することを目的とする。
以上の課題を解決するため、本発明の第１の実施形態に係る半導体集積回路は、入出力が並列に接続された複数の増幅回路と、制御信号に従って、複数の増幅回路の内の選択された増幅回路を活性化する選択回路とを具備する。
また、本発明の第２の実施形態に係る半導体集積回路は、入出力が並列に接続された複数の第１の増幅回路と、複数の第１の増幅回路の出力信号を増幅する第２の増幅回路と、制御信号に従って、複数の第１の増幅回路の内の選択された増幅回路を活性化する選択回路とを具備する。
本発明によれば、複数の差動増幅回路を並列に配置し、それぞれの差動増幅回路に供給されるバイアスを選択回路により切り換えるので、抵抗やコンデンサのような受動素子を追加することなく、増幅回路の周波数帯域又は増幅率を可変とすることができる。また、周波数帯域を狭くする際に、増幅回路において消費される電力を低減することができる。
発明を実施するための最良の形態
まず、本発明の第１の実施形態について説明する。
図１は、本発明の第１の実施形態に係る半導体集積回路の構成を示す回路図である。この半導体集積回路に含まれている増幅回路は、周波数帯域が可変となっている。
図１に示すように、この半導体集積回路は、可変帯域増幅回路１と、負荷容量ＣＬ２と、制御回路２と、画像用ＡＤＣ３とを含んでいる。可変帯域増幅回路１は、並列に接続された複数（Ｎ個とする）の差動増幅回路Ａ１、Ａ２、・・・、ＡＮと、これらの差動増幅回路Ａ１、Ａ２、・・・、ＡＮにそれぞれ接続された複数のスイッチＳＷ１、ＳＷ２、・・・、ＳＷＮと、負荷容量ＣＬ１と、バイアス電位ＶＢを発生するバイアス電圧源とを有している。バイアス電圧源は、差動増幅回路Ａ１、Ａ２、・・・、ＡＮの内の選択されたものにバイアス電位ＶＢを供給する。ここで、負荷容量ＣＬ１は、主に差動増幅回路Ａ１、Ａ２、・・・、ＡＮの出力容量の合計であり、負荷容量ＣＬ２は、可変帯域増幅回路１の出力に接続される回路の入力容量や配線容量の合計である。
スイッチＳＷ１、ＳＷ２、・・・、ＳＷＮは、制御回路２から供給される制御信号Ｃ１、Ｃ２、・・・、ＣＮに従って、バイアス電圧源が発生するバイアス電位ＶＢと接地電位との内の一方をそれぞれの差動増幅回路に接続する。これにより、差動増幅回路Ａ１、Ａ２、・・・、ＡＮの内の選択されたものが活性化される。活性化された差動増幅回路から出力される電流は加算され、可変帯域増幅回路１の出力に出力電圧が発生する。この出力電圧は、画像用ＡＤＣ３に入力される。
可変帯域増幅回路１において、Ｎ個の差動増幅回路Ａ１、Ａ２、・・・、ＡＮの内の動作している差動増幅回路の数をｉ個とすると、相互コンダクタンスｇｍは、次式によって表される。
ｇｍ＝ｇｍ０（ｉ／Ｎ）
ここで、ｇｍ０は、全ての差動増幅回路が動作している場合における差動増幅回路全体の相互コンダクタンスを表している。
このように、可変帯域増幅回路１の相互コンダクタンスｇｍが変化すると、相互コンダクタンスｇｍと負荷容量ＣＬ１＋ＣＬ２とによって決定される周波数帯域が変化することになる。その周波数帯域は、ｇｍ／（ＣＬ１＋ＣＬ２）に比例する。一方、増幅率は、各々の差動増幅回路に負帰還が掛けられているため、ほぼ一定である。
ここで、バイアス電位ＶＢは、差動増幅回路Ａ１、Ａ２、・・・、ＡＮの各トランジスタに適したバイアス電流を流すように設定されているので、スイッチＳＷ１、ＳＷ２、・・・、ＳＷＮによってバイアス電流をオン又はオフに切り替えても、動作している差動増幅回路は、常に適切なバイアス電流によって動作する。また、動作している差動増幅回路は、動作していない差動増幅回路による影響を受けることはない。さらに、個々の差動増幅回路Ａ１、Ａ２、・・・、ＡＮにおいて消費される電流は、その周波数帯域に比例するので、差動増幅回路の周波数帯域を狭くする場合には消費電流が低減される。また、周波数帯域を可変にするために抵抗やコンデンサといった半導体集積回路上で大きな面積を占める受動素子を追加しなくても良いため、チップ面積を小さくできる。
次に、本発明の第２に実施形態について説明する。図２は、本発明の第２の実施形態に係る半導体集積回路の構成を示す回路図である。本実施形態に係る半導体集積回路に含まれている増幅回路は、周波数帯域及び増幅率が可変となっている。
図２に示すように、この半導体集積回路は、可変増幅率可変帯域増幅回路４と、制御回路２と、画像用ＡＤＣ３とを含んでいる。可変増幅率可変帯域増幅回路４は、並列に接続された複数（Ｎ個とする）の差動増幅回路Ａ１、Ａ２、・・・、ＡＮと、これらの差動増幅回路Ａ１、Ａ２、・・・、ＡＮにそれぞれ接続された複数のスイッチＳＷ１、ＳＷ２、・・・、ＳＷＮと、差動増幅回路Ａ１、Ａ２、・・・、ＡＮの出力信号を増幅するソース接地増幅回路Ｂ１とを有している。
また、可変増幅率可変帯域増幅回路４は、負帰還回路を形成する可変抵抗Ｒ１及びＲ２と、バイアス電位ＶＢを発生するバイアス電圧源とを有している。可変抵抗は、例えば、図３に示すように、複数の抵抗ＲＡ、ＲＢ、ＲＣと複数のスイッチＳＷＢ、ＳＷＣ等によって構成することができる。即ち、並列に接続される抵抗の数をスイッチによって切り換えることにより、全体の抵抗値が変更される。再び図２を参照すると、バイアス電圧源は、差動増幅回路Ａ１、Ａ２、・・・、ＡＮの内の選択されたものにバイアス電位ＶＢを供給すると共に、ソース接地増幅回路Ｂ１にバイアス電位ＶＢを供給する。
第１の実施形態におけるのと同様に、スイッチＳＷ１、ＳＷ２、・・・、ＳＷＮは、制御回路２から供給される制御信号Ｃ１、Ｃ２、・・・、ＣＮに従って、バイアス電圧源が発生するバイアス電位ＶＢと接地電位との内の一方をそれぞれの差動増幅回路に接続する。これにより、差動増幅回路Ａ１、Ａ２、・・・、ＡＮの内の選択されたものが活性化される。活性化された差動増幅回路から出力される電流は加算され、出力電圧が発生する。この出力電圧は、ソース接地増幅回路Ｂ１に入力される。
可変増幅率可変帯域増幅回路４において、Ｎ個の差動増幅回路Ａ１、Ａ２、・・・、ＡＮの内の動作している差動増幅回路の数をｉ個とすると、相互コンダクタンスｇｍは、次式によって与えられる。
ｇｍ＝ｇｍ０（ｉ／Ｎ）・ｇｍ１
ここで、ｇｍ０は、全ての差動増幅回路が動作している場合における差動増幅回路全体の相互コンダクタンスを表し、ｇｍ１は、ソース接地増幅回路の相互コンダクタンスを表している。
このように、可変増幅率可変帯域増幅回路４の相互コンダクタンスｇｍが変化すると、相互コンダクタンスｇｍと位相補償用コンデンサの容量ＣＣとによって決定される周波数帯域が変化することになる。一方、増幅率は、負帰還回路の可変抵抗Ｒ１及びＲ２の値によって決定される。これらの値は、制御回路２によって制御される。
図２に示すように、出力負荷として可変抵抗Ｒ１及びＲ２のように電流を流す素子が接続されている場合には、出力段のソース接地増幅回路Ｂ１には、帯域設定によらず常に一定のバイアス電位ＶＢを与えて、出力段のバイアス条件が変動しないようにする。ここで、出力段の相互コンダクタンスｇｍ１は、周波数帯域とゲインとの積（ゲイン・バンド幅積）にほとんど影響を与えない。一方、第１の実施形態におけるように、出力の負荷が容量性の負荷のみの場合には、ソース接地増幅回路Ｂ１を省略し、差動増幅回路Ａ１、Ａ２、・・・、ＡＮの出力を容量性の負荷に接続できる。
以上述べた様に、本発明によれば、抵抗やコンデンサのような受動素子を追加することなく、増幅回路の周波数帯域又は増幅率を可変とすることができる。これより、チップ面積の増加を抑制し、半導体集積回路を高集積化することが可能となる。また、周波数帯域を狭くする際に、増幅回路において消費される電力を低減することができる。
産業上の利用可能性
本発明は、画像データ及び音声データを伝送する画像機器やコンピュータ等において利用することが可能である。
【図面の簡単な説明】
本発明の利点及び特徴は、以下の詳細な説明と図面とを関連させて考察すれば明らかになる。これらの図面において、同じ参照番号は同じ構成要素を指している。
図１は、本発明の第１の実施形態に係る半導体集積回路の構成を示す回路図である。
図２は、本発明の第２の実施形態に係る半導体集積回路の構成を示す回路図である。
図３は、図２に示す可変抵抗の構成例を示す回路図である。
図４Ａ及び４Ｂは、ＣＭＯＳトランジスタを用いた１段構成の差動増幅回路を示す回路図である。
図５は、周波数帯域が可変な従来の増幅回路を示す回路図である。
図６Ａ及び６Ｂは、ＣＭＯＳトランジスタを用いた２段構成の増幅回路を示す回路図である。
図７は、周波数帯域及び増幅率が可変な従来の増幅回路を示す回路図である。
【図１】
2003084059.tif 000004
【図２】
2003084059.tif 000005
【図３】
2003084059.tif 000006
【図４Ａ】
2003084059.tif 000007
【図４Ｂ】
2003084059.tif 000008
【図５】
2003084059.tif 000009
【図６Ａ】
2003084059.tif 000010
【図６Ｂ】
2003084059.tif 000011
【図７】
2003084059.tif 000012
【国際調査報告】
2003084059.tif 000013
2003084059.tif 000014
2003084059.tif 000015
2003084059.tif 000016