【事件の表示】
　特願２００６−２３３２６６「液晶表示装置及びその駆動方法」拒絶査定不服審判事件〔平成１９年　３月１５日出願公開、特開２００７−　６５６７０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯　
　本願は、平成１８年８月３０日（パリ条約による優先権主張２００５年８月３１日、韓国））の出願であって、平成２２年７月２０日、同年１１月１５日及び平成２３年３月１０日に手続補正がなされ、平成２３年３月１０日付け手続補正が同年７月２２日付けで却下されるとともに同日付けで拒絶査定がなされ、これに対して、同年１１月２５日に拒絶査定不服審判請求がなされると同時に手続補正がなされ、当審において、平成２５年１月３１日付けで拒絶の理由（以下「当審拒絶理由」という。）が通知されたものである。
　なお、請求人は、当審における平成２４年４月２４日付け審尋に対して同年７月２４日に回答書を提出し、当審拒絶理由に対して平成２５年５月２日に意見書を提出している。
　
２　本願発明
　本願の請求項１ないし４に係る発明は、平成２３年１１月２５日付けで補正された特許請求の範囲の請求項１ないし４に記載された事項によりそれぞれ特定されるものであるところ、その請求項１に記載の「前記第３レベルグループのうちの１つ」は「前記第３レベルグループのレベル電圧のうちの１つ」の明らかな誤記であるので、請求項１に係る発明は、平成２３年１１月２５日付け補正後の明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１の記載のうち上記誤記を訂正したとおりの次のものと認める（下線は審決で付した。以下同じ）。
　
「ソースデータ信号を信号処理して、ｎより多いｎ＋ｋビットを有する拡張データ信号を出力するデータ処理部と、
　前記データ処理部からの拡張データ信号をディザリング処理して前記多数のｎビットフレームデータ信号を出力するディザリング部であって、前記ディザリング部は、前記拡張データ信号のｋ個の下位ビットを切断し、前記ｋ個の下位ビットの切断を空間的及び／または時間的に補償するために、多数のｎビットフレームデータ信号を生成する、ディザリング部と、
　現在フレームと以前フレームの前記多数のｎビットフレームデータ信号を比較してオーバードライビングデータ信号を出力するオーバードライビングデータ生成部と、
　共通電圧を基準に２ｎ＋１個の、相互に対称となる正極性レベル電圧と負極性レベル電圧とを含むレベル電圧を生成し、前記生成されたレベル電圧のうちの前記オーバードライビングデータ信号に対応するレベル電圧を出力するデータ駆動ＩＣと、
　前記レベル電圧のうち、出力された１つが印加される画素を有する液晶パネルとを含み、
　前記ｎは９であり、前記生成されたレベル電圧は、レベル順に第１ないし第３レベルグループに分けられて、該第１レベルグループは、前記生成されたレベル電圧の７６９番目ないし１０２４番目のレベル電圧（７６８Ｇ〜１０２３Ｇ）を含み、該第２レベルグループは、前記生成されたレベル電圧の２５７番目ないし７６８番目のレベル電圧（２５６Ｇ〜７６７Ｇ）を含み、該第３レベルグループは、前記生成されたレベル電圧の１番目ないし２５６番目のレベル電圧（０Ｇ〜２５５Ｇ）を含み、
　前記データ駆動ＩＣから出力されるレベル電圧は、前記第１レベルグループのレベル電圧のうちの１つと、前記第３レベルグループのレベル電圧のうちの１つと、前記第２レベルグループのレベル電圧の全てとを含み、
　前記第１レベルグループのレベル電圧のうちの１つは、最高階調レベルのためのオーバードライビングデータ電圧として使用され、前記第３レベルグループの
レベル電圧の
　
３　刊行物の記載事項
　当審拒絶理由に引用した「本願の優先日前に頒布された刊行物である特開２００２−３５１４０９号公報（以下「引用例」という。）」には、図とともに以下の事項が記載されている。
（１）「【００１８】
【発明の実施の形態】以下、添付する図面を用いて、本実施の形態を詳細に説明する。図１は、本実施の形態が適用された液晶表示装置の一実施形態を示す構成図である。図１に示す液晶表示装置では、
液晶セルコントロール回路１と
液晶セル２によって液晶モジュール
を形成している
液晶セルコントロール回路１では、システム側のグラフィックスコントローラＬＳＩ
からビデオインターフェイス
３を介してＲＧＢビデオデータ（ビデオ信号）や制御信号、ＤＣ電源がＬＣＤコントローラ４に入力され
液晶セル２は、
ＴＮ
モードのＴＦＴ液晶である
【００１９】
ＤＣ−ＤＣコンバータ５は、供給されたＤＣ電源から液晶セルコントロール回路１にて必要な各種ＤＣ電源電圧を作り出し、ゲートドライバ６やソースドライバ７、バックライト用の蛍光管
等に供給し
ＬＣＤコントローラ４は、ビデオＩ/Ｆ３から受け取った信号を処理してゲートドライバ６やソースドライバ７に処理結果を供給して
ＬＣＤコントローラ４とソースドライバ７との間には、オーバードライブコントローラ１０が介在している
ソースドライバ７は、液晶セル２上にマトリックス状に並んだＴＦＴ配列において、ＴＦＴの水平方向（Ｘ方向）に並んだ各ソース電極に印加する電圧を出力して
ゲートドライバ６は、同じくＴＦＴの垂直方向（Ｙ方向）に並んだ各ゲート電極に印加する電圧を出力している。このゲートドライバ６およびソースドライバ７は共に複数個のＩＣで構成されており、例えばソースドライバ７は、ＬＳＩのチップである複数のソースドライバＩＣ８を備えて
【００２０】この
ソースドライバ７の耐圧
ノートＰＣではＦＲＣ（Frame Rate Control）なしで６４階調（６ビット）ドライバを用いており、ノートＰＣではＴＮモードにて５Ｖ駆動が一般的である。ＬＣＤモニタはＩＰＳ（In-plane Switching：横電界）モードが一般的で、１５Ｖ程度の耐圧である２５６階調（８ビット）ドライバを用い、ドット反転駆動により、その半分の７.５Ｖまでを用いている。このＩＰＳ用のソースドライバ７をＴＮ用に用いることは可能であり、かかる場合には、５Ｖ以上の高電圧域をオーバードライブに使用することができる
【００２１】
液晶セル２を構成するＴＦＴ−ＬＣＤは、
応答速度が遅い
原因として
積算応答の問題、液晶が粘性流体である問題等
【００２２】この積算応答とは、
１回の充放電では目標とする点に到達せず、複数フレームにまたがる電圧印加の累積として目標階調に漸近
【００２３】図２は、上述したジグザグ動作によって目標キャパシタンスに達する特性を説明するための図である。横軸は電圧、縦軸はキャパシタンス（静電容量）であり、輝度−電圧対応曲線とキャパシタンス−電圧対応曲線とが示されている。図に示すキャパシタンスの初期値から第１回目の目標輝度の電圧を与えると、その画素が選択されていない１リフレッシュサイクルの時間に、Ｃ・Ｖ＝Ｑ（Ｑは一定）の反比例曲線上を移動してキャパシタンス−電圧対応曲線の第１回目の位置にキャパシタンスが到達する。同様に、第２回目の目標輝度の電圧、第３回目の目標輝度の電圧と電圧を印加することによって、輝度は、輝度初期値から段階的に目標輝度に達する様子が理解できる。
【００２４】また、液晶は、粘性流体であるのでそれ自体変位速度も遅い。例えばＴＮモードでは、遷移時に液晶分子が３次元内でθとφの両方の自由度で乱れることから、θの平均値的状態を表すキャパシタンスに対して、θとφ両方の影響を受ける輝度は遷移が遅れる。即ち、変化中の輝度曲線は、定常状態における輝度曲線から外れており、出発地点での状態に強く依存してしまう。この遅延は解析的には解けないことから、厳密には、シミュレーションで求めることになる。尚、ＴＮモードで垂直方向に対する配向ベクトルの傾き角度をθ、水平方向での角度をφとしている。ＩＰＳモードでもガラス基板に垂直な方向をθ、水平な方向をφとする。
【００２５】次に、電荷リークの問題であるが、液晶は、１フレーム時間内に画素から有意な電荷リークがあると、静的に同じ階調を表示している場合にはフリッカ（画面のちらつき）現象が生じる。また、階調変化があった場合にはＯＮ遷移については遅れ要因となり、fullＯＦＦ（白、０Ｖ）以外へのＯＦＦ遷移については加速要因となる。電荷リークは、バックライト輝度、反転極性に依存し、データ線との寄生容量もまたリークに関係する。リークの影響は、Ｃ・Ｖ＝Ｑ（一定）のＱをリーク量で加減することで、オーバードライブに取り込むことが可能である。また、反転極性によってリーク量が大きく異なる場合、オーバードライブの仕組みをそのまま当てはめれば、静的表示の場合にも反転極性に応じて駆動電圧を変えることができ、フリッカを軽減させることができる。
【００２６】これらの問題を踏まえて、本実施の形態では、
オーバードライブコントローラ１０をＬＣＤコントローラ４からの画素値のストリームに介在させ、ソースドライバ７にオーバードライブで修飾した画素値を渡すように構成し
「オーバードライブ」とは、目標階調を表示する場合に印加する電圧に対し、出発階調として目標電圧よりも行き過ぎた電圧を与えるものであり、＋（プラス）方向への過剰の場合と、−（マイナス）方向（０Ｖ方向）への過剰の場合
【００２７】図３は、オーバードライブ電圧を印加した場合の特性を説明するための図であり、後述するオーバードライブの最も単純な第１のケースで適用される液晶の特性を示している。図２と同様に、横軸は電圧、縦軸はキャパシタンスであり、輝度−電圧対応曲線とキャパシタンス−電圧対応曲線とが示されている。ここでは、＋方向への過剰の場合を例に示している。図に示すキャパシタンス初期値から、目標輝度の電圧に過剰電圧を加えたオーバードライブ電圧を与えると、Ｃ・Ｖ＝Ｑ（一定）の反比例曲線上を移動してキャパシタンス−電圧対応曲線の目標位置にキャパシタンスが到達する。その結果、輝度は、輝度初期値から輝度−電圧対応曲線における目標輝度に達することができる。尚、オーバードライブ印加電圧は、出発時点での画素液晶の状態に依存している。
【００２８】精度の高いオーバードライブを実現するためには、現状よりも多い階調ビット数のソースドライバ７を選ぶことや、現状とは異なる電圧をソースドライバ７において用いることが挙げられる。このオーバードライブコントローラ１０に入力される画素値は、ガンマ補正された輝度値と考えることができる。もっとも輝度値そのものではなく、階調を示すインデックス値であっても構わない。また、出力される画素値は、各画素に印加されるべき電圧値である。ソースドライバ７がデジタル入力型であれば、電圧を指し示す値が出力される画素値となる。
【００２９】図４は、本実施の形態が適用される
オーバードライブコントローラ１０
目標輝度と現時点のキャパシタンス値とから、その画素に今回印加すべきオーバードライブ電圧（供給電圧）を算出するオーバードライブ電圧算出部１１、１フレーム後のキャパシタンス値を予測するキャパシタンス予測部１２、キャパシタンス予測部１２により予測された１フレーム後のキャパシタンス値を格納するフレームバッファ１３を備え
【００３０】図５は、図４に示したオーバードライブコントローラ１０の処理を示すフローチャートである。まず、
オーバードライブ電圧算出部１１には、今回表示すべき輝度、即ち１リフレッシュサイクル後の目標輝度が入力される（ステップ１０１）
オーバードライブ電圧算出部１１は、フレームバッファ１３に格納されている前回（１リフレッシュサイクル前）のキャパシタンス値を読み出して、今回印加すべきオーバードライブ電圧を算出
ステップ１０２
キャパシタンス予測部１２では、フレームバッファ１３から読み出した現時点のキャパシタンス値（前回予測したキャパシタンス値）の画素に対して、そのオーバードライブ電圧を印加した場合に、１リフレッシュサイクル後にその画素が到達するキャパシタンス値の予測
ステップ１０３
予測された予測キャパシタンス値はフレームバッファ１３に格納され
ステップ１０４
このフレームバッファ１３に格納されるキャパシタンス値は、１リフレッシュサイクル後にあたる現時点の画素におけるキャパシタンス値として、オーバードライブ電圧算出部１１およびキャパシタンス予測部１２にて用いられ
【００３１】
印加する電圧として
静的印加電圧では使われていない０Ｖ〜２Ｖや３〜５Ｖ、および５Ｖを超える電圧領域（超過電圧域）も用い
オーバードライブ駆動においては、表示すべき階調に対応する静的印加電圧が到達すべき目標電圧となる
【００３２】図６は、５μｍギャップＴＮモード液晶について、
現在のキャパシタンス値から今回印加すべきオーバードライブ電圧を求めるための値
シミュレーションにより求めた
オーバードライブ電圧算出部１１に設けられ、
オーバードライブ電圧算出部１１にて補間のための基準データとして用いられる
そのＬＣＤに固有のパラメータであり、オーバードライブコントローラ１０が備える所定の不揮発性メモリ
に格納され
【００３３】図６では、キャパシタンスに対する目安として、第１列目と第１行目に、それぞれ定常（静的）状態のときに対応する階調レベルが記されている。一般に、現時点のキャパシタンスがこの階調レベルに対応する場合は稀であり、実際のオーバードライブ電圧の算出は補間によって行なわれる。単純な線形補間でほぼ満足すべき結果が得られる。尚、第１列目で１.２Ｖ〜２.０Ｖと電圧で記述してある部分を設け、９階調よりも細かい精度で閾値近辺の補間をできるように構成している。
【００３４】図７は、あるキャパシタンス値の画素に対して１フレーム後のキャパシタンス値を算出するための図表である。ここでは、あるキャパシタンス値の画素に対してゲート選択時間（ここでは２１.７μｓにてシミュレーションしたとき）にある電圧をかけた場合、その画素は１６.７ｍｓ後にどのようなキャパシタンス値になっているかが示されている。これらの情報は、図４に示したキャパシタンス予測部１２に設けられ、このキャパシタンス予測部１２にて用いられるものである。図７に示すような図表の値は、そのＬＣＤに固有のパラメータであり、オーバードライブコントローラ１０が備える所定の不揮発性メモリ（図示せず）に格納される。
【００３５】図７では、図６に示した図表と同様に、第１列目に出発時点での容量（キャパシタンス）、第１行目に印加する電圧が示されており、図表中には、１６.７ｍｓ後に予測されるキャパシタンス値が示されている。一般に、現時点のキャパシタンスが第１列目に示したキャパシタンスに一致していることはなく、実際の算出は補間によって行なわれる。ここでは、キャパシタンスの範囲も印加電圧の範囲も、静的に定義された階調範囲より外側まで含んでいる。
【００３６】図６および図７に示す図表は、定常（静的）状態から遷移するデータをもとに構成されている。キャパシタンス以外のパラメータを出発時点での状態を表すパラメータに採用すると、非定常（動的）状態からの遷移では定常状態からの遷移で求めた値を用いることができず、その履歴に応じて表の値を入れ替えなければならない。しかしながら、本実施の形態では、
キャパシタンスを出発時パラメータに採用して
【００３７】尚、かかる例の場合、キャパシタンスは５.５〜１３.５程度で変動するので、
フレームバッファ１３には、ＲＧＢ各画素について１０ビット程度で記憶し
【００３８】次に、最も単純な第１のケースから
ＴＮ−ＬＣＤを用いた第６のケース
…略…
【００５０】最後に、第６のケースについて説明する。現在、
ソースドライバ７として、ノートＰＣ用ＴＮ−ＬＣＤでは６ビット階調、モニタ用ＩＰＳ−ＬＣＤでは８ビット階調のディジタルドライバが用いられている。ところが、一般に、ＴＮモードの液晶では、fullＢｌａｃｋとfullＷｈｉｔｅを除き、中間の階調はほとんど２Ｖ〜３Ｖの狭い範囲（latitude）の中にて（静的）電圧定義がなされている。望ましいオーバードライブを実現するためには、それら階調定義では使われていない０Ｖ〜２Ｖや３Ｖ〜５Ｖ、及び５Ｖを超える電圧領域（超過電圧域）を含め、全ての電圧域でアナログ的に電圧を発生させ
【００５１】妥当なインプリメンテーションとして、
ソースドライバ７には静的階調数よりも１〜２ビット程度階調数の多いＩＣ（ソースドライバＩＣ８）を採用し、発生できる電圧数を２〜４倍にする
１セット分はもともとの静的階調の電圧を発生する組とし、残りは０Ｖ〜２Ｖや３Ｖ〜５Ｖ、及び５Ｖを超える電圧領域、およびlatitude内で電圧設定が疎になっている部分に割り振る。γカーブによる階調設定の粗密さを反映して、オーバードライブ用電圧の組を設定する
…略…
【００５４】以上、詳述したように、本実施の形態では、
オーバードライブコントローラ１０によって目標画素値よりも行き過ぎた電圧（オーバードライブ電圧）を印加し、その１リフレッシュサイクル時間内に画素輝度が目標値に達するように制御し
フィードバック型であるフレームバッファ１３には、１リフレッシュサイクル後の予測キャパシタンスが格納されている。そして、この予測キャパシタンスに基づいて、今回、印加すべきオーバードライブ電圧の算出、次の予測キャパシタンス値の算出が実行される。これによって、従来に比べて適切な状態にて、目標輝度に到達させることが可能となる。
【００５５】尚、本実施の形態では、ＬＣＤコントローラ４とソースドライバ７との間にオーバードライブコントローラ１０を設け、この
オーバードライブコントローラ１０によってＬＣＤにおける応答速度の改善を図る
ソースドライバＩＣ８にこのような機能を設ける態様、
も可能である
　
（２）上記（１）から、引用例には、
「液晶セルコントロール回路１と液晶セル２とによって形成されている液晶モジュールであって、
　前記液晶セル２は、ＴＮモードのＴＦＴ液晶であり、
　前記液晶セルコントロール回路１には、ＬＣＤコントローラ４、ＤＣ−ＤＣコンバータ５、ゲートドライバ６、ソースドライバ７及びオーバードライブコントローラ１０が備わっており、システム側のグラフィックスコントローラＬＳＩからビデオインターフェイス３を介してＲＧＢビデオデータ（ビデオ信号）や制御信号、ＤＣ電源が入力され、
　前記ＤＣ−ＤＣコンバータ５は、供給されたＤＣ電源から液晶セルコントロール回路１にて必要な各種ＤＣ電源電圧を作り出し、ゲートドライバ６やソースドライバ７、バックライト用の蛍光管等に供給しており、
　前記ＬＣＤコントローラ４は、ビデオインターフェイス３から受け取った信号を処理してゲートドライバ６やソースドライバ７に処理結果を供給しており、
　前記ソースドライバ７は、液晶セル２上にマトリックス状に並んだＴＦＴ配列において、ＴＦＴの水平方向（Ｘ方向）に並んだ各ソース電極に印加する電圧を出力しており、
　前記ゲートドライバ６は、同じくＴＦＴの垂直方向（Ｙ方向）に並んだ各ゲート電極に印加する電圧を出力しており、
　このゲートドライバ６およびソースドライバ７は共に複数個のＩＣで構成されており、
　前記液晶セル２を構成するＴＦＴ−ＬＣＤは、積算応答の問題、液晶が粘性流体である問題等を原因として応答速度が遅く、１回の充放電では目標とする点に到達せず、複数フレームにまたがる電圧印加の累積として目標階調に漸近するものであるので、
　前記オーバードライブコントローラ１０を、ＬＣＤコントローラ４とソースドライバ７との間で、ＬＣＤコントローラ４からの画素値のストリームに介在させ、目標階調を表示する場合に印加する電圧に対し、出発階調として目標電圧よりも行き過ぎた、＋（プラス）方向への過剰の電圧又は−（マイナス）方向（０Ｖ方向）への過剰の電圧を与えるオーバードライブで修飾した画素値をソースドライバ７に渡すように構成し、
　前記オーバードライブコントローラ１０は、目標輝度と現時点のキャパシタンス値とから、その画素に今回印加すべきオーバードライブ電圧（供給電圧）を算出するオーバードライブ電圧算出部１１、１フレーム後のキャパシタンス値を予測するキャパシタンス予測部１２、キャパシタンス予測部１２により予測された１フレーム後のキャパシタンス値を、ＲＧＢ各画素について１０ビット程度で格納するフレームバッファ１３を備えており、ステップ１０１で、今回表示すべき輝度、即ち１リフレッシュサイクル後の目標輝度がオーバードライブ電圧算出部１１に入力されると、ステップ１０２で、オーバードライブ電圧算出部１１が、フレームバッファ１３に格納されている前回（１リフレッシュサイクル前）のキャパシタンス値を読み出して、今回印加すべきオーバードライブ電圧を算出し、ステップ１０３で、フレームバッファ１３から読み出した現時点のキャパシタンス値（前回予測したキャパシタンス値）の画素に対して、そのオーバードライブ電圧を印加した場合に、１リフレッシュサイクル後にその画素が到達するキャパシタンス値をキャパシタンス予測部１２で予測し、ステップ１０４で、キャパシタンス予測部１２で予測した予測キャパシタンス値をフレームバッファ１３に格納し、このフレームバッファ１３に格納されるキャパシタンス値を、オーバードライブ電圧算出部１１及びキャパシタンス予測部１２にて、１リフレッシュサイクル後にあたる現時点の画素におけるキャパシタンス値として用い、オーバードライブ駆動においては到達すべき目標電圧となる表示すべき階調に対応する静的印加電圧では使われていない０Ｖ〜２Ｖや３〜５Ｖ、および５Ｖを超える電圧領域（超過電圧域）も印加する電圧として用い、シミュレーションにより求めた、そのＬＣＤに固有のパラメータであり、オーバードライブ電圧算出部１１にて補間のための基準データとして用いられる、現在のキャパシタンス値から今回印加すべきオーバードライブ電圧を求めるための値を、オーバードライブ電圧算出部１１が備える所定の不揮発性メモリに格納してオーバードライブコントローラ１０に設け、
　ソースドライバ７として、ノートＰＣ用ＴＮ−ＬＣＤでは、５Ｖ駆動の耐圧である６４階調の６ビットドライバを用い、fullＢｌａｃｋとfullＷｈｉｔｅを除き、中間の階調はほとんど２Ｖ〜３Ｖの狭い範囲（latitude）の中にて（静的）電圧定義がなされており、モニタ用ＩＰＳ−ＬＣＤでは１５Ｖ程度の耐圧である２５６階調の８ビットドライバを用い、ドット反転駆動によりその半分の７.５Ｖまでを用いているところ、ＴＮ−ＬＣＤを用いた第６のケースで、望ましいオーバードライブを実現するために、前記中間の階調の階調定義では使われていない０Ｖ〜２Ｖや３Ｖ〜５Ｖ、及び５Ｖを超える電圧領域（超過電圧域）を含め、全ての電圧域でアナログ的に電圧を発生させ、ソースドライバ７には静的階調数よりも１〜２ビット程度階調数の多いＩＣ、例えばＬＳＩのチップである複数のＩＰＳ用のソースドライバＩＣ８を採用して、５Ｖ以上の高電圧域をオーバードライブに使用して、発生できる電圧数を２〜４倍にし、１セット分はもともとの静的階調の電圧を発生する組とし、残りは０Ｖ〜２Ｖや３Ｖ〜５Ｖ、及び５Ｖを超える電圧領域、および２Ｖ〜３Ｖの狭い範囲（latitude）内で電圧設定が疎になっている部分に割り振って、γカーブによる階調設定の粗密さを反映して、オーバードライブ用電圧の組を設定することにより、オーバードライブコントローラ１０によって目標画素値よりも行き過ぎた電圧（オーバードライブ電圧）を印加し、その１リフレッシュサイクル時間内に画素輝度が目標値に達するように制御するとともに、フィードバック型であるフレームバッファ１３には１リフレッシュサイクル後の予測キャパシタンスを格納し、この予測キャパシタンスに基づいて、今回、印加すべきオーバードライブ電圧の算出、次の予測キャパシタンス値の算出を実行し、これによって、従来に比べて適切な状態にて、目標輝度に到達させることを可能となした液晶モジュールにおいて、
　前記オーバードライブコントローラ１０によってＬＣＤにおける応答速度の改善を図る機能を、前記ソースドライバＩＣ８に設ける態様にした、液晶モジュール。」の発明（以下「引用発明」という。）が記載されているものと認められる。
　
４　対比
　本願発明と引用発明を対比する。
（１）引用発明の「ＲＧＢビデオデータ（ビデオ信号）」、「ビデオインターフェイス３から受け取った信号を処理してゲートドライバ６やソースドライバ７に処理結果を供給」、「ＬＣＤコントローラ４」、「オーバードライブ電圧」、「オーバードライブ電圧算出部１１」、「ソースドライバＩＣ８」、「画素」、「液晶セル２」、「０Ｖ〜２Ｖ」、「２Ｖ〜３Ｖ」、「３Ｖ〜５Ｖ、及び５Ｖを超える電圧領域（超過電圧域）」、「もともとの静的階調の電圧」及び「液晶モジュール」は、それぞれ、本願発明の「ソースデータ信号」、「信号処理して出力」、「データ処理部」、「オーバードライビングデータ信号」、「オーバードライビングデータ生成部」、「データ駆動ＩＣ」、「画素」、「液晶パネル」、「第１レベルグループのレベル電圧」、「第２レベルグループのレベル電圧」、「第３レベルグループのレベル電圧」、「有効階調レベル電圧」及び「液晶表示装置」に相当する。
　
（２）引用発明において、「データ処理部（ＬＣＤコントローラ４）」は、「信号処理して出力（ビデオインターフェイス３から受け取った信号を処理してゲートドライバ６やソースドライバ７に処理結果を供給）」するものであり、液晶セルコントロール回路１には、システム側のグラフィックスコントローラＬＳＩからビデオインターフェイス３を介して「ソースデータ信号（ＲＧＢビデオデータ（ビデオ信号））」や制御信号、ＤＣ電源が入力されるから、上記「信号処理して出力」する「ビデオインターフェイス３から受け取った信号」には「ソースデータ信号」が含まれる。
　したがって、引用発明の「データ処理部」と本願発明の「データ処理部」とは「ソースデータ信号を信号処理して出力する」点で一致する。
　
（３）引用発明の「オーバードライビングデータ生成部（オーバードライブ電圧算出部１１）」は、目標輝度と現時点のキャパシタンス値とから、その画素に今回印加すべきオーバードライブ電圧（供給電圧）を算出するものであり、今回表示すべき輝度、即ち１リフレッシュサイクル後の目標輝度が入力されると、ステップ１０２で、フレームバッファ１３に格納されている前回（１リフレッシュサイクル前）のキャパシタンス値を読み出して、今回印加すべきオーバードライブ電圧を算出し、ステップ１０３でキャパシタンス予測部１２が予測し、ステップ１０４でフレームバッファ１３に格納される、前回予測したキャパシタンス値の画素に対してそのオーバードライブ電圧を印加した場合に１リフレッシュサイクル後にその画素が到達するキャパシタンス値を、１リフレッシュサイクル後にあたる現時点の画素におけるキャパシタンス値として用い、オーバードライブ駆動においては到達すべき目標電圧となる表示すべき階調に対応する静的印加電圧では使われていない０Ｖ〜２Ｖや３〜５Ｖ、および５Ｖを超える電圧領域（超過電圧域）も印加する電圧として用い、シミュレーションにより求めた、そのＬＣＤに固有のパラメータであり、補間のための基準データとして用いられる、現在のキャパシタンス値から今回印加すべきオーバードライブ電圧を求めるための値を、備えている所定の不揮発性メモリに格納しているものであり、ここで、「前回及び今回の目標輝度」は本願発明の「現在フレームと以前フレームの多数のｎビットフレームデータ信号」に相当し、「現時点のキャパシタンス値」は「以前フレームの多数のｎビットフレームデータ信号（前回の目標輝度）」を用いて算出したものであるから、上記「目標輝度と現時点のキャパシタンス値とから、その画素に今回印加すべきオーバードライブ電圧（供給電圧）を算出する」ことは、本願発明の「現在フレームと以前フレームの多数のｎビットフレームデータ信号を比較してオーバードライビングデータ信号を出力する」ことに相当するといえる。
　したがって、引用発明の「オーバードライビングデータ生成部」と本願発明の「オーバードライビングデータ生成部」とは「現在フレームと以前フレームの多数のｎビットフレームデータ信号を比較してオーバードライビングデータ信号を出力する」点で一致する。
　
（４）引用発明において、オーバードライブコントローラ１０によってＬＣＤにおける応答速度の改善を図る機能は、「データ駆動ＩＣ（ソースドライバＩＣ８）」に設けられており、「データ駆動ＩＣ」は、１５Ｖ程度の耐圧である２５６階調の８ビットドライバを用い、ドット反転駆動によりその半分の７.５Ｖまでを用いているものであるから、引用発明の「データ駆動ＩＣ」と本願発明の「データ駆動ＩＣ」とは、「共通電圧を基準に２ｎ＋１個の、相互に対称となる正極性レベル電圧と負極性レベル電圧とを含むレベル電圧を生成し、前記生成されたレベル電圧のうちの前記オーバードライビングデータ信号に対応するレベル電圧を出力する」点で一致し、引用発明の「２５６階調」及び「８ビット」がそれぞれ本願発明の「２ｎ＋１個」及び「ｎ＋１」に相当する。
　
（５）引用発明において、「液晶パネル（液晶セル２）」は、ＴＦＴ−ＬＣＤであって、積算応答の問題、液晶が粘性流体である問題等を原因として応答速度が遅く、１回の充放電では目標とする点に到達せず、複数フレームにまたがる電圧印加の累積として目標階調に漸近するものであり、その上にマトリックス状に並んだＴＦＴ配列におけるＴＦＴの水平方向（Ｘ方向）に並んだ各ソース電極にソースドライバ７から出力された電圧が印加されるものである。そして、上記ソースドライバ７には「データ駆動ＩＣ（ソースドライバＩＣ８）」が採用されているから、上記「ソースドライバ７から出力された電圧」は本願発明の「オーバードライビングデータ信号に対応するレベル電圧」（上記（４）参照。）に相当する。また、各ＴＦＴに画素が接続されていて印加されるソースドライバ７から出力された電圧に応じて各画素の輝度が制御されることが当業者に自明である。
　したがって、引用発明の「液晶パネル」と本願発明の「液晶パネル」とは「前記レベル電圧のうち、出力された１つが印加される画素を有する」点で一致する。
　
（６）引用発明の「液晶表示装置（液晶モジュール）」は、望ましいオーバードライブを実現するために、前記中間の階調の階調定義では使われていない０Ｖ〜２Ｖや３Ｖ〜５Ｖ、及び５Ｖを超える電圧領域（超過電圧域）を含め、全ての電圧域でアナログ的に電圧を発生させ、ソースドライバ７には静的階調数よりも１〜２ビット程度階調数の多いＩＣ、例えばＬＳＩのチップである複数のＩＰＳ用の「データ駆動ＩＣ（ソースドライバＩＣ８）」を採用して、５Ｖ以上の高電圧域をオーバードライブに使用して、発生できる電圧数を２〜４倍にし、１セット分はもともとの静的階調の電圧を発生する組とし、残りは０Ｖ〜２Ｖや３Ｖ〜５Ｖ、及び５Ｖを超える電圧領域、および２Ｖ〜３Ｖの狭い範囲（latitude）内で電圧設定が疎になっている部分に割り振って、γカーブによる階調設定の粗密さを反映して、オーバードライブ用電圧の組を設定することにより、オーバードライブコントローラ１０によって目標画素値よりも行き過ぎた電圧の「オーバードライビングデータ信号（オーバードライブ電圧）」を印加し、その１リフレッシュサイクル時間内に画素輝度が目標値に達するように制御するとともに、フィードバック型であるフレームバッファ１３には１リフレッシュサイクル後の予測キャパシタンスを格納し、この予測キャパシタンスに基づいて、今回、印加すべき「オーバードライビングデータ信号」の算出、次の予測キャパシタンス値の算出を実行し、これによって、従来に比べて適切な状態にて、目標輝度に到達させることを可能となしたものであり、引用発明の「０Ｖ〜２Ｖ」、「２Ｖ〜３Ｖ」及び「３Ｖ〜５Ｖ、及び５Ｖを超える電圧領域（超過電圧域）」が、それぞれ、本願発明の「第１レベルグループのレベル電圧」、「第２レベルグループのレベル電圧」及び「第３レベルグループのレベル電圧」に相当しているから（上記（１）参照。）、本願発明の「前記生成されたレベル電圧は、レベル順に第１ないし第３レベルグループに分けられて、該第１レベルグループは、前記生成されたレベル電圧の７６９番目ないし１０２４番目のレベル電圧（７６８Ｇ〜１０２３Ｇ）を含み、該第２レベルグループは、前記生成されたレベル電圧の２５７番目ないし７６８番目のレベル電圧（２５６Ｇ〜７６７Ｇ）を含み、該第３レベルグループは、前記生成されたレベル電圧の１番目ないし２５６番目のレベル電圧（０Ｇ〜２５５Ｇ）を含み、前記データ駆動ＩＣから出力されるレベル電圧は、前記第１レベルグループのレベル電圧のうちの１つと、前記第３レベルグループのレベル電圧のうちの１つと、前記第２レベルグループのレベル電圧の全てとを含み、前記第１レベルグループのレベル電圧のうちの１つは、最高階調レベルのためのオーバードライビングデータ電圧として使用され、前記第３レベルグループのレベル電圧のうちの１つは、最低階調レベルのためのオーバードライビングデータ電圧として使用され、そして、前記第２レベルグループのレベル電圧は、有効階調レベル電圧として使用される液晶表示装置。」と、「前記生成されたレベル電圧は、レベル順に第１ないし第３レベルグループに分けられて、前記データ駆動ＩＣから出力されるレベル電圧は、前記第１レベルグループのレベル電圧��うちの１つと、前記第３レベルグループのレベル電圧のうちの１つと、前記第２レベルグループのレベル電圧の全てとを含み、前記第１レベルグループのレベル電圧のうちの１つは、最高階調レベルのためのオーバードライビングデータ電圧として使用され、前記第３レベルグループのレベル電圧のうちの１つは、最低階調レベルのためのオーバードライビングデータ電圧として使用され、そして、前記第２レベルグループのレベル電圧は、有効階調レベル電圧として使用される」点で一致するといえる。
　
（７）上記（１）ないし（６）から、本願発明と引用発明とは、
「ソースデータ信号を信号処理して出力するデータ処理部と、
　現在フレームと以前フレームの多数のｎビットフレームデータ信号を比較してオーバードライビングデータ信号を出力するオーバードライビングデータ生成部と、
　共通電圧を基準に２ｎ＋１個の、相互に対称となる正極性レベル電圧と負極性レベル電圧とを含むレベル電圧を生成し、前記生成されたレベル電圧のうちの前記オーバードライビングデータ信号に対応するレベル電圧を出力するデータ駆動ＩＣと、
　前記レベル電圧のうち、出力された１つが印加される画素を有する液晶パネルとを含み、
　前記生成されたレベル電圧は、レベル順に第１ないし第３レベルグループに分けられて、
　前記データ駆動ＩＣから出力されるレベル電圧は、前記第１レベルグループのレベル電圧のうちの１つと、前記第３レベルグループのレベル電圧のうちの１つと、前記第２レベルグループのレベル電圧の全てとを含み、
　前記第１レベルグループのレベル電圧のうちの１つは、最高階調レベルのためのオーバードライビングデータ電圧として使用され、前記第３レベルグループのレベル電圧のうちの１つは、最低階調レベルのためのオーバードライビングデータ電圧として使用され、そして、前記第２レベルグループのレベル電圧は、有効階調レベル電圧として使用される液晶表示装置。」である点で一致し、次の点で相違する。
　
相違点１：
　本願発明では、前記ｎが９であり、前記データ処理部が出力するデータ信号がｎ＋ｋ（但し、ｋは自然数を表す。）ビットを有する拡張データ信号であり、前記液晶表示装置が、前記データ処理部からの拡張データ信号をディザリング処理して前記多数のｎビットフレームデータ信号を出力するディザリング部であって、前記ディザリング部は、前記拡張データ信号のｋ個の下位ビットを切断し、前記ｋ個の下位ビットの切断を空間的及び／または時間的に補償するために、多数のｎビットフレームデータ信号を生成する、ディザリング部を含むのに対して、
　引用発明では、前記ｎが６又は７であり、前記液晶表示装置はディザリング部を含んでおらず、前記データ処理部が出力するデータ信号は６４階調の６ビットデータである点。
　
相違点２：
　前記第１レベルグループ、前記第２レベルグループ及び前記第３レベルグループが、
　本願発明では、それぞれ、「前記生成されたレベル電圧の７６９番目ないし１０２４番目のレベル電圧（７６８Ｇ〜１０２３Ｇ）」、「前記生成されたレベル電圧の２５７番目ないし７６８番目のレベル電圧（２５６Ｇ〜７６７Ｇ）」及び「前記生成されたレベル電圧の１番目ないし２５６番目のレベル電圧（０Ｇ〜２５５Ｇ）」を含むのに対して、
　引用発明では、それぞれ、前記生成されたレベル電圧の何番目のレベル電圧を含むのか明らかでない点。
　
５　判断
　上記相違点１及び２について検討する。
（１）１０ビットの映像信号をディザ変換装置において液晶表示装置側のビット数に低減するようにした液晶表示装置は本願の優先日前に周知である（以下「周知技術」という。例．特開２００４−３０１９７６号公報（【０００２】〜【０００４】参照。）、特開２００４−２１２５９８号公報（【０００３】、【０１４０】〜【０１４３】参照。）、特開２００１−３０６０３６号公報（【００２１】〜【００２４】参照。）、特開２００１−１１９７１７号公報（【００２１】〜【００２２】参照。）、当審拒絶理由で引用した特開２００４−３１０１１３号公報（【０１７９】〜【０１８９】参照。））。
　
（２）上記（１）からみて、引用発明において、１０ビットの１０２４階調の映像信号を扱えるようにするために、液晶モジュールの静的階調のビット数を１０ビットよりも１〜２ビット程度階調数しか少なくないものとし、１０ビットの映像信号をディザ変換装置において液晶モジュールの静的階調のビット数に低減するようにするとともに、ソースドライバＩＣ８を、液晶モジュールの静的階調のビット数よりも１〜２ビット程度階調数の多い１０ビットのソースドライバＩＣとして、１０２４個のレベル電圧を生成するようになすことは、当業者が周知技術に基づいて容易に想到することができた程度のことである。
　ここで、「１０ビットの１０２４階調の映像信号」、「１０ビット」、「ディザ変換装置」及び「液晶モジュールの静的階調のビット数に低減する」は、それぞれ、本願発明の「ｎより多いｎ＋ｋビットを有する拡張データ信号」、「ｎ＋ｋビット」、「ディザリング部」及び「ディザリング処理して前記多数のｎビットフレームデータ信号を出力する」に相当し、「液晶モジュールの静的階調のビット数よりも１〜２ビット程度階調数の多い１０ビットのソースドライバＩＣ」は、液晶モジュールの静的階調のビット数が９のとき、本願発明の「共通電圧を基準に２ｎ＋１個の、相互に対称となる正極性レベル電圧と負極性レベル電圧とを含むレベル電圧を生成し、前記生成されたレベル電圧のうちの前記オーバードライビングデータ信号に対応するレベル電圧を出力するデータ駆動ＩＣ」に相当する。
　
（３）上記（２）において、液晶モジュールの静的階調のビット数を５１２階調の９ビットにするか２５６階調の８ビットにするかとか、ディザ変換装置の具体的構成をどのようにするかとか、１０２４個のレベル電圧のうちどの電圧をどう使うかとかは、当業者が発明を実施する際に適宜決定すべき事項であるというべきところ、本願明細書の発明の詳細な説明の記載をみても、本願発明において、上記（２）の液晶モジュールの静的階調のビット数に対応する「ｎ」を「９」とし、「拡張データ信号（１０ビットの１０２４階調の映像信号）」の下位のｋビットを切断し、下位のｋビットの切断を空間的及び／または時間的に補償するために、多数の９ビットフレームデータ信号を生成すること、及び、第１レベルグループに、前記生成された１０２４個のレベル電圧の７６９番目ないし１０２４番目のレベル電圧（７６８Ｇ〜１０２３Ｇ）を含ませ、第２レベルグループには、前記生成された１０２４個のレベル電圧の２５７番目ないし７６８番目のレベル電圧（２５６Ｇ〜７６７Ｇ）を含ませ、第３レベルグループには、前記生成された１０２４個のレベル電圧の１番目ないし２５６番目のレベル電圧（０Ｇ〜２５５Ｇ）を含ませたことに、設計上の事項を超える技術上の意義が見いだせない。
　したがって、引用発明において、上記相違点１及び２に係る本願発明の構成となすことは、上記（２）からみて、当業者が周知技術に基づいて容易になし得た程度のことである。
　
（４）本願発明の奏する効果は、引用発明の奏する効果及び周知技術の奏する効果から当業者が予測することができた程度のことである。
　
（５）したがって、本願発明は、当業者が引用例に記載された発明及び周知技術に基づいて容易に発明をすることができたものである。
　
６　むすび
　本願発明は、以上のとおり、当業者が引用例に記載された発明及び周知技術に基づいて容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。