【事件の表示】
　特願２００５−　１９４６３「薄膜トランジスタ表示板の製造方法」拒絶査定不服審判事件〔平成１８年　４月２０日出願公開、特開２００６−１０８６１２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１７年１月２７日（パリ条約による優先権主張２００４年１０月６日、大韓民国）の出願であって、平成２３年９月７日付けの拒絶理由通知に対して、同年１２月１３日に手続補正書及び意見書が提出されたが、平成２４年３月２９日付けで拒絶査定がなされ、それに対して、同年７月２７日に拒絶査定に対する審判請求がなされたものである。
　
２．本願発明
　本願の請求項１に係る発明（以下「本願発明」という。）は、平成２３年１２月１３日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１に記載されている事項により特定される以下のとおりのものである。
　
「【請求項１】
　絶縁基板上にゲート電極を有するゲート線を形成するステップと、
　前記ゲート線を覆うゲート絶縁膜を形成するステップと、
　前記ゲート絶縁膜上部に半導体を形成するステップと、
　前記半導体上部にオーミック接触部材を形成するステップと、
　前記オーミック接触部材の上部に互いに分離され、同一層にデータ線及びドレイン電極を形成するステップと、
　前記データ線を覆い、前記ドレイン電極を露出する接触孔を有する保護膜を形成するステップと、
　前記接触孔を通じて前記ドレイン電極と接続される画素電極を形成するステップと、を有し、
　前記半導体、オーミック接触部材、及びデータ線とドレイン電極の形成ステップは、
　前記ゲート絶縁膜上部に、ケイ素層、不純物ケイ素層、及び導電体層を積層するステップと、
　前記導電体層上部に、前記ソース電極及びドレイン電極の間のチャネル領域に位置して第１の厚さを有する第１部分と、前記第１の厚さよりも厚い厚さを有し、前記データ線及びドレイン電極に対応する配線領域に位置する第２部分を有する感光膜パターンを形成するステップと、
　前記感光膜パターンをエッチングマスクとして前記配線領域及びチャネル領域を除くその他の領域に対応する前記導電体層をエッチングするステップと、
　前記第１部分を除去して前記チャネル領域の前記導電体層を露出し、前記第２部分の一部を除去するステップと、
　前記その他の領域に対応する前記ケイ素層及び不純物ケイ素層をエッチングしながら、前記チャネル領域に対応する前記導電体層の一部をエッチングするステップと、
　前記チャネル領域に位置する前記導電体層及び不純物ケイ素層を除去するステップと、
　残っている前記第２部分を除去するステップと、を含むことを特徴とする薄膜トランジスタ表示板の製造方法。」
　
３．引用刊行物に記載された発明
（３−１）特開２００２−５３３６４号公報
（３−１−１）原査定の拒絶の理由に引用され、本願の優先権主張の日前である平成１４年２月２０日に日本国内において頒布された特開２００２−５５３６４号公報（以下「引用刊行物１」という。）には、図１ないし５とともに、以下の事項が記載されている（なお、下線は、当審において付与したものである。以下、同じ。）。
　
「【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ液晶表示装置に関し、より詳しくは、４−マスク工程を利用した薄膜トランジスタ液晶表示装置製造時に用いられるフォトマスクに関するものである。」
「【０００６】図１乃至図５は、従来技術に係る４枚のフォトマスクを利用したＴＦＴアレイ基板の製造方法を説明するための断面図である。ここで、各図面はＴＦＴ形成部に対してのみ図示した。
【０００７】
図１を参照すると、ゲート用金属膜がガラス基板１上に蒸着され、その後ゲート電極２を含むゲートライン（未図示）が第１フォトマスクを利用したマスク工程でパターニングされることにより形成される。ゲート絶縁膜３、ａ−Ｓｉ膜４、ｎ＋ａ−Ｓｉ膜５、ソース／ドレイン用金属膜６、及び感光膜７が前記ゲート電極を含む前記ガラス基板上に順次形成される。
【０００８】
図２を参照すると、感光膜７が第２フォトマスクを利用して露光され、その後、露光された感光膜７が現像されることによりＴＦＴのチャネル部及びソース／ドレイン形成領域と、データライン形成領域を覆う第２感光膜パターン７ａが形成される。第２感光膜パターン７ａはハーフトーン露光により形成され、中央部、即ちＴＦＴのチャネル予定領域を覆う部分がソース／ドレイン予定領域を覆う部分より相対的に薄い厚さを有するように形成される。
「【００１２】
図３を参照すると、ソース／ドレイン用金属膜がデータラインが形成されるようにエッチングマスクに感光膜パターン７ａを利用してエッチングされる。
【００１３】
図４を参照すると、ｎ＋ａ−Ｓｉ膜５及びａ−Ｓｉ膜４がアクティブ領域が限定されるように、エッチングマスクとして感光膜パターン７ａを利用してエッチングされ、次いでＴＦＴのソース／ドレイン６ａ、６ｂがチャネル領域上部のソース／ドレイン用金属膜部分がエッチングされることにより形成される。
【００１４】詳しく言えば、
ｎ＋ａ−Ｓｉ膜５及びａ−Ｓｉ膜４がエッチングされる間、相対的に薄い厚さを有する感光膜パターン７ａの中央部が共にエッチングされ、そして感光膜パターン７ａの中央部がエッチングされ露出したチャネル領域上のソース／ドレイン用金属膜部分が共にエッチングされ、この結果、ソース／ドレイン６ａ、６ｂが形成される。
【００１５
】図５を参照すると、露出したチャネル領域上のｎ＋ａ−Ｓｉ膜５部分がエッチングされ、その後、感光膜パターン７ａが除去され、この結果ＴＦＴ１０が完成される。
【００１６】
その後、図示されてはいないが、第３フォトマスクを利用した保護膜形成工程と、第４フォトマスクを利用した画素電極の形成工程を含む公知の後続工程が行われることによりＴＦＴアレイ基板が完成される。
　
（３−１−２）そうすると、引用刊行物１には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
「ガラス基板１上に、ゲート電極２を含むゲートラインを形成し、
　前記ゲート電極２を含む前記ガラス基板１上に、ゲート絶縁膜３、ａ−Ｓｉ膜４、ｎ＋ａ−Ｓｉ膜５、ソース／ドレイン用金属膜６、及び感光膜７を順次形成し、
　前記感光膜７を、第２フォトマスクを利用して露光し、その後、露光された前記感光膜７を現像することにより、ＴＦＴのチャネル部及びソース／ドレイン形成領域とデータライン形成領域を覆い、中央部、即ちＴＦＴのチャネル予定領域を覆う部分がソース／ドレイン予定領域を覆う部分より相対的に薄い厚さを有する第２感光膜パターン７ａを形成し、
　前記ソース／ドレイン用金属膜６を、データラインが形成されるように、前記第２感光膜パターン７ａを利用してエッチングし、
　アクティブ領域が限定されるように前記ｎ＋ａ−Ｓｉ膜５及び前記ａ−Ｓｉ膜４をエッチングし、その間、相対的に薄い厚さを有する前記第２感光膜パターン７ａの中央部を共にエッチングし、露出したチャネル領域上の前記ソース／ドレイン用金属膜６の部分を共にエッチングすることにより、ソース／ドレイン６ａ、６ｂを形成し、
　露出した前記チャネル領域上の前記ｎ＋ａ−Ｓｉ膜５部分をエッチングし、
　前記第２の感光膜パターン７ａを除去し、
　その後、保護膜形成工程と画素電極形成工程を行う
　ＴＦＴアレイ基板の製造方法。」
　
（３−２）国際公開第２００４／０４７１５９号
　原査定の拒絶の理由に引用され、本願の優先権主張の日前である２００４年６月３日に外国において頒布された国際公開第２００４／０４７１５９号（以下「引用刊行物２」という。）には、図２及び３とともに、以下の事項が記載されている。なお、翻訳文は、引用刊行物２のパテントファミリーである特表２００６−５０６６８２号公報を参照した。
　
「Hereinafter, a TFT substrate for an LCD apparatus according to an exemplary embodiment of the present invention will be described with reference to accompanying drawings.
　　　FIG. 2 is a plan view showing a TFT substrate for an LCD apparatus according to an exemplary embodiment of the present invention, and FIG. 3 is a cross-sectional view taken along a line II-IT shown in FIG. 2.
　　　Gate wirings are formed on an insulating substrate 10. The gate wirings are double layered, and include diffusion barrier layers 221, 241 and 261 and gate wiring layers 222, 242 and 262. The diffusion barrier layers 221, 241 and 261 include a metal silicide, and the gate wiring layers 222, 242 and 262 include a copper alloy that has the material of the diffusion barrier layer. The gate wirings include a gate line 22, a gate pad 24 and a gate electrode 26 of a TFT. The gate pad 24 is connected to an end portion of the gate line 22 extended to transmit a gate signal from outside to the gate line 22 in a horizontal direction with respect to the TFT substrate, and the gate electrode 26 is also connected to the gate line 22.
　　　A gate insulating layer 30 formed on the substrate 10 is formed over the gate wirings 22, 24 and 26. The gate insulating layer 30 includes silicon nitride.
　　　A semiconductor layer 40 is formed on the gate insulating layer 30 of the gate electrode 24. The semiconductor layer 40 has semiconductor material such as amorphous silicon. Ohmic contact layers 54 and 56 are formed on the semiconductor layer 40. The ohmic contact layers 54 and 56 have a silicide or N+ hydrogenated amorphous silicon doped with N type dopants by a high concentration.
　　　Data wiring layers 62, 65, 66 and 68 are formed on the ohmic contact layers 54 and 56 and the gate insulating layer 30. The data wiring layers 62, 65, 66 and 68 have a molybdenum layer or a molybdenum-tungsten alloy layer. The data wiring layers 62, 65, 66 and 68 extend in a longitudinal direction with respect to the substrate 10. 
The data wiring layers 62, 65, 66 and 68 include a data line 62, a source electrode 65, a data pad 68 and a drain electrode 66.
A protecting layer including a passivation layer 70 is formed on the data wirings 62, 65, 66 and 68.
　　　
Contact holes 76 and 78 are formed through which the drain electrode 66 and the data pad 68 are exposed, respectively.
　　　
A pixel electrode 82 is formed on the passivation layer 70 in a pixel. The pixel electrode 82 is electrically connected to the drain electrode 66 through the contact hole 76.
（翻訳文）
「以下、本発明の実施例によるＬＣＤ装置用ＴＦＴ基板を添付の図面を参照して説明する。
　図２は本発明の第１実施例によるＬＣＤ装置用ＴＦＴ基板を示す配置図であり、図３は図２に示されたＴＦＴ基板の線ＩＩ−ＩＩ′に沿って切断した断面図である。
　絶縁基板１０上に、ゲート配線を形成する。ゲート配線は二重層で、拡散防止膜２２１、２４１、２６１とゲート配線層２２２、２４２、２６２を含む。拡散防止膜２２１、２４１、２６１は金属のシリサイドを含み、ゲート配線２２２、２４２、２６２は拡散防止膜の成分を有する銅合金を含む。ゲート配線はＴＦＴのゲート線２２、ゲートパッド２４及びゲート電極２６を含む。ゲートパッド２４は、伸張されているゲート線２２の一端に連結し、外部からＴＦＴ基板について水平方向のゲート線２２へゲート信号を伝達し、また、ゲート電極２６はゲート線２２に連結する。」
「基板１０上に形成されたゲート絶縁膜３０は、ゲート配線２２、２４、２６を覆って形成されている。そのゲート絶縁膜３０は窒化珪素を含む。
　ゲート電極２４のゲート絶縁膜３０の上には、半導体層４０が形成される。半導体層４０は非晶質珪素等の半導体物質を有する。半導体層４０上には、抵抗性接触層５４、５６が形成される。抵抗性接触層５４、５６は、シリサイド又はｎ型不純物が高濃度でドーピングされているｎ+水素化非晶質珪素を有する。」
「抵抗性接触層５４、５６及びゲート絶縁膜３０上には、データ配線層６２、６５、６６及び６８が形成されている。データ配線６２、６５、６６、６８はモリブデン膜又はモリブデン−タングステン合金膜を有する。データ配線６２、６５、６６、６８は基板１０について縦方向に伸張されている。
データ配線６２、６５、６６、６８はデータ線６２、ソース電極６５、データパッド６８及びドレイン電極６６を含む。
保護膜７０を含む保護膜はデータ配線６２、６５、６６、６８上に形成される。
「
ドレイン電極６６及びデータパッド６８をそれぞれ露出させる接触孔７６、７８がそれぞれ形成される。
「
画素に位置する保護膜７０上には、画素電極８２が形成されている。画素電極８２は接触孔７６を通じてドレイン電極６６と電気的に連結されている。
　
４．対比
（４−１）刊行物発明の「ガラス基板１」及び「ゲート電極２を含むゲートライン」は、各々本願発明の「絶縁基板」及び「ゲート電極を有するゲート線」に相当するから、刊行物発明の「ガラス基板１上に、ゲート電極２を含むゲートラインを形成」することは、本願発明の「絶縁基板上にゲート電極を有するゲート線を形成するステップ」に相当する。
　
（４−２）刊行物発明の「ゲート絶縁膜３」は、本願発明の「ゲート絶縁膜」に相当するから、刊行物発明の「ゲート電極２を含む」「ガラス基板上に、ゲート絶縁膜３」「を」「形成」することは、本願発明の「ゲート線を覆うゲート絶縁膜を形成するステップ」に相当する。
　
（４−３）刊行物発明の「（ゲート絶縁膜３、）ａ−Ｓｉ膜４」「を」「順次形成し、」「アクティブ領域が限定されるように」「前記ａ−Ｓｉ膜４をエッチング」することは、本願発明の「ゲート絶縁膜上部に半導体を形成するステップ」に相当する。
　
（４−４）刊行物発明の「（ａ−Ｓｉ膜４、）ｎ＋ａ−Ｓｉ膜５」「を」「順次形成し、」「アクティブ領域が限定されるように前記ｎ＋ａ−Ｓｉ膜５」「をエッチングし、」「露出した前記チャネル領域上の前記ｎ＋ａ−Ｓｉ膜５部分をエッチング」することは、本願発明の「半導体上部にオーミック接触部材を形成するステップ」に相当する。
　
（４−５）刊行物発明の「（ｎ＋ａ−Ｓｉ膜５、）ソース／ドレイン用金属膜６」「を順次形成し、」「前記ソース／ドレイン用金属膜６を、データラインが形成されるように、」「第２感光膜パターン７ａを利用してエッチングし、」「露出したチャネル領域上の前記ソース／ドレイン用金属膜６の部分を共にエッチングすることにより、ソース／ドレイン６ａ、６ｂを形成」することは、本願発明の「オーミック接触部材の上部に互いに分離され、同一層にデータ線及びドレイン電極を形成するステップ」に相当する。
　
（４−６）刊行物発明の「保護膜形成工程」「を行う」ことと、本願発明の「データ線を覆い、」「ドレイン電極を露出する接触孔を有する保護膜を形成するステップ」とは、「保護膜を形成するステップ」という点で共通する。
　
（４−７）刊行物発明の「画素電極形成工程を行う」ことと、本願発明の「前記接触孔を通じて前記ドレイン電極と接続される画素電極を形成するステップ」とは、「画素電極を形成するステップ」という点で共通する。
　
（４−８）刊行物発明の「ａ−Ｓｉ膜４」、「ｎ＋ａ−Ｓｉ膜５」及び「ソース／ドレイン用金属膜６」は、各々本願発明の「ケイ素層」、「不純物ケイ素層」及び「導電体層」に相当するから、刊行物発明の「ゲート絶縁膜３、ａ−Ｓｉ膜４、ｎ＋ａ−Ｓｉ膜５、ソース／ドレイン用金属膜６」「を順次形成」することは、本願発明の「ゲート絶縁膜上部に、ケイ素層、不純物ケイ素層、及び導電体層を積層するステップ」に相当する。
　
（４−９）刊行物発明の「中央部、即ちＴＦＴのチャネル予定領域を覆う部分がソース／ドレイン予定領域を覆う部分より相対的に薄い厚さを有する第２感光膜パターン７ａ」は、本願発明の「前記ソース電極及びドレイン電極の間のチャネル領域に位置して第１の厚さを有する第１部分と、前記第１の厚さよりも厚い厚さを有し、前記データ線及びドレイン電極に対応する配線領域に位置する第２部分を有する感光膜パターン」に相当するから、刊行物発明の「ソース／ドレイン用金属膜６、及び感光膜７を順次形成し、前記感光膜７を、第２フォトマスクを利用して露光し、その後、露光された前記感光膜７を現像することにより、ＴＦＴのチャネル部及びソース／ドレイン形成領域とデータライン形成領域を覆い、中央部、即ちＴＦＴのチャネル予定領域を覆う部分がソース／ドレイン予定領域を覆う部分より相対的に薄い厚さを有する第２感光膜パターン７ａを形成」することは、本願発明の「前記導電体層上部に、前記ソース電極及びドレイン電極の間のチャネル領域に位置して第１の厚さを有する第１部分と、前記第１の厚さよりも厚い厚さを有し、前記データ線及びドレイン電極に対応する配線領域に位置する第２部分を有する感光膜パターンを形成するステップ」に相当する。
　
（４−１０）刊行物発明において、「第２感光膜パターン７ａ」は、「ＴＦＴのチャネル部及びソース／ドレイン形成領域とデータライン形成領域を覆」っており、「ソース／ドレイン用金属膜６を、」「第２感光膜パターン７ａ」を利用してエッチングした場合には、「ＴＦＴのチャネル部及びソース／ドレイン形成領域とデータライン形成領域」を除くその他の領域に対応する「ソース／ドレイン用金属膜６」がエッチングされることは明らかであるから、刊行物発明の「ソース／ドレイン用金属膜６を、データラインが形成されるように、」「第２感光膜パターン７ａを利用してエッチング」することは、本願発明の「感光膜パターンをエッチングマスクとして」「配線領域及びチャネル領域を除くその他の領域に対応する」「導電体層をエッチングするステップ」に相当する。
　
（４−１１）刊行物発明の「相対的に薄い厚さを有する」「第２感光膜パターン７ａの中央部を共にエッチングし、」「チャネル領域上の前記ソース／ドレイン用金属膜６の部分」を「露出」させることと、本願発明の「第１部分を除去して」「チャネル領域の」「導電体層を露出し、」「第２部分の一部を除去するステップ」とは、「第１部分を除去して」「チャネル領域の」「導電体層を露出」「するステップ」という点で共通する。
　
（４−１２）刊行物発明の「第２の感光膜パターン７ａを除去」することは、本願発明の「残っている前記第２部分を除去するステップ」に相当する。
　
（４−１３）刊行物発明の「ＴＦＴアレイ基板の製造方法」は、本願発明の「薄膜トランジスタ表示板の製造方法」に相当する。
　
（４−１４）そうすると、本願発明と刊行物発明とは、
「絶縁基板上にゲート電極を有するゲート線を形成するステップと、
　前記ゲート線を覆うゲート絶縁膜を形成するステップと、
　前記ゲート絶縁膜上部に半導体を形成するステップと、
　前記半導体上部にオーミック接触部材を形成するステップと、
　前記オーミック接触部材の上部に互いに分離され、同一層にデータ線及びドレイン電極を形成するステップと、
　保護膜を形成するステップと、
　画素電極を形成するステップと、を有し、
　前記半導体、オーミック接触部材、及びデータ線とドレイン電極の形成ステップは、
　前記ゲート絶縁膜上部に、ケイ素層、不純物ケイ素層、及び導電体層を積層するステップと、
　前記導電体層上部に、前記ソース電極及びドレイン電極の間のチャネル領域に位置して第１の厚さを有する第１部分と、前記第１の厚さよりも厚い厚さを有し、前記データ線及びドレイン電極に対応する配線領域に位置する第２部分を有する感光膜パターンを形成するステップと、
　前記感光膜パターンをエッチングマスクとして前記配線領域及びチャネル領域を除くその他の領域に対応する前記導電体層をエッチングするステップと、
　前記第１部分を除去して前記チャネル領域の前記導電体層を露出するステップと、
　残っている前記第２部分を除去するステップと、を含むことを特徴とする薄膜トランジスタ表示板の製造方法。」
である点で一致し、次の４点で相違する。
　
（相違点１）、本願発明では、「保護膜」が、「データ線を覆い、」「ドレイン電極を露出する接触孔を有する」のに対して、刊行物発明では、「保護膜」について、そのような特定がなされていない点。
　
（相違点２）本願発明では、「画素電極」が、「接触孔を通じて」「ドレイン電極と接続される」のに対して、刊行物発明では、「画素電極」について、そのような特定がなされていない点。
　
（相違点３）本願発明では、「前記第１部分を除去して前記チャネル領域の前記導電体層を露出」させる際に、「第２部分の一部を除去」しているのに対して、刊行物発明では、「相対的に薄い厚さを有する」「第２感光膜パターン７ａの中央部を共にエッチングし、」「チャネル領域上の前記ソース／ドレイン用金属膜６の部分」を「露出」させる際に、「第２感光膜パターン７ａ」の「ソース／ドレイン予定領域を覆う部分」に関して、そのような特定がなされていない点。
　
（相違点４）本願発明では、「前記その他の領域に対応する前記ケイ素層及び不純物ケイ素層をエッチングしながら、前記チャネル領域に対応する前記導電体層の一部をエッチングするステップと、」「前記チャネル領域に位置する前記導電体層及び不純物ケイ素層を除去するステップと」を備えるのに対して、刊行物発明では、「ｎ＋ａ−Ｓｉ膜５及び」「ａ−Ｓｉ膜４をエッチングし、その間、」「露出したチャネル領域上の」「ソース／ドレイン用金属膜６の部分を共にエッチングすることにより、ソース／ドレイン６ａ、６ｂを形成し、露出した前記チャネル領域上の前記ｎ＋ａ−Ｓｉ膜５部分をエッチング」する工程について、そのようなステップの特定がなされていない点。
　
５．判断
　以下、上記相違点について、検討する。
（５−１）相違点１について
　一般に、薄膜トランジスタ表示板において、「データ線を覆い、」「ドレイン電極を露出する接触孔を有する保護膜」を形成することは、例えば、引用刊行物２に、「保護膜７０を含む保護膜はデータ配線６２、６５、６６、６８上に形成される。」（段落【００１６】）、「ドレイン電極６６及びデータパッド６８をそれぞれ露出させる接触孔７６、７８がそれぞれ形成される。」（段落【００１７】）と記載されているように周知の技術であるから、刊行物発明の「保護膜形成工程」において、「保護膜」に、「ドレイン」を露出する「接続孔」を形成することにより、本願発明のように、「前記データ線を覆い、前記ドレイン電極を露出する接触孔を有する保護膜を形成するステップ」とすることは、当業者が容易になし得たことである。
　したがって、上記相違点１は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（５−２）相違点２について
　一般に、薄膜トランジスタ表示板において、「接触孔を通じて」「ドレイン電極と接続される画素電極を形成する」ことは、例えば、引用刊行物２に、「画素に位置する保護膜７０上には、画素電極８２が形成されている。画素電極８２は接触孔７６を通じてドレイン電極６６と電気的に連結されている。」（【００１８】）と記載されているように周知の技術であるから、刊行物発明の「画素電極形成工程」において、「画素電極」を、「接触孔を通じて」「ドレイン電極と接続」することにより、本願発明のように、「前記接触孔を通じて前記ドレイン電極と接続される画素電極を形成するステップ」とすることは、当業者が容易になし得たことである。
　したがって、上記相違点２は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（５−３）相違点３について
  刊行物発明において「相対的に薄い厚さを有する」「第２感光膜パターン７ａの中央部を」「エッチング」する際には、「感光膜パターン７ａ」の「ソース／ドレイン予定領域を覆う部分」の表面部分も同時にエッチングされることは明らかであり、刊行物発明も、本願発明と同様、「第１部分を除去して前記チャネル領域の前記導電体層を露出し、前記第２部分の一部を除去するステップ」を有するものと認められる。
　したがって、相違点３は、実質的なものでない。
　
（５−４）相違点４について
　刊行物発明の「アクティブ領域が限定されるように」「ｎ＋ａ−Ｓｉ膜５及び」「ａ−Ｓｉ膜４をエッチングし、その間、相対的に薄い厚さを有する前記第２感光膜パターン７ａの中央部を共にエッチングし、露出したチャネル領域上の」「ソース／ドレイン用金属膜６の部分を」「エッチングすることにより、ソース／ドレイン６ａ、６ｂを形成」する工程は、連続する１つの工程ではあるが、この工程において、「露出したチャネル領域上の」「ソース／ドレイン用金属膜６の部分」の一部をエッチングするというプロセス及び該「露出したチャネル領域上の」「ソース／ドレイン用金属膜６の部分」の残りの部分を「エッチングすることにより、ソース／ドレイン６ａ、６ｂを形成し、露出した前記チャネル領域上の」「ｎ＋ａ−Ｓｉ膜５部分をエッチング」するというプロセスが実施されていること、当業者にとって明らかである。そのうちの前者は、本願発明の「前記その他の領域に対応する前記ケイ素層及び不純物ケイ素層をエッチングしながら、前記チャネル領域に対応する前記導電体層の一部をエッチングするステップ」に相当し、後者は、本願発明の「前記チャネル領域に位置する前記導電体層及び不純物ケイ素層を除去するステップ」に相当するものと認められる。
　そうすると、本願発明の「前記その他の領域に対応する前記ケイ素層及び不純物ケイ素層をエッチングしながら、前記チャネル領域に対応する前記導電体層の一部をエッチングするステップと、前記チャネル領域に位置する前記導電体層及び不純物ケイ素層を除去するステップと、」「を含む」構成と、刊行物発明の「アクティブ領域が限定されるように前記ｎ＋ａ−Ｓｉ膜５及び前記ａ−Ｓｉ膜４をエッチングし、その間、」「露出したチャネル領域上の前記ソース／ドレイン用金属膜６の部分を共にエッチングすることにより、ソース／ドレイン６ａ、６ｂを形成し、露出した前記チャネル領域上の前記ｎ＋ａ−Ｓｉ膜５部分をエッチング」する構成との間に、実質的な差異はない。
　よって、相違点４は、実質的なものでない。
　
（５−５）まとめ
　以上検討したとおり、本願発明と刊行物発明との相違点は、実質的なものでないか、引用刊行物２に記載された技術及び周知技術を勘案することにより、当業者が容易に想到し得た範囲に含まれる程度のものにすぎず、本願発明は、引用刊行物２に記載された周知技術を勘案することにより、引用刊行物１に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。