(57)【要約】パッケージに低コストで効率的にマーキングを施すために、基材２６の主面上において、所定の位置に転写パターン２８Ａ、２８Ｂおよび位置合わせ用マーク３１が配置されてなるダイシング用シート２５を用意し、半導体ウェハ１のオリエンテーションフラット３２および上記位置合わせ用マーク３１の位置を合わせて、転写パターン２８Ａ、２８Ｂおよび位置合わせ用マーク３１が配置されたダイシング用シート２５の主面と半導体ウェハ１の裏面とを貼り合わせた後、ダイシング用シート２５の裏面を加圧および加熱することにより、転写パターン２８Ａ、２８Ｂをダイシング用シート２５から各半導体チップの裏面へ一括に転写する。
2003028072.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの裏面を研削することにより前記半導体ウェハを薄くする工程、
（ｃ）前記（ｂ）工程後、前記半導体ウェハの裏面において前記複数の半導体チップ形成領域の各々の所定の位置に識別マークを形成する工程、
（ｄ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、前記（ｃ）工程は、
（ｃ１）第１面において所定の形状にパターニングされ、前記複数の半導体チップ形成領域の各々の位置に対応して配置され、インジウムまたはアルミニウムを主成分とする転写材を有する基材を用意する工程、
（ｃ２）前記半導体ウェハの裏面と前記基材の前記第１面とを貼り合せる工程、
（ｃ３）前記転写材を前記基材の前記第１面から前記半導体ウェハの裏面へ転写することにより、複数の前記半導体チップ形成領域の各々の所定の位置に前記転写材からなる前記識別マークを形成する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、前記（ｃ）工程は、
（ｃ１）前記半導体ウェハの裏面にインジウムまたはアルミニウムを主成分とする第１薄膜を形成する工程、
（ｃ２）前記第１薄膜を所定の形状にパターニングすることにより、前記半導体ウェハの裏面において前記複数の半導体チップ形成領域の各々の所定の位置に前記識別マークを形成する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、前記（ｃ）工程は、
（ｃ１）前記複数の半導体チップ形成領域の各々の位置に対応する前記識別マークが印刷された第１シートを用意する工程、
（ｃ２）前記半導体ウェハの裏面前記第１シートを貼付することにより、各々の前記複数の半導体チップ形成領域の各々の所定の位置に前記識別マークを配置する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項６】
（ａ）複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの主面上にバンプ電極用下地膜を形成した後、前記下地膜をパターニングする工程、
（ｃ）前記（ｂ）工程後、前記半導体ウェハの裏面において複数の前記半導体チップ形成領域の各々の所定の位置に識別マークを形成する工程、
（ｄ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、前記（ｃ）工程は、
（ｃ１）第１面において所定の形状にパターニングされ、前記複数の半導体チップ形成領域の各々の位置に対応して配置され、インジウムまたはアルミニウムを主成分とする転写材を有する基材を用意する工程、
（ｃ２）前記半導体ウェハの裏面と前記基材の前記第１面とを貼り合せる工程、
（ｃ３）前記転写材を前記基材の前記第１面から前記半導体ウェハの裏面へ転写することにより、複数の前記半導体チップ形成領域の各々の所定の位置に前記転写材からなる前記識別マークを形成する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項８】
請求項６記載の半導体装置の製造方法において、前記（ｃ）工程は、
（ｃ１）前記半導体ウェハの裏面にインジウムまたはアルミニウムを主成分とする第１薄膜を形成する工程、
（ｃ２）前記第１薄膜を所定の形状にパターニングすることにより、前記半導体ウェハの裏面において前記複数の半導体チップ形成領域の各々の所定の位置に前記識別マークを形成する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項９】
請求項６記載の半導体装置の製造方法において、前記（ｃ）工程は、
（ｃ１）前記複数の半導体チップ形成領域の各々の位置に対応する前記識別マークが印刷された第１シートを用意する工程、
（ｃ２）前記半導体ウェハの裏面前記第１シートを貼付することにより、各々の前記複数の半導体チップ形成領域の各々の所定の位置に前記識別マークを配置する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項６記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項１１】
（ａ）分割領域によって区画された複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの主面上にバンプ電極用下地膜を形成した後、前記下地膜をパターニングする工程、
（ｃ）前記（ｂ）工程後、前記半導体ウェハ上に封止用絶縁膜を形成する工程、
（ｄ）前記（ｃ）工程後、前記半導体ウェハの裏面において複数の前記半導体チップ形成領域の各々の所定の位置に識別マークを形成する工程、
（ｅ）前記分割領域に沿って前記半導体ウェハおよび前記封止用絶縁膜を切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１の半導体装置の製造方法において、前記（ｃ）工程は、
（ｃ１）前記半導体ウェハの主面において、前記分割領域に溝部を形成する工程、
（ｃ２）前記半導体ウェハの主面上に前記溝部を埋め込む封止用絶縁膜を形成する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１１記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項１４】
（ａ）位置合わせ用の第１マークと、複数の半導体チップ形成領域とを有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの裏面を研削することにより前記半導体ウェハを薄くする工程、
（ｃ）第１面において、前記第１マークに対応する位置合わせ用の第２マークと、所定の形状にパターニングされ前記複数の半導体チップ形成領域の各々の位置に対応して配置された転写材とを有する基材を用意する工程、
（ｄ）前記（ｂ）工程後、前記第１マークと前記第２マークとを合わせて、前記半導体ウェハの裏面と前記基材の前記第１面とを貼り合せる工程、
（ｅ）前記転写材を前記基材の前記第１面から前記半導体ウェハの裏面へ転写することにより、前記複数の半導体チップ形成領域の各々の所定の位置に前記転写材からなる識別マークを形成する工程、
（ｆ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法において、前記（ａ）工程は、前記半導体ウェハの主面上にバンプ電極用下地膜を形成した後、前記下地膜をパターニングする工程を含み、前記（ｂ）工程より前に行うことを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１４記載の半導体装置の製造方法において、前記転写材はインジウムまたはアルミニウムを主成分とすることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６記載の半導体装置の製造方法において、前記（ｅ）工程は前記半導体ウェハに熱処理を施すことにより行うことを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１４記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項１９】
（ａ）位置合わせ用の第１マークと、複数の半導体チップ形成領域とを有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの主面上にバンプ電極用下地膜を形成する工程、
（ｃ）前記下地膜上の所定の位置に複数のバンプ電極を形成する工程、
（ｄ）前記複数のバンプ電極の下部の前記下地膜を残し、それ以外の前記下地膜を除去する工程、
（ｅ）第１面において、前記第１マークに対応する位置合わせ用の第２マークと、所定の形状にパターニングされ前記複数の半導体チップ形成領域の各々の位置に対応して配置された転写材とを有する基材を用意する工程、
（ｆ）前記（ｄ）工程後、前記第１マークと前記第２マークとを合わせて、前記半導体ウェハの裏面と前記基材の前記第１面とを貼り合せる工程、
（ｇ）前記転写材を前記基材の前記第１面から前記半導体ウェハの裏面へ転写することにより、各々の前記複数の半導体チップ形成領域の各々の所定の位置に前記転写材からなる識別マークを形成する工程、
（ｈ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１９記載の半導体装置の製造方法において、前記（ｄ）工程後であり、前記（ｆ）工程の前に、前記半導体ウェハの裏面を研削することにより、前記半導体ウェハを薄くする工程を含むことを特徴とする半導体装置の製造方法。
【請求項２１】
請求項１９記載の半導体装置の製造方法において、前記転写材はインジウムまたはアルミニウムを主成分とすることを特徴とする半導体装置の製造方法。
【請求項２２】
請求項２１記載の半導体装置の製造方法において、前記（ｅ）工程は前記半導体ウェハに熱処理を施すことにより行うことを特徴とする半導体装置の製造方法。
【請求項２３】
請求項１９記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項２４】
（ａ）複数の半導体チップ形成領域を有する半導体ウェハを用意する工程
（ｂ）前記半導体ウェハの裏面を研削することにより前記半導体ウェハを薄くする工程、
（ｃ）前記（ｂ）工程後、前記半導体ウェハの裏面に第１薄膜を形成する工程、
（ｄ）前記第１薄膜を所定の形状にパターニングすることにより、前記半導体ウェハの裏面において各々の前記複数の半導体チップ形成領域の各々の所定の位置に識別マークを形成する工程、
（ｅ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項２５】
請求項２４記載の半導体装置の製造方法において、前記（ａ）工程は、前記半導体ウェハの主面上にバンプ電極用下地膜を形成した後、前記下地膜をパターニングする工程を含み、前記（ｂ）工程より前に行うことを特徴とする半導体装置の製造方法。
【請求項２６】
請求項２４記載の半導体装置の製造方法において、前記第１薄膜はインジウムまたはアルミニウムを主成分とすることを特徴とする半導体装置の製造方法。
【請求項２７】
請求項２４記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項２８】
（ａ）複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの主面上にバンプ電極用下地膜を形成する工程、
（ｃ）前記下地膜上の所定の位置に複数のバンプ電極を形成する工程、
（ｄ）前記複数のバンプ電極の下部の前記下地膜を残し、それ以外の前記下地膜を除去する工程、
（ｅ）前記（ｄ）工程後、前記半導体ウェハの裏面に第１薄膜を形成する工程、
（ｆ）前記第１薄膜を所定の形状にパターニングすることにより、前記半導体ウェハの裏面において前記複数の半導体チップ形成領域の各々の所定の位置に識別マークを形成する工程、
（ｇ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項２９】
請求項２８記載の半導体装置の製造方法において、前記（ｄ）工程後であり、前記（ｅ）工程の前に、前記半導体ウェハの裏面を研削することにより、前記半導体ウェハを薄くする工程を含むことを特徴とする半導体装置の製造方法。
【請求項３０】
請求項２９記載の半導体装置の製造方法において、前記第１薄膜はインジウムまたはアルミニウムを主成分とすることを特徴とする半導体装置の製造方法。
【請求項３１】
請求項２８記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項３２】
（ａ）複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの裏面を研削することにより前記半導体ウェハを薄くする工程、
（ｃ）前記（ｂ）工程後、前記半導体ウェハの裏面にレーザを照射することにより、前記複数の半導体チップ形成領域の各々の所定の位置に識別マークを形成する工程、
（ｄ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項３３】
請求項３２記載の半導体装置の製造方法において、前記（ａ）工程は、前記半導体ウェハの主面上にバンプ電極用下地膜を形成した後、前記下地膜をパターニングする工程を含み、前記（ｂ）工程より前に行うことを特徴とする半導体装置の製造方法。
【請求項３４】
請求項３２記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項３５】
（ａ）複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの主面上にバンプ電極用下地膜を形成する工程、
（ｃ）前記下地膜上の所定の位置に複数のバンプ電極を形成する工程、
（ｄ）前記複数のバンプ電極の下部の前記下地膜を残し、それ以外の前記下地膜を除去する工程、
（ｅ）前記（ｄ）工程後、前記半導体ウェハの裏面にレーザを照射することにより、前記複数の半導体チップ形成領域の各々の所定の位置に識別マークを形成する工程、
（ｆ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項３６】
請求項３５記載の半導体装置の製造方法において、前記（ｄ）工程後であり、前記（ｅ）工程の前に、前記半導体ウェハの裏面を研削することにより、前記半導体ウェハを薄くする工程を含むことを特徴とする半導体装置の製造方法。
【請求項３７】
請求項３５記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項３８】
（ａ）位置合わせ用の第１マークと、複数の半導体チップ形成領域とを有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの裏面を研削することにより前記半導体ウェハを薄くする工程、
（ｃ）第１面において、前記第１マークに対応する位置合わせ用の第２マークを有し、前記複数の半導体チップ形成領域の各々の位置に対応する識別マークが印刷された第１シートを用意する工程、
（ｄ）前記（ｂ）工程後、前記第１マークと前記第２マークとを合わせて、前記半導体ウェハの裏面と前記第１シートの前記第１面とを貼り合せることにより、前記複数の半導体チップ形成領域の各々の所定の位置に前記識別マークを配置する工程、
（ｅ）前記半導体ウェハおよび前記第１シートを切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項３９】
請求項３８記載の半導体装置の製造方法において、前記（ａ）工程は、前記半導体ウェハの主面上にバンプ電極用下地膜を形成した後、前記下地膜をパターニングする工程を含み、前記（ｂ）工程より前に行うことを特徴とする半導体装置の製造方法。
【請求項４０】
請求項３８記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項４１】
（ａ）位置合わせ用の第１マークと、複数の半導体チップ形成領域とを有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの主面上にバンプ電極用下地膜を形成する工程、
（ｃ）前記下地膜上の所定の位置に複数のバンプ電極を形成する工程、
（ｄ）前記複数のバンプ電極の下部の前記下地膜を残し、それ以外の前記下地膜を除去する工程、
（ｅ）第１面において、前記第１マークに対応する位置合わせ用の第２マークを有し、前記複数の半導体チップ形成領域の各々の位置に対応する識別マークが印刷された第１シートを用意する工程、
（ｆ）前記（ｄ）工程後、前記第１マークと前記第２マークとを合わせて、前記半導体ウェハの裏面と前記第１シートの前記第１面とを貼り合せることにより、前記複数の半導体チップ形成領域の各々の所定の位置に前記識別マークを配置する工程、
（ｇ）前記半導体ウェハおよび前記第１シートを切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項４２】
請求項４１記載の半導体装置の製造方法において、前記（ｄ）工程後であり、前記（ｆ）工程の前に、前記半導体ウェハの裏面を研削することにより、前記半導体ウェハを薄くする工程を含むことを特徴とする半導体装置の製造方法。
【請求項４３】
請求項４１記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項４４】
（ａ）複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの裏面を研削することにより前記半導体ウェハを薄くする工程、
（ｃ）前記（ｂ）工程後、前記半導体ウェハの裏面に感光性の第２薄膜を形成する工程、
（ｄ）前記第２薄膜の一部を露光することにより、前記半導体ウェハの裏面において前記複数の半導体チップ形成領域の各々の所定の位置に識別マークを形成する工程、
（ｅ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項４５】
請求項４４記載の半導体装置の製造方法において、前記（ａ）工程は、前記半導体ウェハの主面上にバンプ電極用下地膜を形成した後、前記下地膜をパターニングする工程を含み、前記（ｂ）工程より前に行うことを特徴とする半導体装置の製造方法。
【請求項４６】
請求項４４記載の半導体装置の製造方法において、前記（ｄ）工程は、前記識別マークのパターンが形成された遮光層を介して前記第２薄膜を露光する工程を含むことを特徴とする半導体装置の製造方法。
【請求項４７】
請求項４４記載の半導体装置の製造方法において、前記（ｄ）工程は、エネルギービームの照射によって前記識別マークを直接描画することを特徴とする半導体装置の製造方法。
【請求項４８】
請求項４４記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項４９】
（ａ）複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの主面上にバンプ電極用下地膜を形成する工程、
（ｃ）前記下地膜上の所定の位置に複数のバンプ電極を形成する工程、
（ｄ）前記複数のバンプ電極の下部の前記下地膜を残し、それ以外の前記下地膜を除去する工程、
（ｅ）前記（ｄ）工程後、前記半導体ウェハの裏面に感光性の第２薄膜を形成する工程、
（ｆ）前記第２薄膜の一部を露光することにより、前記半導体ウェハの裏面において前記複数の半導体チップ形成領域の各々の所定の位置に識別マークを形成する工程、
（ｇ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項５０】
請求項４９記載の半導体装置の製造方法において、前記（ｄ）工程後であり、前記（ｅ）工程の前に、前記半導体ウェハの裏面を研削することにより、前記半導体ウェハを薄くする工程を含むことを特徴とする半導体装置の製造方法。
【請求項５１】
請求項４９記載の半導体装置の製造方法において、前記（ｆ）工程は、前記識別マークのパターンが形成された遮光層を介して前記第２薄膜を露光する工程を含むことを特徴とする半導体装置の製造方法。
【請求項５２】
請求項４９記載の半導体装置の製造方法において、前記（ｆ）工程は、エネルギービームの照射によって前記識別マークを直接描画することを特徴とする半導体装置の製造方法。
【請求項５３】
請求項４９記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
技術分野
本発明は、半導体装置の製造技術に関し、特に、半導体装置にマーキングを施す方法に適用して有効な技術に関するものである。
背景技術
半導体パッケージ（以下、単にパッケージと略す）の表面には、その製品名、特性およびロット番号などが一見して識別できるように、それらを示す数字もしくは記号などがマーキングされている。このようなマーキングを施す際には、半導体ウエハから半導体チップを切り出し、個々の半導体チップを樹脂封止によりパッケージングした後、たとえばＹＡＧ（Ｙｔｔｒｉｕｍ  Ａｌｕｍｉｎｕｍ  Ｇａｒｎｅｔ）レーザなどを用いてマーキングを施す。たとえば、特開平９−６６５１９号公報では、上記した数字もしくは記号などを有するマーキングテープを接着することによりマーキングを施す技術について開示されている。
本発明者らは、マーキング工程を効率的に進める方法について検討している。その中で、本発明者らは、上記したような個々の半導体チップを樹脂封止によりパッケージングした後にマーキングを施す技術においては以下のような課題があることを見出した。
すなわち、個別のパッケージに対してマーキングを施すことから、パッケージの製造個数を増加するためには、その組み立てラインの増加および個々のパッケージに対するマーキング処理速度の向上が求められる。しかしながら、組み立てラインを増加する手段では、製造個数の向上と引き換えに製造原価が上昇してしまう課題がある。また、個々のパッケージに対するマーキング処理速度を向上する手段では、簡易にマーキングを行うことが困難になってしまう課題がある。
本発明の目的は、パッケージに低コストで効率的にマーキングを施す技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
発明の開示
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明は、複数の半導体チップ形成領域を有する半導体ウェハを分割する前において、前記半導体ウェハの裏面を研削することにより前記半導体ウェハを薄くする工程と、前記半導体ウェハの裏面を研削した後、各半導体チップ形成領域の裏面において前記複数の半導体チップ形成領域の各々の所定の位置に識別マークを形成する工程とを含むものである。
また、本発明は、複数の半導体チップ形成領域を有する半導体ウェハを分割する前において、前記半導体ウェハの主面上にバンプ電極用下地膜を形成した後、前記下地膜をパターニングする工程と、前記下地膜のパターニング後、各半導体チップ形成領域の裏面において前記複数の半導体チップ形成領域の各々の所定の位置に識別マークを形成する工程とを含むものである。
発明を実施するための最良の形態
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態１の半導体装置は、たとえばＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）型の可変容量ダイオードである。以下、その製造方法を図１〜図２５を用いて説明する。
図１および図２は、本実施の形態１のパッケージの製造工程の概要を示した製造フロー図であり、工程１０１〜工程１１７はその各工程の説明である。
まず、図３に示すように、ｐ型の導電型を有し、抵抗率が約１０Ωｃｍの単結晶シリコンからなる半導体ウェハ１を用意する。半導体ウェハ１に、たとえばＡｓ（ヒ素）イオンを導入する。続いて、その半導体ウェハ１に熱処理を施すことにより、そのＡｓイオンを拡散させ、ｎ型低抵抗層２を形成する（工程１０１）。次いで、気相成長法を用いてｎ型低抵抗層２上にｎ−型エピタキシャル層３を形成する（工程１０２）。
次に、熱酸化法を用いてｎ−型エピタキシャル層３の表面に酸化シリコン膜４を形成する。続いて、酸化シリコン膜４上にフォトレジスト膜（図示は省略）を形成した後、そのフォトレジスト膜をマスクとして酸化シリコン膜４をエッチングすることにより、酸化シリコン膜４に開口部を形成する。次いで、そのフォトレジスト膜をマスクとして、その開口部よりｎ−型エピタキシャル層３に、たとえばＰ（リン）イオンを導入する。続いて、半導体ウェハ１に対して熱処理を施し、そのＰイオンを拡散させることにより、ｎ型低抵抗層２に達するｎ＋型拡散層７を形成する（工程１０３）。次いで、熱酸化法によりそのｎ＋型拡散層７の表面に酸化シリコン膜８を形成する。
次に、上記ｎ＋型拡散層７の形成に用いたフォトレジスト膜を除去した後、図４に示すように、半導体ウェハ１上に新たにフォトレジスト膜（図示は省略）を形成し、そのフォトレジスト膜をマスクとして酸化シリコン膜４をエッチングすることより、酸化シリコン膜４に開口部を形成する。続いて、そのフォトレジスト膜をマスクとして、その開口部よりｎ−型エピタキシャル層３に、たとえばＰイオンを導入する。続いて、半導体ウェハ１に対して熱処理を施し、そのＰイオンを拡散させることにより、ｎ＋型半導体層１１を形成する。
次に、上記ｎ＋型半導体層１１の形成に用いたフォトレジスト膜を除去した後、半導体ウェハ１上に新たにフォトレジスト膜（図示は省略）を形成し、そのフォトレジスト膜をマスクとしてそのフォトレジスト膜をマスクとして酸化シリコン膜４をエッチングすることより、酸化シリコン膜４に開口部を形成する。続いて、そのフォトレジスト膜をマスクとして、その開口部よりｎ−型エピタキシャル層３に、たとえばＢ（ホウ素）イオンを導入する。続いて、半導体ウェハ１に対して熱処理を施し、そのＢイオンを拡散させることにより、ｐ＋型拡散層１４を形成する。ここまでの工程により、ｐ＋型拡散層１４、ｎ＋型半導体層１１、ｎ−型エピタキシャル層３、ｎ型低抵抗層２およびｎ＋型拡散層７からなるｐｎ接合を形成することができる（工程１０４）。次いで、熱酸化法にてｐ＋型拡散層１４の表面に酸化シリコン膜１５を形成する。
次に、上記ｐ＋型拡散層１４の形成に用いたフォトレジスト膜を除去した後、図５に示すように、熱酸化法にて半導体ウェハ１上に酸化シリコン膜１６Ａを形成する。続いて、フォトレジスト膜（図示は省略）をマスクとして酸化シリコン膜１６Ａをエッチングすることにより、酸化シリコン膜１６Ａに開口部を形成する。次いで、そのフォトレジスト膜をマスクとして、その開口部よりｎ−型エピタキシャル層３に、たとえばＰイオンを導入することにより、チャネルストッパ層１７を形成する。
次に、チャネルストッパ層１７の形成に用いたフォトレジスト膜を除去した後、たとえばＣＶＤ法によりＰＳＧ（Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜１６Ｂを堆積し、酸化シリコン膜１６ＡおよびＰＳＧ膜１６Ｂからなる中間保護膜１６を形成する。
次に、図６に示すように、フォトレジスト膜（図示は省略）をマスクとして中間保護膜１６および酸化シリコン膜８、１５をエッチングすることにより、ｐ＋型拡散層１４に達する開口部およびｎ＋型拡散層７に達する開口部を形成する。続いて、そのフォトレジスト膜を除去した後、Ａｌ（アルミニウム）合金またはＷ（タングステン）などのメタル膜を堆積する。次いで、そのメタル膜をエッチングによりパターニングし、ｐ＋型拡散層１４と電気的に接続するアノード電極１８およびｎ＋型拡散層７と電気的に接続するカソード電極１９を形成する（工程１０５）。
続いて、たとえばＣＶＤ法により半導体ウェハ１上に窒化シリコン膜を堆積する。次いで、フォトレジスト膜をマスクとしてその窒化シリコン膜をエッチングすることにより、最終保護膜２０を形成する（工程１０６）。
次に、図７に示すように、半導体ウェハ１上にＴｉ（チタン）膜およびＮｉ（ニッケル）膜を下層から順次蒸着することにより、バンプ電極用下地膜（下地電極）２１を形成する（工程１０７）。この時、Ｎｉ膜の代わりにＰｄ（パラジウム）膜を蒸着してもよい。
続いて、バンプ電極用下地膜２１上にフォトレジスト膜（図示は省略）を塗布し、フォトリソグラフィ技術によりそのフォトレジスト膜に選択的な開口を施すことにより、バンプ電極形成領域を設ける。次いで、そのバンプ電極形成領域にバンプ電極２２を形成する（工程１０８）。このバンプ電極２２は、本実施の形態１の可変容量ダイオードを実装する箇所に形成された電極の材質に合わせてその材料を選択することができる。たとえば、その実装箇所の電極がＡｕ（金）である場合には、めっき法によりバンプ電極２２の形成領域にＣｕ（銅）膜を堆積した後、さらにそのＣｕ膜の表面にめっき法にてＡｕ膜を堆積することによりバンプ電極２２を形成することができる。または、そのＣｕ膜の代わりに、めっき法にてＮｉ（ニッケル）膜を堆積してもよい。また、上記実装箇所の電極がはんだから形成されている場合には、バンプ電極２２をはんだから形成することができる。
次に、図８に示すように、バンプ電極２２の形成に用いたフォトレジスト膜を除去した後、たとえば水酸化カリウム溶液またはヨウ化アンモニウム溶液を用いたウエットエッチングにより、バンプ電極２２の下部のバンプ電極用下地膜２１を残し、それ以外のバンプ電極用下地膜２１を除去する（工程１０９）。このようにして、バンプ電極用下地膜２１をパターニングする。
次に、たとえばグラインディング法で半導体ウェハ１の裏面を研削することにより、半導体ウェハ１を薄くする（工程１１０）。続いて、図９に示すように、半導体ウェハ１の素子形成面（主面）において、ハーフカット法により半導体ウェハ１を個々の半導体チップ形成領域に区画する分割領域に溝部２３を形成する（工程１１１）。この溝部２３の深さは、半導体ウェハ１の厚さの半分程度とすることを例示できる。また、半導体ウェハ１は、上記分割領域により数万個の半導体チップ形成領域に区画されているものとする。次いで、溝部２３の内部を含む半導体ウェハ１の素子形成面上に、たとえばレジン２４を塗布することにより封止する（工程１１２）。これにより、半導体ウェハ１を分割領域にて分割し、個々の半導体チップとした後においても、溝部２３内のレジン２４が半導体チップの側面を覆うことになるので、レジン２４と半導体チップとの接着力を強くすることができる。そのため、レジン２４と半導体チップとの剥離が防止できるので、半導体チップの耐湿信頼性および遮光性などを向上することができる。なお、図９中においては、本実施の形態１のパッケージの製造工程をわかりやすくするために、複数の半導体チップ形成領域の断面が見えるように図示した。
次に、図１０および図１１に示すようなダイシング用シート２５を用意する。このダイシング用シート２５は、たとえばポリエチレン、ポリビニルまたはポリオレフィンからなる基材２６上に紫外線硬化型の粘着剤２７が塗布され、その粘着剤２７上には、たとえばＩｎ（インジウム）からなる転写パターン（転写材）２８Ａ、２８Ｂが印刷された構成となっている。このような粘着剤２７および転写パターン２８Ａ、２８Ｂが配置されたダイシング用シート２５の主面（第１面）は、半導体チップの外形に合わせてダイシングライン２９によって区画されており、転写パターン２８Ａ、２８Ｂは区画された領域のそれぞれにおいて所定の位置に配置されている。また、図中では、転写パターン２８Ａは区画された領域のそれぞれにおいて所定の位置で帯状に配置されている場合を示したが、帯状ではなく点または矢印であってもよい。なお、上記したように、半導体ウェハ１は数万個の半導体チップ形成領域に区画されているものであり、ダイシング用シート２５の主面はそれに合わせて区画されているものであるが、図１０においてはダイシングライン２９によって区画された領域をわかりやすくするために、その領域の数を減らして図示した。
上記転写パターン２８Ａ、２８Ｂは、基材２６上にて反転した状態で配置されており、後の工程において半導体チップの裏面へ転写することにより、たとえばそれぞれを極性識別マークおよび製品識別記号とすることができる。また、Ｉｎは光の反射率が良いことから、その極性識別マークおよび製品識別記号をＩｎにより形成することにより、その視認性を向上することができる。このような転写パターン２８Ａ、２８Ｂは、たとえば図１２に示すように、粘着剤２７が塗布された基材２６上に、たとえばＦｅ（鉄）−Ｎｉ（ニッケル）からなる金属板３０を配置した後、その金属板３０に形成された溝部３０Ａおよび開口部３０Ｂより基材２６へＩｎを蒸着することにより形成することができる。ここで、本実施の形態１においては、金属板３０を用いる場合について例示したが、金属板３０の代わりに、たとえばＰＥＴ（Ｐｏｌｙｅｔｈｙｌｅｎｅ  Ｔｅｒｅｐｈｔｈａｌａｔｅ）からなる耐熱フィルムを用いてもよい。なお、図１２においては、半導体チップの外形に合わせて区画された領域の１つのみを図示している。
また、粘着剤２７上には、半導体ウェハ１とダイシング用シート２５とを接着する際に位置合わせするための位置合わせ用マーク（第２マーク）３１（図１０参照）が形成されている。この位置合わせ用マーク３１は、たとえば半導体ウェハ１のオリエンテーションフラットの位置に対応させて配置されている。すなわち、そのオリエンテーションフラットおよび位置合わせ用マーク３１の位置を合わせて半導体ウェハ１とダイシング用シート２５とを接着することにより、上記転写パターン２８Ａ、２８Ｂを半導体チップの裏面へ配置する際の位置合わせ精度を確保することができる。なお、位置合わせ用マーク３１は、たとえば上記転写パターン２８Ａ、２８Ｂを形成した工程において、上記金属板３０に位置合わせ用マーク３１に対応した開口部を形成しておき、転写パターン２８Ａ、２８Ｂと同様にその開口部よりＩｎを蒸着するよりことにより形成することができる。
次に、図１３および図１４に示すように、半導体ウェハ１のオリエンテーションフラット（第１マーク）３２および上記位置合わせ用マーク３１の位置を合わせて、半導体ウェハ１の裏面とダイシング用シート２５の主面（転写パターン２８Ａ、２８Ｂの形成面）とを貼り合せる（工程１１３）。
次に、図１５および図１６に示すように、たとえばダイシングブレード３３を用い、溝部２３に沿って半導体ウェハ１をダイシングすることにより、半導体ウェハ１を個々の半導体チップに分割する（工程１１４）。続いて、図１７および図１８に示すように、上記ダイシング用シート２５の裏面に紫外線を照射することにより、粘着剤２７を硬化させる（工程１１５）。次いで、図１９および図２０に示すように、たとえばローラー３４を用いてダイシング用シート２５の裏面へ加圧した後、ダイシング用シート２５に約１６０℃以上の熱処理を施すことにより、転写パターン２８Ａ、２８Ｂと半導体ウェハ１をなすシリコンとを共晶させる。これにより、転写パターン２８Ａ、２８Ｂをダイシング用シート２５から各半導体チップの裏面へ一括に転写し、マーキングを施すことができる（工程１１６）。この加圧および熱処理工程に先立って、半導体ウェハ１は工程１１４（図１５および図１６参照）により個々の半導体チップに分割されているので、工程１１６の加圧および熱処理によって半導体ウェハ１が分割領域（溝部２３）以外の領域で割れてしまうことを防ぐことができる。
上記工程１１６のマーキング工程は、上記工程１０９の余分なバンプ電極用下地膜２１の除去工程の後に行うことが好ましい。工程１１６のマーキング工程を工程１０９の余分なバンプ電極用下地膜２１の除去工程の前に行うと、余分なバンプ電極用下地膜２１を除去する際に、半導体チップの裏面に転写された転写パターン２８Ａ、２８Ｂもウエットエッチングにより除去されてしまうことになる。そこで、本実施の形態１のように、工程１１６のマーキング工程を工程１０９の余分なバンプ電極用下地膜２１の除去工程の後に行うことにより、そのような不具合を防ぐことができる。
また、上記工程１１６のマーキング工程は、上記工程１１０の半導体ウェハ１の裏面研削工程の後に行うことが好ましい。すなわち、半導体ウェハ１の裏面に余分な薄膜が形成されている場合において、その状態でマーキング処理を施すと、上記転写パターン２８Ａ、２８Ｂが半導体チップの裏面に転写されにくい場合がある。そこで、本実施の形態１のように、工程１１６のマーキング工程を工程１１０の半導体ウェハ１の裏面研削工程の後に行うことにより、そのような薄膜を除去することができるので、転写パターン２８Ａ、２８Ｂが半導体チップの裏面に転写され難くなるような不具合を防ぐことができる。
上記したように、本実施の形態１においては、半導体ウェハ１から製造される数万個の半導体チップに対して、その裏面に一括にマーキングを施すことができる。そのため、個々の半導体チップに対して１個ずつマーキングを施す場合に比べて、マーキングの効率を大幅に向上することができる。これにより、本実施の形態１のパッケージの組み立てラインを増加することなく、パッケージの製造個数を増加することが可能となる。また、パッケージの組み立てラインを増加する必要がないことから、パッケージの製造原価の上昇を抑制することができる。すなわち、本実施の形態１によれば、パッケージの製造原価の上昇を抑制しつつ、その製造個数を増加することが可能となる。
次に、図２１および図２２に示すように、突き上げピン３５により半導体チップ１Ａの下部のダイシング用シート２５を突き上げた状況下で、真空吸着コレット３６により半導体チップ１Ａを吸い上げることにより、半導体チップ１Ａをダイシング用シート２５より剥離する（工程１１７）。これにより、図２３〜図２５に示すような本実施の形態１のパッケージを製造することができる。なお、図２３〜図２５は、それぞれ本実施の形態１のパッケージの上面図、断面図および下面図であり、図２４においてはその内部の素子の構成についての図示は省略してある。また、半導体チップ１Ａの裏面に転写された上記転写パターン２８Ａ、２８Ｂは、それぞれ極性識別マーク３７Ａおよび製品識別記号（識別マーク）３７Ｂとすることができる（図２５参照）。ここで、極性識別マーク３７Ａは、半導体チップ１Ａの裏面において、たとえば本実施の形態１の可変容量ダイオードのカソード電極１９（図６参照）側に形成するものである。本実施の形態１によれば、極性識別マーク３７Ａおよび製品識別記号３７Ｂは、ダイシング用シート２５上にてパターニングされたＩｎを半導体チップ１Ａの裏面に転写することで形成することにより、レーザで極性識別マーク３７Ａおよび製品識別記号３７Ｂを形成する場合に比べて、それらの輪郭を鮮明に形成できるので、極性識別マーク３７Ａおよび製品識別記号３７Ｂの検出能力および精度を向上させることができる。
ところで、上記の本実施の形態１においては、主として本発明者らによってなされた発明をその背景となった利用分野である可変容量ダイオードのパッケージに適用した場合について説明したが、それに限定されるものではなく、たとえばマイクロプロセッサ等のような論理回路を有する多ピン型のパッケージなどにも適用できる。このような多ピン型のパッケージでは、半導体チップの裏面において上記極性識別マーク３７Ａ（図２５参照）は不要となるが、その代わりに図２６に示すようなメーカー識別マーク３７Ｃを形成してもよい。このメーカー識別マーク３７Ｃについても、上記極性識別マーク３７Ａおよび製品識別記号３７Ｂ（図２５参照）と同様の工程で形成することが可能である。
このように、本実施の形態１においては以下の効果を得ることが可能となる。（１）半導体ウェハから製造される複数の半導体チップに対して、その裏面に一括にマーキングを施すことができるので、個々の半導体チップに対して１個ずつマーキングを施す場合に比べて、マーキングの効率を大幅に向上することが可能となる。
（２）パッケージの組み立てラインを増加することなく、パッケージの製造個数を増加することができるので、パッケージの製造原価の上昇を抑制することが可能となる。
（実施の形態２）
本実施の形態２の半導体装置の製造方法は、前記実施の形態１にて示した半導体装置の製造方法の変形例である。以下、その製造方法を図２７〜図３４を用いて説明する。
図２７は、本実施の形態２のパッケージの製造工程の一部の概要を示した製造フロー図であり、工程１１１Ａ〜工程１１７Ａはその各工程の説明である。
本実施の形態２の半導体装置の製造方法は、前記実施の形態１において図３〜図８を用いて説明した工程１０１〜工程１１０（図１参照）までは同様である。その後、図２９に示すように、たとえばＩｎまたはＡｌなどからなる金属膜（第１薄膜）２８Ｃを半導体ウェハ１の裏面へ蒸着する（工程１１１Ａ）。続いて、図２９に示すように、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）をマスクとして、その金属膜２８Ｃをドライエッチングすることにより、前記実施の形態１において示した極性識別マーク３７Ａおよび製品識別記号３７Ｂを形成する（工程１１２Ａ）。この時、半導体ウェハ１の裏面においては、各半導体チップ形成領域内の所定の位置にその極性識別マーク３７Ａおよび製品識別記号３７Ｂを配置することができる。
次に、図３０に示すように、半導体ウェハ１の素子形成面（主面）において、ハーフカット法により半導体ウェハ１を個々の半導体チップ形成領域に区画する分割領域に溝部２３を形成する（工程１１３）。この溝部２３の深さは、半導体ウェハ１の厚さの半分程度とすることを例示できる。
次に、図３１に示すように、溝部２３の内部を含む半導体ウェハ１の素子形成面上に、たとえばレジン２４を塗布することにより樹脂封止する（工程１１４Ａ）。これにより、半導体ウェハ１を分割領域にて分割し、個々の半導体チップとした後においても、溝部２３内のレジン２４が半導体チップの側面を覆うことになるので、レジン２４と半導体チップとの接着力を強くすることができる。そのため、レジン２４と半導体チップとの剥離が防止できるので、半導体チップの耐湿信頼性および遮光性などを向上することができる。
ところで、極性識別マーク３７Ａおよび製品識別記号３７Ｂを形成する際のフォトリソグラフィ工程時や半導体ウェハ１の搬送時において、半導体ウェハ１には機械的な負荷がかかる。本実施の形態２の工程とは逆に、極性識別マーク３７Ａおよび製品識別記号３７Ｂを形成する前に溝部２３を形成してしまうと、極性識別マーク３７Ａおよび製品識別記号３７Ｂの形成時にその溝部２３付近において半導体ウェハ１が割れやすくなる不具合が発生してしまう。そこで、本実施の形態２では、このような不具合を防ぐために、半導体ウェハ１の裏面に極性識別マーク３７Ａおよび製品識別記号３７Ｂを形成した後に溝部２３の形成およびレジン２４による樹脂封止を行っている。
次に、図３２に示すように、たとえばポリエチレン、ポリビニルまたはポリオレフィンからなるダイシング用シート２５Ａに半導体ウェハ１の裏面を接着する（工程１１５Ａ）。続いて、図３３に示すように、たとえばダイシングブレード３３を用い、溝部２３に沿って半導体ウェハ１をダイシングすることにより、半導体ウェハ１を個々の半導体チップに分割する（工程１１６Ａ）。次いで、図３４に示すように、突き上げピン３５により半導体チップ１Ａの下部のダイシング用シート２５Ａを突き上げた状況下で、真空吸着コレット３６により半導体チップ１Ａを吸い上げることにより、半導体チップ１Ａをダイシング用シート２５Ａより剥離する（工程１１７Ａ）。これにより、本実施の形態２のパッケージを製造することができる。
このような本実施の形態２においても、前記実施の形態１と同じ効果を得ることが可能となる。
（実施の形態３）
本実施の形態３の半導体装置の製造方法は、前記実施の形態１、２にて示した半導体装置の製造方法の変形例である。以下、その製造方法を図３５〜図３９を用いて説明する。
図３５は、本実施の形態３のパッケージの製造工程の一部の概要を示した製造フロー図であり、工程１１３Ｂ〜工程１１６Ｂはその各工程の説明である。
本実施の形態３の半導体装置の製造方法は、前記実施の形態１において図３〜図９を用いて説明した工程１０１〜工程１１２（図１参照）までは同様である。その後、半導体ウェハ１の裏面を図示した図３６および半導体ウェハ１の要部断面を図示した図３７に示すように、たとえばＨｅ（ヘリウム）またはＮｅ（ネオン）などを用いたレーザの照射により半導体ウェハ１の裏面を溶かすことにより、極性識別マーク３７Ａおよび製品識別記号３７Ｂを形成する（工程１１３Ｂ）。この時、レーザビームを半導体ウェハ１の裏面に直接走査することで極性識別マーク３７Ａおよび製品識別記号３７Ｂを形成する方式、またはマスクを用いてレーザを照射することにより複数の極性識別マーク３７Ａおよび製品識別記号３７Ｂを一括に形成する方式などを用いることができる。これにより、半導体ウェハ１の裏面において分割領域４０によって区画された各半導体チップ形成領域内の所定の位置に、その極性識別マーク３７Ａおよび製品識別記号３７Ｂを配置する。
本実施の形態３のようにレーザを用いて極性識別マーク３７Ａおよび製品識別記号３７Ｂを形成する工程は、前記実施の形態１において示したバンプ電極２２（図７参照）を形成する工程１０８（図１参照）の前であってもよい。すなわち、本実施の形態３では、前記実施の形態１および前記実施の形態２のように極性識別マーク３７Ａおよび製品識別記号３７Ｂを金属膜から形成するのではなく、半導体ウェハ１の裏面を溶かすことで形成するので、余分なバンプ電極用下地膜２１を除去する工程１０９（図１参照）の際に、極性識別マーク３７Ａおよび製品識別記号３７Ｂが除去されてしまうことを防ぐことができるからである。
次に、図３８に示すように、たとえばポリエチレン、ポリビニルまたはポリオレフィンからなるダイシング用シート２５Ａに半導体ウェハ１の裏面を接着する（工程１１４Ｂ）。続いて、たとえばダイシングブレード３３を用い、溝部２３に沿って半導体ウェハ１をダイシングすることにより、半導体ウェハ１を個々の半導体チップに分割する（工程１１５Ｂ）。次いで、図３９に示すように、突き上げピン３５により半導体チップ１Ａの下部のダイシング用シート２５Ａを突き上げた状況下で、真空吸着コレット３６により半導体チップ１Ａを吸い上げることにより、半導体チップ１Ａをダイシング用シート２５Ａより剥離する（工程１１６Ｂ）。これにより、本実施の形態３のパッケージを製造することができる。
このような本実施の形態３においても、前記実施の形態１、２と同様の効果を得ることが可能となる。
（実施の形態４）
本実施の形態４の半導体装置の製造方法は、前記実施の形態１〜実施の形態３にて示した半導体装置の製造方法の変形例である。以下、その製造方法を図４０〜図４４を用いて説明する。
図４０は、本実施の形態４のパッケージの製造工程の一部の概要を示した製造フロー図であり、工程１１３Ｃ〜工程１１６Ｃはその各工程の説明である。
本実施の形態４の半導体装置の製造方法は、前記実施の形態１において図３〜図９を用いて説明した工程１０１〜工程１１２（図１参照）までは同様である。その後、図４１に示すように、ダイシング用シート２５Ａの主面上に、極性識別マーク３７Ａおよび製品識別記号３７Ｂが印刷されたマーキングシート（第１シート）４２を配置する（工程１１３Ｃ）。このマーキングシート４２は、半導体チップの外形に合わせてダイシングライン２９によって区画されており、極性識別マーク３７Ａおよび製品識別記号３７Ｂは区画された領域のそれぞれにおいて所定の位置に配置されている。極性識別マーク３７Ａおよび製品識別記号３７Ｂは、ダイシング用シート２５Ａ上では反転した状態で配置されており、後の工程において半導体チップの裏面にマーキングシート４２を貼付することにより、その反転した状態を元に戻すことができる。
また、マーキングシート４２には、マーキングシート４２を半導体ウェハ１に貼付する際に位置合わせするための位置合わせ用マーク３１が形成されている。この位置合わせ用マーク３１は、たとえば半導体ウェハ１のオリエンテーションフラットの位置に対応させて配置されている。すなわち、オリエンテーションフラットおよび位置合わせ用マーク３１の位置を合わせて半導体ウェハ１の裏面にマーキングシート４２を接着することにより、上記極性識別マーク３７Ａおよび製品識別記号３７Ｂを半導体チップの裏面へ配置する際の位置合わせ精度を確保することができる。
次に、図４２に示すように、半導体ウェハ１のオリエンテーションフラットおよび上記位置合わせ用マーク３１の位置を合わせて、半導体ウェハ１の裏面とダイシング用シート２５Ａの主面とを貼り合せることにより、上記マーキングシート４２を半導体ウェハ２の裏面に貼付する（工程１１４Ｃ）。この時、半導体ウェハ１とマーキングシート４２との接着力は、ダイシング用シート２５Ａとマーキングシート４２との接着力より強いものとする。
続いて、図４３に示すように、たとえばダイシングブレード３３を用い、溝部２３に沿って半導体ウェハ１およびマーキングシート４２をダイシングすることにより、半導体ウェハ１を個々の半導体チップに分割する（工程１１５Ｃ）。次いで、図４４に示すように、突き上げピン３５により半導体チップ１Ａの下部のダイシング用シート２５Ａを突き上げた状況下で、真空吸着コレット３６により半導体チップ１Ａを吸い上げることにより、半導体チップ１Ａをダイシング用シート２５Ａより剥離し、本実施の形態４の半導体装置を製造する（工程１１６Ｃ）。この時、マーキングシート４２は半導体ウェハ１のダイシング時において半導体チップ１Ａの外形と同じ形状に分割されているので、マーキングシート４２を半導体チップ１Ａの裏面に貼付した状態で半導体チップ１Ａをダイシング用シート２５Ａより剥離することができる。
本実施の形態４においては、前記実施の形態１において示したダイシングシートを加圧および加熱する工程１１６（図２、図１９および図２０参照）がないことから、半導体チップのクラックおよび半導体チップ中の半導体素子へのダメージを抑制することができる。また、このような本実施の形態４においても、前記実施の形態１、２等と同様の効果を得ることが可能となる。
（実施の形態５）
本実施の形態５の半導体装置の製造方法は、前記実施の形態１〜実施の形態４にて示した半導体装置の製造方法の変形例である。以下、その製造方法を図４５〜図４９を用いて説明する。
図４５は、本実施の形態５のパッケージの製造工程の一部の概要を示した製造フロー図であり、工程１１３Ｄ〜工程１１７Ｄはその各工程の説明である。
本実施の形態５の半導体装置の製造方法は、前記実施の形態１において図３〜図９を用いて説明した工程１０１〜工程１１２（図１参照）までは同様である。その後、図４６に示すように、半導体ウェハ１の裏面に感光性の樹脂膜（第２薄膜）４４を塗布する（工程１１３Ｄ）。続いて、図４７に示すように、その表面にＣｒ（クロム）からなる遮光パターン４５が形成されたガラス板４６をマスクとして、たとえば紫外線を上記樹脂膜４４に露光する（工程１１４Ｄ）。この時、遮光パターン４５は、予め半導体チップの裏面に形成する極性識別マークおよび製品識別記号の外形に合わせてパターニングされている。そのため、この露光工程によって、半導体ウェハ１の裏面では各半導体チップ形成領域内の所定の位置で樹脂膜４４は感光し、そのコントラストが変わるので、極性識別マーク３７Ａおよび製品識別記号３７Ｂを形成することができる。
続いて、図４８に示すように、たとえばダイシングブレード３３を用い、溝部２３に沿って半導体ウェハ１および樹脂膜４４をダイシングすることにより、半導体ウェハ１を個々の半導体チップに分割する（工程１１６Ｄ）。次いで、図４９に示すように、突き上げピン３５により半導体チップ１Ａの下部のダイシング用シート２５Ａを突き上げた状況下で、真空吸着コレット３６により半導体チップ１Ａを吸い上げることにより、半導体チップ１Ａをダイシング用シート２５Ａより剥離し、本実施の形態５の半導体装置を製造する（工程１１７Ｄ）。
本実施の形態５によれば、複数の半導体チップ形成領域へ一括して極性識別マーク３７Ａおよび製品識別記号３７Ｂを転写できるので、その転写工程を短縮することができる。また、このような本実施の形態５においても前記実施の形態１、２等と同じ効果を得ることが可能となる。
（実施の形態６）
本実施の形態６の半導体装置の製造方法は、前記実施の形態５にて示した半導体装置の製造方法の変形例である。以下、その製造方法を図５０〜図５１を用いて説明する。
図５０は、本実施の形態６のパッケージの製造工程の一部の概要を示した製造フロー図であり、工程１１３Ｅ〜工程１１７Ｅはその各工程の説明である。
本実施の形態６の半導体装置の製造方法は、前記実施の形態１において図３〜図９を用いて説明した工程１０１〜工程１１２（図１参照）までは同様である。その後、図５１に示すように、半導体ウェハ１の裏面に感光性の樹脂膜４４を塗布する（工程１１３Ｅ）。続いて、その照射スポット径を小さく絞った紫外線をマスクを用いることなく直接樹脂膜４４に照射および走査し、樹脂膜４４を感光させることにより、図５２および図５３に示すような極性識別マーク３７Ａ、製品識別記号３７ＢおよびチップＩＤ（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ  Ｎｕｍｂｅｒ）識別マーク３７Ｃを描画する。これにより、たとえばチップＩＤ識別マーク３７Ｃとして各半導体チップ毎に異なる番号もしくは記号を付与することが可能となるので、半導体チップの製造ロット毎に、チップＩＤ識別マーク３７Ｃとしてその製造ロット番号を付与することが可能となる。
続いて、図５４に示すように、たとえばダイシングブレード３３を用い、溝部２３に沿って半導体ウェハ１および樹脂膜４４をダイシングすることにより、半導体ウェハ１を個々の半導体チップに分割する（工程１１６Ｅ）。次いで、図５５に示すように、突き上げピン３５により半導体チップ１Ａの下部のダイシング用シート２５Ａを突き上げた状況下で、真空吸着コレット３６により半導体チップ１Ａを吸い上げることにより、半導体チップ１Ａをダイシング用シート２５Ａより剥離し、本実施の形態６の半導体装置を製造する（工程１１７Ｅ）。
このような本実施の形態６においても前記実施の形態１、２等と同じ効果を得ることが可能となる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
たとえば、前記実施の形態１においては、Ｉｎを用いて極性識別マーク及び製品識別記号を形成する場合について示したが、視認性のよいＡｌを用いてもよい。この場合、半導体ウェハをなすシリコンとＡｌを共晶させる熱処理の温度は約４００℃以上とする。
産業上の利用可能性
以上のように、本発明は、携帯電話をはじめとする移動体通信機器、メモリカードおよびＩＣカードなどに搭載する半導体装置に適用して特に有効な技術である。
【図面の簡単な説明】
図１は本発明の一実施の形態である半導体装置の製造方法を示す製造フロー図である。
図２は図１に続く半導体装置の製造方法を示す製造フロー図である。
図３は本発明の一実施の形態である半導体装置の製造方法を示す要部断面図である。
図４は図３に続く半導体装置の製造工程中の要部断面図である。
図５は図４に続く半導体装置の製造工程中の要部断面図である。
図６は図５に続く半導体装置の製造工程中の要部断面図である。
図７は図６に続く半導体装置の製造工程中の要部断面図である。
図８は図７に続く半導体装置の製造工程中の要部断面図である。
図９は図８に続く半導体装置の製造工程中の要部断面図である。
図１０は本発明の一実施の形態である半導体装置の製造に用いるダイシング用テープの平面図である。
図１１は本発明の一実施の形態である半導体装置の製造に用いるダイシング用テープの要部断面図である。
図１２は本発明の一実施の形態である半導体装置の製造工程中における転写パターンの形成工程を説明する要部斜視図である。
図１３は本発明の一実施の形態である半導体装置の製造工程中の要部斜視図である。
図１４は図９に続く半導体装置の製造工程中の要部断面図である。
図１５は図１３に続く半導体装置の製造工程中の要部斜視図である。
図１６は図１４に続く半導体装置の製造工程中の要部断面図である。
図１７は図１５に続く半導体装置の製造工程中の要部斜視図である。
図１８は図１６に続く半導体装置の製造工程中の要部断面図である。
図１９は図１７に続く半導体装置の製造工程中の要部斜視図である。
図２０は図１８に続く半導体装置の製造工程中の要部断面図である。
図２１は図１９に続く半導体装置の製造工程中の要部斜視図である。
図２２は図２０に続く半導体装置の製造工程中の要部断面図である。
図２３は本発明の一実施の形態である半導体装置の上面図である。
図２４は本発明の一実施の形態である半導体装置の断面図である。
図２５は本発明の一実施の形態である半導体装置の下面図である。
図２６は本発明の一実施の形態である半導体装置の製造工程中の要部斜視図である。
図２７は本発明の他の実施の形態である半導体装置の製造方法を示す製造フロー図である。
図２８は本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。
図２９は図２８に続く半導体装置の製造工程中の要部断面図である。
図３０は図２９に続く半導体装置の製造工程中の要部断面図である。
図３１は図３０に続く半導体装置の製造工程中の要部断面図である。
図３２は図３１に続く半導体装置の製造工程中の要部断面図である。
図３３は図３２に続く半導体装置の製造工程中の要部断面図である。
図３４は図３３に続く半導体装置の製造工程中の要部断面図である。
図３５は本発明の他の実施の形態である半導体装置の製造方法を示す製造フロー図である。
図３６は本発明の他の実施の形態である半導体装置の製造方法を示す平面図である。
図３７は本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。
図３８は図３７に続く半導体装置の製造工程中の要部断面図である。
図３９は図３８に続く半導体装置の製造工程中の要部断面図である。
図４０は本発明の他の実施の形態である半導体装置の製造方法を示す製造フロー図である。
図４１は本発明の他の実施の形態である半導体装置の製造に用いるマーキングシートを示す平面図である。
図４２は本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。
図４３は図４２に続く半導体装置の製造工程中の要部断面図である。
図４４は図３３に続く半導体装置の製造工程中の要部断面図である。
図４５は本発明の他の実施の形態である半導体装置の製造方法を示す製造フロー図である。
図４６は本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。
図４７は図４６に続く半導体装置の製造工程中の要部断面図である。
図４８は図４７に続く半導体装置の製造工程中の要部断面図である。
図４９は図４８に続く半導体装置の製造工程中の要部断面図である。
図５０は本発明の他の実施の形態である半導体装置の製造方法を示す製造フロー図である。
図５１は本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。
図５２は本発明の他の実施の形態である半導体装置の製造方法を示す要部平面図である。
図５３は図５１に続く半導体装置の製造工程中の要部断面図である。
図５４は図５３に続く半導体装置の製造工程中の要部断面図である。
図５５は図５４に続く半導体装置の製造工程中の要部断面図である。
【図１】
2003028072.tif 000003
【図２】
2003028072.tif 000004
【図３】
2003028072.tif 000005
【図４】
2003028072.tif 000006
【図５】
2003028072.tif 000007
【図６】
2003028072.tif 000008
【図７】
2003028072.tif 000009
【図８】
2003028072.tif 000010
【図９】
2003028072.tif 000011
【図１０】
2003028072.tif 000012
【図１１】
2003028072.tif 000013
【図１２】
2003028072.tif 000014
【図１３】
2003028072.tif 000015
【図１４】
2003028072.tif 000016
【図１５】
2003028072.tif 000017
【図１６】
2003028072.tif 000018
【図１７】
2003028072.tif 000019
【図１８】
2003028072.tif 000020
【図１９】
2003028072.tif 000021
【図２０】
2003028072.tif 000022
【図２１】
2003028072.tif 000023
【図２２】
2003028072.tif 000024
【図２３】
2003028072.tif 000025
【図２４】
2003028072.tif 000026
【図２５】
2003028072.tif 000027
【図２６】
2003028072.tif 000028
【図２７】
2003028072.tif 000029
【図２８】
2003028072.tif 000030
【図２９】
2003028072.tif 000031
【図３０】
2003028072.tif 000032
【図３１】
2003028072.tif 000033
【図３２】
2003028072.tif 000034
【図３３】
2003028072.tif 000035
【図３４】
2003028072.tif 000036
【図３５】
2003028072.tif 000037
【図３６】
2003028072.tif 000038
【図３７】
2003028072.tif 000039
【図３８】
2003028072.tif 000040
【図３９】
2003028072.tif 000041
【図４０】
2003028072.tif 000042
【図４１】
2003028072.tif 000043
【図４２】
2003028072.tif 000044
【図４３】
2003028072.tif 000045
【図４４】
2003028072.tif 000046
【図４５】
2003028072.tif 000047
【図４６】
2003028072.tif 000048
【図４７】
2003028072.tif 000049
【図４８】
2003028072.tif 000050
【図４９】
2003028072.tif 000051
【図５０】
2003028072.tif 000052
【図５１】
2003028072.tif 000053
【図５２】
2003028072.tif 000054
【図５３】
2003028072.tif 000055
【図５４】
2003028072.tif 000056
【図５５】
2003028072.tif 000057
【手続補正書】
【提出日】平成14年5月7日(2002.5.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（ａ）複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの裏面を研削することにより前記半導体ウェハを薄くする工程、
（ｃ）第１面において所定の形状にパターニングされ、前記複数の半導体チップ形成領域の各々の位置に対応して配置され、インジウムまたはアルミニウムを主成分とする転写材を有する基材を用意する工程、
（ｄ）前記（ｂ）工程後、前記半導体ウェハの裏面と前記基材の前記第１面とを貼り合せる工程、
（ｅ）前記転写材を前記基材の前記第１面から前記半導体ウェハの裏面へ転写することにより、複数の前記半導体チップ形成領域の各々の所定の位置に前記転写材からなる前記識別マークを形成する工程、
（ｆ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項３】
（ａ）複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの主面上の所定の位置に複数のバンプ電極を形成する工程、
（ｃ）前記半導体ウェハの裏面を研削することにより前記半導体ウェハを薄くする工程、
（ｄ）前記（ｂ）工程および前記（ｃ）工程後において、前記半導体ウェハの裏面にインジウムまたはアルミニウムを主成分とする第１薄膜を形成する工程、
（ｅ）前記第１薄膜を所定の形状にパターニングすることにより、前記半導体ウェハの裏面において前記複数の半導体チップ形成領域の各々の所定の位置に前記識別マークを形成する工程、
（ｆ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項４】
（ａ）複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの主面上の所定の位置に複数のバンプ電極を形成する工程、
（ｃ）前記半導体ウェハの裏面を研削することにより前記半導体ウェハを薄くする工程、
（ｄ）前記複数の半導体チップ形成領域の各々の位置に対応する前記識別マークが印刷された第１シートを用意する工程、
（ｅ）前記（ｂ）工程および前記（ｃ）工程後において、前記半導体ウェハの裏面に前記第１シートを貼付することにより、各々の前記複数の半導体チップ形成領城の各々の所定の位置に前記識別マークを配置する工程、
（ｆ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
削除
【請求項６】
（ａ）複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの主面上にバンプ電極用下地膜を形成した後、前記下地膜をパターニングする工程、
（ｃ）第１面において所定の形状にパターニングされ、前記複数の半導体チップ形成領域の各々の位置に対応して配置され、インジウムまたはアルミニウムを主成分とする転写材を有する基材を用意する工程、
（ｄ）前記（ｂ）工程後、前記半導体ウェハの裏面と前記基材の前記第１面とを貼り合せる工程、
（ｅ）前記転写材を前記基材の前記第１面から前記半導体ウェハの裏面へ転写することにより、複数の前記半導体チップ形成領域の各々の所定の位置に前記転写材からなる前記識別マークを形成する工程、
（ｆ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項８】
（ａ）複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの主面上にバンプ電極用下地膜を形成した後、前記下地膜をパターニングする工程、
（ｃ）前記（ｂ）工程後、前記半導体ウェハの裏面にインジウムまたはアルミニウムを主成分とする第１薄膜を形成する工程、
（ｄ）前記第１薄膜を所定の形状にパターニングすることにより、前記半導体ウェハの裏面において前記複数の半導体チップ形成領域の各々の所定の位置に前記識別マークを形成する工程、
（ｅ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含み、前記（ｂ）工程は、
（ｂ１）前記下地膜上の所定の位置に複数のバンプ電極を形成する工程と、
（ｂ２）前記複数のバンプ電極の下部の前記下地膜を残し、それ以外の前記下地膜を除去する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項９】
（ａ）複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの主面上にバンプ電極用下地膜を形成した後、前記下地膜をパターニングする工程、
（ｃ）前記複数の半導体チップ形成領域の各々の位置に対応する前記識別マークが印刷された第１シートを用意する工程、
（ｄ）前記（ｂ）工程後、前記半導体ウェハの裏面前記第１シートを貼付することにより、各々の前記複数の半導体チップ形成領域の各々の所定の位置に前記識別マークを配置する工程、
（ｅ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含み、前記（ｂ）工程は、
（ｂ１）前記下地膜上の所定の位置に複数のバンプ電極を形成する工程と、
（ｂ２）前記複数のバンプ電極の下部の前記下地膜を残し、それ以外の前記下地膜を除去する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１０】
削除
【請求項１１】
（ａ）分割領域によって区画された複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの主面上にバンプ電極用下地膜を形成した後、前記下地膜をパターニングする工程、
（ｃ）前記（ｂ）工程後、前記半導体ウェハ上に封止用絶縁膜を形成する工程、
（ｄ）前記（ｃ）工程後、前記半導体ウェハの裏面において複数の前記半導体チップ形成領域の各々の所定の位置に識別マークを形成する工程、
（ｅ）前記分割領域に沿って前記半導体ウェハおよび前記封止用絶縁膜を切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１の半導体装置の製造方法において、前記（ｃ）工程は、
（ｃ１）前記半導体ウェハの主面において、前記分割領域に溝部を形成する工程、
（ｃ２）前記半導体ウェハの主面上に前記溝部を埋め込む封止用絶縁膜を形成する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１１記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項１４】
（ａ）位置合わせ用の第１マークと、複数の半導体チップ形成領域とを有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの裏面を研削することにより前記半導体ウェハを薄くする工程、
（ｃ）第１面において、前記第１マークに対応する位置合わせ用の第２マークと、所定の形状にパターニングされ前記複数の半導体チップ形成領域の各々の位置に対応して配置された転写材とを有する基材を用意する工程、
（ｄ）前記（ｂ）工程後、前記第１マークと前記第２マークとを合わせて、前記半導体ウェハの裏面と前記基材の前記第１面とを貼り合せる工程、
（ｅ）前記転写材を前記基材の前記第１面から前記半導体ウェハの裏面へ転写することにより、前記複数の半導体チップ形成領域の各々の所定の位置に前記転写材からなる識別マークを形成する工程、
（ｆ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法において、前記（ａ）工程は、前記半導体ウェハの主面上にバンプ電極用下地膜を形成した後、前記下地膜をパターニングする工程を含み、前記（ｂ）工程より前に行うことを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１４記載の半導体装置の製造方法において、前記転写材はインジウムまたはアルミニウムを主成分とすることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６記載の半導体装置の製造方法において、前記（ｅ）工程は前記半導体ウェハに熱処理を施すことにより行うことを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１４記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項１９】
（ａ）位置合わせ用の第１マークと、複数の半導体チップ形成領城とを有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの主面上にバンプ電極用下地膜を形成する工程、
（ｃ）前記下地膜上の所定の位置に複数のバンプ電極を形成する工程、
（ｄ）前記複数のバンプ電極の下部の前記下地膜を残し、それ以外の前記下地膜を除去する工程、
（ｅ）第１面において、前記第１マークに対応する位置合わせ用の第２マークと、所定の形状にパターニングされ前記複数の半導体チップ形成領域の各々の位置に対応して配置された転写材とを有する基材を用意する工程、
（ｆ）前記（ｄ）工程後、前記第１マークと前記第２マークとを合わせて、前記半導体ウェハの裏面と前記基材の前記第１面とを貼り合せる工程、
（ｇ）前記転写材を前記基材の前記第１面から前記半導体ウェハの裏面へ転写することにより、各々の前記複数の半導体チップ形成領域の各々の所定の位置に前記転写材からなる識別マークを形成する工程、
（ｈ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１９記載の半導体装置の製造方法において、前記（ｄ）工程後であり、前記（ｆ）工程の前に、前記半導体ウェハの裏面を研削することにより、前記半導体ウェハを薄くする工程を含むことを特徴とする半導体装置の製造方法。
【請求項２１】
請求項１９記載の半導体装置の製造方法において、前記転写材はインジウムまたはアルミニウムを主成分とすることを特徴とする半導体装置の製造方法。
【請求項２２】
請求項２１記載の半導体装置の製造方法において、前記（ｅ）工程は前記半導体ウェハに熱処理を施すことにより行うことを特徴とする半導体装置の製造方法。
【請求項２３】
請求項１９記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項２４】
（ａ）複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの裏面を研削することにより前記半導体ウェハを薄くする工程、
（ｃ）前記（ｂ）工程後、前記半導体ウェハの裏面に第１薄膜を形成する工程、
（ｄ）前記第１薄膜を所定の形状にパターニングすることにより、前記半導体ウェハの裏面において各々の前記複数の半導体チップ形成領域の各々の所定の位置に識別マークを形成する工程、
（ｅ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含み、前記（ａ）工程は、前記半導体ウェハをウェハ状態に保ち、前記半導体ウェハの主面上の所定の位置に複数のバンプ電極を形成する工程を含み、前記（ｄ）工程は前記（ａ）工程より後に行われることを特徴とする半導体装置の製造方法。
【請求項２５】
請求項２４記載の半導体装置の製造方法において、前記（ａ）工程は、前記半導体ウェハの主面上にバンプ電極用下地膜を形成した後、前記下地膜をパターニングする工程を含み、前記（ｂ）工程より前に行うことを特徴とする半導体装置の製造方法。
【請求項２６】
請求項２４記載の半導体装置の製造方法において、前記第１薄膜はインジウムまたはアルミニウムを主成分とすることを特徴とする半導体装置の製造方法。
【請求項２７】
請求項２４記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項２８】
（ａ）複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの主面上にバンプ電極用下地膜を形成する工程、
（ｃ）前記半導体ウェハをウェハ状態に保ち、前記下地膜上の所定の位置に複数のバンプ電極を形成する工程、
（ｄ）前記複数のバンプ電極の下部の前記下地膜を残し、それ以外の前記下地膜を除去する工程、
（ｅ）前記（ｄ）工程後、前記半導体ウェハの裏面に第１薄膜を形成する工程、
（ｆ）前記第１薄膜を所定の形状にパターニングすることにより、前記半導体ウェハの裏面において前記複数の半導体チップ形成領域の各々の所定の位置に識別マークを形成する工程、
（ｇ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含み、前記（ｆ）工程は前記（ｃ）工程より後に行われることを特徴とする半導体装置の製造方法。
【請求項２９】
請求項２８記載の半導体装置の製造方法において、前記（ｄ）工程後であり、前記（ｅ）工程の前に、前記半導体ウェハの裏面を研削することにより、前記半導体ウェハを薄くする工程を含むことを特徴とする半導体装置の製造方法。
【請求項３０】
請求項２９記載の半導体装置の製造方法において、前記第１薄膜はインジウムまたはアルミニウムを主成分とすることを特徴とする半導体装置の製造方法。
【請求項３１】
請求項２８記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項３２】
（ａ）複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの裏面を研削することにより前記半導体ウェハを薄くする工程、
（ｃ）前記（ｂ）工程後、前記半導体ウェハの裏面にレーザを照射することにより、前記複数の半導体チップ形成領域の各々の所定の位置に識別マークを形成する工程、
（ｄ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含み、前記（ａ）工程は、前記半導体ウェハをウェハ状態に保ち、前記半導体ウェハの主面上の所定の位置に複数のバンプ電極を形成する工程を含み、前記（ｃ）工程は前記（ａ）工程より後に行われることを特徴とする半導体装置の製造方法。
むことを特徴とする半導体装置の製造方法。
【請求項３３】
請求項３２記載の半導体装置の製造方法において、前記（ａ）工程は、前記半導体ウェハの主面上にバンプ電極用下地膜を形成した後、前記下地膜をパターニングする工程を含み、前記（ｂ）工程より前に行うことを特徴とする半導体装置の製造方法。
【請求項３４】
請求項３２記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項３５】
（ａ）複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの主面上にバンプ電極用下地膜を形成する工程、
（ｃ）前記半導体ウェハをウェハ状態に保ち、前記下地膜上の所定の位置に複数のバンプ電極を形成する工程、
（ｄ）前記複数のバンプ電極の下部の前記下地膜を残し、それ以外の前記下地膜を除去する工程、
（ｅ）前記（ｄ）工程後、前記半導体ウェハの裏面にレーザを照射することにより、前記複数の半導体チップ形成領域の各々の所定の位置に識別マークを形成する工程、
（ｆ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含み、前記（ｅ）工程は前記（ｃ）工程より後に行われることを特徴とする半導体装置の製造方法。
【請求項３６】
請求項３５記載の半導体装置の製造方法において、前記（ｄ）工程後であり、前記（ｅ）工程の前に、前記半導体ウェハの裏面を研削することにより、前記半導体ウェハを薄くする工程を含むことを特徴とする半導体装置の製造方法。
【請求項３７】
請求項３５記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項３８】
（ａ）位置合わせ用の第１マークと、複数の半導体チップ形成領域とを有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの裏面を研削することにより前記半導体ウェハを薄くする工程、
（ｃ）第１面において、前記第１マークに対応する位置合わせ用の第２マークを有し、前記複数の半導体チップ形成領域の各々の位置に対応する識別マークが印刷された第１シートを用意する工程、
（ｄ）前記（ｂ）工程後、前記第１マークと前記第２マークとを合わせて、前記半導体ウェハの裏面と前記第１シートの前記第１面とを貼り合せることにより、前記複数の半導体チップ形成領域の各々の所定の位置に前記識別マークを配置する工程、
（ｅ）前記半導体ウェハおよび前記第１シートを切断することにより、複数の半導体チップに分割する工程、
を含み、前記（ａ）工程は、前記半導体ウェハをウェハ状態に保ち、前記半導体ウェハの主面上の所定の位置に複数のバンプ電極を形成する工程を含み、前記（ｄ）工程は前記（ａ）工程より後に行われることを特徴とする半導体装置の製造方法。
【請求項３９】
請求項３８記載の半導体装置の製造方法において、前記（ａ）工程は、前記半導体ウェハの主面上にバンプ電極用下地膜を形成した後、前記下地膜をパターニングする工程を含み、前記（ｂ）工程より前に行うことを特徴とする半導体装置の製造方法。
【請求項４０】
請求項３８記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項４１】
（ａ）位置合わせ用の第１マークと、複数の半導体チップ形成領域とを有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの主面上にバンプ電極用下地膜を形成する工程、
（ｃ）前記半導体ウェハをウェハ状態に保ち、前記下地膜上の所定の位置に複数のバンプ電極を形成する工程、
（ｄ）前記複数のバンプ電極の下部の前記下地膜を残し、それ以外の前記下地膜を除去する工程、
（ｅ）第１面において、前記第１マークに対応する位置合わせ用の第２マークを有し、前記複数の半導体チップ形成領域の各々の位置に対応する識別マークが印刷された第１シートを用意する工程、
（ｆ）前記（ｄ）工程後、前記第１マークと前記第２マークとを合わせて、前記半導体ウェハの裏面と前記第１シートの前記第１面とを貼り合せることにより、前記複数の半導体チップ形成領域の各々の所定の位置に前記識別マークを配置する工程、
（ｇ）前記半導体ウェハおよび前記第１シートを切断することにより、複数の半導体チップに分割する工程、
を含み、前記（ｆ）工程は前記（ｃ）工程より後に行われることを特徴とする半導体装置の製造方法。
【請求項４２】
請求項４１記載の半導体装置の製造方法において、前記（ｄ）工程後であり、前記（ｆ）工程の前に、前記半導体ウェハの裏面を研削することにより、前記半導体ウェハを薄くする工程を含むことを特徴とする半導体装置の製造方法。
【請求項４３】
請求項４１記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項４４】
（ａ）複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの裏面を研削することにより前記半導体ウェハを薄くする工程、
（ｃ）前記（ｂ）工程後、前記半導体ウェハの裏面に感光性の第２薄膜を形成する工程、
（ｄ）前記第２薄膜の一部を露光することにより、前記半導体ウェハの裏面において前記複数の半導体チップ形成領域の各々の所定の位置に識別マークを形成する工程、
（ｅ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項４５】
請求項４４記載の半導体装置の製造方法において、前記（ａ）工程は、前記半導体ウェハの主面上にバンプ電極用下地膜を形成した後、前記下地膜をパターニングする工程を含み、前記（ｂ）工程より前に行うことを特徴とする半導体装置の製造方法。
【請求項４６】
請求項４４記載の半導体装置の製造方法において、前記（ｄ）工程は、前記識別マークのパターンが形成された遮光層を介して前記第２薄膜を露光する工程を含むことを特徴とする半導体装置の製造方法。
【請求項４７】
請求項４４記載の半導体装置の製造方法において、前記（ｄ）工程は、エネルギービームの照射によって前記識別マークを直接描画することを特徴とする半導体装置の製造方法。
【請求項４８】
請求項４４記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項４９】
（ａ）複数の半導体チップ形成領域を有する半導体ウェハを用意する工程、
（ｂ）前記半導体ウェハの主面上にバンプ電極用下地膜を形成する工程、
（ｃ）前記下地膜上の所定の位置に複数のバンプ電極を形成する工程、
（ｄ）前記複数のバンプ電極の下部の前記下地膜を残し、それ以外の前記下地膜を除去する工程、
（ｅ）前記（ｄ）工程後、前記半導体ウェハの裏面に感光性の第２薄膜を形成する工程、
（ｆ）前記第２薄膜の一部を露光することにより、前記半導体ウェハの裏面において前記複数の半導体チップ形成領域の各々の所定の位置に識別マークを形成する工程、
（ｇ）前記半導体ウェハを切断することにより、複数の半導体チップに分割する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項５０】
請求項４９記載の半導体装置の製造方法において、前記（ｄ）工程後であり、前記（ｅ）工程の前に、前記半導体ウェハの裏面を研削することにより、前記半導体ウェハを薄くする工程を含むことを特徴とする半導体装置の製造方法。
【請求項５１】
請求項４９記載の半導体装置の製造方法において、前記（ｆ）工程は、前記識別マークのパターンが形成された遮光層を介して前記第２薄膜を露光する工程を含むことを特徴とする半導体装置の製造方法。
【請求項５２】
請求項４９記載の半導体装置の製造方法において、前記（ｆ）工程は、エネルギービームの照射によって前記識別マークを直接描画することを特徴とする半導体装置の製造方法。
【請求項５３】
請求項４９記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項５４】
（ａ）複数の電極パターンが形成された主面と、前記主面と反対側の裏面とを有し、かつ、複数の半導体チップ形成領域とを有する半導体ウェハを準備する工程、
（ｂ）前記半導体ウェハの主面上に形成され、前記複数の電極パターンと電気的に接続された複数のバンプ電極を形成する工程、
（ｃ）前記（ｂ）工程後、前記半導体ウェハの裏面を研削することにより、前記半導体ウェハを薄くする工程、
（ｄ）前記（ｃ）工程後、前記半導体ウェハの裏面において、前記複数の半導体チップ形成領域の各々の所定の位置に識別マークを形成する工程、
（ｅ）前記（ｄ）工程後、前記半導体ウェハを切断することにより、各々が前記電極パターンおよびバンプ電極を有する複数の半導体チップを形成する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項５５】
請求項５４記載の半導体装置の製造方法において、前記識別マークは、前記半導体ウェハの裏面をレーザ照射することにより形成されることを特徴とする半導体装置の製造方法。
【請求項５６】
請求項５５記載の半導体装置の製造方法において、前記複数の半導体チップはダイオードであり、前記複数の電極パターンは前記ダイオードのアノードおよびカソードであることを特徴とする半導体装置の製造方法。
【請求項５７】
請求項５６記載の半導体装置の製造方法において、前記（ｂ）工程は、
（ｂ１）前記半導体ウェハの主面の全面上に金属薄膜を形成する工程と、
（ｂ２）前記金属薄膜上で、かつ、前記複数の電極パターンが形成された位置に前記複数のバンプ電極を形成する工程と、
（ｂ３）前記バンプ電極が形成された部分以外の前記金属薄膜をウェットエッチングにより除去する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項５８】
請求項３記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項５９】
請求項４記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項６０】
請求項８記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【請求項６１】
請求項９記載の半導体装置の製造方法において、前記識別マークは極性、前記半導体チップの製品名、前記半導体チップのＩＤおよびメーカー名のうちの選択された１つ以上を示すことを特徴とする半導体装置の製造方法。
【国際調査報告】
2003028072.tif 000058
2003028072.tif 000059
2003028072.tif 000060
2003028072.tif 000061