【事件の表示】
　特願２００７−　１４２１７「アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法」拒絶査定不服審判事件〔平成１９年　７月１９日出願公開，特開２００７−１８３６５６〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１３年１２月２８日（パリ条約による優先権主張２０００年１２月２９日，韓国）を出願日とする特願２００１−４０２０６１号の一部を，平成１９年１月２４日に新たな特許出願としたものであって，平成２３年２月１０日付けで拒絶理由が通知され，同年６月１４日に手続補正がされ，同年１１月２９日付けで拒絶査定がされ，これに対して，平成２４年４月２０日に審判請求がされるとともに，手続補正がされたものである。
　その後，平成２４年９月１８日付けで審尋がされ，これに対して同年１２月２１日に回答書が提出されたものである。
　
第２　補正の却下の決定
　
［補正の却下の決定の結論］
　平成２４年４月２０日にされた手続補正（以下「本件補正」という。）を却下する。
　
［理由］
１．本件補正の内容
　本件補正は，特許請求の範囲を補正するものであり，特許請求の範囲は補正の前後で以下のとおりである。
　
〈補正前〉
「【請求項１】
　基板上に非晶質シリコンを蒸着し，ＳＬＳ方式で前記非晶質シリコンをポリシリコンで結晶する段階と，
　前記結晶化されたポリシリコンを選択的に除去して，スイッチングトランジスタ及び駆動トランジスタが形成される領域に第１，第２半導体層を形成する段階と，
　前記各半導体層を含む全面にゲート絶縁膜を形成する段階と，
　前記ゲート絶縁膜上に前記第１半導体層を通るように一方向にスキャンラインを形成し，同時に前記第２半導体層を通るように前記駆動トランジスタのゲート電極を形成する段階と，
　前記スキャンライン及び駆動トランジスタのゲート電極の両側の前記第１，第２半導体層にスイッチングトランジスタ及び駆動トランジスタのソースおよびドレン領域を形成する段階と，
　全面に層間絶縁膜を蒸着し，前記第１半導体層のソースおよびドレン領域及び前記駆動トランジスタのゲート電極，第２半導体層のソース領域が露出するようにそれぞれコンタクトホールを形成する段階と，
　前記層間絶縁膜上に前記スキャンラインに垂直な方向に前記第１半導体層のソース領域に連結されるようにデータラインを形成し，前記スキャンラインに垂直な方向に前記第２半導体層のソース領域に連結され，前記駆動トランジスタのゲート電極にオーバーラップされるようにパワーラインを形成し，前記第１半導体層のドレン領域と前記駆動トランジスタのゲート電極とを連結するように電極パターンを形成する段階と，
　前記第２半導体層のドレン領域にコンタクトホールを有するように全面に平坦化用の絶縁膜を形成する段階と，
　前記平坦化用の絶縁膜上に前記ドレン領域に連結されるように電界発光素子を形成する段階と，
　前記スイッチングトランジスタ又は駆動トランジスタのチャネル領域を形成する多結晶シリコンのグレインをチャネル領域の電流の流れる方向に実質的に平行にする段階と，を備え，
　前記ＳＬＳ方式の結晶化は，約２μｍ×１０ｍｍのサイズを有するビームを，パルス当たり露光面積が１０×１０ｍｍ２以下となるようにして，ＳＬＳ方式で非晶質シリコンに照射して，ポリシリコンを結晶化することを特徴とするアクティブマトリックス有機電界発光ディスプレイ装置の製造方法。
　　【請求項２】
　前記スキャンラインと駆動トランジスタのゲート電極は互いに隔離されるように形成することを特徴とする請求項１記載のアクティブマトリックス有機電界発光ディスプレイ装置の製造方法。
　　【請求項３】
　前記ゲート電極は前記パワーラインにオーバーラップされキャパシタを形成するように，一定の領域を広く形成することを特徴とする請求項１記載のアクティブマトリックス有機電界発光ディスプレイ装置の製造方法。
　　【請求項４】
　前記ＳＬＳ結晶化方法は，一定の間隔でビームを１次非晶質シリコン基板に照射して，非晶質シリコンを結晶化した後，次いで，前記第１次照射して結晶化した部分の側面に２次的にビームを照射する方法を繰り返して，全非晶質シリコンを結晶化することを特徴とする請求項１記載のアクティブマトリックス有機電界発光ディスプレイ装置の製造方法。」
　
〈補正後〉
「【請求項１】
　基板上に非晶質シリコンを蒸着し，ＳＬＳ方式で前記非晶質シリコンをポリシリコンで結晶する段階と，
　前記結晶化されたポリシリコンを選択的に除去して，スイッチングトランジスタ及び駆動トランジスタが形成される領域に第１，第２半導体層を形成する段階と，
　前記各半導体層を含む全面にゲート絶縁膜を形成する段階と，
　前記ゲート絶縁膜上に前記第１半導体層を通るように一方向にスキャンラインを形成し，同時に前記第２半導体層を通るように前記駆動トランジスタのゲート電極を形成する段階と，
　前記スキャンライン及び駆動トランジスタのゲート電極の両側の前記第１，第２半導体層にスイッチングトランジスタ及び駆動トランジスタのソースおよびドレン領域を形成する段階と，
　全面に層間絶縁膜を蒸着し，前記第１半導体層のソースおよびドレン領域及び前記駆動トランジスタのゲート電極，第２半導体層のソース領域が露出するようにそれぞれコンタクトホールを形成する段階と，
　前記層間絶縁膜上に前記スキャンラインに垂直な方向に前記第１半導体層のソース領域に連結されるようにデータラインを形成し，前記スキャンラインに垂直な方向に前記第２半導体層のソース領域に連結され，前記駆動トランジスタのゲート電極にオーバーラップされるようにパワーラインを形成し，前記第１半導体層のドレン領域と前記駆動トランジスタのゲート電極とを連結するように電極パターンを形成する段階と，
　前記第２半導体層のドレン領域にコンタクトホールを有するように全面に平坦化用の絶縁膜を形成する段階と，
　前記平坦化用の絶縁膜上に前記ドレン領域に連結されるように電界発光素子を形成する段階と，
　前記スイッチングトランジスタ又は駆動トランジスタのチャネル領域を形成する多結晶シリコンのグレインをチャネル領域の電流の流れる方向に実質的に平行にする段階と，を備え，
　前記ＳＬＳ方式の結晶化は，約２μｍ×１０ｍｍのサイズを有するビームを，パルス当たり露光面積が１０×１０ｍｍ２以下となるようにして，ＳＬＳ方式で非晶質シリコンに照射して，ポリシリコンを結晶化して，
　前記ＳＬＳ結晶化方法は，一定の間隔でビームを１次非晶質シリコン基板に照射して，非晶質シリコンを結晶化した後，次いで，前記第１次照射して結晶化した部分の側面に２次的にビームを照射する方法を繰り返して，全非晶質シリコンを結晶化することを特徴とするアクティブマトリックス有機電界発光ディスプレイ装置の製造方法。
　　【請求項２】
　前記スキャンラインと駆動トランジスタのゲート電極は互いに隔離されるように形成することを特徴とする請求項１記載のアクティブマトリックス有機電界発光ディスプレイ装置の製造方法。
　　【請求項３】
　前記ゲート電極は前記パワーラインにオーバーラップされキャパシタを形成するように，一定の領域を広く形成することを特徴とする請求項１記載のアクティブマトリックス有機電界発光ディスプレイ装置の製造方法。」
　
２．補正事項の整理
　本件補正を整理すると以下のとおりとなる。
〈補正事項１〉
　補正前の請求項１の「前記ＳＬＳ方式の結晶化は，約２μｍ×１０ｍｍのサイズを有するビームを，パルス当たり露光面積が１０×１０ｍｍ２以下となるようにして，ＳＬＳ方式で非晶質シリコンに照射して，ポリシリコンを結晶化すること」を，補正後の請求項１の「前記ＳＬＳ方式の結晶化は，約２μｍ×１０ｍｍのサイズを有するビームを，パルス当たり露光面積が１０×１０ｍｍ２以下となるようにして，ＳＬＳ方式で非晶質シリコンに照射して，ポリシリコンを結晶化して，　前記ＳＬＳ結晶化方法は，一定の間隔でビームを１次非晶質シリコン基板に照射して，非晶質シリコンを結晶化した後，次いで，前記第１次照射して結晶化した部分の側面に２次的にビームを照射する方法を繰り返して，全非晶質シリコンを結晶化すること」と補正すること。
　
〈補正事項２〉
　補正前の請求項４を削除する。
　
３．補正の目的の適否及び新規事項の追加の有無についての検討
〈補正事項１について〉
　補正事項１は，補正前の請求項１の発明特定事項である「ＳＬＳ方式の結晶化」について，「前記ＳＬＳ結晶化方法は，一定の間隔でビームを１次非晶質シリコン基板に照射して，非晶質シリコンを結晶化した後，次いで，前記第１次照射して結晶化した部分の側面に２次的にビームを照射する方法を繰り返して，全非晶質シリコンを結晶化する」として，ビームの照射する方法について技術的に限定するものであるから，特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　また，ＳＬＳ方式で結晶化することについて，「一定の間隔でビームを１次非晶質シリコン基板に照射して，非晶質シリコンを結晶化した後，次いで，前記第１次照射して結晶化した部分の側面に２次的にビームを照射する方法を繰り返して，全非晶質シリコンを結晶化する」ことは，本願の願書に最初に添付した明細書，特許請求の範囲又は図面（以下「当初明細書等」という。）の段落【００４０】に記載されているから，補正事項１は，特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たすものである。
〈補正事項２について〉
　補正事項２は，補正前の請求項４を削除するものであるから，特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものである。
　そして，当該請求項を削除することが特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
　上記のとおり，本件補正は，特許請求の範囲の減縮を目的とするものを含むから，以下，本件補正後の特許請求の範囲に記載された発明が，特許出願の際独立して特許を受けることができるものか（平成１８年法律第５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項に規定する独立特許要件を満たすか）どうかを，補正後の請求項１に係る発明について検討する。
　
４．独立特許要件についての検討
（１）本願補正発明
　本件補正後の請求項１に係る発明は，本件補正により補正された明細書，特許請求の範囲及び図面の記載から見て，その請求項１に記載された事項により特定される以下のとおりのものである。（再掲。以下「本願補正発明」という。）
「【請求項１】
　基板上に非晶質シリコンを蒸着し，ＳＬＳ方式で前記非晶質シリコンをポリシリコンで結晶する段階と，
　前記結晶化されたポリシリコンを選択的に除去して，スイッチングトランジスタ及び駆動トランジスタが形成される領域に第１，第２半導体層を形成する段階と，
　前記各半導体層を含む全面にゲート絶縁膜を形成する段階と，
　前記ゲート絶縁膜上に前記第１半導体層を通るように一方向にスキャンラインを形成し，同時に前記第２半導体層を通るように前記駆動トランジスタのゲート電極を形成する段階と，
　前記スキャンライン及び駆動トランジスタのゲート電極の両側の前記第１，第２半導体層にスイッチングトランジスタ及び駆動トランジスタのソースおよびドレン領域を形成する段階と，
　全面に層間絶縁膜を蒸着し，前記第１半導体層のソースおよびドレン領域及び前記駆動トランジスタのゲート電極，第２半導体層のソース領域が露出するようにそれぞれコンタクトホールを形成する段階と，
　前記層間絶縁膜上に前記スキャンラインに垂直な方向に前記第１半導体層のソース領域に連結されるようにデータラインを形成し，前記スキャンラインに垂直な方向に前記第２半導体層のソース領域に連結され，前記駆動トランジスタのゲート電極にオーバーラップされるようにパワーラインを形成し，前記第１半導体層のドレン領域と前記駆動トランジスタのゲート電極とを連結するように電極パターンを形成する段階と，
　前記第２半導体層のドレン領域にコンタクトホールを有するように全面に平坦化用の絶縁膜を形成する段階と，
　前記平坦化用の絶縁膜上に前記ドレン領域に連結されるように電界発光素子を形成する段階と，
　前記スイッチングトランジスタ又は駆動トランジスタのチャネル領域を形成する多結晶シリコンのグレインをチャネル領域の電流の流れる方向に実質的に平行にする段階と，を備え，
　前記ＳＬＳ方式の結晶化は，約２μｍ×１０ｍｍのサイズを有するビームを，パルス当たり露光面積が１０×１０ｍｍ２以下となるようにして，ＳＬＳ方式で非晶質シリコンに照射して，ポリシリコンを結晶化して，
　前記ＳＬＳ結晶化方法は，一定の間隔でビームを１次非晶質シリコン基板に照射して，非晶質シリコンを結晶化した後，次いで，前記第１次照射して結晶化した部分の側面に２次的にビームを照射する方法を繰り返して，全非晶質シリコンを結晶化することを特徴とするアクティブマトリックス有機電界発光ディスプレイ装置の製造方法。」
　
（２）刊行物に記載された発明
ア　引用例１：　特開平１１−６５４８７号公報
　原査定の拒絶の理由に引用され，本願の優先権主張の日前に日本国内において頒布された刊行物である，特開平１１−６５４８７号公報（以下「引用例１」という。）には，図１〜３及び図１３とともに，以下の記載がある。（下線は当審において付加。以下同様。）
　
（ア）発明の属する技術分野
「【０００１】
【発明の属する技術分野】本発明は，有機半導体膜等の発光薄膜に駆動電流が流れることによって発光するＥＬ（エレクトロルミネッセンス）素子またはＬＥＤ（発光ダイオード）素子などの薄膜発光素子を薄膜トランジスタ（以下，ＴＦＴという。）で駆動制御するアクティブマトリクス型表示装置に関するものである。」
　
（イ）従来の技術
「【０００２】
【従来の技術】ＥＬ素子またはＬＥＤ素子などの電流制御型発光素子を用いたアクティブマトリクス型の表示装置が提案されている。このタイプの表示装置に用いられる発光素子はいずれも自己発光するため，液晶表示装置と違ってバックライトを必要とせず，また，視野角依存性が少ないなどの利点もある。
【０００３】図１３は，このような電荷注入型の有機薄膜ＥＬ素子を用いたアクティブマトリクス型表示装置のブロック図を示してある。（以下略）」
　
（ウ）実施の形態
「【００２０】［実施の形態１］
（全体構成）図１は，アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図２は，それに構成されている画素の１つを抜き出して示す平面図，図３（Ａ），（Ｂ），（Ｃ）はそれぞれ図２のＡ−Ａ′断面図，Ｂ−Ｂ′断面図，およびＣ−Ｃ′断面図である。
【００２１】図１に示すアクティブマトリクス型表示装置１では，その基体たる透明基板１０の中央部分が表示部１１とされている。透明基板１０の外周部分のうち，データ線ｓｉｇの端部には画像信号を出力するデータ側駆動回路３が構成され，走査線ｇａｔｅの端部には走査信号を出力する走査側駆動回路４が構成されている。これらの駆動回路３，４では，Ｎ型のＴＦＴとＰ型のＴＦＴとによって相補型ＴＦＴが構成され，この相補型ＴＦＴは，シフトレジスタ回路，レベルシフタ回路，アナログスイッチ回路などを構成している。
表示部１１では，液晶アクティブマトリクス型表示装置のアクティブマトリクス基板と同様，透明基板１０上に，複数の走査線ｇａｔｅと，該走査線ｇａｔｅの延設方向に対して交差する方向に延設された複数のデータ線ｓｉｇと，データ線ｓｉｇと走査線ｇａｔｅとによってマトリクス状に形成された複数の画素７とが構成されている
【００２２】
各々の画素７には，走査線ｇａｔｅを介して走査信号が供給される導通制御回路５０と，この導通制御回路５０を介してデータ線ｓｉｇから供給される画像信号に基づいて発光する薄膜発光素子４０とが構成されている。ここに示す例においては，導通制御回路５０は，走査線ｇａｔｅを介して走査信号がゲート電極に供給される第１のＴＦＴ２０と，この第１のＴＦＴ２０を介してデータ線ｓｉｇから供給される画像信号を保持する保持容量ｃａｐと，この保持容量ｃａｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ３０とから構成されている。第２のＴＦＴ３０と薄膜発光素子４０とは，詳しくは後述する対向電極ｏｐと共通給電線ｃｏｍとの間に直列に接続している
【００２３】
このような構成のアクティブマトリクス型表示装置１では，図２および図３（（Ａ），（Ｂ）に示すように，いずれの画素７においても，島状の半導体膜（シリコン膜）を利用して第１のＴＦＴ２０および第２のＴＦＴ３０が形成されている
【００２４】
第１のＴＦＴ２０は，ゲート電極２１が走査線ｇａｔｅの一部として構成されている。第１のＴＦＴ２０は，ソース・ドレイン領域の一方に第１層間絶縁膜５１のコンタクホールを介してデータ線ｓｉｇが電気的に接続し，他方にはドレイン電極２２が電気的に接続している。ドレイン電極２２は，第２のＴＦＴ３０の形成領域に向けて延設されており，この延設部分には第２のＴＦＴ３０のゲート電極３１が第１の層間絶縁膜５１のコンタクトホールを介して電気的に接続している
【００２５】
第２のＴＦＴ３０のソース・ドレイン領域の一方には，第１の層間絶縁膜５１のコンタクトホールを介して，データ線ｓｉｇと同時形成された中継電極３５が電気的に接続し，この中継電極３５には第２の層間絶縁膜５２のコンタクトホールを介して薄膜発光素子４０のＩＴＯ膜からなる透明な画素電極４１が電気的に接続している
【００２６】
図２および図３（Ｂ），（Ｃ）からわかるように，画素電極４１は各画素７毎に独立して形成されている。画素電極４１の上層側には，発光薄膜としてポリフェニレンビニレン（ＰＰＶ）などのからなる有機半導体膜４３，およびリチウム含有アルミニウム，カルシウムなどの金属膜からなる対向電極ｏｐがこの順に積層され，薄膜発光素子４０が構成されている
【００２７】なお，薄膜発光素子４０としては，正孔注入層を設けて発光効率（正孔注入率）を高めた構造，電子注入層を設けて発光効率（電子注入率）を高めた構造，正孔注入層および電子注入層の双方を形成した構造を採用することもできる。
【００２８】再び，図２および図３（Ａ）において，
第２のＴＦＴ３０のソース・ドレイン領域のもう一方には，第１の層間絶縁膜５１のコンタクトホールを介して共通給電線ｃｏｍが電気的に接続している。共通給電線ｃｏｍの延設部分３９は，第２のＴＦＴ３０のゲート電極３１の延設部分３６に対して，第１の層間絶縁膜５１を誘電体膜として挟んで対向し，保持容量ｃａｐを構成している
　
（エ）アクティブマトリクス型表示装置の製造方法
「【００３７】（アクティブマトリクス型表示装置の製造方法）このように形成したバンク層ｂａｎｋは，有機半導体膜４３の形成領域を囲むように構成されているので，アクティブマトリクス型表示装置の製造工程では，インクジェットヘッドから吐出した液状の材料（吐出液）から有機半導体膜４３を形成する際に吐出液をせき止め，吐出液が側方にはみ出すことを防止する。なお，以下に説明するアクティブマトリクス型表示装置１の製造方法において，透明基板１０上に第１のＴＦＴ２０および第２のＴＦＴ３０を製造するまでの工程は，液晶アクティブマトリクス型表示装置１のアクティブマトリクス基板を製造する工程と略同様であるため，図３（Ａ），（Ｂ），（Ｃ）を参照してその概略を簡単に説明する。
【００３８】まず，
透明基板１０に対して，必要に応じて，ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約２０００〜５０００オングストロームのシリコン酸化膜からなる下地保護膜（図示せず。）を形成した後，下地保護膜の表面にプラズマＣＶＤ法により厚さが約３００〜７００オングストロームのアモルファスのシリコン膜からなる半導体膜を形成する。次にアモルファスのシリコン膜からなる半導体膜に対して，レーザアニールまたは固相成長法などの結晶化工程を行い，半導体膜をポリシリコン膜に結晶化する
【００３９】
次に，半導体膜をパターニングして島状の半導体膜とし，その表面に対して，ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約６００〜１５００オングストロームのシリコン酸化膜または窒化膜からなるゲート絶縁膜５７を形成する
【００４０】
次に，アルミニウム，タンタル，モリブデン，チタン，タングステンなどの金属膜からなる導電膜をスパッタ法により形成した後，パターニングし，ゲート電極２１，３１，およびゲート電極３１の延設部分３６を形成する（ゲート電極形成工程）。この工程では走査線ｇａｔｅも形成する
【００４１】
この状態で，高濃度のリンイオンを打ち込んで，ゲート電極２１，３１に対して自己整合的にソース・ドレイン領域を形成する
【００４２】
次に，第１の層間絶縁膜５１を形成した後，各コンタクトホールを形成し，次に，データ線ｓｉｇ，ドレイン電極２２，共通給電線ｃｏｍ，共通給電線ｃｏｍの延設部分３９，および中継電極３５を形成する。その結果，第１のＴＦＴ２０，第２のＴＦＴ３０，および保持容量ｃａｐが形成される
【００４３】
次に，第２の層間絶縁膜５２を形成し，この層間絶縁膜には，中継電極３５に相当する部分にコンタクトホール形成する。次に，第２の層間絶縁膜５２の表面全体にＩＴＯ膜を形成した後，パターニングし，コンタクトホールを介して第２のＴＦＴ３０のソース・ドレイン領域に電気的に接続する画素電極４１を画素７毎に形成する
【００４４】
次に，第２の層間絶縁膜５２の表面側にレジスト層を形成した後，このレジストを走査線ｇａｔｅおよびデータ線ｓｉｇに沿って残すようにパターニングし，バンク層ｂａｎｋを形成する
【００４５】次に，
バンク層ｂａｎｋでマトリクス状に区画された領域内にインクジェット法を利用してＲ，Ｇ，Ｂに対応する各有機半導体膜４３を形成していく
【００４６】
しかる後には，透明基板１０の略全面に対向電極ｏｐを形成する
【００４７】このような製造方法によれば，インクジェット法を利用して所定の領域にＲ，Ｇ，Ｂに対応する各有機半導体膜４３を形成していけるので，フルカラーのアクティブマトリクス型表示装置１を高い生産性で製造できる。
【００４８】なお，図１に示すデータ側駆動回路３や走査側駆動回路４にもＴＦＴが形成されるが，これらのＴＦＴは前記の画素７にＴＦＴを形成していく工程の全部あるいは一部を援用して行われる。それ故，駆動回路を構成するＴＦＴも，画素７のＴＦＴと同一の層間に形成されることになる。また，前記第１のＴＦＴ２０，および第２のＴＦＴ３０については，双方がＮ型，双方がＰ型，一方がＮ型で他方がＰ型のいずれでもよいが，このようないずれの組合せであっても周知の方法でＴＦＴを形成していけるので，その説明を省略する。」
　
　ここで，図２とともに段落【００２１】の記載を参照すると，共通給電線ｃｏｍは，走査線ｇａｔｅの延設方向に対して交差する方向に延設されており，また，データ線ｓｉｇと平行に形成されていることがわかる。
　また，図２，３とともに段落【００２６】の記載を参照すると，上記段落【００４３】〜【００４６】に記載された，「画素電極４１」，「各有機半導体膜４３」及び「対向電極ｏｐ」が形成されることを経て，「薄膜発光素子４０」が形成されることがわかる。さらに，段落【００２５】の記載から，「画素電極４１」は，「中継電極３５」を介して「第２のＴＦＴ３０」のソース・ドレイン領域の一方に電気的に接続していることがわかる。さらに，段落【００２８】の記載から，「第２のＴＦＴ３０」のソース・ドレイン領域の他方には，第１の層間絶縁膜５１のコンタクトホールを介して，共通給電線ｃｏｍが接続されていることがわかる。
　また，段落【０００１】〜【０００３】の記載から，「薄膜発光素子４０」として「有機薄膜ＥＬ素子」を用いうることがわかる。
　また，製造工程において，「第１の層間絶縁膜５１」及び「第２の層間絶縁膜５２」は，まず全面に形成されることは明らかである。
　
　以上を総合すると，引用例１には以下の発明（以下「引用発明」という。）が記載されているものと認められる。
「透明基板１０上に，複数の走査線ｇａｔｅと，該走査線ｇａｔｅの延設方向に対して交差する方向に延設された複数のデータ線ｓｉｇ及び共通給電線ｃｏｍと，データ線ｓｉｇ，走査線ｇａｔｅ及び共通給電線ｃｏｍとによってマトリクス状に形成された複数の画素７とが構成され，
　各々の画素７は，走査線ｇａｔｅを介して走査信号がゲート電極に供給される第１のＴＦＴ２０と，この第１のＴＦＴ２０を介してデータ線ｓｉｇから供給される画像信号を保持する保持容量ｃａｐと，この保持容量ｃａｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ３０とから構成され，
　第１のＴＦＴ２０は，ゲート電極２１が走査線ｇａｔｅの一部として構成され，第１のＴＦＴ２０は，ソース・ドレイン領域の一方に第１層間絶縁膜５１のコンタクホールを介してデータ線ｓｉｇが電気的に接続し，他方にはドレイン電極２２が電気的に接続し，ドレイン電極２２は，第２のＴＦＴ３０の形成領域に向けて延設されており，この延設部分には第２のＴＦＴ３０のゲート電極３１が第１の層間絶縁膜５１のコンタクトホールを介して電気的に接続しており，
　第２のＴＦＴ３０のソース・ドレイン領域の一方には，第１の層間絶縁膜５１のコンタクトホールを介して，データ線ｓｉｇと同時形成された中継電極３５が電気的に接続し，この中継電極３５には第２の層間絶縁膜５２のコンタクトホールを介してＩＴＯ膜からなる透明な画素電極４１が電気的に接続し，他方には，第１の層間絶縁膜５１のコンタクトホールを介して，共通給電線ｃｏｍが接続されており，
　共通給電線ｃｏｍの延設部分３９は，第２のＴＦＴ３０のゲート電極３１の延設部分３６に対して，第１の層間絶縁膜５１を誘電体膜として挟んで対向し，保持容量ｃａｐを構成し，
　画素電極４１の上層側には，有機半導体膜４３および対向電極ｏｐがこの順に積層されて有機薄膜ＥＬ素子４０が形成されている，
　有機薄膜ＥＬ素子を用いたアクティブマトリクス型表示装置の製造方法であって，
　透明基板１０に対して，下地保護膜を形成した後，下地保護膜の表面にプラズマＣＶＤ法によりアモルファスのシリコン膜からなる半導体膜を形成する工程と，
　当該アモルファスのシリコン膜からなる半導体膜に対して，レーザアニールまたは固相成長法などの結晶化工程を行い，ポリシリコン膜に結晶化する工程と，
　半導体膜をパターニングして島状の半導体膜とし，その表面に対して，シリコン酸化膜または窒化膜からなるゲート絶縁膜５７を形成する工程と，
　アルミニウム，タンタル，モリブデン，チタン，タングステンなどの金属膜からなる導電膜をスパッタ法により形成した後，パターニングし，ゲート電極２１，３１，およびゲート電極３１の延設部分３６とともに，走査線ｇａｔｅを形成する工程と，
　この状態で，高濃度のリンイオンを打ち込んで，ゲート電極２１，３１に対して自己整合的にソース・ドレイン領域を形成する工程と，
　全面に第１の層間絶縁膜５１を形成した後，各コンタクトホールを形成し，次に，データ線ｓｉｇ，ドレイン電極２２，共通給電線ｃｏｍ，共通給電線ｃｏｍの延設部分３９，および中継電極３５を形成して，第１のＴＦＴ２０，第２のＴＦＴ３０，および保持容量ｃａｐを形成する工程と，
　全面に第２の層間絶縁膜５２を形成し，当該層間絶縁膜の中継電極３５に相当する部分にコンタクトホール形成する工程と，
　第２の層間絶縁膜５２の表面全体にＩＴＯ膜を形成した後，パターニングし，コンタクトホール及び中継電極３５を介して第２のＴＦＴ３０のソース・ドレイン領域に電気的に接続する画素電極４１を画素７毎に形成する工程と，
　第２の層間絶縁膜５２の表面側にレジスト層を形成した後，このレジストを走査線ｇａｔｅおよびデータ線ｓｉｇに沿って残すようにパターニングし，バンク層ｂａｎｋを形成する工程と，
　バンク層ｂａｎｋでマトリクス状に区画された領域内にＲ，Ｇ，Ｂに対応する各有機半導体膜４３を形成する工程と，
　透明基板１０の略全面に対向電極ｏｐを形成することにより有機薄膜ＥＬ素子４０を形成する工程とを含む，
　有機薄膜ＥＬ素子を用いたアクティブマトリクス型表示装置の製造方法。」
　
イ　引用例２：　特表２０００−５０５２４１号公報
　原査定の拒絶の理由に引用され，本願の優先権主張の日前に日本国内において頒布された刊行物である，特表２０００−５０５２４１号公報（以下「引用例２」という。）には，図３Ａ，３Ｂ，７〜１２とともに，以下の記載がある。
　
（ア）発明の背景・概要
「発明の背景
　
半導体デバイスは例えば水晶又はガラスの基板上のシリコンの層又は膜に形成することができる。この技術はイメージセンサ及びアクティブマトリックス液晶表示装置（ＡＭＬＣＤ）のデバイスの製造に用いられる。後者の場合，適切に透明な基板上の薄膜トランジスタ（ＴＦＴ）の規則的なアレイにおいて，各トランジスタは画素コントローラとして作用する
　
ＴＦＴのスイッチング特性を増強するため，アモルファスシリコンの代わりに多結晶シリコンが用いられている。多結晶構造体は，例えば堆積しているアモルファス又は微結晶シリコン膜をエキシマレーザで結晶化（ＥＬＣ）することにより得られる
　
しかしながら，ランダムに結晶化している多結晶シリコンを用いる場合，満足されない結果が生じてしまう。小さな粒子のポリシリコンの場合，例えばＴＦＴのアクティブチャネル領域において多数の大きな角度の粒子境界によりデバイス性能が制限されてしまう。大粒子のポリシリコンはこの点に関しては優れているが，あるＴＦＴに別のＴＦＴと比べて顕著な粒子構造の不規則性が存在するとＴＦＴアレイにデバイス特性の不均一性が生じてしまう
　発明の概要
　デバイス特性及びデバイスの不均一性を改善するため，基板上の半導体膜に横方向に凝固させる技術を適用する。この人為的に制御されるスーパラテラル成長（ＡＣＳＬＧ）と称せられる技術は，例えばレーザビームパルスのような適当な放射パルスにより膜の一部を露光し，膜をその全厚さにわたって局部的に溶融することを含む。溶融した半導体材料が凝固すると，膜の予め定めた完全に溶融しなかった部分から結晶構造が成長する。
　この技術の第１の好適な実施例において，露光される構造体は基板により支持された第１の半導体膜，第１の半導体膜上の耐熱性膜，及び耐熱性膜上の第２の半導体膜を含む。この実施例において，構造体の前側及び後側の両方をパルスで露光する。
　好適な第２の実施例において，横方向の凝固は，第１の領域からくびれた第２の領域を経てデバイス領域として意図した第３の領域へ進行する。この実施例では，基板を介して加熱する領域と関連して一方の側からの露光を用いる。
　好適な第３の実施例において，
ビームを繰り返し照射し，放射パターンを横方向にステップ移動させて溶融及び凝固を繰り返すことにより拡大した単一結晶領域を形成する
　有益なものとして，この技術は高速液晶表示装置の製造に用いることができ，その製造においては画素コントローラ及び／又はドライバ回路は単一結晶として又は規則的な／準規則的な多結晶膜として形成する。別の用途として，イメージセンサ，スタティックランダムアクセスメモリ（ＳＲＡＭ），シリコンオンインシュレータ（ＳＯＩ）デバイス，及び３次元集積化回路デバイスが含まれる。」（７ページ７行〜８ページ１８行）
　
（イ）ＴＦＴのアクティブチャネル領域
「生じた個別の結晶体がＴＦＴのアクティブチャネル領域全体を形成するのに十分でない場合でも，この結晶体は例えば図３Ａ又は図３Ｂに図示するようなＴＦＴのアクティブチャネル領域として作用できる規則的な又は準規則的な多結晶構造体を形成する。ソース電極３１，ドレイン電極３２ゲート電極３３及びアクティブチャネル領域３４を示す。図３Ａにおいて，アクティブチャネル領域は，上述したようにして生成された両方の粒子列を含む。
図３Ｂのような十分に大きな粒子の場合，アクティブチャネル領域は粒子の単一列としで形成することができる
　
（ウ）第３実施例
「第３実施例
　図７の投影露光装置は，エキシマレーザ７１，ミラー７２，可変焦点視野レンズ７４，パターンが形成されたマスク７５，２素子結像レンズ７６，サンプルステージ７７，及び可変減衰器７８を含む。サンプル７０はサンプルステージ７７上に配置する。この装置を用いて鮮明なビームを発生させることにより，順次横方向凝集（ＳＬＳ）プロセスで単一結晶のシリコン領域を段階成長させることができる。或いは，近接マスク又は接触マスクを用いてビーム，成形することができる。
　図８のサンプル構造体は，基板８０，熱酸化膜８１，及びアモルファスシリコン膜８２を有する。
　以下の説明において，図９Ａ〜９Ｆ，第１の変形例の２個の例を示す図１０Ａ〜１０Ｆ及び第２の変形例を示す図１１Ａ〜１１Ｂを参照して第３実施例の技術を説明する。
　本例において
矩形にパターン化されているアモルファスシリコン膜８２からスタートし（図９Ａ），２本の破線により境界されているシリコン膜８２の領域９１をパルスで露光し，この領域のシリコンを完全に溶融させ（図９Ｂ），次に領域９１の溶融シリコンを再凝固させる（図９Ｃ）。ここで，領域９１は細条状とし，この領域９１の露光はマスクされた露光により又は近接マスクを用いて行うことができる。領域９１の溶融シリコンの再凝固に際し，２個の粒子列が領域９１の破線の境界部から領域９１の中央に向けて爆発的に成長する
　
露光される隣接領域はマスク投影又は近接マスクに対してサンプルを結晶成長の方向にシフト（ステッピング）することにより規定される。シフトした（ステップ移動した）領域９４は図９Ｄの２本の破線により境界される。シフトする距離は，露光される次の領域が前回露光した領域と重なって図９Ｅに示すように一方の結晶の列が部分的に溶融する間に他方の結晶の列が完全に溶融するように設定する。再凝固に際し，部分的に溶融している結晶の列は，する。９Ｆに示すように，一層長くなる。この態様において，露光される部分を繰り返しシストすることにより，所望の長さの単一結晶粒子を成長せることができる
　露光された領域のパターンが単一細条でなく，図１０Ａの破線で規定されるように山形形状１０１である場合，図１０Ｂ〜１０Ｆに示す露光領域を同一の順序でシフトすることにより，シフトされた山形パターンの縁部の頂部から粒子の成長が拡大する。このようにして，単一結晶の領域を幅及び長さを増大しながら成長させることができる。」（１４ページ２３行〜１６ページ９行）
　
（エ）別の処理及び用途
「別の処理及び用途
　
本発明により形成された半導体膜を用いることにより，例えばパターン規定，エッチング，不純物注入，絶縁層の堆積，コンタクト形成，及びパターン化された金属層の相互接続のような良好に確立された別の技術により集積化された半導体デバイスを製造することができる。好適な薄膜半導体トランジスタにおいて，少なくともアクティブチャネル領域は，例えば図３Ａ及び３Ｂに示す単一結晶の規則的な又は少なくともほぼ規則的な微細構造を有する
　特に注目すべきことは，図１２に線図的に示す液晶表示装置にこのようなＴＦＴが含まれることである。このデバイスは，少なくとも表示窓部分１２１が透明な基板１２０を含む。この表示窓含む１２１は画素１２２の規則的なアレイを含み，各画素はＴＦＴ画素コントローラを含む。各画素コントローラはドライバ１２３により個別にアドレスされることができる。好ましくは，画素コントローラ及び／又はドライバ回路は本発明の技術に基づいて形成した半導体材料で形成する。」（１７ページ１〜１４行）
　
　ここで，図３Ｂを参照すると，規則的な多結晶構造の粒子の列の境界は，ＴＦＴ（薄膜トランジスタ）のソースとドレインを結ぶ方向，すなわちアクティブチャネルに電流が流れる方向に対して平行になっていることがわかる。
　
　上記（ア）〜（エ）から，引用例２には，
「ビームを繰り返し照射し，放射パターンを横方向にステップ移動させて溶融及び凝固を繰り返すことにより，所望の長さの単一結晶粒子を成長させて，規則的な多結晶構造の粒子の列を形成し，これを用いて，前記規則的な多結晶構造の粒子の列の境界が，アクティブチャネルに電流が流れる方向に対して平行になっている薄膜トランジスタを構成すること。」
が記載されているものと認められる。
　
（３）対比
　本願補正発明と引用発明とを比較する。
　
・引用発明においては，「複数の走査線ｇａｔｅと，該走査線ｇａｔｅの延設方向に対して交差する方向に延設された複数のデータ線ｓｉｇ及び共通給電線ｃｏｍと，データ線ｓｉｇ，走査線ｇａｔｅ及び共通給電線ｃｏｍとによってマトリクス状に形成された複数の画素７とが構成され」，「走査線ｇａｔｅを介して走査信号がゲート電極に供給される第１のＴＦＴ２０と，この第１のＴＦＴ２０を介してデータ線ｓｉｇから供給される画像信号を保持する保持容量ｃａｐと，この保持容量ｃａｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ３０とから構成され」，「第２のＴＦＴ３０のソース・ドレイン領域の一方には，第１の層間絶縁膜５１のコンタクトホールを介して，データ線ｓｉｇと同時形成された中継電極３５が電気的に接続し，この中継電極３５には第２の層間絶縁膜５２のコンタクトホールを介してＩＴＯ膜からなる透明な画素電極４１が電気的に接続しており，画素電極４１の上層側には，有機半導体膜４３および対向電極ｏｐがこの順に積層されて有機薄膜ＥＬ素子４０が形成」され，第２のＴＦＴ３０が有機ＥＬ素子４０を駆動しているから，「第１のＴＦＴ２０」及び「第２のＴＦＴ３０」は，それぞれ，本願補正発明の「スイッチングトランジスタ」及び「駆動トランジスタ」に相当する。また，引用発明の「走査線ｇａｔｅ」，「データ線ｓｉｇ」及び「共通給電線ｃｏｍ」は，それぞれ，本願補正発明の「スキャンライン」，「データライン」及び「パワーライン」に相当する。
　
・引用発明の「透明基板１０に対して，下地保護膜を形成した後，下地保護膜の表面にプラズマＣＶＤ法によりアモルファスのシリコン膜からなる半導体膜を形成する工程」は，本願補正発明の「基板上に非晶質シリコンを蒸着」することに相当する。
　
・引用発明の「当該アモルファスのシリコン膜からなる半導体膜に対して，レーザアニールまたは固相成長法などの結晶化工程を行い，ポリシリコン膜に結晶化する工程」と，本願補正発明の「ＳＬＳ方式で前記非晶質シリコンをポリシリコンで結晶する段階」とは，「前記非晶質シリコンをポリシリコンで結晶する段階」である点で共通する。
　
・引用発明の「半導体膜をパターニングして島状の半導体膜と」することは，当該「島状の半導体膜」により「第１のＴＦＴ２０」及び「第２のＴＦＴ３０」が形成される領域が画定されるものであるから，本願補正発明の「前記結晶化されたポリシリコンを選択的に除去して，スイッチングトランジスタ及び駆動トランジスタが形成される領域に第１，第２半導体層を形成する段階」に相当する。
　
・引用発明の「その表面に対して，シリコン酸化膜または窒化膜からなるゲート絶縁膜５７を形成する工程」は，本願補正発明の「前記各半導体層を含む全面にゲート絶縁膜を形成する段階」に相当する。
　
・引用発明の「アルミニウム，タンタル，モリブデン，チタン，タングステンなどの金属膜からなる導電膜をスパッタ法により形成した後，パターニングし，ゲート電極２１，３１，およびゲート電極３１の延設部分３６とともに，走査線ｇａｔｅを形成する工程」は，当該工程によって，「第１のＴＦＴ２０」の「ゲート電極２１が走査線ｇａｔｅの一部として」形成されるのであるから，本願補正発明の「前記ゲート絶縁膜上に前記第１半導体層を通るように一方向にスキャンラインを形成し，同時に前記第２半導体層を通るように前記駆動トランジスタのゲート電極を形成する段階」に相当する。
　
・引用発明の「この状態で，高濃度のリンイオンを打ち込んで，ゲート電極２１，３１に対して自己整合的にソース・ドレイン領域を形成する工程」は，本願補正発明の「前記スキャンライン及び駆動トランジスタのゲート電極の両側の前記第１，第２半導体層にスイッチングトランジスタ及び駆動トランジスタのソースおよびドレン領域を形成する段階」に相当する。
　
・引用発明の「全面に第１の層間絶縁膜５１を形成した後，各コンタクトホールを形成し，次に，データ線ｓｉｇ，ドレイン電極２２，共通給電線ｃｏｍ，共通給電線ｃｏｍの延設部分３９，および中継電極３５を形成して，第１のＴＦＴ２０，第２のＴＦＴ３０，および保持容量ｃａｐを形成する工程」において，各コンタクトホールは，第１のＴＦＴ２０において，ソース領域にデータ線ｓｉｇが電気的に接続するようにされ，また，ドレイン領域には，ドレイン電極２２が接続されて第２のＴＦＴ３０の形成領域に向けて延設されており，この延設部分には第２のＴＦＴ３０のゲート電極３１が当該コンタクトホールを介して電気的に接続され，第２のＴＦＴ３０において，ソース・ドレイン領域の一方には，当該コンタクトホールを介してデータ線ｓｉｇと同時形成された中継電極３５が電気的に接続し，他方には，当該コンタクトホールを介して共通給電線ｃｏｍが接続されるように形成される。また，共通給電線ｃｏｍの延設部分３９は，第２のＴＦＴ３０のゲート電極３１の延設部分３６に対して，第１の層間絶縁膜５１を誘電体膜として挟んで対向，すなわちオーバーラップして保持容量ｃａｐを構成する。
　それゆえ，引用発明の「ドレイン電極２２が接続されて第２のＴＦＴ３０の形成領域に向けて延設され」た「延設部分」であって「第２のＴＦＴ３０のゲート電極３１が当該コンタクトホールを介して電気的に接続され」るものは，本願補正発明の「前記第１半導体層のドレン領域と前記駆動トランジスタのゲート電極とを連結するように」形成された「電極パターン」に相当する。
　したがって，引用発明の「全面に第１の層間絶縁膜５１を形成した後，各コンタクトホールを形成し，次に，データ線ｓｉｇ，ドレイン電極２２，共通給電線ｃｏｍ，共通給電線ｃｏｍの延設部分３９，および中継電極３５を形成して，第１のＴＦＴ２０，第２のＴＦＴ３０，および保持容量ｃａｐを形成する工程」は，本願補正発明の「全面に層間絶縁膜を蒸着し，前記第１半導体層のソースおよびドレン領域及び前記駆動トランジスタのゲート電極，第２半導体層のソース領域が露出するようにそれぞれコンタクトホールを形成する段階」及び「前記層間絶縁膜上に前記スキャンラインに垂直な方向に前記第１半導体層のソース領域に連結されるようにデータラインを形成し，前記スキャンラインに垂直な方向に前記第２半導体層のソース領域に連結され，前記駆動トランジスタのゲート電極にオーバーラップされるようにパワーラインを形成し，前記第１半導体層のドレン領域と前記駆動トランジスタのゲート電極とを連結するように電極パターンを形成する段階」を併せたものに相当する。
　
・引用発明の「全面に第２の層間絶縁膜５２を形成し，当該層間絶縁膜の中継電極３５に相当する部分にコンタクトホール形成する工程」は，「中継電極３５」は「第２のＴＦＴ３０のソース・ドレイン領域」の一方に接続されるものであるから，本願補正発明の「前記第２半導体層のドレン領域にコンタクトホールを有するように全面に平坦化用の絶縁膜を形成する段階」とは，「前記第２半導体層のドレン領域に電気的に接続されるコンタクトホールを有するように全面に絶縁膜を形成する段階」である点で共通する。
　
・引用発明の「第２の層間絶縁膜５２の表面全体にＩＴＯ膜を形成した後，パターニングし，コンタクトホール及び中継電極３５を介して第２のＴＦＴ３０のソース・ドレイン領域に電気的に接続する画素電極４１を画素７毎に形成する工程と，　第２の層間絶縁膜５２の表面側にレジスト層を形成した後，このレジストを走査線ｇａｔｅおよびデータ線ｓｉｇに沿って残すようにパターニングし，バンク層ｂａｎｋを形成する工程と，　バンク層ｂａｎｋでマトリクス状に区画された領域内にＲ，Ｇ，Ｂに対応する各有機半導体膜４３を形成する工程と，　透明基板１０の略全面に対向電極ｏｐを形成することにより有機薄膜ＥＬ素子４０を形成する工程」を併せたものと，本願補正発明の「前記平坦化用の絶縁膜上に前記ドレン領域に連結されるように電界発光素子を形成する段階」とは，「前記絶縁膜上に前記ドレン領域に連結されるように電界発光素子を形成する段階」である点で共通する。
　
・引用発明の「有機薄膜ＥＬ素子を用いたアクティブマトリクス型表示装置の製造方法」は，本願補正発明の「アクティブマトリックス有機電界発光ディスプレイ装置の製造方法」に相当する。
　
　以上から，引用発明と本願補正発明とは，
「基板上に非晶質シリコンを蒸着し，前記非晶質シリコンをポリシリコンで結晶する段階と，
　前記結晶化されたポリシリコンを選択的に除去して，スイッチングトランジスタ及び駆動トランジスタが形成される領域に第１，第２半導体層を形成する段階と，
　前記各半導体層を含む全面にゲート絶縁膜を形成する段階と，
　前記ゲート絶縁膜上に前記第１半導体層を通るように一方向にスキャンラインを形成し，同時に前記第２半導体層を通るように前記駆動トランジスタのゲート電極を形成する段階と，
　前記スキャンライン及び駆動トランジスタのゲート電極の両側の前記第１，第２半導体層にスイッチングトランジスタ及び駆動トランジスタのソースおよびドレン領域を形成する段階と，
　全面に層間絶縁膜を蒸着し，前記第１半導体層のソースおよびドレン領域及び前記駆動トランジスタのゲート電極，第２半導体層のソース領域が露出するようにそれぞれコンタクトホールを形成する段階と，
　前記層間絶縁膜上に前記スキャンラインに垂直な方向に前記第１半導体層のソース領域に連結されるようにデータラインを形成し，前記スキャンラインに垂直な方向に前記第２半導体層のソース領域に連結され，前記駆動トランジスタのゲート電極にオーバーラップされるようにパワーラインを形成し，前記第１半導体層のドレン領域と前記駆動トランジスタのゲート電極とを連結するように電極パターンを形成する段階と，
　前記第２半導体層の全面に絶縁膜を形成する段階と，
　前記絶縁膜上に前記ドレン領域に連結されるように電界発光素子を形成する段階と，
を備えることを特徴とするアクティブマトリックス有機電界発光ディスプレイ装置の製造方法。」
である点で一致する。
　
　一方，両者は，以下の各点で相違する。
《相違点１》
　本願補正発明においては，「ＳＬＳ方式で前記非晶質シリコンをポリシリコンで結晶する段階」を備え，さらに「前記ＳＬＳ方式の結晶化は，約２μｍ×１０ｍｍのサイズを有するビームを，パルス当たり露光面積が１０×１０ｍｍ２以下となるようにして，ＳＬＳ方式で非晶質シリコンに照射して，ポリシリコンを結晶化して，前記ＳＬＳ結晶化方法は，一定の間隔でビームを１次非晶質シリコン基板に照射して，非晶質シリコンを結晶化した後，次いで，前記第１次照射して結晶化した部分の側面に２次的にビームを照射する方法を繰り返して，全非晶質シリコンを結晶化する」構成を備えるが，引用発明は「当該アモルファスのシリコン膜からなる半導体膜に対して，レーザアニールまたは固相成長法などの結晶化工程を行い，ポリシリコン膜に結晶化する工程」を備えるものの，本願補正発明に係る上記各構成を備えない点。
　
《相違点２》
　本願補正発明は，「前記第２半導体層のドレン領域にコンタクトホールを有するように全面に平坦化用の絶縁膜を形成する段階と，前記平坦化用の絶縁膜上に前記ドレン領域に連結されるように電界発光素子を形成する段階」を備えるが，引用発明は「前記第２半導体層の全面に絶縁膜を形成する段階と，前記絶縁膜上に前記ドレン領域に連結されるように電界発光素子を形成する段階」に対応する構成を備えるものの，「絶縁膜」が「平坦化用の」ものと特定されず，それにより「平坦化用の絶縁膜上に」「電界発光素子を形成する」ようにもされておらず，また，「絶縁膜」を「第２半導体層のドレン領域にコンタクトホールを有するように」形成するものではない点。
　
《相違点３》
　本願補正発明は「前記スイッチングトランジスタ又は駆動トランジスタのチャネル領域を形成する多結晶シリコンのグレインをチャネル領域の電流の流れる方向に実質的に平行にする段階」を備えるが，引用発明はそのような構成を備えない点。
　
（４）判断
　上記各相違点について検討する。
《相違点１について》
　相違点１に係る「ＳＬＳ方式」について，本願明細書においては「ビームを１次非晶質シリコン基板に照射して非晶質シリコンを結晶化した後，次いで，前記１次照射して結晶化した部分の側面に２次的にビームを照射する方法を繰り返して，全非晶質シリコンを結晶化する」（段落【００４０】）と記載されているが，当該「ＳＬＳ方式」は，前記第２　４．（２）イ（ウ）に摘記したとおり，引用例２に「矩形にパターン化されているアモルファスシリコン膜８２からスタートし（図９Ａ），２本の破線により境界されているシリコン膜８２の領域９１をパルスで露光し，この領域のシリコンを完全に溶融させ（図９Ｂ），次に領域９１の溶融シリコンを再凝固させる（図９Ｃ）。」及び「露光される隣接領域はマスク投影又は近接マスクに対してサンプルを結晶成長の方向にシフト（ステッピング）することにより規定される。シフトした（ステップ移動した）領域９４は図９Ｄの２本の破線により境界される。シフトする距離は，露光される次の領域が前回露光した領域と重なって図９Ｅに示すように一方の結晶の列が部分的に溶融する間に他方の結晶の列が完全に溶融するように設定する。再凝固に際し，部分的に溶融している結晶の列は，する。９Ｆに示すように，一層長くなる。この態様において，露光される部分を繰り返しシストすることにより，所望の長さの単一結晶粒子を成長せることができる。」と記載されているほか，以下の引用例３及び周知例１にも記載されているように，従来より周知の技術である。
　
引用例３：J. S. Im, et al.,'Controlled Super-Lateral Growth of Si Films for Microstructural Manipulation and Optimization'
 physica status solidi (a), Volume 166, Issue 2, pages 603-617, 1998
　原査定の拒絶の理由に引用され，本願の優先権主張の日前に外国において頒布された上記刊行物（以下「引用例３」という。）には，Ｆｉｇ．４〜７とともに，以下の記載がある。（日本語訳は当審において作成。以下同じ。）
　
・「4. Sequential Lateral Solidification
The maximum length of the C-SLG-grown grains that can be attained using a single-pulse irradiation will be limited by nucleation to a few micrometers. As such, there will always be an associated degree of limitations in controlling the resulting microstructure.
 For those C-SLG approaches that utilize shaping of the incident beam, however, a potent option exists for trivially overcoming the above limitation inherent with single-pulse irradiation; by simply and appropriately repositioning the relative position of the sample with respect to the incident beam between pulses, it is possible to induce further lateral growth of the previously formed grains via epitaxial growth by seeding from the grains.
 This particular process of iteratively inducing C-SLG in a coordinated manner is referred to as sequential lateral solidifiation (SLS), and it represents an effective and efficient means to manipulate the microstructiire of a thin Si film[9,29 to 31].」（６１１ページ１２〜２４行）
（日本語訳：
　4.　逐次横方向固化
　シングルパルス照射を用いて達成することができる，C-SLG成長した結晶粒の最大の長さは，核生成によって数μmに制限されます。このように，常に結果としての微細構造を制御する上での制限の関連があるでしょう。
　入射ビームの成形を利用しているC-SLGのアプローチは，しかしながら，シングルパルス照射による固有の上記の制限を，ほとんど努力せずに克服する強力なオプションが存在する；入射ビームに対するサンプルの相対的な位置をパルスの間で適切に再配置するだけで，結晶粒を種にすることで，エピタキシャル成長を通して以前に形成された結晶粒のさらに横方向成長を誘導することが可能である。
　協調するC-SLGを含む，この特定の反復的なプロセスは，逐次横方向固化（SLS）と呼ばれ，それが薄いSi膜の微細構造を操作するための効果的かつ効率的な手段を表しています。）
　
・「Fig.4 Schematic views showing the microstructural development during the initial stages of the SLS process: a) first irradiation pulse through a straight-slit mask, as indicated by the dashed out-line; b) second pulse; c) and d) analogous sequence using a chevron-shaped masked pattern. These figures show the microstructure that result when the molten zone is narrow, and lateral growth is terminated by the two opposing growth fronts colliding at the center. When the molten zone is sufficiently wide, bulk nucleation of solids inevitably occurs in the middle of the completely molten region」（６１２ページＦｉｇ．４付記）
（日本語訳：
　図4　SLSのプロセスの初期段階で微細構造発達を示す模式図：ａ）破線外線で示される直線状スリットマスクを介しての最初の照射パルス　b）第二のパルス　c）及びd）山型の配列パターンをマスクとした用いた類似の手順。これらの図は溶融帯が狭い場合に得られる微細構造を示しており，横方向成長は中心で衝突する二つの対向成長前線で終了する。溶融帯が十分に広ければ，固体のバルク核は，必然的に完全に溶融領域の中央で発生する。）
　
・「Figs. 4a and b schematicaly show the microstructural evolution that results when SLS is carried out using a narrow line beamlet, and Fig. 5a shows the resulting microstructure after several iterations.」（６１２ページ４〜６行）
（日本語訳：
　図4a及びbは，SLSが狭い線ビームレットを使用して実行された結果の微細構造の進化を模式的に示しており，図5aは，いくつかの繰り返しの後に生じた微細構造を示している。）
　
・「The efficacy of the interface-contour-engineered SLS approach is demonstrated in Figs. 6 and 7, which show experimental results that were obtained using parallel processing of numeious chevron shaped beamlets (experimental details can be found Id [29 to 31]). Multiple beamlets were formed using projection irradiation of an excimer laser beam, where a patterned UV mask with chevron shaped apertures was used to shape the original excimer laser beam into multiple beamlets. This ability to simultaneously process multiple regions over a large area makes the SLS process efficient, while the fact that the prooess requirements (・・中略・・) can easily satisfied, makes the process effective.」（６１２ページ１７行〜６１３ページ８行）
（日本語訳：
　境界外形技術を用いるSLSのアプローチの有効性が図6および図7に示され，ここでは多くの山型状のビームレットの並列処理を使用して得られた実験結果を示している（実験の詳細は[29 から 31]で見られる）。複数のビームレットはエキシマレーザビームの投影照射を用いて形成され，ここで山型状の開口部を有するパターン化されたUVマスクは，複数のビームレットとなるオリジナルエキシマレーザービームを形成するために使用された。同時に広い面積にわたって複数の領域を処理するこの機能は，SLSのプロセスを効率的にし，プロセスの要件（・・中略・・）を簡単に満足することができるという事実は，プロセスを効果的にする。）
　
周知例１：　Robert S. Sposili and James S. Im, 'Sequential lateral solidification of thin silicon films on SiO2',
 Applied Physics Letters, Vol.69, p.2864-2866, (1996)
　本願の優先権主張の日前に外国において頒布された上記刊行物（以下「周知例１」という。）には，ＦＩＧ．１及び２とともに，以下の記載がある。
　
・「In this letter, we report on a new excimer-laser crystallization process endowed with a previously unavailable combination of features that make it capable of tackling various TFT applications in an effective manner. The process which we call sequential lateral solidification (SLS), 
　・・・（中略）・・・
 The UV mask used in these experiments was fabricated on a molybdenum silicide coated quartz plate, and the pattern consisted of an array of narrow parallel slits such that only the portion of the original beam that passed through the slits was transmitted. For the results reported in this letter, the relative positions of the mask, imaging lens, and sample were adjusted to yield a pattern demagnification ratio of approximately 5×. At this demagnification, the image of each slit had a width of 5 μｍ at the sample plane.」（２８６４ページ右欄３行〜２８６５ページ左欄６行）
（日本語訳：
　このレターの中では，新しいエキシマレーザ結晶化プロセスであって，様々なTFTへの応用に効果的に取り組むことができるようにする，以前は利用できなかった機能の組み合わせであるものについて報告する。我々は，このプロセスを
逐次横方向固化（SLS）
　・・・（中略）・・・
　
これらの実験で使用するUVマスクはモリブデンシリサイド被覆石英板上に作製し，そのパターンはスリットを通過したオリジナルのビームの部分だけが伝達されるような狭い平行スリットの配列から成っていた
この縮小比では，各スリットの像は，試料面に5μmの幅を持っていた
　
　ここで，周知例１における「各スリットの像は，試料面に5μmの幅を持っていた」との記載から，スリットを通ったビームの，試料面における幅が5μmであることは明らかである。
　
　そして，周知のＳＬＳ方式によれば，引用例２に示されているように，「所望の長さの単一結晶粒子を成長せることができ」，「ＴＦＴアレイにデバイス特性の不均一性が生じてしまう」ことが避けられるところ，引用発明に係る「有機薄膜ＥＬ素子を用いたアクティブマトリクス型表示装置の製造方法」においても，ＴＦＴアレイにデバイス特性の不均一性が生じてしまうことが好ましくないことは明らかである。
　また，ＳＬＳ方式において，複数のビームレット（小ビーム）を逐次横方向に照射して複数の箇所において同時に結晶化を行うことも，上記引用例３に「SLSのアプローチの有効性が図6および図7に示され，ここでは多くの山型状のビームレットの並列処理を使用して得られた実験結果を示している（実験の詳細は[29 から 31]で見られる）。複数のビームレットはエキシマレーザビームの投影照射を用いて形成され，ここで山型状の開口部を有するパターン化されたUVマスクは，複数のビームレットとなるオリジナルエキシマレーザービームを形成するために使用された。同時に広い面積にわたって複数の領域を処理するこの機能は，SLSのプロセスを効率的にし」と記載されているように，従来より周知の技術である。ここで，引用例３の図６に示された個々のパターンが，それぞれSLS方式で，図４（ｃ）（ｄ）及び図５（ｂ）に示されるように処理された結果得られたものであることは，上記記載から明らかである。
　また，ＳＬＳ方式において，照射されるビームの大きさについて，その幅を５μｍとすることが上記周知例１に示され，また，例えば以下の周知例２にもあるように，エキシマレーザ自体のビームの大きさとして１０ｍｍ角程度は普通の大きさであり，これを光学系により１００ｍｍ程度の長さとすることも周知の技術である。そして，本願明細書を見ても，本願補正発明において，「約２μｍ×１０ｍｍのサイズを有するビームを，パルス当たり露光面積が１０×１０ｍｍ２以下となるように」照射することに臨界的意義は見いだせない。
　
周知例２：　特開平９−３６０４１号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開平９−３６０４１号公報（以下「周知例２」という。）には以下の記載がある。
・「【０００２】
【従来の技術】アモルファスシリコン薄膜を多結晶化して例えば薄膜トランジスタを製造する方法には，例えば４インチ角のガラス基板の上面全体にアモルファスシリコン薄膜を形成し，このアモルファスシリコン薄膜にエキシマレーザビームを照射することにより該アモルファスシリコン薄膜を多結晶化して多結晶シリコン薄膜とし，この多結晶シリコン薄膜を素子分離して多数の薄膜トランジスタを形成する方法がある。この場合，ガラス基板の大きさに対して
エキシマレーザビームのビームサイズが最大でも１０ｍｍ角程度
・「【０００５】
【課題を解決するための手段】この発明は，ビームサイズを細長い帯状とされたレーザビームをビームサイズの幅方向にオーバーラップさせながらスキャン照射することにより，アモルファスシリコン薄膜を多結晶化して多結晶シリコン薄膜とするようにしたものである。
【０００６】この発明によれば，ビームサイズを細長い帯状とされたレーザビームをビームサイズの幅方向にオーバーラップさせながらスキャン照射することになるので，レーザビーム照射領域の長手方向に強調された照射部が生じないようにすることができることと，レーザビームのエネルギ密度とオーバーラップ率とを最適化する（例えば請求項５記載の発明のように，
レーザビームのビームサイズを１００×０．４ｍｍ程度としたとき
　
　それゆえ，引用発明において「アモルファスのシリコン膜からなる半導体膜に対して，レーザアニールまたは固相成長法などの結晶化工程」において，周知のＳＬＳ方式であって，複数の小ビームを逐次横方向に照射して複数の箇所において同時に結晶化を行うとともに，この際のビームの大きさを幅が２μｍ程度とし，数十ｍｍの長さ範囲において前記小ビームを複数形成することにより，相違点１に係る，「ＳＬＳ方式で前記非晶質シリコンをポリシリコンで結晶する段階」を備え，さらに「前記ＳＬＳ方式の結晶化は，約２μｍ×１０ｍｍのサイズを有するビームを，パルス当たり露光面積が１０×１０ｍｍ２以下となるようにして，ＳＬＳ方式で非晶質シリコンに照射して，ポリシリコンを結晶化して，前記ＳＬＳ結晶化方法は，一定の間隔でビームを１次非晶質シリコン基板に照射して，非晶質シリコンを結晶化した後，次いで，前記第１次照射して結晶化した部分の側面に２次的にビームを照射する方法を繰り返して，全非晶質シリコンを結晶化する」構成を備えるようにすることは当業者が適宜になし得たことである。
　よって，相違点１は，当業者が適宜になし得た範囲に含まれる程度のものである。
　
《相違点２について》
　有機ＥＬ素子を用いた表示パネルにおいて，有機ＥＬ素子下の絶縁膜を平坦化膜として形成することは，例えば以下の引用例４にも示されるように，従来より周知の技術である。
　
引用例４：　特開２０００−２２３７１５号公報
　原査定の拒絶の理由に引用され，本願の優先権主張の日前に日本国内において頒布された刊行物である特開２０００−２２３７１５号公報（以下「引用例４」という。）には，図１０，１１とともに，以下の記載がある。
・「【０１０７】［実施例５］本実施例のＥＬ表示パネルにおける画素部の断面構造を図１０に，上面構造を図１１（Ａ）に，回路図を図１１（Ｂ）に示す。図１０，図１１（Ａ）及び図１１（Ｂ）では共通の符号を用いるので互いに参照すれば良い。
　・・・（中略）・・・
【０１１２】スイッチング用ＴＦＴ３５０２及び電流制御用ＴＦＴ３５０３の上には第１パッシベーション膜３５４１が設けられ，その上に樹脂絶縁膜でなる
平坦化膜３５４２が形成される。平坦化膜３５４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。
　・・・（中略）・・・
【０１１４】また，絶縁膜（好ましくは樹脂）で形成されたバンク３５４４a，３５４４bにより形成された溝（画素に相当する）の中に発光層３５４５が形成される。なお，ここでは一画素しか図示していないが，Ｒ（赤），Ｇ（緑），Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては，ポリパラフェニレンビニレン（ＰＰＶ）系，ポリビニルカルバゾール（ＰＶＫ）系，ポリフルオレン系などが挙げられる。」
　
　また，有機ＥＬ素子を用いた表示装置において，ＴＦＴのソース・ドレイン領域の一方に直接接続される画素電極（表示電極）を形成するように平坦化膜にコンタクトホールを設けることは，例えば以下の周知例３にも示されているように，従来より周知の技術である。
　
周知例３：　特開平１１−３５４８０３号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開平１１−３５４８０３号公報（以下「周知例３」という。）には，図２とともに，以下の記載がある。
・「【００２３】図２に従って図１に示す表示電極１６ａを有する表示画素について説明する。
【００２４】図２において，石英ガラス，無アルカリガラス等からなる絶縁性基板１上のＣｒ，Ｍｏ等の高融点金属からなるゲート電極２ａ，２ｂの形成から平坦化膜１５形成までは従来と同様であるので説明は省略する。
【００２５】
全面に例えば有機樹脂からなる平坦化膜１５を形成した後，平坦化膜１５のソース５に対応した位置にコンタクトホールを形成し，ソース５にコンタクトしたＩＴＯ等の透明導電材料から成りソース電極１４を兼ねた透明電極である表示電極１６ａを形成する
・「【００５４】なお，上述の各実施の形態においては，本発明のＴＦＴをＬＣＤに用いた場合について示したが，本発明はそれに限定されるものではなく，例えば有機ＥＬ（Electro Luminescence）表示装置にも採用が可能であり，上述の効果と同様の効果が得られる。なお，有機ＥＬ表示装置に採用する場合には第１または第２の電極は有機ＥＬ素子の陽極または陰極に該当する。」
　
　したがって，引用発明において「第２の層間絶縁膜５２」を平坦化膜として形成するとともに，「第２の層間絶縁膜５２」にコンタクトホールを形成して，「第２のＴＦＴ３０のソース・ドレイン領域」に「接続する画素電極４１」を形成して，相違点２に係る，「前記第２半導体層のドレン領域にコンタクトホールを有するように全面に平坦化用の絶縁膜を形成する段階と，前記平坦化用の絶縁膜上に前記ドレン領域に連結されるように電界発光素子を形成する段階」を備えるようにすることは，当業者が適宜になし得たことである。
　よって，相違点２は，当業者が適宜になし得た範囲に含まれる程度のものである。
　
《相違点３について》
　前記第２　４．（２）イにおいて述べたとおり，引用例２には，「ビームを繰り返し照射し，放射パターンを横方向にステップ移動させて溶融及び凝固を繰り返すことにより，所望の長さの単一結晶粒子を成長させて，規則的な多結晶構造の粒子の列を形成し，これを用いて，前記規則的な多結晶構造の粒子の列の境界が，アクティブチャネルに電流が流れる方向に対して平行になっている薄膜トランジスタを構成すること」が記載されている。それゆえ，前記《相違点１について》において述べたとおり，引用発明において周知のＳＬＳ方式を用いることは当業者が適宜になし得たことであるところ，この際，ＳＬＳ方式を用いることによって得られる，規則的な多結晶構造の粒子の列の境界が，アクティブチャネルに電流が流れる方向に対して平行になっているように薄膜トランジスタを構成して，相違点３に係る「前記スイッチングトランジスタ又は駆動トランジスタのチャネル領域を形成する多結晶シリコンのグレインをチャネル領域の電流の流れる方向に実質的に平行にする段階」を備えるようにすることは，当業者が適宜になし得たことである。
　よって，相違点３は，当業者が適宜になし得た範囲に含まれる程度のものである。
　
（５）小括
　以上のとおり，本願補正発明は，周知技術を勘案して，引用発明及び引用例２及び３に記載された発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許を受けることができない。
　よって，本願補正発明は，特許出願の際独立して特許を受けることができない。
　
５．むすび
　したがって，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１．本願発明
　平成２４年４月２０日にされた手続補正は，上記のとおり却下されたので，本願の請求項１に係る発明は，平成２３年６月１４日にされた手続補正により補正された明細書，特許請求の範囲及び図面の記載から見て，その請求項１に記載された事項により特定される以下のとおりのものである。（以下「本願発明」という。）
　
「【請求項１】
　基板上に非晶質シリコンを蒸着し，ＳＬＳ方式で前記非晶質シリコンをポリシリコンで結晶する段階と，
　前記結晶化されたポリシリコンを選択的に除去して，スイッチングトランジスタ及び駆動トランジスタが形成される領域に第１，第２半導体層を形成する段階と，
　前記各半導体層を含む全面にゲート絶縁膜を形成する段階と，
　前記ゲート絶縁膜上に前記第１半導体層を通るように一方向にスキャンラインを形成し，同時に前記第２半導体層を通るように前記駆動トランジスタのゲート電極を形成する段階と，
　前記スキャンライン及び駆動トランジスタのゲート電極の両側の前記第１，第２半導体層にスイッチングトランジスタ及び駆動トランジスタのソースおよびドレン領域を形成する段階と，
　全面に層間絶縁膜を蒸着し，前記第１半導体層のソースおよびドレン領域及び前記駆動トランジスタのゲート電極，第２半導体層のソース領域が露出するようにそれぞれコンタクトホールを形成する段階と，
　前記層間絶縁膜上に前記スキャンラインに垂直な方向に前記第１半導体層のソース領域に連結されるようにデータラインを形成し，前記スキャンラインに垂直な方向に前記第２半導体層のソース領域に連結され，前記駆動トランジスタのゲート電極にオーバーラップされるようにパワーラインを形成し，前記第１半導体層のドレン領域と前記駆動トランジスタのゲート電極とを連結するように電極パターンを形成する段階と，
　前記第２半導体層のドレン領域にコンタクトホールを有するように全面に平坦化用の絶縁膜を形成する段階と，
　前記平坦化用の絶縁膜上に前記ドレン領域に連結されるように電界発光素子を形成する段階と，
　前記スイッチングトランジスタ又は駆動トランジスタのチャネル領域を形成する多結晶シリコンのグレインをチャネル領域の電流の流れる方向に実質的に平行にする段階と，を備え，
　前記ＳＬＳ方式の結晶化は，約２μｍ×１０ｍｍのサイズを有するビームを，パルス当たり露光面積が１０×１０ｍｍ２以下となるようにして，ＳＬＳ方式で非晶質シリコンに照射して，ポリシリコンを結晶化することを特徴とするアクティブマトリックス有機電界発光ディスプレイ装置の製造方法。」
　
２．引用発明
　引用発明は，前記第２の４．「（２）刊行物に記載された発明」に記載したとおりのものである。
　
３．対比・判断
　前記第２「１．本件補正の内容」〜第２「３．補正の目的の適否及び新規事項の追加の有無についての検討」において記したように，本願補正発明は，本件補正前の請求項１の発明特定事項である「ＳＬＳ方式の結晶化」について，「前記ＳＬＳ結晶化方法は，一定の間隔でビームを１次非晶質シリコン基板に照射して，非晶質シリコンを結晶化した後，次いで，前記第１次照射して結晶化した部分の側面に２次的にビームを照射する方法を繰り返して，全非晶質シリコンを結晶化する」として，ビームの照射する方法について技術的に限定を付したものである。言い換えると，本願発明は，本願補正発明から前記限定を除いたものである。
　そうすると，本願発明の構成要件をすべて含み，これをより限定したものである本願補正発明が，前記第２の４．「（３）補正発明と引用発明との対比」〜第２の４．「（５）小括」において検討したとおり，周知技術を勘案して，引用発明及び引用例２及び３に記載された発明に基づいて，当業者が容易に発明をすることができたものであるから，本願発明も同様の理由により，当業者が容易に発明をすることができたものである。
　よって，本願発明は特許法第２９条第２項の規定により特許を受けることができない。
　
第４　むすび
　以上のとおりであるから，本願は，他の請求項に係る発明について検討するまでもなく，拒絶すべきものである。
　よって，結論のとおり審決する。