【事件の表示】
　特願２００６−１７８４５５
「オーバードライビング回路及びオーバードライビング方法」
拒絶査定不服審判事件
〔平成１９年１月１８日出願公開、特開２００７−１１３６４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
　
【第１、手続の経緯】
　本願について手続の経緯の概要は、次のとおりである。
平成１８年　６月２８日：特許出願
　　　　　　　　　　　　（優先日：平成１７年　６月２８日：韓国）
平成１８年　７月２８日：審査請求
平成２１年１２月　９日：拒絶理由通知
　　　　　　　　　　　　（発送日：平成２１年１２月１６日）
平成２２年　３月１５日：意見書・手続補正書提出
平成２２年　５月１９日：拒絶査定
　　　　　　　　　　　　（送達日：平成２２年　５月２４日）
平成２２年　９月２４日：審判請求・手続補正書提出
平成２３年　６月２９日：審尋
　　　　　　　　　　　　（発送日：平成２３年　７月　４日）
平成２３年１０月　４日：回答書提出 
平成２４年　３月２２日：拒絶理由通知
　　　　　　　　　　　　（発送日：平成２４年　３月２６日）
平成２４年　３月２２日：補正却下の決定
　　　　　　　　　　　　（平成２２年９月２４日付けの手続補正の却下）
　　　　　　　　　　　　（送達日：平成２４年　４月　４日）
平成２４年　６月２２日：意見書・手続補正書提出
　
【第２、本願発明】
　本願の請求項１〜８に係る発明は、平成２４年６月２２日付け補正により補正された特許請求の範囲に記載されたとおりのものであり、その請求項１に係る発明（以下、本願発明という）は、次のとおりのものと認める。
【請求項１】
「フレームメモリに貯蔵されている以前のフレームデータを利用して映像データを処理することによって、現在のフレームデータを生成するシステム信号処理部と、
　以前のフレームデータとルックアップテーブルの変調データとを利用して、現在のフレームデータを変調するオーバードライビングユニットと、
　変調されたフレームデータの入力を受け取って画像を具現する液晶パネルと、
　前記液晶パネルに搭載され、前記ルックアップテーブルを貯蔵するＥＥＰＲＯＭとを含み、
　前記フレームメモリは、前記システム信号処理部に搭載され、
　前記オーバードライビングユニットは、前記現在のフレームデータの最上位値と以前のフレームデータの最上位値との間に差があるときには、現在のフレームデータを変調することを特徴とする液晶表示装置用オーバードライビング回路。」
　
【第３、当審拒絶理由の概要】
　平成２４年３月２６日に通知された拒絶理由は、平成２２年３月１５日付け補正により補正された特許請求の範囲に記載された発明の進歩性欠如を指摘するもので、その請求項１に係る発明についての拒絶理由の概要は、次のとおりである。
　本件出願の平成２２年３月１５日付け補正により補正された請求項１に係る全発明は、本願優先日である平成１７年６月２８日より前の平成１１年５月１１日に日本国内において頒布された刊行物である特開平１１−１２６０５０号公報（以下、刊行物Ａという）に記載された発明と、本願優先日である平成１７年６月２８日より前の平成１６年１０月２８日に日本国内において頒布された刊行物である特開２００４−３０４３９０号公報（以下、刊行物Ｂという）と、本願の優先日前の周知技術（特開２００４−２４０２７３号公報参照）等に基づいて、その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
【第４、刊行物に記載された事項・引用発明】
（４−１、刊行物Ａに記載された事項：抜粋）
　刊行物Ａには、次のことが記載されている。
「【発明の属する技術分野】
　本発明は液晶表示パネルにおける表示特性を改善した液晶表示パネル駆動装置および駆動方法に関するものである。
【０００２】
　また、本発明は液晶表示パネルにおける応答速度改善回路に関するものである。
【０００３】
【従来の技術】
・・・
【０００４】
【発明が解決しようとする課題】
　しかしながら、これらの従来例では、応答速度を改善するために加減算を行う補正量が表示を行うデータの信号レベルとは無関係であるという問題があった。
【０００５】
　例えば、ＰＤＬＣ液晶を用いた表示装置では、前記フレームの信号レベルと現フレームの信号レベルの絶対値により応答速度は大きく異なる。
【０００６】
　ここで、最大輝度レベルの０％〜１００％までの応答速度は十分に速いが、０％から１０％までの応答速度は非常に遅い。
【０００７】
　この様に、前フレームの信号レベルと現フレームの信号レベルの値により、応答速度は大きく異なるため、従来例の様に信号レベルによらない一定の補正方法では、最適な応答速度の改善ができなかった。
【０００８】
　例えば、応答速度の速い信号レベルに合わせて調整を行うと応答速度の遅い信号レベルでは十分な改善効果が得られず、逆に応答速度の遅い信号レベルに合わせて調整を行うと応答速度の速い信号レベルでは過度に補正するためノイズの目立つ映像となるという問題があった。
【０００９】
【課題を解決するための手段】
　本発明による液晶表示パネル駆動装置は、入力映像信号の信号レベルを検出する第１の信号レベル検出手段と、前記入力映像信号を任意の一定時間だけ遅延させるメモリ手段と、該メモリ手段の出力の信号レベルを検出する第２の信号レベル検出手段と、前記第１の信号レベル検出手段と前記第２の信号レベル検出手段との出力と、前記任意の一定時間とをもとにして、前記入力映像信号を補正して出力する補正表示映像信号演算手段と、を備えることを特徴とする。
【００１０】
　また、本発明による液晶表示パネル駆動装置は、入力映像信号の信号レベルをエンコードする第１のエンコード手段と、前記入力映像信号を任意の一定時間だけ遅延させるメモリ手段と、該メモリ手段の出力の信号レベルをエンコードする第２のエンコード手段と、前記第１および第２のエンコード手段の出力を基に補正値を得る補正映像信号演算手段と、前記入力映像信号に前記補正値を加減算する加減算手段と、を備えることを特徴とする。
・・・
【００１３】
　更に、本発明による液晶表示パネル駆動装置は、前記補正表示映像信号演算手段が、液晶表示パネルの駆動電圧対表示輝度のステップ応答出力の前記任意の一定時間後の値のステップ前後のレベルへの依存性に基づき、前記第１の信号レベル検出手段の出力と前記第２の信号レベル検出手段の出力との差と、前記液晶表示パネルの表示輝度のステップレベルとの間に線形関係が保たれるように前記入力映像信号を補正することを特徴とする。
【００１４】
　更に、本発明による液晶表示パネル駆動装置は、前記補正映像信号演算手段がルックアップテーブルよりなることを特徴とする。
【００１５】
　更に、本発明による液晶表示パネル駆動装置は、前記任意の一定時間が前記入力映像信号が液晶表示パネルの同一画素を再度駆動するまでの時間であることを特徴とする。
【００１６】
　本発明による液晶表示パネル駆動方法は、液晶表示パネルの駆動電圧対表示輝度のステップ応答出力の任意の一定時間後の値のステップ前後のレベルへの依存性に基づき、映像信号のステップレベルと前記液晶表示パネルの表示輝度のステップレベルとの間に線形関係が保たれるように補正した前記映像信号で駆動することを特徴とする。
【００１７】
　また、本発明による液晶表示パネル駆動方法は、上記の液晶表示パネル駆動方法において、現在の前記映像信号のレベルが低いときに、該レベルが高いときよりも細かく補正することを特徴とする。
【００１８】
　更に、本発明による液晶表示パネル駆動方法は、前記任意の一定時間は前記映像信号が液晶表示パネルの同一画素を再度駆動するまでの時間であることを特徴とする。
【００１９】
［作用］
　動画表示をした場合においても、残像のより少ない映像を表示することが可能となるため、応答速度の遅い液晶表示パネルであっても、動画表示を行う用途に用いることが可能となる。
【００２０】
【発明の実施の形態】
［実施形態１］
　図１は、実施形態１による液晶表示パネル駆動装置の構成を示すブロック図である。図１において１は現在の入力映像の入力端子、２は、現在の入力映像信号を入力とする第１のレベル検出手段、３は一定時間前の映像信号を一定時間遅らせるためのメモリ手段、４はメモリ手段３より出力される一定時間前の映像信号を入力とする第２のレベル検出手段であり、５は前記現在の入力映像信号と前記第１のレベル検出手段１と前記第２のレベル検出手段２に接続され、それらの入力信号をもとにして、表示する映像信号を演算する補正表示映像信号演算手段である。６は補正表示映像信号演算手段５の出力が接続される出力端子である。
【００２１】
　まず、図６を参照して本発明の液晶表示パネルにおける応答速度補正回路で行われている応答速度補正の原理について説明する。
【００２２】
　図６においてＳｉは液晶表示パネルによって表示されるべき映像信号の入力信号である。
【００２３】
　一般に液晶表示パネルに使用されている液晶が持つ粘性により、液晶分子の配向の変化が電界の変化に対して遅れて起こるため、液晶表示パネルに例えばステップ上の電圧状の信号Ｓｉが入力された場合にも液晶の過度応答特性により、液晶表示パネルの表示の状態が図６（ａ）のＳｏで示されるように立上りが遅れる。
【００２４】
　立ち下がりも同様に遅れるが図示は省略する。
【００２５】
　また、本実施形態では、図６（ｂ）は前記した図６（ａ）に示されている液晶表示素子における表示の状態が図中のＳｏのように、液晶の過度応答特性によって入力信号Ｓｉの時間軸上での変化状態に対して遅れる分が図６（ｂ）におけるＳｏ′のように実質的に補正された状態になるように、補正表示映像信号演算手段５が、補正表示映像手段ステップ上の入力信号Ｓｉを予め信号Ｓｃに変換する。
【００２６】
　ここで補正済の映像出力Ｓｃとしては、１フィールドの期間内に所望の信号レベルに到達する信号レベルが選ばれる。
【００２７】
　例えば、リフレッシュレートが６０Ｈｚの映像信号を表示する場合、約１６．６ｍｓ以内に液晶の応答が所望の最終値に到達しなければ、正確な表示を行うことができず、残像が発生する。
【００２８】
　従って、液晶表示パネルに出力される映像信号レベルとしては、前記１６．６ｍｓ前後に液晶の応答が所望の値に到達する信号レベルを用いる。
【００２９】
　図７を用いて、補正済映像出力信号Ｓｃの演算方法について説明する。
【００３０】
　図７に液晶の入力電圧対表示輝度のステップ応答における過度特性を示す。
【００３１】
　線ａは、表示輝度が０％から３０％に変化する場合の過度特性を示す。
【００３２】
　線ｂは、表示輝度が０％から５０％に変化する場合の過度特性、線ｃは、表示輝度が０％から７０％に変化する場合の過度特性である。
【００３３】
　例えば、ＮＴＳＣのＴＶ映像の１フィールド期間は約１６．６ｍｓ（＝１／６０［ｓｅｃ］）であるため、液晶表示パネルの応答速度は１６．６ｍｓ以内であることが望まれる。
【００３４】
　リフレッシュレート６０Ｈｚにて輝度３０％を表示しようとする場合には、約１６．６ｍｓ以内に最終値に到達しなければならないが、実際には図７に示す様に約１６．６ｍｓでは最終値の約３０％（表示輝度１０％）までしか到達することができない。
【００３５】
　そのため、動画表示の場合に残像を発生するという問題があった。
【００３６】
　ここで、図７の線ｂは１６．６ｍｓにて表示輝度の３０％に到達することができる。
【００３７】
　従って、１フィールド後に表示すべき輝度が０％から３０％に変化する場合は、表示輝度が０％から５０％に変化するような表示信号を印加する。
【００３８】
　これにより、１６．６ｍｓで表示輝度３０％に到達することができる。
【００３９】
　本例では、表示輝度が０％からの場合についてのみ説明したが、他の表示輝度から別の表示輝度に変化する場合においても同様の方法にて補正済映像出力信号を算出する。
【００４０】
　以上のように、補正後の映像出力信号Ｓｃは入力信号のレベルと一定時間前の入力信号のレベルと、その時間により決定される。
【００４１】
　このように演算された補正後の映像出力信号を出力端子６を介して、液晶表示パネルに印加することにより、図６（ｂ）のＳｏ′のような最適な表示を得ることができる。
【００４２】
　ここで、補正済映像出力Ｓｃの演算結果は、目的とする輝度に完全に一致する必要はなく、必要な演算精度および補正効果の好み等により適宜調整される。
【００４３】
　補正表示映像信号演算手段は、例えば、現在フィールドの入力映像信号レベルと１フィールド前の入力映像信号レベルとをアドレスとし、補正後の映像出力信号Ｓｃをデータとするルックアップテーブル（以下、ＬＵＴと称する）で構成することができる。
【００４４】
　また、本実施形態では、ＮＴＳＣ信号の１フィールド時間（１６．６ｍｓ）の周期で液晶パネルの同一画素を駆動するとしたが、周期はこれに限定されるものではなく、ＮＴＳＣ信号の１フレーム周期、ＰＡＬ／ＳＥＣＯＭ信号のフィールド周期又はフレーム周期、ＶＧＡ信号やＳＶＧＡ信号のリフレッシュレートに対応した周期であってもよい。この場合、各種の信号に対応した補正表示映像信号手段５の特性を予め用意しておいて、信号の種類に応じて特性を切り替えることにより各種の信号に対応することができる。
【００４５】
　また、各々のリフレッシュレートに対して独立にＬＵＴを持つのではなく、平均的な補正値を持つＬＵＴで代用してもよい。
【００４６】
［実施形態２］
　図２は実施形態２による液晶表示パネル駆動装置の構成を示すブロック図である。これは実施形態１の液晶表示パネル駆動装置の詳細な回路構成の一例である。
【００４７】
　２０１は現在の映像信号を入力するための入力端子、２０２は現在の映像信号を入力とする第１のエンコーダ回路（エンコーダ１）、２０３は１フレームまたは１フィールドだけ映像信号を遅延させるためのフレームメモリ、２０４はフレームメモリ２０３より出力される１フレームまたは１フィールド前の映像信号を入力とする第２のエンコーダ回路（エンコーダ２）であり、２０５は第１のエンコーダ回路２０１と第２のエンコーダ回路２０３に接続されるＬＵＴ、２０６は現在の映像信号とＬＵＴ２０５より出力される補正データを加減算するための加算器であり、２０７は出力端子である。ＬＵＴ２０５と加減算器２０６で実施形態１の補正表示映像信号演算手段５を形成する。
【００４８】
　以下、本実施形態を詳細に説明する。
【００４９】
　映像入力端子２０１より入力された映像信号Ｓｉは、第１のエンコーダ回路２０２に入力される。
【００５０】
　ここで、現在の映像信号Ｓｉは８ｂｉｔの信号とする。
【００５１】
　図３に第１のエンコーダ回路の詳細回路を示す。
【００５２】
　入力端子３０１よりエンコーダ回路に入力された映像信号Ｓｉは、比較器３０２〜３１６にて各々比較レベル３２２〜３３６と比較される。本実施例では１５個の比較器を用いることにより入力８ｂｉｔを１６状態に変換し、その出力をエンコーダ３１７にて４ｂｉｔの信号に変換する。３１８は出力端子である。
【００５３】
　ここで、比較レベルは、演算精度が要求される信号レベル範囲では細かく設定され、演算精度が要求されない信号レベル範囲では荒く設定される。例えば、信号レベルが低い範囲では比較レベルを細かく設定し、信号レベルが高い範囲では比較レベルを粗く設定する。
【００５４】
　これにより、入力の信号レベルにより演算精度の重み付けをすることが可能となる。
【００５５】
　図２において、第１のエンコーダ回路２０２より出力された信号は、ＬＵＴ２０５に入力される。
【００５６】
　また、フレームメモリ２０３には、映像入力端子２０１より入力される映像信号を書込まれ、次のフレームまたはフィールドが映像入力端子より入力されるときに、以前に書込みした１フレームまたは１フィールド前の映像信号がフレームメモり２０３から読み出される。２０３より読み出された１フレームまたは１フィールド前の映像信号は、第２のエンコーダ回路２０４に入力される。
【００５７】
　第２のエンコーダ回路２０４の構成は図３に示す第１のエンコード回路２０２の構成と同一であるので重複する説明は省略する。
【００５８】
　フレームメモリより出力された１フレームまたは１フィールド前の映像信号は、第２のエンコーダ回路２０４に入力され、入力信号のレベルにより重み付けされた信号に変換される。ここでは、第１のエンコーダ回路と同様に８ｂｉｔの入力信号を４ｂｉｔに変換するものとして説明する。
【００５９】
　第２のエンコーダ回路２０４により重み付けをされた信号は、ＬＵＴ２０５に入力される。
【００６０】
　従って、ＬＵＴ２０５には、第１のエンコーダ回路より出力される４ｂｉｔの信号と第２のエンコーダ回路より出力される４ｂｉｔの信号の計８ｂｉｔの信号が入力される。
【００６１】
　ＬＵＴ２０５はアドレス８ｂｉｔを入力して、そのアドレスにより選択されるデータ８ｂｉｔを出力する。
【００６２】
　本例では、第１のエンコーダ回路２０２からの出力４ｂｉｔがＬＵＴ２０５のアドレス入力の上位４ｂｉｔに接続され、第２のエンコーダ回路２０４からの出力４ｂｉｔがＬＵＴ２０５のアドレス入力の下位４ｂｉｔに入力される。
【００６３】
　ＬＵＴ２０５のデータには、各々のアドレスに対応した補正値を入力しておく。
【００６４】
　図８はＬＵＴ２０５の一例であり、アドレスの上位４ｂｉｔ（現在の映像信号レベル）とアドレスの下位４ｂｉｔ（１フレームまたは１フィールド前の映像信号レベル）から現在の映像信号に加減算する補正量を選択し出力される。
【００６５】
　例えば、１フレームまたは１フィールド前の信号レベルが００００ｂであり、現在の映像信号レベルが０１１１ｂである場合には、補正値として＋３１（０００１　１１１１ｂ）が選択される。
【００６６】
　補正値＋３１と現在の映像信号を加減算器２０６にて、加算し、液晶表示パネルに印加することにより、表示速度の劣化の無い映像を表示することが可能となる。
【００６７】
　本実施形態では入力映像信号を８ｂｉｔとし、エンコーダ回路にて４ｂｉｔに圧縮した後、補正データを演算する構成としたが、入力信号およびエンコーダによる圧縮されるｂｉｔ数は、要求される演算精度および使用可能なハード量との兼ね合いから適当なｂｉｔ数を選べばよい。
【００６８】
　また、入力映像信号８ｂｉｔの上位４ｂｉｔのみを使うなどの簡単な構成で実現することもできる。
【００６９】
　また、入力映像信号８ｂｉｔを圧縮せずにそのまま演算回路に入力する構成をとることも可能である。
【００７０】
　また、本実施形態では、補正表示映像信号演算手段５の一例として、予め演算した結果を入力したＬＵＴ２０５と加減算器２０６を用いたが、補正表示映像信号演算手段５としては、演算を行う演算回路を別途設けてもよい。２０３のフレームメモリは特殊なビデオメモリである必要はなく、メモリ手段であればＳＲＡＭ，ＤＲＡＭ，ＥＤＯＲＡＭ，ＳＤＲＡＭ，ＦＩＦＯなどメモリ機能があれば何でも良い。
【００７１】
・・・
【００７７】
【発明の効果】
　以上説明したように本発明によれば、現在の入力映像信号のレベルと同一画素を駆動した過去の入力映像信号のレベルに応じて液晶表示パネルの駆動信号を最適値に補正することにより液晶表示パネルの表示特性の改善を行うことができる。
【００７８】
　それにより、動画表示をした場合においても、残像のより少ない映像を表示することが可能となるため、応答速度の遅い液晶表示パネルであっても、動画表示を行う用途に用いることが可能となる。
【図面の簡単な説明】
【図１】
　本発明の実施形態１による液晶表示パネル駆動装置の構成を示すブロック図である。
【図２】
　本発明の実施形態２による液晶表示パネル駆動装置の構成を示すブロック図である。
【図３】
　エンコーダ回路の構成を示すブロック図である。
・・・
【図６】
　本発明による液晶表示パネルの応答速度補正の原理を説明する図である。
【図７】
　補正済映像出力信号Ｓｃの演算方法の基礎となる液晶表示パネルの応答の説明図である。
【図８】
　ＬＵＴ（ルックアップテーブル）のデータ配列の一例である。
【符号の説明】
　１　現在の入力映像の入力端子
　２　第１のレベル検出手段
　３　メモリ手段
　４　第２のレベル検出手段
　５　補正表示映像信号演算手段
　６　出力端子
　２０１　映像信号入力端子
　２０２　第１のエンコーダ回路
　２０３　フレームメモリ
　２０４　第２のエンコーダ回路
　２０５　ＬＵＴ（ルックアップテーブル）
　２０６　加減算器
　２０７　出力端子」
　
（４−２、刊行物Ａに記載された技術的事項の認定）
　刊行物Ａの［実施の形態２］に関して記述された【００４６】〜【００７０】の記載事項に基づいて主たる技術的事項を列記すると、次のとおりである。
（技術的事項１）
　刊行物Ａの記載「【００４７】２０１は現在の映像信号を入力するための入力端子・・・」、「【００４９】映像入力端子２０１より入力された映像信号Ｓｉは、第１のエンコーダ回路２０２に入力される。【００５０】ここで、現在の映像信号Ｓｉは８ｂｉｔの信号とする。」等から、次の技術的事項が読み取れる。
《現在の映像信号Ｓｉを入力するための入力端子２０１》
　
（技術的事項２）
　刊行物Ａの記載「【００４７】２０１は現在の映像信号を入力するための入力端子、２０２は現在の映像信号を入力とする第１のエンコーダ回路（エンコーダ１）、２０３は１フレームまたは１フィールドだけ映像信号を遅延させるためのフレームメモリ、２０４はフレームメモリ２０３より出力される１フレームまたは１フィールド前の映像信号を入力とする第２のエンコーダ回路（エンコーダ２）であり、２０５は第１のエンコーダ回路２０１と第２のエンコーダ回路２０３に接続されるＬＵＴ、２０６は現在の映像信号とＬＵＴ２０５より出力される補正データを加減算するための加算器であり、２０７は出力端子である。ＬＵＴ２０５と加減算器２０６で実施形態１の補正表示映像信号演算手段５を形成する。」、「【００５６】また、フレームメモリ２０３には、映像入力端子２０１より入力される映像信号を書込まれ、次のフレームまたはフィールドが映像入力端子より入力されるときに、以前に書込みした１フレームまたは１フィールド前の映像信号がフレームメモり２０３から読み出される。・・・」、「【００７０】・・・２０３のフレームメモリは特殊なビデオメモリである必要はなく、メモリ手段であれば・・・，ＳＤＲＡＭ，・・・などメモリ機能があれば何でも良い。」等から、次の技術的事項が読み取れる。
《現在の映像信号Ｓｉを入力とする第１のエンコーダ回路（エンコーダ１）２０２と、１フレームまたは１フィールドの現在の映像信号Ｓｉが書込みされるとき以前に書込みされた１フレームまたは１フィールド前の映像信号が読み出されるＳＤＲＡＭ型フレームメモリ２０３より出力される１フレームまたは１フィールド前の映像信号を入力とする第２のエンコーダ回路（エンコーダ２）２０４とに、接続されるＬＵＴ２０５より出力される補正データと、現在の映像信号Ｓｉとを、加減算するための加減算器２０６》
　
（技術的事項３）
　刊行物Ａの記載「【００４７】・・・２０６は現在の映像信号とＬＵＴ２０５より出力される補正データを加減算するための加算器であり、２０７は出力端子である。ＬＵＴ２０５と加減算器２０６で実施形態１の補正表示映像信号演算手段５を形成する。・・・【００６６】補正値＋３１と現在の映像信号を加減算器２０６にて、加算し、液晶表示パネルに印加することにより、表示速度の劣化の無い映像を表示することが可能となる。」及び【図２】等から、次の技術的事項が読み取れる。
《補正後の映像出力信号Ｓｃを液晶表示パネルに印加するための出力端子２０７》
　
（技術的事項４）
　刊行物Ａの記載「【００６０】従って、ＬＵＴ２０５には、第１のエンコーダ回路より出力される４ｂｉｔの信号と第２のエンコーダ回路より出力される４ｂｉｔの信号の計８ｂｉｔの信号が入力される。【００６１】ＬＵＴ２０５はアドレス８ｂｉｔを入力して、そのアドレスにより選択されるデータ８ｂｉｔを出力する。【００６２】本例では、第１のエンコーダ回路２０２からの出力４ｂｉｔがＬＵＴ２０５のアドレス入力の上位４ｂｉｔに接続され、第２のエンコーダ回路２０４からの出力４ｂｉｔがＬＵＴ２０５のアドレス入力の下位４ｂｉｔに入力される。【００６３】ＬＵＴ２０５のデータには、各々のアドレスに対応した補正値を入力しておく。【００６４】図８はＬＵＴ２０５の一例であり、アドレスの上位４ｂｉｔ（現在の映像信号レベル）とアドレスの下位４ｂｉｔ（１フレームまたは１フィールド前の映像信号レベル）から現在の映像信号に加減算する補正量を選択し出力される。【００６５】例えば、１フレームまたは１フィールド前の信号レベルが００００ｂであり、現在の映像信号レベルが０１１１ｂである場合には、補正値として＋３１（０００１　１１１１ｂ）が選択される。【００６６】補正値＋３１と現在の映像信号を加減算器２０６にて、加算し、液晶表示パネルに印加することにより、表示速度の劣化の無い映像を表示することが可能となる。【００６７】本実施形態では入力映像信号を８ｂｉｔとし、エンコーダ回路にて４ｂｉｔに圧縮した後、補正データを演算する構成としたが、入力信号およびエンコーダによる圧縮されるｂｉｔ数は、要求される演算精度および使用可能なハード量との兼ね合いから適当なｂｉｔ数を選べばよい。【００６８】また、入力映像信号８ｂｉｔの上位４ｂｉｔのみを使うなどの簡単な構成で実現することもできる。【００６９】また、入力映像信号８ｂｉｔを圧縮せずにそのまま演算回路に入力する構成をとることも可能である。」及び【図８】等のうち特に【００６７】及び【００６８】から、入力映像信号８ｂｉｔをエンコーダ回路にて４ｂｉｔに圧縮することに代えて、エンコーダ回路による入力映像信号８ｂｉｔの上位４ｂｉｔのみを使うことが示唆されているので、次の技術的事項が読み取れる。
《現在の映像信号Ｓｉを入力とする第１のエンコーダ回路（エンコーダ１）２０２により変換された映像信号８ｂｉｔの上位４ｂｉｔが現フレームデータとしてＬＵＴ２０５のアドレス入力の上位４ｂｉｔに入力され、ＳＤＲＡＭ型フレームメモリ２０３より出力される１フレームまたは１フィールド前の映像信号を入力とする第２のエンコーダ回路（エンコーダ２）２０４により変換された映像信号８ｂｉｔの上位４ｂｉｔが前フレームデータとしてＬＵＴ２０５のアドレス入力の下位４ｂｉｔに入力され、ＬＵＴ２０５の各々のアドレスに対応した補正データが選択され、ＬＵＴ２０５より出力される補正データと、現在の映像信号Ｓｉとが、加減算器２０６により加減算されること》
　
（技術的事項５）
　刊行物Ａの記載「【００４６】［実施形態２］図２は実施形態２による液晶表示パネル駆動装置の構成を示すブロック図である。これは実施形態１の液晶表示パネル駆動装置の詳細な回路構成の一例である。」等から、次の技術的事項が読み取れる。
《液晶表示パネル駆動装置》
　
（４−３、引用発明Ａ）
　上記（４−２、刊行物Ａに記載された技術的事項の認定）に記載した（技術的事項１）〜（技術的事項５）を総合すると、刊行物Ａには、次の発明（引用発明Ａ）が記載されていると認められる。
「現在の映像信号Ｓｉを入力するための入力端子２０１と、
　現在の映像信号Ｓｉを入力とする第１のエンコーダ回路（エンコーダ１）２０２と、１フレームまたは１フィールドの現在の映像信号Ｓｉが書込みされるとき以前に書込みされた１フレームまたは１フィールド前の映像信号が読み出されるＳＤＲＡＭ型フレームメモリ２０３より出力される１フレームまたは１フィールド前の映像信号を入力とする第２のエンコーダ回路（エンコーダ２）２０４とに、接続されるＬＵＴ２０５より出力される補正データと、現在の映像信号Ｓｉとを、加減算するための加減算器２０６と、
　補正後の映像出力信号Ｓｃを液晶表示パネルに印加するための出力端子２０７と、
　現在の映像信号Ｓｉを入力とする第１のエンコーダ回路（エンコーダ１）２０２により変換された映像信号８ｂｉｔの上位４ｂｉｔが現フレームデータとしてＬＵＴ２０５のアドレス入力の上位４ｂｉｔに入力され、ＳＤＲＡＭ型フレームメモリ２０３より出力される１フレームまたは１フィールド前の映像信号を入力とする第２のエンコーダ回路（エンコーダ２）２０４により変換された映像信号８ｂｉｔの上位４ｂｉｔが前フレームデータとしてＬＵＴ２０５のアドレス入力の下位４ｂｉｔに入力され、ＬＵＴ２０５の各々のアドレスに対応した補正データが選択され、ＬＵＴ２０５より出力される補正データと、現在の映像信号Ｓｉとが、加減算器２０６により加減算される、
　液晶表示パネル駆動装置。」
　
【第５、本願発明と引用発明Ａとの対比】
　本願発明と引用発明Ａとを比較する。
（比較１）
　本願発明の「フレームメモリに貯蔵されている以前のフレームデータを利用して映像データを処理することによって、現在のフレームデータを生成するシステム信号処理部」と、引用発明Ａの「現在の映像信号Ｓｉを入力するための入力端子２０１」とを比較する。
　本願明細書の記載「【実施例】【００１９】・・・システム信号処理部２１０は、映像データの入力を受け取ってコントラスト　エンハンスメント（contrast enhancement）、デインターレーシング（deinterlacing）等の信号処理をして、最終的に、赤色Ｒ、緑色Ｇ、青色Ｂを示すデータ、すなわち、現在のフレームデータを出力して、オーバードライビングユニット２１４に伝送する。」からみて、本願発明の「システム信号処理部」から「現在のフレームデータ」が「オーバードライビングユニット」に入力されていると言える。
　よって、引用発明Ａの「現在の映像信号Ｓｉを入力するための入力端子２０１」と、本願発明の「フレームメモリに貯蔵されている以前のフレームデータを利用して映像データを処理することによって、現在のフレームデータを生成するシステム信号処理部」の出力部とは、共に「現在のフレームデータを入力する入力部」である点で共通する。
　ただし、引用発明Ａには、本願発明の「フレームメモリに貯蔵されている以前のフレームデータを利用して映像データを処理することによって、現在のフレームデータを生成するシステム信号処理部」に相当するものが存在するか否か明らかではない。
　
（比較２）
　本願発明の「以前のフレームデータとルックアップテーブルの変調データとを利用して、現在のフレームデータを変調するオーバードライビングユニット」と、引用発明Ａの「現在の映像信号Ｓｉを入力とする第１のエンコーダ回路（エンコーダ１）２０２と、１フレームまたは１フィールドの現在の映像信号Ｓｉが書込みされるとき以前に書込みされた１フレームまたは１フィールド前の映像信号が読み出されるＳＤＲＡＭ型フレームメモリ２０３より出力される１フレームまたは１フィールド前の映像信号を入力とする第２のエンコーダ回路（エンコーダ２）２０４とに、接続されるＬＵＴ２０５より出力される補正データと、現在の映像信号Ｓｉとを、加減算するための加減算器２０６」とを比較する。
　刊行物Ａの【図６】に関する箇所や【００６６】の記載からみて、引用発明Ａの「加減算器２０６」は、液晶の応答性の遅れを改善するための機能を有するもので、本願発明の「オーバードライビングユニット」と同様の機能を果たすものである。
　そして、引用発明Ａの「現在の映像信号Ｓｉ」については、「現在の映像信号Ｓｉを入力するための入力端子２０１」から「１フレームまたは１フィールドの現在の映像信号Ｓｉが書込みされるとき以前に書込みされた１フレームまたは１フィールド前の映像信号」が「ＳＤＲＡＭ型フレームメモリ２０３」から「読み出される」こと、及び引用刊行物Ａの【図８】に関する箇所に、現在の映像信号Ｓｉの映像信号８ｂｉｔの上位４ｂｉｔが現フレームデータとしてＬＵＴ５に入力されていることからみて、実質的に、本願発明の「現在のフレームデータ」に相当するものである。
　さらに、引用発明Ａの「１フレームまたは１フィールド前の映像信号」、「ＬＵＴ２０５」、「補正データ」、「加減算する」の各々は、技術上の実質的な意味を考慮すると、本願発明の「以前のフレームデータ」、「ルックアップテーブル」、「変調データ」、「変調する」の各々に相当する。
　そうすると、引用発明Ａの「現在の映像信号Ｓｉを入力とする第１のエンコーダ回路（エンコーダ１）２０２と、１フレームまたは１フィールドの現在の映像信号Ｓｉが書込みされるとき以前に書込みされた１フレームまたは１フィールド前の映像信号が読み出されるＳＤＲＡＭ型フレームメモリ２０３より出力される１フレームまたは１フィールド前の映像信号を入力とする第２のエンコーダ回路（エンコーダ２）２０４とに、接続されるＬＵＴ２０５より出力される補正データと、現在の映像信号Ｓｉとを、加減算するための加減算器２０６」は、本願発明の「以前のフレームデータとルックアップテーブルの変調データとを利用して、現在のフレームデータを変調するオーバードライビングユニット」に相当すると言える。
　
（比較３）
　本願発明の「変調されたフレームデータの入力を受け取って画像を具現する液晶パネル」と、引用発明Ａの「補正後の映像出力信号Ｓｃを液晶表示パネルに印加するための出力端子２０７」とを比較する。
　引用発明Ａの「液晶表示パネル」は、本願発明の「変調されたフレームデータの入力を受け取って画像を具現する液晶パネル」に相当する。
　
（比較４）
　本願発明の「前記液晶パネルに搭載され、前記ルックアップテーブルを貯蔵するＥＥＰＲＯＭ」と、引用発明Ａの「ＬＵＴ２０５」とを比較する。
　引用発明Ａの「ＬＵＴ２０５」は、本願発明の「ルックアップテーブル」に相当する。
　しかし、本願発明の「ＥＥＰＲＯＭ」に相当するものが、引用発明Ａには無く、引用発明Ａの「ＬＵＴ２０５」が、本願発明のように「液晶パネルに搭載され」た「ＥＥＰＲＯＭ」に「貯蔵」されているとは言えない。
　
（比較５）
　本願発明の「前記フレームメモリは、前記システム信号処理部に搭載され」る点は、上記（比較１）と同様に、引用発明Ａにおいては明示されていない。
　
（比較６）
　本願発明の「前記オーバードライビングユニットは、前記現在のフレームデータの最上位値と以前のフレームデータの最上位値との間に差があるときには、現在のフレームデータを変調することを特徴とする液晶表示装置用オーバードライビング回路」と、引用発明Ａの「現在の映像信号Ｓｉを入力とする第１のエンコーダ回路（エンコーダ１）２０２により変換された映像信号８ｂｉｔの上位４ｂｉｔが現フレームデータとしてＬＵＴ２０５のアドレス入力の上位４ｂｉｔに入力され、ＳＤＲＡＭ型フレームメモリ２０３より出力される１フレームまたは１フィールド前の映像信号を入力とする第２のエンコーダ回路（エンコーダ２）２０４により変換された映像信号８ｂｉｔの上位４ｂｉｔが前フレームデータとしてＬＵＴ２０５のアドレス入力の下位４ｂｉｔに入力され、ＬＵＴ２０５の各々のアドレスに対応した補正データが選択され、ＬＵＴ２０５より出力される補正データと、現在の映像信号Ｓｉとが、加減算器２０６により加減算される、液晶表示パネル駆動装置」とを比較する。
　引用発明Ａの「加減算器２０６」、「現在の映像信号Ｓｉ」、「１フレームまたは１フィールド前の映像信号」、「加減算され」、「液晶表示パネル駆動装置」の一部である「加減算器２０６」の各々は、上記（比較２）を踏まえ技術上の実質的な意味を考慮すると、本願発明の「オーバードライビングユニット」、「現在のフレームデータ」、「以前のフレームデータ」、「変調する」、「液晶表示装置用オーバードライビング回路」の各々に相当する。
　本願発明が「前記現在のフレームデータの最上位値と以前のフレームデータの最上位値との間に差があるときには、現在のフレームデータを変調することを特徴」としているのに対し、引用発明Ａは「現在の映像信号Ｓｉ」の「８ｂｉｔの上位４ｂｉｔ」と「１フレームまたは１フィールド前の映像信号」の「８ｂｉｔの上位４ｂｉｔ」とに「対応した補正データが選択され」「現在の映像信号Ｓｉ」に「加減算される」ものであるから、両者は、「前記現在のフレームデータの上位ビットと以前のフレームデータの上位ビットとに基づいて、現在のフレームデータを変調する」点で共通する。
　
（対比結果）
　以上の（比較１）〜（比較６）を総合すると、本願発明と引用発明Ａとは、次の点で一致し、下記の４点で相違する。
（一致点）
「現在のフレームデータを入力する入力部と、
　以前のフレームデータとルックアップテーブルの変調データとを利用して、現在のフレームデータを変調するオーバードライビングユニットと、
　変調されたフレームデータの入力を受け取って画像を具現する液晶パネルと、
　前記ルックアップテーブルとを含み、
　前記オーバードライビングユニットは、前記現在のフレームデータの上位ビットと以前のフレームデータの上位ビットとに基づいて、現在のフレームデータを変調する 
　液晶表示装置用オーバードライビング回路。」 
　
（相違点１）
　本願発明が「フレームメモリに貯蔵されている以前のフレームデータを利用して映像データを処理することによって、現在のフレームデータを生成するシステム信号処理部」を有しているのに対し、引用発明Ａには「フレームメモリに貯蔵されている以前のフレームデータを利用して映像データを処理することによって、現在のフレームデータを生成するシステム信号処理部」が存在するか否か明らかではない点。
　
（相違点２）
　本願発明では「ルックアップテーブル」が「液晶パネルに搭載され」た「ＥＥＰＲＯＭ」に「貯蔵」されているのに対し、引用発明Ａでは「ＬＵＴ２０５」を記憶する記憶手段とその設置場所が明らかでない点。
　
（相違点３）
　本願発明では「前記フレームメモリは、前記システム信号処理部に搭載され」ているのに対し、引用発明Ａにおいては、この発明特定事項は明らかではない点。
　
（相違点４）
 「前記現在のフレームデータの上位ビットと以前のフレームデータの上位ビットとに基づいて、現在のフレームデータを変調する」する処理に関し、本願発明では「前記オーバードライビングユニット」が「前記現在のフレームデータの最上位値と以前のフレームデータの最上位値との間に差があるときには、現在のフレームデータを変調する」のに対し、引用発明Ａでは「加減算器２０６」によって「現在の映像信号Ｓｉ」の「８ｂｉｔの上位４ｂｉｔ」と「１フレームまたは１フィールド前の映像信号」の「８ｂｉｔの上位４ｂｉｔ」とに「対応した補正データが選択され」「現在の映像信号Ｓｉ」に「加減算される」点。
　
【第６、相違点についての当審の判断】
　以下、上記（相違点１）〜（相違点４）について検討する。
（相違点１及び相違点３についての当審の判断）
　相違点１と相違点３は、何れも、「システム信号処理部」に関係する相違点であるから、以下まとめて判断する。
　刊行物Ｂには、「【０００５】【発明が解決しようとする課題】液晶素子などを用いた表示装置において、動きに適応したインターレース−プログレッシブ変換（以後、ＩＰ変換と呼ぶ）を実施する場合には、例えばフレームメモリなどのフィールド遅延器を使用する必要がある。また、前記のようなデータ強調手段（以後、オーバードライブと呼ぶ）を実施する場合にもフレームメモリを使用する。つまり、ＩＰ変換とオーバードライブを別個に実施しようとした場合、２つのフレームメモリが必要となり、表示装置の原価向上につながってしまう。【０００６】本発明の目的は、動きに適応したＩＰ変換とオーバードライブとに使用するフレームメモリを共通化することで、フレームメモリ数を削減する信号処理装置を提供することである。」との記載があり、フレームメモリを削減する目的で、信号処理装置のＩＰ変換手段が使用するＩＰ変換用のフレームメモリと、オーバードライブ手段が使用するオーバードライブ用のフレームメモリを共通化する発明（以下、引用発明Ｂという）が記載されている。ここで、ＩＰ変換手段が出力する信号は、液晶パネル等のプログレッシブ形式の信号である（刊行物Ｂの【０００２】等参照）から、ＩＰ変換手段は、本願発明の「システム信号処理部」に相当する。なお、表示制御の技術分野において「ＩＰ変換」と、本願明細書に記載された「デインターレーシング」とは、同義ないし類似の映像信号処理であることは技術常識である。
　そして、引用発明Ａにおいて、「入力端子２０１」には、「現在の映像信号Ｓｉ」が入力されているところ、前記「現在の映像信号Ｓｉ」が、フレームメモリを備えた「システム信号処理部」から供給されることは、当該技術分野において、自明な事項である。そうすると、引用発明Ａにおいて、引用発明Ｂを組み合わせて、オーバードライブ用ＳＤＲＡＭ型フレームメモリ２０３と、現在のフレームデータを生成するシステム信号処理部に設けられるフレームメモリとを共通化することは、当業者が容易に想到し得ることである。
　したがって、引用発明Ａに引用発明Ｂとを組み合わせて、上記相違点１及び上記相違点３に係る本願発明の発明特定事項と成すことは、当業者が容易に想到し得たことである。
　
（相違点２についての当審の判断）
　液晶表示パネルのオーバーシュートやアンダーシュートにおいて利用されるルックアップテーブルをＥＥＰＲＯＭで構成することは、当審の拒絶理由に周知例として引用された、特開２００４−２４０２７３号公報の【０００５】の記載「このような液晶の応答速度の問題を改善するために、１フレーム前の入力画像信号と現フレームの入力画像信号の組み合わせに応じて、予め決められた現フレームの入力画像信号に対する階調電圧より高い（オーバーシュートされた）駆動電圧或いはより低い（アンダーシュートされた）駆動電圧を液晶表示パネルに供給する液晶駆動方法が知られている（特開平４−３６５０９４号公報等）。以下、本願明細書においては、この駆動方式をオーバーシュート（ＯＳ）駆動と定義する。」、【００３２】の記載「また、液晶表示装置１００には、強調変換部３が参照する強調変換パラメータを書き換え可能に記憶するＯＳテーブルメモリ（ＥＥＰＲＯＭ）１１と、当該装置を識別するための装置識別情報を格納した装置識別情報格納部２０と、通信ネットワーク２００上のサーバ３００と通信を行うための通信制御部（モデム）３０と、温度センサー８により検出された装置内温度に対応した強調変換パラメータを、サーバ３００から取得するように通信制御部３０を制御するとともに、取得した強調変換パラメータをＯＳテーブルメモリ（ＥＥＰＲＯＭ）１１に更新記憶するための制御ＣＰＵ４０を備えている。」、及び【００３３】の記載「ここで、書き換え可能な不揮発性のＯＳテーブルメモリ（ＥＥＰＲＯＭ）１１は、図６に示したものと同様、現垂直表示期間の画像信号と１垂直表示期間前の画像信号とから指定される強調変換パラメータを記憶する２次元テーブルメモリである。また、温度センサー８は、なるべく液晶表示パネル５そのものの温度を検出することが可能に設けられるのが望ましく、１個のみならず複数個をそれぞれ異なるパネル面内位置に設けて構成しても良い。」からみて、本願優先日前の周知技術である。
　なお、上記周知技術を例示する文献として示した特開２００４−２４０２７３号公報の「オーバーシュート（ＯＳ）駆動」は、この文献の【０００５】から明らかなように、本願発明の「オーバードライビング」に相当するものである。
　そうすると、引用発明Ａの「ＬＵＴ５」を記憶する記憶手段に関して、上記本願優先日前の周知技術を適用して、本願発明のようにＥＥＰＲＯＭに記憶することは、当業者が容易に成し得たことである。さらに、引用発明Ａの「ＬＵＴ５」の設置場所についても、本願明細書の図１に関する箇所に示される従来技術からしても、液晶表示パネルに搭載することは、当業者が容易に設計できる事項と言わねばならない。
　
（相違点４についての当審の判断）
　まず、引用発明Ａの「現在の映像信号Ｓｉ」の「８ｂｉｔの上位４ｂｉｔ」と「１フレームまたは１フィールド前の映像信号」の「８ｂｉｔの上位４ｂｉｔ」について考察する。
　「現在の映像信号Ｓｉ」の「８ｂｉｔの上位４ｂｉｔ」は、「現在の映像信号Ｓｉ」を１６進数で表した場合の最上位値で、「現在の映像信号Ｓｉ」の８ｂｉｔの下位４ｂｉｔは、「現在の映像信号Ｓｉ」を１６進数で表した場合の最下位値であるとも言える。
　また、「１フレームまたは１フィールド前の映像信号」の「８ｂｉｔの上位４ｂｉｔ」は、「１フレームまたは１フィールド前の映像信号」を１６進数で表した場合の最上位値で、「１フレームまたは１フィールド前の映像信号」の８ｂｉｔの下位４ｂｉｔは、「１フレームまたは１フィールド前の映像信号」を１６進数で表した場合の最下位値であるとも言える。
　さらに、引用発明Ａの「現在の映像信号Ｓｉ」の「８ｂｉｔの上位４ｂｉｔ」と「１フレームまたは１フィールド前の映像信号」の「８ｂｉｔの上位４ｂｉｔ」は、刊行物Ａの【００６７】の記載から、ＬＵＴ２０５の容量が少ないものとした設計事項であるとも言える。
　そうすると、引用発明Ａの「現在の映像信号Ｓｉ」の「８ｂｉｔの上位４ｂｉｔ」は、本願発明の「現在のフレームデータの最上位値」に相当し、また、引用発明Ａの「１フレームまたは１フィールド前の映像信号」の「８ｂｉｔの上位４ｂｉｔ」は、本願発明の「以前のフレームデータの最上位値」に相当すると言える。
　
　次に、引用発明Ａの「現在の映像信号Ｓｉ」の「８ｂｉｔの上位４ｂｉｔ」と「１フレームまたは１フィールド前の映像信号」の「８ｂｉｔの上位４ｂｉｔ」とに「対応した補正データ」を格納した「ＬＵＴ２０５」を、刊行物Ａの【図８】を参照しつつ考察する。
　現フレームデータと前フレームデータが一致する場合、例えば、両フレームデータが「００００」、「０００１」、「００１０」、「０１１１」、「１０００」、「１１１１」等の場合、即ち両フレームデータに差がない場合は「対応した補正データ」は「０」であり、「現在の映像信号Ｓｉ」に補正の必要がないことが概略読み取れる。
　また、現フレームデータと前フレームデータが一致しない場合、例えば、現フレームデータが「００００」で、前フレームデータが各々「０００１」、「００１０」、「０１１１」、「１０００」である場合、「対応した補正データ」は各々「−８」、「−１０」、「−３４」、「−１０」であり、前フレームデータが「００００」で、現フレームデータが各々「０００１」、「００１０」、「０１１１」、「１０００」である場合、「対応した補正データ」は各々「６」、「１５」、「３１」、「２０」であり、両フレームデータに差がある場合には「現在の映像信号Ｓｉ」に補正の必要があることが概略読み取れる。
　
　そうすると、引用発明Ａにおいても、概略、「加減算器２０６」によって「現在の映像信号Ｓｉ」の最上位値と「１フレームまたは１フィールド前の映像信号」の最上位値との間に差があるときは「対応した補正データが選択され」「現在の映像信号Ｓｉ」に「加減算される」ことになる。そして、引用発明Ａにおいて「補正データ」は、液晶表示パネルの固有の器差・特性に応じて適宜設定すべきものであると解される。
　
　以上のことを総合すると、引用発明Ａにおいて「加減算器２０６」によって「現在の映像信号Ｓｉ」の「８ｂｉｔの上位４ｂｉｔ」と「１フレームまたは１フィールド前の映像信号」の「８ｂｉｔの上位４ｂｉｔ」とに「対応した補正データが選択され」「現在の映像信号Ｓｉ」に「加減算される」ことと、本願発明において「前記オーバードライビングユニット」が「前記現在のフレームデータの最上位値と以前のフレームデータの最上位値との間に差があるときには、現在のフレームデータを変調する」こととは、液晶の応答性を改善するためのオーバードライビング手段としてみると、実質的な差にはならない。
　
（作用効果等を加味した検討）
　また、本願発明が奏する作用効果も、引用発明Ａと引用発明Ｂと本願優先日前の周知技術等に基づいて当業者が容易に予測しうる程度のものである。　したがって、本願発明は、引用発明Ａと引用発明Ｂと本願優先日前の周知技術等に基づいて、当業者が容易に発明をすることができたものである。
　 
【第７、審判請求人の主張について】
　審判請求人は、当審拒絶理由に対する意見書において、概略、引用発明Ａと引用発明Ｂとの組み合わせの動機付けの欠如と、本願発明の「システム信号処理部」及び「前記液晶パネルに搭載され、前記ルックアップテーブルを貯蔵するＥＥＰＲＯＭ」の容易想到性の否定を主張している。
　しかしながら、これらの点については、前記【第６、相違点についての当審の判断】の特に相違点１〜３についての当審の判断で説示したように、いずれも当業者が容易に成し得ることである。
　したがって、審判請求人の主張は採用できない。
　
【第８、むすび】
　以上のとおり、本願発明は、引用発明Ａ、引用発明Ｂ及び本願優先日前の周知技術等に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、他の請求項に係る発明について審理するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。