【事件の表示】
　特願２００９−１０４８１１「発光装置及び電子機器」拒絶査定不服審判事件〔平成２１年　７月２３日出願公開、特開２００９−１６３２７２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１５年７月８日に出願した特願２００５−２１８４３９号（特許法第４１条に基づく優先権主張（優先日：平成１４年７月１８日、出願番号：特願２００２−２０９８８０号））の一部を平成２１年４月２３日に新たな特許出願としたものであって、平成２４年６月８日付けで手続補正がなされたが、同年６月１４日付けで拒絶査定がなされ、これに対し、同年９月１２日に拒絶査定に対する審判請求がなされたものである。
　
第２　本願発明
１．本願発明
　本願の請求項１に係る発明（以下「本願発明」という。）は、平成２４年６月８日付けの手続補正書の、特許請求の範囲の請求項１に記載された事項により特定される、次のとおりのものと認める。
　「複数の走査線と、
　前記複数の走査線に対して交差する複数の信号線と、
　前記複数の走査線と前記複数の信号線との交差に応じて設けられ、発光層を有する複数の画素と、
　前記複数の画素の外側に設けられたダミー発光層と、
　前記複数の画素及び前記ダミー発光層の外側に配置され、前記複数の画素へ電流を供給する電源配線と、
　前記複数の走査線に接続された走査側駆動回路と、を備え、
　前記ダミー発光層は、平面視で前記走査側駆動回路と重なるように設けられており、
　前記走査側駆動回路は、平面視で前記電源配線と前記複数の画素との間に設けられていることを特徴とする発光装置。」
　
２．刊行物に記載された発明
（１）引用例１
　原査定の拒絶の理由に引用され、本願の優先日前に頒布された刊行物である、特開平１０−１７７１８１号公報（以下「引用例１」という。）には、以下の事項が記載されている。
（１ａ）「【０００１】
【発明の属する技術分野】本発明は、マトリクス基板、該マトリクス基板と液晶を用いて画像・文字などを表示する液晶装置及びこれを用いた表示装置、更にマトリクス基と液晶装置の製造方法に関する。」
（１ｂ）「【００１１】・・・
・・・また、特開平８−１７９３７７号公報では、ＣＭＰ技術を用いて研磨された液晶パネルの表面は、周辺部がダレる傾向にあることが指摘されており、これに対する対策として、ダミー画素を駆動回路と表示画素エリアの間に設けることが提案されている。これについて図２９を参照しながら説明する。
【００１２】同図（Ａ）に示すように、反射型アクティブ・マトリクス・ディスプレイ・パネルは、基板２００１上に形成された表示画素エリア２０１７とその周辺部に配置している信号・走査駆動回路２０１８との高さ（厚み）が異なるため、パネル表面に段差が生じている。そして、このような凹凸の有るパシベーション膜（酸化膜）２０１１の表面を、この酸化膜をエッチングするエッチャントを含む研磨材を用いて研磨すると、同図（Ｂ）に示すように表示画素エリア２０１７の周辺部でダレが生じてしまう。
【００１３】これを防止するために、同図（Ｃ）に示すように、表示画素エリア２０１７と信号・走査駆動回路２０１８との間に、表示画素エリア２０１７を取り囲むようにして、画像表示に寄与しないダミー画素２０１９を配置した構成とする。そして、このような構成にすることにより、同図（Ｄ）に示すように、信号・走査駆動回路２０１８との段差から多少のダレは生じるが、表示画素エリア２０１７内の平坦性は保たれるとしている。」
（１ｃ）「【００１７】・・・
・・・特願平８−１７８７１１号出願では絶縁層をパターニングして溝を形成し、該溝に電極材料を堆積させた後ＣＭＰ研磨する点である。特開平８−１７９３７７号公報では、ダミー画素を画素エリアと駆動回路との間に設けることが開示されているものの、周辺部のダレは避けられない。」
（１ｄ）「【００２８】
【発明の実施の形態】
［第１の実施形態］本発明の第１の実施形態によるマトリクス基板について、図１及び図２を参照しながら説明する。図１は、マトリクス基板形成用の基板１上に絶縁層９が設けられ、パターニングで絶縁層９中に形成された溝２８０中に電極材料を堆積させた状態を模式的に示している。図１においては、基板１上に画素のスイッチング素子として機能する半導体素子領域（不図示）と、画素スイッチング素子に電気信号を供給する駆動回路２６０を形成した後に、絶縁層９が形成されていて、絶縁層９の画素表示領域２５０上、駆動回路領域２６０上及びシール領域２７０（対向基板（不図示）との間に液晶材料をシールするために用いられる領域）上には、画素電極１２の材料形成用の溝２８０が形成されている。
【００２９】ここでは、画素表示領域２５０上と、駆動回路領域２６０上及びシール領域２７０上に、規則正しく溝２８０を形成することとしたため、画素表示領域２５０上と、それ以外の領域上に配されるレジストの配置に大きな差がないことから、画素表示領域２５０全面は勿論、それ以外の領域の絶縁層上に深さ、大きさにムラのない溝が形成できている。そして溝２８０の中及び溝２８０を越えて絶縁層９上にも画素電極１２の電極材料が堆積している。
【００３０】また、図２は、図１の状態の基板をＣＭＰ（Chemical Mechenical Polishing)を用いて研磨した状態を示している。図２では、画素表示領域２５０中に形成された溝２８０に画素電極１２が、駆動回路領域２６０及びシール領域２７０に形成された溝２８０には画素電極１２と同じ材料からなる部材１２′（例えば画素電極として機能するための電気的接続がとられていない電極）が設けられている。ＣＭＰについては、後述するが、ここでは、表示領域２５０と駆動回路領域２６０及びシール領域２７０に規則正しく形成された溝２８０に埋め込まれた電極材料をＣＭＰを用いて研磨（実際には溝２８０を越えて絶縁層９上に堆積した電極材料を研磨の後、溝の中に堆積した電極材料と、溝２８０と溝２８０の間にある絶縁部材の表面を同時に研磨）することから、画素電極１２の表面、画素電極と同じ材料からなる部材１２′の表面及びこれら電極材料１２及び１２′と隣接する絶縁部材（絶縁層９で構成）の表面は、連続で平坦、且つ鏡面状のものとなり、同一平面状となる。
【００３１】このようなマトリクス基板を用いて配向膜や液晶を配置した液晶装置を構成すると、高輝度が得られるばかりでなく、画像のムラも低減し、高品位な画像表示を行なうことができる。
【００３２】図１及び図２に示した例においては、駆動回路領域２６０及びシール領域２７０の両方の領域に電極材料からなる部材１２′を設け部材１２′の表面を隣接する絶縁部材の表面と連続にしてある。これは本発明の最も好ましい形態であり、本発明の効果が最も顕著にあらわれる例であるが、本発明は、駆動回路領域２６０あるいはシール領域２７０のいずれか一方の領域に電極材料からなる部材１２′を設け、部材１２′の表面を隣接する絶縁部材の表面と連続にした形態をも包含する。
【００３３】本発明において使用される電極材料１２としては、表面が平坦で加工し易く、高反射が得られる材料が望ましい。例えば、通常の配線用金属であるＡｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，ＡｌＣの他、Ｔｉ，Ｔａ，Ｗ，Ｃｒ，Ａｕ，Ａｇなどの金属、あるいはこれら金属の化合物を使用することが可能である。
【００３４】本発明において、電極材料形成用の溝２８０が形成される絶縁層９は、酸化シリコン膜の他、例えば半導体分野で通常使用されている絶縁膜、層間絶縁膜等を挙げることができる。具体的なものとしては、ＳｉＯ2 膜、プラズマＣＶＤ法により形成された酸化シリコン膜、熱ＣＶＤ法により形成された酸化シリコン膜、オゾン−ＴＥＯＳ（Tetraetoxy-Silane)を原料としてＣＶＤ法により形成された酸化シリコン膜、ＰＳＧ（Phospho-Silicate Glass) 膜、ＮＳＧ（Nouclope Silicate Glass)膜、ＢＰＳＧ（Boro-Phospho-Silicate Glass)である。この他、ＳｉＮ膜、Ｔａ2 Ｏ5 膜等も絶縁層として使用することができる。
【００３５】ここで、画素表示領域２５０上、駆動回路領域２６０上、及びシール領域２７０上の絶縁層９中、画素電極１２材料を埋め込む為の溝２８０をパターニングにより形成するのに好ましい方法について説明する。
【００３６】先に、画素電極１２材料を、画素表示領域２５０のみに形成し、駆動回路領域２６０上やシール領域２７０上に形成しない場合には、画素表示領域２５０と駆動回路領域２６０やシール領域２７０とではレジストの配置に差が生じ、その配置の不規則性がパターニングに悪影響を及ぼすことについて述べた。絶縁層９として酸化膜を用いた場合、エッチング装置としては、酸化膜系のエッチング装置、例えばＣＦ4 ／ＣＨＦ3 ガス系平行平板型プラズマエッチング装置が使用される。」
（１ｅ）「【００６９】また、図３において、６はフィールド酸化膜、８’はＰＳＧ（リンガラス），ＮＳＧ（ノンドープガラス），ＢＰＳＧ等の絶縁層、１０はデータ配線につながるソース電極、１１は画素電極につながるドレイン電極、１２は反射鏡を兼ねる画素電極である。また、１２’は駆動回路領域及びシール領域に形成された画素電極部材である。また、７は表示領域及び周辺領域を覆う遮光層で、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ等が適しており、表示領域内ばかりでなく、周辺回路の領域にも同一の工程で、真空蒸着法やスパッタ法等で成膜後、パターニングして形成する。この遮光層７はチップのほぼ全面を覆うため、照射光の遮光性が向上し、漏れ光によるトランジスタの誤動作を防ぐ効果を有する。図３に示すように、上記遮光層７は、表示領域では、画素電極１２とドレイン電極１１との接続部を除いてトランジスタ等を覆うようにしているが、周辺回路領域の遮光層７では、ビデオ線、クロック線等、配線容量が重くなると不都合な領域は、上記遮光層７を除いてある。上記遮光層７がのぞかれた部分は照明光の光が混入し、回路の誤動作を起こす可能性があるため、上記遮光層７を除いた領域上は、画素電極１２の層でおおう工夫がなされている。」
（１ｆ）「【００７６】次に、本実施形態の平面図を図４に示す。図において、２１は水平シフトレジスタ（ＨＳＲ）、２２は垂直シフトレジスタ（ＶＳＲ）、２３はｎチャンネルＭＯＳＦＥＴ、２４はｐチャンネルＭＯＳＦＥＴ、２５は保持容量、２６は液晶層で、２７は信号転送スイッチＦＥＴ、２８はリセットスイッチＦＥＴ、２９はリセットパルス入力端子、３０はリセット電源端子、３１は映像信号の入力端子である。また、１９は表示領域を示している。
【００７７】また、保持容量２５は、画素電極１２と共通透明電極１５の間の信号を保持するための容量である。ウェル領域２には、基板電位を印加する。本実施形態では、各行のトランスミッションゲート構成を、上から１行目は上がｎチャンネルＭＯＳＦＥＴ２３で、下がｐチャンネルＭＯＳＦＥＴ２４、２行目は上がｐチャンネルＭＯＳＦＥＴ２４で、下がｎチャンネルＭＯＳＦＥＴ２３とするように、隣り合う行で順序を入れ換える構成にしている。以上のように、ストライプ型ウェルで表示領域の周辺で電源線とコンタクトしているだけでなく、表示領域にも、細い電源ラインを設けコンタクトをとっている。
【００７８】この時、ウェルの抵抗の安定化がカギになる。したがって、ｐ型基板であれば、ｎウェルの表示領域内部でのコンタクト面積又はコンタクト数をｐウェルのコンタクトより増強する構成を採用した。ｐウェルは、ｐ型基板で一定電位がとられているため、基板が低抵抗体としての役割を演ずる。したがって、島状になるｎウェルのソース、ドレインへの信号の入出力による振られの影響が大きくなりやすいが、それを上部の配線層からのコンタクトを増強することで防止できた。これにより、安定した高品位な表示が実現できた。
【００７９】映像信号（ビデオ信号、パルス変調されたデジタル信号など）は、映像信号入力端子３１から入力され、水平シフトレジスタ２１からのパルスに応じて信号転送スイッチ２７を開閉し、各データ配線に出力する。垂直シフトレジスタ２２からは、選択した行のｎチャンネルＭＯＳＦＥＴ２３のゲートへはハイパルス、ｐチャンネルＭＯＳＦＥＴのゲートへはローパルスを印加する。
【００８０】以上のように、画素部のスイッチは、単結晶のＣＭＯＳトランスミッションゲートで構成されており、画素電極へ書き込む信号が、ＭＯＳＦＥＴのしきい値に依存せず、ソースの信号フル書き込める利点を有する。
【００８１】又、スイッチが、単結晶トランジスタから成り立っており、ｐｏｌｙｓｉ−ＴＦＴの結晶粒界での不安定な振まい等がなく、バラツキのない高信頼性な高速駆動が実現できる。
【００８２】次にパネル周辺回路の構成について、図５を用いて説明する。図５において、３７は表示領域、３２はレベルシフター回路、３３はビデオ信号サンプリングスイッチ、３４は水平シフトレジスタ、３５はビデオ信号入力端子、３６は垂直シフトレジスタである。」
（１ｇ）「【００９１】次に、シール構造と、パネル構造との関係について、図７を用いて説明する。図７において、５１はシール部、５２は電極パッド、５３はクロックバッファー回路、５４はアンプである。このアンプ５４は、パネル電気検査時の出力アンプとして使用するものである。５５は対向基板の電位をとるＡｇペースト部、５６は表示部、５７は水平・垂直シフトレジスタ（ＨＳＲ，ＶＳＲ）等の周辺回路部である。図７に示した例では、シールの内部にも、外部にも、total chip sizeが小さくなるように、回路を設ける構成とした。本実施形態では、パッドの引き出しをパネルの片辺側の１つに集中させているが、長辺側の両辺でも又、一辺でなく多辺からのとり出しも可能で、高速クロックをとり扱うときに有効である。」
（１ｈ）「【図１】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
（１ｉ）「【図３】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
（１ｊ）「【図４】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
（１ｋ）「【図５】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
（１ｌ）「【図７】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
（１ｍ）「【図２９】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
（１ｎ）図４からは、液晶層２６が各マトリクスの交点毎に設けられていることがわかる。
（１ｏ）上記摘記事項（１ｅ）の段落【００６９】及び図３を参酌すると、表示領域１９ではない周辺領域である駆動回路領域及びシール領域に画素電極部材１２’が形成されているのがわかる。
　
　上記各記載を含む引用例１全体の記載、及び当業者の技術常識を総合すると、引用例１には、以下の発明が記載されているものと認められる。
　
「マトリクス基板と液晶を用いた表示装置であって、
　映像信号が映像信号入力端子（３１）から入力され、水平シフトレジスタ（２１）からのパルスに応じて信号転送スイッチ（２７）を開閉し各データ配線に出力し、垂直シフトレジスタ（２２）からは、選択した行のｎチャンネルＭＯＳＦＥＴ２３のゲートへはハイパルス、ｐチャンネルＭＯＳＦＥＴのゲートへはローパルスを印加し、
　各マトリクスの交点毎に液晶層（２６）が設けられており、
　表示画素エリア（２０１７）を取り囲むようにして、画像表示に寄与しないダミー画素（２０１９）を配置した構成とし、
　表示領域（１９）ではない周辺領域である駆動回路領域及びシール領域に画素電極部材（１２’）が形成されている、
表示装置。」（以下「引用発明」という。）
　
（２）引用例２
　同じく、特開２００１−１８８１１７号公報（以下「引用例２」という。）には、以下の記載がある。
（２ａ）「【０００１】
【発明の属する技術分野】本発明は、カラーフィルタ、エレクトロルミネセンス素子マトリクス等の、電気光学装置部品の製造方法に関する。特に、基板上の各画素が形成される位置にそれぞれ微小インク滴等の液状物を吐出して製造される電気光学装置部品について、乾燥速度を制御することによって、乾燥後の表面を平坦化する技術に関する。」
（２ｂ）「【００２８】図５及び図６を用いて、本発明の実施例を具体的に説明する。図５は、本実施形態によるカラーフィルタの製造方法におけるインクの吐出パターンと、パネルチップにおける画素の配置との平面的位置関係を示したものである。図５の符号１３は、各画素の位置を示す。符号１７は、インクの吐出位置を示す。この図に示されるように、パネルチップ上の各画素にインクを吐出するとともに、画素が形成されない領域にも、画素形成領域との境界に沿ってインクを吐出する。特に、画素形成領域と非形成領域との境界線を形成する画素に対して、非形成領域側にもう１列の画素がある場合と同等に、いわばダミーのインク滴を吐出する第１のダミー領域を設ける。
【００２９】この場合、第１のダミー領域には、隣接する画素１つにつき、画素形成領域における１画素あたりのインク滴の量と同じかそれ以上のインク滴を、吐出することが望ましい。例えば、画素形成領域における１画素あたりのインク滴が約７０ピコリットルであるとすれば、画素形成領域と非形成領域との境界線を形成する画素の隣にも、７０ピコリットルまたはそれ以上のインク滴を吐出する。
【００３０】これにより、パネルチップの周縁部に位置する画素のインク乾燥条件と、パネルチップの中央部に位置する画素のインク乾燥条件を近づけることができる。画素以外の部分に吐出するインクの色は、特に限定されない。また、インクの吐出順序は特に限定されず、インクジェットヘッドの移動距離など、カラーフィルタの製造効率を考慮してプログラムすればよい。」
（２ｃ）「【００３２】図６は、ダミー領域の配置を示す平面図である。図６に示すように、上記第１のダミー領域３１の外側でかつカラーフィルタ基板１２の周縁部に沿って、複数の画素形成領域の全体を取り囲むように第２のダミー領域３２を設ける。この第２のダミー領域３２に吐出する単位面積当たりのインク量は、カラーフィルタに吐出されるインク滴の単位面積当たりのインク量と同等にすることが望ましい。また、第２のダミー領域には、基板中の最も外側の画素に対するインク滴の量と少なくとも同量のインク滴を吐出する。これにより、カラーフィルタ基板の周縁部に位置する画素のインク乾燥条件と、カラーフィルタ基板の中央部に位置する画素のインク乾燥条件を近づけることができる。」
（２ｄ）「【００４３】（他の電気光学装置部品の例）上記の実施形態は、電気光学装置部品としてカラーフィルタを例にとって説明したが、これに限らず、ＥＬ（エレクトロルミネセンス）表示装置に用いられるＥＬ素子マトリクス、ＭＬＡ（マイクロレンズアレイ）など、液状物を塗布して乾燥させる工程を備えた種々の電気光学装置部品に、本発明を適用することができる。」
（２ｅ）「【図６】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
　
（３）引用例３
　同じく、特開２００２−１１０３４３号公報（以下「引用例３」という。）には、以下の記載がある。
（３ａ）「【０００８】ＥＬ表示装置の構成として、アクティブマトリクス型が挙げられる。」
（３ｂ）「【００４３】図１（Ａ）に、本発明のＥＬ表示装置の上面図を示す。画素基板７０１上に画素部７１１及びゲート信号線駆動回路７０２、ソース信号線駆動回路７０３が形成されている。この周りを囲んでシール材７０４が形成され、カバー材７０５が貼り付けられている。ＦＰＣ基板７０６は、外部入力端子７０７によって画素基板７０１上に接続されている。配線７０８は、外部入力端子７０７において、ＦＰＣ基板７０６からの信号を受け取り、ゲート信号線駆動回路７０２に伝達する、信号線や電源線等の複数の配線を示す。配線７０９は、外部入力端子７０７において、ＦＰＣ基板７０６からの信号を受け取り、ソース信号線駆動回路７０３に伝達する、信号線や電源線等の複数の配線を示す。配線７１０（配線７１０ａ及び配線７１０ｂ）は、外部入力端子７０７において、ＦＰＣ基板７０６からの信号を受け取り、画素部７１１に伝達する、電源線等の複数の配線を示す。ここで、配線７０８〜７１０は、封止領域に形成されている。
【００４４】図１（Ｂ）は、図１（Ａ）のＡ〜Ａ'の部分を示した断面図である。
【００４５】なおここでは説明を簡単にするため、ゲート信号線駆動回路７０２を構成する素子としてＴＦＴ７１２、画素部７１１を構成する素子としてＥＬ駆動用ＴＦＴ７１３のみを示す。ＥＬ駆動用ＴＦＴ７１３のソース領域もしくはドレイン領域のどちらか一方が、ＥＬ素子７２１の画素電極７１４と接続され、ＥＬ素子７２１に入力される電流を制御する。ここで、７１６は層間絶縁膜、７１５はＥＬ層、７１７は絶縁膜、７１８は対向電極、７１９は充填材、７２０はゲート絶縁膜である。なお、ここでは、層間絶縁膜７１６は無機物質によって形成されているものとする。」
（３ｃ）「【図１】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
　
３．対比
　本願発明と引用発明を対比する。
（１）引用発明は水平シフトレジスタと垂直シフトレジスタを備えたマトリクス基板を有し、映像信号が映像信号入力端子から入力されることから、引用発明が本願発明の「複数の走査線と、前記複数の走査線に対して交差する複数の信号線」に相当する構成を有することは、当業者にとって自明である。
　また、引用発明の「液晶層」と本願発明の「発光層を有する複数の画素」は、ともに「前記複数の走査線と前記複数の信号線との交差に応じて設けられた複数の画素」である点で共通する。
　同様に、引用発明の「ダミー画素」と本願発明の「ダミー発光層」は、ともに「前記複数の画素の外側に設けられたダミー画素」である点で共通する。
（２）当業者の技術常識に照らせば、引用発明が本願発明の「前記複数の画素へ電流を供給する電源配線」に相当する構成を有することは明らかである。
　同様に、引用発明の「表示領域ではない周辺領域である駆動回路領域」が本願発明の「前記複数の走査線に接続された走査側駆動回路」に相当する構成を有することは当業者にとって自明である。
　また、引用発明の「表示装置」と本願発明の「発光装置」は、ともに「表示装置」である点で共通する。
　
　したがって両者は、
「複数の走査線と、
　前記複数の走査線に対して交差する複数の信号線と、
　前記複数の走査線と前記複数の信号線との交差に応じて設けられた複数の画素と、
　前記複数の画素の外側に設けられたダミー画素と、
　前記複数の画素へ電流を供給する電源配線と、
　前記複数の走査線に接続された走査側駆動回路と、
を備えた表示装置。」
の点で一致し、以下の各点で相違している。
　
（相違点１）
　本願発明が発光装置であって、画素及びダミー画素が発光層を有するのに対して、引用発明はマトリクス基板と液晶を用いた表示装置であって、画素及びダミー画素が発光層を有しない点。
（相違点２）
　本願発明は、電源配線が複数の画素及びダミー画素の外側に配置され、ダミー画素は平面視で走査側駆動回路と重なるように設けられており、前記走査側駆動回路は、平面視で前記電源配線と前記複数の画素との間に設けられているのに対して、引用発明はそのような構成を有していない点。
　
４．判断
　上記各相違点について検討する。
（相違点１について）
　発光層を有する発光装置と液晶を用いた表示装置は、多くの部分で互いに転用可能な共通の構成を有することは当業者にとって技術常識である。
　しかも、上記引用例２に見られるように、発光装置において画素の外側にダミー画素を設けることはごく普通に行われている周知技術である。
　してみると、引用発明の液晶を用いた表示装置に替えて、発光層を有する発光装置を用いることにより、上記相違点１に係る構成を得ることは、当業者が容易になしうる事項である。
（相違点２について）
　マトリクス構成の表示装置において、画素領域を含む各回路の配置は、当業者が適宜決定しうる事項であり、しかも、発光層を有する発光装置において、電源配線が複数の画素の外側に配置され、走査側駆動回路を平面視で前記電源配線と前記複数の画素との間に設ける配置構成は、上記引用例３（「配線７０９」が本願発明の「電源配線」、「ゲート信号線駆動回路７０２」が本願発明の「走査側駆動回路」にそれぞれ相当）に見られるように、ごく普通に行われているものである。
　そして、引用発明は「表示領域ではない周辺領域である駆動回路領域及びシール領域に画素電極部材が形成されている」という構成を有し、引用例１の図３には表示領域１９ではない周辺領域に、画素電極部材１２’と回路構成とを平面視で重なるように設けることが示唆されているから、引用発明のダミー画素を平面視で走査側駆動回路と重なるように設けることに格別の技術的困難性も阻害要因もない。
　してみると、引用発明に上記相違点２に係る構成を採用することは、当業者が容易になしうる事項である。
　
　また、本願発明の作用・効果も引用発明及び周知技術から当業者が予測し得る範囲のものであって格別なものではない。
　
　したがって、本願発明は、引用発明及び周知技術に基き当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができない。
　
第３　むすび  
　以上のとおりであるから、本願発明は特許を受けることができない。
　したがって、本願は拒絶すべきものである。
　よって、結論のとおり審決する。