(57)【要約】蓄電素子への充電が光発電素子の発生起電力と逆流防止ダイオードの順方向オン電圧以上が必要なため、充電効率が悪い。さらに、光発電素子の高照度時の電流供給量を考慮すると大面積となる。異なる２つの電源の電圧差から電流方向を検出する電流方向検出回路を電源分離した差動増幅回路を用いて充電回路を構成することによって、充電時と非充電時で論理的にスイッチ手段をオン・オフすることで、充電時のオン電圧を低下させ、しかも論理的に動作するトランジスタのサイズは逆流防止ダイオードの面積のよりも縮小することができる。さらに、すべての状態で充電回路における蓄電素子のエネルギー消費がほとんどない。
2003055034.tif 000002
【特許請求の範囲】
【請求項１】
充電回路において、
蓄電素子と、
発電素子と、
スイッチ手段と、
前記発電素子を電源として基準電流を発生するための基準電流発生回路と、
前記基準電流を用いて前記蓄電素子と前記発電素子との電圧を比較し、前記発電素子の電圧が大きい場合には前記スイッチ手段をオンにして前記発電素子により前記蓄電素子を充電し、前記発電素子の電圧が小さい場合には前記スイッチ手段をオフにして前記蓄電素子から前記発電素子への放電を防止する比較制御回路を有することを特徴とする充電回路。
【請求項２】
前記発電素子は、光発電素子である請求項１に記載の充電回路。
【請求項３】
前記発電素子は、熱発電素子である請求項１に記載の充電回路。
【請求項４】
前記発電素子は、機械式発電素子である請求項１に記載の充電回路。
【請求項５】
前記比較制御回路は、共通負荷を有する差動増幅回路であり、前記基準電流発生回路は、前記共通負荷に前記基準電流を流す請求項１〜４に記載の充電回路。
【請求項６】
前記比較制御回路は、第１トランジスタ、第２トランジスタ、第１負荷、第２負荷及び共通負荷を有し、
前記共通負荷の他方の端子が前記発電素子及び前記蓄電素子の一方の端子と接続され、
前記第１トランジスタの第１端子が前記共通負荷の一方の端子に接続され、第２端子が前記第１負荷の一方の端子に接続され、及び第３端子が前記蓄電素子の他方の端子と接続され、
前記第２トランジスタの第１端子が前記共通負荷の前記一方の端子に接続され、第２端子が前記第２負荷の一方の端子に接続され、及び第３端子が前記発電素子の他方の端子と接続され、
前記第１負荷の他方の端子が前記発電素子の他方の端子に接続され、
前記第２負荷の他方の端子が前記蓄電素子の他方の端子に接続され、
前記第２トランジスタの前記第２端子を前記比較制御回路の出力として前記スイッチ手段と接続された請求項１〜４に記載の充電回路。
【請求項７】
前記第１トランジスタ、前記第２トランジスタ、前記第１負荷及び前記第２負荷は、ＭＯＳＦＥＴで構成され、前記第１トランジスタ及び前記第２トランジスタの導電型は、前記第１負荷及び前記第２負荷の導電型と異なる請求項６に記載の充電回路。
【請求項８】
前記第２トランジスタにおけるゲート幅とゲート長の比は、前記第１トランジスタにおけるゲート幅とゲート長との比より大きい請求項７に記載の充電回路。
【請求項９】
前記発電素子の一方の端子と前記蓄電素子の一方の端子が接続され、前記発電素子の他方の端子と前記スイッチ手段の一方の端子が接続され、前記蓄電素子の他方の端子と前記スイッチ手段の他方の端子が接続される請求項１〜４に記載の充電回路。
【請求項１０】
前記スイッチ手段は、ＭＯＳＦＥＴで構成される請求項９に記載の充電回路。
【請求項１１】
時計回路において、
時計のムーブメントを駆動するための駆動回路と、
前記駆動回路に電力を供給するための蓄電素子と、
発電素子と、
スイッチ手段と、
前記発電素子を電源として基準電流を発生するための基準電流発生回路と、
前記基準電流を用いて前記蓄電素子と前記発電素子との電圧を比較し、前記発電素子の電圧が大きい場合には前記スイッチ手段をオンにして前記発電素子により前記蓄電素子を充電し、前記発電素子の電圧が小さい場合には前記スイッチ手段をオフにして前記蓄電素子から前記発電素子への放電を防止する比較制御回路を有することを特徴とする充電回路。
【請求項１２】
前記発電素子は、光発電素子である請求項１１に記載の時計回路。
【請求項１３】
前記発電素子は、熱発電素子である請求項１１に記載の時計回路。
【請求項１４】
前記発電素子は、機械式発電素子である請求項１１に記載の時計回路。
【請求項１５】
前記比較制御回路は、共通負荷を有する差動増幅回路であり、前記基準電流発生回路は、前記共通負荷に前記基準電流を流す請求項１１〜１４に記載の時計回路。
【請求項１６】
前記比較制御回路は、第１トランジスタ、第２トランジスタ、第１負荷、第２負荷及び共通負荷を有し、
前記共通負荷の他方の端子が前記発電素子及び前記蓄電素子の一方の端子と接続され、
前記第１トランジスタの第１端子が前記共通負荷の一方の端子に接続され、第２端子が前記第１負荷の一方の端子に接続され、及び第３端子が前記蓄電素子の他方の端子と接続され、
前記第２トランジスタの第１端子が前記共通負荷の前記一方の端子に接続され、第２端子が前記第２負荷の一方の端子に接続され、及び第３端子が前記発電素子の他方の端子と接続され、
前記第１負荷の他方の端子が前記発電素子の他方の端子に接続され、
前記第２負荷の他方の端子が前記蓄電素子の他方の端子に接続され、
前記第２トランジスタの前記第２端子を前記比較制御回路の出力として前記スイッチ手段と接続された請求項１１〜１４に記載の時計回路。
【請求項１７】
前記第１トランジスタ、前記第２トランジスタ、前記第１負荷及び前記第２負荷は、ＭＯＳＦＥＴで構成され、前記第１トランジスタ及び前記第２トランジスタの導電型は、前記第１負荷及び前記第２負荷の導電型と異なる請求項１６に記載の時計回路。
【請求項１８】
前記第２トランジスタにおけるゲート幅とゲート長の比は、前記第１トランジスタにおけるゲート幅とゲート長との比より大きい請求項１７に記載の時計回路。
【請求項１９】
前記発電素子の一方の端子と前記蓄電素子の一方の端子が接続され、前記発電素子の他方の端子と前記スイッチ手段の一方の端子が接続され、前記蓄電素子の他方の端子と前記スイッチ手段の他方の端子が接続される請求項１１〜１４に記載の時計回路。
【請求項２０】
前記スイッチ手段は、ＭＯＳＦＥＴで構成される請求項１９に記載の時計回路。
【発明の詳細な説明】
技術分野
本発明は、２つの異なる電源の電圧差から電流方向を検出し、効率的に充電するための充電回路に関する。
背景技術
図６に示すような、蓄電素子２と光発電素子３０の異なる２つの電源、及び逆流防止ダイオード４０を用いた充電回路６が知られている。
この充電回路６は、蓄電素子２によって駆動回路５を駆動する。また、蓄電素子２の電圧に比較して光発電素子３０が発生する電圧が高い場合には、光発電素子３０によって蓄電素子２を充電することができるように構成されている。なお、充電回路６は、正極側を基準電位１とし、負極側を電源電位としている。
光発電素子３０は、Ｐ型半導体とＮ型半導体を接合したＰＮ接合構造を有し、４段のＰＮ接合を直列に接続することで、約２．８Ｖの起電力が得られるようにしている。
逆流防止ダイオード４０は、光発電素子３０から蓄電素子２に充電される電流方向が、逆流防止ダイオードの順方向になるように、蓄電素子２と光発電素子３０の間に接続されている。
また、この充電回路６が駆動する駆動回路５は、基準電位１と電源電位の間に接続されている。
次に、図６に示す充電回路６の動作について説明する。
まず、蓄電素子２の電圧が、光発電素子３０の電圧よりも低い場合について説明する。
光発電素子３０が発生する逆方向電流は、蓄電素子２の充電電流となる。また、この電流方向は、逆流防止ダイオード４０の順方向に該当するので、電流の流れは防止されず、蓄電素子２が充電される。この時、充電時に順方向となる逆流防止ダイオード４０の順方向電圧は、約０．４Ｖ程度ある。したがって、実際には光発電素子３０と蓄電素子２との電圧差が０．４Ｖ以上ないと充電できない。
次に、蓄電素子２の電圧が、光発電素子３０の電圧と同じ、または高い場合について説明する。
蓄電素子２と光発電素子３０の電圧が同じ場合は、両者の電圧がつりあっているため光発電素子３０から逆方向電流は流れない。そして、蓄電素子２の電圧が光発電素子３０の電圧よりも高くなると今度は、蓄電素子２から光発電素子３０側に電流が流れようとする。しかしながら、この電流方向は逆流防止ダイオード４０の逆方向に該当するので、蓄電素子２側への電流の流れが遮断される。
また、逆流防止ダイオード４０は、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のダイオード接続と呼ばれる、ゲート電極とドレイン電極を短絡した構造になっている。なお、ゲート電圧はこのトランジスタの閾値電圧分しか印加されない。
しかしながら、光発電素子３０と蓄電素子２との電圧差が大きく、充電電流が増加した場合には、逆流防止ダイオード４０の電流供給量を増加させる必要がある。そのために、ダイオード接続したＭＯＳＦＥＴのゲート幅／ゲート長（以下、Ｗ／Ｌと呼ぶ）が大きくなるように構成されている。
このような逆流防止ダイオード４０を利用した場合、光発電素子３０と蓄電素子２との電圧差が小さい場合（約０．４ｖ以下）や、光発電素子３０に光が当らず起電力が小さい場合（低照度時）などでは、効率よく充電ができない。また、十分な電流供給量を確保するために逆流防止ダイオード４０の面積が大きくなり、充電回路６が組み込まれたシステムＬＳＩの面積が増大してしまうという問題があった。
上記の問題を解決する手段として、オペアンプによって異なる２つの電源の電圧差を検知して、論理的に充電と非充電を切り替える方法が、米国特許第４，２９１，２６６号公報に開示されている。
しかしながら、上記に示されている方法では、充電される蓄電素子によってオペアンプを駆動しなければならない。そのため、非充電時においてオペアンプを駆動するために蓄電素子のエネルギーを消費してしまい、特に極低電力駆動する場合に問題があった。
発明の開示
本発明の目的は、２つの異なる電源の電圧差から電流方向を検出する電流方向検出回路を用いた充電回路及び時計回路を提供するものである。
また、本発明の目的は、非充電時においても蓄電素子のエネルギーを消費しない充電回路及び時計回路を提供するものである。
さらに、本発明の目的は、ＬＳＩ化する場合に、小型化することができる充電回路及び時計回路を提供するものである。
上記目的を達成するため、本発明に係る充電回路は、蓄電素子と、発電素子と、スイッチ手段と、発電素子を電源として基準電流を発生するための基準電流発生回路と、基準電流を用いて前記蓄電素子と発電素子との電圧を比較し、発電素子の電圧が大きい場合にはスイッチ手段をオンにして発電素子により蓄電素子を充電し、発電素子の電圧が小さい場合には前記スイッチ手段をオフにして蓄電素子から発電素子への放電を防止する比較制御回路を有することを特徴とする。
また、上記目的を達成するため、本発明に係る時計回路は、時計のムーブメントを駆動するための駆動回路と、駆動回路に電力を供給するための蓄電素子と、発電素子と、スイッチ手段と、発電素子を電源として基準電流を発生するための基準電流発生回路と、基準電流を用いて蓄電素子と発電素子との電圧を比較し、発電素子の電圧が大きい場合にはスイッチ手段をオンにして発電素子により蓄電素子を充電し、発電素子の電圧が小さい場合にはスイッチ手段をオフにして蓄電素子から発電素子への放電を防止する比較制御回路を有することを特徴とする。
なお、発電素子は、光発電素子、熱発電素子又は機械式発電素子であることが好ましい。
さらに、比較制御回路は、共通負荷を有し、基準電流発生回路は、共通負荷に基準電流を流すことが好ましい。
さらに、比較制御回路は、第１トランジスタ、第２トランジスタ、第１負荷、第２負荷及び共通負荷を有し、共通負荷の他方の端子が発電素子及び蓄電素子の一方の端子と接続され、第１トランジスタの第１端子が共通負荷の一方の端子に接続され、第２端子が第１負荷の一方の端子に接続され、及び第３端子が蓄電素子の他方の端子と接続され、第２トランジスタの第１端子が共通負荷の一方の端子に接続され、第２端子が第２負荷の一方の端子に接続され、及び第３端子が発電素子の他方の端子と接続され、第１負荷の他方の端子が発電素子の他方の端子に接続され、第２負荷の他方の端子が蓄電素子の他方の端子に接続され、第２トランジスタの第２端子を比較制御回路の出力として前記スイッチ手段と接続されることが好ましい。
さらに、第１トランジスタ、第２トランジスタ、第１負荷及び第２負荷は、ＭＯＳＦＥＴで構成され、第１トランジスタ及び第２トランジスタの導電型は、第１負荷及び前記第２負荷の導電型と異なることが好ましい。
さらに、第２トランジスタにおけるゲート幅とゲート長の比は、第１トランジスタにおけるゲート幅とゲート長との比より大きいことが好ましい。
さらに、発電素子の一方の端子と蓄電素子の一方の端子が接続され、発電素子の他方の端子とスイッチ手段の一方の端子が接続され、電素子の他方の端子とスイッチ手段の他方の端子が接続されることが好ましい。
さらに、スイッチ手段は、ＭＯＳＦＥＴで構成されることが好ましい。
本発明の構成では、異なる２つの電源の電圧差から電流方向を検出する電流方向検出回路として蓄電素子と分離した差動増幅回路を用い、充電時と非充電時で論理的にスイッチ手段を制御しているので、充電時のオン電圧を低下させることができた。
また、非充電時では蓄電素子のエネルギー消費がないように構成し、充電時にも光発電素子によって蓄電素子を充電させるための回路を動作させるようにしたので、充電時及び非充電時の両方の状態で蓄電素子の電力消費を極力抑えることができた。
さらに、本発明では、ダイオード接続されたＭＯＳＦＥＴで形成する逆流防止ダイオードの代わりに、ＭＯＳＦＥＴで形成されたスイッチ手段を用いることができたので、同じ電流許容量を実現した場合、約１／２乗にサイズを縮小することができた。したがって、充電回路をＬＳＩ化する場合に、非常に小型にすることができる。
発明を実施するための最良の形態
図１は、本発明における最適な実施形態における充電回路３の構成を示す回路図である。
図１に示す充電回路３は、蓄電素子２、定電圧源回路１０、差動増幅回路２０、スイッチ手段２９及び光発電素子３０とから構成されている。なお、図１では、蓄電素子２の正極側を基準電位１とし、負極側を電源電位としている。
図１において、蓄電素子２としては、リチウムイオン二次電池が用いられている。また、定電圧源回路１０、差動増幅回路２０及びスイッチ手段２９は、ＭＯＳＦＥＴで構成されている。
光発電素子３０は、Ｐ型半導体とＮ型半導体を接合したＰＮ接合構造を有し、そこに光が照射されるとキャリアの再結合が起こり発電する。その時、発生する逆方向電流が充電電流となる。一般に、１段のＰＮ接合での起電力は約０．７Ｖで、直列に複数段接続し起電力を増加させる。図１の光発電素子３０では、４段のＰＮ接合を直列に接続することで、約２．８Ｖの起電力が得られるようにしている。
定電圧源回路１０は、基準抵抗１１、ダイオード接続した第３のＰ型ＭＯＳＦＥＴ１２、第３のＮ型ＭＯＳＦＥＴ１５、第４のＰ型ＭＯＳＦＥＴ１３及びダイオード接続した第４のＮ型ＭＯＳＦＥＴ１４から構成されている。また、基準抵抗１１が基準電位１と第４のＰ型ＭＯＳＦＥＴ１３のソース電極との間に接続され、第４のＰ型ＭＯＳＦＥＴ１３のドレイン電極が第４のＮ型ＭＯＳＦＥＴ１４のドレイン電極に接続され、第４のＮ型ＭＯＳＦＥＴ１４のソース電極が光発電素子３０の負極（電源電位）に接続されている。さらに、第３のＰＭＯＳＦＥＴ１２が基準電位１と第３のＮ型ＭＯＳＦＥＴ１５のドレイン電極間に接続され、第３のＰＭＯＳＦＥＴ１２のゲート電極が第４のＰ型ＭＯＳＦＥＴ１３のゲート電極と接続され、第３のＮ型ＭＯＳＦＥＴ１５のゲート電極が第４のＮ型ＭＯＳＦＥＴ１４のゲート電極と接続され、第３のＮ型ＭＯＳＦＥＴ１５のソース電極が光発電素子３０の負極（電源電位）に接続されている。
定電圧源回路１０は、いわゆるバンドギャップリファレンス型と呼ばれ、各ＭＯＳＦＥＴは閾値電圧近傍で動作し、各ＭＯＳＦＥＴのＷ／Ｌ及び基準抵抗１１の値で出力点１２ａの電圧が決まる．この出力電圧は、定電圧源回路１０が完全に動作すると一定になるように設計されている。この様な定電圧源回路１０には、周囲温度やトランジスタの閾値電圧などのプロセス変動を吸収することができるという特性がある。
定電圧源回路１０は、光発電素子３０を電源として動作し、電流方向を検出する差動増幅回路２０の共通負荷２１に一定の電流（基準電流）を流すための手段として働く。定電圧源回路１０の出力電圧が一定であれば、Ｐ型ＭＯＳＦＥＴである共通負荷２１のゲート電極に印加される電圧が一定になり、一定電流を共通負荷２１に流すことができる。
差動増幅回路２０は、第１のＰ型ＭＯＳＦＥＴ２７と第２のＰ型ＭＯＳＦＥＴ２５と、第１の負荷２８と、第２の負荷２６と共通負荷２１によって構成されている。
共通負荷２１は、Ｐ型ＭＯＳＦＥＴからなり定電圧源回路１０の出力点１２ａの電圧がこのＰ型ＭＯＳＦＥＴのゲート電圧として印加されるため一定の電流を流すように働く。また、共通負荷２１は、定電圧源回路１０の第３のＰ型ＭＯＳＦＥＴ１２とカレントミラー接続されおり、第３のＰ型ＭＯＳＦＥＴ１２に流れる電流及び両者（共通負荷２１及び第３のＰ型ＭＯＳＦＥＴ１２）のＷ／Ｌ比に応じて、共通負荷２１に流れる電流が決まる。両者が同じＷ／Ｌを有していれば、同じ電流が流れることになる。図１の充電回路３では、両者のＷ／Ｌを同一になるように設定している。しかしながら、本発明では、このような構成に限られない。
なお、共通負荷２１として、Ｐ型ＭＯＳＦＥＴの代わりに抵抗を用いることもできる。しかしながら、その場合には、抵抗に印加される電圧によって直線的に電流が変化するため、外部から一定電流を生成する手段を設けることが好ましい。
差動増幅回路２０において、第１のＰ型ＭＯＳＦＥＴ２７と第２のＰ型ＭＯＳＦＥＴ２５、及び第１の負荷２８と第２の負荷２６は、各々対抗するように接続されており、第１のＰ型ＭＯＳＦＥＴ２７と第２のＰがたＭＯＳＦＥＴ２５のソース電極同士が共通負荷２１のドレイン電極と接続している。共通負荷２１のソース電極は、基準電位１に接続されている。第１の負荷２８と第２の負荷２６は、ともにＮ型ＭＯＳＦＥＴである。即ち、第１のトランジスタ２７及び第２のトランジスタ２５の導電型と、第１の負荷２８及び第２の負荷２６の導電型は異なっている。第１の負荷２８のドレイン電極は、第１のＰ型ＭＯＳＦＥＴ２７のドレイン電極と接続され、第２の負荷２６のドレイン電極は第２のＰ型ＭＯＳＦＥＴ２５のドレイン電極と接続されている。第２の負荷２６は、ドレイン電極とゲート電極を接続したダイオード接続になっている。第１の負荷２８のソース電極は、蓄電素子２の負極（電源電位）に接続され、第２の負荷２６のソース電極は、光発電素子３０の負極（電源電位）に接続されている。さらに、第１の負荷２８のゲート電極と第２の負荷２６のゲート電極が、互いに接続されている。
差動増幅回路２０の出力点２７ａは、Ｎ型ＭＯＳＦＥＴであるスイッチ手段２９のゲート電極に接続されている。第１のＰ型ＭＯＳＦＥＴ２７側に流れる電流と第２のＰ型ＭＯＳＦＥＴ２５側に流れる電流とが異なる場合、共通負荷２１が一定電流を流そうとするため、差動増幅回路２０は両者が同じ電流を流すように動作する。したがって、光発電素子３０と蓄電素子２との電圧差を出力電圧として出力２７ａから出力する。
このように、差動増幅回路２０は、光発電素子３０と蓄電素子２の電圧差を検出し、スイッチ手段２９のゲート電圧を制御してスイッチ手段２９のドレイン電流を制御する。
次に、この充電回路３の動作について説明する。
最初に、光発電素子３０の電圧が蓄電素子２の電圧より大きいの場合について説明する。
この場合、光発電素子３０によって蓄電素子２の充電が行われる（充電状態）。また、光発電素子３０を電源とする定電圧源回路１０に流れる電流は一定となり、出力点１２ａから一定の電圧が出力される。
差動増幅回路２０の共通負荷２１と定電圧源回路１０の第３のＰ型ＭＯＳＦＥＴ１２とはカレントミラー接続されているので、両者のＷ／Ｌが同じであれば、両者には同じ電流が流れる。また、差動増幅回路２０は、共通負荷２１に流れる電流を常に一定に保持するように動作する。充電状態では、差動増幅回路２０の第２のＰ型ＭＯＳＦＥＴ２５のゲートが、光発電素子３０の電圧に応じてオン状態になる。この時、ダイオード接続された第２の負荷２６のゲート電圧は、電源電位側にシフトする。蓄電素子２に対して光発電素子３０の電圧が大きくなればなるほど、第２の負荷２６のゲート電圧はより電源電位側にシフトする。さらに、第２の負荷２６と対向した位置にある第１の負荷２８のゲート電圧も、同時に電源電位側にシフトし、第１の負荷２８をオフするように動作する。この様な動作に応じて、差動増幅回路２０の出力点２７ａの出力電圧が決定される。出力点２７ａの出力電圧は、蓄電素子２に対して光発電素子３０の電圧が大きくなればなるほど、基準電位１側にシフトする。出力点２７ａの出力電圧がスイッチ手段２９のゲート電圧を制御するため、蓄電素子２に対して光発電素子３０の電圧が大きくなればなるほど、スイッチ手段２９のゲート電圧が基準電位１側にシフトし、スイッチ手段２９のオン電流が増加する。このような状態が、光発電素子３０で発生する逆方向電流を蓄電素子２に充電する充電状態である。
次に、光発電素子３０の電圧と蓄電素子２の電圧差が小さい場合（光発電素子３０と蓄電素子２の電圧が等しい場合を含む）について説明する。
光発電素子３０と蓄電素子２との差が小さい遷移領域では、差動増幅回路２０の第２のＰ型ＭＯＳＦＥＴ２５のゲート電圧と光発電素子３０の電圧が同程度となる。光発電素子３０の電圧が、蓄電素子２に比べて僅かに大きい状態から、徐々に蓄電素子２の電圧に近づいていく場合、第２の負荷２６のゲート電圧は充電状態時の電圧から基準電位１側にシフトしていく（しかしながら、完全には基準電位１には到達しない）。さらに、光発電素子３０の電圧が蓄電素子２の電圧に近づいて、充電と非充電の切替えが起こる時、差動増幅回路２０の基準電位１側と電源電位側との間に貫通電流が流れる。その後、蓄電素子２の電圧が、光発電素子３０の電圧に比べて大きくなっても、蓄電素子２の電圧と光発電素子３０の電圧との電圧差が小さく且つ第１の負荷２８のゲート電圧が基準電位１まで達しないと、スイッチ手段２９を完全にオフすることができない。しかし、前述した様に、光発電素子３０の電圧と蓄電素子２の電圧差が小さい場合であっても、差動増幅回路２０を駆動しているのは、光発電素子３０であるので、蓄電素子２の消費エネルギはほとんど０である。
また、充電と非充電の切替タイミングは、任意に変更することができる。例えば、差動増幅回路２０の第２のＰ型ＭＯＳＦＥＴ２５のオフタイミングを、第１のＰ型ＭＯＳＦＥＴ２７より速くするために、第１のＰ型ＭＯＳＦＥＴ２７のＷ／Ｌよりも第２のＰ型ＭＯＳＦＥＴ２５のＷ／Ｌを大きくする。この場合、光発電素子３０の電圧と蓄電素子２の電圧が等しくなる電圧が、オフセット電圧分だけ低い段階で第２のＰ型ＭＯＳＦＥＴ２５側がオフすることになる。第２のＰ型ＭＯＳＦＥＴ２５側がオフすることにより、充電から非充電に切替わる。なお、オフセット電圧は、第１のＰ型ＭＯＳＦＥＴ２７のＷ／Ｌと第２のＰ型ＭＯＳＦＥＴ２５のＷ／Ｌとの比によって設定される。この様に、オフセット電圧を設けることによって、充電と非充電の切替え時に、差動増幅回路２０に流れる貫通電流を減少させることが可能となる。
次に、光発電素子３０の電圧が蓄電素子２の電圧より小さいの場合と、光発電素子３０の電圧が低下して定電圧回路１０を構成するトランジスタの閾値電圧以下になった場合について説明する。
前述した遷移状態から、光発電素子３０の電圧が、蓄電素子２に対して低くなると、第２の負荷２６のゲート電圧が基準電位１側にシフトし、スイッチ手段２９をオフ状態にする。
前述したように、定電圧回路１０の出力点１２ａの出力電圧は、通常一定の電圧を出力するように構成されている。しかしながら、光発電素子３０の電圧が、定電圧回路１０を構成するトランジスタの閾値電圧以下になると、定電圧回路１０の出力点１２ａの出力電圧は、急激に低下し０Ｖに近づく。即ち、定電圧回路１０が機能しなる。例えば、定電圧回路１０を構成するトランジスタの閾値電圧が０．５Ｖの場合、光発電素子３０の電圧が、０．５Ｖ以下になると、定電圧回路１０が一定電圧を出力できなくなる（即ち、共通負荷２１に基準電流を供給できなくなる）。定電圧回路１０の出力点１２ａの出力電圧が低下して０Ｖに近づくと、差動増幅回路２０の共通負荷２１のゲート電圧が低下し、差動増幅回路２０が完全に停止するように働く。この状態では、完全に蓄電素子２のみで時計の駆動回路等のシステム回路を駆動することとなる。さらに、この状態では、スイッチ手段２９は完全のオフ状態となり、スイッチ手段２９を構成するトランジスタの漏れ電流分しか電流が流れない。即ち、蓄電素子２から光発電素子３０への電流の逆流は生じない。
このように、定電圧源回路１０は光発電素子３０を電源として動作する。したがって、光発電素子３０の電圧が低下して定電圧源回路１０が動作できなくなると、共通負荷２１に流れる電流も低下し、差動増幅回路２０自体が非動作状態となる。即ち、図１の充電回路が非充電状態の時は、定電圧源回路１０及び差動増幅回路２０が非動作状態となり、蓄電素子２のエネルギー消費がほとんど無い。さらに、充電状態でも、定電圧源回路１０は光発電素子３０を電源としているため、定電圧源回路１０を動作させるために蓄電素子２の電力を消費しない。即ち、充電時及び非充電時において充電回路３は、蓄電素子２のエネルギー消費がほとんどない点で優れている。
また、図６に示した従来の充電回路６では、逆流防止ダイオード４０で受動的に充電と非充電が切り替わるのに対し、本発明の充電回路３では差動増幅回路で実質的に２つの電源（光発電素子及び蓄電素子）もモニタするようにして、電流方向を能動的に検出している点が異なる。
図６に示す従来例では、ＭＯＳＦＥＴのゲートとドレインを短絡するダイオード接続により逆流防止ダイオード４０を形成しているため、逆流防止ダイオード４０のゲート電圧は閾値電圧程度しか印加されない。その結果、電流供給量を確保するため逆流防止ダイオード４０のサイズを大きくする必要があった。
これに対し、本発明では、ダイオード接続されたＭＯＳＦＥＴで形成する逆流防止ダイオードの代わりに、ＭＯＳＦＥＴで形成されたスイッチ手段を用いることができたので、同じ電流許容量を実現した場合、約１／２乗にサイズを縮小することができた。これは、ゲート電圧に対してドレイン電流が２乗曲線を示すことからも明らかである。
図２〜４を用いて、さらに本発明の充電回路３の動作について説明する。
図２は、図１示す充電回路３において、蓄電素子２の電圧を一定にした時の、光発電素子３０の電圧に対する差動増幅回路２０の出力点２７ａの電圧変化を示したグラフである。
図２において、横軸は光発電素子３０の電圧で、縦軸は差動増幅回路２０の出力点２７ａの電圧を示している。また、各曲線１０１、１０２、１０３及び１０４は、蓄電素子２の電圧がそれぞれ−０．５Ｖ、−１．０Ｖ、−１．５Ｖ及び−２．０Ｖの時を示している。
図２より、光発電素子３０の電圧が蓄電素子２の電圧の絶対値より大きい領域では、差動増幅回路２０の出力電圧は基準電位１側（０Ｖ側）である。これに対して、光発電素子３０の電圧が蓄電素子２の電圧の絶対値以下になると、差動増幅回路２０の出力電圧１に対してより低くなることが判る。
光発電素子３０の電圧が蓄電素子２の電圧より大きい場合と光発電素子３０の電圧が蓄電素子２の電圧以下の場合との差動増幅回路２０の出力電圧の差は、約０．７Ｖ程度である。
図３は、図１の充電回路３において、蓄電素子２の電圧を一定にした場合の、光発電素子３０の電圧に対するスイッチ手段２９のドレイン電流の変化を示したグラフである。
図３において、横軸は光発電素子３０の電圧、縦軸はスイッチ手段２９のドレイン電流を示している。また、各曲線は、蓄電素子２の電圧が変化した場合を示しており、各曲線１０１ａ、１０２ａ、１０３ａ、１０４ａは、蓄電素子２の電圧が−０．５Ｖ、−１．０Ｖ、−１．５Ｖ、−２．０Ｖに対応している。
スイッチ手段２９のゲート電圧は、差動増幅回路２０の出力電圧で制御される。したがって、スイッチ手段２９のドレイン電流の変化は、図２に示した光発電素子３０の電圧に対する差動増幅回路２０の出力点２７ａの電圧変化に対応する。
図３に示すように、光発電素子３０の電圧が蓄電素子２の電圧の絶対値より大きい場合は、スイッチ手段２９には電流が流れる。しかし、光発電素子３０と蓄電素子２との電圧の差が小さくなると、次第に電流が減少する。光発電素子３０の電圧が蓄電素子２の電圧の絶対値以下になると、電流が流れなくなる。
これは、光発電素子３０の電圧が蓄電素子２電圧より大きい充電状態では、差動増幅回路２０の出力電圧がスイッチ手段２９をオンさせるように働き、逆に光発電素子３０電圧が蓄電素子２の電圧以下では、スイッチ手段２９をオフさせるように働いていることを示している。
図４は、光発電素子３０の電圧に対する差動増幅回路２０の出力電圧及び差動増幅回路２０の第１のＰ型ＭＯＳＦＥＴ２７側に流れる電流を示したものである。
曲線の１０３は、図２で示した蓄電素子２の電圧が−１．５Ｖの場合における光発電素子３０の電圧と差動増幅回路２０の出力電圧との関係を示したものである。
曲線１０３は、差動増幅回路２０の第２のＰ型ＭＯＳＦＥＴ２５のＷ／Ｌと第１のＰ型ＭＯＳＦＥＴ２７のＷ／Ｌが同じ場合を示している。また、破線１０６は、差動増幅回路２０の第２のＰ型ＭＯＳＦＥＴ２５のＷ／Ｌを第１のＰ型ＭＯＳＦＥＴ２７のＷ／Ｌより大きくして、入力オフセット電圧を与えた場合を示している。さらに、一点鎖線１０７は、差動増幅回路２０の第２のＰ型ＭＯＳＦＥＴ２５のＷ／Ｌを第１のＰ型ＭＯＳＦＥＴ２７のＷ／Ｌより小さく、入力オフセット電圧を与えない場合を示している。
１０３、１０６及び１０７の対応する差動増幅回路２０の第１のＰ型ＭＯＳＦＥＴ２７側に流れる電流を、それぞれ１０３ｂ、１０６ｂ、１０７ｂとして示した。
図４に示すように、差動増幅回路２０の出力電圧は、曲線１０６、１０３、１０７の順で基準電位１側（０ｖ側）にシフトしている。また、差動増幅回路２０のスイッチ手段２９に流れる電流は、曲線１０６ｂ、１０３ｂ、１０７ｂの順で増加している。
差動増幅回路２０を構成する第２のＰ型ＭＯＳＦＥＴ２５のＷ／Ｌに対して第１のＰ型ＭＯＳＦＥＴ２７のＷ／Ｌが小さいほど、入力オフセット電圧が大きくなり、第１のＰ型ＭＯＳＦＥＴ側に流れる電流が小さくなる。それに伴って、差動増幅回路２０の出力電圧は、基準電位１側（図４において０Ｖ側）から低電圧側にシフトする。
これは、光発電素子３０と蓄電素子２との電圧差検出の際に、オフセット電圧分を含めた電圧で検出されることを意味する。例えば、通常では、光発電素子３０の電圧が蓄電素子２の電圧以下の場合、スイッチ手段２９はオフになる。しかしながら、そこへ上述したオフセット電圧が加わると、光発電素子３０の電圧とオフセット電圧を加えた電圧が、蓄電素子２の電圧以下か否かが問題となる。したがって、オフセット電圧分だけ、スイッチ手段２９のオフする電圧が基準電位１側（図４において０Ｖ側）から低電圧側にシフトする。
このように、差動増幅回路２０の第２のＰ型ＭＯＳＦＥＴ２５及び第１のＰ型ＭＯＳＦＥＴ２７でオフセット電圧を設定することで、スイッチ手段２９の駆動タイミングを設定することができる。これによって、逆流防止ダイオードでは固定されていた充電と非充電の切替えタイミングのオフセット電圧（例えば０．４Ｖ）を、数十ｍＶに設定することが可能となった。本実施形態では、第２のトランジスタ２５のＷ／Ｌを、第１のＰ型ＭＯＳＦＴ２７のＷ／Ｌより大きくして、充電と非充電の切替えタイミングのオフセット電圧を、４０ｍＶに設定した。
従来例で示した図６の充電回路６では、逆流防止ダイオード４０で受動的に充電と非充電が切り替わるのに対して、上述したように本発明の充電回路３は、電流方向を能動的に検出する点が異なっている。
また、従来例で示した図６の充電回路６では、ＭＯＳトランジスタのゲートとドレインを短絡するダイオード接続により逆流防止ダイオード４０を形成していた。したがって、逆流防止ダイオード４０のゲート電圧は、閾値電圧程度しか印加されず、逆流防止ダイオード４０の順方向オン電圧も約０．４Ｖと高い。さらに、電流供給量を確保するため逆流防止ダイオード４０のサイズを大きくする必要があった。
本発明では、ダイオード接続されたＭＯＳＦＥＴで形成する逆流防止ダイオードの代わりに、ＭＯＳＦＥＴで形成されたスイッチ手段を用いることができたので、同じ電流許容量を実現した場合、約１／２乗にサイズを縮小することができた。これは、ゲート電圧に対してドレイン電流が２乗曲線を示すことからも明らかである。
さらに、異なる２つの電源の電圧差を検出する差動増幅回路２０の電源を分離して、一方を蓄電素子２側、他方を光発電素子３０側とした。また、差動増幅回路２０の共通負荷２１に流れる電流を制限する定電圧源回路１０の電源を光発電素子３０側に接続することとした。したがって、充電時から非充電時まで、すべての状態で蓄電素子２のエネルギー消費を非常に小さく抑えることができた。
さらに、２つの異なる電源に接続した差動増幅回路によって充電回路を構成することで、充電時と非充電時で論理的にスイッチ手段をオン・オフし、充電時のオン電圧を数十ｍＶに低下させることができる。
図５に、図１に示す充電回路３を、時計回路６０に利用した例を示す。図５において、図１と同じ構成には同じ番号を付している。
図５において、第１スイッチ５１が光発電素子３０と並列に接続されている。第１スイッチ５１は、蓄電素子２の過充電防止用のスイッチとして機能する。したがって、蓄電素子２の電圧が規定電圧値以上になると、第１スイッチ５１はオンし、光発電素子３０を短絡して端子間電圧を降下させる。
容量５４は、光発電素子３０の電流経路に、第２スイッチ５２を介して接続されている。容量５４は、駆動回路５６を駆動することができないほど蓄電素子２の電圧が低下してしまった場合に、駆動回路５６を急速駆動させるための容量である。
第２スイッチ５２は、時計のムーブメントを駆動するための駆動回路５６の急速駆動時に短絡される。また、第２スイッチ５２は、蓄電素子２の電圧が上昇して、蓄電素子２の電圧のみで駆動回路５６が駆動できるようになると（常時駆動時）開放される。
第３スイッチ５３は、光発電素子３０と蓄電素子２との間に設けられている。第３スイッチ３は、駆動回路５６の急速駆動時と常時駆動時を切替えるためのスイッチである。
電圧検出手段５５は、蓄電素子２の電圧を常時監視し、第１、第２及び第３スイッチのオン・オフ制御を行う。
次に図５の動作について説明する。
最初に、蓄電素子２によって駆動回路５６が駆動されている状態について説明する（定常駆動時）。電圧検出手段５５が、蓄電素子２の電圧を監視し、蓄電素子２の電圧が１．３ｖを超えた場合に、第２スイッチ５２をオフし、次に第３スイッチ５３をオンさせて、蓄電素子２によって駆動回路５６を駆動する。なお、１．３ｖは一例であって、状況に応じて種々な変更が可能である。
また、この状態で、前述したように充電回路３の差動増幅回路２０が光発電素子３０と蓄電素子２との電圧を参照しながら、充電と非充電状態を切替える。蓄電素子２は、充電による劣化を防止するために規定電圧値以上にならないようにする必要がある。そこで、電圧検出手段５５が蓄電素子２の端子間電圧を監視し、２．６ｖを超えると第１のスイッチをオンにして、光発電素子３０を短絡する。そのため、光発電素子３０の電圧が降下して、蓄電素子２の電圧が２．６ｖ以上になることを防止している。なお、２．６ｖは一例であって、状況に応じて種々な変更が可能である。
次に、蓄電素子２の電圧が駆動回路５６を駆動できない電圧まで低下し、駆動回路５６が停止している状態について説明する。
この状態で、第１スイッチ５１はオフ、第２スイッチ５２はオン、及び第３スイッチ５３はオフになっている。この状態で光発電素子３０に光が照射すると、充電素子２とともに容量５４が充電される。その後、容量５４によって、駆動回路５６が急速駆動される。
なお、図１に示す充電回路３及び図５に示す時計回路６０では、発電素子として光発電素子３０を用いたが、光発電素子３０の代わりに熱発電素子や機械式発電素子等を利用することもできる。熱発電素子としては、人間の体が発生している熱エネルギを利用した、ＢｉＴｅ（ビスマス・テルル）系合金を採用した熱発電素子などがある。また、機械式発電素子としては、伝達された回転駆動力によって回転する発電用ロータを有する小型の自動巻き用の発電機等がある。また、熱発電素子や機械式発電素子の発電電圧が低い場合には、適宜昇圧回路等を使用すれば良い。
【図面の簡単な説明】
図１は、本発明に係る充電回路の一例を示す回路図である。
図２は、本発明に係る充電回路の動作状態を示す波形図である。
図３は、本発明に係る充電回路の動作状態を示す波形図である。
図４は、本発明に係る充電回路の動作状態を示す波形図である。
図５は、図１に示す充電回路を時計回路に利用した例を示す回路図である。
図６は、従来技術における充電回路を示す回路図である。
【図１】
2003055034.tif 000003
【図２】
2003055034.tif 000004
【図３】
2003055034.tif 000005
【図４】
2003055034.tif 000006
【図５】
2003055034.tif 000007
【図６】
2003055034.tif 000008
【国際調査報告】
2003055034.tif 000009
2003055034.tif 000010
2003055034.tif 000011
2003055034.tif 000012