(57)【要約】      （修正有）【課題】遅延時間やパルス幅の設定ができるようにした複数のタイミングパルスを操作性よく発生することができるタイミングパルス発生装置を提供する。【解決手段】外部基準信号に基づいて矩形波基準信号を生成して出力する波形整形回路１１と、独立に設定された遅延時間を矩形波基準信号に与えた遅延信号群を生成して出力する少なくとも２つの遅延時間調整回路２１，２２，・・・と、それぞれの遅延信号を開始時間として独立に設定されたパルス幅のタイミングパルス信号群を生成して出力する少なくとも２つのパルス幅調整回路３１，３２，・・・とを備える。１台のタイミングパルス発生装置で複数のタイミングパルスの遅延時間やパルス幅を設定することができ、操作性が改善できる。【選択図】図１
0003147975.tif 000002
【実用新案登録請求の範囲】
【請求項１】
外部基準信号（Ｂ０）が入力される入力部（１０）と、
入力部（１０）に接続され、外部基準信号（Ｂ０）に基づいて矩形波基準信号（Ｄ１１）を生成して出力する波形整形回路（１１）と、
波形整形回路（１１）の出力端子にそれぞれ並列接続され、独立に設定された遅延時間（Ｔ２１，Ｔ２２，・・・）を矩形波基準信号（Ｄ１１）に与えた遅延信号群（Ｄ２１，Ｄ２２，・・・）を生成して出力する少なくとも２つの遅延時間調整回路（２１，２２，・・・）と、
各遅延時間調整回路（２１，２２，・・・）の出力端子に接続され、それぞれの遅延信号（Ｄ２１，Ｄ２２，・・・）を開始時間として独立に設定されたパルス幅（τ３１，τ３２，・・・）のタイミングパルス信号群（ＴＰ３１，ＴＰ３２，・・・）を生成して出力する少なくとも２つのパルス幅調整回路（３１，３２，・・・）とを備えたことを特徴とするタイミングパルス発生装置。
【請求項２】
波形整形回路、各遅延時間調整回路、各パルス幅調整回路は、それぞれが単安定マルチバイブレータにより構成され、遅延時間（Ｔ２１，Ｔ２２，・・・）、パルス幅（τ３１，τ３２，・・・）は、それぞれの単安定マルチバイブレータに付設してある時定数調整用の素子により設定される請求項１に記載のタイミングパルス発生装置。
【請求項３】
さらに各パルス幅調整回路の出力端子には、それぞれの出力電圧を調整して出力する出力電圧調整回路（４１，４２，・・・）が設けられる請求項１または請求項２に記載のタイミングパルス発生装置。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、基準信号を受けると、予め設定したタイミングで、かつ、予め設定したパルス幅のタイミングパルス信号を発生するタイミングパルス発生装置に関する。
本考案のタイミングパルス発生装置は、例えば加速イオン等を試料に衝突させて表面分析を行う装置において、イオンの飛行行路上にディフレクタを配置して電場等をパルス的に印加することにより、所望のイオンのみを選択的に通過させたり、所望のイオンをパルスビーム化したりするためのタイミングパルス源として利用される。
【背景技術】
【０００２】
従来より、金属試料の表面分析手法として、イオンを数ＫｅＶまで加速して試料に衝突させ、そのときの散乱情報から表面の分析を行うイオン散乱法が用いられている。最近では、表面に電荷が蓄積される絶縁材料の分析手法として、加速したイオンビームを電気的に中和してから試料に衝突させて分析を行う中性粒子散乱分析法が開発されている（例えば特許文献１参照）。
これらの表面分析法では、特定のイオンを選択的に加速させる必要から、イオン源から特定イオンを試料に向けて加速するときに、イオン分離を行う。このイオン分離を簡便に行う手法として、上述した中性粒子散乱分析方法では、ディフレクタに所望のタイミングでパルス電圧を印加することにより、不要なイオンを除去し、必要なイオンのみを通過させる方法が利用されている。
【０００３】
例えば、特許文献１に記載の表面分析装置では、特定イオンとして一価のＮｅイオン（Ｎｅ＋）をパルスビームに整形し、続いて中性化して試料に衝突させる。Ｎｅ＋は、真空のイオン源内にＮｅガスを供給しプラズマを発生させることによって生成される。その際に、９０％のＮｅ＋イオンとともに、１０％の二価のＮｅイオン（Ｎｅ２＋）も生成される。さらに、Ｎｅには、２０Ｎｅの他に同位体である２２Ｎｅが存在する結果、プラズマ中には２０Ｎｅ＋、２０Ｎｅ２＋、２２Ｎｅ＋、２２Ｎｅ２＋の４種類のイオンが混在することになる。そこで複数のディフレクタを用いて４種類のイオンから２０Ｎｅ＋を分離しパルスビームにすることがなされている。
具体的には、初段にパルスビーム化用のディフレクタ、第二段にイオン分離用のディフレクタを設け、それぞれに適切な遅延時間（イオン源でイオンが出射された時点からの遅延時間）、適切なパルス幅の電圧を印加することで、４種類のなかから２０Ｎｅ＋だけを選択的にパルスビーム化し、試料に向かうようにしている。パルスビーム化された２０Ｎｅ＋は、続いて中性化領域に送られ、電荷交換反応によって中性化が行われる。そして、上記表面分析装置では、中性化領域の後段に、残存イオン除去用のディフレクタをさらに設け、このディフレクタにも適切な遅延時間、適切なパルス幅を有する電圧を印加することで、Ｎｅの中性粒子を試料に衝突させるようにしている。
【特許文献１】特開２００８−１８５３３６号公報
【考案の開示】
【考案が解決しようとする課題】
【０００４】
上述した表面分析装置では、イオン源と試料との間の空間に、３つの独立したディフレクタが直列に並べて配置され、各ディフレクタに対し、２０Ｎｅ＋イオンや不要イオンが通過するタイミングに合わせて印加する電場を変化することにより、イオンビームをパルス化したり、不要イオンを除去したりするようにしている。
そのため、各ディフレクタは、イオン源からイオンが出射された時点を基準にして、それぞれ予め設定した時間だけ遅延させたタイミングで、かつ、予め設定した時間幅（パルス幅）のパルス電圧が印加されるようにしていた。
【０００５】
具体的には、３つのディフレクタのそれぞれに、独立にタイミングパルス発生装置を設け、個別の遅延時間、パルス幅を有する高電圧のタイミングパルス電圧を個々のディフレクタに印加するようにしていた。また、３つのタイミングパルス発生装置に、イオン源からイオンが出射された時点を知らせる信号を送っていた。
【０００６】
そこで本考案は、複数のタイミングパルスを、基準時点から異なる遅延時間、かつ、異なるパルス幅で発生させたいときに、容易に遅延時間やパルス幅の設定ができるようにして、操作性に優れたタイミングパルス発生装置を提供することを目的とする。
また、本考案は、１台で遅延時間やパルス幅が異なる複数のタイミングパルスを発生することができるタイミングパルス発生装置を簡単な回路構造で構成することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために本考案では、以下の構成を有する。すなわち、本考案のタイミングパルス発生装置（ＰＧ）には、外部基準信号（Ｂ０）が入力される入力部（１０）が設けられる。入力部（１０）には、外部基準信号（Ｂ０）に基づいて矩形波基準信号（Ｄ１１）を生成して出力する波形整形回路（１１）が接続される。
そして波形整形回路（１１）の出力端子には、少なくとも２つの遅延時間調整回路（２１，２２，・・・）が並列接続される。各遅延時間調整回路（２１，２２，・・・）は、独立に設定された遅延時間（Ｔ２１，Ｔ２２，・・・）を矩形波基準信号（Ｄ１１）に与えた遅延信号群（Ｄ２１，Ｄ２２，・・・）を生成して出力する。
さらに、各遅延時間調整回路（２１，２２，・・・）の出力端子には、それぞれパルス幅調整回路（３１，３２，・・・）が接続される。パルス幅調整回路（３１，３２，・・・）は、それぞれが接続された遅延時間調整回路（２１，２２，・・・）の遅延信号（Ｄ２１，Ｄ２２，・・・）を開始時間として、独立に設定されたパルス幅（τ３１，τ３２，・・・）のタイミングパルス信号群（ＴＰ３１，ＴＰ３２，・・・）を生成して出力する。
【考案の効果】
【０００８】
本考案によれば、１台のタイミングパルス発生装置で複数のタイミングパルスの遅延時間やパルス幅を設定することができ、操作性が改善できる。
【０００９】
上記考案において、波形整形回路（１１）、各遅延時間調整回路（２１，２２，・・・）、各パルス幅調整回路（３１，３２，・・・）は、それぞれが単安定マルチバイブレータにより構成され、遅延時間（Ｔ２１，Ｔ２２，・・・）、パルス幅（τ３１，τ３２，・・・）は、それぞれの単安定マルチバイブレータに付設してある時定数調整用の素子により設定されるようにしてもよい。
これによれば、１台で遅延時間やパルス幅が異なる複数のタイミングパルスを発生することができるタイミングパルス発生装置を簡単な回路構造で構成することができる。
【００１０】
また、上記考案において、各パルス幅調整回路（３１，３２，・・・）の出力端子には、それぞれの出力電圧を調整して出力する出力電圧調整回路（４１，４２，・・・）が設けられるようにしてもよい。
これによれば、１台のタイミングパルス発生装置で、タイミングパルスごとに遅延時間やパルス幅とともに、出力電圧を調整することができる。
【考案を実施するための最良の形態】
【００１１】
以下、本考案の実施形態について図面を用いて説明する。なお、本考案は、以下に説明するような実施形態に限定されるものではなく、本考案の趣旨を逸脱しない範囲で種々の態様が含まれることはいうまでもない。
【００１２】
図１は、本考案の一実施形態であるタイミングパルス発生装置ＰＧの回路図である。図２は、図１の回路で用いる２回路単安定マルチバイブレータのピン接続図であり、図３は、単安定マルチバイブレータにおける入出力信号の真理値表である。図４は、タイミングパルス発生装置ＰＧの回路内における各点（Ｓ１〜Ｓ１６）での波形図のタイムチャートである。
【００１３】
本実施例は、表面分析装置のディフラクタに所望のタイミング、所望のパルス幅で電圧を印加するときに使用するタイミングパルス発生装置ＰＧの例であり、主に、入力部１０と、波形成形回路１１と、遅延時間調整回路２１，２２，２３と、パルス幅調整回路３１，３２，３３と、出力電圧調整回路４１，４２，４３とからなる。
【００１４】
入力部１０は外部装置と接続され、外部基準信号Ｂ０が入力される。外部基準信号Ｂ０は、タイミングパルスの遅延時間を設定する際の基準時間の元になる信号であり、デジタル信号でもアナログ信号でもよい。ここでは、表面分析装置のイオン源（不図示）からのＮｅ＋等の照射に同期して矩形波のデジタル信号（ＢＵＳＹ信号と称する）が発せられるので、ＢＵＳＹ信号の立ち上がりパルスエッジ（Ｌ状態からＨ状態に変化するパルスエッジ）を外部基準信号Ｂ０として用いるようにしている。入力部１０から入力された外部基準信号Ｂ０は、波形整形回路１１の入力端子に入力される。図４のＳ１は外部基準信号Ｂ０を示している。
【００１５】
波形整形回路１１は、主に単安定マルチバイブレータ１１ａで構成される。なお、本実施形態では単安定マルチバイブレータ１１ａとして、市販の２回路単安定マルチバイブレータの一部（上半分の第一回路）を用いている。これは後述する遅延時間調整回路２１等、パルス幅調整回路３１等に使用する２回路単安定マルチバイブレータと同じ規格の製品を使用して、素子の動作速度等の性能を統一するためである。具体的には、２回路単安定マルチバイブレータとして、例えば東芝製ＴＣ７４ＨＣ２２１ＡＰを用いている。
【００１６】
単安定マルチバイブレータ１１ａには、１Ａバー端子（１番ピン）、１Ｂ端子（２番ピン）、１ＣＬＲバー（３番ピン）からなる３つの入力端子があり、このうち１Ｂ端子（２番ピン）が上述した入力部１０に接続してある。また、１Ａバー端子（１番ピン）は０Ｖ（Ｌ状態）にしてあり、１ＣＬＲバー端子（３番ピン）はクリアされないように常時５Ｖ（Ｈ状態）にプルアップしてある。
また、単安定マルチバイブレータ１１ａの出力信号のパルス幅を設定するための設定用端子として、Ｃｘ端子（１４番ピン）と１Ｒｘ／Ｃｘ端子（１５番ピン）とが設けてある。ここでは１Ｒｘ／Ｃｘ端子（１５番ピン）に２０ｋΩの可変抵抗を取り付け、また、１Ｒｘ／Ｃｘ端子（１５番ピン）と１Ｃｘ端子（１４番ピン）との間を開放状態（ＮＣ）にしてある。そして、ここでは可変抵抗の抵抗値を最小に設定し、最小パルス幅Ｔｍｉｎになるようにしてある。
【００１７】
また、単安定マルチバイブレータ１１ａの出力端子として、１Ｑ端子（１３番ピン）と１Ｑバー端子（４番ピン）とがあり、このうち、１Ｑ端子（１３番ピン）からの出力が、次段の遅延時間調整回路２１，２２，２３の各入力端子に並列接続するようにしてある。
【００１８】
このように接続されることにより、単安定マルチバイブレータ１１ａでは、１Ｂ端子（２番ピン）に立ち上がりパルスエッジ（基準信号Ｂ０）が入力されると、図３の真理値表に示されるように、１Ｑ端子（１３番ピン）から、外部基準信号Ｂ０（立ち上がりパルスエッジ）を開始時点とし、最小のパルス幅Ｔｍｉｎを有する矩形波の出力信号が生成される。この信号を矩形波基準信号Ｄ１１と称する。ただし、実際には矩形波基準信号Ｄ１１の立ち上がりパルスエッジの部分を信号として用いる。出力された矩形波基準信号Ｄ１１は、入力信号の種類(アナログ、デジタル)や波形のいかんに関わらず、きれいな矩形波デジタル信号に整形されて出力されることになる。この矩形波基準信号Ｄ１１を後段の遅延時間調整回路２１等に送ることで、正確かつ確実な動作（ｏｎ／ｏｆｆ動作）を行わせることができる。図４のＳ２は矩形波基準信号Ｄ１１を示している。
【００１９】
次に、遅延時間調整回路２１，２２，２３について説明する。これらの各回路の主要部分についても、図２に示した２回路単安定マルチバイブレータの一部（上半分の第一回路）からなる単安定マルチバイブレータ２１ａ，２２ａ，２３ａによって構成される。
【００２０】
単安定マルチバイブレータ２１ａ，２２ａ，２３ａは、それぞれが有する３種類の入力端子のうち、各１Ｂ端子（２番ピン）については前段の単安定マルチバイブレータ１１ａの出力である１Ｑ端子（１３番ピン）に並列接続してある。また、各１Ａバー端子（１番ピン）は０Ｖ（Ｌ状態）、各１ＣＬＲバー端子（３番ピン）は５Ｖ（Ｈ状態）にしてある。
また、パルス幅の設定用端子である各１Ｒｘ／Ｃｘ端子（１５番ピン）には、１０ｋΩの可変抵抗を取り付け、さらに、各１Ｒｘ／Ｃｘ端子（１５番ピン）と各１Ｃｘ端子（１４番ピン）との間には、０．０１μＦのコンデンサを取り付けてある。これらの外部素子により、パルス幅（後述する遅延時間Ｔ２１、Ｔ２２，Ｔ２３となる）を個別に調整できるようにしてある。
また、各単安定マルチバイブレータ２１ａ，２２ａ，２３ａの２種類の出力端子（１Ｑ端子（１３番ピン）と１Ｑバー端子（４番ピン））のうち、各１Ｑ端子（１３番ピン）は、次段のパルス幅調整回路３１、３２、３３の入力端子に接続するようにしてある。
【００２１】
このように接続されることにより、単安定マルチバイブレータ２１ａ，２２ａ，２３ａでは、各１Ｂ端子（２番ピン）に矩形波基準信号Ｄ１１が入力されると、各１Ｑ端子（１３番ピン）では、矩形波基準信号Ｄ１１の立ち上がりパルスエッジを開始時点とし、外部素子により定まるパルス幅Ｔ２１，Ｔ２２，Ｔ２３を有する矩形波の信号群Ｄ２１，Ｄ２２，Ｄ２３が生成され、出力される。
【００２２】
ここで、パルス幅Ｔ２１，Ｔ２２，Ｔ２３の矩形波の信号Ｄ２１，Ｄ２２，Ｄ２３における立ち下りパルスエッジ（Ｈ状態からＬ状態に変化するパルスエッジ）に着目すると、これは矩形波基準信号Ｄ１１の立ち上がりパルスエッジから、遅延時間Ｔ２１，Ｔ２２，Ｔ２３だけ遅延させた信号とみることができる。したがって、単安定マルチバイブレータ２１ａ，２２ａ，２３ａの各１Ｑ端子（１３番ピン）の出力信号を、遅延信号Ｄ２１，Ｄ２２，Ｄ２３と称する。図４のＳ３は遅延信号Ｄ２１を示し，Ｓ１３は遅延信号Ｄ２２を示している（遅延信号Ｄ２３については同様であるので図示を省略する）。
【００２３】
次に、パルス幅調整回路３１，３２，３３について説明する。これらの各回路の主要部分についても、図２に示した２回路単安定マルチバイブレータの一部（下半分の第二回路）からなる単安定マルチバイブレータ３１ａ，３２ａ，３３ａによって構成される。
【００２４】
単安定マルチバイブレータ３１ａ，３２ａ，３３ａは、それぞれが有する３種類の入力端子のうち、各２Ａバー端子（９番ピン）は、前段の単安定マルチバイブレータ２１ａの出力である１Ｑ端子（１３番ピン）に接続してある。また、各２Ｂ端子（１０番ピン）は５Ｖ（Ｈ状態）、各２ＣＬＲバー端子（１１番ピン）も５Ｖ（Ｈ状態）にしてある。
また、パルス幅の設定用端子である各２Ｒｘ／Ｃｘ端子（７番ピン）には、２０ｋΩの可変抵抗を取り付け、さらに、各２Ｒｘ／Ｃｘ端子（７番ピン）と２Ｃｘ端子（６番ピン）との間を開放状態（ＮＣ）にしてある。ここでは可変抵抗値を適当な値に調整することで、パルス幅τ３１，τ３２，τ３３を所望の長さに調整できる。
【００２５】
また、各単安定マルチバイブレータ３１ａ，３２ａ，３３ａの２種類の出力端子（２Ｑ端子（５番ピン）と２Ｑバー端子（１２番ピン））のうち、各２Ｑバー端子（１２番ピン）は、バッファアンプ４５、４６、４７に接続するようにしてある。
【００２６】
このように接続されることにより、単安定マルチバイブレータ３１ａ，３２ａ，３３ａでは、各２Ａバー端子（９番ピン）に遅延信号Ｄ２１，Ｄ２２，Ｄ２３の立下りパルスエッジ（Ｈ状態からＬ状態に変化するパルスエッジ）が入力されると、各２Ｑバー端子（１２番ピン）では、遅延信号Ｄ２１，Ｄ２２，Ｄ２３の立ち下がりパルスエッジを開始時点とし、外部素子により定まるパルス幅τ３１，τ３２，τ３３（ただしＬ状態の区間のパルス幅）を有する矩形波の信号群ＴＰ３１，ＴＰ３２，ＴＰ３３が生成され、出力される。
【００２７】
このパルス信号は、矩形波基準信号Ｄ１１の立ち上がりパルスエッジ（外部基準信号Ｂ０と同時点）から、所望の遅延時間Ｔ２１，Ｔ２２，Ｔ２３だけ遅延した時点を開始時点とし、かつ、所望のパルス幅τ３１，τ３２，τ３３の間だけ発生するパルス信号であり、タイミングパルス信号ＴＰ３１，ＴＰ３２，ＴＰ３３と称する。
図４のＳ４はタイミングパルス信号ＴＰ３１，Ｓ１４はタイミングパルス信号ＴＰ３２を示している（タイミングパルス信号ＴＰ３３については同様であるので図示を省略する）。
【００２８】
バッファアンプ４５，４６，４７は、いわゆるＮＯＴ回路からなる。入力されたタイミングパルス信号ＴＰ３１，ＴＰ３２，ＴＰ３３は反転されてバッファアンプの出力信号ＢＰ３１，ＢＰ３２，ＢＰ３３として出力される。図４のＳ５はバッファアンプ４５の出力信号ＢＰ３１、Ｓ１５はバッファアンプ４６の出力信号ＢＰ３２を示す（バッファアンプ４７の出力信号ＢＰ３３については同様であるので図示を省略する）。
バッファアンプ４５，４６，４７の出力信号ＢＰ３１，ＢＰ３２，ＢＰ３３は、次段の出力電圧調整回路４１、４２、４３の入力に接続するようにしてある。
【００２９】
次に、出力電圧調整回路４１，４２，４３について説明する。これらは、バッファアンプ４５，４６，４７の出力信号ＢＰ３１，ＢＰ３２，ＢＰ３３の電圧（〜５Ｖ）を、最大５０Ｖまで増幅するための増幅回路である。
スイッチング速度が速いパワーＭＯＳＦＥＴである２ＳＫ２９２０を使用し、ゲートにバッファアンプ４５，４６，４７からの出力信号ＢＰ３１，ＢＰ３２，ＢＰ３３を入力する。また、２ＳＫ２９２０のドレインには、大電流を制御できる２ＳＫ１１３２と２ＳＪ１６５とのゲートが接続され、ソースは接地してある。２ＳＫ２９２０のドレイン電流を流すために、ドレインと＋５０Ｖ端子間に、３００Ωの抵抗を設けてある。
２ＳＫ１１３２と２ＳＪ１６５とはコンプリメンタリ接続であり、出力電圧調整用の１０ＫΩのポテンショメータが接続してある。
【００３０】
このように接続されることにより、バッファアンプの出力信号ＢＰ３１，ＢＰ３２，ＢＰ３３が０Ｖ（Ｌ状態）のときは、２ＳＫ２９２０がｏｆｆになり、ポテンショメータの設定で定まる出力電圧（最大５０Ｖ）が出力端子ＯＵＴ４１，４２，４３に加わる。また、バッファアンプの出力信号ＢＰ３１，ＢＰ３２，ＢＰ３３が＋５Ｖ（Ｈ状態）になると、２ＳＫ２９２０がｏｎになり、電流が流れる結果、出力端子ＯＵＴ４１，４２，４３は０Ｖになる。図４のＳ６は出力端子ＯＵＴ４１の出力信号ＯＰ４１，Ｓ１６はＯＵＴ４２の出力信号ＯＰ４２を示している（出力端子ＯＵＴ４３の出力信号ＯＰ４３については同様であるので図示を省略する）。
【００３１】
したがって、出力端子ＯＵＴ４１，４２，４３からは、最大５０Ｖまでの設定された出力電圧で、予め設定した遅延時間（Ｔ２１，Ｔ２２，Ｔ２３）、予め設定されたパルス幅（τ３１，τ３２，τ３３）を有するタイミングパルスが得られる。
【００３２】
なお、上記実施形態では、３つのタイミングパルスを発生させる回路にしているが、２つであってもよいし、４つ以上であってもよい。
【産業上の利用可能性】
【００３３】
本考案は、表面分析装置において、異なる遅延時間で、かつ、異なる時間幅（パルス幅）の複数のタイミングパルスを発生させる装置として利用することができる。
また、本考案は、上述した表面分析装置のみならず、複数のタイミングパルスが必要な種々の分野において利用できる。
【図面の簡単な説明】
【００３４】
【図１】本考案の一実施形態であるタイミングパルス発生装置の回路図。
【図２】図１に用いる単安定マルチバイブレータのピン接続図。
【図３】単安定マルチバイブレータの入出力の真理値を示す図。
【図４】タイミングパルス発生装置の回路内における各点での波形図のタイムチャート。
【符号の説明】
【００３５】
１０  入力部
１１  波形整形回路
２１〜２３  遅延時間調整回路
３１〜３３  パルス幅調整回路
４１〜４３  出力電圧調整回路
１１ａ  単安定マルチバイブレータ
２１ａ〜２３ａ  単安定マルチバイブレータ
３１ａ〜４１ａ  単安定マルチバイブレータ
【図１】
0003147975.tif 000003
【図２】
0003147975.tif 000004
【図３】
0003147975.tif 000005
【図４】
0003147975.tif 000006