(57)【要約】非選択時にフローティングノードの電位を０Ｖにすると、フローティングノードからフォトダイオードに電子がリークし、雑音が発生する。フォトダイオード１１、このフォトダイオード１１の信号をフローティングノードＮ１１に転送する転送トランジスタ１２、フローティングノードＮ１１の信号を垂直信号線２２に出力する増幅トランジスタ１３およびフローティングノードＮ１１をリセットするリセットトランジスタ１４を有する単位画素１０が行列状に配列されてなるＭＯＳ型固体撮像装置において、ドレイン線２３を駆動するバッファ最終段２９として、グランド側にＰ型ＭＯＳトランジスタを配置してなるインバータ構成のものを用いることにより、非選択時にフローティングノードＮ１１の電位を例えば０．５Ｖにし、転送トランジスタ１２を通して電子がフォトダイオード１１にリークするのを防止する。
2003069897.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子と、
前記光電変換素子の信号をフローティングノードに転送する第１導電型の転送トランジスタと、
前記フローティングノードの信号を信号線に出力する増幅トランジスタと、
前記フローティングノードをリセットする第１導電型のリセットトランジスタと、
前記リセットトランジスタの前記フローティングノードと反対側の主電極が接続された配線を駆動する駆動手段とを備え、
前記駆動手段は、
前記配線と電圧源との間に接続された第２導電型の第１のトランジスタと、
前記配線とグランドとの間に接続され、前記第１のトランジスタと逆極性の信号で駆動される第２導電型の第２のトランジスタと、を有する
ことを特徴とする固体撮像装置。
【請求項２】
前記第２のトランジスがオンしたときのチャネル電圧が０．４Ｖ〜０．７Ｖである
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記第１および第２のトランジスタは、オン／オフのタイミングが互いに異なる
ことを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記増幅トランジスタは、その一方の主電極が前記リセットトランジスタの前記フローティングノードと反対側の主電極と電気的に接続されている
ことを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記第１のトランジスタおよび第２のトランジスタのオン／オフ動作よりも先に、前記信号線への電流の供給を遮断する手段を有する
ことを特徴とする請求項４記載の固体撮像装置。
【請求項６】
前記第１導電型がＮ型であり、前記第２導電型がＰ型である
ことを特徴とする請求項１記載の固体撮像装置。
【請求項７】
固体撮像装置と、
前記固体撮像装置の前記撮像部に入射光を導く光学系と、
前記固体撮像装置の出力信号を処理する信号処理回路と
を有し、
上記固体撮像素子は、
光電変換素子と、
前記光電変換素子の信号をフローティングノードに転送する第１導電型の転送トランジスタと、
前記フローティングノードの信号を信号線に出力する増幅トランジスタと、
前記フローティングノードをリセットする第１導電型のリセットトランジスタと、
前記リセットトランジスタの前記フローティングノードと反対側の主電極が接続された配線と電圧源との間に接続された第２導電型の第１のトランジスタと、
前記配線とグランドとの間に接続され、前記第１のトランジスタと逆極性の信号で駆動される第２導電型の第２のトランジスタと、を有する
ことを特徴とするカメラシステム。
【請求項８】
前記第２のトランジスタのチャネル電圧が０．４Ｖ〜０．７Ｖである
ことを特徴とする請求項７記載のカメラシステム。
【請求項９】
前記第１のトランジスタおよび第２のトランジスタは、オン／オフのタイミングが互いに異なる
ことを特徴とする請求項７記載のカメラシステム。
【請求項１０】
前記増幅トランジスタは、その一方の主電極が前記リセットトランジスタの前記フローティングノードと反対側の主電極と電気的に接続されている
ことを特徴とする請求項７記載のカメラシステム。
【請求項１１】
前記第１のトランジスタおよび第２のトランジスタの、オン／オフ動作よりも先に、前記信号線への電流の供給を遮断する手段を有する
ことを特徴とする請求項１０記載のカメラシステム。
【請求項１２】
前記第１導電型がＮ型であり、前記第２導電型がＰ型である
ことを特徴とする請求項７記載のカメラシステム。
【請求項１３】
光電変換素子と、
前記光電変換素子に接続された第１導電型の第１のトランジスタと、
前記第１のトランジスタの第１電極に一端が接続された第１導電型の第２のトランジスタと、
前記第１の電極に制御電極が接続され、一方の電極が電気的に垂直信号線に接続されている第３のトランジスタと、
上記垂直選択線に接続されたサンプルホールド回路と、
上記第２のトランジスタの他端に接続された垂直駆動回路と、を有し、
上記垂直駆動回路は、
第１の基準電位に接続された第２導電型の第４のトランジスタと、
上記第４のトランジスタと第２の基準電位に接続された第２導電型の第５のトランジスタとを備え、
上記第４のトランジスタと上記第５のトランジスタの接続点が上記他端に接続されている
ことを特徴とする固体撮像素子。
【請求項１４】
上記第５のトランジスタの制御電極はインバーター回路に接続されている
ことを特徴とする請求項１３記載の固体撮像素子。
【請求項１５】
上記固体撮像素子は、上記サンプルホールド回路に接続された第６のトランジスタを更に有し、
上記第６のトランジスタは上記垂直駆動回路とは異なる回路によって制御される
ことを特徴とする請求項１３記載の固体撮像素子。
【請求項１６】
上記垂直信号線は、電流源に接続されている
ことを特徴とする請求項１３記載の固体撮像素子。
【発明の詳細な説明】
技術分野
本発明は固体撮像装置およびカメラシステムに関し、特にＭＯＳ型固体撮像装置に代表されるＸ−Ｙアドレス型固体撮像装置およびこれを撮像デバイスとして用いたカメラシステムに関する。
背景技術
Ｘ−Ｙアドレス型固体撮像装置、例えばＭＯＳ型固体撮像装置として、単位画素が３トランジスタからなり、この単位画素が行列状に多数配列されてなる構成のものが知られている。この場合の単位画素の構成を図１に示す。同図から明らかなように、単位画素１００は、フォトダイオード（ＰＤ）１０１、転送トランジスタ１０２、増幅トランジスタ１０３およびリセットトランジスタ１０４を有する。
上記の画素構成を採るＭＯＳ型固体撮像装置では、行が非選択の期間はドレイン線１０５からリセットトランジスタ１０４を通してフローティングノードＮ１０１の電位を低レベル（以下、Ｌレベルと記す）にしておき、行を選択するときはフローティングノードＮ１０１の電位を高レベル（以下、Ｈレベルと記す）にする動作が行われる。
上述したように、３トランジスタからなる単位画素が行列状に配置されてなる従来のＭＯＳ型固体撮像装置では、非選択の期間はフローティングノードＮ１０１の電位をＬレベル（０Ｖ）にするようにしていたので、フローティングノードＮ１０１からフォトダイオード１０１に電子がリークし、当該リークに起因して雑音が発生することがあった。
発明の開示
本発明の目的は、フローティングノードからフォトダイオードへの電子のリークを防止し、当該リークに起因する雑音を低減することができる固体撮像装置およびこれを撮像デバイスとして用いたカメラシステムを提供することにある。
上記目的を達成するため、本発明の第１の観点に係る固体撮像装置は、光電変換素子と、前記光電変換素子の信号をフローティングノードに転送する第１導電型の転送トランジスタと、前記フローティングノードの信号を信号線に出力する増幅トランジスタと、前記フローティングノードをリセットする第１導電型のリセットトランジスタと、前記リセットトランジスタの前記フローティングノードと反対側の主電極が接続された配線を駆動する駆動手段とを備え、前記駆動手段は、前記配線と電圧源との間に接続された第２導電型の第１のトランジスタと、前記配線とグランドとの間に接続され、前記第１のトランジスタと逆極性の信号で駆動される第２導電型の第２のトランジスタと、を有する。
本発明の第２の観点に係るカメラシステムは、固体撮像装置と、前記固体撮像装置の前記撮像部に入射光を導く光学系と、前記固体撮像装置の出力信号を処理する信号処理回路とを有し、上記固体撮像素子は、光電変換素子と、前記光電変換素子の信号をフローティングノードに転送する第１導電型の転送トランジスタと、前記フローティングノードの信号を信号線に出力する増幅トランジスタと、前記フローティングノードをリセットする第１導電型のリセットトランジスタと、前記リセットトランジスタの前記フローティングノードと反対側の主電極が接続された配線と電圧源との間に接続された第２導電型の第１のトランジスタと、前記配線とグランドとの間に接続され、前記第１のトランジスタと逆極性の信号で駆動される第２導電型の第２のトランジスタと、を有する。
本発明の第３の観点に係る固体撮像素子は、光電変換素子と、前記光電変換素子に接続された第１導電型の第１のトランジスタと、前記第１のトランジスタの第１電極に一端が接続された第１導電型の第２のトランジスタと、前記第１の電極に制御電極が接続され、一方の電極が電気的に垂直信号線に接続されている第３のトランジスタと、上記垂直選択線に接続されたサンプルホールド回路と、上記第２のトランジスタの他端に接続された垂直駆動回路と、を有し、上記垂直駆動回路は、第１の基準電位に接続された第２導電型の第４のトランジスタと、上記第４のトランジスタと第２の基準電位に接続された第２導電型の第５のトランジスタとを備え、上記第４のトランジスタと上記第５のトランジスタの接続点が上記他端に接続されている。
本発明によれば、例えば選択時に走査系からリセット電圧が供給されると、このリセット電圧は、駆動手段によりリセットトランジスタの配線に供給される。このリセット電圧は、リセットトランジスタを通してフローティングノードに与えられることで当該ノードの電位がリセットされる。一方、走査系からリセット電圧が供給されない非選択時には、駆動手段のグランド側の第２導電型の第２のトランジスタのチャネル電圧がリセットトランジスタの配線に供給される。そして、リセットトランジスタが導通すると、フローティングノードの電位が第２のトランジスタのチャネル電圧で決まり、０Ｖでなくなる。これにより、転送トランジスタを通してフローティングノードから光電変換素子へ電荷がリークすることが防止される。
発明を実施するための最良の形態
以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１実施形態］
図２は、本発明の第１実施形態に係る固体撮像装置、例えばＭＯＳ型固体撮像装置の構成例を示す回路図である。なお、ＭＯＳ型固体撮像装置では、単位画素が多数、例えば行列状に配置されることになるが、ここでは、図面の簡略化のために、２行×２列の画素配列として描いている。
図２において、単位画素１０は、光電変換素子である例えばフォトダイオード（ＰＤ）１１以外に、転送トランジスタ１２、増幅トランジスタ１３およびリセットトランジスタ１４の３つのＮ型（第１導電型）ＭＯＳトランジスタを有する３トランジスタ構成となっている。
この画素構成において、フォトダイオード１１は、入射光をその光量に応じた電荷量の信号電荷（例えば、電子）に光電変換して蓄積する。転送トランジスタ１２は、フォトダイオード１１のカソードとフローティングノードＮ１１との間に接続され、ゲートが垂直選択線２１に接続されており、この垂直選択線２１からの信号によって導通（オン）することによりフォトダイオード１１に蓄積されている信号電荷をフローティングノードＮ１１に転送する機能を持っている。
増幅トランジスタ１３は、垂直信号線（ＶＳＬ）２２と電源Ｖｄｄとの間に接続され、ゲートがフローティングノードＮ１１に接続されており、フローティングノードＮ１１の電位を垂直信号線２２に出力する機能を持っている。リセットトランジスタ１４は、ドレイン（一方の主電極）がドレイン線（配線）２３に、ソース（他方の主電極）がフローティングノードＮ１１に、ゲートがリセット線２４にそれぞれ接続されており、フローティングノードＮ１１の電位をリセットする機能を持っている。
この単位画素１０が行列状に配置されてなる画素領域（撮像領域）において、垂直選択線２１、ドレイン線２３およびリセット線２４の３本の線は、画素配列の各行ごとに水平（Ｈ）方向（図の左右方向）に配線され、垂直信号線２２は各列ごとに垂直（Ｖ）方向（図の上下方向）に配線されている。そして、垂直選択線２１、ドレイン線２３およびリセット線２４は、垂直駆動回路（ＶＤＲＶ）２５によって駆動される。
垂直駆動回路（ＶＤＲＶ）２５は、垂直選択パルスＴ′（Ｔ１′，Ｔ２′，…）、リセットパルスＲ′（Ｒ１′，Ｒ２′，…）およびリセット電圧Ｂ′（Ｂ１′，Ｂ２′，…）を行単位で順次出力するＶシフトレジスタ（ＶＳＲ）２６と、垂直選択パルスＴ′、リセットパルスＲ′およびリセット電圧Ｂ′を極性反転して得られる垂直選択パルスＴ、リセットパルスＲおよびリセット電圧Ｂによって垂直選択線２１、リセット線２４およびドレイン線２３をそれぞれ駆動するバッファ最終段（駆動手段）２７，２８，２９とを有する。
なお、図示を省略してあるが、Ｖシフトレジスタ２６は各段に、選択した行に駆動パルス（上記垂直選択パルスＴ′、リセットパルスＲ′およびリセット電圧Ｂ′）を入れるためのマルチプレクサと、当該駆動パルスをバッファリングするためのバッファとを内蔵している。このバッファの最終段が、上記バッファ最終段２７，２８，２９である。
バッファ最終段２７，２８，２９のうち、垂直選択線２１およびリセット線２４を駆動するバッファ最終段２７，２８は共に通常のＣＭＯＳインバータ構成となっている。すなわち、バッファ最終段２７を例に採ると、図３に示すように、垂直選択線２１と電源（電圧源）Ｖｄｄとの間に接続されたＰ型ＭＯＳトランジスタ４１と、垂直選択線２１とグランド（ＧＮＤ）との間に接続され、Ｐ型ＭＯＳトランジスタ４１とゲートが共通に接続されたＮ型ＭＯＳトランジスタ４２とからなり、各ゲートにＶシフトレジスタ２６から垂直選択パルスＴ′が与えられる。
一方、ドレイン線（配線）２３を駆動するバッファ最終段２９の構成については、本発明の特徴とする部分である。このバッファ最終段２９は、図４に示すように、ドレイン線２３と電源Ｖｄｄとの間に接続され、そのゲートにＶシフトレジスタ２６からリセット電圧Ｂ′が与えられる第１のＰ型（第２導電型）ＭＯＳトランジスタ４３と、ドレイン線２３とグランドとの間に接続された第２のＰ型ＭＯＳトランジスタ４４と、リセット電圧Ｂ′の極性を反転させて第２のＰ型ＭＯＳトランジスタ４４のゲートに与えるインバータ４５とを有する。
再び図２において、画素領域の垂直方向（上下方向）の一方側において、各列ごとに、垂直信号線２２の一端とグランドとの間にＮ型ＭＯＳトランジスタからなる負荷トランジスタ３０が接続されている。この負荷トランジスタ３０は、そのゲートがロード（Ｌｏａｄ）線３１に接続されており、垂直信号線２２に一定の電流を供給する定電流源の役目をする。
画素領域の垂直方向の他方側において、垂直信号線２２の他端には、Ｎ型ＭＯＳトランジスタからなるサンプルホールド（ＳＨ）スイッチ３２の一端（一方の主電極）が接続されている。このサンプルホールドスイッチ３２の制御端（ゲート）はＳＨ線３３に接続されている。
サンプルホールドスイッチ３２の他端（他方の主電極）には、サンプルホールド（ＳＨ）／ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）回路３４の入力端が接続されている。サンプルホールド／ＣＤＳ回路３４は、垂直信号線２２の電位Ｖｓｉｇをサンプルホールドし、相関二重サンプリング（ＣＤＳ）を行う回路である。ここで、相関二重サンプリングとは、時系列で入力される２つの電圧信号をサンプリングしてその差分を出力する処理を言う。
サンプルホールド／ＣＤＳ回路３４の出力端と水平信号線（ＨＳＬ）３５との間には、Ｎ型ＭＯＳトランジスタからなる水平選択スイッチ３６が接続されている。この水平選択スイッチ３６の制御端（ゲート）には、水平駆動回路を構成するＨシフトレジスタ（ＨＳＲ）３７から水平走査時に順次出力される水平走査パルスＨ（Ｈ１．Ｈ２，…）が与えられる。
水平走査パルスＨが与えられ、水平選択スイッチ３６がオンすることで、サンプルホールド／ＣＤＳ回路３４で相関二重サンプリングされた信号が水平選択スイッチ３６を通して水平信号線３５に読み出される。この読み出された信号Ｈｓｉｇは、水平信号線３５の一端に接続された出力アンプ（ＡＭＰ）３８を通して出力端子３９から出力信号Ｖｏｕｔとして導出される。
次に、上記構成の第１実施形態に係るＭＯＳ型固体撮像装置の動作について、図５Ａ〜図５Ｇのタイミングチャートを用いて説明する。ここでは、図２の左下の画素に着目して説明するものとする。
先ず、非選択時は、フローティングノードＮ１１の電位は、後述する理由により０．５Ｖとなっている。このとき、Ｖシフトレジスタ２６から出力されるリセット電圧Ｂ１′は０Ｖになっている。これにより、バッファ最終段２９の具体例を示す図４の回路動作から明らかなように、ドレイン線２３の電位（リセット電圧）Ｂ１は電源電圧Ｖｄｄ、例えば３．０Ｖになっている。
ここで、図５Ａに示すように、ロード線２８に与えるロード（Ｌｏａｄ）信号の信号レベルを例えば１．０Ｖとし、次にＶシフトレジスタ２６からＬレベルのリセットパルスＲ１′を出力する。このリセットパルスＲ１′がバッファ最終段２８で極性反転され、図５Ｄに示すようなＨレベルのリセットパルスＲ１となってリセットトランジスタ１４のゲートに印加される。すると、リセットトランジスタ１４が導通するため、フローティングノードＮ１１はリセットトランジスタ１４を通してドレイン線２３とつながり、図５Ｆに示すように、その電位がリセットトランジスタ１４のチャネル電圧で決まるＨレベル、例えば２．５Ｖにリセットされる。これにより、増幅トランジスタ１３のゲート電位も２．５Ｖとなる。
垂直信号線２２の電位Ｖｓｉｇ１は、垂直信号線２２につながるたくさんの画素の増幅トランジスタのうち、最もゲート電圧の高いものによって決まる。その結果、フローティングノードＮ１１の電位によって垂直信号線２２の電位Ｖｓｉｇ１が決まる。つまり、この画素１０が選択状態になる。
具体的には、増幅トランジスタ１３が負荷トランジスタ３０とソースフォロア回路を形成し、図５Ｇに示すように、その出力電圧が画素電位Ｖｓｉｇ１として垂直信号線２２上に現れる。このときの電位Ｖｓｉｇ１がリセットレベルの電圧となる。このリセットレベルの電圧は、サンプルホールドスイッチ３２を通してサンプルホールド／ＣＤＳ回路３４に入力される。
次に、Ｖシフトレジスタ２６から出力される垂直選択パルスＴ１′がＬレベルになり、これに基づいてバッファ最終段２７から出力される垂直選択パルスＴ１がＨレベルになる。すると、転送トランジスタ１２が導通し、フォトダイオード１１で光電変換され、蓄積された信号電荷（本例では、電子）をフローティングノードＮ１１に転送する（読み出す）。これにより、増幅トランジスタ１３のゲート電位が、フォトダイオード１１からフローティングノードＮ１１に読み出された信号電荷の信号量に応じて負の方向に変化し、それに応じて垂直信号線２２の電位Ｖｓｉｇ１も変化する。
このときの電位Ｖｓｉｇ１が本来の信号レベルの電圧となる。この信号レベルの電圧は、サンプルホールドスイッチ３２を通してサンプルホールド／ＣＤＳ回路３４に入力される。そして、図５Ｇに示すように、サンプルホールド／ＣＤＳ回路３４では、先のリセットレベルの電圧と今回の信号レベルの電圧との差分をとり、この差分電圧を保持する処理が行われる。
次に、図５Ｂに示すように、Ｖシフトレジスタ２６から出力されるリセット電圧Ｂ１′がＨレベルになり、これに基づいてバッファ最終段２９から出力されるリセット電圧Ｂ１が、図５Ｃに示すように、Ｌレベルになる。このとき、バッファ最終段２９の具体例を示す図４の回路動作から明らかなように、ドレイン線２３を通して画素１０に与えられるリセット電圧Ｂ１は０Ｖではなく、Ｐ型ＭＯＳトランジスタ４４のチャネル電圧（しきい値から決まる値）で決まり、例えば本実施形態の場合、０．５Ｖになる。
その状態において、Ｖシフトレジスタ２６からＬレベルのリセット信号Ｒ１′が出力され、これに基づいてバッファ最終段２８からＨレベルのリセット信号Ｒ１が出力されると、リセットトランジスタ１４が導通するため、フローティングノードＮ１１はリセットトランジスタ１４を通してドレイン線２３とつながり、その電位がドレイン線２３の電位、即ち０．５Ｖになり、画素１０が非選択状態に復帰する。
この非選択状態では、図５Ｆに示すように、フローティングノードＮ１１の電位が０Ｖではなく０．５Ｖなので、転送トランジスタ１２を通して電子がフォトダイオード１１にリークすることが防止される。ここで、フローティングノードＮ１１の電位が０．５Ｖとなるのは、ドレイン線２３を駆動するバッファ最終段２９として、図４に示す回路構成のものを用い、グランド側にＰ型ＭＯＳトランジスタ４４を配したことによる効果である。
因みに、同様の効果を得る方策として、バッファ最終段２９として通常のＣＭＯＳインバータを用い、その出力端とドレイン線２３との間にＰ型ＭＯＳトランジスタを配する構成も考えられる。しかし、この構成を採る場合、当該Ｐ型ＭＯＳトランジスタが抵抗になって時定数を長くする懸念がある。これに対して、通常のＣＭＯＳインバータを用いる場合のグランド側のＮ型ＭＯＳトランジスタに代えてＰ型ＭＯＳトランジスタを配置した構成を採る図４のバッファ最終段２９を用いることにより、当該バッファ最終段２９によってドレイン線２３をダイレクトに駆動でき、上記時定数の問題が発生することがないため、駆動能力を高くできかつ高速化できる。
上述した一連の動作で１行目の画素が全て同時に駆動され、１行分の信号がサンプルホールド／ＣＤＳ回路３４に同時に保持（記憶）される。その後、フォトダイオード１１での光電変換（露光）および光電子の蓄積期間に入る。そして、図５Ａ〜Ｇのタイミングチャートには記述していないが、この光電子蓄積期間にＨシフトレジスタ３７が水平走査の動作を開始し、水平走査パルスＨ１，Ｈ２，…を順次出力する。これにより、水平選択スイッチ３６が順次導通し、サンプルホールド／ＣＤＳ回路３４に保持されていた信号を順に水平信号線３５に導出する。
同様の動作を次に２行目の画素について行えば、２行目の画素の画素信号が読み出される。以降、Ｖシフトレジスタ２６で順次垂直走査することによって全ての行の画素信号を読み出すことができ、また各行ごとにＨシフトレジスタ３７で順次水平走査することによって全画素の信号を読み出すことができる。
上述したように、転送トランジスタ１２、増幅トランジスタ１３およびリセットトランジスタ１４を有する３トランジスタ構成の単位画素１０が行列状に配置されてなるＭＯＳ型固体撮像装置において、ドレイン線２３を駆動するバッファ最終段２９として、グランド側にＰ型ＭＯＳトランジスタ４４を配置してなるインバータ構成のものを用いたことにより、当該Ｐ型ＭＯＳトランジスタ４４の作用によって非選択時のフローティングノードＮ１１の電位が例えば０．５Ｖになるので、転送トランジスタ１２を通して電子がフォトダイオード１１にリークすることを確実に防止できる。
その結果、フローティングノードＮ１１からフォトダイオード１１への電子のリークに起因する雑音を抑えることができる。また、中間電圧（本例では、０．５Ｖ）を生成するに当たって、抵抗分割のように電流を流す必要がないので消費電力が増大することがなく、しかも回路規模が小さいので実装が容易であるという利点がある。
なお、バッファ最終段２９を構成するＰ型ＭＯＳトランジスタ４４のチャネル電圧としては、フォトダイオード１１へのリークを防止し、電圧マージンを低下させないようにするためには、０．４Ｖ〜０．７Ｖが望ましい、という本発明者による実験結果が得られている。
［第２実施形態］
図６は、本発明の第２実施形態に係る固体撮像装置、例えばＭＯＳ型固体撮像装置の構成例を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。
先に述べた第１実施形態に係るＭＯＳ型固体撮像装置では、単位画素１０のリセットトランジスタ１４のドレインにつながるドレイン線２３を行ごとに水平方向に配線し、増幅トランジスタ１３のドレインがリセットトランジスタ１４のドレインと電気的に独立させた構成を採っていた。これに対して、本実施形態に係るＭＯＳ型固体撮像装置においては、増幅トランジスタ１３のドレインをリセットトランジスタ１４のドレインと電気的に接続した構成を採っている。
具体的には、図６から明らかなように、ドレイン線（ＤＬ）２３が列ごとに垂直方向に配線され、このドレイン線２３に対して画素１０の増幅トランジスタ１３およびリセットトランジスタ１４の各ドレインが列ごとに共通に接続された構成となっている。増幅トランジスタ１３のソースは垂直信号線２２に接続されている。ドレイン線２３は、ドレイン線駆動回路（ＤＬＤＲＶ）５１によってバッファ最終段５２を介して全列同時に駆動される。その結果、増幅トランジスタ１３およびリセットトランジスタ１４の各ドレインが全画素同時に駆動されることになる。
図７に、バッファ最終段５２の具体的な構成例を示す。図７から明らかなように、バッファ最終段５２は、ドレイン線２３と電源Ｖｄｄとの間に接続され、そのゲートに第１のリセット電圧ＤＡが与えられる第１のＰ型ＭＯＳトランジスタ５３と、ドレイン線２３とグランドとの間に接続され、そのゲートに第２のリセット電圧ＤＢが与えられる第２のＰ型ＭＯＳトランジスタ５４とを有する構成となっている。
このバッファ最終段５２に対して、ドレイン線駆動回路５１からは、図８のタイミングチャートに示すような極性およびタイミング関係にある第１，第２のリセット電圧ＤＡ（ＤＡ１，ＤＡ２，…），ＤＢ（ＤＢ１，ＤＢ２，…）が供給される。これにより、バッファ最終段５２の第１，第２のＰ型ＭＯＳトランジスタ５３，５４は、第１，第２のリセット電圧ＤＡ，ＤＢに基づいて互いに異なるタイミングでオン／オフ動作することになる。このように、第１，第２のＰ型ＭＯＳトランジスタ５３，５４を異なるタイミングでオン／オフ動作させるのは次の理由による。
第１実施形態で用いたバッファ最終段２９のように、第１，第２のＰ型ＭＯＳトランジスタ４３，４４を逆極性の信号で動作させた場合、インバータ分の遅延時間だけグランド側のＰ型ＭＯＳトランジスタ４４の開閉が遅れるので、特にリセット電圧ＢがＨレベルからＬレベルになったときに両方のＭＯＳトランジスタ４３，４４が短時間同時にオン状態になるため大電流が流れ、消費電力の増大とドレイン線２３のノイズ発生が起こる。
これに対して、本実施形態で用いるバッファ最終段５２のように、第１，第２のＰ型ＭＯＳトランジスタ５３，５４に対して別々のリセット電圧ＤＡ，ＤＢを与え、先に一方（ＭＯＳトランジスタ５３）をオフさせてからもう一方（ＭＯＳトランジスタ５４）をオンさせる、というように両ＭＯＳトランジスタ５３，５４のオン／オフのタイミングが互いに異なるように動作させることで、両方のＭＯＳトランジスタ５３，５４が同時にオン状態となることはないため、消費電力の増大やドレイン線２３のノイズ発生の問題は起こらない。
特に、本実施形態に係るＭＯＳ型固体撮像装置では、増幅トランジスタ１３およびリセットトランジスタ１４の各ドレインを全画素同時に駆動する構成を採っていることから、行単位でしか駆動しない第１実施形態に係るＭＯＳ型固体撮像装置の場合よりも大電流になるので、Ｐ型ＭＯＳトランジスタ５３，５４を異なるタイミングでオン／オフ動作させることによる効果は大きい。
また、第１実施形態に係るＭＯＳ型固体撮像装置では、第１，第２のＰ型ＭＯＳトランジスタ４３，４４をオフさせた後、ロード信号Ｌｏａｄをオフ（Ｌレベル）させるようにしているのに対して、本実施形態に係るＭＯＳ型固体撮像装置では、図８Ａ〜図８Ｈのタイミングチャートに示すように、第１，第２のＰ型ＭＯＳトランジスタ５３，５４のオン／オフ動作よりも先にロード信号Ｌｏａｄをオフさせる構成を採っている。これは、本実施形態に係るＭＯＳ型固体撮像装置では、増幅トランジスタ１３のドレインをリセットトランジスタ１４のドレインと電気的に接続して一緒に駆動するようにしているので、Ｐ型ＭＯＳトランジスタ５３，５４のオン／オフ動作よりも先に垂直信号線２２への電流の供給を遮断しておくためである。
上記構成の第２実施形態に係るＭＯＳ型固体撮像装置では、上述した説明から明らかなように、ドレイン線駆動回路５１から出力される第１，第２のリセット電圧ＤＡ，ＤＢに基づくバッファ最終段５２の出力電圧Ｄ（Ｄ１，Ｄ２，…）によってドレイン線２３を全列同時に駆動する一方、垂直選択線２１およびリセット線２４については、第１実施形態に係るＭＯＳ型固体撮像装置と同様に、Ｖシフトレジスタ２６による垂直走査によって１行ずつ順に駆動することになる。ただし、その他の基本的な技術思想および動作については、第１実施形態に係るＭＯＳ型固体撮像装置の場合と同じである。
この第２実施形態に係るＭＯＳ型固体撮像装置の場合にも、第１実施形態に係るＭＯＳ型固体撮像装置と同様の作用効果を得ることができる。すなわち、ドレイン線２３を駆動するバッファ最終段５２として、グランド側にＰ型ＭＯＳトランジスタ５４を配置してなるインバータ構成のものを用いることにより、当該Ｐ型ＭＯＳトランジスタ５４の作用によって非選択時のフローティングノードＮ１１の電位が例えば０．５Ｖになり、転送トランジスタ１２を通して電子がフォトダイオード１１にリークすることを確実に防止できるため、当該リークに起因する雑音を抑えることができる。また、バッファ最終段５２でドレイン２３を直接駆動するので、駆動能力を高くできかつ高速化できる。
これらの作用効果に加えて、第２実施形態に係るＭＯＳ型固体撮像装置では、増幅トランジスタ１３のドレインをリセットトランジスタ１４のドレインと電気的に接続した構成を採っていることから、両トランジスタ１３，１４のドレイン領域を共通化できるため、その分だけ単位画素１０を小さく構成できるという利点がある。
なお、本実施形態では、ドレイン線２３を列ごとに垂直方向に配線したいわゆる縦配線としたが、ドレイン線２３は全列同時に駆動される訳であるから、遮光膜のように全面配線とすることも可能である。
また、上記各実施形態においては、リセットトランジスタ１４のドレインをＬレベルにするときに、そのゲートにリセットパルスＲを与えるとしたが、例えばリセットトランジスタ１４の閾値電圧Ｖｔｈが−０．５Ｖ以下など十分に低い場合には、リセットトランジスタ１４のドレインをＬレベルにするときに、そのゲートにリセットパルスＲを与える必要はない。
さらに、上記各実施形態では、単位画素１０の３つのトランジスタとしてＮ型ＭＯＳトランジスタを用いた場合を例に採って説明したが、これらトランジスタをＰ型ＭＯＳトランジスタとし、バッファ最終段を構成するトランジスタをＮ型ＭＯＳトランジスタを用いるとともに、電圧の高低を入れ替えても良い。さらに他のトランジスタについても逆導電型のトランジスタで構成することも可能である。また、光電変換素子としては、フォトダイオードに限られるものではなく、フォトゲート等の他の光電変換素子であっても良い。
図９は、本発明に係るカメラシステムの構成の概略を示すブロック図である。本カメラシステムは、撮像デバイス６１と、この撮像デバイス６１の画素領域に入射光を導く光学系、例えば入射光（像光）を撮像面上に結像させるレンズ６２と、撮像デバイス６１を駆動する駆動回路６３と、撮像デバイス６１の出力信号を処理する信号処理回路６４などを有している。
上記構成のカメラシステムにおいて、撮像デバイス６１としては、先述した第１，第２実施形態に係る固体撮像装置、即ち単位画素が光電変換素子の外に、転送トランジスタ、増幅トランジスタおよびリセットトランジスタを有する３トランジスタ構成で、かつドレイン線を駆動する駆動手段として、グランド側にＰ型ＭＯＳトランジスタを配置してなるインバータ構成のものを用いてなるＭＯＳ型固体撮像装置が用いられる。
駆動回路（ＤＲＶ）６３は、図２および図６におけるＶシフトレジスタ２６やＨシフトレジスタ３７を駆動するスタートパルスやクロックパルスを含む各種のタイミング信号を発生するタイミングジェネレータ（図示せず）を有し、先述した動作例で説明した駆動を実現すべく、撮像デバイス（ＭＯＳ型固体撮像装置）６１を駆動する。信号処理回路（ＰＲＣ）６４は、ＭＯＳ型固体撮像装置６１の出力信号Ｖｏｕｔに対して種々の信号処理を施して映像信号として出力する。
このように、本カメラシステムによれば、先述した第１，第２実施形態に係るＭＯＳ型固体撮像装置を撮像デバイス６１として用いることにより、これらＭＯＳ型固体撮像装置がフローティングノードからフォトダイオードへの電子のリークに起因する雑音の低減を、小さい回路規模にて消費電力を増加させることなく実現できるので、小回路規模・低消費電力にて雑音の少ない、高画質の撮像画像を得ることができる。
産業上の利用可能性
以上のように、本発明に係る固体撮像装置およびカメラシステムによれば、Ｐ型ＭＯＳトランジスタの作用によってフローティングノードから光電変換素子への電荷のリークを防止できるので、当該リークに起因する雑音を低減できることから、ビデオカメラ等に適用可能である。
【図面の簡単な説明】
図１は、従来技術の課題を説明するための単位画素の構成図である。
図２は、本発明の第１実施形態に係る例えばＭＯＳ型固体撮像装置の構成例を示す回路図である。
図３は、バッファ最終段の一般的な構成例を示す回路図である。
図４は、第１実施形態に係るバッファ最終段の構成例を示す回路図である。
図５Ａ〜図５Ｇは、第１実施形態に係るＭＯＳ型固体撮像装置の動作説明のためのタイミングチャートである。
図６は、本発明の第２実施形態に係る例えばＭＯＳ型固体撮像装置の構成例を示す回路図である。
図７は、第２実施形態に係るバッファ最終段の構成例を示す回路図である。
図８Ａ〜図８Ｈは、第２実施形態に係るＭＯＳ型固体撮像装置の動作説明のためのタイミングチャートである。
図９は、本発明に係るカメラシステムの構成の一例を示すブロック図である。
符号の説明
１０…単位画素
１１…フォトダイオード
１２…転送トランジスタ
１３…増幅トランジスタ
１４…リセットトランジスタ
２２…垂直信号線（ＶＳＬ）
２３…ドレイン線（ＤＬ）
２５…垂直駆動回路（ＶＤＲＶ）
２６…Ｖシフトレジスタ（ＶＳＲ）
２７〜２９，５２…バッファ最終段
３４…サンプルホールド（ＳＨ）／ＣＤＳ回路
３５…水平信号線（ＨＳＬ）
３７…Ｈシフトレジスタ（ＨＳＲ）
５１…ドレイン線駆動回路（ＤＬＤＲＶ）
【図１】
2003069897.tif 000003
【図２】
2003069897.tif 000004
【図３】
2003069897.tif 000005
【図４】
2003069897.tif 000006
【図５Ａ】
2003069897.tif 000007
【図５Ｂ】
2003069897.tif 000008
【図５Ｃ】
2003069897.tif 000009
【図５Ｄ】
2003069897.tif 000010
【図５Ｅ】
2003069897.tif 000011
【図５Ｆ】
2003069897.tif 000012
【図５Ｇ】
2003069897.tif 000013
【図６】
2003069897.tif 000014
【図７】
2003069897.tif 000015
【図８Ａ】
2003069897.tif 000016
【図８Ｂ】
2003069897.tif 000017
【図８Ｃ】
2003069897.tif 000018
【図８Ｄ】
2003069897.tif 000019
【図８Ｅ】
2003069897.tif 000020
【図８Ｆ】
2003069897.tif 000021
【図８Ｇ】
2003069897.tif 000022
【図８Ｈ】
2003069897.tif 000023
【図９】
2003069897.tif 000024
【国際調査報告】
2003069897.tif 000025
2003069897.tif 000026