(57)【要約】シリコン酸化膜９を半導体基板１の領域Ａの表面に形成した後、半導体基板１上に高誘電率絶縁膜１０、シリコン膜、シリコン酸化膜１４を順次堆積し、ゲート電極を形成する領域にシリコン酸化膜１４が残存するようパターニングし、パターニングされたシリコン酸化膜１４をマスクとしてシリコン膜１３ｎ、１３ｐを加工した後、シリコン酸化膜１４を除去する際、高誘電率絶縁膜１０に対するシリコン酸化膜１４のエッチング選択比が大きくなる条件でエッチングを行い、ゲート電極（１３ｎ、１３ｐ）の端部下にも高誘電率絶縁膜１０を残存させ、その耐圧を確保し、ＭＩＳＦＥＴの特性の向上を図る。
2004017418.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体基板の上部に、高誘電率絶縁膜を形成する工程と、
（ｂ）前記高誘電率絶縁膜上に導電性膜を形成する工程と、
（ｃ）前記導電性膜上に、絶縁膜を形成する工程と、
（ｄ）前記絶縁膜を選択的に除去することによりパターンを形成する工程と、
（ｅ）前記パターンを有する絶縁膜をマスクに、前記導電性膜をエッチングすることにより導体片を形成する工程と、
（ｆ）前記導体片の両端部の前記半導体基板の上部に前記高誘電体膜を残した状態で、前記絶縁膜を除去し前記導体片の上面を露出させる工程と、
（ｇ）前記（ｆ）工程の後に、前記導体片上に金属膜を堆積し、前記導体片と前記金属膜との接触部において反応層を形成する工程と、
を有することを特徴とする半導体集積回路装置の製造方法。
【請求項２】
請求項１記載の半導体集積回路装置の製造方法において、前記導電性膜はシリコン膜であり、前記絶縁膜は酸化シリコン膜であることを特徴とする半導体集積回路装置の製造方法。
【請求項３】
請求項１記載の半導体集積回路装置の製造方法において、前記導電性膜はシリコン膜であり、前記反応層はシリサイド膜であることを特徴とする半導体集積回路装置の製造方法。
【請求項４】
請求項１記載の半導体集積回路装置の製造方法において、前記高誘電率絶縁膜は、比誘電率が２．０以上の膜であることを特徴とする半導体集積回路装置の製造方法。
【請求項５】
請求項１記載の半導体集積回路装置の製造方法は、さらに、
（ｈ）前記（ａ）工程の前に、前記半導体基板をエッチングすることにより前記半導体基板中に溝を形成し、前記溝内に他の絶縁膜を形成する工程を有し、
前記高誘電率絶縁膜は、前記他の絶縁膜より比誘電率が大きいことを特徴とする半導体集積回路装置の製造方法。
【請求項６】
請求項１記載の半導体集積回路装置の製造方法において、前記高誘電率絶縁膜は、アルミナ膜、チタン酸化膜、ジルコニウム酸化膜、ハフニウム酸化膜、タンタル酸化膜またはルテニウム酸化膜からなることを特徴とする半導体集積回路装置の製造方法。
【請求項７】
請求項１記載の半導体集積回路装置の製造方法は、さらに、
（ｈ）前記（ｆ）工程と前記（ｇ）工程の間に、前記導体片をマスクに、前記高誘電率絶縁膜を除去する工程であって、前記導体片に対する前記高誘電率絶縁膜のエッチングの選択比が大きい条件でエッチングする工程を有することを特徴とする半導体集積回路装置の製造方法。
【請求項８】
請求項１記載の半導体集積回路装置の製造方法は、さらに、
（ｈ）前記（ｆ）工程と前記（ｇ）工程の間に、前記導体片をマスクに、前記高誘電率絶縁膜を除去する工程であって、前記導体片に対する前記高誘電率絶縁膜のエッチングの選択比が大きい条件でエッチングする工程と、
（ｉ）前記（ｈ）工程の後、前記半導体基板中に不純物を注入することにより、前記導体片の両側に半導体領域を形成する工程と、
を有することを特徴とする半導体集積回路装置の製造方法。
【請求項９】
請求項１記載の半導体集積回路装置の製造方法は、さらに、
（ｈ）前記（ｆ）工程と前記（ｇ）工程の間に、前記導体片上を含む半導体基板上に他の絶縁膜を形成した後、前記他の絶縁膜を異方的にエッチングすることによって、前記導体片の側壁に側壁膜を形成する工程と、
（ｉ）前記（ｈ）工程の後に、前記導体片および前記側壁膜をマスクに、前記高誘電率絶縁膜を除去する工程であって、前記導体片および前記側壁膜に対する前記高誘電率絶縁膜のエッチングの選択比が大きい条件でエッチングする工程と、
を有することを特徴とする半導体集積回路装置の製造方法。
【請求項１０】
（ａ）第１領域および第２領域を有する半導体基板の第１領域上に、第１絶縁膜を形成する工程と、
（ｂ）前記第１絶縁膜上および第２領域上に前記第１絶縁膜より誘電率の高い第２絶縁を形成する工程と、
（ｃ）前記第２絶縁膜上に導電性膜を形成する工程と、
（ｄ）前記導電性膜上に、第３絶縁膜を形成する工程と、
（ｅ）前記第３絶縁膜を選択的に除去することにより前記第１および第２領域のそれぞれにパターンを形成する工程と、
（ｆ）前記パターンを有する第３絶縁膜をマスクに、前記導電性膜をエッチングすることにより前記第１および第２領域のそれぞれに導体片を形成する工程と、
（ｇ）前記導体片の両端部の前記半導体基板の上部に前記第２絶縁膜を残した状態で、前記第３絶縁膜を除去し前記導体片の上面を露出させる工程と、
（ｈ）前記（ｇ）工程の後に、前記導体片上に金属膜を堆積し、前記導体片と前記金属膜との接触部において反応層を形成する工程と、
を有することを特徴とする半導体集積回路装置の製造方法。
【請求項１１】
請求項１０記載の半導体集積回路装置の製造方法において、前記導電性膜はシリコン膜であり、前記第３絶縁膜は酸化シリコン膜であることを特徴とする半導体集積回路装置の製造方法。
【請求項１２】
請求項１０記載の半導体集積回路装置の製造方法において、前記導電性膜はシリコン膜であり、前記反応層はシリサイド膜であることを特徴とする半導体集積回路装置の製造方法。
【請求項１３】
請求項１０記載の半導体集積回路装置の製造方法において、前記第１絶縁膜は、酸化シリコン膜であり、前記第２絶縁膜は、比誘電率が２．０以上の膜であることを特徴とする半導体集積回路装置の製造方法。
【請求項１４】
請求項１０記載の半導体集積回路装置の製造方法において、前記第２絶縁膜は、アルミナ膜、チタン酸化膜、ジルコニウム酸化膜、ハフニウム酸化膜、タンタル酸化膜またはルテニウム酸化膜からなることを特徴とする半導体集積回路装置の製造方法。
【請求項１５】
請求項１０記載の半導体集積回路装置の製造方法は、さらに、
（ｉ）前記（ｇ）工程と前記（ｈ）工程の間に、前記導体片をマスクに、前記高誘電率絶縁膜を除去する工程であって、前記導体片に対する前記高誘電率絶縁膜のエッチングの選択比が大きい条件でエッチングする工程を有することを特徴とする半導体集積回路装置の製造方法。
【請求項１６】
請求項１０記載の半導体集積回路装置の製造方法は、さらに、
（ｉ）前記（ｇ）工程と前記（ｈ）工程の間に、前記導体片をマスクに、前記高誘電率絶縁膜を除去する工程であって、前記導体片に対する前記高誘電率絶縁膜のエッチングの選択比が大きい条件でエッチングする工程と、
（ｊ）前記（ｉ）工程の後、前記第１領域の半導体基板中に不純物を注入することにより、前記第１領域の導体片の両側に第１半導体領域を形成する工程と、
（ｋ）前記（ｉ）工程の後、前記第２領域の半導体基板中に不純物を注入することにより、前記第２領域の導体片の両側に第２半導体領域を形成する工程と、
を有することを特徴とする半導体集積回路装置の製造方法。
【請求項１７】
請求項１０記載の半導体集積回路装置の製造方法は、さらに、
（ｉ）前記（ｇ）工程と前記（ｈ）工程の間に、前記導体片上を含む半導体基板上に他の絶縁膜を形成した後、前記他の絶縁膜を異方的にエッチングすることによって、前記導体片の側壁に側壁膜を形成する工程と、
（ｊ）前記（ｉ）工程の後に、前記導体片および前記側壁膜をマスクに、前記高誘電率絶縁膜を除去する工程であって、前記導体片および前記側壁膜に対する前記高誘電率絶縁膜のエッチングの選択比が大きい条件でエッチングする工程と、
を有することを特徴とする半導体集積回路装置の製造方法。
【請求項１８】
（ａ）半導体基板の上部に高誘電率絶縁膜を介して形成された導体片と、
（ｂ）前記導体片の両側の半導体基板中に形成された半導体領域と、
を有するＭＩＳＦＥＴであって、
（ｃ）前記導体片の端部下まで前記高誘電率絶縁膜が延在しているＭＩＳＦＥＴを有することを特徴とする半導体集積回路装置。
【請求項１９】
請求項１８記載の半導体集積回路装置において、前記導体片はシリコン膜であり、前記シリコン膜上には、シリサイド膜が形成されていることを特徴とする半導体集積回路装置。
【請求項２０】
（ａ）半導体基板の上部に高誘電率絶縁膜を介して形成された導体片と、
（ｂ）前記導体片の両側の半導体基板中に形成された半導体領域と、
（ｃ）前記導体片の側壁に形成された側壁膜と、
を有するＭＩＳＦＥＴであって、
（ｄ）前記側壁膜の下まで前記高誘電率絶縁膜が延在しているＭＩＳＦＥＴを有することを特徴とする半導体集積回路装置。
【請求項２１】
請求項２０記載の半導体集積回路装置において、前記導体片はシリコン膜であり、前記シリコン膜上には、シリサイド膜が形成されていることを特徴とする半導体集積回路装置。
【請求項２２】
（ａ）第１領域および第２領域を有する半導体基板と、
（ｂ）前記第１領域の半導体基板内に形成された一対の第１半導体領域と、前記一対の第１半導体領域の間の領域であって、前記半導体基板の上に第１絶縁膜および前記第１絶縁膜より誘電率の大きい第２絶縁膜とを介して形成された第１導体片とを有する第１ＭＩＳＦＥＴと、
（ｃ）前記第２領域の半導体基板内に形成された一対の第２半導体領域と、前記一対の第２半導体領域の間の領域であって、前記半導体基板の上に前記第２絶縁膜を介して形成された第２導体片とを有する第２ＭＩＳＦＥＴと、を有し、
（ｄ）前記第１および第２導体片の端部下まで前記第２絶縁膜が延在していることを特徴とする半導体集積回路装置。
【請求項２３】
請求項２２記載の半導体集積回路装置において、前記導体片はシリコン膜であり、前記シリコン膜上には、シリサイド膜が形成されていることを特徴とする半導体集積回路装置。
【請求項２４】
請求項２３記載の半導体集積回路装置において、前記第１半導体領域の深さは、前記第２半導体領域より深いことを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】  本発明は、半導体集積回路装置およびその製造技術に関し、特に、高誘電率絶縁膜をゲート絶縁膜に用いたＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を有する半導体集積回路装置に適用して有効な技術に関するものである。
【背景技術】  論理回路やメモリ等に用いられるＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）は、シリコン基板を熱酸化した酸化シリコン膜よりなるゲート絶縁膜と、その上部に形成されるゲート電極を有する。
半導体集積回路装置の微細化やその駆動電圧の低電圧化に伴い、このようなＭＩＳＦＥＴのゲート絶縁膜の膜厚は薄くなる傾向にある。
しかしながら、その薄膜化にも限界があるため、たとえば、Ａｌ２Ｏ３（酸化アルミニウム、アルミナ）等の金属酸化物よりなる高誘電率絶縁膜（Ｈｉｇｈ−Ｋ膜）の採用が検討されている。
たとえば、特開２０００−２２００７号公報には、ゲート絶縁膜を高誘電率絶縁膜で構成した半導体装置が記載されている。
本発明者らは、半導体集積回路装置の研究・開発に従事しており、ＭＩＳＦＥＴを構成するゲート絶縁膜に高誘電率絶縁膜の採用を検討している。
しかしながら、論理回路やＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等のメモリに用いられるＭＩＳＦＥＴにおいては、そのゲート電極やゲート電極の両側に形成されるソース、ドレイン領域の低抵抗化のために、これらの領域の上部に、シリサイド層が形成される。
また、ゲート電極を精度良く加工するためには、ゲート電極となる導電性膜上の絶縁膜（例えば、シリコン酸化膜）をパターニングした後、かかる絶縁膜をマスクにゲート電極を加工するといった方法がとられている。
この後、マスクとして用いられた絶縁膜は、前述のシリサイド化のため除去されるのであるが、この際、ゲート電極両端部のゲート絶縁膜も削れ、それを補償するためには修復酸化を行う必要がある。
しかしながら、追って詳細に説明するように、ゲート絶縁膜に高誘電率絶縁膜を用いた場合に、この修復酸化を行うと、ゲート電極両端部にはシリコン酸化膜が形成される為、ゲート電極端部において容量が低下し、また、高誘電率絶縁膜自身の膜質が低下する等、種々の不具合を生じ得る。
本発明の目的は、高誘電率絶縁膜をゲート絶縁膜に用いたＭＩＳＦＥＴを有する半導体集積回路装置の特性の向上を図ることを目的とする。
また、高誘電率絶縁膜をゲート絶縁膜に用いたＭＩＳＦＥＴを有する半導体集積回路装置に用いてより良い製造方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【発明の開示】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明の半導体集積回路装置の製造方法は、半導体基板の上部に、高誘電率絶縁膜、導電性膜および絶縁膜を順次形成し、絶縁膜を選択的に除去することにより所定のパターンを形成し、所定のパターンを有する絶縁膜をマスクに導電性膜をエッチングすることにより導体片を形成した後、絶縁膜を除去して導体片の上面を露出させる際、導体片の両端部の半導体基板上の高誘電体膜を残した状態で、前記絶縁膜を除去して導体片の上面を露出させ、その後、導体片上に金属膜を堆積し、導体片と金属膜との接触部において反応層を形成するものである。
本発明の半導体集積回路装置は、（ａ）半導体基板の上部に高誘電率絶縁膜を介して形成された導体片と、（ｂ）前記導体片の両側の半導体基板中に形成された半導体領域と、を有するＭＩＳＦＥＴであって、（ｃ）前記導体片の端部下まで前記高誘電率絶縁膜が延在しているＭＩＳＦＥＴを有するものである。
前記導体片は、たとえば、シリコン膜であり、このシリコン膜上に、シリサイド膜を有していても良い。
【図面の簡単な説明】  図１〜図３３は、本発明の実施の形態１である半導体集積回路装置の製造方法を示す基板の要部断面図である。
図３４〜図３６は、本発明の実施の形態１の効果を示すための半導体集積回路装置の製造方法を示す基板の要部断面図である。
図３７〜図４６は、本発明の実施の形態２である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【発明を実施するための最良の形態】    （実施の形態１）
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
本発明の実施の形態１である半導体集積回路装置の製造方法を図１〜図３３に示した半導体基板の要部断面図を用いて工程順に説明する。図中、領域Ａは、実効膜厚が厚いゲート絶縁膜が形成される領域、領域Ｂは、実効膜厚が薄いゲート絶縁膜が形成される領域である。また、領域Ａには、ｎチャネル型ＭＩＳＦＥＴ（以下、「ｎＭＩＳ」という）ＱＮが形成される領域ＱＮ−Ａおよびｐチャネル型ＭＩＳＦＥＴ（以下、「ｐＭＩＳ」という）ＱＰが形成される領域ＱＰ−Ａが存在する。さらに、領域Ｂには、ｎチャネル型ＭＩＳＦＥＴＱｎが形成される領域Ｑｎ−Ａおよびｐチャネル型ＭＩＳＦＥＴＱｐが形成される領域Ｑｐ−Ａが存在する。また、領域ＱＮ−ＡおよびＱｎ−Ａを、ｎＭＩＳ形成領域と、領域ＱＰ−ＡおよびＱｐ−Ａを、ｐＭＩＳ形成領域という。すなわち同一基板上には４種類のＭＩＳＦＥＴが形成される。なお、この他、閾値電位（Ｖｔｈ）が異なる種々のＭＩＳＦＥＴを、領域ＡもしくはＢに形成してもよい。
まず、図１に示すように、たとえばｐ型のシリコン単結晶からなる半導体基板１を用意する。次に、この半導体基板１を熱酸化してその表面に厚さ０．０１μｍ程度の薄いシリコン酸化膜２を形成し、次いでその上層にＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法で厚さ０．１μｍ程度のシリコン窒化膜３を堆積する。
この後、半導体基板１の素子形成領域のシリコン窒化膜３上に図示しないレジストパターンを形成し、このレジストパターンをマスクとしてシリコン窒化膜３をエッチングする。その結果、半導体基板１の素子分離領域上のシリコン窒化膜３が除去される。
次いで、パターニングされたシリコン窒化膜３をマスクとしてシリコン酸化膜２および半導体基板１を順次ドライエッチングすることにより、素子分離領域の半導体基板１に深さ０．３５μｍ程度の素子分離溝４ａを形成する。
次に、図２に示すように、半導体基板１に熱酸化処理を施して素子分離溝４ａの表面に、薄いシリコン酸化膜（図示せず）を形成した後、半導体基板１上にＣＶＤ法でシリコン酸化膜４ｂを堆積する。
次に、図３に示すように、シリコン酸化膜４ｂの表面をＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）法で研磨して、素子分離溝４ａの内部にシリコン酸化膜４ｂを残すことにより素子分離を形成する。その後、半導体基板１に約１０００℃の熱処理を施して、素子分離溝４ａに埋め込んだシリコン酸化膜４ｂを焼き締めする。この素子分離は、領域Ａと領域Ｂとの間、領域ＱＮ−Ａと領域ＱＰ−Ａとの間や領域Ｑｎ−Ａと領域Ｑｐ−Ａとの間を分離する。
次いで、熱リン酸を用いてシリコン窒化膜３を除去し、続いてフッ酸系の水溶液を用いて半導体基板１の表面のシリコン酸化膜２を除去した後、半導体基板１を熱酸化して、半導体基板１の表面にシリコン酸化膜の保護膜５を形成する。
次に、図４に示すように、領域ＡおよびＢのｎＭＩＳ形成領域（ＱＮ−Ａ、Ｑｎ−Ａ）をレジストパターンＲＰ３で覆い、領域ＡおよびＢのｐＭＩＳ形成領域（ＱＰ−Ａ、Ｑｐ−Ａ）にｎ型不純物、たとえばリン（Ｐ）をイオン注入してｎウェル７を形成する。上記リンは、たとえば注入エネルギー５００〜１００ｋｅｖ、ドーズ量５×１０１１〜５×１０１２ｃｍ−２で注入され、エネルギーを変えて２、３回程度連続してイオン注入することにより、レトログレードウェルが形成される。
次に、レジストパターンＲＰ３を除去した後、図５に示すように、領域ＡおよびＢのｐＭＩＳ形成領域（ＱＰ−Ａ、Ｑｐ−Ａ）をレジストパターンＲＰ４で覆い、領域ＡおよびＢのｎＭＩＳ形成領域（ＱＮ−Ａ、Ｑｎ−Ａ）にｐ型不純物、たとえばボロン（Ｂ）またはフッ化ボロン（ＢＦ２）をイオン注入してｐウェル８を形成する。上記ボロンまたはフッ化ボロンは、たとえば注入エネルギー５００〜１００ｋｅｖ、ドーズ量５×１０１１〜５×１０１２ｃｍ−２で注入され、エネルギーを変えて２、３回連続してイオン注入することにより、レトログレードウェルが形成される。
次に、レジストパターンＲＰ４を除去した後、ＭＩＳＦＥＴの閾値電位Ｖｔｈを調整するための不純物をｎウェル７およびｐウェル８のそれぞれのチャネル領域へイオン注入する（チャネルインプラ）。チャネル領域へのイオン注入は、たとえば以下のように行う。
まず、図６に示すように、ｎＭＩＳ形成領域（ＱＮ−Ａ）を開口したレジストパターンＲＰ７をマスクとしてｎＭＩＳ形成領域（ＱＮ−Ａ）のチャネル領域にｐ型不純物、たとえばフッ化ボロンをイオン注入する。上記フッ化ボロンは、たとえば注入エネルギー２５ｋｅＶ、ドーズ量８×１０１２ｃｍ−２で注入される。
次いで、ｐＭＩＳ形成領域（ＱＰ−Ａ）についても同様に不純物を注入する。すなわち、ｐＭＩＳ形成領域（ＱＰ−Ａ）を開口したレジストパターン（図示せず）をマスクとしてｎ型不純物、たとえばリンを、たとえば注入エネルギー２０ｋｅＶ、ドーズ量１．１×１０１３ｃｍ−２で注入する。なお、他のＭＩＳ形成領域（Ｑｎ−Ａ、Ｑｐ−Ａ等）についても、かかる領域に形成されるＭＩＳＦＥＴの閾値に応じて、適宜不純物を注入する。
次に、チャネルインプラの際に、マスクとなったレジストパターンを除去した後、図７に示すように、保護膜５を除去し、半導体基板１の表面にシリコン酸化膜９を、たとえば４〜５ｎｍ程度の厚さで形成する。シリコン酸化膜９は、たとえば熱ＣＶＤ法または熱酸化法により形成することができる。なお、半導体基板１に熱窒化処理を施して、上記シリコン酸化膜９をシリコン酸窒化膜としてもよい。上記熱窒化処理は、たとえばプラズマ放電によってラジカル化した窒素を含む減圧雰囲気中に９００℃程度に加熱した半導体基板１を保持することによって行われる。
次に、図８に示すように、領域Ａをレジストパターン（図示せず）で覆った後、たとえばフッ酸系の水溶液を用いて領域Ｂのシリコン酸化膜９を除去する。その後、レジストパターンを除去する。
次に、図９に示すように、半導体基板１上に高誘電率絶縁膜１０、たとえばアルミナ膜（アルミニウム酸化膜、ＡｌＸＯＹ）を形成する。高誘電率絶縁膜１０は、たとえばスパッタ法により堆積することができる。高誘電率絶縁膜としては、アルミナ膜の他、チタン酸化膜（ＴｉＯｘ）、ジルコニウム酸化膜（ＺｒＯｘ）、ハフニウム酸化膜（ＨｆＯｘ）、タンタル酸化膜（ＴａＯｘ）またはルテニウム酸化膜（ＲｕＯｘ）などを用いても良い。
ここで、高誘電率絶縁膜とは、比誘電率が、２．０以上の膜をいう。また、高誘電率絶縁膜とは、シリコン酸化膜９のような熱酸化膜またはシリコン酸化膜４ｂのようなＣＶＤ酸化膜の比誘電率よりも大きい比誘電率を有する膜をいう。
半導体基板１上に形成された高誘電率絶縁膜１０の厚さは酸化膜換算膜厚で１ｎｍ程度となるように設定され、たとえばアルミナ膜の場合は、比誘電率を考慮して１０ｎｍ程度堆積される。高誘電率絶縁膜１０は、ＭＩＳのゲート絶縁膜となる。すなわち、後述するように、領域Ｂには、高誘電率絶縁膜１０からなる実効膜厚が１ｎｍ程度のゲート絶縁膜（１１）が形成され、領域Ａには、高誘電率絶縁膜１０とシリコン酸化膜９との積層膜からなる酸化膜換算膜厚が５〜６ｎｍ程度のゲート絶縁膜（１２）が形成される。
このように、領域Ｂにおいて、高誘電率絶縁膜１０をゲート絶縁膜として用いることにより、ゲート絶縁膜の膜厚を比較的厚くしても、容量を大きくすることができる。従って、ゲート電極の幅が０．１μｍ以下となるような微細なＭＩＳＦＥＴの形成にも対応が可能となる。
また、このような微細なＭＩＳＦＥＴのゲート絶縁膜を、熱酸化膜のみで構成するとその厚さは、１ｎｍ以下になると予想されている。しかしながら、熱酸化膜を１ｎｍ以下にするとリーク電流が１０Ａ／ｃｍ２を越えてしまい消費電流（たとえばスタンバイ電流）が増加してしまう。
従って、高誘電率絶縁膜をゲート絶縁膜として用いることにより、消費電流の低減を図ることができる。
また、領域Ａには、ゲート絶縁膜の厚さが相対的に厚いＭＩＳＦＥＴが形成される。このようなＭＩＳＦＥＴは、たとえば消費電力の低減、記憶情報の保持、または外部電源電圧への対応などから、ゲート絶縁膜の厚さが相対的に厚く形成される。そこで、高誘電率絶縁膜１０とシリコン酸化膜９との積層膜からなるゲート絶縁膜（１２）を形成するのである。
なお、特に領域Ｂにおいては、上記高誘電率絶縁膜１０を半導体基板１上に形成する前に、半導体基板１との界面安定化のため、１ｎｍ以下のシリコン酸化膜、シリコン窒化膜またはシリコン酸窒化膜を形成してもよい。
次に、図１０に示すように、半導体基板１上に、たとえば２００ｎｍ程度の厚さのシリコン膜（導電性膜）１３をＣＶＤ法で堆積する。
次に、図１１に示すように、領域ＡおよびＢのｎＭＩＳ形成領域（ＱＮ−Ａ、Ｑｎ−Ａ）にレジストパターンＲＰ１２を形成した後、このレジストパターンＲＰ１２をマスクとしてシリコン膜１３にｐ型不純物、たとえばボロンをイオン注入する（１３ｐ）。
次に、レジストパターンＲＰ１２を除去し、続いて図１２に示すように、領域ＡおよびＢのｐＭＩＳ形成領域（ＱＰ−Ａ、Ｑｐ−Ａ）にレジストパターンＲＰ１３を形成した後、このレジストパターンＲＰ１３をマスクとしてシリコン膜１３にｎ型不純物、たとえばリンをイオン注入する（１３ｎ）。
次いでレジストパターンＲＰ１３を除去した後、半導体基板１に、たとえば９５０℃、６０秒程度の熱処理を施して、シリコン膜１３に注入された上記ｎ型不純物およびｐ型不純物を活性化させ、領域ＡおよびＢのｎＭＩＳ形成領域（ＱＮ−Ａ、Ｑｎ−Ａ）のシリコン膜１３をｎ型シリコン多結晶膜１３ｎに、領域ＡおよびＢのｐＭＩＳ形成領域（ＱＰ−Ａ、Ｑｐ−Ａ）のシリコン膜１３をｐ型シリコン多結晶膜１３ｐに変える。このシリコン膜１３は、後述するように、ｎＭＩＳおよびｐＭＩＳのゲート電極となるが、このように、ｎＭＩＳのゲート電極をｎ型に、ｐＭＩＳのゲート電極をｐ型にすることによって、低しきい値で短チャネル効果を抑制することができる。
次に、図１３に示すように、半導体基板１上に絶縁膜としてたとえばシリコン酸化膜（絶縁膜、キャップ絶縁膜）１４を１０ｎｍ程度ＣＶＤ法で堆積した後、図１４に示すように、ｎＭＩＳおよびｐＭＩＳのゲート電極を形成する領域に、レジストパターンＲＰ１４を形成する。
次に、図１５に示すように、レジストパターンＲＰ１４をマスクとしてシリコン酸化膜１４をエッチングした後、レジストパターンＲＰ１４を除去する。続いて、図１６に示すように、パターニングされたシリコン酸化膜１４をマスクとしてシリコン膜１３ｎ、１３ｐをエッチングする。
このように、パターニングされたシリコン酸化膜１４をマスクとしてシリコン膜１３ｎ、１３ｐを加工することにより、ゲート電極（１３ｎ、１３ｐ）が、微細なパターンであっても精度良くエッチングをすることができる。
たとえば、シリコン膜１３ｎ、１３ｐ上に直接レジストパターンＲＰ１４を形成し、かかるパターンをマスクにシリコン膜１３ｎ、１３ｐを加工することも可能であるが、エッチングされたレジストにより、エッチングチャンバ内の雰囲気が変化し、シリコン膜１３ｎ、１３ｐとのエッチング選択比が確保できない場合があり、微細な加工が困難となる。また、微細パターンの加工をレジストを厚くして行うと、光の透過率の問題からその解像が困難となる。従って、レジストを用いた場合には、微細パターンの加工を精度良く行えない。
従って、シリコン膜１３ｎ、１３ｐとの選択比を確保しやすいシリコン酸化膜１４をマスクにシリコン膜をエッチングすることにより上記効果を奏することができる。
このシリコン膜１３ｎ、１３ｐのエッチングにより、領域ＡおよびＢのｎＭＩＳ形成領域（ＱＮ−Ａ、Ｑｎ−Ａ）にｎ型シリコン多結晶膜からなるゲート電極（導体片）１３ｎ、領域ＡおよびＢのｐＭＩＳ形成領域（ＱＰ−Ａ、Ｑｐ−Ａ）にｐ型シリコン多結晶膜からなるゲート電極（導体片）１３ｐが形成される。この際、ゲート電極（１３ｎ、１３ｐ）間から露出する高誘電率絶縁膜１０が残存するよう、シリコン膜１３ｎ、１３ｐのエッチング条件を調整する。すなわち、高誘電率絶縁膜１０やシリコン酸化膜１４に対するシリコン膜のエッチング選択比が大きくなる条件でエッチングを行う。言い換えれば、シリコン膜がエッチングされ易く、高誘電率絶縁膜１０やシリコン酸化膜１４がエッチングされ難い条件でエッチングを行う。この場合、エッチング選択比が大きいとは、（シリコン膜のエッチング速度）／（高誘電率絶縁膜のエッチング速度）が、大きく、かつ、（シリコン膜のエッチング速度）／（シリコン酸化膜のエッチング速度）が、大きいことを意味する。
図１７に、図１６のｎＭＩＳ形成領域ＱＮ−ＡおよびＱｎ−Ａの部分拡大図を示す。なお、ｐＭＩＳ形成領域においては、不純物の導電型が異なることを除いては類似の構造となるため、拡大図の図示を省略する。図示するように、ゲート電極１３ｎの底部より高誘電率絶縁膜１０の表面が若干後退しても、半導体基板１上に高誘電率絶縁膜１０が残存していれば良い。
次に、図１８に示すように、シリコン酸化膜１４を除去するのであるが、この際、高誘電率絶縁膜１０に対するシリコン酸化膜１４のエッチング選択比が大きくなる条件でエッチングを行う。言い換えれば、シリコン酸化膜１４がエッチングされ易く、高誘電率絶縁膜１０がエッチングされ難い条件でエッチングを行う。たとえば、シリコン酸化膜１４の膜厚が１０ｎｍの場合、高誘電率絶縁膜１０の削れ量を０．１ｎｍ以下とする。エッチング選択比とは、（シリコン酸化膜のエッチング速度）／（高誘電率絶縁膜のエッチング速度）であり、この場合の選択比は１００となる。
この工程においては、エッチング選択比が大きいとは、（シリコン酸化膜のエッチング速度）／（高誘電率絶縁膜のエッチング速度）が、１００より大きいことを意味するものとする。たとえば、エッチング液として、希ふっ酸（ＨＦ）を用いた場合は、シリコン酸化膜１４がエッチングされ易く、高誘電率絶縁膜１０がエッチングされ難い。なお、シリコン酸化膜１４のエッチングは、前記選択比が確保できれば、ウエットエッチングでも、ドライエッチングでもよい。
図１９に、図１８のｎＭＩＳ形成領域ＱＮ−ＡおよびＱｎ−Ａの部分拡大図を示す。
このように、本実施の形態においては、シリコン酸化膜１４を、高誘電率絶縁膜１０に対するシリコン酸化膜１４のエッチング選択比が大きくなる条件でエッチングしたので、ゲート電極の端部下にも高誘電率絶縁膜１０を残存させることができる。言い換えれば、ゲート電極１３ｎの両端部の高誘電率絶縁膜１０を残存させた状態でシリコン酸化膜１４を除去し、ゲート電極１３ｎの上面を露出させたので、ゲート絶縁膜（高誘電率絶縁膜１０）の耐圧を確保できる。また、一般的に行われている修復酸化（ライト酸化）工程を省くことができる。
たとえば、図３４に示すように、ゲート絶縁膜を、半導体基板（シリコン基板）１の表面を熱酸化することにより形成した場合を考える。この場合のゲート絶縁膜（熱酸化膜）を１１１とし、シリコン酸化膜１４をマスクにゲート電極をエッチングし、さらに、図３５に示すように、シリコン酸化膜１４をたとえば希ふっ酸（ＨＦ）液を用いて除去した場合、ゲート電極１３の端部下までエッチングが進む。その結果、ゲート電極１３の端部下に窪み１１０が生じる。これは、熱酸化膜１１１よりＣＶＤ酸化膜であるシリコン酸化膜１４の方がエッチング速度は大きいが、これらの組成は同じ（ＳｉＯ２）であり、また、シリコン酸化膜１４の膜厚が、熱酸化膜１１１の膜厚に対して非常に大きいことによる。前述したように、たとえば、熱酸化膜１１１は、ゲート電極の幅が、０．１μｍ以下となるような場合には、１ｎｍ以下になると予想されている。
また、特に、図３４に示すように、ゲート電極１３のエッチング後に、その底部よりゲート絶縁膜（熱酸化膜）１１１の表面が後退している場合には、窪み１１０が大きくなりやすい。
このような窪み１１０が生じると、ゲート電極１３の端部下における耐圧が劣化する。
そこで、図３６に示すように、シリコン膜よりなるゲート電極１３の表面を僅かに酸化し、熱酸化膜１０３を形成することにより、窪み１１０の内部に、再び、熱酸化膜１０３を形成する、いわゆる、修復酸化が行われている。なお、ゲート電極１３の上面に形成された熱酸化膜１０３は、その後、除去される。
これに対し本実施の形態においては、シリコン酸化膜１４と高誘電率絶縁膜１０との組成が異なることを利用し、エッチング選択比を確保することで、図３５に示すような窪み１１０の発生を低減することができる。
従って、ゲート電極１３の端部下にも、高誘電率絶縁膜１０が残存する（図１９参照）。言い換えれば、ゲート電極１３の端部下まで高誘電率絶縁膜１０が延在していることとなり、耐圧を向上させることができる。また、容量を確保することができる。
次に、図２０に示すように、領域ＡのｐＭＩＳ形成領域（ＱＰ−Ａ）のｎウェル７にｐ型不純物、たとえばフッ化ボロンをイオン注入し、ゲート電極１３ｐの両側のｎウェル７にｐ−型半導体領域１６ａを形成し、続いてｎ型不純物、たとえばリンをイオン注入し、パンチスルーストッパ層として機能するハロー（Ｈａｌｏ）層（図示せず）を形成する。上記フッ化ボロンは、たとえば注入エネルギー２〜３ｋｅＶ、ドーズ量１×１０１５ｃｍ−２、上記リンは、たとえば注入エネルギー５５ｋｅＶ、ドーズ量４×１０１２ｃｍ−２で注入される。
次に、領域ＡのｎＭＩＳ形成領域（ＱＮ−Ａ）のｐウェル８にｎ型不純物、たとえばヒ素をイオン注入して、ゲート電極１３ｎの両側のｐウェル８にｎ−型半導体領域１７ａを形成し、続いてｐ型不純物、たとえばボロンをイオン注入してハロー層（図示せず）を形成する。上記ヒ素は、たとえば注入エネルギー５ｋｅＶ、ドーズ量２×１０１５ｃｍ−２、上記ボロンは、たとえば注入エネルギー２０ｋｅＶ、ドーズ量６×１０１２ｃｍ−２で注入される。
次に、図２１に示すように、領域ＢのｐＭＩＳ形成領域（Ｑｐ−Ａ）のｎウェル７にｐ型不純物、たとえばフッ化ボロンをイオン注入して、ゲート電極１３ｐの両側のｎウェル７にｐ型拡張領域（エクステンション領域）１６ｂを形成し、続いてｎ型不純物、たとえばリンをイオン注入しハロー層（図示せず）を形成する。上記フッ化ボロンは、たとえば注入エネルギー２〜３ｋｅＶ、ドーズ量１×１０１５ｃｍ−２、上記リンは、たとえば注入エネルギー５５ｋｅＶ、ドーズ量１×１０１３ｃｍ−２で注入される。
次に、領域ＢのｎＭＩＳ形成領域（Ｑｎ−Ａ）のｐウェル８にｎ型不純物、たとえばヒ素をイオン注入して、ゲート電極１３ｎの両側のｐウェル８にｎ型拡張領域１７ｂを形成し、続いてｐ型不純物、たとえばボロンをイオン注入しハロー層（図示せず）を形成する。上記ヒ素は、たとえば注入エネルギー３ｋｅＶ、ドーズ量２×１０１５ｃｍ−２、上記ボロンは、たとえば注入エネルギー５５ｋｅＶ、ドーズ量１×１０１３ｃｍ−２で注入される。
次に、図２２に示すように、半導体基板１上にシリコン酸化膜（絶縁膜）をＣＶＤ法で堆積し、続いてそのシリコン酸化膜を異方性エッチングすることにより、ゲート電極１３ｎ、１３ｐの側壁にサイドウォール（側壁膜）１８を形成する。
ここで、本実施の形態においては、高誘電率絶縁膜１０をサイドウォール１８形成時まで残存させているので、高誘電率絶縁膜１０をエッチングストッパ層として機能させることにより、半導体基板１へのダメージを低減することができる。
次に、図２３に示すように、サイドウォール１８およびゲート電極１３ｎ、１３ｐをマスクに、これらの間に露出した高誘電率絶縁膜１０を、たとえばスパッタエッチングで除去する。
ここで、本実施の形態においては、高誘電率絶縁膜１０をサイドウォール１８形成時まで残存させているので、シリコン酸化膜の異方性エッチング時や高誘電率絶縁膜１０のスパッタエッチング時に、サイドウォール１８の端部下からエッチングが進んでも、ゲート電極（１３ｎ、１３ｐ）の端部下まではエッチングが進行し難く、ゲート絶縁膜の耐圧を確保することができる。
図２４に、図２３のｎＭＩＳ形成領域Ｑｎ−Ａの部分拡大図を示す。図示するように、高誘電率絶縁膜１０は、サイドウォール（側壁膜）１８の下まで延在している。また、ゲート電極１３ｎ下の高誘電率絶縁膜１０の幅Ｗ１は、半導体基板の表面部の幅Ｗ２より小さい（Ｗ１＜Ｗ２）。
続いて、図２５に示すように、サイドウォール１８およびゲート電極１３ｎ、１３ｐをマスクに、これらの間に露出した領域Ａのシリコン酸化膜９を、たとえばウェットエッチングで除去する。
図２６に、図２５のｎＭＩＳ形成領域ＱＮ−Ａの部分拡大図を示す。図示するように、高誘電率絶縁膜１０およびシリコン酸化膜９は、サイドウォール（側壁膜）１８の下まで延在している。また、ゲート電極下の高誘電率絶縁膜１０の幅Ｗ１は、シリコン酸化膜９の表面部の幅Ｗ２より小さい（Ｗ１＜Ｗ２）。
この結果、領域Ｂには、高誘電率絶縁膜１０からなる酸化膜換算膜厚が１ｎｍ程度のゲート絶縁膜１１が形成され、領域Ａには、高誘電率絶縁膜１０とシリコン酸化膜９との積層膜からなる酸化膜換算膜厚が５〜６ｎｍ程度のゲート絶縁膜１２が形成される（図２５）。
次に、図２７に示すように、レジストパターンＲＰ１９をマスクとして領域ＡおよびＢのｎＭＩＳ形成領域（ＱＮ−Ａ、Ｑｎ−Ａ）のｐウェル８にｎ型不純物、たとえばヒ素をイオン注入し、ゲート電極１３ｎの両側のｐウェル８にｎ＋型半導体領域１９を形成する。ｎ＋型半導体領域１９は、ゲート電極１３ｎおよびサイドウォール１８に対して自己整合的に形成され、ｎＭＩＳのソース、ドレインとして機能する。また、この際、ｎ型不純物はゲート電極１３ｎ中にも注入される。このｎＭＩＳのソース、ドレインとゲート電極１３ｎ中の不純物は、同じ導電型であるため不純物が注入されても問題は無く、また、ゲート電極１３ｎ中の不純物が足りない場合には、これを補うこととなる。
次に、レジストパターンＲＰ１９を除去し、図２８に示すように、レジストパターンＲＰ２０をマスクとして領域ＡおよびＢのｐＭＩＳ形成領域（ＱＰ−Ａ、Ｑｐ−Ａ）のｎウェル７にｐ型不純物、たとえばフッ化ボロンをイオン注入し、ゲート電極１３ｐの両側のｎウェル７にｐ＋型半導体領域２０を形成する。ｐ＋型半導体領域２０は、ゲート電極１３ｐおよびサイドウォール１８に対して自己整合的に形成され、ｐＭＩＳのソース、ドレインとして機能する。また、この際、ｐ型不純物はゲート電極１３ｐ中にも注入される。このｐＭＩＳのソース、ドレインとゲート電極１３ｐ中の不純物は、同じ導電型であるため不純物が注入されても問題は無く、また、ゲート電極１３ｐ中の不純物が足りない場合には、これを補うこととなる。次いで、レジストパターンＲＰ２０を除去する。
次に、図２９に示すように、高融点金属膜２１ａとして、たとえば厚さ１０〜２０ｎｍ程度のコバルト膜を、たとえばスパッタ法で半導体基板１上に堆積する。
次いで、図３０に示すように、５００〜６００℃程度の熱処理を半導体基板１に施してｎＭＩＳのゲート電極１３ｎの表面とｎ＋型半導体領域１９の表面、およびｐＭＩＳのゲート電極１３ｐの表面とｐ＋型半導体領域２０の表面に選択的に厚さ３０ｎｍ程度、比抵抗４Ωｃｍ程度のコバルトシリサイド層２１ｂを形成する。言い換えれば、シリコンよりなるゲート電極やソース、ドレイン領域と高融点金属膜との接触部において、シリコンと高融点金属膜との反応層を形成する（図３０）。
この後、図３１に示すように、未反応のコバルト膜２１ａをウェットエッチングで除去し、次いでシリサイド層２１ｂの低抵抗化のため７００〜８００℃程度の熱処理を半導体基板１に施す。
ここで、本実施の形態においては、シリコン酸化膜１４をあらかじめ除去してあるので、ゲート電極１３ｎ、１３ｐの上部においてもシリサイド層２１ｂを形成することができ、ゲート電極（１３ｎ、１３ｐ）自身の低抵抗化を図ることができ、また、後述するプラグとゲート電極との接触抵抗の低減を図ることができる。
また、シリサイド層２１ｂは、ｎ＋型半導体領域１９およびｐ＋型半導体領域２０（ソース、ドレイン領域）の上部にも形成され、これらの低抵抗化を図ることができ、また、後述するプラグとソース、ドレイン領域との接触抵抗の低減を図ることができる。
このようにゲート電極（１３ｎ、１３ｐ）上にシリサイド層を形成するためには、かかる工程の前までに、ゲート電極上のシリコン酸化膜１４が前記条件で除去されていれば良い。図３２に、図３１のｎＭＩＳ形成領域ＱＮ−ＡおよびＱｎ−Ａの部分拡大図を示す。
次に、図３３に示すように、半導体基板１上にシリコン酸化膜２２を形成した後、そのシリコン酸化膜２２の表面を、たとえばＣＭＰ法で研磨することにより平坦化する。シリコン酸化膜２２は、たとえばＴＥＯＳ（ｔｅｔｒａ  ｅｔｈｙｌ  ｏｒｔｈｏ  ｓｉｌｉｃａｔｅ：Ｓｉ（ＯＣ２Ｈ５）４）とオゾン（Ｏ３）とをソースガスに用いたプラズマＣＶＤ法で形成することができる。かかる膜は、ＴＥＯＳ膜と呼ばれる。
次に、レジストパターンをマスクとしたエッチングによってシリコン酸化膜２２に接続孔２３を形成する。この接続孔２３は、たとえばｎ＋型半導体領域１９またはｐ＋型半導体領域２０の必要部分に形成する。また、図示はしないが、ゲート電極上にも形成される。
次いで接続孔２３の内部を含む半導体基板１の全面にチタン窒化膜を、たとえばＣＶＤ法で堆積し、さらに接続孔２３を埋め込むタングステン膜を、たとえばＣＶＤ法で堆積する。その後、接続孔２３以外の領域のチタン窒化膜およびタングステン膜を、たとえばＣＭＰ法により除去して接続孔２３の内部にプラグ２４を形成する。
続いて、半導体基板１上に、たとえばタングステン膜を堆積した後、レジストパターンをマスクとしたドライエッチングによってタングステン膜を加工し、第１配線層の配線２５を形成する。タングステン膜は、ＣＶＤ法またはスパッタ法により形成できる。
その後、さらに上層の配線を形成した後、パッシベーション膜で半導体基板１の全面を覆うことにより、本発明の実施の形態１である半導体集積回路装置が略完成する。
ここで、本実施の形態においては、２種のゲート絶縁膜（１１、１２）を有するＭＩＳＦＥＴを例に説明したが、かかる場合に限定されず、ＭＩＳＦＥＴのゲート絶縁膜を１種（１１または１２）で構成する場合にも適用可能である。
しかしながら、以下の理由により、２種のゲート絶縁膜（１１、１２）を有するＭＩＳＦＥＴに本実施の形態を適用すればその効果が大きい。
すなわち、領域ＡのＭＩＳＦＥＴのゲート絶縁膜は、容量が小さくても足るので、厚く形成した熱酸化膜のみで構成することも可能である。
しかしながら、この場合は、領域ＡのＭＩＳＦＥＴの製造プロセスにおいて、図３４〜図３６を参照しながら説明したように、修復酸化を余儀なくされる。
従って、領域ＡのＭＩＳＦＥＴのゲート絶縁膜を積層膜とし、その下層を熱酸化膜、その上層を高誘電率絶縁膜とすることで、製造プロセスの整合性を図ることができる。
なお、領域ＡのＭＩＳＦＥＴのゲート絶縁膜を、高誘電率絶縁膜を２層重ねた積層膜とすることも可能であるが、この場合、領域Ａと領域Ｂとの段差が大きくなり、特に、２０ｎｍ以上の段差が生じた場合には、その後のゲート電極の形成工程または接続孔の形成工程などにおいて不具合が生ずる。
また、領域Ａのゲート絶縁膜１２をシリコン酸化膜のみで構成した場合と比べて、シリコン酸化膜９の厚さを薄くできることから、素子分離溝４ａの内部の酸化を低減できて、素子分離溝４ａの端部における応力を低減することができる。
（実施の形態２）
実施の形態１においては、サイドウォール１８およびゲート電極１３ｎ、１３ｐをマスクに、高誘電率絶縁膜１０等をエッチングしたが、高誘電率絶縁膜１０を、サイドウォール１８を形成する前に、ゲート電極をマスクにエッチングしても良い。
以下、本発明の実施の形態２である半導体集積回路装置の製造方法を図３７〜図４６に示した半導体基板の要部断面図を用いて工程順に説明する。なお、シリコン酸化膜１４の除去工程までは、図１〜図１９を参照しながら説明した実施の形態１の場合と同様であるためその詳細な説明を省略する。
すなわち、ゲート電極１３ｎ、１３ｐ上のシリコン酸化膜１４を、高誘電率絶縁膜１０に対するシリコン酸化膜１４のエッチング選択比が大きく（例えば１００以上と）なる条件でエッチング、言い換えれば、ゲート電極１３ｎ、１３ｐの両端部の高誘電率絶縁膜１０を残存させた状態でシリコン酸化膜１４を除去し、ゲート電極１３ｎ、１３ｐの上面を露出させた後（図１８、図１９参照）、図３７に示すように、ゲート電極１３ｎ、１３ｐをマスクに、これらの間に露出した高誘電率絶縁膜１０を、たとえばスパッタエッチングで除去する。
図３８に、図３７のｎＭＩＳ形成領域Ｑｎ−Ａの部分拡大図を示す。実施の形態１で説明したように、本実施の形態においても、ゲート電極１３の端部下にも、高誘電率絶縁膜が残存する。言い換えれば、ゲート電極１３の端部下まで高誘電率絶縁膜が延在していることとなり、耐圧を向上させることができる。また、容量を確保することができる。
続いて、図３９に示すように、ゲート電極１３ｎ、１３ｐをマスクに、これらの間に露出した領域Ａのシリコン酸化膜９を、たとえばウェットエッチングで除去する。この際も、高誘電率絶縁膜１０に対するシリコン酸化膜９のエッチング選択比が大きくなる条件でエッチングを行う。図４０に、図３９のｎＭＩＳ形成領域ＱＮ−Ａの部分拡大図を示す。
次に、図４１に示すように、領域ＡのｐＭＩＳ形成領域（ＱＰ−Ａ）にｐ−型半導体領域１６ａを形成し、ハロー層（図示せず）を形成する。また、領域ＡのｎＭＩＳ形成領域（ＱＮ−Ａ）にｎ−型半導体領域１７ａを形成し、ハロー層（図示せず）を形成する。これらの形成方法（不純物の導電型や濃度）は、実施の形態１と同様であるため、その詳細な説明を省略する。
次に、図４２に示すように、領域ＢのｐＭＩＳ形成領域（Ｑｐ−Ａ）にｐ型拡張領域１６ｂを形成し、ハロー層（図示せず）を形成する。また、領域ＢのｎＭＩＳ形成領域（Ｑｎ−Ａ）にｎ型拡張領域１７ｂを形成し、ハロー層（図示せず）を形成する。これらの形成方法（不純物の導電型や濃度）は、実施の形態１と同様であるため、その詳細な説明を省略する。
ここで、本実施の形態においては、前記半導体領域、拡張領域やハロー層を構成する不純物の注入前に、高誘電率絶縁膜１０が除去されているので、不純物の打ち込み特性が向上する。
すなわち、固体中に打ち込まれた不純物の深さ方向の分布（プロファイル）は、ＬＳＳ理論によって得られた投影飛程（Ｒｐ）と、分散（ΔＲｐ）使ったガウス分布で表せる。
一方、高誘電率絶縁膜１０が残存していると、打ち込みのエネルギーを大きくしなければならない。しかしながら、打ち込みエネルギーを大きくした場合には、不純物のプロファイルが広がってしまう。従って、制御性良く、不純物を打ち込むことが困難となる。特に、前記半導体領域（１６ａ、１７ａ）や拡張領域（１６ｂ、１７ｂ）は、浅く形成する必要があるため、あらかじめ高誘電率絶縁膜１０を除去することによって、所望のプロファイルの不純物領域を得ることができる。なお、シリコン酸化膜９は薄いため、残存させた状態で不純物をイオン打ち込みしても良い。高誘電率絶縁膜１０は、シリコン酸化膜９と比較し厚いため、これを除去することによる効果は大きい。
次に、図４３に示すように、半導体基板１上にシリコン酸化膜をＣＶＤ法で堆積し、続いてそのシリコン酸化膜を異方性エッチングすることにより、ゲート電極１３ｎ、１３ｐの側壁にサイドウォール（側壁膜）１８を形成する。
次に、図４４に示すように、領域ＡおよびＢのｎＭＩＳ形成領域（ＱＮ−Ａ、Ｑｎ−Ａ）のｐウェル８にｎ型不純物、たとえばヒ素をイオン注入し、ゲート電極１３ｎの両側のｐウェル８にｎ＋型半導体領域１９を形成する。次いで、領域ＡおよびＢのｐＭＩＳ形成領域（ＱＰ−Ａ、Ｑｐ−Ａ）のｎウェル７にｐ型不純物、たとえばフッ化ボロンをイオン注入し、ゲート電極１３ｐの両側のｎウェル７にｐ＋型半導体領域２０を形成する。これらの半導体領域は、ゲート電極１３ｎ、１３ｐおよびサイドウォール１８に対して自己整合的に形成され、ＭＩＳＦＥＴのソース、ドレインとして機能する。また、この際、各不純物はゲート電極中にも注入されるが、各ＭＩＳのソース、ドレインとゲート電極中の不純物は、同じ導電型であるため不純物が注入されても問題は無く、また、ゲート電極中の不純物が足りない場合には、これを補うこととなる。
次に、実施の形態１と同様に、高融点金属膜２１ａ、たとえばコバルト膜を、半導体基板１上に堆積する。次いで５００〜６００℃程度の熱処理を半導体基板１に施してゲート電極１３ｎ、１３ｐの上面、ｎ＋型半導体領域１９およびｐ＋型半導体領域２０（ソース、ドレイン領域）の表面に選択的に、シリサイド層２１ｂを形成する。この後、未反応のコバルト膜２１ａを去し、次いでシリサイド層２１ｂの低抵抗化のため熱処理を施す（図４４）。
図４５に、図４４のｎＭＩＳ形成領域ＱＮ−ＡおよびＱｎ−Ａの部分拡大図を示す。図示するように、本実施の形態においても、図３５を参照しながら説明した窪み（１１０）ができず、ゲート電極１３ｎ、１３ｐの端部下にも、高誘電率絶縁膜１０が残存する。言い換えれば、ゲート電極１３ｎ、１３ｐの端部下まで高誘電率絶縁膜１０が延在していることとなり、耐圧を向上させることができる。また、容量を確保することができる。
次いで、実施の形態１の場合と同様に、半導体基板１上にシリコン酸化膜２２としてＴＥＯＳ膜が形成され、かかる膜中に接続孔２３が形成される。さらに接続孔２３中には、プラグ２４が形成される。また、プラグ２４上には、第１配線層の配線２５が形成される（図４６）。
その後、さらに上層の配線を形成した後、パッシベーション膜で半導体基板１の全面を覆うことにより、本発明の実施の形態２である半導体集積回路装置が略完成する。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
たとえば、前記実施の形態においては、ＭＩＳＦＥＴを例に説明したが、ゲート絶縁膜として高誘電率絶縁膜を有する半導体素子（たとえば、不揮発性メモリ、強誘電体メモリ等）に広く適用可能である。
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
高誘電率絶縁膜上の導電性膜を、その上部の絶縁膜よりなるパターンをマスクにエッチングし、導体片を形成した後、前記絶縁膜よりなるパターンを前記高誘電率絶縁膜に対する前記絶縁膜のエッチングの選択比が大きい条件、例えば選択比が１００以上でエッチングしたので、高誘電率絶縁膜をゲート絶縁膜に用いたＭＩＳＦＥＴを有する半導体集積回路装置の特性の向上を図ることができる。
また、前記導体片を形成した後、前記導体片の両端部の前記高誘電体膜を残した状態で、前記絶縁膜よりなるパターンを除去し前記導体片の上面を露出させたので、高誘電率絶縁膜をゲート絶縁膜に用いたＭＩＳＦＥＴを有する半導体集積回路装置の特性の向上を図ることができる。
また、半導体基板の上部に高誘電率絶縁膜を介して形成された導体片を有するＭＩＳＦＥＴの前記導体片の端部下まで前記高誘電率絶縁膜を延在させたので、かかるＭＩＳＦＥＴを有する半導体集積回路装置の特性の向上を図ることができる。
【産業上の利用可能性】  以上のように、本発明は、論理回路やメモリ等に用いられるＭＩＳＦＥＴ等、ゲート絶縁膜として高誘電率絶縁膜を有する半導体素子に広く適用可能で、これらの素子を有する装置や機器に適用して特に有効な技術である。
【図１】
2004017418.tif 000003
【図２】
2004017418.tif 000004
【図３】
2004017418.tif 000005
【図４】
2004017418.tif 000006
【図５】
2004017418.tif 000007
【図６】
2004017418.tif 000008
【図７】
2004017418.tif 000009
【図８】
2004017418.tif 000010
【図９】
2004017418.tif 000011
【図１０】
2004017418.tif 000012
【図１１】
2004017418.tif 000013
【図１２】
2004017418.tif 000014
【図１３】
2004017418.tif 000015
【図１４】
2004017418.tif 000016
【図１５】
2004017418.tif 000017
【図１６】
2004017418.tif 000018
【図１７】
2004017418.tif 000019
【図１８】
2004017418.tif 000020
【図１９】
2004017418.tif 000021
【図２０】
2004017418.tif 000022
【図２１】
2004017418.tif 000023
【図２２】
2004017418.tif 000024
【図２３】
2004017418.tif 000025
【図２４】
2004017418.tif 000026
【図２５】
2004017418.tif 000027
【図２６】
2004017418.tif 000028
【図２７】
2004017418.tif 000029
【図２８】
2004017418.tif 000030
【図２９】
2004017418.tif 000031
【図３０】
2004017418.tif 000032
【図３１】
2004017418.tif 000033
【図３２】
2004017418.tif 000034
【図３３】
2004017418.tif 000035
【図３４】
2004017418.tif 000036
【図３５】
2004017418.tif 000037
【図３６】
2004017418.tif 000038
【図３７】
2004017418.tif 000039
【図３８】
2004017418.tif 000040
【図３９】
2004017418.tif 000041
【図４０】
2004017418.tif 000042
【図４１】
2004017418.tif 000043
【図４２】
2004017418.tif 000044
【図４３】
2004017418.tif 000045
【図４４】
2004017418.tif 000046
【図４５】
2004017418.tif 000047
【図４６】
2004017418.tif 000048
【手続補正書】
【提出日】平成15年1月24日(2003.1.24)
【手続補正００１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】（ａ）半導体基板の上部に、高誘電率絶縁膜を形成する工程と、
（ｂ）前記高誘電率絶縁膜上に導電性膜を形成する工程と、
（ｃ）前記導電性膜上に、絶縁膜を形成する工程と、
（ｄ）前記絶縁膜を選択的に除去することによりパターンを形成する工程と、
（ｅ）前記パターンを有する絶縁膜をマスクに、前記導電性膜をエッチングすることにより導体片を形成する工程と、
（ｆ）前記導体片の両端部の前記半導体基板の上部に前記高誘電率絶縁膜を残した状態で、前記絶縁膜を除去し前記導体片の上面を露出させる工程と、
（ｇ）前記（ｆ）工程の後に、前記導体片上に金属膜を堆積し、前記導体片と前記金属膜との接触部において反応層を形成する工程と、
を有することを特徴とする半導体集積回路装置の製造方法。


【手続補正００２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１０
【補正方法】変更
【補正の内容】
【請求項１０】（ａ）第１領域および第２領域を有する半導体基板の第１領域上に、第１絶縁膜を形成する工程と、
（ｂ）前記第１絶縁膜上および第２領域上に前記第１絶縁膜より誘電率の高い第２絶縁膜を形成する工程と、
（ｃ）前記第２絶縁膜上に導電性膜を形成する工程と、
（ｄ）前記導電性膜上に、第３絶縁膜を形成する工程と、
（ｅ）前記第３絶縁膜を選択的に除去することにより前記第１および第２領域


【手続補正００３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項２５
【補正方法】変更
【補正の内容】
【請求項２５】請求項１記載の半導体集積回路装置の製造方法において、前記（ｆ）工程は、前記高誘電率絶縁膜に対する前記絶縁膜のエッチングの選択比が大きい条件でエッチングすることにより、前記導体片の両端部の前記半導体基板の上部に前記高誘電率絶縁膜を残した状態で、前記絶縁膜を除去し前記導体片の上面を露出させることを特徴とする半導体集積回路装置の製造方法。


【手続補正００４】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項２６
【補正方法】変更
【補正の内容】
【請求項２６】請求項１０記載の半導体集積回路装置の製造方法において、前記（ｇ）工程は、前記第２絶縁膜に対する前記第３絶縁膜のエッチングの選択比が大きい条件でエッチングすることにより、前記導体片の両端部の前記半導体基板の上部に前記第２絶縁膜を残した状態で、前記第３絶縁膜を除去し前記導体片の上面を露出させることを特徴とする半導体集積回路装置の製造方法。




【国際調査報告】
2004017418.tif 000049
2004017418.tif 000050
2004017418.tif 000051
2004017418.tif 000052