(57)【要約】ＩＣチップを複数段積層することによって形成された積層型ＩＣ装置を形成するにあたり、積層型ＩＣ装置中の、ある段のＩＣチップを選択するために接続される選択用のボンディングワイヤの数を減少させる。各段のＩＣチップの選択用デバイスを、相隣り合う段の選択用デバイスと鎖状に接続してシフトレジスタを形成し、それら選択用デバイスにトリガ信号が付与されたときにのみ自身が保持する信号を相隣り合う段の選択用デバイスに順次に伝達させるものとする。
2003103047.tif 000002
【特許請求の範囲】
【請求項１】
ＩＣチップを複数段積層することによって形成された積層型ＩＣ装置であって、各段のＩＣチップに、当該ＩＣチップに情報の書き込み／読み出しを行うための入出力用デバイスと、前記積層型ＩＣ装置から当該ＩＣチップを選択するための選択用デバイスとが設けられており、前記選択用デバイスに信号が保持されているＩＣチップにおいてのみ前記入出力用デバイスを通じて当該ＩＣチップに情報の書き込み／読み出しを行うことができる、積層型ＩＣ装置において、
各段のＩＣチップの前記選択用デバイスは、相隣り合う段の選択用デバイスと鎖状に接続されてシフトレジスタを形成し、それら選択用デバイスにトリガ信号が付与されたときにのみ自身が保持する信号を相隣り合う段の選択用デバイスに順次に伝達することを特徴とする積層型ＩＣ装置。
【請求項２】
ＩＣチップを複数段上下に積層することによって形成された積層型ＩＣ装置であって、各段のＩＣチップに、当該ＩＣチップに情報の書き込み／読み出しを行うための入出力用デバイスと、前記積層型ＩＣ装置から当該ＩＣチップを選択するための選択用デバイスとが設けられており、前記選択用デバイスに信号が保持されているＩＣチップにおいてのみ前記入出力用デバイスを通じて当該ＩＣチップに情報の書き込み／読み出しを行うことができる、積層型ＩＣ装置において、
各段のＩＣチップの前記選択用デバイスは、相隣り合う段の選択用デバイスと鎖状に接続されてシフトレジスタを形成し、それら選択用デバイスにトリガ信号が付与されたときにのみ自身が保持する信号を相隣り合う下方段の選択用デバイスに順次に伝達するものであり、
前記積層型ＩＣ装置は更に、各段のＩＣチップに、前記積層型ＩＣ装置に含まれるＩＣチップの数をカウントするためのカウント用デバイスを有しており、各段のカウント用デバイスは、相隣り合う段のカウント用デバイスと鎖状に接続されてシフトレジスタを形成し、それらカウント用デバイスに前記トリガ信号が付与されたときにのみ自身が保持する信号を相隣り合う上方段のカウント用デバイスに順次に伝達するものであり、
最下段から数えて奇数段目のＩＣチップのカウント用デバイスは、相隣り合う上方の偶数段目のＩＣチップの選択用デバイスと、相隣り合う下方の偶数段目のＩＣチップのカウント用デバイスとに、選択手段を介して接続されており、前記選択手段は、前記相隣り合う下方の偶数段目のＩＣチップのカウント用デバイスに信号が保持されている場合には、前記相隣り合う下方の偶数段目のＩＣチップのカウント用デバイスの信号を前記奇数段目のＩＣチップのカウント用デバイスに伝達し、前記相隣り合う下方の偶数段目のＩＣチップのカウント用デバイスに信号が保持されていない場合には、前記相隣り合う上方の偶数段目のＩＣチップの選択用デバイスの信号を当該奇数段目のＩＣチップのカウント用デバイスに伝達するようになっており、
最上段のＩＣチップの選択用デバイスに入力された１つの入力信号によって当該最上段のＩＣチップのカウント用デバイスから出力される出力信号に基づいて、前記積層型ＩＣ装置に含まれるＩＣチップの数をカウントすることを特徴とする積層型ＩＣ装置。
【請求項３】
請求項２記載の積層型ＩＣ装置において、前記積層型ＩＣ装置は、前記選択用デバイス、前記カウント用デバイス、及び前記選択手段を有する前記最下段から数えて奇数段目の第１のタイプのＩＣチップと、前記選択用デバイス及び前記カウント用デバイスを有する前記最下段から数えて偶数段目の第２のタイプのＩＣチップとを交互に積層することによって形成されている前記積層型ＩＣ装置。
【請求項４】
請求項３記載の積層型ＩＣ装置において、前記選択手段は、前記相隣り合う下方の偶数段目のＩＣチップのカウント用デバイスと付勢手段とに接続されたフリップフロップデバイスと、該フリップフロップデバイスと前記相隣り合う上方の偶数段目のＩＣチップの選択用デバイスと、に接続されたセレクタとを備えており、前記フリップフロップデバイスは、前記相隣り合う下方の偶数段目のＩＣチップのカウント用デバイスに前記積層型ＩＣ装置の初期化後に信号が伝達されない限り前記付勢手段によって信号が保持されていない状態とされ、前記相隣り合う下方の偶数段目のＩＣチップのカウント用デバイスに前記初期化後に信号が一旦伝達された後は前記初期化が再び行われない限り信号が保持された状態とされるものであり、前記セレクタは、前記フリップフロップに信号が保持されている場合には、前記相隣り合う下方の偶数段目のＩＣチップのカウント用デバイスの信号を前記奇数段目のカウント用デバイスに伝達し、前記フリップフロップに信号が保持されていない場合には、前記相隣り合う上方の偶数段目のＩＣチップの選択用デバイスの信号を前記奇数段目のカウント用デバイスに伝達する積層型ＩＣ装置。
【請求項５】
請求項２乃至３のいずれかに記載の積層型ＩＣ装置において、最上段のＩＣチップの選択用デバイスに入力された１つのクロック信号によって当該最上段のＩＣチップの前記カウント用デバイスから出力される出力信号の数がｎ（ｎは整数）とすれば、それら出力信号の位相が３Φ×ｎ（Φはクロックの周期）である場合、積層型ＩＣ装置に含まれるＩＣチップの数はｎ×２個であり、それら出力信号の位相が３Φ×ｎ＋１の場合、積層型ＩＣ装置に含まれるＩＣチップの数はｎ×２＋１個である積層型ＩＣ装置。
【請求項６】
請求項５記載の積層型ＩＣ装置において、前記積層型ＩＣ装置の初期化には、Φ×（積層型ＩＣ装置に含まれるＩＣチップの数）分のクロック周期が必要である積層型ＩＣ装置。
【請求項７】
請求項１乃至６のいずれかに記載の積層型ＩＣ装置において、前記選択用デバイスは、相隣り合う段の選択用デバイスと遅延デバイスを介して千鳥状に接続されている積層型ＩＣ装置。
【発明の詳細な説明】
発明の背景
本発明は、ＩＣチップ（ボード）を複数段積層することによって形成された積層型ＩＣパッケージ、更に言えば、このような積層型ＩＣパッケージ中の、ある段のＩＣチップに対してのみ入出力を行うために、当該段のＩＣチップを選択する機能等を備えた装置に関する。
ＦＰＧＡ（ｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅ  ｇａｔｅ  ａｒｒａｙ）やメモリの積層型ＩＣパッケージを形成するにあたり、２、３のタイプのＩＣだけしか必要としなければ、コストパフォーマンスは向上する。しかしながら、同タイプのＩＣを積層することによって積層型ＩＣパッケージを形成するには、それら全てのＩＣチップのＩ／Ｏパッドを他のＩＣチップのＩ／Ｏパッドに垂直に接続しなければならず、この結果、バス競合問題（ｂｕｓ  ｃｏｎｔｅｎｔｉｏｎ  ｐｒｏｂｌｅｍ）が発生してしまうことがある。また、従来、積層型ＩＣパッケージの中の、ある段のＩＣチップを選択するためには、積層型ＩＣパッケージの全てのＩＣチップに対して、選択用ボンディングワイヤを接続する必要があった。
本発明はこのような従来技術における問題点を解決するためになされたものであり、積層型ＩＣパッケージを形成するにあたり、必要とされるＩＣチップのタイプの数を減少させる装置を提供することを目的とする。
また、本発明は、積層型ＩＣパッケージの中の、ある段のＩＣチップを選択するために、積層型ＩＣパッケージのＩＣチップに対して接続される選択用のボンディングワイヤを減少させる装置を提供することを目的とする。更にこれに関連して、本発明は、積層型ＩＣパッケージに含まれるＩＣチップの数をカウントする機能を備えた積層型ＩＣパッケージを提供することを目的とする。
発明の開示
上記の目的を達成するために、本発明は、ＩＣチップを複数段積層することによって形成された積層型ＩＣ装置であって、各段のＩＣチップに、当該ＩＣチップに情報の書き込み／読み出しを行うための入出力用デバイスと、前記積層型ＩＣ装置から当該ＩＣチップを選択するための選択用デバイスとが設けられており、前記選択用デバイスに信号が保持されているＩＣチップにおいてのみ前記入出力用デバイスを通じて当該ＩＣチップに情報の書き込み／読み出しを行うことができる、積層型ＩＣ装置において、各段のＩＣチップの前記選択用デバイスは、相隣り合う段の選択用デバイスと鎖状に接続されてシフトレジスタを形成し、それら選択用デバイスにトリガ信号が付与されたときにのみ自身が保持する信号を相隣り合う段の選択用デバイスに順次に伝達することを特徴としている。
また、本発明は、ＩＣチップを複数段上下に積層することによって形成された積層型ＩＣ装置であって、各段のＩＣチップに、当該ＩＣチップに情報の書き込み／読み出しを行うための入出力用デバイスと、前記積層型ＩＣ装置から当該ＩＣチップを選択するための選択用デバイスとが設けられており、前記選択用デバイスに信号が保持されているＩＣチップにおいてのみ前記入出力用デバイスを通じて当該ＩＣチップに情報の書き込み／読み出しを行うことができる、積層型ＩＣ装置において、各段のＩＣチップの前記選択用デバイスは、相隣り合う段の選択用デバイスと鎖状に接続されてシフトレジスタを形成し、それら選択用デバイスにトリガ信号が付与されたときにのみ自身が保持する信号を相隣り合う下方段の選択用デバイスに順次に伝達するものであり、前記積層型ＩＣ装置は更に、各段のＩＣチップに、前記積層型ＩＣ装置に含まれるＩＣチップの数をカウントするためのカウント用デバイスを有しており、各段のカウント用デバイスは、相隣り合う段のカウント用デバイスと鎖状に接続されてシフトレジスタを形成し、それらカウント用デバイスに前記トリガ信号が付与されたときにのみ自身が保持する信号を相隣り合う上方段のカウント用デバイスに順次に伝達するものであり、最下段から数えて奇数段目のＩＣチップのカウント用デバイスは、相隣り合う上方の偶数段目のＩＣチップの選択用デバイスと、相隣り合う下方の偶数段目のＩＣチップのカウント用デバイスとに、選択手段を介して接続されており、前記選択手段は、前記相隣り合う下方の偶数段目のＩＣチップのカウント用デバイスに信号が保持されている場合には、前記相隣り合う下方の偶数段目のＩＣチップのカウント用デバイスの信号を前記奇数段目のＩＣチップのカウント用デバイスに伝達し、前記相隣り合う下方の偶数段目のＩＣチップのカウント用デバイスに信号が保持されていない場合には、前記相隣り合う上方の偶数段目のＩＣチップの選択用デバイスの信号を当該奇数段目のＩＣチップのカウント用デバイスに伝達するようになっており、最上段のＩＣチップの選択用デバイスに入力された１つの入力信号によって当該最上段のＩＣチップのカウント用デバイスから出力される出力信号に基づいて、前記積層型ＩＣ装置に含まれるＩＣチップの数をカウントすることを特徴としている。
上記積層型ＩＣ装置において、前記積層型ＩＣ装置は、前記選択用デバイス、前記カウント用デバイス、及び前記選択手段を有する前記最下段から数えて奇数段目の第１のタイプのＩＣチップと、前記選択用デバイス及び前記カウント用デバイスを有する前記最下段から数えて偶数段目の第２のタイプのＩＣチップとを交互に積層することによって形成してもよい。
上記積層型ＩＣ装置において、前記選択手段は、前記相隣り合う下方の偶数段目のＩＣチップのカウント用デバイスと付勢手段とに接続されたフリップフロップデバイスと、該フリップフロップデバイスと前記相隣り合う上方の偶数段目のＩＣチップの選択用デバイスと、に接続されたセレクタとを備えており、前記フリップフロップデバイスは、前記相隣り合う下方の偶数段目のＩＣチップのカウント用デバイスに前記積層型ＩＣ装置の初期化後に信号が伝達されない限り前記付勢手段によって信号が保持されていない状態とされ、前記相隣り合う下方の偶数段目のＩＣチップのカウント用デバイスに前記初期化後に信号が一旦伝達された後は前記初期化が再び行われない限り信号が保持された状態とされるものであり、前記セレクタは、前記フリップフロップに信号が保持されている場合には、前記相隣り合う下方の偶数段目のＩＣチップのカウント用デバイスの信号を前記奇数段目のカウント用デバイスに伝達し、前記フリップフロップに信号が保持されていない場合には、前記相隣り合う上方の偶数段目のＩＣチップの選択用デバイスの信号を前記奇数段目のカウント用デバイスに伝達してもよい。
また、上記積層型ＩＣ装置において、最上段のＩＣチップの選択用デバイスに入力された１つのクロック信号によって当該最上段のＩＣチップの前記カウント用デバイスから出力される出力信号の数がｎ（ｎは整数）とすれば、それら出力信号の位相が３Φ×ｎ（Φはクロックの周期）である場合、積層型ＩＣ装置に含まれるＩＣチップの数はｎ×２個であり、それら出力信号の位相が３Φ×ｎ＋１の場合、積層型ＩＣ装置に含まれるＩＣチップの数はｎ×２＋１個として計算してもよい。
上記積層型ＩＣ装置において、前記積層型ＩＣ装置の初期化には、Φ×（積層型ＩＣ装置に含まれるＩＣチップの数）分のクロック周期が必要である。
また、上記積層型ＩＣ装置において、前記選択用デバイスは、相隣り合う段の選択用デバイスと遅延デバイスを介して千鳥状に接続されていてもよい。
発明を実施するための最良の形態
以下、添付図面を参照して、本発明を説明する。
１．装置構成
１−１．概観
図１に、本発明の好ましい実施形態による、積層型ＩＣパッケージの内部構造を概略斜視図で示す。この図は、特に、４個のＩＣチップ２ａ乃至２ｄを積層したＩＣパッケージ１を示しているが、積層され得るＩＣチップの数は勿論これに限定されるものではない。
ＩＣチップ２はダイステージ３上に積層される。各段のＩＣチップ２ａ乃至２ｄには、信号の伝達に用いる複数のＩ／Ｏパッド２２１〜２２９が設けてある。特に図１の例では、紙面に向かって左右側面には８個のＩ／Ｏパッドを、上下側面には１２個のＩ／Ｏパッドを、それぞれ設けるものとしている。但し、ＩＣチップの数と同様、これらの数も特に限定されるものではない。尚、特に図示していないが、これらの各Ｉ／Ｏパッドは、ＩＣパッケージ１の外部に露出したパッケージピンにそれぞれ接続されているものと考えてよい。
各段に設けられた複数のＩ／Ｏパッドの中、２個のＩ／Ｏパッドは、積層型ＩＣパッケージ１の中のある段のＩＣチップを選択するために使用される選択用デバイスである選択用Ｉ／Ｏパッド２２３とそれに関連するＩ／Ｏパッド２２１とであり、２個のＩ／Ｏパッドは、積層型ＩＣパッケージ１に含まれるＩＣチップの積層枚数のカウントするために使用されるカウント用デバイスであるカウント用Ｉ／Ｏパッド２２５とそれに関連するＩ／Ｏパッド２２７とであり、残りのＩ／Ｏパッドは、ＩＣチップに情報の書き込み／読み出しを行うために使用される入出力用デバイスである入出力用Ｉ／Ｏパッド２２９である。
選択用Ｉ／Ｏパッド２２３は、入力信号を入力したり、その入力信号を伝達するために使用され得るものであって、当該信号が保持されている選択用Ｉ／Ｏパッド２２３を有したＩＣチップにおいてのみ、入出力用Ｉ／Ｏパッド２２９を介して当該ＩＣチップに情報の書き込み／読み出しを行うことができることになる。また、カウント用Ｉ／Ｏパッド２２５は、出力信号を出力したり、その出力信号を伝達するために使用され得るものであって、これらカウント用Ｉ／Ｏパッド２２５を通じて出力される出力信号に基づいて積層型ＩＣパッケージ１に含まれるＩＣチップの数をカウントすることができる。尚、選択用Ｉ／Ｏパッド２２３、カウント用Ｉ／Ｏパッド２２５に関連するＩ／Ｏパッド２２１、２２７の働きについては後述する。
図１の例では、特に、選択用Ｉ／Ｏパッド２２３とそれに関連するＩ／Ｏパッド２２１、及び、カウント用Ｉ／Ｏパッド２２５とそれに関連するＩ／Ｏパッド２２７は全て、各段の紙面左側側面に設けるものとして示されている。更に言えば、各段の左側側面に設けられた８個のＩ／Ｏパッドの中、手前から４個目のＩ／Ｏパッドを選択用Ｉ／Ｏパッドに関連するＩ／Ｏパッド２２１、３個目を選択用Ｉ／Ｏパッド２２３、２個目をカウント用Ｉ／Ｏパッド２２５、最も手前のＩ／Ｏパッドをカウント用Ｉ／Ｏパッドに関連するＩ／Ｏパッド２２７と仮定して示されている。但し、これはあくまで仮定であって、これら４個の特殊なＩ／Ｏパッドを設ければ足り、いずれの側面のいずれのＩ／Ｏパッドをそのような特殊なＩ／Ｏパッドとしてもよい。
以下、説明の都合上、積層されたＩＣチップ２の中の最下段を第１段と呼び、上方に向かって、第２段、第３段、…と順次呼ぶことにする。本発明によれば、ボンディングワイヤ４は、最上段、即ち第４段のＩＣチップ２ｄのＩ／Ｏパッドのいずれかに対してのみ接続すれば足りる。更に言えば、第１段のＩＣチップ２ａ、第２段のＩＣチップ２ｂ、第３段のＩＣチップ２ｃのＩ／Ｏパッドに対しては、ボンディングワイヤを接続する必要はない。尚、図１では、図面簡略化のため、最上段のＩＣチップ２ｄのＩ／Ｏパッドの中の、特にＩＣチップ選択・カウント用Ｉ／Ｏパッド等が設けられた左側側面におけるボンディングワイヤ４の接続状態だけを示している。従って、この最上段のＩＣチップでは、残りの側面（即ち、右側側面、上下側面）のＩ／Ｏパッドについては、それら全てのＩ／Ｏパッドにボンディングワイヤが接続されている（接続され得る）と考えてよい。
更に、この図１の左側側面では、８個のＩ／Ｏパッドの中の６個のＩ／Ｏパッドに対してのみ、ボンディングワイヤ４を接続するものとしている。即ち、左側側面のＩ／Ｏパッドの中、選択用Ｉ／Ｏパッドに関連するＩ／Ｏパッド２２１と、カウント用Ｉ／Ｏパッド２２５、及び残り４個の入出力用Ｉ／Ｏパッド２２９に対してのみ、ボンディングワイヤ４ａ、４ｂ、４ｃがそれぞれ接続されるものとして示されている。尚、入出力用Ｉ／Ｏパッド２２９に対しては、それら全てのＩ／Ｏパッド２２９にボンディングワイヤが接続され得るが、もし不要であれば、つまり、所定の入出力用Ｉ／Ｏパッドに対しては情報の入出力を行う必要がなければ、それら所定の入出力用Ｉ／Ｏパッド２２９に対してはボンディングワイヤ４ｃを接続する必要はない。これに対し、選択用Ｉ／Ｏパッドに関連するＩ／Ｏパッド２２１と、カウント用Ｉ／Ｏパッド２２５の２つのＩ／Ｏパッドに対しては、必ずボンディングワイヤが接続されるものとする。
１−２．内部構造
図２に、図１のＩＩ−ＩＩ線概略断面図、即ち、ＩＣチップ選択・カウント用のＩ／Ｏパッド等が設けられた左側側面におけるＩＣパッケージの断面を示す。
Ｉ／Ｏパッド２２１、２２３、２２５、２２７、２２９は全て、導電性のスルーホールで形成されている。図２から明らかなように、入出力用のＩ／Ｏパッド２２９のスルーホールは、その上下方向において、相隣り合う段のＩＣチップの対応するＩ／Ｏパッドのスルーホールと、その両側で半田２１によって電気的に接続されているのに対し、選択用Ｉ／Ｏパッド２２３とカウント用Ｉ／Ｏパッド２２５のスルーホールはそれぞれ、それらに関連するＩ／Ｏパッド２２１、２２７を介して、相隣り合う段のＩＣチップの対応する選択用Ｉ／Ｏパッド２２３やカウント用Ｉ／Ｏパッド２２５のスルーホールと千鳥状に接続されている。
更に言えば、各段の入出力用Ｉ／Ｏパッド２２９は全て、それらの上下方向において、他段の入出力用Ｉ／Ｏパッド（但し、最上段のＩＣチップの入出力用Ｉ／Ｏパッドの上部ではボンディングワイヤ）と直接接続されているのに対し、各段の選択用Ｉ／Ｏパッド２２３は、その下段のＩ／Ｏパッド２２１を介して当該下段の選択用Ｉ／Ｏパッド２２３と千鳥状に接続され、また、各段のカウント用Ｉ／Ｏパッド２２５は、その上段のＩ／Ｏパッド２２７を介して他段のカウント用Ｉ／Ｏパッド２２５と千鳥状に接続されているだけである。
この結果、入出力用Ｉ／Ｏパッド２２９では、最上段のＩＣチップ２ｄのＩ／Ｏパッドに信号が伝達された場合には、その下方の全ての段の入出力用Ｉ／Ｏパッド２２９に同時期に信号が伝達されるのに対し、選択用Ｉ／Ｏパッド２２３では、最上段のＩＣチップ２ｄの選択用Ｉ／Ｏパッド２２３に信号が伝達された場合でも、その下方の全ての段の選択用Ｉ／Ｏパッド２２３に信号が同時期に流れてしまうことはなく、信号は基本的に、ある段の選択用Ｉ／Ｏパッド２２３によってのみ保持され、同様に、カウント用Ｉ／Ｏパッド２２５では、最下段のＩＣチップ２ａのカウント用Ｉ／Ｏパッド２２５に信号が伝達された場合でも、その上方の全ての段のカウント用Ｉ／Ｏパッド２２５に信号が同時期に流れてしまうことはなく、信号は基本的に、ある段のカウント用Ｉ／Ｏパッド２２５によってのみ保持される。尚、選択用Ｉ／Ｏパッド２２３における信号は、後述する方法で、下方に接続された選択用Ｉ／Ｏパッド２２３に順次に伝達されていき、一方、カウント用Ｉ／Ｏパッド２２５における信号は、後述する方法で、上方に接続されたカウント用Ｉ／Ｏパッド２２５に順次に伝達されることになる。
１−３．詳細
図３に、本発明の好ましい実施形態による、積層型ＩＣパッケージの配線図を示す。尚、この図３の積層型ＩＣパッケージでは、図１や図２の例と異なり、８個のＩＣチップが積層されているものとし、また、図面簡略化のため、ＩＣチップの選択やカウントに関連する４個の特殊なＩ／Ｏパッドのみ（図１、図２のＩ／Ｏパッド２２１、２２３、２２５、２２７に対応）を示し、入出力用Ｉ／Ｏパッドは省略して示している。但し、Ｉ／Ｏパッドの位置関係は図１、図２と同じものとして示している。
図３に示すように、本発明の積層型ＩＣパッケージ１には２つのタイプのＩＣチップが含まれる。便宜上、ここでは、これらをタイプＴ１、タイプＴ２と呼んで区別する。本発明の積層型ＩＣパッケージ１は、これら２タイプのＩＣチップを交互に積層することによって形成されている。本発明の積層型ＩＣパッケージ１を形成するには、これら２つのタイプのＩＣチップを用いれば十分である。但し、説明の都合上、タイプＴ１のＩＣチップは、最下段から数えて奇数段目、即ち、最下段（第１段）、第３段、第５段等のＩＣチップに用い、タイプＴ２のＩＣチップは、最下段から数えて偶数段目、即ち、第２段、第４段、第６段．．．等のＩＣチップに用いるものとする。
＜Ｉ／Ｏパッドのタイプ＞
図面から明らかなように、タイプＴ１のＩＣチップは、３タイプのＩ／Ｏパッドで、タイプＴ２のＩＣチップは、２タイプのＩ／Ｏパッドで、それぞれ構成されている。便宜上、ここでは、各タイプのＩ／ＯパッドにＡ、Ｂ、Ｗの記号を用い、特に、ＡタイプのＩ／Ｏパッドを「Ｉ／ＯパッドＡ」、ＢタイプのＩ／Ｏパッドを「Ｉ／ＯパッドＢ」、ＷタイプのＩ／Ｏパッドを「Ｉ／ＯパッドＷ」と呼んで区別する。
Ｉ／ＯパッドＡは、例えばリップルキャリレジスタのようなシフトレジスタとして使用され得るものであり、他段のＩ／ＯパッドＡと鎖状に接続されて、それら他段のＩ／ＯパッドＡとともにレジスタのチェーン、即ちリップルキャリレジスタを形成し得るものである。各Ｉ／ＯパッドＡは、例えば、自身が信号を保持している場合であっても、伝達を指示するトリガ信号が自身に付与されない限りはその信号を保持し、トリガ信号が自身に付与されたときはその信号を出力する、つまり、その信号を他段のＩ／ＯパッドＡに伝達する。一方、自身が信号を保持していないが自身の入力側に信号が存在する場合には、トリガ信号が自身に付与されたときにその信号を取り込んで保持する。明らかなように、このようなＩ／ＯパッドＡを鎖状に接続してリップルキャリレジスタを形成することにより、それらＩ／ＯパッドＡの間で信号を順次に伝達することが可能である。このＩ／ＯパッドＡは、上述した選択用Ｉ／Ｏパッド（図１、図２の２２３）として、あるいは、カウント用Ｉ／Ｏパッド（図１、図２の２２５）として使用されるものである。
Ｉ／ＯパッドＢは、Ｉ／ＯパッドＡの間に配置されることによって、それらＩ／ＯパッドＡが直接的に接続されることを防ぎ、これにより、それらＩ／ＯパッドＡの全てに一時に信号が伝達されるのを防止するもの、つまり、信号を遅延させる働きをする遅延デバイスとして機能するものである。但し、電気的には導線と同じような働きをする、つまり、電気はそのままＩ／ＯパッドＡに伝達し得る。当業者には明らかなように、Ｉ／ＯパッドＢは特殊な働きを有するものではなく、通常のＩ／Ｏパッドをそのまま用いることができる。このＩ／ＯパッドＢは、上述した選択用Ｉ／Ｏパッドに関連するＩ／Ｏパッド（図１、図２の２２１）として、あるいは、カウント用Ｉ／Ｏパッドに関連するＩ／Ｏパッド（図１、図２の偶数段のＩＣチップにおける２２７）として使用されるものである。
Ｉ／ＯパッドＷは、セット／リセット・フリップフロップとして使用することができるＩ／Ｏパッドである。つまり、このＩ／ＯパッドＷは、反対の状態の入力がない限り、信号を保持した状態、あるいは、信号を保持しない状態のいずれかを保つ。更に言えば、ＩＣパッケージの初期化後に一旦信号を保持した後は、再び初期化されない限りその信号を維持する。このＩ／ＯパッドＷは、上述したカウント用Ｉ／Ｏパッドに関連するＩ／Ｏパッド（図１、図２の奇数段のＩＣチップにおける２２７）として使用されるものである。
＜タイプＴ１のＩＣチップの構成＞
タイプＴ１のＩＣチップは、４個のＩ／Ｏパッドと１個のセレクタで構成される。４個のＩ／Ｏパッドの中の、２個のＩ／ＯパッドはＩ／ＯパッドＡであり、１個のＩ／ＯパッドはＩ／ＯパッドＢであり、１個のＩ／ＯパッドはＩ／ＯパッドＷである。ここでは、特に左側のＩ／ＯパッドＡは選択用Ｉ／Ｏパッドとして、右側のＩ／ＯパッドＡはカウント用Ｉ／Ｏパッドとして、更に、Ｉ／ＯパッドＢは選択用Ｉ／Ｏパッドに関連する遅延用Ｉ／Ｏパッドとして、Ｉ／ＯパッドＷは、カウント用Ｉ／Ｏパッドに関連するフリップ・フロップ用Ｉ／Ｏパッドとして働く。尚、Ｉ／ＯパッドＷは、以下の記述から明らかなように、セクレタと協働して選択手段として機能するものである。
このタイプＴ１のＩＣチップ（例えば、第７段のＩＣチップ）では、遅延用Ｉ／ＯパッドＢが選択用Ｉ／ＯパッドＡとセレクタに接続されており、更に、Ｉ／ＯパッドＷはセクレタに接続されている。尚、Ｉ／ＯパッドＷは、付勢手段、例えば抵抗を介してグランドにも接続されていることから、積層型ＩＣ装置の初期化時（後述する）には、信号が保持されていない状態とされている。
また、タイプＴ１のＩＣチップでは、積層型ＩＣ装置の形成時、ここでは、相隣り合う下方段のタイプＴ２のＩＣチップ（例えば、上の例で言えば第６段のＩＣチップ）と接続される際に、選択用Ｉ／ＯパッドＡが、その相隣り合う下方段の選択用Ｉ／ＯパッドＡに当該下方段の遅延用Ｉ／ＯパッドＢを介して接続されることによって、鎖状のリップルキャリレジスタを形成することから、選択用Ｉ／ＯパッドＡは、トリガ信号が付与されたときに自身が保持する信号を相隣り合う下方段の選択用Ｉ／ＯパッドＡに順次に伝達し得る。
更に、タイプＴ１のＩＣチップでは、相隣り合う上方段のタイプＴ２のＩＣチップ（例えば、上の例で言えば第８段のＩＣチップ）と接続される際に、カウント用Ｉ／ＯパッドＡが、その相隣り合う上方段のカウント用Ｉ／ＯパッドＡに当該上方段の遅延用デバイスを介して接続されることによって、鎖状のリップルキャリレジスタを形成することから、カウント用Ｉ／ＯパッドＡは、トリガ信号が付与されたときに自身が保持する信号を相隣り合う上方段のカウント用Ｉ／ＯパッドＡに順次に伝達し得る。同様に、遅延用Ｉ／ＯパッドＢが、その相隣り合う上方段の選択用Ｉ／ＯパッドＡに接続されることから、この遅延用Ｉ／ＯパッドＢに接続されたセレクタには、この相隣り合う上方段の選択用Ｉ／ＯパッドＡからの信号も伝達され得る。
更に、このタイプＴ１のＩＣチップでは、相隣り合う下方段のタイプＴ２のＩＣチップと接続される際に、最下段のＩＣチップを除き、カウント用Ｉ／ＯパッドＡが、その相隣り合う下方段のＩＣチップのカウント用Ｉ／ＯパッドＡとセレクタ及びＩ／ＯパッドＷを介して接続されることから、カウント用Ｉ／ＯパッドＡは、Ｉ／ＯパッドＷとセレクタとの協働作用によって、相隣り合う上方段の選択用Ｉ／ＯパッドＡ、若しくは、相隣り合う下方段のカウント用Ｉ／ＯパッドＡのいずれかから信号を受信し得る。この点について更に説明すると、セレクタは、Ｉ／ＯパッドＷに信号が保持されている場合には、相隣り合う下方段のカウント用Ｉ／ＯパッドＡからの信号を選択する、つまり、その下方段のカウント用Ｉ／ＯパッドＡからの信号をカウント用Ｉ／ＯパッドＡに伝達し、一方、Ｉ／ＯパッドＷに信号が保持されていない場合には、相隣り合う上方段の選択用Ｉ／ＯパッドＡからの信号を選択する、つまり、その上方段の選択用Ｉ／ＯパッドＡからの信号をカウント用Ｉ／ＯパッドＡに伝達する。尚、Ｉ／ＯパッドＷは、上述したように、抵抗を介してグランドに接続されていることから、積層型ＩＣ装置の初期化時には、信号が保持されていない状態とされているが、下方段のカウント用Ｉ／ＯパッドＡに信号が保持されたときには信号が保持された状態とされ、信号が一旦保持された後は、積層型ＩＣ装置が初期化されない限り信号が保持される。
＜タイプＴ２のＩＣチップの構成＞
タイプＴ２のＩＣチップは、４個のＩ／Ｏパッドで構成される。これら４個のＩ／Ｏパッドの中の、２個のＩ／ＯパッドはＩ／ＯパッドＡであり、残り２個のＩ／ＯパッドはＩ／ＯパッドＢである。ここで、左側のＩ／ＯパッドＡは選択用Ｉ／Ｏパッドとして、右側のＩ／ＯパッドＡはカウント用Ｉ／Ｏパッドとして、更に、左側のＩ／ＯパッドＢは選択用Ｉ／Ｏパッドに関連する遅延用Ｉ／Ｏパッドとして、右側のＩ／ＯパッドＢはカウント用Ｉ／Ｏパッドに関連する遅延用Ｉ／Ｏパッドとして機能するものである。
このタイプＴ２のＩＣチップ（例えば、第６段のＩＣチップ）では、遅延用Ｉ／ＯパッドＢが選択用Ｉ／ＯパッドＡに接続されている。
更に、タイプＴ２のＩＣチップでは、積層型ＩＣ装置の形成時、ここでは、相隣り合う下方段のタイプＴ１のＩＣチップ（例えば、上の例で言えば第５段のＩＣチップ）と接続される際に、選択用Ｉ／ＯパッドＡが、その相隣り合う下方段の選択用Ｉ／ＯパッドＡに当該下方段の遅延用Ｉ／ＯパッドＢを介して接続されることにより、鎖状のリップルキャリレジスタを形成することから、選択用Ｉ／ＯパッドＡは、トリガ信号が付与されたときに自身が保持する信号を相隣り合う下方段の選択用Ｉ／ＯパッドＡに順次に伝達し得る。
また、タイプＴ２のＩＣチップでは、相隣り合う上方段のタイプＴ１のＩＣチップ（例えば、上の例で言えば第７段のＩＣチップ）と接続される際に、カウント用Ｉ／ＯパッドＡが、その相隣り合う上方段のカウント用Ｉ／ＯパッドＡに当該上方段のセレクタを介して接続されることにより、鎖状のリップルキャリレジスタを形成することから、カウント用Ｉ／ＯパッドＡは、トリガ信号が付与されたときに自身が保持する信号を相隣り合う上方段のカウント用Ｉ／ＯパッドＡに順次に伝達し得る。
２．動作の説明
上の図３とともに図４を参照して、本発明の積層型ＩＣパッケージの動作を説明する。図４は、特に、Ｉ／ＯパッドＡに現れる信号を図示したタイミングチャートである。尚、便宜上、ここでは、Ｉ／Ｏパッドを区別するための上述した「Ａ」、「Ｂ」、「Ｗ」等の記号に加え、更に、第１段、第２段等のＩＣチップの段数を「１」、「２」…等の数字で、左側の選択用Ｉ／Ｏパッドを「Ｌ」、右側のカウント用Ｉ／Ｏパッドを「Ｒ」で表すこととする。
これらの記号を用いて、最下段、即ち第１段の選択用Ｉ／ＯパッドＡを「Ａ−Ｌ１」、第１段の選択用Ｉ／ＯパッドＢを「Ｂ−Ｌ１」、また、第２段の選択用Ｉ／ＯパッドＡを「Ａ−Ｌ２」、第１段の選択用Ｉ／ＯパッドＢを「Ｂ−Ｌ２」、更に、第１段のＩＣチップカウントのＩ／ＯパッドＡを「Ａ−Ｒ１」、第１段のカウント用Ｉ／ＯパッドＢを「Ｂ−Ｒ１」、また、第２段のカウント用Ｉ／ＯパッドＡを「Ａ−Ｒ２」、第１段の選択用Ｉ／ＯパッドＢを「Ｂ−Ｒ２」、第１段のフリップ・フロップ用Ｉ／ＯパッドＷを「Ｗ−Ｒ１」等と表し、以下に動作を説明する。尚、これらの記号を用いた場合、図４は、選択用Ｉ／ＯパッドＡ−Ｌ１乃至Ａ−Ｌ８と、カウント用Ｉ／ＯパッドＡ−Ｒ１乃至Ａ−Ｒ８のタイミングチャートを示すものということができる。
説明の都合上、以下の説明では、本発明のＩＣパッケージ１はクロック信号に従って動作するものとし、また、各Ｉ／ＯパッドＡ−Ｌ１乃至Ａ−Ｌ８やＩ／ＯパッドＡ−Ｒ１乃至Ａ−Ｒ８に入力されるトリガ信号として、ここでは、このクロック信号が用いられるものとするが、勿論、これに限られるものではない。
２−１．ＩＣチップの選択
ＩＣチップの選択には、左側（Ｌ）のＩ／Ｏパッド、即ち、選択用Ｉ／Ｏパッド、即ちＩ／ＯパッドＡ−Ｌ１乃至Ａ−Ｌ８と、それに関連するＩ／Ｏパッド、即ちＩ／ＯパッドＢ−Ｌ１乃至Ｂ−Ｌ８が使用される。尚、ＩＣチップ選択動作のための入力信号（Ｉｎ）は、Ｉ／ＯパッドＢ−Ｌ８に対して行われ、一方、その出力信号は、各段の選択用Ｉ／ＯパッドＡ−Ｌ１や遅延用Ｂ−Ｌ１等から、その段の各入出力用のＩ／Ｏパッドに対して出力されるものとする（図示されていない）。尚、このＩＣチップの選択動作では、入力信号は、選択用Ｉ／Ｏパッドのリップルキャリチェーンの働きによって、Ａ−Ｌ８からＡ−Ｌ７へ、．．．といった具合に順次に下方に向かって伝達されるとイメージするとよい。
先ず、最初のクロック信号によりＩＣパッケージ１が初期化される。
２つ目のクロック信号により、ＩＣパッケージ１に入力信号が付与される、つまり、遅延用Ｉ／ＯパッドＢ−Ｌ８に接続されたボンディングワイヤ（図１、図２中の４ａがこれに対応する）を通じて、この遅延用Ｉ／ＯパッドＢ−Ｌ８に信号が付与される。このとき、遅延用Ｉ／ＯパッドＢ−Ｌ８はそのまま信号を選択用Ｉ／ＯパッドＡ−Ｌ８に付与するが、これと同時に、この選択用Ｉ／ＯパッドＡ−Ｌ８にトリガ信号が入力されることから、Ｉ／ＯパッドＡ−Ｌ８は入力側の信号を自身に取り込んで保持する。この結果、第８段の選択用Ｉ／ＯパッドＡ−Ｌ８や遅延用Ｉ／ＯパッドＢ−Ｌ８から、その段の各入出力用のＩ／Ｏパッドに対して出力信号が発生される。尚、トリガ信号は、Ｉ／ＯパッドＡの全てに同時期に付与されるものとする。即ち、選択用Ｉ／ＯパッドＡ−Ｌ８にトリガ信号が付与されるときは、それ以外の他のＩ／ＯパッドＡ、即ち、選択用Ｉ／ＯパッドＡ−Ｌ２乃至Ａ−Ｌ７や、カウント用Ｉ／ＯパッドＡ−Ｌ１乃至Ａ−Ｌ８に対しても同時期にトリガ信号が付与されるものとする（以下同様）。
３つ目のクロック信号により、選択用Ｉ／ＯパッドＡ−Ｌ８やＡ−Ｌ７にトリガ信号が入力され、この結果、選択用Ｉ／ＯパッドＡ−Ｌ８から信号が出力され、この出力された信号は遅延用Ｉ／ＯパッドＢ−Ｌ７を通じて選択用Ｉ／ＯパッドＡ−Ｌ７に伝達される。この結果、第７段の選択用Ｉ／ＯパッドＡ−Ｌ７や遅延用Ｉ／ＯパッドＢ−Ｌ７から、その段の各入出力用のＩ／Ｏパッドに対して出力信号が発生される。
４つ目のクロック信号により、選択用Ｉ／ＯパッドＡ−Ｌ７やＡ−Ｌ６にトリガ信号が入力され、この結果、選択用Ｉ／ＯパッドＡ−Ｌ７から信号が出力され、この出力された信号は遅延用Ｉ／ＯパッドＢ−Ｌ６を通じて選択用Ｉ／ＯパッドＡ−Ｌ６に伝達される。この結果、第６段の選択用Ｉ／ＯパッドＡ−Ｌ６や遅延用Ｉ／ＯパッドＢ−Ｌ６から、その段の各入出力用のＩ／Ｏパッドに対して出力信号が発生される。
以下、同様の動作が繰り返される。
図５に、特にタイプＴ２における、本発明による選択用Ｉ／Ｏパッド５、この選択用Ｉ／Ｏパッドに関連する遅延用Ｉ／Ｏパッド６、カウント用Ｉ／Ｏパッド７、このカウント用Ｉ／Ｏパッドに関連する遅延用Ｉ／Ｏパッド８と、通常の入出力用Ｉ／Ｏパッド９との関係をブロック形式で簡略的に示す。ここで、Ｉ／Ｏパッドの構成について簡単に説明を加える。この図から明らかなように、各Ｉ／Ｏパッドは、ボンディングワイヤや半田等を通じて信号が実際に伝達されるパッド部９１と、その信号を保持するためのバッファ（Ｂｕｆ）部９３から成っており、入出力用Ｉ／Ｏパッド９は更に、バッファ部９３への信号の伝達を可能とするイネイブル部９５を有する。入出力用Ｉ／Ｏパッド９は、このイネイブル部９５に信号が付与されているときにのみ、そのパッド部９１の信号をバッファ部９３に保持するものである。尚、この図５では、Ｉ／Ｏパッドの位置関係は図４と同じものとして示しており、また、図面簡略化のため、入出力用Ｉ／Ｏパッド９は２つだけしか示していない。
図５のブロック図に示されているように、各段の選択用Ｉ／Ｏパッド５及びそれに関連する遅延用Ｉ／Ｏパッド６からの出力信号は、図示の配線を通じて各入出力用Ｉ／Ｏパッド９のイネイブル部９５に付与される。この結果、各入出力用Ｉ／Ｏパッド９はイネイブルされ、その入出力用Ｉ／Ｏパッド９は、自身への信号の入出力、即ち、情報の書き込み／読み出しを可能とする。このように、選択用Ｉ／Ｏパッド５及びそれに関連する遅延用Ｉ／Ｏパッド６からの出力信号は、ＩＣチップ選択のために使用され得る。尚、カウント用Ｉ／Ｏパッド７、このカウント用Ｉ／Ｏパッドに関連する遅延用Ｉ／Ｏパッド８からの信号は特にＩＣチップの選択とは無関係である。
２−２．ＩＣチップの積層枚数のカウント
本発明のＩＣパッケージには、任意の数のＩＣチップが含まれることから、これらのＩＣチップを選択するには、そのＩＣパッケージに含まれるＩＣチップの積層枚数を確認する必要がある。
ＩＣチップの積層枚数のカウントには、ＩＣチップの選択のために用いたＩ／Ｏパッドに加えて更に、右側（Ｒ）のＩ／Ｏパッド、即ち、カウント用Ｉ／Ｏパッド、即ちＩ／ＯパッドＡ−Ｒ１乃至Ａ−Ｒ８、それに関連するＩ／Ｏパッド、即ちＩ／ＯパッドＢ−Ｒ２、Ｂ−Ｒ４、Ｂ−Ｒ６、Ｂ−Ｒ８、更に、フリップ・フロップ用Ｉ／Ｏパッド、即ちＩ／ＯパッドＷ−Ｒ１、Ｗ−Ｒ３、Ｗ−Ｒ５、Ｗ−Ｒ７、更に、セレクタＳ１乃至Ｓ４が使用される。尚、ＩＣチップのカウントは、ＩＣチップの選択動作に関連して行われるものであって、これと独立に作用するものではない。このＩＣチップカウント動作のための入力信号（Ｉｎ）としては、ＩＣチップの選択動作のための入力信号が使用され、一方、その出力信号（ＯＵＴ）は、カウント用Ｉ／ＯパッドＡ−Ｒ８から得られる。後に詳述するように、このＩ／ＯパッドＡ−Ｒ８から得られた出力信号に基づいて、積層枚数がカウントされることになる。尚、このＩＣチップのカウント動作では、入力信号は、選択用Ｉ／ＯパッドＡ−Ｌ８から選択用Ｉ／ＯパッドＡ−Ｌ７へ、．．．といった具合に順次に下方に向かって伝達されると同時に、これらの選択用Ｉ／Ｏパッドの中、選択用Ｉ／ＯパッドＡ−Ｌ７、Ａ−Ｌ５、Ａ−Ｌ３、Ａ−Ｌ１における信号によって同段のカウント用Ｉ／ＯパッドＡ−Ｒ７、Ａ−Ｒ５、Ａ−Ｒ３、Ａ−Ｒ１に信号が生じ、これらカウント用Ｉ／Ｏパッドに生じた信号は、カウント用Ｉ／Ｏパッドのリップルキャリチェーンの働きによって、Ａ−Ｒ１からＡ−Ｒ２へ、．．．といった具合に順次に上方に向かって伝達されるとイメージするとよい。
先ず、最初のクロック信号によりＩＣパッケージ１が初期化される。
２つ目のクロック信号により、ＩＣパッケージ１に入力信号が付与される、つまり、遅延用Ｉ／ＯパッドＢ−Ｌ８に接続されたボンディングワイヤ（図１、図２中の４ａがこれに対応する）を通じて、この遅延用Ｉ／ＯパッドＢ−Ｌ８に信号が付与される。このとき、遅延用Ｉ／ＯパッドＢ−Ｌ８はそのまま信号を選択用Ｉ／ＯパッドＡ−Ｌ８に付与するが、これと同時に、この選択用Ｉ／ＯパッドＡ−Ｌ８にトリガ信号が入力されることから、Ｉ／ＯパッドＡ−Ｌ８は入力側の信号を自身に取り込んで保持する。
３つ目のクロック信号により、選択用Ｉ／ＯパッドＡ−Ｌ８やＡ−Ｌ７にトリガ信号が入力され、この結果、選択用Ｉ／ＯパッドＡ−Ｌ８の信号が、遅延用Ｉ／ＯパッドＢ−Ｌ７を介して選択用Ｉ／ＯパッドＡ−Ｌ７に伝達される。更にこれと同時に、選択用Ｉ／ＯパッドＡ−Ｌ８の信号は、遅延用Ｉ／ＯパッドＢ−Ｌ７を通じて、セレクタＳ１に付与される。このとき、Ｉ／ＯパッドＷ−Ｒ７は信号を保持していないことから、セレクタＳ１は、選択用Ｉ／ＯパッドＡ−Ｌ８の信号を選択する、つまり、カウント用Ｉ／ＯパッドＡ−Ｒ７に信号を与える。この結果、３つ目のクロック信号によって、Ｉ／ＯパッドＡ−Ｒ７に信号が保持される。
４つ目のクロック信号により、Ｉ／ＯパッドＡ−Ｌ７やＡ−Ｌ６に加えてＡ−Ｒ８やＡ−Ｒ７にトリガ信号が入力され、この結果、選択用Ｉ／Ｏパッドでは、選択用Ｉ／ＯパッドＡ−Ｌ７の信号が遅延用Ｉ／ＯパッドＢ−Ｌ６を介して選択用Ｉ／ＯパッドＡ−Ｌ６に伝達され、一方、カウント用Ｉ／Ｏパッドでは、カウント用Ｉ／ＯパッドＡ−Ｒ７の信号が遅延用Ｉ／ＯパッドＢ−Ｒ８を介してカウント用Ｉ／ＯパッドＡ−Ｒ８に伝達される。この結果、Ｉ／ＯパッドＡ−Ｒ８に信号が保持され、これに接続されたボンディングワイヤ（図１、図２中の４ｂがこれに対応する）に信号が発生することになる。
次いで、５つ目のクロック信号により、選択用Ｉ／Ｏパッドでは、選択用Ｉ／ＯパッドＡ−Ｌ６の信号が遅延用Ｉ／ＯパッドＢ−Ｌ５を介して選択用Ｉ／ＯパッドＡ−Ｌ５に伝達され、一方、カウント用Ｉ／Ｏパッドでは、この信号が遅延用Ｉ／ＯパッドＢ−Ｌ５を介してカウント用Ｉ／ＯパッドＡ−Ｒ５に伝達される。このときのセレクタＳ２の働きは、３つ目のクロック信号の説明で述べたものと同様である。
６つ目のクロック信号により、選択用Ｉ／Ｏパッドでは、選択用Ｉ／ＯパッドＡ−Ｌ５の信号が遅延用Ｉ／ＯパッドＢ−Ｌ４を介して選択用Ｉ／ＯパッドＡ−Ｌ４に伝達され、一方、カウント用Ｉ／Ｏパッドでは、カウント用Ｉ／ＯパッドＡ−Ｒ５に保持された信号が遅延用Ｉ／ＯパッドＢ−Ｒ６を介してカウント用Ｉ／ＯパッドＡ−Ｒ６に伝達される。この結果、Ｉ／ＯパッドＡ−Ｒ６に信号が保持される。
７つ目のクロック信号により、選択用Ｉ／Ｏパッドでは、選択用Ｉ／ＯパッドＡ−Ｌ４から出力された信号が選択用Ｉ／ＯパッドＡ−Ｌ３に伝達される。一方、カウント用Ｉ／Ｏパッドでは、先ず、セレクタＳ３の働きによって、選択用Ｉ／ＯパッドＡ−Ｌ４の信号が遅延用Ｉ／ＯパッドＢ−Ｌ３を介してカウント用Ｉ／ＯパッドＡ−Ｒ３に伝達され、更に、カウント用Ｉ／ＯパッドＡ−Ｒ６に保持された信号が、セレクタＳ１の働きによって、カウント用Ｉ／ＯパッドＡ−Ｒ７に伝達される。なぜなら、この場合には、カウント用Ｉ／ＯパッドＡ−Ｒ６に保持された信号によって、Ｉ／ＯパッドＷ−Ｒ７に信号が保持された状態とされ、この結果、セレクタＳ１によって、カウント用Ｉ／ＯパッドＡ−Ｒ６からの信号が選択されるからである。
８つ目のクロック信号により、選択用Ｉ／Ｏパッドでは、選択用Ｉ／ＯパッドＩ／ＯパッドＡ−Ｌ３の信号が選択用Ｉ／ＯパッドＡ−Ｌ２に伝達される。一方、カウント用Ｉ／Ｏパッドでは、カウント用Ｉ／ＯパッドＡ−Ｒ３の信号が遅延用Ｉ／ＯパッドＢ−Ｒ４を介してカウント用Ｉ／ＯパッドＡ−Ｒ４に伝達され、また、カウント用Ｉ／ＯパッドＡ−Ｒ７の信号がカウント用Ｉ／ＯパッドＡ−Ｒ８に伝達され、したがって、ボンディングワイヤ（図１、図２中の４ｂがこれに対応する）に出力される。
更に、９つ目のクロック信号により、選択用Ｉ／Ｏパッドでは、選択用Ｉ／ＯパッドＡ−Ｌ２の信号が選択用Ｉ／ＯパッドＡ−Ｌ１に伝達され、一方、カウント用Ｉ／Ｏパッドでは、選択用Ｉ／ＯパッドＡ−Ｒ２の信号が、セレクタＳ４の働きによってカウント用Ｉ／ＯパッドＡ−Ｒ１に伝達され、また、セレクタＳ２の働きによって、カウント用Ｉ／ＯパッドＡ−Ｒ４の信号がカウント用Ｉ／ＯパッドＡ−Ｒ５に伝達される。
以下、同様の動作が繰り返される。
このようにして順次に信号が伝達されることにより、図４に示すような信号が各Ｉ／Ｏパッドに現れるが、ＩＣチップの積層枚数のカウント時には、特にＩ／ＯパッドＡ−Ｒ８の出力信号にのみ注目すればよい。
ＩＣチップの積層枚数は、１つのクロック信号が、最上段の遅延用Ｉ／ＯパッドＢ−Ｌ８（若しくは選択用Ｉ／ＯパッドＡ−Ｌ８）に入力されてから、最上段のカウント用Ｉ／ＯパッドＡ−Ｒ８（若しくは遅延用Ｉ／ＯパッドＢ−Ｒ８）に出力された信号（パルス）をカウントすることにより、及び、このカウント用Ｉ／ＯパッドＡ−Ｒ８に出力された信号の位相を検出することによってカウントすることができる。
ここで、積層枚数の計算法は、積層枚数が偶数の場合と奇数の場合とで異なる。積層枚数が偶数か奇数かは、カウント用Ｉ／ＯパッドＡ−Ｒ８から出力される信号の位相によって判断することができる。図３、４及び図６、７を参照すれば明らかなように、１つのクロック信号によってカウント用Ｉ／ＯパッドＡ−Ｒ８（若しくは遅延用Ｉ／ＯパッドＢ−Ｒ８）に出力された信号（パルス）の数をｎ（ｎは整数）とし、また、クロックの周期をΦとすれば、積層枚数が偶数の場合、信号の位相は３Φ×ｎとなり、一方、積層枚数が奇数の場合、信号の位相は３Φ×ｎ＋１となる。更に、積層枚数が偶数の場合、積層枚数はｎ×２、例えば図３の例で言えば４×２＝８として計算することができ、一方、積層枚数が偶数の場合、積層枚数はｎ×２＋１、例えば図４の例でいえば３×２＋１＝７として計算することができる。この計算式、あるいは位相関係を用いて、ＩＣパッケージに含まれる積層枚数を容易にカウントすることができる。
２−３．初期化
上の動作説明からも明らかなように、ＩＣパッケージを初期化するためには、入力信号を遅延用Ｉ／ＯパッドＢ−Ｌ８に加えるとともに、所定数のクロック周期だけ待てばよい。より具体的には、Φ×積層枚数（ＩＣパッケージに積層されたＩＣチップの数）分のクロック周期が必要である。
３．発明の効果
本発明によれば、積層型ＩＣパッケージを形成するにあたり、必要とされるＩＣチップのタイプを２つのタイプとすることができる。また、本発明によれば、積層型ＩＣパッケージの中の、ある段のＩＣチップを選択するために、積層型ＩＣパッケージのＩＣチップに対して接続される選択用のボンディングワイヤを２つのみとすることができる。
【図面の簡単な説明】
図１は、本発明の好ましい実施形態による積層型ＩＣパッケージの内部構造を示す概略斜視図である。
図２は、図１のＩＩ−ＩＩ線の概略断面図である。
図３は、本発明の好ましい実施形態による積層型ＩＣパッケージの配線図である。
図４は、Ｉ／ＯパッドＡに現れる信号を図示したタイミングチャートである。
図５は、本発明による入出力用Ｉ／Ｏパッドの選択原理をブロック形式で示す図である。
【図１】
2003103047.tif 000003
【図２】
2003103047.tif 000004
【図３】
2003103047.tif 000005
【図４】
2003103047.tif 000006
【図５】
2003103047.tif 000007
【国際調査報告】
2003103047.tif 000008
2003103047.tif 000009
2003103047.tif 000010
2003103047.tif 000011