【事件の表示】
　特願２００７−　４６３３０「パルス信号生成回路」拒絶査定不服審判事件〔平成１９年　６月　７日出願公開、特開２００７−１４０５６９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯・原査定の拒絶の理由
特許出願：　平成１９年２月２６日
（特願２００３−１６１９７９号（出願日：平成１５年６月６日，以下「原出願」という。）の分割）
拒絶理由通知：平成２２年９月２７日（発送日：同年１０月５日）
手続補正：　平成２２年１２月１日 
拒絶査定：　平成２３年９月２６日（送達日：同年１０月４日）
拒絶査定不服審判の請求：　平成２３年１２月２８日 
手続補正：　平成２３年１２月２８日（以下「本件補正」という。）
前置報告：　平成２４年９月４日
審尋：　　　平成２４年１０月１０日（発送日：同年１０月１６日）
回答書：　　平成２４年１２月１７日
　　　
　そして、原査定の拒絶の理由２は、本願の特許請求の範囲に記載の各発明は、原出願の出願前に国内又は外国において頒布された刊行物である特開平１−２０９４９３号公報（発明の名称：自発光型表示装置、出願人：デイクシー株式会社、公開日：平成１年８月２３日、以下「引用例１」という。）に記載された発明に基づいて当業者が容易に発明をすることができた、というものである。
　
　
第２．本願発明
　本願の請求項１ないし５に係る発明は、本件補正によって補正された特許請求の範囲、及び明細書、図面の記載からみて、その特許請求の範囲の請求項１ないし５に記載された事項により特定されるとおりのものと認められるところ、その請求項１に係る発明は次のとおりである。 
　
「パルス信号の到来に応答して、表示素子をパルス幅変調方式で駆動するための出力パルス信号の論理レベルを制御するパルス信号生成回路であって、
　所定の期間の間に供給される複数のパルス信号を含むパルス列であって、各々のパルス信号の位置がパルス幅変調のパルス幅に対応する、パルス列を受ける第１の入力端子と、
　上記パルス列の中のパルス信号を指定するためのパルス指定信号であって、その値が上記パルス列の中のパルス信号の順位に対応する、パルス指定信号を受ける第２の入力端子と、
　上記パルス指定信号を初期化信号に応答して保持するパルス指定信号保持回路と、
　上記初期化信号に応答してカウント値が所定の値にリセットされ、パルス信号の入力に応じて上記カウント値をカウントアップ又はカウントダウンする計数回路と、
　上記パルス指定信号保持回路に保持されたパルス指定信号の値と上記計数回路のカウント値とを比較する比較回路と、
　上記比較回路から出力される比較結果信号に応答して出力パルス信号の論理レベルを制御するパルス信号出力回路と、
　を有する、パルス信号生成回路。」（以下「本願発明」という。）
　
　
第３．引用例記載の事項・引用発明
　これに対して、引用例１には、自発光型表示装置（発明の名称）に関し、次の事項（ａ）〜（ｂ）が図面とともに記載されている。
　
（ａ）「〔産業上の利用分野〕
本発明はプラズマ表示装置、エレクトロルミネッセンス表示装置、エレクトロケミカル表示装置、螢光表示管、発光ダイオード表示装置等の自発光型表示装置に関する。」（第１頁左欄第１５行〜第１９行）
　
（ｂ）「次に、このプラズマ表示パネル（１）を駆動する駆動回路（２０）について説明する。・・・
　次に、アノード側の回路について説明する。
（７）は、６４０バイト（＝６４０×４ビツト）のシリアルイン・パラレルアウトのシフトレジスタである。このシフトレジスタ（７）には、入力端子（８）から、４ビツト、即ち１６階調の表示レベルを有する表示データＤＴが供給されると共に、入力端子（９）から、２１ＭＨｚのドツトクロックＤＣＫから成るデータシフトクロックＤＳＣＫが供給され、このクロックＤＳＣＫによって、表示データＤＴがシフトされる。
シフトレジスタ（７）からの６４０×４ビツトの並列データは、ラッチ回路（１０）に供給されて、入力端子（１１）からのラッチクロック（水平同期信号）ＬＣＫによって、１水平期間毎にラッチされる。
　このラッチ回路（１０）からの６４０×４ビツトの並列データは、パルス幅カウンタ、（１５）及びパルス幅比較回路（１４）から構成されるパルス幅変調回路（１７）のそのパルス幅比較回路（１４）に供給される。このパルス幅比較回路（１４）は、６４０個のパルス発生器を備えている。パルス幅カウンタ（１５）には、分周器（１６）から、パルス幅クロックＰＷＣＫが供給される。このパルス幅クロックＰＷＣＫは、入力端子（１６Ｔ）からの２１ＭＨｚのドツトクロックＤＣＫを、分周器（１６）に供給して１／５０に分周して得たもので、従って、このパルス幅クロックＰＷＣＫの周波数は４２ｋＨｚと成る。又、パルス幅カウンタ（１５）及びパルス幅比較回路（１４）には、入力端子（２１）からセットパルス（水平同期信号に同期した信号）ＳＰが供給される。そして、パルス幅カウンタ（１５）は、このセットパルスＳＰによってクリアされる。又、パルス幅比較回路（１４）のパルス発生器に、このセットパルスＳＰが供給される。
　そして、パルス幅カウンタ（１５）から出力された４ビットのパルス幅コード信号（グレイスケールデータ）が、パルス幅比較回路（１４）に供給されて、ラッチ回路（１０）からの６４０個の４ビットの表示データとが比較される。そして、パルス幅比較回路（１４）の６４０個のパルス発生器の選択されたものからパルスが得られ、そのパルスがスイッチング制御信号として、高耐圧アノードドライバ（１２）の６４０個のオンオフスイッチに選択的に供給される。そして、１水平周期内の６４０ドツトのパルスの１６階調（０を含む）の略等差級数的に異なるパルス幅に応した時間だけ、アノードＡ（１）〜Ａ（６４０）に２００Ｖの電圧が選択的に供給される。」（第２頁左下欄第３行〜第３頁右上欄第１１行）
　
　上記（ｂ）において、
「パルス幅カウンタ（１５）には、分周器（１６）から、パルス幅クロックＰＷＣＫが供給される。・・・」
「そして、パルス幅カウンタ（１５）から出力された４ビットのパルス幅コード信号（グレイスケールデータ）が、パルス幅比較回路（１４）に供給されて、ラッチ回路（１０）からの６４０個の４ビットの表示データとが比較される。・・・そして、１水平周期内の６４０ドツトのパルスの１６階調（０を含む）の略等差級数的に異なるパルス幅に応した時間だけ、アノードＡ（１）〜Ａ（６４０）に２００Ｖの電圧が選択的に供給される。」
　とあることから、放電セル２を駆動制御する出力パルス信号が、パルス幅クロックＰＷＣＫと表示データＤＴとに応答して出力されるものであることがわかる。また、パルス幅クロックＰＷＣＫと表示データＤＴが入力される端子が設けられていることも明らかである。
　以上の点を踏まえ、上記記載（ａ）ないし（ｂ）、及び図９、図１０の記載から、引用例１には、次の発明が記載されていると認められる。
　
「パルスの到来に応答して、放電セルをパルス幅に応じた時間で駆動するための出力パルス信号を制御する駆動回路であって、
　複数のパルスを含むパルス幅クロックＰＷＣＫを受ける第１の入力端子と、
　表示データＤＴを受ける第２の入力端子と、
　上記表示データＤＴをラッチクロックＬＣＫに応答して保持するラッチ回路１０と、
　セットパルスＳＰに応答してクリアされ、パルス幅クロックＰＷＣＫの入力に応じてカウント値をカウントアップ又はカウントダウンするパルス幅カウンタ１５と、
　上記ラッチ回路１０に保持された表示データＤＴの値と上記パルス幅カウンタ１５のカウント値とを比較するパルス幅比較回路１４と、
　上記パルス幅比較回路１４から出力されるスイッチング制御信号に応答して出力パルス信号を制御するアノードドライバ１２と、
　を有する、駆動回路。」（以下「引用発明」という。）
　
　
第４．対比
　本願発明と引用発明とを、構成要件毎に順次対比する。
　
　まず、引用発明における「パルスの到来に応答して、放電セルをパルス幅に応じた時間で駆動するための出力パルス信号を制御する駆動回路」が、本願発明における「パルス信号の到来に応答して、表示素子をパルス幅変調方式で駆動するための出力パルス信号の論理レベルを制御するパルス信号生成回路」に相当することは明らかである。
　また、引用発明は、「表示データＤＴ」の値に相当する、「パルス幅クロックＰＷＣＫ」中の特定の順番（すなわち、１周期内でのパルス位置）のパルスが「パルス幅カウンタ１５」に入力され、カウントされた時点で「パルス幅比較回路１４」による比較と「アノードドライバ１２」への出力の変更が行われるのであるから、該パルスの「位置」が放電セルを制御するアノードドライバ１４の出力信号幅に対応するものである。したがって、引用発明における「複数のパルスを含むパルス幅クロックＰＷＣＫを受ける第１の入力端子」は、本願発明における「所定の期間の間に供給される複数のパルス信号を含むパルス列であって、各々のパルス信号の位置がパルス幅変調のパルス幅に対応する、パルス列を受ける第１の入力端」に相当する。
　又、逆に言えば、引用発明において「表示データＤＴ」は「パルス幅クロックＰＷＣＫ」中の特定の順番（順位）のパルスがカウントされたことを「パルス幅比較回路１４」で比較判定するために用いられているものであるから、該特定の順番（順位）のパルスを指定するためのものであり、またその値が該順位に対応するものであるといえる。したがって、引用発明における「表示データＤＴを受ける第２の入力端子」は、本願発明における「上記パルス列の中のパルス信号を指定するためのパルス指定信号であって、その値が上記パルス列の中のパルス信号の順位に対応する、パルス指定信号を受ける第２の入力端子」に相当するといえる。
　さらに、引用発明における「上記表示データＤＴ」を「保持するラッチ回路１０」は、本願発明における「上記パルス指定信号」を「保持するパルス指定信号保持回路」に相当し、引用発明における「パルス幅クロックＰＷＣＫの入力に応じてカウント値をカウントアップ又はカウントダウンするパルス幅カウンタ１５」は、本願発明における「パルス信号の入力に応じて上記カウント値をカウントアップ又はカウントダウンする計数回路」に相当し、引用発明における「上記ラッチ回路１０に保持された表示データＤＴの値と上記パルス幅カウンタ１５のカウント値とを比較するパルス幅比較回路１４」は、本願発明における「上記パルス指定信号保持回路に保持されたパルス指定信号の値と上記計数回路のカウント値とを比較する比較回路」に相当し、引用発明における「上記パルス幅比較回路１４から出力されるスイッチング制御信号に応答して出力パルス信号を制御するアノードドライバ１２」は、本願発明における「上記比較回路から出力される比較結果信号に応答して出力パルス信号の論理レベルを制御するパルス信号出力回路」に相当する。　
               　
　してみると、両者の一致点及び相違点は、以下のとおりである。
　
（一致点）
　パルス信号の到来に応答して、表示素子をパルス幅変調方式で駆動するための出力パルス信号の論理レベルを制御するパルス信号生成回路であって、
　所定の期間の間に供給される複数のパルス信号を含むパルス列であって、各々のパルス信号の位置がパルス幅変調のパルス幅に対応する、パルス列を受ける第１の入力端子と、
　上記パルス列の中のパルス信号を指定するためのパルス指定信号であって、その値が上記パルス列の中のパルス信号の順位に対応する、パルス指定信号を受ける第２の入力端子と、
　上記パルス指定信号を保持するパルス指定信号保持回路と、
　パルス信号の入力に応じてカウント値をカウントアップ又はカウントダウンする計数回路と、
　上記パルス指定信号保持回路に保持されたパルス指定信号の値と上記計数回路のカウント値とを比較する比較回路と、
　上記比較回路から出力される比較結果信号に応答して出力パルス信号の論理レベルを制御するパルス信号出力回路と、
　を有する、パルス信号生成回路。
　
（相違点）
　本願発明においては、パルス指定信号保持回路が「初期化信号に応答して」パルス指定信号を保持し、計数回路が「初期化信号に応答して」カウント値が所定の値にリセットされるものであるのに対し、引用発明においては、ラッチ回路１０が「ラッチクロックＬＣＫに応答して」保持をし、パルス幅カウンタ１５が「セットパルスＳＰに応答して」クリアされることとされている点。
　すなわち、本願発明においては共通の「初期化信号」が用いられているのに対し、引用発明では「ラッチクロックＬＣＫ」と「セットパルスＳＰ」という異なる信号が用いられている点。
　
第５．判断
　上記相違点について検討する。
　引用例１（上記「第３．引用例記載の事項・引用発明」の（ｂ）を参照）には、「ラッチクロックＬＣＫ」と「セットパルスＳＰ」に関し、次のように記載されている。
（ア）「入力端子（１１）からのラッチクロック（水平同期信号）ＬＣＫ」
（イ）「セットパルス（水平同期信号に同期した信号）ＳＰ」
　
　上記（ア）（イ）の記載内容から、２つの信号「ラッチクロックＬＣＫ」と「セットパルスＳＰ」が、互いに同期した信号であることがわかる。したがって、この２つの信号として同一の信号を用い得るという程度のことは、当業者ならば自明の範ちゅうのものに過ぎず、２つの信号として共通の信号（初期化信号）を選択するか、同期した２つの異なる信号を選択するかは、種々の具体的な条件を勘案して適宜決定されるべき設計事項に過ぎない。
　
　そして、本願発明の作用効果も、引用発明から当業者が予測可能なものであって格別のものではない。
　
　
　なお、請求人は平成２４年１２月１７日付けの回答書において、請求項１に対して「上記パルス列に含まれる複数のパルス信号の数が、分解能Ｍのパルス幅変調におけるＭ個のパルス幅の中から選択されたＮ個（Ｍ＞Ｎ）のパルス幅の数に対応する、」なる記載を付加する補正案を提示している。
　しかしながら、上記補正案に関しては、上記回答書において補正の根拠も示されておらず、当初明細書等の記載の範囲内においてしたものと直ちに認めることもできないから、これを受け入れることはできない。
　また、仮にこの補正案を受け入れたとしても、制御の細かさを犠牲にすれば、制御に必用とされる情報量が低減されることは当業者にとって自明の範ちゅうのものに過ぎず、伝送情報量の低減という課題が表示装置において一般的なものであることを併せ考慮すると、引用発明においてパルス幅の選択可能な個数に対応するパルスの数を単に減少させる程度のことは、当業者が容易に発明をすることができたものでもあるといえる。
　
　
第６．むすび
　したがって、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　以上のとおりであるから、他の請求項に係る発明について審理するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。