(57)【要約】相対向する一対の薄板部（１２ａ、１２ｂ）と、可動部（２０ａ、２０ｂ）と、これら薄板部（１２ａ、１２ｂ）と可動部（２０ａ、２０ｂ）を支持する固定部（１４）を具備するセラミック基体（１６）上に、配線パターン（２６）とその空隙（４０）又は前記空隙（４０）を埋めるサーメット層の絶縁層（４２）を形成した後、焼成し、その後、圧電／電歪層（２２）と圧電／電歪材料と導電材料からなるサーメットの電極層（２４）を、互い違いに積層して形成することにより、その断面が櫛歯状となる多層型の圧電／電歪素子（１８ａ、１８ｂ）を有する圧電／電歪デバイスを作製する。
2003061023.tif 000002
【特許請求の範囲】
【請求項１】
セラミック基体（１６）上に、積層型の圧電／電歪素子（１８ａ、１８ｂ）を少なくとも有し、
前記圧電／電歪素子（１８ａ、１８ｂ）は、圧電／電歪層（２２）と電極層とが互い違いに櫛歯状に積層された構造を有し、
前記電極層のうち、積層方向中間部分の電極層（２４Ｂ、２６Ｂ、２４Ｃ）が、導電材料と圧電／電歪材料を含むサーメット膜を焼成して形成され、
焼成後の前記積層方向中間部分の少なくとも１つの電極層（２４Ｂ）における導電部分の面積が、該１つの電極層（２４Ｂ）として占めるべき面積の８０％以上を占めていることを特徴とする圧電／電歪デバイス。
【請求項２】
請求項１記載の圧電／電歪デバイスにおいて、
前記積層方向中間部分の電極層（２４Ｂ、２６Ｂ、２４Ｃ）を構成する前記サーメット膜の導電材料と圧電／電歪材料の体積比は、４：６〜９：１の範囲であることを特徴とする圧電／電歪デバイス。
【請求項３】
請求項１又は２記載の圧電／電歪デバイスにおいて、
前記積層方向中間部分の電極層（２４Ｂ、２６Ｂ、２４Ｃ）は、その膜厚が４μｍ以下の導体層として構成されていることを特徴とする圧電／電歪デバイス。
【請求項４】
請求項１又は２記載の圧電／電歪デバイスにおいて、
前記積層方向中間部分の電極層（２４Ｂ、２６Ｂ、２４Ｃ）は、その膜厚が４μｍ以上のサーメット導体層として構成されていることを特徴とする圧電／電歪デバイス。
【請求項５】
セラミック基体（１６）上に、積層型の圧電／電歪素子（１８ａ、１８ｂ）を少なくとも有し、
前記圧電／電歪素子（１８ａ、１８ｂ）は、圧電／電歪層（２２）と電極層とが互い違いに櫛歯状に積層された構造を有し、
前記電極層のうち、積層方向中間部分の電極層（２４Ｂ、２６Ｂ、２４Ｃ）は、前記圧電／電歪層（２２）で挟まれた部分が金属の電極層で構成され、前記圧電／電歪層（２２）で挟まれていない部分がサーメットの電極層で構成され、これら金属の電極層とサーメットの電極層が互いに連結していることを特徴とする圧電／電歪デバイス。
【請求項６】
請求項５記載の圧電／電歪デバイスにおいて、
前記金属の電極層の厚さが、前記サーメットの電極層の厚さより薄いことを特徴とする圧電／電歪デバイス。
【請求項７】
請求項１〜６のいずれか１項に記載の圧電／電歪デバイスにおいて、
前記セラミック基体（１６）上に形成された積層方向下部に位置する電極層（５０）の空隙（４０）に、絶縁層（４２）が充填されていることを特徴とする圧電／電歪デバイス。
【請求項８】
請求項１〜７のいずれか１項に記載の圧電／電歪デバイスにおいて、
前記電極層のうち、積層方向上部の電極層（２６Ｃ）が導電材料のレジネートを成膜することによって構成されていることを特徴とする圧電／電歪デバイス。
【請求項９】
セラミック基体（１６）上に圧電／電歪素子（１８ａ、１８ｂ）が形成された圧電／電歪デバイスにおいて、
前記セラミック基体（１６）は、厚みの大きい固定部（１４）と、該固定部（１４）から連続して形成され、かつ、厚みが前記固定部（１４）よりも薄い一対の薄板部（１２ａ、１２ｂ）とを有し、
少なくとも前記一対の薄板部（１２ａ、１２ｂ）と前記固定部（１４）との接合部分（２０４）に第２の材料が配置されていることを特徴とする圧電／電歪デバイス。
【請求項１０】
セラミック基体（１６）上に圧電／電歪素子（１８ａ、１８ｂ）が形成された圧電／電歪デバイスにおいて、
前記セラミック基体（１６）は、厚みの大きい固定部（１４）と、該固定部（１４）から連続して形成され、かつ、厚みが前記固定部（１４）よりも薄い一対の薄板部（１２ａ、１２ｂ）と、該一対の薄板部（１２ａ、１２ｂ）の端部に設けられた可動部（２０ａ、２０ｂ）とを有し、
少なくとも前記一対の薄板部（１２ａ、１２ｂ）と前記固定部（１４）との接合部分（２０４）と前記一対の薄板部（１２ａ、１２ｂ）と前記可動部（２０ａ、２０ｂ）との接合部分（２０２）に第２の材料が配置されていることを特徴とする圧電／電歪デバイス。
【請求項１１】
請求項１０記載の圧電／電歪デバイスにおいて、
前記一対の薄板部（１２ａ、１２ｂ）と前記固定部（１４）との接合部分（２０４）から前記一対の薄板部（１２ａ、１２ｂ）と前記可動部（２０ａ、２０ｂ）との接合部分（２０２）にかけて第２の材料が連続して配置されていることを特徴とする圧電／電歪デバイス。
【請求項１２】
請求項９〜１１のいずれか１項に記載の圧電／電歪デバイスにおいて、
前記第２の材料が金属であることを特徴とする圧電／電歪デバイス。
【請求項１３】
請求項９〜１１のいずれか１項に記載の圧電／電歪デバイスにおいて、
前記第２の材料がサーメットであることを特徴とする圧電／電歪デバイス。
【請求項１４】
請求項９〜１１のいずれか１項に記載の圧電／電歪デバイスにおいて、
前記第２の材料が前記セラミック基体（１６）の構成材料と金属とのサーメットであることを特徴とする圧電／電歪デバイス。
【請求項１５】
請求項９〜１４のいずれか１項に記載の圧電／電歪デバイスにおいて、
前記圧電／電歪素子（１８ａ、１８ｂ）は、前記一対の薄板部（１２ａ、１２ｂ）のうち、少なくとも１つの薄板部に配置されていることを特徴とする圧電／電歪デバイス。
【請求項１６】
セラミック基体（１６）上に圧電／電歪素子（１８ａ、１８ｂ）が形成された圧電／電歪デバイスの製造方法において、
セラミック材料を含む原料に基づいて成形した後、焼成して前記セラミック基体（１６）を作製する基体作製工程と、
前記セラミック基体（１６）上に圧電／電歪層（２２）と電極層とを互い違いに櫛歯状に積層して前記圧電／電歪素子（１８ａ、１８ｂ）を形成する素子形成工程とを有し、
前記素子形成工程は、前記電極層のうち、積層方向中間部分の電極層（２４Ｂ、２６Ｂ、２４Ｃ）を形成する際に、導電材料と圧電／電歪材料を含むサーメット膜を焼成して、前記積層方向中間部分の電極層（２４Ｂ、２６Ｂ、２４Ｃ）を形成する工程を有することを特徴とする圧電／電歪デバイスの製造方法。
【請求項１７】
請求項１６記載の圧電／電歪デバイスの製造方法において、
前記素子形成工程は、前記電極層のうち、積層方向下部の電極層（５０）を形成する際に、該積層方向下部の電極層（５０）の空隙（４０）に絶縁層（４２）を充填する工程を有することを特徴とする圧電／電歪デバイスの製造方法。
【請求項１８】
請求項１７記載の圧電／電歪デバイスの製造方法において、
前記セラミック基体（１６）上に、後に前記積層方向下部の電極層となる第１のサーメット（１６０）に加え、後に前記絶縁層（４２）となる第２のサーメット（１６２）をそれぞれ印刷にて成形した後、焼成することを特徴とする圧電／電歪デバイスの製造方法。
【請求項１９】
セラミック基体（１６）が厚みの大きい固定部（１４）と該固定部（１４）から連続して形成され、厚みが薄い一対の薄板部（１２ａ、１２ｂ）とを有し、前記セラミック基体（１６）に圧電／電歪素子（１８ａ、１８ｂ）が形成された圧電／電歪デバイスの製造方法において、
複数のセラミックグリーンシートを積層する前に、後に前記薄板部（１２ａ、１２ｂ）となるセラミックグリーンシートの互いに対向する面にサーメットペーストをパターン印刷によって形成し、
前記複数のセラミックグリーンシートを積層してセラミックグリーン積層体とし、
前記セラミックグリーン積層体を焼成一体化してセラミック積層体とし、
前記セラミック積層体上に前記圧電／電歪素子（１８ａ、１８ｂ）を形成し焼成した後、不要な部分を切除して、少なくとも前記一対の薄板部（１８ａ、１８ｂ）と前記固定部（１４）との接合部分（２０４）に第２の材料が配置された圧電／電歪デバイス（１０Ａ）を作製することを特徴とする圧電／電歪デバイスの製造方法。
【発明の詳細な説明】
技術分野
本発明は、セラミック基体上に、膜形成法によって形成された積層型の圧電／電歪素子を少なくとも有し、かつ前記圧電／電歪素子にあっては、圧電／電歪層と圧電／電歪材料を含む電極層とが互い違いに櫛歯状に積層された構造を有している圧電／電歪デバイス及びその製造方法に関する。
背景技術
圧電／電歪層を用いたアクチュエータ素子やセンサ素子等の圧電／電歪デバイスでは、セラミック基体上に一方の電極層からなる配線パターンを、例えば印刷にて形成し、更にその上に、圧電／電歪層を印刷によって形成した後、焼成にて固着させ、その後、他方の電極層からなる配線パターンを形成するようにしている。
そして、配線パターンに対する電気信号の供給により、圧電／電歪層に電界が印加され、その結果、当該圧電／電歪層を変位させるというアクチュエータ素子として使用される他、前記圧電／電歪層に加えられた圧力に応じて発生した電気信号を配線パターンより取り出すセンサ素子として使用することができる。
ところで、このような圧電／電歪デバイスにおいては、圧電／電歪層を焼成した際に、下層の配線パターンが熱収縮したり、一部の配線パターンが蒸発するなどして、該配線パターンに不要な孔が多数発生したり、大きな開口面積の孔が発生し、実際に電極層として機能する部分（導電部分）が少なくなるおそれがある。
この場合、電極層の面積が実質的に減ることになるため、静電容量が減少し、駆動力が低下するという問題が生じる。また、製造ばらつきによって不要な孔が不規則に発生すると、個々のデバイスの電極面積にばらつきが生じ、静電容量もばらつくことになる。これは、歩留まりの低下につながると共に、使用時における制御電圧の調整を個々のデバイス毎に行わなければならず、使い難い（制御し難い）という問題がある。
また、配線パターンと圧電／電歪層との付着力が弱いために、圧電／電歪デバイスの加工中（切断や研磨等）や洗浄中（超音波等による洗浄）に剥がれが起きる場合がある。剥がれが生ずる場所は、上述の場合では、配線パターンと圧電／電歪層との界面である。
また、配線パターンの平面形状の関係で、セラミック基体上に電極層が形成されない部分がある。この部分は、セラミック基体と圧電／電歪層とが対向する部分であるが、焼成後、当該部分には空隙が生じることとなる。これは、セラミック基体の構成材料と圧電／電歪層のそれが接合し難いからである。
このような空隙があると、圧電／電歪層の一部が電極層から浮いた形となり、その部分がセラミック基体に対して拘束されない箇所として存在するため、外力によって動きやすい構造となる。従って、剥がれが生じやすくなる。
それ故、圧電／電歪層や配線パターンが前記セラミック基体から剥がれないようにするために、例えば圧電／電歪デバイスの切断工程において、圧電／電歪層等に対する負荷が小さくなるような条件で行う必要がある。即ち、前記切断工程が加工負荷の小さい条件に制約されてしまい、その結果、加工時間が長くなり、スループットが低くなる。
一方、洗浄工程においても、圧電／電歪層等に対する負荷が小さくなるような条件で行う必要があることから、汚れを落とすためには、より長い洗浄時間が必要になり、工数が増加することとなる。
また、圧電／電歪層等の剥がれが生じると、以下に示す弊害も生じる。
（１）圧電／電歪デバイスとしての機能が低下する。
（２）配線パターンが圧電／電歪層から剥がれると、静電容量が減少し、これにより、圧電／電歪層での歪みの発生量が減少して、変位が低下する。
（３）セラミック基体から配線パターンが剥がれると、圧電／電歪層にて発生した歪みがセラミック基体に伝達され難くなり、変位が低下する。
（４）圧電／電歪デバイス全体の強度が低下し、アクチュエータ部として使用した場合の共振周波数が低下する。
本発明は、このような課題を考慮してなされたものであり、１つの電極層における導電部分の占有面積を大きくとることができ、駆動力の増加、歩留まりの向上並びに制御しやすい圧電／電歪デバイス及びその製造方法を提供することを目的とする。
また、本発明の他の目的は、前記条件に加えて、圧電／電歪素子自体の体積を効果的に低減して、変位動作上の抵抗を少なくすることができ、より駆動力の増大（変位量の増大）を図ることができる圧電／電歪デバイス及びその製造方法を提供することにある。
また、本発明の他の目的は、セラミック基体上に形成された圧電／電歪素子の剥がれの防止、圧電／電歪デバイスの製造に関する工数の削減化、及びスループットの向上を図ることができ、併せて圧電／電歪デバイスとしての機能の低下も防止することができる圧電／電歪デバイス及びその製造方法を提供することにある。
また、本発明の他の目的は、破壊強度の増加によって耐衝撃性の向上を図ることができ、信頼性の高い圧電／電歪デバイス及びその製造方法を提供することにある。
発明の開示
本発明に係る圧電／電歪デバイスは、セラミック基体上に、積層型の圧電／電歪素子を少なくとも有し、前記圧電／電歪素子は、圧電／電歪層と電極層とが互い違いに櫛歯状に積層された構造を有し、前記電極層のうち、積層方向中間部分の電極層が、導電材料と圧電／電歪材料を含むサーメット膜を焼成して形成され、焼成後の前記積層方向中間部分の１つの電極層における導電部分の面積が、該１つの電極層として占めるべき面積の８０％以上を占めていることを特徴とする。
ここで、前記面積の定義は、以下のとおりである。即ち、電極表面を、金属顕微鏡２００倍で面積１００平方μｍ正方形の範囲で、個々の気孔の開口部最大直線長さと気孔の数（ｎ）を測定し、気孔の形状を円形と仮定して、開口部最大直線長さの平均値（ｒ）を平均直径として気孔面積を計算し、この計算値に気孔の数（ｎ）を乗算して、この乗算値から１ｍｍ当たりの気孔の面積割合（ｈ）を計算した。以下にその計算式を示す。
ｈ＝ｎπ（ｒ／２）２×１００／１ｍｍ２
通常、電極層を圧電／電歪層と共に、あるいは単独で焼成して圧電／電歪層に固着させた場合、焼成時における電極層の熱収縮や一部の蒸発等の原因から孔が多数発生したり、大きな開口面積の孔が発生し、実際に電極層として機能する部分（導電部分）が少なくなるおそれがある。なお、上述のように発生した孔内には圧電／電歪材料が充填されることになる。
しかし、この発明では、積層方向中間部分の電極層を、導電材料と圧電／電歪材料を含むサーメット膜を焼成して形成し、焼成後の前記積層方向中間部分の１つの電極層における導電部分の面積を、該１つの電極層として占めるべき面積の８０％以上を占めるようにしており、上述のような不要な孔の発生は少ないものとなっている。
そのため、１つの電極層における導電部分の占有面積を大きくとることができ、これにより、静電容量が増加し、駆動力が大きくなることで、変位量も大きくなる。
また、不要な孔が不規則に発生する場合と比べて、本発明では不要な孔がほとんど発生しないため、個々のデバイスにおける１つの電極層における導電部分の面積のばらつきも小さくなる。これにより、個々のデバイス間での静電容量のばらつきが小さくなり、使用時における制御電圧の調整をいちいちデバイス毎に行う必要がなくなり、使いやすい（制御しやすい）ものとなる。
同様に、個々のデバイスの変位特性のばらつきも小さくなり、変位量に関する精度を向上させることができる。
また、圧電／電歪素子を構成する電極層のうち、積層方向中間部分の電極層が導電材料と圧電／電歪材料を含むサーメット膜を焼成して形成されているため、該電極層と圧電／電歪層とは互いに剥がれにくい状態となる。
従って、本発明においては、セラミック基体上に形成された圧電／電歪素子の剥がれの防止、圧電／電歪デバイスの製造に関する工数の削減化、及びスループットの向上を図ることができ、併せて圧電／電歪デバイスとしての機能の低下も防止することができる。
そして、前記積層方向中間部分の電極層を構成する前記サーメット膜の導電材料と圧電／電歪材料の体積比は、４：６〜９：１の範囲であることが好ましい。また、前記積層方向中間部分の電極層は、その膜厚が４μｍ以下の導体層として構成されていることが好ましい。ここで、体積比とは、材料の調合時に、それらの質量と比重あるいは密度（但し、気孔を除いた値）から計算された値である。
この場合、１つの電極層の厚みを薄くすることができるため、圧電／電歪素子自体の体積も効果的に小さくすることができる。これにより、変位動作上の抵抗を少なくすることができ、静電容量の増加とも相俟ってより駆動力の増大（変位量の増大）を図ることができる。
また、前記積層方向中間部分の電極層は、その膜厚が４μｍ以上のサーメット導体層として構成されていることが好ましい。この場合、サーメットの電極が４μｍ以上で厚い場合でも、同じ厚さの金属単体の導体層と比較すると、圧電／電歪層との付着力を高くすることができるため、剥がれ難く、信頼性を向上させる上で有利となる。
また、前記積層方向中間部分の電極層を、導電材料と圧電／電歪材料を含むサーメット膜を焼成して形成すると、焼成後、圧電／電歪層で挟まれた部分において金属の電極層ができる。これは、サーメット膜内の圧電／電歪材料成分が焼成時に圧電／電歪層に移動し、残った金属材料が電極層を形成するため、圧電／電歪層で挟まれた部分に金属による薄い電極層ができる。つまり、前記金属の電極層の厚さが、前記サーメットの電極層の厚さより薄く形成されることになる。本発明の電極層は、金属のペーストで電極層を形成した場合と比して、より薄く、孔が少なく、しかも、圧電／電歪層に対して付着力の高い電極層となる。
更に、前記セラミック基体上に形成された積層方向下部に位置する電極層の空隙に、絶縁層が充填されていることが好ましい。この場合、前記絶縁層と該絶縁層の上層に形成される圧電／電歪層とが強固に結合するため、電極層と絶縁層とは剥がれ難い状態となる。従って、電極層上に形成された圧電／電歪層の剥がれを防止することができ、圧電／電歪層を用いたアクチュエータ素子やセンサ素子の機能を十分に発揮させることができる。
なお、前記電極層のうち、積層方向上部の電極層は、導電材料のレジネートを成膜することによって構成されていてもよい。
また、本発明に係る圧電／電歪デバイスは、セラミック基体上に圧電／電歪素子が形成された圧電／電歪デバイスにおいて、前記セラミック基体は、厚みの大きい固定部と、該固定部から連続して形成され、かつ、厚みが前記固定部よりも薄い一対の薄板部とを有し、前記一対の薄板部は、２種類以上の材料で構成されていることを特徴とする。
これにより、一対の薄板部の破壊強度を増加させることができ、耐衝撃性を向上させることができる。これは、圧電／電歪デバイスの信頼性の向上につながる。
そして、セラミック基体上に圧電／電歪素子が形成された圧電／電歪デバイスにおいて、前記セラミック基体は、厚みの大きい固定部と、該固定部から連続して形成され、かつ、厚みが前記固定部よりも薄い一対の薄板部とを有し、少なくとも前記一対の薄板部と前記固定部との接合部分に第２の材料を配置するようにしてもよい。
これにより、少なくとも前記一対の薄板部と前記固定部との接合部分における破壊強度が第２の材料によって増加し、圧電／電歪デバイス全体の耐衝撃性を向上させることができる。
また、前記セラミック基体が、厚みの大きい固定部と、該固定部から連続して形成され、かつ、厚みが前記固定部よりも薄い一対の薄板部と、該一対の薄板部の端部に設けられた可動部とを有する場合に、少なくとも前記一対の薄板部と前記固定部との接合部分と、前記一対の薄板部と前記可動部との接合部分とに第２の材料を配置するようにしてもよい。
これにより、前記一対の薄板部と前記固定部との接合部分と、前記一対の薄板部と前記可動部との接合部分における破壊強度が第２の材料によって増加し、圧電／電歪デバイス全体の耐衝撃性を向上させることができる。
この場合、前記一対の薄板部と前記固定部との接合部分から前記一対の薄板部と前記可動部との接合部分にかけて第２の材料を連続して配置するようにしてもよい。これにより、一対の薄板部のうち、前記接合部分以外の部分の強度も高めることができる。
そして、前記第２の材料は金属であってもよい。セラミックスは圧縮応力には高い破壊強度を持っているが、引張応力に対しては破壊強度が低い。一方、金属は逆に引張応力に対しては高い破壊強度を持っているが、圧縮応力に対しては破壊強度が低い。従って、２つの材料（セラミックスと金属）を合わせることで両方の欠点を互いに補うことができ、高い強度を確保することができる。
更に、表面に金属を配置することで、引張応力に対して金属が弾性変形し、応力を吸収することから、破壊限界が高くなり、セラミックスが表面に露出している場合と比べて破壊強度が高くなり、特に、耐衝撃性を高めることができる。
また、前記第２の材料は、サーメットであってもよい。弾性率の高い金属を直接セラミックスに配置することが好ましいが、金属が剥離する可能性があるため、セラミックスとの接合強度が高いサーメットが適している。
また、前記第２の材料は、前記セラミック基体の構成材料と金属とのサーメットであることが好ましい。この場合、サーメット中の金属の比率が低いとセラミックスとの接合強度は高くなるが、金属としての性質が乏しくなる。従って、金属の比率が高く、セラミックスとの接合強度が確保できる条件が好ましい。
なお、前記圧電／電歪素子は、前記一対の薄板部のうち、少なくとも１つの薄板部に配置されていてもよい。
次に、本発明に係る圧電／電歪デバイスの製造方法は、セラミック基体上に圧電／電歪素子が形成された圧電／電歪デバイスの製造方法において、セラミック材料を含む原料に基づいて成形した後、焼成して前記セラミック基体を作製する基体作製工程と、前記セラミック基体上に圧電／電歪層と電極層とを互い違いに櫛歯状に積層して前記圧電／電歪素子を形成する素子形成工程とを有し、前記素子形成工程は、前記電極層のうち、積層方向中間部分の電極層を形成する際に、導電材料と圧電／電歪材料を含むサーメット膜を焼成して、前記積層方向中間部分の電極層を形成する工程を有することを特徴とする。
これにより、駆動力の増加、歩留まりの向上並びに制御しやすい圧電／電歪デバイスを得ることができる。また、セラミック基体上に形成された圧電／電歪素子の剥がれの防止、圧電／電歪デバイスの製造に関する工数の削減化、及びスループットの向上を図ることができ、併せて圧電／電歪デバイスとしての機能の低下も防止することができる。
この場合、前記素子形成工程は、前記電極層のうち、積層方向下部の電極層を形成する際に、該積層方向下部の電極層の空隙に絶縁層を充填する工程を有するようにしてもよい。
また、前記セラミック基体上に、後に前記積層方向下部の電極層となる第１のサーメットに加え、後に前記絶縁層となる第２のサーメットをそれぞれ印刷にて成形した後、焼成するようにしてもよい。
また、本発明に係る圧電／電歪デバイスの製造方法は、セラミック基体が厚みの大きい固定部と該固定部から連続して形成され、厚みが薄い一対の薄板部とを有し、前記セラミック基体に圧電／電歪素子が形成された圧電／電歪デバイスの製造方法において、複数のセラミックグリーンシートを積層する前に、後に前記薄板部となるセラミックグリーンシートの互いに対向する面にサーメットペーストをパターン印刷によって形成し、前記複数のセラミックグリーンシートを積層してセラミックグリーン積層体とし、前記セラミックグリーン積層体を焼成一体化してセラミック積層体とし、前記セラミック積層体上に前記圧電／電歪素子を形成し焼成した後、不要な部分を切除して、少なくとも前記一対の薄板部と前記固定部との接合部分に第２の材料が配置された圧電／電歪デバイスを作製することを特徴とする。
これにより、一対の薄板部の破壊強度を増加させることができ、耐衝撃性を向上させることができる圧電／電歪デバイスを製造することができ、圧電／電歪デバイスの高信頼性化を図ることができる。
発明を実施するための最良の形態
以下、本発明に係る圧電／電歪デバイス及びその製造方法の実施の形態例を図１〜図２４を参照しながら説明する。
この実施の形態に係る圧電／電歪デバイス１０は、圧電／電歪素子により電気的エネルギと機械的エネルギとを相互に変換する素子を包含する概念である。従って、各種アクチュエータや振動子等の能動素子、特に、逆圧電効果や電歪効果による変位を利用した変位素子として最も好適に用いられるほか、加速度センサ素子や衝撃センサ素子等の受動素子としても好適に使用され得る。
そして、この実施の形態に係る圧電／電歪デバイス１０は、図１に示すように、相対する一対の薄板部１２ａ及び１２ｂと、これら薄板部１２ａ及び１２ｂを支持する固定部１４とが一体に形成されたセラミック基体１６を具備し、一対の薄板部１２ａ及び１２ｂの各一部にそれぞれ圧電／電歪素子１８ａ及び１８ｂが形成されて構成されている。
つまり、この圧電／電歪デバイス１０は、前記圧電／電歪素子１８ａ及び１８ｂの駆動によって一対の薄板部１２ａ及び１２ｂが変位し、あるいは薄板部１２ａ及び１２ｂの変位を、圧電／電歪素子１８ａ及び１８ｂにより検出する構成を有する。従って、図１の例では、薄板部１２ａ及び１２ｂと圧電／電歪素子１８ａ及び１８ｂにてアクチュエータ部１９ａ及び１９ｂが構成されることになる。このことから、一対の薄板部１２ａ及び１２ｂは、固定部１４によって振動可能に支持された振動部として機能することになる。
更に、一対の薄板部１２ａ及び１２ｂは、各先端部分が内方に向かって肉厚とされ、該肉厚部分は、薄板部１２ａ及び１２ｂの変位動作に伴って変位する可動部として機能すると共に、物品を例えば挟持して取り付けるための物品取付部としても機能することになる。以下、一対の薄板部１２ａ及び１２ｂの先端部分を可動部２０ａ及び２０ｂと記す。
なお、可動部２０ａ及び２０ｂの互いに対向する端面３４ａ及び３４ｂ間には、空隙（空気）３６を介在させるようにしてもよいし、図示しないが、これら端面３４ａ及び３４ｂの間に可動部２０ａ及び２０ｂの構成部材と同じ材質、あるいは異なる材質からなる複数の部材を介在させるようにしてもよい。この場合、各可動部２０ａ及び２０ｂの互いに対向する端面３４ａ及び３４ｂは、取付面３４ａ及び３４ｂとしても機能することになる。
セラミック基体１６は、例えばセラミックグリーン積層体を焼成により一体化したセラミック積層体で構成されている。これについては後述する。
このようなセラミックスの一体化物は、各部の接合部位に接着剤が介在しないことから、経時的な状態変化がほとんど生じないため、接合部位の信頼性が高く、かつ、剛性確保に有利な構造であることに加え、後述するセラミックグリーンシート積層法により、容易に製造することが可能である。
そして、圧電／電歪素子１８ａ及び１８ｂは、後述のとおり別体として圧電／電歪素子１８ａ及び１８ｂを準備して、セラミック基体１６に膜形成法を用いることにより、直接セラミック基体１６に形成されることとなる。
この圧電／電歪素子１８ａ及び１８ｂは、圧電／電歪層２２と前記圧電／電歪層２２の両側に形成された一対の電極２４及び２６とを有して構成され、前記一対の電極２４及び２６のうち、一方の電極２６が少なくとも一対の薄板部１２ａ及び１２ｂの上に形成されている。
本実施の形態では、圧電／電歪層２２並びに一対の電極２４及び２６をそれぞれ多層構造とし、一方の電極２４と他方の電極２６が櫛歯状の断面となるようにそれぞれ互い違いに積層し、これら一方の電極２４と他方の電極２６が圧電／電歪層２２を間に挟んで重なりあった結果、多段構成とされた圧電／電歪素子１８ａ及び１８ｂとした場合を主体に説明するが、多層構造に限らず、単層構造であってもよい。
圧電／電歪素子１８ａ及び１８ｂは、図２の拡大図に示すように、圧電／電歪層２２が４層構造（第１層目〜第４層目の圧電／電歪層２２Ａ〜２２Ｄ）とされている。
特に、セラミック基体１６の薄板部１２ａ及び１２ｂ、可動部２０ａ及び２０ｂ、並びに固定部１４の各側面にかけてほぼ連続して第１の配線パターン５０が形成されている。この第１の配線パターン５０は、固定部１４の側面において空隙４０によって一方の部分２４Ａ（一方の電極２４を構成する部分）と他方の部分２６Ａ（他方の電極２６を構成する部分）とに分離されている。
また、前記空隙４０には絶縁層４２が充填されており、第１の配線パターン５０における絶縁部４４として機能することとなる。
そして、一方の電極２４は、前記第１の配線パターン５０における一方の部分２４Ａと、第１層目の圧電／電歪層２２Ａの上面に形成された第２の配線パターン２４Ｂと、第３層目の圧電／電歪層２２Ｃの上面に形成された第４の配線パターン２４Ｃとで櫛歯状に構成されている。
他方の電極２６は、前記第１の配線パターン５０の他方の部分２６Ａと、第２層目の圧電／電歪層２２Ｂの上面に形成された第３の配線パターン２６Ｂと、第４層目の圧電／電歪層２２Ｄの上面に形成された第５の配線パターン２６Ｃとで櫛歯状に構成されている。
また、第１の配線パターン５０における一方の部分２４Ａ、第２の配線パターン２４Ｂ及び第４の配線パターン２４Ｃが積層された部分の上面には一方の端子２８が形成され、最上層に位置する第５の配線パターン２６Ｃの端部には他方の端子３０が形成されている。
前記絶縁部４４は、（１）圧電／電歪素子１８ａ及び１８ｂの後端部４６（空隙４０の後端側端部から固定部１４の後端までの部分）におけるアクチュエータを駆動させないこと、（２）一方の端子２８の端部で短絡が生じ難くすること等の効果を有する。
そして、この実施の形態に係る圧電／電歪デバイス１０は、図２に示すように、前記第１の配線パターン５０が３層構造とされている。
具体的には、セラミック基体１６上に直接形成され、かつ、基体材料と電極材料のサーメットによる第１の層１４０と、当該第１の層１４０上に形成され、かつ、電極材料による第２の層１４２と、当該第２の層１４２上に形成され、かつ、圧電／電歪材料と電極材料のサーメットによる第３の層１４４とを有して構成されている。
更に、この実施の形態では、他方の電極２６のうち、最上層の第５の配線パターン２６Ｃが電極材料のレジネートによって構成され、圧電／電歪素子１８ａ及び１８ｂの内部に形成された各電極層の配線パターン（第２〜第４の配線パターン２４Ｂ、２６Ｂ及び２４Ｃ）は、電極材料と圧電／電歪材料を含むサーメット膜を焼成することによって構成され、かつ、焼成後の前記第２〜第４の配線パターン２４Ｂ、２６Ｂ及び２４Ｃは、各配線パターン２４Ｂ、２６Ｂ及び２４Ｃにおける導電部分の面積が、それぞれ配線パターン２４Ｂ、２６Ｂ及び２４Ｃとして占めるべき面積の８０％以上を占めるように構成されている。
例えば、第２の配線パターン２４Ｂを金属膜とした場合、通常は、該配線パターン２４Ｂを圧電／電歪層２２と共に、あるいは単独で焼成して圧電／電歪層２２に固着させると、図３Ａに示すように、焼成時における第２の配線パターン２４Ｂの熱収縮や一部の蒸発等の原因から不要な孔６２が多数発生したり、大きな開口面積の孔が発生し、実際に第２の配線パターン２４Ｂとして機能する部分（導電部分）が少なくなるおそれがある。なお、上述のように発生した不要な孔６２の径は３〜５０μｍ程度であり、これら不要な孔６２内には圧電／電歪材料が充填されることになる。
しかし、この実施の形態では、図３Ｂに示すように、第２の配線パターン２４Ｂを、導電材料と圧電／電歪材料を含むサーメット膜を焼成して形成し、焼成後の第２の配線パターン２４Ｂにおける導電部分の面積を、第２の配線パターン２４Ｂとして占めるべき面積の８０％以上を占めるようにしており、上述のような不要な孔６２の発生は少ないものとなっている。これは、第３及び第４の配線パターン２６Ｂ及び２４Ｃでも同様である。
また、前記第２〜第４の配線パターン２４Ｂ、２６Ｂ及び２４Ｃは、導体層として機能させる必要から、電極材料と圧電／電歪材料の体積比は、４：６〜９：１であることが好ましい。電極材料の配合比が４より小さいと導体として機能し難く、一方、９より大きいと電極を薄くする効果と圧電／電歪層との付着力が共に低減する可能性がある。上述の配合条件を満足することにより、各中間パターンは、それぞれ４μｍ以下の導体層として構成させることができ、しかも、局所的に導体部分がなくなるいわゆる欠けがなくなり、ほぼ設計通りのパターン形状を得ることができる。
ここで、第２〜第４の配線パターン２４Ｂ、２６Ｂ及び２４Ｃを、導電材料と圧電／電歪材料を含むサーメット膜を焼成して形成することによる作用について説明すると、まず、サーメット膜を形成した後、焼成することによって、薄い導体層ができる。
これは、サーメット膜内の圧電／電歪材料成分が焼成時に圧電／電歪層２２に移動し、残った金属材料が導体層を形成するため、圧電／電歪層２２で挟まれた部分に金属による薄い導体層ができる。このとき、圧電／電歪層２２で挟まれていない部分、例えば図２において、端子２８が形成される部分においては、金属材料と圧電／電歪材料とが混合されたサーメット電極層、即ち、前記導体層よりも厚いサーメット電極層として形成されることになる。しかし、このサーメット電極層の厚みが４μｍ以上になったとしても、同じ厚さの金属単体の電極層と比較すると、圧電／電歪層２２との付着力を高くすることができるため、剥がれ難く、信頼性を向上させる上で有利となる。
このように、上述の第２〜第４の配線パターン２４Ｂ、２６Ｂ及び２４Ｃにおいては、金属のペーストで電極層を形成した場合と比して、より薄く、不要な孔６２が少なく、しかも、圧電／電歪層２２に対して付着力の高い電極層となる。
次に、この実施の形態に係る圧電／電歪デバイス１０の製造方法について図４〜図１１Ｂを参照しながら説明する。まず、定義付けをしておく。セラミックグリーンシートを積層して得られた積層体をセラミックグリーン積層体５８（例えば図５参照）と定義し、このセラミックグリーン積層体５８を焼成して一体化したものをセラミック積層体６０（例えば図６参照）と定義し、このセラミック積層体６０から不要な部分を切除して可動部２０ａ及び２０ｂ、薄板部１２ａ及び１２ｂ並びに固定部１４が一体化されたものをセラミック基体１６（図１参照）と定義する。
また、この製造方法においては、圧電／電歪デバイス１０を同一基体内に縦方向及び横方向にそれぞれ複数個配置した形態で、最終的にセラミック積層体６０をチップ単位に切断して、圧電／電歪デバイス１０を同一工程で多数個取りするものであるが、説明を簡単にするために、圧電／電歪デバイス１０の１個取りを主体にして説明する。
まず、ジルコニア等のセラミック粉末にバインダ、溶剤、分散剤、可塑剤等を添加混合してスラリーを作製し、これを脱泡処理後、リバースロールコーター法、ドクターブレード法等の方法により、所定の厚みを有するセラミックグリーンシートを作製する。
次に、金型を用いた打抜き加工やレーザ加工等の方法により、セラミックグリーンシートを図４のような種々の形状に加工して、複数枚の基体形成用のセラミックグリーンシート７０Ａ〜７０Ｄ、７２Ａ、７２Ｂ及び１０２Ａ〜１０２Ｇを得る。
前記セラミックグリーンシート７０Ａ〜７０Ｄは、圧電／電歪デバイス１０の端面３４ａ及び３４ｂを有する可動部２０ａ及び２０ｂを形成するための窓部１００が設けられた複数枚（例えば２枚）のセラミックグリーンシートであり、一方、セラミックグリーンシート１０２Ａ〜１０２Ｇは、少なくとも薄板部１２ａ及び１２ｂ間に空間を形成するための窓部５４が形成された複数枚（例えば４枚）のシートである。なお、セラミックグリーンシートの枚数は、あくまでも一例である。
その後、図５に示すように、セラミックグリーンシート７２Ａ及び７２Ｂでセラミックグリーンシート７０Ａ〜７０Ｄ並びに１０２Ａ〜１０２Ｇを挟み込むようにして、これらセラミックグリーンシート７０Ａ〜７０Ｄ、７２Ａ及び７２Ｂ並びに１０２Ａ〜１０２Ｇを積層した後、圧着して、セラミックグリーン積層体５８とする。この積層にあたっては、セラミックグリーンシート１０２Ａ〜１０２Ｇを中央に配置して積層する。
このとき、窓部１００の存在により、圧着時に圧力がかからない部位が発生するため、積層、圧着の順番等を変更し、そのような部位が生じないようにする必要がある。その後、セラミックグリーン積層体５８を焼成してセラミック積層体６０（図６参照）を得る。
次に、図６に示すように、前記セラミック積層体６０の両表面、即ち、セラミックグリーンシート７２Ａ及び７２Ｂが積層された表面に相当する面に、それぞれ多層構造の圧電／電歪素子１８ａ及び１８ｂを形成し、焼成によって圧電／電歪素子１８ａ及び１８ｂをセラミック積層体６０に一体化させる。もちろん、圧電／電歪素子は片側の表面のみに形成してもよい。
ここで、セラミック積層体６０の一表面に多層構造の圧電／電歪素子１８ａを形成する過程について、図７Ａ〜図１１Ｂを参照しながら詳細に説明する。圧電／電歪素子１８ｂを形成する過程は圧電／電歪素子１８ａと同様であるため、ここではその重複説明を省略する。
まず、図７Ａに示すように、セラミック積層体６０の一表面に、例えばＰｔ／ジルコニアによる第１のサーメット層１６０を例えばスクリーン印刷により形成した後、第１のサーメット層１６０が分離した部分（図２の空隙４０に対応する部分）に、例えばＰｔ／ジルコニアによる第２のサーメット層１６２を例えばスクリーン印刷により形成する。この場合、第１のサーメット層１６０及び第２のサーメット層１６２の各厚みは、それぞれ焼成後の厚みが約１μｍ及び約５μｍとなる厚みに設定される。
その後、図７Ｂに示すように、１０００〜１４００℃を０．５〜３時間ほど保持した焼成処理によって、第１のサーメット層１６０による第１の層１４０（第１の配線パターン５０を構成する第１の層）を形成すると共に、第２のサーメット層１６２による絶縁層４２を形成する。
その後、図７Ｃに示すように、第１の層１４０上に、例えばＰｔペースト１６４を例えばスクリーン印刷により形成する。この場合、Ｐｔペースト１６４の厚みは、焼成後の厚みが２〜５μｍとなる厚みに設定される。
その後、図８Ａに示すように、１０００〜１４００℃を０．５〜３時間ほど保持した焼成処理によって、Ｐｔペースト１６４による第２の層１４２（第１の配線パターン５０を構成する第２の層）を形成する。
その後、図８Ｂに示すように、第２の層１４２上に、例えばＰｔ／ＰＺＴによる第３のサーメット層１６６を、例えばスクリーン印刷により形成する。この場合、第３のサーメット層１６６の厚みは、焼成後の厚みが０．５〜５μｍとなる厚みに設定される。
次いで、第３のサーメット層１６６上と、露出する絶縁層４２上に、例えば１層目のＰＺＴペースト１６８を、例えばスクリーン印刷により形成する。この場合、ＰＺＴペースト１６８の厚みは、焼成後の厚みが５〜２５μｍとなるように設定する。
次いで、前記ＰＺＴペースト１６８上と、露出する第３のサーメット層１６６のうち、一方の部分１６６ａ（後に第１の配線パターン５０の一方の部分２４Ａに対応する部分）上に、後に第２の配線パターン２４Ｂとなる例えばＰｔ／ＰＺＴの第４のサーメット層１７０を、例えばスクリーン印刷により形成する。この場合、第４のサーメット層１７０の厚みは、焼成後の厚みが１〜３μｍとなる厚みに設定される。
その後、図８Ｃに示すように、１０００〜１４００℃を０．５〜３時間ほど保持した焼成処理によって、第３のサーメット層１６６による第３の層１４４（第１の配線パターン５０を構成する第３の層）と、ＰＺＴペースト１６８による第１層目の圧電／電歪層２２Ａと、第４のサーメット層１７０による第２の配線パターン２４Ｂを形成する。
このとき、第２の配線パターン２４Ｂは、Ｐｔ／ＰＺＴの第４のサーメット層１７０にて構成されているため、その後の焼成によって、熱収縮や一部の蒸発はほとんど行われず、例えば図３Ｂに示すように、不要な孔６２の発生が大幅に抑えられることとなる。しかも、その膜厚は４μｍ以下の導体層として構成されることになる。
その後、図９Ａに示すように、第２の配線パターン２４Ｂ上と、露出する第１層目の圧電／電歪層２２Ａ上に、例えば２層目のＰＺＴペースト１７２を、例えばスクリーン印刷により形成する。この場合、ＰＺＴペースト１７２の厚みは、焼成後の厚みが５〜２５μｍとなる厚みに設定される。
次いで、前記ＰＺＴペースト１７２上と、第１の配線パターン５０における他方の部分２６Ａ上に、後に第３の配線パターン２６Ｂとなる例えばＰｔ／ＰＺＴの第５のサーメット層１７４を、例えばスクリーン印刷により形成する。この場合、第５のサーメット層１７４の厚みは、焼成後の厚みが１〜３μｍとなる厚みに設定される。
その後、図９Ｂに示すように、１０００〜１４００℃を０．５〜３時間ほど保持した焼成処理によって、ＰＺＴペースト１７２による第２層目の圧電／電歪層２２Ｂと、第５のサーメット層１７４による第３の配線パターン２６Ｂを形成する。この場合も、第３の配線パターン２６Ｂは、Ｐｔ／ＰＺＴの第５のサーメット層１７４にて構成されているため、その後の焼成によっても、不要な孔６２の発生は大幅に抑えられ、しかも、その膜厚は４μｍ以下の導体層として構成されることになる。
その後、図９Ｃに示すように、第３の配線パターン２６Ｂ上と、露出する第２層目の圧電／電歪層２２Ｂ上に、例えば３層目のＰＺＴペースト１７６を、例えばスクリーン印刷により形成する。この場合、ＰＺＴペースト１７６の厚みは、焼成後の厚みが５〜２５μｍとなるように設定される。
次いで、前記ＰＺＴペースト１７６上と、露出する第２の配線パターン２４Ｂ上に、後に第４の配線パターン２４Ｃとなる例えばＰｔ／ＰＺＴの第６のサーメット層１７８を、例えばスクリーン印刷により形成する。この場合、第６のサーメット層１７８の厚みは、焼成後の厚みが１〜３μｍとなる厚みに設定される。
その後、図１０Ａに示すように、１０００〜１４００℃を０．５〜３時間ほど保持した焼成処理によって、ＰＺＴペースト１７６による第３層目の圧電／電歪層２２Ｃと、第６のサーメット層１７８による第４の配線パターン２４Ｃを形成する。この場合も、第４の配線パターン２４Ｃは、Ｐｔ／ＰＺＴの第６のサーメット層１７８にて構成されているため、その後の焼成によっても、不要な孔６２の発生は大幅に抑えられ、しかも、その膜厚は４μｍ以下の導体層として構成されることになる。
その後、図１０Ｂに示すように、第４の配線パターン２４Ｃ上と、露出する第３層目の圧電／電歪層２２Ｃ上に、例えば４層目のＰＺＴペースト１８０を、例えばスクリーン印刷により形成する。この場合、ＰＺＴペースト１８０の厚みは、焼成後の厚みが５〜２５μｍとなる厚みに設定される。
その後、図１１Ａに示すように、１０００〜１４００℃を０．５〜３時間ほど保持した焼成処理によって、ＰＺＴペースト１８０による第４層目の圧電／電歪層２２Ｄを形成する。
その後、図１１Ｂに示すように、第４層目の圧電／電歪層２２Ｄ上と、露出する第３の配線パターン２６Ｂ上並びに露出する第１の配線パターン５０の他方の部分２６Ａ上に、後に第５の配線パターン２６Ｃとなる例えばＰｔレジネート１８２を、例えばスクリーン印刷により形成する。この場合、Ｐｔレジネート１８２の厚みは、焼成後の厚みが０．１〜３μｍとなる厚みに設定される。
次いで、露出する第１の配線パターン５０の一方の部分２４Ａと、Ｐｔレジネート１８２の端部にそれぞれ後に一方の端子２８及び他方の端子３０となるＡｕペースト１８４及び１８６を、例えばスクリーン印刷により形成する。
その後、５００〜１０００℃を０．５〜３時間ほど保持した焼成処理によって、Ｐｔレジネート１８２による第５の配線パターン２６Ｃと、Ａｕペースト１８４及び１８６による端子２８及び３０を形成する。これによって、図２に示すように、セラミック積層体６０の一表面に多層構造の圧電／電歪素子１８ａが形成されることになる。なお、セラミック積層体６０の他方の表面にも同様の方法で多層構造の圧電／電歪素子１８ｂが形成される。
次に、図６に示すように、圧電／電歪素子１８ａ及び１８ｂが形成されたセラミック積層体６０のうち、切断線Ｃ１、Ｃ２、Ｃ５に沿って切断することにより、セラミック積層体６０の側部と先端部を切除する。この切除によって、図１に示すように、セラミック基体１６に圧電／電歪素子１８ａ及び１８ｂが形成され、かつ、互いに対向する端面３４ａ及び３４ｂを有する可動部２０ａ及び２０ｂが形成された圧電／電歪デバイス１０を得る。
切断のタイミングは、切断線Ｃ１及びＣ２に沿って切断した後に、切断線Ｃ５に沿って切断してもよく、切断線Ｃ５に沿って切断した後に、切断線Ｃ１及びＣ２に沿って切断してもよい。もちろん、これらの切断を同時に行うようにしてもよい。また、切断線Ｃ５と対向する固定部１４の端面も適宜切断するようにしてもよい。
その後、例えば超音波洗浄によって、前記切断による切くず等が除去されることになる。
このように、実施の形態に係る圧電／電歪デバイス１０においては、積層方向中間部分の第２〜第４の配線パターン２４Ｂ、２６Ｂ及び２４Ｃを、導電材料と圧電／電歪材料を含むサーメット膜を焼成して形成したので、各電極層における導電部分の占有面積を大きくとることができ、これにより、静電容量が増加し、駆動力が大きくなることで、変位量も大きくなる。
また、不要な孔６２が不規則に発生する場合と比べて、本実施の形態では不要な孔６２がほとんど発生しないため、個々のデバイスにおける１つの電極層における導電部分の面積のばらつきも小さくなる。これにより、個々のデバイス間での静電容量のばらつきが小さくなり、使用時における制御電圧の調整をいちいちデバイス毎に行う必要がなくなり、使いやすい（制御しやすい）ものとなる。
同様に、個々のデバイスの変位特性のばらつきも小さくなり、変位量に関する精度を向上させることができる。
また、上述の第２〜第４の配線パターン２４Ｂ、２６Ｂ及び２４Ｃにおいては、各導体層の厚みを４μｍに薄くすることができるため、圧電／電歪素子１８ａ及び１８ｂ自体の体積も効果的に小さくすることができる。これにより、変位動作上の抵抗を少なくすることができ、静電容量の増加とも相俟ってより駆動力の増大（変位量の増大）を図ることができる。
また、膜形成法によって、第１の配線パターン５０がセラミック基体１６と第１層目の圧電／電歪層２２Ａに強固に結合されると共に、第１の配線パターン５０の空隙４０内に充填された絶縁層４２により、第１層目の圧電／電歪層２２Ａの一部が空隙４０上に配置されるということがなくなる。そのため、加工時や洗浄時における圧電／電歪層２２Ａの剥がれを確実に防止することができる。
その結果、セラミック積層体６０に対する切断工程において、加工負荷の小さい条件に制約されることがなくなるため、加工時間が短くなり、スループットの向上を図ることができる。
また、洗浄工程においても、圧電／電歪層２２Ａ等に対する負荷が小さくなるような条件で行う必要がなくなり、洗浄時間の短縮化を効率よく図ることができ、工数の削減を実現させることができる。
上述の図７Ａ〜図７Ｃの例では、第１のサーメット層１６０が分離した部分に、第１のサーメット層よりも厚みの大きい第２のサーメット層１６２を形成した後、熱処理を施して、第１のサーメット層１６０を第１の層１４０とし、第２のサーメット層１６２を絶縁層４２とした後、第１の層１４０上に、Ｐｔペースト１６４を形成するようにしたが、その他、図１２Ａ〜図１２Ｃに示すように製造してもよい。
即ち、図１２Ａに示すように、第１のサーメット層１６０が分離した部分に、第１のサーメット層１６０と厚みがほぼ同じであって、かつ、幅が第１のサーメット層１６０が分離した部分の幅よりも大きい第２のサーメット層１６２を形成する。
その後、図１２Ｂに示すように、１０００〜１４００℃を０．５〜３時間ほど保持した焼成処理によって、第１のサーメット層１６０による第１の層１４０を形成すると共に、第２のサーメット層１６２による絶縁層４２を形成する。
その後、図１２Ｃに示すように、第１の層１４０上に、例えばＰｔペースト１６４を例えばスクリーン印刷により形成する。この場合、絶縁層４２の肩部分がＰｔペースト１６４によって被され、絶縁層４２の中央部分が露出されるように、前記Ｐｔペースト１６４が形成される。
その後、図８Ａ〜図１１Ｂに示す工程と同じ工程を踏むことにより、図１３に示すように、第１の配線パターン５０における一方の部分２４Ａと他方の部分２６Ａとの間に絶縁層４２が介在された形態となるため、加工時や洗浄時における圧電／電歪層２２Ａの剥がれを確実に防止することができる。
特に、図１３の絶縁層４２は、図２の絶縁層４２と異なり、薄膜であることから、上層に形成される圧電／電歪層２２Ａが第１の配線パターン５０における一方の部分２４Ａと他方の部分２６Ａとの間に入り込み、いわゆるアンカー効果によって圧電／電歪層２２Ａの密着性が向上する。
また、絶縁層４２の両側が第２の層１４２及び第３の層１４４によって押さえ付けられる形態となるため、いわゆるハトメのような機能を果たし、セラミック積層体６０に対する絶縁層４２並びに第１の配線パターン５０の密着性を向上させることができる。
しかも、図７Ａ〜図７Ｃの製造方法と比して、マスク合わせの精度を緩和して行うことができることから、製造工程の簡略化、工数の削減化を有効に図ることができる。
なお、図１４に示すように前記工程において絶縁層４２を充填せず、空隙４０のままであっても構わない。
次に、この実施の形態に係る圧電／電歪デバイス１０の各構成要素について説明する。
可動部２０ａ及び２０ｂは、上述したように、薄板部１２ａ及び１２ｂの駆動量に基づいて作動する部分であり、圧電／電歪デバイス１０の使用目的に応じて種々の部材が取り付けられる。例えば、圧電／電歪デバイス１０を変位素子として使用する場合であれば、光シャッタの遮蔽板等が取り付けられ、特に、ハードディスクドライブの磁気ヘッドの位置決めや、リンギング抑制機構に使用するのであれば、磁気ヘッド、磁気ヘッドを有するスライダ、スライダを有するサスペンション等の位置決めを必要とする部材が取り付けられる。
固定部１４は、上述したように、薄板部１２ａ及び１２ｂ並びに可動部２０ａ及び２０ｂを支持する部分であり、例えば前記ハードディスクドライブの磁気ヘッドの位置決めに利用する場合には、ＶＣＭ（ボイスコイルモータ）に取り付けられたキャリッジアーム、前記キャリッジアームに取り付けられた固定プレート又はサスペンション等に固定部１４を支持固定することにより、圧電／電歪デバイス１０の全体が固定される。また、この固定部１４には、図１に示すように、圧電／電歪素子１８ａ及び１８ｂを駆動するための端子２８及び３０その他の部材が配置される場合もある。
可動部２０ａ及び２０ｂ並びに固定部１４を構成する材料としては、剛性を有する限りにおいて特に限定されないが、上述したように、セラミックグリーンシート積層法を適用できるセラミックスを好適に用いることができる。
具体的には、安定化ジルコニア、部分安定化ジルコニアをはじめとするジルコニア、アルミナ、マグネシア、窒化珪素、窒化アルミニウム、酸化チタンを主成分とする材料等が挙げられる他、これらの混合物を主成分とした材料が挙げられるが、機械的強度や靱性が高い点において、ジルコニア、特に安定化ジルコニアを主成分とする材料と部分安定化ジルコニアを主成分とする材料が好ましい。
薄板部１２ａ及び１２ｂは、上述したように、圧電／電歪素子１８ａ及び１８ｂの変位により駆動する部分である。薄板部１２ａ及び１２ｂは、可撓性を有する薄板状の部材であって、表面に配置された圧電／電歪素子１８ａ及び１８ｂの伸縮変位を屈曲変位として増幅して、可動部２０ａ及び２０ｂに伝達する機能を有する。従って、薄板部１２ａ及び１２ｂの形状や材質は、可撓性を有し、屈曲変形によって破損しない程度の機械的強度を有するものであれば足り、可動部２０ａ及び２０ｂの応答性、操作性を考慮して適宜選択することができる。
薄板部１２ａ及び１２ｂを構成する材料としては、可動部２０ａ及び２０ｂや固定部１４と同様のセラミックスを好適に用いることができ、ジルコニア、中でも安定化ジルコニアを主成分とする材料と部分安定化ジルコニアを主成分とする材料は、薄肉であっても機械的強度が大きいこと、靱性が高いこと、圧電／電歪層や電極材との反応性が小さいことから最も好適に用いられる。
前記安定化ジルコニア並びに部分安定化ジルコニアにおいては、次のように安定化並びに部分安定化されたものが好ましい。即ち、ジルコニアを安定化並びに部分安定化させる化合物としては、酸化イットリウム、酸化イッテルビウム、酸化セリウム、酸化カルシウム、及び酸化マグネシウムがあり、少なくともそのうちの１つの化合物を添加、含有させることにより、あるいは１種類の化合物の添加のみならず、それら化合物を組み合わせて添加することによっても、目的とするジルコニアの安定化は可能である。
なお、それぞれの化合物の添加量としては、酸化イットリウムや酸化イッテルビウムの場合にあっては、１〜３０モル％、好ましくは１．５〜１０モル％、酸化セリウムの場合にあっては、６〜５０モル％、好ましくは８〜２０モル％、酸化カルシウムや酸化マグネシウムの場合にあっては、５〜４０モル％、好ましくは５〜２０モル％とすることが望ましいが、その中でも特に酸化イットリウムを安定化剤として用いることが好ましく、その場合においては、１．５〜１０モル％、更に好ましくは２〜４モル％とすることが望ましい。また、焼結助剤等の添加物としてアルミナ、シリカ、遷移金属酸化物等を０．０５〜２０ｗｔ％の範囲で添加することが可能であるが、圧電／電歪素子１８ａ及び１８ｂの形成手法として、膜形成法による焼成一体化を採用する場合は、アルミナ、マグネシア、遷移金属酸化物等を添加物として添加することも好ましい。
なお、機械的強度と安定した結晶相が得られるように、ジルコニアの平均結晶粒子径を０．０５〜３μｍ、好ましくは０．０５〜１μｍとすることが望ましい。また、上述のように、薄板部１２ａ及び１２ｂについては、可動部２０ａ及び２０ｂ並びに固定部１４と同様のセラミックスを用いることができるが、好ましくは、実質的に同一の材料を用いて構成することが、接合部分の信頼性、圧電／電歪デバイス１０の強度、製造の煩雑さの低減を図る上で有利である。
圧電／電歪素子１８ａ及び１８ｂは、少なくとも圧電／電歪層２２と、該圧電／電歪層２２に電界をかけるための一対の電極２４及び２６を有するものであり、ユニモルフ型、バイモルフ型等の圧電／電歪素子を用いることができるが、薄板部１２ａ及び１２ｂと組み合わせたユニモルフ型の方が、発生する変位量の安定性に優れ、軽量化に有利であるため、このような圧電／電歪デバイス１０に適している。
前記圧電／電歪素子１８ａ及び１８ｂは、図１に示すように、薄板部１２ａ及び１２ｂの側面に形成する方が薄板部１２ａ及び１２ｂをより大きく駆動させることができる点で好ましい。
圧電／電歪層２２には、圧電セラミックスが好適に用いられるが、電歪セラミックスや強誘電体セラミックス、あるいは反強誘電体セラミックスを用いることも可能である。但し、この圧電／電歪デバイス１０をハードディスクドライブの磁気ヘッドの位置決め等に用いる場合は、可動部２０ａ及び２０ｂの変位量と駆動電圧、又は出力電圧とのリニアリティが重要とされるため、歪み履歴の小さい材料を用いることが好ましく、抗電界が１０ｋＶ／ｍｍ以下の材料を用いることが好ましい。
具体的な材料としては、ジルコン酸鉛、チタン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、アンチモンスズ酸鉛、マンガンタングステン酸鉛、コバルトニオブ酸鉛、チタン酸バリウム、チタン酸ナトリウムビスマス、ニオブ酸カリウムナトリウム、タンタル酸ストロンチウムビスマス等を単独であるいは混合物として含有するセラミックスが挙げられる。
特に、高い電気機械結合係数と圧電定数を有し、圧電／電歪層２２の焼結時における薄板部（セラミックス）１２ａ及び１２ｂとの反応性が小さく、安定した組成のものが得られる点において、ジルコン酸鉛、チタン酸鉛、及びマグネシウムニオブ酸鉛を主成分とする材料、もしくはチタン酸ナトリウムビスマスを主成分とする材料が好適に用いられる。
更に、前記材料に、ランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル、マンガン、セリウム、カドミウム、クロム、コバルト、アンチモン、鉄、イットリウム、タンタル、リチウム、ビスマス、スズ等の酸化物等を単独で、もしくは混合したセラミックスを用いてもよい。
例えば、主成分であるジルコン酸鉛とチタン酸鉛及びマグネシウムニオブ酸鉛に、ランタンやストロンチウムを含有させることにより、抗電界や圧電特性を調整可能となる等の利点を得られる場合がある。
なお、シリカ等のガラス化し易い材料の添加は避けることが望ましい。なぜならば、シリカ等の材料は、圧電／電歪層２２の熱処理時に、圧電／電歪材料と反応し易く、その組成を変動させ、圧電特性を劣化させるからである。
一方、圧電／電歪素子１８ａ及び１８ｂの一対の電極２４及び２６は、室温で固体であり、導電性に優れた金属で構成されていることが好ましく、例えばアルミニウム、チタン、クロム、鉄、コバルト、ニッケル、銅、亜鉛、ニオブ、モリブデン、ルテニウム、パラジウム、ロジウム、銀、スズ、タンタル、タングステン、イリジウム、白金、金、鉛等の金属単体、もしくはこれらの合金が用いられ、更に、これらに圧電／電歪層２２あるいは薄板部１２ａ及び１２ｂと同じ材料を分散させたサーメット材料を用いてもよい。
圧電／電歪素子１８ａ及び１８ｂにおける電極２４及び２６の材料選定は、圧電／電歪層２２の形成方法に依存して決定される。例えば薄板部１２ａ及び１２ｂ上に一方の電極２４を形成した後、前記電極２４上に圧電／電歪層２２を焼成により形成する場合は、一方の電極２４には、圧電／電歪層２２の焼成温度においても変化しない白金、パラジウム、白金−パラジウム合金、銀−パラジウム合金等の高融点金属を使用する必要があるが、圧電／電歪層２２を形成した後に、前記圧電／電歪層２２上に形成される最外層の他方の電極２６は、低温で電極形成を行うことができるため、アルミニウム、金、銀等の低融点金属を主成分として使用することができる。
また、電極２４及び２６の厚みは、少なからず圧電／電歪素子１８ａ及び１８ｂの変位を低下させる要因ともなるため、特に圧電／電歪層２２の焼成後に形成される電極には、焼成後に緻密でより薄い膜が得られる有機金属ペースト、例えば金レジネートペースト、白金レジネートペースト、銀レジネートペースト等の材料を用いることが好ましい。
そして、この実施の形態に係る圧電／電歪デバイス１０は、超音波センサや加速度センサ、角速度センサや衝撃センサ、質量センサ等の各種センサに好適に利用でき、端面３４ａ及び３４ｂないし薄板部１２ａ及び１２ｂ間に取り付けられる物体のサイズを適宜調整することにより、センサの感度調整が容易に行えるという更なる利点がある。
また、圧電／電歪デバイス１０の製造方法においては、セラミック積層体の表面に圧電／電歪素子１８ａ及び１８ｂを形成する方法として、上述したスクリーン印刷法のほかに、ディッピング法、塗布法、電気泳動法等の厚膜形成法や、イオンビーム法、スパッタリング法、真空蒸着、イオンプレーティング法、化学気相成長法（ＣＶＤ）、めっき等の薄膜形成法を用いることができる。
このような膜形成法を用いて圧電／電歪素子１８ａ及び１８ｂを形成することにより、接着剤を用いることなく、圧電／電歪素子１８ａ及び１８ｂと薄板部１２ａ及び１２ｂとを一体的に接合、配置することができ、信頼性、再現性を確保できると共に、集積化を容易にすることができる。
この場合、厚膜形成法により圧電／電歪素子１８ａ及び１８ｂを形成することが好ましい。特に、圧電／電歪層２２の形成において厚膜形成法を用いれば、平均粒径０．０１〜５μｍ、好ましくは０．０５〜３μｍの圧電セラミックスの粒子、粉末を主成分とするペーストやスラリー、又はサスペンションやエマルジョン、ゾル等を用いて膜化することができ、それを焼成することによって良好な圧電／電歪特性を得ることができるからである。
なお、電気泳動法は、膜を高い密度で、かつ、高い形状精度で形成できるという利点がある。また、スクリーン印刷法は、膜形成とパターン形成とを同時にできるため、製造工程の簡略化に有利である。
また、セラミック積層体を切除する方法としては、ダイシング加工、ワイヤソー加工等の機械加工のほか、ＹＡＧレーザ、エキシマレーザ等のレーザ加工や電子ビーム加工を適用することが可能である。
ところで、セラミック基体１６を構成する場合に、例えば図１５に示すように、固定部１４の内壁のうち、薄板部１２ａ及び１２ｂ近傍にそれぞれ切込み（切欠き）２００を形成する場合がある（変形例に係る圧電／電歪デバイス１０ａ）。これにより、一対の薄板部１２ａ及び１２ｂの長さが実質的に長くなり、変位量を大きくとることができると共に、薄板部１２ａ及び１２ｂが撓みやすくなるため、消費電力の低減化も図ることができる。なお、図１５の例では、第１の配線パターン５０を薄板部１２ａ及び１２ｂの上端まで形成せずに、圧電／電歪素子１８ａ及び１８ｂの積層部分とほぼ同じ長さに形成した状態を示す。
しかし、薄板部１２ａ及び１２ｂと可動部２０ａ及び２０ｂとの接合部分２０２や薄板部１２ａ及び１２ｂと固定部１４との接合部分２０４で応力集中し、圧電／電歪デバイス１０ａの耐衝撃性が低下するおそれがある。
そこで、以下に、本実施の形態に係る圧電／電歪デバイス１０の好ましい構成の具体例について図１６〜図２４を参照しながら説明する。
第１の具体例に係る圧電／電歪デバイス１０Ａは、図１６に示すように、上述した図１５に示す変形例に係る圧電／電歪デバイス１０ａとほぼ同様の構成を有するが、薄板部１２ａ及び１２ｂと可動部２０ａ及び２０ｂとの接合部分２０２と、薄板部１２ａ及び１２ｂと固定部１４との接合部分２０４に第２の材料による付加部材２０６が配置されている点で異なる。第２の材料としては、金属又は金属を含む材料を用いることができる。
通常、セラミックスは圧縮応力には高い破壊強度を持っているが、引張応力に対しては低い。一方、金属は逆に引張応力に対しては高い破壊強度を持っているが、圧縮応力に対しては屈曲など変形しやすく形状を維持する強度が低い。但し、セラミックスのように割れてしまうようなことはない。つまり、金属は弾性変形しやすく破壊に至るまでの弾性変形の許容量がセラミックスに比べて大きいという性質を有する。従って、２つの材料（セラミックスと金属）を合わせることで両方の欠点を互いに補うことができ、高い強度を確保することができる。
更に、表面に金属を配置することで、引張応力に対して金属が弾性変形し、応力を吸収することから、破壊限界が高くなり、セラミックスが表面に露出している場合と比べて破壊強度が高くなり、特に、耐衝撃性を高めることができる。
この第１の具体例では、薄板部１２ａ及び１２ｂと可動部２０ａ及び２０ｂとの接合部分２０２と、薄板部１２ａ及び１２ｂと固定部１４との接合部分２０４に付加部材２０６を配置していることから、この付加部材２０６を金属にて構成することにより、上述の作用効果を得ることができる。即ち、通常、接合部分２０２及び２０４で応力集中が発生するが、セラミックスよりも柔らかい付加部材２０６が伸縮することで前記応力集中による衝撃を吸収し、耐衝撃性を高めることができる。
付加部材２０６を弾性率の高い金属にて構成した場合は、上述の耐衝撃性を高める上で有利であるが、セラミック基体１６から剥離するおそれがある。そこで、付加部材２０６の構成材料としては、上述した金属のほかに、金属を含むサーメットによって構成するようにしてもよい。この場合、セラミックスとの接合強度が高いため、剥離の心配はない。
つまり、付加部材２０６を構成する材料は、（１）金属のようにセラミックスより弾性率が高いこと、（２）セラミック基体１６の主材料であるセラミックスと熱膨張率が近似していること、（３）セラミックスとの付着強度（接合強度）が高いことが求められ、このような特性を有する材料としては、セラミック基体１６の構成材料（セラミックス）と金属とのサーメットが挙げられる。
金属は、高温でセラミックスと同時焼成できるＰｔなどの貴金属系が好ましいが、チタン、クロム、ニッケル等であってもよい。セラミックスはジルコニアが好ましい。
ここで、サーメット中の金属の比率が低いとセラミックスとの接合強度は高くなるが、金属としての性質が乏しくなるため、強度の向上があまり望めなくなる。このことから、金属の比率が高く、セラミックスとの接合強度が確保できる条件が好ましい。従って、サーメットの配合比は、体積比でセラミックスを１としたとき、金属は０．５〜１が好ましく、更に好ましくは０．７〜０．９である。
上述のような付加部材２０６を有する圧電／電歪デバイス１０Ａを作製するには、上述したセラミックグリーン積層体５８（図５参照）を作製する過程において、後に付加部材２０６となるサーメットペーストをパターン印刷する工程を追加するだけで済む。
即ち、薄板部１２ａ及び１２ｂにあたるグリーンシートを、金型を用いた打抜き加工やレーザ加工等の方法で所定の形状に加工した後、薄板部１２ａ及び１２ｂの裏面となる面（一対の薄板部１２ａ及び１２ｂが互いに対向する面）のうち、所定位置（この場合、薄板部１２ａ及び１２ｂと可動部２０ａ及び２０ｂとの接合部分２０２と、薄板部１２ａ及び１２ｂと固定部１４との接合部分２０４に相当する位置）に、所定厚みのサーメットペーストによるパターンをスクリーン印刷を用いて形成する。
印刷方法以外の方法としては、マスキングを用いてスプレーによりパターン形成したり、あるいはサーメットのグリーンシートを作製し、打抜き加工して付加部材として積層して形成するようにしてもよい。
ここで、サーメットペーストの厚さは０．００３〜０．０７ｍｍが好ましく、より好ましくは０．００５〜０．０１ｍｍである。０．０３ｍｍよりも薄いと破壊強度を向上させる効果が乏しくなり、０．０７ｍｍよりも厚いと薄板部１２ａ及び１２ｂ全体が厚くなりすぎて、変位量が小さくなるという弊害が起こるからである。従って、サーメットペーストを形成する部分におけるセラミック部分の厚みと、形成するサーメットペーストの厚みを適宜調整して、破壊強度とのバランスを考慮しつつ圧電／電歪デバイスとしての特性を最適化することが好ましい。
付加部材２０６のうち、接合部分２０２及び２０４に進入させる長さ（便宜的に進入長さと記す）Ｌａは、薄板部１２ａ及び１２ｂの厚さ（セラミック部分の厚さ）以上が好ましい。前記進入長さＬａが短すぎると、パターン印刷や積層時における位置合わせ精度が厳しくなり、歩留まりが低下するおそれがあるからである。
次に、第２の具体例に係る圧電／電歪デバイス１０Ｂは、図１７に示すように、上述した図１６に示す第１の具体例に係る圧電／電歪デバイス１０Ａとほぼ同様の構成を有するが、付加部材２０６が、可動部２０ａ及び２０ｂの上端から固定部１４の外端面１４ａにかけて薄板部１２ａ及び１２ｂの裏面（一対の薄板部１２ａ及び１２ｂが互いに対向する面）に沿って連続して配置されている点で異なる。
この場合、第１の具体例に係る圧電／電歪デバイス１０Ａの作用効果に加えて、薄板部１２ａ及び１２ｂの裏面からのセラミックスの破壊（亀裂の発生や破損等）を回避することができる。
次に、第３の具体例に係る圧電／電歪デバイス１０Ｃは、図１８に示すように、上述した図１７に示す第２の具体例に係る圧電／電歪デバイス１０Ｂとほぼ同様の構成を有するが、付加部材２０６が、薄板部１２ａ及び１２ｂと可動部２０ａ及び２０ｂとの接合部分２０２から薄板部１２ａ及び１２ｂと固定部１４との接合部分２０４にかけて連続して配置されている点で異なる。
この場合、セラミック基体１６が付加部材２０６によって完全に分断されておらず、一部で連結されていることから、熱膨張差などによる応力によっても付加部材２０６が剥離し難いという利点がある。従って、急熱、急冷等の熱衝撃に対する信頼性を向上させることができる。
次に、第４の具体例に係る圧電／電歪デバイス１０Ｄは、図１９に示すように、上述した図１８に示す第３の具体例に係る圧電／電歪デバイス１０Ｃとほぼ同様の構成を有するが、圧電／電歪素子１８ａ及び１８ｂにおける第１の配線パターン５０がそれぞれ薄板部１２ａ及び１２ｂの上端まで延在させて形成している点で異なる。
この場合、薄板部１２ａ及び１２ｂの裏面からのセラミックスの破壊（亀裂の発生や破損等）を回避できることに加えて、薄板部１２ａ及び１２ｂの表面（側面）からのセラミックスの破壊を回避することができる。
次に、第５の具体例に係る圧電／電歪デバイス１０Ｅは、図２０に示すように、上述した図１９に示す第４の具体例に係る圧電／電歪デバイス１０Ｄとほぼ同様の構成を有するが、各薄板部１２ａ及び１２ｂの厚さ方向ほぼ中間部分にそれぞれ第２の付加部材２１４が配置されている点で異なる。この第２の付加部材２１４は、前記付加部材２０６と同様の構成材料を使用することができる。
この場合、薄板部１２ａ及び１２ｂの厚さ方向ほぼ中間部分に金属等からなる第２の付加部材２１４が挿入された形態となるため、第２の付加部材２１４が例えば建物の鉄筋コンクリートの鉄筋のような作用効果を奏することになり、更に強度を高めることができる。
次に、第６の具体例に係る圧電／電歪デバイス１０Ｆは、図２１に示すように、上述した図１８に示す第３の具体例に係る圧電／電歪デバイス１０Ｃとほぼ同様の構成を有するが、薄板部１２ａ及び１２ｂの先端部分が肉厚になっておらず、該先端部分の厚みと薄板部１２ａ及び１２ｂの中間部分の厚みがほぼ同じになっている点と、付加部材２０６が薄板部１２ａ及び１２ｂと固定部１４との接合部分２０４のみに形成されている点で異なる。この場合、薄板部１２ａ及び１２ｂの先端部分における互いに対向する面が物品の取付面３４ａ及び３４ｂとして機能するようになっている。
この構成によれば、薄板部１２ａ及び１２ｂの先端部分に、肉厚部分がなく、応力集中の発生はほとんどなくなるため、耐衝撃性を向上させることができる。
次に、第７の具体例に係る圧電／電歪デバイス１０Ｇは、図２２に示すように、上述した図２１に示す第６の具体例に係る圧電／電歪デバイス１０Ｆとほぼ同様の構成を有するが、付加部材２０６が薄板部１２ａ及び１２ｂの裏面に沿って取付面３４ａ及び３４ｂ近傍まで形成されている点で異なる。この場合、第６の具体例に係る圧電／電歪デバイス１０Ｆの作用効果に加えて、薄板部１２ａ及び１２ｂの裏面からのセラミックスの破壊（亀裂の発生や破損等）を回避することができる。
次に、第８の具体例に係る圧電／電歪デバイス１０Ｈは、図２３に示すように、上述した図２２に示す第７の具体例に係る圧電／電歪デバイス１０Ｇとほぼ同様の構成を有するが、付加部材２０６が、薄板部１２ａ及び１２ｂの先端から固定部１４の外端面１４ａにかけて薄板部１２ａ及び１２ｂの裏面に沿って連続して形成され、第１の配線パターン５０が、薄板部１２ａ及び１２ｂの先端まで延在されて形成されている点と、固定部１４の外端面１４ａのうち、固定部１４の内壁に設けられた切欠き２００と対応する箇所に別の切欠き２２０が形成されている点で異なる。
この場合、薄板部１２ａ及び１２ｂの先端部分における変位量を大きくすることができるが、固定部１４と薄板部１２ａ及び１２ｂとの連結部分が面積的に小さくなっているため、剥離しやすいおそれがある。そこで、図２３中、斜線で示すように、前記別の切欠き２２０に樹脂２２２を充填することで薄板部１２ａ及び１２ｂの剥離を有効に防止することができる。
また、圧電／電歪素子１８ａ及び１８ｂの長さ（薄板部１２ａ及び１２ｂに沿った長さ）は、図１６〜図２３に示す第１〜第８の具体例に係る圧電／電歪デバイス１０Ａ〜１４Ｈのように短くしてもよいし、図２４に示す第９の具体例に係る圧電／電歪デバイス１０Ｉに示すように、各圧電／電歪素子１８ａ及び１８ｂの一端面２２６がそれぞれ可動部２０ａ及び２０ｂの一端面２２８とほぼ同じ位置となるまで長くしてもよい。
上述した圧電／電歪デバイス１０、１０ａ、１０Ａ〜１０Ｉによれば、各種トランスデューサ、各種アクチュエータ、周波数領域機能部品（フィルタ）、トランス、通信用や動力用の振動子や共振子、発振子、ディスクリミネータ等の能動素子のほか、超音波センサや加速度センサ、角速度センサや衝撃センサ、質量センサ等の各種センサ用のセンサ素子として利用することができ、特に、光学機器、精密機器等の各種精密部品等の変位や位置決め調整、角度調整の機構に用いられる各種アクチュエータに好適に利用することができる。
産業上の利用可能性
以上説明したように、本発明に係る圧電／電歪デバイス及びその製造方法によれば、以下の効果を奏する。
（１）１つの電極層における導電部分の占有面積を大きくとることができ、駆動力の増加、歩留まりの向上並びに制御の容易化を実現することができる。
（２）圧電／電歪素子自体の体積を効果的に低減して、変位動作上の抵抗を少なくすることができ、より駆動力の増大（変位量の増大）を図ることができる。
（３）セラミック基体上に形成された圧電／電歪素子の剥がれの防止、圧電／電歪デバイスの製造に関する工数の削減化、及びスループットの向上を図ることができ、併せて圧電／電歪デバイスとしての機能の低下も防止することができる。
（４）破壊強度の増加によって耐衝撃性の向上を図ることができ、信頼性の高い圧電／電歪デバイスとすることができる。
【図面の簡単な説明】
図１は、本実施の形態に係る圧電／電歪デバイスの構成を示す斜視図である。
図２は、本実施の形態に係る圧電／電歪デバイスのうち、圧電／電歪素子の形成部分を示す拡大図である。
図３Ａは、第２の配線パターンを金属膜で形成した場合の焼成後の状態を示す説明図である。
図３Ｂは、第２の配線パターンをサーメット膜で形成した場合の焼成後の状態を示す説明図である。
図４は、必要なセラミックグリーンシートの積層過程を示す説明図である。
図５は、セラミックグリーンシートを積層してセラミックグリーン積層体とした状態を示す説明図である。
図６は、セラミックグリーン積層体を焼成してセラミック積層体とした後、前記セラミック積層体に圧電／電歪素子を形成した状態を示す説明図である。
図７Ａは、後に第１の配線パターンにおける第１の層となる第１のサーメット層と後に絶縁層となる第２のサーメット層を形成した段階を示す工程図である。
図７Ｂは、第１の層と絶縁層を同時に形成した段階を示す工程図である。
図７Ｃは、後に第１の配線パターンにおける第２の層となるＰｔペーストを形成した段階を示す工程図である。
図８Ａは、第２の層を形成した段階を示す工程図である。
図８Ｂは、後に第１の配線パターンにおける第３の層と、後に第１層目の圧電／電歪層となるＰＺＴペーストと、後に第２の配線パターンとなる第４のサーメット層を形成した段階を示す工程図である。
図８Ｃは、第３の層と第１層目の圧電／電歪層と第２の配線パターンを同時に形成した段階を示す工程図である。
図９Ａは、後に第２層目の圧電／電歪層となるＰＺＴペーストと後に第３の配線パターンとなる第５のサーメット層を形成した段階を示す工程図である。
図９Ｂは、第２層目の圧電／電歪層と第３の配線パターンを同時に形成した段階を示す工程図である。
図９Ｃは、後に第３層目の圧電／電歪層となるＰＺＴペーストと後に第４の配線パターンとなる第６のサーメット層を形成した段階を示す工程図である。
図１０Ａは、第３層目の圧電／電歪層と第４の配線パターンを同時に形成した段階を示す工程図である。
図１０Ｂは、後に第４層目の圧電／電歪層となるＰＺＴペーストを形成した段階を示す工程図である。
図１１Ａは、第４層目の圧電／電歪層を形成した段階を示す工程図である。
図１１Ｂは、後に第５の配線パターンとなるＰｔレジネートと、後に端子となるＡｕペーストを形成した段階を示す工程図である。
図１２Ａ〜図１２Ｃは、図７Ａ〜図７Ｃに示す本実施の形態に係る圧電／電歪デバイスの製造過程に対応した他の例を示す工程図である。
図１３は、本実施の形態に係る圧電／電歪デバイスにおいて、第１の配線パターンにおける一方の部分と他方の部分との間に薄膜の絶縁層を介在させた例を示す図である。
図１４は、本実施の形態に係る圧電／電歪デバイスのうち、圧電／電歪素子の形成部分を示す拡大図であって、電極層の間に空隙が存在していることを示す図である。
図１５は、変形例に係る圧電／電歪デバイスを示す正面図である。
図１６は、第１の具体例に係る圧電／電歪デバイスを示す正面図である。
図１７は、第２の具体例に係る圧電／電歪デバイスを示す正面図である。
図１８は、第３の具体例に係る圧電／電歪デバイスを示す正面図である。
図１９は、第４の具体例に係る圧電／電歪デバイスを示す正面図である。
図２０は、第５の具体例に係る圧電／電歪デバイスを示す正面図である。
図２１は、第６の具体例に係る圧電／電歪デバイスを示す正面図である。
図２２は、第７の具体例に係る圧電／電歪デバイスを示す正面図である。
図２３は、第８の具体例に係る圧電／電歪デバイスを示す正面図である。
図２４は、第９の具体例に係る圧電／電歪デバイスを示す正面図である。
【図１】
2003061023.tif 000003
【図２】
2003061023.tif 000004
【図３Ａ】
2003061023.tif 000005
【図３Ｂ】
2003061023.tif 000006
【図４】
2003061023.tif 000007
【図５】
2003061023.tif 000008
【図６】
2003061023.tif 000009
【図７Ａ】
2003061023.tif 000010
【図７Ｂ】
2003061023.tif 000011
【図７Ｃ】
2003061023.tif 000012
【図８Ａ】
2003061023.tif 000013
【図８Ｂ】
2003061023.tif 000014
【図８Ｃ】
2003061023.tif 000015
【図９Ａ】
2003061023.tif 000016
【図９Ｂ】
2003061023.tif 000017
【図９Ｃ】
2003061023.tif 000018
【図１０Ａ】
2003061023.tif 000019
【図１０Ｂ】
2003061023.tif 000020
【図１１Ａ】
2003061023.tif 000021
【図１１Ｂ】
2003061023.tif 000022
【図１２Ａ】
2003061023.tif 000023
【図１２Ｂ】
2003061023.tif 000024
【図１２Ｃ】
2003061023.tif 000025
【図１３】
2003061023.tif 000026
【図１４】
2003061023.tif 000027
【図１５】
2003061023.tif 000028
【図１６】
2003061023.tif 000029
【図１７】
2003061023.tif 000030
【図１８】
2003061023.tif 000031
【図１９】
2003061023.tif 000032
【図２０】
2003061023.tif 000033
【図２１】
2003061023.tif 000034
【図２２】
2003061023.tif 000035
【図２３】
2003061023.tif 000036
【図２４】
2003061023.tif 000037
【国際調査報告】
2003061023.tif 000038
2003061023.tif 000039
2003061023.tif 000040
2003061023.tif 000041
2003061023.tif 000042
2003061023.tif 000043