【事件の表示】
　特願２００２−５１１３７９「ヘテロ構造電界効果トランジスタおよびその製造方法」拒絶査定不服審判事件〔平成１３年１２月２０日国際公開，ＷＯ０１／９７２７４，平成１６年　２月　５日国内公表，特表２００４−５０３９３７〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１　手続の経緯
　本願は，２００１年５月１０日（パリ条約による優先権主張外国庁受理２０００年６月１２日，米国）を国際出願日とする出願であって，平成２３年１０月１９日付けで拒絶理由が通知され，平成２４年１月２５日に手続補正がされ，同年３月１２日付けで拒絶査定がなされ，これに対して同年７月２３日に拒絶査定に対する審判請求がされたものである。
　
２　本願発明について
（１）本願発明
　本願発明は，平成２４年１月２５日にされた手続補正により補正された特許請求の範囲の請求項１〜４に記載された事項により特定されるとおりのものであり，そのうち請求項１に係る発明は，特許請求の範囲の請求項１に記載された次の事項により特定されるとおりのもの（以下「本願発明」という。）である。
　
「【請求項１】
半導体構成要素の製造方法において，
　１つの表面を有する，デルタドープのヘテロエピタキシャル半導体構造基板であって，
　半絶縁性ヒ化ガリウムからなる支持層と，
　前記支持層を覆い，１００〜３００ナノメートルの厚さを有する緩衝層と，
　前記緩衝層を覆うドーピング層と，
　前記ドーピング層を覆い，２〜４ナノメートルの厚さを有するスペーサー層と，
　前記スペーサー層を覆い，１０〜２０ナノメートルの厚さを有するチャンネル層と，
　前記チャンネル層を覆い，１５〜３５ナノメートルの厚さを有する障壁層とを備えている，ヘテロエピタキシャル半導体構造基板を設ける工程と，
　前記デルタドープのヘテロエピタキシャル半導体構造基板の前記表面上にアンドープヒ化ガリウムの層を６〜９ナノメートルの厚さに設ける工程と，
　前記アンドープヒ化ガリウムの層の第１の部分の上にゲートコンタクトを形成する工程と，
　前記アンドープヒ化ガリウムの層の第２の部分を除去して前記デルタドープのヘテロエピタキシャル半導体構造基板の前記表面の一部を露出させる工程とを有し，前記アンドープヒ化ガリウムの層の残されている第１の部分は前記ゲートコンタクトの横方向の外形を超えて延在することがない，半導体構成要素の製造方法。」
　
（２）刊行物に記載された発明
ア　特開昭６１−２３１７６９号公報
　原査定の拒絶の理由に引用され本願の優先日前に日本国内において頒布された刊行物である特開昭６１−２３１７６９号公報（以下「引用例１」という。）には，第１図〜第４図とともに，次の記載がある。（下線は当合議体において付加。以下同様。）
　
（ア）産業上の利用分野
「〔産業上の利用分野〕
　
本発明は，しきい値の均一性，再現性に優れた常時オフ形電界効果トランジスタに関する
　
（イ）従来の技術
「〔従来の技術］
　
従来のＧａＡｓゲート電界効果トランジスタを第６図に表わしている。図において，半絶縁性ＧａＡｓ基板１上に，アンドープのＧａＡｓ層２，アンドープのＡｌ
ｘ
Ｇａ
１−ｘ
Ａｓ層（０＜ｘ＜１）３，がそれらの順に積層されている積層体４が形成され，積層体４上に，ｎ型不純物が高濃度にドープされたＧａＡｓ層５および金属層６がこれらの順に積層されている積層体７が局部的にストライプ状に形成され，上記積層体４中に，上記積層体７を幅方向にはさんだ両位置において，高いｎ型不純物濃度（≧１×１０
１８
ｃｍ
−３
）を有する第１，第２の半導体領域８，９が，Ａｌ
ｘ
Ｇａ
１−ｘ
Ａｓ層３側から少なくともＧａＡｓ層２に達する深さに局所的に形成され，上記第１および第２の半導体領域８，９に，第１，第２の電極１０，１１がそれぞれ付され，よって，上記第１，第２の半導体領域８，９を各々ソース領域，ドレイン領域とし，上記積層体４のＧａＡｓ層２の，ＧａＡｓ層２とＡｌ
ｘ
Ｇａ
１−ｘ
Ａｓ層３の界面に近い領域をｎチャネル形成領域とし，上記第１，第２の電極１０，１１をソース電極，ドレイン電極とし，金属層６をゲート電極とする構成を有している
　
（ウ）公知の電界効果トランジスタの他の例（ＨＥＭＴ）
「公知の電界効果トランジスタの他の例は，ＨＥＭＴ（高電子移動度トランジスタ）である。
ＨＥＭＴは，半絶縁性ＧａＡｓ基板上にエピタキシャル成長したアンドープＧａＡｓの活性層およびｎ型に高濃度にドーピングしたＡｌ
ｘ
Ｇａ
１−ｘ
Ａｓ層の二層構造を基本とする
　
（エ）発明が解決しようとする問題点
「〔発明が解決しようとする問題点〕
　しかし，従来の第６図のＧａＡｓゲート電界効果トランジスタではしきい値が，構造上，０ボルトに固定されており，論理回路を構成する上で，より望ましい小さな正の値（１０〜１００ｍＶ）を実現できないという欠点をもつ。
　一方，ＨＥＭＴにおいては，そのしきい値は，該ＡｌｘＧａ１−ｘＡｓ層の膜厚および不純物濃度に敏感に依存する。このため，ＨＥＭＴは，しきい値の均一性・再現性を得ることが，必ずしも容易でないという欠点をもつ。」（２ページ右下欄１〜１１行）
　
（オ）問題点を解決するための手段及び作用
「〔問題点を解決するための手段〕
　本発明は，例えば第６図の素子構造においてアンドープＡｌｘＧａ１−ｘＡｓ層３とｎ＋ＧａＡｓ層５の間にアンドープＧａＡｓ層（膜厚３〜３０ｎｍ）を設けることを特徴とする。同様な構成は他の半導体材料系の電界効果型トランジスタにも適用される。
〔作用〕
　その構成により，しきい値が小さな正の値（１０〜１００ｍＶ）であり，かつ，しきい値の再現性・均一性に優れた常時オフ型電界効果トランジスタ構造が実現される。」（２ページ右下欄１２行〜３ページ左上欄５行）
　
（カ）実施例
「〔実施例〕
　
第１図は，本発明の実施例である。アンドープＡｌ
ｘ
Ｇａ
１−ｘ
Ａｓ層３と，ｎ
＋
ＧａＡｓ層５の間に，アンドープＧａＡｓ層１２（膜厚３〜３０ｎｍ）を設けることを除いて，第６図と全く同じであり，対応部には同一番号で指示してある
　ゲート電極にゲート電圧を印加していない状態について考える。もしも，ｎ＋ＧａＡｓ層５からアンドープＧａＡｓ層１２へ，電子が移動することがないならば，エネルギー・バンド図は，第２図（ａ）に示すとうり，第７図（Ａ）と実質的に同一であり，したがってしきい値はゼロである。しかし，実際には，電子がｎ＋ＧａＡｓ層５から，アンドープＧａＡｓ層１２へ，熱エネルギーによりもれ出すために，アンドープＧａＡｓ層１２が負の電荷をもつ。この負の電荷により，アンドープＧａＡｓ層１２中に，第２図（ｂ）に示すように，電子をアンドープＧａＡｓ層１２からｎ＋ＧａＡｓ層５に押しもどす方向に，ポテンシャルの勾配が生じ，アンドープＧａＡｓ層２の伝導体端が，ｎ＋ＧａＡｓ層５のフェルミエネルギーに対してエネルギーΔＥだけもちあがる。このため，しきい値ＶＴＨは，ΔＥという正の値となる。
　しきい値の，ｎ＋ＧａＡｓ層５の不純物濃度Ｎに対する依存性（アンドープＧａＡｓ層１２の膜厚を１０ｎｍとした場合）の計算例を，第３図に示す。たとえば不純物濃度が１×１０１９ｃｍ−３のとき，しきい値は，約７０ｍＶという小さな正の値である。また，不純物濃度が±５０％ずれたときの，しきい値変動は，はぼ±９ｍＶである。これに対して同じしきい値のＨＥＭＴでは，上記の不純物濃度バラツキに対応するしきい値変動は約４００ｍＶであり，本発明の電界効果トランジスタのしきい値変動がきわめて小さいことがわかる。アンドープＧａＡｓ層５の不純物濃度を１×１０１９としたときの，しきい値の，アンドープＧａＡｓ層５の膜厚ｌに対する依存性の計算例を第４図に示す。膜厚が±２５％ずれたときの，しきい値の変動はほぼ±９ｍＶである。同じしきい値のＨＥＭＴでは，上記の膜厚バラツキに対応するしきい値変動は約４００ｍＶであり，本発明の電界効果トランジスタのしきい値変動がきわめて小さいことがわかる。
　以上により，本発明の電界効果トランジスタは，しきい値が正の小さな値（１０〜１００　ｍｖ）であり，かつ，しきい値の再現性・均一性に優れた常時オフ形電界効果トランジスタであることがわかる。」（３ページ左上欄６行〜同ページ左下欄１２行）
　
・ここで，上記（カ）に記載された実施例は，「アンドープＡｌｘＧａ１−ｘＡｓ層３と，ｎ＋ＧａＡｓ層５の間に，アンドープＧａＡｓ層１２（膜厚３〜３０ｎｍ）を設けることを除いて，第６図と全く同じ」であるから，実施例における積層体４の構成は，上記（イ）に記載された「従来の技術」に係る「ＧａＡｓゲート電界効果トランジスタ」の積層体４と同じであることは明らかである。
・上記（イ）には，「積層体４上に，ｎ型不純物が高濃度にドープされたＧａＡｓ層５および金属層６がこれらの順に積層されている積層体７が局部的にストライプ状に形成され」ていることが記載され，上記（カ）に記載された実施例についても「積層体７が局部的にストライプ状に形成され」ていることは明らかである。また，第１図からは，積層体７を構成する金属層６，ｎ＋ＧａＡｓ層５及びアンドープＧａＡｓ層１２がすべて同じ幅にされていることが見て取れる。
・上記（ウ）に記載されたＨＥＭＴについては，「ＨＥＭＴは，半絶縁性ＧａＡｓ基板上にエピタキシャル成長したアンドープＧａＡｓの活性層およびｎ型に高濃度にドーピングしたＡｌｘＧａ１−ｘＡｓ層の二層構造を基本とする」以外の構成は明記されていないが，ここでＨＥＭＴは「電界効果トランジスタの他の例」として記載されているものであるから，上記構成は，上記（イ）に記載された「従来のＧａＡｓゲート電界効果トランジスタ」における積層体４に対応するものであり，上記構成以外の構成については，上記（イ）に記載された「従来のＧａＡｓゲート電界効果トランジスタ」と同様であることがわかる。
・上記（カ）には，「電界効果トランジスタ」の具体的な製造方法は記載されていないが，上記（イ）に記載された「従来の技術」と同様に形成されることは明らかである。
　
　以上を総合し，上記（ウ）に記載された「電界効果トランジスタの他の例」であるＨＥＭＴに注目すると，引用例１には以下の発明が記載されているものと認められる。（以下「引用発明」という。）
「しきい値の均一性，再現性に優れた常時オフ形のＧａＡｓゲート電界効果トランジスタの製造方法であって，
　半絶縁性ＧａＡｓ基板上に，エピタキシャル成長したアンドープＧａＡｓの活性層，およびｎ型に高濃度にドーピングしたＡｌｘＧａ１−ｘＡｓ層，をそれらの順に積層して積層体４を形成し，
　積層体４上に，アンドープＧａＡｓ層１２（膜厚３〜３０ｎｍ），ｎ型不純物が高濃度にドープされたＧａＡｓ層５および金属層６がこれらの順に積層された積層体７を局部的にストライプ状に形成して，積層体７を構成する金属層６，ｎ＋ＧａＡｓ層５及びアンドープＧａＡｓ層１２がすべて同じ幅にされ，
　上記積層体４中に，上記積層体７を幅方向にはさんだ両位置において，高いｎ型不純物濃度（≧１×１０１８ｃｍ−３）を有する第１，第２の半導体領域８，９を，ＡｌｘＧａ１−ｘＡｓ層３側から少なくともＧａＡｓ層２に達する深さに局所的に形成して，上記第１および第２の半導体領域８，９に，第１，第２の電極１０，１１がそれぞれ付され，よって，上記第１，第２の半導体領域８，９を各々ソース領域，ドレイン領域とし，
　上記積層体４のＧａＡｓ層２の，ＧａＡｓ層２とＡｌｘＧａ１−ｘＡｓ層３の界面に近い領域をｎチャネル形成領域とし，上記第１，第２の電極１０，１１をソース電極，ドレイン電極とし，金属層６をゲート電極とした，
　ＧａＡｓゲート電界効果トランジスタの製造方法。」
　
イ　特開平６−２６７９９１号公報
　原査定の拒絶の理由に引用され本願の優先日前に日本国内において頒布された刊行物である特開平６−２６７９９１号公報（以下「引用例２」という。）には，図１及び図３とともに，次の記載がある。
　
（ア）課題を解決するための手段
「【０００７】
【課題を解決するための手段】本発明の半導体装置を，ＡｌＧａＡｓ/ＧａＡｓヘテロ接合ＦＥＴへの適用例で説明する。その断面構造を図１に示した。
【０００８】本発明ではＲｓを低減するために，上記従来例と同じく選択成長で形成したｎ型ＧａＡｓコンタクト層６を用い，このコンタクト層６とｎ型ＧａＡｓチャネル層３がアンドープＡｌＧａＡｓバリア層４を介さずに直接接触する構造を用いる。さらに本発明では，上記従来例と異なりバリア層４の側面にはコンタクト層６が接触しない構造を用いて，Ｃｇｄを低減する。
【０００９】本発明の半導体装置の製造方法を，ＡｌＧａＡｓ/ＧａＡｓヘテロ接合ＦＥＴへの適用例で説明する。その作成工程を図３に示した。なお図３は，図１中の長さＬが０μｍの場合の作成工程である。」
　
（イ）実施例
「【００１７】
【実施例】
（実施例１）本発明の第一の実施例について図１を用いて説明する。本実施例はＡｌＧａＡｓ/ＧａＡｓヘテロ接合ＦＥＴへの適用例である。その作成方法を以下に示す。ＭＢＥ法により，半絶縁性ＧａＡｓ基板１上にアンドープＧａＡｓ（６００ｎｍ）２，ｎ型ＧａＡｓ（Ｓｉ濃度５×１０18/cm3，１０ｎｍ）３，アンドープＡｌＧａＡｓ（Ａｌ組成０.３,１０ｎｍ）４を順次成長する。
【００１８】次に，
アンドープＡｌＧａＡｓ４上にＷＳｉ／Ｗ積層膜を被着し，所望の形状に加工して，ゲート電極５を形成する
【００１９】
ＳｉＣｌ
4
ガスを用いたＥＣＲプラズマエッチング法により，ゲート電極５の下部を除き，アンドープＡｌＧａＡｓ４をエッチング除去する
　
ウ　特開平７−２２６１４号公報
　原査定の拒絶の理由に引用され本願の優先日前に日本国内において頒布された刊行物である特開平７−２２６１４号公報（以下「引用例３」という。）には，図１〜図７とともに，次の記載がある。
　
（ア）産業上の利用分野
「【０００１】
【産業上の利用分野】本発明は化合物半導体エピタキシャルウェハに係り，特にＨＥＭＴの特性改善のための素子構造に関する。」
　
（イ）従来の技術
「【０００２】
【従来の技術】一般的なＨＥＭＴ構造の化合物半導体エピタキシャルウェハの基本構造を図５に示す。半絶縁性ＧａＡｓ基板５１上に膜厚０．１〜１μm のアンドープのＧａＡｓ５２を設け，その上にアンドープのＧａＡｓキャリア走行層５３を設け，さらにその上に０〜２nmのアンドープのＡｌＧａＡｓスペーサ層５４を介して，膜厚３０〜５０nmのｎ型のＡｌＧａＡｓキャリア供給層５５を設けている。
【０００３】ＨＥＭＴを特徴づける２次元電子ガスは，アンドープＩｎＧａＡｓキャリア走行層５３中に溜まる。このキャリア走行層５３に溜まる電子の濃度とその移動度によって，ＨＥＭＴデバイスの増幅率や，雑音特性といった主要な性能が大きく変わる。一般的には，電子の濃度が高く，その移動度が高い程性能は向上する。キャリア走行層中の電子の移動度を高める手法の１つとして，シュードモフィックＨＥＭＴ（Pseudo morphic  電子移動度トランジスタ）と呼ばれるＨＥＭＴが知られている。シュードモフィックは，ＧａＡｓとＩｎＧａＡｓというように，格子定数の異なる２種類の半導体が，その界面において面内の格子定数が整合するように歪んで接合した状態に対して使用される語である。成長膜厚が臨界膜厚より薄い場合，格子定数が異なっていても格子が歪むことによって，界面に転位が生じない接合が得られる。格子が歪んで界面で格子欠陥が生じないような状態をシュードモフィック状態と呼ぶ。
【０００４】
この様なシュードモフィックＨＥＭＴ構造の化合物半導体エピタキシャルウェハの基本構造は，図６のようになっている。半絶縁性ＧａＡｓ基板６１上に膜厚０．５〜１．０μm のアンドープＧａＡｓバッファ層６２を設け，その上にシュードモフィック状態でアンドープＩｎＧａＡｓキャリア走行層６３を設け，さらにその上に膜厚０〜２nmのアンドープＡｌＧａＡｓスペーサ層６４を介して，膜厚３０〜５０nmのｎ型ＡｌＧａＡｓキャリア供給層６５を設けている
　
（ウ）発明が解決しようとする課題
「【０００８】
【発明が解決しようとする課題】ＨＥＭＴデバイスの増幅率や雑音特性といった主要な特性はキャリア走行層に溜まる電子の濃度とその移動度に大きく支配される。このため，従来はキャリア走行層とキャリア供給層の構造のみが注目され，キャリア走行層下部のバッファ層構造については，その上に成長する層の結晶性とその層自身の半絶縁性特性の面からは検討されているが，その構造自体についてはあまり検討されていなかった。
【０００９】このため，バッファ層構造については，通常は図５〜図８に示したようなアンドープのＧａＡｓやＡｌＧａＡｓを用い，あるいはこれらを多層に組み合せて半絶縁性となる層を形成しているに止まる。そして，通常はドーパントを故意に用いることなく，成長条件を変えることによってｐ型の半絶縁性（ｐマイナス型）やｎ型半絶縁性（ｎマイナス型）として形成する例がほとんどである。
【００１０】ところが，最近，ＨＥＭＴの低消費電力化の要求が高まり，低動作電流時での特性が重要になってきた。この低動作電流域ではキャリア走行層内のキャリア濃度は小さく，バッファ層側へ広く分布する傾向にある。従って，低動作電流域でのＨＥＭＴ特性の向上にはバッファ層構造の最適化が極めて重要となっている。
【００１１】そこで本発明の目的は，バッファ層構造を改善することによって，前記した従来技術の問題を解消して，低電流域でのＨＥＭＴの特性を大幅に向上させることが可能な化合物半導体エピタキシャルウェハを提供することにある。」
　
（エ）課題を解決するための手段及び作用
「【００１２】
【課題を解決するための手段】本発明の化合物半導体エピタキシャルウェハは，半絶縁性基板上にバッファ層を設け，その上にキャリア走行層とキャリア供給層が設けられているＨＥＭＴ構造を有する化合物半導体エピタキシャルウェハにおいて，
バッファ層の構造がアンドープの層とその層内に形成されたデルタドーピング層からなるものである
【００１３】また，キャリア濃度については，キャリア供給層側のｎ型キャリア濃度と動作電流範囲によってその最適濃度は異なるが，５×１０17cm-3以下程度が適当である。
【００１４】
【作用】本発明のように，
ＨＥＭＴ構造のエピタキシャルウェハにおいて，バッファ層中にデルタドーピング層が設けられると，ＦＥＴ動作上必要とされるチャネルのキャリア分布がシャープ化することによって低電流域でのＨＥＭＴ特性が向上する
　
（オ）実施例
「【００１６】
【実施例】以下，本発明の化合物半導体エピタキシャルウェハをｎ型ＡｌＧａＡｓ／ＧａＡｓ系ＨＥＭＴ構造に適用した実施例について説明する。図１に，そのＨＥＭＴ構造エピタキシャルウェハの断面構造を示す。本実施例ではエピタキシャル成長の手段として原子レベルでの結晶成長の制御が可能なＭＯＶＰＥ（有機金属気相エピタキシー法）を採用した。
【００１７】
半絶縁性ＧａＡｓ基板１１上にアンドープのＧａＡｓバッファ層Ｂを設けた。バッファ層Ｂとして，まず，０．４μm のアンドープＧａＡｓバッファ層１２を設けた。原料としてはアルシンガス（ＡｓＨ
3
 ）とトリメチルガリウム（ＴＭＧ）を用い，Ｖ／III 比を適正化することでアンドープの半絶縁性ＧａＡｓとしている。基板温度は６５０℃である。アンドープＧａＡｓバッファ層１２の成長が終了したところで，ＴＭＧの供給を一時停止，アルシンガス雰囲気中でＣＣｌ
4
（四塩化炭素）の供給を２０秒間行い，デルタドーピング層１３の形成を行った
【００１８】
ＣＣｌ
4
 の供給によりＣ（カーボン）のデルタドーピング層１２が形成される。そのときの実行的なキャリア濃度はＣＣｌ
4
 の供給時間や供給濃度によって再現性良くコントロールすることができる。本実施例ではキャリア濃度は１×１０
16
cm
-3
となる条件を用いて行った
【００１９】
デルタドーピング層１３の形成後，ＣＣｌ
4
 の供給を停止し，１５秒経過後再びＴＭＧの供給を再開し，アンドープＧａＡｓバッファ層１２と同質のアンドープＧａＡｓスペーサ層１４を形成した
【００２０】
このようにしてバッファ層Ｂの構造を，アンドープの層１２，１４とその層内に形成されたデルタドーピング層１３とから構成した。このバッファ層Ｂの上に，アンドープＧａＡｓバッファ層１２と同質のＧａＡｓキャリア走行層１５を形成した。スペーサ層１４とキャリア走行層１５の膜厚はトータルで２５nmである
【００２１】
本実施例では，アンドープのバッファ層１２，１４とアンドープのキャリア走行層１５を全く同じ成長条件で成長している。バッファ層とキャリア走行層の組成や成長条件が異なる場合には，バッファ層のスペーサ層１４を１０nm程度，キャリア走行層１５を１５nm程度とした場合に，高い性能のＨＥＭＴが得られる場合が多い
【００２２】
さて，その上に膜厚６nmのアンドープＡｌＧａＡｓスペーサ層１６を介してｎ型のＡｌＧａＡｓキャリア供給層１７を厚さ３５nm設け，ＨＥＭＴ構造エピタキシャルウェハを完成した
　
（カ）他の実施例
「【００２４】なお，本実施例はバッファ層の構造に関するものであり，キャリア走行層やキャリア供給層の構造や組成について限定するものではない。従って，
図６ないし図８のＨＥＭＴ構造に対して図２〜図４のバッファ層２２〜２４，３２〜３４，４２〜４４の構造が考えられ，これらについても本実施例と同様に低動作電流域で特に真正相互コンダクタンス特性の大きな特性改善が得られる
　
・上記（オ）における，「０．４μm のアンドープＧａＡｓバッファ層１２」及び「バッファ層のスペーサ層１４を１０nm程度，キャリア走行層１５を１５nm程度とした場合」との記載における各寸法は，各層の厚さを表していることは明らかである。
・上記（カ）の記載から，図２に係るものは，図６に係る「シュードモフィックＨＥＭＴ」について，上記（オ）に記載された，アンドープのバッファ層上にデルタドープ層を設ける技術を適用したものであるから，「シュードモフィックＨＥＭＴ」について上記（イ）に記載された「キャリア走行層中の電子の移動度を高める」特性を備えることは明らかである。
　
　よって，引用例３には，図２に示されたものに注目すると，以下の発明が記載されているものと認められる。（以下「引用発明３」という。）
「半絶縁性ＧａＡｓ基板２１上に，アンドープＧａＡｓバッファ層２２と，
　デルタドーピング層２３と，
　アンドープＧａＡｓスペーサ層２４と，
　アンドープＩｎＧａＡｓキャリア走行層２５を形成し，
　その上にアンドープＡｌＧａＡｓスペーサ層２６を介してｎ型のＡｌＧａＡｓキャリア供給層２７を設けた，
　シュードモフィックＨＥＭＴ構造のＨＥＭＴ構造エピタキシャルウェハ。」
　
　
（３）対比
　本願発明と引用発明とを対比する。
　
・引用発明の「半絶縁性ＧａＡｓ基板」は，本願発明の「半絶縁性ヒ化ガリウムからなる支持層」に相当する。また，引用発明における「エピタキシャル成長したアンドープＧａＡｓの活性層」と「ｎ型に高濃度にドーピングしたＡｌｘＧａ１−ｘＡｓ層」との間にはヘテロ界面が形成されるから，引用発明の「半絶縁性ＧａＡｓ基板上に，エピタキシャル成長したアンドープＧａＡｓの活性層，およびｎ型に高濃度にドーピングしたＡｌｘＧａ１−ｘＡｓ層，をそれらの順に積層して積層体４を形成」することと，本願発明の「１つの表面を有する，デルタドープのヘテロエピタキシャル半導体構造基板であって，　半絶縁性ヒ化ガリウムからなる支持層と，　前記支持層を覆い，１００〜３００ナノメートルの厚さを有する緩衝層と，　前記緩衝層を覆うドーピング層と，　前記ドーピング層を覆い，２〜４ナノメートルの厚さを有するスペーサー層と，　前記スペーサー層を覆い，１０〜２０ナノメートルの厚さを有するチャンネル層と，　前記チャンネル層を覆い，１５〜３５ナノメートルの厚さを有する障壁層とを備えている，ヘテロエピタキシャル半導体構造基板を設ける工程」とは，「１つの表面を有する，半絶縁性ヒ化ガリウムからなる支持層を備えている，ヘテロエピタキシャル半導体構造基板を設ける工程」である点で共通する。
　
・引用発明においては「金属層６をゲート電極とし」ているから，当該「金属層６」は，本願発明の「ゲートコンタクト」に相当する。また，引用発明の「積層体４上に，アンドープＧａＡｓ層１２（膜厚３〜３０ｎｍ），ｎ型不純物が高濃度にドープされたＧａＡｓ層５および金属層６がこれらの順に積層された積層体７を局部的にストライプ状に形成」することにおいて，「積層体７を局部的にストライプ状に形成」することに伴い，「金属層６」も部分的に形成されることになる。
　よって，引用発明の「積層体４上に，アンドープＧａＡｓ層１２（膜厚３〜３０ｎｍ），ｎ型不純物が高濃度にドープされたＧａＡｓ層５および金属層６がこれらの順に積層された積層体７を局部的にストライプ状に形成」することと，本願発明の「前記デルタドープのヘテロエピタキシャル半導体構造基板の前記表面上にアンドープヒ化ガリウムの層を６〜９ナノメートルの厚さに設ける工程と，　前記アンドープヒ化ガリウムの層の第１の部分の上にゲートコンタクトを形成する工程」とは，「前記ヘテロエピタキシャル半導体構造基板の前記表面上にアンドープヒ化ガリウムの層を６〜９ナノメートルの範囲を含む厚さに設ける工程と，　前記アンドープヒ化ガリウムの層の第１の部分の上にゲートコンタクトを形成する工程」である点で共通する。
　
・引用発明の「積層体７を局部的にストライプ状に形成して，積層体７を構成する金属層６，ｎ＋ＧａＡｓ層５及びアンドープＧａＡｓ層１２がすべて同じ幅にされ」ていることと，本願発明の「前記アンドープヒ化ガリウムの層の第２の部分を除去して前記デルタドープのヘテロエピタキシャル半導体構造基板の前記表面の一部を露出させる工程とを有し，前記アンドープヒ化ガリウムの層の残されている第１の部分は前記ゲートコンタクトの横方向の外形を超えて延在することがない」こととは，「前記アンドープヒ化ガリウムの層は第２の部分にはなく，ヘテロエピタキシャル半導体構造基板の前記表面の一部が露出しており，前記アンドープヒ化ガリウムの層の残されている第１の部分は前記ゲートコンタクトの横方向の外形を超えて延在することがない」点で共通する。
　
・引用発明の「ＧａＡｓゲート電界効果トランジスタの製造方法」は，本願発明の「半導体構成要素の製造方法」に相当する。
　
　したがって，引用発明と本願発明とは
「半導体構成要素の製造方法において，
　１つの表面を有する，半絶縁性ヒ化ガリウムからなる支持層を備えている，ヘテロエピタキシャル半導体構造基板を設ける工程と，
　前記ヘテロエピタキシャル半導体構造基板の前記表面上にアンドープヒ化ガリウムの層を６〜９ナノメートルの範囲を含む厚さに設ける工程と，
　前記アンドープヒ化ガリウムの層の第１の部分の上にゲートコンタクトを形成する工程とを有し，
　前記アンドープヒ化ガリウムの層は第２の部分にはなく，ヘテロエピタキシャル半導体構造基板の前記表面の一部が露出しており，前記アンドープヒ化ガリウムの層の残されている第１の部分は前記ゲートコンタクトの横方向の外形を超えて延在することがない，半導体構成要素の製造方法。」
である点で一致する。
　
　一方，両者は，以下の各点で相違する。
　
《相違点１》
　本願発明は，「１つの表面を有する，デルタドープのヘテロエピタキシャル半導体構造基板であって，　半絶縁性ヒ化ガリウムからなる支持層と，　前記支持層を覆い，１００〜３００ナノメートルの厚さを有する緩衝層と，　前記緩衝層を覆うドーピング層と，　前記ドーピング層を覆い，２〜４ナノメートルの厚さを有するスペーサー層と，　前記スペーサー層を覆い，１０〜２０ナノメートルの厚さを有するチャンネル層と，　前記チャンネル層を覆い，１５〜３５ナノメートルの厚さを有する障壁層とを備えている，ヘテロエピタキシャル半導体構造基板を設ける工程」を備えるが，引用発明は「１つの表面を有する，半絶縁性ヒ化ガリウムからなる支持層を備えている，ヘテロエピタキシャル半導体構造基板を設ける工程」に対応する構成は備えるものの，本願発明において特定された上記各層を備える「デルタドープのヘテロエピタキシャル半導体構造基板」を設ける工程は備えない点。
　
《相違点２》
　本願発明は，「前記デルタドープのヘテロエピタキシャル半導体構造基板の前記表面上にアンドープヒ化ガリウムの層を６〜９ナノメートルの厚さに設ける工程と，　前記アンドープヒ化ガリウムの層の第１の部分の上にゲートコンタクトを形成する工程」を備えるが，引用発明は「前記ヘテロエピタキシャル半導体構造基板の前記表面上にアンドープヒ化ガリウムの層を６〜９ナノメートルの範囲を含む厚さに設ける工程と，　前記アンドープヒ化ガリウムの層の第１の部分の上にゲートコンタクトを形成する工程」に対応する構成は備えるものの，「ヘテロエピタキシャル半導体構造基板」は「デルタドープの」ものでなく，また，「アンドープヒ化ガリウムの層」「の厚さ」が「６〜９ナノメートルの厚さ」の範囲に限定されない点。
　
《相違点３》
　本願発明は，「前記アンドープヒ化ガリウムの層の第２の部分を除去して前記デルタドープのヘテロエピタキシャル半導体構造基板の前記表面の一部を露出させる工程とを有し，前記アンドープヒ化ガリウムの層の残されている第１の部分は前記ゲートコンタクトの横方向の外形を超えて延在することがない」構成を備えるが，引用発明は，「前記アンドープヒ化ガリウムの層は第２の部分にはなく，ヘテロエピタキシャル半導体構造基板の前記表面の一部が露出しており，前記アンドープヒ化ガリウムの層の残されている第１の部分は前記ゲートコンタクトの横方向の外形を超えて延在することがない」ことに対応する構成は備えるものの，当該構成が，「前記アンドープヒ化ガリウムの層の第２の部分を除去して前記デルタドープのヘテロエピタキシャル半導体構造基板の前記表面の一部を露出させる工程」によることまでは明らかでない点。
　
（４）判断
　上記各相違点について検討する。
《相違点１について》
　引用発明は，引用例１においてＨＥＭＴとして示されたＧａＡｓゲート電界効果トランジスタについての製造方法である。一方，前記２（２）ウで述べたとおり，引用例３には，「半絶縁性ＧａＡｓ基板２１上に，アンドープＧａＡｓバッファ層２２と，　デルタドーピング層２３と，　アンドープＧａＡｓスペーサ層２４と，　アンドープＩｎＧａＡｓキャリア走行層２５を形成し，　その上にアンドープＡｌＧａＡｓスペーサ層２６を介してｎ型のＡｌＧａＡｓキャリア供給層２７を設けた，　シュードモフィックＨＥＭＴ構造のＨＥＭＴ構造エピタキシャルウェハ」を用いてＨＥＭＴを構成することによって低電流域でのＨＥＭＴ特性が向上することが記載され，さらに，上記構成は「シュードモフィックＨＥＭＴ構造」を有することから，「シュードモフィックＨＥＭＴ構造」を備えないものに比して「キャリア走行層中の電子の移動度を高める」特性を有することも明らかである。また，引用発明３に係る，「デルタドーピング層２３」を備える「ＨＥＭＴ構造エピタキシャルウェハ」が，「デルタドープのヘテロエピタキシャル半導体構造基板」であることは明らかである。
　そして，一般に，ＨＥＭＴを含む電界効果トランジスタにおいて，キャリア移動度を向上させ，より多くの電流を流すことができるようにすることは，不断の技術課題というべきものであるから，引用発明において，引用発明３に係るＨＥＭＴ構造エピタキシャルウェハを採用して，相違点１に係る「前記支持層を覆」う「緩衝層と，」「前記緩衝層を覆うドーピング層と，」「前記ドーピング層を覆」う「スペーサー層と，」「前記スペーサー層を覆」う「チャンネル層と，」「前記チャンネル層を覆」う「障壁層とを備えている，ヘテロエピタキシャル半導体構造基板を設ける工程」を備えるものとすることは，適宜になし得たことである。また，相違点１に係る各層の厚さの範囲は，引用例３の段落【００１６】〜【００２２】に記載された，「厚さ０．４μm のアンドープＧａＡｓバッファ層１２」「スペーサ層１４の厚さは１０nm程度，キャリア走行層１５の厚さは１５nm程度」，「膜厚６nmのアンドープＡｌＧａＡｓスペーサ層１６を介してｎ型のＡｌＧａＡｓキャリア供給層１７を厚さ３５nm設けた」との値，及び引用例３において従来技術として段落【０００４】に記載された，「膜厚０．５〜１．０μm のアンドープＧａＡｓバッファ層６２」，「膜厚０〜２nmのアンドープＡｌＧａＡｓスペーサ層６４」，「膜厚３０〜５０nmのｎ型ＡｌＧａＡｓキャリア供給層６５」との値に照らして格段に相違するものではないから適宜に採用しうる程度のものといえ，また，本願明細書を見ても，本願発明において，相違点１に係る各層の厚さの範囲とすることに臨界的意義は認められない。それゆえ，引用発明において，引用発明３に係るＨＥＭＴ構造エピタキシャルウェハを採用するに際し，各層の厚さを相違点１に係る各層の厚さの範囲内の値とすることは，当業者における設計的事項といえるものである。
　よって，相違点１は，当業者が適宜になし得た範囲内に含まれる程度のものである。
　
《相違点２について》
　上記《相違点１について》において述べたとおり，引用発明において，デルタドープがなされた層である「デルタドーピング層」を備える引用発明３に係るＨＥＭＴ構造エピタキシャルウェハを採用して，「デルタドープのヘテロエピタキシャル半導体構造基板」を備えるようにすることは，当業者が適宜になし得たことである。
　また，本願明細書を見ても，本願発明において，アンドープヒ化ガリウムの層を６〜９ナノメートルの厚さとすることには，臨界的な意義が認められない。それゆえ，引用発明において引用発明３に係るＨＥＭＴ構造エピタキシャルウェハを採用するに際し，本願発明の「アンドープヒ化ガリウムの層」に対応する，引用発明のアンドープＧａＡｓ層１２（膜厚３〜３０ｎｍ）の厚さを，６〜９ナノメートルの範囲内の厚さとすることは，当業者における設計的事項といえるものである。
　よって，相違点２は，当業者が適宜になし得た範囲内に含まれる程度のものである。
　
《相違点３について》
　上記《相違点１について》において述べたとおり，引用発明において，デルタドープがなされた層である「デルタドーピング層」を備える引用発明３に係るＨＥＭＴ構造エピタキシャルウェハを採用して，「デルタドープのヘテロエピタキシャル半導体構造基板」を備えるようにすることは，当業者が適宜になし得たことである。
　引用発明においては，「ｎ型不純物が高濃度にドープされたＧａＡｓ層５および金属層６がこれらの順に積層されている積層体７」を「局部的にストライプ状に形成」する工程は明らかでないが，例えば引用例２に記載されているように，ゲート電極を所望の形状とした後に，エッチングにより当該ゲート電極下を除いた部分を除去することは，周知技術といえるものである。
　それゆえ，引用発明において，金属層６をゲート電極の形状にした後に，このゲート電極下以外の部分の層を除去して，「デルタドープのヘテロエピタキシャル半導体構造基板の前記表面の一部を露出させる工程」を備えるようにすることは，当業者が適宜になし得たことである。
　よって，相違点３は，当業者が適宜になし得た範囲内に含まれる程度のものである。
　
　さらに言えば，引用発明は，引用例１に記載された従来技術に比して「アンドープＧａＡｓ層１２（膜厚３〜３０ｎｍ）」を更に備えるものであるから，本願明細書（段落【００２６】，【００３２】）に記載された「より低いゲートリーク電流を有する」ことは当業者が普通に予測できることである。また，引用例１には，前記２（２）ア（ウ）に摘示したとおり，「ＨＥＭＴのしきい値は，該ＡｌｘＧａ１−ｘＡｓ層の膜厚および不純物濃度を適切に調整することにより，−１．０ボルトから，＋０．８ボルトの範囲の任意の値とすることができる」ものの，前記２（２）ア（エ）に摘示したとおり，従来は「ＨＥＭＴにおいては，そのしきい値は，該ＡｌｘＧａ１−ｘＡｓ層の膜厚および不純物濃度に敏感に依存する。このため，ＨＥＭＴは，しきい値の均一性・再現性を得ることが，必ずしも容易でないという欠点をもつ」ものであったところ，引用発明によれば，前記２（２）ア（エ）に摘示したとおり「しきい値の再現性・均一性に優れた常時オフ型電界効果トランジスタ構造が実現される」のであるから，引用発明は，本願明細書（段落【００２６】）に記載された，「半導体構成要素におけるチャンネルシート抵抗の標準偏差は大幅に低下し，該半導体構成要素の出力電流の標準偏差も大きく低下」し，「より高いオン電圧を」安定して有することができるいえ，これとともに，引用発明３に係る「シュードモフィックＨＥＭＴ構造のＨＥＭＴ構造エピタキシャルウェハ」を採用することによって，キャリア移動度を向上させ，より多くの電流を流すことができるようになることで，本願明細書（段落【００２６】，【００３２】）に記載された「入力および出力，ｄｃおよびｒｆパワーレベルを高くすることができる。これら半導体構成要素のｄｃおよびｒｆ出力電流，従ってｄｃおよびｒｆパワーはまた，基板におけるデルタドーピング濃度を高めることによっても増大され得る」との効果は，当業者が予測できる範囲内のものといえる。
　
（５）まとめ
　以上検討したとおり，本願発明は，周知技術を勘案することにより，引用発明，引用例２に記載された発明，及び引用例３に記載された発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
３　むすび
　以上のとおりであるから，他の請求項について検討するまでもなく，本願は拒絶すべきものである。
　よって，結論のとおり審決する。