【事件の表示】
　特願２００５−　４２９４８「トリプルゲートトランジスタを有する半導体素子」拒絶査定不服審判事件〔平成１７年　９月　２日出願公開、特開２００５−２３６３０５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１７年２月１８日（パリ条約による優先権主張２００４年２月２０日、大韓民国、２００４年１２月２９日、米国）の出願であって、平成２３年１０月３日付けの拒絶理由通知に対して、平成２４年１月１０日に手続補正書及び意見書が提出されたが、同年１月３１日付けで拒絶査定がなされ、それに対して、同年５月１８日に拒絶査定に対する審判請求がなされるとともに、同日に手続補正がなされ、その後当審において、同年７月２４日付けで審尋がなされ、同年９月２５日に回答書が提出されたものである。
　
２．補正の却下の決定
【補正の却下の決定の結論】
　平成２４年５月１８日になされた手続補正を却下する。
　
【理由】
（１）補正の内容
　平成２４年５月１８日になされた手続補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１ないし６を、補正後の特許請求の範囲の請求項１ないし６に補正するものであって、補正前後の請求項は以下のとおりである。
　
（補正前）
　「【請求項１】
　半導体ウェーハと、
　前記半導体ウェーハ上に形成されたトリプルゲートトランジスタと、を含み、
　前記トリプルゲートトランジスタは、
　第１方位の結晶面で形成されている上面及び両側面を備え、第１方向に形成されている活性領域と、
　前記活性領域の上面及び両側面上にあるゲート絶縁膜と、
　前記上面及び両側面に各々位置される上面チャンネル及び両側面チャンネルからなり、
前記第１方向に形成されたチャンネルと、
　前記上面チャンネル及び両側面チャンネルに対応して前記ゲート絶縁膜上に形成され、上面チャンネル及び両側面チャンネルに沿って前記第１方向に電流が流れるように、前記活性領域に垂直方向に整列されているゲート電極と、を含む
　ことを特徴とする半導体素子。
　　【請求項２】
　前記第１方位の結晶面は、｛１００｝結晶面である
　ことを特徴とする請求項１に記載の半導体素子。
　　【請求項３】
　前記第１方向は、＜１００＞結晶方向である
　ことを特徴とする請求項１に記載の半導体素子。
　　【請求項４】
　前記半導体ウェーハは、＜１１０＞結晶方向を表す方位インジケータを含み、前記活性領域は、前記方位インジケータに対して４５°ずれて整列されている
　ことを特徴とする請求項１に記載の半導体素子。
　　【請求項５】
　前記活性領域の上面及び両側面の交点部は、ラウンドされている
　ことを特徴とする請求項１に記載の半導体素子。
　　【請求項６】
　前記上面及び両側面での曲率半径は、前記ゲート絶縁膜厚さの少なくとも４．５倍である
　ことを特徴とする請求項５に記載の半導体素子。」
　
（補正後）
　「【請求項１】
　半導体ウェーハと、
　前記半導体ウェーハ上に形成されたトリプルゲートトランジスタと、を含み、
　前記トリプルゲートトランジスタは、
　第１方位の結晶面で形成されている上面及び両側面を備え、第１方向に形成されている活性領域と、
　前記活性領域の上面及び両側面上にあるゲート絶縁膜と、
　前記上面及び両側面に各々位置される上面チャンネル及び両側面チャンネルからなり、
前記第１方向に形成されたチャンネルと、
　前記上面チャンネル及び両側面チャンネルに対応して前記ゲート絶縁膜上に形成され、上面チャンネル及び両側面チャンネルに沿って前記第１方向に電流が流れるように、前記活性領域に垂直方向に整列されているゲート電極と、を含み、
　前記活性領域の上面及び両側面と前記ゲート絶縁膜とは下方に開口した断面コの字型を形成し、活性領域の上面と両側面とに対応して配置される前記上面チャンネルの表面と前記両側面チャンネルの表面との交点はラウンドし、前記ゲート絶縁膜は前記半導体ウェーハ上には配置されない
　ことを特徴とする半導体素子。
　　【請求項２】
　前記第１方位の結晶面は、｛１００｝結晶面である
　ことを特徴とする請求項１に記載の半導体素子。
　　【請求項３】
　前記第１方向は、＜１００＞結晶方向である
　ことを特徴とする請求項１に記載の半導体素子。
　　【請求項４】
　前記半導体ウェーハは、＜１１０＞結晶方向を表す方位インジケータを含み、前記活性領域は、前記方位インジケータに対して４５°ずれて整列されている
　ことを特徴とする請求項１に記載の半導体素子。
　　【請求項５】
　前記活性領域の上面及び両側面の交点部は、ラウンドされている
　ことを特徴とする請求項１に記載の半導体素子。
　　【請求項６】
　前記上面及び両側面での曲率半径は、前記ゲート絶縁膜厚さの少なくとも４．５倍である
　ことを特徴とする請求項５に記載の半導体素子。」
　
（２）新規事項追加の有無及び補正の目的の適否についての検討
　本件補正は、補正前の請求項１に係る発明の発明特定事項である「活性領域の上面及び両側面」及び「ゲート絶縁膜」について、「前記活性領域の上面及び両側面と前記ゲート絶縁膜とは下方に開口した断面コの字型を形成し、活性領域の上面と両側面とに対応して配置される前記上面チャンネルの表面と前記両側面チャンネルの表面との交点はラウンドし、前記ゲート絶縁膜は前記半導体ウェーハ上には配置されない」と限定的に減縮する事項を追加する補正であり、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下「特許法第１７条の２第４項」という。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　そして、「前記活性領域の上面及び両側面と前記ゲート絶縁膜とは下方に開口した断面コの字型を形成し、活性領域の上面と両側面とに対応して配置される前記上面チャンネルの表面と前記両側面チャンネルの表面との交点はラウンドし、前記ゲート絶縁膜は前記半導体ウェーハ上には配置されない」という事項は、本願の願書に最初に添付した明細書の【００６５】、図８及び１０等の記載に基づく補正であり、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項（以下「特許法第１７条の２第３項」という。）に規定された新規事項の追加禁止の要件を満たしている。
　
（３）独立特許要件について
（３−１）はじめに
　上記（２）において検討したとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものであるから、本件補正が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項（以下「特許法第１７条の２第５項」という。）において準用する同法第１２６条第５項の規定に適合するか否かについて、検討する。
　
（３−２）補正後の請求項１に係る発明
　本件補正による補正後の請求項１ないし６に係る発明は、平成２４年５月１８日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１ないし６に記載されている事項により特定されるとおりのものであって、そのうちの補正後の請求項１に係る発明（以下「補正後の発明」という。）は、その特許請求の範囲の請求項１に記載されている事項により特定される上記２．（１）の補正後の請求項１として記載したとおりのものである。
　
（３−３）引用刊行物に記載された発明
（３−３−１）原査定の拒絶の理由に引用され、本願の優先日前である平成２年５月１８日に日本国内において頒布された刊行物である特開平２−１３０８５２号公報（以下「引用刊行物」という。）には、第１、３図とともに、以下の事項が記載されている。なお、下線は、当合議体において付加したものである（以下同様。）。
　
「〔実施例〕
　以下、本発明の第１の実施例を第１図を用いて説明する。
　
まず、Ｐ型、比抵抗０．１Ω、結晶面方位（１００）のシリコン基板１上に熱酸化法を用いて、素子分離絶縁膜２であるＳｉＯ
２
膜を約０．４μｍの厚さに形成する。次に、周知のリソグラフィー及びドライエツチング技術を用いて、上記素子分離絶縁膜２のパターンニングを行い、所望の領域に窓３を形成し、シリコン基板表面４を露出させる。
　
次に、選択気相成長法を用いて、Ｐ型、比抵抗１０Ω・cmの単結晶シリコン５をシリコン基板表面４より約０．６μｍの厚さに成長させる。
　
本実施例においては、単結晶シリコン５の表面が、素子分離絶縁膜２の表面より約０．２μｍ高い位置になるようにした。
なお、本実施例においては、素子分離絶縁膜２の表面より上へ成長した単結晶シリコン膜５の側壁部の面方位が、（１００）面となるようにした
　ここで、シリコンの選択気相成長においては、シリコンの気相エツチング速度に比べ、成長速度があまりに速すぎると、第３図に示すようなファセット５−２．５−３が形成されやすくなる。このファセットである（１１１）面５−２，（１１１）面５−３は、周知のように、（１００）面５−１に比べて表面電荷量が約１〜１．５桁多いため、ＭＯＳトランジスタのチャネル部として用いることは好ましくない、また、このようなファセット５−２，５−３が形成されると、単結晶シリコン５の成長とともに、各面方位のシリコン表面積を占める割合が変化するため、複数のトランジスターの特性制御が非常に困難となる。本実施例では、ＳｉＨ２Ｃｌ２とＨＣｌガス流量比を最適化することで、ファセット５−２，５−３成長を無くした。
　
次いで、熱酸化法を用いて２０ｎｍのゲート酸化膜６を形成した。
　
次に、ワード線７となるシリコン膜を、減圧化学気相成長法により、リンをドーピングしながら０．２μｍの厚さに堆積した。この後、周知のリソグラフイおよびドライエツチング技術によりシリコン膜をパターンニングしてワード線７を形成した。
　
次に、ソース・ドレインとなる領域に、イオン打込み法により、リンをドーピングした後、９００℃２０分間Ｎ
２
アニールを行い、拡散層８を形成した。
　
以上により、選択気相成長法を用いたアイソレーションを有するＭＯＳトランジスタの形成を完了する。
　本発明によれば、界面特性の悪い、素子分離絶縁膜２と選択成長した単結晶シリコン５との界面部分をＭＯＳトランジスタの動作と無関係にすることができるので、ＭＯＳトランジスタの信頼性を向上できる。
またアクティブ領域の側壁部も、トランジスタのチャネル部となるので、実効的なチャネル幅を長くすることができる。
　
（３−３−２）「アクティブ領域の側壁部も、トランジスタのチャネル部となるので、実効的なチャネル幅を長くすることができる。」（第３頁右下欄第１０〜１２行）という記載から、引用刊行物に記載されたＭＯＳトランジスタが、トリプルゲートトランジスタであることは明らかである。
　
（３−３−３）「単結晶シリコン５」は結晶面方位（１００）のシリコン基板表面４上に成長させているのであるから、「素子分離絶縁膜２の表面より上へ成長した単結晶シリコン膜５」の上面の面方位が、（１００）面であることは明らかである。
　
（３−３−４）「熱酸化法を用いて２０ｎｍのゲート酸化膜６を形成した。」（第３頁右上欄第１８〜１９行）という記載から、「ゲート酸化膜６」は、「素子分離絶縁膜２の表面より上へ成長した単結晶シリコン膜５」の上面及び側壁部に形成されることは明らかである。
　
（３−３−５）「ワード線７となるシリコン膜を、減圧化学気相成長法により、リンをドーピングしながら０．２μｍの厚さに堆積した。この後、周知のリソグラフイおよびドライエツチング技術によりシリコン膜をパターンニングしてワード線７を形成した。」（第３頁左下欄第６〜１１行）という記載及び第１図から、「素子分離絶縁膜２の表面より上へ成長した単結晶シリコン膜５」の上面及び側壁部のうち、「ワード線７」で覆われた部分が、チャネル部となることは明らかである。
　
（３−３−６）「ソース・ドレインとなる領域に、イオン打込み法により、リンをドーピングした後、９００℃２０分間Ｎ２アニールを行い、拡散層８を形成した。」（第３頁左下欄第１９行〜同頁右下欄第２行）という記載及び第１図から、「素子分離絶縁膜２の表面より上へ成長した単結晶シリコン膜５」の「ワード線７」を挟んだ両側に「ソース／ドレイン」領域が形成されていることが見て取れる。
　
（３−３−７）そうすると、引用刊行物には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
「結晶面方位（１００）のシリコン基板１上の素子分離絶縁膜２に形成された窓３内に露出されたシリコン基板表面４より成長し、前記素子分離絶縁膜２の表面より上へ成長した部分の上面及び側壁部の面方位が、（１００）面である単結晶シリコン膜５と、
　前記単結晶シリコン膜５の前記上面及び側壁部に形成されたゲート酸化膜６と、
　前記ゲート酸化膜６を介して、前記単結晶シリコン膜５の前記上面及び側壁部を覆うワード線７と、
　前記ワード線７で覆われた前記単結晶シリコン膜５の前記上面及び側壁部に形成されるチャネル部と、
　前記単結晶シリコン膜５の前記ワード線７を挟んだ両側に形成されたソース／ドレイン領域と、
　からなるトリプルゲートトランジスタ。」
　
（３−４）対比・判断
（３−４−１）刊行物発明の「シリコン基板１」は、補正後の発明の「半導体ウェーハ」に相当する。そして、刊行物発明において、「トリプルゲートトランジスタ」は、「シリコン基板１」の上に形成されていることは明らかであり、刊行物発明の「トリプルゲートトランジスタ」及び「シリコン基板１」は、併せて補正後の発明の「半導体素子」に相当する。
　
（３−４−２）刊行物発明の「単結晶シリコン膜５」の「素子分離絶縁膜２の表面より上へ成長した部分」は、補正後の発明の「活性領域」に相当する。そして、刊行物発明の「上面及び側壁部」は、補正後の発明の「上面及び両側面」に、刊行物発明の「結晶面方位（１００）」は、補正後の発明の「第１方位の結晶面」に、各々相当する。
　
（３−４−３）刊行物発明の「ゲート酸化膜５」は、補正後の発明の「ゲート絶縁膜」に相当する。また、刊行物発明の「ワード線７」のうち「単結晶シリコン膜５の」「上面及び側壁部を覆う」部分は、補正後の発明の「ゲート電極」に相当する。そして、刊行物発明の「ワード線７」は、「単結晶シリコン膜５」の「素子分離絶縁膜２の表面より上へ成長した部分」に垂直方向に整列していることは、明らかである。
　
（３−４−４）刊行物発明の「ワード線７で覆われた」「単結晶シリコン膜５の」「上面及び側壁部に形成されるチャネル部」は、補正後の発明の「上面及び両側面に」「位置される」「チャンネル」に相当する。そして、刊行物発明の「チャネル部」のうち、「上面」に「形成される」部分及び「側壁部に形成される」部分は、各々補正後の発明の「上面チャンネル」及び「両側面チャンネル」に相当する。
　
（３−４−５）刊行物発明において、「ドレイン」から「ソース」に向かう方向は、補正後の発明の「上面チャンネル及び両側面チャンネルに沿って」「電流が流れる」「第１の方向」に相当する。そして、刊行物発明において、「チャネル部」は、「ドレイン」から「ソース」に向かう方向に形成されており、「単結晶シリコン膜５」の「素子分離絶縁膜２の表面より上へ成長した部分」は、「ドレイン」から「ソース」に向かう方向に形成されているといえる。
　
（３−４−６）そうすると、補正後の発明と刊行物発明とは、
「半導体ウェーハと、
　前記半導体ウェーハ上に形成されたトリプルゲートトランジスタと、を含み、
　前記トリプルゲートトランジスタは、
　第１方位の結晶面で形成されている上面及び両側面を備え、第１方向に形成されている活性領域と、
　前記活性領域の上面及び両側面上にあるゲート絶縁膜と、
　前記上面及び両側面に各々位置される上面チャンネル及び両側面チャンネルからなり、
前記第１方向に形成されたチャンネルと、
　前記上面チャンネル及び両側面チャンネルに対応して前記ゲート絶縁膜上に形成され、上面チャンネル及び両側面チャンネルに沿って前記第１方向に電流が流れるように、前記活性領域に垂直方向に整列されているゲート電極とを含む半導体素子。」
である点で一致し、次の３点で相違する。
　
（相違点１）補正後の発明では、「活性領域の上面及び両側面と」「ゲート絶縁膜とは下方に開口した断面コの字型を形成し」ているのに対し、刊行物発明では、そのような特定がなされていない点。
　
（相違点２）補正後の発明では、「活性領域の上面と両側面とに対応して配置される」「上面チャンネルの表面と」「両側面チャンネルの表面との交点はラウンドし」ているのに対し、刊行物発明では、そのような特定がなされていない点。
　
（相違点３）補正後の発明では、「ゲート絶縁膜は」「半導体ウェーハ上には配置されない」のに対し、刊行物発明では、そのような特定がなされていない点。
　
（３−５）判断
（３−５−１）相違点１及び３について
　引用刊行物の「熱酸化法を用いて２０ｎｍのゲート酸化膜６を形成した。」（第３頁右上欄第１８〜１９行）という記載から、「ゲート酸化膜６」は、「素子分離絶縁膜２の表面より上へ成長した単結晶シリコン膜５」の上面及び側壁部のみに形成され、ＳｉＯ２膜からなる「素子分離絶縁膜２」上には形成されないことは明らかである。（なお、引用刊行物の第１図等には、「ゲート酸化膜６」が「素子分離絶縁膜２」上にも形成されている構成が示されているが、これは、引用刊行物の第３頁左下欄第３〜５行に記載されているような、「ゲート酸化膜６」を「減圧化学気相成長法を用いて形成した」場合を示すものと解される。）そうすると、刊行発明において、「素子分離絶縁膜２の表面より上へ成長した単結晶シリコン膜５」の上面及び側壁部と「ゲート酸化膜５」とは、断面コの字型を形成しており、また、「ゲート酸化物５」は、「シリコン基板１」上には配置されないものと認められる。
　よって、相違点１及び３は実質的なものでない。
　
（３−５−２）相違点２について
　一般に、角部を有するゲート電極を備えたＭＯＳトランジスタにおいて、当該角部における電界集中を防止するために丸みを設けること、すなわち、ラウンドさせることは、本願の優先日前に日本国内において頒布された以下の周知例１ないし３に記載されているように、従来から周知の技術である。
　
（ア）周知例１
　特開２００２−１１８２５５号公報には、図２、６及び２８とともに、以下の事項が記載されている。
「【０１６６】（第１２実施形態）図２８は、この発明の第１２実施形態に係るＭＯＳＦＥＴを示す断面図である。なお、図２８に示す断面は、図１Ｂ（当審注：図２Ｂの誤記と認められる。）に示す断面に相当する。
【０１６７】第１実施形態では、フェンス１３の上面と平面とが接する上部コーナーが、ほぼ直角に加工されている例について述べた。
【０１６８】本第１２実施形態は、この上部コーナーの丸めについて述べる。
【０１６９】
図２８に示すように、例えば上部コーナーに半径３０ｎｍ程度のラウンドを設けることにより、上部コーナーがほぼ直角な場合に比べて、ＭＯＳＦＥＴのゲート電極１６からの電界の影響を著しく低減できる。
【０１７０】このような半径３０ｎｍ程度のラウンドを、フェンス１３の上部コーナーに形成するには色々な方法がある。例えば第１実施形態において、図６Ａ、図６Ｂに示す状態でマスクＳｉＮ膜１５を残したまま、フェンス１３の側壁表面を熱酸化する。これにより、フェンス１３の上部において、ＬＯＣＯＳ（Ｌｏｃａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）的な、選択酸化を行なうことにより、上部コーナーに半径３０ｎｍ程度の食い込みを入れることができる。この後、マスクＳｉＮ膜１５を除去して、ゲート絶縁膜１８を形成することにより、上部コーナーに、半径３０ｎｍ程度のラウンドを持たせることができる。ラウンドの量は、選択酸化の量により多少変更することができる。
【０１７１】このようにフェンス１３の上面の端部コーナー（上部コーナー）に、半径３０ｎｍ程度のラウンドを設けることにより。ＭＯＳＦＥＴのゲート電極からの電界の影響を著しく低減でき、ゲート絶縁膜１８の耐圧を向上でき、また、ゲート電界の集中における寄生チャネルの影響を低下できるという特長がある。」
　
（イ）周知例２
　特開２００２−３４３８０５号公報には、図２０とともに、以下の事項が記載されている。
「【００１９】図２０を用いて従来のトレンチ構造のパワーＭＯＳＦＥＴの構造をＮチャネル型を例に示す。
【００２０】Ｎ+型のシリコン半導体基板２１の上にＮ-型のエピタキシャル層からなるドレイン領域２２を設け、その表面にＰ型のチャネル層２４を設ける。チャネル層２４を貫通し、ドレイン領域２２まで到達するトレンチ２７を設け、トレンチ２７の内壁をゲート酸化膜３１で被膜し、トレンチ２７に充填されたポリシリコンよりなるゲート電極３３を設ける。トレンチ２７に隣接したチャネル層２４表面にはＮ+型のソース領域３５が形成され、隣り合う２つのセルのソース領域３５間のチャネル層２４表面にはＰ+型のボディ領域３４を設ける。さらにゲート電極３３印加時にはソース領域３５からトレンチ２７に沿ってチャネル領域（図示せず）が形成される。ゲート電極３３上は層間絶縁膜３６で覆い、ソース領域３５およびボディ領域３４にコンタクトするソース電極３７を設ける。
【００２１】
【発明が解決しようとする課題】かかる従来のＭＯＳＦＥＴでは、トレンチ形成後、ダミー酸化をしてトレンチ２７内壁とチャネル層２４表面にダミー酸化膜２８を形成していた。
【００２２】トレンチ２７はドライエッチングで形成するため、エッチングダメージによりシリコン表面およびトレンチ２７内壁がざらついた状態となっている。このシリコン表面のざらつきを除去し、後のゲート酸化膜３１を安定に形成するためにダミー酸化を行い、形成されたダミー酸化膜２８とＣＶＤ酸化膜２５を同時にフッ酸などにより除去する。
また高温で熱酸化することによりトレンチ２７開口部に丸みをつけ、トレンチ２７開口部での電界集中を避ける効果もある。
　
（ウ）周知例３
　特開２００１−４４２１６号公報には、図５とともに、以下の事項が記載されている。
「【請求項８】　
半導体基板上に異方性エッチング、順テーパエッチング及び等方性エッチングを順に行うことにより形成され、底部のコーナー部が丸められたトレンチと、　このトレンチに形成され、下端部が丸められたゲート電極とを備えてなる絶縁ゲート型バイポーラトランジスタ。
【請求項９】　
前記トレンチの底部のコーナー部の丸められた部分の曲率半径を、０．３〜０．５μｍに設定したこと特徴とする請求項８記載の絶縁ゲート型バイポーラトランジスタ。
「【００１７】
請求項９の発明によれば、トレンチの底部のコーナー部の丸められた部分の曲率半径を、０．３〜０．５μｍに設定したので、トレンチの底部のコーナー部において電界集中の発生を十分に防止することができ、ゲート耐圧を向上させることができ、ＩＧＢＴ素子の特性を向上させることができる。
「【００３８】ここで、図５に、トレンチ５の底部のコーナー部５ａの曲率半径ｒと、電界集中の程度を表す電界強度比Ｅｒ／Ｅｐとの関係を示す。電界強度比Ｅｒ／Ｅｐのうちの、Ｅｒはトレンチ５の底部のコーナー部の電界強度であり、Ｅｐはトレンチ５の側壁部の平坦部の電界強度である。従って、電界強度比Ｅｒ／Ｅｐが１に近付くほど、即ち、小さくなるほど、電界集中が発生していないことを示している。
上記図５から、コーナー部５ａの曲率半径ｒが小さいほど、電界集中が強まることがわかると共に、上記曲率半径ｒが０．３〜０．５μｍ程度であれば、電界集中が発生しない良好なレベルであることがわかる。
　
　そうすると、刊行物発明の「単結晶シリコン膜５の」「上面及び側壁部を覆うワード線７」において、「上面」を「覆う」部分と「側壁部」を「覆う」部分との交点をラウンドさせることにより、すなわち、「単結晶シリコン膜５」の「上面」に形成される「チャネル部」と「側壁部」に形成される「チャネル部」との交点をラウンドさせることにより、補正後の発明のように、「活性領域の上面と両側面とに対応して配置される」「上面チャンネルの表面と」「両側面チャンネルの表面との交点はラウンドし」ている構成とすることは、当業者が必要に応じて、適宜なし得たことである。
　よって、相違点２は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（３−６）独立特許要件についてのまとめ
　以上検討したとおり、補正後の発明と刊行物発明との相違点は、いずれも、実質的なものでないか、周知の技術を勘案することにより、当業者が容易に想到し得た範囲に含まれる程度のものにすぎず、補正後の発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　
（４）補正の却下についてのむすび
　本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるが、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものである。
　したがって、本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明
　平成２４年５月１８日になされた手続補正は上記のとおり却下されたので、本願の請求項１ないし６に係る発明は、平成２４年１月１０日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１ないし６に記載されている事項により特定されるとおりのものであって、そのうちの請求項１に係る発明（以下「本願発明」という。）は、その特許請求の範囲の請求項１に記載されている事項により特定される上記２．（１）の補正前の請求項１として記載したとおりのものである。
　
４．刊行物に記載された発明
　これに対して、原査定の拒絶の理由に引用された刊行物には、上において検討したとおり、上記２．（３−３−１）に記載したとおりの事項及び（３−３−７）で認定したとおりの発明（刊行物発明）が記載されているものと認められる。
　
 ５．判断
　上記２．（２）において検討したとおり、補正後の請求項１に係る発明は、補正前の請求項１に係る発明の発明特定事項である「活性領域の上面及び両側面」及び「ゲート絶縁膜」について、「前記活性領域の上面及び両側面と前記ゲート絶縁膜とは下方に開口した断面コの字型を形成し、活性領域の上面と両側面とに対応して配置される前記上面チャンネルの表面と前記両側面チャンネルの表面との交点はラウンドし、前記ゲート絶縁膜は前記半導体ウェーハ上には配置されない」と限定したものである。逆に言えば本件補正前の請求項１に係る発明（本願発明）は，補正後の発明から上記の限定をなくしたものである。
　そうすると、上記２．（３）において検討したように、補正後の発明が，引用刊行物に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、当然に、引用刊行物に記載された発明に基づいて、当業者が容易に発明をすることができたものといえる。
　したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。