【事件の表示】
　特願２００１−５６６２５２「調整可能な時間応答を有するディジタル・アナログ変換インタフェース回路」拒絶査定不服審判事件〔平成１３年　９月１３日国際公開、ＷＯ０１／６７５９１、平成１５年　９月　９日国内公表、特表２００３−５２６９７９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、２００１年３月２日（パリ条約による優先権主張外国庁受理、２０００年３月４日、米国）を国際出願日とする出願であって、原審において平成２３年６月２３日付けで拒絶査定され、これに対し同年１０月２８日に審判請求とともに手続補正がなされたものであるところ、
　本件出願の請求項１に係る発明は、特許請求の範囲、明細書及び図面の記載からみて、平成２３年１０月２８日付けで補正された特許請求の範囲の請求項１に記載された次のとおりのものである。（以下「本願発明」という。）
　
（本願発明）
　「　　　【請求項１】
　ディジタル信号を受信し、調整された信号を生成する時間応答調整回路；
　前記調整された信号を受信し、変調器信号を生成するために前記時間応答調整回路に接続された変調器；及び
　前記変調器信号を受信し、アナログ信号を生成するために前記変調器に接続されたフィルタを含み、
　前記アナログ信号が前記時間応答調整回路によって修正される時間応答を有するインタフェース回路。」
　
　
２．引用例に記載された発明
　原査定の拒絶の理由に引用された刊行物である特開昭６３−１６７５２４号公報（以下、「引用例」という。）には、「高速セトリングＤ／Ａ変換器」として図面と共に次の記載がある。
　
イ．「２．特許請求の範囲
(1)　電流出力型Ｄ／Ａ変換器とその出力を積分する積分回路とで構成される電圧出力型Ｄ／Ａ変換器において、
　変換されるデジタルデータが供給される一時記憶レジスタと、
　上記デジタルデータが供給されデジタルデータの値を所定倍する乗算器と、
　上記一時記憶レジスタに記憶されているデータに応ずる信号と上記乗算器の出力信号とを加算する加算器と、
　上記デジタルデータと上記加算器の加算出力とが供給され、そのいずれかを選択して出力するマルチプレクサと、
　Ｄ／Ａ変換動作を行わせるためのストローブ信号が与えられると上記マルチプレクサを加算器側に一定時間切り替え制御する制御回路とを具備する高速セトリングＤ／Ａ変換器。」
（１頁左下欄４行〜右下欄１行）
　
ロ．「「発明の作用」
　この発明の構成によれば、アナログ信号に変換されるべきデジタルデータに対応する所定の信号電流に代えて過大信号電流或いは過少信号電流をＤ／Ａ変換動作の始まりの所定時間だけ電流−電圧変換回路に与えることにより、その電圧出カの初期変化率を大きくさせ、従って、変換すべきデジタルデータに対応する出力電圧値へ迅速に変化する。」
（２頁右上欄下から４行〜左下欄５行）
　
ハ．「「実施例」
　第１図はこの発明の高速セトリングＤ／Ａ変換器の実施例の要部を示す図である。この実施例では、定電流源として電流出力型Ｄ／Ａ変換器を用いて構成した例である。この発明では、アナログ信号に変換されるべきデジタルデータＤはデータ処理回路２１に供給され、デジタルデータＤはそのデータ処理回路２１によりデータ変換処理を受けてから電流出力型Ｄ／Ａ変換器２２に供給される。即ち、データ処理回路２１は電流−電圧変換回路２３の出力電圧変化の変化率が大きくなるようにデジタルデータをデータ変換処理し、その変換処理されたデータに応じた信号電流ｉが電流出力型Ｄ／Ａ変換器２２から電流−電圧変換回路２３に供給される。」
（２頁左下欄６〜２０行）
　
ニ．「　第２図及び第３図はこの発明の原理を説明するための回路図及び波形図である。例えば、既に説明したように従来の電圧出力型Ｄ／Ａ変換器では、スイッチ２４がオンになり、第１定電流源２５から信号電流ｉが演算増幅器２６に供給される。このように信号電流ｉの値が第３図Ａの波形Ａに示すようにｉ＝０の状態からｉ＝Ｉo に変化する場合は、この演算増幅器２６の出力波形図は第３図Ｂの波形Ａに示すように、信号電流ｉ＝Ｉo の大きさに応じた電圧（Ｖo）に向け時定数Ｔo で立ち上がる。
　これに対してこの発明では、第１定電流源２５から信号電流Ｉo が演算増幅器２６に供給れると共に、例えば第２定電流源２７からスイッチ２８を通して、電流Ｉo が変換動作の初期の所定の時間だけ加算して供給される。第３図Ａの波形Ｂは、演算増幅器２６に供給されるこの発明の信号電流ｉが変化する様子を示し、第３図Ｂの波形Ｂは、その信号電流ｉに応じた演算増幅器２６の出力波形を示す。即ち、信号電流ｉ＝２Ｉo が供給された場合には、演算増幅器２６の出力は電圧（２Ｖo）に向け急速に立ち上がる。この発明では、Ｄ／Ａ変換の当初は所定の変化量の例えば２倍の信号電流ｉが供給され、演算増幅器２６の出力がそれに対応ずる電圧（２Ｖo）に向けて変化している途中において、デジタルデータＤtに対応する所定の電圧Ｖo に到達した時点、或いはその直前に、スイッチ２８をオフにして演算増幅器２６に供給される信号電流ｉが所定の値ｉ＝Ｉo になるように制御する。従って、第３図Ａの波形Ａで示すように信号電流ｉが最初から所定の値ｉ＝Ｉo に設定されている場合に較べて速やかに所定の変換電圧Ｖo に到達させることができ、到達後は信号電流ｉが到達出力にほゞ対応する所定の信号電流ｉ＝Ｉo に設定変更されるので、演算増幅器２６の出力電圧ｖは、波形Ｃに示すようにそれ以上に変化することはない。」
（２頁右下欄１行〜３頁左上欄１５行）
　
ホ．「　つまり、前回の既に変換したデジタルデータをＤt-1 ，今回の変換すべきデジタルデータをＤt とすると、データ変化量はＤt−Ｄt-1 である。この発明では、そのデータ変化量の例えば２倍に相当する変化電流を初期電流として電流−電圧変換回路２３に供給する。つまり、第４図に示すように、前回のデジタルデータＤt-1 にこのデータ変化量Ｄt−Ｄt-1 の２倍にしたデータとを重畳して初期データＤx を出力する。即ち、データ処理回路２１では
　Ｄx ＝Ｄt-1 ＋ ２（Ｄt − Ｄt-1）
　　　＝Ｄt-1 ＋ ２Ｄt − ２Ｄt-1
　　　＝２Ｄt − Ｄt-1
なる変換処理をし、この変換データＤx をデジタルデータＤt に代えて所定時間出力する。」
（３頁左下欄１１行〜右下欄５行）
　
　
　上記引用例の記載及び関連する図面並びにこの分野における技術常識を考慮すると、
　まず、上記引用例記載の「高速セトリングＤ／Ａ変換器」は、上記ハ．および引用例第１図にあるように、
　「アナログ信号に変換されるべきデジタルデータＤ」（引用例第１図では左端の「Ｄt」）が「データ処理回路２１」に供給されており、
　該「データ処理回路２１」は、「デジタルデータＤｔを受信」するということができ、その出力として「データ変換処理」を受けたデータ出力（引用例図１の「マルチプレクサ３１」の出力「Ｙ」）を生成しているから、
　『デジタルデータＤｔを受信し、データ変換処理を受けた出力Ｙを生成するデータ処理回路２１』を含むものである。
　
　また、該『出力Ｙ』は、前記「データ処理回路２１」に接続された「電流出力型Ｄ／Ａ変換器２２」に供給されており、該「電流出力型Ｄ／Ａ変換器２２」は「前記出力Ｙを受信」するということができ、その出力として「信号電流ｉ」を生成しているから、
　『前記出力Ｙを受信し、信号電流ｉを生成するために前記データ処理回路２１に接続された電流出力型Ｄ／Ａ変換器２２』をも含むものである。
　
　そして、該「信号電流ｉ」は、前記「電流出力型Ｄ／Ａ変換器２２」に接続された「電流−電圧変換回路２３」に供給されており、該「電流−電圧変換回路２３」は「前記信号電流ｉを受信」するということができ、その出力電圧として「アナログ信号」を生成しているから、
　『前記信号電流ｉを受信し、アナログ信号を生成するために前記電流出力型Ｄ／Ａ変換器２２に接続された電流−電圧変換回路２３』をも含むものである。
　
　したがって、上記引用例には以下の発明（以下、「引用発明」という。）が開示されている。
　
（引用発明）
「　デジタルデータＤｔを受信し、データ変換処理を受けた出力Ｙを生成するデータ処理回路２１；
　前記出力Ｙを受信し、信号電流ｉを生成するために前記データ処理回路２１に接続された電流出力型Ｄ／Ａ変換器２２；及び
　前記信号電流ｉを受信し、アナログ信号を生成するために前記電流出力型Ｄ／Ａ変換器２２に接続された電流−電圧変換回路２３を含む
　高速セトリングＤ／Ａ変換器。」
　
　
３．対比・判断
　本願発明と引用発明とを対比する。
　まず、引用発明の「デジタルデータＤｔ」は、本願発明の「ディジタル信号」に相当し、
　引用発明の「データ変換処理を受けた出力Ｙ」において、「出力Ｙ」が「信号」であるのは自明であり、「データ変換処理」は高速化のための「調整」ということができるから「調整された信号」であって、引用発明の「データ処理回路２１」と本願発明の「時間応答調整回路」は、「調整回路」の点で一致する。
　
　また、本願発明の「変調器」において、「変調」とは信号の「変換」の一種であるから、引用発明の「電流出力型Ｄ／Ａ変換器２２」と対比すると、両者は「変換器」の点で一致し、
　引用発明の「信号電流ｉ」と本願発明の「変調器信号」は、ともに該「変換器」から出力される信号であるから、「変換された信号」の点で一致する。
　また、引用発明の「電流−電圧変換回路２３」と、本願発明の「フィルタ」を対比すると、フィルタが回路として表現ないし実現されるのは技術常識であるから、ともに「回路」の点で一致する。
　そして、引用発明の「高速セトリングＤ／Ａ変換器」は「Ｄ／Ａ変換器」であるから、デジタル信号（Ｄ）の領域とアナログ信号（Ａ）の領域を接続する部分（インタフェース）に用いられる回路であって、本願発明の「インタフェース回路」に相当する。
　
　したがって、本願発明と引用発明とは、以下の点で一致し、また相違する。
　
（一致点）
「　ディジタル信号を受信し、調整された信号を生成する調整回路；
　前記調整された信号を受信し、変換された信号を生成するために前記調整回路に接続された変換器；及び
　前記変換された信号を受信し、アナログ信号を生成するために前記変換器に接続された回路を含む、
　インタフェース回路。」
　
（相違点）
（１）「調整回路」に関し、本願発明は「時間応答調整回路」であるのに対し、引用発明は「データ処理回路２１」である点。
（２）「変換器」に関し、本願発明は「変調器」であるのに対し、引用発明は「電流出力型Ｄ／Ａ変換器２２」である点、
　および該「変換器」の生成する「変換された信号」に関し、本願発明は「変調器信号」であるのに対し、引用発明は「信号電流ｉ」である点。
（３）「回路」の点に関し、本願発明は「フィルタ」であるのに対し、引用発明は「電流−電圧変換回路２３」である点。
（４）本願発明は「前記アナログ信号が前記時間応答調整回路によって修正される時間応答を有する」のに対し、引用発明はこの点は不明な点。
　
　
　まず、上記相違点（１）の「調整回路」について検討する。
　引用発明の「調整回路」である「データ処理回路２１」が行うデータ処理の具体的内容について、引用例の上記ホ．および引用例第４図を見ると、「前回の既に変換したデジタルデータをＤt-1，今回の変換すべきデジタルデータをＤt」とした場合に、「前回のデジタルデータＤt-1にこのデータ変化量Ｄt−Ｄt-1の２倍にしたデータとを重畳して初期データＤxを出力する」とあって、引用発明における「調整された信号」は数式として、「Ｄx ＝・・・＝２Ｄt−Ｄt-1」となることが記載されている。
　一方、本願明細書の【００３９】には、本願図５にある本発明の「時間応答調整回路５１２」の出力する「調整された信号ｙ[ｎ]」を規定する数式として、
「【数１】　ｙ[ｎ]＝２ｘ[ｎ]−ｘ[ｎ−Ｍ] 　　式（１）
・・・ただしｘ[ｎ−Ｍ] はＭクロック期間だけ遅延されたディジタル信号である。」
との記載があり、両者の数式を対比すると、変数および添字の表記方法を除き、引用例には本願発明においてＭを１とした場合が開示されているものと認められる。
　したがって、引用発明の「データ処理回路２１」も、本願発明の「時間応答調整回路」と同様な意味で時間応答を調整するための「調整された信号」を生成するものと認められ、「調整回路」の動作に関して格別の技術的意義のある相違は認め難いものであり、その内部構成などの要素についても本願発明には記載がない以上、相違点（１）は格別のことではない。
　
　ついで、上記相違点（４）の「アナログ信号」の「時間応答」について検討する。
　上記相違点（１）の検討のように、入力側の「調整回路」が生成する「調整された信号」に特段の相違が無いのであるから、結果として生ずる「アナログ信号」の「時間応答」も同様のことではあるが、
　更に、引用例の上記ニ．に記載のある第３図Ａの波形Ｂ、およびホ．第４図の波形を見ると、本願図４Ｂの「ＶIN」に相当する波形（オーバードライブパルス）が生成されており、この結果、引用例第３図Ｂの波形Ｂ（本願図４Ｂの「ＶOUT」に相当）にあるような時間応答が実現されていることを認めることができ、この点においても本願発明と引用発明には格別の技術的意義のある相違は認め難いものであって、引用発明においても「前記アナログ信号が前記時間応答調整回路によって修正される時間応答を有する」ということができるものである。
　したがって、相違点（４）も格別のものではない。
　
　ついで、相違点（２）の「変換器」および「変換された信号」について検討する。
　まず「変換器」に関し、原審の拒絶理由通知においても挙げた周知例（特開平１１−３１７６６８号公報（図７）、特開平９−２８４５８６号公報（図６））のほか、更に例えば、特開平６−８５６８０号公報（図７）、特開平５−３７３８５号公報（図７）、特開平３−２０１８１２号公報（第３図、１頁右下欄）、特開平２−２５１１６号公報（１頁右下欄（従来の技術））などにもあるように、Ｄ／Ａ変換器をデルタシグマ変調器で構成することは従来広く行われてきた周知技術であるから、引用発明の「変換器」（電流出力型Ｄ／Ａ変換器２２）にこのような周知技術を適用して「変調器」とすることは当業者であれば容易になし得ることである。
　また、「変換された信号」に関しては、上記のように引用発明の「変換器」を「変調器」とすれば、その生成する信号を「変調器信号」と呼ぶのは適宜のことに過ぎない。
　したがって、「変換器」および「変換された信号」についての相違点（２）も格別のことではない。
　
　最後に、相違点（３）の「回路」（フィルタ／電流−電圧変換回路２３）について検討する。
　引用発明の「回路」である「電流−電圧変換回路２３」は、引用例第１図ほか示される詳細回路図から判断して、また、引用例の上記イ．に「積分回路」として言及があるように、入力電流を積分した電圧を出力する「積分回路」として動作する回路であって、このような「積分回路」が低域周波数通過（ローパス）の特性を有する「フィルタ」として作用することは、電子回路の分野における技術常識であるから、引用発明の「電流−電圧変換回路２３」を「フィルタ」とした相違点（３）も格別のことではない。
　
　そして、本願発明の効果も引用発明及び周知技術から当業者が予測し得る範囲のものである。
　
　なお、平成２４年９月５日に提出があった当審よりの審尋に対する回答書について言及すると、
　本願発明の「時間応答調整回路」に関する請求人の主張については、上記相違点（１）の判断の通りであって、「調整回路」としての動作に関して引用発明と格別の相違は認め難いものであり、「遅延要素」に関する主張も、本願発明には記載がない構成であるから、根拠を欠くものである。
　更に、「ディジタル信号の変化に対応するオーバードライブ・パルスを生成する」との構成を限定する補正案に関しても、上記相違点（４）の判断においても述べたように、引用発明においても同様なオーバードライブパルスが生成されており、その大きさは「データ変化量Ｄt−Ｄt-1」に基づくものであるから信号の変化に対応するものであって、特段の相違はないことである。
　
　
４．むすび
　以上のとおり、本願発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。