(57)【要約】この発明は、複数層を有する薄膜デバイスを基材に形成する製造方法であって、複数層の少なくとも１層を形成する工程が、前記１層の構成成分を含む液状材料を吐出するノズルと基材との相対位置とを移動させる工程と、ノズルから液状材料を基材に向けて吐出する工程とを具備することを特徴とする。成膜室１１０内でノズルから液状材料を吐出して基板に塗布し、薄膜を形成する。その基板が第１熱処理部１０３Ａ、第２熱処理部１０３Ｂにて熱処理されることにより、膜の結晶性、緻密性及び他の膜との密着性が向上する。
2003090266.tif 000002
【特許請求の範囲】
【請求項１】
複数の層を具備する薄膜デバイスを基材上に形成する薄膜デバイスの製造方法であって、
前記複数の層のうち少なくとも１層を形成する工程を有し、この工程は、前記１層の構成成分を含む液状材料を吐出するノズルと前記基材との相対位置とを移動させる工程と、
前記ノズルから前記液状材料を前記基材に向けて吐出する工程とを具備することを特徴とする薄膜デバイスの製造方法。
【請求項２】
請求項１に記載の薄膜デバイスの製造方法であって、
前記液状材料は、Ｓｉ−Ｎ結合を有するポリマー（ポリシラザン）、又はシロキサン結合を基本構造とするＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）を含み、前記１層は、絶縁性の層であることを特徴とする薄膜デバイスの製造方法。
【請求項３】
請求項１に記載の薄膜デバイスの製造方法であって、
絶縁層又はレジスト層によりシリコン膜形成領域を形成する工程と、
シリコン原子を含有する液状材料を前記シリコン膜形成領域に塗布する工程と、
塗布された前記液状材料に第１の熱処理を施す工程とを具備することを特徴とする薄膜デバイスの製造方法。
【請求項４】
請求項３に記載の薄膜デバイスの製造方法であって、
シリコン膜形成領域を形成する工程は、絶縁層又はレジスト層の構成成分を含む液状材料を吐出するノズルと前記基材との相対位置とを移動させる工程と、
前記ノズルから前記液状材料を前記基材に向けて吐出する工程とを具備することを特徴とする薄膜デバイスの製造方法。
【請求項５】
請求項３に記載の薄膜デバイスの製造方法であって、前記液状材料は、不純物原子を含有することを特徴とする薄膜デバイスの製造方法。
【請求項６】
請求項４に記載の薄膜デバイスの製造方法であって、前記絶縁層又は前記レジスト層に撥液処理をする工程を具備することを特徴とする薄膜デバイスの製造方法。
【請求項７】
請求項４に記載の薄膜デバイスの製造方法であって、前記撥液処理する工程においては、前記絶縁層又は前記レジスト層の自己組織化膜を形成することを特徴とする薄膜デバイスの製造方法。
【請求項８】
請求項３に記載の薄膜デバイスの製造方法であって、前記シリコン原子を含有する液状材料は、一般式ＳｉｎＸｍ（ここで、ｎは５以上の整数を表し、ｍはｎ又は２ｎ−２又は２ｎの整数を表し、Ｘは水素原子及び／又はハロゲン原子を表す）で表される環系を有するケイ素化合物を含むことを特徴とする薄膜デバイスの製造方法。
【請求項９】
請求項８に記載の薄膜デバイスの製造方法であって、前記一般式ＳｉｎＸｍで表される環系を有するケイ素化合物は、ｎが５以上で２０以下の整数であることを特徴とする薄膜デバイスの製造方法。
【請求項１０】
請求項８に記載の薄膜デバイスの製造方法であって、前記一般式ＳｉｎＸｍで表される環系を有するケイ素化合物を含有する前記液状材料は、溶質濃度が１〜８０重量％であることを特徴とする薄膜デバイスの製造方法。
【請求項１１】
請求項８に記載の薄膜デバイスの製造方法であって、前記一般式ＳｉｎＸｍで表される環系を有するケイ素化合物を含有する前記液状材料は、粘度が１〜１００ｍＰａ・ｓであることを特徴とする薄膜デバイスの製造方法。
【請求項１２】
請求項８に記載の薄膜デバイスの製造方法であって、前記一般式ＳｉｎＸｍで表される環系を有するケイ素化合物を含有する前記液状材料は、室温における蒸気圧が０．００１〜１００ｍｍｎｇであることを特徴とする薄膜デバイスの製造方法。
【請求項１３】
請求項８に記載の薄膜デバイスの製造方法であって、前記一般式ＳｉｎＸｍで表される環系を有するケイ素化合物を含有する前記液状材料は、溶媒が炭化水素系溶媒であることを特徴とする薄膜デバイスの製造方法。
【請求項１４】
半導体層を具備する薄膜デバイスを基材上に形成する薄膜デバイスの製造方法であって、
シリコン膜形成領域を形成する工程と、
液状材料を吐出するノズルと前記基材との相対位置とを移動させる工程と、
前記ノズルから前記液状材料を前記シリコン膜形成領域に向けて吐出する工程と、
前記基材に吐出された液状材料に熱処理を施す工程とを具備し、
前記液状材料にシリコン原子が含有されることを特徴とする薄膜デバイスの製造方法。
【請求項１５】
請求項３に記載の薄膜デバイスの製造方法であって、前記第１の熱処理よりも高温にて第２の熱処理を施す工程を具備することを特徴とする薄膜デバイスの製造方法。
【請求項１６】
請求項１５に記載の薄膜デバイスの製造方法であって、前記第２の熱処理をレーザアニール又はランプアニールにて実施することを特徴とする薄膜デバイスの製造方法。
【請求項１７】
請求項１に記載の薄膜デバイスの製造方法であって、前記液状材料は、導電性粒子を含有することを特徴とする薄膜デバイスの製造方法。
【請求項１８】
請求項１７に記載の薄膜デバイスの製造方法であって、
絶縁膜又はレジスト膜により導電性膜形成領域を形成する工程と、
前記絶縁膜又は前記レジスト膜に撥液処理をする工程とを具備してなり、
前記液状材料を前記導電膜形成領域に向けて吐出させることを特徴とする薄膜デバイスの製造方法。
【請求項１９】
請求項１８に記載の薄膜デバイスの製造方法であって、前記撥液処理する工程においては、前記絶縁層又は前記レジスト層の自己組織化膜を形成することを特徴とする薄膜デバイスの製造方法。
【請求項２０】
請求項１９に記載の薄膜デバイスの製造方法であって、前記第１の熱処理よりも高温にて第２の熱処理を施す工程を有することを特徴とする薄膜デバイスの製造方法。
【請求項２１】
請求項２０に記載の薄膜デバイスの製造方法であって、前記第２の熱処理をレーザアニール又はランプアニールにて実施することを特徴とする薄膜デバイスの製造方法。
【請求項２２】
請求項１に記載の薄膜デバイスの製造方法であって、前記ノズルには前記液状材料を吐出する吐出口が複数設けられており、前記１層を形成する領域に選択的に液状材料を吐出することを特徴とする薄膜デバイスの製造方法。
【請求項２３】
請求項２２に記載の薄膜デバイスの製造方法であって、複数の前記吐出口は、前記液状材料の吐出状態及び非吐出状態がそれぞれ独立に制御されることを特徴とする薄膜デバイスの製造方法。
【請求項２４】
請求項２２に記載の薄膜デバイスの製造方法であって、前記液状材料はレジスト材料を含んでなり、吐出された前記液状材料を熱処理する工程を含むことを特徴とする薄膜デバイスの製造方法。
【請求項２５】
トランジスタを基材上に形成するトランジスタの製造方法であって、
前記トランジスタは、ソース領域、ドレイン領域、及びチャネル領域を有する半導体層と、ゲート絶縁膜と、ゲート電極と、を備えてなり、
前記トランジスタの形成方法は、前記半導体層、前記ゲート絶縁膜、又は前記ゲート電極の構成成分を含む液状材料を吐出するノズルと前記基材との相対位置とを移動させる工程と、
前記ノズルから前記液状材料を前記基板に向けて吐出する工程とを具備することを特徴とするトランジスタの製造方法。
【請求項２６】
請求項２５に記載のトランジスタの製造方法であって、前記基材と前記トランジスタとの間に下地絶縁層を形成する工程を有することを特徴とするトランジスタの製造方法。
【請求項２７】
請求項２５に記載のトランジスタの製造方法であって、前記トランジスタの上層に、保護用絶縁層を形成する工程を有することを特徴とするトランジスタの製造方法。
【請求項２８】
スイッチング素子と、前記スイッチング素子により駆動される電気光学層とを含んでなり、
前記スイッチング素子が請求項１に記載の薄膜デバイスの製造方法により製造される薄膜デバイスであることを特徴とする電気光学装置。
【請求項２９】
トランジスタと、前記トランジスタにより駆動される電気光学層とを含んでなり、
前記トランジスタが請求項２５に記載のトランジスタの製造方法により製造されるトランジスタであることを特徴とする電気光学装置。
【請求項３０】
表示部を備えた電子機器であって、請求項２８又は２９に記載の電気光学装置を前記表示部として備えたことを特徴とする電子機器。
【発明の詳細な説明】
技術分野
本発明は、液晶表示装置、エレクトロルミネッセンス表示装置、電気泳動表示装置等の電気光学装置、又はＬＳＩ等に好適に利用できる薄膜デバイス及びトランジスタの製造方法に関する。更には、本発明の製造方法によって得られた薄膜デバイス及びトランジスタを搭載した電気光学装置、及び電子機器に関する。
背景技術
通常、薄膜デバイスは、半導体膜、絶縁膜、及び導電膜等の薄膜で構成され、特に、液晶表示装置等に採用される薄膜デバイスでは、加えて透明導電膜が使用される。薄膜をその機能に従って分類した場合、絶縁膜にはゲート絶縁膜と層間絶縁膜とがあり、導電膜にはゲート電極、ソース・ドレイン電極、画素電極及び配線などがある。絶縁膜及び導電膜の形成には、主にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法やスパッタ法が採用されてきた。
半導体膜としては、主にアモルファスシリコン膜やポリシリコン膜のシリコン膜が用いられている。シリコン膜の形成方法としては、モノシランガスやジシランガスを用いた熱ＣＶＤ法やプラズマＣＶＤ、光ＣＶＤ等が採用されており、一般的には、ポリシリコン膜の形成には熱ＣＶＤが用いられ、また、アモルファスシリコンの形成にはプラズマＣＶＤが用いられている。
ところが、従来のＣＶＤ法やスパッタ法においては、真空装置を用いること、基板加熱を必要とすること、プラズマ等の電源が必要となること、基板以外の装置内壁等の不要な部分にも成膜されその膜が剥がれて異物欠陥の原因となる等の特徴が起因し、生産性が低い、欠陥が多く歩留まりが悪い、表面の凹凸部での膜厚が不均一となる、配線パターンでは段差部で断線する等の課題があった。これらの課題は、結果的にＣＶＤ法やスパッタ法で製造された薄膜デバイスのコストアップにつながる。
そこで、近年、従来の上記成膜法とは異なる手法により薄膜デバイスを製造する方法が提案されている。例えば、液状材料を基板に塗布して塗布膜を形成し、該塗布膜を熱処理することにより所望の薄膜を形成する方法がある。この方法によれば、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、段差部で断線等がなく、低コストで薄膜形成ができ、結果的に低コストの薄膜デバイスを製造することが可能となる。
しかしながら、上記従来技術においては、基板表面に塗布膜を形成する方法に具体性がなく、実際の塗布に応用することが困難であるという問題があった。即ち、従来の関連文献では、塗布方法の名称の記述があるものの、詳細な塗布過程が開示されていない。
発明の開示
本発明は、上記事情を鑑みてなされたもので、薄膜デバイスを構成する薄膜を、液状材料を用いた材料吐出方式にて形成する薄膜デバイスの製造方法、トランジスタの製造方法、電気光学装置及び電子機器を提供することを目的とする。
本発明の第１の態様は、複数の層を具備する薄膜デバイスを基材上に形成する薄膜デバイスの製造方法であって、前記複数の層のうち少なくとも１層を形成する工程を有し、この工程は、前記１層の構成成分を含む液状材料を吐出するノズルと前記基材との相対位置とを移動させる工程と、前記ノズルから前記液状材料を前記基材に向けて吐出する工程とを具備する。
本態様の薄膜デバイス製造方法は、材料吐出方式で液状材料を基材に塗布して塗布膜を形成するので、液状材料を成膜したい領域だけに塗布することができ、液状材料を節約させることが可能となる。また、真空処理装置によらないので、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、段差部で断線等がなく、低コストで薄膜の形成を行うことが可能となる。
本発明の薄膜デバイスの製造方法においては、前記液状材料は、Ｓｉ−Ｎ結合を有するポリマー（ポリシラザン）、又はシロキサン結合を基本構造とするＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）を含んでいてもよく、前記１層は、絶縁性の層であってもよい。この場合、真空処理装置によらないので、スピンコート法等の容易な塗布方法で成膜を行うことが可能となる。特に、ポリシラザンは、クラック耐性が高く、耐酸素プラズマ性があり、単層でもある程度の膜厚の絶縁層として使用可能であり、また、ＳＯＧ膜は、量産ラインを従来に比較して極めて少ない投資で構築することができ、また、製造装置のスループットを高くし、薄膜デバイスのコストを大幅に削減することができる。
本発明の他の態様の薄膜デバイスの製造方法は、絶縁層又はレジスト層によりシリコン膜形成領域を形成する工程と、シリコン原子を含有する液状材料を前記シリコン膜形成領域に塗布する工程と、塗布された前記液状材料に第１の熱処理を施す工程とを具備する。この場合、シリコン膜形成領域に液状材料が塗布されるので、液状材料の無駄をなくすことができ、熱処理によって効率良くシリコン膜を結晶化することができ、さらに、不純物を含有させることで最適な半導体層を形成させることが可能となる。
本発明の他の態様の薄膜デバイスの製造方法は、シリコン膜形成領域を形成する工程は、絶縁層又はレジスト層の構成成分を含む液状材料を吐出するノズルと前記基材との相対位置とを移動させる工程と、前記ノズルから前記液状材料を前記基材に向けて吐出する工程とを具備する。この場合、材料吐出方式で液状材料を基材に塗布してシリコン膜形成領域を形成するので、液状材料を所望の形成領域だけに塗布することができ、液状材料を節約させることが可能となる。また、真空処理装置によらないので、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、低コストでシリコン膜形成領域の形成を行うことが可能となる。
前記液状材料は、不純物原子を含有してもよい。この場合、効率良くシリコン半導体層を形成することが可能となる。
前記絶縁層又は前記レジスト層に撥液処理をする工程を有していてもよい。この場合、材料吐出方式法により塗布された液状材料は、被膜上では撥液処理によりはじかれるので、親液性のある塗布領域に効率良く導入される効果がある。
前記撥液処理する工程においては、前記絶縁層又は前記レジスト層の自己組織化膜を形成してもよい。この場合、自己組織化膜は、撥液性を有する構造体であるので、効率良く液状材料を、その表面においてはじき、塗布領域に効率良く導入することが可能となる。
前記シリコン原子を含有する液状材料は、一般式ＳｉｎＸｍ（ここで、ｎは５以上の整数を表し、ｍはｎ又は２ｎ−２又は２ｎの整数を表し、Ｘは水素原子及び／又はハロゲン原子を表す）で表される環系を有するケイ素化合物を含んでいてもよい。この場合、液状材料を塗布後、溶媒の除去や熱処理の効率性等を考慮した場合、最適な選択となる。
前記一般式ＳｉｎＸｍで表される環系を有するケイ素化合物は、ｎが５以上で２０以下の整数であってもよい。ｎが５より小さい場合、ケイ素化合物自体が環構造による歪みにより不安定となるため取り扱いが難しくなり、また、ｎが２０より大きい場合、ケイ素化合物の凝集力に起因して溶液中での溶解性が低下し、実際に使用可能な溶媒の選択性が狭くなるので、最適な選択となる。
前記一般式ＳｉｎＸｍで表される環系を有するケイ素化合物を含有する前記液状材料は、溶質濃度が１〜８０重量％であってもよい。この場合、所望のシリコン膜厚に応じて調整することが可能となる。溶質濃度が８０％を超えると析出しやすく、均一な塗布膜が得られにくい。
前記一般式ＳｉｎＸｍで表される環系を有するケイ素化合物を含有する前記液状材料は、粘度が１〜１００ｍＰａ・ｓであってもよい。この場合、塗布位置や目的の塗布膜厚に応じて適宜選択することが可能となる。粘度が１００ｍＰａ・ｓを超えると均一な塗布膜を得にくくなる。
前記一般式ＳｉｎＸｍで表される環系を有するケイ素化合物を含有する前記液状材料は、室温における蒸気圧が０．００１〜１００ｍｍＨｇであってもよい。この場合、適切なシリコン膜を得ることが可能となる。蒸気圧が１００ｍｍＨｇより高い場合には、コーティングで塗布膜を形成する場合に溶媒が先に蒸発してしまい良好な塗布膜を形成することが困難になることがある。一方、蒸気圧が０．００１ｍｍＨｇより低い溶媒の場合、乾燥が遅くなりケイ素化合物のコーティング膜中に溶媒が残留し易くなり、後工程の熱処理にも良好のシリコン膜が得られがたいことがある。
前記一般式ＳｉｎＸｍで表される環系を有するケイ素化合物を含有する溶液は、溶媒が炭化水素系溶媒であってもよい。この場合、ケイ素化合物の溶解性と、溶液の安定性が良好となる。
本発明の薄膜デバイスの製造方法は、前記第１の熱処理よりも高温にて第２の熱処理を施す工程を具備してもよい。この場合、第２の熱処理によって、シリコン膜の緻密性を向上させることが可能となる。
本発明の薄膜デバイスの製造方法は、前記第２の熱処理をレーザアニール又はランプアニールにて実施してもよい。この場合、高温で、かつ、微小時間だけ熱を加えることができるため、効率良くシリコン膜の熱処理ができると共に、ガラス基板等の他の膜に悪影響を及ぼすことが少ないという効果がある。
前記液状材料は、導電性粒子を含有してもよい。この場合、基材に対して導電性粒子を含有した液状材料が塗布されるので、液状材料の無駄をなくしながら、最適な導電性の膜を形成させることが可能となる。
本発明の他の態様の薄膜デバイスの製造方法は、絶縁膜又はレジスト膜により導電性膜形成領域を形成する工程と、前記絶縁膜又は前記レジスト膜に撥液処理をする工程とを具備してなり、前記液状材料を前記導電膜形成領域に向けて吐出させる。この場合、導電性粒子を含有した液状材料は、絶縁膜又はレジスト膜上でははじかれ、親液性のある導電性膜形成領域に効率良く導入されるので、液状材料の無駄をなくすことができ、最適な導電膜を形成させることが可能となる。
前記撥液処理する工程において、前記絶縁層又は前記レジスト層の自己組織化膜を形成してもよい。この場合、自己組織化膜は、撥液性を有する構造体であるので、効率良く液状材料を、その表面上において、はじき、塗布領域に効率良く導入することが可能となる。
本発明の薄膜デバイスの製造方法は、前記第１の熱処理よりも高温にて第２の熱処理を施す工程を有してもよい。この場合、塗布導電膜の低抵抗化とコンタクト抵抗の低減をより効果的に行うことが可能となる。
本発明の薄膜デバイスの製造方法は、前記第２の熱処理をレーザアニール又はランプアニールにて実施してもよい。この場合、高温で、かつ、微小時間だけ熱を加えることができるため、効率良く導電膜の熱処理ができると共に、ガラス基板等の他の膜に悪影響を及ぼすことが少ないという効果がある。
前記ノズルには前記液状材料を吐出する吐出口が複数設けられており、前記１層を形成する領域に選択的に液状材料を吐出してもよい。この場合、基材上の塗布領域にのみ前記液状材料を吐出することができるので、液状材料を効率的に使用することが可能となる。また、フォトリソグラフィー工程が不要となるので、設備コストの低減とスループットの向上が実現可能となる。
複数の前記吐出口は、前記液状材料の吐出状態及び非吐出状態がそれぞれ独立に制御されてもよい。この場合、さらに精密なパターン塗布が可能となる。
前記液状材料はレジスト材料を含んでなり、吐出された前記液状材料を熱処理する工程を含んでいてもよい。この場合、基材上の所望の塗布領域にのみ、レジスト材料を含んだ液状材料を吐出することができるので、レジストを効率的に使用することが可能となり、また、レジスト材料を効率良く吐出することが可能となる。
本発明の他の態様は、トランジスタを基材上に形成するトランジスタの製造方法であって、前記トランジスタは、ソース領域、ドレイン領域、及びチャネル領域を有する半導体層と、ゲート絶縁膜と、ゲート電極と、を備えてなり、前記半導体層、前記ゲート絶縁膜、又は前記ゲート電極の構成成分を含む液状材料を吐出するノズルと前記基材との相対位置とを移動させる工程と、前記ノズルから前記液状材料を前記基板に向けて吐出する工程とを具備する。この場合、トランジスタの各構成部分は、材料吐出方式で液状材料を基材に塗布して形成されるので、液状材料を所望の領域だけに塗布することができ、液状材料を節約させることが可能となる。また、トランジスタの製造は、真空処理装置によらないので、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、段差部で断線等がなく、低コストでトランジスタの形成を行うことが可能となる。
前記基材と前記トランジスタとの間に下地絶縁層を形成する工程を更に有していてもよい。この場合、ガラス基板等からの汚染を防止し、多結晶シリコン膜が形成される表面状態を整えることが可能となる。
前記トランジスタの上層に、保護用絶縁層を形成する工程を有していてもよい。この場合、薄膜トランジスタ全体を外部からの汚染等から保護することが可能となる。
本発明の他の態様の電気光学装置は、スイッチング素子と、前記スイッチング素子により駆動される電気光学層とを含んでなり、前記スイッチング素子が上記の薄膜デバイスの製造方法により製造される薄膜デバイスである。この場合、低コストである材料吐出方式による塗布膜により構成されているので、スイッチング素子を低コストとする、即ち、電気光学装置を低コストとすることが可能となる。
本発明の他の態様の電気光学装置は、トランジスタと、前記トランジスタにより駆動される電気光学層とを含んでなり、前記トランジスタが上記のトランジスタの製造方法により製造されるトランジスタである。この場合、低コストである材料吐出方式による塗布膜により構成されているので、トランジスタを低コストとする、即ち、電気光学装置を低コストとすることが可能となる。なお、本発明でいう「電気光学装置」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子などが挙げられる。
本発明の表示部を備えた電子機器は、上記の電気光学装置を前記表示部として備える。この場合、電気光学装置が低コストとなるので、電子機器も低コストとすることが可能となる。なお、本発明でいう「電子機器」とは、複数の素子または回路の組み合わせにより一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。ここで、電子機器は、回路基板を一枚または複数備えることが可能である。その構成に特に限定が無いが、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクタ、さらに、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
発明を実施するための最良の形態
以下、図面を参照しつつ、本発明に係る薄膜デバイスの製造方法、トランジスタの製造方法、電気光学装置及び電子機器の好適な実施例について説明する。ただし、本発明は以下の各実施例に限定されるものではなく、例えばこれら実施例の構成要素同士を適宜組み合わせてもよい。
〔第１の実施形態〕
（薄膜デバイスの構造の説明）
薄膜デバイスの基本的な構造例として、図３Ｊにコプレナ型の多結晶シリコンを用いた薄膜トランジスタ（以下、ＴＦＴと表記する）の断面図を示す。以下、例えばＴＦＴ−ＬＣＤに搭載される薄膜デバイスとしてのＴＦＴを用いて説明する。図３Ｊにおいて、ガラス基板１０上に第１絶縁膜（下地絶縁膜）１２が形成され、その上に多結晶シリコンＴＦＴが形成されている。多結晶シリコン膜１４は、不純物が高濃度にドープされたソース領域１４Ｓ及びドレイン領域１４Ｄと、ソース領域１４Ｓとドレイン領域１４Ｄとの間のチャネル領域１４Ｃとで構成される。
多結晶シリコン膜１４と、該多結晶シリコン膜１４に並列に形成された第２絶縁膜１３との上に第３絶縁膜（ゲート絶縁膜）１５、さらに、該第３絶縁膜１６上にゲート電極１８及びゲート線（図示せず）が形成される。第４絶縁膜（層間絶縁膜）２０及び第３絶縁膜１６に形成された開口部１５を介して、ドレイン電極２２がドレイン領域１４Ｄに接続され、ソース線２４がソース領域１４Ｓに接続される。最上層の保護膜２６は省略されることもある。尚、第１絶縁膜１２はガラス基板１０からの汚染を防ぎ、多結晶シリコン膜１４が形成される表面状態を整えることを目的としているが、省略されることもある。図３Ｊは、基本的なＴＦＴの構造を示すものであり、これらのバリエーションは非常に多岐にわたっている。例えば、コプレナ型のＴＦＴにおいては、開口率を上げるためにドレイン電極２２とソース線２４の間に第２の層間絶縁膜を設けて、ドレイン電極２２とソース線２４の間隔を狭める構造とすることができる。あるいは、ゲート電極１８に接続される図示しないゲート線やソース線２４の配線抵抗の低減や配線の冗長化を目的として、前記ゲート線とソース線２４とを多層膜とすることができる。これらの改良構造はいずれも、図３Ｊの基本構造に対して、ＴＦＴを構成する薄膜の積層数が増える場合がほとんどである。また、コプレナ型ＴＦＴの他に、アモルファスシリコン膜を用いた逆スタガ型のＴＦＴも存在するが、ソース領域、ドレイン領域、チャネル領域を有する点は同一である。
（絶縁膜の形成方法）
図４は、液体を塗布し熱処理することにより薄膜、例えば、絶縁膜を形成する塗布型絶縁膜形成装置を示す。塗布された後に熱処理されることで絶縁膜となる液体として、ポリシラザン（Ｓｉ−Ｎ結合を有する高分子の総称である）を挙げることができる。ポリシラザンのひとつは、［ＳｉＨ２ＮＨ］ｎ（ｎは正の整数）であり、ポリペルヒドロシラザンと言われる。この製品は、例えばクラリアントジャパン（株）より市販されている。なお、［ＳｉＨ２ＮＨ］ｎ中のＨがアルキル基（例えばメチル基、エチル基など）で置換されると、有機ポリシラザンとなり、無機ポリシラザンとは区別されることがある。本実施形態では、無機ポリシラザンを使用することが好ましい。ポリシラザンをキシレンなどの液体に混合して、基板上に、例えばスピンコートする。この塗布膜は、水蒸気または酸素を含む雰囲気で熱処理することにより、ＳｉＯ２に転化する。
また、塗布された後に熱処理することで絶縁膜となる液体として、ＳＯＧ（Ｓｐｉｎ−Ｏｎ−Ｇｌａｓｓ）膜を挙げることもできる。該ＳＯＧ膜は、シロキサン結合を基本構造とするポリマーで、アルキル基を有する有機ＳＯＧとアルキル基を持たない無機ＳＯＧがあり、アルコールなどが溶媒として使用される。ＳＯＧ膜は平坦化を目的としてＬＳＩの層間絶縁膜に使用されている。有機ＳＯＧ膜は酸素プラズマ処理に対してエッチングされ易く、無機ＳＯＧ膜は数百ｎｍの膜厚でもクラックが発生し易すいなどの問題があり、単層で層間絶縁膜などに使用されることは殆どなく、ＣＶＤ絶縁膜の上層あるいは下層の平坦化層として利用される。この点、ポリシラザンはクラック耐性が高く、また耐酸素プラズマ性があり、単層でもある程度厚い絶縁膜として使用可能である。したがって、ここではポリシラザンを使用する場合について説明する。
図４において、ローダ１０１は、カセットに収納されている複数枚のガラス基板を一枚づつ取り出し、スピンコータ１０２にガラス基板１０を搬送する。スピンコータ１０２では、図６に示すように、ステージ１３０上にガラス基板１０が真空吸着され、ディスペンサ１３４のノズル１３６からポリシラザン１３８がガラス基板１０上に滴下される。滴下されたポリシラザン１３８はガラス基板１０の中央部に広がる。ポリシラザンとキシレンの混合液はキャニスター缶などの容器に入れられており、図４、図６に示す液体保管部１０５に保管される。ポリシラザンとキシレンの混合液は、液体保管部１０５から供給管１４０を介してディスペンサ１３４に供給され、ガラス基板１０上に塗布される。さらに、ステージ１３０の回転により、図７に示すように、ポリシラザン１３８がガラス基板１０の全面に引き延ばされて塗布される。
図４に示す制御部１０６では、ステージ１３０の回転数や回転時間が制御され、数秒間で１０００ｒｐｍまで回転数が上昇し、１０００ｒｐｍで２０秒程度保持され、さらに数秒後に停止する。この塗布条件にて、ポリシラザンの塗布膜の膜厚は約７００ｎｍとなる。次に、ガラス基板１０は第１熱処理部１０３Ａに搬送され、水蒸気雰囲気で温度１００〜３５０℃、１０〜６０分間熱処理され、ＳｉＯ２に変成される。この熱処理は、温度制御部１０７で制御される。
ここで、ゲート絶縁膜である前述の第３絶縁膜１６は、ＴＦＴの電気的特性を左右する重要な絶縁膜であり、膜厚、膜質と同時にシリコン膜との界面特性も制御されなければならない。したがって、膜質や界面特性をよくするため、該第１熱処理部１０３Ａとアンローダ１０４との間に、第２熱処理部１０３Ｂを設けている。この第２熱処理部１０３Ｂでは、第１の熱処理部１０３Ａでの上述した熱処理の後に、第１熱処理部１０３Ａでの熱処理温度より高い４００〜５００℃にて３０〜６０分の熱処理を行うか、あるいは、レーザアニール、またはランプアニールなどの高温短時間の熱処理を行うのが望ましい。
各熱処理部１０３Ａ、１０３Ｂは、塗布型絶縁膜形成装置の処理能力を高くするため、スピンコータ１０２のタクトタイムと熱処理時間が整合するように、熱処理部の長さや該炉内の基板収容枚数が設定される。ポリシラザンが混合される液体には、例えばキシレンが用いられ、また変成時に水素やアンモニアなどが発生するため、少なくともスピンコータ１０２と第２熱処理部１０３Ｂには、排気設備１０８が必要となる。熱処理され絶縁膜が形成されたガラス基板１０は、アンローダ１０４でカセットに収納される。
図４に示す塗布型絶縁膜形成装置は、従来のＣＶＤ装置に比較して、装置構成が著しく簡単であり、従って装置価格が格段に安くなる。しかもＣＶＤ装置に比較してスループットが高く、メンテナンスが簡単であり装置の稼動率が高いなどの特徴がある。この特徴により、前記塗布型絶縁膜形成装置で製造された薄膜デバイスを使用する画像表示装置や電子機器のコストを大幅に低減することができる。前記塗布型絶縁膜形成装置では、図３Ｊに示す第１絶縁膜１２、第３絶縁膜１６、第４絶縁膜２０、保護膜２６の全ての絶縁膜を成膜することが可能となる。また、ドレイン電極２２とソース配線２４との間に絶縁膜を追加形成する場合に、その追加の絶縁膜を図４の装置を利用して塗布膜にて形成することで、絶縁膜表面を平坦化する効果もあり、特に有効である。
なお、界面特性に関して言えば、塗布絶縁膜に比べて真空雰囲気で形成されるＣＶＤ膜の方が制御し易いため、高性能なＴＦＴが要求される場合には、ＴＦＴを構成する絶縁膜のうちゲート絶縁膜はＣＶＤ膜で形成し、その他の絶縁膜を本発明による塗布絶縁膜で形成してもよい。また、本実施形態では、塗布方法としてスピンコート法を採用したが、例えば、ロールコート法、カーテンコート法、ディップコート法、スプレー法、もしくは、材料吐出方式法等の方法で基板上に塗布膜を形成することも可能である。
（シリコン膜の形成方法）
図５に、液状材料を塗布し、熱処理することによりシリコン膜を形成する塗布型シリコン膜形成装置を示す。塗布型シリコン膜形成装置は、ローダ１０１と、材料吐出方式の塗布装置を有する成膜室１１０と、第１の熱処理部１０３Ａと、第２の熱処理部１０３Ｂ、及びアンローダ１０４とがインライン接続している。成膜室１１０には、液状材料を保管する塗布液保管部１０５が接続されている。
シリコン膜を形成するために、本発明において使用する液状材料が含むケイ素化合物は、一般式ＳｉｎＸｍ（ここで、ｎは５以上の整数を表し、ｍはｎ又は２ｎ−２又は２ｎの整数を表し、Ｘは水素原子及び／又はハロゲン原子を表す）で表される環系を有するケイ素化合物である。特に、上記一般式ＳｉｎＸｍのケイ素化合物として、ｎが５以上２０以下であるものが好ましく、ｎが５または６であるものがより好ましい。ｎが５より小さい場合、ケイ素化合物自体が環構造による歪みにより不安定となるため取り扱いが難しくなり、またｎが２０より大きい場合、ケイ素化合物の凝集力に起因して溶液中での溶解性が低下し、実際に使用可能な溶媒の選択性が狭くなる。また、本発明におけるシリコン膜形成において使用されるケイ素化合物は、上記一般式ＳｉｎＸｍで表される環系を有するケイ素化合物を必須成分とする溶液を用いるが、該溶液に、ｎ−ペンタシラン、ｎ−ヘキサシラン、ｎ−ヘプタシラン等のケイ素化合物が含まれていてもよい。
上記ケイ素化合物溶液の濃度は、１〜８０重量％程度であり、所望のシリコン膜厚に応じて調整することができる。前記濃度が８０％を超えると析出しやすく均一な塗布膜が得られない。前記ケイ素化合物溶液は、目的の機能を損なわない範囲で必要に応じてフッ素系、シリコン系、ノニオン系等の表面張力調節剤を微量添加することができる。ノニオン系表面張力調節剤は、溶液の塗布対象物への濡れ性を良好化し、塗布した膜のレベルリング性を改良し、塗布膜のぶつぶつした表面状態の発生や、いわゆる、ゆず肌の発生等の防止に役立つものである。
また、上記ケイ素化合物溶液の粘度は、通常１〜１００ｍＰａ・ｓの範囲のものであり、塗布位置や目的の塗布膜厚に応じて適宜選択することができる。１００ｍＰａ・ｓを超えると均一な塗布膜を得ることが困難になる。
さらに、本発明の方法では、上記一般式ＳｉｎＸｍのケイ素化合物を溶媒に溶解した溶液を基板に塗布する。上記溶液に使用する溶媒は、通常、室温での蒸気圧が０．００１〜１００ｍｍＨｇのものを用いる。蒸気圧が１００ｍｍＨｇより高い場合には、コーティングで塗布膜を形成する場合に溶媒が先に蒸発してしまい良好な塗布膜を形成することが困難になることがある。一方、蒸気圧が０．００１ｍｍＨｇより低い溶媒の場合、乾燥が遅くなりケイ素化合物のコーティング膜中に溶媒が残留し易くなり、後工程の熱処理にも良好のシリコン膜が得られがたいことがある。また、溶媒は、ケイ素化合物の溶解性と、溶液の安定性の点で、炭化水素系の溶媒、またはエーテル系溶媒が好ましく、さらに好ましい溶媒としては、炭化水素系溶媒が挙げられる。
成膜室１１０にて液状材料を塗布された基板は、第１熱処理部１０３Ａにて、塗布絶縁膜形成の場合と同様な熱処理条件にて熱処理される。このとき、塗布膜中の溶媒が除去され、環ケイ素化合物が開環し、更にケイ素化合物が分解し固体のシリコン膜が基板に形成される。さらに、第２熱処理部１０３Ｂにて、前記基板は、第１熱処理部１０３Ａでの熱処理温度より高い温度で熱処理される。この熱処理は、レーザアニール又はランプアニールにより短時間で行う。加熱温度は、レーザアニールの場合は約８００〜１５００℃、加熱時間は、１０〜８０ｎｓ程度が好ましく、ランプアニールの場合には、約５００〜１０００℃、１ｍｓ〜５ｓ（秒）程度が好ましい。この第２熱処理部１０３Ｂにて再度熱処理することで、第１熱処理部１０３Ａのみで熱処理されたものと比較して、シリコン膜の結晶性、緻密性及び他の膜との密着性が向上する。
（シリコン膜への不純物注入方法）
シリコン膜へ不純物を注入させる方法は、従来のイオン注入装置などを用いて実施する。一方、図６に示すように、不純物含有絶縁層を塗布した後に、その下層のシリコン膜に不純物を拡散させても良い。拡散させる方法では、不純物含有絶縁膜の形成は、図４に示す装置と同じ装置を用いることができる。
本実施形態では、リンガラス、またはボロンガラスを含むＳＯＧ膜を、不純物含有塗布膜として塗布するものとする。Ｎ型の高濃度不純物領域を形成する場合は、エタノール及び酢酸エチルを溶媒としてＳｉ濃度が数ｗｔ％となるようにシロキサンポリマーを含有する液体に、該液体１００ｍｌあたり数百μｇのＰ２Ｏ５を含有するＳＯＧ膜を不純物含有塗布膜として使用する。この場合、図４の塗布液保管部１０５に、その塗布液を保管し、スピンコータ１０２より該塗布液を基板上に塗布する。さらにスピンコータ１０２において、回転数が数１０００ｒｐｍで基板を回転することで、前記記ＳＯＧ膜として数１００ｎｍの膜厚が得られる。この不純物含有塗布膜は、第１の熱処理部１０３Ａで３００〜５００℃で熱処理され、数モル％のＰ２Ｏ５を含むリンガラス膜となる。リンガラス膜が形成されたＴＦＴ基板は、第２の熱処理部１０３Ｂにおいて、ランプアニールまたはレーザアニールの高温短時間の熱処理を受け、ＳＯＧ膜中の不純物がその下層のシリコン膜中に固相拡散して、該シリコン膜中に高濃度不純物領域が形成される。ＴＦＴ基板は最後にアンローダ１０４でカセットに収納される。
このソース・ドレイン領域の形成では、塗布工程及び高温短時間のアニール工程とも１分以内の処理が可能であり、非常に高い生産性を有する。なお、熱処理工程は数１０分程度必要であるが熱処理炉の長さや構造を工夫することによりタクト時間を削減できる。
前記不純物含有塗布膜が塗布されたＴＦＴの断面図を図１３に示す。図１３は、図３Ｊに対応するコプレナ型のＴＦＴで、ガラス基板１０に第１絶縁膜１２が形成され、その上にシリコン膜１４がパターニングされている。第３絶縁膜１６はゲート電極１８をマスクにエッチング除去され、ソース・ドレインとなるべき領域のシリコン層が一旦露出される。従って、不純物含有塗布膜５０は前記シリコン膜のソース・ドレインとなる領域１４Ｓ、１４Ｄに接して形成される。そして、前述した高温短時間の熱処理により、不純物含有塗布膜５０に含まれるリンが固相拡散により前記シリコン膜中に拡散し、シート抵抗が１０ＫΩ／□以下のＮ型のソース・ドレイン領域１４Ｓ、１４Ｄが形成される。
以降の工程は、図２Ｆから順次示すＴＦＴの断面図から分かるように、層間絶縁膜である第４絶縁膜の形成、コンタクトホール開口、電極形成の順に形成される。ここで、第４絶縁膜形成の際、不純物含有塗布膜５０を除去した後に改めて前述した塗布膜による第４絶縁膜を形成してもよいし、不純物含有塗布膜５０の上に新たに第４絶縁膜を形成してもよい。
本実施形態によれば、コプレナ型のＴＦＴにおいて、ソース・ドレイン領域の形成は、従来のイオン打ち込みやイオンドーピングの代わりに塗布膜の形成と高温短時間の熱処理により行われるので、安価で、かつ、スループットの高い装置を用いてＴＦＴを製造することができる。
（導電膜の形成方法）
次に、導電性粒子を含有した液状材料を塗布して塗布導電膜を形成する方法について説明する。この塗布導電膜は、図５に示す装置を用いて製造することができる。このとき、図５の塗布液保管部１０５に保管される液状材料は、金属などの導電性物質の微粒子を液体例えば有機溶媒に分散させたものを用いる。例えば、粒径８〜１０ｎｍの銀微粒子をテルピネオールやトルエンなどの有機溶媒に分散させたものを、基板上に材料吐出方式法により塗布する。
さらに、図５における第１の熱処理部１０３Ａにて、２５０〜３００℃で熱処理すれば、数百ｎｍの導電膜を得ることができる。導電性物質の微粒子には、そのほかにＡｕ、Ａｌ、Ｃｕ、Ｎｉ、Ｃｏ、Ｃｒ、ＩＴＯなどがあり、塗布型導電膜形成装置により導電膜を形成することができる。得られた導電膜は、微粒子の集合であり非常に酸化されやすいため、成膜室１１０と、第１の熱処理部１０３Ａとは、不活性ガス雰囲気にする必要がある。
また、塗布導電膜の抵抗値はバルクの抵抗値に比べると１桁程度高くなることがある。この場合には、図５の第２の熱処理部１０３Ｂにて、塗布導電膜を３００〜５００℃にてさらに熱処理すると、導電膜の抵抗値が低下する。このとき同時に、ＴＦＴのソース領域と、塗布導電膜で形成したソース配線とのコンタクト抵抗、さらにはドレイン領域と、塗布導電膜で形成したドレイン電極とのコンタクト抵抗を低減することができる。第２の熱処理部１０３Ｂにて、ランプアニールやレーザアニールなどの高温短時間の熱処理を行うと、塗布導電膜の低抵抗化とコンタクト抵抗の低減をより効果的に行うことができる。また、異種の金属を多層形成して、信頼性を向上させることもできる。ＡｌやＣｕ等の卑金属は比較的空気中で酸化され易いので、その上に空気中で酸化されにくいＡｇなどの貴金属を形成するとよい。
（液状材料の塗布方法）
図８から図１０は、薄膜を形成するための液状材料やフォトエッチング時のマスクに使用されるレジスト等の液体を、材料吐出方式により塗布する塗布装置を示す図である。本実施形態では、塗布する液体としてレジスト液を例に挙げて説明する。レジスト液塗布に限らず、もちろん上述した各種塗布膜の形成にも利用できる。
図８において、ステージ３０１上に基板３０２が真空吸着されている。液状材料は、液体保管部３０７から供給管３０６を通してディスペンサヘッド３０４に供給される。液状材料は、さらに、ディスペンサヘッド３０７に設けられた複数のノズル３０５から、基板３０２上に非常に多くのドット３０３として塗布される。
図９にノズル３０５の詳細断面図を示す。図９は、材料吐出方式プリンタのヘッドと同様な構造であり、ピエゾ素子の振動で液状材料を吐出するようになっている。液状材料は、入り口部３１１から供給口３１２を介してキャビティ部３１３に溜まる。振動板３１５に密着しているピエゾ素子３１４の伸縮により該振動板３１５が動き、キャビティ３１３の体積が減少または増加する。液状材料は、キャビティ３１３の体積が減少するときノズル口３１６から吐出され、キャビティ３１３の体積が増加するとき、液状材料は、供給口３１２からキャビティ３１３に供給される。ノズル口３１６は、例えば、図１０に示すように２次元的に複数個配列されており、図８に示したように、基板３０２とディスペンサ３０４との相対的な移動と、液状材料の吐出のＯＮ／ＯＦＦにより、基板上に任意のパターンを有する塗布膜を形成することができる。
図１０において、ノズル口３１６の配列ピッチは、横方向ピッチＰ１が数１００μｍ、縦方向ピッチＰ２が数ｍｍである。ノズル口３１６の口径は数１０μｍ乃至数１００μｍである。一回の吐出量は数１０〜数１００ｎｇで、吐出される液状材料の液滴の大きさは直径数１０〜数１００μｍである。ドット状に塗布される液状材料は、ノズル３０５から吐出された直後は数１００μｍの円形である。液状材料を基板全面に塗布する場合は、前記ドット３０３のピッチも数１００μｍとし、回転数が数百−数千ｒｐｍで数秒間基板を回転すれば、均一な膜厚の塗布膜を得ることもできる。塗布膜の膜厚は基板の回転数や回転時間だけでなく、ノズル口３１６の口径及びドット３０３のピッチによっても制御可能である。
この液状材料の塗布方式は、材料吐出方式の液体塗布方式であり、基板全面にドット状に塗布されるため、ドット３０３間の液状材料のない部分に液状材料が塗布されるように基板を移動例えば回転させればよいので、液状材料を効率的に使用することができる。なお、従来のスピンコート法では液状材料の使用効率は数％以下であるが、本方式では５０％以上とすることができる。この方式は、前述した塗布膜にて形成される絶縁膜、シリコン膜、導電膜の形成に適用できるので、画像表示装置や電子機器のコスト低減に非常に大きな効果をもたらすものである。
また、材料吐出方式の液体塗布において、ノズル口３１６の口径は更に小さくすることができるので、１０〜２０μｍ幅の線状のパターンに塗布することも可能である。この技術をシリコン膜や導電膜の形成に用いれば、フォトリソグラフィー工程が不要な直接描画が可能となる。ＴＦＴのデザインルールが数１０μｍ程度であれば、この直接描画と塗布方式の薄膜形成技術を組み合わせることにより、ＣＶＤ装置、スパッタ装置、イオン打ち込みやイオンドーピング装置、露光装置、エッチング装置を使用しない液晶表示装置の製造が可能となる。即ち、本発明による材料吐出方式の液体塗布装置と、レーザアニール装置やランプアニール装置などの熱処理装置のみで液晶表示装置を製造することが可能となる。
（薄膜デバイスの製造方法）
薄膜デバイスの基本的な製造工程を図１Ａ〜１Ｃ、図２Ｄ〜２Ｇ、及び図３Ｈ〜３Ｊの各図を用いて説明する。
図１Ａに示すように、ガラス基板１０上に第１絶縁膜（下地絶縁膜）１２が形成され、さらに、該第１絶縁膜１２上に第２絶縁膜１３が形成される。第１絶縁膜１２及び第２絶縁膜１３は、それぞれ、例えば、ポリシラザンを溶媒に混合した第１の液状材料をスピンコート法により塗布され、熱処理によりＳｉＯ２に転化されて形成される。
次に、フォトエッチング工程によりシリコン膜形成領域がパターニングされる。第２絶縁膜１３上には、第１レジスト膜１７が形成され、該第１レジスト膜１７のパターンに合わせて第１レジスト膜１７と第２絶縁膜１３のシリコン膜領域がエッチングされる。このとき、第１レジスト膜１７の表面上に自己組織化膜からなる被膜を形成させても良い。または第１レジスト膜１７を形成せずに、第２絶縁膜１３上に自己組織化膜を形成してもよい。あるいはこれに代えて、第１レジスト膜１７の表面をＣＦ４プラズマなどの処理により撥液性を付与することが望ましい。この場合、ＣＦ４プラズマなどの処理により撥液性が第１レジストに付与されることにより、塗布領域に対して相対的に撥液性が高まることになる。被膜の形成後、シリコン原子が含有された第２の液状材料は、材料吐出方式法によりシリコン膜領域に向けて滴下される。第１レジスト膜１７の表面は、撥液性を有し、さらに、第２の液状材料が接触する第１絶縁膜１２の表面は親液性を有するので、第２の液状材料は、スムースにシリコン膜領域に進入することが可能となる。第２の液状材料の塗布の終了後、熱処理によって、第２の液状材料に含有していた有機溶剤が除去される。この熱処理の加熱温度は、例えば約１００〜１５０℃で、加熱時間は、約５〜３０分間である。
図１Ｂに示すように、熱処理後、第１レジスト膜１７は、剥離され、さらに、第１の熱処理及び第２の熱処理によって、シリコン塗布膜は固体化され、シリコン膜１４が形成される。
図１Ｃに示すように、シリコン膜１４の形成後、該シリコン膜１４及び第２絶縁膜１３上にゲート絶縁膜となる第３絶縁膜１６が形成される。第３絶縁膜１６は、下層の絶縁膜と同様に、例えば、ポリシラザンを溶媒に混合した第１の液状材料をスピンコート法により塗布され、熱処理によりＳｉＯ２に転化されて形成される。
図２Ｄに示すように、第３絶縁膜１６形成後、図１Ａと同様に、フォトエッチング工程によりゲート電極領域がパターニングされる。第３絶縁膜１６上には、第２レジスト膜１９が形成され、ゲート電極形成領域がパターニングされる。このとき、第２レジスト膜１９の表面上に自己組織化膜からなる被膜を形成させても良い。または第２レジスト膜１９を形成せずに、第３絶縁膜１６上に自己組織化膜を形成してもよい。あるいはこれに代え、第２レジスト膜１９の表面をＣＦ４プラズマなどの処理により撥液性を付与してもよい。この場合、ＣＦ４プラズマなどの処理により撥液性が第１レジストに付与されることにより、塗布領域に対して相対的に撥液性が高まることになる。被膜の形成後、金等の金属粒子が含有された第３の液状材料は、材料吐出方式法によりゲート電極領域に向けて滴下される。第２レジスト膜１９の表面は、撥液性を有し、さらに、第３の液状材料が接触する第３絶縁膜１６の表面は親液性を有するので、第３の液状材料は、スムースにシリコン膜領域に進入することが可能となる。第３の液状材料の塗布の終了後、熱処理によって、第３の液状材料に含有していた有機溶剤が除去される。この熱処理の加熱温度は、例えば約１００〜１５０℃の範囲で、加熱時間は、約５〜３０分間程度である。
図２Ｅに示すように、熱処理後、第２レジスト膜１９は、剥離され、さらに、第２の熱処理によって、ゲート電極膜は微密化され、ゲート電極１８が形成される。この第２の熱処理は、例えば水蒸気雰囲気中で、加熱温度が３５０〜４５０℃の範囲で、加熱時間は、約６０分程度にて行われる。次に、ゲート電極１８の形成後、シリコン膜１４に向けて不純物の注入が行われ、シリコン膜１４には、不純物が高濃度にドープされたソース領域１４Ｓ及びドレイン領域１４Ｄと、ソース領域１４Ｓとドレイン領域１４Ｄとの間のチャネル領域１４Ｃとが形成される。
図２Ｆに示すように、シリコン膜１４への不純物注入の終了後、第３絶縁膜１６、及びゲート電極１８上に、層間絶縁膜となる第４の絶縁膜２０が形成される。第４絶縁膜２０は、下層の絶縁膜と同様に、例えば、ポリシラザンを溶媒に混合した第１の液状材料をスピンコート法により塗布され、熱処理によりＳｉＯ２に転化されて形成される。ここで、さらに熱処理を加え、各種絶縁膜の緻密化と、注入した不純物の活性化を図る。
図２Ｇに示すように、第４の絶縁膜２０上には、コンタクトホールを形成するための第３レジスト膜２１が形成され、シリコン膜１４の表面までエッチングをし、コンタクトホールを開口する。
図３Ｈに示すように、コンタクトホール形成後、さらに第３レジスト膜２１上に追加露光して第３レジスト膜２１を、ソース電極及びドレイン電極の形成領域となるようにパターニングする。
図３Ｉに示すように、電極パターンの形成領域を形成した後、アルミニウム等の金属粒子が含有された第４の液状材料は、材料吐出方式によりソース・ドレイン各電極領域に向けて滴下される。第３レジスト膜２１の表面は、撥液性を有し、さらに、第４の液状材料が接触する第４絶縁膜２０の表面は親液性を有するので、第４の液状材料は、スムースにソース・ドレイン各電極領域に進入することが可能となる。第４の液状材料の塗布の終了後、第１の熱処理によって、第４の液状材料に含有していた有機溶剤が除去され、固体状の金属膜が形成される。この熱処理の加熱温度は、例えば約１００〜１５０℃の範囲で、加熱時間は、約５〜３０分間程度である。
図３Ｊに示すように、熱処理後、第４レジスト膜２１は、剥離され、さらに、第２の熱処理によって、金属膜は焼成され、低抵抗のソース電極２４とドレイン電極２２とが形成される。電極形成後、最上層に保護膜（保護用絶縁層）２６が形成される。
なお、本第１の実施形態では、ＴＦＴでアクティブマトリクス基板を形成する場合を例に挙げて薄膜デバイスを説明したが、同じアクティブマトリクス基板としてＭＩＭ（金属−絶縁−金属）、ＭＩＳ（金属−絶縁−シリコン）などの他の２端子、３端子素子を画素スイッチング素子とするものにも同様に適用できる。例えばＭＩＭを用いたアクティブマトリクス基板の薄膜積層構造は半導体層を含まず、導電層と絶縁層のみで構成されるが、この場合にも本発明を適用できる。さらには、本発明はアクティブマトリクス基板にのみでなく、表示要素としても液晶によらずに、例えば、ＥＬ（エレクトロルミネッセンス）などを用いるものでも良い。さらには、ＴＦＴを含む半導体デバイス、ＤＭＤ（デジタル  ミラー  デバイス）など、導電層と絶縁層を含み、さらには半導体層を含む種々の薄膜積層構造を有する薄膜デバイスに本発明を適用可能である。
次に、本発明を電気光学装置である液晶表示装置用のアクティブマトリクス基板に適用する場合の、特に画素電極を材料吐出方式による導電性塗布膜にて形成する第２〜第７の実施形態について説明する。
〔第２の実施形態〕
（透明電極の形成方法）
材料吐出方式法による塗布ＩＴＯ膜を用いた透明電極の形成方法について説明する。この塗布ＩＴＯの成膜も、図５と同じ装置を用いて実施できる。本実施形態で用いる液状材料は、有機インジウムと有機スズとがキシロール中に９７：３の比率で８％配合された液状のもの（たとえば、旭電化工業株式会社製の商品名：アデカＩＴＯ塗布膜／ＩＴＯ−１０３Ｌ）である。なお、液状材料としては、有機インジウムと有機スズとの比が９９：１から９０：１０までの範囲にあるものを使用することができる。
液状材料は、図５の塗布液保管部１０５に保管され、成膜室１１０にて材料吐出方式の塗布装置により基板上に吐出され、塗布膜が形成される。形成後、該塗布膜の熱処理が実施されるが、熱処理条件は下記の通り設定する。まず、図５の第１の熱処理部１０３Ａにて、２５０〜４５０℃の空気中あるいは酸素雰囲気中で３０分から６０分の第１の熱処理を行う。次に、第２の熱処理部１０３Ｂにて、２００〜４００℃の水素含有雰囲気中で３０〜６０分の第２の熱処理を行う。
上記の結果、有機成分が除去され、インジウム酸化物と錫酸化物の混合膜（ＩＴＯ膜）が形成される。熱処理により、膜厚が約５０〜約２００ｎｍのＩＴＯ膜は、シート抵抗が１０２〜１０４Ω／□で、光透過率が９０％以上となり、画素電極として十分な性能を備えたＩＴＯ膜とすることができる。前記第１の熱処理後のＩＴＯ膜のシート抵抗は１０５〜１０６Ω／□のオーダであるが、前記第２の熱処理のよりシート抵抗は１０２〜１０４Ω／□のオーダまで低下する。
（液晶表示装置の第１の実施形態）
図１１は、液晶表示装置用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図であり、図１２は、そのＩ−Ｉ′線に相当する位置での断面図である。
図１１及び図１２において、液晶表示装置用のアクティブマトリクス基板４００は、絶縁基板４１０上がデータ線Ｓｎ，Ｓｎ＋１…と走査線Ｇｍ，Ｇｍ＋１とによって複数の画素領域４０２に区画形成され、各画素領域４０２の各々に対してはＴＦＴ４０４が形成されている。
ＴＦＴ４０４は、ソース領域４１４とドレイン領域４１６との間にチャネルを形成するためのチャネル領域４１７、該チャネル領域４１７にゲート絶縁膜４１３を介して対峙するゲート電極４１５、該ゲート電極４１５の表面側に形成された層間絶縁膜４２１、該層間絶縁膜４２１のコンタクトホール４２１Ａを介してソース領域４１４に電気的接続するソース電極４３１、および層間絶縁膜４２１のコンタクトホール４２１Ｂを介してドレイン領域４１６に電気的接続するＩＴＯ膜からなる画素電極４４１を有している。ソース電極４３１はデータ線Ｓｎ，Ｓｎ＋１…の一部であり、ゲート電極４１５は走査線Ｇｍ、Ｇｍ＋１…の一部である。
画素電極４４１は、ソース電極（データ線）４３１と同様、層間絶縁膜４２１の表面に形成される。このため、これらの電極同士が短絡しないように、画素電極４４１は、データ線Ｓｎ、Ｓｎ＋１と平行な外周縁４４１Ａ、４４１Ｂがデータ線Ｓｎ、Ｓｎ＋１よりもかなり内側に位置するように構成されている。
図１４Ａ〜１４Ｄ、図１５Ａ〜１５Ｃは、本実施形態のアクティブマトリクス基板の製造方法を示す工程断面図である。アクティブマトリクス基板４００の製造方法では、まず、図１４Ａに示すように、絶縁基板４１０として汎用の無アルカリガラスを用いる。
まず、絶縁基板４１０を清浄化した後、絶縁基板４１０の上に、本発明の塗布法（材料吐出法）や、ＣＶＤ法、ＰＶＤ法などによりシリコン酸化膜などからなる下地保護膜４１１を形成する。ＣＶＤ法としては、たとえば減圧ＣＶＤ法（ＬＰＣＶＤ法）やプラズマＣＶＤ法（ＰＥＣＶＤ法）などがある。ＰＶＤ法としては、たとえばスパッタ法などがある。なお、下地保護膜４１１は、絶縁基板４１０に含まれる不純物や該基板表面の清浄度などにより省略することも可能である。
次に、ＴＦＴ４０４の能動層となるべき真性のシリコン膜などの半導体膜４０６を形成する。この半導体膜４０６も、本発明の塗布法（材料吐出法）や、ＣＶＤ法、ＰＶＤ法などにより形成できる。このようにして得られる半導体膜４０６は、そのままアモルファスシリコン膜としてＴＦＴのチャネル領域などの半導体層として用いることができる。また、半導体膜１２０は、図１４Ｂに示すように、レーザ光などの光学エネルギーまたは電磁エネルギーを短時間照射して結晶化を進めてもよい。
次に、所定のパターンをもつレジストマスクを形成した後、このレジストマスクを用いて半導体膜４０６をパターニングし、図１４Ｃに示すように、島状の半導体膜４１２とする。半導体膜４１２にパターニングした後は、本発明の塗布法（材料吐出法）や、ＰＶＤ法、ＣＶＤ法などでゲート絶縁膜４１３を形成する。
次に、ゲート電極となるアルミニウム膜などの薄膜をスパッタ形成又は本発明の塗布法（材料吐出法）によって形成する。通常はゲート電極とゲート配線とは、同一の金属材料などで同一の工程により形成される。ゲート電極となる薄膜を堆積した後、図１４Ｄに示すように、パターニングを行い、ゲート電極４１５を形成する。このとき走査線も形成される。次に、半導体膜４１２に対して不純物イオンを導入し、ソース領域４１４およびドレイン領域４１６を形成する。不純物イオンが導入されなかった部分はチャネル領域４１７となる。この方法では、ゲート電極４１５がイオン注入のマスクとなるため、チャネル領域４１７は、ゲート電極４１５下のみに形成される自己整合構造となるが、オフセットゲート構造やＬＤＤ構造のＴＦＴとしてもよい。
不純物イオンの導入は、質量非分離型イオン注入装置を用いて注入不純物元素の水素化合物と水素とを注入するイオンドーピング法、あるいは質量分離型イオン注入装置を用いて所望の不純物イオンのみを注入するイオン打ち込み法などを適用することができる。イオンドーピング法の原料ガスとしては、水素中に希釈された濃度が０．１％程度のホスフィン（ＰＨ３）やジボラン（Ｂ２Ｈ６）などの注入不純物の水素化物を用いる。
次に、図１５Ａに示すように、シリコン酸化膜からなる層間絶縁膜４２１を、本発明の塗布法（材料吐出法）や、ＣＶＤ法、あるいはＰＶＤ法などで形成する。イオン注入と層間絶縁膜４２１の形成後、３５０℃程度以下の適当な熱環境下にて数十分から数時間の熱処理を施して注入イオンの活性化及び層間絶縁膜４２１の焼き締めを行う。
次に、図１５Ｂに示すように、層間絶縁膜４２１のうち、ソース領域４１４及びドレイン領域４１６に相当する位置にコンタクトホール４２１Ａ及び４２１Ｂを形成する。次に、ソース電極を形成するためのアルミニウム膜などを、スパッタ形成又は本発明の塗布法により形成した後、それをパターニングして、ソース電極４３１を形成する。このときデータ線も形成される。
次に、図１５Ｃに示すように、層間絶縁膜４２１の表面全体にＩＴＯ膜４０８を塗布成膜する。この塗布成膜にあたっては、液状材料の塗布材を用いることができ、かつ、材料吐出方式法による塗布ができる。この第２の実施形態でも、絶縁基板４１０の表面側に塗布した膜については、溶剤を乾燥、除去した後、熱処理（焼成）を行う。このとき熱処理条件としては、たとえば、２５０〜４５０℃の空気中あるいは酸素雰囲気中で３０〜６０分の第１の熱処理を行った後、２００〜４００℃の水素含有雰囲気中で３０〜６０分の第２の熱処理を行う。その結果、有機成分が除去され、インジウム酸化物と錫酸化物の混合膜（ＩＴＯ膜）が形成される。
熱処理により、膜厚が約５０〜約２００ｎｍのＩＴＯ膜は、シート抵抗が１０２Ω／□〜１０４Ω／□で、光透過率が９０％以上となり、画素電極４４１として十分な性能を備えたＩＴＯ膜とすることができる。第１の熱処理後のＩＴＯ膜のシート抵抗は１０５〜１０６Ω／□のオーダであるが、第２の熱処理のよりシート抵抗は１０２〜１０４Ω／□のオーダまで低下する。
ＩＴＯ膜４０８を形成した後、パターニングして、図１２に示すように、画素電極４４１を形成すると、各画素領域４０２にＴＦＴ４０４が形成される。したがって、走査線Ｇｍを介して供給される制御信号によってＴＦＴ４０４を駆動すれば、画素電極４４１と対向基板（図示せず）との間に封入されている液晶セルには、データ線ＳｎからＴＦＴ４０４を介して画像情報が書き込まれ、所定の表示を行うことができる。
このように、第２の実施形態では、画素電極４４１を形成するためのＩＴＯ膜を形成するにあたって、液状の塗布材を、大型基板の処理に適している材料吐出方式法などの塗布成膜法によって絶縁基板４１０上に塗布したため、スパッタ法などの真空系を備えた大がかりな成膜装置を必要とする成膜法と違って、安価な成膜装置で成膜できる。
しかも、塗布成膜法よれば、図１９Ｂに示すように、画素電極４４１を構成するための液状またはペースト状の塗布材を、層間絶縁膜４２１の表面に塗布した際に塗布材がコンタクトホール４２１Ｂをスムースに埋めるので、画素電極４４１の表面形状は下層側の凹凸などの影響を受けにくい。それ故、表面に段差のない平坦な画素電極４４１（導電膜）を形成できるので、ラビングを安定に行えるとともに、リバースチルトドメインの発生を防止できる。よって、この第２実施例によれば、表示品位が向上する。
これに対して図１９Ａのように、画素電極をスパッタＩＴＯ膜４５０で形成すると、このスパッタＩＴＯ膜４５０が形成される面の段差にならってスパッタＩＴＯ膜４５０が形成されてしまう。スパッタＩＴＯ膜４５０の表面に形成される段差は、不安定なラビングとリバースチルトドメインなどの不良原因となって、表示品質を低下させてしまう。
さらに、スパッタＩＴＯ膜４５０は、コンタクトホール４２１Ｂを全て埋め込むように形成することが困難であるので、そこに開口部が形成されてしまう。この開口部の存在も、不安定なラビングとリバースチルトドメインの原因となる。したがって、図１９Ｂのように塗布ＩＴＯ膜にて画素電極４４１を形成することが有用である。
〔第３の実施形態〕
（液晶表示装置の第２の実施形態）
図１６は、液晶表示装置用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図であり、図１７は、そのＩＩ−ＩＩ′線に相当する位置での断面図である。
図１６及び図１７において、第３の実施形態に係る液晶表示装置用のアクティブマトリクス基板４０１上の薄膜デバイス構造が、第２の実施形態のアクティブマトリクス基板４００上の薄膜デバイス構造と相違する点は下記の通りである。まず、この第３の実施形態では、層間絶縁膜を、ゲート電極４１５の表面側において、下層側に位置する下層側層間絶縁膜４２１と、該下層側層間絶縁膜４２１の表面に形成された上層側層間絶縁膜４２２との２層構造としている。ここで、ソース電極４３１は、下層側層間絶縁膜４２１の表面に形成され、下層側層間絶縁膜４２１のコンタクトホール４２１Ａを介してソース領域４１４に電気的接続している。
これに対して、画素電極４４１は上層側層間絶縁膜４２２の表面に形成され、上層側層間絶縁膜４２２および下層側層間絶縁膜４２１のコンタタトホール４２２Ａを介してドレイン領域４１６に電気的接続している。このように画素電極４４１はソース電極４３１と異なる層に構成されているので、これらの電極同士が短絡することはない。
そこで、第３の実施形態では、図１６からわかるように、いずれの画素領域４０２においても、画素電極４４１は、データ線Ｓｎ、Ｓｎ＋１と平行な２辺の外周縁４４１Ａ、４４１Ｂが、隣接画素間においてデータ線Ｓｎ、Ｓｎ＋１の上方に位置するように形成されている。また、画素電極４４１は、走査線Ｇｍ、Ｇｍ＋１に平行な２辺の外周縁４４１Ｃ、４４１Ｄが、隣接画素間において走査線Ｇｍ、Ｇｍ＋１の上方に位置するように形成されている。すなわち、画素電極４４１は、その一部がデータ線Ｓｎ、Ｓｎ＋１および走査線Ｇｍ、Ｇｍ＋１の上方に被さっている。従って、画素電極４４１の４辺の外周縁４４１Ａ〜４４１Ｄと、データ線Ｓｎ，Ｓｎ＋１、走査線Ｇｍ，Ｇｍ＋１との間には、平面から見て隙間がない。それ故、データ線Ｓｎ、Ｓｎ＋１、走査線Ｇｍ、Ｇｍ＋１は、それら自身がブラックマトリクスとして機能する。この結果、ブラックマトリクス層形成のための工程数を増やさなくても、高品位の表示を行うことができる。
このようなアクティブマトリクス基板４０１の製造方法は、第２の実施形態で説明した図１４Ａ〜１４Ｄが共通する。そこで、以下の説明では、図１４Ｄに示す工程を行った以降の工程について、図１８Ａ〜１８Ｄを参照して説明する。
まず、図１８Ａに示すように、ソース領域４１４、ドレイン領域４１６、チャネル領域４１７、ゲート絶縁膜４１３、およびゲート電極４１５を形成した後、ゲート電極４１５の表面側に、シリコン酸化膜からなる下層側層間絶縁膜４２１を、本発明の塗布法（材料吐出法）やＣＶＤ法あるいはＰＶＤ法で形成する。
次に、図１８Ｂに示すように、下層側層間絶縁膜４２１のうち、ソース領域４１４に相当する位置にコンタクトホール４２１Ａを形成する。次に、ソース電極４３１およびデータ線を形成するためのアルミニウム膜をスパッタ形成した後、それをパターニングして、ソース電極４３１およびデータ線Ｓｎ、Ｓｎ＋１…を形成する。
次に、図１８Ｃに示すように、下層側層間絶縁膜４２１の表面にシリコン酸化膜からなる上層側層間絶縁膜４２２を、本発明の塗布法やＣＶＤ法あるいはＰＶＤ法で形成する。なお、この場合、本発明の塗布法を用いれば、層間絶縁膜の表面を平坦にできるので好適である。次に、下層側層間絶縁膜４２１および上層側層間絶縁膜４２２のうち、ドレイン領域４１６に相当する位置にコンタクトホール４２２Ａを形成する。次に、図１８Ｄに示すように、層間絶縁膜４２２の表面全体にＩＴＯ膜４０９を塗布成膜する。
この塗布成膜にあたっても、第１及び第２実施形態と同様、液状の塗布材を用いることができ、材料吐出方式法で塗布することができる。また、この第３の実施形態でも、塗布したＩＴＯ膜４０９については、上述した第１、第２の熱処理が実施され、シート抵抗が低下される。
しかる後に、ＩＴＯ膜４０９をパターニングして、図１７に示すように、画素電極４４１を形成する。この際に、図１６を参照して説明したように、いずれの画素領域２においても、画素電極４４１の４辺の外周縁４４１Ａ〜４４１Ｄが隣接する画素間においてデータ線Ｓｎ、Ｓｎ＋１、走査線Ｇｍ、Ｇｍ＋１に被さるようにパターニングされる。通常、データ線および走査線は金属膜で形成されるので、これらのデータ線および走査線が遮光膜となり、ブラックマトリクスとして利用できる。それ故、工程数を増やさなくても高品位の表示を行うことができる。
しかも、画素領域４４１がデータ線および走査線に被さるまでその形成範囲を最大限拡張したので、画素領域４０２の開口率が高い。これによって表示の輝度が向上する。また、この第３の実施形態では、画素電極４４１を形成するためのＩＴＯ膜を形成するにあたって、液状の塗布材を、大型基板の処理に適している材料吐出方式法によって絶縁基板４１０上に塗布したため、図１９Ｂに示すように、画素電極４４１は下層側が凹部となっている部分ではその分厚く、凸部となっている部分ではその分薄く形成される。従って、データ線に起因する凹凸が画素電極４４１の表面に反映されない。それ故、表面に段差のない平坦な画素電極４４１を形成できるので、ラビングを安定に行えるとともに、リバースチルトドメインの発生を防止できる。このような利点は、走査線の上層側においても同様である。よって、本発明によれば、表示品位が向上する。
さらに、画素電極４４１を形成するためのＩＴＯ膜を形成するにあたって、液状の塗布材をスピンコート法によって絶縁基板４１０上に塗布するため、スパッタ法などといった真空系を備えた大がかりな成膜装置を必要とする成膜法と違って、安価な成膜装置で成膜できる。
しかも、塗布成膜法は段差被覆性に優れているので、下層側に下層側層間絶縁膜４２１および上層側層間絶縁膜４２２のコンタクトホール４２１Ａ、４２２Ａが存在していても、その大きな凹凸は画素電極４４１（ＩＴＯ膜）の表面形状に影響を及ぼさない。すなわち、下層側層間絶縁膜４２１および上層側層間絶縁膜４２２からなる２層構造の層間絶縁膜を形成したため、コンタクトホール４２１Ａ、４２２Ａに起因する凹凸が大きくても、表面に段差のない平坦な画素電極４４１を形成できる。従って、画素電極４４１がドレイン領域４１６に直接接続する構造を採用でき、下層側層間絶縁膜４２１と上層側層間絶縁膜４２２との層間にドレイン領域４１６に電気的接続する中継電極（ビア）を形成しなくてもよい分、製造工程を簡略化できる。
なお、第３の実施形態でも、画素電極４４１を形成するにあたって、液状の塗布材からＩＴＯ膜を形成したため、材料吐出方式法を用いたが、ペースト状の塗布材を用いれば印刷法を用いてＩＴＯ膜を形成することができる。さらに、ペースト状の塗布材を用いればスクリーン印刷を利用することもできるので、画素電極４４１を形成すべき領域のみにペースト状の塗布材を印刷し、それに乾燥、熱処理を行ったものをそのまま画素電極４４１として用いてもよい。この場合にはエッチングによるＩＴＯ膜に対するパターニングが不要であるため、製造コストを大幅に低減できるという利点がある。
また、第２及び第３の実施形態のいずれでも、層間絶縁膜のコンタクトホールの存在が画素電極４４１の表面形状に影響を及ぼしやすいプレーナ型のＴＦＴを例に説明したが、逆スタガ型等のＴＦＴにおいても、下層側に凹凸のある領域に画素電極を形成する場合に本発明を適用すれば、かかる凹凸が画素電極の表面形状に及ぼす影響を除去することができる。
〔第４の実施形態〕
（液晶表示装置の第３の実施形態）
第４の実施形態の構造として、図１６のＩＩ−ＩＩ′断面が第３の実施形態の１７とは異なる構造を図２０に示す。第４の実施形態においても、層間絶縁膜４２０は、下層側に位置する下層側層間絶縁膜４２１と、この下層側層間絶縁膜４２１の表面上に積層された上層側層間絶縁膜４２２との２層構造になっている。
図２０に示す構造が図１７と異なる点として、画素電極４４１が、上層側層間絶縁膜４２２の表面にスパッタ形成されたスパッタＩＴＯ膜４４６（導電性スパッタ膜）と、このスパッタＩＴＯ膜４４６の表面上に塗布成膜された塗布ＩＴＯ膜４４７（導電性透明塗布膜）との２層構造になっている点である。したがって、塗布ＩＴＯ膜４４７は、その下層側に位置するスパッタＩＴＯ膜４４６を介してドレイン領域４１６に電気的接続している。スパッタＩＴＯ膜４４６と塗布ＩＴＯ膜４４７とは、後述するように一括してパターニング形成されたものであるため、それらの形成領域は同一である。この点以外の構造は図１７と同じであるので、図１７で用いた符号と同一符号を付して、その詳細な説明を省略する。
この第４の実施形態の構造においても、その平面的レイアウトは、第３の実施形態で説明した図１６と同一となるので、データ線Ｓｎ、Ｓｎ＋１…および走査線Ｇｍ、Ｇｍ＋１…は、それら自身がブラックマトリクスとして機能する。したがって、工程数を増やさなくても高品位の表示を行うことができる。
第３の実施形態において、ドレイン領域４１６にコンタクトする塗布ＩＴＯ膜４４７は、スパッタＩＴＯ膜に比較してのコンタクト抵抗が高い傾向にある。第４の実施形態では、塗布ＩＴＯ膜４４７はあくまで、スパッタＩＴＯ膜４４６を介してドレイン領域４１６に電気的接続しているので、コンタクト抵抗が大きいという問題点を解消できる利点がある。
このようなアクティブマトリクス基板４０１の製造方法を、図２１Ａ〜２１Ｅ及び図２２Ａ〜２２Ｅを参照して説明する。ここで、図２１Ａ〜２１Ｅは、第３の実施形態の工程を示す図１４Ａ〜１４Ｄ及び図１８Ａと同じであるので、その説明を省略する。また、図２２Ｂ及び図２２Ｃは、第３の実施形態の工程を示す図１８Ｂ及び図１８Ｃと同一である。
図２２Ａは、図２２Ｂの前工程としてのレジストパターン形成工程を示している。図２２Ｂに示すソース電極４３１及びソース線を形成するために、図２２Ａではアルミニウム膜４６０をスパッタ法により形成している。その後、このアルミニウム膜４６０の上に、パターニングされたレジストマスク４６１を形成している。このレジスト膜４６１を用いてアルミニウム膜４６０をエッチングすることで、図２２Ｂに示すようにソース電極４３１およびデータ線が形成される。
次に、図２２Ｃに示すように、下層側層間絶縁膜４２１の表面にシリコン酸化膜からなる上層側層間絶縁膜４２２を、本発明の塗布法（材料吐出法）やＣＶＤ法あるいはＰＶＤ法で形成する。イオン注入と層間絶縁膜４２０の形成後、３５０℃程度以下の適当な熱環境下にて数十分から数時間の熱処理を施して注入イオンの活性化、および層間絶縁膜４２０（下層側層間絶縁膜４２１および上層側層間絶縁膜４２２）の焼き締めを行う。
次に、下層側層間絶縁膜４２１および上層側層間絶縁膜４２２のうち、ドレイン領域４１６に相当する位置にコンタクトホール４２２Ａを形成する。次に、図２２Ｄに示すように、下層側層間絶縁膜４２１および上層側層間絶縁膜４２２からなる層間絶縁膜４２０の表面全体にスパッタ法によりスパッタＩＴＯ膜４４６（導電性スパッタ膜）を形成する。
続いて、図２２Ｅに示すように、スパッタＩＴＯ膜４４６の表面上に塗布ＩＴＯ膜４４７（導電性透明塗布膜）を形成する。この塗布ＩＴＯ膜４４７の形成にあたっては、第２および第３の実施形態と同一のプロセス条件を採用できる。この第４の実施形態に表面側に塗布した液状またはペースト状の塗膜については、溶剤を乾燥、除去した後、熱処理装置内で熱処理を行う。
熱処理条件としては、例えば、温度が２５０〜５００℃、好ましくは２５０〜４００℃の空気中あるいは酸素含有雰囲気中または非還元性雰囲気中で３０〜６０分の第１の熱処理（焼成）を行った後、温度が２００℃以上、好ましくは２００〜３５０℃の水素含有の還元性雰囲気中で３０〜６０分の第２の熱処理を行う。いずれの場合でも、第１の熱処理で安定化した皮膜が熱劣化しないように、第２の熱処理での処理温度は第１の熱処理での処理温度よりも低く設定する。
このような熱処理を行うと、有機成分が除去されるとともに、塗膜はインジウム酸化物と錫酸化物の混合膜（塗布ＩＴＯ膜４４７）となる。その結果、膜厚が約５０〜約２００ｎｍの塗布ＩＴＯ膜４４７は、シート抵抗が１０２〜１０４Ω／□で、光透過率が９０％以上となり、スパッタＩＴＯ膜４４６とともに十分な性能を備えた画素電極４４１を構成することができる。しかる後に、基板温度が２００℃以下になるまで絶縁基板４１０を第２の熱処理を行った還元性雰囲気中または窒素ガスなどの非酸化性雰囲気中、あるいはその他の非酸化性雰囲気中に保持し、基板温度が２００℃以下になった以降、絶縁基板４１０を熱処理装置から大気中に取り出す。
このように、絶縁基板４１０の温度が約２００℃以下に低下した後に大気にさらすのであれば、水素含有雰囲気下での第２の熱処理での還元により低抵抗化した皮膜が再び酸化してしまうことを防止できるので、シート抵抗の小さな塗布ＩＴＯ膜４４７を得ることができる。絶縁基板４１０を熱処理装置から大気中に取り出すときの温度は、塗布ＩＴＯ膜４４７の再酸化を防止するためには１００℃以下であることがより望ましい。塗布ＩＴＯ膜４４７の比抵抗は膜中の酸素欠陥が多い程低くなるので、大気中の酸素によって塗布ＩＴＯ膜４４７の再酸化が起きると比抵抗が増大するからである。
このようにしてスパッタＩＴＯ膜４４６および塗布ＩＴＯ膜４４７を形成した後、図２２Ｅに示すようにレジストマスク４６２を形成し、それらを一括して王水系やＨＢｒなどのエッチング液で、またはＣＨ４などを用いたドライエッチングによりパターニングして、図２０に示すように、画素電極４４１を形成する。これにより、各画素領域４０２のそれぞれにＴＦＴが形成される。したがって、走査線Ｇｍを介して供給される制御信号によってＴＦＴを駆動すれば、画素電極４４１と対向基板（不図示）との間に封入されている液晶には、データ線ＳｎからＴＦＴを介して画像情報が書き込まれ、所定の表示を行うことができる。
また、本実施形態では、画素電極４４１を形成するにあたっては塗布ＩＴＯ膜４４７を用いている。この塗布成膜法は段差被覆性に優れているので、図３３Ｂに示すように、塗布ＩＴＯ膜４４７を構成するための液状またはペースト状の塗布材は、コンタクトホール４２２Ａに起因して生じたスパッタＩＴＯ膜４４６表面の凹凸などをスムースに埋める。また、塗布材を絶縁基板４１０上に塗布すると、塗布ＩＴＯ膜４４７は凹部となっている部分ではその分厚く、凸部となっている部分ではその分薄く形成される。
したがって、データ線４３１に起因する凹凸も画素電極４４１の表面に反映されない。走査線４１５の上層側においても同様である。それ故、表面に段差のない平坦な画素電極４４１を形成できるので、ラビングを安定に行えるとともに、リバースチルトドメインの発生などを防止できる。よって、本発明によれば、表示品位が向上する。
一方、図３３Ａのように、画素電極をスパッタＩＴＯ膜４４６のみで形成すると、このスパッタＩＴＯ膜４４６が形成される面の段差にならってスパッタＩＴＯ膜４４６が形成されてしまう。スパッタＩＴＯ膜４４６の表面に形成される段差は、不安定なラビングとリバースチルトドメインの原因となって、表示品質を低下させてしまう。しかも、スパッタＩＴＯ膜４４６は、コンタクトホール４２２Ａを全て埋め込むように形成することが困難であるので、そこに開口部が形成されてしまう。この開口部の存在も、不安定なラビングとリバースチルトドメインの原因となる。従って、塗布ＩＴＯ膜４４７を形成することが有用である。
また、第４の実施形態のように、画素電極４４１とソース電極４３１とを異なる層間に形成することを目的に層間絶縁膜４２０を２層構造とした場合には、コンタクトホール４２２Ａのアスペクト比が大きくなるが、塗布ＩＴＯ膜４４７を用いると、平坦な画素電極４４１を形成できるという効果が顕著である。また、スパッタＩＴＯ膜４４６は塗布ＩＴＯ膜４４７に比較してレジストマスクとの密着性が悪いという傾向にあるが、本実施形態では、塗布ＩＴＯ膜４４７の表面にレジストマスク４６２を形成するので、パターニング精度が低くなるという問題点も生じない。それ故、高精細パターンをもつ画素電極４４１を構成できる。
〔第５の実施形態〕
（液晶表示装置の第４の実施形態）
図２３は、本発明を適用した液晶表示用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図であり、図２４はそのＩＩＩ−ＩＩＩ′線に相当する位置での断面図である。なお、この第５の実施形態において、第４の実施形態と共通する部分については同一の符号を付してそれらの説明を省略する。
図２３において、この第５に実施形態に係る液晶表示用のアクティブマトリクス基板４０１も、絶縁基板４１０上がデータ線４３１と走査線４１５とによって複数の画素領域４０２に区画形成され、各画素領域４０２の各々に対してはＴＦＴが形成されている。
この第５の実施形態の構造においても、その平面的レイアウトはスパッタＩＴＯ膜を除いて、第３及び第４実施形態で説明した図１６と同一となるので、データ線Ｓｎ、Ｓｎ＋１…および走査線Ｇｍ、Ｇｍ＋１…は、それら自身がブラックマトリクスとして機能する。従って、工程数を増やさなくても高品位の表示を行うことができる。
この第５の実施形態が第４の実施形態と相違する点は、スパッタＩＴＯ膜４５６と塗布ＩＴＯ膜４５７とは、後述するように別々にパターニング形成されたものであるため、それらの形成領域は相違し、塗布ＩＴＯ膜４５７の形成領域はスパッタＩＴＯ膜４５６の形成領域よりも広くなっている。ここで、第４の実施形態のように、塗布ＩＴＯ膜とスパッタＩＴＯ膜とを同一の領域に形成する場合には、両ＩＴＯ膜を一括してパターニングすることができる。即ち、レジストマスクは、それとの密着性のよい塗布ＩＴＯ膜の表面にのみ形成され、レジストマスクとの密着性のわるいスパッタＩＴＯ膜の表面に形成する必要はなかった。それ故、高精細パターンを達成できる。
これに対して第５の実施形態の場合には、スパッタＩＴＯ膜の表面にもレジストマスクを形成する必要が生ずる。しかし、塗布ＩＴＯ膜がスパッタＩＴＯ膜の形成領域よりも広い領域に形成されている場合には、たとえスパッタＩＴＯ膜とレジストマスクとの密着性がわるくてパターニング精度が低くても、レジストマスクとの密着性がよい塗布ＩＴＯ膜のパターニング精度が最終的なパターンを規定するので、高精細パターンを達成できる。
このような構成のアクティブマトリクス基板４０１の製造方法は、第４の実施形態で説明した図２１Ａ〜２１Ｅに示す工程が共通し、さらに、図２５Ａ〜２５Ｃの工程も共通する。そこで、以下の説明では、図２５Ｄに示す工程以降の工程のみについて、図２５Ｄ〜２５Ｆを参照して説明する。
図２５Ｃでは、下層側層間絶縁膜４２１の表面にシリコン酸化膜からなる上層側層間絶縁膜４２２が形成され、かつ、コンタクトホール４２２Ａが形成されている。
次に、図２５Ｄに示すように、下層側層間絶縁膜４２１および上層側層間絶縁膜４２２からなる層間絶縁膜４２０の表面全体にスパッタ法によりＩＴＯ膜４５６（導電性スパッタ膜）を形成する。ここまでの工程も第４の実施形態と同様である。但し、この第５の実施形態では、スパッタＩＴＯ膜４５６だけをまず王水系やＨＢｒなどのエッチング液、またはＣＨ４などを用いたドライエッチングによりパターニングする。即ち、スパッタＩＴＯ膜４５６を形成した後、図２５Ｄに示すように、レジストマスク４６４を形成し、それをパターニングする。このレジストマスク４６４を使用してスパッタＩＴＯ膜４５６をエッチングして、図２５Ｅに示すように、画素電極４４１の形成予定領域よりも狭い領域にスパッタＩＴＯ膜４５６を残す。
次にスパッタＩＴＯ膜４５６の表面側に塗布ＩＴＯ膜４５７（導電性透明塗布膜）を形成する。この塗布ＩＴＯ膜４５７の形成にあたっても、上述した各実施形態にて説明した塗布材を用いることができる。
このようにして塗布ＩＴＯ膜４５７を形成した後、図２５Ｆに示すように、レジストマスク４６２を形成し、それを王水系やＨＢｒなどのエッチング液、またはＣＨ４などを用いたドライエッチングによりパターニングして、図２４に示すように、画素電極４４１を形成する。
この第５の実施形態の構造においても、第４の実施形態の構造と同様の効果を奏することができる。特に、ドレイン領域４１６にコンタクトする塗布ＩＴＯ膜４５７は、スパッタＩＴＯ膜に比較してのコンタクト抵抗が高い傾向にあるが、第５の実施形態では塗布ＩＴＯ膜４５７はあくまで、スパッタＩＴＯ膜４５６を介してドレイン領域４１６に電気的接続しているので、コンタクト抵抗が大きいという問題点を解消できる利点がある。また、スパッタＩＴＯ膜４５６は薄くてよいため、たとえレジストマスク４６４との密着性が悪くても短時間のエッチングで済むので、パターニングに支障がない。また、パターニング精度の高い塗布ＩＴＯ膜４５７に対するパターニング精度が画素電極４４１の最終的なパターン精度を規定するので、高精細パターンを達成できる。
〔第６の実施形態〕
（液晶表示装置の第５の実施形態）
図２６は、本発明を適用した液晶表示用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図であり、図２７は、そのＩＶ−ＩＶ′線に相当する位置での断面図である。
この第６の実施形態の特徴的構造は、画素電極４４１は上層側層間絶縁膜４２２の表面に塗布成膜された塗布ＩＴＯ膜４６８（導電性透明塗布膜）から構成され、この塗布ＩＴＯ膜４６８は、下層側層間絶縁膜４２１の表面にスパッタ法により形成されたアルミニウム膜からなる中継電極４６６に対して、上層側層間絶縁膜４２２のコンタクトホール４２２Ａを介して電気的に接続されている。また、中継電極４６６は下層側層間絶縁膜４２１のコンタクトホール４２１Ｂを介してドレイン領域４１６に電気的に接続されている。従って、画素電極４４１は、その下層側に位置する中継電極４６６を介してドレイン領域４１６に電気的接続していることになる。
ここで、中継電極４６６はアルミニウム膜であり、光透過性がないので、開口率を低下させないように、その形成領域はコンタクトホール４２１Ｂの内部および周囲に限定されている。
このような構成のアクティブマトリクス基板４０１の製造方法は、第４の実施形態で説明した図２１Ａ〜２１Ｅに示す工程が共通する。そこで、以下の説明では、図２１Ｅに示す工程の後に行う工程のみについて図２８Ａ〜２８Ｄを参照して説明する。
図２８Ａに示すように、下層側層間絶縁膜４２１のうち、ソース領域４１４およびドレイン領域４１６に相当する位置にコンタクトホール４２１Ａ、４２１Ｂを形成した後、ソース電極４３１およびデータ線を形成するためのアルミニウム膜４６０（導電性スパッタ膜／金属膜）をスパッタ形成する。
次に、レジストマスク４７０を形成し、このレジストマスク４７０を用いてアルミニウム膜４６０をパターニングする。この結果、図２８Ｂに示すように、ソース電極４３１、データ線、および中継電極４６６を同時形成する。
次に、図２８Ｃに示すように、下層側層間絶縁膜４２１の表面にシリコン酸化膜からなる上層側層間絶縁膜４２２を、本発明の塗布法（材料吐出法）やＣＶＤ法あるいはＰＶＤ法で形成する。次に、上層側層間絶縁膜４２２のうち、中継電極４６６に相当する位置（ドレイン領域４１６に相当する位置）にコンタクトホール４２２Ａを形成する。
次に、図２８Ｄに示すように、下層側層間絶縁膜４２１および上層側層間絶縁膜４２２からなる層間絶縁膜４２０の表面全体に塗布ＩＴＯ膜４６８（導電性透明塗布膜）を形成する。この塗布ＩＴＯ膜４６８の形成にあたっても、上述した各実施形態にて説明した塗布材を用いることができる。
このようにしてＩＴＯ膜４６８を形成した後、レジストマスク４６２を形成し、それをパターニングして、図２７に示すように、画素電極４４１を形成する。この際にも、図２６からわかるように、データ線Ｓｎ、Ｓｎ＋１…および走査線Ｇｍ、Ｇｍ＋１…からなるブラックマトリクスを構成できる。しかも、画素領域４０２の開口率が高くなり、表面に段差のない平坦な画素電極４４１を形成できるので、ラビングを安定に行えるとともに、リバースチルトドメインの発生などを防止できる。
また、塗布ＩＴＯ膜４６８からなる画素電極４４１はスパッタＩＴＯ膜などに比較してドレイン領域４１６（シリコン膜）とのコンタクト抵抗が高い傾向にあるが、この第６の実施形態では、塗布ＩＴＯ膜４６８がスパッタ形成したアルミニウム膜からなる中継電極４６６を介してドレイン領域４１６に電気的接続しているので、コンタクト抵抗が大きいという問題点も解消できる。
なお、本実施形態では、中継電極４６６としてアルミニウムを用いたが、アルミニウムと高融点金属、或いはそれら金属シリサイドとの２層膜を中継電極４６６に用いれば、塗布ＩＴＯ膜４６８とのコンタクト抵抗をより低く抑えることができる。即ち、タングステンやモリブデンなどの高融点金属はアルミニウムに比して酸化されにくいため、酸素を多量に含む塗布ＩＴＯ膜４６８と接触しても酸化されることがない。それ故、中継電極４６６と塗布ＩＴＯ膜４６８とのコンタクト抵抗を低く保つことができる。
〔第７の実施形態〕
（液晶表示装置の第６の実施形態）
図２９は、本発明を適用した液晶表示用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図であり、図３０は、そのＶ−Ｖ′線に相当する位置での断面図である。
この第７の実施形態は、図１１及び図１２に示す第２の実施形態の構造を改良し、中継電極４８０により塗布ＩＴＯ膜４４１とドレイン領域４１６との電気的接続を確保した点に特徴がある。
図２９において、この第７の実施形態に係るアクティブマトリクス基板４０１も、絶縁基板４１０上がデータ線４３１と走査線４１５とによって複数の画素領域４０２に区画形成され、各画素領域４０２の各々に対してはＴＦＴ（画素スイッチング用の非線型素子）が形成されている。ここで、画素電極の平坦化やそのコンタクト抵抗の低減だけを目的とするのであれば、以下のように構成できる。即ち、図３０に示すように、第７の実施形態では、層間絶縁膜４２１は、１層のシリコン酸化膜だけからなっている。
塗布ＩＴＯ膜から成る画素電極４４１は、その下層側において層間絶縁膜４２１の表面にスパッタ法により形成されたアルミニウム膜（導電性スパッタ膜／金属膜）からなる中継電極４８０の表面側に形成されている。したがって、画素電極４４１は中継電極４８０を介してドレイン領域４１６に電気的に接続されている。ここでも、中継電極４８０はアルミニウム膜であり、光透過性がないので、その形成領域はコンタクトホール４２１Ｂの内部およびその周囲のみに限定されている。
この第７の実施形態では、画素電極４４１はソース電極４３１と同一の層間に構成されているので、これらの電極同士が短絡しないように配置される（図２９、図３０参照）。
このような構成のアクティブマトリクス基板４０１の製造方法は、第４の実施形態で説明した図２１Ａ〜２１Ｅに示す工程が概ね共通する。そこで、以下の説明では、図２１Ｅに示す工程の後に行う工程のみについて図３１Ａ〜３１Ｃを参照して説明する。
図３１Ａに示すように、層間絶縁膜４２１のうち、ソース領域４１４およびドレイン領域４１６に相当する位置にコンタクトホール４２１Ａ，４２１Ｂを形成する。
次に、ソース電極４３１およびデータ線を形成するためのアルミニウム膜４６０をスパッタ形成した後、レジストマスク４７０を形成する。
次に、レジストマスク４７０を用いてアルミニウム膜４６０をパターニングして、図３１Ｂに示すように、ソース電極４３１、データ線、および中継電極４８０を形成する。
次に、図３１Ｃに示すように、層間絶縁膜４２１の表面側全体に塗布ＩＴＯ膜４８２（導電性透明塗布膜）を形成する。この塗布ＩＴＯ膜４８２を形成するにあたっても、上述した各実施例の塗布材を用いることができる。
このようにして塗布ＩＴＯ膜４８２を形成した後、レジストマスク４８４を形成し、それを用いてＩＴＯ膜４８２をパターニングして、図３０に示すように、画素電極４４１を形成する。
この第７の実施形態でも画素電極４４１を形成するにあたっては、段差被覆性に優れている塗布成膜法を用いるため、表面に段差のない平坦な画素電極４４１を形成できる。したがって、ラビングを安定に行えるとともに、リバースチルトドメインの発生などを防止できる。また、中継電極が介在することで、塗布成膜法により形成したＩＴＯ膜からなる画素電極４４１とドレイン領域４１６とのコンタクト抵抗が高くなる問題を解消できる。
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、第６及び第７の実施形態では、工程数を最小限とするという観点から中継電極４６６、４８０をソース電極４３１およびデータ線と同時形成してそれらと同一材質からなる金属膜（アルミニウム膜）から構成した。これに代えて、図３２Ａに示すように、層間絶縁膜４２０を下層側層間絶縁膜４２１および上層側層間絶縁膜４２２から構成した場合に、塗布成膜により形成したＩＴＯ膜からなる画素電極４４１および導電性スパッタ膜から形成した中継電極４８６の双方を、上層側層間絶縁膜４２２の表面上に形成してもよい。
このように構成した場合には、第６の実施形態と違って、画素電極４４１の形成領域を拡張できるので、データ線および走査線をブラックマトリクスとして利用できる。また、中継電極４８６（導電性スパッタ膜）をソース電極４３１と異なる工程で形成することになるので、その材質についてはソース電極４３１と同一の金属材料、あるいは異なる材料のいずれであってもよい。
また、第６及び第７の実施形態ではいずれも、層間絶縁膜のコンタクトホールの存在が画素電極の表面形状に影響を及ぼしやすいプレーナ型のＴＦＴを例に説明したが、逆スタガ型等のＴＦＴに本発明を適用することも可能である。特に、凹凸のある領域の上に画素電極を形成せざるを得ない場合に、本発明のように塗布成膜により形成した導電性透明塗布膜を用いた画素電極を形成すれば、かかる凹凸が画素電極の表面形状に及ぼす影響を除去することができる。
例えば、図３２Ｂに示す逆スタガ型のＴＦＴにおいて、画素電極４４１に塗布ＩＴＯ膜を用いれば、画素電極４４１表面の平坦化を図ることができる。図３２Ｂに示すＴＦＴでは、絶縁基板４１０の表面側に下地保護膜４１１、ゲート電極４１５、ゲート絶縁膜４１３、チャネル領域４１７を構成する真性のアモルファスシリコン膜、およびチャネル保護用の絶縁膜４９０がこの順序で積層されている。チャネル保護用の絶縁膜４９０の両側には高濃度Ｎ型のアモルファスシリコン膜がソース・ドレイン領域４１４、４１６が構成され、これらのソース・ドレイン領域４１４、４１６の表面にはクロム、アルミニウム、チタンなどのスパッタ膜からなるソース電極４３１および中継電極４９２が構成されている。
さらに、それらの表面側には層間絶縁膜４９４および画素電極４４１が構成されている。ここで、画素電極４４１は塗布ＩＴＯ膜から構成されているので、表面が平坦である。また、画素電極４４１は、層間絶縁膜４４１のコンタクトホールを介して中継電極４９６に電気的接続している。即ち、画素電極４４１は、スパッタ膜からなる中継電極４９６を介してドレイン領域４１６に電気接続しているため、塗布ＩＴＯ膜からなる画素電極４４１はドレイン領域４１６（シリコン膜）とのコンタクト抵抗が高いという問題を解消できる。さらに、画素電極４４１は、ソース電極４３１と異なる層間に構成されているため、これらの電極が短絡することがない。それ故、画素電極４４１がデータ線や走査線（不図示）に被さる位まで画素電極４４１を広い領域に形成できるので、データ線や走査線自身をブラックマトリクスとして利用できるとともに、画素領域の開口率を高めることができる。
さらに、画素電極を形成するにあたって、液状の塗布材から塗布ＩＴＯ膜を形成するため材料吐出方式法を用いたが、ペースト状の塗布材を用いれば印刷法を用いて塗布ＩＴＯ膜を形成することができる。さらに、ペースト状の塗布材を用いればスクリーン印刷を利用することもできるので、画素電極を形成すべき領域のみにペースト状の塗布材を印刷し、それに乾燥、熱処理を行ったものをそのまま画素電極として用いてもよい。この場合にはエッチングによるＩＴＯ膜に対するパターニングが不要であるため、製造コストを大幅に低減できるという利点がある。
なお、第２の実施形態〜第７の実施形態は、画素電極のみを塗布膜にて形成する例を説明したが、第１実施例にて説明した通り、画素電極以外の絶縁層、導電層、半導体層のいずれか或いは全てを塗布膜にて形成できることは言うまでもない。
〔第８の実施形態〕
（電子機器）
上述の実施形態の液晶表示装置を用いて構成される電子機器は、図３４に示す表示情報出力源１０００、表示情報処理回路１００２、表示駆動回路１００４、液晶パネルなどの表示パネル１００６、クロック発生回路１００８及び電源回路１０１０を含んで構成される。
表示情報出力源１０００は、ＲＯＭ、ＲＡＭなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、ビデオ信号などの表示情報を出力する。表示情報処理回路１００２は、クロック発生回路１００８からのクロックに基づいて表示情報を処理して出力する。この表示情報処理回路１００２は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含むことができる。表示駆動回路１００４は、走査側駆動回路及びデータ側駆動回路を含んで構成され、液晶パネル１００６を表示駆動する。電源回路１０１０は、上述の各回路に電力を供給する。
このような構成の電子機器として、図３５に示す液晶プロジェクタ、図３６に示すマルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、図３７に示すページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
図３５に示す液晶プロジェクタは、透過型液晶パネルをライトバルブとして用いた投写型プロジェクタであり、例えば３板プリズム方式の光学系を用いている。図３５において、プロジェクタ１１００では、白色光源のランプユニット１１０２から射出された投写光がライトガイド１１０４の内部で、複数のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲ、Ｇ、Ｂの３原色に分けられ、それぞれの色の画像を表示する３枚の液晶パネル１１１０Ｒ、１１１０Ｇおよび１１１０Ｂに導かれる。そして、それぞれの液晶パネル１１１０Ｒ、１１１０Ｇおよび１１１０Ｂによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。ダイクロイックプリズム１１１２では、レッドＲおよびブルーＢの光が９０°曲げられ、グリーンＧの光が直進するので各色の画像が合成され、投写レンズ１１１４を通してスクリーンなどにカラー画像が投写される。
図３６に示すパーソナルコンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示画面１２０６とを有する。
図３７に示すページャ１３００は、金属製フレーム１３０２内に、液晶表示基板１３０４、バックライト１３０６ａを備えたライトガイド１３０６、回路基板１３０８、第１及び第２のシールド板１３１０、１３１２、２つの弾性導電体１３１４，１３１６、及びフィルムキャリアテープ１３１８を有する。２つの弾性導電体１３１４，１３１６及びフィルムキャリアテープ１３１８は、液晶表示基板１３０４と回路基板１３０８とを接続するものである。
ここで、液晶表示基板１３０４は、２枚の透明基板１３０４ａ，１３０４ｂの間に液晶を封入したもので、これにより少なくともドットマトリクス型の液晶表示パネルが構成される。一方の透明基板に、図３４に示す駆動回路１００４、あるいはこれに加えて表示情報処理回路１００２を形成することができる。液晶表示基板１３０４に搭載されない回路は、液晶表示基板の外付け回路とされ、図３７の場合には回路基板１３０８に搭載できる。
図３７はページャの構成を示すものであるから、液晶表示基板１３０４以外に回路基板１３０８が必要となるが、電子機器用の一部品として液晶表示装置が使用される場合であって、透明基板に表示駆動回路などが搭載される場合には、その液晶表示装置の最小単位は液晶表示基板１３０４である。あるいは、液晶表示基板１３０４を筺体としての金属フレーム１３０２に固定したものを、電子機器用の一部品である液晶表示装置として使用することもできる。さらに、バックライト式の場合には、金属製フレーム１３０２内に、液晶表示基板１３０４と、バックライト１３０６ａを備えたライトガイド１３０６とを組み込んで、液晶表示装置を構成することができる。
これらに代えて、図３８に示すように、液晶表示基板１３０４を構成する２枚の透明基板１３０４ａ，１３０４ｂの一方に、金属の導電膜が形成されたポリイミドテープ１３２２にＩＣチップ１３２４を実装したＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）１３２０を接続して、電子機器用の一部品である液晶表示装置として使用することもできる。
産業上の利用の可能性
本発明によれば、材料吐出方式で液状材料を基材に塗布して塗布膜を形成するので、液状材料を成膜したい領域だけに塗布することができ、液状材料を節約させるという効果を有する。また、真空処理装置によらないので、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、段差部で断線等がなく、低コストで薄膜の形成を行うという効果を有する。
【図面の簡単な説明】
図１Ａ〜図１Ｃは、本発明の第１実施形態による薄膜デバイスの製造過程を示す断面図である。
図２Ｄ〜図２Ｇは、本発明の第１実施形態による薄膜デバイスの製造過程を示す断面図である。
図３Ｈ〜図３Ｊは、本発明の第１実施形態による薄膜デバイスの製造過程を示す断面図である。
図４は、本発明の第１実施形態によるスピンコータによる塗布装置を含む塗布膜形成装置の構成図である。
図５は、本発明の第１実施形態による材料吐出方式の成膜室による塗布装置を含む塗布膜形成装置の構成図である。
図６は、本発明の第１実施形態による液体塗布装置の構成図である。
図７は、図６の液体塗布装置でのスピンコート後の状態を示す概略説明図である。
図８は、本発明による他の液体塗布装置の構成図である。
図９は、図８に示す液体塗布装置の部分拡大図である。
図１０は、図８に示す液体塗布装置の部分拡大図である。
図１１は、本発明の第２実施形態に係る液晶表示装置用アクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図である。
図１２は、図１１のＩ〜Ｉ′線に相当する位置で切断した断面図である。
図１３は、本発明による不純物含有絶縁層を用いたコプレナ型ＴＦＴの製造過程の断面図である。
図１４Ａ〜図１４Ｄは、図１２に示すアクティブマトリクス基板の製造方法を示す断面図である。
図１５Ａ〜図１５Ｃは、図１４Ａ〜１４Ｄに示す工程以降に行う各工程を示す断面図である。
図１６は、本発明の第３実施形態に係る液晶表示装置用アクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図である。
図１７は、図１６のＩＩ−ＩＩ′線に相当する位置で切断した断面図である。
図１８Ａ〜図１８Ｄは、図１６に示すアクティブマトリクス基板を製造するにあたって、図１４Ａ〜１４Ｄに示す工程以降に行う各工程を示す断面図である。
図１９Ａ及び図１９Ｂは、比較例及び本発明の実施形態のコンタクトホール付近をそれぞれ拡大して示す縦断面図である。
図２０は、図１６のＩＩ−ＩＩ′線に相当する位置で切断した第４の実施形態の構造を示す縦断面図である。
図２１Ａ〜図２１Ｅは、図２０に示すアクティブマトリクス基板の製造方法を示す断面図である。
図２２Ａ〜図２２Ｅは、図２１Ａ〜２１Ｅの工程に引き続き実施される工程を示す断面図である。
図２３は、本発明の第５の実施形態に係る液晶表示用アクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図である。
図２４は、図２３のＩＩＩ−ＩＩＩ′線に相当する位置での断面図である。
図２５Ａ〜図２５Ｆは、図２３に示すアクティブマトリクス基板を製造するにあたって、図２１Ａ〜２１Ｅに示す工程以降に行う各工程を示す断面図である。
図２６は、本発明の第６の実施形態に係る液晶表示用アクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図である。
図２７は、図２６のＩＶ−ＩＶ′線に相当する位置での断面図である。
図２８Ａ〜図２８Ｄは、図２６に示すアクティブマトリクス基板を製造するにあたって、図２１Ａ〜２１Ｅに示す工程以降に行う各工程を示す断面図である。
図２９は、本発明の第７の実施形態に係る液晶表示用アクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図である。
図３０は、図２９のＶ−Ｖ′線に相当する位置での断面図である。
図３１Ａ〜図３１Ｃは、図２９に示すアクティブマトリクス基板を製造するにあたって、図２７に示す工程以降に行う各工程を示す断面図である。
図３２Ａ及び図３２Ｂは、その他の実施形態に係る液晶表示用アクティブマトリクス基板の説明図である。
図３３Ａ〜図３３Ｂは、比較例及び本願発明の実施形態のコンタクトホール付近をそれぞれ拡大して示す縦断面図である。
図３４は、本発明の第８の実施形態に係る電子機器に含まれる液晶表示装置を示すブロック図である。
図３５は、図３４の液晶表示装置を用いた電子機器の一例であるプロジェクタの概略断面図である。
図３６は、電子機器の他の一例であるパーソナルコンピュータの概略説明図である。
図３７は、電子機器のさらに他の一例であるページャの組立分解斜視図である。
図３８は、ＴＣＰを有する液晶表示装置を示す概略説明図である。
【図１】
2003090266.tif 000003
【図２】
2003090266.tif 000004
【図３】
2003090266.tif 000005
【図４】
2003090266.tif 000006
【図５】
2003090266.tif 000007
【図６】
2003090266.tif 000008
【図７】
2003090266.tif 000009
【図８】
2003090266.tif 000010
【図９】
2003090266.tif 000011
【図１０】
2003090266.tif 000012
【図１１】
2003090266.tif 000013
【図１２】
2003090266.tif 000014
【図１３】
2003090266.tif 000015
【図１４】
2003090266.tif 000016
【図１５】
2003090266.tif 000017
【図１６】
2003090266.tif 000018
【図１７】
2003090266.tif 000019
【図１８】
2003090266.tif 000020
【図１９】
2003090266.tif 000021
【図２０】
2003090266.tif 000022
【図２１】
2003090266.tif 000023
【図２２】
2003090266.tif 000024
【図２３】
2003090266.tif 000025
【図２４】
2003090266.tif 000026
【図２５】
2003090266.tif 000027
【図２６】
2003090266.tif 000028
【図２７】
2003090266.tif 000029
【図２８】
2003090266.tif 000030
【図２９】
2003090266.tif 000031
【図３０】
2003090266.tif 000032
【図３１】
2003090266.tif 000033
【図３２】
2003090266.tif 000034
【図３３】
2003090266.tif 000035
【図３４】
2003090266.tif 000036
【図３５】
2003090266.tif 000037
【図３６】
2003090266.tif 000038
【図３７】
2003090266.tif 000039
【図３８】
2003090266.tif 000040
【国際調査報告】
2003090266.tif 000041
2003090266.tif 000042
2003090266.tif 000043
2003090266.tif 000044