【事件の表示】
　特願２００８−　３５８０１「固体撮像素子及びカメラ装置」拒絶査定不服審判事件〔平成２０年　７月３１日出願公開、特開２００８−１７７５９３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は，平成１４年１０月１７日を出願日とする特願２００２−３０２８７３号（以下「原出願」という。）の一部を，平成２０年２月１８日に新たな特許出願としたものであって，平成２３年５月３１日付けで拒絶理由が通知され，同年８月１日に手続補正がされ，同年８月１８日付けで拒絶査定がされ，これに対して同年１１月２４日に審判請求がされたものである。
　
２．　本願発明について
（１）本願発明
　本願の請求項１〜２０に係る発明は，平成２３年８月１日にされた手続補正により補正された特許請求の範囲の請求項１〜２０に記載されている事項により特定されるとおりのものであり，そのうち請求項１に係る発明は，特許請求の範囲の請求項１に記載されている次の事項により特定されるとおりのもの（以下「本願発明」という。）である。
「【請求項１】
　複数の画素を設けた撮像領域部と，前記撮像領域部から出力される画像信号の処理を行う処理回路部とを有し，
　前記画素は，受光量に応じた信号電荷を生成する光電変換素子と，前記光電変換素子によって生成された信号電荷量を検出するフローティングディフュージョン部と，前記光電変換素子によって生成された信号電荷を前記フローティングディフュージョン部に転送する転送トランジスタと，前記光電変換素子によって生成された信号電荷を排出する排出トランジスタとを有し，
　前記光電変換素子は，半導体基板の最表面に形成される第１導電型高濃度不純物層よりなる電荷分離領域と，前記電荷分離領域の下層に形成される第２導電型不純物層よりなる電荷蓄積領域とを有する埋め込みフォトダイオードより形成され，
　前記排出トランジスタをＯＮしたときのチャネル電位と，前記転送トランジスタをＯＮしたときのチャネル電位の両方を前記フォトダイオードの完全空乏化電位よりも高くなるように，前記転送トランジスタと前記排出トランジスタのゲート電圧及びしきい値と，前記フォトダイオードのドーズ量を設定した
　固体撮像素子。」
　
（２）刊行物に記載された発明
ア　特開２００１−２３８１３２号公報
　原査定の拒絶の理由に引用され，本願の原出願の出願前に日本国内において頒布された刊行物である特開２００１−２３８１３２号公報（以下「引用例１」という。）には，図１〜３，６〜８とともに以下の記載がある。
　
・「【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，固体撮像装置及びその撮像方法に関わり，特に画像歪みの無い増幅型ＭＯＳ型固体撮像装置及びその方法に関するものである。
【０００２】
【従来の技術】近年，固体撮像素子として，低消費電力や周辺回路一体化の容易性が注目され，増幅型ＭＯＳ型固体撮像装置が盛んに開発されている。以下，ＭＯＳ型固体撮像素子の概要を添付説明図面とともに説明する。図６は，従来例のＭＯＳ型固体撮像装置の概略構成図である。
図６に示すように，ＭＯＳ型固体撮像装置３０（以下，単に撮像装置ともいう）は，光電変換を行う画素部２２とこの画素部２２を制御し信号処理を行う周辺回路より概略構成される
【０００３】
画素部２２は，縦（以下，列ともいう）横（以下，行ともいう）に所定数のマトリクス状に並んだ画素１２から構成される
【０００４】
画素部２２から得られる光電変換信号は，画素部２２と接続されている信号処理回路７により雑音除去やＡＤ変換され出力される
【０００５】図７は，従来例のＭＯＳ型固体撮像装置における画素を示す構成図である。図７には，破線で囲まれて示される画素１２とともに，これに接続される信号処理回路７中の信号処理部２０が説明の容易のために示されている。なお，図７中において，Ｇはゲートを，Ｓはソースを，Ｄはドレインをそれぞれ示す。
画素１２は４個のＭＯＳトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４（以下，単にＭ１，Ｍ２，Ｍ３，Ｍ４ともいう）及び受光素子ＰＤ（以下，単にＰＤともいう）より構成されている
【０００６】
ＰＤのＰ側は接地されており，Ｎ側はＭ２のソースに接続されている。Ｍ２のゲートにはＴＧが接続されており，Ｍ２のドレインはＭ１のソース及びＭ３のゲートに接続されており，これらはノードＳＦを形成している。Ｍ１のゲートにはＲＧが接続されており，Ｍ１のドレインは基準電圧線１５に接続されている。基準電圧線１５には所定の電圧ＶＤＤが印加されている。Ｍ３のドレインは基準電圧線１５に接続されており，Ｍ３のソースはＭ４のソースに接続されている
　
　　　・・・（中略）・・・
　
【００１４】
【発明が解決しようとする課題】ところで，第１行の画素と第２行の画素の光信号蓄積期間は，長さは同じだが，開始時間にずれが生じていることになる。例えば，画素の行が５００あり，３０分の１秒で各行の画素を順次１回読み出すとすれば，上下１行間では，１５０００分の１秒，第１行と第５００行では３０分の１秒だけ，光信号蓄積の開始時間に差があることになる。
【００１５】この光信号蓄積開始時間の違いは，動いている被写体を撮像して，動画として人が見る時にはあまり気にならないが，動画の一部を静止画として取り込み，画像表示した場合には，輪郭が歪むなどの不具合が生じる。これは，特に，静止画専用のデジタルカメラへのＭＯＳ型固体撮像装置の応用を困難とするものである。
【００１６】そこで本発明は，上記課題を解決し，ＭＯＳ型固体撮像装置において，受光素子の信号蓄積期間の長さとその蓄積開始時間を全画素で同一にすることができるようにし，これにより動く被写体を静止画として取り込むときにも，画像の歪みを生じることのない，かつ電子的なシャッタ機能を有し，しかも画素の構成を複雑にすることのないＭＯＳ型固体撮像装置及びその撮像方法を提供することを目的とするものである。」
　
・「【００２０】
【発明の実施の形態】以下，本発明の実施の形態について，図面を参照して説明する。なお，以下の説明において，従来例の構成と同一のものには，同一の参照符号を付して，その説明を省略している。
【００２１】（第１実施例）図１は，本発明によるＭＯＳ型固体撮像装置の概略構成図である。図２は，本発明によるＭＯＳ型固体撮像装置の第1実施例における画素を示す構成図である。図３は，本発明によるＭＯＳ型固体撮像装置の第1実施例における制御信号のタイミングを示す図である。
【００２２】
図１に示す本発明のＭＯＳ型固体撮像装置１は，上述した従来例のＭＯＳ型固体撮像装置３０におけるアドレス制御装置２３に代えてアドレス制御装置３を，行制御装置２４に代えて行制御装置４を，画素部２２に代えて画素部２を，画素１２に代えて画素１０を用いた以外は，従来例のＭＯＳ型固体撮像装置と同一構成を有している
【００２３】
図２に示す本発明のＭＯＳ型固体撮像装置の画素１０には，従来例の画素１２に対して，新たにＭＯＳトランジスタＭ８（以下，単にＭ８ともいう）が追加されている。ここで，Ｍ８について，そのドレインは基準電圧供給線１５に接続され，そのゲートはＲＰＤに接続され，そのソースは受光素子ＰＤのＮ側に接続されている。Ｍ８は，ＰＤのリセットを行うリセット用のトランジスタである
【００２４】なお，
各ＭＯＳトランジスタの機能を説明すると，Ｍ１はＶＤＤセット用のスイッチとして，Ｍ２は，ＰＤからの出力をセットするスイッチとして，Ｍ３はＳＦの電位のアンプ用として，Ｍ４はスイッチとして，Ｍ５はＯＵＴに出力させる負荷用として，Ｍ６及びＭ７はスイッチとして機能する。図３には，各制御線から画素１０に供給される制御信号のタイミングが示されている。例として画素部２の第１行の画素１０及び第２行の画素１０に対するものが示されているが，後述するように，他の行に対しても同様の動作を行う。横軸は時間を示す
【００２５】
以下，本実施例における画素１０からの信号処理について説明する。まず，画素部２の全画素１０のＲＧを高電位にしてＭ１をオンし，全画素１０のノードＳＦをＶＤＤの電位にセットする。次にＲＧを低電位にしてＭ１をオフした後，全画素１０のＴＧを高電位にしてＭ２をオンする。これにより，全画素１０の受光素子ＰＤから受光素子ＰＤの電位に比例した電圧がＳＦに伝達される。その後，ＴＧを低電位にしＭ２をオフした後，全画素１０のＲＰＤを高電位にしてＭ８をオンする。この結果，全画素１０の受光素子ＰＤがＶＤＤの電位にセットされる
【００２６】
受光素子ＰＤがＶＤＤにセットされた後，ＲＰＤを低電位にし，Ｍ８をオフすると，これより全画素１０が同時に光信号の蓄積をスタートする。すなわち，全画素のフローティング状態の受光素子ＰＤに光が入射してキャリアが発生し，受光素子ＰＤのＮ側に電荷が蓄積される。この信号蓄積の期間は，全画素１０のＴＧが再び同時に高電位になるまでの時間となるように制御されるので，結局，全画素１０とも信号蓄積時間の長さと開始時間が同じになる
【００２７】全画素１０同時にノードＳＦに転送された信号は，その後は，従来例と同様に，１行ずつ順次読み出される。最初に第１行の画素のＲＳが高電位となりＭ４がオンすると，Ｍ５にはＶＢがかかっているので，（ＰＤの電位に比例する電圧）−（Ｍ３のしきい値電圧）の電圧がノードＯＵＴに現れる。その後ＳＨＳを高電位にしＭ６をオンすると，この電圧で容量ＣＳが充電される。
【００２８】ＳＨＳを低電圧にし，Ｍ６をオフした後，ＲＧを高電位にしてＭ１をオンするとノードＳＦはＶＤＤの電圧にセットされ，ノードＯＵＴの電圧が（ＶＤＤの電位）−（Ｍ３のしきい値電圧）に変化する。この電圧で容量ＣＲを充電するためにＳＨＲを高電位にしＭ７をオンする。容量ＣＳとＣＲは差動増幅器ＤＡの各入力に接続しているので，ＤＡの出力として，（ＰＤの電位に比例する電圧）−（ＶＤＤの電位）の電圧が得られる。これは，各画素１０毎のＭ３のしきい値電圧のばらつきに関係しない出力となるので，画素１０ごとに固定的に発生する固定パターン雑音がない。
【００２９】第１行の画素の信号読出しが終了したら，同様な方法で，第２行の画素の信号を読出し，これを繰り返し１フィールドの信号読出しを行う。以上説明したように，本実施例では全画素１０とも同一の時間に受光した光信号蓄積を開始し，同一の時間に，蓄積された光信号を一括してノードＳＦに転送し，その後，一行づつの画素から信号を読み出すのであるから，動く被写体を静止画として取り込む時にも画像の歪みを発生しない。
【００３０】また，本実施例では，受光素子ＰＤのリセット用トランジスタＭ８は各画素行の信号読み出し動作には無関係なのであるから，信号読み出し中のどのタイミングでオン，オフしても良い。その結果，Ｍ８のオン，オフ時間を調整して，電子シャッタの機能を実現することができる。例えば，３０分の１秒で全画素を読み出す場合では，図３のタイミングチャートの左端で１度全画素の受光素子をリセットした後，全画素の読み出し期間中に再度リセットしなければ，シャッタスピードは３０分の１秒に相当する。又，例えば１０００分の１秒のシャッタスピードを実現する時は，全画素の読み出し期間が終る１０００分の１秒前に受光素子をリセットしそれまでに蓄積した光信号をキャンセルし，残りの時間（１０００分の１秒間）に集めた光信号だけを読み出せば良い。この機能を使えば，高速で動く被写体でも，ぶれの無い静止画として取り込むことができる。」
　
　ここで，段落【０００２】〜【０００４】及び図６の記載を参酌すると，段落【００２２】及び図１に記載されたものにおいても，図６に記載されたものと同様に，画素部２は，縦横に所定数のマトリクス状に並んだ複数の画素１０から構成され，画素部２から得られる光電変換信号は，画素部２と接続されている信号処理回路７により雑音除去やＡＤ変換され出力されることが明らかである。また，段落【０００５】〜【０００６】及び図７の記載を参酌すると，段落【００２３】〜【００２４】及び図２に記載されたものにおいても，ＭＯＳトランジスタＭ２のドレインがＭ１のソース及びＭ３のゲートに接続されてノードＳＦを形成し，ＭＯＳトランジスタＭ１〜Ｍ４の接続関係も図７のものと同様であることは明らかである。
　また，段落【００２６】の「全画素のフローティング状態の受光素子ＰＤに光が入射してキャリアが発生し，受光素子ＰＤのＮ側に電荷が蓄積される」との記載において，蓄積されるキャリアの量が，入射する光の量に応じたものとなることは明らかである。そして，段落【００２４】〜【００２６】の記載から，段落【００２６】の「全画素のフローティング状態の受光素子ＰＤに光が入射してキャリアが発生し，受光素子ＰＤのＮ側に」蓄積された電荷によって定まる電位が，後になされる「全画素１０の受光素子ＰＤから受光素子ＰＤの電位に比例した電圧がＳＦに伝達される」（段落【００２５】）段階における「受光素子ＰＤの電位」となることは明らかである。
　
　以上を総合すると，引用例１には次の発明が記載されているものと認められる。（以下「引用発明」という。）
「縦横に所定数のマトリクス状に並んだ複数の画素１０から構成される画素部２と，画素部２と接続されている信号処理回路７とを有し，
　画素部２から得られる光電変換信号は，信号処理回路７により雑音除去やＡＤ変換され出力されるものであり，
　画素１０は５個のＭＯＳトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ８及び受光素子ＰＤより構成され，
　ＰＤのＰ側は接地されており，Ｎ側はＭ２のソースに接続され，
　基準電圧線１５には所定の電圧ＶＤＤが印加されており，
　Ｍ２のゲートにはＴＧが接続されており，Ｍ２のドレインはＭ１のソース及びＭ３のゲートに接続されており，これらはノードＳＦを形成しており，
　Ｍ１のゲートにはＲＧが接続されており，Ｍ１のドレインは基準電圧線１５に接続されており，
　Ｍ３のドレインは基準電圧線１５に接続されており，Ｍ３のソースはＭ４のソースに接続されており，
　Ｍ８はＰＤのリセットを行うリセット用のトランジスタであって，そのドレインは基準電圧供給線１５に接続され，そのゲートはＲＰＤに接続され，そのソースは受光素子ＰＤのＮ側に接続されており，
　その動作は，まず，画素部２の全画素１０のＲＧを高電位にしてＭ１をオンし，全画素１０のノードＳＦをＶＤＤの電位にセットし，次にＲＧを低電位にしてＭ１をオフした後，全画素１０のＴＧを高電位にしてＭ２をオンして，受光素子ＰＤのＮ側において入射する光の量に応じて蓄積された電荷によって定まる電位に比例した電圧がノードＳＦに伝達され，その後，ＴＧを低電位にしＭ２をオフした後，全画素１０のＲＰＤを高電位にしてＭ８をオンして，全画素１０の受光素子ＰＤがＶＤＤの電位にセットされるものであり，受光素子ＰＤがＶＤＤにセットされた後，ＲＰＤを低電位にし，Ｍ８をオフして，これより全画素１０が同時に光信号の蓄積をスタートする
　ＭＯＳ型固体撮像装置。」
　
イ　特開２００１−１９７３６８号公報
　原査定の拒絶の理由に引用され，本願の原出願の出願前に日本国内において頒布された刊行物である特開２００１−１９７３６８号公報（以下「引用例２」という。）には，図２Ｂ，図３Ａ及び図３Ｂとともに以下の記載がある。
・「【００１３】
【発明の実施の形態】以下，本発明が属する技術分野における通常の知識を有する者が本発明を容易に実施できる程度に詳細に説明するため，本発明の好ましい実施の形態を，添付した図面を参照して説明する。
【００１４】図２Ａは，本発明に係るＣＭＯＳイメージセンサに含まれている単位画素を示す回路図である。符号２６０は，単位画素の出力信号を安定化させるために用いられる負荷トランジスタを示す。図２Ｂは，図２Ａに図示した単位画素のレイアウトを示す図面である。
【００１５】図２Ａを参照すれば，本発明に係る単位画素は，
光感知素子として一つのフォトダイオード２１０
　
・「【００２１】図３Ａ及び図３Ｂは，それぞれ，図２Ｂに示したＡ’−Ａ線とＡ”−Ａ線により切断した断面図である。図３Ａ及び図３Ｂを参照すれば，
本発明に係るフォトダイオード２１０は，半導体基板３０１上にｎ型ドーピング領域３０２及びｐ型ドーピング領域３０３を順に形成することによって提供される
【００２２】半導体基板３０１は，ｐ型基板上にｐ型エピタキシャル層を形成することによって提供されるのが好ましい。この場合，ｐ型エピタキシャル層の不純物濃度は，ｐ型基板の不純物濃度より低くする。また，ｐ型ドーピング領域３０３が半導体基板３０１と直接的に接触するように形成することによって，５Ｖまたは３．３ないし２．５Ｖの電源電圧でも，完全空乏領域がフォトダイオード内に形成されるようにすることができる。」
　
　ここで，上記記載とともに図３Ａ及び図３Ｂを参照すると，イメージセンサのフォトダイオード２１０について，ｐ型の半導体基板３０１の最表面にｐ型ドーピング領域３０３が形成され，その下層にｎ型ドーピング領域３０２が位置していることが見て取れる。また，「完全空乏領域がフォトダイオード内」，すなわちｎ型ドーピング領域３０２内「に形成されるように」，ｐ型ドーピング領域３０３が比較的高不純物濃度とされること，及びこの構造によりｎ型ドーピング領域３０２内に蓄積される電荷が基板表面から分離されることは明らかである。
　
ウ　特開２００２−１９８５０５号公報
　原査定の拒絶の理由に引用され，本願の原出願の出願前に日本国内において頒布された刊行物である特開２００２−１９８５０５号公報（以下「引用例３」という。）には以下の記載がある。
「【００３９】
　・・・（中略）・・・
また，電荷が転送された後にフォトダイオードに電荷が残らない（完全転送，または完全空乏化による）ため，残像，リセットノイズを抑えた理想的な特性が得られる。」
　
（３）対比
　本願発明と引用発明とを比較する。
　
・引用発明の「縦横に所定数のマトリクス状に並んだ複数の画素１０から構成される画素部２」は，本願発明の「複数の画素を設けた撮像領域部」に相当する。
　
・引用発明においては「画素部２から得られる光電変換信号は，信号処理回路７により雑音除去やＡＤ変換され出力される」から，引用発明の「信号処理回路７」は，本願発明の「前記撮像領域部から出力される画像信号の処理を行う処理回路部」に相当する。
　
・引用発明における「画素１０は５個のＭＯＳトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ８及び受光素子ＰＤより構成され」るところ，「受光素子ＰＤのＮ側において入射する光の量に応じて」「電荷」が「蓄積され」るから，当該受光素子ＰＤは，本願発明の「受光量に応じた信号電荷を生成する光電変換素子」に相当する。
　
・引用発明においては「Ｍ２のドレインはＭ１のソース及びＭ３のゲートに接続されており，これらはノードＳＦを形成して」いるところ，「全画素１０のＴＧを高電位にしてＭ２をオンして，受光素子ＰＤのＮ側において入射する光の量に応じて蓄積された電荷によって定まる電位に比例した電圧がノードＳＦに伝達され」るから，引用発明の「ノードＳＦ」及び「ＭＯＳトランジスタ」「Ｍ２」は，それぞれ本願発明の「前記光電変換素子によって生成された信号電荷量を検出するフローティングディフュージョン部」及び「前記光電変換素子によって生成された信号電荷を前記フローティングディフュージョン部に転送する転送トランジスタ」に相当する。
　
・引用発明の「Ｍ８はＰＤのリセットを行うリセット用のトランジスタであって，そのドレインは基準電圧供給線１５に接続され，そのゲートはＲＰＤに接続され，そのソースは受光素子ＰＤのＮ側に接続されて」いるところ，「全画素１０のＲＰＤを高電位にしてＭ８をオンして，全画素１０の受光素子ＰＤがＶＤＤの電位にセットされるものであり，受光素子ＰＤがＶＤＤにセットされた後，ＲＰＤを低電位にし，Ｍ８をオフすると，これより全画素１０が同時に光信号の蓄積をスタートする」ものであるから，ＭＯＳトランジスタＭ８がオンすることにより，受光素子ＰＤのＮ側において入射する光の量に応じて蓄積された電荷が排出されることは明らかである。それゆえ，引用発明の「ＭＯＳトランジスタ」「Ｍ８」は，本願発明の「前記光電変換素子によって生成された信号電荷を排出する排出トランジスタ」に相当する。
　
・引用発明の「固体撮像装置」は，本願発明の「固体撮像素子」に相当する。
　
　以上から，引用発明と本願発明とは，
「複数の画素を設けた撮像領域部と，前記撮像領域部から出力される画像信号の処理を行う処理回路部とを有し，
　前記画素は，受光量に応じた信号電荷を生成する光電変換素子と，前記光電変換素子によって生成された信号電荷量を検出するフローティングディフュージョン部と，前記光電変換素子によって生成された信号電荷を前記フローティングディフュージョン部に転送する転送トランジスタと，前記光電変換素子によって生成された信号電荷を排出する排出トランジスタとを有する
　固体撮像素子。」
である点で一致する。
　
　一方，両者は以下の各点で相違する。
　
《相違点１》
　本願発明においては，「前記光電変換素子は，半導体基板の最表面に形成される第１導電型高濃度不純物層よりなる電荷分離領域と，前記電荷分離領域の下層に形成される第２導電型不純物層よりなる電荷蓄積領域とを有する埋め込みフォトダイオードより形成され」ているのに対して，引用発明は本願発明に係る上記構成を備えていない点。
　
《相違点２》
　本願発明においては，「前記排出トランジスタをＯＮしたときのチャネル電位と，前記転送トランジスタをＯＮしたときのチャネル電位の両方を前記フォトダイオードの完全空乏化電位よりも高くなるように，前記転送トランジスタと前記排出トランジスタのゲート電圧及びしきい値と，前記フォトダイオードのドーズ量を設定した」構成を有するのに対して，引用発明においては，「画素１０のＴＧを高電位にしてＭ２をオンして，受光素子ＰＤのＮ側において入射する光の量に応じて蓄積された電荷によって定まる電位に比例した電圧がノードＳＦに伝達され」，また「Ｍ８をオンして，全画素１０の受光素子ＰＤがＶＤＤの電位にセットされるものであ」るから，各ＭＯＳトランジスタＭ２及びＭ８は，いずれもオン時に受光素子ＰＤからのキャリアの移動を可能とするものとはいえるが，本願発明に係る上記構成を備えているとまではいえない点。
　
（４）判断
　上記各相違点について，まず相違点２から検討する。
　
《相違点２について》
　固体撮像装置において，光電変換素子（フォトダイオード）に蓄積された信号電荷を他のノードに転送したり，あるいは，前記蓄積された信号電荷を排出してフォトダイオードをリセットするにあたり，フォトダイオードを完全に空乏化できるようにすることは，以下の周知例にも示されているとおり，従来より周知の技術である。そして，フォトダイオードを完全に空乏化できるようにするためには，信号電荷の移動を妨げないように，フォトダイオードに接続されたＭＯＳトランジスタがオンした時のチャネル部の電位をフォトダイオードの空乏化電位よりも高くすることは，以下の周知例の図１０に示されているように，当然に採られる構成といえるものである。
　
周知例：　特開２００１−７８０９８号公報
　本願の原出願の出願前に日本国内において頒布された刊行物である特開２００１−７８０９８号公報には，図９〜図１１とともに以下の記載がある。
「【００５５】［第２の実施の形態例］第２の実施の形態例の固体撮像素子は，固定パターン雑音とｋＴＣ雑音（熱雑音）を除去することができると共に，更に画素であるセルの素子数を少なくすることができる。図９は，第２の実施の形態例における固体撮像素子の２×２画素分の回路を示す図である。この例のセルCELLは，受光量に応じて電荷を蓄積するフォトダイオード２と，リセット電圧VRSとフォトダイオード２との間に設けられたリセットゲート１１と，フォトダイオード２と垂直選択線CLMとの間に設けられた移送ゲート１０とを有する。従って，２トランジスタと１フォトダイオードの簡単な構成である。
【００５６】
　・・・（中略）・・・
【００５７】図１０は，セルの断面構造とエネルギーレベルの変化を示す図である。図１０（ａ）は，セルCELLの断面構造を示す。グランドにバイアスされたＰ型基板２００内に，電源ＶddにバイアスされたＮ型ウエル領域１００が形成され，そのＮ型ウエル領域１００内にグランドＶssにバイアスされたＰ型ウエル領域１１１が形成される。従って，Ｎ型ウエル領域１００は，基板２００に対して逆バイアスされ電気的に分離されている。
【００５８】更に，Ｐ型ウエル領域１１１は，両側が高濃度で深く，中央が低濃度で浅く形成されていて，左側の深い領域にリセット電圧VRSに接続されたｎ＋領域１１２とリセットゲート電極Ｒｎが形成され，右側の深い領域に垂直選択線CLMmに接続されたｎ＋領域１１４と移送ゲート電極TGnが形成される。そして，中央の浅いＰ型ウエル領域１１１Ａに，低濃度ｎ領域１１３が形成される。この低濃度ｎ領域１１３と浅いＰ型ウエル領域１１１Ａとで，フォトダイオードのＰＮ接合が形成される。
【００５９】
　・・・（中略）・・・
【００６０】図１０（ｂ），（ｃ），（ｄ）は，それぞれリセット期間ｔ１０，ｔ１１，光電変換された電荷の積分期間ｔ１２，及び蓄積された電荷の読み出し期間ｔ１３におけるエネルギーレベルを示す。また，図１１は，セルの駆動を示すタイミングチャート図である。これらの図を参照して，セルの読み出し動作を説明する。
【００６１】
リセット時ｔ１０において，リセットパルスＲｎが供給されリセットゲート１１がオンし，フォトダイオードを構成するカソード領域である低濃度ｎ領域１１３がリセット電圧VRSに接続される。これにより，フォトダイオード２の低濃度ｎ領域１１３は，完全に空乏化される
【００６２】
　・・・（中略）・・・
【００６４】リセット期間ｔ１０のリセットパルスＲｎから，光電変換された電荷（ｎ型であるので電子）がフォトダイオードの低濃度ｎ領域１１３に蓄積される。そのとき，画素に過剰な光が入射された場合は，基板の深さ方向の低い障壁111Aを越えて電荷がＮ型ウエル領域１００に流れ込み，隣接する画素に電荷があふれるブルーミング現象が抑制される。
上記の積分期間ｔ１２が終了すると，ゲート制御パルスTGnが印加され，移送ゲート１０の障壁が下げられる。それにより，低濃度ｎ領域１１３に蓄積されていた電荷が，ｎ領域１１４に流れ込む
　・・・（中略）・・・
【００６６】第２の実施の形態例の特徴として，フォトダイオード２の井戸に蓄積される電荷を除去するリセットゲート１１が設けられている。しかも，この
リセットゲート１１がオンした時に，フォトダイオード２の電子井戸は完全に空乏化されて，低濃度ｎ領域１１３のドープ濃度と深さから決まる絶対レベルにリセットされる
　
　ここで，段落【００５７】〜【００６６】の記載とともに図１０（ｂ）及び図１０（ｄ）を参照すると，「リセットゲート１１がオンし，フォトダイオードを構成するカソード領域である低濃度ｎ領域１１３がリセット電圧VRSに接続され」，「これにより，フォトダイオード２の低濃度ｎ領域１１３は，完全に空乏化され」た際に，リセットゲート１１における電位が，フォトダイオード２の低濃度ｎ領域１１３よりも高いことが見て取れる。また，「ゲート制御パルスTGnが印加され，移送ゲート１０の障壁が下げられ」，「それにより，低濃度ｎ領域１１３に蓄積されていた電荷が，ｎ領域１１４に流れ込む」際には，低濃度ｎ領域１１３に蓄積されていた電荷が，すべてｎ領域１１４に流れ込むように，移送ゲート１０における電位が，フォトダイオード２の低濃度ｎ領域１１３よりも高いことも見て取れる。
　
　また，上記周知技術のとおりフォトダイオードを完全に空乏化することに伴い，残像やリセットノイズを抑えられることは，引用例３に記載されているように，従来より知られていたことである。
　そして，ＭＯＳトランジスタのオン時におけるチャネル部の電位が，当該ＭＯＳトランジスタのゲート電圧及びしきい値電圧によって変化し，また，半導体基板に形成されたフォトダイオードにおける電位が，当該フォトダイオードにおける不純物濃度によって変化することは，従来より当業者間における技術常識である。
　したがって，引用発明において，残像やリセットノイズを抑えるために，上記周知技術を採用して，フォトダイオードが完全に空乏化されるように，すなわち，フォトダイオードに接続されたＭＯＳトランジスタがオンした時のチャネル部の電位をフォトダイオードの空乏化電位よりも高くなるように，ＭＯＳトランジスタのゲート電圧及びしきい値電圧，並びにフォトダイオードにおける不純物濃度すなわちドーズ量を設定して，相違点２に係る構成を備えるようにすることは，当業者が適宜になし得たことである。
　よって，相違点２は業者が適宜になし得た範囲に含まれる程度のものである。
　
《相違点１について》
　引用例２に記載されているように，イメージセンサ，すなわち固体撮像素子において，光感知素子であるフォトダイオードについて，半導体基板の最表面に比較的高濃度のｐ型ドーピング領域が形成され，その下層にｎ型ドーピング領域が位置する構造を有し，この構造によりｎ型ドーピング領域に蓄積される電荷が基板表面から分離され，また，「５Ｖまたは３．３ないし２．５Ｖの電源電圧でも，完全空乏領域がフォトダイオード内に形成されるようにすることができる」（引用例２の段落【００２１】）ものとなっている，いわゆる埋め込みフォトダイオードは，本願の原出願の出願前にすでに公知のものである。
　そして，上記《相違点２について》において述べたとおり，引用発明において，残像やリセットノイズを抑えるために，上記周知技術を採用して，フォトダイオードが完全に空乏化されるように，すなわち，フォトダイオードに接続されたＭＯＳトランジスタがオンした時のチャネル部の電位をフォトダイオードの空乏化電位よりも高くなるように，ＭＯＳトランジスタのゲート電圧及びしきい値電圧，並びにフォトダイオードにおける不純物濃度すなわちドーズ量を設定して，相違点２に係る構成を備えるようにすることは，当業者が適宜になし得たことであるところ，電源電圧が「５Ｖまたは３．３ないし２．５Ｖ」であっても確実に完全空乏化ができるように，引用発明における受光素子ＰＤの具体的構造として，上記引用例２に記載されたものを採用して，相違点１に係る「前記光電変換素子は，半導体基板の最表面に形成される第１導電型高濃度不純物層よりなる電荷分離領域と，前記電荷分離領域の下層に形成される第２導電型不純物層よりなる電荷蓄積領域とを有する埋め込みフォトダイオードより形成され」た構成を備えるものとすることは当業者が適宜になし得たことである。
　よって，相違点１は当業者が適宜になし得た範囲に含まれる程度のものである。
　
（５）まとめ
　以上検討したとおり，本願発明は，引用発明，引用例２に記載された発明及び引用例３に記載された発明，並びに従来周知の技術に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
３．　むすび
　以上のとおりであるから，他の請求項について検討するまでもなく，本願は拒絶すべきものである。
　よって，結論のとおり審決する。