【事件の表示】
　特願２００４−３２０６９０「クロック補間をするためのスイッチング回路」拒絶査定不服審判事件〔平成１７年　６月　２日出願公開、特開２００５−１４３１１４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１６年１１月４日（パリ条約による優先権主張　２００３年１１月３日　独国）の出願であって，平成２２年８月２４日付けで拒絶査定がなされ，これに対し，平成２３年１月４日に拒絶査定に対する審判請求がなされ，平成２４年３月７日付けで当審から拒絶理由が通知され，平成２４年６月１３日付けで手続補正がなされたものである。
　
　
第２　当審において通知した拒絶理由
　当審において通知した平成２４年３月７日付け拒絶理由（以下「当審拒絶理由」という。）の概要は，以下のとおりである。
　
　理由１　本件出願は，発明の詳細な説明の記載が下記の点で，特許法第３６条第４項第１号に規定する要件を満たしていない。 
　
　理由３　本件出願は，特許請求の範囲の記載が下記の点で，特許法第３６条第６項第２号に規定する要件を満たしていない。 
　
　　　　　　　　　　　　　　　記
　
［理由１について］
１．図１に関して【００１８】に「ＰＬＬ周波数測定回路６は，
入力信号Ｉｎと信号ｆとの間の位相差を判定する位相検出器
信号ｆ
　また，【００２７】に「ＰＬＬ周波数測定回路６の入力信号Ｉｎと，開ループ制御される追従する発振器１の出力クロックＣＬＫ ｏｕｔとの間の位相ずれを測定する位相検知器４をなすのは，ＰＬＬ周波数測定回路６の入力信号による，追従する発振器１の位相信号Ｐの走査である。すなわち，入力パルスがロジックデバイス７のレジスタに位相累積器の内容を書き込む。このレジスタ内容は，追従する発振器１の入力信号Ｉｎと出力信号ＣＬＫ ｏｕｔの間の位相ずれを，２の補数で表している。」と記載されているが，「ＰＬＬ周波数測定回路６の入力信号による，追従する
発振器１の位相信号Ｐの走査
　
２．図１には「コントローラ５」が記載されておらず，参照符号５は「フィルタ」とされているが，「コントローラ」と「フィルタ」とは機能が全く異なるものであるから，図１の技術的内容が不明である。また，「コントローラ５」については【００１８】に「ＰＬＬ周波数測定回路６は，入力信号Ｉｎと信号ｆとの間の位相差を判定する位相検出器と，これと接続されたコントローラ５で構成されている。」と開示されるのみであるから，コントローラ５の具体的構成が不明である。また，上記１．のとおり，コントローラ（フィルタ）５に入力される位相検知器４の出力も不明であるから，コントローラ５の動作が不明であり，その出力である「信号ｆ」がいかなる技術的意味を有するものなのかも不明になっている。 
　出願人は平成２１年９月３日付け意見書で「ＰＬＬ回路は，外部からの入力信号と電圧制御発振器（ＶＣＯ）の出力信号間の周波数および位相の差を位相比較器により検出し，その誤差出力の直流成分を例えば低域通過フィルタで取り出してＶＣＯに印加し，ＶＣＯの出力信号の周波数を入力信号の周波数に一致させる回路です。」と釈明しているが，そうとするとコントローラ５（フィルタ）の出力はＬＰＦ処理された位相誤差出力の直流成分となり，周波数が測定されるとは認められず，「信号ｆ」が一層意味不明になっている。
　
 ６．【００２５】及び図２の記載によれば，デジタル発振器の入力である信号ｆは「発振器１の周波数ｆを表す二進ワードｆｗ」である必要があるが，上記１．〜５．のとおりであるから，どのようにして「発振器１の周波数ｆを表す二進ワードｆｗ」が生成され得るのか不明である。 
　
［理由３について］
１．各請求項には「ＰＬＬ回路」の構成が明らかにされていなく，「該ＰＬＬ回路（６）の出力」の記載ではいかなる技術的意味を有する出力なのかが不明であり，周波数逓倍器が逓倍する対象が不明になっている。 
　すなわち，単に「ＰＬＬ回路」といった場合，『外部からの入力信号と電圧制御発振器（ＶＣＯ）の出力信号間の周波数および位相の差を位相比較器により検出し，その誤差出力の直流成分を例えば低域通過フィルタで取り出してＶＣＯに印加し，ＶＣＯの出力信号の周波数を入力信号の周波数に一致させる回路』であるアナログＰＬＬ回路を包含するものであり，通常「ＰＬＬ回路の出力」は位相制御されたＶＣＯの出力であって，ＬＰＦ処理された「誤差出力の直流成分」は専らＶＣＯを制御するための内部信号であってＰＬＬの出力とされることは一般的でない。 
　また，「ＰＬＬ回路」は入力信号に位相が同期された発振器の出力を生成するものであって周波数測定の機能は認められないから，各請求項に係る発明が技術的に不明になっている。 
　
２．各請求項には「デジタル発振器」の構成が明らかにされていなく，「前記ＰＬＬ回路（６）にあるデジタル発振器（１）と，前記周波数逓倍器（３）を介して前記ＰＬＬ回路（６）に接続されたデジタル発振器（１）とが，同じシステムクロック信号（２）で制御可能である」（請求項１）の記載によれば，デジタル発振器を制御するのは「システムクロック信号（２）」のみであってコントローラ９の出力である周波数ｆを表す二進ワードｆｗは読み取れないから，各請求項に係る発明が技術的に不明になっている。 
　
３．各請求項には「周波数逓倍器」の構成が明らかにされていなく，上記１．のとおり逓倍する対象も不明であるため，「周波数逓倍器」の処理が不明になっている。すなわち，単に「周波数逓倍器」といった場合，周波数がｆである入力信号を周波数がｎｆである出力信号とするものであるが，図１，３，【００２８】に開示されている「周波数逓倍器」の入力は周波数を有する信号ではなく，デジタル発振器を制御するための信号（図１の場合はＬＰＦ処理された位相誤差出力の直流成分，図３の場合は発振器１の周波数ｆを表す二進ワードｆｗ。）であり，逓倍処理は周波数ワードｆｗと補間係数ｉがｎ×ｎビット乗算として行われるものであるから，一般的な「周波数逓倍器」と異なる。 
（デジタル発振器の周波数設定値である信号ｆを逓倍することにより，デジタル発振器と相俟って，デジタル発振器の出力として周波数が逓倍されることになるが，各請求項の「周波数逓倍器」に係る記載は明細書に開示された技術内容を正確に表現しているとは認められず，一般的な用語の意味と異なることから請求項に係る発明が不明確になっている。）
　
５．請求項３，１５について，発明の詳細な説明をみても「回転角入力信号（Ｉｎ）」なる用語は存在せず，その定義が不明である。「回転角入力信号」の記載では，ロータリエンコーダからのパルス出力ではなく，例えば回転角自体を示す値とも解される。」
　
　
第３　請求人の対応
　当審拒絶理由に対して，請求人は，平成２４年６月１３日付けで意見書と手続補正書を提出した。
　上記補正書による補正は，特許請求の範囲の補正のほかに，発明の詳細な説明の【0018】の「ＰＬＬ回路６は，入力信号Ｉｎと信号ｆとの間の位相差を判定する位相検出器と，これと接続されたフィルタ５で構成されている。」の記載を「ＰＬＬ周波数測定回路６は，入力信号Ｉｎと，信号ｆをデジタル発振器１で処理した信号との間の位相差を判定する位相検知器４と、これと接続されたコントローラ５で構成されている。」に補正すること，【0024】〜【0028】，図２，３の削除等を含むものである。
　
　
第４　当審の判断
１．「理由１」（特許法第３６条第４項第１号違反）について
（１）理由１の「１．」について
　「ＰＬＬ回路６」が「ＰＬＬ周波数測定回路６」と補正されたが，発明の詳細な説明をみてもＰＬＬ周波数測定回路６を構成する位相検知器４，コントローラ５（フィルタ５），デジタル発振器１のそれぞれの具体的構成及び動作が明らかされておらず，一般のＰＬＬ回路の位相比較器（Phase Frequency Comparator）は
位相及び周波数の違い
位相差を判定する
周波数そのもの
　また，「信号ｆ」が「信号ｆをデジタル発振器１で処理した信号」と補正されたが，デジタル発振器１は「信号ｆ」又は周波数逓倍された「信号ｆ」及びシステムクロックｆｃｌｋを入力して発振出力又は出力信号Ｏｕｔを出力するものであるから，「信号ｆ」又は周波数逓倍された「信号ｆ」は制御信号と解され「処理される」対象ではないはずのところ，「信号ｆをデジタル発振器１で処理した信号」の記載では，図２及び【0025】〜【0027】が削除されたことによりデジタル発振器の具体的構成及び動作の開示が抹消されたことと相俟って，デジタル発振器１で「信号ｆ」にいかなる処理がなされ，いかなる信号が位相検知器４に出力されるのかも不明確になった。
　
　請求人は意見書で「１）「位相検出器」を「位相検知器４」に補正しました。「入力信号Ｉｎと信号ｆとの間の位相差」を「入力信号Ｉｎと，信号ｆをデジタル発振器１で処理した信号との間の位相差」に補正しました。段落００２７は削除しました。」と主張しているが，上述のとおり補正により一層不明確になった。
　
（２）理由１の「２．」及び「６．」について
　図１において参照符合５に対応する構成が「フィルタ」から「コントローラ」に変更された。しかし，発明の詳細な説明には，コントローラについては【0018】に「・・・位相検出器と，これと接続されたコントローラ５で構成されている。」の記載があるのみであり，コントローラ５についての実質的な開示はなく，コントローラ５の具体的構成及び動作が不明である。このため，コントローラ５の出力である「信号ｆ」もいかなるものか技術的に不明である。
　そして，上記（１）のとおり【0018】の補正によりコントローラ５の入力である位相検知器４の出力が一層不明確になり，また，【0024】〜【0028】，図２，３の削除によりこれらの記載を援用することができなくなったことによりコントローラ５の出力でありデジタル発振器１の入力である「信号ｆ」が一層不明確になったため，コントローラ５の動作は一層不明確になった。
　ここで，図２，【0025】〜【0027】は削除されたため，ＤＳＳ（ダイレクトデジタル合成）発振器が周知のものであり【0006】において【背景技術】のひとつとしてＤＳＳ（ダイレクトデジタル合成）発振器が言及されているとしても，図１のデジタル発振器１を削除された図２に示されるようなＤＳＳ（ダイレクトデジタル合成）発振器と限定的に解することはできず、「信号ｆ」を削除された図２に示されるようなＤＳＳ発振器の入力である二進ワード「ｆｗ」と限定的に解することはできない。また，仮に「信号ｆ」をＤＳＳ発振器における二進ワード「ｆｗ」としてみても，入力信号Ｉｎと「ｆｗ」は位相結合されているとは認められない。すなわち，削除された図２に示されるように，ＤＳＳ発振器では「ｆｗ」が「ｆｃｌｋ」毎に累算され，累算値がオーバーフローする（累算値が【0026】の【数３】の「２ｎ」に達することに相当。）毎（「ｆＯＳＣ」に相当。）にクロック出力（ＣＬＫ　ｏｕｔ）をなすものであり，前記累算値が位相に相当するものであるから，「ｆｗ」は【0026】の【数３】に示されるように「ｆｃｌｋ」及び「２ｎ」との関係で発振器１の周波数「ｆＯＳＣ」を表すといえるが，「ｆｗ」は累算器における歩進ステップ幅を示すにすぎず，クロック出力（ＣＬＫ　ｏｕｔ）の位相は「ｆｗ」ではなく累算器のリセットタイミング及びシステムクロックｆｃｌｋの位相に支配されることは明らかである。一方，【0018】及び請求項１の記載によれば入力信号ＩｎとＰＬＬ周波数測定回路の出力信号ｆは位相結合されているのであるから，ＰＬＬ周波数測定回路の出力である「信号ｆ」はＤＳＳ発振器における「ｆｗ」とは異なるものと解さざるを得ない。したがって，コントローラ５の出力でありＰＬＬ周波数測定回路６の出力である「信号ｆ」が不明である。
　更に，ＰＬＬ周波数測定回路６の出力である「信号ｆ」がＤＳＳ発振器における歩進ステップ幅に対応する「ｆｗ」であるとしても，上記（１）のとおり位相検知器４の出力が不明であり，位相検知器４が入力信号Ｉｎの周波数そのものを測定することは自明でないから，元々「フィルタ」と記載されていた「コントローラ」が位相検知器の出力からどのようにしてＤＳＳ発振器における歩進ステップ幅に対応する「ｆｗ」を生成するのかは当業者といえども不明である。
　
　請求人は意見書で「２）図１中の「フィルタ」を「コントローラ」に訂正しました。コントローラ５は，電圧制御発振器（ＶＣＯ）のような簡単なフィルタおよび／またはコントローラを指します。ＰＬＬ周波数測定回路６の出力信号ｆは，回転検出器の信号の周波数と位相を測定するために，入力信号Ｉｎの周波数と位相を含んでいます。」と主張している。しかし，電圧制御発振器（ＶＣＯ）は電圧（制御電圧）で発振周波数を制御する発振器であり，フィルタおよび／またはコントローラとは技術的に全く異なるものであるから，当該主張は意味不明である。また，コントローラ５が電圧制御発振器（ＶＣＯ）であるとすると，コントローラ５と同じ「発振器」であるデジタル発振器１との関係も不明になる。更に，信号ｆが具体的に明らかにされていないため，信号ｆは入力信号Ｉｎの周波数と位相をどのように含んでいるのかも不明である。したがって，上記主張は技術的に意味不明であり，採用できない。
　
　以上のとおり，本件出願の発明の詳細な説明の記載は，当業者が発明を実施できる程度に記載されているとは認められず，本件出願は特許法第３６条第４項第１号に規定する要件を満たしていない。
　
２．「理由３」（特許法第３６条第６項第２号違反）について
（１）理由３の「１．」，「２．」について
　上記１．（１），（２）（特許法第３６条第４項第１号違反）のとおりであるから，発明の詳細な説明を参酌しても，「ＰＬＬ周波数測定回路」を構成する「位相検知器」，「コントローラ」（「フィルタ」），「デジタル発振器」の構成が不明であり，「ＰＬＬ周波数測定回路」が技術的に不明であるため，「周波数逓倍器」で逓倍される「ＰＬＬ周波数測定回路」の出力信号ｆがいかなるものかも不明である。このため，各請求項に係る発明が不明である。
　
　請求人は意見書において「１）特許請求の範囲，明細書，図面中の「ＰＬＬ回路」を出願時の記載「ＰＬＬ周波数測定回路」に補正し，請求項１にＰＬＬ周波数測定回路の構成を記載しました。　２）デジタル信号は０と１からなるだけですので，各デジタル信号は二進ワードです。デジタル数はデジタルワードとも呼ばれます。したがって，出力信号は，周波数と位相の情報を含む二進ワードです。システムクロック信号２は図１のデジタルスイッチング回路を制御し，デジタル発振器１は同じシステムクロック信号２で制御されます。このようにして，デジタル発振器１がすべて同じクロック信号で動作し，特に，周波数逓倍器３と，これと接続されたデジタル発振器１との段階において，位相情報は失われません。」と主張するが，１．（１）のとおり「周波数測定」の構成は明らかにされておらず，また，１．（２）のとおり「信号ｆ」が不明であるから，当該主張は採用できない。
　
（２）理由３の「３．」について
　単に「
周波数
周波数
　
　請求人は意見書において「３）周波数逓倍器３は従来の逓倍回路です。デジタルの周波数逓倍回路はデジタルの入力信号を逓倍し，対応する，逓倍されたデジタルの出力信号を出力します。勿論，デジタルの周波数逓倍回路は従来の，デジタル形式の周波数逓倍器です。」と主張するが，単なる「逓倍回路」と「周波数逓倍回路」とは技術的に異なるものであるから，不適切な表現により発明を不明にしているといわざるを得ず，意見書の上記主張によっては拒絶理由は解消されない。
　
（３）理由３の「５．」について
　発明の詳細な説明をみても「回転角入力信号（Ｉｎ）」なる用語は存在せず，その定義が不明である。ここで，【0013】に「本発明の別の有利な実施態様では，デジタルスイッチング回路の入力信号が，２チャンネル回転検出器のデジタル出力信号である。２チャンネル回転検出器では，両方の出力チャンネルが互いに９０度だけ位相がずれた状態で通っている。（１回転を一義的に分解することはデジタルエンコーダにはできない。それができるのは絶対値発生器だけである。）そして２チャンネル回転検出器のデジタル出力信号を，デジタルスイッチング回路で処理するために使用することができる。」との記載があるが，当該記載は「本発明の
別の
　
　請求人は意見書において「５）回転角入力信号は，段落００２４に記載されていますように，２チャンネルの回転検出器のデジタルの出力信号を指します。」と釈明しているが，【0024】は削除されたので当該主張は採用できない。
　
　以上のとおり，本件出願は特許法第３６条第６項第２号に規定する要件を満たしていない。
　
　
（　なお，特許請求の範囲には「スイッチング回路
（７）
（７）
　
　
第５　むすび
　以上のとおり，本件出願は，明細書の記載に不備があり，特許法第３６条第４項第１号，第６項第２号に規定する要件を満たしていない。
　
　よって，結論のとおり審決する。