【事件の表示】
　特願２００１−５７３４５１「多重化ディスプレイ用の制御方法およびデバイス」拒絶査定不服審判事件〔平成１３年１０月１１日国際公開、ＷＯ０１／７５８５４、平成１５年１１月１１日国内公表、特表２００３−５３３７１１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯
　本願は、平成１３年３月１５日（パリ条約による優先権主張外国庁受理２０００年４月４日、欧州特許庁）を国際出願日とする出願であって、平成２３年７月１日付けで手続補正がなされ、同年８月１１日付けで拒絶査定がなされ、これに対して、同年１２月１３日付けで拒絶査定不服審判が請求されたものである。
　
２　本願発明
　本願の請求項１ないし１０に係る発明は、平成２３年７月１日付けで補正された特許請求の範囲の請求項１ないし１０に記載された事項によって特定されるものであるところ、その請求項１に係る発明は、平成２３年７月１日付けで補正された明細書及び図面の記載からみて、その明細書の特許請求の範囲の請求項１に記載されたとおりの次のものと認める。
　
「行（１０１〜１２４）および列（２０１〜２０５）に配列され、行電極および列電極に結合された複数のピクセル（１１、１２、１３）であって、対応する行電極および列電極にそれぞれが印加される行信号（ＢＰ１〜ＢＰ２４）および列信号（ＦＰ１〜ＦＰ５）の所定の組み合わせによって、そのそれぞれが選択的にアクティブ化または非アクティブ化される複数のピクセル（１１、１２、１３）を備える多重化ディスプレイ（１０）を制御する方法であり、これらの行信号（ＢＰ１〜ＢＰ２４）および列信号（ＦＰ１〜ＦＰ５）が、グラウンド電圧（ＶＳＳ）、アクティブ化の電圧（ＶＬＣＤ）および複数の非アクティブ化の電圧（Ｖ１，Ｖ２，Ｖ３，Ｖ４；ＶＡ，ＶＢ，ＶＣ）の間において変化するものであり、かつディスプレイのいわゆるアクティブ行が、逐次、半サイクル（Ａ，Ｂ）の期間に１度アクティブ化されるものとし、
　前記ディスプレイが該方法に従って第１の、いわゆる通常動作モードにおいて動作され、前記第１の動作モードにおいては前記ディスプレイのすべての行がアクティブ化され、前記行と列信号が第１の、いわゆる通常多重化レートを有する方法において、
　前記ディスプレイが少なくとも１つの第２の、いわゆるスタンバイ動作モードに切り替えられ、前記第２の動作モードにおいては前記ディスプレイのいわゆる非アクティブ行が、対応する行電極に対する、いわゆる非アクティブ化行信号の印加によって非アクティブ化され、それらの非アクティブ化行信号は、それらが列信号（ＦＰ１〜ＦＰ５）と組み合わされたとき、前記非アクティブ行の各ピクセルがそれぞれの端子において、それをアクティブ化するには低すぎる振幅を有する信号を受け取るように決定され、その結果、前記ディスプレイの前記多重化レートは１：ｎ（ｎはアクティブ行電極の数を表す整数）であり、
　前記少なくとも１つの第２の動作モードにおいては、アクティブ行に印加される行信号（ＢＰ１〜ＢＰ８）および前記列信号（ＦＰ１〜ＦＰ５）に作用し、その結果それらが、前記少なくとも１つの第２の動作モードにおけるアクティブ行の数に対応する第２の多重化レートを有し、かつその値が前記第１の多重化レートに関して、非アクティブ行の数に比例して低減され、各行信号は、逐次、半サイクルの期間に１度アクティブ化の電圧になされ、その結果、前記ディスプレイの前記行電極は、逐次、半サイクルの期間に１度アクティブ化され、そして
　前記第１の動作モードから前記少なくとも１つの第２の動作モードへの移行の間に、前記アクティブ化の電圧（ＶＬＣＤ）の値が、非アクティブ・ピクセルの端子に現れる信号の実効値（ＶOFF,rms）における増加を補償するように低減され、多重化レートの低減と前記アクティブ化の電圧の低減をもたらす
ことを特徴とする方法。」（以下「本願発明」という。）
　
３　刊行物の記載事項
　原査定の拒絶の理由に引用された「本願の優先日前に頒布された刊行物である特開平１０−２１４０６３号公報（以下「引用例」という。）」には、図とともに次の事項が記載されている。
（１）「【０００１】
【産業上の利用分野】本発明は、表示制御技術さらには液晶駆動制御に適用して特に有効な技術に関し、例えばドットマトリクス型キャラクタ表示用液晶装置の表示制御回路に利用して有効な技術に関する。
【０００２】
【従来の技術】一般に、液晶表示装置は、液晶表示パネルと、該液晶表示パネルを駆動する半導体集積回路化された液晶表示制御装置と、表示データの書き込みや前記液晶表示制御装置の表示動作の制御を行なうマイクロ・プロセッシング・ユニット（以下、マイクロプロセッサと称する）等から構成されている。
【０００３】ドットマトリクス方式の表示パターンを生成するためのキャラクタジェネレータを内蔵した従来の液晶表示制御装置は、キャラクタコ−ドを格納する表示デ−タＲＡＭ（ＤＤＲＡＭ）と、文字フォントなどのキャラクタパタ−ンを格納するキャラクタジェネレータＲＯＭ（ＣＧＲＯＭ）と、上記表示データＲＡＭから表示データを液晶表示パネルの駆動位置に合わせて読み出すアドレスカウンタと、液晶表示パネルのコモン電極やセグメント電極に対する駆動信号を形成して液晶の駆動を行なう液晶駆動回路、表示タイミングを与えるクロック信号を形成するタイミング発生回路等から構成されていた。
【０００４】マイクロプロセッサは、液晶表示パネル上に表示したいキャラクタに対応するキャラクタコ−ドを表示データＲＡＭに書き込む。アドレスカウンタは液晶表示パネルの駆動位置に合わせて順次表示データＲＡＭからキャラクタコードを読み出し、読み出されたキャラクタコ−ドをアドレスの一部としてキャラクタジェネレータＲＯＭをアクセスしてキャラクタパタ−ンを順次読み出す。
読み出されたキャラクタパタ−ンは、液晶の点灯／非点灯デ−タとして
点灯／非点灯レベルの駆動電圧を出力し、液晶表示パネルを駆動する
【０００５】なお、各キャラクタは垂直方向に複数のラインで構成されているため、上記の
制御を各表示行毎にキャラクタのライン数（キャラクタが縦横５×８ドット構成の場合は８ライン）分だけ繰り返して行な
コモンドライバは各ラインの選択レベルの駆動電圧を順次出力する
　
（２）「【０００６】
【本発明が解決しようとする課題】上記のような液晶表示装置を搭載した携帯電話機やページャ等の携帯用電子機器においては、待ち受け時には液晶表示パネル全面に表示を行なう必要はなくカレンダーや時計表示、さらにピクトグラムと呼ばれるマークやアイコン等最小限の表示がなされていれば良い。ところが、従来の携帯電話機等の液晶表示装置では、待ち受け時に表示は減らすものの液晶駆動デューティを変更していなかった。つまり、表示しない行のコモン電極についても走査を行なっていたため、待ち受け時の消費電力を充分に減らすことができないという問題点があった。
【０００７】例えば３２本のコモンドライバを有する液晶表示制御装置においては、ＣＯＭ１信号に対するコモンドライバかＣＯＭ３２信号に対応するコモンドライバまで順次選択されて３２ラインが順次選択的に駆動される。この様な駆動方法が、１／３２デューティ駆動とされる。この場合、５×８ドットサイズのキャラクタフォントであれば、垂直方向に４行分の文字列を表示することができる。このような液晶表示制御装置において４行分の全面表示を必要としない場合においても、４行分の時分割駆動を行うと、液晶駆動電圧及び消費電流は４行分の全面表示を行う場合と同等である。
【０００８】ここで、システムの待機状態においては４行分の全面表示を行わず、一部の表示行のみを選択的に駆動し、液晶駆動デューティを下げ液晶駆動電圧を低減することができれば、液晶駆動制御装置の消費電力を抑えることができる。しかしながら、液晶駆動電圧を変えると最適な駆動バイアス比も変化するため、そのままの駆動条件では良好な表示コントラストが得られなくなる。また、単に液晶駆動デューティだけを低くすると、キャラクタフォントの表示位置が最上行に固定され、表示としての見た目のバランスが悪くなるという問題点があることが明らかになった。
【０００９】本発明の目的は、液晶表示制御装置を搭載した電子機器においてシステムの動作状態に応じて液晶駆動デューティを変化させることでトータルの消費電力を低減できるとともに、そのような可変デューティ表示を行なう場合に液晶駆動デューティに応じて、最適駆動電圧と最適駆動バイアス条件を容易に設定して駆動を行なえる液晶表示技術を提供することにある。
【００１０】本発明の他の目的は、システムの動作状態に応じて、最も見やすい表示が行なえる液晶表示技術を提供することにある。」
　
（３）「【００１１】
【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１２】すなわち、液晶表示制御装置内にマイクロプロセッサから書き替え可能な駆動デューティ選択レジスタと駆動バイアス選択レジスタとが液晶表示制御装置内に設けられる。液晶表示パネルの全面表示から一部の行のみの表示に切り替える場合、上記駆動デューティ選択レジスタと駆動バイアス選択レジスタの設定値をマイクロプロセッサによって変更することで、液晶表示パネルの一部に選択的に低電圧、低デューティ駆動で表示が行なわれるようにする。具体的には、１ライン毎に時分割して選択レベルを出力するコモンドライバに接続されたコモンシフトレジスタにおいて、表示を行う部分のシフトレジスタのみ選択情報が順次シフトされるようにし、一方、画面の非表示部分に対応するシフトレジスタは、シフト動作を行なわせないようにする。
【００１３】また、昇圧回路における昇圧出力倍率を設定可能な昇圧倍率選択レジスタが液晶表示制御装置内に設けられる。液晶表示パネルの全面表示から一部の行のみの表示に切り替える場合、昇圧倍率選択レジスタの設定値をマイクロプロセッサによって変更することで、昇圧回路から出力される昇圧電圧が低くされる。
【００１４】上記した手段によると、マイクロプロセッサからの指示により液晶表示パネルの一部のみを選択的に低デューティで駆動できるため、内部コモンシフトレジスタの動作周波数及び液晶駆動電圧を下げることができる。それによって、液晶表示制御装置のトータル消費電流を抑えることができる。また、駆動デューティの変更に伴い、最適駆動バイアスも変更することができるので、コントラストの低下を防止することができる。さらに、低デューティ化に伴い、昇圧回路の昇圧出力倍率を低く設定することで、昇圧出力電圧を必要最小限度に下げることができ、これにより、液晶駆動電源回路の動作電圧を下げることができるとともに、昇圧回路の効率を向上させることができ、液晶表示制御装置の消費電流をさらに抑えることができる。
【００１５】また、望ましくは、液晶表示制御装置内にセンタリング表示指定レジスタが設けられる。これによって、待機時に最も表示の見易い位置、例えば、液晶表示パネル中央部分に表示を行なうことができる。」
　
（４）「【００１６】
【発明の実施の形態】図１は、本発明の実施例である液晶表示システム（液晶表示装置）１００を示す。この
表示システム１００
ドットマトリクス方式の液晶表示パネル１と、該液晶表示パネル１のコモン電極およびセグメント電極を駆動する信号を出力して表示を行なわせる液晶表示制御装置２と、該液晶表示制御装置２の制御情報を設定したり表示データの書き込みを行なうマイクロプロセッサ（ＭＰＵ）３と、バッテリなどのシステム電源４とを含む
マイクロプロセッサ３と液晶表示制御装置２との間には、上記装置２のチップを有効化させるイネーブル信号Ｅ、リセットを指示するためのリセット信号ＲＳ、及びリード・ライト制御信号Ｒ／ＷをＭＰＵ３から装置２へ送信するための制御信号線と、ＭＰＵ３と装置２との間の８ビットのデータ信号ＤＢ０〜ＤＢ７を送受信するためのデータバスとが設けられ
液晶表示パネル１と液晶表示制御装置２とは、コモン信号線ＣＯＭ１〜ＣＯＭ３２とセグメント信号線ＳＥＧ１〜ＳＥＧ８０とによって接続され
【００１７】
液晶表示制御装置２は、マイクロプロセッサ３との間の信号の送受信を行なうシステムインタフェース回路４と、内部の制御情報等を設定するためのインストラクションレジスタ５と、液晶表示パネル１の画面上に表示する文字のキャラクタコードを記憶する表示データＲＡＭ７（表示メモリ）と、該表示データＲＡＭ７から表示データを液晶表示パネル１の駆動位置に合わせて読み出すアドレスカウンタ６と、表示データＲＡＭ７から読み出されたキャラクタコードからドットマトリクス状の文字フォントパターンを展開するキャラクタジェネレータメモリ８と、該キャラクタジェネレータメモリ８から読み出された複数ビットの表示データをシリアルデータを変換する並直変換回路９と、変換された表示データをシフトして１ライン分保持するセグメントシフトレジスタ１２と、シフトされた１ライン分の表示データを保持するラッチ回路１３と、保持された表示データに基づいて液晶表示パネル１のセグメント電極に印加される駆動電圧波形を形成し出力するセグメントドライバ１４と、液晶表示パネル１のコモン電極を順次選択する信号を形成するコモンシフトレジスタ１５と、コモン電極に印加される駆動電圧波形を形成し出力するコモンドライバ１６と、上記表示データメモリ７に対する表示位置を示すタイミング信号や上記シフトレジスタ１２，１５に対して表示タイミングを与えるクロック信号を形成するタイミング発生回路１０と、システム電源４０からの電源電圧Ｖｃｉに基づいて液晶駆動電圧を発生する昇圧回路１１と、昇圧された電圧に基づいて液晶駆動バイアス電圧を発生する液晶駆動バイアス回路１８と、発生されたバイアス電圧をインピーダンス変換して出力するボルテージホロワ（オペアンプ）からなる電源回路１７と、出力されたバイアス電圧の中から所望のものを選択して上記セグメントドライバ回路１４およびコモンドライバ回路１６に供給する液晶駆動電圧選択回路１９
とを含む
【００１８】なお、上記液晶表示制御装置２は、公知の半導体集積回路製造技術によってＣＭＯＳＬＳＩとして１つの半導体チップ上に形成される。また、図１において、Ｃ１，Ｃ２はそれぞれ、昇圧回路を構成する容量素子であり、Ｃ３は電源安定化のための容量素子である。これらの容量素子は半導体チップ上に形成可能な容量素子の容量では充分な大きさでないため、外付けの容量素子（コンデンサ）が用いられる。キャラクタジェネレータメモリ８は、一般にＲＯＭ（リード・オンリ・メモリ）で構成されるが、ユーザーの作成したパターンを表示可能にするため、ＲＡＭが上記ＲＯＭに付加されることもある。特に制限されないが、上記セグメントシフトレジスタ１２およびコモンシフトレジスタ１５は、双方向シフトレジスタによって構成されている。
【００１９】この実施例の液晶表示制御装置２は、マイクロプロセッサ３がシステムインタフェース４を介して表示したいキャラクタのコードを表示位置に対応して表示データＲＡＭ７に書き込むことで、キャラクタジェネレータメモリ８内に格納されている任意のキャラクタを表示することができる。また、
マイクロプロセッサ３がシステムインタフェース４を介して液晶表示を行う各種の制御情報をインストラクションレジスタ５にセットすると、装置２は設定された制御情報に従った表示制御を行なう。
マイクロプロセッサ３から入力される文字コードを次々と表示データＲＡＭ７に書き込ん
【００２０】
表示データ（キャラクタコード）
タイミング発生回路１０により生成された表示アドレス信号が表示データＲＡＭ７へ送られることで順次読み出され、このキャラクタコードをアドレスとしてキャラクタジェネレータメモリ８に格納されたキャラクタパタ−ンが読み出され
並直変換回路９でシリアルデータに変換され、
セグメントシフトレジスタ１２に順次送られ
１ライン分のデータがセグメントシフトレジスタ１２に蓄積されたところで同時にラッチ回路１３にラッチされ、セグメントドライバ１４はこのラッチされたデータから点灯／非点灯電圧を選択して液晶表示パネル１へ出力する。この点灯／非点灯駆動の電圧レベルは液晶駆動電圧選択回路１９で発生される
【００２１】例えば、
５×８ドットで構成されるキャラクタフォントパタ−ンを垂直方向に４行表示する
各表示行は８ライン
３２個の出力回路を
液晶表示パネル１のコモン駆動信号（ＣＯＭ１〜ＣＯＭ３２）を、ＣＯＭ１からＣＯＭ３２まで時分割に順次選択電圧レベルにして
ＣＯＭ１〜ＣＯＭ８が第１行目、ＣＯＭ９〜ＣＯＭ１６が第２行目、ＣＯＭ１７〜ＣＯＭ２４が第３行目、ＣＯＭ２５〜ＣＯＭ３２が第４行目となる
【００２２】このような４行まで表示可能な液晶表示パネル１において、システムの
待機時など４行分を全て使用する全面表示を必要としない
待機期間中は、２行あるいは１行を使用して、時刻や日時などの情報のみを表示させる場合などである。このような場合、
表示されない行に対してもコモン駆動信号を出力してセグメント電極には非点灯のレベルの電圧を印加し
表示行が少ないにもかかわらず消費電力は減らないという不具合
表示を行なわない行についてはコモン駆動信号も印加しないようにコモンシフトレジスタ１５を動作させるようにしたものである。これによって、待機時の液晶表示制御装置１の消費電力を低減することができる
【００２３】ただし、この場合にもコモン駆動信号をＣＯＭ１から順次選択レベルにして出力して２行表示や
１行表示を行なうした場合には、
【００２４】そこで、この実施例では、２行表示や
１行表示を行なう場合には、
コモン駆動信号ＣＯＭ１〜ＣＯＭ８までの選択駆動をスキップし、
ＣＯＭ９からＣＯＭ１６（１／８デューティ駆動）までの範囲で選択レベルを出力することで、
液晶表示パネル１の画面中央部に選択的に表示を行なうように、コモンシフトレジスタ１５を動作させている
画面中央部の表示エリア以外の非表示行は常時非選択レベルで交流駆動を行なうことで、液晶に直流バイアスが印加されて液晶が劣化し表示が黒ずんでしまうのを回避することができるようにし
１／３２デューティ駆動
の４行表示
【００２５】図９は、低デューティ駆動時の画面中央部に表示を行う為の詳細な実現方法を示す。図１のインストラクションレジスタ５は、駆動デューティ値が設定される駆動デューティ選択レジスタ３４と、表示画面中央部に選択的に表示を行うことを指示するセンタリング指定レジスタ３１とを含む。マイクロプロセッサ３は、上記駆動デューティ選択レジスタ３４とセンタリング指定レジスタ３１とに所定の値を設定する。液晶表示制御装置２は、駆動デューティ選択レジスタ３４に設定された駆動デューティ値に基づいて、
タイミング発生回路１０で形成されるコモンシフトレジスタ１５のシフトクロック信号の周期を調整
４行表示から
フレーム周期を一定に制御するため、
１行表示に駆動デューティが変更された場合、上記シフトクロックの周期は４倍とされ
【００２６】センタリング指定レジスタ３１の設定値はシフト制御回路３５に供給されており、シフト制御回路３５は、通常の全面表示（４行表示）の際にはフリップフロップＦ／Ｆ１からＦ／Ｆ３２まで順番に「１」をシフトさせて行くことでコモンドライバ１６から時分割に選択レベルのコモン信号を出力させるとともに、待機時にはセンタリング指定レジスタ３１の設定値に基づいて、例えばフリップフロップＦ／Ｆ９からＦ／Ｆ２４まで順番に「１」をシフトさせて行くことでコモンドライバ１６から中央の２行分のコモンラインへ選択レベルのコモン信号を時分割的に出力させる。
【００２７】図１０には、設定された駆動デューティ値に基づいてコモンシフトレジスタ１５のシフトクロック信号の周期を、
フレーム周期を一定にするように調整し
【００２８】一般的に駆動デューティを低くすると、各ラインの選択時間が長くなり、パネル全体の表示が点灯しやすくなる。従って、
低デューティ駆動に変更した後も、変更前と同じ
コントラスト
を維持するために
【００２９】さらに、この実施例においては、２行表示あるいは
１行表示のため駆動デューティを
１／４に下げたときに、各コモン信号の選択レベルの期間を
４倍となるようにし
１フレームの周波数を変えることなく駆動デューティを下げることができる
【００３０】なお、駆動デューティを１／２，１／４に下げたときに各コモン信号の選択レベルの期間をそれぞれ２倍，４倍にする制御は、タイミング発生回路１０からコモンシフトレジスタ１５に供給されるクロックの周波数をそれぞれ１／２，１／４に下げることで簡単に実現することができる。このように、駆動デューティを１／２，１／４に下げたときに、クロックの周波数を下げるようにしているため、ＣＭＯＳ回路で構成されている内部回路の動作周波数が下がり、消費電力も下がるという利点もある。
【００３１】図１１に液晶駆動系の回路（１１〜１８）を示す。昇圧回路１１は、
入力電圧端子Ｖｃｉ
【００３２】特に、制限されないが、上記昇圧倍率選択レジスタ３３は、インストラクションレジスタ５内に設けられている。
Ｖｃｉは電源電圧Ｖｃｃ（例えば３Ｖ）を抵抗分割して得られるＶｃｃよりも低い電圧（例えば２．８Ｖ）
【００３３】図１２に昇圧回路１１の具体的な回路構成例を、表１に昇圧倍率選択レジスタ３３の設定値と昇圧回路１１のＶＬＯＵＴ出力状態との関係を、また、図１３に各昇圧電圧発生の動作原理を示す。
【００３４】
【表１】
　
　…（略）…
　
図１２に示すように、昇圧回路１１は、外部端子Ｔ１，Ｔ２間に接続されたコンデンサＣ１と、外部端子Ｔ３，Ｔ４間に接続されたコンデンサＣ２と、電圧入力端子Ｔｖｃｉと昇圧電圧出力端子Ｔｏｕｔと上記外部端子Ｔ１〜Ｔ４との間に接続されたスイッチＳ０〜Ｓ９とにより構成されている。この昇圧回路１１は、１倍昇圧出力時には図１２（Ａ）のように、スイッチＳ０のみがオンされて入力電圧Ｖｃｉがそのまま出力電圧ＶＬＯＵＴとして端子Ｔｏｕｔより出力される。
【００３５】一方、２倍昇圧や３倍昇圧出力時には、先ず図１２（Ｂ）のようにスイッチＳ２，Ｓ４，Ｓ７，Ｓ９がオンされてコンデンサＣ１，Ｃ２がぞれぞれＶｃｉに充電される。次に、２倍昇圧のときは図１２（Ｃ）のように、スイッチＳ１，Ｓ３，Ｓ６，Ｓ８がオンされることによって、図１３（Ａ）のように２つのコンデンサＣ１，Ｃ２が並列形態に接続されるとともに、充電時に接地電位が印加されていた端子が電圧入力端子に接続されてＶｃｉが印加されることで２×Ｖｃｉの電圧を出力する。また、３倍昇圧のときは図１２（Ｄ）のように、スイッチＳ１，Ｓ５，Ｓ８がオンされることによって、図１３（Ｂ）のように２つのコンデンサＣ１，Ｃ２が直列形態に接続されるとともに、充電時に接地電位が印加されていた端子が電圧入力端子に接続されてＶｃｉが印加されることで３×Ｖｃｉの電圧を出力する。
【００３６】上記のように、昇圧回路１１の昇圧出力倍率を任意に設定できるようにすることで、液晶を駆動するのに低い電圧で良い場合には昇圧出力を必要最小限度に下げることにより、液晶駆動電源回路としての駆動バイアス回路１８や電源回路１７の動作電圧を下げることができるとともに、昇圧回路１１の効率を向上させることができ、その結果、装置２の消費電流を大幅に抑えることができる。
【００３７】次に、上記昇圧回路１１の昇圧倍率の具体的な設定方法を説明する。例えば、
１／３２デューティ駆動で４行表示を行う場合
昇圧回路１１は３倍の昇圧を行う
１行のみを表示すれば十分である場合
液晶駆動電圧も３倍昇圧で８Ｖ
１／８デューティ駆動を指示するデータが設定されてデューティ比が変更されるとともに、レジスタ３３に例えば２倍の昇圧倍率を指示
【００３８】また、液晶駆動デューティを変更した場合に良好なコントラストを得るためには、駆動バイアス比を最適化するのが望ましい。一般的に、
駆動デューティを１／Ｎとすると最良のコントラストを得るための
１／８デューティと、
１／３２デューティでの最適駆動バイアスは、
１／４バイアス
１／６．７バイアス
【００３９】図１４に液晶駆動バイアス回路１８の実施例を、また表２に各バイアスモードにおける液晶バイアス選択レジスタ３２の設定状態と、回路内のスイッチＳＷ１〜ＳＷ９のオン／オフ状態との関係を示す。特に制限されないが、液晶バイアス選択レジスタ３２はインストラクションレジスタ５内に設けられている。なお、表２において「−」はオフ状態を表している。この実施例の液晶表示制御装置２は、マイクロプロセッサ３がインストラクションレジスタ５内の液晶バイアス選択レジスタ３２で駆動バイアスを設定することで、液晶駆動バイアス回路１８内の駆動バイアス比を任意に変更することができる。
【００４０】
【表２】
　
　…（略）…
　
図１４において、
Ｖ１とＧＮＤがセグメント電極およびコモン電極の選択レベル、Ｖ２とＶ５がコモン電極の非選択レベル、Ｖ３とＶ４がセグメント電極の非選択レベルである。
非選択レベルが２組あるのは非点灯のドットに対応したコモン電極とセグメント電極にＶ２とＶ３またはＶ５とＶ４を交互に印加して交流駆動することで液晶の劣化を防止するため
【００４１】なお、図１４において、ＶＲはコントラスト調整用の可変抵抗である。図示しないが、この可変抵抗ＶＲの抵抗調整量を設定するレジスタをインストラクションレジスタ５内に設けて、そのレジスタ値によって可変抵抗ＶＲの抵抗値を変化させて液晶表示パネルのコントラストを調整するように構成しても良い。」
　
（５）「【００５３】
【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００５４】即ち、複数の表示行を制御する液晶表示制御装置において、システムの待機時などに全ての表示行に表示させる必要がない場合に、消費電流を低減することができる。こまた、れらの制御を全てマイクロプロセッサがソフトウェアで制御することができるため、システムの動作状態に応じ、必要最小限度の消費電流で液晶駆動を行うことができる。」
　
（６）図１、図１１、図１４の記載から、液晶駆動バイアス回路１８が出力する液晶駆動バイアスＶ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５及びＧＮＤのうち、電圧ＧＮＤは接地であり、電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５は、該ＧＮＤと昇圧回路が２．８Ｖである入力電圧端子Ｖｃｉを３倍又は２倍に昇圧した電圧であるＶＬＣＤとの間に複数の抵抗ＶＲ、Ｒ、Ｒ０を直列に接続した分圧回路により作られる電圧であり、電圧値の高い順に並べると電圧Ｖ１、電圧Ｖ２、電圧Ｖ３、電圧Ｖ４、電圧Ｖ５及び電圧ＧＮＤのとおりであることが見てとれる。
　
（７）「各表示行毎にキャラクタのライン数（キャラクタが縦横５×８ドット構成の場合は８ライン）」（【０００５】）の記載から、「ライン」は「ドットライン」を意味することが明らかであり、キャラクタを構成する「ドット」は「画素」ということができ、また、図５及び図８にはドット（画素）が７８列しか記載されていないが、図１及び図１１には「ＳＥＧ１〜ＳＥＧ８０」と記載されているので、セグメント電極が８０本あるとすると、上記（１）ないし（６）からみて、引用例には、
「各表示行８画素ラインで、５×８画素で構成されるキャラクタフォントパターンを垂直方向に４行表示する、３２画素ラインのドットマトリクス方式の液晶表示パネルと、該液晶表示パネルの３２本のコモン電極ＣＯＭ１〜ＣＯＭ３２及び８０本のセグメント電極ＳＥＧ１〜ＳＥＧ８０を駆動する信号を出力して表示を行なわせる液晶表示制御装置と、該液晶表示制御装置の制御情報を設定したり表示データの書き込みを行なうマイクロプロセッサと、バッテリなどのシステム電源とを含み、
　前記マイクロプロセッサと前記液晶表示制御装置との間には、前記液晶表示制御装置のチップを有効化させるイネーブル信号Ｅ、リセットを指示するためのリセット信号ＲＳ、及びリード・ライト制御信号Ｒ／Ｗを前記マイクロプロセッサから前記液晶表示制御装置へ送信するための制御信号線と、前記マイクロプロセッサと前記液晶表示制御装置との間の８ビットのデータ信号ＤＢ０〜ＤＢ７を送受信するためのデータバスとが設けられており、
　前記液晶表示パネルと前記液晶表示制御装置とは、コモン信号線ＣＯＭ１〜ＣＯＭ３２とセグメント信号線ＳＥＧ１〜ＳＥＧ８０とによって接続されており、
　前記液晶表示制御装置は、前記マイクロプロセッサとの間の信号の送受信を行なうシステムインタフェースと、内部の制御情報等を設定するためのインストラクションレジスタと、前記液晶表示パネルの画面上に表示する文字のキャラクタコードを記憶する表示データＲＡＭと、該表示データＲＡＭから表示データを前記液晶表示パネルの駆動位置に合わせて読み出すアドレスカウンタと、前記表示データＲＡＭから読み出されたキャラクタコードからドットマトリクス状の文字フォントパターンを展開するキャラクタジェネレータメモリと、該キャラクタジェネレータメモリから読み出された複数ビットの表示データをシリアルデータを変換する並直変換回路と、変換された表示データをシフトして１ライン分保持するセグメントシフトレジスタと、シフトされた１ライン分の表示データを保持するラッチ回路と、保持された表示データに基づいて前記液晶表示パネルのセグメント電極に印加される駆動電圧波形を形成し出力するセグメントドライバと、前記液晶表示パネルのコモン電極を順次選択する信号を形成するコモンシフトレジスタと、３２個の出力回路を有し、それぞれ前記液晶表示パネルの第１行目ないし第４行目となる前記コモン電極ＣＯＭ１〜ＣＯＭ８、ＣＯＭ９〜ＣＯＭ１６、ＣＯＭ１７〜ＣＯＭ２４、ＣＯＭ２５〜ＣＯＭ３２に接続されるコモン信号線ＣＯＭ１〜ＣＯＭ３２に印加されるコモン駆動信号ＣＯＭ１〜ＣＯＭ３２を、コモン駆動信号ＣＯＭ１からコモン駆動信号ＣＯＭ３２まで、時分割に順次選択電圧レベルにする駆動電圧波形を形成し出力するコモンドライバと、前記表示データメモリに対する表示位置を示すタイミング信号や前記セグメントシフトレジスタ及び前記コモンシフトレジスタに対して表示タイミングを与えるクロック信号を形成するタイミング発生回路と、前記システム電源からの３Ｖの電源電圧Ｖｃｃを抵抗分割して得られるＶｃｃよりも低い２．８Ｖである入力電圧端子Ｖｃｉに基づいて液晶駆動電圧を発生する昇圧回路と、昇圧された電圧に基づいて、この順に電圧値が高い６つの液晶駆動バイアス電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５及びＧＮＤを発生する液晶駆動バイアス回路と、発生されたバイアス電圧をインピーダンス変換して出力するボルテージホロワからなる電源回路と、出力されたバイアス電圧の中から所望のものを選択して前記セグメントドライバ及び前記コモンドライバに供給する液晶駆動電圧選択回路とを含んでおり、前記マイクロプロセッサが前記システムインタフェースを介して液晶表示を行う各種の制御情報を前記インストラクションレジスタにセットすると、設定された制御情報に従った表示制御を行なうものであり、
　前記６つの液晶駆動バイアス電圧のうち、液晶駆動バイアス電圧Ｖ１及びＧＮＤは前記セグメント電極の選択レベルでありかつ前記コモン電極の選択レベルでもあり、液晶駆動バイアス電圧Ｖ２及びＶ５はコモン電極の非選択レベルであり、液晶駆動バイアス電圧Ｖ３及びＶ４はセグメント電極の非選択レベルであり、このように非選択レベルの液晶駆動バイアス電圧を２組とし、非点灯の画素に対応したコモン電極及びセグメント電極に、それぞれ、液晶駆動バイアス電圧Ｖ２及びＶ３と、液晶駆動バイアス電圧Ｖ５及びＶ４とを交互に印加して交流駆動することで液晶の劣化を防止するものであり、
　前記マイクロプロセッサから入力された表示データとしてのキャラクタコードを、次々と前記表示データＲＡＭに書き込み、かつ、前記タイミング発生回路により生成された表示アドレス信号が該表示データＲＡＭへ送られることで順次読み出し、このキャラクタコードをアドレスとして前記キャラクタジェネレータメモリに格納されたキャラクタパタ−ンを読み出し、読み出されたキャラクタパタ−ンを、前記並直変換回路でシリアルデータに変換して、液晶の点灯／非点灯データとして前記セグメントシフトレジスタに順次送り、該セグメントシフトレジスタに１画素ライン分のデータが蓄積されたところで同時に前記ラッチ回路がラッチし、前記セグメントドライバがこのラッチされたデータに基づいて、前記液晶駆動電圧選択回路で発生した点灯レベルの駆動電圧／非点灯レベルの駆動電圧を選択して、セグメント電極に印加される駆動電圧波形を形成し前記液晶表示パネルへ出力し、前記コモンドライバは各画素ラインの選択レベルの駆動電圧を順次出力して、前記液晶表示パネルを駆動する制御を全表示行の画素ライン分だけ繰り返して行なう、
　表示システムを制御する方法において、
　１行を使用して時刻や日時などの情報のみを表示させ４行分３２画素ラインを全て使用する全面表示は必要としない待機期間中に、表示されない行のコモン電極に対してもコモン駆動信号を出力してセグメント電極には非点灯のレベルの電圧を印加すると表示行が少ないにもかかわらず消費電力は減らないという不具合があるので、表示を行なわない行のコモン電極についてはコモン駆動信号も印加しないようにすることによって待機時の液晶表示制御装置の消費電力を低減し、前記液晶表示パネルの画面中央部に選択的に表示を行なうようにし、かつ、液晶に直流バイアスが印加されて液晶が劣化し表示が黒ずんでしまうのを回避するために、コモン駆動信号ＣＯＭ１〜ＣＯＭ８までの選択駆動をスキップし、コモン駆動信号ＣＯＭ９からＣＯＭ１６までの範囲で選択レベルを出力して１／８デューティ駆動するように前記コモンシフトレジスタを動作させ、画面中央部の表示エリア以外の非表示行のコモン電極は常時非選択レベルで交流駆動を行なうようにした方法であって、
　２．８Ｖである入力電圧端子Ｖｃｉを３倍に昇圧した８Ｖ程度の液晶駆動電圧で、１／６．７バイアスの駆動バイアスで、１／３２デューティ駆動の４行分３２画素ライン表示から、１／８デューティ駆動の１行分表示すなわち８画素ライン表示に変更される待機期間になった場合、フレーム周期を一定に制御するため前記タイミング発生回路で形成される前記コモンシフトレジスタのシフトクロック信号の周期を調整して該シフトクロックの周期を４倍にするとともに、駆動デューティ１／８のときの最良のコントラストとするため前記駆動バイアスを１／４バイアスとし、かつ、低デューティ駆動に変更した後も変更前と同じコントラストを維持するために、前記昇圧回路による昇圧倍率を２倍にして５Ｖ程度の液晶駆動電圧にした方法。」の発明（以下「引用発明」という。）が記載されているものと認められる。
　
４　対比・判断
　本願発明と引用発明とを対比する。
（１）引用発明の「５×８画素で構成され」、「コモン電極」、「セグメント電極」、「画素」、「『３２本のコモン電極ＣＯＭ１〜ＣＯＭ３２を駆動する信号』、『コモン駆動信号ＣＯＭ１〜ＣＯＭ３２』」、「８０本のセグメント電極ＳＥＧ１〜ＳＥＧ８０を駆動する信号」、「液晶の点灯」、「液晶の非点灯」、「液晶表示パネル」、「液晶駆動バイアス電圧ＧＮＤ」、「『点灯レベル』、『選択レベル』」、「『非点灯レベル』、『非選択レベル』」、「『表示』に『使用』する『行』の『画素ライン』、すなわち『表示行』の『画素ライン』」、「フレーム周期」、「４行分３２画素ラインを全て使用する全面表示」、「１／３２デューティ」、「１行を使用して時刻や日時などの情報のみを表示させ４行分３２画素ラインを全て使用する全面表示は必要としない待機期間」、「『非表示行のコモン電極』、『表示を行なわない行のコモン電極』」、「『常時非選択レベル』の『駆動電圧』の『コモン駆動信号』」、「画面中央部の表示エリア以外の非表示行のコモン電極は常時非選択レベルで交流駆動を行なう」、「『１／８デューティ』の１：８」、「選択レベルである液晶駆動バイアス電圧Ｖ１」及び「『液晶表示パネル』を含む『表示システム』を制御する方法」は、それぞれ、本願発明の「行および列に配列され」、「行電極」、「列電極」、「ピクセル」、「行信号」、「列信号」、「『ピクセル』の『アクティブ化』」、「『ピクセル』の『非アクティブ化』」、「多重化ディスプレイ」、「グラウンド電圧」、「アクティブ化の電圧」、「非アクティブ化の電圧」、「ディスプレイのいわゆるアクティブ行」、「半サイクルの期間」、「『ディスプレイのすべての行がアクティブ化され』る『第１の、いわゆる通常動作モード』」、「第１の、いわゆる通常多重化レート」、「少なくとも１つの第２の、いわゆるスタンバイ動作モード」、「ディスプレイのいわゆる非アクティブ行」、「いわゆる非アクティブ化行信号」、「ディスプレイのいわゆる非アクティブ行が、対応する行電極に対する、いわゆる非アクティブ化行信号の印加によって非アクティブ化され」、「『第２の動作モード』における『多重化レート』である『１：ｎ（ｎはアクティブ行電極の数を表す整数）』の『第２の多重化レート』」、「アクティブ化の電圧の値」及び「多重化ディスプレイを制御する方法」に相当する。
　
（２）引用発明において、「多重化ディスプレイ（液晶表示パネル）」は、各表示行８「ピクセル（画素）」ラインで、５×８「ピクセル」で構成されるキャラクタフォントパターンを垂直方向に４行表示する、３２「ピクセル」ラインのものであって、その３２本の「行電極（コモン電極）」ＣＯＭ１〜ＣＯＭ３２及び８０本の「列電極（セグメント電極）」ＳＥＧ１〜ＳＥＧ８０を駆動する「行及び列信号」を、「行信号（コモン信号）」線ＣＯＭ１〜ＣＯＭ３２と「列信号（セグメント信号）」線ＳＥＧ１〜ＳＥＧ８０とによって接続されている液晶表示制御装置が出力して表示を行なわせるものであり、液晶表示制御装置は、セグメントドライバが「ピクセルのアクティブ化／非アクティブ化（液晶の点灯／非点灯）」データに基づいて、液晶駆動電圧選択回路で発生した「アクティブ化の電圧（点灯レベルの駆動電圧）」／「非アクティブ化の電圧（非点灯レベルの駆動電圧）」を選択して、「列電極」に印加される駆動電圧波形を形成し前記「多重化ディスプレイ」へ出力し、コモンドライバが各「ピクセル」ラインの「アクティブ化の電圧（選択レベルの駆動電圧）」を順次出力して、前記「多重化ディスプレイ」を駆動する制御を、全表示行の「ピクセル」ライン分だけ繰り返して行なうものであるから、引用発明の「ピクセル」と本願発明の「ピクセル」とは、「行および列に配列され」る点、「行電極および列電極に結合され」る点、「複数」である点及び「対応する行電極および列電極にそれぞれが印加される行信号および列信号の所定の組み合わせによって、そのそれぞれが選択的にアクティブ化または非アクティブ化される」点で一致し、引用発明の「多重化ディスプレイ」と本願発明の「多重化ディスプレイ」とは「複数のピクセルを備える」点で一致する。
　そして、引用発明において、セグメントドライバ及びコモンドライバには、液晶駆動バイアス回路が発生し、電源回路がインピーダンス変換して出力したこの順に電圧値が高い６つの液晶駆動バイアス電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５及び「グラウンド電圧（液晶駆動バイアス電圧ＧＮＤ）」の中から、液晶駆動電圧選択回路が所望のものを選択して供給しており、その６つの液晶駆動バイアス電圧のうち、液晶駆動バイアス電圧Ｖ１及び「グラウンド電圧」は「列電極（セグメント電極）」の「アクティブ化の電圧（選択レベル）」でありかつ「行電極（コモン電極）」の「アクティブ化の電圧」でもあり、液晶駆動バイアス電圧Ｖ２及びＶ５は「行電極」の「非アクティブ化の電圧（非選択レベル）」であり、液晶駆動バイアス電圧Ｖ３及びＶ４は「列電極」の「非アクティブ化の電圧」であるから、引用発明の「行信号（コモン電極ＣＯＭ１〜ＣＯＭ３２を駆動する信号）」及び「列信号（セグメント電極ＳＥＧ１〜ＳＥＧ８０を駆動する信号）」と、本願発明の「行信号」及び「列信号」とは、「グラウンド電圧、アクティブ化の電圧および複数の非アクティブ化の電圧の間において変化するもの」である点で一致する。
　
（３）引用発明の「半サイクルの期間（フレーム周期）」は、コモンドライバが、各「行（画素ライン）」の「アクティブ化の電圧（選択レベルの駆動電圧）」を順次出力して「ディスプレイ（液晶表示パネル）」を駆動する制御を、全「ディスプレイのいわゆるアクティブ行（表示行の画素ライン）」分だけ繰り返して行なう期間であることが当業者に自明であるから、引用発明は、本願発明の「ディスプレイのいわゆるアクティブ行が、逐次、半サイクルの期間に１度アクティブ化される」との事項を有している。
　
（４）引用発明の「多重化ディスプレイを制御する方法（液晶表示パネルを含む表示システムを制御する方法）」は、２．８Ｖである入力電圧端子Ｖｃｉを３倍に昇圧した８Ｖ程度の液晶駆動電圧で、１／６．７バイアスの駆動バイアスで、「第１の、いわゆる通常多重化レート（１／３２デューティ）」駆動の４行分３２画素ライン表示、すなわち「第１の、いわゆる通常動作モード（４行分３２画素ラインを全て使用する全面表示）」を行うものであり、「少なくとも１つの第２の、いわゆるスタンバイ動作モード（１行を使用して時刻や日時などの情報のみを表示させ４行分３２画素ラインを全て使用する全面表示は必要としない待機期間）」になった場合に、１／８デューティ駆動の１行分表示すなわち８画素ライン表示に変更されるものであるから、本願発明の「多重化ディスプレイを制御する方法」と、「前記ディスプレイが該方法に従って第１の、いわゆる通常動作モードにおいて動作され、前記第１の動作モードにおいては前記ディスプレイのすべての行がアクティブ化され、前記行と列信号が第１の、いわゆる通常多重化レートを有する」点及び「前記ディスプレイが少なくとも１つの第２の、いわゆるスタンバイ動作モードに切り替えられ」る点で一致する。
　そして、引用発明において、「第２の動作モード」になった場合、「ディスプレイのいわゆる非アクティブ行（表示を行なわない行のコモン電極）」については「行信号（コモン駆動信号）」も印加しないようにすることによって「第２の動作モード（待機）」時の液晶表示制御装置の消費電力を低減し、「ディスプレイ（液晶表示パネル）」の画面中央部に選択的に表示を行なうようにし、かつ、液晶に直流バイアスが印加されて液晶が劣化し表示が黒ずんでしまうのを回避するために、「行信号」ＣＯＭ１〜ＣＯＭ８までの選択駆動をスキップし、「行信号」ＣＯＭ９からＣＯＭ１６までの範囲で「アクティブ化の電圧（選択レベル）」を出力して１／８デューティ駆動するように前記コモンシフトレジスタを動作させ、「多重化レートである１：ｎ（ｎはアクティブ行電極の数を表す整数）の第２の多重化レート（１／８デューティ）」駆動の１行分表示すなわち８画素ライン表示に変更し、「ディスプレイのいわゆる非アクティブ行が、対応する行電極に対する、いわゆる非アクティブ化行信号の印加によって非アクティブ化され（画面中央部の表示エリア以外の非表示行のコモン電極は常時非選択レベルで交流駆動を行なうようにし）」、「半サイクルの期間（フレーム周期）」を一定に制御するためタイミング発生回路で形成されるコモンシフトレジスタのシフトクロック信号の周期を調整して該シフトクロックの周期を４倍にするとともに、駆動デューティ１／８のときの最良のコントラストとするため駆動バイアスを１／４バイアスとし、かつ、低デューティ駆動に変更した後も変更前と同じコントラストを維持するために、昇圧回路による昇圧倍率を２倍にして５Ｖ程度の液晶駆動電圧にするから、引用発明の「第２の動作モード」と本願発明の「第２の動作モード」とは、そのモードにおいて、「前記ディスプレイのいわゆる非アクティブ行が、対応する行電極に対する、いわゆる非アクティブ化行信号の印加によって非アクティブ化され、それらの非アクティブ化行信号は、それらが列信号と組み合わされたとき、前記非アクティブ行の各ピクセルがそれぞれの端子において、それをアクティブ化するには低すぎる振幅を有する信号を受け取るように決定され、その結果、前記ディスプレイの前記多重化レートは１：ｎ（ｎはアクティブ行電極の数を表す整数）であ」る点、引用発明のその動作モードにおける「アクティブ行電極の数ｎ」と本願発明のその動作モードにおける「アクティブ行電極の数ｎ」は「８」である点で一致し、引用発明の「第２の多重化レート」と本願発明の「第２の多重化レート」とは、第２の動作モードにおいて、「アクティブ行に印加される行信号および前記列信号に作用」し、その結果それらが、第２の動作モードおける「アクティブ行の数に対応」する点で一致し、引用発明の「第２の多重化レートの値」と本願発明の「第２の多重化レートの値」とは、前記「第１の多重化レート」に関して、「非アクティブ行の数に比例して低減」される点で一致し、引用発明の「アクティブ行に印加される各行信号」と本願発明の「アクティブ行に印加される各行信号」とは、上記（３）に照らせば、「逐次、半サイクルの期間に１度アクティブ化の電圧」になされ、その結果、引用発明の「前記ディスプレイのアクティブ行の前記行電極」と本願発明の「前記ディスプレイのアクティブ行の前記行電極」とは、「逐次、半サイクルの期間に１度アクティブ化」される点で一致する。
　
（５）引用発明において、２．８Ｖである入力電圧端子Ｖｃｉを３倍に昇圧した８Ｖ程度の液晶駆動電圧で、１／６．７バイアスの駆動バイアスで、１／３２デューティ駆動の「第１の動作モード（４行分３２画素ラインを全て使用する全面表示）」から「少なくとも１つの第２の動作モード（１行を使用して時刻や日時などの情報のみを表示させ４行分３２画素ラインを全て使用する全面表示は必要としない待機期間）」への移行する間に、２．８Ｖである入力電圧端子Ｖｃｉを３倍に昇圧した８Ｖ程度の液晶駆動電圧は、２．８Ｖである入力電圧端子Ｖｃｉを２倍に昇圧した５Ｖ程度の液晶駆動電圧に低減されるから、引用発明の「アクティブ化の電圧の値（選択レベルである液晶駆動バイアス電圧Ｖ１）」と本願発明の「アクティブ化の電圧の値」とは「前記第１の動作モードから前記少なくとも１つの第２の動作モードへの移行の間に、低減され」る点で一致する。
　以下、引用発明における「前記第１の動作モードから前記少なくとも１つの第２の動作モードへの移行の間のアクティブ化の電圧の値の低減」が、本願発明と同様に、「非アクティブ・ピクセルの端子に現れる信号の実効値における増加を補償する」ものかどうかを検討する。
　ア　ドットマトリクス型液晶表示装置において、１／ａバイアス、１／Ｎデューティの時分割駆動のとき、ピーク電圧をＶ0、非選択画素に印加される実行電圧、すなわち非アクティブ・ピクセルの端子に現れる信号の実効値をＶNSとすると、実効値ＶNSは次式を満たす（原査定の拒絶の理由で引用された実願平１−３８６０５号（実開平２−１３１７８６号）のマイクロフィルムの２頁１９行〜３頁５行の記載参照。）。
　ＶNS＝（Ｖ0／ａ）×√（（（ａ−２）2 ＋Ｎ−１）／Ｎ）
　
　イ　引用発明において、「第１の動作モード（４行分３２画素ラインを全て使用する全面表示）」では、２．８Ｖである入力電圧端子Ｖｃｉを３倍に昇圧した８Ｖ程度の液晶駆動電圧で、１／６．７バイアスの駆動バイアスで、１／３２デューティ駆動であるから、ａ＝６．７、Ｎ＝３２、Ｖ0＝２．８×３＝８．４であり、非アクティブ・ピクセルの端子に現れる信号の実効値ＶNSは上記アの式によれば、ＶNS＝１．６１５となり、
　これを、２．８Ｖである入力電圧端子Ｖｃｉを３倍に昇圧した８Ｖ程度の液晶駆動電圧のままで、駆動バイアスを１／４バイアスとし、１／８デューティ駆動に変えると、ａ＝４、Ｎ＝８、Ｖ0＝８．４であり、非アクティブ・ピクセルの端子に現れる信号の実効値ＶNSは上記アの式によれば、ＶNS＝２．４６２となるところ、
　引用発明では、「第２の動作モード（１行を使用して時刻や日時などの情報のみを表示させ４行分３２画素ラインを全て使用する全面表示は必要としない待機期間）」への移行の間に、２．８Ｖである入力電圧端子Ｖｃｉの昇圧倍率を２倍に低減して液晶駆動電圧を５Ｖ程度にするから、ａ＝４、Ｎ＝８、Ｖ0＝２．８×２＝５．６になり、非アクティブ・ピクセルの端子に現れる信号の実効値ＶNSは上記アの式によれば、ＶNS＝１．６４２となる。
　
　ウ　上記ア及びイによれば、引用発明において、「第１の動作モードから少なくとも１つの第２の動作モードへの移行の間のアクティブ化の電圧の値の低減」は、「第１の動作モードから少なくとも１つの第２の動作モードへの移行の間の非アクティブ・ピクセルの端子に現れる信号の実効値」の１．６１５から２．４６２への０．８４７の増加を、１．６１５から１．６４２への０．０２７の僅かな増加に抑えているから、「第１の動作モードから少なくとも１つの第２の動作モードへの移行の間の非アクティブ・ピクセルの端子に現れる信号の実効値における増加を補償する」ものである。
　
　エ　したがって、引用発明の「前記第１の動作モードから前記少なくとも１つの第２の動作モードへの移行の間のアクティブ化の電圧の値の低減」と本願発明の「前記第１の動作モードから前記少なくとも１つの第２の動作モードへの移行の間のアクティブ化の電圧の値の低減」とは「前記第１の動作モードから前記少なくとも１つの第２の動作モードへの移行の間に、非アクティブ・ピクセルの端子に現れる信号の実効値における増加を補償する」点で一致する。
　そして、引用発明の「多重化ディスプレイを制御する方法（液晶表示パネルを含む表示システムを制御する方法）」と本願発明の「多重化ディスプレイを制御する方法」とは、「多重化レートの低減をもたらす」点と「前記アクティブ化の電圧の低減をもたらす」点でも一致するから、「前記第１の動作モードから前記少なくとも１つの第２の動作モードへの移行の間に、前記アクティブ化の電圧の値が、非アクティブ・ピクセルの端子に現れる信号の実効値における増加を補償するように低減され、多重化レートの低減と前記アクティブ化の電圧の低減をもたらす」点で一致する。
　
（６）上記（１）ないし（５）からみて、本願発明と引用発明とは、
「行および列に配列され、行電極および列電極に結合された複数のピクセルであって、対応する行電極および列電極にそれぞれが印加される行信号および列信号の所定の組み合わせによって、そのそれぞれが選択的にアクティブ化または非アクティブ化される複数のピクセルを備える多重化ディスプレイを制御する方法であり、これらの行信号および列信号が、グラウンド電圧、アクティブ化の電圧および複数の非アクティブ化の電圧の間において変化するものであり、かつディスプレイのいわゆるアクティブ行が、逐次、半サイクルの期間に１度アクティブ化されるものとし、
　前記ディスプレイが該方法に従って第１の、いわゆる通常動作モードにおいて動作され、前記第１の動作モードにおいては前記ディスプレイのすべての行がアクティブ化され、前記行と列信号が第１の、いわゆる通常多重化レートを有する方法において、
　前記ディスプレイが少なくとも１つの第２の、いわゆるスタンバイ動作モードに切り替えられ、前記第２の動作モードにおいては前記ディスプレイのいわゆる非アクティブ行が、対応する行電極に対する、いわゆる非アクティブ化行信号の印加によって非アクティブ化され、それらの非アクティブ化行信号は、それらが列信号と組み合わされたとき、前記非アクティブ行の各ピクセルがそれぞれの端子において、それをアクティブ化するには低すぎる振幅を有する信号を受け取るように決定され、その結果、前記ディスプレイの前記多重化レートは１：ｎ（ｎはアクティブ行電極の数を表す整数）であり、
　前記少なくとも１つの第２の動作モードにおいては、アクティブ行に印加される行信号および前記列信号に作用し、その結果それらが、前記少なくとも１つの第２の動作モードにおけるアクティブ行の数に対応する第２の多重化レートを有し、かつその値が前記第１の多重化レートに関して、非アクティブ行の数に比例して低減され、各行信号は、逐次、半サイクルの期間に１度アクティブ化の電圧になされ、その結果、前記ディスプレイの前記行電極は、逐次、半サイクルの期間に１度アクティブ化され、そして
　前記第１の動作モードから前記少なくとも１つの第２の動作モードへの移行の間に、前記アクティブ化の電圧の値が、非アクティブ・ピクセルの端子に現れる信号の実効値における増加を補償するように低減され、多重化レートの低減と前記アクティブ化の電圧の低減をもたらす方法。」である点で一致し、相違するところはない。
　したがって、本願発明は、引用発明と同一の発明であり、引用例に記載された発明であるから、本願の優先日前に頒布された刊行物に記載された発明である。
　
５　むすび 
　本願発明は、上記４のとおり、本願の優先日前に頒布された刊行物に記載された発明であるから、特許法第２９条第１項第３号の規定に該当し特許を受けることができない。
　よって、結論のとおり審決する。