【事件の表示】
　特願２００４−１８８５６１「ＣＲＴパルス型画像表示を模擬したＬＣＤによる画像オーバーラップ・ぼやけ現象の除去方法及び装置」拒絶査定不服審判事件〔平成１８年　１月１２日出願公開、特開２００６−　１１０７７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１６年６月２５日を出願日とする特許出願であって、平成２２年７月９日付け拒絶理由通知書により拒絶の理由が通知され、平成２２年１０月１２日付けで意見書が提出されるとともに、同日付で特許請求の範囲についての手続補正（以下、「補正１」という。）がなされたところ、平成２３年７月４日付け（送達日：同年７月１２日）で拒絶査定がなされ、これに対して、平成２３年１１月１４日に拒絶査定不服審判が請求されるとともに、当該請求と同時に特許請求の範囲についての手続補正（以下「本件補正」という。）がなされたものである。
　その後、平成２４年８月１４日付けで当審より審尋を行ったところ、請求人から応答はなかった。
　
第２　本件補正の適否
１　本件補正の内容
　本件補正は、以下の（１）に示される本件補正前の特許請求の範囲の請求項１を、以下の（２）に示される本件補正後の特許請求の範囲の請求項１に補正するとともに、本件補正前の特許請求の範囲の請求項５、１０、１５、２０、２５、３０において、「（ｃｏｄｅ０）」、「（ｃｏｄｅ３２）」等のように、括弧書きで「ｃｏｄｅ」の後に算用数字を付して記載していたものを、すべて削除するものである。
　
（１）本件補正前の特許請求の範囲の請求項１
　「【請求項１】
　第１の入力制御ラインと、
　第２の入力制御ラインと、
　第１の入力データラインと、
　第２の入力データラインと、
保持コンデンサとなる接地の第１のコンデンサと、
液晶同等コンデンサとなる接地の第２のコンデンサと、
画像表示のため加速駆動電圧をＬＣＤパネルの画素へ出力するための出力駆動電圧ラインと、
前記第１の入力制御ラインと接続する第１のゲート極と、前記第１の入力データラインと接続する第１のソース極と、前記出力駆動電圧ライン、前記第１のコンデンサ及び第２のトランジスターのドレイン極と接続する第１のドレイン極とを有する第１のトランジスターと、
前記第２の入力制御ラインと接続する第２のゲート極と、前記第２の入力データラインと接続する第２のソース極と、前記第１のトランジスターのドレイン極、第２のコンデンサ及び出力駆動電圧ラインと接続する第２のドレイン極とを有する第２のトランジスターと、
明度の制御・調整が可能なバックライトユニット及びバックライト電圧入力制御ラインとを備えた回路を包含し、
前記第１及び第２の入力制御ラインがゲートドライブと接続、前記第１及び第２の入力データラインがそれぞれデータドライブと接続し、
前記第１の入力制御ラインが第１の制御信号を、前記第１のトランジスターのゲート極に提供し、
前記第２の入力制御ラインが第２の制御信号を、前記第２のトランジスターのゲート極に提供し、
前記第１の入力データラインが第１のデータ信号を前記第１のトランジスターのソース極に提供し、前記第１の制御信号をトリガとして、該回路が該第１のデータ信号を前記出力駆動電圧ラインに提供し、
第２のデータ信号を前記第２のトランジスターのソース極に提供し、前記第２の制御信号をトリガとして、該回路が該第２のデータ信号を前記出力駆動電圧ラインに提供し、
前記第１と第２の制御信号の間には位相遅延があり、該位相遅延は調整可能であり、
黒ラインの走査期間に、前記バックライトユニットの明度を制御電圧で最小値に調整したとき、該期間における液晶総計光学レスポンスが最小値に調整され、表示画面同士間の残留画像による画像オーバーラップ・ぼやけ現象を確実に除去することを特徴とするＣＲＴパルス型画像表示を模擬したＬＣＤによる画像オーバーラップ・ぼやけ現象の除去装置。」
　
（２）本件補正後の特許請求の範囲の請求項１
　「【請求項１】
　第１の入力制御ラインと、
　第２の入力制御ラインと、
　第１の入力データラインと、
　第２の入力データラインと、
　保存コンデンサ
とされ
する
　液晶同等コンデンサ
とされ
する
　画像表示のため加速駆動電圧をＬＣＤパネルの画素へ出力
し、該第１のトランジスターの該第１のドレイン極、該第２のトランジスターの該第２のドレイン極、該第１のコンデンサと該第２のコンデンサに接続された
　
第１のトランジスターであって、該第１の入力制御ラインに接続された第１のゲート極と、該第１の入力データラインに接続された第１のソース極と、該出力駆動電圧ラインと該第１のコンデンサと第２のトランジスターの第２のドレイン極に接続された第１のドレイン極とを包含する、上記第１のトランジスターと、
　
第２のトランジスターであって、該第２の入力制御ラインに接続された第２のゲート極と、該第２の入力データラインに接続された第２のソース極と、該第１のトランジスター第１のドレイン極と該第２のコンデンサと該出力駆動電圧ラインとに接続された第２のドレイン極とを包含する、上記第２のトランジスターと、
　明度の制御・調整が可能なバックライトユニット及びバックライト電圧入力制御ラインと
を包含し、
　前記第１及び第２の入力制御ラインがゲートドライブと接続
し
　前記第１の入力制御ラインが第１の制御信号を、前記第１のトランジスターのゲート極に提供し
、
　前記第２の入力制御ラインが第２の制御信号を、前記第２のトランジスターのゲート極に提供し、
　
該第１と該第２の制御信号のパルス波形の間の時間差がｎ個のパルスのｎ本の走査線間の時間差とされて、調整可能とされ、
　
黒
　
　なお、アンダーラインは、補正箇所を示すために請求人が付したものである。
　
２　本件補正の適否についての当審の判断
　本件補正において、特許請求の範囲の請求項１についてする補正は、「出力駆動ライン」について、「第１のトランジスター」、「第２のトランジスター」、「第１のコンデンサ」及び「第２のコンデンサ」との接続関係を明りょうにし、「第１のトランジスター」及び「第２のトランジスター」について、それぞれの接続関係を明りょうにし、「第１の制御信号」と「第２の制御信号」との間の時間差について明りょう化を図るとともに、本件補正前の「バックライトユニット及びバックライト電圧入力制御ラインとを備えた回路」との事項における「回路」を削除し、本件補正前の「前記第１の入力データラインが第１のデータ信号を前記第１のトランジスターのソース極に提供し、前記第１の制御信号をトリガとして、該回路が該第１のデータ信号を前記出力駆動電圧ラインに提供し」との事項及び「第２のデータ信号を前記第２のトランジスターのソース極に提供し、前記第２の制御信号をトリガとして、該回路が該第２のデータ信号を前記出力駆動電圧ラインに提供し」との事項を削除するものである。
　上記「回路」の削除は、「バックライトユニット及びバックライト電圧入力制御ライン」が回路であることが明らかであり、あえて「回路」と記載するまでもないことから、これを削除して記載を簡潔にしたものとみることができる。
　上記２つの事項の削除は、「第１のトランジスター」と「出力駆動ライン」との接続関係を上述のごとく明りょうにしたことに伴い、「第１のトランジスター」の他の手段との接続も含めた全体の接続関係が明りょうとなり、このような接続関係及び信号の供給関係のもとにおいては、「画像表示のため加速駆動電圧をＬＣＤパネルの画素へ出力」するためには、本件補正前の「前記第１の入力データラインが第１のデータ信号を前記第１のトランジスターのソース極に提供し、前記第１の制御信号をトリガとして、該回路が該第１のデータ信号を前記出力駆動電圧ラインに提供し」との事項が必然的に成立すべき事項であり、あらためて記載するまでもない事項であるとみなしうることから、これを削除して記載を簡潔にしたものとみることができ、「第２のトランジスター」についても、同様に、「第２のトランジスター」と「出力駆動ライン」との接続関係を上述のごとく明りょうにしたことに伴い、「第２のトランジスター」の他の手段との接続も含めた全体の接続関係が明りょうとなり、このような接続関係及び信号の供給関係のもとにおいては、「黒ラインの走査」をするためには、「第２のデータ信号を前記第２のトランジスターのソース極に提供し、前記第２の制御信号をトリガとして、該回路が該第２のデータ信号を前記出力駆動電圧ラインに提供し」との事項が必然的に成立すべき事項であり、あらためて記載するまでもない事項であるとみなしうることから、これを削除して記載を簡潔にしたものとみることができる。
　したがって、本件補正において、特許請求の範囲の請求項１についてする補正は、記載の明りょう化を図るものである。
　
　また、本件補正において、本件補正前の特許請求の範囲の請求項５、１０、１５、２０、２５、３０において、「（ｃｏｄｅ０）」、「（ｃｏｄｅ３２）」等のように、括弧書きで「ｃｏｄｅ」の後に算用数字を付して記載していたものを、すべて削除する補正は、いずれも記載の明りょう化を図るものである。
　
　そして、これらの補正は、いずれも、拒絶の理由に示す事項についてするものである。
　
　よって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第４号に規定する明りょうでない記載の釈明を目的とするものである。
　
　また、本件補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものであるから、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項の規定に適合するものである。
　
　以上のことからみて、本件補正は適法になされたものである。
　
第３　本願発明
　本件補正は、上記のとおり適法になされたものであるから、本願の請求項１ないし３０に係る発明は、補正１及び本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１ないし３０に記載された事項により特定されるとおりのものと認められるところ、本願の請求項４に係る発明（以下、「本願発明」という。）は、次のとおりのものである。
　
　「【請求項４】
　第１の入力制御ラインと第２の入力制御ラインと第１の入力データラインと第２の入力データラインと第１のトランジスターと第２のトランジスターと第１のコンデンサと第２のコンデンサと出力駆動電圧ラインとからなる回路を提供するステップと、
　周期パルス波形を有する第１の制御信号を第１のトランジスターのゲート極に提供するステップと、
　位相が遅延することを除けば第１の制御信号と同じ波形の周期パルス波形を有する第２の制御信号を、前記第２のトランジスターのゲート極に提供するステップと、
　第１のデータ信号を前記第１のトランジスターのソース極に提供し、前記第１の制御信号をトリガとして、該回路が該第１のデータ信号を前記出力駆動電圧ラインに提供するステップと、
　第２のデータ信号を前記第２のトランジスターのソース極に提供し、前記第２の制御信号をトリガとして、該回路が該第２のデータ信号を前記出力駆動電圧ラインに提供するステップと、
　前記ステップによる出力駆動電圧を前記画素へ出力し画像表示を行うステップと、
　黒ラインの走査期間にバックライトユニットの明度を制御電圧で最小値に調整したとき、該期間における液晶総計光学レスポンスが最小値に調整され、表示画面同士間の残留画像による画像オーバーラップ・ぼやけ現象を確実に除去するステップと、を備え、
　前記第１のトランジスタは、前記第１の入力制御ラインと接続する第１のゲート極と、前記第１の入力データラインと接続する第１のソース極と、前記出力駆動電圧ライン、前記第１のコンデンサ及び第２のトランジスターのドレイン極と接続する第１のドレイン極とを有し、
　前記第２のトランジスタは、前記第２の入力制御ラインと接続する第２のゲート極と、前記第２の入力データラインと接続する第２のソース極と、前記第１のトランジスターのドレイン極、第２のコンデンサ及び出力駆動電圧ラインと接続する第２のドレイン極とを有することを特徴とするＣＲＴパルス型画像表示を模擬したＬＣＤによる画像オーバーラップ・ぼやけ現象の除去方法。」
　
第４　引用刊行物の記載事項・引用発明
１　引用刊行物１の記載事項 
　原査定の拒絶の理由において引用され、本願の出願前に頒布された刊行物である特開２００４−１６３８２９号公報（以下、「引用刊行物１」という。）には、図面とともに以下の事項が記載されている。
　
＜記載事項１−１＞
「【０００１】
【発明の属する技術分野】
本発明は、バックライト光源により液晶表示パネルを照明して画像を表示する液晶表示装置に関し、特にインパルス型表示に近づけることにより、動画表示の際に生じる動きぼけを防止する液晶表示装置に関するものである。
・・・・・
【０００３】
動画表示における動きぼけが液晶の光学応答時間の遅れ以外に、例えば特開平９−３２５７１５号公報に記載されているように、ＬＣＤの表示方式そのものにも起因するという指摘がなされている。電子ビームを走査して蛍光体を発光させて表示を行うＣＲＴ表示装置においては、各画素の発光は蛍光体の若干の残光はあるものの概ねインパルス状となる、いわゆるインパルス型表示方式となっている。
【０００４】
これに対して、ＬＣＤ表示装置においては、液晶に電界を印加することにより蓄えられた電荷が次に電界を印加するまで比較的高い割合で保持されるため（特にＴＦＴ  ＬＣＤにおいては、画素を構成するドット毎にＴＦＴスイッチが設けられており、さらに通常は各画素毎に補助容量が設けられているので蓄えられた電荷の保持能力がきわめて高い）、）、液晶画素が次のフレームの画像情報に基づく電界印加により書き換えられるまで発光し続けるという、いわゆるホールド型表示方式である。
【０００５】
このような、ホールド型表示装置においては、画像表示光のインパルス応答が時間的な広がりを持つため、時間周波数特性が劣化して、それに伴い空間周波数特性も低下し、観視画像のぼけが生じる。そこで、上述の特開平９−３２５７１５号公報においては、表示面に設けたシャッタもしくは光源ランプ（バックライト）をオン／オフ制御することにより、表示画像の各フィールド期間の後半のみ表示光を観視者に提示して、インパルス応答の時間的広がりを制限することにより、観視画像の動きぼけを改善する表示装置が提案されている。
・・・・・
【００１５】
さらに、上述したバックライトの間欠駆動方式に対して、例えば特開平９−１２７９１７号公報、特開平１１−１０９９２１号公報には、バックライト光源を１フレーム内で間欠駆動するのではなく、１フレーム内において映像信号と黒信号とを繰返し液晶表示パネルに書き込むことにより、ある映像信号のフレームを走査してから次のフレームを走査するまで、画素の発光時間（画像表示期間）を短縮して、擬似的なインパルス型表示を実現する、所謂黒書込型の液晶表示装置が提案されている。
・・・・・
【００１７】
【発明が解決しようとする課題】
上述した従来の技術は、ホールド型表示装置において動画表示の際に生じる動きぼけによる画質劣化を改善するために、１フレーム（例えば６０Ｈｚのプログレッシブスキャンの場合は１６．７ｍｓｅｃ）内で、バックライト間欠駆動を行ったり、画像表示信号に続いて黒表示信号を液晶表示パネルに書き込むことで画像表示期間を短縮し、擬似的にホールド型駆動の表示状態からＣＲＴのようなインパルス型駆動の表示に近づけるものである。
【００１８】
ところで、図１６に示すように、液晶の応答速度は前フレームデータに対する現フレームデータの階調遷移依存性が非常に大きく、一般的にある中間調から別の中間調に対する追従性が極端に悪くなり、応答時間が増大することが知られている。すなわち、上述した従来の技術においては、入力画像信号の階調遷移パターンによっては、液晶が完全に応答して目標輝度に到達する前に、バックライトの点灯を開始したり、黒表示信号の書込みを開始してしまうこととなり、その結果、尾引き等の残像が発生するなど表示画像の画質劣化を招来するという問題があった。
【００１９】
本発明は、上記課題に鑑みてなされたものであり、１垂直期間前後における画像信号の階調遷移に応じて、バックライト光源の間欠駆動或いは液晶表示パネルへの黒書込駆動を制御することにより、動画像の表示画質を向上させることが可能な液晶表示装置を提供するものである。
・・・・・
【００２７】
本願の第８の発明は、表示すべき垂直期間の画像信号と黒表示信号とを１垂直期間内で液晶表示パネルに書き込むことにより、動画表示の際に生じる動きぼけを防止する液晶表示装置であって、１垂直期間前後における画像信号の階調遷移を検出する階調遷移検出手段と、前記検出された階調遷移に基づいて、前記液晶表示パネルに黒表示信号を供給する期間を可変制御する制御手段とを備えたことを特徴とする。
【００２８】
本願の第９の発明は、前記第８の発明において、前記液晶表示パネルを照射するバックライト光源の発光強度を可変することを特徴とする。
【００２９】
本発明の液晶表示装置によれば、・・・・・動きぼけとともに残像の発生を抑制した高画質の動画像表示を実現することができる。
【００３０】
同様に、黒表示信号を液晶表示パネルへ書み込むことで動きぼけを防止する際にも、１垂直期間前後における画像信号の階調遷移に応じて、黒表示期間を適切に自動切換することにより、液晶が完全に応答して目標輝度に到達した後に、黒表示を行うことが可能となり、動きぼけとともに残像の発生を抑制した高画質の動画像表示を実現することができる。」
　
＜記載事項１−２＞　
「【００３１】
【発明の実施の形態】
以下、本発明の第１の実施形態について、図１及び図２とともに詳細に説明する。ここで、図１は本実施形態の液晶表示装置における要部概略構成を示す機能ブロック図、図２は本実施形態の液晶表示装置における基本動作原理を説明するための説明図である。
【００３２】
本実施形態においては、図１に示すように、液晶層と該液晶層に走査信号及びデータ信号を印加するための電極とを有するアクティブマトリクス型の液晶表示パネル１と、入力画像信号に基づいて前記液晶表示パネル１のデータ電極及び走査電極を駆動するための電極駆動部２と、前記液晶表示パネル１の裏面に配置された直下型のバックライト光源３と、入力画像信号から同期信号を抽出する同期信号抽出部４と、バックライト光源３を１垂直期間内で消灯／点灯の間欠駆動する光源駆動部５とを備えている。
【００３３】
さらに、入力画像信号のフレーム周波数を高周波数に変換して電極駆動部２に出力するフレーム周波数変換部６と、当該装置内部の温度を検出するための温度検出部７と、前フレームデータを記憶するフレームメモリ８と、前記フレームメモリ８から読み出された前フレームデータと現フレームデータとの階調遷移を検出し、この入力画像信号の１フレーム前後における階調遷移と前記温度検出部７で検出された温度データとに基づいて、前記フレーム周波数変換部６に所定の制御信号を出力する制御ＣＰＵ９と、入力画像信号を１フレーム期間分だけ遅延させる遅延部１０とを備えている。」
　
＜記載事項１−３＞
「【００４６】
次に、本発明の第２の実施形態について、図４及び図５とともに詳細に説明するが、上述した第１の実施形態と同一部分には同一符号を付し、その説明は省略する。
・・・・・
【００７２】
次に、本発明の第４の実施形態について、図７とともに詳細に説明するが、上述した第２の実施形態と同一部分には同一符号を付し、その説明は省略する。」
　
＜記載事項１−４＞
「【００８９】
さらに、本発明の第５の実施形態について、図８乃至図１０とともに説明するが、上記第４実施形態と同一部分には同一符号を付し、その説明は省略する。ここで、図８は本実施形態の液晶表示装置における要部概略構成を示す機能ブロック図、図９は本実施形態の液晶表示装置における電極駆動動作を説明するためのタイミングチャート、図１０は本実施形態の液晶表示装置における基本動作原理を説明するための説明図である。
【００９０】
本実施形態の液晶表示装置は、図８に示すように、バックライト光源３を常灯状態として、１フレーム内で液晶表示パネル１への画像信号の書込走査に続けて黒表示信号の書込走査（リセット走査）を行う黒書込型により、動画表示の際に生じる動きぼけを防止するものであり、入力画像信号の１フレーム前後における階調遷移に基づいて、制御ＣＰＵ９が電極駆動部２による黒表示信号の書き込みタイミングを可変制御していることを特徴とする。
【００９１】
すなわち、本実施形態においては、電極駆動部２において各走査線を画像表示のために選択する以外に、黒表示のために再度選択するとともに、それに応じて入力画像信号及び黒表示信号をデータ線へ供給するという一連の動作を１フレーム周期で行うことで、あるフレーム画像表示と次のフレーム画像表示との間に黒信号を表示する期間（黒表示期間）を発生させている。ここで、画像信号の書き込みタイミングに対する黒表示信号の書き込みタイミング（遅延時間）を、入力画像信号の１フレーム前後における階調遷移に応じて可変する。
【００９２】
また、黒表示期間の可変制御に伴い、制御ＣＰＵ９はバックライト光源３の発光輝度を可変するように光源駆動部５を制御する。ここでは、画像表示期間が短縮されても、入力画像信号と表示輝度の関係が一定となるように、バックライト光源３の発光輝度（バックライト輝度）を上げるように制御している。
【００９３】
図９は液晶表示パネル１の走査線（ゲート線）に関するタイミングチャートである。ゲート線Ｙ１〜Ｙ４８０は、タイミングを少しずらして、１フレーム周期中において、画像信号を画素セルに書き込むために順次立ち上げられる。４８０本すべてのゲート線を立ち上げて、画像信号を画素セルに書き込むことで１フレーム周期が終了する。
【００９４】
このとき、画像信号の書き込みのための立ち上げから、入力画像信号の１フレーム前後における階調遷移に応じて決定される期間だけ遅延して、ゲート線Ｙ１〜Ｙ４８０を再度立ち上げて、各画素セルにデータ線Ｘを介して黒を表示する電位を供給する。これにより、各画素セルは黒表示状態となる。すなわち、各ゲート線Ｙは、１フレーム周期において、異なる期間で２回高レベルとなる。１回目の選択により画素セルは一定期間画像データを表示し、それに続く２回目の選択で、画素セルは強制的に黒表示を行う。
【００９５】
以下、本実施形態の液晶表示装置の動作例について説明する。例えば、１画面内の全ての画素について前フレームデータに対する現フレームデータの階調遷移が、図３における領域Ｃ（応答速度が早い階調遷移パターン）に含まれる場合は、図１０（ａ）に示すように、黒表示期間を１／２フレーム期間（＝約８．４ｍｓ）としている。この場合、ある画素に対して画像表示信号の書き込みが完了してから、黒表示信号の書き込みを開始するまでの液晶応答期間を、１／２フレーム期間（＝約８．４ｍｓ）確保することができる。
【００９６】
また、１画面内の少なくとも１以上の画素について前フレームデータに対する現フレームデータの階調遷移が、図３における領域Ｂ（応答速度が遅い階調遷移パターン）に含まれる場合は、図１０（ｂ）に示すように、黒表示信号の書き込みタイミングを遅延させて、黒表示期間を１／３フレーム期間（＝約５．６ｍｓ）としている。この場合、ある画素に対して画像表示信号の書き込みが完了してから、黒表示信号の書き込みを開始するまでの液晶応答期間を、２／３フレーム期間（＝約１１．１ｍｓ）確保することができる。
【００９７】
さらに、１画面内の少なくとも１以上の画素について前フレームデータに対する現フレームデータの階調遷移が、図３における領域Ａ（応答速度が特に特に遅い階調遷移パターン）に含まれる場合は、図１０（ｃ）に示すように、黒表示信号の書き込みタイミングをさらに遅延させて、黒表示期間を１／４フレーム期間（＝約４．２ｍｓ）としている。この場合、ある画素に対して画像表示信号の書き込みが完了してから、黒表示信号の書き込みを開始するまでの液晶応答期間を、３／４フレーム期間（＝約１２．６ｍｓ）確保することができる。
【００９８】
このように、１フレーム前後の入力画像信号に対して液晶表示パネル１の光学応答特性が悪い階調遷移が検出されると、遅延部１０で１フレーム期間だけ遅延された現フレームの画像表示信号に続いて黒表示信号を書き込むタイミングを遅延させて、黒表示期間を短縮するように制御することで、液晶応答期間を増大させることが可能になる。従って、液晶応答速度が遅い階調遷移を伴う画像入力時であっても、液晶応答期間を十分に確保することでき、液晶が完全に応答して目標輝度に到達した後に、黒表示を行うことが可能となるため、動きぼけばかりでなく残像の発生を抑制した高画質の動画像表示を実現することができる。
【００９９】
尚、液晶の応答速度は環境温度によっても大きく異なり、特に低温時の入力信号に対する追従性が極端に悪くなり、応答時間が増大することから、本実施形態においても、上記入力画像信号の階調遷移パターンに加えて、温度検出部７で検出された装置内温度も考慮して、黒表示期間を決定するように構成しても良い。これによって、さらに液晶の光学応答特性に応じた適切な画像表示を実現することが可能となる。
【０１００】
また、本実施形態においては、黒表示期間（または画像表示期間）を入力画像信号の階調遷移に応じて３段階に切り換えるものについて説明したが、４段階以上の黒表示期間を切り換えるように構成しても良く、上記実施形態に限定されないことは明らかである。さらに、一般的に連続する画像フレームは相関性を有することから、前フレームデータと現フレームデータとの階調遷移に基づいて、次フレームにおける黒表示期間を可変制御するようにしても良く、この場合は遅延部１０を廃止することが可能である。
【０１０１】
さらに、上述した本実施形態の場合、１フレーム中において液晶表示パネル１の応答特性が悪い階調遷移が１画素でも検出された場合に、黒表示期間を短縮するように制御しているが、これに限らず、例えば１フレーム中において液晶表示パネル１の応答特性が悪い階調遷移が予め決められた所定数の画素について検出された場合に、黒表示期間を短縮するようにしたり、１フレーム中において最も検出頻度の高い階調遷移領域に基づいて、黒表示期間を切り換えるようにしても良い。
【０１０２】
そしてまた、本実施形態においては、入力画像信号（６０Ｈｚ）のフレーム周波数を変換せずにそのまま液晶表示パネル１に供給しているが、画像信号のフレーム周波数を可変しても良いことは言うまでもない。そしてまた、上記黒表示期間にはバックライト光源３を消灯することで、バックライト点灯期間を短縮して、バックライト光源３の長寿命化、低消費電力化を実現することも可能となる。さらに、バックライト光源３としてＬＥＤを用いた場合、その駆動電流量を制御することで、比較的容易にバックライト輝度を制御することも可能となる。
【０１０３】
さらに、本実施形態においては、各走査ラインに対する画像表示期間（黒表示期間）及びバックライト光源３の発光輝度をフレーム単位で可変制御しているが、液晶表示パネル１の１ライン或いは複数ラインからなる各分割領域毎に入力画像信号の階調遷移を検出し、それぞれにおける検出結果に応じて画像表示期間（黒表示期間）を１ライン或いは複数ライン毎に独立して可変制御するとともに、１ライン或いは複数ラインからなる各分割領域に対応する発光領域毎にバックライト光源３の発光輝度を可変制御ようにしても良い。
【０１０４】
以上のように、本実施形態の液晶表示装置においては、黒書込型の表示方式を用いてインパルス型駆動の表示状態に近づけることで動きぼけを防止する際、１フレーム前後における画像信号の階調遷移に応じて画像表示期間（黒表示期間）を制御しているので、動きぼけの発生を防止するとともに、尾引き等の残像の発生を防止することが可能となり、表示画像の画質向上を実現することができる。
【０１０５】
また、画像表示期間（黒表示期間）に応じて、バックライト光源３の発光輝度（バックライト輝度）を可変しているので、画像表示期間（黒表示期間）に関わらず、入力画像信号と表示輝度の関係を常に一定とすることが可能である。」
　
２　引用発明  
　上記記載事項１−１ないし１−４及び図面の記載、特に、第５の実施形態に関する記載に基づいて、以下、引用刊行物１に記載された発明を認定する。
　
　そして、上記記載事項１−４の「【００８９】さらに、本発明の第５の実施形態について、図８乃至図１０とともに説明するが、上記第４実施形態と同一部分には同一符号を付し、その説明は省略する。」との記載、上記記載事項１−３の「次に、本発明の第４の実施形態について、図７とともに詳細に説明するが、上述した第２の実施形態と同一部分には同一符号を付し、その説明は省略する。」、「次に、本発明の第２の実施形態について、図４及び図５とともに詳細に説明するが、上述した第１の実施形態と同一部分には同一符号を付し、その説明は省略する。」との記載からみて、第５の実施形態において、第４の実施形態、第２の実施形態及び第１の実施形態と同一部分であって同一符号を付して説明が省略された部分については、第１の実施形態に関する記載を適宜参照することとする。
　
　上記記載事項１−１ないし１−４及び図面の記載から、第５の実施形態に関して、以下の技術事項が読み取れる。
　
ア　上記記載事項１−４の「【０１０４】以上のように、本実施形態の液晶表示装置においては、黒書込型の表示方式を用いてインパルス型駆動の表示状態に近づけることで動きぼけを防止する際、１フレーム前後における画像信号の階調遷移に応じて画像表示期間（黒表示期間）を制御しているので、動きぼけの発生を防止するとともに、尾引き等の残像の発生を防止することが可能となり、表示画像の画質向上を実現することができる。」との記載からみて、第５の実施形態は、液晶表示装置において、黒書込型の表示方式を用いてインパルス型駆動の表示状態に近づけることで動きぼけを防止するとともに、尾引き等の残像の発生を防止する技術に関するものである。
　
　そして、このような動きぼけ及び残像の発生の防止は、上記記載事項１−４の「【００９０】本実施形態の液晶表示装置は、図８に示すように、バックライト光源３を常灯状態として、１フレーム内で液晶表示パネル１への画像信号の書込走査に続けて黒表示信号の書込走査（リセット走査）を行う黒書込型により、動画表示の際に生じる動きぼけを防止するものであり、入力画像信号の１フレーム前後における階調遷移に基づいて、制御ＣＰＵ９が電極駆動部２による黒表示信号の書き込みタイミングを可変制御していることを特徴とする。」との記載からみて、液晶表示装置において、バックライト光源を常灯状態として、１フレーム内で液晶表示パネルへの画像信号の書込走査に続けて黒表示信号の書込走査（リセット走査）を行い、その際に、入力画像信号の１フレーム前後における階調遷移に基づいて、黒表示信号の書き込みタイミングを可変制御するという駆動方法を採用することにより達成されるものである。
　
　したがって、第５の実施形態は、「液晶表示装置において、黒書込型の表示方式を用いてインパルス型駆動の表示状態に近づけることで動きぼけを防止するとともに、尾引き等の残像の発生を防止する方法」に係るものである。
　
イ　上記「ア」において指摘したように、第５の実施形態は、バックライト光源３を常灯状態として、１フレーム内で液晶表示パネル１への画像信号の書込走査に続けて黒表示信号の書込走査（リセット走査）を行い、その際に、入力画像信号の１フレーム前後における階調遷移に基づいて、黒表示信号の書き込みタイミングを可変制御するものである。
　当該液晶表示パネル１は、上記記載事項１−２の「液晶層と該液晶層に走査信号及びデータ信号を印加するための電極とを有するアクティブマトリクス型の液晶表示パネル１と、入力画像信号に基づいて前記液晶表示パネル１のデータ電極及び走査電極を駆動するための電極駆動部２」との記載からみて、データ電極及び走査電極を有するアクティブマトリクス型の液晶表示パネルである。
　アクティブマトリクス型の液晶表示パネルに関する技術常識も踏まえると、液晶表示パネル１は、走査電極、データ電極、ＴＦＴ、液晶素子、補助容量、ＴＦＴのドレインに接続された出力線とからなる回路を有しているといえる。
（「補助容量」に関して、上記記載事項１−１の「【０００４】・・・（特にＴＦＴ  ＬＣＤにおいては、画素を構成するドット毎にＴＦＴスイッチが設けられており、さらに通常は各画素毎に補助容量が設けられているので蓄えられた電荷の保持能力がきわめて高い）との記載参照。）
　そして、第５の実施形態は、当該回路の存在を前提とするから、当該回路を提供するステップを備えるものである。
　
　したがって、第５の実施形態は、「走査電極、データ電極、ＴＦＴ、液晶素子、補助容量、出力線とからなる回路を提供するステップ」を備える。
　
ウ　上記記載事項１−４の「【００９３】図９は液晶表示パネル１の走査線（ゲート線）に関するタイミングチャートである。ゲート線Ｙ１〜Ｙ４８０は、タイミングを少しずらして、１フレーム周期中において、画像信号を画素セルに書き込むために順次立ち上げられる。４８０本すべてのゲート線を立ち上げて、画像信号を画素セルに書き込むことで１フレーム周期が終了する。」との記載、図９の記載及びアクティブマトリクス型の液晶表示パネルに関する技術常識からみて、
　第５の実施形態は、「周期パルス波形を有する第１のゲート信号をＴＦＴのゲートに提供するステップ」を備える。
　
エ　上記記載事項１−４の「【００９３】図９は液晶表示パネル１の走査線（ゲート線）に関するタイミングチャートである。ゲート線Ｙ１〜Ｙ４８０は、タイミングを少しずらして、１フレーム周期中において、画像信号を画素セルに書き込むために順次立ち上げられる。４８０本すべてのゲート線を立ち上げて、画像信号を画素セルに書き込むことで１フレーム周期が終了する。【００９４】このとき、画像信号の書き込みのための立ち上げから、入力画像信号の１フレーム前後における階調遷移に応じて決定される期間だけ遅延して、ゲート線Ｙ１〜Ｙ４８０を再度立ち上げて、各画素セルにデータ線Ｘを介して黒を表示する電位を供給する。これにより、各画素セルは黒表示状態となる。すなわち、各ゲート線Ｙは、１フレーム周期において、異なる期間で２回高レベルとなる。１回目の選択により画素セルは一定期間画像データを表示し、それに続く２回目の選択で、画素セルは強制的に黒表示を行う。」との記載、図９の記載及びアクティブマトリクス型の液晶表示パネルに関する技術常識からみて、
　第５の実施形態は、「位相が遅延することを除けば第１のゲート信号と同じ波形の周期パルス波形を有する第２のゲート信号を、前記ＴＦＴのゲートに提供するステップ」を備える。
　
オ　上記記載事項１−４の「【００９３】図９は液晶表示パネル１の走査線（ゲート線）に関するタイミングチャートである。ゲート線Ｙ１〜Ｙ４８０は、タイミングを少しずらして、１フレーム周期中において、画像信号を画素セルに書き込むために順次立ち上げられる。４８０本すべてのゲート線を立ち上げて、画像信号を画素セルに書き込むことで１フレーム周期が終了する。」との記載、図９の記載及びアクティブマトリクス型の液晶表示パネルに関する技術常識からみて、
　第５の実施形態は、「画像信号を前記ＴＦＴのソースに提供し、前記第１のゲート信号をトリガとして、前記回路が該画像信号を前記出力線に提供するステップ」を備える。
　
カ　上記記載事項１−４の「【００９４】このとき、画像信号の書き込みのための立ち上げから、入力画像信号の１フレーム前後における階調遷移に応じて決定される期間だけ遅延して、ゲート線Ｙ１〜Ｙ４８０を再度立ち上げて、各画素セルにデータ線Ｘを介して黒を表示する電位を供給する。これにより、各画素セルは黒表示状態となる。すなわち、各ゲート線Ｙは、１フレーム周期において、異なる期間で２回高レベルとなる。１回目の選択により画素セルは一定期間画像データを表示し、それに続く２回目の選択で、画素セルは強制的に黒表示を行う。」との記載、図９の記載及びアクティブマトリクス型の液晶表示パネルに関する技術常識からみて、
　第５の実施形態は、「黒を表示する電位を前記ＴＦＴのソースに提供し、前記第２のゲート信号をトリガとして、画像信号の書き込みのための立ち上げから、画像信号の１フレーム前後における階調遷移に応じて決定される期間だけ遅延したタイミングで、該回路が該黒を表示する電位を前記出力線に提供するステップ」を備える。
　
キ　上記記載事項１−４の「【００９３】図９は液晶表示パネル１の走査線（ゲート線）に関するタイミングチャートである。ゲート線Ｙ１〜Ｙ４８０は、タイミングを少しずらして、１フレーム周期中において、画像信号を画素セルに書き込むために順次立ち上げられる。４８０本すべてのゲート線を立ち上げて、画像信号を画素セルに書き込むことで１フレーム周期が終了する。【００９４】このとき、画像信号の書き込みのための立ち上げから、入力画像信号の１フレーム前後における階調遷移に応じて決定される期間だけ遅延して、ゲート線Ｙ１〜Ｙ４８０を再度立ち上げて、各画素セルにデータ線Ｘを介して黒を表示する電位を供給する。これにより、各画素セルは黒表示状態となる。すなわち、各ゲート線Ｙは、１フレーム周期において、異なる期間で２回高レベルとなる。１回目の選択により画素セルは一定期間画像データを表示し、それに続く２回目の選択で、画素セルは強制的に黒表示を行う。」との記載、図９の記載及びアクティブマトリクス型の液晶表示パネルに関する技術常識からみて、
　第５の実施形態は、上記「オ」及び「カ」のステップによる前記出力線の出力電圧を画素セルに書き込み画像表示を行うステップを備える。
　
　したがって、第５の実施形態は、「前記ステップによる前記出力線の出力電圧を画素セルに書き込み画像表示を行うステップ」を備える。
　
ク　上記記載事項１−４の「【０１０２】・・・そしてまた、上記黒表示期間にはバックライト光源３を消灯することで、バックライト点灯期間を短縮して、バックライト光源３の長寿命化、低消費電力化を実現することも可能となる。」との記載からみて、
　第５の実施形態は、「黒表示期間にバックライト光源を消灯することで、バックライト点灯期間を短縮して、バックライト光源の長寿命化、低消費電力化を実現するステップ」を備える。
　
ケ　上記「イ」において指摘したように、液晶表示パネル１は、走査電極、データ電極、ＴＦＴ、液晶素子、補助容量、ＴＦＴのドレインに接続された出力線とからなる回路を有しており、これらの接続関係、特に、ＴＦＴとの接続関係については、アクティブマトリクス型の液晶表示パネルに関する技術常識からみて、「前記ＴＦＴは、前記走査電極と接続するゲートと、前記データ電極と接続するソースと、前記出力線、前記液晶素子及び前記補助容量と接続するドレインとを有する」といえる。
　
コ　以上のことを踏まえると、引用刊行物１には、次の発明（以下、「引用発明」という。）が記載されているものと認められる。
　
　「走査電極、データ電極、ＴＦＴ、液晶素子、補助容量、出力線とからなる回路を提供するステップと、
　周期パルス波形を有する第１のゲート信号をＴＦＴのゲートに提供するステップと、
　位相が遅延することを除けば第１のゲート信号と同じ波形の周期パルス波形を有する第２のゲート信号を、前記ＴＦＴのゲートに提供するステップと、
　画像信号を前記ＴＦＴのソースに提供し、前記第１のゲート信号をトリガとして、前記回路が該画像信号を前記出力線に提供するステップと、
　黒を表示する電位を前記ＴＦＴのソースに提供し、前記第２のゲート信号をトリガとして、画像信号の書き込みのための立ち上げから、画像信号の１フレーム前後における階調遷移に応じて決定される期間だけ遅延したタイミングで、該回路が該黒を表示する電位を前記出力線に提供するステップと、
　前記ステップによる前記出力線の出力電圧を画素セルに書き込み画像表示を行うステップと、
　黒表示期間にバックライト光源を消灯することで、バックライト点灯期間を短縮して、バックライト光源の長寿命化、低消費電力化を実現するステップと、を備え、
　前記ＴＦＴは、前記走査電極と接続するゲートと、前記データ電極と接続するソースと、前記出力線、前記液晶素子及び前記補助容量と接続するドレインとを有し、
　液晶表示装置において、黒書込型の表示方式を用いてインパルス型駆動の表示状態に近づけることで動きぼけを防止するとともに、尾引き等の残像の発生を防止する方法。」
　
３　引用刊行物２の記載事項
　原査定の拒絶の理由において引用され、本願の出願前に頒布された刊行物である特開２００３−２５５９１２号公報（以下、「引用刊行物２」という。）には、図面とともに以下の事項が記載されている。
　
＜記載事項２−１＞
「【０００２】
【従来の技術】ホールド型ディスプレイの高画質化を図る上での課題として、動画表示特性の改善が挙げられる。ホールド型ディスプレイとは、１フレーム期間中、画像を表示し続けるディスプレイをいい、液晶ディスプレイ等はこのタイプに属する。画像表示の最小単位である画素に書込まれたデータは、１フレーム周期後にデータが再度書込まれるまで、画素内のキャパシタによって保持される。そのため、１フレーム周期内で一時的に発光するインパルス型ディスプレイ（例えばＣＲＴ）と比較して、特に動画を表示する際に残像が目立ち、動画が不鮮明になる（表示ボケが生じる）という問題がある。これを解消するために、従来より、ブリンキングと呼ばれる技術が提案されている。ブリンキングは、１画像の表示単位である１フレームを表示する期間、すなわち１フレーム期間において、画像表示後に強制的に黒を再表示させるものである。ブリンキングを大別すると、画像データを書込んだ画素に対して黒データを再度書込む方法と、バックライトを周期的に点滅させる方法とがあり、これらを併用した方法も提案されている。
【０００３】例えば、特開２０００−１０５５７５号公報や特開２０００−１２２５９６号公報には、黒データの再書込みによるブリンキングについて記載されている。これらはいずれも、ゲート線にゲートが接続され、データ線にソースが接続されたスイッチング素子を画素毎に１つ設け、単一の駆動回路対（１つの走査線駆動回路および１つのデータ線駆動回路）により、画像データと黒データとの書込みを行っている。すなわち、従来は、一般的な液晶駆動回路と同様、１つの走査線群、１つのデータ線群、画素毎に１つのスイッチング素子、および１つの駆動回路対からなる１系統の駆動系によって、ブリンキングを実現していた。
【０００４】
【発明が解決しようとする課題】しかしながら、従来技術のように、１系統の駆動系によるブリンキングでは、これを行わない場合（画像データのみの書込み）と比較して、データ書込みに関する時間的な制約が厳しくなる。・・・・・特に、ブリンキングでは、１フレーム期間において、画像データの書込み後に黒データを再度書込むため、データ書込みに関する時間的な制約は一層厳しくなる。このような理由から、１系統の駆動系によるブリンキングでは、データ書込みに必要な選択期間Ｔselを十分に確保することが困難になる。
【０００５】本発明は、かかる事情に鑑みてなされたものであり、その目的は、ブリンキングにより動画表示特性を改善する新規な電気光学装置を提供することである。
　
＜記載事項２−２＞
「【０００７】
【課題を解決するための手段】第１の発明は、１フレーム期間内で画像データを書込んだ後に黒データを強制的に書込む電気光学装置を提供する。この電気光学装置は、複数の第１の走査線および複数の第２の走査線と、複数のデータ線と、表示パネルと、第１の走査線駆動部と、第２の走査線駆動部と、データ線駆動部とを有する。これにより、この電気光学装置は、少なくとも２系統の駆動系を備えることになる。表示パネルには、複数の画素がマトリクス状に並んでおり、画素のそれぞれは、第１のスイッチング素子と第２のスイッチング素子と電気光学素子とを有する。第１のスイッチング素子は、いずれかの第１の走査線といずれかのデータ線とに接続されており、第１の走査線の走査信号に応じて導通する。第２のスイッチング素子は、いずれかの第２の走査線と画素の表示階調を黒に設定する電位が供給されるノードとに接続されており、第２の走査線の走査信号に応じて導通する。第１の走査線駆動部は一のフレーム期間において、第１の走査線に走査信号を出力することにより、第１の走査線を順次選択する。データ線駆動部は、第１の走査線駆動部と協働するとともに、データ線を介して、電気光学素子に画像データを書込む。第２の走査線駆動部は、一のフレーム期間において、画像データが書込まれた画素に黒データを書込むために、第２の走査線に走査信号を出力することにより、第２の走査線を順次選択する。」
　
＜記載事項２−３＞
「【００１１】
【発明の実施の形態】（第１の実施形態）図１は、本実施形態に係る電気光学装置のブロック構成図である。表示パネル１は、ＦＥＴ（電界効果型トランジスタ）等のスイッチング素子によって液晶を駆動するアクティブマトリクス型の液晶パネルであり、ｎドット×ｍライン分の画素２がマトリクス状（すなわち、二次元平面的）に並んでいる。また、この表示パネル１には、水平方向に延在している２組の走査線群ＧＡ1〜ＧＡm，ＧＢ1〜ＧＢmと、垂直方向に延在している２組のデータ線群ＳＡ1〜ＳＡn，ＳＢ1〜ＳＢnとが設けられている。第１の走査線群ＧＡ1〜ＧＡmと第１のデータ線群ＳＡ1〜ＳＡnとは互いに交差し、第２の走査線群ＧＢ1〜ＧＢmと第２のデータ線群ＳＢ1〜ＳＢnとは互いに交差している。画素２は、第１の走査線群ＧＡ1〜ＧＡmと第１のデータ線群ＳＡ1〜ＳＡnとの各交点で、かつ、第２の走査線群ＧＢ1〜ＧＢmと第２のデータ線群ＳＢ1〜ＳＢnとの各交点に対応して配置されている。すなわち、表示パネル１中の１水平ラインには、２本の走査線ＧＡ，ＧＢが対応付けられており、１垂直ラインには、２本のデータ線ＳＡ，ＳＢが対応付けられている（ここで、”ＧＡ”とは、ＧＡ1〜ＧＡmの任意の１本を指す意味で用いており、他の符号についても同様である）。
【００１２】図２は、電気光学素子として液晶を用いた画素２の等価回路図である。画像表示の最小表示である画素２には、２つのスイッチング素子２ａ，２ｂが並列に設けられている。第１のスイッチング素子であるＦＥＴ２ａのソースは、第１のデータ線ＳＡに接続されているとともに、そのゲートは、第１の走査線ＧＡに接続されている。同一の垂直ライン上に存在する複数の画素２に関して、それぞれのＦＥＴ２ａのソースは、画像データが供給される第１のデータ線ＳＡに共通に接続されている。また、同一の水平ライン上に存在する複数の画素２に関して、それぞれのＦＥＴ２ａのゲートは、第１の走査線ＧＡに共通に接続されている。一方、第２のスイッチング素子であるＦＥＴ２ｂのソースは、ノードＡにおいて第２のデータ線ＳＢと接続されているとともに、そのゲートは、第２の走査線ＧＢに接続されている。このノードＡには、第２のデータ線ＳＢを介して、画素２の表示階調を黒に設定する電位Ｖblack（黒データ）が供給される。同一の垂直ライン上に存在する複数の画素２に関して、それぞれのＦＥＴ２ｂのソースは、第２のデータ線ＳＢに共通に接続されている。また、同一の水平ライン上に存在する複数の画素２に関して、それぞれのＦＥＴ２ｂのゲートは、第２の走査線ＧＢに共通に接続されている。また、１つの画素２に含まれる２つのＦＥＴ２ａ，２ｂのドレインは、共通接続されており、この共通接続されたノードには、画素キャパシタ２ｃと蓄積キャパシタ２ｄとが並列に接続されている。画素２にデータ（画像データまたは黒データ）が供給されると、その画素２内のキャパシタ２ｃ，２ｄが充放電され、データに応じた電位差が画素電極と対向電極との間に生じる。これにより、電気光学素子、すなわち画素電極と対向電極との間に封じ込まれた液晶が駆動する。
【００１３】ここで、１つの画素２に関して、キャパシタ２ｃ，２ｄに対するデータの供給経路は２つ存在する。１つは、第１のデータ線ＳＡ、ＦＥＴ２ａのソース−ドレインを介した経路であり、この経路は、第１の走査線ＧＡの走査信号に応じて、一方のＦＥＴ２ａが導通（オン）した場合に形成される。もう１つは、第２のデータ線ＳＢ、ノードＡａ、ＦＥＴ２ｂのソース−ドレインを介した経路であり、この経路は、第２の走査線ＧＢの走査信号に応じて、他方のＦＥＴ２ｂが導通（オン）した場合に形成される。これらの経路は、いずれかのＦＥＴ２ａ，２ｂをオンすることにより択一的に形成され、同一画素２中の２つのＦＥＴ２ａ，２ｂが同時にオンすることはない。そのため、１つの画素２に対して、画像データと黒データとが同時に供給されることはない。
【００１４】走査線駆動回路３は、シフトレジスタ、出力回路等を主体に構成されており、第１の走査線群ＧＡ1〜ＧＡmと第２の走査線群ＧＢ1〜ＧＢmとが接続されている。走査線駆動回路３は、これを機能的に捉えた場合、第１の走査線群ＧＡ1〜ＧＡmに走査信号を出力する第１の走査線駆動部３ａと、第２の走査線群ＧＢ1〜ＧＢmに走査信号を出力する第２の走査線駆動部３ｂとを有する。ここで、走査線ＧＡ，ＧＢの添字1〜mの順序は、本実施形態における走査線駆動回路３の走査方向、すなわち、走査線ＧＡ，ＧＢの選択順序に対応している。一方、データ線駆動回路４は、シフトレジスタ、ラインラッチ回路、ＤＡコンバータ、インピーダンス変換用出力回路等を主体に構成されており、第１のデータ線群ＳＡ1〜ＳＡnと第２のデータ線群ＳＢ1〜ＳＢnとに接続されている。データ線駆動回路４は、第１のデータ線群ＳＡ1〜ＳＡnに画像データを出力し、その電位ＶSAを後述するＶgray（Ｖgrya+，Ｖgray-）に設定する。それとともに、データ線駆動回路４は、第２のデータ線群ＳＢ1〜ＳＢnに黒データを出力し、その電位ＶSBを後述するＶblack（Ｖblack+，Ｖblack-）に設定する。
【００１５】信号制御部５は、画像データ、同期信号、クロック信号等の入力信号に基づき、走査線駆動回路３とデータ線駆動回路４とを制御する。信号制御部５は、走査線駆動回路３に対して、クロック信号φ1、画像データおよび制御信号を出力する。制御信号としては、１フレーム毎のレベル反転を指示する交流化駆動信号等が挙げられ、この信号の指示により、画像データと黒データとの極性がフレーム毎に反転する。また、信号制御部５は、データ線駆動回路４に対して、クロック信号φ2、制御信号を出力する。クロック信号φ1，φ2による同期制御の下、走査線駆動回路３とデータ線駆動回路４とは互いに協働し、表示パネル１を構成する各画素２に対してデータ（画像データおよびブリンキング用の黒データ）を書込む。
【００１６】図３は、液晶をＴＮモードで駆動する場合（ノーマリホワイトモード）におけるデータ書込みのタイミングチャートである。同図において、ある走査線ＧＡの１フレーム期間Ｔframeは、第１の走査線ＧＡの電位ＶGAがＶgonになってから、次にＶgonになる直前までの期間である。また、１フレーム期間Ｔframeは、前半の画像データ表示期間Ｔdataと、後半の黒データ表示期間Ｔblackとに分かれている。画像データ表示期間Ｔdataは、第１の走査線ＧＡの電位ＶGAがＶgonになってから、これと同一水平ラインに対応付けられた第２の走査線ＧＢの電位ＶGBがＶgonになる直前までの期間である。黒データ表示期間Ｔblackは、第２の走査線ＧＢの電位ＶGBがＶgonになってから、これと同一水平ラインに対応付けられた第１の走査線ＧＡの電位ＶGAがＶgonになる直前までの期間である。例えば、表示パネル１の最上の水平ラインに関していえば、１フレーム期間Ｔframeはｔ〜タイミングｔ11、画像データ表示期間Ｔdataはｔ1〜ｔ6、黒データ表示期間Ｔblackはｔ6〜ｔ11となる。
【００１７】まず、タイミングｔ1において、第１の走査線駆動部３ａは、第１の走査線群ＧＡ1〜ＧＡmのうち、最上の走査線ＧＡ1を選択する。このタイミングｔ1で、走査線ＧＡ1の電位ＶGA1は、Ｖgon（ＦＥＴ２ａ，２ｂが導通状態になるオン電位）に立ち上がり、所定の選択期間だけＶgonに維持される。走査線ＧＡ1の選択時において、非選択の走査線ＧＡ2〜ＧＡmの電位ＶGA2〜ＶGAmは、Ｖgoff（ＦＥＴ２ａ，２ｂが非導通状態になるオフ電位）のままである。走査線ＧＡ1の選択によって、最上の水平ライン上の複数の画素２が同時に選択され、これにゲート接続されているＦＥＴ２ａが同時に導通する。
【００１８】一方、データ線駆動回路４は、第１の走査線ＧＡ1の選択と同期して、このライン上の複数の画素２に対する画像データを、第１のデータ線群ＳＡ1〜ＳＡnに出力する。これにより、第１のデータ線ＳＡの電位ＶSAはＶgray+（画像データに応じた可変電位）に設定される。データ線ＳＡに出力された画像データは、最上のゲート線ＧＡ1にゲート接続された導通状態のＦＥＴ２ａを介して、後段の画素キャパシタ２ｃと蓄積キャパシタ２ｄとに供給される。これにより、最上ラインのキャパシタ２ｃ，２ｄが充放電され、データ線ＳＡの電位（画素電極側の電位）と対向電極側の電位との間の電位差ＶLCD1が、Ｖgray+相当になる（画像データの書込み）。
【００１９】その後、走査線ＧＡ1の選択期間が経過し、タイミングｔ2になると、走査線ＧＡ1の電位ＶGA1はＶgonからＶgoffに立ち下がる。これにより、走査線ＧＡ1にゲート接続されたＦＥＴ２ａが非導通になり、後段のキャパシタ２ｃ，２ｄに対する充放電が停止する。キャパシタ２ｃ，２ｄに充電された電荷は、第２の走査線ＧＢ1の立ち上がりタイミング、すなわち、黒データの書込開始タイミングｔ6になるまで保持され、その間液晶が駆動する。なお、タイミングｔ1からタイミングｔ6までの間は、第２の走査線ＧＢ1の電位ＶGB1はＶgoffであり、これにゲート接続されている第２のＦＥＴ２ｂは非導通状態になっている。したがって、第２のデータ線ＳＢとキャパシタ２ｃ，２ｄとは電気的に分離されるので、最上ラインの画素２に黒データが書込まれることはない。
【００２０】つぎに、タイミングｔ2において、第１の走査線駆動部３ａは、次の選択対象である走査線ＧＡ2を選択する。走査線ＧＡ2の電位ＶGA2は、電位ＶGA1の立ち下がりと同期したタイミングｔ2で、Ｖgonに立ち上がる（これ以外はＶgoff）。そして、この電位ＶGA2は、選択期間だけＶgonに維持された後に、再びＶgoffに立ち下がる。これにより、先の走査線ＧＡ1と同様の書込プロセスにより、走査線ＧＡ2の選択期間において、走査線ＧＡ2に対応する水平ラインに対する画像データの書込みが行われる。このラインに関して、キャパシタ２ｃ，２ｄに充電された電荷は、タイミングｔ7になるまで保持され、その間液晶が駆動する。なお、タイミングｔ2からタイミングｔ7までの間は、第２の走査線ＧＢ2の電位ＶGB2はＶgoffであるから、このラインの画素２に黒データが書込まれることはない。
【００２１】これ以降の走査線ＧＡ3〜ＧＡmについても同様であり、第１の走査線駆動部３ａとデータ線駆動回路４とが互いに協働して、第１の走査線ＧＡの選択・画像データの供給を順次行う。つまり、第１のデータ線ＳＡより画像データが供給されるＦＥＴ２ａと第１の走査線ＧＡとに着目すれば、画像データの書込プロセスは従来と同様の線順次走査となる。そして、最後の走査線ＧＡmの電位ＶGAmが立ち下がるタイミングｔ5を以て、１フレームにおける画像データの書込みが終了する。
【００２２】タイミングｔ6において、第２の走査線駆動部３ｂは、第２の走査線群ＧＢ1〜ＧＢmのうち、最上の走査線ＧＢ1を選択する。また、このタイミングｔ6で、データ線駆動回路４は、データ線ＳＢの電位ＶSBを黒データ相当のＶblack+に設定する。ノーマリホワイトモードでは、液晶に電圧を印加しない状態では白が表示され、高電位Ｖblack+（および後述するＶblack-）を印加した状態では黒が表示される。なお、本実施形態において、黒データの書込開始タイミングｔ6は、一連の画像データの書込みが終了するタイミングｔ5よりも後になっているが、このタイミングｔ6はタイミングｔ5と同時もしくはそれ以前であっても構わない。
【００２３】このタイミングｔ6で、第２の走査線ＧＢ1の電位ＶGB1は、Ｖgonに立ち上がり、所定の選択期間だけＶgonに維持される。この走査線ＧＢ1の選択時において、非選択の走査線ＧＢ2〜ＧＢmの電位ＶGB2〜ＶGBmは、Ｖgoffのままである。走査線ＧＢ1の選択によって、最上の水平ラインの複数の画素２が同時に選択され、これにゲート接続されているＦＥＴ２ｂが同時に導通する。
【００２４】ＦＥＴ２ｂが導通している間、第２のデータ線ＳＢの電位ＶSB（黒データ相当のＶblack+）は、最上のゲート線ＧＢ1にゲート接続された導通状態のＦＥＴ２ｂを介して、後段の画素キャパシタ２ｃ，２ｄに供給される。これにより、１フレーム期間内で、画像データが書込まれているキャパシタ２ｃ，２ｄが再度充放電され、電位差ＶLCD1がＶblack+相当になる（黒データの書込み）。
【００２５】その後、走査線ＧＢ1の選択期間が経過し、タイミングｔ7になると、走査線ＧＢ1の電位ＶGB1はＶgonからＶgoffに立ち下がる。これにより、走査線ＧＢ1にゲート接続されたＦＥＴ２ｂが非導通になり、後段のキャパシタ２ｃ，２ｄに対する充放電が停止する。キャパシタ２ｃ，２ｄに充電された黒データ相当の電荷は、タイミングｔ11、すなわち、次のフレームにおける画像データの書込開始タイミングｔ11になるまで保持される。つまり、最上ラインでは、１フレーム期間ｔ1〜ｔ11の内、前半の期間ｔ1〜ｔ6では画像が表示され、後半の期間ｔ6〜ｔ11では黒が表示される。
【００２６】つぎに、タイミングｔ7において、第２の走査線駆動部３ｂは、次の選択対象である走査線ＧＢ2を選択する。すなわち、走査線ＧＢ2の電位ＶGB2は、走査線ＧＢ1の電位ＶGB1の立ち下がりと同期したタイミングｔ7で、Ｖgonに立ち上がる（それ以外の走査線電位はＶgoff）。そして、この電位ＶGB2は、選択期間だけVgonに維持された後に、再びＶgoffに立ち下がる。これにより、先の走査線ＧＢ1と同様の書込プロセスにより、第２の走査線ＧＢ2の選択期間において、この走査線ＧＢ2に対応する水平ラインに対する黒データの書込みが行われる。このラインに関して、キャパシタ２ｃ，２ｄに充電された電荷は、タイミングｔ12になるまで保持され、その間液晶が駆動する。つまり、この水平ラインでは、１フレーム期間ｔ2〜ｔ12の内、前半の期間ｔ2〜ｔ7では画像が表示され、後半の期間ｔ7〜ｔ12では黒が表示される。
【００２７】これ以降の走査線ＧＢ3〜ＧＢmについても同様であり、第２の走査線駆動部３ｂは、第２の走査線ＧＢを順次選択し、各ライン上の画素２に黒データを書込んでいく。つまり、書込データが供給されるＦＥＴ２ｂと第２の走査線ＧＢとに着目すれば、黒データの書込プロセスは従来と同様の線順次走査となる。そして、最後の走査線ＧＢmの電位ＶGBmが立ち下がるタイミングｔ10を以て、１フレームにおける一連の黒データの書込みが終了する。
【００２８】タイミングｔ11以降は、次のフレームのデータ書込みが順次行われる。本実施形態では、液晶の寿命向上を図るために、液晶を交流電圧駆動させている。そのため、先のフレームで用いた電位Ｖgray+の極性を反転させるとともに、電位Ｖblack+の極性も反転させている（Ｖgray-，Ｖblack-）。それ以外は、先のフレームと同様の書込プロセスである。」
　
＜記載事項２−４＞
「【００２９】このように、本実施形態では、１フレーム期間において、表示パネル１を構成する個々の画素２に対して、画像データを書込んだ後に黒データを再度書込んでいる。画像データの書込みは、第１の走査線駆動部３ａによって一方のＦＥＴ３ａを導通し、第１のデータ線ＳＡの電位Ｖgray+，Ｖgray-をキャパシタ２ｃ，２ｄに供給することにより行われる。また、黒データの書込みは、第２の走査線駆動部３ｂによって他方のＦＥＴ２ｂを導通し、第２のデータ線ＳＢの電位Ｖblack+，Ｖblack-をキャパシタ２ｃ，２ｄに供給することにより行われる。これにより、画素２の発光が断続的になり、画素２の光学応答をインパルス型に近づけることができるので、動画表示特性の改善を図ることが可能になる。
【００３０】また、本実施形態によれば、データ書込みに起因した時間的制約が緩和されるので、黒データを書込まない通常の駆動方法と比較して、表示パネル１の一層の高解像度化が可能になる。なぜなら、１フレーム期間内における画像データの書込みと黒データの書込みとを、別個の駆動系を用いることにより、オーバーラップして行えるからである。そのため、例えば、最上の水平ラインに関していえば、画像データの書込終了タイミングｔ5よりも前に、黒データの書込開始タイミングｔ6を設定することが可能になる。したがって、１ライン当たりの実質的な選択期間（およびデータ書込期間）を長くとることが可能になる。」
　
４　引用刊行物２に記載された技術事項１
　上記記載事項２−１ないし２−４及び図面の記載から、以下の技術事項が読み取れる。
　
ア　上記記載事項２−１、２−２の記載から、液晶ディスプレイ等のホールド型ディスプレイは、動画を表示する際に残像が目立ち、表示ボケが生じるという問題があり、これを解消するために、従来より、１フレーム期間において、画像表示後に強制的に黒を再表示させるブリンキング技術が提案されていたが、１つの走査線群、１つのデータ線群、画素毎に１つのスイッチング素子、および１つの駆動回路対からなる１系統の駆動系によって、ブリンキングを実現していたため、データ書込みに関する時間的な制約が厳しく、データ書込みに必要な選択期間を十分に確保することが困難であるとの問題点があったことに鑑みて、１フレーム期間内で画像データを書込んだ後に黒データを強制的に書込む電気光学装置において、少なくとも２系統の駆動系を備えることとしたとの技術事項が読み取れる。
　
イ　上記記載事項２−３、２−４の記載、図１ないし図３の記載から、上記２系統の駆動系を備える電気光学装置の具体的な構成として、アクティブマトリクス型の液晶パネルにおいて、画素に、２つのＦＥＴ、すなわち、２つのトランジスターを設け、第１のトランジスターに関して、そのゲートに第１の走査線ＧＡが接続され第１の走査信号が供給され、そのソースに第１のデータ線ＳＡが接続され画像データが供給され、第２のトランジスターに関して、そのゲートに第２の走査線ＧＢが接続され第２の走査信号が供給され、そのソースに第２のデータ線ＳＢが接続され画素の表示階調を黒に設定する電位（黒データ）が供給され、第１の走査信号の供給に応じて第１のトランジスタを導通させ画像データをドレインから出力し、第２の走査信号の供給に応じて第２のトランジスタを導通して画素の表示階調を黒に設定する電位（黒データ）をドレインから出力し、各トランジスターのドレインは共通接続されており、この共通接続を担う出力線に画素キャパシタと蓄積キャパシタが並列に接続されるようにするとの技術事項が読み取れる。
　
ウ　上記「ア」、「イ」から、引用刊行物２には、次の技術事項（以下、「引用刊行物２に記載された技術事項１」という。）が記載されているものと認められる。
　
　「液晶ディスプレイ等のホールド型ディスプレイは、動画を表示する際に残像が目立ち、表示ボケが生じるという問題があり、これを解消するために、従来より、１フレーム期間において、画像表示後に強制的に黒を再表示させるブリンキング技術が提案されていたが、１つの走査線群、１つのデータ線群、画素毎に１つのスイッチング素子、および１つの駆動回路対からなる１系統の駆動系によって、ブリンキングを実現していたため、データ書込みに関する時間的な制約が厳しく、データ書込みに必要な選択期間を十分に確保することが困難であるとの問題点があったことに鑑みて、１フレーム期間内で画像データを書込んだ後に黒データを強制的に書込むアクティブマトリクス型の液晶パネルにおいて、少なくとも２系統の駆動系を備えることとし、その具体的な構成として、画素に、２つのトランジスターを設け、第１のトランジスターに関して、そのゲートに第１の走査線ＧＡが接続され第１の走査信号が供給され、そのソースに第１のデータ線ＳＡが接続され画像データが供給され、第２のトランジスターに関して、そのゲートに第２の走査線ＧＢが接続され第２の走査信号が供給され、そのソースに第２のデータ線ＳＢが接続され画素の表示階調を黒に設定する電位（黒データ）が供給され、第１の走査信号の供給に応じて第１のトランジスタを導通させ画像データをドレインから出力し、第２の走査信号の供給に応じて第２のトランジスタを導通して画素の表示階調を黒に設定する電位（黒データ）をドレインから出力し、各トランジスターのドレインは共通接続されており、この共通接続を担う出力線に画素キャパシタと蓄積キャパシタが並列に接続されるようにする。」
　
５　　引用刊行物２に記載された技術事項２
　上記記載事項２−１の特に段落【０００２】の記載から、引用刊行物２には、次の技術事項（以下、「引用刊行物２に記載された技術事項２」という。）が記載されているものと認められる。
　
「液晶ディスプレイ等のホールド型ディスプレイにおいて、動画を表示する際の残像、表示ボケを解消するために、従来より、画像データを書込んだ画素に対して黒データを再度書込む方法とバックライトを周期的に点滅させる方法との両者を併用した方法が提案されている。」
　
第５　対比  
　本願発明と引用発明とを対比する。  
　
ア　引用発明の「液晶素子」は、本願発明の「第１のコンデンサ」に相当し、
以下、同様に、
「補助容量」は、「第２のコンデンサ」に、
「出力線」は、「出力駆動電圧ライン」に、
「第１のゲート信号」は、「第１の制御信号」に、
「第２のゲート信号」は、「第２の制御信号」に、
「画像信号」は、「第１のデータ信号」に、
「黒を表示する電位」は、「第２のデータ信号」に、
「出力電圧」は、「出力駆動電圧」に、
「画素セル」は、「画素」に、
「黒表示期間」は、「黒ラインの走査期間」に、
「バックライト光源」は、「バックライトユニット」に、
それぞれ相当する。
　
　なお、本願発明の「黒ラインの走査期間」は、本願の図４及びそれに関する本願明細書の発明の詳細な説明の記載からみて、各走査線において、黒を表示する信号であるＣｏｄｅ０の駆動電圧パルスＶＬＣを画素に供給しその表示を維持する期間（図４では、時刻Ａ２からＡ４の間の期間）であると認められる。
　一方、引用発明の「黒表示期間」も、上記記載事項１−４及び図８ないし１０の記載からみて、各走査線において、黒を表示する電位を画素セルに供給しその表示を維持する期間（図１０の黒表示期間）である。
　したがって、上記のとおり、引用発明の「黒表示期間」は、本願発明の「黒ラインの走査期間」に相当する。
　
イ　引用発明の「走査電極」、「データ電極」、「ＴＦＴ」は、それぞれ、
　本願発明の「入力制御ライン」、「入力データライン」、「トランジスター」に対応するものであり、
　引用発明ではこれらが１組であるのに対し、本願発明ではこれらがそれぞれ「第１」及び「第２」の２組ある点で相違する。
　
ウ　上記「ア」、「イ」から、
　引用発明の「走査電極、データ電極、ＴＦＴ、液晶素子、補助容量、出力線とからなる回路を提供するステップ」と、
　本願発明の「第１の入力制御ラインと第２の入力制御ラインと第１の入力データラインと第２の入力データラインと第１のトランジスターと第２のトランジスターと第１のコンデンサと第２のコンデンサと出力駆動電圧ラインとからなる回路を提供するステップ」とは、ともに、
　「入力制御ラインと入力データラインとトランジスターと第１のコンデンサと第２のコンデンサと出力駆動電圧ラインとからなる回路を提供するステップ」の点で共通する。
　
エ　上記「ア」において指摘したように、引用発明の「第１のゲート信号」は、それぞれ、本願発明の「第１の制御信号」に相当する。したがって、
　引用発明の「周期パルス波形を有する第１のゲート信号をＴＦＴのゲートに提供するステップ」と、
　本願発明の「周期パルス波形を有する第１の制御信号を第１のトランジスターのゲート極に提供するステップ」とは、ともに、
　「周期パルス波形を有する第１の制御信号をトランジスターのゲート極に提供するステップ」の点で共通する。
　
オ　上記「ア」において指摘したように、引用発明の「第２のゲート信号」は、本願発明の「第２の制御信号」に相当する。したがって、
　引用発明の「位相が遅延することを除けば第１のゲート信号と同じ波形の周期パルス波形を有する第２のゲート信号を、前記ＴＦＴのゲートに提供するステップ」と、
　本願発明の「位相が遅延することを除けば第１の制御信号と同じ波形の周期パルス波形を有する第２の制御信号を、前記第２のトランジスターのゲート極に提供するステップ」とは、ともに、
　「位相が遅延することを除けば第１の制御信号と同じ波形の周期パルス波形を有する第２の制御信号を、前記トランジスターのゲート極に提供するステップ」の点で共通する。
　
カ　上記「ア」において指摘したように、引用発明の「画像信号」は、本願発明の「第１のデータ信号」に相当する。したがって、
　引用発明の「画像信号を前記ＴＦＴのソースに提供し、前記第１のゲート信号をトリガとして、前記回路が該画像信号を前記出力線に提供するステップ」と、
　本願発明の「第１のデータ信号を前記第１のトランジスターのソース極に提供し、前記第１の制御信号をトリガとして、該回路が該第１のデータ信号を前記出力駆動電圧ラインに提供するステップ」とは、ともに、
　「第１のデータ信号を前記トランジスターのソース極に提供し、前記第１の制御信号をトリガとして、該回路が該第１のデータ信号を前記出力駆動電圧ラインに提供するステップ」の点で共通する。
　
キ　上記「ア」において指摘したように、引用発明の「黒を表示する電位」は、本願発明の「第２のデータ信号」に相当する。したがって、
　引用発明の「黒を表示する電位を前記ＴＦＴのソースに提供し、前記第２のゲート信号をトリガとして、画像信号の書き込みのための立ち上げから、画像信号の１フレーム前後における階調遷移に応じて決定される期間だけ遅延したタイミングで、該回路が該黒を表示する電位を前記出力線に提供するステップ」（前者）と、
　本願発明の「第２のデータ信号を前記第２のトランジスターのソース極に提供し、前記第２の制御信号をトリガとして、該回路が該第２のデータ信号を前記出力駆動電圧ラインに提供するステップ」（後者）との両者は、ともに、
　「第２のデータ信号を前記トランジスターのソース極に提供し、前記第２の制御信号をトリガとして、該回路が該第２のデータ信号を前記出力駆動電圧ラインに提供するステップ」の点で共通する。
　
　なお、前者が、トリガのタイミングについて、「画像信号の書き込みのための立ち上げから、画像信号の１フレーム前後における階調遷移に応じて決定される期間だけ遅延したタイミングで」と特定しているのに対し、後者は特定していない。
　したがって、後者は任意のタイミングを許容するものである。
　よって、後者（本願発明）は、トリガのタイミングとして、前者（引用発明）が特定する上記タイミングも含むから、両者は、トリガのタイミングの点については相違しない。
　
ク　上記「ア」において指摘したように、引用発明の「出力電圧」、「画素セル」は、それぞれ、本願発明の「出力駆動電圧」、「画素」に相当する。
　したがって、引用発明の「前記ステップによる前記出力線の出力電圧を画素セルに書き込み画像表示を行うステップ」は、
　本願発明の「前記ステップによる出力駆動電圧を前記画素へ出力し画像表示を行うステップ」に相当する。
　
ケ　上記「ア」において指摘したように、引用発明の「黒表示期間」、「バックライト光源」は、それぞれ、本願発明の「黒ラインの走査期間」、「バックライトユニット」に相当する。したがって、
　引用発明の「黒表示期間にバックライト光源を消灯することで、バックライト点灯期間を短縮して、バックライト光源の長寿命化、低消費電力化を実現するステップ」と、
　本願発明の「黒ラインの走査期間にバックライトユニットの明度を制御電圧で最小値に調整したとき、該期間における液晶総計光学レスポンスが最小値に調整され、表示画面同士間の残留画像による画像オーバーラップ・ぼやけ現象を確実に除去するステップ」とは、ともに、
　「黒ラインの走査期間にバックライトユニットの明度を最小値に調整するステップ」の点で共通する。
　
コ　引用発明の「前記ＴＦＴは、前記走査電極と接続するゲートと、前記データ電極と接続するソースと、前記出力線、前記液晶素子及び前記補助容量と接続するドレインとを有し」と、
　本願発明の「前記第１のトランジスタは、前記第１の入力制御ラインと接続する第１のゲート極と、前記第１の入力データラインと接続する第１のソース極と、前記出力駆動電圧ライン、前記第１のコンデンサ及び第２のトランジスターのドレイン極と接続する第１のドレイン極とを有し、
　前記第２のトランジスタは、前記第２の入力制御ラインと接続する第２のゲート極と、前記第２の入力データラインと接続する第２のソース極と、前記第１のトランジスターのドレイン極、第２のコンデンサ及び出力駆動電圧ラインと接続する第２のドレイン極とを有する」とは、ともに、
　「前記トランジスタは、前記入力制御ラインと接続するゲート極と、前記入力データラインと接続するソース極と、前記出力駆動電圧ライン、前記第１のコンデンサ及び前記第２のコンデンサと接続するドレイン極とを有」する点で共通する。
　
サ　引用発明の「液晶表示装置において、黒書込型の表示方式を用いてインパルス型駆動の表示状態に近づけることで動きぼけを防止するとともに、尾引き等の残像の発生を防止する方法」（前者）と、
　本願発明の「ＣＲＴパルス型画像表示を模擬したＬＣＤによる画像オーバーラップ・ぼやけ現象の除去方法」（後者）とを対比する。
　
　前者の「インパルス型駆動の表示状態に近づける」は、引用刊行物１の記載、特に「【００１７】・・・擬似的にホールド型駆動の表示状態からＣＲＴのようなインパルス型駆動の表示に近づける」との記載を勘案すると、後者の「ＣＲＴパルス型画像表示を模擬した」に相当する。
　前者の「尾引き等の残像の発生」は、移動物体の以前の画像が残像として現在の画像にオーバーラップされて視認されることにより生じるものと考えられるから、後者の「画像オーバーラップ」に相当する。
　
　したがって、前者は後者に相当する。
　
シ　以上のことから、本願発明と引用発明とは、 
　 
［一致点］
「入力制御ラインと入力データラインとトランジスターと第１のコンデンサと第２のコンデンサと出力駆動電圧ラインとからなる回路を提供するステップと、
　周期パルス波形を有する第１の制御信号をトランジスターのゲート極に提供するステップと、
　位相が遅延することを除けば第１の制御信号と同じ波形の周期パルス波形を有する第２の制御信号を、前記トランジスターのゲート極に提供するステップと、
　第１のデータ信号を前記トランジスターのソース極に提供し、前記第１の制御信号をトリガとして、該回路が該第１のデータ信号を前記出力駆動電圧ラインに提供するステップと、
　第２のデータ信号を前記トランジスターのソース極に提供し、前記第２の制御信号をトリガとして、該回路が該第２のデータ信号を前記出力駆動電圧ラインに提供するステップと、
　前記ステップによる出力駆動電圧を前記画素へ出力し画像表示を行うステップと、
　黒ラインの走査期間にバックライトユニットの明度を最小値に調整するステップと、を備え、
　前記トランジスタは、前記入力制御ラインと接続するゲート極と、前記入力データラインと接続するソース極と、前記出力駆動電圧ライン、前記第１のコンデンサ及び前記第２のコンデンサと接続するドレイン極とを有することを特徴とするＣＲＴパルス型画像表示を模擬したＬＣＤによる画像オーバーラップ・ぼやけ現象の除去方法。」
の点で一致し、次の点で相違する。
　
［相違点１］  
　「入力制御ライン」、「入力データライン」、「トランジスター」に関して、本願発明が、それぞれ、「第１」及び「第２」の２組備えるのに対し、引用発明は、１組しか備えておらず、この相違に伴い、本願発明では、上記２組を備えたことに関連する各ステップにおいて、「第１」又は「第２」を適宜選択して特定しているのに対し、引用発明では、そのような特定がなされておらず、これを整理すると、本願発明では、「第１の入力制御ラインと第２の入力制御ラインと第１の入力データラインと第２の入力データラインと第１のトランジスターと第２のトランジスターと第１のコンデンサと第２のコンデンサと出力駆動電圧ラインとからなる回路を提供するステップ」を備え、「第１のトランジスター」に関して、その「ゲート極」に「第１の入力制御ライン」が接続され「第１の制御信号」が提供され、その「ソース極」に「第１の入力データライン」が接続され「第１のデータ信号」が提供され、「前記第１の制御信号をトリガとして、該回路が該第１のデータ信号を前記出力駆動電圧ラインに提供」し、「第２のトランジスター」に関して、その「ゲート極」に「第２の入力制御ライン」が接続され「第２の制御信号」が提供され、その「ソース極」に「第２の入力データライン」が接続され「第２のデータ信号」が提供され、、「前記第２の制御信号をトリガとして、該回路が該第２のデータ信号を前記出力駆動電圧ラインに提供」し、各トランジスターの「ドレイン極」は、ともに「出力駆動電圧ライン」、「第１のコンデンサ」及び「第２のコンデンサ」に接続されるのに対し、引用発明では、走査電極、データ電極、ＴＦＴ、液晶素子、補助容量、出力線とからなる回路を提供するステップを備え、ＴＦＴに関して、そのゲートに走査電極が接続され第１のゲート信号及び第２のゲート信号が提供され、そのソースにデータ電極が接続され画像信号及び黒を表示する電位が提供され、第１のゲート信号をトリガとして、回路が画像信号を出力線に提供し、第２のゲート信号をトリガとして、回路が黒を表示する電位を出力線に提供し、そのドレインは出力線、液晶素子及び補助容量に接続される点。
　
［相違点２］
　黒ラインの走査期間にバックライトユニットの明度を最小値に調整するステップに関して、本願発明では、制御電圧で調整するのに対し、引用発明は、バックライト光源を消灯するものであり、当該調整により、本願発明が、黒ラインの走査期間における液晶総計光学レスポンスが最小値に調整され、表示画面同士間の残留画像による画像オーバーラップ・ぼやけ現象を確実に除去するのに対し、引用発明は、バックライト点灯期間を短縮して、バックライト光源の長寿命化、低消費電力化を実現する点。
　
第６　当審の判断
　上記相違点１、２について検討する。
　
１　相違点１について
　引用発明は、液晶表示装置のようなホールド型表示装置において、動画表示の際に生じる動きぼけ、尾引き等の残像の発生を防止することを課題とするものであり（上記記載事項１−１の記載参照。）、その課題を解決するために、１フレーム内で液晶表示パネル１への画像信号の書込走査に続けて黒表示信号の書込走査（リセット走査）を行う黒書込型の駆動方法を採用し、入力画像信号の１フレーム前後における階調遷移に基づいて、制御ＣＰＵ９が電極駆動部２による黒表示信号の書き込みタイミングを可変制御することを特徴とするものである。（上記記載事項１−４の特に段落【００９０】の記載参照。）
　そして、上記画像信号の書込走査に続けて黒表示信号の書込走査を行うためのスイッチング素子として、画素に１つのＴＦＴを備えるものである。
　
　一方、上記「第４」の「４」に記載したように、引用刊行物２には、「液晶ディスプレイ等のホールド型ディスプレイは、動画を表示する際に残像が目立ち、表示ボケが生じるという問題があり、これを解消するために、従来より、１フレーム期間において、画像表示後に強制的に黒を再表示させるブリンキング技術が提案されていたが、１つの走査線群、１つのデータ線群、画素毎に１つのスイッチング素子、および１つの駆動回路対からなる１系統の駆動系によって、ブリンキングを実現していたため、データ書込みに関する時間的な制約が厳しく、データ書込みに必要な選択期間を十分に確保することが困難であるとの問題点があったことに鑑みて、１フレーム期間内で画像データを書込んだ後に黒データを強制的に書込むアクティブマトリクス型の液晶パネルにおいて、少なくとも２系統の駆動系を備えることとし、その具体的な構成として、画素に、２つのトランジスターを設け、第１のトランジスターに関して、そのゲートに第１の走査線ＧＡが接続され第１の走査信号が供給され、そのソースに第１のデータ線ＳＡが接続され画像データが供給され、第２のトランジスターに関して、そのゲートに第２の走査線ＧＢが接続され第２の走査信号が供給され、そのソースに第２のデータ線ＳＢが接続され画素の表示階調を黒に設定する電位（黒データ）が供給され、第１の走査信号の供給に応じて第１のトランジスタを導通させ画像データをドレインから出力し、第２の走査信号の供給に応じて第２のトランジスタを導通して画素の表示階調を黒に設定する電位（黒データ）をドレインから出力し、各トランジスターのドレインは共通接続されており、この共通接続を担う出力線に画素キャパシタと蓄積キャパシタが並列に接続されるようにする。」との技術事項（引用刊行物２に記載された技術事項１）が記載されている。
　
　すなわち、引用刊行物２には、引用発明と同様に、液晶ディスプレイ等のホールド型ディスプレイの動画を表示する際の残像、表示ボケを防止することを課題とすること、引用発明と同様に、その課題を解決するために、画像表示後に強制的に黒を再表示させる方法を採用すること、その場合に、画素毎に１つのスイッチング素子を含む１系統の駆動系を設けた従来技術ではデータ書込みに関する時間的な制約が厳しく、データ書込みに必要な選択期間を十分に確保することが困難であること、そのために、少なくとも２系統の駆動系を備えるようにし、その具体的な構成として、画素に、２つのトランジスターを設け、第１のトランジスターに関して、そのゲートに第１の走査線ＧＡが接続され第１の走査信号が供給され、そのソースに第１のデータ線ＳＡが接続され画像データが供給され、第２のトランジスターに関して、そのゲートに第２の走査線ＧＢが接続され第２の走査信号が供給され、そのソースに第２のデータ線ＳＢが接続され画素の表示階調を黒に設定する電位（黒データ）が供給され、第１の走査信号の供給に応じて第１のトランジスタを導通させ画像データをドレインから出力し、第２の走査信号の供給に応じて第２のトランジスタを導通して画素の表示階調を黒に設定する電位（黒データ）をドレインから出力し、各トランジスターのドレインは共通接続されており、この共通接続を担う出力線に画素キャパシタと蓄積キャパシタが並列に接続されるようにすることが記載されている。
　
　そうすると、引用発明と引用刊行物２に記載された技術事項１とは、液晶表示装置のようなホールド型表示装置において、動画表示の際に生じる動きぼけ、尾引き等の残像の発生を防止することを課題とする点で共通し、そのために、１フレーム内で液晶表示パネル１への画像信号の書込走査に続けて黒表示信号の書込走査（リセット走査）を行う黒書込型の駆動方法を採用する点でも共通している。
　しかも、引用発明は、引用刊行物２に紹介されている上記従来技術と同様に、画素に１つのスイッチング素子であるＴＦＴを含む１系統の駆動系を設けたものであるから、引用刊行物２において指摘されている、データ書込みに関する時間的な制約が厳しく、データ書込みに必要な選択期間を十分に確保することが困難であるとの欠点を、引用発明も有することは明らかである。
　
　してみると、引用発明において、上記欠点を解消するために、引用刊行物２に記載された技術事項１を適用して、少なくとも２系統の駆動系を備えるようにし、その具体的な構成として、上記技術事項１に倣って、画素に、２つのトランジスターを設け、第１のトランジスターに関して、そのゲートに第１の走査線ＧＡが接続され第１の走査信号が供給され、そのソースに第１のデータ線ＳＡが接続され画像データが供給され、第２のトランジスターに関して、そのゲートに第２の走査線ＧＢが接続され第２の走査信号が供給され、そのソースに第２のデータ線ＳＢが接続され画素の表示階調を黒に設定する電位（黒データ）が供給され、第１の走査信号の供給に応じて第１のトランジスタを導通させ画像データをドレインから出力し、第２の走査信号の供給に応じて第２のトランジスタを導通して画素の表示階調を黒に設定する電位（黒データ）をドレインから出力し、各トランジスターのドレインは共通接続されており、この共通接続を担う出力線に画素キャパシタと蓄積キャパシタが並列に接続されるようにすることは当業者が容易に想到し得ることである。
　
　ここで、第１のトランジスター、第１の走査線ＧＡ、第１の走査信号、第１のデータ線ＳＡ、画像データが、それぞれ、本願発明の「第１のトランジスター」、「第１の入力制御ライン」、「第１の制御信号」、「第１の入力データライン」、「第１のデータ信号」に相当し、第２のトランジスター、第２の走査線ＧＢ、第２の走査信号、第２のデータ線ＳＢ、画素の表示階調を黒に設定する電位（黒データ）が、それぞれ、本願発明の「第２のトランジスター」、「第２の入力制御ライン」、「第２の制御信号」、「第２の入力データライン」、「第２のデータ信号」に相当し、出力線、画素キャパシタ、蓄積キャパシタが、それぞれ、本願発明の「出力駆動電圧ライン」、「第１のコンデンサ、「第２のコンデンサ」に相当することは明らかである。
　
　したがって、引用発明において、引用刊行物２に記載された技術事項１を適用して、上記相違点１に係る本願発明のごとく構成することは当業者が容易に想到し得ることである。
　
２　相違点２について
　引用発明は、黒表示期間にバックライト光源を消灯することで、バックライト点灯期間を短縮して、バックライト光源の長寿命化、低消費電力化を実現するものである。
　
　一方、上記「第４」の「５」に記載したように、引用刊行物２には、「液晶ディスプレイ等のホールド型ディスプレイにおいて、動画を表示する際の残像、表示ボケを解消するために、従来より、画像データを書込んだ画素に対して黒データを再度書込む方法とバックライトを周期的に点滅させる方法との両者を併用した方法が提案されている」との技術事項（引用刊行物２に記載された技術事項２）が記載されている。
　
　そうすると、上記引用発明のように、黒表示期間にバックライト光源を消灯すれば、上記技術事項２のように、画像データを書込んだ画素に対して黒データを再度書込む方法とバックライトを周期的に点滅させる方法との両者を併用したことになるから、その結果、上記技術事項２と同様に、動画を表示する際の残像、表示ボケを解消するという効果がもたらされることは明らかである。
　
　また、引用刊行物１には、制御ＣＰＵがバックライト光源の発光輝度を可変にするように光源駆動部を制御することが記載されているから（段落【００９２】の記載参照。）、引用発明において、バックライト光源を消灯するに当たり、バックライト光源の発光輝度を制御電圧で調整して消灯するようにすることは、当業者が当然に採用し得ることにすぎない。
　
　以上のように、引用発明の「黒表示期間にバックライト光源を消灯することで、バックライト点灯期間を短縮して、バックライト光源の長寿命化、低消費電力化を実現するステップ」により、黒表示期間における液晶の表示輝度が最小値に調整され、動画を表示する際の残像、表示ボケが解消されるという効果がもたらされることは、引用刊行物２に記載された技術事項２から明らかであり、バックライト光源の発光輝度を制御電圧で調整して消灯するようにすることも、引用刊行物１の上記記載事項から当業者が当然に採用し得ることにすぎないから、引用発明の上記ステップを上記相違点２に係る本願発明のステップとすることは当業者が容易に想到し得ることである。
　
　そして、本願発明が奏する効果は、引用発明、引用刊行物２に記載された技術事項１、２、引用刊行物１の記載事項から予測し得る範囲内のものであって格別のものではない。
　
　よって、本願発明は、引用発明、引用刊行物２に記載された技術事項１、２、引用刊行物１の記載事項に基いて当業者が容易に発明をすることができたものである。
　
第７　請求人の主張について 
　請求人は、平成２３年１１月１４日付け審判請求書の請求の理由において、概ね以下のように主張している。 
　
　本願発明の「黒ラインの走査期間に、バックライトユニットの明度を制御電圧で最小値に調整したとき、該期間における液晶総計光学レスポンスが最小値に調整され、表示画面同士間の残留画像による画像オーバーラップ・ぼやけ現象を確実に除去するという効果が得られる」という技術的特徴は、引用刊行物１、引用刊行物２、或いはそれらを結合させたもののいずれにも記載されていない。
　引用刊行物１は、オン・オフの制御を利用することで、バックライト光源を間欠的にオン・オフし、本願発明が電圧の制御を利用することにより、バックライト光源の明暗を間欠的に制御し、メカニズム上、明かに異なり、且つ、電圧の制御を利用してのバックライト光源の間欠的な明暗制御は、バックライトのちらつきの余分の費用と製造コストを増すことがない。
　
　請求人の上記主張について検討する。
　上記「第６」の「２　相違点２について」において述べたように、引用発明の「黒表示期間にバックライト光源を消灯することで、バックライト点灯期間を短縮して、バックライト光源の長寿命化、低消費電力化を実現するステップ」により、黒表示期間における液晶の表示輝度が最小値に調整され、動画を表示する際の残像、表示ボケがより確実に解消されることは、引用刊行物２に記載された技術事項２からみて明らかであり、バックライト光源の発光輝度を制御電圧で調整して消灯するようにすることも、引用刊行物１の上記記載事項から当業者が当然に採用し得ることにすぎない。
　そして、上記主張における「電圧の制御を利用してのバックライト光源の間欠的な明暗制御は、バックライトのちらつきの余分の費用と製造コストを増すことがない」との効果も、バックライト光源の発光輝度を制御電圧で調整して消灯することに伴い必然的にもたらされる効果である。
　したがって、請求人の上記主張を採用することはできない。
　
第８　むすび 
　よって、本願発明（請求項４に係る発明）は、引用発明、引用刊行物２に記載された技術事項１、２、引用刊行物１の記載事項に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　以上のとおりであるから、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。 
　 
　よって、結論のとおり審決する。