(57)【要約】本発明の半導体発光素子の製造方法は、基板（２１）の主面上に第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層（２２）を成長する工程と、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に幅の異なる第１幅部及び第２幅部を有するストライプ状のマスキング膜（２３）を幅方向に所定の周期で繰り返すように形成する工程と、マスキング膜と第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の表面のマスキング膜の間に露出する部分とを覆うように該露出部分から第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層（２５）を選択的に成長する工程と、第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に実質的にマスキング膜の延在方向に延びる活性層を含む半導体レーザ構造（２６〜３３）を積層し、それにより、マスキング膜の第１幅部（ストライプ１）と第２幅部（ストライプ２）との境界上の部位に第１幅部と第２幅部との幅差に応じた積層の段差３０１を有する半導体レーザ構造を得る工程とを有する。
2003038956.tif 000002
【特許請求の範囲】
【請求項１】
第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に、所定幅の第１幅部と該第１幅部の両端に隣接する前記所定幅よりも広い幅の第２幅部とを有するストライプ状のマスキング膜を、幅方向に所定の周期で繰り返すように形成する工程Ａと、
前記マスキング膜と前記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の表面の該マスキング膜の間に露出する部分とを覆うように該露出部分から第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を選択的に成長する工程Ｂと、
実質的に前記マスキング膜のストライプ方向に延びる活性層を含むと共に前記第２幅部の上方に位置する部分が前記第１幅部の下方に位置する部分よりも低くなっていることにより幅方向に延在する段差を有する半導体レーザ構造を、前記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に積層する工程Ｃとを有する、半導体発光素子の製造方法。
【請求項２】
前記半導体レーザ構造において、前記第１幅部の上方に位置する部分の前記活性層が前記第２幅部の上方に位置する部分の前記活性層以外の半導体層に接合するよう前記段差が形成される、請求の範囲第１項記載の半導体発光素子の製造方法。
【請求項３】
前記半導体レーザ構造において、前記第１幅部の上方に位置する部分の前記活性層が前記第２幅部の上方に位置する部分の前記活性層よりバンドギャップエネルギーの大きな半導体層に接合するよう前記段差が形成される、請求の範囲第２項記載の半導体発光素子の製造方法。
【請求項４】
前記半導体レーザ構造が前記活性層を積層方向において挟むクラッド層を含み、
前記活性層よりバンドギャップエネルギーの大きな半導体層が該クラッド層である、請求の範囲第３項記載の半導体発光素子の製造方法。
【請求項５】
前記マスキング膜が絶縁膜からなる、請求の範囲第１項記載の半導体発光素子の製造方法。
【請求項６】
前記工程Ｃにおいて、前記半導体レーザ構造を積層する際に、前記マスキング膜のストライプ方向に延びかつ該マスキング膜の上方に位置するようにリッジを形成する、請求の範囲第１項記載の半導体発光素子の製造方法。
【請求項７】
前記マスキング膜における前記第１幅部と前記第２幅部との幅差が、前記第１幅部の所定幅の１６％以上８４％以下である、請求の範囲第１項記載の半導体発光素子の製造方法。
【請求項８】
前記半導体レーザ構造において、その共振器長に対するその共振器端面から前記段差までの長さの割合が１０％以下である、請求の範囲第１項記載の半導体発光素子の製造方法。
【請求項９】
前記半導体レーザ構造の前記第２幅部の上方に位置する部分が電流非注入構造を有する、請求の範囲第１項記載の半導体発光素子の製造方法。
【請求項１０】
前記半導体レーザ構造の前記第２幅部の上方に位置する部分に電極を形成しないことにより、前記電流非注入構造を得る、請求の範囲第９項記載の半導体発光素子の製造方法。
【請求項１１】
前記半導体レーザ構造の前記第２幅部の上方に位置する部分において、電極の下に絶縁層を形成することにより、前記電流非注入構造を得る、請求の範囲第９項記載の半導体発光素子の製造方法。
【請求項１２】
前記半導体レーザ構造において、その共振器端面にコーティングするための誘電体膜が付着する領域が、前記第２幅部の上方に位置する部分内に位置する、請求の範囲第９項記載の半導体発光素子の製造方法。
【請求項１３】
前記誘電体膜が、前記レーザ構造にて発生するレーザ光に対して高反射膜となる誘電体多層膜である、請求の範囲第１２項記載の半導体発光素子の製造方法。
【請求項１４】
前記誘電体膜が、前記レーザ構造にて発生するレーザ光に対して低反射膜である、請求の範囲第１２項記載の半導体発光素子の製造方法。
【請求項１５】
前記誘電体膜が、前記共振器端面の汚染防止用の膜である、請求の範囲第１２項記載の半導体発光素子の製造方法。
【請求項１６】
前記窒化物系ＩＩＩ−Ｖ族化合物半導体がＧａＮ半導体である、請求の範囲第１項記載の半導体発光素子の製造方法。
【請求項１７】
第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層がサファイヤ基板上に形成されている、請求の範囲第１項記載の半導体発光素子の製造方法。
【請求項１８】
前記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体は、前記マスキング膜の間から該マスキング膜上に向けて前記基板の主面に略平行に成長する、請求の範囲第１項記載の半導体発光素子の製造方法。
【請求項１９】
前記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、前記マスキング膜上に成長した部分の転移密度が、前記マスキング膜の間に成長した部分の転移密度より低い、請求の範囲第１項記載の半導体発光素子の製造方法。
【請求項２０】
前記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層は、前記マスキング膜の各幅部上に成長した部分がそれぞれ平坦化される、請求の範囲第１項記載の半導体発光素子の製造方法。
【請求項２１】
第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
前記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に幅方向に所定の周期で繰り返すように形成され、所定幅の第１幅部と該第１幅部の両端に隣接すると共に前記所定幅よりも広い幅の第２幅部とを有するストライプ状のマスキング膜と、
前記マスキング膜と前記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の表面の該マスキング膜の間に露出する部分とを覆うように該露出部分から選択的に成長された第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
前記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に積層され、実質的に前記マスキング膜のストライプ方向に延びる活性層を含むと共に前記第２幅部の上方に位置する部分が前記第１幅部の下方に位置する部分よりも低くなっていることにより幅方向に延在する段差を有する半導体レーザ構造とを備えた半導体発光素子。
【請求項２２】
ストライプ方向断面視において前記活性層の下方に前記マスキング膜が位置している、請求の範囲第２１項に記載の半導体発光素子。
【発明の詳細な説明】
〔技術分野〕
本発明は、窒化物系ＩＩＩ−Ｖ族化合物半導体で構成される、青紫光から紫外光に及ぶ短波長領域の半導体発光素子の製造方法及び半導体発光素子に関する。
〔技術背景〕
近年、次世代の高密度光ディスク用光源として青紫色の光を発するレーザダイオードに対する要望が高まり、特に、青紫光から紫外光に及ぶ短波長領域で動作可能な窒化ガリウム（ＧａＮ）系のＩＩＩ−Ｖ族化合物半導体発光素子の研究開発が盛んに行われている。さらに、その光ディスク装置はレコーダーとして高密度及び高速記録用の光ディスク装置が待望されているため、高光出力で信頼性の高いＧａＮ系半導体レーザが必要となっている。
この信頼性に関して、最近、ＧａＮ系レーザの長寿命化のために、サファイア基板上に成長したＧａＮ系半導体に二酸化珪素（ＳｉＯ２）などの絶縁膜を堆積し、この絶縁膜上にＧａＮ系半導体を選択成長し、それによって転位密度を低減する手法が採用されている。この選択成長に関して、第１の文献「ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｅｌｅｃｔｅｄ  Ｔｏｐｉｃｓ  ｉｎ  Ｑｕａｎｔｕｍ  Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．４（１９９８）４８３−４８９」及び第２の文献「Ｊｏｕｒｎａｌ  ｏｆ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ，Ｖｏｌ．１９５（１９９８）３２８−３３２」がある。第１の文献によれば、ＧａＮの＜１−１００＞方向にラインアンドスペース状のＳｉＯ２膜を周期的に形成することで、選択成長したＧａＮ系半導体が平坦につながり、低転位基板として利用できるようになることが示されている。ここで、本明細書では、上記＜１−１００＞方向における“−１”のように、方向指数やミラー指数において、本来、数字の上にバーを付して表記すべき箇所を数字の前にマイナス符号を付して表記する。また、第２の文献によれば、選択成長したＧａＮ系半導体の基板に垂直な方向（以下、基板垂直方向という）及び基板に平行な方向（以下、基板水平方向という）の成長速度は、ＳｉＯ２膜被覆部分（幅：Ｗｌ）と開口部分（幅：Ｗｓ）との和に対する開口部分の割合である開口率（Ｗｓ／（Ｗｌ＋Ｗｓ））に依存することが示されている。この選択成長技術をレーザに適用した文献として、第３の文献「Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，Ｖｏｌ．７７（２０００）１９３１−１９３３」及び第４の文献「ＩＥＩＣＥ  Ｔｒａｎｓｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ，Ｖｏｌ．Ｅ８３−Ｃ（２０００）５２９−５３５」がある。第３の文献によれば、選択成長によりレーザ構造の転位密度を１Ｅ１０ｃｍ−２程度から１Ｅ７ｃｍ−２程度に低減できることが示されている。また、第４の文献によれば、ＳｉＯ２膜のライン幅：Ｗｌ＝８μｍと開口幅：Ｗｓ＝４μｍとに相当する開口率：Ｗｓ／（Ｗｌ＋Ｗｓ）＝０．３３の選択成長を用いて前記程度に転位密度を低減することで、レーザの閾値電流が低減し、１０００時間オーダーの長寿命化が図られることが示されている。
ところで、一般に半導体レーザを高光出力動作させると、レーザ端面が局所的に熱的破壊される光学損傷（ＣＯＤ：Ｃａｔａｓｔｒｏｐｈｉｃ  Ｏｐｔｉｃａｌ  Ｄａｍａｇｅ）が生じることが知られている。レーザ端面には表面準位が多いため、これを介した非発光再結合が多い。このため、ＣＯＤとは、注入キャリア密度がレーザ端面で少なくなりレーザ光の吸収領域となるため局所的発熱が顕著になる現象である。一方、ＧａＮ系レーザでは、その材料であるＧａＮが強固であるため、ＣＯＤが発生しないとされていた。しかしながら、第４の文献「ＩＥＩＣＥ  Ｔｒａｎｓｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ，Ｖｏｌ．Ｅ８３−Ｃ（２０００）５２９−５３５」によれば、ＧａＮ系レーザにおいても３０ｍＷで高光出力動作させた場合には、レーザ端面にＣＯＤが発生して劣化する実例が示されている。
このＣＯＤ対策として、一般に、レーザからの放熱を促進する方法とレーザ端面にいわゆる窓構造を設ける方法とが採用されている。このうち、レーザからの放熱を促進する方法として、高光出力用半導体レーザにおいて、高光出力動作に伴い発生する熱を効率的にヒートシンクへ放熱するために、レーザのｐｎ接合側をヒートシンクに近づけて、サブマウント及び半田を介してマウントする（ｐサイドダウン）実装方法が有効である。しかしながら、光出射端面側に半田が付着しないように端面近傍と半田とを空間的に分離するなど、実装時には注意が必要である。このため、ｐサイドダウン実装を施しても、レーザ端面近傍では放熱性が悪化してＣＯＤが発生する可能性がある。
一方、レーザ端面にいわゆる窓構造を設ける方法は、ＧａＮ系レーザでは、材料であるＧａＮが硬いため窓構造を設けることが困難であることから、一般には採用されていない。なお、ＧａＮ系レーザにおいて窓構造を設けた例が特開２０００−１９６１８８号公報に記載されている。そこで、現在の高光出力化を目指したＧａＮ系レーザ開発では、レーザの動作電流及び動作電圧を低減し低消費電力化を図ることでレーザ全体の発熱を抑制し、レーザ端面におけるＣＯＤ発生を防止しようとしている。
しかしながら、次世代光ディスク装置において、より一層の高密度及び高速記録化の実現を目指した場合には、レーザ全体の発熱を抑制することにも限界があるため、ＣＯＤ発生によるレーザ劣化が危惧される。
〔発明の開示〕
本件発明者は、上記のような問題点を解決するために種々検討した結果、ＧａＮ系レーザの結晶成長時点で低転位構造と端面窓構造を同時に実現し、ＣＯＤ発生を根本的に抑制することで、高密度・高速記録化に適した高光出力用ＧａＮ系レーザを高歩留り・低コストで製造できることを見出した。
そこで、本発明に係る半導体発光素子の製造方法は、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に、所定幅の第１幅部と該第１幅部の両端に隣接する前記所定幅よりも広い幅の第２幅部とを有するストライプ状のマスキング膜を、幅方向に所定の周期で繰り返すように形成する工程Ａと、前記マスキング膜と前記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の表面の該マスキング膜の間に露出する部分とを覆うように該露出部分から第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を選択的に成長する工程Ｂと、実質的に前記マスキング膜のストライプ方向に延びる活性層を含むと共に前記第２幅部の上方に位置する部分が前記第１幅部の下方に位置する部分よりも低くなっていることにより幅方向に延在する段差を有する半導体レーザ構造を、前記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に積層する工程Ｃとを有する。ここで、本発明において「段差」には、ステップ状の段差の他、傾斜状及び曲線状の段差を含む。
このような構成とすると、各マスキング膜の第１幅部と第２幅部との幅差に対応するマスキング膜全体の開口率に応じて、第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層の膜厚が、マスキング膜の第１幅部及び第２幅部上にそれぞれ位置する部分間で異なるものとなる。そして、この膜厚差が第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に積層される半導体レーザ構造に反映されて、その第１幅部と第２幅部との境界上に位置する部位に積層の段差が形成されるので、この段差を利用して半導体レーザ構造の端面窓構造を実現できる。しかも、半導体レーザ構造の下地層となる第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層がマスキング膜を利用した選択成長により低転位構造となるので、半導体レーザ構造自体の低転位化を実現できる。
前記半導体レーザ構造において、前記第１幅部の上方に位置する部分の前記活性層が前記第２幅部の上方に位置する部分の前記活性層以外の半導体層に接合するよう前記段差が形成されてもよい。このような構成とすると、実装時における半田の不完全密着による放熱悪化を防止できる。
また、前記半導体レーザ構造において、前記第１幅部の上方に位置する部分の前記活性層が前記第２幅部の上方に位置する部分の前記活性層以外の半導体層に接合するよう前記段差が形成されてもよい。
また、前記半導体レーザ構造において、前記第１幅部の上方に位置する部分の前記活性層が前記第２幅部の上方に位置する部分の前記活性層よりバンドギャップエネルギーの大きな半導体層に接合するよう前記段差が形成されてもよい。このような構成とすると、共振器端部となる、第２幅部の上方に位置する部分におけるレーザ光の吸収を低減できる。
また、前記半導体レーザ構造が前記活性層を積層方向において挟むクラッド層を含み、前記活性層よりバンドギャップエネルギーの大きな半導体層が該クラッド層であってもよい。このような構成とすると、共振器端部において活性層に接合するバンドギャップエネルギーの大きな半導体層を容易に実現することができる。
また、前記マスキング膜が絶縁膜からなっていてもよい。
また、前記工程Ｃにおいて、前記半導体レーザ構造を積層する際に、前記マスキング膜のストライプ方向に延びかつ該マスキング膜の上方に位置するようにリッジを形成してもよい。このような構成とすると、マスキング膜上の低転位な第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に半導体レーザの発光部が位置するので、半導体レーザの長寿命化を図ることができる。
また、前記マスキング膜における前記第１幅部と前記第２幅部との幅差が、前記第１幅部の所定幅の１６％以上８４％以下であることが好ましい。このような構成とすると、半導体レーザ構造に積層の段差を好適に形成することができる。
また、前記半導体レーザ構造において、その共振器長に対するその共振器端面から前記段差までの長さの割合が１０％以下であることが好ましい。このような構成とすると、実質的な短共振器化による閾値電流の増加を防止することができる。
また、前記半導体レーザ構造の前記第２幅部の上方に位置する部分が電流非注入構造を有してもよい。このような構成とすると、レーザ端面での電流注入による発熱が抑制され、ＣＯＤのような端面劣化が抑制される。その結果、高光出力化及び長寿命化が可能になる。
また、前記半導体レーザ構造の前記第２幅部の上方に位置する部分に電極を形成しないことにより、前記電流非注入構造を得てもよい。
また、前記半導体レーザ構造の前記第２幅部の上方に位置する部分において、電極の下に絶縁層を形成することにより、前記電流非注入構造を得てもよい。
また、前記半導体レーザ構造において、その共振器端面にコーティングするための誘電体膜が付着する領域が、前記第２幅部の上方に位置する部分内に位置してもよい。基板の主面上に成長した半導体レーザ構造をサブマウントに半田を介して実装した場合、基板主面上に付着した誘電体膜は半田との密着が不完全であるため、この領域は放熱が悪化する。このため、この領域を、電流非注入領域たる半導体レーザ構造の第２幅部の上方に位置する部分内に位置させることで、電流注入による発熱を防止して放熱悪化の影響を除去し、それにより、高光出力化及び長寿命化を図ることができる。
また、前記誘電体膜が、前記レーザ構造にて発生するレーザ光に対して高反射膜となる誘電体多層膜であってもよい。
また、前記誘電体膜が、前記レーザ構造にて発生するレーザ光に対して低反射膜であってもよい。
また、前記誘電体膜が、前記共振器端面の汚染防止用の膜であってもよい。
また、前記窒化物系ＩＩＩ−Ｖ族化合物半導体がＧａＮ半導体であってもよい。ＧａＮ半導体は強固で物理的加工やイオン注入等によって端面窓構造を設けることが特に困難であるため、半導体レーザ構造の形成過程で形成される積層の段差を利用して端面窓構造を設けることが可能な本発明を適用すると、特に有効である。
また、前記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層がサファイヤ基板上に形成されてもよい。
また、前記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体は、前記マスキング膜の間から該マスキング膜上に向けて前記基板の主面に略平行に成長することが好ましい。
また、前記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、前記マスキング膜上に成長した部分の転移密度が、前記マスキング膜の間に成長した部分の転移密度より低いことが好ましい。
また、前記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層は、前記マスキング膜の各幅部上に成長した部分がそれぞれ平坦化されることが好ましい。
また、本発明に係る半導体発光素子は、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、前記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に幅方向に所定の周期で繰り返すように形成され、所定幅の第１幅部と該第１幅部の両端に隣接すると共に前記所定幅よりも広い幅の第２幅部とを有するストライプ状のマスキング膜と、前記マスキング膜と前記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の表面の該マスキング膜の間に露出する部分とを覆うように該露出部分から選択的に成長された第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、前記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に積層され、実質的に前記マスキング膜のストライプ方向に延びる活性層を含むと共に前記第２幅部の上方に位置する部分が前記第１幅部の下方に位置する部分よりも低くなっていることにより幅方向に延在する段差を有する半導体レーザ構造とを備えている。
このような構成とすると、半導体レーザ構造の形成過程で、長手方向（ストライプ方向）に幅（開口率）が異なるストライプ状のマスキング膜を用いて第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を選択成長することにより、積層の段差が形成されるので、この段差を利用して端面窓構造を設けることができる。その結果、ＧａＮ半導体のような、強固で物理的加工やイオン注入等では端面窓構造を設けることが困難な材料からなる半導体レーザにおいても、容易に端面窓構造を実現できる。また、選択成長により形成される第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層が低転位構造となるので、半導体レーザ構造自体の低転位化を図ることもできる。
また、ストライプ方向断面視において前記活性層の下方に前記マスキング膜が位置してもよい。
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
〔発明を実施するための最良の形態〕
以下、本発明の実施の形態について、図面を参照しながら説明する。
最初に、本発明に係る半導体発光素子の製造方法の基礎となる、選択成長を利用した積層膜厚制御方法を説明する。この積層膜厚制御方法では、ＧａＮ系半導体の結晶成長において、開口率の異なる絶縁膜を用いて選択成長することにより、その積層膜の低転位化を図るとともに膜厚を制御する。
以下、この積層膜厚制御方法の詳細について図面を参照しながら説明する。
第１図（ａ）〜第１図（ｄ）及び第２図（ｅ）〜第２図（ｈ）は本積層膜厚制御方法に係る半導体の構成断面図を示している。まず、（０００１）面を主面とするサファイア基板１１を、酸溶液を用いて洗浄する。その後、洗浄した基板１１を有機金属気相成長（ＭＯＶＰＥ）装置（図示せず）の反応炉内のサセプタに保持し、反応炉を真空排気する。続いて、反応炉内を圧力が３００Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２２Ｐａ）の水素雰囲気とし、温度を約１１００℃にまで昇温して基板１１を加熱し、表面のサーマルクリーニングを約１０分間行なう。
次に、反応炉を約５００℃にまで降温した後、基板１１の主面上に、供給量７ｓｃｃｍのトリメチルガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアンモニア（ＮＨ３）ガスと、キャリアガスとして水素とを同時に供給することにより、厚さが２０ｎｍのＧａＮよりなる低温バッファ層を成長する。続いて、反応炉を約１０００℃にまで昇温し、厚さが約１μｍのＧａＮ層１２を成長する（第１図（ａ））。
この後、基板１１を反応炉から取り出し、ＧａＮ層１２上に選択成長用の絶縁膜（マスキング膜）１３を形成する。絶縁膜１３は、ここでは、二酸化珪素（ＳｉＯ２）とし、プラズマＣＶＤ装置で１００ｎｍ程度堆積させる（第１図（ｂ））。続いて、絶縁膜１３上にレジスト膜１４を塗布し（第１図（ｃ））、フォトリソグラフィー法により、開口率の異なる以下のストライプ状のレジストパターンを形成する（第１図（ｄ））。（レジスト膜１４の幅（Ｗｌ）：レジスト除去幅（Ｗｓ）、開口率）＝（３μｍ：１５μｍ、０．８３）、（６μｍ：１２μｍ、０．６７）、（９μｍ：９μｍ、０．５０）、（１２μｍ：６μｍ、０．３３）、（１５μｍ：３μｍ、０．１７）。ただし、このストライプ方向はＧａＮ膜１２の＜１−１００＞方向で、周期（ピッチ）Ｐはすべて１８μｍで同一である。また、各レジストパターンは２０ｍｍ角のブロック形状であり、各パターン間は５ｍｍ程度離し選択成長時に相互の影響がないようにした。この後、レジスト膜１４をエッチングマスクとして、レジスト除去部１０１の絶縁膜１３をフッ酸溶液で除去して溝状の開口部１０１を形成し、該開口部１０１の底部にＧａＮ層１２を露出させる（第２図（ｅ））。続いて、アセトンなどの有機溶液によりレジスト膜１４を除去する（第２図（ｆ））。このようにして得られたストライプ状の絶縁膜１３の幅、開口部１０１の幅、及び開口率は、上記レジスト膜１４の幅、開口部１０１’の幅、及び開口率と実質的に同じである。
この後、ＧａＮ層を選択成長するために、ストライプ状の絶縁膜１３が堆積された基板１１を前記ＭＯＶＰＥ装置の反応炉内のサセプタに保持し、反応炉を真空排気する。続いて、反応炉内を圧力が２００Ｔｏｒｒの水素雰囲気とし、温度を約１０００℃にまで昇温して、供給量７ｓｃｃｍのトリメチルガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアンモニア（ＮＨ３）ガスと、キャリアガスとしての水素とを同時に供給することにより、４時間程度ＧａＮ層１５を選択成長する。
選択成長終了後、基板１１を反応炉から取り出し、走査電子顕微鏡（ＳＥＭ）を用いて、選択成長したＧａＮ層１５の断面形状及び膜厚を観察した。その結果、各選択成長パターン（上述の互いに開口率の異なるレジストパターンに対応する絶縁膜１３のパターン）において、絶縁膜１３の開口部分１０１から絶縁膜１３上に横方向（基板水平方向）に伸びたＧａＮ層がお互いに合体して平坦化していた（第２図（ｇ），（ｈ））。符号１６は、ＧａＮ層１５の合体部を示す。次に、各選択成長パターンにおいて、絶縁膜１３上に選択成長したＧａＮ層１５の積層膜厚を実測した。図３に、その結果を、ＧａＮ層１５の積層膜厚の開口率依存性を表すグラフとして示す。第３図から、絶縁層１３の開口率の減少に伴い、ＧａＮ層１５の積層膜厚が単調に減少していることがわかる。したがって、絶縁膜１３の周期は一定であっても、その開口率を変化させることで絶縁膜１３上のＧａＮ層の積層膜厚を変化させることが可能であることが検証できた。尚、この結果は、前記の第２文献「Ｊｏｕｒｎａｌ  ｏｆ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ，Ｖｏｌ．１９５（１９９８）３２８−３３２」と同様の傾向である。
次に、透過電子顕微鏡（ＴＥＭ）を用いて貫通転位の観察をおこなった。その結果、絶縁膜１３の開口部分１０１では貫通転位密度が１Ｅ９ｃｍ−２程度で転位低減効果は見られないが、絶縁膜１３上では貫通転位が基板水平方向に屈曲し、貫通転位密度は１Ｅ７ｃｍ−２程度に低減されていることが検証できた（第２図（ｈ）参照。同図においては、符号１０２が貫通転位を示し、図示されたもの以外の他の開口部分１０１における貫通転位の記載は省略されている）。
なお、本積層膜厚制御方法では、ＧａＮ層１５の選択成長のためのマスキング膜として絶縁膜１３を用いたが、マスキング膜は、ＧａＮ層１５がその上にエピタキシャル成長することが困難な膜であればよく、必ずしも絶縁性は要求されない。
（第１の実施形態）
本発明の第１の実施形態は、半導体レーザの結晶成長において、前述の積層膜厚制御方法に基づいて、開口率の異なる絶縁膜を用いた選択成長を行うことにより、低転位構造とレーザ共振器端面でのＣＯＤ発生抑制に有効な端面窓構造を同時に高歩留り・低コストで得ることが可能なＧａＮ系半導体レーザの製造方法を示す。
以下、本発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法の詳細について図面を参照しながら説明する。
第４図（ａ）〜第７図（ｋ）は本実施形態に係る半導体レーザの構成断面図を各プロセス順に示している。
まず、（０００１）面を主面とするサファイア基板２１を酸溶液を用いて洗浄する。その後、洗浄した基板２１を有機金属気相成長（ＭＯＶＰＥ）装置（図示せず）の反応炉内のサセプタに保持し、反応炉を真空排気する。続いて、反応炉内を、圧力が３００Ｔｏｒｒの水素雰囲気とし、温度を約１１００℃にまで昇温して基板２１を加熱し表面のサーマルクリーニングを約１０分間行なう。
次に、反応炉を約５００℃にまで降温した後、基板２１上に、供給量７ｓｃｃｍのトリメチルガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアンモニア（ＮＨ３）ガスと、キャリアガスとしての水素とを同時に供給することにより、厚さが２０ｎｍのＧａＮよりなる低温バッファ層を成長する。続いて、反応炉を約１０００℃にまで昇温し、厚さが約１μｍのＧａＮ層２２を成長する（第４図（ａ））。
この後、基板２１を反応炉から取り出し、ＧａＮ層２２上に選択成長用の絶縁膜（マスキング膜）２３を形成する。絶縁膜２３は、ここでは、二酸化珪素（ＳｉＯ２）とし、プラズマＣＶＤ装置で１００ｎｍ程度堆積させる（第４図（ｂ））。続いて、絶縁膜２３上にレジスト膜２４を塗布し（第４図（ｃ））、フォトリソグラフィー法により、ストライプ状のレジスト膜２４を形成する。
第５図（ｄ）に示すように、このストライプ状のレジスト２４膜は、１８μｍ周期Ｐで形成され、かつその長手方向に複数の狭幅部（第１幅部）２４ａと複数の広幅部（第２幅部）２４ｂとが交互に形成されている。狭幅部２４ａは、７００μｍの長さを有し、（レジスト膜２４の幅（Ｗｌ’）：レジスト除去幅（Ｗｓ’）、開口率）＝（１２μｍ：６μｍ、０．３３）に形成されている。広幅部２４ｂは、５０μｍの長さを有し、（レジスト膜２４の幅（Ｗｌ”）：レジスト除去幅（Ｗｓ”）、開口率）＝（１５μｍ：３μｍ、０．１７）に形成されている。この広幅部２４ｂは後述するようにレーザ共振器端面の窓構造となる領域に対応している。このストライプパターン（レジスト膜２４のパターン）の狭幅部２４ａにおける断面図を第５図（ｅ）に示す。このストライプの延在方向（ストライプ方向）はＧａＮ膜の＜１−１００＞方向（第１の方向）２０１とした。また、広幅部２４ｂは、各レジスト膜２４の長手方向における同一の位置に形成され、前記第１の方向２０１に垂直な方向（第２の方向）２０２に間隔を置いて連なっている。つまり、レジスト膜２４はその幅方向に繰り返すように形成されている。ここで、狭幅部２４ａと広幅部２４ｂとの幅差（ｄ＝Ｗｌ”−Ｗｌ’）は、狭幅部２４ａの幅Ｗｌ’の１６％以上８４％以下であることが好ましい。
なお、図５に示されるレジスト膜２４の幅方向の周期Ｐ（すなわち、絶縁膜１３の幅方向の周期Ｐ）は上記の例では１８μｍとしたが、５μｍ以上５０μｍ以下であることが好ましい。５μｍ未満とした場合には、狭幅部２４ａと広幅部２４ｂとの差を広げることができず、結果として本発明の効果を得ることができなくなる場合がある。一方、５０μｍを超える場合には、絶縁膜１３の面積があまりにも小さくなり、貫通転位を効果的に抑制できなくなる傾向がある。
次いで、レジスト膜２４をエッチングマスクとして、レジスト除去部１０１’の絶縁膜２３をフッ酸溶液で除去して溝状の開口部１０１を形成し、該開口部１０１の底部にＧａＮ層２２を露出させる（第５図（ｆ）。続いて、アセトンなどの有機溶液によりレジスト膜２４を除去する（第６図（ｇ））。このようにして得られたストライプ状の絶縁膜２３の幅、開口部１０１の幅、及び開口率は、上記レジスト膜２４の幅、開口部１０１の幅、及び開口率と実質的に同じである。
この後、ＧａＮ層を選択成長するために、ストライプ状の絶縁膜２３が堆積された基板２１を前記ＭＯＶＰＥ装置の反応炉内のサセプタに再度保持し、反応炉を真空排気する。続いて、反応炉内を圧力が２００Ｔｏｒｒの水素雰囲気とし、温度を約１０００℃にまで昇温して、供給量７ｓｃｃｍのトリメチルガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアンモニア（ＮＨ３）ガスと、キャリアガスとしての水素とを同時に供給することにより、第５図（ｄ）の選択成長マスクパターン（絶縁膜２４）上にＧａＮ層２５を選択成長する。この際に、絶縁膜２３の長手方向（第１の方向）２０１における開口率が異なることにより、ＧａＮ層２５の積層膜厚に、第１の方向２０１において膜厚差が生じる（（第６図（ｈ））））。その結果、第２の方向に延びるように、絶縁膜２３の狭幅部に対応する凸状のストライプ１と絶縁膜２３の広幅部に対応する凹状のストライプ２とがそれぞれ形成される。本実施形態の場合、前記ストライプ１領域のＧａＮ層２５を約４μｍ選択成長した時点で（第７図（ｉ））、絶縁膜２３の開口率の異なる前記ストライプ２領域では膜厚が薄膜化し約３．５μｍとなっている（第７図（ｊ））。この傾向は第３図に示す通りである。また、本実施形態では、絶縁膜１３の開口率をその長手方向にステップ状に変化させたが、開口率を緩やかにテーパ状に変化させると、ＧａＮ層２５の膜厚変化も緩やかになり、転位等の欠陥の導入が抑制される。
続いて、ｎ型ドーパントとしてシラン（ＳｉＨ４）ガスも供給して、厚さが約２μｍでＳｉ不純物濃度が約１Ｅ１８ｃｍ−３のｎ型ＧａＮよりなるｎ型コンタクト層２６を成長する。次に、トリメチルアルミニウム（ＴＭＡ）も供給しながら、厚さが約０．７μｍでＳｉ不純物濃度が５Ｅ１７ｃｍ−３のｎ型Ａｌ０．０７Ｇａ０．９３Ｎよりなるｎ型クラッド層２７を成長する。続いて、厚さが約１２０ｎｍでＳｉ不純物濃度が約１Ｅ１８ｃｍ−３のｎ型ＧａＮよりなる第１の光ガイド層２８を成長した後、温度を約８００℃にまで降温し、キャリアガスを水素から窒素に変更して、トリメチルインジウム（ＴＭＩ）とＴＭＧを供給して厚さが約３ｎｍのＩｎ０．１Ｇａ０．９Ｎよりなる量子井戸（３層）と厚さが約９ｎｍのＧａＮバリア層（２層）からなる多重量子井戸活性層２９を成長する。その後、再び反応炉内の温度を約１０００℃にまで昇温しキャリアガスを窒素から水素に戻して、ｐ型ドーパントであるビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）ガスを供給しながら、厚さが約２０ｎｍでＭｇ不純物濃度が５Ｅ１７ｃｍ−３のｐ型Ａｌ０．１５Ｇａ０．８５Ｎよりなるキャップ層３０を成長する。次に、厚さが約１２０ｎｍでＭｇ不純物濃度が１Ｅ１８ｃｍ−３のｐ型ＧａＮよりなる第２の光ガイド層３１を成長する。続いて、厚さが約０．７μｍでＭｇ不純物濃度が５Ｅ１７ｃｍ−３のｐ型Ａｌ０．０７Ｇａ０．９３Ｎよりなるｐ型クラッド層３２を成長する。最後に、厚さが約０．１μｍでＭｇ不純物濃度が１Ｅ１８ｃｍ−３のｐ型ＧａＮよりなるｐ型コンタクト層３３を成長する（第７図（ｋ））。結晶成長終了後、レーザ構造の積層膜厚を断面ＳＥＭで確認したところ、第８図（ａ）及び第８図（ｂ）に示すように、ストライプ１領域の方がストライプ２領域よりも約０．５μｍ厚くなっていた。つまり、ストライプ１領域とストライプ２領域との間で積層膜の段差３０１（断層）が生じていた。これはＧａＮ層２５の膜厚差が継続されて生じたものと思われる。この段差３０１は、第６図（ｈ）に「ストライプ２」として示すように、幅方向（図面左右方向）に延在している。すなわち、絶縁膜１３のストライプ方向（第５図（ｄ）参照。図面上下方向）とは直交している。
また、この膜厚差に起因して、ストライプ１領域の活性層２９は、積層膜の厚み方向において、ストライプ２領域のｐ型Ａｌ０．０７Ｇａ０．９３Ｎクラッド層３２が位置する範囲内に位置していることが確認された。このため、ストライプ１領域の活性層２９で発生したレーザ光は、端面窓構造領域に相当するストライプ２領域では活性層２９よりもバンドギャップエネルギーの大きなＡｌ０．０７Ｇａ０．９３Ｎクラッド層３２中を伝搬することになる。その結果、端面領域でのレーザ光の吸収は低減される。
成長終了後、まずｐ型半導体層の活性化加熱処理を行う。ＭＯＶＰＥ装置の反応炉から基板を取り出し、ｐ型不純物活性化の加熱処理を施すためにアニール炉の中に搬送する。次にアニール炉を真空排気した後、供給量３ｓｌｍの窒素ガスを導入して大気圧にし、その後、７５０℃で２０分間の加熱処理をおこなう。加熱処理後、基板を室温まで降温し、アニール炉から取り出す。
以下、レーザ構成断面図を示した第９図を参照しながら、レーザ加工プロセスについて説明する。
加熱処理終了後、基板２１の表面にＳｉＯ２よりなる絶縁膜を堆積させる。続いて、この絶縁膜上にレジスト膜を堆積させ、フォトリソグラフィー法によりｐ型コンタクト層３３のリッジ形成位置（リッジ幅は２μｍ程度）のみにレジスト膜が残るようにする。この際、リッジ形成を絶縁膜２３上の選択成長領域（低転位密度領域）で実施することで、レーザ素子の動作電流低減及び長寿命化が実現できる。この後、レジスト膜をエッチングマスクとして、レジスト除去部の絶縁膜をフッ酸溶液で除去しｐ型コンタクト層３３を露出させる。続いて、リッジ形成位置以外の領域をドライエッチング装置でエッチングし、活性層２９上のｐ型層の残し膜厚を５０ｎｍ程度にする。その後、アセトンなどの有機溶液によりレジスト膜を除去する。これにより、ｐ型コンタクト層３３及びＡｌ０．０７Ｇａ０．９３Ｎクラッド層３２からなるリッジ１０３が形成される。このリッジ１０３の延在方向は、ストライプの延在方向に平行な方向、すなわち、第１の方向２０１である。
次に、ｎ型電極の形成位置以外の領域をＳｉＯ２よりなる絶縁膜で覆い、ドライエッチングでｎ型コンタクト層２６を露出させる。また、ｐ側とｎ側の電気的分離はＳｉＯ２からなる絶縁膜３４で行い、リッジ１０３に位置するｐ型コンタクト層３３上の絶縁膜３４をフッ酸溶液で除去する。その後、絶縁膜３４を除去した部分にｎ側電極３５としてＴｉ／Ａｌ、ｐ側電極３６としてＮｉ／Ｐｔ／Ａｕをそれぞれ形成する。
続いて、レーザ共振器端面のへき開工程に移る。まず、基板２１をサファイア基板の裏面から研磨し総膜厚を１２０μｍ程度に薄膜化する。その後、共振器端面がサファイア基板の＜１−１００＞方向（へき開面は（１１−２０）面）となるように、基板２１をへき開装置（図示せず）でへき開する。この際、前記ストライプ２（端面窓構造）領域の中央でへき開することにより、端面窓構造領域（長さ：２５μｍ）を両端面に持つバー状態のレーザ素子Ａ（共振器長：７５０μｍ）を作製することができる。
次に、以下の手順でレーザ共振器の後端面に高反射膜コートをおこなう。高反射膜はＳｉＯ２と二酸化チタン（ＴｉＯ２）の３対で構成される誘電体多層膜構造とした。
レーザ共振器長（７５０μｍ）よりも短いシリコン製バーをバー状態のレーザ素子Ａ間に鋏み込み、治具に固定する。シリコン製バーを共振器長よりも短く設計するのは、スパッタ時にシリコン製バーが障害となってレーザ端面に誘電体が設計通りにコートできなくなることを回避するためである。続いて、レーザ素子Ａが固定されている治具表面全体に前記誘電体膜をスパッタすることで端面コートをおこなう。今回使用したシリコン製バーの高さは７３５μｍとした。このため、レーザ素子Ａの後端面では、端面から共振器方向に１５μｍまでの領域（端面窓構造領域以内）で、レーザ素子Ａの電極側及び基板側ともに前記誘電体多層膜が付着していることになる。
最後に、バー状態のレーザ素子Ａの２次へき開をおこなってレーザチップに分離して、レーザキャンにｐサイドダウンで実装する。実装時には、レーザチップを炭化珪素（ＳｉＣ）からなるサブマウントに半田を介して実装する。尚、光出射端面は半田が付着しないようにサブマウントから少し（１０μｍ程度）前面に出して実装する。レーザ表面の凹凸状態が明確になるように、絶縁膜３４、ｎ側電極３５及びｐ側電極３６を除いて描いたレーザチップの外観図を第１０図に示す（以下、第１１図、第１４図も同様）。
［第１の比較例］
第１の比較例として、前記ストライプ２（端面窓構造）領域を有しない、前記ストライプ１領域に相当する領域のみで構成されるレーザ素子Ｂを作製した（第１１図）。
第１の実施形態は、レーザ素子特性に以下に述べる大きな特徴を有している。
本実施形態により作製したレーザ素子Ａは、電流注入により前記ストライプ１領域で利得が発生し室温連続発振に到った。この際の閾値電流及びスロープ効率は各々５０ｍＡ、１．０Ｗ／Ａであった（第１２図）。尚、比較として作製したレーザ素子Ｂの閾値電流及びスロープ効率は各々４５ｍＡ、１．０Ｗ／Ａであった（第１２図）。レーザ素子Ａで閾値電流が増加しているのは、端面窓構造領域（長さ：２５μｍ）を両端面に持つために、この領域でレーザ発振に寄与しない無効電流があるためである。次に、３０ｍＷの高光出力での室温一定光出力寿命試験をレーザ素子Ａ及びレーザ素子Ｂにおいて実施した（第１３図）。レーザ素子Ｂでは、劣化率が０．２ｍＡ／ｈ程度であるのに対して、レーザ素子Ａでは０．０５ｍＡ／ｈ程度であり、１０００時間の安定動作（動作電流の２倍以下）を実証した。寿命試験後に各レーザ素子のエレクトロルミネッセンス（ＥＬ）像をサファイア基板裏面から観察した（図示せず）。レーザ素子Ａではリッジ１０３に沿って共振器長全体が一様に発光したが、レーザ素子Ｂでは両端面付近で発光が弱くなっており、特に光出射端面側においてその傾向が強かった。これは、レーザ素子Ｂは、端面窓構造領域を有しないために、端面の表面準位で非発光再結合が進行し、端面付近の発熱量が増加し、一種のＣＯＤが発生しているものと思われる。さらに、ｐサイドダウン実装では光出射端面に半田が付着しないように端面近傍と半田とを空間的に分離しているために、レーザ素子Ｂでは放熱が悪化しＣＯＤが発生しやすくなっていると思われる。ＧａＮ系半導体レーザでは材料的に動作電圧が高いために消費電力が必然的に大きくなる。このため、従来のＧａＮ系以外の半導体レーザでは問題にならなかった放熱性（特に端面近傍）が非常に重要になることが現象的に明らかになった。以上から、本発明によるレーザ素子では、１回の選択成長で、高光出力動作での長寿命化で必須となる低転位構造と端面窓構造を同時に形成することができるため、製造方法を容易化でき、歩留まり向上と製造コスト低減を実現できることを見出した。尚、レーザ素子Ａでは端面窓構造を有するため、光ディスク再生時の戻り光の影響を受けにくく、２〜３ｍＷの低光出力から３０ｍＷの高光出力に渡って低雑音化できる可能性がある。
［第２の比較例］
第２の比較例として、以下の実験をおこなった。
レーザ素子Ａと比較するため、レーザ共振器端面の開口率を大きくし積層膜厚を増加させたレーザ素子Ｃを作製した（第１４図）。
レーザ素子Ｃの作製手順は、結晶成長のストライプ２の開口率を除いてレーザ素子Ａと同様である。ここで、レーザ素子Ｃのストライプ２は（レジスト膜２４の幅：レジスト除去幅、開口率）＝（９μｍ：９μｍ、０．５）で形成する。ストライプ１は（レジスト膜２４の幅：レジスト除去幅、開口率）＝（１２μｍ：６μｍ、０．３３）で形成されるため、レーザ共振器端面で絶縁膜の開口率が増加する構造となる。結晶成長後、レーザ構造全体の積層膜厚を断面ＳＥＭで実測すると、ストライプ２領域では約６．５μｍ、ストライプ１領域では約６μｍであり、共振器端面で積層膜厚が増加していることがわかった。尚、この傾向は第３図に示す通りである。
レーザ素子Ｃでは、閾値電流及びスロープ効率は各々６０ｍＡ、０．６Ｗ／Ａであった。次に、３０ｍＷの高光出力での室温一定光出力寿命試験をレーザ素子Ｅで実施したが、１０時間程度で動作電流が３００ｍＡとなる急速劣化傾向を示した。次に、レーザ素子Ｃをサブマウントからはずして、レーザ素子表面の半田付着の様子をＳＥＭを用いて観察した（図示せず）。端面窓構造（ストライプ２）領域以外は半田が付着していないことが判明し、放熱悪化がレーザ素子の寿命に影響を及ぼしていると思われる。この半田の不完全密着は、ストライプ２領域で積層膜厚が増加しているために、この領域で半田密着が優先されたことに起因する。
以上により、端面窓構造を作製する場合には、この領域の積層膜厚が少なくとも端面窓構造領域以外と同等あるいはそれ以下にする必要があることがわかった。
（第２の実施形態）
本発明の第２の実施形態は、半導体レーザの結晶成長において、前述の積層膜厚制御方法に基づいて、開口率の異なる絶縁膜を用いた選択成長を行うことにより、低転位構造とレーザ共振器端面でのＣＯＤ発生抑制に有効な端面窓構造を同時に高歩留り・低コストで得ることが可能なＧａＮ系半導体レーザの製造方法を示す。
以下、本発明の第２の実施形態によるＧａＮ系レーザの製造方法を説明する。
結晶成長及び電極形成までの手順は第１の実施形態と同様である。ただし、本実施形態では、第１の実施形態におけるストライプ２（端面窓構造）領域に相当する領域で、ｐ側電極をウエットエッチングにより除去する工程が導入されている。へき開、端面コート及び実装の手順は第１の実施形態と同様である。このように作製されたレーザ素子Ｄは、端面窓構造領域ではｐ側電極が存在しないために端面電流非注入構造となる。レーザ素子Ｄのリッジ下付近の構造断面図を第１５図に示す。
第２の実施形態は、レーザ素子特性に以下に述べる大きな特徴を有している。
本実施形態により作製したレーザ素子Ｄは、電流注入により端面窓構造領域以外で利得が発生し室温連続発振に到った。この際の閾値電流及びスロープ効率は各々４５ｍＡ、１．０Ｗ／Ａであった。第１の実施形態で作製したレーザ素子Ａの閾値電流（５０ｍＡ）よりも低閾値化できているのは、端面窓構造領域を電流非注入構造としたために、レーザ素子Ａで問題となっていたこの領域でのレーザ発振に寄与しない無効電流が抑制されたためである。次に、３０ｍＷの高光出力での室温一定光出力寿命試験をレーザ素子Ｄで実施した（第１６図）。レーザ素子Ｄでは、劣化率が０．０２ｍＡ／ｈ程度であり、１０００時間の安定動作（動作電流の２倍以下）を実証した。寿命試験後にレーザ素子のＥＬ像をサファイア基板裏面から観察した（図示せず）。レーザ素子Ｄでは寿命試験後においてもリッジに沿って共振器長全体が一様に発光しており、ＣＯＤ発生は見られなかった。以上により、端面窓構造及び端面電流非注入構造を有するレーザ素子では高光出力動作における信頼性が一段と向上でき、高歩留り・低コスト化に寄与することを見出した。尚、レーザ素子Ｄでは端面窓構造を有するため、光ディスク再生時の戻り光の影響を受けにくく、２〜３ｍＷの低光出力から３０ｍＷの高光出力に渡って低雑音化できる可能性がある。
（第３の実施形態）
本発明の第３の実施形態は、半導体レーザの結晶成長において、前述の積層膜厚制御方法に基づいて、開口率の異なる絶縁膜を用いた選択成長を行うことにより、低転位構造とレーザ共振器端面でのＣＯＤ発生抑制に有効な端面窓構造を同時に高歩留りで得ることが可能なＧａＮ系半導体レーザの製造方法を示す。
以下、本発明の第３の実施形態によるＧａＮ系レーザの製造方法を説明する。
結晶成長等の手順は第１の実施形態とおおよそ同様である。ただし、本実施形態では、第１の実施形態におけるストライプ２（端面窓構造）領域に相当する位置で、ｐ側電極下にＳｉＯ２からなる絶縁膜３７を形成する工程が導入されている。電極形成、へき開、端面コート及び実装の手順は第１の実施形態と同様である。このように作製されたレーザ素子Ｅは、端面窓構造領域ではｐ側電極下に絶縁膜が存在するため、端面電流非注入構造となる。レーザ素子Ｅのリッジ下付近の構造断面図を第１７図に示す。
第３の実施形態は、レーザ素子特性に以下に述べる大きな特徴を有している。
本実施形態により作製したレーザ素子Ｅは、電流注入により端面窓構造領域以外で利得が発生し室温連続発振に到った。この際の閾値電流及びスロープ効率は各々４５ｍＡ、１．０Ｗ／Ａであった。第１の実施形態で作製したレーザ素子Ａの閾値電流（５０ｍＡ）よりも低閾値化できているのは、端面窓構造領域を電流非注入構造としたために、レーザ素子Ａで問題となっていたこの領域でのレーザ発振に寄与しない無効電流が抑制されたためである。次に、３０ｍＷの高光出力での室温一定光出力寿命試験をレーザ素子Ｅで実施した。レーザ素子Ｅでは、レーザ素子Ｄと同様に、劣化率が０．０２ｍＡ／ｈ程度であり、１０００時間以上の安定動作を実証した。寿命試験後にレーザ素子ＥのＥＬ像をサファイア基板裏面から観察した（図示せず）。レーザ素子Ｅでは寿命試験後においてもリッジに沿って共振器長全体が一様に発光しており、ＣＯＤ発生は見られなかった。以上により、端面窓構造及び端面電流非注入構造を有するレーザ素子では高光出力動作における信頼性が一段と向上でき、高歩留り・低コスト化に寄与することを見出した。尚、レーザ素子Ｅでは端面窓構造を有するため、光ディスク再生時の戻り光の影響を受けにくく、２〜３ｍＷの低光出力から３０ｍＷの高光出力に渡って低雑音化できる可能性がある。
［第３の比較例］
レーザ素子Ｅと比較するために、以下の実験を行った。
第３の比較例として、第１の実施形態のレーザ素子Ｂ（端面窓構造領域なし）において、第３の実施形態の端面電流非注入構造を適用したレーザ素子Ｆを作製した。
レーザ素子Ｆでは、閾値電流及びスロープ効率は各々４５ｍＡ、１．０Ｗ／Ａであり、レーザ素子Ｄ及びレーザ素子Ｅと同等の電流−光出力特性を示した。次に、３０ｍＷの高光出力での室温一定光出力寿命試験をレーザ素子Ｆで実施した（第１８図）。レーザ素子Ｆでは、劣化率が０．０８ｍＡ／ｈ程度であり、レーザ素子Ｂの劣化率（０．２ｍＡ／ｈ）よりは改善されるものの、レーザ素子Ａの劣化率（０．０５ｍＡ／ｈ）には及ばないことがわかった。寿命試験後にレーザ素子ＦのＥＬ像をサファイア基板裏面から観察した（図示せず）。レーザ素子Ｆでは寿命試験後においてもリッジに沿って共振器長全体がおおよそ一様に発光しており、顕著なＣＯＤ発生は見られなかった。
以上により、端面窓構造を有しない場合には端面電流非注入構造とすることにより、端面付近の発熱を抑制することができ、レーザ素子の長寿命化には有効であるが、レーザ素子Ａ，Ｄ，Ｅの寿命には及ばないことがわかった。レーザ素子Ａ，Ｄ，Ｅでは、端面電流非注入構造に端面窓構造を付加することにより、端面でのレーザ光吸収が抑制される分だけ端面発熱が抑制され、長寿命化が図られたものと思われる。
（第４の実施形態）
本発明の第４の実施形態は、半導体レーザの結晶成長において、前述の積層膜厚制御方法に基づいて、開口率の異なる絶縁膜を用いた選択成長を行うことにより、低転位構造とレーザ共振器端面でのＣＯＤ発生抑制に有効な端面窓構造を同時に高歩留りで得ることが可能なＧａＮ系半導体レーザの製造方法を示す。
以下、本発明の第４の実施形態によるＧａＮ系レーザの製造方法を説明する。
結晶成長の手順は第１の実施形態とおおよそ同様である。ただし、第１の実施形態におけるストライプ２（端面窓構造）領域の共振器方向長さを様々に変化させた。また、第３の実施形態の端面電流非注入構造を導入した。へき開、端面コート及び実装の手順は第１の実施形態と同様である。以上により今回、端面窓構造領域（長さ：１５、２５、３５、５０、７５μｍ）を両端面に持つ各レーザ素子群７（共振器長：７５０μｍ、図示せず）を作製した。ここで、端面窓構造領域（長さ：２５μｍ）を両端面に持つレーザ素子は前記レーザ素子Ｅのことである。また、共振器長における端面窓構造領域占有率を（端面窓構造領域）／（共振器長）と定義すると、端面窓構造領域（長さ：１５、２５、３８、５５、７５μｍ）を両端面に持つレーザ素子における前記占有率は各々（４、７、１０、１５、２０％）となる。
以下に、第４の実施形態により作製したレーザ素子Ｇの特性を示す。
各レーザ素子Ｇの電流−光出力特性を測定し、閾値電流と端面窓構造領域占有率の関係を第１９図に示す。第１９図から、占有率が１０％以下では、閾値電流の増加は顕著でないが、１０％を超える占有率では、実質的な短共振器化により、閾値電流の増加を招く。閾値電流増加は、３０ｍＷの高光出力での一定光出力寿命試験での動作電流増加に繋がり、寿命時間が短くなる。以上から、レーザ素子Ｇの端面窓構造領域占有率は１０％以下であることが望ましいことを見出した。
（第５の実施形態）
本発明の第５の実施形態は、半導体レーザの結晶成長において、前述の積層膜厚制御方法に基づいて、開口率の異なる絶縁膜を用いた選択成長を行うことにより、低転位構造とレーザ共振器端面でのＣＯＤ発生抑制に有効な端面窓構造を同時に高歩留りで得ることが可能なＧａＮ系半導体レーザの製造方法を示す。
以下、本発明の第５の実施形態によるＧａＮ系レーザの製造方法を説明する。
結晶成長、電極形成、へき開の手順は第３の実施形態と同様である。ただし、端面コートにおいて、第１の実施形態では誘電体膜の電極側付着領域を端面窓構造領域以内としたが、第５の実施形態では誘電体膜付着領域を変化させた。実装の手順は第１の実施形態と同様である。今回、誘電体膜スパッタ時のシリコン製バーの高さを調整することにより、誘電体膜付着領域を、共振器端面及び共振器端面から１５、２５、５０、７５μｍに渡る範囲とした。以下、共振器端面および共振器端面からＸμｍに渡る範囲の誘電体膜付着領域を、Ｘμｍの誘電体膜付着領域という。ここで、２５μｍの誘電体膜付着領域を両端部に持つレーザ素子は前記レーザ素子Ｅのことである。
このように作製された各レーザ素子Ｈ，Ｉ，Ｊ（誘電体膜付着領域：１５、５０、７５μｍ）の特性を以下に示す。
レーザ素子Ｈ，Ｉ，Ｊの電流−光出力特性は、レーザ素子Ｅとほぼ同様であった。次に、３０ｍＷの高光出力での室温一定光出力寿命試験をレーザ素子Ｈ，Ｉ，Ｊで実施した。劣化率はレーザ素子Ｈで０．０２ｍＡ／ｈ、素子Ｉで０．１ｍＡ／ｈ、素子Ｊで０．４ｍＡ／ｈ程度であった。ちなみに、レーザ素子Ｅの劣化率は素子Ｈと同様に０．０２ｍＡ／ｈ程度である。各レーザ素子の劣化率と誘電体膜領域との関係を第２０図に示す。次に、レーザ素子Ｊをサブマウントからはずして、レーザ素子表面の半田付着の様子をＳＥＭを用いて観察した（図示せず）。誘電体膜付着領域では半田が付着していないことが判明し、この領域で放熱が悪化し、レーザ素子の寿命に影響を及ぼしていることが予想された。以上から、誘電体膜付着領域を、端面窓構造領域及び端面電流非注入領域以内に収まるよう設計することにより、レーザ素子の放熱悪化が抑制され長寿命化に寄与することを見出した。尚、本発明の実施形態では、端面コートをレーザ共振器後端面に施したが、レーザ共振器前端面（光出射側）に低反射膜コート、保護膜コート及び高反射膜コートを施した場合でも前記の効果がある。また、この効果は前記レーザ素子Ｆにおいても同様である。
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
〔産業上の利用の可能性〕
本発明に係る半導体発光止素子の製造方法は、高密度光ディスク用光源としての半導体発光素子の製造方法として有用である。
本発明に係る半導体発光止素子は、高密度光ディスク用光源として有用である。
【図面の簡単な説明】
第１図（ａ）乃至第１図（ｄ）は、本発明の半導体発光素子の製造方法の基礎となる積層膜厚制御方法におけるサファイア基板上に選択成長したＧａＮ系半導体の構成断面図である。
第２図（ｅ）乃至第２図（ｈ）は、本発明の半導体発光素子の製造方法の基礎となる積層膜厚制御方法におけるサファイア基板上に選択成長したＧａＮ系半導体の構成断面図である。
第３図は、本発明の半導体発光素子の製造方法の基礎となる積層膜厚制御方法におけるサファイア基板上に選択成長したＧａＮ系半導体の積層膜厚と絶縁膜開口率との関係を示す図である。
第４図（ａ）乃至第４図（ｃ）は、本発明の第１の実施形態に係るサファイア基板上に選択成長したＧａＮ系レーザ構造の構成断面図である。
第５図（ｄ）乃至第５図（ｆ）は、本発明の第１の実施形態に係るサファイア基板上に選択成長したＧａＮ系レーザ構造の構成断面図である。
第６図（ｇ）乃至第６図（ｈ）は、本発明の第１の実施形態に係るサファイア基板上に選択成長したＧａＮ系レーザ構造の構成断面図である。
第７図（ｉ）乃至第７図（ｋ）は、本発明の第１の実施形態に係るサファイア基板上に選択成長したＧａＮ系レーザ構造の構成断面図である。
第８図（ａ）及び第８図（ｂ）は、本発明の第１の実施形態に係る絶縁膜開口率の異なる選択成長ＧａＮ系レーザの共振器長方向の構成を示す図であって、第８図（ａ）は第７図（ｋ）のＶＩＩＩａ−ＶＩＩＩａ切断線に沿った断面図、第８図（ｂ）は第７図（ｋ）のＶＩＩＩｂ−ＶＩＩＩｂ切断線に沿った断面図である。
第９図は、本発明の第１の実施形態に係る選択成長ＧａＮ系レーザの構成断面図である。
第１０図は、本発明の第１の実施形態に係る端面窓構造を有する選択成長ＧａＮ系レーザの電極及び絶縁膜を除去した状態における構造を示す斜視図である。
第１１図は、本発明の第１の実施形態における第１の比較例に係る端面窓構造を有しない選択成長ＧａＮ系レーザの電極及び絶縁膜を除去した状態における構造を示す斜視図である。
第１２図は、本発明の第１の実施形態に係る各選択成長ＧａＮ系レーザ（レーザ素子Ａ、Ｂ）の電流−光出力特性を示す図である。
第１３図は、本発明の第１の実施形態に係る各選択成長ＧａＮ系レーザ（レーザ素子Ａ、Ｂ）の３０ｍＷの室温一定光出力寿命試験の結果を示す図である。
第１４図は、本発明の第１の実施形態における第２の比較例に係る端面窓構造を有する選択成長ＧａＮ系レーザの電極及び絶縁膜を除去した状態における構造を示す斜視図である。
第１５図は、本発明の第２の実施形態に係る端面窓構造と端面電流非注入構造を有する選択成長ＧａＮ系レーザの共振器長方向の構成断面図である。
第１６図は、本発明の第２の実施形態に係る選択成長ＧａＮ系レーザ（レーザ素子Ｄ）の３０ｍＷの室温一定光出力寿命試験の結果を示す図である。
第１７図は、本発明の第３の実施形態に係る端面窓構造と端面電流非注入構造を有する選択成長ＧａＮ系レーザの共振器長方向の構成断面図である。
第１８図は、本発明の第３の実施形態における比較例３に係る選択成長ＧａＮ系レーザ（レーザ素子Ｆ）の３０ｍＷの室温一定光出力寿命試験の結果を示す図である。
第１９図は、本発明の第４の実施形態に係る選択成長ＧａＮ系レーザ（レーザ素子Ｇ）の閾値電流と端面窓構造占有率の関係を示す図である。
第２０図は、本発明の第５の実施形態に係る選択成長ＧａＮ系レーザ（レーザ素子Ｅ，Ｈ〜Ｊ）の劣化率と誘電体膜付着領域の関係を示す図である。
【図１】
2003038956.tif 000003
【図２】
2003038956.tif 000004
【図３】
2003038956.tif 000005
【図４】
2003038956.tif 000006
【図５】
2003038956.tif 000007
【図６】
2003038956.tif 000008
【図７】
2003038956.tif 000009
【図８】
2003038956.tif 000010
【図９】
2003038956.tif 000011
【図１０】
2003038956.tif 000012
【図１１】
2003038956.tif 000013
【図１２】
2003038956.tif 000014
【図１３】
2003038956.tif 000015
【図１４】
2003038956.tif 000016
【図１５】
2003038956.tif 000017
【図１６】
2003038956.tif 000018
【図１７】
2003038956.tif 000019
【図１８】
2003038956.tif 000020
【図１９】
2003038956.tif 000021
【図２０】
2003038956.tif 000022
【手続補正書】
【提出日】平成15年8月27日(2003.8.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に、所定幅の第１幅部と該第１幅部の両端に隣接する前記所定幅よりも広い幅の第２幅部とを有するストライプ状のマスキング膜を、幅方向に所定の周期で繰り返すように形成する工程Ａと、
前記マスキング膜と前記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の表面の該マスキング膜の間に露出する部分とを覆うように該露出部分から第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を選択的に成長する工程Ｂと、
実質的に前記マスキング膜のストライプ方向に延びる活性層を含むと共に前記第２幅部の上方に位置する部分が前記第１幅部の上方に位置する部分よりも低くなっていることにより幅方向に延在する段差を有する半導体レーザ構造を、前記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に積層する工程Ｃとを有する、半導体発光素予の製造方法。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項２１
【補正方法】変更
【補正の内容】
【請求項２１】
第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
前記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に幅方向に所定の周期で繰り返すように形成され、所定幅の第１幅部と該第１幅部の両端に隣接すると共に前記所定幅よりも広い幅の第２幅部とを有するストライプ状のマスキング膜と、
前記マスキング膜と前記第１の窒化物系ＩＩＩ−Ｖ族化合物半尊体層の表面の該マスキング膜の間に露出する部分とを覆うように該露出部分から選択的に成長された第２の窒化物系ＩＩＩ一Ｖ族化合物半導体層と、
前記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に積層され、実質的に前記マスキング膜のストライプ方向に延びる活性層を含むと共に前記第２幅部の上方に位置する部分が前記第１幅部の上方に位置する部分よりも低くなっていることにより幅方向に延在する段差を有する半導体レーザ構造とを備えた半導体発光素子。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
マスキング膜を、幅方向に所定の周期で繰り返すように形成する工程Ａと、前記マスキング膜と前記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の表面の該マスキング膜の間に露出する部分とを覆うように該露出部分から第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を選択的に成長する工程Ｂと、実質的に前記マスキング膜のストライプ方向に延びる活性層を含むと共に前記第２幅部の上方に位置する部分が前記第１幅部の上方に位置する部分よりも低くなっていることにより幅方向に延在する段差を有する半導体レーザ構造を、前記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に積層する工程Ｃとを有する。ここで、本発明において「段差」には、ステップ状の段差の他、傾斜状及び曲線状の段差を含む。
このような構成とすると、各マスキング膜の第１幅部と第２幅部との幅差に対応するマスキング膜全体の開口率に応じて、第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層の膜厚が、マスキング膜の第１幅部及び第２幅部上にそれぞれ位置する部分間で異なるものとなる。そして、この膜厚差が第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に積層される半導体レーザ構造に反映されて、その第１幅部と第２幅部との境界上に位置する部位に積層の段差が形成されるので、この段差を利用して半導体レーザ構造の端面窓構造を実現できる。しかも、半導体レーザ構造の下地層となる第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層がマスキング膜を利用した選択成長により低転位構造となるので、半導体レーザ構造自体の低転位化を実現できる。
前記半導体レーザ構造において、前記第１幅部の上方に位置する部分の前記活性層が前記第２幅部の上方に位置する部分の前記活性層以外の半導体層に接合するよう前記段差が形成されてもよい。このような構成とすると、実装時における半田の不完全密着による放熱悪化を防止できる。
また、前記半導体レーザ構造において、前記第１幅部の上方に位置する部分の前記活性層が前記第２幅部の上方に位置する部分の前記活性層


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
上に形成されてもよい。
また、前記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体は、前記マスキング膜の間から該マスキング膜上に向けて前記基板の主面に略平行に成長することが好ましい。
また、前記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、前記マスキング膜上に成長した部分の転移密度が、前記マスキング膜の間に成長した部分の転移密度より低いことが好ましい。
また、前記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層は、前記マスキング膜の各幅部上に成長した部分がそれぞれ平坦化されることが好ましい。
また、本発明に係る半導体発光素子は、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、前記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に幅方向に所定の周期で繰り返すように形成され、所定幅の第１幅部と該第１幅部の両端に隣接すると共に前記所定幅よりも広い幅の第２幅部とを有するストライプ状のマスキング膜と、前記マスキング膜と前記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の表面の該マスキング膜の間に露出する部分とを覆うように該露出部分から選択的に成長された第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、前記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に積層され、実質的に前記マスキング膜のストライプ方向に延びる活性層を含むと共に前記第２幅部の上方に位置する部分が前記第１幅部の上方に位置する部分よりも低くなっていることにより幅方向に延在する段差を有する半導体レーザ構造とを備えている。
このような構成とすると、半導体レーザ構造の形成過程で、長手方向（ストライプ方向）に幅（開口率）が異なるストライプ状のマスキング膜を用いて第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を選択成長することにより、積層の段差が形成されるので、この段差を利用して端面窓構造を設けることができる。その結果、ＧａＮ半導体のような、強固で物理的加工やイオン注入等では端面窓構造を設けることが困難な材料からなる半導体レーザにおいても、容易に端面窓構造を実現できる。また、選択




【国際調査報告】
2003038956.tif 000023
2003038956.tif 000024
2003038956.tif 000025
2003038956.tif 000026