【事件の表示】
　特願２００１−１０２１７４「半導体集積回路及び電源レイアウト設計方法」拒絶査定不服審判事件〔平成１４年１０月１１日出願公開、特開２００２−２９９４５２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．　手続の経緯
　本件は，平成１３年３月３０日の出願であって，平成２３年５月１２日付けの拒絶理由通知に対して，同年７月１９日に手続補正書及び意見書が提出されたが，同年８月１日付けで拒絶査定がされ，これに対して同年１１月８日に審判請求がされたものである。
　
２．　本願発明について
（１）　本願発明
　本願の請求項１〜６に係る発明は，平成２３年７月１９日に提出された手続補正書により補正された明細書の特許請求の範囲の請求項１〜６に記載された事項により特定されるとおりのものであり，そのうち請求項１に係る発明は，特許請求の範囲の請求項１に記載された次の事項により特定されるとおりのもの（以下「本願発明」という。）である。
　
「【請求項１】
　パッドと，
　対応するパッドを介して外部に接続される第１の電源Ｉ／Ｏセルと，
　対応するパッドを介して外部には接続されず該第１のＩ／Ｏセルから電源を供給される第２の電源Ｉ／Ｏセルと，
　内部セルと，
　該内部セルに電源を供給する電源配線と，
　該第１の電源Ｉ／Ｏセルと該電源配線とを接続する配線と，
　該第２の電源Ｉ／Ｏセルと該電源配線とを接続する配線と
を含み，該第２の電源Ｉ／Ｏセルは該対応するパッドと接続されないことを特徴とする半導体集積回路。」
　
（２）刊行物に記載された発明
・特開平６−２９３９５号公報
　原査定の拒絶の理由に引用され本願の出願前に日本国内において頒布された刊行物である特開平６−２９３９５号公報（以下「引用例」という。）には，図１及び図２とともに，次の記載がある。（下線は当合議体において付加。以下同様。）
　
・「【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関し，特に半導体チップ上の電源配線に関する。
【０００２】
【従来の技術】従来の半導体集積回路装置は，図２に示すように，半導体チップ上に設けた内部回路ブロック９の周囲に設けた第１の電源配線１，２（但し電源配線１はＶDD用，電源配線２はＧＮＤ用）と，第１の電源配線１，２の外周に設けた外部回路ブロック１０と，外部回路プロック１０の上に設けて第１の電源配線１，２の外周に設けた第２の電源配線３，４（但し電源配線３はＧＮＤ用，電源配線４はＶDD用）と，外部回路ブロック１０の外周に設けたＶDD用電源用パッド１１及びＧＮＤ用電源パッド１２に接続して第１の電源配線１，２及び第２の電源配線３，４のＶDD用とＧＮＤ用のそれぞれを接続する電源接続配線５，６とを有して構成される。ここで，電源接続配線５，６はコンタクトホール１４を介して第１及び第２の電源配線１，２，３，４と接続され，外部回路ブロック１０の外周には電源用バッド１１，１２以外に外部回路プロック１０と接続される信号用のパッド１５及び空きパッド１６が配置される。
【０００３】（中略）
【０００４】
【発明が解決しようとする課題】
この従来の半導体集積回路装置は，第１の電源配線と第２の電源配線を電源接続配線により接続して内部回路ブロックと外部回路プロックを共通電位で駆動するためには，消費電力の大きい内部ブロックに電力を供給する第１の電源配線の電流容量を増大させるために配線幅を広げる必要
　
・「【０００６】
【実施例】次に，本発明について図面を参照して説明する。
【０００７】図１は本発明の一実施例を示すレイアウト図である。
【０００８】
図１に示すように，半導体チップ上に設けた内部回路ブロック９と，内部回路プロック９の周囲を取囲んで設けた第１の電源配線１，２（但し電源配線１はＶ
DD
用，電源配線２はＧＮＤ用）と，第１の電源配線１，２の外周に設けた外部回路ブロック１０と，外部回路ブロック１０の上に設け，且つ第１の電源配線１，２の外周に設けた第２の電源配線３，４（但し電源配線３はＧＮＤ用，電源配線４はＶ
DD
用）と，外部回路ブロック１０の外周に設けたＶ
DD
用電極パッド１１及びＧＮＤ用電源パッド１２と，Ｖ
DD
用電源パッド１１に接続して第１及び第２の電源配線１，４にコンタクトホール１４を介して接続した電源接続配線５及びＧＮＤ用電源パッド１２に接続して第１及び第２の電源配線２，３にコンタクトホール１４を介して接続した電源接続配線６と，外部回路ブロック１０の外周に設けて外部回路ブロック１０と接続する信号用パッド１５と，どこにも電気的に接続しない空きパッド１６と，空きパッド１６の位置で第１及び第２の電源配線間をコンタクトホール１４を介して接続する付加電源接続配線１７，１８とを備えて構成される
【０００９】なお，付加電源接続配線７，８の数を増やすことにより第１の電源配線の電流容量，即ち配線幅を更に細くすることができると共に付加電源接続配線の線幅も細くすることができる利点がある。
【００１０】
【発明の効果】以上説明したように本発明は，第１の電源配線と第２の電源配線間を接続する電源接続配線以外に付加電源接続配線を設けることにより消費電力の大きい内部回路ブロックへ電力を供給する第１の電源配線の配線幅を細くすることができ，チップサイズを小さくすることができるという効果を有する。」（なお，上記各記載における，「プロック」は「ブロック」の誤記であり，「付加電源接続配線１７，１８」は「付加電源接続配線７，８」の誤記であると認める。）
　
　ここで，上記段落【０００１】〜【０００４】及び【００１０】の記載から，引用例に記載された発明は，半導体集積回路装置において，内部ブロックに電力を供給する第１の電源配線の電流容量を増大させるためのものであることは明らかである。
　
　また，上記段落【０００８】における「空きパッド１６の位置で第１及び第２の電源配線間をコンタクトホール１４を介して接続する付加電源接続配線１７，１８とを備えて構成される」との記載とともに図１を参照すると，空きパッド１６に対向する外部回路ブロック１０の部分を含んだ位置で第１及び第２の電源配線間をコンタクトホール１４を介して接続する付加電源接続配線７，８を備えていることがわかる。
　同様に，上記段落【０００８】における「ＶDD用電源パッド１１に接続して第１及び第２の電源配線１，４にコンタクトホール１４を介して接続した電源接続配線５及びＧＮＤ用電源パッド１２に接続して第１及び第２の電源配線２，３にコンタクトホール１４を介して接続した電源接続配線６」との記載とともに図１を参照すると，各電源接続配線５及び６が，各電源パッド１１，１２及び各第２の電源配線４，３にそれぞれ接続される位置は，それぞれＶDD用電源パッド１１及びＧＮＤ用電源パッド１２に対向する外部回路ブロック１０の部分を含んだ位置であることがわかる。
　
　以上から，引用例には次の発明が記載されているものと認められる（以下「引用発明」という。）
　
「半導体チップ上に設けた内部回路ブロック９と，
　内部回路ブロック９の周囲を取囲んで設けた第１の電源配線１，２と，
　第１の電源配線１，２の外周に設けた外部回路ブロック１０と，
　外部回路ブロック１０の上に設け，且つ第１の電源配線１，２の外周に設けた第２の電源配線３，４と，
　外部回路ブロック１０の外周に設けたＶDD用電極パッド１１及びＧＮＤ用電源パッド１２と，
　それぞれＶDD用電源パッド１１及びＧＮＤ用電源パッド１２に対向する外部回路ブロック１０の部分を含んだ位置において，ＶDD用電源パッド１１に接続して第１及び第２の電源配線１，４にコンタクトホール１４を介して接続した電源接続配線５，及びＧＮＤ用電源パッド１２に接続して第１及び第２の電源配線２，３にコンタクトホール１４を介して接続した電源接続配線６と，
　外部回路ブロック１０の外周に設けて外部回路ブロック１０と接続する信号用パッド１５と，
　どこにも電気的に接続しない空きパッド１６と，
　空きパッド１６に対向する外部回路ブロック１０の部分を含んだ位置で第１の電源配線１，２及び第２の電源配線３，４間をコンタクトホール１４を介して接続する付加電源接続配線７，８と，
　を備えて構成されて，内部ブロックに電力を供給する第１の電源配線の電流容量を増大させた半導体集積回路装置。」
　
（３）対比
　本願発明と引用発明とを対比する。
　
・引用発明の「内部回路ブロック９」は，本願発明の「内部セル」に相当する。
　
・引用発明の「内部回路ブロック９の周囲を取囲んで設けた第１の電源配線１，２」は，本願発明の「該内部セルに電源を供給する電源配線」に相当する。
　
・引用発明の，「外部回路ブロック１０の外周に設けたＶDD用電極パッド１１及びＧＮＤ用電源パッド１２」，「外部回路ブロック１０の外周に設けて外部回路ブロック１０と接続する信号用パッド１５」及び「どこにも電気的に接続しない空きパッド１６」は，合わせて本願発明の「パッド」に相当する。
　
・引用発明の「外部回路ブロック１０」は，集積回路装置とその外部とを接続する部分（すなわちＩ／Ｏ）であるから，本願発明の「第１の電源Ｉ／Ｏセル」及び「第２の電源Ｉ／Ｏセル」をすべて合わせたものとは，「Ｉ／Ｏ部」である点で共通する。
　そうすると，引用発明の「それぞれＶDD用電源パッド１１及びＧＮＤ用電源パッド１２に対向する外部回路ブロック１０の部分を含んだ位置において，ＶDD用電源パッド１１に接続して第１及び第２の電源配線１，４にコンタクトホール１４を介して接続した電源接続配線５及びＧＮＤ用電源パッド１２に接続して第１及び第２の電源配線２，３にコンタクトホール１４を介して接続した電源接続配線６」のうち，「それぞれＶDD用電源パッド１１及びＧＮＤ用電源パッド１２に対向する外部回路ブロック１０の部分」は，それを「含んだ位置において，ＶDD用電源パッド１１に接続して」いるから，本願発明の「対応するパッドを介して外部に接続される第１の電源Ｉ／Ｏセル」とは，「対応するパッドを介して外部に接続される，Ｉ／Ｏ部を含む第１の部分」である点で共通する。また，上記引用発明の「ＶDD用電源パッド１１に接続して第１及び第２の電源配線１，４にコンタクトホール１４を介して接続した電源接続配線５及びＧＮＤ用電源パッド１２に接続して第１及び第２の電源配線２，３にコンタクトホール１４を介して接続した電源接続配線６」と，本願発明の「該第１の電源Ｉ／Ｏセルと該電源配線とを接続する配線」とは，「該Ｉ／Ｏ部を含む第１の部分と該電源配線とを接続する配線」である点で共通する。
　
・引用発明の「どこにも電気的に接続しない空きパッド１６と，　空きパッド１６に対向する外部回路ブロック１０の部分」は，当該「空きパッド１６に対向する外部回路ブロック１０の部分」「を含んだ位置で第１及び第２の電源配線間をコンタクトホール１４を介して接続する付加電源接続配線７，８」を有し，また，当該「空きパッド１６に対向する外部回路ブロック１０の部分」には，「それぞれＶDD用電源パッド１１及びＧＮＤ用電源パッド１２に対向する外部回路ブロック１０の部分を含んだ位置」から「第２の電源配線」４，３を介して電源が供給されるから，本願発明の「対応するパッドを介して外部には接続されず該第１のＩ／Ｏセルから電源を供給される第２の電源Ｉ／Ｏセル」であって「該第２の電源Ｉ／Ｏセルと該電源配線とを接続する配線とを含み，該第２の電源Ｉ／Ｏセルは該対応するパッドと接続されないこと」とは，「対応するパッドを介して外部には接続されず該Ｉ／Ｏ部を含む第１の部分から電源を供給される，Ｉ／Ｏ部を含む第２の部分」であって「該Ｉ／Ｏ部を含む第２の部分と該電源配線とを接続する配線とを含み，該Ｉ／Ｏ部を含む第２の部分は該対応するパッドと接続されないこと」である点で共通する。
　
・引用発明の「半導体集積回路装置」は，本願発明の「半導体集積回路」に相当する。
　
　したがって，引用発明と本願発明とは次の点で共通する。
「　パッドと，
　対応するパッドを介して外部に接続される，Ｉ／Ｏ部を含む第１の部分と，
　対応するパッドを介して外部には接続されず該Ｉ／Ｏ部を含む第１の部分から電源を供給される，Ｉ／Ｏ部を含む第２の部分と，
　内部セルと，
　該内部セルに電源を供給する電源配線と，
　該Ｉ／Ｏ部を含む第１の部分と該電源配線とを接続する配線と，
　該Ｉ／Ｏ部を含む第２の部分と該電源配線とを接続する配線と
を含み，該Ｉ／Ｏ部を含む第２の部分は該対応するパッドと接続されないことを特徴とする半導体集積回路。」
である点で一致する。
　
　一方，両者は以下の各点で相違する。
　
《相違点１》
　本願発明は，「対応するパッドを介して外部に接続される第１の電源Ｉ／Ｏセルと，　対応するパッドを介して外部には接続されず該第１のＩ／Ｏセルから電源を供給される第２の電源Ｉ／Ｏセル」であって「該第２の電源Ｉ／Ｏセルは該対応するパッドと接続されない」ものを備えるのに対して，引用発明は，「対応するパッドを介して外部に接続される，Ｉ／Ｏ部を含む第１の部分と，　対応するパッドを介して外部には接続されず該Ｉ／Ｏ部を含む第１の部分から電源を供給される，Ｉ／Ｏ部を含む第２の部分」であって「該Ｉ／Ｏ部を含む第２の部分は該対応するパッドと接続されない」ものに対応する構成を備えるものの，本願発明が備える上記各電源Ｉ／Ｏセルを備えているとまではいえない点。
　
《相違点２》
　本願発明は「該第１の電源Ｉ／Ｏセルと該電源配線とを接続する配線と，　該第２の電源Ｉ／Ｏセルと該電源配線とを接続する配線と」を備えるが，引用発明は「該Ｉ／Ｏ部を含む第１の部分と該電源配線とを接続する配線と
　該Ｉ／Ｏ部を含む第２の部分と該電源配線とを接続する配線」に対応する構成を備えるものの，本願発明が備える上記各配線を備えるとまではいえない点。
　
（４）判断
　上記《相違点１》及び《相違点２》について，両者を併せて検討する。
　
　本願明細書においては，「電源Ｉ／Ｏセル」自体が何を指すのかについて，その段落【０００１】に，「ここで電源Ｉ／Ｏは，ボンディングワイヤ接続用の各パッドに対応して，パッドと内部セルに接続される基幹電源配線との間に存在するアルミ配線で構成された区画である。この電源Ｉ／Ｏには，静電破壊防止のための回路が設けられている場合もある。」，及び「電源Ｉ／Ｏセル（電源Ｉ／Ｏが設けられる区画）」と記載されている。また，本願発明においては「第２の電源Ｉ／Ｏセルは該対応するパッドと接続されないこと」を考慮すると，静電破壊防止が設けられているか否かにかかわらず，「ボンディングワイヤ接続用の各パッドに対応して，内部セルに接続される基幹電源配線との間に存在するアルミ配線で構成された区画」であれば，本願発明にかかる「電源Ｉ／Ｏセル」に相当するものと解される。
　一方，引用発明は，「対応するパッドを介して外部に接続される，Ｉ／Ｏ部を含む第１の部分」に関して「該Ｉ／Ｏ部を含む第１の部分と該電源配線とを接続する配線」に対応する構成を備え，また，「対応するパッドを介して外部には接続されず該Ｉ／Ｏ部を含む第１の部分から電源を供給される，Ｉ／Ｏ部を含む第２の部分」に関して「該Ｉ／Ｏ部を含む第２の部分と該電源配線とを接続する配線」に対応する構成を備えるものである。また，引用発明における「パッド」がボンディングワイヤ接続用のものであることは明らかであり，集積回路装置においてアルミ配線は慣用されるものである。それゆえ，引用発明における「対応するパッドを介して外部に接続される，Ｉ／Ｏ部を含む第１の部分」及び「対応するパッドを介して外部には接続されず該Ｉ／Ｏ部を含む第１の部分から電源を供給される，Ｉ／Ｏ部を含む第２の部分」に対応する構成は，いずれも「ボンディングワイヤ接続用の各パッドに対応して，内部セルに接続される基幹電源配線との間に存在するアルミ配線で構成された」ものであるといえる。
　ここで，引用例の図１を参照すると，外部回路ブロック１０が，各パッド１１，１２，１６に対向して点線によって区切られているとともに，当該区切られている箇所の個々を含む部分から付加電源接続配線が個別に延びていることが見て取れるから，当該区切られている箇所の個々を含む部分をそれぞれ区画として定めて，「ボンディングワイヤ接続用の各パッドに対応して，内部セルに接続される基幹電源配線との間に存在するアルミ配線で構成された」「区画」として，本願発明にかかる「電源Ｉ／Ｏセル」を備えるようにすることは当業者が適宜になし得たことといえる。そして，それに伴い，相違点１に係る，「対応するパッドを介して外部に接続される第１の電源Ｉ／Ｏセルと，　対応するパッドを介して外部には接続されず該第１のＩ／Ｏセルから電源を供給される第２の電源Ｉ／Ｏセル」であって「該第２の電源Ｉ／Ｏセルは該対応するパッドと接続されない」もの，及び，相違点２に係る「該第１の電源Ｉ／Ｏセルと該電源配線とを接続する配線と，　該第２の電源Ｉ／Ｏセルと該電源配線とを接続する配線と」は，おのずと備わるものである。
　よって，相違点１及び相違点２は，いずれも当業者が適宜になし得た事項の範囲に含まれる程度のものである。
　
（５）まとめ
　以上検討したとおり，本願発明は，引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
３．　むすび
　以上のとおりであるから，他の請求項について検討するまでもなく，本願は拒絶すべきものである。
　よって，結論のとおり審決する。