【事件の表示】
　特願２００９−２４３３３７「トランジスタ」拒絶査定不服審判事件〔平成２２年　１月２８日出願公開、特開２０１０−　２１５８２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．　手続の経緯
　本件は，平成１４年７月２３日（パリ条約による優先権主張外国庁受理２００１年７月２４日，アメリカ合衆国）を国際出願日とする特願２００３−５３５２６０号の一部を，平成２１年１０月２２日に新たな特許出願としたものであって，平成２２年６月４日付けで拒絶理由が通知され，同年９月８日に手続補正がされ，同年１０月２８日付けで拒絶査定がなされ，これに対して平成２３年３月２日に拒絶査定に対する審判請求がされるとともに手続補正がされたものである。その後，同年４月１３日付けで拒絶理由が通知され，同年７月２６日に手続補正がされ，平成２４年１月３０日付けで審尋がされ，同年７月３１日に回答書が提出されたものである。
　
２．　本願発明について
（１）本願発明
　本願発明は，平成２３年７月２６日にされた手続補正により補正された特許請求の範囲の請求項１〜７に記載された事項により特定されるとおりのものであり，そのうち請求項１に係る発明は，特許請求の範囲の請求項１に記載された次の事項により特定されるとおりのもの（以下「本願発明」という。）である。
「　【請求項１】
　高比抵抗を有するＩＩＩ族窒化物の半導体材料を含む高比抵抗半導体層と，
　該高比抵抗半導体層上に設けられたＡｌＧａＮバリア半導体層と，
　該ＡｌＧａＮバリア半導体層に接触するとともに，該ＡｌＧａＮバリア半導体層の表面部を被覆していないソースコンタクトおよびドレインコンタクトと，
　前記ＡｌＧａＮバリア半導体層の被覆されていない表面上に設けられ，窒化ケイ素層と窒化アルミニウム層からなり，該窒化アルミニウム層が，前記ＡｌＧａＮバリア半導体層と前記窒化ケイ素層間に挟まれている絶縁層と，
　該絶縁層上に設けられ，ゲート漏洩のバリアを形成するゲートコンタクトと
　を備えていることを特徴とするトランジスタ。」
　
（２）　刊行物に記載された発明
　ア　　引用例１：　Syunji Imanaga and Hiroji Kawai, ‘Novel AlN/GaN insulated gate heterostructure field effect transistor with modulation doping and one-dimensional simulation of charge control’, Journal of Applied Physics, Vol.82, No.11, p.5843-5858, １９９７年１２月，米国
　
　平成２３年４月１３日付けで通知された拒絶理由において引用され，本願の優先権主張の日前に外国において頒布された刊行物である上記文献（以下「引用例１」という。）には，FIG.1とともに次の記載がある。（日本語訳は当合議体において作成。下線は当合議体において付加。以下同様。）
　
・「In order to investigate the potential of FETs using GaN-type materials, we analyzed in detail charge control in vertical structures of AlN/GaN insulated gate heterostructure FETs with modulation doping.」（１ページ右欄６〜９行）
（日本語訳：GaN系材料を用いたFETの可能性を調査するために，我々は
変調ドーピングされたAlN/ GaNの絶縁ゲートヘテロ構造FETの垂直構造
　
・「The vertical structures under the gate of the FET which were analyzed are shown in Fig. 1. We explain the role of each layer in the structure shown in Fig. 1(c). Layer(1) AlN is the gate insulator or the first barrier layer which prevents the gate leakage current and confines channel electrons. The shaded regions of layers(2) and (4) are the electron supplying layers and are doped n-type. The unshaded regions of layers(2) and (4) are the spacer layers and are undoped. Layer(3) is the channel. Layer(5) is the second barrier layer which confines channel electrons. Layer(6) is the substrate which is assumed to be lightly doped p-type with a doping concentration of NA=1.0×1014cm-3. The typical layer widths and the conduction band discontinuities are shown in Fig. 1.」(１ページ右欄２７行〜２ページ左欄１２行)
（日本語訳：分析された
FETのゲート下の垂直構造を図１に示
層（1）AlNは，ゲート絶縁膜，すなわちゲートリーク電流を防ぎチャネル電子を閉じ込める第一バリア層である。層（2）及び（4）の網掛けされた領域は電子供給層であり，n型にドープされている。層（2）及び（4）の網掛けされていない領域はスペーサ層であり，ドープされていない。層（3）はチャネルである。層（5）はチャネル電子を閉じ込める第二バリア層である。層（6）は，N
A
=1.0×10
14
cm
-3
のドーピング濃度を有する軽くp型にドープされていると想定される基板である。典型的な層の幅と伝導帯の不連続性を図１に示す
　
・「FIG. 1. The simulated three vertical structures to obtain the effect of the position of the electron supplying layer to charge control. The structure (a) has the electron supplying layer at the substrate side of the channel. The structure (b) has the electron supplying layer at the surface side of the channel. The structure (c) has the electron supplying layers on both sides of the channel. The hatched regions are the electron supplying layers and are doped n type. The doping concentrations of the electron supplying layers in the cases of (a) and (b) are 4×1019cm-3 and 3×1019 cm-3, respectively. In the case of (c), the doping concentrations of the electron supplying layers at the surface side and at the substrate side are 3×1019 cm-3 and 4×1019 cm-3, respectively.」（FIG.1に付加された説明文）
（日本語訳：電荷制御に対する電子供給層の位置の効果を得るためにシミュレートされた3つの垂直構造。構造（a）は，チャネルの基板側に電子供給層を持っている。
構造（b）は，チャネルの表面側に電子供給層を持っている。
　
　ここで，上記各記載とともにFIG.1(ｂ)を参照すると，ゲート下の構造として，ゲートから最も離れた側（図上では右端）から順に，GaNから成るバリア層（５），Al0.4GaNからなるアンドープのスペーサ層（４），GaIn0.28Nからなるチャネル層（３），Al0.１５GaNからなるアンドープのスペーサ層（２；網掛けなし），Al0.１５GaNからなりn型にドープされた電子供給層（２；網掛けあり），及びAlNから成るゲート絶縁膜（１）の各層からなる構造を有する，絶縁ゲートヘテロ構造FETの垂直構造が見て取れる。
　さらに，上記各記載及びFIG.1(ｂ)からは，上述の垂直構造を備えた絶縁ゲートヘテロ構造FET自体を把握することができ，AlNから成るゲート絶縁膜（１）上にゲート電極が設けられることは明らかである。
　
　以上を総合すると，引用例１には以下の発明が記載されているものと認められる。（以下「引用発明」という。）
「GaNから成るバリア層，
　該バリア層の上に設けられた，Al0.4GaNからなるアンドープのスペーサ層，
　該スペーサ層の上に設けられた，GaIn0.28Nからなるチャネル層，
　該チャネル層の上に設けられた，Al0.１５GaNからなるアンドープのスペーサ層，
　該スペーサ層上に設けられた，Al0.１５GaNからなりn型にドープされた電子供給層，
　該電子供給層上に設けられた，AlNから成るゲート絶縁膜，及び
　該ゲート絶縁膜上に設けられたゲート電極を備える，
　変調ドーピングされたAlN/ GaNの絶縁ゲートヘテロ構造FET。」
　
　イ　引用例２：特開２０００−２５２４５８号公報
　平成２３年４月１３日付けで通知された拒絶理由において引用され，本願の優先権主張の日前に日本国内において頒布された刊行物である特開２０００−２５２４５８号公報（以下「引用例２」という。）には，図１及び８
とともに次の記載がある。
　
・「【０００４】図８は，従来のＧａＮを用いたＭＩＳＦＥＴの一例を表すものである（Electron Lett., 34 (1998) p.592 参照）。このＭＩＳＦＥＴは，例えば，サファイアよりなる基板１０１の上にＧａＮよりなるバッファ層１０２，不純物を添加していないアルミニウムガリウムナイトライド（undope−ＡｌＧａＮ；undope−は不純物を添加していないことを表す）よりなる下地層１０３およびｎ型ＧａＮよりなるチャネル層としての電子走行層１０４が順次積層され，
電子走行層１０４の上にはアルミニウムナイトライド（ＡｌＮ）よりなる絶縁膜１０５を介して制御電極としてのゲート電極１０６が形成された構造を有している
【０００５】（略）
【０００６】
【発明が解決しようとする課題】しかしながら，
ＡｌＮよりなる絶縁膜１０５を用いた従来のＭＩＳＦＥＴでは，ゲート電極１０６に電圧を印加すると電荷が絶縁膜１０５を通過してしまい，ゲート電極１０６と電子走行層１０４との間のリーク電流を少なく押さえることが難しいという問題があった。そのため，ＭＩＳＦＥＴが有する本来の性能を十分に得ることができなかった
【０００７】本発明はかかる問題点に鑑みてなされたもので，その目的は，絶縁膜を通過するリーク電流を少なくすることができる半導体素子を提供することにある。
【０００８】
【課題を解決するための手段】本発明による半導体素子は，チャネル層と制御電極との間に絶縁膜を備えると共に，チャネル層は，ＩＩＩ族元素であるガリウム，アルミニウム，ホウ素およびインジウムからなる群のうちの少なくとも１種と，Ｖ族元素である窒素，リンおよびヒ素からなる群のうちの少なくとも窒素とを含む窒化物系ＩＩＩ−Ｖ族化合物半導体よりなるものであって，絶縁膜は多層膜により構成されている。
【０００９】（略）
【００１０】
本発明による半導体素子では，絶縁膜が多層膜により構成されているので，制御電極に電圧が印加されても，絶縁膜を通過するリーク電流が抑制される
　
・「【００１２】
【発明の実施の形態】以下，本発明の実施の形態について図面を参照して詳細に説明する。
【００１３】（第１の実施の形態）図１は，本発明の第１の実施の形態に係る半導体素子であるＦＥＴの断面構成を表すものである。このＦＥＴは，例えば，基板１１の一面に，バッファ層１２を介して下地層１３，電子供給層１４およびチャネル層としての電子走行層１５が順次積層された構成を有している。
【００１４】（略）
【００１５】下地層１３は，例えば，厚さが２μｍであり，不純物を添加しないundope−Ａｌ0.15Ｇａ0.85Ｎの結晶により構成されている。電子供給層１４は，例えば，厚さが５ｎｍであり，Ｓｉなどのｎ型不純物が添加されたｎ型Ａｌ0.15Ｇａ0.85Ｎの結晶により構成されている。この電子供給層１４の不純物濃度は，例えば，２×１０19／ｃｍ3 程度となっている。電子走行層１５は，例えば，厚さが１５ｎｍであり，Ｓｉなどのｎ型不純物が添加されたｎ型ＧａＮの結晶により構成されている。この電子走行層１５の不純物濃度は，例えば，２×１０19／ｃｍ3 程度となっている。
【００１６】なお，電子走行層１５の不純物濃度と厚さとをそれぞれ制御することにより，または，後述するゲート電極１７を構成する金属の種類を変えてゲート電極１７の仕事関数値を変えることにより，ゲート閾値電圧を適宜に調節することができる。すなわち，不純物濃度を高くすればノルマルオン（デプレッションモード；depletion mode）となり，不純物濃度を低くすればノルマルオフ（エンハンスメントモード；enhancement mode）となる。ちなみに，本実施の形態ではデプレッションモードとなっている。
【００１７】
電子走行層１５の基板１１と反対側には，例えば，絶縁膜１６を介して制御電極としてのゲート電極１７が形成されている。この絶縁膜１６は電子走行層１５とゲート電極１７との間において積層された多層膜により構成されており，例えば，電子走行層１５の側に設けられた第１の絶縁膜１６ａと，第１の絶縁膜１６ａとゲート電極１７との間に設けられた第２の絶縁膜１６ｂとを含んでいる
【００１８】
第１の絶縁膜１６ａは，例えば，厚さが６ｎｍであり，ＩＩＩ族元素としてアルミニウム（Ａｌ）を少なくとも含む窒化物系ＩＩＩ−Ｖ族化合物半導体により構成されている。具体的には，例えば，不純物を添加しないundope−ＡｌＮまたはundope−ＡｌＧａＮなどにより構成されている
【００１９】
第２の絶縁膜１６ｂは，例えば，厚さが１０ｎｍであり，アルミニウムを少なくとも含む窒化物系ＩＩＩ−Ｖ族化合物半導体以外の絶縁体により構成されている。具体的には，
窒化ケイ素（Ｓｉ
3
 Ｎ
4
 ）
により構成されている。
第２の絶縁膜１６ｂを設けているのは，第２の絶縁膜１６ｂにより絶縁膜１６を通過するリーク電流を抑制するためである
【００２０】ゲート電極１７は，例えば，絶縁膜１６の側からニッケル（Ｎｉ）層および金（Ａｕ）層を順次積層した構成を有しており，絶縁膜１６とは非オーミック接触状態となっている。
【００２１】電子走行層１５の基板１１と反対側には，また，例えば，ゲート電極１７を間に挟むように第１の絶縁膜１６ａを介してソース電極１８とドレイン電極１９とが離間してそれぞれ設けられている。但し，
これらソース電極１８およびドレイン電極１９は電子走行層１５に直接設けられていてもよい。
　
・「【００６１】加えてまた，上記各実施の形態では，ＦＥＴの構成について具体的に例を挙げて説明したが，本発明は，他の構成を有するＦＥＴについても同様に適用される。例えば，上記各実施の形態では，デプレッションモードの場合について具体的に説明したが，本発明は，エンハンスメントモードの場合についても同様に適用される。その場合，ゲート電極１９に正の電圧を加えると電子走行層１５内に電荷が誘起されてドレイン電流が流れることを除き，または電子走行層１５と絶縁膜１６，２６，３６，４６との界面の電子走行層１５側内に電荷が誘起され反転層が形成されてドレイン電流が流れることを除き，デプレッションモードと同様である。」
　
　上記各記載から，引用例２には，ＧａＮを用いたＭＩＳＦＥＴにおいて，ＡｌＮよりなる絶縁膜上にゲート電極を設けた従来のものでは，ゲート電極に電圧を印加すると電荷が前記絶縁膜を通過してしまい，ゲート電極と電子走行層との間のリーク電流を少なく押さえることが難しいという問題があり，これを解決するために，ＡｌＮ及びその上のＳｉ3Ｎ4からなる多層絶縁膜上にゲート電極を設けることにより，リーク電流を抑制することが記載されている。
　
（３）対比
　本願発明と引用発明とを対比する。
　
・引用発明の「GaIn0.28Nからなるチャネル層」は，ＩＩＩ族窒化物の半導体材料を含むから，本願発明の「高比抵抗を有するＩＩＩ族窒化物の半導体材料を含む高比抵抗半導体層」とは，「ＩＩＩ族窒化物の半導体材料を含む半導体層」である点で共通する。
　
・引用発明の「該チャネル層の上に設けられた，Al0.１５GaNからなるアンドープのスペーサ層」及び「該スペーサ層上に設けられた，Al0.１５GaNからなりn型にドープされた電子供給層」は，「アンドープ」であるか「n型にドープされた」ものであるかの差異はあるものの，ともにAl0.１５GaNすなわち同じ組成比のAlGaNからなる半導体層であるところ，当該半導体層は，引用例１の図１に示された伝導帯の不連続性から，「チャネル層」に対して高い伝導帯レベルを有し，「チャネル層」を流れる電子に対してバリアを構成することは明らかである。それゆえ，引用発明の「該チャネル層の上に設けられた，Al0.１５GaNからなるアンドープのスペーサ層」及び「該スペーサ層上に設けられた，Al0.１５GaNからなりn型にドープされた電子供給層」を併せたものと，本願発明の「該高比抵抗半導体層上に設けられたＡｌＧａＮバリア半導体層」とは，「半導体層上に設けられたＡｌＧａＮバリア半導体層」である点で共通する。
　
・引用発明の「該電子供給層上に設けられた，AlNから成るゲート絶縁膜」と，本願発明の「前記ＡｌＧａＮバリア半導体層の被覆されていない表面上に設けられ，窒化ケイ素層と窒化アルミニウム層からなり，該窒化アルミニウム層が，前記ＡｌＧａＮバリア半導体層と前記窒化ケイ素層間に挟まれている絶縁層」とは，「ＡｌＧａＮバリア半導体層の被覆されていない表面上に設けられた絶縁層」である点で共通する。
　
・引用発明の「ゲート絶縁膜上に設けられたゲート電極」は，引用発明の「AlNから成るゲート絶縁膜」により「ゲートリーク電流を防」ぐようにされているから，本願発明の「該絶縁層上に設けられ，ゲート漏洩のバリアを形成するゲートコンタクト」に相当する。
　
・引用発明の「変調ドーピングされたAlN/ GaNの絶縁ゲートヘテロ構造FET」は，本願発明の「トランジスタ」に相当する。
　
　したがって，引用発明と本願発明とは，
「ＩＩＩ族窒化物の半導体材料を含む半導体層と，
　該半導体層上に設けられたＡｌＧａＮバリア半導体層と，
　前記ＡｌＧａＮバリア半導体層の被覆されていない表面上に設けられた絶縁層と，
　該絶縁層上に設けられ，ゲート漏洩のバリアを形成するゲートコンタクトと
　を備えていることを特徴とするトランジスタ。」
である点で一致する。
　
　一方，両者は，以下の各点で相違する。
　
《相違点１》
　本願発明においては，「高比抵抗を有するＩＩＩ族窒化物の半導体材料を含む高比抵抗半導体層」を備え，当該「高比抵抗半導体層」上に「ＡｌＧａＮバリア半導体層」が設けられているのに対し，引用発明においては，「ＩＩＩ族窒化物の半導体材料を含む半導体層」に対応する「チャネル層」を備えるものの，「高比抵抗を有する」「高比抵抗半導体層」であることまでは明らかでなく，またそれに伴い，本願発明の「ＡｌＧａＮバリア半導体層」に対応する，「スペーサ層」と「電子供給層」として機能するAl0.１５GaNからなる半導体層が「チャネル層」上に設けられている点。
　
《相違点２》
　本願発明は，「ＡｌＧａＮバリア半導体層に接触するとともに，該ＡｌＧａＮバリア半導体層の表面部を被覆していないソースコンタクトおよびドレインコンタクト」を備えるのに対し，引用発明はそのような構成を備えない点。
　
《相違点３》
　「絶縁層」について，本願発明においては，「窒化ケイ素層と窒化アルミニウム層からなり，該窒化アルミニウム層が，前記ＡｌＧａＮバリア半導体層と前記窒化ケイ素層間に挟まれている」ものであるのに対して，引用発明においては，「AlNから成る」ものである点。
　
（４）判断
　上記各相違点について検討する。
《相違点１について》
　一般に，ＩＩＩ族窒化物の半導体を用いたＦＥＴにおいて，チャネル層（電子走行層）の不純物濃度をどの程度の値とするか，すなわちチャネル層の比抵抗をどの程度の値とするかは，例えば，前記２．（２）イで摘記した引用例２（段落【００１６】）にも記載されているように，素子の動作特性に応じて当業者が適宜に設定することであり，さらに，例えば，以下の周知例１にも示されているように，チャネル層（電子走行層）を高比抵抗のものとすることも，従来より周知の技術である。
　
　・周知例１：　N.-Q. Zhang, et al., ‘High Breakdown GaN HEMT with Overlapping Gate Structure’, IEEE ELECTRON DEVICE LETTERS, VOL. 21, NO. 9, p.373-375, ２０００年９月，米国
　本願の優先権主張の日前に外国において頒布された上記刊行物には，Ｆｉｇ．１とともに次の記載がある。
　
・「Modulation-doped AlGaN/GaN heterostructures with Al composition of 50% were grown by MOCVD on a c-plane sapphire. The epitaxial growth began with a 200-Å-thick GaN nucleation layer, followed by 3-μm-thick insulating i-GaN as a device buffer layer. The resistivity of the buffer is greater than 200 MΩ-cm to prevent leakage. Next, a 200Å unintentionally doped (UID) AlGaN layer was grown to complete the modulation doped structure.」（１ページ右欄１４〜２１行）
（日本語訳：50％のAl組成比を有する変調ドープAlGaN/ GaNヘテロ構造がc面サファイア基板上にMOCVD法により成長された。エピタキシャル成長は，200Åの厚いGaN核形成層から始まり，3μmの厚さの，デバイスのバッファ層としてのi-GaN絶縁層が続いた。バッファの抵抗率は、漏れを防ぐために、200MΩ・cm以上である。次に、200Åの非意図的にドープ（UID）のAlGaN層が変調ドープ構造を完成させるために成長された。）
　
・「Both conventional HEMTs and overlapping-gate HEMTs were fabricated on the same wafer for comparison. Schematic representations of the layer structures and cross sections of the HEMTs are shown in Fig. 1. The process began with source and drain ohmic contact. 」（１ページ右欄３０〜３４行）
（日本語訳：従来のHEMTとオーバラップゲートHEMTは，ともに比較のために同一のウェハ上に作製した。層構造とHEMTの断面の概略を図1に示す。プロセスはソース・ドレインのオーミックコンタクトから始まった。）
　
　ここで，上記各記載とともにＦｉｇ．１を参照すると，上記各記載における「i-GaN絶縁層」が，Ｆｉｇ．１においては「Semi-insulating GaN」（日本語訳：半絶縁性GaN）と示されており，その表面部には「2DEG」すなわち２次元電子層が形成されているところ，２次元電子層は電子の流れる部分であるから，当該「i-GaN絶縁層」（半絶縁性GaN），すなわち高比抵抗半導体層がチャネル層（電子走行層）を構成していることがわかる。
　
　したがって，引用発明において，チャネル層を高比抵抗のものとして，相違点１に係る「高比抵抗半導体層」とするとともに，「ＡｌＧａＮバリア半導体層」を「高比抵抗半導体層上に設けられ」る構成とすることは，当業者が適宜になし得たことである。
　よって，相違点１は，当業者が適宜になし得た範囲に含まれる程度のものである。
　
《相違点２について》
　引用発明においては，「ソースコンタクトおよびドレインコンタクト」，すなわちソース電極及びドレイン電極について明示の構成はないが，引用発明自体は「変調ドーピングされたAlN/ GaNの絶縁ゲートヘテロ構造FET」であることから，トランジスタとして動作させるべく，外部回路と接続するためのコンタクト，すなわち「ソースコンタクトおよびドレインコンタクト」を備えることは明らかである。
　そして，「変調ドーピングされたAlN/ GaNの絶縁ゲートヘテロ構造FET」において「ソースコンタクトおよびドレインコンタクト」を設けるに際しては，前記２．（２）イで摘記した引用例２（段落【００２１】）において，「これらソース電極１８およびドレイン電極１９は電子走行層１５に直接設けられていてもよい。」と記載されているほか，前記周知例１及び以下の周知例２にも示されているように，チャネル層（電子走行層）に直接接続されたソースコンタクトおよびドレインコンタクトを設けることは，従来より周知の技術である。
　
　前記周知例１においては，上記《相違点１について》において述べたとおり，Ｆｉｇ．１における「Semi-insulating GaN」がチャネル層（電子走行層）を構成しているところ，当該「Semi-insulating GaN」すなわちチャネル層（電子走行層）に接するように，ソース・ドレインのオーミックコンタクトが形成されていることが見て取れる。
　
　周知例２：　特開平９−３０７０９７号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開平９−３０７０９７号公報には，図１１とともに次の記載がある。
　
・「【０００５】図１１に示す従来のＧａＮトランジスタにおいては，ｃ面サファイア基板２０１上にチャネル層としてのｎ型ＧａＮ層２０２および電子供給層としてのｎ型ＡｌＧａＮ層２０３が順次積層されている。ｎ型ＡｌＧａＮ層２０３は所定形状にパターニングされている。そして，このｎ型ＡｌＧａＮ層２０３上にゲート電極２０４が設けられているとともに，このｎ型ＡｌＧａＮ層２０３の両側壁にそれぞれ接触するようにソース電極２０５およびドレイン電極２０６がｎ型ＧａＮ層２０２上に設けられている。ここで，ゲート電極２０４はｎ型ＡｌＧａＮ層２０３とショットキ接触し，ソース電極２０５およびドレイン電極２０６はｎ型ＧａＮ層２０２およびｎ型ＡｌＧａＮ層２０３とオーミック接触している。このＧａＮトランジスタは，いわゆる高電子移動度トランジスタ（High Electron Mobility Transistor,ＨＥＭＴ）と類似の構造を有するが，ドーピングされた層であるｎ型ＡｌＧａＮ層２０２をチャネル層に用いていることが通常のＨＥＭＴと異なる。」
　
　ここで，上記記載とともに図１１を参照すると，ソース電極２０５およびドレイン電極２０６，すなわちソースコンタクトおよびドレインコンタクトが，チャネル層であるｎ型ＧａＮ層２０２に直接接続していることが見て取れる。
　
　また，上記周知技術においては，チャネル層（電子走行層）に直接接続されたソースコンタクトおよびドレインコンタクトを設けることに伴い，前記チャネル層（電子走行層）の上に形成された各半導体層（例えば周知例２における「電子供給層としてのｎ型ＡｌＧａＮ層２０３」）の端部に前記ソースコンタクトおよびドレインコンタクトが接触するとともに，当該各半導体層上には前記ソースコンタクトおよびドレインコンタクトが形成されないことは，前記周知例１及び周知例２に示された各図に見られるように，おのずと得られる構成である。
　
　したがって，引用発明において，ソースコンタクトおよびドレインコンタクトをチャネル層に直接接触するように設けて，前記チャネル層の上に設けられた，「Al0.１５GaNからなるアンドープのスペーサ層」，及び「Al0.１５GaNからなりn型にドープされた電子供給層」の端部に前記ソースコンタクトおよびドレインコンタクトが接触するとともに，前記「スペーサ層」及び「電子供給層」の上には前記ソースコンタクトおよびドレインコンタクトが形成されない構成として，相違点２に係る「ＡｌＧａＮバリア半導体層に接触するとともに，該ＡｌＧａＮバリア半導体層の表面部を被覆していないソースコンタクトおよびドレインコンタクト」を備えることは，当業者が適宜になし得たことである。
　よって，相違点２は，当業者が適宜になし得た範囲に含まれる程度のものである。
　
《相違点３について》
　引用発明は，「電子供給層上に設けられた，AlNから成るゲート絶縁膜，及び　該ゲート絶縁膜上に設けられたゲート電極を備える」ところ，「AlNから成るゲート絶縁膜」は，引用例１に記載されているように，「AlNは，ゲート絶縁膜，すなわちゲートリーク電流を防」ぐために設けられているものである。ここで，引用例２には，ＡｌＮよりなる絶縁膜上にゲート電極を設けたものでは，ゲート電極に電圧を印加すると電荷が前記絶縁膜を通過してしまい，ゲート電極と電子走行層との間のリーク電流を少なく押さえることが難しいという問題があることが記載されているから，引用発明において，ゲートリーク電流をより低減すべく，「AlNから成るゲート絶縁膜」に代えて，引用例２に記載された，ＡｌＮ及びその上のＳｉ3Ｎ4からなる多層絶縁膜上にゲート電極を設けることにより，リーク電流を抑制する技術を採用することは，当業者が容易になし得たことといえる。なお，引用例２に記載された，ＡｌＮ及びその上のＳｉ3Ｎ4からなる多層絶縁膜を採用することに伴い，Ｓｉ3Ｎ4の形成時には，ＡｌＮが表面に存在することにより，ＡｌＮ層よりも下の構造への，成膜環境からの物質の混入が抑えられることは自明なことである。
　よって，上記のごとく，引用発明においてゲート絶縁膜として，ＡｌＮ及びその上のＳｉ3Ｎ4からなる多層絶縁膜を採用することにより，相違点３に係る「窒化ケイ素層と窒化アルミニウム層からなり，該窒化アルミニウム層が，前記ＡｌＧａＮバリア半導体層と前記窒化ケイ素層間に挟まれている絶縁層」を備えることは，当業者が容易になし得たことである。
　
（５）まとめ
　以上検討したとおり，本願発明は，引用例１に記載された発明及び引用例２に記載された発明，並びに従来周知の技術に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
３．　むすび
　以上のとおりであるから，他の請求項について検討するまでもなく，本願は拒絶すべきものである。
　よって，結論のとおり審決する。