【事件の表示】
　特願２００８−５０８８５０号「マルチチップモジュールおよび製造方法」拒絶査定不服審判事件〔平成１８年１１月　２日国際公開、ＷＯ２００６／１１５６４９、平成２０年１１月１３日国内公表、特表２００８−５３９５８８号〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、２００６年３月２４日（パリ条約による優先権主張外国受理２００５年４月２７日、米国）を国際出願日とする出願であって、平成２４年５月９日付けで拒絶査定がなされ、これに対し、同年９月１４日に拒絶査定に対する審判の請求がなされるとともに、同時に特許請求の範囲についての手続補正がなされたものである。
　
第２．平成２４年９月１４日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成２４年９月１４日付けの手続補正（以下、「本件補正」という。）を却下する。
　
［理由］
１．本件補正の内容
　本件補正は、特許請求の範囲を補正するものであり、その内容は以下のとおりである。
　
〔補正事項１〕
　補正前の請求項２〜５を削除するとともに、補正前の請求項６を繰り上げて、補正後の請求項２とする。
〔補正事項２〕
　補正前の請求項１、６の「最後から２番目の半導体チップ」、「最後の半導体チップ」を、補正後の請求項１、２の「第２の半導体チップ」、「第３の半導体チップ」とする。
〔補正事項３〕
　補正前の請求項１、６における各半導体チップのボンディングパッドと支持基板の第１の主要表面上のボンディングパッドとの「結合」を、補正後の請求項１、２の「ワイヤボンディングにより結合」とする。
〔補正事項４〕
　補正前の請求項１、６における「スペーサ」を、補正後の請求項１、２の「第２の半導体チップよりも小さい寸法を有するスペーサ」とする。
〔補正事項５〕
　補正前の請求項１の「最後の半導体チップが、最後から２番目の半導体チップよりも大きく」を、補正後の請求項１の「第３の半導体チップが、第１および第２の半導体チップよりも大きく」とし、補正前の請求項６の「第３の寸法は第２の寸法よりも大きい」を、補正後の請求項２の「第３の寸法は第１および第２の寸法よりも大きい」とする。
〔補正事項６〕
　補正前の請求項１、６の「マルチチップモジュール」を、補正後の請求項１、２の「長さに対する高さの比率が低い」「マルチチップモジュール」とする。
　
２．補正の目的の適否及び新規事項の追加の有無について
（１）補正事項１について
　補正事項１は、補正前の請求項２〜５を削除するものであるから、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第１号に掲げる請求項の削除を目的とする補正に該当する。
（２）補正事項２〜４について
　補正事項２において、補正前の請求項１、６の「最後から２番目の」及び「最後の」との記載を、補正後の請求項１、２の「第２の」及び「第３の」とする補正は、３つの半導体チップからなることを明りょうにするものであり、そして、補正事項２に係る事項は、本願の願書に最初に添付した明細書、特許請求の範囲又は図面（以下「当初明細書等」という。）の【請求項６】に記載されている。
　補正事項３において、補正前の請求項１、６におけるボンディングパッド間の結合に、補正後の請求項１、２の「ワイヤボンディングにより」との事項を付加する補正は、ボンディングパッド間の結合構造を明りょうにするものであり、そして、補正事項３に係る事項は、当初明細書等の段落【００１３】に記載されている。
　補正事項４において、補正前の請求項１、６におけるスペーサについて、補正後の請求項１、２の「第２の半導体チップよりも小さい寸法を有する」との事項を付加する補正は、スペーサの寸法を明りょうにするものであり、そして、補正事項４に係る事項は、当初明細書等の【図１】〜【図５】に記載されている。
　よって、補正事項２〜４は、特許法第１７条の２第３項に規定する要件を満たし、同条第４項第４号に掲げる明りょうでない記載の釈明を目的とする補正に該当する。
（３）補正事項５、６について
　補正事項５は、最後の半導体チップ（補正後の第３の半導体チップ）の寸法について、補正前の請求項１、６の最後から２番目の半導体チップ（補正後の第２の半導体チップ）よりも大きいとの記載を、補正後の請求項１、２の第１及び第２の半導体チップよりも大きいとするものであり、第３の半導体チップが第１の半導体チップよりも大きいとの限定を付加するものである。この補正事項５は、補正前の請求項１、６に記載した発明を特定するために必要な事項を限定するものであつて、かつ、補正前の請求項１、６に記載された発明と補正後の請求項１、２に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるので、特許請求の範囲の減縮を目的とする補正に該当する。そして、補正事項５に係る事項は、当初明細書等の段落【００１７】に記載されている。
　補正事項６は、補正前の請求項１、６の「マルチチップモジュール」に「長さに対する高さの比率が低い」との事項を付加し、補正後の請求項１、２の記載とする補正であり、補正前の請求項１、６に記載した発明を特定するために必要な事項を限定するものであつて、かつ、補正前の請求項１、６に記載された発明と補正後の請求項１、２に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるので、特許請求の範囲の減縮を目的とする補正に該当する。そして、補正事項６に係る事項は、当初明細書等の段落【０００３】、【０００４】に記載されている。
　よって、補正事項５、６は、特許法第１７条の２第３項に規定する要件を満たし、同条第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正に該当する。
　
３．独立特許要件について
　上記のとおり、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものであり、同条第４項第２号に掲げる特許請求の範囲の減縮を目的とするものを含むから、以下、本件補正後の特許請求の範囲に記載されている発明が、特許出願の際独立して特許を受けることができるものか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定を満たすか）どうかを、補正後の請求項２に記載された事項により特定される発明（以下、「本願補正発明」という。）について検討する。
　
（１）本願の補正後の請求項２に記載の発明
　本件補正後の請求項１、２に係る発明のうち、本件補正後の請求項２に係る発明（以下「本願補正発明」という。）は、補正後の請求項２に記載されている事項により特定される次のとおりのものである。
　
「【請求項２】
　チップ受け領域（３８）と、主要表面上に配置される複数のボンディングパッド（１８，１９，２０）とを有する支持基板（１２）と、
　複数のボンディングパッド（４６）を有する第１の半導体チップ（４０）であって、前記第１の半導体チップ（４０）は前記チップ受け領域（３８）にマウントされ、第１の寸法（４１）を有する、前記第１の半導体チップ（４０）と、
　前記第１の半導体チップ（４０）とスペーサを介さずに結合される第２の半導体チップ（５０）であって、前記第２の半導体チップ（５０）は複数のボンディングパッド（５６）および第２の寸法（５１）を有し、前記第２の寸法（５１）は前記第１の寸法（４１）よりも小さい、前記第２の半導体チップ（５０）と、
　前記第２の半導体チップの前記第２の寸法よりも小さい寸法を有し、かつ前記第２の半導体チップ（５０）と結合されるスペーサ（６０）と、
　前記スペーサ（６０）と結合される第３の半導体チップ（８０）であって、前記第３の半導体チップ（８０）は複数のボンディングパッド（８６）および第３の寸法（８１）を有し、前記第３の寸法（８１）は前記第１および第２の寸法（５１）よりも大きい、前記第３の半導体チップ（８０）と、
　を備え、
　前記第１の半導体チップの前記複数のボンディングパッドのうち少なくとも１つのボンディングパッドは前記支持基板の前記複数のボンディングパッドのうちの第１のボンディングパッドとワイヤボンディングにより結合されており、前記第２の半導体チップの前記複数のボンディングパッドのうち少なくとも１つのボンディングパッドは前記支持基板の前記複数のボンディングパッドのうちの第２のボンディングパッドとワイヤボンディングにより結合されており、前記第３の半導体チップの前記複数のボンディングパッドのうち少なくとも１つのボンディングパッドは前記支持基板の前記複数のボンディングパッドのうちの第３のボンディングパッドとワイヤボンディングにより結合されており、
　前記第３の半導体チップは、前記支持基板の前記主要表面上に配置される複数の半導体チップのうち最上部に配置される半導体チップであり、
　長さに対する高さの比率が低いことを特徴とするマルチチップモジュール（１０）。」
　
（２）引用文献に記載された発明及び事項
（２−１）引用文献１
　原査定の拒絶の理由に引用された、本願の優先日前に頒布された刊行物である特開２００２−１４１４５９号公報（以下、「引用文献１」という。）には以下のように記載されている。
　
（ア）
「【０００２】
【従来の技術】シリコンなどからなる複数の半導体素子を１つにした半導体装置であるマルチチップパッケージ（MCP）が一般に普及しつつある。」（段落【０００２】）
（イ）
「【０００４】また、別の従来の例においては、図２の断面図に示すように、基板３上に、その裏面（図２中では半導体素子１ａの下側の面）が接するように半導体素子１ａが積層される。半導体素子１ａの上に、半導体素子１ａよりも小さな面積（面積とは、半導体素子の表面、および、裏面の面積である）の半導体素子１ｂが、その裏面（図２中では半導体素子１ｂの下側の面）が半導体素子１ａの表面（図２中では半導体素子１ａの上側の面）と接するように積層される。この状態で、半導体素子１ａがワイヤ２ａ，２ｂにより、半導体素子１ｂがワイヤ２ｃ，２ｄにより、それぞれの表面から基板３に接続される。この状態で、半導体素子１ａ，１ｂとワイヤ２ａ乃至２ｄとが封止樹脂４により封止されて、MCPが形成される。」（段落【０００４】）
（ウ）
「【０００８】また、上記の図２に示すMCPでは、サイズが異なる半導体素子同士を積層する場合、半導体素子の高密度化に有利となるが、例えば、略同サイズの半導体素子を積層するような場合、図２に示すように、半導体素子１ａの表面に接続されるワイヤ２ａ，２ｂを接続するスペースが確保できなくなるので、積層が困難になってしまうという課題があった。」（段落【０００８】）
（エ）
「【００２２】図５に示したMCPにおいて、従来の構成と異なるのは、半導体素子１ａ，１ｂの間に、半導体素子１ａ，１ｂ（以下、これらを個々に区別する必要がないとき、単に半導体素子１と称する。その他の部位についても同様とする）よりも略小面積のスペーサ８を設けたことである。スペーサ８は、シリコンなどから形成されるものであり、その高さＨは、図１中の下側に位置する半導体素子１ａと基板３を接続するワイヤ２ｃ，２ｄが接続できるほどの空間を設けることが可能な200乃至300μm程度である。・・・また、半導体素子１とスペーサ８との面積における差は、図１中の下側に位置する半導体素子１ａと基板３を接続するワイヤ２ａ，２ｂが接続できるほどの空間を設けることが可能な程度のものでよい。
【００２３】このように構成することにより、略同面積（略同形）の半導体素子１ａ，１ｂを積層することが可能となる。・・・」（段落【００２２】〜【００２３】）
（オ）
「【００２５】また、３個の半導体素子１を用いてMCPを形成する場合、例えば、３個のうちの１個だけが他の２個の半導体素子よりも大きいとき、図７に示すような構成にしてもよい。
【００２６】図７に示す構成は、図２に示した半導体素子１ｂの上面にスペーサ８を積層し、その上に半導体素子１ｂと略同形の半導体素子１ｃを配した例である。このような構成にすることにより、３個の半導体素子１ａ乃至１ｃの面積の大きさの組み合わせによっては、図６に示すような構成よりも、さらに、高密度に積層することが可能となる。」（段落【００２５】〜【００２６】）
（カ）
　図７から、半導体素子１ａ〜１ｃは、それぞれの面積を有しており、半導体素子１ｂの面積は半導体素子１ａの面積よりも小さく、スペーサ８の面積は半導体素子１ｂの面積よりも小さいことが看取しうる。また、同図から、半導体素子１ａは基板３の半導体素子が積層される領域に積層されていると看取しうる。
　
　上記記載（イ）、（ウ）によれば、半導体素子の表面と基板の表面とはワイヤで接続されるので、両表面にはそれぞれ複数のボンディングパッドが形成されワイヤボンディングで結合されていることが記載されているに等しい。
　以上の記載及び図７の記載から、引用文献１には次の発明（以下、「引用発明」という。）が記載されていると認められる。
＜引用発明＞
「半導体素子が積層される領域と、表面上に配置される複数のボンディングパッドとを有する基板（３）と、
　複数のボンディングパッドを有する半導体素子（１ａ）であって、前記半導体素子（１ａ）は前記半導体素子が積層される領域に積層され、半導体素子（１ａ）の面積を有する、前記半導体素子（１ａ）と、
　前記半導体素子（１ａ）に積層される半導体素子（１ｂ）であって、前記半導体素子（１ｂ）は複数のボンディングパッドおよび半導体素子（１ｂ）の面積を有し、前記半導体素子（１ｂ）の面積は前記半導体素子（１ａ）の面積よりも小さい、前記半導体素子（１ｂ）と、
　前記半導体素子（１ｂ）の面積よりも小さい面積を有し、かつ前記半導体素子（１ｂ）に積層されるスペーサ（８）と、
　前記スペーサ（８）に積層される半導体素子（１ｃ）であって、前記半導体素子（１ｃ）は複数のボンディングパッドおよび半導体素子（１ｃ）の面積を有し、前記半導体素子（１ｃ）の面積は前記半導体素子（１ｂ）と同じ面積の、前記半導体素子（１ｃ）と、
　を備え、
　前記半導体素子（１ａ）の前記複数のボンディングパッドのうちのボンディングパッドは前記基板（３）の前記複数のボンディングパッドのうちのボンディングパッドとワイヤボンディングにより結合されており、前記半導体素子（１ｂ）の前記複数のボンディングパッドのうちのボンディングパッドは前記基板（３）の前記複数のボンディングパッドのうちのボンディングパッドとワイヤボンディングにより結合されており、前記半導体素子（１ｃ）の前記複数のボンディングパッドのうちのボンディングパッドは前記基板（３）の前記複数のボンディングパッドのうちのボンディングパッドとワイヤボンディングにより結合されており、
　前記半導体素子（１ｃ）は、前記基板（３）の前記表面上に配置される複数の半導体素子（１ａ〜１ｃ）のうち最上部に配置される半導体素子である、マルチチップパッケージ。」
　
（２−２）引用文献２
　原査定の拒絶の理由に引用された、本願の優先日前に頒布された刊行物である特開２００４−３１９８９２号公報（以下、「引用文献２」という。）には以下のように記載されている。
　
（キ）
「【００８８】
次に、図２２に示されるように、配線基板７１上に半導体チップ７３が搭載される。」（段落【００８８】）
（ク）
「【００９３】
次に、図２４に示されるように、ワイヤボンディング工程を行って、半導体チップ７３と配線基板７１を接続する。すなわち、半導体チップ７３の表面の電極７３ｂと配線基板７１の表面の電極７１ａとを、例えば金（Ａｕ）線などの金属細線などからなるボンディングワイヤ７６を介して電気的に接続する。
【００９４】
次に、図２５に示されるように、半導体チップ７３の表面（半導体素子形成側の主面）上にスペーサ７７を搭載（接着）する。・・・スペーサ７７の寸法（平面寸法、主面の面積）は半導体チップ７３の寸法（平面寸法、主面の面積）よりも小さく、半導体チップ７３の表面の電極７３ｂが形成されている領域よりも内側の領域上に搭載（接着）される。このため、スペーサ７７はボンディングワイヤ７６に接触しない。」（段落【００９３】〜【００９４】）
（ケ）
「【００９５】
次に、図２６に示されるように、半導体チップ７９をスペーサ７７上に搭載（接着）する。」（段落【００９５】）
（コ）
「【００９７】
・・・すなわち、本実施の形態においても、半導体チップ７９の寸法（平面寸法、主面の面積）は、半導体チップ７３の寸法（平面寸法、主面の面積）よりも大きい。」（段落【００９７】）
（サ）
「【００９８】
なお、本実施の形態では、半導体チップ７９の寸法が半導体チップ７３の寸法よりも大きくても、半導体チップ７９と半導体チップ７３との間にスペーサ７７を介在させるので、半導体チップ７９の下面（裏面）がボンディングワイヤ７６に接触するのを防止することができる。」（段落【００９８】）
（シ）
「【０１００】
プラズマ処理８１を施した後、図２８に示されるように、ワイヤボンディング工程を行って、半導体チップ７９と配線基板７１を接続する。すなわち、半導体チップ７９の表面の電極７９ｂと配線基板７１の表面の電極７１ａとを、例えば金（Ａｕ）線などの金属細線などからなるボンディングワイヤ８２を介して電気的に接続する。」（段落【０１００】）
（ス）
　図２８から、各半導体チップ（７３、７９）の電極は配線基板（７１）の表面の別個の電極（７１ａ）に接続することが看取しうる。
　
　以上の記載から、引用文献２には次の事項（以下、「引用文献２記載の事項」という。）が記載されていると認められる。
＜引用文献２記載の事項＞
「半導体チップ（７３）の表面上に大きい寸法の半導体チップ（７９）を搭載する際に、半導体チップ（７３）の表面の電極にワイヤボンディング接続できるようにスペーサ（７７）を介して大きい寸法の半導体チップを搭載すること、及び、各半導体チップの電極は配線基板（７１）の表面の別個の電極に接続されること。」
　
（２−３）引用文献３
　原査定の拒絶の理由に引用された、本願の優先日前に頒布された刊行物である特開２００２−２６１２３３号公報（以下、「引用文献３」という。）には以下のように記載されている。
　
（セ）
「【０００２】
【従来の技術】近年、各種モバイル機器や情報携帯端末機器の小型化が進み、これらに用いられる半導体装置も小型化が要求されている。そこで、１つのパッケージ内に複数の半導体チップを積層して小型化を図ったものがある。
【０００３】これは、下段に位置する半導体チップの上に、別の半導体チップを熱硬化性樹脂などのダイペーストを介して固定して重ねていくものであり、上段に位置する半導体チップは下段に位置する半導体チップ表面の電極パッドに接触しないようにマウントして、下段の半導体チップの電極パッドへのワイヤボンディングを阻害しないようにしなければならない。従って、上段に配置される半導体チップは下段の半導体チップの電極パッドにかからないようなチップサイズでないと、上段に配置することができなかった。そのため、積層させるチップサイズには制約があった。すなわち、上段に配置される半導体チップは下段に位置する半導体チップより小型サイズのものしか積層できない。例えば、同サイズ同種類の複数のメモリ用半導体チップを積層して高容量且つ小型の半導体装置（メモリ）を構成するにあたっては障害となっていた。
（ソ）
【０００４】そこで、例えば特開２０００−５８７４３号公報では、積層される各半導体チップ間にスペーサを介在させて、このスペーサの厚さ分で、下段の半導体チップ表面の電極パッドにワイヤを接続するための空間を確保するようにしている。これにより、半導体チップのサイズに制約されることなく多段積層が可能となる。」（段落【０００３】〜【０００４】）
（タ）
「【００２２】上記実施の形態では、半導体チップ３ａ〜３ｃとしては、同サイズ、同種類、同容量（４ＭＢ）のＳＲＡＭとしたが、図２に示すように、１段目と２段目に同種類、同容量３２ＭＢのフラッシュメモリ用半導体チップを積層し、最上段の３段目に、下２段より大きいサイズで別種類、別容量４ＭＢのＳＲＡＭを積層した構成としてもよい。」（段落【００２２】）
　
　以上の記載及び図２の記載から、引用文献３には次の事項（以下、「引用文献３記載の事項」という。）が記載されていると認められる。
＜引用文献３記載の事項＞
「半導体チップ（１３ｂ）の電極パッド（６ｂ）側に大きい寸法の半導体チップ（１３ｃ）を積層する際、電極へのワイヤボンディングの空間を確保するためにスペーサ（１４ｂ）を介在させること。」
　
（２−４）引用文献４
　原査定の拒絶の理由に引用された、本願の優先日前に頒布された刊行物である特開２００２−９３９９２号公報（以下、「引用文献４」という。）には以下のように記載されている。
　
（チ）
「【００２０】この後、このスペーサ１５の上に図示せぬ接着ペースト（又は接着シート）を介して第２の半導体素子１６を搭載する。第２の半導体素子１６としては第１の半導体素子１３の主面の面積より大きい主面を有するものを用いる。このため、図１（ｂ）に示すように、第１の半導体素子１３の上面周囲のボンディングパッドの上方に第２の半導体素子１６が位置することになる。しかし、第２の半導体素子１６と第１の半導体素子１３の間にスペーサ１５を配置しているため、第１の半導体素子１３の上面周囲のボンディングパッドを露出させることができる。これと共に、そのボンディングパッドの上方にスペーサ１５の高さによる空間が作られるので、ボンディングワイヤ１７が第２の半導体素子１６の下面に接触することがない。」（段落【００２０】）
　
　以上の記載及び図１（ｂ）の記載から、引用文献４には次の事項（以下、「引用文献４記載の事項」という。）が記載されていると認められる。
＜引用文献４記載の事項＞
「第１の半導体素子（１３）の主面の面積より大きい主面を有する第２の半導体素子（１６）を搭載する際、第１の半導体素子のボンディングパッドを露出させボンディングワイヤのための空間を作るために、第１の半導体素子と第２の半導体素子との間にスペーサ（１５）を配置すること。」
　
（３）対比
　本願補正発明と引用発明とを対比すると、後者の「基板（３）」は、その機能からみて、前者の「支持基板」に相当し、同様に、後者の「半導体素子（１ａ）」、「半導体素子（１ｂ）」、
「半導体素子（１ｃ）」は、前者の「第１の半導体チップ」、「第２の半導体チップ」、「第３の半導体チップ」に相当し、後者の「半導体素子（１ａ）の面積」、「半導体素子（１ｂ）の面積」、「半導体素子（１ｃ）の面積」は前者の「第１の寸法」、「第２の寸法」、「第３の寸法」に相当し、後者の「スペーサ（８）」は前者の「スペーサ（６０）」に相当し、後者の「マルチチップパッケージ」は前者の「マルチチップモジュール」に相当する。
　また、後者の基板の「半導体素子が積層される領域」と「表面」とは、前者の支持基板の「チップ受け領域」と「主要表面」とに相当し、後者の「半導体素子が積層される領域に積層」されることは前者の「チップ受け領域にマウント」されることに相当し、後者の「積層され」は前者の「マウントされ」、「スペーサを介さずに結合され」及び「結合され」に相当する。
　さらに、後者の「半導体素子（１ａまたは１ｂ、１ｃ）の複数のボンディングパッドのうちのボンディングパッドは基板の複数のボンディングパッドのうちのボンディングパッドとワイヤボンディングにより結合」されることと、前者の「第１（または第２または第３）の半導体チップの複数のボンディングパッドのうち少なくとも１つのボンディングパッドは支持基板の複数のボンディングパッドのうちの第１（または第２、第３）のボンディングパッドとワイヤボンディングにより結合」されることとは、「第１（または第２または第３）の半導体チップの複数のボンディングパッドのうち少なくとも１つのボンディングパッドは支持基板の複数のボンディングパッドのうちのボンディングパッドとワイヤボンディングにより結合」される限りにおいて一致する。
　そうすると、両者の一致点、相違点は以下のとおりである。
　
＜一致点＞
「チップ受け領域と、主要表面上に配置される複数のボンディングパッドとを有する支持基板と、
　複数のボンディングパッドを有する第１の半導体チップであって、前記第１の半導体チップは前記チップ受け領域にマウントされ、第１の寸法を有する、前記第１の半導体チップと、
　前記第１の半導体チップとスペーサを介さずに結合される第２の半導体チップであって、前記第２の半導体チップは複数のボンディングパッドおよび第２の寸法を有し、前記第２の寸法は前記第１の寸法よりも小さい、前記第２の半導体チップと、
　前記第２の半導体チップの前記第２の寸法よりも小さい寸法を有し、かつ前記第２の半導体チップと結合されるスペーサと、
　前記スペーサと結合される第３の半導体チップであって、前記第３の半導体チップは複数のボンディングパッドおよび第３の寸法を有する、前記第３の半導体チップと、
　を備え、
　前記第１の半導体チップの前記複数のボンディングパッドのうち少なくとも１つのボンディングパッドは前記支持基板の前記複数のボンディングパッドのボンディングパッドとワイヤボンディングにより結合されており、前記第２の半導体チップの前記複数のボンディングパッドのうち少なくとも１つのボンディングパッドは前記支持基板の前記複数のボンディングパッドのボンディングパッドとワイヤボンディングにより結合されており、前記第３の半導体チップの前記複数のボンディングパッドのうち少なくとも１つのボンディングパッドは前記支持基板の前記複数のボンディングパッドのボンディングパッドとワイヤボンディングにより結合されており、
　前記第３の半導体チップは、前記支持基板の前記主要表面上に配置される複数の半導体チップのうち最上部に配置される半導体チップである、
マルチチップモジュール。」
　
＜相違点１＞
　本願補正発明は「第３の寸法は第１および第２の寸法よりも大きい」のに対して、引用発明は「半導体素子（１ｃ）の面積は半導体素子（１ｂ）と同じ面積」である点。
＜相違点２＞
　本願補正発明は各半導体チップからのワイヤボンディングが支持基板のボンディングパッド「のうちの第１」または「第２」、「第３」のボンディングパッドにそれぞれ結合しているのに対して、引用発明はそのように結合されているのか明らかでない点。
＜相違点３＞
　本願補正発明のマルチチップモジュールは「長さに対する高さの比率が低い」ものであるのに対して、引用発明はそのような特定を有していない点。
　
（４）判断
　上記の各相違点について検討する。
　
（４−１）相違点１について
　引用文献２〜４の各々には、一方の半導体素子の電極側に、それよりも大きい寸法の他方の半導体素子を積層する際、一方の半導体素子の電極へのワイヤボンディングの空間を確保するために、半導体素子間にスペーサを介在させる事項が記載されている。
　引用発明と引用文献２〜４各々に記載の事項とは、半導体素子を積層したときに半導体素子間にスペーサを介在させワイヤボンディングのための空間を確保する点で軌を一にするものであるので、引用発明の半導体素子（１ｂ）のボンディングパッド側にスペーサを介して積層される半導体素子（１ｃ）を、引用文献２〜４各々に記載されたスペーサ上方の半導体素子のように大きい寸法のものとすることは、当業者が容易に想到し得ることといえる。
　その際、引用発明の最上位の半導体素子（１ｃ）の大きさを、支持基板上に位置する最下位の半導体素子（１ａ）に比してどの程度の大きさとするかは適宜に選択しうる設計的事項であり、また、本願補正発明において、第３の寸法を第１の寸法よりも大きくすることに、格別の困難性は認められない。
　以上のことを総合的に勘案すると、引用発明を、相違点１に係る本願補正発明の発明特定事項とすることは、引用文献２〜４各々に記載の事項に基づいて当業者が容易に想到し得ることといえる。
　
（４−２）相違点２について
　引用文献２には、各半導体チップの電極が配線基板の表面の別個の電極に接続される事項が記載されている。また、半導体チップを、それが搭載されている支持基板の何れの電極に接続するかは、回路に応じて適宜に変更しうる設計的事項ともいえる。してみると、引用発明を、相違点２に係る本願補正発明の発明特定事項とすることは、引用文献２に記載の事項に基づいて当業者が容易に想到し得ることといえる。
　
（４−３）相違点３について
　相違点３の「長さに対する高さの比率が低い」との発明特定事項は、本願の明細書の段落【０００２】〜【０００４】の記載を参酌すると、全ての半導体チップ間にスペーサを介在させていた従来技術と比較して、スペーサを省略した半導体チップの積層構造が「長さに対する高さの比率が低」くなることを意味しているのは明らかである（平成２４年１０月２６日付けの手続補正書により補正された審判請求書の請求の理由の３−２．（２）にも「すなわち、このマルチチップモジュールにおいて、低い位置の半導体チップらはスペーサが無い構造で互いにボンディングされ、二つの最上部の半導体同士のみがスペーサによって離間されている。したがって、本願発明によるマルチチップモジュールは、スペーサの数を減らすことができ、低アスペクト比を実現して、製造コストを著しく低減することが可能になります。」と記載されている。）。
　一方、引用発明は、半導体素子（１ａ）のボンディングパッド側に、それより面積の小さい半導体素子（１ｂ）をスペーサを介在さずに積層することで、半導体素子（１ａ）のボンディングパッドと基板のボンディングパッドとの間をワイヤボンディングにより結合するものである。引用発明においては、スペーサの介在の有無による「長さに対する高さの比率」の比較は行っていないが、スペーサがない方がある方に比べて当該比率が「低い」ものとなることは明らかである。
　してみると、引用発明は、上記相違点（３）に係る本願補正発明の発明特定事項を実質的に有しており、当該発明特定事項を付すことは当業者が容易になし得ることといえる。
　
　そして、本願補正発明の奏する作用及び効果を検討しても、引用発明及び引用文献２〜４各々に記載の事項から予測できる程度のものであって格別のものとは認められない。
　
　したがって、本願補正発明は、引用発明及び引用文献２〜４各々に記載の事項に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
（５）むすび
　以上のとおり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について　
１．本願発明　
　平成２４年９月１４日付けの手続補正は上記の通り却下されたので、本願の請求項１〜６に係る発明は、平成２３年１月２６日付けの手続補正により補正された特許請求の範囲の請求項１〜６に記載されたとおりのものであるところ、その請求項６に係る発明（以下、「本願発明」という。）は、請求項６に記載されている事項により特定される次のとおりのものである。
　
「【請求項６】
　チップ受け領域（３８）および複数のボンディングパッド（１８，１９，２０，２１）を有する支持基板（１２）と、
　複数のボンディングパッド（４６）を有する第１の半導体チップ（４０）であって、前記第１の半導体チップ（４０）は前記チップ受け領域（３８）にマウントされ、第１の寸法（４１）を有する、前記第１の半導体チップ（４０）と、
　前記第１の半導体チップ（４０）とスペーサを介さずに結合される最後から２番目の半導体チップ（５０）であって、前記最後から２番目の半導体チップ（５０）は複数のボンディングパッド（５６）および第２の寸法（５１）を有し、前記第２の寸法（５１）は前記第１の寸法（４１）よりも小さい、前記最後から２番目の半導体チップ（５０）と、
　前記最後から２番目の半導体チップ（５０）と結合されるスペーサ（６０）と、
　前記スペーサ（６０）と結合される最後の半導体チップ（８０）であって、前記最後の半導体チップ（８０）は複数のボンディングパッド（８６）および第３の寸法（８１）を有し、前記第３の寸法（８１）は前記第２の寸法（５１）よりも大きい、前記最後の半導体チップ（８０）と、
　を備え、
　前記第１の半導体チップの前記複数のボンディングパッドのうち少なくとも１つのボンディングパッドは前記支持基板の前記複数のボンディングパッドのうちの第１のボンディングパッドと結合されており、前記最後から２番目の半導体チップの前記複数のボンディングパッドのうち少なくとも１つのボンディングパッドは前記支持基板の前記複数のボンディングパッドのうちの第２のボンディングパッドと結合されており、前記最後の半導体チップの前記複数のボンディングパッドのうち少なくとも１つのボンディングパッドは前記支持基板の前記複数のボンディングパッドのうちの第３のボンディングパッドと結合されており、
　前記最後の半導体チップは、前記支持基板の前記第１の主要表面上に配置される複数の半導体チップのうち最上部に配置される半導体チップである、マルチチップモジュール（１０）。」
　
２．引用文献に記載された発明及び事項
　原査定の拒絶の理由に引用された引用文献１に記載された発明は、前記第２．の３．（２）（２−１）に記載した「引用発明」のとおりである。　
　また、原査定の拒絶の理由に引用された引用文献２〜４に記載された事項は、前記第２．の３．（２）（２−２）〜（２−４）に記載した「引用文献２〜４に記載の事項」のとおりである。　
　
３．対比・判断　
　本願発明は、前記第２．の３．（１）で検討した本願補正発明から、前記第２．の１．で挙げた補正事項２〜６により付加された事項を省いたものである。
　そうすると、本願発明の構成要件を全て含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記第２．の３．（３）〜（４）で検討したとおり、引用発明及び引用文献２〜４に記載の事項に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用発明及び引用文献２〜４に記載の事項に基づいて、当業者が容易に発明をすることができたものである。
　
４．むすび
　以上のとおり、本願の請求項６に係る発明（本願発明）は、引用発明及び引用文献２〜４に記載の事項に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願の他の請求項に係る発明について判断するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。