【事件の表示】
　特願２００３−３８０４３３「自己訂正可能な半導体及びその動作方法」拒絶査定不服審判事件〔平成１６年　７月２９日出願公開、特開２００４−２１４６１９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１５年１１月１０日（パリ条約による優先権主張　２００２年１２月２日及び２００３年２月５日、アメリカ合衆国）の出願であって、平成１８年１０月３日に手続補正書が提出され、平成２２年１０月２１日付けの拒絶理由通知に対して平成２３年１月１７日に意見書及び手続補正書が提出され、さらに、同年６月２３日付けの拒絶理由通知に対して同年９月１３日に意見書が提出されたが、同年１２月１３日付けで拒絶査定がなされた。
　それに対して、平成２４年２月２１日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、同年５月２８日付けで審尋がなされ、同年７月５日に回答書が提出された。
　
第２．補正の却下の決定
【補正の却下の決定の結論】
　平成２４年２月２１日に提出された手続補正書による補正を却下する。
　
【理由】
１．補正の内容
　平成２４年２月２１日に提出された手続補正書による補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜１９を補正して、補正後の特許請求の範囲の請求項１〜１９とするものであり、補正前後の請求項１は、各々次のとおりである。
　
（補正前）
　「【請求項１】
　各々Ｎの副機能単位を備えるＭの機能単位であって、前記Ｍの機能単位の各々は、同じ機能を実行し、Ｍ及びＮは１より大きく、前記Ｍの機能単位の各々が備えるＮの副機能単位の対応する各々は、同じ機能を実行し、前記Ｍの機能単位の一つが備える前記Ｎの副機能単位のそれぞれは異なる機能を実行する、Ｍの機能単位と、
　Ｘの副機能単位を備える第１の予備機能単位であって、Ｘは１以上でＮ以下であり、前記第１の予備機能単位の前記Ｘの副機能単位は、前記Ｍの機能単位の対応する副機能単位と機能的に相互交換可能であり、前記Ｘの副機能単位は前記Ｎの副機能単位のうちの少なくとも２つに対して設けられる、第１の予備機能単位と、
　前記Ｍの機能単位の対応する副機能単位と機能的に相互交換可能であるＸの副機能単位を備える第２の予備機能単位と、
　少なくとも一つの前記Ｎの副機能単位が操作可能でない場合、少なくとも一つの前記Ｎの副機能単位を少なくとも一つの前記Ｘの副機能単位と交換すべく構成された複数の切換素子とを備え、
　前記複数の切換素子は、同じ機能を有する複数の対応する操作可能でない副機能単位を交換すべく更に構成されることを特徴とする自己訂正可能な半導体。」
　
（補正後）
　「【請求項１】
　各々Ｎの副機能単位を備えるＭの機能単位であって、前記Ｍの機能単位の各々は、同じ機能を実行し、Ｍ及びＮは１より大きく、前記Ｍの機能単位の各々が備えるＮの副機能単位の対応する各々は、同じ機能を実行し、前記Ｍの機能単位の一つが備える前記Ｎの副機能単位のそれぞれは異なる機能を実行する、Ｍの機能単位と、
　Ｘの副機能単位を備える第１の予備機能単位であって、Ｘは２以上でＮ以下であり、前記第１の予備機能単位の前記Ｘの副機能単位は、前記Ｍの機能単位の対応する副機能単位と機能的に相互交換可能であり、前記Ｘの副機能単位は前記Ｎの副機能単位のうちの少なくとも２つに対して設けられる、第１の予備機能単位と、
　前記Ｍの機能単位の対応する副機能単位と機能的に相互交換可能であるＸの副機能単位を備える第２の予備機能単位と、
　少なくとも一つの前記Ｎの副機能単位を少なくとも一つの前記Ｘの副機能単位と交換すべく構成された複数の切換素子と、
を備え、
　前記複数の切換素子は、前記Ｍの機能単位、前記第１の予備機能単位及び前記第２の予備機能単位における各副機能単位の入力及び出力にそれぞれ接続され、
　前記第１の予備機能単位における切換素子は、Ｍの機能単位における副機能単位に接続する切換素子と直接または間接に接続し、かつ、異なるＭの機能単位における副機能単位に接続する切換素子と直接または間接に接続し、
　前記第１の予備機能単位における切換素子は、Ｍの機能単位における副機能単位を前記第１の予備機能単位における対応する第１の副機能単位に交換し、異なるＭの機能単位における副機能単位を前記第１の予備機能単位における対応し、第１とは異なる第２の副機能単位に交換する
ことを特徴とする自己訂正可能な半導体。」
　
２．補正事項の整理
　本件補正のうち、補正前の請求項１についての補正を整理すると、次のとおりである。
（１）補正事項１
　補正前の請求項１の「Ｘの副機能単位を備える第１の予備機能単位であって、Ｘは１以上でＮ以下であり、前記第１の予備機能単位の前記Ｘの副機能単位は、前記Ｍの機能単位の対応する副機能単位と機能的に相互交換可能であり、前記Ｘの副機能単位は前記Ｎの副機能単位のうちの少なくとも２つに対して設けられる、第１の予備機能単位と、」を、「Ｘの副機能単位を備える第１の予備機能単位であって、Ｘは２以上でＮ以下であり、前記第１の予備機能単位の前記Ｘの副機能単位は、前記Ｍの機能単位の対応する副機能単位と機能的に相互交換可能であり、前記Ｘの副機能単位は前記Ｎの副機能単位のうちの少なくとも２つに対して設けられる、第１の予備機能単位と、」と補正して、補正後の請求項１とすること。
　
（２）補正事項２
　補正前の請求項１の「少なくとも一つの前記Ｎの副機能単位が操作可能でない場合、少なくとも一つの前記Ｎの副機能単位を少なくとも一つの前記Ｘの副機能単位と交換すべく構成された複数の切換素子とを備え、」を、「少なくとも一つの前記Ｎの副機能単位を少なくとも一つの前記Ｘの副機能単位と交換すべく構成された複数の切換素子と、を備え、」と補正して、補正後の請求項１とすること。
　
（３）補正事項３
　補正前の請求項１の「前記複数の切換素子は、同じ機能を有する複数の対応する操作可能でない副機能単位を交換すべく更に構成されることを特徴とする」を、「前記複数の切換素子は、前記Ｍの機能単位、前記第１の予備機能単位及び前記第２の予備機能単位における各副機能単位の入力及び出力にそれぞれ接続され、　前記第１の予備機能単位における切換素子は、Ｍの機能単位における副機能単位に接続する切換素子と直接または間接に接続し、かつ、異なるＭの機能単位における副機能単位に接続する切換素子と直接または間接に接続し、　前記第１の予備機能単位における切換素子は、Ｍの機能単位における副機能単位を前記第１の予備機能単位における対応する第１の副機能単位に交換し、異なるＭの機能単位における副機能単位を前記第１の予備機能単位における対応し、第１とは異なる第２の副機能単位に交換することを特徴とする」と補正して、補正後の請求項１とすること。
　
３．新規事項の追加の有無、及び補正の目的の適否について
　補正事項（１）〜（３）について、新規事項の追加の有無、及び補正の目的の適否を検討する。
　
（１）補正事項１について
　補正事項１は、補正前の請求項１の「Ｘは１以上でＮ以下であり」という記載を、「前記Ｘの副機能単位は前記Ｎの副機能単位のうちの少なくとも２つに対して設けられる」という記載と整合するように、「Ｘは２以上でＮ以下であり」と修正して分かりやすくするものであるから、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第４号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
　したがって、補正事項１は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項１が本願の願書に最初に添付した明細書、特許請求の範囲又は図面（以下「当初明細書等」という。また、本願の願書に最初に添付した明細書、図面を、各々「当初明細書」、「当初図面」という。）に記載された事項の範囲内においてなされたものであることは明らかであるから、補正事項１は、特許法第１７条の２第３項に規定する要件を満たす。
　
（２）補正事項２について
　補正事項２は、補正前の請求項１に係る発明の発明特定事項である「少なくとも一つの前記Ｎの副機能単位を少なくとも一つの前記Ｘの副機能単位と交換すべく構成された複数の切換素子」における「交換」がいつ行われるのかについて、補正前においては「少なくとも一つの前記Ｎの副機能単位が操作可能でない場合」に限定されていたものを、補正後においては当該限定を除外するものであるから、当該補正事項２は、特許請求の範囲を拡張するものである。
　したがって、補正事項２は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものには該当しない。
　また、補正事項２が、特許法第１７条の２第４項のその他のいずれの号に掲げる事項を目的とするものにも該当しないことは明らかである。
　よって、補正事項２は、特許法第１７条の２第４号に規定する要件を満たさない。
　なお、補正事項２が当初明細書等に記載された事項の範囲内においてなされたものであることは明らかであるから、補正事項２は、特許法第１７条の２第３項に規定する要件を満たす。
　
（３）補正事項３について
　補正事項３のうちの「対応する操作可能でない副機能単位」を、「対応する第１の副機能単位」と補正する部分については、補正事項２と同様に、特許請求の範囲を拡張するものであるから、特許法第１７条の２第４項に掲げるいずれの事項を目的とするものにも該当しない。
　また、補正事項３のうちの「前記複数の切換素子は、同じ機能を有する複数の対応する操作可能でない副機能単位を交換すべく更に構成される」という事項を削除する部分についても、補正前の請求項１に係る発明の発明特定事項を削除する補正であって、特許請求の範囲を拡張するものであるから、特許法第１７条の２第４項に掲げるいずれの事項を目的とするものにも該当しない。
　一方、補正事項３のうちのその他の部分については、補正前の請求項１に係る発明の発明特定事項である「複数の切換素子」に対して技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項３は、特許法第１７条の２第４項に規定する要件を満たさない。
　なお、補正事項３により補正された部分は、当初明細書の００３７段落〜００３９段落及び当初図面の図８等に記載されているものと認められるから、補正事項３は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項３は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（４）新規事項の追加の有無、及び補正の目的の適否についてのまとめ
　以上検討したとおり、本件補正のうちの補正事項２及び補正事項３は、特許法第１７条の２第４項に規定する要件を満たさないから、他の補正事項について検討するまでもなく、本件補正は、特許法第１７条の２第４項に規定する要件を満たさない。
　
４．独立特許要件について
（１）はじめに
　上記３．において検討したとおり、本件補正は、特許法第１７条の２第４項に規定する要件を満たさないものであるが、（いささか現実に反する仮定ではあるが、）本件補正が全体として特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するものであり、特許法第１７条の２第４項に規定する要件を満たすものであると仮定した場合において、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かについて、以下において予備的に検討する。
　
（２）補正後の発明
　本願の本件補正による補正後の請求項１〜１９に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜１９に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「補正発明」という。）は、請求項１に記載されている事項により特定される、上記１．の「（補正後）」の箇所に記載したとおりのものであって、再掲すると次のとおりである。
　
　「【請求項１】
　各々Ｎの副機能単位を備えるＭの機能単位であって、前記Ｍの機能単位の各々は、同じ機能を実行し、Ｍ及びＮは１より大きく、前記Ｍの機能単位の各々が備えるＮの副機能単位の対応する各々は、同じ機能を実行し、前記Ｍの機能単位の一つが備える前記Ｎの副機能単位のそれぞれは異なる機能を実行する、Ｍの機能単位と、
　Ｘの副機能単位を備える第１の予備機能単位であって、Ｘは２以上でＮ以下であり、前記第１の予備機能単位の前記Ｘの副機能単位は、前記Ｍの機能単位の対応する副機能単位と機能的に相互交換可能であり、前記Ｘの副機能単位は前記Ｎの副機能単位のうちの少なくとも２つに対して設けられる、第１の予備機能単位と、
　前記Ｍの機能単位の対応する副機能単位と機能的に相互交換可能であるＸの副機能単位を備える第２の予備機能単位と、
　少なくとも一つの前記Ｎの副機能単位を少なくとも一つの前記Ｘの副機能単位と交換すべく構成された複数の切換素子と、
を備え、
　前記複数の切換素子は、前記Ｍの機能単位、前記第１の予備機能単位及び前記第２の予備機能単位における各副機能単位の入力及び出力にそれぞれ接続され、
　前記第１の予備機能単位における切換素子は、Ｍの機能単位における副機能単位に接続する切換素子と直接または間接に接続し、かつ、異なるＭの機能単位における副機能単位に接続する切換素子と直接または間接に接続し、
　前記第１の予備機能単位における切換素子は、Ｍの機能単位における副機能単位を前記第１の予備機能単位における対応する第１の副機能単位に交換し、異なるＭの機能単位における副機能単位を前記第１の予備機能単位における対応し、第１とは異なる第２の副機能単位に交換する
ことを特徴とする自己訂正可能な半導体。」
　
（３）引用刊行物に記載された発明
（３−１）引用例１：特表２００１−５２７２１８号公報
（３−１−１）本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特表２００１−５２７２１８号公報（以下「引用例１」という。）には、図１〜６とともに次の記載がある（ここにおいて、下線は当合議体が付与したものである。）。
　
ａ．「【０００１】
１．本発明の背景
１．１　従来の技術
１．１．１　演算機構からなる多次元マトリクス
　ＤＥ１９６５１０７５．９−５３から、２次元または多次元に配置された複数の演算機構／セルを有するプロセッサが公知である。この種のプロセッサの計算能力は存在する演算機構の数と共に上昇する。従ってできるだけ多数の演算機構を１つのチップに集積することが試みられているが、これにより必要な面積が上昇する。面積が上昇すると、チップが製造時にすでにエラーを有していて使用できなくなる確率も同時に上昇する。同じ問題を、例えばＤＰＧＡ、クレスアレイ（Kress-Arrys）、シストリッシュプロセッサ（Systolishe Prozessor）、ＲＡＷマシーンなど他の公知の形式の、マトリクス形態に配置された全ての演算機構が、演算機構を有していないデジタルシグナルプロセッサ（ＤＳＰ）の場合と同じように有している。
　　　【０００２】
　同時に前記形式の全ては、非常に検査が複雑かつ面倒である。すなわち欠陥の存在を検証するために、特に多数のテスト事例をセルの機能および網目化について発生し検査しなければならない。従来公知の方法、例えばＢＩＳＴ、境界スキャン等はテストベクトルが非常に多量であるため、組み込むのが困難であり、大きな時間と場所が必要である。
　　　【０００３】
１．１．２　標準プロセッサ
　例えば公知のＸ８６シリーズ、ＭＩＰＳまたはＡＬＰＨＡのような標準プロセッサは複数の演算機構を有しており、これらは時間的にずらされて、またはＶＬＩＷ命令により同時に制御される。将来、集積される計算ユニット（整数ユニット）と浮動小数点演算機構（浮動小数点ユニット）の数はさらに上昇するである。各演算機構を十分にテストし、十分にエラーのないものにしなければならない。
　　　【０００４】
１．２　問題
１．２．１　演算機構からなる多次元アレイ
　エラー確率の上昇によってチップが大きい場合には、非常に少数のセルしか集積できないか、または破棄品の発生により製造コストが甚だしく増大する。チップが非常に大きい場合には、それ以上機能するチップを製造できないという最大面積に達する。従来の方法による検査時の時間消費によって、検査コストが大きく上昇する。組み込まれたＢＩＳＴ機能（Build In Self Test）は高い付加コストために非常に大きな面積を浪費する。このことはさらにコストを引き上げ、生産性を低減する。とりわけ、欠陥が本来の機能ユニットにではなく、テスト構造体に存在するという確率が大きく上昇する。
　　　【０００５】
１．２．２　標準プロセッサ
　演算機構の数が上昇することにより、エラー確率も上昇する。このことにより、破棄品も増大し、そのため製造コストが上昇する。面積の増大と、これに結び付いたトランジスタ量も増大し、使用時の故障確率が上昇する。
　　　【０００６】
　検査コストとＢＩＳＴ実現に関しては、すでに“演算機構からなる多次元アレイ”に対して述べたことが当てはまる。
　　　【０００７】
１．３　本発明による改善、課題
　
本発明によれば、故障したセルを正常機能のものと置換し、これにより破棄品を低減することができる。ここで置換は、チップの製造時のテストシステムを用いて行うことができ、さらには使用者側でシステムが完全に構築されていても可能である。テストベクトルをＢＩＳＴ原理に従ってチップ内でも、新たな方法に従い構成ユニット外でも発生することができ、これにより面積およびコストが節約される。さらに、外部の付加的な工具をそのために必要とせずにどのようにチップの欠陥を自動的に修復できるかが記載されている。全テストおよび修復はチップの運転時間中に実行することができる
　
ｂ．「【０００８】
２．　本発明の説明
２．１　本発明の詳細な説明
２．２．１　故障したセルの置換
　
セル群（別のＤＥ１９６５１０７５．９−５３ではＰＡＥと称される）には、付加的な、通常動作では使用されないＰＡＥが配属される（以下、ＰＡＥＲと称する）。セルは、いずれかの形式の演算機構、コンフィギュレート可能な（プログラム可能な）論理セル、または任意の機能の別のコアとすることができる。ＰＡＥの群分けとＰＡＥＲの配属の際には、ＰＡＥの列ごとまたは行ごとの群分けが行われる。なぜならこのことにより、網目化が簡単になるからである。
ＰＡＥの入力側の前にはマルチプレクサが接続されており、これにより行／列内にある第１のＰＡＥの入力側が行／列内にある第２のＰＡＥの入力側に接続することができる。ここではさらに第２のＰＡＥの入力側は第３のＰＡＥの入力側に接続することができ、最後のＰＡＥの入力側はＰＡＥＲの入力側に接続される。このことは、第１のＰＡＥが故障する場合、その機能を第２のＰＡＥによって、第２のＰＡＥの機能を第３のＰＡＥによって・・・等々と置換し、最後のＰＡＥの機能をＰＡＥＲによって置換することを意味する。
　　　【０００９】
　
結果を再び網目化の正しい順序で供給するために、ＰＡＥの出力側には同様にマルチプレクサが設けられている。ここでＰＡＥ１の出力マルチプレクサは、ＰＡＥ１が故障していない限り、ＰＡＥ１をバスに接続する。故障している場合には、ＰＡＥ２の出力側をバスに接続し、ＰＡＥ２の代わりにＰＡＥ３をバスに接続し、最後のＰＡＥの代わりにＰＡＥＲを接続する。故障したＰＡＥが行／列の中央にあれば、出力のシフトは、入力側に対してすでに説明したのとまったく同じように行われる
　
ｃ．「【００３７】
３．　要約
　本発明の方法により、欠陥のあるユニットを正常機能のユニットと交換することができる。ユニットは本明細書では演算機構として構成されているが、一般的にはチップの任意のユニットとすることができる。
同時に自己テストを簡単かつ安価に、アプリケーションプログラムの実行前または実行中に行うことができる方法が示されている。これにより故障確実性を動作時にも格段に高めることができる。
　
ｄ．「【００６１】
４．１　図面の詳細な説明
　
図１は、エラートレランスのある回路の基本原理を示す。全てのＰＡＥ（０１０１）は一列に配置されており、最後のＰＡＥには付加的なＰＡＥＲ（０１０２）が配属されている。第１のＰＡＥの前には直列にゲート（０１０３）が接続されている。このゲートは、このＰＡＥが故障している場合にこのＰＡＥへのデータを阻止する。同じようにＰＡＥＲ（０１０２）の前にはゲート（０１０５）が接続されている。このゲートは、ＰＡＥＲが必要ない場合（または故障している場合）にこのＰＡＥＲへのデータを阻止する。２つのゲート（０１０３と０１０５）はオプションであり必ずしも必要ではない。多数の個々の信号から統合される入力バス（０１１１）はマルチプレクサ（０１０４）とゲート（０１０３と０１０５）を介してＰＡＥに導かれる。ここでデータは故障した個所からそれぞれ１ＰＡＥだけ右へ、ＰＡＥＲまでシフトすることができる。多数の個々の信号から統合される出力バス（０１１２）には同じようにマルチプレクサ（０１０６）が前置接続されている。これらのマルチプレクサは、故障があった場合に結果を再び１位置だけ左にシフトする。これによりエラーはバスシステム（１０１２全ての集合）に対して識別されない。
　　　【００６２】
　図２には、マルチプレクサ（０１０４と０１０６）並びにゲート（０１０３と０１０５）の状態が示されている。ここではＰＡＥは故障しておらず、ＰＡＥＲ（０１０２）は使用されない。
　　　【００６３】
　
図３には、マルチプレクサ（０１０４と０１０６）並びにゲート（０１０３と０１０５）の状態が示されており、ここではＰＡＥ１（０３０１）が故障しており、ＰＡＥＲ（０１０２）が使用される
　　　【００６４】
　
図４には、マルチプレクサ（０１０４と０１０６）並びにゲート（０１０３と０１０５）の状態が示されており、ここではＰＡＥｍ（０４０１）が故障しており、ＰＡＥＲ（０１０２）が使用される
　　　【００６５】
　
図５には、マルチプレクサ（０１０４と０１０６）並びにゲート（０１０３と０１０５）の状態が示されており、ここではＰＡＥ３（０５０１）が故障しており、ＰＡＥＲ（０１０２）が使用される
　　　【００６６】
　
図６は、ＰＡＥ（０６０１）からなるアレイを示す。ここで各ＰＡＥ列には１つのＰＡＥＲ（０６０２）が配属されており、各列は別個の制御部（０１０９，図１参照）を有する。ここでは複数の制御部を、列の上位のただ１つの制御部に統合することもできる
　
ｅ．「【００９９】
　ＰＡＥ　ＤＥ１９６５１０７５．９−５３によるプロセッシングアレイ素子。
ＰＡＥは特許願ＤＥ１９６５１０７５．９−５３では、計算機構として示されているが、この概念は本明細書では一般的に、例えば計算機構、状態マシン、メモリである任意のセルに対して使用される
　　　【０１００】
　
ＰＡＥＲ　集積回路に付加的に実現されたセルであり、同じ構造形式の欠陥のあるセルを置換するために使用することができる
　
ｆ．「【０１１２】
　セル　集積回路内のそれ自体閉じられた構成群、例えば計算機構、状態マシン、メモリ。」
　
（３−１−２）ここにおいて、各セル（ＰＡＥ）の配列の方向を分かりやすく説明するために、上下左右及び縦横の方向を、各記号（０６０１等）が正立するように図６を見たときの上下左右及び縦横の方向と定義すると（この定義に従えば、例えば、図６において、左上端には記号「０６０１」が記載され、右下端には、記号「０１０９」が記載されている。）、上記（３−１−１）の記載及び図６の記載から、引用例１には、次の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「横一列に配置された複数のＰＡＥセルと、前記複数のＰＡＥセルの右端に設けられ、前記ＰＡＥセルと置換することができる通常動作では使用されない付加的なＰＡＥＲセルとが配置された列を、縦方向に複数配列してなるアレイと、
　各列の前記ＰＡＥセル及び前記付加的なＰＡＥＲセルの入力側に設けられ、前記ＰＡＥセル及び前記付加的なＰＡＥＲセルへの入力データを、故障したＰＡＥセルから前記付加的なＰＡＥＲセルまで、それぞれ１ＰＡＥセルだけ順次右へシフトする複数の入力側マルチプレクサ又は入力側ゲートと、
　各列の前記ＰＡＥセル及び前記付加的なＰＡＥＲセルの出力側に設けられ、前記ＰＡＥセル及び前記付加的なＰＡＥＲセルからの出力データを、前記付加的なＰＡＥＲセルから前記故障したＰＡＥセルまで、それぞれ１ＰＡＥセルだけ順次左へシフトする複数の出力側マルチプレクサと、
を備えることにより、
　前記故障したＰＡＥセルから右端のＰＡＥセルまでの各ＰＡＥセルが、右隣のＰＡＥセル又は前記付加的なＰＡＥＲセルに順次置換される構成となっており、
　各列の前記出力側マルチプレクサは、それぞれ次段の列の前記入力側マルチプレクサ又は入力側ゲートに接続されている集積回路。」
　
（３−２）引用例２：特公昭４９−２６２７０号公報
（３−２−１）本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特公昭４９−２６２７０号公報（以下「引用例２」という。）には、第２図及び第３図とともに次の記載がある。
　
ａ．「
本発明は半導体集積回路に関するものであり、特に大規模集積回路に関するものである
　従来、大規模集積回路を作る場合には、これまでの集積回路の延長として単に規模を大型化するかあるいは選択配線方式によるかしている。しかし単に規模を大型化していくと、ペレツト内に欠陥が存在する確率が大きくなり、現状では１０００素子程度以上の大規模化は困難である。一方選択配線方式は、各機能回路の特性を測定し良否の判定をした後に良品の機能回路間を金属配線で接続していくものであるから、一つのペレツトごとに一つの配線パターンが必要となり経費の面から非常に問題が多い。
　本発明の目的は上記の問題点を改善し、安価で容易に実現可能な大規模集積回路の製造方法を提供することにある。」（１欄１７行〜３２行）
　
ｂ．「
第２図は本発明により作られる半導体集積回路の例で、この半導体集積回路は半導体基板の上に作られた機能回路群２１と、この機能回路間を接続し、かつ前記機能回路を通常動作させる場合の電源電圧では破壊されないような電位障壁を持つた素子群２６（図には三角の印で示してある。）とから構成されている
　なお、第２図には各機能回路の良否を判定するための端子２２，２３、および大規模回路全体の入力端子２４と出力端子２５も示してある。
　
まず、このような半導体集積回路を作つてから、第３図に示すように前記機能回路の特性の良否を機能回路の良否を判定するための端子２２，２３を使つて各機能回路の動作を検査し、しかる後に正常動作をする機能回路（第３図では×印をつけた機能回路は不良のものであつて、Ａ
１
，Ａ
３
，Ｂ
２
，Ｂ
３
，Ｃ
２
，Ｃ
３
，Ｄ
１
，Ｄ
２
が正常動作をするものとしてある。）間および入・出力端子との接続をするために電位障壁を持つた素子２６’（黒い三角印で表わしてある）を両端に高電圧を加えることによつて破壊し電気的に短絡導通させて複数個の機能回路を含んだ大規模集積回路を得るようにする
　
なお、第３図は２４，２４”を入力端子、２５，２５”を出力端子とし、Ａ
１
，Ｂ
２
，Ｃ
２
，Ｄ
１
およびＡ
３
，Ｂ
３
，Ｃ
３
，Ｄ
２
を各々内部に含んだ二つの大規模集積回路が得られる場合を示してある
　
ｃ．「このようにして製造された半導体集積回路はペレツト一つごとに一つの配線パターンを必要とするということはないから、非常に安価に大規模集積回路を得ることができる。」（３欄１６行〜４欄１行）
　
（４）補正発明と引用発明との対比
（４−１）補正発明と引用発明とを対比する。
　引用発明の「ＰＡＥセル」は、補正発明の「副機能単位」に相当する。
　また、引用発明において、各「列」の「ＰＡＥセル」の個数が１より大きいこと、及び「アレイ」を構成する「列」の個数が１より大きいことは明らかである。
　また、引用発明の「アレイ」においては、故障が存在しない場合に、各列の特定の位置（例えば左から２番目）に存在する「ＰＡＥセル」が、各々上下の「ＰＡＥセル」と縦続接続されることにより、全体として何らかの機能を実現していることは明らかである。
　そこで、引用発明の「アレイ」における「ＰＡＥセル」の縦の列を、「列」と区別するために「行」ということにすると（審決注：一般に、複数の要素がアレイ状に並んでいる場合、横の列を「行」、縦の列を「列」と呼ぶのが一般的であるが、ここにおいては、それと反対の呼び方となる。）、引用発明の各行に存在する複数の「ＰＡＥセル」全体が、補正発明の「機能単位」に相当する。
　また、引用発明においては、各「列」に存在する「ＰＡＥセル」は、「複数の入力側マルチプレクサ又は入力側ゲート」及び「複数の出力側マルチプレクサ」を介して右隣のものと置換される構成となっているのであるから、これらの「ＰＡＥセル」が同一の機能を実現するものであることは明らかであり、結果として、引用発明の各行に存在する「ＰＡＥセル」全体により実現される機能が、各行で同一となることも明らかである。
　以上を総合すると、補正発明と引用発明とは、「『各々Ｎの副機能単位を備えるＭの機能単位であって、前記Ｍの機能単位の各々は、同じ機能を実行し、Ｍ及びＮは１より大きく、前記Ｍの機能単位の各々が備えるＮの副機能単位の対応する各々は、同じ機能を実行』する、『Ｍの機能単位と』」を備えている点で一致する。
　
（４−２）引用発明の「付加的なＰＡＥＲセル」は、補正発明の「第１の予備機能単位」における「副機能単位」に相当し、引用発明の「付加的なＰＡＥＲセル」の行に存在する「付加的なＰＡＥＲセル」全体が、補正発明の「第１の予備機能単位」に相当する。
　また、引用発明の「付加的なＰＡＥＲセル」が、同一の「列」に存在する「ＰＡＥセル」と機能的に相互交換可能であることは明らかである。
　さらに、引用発明の「付加的なＰＡＥＲセル」が、各「列」毎に「ＰＡＥセル」と対応して設けられており、「列」が少なくとも２つ存在していることも明らかである。
　したがって、補正発明と引用発明とは、「Ｘの副機能単位を備える第１の予備機能単位であって、Ｘは２以上でＮ以下であり、前記第１の予備機能単位の前記Ｘの副機能単位は、前記Ｍの機能単位の対応する副機能単位と機能的に相互交換可能であり、前記Ｘの副機能単位は前記Ｎの副機能単位のうちの少なくとも２つに対して設けられる、第１の予備機能単位」を備えている点で一致する。
　
（４−３）引用発明においては、「複数の入力側マルチプレクサ又は入力側ゲート」及び「複数の出力側マルチプレクサ」により、「前記故障したＰＡＥセルから右端のＰＡＥセルまでの各ＰＡＥセルが、右隣のＰＡＥセル又は前記付加的なＰＡＥＲセルに順次置換される構成」となっているのであるから、引用発明の「複数の入力側マルチプレクサ又は入力側ゲート」及び「複数の出力側マルチプレクサ」が、補正発明の「少なくとも一つの前記Ｎの副機能単位を少なくとも一つの前記Ｘの副機能単位と交換すべく構成された複数の切換素子」に相当するとともに、補正発明と引用発明とは、「『前記複数の切換素子は、前記Ｍの機能単位、前記第１の予備機能単位』『の入力及び出力にそれぞれ接続され』」ている点で一致する。
　
（４−４）引用発明においては、各「列」に設けられた「複数の入力側マルチプレクサ又は入力側ゲート」及び「複数の出力側マルチプレクサ」により、「前記故障したＰＡＥセルから右端のＰＡＥセルまでの各ＰＡＥセルが、右隣のＰＡＥセル又は前記付加的なＰＡＥＲセルに順次置換される構成」となっているから、補正発明と引用発明とは、「前記第１の予備機能単位における切換素子は、Ｍの機能単位における副機能単位に接続する切換素子と直接または間接に接続」するものである点、及び「前記第１の予備機能単位における切換素子は、Ｍの機能単位における副機能単位を前記第１の予備機能単位における対応する第１の副機能単位に交換」するものである点で一致する。
　また、引用例１の０００７段落の「さらに、外部の付加的な工具をそのために必要とせずにどのようにチップの欠陥を自動的に修復できるかが記載されている。全テストおよび修復はチップの運転時間中に実行することができる。」等の記載から、引用発明が「自己訂正可能」なものであることは明らかである。
　
（４−５）以上を総合すると、補正発明と引用発明とは、
　
　「各々Ｎの副機能単位を備えるＭの機能単位であって、前記Ｍの機能単位の各々は、同じ機能を実行し、Ｍ及びＮは１より大きく、前記Ｍの機能単位の各々が備えるＮの副機能単位の対応する各々は、同じ機能を実行する、Ｍの機能単位と、
　Ｘの副機能単位を備える第１の予備機能単位であって、Ｘは２以上でＮ以下であり、前記第１の予備機能単位の前記Ｘの副機能単位は、前記Ｍの機能単位の対応する副機能単位と機能的に相互交換可能であり、前記Ｘの副機能単位は前記Ｎの副機能単位のうちの少なくとも２つに対して設けられる、第１の予備機能単位と、
　少なくとも一つの前記Ｎの副機能単位を少なくとも一つの前記Ｘの副機能単位と交換すべく構成された複数の切換素子と、
を備え、
　前記複数の切換素子は、前記Ｍの機能単位、前記第１の予備機能単位の入力及び出力にそれぞれ接続され、
　前記第１の予備機能単位における切換素子は、Ｍの機能単位における副機能単位に接続する切換素子と直接または間接に接続し、
　前記第１の予備機能単位における切換素子は、Ｍの機能単位における副機能単位を前記第１の予備機能単位における対応する第１の副機能単位に交換する
ことを特徴とする自己訂正可能な半導体。」
　
　である点で一致し、次の点で相違する。
　
（相違点１）
　補正発明は、「前記Ｍの機能単位の一つが備える前記Ｎの副機能単位のそれぞれは異なる機能を実行する」ものであるのに対して、引用発明は、そのような特定がなされていない点。
　
（相違点２）
　補正発明は、「前記Ｍの機能単位の対応する副機能単位と機能的に相互交換可能であるＸの副機能単位を備える第２の予備機能単位」を備えているのに対して、引用発明は、そのような構成を備えていない点。
　
（相違点３）
　補正発明は、「前記複数の切換素子」が、「前記第２の予備機能単位における各副機能単位の入力及び出力」にも「それぞれ接続」されているのに対して、引用発明はそのような構成を備えていない点。
　
（相違点４）
　補正発明は、「前記第１の予備機能単位における切換素子」が「異なるＭの機能単位における副機能単位に接続する切換素子と直接または間接に接続」するものであるのに対して、引用発明は、そのような構成を備えることが特定されていない点。
　
（相違点５）
　補正発明は、「前記第１の予備機能単位における切換素子」が「異なるＭの機能単位における副機能単位を前記第１の予備機能単位における対応し、第１とは異なる第２の副機能単位に交換する」構成を備えているのに対して、引用発明は、そのような構成を備えることが特定されていない点。
　
（５）相違点についての当審の判断
（５−１）相違点１について
　引用発明は、各行毎に、複数の「ＰＡＥセル」が縦続接続されて、全体として何らかのまとまったデータ処理を行うものであるところ、一般に、複数の機能ブロックを縦続接続させて全体としてまとまった機能を実現するに際して、各機能ブロックに同一の機能を担わせるか、異なる機能を担わせるかは、全体としてどのような機能を実現するのかに応じて当業者が適宜選択し得る設計的事項である。
　例えば、全体として実現する機能がＫビットのシフトというような同一の処理の繰り返しで実現できる単純なものである場合には、１ビットのシフトという同一の機能を実現するブロックをＫ個縦続接続する構成とすれば十分であるのに対して、全体として実現する機能が、より複雑なものである場合には、各ブロックに異なる機能を担わせなければ実現できないことは明らかである。
　したがって、引用発明においても、各行の「ＰＡＥセル」の機能を同一のものとするか異なるものとするかは、上に述べたように、全体として実現する機能の複雑さ等を考慮して当業者が適宜選択し得る設計的事項である（更に言えば、引用発明においては、引用例１の０００１段落の「２次元または多次元に配置された複数の演算機構／セルを有するプロセッサが公知である。」等の記載から明らかなように、全体として「プロセッサ」等の非常に複雑な機能を実現することを前提としているものと考えられるから、各行の「ＰＡＥセル」の機能は異なるものである蓋然性が高いということができる。）。
　そして、補正発明において、「前記Ｍの機能単位の一つが備える前記Ｎの副機能単位のそれぞれは異なる機能を実行する」ことにより、当業者の予測を超えた格別の効果が生じているとも認められない。
　したがって、補正事項１は、当業者が適宜選択し得る範囲に含まれる程度のものである。
　
（５−２）相違点２及び３について
（５−２−１）相違点２及び３は、互いに関連するものであるからまとめて検討する。
　一般に、同一の機能を有する手段を複数稼働させる場合に、当該手段が故障したときに置換する予備の手段を幾つ設けるかということは、手段の数や求められる信頼性等を考慮して、当業者が適宜選択し得る設計的事項であり、一例として、２つの予備手段を設けることは、例えば、本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である下記周知例にも記載されているように、当業者における周知技術である。
　
ａ．周知例：特開平１０−１８７５５２号公報
　周知例には、図４及び５とともに次の記載がある。
　
　「【０００１】
【発明の属する技術分野】
本発明は一般にデータ処理システムに関し、特にデータ処理システム内のメモリに関する
　「【０００３】
半導体素子の回路内の欠陥の存在を克服するために、欠陥に影響されるデータ・パスのオリジナル・アドレスを保存しながら、欠陥に影響されるデータ・パスをバイパスするために、回路冗長性が使用される
　「【００２２】
図５はデータ処理システム５００の一部における、本発明の別の実施例を示す。データ処理システム５００の一部は、ＢＩＵ５０１、ＣＰＵ５０３、マルチプレクサ５１０、マルチプレクサ５１２、マルチプレクサ５１４、マルチプレクサ５０４、サブアレイ０  ５１６、サブアレイ１  ５１８、サブアレイ２  ５２０、サブアレイ３  ５２２、サブアレイｎ＋１  ５２４、サブアレイｎ＋２  ５２６、マルチプレクサ５２８、マルチプレクサ５３０、マルチプレクサ５３２、マルチプレクサ５３４、及び冗長制御回路５０２を含む。
　「【００３７】
図５は、２つの冗長サブアレイを使用する本発明の実施例を示す。図５に示される本発明の実施例で提供される機能制御は、図４に関連して開示されたものと非常に類似するが、第２の冗長サブアレイの追加が、データ処理システムの機能に関して、一層の改善をもたらす
　
　上記記載から、周知例には、ｎ個のサブアレイを稼働させるデータ処理システムにおいて、これらのサブアレイが故障した場合に置換する冗長サブアレイとして、サブアレイｎ＋１及びサブアレイｎ＋２という２つの冗長サブアレイを設けることが記載されているものと認められる。
　
（５−２−２）したがって、引用発明に接した当業者であれば、引用発明において、各列の「ＰＡＥセル」と置換する（直接的に、又は、幾つかの「ＰＡＥセル」を介して間接的に置換することをいう。以下同じ。）「付加的なＰＡＥＲセル」を２つ設けることは、ＰＡＥセルの個数や求められる信頼性等を考慮して、適宜なし得た事項である。
　そして、そのようにした場合においては、各「付加的なＰＡＥＲセル」に付随する「入力側マルチプレクサ」、「入力側ゲート」、「出力側マルチプレクサ」も合わせて設けなければ、故障時に所期の置換動作が行えない（せっかく２つの「付加的なＰＡＥＲセル」を設けたにもかかわらず、２つの故障した「ＰＡＥセル」と置換できない。）ことは当業者にとって自明である。
　よって、引用発明において、補正発明のように、「前記Ｍの機能単位の対応する副機能単位と機能的に相互交換可能であるＸの副機能単位を備える第２の予備機能単位」を備え、「前記複数の切換素子」が、「前記第２の予備機能単位における各副機能単位の入力及び出力」にも「それぞれ接続」されている構成とすることは、当業者が適宜なし得たことであるから、相違点２及び３は、当業者が適宜なし得た範囲に含まれる程度のものである。
　
（５−３）相違点４及び５について
（５−３−１）相違点４及び５は、互いに関連するものであるから、まとめて検討する。
　引用発明においては、各列毎に、故障した「ＰＡＥセル」が「付加的なＰＡＥＲセル」により置換される構成となっているが、各列における置換の対象となる故障した「ＰＡＥセル」が、各々同一の行に属するものであるのか、あるいは異なる行に属するものである（すなわち、補正発明のように、「前記第１の予備機能単位における切換素子」が「異なるＭの機能単位における副機能単位に接続する切換素子と直接または間接に接続」するものであり、「前記第１の予備機能単位における切換素子」が「異なるＭの機能単位における副機能単位を前記第１の予備機能単位における対応し、第１とは異なる第２の副機能単位に交換する」構成となっている）のかについては、特定されていない。
　しかしながら、引用例１の図１に記載された、「ＰＡＥセル」及び「付加的なＰＡＥＲセル」が１列だけ設けられている集積回路においては、「付加的なＰＡＥＲセル」によって、任意の位置の故障した「ＰＡＥセル」が置換される構成となっている（例えば、同図３では左端の故障した「ＰＡＥセル」が置換され、同図４では右端の故障した「ＰＡＥセル」が置換されている。）のであるから、同図１に記載された「ＰＡＥセル」及び「付加的なＰＡＥＲセル」の列を縦続接続したものに相当する引用発明においても、各列において「付加的なＰＡＥＲセル」により置換される対象となる故障した「ＰＡＥセル」が、同一の行に属するものに限定されることなく、異なる行も含めた任意の行に属するものであること（例えば、一番上の列では左端の故障した「ＰＡＥセル」が置換され、二番目の列では右端の故障した「ＰＡＥセル」が置換されること）を前提としていることは明らかであると認められる。
　したがって、引用発明においても、補正発明と同様に、「前記第１の予備機能単位における切換素子」が「異なるＭの機能単位における副機能単位に接続する切換素子と直接または間接に接続」するものであり、「前記第１の予備機能単位における切換素子」が「異なるＭの機能単位における副機能単位を前記第１の予備機能単位における対応し、第１とは異なる第２の副機能単位に交換する」構成となっているものと認められるから、相違点４及び５は実質的なものではない。
　
（５−３−２）また、仮に、引用発明が、補正発明と同様に、「前記第１の予備機能単位における切換素子」が「異なるＭの機能単位における副機能単位に接続する切換素子と直接または間接に接続」するものであり、「前記第１の予備機能単位における切換素子」が「異なるＭの機能単位における副機能単位を前記第１の予備機能単位における対応し、第１とは異なる第２の副機能単位に交換する」構成となっているとまでは言えず、相違点４及び５が実質的なものであったとしても、引用発明において、相違点４及び５に相当する構成を採用することは、引用例１における図１、３及び４並びにそれと対応する明細書の００６１段落、００６３段落及び００６４段落の記載を参酌することにより、当業者が容易になし得たことである。
　
（５−３−３）更に言えば、上記引用例２には、複数の機能回路Ａ１、Ｂ１、Ｃ１及びＤ１（以下、これらをまとめて「第１行の機能回路群」という。）、並びに、複数の機能回路Ａ３、Ｂ３、Ｃ３及びＤ３（以下、これらをまとめて「第３行の機能回路群」という。）により各々所定の機能を実現する半導体集積回路において、各機能回路が故障した場合に置換する複数の機能回路Ａ２、Ｂ２、Ｃ２及びＤ２（以下、これらをまとめて「予備機能回路群」という。）を設け、各機能回路と次段の機能回路に設けられたスイッチ手段を切り換えることにより、第１行の機能回路群又は第３行の機能回路群の機能回路を予備機能回路群の機能回路に置換するに際して、第１行の機能回路群のうちのＢ１及びＣ１を予備機能回路群のＢ２及びＣ２と置換し、第３行の機能回路群のうちのＤ３を予備機能回路群のＤ２と置換することにより、非常に安価に大規模集積回路を得るという発明が記載されているものと認められる。
　そして、引用発明と引用例２に記載された発明とは、冗長回路を有する集積回路という同一の技術分野に属するものであり、また、安価に集積回路を実現することは、当業者が常に念頭に置いている課題であるから、引用発明及び引用例２に記載された発明の双方に接した当業者であれば、引用発明において、引用例２に記載された発明のように、各列において「付加的なＰＡＥＲセル」により置換される対象となる故障した「ＰＡＥセル」を、同一の行に属するものに限定することなく、異なる行も含めた任意の行に属するものとすることは、容易になし得たことである。
　したがって、引用発明において、補正発明のように、「前記第１の予備機能単位における切換素子」が「異なるＭの機能単位における副機能単位に接続する切換素子と直接または間接に接続」するものであり、「前記第１の予備機能単位における切換素子」が「異なるＭの機能単位における副機能単位を前記第１の予備機能単位における対応し、第１とは異なる第２の副機能単位に交換する」構成とすることは、当業者が容易になし得たことであるから、このような観点から見ても、相違点４及び５は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（５−４）判断についてのまとめ
　以上のとおりであるから、補正発明は、周知技術を勘案することにより、引用発明に基づいて、又は引用発明及び引用例２に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　
（６）独立特許要件についてのまとめ
　以上検討したとおりであるから、補正発明は、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　したがって、本件補正は、補正後の特許請求の範囲の請求項１に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
５．補正の却下の決定のむすび
　以上のとおり、本件補正は、特許法第１７条の２第４項に規定する要件を満たしておらず、また、仮に、本件補正が特許法第１７条の２第４項に規定する要件を満たすものであると仮定した場合であっても、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項に規定する要件に適合しない。
　したがって、本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明
　平成２４年２月２１日に提出された手続補正書による補正は、上記のとおり却下されたので、本願の請求項１〜１９に係る発明は、平成２３年１月１７日に提出された手続補正書により補正された明細書、特許請求に範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜１９に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される、上記第２．１．の「（補正前）」の箇所に記載したとおりのものであって、再掲すると次のとおりである。
　
　「【請求項１】
　各々Ｎの副機能単位を備えるＭの機能単位であって、前記Ｍの機能単位の各々は、同じ機能を実行し、Ｍ及びＮは１より大きく、前記Ｍの機能単位の各々が備えるＮの副機能単位の対応する各々は、同じ機能を実行し、前記Ｍの機能単位の一つが備える前記Ｎの副機能単位のそれぞれは異なる機能を実行する、Ｍの機能単位と、
　Ｘの副機能単位を備える第１の予備機能単位であって、Ｘは１以上でＮ以下であり、前記第１の予備機能単位の前記Ｘの副機能単位は、前記Ｍの機能単位の対応する副機能単位と機能的に相互交換可能であり、前記Ｘの副機能単位は前記Ｎの副機能単位のうちの少なくとも２つに対して設けられる、第１の予備機能単位と、
　前記Ｍの機能単位の対応する副機能単位と機能的に相互交換可能であるＸの副機能単位を備える第２の予備機能単位と、
　少なくとも一つの前記Ｎの副機能単位が操作可能でない場合、少なくとも一つの前記Ｎの副機能単位を少なくとも一つの前記Ｘの副機能単位と交換すべく構成された複数の切換素子とを備え、
　前記複数の切換素子は、同じ機能を有する複数の対応する操作可能でない副機能単位を交換すべく更に構成されることを特徴とする自己訂正可能な半導体。」
　
第４．引用刊行物に記載された発明
１．引用例１：特表２００１−５２７２１８号公報
　本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特表２００１−５２７２１８号公報（引用例１）には、上記第２．４．（３）（３−１）に記載したとおりの事項及び発明（引用発明）が記載されているものと認められる。
　引用発明を再掲すると次のとおりである。
　
　「横一列に配置された複数のＰＡＥセルと、前記複数のＰＡＥセルの右端に設けられ、前記ＰＡＥセルと置換することができる通常動作では使用されない付加的なＰＡＥＲセルとが配置された列を、縦方向に複数配列してなるアレイと、
　各列の前記ＰＡＥセル及び前記付加的なＰＡＥＲセルの入力側に設けられ、前記ＰＡＥセル及び前記付加的なＰＡＥＲセルへの入力データを、故障したＰＡＥセルから前記付加的なＰＡＥＲセルまで、それぞれ１ＰＡＥセルだけ順次右へシフトする複数の入力側マルチプレクサ又は入力側ゲートと、
　各列の前記ＰＡＥセル及び前記付加的なＰＡＥＲセルの出力側に設けられ、前記ＰＡＥセル及び前記付加的なＰＡＥＲセルからの出力データを、前記付加的なＰＡＥＲセルから前記故障したＰＡＥセルまで、それぞれ１ＰＡＥセルだけ順次左へシフトする複数の出力側マルチプレクサと、
を備えることにより、
　前記故障したＰＡＥセルから右端のＰＡＥセルまでの各ＰＡＥセルが、右隣のＰＡＥセル又は前記付加的なＰＡＥＲセルに順次置換される構成となっており、
　各列の前記出力側マルチプレクサは、それぞれ次段の列の前記入力側マルチプレクサ又は入力側ゲートに接続されている集積回路。」
　
２．引用例２：特公昭４９−２６２７０号公報
　本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特公昭４９−２６２７０号公報（引用例２）には、上記第２．４．（３）（３−２）に記載したとおりの事項が記載されているものと認められる。
　
第５．本願発明と引用発明と対比
１．本願発明と引用発明とを対比する。
　引用発明の「ＰＡＥセル」は、本願発明の「副機能単位」に相当する。
　また、引用発明において、各「列」の「ＰＡＥセル」の個数が１より大きいこと、及び「アレイ」を構成する「列」の個数が１より大きいことは明らかである。
　また、引用発明の「アレイ」においては、故障が存在しない場合に、各列の特定の位置（例えば左から２番目）に存在する「ＰＡＥセル」が、各々上下の「ＰＡＥセル」と縦続接続されることにより、全体として何らかの機能を実現していることは明らかであるから、引用発明の各行に存在する複数の「ＰＡＥセル」全体が、本願発明の「機能単位」に相当する。
　また、引用発明においては、各「列」に存在する「ＰＡＥセル」は、「複数の入力側マルチプレクサ又は入力側ゲート」及び「複数の出力側マルチプレクサ」を介して右隣のものと置換される構成となっているのであるから、これらの「ＰＡＥセル」が同一の機能を実現するものであることは明らかであり、結果として、引用発明の各行に存在する「ＰＡＥセル」全体により実現される機能が、各行で同一となることも明らかである。
　以上を総合すると、本願発明と引用発明とは、「『各々Ｎの副機能単位を備えるＭの機能単位であって、前記Ｍの機能単位の各々は、同じ機能を実行し、Ｍ及びＮは１より大きく、前記Ｍの機能単位の各々が備えるＮの副機能単位の対応する各々は、同じ機能を実行』する、『Ｍの機能単位と』」を備えている点で一致する。
　
２．引用発明の「付加的なＰＡＥＲセル」は、本願発明の「第１の予備機能単位」における「副機能単位」に相当し、引用発明の「付加的なＰＡＥＲセル」の行に存在する「付加的なＰＡＥＲセル」全体が、本願発明の「第１の予備機能単位」に相当する。
　また、引用発明の「付加的なＰＡＥＲセル」が、同一の「列」に存在する「ＰＡＥセル」と機能的に相互交換可能であることは明らかである。
　さらに、引用発明の「付加的なＰＡＥＲセル」が、各「列」毎に「ＰＡＥセル」と対応して設けられており、「列」が少なくとも２つ存在していることも明らかである。
　したがって、本願発明と引用発明とは、「Ｘの副機能単位を備える第１の予備機能単位であって、Ｘは１以上でＮ以下であり、前記第１の予備機能単位の前記Ｘの副機能単位は、前記Ｍの機能単位の対応する副機能単位と機能的に相互交換可能であり、前記Ｘの副機能単位は前記Ｎの副機能単位のうちの少なくとも２つに対して設けられる、第１の予備機能単位」を備えている点で一致する。
　
３．引用発明においては、「複数の入力側マルチプレクサ又は入力側ゲート」及び「複数の出力側マルチプレクサ」により、「前記故障したＰＡＥセルから右端のＰＡＥセルまでの各ＰＡＥセルが、右隣のＰＡＥセル又は前記付加的なＰＡＥＲセルに順次置換される構成」となっている。
　そして、引用発明の「故障したＰＡＥセル」が「操作可能でない」ことは自明であるから、引用発明の「複数の入力側マルチプレクサ又は入力側ゲート」及び「複数の出力側マルチプレクサ」が、本願発明の「少なくとも一つの前記Ｎの副機能単位が操作可能でない場合、少なくとも一つの前記Ｎの副機能単位を少なくとも一つの前記Ｘの副機能単位と交換すべく構成された複数の切換素子」に相当する。
　また、引用例１の０００７段落の「さらに、外部の付加的な工具をそのために必要とせずにどのようにチップの欠陥を自動的に修復できるかが記載されている。全テストおよび修復はチップの運転時間中に実行することができる。」等の記載から、引用発明が「自己訂正可能」なものであることは明らかである。
　
４．以上を総合すると、本願発明と引用発明とは、
　
　「各々Ｎの副機能単位を備えるＭの機能単位であって、前記Ｍの機能単位の各々は、同じ機能を実行し、Ｍ及びＮは１より大きく、前記Ｍの機能単位の各々が備えるＮの副機能単位の対応する各々は、同じ機能を実行する、Ｍの機能単位と、
　Ｘの副機能単位を備える第１の予備機能単位であって、Ｘは１以上でＮ以下であり、前記第１の予備機能単位の前記Ｘの副機能単位は、前記Ｍの機能単位の対応する副機能単位と機能的に相互交換可能であり、前記Ｘの副機能単位は前記Ｎの副機能単位のうちの少なくとも２つに対して設けられる、第１の予備機能単位と、
　少なくとも一つの前記Ｎの副機能単位が操作可能でない場合、少なくとも一つの前記Ｎの副機能単位を少なくとも一つの前記Ｘの副機能単位と交換すべく構成された複数の切換素子とを備えることを特徴とする自己訂正可能な半導体。」
　
　である点で一致し、次の点で相違する。
　
（相違点６）
　本願発明は、「前記Ｍの機能単位の一つが備える前記Ｎの副機能単位のそれぞれは異なる機能を実行する」ものであるのに対して、引用発明は、そのような特定がなされていない点。
　
（相違点７）
　本願発明は、「前記Ｍの機能単位の対応する副機能単位と機能的に相互交換可能であるＸの副機能単位を備える第２の予備機能単位」を備えているのに対して、引用発明は、そのような構成を備えていない点。
　
（相違点８）
　本願発明は、「前記複数の切換素子は、同じ機能を有する複数の対応する操作可能でない副機能単位を交換すべく更に構成される」ものであるのに対して、引用発明はそのような特定がなされていない点。
　
第６．相違点についての当審の判断
１．相違点６について
　相違点６は、上記第２．４．（４）（４−５）に記載した相違点１と同じであるから、上記第２．４．（５）（５−１）において検討したとおり、当業者が適宜選択し得る範囲に含まれる程度のものである。
　
２．相違点７及び８について
（１）相違点７は、上記第２．４．（４）（４−５）に記載した相違点２と同じではあるが、当該相違点７は、補正発明と引用発明との相違点とは異なる新たな相違点である相違点８と関係するものであるから、改めて、相違点７及び８をまとめて検討する。
　一般に、同一の機能を有する手段を複数稼働させる場合に、当該手段が故障したときに置換する予備の手段を幾つ設けるかということは、手段の数や求められる信頼性等を考慮して、当業者が適宜選択し得る設計的事項であり、一例として、２つの予備手段を設けることは、例えば、本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である下記周知例にも記載されているように、当業者における周知技術である。
　
ａ．周知例：特開平１０−１８７５５２号公報（再掲）
　周知例には、図４及び５とともに次の記載がある。
　
　「【０００１】
【発明の属する技術分野】
本発明は一般にデータ処理システムに関し、特にデータ処理システム内のメモリに関する
　「【０００３】
半導体素子の回路内の欠陥の存在を克服するために、欠陥に影響されるデータ・パスのオリジナル・アドレスを保存しながら、欠陥に影響されるデータ・パスをバイパスするために、回路冗長性が使用される
　「【００２２】
図５はデータ処理システム５００の一部における、本発明の別の実施例を示す。データ処理システム５００の一部は、ＢＩＵ５０１、ＣＰＵ５０３、マルチプレクサ５１０、マルチプレクサ５１２、マルチプレクサ５１４、マルチプレクサ５０４、サブアレイ０  ５１６、サブアレイ１  ５１８、サブアレイ２  ５２０、サブアレイ３  ５２２、サブアレイｎ＋１  ５２４、サブアレイｎ＋２  ５２６、マルチプレクサ５２８、マルチプレクサ５３０、マルチプレクサ５３２、マルチプレクサ５３４、及び冗長制御回路５０２を含む。
　「【００３７】
図５は、２つの冗長サブアレイを使用する本発明の実施例を示す。図５に示される本発明の実施例で提供される機能制御は、図４に関連して開示されたものと非常に類似するが、第２の冗長サブアレイの追加が、データ処理システムの機能に関して、一層の改善をもたらす
　
　上記記載から、周知例には、ｎ個のサブアレイを稼働させるデータ処理システムにおいて、これらのサブアレイが故障した場合に置換する冗長サブアレイとして、サブアレイｎ＋１及びサブアレイｎ＋２という２つの冗長サブアレイを設けることが記載されているものと認められる。
　
（２）したがって、引用発明に接した当業者であれば、引用発明において、各列の「ＰＡＥセル」と置換する「付加的なＰＡＥＲセル」を２つ設けることは、ＰＡＥセルの個数や求められる信頼性等を考慮して、適宜なし得た事項である。
　そして、そのようにした場合においては、各「付加的なＰＡＥＲセル」に付随する「入力側マルチプレクサ」、「入力側ゲート」、「出力側マルチプレクサ」も合わせて設けなければ、故障時に所期の置換動作が行えない（せっかく２つの「付加的なＰＡＥＲセル」を設けたにもかかわらず、２つの故障した「ＰＡＥセル」と置換できない。）ことは当業者にとって自明である。
　よって、引用発明において、本願発明のように、「前記Ｍの機能単位の対応する副機能単位と機能的に相互交換可能であるＸの副機能単位を備える第２の予備機能単位」を備え、「前記複数の切換素子は、同じ機能を有する複数の対応する操作可能でない副機能単位を交換すべく更に構成される」ものとすることは、当業者が適宜なし得たことであるから、相違点７及び８は、当業者が適宜なし得た範囲に含まれる程度のものである。
　
４．判断についてのまとめ
　以上のとおりであるから、本願発明は、周知技術を勘案することにより、引用発明に基づいて、又は引用発明及び引用例２に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　
第７．むすび
　以上検討したとおりであるから、本願発明は、特許法第２９条第２項の規定により特特許を受けることができない。
　したがって、他の請求項について検討するまでもなく、本願は、拒絶をすべきものである。
　よって、結論のとおり審決する。