(57)【要約】全波整流回路２が交流電源１で発生する交流電圧を整流した整流電圧を発生し、内部レギュレータ３３が整流電圧の波形整形を行う。比較器４２は、内部レギュレター３３が出力する整流電圧と基準電圧Ｖ１との比較で、整流電圧が基準電圧Ｖ１を越えた期間を検出する。判別信号生成回路５０は、比較器４２の出力信号に基づき、交流電源１が供給する電源電圧を判別して判別信号を生成する。従って、整流電圧のピーク値を検出するためのコンデンサ等が不要であり、交流電圧検出回路の小型化と低コスト化とが可能になる。
2003075019.tif 000002
【特許請求の範囲】
【請求項１】
交流信号の信号レベルが、零よりも大きい第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたか否かを判別する第１の判別部（５２，８２）と、
前記交流信号の信号レベルが、前記第１の基準電圧（Ｖ２）よりも大きい第２の基準電圧（Ｖ１）を越えたか否かを判別する第２の判別部（４０，７０，９０）と、
前記第１の判別部（５２，８２）の第１の判別結果と前記第２の判別部（４０，７０，９０）の第２の判別結果とを記憶する記憶部（５３、５４，８３，８４）と、
前記記憶部（５３、５４，８３，８４）が記憶している判別結果を参照し、参照した判別結果に基づいて前記交流信号の信号レベルの高低を判別し、当該判別結果としての高低判別信号を出力する判別信号出力部（５３ｂ，５５，８５，８６）と、を備えた、
ことを特徴とする交流信号のレベル検出回路。
【請求項２】
前記判別信号出力部（５３ｂ，５５，８５，８６）は、
前記記憶部（５３、５４，８３，８４）が記憶している前記第１の判別部（５２，８２）の第１の判別結果と前記第２の判別部（４０，７０，９０）の判別結果とを参照し、
前記交流信号の信号レベルが前記第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたことを示す第１の判別結果と、前記交流信号の信号レベルが前記第２の基準電圧（Ｖ１）を越えたことを示す第２の判別結果とを、前記記憶部（５３、５４，８３，８４）が記憶しているとき、前記交流信号の信号レベルが高いことを示す高低判別信号を出力し、
前記交流信号の信号レベルが前記第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたことを示す第１の判別結果と、前記交流信号の信号レベルが前記第２の基準電圧（Ｖ１）以下であることを示す第２の判別結果とを、前記記憶部（５３、５４，８３，８４）が記憶しているとき、前記交流信号の信号レベルが低いことを示す高低判別信号を出力する、
ことを特徴とする請求項１に記載の交流信号のレベル検出回路。
【請求項３】
前記判別信号出力部（５３ｂ，５５）は、
記憶部（５３、５４）が記憶している前記第１の判別結果と前記第２の判別結果とを、前記交流信号の信号レベルが前記第１の基準電圧（Ｖ２）を大きい方から小さい方に越えたときに参照して、前記高低判別信号を出力する、
ことを特徴とする請求項２に記載の交流信号のレベル検出回路。
【請求項４】
前記判別信号出力部（８３ｂ，８５，８６）は、
記憶部（８３，８４）が記憶している前記第１の判別結果と前記第２の判別結果とを、前記交流信号の信号レベルが前記第２の基準電圧（Ｖ１）を越えたときと前記第１の基準電圧（Ｖ２）を大きい方から小さい方に越えたときに参照して、前記高低判別信号として出力する、
ことを特徴とする請求項２に記載の交流信号のレベル検出回路。
【請求項５】
前記第１の判別部は、前記交流信号の信号レベルと前記第１の基準電圧（Ｖ２）とを比較し、前記交流信号の信号レベルが前記第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたときは、その旨の第１の判別結果を出力する第１の比較器（５２）を備え、
前記第２の判別部は、前記交流信号の信号レベルと前記第２の基準電圧（Ｖ１）とを比較し、前記交流信号の信号レベルが前記第２の基準電圧（Ｖ１）を越えたときは、その旨の第２の判別結果を出力する第２の比較器（４２）を備え、
前記記憶部は、
前記交流信号の信号レベルが前記第２の基準電圧（Ｖ１）を越えたことを示す前記第１の比較器（５２）の第１の判別結果に基づいてリセット信号（Ｐ１）を生成して出力するリセット信号出力部（５３ａ）と、
前記リセット信号生成部（５３ａ）が生成したリセット信号（Ｐ１）に基づいてリセットされ、前記交流信号の信号レベルが前記第２の基準電圧（Ｖ１）を越えたことを示す前記第２の比較器（４２）の第２の判別結果に基づいてセットされるＱ信号を出力し、前記Ｑ信号のリセット、セット状態を、前記第１の判別結果、前記第２の判別結果として記憶するリセットセットフリップフロップ回路（５４）と、を備え、
前記判別信号出力部は、
前記交流信号の信号レベルが前記第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたことを示す前記第１の比較器（５２）の第１の判別結果に基づいてタイミング信号（Ｐ２）を生成し、出力するタイミング信号出力部（５３ｂ）と、
前記タイミング信号出力部（５３ｂ）から前記タイミング信号（Ｐ２）が出力されたときに、前記リセットセットフリップフロップ回路（５４）から出力されたＱ信号のリセット、セット状態を参照し、参照した状態と同じ状態の信号を前記高低判別信号として出力する遅延型フリップフロップ回路（５５）と、を備えた、
ことを特徴とする請求項３に記載の交流信号のレベル検出回路。
【請求項６】
前記第１の判別部は、前記交流信号の信号レベルと前記第１の基準電圧（Ｖ２）とを比較し、前記交流信号の信号レベルが前記第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたときは、その旨の第１の判別結果を出力する第１の比較器（８２）を備え、
前記第２の判別部は、前記交流信号の信号レベルと前記第２の基準電圧（Ｖ１）とを比較し、前記交流信号の信号レベルが前記第２の基準電圧（Ｖ１）を越えたときは、その旨の第２の判別結果を出力する第２の比較器（７２）を備え、
前記記憶部は、
前記交流信号の信号レベルが前記第１の基準電圧（Ｖ２）を越えたことを示す前記第１の比較器（８２）の第１の判別結果に基づいてリセット信号（Ｐ１）を生成して出力するリセット信号出力部（８３ａ）と、
前記リセット信号生成部（８３ａ）が生成したリセット信号（Ｐ１）に基づいてリセットされ、前記交流信号の信号レベルが前記第２の基準電圧（Ｖ１）を越えたことを示す前記第２の比較器（７２）の第２の判別結果に基づいてセットされるＱ信号を出力し、前記Ｑ信号のリセット、セット状態を、前記第１の判別結果、前記第２の判別結果として記憶するリセットセットフリップフロップ回路（８４）と、を備え、
前記判別信号出力部は、
前記第１の比較器（８２）が判別した前記第１の判別結果に基づいてタイミング信号（Ｐ２）を生成し、出力するタイミング信号出力部（８３ｂ）と、
前記タイミング信号出力部（８３ｂ）から前記タイミング信号（Ｐ２）が出力されたときに、前記リセットセットフリップフロップ回路（８４）から出力されたＱ信号のリセット、セット状態を参照し、参照した状態と同じ状態の信号を出力する遅延型フリップフロップ回路（８５）と、
前記リセットセットフリップフロップ回路（８４）の出力信号と遅延型フリップフロップ回路（８５）との論理和演算を行い、論理和演算の結果を、高低判別信号として出力する論理和演算部（８６）と、を備えた、
ことを特徴とする請求項４に記載の交流信号のレベル検出回路。
【請求項７】
前記第１の基準電圧（Ｖ２）を有する第１の電源と、前記第２の基準電圧（Ｖ１）を有する第２の電源と、を備え、
前記第１の電源は、前記交流信号の信号レベルが第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたときに第１の基準電圧（Ｖ２）を低下させ、
前記第２の電源は、前記第２の基準電圧を小さい方から大きい方に越えたときに、前記第２の基準電圧を低下させる、
ことを特徴とする請求項６に記載の交流信号のレベル検出回路。
【請求項８】
前記交流信号の信号レベルが、零よりも大きい第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたか否かを判別する第１の判別部（５２）と、
前記交流信号の信号レベルが、前記第１の基準電圧（Ｖ２）よりも大きい複数の第２の基準電圧（Ｖ１，Ｖ３）を越えたか否かを判別し、いずれか１つを第２の判別結果として出力する第２の判別部（４３）と、
前記第１の判別部（５２）の第１の判別結果と前記第２の判別部（４３）が出力した第２の判別結果とを記憶する記憶部（５３ａ、５４）と、
前記記憶部（５３ａ、５４）が記憶している判別結果を参照し、参照した判別結果に基づいて前記交流信号の信号レベルの高低を判別し、当該判別結果としての高低判別信号を出力する判別信号出力部（５３ｂ，５５）と、を備えた、
ことを特徴とする交流信号のレベル検出回路。
【請求項９】
前記第１の基準電圧（Ｖ２）を有する第１の電源と、前記第２の基準電圧（Ｖ１）を有する第２の電源と、を備え、
前記第１の電源は、前記交流信号の信号レベルが第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたときに第１の基準電圧（Ｖ２）を低下させ、
前記第２の電源は、前記第２の基準電圧を小さい方から大きい方に越えたときに、前記第２の基準電圧（Ｖ１，Ｖ３）を低下させる、
ことを特徴とする請求項８に記載の交流信号のレベル検出回路。
【発明の詳細な説明】
技術分野
本発明は、交流電源が供給する電源電圧を検出し、電源電圧を示す判別信号を出力する交流信号のレベル検出回路に関する。
背景技術
商用交流を入力とする電源装置は、ＡＣアダプタ、ＯＡ機器、民生機器等の各電子機器に組込まれている。これらの電子機器は、世界各国の商用の交流電圧に対応できることが望まれている。
電子機器を、世界各国の商用交流電圧に対応にさせるために、近年の電源装置には、交流信号のレベル検出回路として交流電圧検出回路を備えたものがある。交流電圧検出回路は、交流電源から与えられる電源電圧を検出し、電源電圧を判別させるための判別信号を発生する。電源装置は、その判別信号に基づき制御方法や回路保護方法を切替えている。
従来の交流電圧検出回路の一例を図１０に示す。
図１０は、従来の交流電圧検出回路を示す回路図である。
この交流電圧検出回路１０は、交流電源１が供給する電源電圧が例えば２００ボルト系か１００ボルト系かを示す判別信号を発生する回路であり、交流電源１に接続された全波整流回路２の正極とグランドとの間に設けられている。
全波整流回路２は、交流電源１が発生する交流電圧を整流して整流電圧を出力する。全波整流回路２の正極にアノードが接続されたダイオード１１は、順方向電圧が印加された時に、このダイオード１１のカソードとグランドとの間に接続されたコンデンサ１２を充電する。コンデンサ１２には、全波整流回路２が発生する整流電圧のピーク値が充電される。
コンデンサ１２とダイオード１１のカソードとの接続点には、抵抗１３の一端が接続され、抵抗１３の他端とグランドとの間には、抵抗１４が接続されている。これらの抵抗１３，１４は、コンデンサ１２の充電電圧を分圧し、抵抗１３と抵抗１４との間の接続点から出力する。
その抵抗１３と抵抗１４との接続点には、ツェナーダイオード１５のカソードが接続され、ツェナーダイオード１５のアノードは、ＮＰＮ型トランジスタ１６のベースに接続されている。トランジスタ１６のコレクタは、抵抗１７を介して直流電源１８の正極に接続され、トランジスタ１６のエミッタがグランドに接続されている。なお、直流電源１８の正極には、抵抗１９を介してＮＰＮ型トランジスタ２０のコレクタが接続されている。トランジスタ１６のコレクタが、トランジスタ２０のベースに接続され、トランジスタ２０のエミッタが、グランドに接続されている。
コンデンサ１２の充電電圧が上昇して抵抗１３と抵抗１４との接続点の電圧が上昇すると、ツェナーダイオード１５が降伏してトランジスタ１６にベース電流を流す。これにより、トランジスタ１６がオンし、トランジスタ１６のコレクタ電圧を下げる。トランジスタ１６のコレクタ電圧が降下すると、トランジスタ２０がオフする。トランジスタ２０がオフすることにより、トランジスタ２０のコレクタに接続された出力端子の電圧が上昇する。これにより、交流電源１が２００ボルト系の電源電圧を供給していることが、電源装置等に示される。
しかし、従来の交流電圧検出回路には、次のような課題があった。
半導体基板上でコンデンサを形成するときには、トランジスタ素子やＭＯＳＦＥＴを形成する場合よりも、遙かに大きな面積が必要になる。ＩＣ（集積回路）に、現実的、実用的に形成できる１つのコンデンサは、１０［ｐＦ］程度である。
ところが、図１０のコンデンサ１２は、商用の交流電圧のピーク値を充電する。交流電圧を整流した整流電圧の周期は、１０［ｍｓｅｃ］程度と長いため、コンデンサ１２には、１００［ｎＦ］程度以上の容量が必要になる。そのため、交流電圧検出回路をＩＣ化して電源装置の全体の小型化や外付け部品数を削減してようとしても、ＩＣ上で１００［ｎＦ］以上の容量を得る面積を確保することが困難である。その上、コスト面でも非現実的になる。さらに、ＩＣチップ上のコンデンサでは、商用周波数のような数十［ｍｓｅｃ］の長い周期にわたって、電荷を保持することが困難であり、ピーク電圧を検出することが困難になっていた。即ち、ＩＣ化による電源装置の小型化と低コストとが困難になるとともに、外付け部品数の増加により、信頼性を損なうことがあった。
発明の開示
本発明は、このような現状を鑑みてなされた発明であり、小型化と低コスト化が可能であるとともに、信頼性を向上させた交流信号のレベル検出回路を提供することを目的とする。
上記目的を達成するために、本発明の第１の観点に係る交流信号のレベル検出回路は、
交流信号の信号レベルが、零よりも大きい第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたか否かを判別する第１の判別部（５２，８２）と、
前記交流信号の信号レベルが、前記第１の基準電圧（Ｖ２）よりも大きい第２の基準電圧（Ｖ１）を越えたか否かを判別する第２の判別部（４０，７０，９０）と、
前記第１の判別部（５２，８２）の第１の判別結果と前記第２の判別部（４０，７０，９０）の第２の判別結果とを記憶する記憶部（５３、５４，８３，８４）と、
前記記憶部（５３、５４，８３，８４）が記憶している判別結果を参照し、参照した判別結果に基づいて前記交流信号の信号レベルの高低を判別し、当該判別結果としての高低判別信号を出力する判別信号出力部（５３ｂ，５５，８５，８６）と、を備えたことを特徴とする。
このような構成を採用したことにより、交流信号の信号レベルと第１の基準電圧、第２の基準電圧とを比較し、この比較結果に基づいて高低判別信号が出力されるので、交流信号を交流電圧に対応させれば、交流電圧のピーク値を求める必要がなく、大きな容量のコンデンサが不要になる。
なお、前記判別信号出力部（５３ｂ，５５，８５，８６）は、
前記記憶部（５３、５４，８３，８４）が記憶している前記第１の判別部（５２，８２）の第１の判別結果と前記第２の判別部（４０，７０，９０）の判別結果とを参照し、
前記交流信号の信号レベルが前記第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたことを示す第１の判別結果と、前記交流信号の信号レベルが前記第２の基準電圧（Ｖ１）を越えたことを示す第２の判別結果とを、前記記憶部（５３、５４，８３，８４）が記憶しているとき、前記交流信号の信号レベルが高いことを示す高低判別信号を出力し、
前記交流信号の信号レベルが前記第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたことを示す第１の判別結果と、前記交流信号の信号レベルが前記第２の基準電圧（Ｖ１）以下であることを示す第２の判別結果とを、前記記憶部（５３、５４，８３，８４）が記憶しているとき、前記交流信号の信号レベルが低いことを示す高低判別信号を出力するようにしてもよい。
また、前記判別信号出力部（５３ｂ，５５）は、
記憶部（５３、５４）が記憶している前記第１の判別結果と前記第２の判別結果とを、前記交流信号の信号レベルが前記第１の基準電圧（Ｖ２）を大きい方から小さい方に越えたときに参照して、前記高低判別信号を出力するようにすることもできる。
また、前記判別信号出力部（８３ｂ，８５，８６）は、
記憶部（８３，８４）が記憶している前記第１の判別結果と前記第２の判別結果とを、前記交流信号の信号レベルが前記第２の基準電圧（Ｖ１）を越えたときと前記第１の基準電圧（Ｖ２）を大きい方から小さい方に越えたときに参照して、前記高低判別信号として出力するものであってもよい。
また、前記第１の判別部は、前記交流信号の信号レベルと前記第１の基準電圧（Ｖ２）とを比較し、前記交流信号の信号レベルが前記第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたときは、その旨の第１の判別結果を出力する第１の比較器（５２）を備え、
前記第２の判別部は、前記交流信号の信号レベルと前記第２の基準電圧（Ｖ１）とを比較し、前記交流信号の信号レベルが前記第２の基準電圧（Ｖ１）を越えたときは、その旨の第２の判別結果を出力する第２の比較器（４２）を備え、
前記記憶部は、
前記交流信号の信号レベルが前記第２の基準電圧（Ｖ１）を越えたことを示す前記第１の比較器（５２）の第１の判別結果に基づいてリセット信号（Ｐ１）を生成して出力するリセット信号出力部（５３ａ）と、
前記リセット信号生成部（５３ａ）が生成したリセット信号（Ｐ１）に基づいてリセットされ、前記交流信号の信号レベルが前記第２の基準電圧（Ｖ１）を越えたことを示す前記第２の比較器（４２）の第２の判別結果に基づいてセットされるＱ信号を出力し、前記Ｑ信号のリセット、セット状態を、前記第１の判別結果、前記第２の判別結果として記憶するリセットセットフリップフロップ回路（５４）と、を備え、
前記判別信号出力部は、
前記交流信号の信号レベルが前記第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたことを示す前記第１の比較器（５２）の第１の判別結果に基づいてタイミング信号（Ｐ２）を生成し、出力するタイミング信号出力部（５３ｂ）と、
前記タイミング信号出力部（５３ｂ）から前記タイミング信号（Ｐ２）が出力されたときに、前記リセットセットフリップフロップ回路（５４）から出力されたＱ信号のリセット、セット状態を参照し、参照した状態と同じ状態の信号を前記高低判別信号として出力する遅延型フリップフロップ回路（５５）と、を備えたものであってもよい。
また、前記第１の判別部は、前記交流信号の信号レベルと前記第１の基準電圧（Ｖ２）とを比較し、前記交流信号の信号レベルが前記第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたときは、その旨の第１の判別結果を出力する第１の比較器（８２）を備え、
前記第２の判別部は、前記交流信号の信号レベルと前記第２の基準電圧（Ｖ１）とを比較し、前記交流信号の信号レベルが前記第２の基準電圧（Ｖ１）を越えたときは、その旨の第２の判別結果を出力する第２の比較器（７２）を備え、
前記記憶部は、
前記交流信号の信号レベルが前記第１の基準電圧（Ｖ２）を越えたことを示す前記第１の比較器（８２）の第１の判別結果に基づいてリセット信号（Ｐ１）を生成して出力するリセット信号出力部（８３ａ）と、
前記リセット信号生成部（８３ａ）が生成したリセット信号（Ｐ１）に基づいてリセットされ、前記交流信号の信号レベルが前記第２の基準電圧（Ｖ１）を越えたことを示す前記第２の比較器（７２）の第２の判別結果に基づいてセットされるＱ信号を出力し、前記Ｑ信号のリセット、セット状態を、前記第１の判別結果、前記第２の判別結果として記憶するリセットセットフリップフロップ回路（８４）と、を備え、
前記判別信号出力部は、
前記第１の比較器（８２）が判別した前記第１の判別結果に基づいてタイミング信号（Ｐ２）を生成し、出力するタイミング信号出力部（８３ｂ）と、
前記タイミング信号出力部（８３ｂ）から前記タイミング信号（Ｐ２）が出力されたときに、前記リセットセットフリップフロップ回路（８４）から出力されたＱ信号のリセット、セット状態を参照し、参照した状態と同じ状態の信号を出力する遅延型フリップフロップ回路（８５）と、
前記リセットセットフリップフロップ回路（８４）の出力信号と遅延型フリップフロップ回路（８５）との論理和演算を行い、論理和演算の結果を、高低判別信号として出力する論理和演算部（８６）と、を備えたものであってもよい。
また、前記第１の基準電圧（Ｖ２）を有する第１の電源と、前記第２の基準電圧（Ｖ１）を有する第２の電源と、を備え、
前記第１の電源は、前記交流信号の信号レベルが第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたときに第１の基準電圧（Ｖ２）を低下させ、
前記第２の電源は、前記第２の基準電圧を小さい方から大きい方に越えたときに、前記第２の基準電圧を低下させるものであってもよい。
また、本発明の第２の観点に係る交流信号のレベル検出回路は、
前記交流信号の信号レベルが、零よりも大きい第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたか否かを判別する第１の判別部（５２）と、
前記交流信号の信号レベルが、前記第１の基準電圧（Ｖ２）よりも大きい複数の第２の基準電圧（Ｖ１，Ｖ３）を越えたか否かを判別し、いずれか１つを第２の判別結果として出力する第２の判別部（４３）と、
前記第１の判別部（５２）の第１の判別結果と前記第２の判別部（４３）が出力した第２の判別結果とを記憶する記憶部（５３ａ、５４）と、
前記記憶部（５３ａ、５４）が記憶している判別結果を参照し、参照した判別結果に基づいて前記交流信号の信号レベルの高低を判別し、当該判別結果としての高低判別信号を出力する判別信号出力部（５３ｂ，５５）と、を備えたことを特徴とする。
前記第１の基準電圧（Ｖ２）を有する第１の電源と、前記第２の基準電圧（Ｖ１）を有する第２の電源と、を備え、
前記第１の電源は、前記交流信号の信号レベルが第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたときに第１の基準電圧（Ｖ２）を低下させ、
前記第２の電源は、前記第２の基準電圧を小さい方から大きい方に越えたときに、前記第２の基準電圧（Ｖ１，Ｖ３）を低下させるものであってもよい。
。
発明を実施するための最良の形態
第１〜第３の実施の形態では、交流信号を交流電圧に対応させて、交流信号のレベル検出回路を交流電圧検出回路として説明する。但し、交流信号を、交流電圧に対応させるだけでなく、交流電流に対応させることもでき、この場合、交流信号のレベル検出回路を、交流電流検出回路として適用することもできる。
［第１の実施形態］
図１は、本発明の第１の実施形態に係る交流電圧検出回路を示す構成図である。
この交流電圧検出回路３０は、交流電源１が図示しない電源装置に供給している電源電圧を検出し、その電源電圧が１００ボルト系か２００ボルト系かを判別可能に示す判別信号を発生する回路である。
交流電圧検出回路３０は、全波整流回路２に接続された分圧抵抗３１，３２と、内部レギュレータ３３と、比較検出部４０と、判別信号生成部５０とを備えている。
全波整流回路２は、交流電源１に接続され、電源装置に整流電圧を与える。抵抗３１及び抵抗３２は、全波整流回路２の正極とグランドとの間に直列に接続されている。抵抗３１と抵抗３２との接続点が、内部レギュレータ３３中のＰＮＰ型トランジスタ３３ａのベースに接続されている。
トランジスタ３３ａのコレクタは、グランドに接続され、トランジスタ３３ａのエミッタは、定電流源３３ｂを介して電源配線に接続されている。トランジスタ３３ａのエミッタは、さらに、ＮＰＮ型トランジスタ３３ｃのベースに接続されている。トランジスタ３３ｃのコレクタが、電源配線に接続され、トランジスタ３３ｃのエミッタが、定電流源３３ｄを介してグランドに接続されている。トランジスタ３３ｃのエミッタは、内部レギュレータ３３の出力端子である。このトランジスタ３３ｃのエミッタに、比較検出部４０と判別信号生成部５０とが接続されている。
比較検出部４０は、基準電圧Ｖ１を発生する電源４１と、比較器４２とを備えている。電源４１は比較器４２の一方の入力端子（−）と接続されている。基準電圧Ｖ１は、交流電源１が供給する電源電圧が１００ボルト系か２００ボルト系かを検出するための電圧であり、例えば検出点をＡＣ１６０［Ｖ］程度となるように設定してもよい。トランジスタ３３ｃのエミッタが、比較器４２の他方の入力端子（＋）に接続されている。
判別信号生成部５０は、基準電圧を発生する電源５１と、比較器５２と、タイミング信号発生回路５３と、サイクル判定回路としてのリセットセットフリップフロップ（以下、ＲＳ−ＦＦという）５４と、信号生成回路としての遅延型フリップフロップ（以下、Ｄ−ＦＦという）５５とを、備えている。
比較器５２の一方の入力端子（＋）は、トランジスタ３３ｃのエミッタと接続され、比較器５２の他方の入力端子（−）は、電源５１と接続されている。比較器５２の出力端子が、タイミング信号発生回路５３に接続されている。
タイミング信号発生回路５３は、例えば図２のように構成される。
図２は、タイミング信号発生回路５３の構成例を示す図である。
タイミング信号発生回路５３は、比較器５２の出力信号の立ち上がりを検出してワンショットのパルスを発生するワンショトパルス発生回路５３ａと、比較器５２の出力信号の立ち下がりを検出してワンショットのパルスを発生するワンショットパルス発生回路５３ｂとで構成されている。
ワンショットパルス発生回路５３ａは、比較器５２の出力端子が一方の入力端子に接続されたＡＮＤ回路５３ｃと、ＡＮＤ回路５３ｃの他方の入力端子と比較器５２の出力端子との間に直列に接続された奇数個のインバータ５３ｄとで構成されている。
ワンショットパルス発生回路５３ｂは、比較器５２の出力端子がインバータ５３ｅを介して一方の入力端子に接続されたＡＮＤ回路５３ｆと、インバータ５３ｅの出力端子とＡＮＤ回路５３ｆの他方の入力端子との間に直列に接続された奇数個のインバータ５３ｇとで構成されている。
ワンショットパルス発生回路５３ａのＡＮＤ回路５３ｃの出力端子が、サイクル判定回路であるＲＳ−ＦＦ５４のリセット端子（Ｒ）に接続されている。
ＲＳ−ＦＦ５４のセット端子（Ｓ）には、比較器４２の出力端子が接続されている。ＲＳ−ＦＦ５４の出力端子（Ｑ）は、信号生成回路であるＤ−ＦＦ５５のデータ入力端子（Ｄ）に接続されている。
ワンショットパルス発生回路５３ｂのＡＮＤ回路５３ｆの出力端子が、Ｄ−ＦＦ５５のクロック端子（Ｃ）に接続されている。Ｄ−ＦＦ５５の出力端子（Ｑ）が交流電圧検出回路３０の出力端子になっている。
次に、交流電圧検出回路３０の動作を、図３（ａ）〜（ｇ）を参照して説明する。
図３（ａ）〜（ｇ）は、交流電圧検出検出回路３０の動作を説明するためのタイムチャートである。
全波整流回路２は、交流電源１が発生する交流電圧を全波整流して整流電圧を発生する。この整流電圧が図示しない電源装置等へ供給される。抵抗３１，３２は、整流電圧を分圧し、内部レギュレータ３３は、図３（ａ）のように、抵抗３１，３２によって分圧された整流電圧の波形整形を行う。
比較検出部４０中の比較器４２は、電源４１が発生する基準電圧Ｖ１と内部レギュレータ３３が出力する整流電圧とを比較し、その整流電圧の瞬時値が基準電圧Ｖ１を越えたときに高レベル（以下、“Ｈ”という）を出力する。これにより、図３（ｂ）のように、全波整流回路２が発生する整流電圧の瞬時値が基準電圧Ｖ１に相当する電圧を超えた期間が検出される。交流電源１が２００ボルト系の電源電圧を電源装置に供給しているときには、比較器４２の出力信号が“Ｈ”になる。交流電源１が１００ボルト系の電源電圧を電源装置に供給しているときには、比較器４２の出力信号が“Ｌ”のままである。比較器４２の出力信号が“Ｈ”になると、ＲＳ−ＦＦ５４がセットされ、図３（ｆ）のように、ＲＳ−ＦＦ５４が“Ｈ”を出力する。
一方、比較器５２は、内部レギュレータ３３の出力する整流電圧と電源５１が発生する基準電圧Ｖ２とを比較し、内部レギュレータ３３の出力電圧が基準電圧Ｖ２を越えたときに“Ｈ”を出力する。これにより、図３（ｃ）のように、全波整流回路２の出力する整流電圧が基準電圧Ｖ２に相当する電圧を越えた期間が、検出される。
タイミング信号発生回路５３中のワンショットパルス発生回路５３ａは、図３（ｄ）のように、比較器５２の出力信号が“Ｈ”に立ち上がるタイミングにワンショットのパルスＰ１を発生する。また、ワンショットパルス発生回路５３ｂは、図３（ｅ）のように、比較器５２の出力信号が“Ｌ”に立ち下がるタイミングでワンショットのパルスＰ２を発生する。
ワンショットパルス発生回路５３ａがパルスＰ１を発生すると、ＲＳ−ＦＦ５４がリセットされ、ＲＳ−ＦＦ５４が“Ｌ”を出力する。従って、全波整流回路２が出力する整流電圧のサイクルのうちで、整流電圧の瞬時値が基準電圧Ｖ１を越えたサイクルが検出され、そのサイクルが検出されたときにＲＳ−ＦＦ５４の出力信号が“Ｈ”になる。
ワンショットパルス発生回路５３ｂの出力するパルスＰ２は、Ｄ−ＦＦ５５のクロック端子（Ｃ）に与えられる。Ｄ−ＦＦ５５は、ワンショットパルス発生回路５３ｂの出力するパルスＰ２の立ち下がりに同期して、ＲＳ−ＦＦ５４の出力信号をラッチし、出力端子（Ｑ）から出力する。このように、ワンショットパルス発生回路５３ｂが発生するパルスに同期して、Ｄ−ＦＦ５５がＲＳ−ＦＦ５４の出力信号をラッチすることにより、整流電圧の瞬時値が基準電圧Ｖ１を越えた整流電圧のサイクルが連続すれば、その間は、図３（ｇ）のように、Ｄ−ＦＦ５５が“Ｈ”を連続して出力する。つまり、Ｄ−ＦＦ５５の出力信号は、交流電源１が２００ボルト系の電源電圧を供給していることを示す判別信号になり、図示しない電源装置に与えられる。電源装置は、Ｄ−ＦＦ５５から与えられた判別信号に基づいた制御を行う。
以上のように、本実施形態の電圧検出回路３０では、次のような利点を有する。
（１）  交流電圧を整流した整流電圧と基準電圧Ｖ１とを比較器４２で比較し、整流電圧の瞬時値が基準電圧Ｖ１を越えた期間を検出し、その検出結果に基づき交流電源１が供給する電源電圧を判別するので、従来のように、交流電圧が整流電圧のピーク値を検出するためのコンデンサが不要になる。そのため、交流電圧検出回路の小型化と低コスト化が実現できる。従って、交流電圧検出回路を組み込んだ各種電子回路の低コスト化と小型化とが可能になる。特に、集積回路化が可能になる利点がある。
（２）  タイミング信号発生回路５３で整流電圧の周波数に同期したパルスＰ１，Ｐ２を発生させ、これらのパルスＰ１，Ｐ２を用いて、ＲＳ−ＦＦ５４に整流電圧の瞬時値が基準電圧Ｖ１を越えたサイクルを検出させ、Ｄ−ＦＦ５５に判別信号を発生させる。そのため、整流電圧のように脈動する電圧からでも、２００ボルト系の電源電圧が与えられていることを安定して示す判別信号を生成できる。さらに、交流電圧１の周波数が変化しても、電源電圧を検出することができる。
［第２の実施形態］
図４は、本発明の第２の実施形態に係る交流電圧検出回路の構成例を示す図である。
この交流電圧検出回路３０Ａは、全波整流回路２に接続された分圧抵抗６１，６２と、内部レギュレータ６３と、比較検出部７０と、判別信号生成部８０とを備えている。
抵抗６１及び抵抗６２は、第１の実施形態の抵抗３１，３２に相当するものであり、全波整流回路２の正極とグランドとの間に直列に接続されている。内部レギュレータ６３は、第１の実施形態の内部レギュレータ３３に相当し、抵抗６１と抵抗６２との接続点が、内部レギュレータ６３中のＰＮＰ型トランジスタ６３ａのベースに接続されている。
トランジスタ６３ａのコレクタは、グランドに接続され、トランジスタ６３ａのエミッタは、定電流源６３ｂを介して電源配線に接続されている。トランジスタ６３ａのエミッタは、さらに、ＮＰＮ型トランジスタ６３ｃのベースと接続されている。トランジスタ６３ｃのコレクタが電源配線に接続され、トランジスタ６３ｃのエミッタが、定電流源６３ｄを介してグランドに接続されている。トランジスタ６３ｃのエミッタが、内部レギュレータ６３の出力端子である。このトランジスタ６３ｃのエミッタに、比較検出部７０及び判別信号生成部８０が接続されている。
比較検出部７０は、第１の実施形態の比較検出部４０と同様であり、基準電圧Ｖ１を発生する電源７１と、比較器７２とを備えている。電源７１は、比較器７２の一方の入力端子（−）と接続されている。トランジスタ６３ｃのエミッタが、比較器７２の他方の入力端子（＋）に接続されている。
判別信号生成部８０は、基準電圧Ｖ２を発生する電源８１と、比較器８２と、タイミング信号発生部８３と、ＲＳ−ＦＦ８４と、Ｄ−ＦＦ８５とを備えるとともに、２入力ＯＲ回路８６をさらに備えている。
電源８１、比較器８２、タイミング信号発生部８３、ＲＳ−ＦＦ８４及びＤ−ＦＦ８５とは、第１の実施形態の電源５１、比較器５２、タイミング信号発生回路５３、ＲＳ−ＦＦ５４及びＤ−ＦＦ５５と同様のもので、同様に接続されている。
ＯＲ回路８６の一方の入力端子は、ＲＳ−ＦＦ８４の出力端子（Ｑ）に接続されている。ＯＲ回路８６の他方の入力端子は、Ｄ−ＦＦ８５の出力端子（Ｑ）に接続され、ＯＲ回路８６の出力端子が、判別信号生成部８０の出力端子になっている。
タイミング信号発生回路８３は、図１に示すタイミング信号発生回路５３と同様のものであり、図５のように構成される。
タイミング信号発生回路８３は、比較器８２の出力信号の立ち上がりを検出してワンショットのパルスを発生するワンショトパルス発生回路８３ａと、比較器８２の出力信号の立ち下がりを検出してワンショットのパルスを発生するワンショットパルス発生回路８３ｂとで構成されている。
ワンショットパルス発生回路８３ａは、比較器８２の出力端子が一方の入力端子に接続されたＡＮＤ回路８３ｃと、ＡＮＤ回路８３ｃの他方の入力端子と比較器８２の出力端子との間に直列に接続された奇数個のインバータ８３ｄとで構成されている。
ワンショットパルス発生回路８３ｂは、比較器８２の出力端子がインバータ８３ｅを介して一方の入力端子に接続されたＡＮＤ回路８３ｆと、インバータ８３ｅの出力端子とＡＮＤ回路８３ｆの他方の入力端子との間に直列に接続された奇数個のインバータ８３ｇとで構成されている。
ワンショットパルス発生回路８３ａのＡＮＤ回路８３ｃの出力端子が、ＲＳ−ＦＦ８４のリセット端子（Ｒ）に接続されている。
ワンショットパルス発生回路８３ｂのＡＮＤ回路８３ｆの出力端子が、Ｄ−ＦＦ８５のクロック端子（Ｃ）に接続されている。
次に、交流電圧検出回路３０Ａの動作を、図６（ａ）〜（ｈ）を参照しつつ、説明する。
図６（ａ）〜（ｈ）は、交流電圧検出検出回路３０Ａの動作を説明するためのタイムチャートである。
全波整流回路２は、交流電源１が発生する交流電圧を全波整流して整流電圧を発生する。抵抗６１，６２は、整流電圧を分圧する。内部レギュレータ６３は、図６（ａ）のように、抵抗６１，６２によって分圧された整流電圧の波形整形を行う。
比較検出部７０中の比較器７２は、電源７１が発生する基準電圧Ｖ１と内部レギュレータ６３が出力する整流電圧とを比較し、その整流電圧の瞬時値が基準電圧Ｖ１を越えたときに“Ｈ”を出力する。これにより、図６（ｂ）のように、全波整流回路２が発生する整流電圧の瞬時値が基準電圧Ｖ１に相当する電圧を超えた期間が検出される。交流電源１が２００ボルト系の電源電圧を電源装置に供給しているときには、比較器７２の出力信号が“Ｈ”になる。交流電源１が１００ボルト系の電源電圧を電源装置に供給しているときには、比較器７２の出力信号が“Ｌ”のままである。比較器７２の出力信号が“Ｈ”になると、ＲＳ−ＦＦ８４がセットされ、図６（ｆ）のように、ＲＳ−ＦＦ８４が“Ｈ”を出力する。
一方、比較器８２は、内部レギュレータ６３の出力する整流電圧と電源８１が発生する基準電圧Ｖ２とを比較し、内部レギュレータ６３の出力電圧が基準電圧Ｖ２を越えているときに、図６（ｃ）のように、“Ｈ”を出力する。
タイミング信号発生回路８３は、図６（ｄ）のように、比較器８２の出力信号が“Ｈ”に立ち上がるタイミングにワンショットのパルスＰ１を発生するとともに、図６（ｅ）のように、比較器８２の出力信号が“Ｌ”に立ち下がるタイミングでワンショットのパルスＰ２を発生する。
ここで、ノイズ除去用コンデンサを全波整流回路２の正極とグランド間に入れることにより、交流電源１の供給する電源電圧が２００ボルト系のときに、内部レギュレータ６３が出力する整流電圧が、図６（ａ）のように基準電圧Ｖ２よりも低くならない場合が考えられる。このようなときには、比較器８２の出力信号が“Ｈ”に固定されるので、パルスＰ２が発生されず、ＲＳ−ＦＦ８４の出力信号が“Ｈ”に固定される。ＲＳ−ＦＦ８４の出力信号が“Ｈ”に固定されている期間には、ＯＲ回路８６の出力信号は、“Ｈ”になり、交流電源１の供給する電源電圧が２００ボルト系であることを示す。
交流電源１の供給する電源電圧が１００ボルト系に変化し、整流電圧の瞬時値が基準電圧Ｖ２に対応する電圧よりも低くなると、比較器８２の出力信号が“Ｌ”に遷移する。タイミング信号発生回路８３は、図６（ｅ）のように、比較器８２の出力信号が“Ｌ”に遷移するごとに、パルスＰ２を発生する。一方、電源電圧が１００ボルト系になると、比較器７２の出力信号は“Ｌ”に固定される。よって、ＲＳ−ＦＦ８４がセットされず、ＲＳ−ＦＦ８４の出力信号が“Ｌ”になる。パルスＰ２が立ち下がるタイミングでＲＳ−ＦＦ８４の出力信号の“Ｌ”をラッチするＤ−ＦＦ８５の出力信号が“Ｌ”になる。このときＯＲ回路８６の出力信号が“Ｌ”に遷移する。即ち、交流電源１が供給する電源電圧が、２００ボルト系から１００ボルト系に変化したことが示される。
以上のように、本実施形態の交流電圧検出回路３０Ａでは、第１の実施形態と同様に、整流電圧のピーク値を検出するためのコンデンサが不要で、交流電圧検出回路３０Ａの小型化と低コスト化が実現できるばかりでなく、ＯＲ回路８６を設けたので、交流電源１の供給する電源電圧が２００ボルト系で、整流電圧が基準電圧Ｖ２に対応する電圧よりも低くならない場合にも、２００ボルト系の電源電圧が供給されていることを判別信号で示すことができる。
［第３の実施形態］
図７は、本発明の第３の実施形態に係る交流電圧検出回路の構成例を示す図でり、第２の実施形態の図４中の要素と共通する要素には、共通の符号が付されている。
この交流電圧検出回路３０Ｂは、第２の実施形態の交流電圧検出回路の比較検出部７０及び判別信号生成部８０を、図７の比較検出部９０及び判別信号生成部１００に置換したものである。他の構成は、第２の実施形態と同様である。
比較検出部９０は、電源９１と、比較器７２とを備えている。電源９１は、内部レギュレータ６３が発生する整流電圧が上昇し、比較器７２の出力が“Ｌ”から“Ｈ”に変化したとき、基準電圧Ｖ１より低い基準電圧を発生する。また、電源９１は、内部レギュレータ６３が発生する整流電圧が下降し、比較器７２の出力が“Ｈ”から“Ｌ”に変化したとき、電圧Ｖ１より低かった基準電圧を元の基準電圧Ｖ１に変化させる。この電源９１が発生する基準電圧は、２００ボルト系の電源電圧が与えられていることを検出するための電圧として用いられる。比較器７２は、第２の実施形態の比較検出部７０中の比較器７２と同じものであり、比較器７２の一方の入力端子（＋）は、内部レギュレータ６３の出力端子に接続されている。比較器７２の他方の入力端子（−）と電源９１とが接続されている。
判別信号生成部１００は、第２の実施形態の判別信号生成部８０中の電源８１を電源１０１に変更したものであり、他の構成は、判別信号生成部８０と同様である。電源１０１は、内部レギュレータ６３が発生する整流電圧が上昇し、比較器８２の出力が“Ｌ”から“Ｈ”に変化したとき、基準電圧Ｖ２より低い基準電圧を発生する。また、電源１０１は、内部レギュレータ６３が発生する整流電圧が下降し、比較器８２の出力が“Ｈ”から“Ｌ”に変化したとき、電圧Ｖ２より低かつた基準電圧を元の基準電圧Ｖ２に変化させる。電源１０１が、比較器８２の入力端子（−）に接続されている。
この交流電圧検出回路では、電源９１及び電源１０１が、整流電圧の上昇するときと下降するときとで異なる基準電圧を発生し、比較器７２及び比較器８２が、その基準電圧と整流電圧とを比較する。よって、比較器７２，８２の出力信号が“Ｌ”から“Ｈ”に遷移する際の基準電圧と、“Ｈ”から“Ｌ”に遷移する基準電圧との間にヒステリシスが持たされることになる。そのため、内部レギュレータ６３が発生する整流電圧がノイズによって変動したときにでも、一度“Ｈ”に遷移した比較器７２，８２の出力信号が再び“Ｌ”になることが防止され、電源電圧の検出精度が向上する。
他の動作は、第２の実施形態と同様であり、２００ボルト系の電源電圧が交流電源１から供給されているときには、“Ｈ”の判別信号を電源装置に与え、１００ボルト系の電源電圧が供給されているときには、“Ｌ”の判別信号を電源装置に与える。
以上のような本実施形態の交流電圧検出回路３０Ｂでは、電源９１，１０１を設け、比較器７２，８２に与える基準電圧を、内部レギュレータ６３で発生する整流電圧が上昇するときと下降するときに変化させている。そのため、ノイズに強い交流電圧検出回路を構成することができる。
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。その変形例としては、次のようなものがある。
（１）  第１〜３の実施形態では、内部レギュレータ３３，６３を備えているが、内部レギュレータ３３，６３は、省略可能であり、全波整流回路２で発生する整流電圧を分圧抵抗３１，３２，６１，６２を介して、比較器４２，５２，７２，８２に入力してもよい。
（２）  第１〜３の実施形態では、１００ボルト系の電源電圧と２００ボルト系の２系統の電源電圧を判別する構成例を示した。しかし、これに限らず、図８に示すように比較検出部４３中に２つの比較器４５，４７と、切換器４８と、を備えることもできる。
電源４４は比較器４５の一方の入力端子（−）と接続されている。基準電圧Ｖ１は、第１の実施の形態と同様に、交流電源１が供給する電源電圧が１００ボルト系か２００ボルト系かを検出するための電圧であり、例えば検出点をＡＣ１６０［Ｖ］程度となるように設定する。
電源４６は比較器４７の一方の入力端子（−）と接続されている。基準電圧Ｖ３は、交流電源１が供給する電源電圧が例えば、３００ボルト系か否かを検出するための電圧であり、例えば検出点をＡＣ２６０［Ｖ］程度となるように設定してもよい。トランジスタ３３ｃのエミッタは、比較器４５、４７の他方の入力端子（＋）に接続されている。
また、切換器４８は、比較器４５，４７のいずれか一方の出力信号を選択出力する。
このように構成されることにより、１つの基準電圧Ｖ１ばかりでなく、複数の基準電圧Ｖ１，Ｖ３と整流電圧とを比較させ、その結果から判別信号を生成する構成にすれば、３系統の電源電圧を判別できる。さらに、比較器を増やせば、４系統以上の電源電圧を判別できる。
（３）  また、図８に示す電圧検出回路についても、図９に示すように、比較検出部４３が、図７に示す電源９１と同じように動作する電源９２，９３を備え、判別信号生成部５０も、図７に示す電源１０１と同じように動作する電源１０２を備えるようにすることもできる。
そして、電源９２，９３，１０２が比較器４５，４７，５２に与える基準電圧Ｖ１，Ｖ２，Ｖ３を整流電圧の上昇するときと下降するときとで異ならせることにより、ヒステリシスを持たせることもできる。
（４）  第３の実施形態では、比較器７２，８２に与える基準電圧を整流電圧の上昇するときと下降するときとで異ならせることにより、ヒステリシスを持たせているが、基準電圧を固定化しておき、整流電圧が基準電圧を横切ったときに、比較器７２，８２に入力される整流電圧を変化させてもよい。このようにしても、第３の実施形態と同様にヒステリシスを持たせることができる。
（５）  第１〜第３の実施形態では、整流電圧を正方向の電圧として、交流信号と対応させて説明した。しかし、これに限られるものではなく、整流電圧を負の方向の電圧であっても、本実施の形態を適用することができる。この場合、この整流電圧を反転させた交流信号を生成し、この交流信号の信号レベルの高低を判別すればよい。
本発明は、２００２年３月６日に出願された特願２００２−６００５９に基づき、本明細書中にその明細書、特許請求の範囲、図面全体を参考として取り込むものとする。
産業上の利用の可能性
本発明は、電圧検出回路を使用する産業分野に利用可能である。
【図面の簡単な説明】
図１は、本発明の第１の実施形態に係る交流電圧検出回路の構成例を示す図である。
図２は、図１中のタイミング信号発生回路の構成例を示す図である。
図３は、図１の交流電圧検出回路の動作を示すタイムチャートである。
図４は、本発明の第２の実施形態に係る交流電圧検出回路の構成例を示す図である。
図５は、図４中のタイミング信号発生回路の構成例を示す図である。
図６は、図４の交流電圧検出回路の動作を示すタイムチャートである。
図７は、本発明の第３の実施形態に係る交流電圧検出回路の構成例を示す図である。
図８は、本発明の第１の実施形態に係る交流電圧検出回路の応用例を示す回路図である。
図９は、さらに図８に示す交流電圧検出回路の応用例を示す回路図である。
図１０は、従来の交流電圧検出回路の回路図である。
【図１】
2003075019.tif 000003
【図２】
2003075019.tif 000004
【図３】
2003075019.tif 000005
【図４】
2003075019.tif 000006
【図５】
2003075019.tif 000007
【図６】
2003075019.tif 000008
【図７】
2003075019.tif 000009
【図８】
2003075019.tif 000010
【図９】
2003075019.tif 000011
【図１０】
2003075019.tif 000012
【手続補正書】
【提出日】平成16年3月22日(2004.3.22)
【手続補正００１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】交流電源が発生する交流信号を整流した整流電圧を入力し、該整流電圧の瞬時値と第１の基準電圧（Ｖ２）とを比較し、該瞬時値が該第１の基準電圧を越えている期間を第１の比較結果で示す第１の比較器（５２，８２）と、
前記整流電圧の瞬時値と前記第１の基準電圧よりも高い第２の基準電圧（Ｖ１）とを比較し、該瞬時値が該第２の基準電圧を越えている期間を第２の比較結果で示す第２の比較器（４０，７０，９０）と、
前記第１の比較結果及び第２の比較結果に基づき、前記瞬時値が前記第１の基準電圧（Ｖ２）を超えた期間ごとに、前記整流電圧が前記第２の基準電圧を超えたか否かを示す情報を記憶する記憶部（５３ａ，５４，８３ａ，８４）と、
前記記憶部に記憶された情報に基づき、前記交流電源が発生する交流信号のレベルが高いか低いかを前記整流電圧のサイクルごとに高低判定信号で示す判別信号出力部（５３ｂ，５５，８３ｂ、８５，８６）と、
を備えることを特徴とする交流信号のレベル検出回路。
【請求項２】前記判別信号出力部は、前記整流電圧が前記第２の基準電圧を超えたことを示す情報を前記記憶部が記憶しているときに、前記交流電源が発生する交流信号のレベルが高いことを高低判定信号で示し、該整流電圧が該第２の基準電圧を超えないことを示す情報を該記憶部が記憶しているときに、該交流電源が発生する交流信号のレベルが低いことを高低判定信号で示すことを特徴とする請求項１に記載の交流信号のレベル検出回路。
【請求項３】前記整流電圧は、前記交流信号を全波整流した電圧であることを特徴とする請求項１に記載の交流信号のレベル検出回路。
【請求項４】前記判別信号出力部（５３ｂ，５５）は、前記記憶部（５３ａ，５４）が記憶している前記情報を、前記整流電圧のレベルが前記第１の基準電圧（Ｖ２）を大きい方から小さい方に越えたときに参照して、該交流信号のレベルが高いか低いかを前記高低判別信号に示す、
ことを特徴とする請求項２に記載の交流信号のレベル検出回路。
【請求項５】前記判別信号出力部（８３ｂ，８５，８６）は、
記憶部（８３ａ，８４）が記憶している情報を、前記整流電圧のレベルが前記第２の基準電圧（Ｖ１）を越えたときと前記第１の基準電圧（Ｖ２）を大きい方から小さい方に越えたときに参照して、該交流信号のレベルが高いか低いかを前記高低判別信号に示す、
ことを特徴とする請求項２に記載の交流信号のレベル検出回路。
【請求項６】前記記憶部は、前記整流電圧の瞬時値が前記第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたときに前記第１の比較器（５２）の第１の比較結果に基づいてリセット信号（Ｐ１）を生成して出力するリセット信号出力部（５３ａ）と、
前記リセット信号出力部（５３ａ）が生成したリセット信号（Ｐ１）に基づいてリセットされ、前記整流電圧の瞬時値が前記第２の基準電圧（Ｖ１）を越えたことを示す前記第２の比較器（４２）の第２の比較結果に基づいてセットされるＱ信号を出力し、前記Ｑ信号のリセット、セット状態を記憶するリセットセットフリップフロップ回路（５４）と、を備え、
前記判別信号出力部は、
前記整流電圧の瞬時値が前記第１の基準電圧（Ｖ２）を大きい方から小さい方に越えたときに前記第１の比較器（５２）の第１の比較結果に基づいてタイミング信号（Ｐ２）を生成し、出力するタイミング信号出力部（５３ｂ）と、
前記タイミング信号出力部（５３ｂ）から前記タイミング信号（Ｐ２）が出力されたときに、前記リセットセットフリップフロップ回路（５４）から出力されたＱ信号のリセット、セット状態を参照し、参照した状態と同じ状態の信号を前記高低判別信号として出力する遅延型フリップフロップ回路（５５）と、を備えた、
ことを特徴とする請求項４に記載の交流信号のレベル検出回路。
【請求項７】前記記憶部は、
前記整流電圧の瞬時値が前記第１の基準電圧（Ｖ２）を越えたことを示す前記第１の比較器（８２）の第１の比較結果に基づいてリセット信号（Ｐ１）を生成して出力するリセット信号出力部（８３ａ）と、
前記リセット信号生成部（８３ａ）が生成したリセット信号（Ｐ１）に基づいてリセットされ、前記整流電圧の瞬時値が前記第２の基準電圧（Ｖ１）を越えたことを示す前記第２の比較器（７２）の第２の比較結果に基づいてセットされるＱ信号を出力し、前記Ｑ信号のリセット、セット状態を、前記情報として記憶するリセットセットフリップフロップ回路（８４）と、を備え、
前記判別信号出力部は、
前記第１の比較器（８２）が判別した前記第１の比較結果に基づいてタイミング信号（Ｐ２）を生成し、出力するタイミング信号出力部（８３ｂ）と、
前記タイミング信号出力部（８３ｂ）から前記タイミング信号（Ｐ２）が出力されたときに、前記リセットセットフリップフロップ回路（８４）から出力されたＱ信号のリセット、セット状態を参照し、参照した状態と同じ状態の信号を出力する遅延型フリップフロップ回路（８５）と、
前記リセットセットフリップフロップ回路（８４）の出力信号と遅延型フリップフロップ回路（８５）との論理和演算を行い、論理和演算の結果を、高低判別信号として出力する論理和演算部（８６）と、を備えた、
ことを特徴とする請求項５に記載の交流信号のレベル検出回路。
【請求項８】前記第１の基準電圧（Ｖ２）を有する第１の電源と、前記第２の基準電圧（Ｖ１）を有する第２の電源と、を備え、
前記第１の電源は、前記整流電圧の瞬時値が第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたときに第１の基準電圧（Ｖ２）を低下させ、
前記第２の電源は、前記整流電圧の瞬時値が前記第２の基準電圧を小さい方から大きい方に越えたときに、該第２の基準電圧を低下させる、
ことを特徴とする請求項２に記載の交流信号のレベル検出回路。
【請求項９】交流電源が発生する交流信号を整流した整流電圧を入力し、該整流電圧の瞬時値と第１の基準電圧（Ｖ２）とを比較し、該瞬時値が該第１の基準電圧を越えている期間を第１の比較結果で示す第１の比較器（５２）と、
前記整流電圧の瞬時値と前記第１の基準電圧よりも高い複数の第２の基準電圧（Ｖ１，Ｖ３）とを比較し、該瞬時値がいずれか１つの第２の基準電圧を越えている期間を第２の比較結果で示す第２の比較器（４３）と、
前記第１の比較結果及び第２の比較結果に基づき、前記瞬時値が前記第１の基準電圧（Ｖ２）を超えた期間ごとに、前記整流電圧が前記第２の基準電圧を超えたか否かを示す情報を記憶する記憶部（５３ａ，５４）と、
前記記憶部に記憶された情報に基づき、前記交流電源が発生する交流信号のレベルが高いか低いかを前記整流電圧のサイクルごとに高低判定信号で示す判別信号出力部（５３ｂ，５５）と、
を備えることを特徴とする交流信号のレベル検出回路。
【請求項１０】前記第１の基準電圧（Ｖ２）を有する第１の電源と、前記第２の基準電圧（Ｖ１，Ｖ３）を有する第２の電源とを備え、
前記第１の電源は、前記整流電圧の瞬時値が第１の基準電圧（Ｖ２）を小さい方から大きい方に越えたときに第１の基準電圧（Ｖ２）を低下させ、
前記第２の電源は、前記整流電圧の瞬時値が前記第２の基準電圧を小さい方から大きい方に越えたときに、該第２の基準電圧を低下させる、
ことを特徴とする請求項９に記載の交流信号のレベル検出回路。




【国際調査報告】
2003075019.tif 000013
2003075019.tif 000014