【事件の表示】
　特願２００６−１６４１３９「検査システムおよびその検査回路、半導体装置、表示装置ならびに半導体装置の検査方法」拒絶査定不服審判事件〔平成１９年１２月２７日出願公開、特開２００７−３３３４９５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯 
　本願は、平成１８年６月１４日を出願日とする特許出願であって、平成２３年５月２３日付けで明細書及び特許請求の範囲についての手続補正（以下、「補正１」という。）がなされ、平成２４年３月２７日付け（送達日：同年４月３日）で拒絶査定がなされたところ、これに対し、平成２４年７月３日に拒絶査定不服審判が請求されるとともに、当該請求と同時に、明細書及び特許請求の範囲についての手続補正（以下「補正２」という。）がなされたものである。
　その後、平成２５年３月１９日付けで当審より期間を指定して審尋を行ったところ、指定した期間内に請求人から応答はなかった。
　
第２　本願発明
　本願の請求項１に係る発明は、補正１、補正２により補正された明細書及び特許請求の範囲並びに図面の記載からみて、その特許請求の範囲の請求項１に記載された事項により特定される以下のとおりのものと認められる。（以下「本願発明」という。）
　
　「【請求項１】
　第１の回路と、第２の回路と、前記第１および第２の回路間に介在する検査回路とを含む検査システムであって、
前記検査回路は前記第１および第２の回路間の信号伝達を制御する信号伝達制御手段と、少なくとも前記第１および第２の回路の一方を検査用に出力する検査出力手段とを含み、前記信号伝達制御手段と前記検査出力手段とを切り替えて使用するとともに、前記各々の手段は、各手段を実現する回路の一部を互いに共有することを特徴とする検査システム。」
　
第３　引用発明 
１　引用刊行物の記載事項 
　原査定の拒絶の理由に引用され、本願の出願前に日本国内において頒布された刊行物である特開平６−３４７５２１号公報（以下「引用刊行物」という。）には、図面とともに以下の事項が記載されている。
　
＜記載事項１＞  
「【０００８】本発明の目的は、診断機能を備えた半導体集積回路装置において、回路設計が容易でしかも通常動作時および診断時における信号の遅延の少ない診断制御用補助回路付きのデータ保持手段（フリップフロップ）を提供することにある。
・・・
【０００９】
【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。すなわち、組合せ論理回路の前後に配置されたフリップフロップ（データ保持手段）を、半導体集積回路装置の外部から与えられるアドレス信号（選択信号）によって選択して外部から直接組み合わせ論理回路診断のためのテストデータを入れたり、特定のフリップフロップの保持データを外部端子を経由して直接半導体集積回路装置の外部へ読み出せるように構成された診断機能付きの半導体集積回路装置において、通常動作時にシステム信号（システムデータ）が供給されるラッチ回路はバイポーラトランジスタ回路で構成する。また、診断時に診断用の信号が供給されこの信号に基づいて上記ラッチ回路への制御信号を形成するためのラッチ機能付き診断用補助回路はＣＭＯＳ回路で構成する。さらに、診断時に診断用補助回路の出力信号によって制御される上記ラッチ回路の出力信号はバイポーラ論理ゲートに入力され、バイポーラ論理ゲートに更に入力される制御信号のレベルに従って、上記ラッチ回路の出力信号が外部端子を介して直接外部の半導体集積回路装置へ出力させるようにする。
【００１０】言い換えるならば、ラッチ回路に含まれかつ複数のバイポーラ・トランジスタで構成されたフリップフロップは、通常動作時のシステムデータのラッチばかりでなく、テストデータまたはテスト結果データのラッチのために利用される。
・・・
【００１１】
【作用】上記した手段によれば、通常動作モードでシステムデータが供給されかつ診断モードでテスト結果データが供給されるラッチ回路はバイポーラトランジスタ回路で構成されるため、ラッチ回路は通常動作時に信号遅延が少なくされる。診断用補助回路は、診断モード時にラッチ回路に制御信号を供給するために用いられる。」
　
＜記載事項２＞
「【００１４】
【実施例】以下、本発明の実施例を図面に基づいて説明する。図１には、本発明を適用した論理ＬＳＩの概略構成が示されている。同図において、一点鎖線で囲まれた論理ＬＳＩは、特に制限されないが、単結晶シリコン基板のような一個の半導体チップ上において集積、形成される。なお、同図において、二重丸は、論理ＬＳＩの信号入出力用の外部端子および電源端子を示している。図１において、１１，１２，１３はそれぞれ内部記憶能力を持たず所定の論理機能を有する組合せ論理回路である。
・・・
【００１７】図１に戻って、ＦＦ１１〜ＦＦ４２は、上記組合せ論理回路１１と１２との間，組合せ論理回路１２と１３との間および上記組合せ論理回路１１の前段と組合せ論理回路１３の後段にそれぞれ設けられたデータラッチ用のフリップフロップである。これらのフリップフロップＦＦ１１〜ＦＦ４２は、それぞれ診断用補助回路７２が付加されており、上記組合せ論理回路の診断モード時に診断用データがラッチされるフリップフロップとされる。上記組合せ論理回路１１は、フリップフロップＦＦ１１〜ＦＦ１３にそれぞれ結合された入力端子とフリップフロップＦＦ２１およびＦＦ２２にそれぞれ結合された出力端子とを有する。同様に、上記組合せ論理回路１２は、フリップフロップＦＦ２１およびＦＦ２２にそれぞれ結合された入力端子とフリップフロップＦＦ３１〜ＦＦ３３にそれぞれ結合された出力端子とを有し、上記組合せ論理回路１３は、フリップフロップＦＦ１１〜ＦＦ１３にそれぞれ結合された入力端子とフリップフロップＦＦ４１およびＦＦ４２にそれぞれ結合された出力端子とを有する。
【００１８】上記フリップフロップＦＦ１１〜ＦＦ１３は、入力回路を兼用したラッチ回路とされ、診断モード時に外部端子３１から供給される診断用入力クロックＣＫｉに同期して入力ピン（入力端子）４１，４２および４３から入力された入力信号をラッチしたり、あるいは上記組合せ論理回路１１のためのテストデータをラッチしたりするために利用される。一方、通常動作モード時に上記フリップフロップＦＦ１１〜ＦＦ１３は、上記入力クロックＣＫｉが供給されないこと（ハイレベルに固定されること）によって、上記入力端子４１，４２および４３から入力された入力信号をそのまま通過させる入力バッファとして機能する。すなわち、上記フリップフロップＦＦ１１〜ＦＦ１３は、バウンダリ・スキャン・フリップフロップとされる。
【００１９】上記フリップフロップＦＦ２１，ＦＦ２２，ＦＦ３１，ＦＦ３２およびＦＦ３３は、それぞれ上記組合せ論理回路１１および１２の出力信号のラッチを行なうフリップフロップとされる。上記フリップフロップＦＦ２１とＦＦ２２は、通常動作モード時および診断モード時に外部端子３２から供給されるシステムクロックＣＫ１によって、上記組合せ論理回路１１の出力データあるいは組合せ論理回路１２の診断のためのテストデータをラッチするために利用される。また、上記フリップフロップＦＦ３１〜ＦＦ３３は、通常動作モード時および診断モード時に外部端子３３から供給されるシステムクロックＣＫ２によって、上記組合せ論理回路１２の出力データあるいは組合せ論理回路１３の診断のためのテストデータをラッチするために利用される。
【００２０】さらに、上記フリップフロップＦＦ４１とＦＦ４２は、出力回路を兼用したフリップフロップとされる。フリップフロップＦＦ４１とＦＦ４２は、診断モード時に外部端子３４から供給される診断用出力クロックＣＫｏによって、上記組合せ論理回路１３の出力データをラッチするために利用される。一方、通常動作モード時に、上記フリップフロップＦＦ４１とＦＦ４２は、上記診断用出力クロックＣＫｏが供給されない（ハイレベルに固定される）ことによって、上記組合せ論理回路１３の出力データをそのまま通過させて出力ピン５１と５２に出力する。すなわち、上記フリップフロップＦＦ４１とＦＦ４２は、バウンダリ・スキャン・フリップフロップとされる。一方、上記フリップフロップＦＦ１１〜ＦＦ４２にラッチされたテスト結果データは、診断モードにおいて、診断データ出力端子５５から論理ＬＳＩの外部へ出力される。
【００２１】図１において、１０は診断制御回路を示している。この診断制御回路１０は、診断モード時に、外部アドレス端子６１〜６６から供給されるアドレス信号をデコードし、各フリップフロップＦＦ１１〜ＦＦ４２に対する選択信号ＳＥＬを形成する。さらに、上記診断制御回路１０は、入力端子６７から供給されるテストデータＴＤおよび入力端子６８から供給されるスキャンクロックＣＫｓに基づいて各フリップフロップに設けられた診断用補助回路７２にセット信号Ｓまたはリセット信号Ｒを形成したり、あるいは入力端子６９から供給された診断モード切換え信号ＴＭを、上記各フリップフロップの診断用補助回路７２に分配する。この診断制御回路１０はＣＭＯＳ回路により構成される。」
　
＜記載事項３＞
「【００２５】図２には、上記フリップフロップＦＦ１１〜ＦＦ４２の論理機能の一実施例が示されている。同図において、符号７１は、通常動作時にシステムデータをラッチするラッチ回路（フリップフロップ）を示し、符号７２は前述の診断用補助回路、７３は上記診断制御回路１０からの選択信号ＳＥＬに基いて上記ラッチ回路７１の反転出力端子／Ｑの出力信号をスキャンアウトデータＳｏとして上記診断データ出力端子５５へ出力させるためのＮＯＲゲートを示す。」
　
＜記載事項４＞
「【００２８】図３〜図５において、図３に示されている回路は前記入力用フリップフロップＦＦ１１およびＦＦ１２に適したラッチ回路であり、図４に示されている回路は前記フリップフロップＦＦ２１〜ＦＦ３３に適したラッチ回路、図５に示されている回路は前記出力用フリップフロップＦＦ４１，ＦＦ４２に適したラッチ回路である。」
　
＜記載事項５＞
「【００３３】次に、図４に示されている内部用フリップフロップＦＦ２１〜ＦＦ３３に適したラッチ回路７１の動作を説明する。ラッチ回路７１は、通常動作モードと診断モードを設定することが可能である。診断モードには、ハイ入力固定モード、ロウ入力固定モード、セットモード及びリセットモードが含まれる。
・・・
【００３８】上述したように、通常動作モードでは、システムデータ入力端子Ｄにハイレベルの信号が入力された場合、クロック端子ＣＫにハイレベルにされることによって、出力端子Ｑからはハイレベルの信号が出力され、出力端子Ｑ’からはロウレベルの信号が出力される。次いで、クロック端子ＣＫのレベルがロウレベルに変化しても、出力端子Ｑおよび出力端子Ｑ’のレベルは維持される。また、システムデータ入力端子Ｄにロウレベルの信号が入力された場合、クロック端子ＣＫにハイレベルにされることによって、出力端子Ｑからはロウレベルの信号が出力され、出力端子Ｑ’からはハイレベルの信号が出力される。次いで、クロック端子ＣＫのレベルがロウレベルに変化しても、出力端子Ｑおよび出力端子Ｑ’のレベルは維持される。
・・・
【００４５】診断時においては、上記２つのモードの相違を考慮に入れて、セットモードまたはハイ入力固定モードのいずれを使用するかが選択される。例えば、クロックＣＫがロウレベルの時に出力端子Ｑのレベルをハイレベルに設定してそれを後段の論理回路に入力させて診断を行なうとともに、次にクロックＣＫがハイレベルに変化した時に前段の論理回路の診断結果データをシステムデータ端子Ｄより取り込んでラッチしたいような場合には、セットモードを選択すればよい。」
　
２　引用刊行物に記載された技術事項・引用発明
　上記記載事項１ないし５及び図面の記載から、以下の技術事項が読み取れる。 
　
（１）上記記載事項１、２及び図１の記載から、概略、診断機能を備えた論理ＬＳＩが、所定の論理機能を有する組合せ論理回路１１、１２、１３と、前記組合せ論理回路１１と１２との間、論理回路１２と１３との間、組合せ論理回路１１と入力ピン４１、４２、４３との間、組合せ論理回路１３と出力ピン５１、５２との間にそれぞれ設けられた複数のフリップフロップと診断用補助回路７２を含むことが読み取れる。
　この点について、より詳細には、「組合せ論理回路１１と、組合せ論理回路１２と、組合せ論理回路１３と、前記組合せ論理回路１１と前記組合せ論理回路１２との間に設けられたフリップフロップ２１、２２及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２と、前記組合せ論理回路１２と前記組合せ論理回路１３との間に設けられたフリップフロップ３１、３２、３３及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２と、前記組合せ論理回路１１と入力端子４１、４２、４３との間に設けられたフリップフロップ１１、１２、１３及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２と、前記組合せ論理回路１３と出力ピン５１、５２との間に設けられたフリップフロップ４１、４２及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２とを含む診断機能を備えた論理ＬＳＩ」との技術事項が読み取れる。
　
（２）上記記載事項２には、「【００１７】・・・これらのフリップフロップＦＦ１１〜ＦＦ４２は、それぞれ診断用補助回路７２が付加されており、上記組合せ論理回路の診断モード時に診断用データがラッチされるフリップフロップとされる。」、「【００１９】上記フリップフロップＦＦ２１，ＦＦ２２，ＦＦ３１，ＦＦ３２およびＦＦ３３は、それぞれ上記組合せ論理回路１１および１２の出力信号のラッチを行なうフリップフロップとされる。上記フリップフロップＦＦ２１とＦＦ２２は、通常動作モード時および診断モード時に外部端子３２から供給されるシステムクロックＣＫ１によって、上記組合せ論理回路１１の出力データあるいは組合せ論理回路１２の診断のためのテストデータをラッチするために利用される。」、「【００２１】・・・上記フリップフロップＦＦ１１〜ＦＦ４２にラッチされたテスト結果データは、診断モードにおいて、診断データ出力端子５５から論理ＬＳＩの外部へ出力される。」と記載されており、また、上記記載事項５には、「【００３３】次に、図４に示されている内部用フリップフロップＦＦ２１〜ＦＦ３３に適したラッチ回路７１の動作を説明する。ラッチ回路７１は、通常動作モードと診断モードを設定することが可能である。診断モードには、ハイ入力固定モード、ロウ入力固定モード、セットモード及びリセットモードが含まれる。・・・【００４５】診断時においては、上記２つのモードの相違を考慮に入れて、セットモードまたはハイ入力固定モードのいずれを使用するかが選択される。例えば、クロックＣＫがロウレベルの時に出力端子Ｑのレベルをハイレベルに設定してそれを後段の論理回路に入力させて診断を行なうとともに、次にクロックＣＫがハイレベルに変化した時に前段の論理回路の診断結果データをシステムデータ端子Ｄより取り込んでラッチしたいような場合には、セットモードを選択すればよい。」と記載されている。
　これらの記載、図１の記載及び論理回路の検査技術における技術常識からみて、「フリップフロップ２１、２２及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２は、診断モードにおいて、フリップフロップ２１、２２に、組合せ論理回路１１の出力データであるテスト結果データをラッチし、このラッチされたテスト結果データを診断データ出力端子５５から論理ＬＳＩの外部へ出力する」との技術事項が読み取れる。
　
（３）上記記載事項５には、図４に示されているフリップフロップ２１、２２に適したラッチ回路７１の動作に関して、通常動作モードにおいて、システムデータ入力端子Ｄにハイレベルの信号が入力した場合、クロックの立ち上がりで出力端子Ｑからハイレベルの信号が出力され、当該出力はクロックの立ち下がりによっても維持されること、また、システムデータ入力端子Ｄにロウレベルの信号が入力した場合、クロックの立ち上がりで出力端子Ｑからロウレベルの信号が出力され、当該出力はクロックの立ち下がりによっても維持されることが記載されている。
　当該記載から、フリップフロップ２１、２２は、通常動作モードにおいて、システムデータ入力端子Ｄに入力された入力信号をラッチして出力端子Ｑから出力することがわかる。
　このことと、上記記載事項２の「【００１７】・・・これらのフリップフロップＦＦ１１〜ＦＦ４２は、それぞれ診断用補助回路７２が付加されており、上記組合せ論理回路の診断モード時に診断用データがラッチされるフリップフロップとされる。」、「【００１９】・・・上記フリップフロップＦＦ２１とＦＦ２２は、通常動作モード時および診断モード時に外部端子３２から供給されるシステムクロックＣＫ１によって、上記組合せ論理回路１１の出力データあるいは組合せ論理回路１２の診断のためのテストデータをラッチするために利用される。」との記載及び上記記載事項３の記載並びに図１、２及び４の記載からみて、「フリップフロップ２１、２２及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２は、通常動作モードにおいて、フリップフロップ２１、２２に、組合せ論理回路１１の出力データをラッチして組合せ論理回路１２に伝達する」との技術事項が読み取れる。
　
（４）上記「（２）」、「（３）」において指摘した技術事項からみて、「フリップフロップ２１、２２及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２は、通常動作モード及び診断モードの双方のモードにおいて、組合せ論理回路１１の出力データをラッチするラッチ回路としてフリップフロップ２１、２２を兼用する」との技術事項が読み取れる。
　
（５）以上のことを踏まえると、引用刊行物には、次の発明（以下、「引用発明」という。）が記載されていると認められる。
　
「組合せ論理回路１１と、組合せ論理回路１２と、組合せ論理回路１３と、前記組合せ論理回路１１と前記組合せ論理回路１２との間に設けられたフリップフロップ２１、２２及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２と、前記組合せ論理回路１２と前記組合せ論理回路１３との間に設けられたフリップフロップ３１、３２、３３及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２と、前記組合せ論理回路１１と入力端子４１、４２、４３との間に設けられたフリップフロップ１１、１２、１３及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２と、前記組合せ論理回路１３と出力ピン５１、５２との間に設けられたフリップフロップ４１、４２及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２とを含む診断機能を備えた論理ＬＳＩであって、
　前記フリップフロップ２１、２２及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２は、通常動作モードにおいて、フリップフロップ２１、２２に、組合せ論理回路１１の出力データをラッチして組合せ論理回路１２に伝達し、診断モードにおいて、フリップフロップ２１、２２に、組合せ論理回路１１の出力データであるテスト結果データをラッチし、このラッチされたテスト結果データを診断データ出力端子５５から論理ＬＳＩの外部へ出力し、通常動作モード及び診断モードの双方のモードにおいて、組合せ論理回路１１の出力データをラッチするラッチ回路としてフリップフロップ２１、２２を兼用することを特徴とする診断機能を備えた論理ＬＳＩ。」
　
第４　当審の判断
１　本願発明と引用発明との対比
　本願発明と引用発明とを対比する。
（１）引用発明の「組合せ論理回路１１」、「組合せ論理回路１２」、「フリップフロップ２１、２２及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２」は、それぞれ、本願発明の「第１の回路」、「第２の回路」、「検査回路」に相当する。
　
（２）引用発明の「診断機能を備えた論理ＬＳＩ」は、「組合せ論理回路１１」と、「組合せ論理回路１２」と、これらの回路の間に設けられた「フリップフロップ２１、２２及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２」とを含むものであり、診断機能、すなわち、検査機能を有するものである。
　したがって、上記「（１）」の相当関係を勘案すると、引用発明の「診断機能を備えた論理ＬＳＩ」は、本願発明の「検査システム」に相当する。
　
（３）引用発明の「フリップフロップ２１、２２及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２」は、「通常動作モードにおいて、フリップフロップ２１、２２に、組合せ論理回路１１の出力データをラッチして組合せ論理回路１２に伝達」するから、通常動作モード時に、フリップフロップ２１、２２に、組合せ論理回路１１の出力データをラッチして組合せ論理回路１２に伝達する手段を構成しているといえる。
　したがって、引用発明の「前記フリップフロップ２１、２２及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２は、通常動作モードにおいて、フリップフロップ２１、２２に、組合せ論理回路１１の出力データをラッチして組合せ論理回路１２に伝達し」と、
　本願発明の「前記検査回路は前記第１および第２の回路間の信号伝達を制御する信号伝達制御手段とを含み」とは、ともに、
　「前記検査回路は前記第１および第２の回路間の信号伝達をする信号伝達手段とを含み」の点で共通する。
　
（４）引用発明の「フリップフロップ２１、２２及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２」は、「診断モードにおいて、フリップフロップ２１、２２に、組合せ論理回路１１の出力データであるテスト結果データをラッチし、このラッチされたテスト結果データを診断データ出力端子５５から論理ＬＳＩの外部へ出力」するから、診断モード時に、フリップフロップ２１、２２に、組合せ論理回路１１の出力データであるテスト結果データをラッチし、このラッチされたテスト結果データを診断データ出力端子５５から論理ＬＳＩの外部へ出力する手段を構成しているといえる。
　一方、本願発明の「前記検査回路は、少なくとも前記第１および第２の回路の一方を検査用に出力する検査出力手段とを含み」において、「前記第１および第２の回路の一方を検査用に出力する」との記載は意味不明りょうである。
　そこで、本願明細書の記載を参酌すると、本願明細書の段落【００３７】には、「検査出力機能５は、検査回路３を介し、第１の回路１の出力を検査用に出力する。」と記載されており、当該記載及び図１の記載からみて、上記記載は「前記第１および第２の回路の出力の一方を検査用に出力する」ということを意味していると認められる。
　そうすると、引用発明の「前記フリップフロップ２１、２２及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２は、診断モードにおいて、フリップフロップ２１、２２に、組合せ論理回路１１の出力データであるテスト結果データをラッチし、このラッチされたテスト結果データを診断データ出力端子５５から論理ＬＳＩの外部へ出力し」は、本願発明の「前記検査回路は、前記第１の回路を検査用に出力する検査出力手段とを含み」に相当する。
　
（５）上記「（２）」、「（３）」において指摘したように、引用発明の「フリップフロップ２１、２２及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２」は、通常動作モード時に、フリップフロップ２１、２２に、組合せ論理回路１１の出力データをラッチして組合せ論理回路１２に伝達する手段を構成し、診断モード時に、フリップフロップ２１、２２に、組合せ論理回路１１の出力データであるテスト結果データをラッチし、このラッチされたテスト結果データを診断データ出力端子５５から論理ＬＳＩの外部へ出力する手段を構成しているといえるから、上記２つの手段を切り替えて使用しているといえる。
　また、引用発明の上記「フリップフロップ２１、２２及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２」は、「通常動作モード及び診断モードの双方のモードにおいて、組合せ論理回路１１の出力データをラッチするラッチ回路としてフリップフロップ２１、２２を兼用する」から、上記２つの手段の一部を互いに共有するといえる。
　したがって、上記「（２）」、「（３）」の相当関係等も勘案すると、引用発明の「前記フリップフロップ２１、２２及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２は、通常動作モードにおいて、フリップフロップ２１、２２に、組合せ論理回路１１の出力データをラッチして組合せ論理回路１２に伝達し、診断モードにおいて、フリップフロップ２１、２２に、組合せ論理回路１１の出力データであるテスト結果データをラッチし、このラッチされたテスト結果データを診断データ出力端子５５から論理ＬＳＩの外部へ出力し、通常動作モード及び診断モードの双方のモードにおいて、組合せ論理回路１１の出力データをラッチするラッチ回路としてフリップフロップ２１、２２を兼用する」と、
　本願発明の「前記検査回路は前記第１および第２の回路間の信号伝達を制御する信号伝達制御手段と、少なくとも前記第１および第２の回路の一方を検査用に出力する検査出力手段とを含み、前記信号伝達制御手段と前記検査出力手段とを切り替えて使用するとともに、前記各々の手段は、各手段を実現する回路の一部を互いに共有する」とは、ともに、
　「前記検査回路は前記第１および第２の回路間の信号伝達をする信号伝達手段と、前記第１の回路を検査用に出力する検査出力手段とを含み、前記信号伝達手段と前記検査出力手段とを切り替えて使用するとともに、前記各々の手段は、各手段を実現する回路の一部を互いに共有する」点で共通する。
　
　以上の点を踏まえると、本願発明と引用発明との一致点、相違点は、以下のとおりである。
　
［一致点］
　「第１の回路と、第２の回路と、前記第１および第２の回路間に介在する検査回路とを含む検査システムであって、
前記検査回路は前記第１および第２の回路間の信号伝達をする信号伝達手段と、前記第１の回路を検査用に出力する検査出力手段とを含み、前記信号伝達手段と前記検査出力手段とを切り替えて使用するとともに、前記各々の手段は、各手段を実現する回路の一部を互いに共有することを特徴とする検査システム。」
　
［相違点］
　信号伝達手段が、本願発明では、「前記第１および第２の回路間の信号伝達を制御する信号伝達制御手段」であるのに対し、引用発明では、信号伝達をするものの、信号伝達を制御する点については不明である点。
　
２　相違点についての検討
　上記相違点について検討する。
　上記「１　本願発明と引用発明との対比」の「（３）」において述べたように、引用発明の「フリップフロップ２１、２２及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２」は、通常動作モード時に、フリップフロップ２１、２２に、組合せ論理回路１１の出力データをラッチして組合せ論理回路１２に伝達する手段を構成しているといえる。
　一方、診断モードについては、引用刊行物に「【００３３】次に、図４に示されている内部用フリップフロップＦＦ２１〜ＦＦ３３に適したラッチ回路７１の動作を説明する。ラッチ回路７１は、通常動作モードと診断モードを設定することが可能である。診断モードには、ハイ入力固定モード、ロウ入力固定モード、セットモード及びリセットモードが含まれる。」（上記記載事項５）と記載されており、ハイ入力固定モード、ロウ入力固定モード、セットモード及びリセットモードの４種類の診断モードが含まれていることがわかる。
　これらの診断モードについて、さらに、引用刊行物の記載を参酌すると、上記ハイ入力固定モードは、「システムデータ端子Ｄあるいはクロック端子ＣＫ，／ＣＫのレベルがどのように変化しようとも、出力端子Ｑはハイレベルを出力し、出力端子Ｑ’はロウレベルを出力し続ける」（段落【００４１】）モードである。
　上記ロウ入力固定モードは、「システムデータ端子Ｄあるいはクロック端子ＣＫ，／ＣＫのレベルがどのように変化しようとも、出力端子Ｑはロウレベルを出力し、出力端子Ｑ’はハイレベルを出力し続ける」（段落【００４２】）モードである。
　上記セットモードは、段落【００４５】の記載から、クロックＣＫがロウレベルの時に出力端子Ｑのレベルをハイレベルに設定してそれを後段の論理回路に入力させて診断を行なうとともに、次にクロックＣＫがハイレベルに変化した時に前段の論理回路の診断結果データをシステムデータ端子Ｄより取り込んでラッチするモードである。
　そして、上記リセットモードは、段落【００４５】、【００４６】の記載から、クロックＣＫがロウレベルの時に出力端子Ｑのレベルをロウレベルに設定してそれを後段の論理回路に入力させて診断を行なうとともに、次にクロックＣＫがハイレベルに変化した時に前段の論理回路の診断結果データをシステムデータ端子Ｄより取り込んでラッチするモードである。
　このように、診断モードには、システムデータ端子Ｄのレベル、すなわち、前段の組合せ論理回路の出力に無関係にハイ又はロウを出力する場合が含まれているから、このような診断モードの状態から、上記のような通常動作モードに切り替えるためには、前段の組合せ論理回路の出力に無関係にハイ又はロウを出力するような構成から、上述のごとく、前段の組合せ論理回路の出力をラッチして後段の組合せ論理回路１２に伝達するような構成に変更しなければならない、すなわち、前段の組合せ論理回路と後段の組み合わせ回路間の信号伝達を制御するような構成にしなければならないことは明らかである。
　このことは、通常動作モードから診断モードへの切り替えにおいても、同様である。
　したがって、引用発明において、「フリップフロップ２１、２２及びこれらのフリップフロップにそれぞれ付加された診断用補助回路７２」を、通常動作モードと診断モードとの切り替えに応じて、前段の組合せ論理回路と後段の組み合わせ回路間の信号伝達を制御するようなものとすることは、当業者が容易に想到し得ることである。
　よって、引用発明において、上記相違点に係る本願発明のごとく構成することは当業者が容易になし得ることである。
　
　そして、本願発明が奏する効果は、引用発明から予測し得る範囲内のものであって格別のものではない。 
 　 
　以上のとおりであるから、本願発明は、引用発明に基いて当業者が容易に発明をすることができたものである。 
　
３　請求人の主張について
　請求人は、平成２４年７月３日付けの審判請求書において、以下のような主張をしている。
　
　「引用文献１に記載の発明は、４つに分離したＦＦ群を用いて信号伝達や検査を行なっていますが、本発明では、１ブロックの検査回路３の構成であるため、回路構成やコスト削減が可能です。 
 よって、本発明は引用文献に記載の発明なより容易に想到し得たものではないと信じます。」 
　
　そこで、上記主張について検討する。
　
　上記「本発明では、１ブロックの検査回路３の構成である」については、特許請求の範囲には、検査回路が「１ブロックの構成である」旨の記載はないから、上記主張は、そもそも特許請求の範囲の記載に基づくものではなく採用することはできない。
　
　もっとも、上記「引用文献１に記載の発明は、４つに分離したＦＦ群を用いて信号伝達や検査を行なっています」との対比からみると、上記「本発明では、１ブロックの検査回路３の構成である」とは、引用文献１（引用刊行物）に記載の発明は、引用文献１の図１に示されるように、ＦＦ１１〜１３、ＦＦ２１〜２２、ＦＦ３１〜３３、ＦＦ４１〜４２の４つのＦＦ群に分離しており、組合せ回路１１、１２、１３の前段、後段にこれらのＦＦ群を配置しているのに対し、本発明では、図１に示されているように、検査回路は４つに分離されておらず、第１および第２の回路間に介在する単一の検出回路であるという趣旨の主張であると解釈する余地もあるので、そのような主張であるとみた場合について、次に検討する。
　
　請求項１には、上記のように「第１の回路と、第２の回路と、前記第１および第２の回路間に介在する検査回路とを含む検査システム」というように「・・・とを含む検査システム」と記載されているから、請求項１の記載は、第１の回路と、第２の回路と、前記第１および第２の回路間に介在する検査回路のみからなる検査システムだけでなく、これらの回路を含みさらに他の回路を含む検査システムも許容する記載となっている。
　そして、この点について、本願明細書の記載を参酌すると、「【００８７】 本発明の第５実施例から第１３実施例は、互いに組み合わせることも可能である。たとえば、図２５に示すように各回路間に１個ずつ検査回路を設ける構成も可能である。この例では、撮像部１４で撮影されたデータをデータ処理機能回路１２でデータ処理し、その処理データがメモリアレイ１０に保存され、その保存データが表示回路の入力部１１に入力され表示が行われる。各回路の間に本発明による検査回路３が設けられるため、全ての回路ブロックを検査することが可能である。」と記載されているから、当該記載は、請求項１の上記「第１の回路と、第２の回路と、前記第１および第２の回路間に介在する検査回路とを含む検査システム」との記載と整合しており、請求項１に係る検査システムが、第１の回路と、第２の回路と、前記第１および第２の回路間に介在する検査回路のみからなる検査システムだけでなく、少なくともこれらの回路を含みさらに他の回路を含む検査システムも含むものであることを裏付ける記載である。
　そうすると、請求項１の「第１の回路と、第２の回路と、前記第１および第２の回路間に介在する検査回路とを含む検査システム」とは、第１の回路と、第２の回路と、前記第１および第２の回路間に介在する検査回路のみからなる検査システムに限定されるものではなく、これらの回路を含みさらに他の回路を含む検査システム、例えば、引用発明のように、組合せ回路１１、１２、１３の前段、後段にＦＦ群を配置している論理ＬＳＩも含むものと解釈せざるを得ない。
　したがって、請求人の上記「本発明では、１ブロックの検査回路３の構成である」との主張について、上述のように、本発明の検査回路は、引用文献１（引用刊行物）に記載の発明のように４つに分離されておらず、第１および第２の回路間に介在する単一の検出回路であるという趣旨の主張であると解釈したとしても、そのような主張は、請求項１の記載に照らしてみて妥当な主張ではなく、本願発明と引用発明との差異を適切に踏まえた主張でもないので採用することはできない。
　
　次に、「本発明では、１ブロックの検査回路３の構成であるため、回路構成やコスト削減が可能です。」との効果に関する主張について検討する。
　本願明細書の記載をみると、回路構成やコスト削減が可能であるとの効果を奏するのは、検査回路が各々の機能を実現する回路の一部を互いに共有しているためであり、「１ブロックの検査回路３の構成であるため」との記載は存在しない。
　
（この点について、本願明細書の以下の記載を参照。
　「【００３２】・・・本発明の検査回路は、複数の機能を有し、かつ、各々の機能が、その機能を実現する回路の一部を互いに共有しているため、複数の機能を実現するための回路規模が減少する。また、信号伝達制御回路と検査回路の一部が共有されるために、回路規模が大きく減少する。」
　「【００４０】
  本発明では、信号伝達制御機能４と検査出力機能５は、互いの機能を実現する回路の一部を共有しているため、全体の回路規模が縮小する。その結果、検査回路を設けることによる回路面積の増大が抑えられ、チップ全体の面積を小さくすることができる。また、回路規模が小さくなるため、故障の発生確率が低くなる。また、チップ面積が小さくなり、故障の発生確率が低くなるために、全体のコストが低下する。」）
　
　したがって、上記効果に関する主張は、本願明細書の記載に基づくものではなく根拠がない主張である。
　
　以上のとおりであるから、請求人の主張を採用することはできない。
　
第５　むすび  
　以上のとおり、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明は、特許法第２９条第２項の規定により特許を受けることができないものである。  
　そして、本願発明が特許を受けることができないものであるから、本願は、拒絶すべきものである。  
　よって、結論のとおり審決する。