【事件の表示】
　特願２００５−１９７９３９「半導体集積回路装置およびその製造方法」拒絶査定不服審判事件〔平成１９年　１月２５日出願公開，特開２００７−　１９１８８〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１７年７月６日の出願であって，平成２３年５月３０日付けで拒絶の理由が通知され，同年８月４日に意見書と手続補正書が提出され，同年８月１８日付けで拒絶査定がなされ，同年１１月２２日に前記拒絶査定に対する不服審判が請求されるとともに手続補正書が提出され，平成２４年４月２６日付けで審尋がおこなわれ，同年７月２日に前記審尋に対する回答書が提出されたものである。
　
第２　補正の却下の決定
　
［補正の却下の決定の結論］
　平成２３年１１月２２日に提出された手続補正書による補正を却下する。
　
［理　由］
１　補正の内容
　平成２３年１１月２２日に提出された手続補正書による補正（以下「本件補正」という。）は，補正前の特許請求の範囲の請求項１−２１を補正して，補正後の請求項１−２１とするとともに明細書を補正するものであり，補正前後の請求項１は，各々次のとおりである。
　
（補正前）
　「半導体基板の主面上に形成された第１層間絶縁膜と，
　前記第１層間絶縁膜に形成された第１配線溝の内部に埋め込まれた第１配線と，
　前記第１配線上を覆う第１バリア絶縁膜を介して前記第１層間絶縁膜上に形成された第２層間絶縁膜と，
　前記第２層間絶縁膜に形成された第２配線溝の内部に埋め込まれたヒューズと，
　前記第２層間絶縁膜に形成された第３配線溝の内部に埋め込まれた第２配線と，
　前記ヒューズ上および前記第２配線上を覆う第２バリア絶縁膜と，
　前記第２バリア絶縁膜上に第１絶縁膜を介して形成された最上層配線と，
　前記最上層配線上を覆う表面保護膜とを有し，
　前記第２バリア絶縁膜の膜厚は，前記第１バリア絶縁膜の膜厚よりも大きく，
　前記ヒューズの上部の前記第１絶縁膜および前記表面保護膜には，前記第２バリア絶縁膜の表面に達する第１開口が設けられており，
　前記最上層配線の上部の前記表面保護膜には，前記最上層配線に達する第２開口が設けられており，
　前記第１および第２配線と前記ヒューズは，銅を主体とする金属膜で構成されており，
　前記第１および第２バリア絶縁膜は，銅に対する拡散防止機能を備えており，
　前記第２バリア絶縁膜は，前記第１開口を形成する際のエッチングストッパーとしての機能を備えていることを特徴とする半導体集積回路装置。」
　
（補正後）
　「半導体基板の主面上に形成された第１層間絶縁膜と，
　前記第１層間絶縁膜に形成された第１配線溝の内部に埋め込まれた第１配線と，
　前記第１配線上を覆う第１バリア絶縁膜を介して前記第１層間絶縁膜上に形成された第２層間絶縁膜と，
　前記第２層間絶縁膜に形成された第２配線溝の内部に埋め込まれたヒューズと，
　前記第２層間絶縁膜に形成された第３配線溝の内部に埋め込まれた第２配線と，
　前記ヒューズ上および前記第２配線上を覆う第２バリア絶縁膜と，
　前記第２バリア絶縁膜上に第１絶縁膜を介して形成された最上層配線と，
　前記最上層配線上を覆う表面保護膜とを有し，
　前記第２バリア絶縁膜の膜厚は，前記第１バリア絶縁膜の膜厚よりも大きく，
　前記ヒューズの上部の前記第１絶縁膜および前記表面保護膜には，前記第２バリア絶縁膜の表面に達する第１開口が設けられており，
　前記最上層配線の上部の前記表面保護膜には，前記最上層配線に達する第２開口が設けられており，
　前記第１および第２配線と前記ヒューズは，銅を主体とする金属膜で構成されており，
　前記第１バリア絶縁膜は，前記第１配線と接しており，
　前記第２バリア絶縁膜は，前記第２配線と接しており，
　前記第１および第２バリア絶縁膜は，銅に対する拡散防止機能を備えており，
　前記第２バリア絶縁膜は，前記第１開口を形成する際のエッチングストッパーとしての機能を備えていることを特徴とする半導体集積回路装置。」
　
２　補正事項の整理
　本件補正の補正事項を整理すると次のとおりである。
　
（１）補正事項１
　補正前の請求項１及び請求項１１に，
「前記第１バリア絶縁膜は，前記第１配線と接しており，
　前記第２バリア絶縁膜は，前記第２配線と接しており，」
という事項を追加して，補正後の請求項１及び請求項１１にすること。
　
（２）補正事項２
　補正前の明細書の【００１５】及び【００１６】を補正して，各々補正後の【００１５】及び【００１６】にすること。
　
３　新規事項追加の有無，及び，補正の目的の適否についての検討
（１）補正事項１について
　補正事項１により補正された部分は，本願の願書に最初に添付した明細書（以下「当初明細書」という。また，本願の願書に最初に添付した明細書，特許請求の範囲又は図面を「当初明細書等」という。）等に記載されているものと認められるから，補正事項１は，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって，補正事項１は，当初明細書等に記載された事項の範囲内においてなされたものであるから，特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たす。
　また，補正事項１は，補正前の請求項１に係る発明の発明特定事項である「第１バリア絶縁膜」及び「第２バリア絶縁膜」と，「第１配線」及び「第２配線」との位置関係を具体的に特定するものであるから，特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって，補正事項１は，特許法第１７条の２第４項に規定する要件を満たす。
　
（２）補正事項２について
　補正事項２は，補正事項１と整合するように明細書の記載を修正するものであるから，特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
（３）新規事項追加の有無，及び，補正の目的の適否についてのまとめ
　以上検討したとおりであるから，本件補正は，特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　そして，本件補正は，特許法第１７条の２第４項第２号に掲げる特許請求の範囲の範囲の減縮を目的とする補正を含むものであるから，本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が，特許出願の際独立して特許を受けることができるものであるか否か，すなわち，本件補正がいわゆる独立特許要件を満たすものであるか否かについて，以下において更に検討する。
　
４　独立特許要件についての検討
（１）補正後の発明
　本願の本件補正による補正後の請求項１−２１に係る発明は，本件補正により補正された明細書，特許請求の範囲及び図面の記載からみて，その特許請求の範囲の請求項１−２１に記載されている事項により特定されるとおりのものであり，そのうちの請求項１に係る発明（以下「本願補正発明１」という。）は，請求項１に記載されている事項により特定される上記「第２　１　補正の内容」の「（補正後）」の箇所に記載したとおりのものであり，再掲すると次のとおりである。
　
「半導体基板の主面上に形成された第１層間絶縁膜と，
　前記第１層間絶縁膜に形成された第１配線溝の内部に埋め込まれた第１配線と，
　前記第１配線上を覆う第１バリア絶縁膜を介して前記第１層間絶縁膜上に形成された第２層間絶縁膜と，
　前記第２層間絶縁膜に形成された第２配線溝の内部に埋め込まれたヒューズと，
　前記第２層間絶縁膜に形成された第３配線溝の内部に埋め込まれた第２配線と，
　前記ヒューズ上および前記第２配線上を覆う第２バリア絶縁膜と，
　前記第２バリア絶縁膜上に第１絶縁膜を介して形成された最上層配線と，
　前記最上層配線上を覆う表面保護膜とを有し，
　前記第２バリア絶縁膜の膜厚は，前記第１バリア絶縁膜の膜厚よりも大きく，
　前記ヒューズの上部の前記第１絶縁膜および前記表面保護膜には，前記第２バリア絶縁膜の表面に達する第１開口が設けられており，
　前記最上層配線の上部の前記表面保護膜には，前記最上層配線に達する第２開口が設けられており，
　前記第１および第２配線と前記ヒューズは，銅を主体とする金属膜で構成されており，
　前記第１バリア絶縁膜は，前記第１配線と接しており，
　前記第２バリア絶縁膜は，前記第２配線と接しており，
　前記第１および第２バリア絶縁膜は，銅に対する拡散防止機能を備えており，
　前記第２バリア絶縁膜は，前記第１開口を形成する際のエッチングストッパーとしての機能を備えていることを特徴とする半導体集積回路装置。」
　
（２）引用例とその記載事項，及び，引用発明
　原査定の拒絶の理由に引用され，本願の出願前に頒布された刊行物である下記の引用例１−２には，次の事項が記載されている。（なお，下線は，当合議体において付したものである。以下同じ。）
　
ア　引用例１：特開２００１−２７４２４７号公報
（１ａ）「【請求項１】　
第１の絶縁膜内
第１の金属配線
配線
形成
　
全面に第２の絶縁膜
　前記
第２の絶縁膜上にＳＯＧ膜
　前記
ＳＯＧ膜上に第３の絶縁膜
　前記第１の金属配線上の前記第２，第３の絶縁膜及び前記ＳＯＧ膜内に接続孔を形成する工程と，
　前記接続孔上に前記第１の金属配線と接続する
第２の金属配線
　全面に
第４の絶縁膜
　前記第４の絶縁膜上に
第５の絶縁膜
　前記第２の配線の上方及び前記配線の上方の前記第５の絶縁膜の表面を露出するように，前記第５の絶縁膜上に樹脂膜を形成する工程と，
　第１の条件を用いたドライエッチングにより，前記
第５の絶縁膜を除去
　第２の条件を用いたドライエッチングにより，前記
第２の金属配線上の前記第４の絶縁膜を除去して前記第２の金属配線の表面を露出するパッド開口を形成
第３，第４の絶縁膜を除去して前記ＳＯＧ膜の表面を露出する第１の開口部を形成
　エッチングにより，前記
配線上の前記ＳＯＧ膜を除去し，前記第２の絶縁膜の表面を露出する第２の開口部を形成
　を含むことを特徴とする
半導体装置の製造方法
【請求項２】　前記ＳＯＧ膜は無機ＳＯＧ膜であり，
前記第２，第３の絶縁膜は
シリコン窒化膜
　
（１ｂ）「【請求項６】　前記第１の絶縁膜内に形成される
前記配線は
フューズ配線
　
（１ｃ）「【発明の属する技術分野】本発明は，
回路置換のためのフューズ配線を有する半導体装置及びその製造方法に関する
【従来の技術】従来から，例えば
ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）等において，製品の歩留まり向上のために，不良セルを予備セルに置換するための救済回路を備えたものが知られている
アルミ等の配線をレーザにより焼き切るタイプのフューズ配線が用いられてきた
　
（１ｄ）「【発明の実施の形態】本発明の実施の形態を以下に図面を参照して説明する。
［第１の実施形態］本発明の第１の実施形態は，
フューズ配線上の層間膜が
カバー膜として残すべき層間膜と
エッチングで除去すべき層間膜とから形成
　まず，図１に示すように，リソグラフィ及びＲＩＥ（Reactive Ion Etching）により
シリコン酸化膜１１がパターニングされ，シリコン酸化膜１１内に溝１１ａが形成
全面に金属配線材が形成され，この金属配線材により溝１１ａが埋め込まれる
ＣＭＰ（Chemical Mechanical Polish）により，シリコン酸化膜１１の表面が露出されるまで，金属配線材が平坦化され，シリコン酸化膜１１内に第１の金属配線１２ａ及び回路置換のためのフューズ配線１２ｂが形成される
　次に，図２に示すように，
全面に例えば５０ｎｍ乃至１５０ｎｍの膜厚を有するシリコン酸化膜１３が形成
シリコン酸化膜１３上に所定の膜厚を有する無機ＳＯＧ（Spin On Glass）膜１４が塗布
このシリコン酸化膜１３は，レーザによりフューズ配線１２ｂを加工（溶断又は溶接）して回路置換を行う際，フューズ配線１２ｂの材料が飛び散ることを防止するカバー膜である。従って，シリコン酸化膜１３の膜厚は，カバー膜としての役割を十分果たすことが可能な膜厚で形成される
ＳＯＧ膜１４はシリコン酸化させるために２００℃乃至４００℃程度の温度で焼き固められ
　次に，図３に示すように，ＳＯＧ膜１４上に層間膜である
シリコン酸化膜１５が形成
第２の金属配線１７が形成
　次に，図４に示すように，
全面にＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜（シリコン酸化膜）１８が形成され，このＴＥＯＳ膜１８上にシリコン窒化膜１９が形成される。このＴＥＯＳ膜１８及びシリコン窒化膜１９は，パシベーション膜となる
　次に，図５に示すように，シリコン窒化膜１９上に感光性のポリイミド樹脂膜２０が形成され，このポリイミド樹脂膜２０がリソグラフィによりパターニングされる。これにより，第２の金属配線１７上及びフューズ配線１２ｂ上のシリコン窒化膜１９の表面が露出される。
　次に，図６に示すように，
第１の条件を用いたドライエッチングにより，シリコン窒化膜１９が除去
第１の条件から第２の条件へ連続して変化させ，この第２の条件を用いたドライエッチングにより，第２の金属配線１７上のＴＥＯＳ膜１８が除去されるとともに
フューズ配線１２ｂ上のＴＥＯＳ膜１８及びシリコン酸化膜１５が除去
第２の金属配線１７の表面を露出するパッド開口２１が形成
フューズ配線１２ｂ上にＳＯＧ膜１４の表面を露出する第１の開口部２２ａが形成
　ここで，ドライエッチングとしては，例えばＲＩＥ法が用いられる。また，第１の条件は，例えばＣＨＦ3／ＣＦ4／Ｏ2ガス系で，ＴＥＯＳ膜１８とシリコン窒化膜１９がほぼ同じエッチング速度の関係となるような条件である。また，第２の条件は，例えばＣ4Ｆ8／ＣＯ／Ａｒガス系で，エッチングレートがシリコン酸化膜１５及びＴＥＯＳ膜１８＞ＳＯＧ膜１４，かつシリコン酸化膜１５及びＴＥＯＳ膜１８＞第２の金属配線１７の関係となるような条件である。このとき，第２の条件において，シリコン酸化膜１５及びＴＥＯＳ膜１８の対ＳＯＧ膜１４の選択比は２０乃至３０程度とることができ，シリコン酸化膜１５及びＴＥＯＳ膜１８の対第２の金属配線１７の選択比は１００程度とることができる。このように選択比が高いことより，例えばシリコン酸化膜１５の膜厚が非常に厚い場合でも，第２の金属配線１７の表面が除去されることなく，シリコン酸化膜１５のみを確実に除去できる。
　尚，第２の条件によってエッチングする際，ＳＯＧ膜１４表面に１０ｎｍ以下の膜厚を有するＳＯＧ改質膜（図示せず）が形成される。このため，ＡｒスパッタによりＳＯＧ改質膜を除去する。但し，このＡｒスパッタ工程は省略することも可能である。
　次に，図７に示すように，等方性エッチングにより，シリコン酸化膜１３の表面が露出するまで，
ＳＯＧ膜１４が等方的に除去
第１の開口部２２ａと連通し，シリコン酸化膜１３の表面を露出する第２の開口部２２ｂが形成
　ここで，等方性エッチングは，ＣＦ4を含むガスあるいはＣＦ4単ガスを用いたアッシャー処理又はＣＤＥ（Chemical Dry Etching）処理，若しくはアルカリ溶剤を用いたウエットエッチング処理により行われる。アッシャー処理又はＣＤＥ（Chemical Dry Etching）処理では，ＣＦ4プラズマを発生させ，このプラズマから生じたフッ素ラジカルによりエッチングが行われる。
このような方法で等方性エッチングが行われた場合，ＳＯＧ膜１４の対シリコン酸化膜１３の選択比は５０以上とることができる
　その後，最上層配線のパッド表面に付着したエッチングによる堆積物がコリン液及び水洗処理により除去される。以上のようにして，
第２の金属配線１７上にはパッド開口２１が形成され，フューズ配線１２ｂ上には第１，第２の開口部２２ａ，２２ｂからなるフューズ窓２２が形成される
　尚，フューズ窓２２の第２の開口部２２ｂは，ＳＯＧ膜１４が等方的に除去されて形成されている。このため，第２の開口部２２ｂの上面の開口は，第１の開口部２２ａの開口よりも大きく，第２の開口部２２ｂの底面の開口は，前記第２の開口部２２ｂの上面の開口よりも小さくなっている。また，第２の開口部２２ｂの側面は曲面を有しており，つまり第２の開口部２２ｂの底面の角が丸みを帯びた形状となっている。
　また，上述したエッチングにおいて，無機ＳＯＧ膜は膜中にＯＨ基を含み親水性であるため，ＯＨ基を持つアルカリ溶液が膜中に浸透されてエッチングが行われる。これに対し，シリコン酸化膜は撥水性であるため，アルカリ溶液が浸透せず，エッチングが行われない。また，ＣＤＥあるいはアッシャーを用いたＣＦ4を含むガスあるいはＣＦ4の単ガスでは，無機ＳＯＧ膜のＨが，ＣＦ4のＦラジカルと反応するため，エッチングが行われる。これに対し，シリコン酸化膜はエッチングにイオンアシストが必要であるため，ラジカル成分だけではエッチングされにくい。さらに，膜構造においては，シリコン酸化膜はＣＶＤで形成されるため緻密な膜であるのに対し，無機ＳＯＧ膜は塗布型の装置で成膜してポーラスな膜を形成するため膜の結合が弱い。これらの原因から，シリコン酸化膜と無機シリコン酸化膜は上述する方法により高選択エッチングが可能である。
　上記本発明の第１の実施形態によれば，フューズ配線１２ｂ上の層間膜は，カバー膜として残すべきシリコン酸化膜１３と，エッチングで除去すべきＳＯＧ膜１４及びシリコン酸化膜１５とから形成され，層間膜が積層化されている。従って，フューズ配線１２ｂ上の層間膜を加工する際，シリコン酸化膜１３の表面でエッチングを停止することにより，従来よりも制御性よくフューズ配線１２ｂ上の層間膜を加工できる。
　さらに，層間膜の一部が低誘電率膜であるＳＯＧ膜１４で形成されているため，配線間の容量の低減化が図られる。
　尚，層間膜は，ＳＯＧ膜１４とシリコン酸化膜１５からなる多層構造に限定されず，例えばＳＯＧ膜のみからなる単層構造でもよい。この場合，上記実施の形態の効果と同様の効果が得られるだけでなく，さらに配線間の容量を低減できる。
　また，
シリコン酸化膜１３，１５は，例えば，ＴＥＯＳ膜，シリコン窒化膜，有機シリコン酸化膜に変えてもよい
　また，フューズ窓２２の形成の際，第２の金属配線１７の表面に多少のダメージは生じるが，第２の金属配線１７は導通可能であれば十分であるため，素子の性能には問題ない。」（【００２５】−【００４４】）
　
イ　引用発明
　以上の記載から，引用例１には，引用例１に記載された発明の第１の実施の形態として，以下の発明（以下「引用発明」という。）が記載されていると認められる。
　
「回路置換のためのフューズ配線を有する半導体装置であって，
（ア）シリコン酸化膜１１をパターニングして，シリコン酸化膜１１内に溝１１ａを形成する工程と，
（イ）全面に金属配線材を形成して，この金属配線材により溝１１ａを埋め込む工程と，
（ウ）ＣＭＰにより，シリコン酸化膜１１の表面が露出するまで，前記金属配線材を平坦化して，シリコン酸化膜１１内に第１の金属配線１２ａ及び回路置換のためのフューズ配線１２ｂを形成する工程と，
（エ）前記フューズ配線上に層間膜として，カバー膜として残すべき層間膜と，エッチングで除去すべき層間膜とからなる層間膜を形成する工程であって，次の（ａ）及び（ｂ）の工程を含む工程と，
　（ａ）前記カバー膜として残すべき層間膜を形成する工程は，全面に例えば５０ｎｍ乃至１５０ｎｍの膜厚を有するシリコン酸化膜１３を形成する工程であって，前記シリコン酸化膜１３は，レーザにより前記フューズ配線１２ｂを加工（溶断又は溶接）して回路置換を行う際，前記フューズ配線１２ｂの材料が飛び散ることを防止するカバー膜であって，前記シリコン酸化膜１３の膜厚は，カバー膜としての役割を十分果たすことが可能な膜厚で形成される工程。
　（ｂ）前記エッチングで除去すべき層間膜を形成する工程は，所定の膜厚を有する無機ＳＯＧ膜１４を塗布し，シリコン酸化させるために２００℃乃至４００℃程度の温度で焼き固める工程と，シリコン酸化膜１５を形成する工程とを含むものである工程。
（オ）第２の金属配線１７を形成する工程と，
（カ）全面にＴＥＯＳ膜１８を形成し，このＴＥＯＳ膜１８上にシリコン窒化膜１９を形成して，パシベーション膜となるＴＥＯＳ膜１８及びシリコン窒化膜１９を形成する工程と，
（キ）第２の金属配線１７上にパッド開口２１を形成し，フューズ配線１２ｂ上に第１，第２の開口部２２ａ，２２ｂからなるフューズ窓２２を形成する工程であって，次の（ｃ），（ｄ）及び（ｅ）工程を含む工程と，
　（ｃ）第１の条件を用いたドライエッチングにより，シリコン窒化膜１９を除去する工程。
　（ｄ）第１の条件から第２の条件へ連続して変化させ，この第２の条件を用いたドライエッチングにより，第２の金属配線１７上のＴＥＯＳ膜１８を除去するとともに，フューズ配線１２ｂ上のＴＥＯＳ膜１８及びシリコン酸化膜１５を除去することによって，第２の金属配線１７の表面を露出するパッド開口２１を形成するとともに，フューズ配線１２ｂ上にＳＯＧ膜１４の表面を露出する第１の開口部２２ａを形成する工程。
　（ｅ）ＳＯＧ膜１４に対シリコン酸化膜１３の選択比を５０以上とることができる等方性エッチングを行うことによって，ＳＯＧ膜１４を等方的に除去することで，第１の開口部２２ａと連通し，シリコン酸化膜１３の表面を露出する第２の開口部２２ｂを形成する工程。
　を備えた製造方法によって製造された回路置換のためのフューズ配線を有する半導体装置。」
　
ウ　引用例２：特開２００３−１７５７０号公報
（２ａ）「【発明の属する技術分野】
　
本発明は
Ｃｕを含有する材料からなる配線及び冗長用のヒューズを有する配線構造を備えてなる半導体装置
その製造方法
ダマシン法によりＣｕ配線を形成する
　
（２ｂ）「近年では，半導体素子の高集積化とチップサイズの縮小化に伴い，配線の微細化及び多層配線化が加速的に進められている。こうした多層配線を有するロジックデバイスにおいては，配線遅延がデバイス信号遅延の支配的要因の１つになりつつある。デバイスの信号遅延は配線抵抗値と配線容量の積に比例しており，従って
配線遅延の改善のためには配線抵抗値
の軽減が重要
　そこで，
配線抵抗を低減するため，Ｃｕ配線を形成することが検討されている
　ところで，通常の半導体デバイスにおいては，配線等の冗長性を持たせるために，冗長用のヒューズが設けられる。この
ヒューズは便宜上，配線に用いる金属と兼ねて形成される
Ｃｕ配線を用いる半導体デバイスにおいては，配線とともに冗長用ヒューズにもＣｕを材料として用いることが切望されている
　
（２ｃ）「（第１の実施形態）
　先ず，第１の実施形態について説明する。本実施形態では，本発明の主要構成をなす
Ｃｕ多層配線及び冗長用ヒューズを有する配線構造を備えた半導体装置
その製造方法
　−ＭＯＳトランジスタ構造の形成−
　先ず，
半導体基板上にＭＯＳトランジスタ構造を形成する
　次に，半導体基板１上にＳｉＯ2またはＳｉＯＮからなる薄いゲート絶縁膜２を形成した後，この上に多結晶シリコン膜を形成し，多結晶シリコン膜及びゲート絶縁膜２をパターニングして，半導体基板１上にゲート絶縁膜２を介したゲート電極３を形成する。そして，ゲート電極３をマスクとしてゲート電極３の両側における半導体基板１の表層に不純物をイオン注入してソース／ドレイン４を形成し，ＭＯＳトランジスタ構造とする。
　−配線構造の形成−
　続いて，前記配線構造を形成する。なお便宜上，以下の図１（ｂ）〜図８（ｂ）では，上記した半導体基板１及びＭＯＳトランジスタ構造の図示を省略する。
　先ず，図１（ｂ）に示すように，半導体基板１を覆うように層間絶縁膜１１を堆積形成した後，層間絶縁膜１１に下層配線と通じるビアホール１２を開孔形成する。次に，ビアホール１２の内壁を覆うようにＴｉＮ等の下地膜１３を形成し，ビアホール１２を埋め込む膜厚にＷ膜を堆積形成して，このＷ膜を化学機械研磨（ＣＭＰ）してビアホール１２のみにＷが充填されてなるＷプラグ１４を形成する。
　続いて，図１（ｃ）に示すように，層間絶縁膜１１及びＷプラグ１４上にＳｉ3Ｎ4膜１５を膜厚３０ｎｍ程度に形成する。次に，Ｓｉ3Ｎ4膜１５上に
ＦＳＧ（fluoro-silicate glass）からなる層間絶縁膜１６を膜厚５００ｎｍ程度に堆積形成した後
　続いて，図１（ｄ）に示すように，フォトレジスト１８を塗布し，フォトリソグラフィーによりフォトレジスト１８を加工して，各Ｗプラグ１４上で開口する配線溝パターン１８ａを形成する。次に，フォトレジスト１８をマスクとし，Ｓｉ3Ｎ4膜１５をエッチングストッパーとして，反射防止膜１７及び
層間絶縁膜１６をドライエッチング
　続いて，図２（ａ）に示すように，フォトレジスト１８を灰化処理等により除去した後，更にＳｉ3Ｎ4膜１５をドライエッチングして層間絶縁膜１１及び各Ｗプラグ１４の表面を露出させ，配線溝パターンに倣った
第１の配線溝１９を形成
　続いて，図２（ｂ）に示すように，ＴａＮからなるバリアメタル膜２０を膜厚２５ｎｍ程度に，更にシード金属膜としてＣｕ膜２１を膜厚２００ｎｍ程度にクラスター化されたスパッタ装置により真空中で連続的に堆積形成する。ここで，ＲＦ処理とバリアメタル膜２０及びＣｕ膜２１の形成は真空中で連続的に行なうことが望ましい。
　続いて，図２（ｃ）に示すように，バリアメタル２０を電極として，メッキ法により第１の配線溝１９内を埋め込む膜厚，ここでは１μｍ程度にＣｕ膜２２を形成する。
　続いて，図３（ａ）に示すように，ダマシン法によるＣｕ膜２２の分離のため，ＣＭＰ法によりＣｕ膜２２（２１）及びバリアメタル膜２０を研磨して
第１の配線溝１９内のみにＣｕ膜２２を残し，第１の配線２３を形成
　続いて，図３（ｂ）に示すように
，第１の配線２３の表面の拡散バリア（パッシベーション）となるＳｉ
3
Ｎ
4
膜２４を膜厚７０ｎｍ程度に堆積形成する
ＦＳＧからなる層間絶縁膜２７を
７００ｎｍ程度に
形成
　続いて，図３（ｃ）に示すように，フォトレジスト２９を塗布し，フォトリソグラフィーによりフォトレジスト２９を加工して，各第１の配線２３上で開口する開孔パターン２９ａを形成する。
　続いて，図４（ａ）に示すように，フォトレジスト２９をマスクとし，Ｓｉ3Ｎ4膜２４をエッチングストッパーとして，反射防止膜２８，層間絶縁膜２７，Ｓｉ3Ｎ4膜２６及び層間絶縁膜２５をドライエッチングして，開孔パターン２９ａの形状に倣ったビアホール３０を形成する。次に，フォトレジスト２９を灰化処理等により除去する。
　続いて，図４（ｂ）に示すように，形成されたビアホール３０の下方部位に，第１の配線２３の表面酸化を防止する処置としてレジスト等からなる保護材料３１を埋め込む。
　続いて，図５（ａ）に示すように，フォトレジスト３２を塗布し，フォトリソグラフィーによりフォトレジスト３２を加工して，各ビアホール３０上で開口する配線層パターン３２ａを形成する。次に，フォトレジスト３２をマスクとし，Ｓｉ3Ｎ4膜２６をエッチングストッパーとして，反射防止膜２８及び
層間絶縁膜２７をドライエッチングして
第２の配線溝３３を形成
　続いて，図５（ｂ）に示すように，フォトレジスト３２及び保護材料３１を灰化処理等により除去した後，ビアホール３０の底部に残るＳｉ3Ｎ4膜２４及び第２の配線溝３３の底部に残るＳｉ3Ｎ4膜２６を全面ドライエッチングにより除去する。このとき，第２の配線溝３３とビアホール３０とが一体となる。
　続いて，図６（ａ）に示すように，ＴａＮからなるバリアメタル膜３４を膜厚２５ｎｍ程度に，更にシード金属膜としてＣｕ膜（不図示）を膜厚２００ｎｍ程度にスパッタ装置により真空中で連続的に堆積形成する。次に，バリアメタル３４を電極として，メッキ法により第２の配線溝３３及びビアホール３０内を埋め込む膜厚，ここでは１μｍ程度にＣｕ膜３５を形成する。
　続いて，図６（ｂ）に示すように，ダマシン法によるＣｕ膜２２の分離のため，ＣＭＰ法によりＣｕ膜３５及びバリアメタル膜３４を研磨して
第２の配線溝３５及びビアホール３０内のみにＣｕ膜３５を残した後，ウェット処理により洗浄して第２の配線３６を形成
　続いて，図７（ａ）に示すように，
第２の配線３６の表面の拡散バリア（パッシベーション）となるＳｉ
3
Ｎ
4
膜３７を膜厚１００ｎｍ程度に堆積形成
層間絶縁膜としてＳｉＯ
2
膜３８を膜厚１μｍ程度に形成
　続いて，図７（ｂ）に示すように，Ｓｉ3Ｎ4膜３７及びＳｉＯ2膜３８をパターニングし，第２の配線３６の表面の一部を露出させるビアホール４５を形成する。そして，フォトレジストを除去した後，
ＳｉＯ
2
膜３８をパターニングして
第３の配線溝３９を形成
図７（ｂ）中で右側の領域がヒューズ領域４１，左側の領域が配線領域４２となる
　続いて，図８（ａ）に示すように，第３の配線溝３９及びビアホール４５の内壁を覆うように，スパッタ法によりＴｉＮ膜４３を膜厚１００ｎｍ程度に形成する。
　続いて，ＴｉＮ膜４３を形成した際の真空状態を継続させながら，Ｃｕ合金，ここではＣｕ−Ａｌ合金膜４４を第３の配線溝３９及びビアホール４５を埋め込むようにスパッタ法により堆積する。ここで，Ｃｕ−Ａｌ合金膜４４のＡｌ添加量は，冗長用ヒューズの切断の際に，後述するような金属酸化物の被膜を確実に形成し得る程度の高い添加量を要することから，１ａｔｍ％〜１０ａｔｍ％の範囲内の所定値とすることが好ましい。
　続いて，ＳｉＯ2膜３８をストッパーとしてＣｕ−Ａｌ合金膜４４及びＴｉＮ膜４３をＣＭＰ法により研磨し，更に０．０５μｍ〜０．１０μｍ程度のディッシングを行う。
　続いて，図８（ｂ）に示すように，Ｃｕ−Ａｌ合金膜４４の上面を覆うようにＴｉＮ膜４３をスパッタ法により膜厚１００ｎｍ程度に堆積し，ＳｉＯ2膜３８をストッパーとしてＴｉＮ膜４３をＣＭＰ法により研磨する。このとき，
ヒューズ領域４１には，第３の配線溝３９及びビアホール４５内を充填し，ＴｉＮ膜４３及びこれにより全面を囲まれたＣｕ−Ａｌ合金膜４４からなる冗長用ヒューズ５１が，配線領域４２には，同様にＴｉＮ膜４３及びこれにより全面を囲まれたＣｕ−Ａｌ合金膜４４からなる上層配線５２がそれぞれ形成
　しかる後，
カバー膜としてＳｉＮ膜５３及びＳｉＯ
2
膜５４をそれぞれ膜厚１００ｎｍ程度，４００ｎｍ程度に形成
前記配線構造を有する半導体装置を完成
　
エ　以上の記載から，引用例２には，以下の製造方法で完成された半導体装置が記載されていると認められる。
　
「配線とともに冗長用ヒューズにもＣｕを材料として用いた，Ｃｕ多層配線及び冗長用ヒューズを有する配線構造を備えた半導体装置であって，
（ク）半導体基板上にＭＯＳトランジスタ構造を形成する工程と，
（ケ）ＦＳＧ（fluoro-silicate glass）からなる層間絶縁膜１６を膜厚５００ｎｍ程度に堆積形成した後，前記層間絶縁膜１６をドライエッチングして，第１の配線溝１９を形成し，第１の配線溝１９内のみにＣｕ膜２２を残して，第１の配線２３を形成する工程と，
（コ）第１の配線２３の表面の拡散バリア（パッシベーション）となるＳｉ3Ｎ4膜２４を膜厚７０ｎｍ程度に堆積形成する工程と，
（サ）ＦＳＧからなる層間絶縁膜２７を７００ｎｍ程度に形成し，間絶縁膜２７をドライエッチングして，第２の配線溝３３を形成し，第２の配線溝３５及びビアホール３０内のみにＣｕ膜３５を残して，第２の配線３６を形成する工程と，
（シ）第２の配線３６の表面に，拡散バリア（パッシベーション）となるＳｉ3Ｎ4膜３７を膜厚１００ｎｍ程度に堆積形成する工程と，
（ス）層間絶縁膜としてＳｉＯ2膜３８を膜厚１μｍ程度に形成する工程と，
（セ）ＳｉＯ2膜３８をパターニングして，ヒューズ領域４１と配線領域４２とからなる第３の配線溝３９を形成する工程と，
（ソ）ヒューズ領域４１には，第３の配線溝３９及びビアホール４５内を充填し，ＴｉＮ膜４３及びこれにより全面を囲まれたＣｕ−Ａｌ合金膜４４からなる冗長用ヒューズ５１を，配線領域４２には，同様にＴｉＮ膜４３及びこれにより全面を囲まれたＣｕ−Ａｌ合金膜４４からなる上層配線５２をそれぞれ形成する工程と，
（タ）カバー膜としてＳｉＮ膜５３及びＳｉＯ2膜５４をそれぞれ膜厚１００ｎｍ程度，４００ｎｍ程度に形成する工程と
　を含む製造方法によって完成された，Ｃｕ多層配線及び冗長用ヒューズを有する配線構造を備えた半導体装置。」
　
（３）本願補正発明１と引用発明との対比
ア　引用発明の「シリコン酸化膜１１」，「溝１１ａ」，「回路置換のためのフューズ配線１２ｂ」，「金属配線１２ａ」，『「エッチングで除去すべき層間膜」である，「所定の膜厚を有する無機ＳＯＧ膜１４を塗布し，シリコン酸化させるために２００℃乃至４００℃程度の温度で焼き固め」た膜と「シリコン酸化膜１５」とからなる層間膜』，「第２の金属配線１７」，「パシベーション膜となるＴＥＯＳ膜１８及びシリコン窒化膜１９」，「第１，第２の開口部２２ａ，２２ｂからなるフューズ窓２２」，及び，「パッド開口２１」は，各々，本願補正発明１の「第２層間絶縁膜」，『「第２配線溝」及び「第３配線溝」』，「ヒューズ」，「第２配線」，「第１絶縁膜」，「最上層配線」，「表面保護膜」，「第１開口」，及び，「第２開口」に相当する。
　
イ　引用発明の『「カバー膜として残すべき層間膜」である「例えば５０ｎｍ乃至１５０ｎｍの膜厚を有するシリコン酸化膜１３」』と，本願補正発明１の「第２バリア絶縁膜」とは，「前記ヒューズ上および前記第２配線上を覆う」「絶縁膜」であり，かつ，前記「絶縁膜」が「前記第２配線と接して」いる点で共通する。
　
ウ　引用発明においては「ＳＯＧ膜１４に対シリコン酸化膜１３の選択比を５０以上とることができる等方性エッチングを行うことによって，ＳＯＧ膜１４を等方的に除去することで，第１の開口部２２ａと連通し，シリコン酸化膜１３の表面を露出する第２の開口部２２ｂを形成する」のであるから，引用発明の「シリコン酸化膜１３」は，「第１の開口部２２ａと連通し，シリコン酸化膜１３の表面を露出する第２の開口部２２ｂを形成する」際のエッチングストッパーとしての機能を備えているものと認められる。
　
　上記ア−ウの対応関係によれば，本願補正発明１と引用発明との一致点及び相違点は，次のとおりである。
　
＜一致点＞
　「第２層間絶縁膜と，
　前記第２層間絶縁膜に形成された第２配線溝の内部に埋め込まれたヒューズと，
　前記第２層間絶縁膜に形成された第３配線溝の内部に埋め込まれた第２配線と，
　前記ヒューズ上および前記第２配線上を覆う絶縁膜と，
　前記絶縁膜上に第１絶縁膜を介して形成された最上層配線と，
　前記最上層配線上を覆う表面保護膜とを有し，
　前記ヒューズの上部の前記第１絶縁膜および前記表面保護膜には，前記絶縁膜の表面に達する第１開口が設けられており，
　前記最上層配線の上部の前記表面保護膜には，前記最上層配線に達する第２開口が設けられており，
　前記絶縁膜は，前記第２配線と接しており，
　前記絶縁膜は，前記第１開口を形成する際のエッチングストッパーとしての機能を備えている半導体集積回路装置。」
　
＜相違点＞
・相違点１：本願補正発明１は「半導体基板の主面上に形成された第１層間絶縁膜と，前記第１層間絶縁膜に形成された第１配線溝の内部に埋め込まれた第１配線」を備えており，かつ「前記第１および第２配線と前記ヒューズは，銅を主体とする金属膜で構成されており」，さらに，「第２層間絶縁膜」が，「前記第１配線上を覆う第１バリア絶縁膜を介して前記第１層間絶縁膜上に形成され」，「前記第１バリア絶縁膜は，前記第１配線と接しており」，「第１バリア絶縁膜は，銅に対する拡散防止機能を備えて」いるのに対して，引用発明では，「シリコン酸化膜１１」の下方の構造，及び，「金属配線材」の材質が特定されていない点。
　
・相違点２：本願補正発明１の，ヒューズ上および第２配線上を覆う「絶縁膜」が，「バリア絶縁膜」であり，「銅に対する拡散防止機能を備えて」いるのに対して，引用発明では，このように特定されていない点。
　
・相違点３：本願補正発明１では，「前記第２バリア絶縁膜の膜厚は，前記第１バリア絶縁膜の膜厚よりも大きく」形成されているのに対して，引用発明では，このように特定されていない点。
　
（４）相違点についての判断
・相違点１について
ア　引用発明が「回路置換のためのフューズ配線を有する半導体装置」に係る発明であるところ，引用例１の上記摘記（１ｃ）の「【従来の技術】従来から，例えばＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）等において，製品の歩留まり向上のために，不良セルを予備セルに置換するための救済回路を備えたものが知られている。」との記載に照らして，引用発明の「半導体装置」が，ＤＲＡＭ等の半導体装置を想定しているものと解することが自然といえる。
　そうすると，引用発明では，「シリコン酸化膜１１」の下方の構造は特定されていないものの，ＤＲＡＭ等の半導体装置において，半導体基板と，前記半導体基板の主面上に形成された多層の層間絶縁膜と，前記層間絶縁膜に形成された配線溝の内部に埋め込まれた配線とを備えた構造を有するものは周知といえるから，引用発明の「シリコン酸化膜１１」の下方の構造として，「半導体基板の主面上に形成された第１層間絶縁膜と，前記第１層間絶縁膜に形成された第１配線溝の内部に埋め込まれた第１配線」を備えたものを想定することは当業者が適宜なし得たことである。
　
イ　引用例２の上記摘記（２ｂ）の「従って配線遅延の改善のためには配線抵抗値や配線容量の軽減が重要である。そこで，配線抵抗を低減するため，Ｃｕ配線を形成することが検討されている。特に，配線遅延に大きく影響を及ぼすグローバル配線部分において，低誘電率膜とＣｕ配線を組み合わせることによりデバイス性能向上に大きく寄与する。」との記載，及び，下記の周知例からも明らかなように，半導体装置の配線を銅を主体とする金属膜で構成することが，デバイス性能向上に寄与することは周知の事項であり，また，引用例２の上記摘記（２ｂ）の「従って，Ｃｕ配線を用いる半導体デバイスにおいては，配線とともに冗長用ヒューズにもＣｕを材料として用いることが切望されている。」との記載から，冗長用ヒューズにもＣｕを材料として用いることが切望されていることが理解できることから，引用発明において，「前記第１および第２配線と前記ヒューズは，銅を主体とする金属膜で構成」することは当業者が容易になし得たことである。
　
・周知例１：特開２００４−２２１２７５号公報（拒絶理由通知書で提示した引用文献３）
（周１ａ）「【従来の技術】
　ＩＣの製造分野では，デバイスの高速化，高集積化にともない，デバイス設計ルールの縮小化が進んできている。デバイスの縮小化により，配線サイズと配線間隔の微細化が進むと，それに反比例して配線抵抗や配線間容量が増加していく傾向にある。
配線抵抗
が増加するとＲＣ時定数が大きくなるため，信号の伝播速度の低下を招き，デバイスの高速化をおこなう上で問題となっている
　このため，配線抵抗と配線間容量の低減がデバイスの高速化を進めていく上で重要となってきている。
配線抵抗を低減する方法としては
Ａｌよりも比抵抗の低いＣｕを配線材料として用いた技術，製品が普及してきている
　また，配線間容量は，配線の面積，配線間の絶縁膜の比誘電率に比例し，配線間隔に反比例して増加するため，デバイスのデザインを変更せずに配線間容量を減少する方法としては，例えば，従来の酸化膜（ＳｉＯ2）や窒化膜（ＳｉＮ）よりも比誘電率の低い絶縁膜が検討されている。
　Ｃｕを配線材料して用いる場合，ドライエッチング技術によるＣｕの微細加工が困難なことから，通常，図１に示すようなダマシン配線構造が一般的に広く使われている。
　ダマシン配線の形成方法は，まず，ＳｉＯ2下地層間絶縁膜０００１上に，その後に形成されるＳｉＯ2配線溝層間膜０００２とのエッチング選択性に優れたエッチングストッパＳｉＮ絶縁膜０００３をＳｉＨ4とＮＨ3とＮ2を用いた平行平板型プラズマＣＶＤ方法により５０〜１５０ｎｍの厚さで成膜し，次いでＳｉＯ2配線層間絶縁膜０００２を４００〜１０００ｎｍ程度の厚さで成膜する。それから，フォトリソグラフィーとドライエッチング技術により溝パターンを形成し，Ｏ2ドライアッシング技術とウェット剥離技術によりレジストパターンを除去する。それから溝パターンを，スパッタリング技術とメッキ技術を用いてＴａやＴａＮといったＣｕの拡散を防止するためのバリアメタルとＣｕで埋め込み，ＣＭＰによりＳｉＯ2配線層間絶縁膜０００２上の余分なＣｕとバリアメタルを除去してＣｕ配線０００７を形成する。
　
ダマシン配線形成後，層間絶縁膜を形成する場合，ＣｕがＳｉＯ
2
と容易に反応して拡散してしまうため，通常は拡散防止絶縁膜（バリア絶縁膜）として
ＳｉＮ膜００１２をＣｕ上に５０〜１００ｎｍ程度成膜してから，ＳｉＯ
2
ビア層間絶縁膜００１０を成膜している
　
この場合，ＳｉＮはＣｕの拡散防止のためだけではなく
エッチングストップ層としての役割も担う
　
ウ　上記引用例２の，工程（コ）の「第１の配線２３の表面の拡散バリア（パッシベーション）となるＳｉ3Ｎ4膜２４を膜厚７０ｎｍ程度に堆積形成する工程」，工程（シ）の「第２の配線３６の表面に，拡散バリア（パッシベーション）となるＳｉ3Ｎ4膜３７を膜厚１００ｎｍ程度に堆積形成する工程」によって形成される構造，及び，上記周知例の「ダマシン配線形成後，層間絶縁膜を形成する場合，ＣｕがＳｉＯ2と容易に反応して拡散してしまうため，通常は拡散防止絶縁膜（バリア絶縁膜）としてＳｉＨ4とＮＨ3とＮ2を用いた平行平板型プラズマＣＶＤによるＳｉＮ膜００１２をＣｕ上に５０〜１００ｎｍ程度成膜してから，ＳｉＯ2ビア層間絶縁膜００１０を成膜している。」との記載からも明らかなように，半導体装置の配線として銅配線を用いる場合に，銅が層間絶縁膜に拡散することを防ぐために，銅配線の上に層間絶縁膜を形成するに際して，前記銅配線に接して，銅に対する拡散防止機能を備えるバリア絶縁膜を，前記銅配線を覆うように形成することは通常行われていることと認められる。
　したがって，引用発明において，「第２層間絶縁膜」を，「前記第１配線上を覆う第１バリア絶縁膜を介して前記第１層間絶縁膜上に形成」し，「前記第１バリア絶縁膜は，前記第１配線と接しており」，「第１バリア絶縁膜は，銅に対する拡散防止機能を備えて」いるものとなすことは，当業者にとって容易である。
　
エ　すなわち，以上検討したように，引用発明において，上記相違点１について本願補正発明１の構成となすことは当業者が容易に想到し得たことである。また，このような構成を採用したことによる効果は当業者が予測する範囲内のものである。
　
・相違点２について
　上記「相違点１について」で検討したように，「第２配線と前記ヒューズは，銅を主体とする金属膜で構成」することは当業者が容易になし得たことであり，半導体装置の配線として銅配線を用いる場合に，銅が層間絶縁膜に拡散することを防ぐために，銅配線の上に層間絶縁膜を形成するに際して，前記銅配線に接して，銅に対する拡散防止機能を備えるバリア絶縁膜を，前記銅配線を覆うように形成することは通常行われていることと認められるのであるから，引用発明において，フューズ配線を「銅を主体とする金属膜で構成」した場合に，前記フューズ配線上に，カバー膜として残すべき層間膜を形成するにあたり，引用発明において使用されている「例えば５０ｎｍ乃至１５０ｎｍの膜厚を有するシリコン酸化膜１３」を用いて形成することに替えて，銅に対する拡散防止機能を備える材料でカバー膜として残すべき層間膜を形成することは当業者が容易に想到し得たことである。
　すなわち，引用例１の上記摘記（１ａ）の「【請求項２】前記ＳＯＧ膜は無機ＳＯＧ膜であり，前記第２，第３の絶縁膜はシリコン酸化膜，シリコン窒化膜，又は有機シリコン酸化膜のいずれかからなる膜であることを特徴とする請求項１記載の半導体装置の製造方法。」との示唆，及び，上記摘記（１ｄ）の「シリコン酸化膜１３，１５は，例えば，ＴＥＯＳ膜，シリコン窒化膜，有機シリコン酸化膜に変えてもよい。」との示唆に沿って，シリコン酸化膜１３を，銅に対する拡散防止機能を備える材料として周知な材料であるシリコン窒化膜となすことで，上記相違点２について，本願補正発明１の構成となすことは当業者が容易になし得たことである。また，このような構成を採用したことによる効果は当業者が予測する範囲内のものである。
　
・相違点３について
　引用例２の「（コ）第１の配線２３の表面の拡散バリア（パッシベーション）となるＳｉ3Ｎ4膜２４を膜厚７０ｎｍ程度に堆積形成する工程」及び「（シ）第２の配線３６の表面に，拡散バリア（パッシベーション）となるＳｉ3Ｎ4膜３７を膜厚１００ｎｍ程度に堆積形成する工程」との構成からも明らかなように，半導体装置において，配線表面に形成する拡散バリア（パッシベーション）の膜厚は，各層毎に独立して設定し得る設計事項といえる。
　他方，引用例１の上記摘記（１ｄ）の「このシリコン酸化膜１３は，レーザによりフューズ配線１２ｂを加工（溶断又は溶接）して回路置換を行う際，フューズ配線１２ｂの材料が飛び散ることを防止するカバー膜である。従って，シリコン酸化膜１３の膜厚は，カバー膜としての役割を十分果たすことが可能な膜厚で形成される。」との記載に照らして，引用発明の「シリコン酸化膜１３」の膜厚は，フューズ配線１２ｂの材料が飛び散ることを防止するというカバー膜としての役割を十分果たすことが可能なような厚さに設定されるものといえる。
　そうすると，引用発明において，フューズ配線１２ｂの上に形成する絶縁膜の厚さを，レーザによりフューズ配線１２ｂを加工（溶断又は溶接）して回路置換を行う際にフューズ配線１２ｂの材料が飛び散ることを防止するカバー膜としての役割を十分果たすことが可能なように，このような役割が要求されない下層のバリア絶縁膜の膜厚よりも大きくすること，すなわち，上記相違点３について，本願補正発明１の構成となすことは当業者が適宜なし得たことである。また，このような構成を採用したことによる効果は当業者が予測する範囲内のものである。
　
（５）判断についてのまとめ
　相違点１−３については，以上のとおりであるから，本願補正発明１は，上記引用例１−２に記載された発明と周知技術に基いて当業者が容易に発明をすることができたものである。したがって，本願補正発明１は，特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
５　補正の却下の決定のむすび
　したがって，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　平成２３年１１月２２日に提出された手続補正書による補正を上記のとおり却下したので，本願の請求項１−２１に係る発明は，平成２３年８月４日に提出された手続補正書により補正された明細書，特許請求の範囲及び図面の記載からみて，その特許請求の範囲の請求項１−２１に記載されている事項により特定されるとおりのものであるところ，そのうち，請求項１に係る発明（以下「本願発明１」という。）は，次のとおりであると認める。
　
「半導体基板の主面上に形成された第１層間絶縁膜と，
　前記第１層間絶縁膜に形成された第１配線溝の内部に埋め込まれた第１配線と，
　前記第１配線上を覆う第１バリア絶縁膜を介して前記第１層間絶縁膜上に形成された第２層間絶縁膜と，
　前記第２層間絶縁膜に形成された第２配線溝の内部に埋め込まれたヒューズと，
　前記第２層間絶縁膜に形成された第３配線溝の内部に埋め込まれた第２配線と，
　前記ヒューズ上および前記第２配線上を覆う第２バリア絶縁膜と，
　前記第２バリア絶縁膜上に第１絶縁膜を介して形成された最上層配線と，
　前記最上層配線上を覆う表面保護膜とを有し，
　前記第２バリア絶縁膜の膜厚は，前記第１バリア絶縁膜の膜厚よりも大きく，
　前記ヒューズの上部の前記第１絶縁膜および前記表面保護膜には，前記第２バリア絶縁膜の表面に達する第１開口が設けられており，
　前記最上層配線の上部の前記表面保護膜には，前記最上層配線に達する第２開口が設けられており，
　前記第１および第２配線と前記ヒューズは，銅を主体とする金属膜で構成されており，
　前記第１および第２バリア絶縁膜は，銅に対する拡散防止機能を備えており，
　前記第２バリア絶縁膜は，前記第１開口を形成する際のエッチングストッパーとしての機能を備えていることを特徴とする半導体集積回路装置。」
　
２　進歩性について
（１）引用例及びその記載事項
　原査定の拒絶の理由に引用され，本願の出願前に頒布された刊行物である引用例１−２に記載されている事項は，上記「第２　４　（２）引用例とその記載事項，及び，引用発明」の項で指摘したとおりである。
　
（２）当審の判断
　本願発明１を特定するに必要な事項を全て含み，さらに具体的に特定したものに相当する本願補正発明１が，前記「第２　４　（４）相違点についての判断」に記載したとおり，引用例１−２に記載された発明と周知技術に基いて当業者が容易に発明をすることができたものであるから，本願発明１も同様に，引用例１−２に記載された発明と周知技術に基いて当業者が容易に発明をすることができたものである。 
　
第４　むすび 
　以上のとおり，本願の請求項１に係る発明は，引用例１−２に記載された発明と周知技術に基いて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができないものである。したがって，本願の他の請求項に係る発明については検討するまでもなく，本願は拒絶をすべきものである。
　
　よって，結論のとおり審決する。