【事件の表示】
　特願２００５−３１６２８０「交互ＡＤＣを利用したサンプル・レートの倍加方法およびシステム」拒絶査定不服審判事件〔平成１８年　５月１８日出願公開、特開２００６−１２９４９９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本件出願は、平成１７年１０月３１日（パリ条約による優先権主張２００４年１０月２９日、米国）の出願であって、平成２３年１月２８日付けで拒絶査定がなされ、これに対し、同年５月３１日に審判請求がなされるとともに手続補正書が提出されたものであるところ、
　本件出願の請求項９に係る発明（以下、「本願発明」という。）は、平成２３年５月３１日付けで補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項９に記載された次のとおりのものと認める。
　
（本願発明）
「　アナログ・ベースバンド信号入力と、
　前記アナログ・ベースバンド信号を受信するよう動作可能な、Ｎ個のアナログ・ディジタル変換器（ＡＤＣ）を有する変換回路と、
　前記Ｎ個のＡＤＣの出力を受信し、該Ｎ個のＡＤＣにおける不整合が補正された前記アナログ・ベースバンド信号のディジタル表現を生成するよう動作可能な有限インパルス応答（ＦＩＲ）フィルタと、
を具備し、
　前記ＦＩＲフィルタは、フィルタ・タップを前記ＡＤＣの出力に適用し、該フィルタ・タップは、前記回路の伝達関数と所望の周波数応答とから計算される、システム。」
　
　
２．引用例に記載された発明
　原査定の拒絶の理由に引用された刊行物である特開２００２−１００９８８号公報（以下、「引用例」という。）には、「Ａ／Ｄ変換入力遅延補正装置、方法、記録媒体」として図面とともに以下の事項が記載されている。
　
イ．「【０００１】
【発明の属する技術分野】本発明は、インターリーブ型Ａ／Ｄ（Analog to Digital）コンバータの入力遅延補正に関する。
【０００２】
【従来の技術】被測定物（ＤＵＴ：Device Under Test）の高速化等に伴い、ＤＵＴの出力するアナログ信号をデジタル信号に変換すること等に使用されるＡ／Ｄコンバータの高速化が従来より求められている。インターリーブ型Ａ／Ｄコンバータは、Ａ／Ｄコンバータの高速化を達成するためののものである。」（２頁２欄）
　
ロ．「【００１３】図１は、本発明の実施形態にかかるＡ／Ｄ変換入力遅延補正装置１の構成を示すブロック図である。本発明の実施形態にかかるＡ／Ｄ変換入力遅延補正装置１は、クロック信号源１２、分周器１４、Ａ／Ｄ変換器２２、２４、ＦＩＲ（Finite Impulse Response：有限インパルス応答）フィルタ３０、マルチプレクサ４０を備える。
【００１４】クロック信号源１２は、一定の周期のクロック信号を生成する。分周器１４は、クロック信号源１２の生成したクロック信号を分周して、偶数番目のパルスをＡ／Ｄ変換器２２に、奇数番目のパルスをＡ／Ｄ変換器２４に供給する。Ａ／Ｄ変換器２２、２４に供給されるパルスをサンプリングクロック信号といい、その周期を100[ns]とする。Ａ／Ｄ変換器２２に供給されるサンプリングクロック信号の位相と、Ａ／Ｄ変換器２４に供給されるサンプリングクロック信号の位相とは１８０度異なることになる。
【００１５】Ａ／Ｄ変換器２２、２４は、入力されたアナログ信号を、サンプリングクロック信号と同期してデジタル信号に変換する。なお、Ａ／Ｄ変換器２２、２４に入力されるアナログ信号は同一の信号である。しかも、サンプリングクロック信号の位相が１８０度異なっている。よって、Ａ／Ｄ変換器２２、２４は、いわゆるインターリーブ型Ａ／Ｄ変換器を構成する。
【００１６】ＦＩＲフィルタ３０は、入力端子３０ａ、３０ｂ、出力端子３０ｃ、３０ｄ、を有する。入力端子３０ａには、Ａ／Ｄ変換器２２の出力が入力される。入力端子３０ｂには、Ａ／Ｄ変換器２４の出力が入力される。」（３頁４欄〜４頁５欄）
　
ハ．「【００４４】なお、本実施形態では、Ａ／Ｄ変換器がＡ／Ｄ変換器２２、２４の二個である場合を説明したが、三個以上にすることも可能である。」（６頁９欄）
　
　
　上記引用例の記載及び図１ならびにこの分野の技術常識を考慮すると、
　上記摘記事項ロ．の【００１５】段落によれば、「Ａ／Ｄ変換器２２、２４は、入力されたアナログ信号を、サンプリングクロック信号と同期してデジタル信号に変換する」と記載されており、また図１からも明らかなように、引用例に記載のものはアナログ信号入力を有し、当該アナログ信号が入力されるＡ／Ｄ変換器２２、２４を有している。
　また、上記摘記事項ロ．及び図１の記載によれば、引用例に記載のものはＡ／Ｄ変換器２２、２４の出力が入力されるＦＩＲフィルタを有しており、「ＦＩＲフィルタ」は補正用であることは明らかである。
　さらに、上記摘記事項ハ．によればＡ／Ｄ変換器としてＡ／Ｄ変換器２２、２４の２つだけではなく３個以上にすることについても記載されているから、結局、引用例には複数のＡ／Ｄ変換器の場合について記載されているということができる。
　
　したがって、上記引用例には以下の発明（以下、「引用発明」という。）が記載されているものと認める。
　
（引用発明）
「アナログ信号入力を有し、
前記アナログ信号が入力される複数のＡ／Ｄ変換器を有し、
前記複数のＡ／Ｄ変換器の出力が入力される補正用のＦＩＲフィルタを有している、
Ａ／Ｄ変換入力遅延補正装置。」
　
　
３．対比・判断
　本願発明と引用発明とを対比すると、
　引用発明では「アナログ信号」が入力されているのに対して、本願発明では「アナログ・ベースバンド信号」が入力されているが、これらは「アナログ信号」が入力されるという点では共通する。
　引用発明の「Ａ／Ｄ変換器」は、本願発明の「アナログ・ディジタル変換器（ＡＤＣ）」及び「ＡＤＣ」に相当する。そして、本願発明ではアナログ・ディジタル変換器（ＡＤＣ）が「Ｎ個」となっているが、本願発明には「該Ｎ個のＡＤＣにおける不整合が補正」されるという記載があり、互いに不整合を起こすのであるから「Ｎ」は複数を意味していると考えるのが自然である。したがって、引用発明の「複数のＡ／Ｄ変換器」と本願発明の「Ｎ個のアナログ・ディジタル変換器（ＡＤＣ）」との間に実質的な差異はない。
　引用発明では、「前記アナログ信号が入力される複数のＡ／Ｄ変換器を有し」ていることから、Ａ／Ｄ変換器はアナログ信号を受信するような動作が可能であることは明らかである。
　本願発明では、「Ｎ個のアナログ・ディジタル変換器（ＡＤＣ）」を有する構成を「変換回路」と称しているが、このように称することは任意であり、この点において引用発明と本願発明との間に実質的な差異はない。
　引用発明の「ＦＩＲフィルタ」は、後述する点で相違はみられるものの本願発明の「有限インパルス応答（ＦＩＲ）フィルタ」に対応している。また、引用発明の「ＦＩＲフィルタ」は「前記複数のＡ／Ｄ変換器の出力が入力される」ものであり、補正のための構成であるという点においては本願発明と共通するから、引用発明の「ＦＩＲフィルタ」は前記複数のＡ／Ｄ変換器の出力を受信し、補正されたアナログ信号のディジタル表現を生成するよう動作可能であるということができる。
　さらに、引用発明はものの発明として有している構成を特定したものであるから、これらの構成を含むシステムであるということもできる。
　
　したがって、本願発明と引用発明は、以下の点で一致ないし相違する。
　
（一致点）
「　アナログ信号入力と、
　前記アナログ信号を受信するよう動作可能な、Ｎ個のアナログ・ディジタル変換器（ＡＤＣ）を有する変換回路と、
　前記Ｎ個のＡＤＣの出力を受信し、補正された前記アナログ信号のディジタル表現を生成するよう動作可能な有限インパルス応答（ＦＩＲ）フィルタと、
を具備する、システム。」
　
（相違点）
（１）本願発明は「アナログ・ベースバンド信号」が入力されるのに対して、引用発明ではベースバンド信号であることについて言及がない点。
　
（２）本願発明における有限インパルス応答（ＦＩＲ）フィルタは「該Ｎ個のＡＤＣにおける不整合が補正された前記アナログ・ベースバンド信号のディジタル表現を生成する」ものであるのに対して、引用発明ではＮ個のＡＤＣにおける不整合の補正については言及されていない点。
　
（３）本願発明においては「前記ＦＩＲフィルタは、フィルタ・タップを前記ＡＤＣの出力に適用し、該フィルタ・タップは、前記回路の伝達関数と所望の周波数応答とから計算される」のに対して、引用発明においては言及がない点。
　
　
　まず、相違点（１）について検討する。
　引用例の上記摘記事項「２．イ．」に「インターリーブ型Ａ／Ｄコンバータは、Ａ／Ｄコンバータの高速化を達成するためののものである。」と記載され、ＡＤＣを複数使うインターリーブ型Ａ／Ｄコンバータは高速動作でき、高い周波数で使用できることが示唆されている。したがって、引用発明のようなインターリーブ型Ａ／Ｄコンバータを本願発明のようなアナログ・ベースバンド信号に用いることは当業者が容易に想到できた事項にすぎない。
　
　次に、相違点（３）について先に検討する。
　ＦＩＲフィルタは、フィルタ・タップによって構成されていることは当業者にとって周知の技術常識である。したがって、引用発明における、ＦＩＲフィルタにＡ／Ｄ変換器の出力が入力される構成をみれば、ＦＩＲフィルタのフィルタ・タップをＡ／Ｄ変換器の出力に適用しているということができるから、相違点（３）の前半部である「前記ＦＩＲフィルタは、フィルタ・タップを前記ＡＤＣの出力に適用し」という構成は格別なものではない。
　ところで、ＦＩＲフィルタに限らず、いわゆるフィルタ回路においては、入力される信号の特性と出力される信号の特性から、当該フィルタの特性が計算されることは当業者にとって技術常識である。そうしてみると、引用発明においてＦＩＲフィルタの特性を決めているタップを計算するには、当該フィルタに入力される信号が被補正回路（ここでは「変換回路」）によってどのような特性となっているか。そして、当該フィルタによってどのような特性の出力を得たいかということに基づいて計算されることは、設計をする上での技術常識にすぎない。よって、ＦＩＲフィルタの特性を計算するのに、被補正回路であるＡＤＣの伝達特性と,最終的に得たい所望の周波数応答を用いることは当業者が必要に応じて容易に想到できた事項にすぎない。
　したがって、相違点（３）は格別な事項とはいえない。
　さらに、複数のＡＤＣ間に不整合があっても、その不整合を含まない所望の周波数応答を出力として得ようとすることは自然な事項であり、そのような所望の周波数応答を得るようにフィルタタップを計算すれば、ＦＩＲフィルタは「該Ｎ個のＡＤＣにおける不整合が補正された前記アナログ・ベースバンド信号のディジタル表現を生成する」ものとなるのは当然であるから、相違点（２）とした構成も格別なものではない。
　
　そして、本願発明の効果も引用発明及び技術常識から当業者が予測し得る範囲のものである。
　
　
４．むすび
　以上のとおりであるから、本願請求項９に係る発明は、引用発明及び技術常識に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることはできない。
　したがって、その余の請求項について論及するまでもなく、本願は拒絶をすべきものである。
　
　よって結論のとおり審決する。