(57)【要約】ＦＭ検波回路１からのコンポジット信号中に含まれるパルスノイズを除去するノイズキャンセラ２と、ノイズキャンセラ２の出力信号からステレオ信号を復調するステレオ復調回路３と、ステレオ復調回路３に使用するクロック信号の元となるクロック信号を出力するＶＣＯ２１とを備え、ノイズキャンセラ２内のＣＣＤ１５に使用するクロック信号を、ＶＣＯ２１より出力されるクロック信号に基づいて生成するようにすることにより、ＣＣＤ１５に使用するクロック信号と、ステレオ復調回路３に使用するクロック信号との位相を合わせて同期をとり、これによってステレオ復調回路３の出力におけるビート信号の発生を抑制することができるようにする。
2003092177.tif 000002
【特許請求の範囲】
【請求項１】
中間周波信号をＦＭ検波して得られるコンポジット信号をデジタル遅延回路により遅延してゲートに出力し、上記コンポジット信号中に含まれるパルスノイズを、上記ゲートを開閉制御することによって除去するノイズ除去回路と、
上記ノイズ除去回路より出力されるパルスノイズ除去後のコンポジット信号からステレオ信号を復調するステレオ復調回路と、
上記ステレオ復調回路に使用する所定周波数のクロック信号の元となるクロック信号を出力する電圧制御発振器とを備え、
上記デジタル遅延回路に使用する所定周波数のクロック信号を、上記電圧制御発振器より出力されるクロック信号に基づいて生成するようにしたことを特徴とするラジオ受信機。
【請求項２】
上記電圧制御発振器とは異なる第２の発振回路と、
上記デジタル遅延回路より出力されるコンポジット信号からパイロット信号を検出するパイロット信号検出回路と、
上記パイロット信号検出回路より出力されるパイロット検出信号に基づいて、上記電圧制御発振器より出力されるクロック信号と、上記第２の発振回路より出力されるクロック信号との何れかを、上記デジタル遅延回路に使用する所定周波数のクロック信号の元となる信号として選択する選択回路とを備えたことを特徴とする請求の範囲第１項に記載のラジオ受信機。
【発明の詳細な説明】
技術分野
本発明はラジオ受信機に関し、特に、中間周波信号をＦＭ検波して得られるコンポジット信号中に含まれるパルスノイズを、ゲートを開閉制御することによって除去するノイズキャンセラの機能を備えたラジオ受信機に用いて好適なものである。
背景技術
一般に、ＦＭラジオ受信機ではノイズに対して各種の対策が講じられ、音質向上が図られている。以下、従来のＦＭラジオ受信機の一般的な構成について説明する。図１は、従来のＦＭラジオ受信機の全体構成を示す図である。図１に示すＦＭラジオ受信機１００は、アンテナ１０１、高周波増幅回路１０２、周波数変換回路１０３、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路１０４、中間周波増幅回路１０５、ＦＭ検波回路１０６、ノイズキャンセラ１０７、ステレオ復調回路１０８、オーディオ調整回路１０９、パワーアンプ１１０、スピーカ１１１、分周回路１１２、水晶発振回路１１３、水晶振動子１１４、分周回路１１５、電圧制御発振器（ＶＣＯ）１１６を含んで構成されている。
高周波増幅回路１０２は、アンテナ１０１から入力される放送信号に対して高周波増幅を行い、増幅後の放送信号を出力する。周波数変換回路１０３は、高周波増幅回路１０２から出力される増幅後の放送信号と、ＰＬＬ回路１０４から出力される所定周波数の発振信号とを混合することにより、放送信号の周波数を変換した中間周波信号を出力する。ＦＭ放送を受信するラジオ受信機では、受信したい所望の放送信号が周波数変換回路１０３に入力されたときに、この信号にＰＬＬ回路１０４から出力される所定周波数の発振信号を混合することにより、１０．７ＭＨｚの中間周波信号に変換する。
上述のＰＬＬ回路１０４は、局部発振信号を出力するＶＣＯ、当該局部発振信号の周波数を分周する分周器、基準発振信号を出力する基準発振器、分周器からの出力信号と基準発振器からの出力信号との位相を比較する位相比較器、位相比較器とＶＣＯとの間に接続されるローパスフィルタ（ＬＰＦ）を含んで構成されている（何れも図示せず）。ＶＣＯに関して言うと、ＦＭ放送等の高周波の放送信号を受信するラジオ受信機においては、高周波信号の発振に適したＬＣ発振器がＶＣＯとして用いられる。
中間周波増幅回路１０５は、周波数変換回路１０３から出力される中間周波信号の決められた帯域成分を増幅する。ＦＭ検波回路１０６は、中間周波増幅回路１０５から出力される増幅後の中間周波信号に対して検波処理を行ってコンポジット信号を出力する。ノイズキャンセラ１０７は、ＦＭ検波回路１０６から出力されるコンポジット信号中に含まれるパルス状のノイズを除去し、ノイズ除去後の信号をステレオ復調回路１０８に出力する。
上述のノイズキャンセラ１０７は、ＦＭ検波回路１０６より出力されるコンポジット信号からパルスノイズを検出するノイズ検波回路、パルスノイズが検出されたときに単一のパルス信号を出力する単安定マルチバイブレータ、ＦＭ検波回路１０６より出力されるコンポジット信号を所定時間だけ遅延させるための遅延回路、単安定マルチバイブレータからパルス信号が出力されたときに、遅延回路からの出力信号をステレオ復調回路１０８に通さないように遮断状態となるゲート回路を含んで構成されている。
従来、ノイズキャンセラ１０７の遅延回路としては、コンデンサと抵抗とを用いたＣＲ型のローパスフィルタが多く用いられてきた。最近では、ノイズキャンセラ１０７のローパスフィルタとして、ＣＣＤ（Ｃｏｎｄｅｎｓｅｒ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）等によるデジタル遅延回路を用いたものも提案されている。ＣＣＤによるデジタル遅延回路を用いる場合、その動作基準となるクロック信号を外部から供給する必要がある。このクロック信号は、分周回路１１２、水晶発振回路１１３、水晶振動子１１４によって生成する。すなわち、水晶振動子１１４によって定まる周波数の発振信号を水晶発振回路１１３から出力し、その発振信号を分周回路１１２で分周することにより、ＣＣＤに対して適当な遅延量を設定するために必要な周波数のクロック信号を生成する。
ステレオ復調回路１０８は、ノイズキャンセラ１０７より出力されるパルスノイズ除去後のコンポジット信号からＬ信号とＲ信号を復調する。このステレオ復調回路１０８は、外部から供給される所定周波数のクロック信号に従ってスイッチング動作し、ノイズキャンセラ１０７からの出力信号を左チャネル（Ｌ）と右チャネル（Ｒ）のステレオ信号に分離して出力する。このステレオ復調回路１６８で使用するクロック信号は、分周回路１１５やＶＣＯ１１６を含んで構成されたＰＬＬ回路によって生成される。
オーディオ調整回路１０９は、ステレオ復調回路１０８から出力されるＬ信号とＲ信号の音量や音質を調整する。具体的には、オーディオ調整回路１０９は、後段のパワーアンプ１１０の利得を変化させることにより、Ｌ信号とＲ信号に対して音量調整を行う。また、オーディオ調整回路１０９は、内蔵する音質調整用の可変抵抗（図示せず）の抵抗値を変化させることにより、Ｌ信号とＲ信号に対して音質調整を行う。パワーアンプ１１０は、オーディオ調整回路１０９によって調整された利得に応じてＬ信号とＲ信号を増幅する。これらの増幅されたＬ信号とＲ信号は、スピーカ１１１から出力される。
上記図１に示したように、ノイズキャンセラのローパスフィルタとしてＣＣＤ等によるデジタル遅延回路を用いた場合、当該ＣＣＤ遅延回路に使用するクロック信号の周波数は、水晶発振回路から出力される信号の周波数を分周することによって生成していた。その一方で、ステレオ復調回路に使用するクロック信号の周波数は、ＰＬＬ回路内のＶＣＯから出力される局部発振信号の周波数を分周することによって生成していた。
すなわち、ＣＣＤ遅延回路に使用するクロック周波数と、ステレオ復調回路に使用するクロック周波数とは独立して生成され、互いに相関がなかった。そのため、ＣＣＤ遅延回路に使用するクロックとステレオ復調回路に使用するクロックとで同期がとれず、ステレオ復調回路の出力にビート信号が発生することがあるという問題があった。ビート信号は、音揺れの原因となり、オーディオ出力の音質を悪化させることとなるため、ビート信号の発生を抑止することが望まれる。
本発明は、このような問題を解決するために成されたものであり、ＣＣＤ遅延回路に使用するクロックと、ステレオ復調回路に使用するクロックとの非同期によって発生するビート信号を抑制できるようにすることを目的とする。
発明の開示
本発明のラジオ受信機は、中間周波信号をＦＭ検波して得られるコンポジット信号をデジタル遅延回路により遅延してゲートに出力し、上記コンポジット信号中に含まれるパルスノイズを、上記ゲートを開閉制御することによって除去するノイズ除去回路と、上記ノイズ除去回路より出力されるパルスノイズ除去後のコンポジット信号からステレオ信号を復調するステレオ復調回路と、上記ステレオ復調回路に使用する所定周波数のクロック信号の元となるクロック信号を出力する電圧制御発振器とを備え、上記デジタル遅延回路に使用する所定周波数のクロック信号を、上記電圧制御発振器より出力されるクロック信号に基づいて生成するようにしたことを特徴とする。
本発明の他の態様では、上記電圧制御発振器とは異なる第２の発振回路と、上記デジタル遅延回路より出力されるコンポジット信号からパイロット信号を検出するパイロット信号検出回路と、上記パイロット信号検出回路より出力されるパイロット検出信号に基づいて、上記電圧制御発振器より出力されるクロック信号と、上記第２の発振回路より出力されるクロック信号との何れかを、上記デジタル遅延回路に使用する所定周波数のクロック信号の元となる信号として選択する選択回路とを備えたことを特徴とする。
発明を実施するための最良の形態
以下、本発明の一実施形態を図面に基づいて説明する。
図２は、本実施形態によるＦＭラジオ受信機の要部構成を示す図である。図２において、ＦＭ検波回路１は、ＦＭ放送信号から生成された中間周波信号に対して検波処理を行ってコンポジット信号を出力する。ＦＭ検波回路１に入力される中間周波信号は、図１に示したのと同様に、高周波増幅回路、周波数変換回路、中間周波増幅回路を通して生成される。
ノイズキャンセラ２は、ＦＭ検波回路１から出力されるコンポジット信号中に含まれるパルス状のノイズを除去し、ノイズ除去後の信号をステレオ復調回路３に出力する。このノイズキャンセラ２は、ハイパスフィルタ（ＨＰＦ）１１、ノイズ検波回路１２、ノイズＡＧＣ（Ａｕｔｏ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）回路１３、単安定マルチバイブレータ１４、ＣＣＤ等のデジタル遅延回路１５、ゲート回路１６、第１の分周回路１７を含んで構成されている。
ＨＰＦ１１は、ＦＭ検波回路１より出力されるコンポジット信号の高周波成分のみを通過させる。ノイズ検波回路１２は、ＨＰＦ１１を通過したコンポジット信号からパルスノイズを検出する。このノイズ検波回路１２の出力信号は、ノイズＡＧＣ回路１３を通してＨＰＦ１１にフィードバックされるとともに、単安定マルチバイブレータ１４に供給される。単安定マルチバイブレータ１４は、ノイズ検波回路１２によりパルスノイズが検出されたときに、そのノイズ検出信号に応じて、所定幅のパルス信号をゲート回路１６の制御端に出力する。
ＣＣＤ１５は、ＦＭ検波回路１より出力されるコンポジット信号を、ＨＰＦ１１からゲート回路１６までの動作による遅延時間と同じだけ遅延させてゲート回路１６に出力する。この遅延動作に使用する所定周波数（例えば３．８ＭＨｚ）のクロック信号は、第１の分周回路１７によって生成する。上述のゲート回路１６は、通常状態でオン（閉）状態であるが、単安定マルチバイブレータ１４から“Ｈ”レベルのパルス信号が供給されている期間中はオフ（開）状態となり、パルス信号が“Ｌ”に戻ると再びオン状態に復帰するようになっている。
これにより、ノイズ検波回路１２によってコンポジット信号中にパルスノイズが検出されると、そのパルスノイズを含んだコンポジット信号がＣＣＤ１５を通過してゲート回路１６に入力されるタイミングで、ゲート回路１６が開状態となり、当該パルスノイズを含んだコンポジット信号がＣＣＤ１５からステレオ復調回路３に通過しないように遮断される。ステレオ復調回路３は、ノイズキャンセラ２のゲート回路１６を通過したコンポジット信号からＬ信号とＲ信号を復調する。このステレオ復調回路３で使用する所定周波数（例えば３８ＫＨｚ）のクロック信号は、ＰＬＬ回路４によって生成する。
ＰＬＬ回路４は、ＶＣＯ２１、第２の分周回路２２、位相比較回路２３、ＬＰＦ２４を含んで構成されている。ＶＣＯ２１は、所定周波数（例えば７．６ＭＨｚ）のクロック信号を出力する。第２の分周回路２２は、ＶＣＯ２１より出力されたクロック信号の周波数を分周してステレオ復調回路３および位相比較回路２３に出力する。この第２の分周回路２２は、実際には２段階の分周回路を含んでおり、３８ＫＨｚの信号をステレオ復調回路３に、１９ＫＨｚの信号を位相比較回路２３に出力する。
位相比較回路２３は、第２の分周回路２２によって定まる周波数の信号と、第１の分周回路１７によって定まる周波数の信号（ＣＣＤ１５を通過したノイズ除去前のコンポジット信号）とを比較して位相差を判断し、比較結果に応じたデューティ比を有する信号を出力する。ＬＰＦ２４は、位相比較回路２３から出力される信号に対応した制御電圧をＶＣＯ２１にフィードバックする。
パイロット信号検出回路５は、ＣＣＤ１５より出力されたノイズ除去前のコンポジット信号から１９ＫＨｚのパイロット信号を検出してＰＬＬ回路４、スイッチ回路６に供給する。ＰＬＬ回路４は、パイロット信号検出回路５から供給されるパイロット検出信号をもとに、受信中の放送信号がステレオ放送かモノラル放送かを判断し、第２の分周回路２２およびＶＣＯ２１の動作状態を可変する。すなわち、モノラル放送のときは、第２の分周回路２２の動作が停止され、これによってステレオ復調回路３におけるスイッチング動作も停止される。また、モノラル放送時にＶＣＯ２１の発振動作は自走周波数（フリーラン周波数）となり、ＬＰＦ２４よりフィードバックされる制御電圧によってＶＣＯ２１の発振周波数が制御される。
上述のスイッチ回路６は、ＰＬＬ回路４のＶＣＯ２１から出力されるクロック信号と、水晶振動子８の周波数に基づき発振する水晶発振回路７から出力されるクロック信号との何れかを選択的に第１の分周回路１７に供給する。どちらのクロック信号を選択するかは、パイロット信号検出回路５より出力されるパイロット検出信号に基づいて決定する。受信中の放送信号がステレオ放送のときはＶＣＯ２１からのクロック信号を選択し、モノラル放送のときは水晶発振回路７からのクロック信号を選択する。
以上のように、本実施形態のラジオ受信機においては、ノイズキャンセラ２のＣＣＤ１５に使用するクロック信号と、ステレオ復調回路３に使用するクロック信号とを共に、同じＶＣＯ２１から出力されるクロック信号を分周して生成している。そのため、ＣＣＤ１５に使用するクロック信号は、ステレオ復調回路３に使用するクロック信号と位相がぴったりと合って同期がとれ、ステレオ復調回路３の出力におけるビート信号の発生を抑制することができる。
また、モノラル放送を受信しているときにＶＣＯ２１はフリーラン周波数で発振しており、出力されるクロック信号の周波数は安定していない。周波数が不安定なクロック信号をＣＣＤ１５のクロック生成に用いると、ＣＣＤ１５の遅延量が変動してパルスノイズを効果的に除去できなくなってしまう。しかし、本実施形態のラジオ受信機によれば、モノラル放送の受信時は、発振周波数が安定している水晶発振回路７のクロック信号に切り替えて使用するようにしているため、パルスノイズを確実に除去することができる。また、この場合にステレオ復調回路３はスイッチング動作しないため、ビート信号が発生することもない。
なお、上記実施形態では、ＦＭ放送のラジオ受信機について説明したが、ＡＭ／ＦＭ兼用のラジオ受信機についても本発明を同様に適用できることは言うまでもない。
また、上記実施形態では、ノイズキャンセラ２のデジタル遅延回路としてＣＣＤを用いる例について説明したが、これ以外のデジタル遅延回路を適用しても良い。
また、上記実施形態では、ステレオ放送かモノラル放送かの判別を、パイロット信号の検出によって行う例について示したが、本発明はこの例に限定されるものではない。
その他、上記実施形態は、本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明は上述したように、ノイズキャンセラのデジタル遅延回路に供給するクロック信号と、ステレオ復調回路に供給するクロック信号とを共に、同じ電圧制御発振器から出力されるクロック信号に基づき生成するようにしている。これにより、デジタル遅延回路に使用するクロック信号と、ステレオ復調回路に使用するクロック信号との位相が合って同期がとれ、ステレオ復調回路の出力におけるビート信号の発生を抑制することができる。
本発明の他の特徴によれば、ステレオ放送の受信時には、電圧制御発振器からの信号に基づいてデジタル遅延回路のクロック信号が生成されるので、上述のようにビート信号の発生を抑制することができる。また、モノラル放送の受信時には、自走周波数となって不安定な電圧制御発振器からの信号ではなく、発振周波数が安定している第２の発振回路からの信号に基づいてデジタル遅延回路のクロック信号が生成されるため、コンポジット信号を正確に遅延してパルスノイズを確実に除去することができる。また、この場合にステレオ復調回路はスイッチング動作しないため、ビート信号が発生することもない。
産業上の利用可能性
本発明は、ＣＣＤ遅延回路に使用するクロックと、ステレオ復調回路に使用するクロックとの非同期によって発生するビート信号を抑制できるようにするのに有用である。
【図面の簡単な説明】
図１は、ＣＣＤを用いた従来のＦＭラジオ受信機の全体構成を示す図である。
図２は、本実施形態によるＦＭラジオ受信機の要部構成を示す図である。
【図１】
2003092177.tif 000003
【図２】
2003092177.tif 000004
【国際調査報告】
2003092177.tif 000005
2003092177.tif 000006
2003092177.tif 000007
2003092177.tif 000008