【事件の表示】
　特願２０００−２６８４６１「トレンチゲート型半導体装置」拒絶査定不服審判事件〔平成１４年　３月１５日出願公開、特開２００２−　７６３４２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１２年９月５日を出願日とする特許出願であって、平成２２年１２月６日付けの拒絶理由通知に対して平成２３年２月１０日に意見書及び手続補正書が提出されたが、同年９月７日付けで拒絶査定がなされた。
　それに対して、同年１２月１２日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、平成２４年４月２３日付けで審尋がなされ、同年６月２１日に回答書が提出された。
　その後、当審において、同年１１月２２日付けで拒絶理由通知がなされ、平成２５年１月１０日に意見書及び手続補正書が提出された。 
　
第２．本願発明
　本願の請求項１〜２に係る発明は、平成２５年１月１０日に提出された手続補正書により補正された明細書及び図面の記載からみて、その明細書の特許請求の範囲の請求項１〜２に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される次のとおりのものである。
　
　「【請求項１】第一導電型の半導体基板の一方の主面の表面層に選択的に形成された第二導電型のベース領域と、そのベース領域の表面層に選択的に形成された第一導電型のソース領域と、そのソース領域からベース領域を突き抜けて半導体基板に達するトレンチと、そのトレンチ内に薄いゲート酸化膜を介して形成されるトレンチゲート電極と、そのトレンチゲート電極からソース領域までを覆うように選択的に形成される層間絶縁膜と、第二導電型のベース領域および第一導電型のソース領域の表面に共通に接触し、かつ層間絶縁膜を覆うように設けられるシート状のソース電極と、半導体基板の他方の表面に形成されるドレイン電極とを有するトレンチゲート型半導体装置において、層間絶縁膜が分散したドーム型で、かつガラス転移温度が８００℃以下のほう素燐シリカガラスからなり、そのほう素燐シリカガラスに含まれる酸化ほう素と五酸化燐との和が８〜１５mol%の範囲で、かつ五酸化燐の濃度が９．５mol%以下であることを特徴とするトレンチゲート型半導体装置。」
　
第３．引用刊行物に記載された発明
（１）本願の出願前に日本国内において頒布され、平成２４年１１月２２日付けの拒絶理由通知において引用された刊行物である特開平７−２３５６７６号公報（以下「引用例」という。）には、図１〜１０，２３とともに、次の記載がある（ここにおいて、下線は当合議体が付加したものである。以下同じ。）。
　
ａ．「【０００１】
【産業上の利用分野】この発明は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等の半導体装置及びその製造方法に関するものである。」
　
ｂ．「【０００２】
【従来の技術】半導体装置の高性能化においては微細化が必要不可欠であり、電力半導体においても例外ではない。しかしながら、微細化が進むほど、半導体素子表面における単位面積あたりの形状の凸凹は激しくなり、素子性能、製造工程、信頼性のいずれの面においても、悪影響を及ぼす様になってきた。とりわけ、電流密度が数Ａ／ｃｍ2 から数百Ａ／ｃｍ2 に及ぶ、
パワートランジスタ，パワーＭＯＳ−ＦＥＴ，ＩＧＢＴ，サイリスタ，ＧＴＯ，ＭＯＳゲートサイリスタなどの電力半導体素子においては、表面のアルミ電極配線の
(1) 厚膜化
(2) 厚みの均一性
(3) 平坦性
が重要課題となっている
【０００３】(1) の実施により、アルミ電極配線の抵抗値を下げることにより電力損失を下げるとともに、装置の動作周波数を上げることができ、(2) の実施により、アルミ電極配線内の抵抗値の均一化を図ることにより、装置全体の安全動作と安全動作領域（ＳＯＡ）の拡大が可能となり、(3) の実施により、半導体チップのパッケージ組み立ての際のワイヤーボンディングや圧接における接触抵抗の低減を図ることができる。
【０００４】近年、一般的な半導体装置の高集積化や高性能化に伴って、その中に形成される回路パターンもますます微細化され、精度良く形成することが必要になっている。
【０００５】これに対して電力用半導体装置は他の半導体装置にくらべてそれほど回路パターンは微細ではなかった。ところが、最近では、電力用半導体装置も一般的な半導体装置と同様に高集積化および高性能化のために回路パターンが微細化する傾向が強くなっててきている。
【０００６】電力用半導体装置において、電極間、あるいは外部端子と接続される電極配線を形成する工程段階では、以前に多くの工程を経ているために、電極配線を形成する前の表面形状の段差が大きくなっていることが多い。
【０００７】
電極配線としては、一般にアルミニウムまたはＡｌＳｉ等のＡｌ合金が用いられるが、ＡｌまたはＡｌ合金を平坦に形成することが技術的に難しく、その改善が望まれている
　
ｃ．「【００６５】
【実施例】
＜＜第１の実施例＞＞
＜構造＞
図１は、この発明の第１の実施例であるトレンチゲート型ＩＧＢＴの構造を示す断面図である。同図に示すように、一方主面及び他方主面を有するｐ
+
 半導体基板１の一方主面上にｎ
-
 半導体層２が形成され、ｎ
-
 半導体層上にｐ半導体層３が形成され、ｐ半導体層３上にｎ
+
 半導体層４が形成される。そして、ｎ
+
 半導体層４の表面からｎ
+
 半導体層４及びｐ半導体層３を貫通してｎ
-
 半導体層２の表面の一部にかけて複数の溝１３（図２８では２つ）が形成される。
【００６６】
各溝１３の内壁上にリコン酸化膜１４がそれぞれ形成され、各溝１３の内部の大部分の領域にシリコン酸化膜１４を介して低抵抗導電性充填物であるドープドポリシリコン５が充填される。
このドープドポリシリコン５がシリコン酸化膜１４を介した絶縁ゲート型制御電極として機能し、ｐ半導体層３における溝１３の両外壁面近傍領域がチャネル領域となる
【００６７】
そして、ドープドポリシリコン５上に薄くＣＶＤ酸化膜１２が形成され、このＣＶＤ酸化膜１２を含む各溝１３を覆うように複数のＢＰＳＧ（Borophosphosilicate glass ）膜１０がそれぞれ形成される。そして、ＢＰＳＧ膜１０の頂部にシリコン酸化膜７がさらに形成され、ＢＰＳＧ膜１０及びシリコン酸化膜７により、溝１３の開孔部をキャップする複数のキャップ部３０を形成している
【００６８】
複数のキャップ部３０を含むｎ
+
 半導体層４の表面に高融点金属膜８が形成され、この高融点金属膜８上にエミッタ電極となる電極配線層６が形成される
【００６９】〜【００７６】（略）
【００７７】＜製造方法＞図２〜図１０はキャップ部３０の形成方法を示す断面図である。以下、これらの図を参照して、各溝１３の上部にあるキャップ部３０の形成方法についてて説明する。
【００７８】まず、既存の製造技術を用いて図２示す構造を得る。すなわち、ｐ+ 半導体基板１の一方主面上にｎ- 半導体層２を形成し、ｎ- 半導体層２上にｐ半導体層３を形成し、ｐ半導体層３上にｎ+ 半導体層４を形成して基体５０を得、ｎ+ 半導体層４の表面からｎ+ 半導体層４及びｐ半導体層３を貫通してｎ- 半導体層２の表面に達する複数の溝１３をＹ字型で底の丸い溝を反応性イオンエッチング（以下、ＲＩＥ）技術により形成し、各溝１３の内壁部を含む基体５０の表面に熱酸化法によりシリコン酸化膜１４を形成する。
【００７９】そして、ドープドポリシリコン５を各溝１３内に充填するとともに、図１３及び図１５に示すように、シリコン酸化膜１４を介して基体５０の表面の一部上にも延ばして形成する。そして、溝１３内に充填されたドープドポリシリコン５を溝１３の深さ方向にある程度エッチングをした後、ＣＶＤ法等を用いてドープドポリシリコン５の表面を酸化させて、図２に示すように、シリコン酸化膜１２を形成する。
【００８０】次に、図３に示すように、
層間絶縁膜であるＢＰＳＧ膜１０
【００８１】そして、このＢＰＳＧ膜１０に対し、酸素もしくは水蒸気（酸素，水素混合燃焼）を含む酸化雰囲気中で８００〜１０００℃の熱処理を数分〜数時間加える。この時、ＢＰＳＧ膜１０は軟化点が８００℃近傍にあるために、上記熱処理により軟化し、いわゆるリフロー（reflow）現象を起こし、図３に溝上部のくぼみ２４へＢＰＳＧ膜１０の他の部分が流れ込むのため、図４に示すようにＢＰＳＧ膜１０の表面を平坦化できる。この際、ＢＰＳＧ膜１０中からのリンあるいはボロンが溝内部のドープドポリシリコン５中に拡散する悪影響をシリコン酸化膜１２により確実に防ぐことができる。
【００８２】さらに、図５に示すように、平坦化の完了したＢＰＳＧ膜１０を後述の異方性エッチングにより基板１を露出させてコンタクトホール形成を容易となるような膜厚にまでエッチダウンさせる。エッチダウンさせる際、例えばＨＦを含む水溶液を用いてＢＰＳＧ膜１０の膜厚ｄを３０００〜８０００オングストローム程度にする。
【００８３】続いて、図６に示すように、ポジ型のフォトレジストとの密着性がＢＰＳＧ膜１０より優れたシリコン酸化膜７をＢＰＳＧ膜１０上に堆積し、シリコン酸化膜７上にポジ型のフォトレジストであるレジスト１１を形成する。シリコン酸化膜７はレジスト１１に対する密着性が優れているため、後述するレジスト１１のパターング処理及びパターニングされたレジスト１１をマスクとしたエッチング処理を精度よく行うことができる。
【００８４】そして、図７に示すように、写真製版技術を用いてジスト１１をパターングする。次に、図８に示すように、パターニングされたレジスト１１をマスクとして、ＨＦを含む水溶液等を用いてサイドエッチングを生じるエッチング処理をシリコン酸化膜７及びＢＰＳＧ膜１０に対し行い、シリコン酸化膜７及びＢＰＳＧ膜１０中にアンダーカットを生じさせることにより、テーパー部ＴＰを形成する。
【００８５】その後、レジスト１１のマスク寸法通りの異方性エッチングを行って、図９に示すように、コンタクトホール２５および溝１３のキャップ部となるシリコン酸化膜７及びＢＰＳＧ膜１０を形成する。ここで、キャップ部３０の上部に位置するシリコン酸化膜７及びＢＰＳＧ膜１０にテーパー部ＴＰが形成されているため、図９で示す形状のＢＰＳＧ膜１０及びシリコン酸化膜７からなるキャップ部上にＡｌ合金からなる電極配線層６を形成した場合でも、従来に比べ電極配線層６の被覆性が改善できる。
【００８６】次に、
シリコン酸化膜７及びＢＰＳＧ膜１０に対し、酸素もしくは水蒸気（酸素，水素混合燃焼）を含む酸化雰囲気中で８００〜１０００℃の熱処理を数分〜数時間加える。この時、ＢＰＳＧ膜１０は軟化点が８００℃近傍にあるために、上記熱処理により軟化し、リフロー現象を起こし、ＢＰＳＧ膜１０の断面形状が丸くなり、図１０に示すように、コンタクトホール、つまり、基体５０の表面との高段差がなだらかな状態になる。
【００８７】
以後、基体５０の表面上に、シリサイド層（図示せず）を形成後、高融点金属膜８をスパッタ法で堆積させ、さらにＡｌＳｉ等からなる電極配線層６をスパッタ法で形成すれば、キャップ部３０の断面形状になめらかな傾斜面２６が形成されているため、基体５０との間に段差を形成するキャップ部３０を覆ってエミッタ電極となる電極配線層６を形成しても、従来生じていた電極配線層６中の鬆や空洞９の発生を確実に防止し、電極配線層６の被覆性が大幅に改善できる
　
ｄ．「【０１０８】
＜＜第３の実施例＞＞また、第１の実施例では、電力用半導体装置としてＰ型の基板１を用いたトレンチゲート型ＩＧＢＴの場合を示したが、図２３に示すように、Ｎ型の基板５１を用いて、他は第１の実施例と同じ構成で、溝をゲートとして用いるトレンチゲート型ＭＯＳＦＥＴを形成しても、第１の実施例と同様な効果がある
　
ｅ．「【符号の説明】
１  ｐ+ 半導体基板
２  ｎ- 半導体層
３  ｐ半導体層
４  ｎ+ 半導体層
５  ドープドポリシリコン
６  電極配線層
７  シリコン酸化膜
８  高融点金属膜
１０  ＢＰＳＧ膜
１２  シリコン酸化膜
１５  コレクタ電極
１６  ゲート酸化膜
１７  ゲート電極
１８  絶縁層
３０  キャップ部
４２  エミッタ電極」
　
（２）ここで、上記ｄ．に記載された「第３の実施例」の「トレンチゲート型ＭＯＳＦＥＴ」は、「第１の実施例」の「トレンチゲート型ＩＧＢＴ」と「Ｎ型の基板５１を用い」る点で異なり、「他は第１の実施例と同じ構成」のものである。よって、「第３の実施例」の「トレンチゲート型ＭＯＳＦＥＴ」の各構成要素は、「Ｎ型の基板５１を用い」る点を除き、上記ｃ．に記載された「第１の実施例」の「トレンチゲート型ＩＧＢＴ」の各構成要素と同じであることは明らかである。
　また、一般に、ＩＧＢＴにおいて、エミッタ領域、エミッタ電極、コレクタ電極と呼ばれる構成要素は、ＭＯＳＦＥＴでは、各々ソース領域、ソース電極、ドレイン電極と呼ばれることは、当業者の技術常識である。
　
（３）上記ｃ．の記載を参照しつつ、図１及び図２３を参照すると、図１及び図２３からは、各「溝１３」及び「ｎ+ 半導体層４」の一部を覆うように複数の「ＢＰＳＧ膜１０」が選択的、かつ分散して形成されていること、及びリフロー現象によって「断面形状が丸く」なっていること、すなわちドーム型であることが見てとれる。
　
（４）以上を総合し、上記ｄ．の「第３の実施例」（図２３）に記載された「トレンチゲート型ＭＯＳＦＥＴ」に注目すると、引用例には以下の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「Ｎ型の半導体基板５１の一方主面上に形成されたｎ- 半導体層２と、ｎ- 半導体層上に形成されたｐ半導体層３と、
　ｐ半導体層３上に形成されたｎ+ 半導体層４と、
　ｎ+ 半導体層４の表面からｎ+ 半導体層４及びｐ半導体層３を貫通してｎ- 半導体層２の表面の一部にかけて形成された複数の溝１３と、
　各溝１３の内部にシリコン酸化膜１４を介して形成された絶縁ゲート型制御電極として機能するドープドポリシリコン５と、
　各溝１３及びｎ+ 半導体層４の一部を覆うように選択的に形成された層間絶縁膜である複数のＢＰＳＧ膜１０と、
　ＢＰＳＧ膜１０を含むｎ+ 半導体層４の表面に形成された高融点金属膜８及びソース電極となる電極配線層６と、
　Ｎ型の半導体基板５１の他方主面上に形成されたドレイン電極１５とを有するトレンチゲート型ＭＯＳＦＥＴにおいて、
　ｐ半導体層３における溝１３の両外壁面近傍領域がチャネル領域となるものであり、
　層間絶縁膜である複数のＢＰＳＧ膜１０が、分散したドーム型で、軟化点が８００℃近傍にあるＢＰＳＧ（Borophosphosilicate glass）からなり、８００〜１０００℃の熱処理によりリフローさせたものであること
を特徴とするトレンチゲート型ＭＯＳＦＥＴ。」
　
第４．本願発明と引用発明との対比
（１）引用発明の「トレンチゲート型ＭＯＳＦＥＴ」は、本願発明の「トレンチゲート型半導体装置」に相当する。
　
（２）本願明細書の００１３段落の「ｎ+ 基板１とｎ- エピタキシャル層２とからなる半導体基板のｎ- エピタキシャル層２側の表面層にチャネルに対応するｐベース領域３が選択的に形成され、そのｐベース領域３の表面層にｎ+ ソース領域４が形成されている。」という記載を参酌すると、引用発明の「Ｎ型の半導体基板５１の一方主面上」に「ｎ- 半導体層２」を形成したものが、本願発明の「第一導電型の半導体基板」に相当する。
　また、引用発明は、「ｐ半導体層３における溝１３の両外壁面近傍領域がチャネル領域となるもの」であるから、引用発明の「ｐ半導体層３」は、本願発明の「第二導電型のベース領域」に相当する。
　したがって、引用発明の「Ｎ型の半導体基板５１の一方主面上に形成されたｎ- 半導体層２」の「上に形成されたｐ半導体層３」と、本願発明の「第一導電型の半導体基板の一方の主面の表面層に選択的に形成された第二導電型のベース領域」とは、「第一導電型の半導体基板の一方の主面の表面に形成された第二導電型のベース領域」である点で共通する。
　
（３）引用発明の「ｐ半導体層３上に形成されたｎ+ 半導体層４」は、その表面に「高融点金属膜８及びソース電極となる電極配線層６」が形成されることからして、「トレンチゲート型ＭＯＳＦＥＴ」のソース領域として機能することは明らかである。
　したがって、引用発明の「ｎ+ 半導体層４」、は、本願発明の「第一導電型のソース領域」に相当する。
　よって、引用発明の「ｐ半導体層３上に形成されたｎ+ 半導体層４」と、本願発明の「そのベース領域の表面層に選択的に形成された第一導電型のソース領域」とは、「そのベース領域の表面に形成された第一導電型のソース領域」である点で共通する。
　
（４）引用発明の「溝１３」は、本願発明の「トレンチ」に相当する。
　したがって、引用発明の「ｎ+ 半導体層４の表面からｎ+ 半導体層４及びｐ半導体層３を貫通してｎ- 半導体層２の表面の一部にかけて形成された複数の溝１３」は、本願発明の「そのソース領域からベース領域を突き抜けて半導体基板に達するトレンチ」に相当する。
　
（５）引用発明の「各溝１３の内部」に形成された「絶縁ゲート型制御電極として機能するドープドポリシリコン５」は、本願発明の「トレンチゲート電極」に相当する。
　また、引用発明の「シリコン酸化膜１４」が、「トレンチゲート型ＭＯＳＦＥＴ」のゲート絶縁膜として機能することは明らかである。
　したがって、引用発明の「各溝１３の内部にシリコン酸化膜１４を介して形成された絶縁ゲート型制御電極として機能するドープドポリシリコン５」は、本願発明の「そのトレンチ内に薄いゲート酸化膜を介して形成されるトレンチゲート電極」に相当する。
　
（６）引用発明の「各溝１３の内部」には「絶縁ゲート型制御電極として機能するドープドポリシリコン５」が形成されているから、引用発明の「各溝１３及びｎ+ 半導体層４の一部を覆うように選択的に形成された層間絶縁膜である複数のＢＰＳＧ膜１０」が、「絶縁ゲート型制御電極として機能するドープドポリシリコン５」を覆うように形成されていることは明らかである。
　したがって、引用発明の「各溝１３及びｎ+ 半導体層４の一部を覆うように選択的に形成された層間絶縁膜である複数のＢＰＳＧ膜１０」は、本願発明の「そのトレンチゲート電極からソース領域までを覆うように選択的に形成される層間絶縁膜」に相当する。
　
（７）引用発明において、「ｎ+ 半導体層４の表面に」直接接触しているのは「高融点金属膜８」であるから、引用発明の「高融点金属膜８及びソース電極となる電極配線層６」全体が、「トレンチゲート型ＭＯＳＦＥＴ」のソース電極として機能していると見ることができる。
　したがって、引用発明の「高融点金属膜８及びソース電極となる電極配線層６」は、本願発明の「ソース電極」に相当する。
　また、引用発明の「高融点金属膜８及びソース電極となる電極配線層６」は、引用例の図１及び２３から明らかなとおり、「ＢＰＳＧ膜１０を含むｎ+ 半導体層４の表面」の全体に形成されたシート状のものである。
　よって、引用発明の「ＢＰＳＧ膜１０を含むｎ+ 半導体層４の表面に形成された高融点金属膜８及びソース電極となる電極配線層６」と、本願発明の「第二導電型のベース領域および第一導電型のソース領域の表面に共通に接触し、かつ層間絶縁膜を覆うように設けられるシート状のソース電極」とは、「第一導電型のソース領域の表面に接触し、かつ層間絶縁膜を覆うように設けられるシート状のソース電極」である点で共通する。
　
（８）引用発明の「Ｎ型の半導体基板５１の他方主面上に形成されたドレイン電極１５」は、本願発明の「半導体基板の他方の表面に形成されるドレイン電極」に相当する。
　
（９）引用発明の「ＢＰＳＧ（Borophosphosilicate glass）」は、本願発明の「ほう素燐シリカガラス」に相当する。
　したがって、引用発明の「層間絶縁膜である複数のＢＰＳＧ膜１０が、分散したドーム型で、軟化点が８００℃近傍にあるＢＰＳＧ（Borophosphosilicate glass）からなり、８００〜１０００℃の熱処理によりリフローさせたものである」という構成と、本願発明の「層間絶縁膜が分散したドーム型で、かつガラス転移温度が８００℃以下のほう素燐シリカガラスからなり、そのほう素燐シリカガラスに含まれる酸化ほう素と五酸化燐との和が８〜１５mol%の範囲で、かつ五酸化燐の濃度が９．５mol%以下である」という構成とは、「層間絶縁膜が分散したドーム型で、かつほう素燐シリカガラスからなる」点で共通する。
　
（１０）したがって、本願発明と引用発明とは、
　
　「第一導電型の半導体基板の一方の主面の表面に形成された第二導電型のベース領域と、
　そのベース領域の表面に形成された第一導電型のソース領域と、
　そのソース領域からベース領域を突き抜けて半導体基板に達するトレンチと、
　そのトレンチ内に薄いゲート酸化膜を介して形成されるトレンチゲート電極と、
そのトレンチゲート電極からソース領域までを覆うように選択的に形成される層間絶縁膜と、
　第一導電型のソース領域の表面に接触し、かつ層間絶縁膜を覆うように設けられるシート状のソース電極と、
　半導体基板の他方の表面に形成されるドレイン電極とを有するトレンチゲート型半導体装置において、
　層間絶縁膜が分散したドーム型で、かつほう素燐シリカガラスからなる
トレンチゲート型半導体装置。」
　である点で一致し、次の点で相違する。
　
（相違点１）
　本願発明の「第二導電型のベース領域」は、「第一導電型の半導体基板の一方の主面の表面層に選択的に形成された」ものであるのに対し、本願発明の「第二導電型のベース領域」に相当する引用発明の「ｐ半導体層３」は、本願発明の「第一導電型の半導体基板」に相当する引用発明の「『Ｎ型の半導体基板５１の一方主面上』に『ｎ- 半導体層２』を形成したもの」の一方の主面上に形成されたものである点。
　
（相違点２）
　本願発明の「第一導電型のソース領域」は、「そのベース領域の表面層に選択的に形成された」ものであるのに対し、本願発明の「第一導電型のソース領域」に相当する引用発明の「ｎ+ 半導体層４」は、本願発明の「ベース領域」に相当する引用発明の「ｐ半導体層３」上に形成されたものである点。
　
（相違点３）
　本願発明は、「ソース電極」が「第二導電型のベース領域および第一導電型のソース領域の表面に共通に接触し」ているのに対し、引用発明は、本願発明の「ソース電極」に相当する「高融点金属膜８及びソース電極となる電極配線層６」が、本願発明の「第一導電型のソース領域」に相当する「ｎ+ 半導体層４」には接触しているものの、本願発明の「第二導電型のベース領域」に相当する「ｐ半導体層３」に接触しているか明らかでない点。 
　
（相違点４）
　本願発明の「層間絶縁膜」は、「ガラス転移温度が８００℃以下のほう素燐シリカガラスからなり、そのほう素燐シリカガラスに含まれる酸化ほう素と五酸化燐との和が８〜１５mol%の範囲で、かつ五酸化燐の濃度が９．５mol%以下である」のに対し、引用発明の「層間絶縁膜である複数のＢＰＳＧ膜１０」は、「軟化点が８００℃近傍にある」「ほう素燐シリカガラス」からなるものの、「ガラス転移温度が８００℃以下」であることの特定がなく、また、「そのほう素燐シリカガラスに含まれる酸化ほう素と五酸化燐との和が８〜１５mol%の範囲で、かつ五酸化燐の濃度が９．５mol%以下である」ことの特定もない点。
　
第５．相違点についての当審の判断
（１）相違点１〜３について
　相違点１〜３は、互いに関連するものであるから、まとめて検討する。
　一般に、パワーＭＯＳＦＥＴ又はＩＧＢＴにおいて、第二導電型のベース領域を、第一導電型の半導体基板の表面層に選択的に形成し、第一導電型のソース領域を、そのベース領域の表面層に選択的に形成することで、ベース領域とソース領域を設ける技術は、例えば、引用例及び以下の周知例１に記載されているように、周知技術である。
　また、パワーＭＯＳＦＥＴ又はＩＧＢＴにおいて、ソース電極を、第二導電型のベース領域及び第一導電型のソース領域の表面に共通に接触して設ける技術も、例えば、引用例及び以下の周知例１に記載されているように、周知技術である。
　したがって、引用発明の「トレンチゲート型ＭＯＳＦＥＴ」において、「ｐ半導体層３」を、「『Ｎ型の半導体基板５１の一方主面上』に『ｎ- 半導体層２』を形成したもの」の表面層に選択的に形成し、「ｎ+ 半導体層４」を「ｐ半導体層３」の表面層に選択的に形成すること、及び、「高融点金属膜８及びソース電極となる電極配線層６」を、「ｎ+ 半導体層４」及び「ｐ半導体層３」の表面に共通に接触して形成すること、すなわち、本願発明のように、第一導電型の半導体基板の一方の主面の表面層に選択的に形成された第二導電型のベース領域と、そのベース領域の表面層に選択的に形成された第一導電型のソース領域と、第二導電型のベース領域および第一導電型のソース領域の表面に共通に接触して設けられるシート状のソース電極とを有するトレンチゲート型半導体装置とすることは、当業者が適宜なし得たことである。
　よって、相違点１〜３は、当業者が適宜なし得た範囲に含まれる程度のものである。
　
ａ．引用例：特開平７−２３５６７６号公報（再掲）
　上記引用例には、図１８〜１９とともに次の記載がある。
　「【００９５】＜＜第２の実施例＞＞
図１８は、この発明の第２の実施例である表面ゲート型ＭＯＳゲート構造のＩＧＢＴの構成を示す断面図である。図１９はその表面ゲート構造を示す断面図である。これらの図に示すように、一方主面と他方主面を有するＰ
+
 基板４１上の一方主面上にｎ半導体層２１が形成され、ｎ半導体層２１の表面に複数のｐ拡散領域２２が選択的に形成され、複数のｐ拡散領域２２上にｎ
+
 拡散領域２３が選択的に形成される
【００９６】そして、ｎ+ 拡散領域２３の表面の一部上から、ｐ拡散領域２２の表面、ｎ半導体層２１の表面、他のｐ拡散領域２２の表面及び他のｎ+ 拡散領域２３の表面の一部上に複数のゲート酸化膜１６が形成され、複数のゲート酸化膜１６上にゲート電極１７が形成され、各ゲート電極１７を覆って複数の絶縁層１８が形成される。
【００９７】また、
絶縁層１８、ｐ拡散領域２２及びｎ
+
 拡散領域２３上にエミッタ電極４２が形成され、Ｐ
+
 基板の他方主面上にコレクタ電極４３が形成される
　
　したがって、上記引用例には、ＩＧＢＴにおいて、ベース領域に対応するｐ拡散領域２２を、基板に対応するｎ型半導体層２１の表面に選択的に形成し、ソース領域に対応するｎ+ 拡散領域２３を、そのｐ拡散領域２２の表面に選択的に形成することで、ベース領域とソース領域を設けること、及び、ソース電極に対応するエミッタ電極４２を、ｐ拡散領域２２及びｎ+ 拡散領域２３の表面に共通に接触して設けることが記載されているものと認められる。
　
ｂ．周知例１：特開平８−３２０５７号公報
　本願の出願前に日本国内において頒布された刊行物である上記周知例１には、図２とともに次の記載がある。
　「【０００１】
【産業上の利用分野】過電圧保護機能を持つ
電力用ＭＯＳ型半導体装置
　「【００１８】次に、
図２を参照して第２の実施例を説明する。図は、ＮチャネルＭＯＳＦＥＴ構造の半導体装置の断面図である。
【００１９】
シリコン半導体ウェーハ１０は、Ｎ
＋
シリコン半導体基板１とその上に堆積したＮ
−
シリコン半導体気相成長層２から構成される。このウェーハ１０の気相成長層２側の表面に選択的にイオン注入法などによりボロン等の不純物を拡散し、Ｐ型ベース領域３を形成する。またベース領域３中に選択的イオン注入法などにより砒素などの不純物を拡散してＮ型ソース領域４を形成する。
【００２０】ポリシリコン膜にはイオンが注入されて逆流防止用ダイオード３０のＰ型アノード７とＮ型カソード８が形成され、さらに双方向定電圧ダイオード４０のソース電極２２に接続するカソード４１、ゲート電極２３に接続するカソード４２及びこれらカソード間に配置されるアノード４３が形成される。
ＳｉＯ
2
 などの層間絶縁膜１１には、選択的に開口部を形成し、その上にＡｌ等の金属膜をスパッタリング等で形成しパターニングしてベース領域３及びソース領域４に接続するソース電極（Ｓ）２２
が形成される。
　
　したがって、上記周知例１には、電力用ＭＯＳＦＥＴにおいて、Ｐ型ベース領域３を、Ｎ型シリコン半導体ウェーハ１０の表面に選択的に形成し、Ｎ型ソース領域を、そのＰ型ベース領域の表面に選択的に形成することで、ベース領域とソース領域を設けること、及び、ソース電極２２を、ベース領域３及びソース領域４の表面に共通に接触して設けることが記載されているものと認められる。
　
（２）相違点４について
　一般に、ほう素燐シリカガラス（ＢＰＳＧ）膜中のＢ（酸化ほう素）とＰ（五酸化燐）の濃度を高濃度化すれば、軟化温度やガラス転移温度が低下すること、すなわちリフロー特性が向上することは、以下の周知例２ないし４に記載されているように周知の事項である。
　その一方で、ＢＰＳＧ膜中のＢやＰを高濃度化すると、膜表面に粒子や結晶が析出しやすくなるという問題が生じることは、以下の周知例２及び３に記載されているように周知の事項であるし、Ｐ濃度を高濃度化すると吸湿によりリン酸を生じ、Ａｌ配線の腐食の問題が生じることも、以下の周知例２に記載されているように周知の事項である。
　さらに、引用発明のリフロー温度（８００〜１０００℃）において用いる、ほう素燐シリカガラス（ＢＰＳＧ）膜中の酸化ほう素（Ｂ２Ｏ３）と五酸化燐（Ｐ２Ｏ５）の濃度として、本願発明で特定されるような値は、例えば以下の周知例３及び５に記載されているように、当業者において普通に用いられているものであるし、ＢＰＳＧ膜に設けたコンタクトホールの側壁を、リフローによって緩やかな傾斜にするという前提における上記濃度としても、以下の周知例６に記載されているように、当業者において普通に用いられているものである。
　したがって、引用発明において、「層間絶縁膜である複数のＢＰＳＧ膜１０」を構成する「ほう素燐シリカガラス」に含まれる酸化ほう素と五酸化燐の濃度を、リフロー特性の観点、粒子・結晶析出の問題の観点、吸湿によるＡｌ配線腐食の問題の観点に基づいて好適化することは、当業者の通常の創作能力の発揮に過ぎず、本願発明のように、「ガラス転移温度が８００℃以下」とし、「酸化ほう素と五酸化燐との和が８〜１５mol%の範囲で、かつ五酸化燐の濃度が９．５mol%以下」の値に設定することは、当業者が容易になし得たことである。 
　よって、相違点４は、当業者が容易になし得た範囲に含まれる程度のものである。
　
ａ．周知例２：半導体用語大辞典編集委員会編，「半導体用語大辞典」，１９９９年３月２０日，株式会社日刊工業新聞社発行，ｐ．２２
　本願の出願前に日本国内において頒布され、平成２４年１１月２２日付けの拒絶理由通知において引用された刊行物である上記周知例２には、図とともに次の記載がある。
　「
ＢＰＳＧ膜
Ｂ（ボロン）とＰ（リン）の酸化物であるＢ
２
Ｏ
３
とＰ
２
Ｏ
５
（Ｐ
２
Ｏ
３
）を添加したＳｉＯ
２
膜である．ＢＰＳＧ膜はＰＳＧ膜が有する可動イオンに対するゲッタリング効果と，ＢＳＧ膜と同様に低いガラス転移温度を有する膜である
　ＬＳＩ製造プロセスでは，Ａｌ配線下の平坦化層間絶縁膜として用いられる．図に示すように高温で熱処理することで形成した膜を流動させて下地段差を緩和することができる．これがリフロー法である．
ＢＰＳＧ膜はＰＳＧ膜より低温の８００〜９００℃でリフローが行える．
Ｂ，Ｐの濃度を高濃度化すればリフロー特性は向上する．しかし，高濃度の不純物を添加したＰＳＧ膜やＢＳＧ膜は，吸湿性が強く不安定な膜である．ＢＰＳＧ膜でも同じことである．Ｂを５ｗ／ｏ％以上添加すると膜の吸湿性により，膜表面にメタホウ酸の微結晶が析出する．Ｐも同様に９ｗ／ｏ％以上に添加すると吸湿によりリン酸を生じ，Ａｌ配線の腐食などの問題が生じる．さらにＢ，Ｐの不純物濃度の和が１０ｗ／ｏ％以上になるとリフロー後に膜表面にＢＰＯ
４
の粒子が析出しやすくなる．これらを総合的に判断してＢ，Ｐの不純物濃度は決定される．
　
　したがって、上記周知例２には、ＢＰＳＧ膜中のＢ（Ｂ２Ｏ３）とＰ（Ｐ２Ｏ５）の濃度を高濃度化すればリフロー特性が向上するが、その一方で、Ｂを高濃度化すると膜表面にメタホウ酸の微結晶が析出しやすくなるという問題が生じること、また、Ｐを高濃度化すると吸湿によりリン酸を生じ、Ａｌ配線の腐食の問題が生じること、さらに、ＢとＰの不純物濃度の和を大きくすると、リフロー後にＢＰＯ４の粒子が析出しやすくなるという問題が生じることが記載されているものと認められる。
　
ｂ．周知例３：特開平６−６９１９２号公報
　本願の出願前に日本国内において頒布され、平成２４年１１月２２日付けの拒絶理由通知において引用された刊行物である上記周知例３には、図８〜１０とともに次の記載がある。
　「【００１０】
ＢＰＳＧ膜（SiO
2
ーB
2
O
3
ーP
2
O
5
) も、ＰＳＧ膜の場合と同様に、膜中のＢ（B
2
O
3
）及びＰ（P
2
O
5
）の濃度を高めれば、そのの軟化温度を低下させることができる
【００１１】
図８（ｂ）は、リフロー温度９００℃における、ＢＰＳＧ膜中に含まれる不純物総量（P
2
O
5
＋B
2
O
3
）とリフロー角度αとの関係を示す実験データ（パラメータはボロン濃度）であり、図のように不純物総量（P
2
O
5
＋B
2
O
3
）が増加するにつれてリフロー角度αが小さくなる傾向、すなわち平坦化される傾向を示している。
【００１２】
しかし、不純物量を増加するにつれて膜の吸湿性が高まり、膜成長後の表面は、
析出（B
2
O
3
又はホウ酸等）
吸湿（H
3
PO
4
 の生成）
表面の曇り（失透）　
などの現象が生じやすくなり、次の工程の障害となってしまう。すなわち不安定なプロセスの原因となり、デバイスの信頼性の面にも問題点が多い
【００１３】図９，図１０はそのことを説明する図であり、リン濃度／ボロン濃度とＢＰＳＧ膜の膜質安定性との関係を示している。横軸はボロン濃度（モル％），縦軸はリン濃度（モル％）であり、特性曲線は膜質が安定か否かの境界を示している。すなわち、曲線を境界として右上方向にいけば膜質の不安定さが増し、逆に左下方向にいけば膜質がより安定化する。特性曲線はＢＰＳＧ膜の堆積後、一週間以内に該ＢＰＳＧ膜の膜質が劣化するか否かで判定した。このように
一般にリン濃度／ボロン濃度が高くなるにつれ、膜質が劣化する
【００１４】なお、図９はＢＰＳＧ膜を堆積するときの基板温度をパラメータにしたものであり、図１０はＢＰＳＧ膜を堆積するときのオゾン濃度をパラメータにしたものである。」
　
　したがって、上記周知例３には、ＢＰＳＧ膜中に含まれる不純物総量（P2O5＋B2O3）が増加するにつれて軟化温度が低下するが、その一方で、不純物量を増加するにつれて膜の吸湿性が高まり、膜成長後の表面にB2O3又はホウ酸等の析出、及び吸湿によるH3PO4の生成の問題が生じることが記載されているものと認められる。
　また、上記周知例３には、リフロー温度９００℃における、ＢＰＳＧ膜の不純物総量（Ｐ２Ｏ５＋Ｂ２Ｏ３）とリフロー角度αとの関係を示す図８（ｂ）において、ＢＰＳＧ膜中の不純物濃度を各々、Ｂ２Ｏ３が２．８モル％において、Ｐ２Ｏ５＋Ｂ２Ｏ３が約８〜１３モル％、Ｂ２Ｏ３が５．６モル％において、Ｐ２Ｏ５＋Ｂ２Ｏ３が約１１〜１７モル％、Ｂ２Ｏ３が８．４モル％において、Ｐ２Ｏ５＋Ｂ２Ｏ３が約１３〜１８モル％とした、実験データが示されているものと認められる。
　
ｃ．周知例４：特開平５−２６７２９８号公報
　本願の出願前に日本国内において頒布された刊行物である上記周知例４には、図１０（ａ）とともに次の記載がある。
　「【００５０】本発明においては、第１と第２の絶縁層の平坦化処理を個別に行なうため、第１と第２の絶縁層の不純物濃度を変えている。すなわち、
第１と第２の絶縁層の不純物濃度を変えることにより、第２の絶縁層が第１の絶縁層に比較して低いガラス転移温度（軟化点）となるように設定されている。この不純物濃度により、ガラス転移温度が変わることについては K. Nassau et al., J. Electrochem. Soc.: SOLID STATE SCIENCE AND TECHNOLOGY, February 1985 P.409などに、図１０（ａ），（ｂ）に示す関係が提示されている。図１０（ａ），（ｂ）の横軸は不純物濃度、縦軸はＴｇ：ガラス転移温度である。
　
　上記周知例４の図１０（ａ）には、Ｐ２Ｏ５とＢ２Ｏ３を含む絶縁層、すなわちＢＰＳＧ膜に含まれる不純物濃度を変えたときのガラス転移温度Ｔｇの変化が示されており、Ｂ２Ｏ３の濃度が高濃度化すれば、ガラス転移温度（軟化点）が低下する傾向にあること、及びＢ２Ｏ３の濃度が低濃度の領域では、Ｐ２Ｏ５が高濃度化すれば、ガラス転移温度（軟化点）が低下する傾向にあることが見て取れる。
　したがって、上記周知例４には、ＢＰＳＧ膜中のＰ２Ｏ５とＢ２Ｏ３の濃度により、ガラス転移温度（軟化点）が変わることが示されており、Ｂ２Ｏ３の濃度が高濃度化すれば、ガラス転移温度（軟化点）が低下する傾向にあること、及びＢ２Ｏ３の濃度が低濃度の領域では、Ｐ２Ｏ５が高濃度化すれば、ガラス転移温度（軟化点）が低下する傾向にあることが記載されているものと認められる。
　
ｄ．周知例５：特開平５−１２９２９２号公報
　本願の出願前に日本国内において頒布され、平成２４年１１月２２日付けの拒絶理由通知において引用された刊行物である上記周知例５には、図１とともに次の記載がある。
　「【０００７】
【実施例】本発明の一実施例として、周辺ＣＭＯＳでセルはＮｃｈＭＯＳトランジスタと高抵抗負荷型のスタッティクＲＡＭを製造したが、その工程に基づき図１で説明する。比抵抗１０ΩｃｍのＮ型シリコン基板１０１にＰ型，Ｎ型ウェルをつくり、選択酸化によりフィールド絶縁膜１０２とゲート酸化膜１０３，ＰｏｌｙＳｉと高融点シリサイドを積層したポリサイドゲート電極１０４を形成し、気相反応させたシリコン酸化膜の即壁スペーサー１０５，ＮｃｈにはＰやＡｓ、ＰｃｈにはＢやＢＦ2をイオン注入した不純物層１０６を形成してある。次に７８０℃でＳｉＨ4とＮ2Ｏを気相反応させた約２０００Åのシリコン酸化膜１０７にスルーホールを設け、高抵抗素子１０８とする約１０００ÅのＰｏｌｙＳｉを成長させ選択ドライエッチングした後、電極引き出しの所望領域に不純物を拡散し、更に表面を熱酸化してある。
次に第１の層間絶縁膜として、気相法でシリコン酸化膜中にＰ
2
Ｏ
5
が約５ｍｏｌ％，Ｂ
2
Ｏ
3
が約８ｍｏｌ％が混入されたＢＰＳＧ膜１０９を６０００Å成長した（図１（ａ））。次に９２０℃の温度でリフロー処理を行った
　
　したがって、上記周知例５には、Ｂ２Ｏ３の濃度を８ｍｏｌ％とし、Ｐ２Ｏ５の濃度を５ｍｏｌ％としたＢＰＳＧを用いて、９２０℃でリフロー処理を行うことが記載されているものと認められる。
　
ｅ．周知例６：特開平１−１０９７２７号公報
　本願の出願前に日本国内において頒布され、平成２４年１１月２２日付けの拒絶理由通知において引用された刊行物である上記周知例６には、第１図とともに次の記載がある。
　「２．特許請求の範囲
１．半導体基板上に形成した絶縁層に開孔を設け絶縁層上に形成する導体と該絶縁層下の導電層もしくは半導体基板とを接続する構造を少なくとも備えた半導体装置において、該絶縁層が１．５モル％〜４．０モル％のＰ２Ｏ５および８モル％〜１４モル％のＢ２Ｏ３を含有するガラス層を少なくとも含んで構成されていることを特徴とする半導体装置。
２．（略）
３．
半導体基板上に１．５モル％〜４．０モル％のＰ
２
Ｏ
５
および８モル％〜１４モル％のＢ
２
Ｏ
３
を含有するガラス層を少なくともその一部として含む絶縁層を形成する工程と、上記絶縁層に開孔を設ける工程と、
熱処理して前記ガラス層を平滑化する工程と、
導電性薄膜を形成する一連の工程を少なくとも含んで成ることを特徴とする半導体装置の製造方法
４．（略）
５．
前記ガラス層を平滑化する際の熱処理の温度が９００℃以下であることを特徴とする特許請求の範囲第３項ないし第４項記載の半導体装置の製造方法
　「次にアルゴン（Ａｒ）雰囲気中で
９００℃、２０分間熱処理した。
熱処理前に垂直であつたコンタクトホールの側壁
はＢＰＳＧ自身のリフローによつて消滅し金属配線にとつて極めて都合のよい緩やかな傾斜を示していた。
　
　したがって、上記周知例６には、Ｂ２Ｏ３の濃度を８〜１４モル％とし、Ｐ２Ｏ５の濃度を１．５〜４．０モル％としたＢＰＳＧ膜に設けたコンタクトホールの垂直の側壁が、９００℃でリフロー処理を行うことで、緩やかな傾斜となることが記載されているものと認められる。
　
（３）相違点についての判断のまとめ
　本願発明と引用発明との相違点については以上のとおりであるから、本願発明は、周知技術を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものである。
　
第６．むすび
　以上検討したとおり、本願発明は、当業者に周知技術を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項に規定により特許を受けることができない。
　したがって、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。