【事件の表示】
　特願２００９−１２６５４６「パルス幅変調（ＰＷＭ）制御装置とその駆動方法」拒絶査定不服審判事件〔平成２２年１２月　９日出願公開、特開２０１０−２７８５３１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成２１年５月２６日の出願であって，平成２３年８月２５日付けで拒絶理由が通知され，同年１１月２８日に意見書とともに手続補正書が提出されたが，平成２４年３月２６日付けで拒絶査定がなされ，これに対して同年８月２日に拒絶査定不服の審判が請求されるとともに手続補正がなされ，同年１１月２８日付けで審尋がなされたところ，平成２５年２月１８日並びに同年２月２５日に回答書が提出されたものである。
　
　
第２　補正却下の決定
［補正却下の決定の結論］
　平成２４年８月２日付けの手続補正を却下する。
　
［理由］
１．本件補正について
　平成２４年８月２日付け手続補正（以下，「本件補正」という。）は，その内容からみて，平成２３年１１月２８日の手続補正書に記載された特許請求の範囲の第２項を，
　
「　【請求項１】
パルス幅変調（PWM）制御装置であって、
複数のPWM信号を提供するPWM装置と、
前記PWM装置と複数の駆動回路に電気的に接続されるコントローラーと、
からなり、
前記複数の駆動回路が連接する負荷容量に基づいて、前記PWM信号を制御し、前記複数の駆動回路を適宜有効、或いは、無効にすることを特徴とするパルス幅変調（PWM）制御装置。
　　【請求項２】
前記パルス幅変調（PWM）制御装置は、例えば６相のPWM装置があって、負荷がオーバーロードの時、４相のPWM信号を使用して駆動回路を有効にし、前記PWM装置は相１〜４を前記コントローラーに出力し、前記コントローラーは演算処理後、番号１〜４、或いは、３〜６相、或いは、１、３、４、５の駆動回路を適宜有効にし、
軽負荷の時、前記PWM装置は、負荷電流および最大相数によってPWM出力相数を切り換え、
この時、前記コントローラーは、番号１〜２、或いは、３〜６の駆動回路を適宜有効にすることを特徴とする請求項１に記載のパルス幅変調（PWM）制御装置。」
　
から，平成２４年８月２日付けの手続補正書の特許請求の範囲第２項に記載された，
　
「　【請求項２】
　パルス幅変調（ＰＷＭ）制御装置であって、
　複数のＰＷＭ信号を提供する６相のＰＷＭ装置と、
　前記ＰＷＭ装置と第１、第２、第３、第４、第５、第６の駆動回路に電気的に接続されるコントローラーと、
からなり、
　負荷がオーバーロードの時、４相のＰＷＭ信号を使用して前記駆動回路を有効にし、前記ＰＷＭ装置は相１〜４を前記コントローラーに出力し、前記コントローラーは演算処理後、前記第１〜前記第４の駆動回路又は前記第３〜前記第６の駆動回路又は前記第１、前記第３、前記第４、前記第５の駆動回路を適宜有効にし、
　負荷が軽負荷の時、前記ＰＷＭ装置は、負荷電流及び最大相数によってＰＷＭ出力相数を切り換えて、前記コントローラーに出力し、前記コントローラーは、前記第１〜前記第６の駆動回路のうち２つの駆動回路を適宜有効にすることを特徴とするパルス幅変調（ＰＷＭ）制御装置。」
　
とする補正を含むものである。
　
　
２．補正の目的について
　本件補正は，本件補正前の請求項２において，軽負荷時の動作として「番号１〜２、或いは、３〜６の駆動回路を適宜有効にする」としていたものを，本件補正後に「前記第１〜前記第６の駆動回路のうち２つの駆動回路を適宜有効にする」と変更することを含んでいる。ここで，本件補正前の「番号１〜２、或いは、３〜６の駆動回路を適宜有効」という特定では「番号１〜２」の駆動回路と，「番号３〜６」の駆動回路をまたがって選択する構成は含まれないのに対し，本件補正後の「前記第１〜前記第６の駆動回路のうち２つの駆動回路を適宜有効」という構成では「番号１〜２」の駆動回路と，「番号３〜６」の駆動回路にまたがって２つの駆動回路を選択し有効にする構成を含むことになり，すなわち，本件補正後の構成が本件補正前の構成には含まれない構成を含むこととなる。したがって，この点で本件補正は特許請求の範囲の減縮には該当しない。またこの点の補正が請求項の削除，誤記の訂正，及び明りょうでない記載の釈明のいずれにも該当しないことも明らかである。
　したがって、本件補正は、特許法第１７条の２第５項の規定（補正の目的要件）に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
　なお，上記検討では，請求項２に係る補正が，補正の目的要件の何れにも該当しないと判断したが，仮に請求項２の補正が，補正の目的要件を満たしているとされる場合であっても，補正を却下するという結論が妥当であるか否かを検討しておく。
　本件補正は，本件補正前の請求項１（上記「［理由］１．本件補正について」において，平成２３年１１月２８日の手続補正書から引用した特許請求の範囲の記載の【請求項１】の部分参照。）に対して，複数の駆動回路を有効あるいは無効にする制御が「ランダムな順序で」行われるという限定を付加する補正を含むものである。そうしてみると，当該補正は「制御」の内容を限定するものであるから，特許請求の範囲の減縮に該当する。そこで，補正後の請求項１について，特許出願の際に独立して特許を受けることができるものであるかどうかについて次に検討する（独立特許要件）。
　後述する「第３　本願発明について」において言及するように，本件補正前の請求項１は後述する引用発明及び周知の技術によって当業者が容易に想到できたものである。
　また，本件補正によって付加された，複数の駆動回路を有効あるいは無効にする制御が「ランダムな順序で」行われるという構成については，複数の駆動回路の使用時間を平均化するために，使用する駆動回路をランダムに選択するという技術が，例えば特開平１１−３４１８１６号公報（特に【００１０】【００２８】参照），特開２００８−１８７８６５号公報，特開２００２−４４８６９号公報，特開２００２−２５２９３５号公報（特に請求項３参照）に記載されているように周知技術にすぎないことを踏まえれば，当該周知技術を駆動回路の制御に単に適用することによって，当業者が格別の創意工夫を要することなく構成することができたものである。
　そうしてみると，本件補正後の請求項１は引用発明に周知技術を単に適用したものにすぎないから，当業者が容易に想到できたものであり，本件補正後の請求項１は特許出願の際独立して特許を受けることができないものである。したがって、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
第３　本願発明について
１．本願発明
　平成２４年８月２日付けの手続補正は上記のとおり却下されたので，本願の請求項１に係る発明（以下，「本願発明」という。）は，平成２３年１１月２８日の手続補正書に記載された特許請求の範囲の請求項１の記載からみて以下のとおりのものと認められる。
　
「　【請求項１】
パルス幅変調（PWM）制御装置であって、
複数のPWM信号を提供するPWM装置と、
前記PWM装置と複数の駆動回路に電気的に接続されるコントローラーと、
からなり、
前記複数の駆動回路が連接する負荷容量に基づいて、前記PWM信号を制御し、前記複数の駆動回路を適宜有効、或いは、無効にすることを特徴とするパルス幅変調（PWM）制御装置。」
　
　
２．引用発明
　原審の拒絶理由に引用された特開２００８−２６３７７１号公報（以下，「引用例」という。）には，「動的に調整される多相レギュレータ」として図面とともに以下の事項が記載されている。
　
イ．「【００１５】
　図３は、図１のコンバータのある実施形態による、動的な位相制御を有する多相スイッチングＤＣ−ＤＣコンバータ（電圧レギュレータ）３００を示す。コンバータ３００は、一般的に、パルス幅変調器（ＰＷＭ）（即ち、制御部）３０２、ドライバ部３１２、出力フィルタ部３２２、電流フィードバック部３３２、及び電圧フィードバック部３４２を含み、これらは図示するように結合されて、調整された電圧（ＶＲ）を負荷３５０に供給する（電流フィードバック部及び電圧フィードバック部は、図１のフィードバック回路１０６に対応しうる）。
【００１６】
　図示する実施形態では、ドライバ部３１２は、Ｎ個のドライバ（Ｄｉ）を含み、電流フィードバック部３３２は、Ｎ個の電流センサ（Ｉ−Ｓｅｎｓｅｉ）を含み、出力フィルタ部３２２は、Ｎ個のインダクタ（Ｌｉ）及び１つのコンデンサＣを含む。ドライバ（Ｄｉ）は、電流センサ（Ｉ−Ｓｅｎｓｅｉ）を介してインダクタ（Ｌｉ）に結合され、Ｎ個の位相レグ３０４ｉを形成する。位相レグ３０４ｉは、図示するように、共通の出力電圧ノード（ＶＲ）に結合されて、電流を調整された負荷３５０に供給する。
【００１７】
　本願にて使用するように、用語「位相レグ」とは、１つ以上のインダクタ及び／又はコンデンサと調整された電圧ノードとに結合され、それにより、印加供給源（例えば、Ｖｉｎ）を当該の１つ以上のインダクタ及び／又はコンデンサを介して調整された負荷に制御可能に結合するドライバ（即ち、１つ以上のスイッチング及び／又は整流器素子）を指す。位相レグは、以下に限定しないが、バック、同期バック、ブースト、バック−ブースト、又はフライバックコンバータを含む任意の所望のコンバータスキーム用の多相コンバータの１つの位相を実施しうる。例えば、同期バック型コンバータでは、１つの位相レグ内のドライバ（Ｄｉ）は、ドレインがインダクタに共通に接続され、それにより、インダクタを印加ハイサイド供給源、ローサイド供給源に切替え可能に結合し、又は、インダクタをトライステートにする相補型ＰＭＯＳ及びＮＭＯＳトランジスタを含みうる。その一方で、位相レグは、例えば、インダクタに結合されるトランジスタといったスイッチを使用し、インダクタは、スイッチが開である場合に当該インダクタに電流を供給するようスイッチ−インダクタノードに関連するロー供給源から結合されるダイオードを有する、標準バック型ドライバを実施するよう構成されてもよい。当業者には無数の他のドライバ及びインダクタ／コンデンサ実施形態が理解されよう。また、それらは、本発明の範囲内である。
【００１８】〜【００２３】略
【００２４】
　ＰＷＭ３０２は、位相レグを、関連付けられる印加電圧源（Ｖｉｎ）に制御可能に結合又は切断するよう、位相レグに供給されるべき制御（例えば、駆動）信号（Ｐ１乃至ＰＮ）を生成する。ＰＷＭ３０２は更に、引き出される負荷電流（ＩＡＶＧにより示される）に依存して、位相レグ３０４２乃至３０４Ｎをそれぞれ選択的に有効又は無効にする位相有効化（ＥＮ２乃至ＥＮＮ）信号を生成する。
【００２５】
　動作時に、ＰＷＭは、関連付けられるインダクタを印加電圧源（Ｖｉｎ）に制御可能に結合する駆動信号（Ｐ１乃至ＰＮ）を生成する。供給される駆動信号（Ｐｉ）に基づいて、ドライバ（Ｄｉ）は、その供給された駆動信号のデューティサイクルに比例して、インダクタ（Ｌｉ）を介して負荷に供給される平均電流量を制御し、従って、負荷電圧（ＶＲ）を調整するよう使用することができる。従って、駆動信号（Ｐｉ）は、出力負荷電圧（ＶＲ）を調整するために「パルス幅変調された」と言える。
【００２６】
　駆動信号（Ｐ１乃至ＰＮ）は、時間的にスキュー（位相シフト）され、それにより、各インダクタからのスイッチングノイズは、時間的に分散される。これはリップルを減少し、また、単一の位相レグによって供給されるより多い総電流量が負荷に供給されることを可能にする。ＰＷＭ３０２は、平均負荷電流（ＩＡＶＧ）を監視し、それを、１つ以上の閾値と比較して、動作負荷電流範囲に対し所望の効率となるよう適切な数の位相（位相レグ）を有効にさせる。負荷電流が、次に高い「ウィンドウ」に増加するに従って、ＰＷＭは、追加の位相（位相レグ）と関連付けられる。反対に、負荷電流が次に低いウィンドウに下がると、ＰＷＭは、１つの位相をドロップアウトする（離す）。このようにして、大部分において、ＰＷＭは、１位相あたりの平均電流を所望の効率範囲内に維持する。」
　
ロ．「【００２９】
　図４は、例えば、３位相の多相コンバータ用のある実施形態によるＰＷＭ３０２の一部を示す。ＰＷＭ３０２は、一般的に、制御／ＤＬＬ（遅延ロックループ）回路４０２、加算回路４０４−４０８、２：１スイッチ４１０、比較器４１２−４１６、及びヒステリシス比較器４１８、４２０を含み、図示するように結合される。
【００３０】
　制御／ＤＬＬ回路４０２は、基準信号４０１を受信し、その基準信号から、４つの基準位相信号ＣＰ１乃至ＣＰ４を生成する。ＣＰ１は、０°の位相角を有し、ＣＰ２は、１２０°の位相角を有し、ＣＰ３は、２４０°の位相角を有し、ＣＰ４は、１８０°の位相角を有する。図示する実施形態では、基準信号は、所望の位相角を有するクロックを生成するようＤＬＬ回路の基準位相として使用されるクロック（例えば、パルス列）信号である。異なる位相にずらされたパルスクロックは、次に、ＣＰｉ信号を供給するよう対応する位相角を有する三角信号に変換される。しかし、他のアプローチを使用してもよい。
（以下略）
【００３１】〜【００３３】略
【００３４】
　ヒステリシス比較器４１８及び４２０は、３位相（Ｐ１、Ｐ２、及びＰ３）のうち関連付けられるべき位相の数を決定するために使用する。本願に記載した他の機能回路ブロックと同様に、これらの比較器は、以下に限定しないが、アナログ回路素子、デジタル論理素子、機械コード等を含む任意の好適な回路を使用して実施されうる。これらの比較器はともに、正の入力において、平均負荷電流信号（ＩＡＶＧ）を受信するが、比較器４１８は、負の入力において、固定基準信号（Ｖｒｅｆ３）を受信し、一方、比較器４２０は、負の入力において、固定基準信号（Ｖｒｅｆ２）を受信する（Ｖｒｅｆ３の値は、Ｖｒｅｆ２の値より大きい）。ＩＡＶＧがＶｒｅｆ３より高い（従ってＶｒｅｆ２より高い）場合、ＥＮ３及びＥＮ２信号がともにアサートされ３つ全ての位相が有効にされる。その一方で、ＩＡＶＧはＶｒｅｆ２より高いがＶｒｅｆ３より低い場合、ＥＮ３はデアサートし、ＥＮ２はアサートし、それにより、位相３はドロップオフされ、位相１及び２だけがアクティブとなる。最後に、ＩＡＶＧがＶｒｅｆ２より低い（従ってＶｒｅｆ３より低い）
場合、ＥＮ３及びＥＮ２はともにデアサートし、位相３及び位相２の両方を無効にし、位相１だけがアクティブとなる。従って、Ｖｒｅｆ３は、１位相あたりの電流平均が３つの位相をアクティブにするには非効率的に低くなる点と一致すべきであり、Ｖｒｅｆ２は、１位相あたりの電流平均が２つの位相をアクティブにするには非効率的に低くなる点と一致するよう選択されるべきである。
【００３５】略
【００３６】
　ＩＡＶＧがＶｒｅｆ３を下回ると、ＥＮ３はデアサートし、これにより位相３は無効にされる（なお、位相は、ドロップオフされると、任意の好適な方法で、負荷から隔離される又は一部の他の方法によって無効にされうる。例えば、適切な有効化信号により制御されるトランジスタスイッチを使用して、関連付けられるスイッチ電力レグを負荷から隔離しうる）。
【００３７】
　さらに、ＥＮ３がデアサートすることで、スイッチ４１０は、ＣＰ２ではなくＣＰ４を選択する。これは、比較器４１４における基準三角波が１２０°ではなく１８０°の相対位相角となることをもたらす。従って、２つのアクティブ位相、即ち、位相１及び位相２は、０°及び１８０°においてそれぞれ均等に再分散される。更に、各位相のセンス電流は、その関連付けられる比較器に（ＰＩＤ信号に加えて）負のフィードバックで供給されることに留意されたい。これは、安定状態と過渡条件の両方に対して妥当なロード・バランシングをもたらす。なぜなら、任意のスイッチ電力レグが早く「上がり」過ぎても、関連付けられる駆動信号（Ｐｉ）のデューティサイクルの減少によって抑制されるからである。これらの回路技術は、より大きい数の位相に拡大適用されうることを理解すべきである。より多くのスイッチが必要となるが、十分な数のタップポイントを有する基準位相源を使用することで、異なる位相に対する必要な位相の組み合わせ（他の位相が除去又は追加されるに従って）は、十分に均等な位相分散に対して妥当に実施されうる。」
　
　上記引用例の記載及び関連する図面並びにこの分野の技術常識を考慮すると，
　上記摘記事項イ．やロ．の記載や，図３，図４の記載を参照すれば，パルス幅変調器（ＰＷＭ）３０２は複数の駆動信号（図３のＰ１ないしＰＮ，もしくは，図４のＰ１ないしＰ３）を出力している。これらはいずれもＰＷＭ信号であるから，パルス幅変調器（ＰＷＭ）３０２はＰＷＭ信号である複数の駆動信号を出力するものといえる。
　引用例において，上記摘記事項ロ．【００３４】及び図４によれば，パルス幅変調器（ＰＷＭ）３０２に内蔵されるヒステリシス比較器４１８，４２０はそれぞれＥＮ３，ＥＮ２を生成し，図３及び【００２４】をみれば，ヒステリシス比較器を含むパルス幅変調器（ＰＷＭ）３０２は，複数のＥＮ信号（ＥＮ２〜ＥＮＮ）を生成し，これらは複数の位相レグ（３０４２〜３０４Ｎ）に含まれるドライバ部３１２に出力されているからヒステリシス比較器４１８，４２０からなる回路は複数の位相レグに電気的に接続されているということができる。
　引用例において，摘記事項イ．の【００２４】に「ＰＷＭ３０２は更に、引き出される負荷電流（ＩＡＶＧにより示される）に依存して、位相レグ３０４２乃至３０４Ｎをそれぞれ選択的に有効又は無効にする位相有効化（ＥＮ２乃至ＥＮＮ）信号を生成する。」と記載され，また，摘記事項ロ．の【００３４】に「ＩＡＶＧがＶｒｅｆ３より高い（従ってＶｒｅｆ２より高い）場合、ＥＮ３及びＥＮ２信号がともにアサートされ３つ全ての位相が有効にされる。その一方で、ＩＡＶＧはＶｒｅｆ２より高いがＶｒｅｆ３より低い場合、ＥＮ３はデアサートし、ＥＮ２はアサートし、それにより、位相３はドロップオフされ、位相１及び２だけがアクティブとなる。最後に、ＩＡＶＧがＶｒｅｆ２より低い（従ってＶｒｅｆ３より低い）場合、ＥＮ３及びＥＮ２はともにデアサートし、位相３及び位相２の両方を無効にし、位相１だけがアクティブとなる。」と記載されていることからみて，ヒステリシス比較器４１８，４２０からなる回路は，平均負荷電流信号（ＩＡＶＧ）に基づいて，ＥＮ２，ＥＮ３を適宜アサート，あるいはデアサートし、複数の位相レグを適宜，有効あるい無効にするようにされている。そして，図３をみれば，複数の位相レグの出力が負荷にともに接続され，負荷に流れる合計の電流が平均負荷電流信号（ＩＡＶＧ）である。
　また，引用例記載のものは，ＰＷＭ変調によって制御を行っている装置であることは明らかだから，ＰＷＭ変調制御装置ということができる。
　
　したがって，引用例には，以下の発明（以下，「引用発明」という。）が記載されているものと認められる。
　
（引用発明）
「ＰＷＭ変調制御装置であって，
ＰＷＭ信号である複数の駆動信号を出力するパルス幅変調器（ＰＷＭ）３０２と，
パルス幅変調器（ＰＷＭ）３０２に内蔵され，複数の位相レグに電気的に接続されている複数のヒステリシス比較器（４１８，４２０）からなる回路と，
からなり，
前記ヒステリシス比較器（４１８，４２０）からなる回路は，複数の位相レグが接続される負荷に流れる平均負荷電流信号（ＩＡＶＧ）に基づいて，ＥＮ２，ＥＮ３を適宜アサート，あるいはデアサートし、複数の位相レグを適宜，有効あるい無効にするＰＷＭ変調制御装置。」
　
　
３．対比
　本願発明と引用発明を対比すると，
　引用発明の「ＰＷＭ変調制御装置」は，後述する点で異なるものの，ＰＷＭはパルス幅変調を表すから，本願発明の「パルス幅変調（ＰＷＭ）制御装置」に対応する。
　引用発明の「パルス幅変調器（ＰＷＭ）３０２」は，複数のＰＷＭ信号を出力するとともに，ＥＮ２，ＥＮ３を適宜アサート，あるいはデアサートする「ヒステリシス比較器（４１８，４２０）からなる回路」を含んでいるから，引用発明の「パルス幅変調器（ＰＷＭ）３０２」から「ヒステリシス比較器（４１８，４２０）からなる回路」を除いた構成が，本願発明の「ＰＷＭ装置」に相当する。
　引用発明の「位相レグ」は負荷に接続され，これに電流を供給し駆動している回路であるから本願発明の「駆動回路」に相当する。
　引用発明の「ヒステリシス比較器４１８，４２０からなる回路」は，少なくとも「複数の位相レグ」に接続され，位相レグを制御しているから，本願発明の「コントローラー」に対応する。
　引用発明は，「複数の位相レグが接続される負荷に流れる平均負荷電流信号」を基づいて位相レグの有効・無効の制御を行っているのに対して，本願発明は「負荷容量」に基づく制御を行っている点で両者は相違するものの，「負荷」に関連して制御するという点では両者は共通する。また，当該制御は，引用発明では「複数の位相レグを適宜，有効あるい無効に」制御している点で，本願発明の「前記複数の駆動回路を適宜有効、或いは、無効にする」制御と共通する。
　
　したがって，両者は，以下の点で一致ないし相違する。
　
（一致点）
「パルス幅変調（PWM）制御装置であって、
複数のPWM信号を提供するPWM装置と、
複数の駆動回路に電気的に接続されるコントローラーと、
からなり、
前記複数の駆動回路が連接する負荷に基づいて、前記複数の駆動回路を適宜有効、或いは、無効にすることを特徴とするパルス幅変調（PWM）制御装置。」
　
（相違点）
（１）本願発明の「コントローラー」は「前記PWM装置」に接続されているのに対して，引用発明では明確ではない点。
　
（２）「負荷に基づいて、前記複数の駆動回路を適宜有効、或いは、無効にする」に関して，本願発明は「負荷容量」に基づくのに対して，引用発明では「負荷に流れる平均負荷電流信号」に基づく点。
　
（３）「前記複数の駆動回路を適宜有効、或いは、無効にする」制御が，本願発明では「前記PWM信号を制御し」て行われているのに対して，引用発明では明確ではない点。
　
　
４．当審の判断
　事案にかんがみ，はじめに相違点（１）と（３）について検討する。
　相違点（１）及び（３）とした本願発明の構成は，「コントローラー」が「前記PWM装置」に接続され，「前記PWM信号を制御し、前記複数の駆動回路を適宜有効、或いは、無効にする」構成であるが，当該構成について，本願の発明の詳細な説明の実施例の記載や，図２の記載を参照すれば，「コントローラー」が「PWM装置」に電気的に接続されることで当該「PWM装置」からＰＷＭ信号を受け取り，これを複数の駆動回路に供給するときにPWM信号を制御し，複数の駆動回路を適宜有効、或いは、無効にしていると解することができる。
　そこで，引用発明をみると，引用発明ではヒステリシス比較器（「コントローラー」に相当）からなる回路は，パルス幅変調器（ＰＷＭ）３０２からは駆動信号は受け取らず，複数の位相レグを直接制御しているものであるが，一般に前段回路によって生成された複数の信号によって後段の複数の回路を選択的に動作させる場合，前段回路によって生成された複数の信号を受け，これを後段の回路に選択的に供給することによって行うことは，いわゆるスイッチャーなどのように従来より周知の構成にすぎない。そうしてみると，引用発明においても前段のパルス幅変調器（ＰＷＭ）３０２から複数の駆動信号を受け取り，これを選択的に後段の複数の位相レグに接続し，相違点（１）及び（３）のような本願構成とすることは設計を行う上で格別の困難を必要とせず，当業者が容易に想到できたものである。
　なお，本願発明では「前記PWM装置・・・に電気的に接続されるコントローラー」と特定されているのみであるが，これが仮にPWM装置がコントローラーによって制御されるということを意味しているとしても，引用例においてもヒステリシス比較器４１８の出力によってスイッチ４１０が制御されているから，格別の相違はない。
　
　次に，相違点（２）について検討する。本願発明の「負荷容量」について明細書には直接定義した記載はないものの，【００１５】に以下のように記載されている。
「・・・例えば、６相のPWM制御装置があって、負荷がオーバーロードの時、４相のPWM信号を使用して、駆動回路を有効にし、PWM装置２１０は相１〜４をコントローラー２２０に出力し、コントローラーは演算処理後、番号１〜４、或いは、３〜６相、或いは、１、３、４、５の駆動回路を適宜有効にする。軽負荷の時、PWM装置２１０は、負荷電流、および、最大相数によって判断し、PWM出力相数を２相に切り換え、つまり、２組の駆動回路だけ有効にする。この時、コントローラー２２０は、番号１〜２、或いは、３〜６の駆動回路を適宜有効にすることができる。・・・」
　上記記載によれば，負荷がオーバーロードになる場合と軽負荷のときで相数を切換えているが，この切換は「軽負荷の時、PWM装置２１０は、負荷電流、および、最大相数によって判断し」と記載されていることからみて，「負荷電流」と「最大相数」に基づいて行なわれている。ここで最大相数は予め決められている数値であるから，主に「負荷電流」をみて，大きな負荷電流が流れるときは負荷容量が大きいと判断され，負荷電流が小さいときには負荷容量が小さいと判断していると解される。そうすると，「負荷に流れる平均負荷電流信号」に基づいて制御を行っている引用発明とこの点において格別の相違はなく，相違点（２）は格別のものではない。
　
　そして，本願発明が奏する効果も，引用発明及び周知技術から予想できる範囲のものである。
　
　
５．むすび
　以上のとおり，本願の特許請求の範囲の請求項１に係る発明は，上記引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　したがって，本願は，他の請求項について検討するまでもなく，拒絶すべきものである。
　
　よって，結論のとおり審決する。