【事件の表示】
　特願２００６−２２１３４５「トレンチタイプのＩＧＢＴのための深度Ｎタイプの拡散」拒絶査定不服審判事件〔平成１９年　３月　１日出願公開、特開２００７−　５３３７５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１８年８月１５日（パリ条約に基づく優先権主張　２００５年８月１５日、米国）を出願日とする出願であって、平成２２年９月１３日付けの拒絶理由通知に対して平成２３年１月２１日に意見書及び手続補正書が提出されたが、同年２月１０日付けで拒絶査定がなされた。
　そして、同年６月１５日に拒絶査定に対する審判が請求されるとともに手続補正書が提出され、その後、平成２４年２月１６日付けで審尋がなされ、同年８月２０日に回答書が提出された。
　
第２．平成２３年６月１５日に提出された手続補正書による補正について
１．補正の内容
　平成２３年６月１５日に提出された手続補正書による補正（以下「本件補正」という。）による補正事項を整理すると次のとおりである。
　
（１）補正事項１
　補正前の請求項３の「前記深い拡散部は、４〜１０ミクロンの深さを有する」を、「前記深い拡散部は、深さ方向に４〜１０ミクロンの厚さを有する」と補正して、補正後の請求項３とすること。
　
（２）補正事項２
　補正前の請求項１３の「前記トレンチの深さ方向に直交する断面が多辺形である」を、「前記トレンチの深さ方向に交差する断面が多辺形である」と補正して、補正後の請求項１３とすること。
　
２．新規事項の追加の有無及び補正の目的の適否についての検討
（１）補正事項１について
　補正前の請求項３の記載によれば、「深い拡散部」の基板表面からの深さが「４〜１０ミクロン」と解釈できるため、「トレンチ」の深さ（６ミクロン）が「深い拡散部」の深さ（例えば４ミクロン）よりも深くなる場合を含むこととなり、その結果、「深い拡散部がトレンチの底部の下方に延び」るという請求項１に記載された事項に矛盾してしまうことから、このような矛盾した記載となることを解消するために、補正事項１は、「４〜１０ミクロン」が「深い拡散部」の「深さ方向」の「厚さ」であることを明確にする補正であるから、この補正は、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第４号に掲げる明りようでない記載の釈明を目的とするものに該当する。
　また、補正事項１は、図２及び段落【００２６】、【００２７】の記載に基づいて、請求項３の記載が請求項１の記載と整合するように修正したものである。よって、この補正は、本願の願書に最初に記載した明細書、特許請求の範囲又は図面（以下、「当初明細書等」という）のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものであるから、当初明細書等に記載された事項の範囲内においてなされたものである。
　したがって、補正事項１は、特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たしている。
　
（２）補正事項２について
　補正事項２は、補正前の請求項１３に記載された「トレンチの深さ方向に直交する断面」のうち誤記である「直交する」を「交差する」と修正する補正であるから、この補正は、特許法第１７条の２第４項第３号に掲げる誤記の訂正を目的とするものに該当する。
　また、補正事項２は誤記の訂正を目的とする補正であるから、当初明細書等に記載された事項の範囲内においてなされたものであることは自明である。
　したがって、補正事項２は、特許法第１７条の２第３項に規定する要件を満たしている。
　
（３）新規事項の追加の有無及び補正の目的の適否について検討のまとめ
　以上のとおり、補正事項１、２はいずれも特許法第１７条の２第３項及び第４項に規定する要件を満たしているから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　
３．補正についてのむすび
　以上検討したとおり、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものであるから、適法になされたものである。
　
第３．本願発明について
１．本願発明
　上記第２．において検討したとおり、本件補正は適法になされたものであるから、本願の請求項１〜１４に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜１４に記載されている事項により特定されるものであり、そのうちの請求項１に係る発明は、請求項１に記載されている事項のうち一部誤記と認められる部分を修正した次のとおりのものと認める（以下「本願発明」という。）。
　
　「【請求項１】
　第１の濃度を有し、平行な頂部表面および底部表面を有する、第１の導電性タイプの単結晶シリコンの基板と、所定の深さにわたって、前記頂部表面内で直角に延びる複数の離間したトレンチと、前記トレンチの垂直壁をライニングするゲート絶縁膜と、前記各トレンチ間に形成され、前記トレンチよりも浅い、第２の導電性タイプのチャンネル拡散部と、前記基板の前記頂部表面から前記各トレンチの上方部分に沿って延びている、前記第１の導電性タイプのエミッタ拡散部とを備え、前記エミッタ拡散部は、前記トレンチの間で所定の距離だけ、互いに離間しており、更に、前記チャンネル拡散部の濃度と比較して高い濃度を有し、前記エミッタ拡散部の隣接する対の間に配置され、前記エミッタ拡散部の少なくとも一部の下方に拡散する前記第２の導電性タイプの浅い接点拡散部と、前記底部表面に設けられた前記第２の導電性タイプのコレクタ拡散部と、前記エミッタ拡散部および前記浅い接点拡散部に接触するエミッタ金属電極、および前記コレクタ拡散部に接触するコレクタ電極と、前記チャンネル拡散部よりも下方に配置され、前記チャンネル拡散部から前記トレンチの底部の下方に延び、前記基板よりも高い導電度を有する、前記第１の導電性タイプの深い拡散部とを備える、順方向の電圧低下を小さくするための深い拡散部を有するトレンチＩＧＢＴ。」
　
　ここで、請求項１に記載された「前記エミッタ拡散部および前記チャネル拡散部に接触するエミッタ金属電極」について、本願明細書の段落【００２２】には「エミッタ領域４０と４１との間において、Ｐ−ベース３７内に、Ｐ+接点領域５０が進入している。ポリシリコンゲート３５および３６は、適当な絶縁酸化膜５１によってカバーされている。デバイスの頂部表面は、アルミニウムまたはその他の適当なエミッタ接点５２を支持している。」と記載されており、図２には、エミッタ接点５２がＰ−ベース３７に接して頂部表面に設けられたＰ+接点領域５０と接触することが示されているから、エミッタ接点５２（請求項１で「エミッタ金属電極」として記載されている）はＰ−ベース３７（請求項１で「チャンネル拡散部」として記載されている）ではなく、Ｐ+接点領域５０（請求項１で「浅い接点拡散部」として記載されている）と接触している。また、他に、エミッタ接点５２がＰ−ベース３７と接触することを示す記載は本願明細書又は図面に認められない。したがって、「前記エミッタ拡散部および前記チャネル拡散部に接触するエミッタ金属電極」は「前記エミッタ拡散部および前記浅い接点拡散部に接触するエミッタ金属電極」の誤記と認め、本願の請求項１に係る発明を上記のように認定した。
　
２．引用刊行物に記載された発明
（１）引用例の表示
　引用例１：特開平８−３１６４７９号公報
　引用例２：米国特許出願公開第２００３／０２０１４５４号明細書
　
（２）引用例１の記載、引用発明と、引用例２の記載
（２−１）引用例１の記載
　原査定の根拠となった拒絶の理由において引用された、本願の優先権主張の日前に日本国内において頒布された刊行物である、特開平８−３１６４７９号公報（以下「引用例１」という。）には、「絶縁ゲート型半導体装置およびその製造方法」（発明の名称）に関して、図５〜１２、１６〜２０、３２、３３とともに次の記載がある。（ここにおいて、下線は当合議体が付加したものである。以下同様。）
　
ａ．「【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は
特にトレンチＭＯＳゲートを有する絶縁ゲート型バイポーラトランジスタのオン電圧の低いデバイス構造とその製造方法に関するものである
【０００２】
【従来の技術】図４７は従来の絶縁ゲート型半導体装置の断面図で、ここでは一例として
トレンチゲート構造の絶縁ゲート型バイポーラトランジスタ（以下ＩＧＢＴという。またトレンチゲート構造のＩＧＢＴをＵ型ＩＧＢＴという。
　
ｂ．「【００７１】次にこの実施の形態のＵ型ＩＧＢＴの製造方法の一例を説明する。図５〜図１２は各工程での素子を示す部分断面図である。
【００７２】まず、Ｐ+シリコン基板６０上にＮ+層６１及びＮ-層６２が順次エピタキシャル成長により形成される。次にＮ-層６２の表面にＮ型不純物を注入し、アニールすることによりＮ型不純物を拡散しＮ層６３を形成する。更にこのＮ層６３の表面にＰ型不純物を注入し、アニールすることによりＰベース層６４を形成する。
【００７３】この工程において、
Ｎ
-
層６２、Ｎ層６３及びＰベース層６４の不純物濃度を、それぞれＣ
2
、Ｃ
3
及びＣ
4
としたとき、これらの関係がＣ
2
＜Ｃ
3
＜Ｃ
4
となるようにＮ型不純物及びＰ型不純物の注入拡散を行なう
【００７４】次に、Ｐベース層６４の表面にレジストを積層し、写真製版工程により、帯状開口を複数並列して設けたレジストパターン６５が形成され、
このレジストパターン６５をマスクとしてＰベース層６４の表面にＮ型不純物を高濃度に注入しアニールにより拡散しＮ
+
エミッタ領域６６が形成される（図６参照）
【００７５】この後Ｐベース層６４及びＮ+エミッタ領域６６の表面上に遮蔽膜としての酸化膜６７を形成し、この酸化膜６７でＮ+エミッタ領域６６それぞれの表面にＮ+エミッタ領域６６より狭い幅で帯状の開口を設けたシリコンエッチング用マスクが形成され、
このシリコンエッチング用マスクをマスクとしてＲＩＥ（ReactiveIon Etching）によりエッチングを行い、Ｎ
+
エミッタ領域６６表面からＮ
-
層６２まで貫通するトレンチ６８を形成する（図７参照）。
【００７６】次いで
トレンチ６８の表面、Ｐベース層６４およびＮ
+
エミッタ領域６６に熱酸化膜６９を形成し、Ｐベース層６４、Ｎ
+
エミッタ領域６６及びトレンチ６８の表面に形成されている酸化膜６９の上に、Ｎ型不純物がドープされたポリシリコン７０が積層されトレンチ６８を埋設する（図８参照）。
【００７７】次に積層されたポリシリコン７０を、トレンチ６８に埋設されたポリシリコン７０を残すようにトレンチ６８の開口部までエッチバックする（図９参照）。
【００７８】この後
Ｐベース層６４とＮ
+
エミッタ領域６６との表面上の酸化膜６９表面及びトレンチ６８に埋設されたポリシリコン７０の表面上にＢＰＳＧ７１を積層する（図１０参照）。
【００７９】次いでこのＢＰＳＧ７１の表面上にレジストを積層し、写真製版工程により、隣接するトレンチ６８相互間のＰベース層６４表面とＮ+エミッタ領域６６の一部を囲みトレンチ６８に並列する帯状の開口を設けたレジストパターン７２が形成され、
このレジストパターン７２をマスクとしてＢＰＳＧ７１及び酸化膜６９のエッチングを行い、トレンチ６８に埋設されたポリシリコン７０の表面上に層間絶縁膜７１を形成する（図１１参照）。
エッチングで露出したＰベース層６４とＮ
+
エミッタ領域６６とが短絡するように、Ｐベース層６４、Ｎ
+
エミッタ領域６６及び層間絶縁膜７１が配設された素子表面上にＡｌ−Ｓｉが積層され、エミッタ電極７３とトレンチ６８のポリシリコン７０に接続されるゲート配線とゲートパッドとが同時に形成される（図１２参照）。更にＰ
+
基板６０の表面上にドレイン電極が形成される。
【００８１】このような製造工程を採ることにより、この実施の形態のＵ型ＩＧＢＴを安価に製造することができる。」
　
ｃ．「【００８６】＜実施の形態３＞図１６は、この発明のさらに他の実施の形態のＵ型ＩＧＢＴの部分断面図である。
図１６において、この実施の形態のＵ型ＩＧＢＴは、Ｎ層４３の厚みを厚くしてＮ層４３とＮ-層４２との境界がトレンチ４７の先端よりも深くなるようにしたものである。
【００８７】この実施の形態においても、オン状態においてＮ-層４２に注入されたホールはエミッタ電極５１へ抜けて行くが、Ｎ層４３によってホールはＰベース層４４に移動することが制限されることになり、Ｎ-層４２とＮ層４３との境界近傍のＮ-層４２にホールが蓄積され、結果としてＮ-層４２は図５０に示したダイオードのようなキャリア分布となりオン電圧が低くなることは実施の形態１と同じである。
【００８８】
さらにこの実施の形態では抵抗の低いＮ層４３の厚みが厚いからそれだけよりオン電圧が低くなる。
【００８９】図１７はＮ-層４２とＮ層４３との境界深さに対する耐圧とオン電圧の値を示したグラフである。横軸は素子表面つまりＰベース層４４の露出面またはＮ+エミッタ領域４５の表面からＮ-層４２とＮ層４３との境界までの深さであり、左の縦軸は耐圧、右の縦軸はオン電圧ＶCE(SAT)である。
【００９０】このシミュレーションの条件は、素子表面つまりＰベース層４４の露出面またはＮ+エミッタ領域４５の表面からＮ-層４２とＮ+バッファ層４６との境界までの厚さは約２００μｍ、このＮ-層４２の不純物濃度は５×１０13ｃｍ-3、トレンチ４７の間隔が約４μｍで、Ｎ+エミッタ領域４５表面からのトレンチ４７の深さは約８μｍである。
【００９１】図１７において、Ａ−Ａは素子表面からのＰベース層４４とＮ層４３との境界深さを示しており、このライン上の耐圧及びオン電圧の値は、Ｐベース層４４とＮ層４３との境界深さとＮ-層４２とＮ層４３との境界深さとが同じ、つまりＮ層４３を設けない場合の値である。
【００９２】
図１７から認められるように、Ｖ
CE(SAT)
の値はＮ層４３の厚みが厚くなるほど低下し、Ｎ層４３の厚みに対応してオン電圧は低下する。
従って耐圧が許す範囲内に置いて、Ｎ層４３を厚くしてオン電圧をできるだけ下げることができる。
　
ｄ．「【００９８】
図１９は図１８の絶縁ゲート型半導体装置の実施の形態の変形例の部分断面図である。図１９のＵ型ＩＧＢＴは、Ｐ
+
コレクタ層４１に接して直接Ｎ
-
層４２を配設し、このＮ
-
層４２の厚みをコレクタ電圧が印加された時にＰベース層４４から延びる空乏層よりも厚くなるようにするとともにＮ層４３の厚みを厚くしてＮ層４３とＮ
-
層４２との境界がトレンチ４７の先端よりも深くなるようにした
【００９９】また
この実施の形態において
オン電圧を低く
することができる。
【０１００】次にこの実施の形態のＵ型ＩＧＢＴの製造方法の一例を説明する。図２０はこの実施の形態のＵ型ＩＧＢＴの製造方法の製造工程における素子を示す部分断面図である。ここでは実施の形態１に示した製造方法の各工程と異なる部分を示している。
【０１０１】まず、
Ｎ
-
シリコン基板６２の一主面にＰ型不純物を注入し、アニールすることにより拡散してＰ
+
コレクタ層６０を形成する（図２０参照）
【０１０２】次いでＮ-シリコン基板６２の他主面にＮ型不純物を注入し、アニールすることによりＮ型不純物を拡散しＮ層６３を形成する。更に、このＮ層６３の表面にＰ型不純物を注入し、アニールすることによりＰベース層６４を形成する（図５参照）。
【０１０３】
この後の、Ｐベース層６４の表面にＮ
+
エミッタ領域６６を形成する工程以降の素子製造の工程は、実施の形態１の図６以降の工程と同じである。
　
ｅ．「【０１３５】＜実施の形態８＞図３２は、さらに別の実施の形態のＵ型ＩＧＢＴの平面図である。また、図３３は、図３２のＡ−Ａ断面における断面図である。図３２は、図２６と同様に、Ｕ型ＩＧＢＴを構成する半導体基板の上主面を示している。また、図３２において、２点鎖線で挟まれた領域Ｃは、層間絶縁膜５０で覆われる領域を示している。
【０１３６】これらの図に示すように、
このＵ型ＩＧＢＴでは、半導体基板の上主面へ露出するＰベース層４４の領域、すなわちＰベース層４４の露出面に、Ｐベース層４４よりも高い濃度でＰ型不純物を含有するＰ
+
層９１が形成されている
【０１３７】
Ｐ
+
層９１が形成されているために、Ｐベース層４４とエミッタ電極５１との間のコンタクト抵抗が低くなるとともに、それらの間のポテンシャル障壁も低くなる。このため、Ｐベース層４４へ侵入したホールが、エミッタ電極５１へと抜け易くなる。その結果、電流が流れ易くなるので、ターンオフできる電流の値が高くなる。
【０１３８】なお、Ｐ+層９１に含有されるＰ型不純物の濃度は、好ましくは、Ｎ+エミッタ領域４５におけるＮ型不純物の濃度に近い値に設定される。
【０１３９】また、図３２、図３３では、Ｎ+エミッタ領域４５が帯状に形成され、それにともなってＰ+層９１も帯状に形成される例を示したが、一般に、Ｐベース層４４の露出面にＰ+層９１が形成されておれば、同様の効果を奏する。例えば、実施の形態２の装置（図１３）のＰベース層４４の露出面に、Ｐ+層９１が形成されてもよい。」
　
ｆ．図２０には、製造開始時のＮ-シリコン基板６２が一主面（Ｐ＋コレクタ層を形成する側の主面）と他主面（上記一主面の反対側の主面）とを有しており、上記一主面と上記他主面はほぼ平行であることが、示されている。また、上記Ｎ-シリコン基板６２は、段落【０１０１】〜【０１０３】に記載されているように、実施の形態１の図６以降の工程と同じ工程を経ることによって、図１８又は図１９の絶縁ゲート型半導体装置となるものであることを勘案すると、図１９の絶縁ゲート型半導体装置に含まれるＮ-層４２は製造開始時のＮ-シリコン基板６２の一部領域が残ったものと認められる。
　
ｇ．段落【０１０２】の記載によれば、Ｎ-シリコン基板６２の他主面には、Ｎ型不純物とＰ型不純物を続けて注入しアニールすることにより、Ｎ層６３とＰベース層６４が形成されるものであり、この工程に引き続いて行われる図６以降の工程によって図１９の半導体装置が形成されるのであることを勘案すると、上記Ｎ層６３とＰベース層６４はそれぞれ、図１９のＮ層４３とＰベース層４４に相当するものと認められる。　
　
ｈ．図１９には、絶縁ゲート型半導体装置の実施の形態の変形例の部分断面図が示されており、当該半導体装置は、段落【０１０１】、【０１０２】記載の工程及び、実施の形態１の図６以降の工程と同じ工程によって形成されたものである（段落【０１０３】参照）ことを勘案すれば、
　１）トレンチ４７は、図７に記載されたトレンチ６８と同様にＲＩＥによりエッチングを行って形成されたものであるから（段落【００７５】参照）、トレンチ４７は、所定の深さにわたって、Ｎ-シリコン基板６２の頂部表面にほぼ直角に延びる複数の離間したトレンチであること、
　２）ゲート絶縁膜４８は、図９に記載された熱酸化膜６９と同様に、トレンチ４７の内壁を熱酸化して形成されたものであること、
　３）Ｐベース層４４は、隣接するトレンチ４７間に形成され、Ｐベース層４４の深さは上記トレンチ４７の深さよりも浅いものであること、
　４）Ｎ+エミッタ領域４５は、Ｎ-シリコン基板６２の他主面から、前記トレンチ４７の上方部分に沿って形成されているものであり、隣接するトレンチ４７の間で所定の距離だけ互いに離間していること、
　５）Ｐ+コレクタ層４１は、図２０に記載されたＰ+コレクタ層６０と同様に、Ｎ-シリコン基板６２の一主面にＰ型不純物を注入しアニールすることにより形成されたもの（段落【０１０１】参照）であること、
　６）エミッタ電極５１は、図１２に記載されたエミッタ電極７３と同様に、Ｐベース層４４とＮ+エミッタ領域４５とが短絡するように形成されていること、
　７）コレクタ電極５２は、Ｐ+コレクタ層４１に接触するように形成されていること、
　８）Ｎ層４３は、Ｐベース層４４よりも下方に配置され、Ｎ層４３とＮ-層４２との境界がトレンチ４７の先端よりも深くなるようにしたもの（段落【００９８】参照）であり、Ｎ層４３の濃度がＮ-層４２の濃度より高くなっているものであること、
が示されている。　
　
ｉ．また、上記摘記事項ｃ．の記載によると、図１６の実施例において、耐圧が許す範囲内においてＮ層４３を厚く形成するほど、オン電圧を下げることができることが記載されている。特に、図１７には、「素子表面からＮ-層４２とＮ層４３との境界までの深さ」がトレンチ深さよりも深くなるとオン電圧（ＶＣＥ（ｓａｔ））がより小さくなることが示されている。図１９の実施例においてもＮ層４３が厚く形成されているので、図１６の実施例と同様の効果を奏しているものと認められる。
　
（２−２）引用発明
　上記（２−１）のａ．〜ｉ．を総合すると、引用例１には、次の発明（以下「引用発明」という。）が記載されているものと認められる。
　
「製造開始時にＮ-シリコン基板６２として提供され、製造終了時に前記Ｎ-シリコン基板６２の一部領域が残ったＮ-層４２を含む、平行な他主面と一主面を有しているシリコン基板と、
　所定の深さにわたって、前記シリコン基板の前記他主面にほぼ直角に延びる複数の離間したトレンチ４７と、
　前記トレンチ４７の内壁を覆って形成されたゲート絶縁膜４８と、
　隣接する前記トレンチ４７間に形成され、前記トレンチ４７よりも浅い、Ｐベース層４４と、
　前記シリコン基板の前記他主面から前記トレンチの上方部分に沿って形成されているＮ+エミッタ領域４５とを備え、
　前記Ｎ+エミッタ領域４５は、前記トレンチ４７の間で所定の距離だけ互いに離間しており、
　更に、
　前記一主面に設けられたＰ+コレクタ層４１と、
　前記Ｎ+エミッタ領域４５と前記Ｐベース層４４に接触するエミッタ電極５１と、
　前記Ｐ+コレクタ層４１に接触するコレクタ電極５２と、
　前記Ｐベース層４４よりも下方に配置され、前記Ｎ-層４２との境界がトレンチ４７の先端よりも深くなるように形成されており、前記Ｎ-層４２よりも高い不純物濃度を有しているＮ層４３とを備える、オン電圧を低減できるＮ層４３を有するトレンチゲート構造のＩＧＢＴ。」　
　
（２−３）引用例２の記載
　原査定の根拠となった拒絶の理由において引用された、本願の優先権主張の日前に外国において頒布された刊行物である、米国特許出願公開第２００３／０２０１４５４号明細書（以下「引用例２」という。）には、「Ｔｒｅｎｃｈ　ＩＧＢＴ」（発明の名称の当審訳：トレンチＩＧＢＴ）に関して、図１とともに次の記載がある。
　
ａ．「[0021]  Referring first to  FIG. 1 , there is shown a pair of adjacent “cells” (which may be elongated stripes or spaced polygonal elements) in the active area of a device formed in accordance with the invention. The cells are two of up to many thousands in a single die, and are formed with the die in the wafer stage. The terms die and wafer may be used interchangeably in the following description. （当審訳：最初に図１について言及するが、本発明に従って形成されたデバイスの活性領域にある、一対の隣接するセル（細長いストライプもしくは離隔された多角形要素であってよい）が示されている。これらのセルは一つのダイの中にある最大何千個かのうちの２つであり、ウエハ状態にあるダイとして形成される。なお、ダイとウエハという用語は、このあとの説明において区別しないで使われる。」
　
ｂ．「［0022］ The novel structure of  FIG. 1  is formed in a common starting wafer  25  of float zone material. However, epitaxial wafers can also be used. The wafer  25  has an N- body which receives adjacent deep trenches  31  and  32  which are lined with thin (for example 1000 Å) silicon dioxide gate insulation layers  33 ,  34  respectively and are filled with conductive polysilicon gates  35  and  36  respectively which are interconnected (not shown) and have an external gate terminal G, schematically shown. Trenches  31  and  32  may be about 1.5 microns wide, spaced by about 5 to 10 microns and may have a depth of 4 to 9 microns, and preferably about 6.5 microns. These extend through a P- base diffusion  37  which, at the trench region, is about 5 microns deep (as measured from the top surface of the silicon) for an 8 micron deep trench. （当審訳：図１の新規な構成は、フロートゾーン材料の共通スタートウェーハ内に形成される。しかしながら、エピタキシャルウエハも同様に使用可能である。ウエハ２５は、Ｎ- ボディを有し、
このＮ
-
 ボディは、隣接する深いトレンチ３１，３２を備えており
　
ｃ．「［0023］  Trenches  31  and  32  extend through N+ emitter regions  40  and  41  respectively which are very deep), (2 microns to 4 microns) and have a very short lateral extension, for example (1.5 microns to 3 microns). Note that emitter regions  40  and  41  which have shallow shelf contact regions  42  and  43  respectively, which have a lateral extension of about 0.2 microns to 0.5 microns.（当審訳：
トレンチ３１，３２はそれぞれ、Ｎ
+
エミッタ領域４０，４１を貫いて延びている。
エミッタ領域４０，４１はそれぞれ、浅い棚状コンタクト領域４２，４３を有しており
　
ｄ．「［0029］  A P+  contact region  50  extends into P-  base  37  and between emitter regions  40  and  41 . The polysilicon gates  35  and  36  are covered by a suitable insulation oxide  51  and the top surface of the device receives an aluminum or other suitable emitter contact  52 . The backside of the device contains a P+  diffusion  54  which receives collector contact  53 . （当審訳：
Ｐ
+
コンタクト領域５０はＰ
-
ベース３７内でエミッタ領域４０，４１の間に拡張している。
このデバイスの頂部表面にはアルミニウムか他の適切なエミッタ電極５２がある。
　
ｅ．「［0031］  Note that the ledge regions  42 ,  43  of emitters  40  and  41  respectively are atop the P+  regions  50  and do not form a part of the R B'  of the device. These ledges  42 ,  43 , however, are major points for connection of the emitter regions  40  and  41  to emitter contact and permit such connection even with unavoidable mask misalignment during manufacture.（当審訳：ここで留意すべきは、
エミッタ領域４０，４１の棚状領域４２，４３はそれぞれ、Ｐ
+
領域５０の上にあり
これら棚状領域４２，４３は、エミッタ領域４０，４１をエミッタコンタクトに接続するための主要なポイントであり、製造工程中に避けがたいマスクの位置合わせずれがあっても接続できるようになっている。
　
３．本願発明と引用発明との対比
（１）本願発明の「第１の濃度を有し、平行な頂部表面および底部表面を有する、第１の導電性タイプの単結晶シリコンの基板」について、上記基板内にチャンネル拡散部やエミッタ拡散部等の異なる濃度を有する種々の領域が形成されているので、上記基板が有する「第１の濃度」及び「第１の導電性タイプ」が上記基板のどの領域の濃度及び導電性タイプを表すかは明確ではないが、本願図２に本発明として記載されたトレンチＩＧＢＴに「Ｎ-タイプの基板２６」と記載された領域が存在することから、上記基板が有する「第１の濃度」とは「Ｎ-タイプの基板２６」の濃度のことを意味し、「第１の導電性タイプ」とは「Ｎ型」を意味するものと認められ、さらに、上記「第１の濃度」は、本願明細書の段落【００２９】に記載されている「シリコン製のスタートウェーハ１１０」の一部領域が、一連の製造工程後に図１０においてＮ-領域１１０として残り、最終的に図２の「Ｎ-タイプの基板２６」となることを勘案すると、「シリコン製のスタートウェーハ１１０」の当初の不純物濃度を意味するものと認められる。
　したがって、引用発明の「製造開始時にＮ-シリコン基板６２として提供され、製造終了時に前記Ｎ-シリコン基板６２の一部領域が残ったＮ-層４２を含む、平行な他主面と一主面を有しているシリコン基板」において、引用発明の「他主面」及び「一主面」はそれぞれ本願発明の「頂部表面」及び「底部表面」に相当しており、引用発明の「製造開始時にＮ-シリコン基板６２として提供され」る「平行な他主面と一主面を有しているシリコン基板」は本願発明の「平行な頂部表面および底部表面を有する、第１の導電性タイプの単結晶シリコンの基板」に相当しており、引用発明の「製造終了時に前記Ｎ-シリコン基板６２の一部領域が残ったＮ-層４２」の濃度は本願発明の「第１の濃度」に相当し、引用発明の「Ｎ-シリコン基板６２」の導電型であるＮ型は本願発明の「第１の導電性タイプ」に相当するから、引用発明の「製造開始時にＮ-シリコン基板６２として提供され、製造終了時に前記Ｎ-シリコン基板６２の一部領域が残ったＮ-層４２を含む、平行な他主面と一主面を有しているシリコン基板」は、本願発明の「第１の濃度を有し、平行な頂部表面および底部表面を有する、第１の導電性タイプの単結晶シリコンの基板」に相当している。　
　
（２）引用発明の「所定の深さにわたって、前記シリコン基板の前記他主面にほぼ直角に延びる複数の離間したトレンチ４７」が、本願発明の「所定の深さにわたって、前記頂部表面内で直角に延びる複数の離間したトレンチ」に相当していることは明らかである。
　
（３）引用発明の「前記トレンチ４７の内壁を覆って形成されたゲート絶縁膜４８」について、上記摘記した段落【００７５】に記載されているように、トレンチはＲＩＥによって形成されており、ＲＩＥの特性上トレンチの内壁は基板の頂部表面にほぼ垂直に形成されているものと認められるので、引用発明の上記「内壁」は本願発明の「垂直壁」に相当しているから、引用発明の「前記トレンチ４７の内壁を覆って形成されたゲート絶縁膜４８」は、本願発明の「前記トレンチの垂直壁をライニングするゲート絶縁膜」に相当している。
　
（４）引用発明の「隣接する前記トレンチ４７間に形成され、前記トレンチ４７よりも浅い、Ｐベース層４４」について、上記（１）で検討したように、引用発明のＮ型が本願発明の「第１の導電性タイプ」に相当するから、引用発明の「Ｐベース層４４」の導電型であるＰ型は本願発明の「第２の導電性タイプ」に相当するものであり、また、引用発明の「Ｐベース層４４」は本願発明の「チャンネル拡散部」に相当するから、引用発明の「隣接する前記トレンチ４７間に形成され、前記トレンチ４７よりも浅い、Ｐベース層４４」は、本願発明の「前記各トレンチ間に形成され、前記トレンチよりも浅い、第２の導電性タイプのチャンネル拡散部」に相当している。　
　
（５）引用発明の「前記シリコン基板の前記他主面から前記トレンチの上方部分に沿って形成されているＮ+エミッタ領域４５」について、引用発明の「Ｎ+エミッタ領域４５」は本願発明の「エミッタ拡散部」に相当するから、引用発明の「前記シリコン基板の前記他主面から前記トレンチの上方部分に沿って形成されているＮ+エミッタ領域４５」は、本願発明の「前記基板の前記頂部表面から前記各トレンチの上方部分に沿って延びている、前記第１の導電性タイプのエミッタ拡散部」に相当している。
　
（６）引用発明の「前記Ｎ+エミッタ領域４５は、前記トレンチ４７の間で所定の距離だけ互いに離間しており」は、本願発明の「前記エミッタ拡散部は、前記トレンチの間で所定の距離だけ、互いに離間しており」に相当している。
　
（７）引用発明の「前記一主面に設けられたＰ+コレクタ層４１」について、上記（１）で検討したように、引用発明の「一主面」は本願発明の「底部表面」に相当しており、上記（４）で検討したように、引用発明のＰ型が本願発明の「第２の導電性タイプ」に相当するから、引用発明の「前記一主面に設けられたＰ+コレクタ層４１」は、本願発明の「前記底部表面に設けられた前記第２の導電性タイプのコレクタ拡散部」に相当している。
　
（８）引用発明の「前記Ｎ+エミッタ領域４５」「に接触するエミッタ電極５１」について、引用発明の「Ｎ+エミッタ領域４５」及び「エミッタ電極５１」はそれぞれ本願発明の「エミッタ拡散部」及び「エミッタ金属電極」に相当するから、引用発明の「前記Ｎ+エミッタ領域４５」「に接触するエミッタ電極５１」は、本願発明の「前記エミッタ拡散部」「に接触するエミッタ金属電極」に相当している。
　
（９）引用発明の「前記Ｐ+コレクタ層４１に接触するコレクタ電極５２」について、引用発明の「Ｐ+コレクタ層４１」及び「コレクタ電極５２」はそれぞれ本願発明の「コレクタ拡散部」及び「コレクタ電極」に相当するから、引用発明の「前記Ｐ+コレクタ層４１に接触するコレクタ電極５２」は、本願発明の「前記コレクタ拡散部に接触するコレクタ電極」に相当している。
　
（１０）引用発明の「前記Ｐベース層４４よりも下方に配置され、前記Ｎ-層４２との境界がトレンチ４７の先端よりも深くなるように形成されており、前記Ｎ-層４２よりも高い不純物濃度を有しているＮ層４３」について、Ｎ層４３はＮ-層４２よりも高い濃度を有しているが、一般に不純物濃度が高いとキャリア濃度が増加するので導電度も高くなるから、Ｎ層４３はＮ-層４２よりも高い導電度を有しているものと認められる。
　したがって、引用発明の「前記Ｐベース層４４よりも下方に配置され、前記Ｎ-層４２との境界がトレンチ４７の先端よりも深くなるように形成されており、前記Ｎ-層４２よりも高い不純物濃度を有しているＮ層４３」は、本願発明の「前記チャンネル拡散部よりも下方に配置され、前記チャンネル拡散部から前記トレンチの底部の下方に延び、前記基板よりも高い導電度を有する、前記第１の導電性タイプの深い拡散部」に相当している。
　
（１１）引用発明の「オン電圧を低減できるＮ層４３を有するトレンチゲート構造のＩＧＢＴ」について、引用例１の段落【０００６】には「この注入された電子によりＰ+コレクタ層１とＮ-層２との間が順バイアスされ、コレクタ電極１１からＰ+コレクタ層１およびＮ+バッファ層９を経由してＮ-層２にホールが注入される。この結果電導度変調によりＮ-層２の抵抗が大幅に低下しＩＧＢＴの電流容量は増大する。この時のＩＧＢＴのコレクタ−エミッタ間の電圧降下がオン電圧（ＶCE(SAT)）である。」と記載されているように、「オン電圧」とはＩＧＢＴが順バイアスされたときのコレクタ−エミッタ間の電圧降下を意味するから、引用発明の「オン電圧を低減できるＮ層４３を有するトレンチゲート構造のＩＧＢＴ」は、本願発明の「順方向の電圧低下を小さくするための深い拡散部を有するトレンチＩＧＢＴ」に相当している。　
　
（１２）以上を総合すると、本願発明と引用発明の一致点と相違点は、次のとおりとなる。
　
《一致点》
　「第１の濃度を有し、平行な頂部表面および底部表面を有する、第１の導電性タイプの単結晶シリコンの基板と、所定の深さにわたって、前記頂部表面内で直角に延びる複数の離間したトレンチと、前記トレンチの垂直壁をライニングするゲート絶縁膜と、前記各トレンチ間に形成され、前記トレンチよりも浅い、第２の導電性タイプのチャンネル拡散部と、前記基板の前記頂部表面から前記各トレンチの上方部分に沿って延びている、前記第１の導電性タイプのエミッタ拡散部とを備え、前記エミッタ拡散部は、前記トレンチの間で所定の距離だけ、互いに離間しており、更に、前記底部表面に設けられた前記第２の導電性タイプのコレクタ拡散部と、前記エミッタ拡散部に接触するエミッタ金属電極、および前記コレクタ拡散部に接触するコレクタ電極と、前記チャンネル拡散部よりも下方に配置され、前記チャンネル拡散部から前記トレンチの底部の下方に延び、前記基板よりも高い導電度を有する、前記第１の導電性タイプの深い拡散部とを備える、順方向の電圧低下を小さくするための深い拡散部を有するトレンチＩＧＢＴ。」
　
《相違点１》
　本願発明は「前記チャンネル拡散部の濃度と比較して高い濃度を有し、前記エミッタ拡散部の隣接する対の間に配置され、前記エミッタ拡散部の少なくとも一部の下方に拡散する前記第２の導電性タイプの浅い接点拡散部」を有しているのに対して、引用発明では、上記「浅い接点拡散部」に相当する領域を有していない点。
　
《相違点２》
　引用発明は、本願発明の「エミッタ金属電極」に相当する「エミッタ電極５１」が、本願発明の「チャネル拡散部」に相当する「Ｐベース層４４」に接触するものの、引用発明は、本願発明の「浅い接点拡散部」に相当する領域を有しておらず、したがって、本願発明の「エミッタ金属電極」に相当する「エミッタ電極５１」は、本願発明の「浅い接点拡散部」に相当する領域に接触していない点。
　
　４．相違点１、２についての当審の判断
（１）相違点１について　
　上記第３．２．（２）（２−１）ｅ．に摘記したとおり、引用例１には、半導体基板の上主面に、「Ｐベース層４４」の濃度よりも高い濃度のＰ型不純物を含有する「Ｐ＋層９１」を設けることが記載されている（図３３参照）。そして、上記「Ｐ＋層９１」が設けられることにより、「Ｐベース層４４とエミッタ電極５１との間のコンタクト抵抗が低くなるとともに、それらの間のポテンシャル障壁も低くなる。このため、Ｐベース層４４へ侵入したホールが、エミッタ電極５１へと抜け易くなる。その結果、電流が流れ易くなるので、ターンオフできる電流の値が高くなる。」（段落【０１３７】参照）という効果を奏することが記載されている。また、図３３には、上記「Ｐ＋層９１」が、エミッタ領域４５の隣接する対の間に配置されることが、示されている。
　そして、上記「Ｐ＋層９１」は、本願発明の「チャンネル拡散部」に相当する「Ｐベース層４４」の濃度と比較して高い濃度を有し、本願発明の「エミッタ拡散部」に相当する「前記エミッタ領域４５」の隣接する対の間に配置されていることから、本願発明の「浅い接点拡散部」に相当するものと認められる。
　
　引用例２には、トレンチＩＧＢＴに関する発明が記載されており、特に、摘記した上記第３．２．（２）（２−３）のｃ．ｄ．ｅ．には、エミッタ領域４０，４１の間のＰ-ベース３７内にＰ+コンタクト領域５０を形成すること、エミッタ領域４０，４１に、浅い棚状コンタクト領域４２，４３を形成すること、エミッタ領域４０，４１の上記棚状領域４２，４３は、製造工程中に避けがたいマスクの位置合わせずれがあってもエミッタコンタクトに接続することができるように設けられるものであることが、記載されている。
　また、引用例２のＦＩＧ１には、エミッタ領域４０，４１の一部である、棚状領域４２，４３の下方に、Ｐ+コンタクト領域５０が形成されることが、示されている。
　上記「Ｐ+コンタクト領域５０」は、本願発明の「チャンネル拡散部」に相当する「Ｐ-ベース３７」の濃度と比較して高い濃度を有し、本願発明の「エミッタ拡散部」に相当する「エミッタ領域４０，４１」の隣接する対の間に配置されており、「エミッタ領域４０，４１」の一部の下方に形成されていることから、本願発明の「浅い接点拡散部」に相当するものと認められる。
　　
　したがって、引用発明の「トレンチゲート構造のＩＧＢＴ」において、基板表面の「エミッタ電極５１」とのコンタクト抵抗を低減し電流を流れやすくするために、基板表面の上記「エミッタ電極５１」と接触する箇所であって「Ｎ+エミッタ領域４５」の隣接する対の間に、「Ｐベース層４４」よりも濃度が高い「浅い接点拡散部」を形成すること、そして、製造工程中に生ずる避けがたいマスクの位置合わせずれがあっても「Ｎ+エミッタ領域４５」と「エミッタ電極５１」が接触するように、「Ｎ+エミッタ領域４５」に棚状領域を設けることにより、この棚状領域の下方、すなわち「Ｎ+エミッタ領域４５」の少なくとも一部の下方に、上記「浅い接点拡散部」が拡散しているようにすることは、上記引用例１、２の記載に基づいて当業者が容易になし得たことである。
　
　なお、請求人は平成２４年８月２０日に提出した回答書において、『こうした「自己整合」的なエミッタ電極用Ａl−Ｓiの積層は、エミッタ領域とこれを覆うエミッタ電極との接続を本質的に可能にする。従って、文献１に開示された構成では、マスクを用いずにレジストパターンを用いて、エミッタ領域とエミッタ電極との接続を可能にするので、文献３に記載されているように、「製造中に不可避のマスク不整合が生じても、エミッタ領域とこれを覆うエミッタ接点との十分な接続を可能にする」ために、Ｐベース層上に延びる棚状突起領域をエミッタ領域に付加する必要性は存在しない。』と、エミッタ電極用Ａｌ−Ｓｉの積層とエミッタ領域の形成が自己整合的に行われる旨主張しているが、引用発明において、マスクの位置合わせずれによって「Ｎ+エミッタ領域４５」と「エミッタ電極５１」が接触しない可能性があることは、引用発明の製造方法を表している、引用例１の図６〜図１２に記載された製造方法を見た当業者には明らかである。
　すなわち、引用例１の図６の工程において、「Ｎ+エミッタ領域６６」がレジストパターン６５をマスクとして不純物を注入することにより形成される一方で、図１１の工程において、「エミッタ電極７３」が「Ｎ+エミッタ領域６６」と接触するために形成される「層間絶縁膜７１」及び「酸化膜６９」の「開口」がレジストパターン７２を用いたエッチングによって形成されるものであり、そして、上記レジストパターン６５と上記レジストパターン７２はそれぞれ別工程で独立にパターニングされるものであるから、「Ｎ+エミッタ領域６６」と上記「開口」は自己整合的に形成されるものではない。したがって、「Ｎ+エミッタ領域６６」の形成位置と上記「開口」の形成位置には、上記レジストパターン６５とレジストパターン７２の位置合わせずれによる、形成位置ずれが発生する恐れがある。
　
（２）相違点２について　
　上記相違点１についての検討のとおり、引用発明の「トレンチゲート構造のＩＧＢＴ」において、基板表面の「エミッタ電極５１」と接触する箇所であって「Ｎ+エミッタ領域４５」の隣接する対の間に、「Ｐベース層４４」よりも濃度が高い「浅い接点拡散部」を形成することは当業者が容易になし得たことであり、このように引用発明に当該「浅い接点拡散部」を導入することにより、当該「浅い接点拡散部」は「エミッタ電極５１」と接触するものとなる。なお、本願発明の「浅い接点拡散部」に相当する引用例１の「Ｐ＋層９１」がデバイスの頂部表面において「エミッタ電極５１」と接触する様子は、引用例１の図３３に、本願発明の「浅い接点拡散部」に相当する引用例２の「Ｐ+コンタクト領域５０」がデバイスの頂部表面において「エミッタ電極５２」と接触する様子は、引用例２のＦＩＧ１に、示されている。
　したがって、引用発明において、本願発明の「エミッタ金属電極」に相当する「エミッタ電極５１」が、新たに導入された本願発明の「浅い接点拡散部」に相当する領域に接触するようにすることは、当業者が容易になし得たことである。
　
（３）判断についてのまとめ
　以上、検討したとおり、本願発明は、引用例１及び引用例２に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　
第４．むすび
　以上のとおり、本願発明は、引用例１及び引用例２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　したがって、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。