(57)【要約】本発明は、高速ドライバの消費電力を増加させることなく、高電圧をドライバ出力して被試験デバイスを試験できる半導体試験装置を提供する。このために、ハイ電圧（ＶＨ）とロー電圧（ＶＬ）との高速電圧と、ハイ電圧（ＶＨ）よりも高い高電圧（ＶＨＨ＞ＶＨ）とを切り換えてドライバ出力して被試験デバイスを試験する半導体試験装置において、ソースとなるエミッタフォロワとシンクとなるエミッタフォロワとのプッシュプルにより前記の高速電圧（ＶＨ／ＶＬ）を出力する第１のバッファ部と、該第１のバッファ部のシンクとなるエミッタフォロワと高電圧のソースとなるエミッタフォロワとのプッシユプルにより前記高電圧（ＶＨＨ）を出力する第２のバッファ部とを具備する。
2003076958.tif 000002
【特許請求の範囲】
【請求項１】
複数電圧の切り換え部と該複数電圧よりも高い電圧とを切り換えてドライバ出力して被試験デバイスを試験する半導体試験装置において、
ソースとなるエミッタフォロワとシンクとなるエミッタフォロワとのプッシュプルにより該複数電圧を出力する第１のバッファ部と、
該第１のバッファ部のシンクとなるエミッタフォロワと該高い電圧のソースとなるエミッタフォロワとのプッシュプルにより該高い電圧を出力する第２のバッファ部と、
を具備していることを特徴とした半導体試験装置。
【請求項２】
第１のバッファ部と第２のバッファ部とへは、異なる電源電圧を供給している請求項１記載の半導体試験装置。
【請求項３】
該複数の電圧をドライバ出力する場合は、第２のバッファ部の入力電圧を該複数の電圧よりも低い電圧にクランプして行う請求項１又は２記載の半導体試験装置。
【請求項４】
該複数電圧の第１のバッファ出力電圧が２値である請求項１、２又は３記載の半導体試験装置。
【請求項５】
該複数電圧の第１のバッファ出力電圧が３値以上である請求項１、２又は３記載の半導体試験装置。
【発明の詳細な説明】
技術分野
本発明は、複数電圧の高速の試験電圧と、該複数電圧よりも高い電圧とを切り換えてドライバ出力して被試験デバイスを試験できる半導体試験装置に関する。
背景技術
従来技術の例について、図３〜図５を参照して構成と動作について説明する。
最初に、半導体試験装置の概要例について図３の要部ブロック図を参照して構成と論理試験動作について説明する。
半導体試験装置の要部は、タイミング発生器４と、パターン発生器５と、波形整形器６と、論理比較器７と、ドライバ８と、コンパレータ９とで構成している。
そして、半導体試験装置は、被試験デバイスのＤＵＴ９０を試験している。
パターン発生器５において、タイミング発生器４から出力された基本クロック信号に同期して論理パターンを発生し、また期待値を発生する。
波形整形器６において、パターン発生器からの論理パターンと、タイミング発生器４からのクロック信号とで試験パルス波形に整形する。
試験パターンは、被試験デバイスに印加する試験レートにおけるアドレス信号、クロック、読み出し書き込み等の制御信号となる。
波形整形器６から出力する論理レベルの試験信号は、ドライバ８により所定の試験電圧レベルに増幅して、ＤＵＴ９０の入力ピンに出力する。
ＤＵＴ９０の出力ピンからの出力信号は、コンパレータ９により電圧比較して論理信号として出力する。
論理比較器７において、タイミング発生器４からのストロープ信号のタイミングで、ＤＵＴ９０の論理出力信号と、パターン発生器５からの期待値と、論理比較してパス／フェイル判定をおこなう。
次に、複数の電圧としてハイ電圧（ＶＨ）とロー電圧（ＶＬ）の高速の試験電圧と、複数の電圧よりも高い高電圧（ＶＨＨ＞ＶＨ）とを切り換えてドライバ出力して被試験デバイスを試験する半導体試験装置の具体的な回路について、図４を参照して構成と動作について説明する。
例えば、ハイ電圧（ＶＨ＝８Ｖ）とロー電圧（ＶＬ＝−３Ｖ）の数１００ＭＨｚの高速電圧と、ハイ電圧（ＶＨ＝８Ｖ）より高い電圧で低速１ＭＨｚの高電圧（ＶＨＨ＝１５Ｖ）とを切り換えてドライバ出力する。
図４に示すように、高電圧を出力できるドライバ回路は、電流スイッチ１０、１１と、ダイオードブリッジ２０、２１と、バッファ部３０と、アンプＡと、スイッチＳ１、Ｓ２と、出力抵抗Ｒとで構成している。
但し、図４は、図と説明を簡明とするため保護抵抗等は省略している。
電流スイッチ１０、１１は、波形整形器６からの論理レベルの試験信号を受けて、論理レベルがハイ（ｈｉｇｈ）のとき定電流源のバイアス電流をトランジスタＴａ側に流し、論理レベルがロー（ｌｏｗ）のとき定電流源のバイアス電流をトランジスタＴｂ側に流すように切り換えるスイッチ手段である。
ダイオードブリッジ２０、２１は、各ダイオードブリッジに定電流を流したとき、ダイオードブリッジの一端の定電圧（ＶＨ／ＶＬ）を対応端の電圧Ｖｄとして、それぞれバッファの入力電圧Ｖｄとして出力する電圧設定手段である。
バッファ部３０は、定電流源３１、３２と、ダイオード３３、３４と、トランジスタ３５、３６とでエミッタフォロワのプッシュプル回路を構成する。
定電流源３１、３２は、バイアスを掛けるダイオード３３、３４とトランジスタ３５、３６の浮遊容量及び寄生容量によるチャージ、ディスチャージのため定電流を大きくして高速ドライバ動作を実現している。
トランジスタ３５、３６のアイドリング電流は、ダイオード３３、３４の電圧で決まり、トランジスタ３５、３６のアイドリング電流を大きくして高速ドライバ動作を実現している。
つまり、負荷電流が著しく小さくなった場合でも、トランジスタ３５とトランジスタ３６に適当な大きさのアイドリング電流（例えば、１０ｍＡ〜２５ｍＡ）が流れるようにしてバッファ部３０の出力インピーダンス変動を小さくしている。
そして、Ｖｄ点の電圧がエミッタフォロワのプッシュプルの電流バッファ回路を介して被試験デバイスに供給される。
アンプＡは、ハイ電圧ＶＨとハイ電圧よりも高い高電圧ＶＨＨとを設定により出力するアンプで有る。
出力抵抗Ｒは、被試験デバイスに試験信号を伝送するインピーダンスに合わせた抵抗値としている。
スイッチＳ１、Ｓ２は、被試験デバイスに印加する電圧をＯＮ（メーク）／ＯＦＦ（ブレーク）切り換える手段で、例えば、リードリレーを用いる。
次に、ドライバ回路から被試験デバイスに試験信号を出力する動作について、図５のタイミングチャートを参照して説明する。
スイッチＳ１をＯＮ、スイッチＳ２をＯＦＦとして、バッファ部３０から試験信号に対応してハイ電圧ＶＨとロー電圧ＶＬの高速電圧を出力する。
そして、ロー電圧ＶＬとハイ電圧ＶＨの高速試験電圧からハイ電圧ＶＨよりも高い高電圧ＶＨＨを出力する場合は、アンプＡの設定電圧をハイ電圧ＶＨと同じとし、スイッチＳ１をＯＮ、スイッチＳ２をＯＦＦの状態でハイの電圧ＶＨとし、スイッチＳ２をＯＦＦからＯＮに切り換へ、スイッチＳ２の切り換わり時間を待ってからスイッチＳ１をＯＮからＯＦＦへ切り換える。
スイッチＳ２がＯＮの状態で、スイッチＳ１がＯＮからＯＦＦに切り換わる時間待ってから、アンプＡの設定電圧をハイ電圧ＶＨから高電圧ＶＨＨに上昇させる。
反対に、高電圧ＶＨＨからロー電圧ＶＬを出力する場合は、上記と逆の手順であり同様の動作なので説明を省略する。
上記説明のように、従来の半導体試験装置のドライバ回路においては、ロー電圧ＶＬから高電圧ＶＨＨに設定するまでの時間が長くなり、また高電圧用に個別のオペアンプを追加して設けると回路規模が大きくなってしまう。
一方、アンプＡの代わりにドライバ回路内に高電圧ＶＨＨの設定ができるダイオードブリッジを追加して設けることにより同様の動作が実現できるが、この場合ドライバ回路の電源電圧Ｖｃを高電圧ＶＨＨよりも３Ｖ位高くしなければならなくなり、ドライバ回路は高速動作実現のため、電流スイッチ、バッファ部の定電流、トランジスタ３５、３６のアイドリング電流が大きいのでドライバ回路の消費電力が増加することになり好ましくない。
発明の開示
そこで、本発明は、こうした問題に鑑みなされたもので、その目的は、高速ドライバの消費電力を増加させることなく、高電圧をドライバ出力して被試験デバイスを試験できる半導体試験装置を提供することにある。
即ち、上記目的を達成するためになされた本発明の第１は、
複数電圧の切り換え部と該複数電圧よりも高い電圧とを切り換えてドライバ出力して被試験デバイスを試験する半導体試験装置において、
ソースとなるエミッタフォロワとシンクとなるエミッタフォロワとのプッシュプルにより該複数電圧を出力する第１のバッファ部と、
該第１のバッファ部のシンクとなるエミッタフォロワと該高い電圧のソースとなるエミッタフォロワとのプッシュプルにより該高い電圧を出力する第２のバッファ部と、
を具備していることを特徴とした半導体試験装置を要旨としている。
また、上記目的を達成するためになされた本発明の第２は、
第１のバッファ部と第２のバッファ部とへは、異なる電源電圧を供給している本発明第１記載の半導体試験装置を要旨としている。
また、上記目的を達成するためになされた本発明の第３は、
該複数の電圧をドライバ出力する場合は、第２のバッファ部の入力電圧（Ｖｄｈ）を該複数の電圧よりも低い電圧にクランプして行う本発明第１又は２記載の半導体試験装置を要旨としている。
また、上記目的を達成するためになされた本発明の第４は、
該複数電圧の第１のバッファ出力電圧が２値である本発明第１、２又は３記載の半導体試験装置を要旨としている。
また、上記目的を達成するためになされた本発明の第５は、
該複数電圧の第１のバッファ出力電圧が３値以上である本発明第１、２又は３記載の半導体試験装置を要旨としている。
発明を実施するための最良の形態
本発明の実施例について、図１と図２を参照して説明する。
半導体試験装置の概要例については従来と同様であり、従来技術において説明したので説明を省略する。
本発明の、ハイ電圧（ＶＨ）とロー電圧（ＶＬ）の高速の試験電圧と、ハイ電圧（ＶＨ）より高い高電圧（ＶＨＨ）とを切り換えてドライバ出力して被試験デバイスを試験する半導体試験装置の具体的な回路について、図１を参照して構成と動作について説明する。
図１に示すように、高電圧ＶＨＨを出力できる半導体試験装置のドライバ回路は、電流スイッチ１２、１３、１４、１５と、ダイオードブリッジ２２と、ダイオード３３、３４、４１、４２、４３、４４、５１、５２、５３、５４、５５、５６と、定電流源３１、４６と、トランジスタ３５、３６、５７と、出力抵抗Ｒとで構成している。
但し、図１は、図と説明を簡明とするため保護抵抗等は省略している。
ここで、構成要素の定電流源３１と、ダイオード３３、３４、４１、４２、４３、４４と、電流スイッチ１４と、トランジスタ３５、３６とは、ドライバ電圧ＶＨと電圧ＶＬとを出力するエミッタフォロワのプッシュプルによる第１のバッファ部を構成している。
また、構成要素の定電流源４６と、ダイオード５１、５２、５３、５４、４４、５６と、電流スイッチ１４と、トランジスタ５７、３６とは、高電圧ドライバ出力するエミッタフォロワのプッシュプルによる第２のバッファ部を構成している。
電流スイッチ１５は、従来技術で説明した図４の電流スイッチ１０、１１と、ダイオードブリッジ２０、２１とを省略表示したものであり、ハイの電圧ＶＨまたはロー電圧ＶＬをａ側またはｂ側に試験信号により切換て電圧Ｖｄとして出力する。
電流スイッチ１２、１３、１４は、制御信号により切り換え制御できるスイッチ手段である。
例えば、制御信号の論理レベルがハイ（ｈｉｇｈ）のとき、電流スイッチ１２、１３、１４をａ側にそれぞれ切り換え、論理レベルがロー（ｌｏｗ）のとき、電流スイッチ１２、１３、１４をｂ側にそれぞれ切り換える。
そして、高速電圧ＶＨ／ＶＬをドライバ出力する場合、電流スイッチ１２、１３、１４をｂ側に、それぞれ切り換える。
また、高電圧ＶＨＨをドライバ出力する場合、電流スイッチ１２、１３、１４をａ側にそれぞれ切り換える。
第１のバッファ回路は、トランジスタ３５、３６の耐圧保護用にダイオード４３、４４をそれぞれ設けたので、トランジスタ３５、３６のベース側にもダイオード４１、４２を追加している。
また、電流スイッチ１４をｂ側に切り換えた第１のバッファ回路は、従来技術において説明したのと同様の回路なので動作説明を省略する。
ダイオードブリッジ２２は、ダイオードブリッジに定電流を流したとき、ブリッジの設定電圧ＶＨＨを対応点の電圧Ｖｄｈとして出力する電圧設定手段である。
定電流源４５、４６の定電流は、高電圧ＶＨＨのバッファ部を通常高速動作させる必要がないので、バイアスを掛けるダイオード５１、５２、５３、５４と、トランジスタ５７、３６の浮遊容量及び寄生容量によるチャージ、ディスチャージのための電流は少なくてすむので、定電流源３１、３２に比較して少ない電流で良い。
出力抵抗Ｒは、従来同様に被試験デバイスに試験信号を伝送するインピーダンスと同じとなる抵抗値としている。
ダイオード５５は、高速ドライバのバッファ回路の最低電圧よりも低い電圧を設定して高電圧ドライバをＯＦＦさせる電圧クランプである。
次に、高電圧ＶＨＨのドライバ電圧を出力するために、電流スイッチ１２、１３、１４をそれぞれｂ側からａ側に切り換えて割り込み動作させる場合について下記の具体的な電圧で説明する。
例えば、ＶＨ＝８Ｖ、ＶＬ＝−３Ｖ、ＶＨＨ＝１５Ｖ、Ｖｃ＝１１Ｖ、Ｖｅ＝−６Ｖ、Ｖｃｈ＝１８Ｖ、各ダイオードの順方向電圧を０．８Ｖとする。
最初に、従来と同様に高速ドライバ電圧ＶＨ／ＶＬを出力するため、電流スイッチ１２、１３、１４をそれぞれｂ側とした場合について以下説明する。
この場合、高電圧ＶＨＨ側のバッファ部からの影響を与えないようにダイオード５３、５４、５６をカットオフするため、バッファ部の入力電圧Ｖｄｈをダイオード５５によりクランプする電圧ＶＬＬは下記式（１）より求められる。
ＶＬＬ＝ＶＬ−（ダイオード３４と４２の順方向電圧）
＝−３Ｖ−（０．８Ｖ＋０．８Ｖ）＝−４．６Ｖ・・・・（１）
このとき、ダイオード５３、５４は逆バイアスとなりカットオフする。
従って、高電圧ＶＨＨ側のバッファ部の入力電圧Ｖｄｈは下記式（２）となる。
Ｖｄｈ＝−４．６Ｖ−０．８Ｖ＝−５．４Ｖ          ・・・・（２）
また、トランジスタのベース電圧Ｖａは下記式（３）となる。
Ｖａ＝Ｖｄｈ＋（ダイオード５１と５２の順方向電圧）
＝−５．４Ｖ＋１．６Ｖ＝−３．８Ｖ            ・・・・（３）
このとき、バッファ出力電圧Ｖｃ＝−３Ｖなのでダイオード５６はカットオフする。
従って、電流スイッチ１２、１３、１４がそれぞれｂ側にした場合、ドライバ出力に接続したダイオード５３、５４、５６はカットオフしているので高圧ドライバ回路が高速ドライバの回路に影響を与えないので、高速ドライバ回路は従来と同様の動作をすることができる。
次に、高電圧ＶＨＨを出力するため、電流スイッチ１２、１３、１４をそれぞれａ側に切り換えた場合について以下説明する。
この場合、ダイオードブリッジ２２により電圧Ｖｄｈ＝ＶＨＨ＝１５Ｖとなる。
また、電圧Ｖｂは下記式（４）となる。
Ｖｂ＝Ｖｄｈ−（ダイオード５３と５４の順方向電圧）
＝１５Ｖ−１．６Ｖ＝１３．４Ｖ                ・・・・（４）
このとき、Ｖｂ＝１３．４Ｖに対してＶｄ＝８Ｖ、Ｖｃ＝１１Ｖ、ＶＬＬ＝−４．６Ｖなので、ダイオード３４、４２、４３、５５はカットオフする。
従って、トランジスタ５７とトランジスタ３６とでエミッタフォロワのプッシュプル回路を構成する。
つまり、高電圧ＶＨＨを出力する第２のバッファ部は、第１のバッファ部に割り込んでトランジスタ３６とダイオード４４とを共通利用している。
そして、Ｖｄｈ点の電圧がＶＨＨのとき、トランジスタ５７とトランジスタ３６のエミッタフォロワのプッシュプル回路の電流バッファ回路を介して被試験デバイスに電圧ＶＨＨを出力する。
次に、ドライバ回路から被試験デバイスに試験信号を出力する動作について、図２のタイミングチャートを参照して説明する。
図２に示すように、電流スイッチ１２、１３、１４をｂ側にした状態で、高速電圧ＶＨ／ＶＬをドライバ出力する。
次に、電流スイッチ１２、１３、１４をそれぞれａ側に切り換えて高電圧ＶＨＨをドライバ出力する。
そして、電流スイッチ１２、１３、１４をそれぞれｂ側に切り換えて高速電圧ＶＨ／ＶＬをドライバ出力する。
以上説明したように、本発明の半導体試験装置のドライバ回路は、高電圧ＶＨＨバッファ部のバイアス電流を独立して設け定電流源の高速バッファ部バイアス電流に比較して定電流が少なく、高速ドライバの電源電圧は低いままで良いため消費電力を低く押さえることができる。
また、本発明の半導体試験装置のドライブ回路においては、高速電圧（ＶＨ／ＶＬ）から高電圧（ＶＨＨ）に設定するまでのセットリング時間が短縮でき、消費電力を低くでき、リレー等を使用しないので一体化してＩＣ化しやすく、回路規模を大きくしないで実現できる。
ところで、高速ドライバ部は、ハイ電圧ＶＨとロー電圧ＶＬの２値ドライバとして説明したが、被試験デバイスからの出力信号を比較する場合のターミネート電圧ＶＴを供給する３番目の電圧を追加した３値（ＶＨ、ＶＬ、ＶＴ）以上のドライバであっても高電圧ＶＨＨバッファ部からの影響をうけないので同様に実現できる。
例えば、３値の高速ドライバとしては、「ドライバ回路（特開平９−９３１１３）」として開示されているので詳細説明は省略する。
産業上の利用可能性
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
即ち、本発明の半導体試験装置のドライバ回路においては、高速電圧（ＶＨ／ＶＬ）から高電圧（ＶＨＨ）に設定するまでのセットリング時間が短縮でき、消費電力を低くでき、リレー等を使用しないので一体化してＩＣ化しやすく回路規模を大きくしないで実現できる効果がある。
また、高速ドライバ部は、ハイ電圧ＶＨとロー電圧ＶＬの２値ドライバとして説明したが、３値以上であっても高電圧バッファ部からの影響をうけないので、同様に実現できる効果がある。
【図面の簡単な説明】
図１は、本発明の半導体試験装置のドライバの回路図である。
図２は、本発明の半導体試験装置のドライバ出力波形図である。
図３は、半導体試験装置のブロック図である。
図４は、従来の半導体試験装置のドライバの回路図である。
図５は、従来の半導体試験装置のドライバ出力波形図である。
【図１】
2003076958.tif 000003
【図２】
2003076958.tif 000004
【図３】
2003076958.tif 000005
【図４】
2003076958.tif 000006
【図５】
2003076958.tif 000007
【国際調査報告】
2003076958.tif 000008
2003076958.tif 000009
2003076958.tif 000010
2003076958.tif 000011