【事件の表示】
　特願２０１１−　３４２０５「電子デバイス及びその製造方法」拒絶査定不服審判事件〔平成２４年　９月１０日出願公開、特開２０１２−１７４８２６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯  
　本願は，平成２３年２月２１日の出願であって，平成２４年３月２日付けで拒絶査定がなされ，これに対し，同年５月１８日に拒絶査定不服審判の請求がなされると同時に特許請求の範囲を対象とする手続補正がなされた。
　その後，当審において，平成２４年１１月２０日付けで拒絶理由を通知したところ，平成２５年１月１５日に特許請求の範囲を対象とする手続補正がなされるとともに意見書が提出された。
　
第２．当審で通知した拒絶理由
　平成２４年１１月２０日付けで通知した拒絶理由の概要は，以下のとおりである。
「本願の請求項に係る発明は，その出願前日本国内または外国において頒布された下記の刊行物に記載された発明に基づいて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　１．特開２００９−７６８８２号公報
　２．特開２００６−２０３１７０号公報
　３．特開２００９−４４０６５号公報
　４．特開２０００−１１７４１１号公報
　５．特開平５−２７７６９７号公報
　６．特開平２−２２４８６２号公報
　７．特開昭６３−１９２５４７号公報
　８．特開２００８−４８５３号公報」
　
第３．本願発明
　本願の請求項１に係る発明は，平成２５年１月１５日付けで補正された特許請求の範囲の請求項１に記載された事項により特定される，以下のとおりのものである（以下「本願発明」という。）。
　「積層された複数枚の基板を含む電子デバイスであって，前記複数枚の基板は，板面を重ね合わせて積層され，１以上の貫通電極を含んでおり，前記貫通電極は，積層された前記複数枚の基板に連続して穿孔された貫通孔内に充填された凝固金属体でなり，前記基板の少なくとも１つは，内部に回路素子を有しており，前記回路素子は，前記基板の内部で前記貫通電極と電気的に接続されており，前記回路素子の接続された前記貫通電極は，両端が，前記積層において両外側に位置する基板の板面に露出している，電子デバイス。」
　
第４．当審の判断
１．刊行物記載事項
（１）当審で通知した拒絶理由に引用され，本願の出願前に頒布された刊行物である特開２００９−７６８８２号公報（以下「引用例１」という。）には，図面とともに，次の事項が記載されている。
　・「【０００１】
　本発明は，薄膜化した半導体基板を有する半導体装置及びその製造方法に関する。詳しくは，薄膜化した半導体基板を貫通する配線を有する半導体装置およびその製造方法に関する。」
　・「【００６２】
　まず，半導体基板１００の表面上に，第１の素子形成層１０１ａ及び支持基板１１０を設ける（図１０（Ａ）参照）。なお，図１０（Ａ）に示す構造は，図１（Ａ）に示した構造から埋込配線１０２を除いたものである。
【００６３】
　なお，支持基板１１０は必ずしも設ける必要はないが，半導体基板１００に薄膜化処理等を行う際に保護層として機能するため，設けることが好ましい。
【００６４】
　次に，半導体基板１００の一部を除去し薄膜化する（図１０（Ｂ）参照）。図１０（Ｂ）では，半導体基板１００を薄膜化（点線部分を除去）して，半導体基板１２０とする場合を示している。例えば，半導体基板１００の裏面側から研削処理，研磨処理又はＣＭＰ処理を行うことにより半導体基板１００を薄膜化することができる。」
　・「【００６６】
　次に，半導体基板１２０の裏面側から矢印で示すように，電界で加速されたイオン１０７を照射し，半導体基板１２０の表面から所定の深さの領域に脆化層１０５を形成する（図１０（Ｃ）参照）。脆化層１０５が形成される位置は，イオンを注入する際の加速電圧及びイオンのドーズ量により制御することができる。脆化層１０５は，後に脆化層１０５に基づいて半導体基板１２０を分離した際に，素子形成層１０１側に分離される基板が極力薄くなる位置に設ける。」
　・「【００６８】
　次に，脆化層１０５を用いて，半導体基板１２０を半導体基板１２０ａと半導体基板１２０ｂに分離する（図１１（Ａ）参照）。ここでは，加熱処理を行い脆化層１０５に沿って半導体基板１２０ａと半導体基板１２０ｂに分離する。」
　・「【００７０】
　次に，図１１（Ａ）で得られたＬＳＩチップ（以下，「第１のＬＳＩチップ」と記す。）を，第２の素子形成層１０１ｂを具備する他のＬＳＩチップ（図１０（Ａ）において支持基板１１０がないＬＳＩチップ（以下，「第２のＬＳＩチップ」と記す。））と積層させる（図１１（Ｂ）参照）。第１のＬＳＩチップと第２のＬＳＩチップは，接着性を有する樹脂等を用いて貼り合わせることができる。」
　・「【００７３】
　埋込配線１０３２は，めっき処理を用いて形成する。ＬＳＩチップの多層化により開口部１１１が深い場合であっても，めっき処理により開口部１１１の底まで十分に埋込配線１０３２を形成することが可能となる。なお，埋込配線１０３２は，めっき処理に限られず，ＣＶＤ法，スパッタリング法，スクリーン印刷法，液滴吐出法等で形成してもよい。」
　・「【００７７】
　また，上記説明では支持基板１１０を除去した後，第１の素子形成層１０１ａの上方側から開口部１１１を形成して埋込配線１０３２を設ける場合を示したが，これに限られない。例えば，第２の素子形成層１０１ｂの下方側から開口部１１２を形成して埋込配線を設けてもよい。この場合について，図１３（Ａ），（Ｂ）を参照して説明する。
【００７８】
　まず，図１１（Ｂ）まで同様に行うことにより，第１のＬＳＩチップと第２のＬＳＩチップを貼り合わせて積層させる。次に，第２のＬＳＩチップの半導体基板１００を薄膜化する（図１３（Ａ）参照）。薄膜化は，研削処理，研磨処理又はＣＭＰ処理により行えばよい。また，研削処理，研磨処理又はＣＭＰ処理を行った後，イオンの照射により形成された脆化層を用いて分離を行うことによって，第２のＬＳＩチップの半導体基板をさらに薄くすることができる。
【００７９】
　次に，薄膜化された半導体基板１２０ａの裏面側から開口部１１２を形成し，第２の素子形成層１０１ｂの配線及び第１の素子形成層１０１ａの配線を露出させる（図１３（Ｂ）参照）。図１３（Ａ）において，研削処理，研磨処理又はＣＭＰ処理に加えて分離を行うことにより，第２のＬＳＩチップの半導体基板を薄く設けることができるため，開口部１１２の形成が容易となる。
【００８０】
　次に，開口部１１２に埋込配線１０４２を形成し，第１の素子形成層１０１ａと第２の素子形成層１０１ｂを電気的に接続する（図１４参照）。
【００８１】
　このように，第２の素子形成層１０１ｂの下方から開口部１１２を形成して埋込配線１０４２を設けてもよい。また，埋込配線１０４２を，第２のＬＳＩチップの半導体基板１２０ａから露出するように設けることによって，さらに他のＬＳＩチップや配線が設けられた基板と積層して設けることができる。」
　
　上記記載事項及び図面の記載によれば，引用例１には，次の発明が記載されているといえる（以下「引用発明」という。）。 
　「半導体基板上に第１の素子形成層１０１ａと支持基板１１０を備えた第１のＬＳＩチップと，半導体基板上に第２の素子形成層１０１ｂを備えた第２のＬＳＩチップとを貼り合わせて積層し，第２のＬＳＩチップの半導体基板の裏面側から第１のＬＳＩチップの支持基板１１０に達する位置まで開口部を形成し，第２の素子形成層１０１ｂの配線及び第１の素子形成層１０１ａの配線を露出させ，該開口部にめっき処理等の手段で埋込配線を形成し，第１の素子形成層１０１ａと第２の素子形成層１０１ｂを電気的に接続するとともに，埋込配線を第２のＬＳＩチップの半導体基板から露出するように設けた半導体装置。」
　
（２）当審で通知した拒絶理由に引用され，本願の出願前に頒布された刊行物である特開２００６−２０３１７０号公報（以下「引用例２」という。）には，図面とともに，次の事項が記載されている。
　・「【０００１】
　本発明は，基板に形成された微細孔へ金属を充填する金属充填装置および金属充填方法に関し，例えば電子デバイスや光デバイスなどの配線，また，ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）デバイスの構造体を作製するのに好適な金属充填装置および金属充填方法に関する。
【背景技術】
【０００２】
　一般に，電子デバイスや光デバイスなどの各種デバイスの配線，また，ＭＥＭＳデバイスを構成する構造体などに，微細孔に充填された金属を用いることがある（例えば，特許文献１参照）。
　図３に，一例として電子デバイスなどの配線に利用するための貫通電極付き基板１を作製する断面工程図を示す。図３（ｄ）に示す貫通電極付き基板１は，シリコン等の半導体材料あるいはガラス等の絶縁体材料からなる基板２に，基板２の主面３，３同士を貫通する微細孔４が形成されており，微細孔４内には金属等の導電性物質５が充填されてなるものである。
【０００３】
　この貫通電極付き基板１を製造するには，まず，図３（ａ）に示すように，基板２に該基板２を貫通する微細孔４を形成する微細孔形成工程を行う。微細孔４を形成する方法としては，ＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ−ＲｅａｃｔｉｖｅＩｏｎ  Ｅｔｃｈｉｎｇ）法に代表されるＤｅｅｐ−Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ（ＤＲＩＥ）法，エッチング溶液を用いたウェットエッチング法，マイクロドリルによる機械加工法などが挙げられる。更に基板２として，シリコンなどの半導体基板を用いた際には，必要に応じて微細孔４の側壁（内面）に絶縁層（図示略）が形成される。
【０００４】
　次いで，図３（ｂ）〜図３（ｄ）に示すように，溶融金属充填法（例えば，特許文献２参照）を利用して，微細孔４内に金属を充填する金属充填工程を行う。
　まず，図３（ｂ）に示すように，微細孔４が形成された基板２を，大気圧よりも低い第１の圧力に保たれたチャンバー（図示略）内において，溶融金属６に浸漬する。
　次いで，図３（ｃ）に示すように，前記チャンバー内の圧力を前記第１の圧力よりも高い第２の圧力に上昇せしめる。このとき生じる圧力差により，微細孔４内に金属５が差圧充填される。
　次いで，図３（ｄ）に示すように，微細孔４に金属５が充填された基板２を溶融金属６中から取り出した後，冷却することで，微細孔４内に充填された金属５が固化し，貫通電極付き基板１が得られる。」
　
（３）当審で通知した拒絶理由に引用され，本願の出願前に頒布された刊行物である特開２００９−４４０６５号公報（以下「引用例３」という。）には，次の事項が記載されている。
　・「【０００７】
　そこで，基板に，信号伝送線路を構成するための回路パターンを設ける一方，回路パターンに導通し，かつ，基板の厚み方向に貫通する貫通電極を設けた回路基板を利用する技術が提案されている。
【０００８】
　このような基板として，例えば，特許文献１には，多層回路基板の孔又は非孔に液状粘性材料を充填せしめる方法において，前記液状粘性材料を真空雰囲気下で前記回路基板上に孔版印刷した後，前記真空雰囲気の真空度を低下せしめるか若しくは前記真空雰囲気を通常の大気圧雰囲気にせしめて差圧充填を行う液状粘性材料の充填方法が開示されている。
【０００９】
　また，特許文献２には，光励起電解研磨法により基板に高アスペクト比の孔を形成し，この孔の内壁を酸化処理して絶縁層としての酸化膜を形成し，次いで，前記孔に溶融金属埋め戻し法により金属を充填して，貫通電極を形成する方法が開示されている。
【００１０】
　特許文献３には，雰囲気圧差による微細孔への金属充填方法が開示され，特許文献４には，微細孔に導電性ペーストを充填する充填方法が記載されている。更に，特許文献５には，メッキ埋め込み工程の前後に直接孔に金属を埋め込む貫通電極の形成方法が開示されている。
【００１１】
　しかし，特許文献１〜５に開示された技術を含め，何れの従来技術においても，貫通電極及び回路パターンを構成する導電性材料が凝固収縮してしまうため，回路パターンの膜厚を一定の設計値に維持することができない。」
　
（４）周知技術を示すために引用する，本願の出願前に頒布された刊行物である国際公開第２０１０／１１９６５２号（以下「引用例４」という。）には，図面とともに，次の事項が記載されている。
　・「図１Ａ及び１Ｂに示す支持部材１０は，支持基板１１と，支持基板１１の一方の主面である第１主面１１ａから他方の主面である第２主面１１ｂに向けて支持基板１１を貫通し，第２主面１１ｂから突出した突出部１３ａを有する貫通電極１３と，を有し，第２主面１１ｂ側に電子デバイス装置６を実装するための支持部材である。この支持部材１０は，さらに，第１主面１１ａ側に半田バンプ等の接続端子１５を有し，貫通電極１３，回路１４及び接続端子１５を介して電子デバイス装置６の回路４とプリント回路基板等の外部基板（図示せず）とを電気的に接続することが可能である。」（第７頁第２０〜２７行）
　・「図１Ａに示すように，電子デバイス装置６の貫通孔２に支持部材１０の突出部１３ａが挿入されるように，電子デバイス装置６が支持基板１１の第２主面１１ｂ上に配置されている。また，電子デバイス装置６の回路４と突出部１３ａとが電気的に接続されている。突出部１３ａが複数の電子デバイス装置６の各貫通孔に挿入されるように，電子デバイス装置６を複数積層することにより，電子デバイス装置６の多層化が可能である。」（第８頁第１９〜２４行）
　
（５）周知技術を示すために引用する，本願の出願前に頒布された刊行物である特開２００８−２２７３４８号公報（以下「引用例５」という。）には，図面とともに，次の事項が記載されている。
　・「【００１７】
　まず，本実施形態に係る半導体装置のベースとなる個片化されていないウェハ状の基板（以下，ベース基板と称する）１を準備する。ベース基板１は，例えばシリコン（Ｓｉ）やガラス等から成る基板である。また，ベース基板１はプリント基板であってもよい。
【００１８】
　次に，図１Ａ及び図１Ｂに示すように，公知の製造工程により，ベース基板１に貫通孔２，及びアルミニウムや銅等から成る貫通電極３を形成する。図１Ｂは図１ＡのＸ−Ｘ線に沿った断面図に相当するものである。なお，ベース基板１の一方の面（後に半導体チップが積層される面）上に，トランジスタやキャパシタ等の多数の素子から成るデバイス素子や配線等が形成されていても良い。
【００１９】
　貫通孔２は，レジスト層（不図示）をマスクとしてベース基板１を例えばドライエッチングすることで形成できる。貫通電極３は，例えばメッキ法によって形成できる。なお，ベース基板１がシリコン等の導体の材料から成る場合には貫通孔２の内壁にシリコン酸化膜やシリコン窒化膜等の絶縁膜を例えばＣＶＤ法で形成し，貫通電極３がベース基板１と導通しないようにする。」
　・「【００２４】
　各半導体チップ４ａ，４ｂ，４ｃは，貫通孔２及び貫通電極３と同様の貫通孔６及び貫通電極７と，貫通電極７と電気的に接続された導電端子８をほぼ同じ位置に備えている。導電端子８はハンダ等の導電材料から成り，ベース基板１と半導体チップ４ａとの電気的接続，及び各半導体チップ４ａ，４ｂ，４ｃ相互の電気的接続を介在するものである。導電端子８は，メッキ法，スクリーン印刷法，あるいはディスペンス法等で形成することができる。貫通孔６の内壁にはシリコン酸化膜やシリコン窒化膜等の絶縁膜が形成されているが，その図示を省略している。
【００２５】
　次に，図２に示すように，ベース基板１上に第１の半導体チップ４ａを重ね，上下に重なる貫通電極３と貫通電極７同士を導電端子８を介して接続するとともに，ベース基板１上に第１の半導体チップ４ａを固定する。以下，同様にして第１の半導体チップ４ａ上に第２の半導体チップ４ｂを固定し，第２の半導体チップ４ｂ上に第３の半導体チップ４ｃを固定する。こうして，貫通電極３と電気的に接続された複数の半導体チップ（４ａ，４ｂ，４ｃ）から成る積層構造が得られる。なお，各半導体チップを固定する際にはハンダや樹脂等から成る接着層を用いるとよい。」
　
（６）周知技術を示すために引用する，本願の出願前に頒布された刊行物である特開２００７−１２８４８号公報（以下「引用例６」という。）には，図面とともに，次の事項が記載されている。
　・「【００１２】
　本発明によれば，インターポーザチップの第２の面側にインターフェースチップを後付け可能であることから，異なる仕様の製品を簡単に作り分けることが可能となる。すなわち，インターフェースチップが搭載されていない状態の半導体記憶装置を多数ストックしておき，顧客の要望に応じて，適切なインターフェースチップを後から搭載すればよいことから，ベアチップ状態のコアチップを多量にストックしておく必要がなくなる。このため，製品の信頼性低下を抑制しつつ，顧客のニーズに応じた機動的な生産を行うことが可能となる。」
　・「【００２０】
　図１に示すように，本実施形態による半導体記憶装置１００は，インターポーザチップ１１０と，インターポーザチップ１１０のコア搭載面１１０ａ（第１の面）側に搭載された複数（本例では４個）のコアチップ１３１〜１３４とを備えており，インターポーザチップ１１０のコア搭載面１１０ａ側に搭載されたコアチップ１３１〜１３４は，封止樹脂１９１によってモールドされている。
【００２１】
　インターポーザチップ１１０のコア搭載面１１０ａには，第１の内部電極１４１が形成されており，インターポーザチップ１１０の実装面１１０ｂ（第２の面）には，第２の内部電極１４２及び第３の内部電極１４３が形成されている。インターポーザチップ１１０を実装面１１０ｂ側から見た略平面図である図２に示すように，第２の内部電極１４２はインターポーザチップ１１０の中央部に配置されており，第３の内部電極１４３は第２の内部電極１４２を取り囲むように，インターポーザチップ１１０の周縁部に配置されている。第２の内部電極１４２の電極ピッチＰ２は，第３の内部電極１４３の電極ピッチＰ３よりも狭く，本実施形態では，図１に示すように，第１の内部電極１４１の電極ピッチＰ１とほぼ一致している。
【００２２】
　また，インターポーザチップ１１０は，シリコン（Ｓｉ）からなる半導体基板１１１と，半導体基板１１１の両表面に形成された再配線層１１２，１１３によって構成されている。半導体基板１１１には，第１の内部電極１４１と第２の内部電極１４２とを接続する第１の貫通電極１５１と，第１の内部電極１４１と第３の内部電極１４３とを接続する第２の貫通電極１５２が設けられている。本実施形態では，再配線層１１２によって，平面的な位置が異なる第２の貫通電極１５２の端部と第１の内部電極１４１との接続が行われている。また，第２の内部電極１４２と第３の内部電極１４３との接続は，再配線層１１３によって行われている。」
　
２．対比・判断
　本願発明と引用発明とを対比する。
　引用発明の「ＬＳＩチップ」，「埋込配線」，「開口部」，「半導体装置」は，それぞれ本願発明の「基板」，「貫通電極」，「貫通孔」，「電子デバイス」に相当する。
　引用発明において，ＬＳＩチップが内部に回路素子を有していることは明らかで，また，該回路素子が埋込配線と電気的に接続されていることも明らかである。
　したがって，本願発明と引用発明は，本願発明の表記にできるだけしたがえば，
　「積層された複数枚の基板を含む電子デバイスであって，前記複数枚の基板は，板面を重ね合わせて積層され，１以上の貫通電極を含んでおり，前記貫通電極は，積層された前記複数枚の基板に連続して穿孔された貫通孔内に形成され，前記基板の少なくとも１つは，内部に回路素子を有しており，前記回路素子は，前記基板の内部で前記貫通電極と電気的に接続されており，前記回路素子の接続された前記貫通電極は，少なくとも一端が，前記積層において外側に位置する基板の板面に露出している，電子デバイス。」
の点で実質的に一致し，次の点で相違する。
［相違点１］
　本願発明の貫通電極は，貫通孔内に充填された凝固金属体でなるのに対して，引用発明の埋込配線は，めっき処理等の手段で形成される点。
［相違点２］
　本願発明では，貫通電極の両端が積層において両外側に位置する基板の板面に露出しているのに対して，引用発明は，埋込配線の一端は第２のＬＳＩチップの端面に露出するものではあるが，埋込配線の他端は第１のＬＳＩチップの端面から露出していない点。
　相違点１について検討する。溶融金属充填法により基板に貫通電極を形成することは，引用例２及び引用例３に記載されている。相違点１に係る本願発明の構成は，引用例２または引用例３を参酌することにより，当業者が容易に想到し得たことである。
　相違点２について検討する。引用発明の埋込配線は，図１４に示されるように，第１のＬＳＩチップの支持基板を貫通していないから，この支持基板の外側に他のチップ等を接続することができないものとなっている。しかし，引用例４には，積層される複数の電子デバイス装置とその支持基板を貫通する単一の部材からなる貫通電極を設けることが，引用例５には，複数の半導体チップが積層されるベース基板に貫通電極を設けることが，引用例６には，複数のコアチップが積層されるインターポーザチップに貫通電極を設けることが，それぞれ記載されており，複数のチップが積層して搭載される支持基板に貫通電極を設け，搭載面とは反対側の面に他のチップ等を容易に接続することができるようにすること（支持基板にインターポーザの機能をもたせること）は，本願の出願前に周知の技術である。引用発明において，埋込配線を延長して第１のＬＳＩチップの支持基板を貫通するように構成すること，すなわち，相違点２に係る本願発明の構成は，周知技術を参酌することにより，当業者が容易に想到し得たことである。
　以上のことから，本願発明は，引用発明，引用例２もしくは引用例３に記載された技術事項及び周知技術に基づいて，当業者が容易に発明をすることができたものである。
　
３．むすび
　以上のとおり，本願発明は，その出願前に，引用発明，引用例２もしくは引用例３に記載された技術事項及び周知技術に基づいて，当業者が容易に発明をすることができたものであって，特許法第２９条第２項の規定により特許を受けることができないものであるから，本願の他の請求項に係る発明について検討するまでもなく，本願は拒絶されるべきものである。
　したがって，結論のとおり審決する。