【事件の表示】
　特願２００６−　７５７８９「ＲＯＳドライバ回路、ＲＯＳ駆動方法及び電子写真システム」拒絶査定不服審判事件〔平成１８年１０月１２日出願公開、特開２００６−２７９９５４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１８年３月２０日（パリ条約による優先権主張２００５年（平成１７年）３月２５日　アメリカ合衆国）の出願であって、平成２１年１０月１６日付けの拒絶理由の通知に対し、平成２２年１月２０日付けで手続補正がなされたが、平成２３年３月１７日付けで拒絶査定がなされ、これに対し、平成２３年７月２１日に審判請求がなされると同時に手続補正がなされ、さらに、当審により、平成２４年１１月２日付けで拒絶理由が通知され、平成２５年２月４日付けで手続補正がなさたものである。
　
第２．本願発明について
１．本願発明
　本願の請求項に係る発明は、平成２５年２月４日付けの手続補正により補正された特許請求の範囲の請求項１ないし３に記載された事項により特定されるものであるところ、その請求項１に係る発明（以下、「本願発明」という）は、次のとおりのものである。
　
「ビデオデータクロックよりも短周期のサブピクセルクロック信号を発生させるサブピクセルクロック発生器と、
　複数のパラレルビデオデータストリームをそれぞれシリアルビデオデータビットストリームに変換し、前記サブピクセルクロック発生器から供給される前記サブピクセルクロック信号に同期してそれぞれシリアル出力する複数のパラレルシリアルコンバータと、
　前記複数のパラレルシリアルコンバータのそれぞれに接続され、外部より供給される１つのイネーブル信号によって制御されて、該イネーブル信号の論理値がローである間は、前記複数のパラレルシリアルコンバータからそれぞれ前記シリアル出力を複数の出力駆動信号として前記サブピクセルクロック信号に同期して出力し、これにより以後の処理において前記複数の出力駆動信号を個別に使用できるようにし、前記イネーブル信号の論理値がハイである間はハイの一定値を出力駆動信号として出力する複数のシリアル出力無効化回路と、
　前記パラレルシリアルコンバータから前記シリアル無効化回路を経由して前記シリアル出力が供給されたときは該シリアル出力を構成する各ビットのデータ内容に従ってその信号光出力が前記サブピクセルクロック信号の周期の時間長単位で制御される別々のＲＯＳ光源と、
　を備えるＲＯＳドライバ回路。」
　
２．刊行物
（１）刊行物１の記載事項
　平成２４年１１月２日付けの拒絶理由で引用された本願の優先権主張の日前に頒布された刊行物である特開２００３−１０３８３１号公報（以下、「刊行物１」という）には、次のア〜ウの事項が【図１】、【図３１】、【図３２】、【図３３】とともに記載されている。
ア．「【０００９】
【発明の実施の形態】図１に本発明に係るパルス変調信号生成回路の基本概念図を示す。図１において、パルス変調信号生成回路１０は高周波クロック生成部１１と変調データ生成部１２とシリアル変調信号生成部１３とから構成されている。高周波クロック生成部１１では、一般に画像形成装置で必要とする画素クロックという１ドットを表す基本的周期よりも格段に短い高速な高周波クロックＶＣＬＫを生成する。変調データ生成部１２は、図示しない画像処理ユニット等の外部から与えられた画像データに基づいて所望ビットパターン（パルスパターン）を表す変調データを生成する。シリアル変調信号生成部１３は、変調データ生成部１２から出力される変調データを入力して、それを高周波クロックＶＣＬＫに基づいてシリアルなパルスパターン列（パルス列）に変換し、パルス変調信号ＰＭとして出力する。なお、例えば外部からの変調データを直接シリアル変調信号生成部１３へ入力するようにすれば、変調データ生成部１２を省略することができる。
【００１０】本パルス変調信号生成回路１０の最大の特徴は、シリアル変調信号生成部１３に変調データを入力し、画素クロックより格段に高速な高周波クロックに基づき、変調データのビットパターンに対応するパルス列をシリアルに出力してパルス変調信号ＰＭを生成することにある。後述するように、シリアル変調信号生成部１３には例えばシフトレジスタを利用すればよい。このため、従来のパルス変調信号を生成するための複雑な構成等は必要なく、簡単な構成で高速な動作が可変なパルス変調信号生成回路を実現することができる。」
　
イ．「【００１７】図１のシリアル変調信号生成部１３は、上述のようなＬＵＴやデコーダ等で構成された変調データ生成部１２から出力される変調データを入力し、それをシリアルなパルス列に変換するものである。図９に、シリアル変調信号生成部１３の１構成例を示す。図９は、シリアル変調信号生成部１３をシフトレジスタを用いて構成したものである。図９の場合、シフトレジスタ１３１は、４個のフリップフロップ（ＦＦ）若しくはラッチ１３１０により構成されており、変調データＰ１〜Ｐ４を並列に入力（ロード）し、高周波クロックに従い、シリアルに該パルス列を出力してパルス変調信号ＰＭを得る。」
　
ウ．「【００５７】図３１に、本発明に係るパルス変調信号生成回路を適用した半導体レーザ変調装置、光学走査装置および画像形成装置の一実施例の全体構成図を示す。図３１において、２００はレーザ走査光学系で、本実施例においてはシングルビーム走査光学系を示す。２２０は画像処理ユニットで、基本的に画像処理部２２１とパルス変調信号生成部２２２に大別される。２３０は半導体レーザ２０１を駆動制御するレーザ駆動ユニットである。
【００５８】半導体レーザ２０１からのレーザ光は、コリメータレンズ２０２、シリンダーレンズ２０３を通り、ポリゴンミラー２０４によりスキャン（走査）され、ｆｏレンズ２０５、トロイダルレンズ２０６を通り、ミラー２０８で反射し、感光体２０８に入射することにより、感光体２０８上に画像（静電潜像）を形成する。各スキャンごと、レーザ光の開始位置が水平同期センサ２１１により検出され、水平同期信号として画像処理ユニット２２０の画像処理ユニット２２１へ与えられる。画像処理部２２１では、水平同期信号に同期のとれた画素クロックを生成するとともに、図示しないスキャナ等の画像入力装置で読み取られた画像を入力し、水平同期信号及び画素クロックに同期のとれた画像データを生成する。この画像データは、一般に感光体の感光特性を考慮した形で生成される。画像処理部２２１では、画像データのほかに、図１２に示したような、高解像モード信号、データ反転信号、モード選択信号、ロード信号等を生成し、これら信号群を所定のタイミングでパルス変調信号生成部２２２に転送する。パルス変調信号生成部２２２では、これまで説明したようにして、画像データから変調データを生成し、この変調データをシリアルパルス列に変換することで、画素クロックに同期したパルス変調信号ＰＭが出力される。このパルス変調信号ＰＭがレーザ駆動ユニット２３０に入力され、該レーザ駆動ユニット２３０にて、半導体レーザ２０１の光がパルス変調信号ＰＭに従って変調されることによる。
【００５９】なお、画像処理部２２１において、画像データから変調データを生成して、これをパルス変調信号生成部２２２に転送することでもよい。この場合には、パルス変調信号生成部２２２では、直接、この変調データをシリアルパルス列に変換することになる。
【００６０】また、後述のマルチビーム走査装置に適用する場合には、例えば、パルス変調信号生成部２２２を複数用意して、画像処理部２２１から転送される複数走査線分の画像データについて、それぞれ並列に処理し、複数のパルス変調信号を出力するようにすればよい。図３２にその基本概念図を示す。図３２は、図１のパルス変調信号生成回路１０をｎ走査線分（ｎは２以上の整数）用意し、そのうち、パルス変調信号生成回路１０−１のみに高周波クロック生成部１１を設け、バルス変調信号生成回路１０−１〜１０−ｎは、パルス変調信号生成回路１０−１の高周波クロック生成部１１で生成される高周波クロックを共用するものである。
【００６１】図３３にマルチビーム走査装置（マルチビーム光学系）の一実施例の構成図を示す。この実施例では、図３４に示すように、２個の発光源が間隔ｄｓ＝２５μｍでモノリシックに配列された半導体レーザアレイ３００をｎ＝２個用い、コリメートレンズ３０５の光軸Ｃを対称として副走査方向に配置される。
【００６２】図３３において、半導体レーザアレイ３０１、３０２はコリメートレンズ３０３、３０４との光軸を一致させ、主走査方向に対称に射出角度を持たせ、ポリゴンミラー３０７の反射点で射出軸が交差するようレイアウトされている。各半導体レーザアレイ３０１，３０２より射出した複数のビームはシリンダレンズ３０８を介してポリゴンミラー３０７で一括して走査され、ｆθレンズ３１０、トロイダルレンズ３１１、ミラー３１２により感光体３１３上に結像される。画像処理部２２１内のバッファメモリには各発光源ごとに１ライン分の印字データ（画像データ）が蓄えられ、ポリゴンミラー１面毎に読み出されることで、パルス変調信号生成部２２２、レーザ駆動ユニット２３０を通し、４ラインずつ同時に記録がおこなわれる。」
　
（２）刊行物１発明
　刊行物１には、【図１】のパルス変調信号生成回路の出力であるパルス変調信号ＰＭをレーザ駆動ユニット２３０に入力して、その出力の駆動信号で半導体レーザ２０１を駆動する（【図３１】を参照）シングルビーム走査光学系を用いた実施例と、それをマルチビーム走査装置に適用した実施例（【図３２】、【図３３】を参照）が記載されている。
　以下、シングルビーム走査光学系を用いた前者の実施例を、マルチビーム走査装置に適用した後者の実施例について発明を認定する。
　
ア．「一般に画像形成装置で必要とする画素クロックという１ドットを表す基本的周期よりも格段に短い高速な高周波クロックＶＣＬＫを生成する高周波クロック生成部と、」
　
　刊行物１の【０００９】には、「高周波クロック生成部１１では、一般に画像形成装置で必要とする画素クロックという１ドットを表す基本的周期よりも格段に短い高速な高周波クロックＶＣＬＫを生成する。」と記載されているから、刊行物１には、「一般に画像形成装置で必要とする画素クロックという１ドットを表す基本的周期よりも格段に短い高速な高周波クロックＶＣＬＫを生成する高周波クロック生成部と、」を備えた発明が記載されている。
　
イ．「複数の変調データを入力して、それらを高周波クロックＶＣＬＫに基づいてシリアルなパルスパターン列（パルス列）にそれぞれ変換し、複数のパルス変調信号ＰＭとしてそれぞれ出力する複数のシリアル変調信号生成部と、」
　
　刊行物１の【０００９】には、「シリアル変調信号生成部１３は、変調データ生成部１２から出力される変調データを入力して、それを高周波クロックＶＣＬＫに基づいてシリアルなパルスパターン列（パルス列）に変換し、パルス変調信号ＰＭとして出力する。」と記載されているから、刊行物１には、「変調データを入力して、それを高周波クロックＶＣＬＫに基づいてシリアルなパルスパターン列（パルス列）に変換し、パルス変調信号ＰＭとして出力するシリアル変調信号生成部」が記載されている。これをマルチビーム走査装置に適用した実施例として、「複数の変調データを入力して、それらを高周波クロックＶＣＬＫに基づいてシリアルなパルスパターン列（パルス列）にそれぞれ変換し、複数のパルス変調信号ＰＭとしてそれぞれ出力する複数のシリアル変調信号生成部と、」を備えた発明が記載されている。
　
ウ．「複数のパルス変調信号ＰＭが入力されるレーザ駆動ユニットと、該レーザ駆動ユニットにより、それぞれの光が前記複数のパルス変調信号ＰＭに従って変調される複数の半導体レーザと、」
　
　刊行物１の【００５８】には、「このパルス変調信号ＰＭがレーザ駆動ユニット２３０に入力され、該レーザ駆動ユニット２３０にて、半導体レーザ２０１の光がパルス変調信号ＰＭに従って変調される」と記載されているから、刊行物１には、「パルス変調信号ＰＭが入力されるレーザ駆動ユニット」、及び、「該レーザ駆動ユニットにより、光がパルス変調信号ＰＭに従って変調される半導体レーザ」が記載されている。刊行物１には、これらをマルチビーム走査装置に適用した実施例として、「複数のパルス変調信号ＰＭが入力されるレーザ駆動ユニットと、該レーザ駆動ユニットにより、それぞれの光が前記複数のパルス変調信号ＰＭに従って変調される複数の半導体レーザと、」を備えた発明が記載されている。
　
エ．「を備えるマルチビーム走査装置。」
　
　刊行物１には、マルチビーム走査装置に適用した実施例として、上記ア〜ウの事項を備えるマルチビーム走査装置が記載されている。
　
　以上をまとめると、刊行物１には、次の発明（以下、「刊行物１発明」という）が記載されているといえる。
　
「一般に画像形成装置で必要とする画素クロックという１ドットを表す基本的周期よりも格段に短い高速な高周波クロックＶＣＬＫを生成する高周波クロック生成部と、
　複数の変調データを入力して、それらを前記高周波クロックＶＣＬＫに基づいてシリアルなパルスパターン列（パルス列）にそれぞれ変換し、複数のパルス変調信号ＰＭとしてそれぞれ出力する複数のシリアル変調信号生成部と、
　前記複数のパルス変調信号ＰＭが入力されるレーザ駆動ユニットと、該レーザ駆動ユニットにより、それぞれの光が前記複数のパルス変調信号ＰＭに従って変調される複数の半導体レーザと、
　を備えるマルチビーム走査装置。」
　
（３）刊行物２の記載事項
　平成２４年１１月２日付けの拒絶理由で引用された本願の優先権主張の日前に頒布された刊行物である特開２００２−１９１８６号公報（以下、「刊行物２」という）には、次のアの事項が記載されている。
　
ア．「【０００１】
【発明の属する技術分野】本発明は、複数のレーザ発光源を備えた画像形成装置に関し、より詳細には、レーザ露光系の変更をすることなく、副走査方向の解像度を高密度化することが可能な画像形成装置に関する。
【０００２】
【従来の技術】従来、プリントスピードを高速化するために、複数のレーザ発光源を備え、１回の走査で複数ラインの画像を形成する画像形成装置が知られている。以下に、レーザ発光源が２つである従来の画像形成装置について説明する。
【０００３】図７は、従来例にかかる画像形成装置の画像データ処理部と露光系のハードウェア構成のブロック図である。画像データ処理部は、画像メモリ７０１、ＤＭＡＣ（Direct Memory Access Controller）７０２、ＰＷＭ（Pulse Wide Modulation）回路７０３、タイマ７０４、およびＯＲ回路７０５を備えている。
【０００４】画像メモリ７０１は、形成すべきトナー像の元となる画像データを保持している。ＤＭＡＣ７０２は、画像メモリ７０１を制御して、一主走査ライン分の画像データを画像メモリ７０１から出力させる。ＤＭＡＣ７０２は、水平同期信号を入力し、その一定時間後、すなわち、画像領域の開始位置から、画像メモリ７０１をアクセスする。ＰＷＭ回路７０３ａと７０３ｂは、画像メモリ７０１から入力した画像データに基づきパルス幅変調された信号であるＰＷＭ出力ａとＰＷＭ出力ｂを出力する。タイマ７０４は、／ＢＤＩ信号から一定時間後にＨｉｇｈレベルとなり、次の／ＢＤＩ信号によりＬｏｗレベルに戻るＬＯＮ信号を生成する。ＯＲ回路７０５ａと７０５ｂは、ＰＷＭ回路の出力であるＰＷＭ出力ａとＰＷＭ出力ｂの各々と、ＬＯＮ信号の論理和を出力する。
【０００５】一方、露光系は、レーザドライバ７０６、レーザ７０７、ＢＤ（Beam Detect）センサ７０８、ＢＤ検知回路７０９、およびＢＤ分離回路７１０を備えている。
【０００６】レーザドライバ７０６ａと７０６ｂは、ＯＲ回路７０５ａと７０５ｂの論理和出力に基づいて、レーザ７０７ａと７０７ｂのオン・オフ制御を行う。レーザ７０７ａと７０７ｂの像担持体上での露光位置は、２ビーム間距離（６００ｄｐｉの場合には、４２μｍ）よりも大きく離れている。よって、隣り合う上下２本のラインを同時に走査するため、像担持体上で所定の２ビーム間ピッチが得られるように露光位置を回転調整する。これによって、走査方向に対しても、互いにずれた位置を走査するようになる。
【０００７】ＢＤセンサ７０８は、レーザ走査光路上の端部に位置して、レーザ光を入射すると電流を発生する。レーザ７０７ａと７０７ｂが、走査方向に対して、互いにずれた位置を走査することで、ＢＤセンサ７０８では、１回の走査につき、レーザ７０７ａと７０７ｂによって２回のレーザ光を入射することになる。
【０００８】ＢＤ検知回路７０９は、入力したＢＤセンサ７０８の電流から／ＢＤＩ信号を生成する。ＢＤセンサ７０８が１回の走査につき２回のレーザ光を入射することで、／ＢＤＩ信号は、単一の信号で、レーザ７０７ａと７０７ｂの各々の水平同期信号を時系列に表現する。
【０００９】ＢＤ分離回路７１０は、時系列化された／ＢＤＩ信号を、レーザ７０７ａと７０７ｂの各々の水平同期信号に分離出力する。即ち、レーザ７０７ａに対する水平同期信号として／ＢＤＯ１信号を、レーザ７０７ｂに対する水平同期信号として／ＢＤＯ２信号を出力する。
【００１０】図８は、像担持体上を走査するレーザ走査線の模式図である。○印は第１のレーザ（図７のレーザ７０７ａ）による輝点を示し、●印は第２のレーザ（図７のレーザ７０７ｂ）による輝点を示す。６００ｄｐｉの場合には、２つのレーザの副走査間ピッチ、即ち２ビーム間距離は４２μｍ離れている。従って、一主走査、即ち／ＢＤＩ信号の１周期（以下、「１ＢＤ周期」という。）での走査線移動量（以下、「画像形成スピード」という。）は、８４μｍとなるように構成される。
【００１１】図９は、図７に関連する信号のタイミングチャートである。ＢＤセンサ７０８の出力である／ＢＤＩ信号は、第１のレーザ（図７のレーザ７０７ａ）と第２のレーザ（図７のレーザ７０７ｂ）の水平同期信号を時系列に含んでいる。この／ＢＤＩ信号は、ＢＤ分離回路７１０によって、／ＢＤＯ１信号と／ＢＤＯ２信号に分離される。／ＢＤＯ１信号と／ＢＤＯ２信号の各々の立下りエッジから、一定時間後に露光すべき画像データが、第１のレーザと第２のレーザに対して出力される。」
　
　以上の記載から、刊行物２には、次の技術事項が記載されているといえる。
　
「複数のレーザ発光源を備え、１回の走査で複数ラインの画像を形成する画像形成装置であって、画像メモリ７０１から入力した画像データに基づきパルス幅変調された信号であるＰＷＭ出力ａとＰＷＭ出力ｂを出力するＰＷＭ回路７０３ａ，７０３ｂと、ＢＤ検知回路の出力の／ＢＤＩ信号から一定時間後にＨｉｇｈレベルとなり、次の／ＢＤＩ信号によりＬｏｗレベルに戻るＬＯＮ信号を生成するタイマ７０４と、ＰＷＭ回路７０３ａ，７０３ｂの出力であるＰＷＭ出力ａとＰＷＭ出力ｂの各々と、ＬＯＮ信号の論理和を出力するＯＲ回路７０５ａと７０５ｂと、ＯＲ回路７０５ａと７０５ｂの論理和出力に基づいて、レーザ７０７ａと７０７ｂのオン・オフ制御を行うレーザドライバ７０６ａと７０６ｂとを有する画像形成装置。」
　
３．対比
　本願発明と刊行物１発明とを対比する。
　
（１）「ビデオデータクロックよりも短周期のサブピクセルクロック信号を発生させるサブピクセルクロック発生器と、」
　
　刊行物１発明の「一般に画像形成装置で必要とする画素クロック（本願発明の「ビデオデータクロック」に相当）という１ドットを表す基本的周期よりも格段に短い高速な高周波クロックＶＣＬＫ（本願発明の「サブピクセルクロック信号」に相当）を生成する高周波クロック生成部」は、本願発明の「ビデオデータクロックよりも短周期のサブピクセルクロック信号を発生させるサブピクセルクロック発生器」に相当するものである。
　したがって、本願発明と刊行物１発明とは、「ビデオデータクロックよりも短周期のサブピクセルクロック信号を発生させるサブピクセルクロック発生器と、」を備える点で一致する。
　
（２）「複数のパラレルビデオデータストリームをそれぞれシリアルビデオデータビットストリームに変換し、前記サブピクセルクロック発生器から供給される前記サブピクセルクロック信号に同期してそれぞれシリアル出力する複数のパラレルシリアルコンバータと、」
　
　刊行物１発明の「複数の変調データ（本願発明の「複数のパラレルビデオデータストリーム」に相当）を入力して、それらを前記高周波クロックＶＣＬＫ（本願発明の「サブピクセルクロック信号」に相当）に基づいてシリアルなパルスパターン列（パルス列）（本願発明の「シリアルビデオデータビットストリーム」に相当）にそれぞれ変換し、複数のパルス変調信号ＰＭとしてそれぞれ出力する複数のシリアル変調信号生成部」は、本願発明の「複数のパラレルビデオデータストリームをそれぞれシリアルビデオデータビットストリームに変換し、前記サブピクセルクロック発生器から供給される前記サブピクセルクロック信号に同期してそれぞれシリアル出力する複数のパラレルシリアルコンバータ」に相当するものである。
　したがって、本願発明と刊行物１発明とは、「複数のパラレルビデオデータストリームをそれぞれシリアルビデオデータビットストリームに変換し、前記サブピクセルクロック発生器から供給される前記サブピクセルクロック信号に同期してそれぞれシリアル出力する複数のパラレルシリアルコンバータと、」を備える点で一致する。
　
（３）「前記複数のパラレルシリアルコンバータからそれぞれ前記シリアル出力を複数の出力駆動信号として前記サブピクセルクロック信号に同期して出力し、これにより以後の処理において前記複数の出力駆動信号を個別に使用できるようにし、」
　
　刊行物１発明は、複数のシリアル変調信号生成部（本願発明の「複数のパラレルシリアルコンバータ」に相当）から、それぞれ、複数のパルス変調信号ＰＭ（本願発明の「シリアル出力」に相当）を、複数の半導体レーザを駆動するための信号（本願発明の「複数の出力駆動信号」に相当）として、高周波クロックＶＣＬＫ（本願発明の「サブピクセルクロック信号」に相当）に基づいて出力するものである。よって、複数のパルス変調信号ＰＭは、複数の半導体レーザによりそれぞれ個別に使用されるものといえる。
　したがって、本願発明と刊行物１発明とは、「前記複数のパラレルシリアルコンバータからそれぞれ前記シリアル出力を複数の出力駆動信号として前記サブピクセルクロック信号に同期して出力し、これにより以後の処理において前記複数の出力駆動信号を個別に使用できるようにし」ているものである点では共通している。
　ただし、本願発明は、「前記複数のパラレルシリアルコンバータのそれぞれに接続され、外部より供給される１つのイネーブル信号によって制御されて、該イネーブル信号の論理値がローである間は、前記複数のパラレルシリアルコンバータからそれぞれ前記シリアル出力を複数の出力駆動信号として前記サブピクセルクロック信号に同期して出力し、これにより以後の処理において前記複数の出力駆動信号を個別に使用できるようにし、前記イネーブル信号の論理値がハイである間はハイの一定値を出力駆動信号として出力する複数のシリアル出力無効化回路」を備えるのに対し、刊行物１発明は、そのようなシリアル出力無効化回路を備えない点で両者は相違する。
　
（４）「前記パラレルシリアルコンバータから前記シリアル出力が供給されたときは該シリアル出力を構成する各ビットのデータ内容に従ってその信号光出力が前記サブピクセルクロック信号の周期の時間長単位で制御される別々のＲＯＳ光源と、」
　
　刊行物１発明は、シリアル変調信号生成部から複数のパルス変調信号ＰＭが入力され（本願発明の「前記パラレルシリアルコンバータから」「前記シリアル出力が供給され」に相当）るレーザ駆動ユニットと、該レーザ駆動ユニットにより、それぞれの光が前記複数のパルス変調信号ＰＭ（本願発明の「シリアル出力を構成する各ビットのデータ内容」に相当）に従って変調される複数の半導体レーザ（本願発明の「ＲＯＳ光源」に相当）を備えている。また、変調される複数の半導体レーザは、その信号光出力が前記高周波クロックＶＣＬＫに基づいて（本願発明の「サブピクセルクロック信号の周期の時間長単位で」に相当）制御される互いに別々のものである。
　したがって、本願発明と刊行物１発明とは、シリアル出力が「前記シリアル無効化回路を経由して」供給される点を除いて、「前記パラレルシリアルコンバータから前記シリアル出力が供給されたときは該シリアル出力を構成する各ビットのデータ内容に従ってその信号光出力が前記サブピクセルクロック信号の周期の時間長単位で制御される別々のＲＯＳ光源と、」を備える点で共通している。
　
（５）「を備えるＲＯＳドライバ回路。」
　
　刊行物１発明のマルチビーム走査装置は、上述の高周波クロック生成部、シリアル変調信号生成部、半導体レーザを備える装置であり、この装置は、感光体を画像のドットに対応するシリアルパルス列でスキャンする半導体レーザを駆動（ドライブ）するもの（【０００９】、【００５７】、【００５８】）であるから、ＲＯＳ（raster output scan）ドライバといえるものである。
　したがって、本願発明と刊行物１発明とは、「ＲＯＳドライバ回路」である点で一致する。
　
　以上をまとめると、本願発明と刊行物１発明の一致点、相違点は次のとおりである。
　
［一致点］
　ビデオデータクロックよりも短周期のサブピクセルクロック信号を発生させるサブピクセルクロック発生器と、
　複数のパラレルビデオデータストリームをそれぞれシリアルビデオデータビットストリームに変換し、前記サブピクセルクロック発生器から供給される前記サブピクセルクロック信号に同期してそれぞれシリアル出力する複数のパラレルシリアルコンバータと、
　前記複数のパラレルシリアルコンバータからそれぞれ前記シリアル出力を複数の出力駆動信号として前記サブピクセルクロック信号に同期して出力し、これにより以後の処理において前記複数の出力駆動信号を個別に使用できるようにし、
　前記パラレルシリアルコンバータから前記シリアル出力が供給されたときは該シリアル出力を構成する各ビットのデータ内容に従ってその信号光出力が前記サブピクセルクロック信号の周期の時間長単位で制御される別々のＲＯＳ光源と、
　を備えるＲＯＳドライバ回路。
　
［相違点］
　本願発明は、「前記複数のパラレルシリアルコンバータのそれぞれに接続され、外部より供給される１つのイネーブル信号によって制御されて、該イネーブル信号の論理値がローである間は、前記複数のパラレルシリアルコンバータからそれぞれ前記シリアル出力を複数の出力駆動信号として前記サブピクセルクロック信号に同期して出力し、これにより以後の処理において前記複数の出力駆動信号を個別に使用できるようにし、前記イネーブル信号の論理値がハイである間はハイの一定値を出力駆動信号として出力する複数のシリアル出力無効化回路」を備え、「ＲＯＳ光源」は、「前記パラレルシリアルコンバータから前記シリアル無効化回路を経由して前記シリアル出力が供給され」るのに対し、刊行物１発明は、前記複数のパラレルシリアルコンバータからそれぞれ前記シリアル出力を複数の出力駆動信号として前記サブピクセルクロック信号に同期して出力し、これにより以後の処理において前記複数の出力駆動信号を個別に使用できるようにしているとはいえるものの、上記のような、イネーブル信号によって制御されるシリアル出力無効化回路は備えていない点。
　
４．当審の判断
　上記相違点について検討する。
　
　上述したように、刊行物２には、複数のレーザ発光源を備え、１回の走査で複数ラインの画像を形成する画像形成装置であって、画像メモリ７０１から入力した画像データに基づきパルス幅変調された信号であるＰＷＭ出力ａとＰＷＭ出力ｂを出力するＰＷＭ回路７０３ａ，７０３ｂと、ＢＤ検知回路の出力の／ＢＤＩ信号から一定時間後にＨｉｇｈレベルとなり、次の／ＢＤＩ信号によりＬｏｗレベルに戻るＬＯＮ信号を生成するタイマ７０４と、ＰＷＭ回路７０３ａ，７０３ｂの出力であるＰＷＭ出力ａとＰＷＭ出力ｂの各々と、ＬＯＮ信号の論理和を出力するＯＲ回路７０５ａと７０５ｂと、ＯＲ回路７０５ａと７０５ｂの論理和出力に基づいて、レーザ７０７ａと７０７ｂのオン・オフ制御を行うレーザドライバ７０６ａと７０６ｂとを有する画像形成装置が記載されている。
　刊行物２における「ＯＲ回路７０５ａと７０５ｂ」は、複数のＰＷＭ回路７０３ａ，７０３ｂ（本願発明の「パラレルシリアルコンバータ」に相当）のそれぞれに接続され、外部より供給される１つのＬＯＮ信号（本願発明の「イネーブル信号」に相当）によって制御されて、該ＬＯＮ信号の論理値がローである間は、前記複数のＰＷＭ回路７０３ａ，７０３ｂ（本願発明の「パラレルシリアルコンバータ」に相当）からそれぞれＰＷＭ出力ａとＰＷＭ出力ｂ（本願発明の「シリアル出力」に相当）を複数の出力信号として出力し、前記ＬＯＮ信号（本願発明の「イネーブル信号」に相当）の論理値がハイである間はハイの一定値を出力する回路といえ、この回路が出力する信号は、レーザドライバを介してレーザを駆動するための信号であるから、出力駆動信号といえる。よって、この回路は、本願発明の「シリアル出力無効化回路」に相当するものである。
　また、刊行物２において、ＬＯＮ信号の論理値をハイとしてハイの一定値を出力駆動信号として出力するのは、レーザを発光させて水平同期信号を得るためであることは当業者には明らかなことである（レーザドライバ回路におけるＬＯＮ信号がそのようなものであることは技術常識であり、例えば、特開２０００−１１１８１７号公報の【００１１】や特開平１１−１０５３３８号公報の【００１８】に記載されている）。
　刊行物１発明は、刊行物１の【図３１】の説明として【００５８】に、「各スキャンごと、レーザ光の開始位置が水平同期センサ２１１により検出され、水平同期信号として画像処理ユニット２２０の画像処理ユニット２２１へ与えられる。」と記載されているように、レーザ光をセンサにより検出して水平同期信号を得るものであるから、該水平同期信号を得るためにレーザを発光させる必要があるのは明らかである。
　したがって、刊行物１発明において、レーザを発光させて水平同期信号を得るために、刊行物２に記載されたもののような、ＬＯＮ信号によって制御されるＯＲ回路７０５ａと７０５ｂを備える構成とすること、すなわち、「前記複数のパラレルシリアルコンバータのそれぞれに接続され、外部より供給される１つのイネーブル信号によって制御されて、該イネーブル信号の論理値がローである間は、前記複数のパラレルシリアルコンバータからそれぞれ前記シリアル出力を複数の出力駆動信号として前記サブピクセルクロック信号に同期して出力し、これにより以後の処理において前記複数の出力駆動信号を個別に使用できるようにし、前記イネーブル信号の論理値がハイである間はハイの一定値を出力駆動信号として出力する複数のシリアル出力無効化回路」を備え、「ＲＯＳ光源」は、「前記パラレルシリアルコンバータから前記シリアル無効化回路を経由して前記シリアル出力が供給され」るように構成することは、当業者が容易に想到し得ることであり、その効果についても予測し得る範囲内のものである。
　
　よって、本願発明は、刊行物１に記載された発明、及び、刊行物２に記載された技術に基づいて当業者が容易に発明をすることができたものである。
　
第３．むすび
　以上のとおりであるから、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、その余の請求項について論及するまでもなく、拒絶すべきものである。
　よって、結論のとおり審決する。