(57)【要約】ディスプレイ制御に使用される、プログラム可能な「サブフィールド」タイミング発生器の制御下にある三つの周知のコンポーネントを有するプログラム可能なコントローラを開示する。これら三つの周知のコンポーネントとして位相ロックループ（ＰＬＬ）ユニット、画素パイプライン（ＰＰＬ）ユニット、埋め込みフレームバッファを含む。各コンポーネントは、フィールドシーケンシャルカラー（ＦＳＣ−ＴＦＴ）ディスプレイはもとより、非ＦＳＣ−ＴＦＴディスプレイ装置をもサポートするように実装されている。プログラム可能なコントローラは、また、ＦＳＣ−ＴＦＴディスプレイに固有の新規なコンポーネントを幾つか備えている。これら新規なコンポーネントとしては、ＬＥＤ制御（又は、使用されるカラー光源）を制御する色光シーケンサや、異なるディスプレイパネル間の極めて広い多様性に順応させるプログラム可能なソースドライバ／ゲートドライバ制御部を含む。
2003021566.tif 000002
【特許請求の範囲】
【請求項１】
外部から供給されるＴＦＴ表示データを記憶するように動作するフレームバッファと、
タイミングコントローラと、
該タイミングコントローラによって発生される信号に応答して、ＴＦＴ表示データを取り込んで所望の表示フォーマットに変換するように動作する画素パイプライン（ＰＰＬ）と、
前記タイミングコントローラによって発生される信号に応答して、ＴＦＴディスプレイの表示を制御するように動作するソース／ゲートドライバ制御部とが、一つのダイに集積されていることを特徴とするＴＦＴディスプレイ装置用コントローラ。
【請求項２】
前記タイミングコントローラによって発生される信号に応答して、前記ＰＰＬがソース／ゲートドライバ制御部に前記ＴＦＴ表示データとは無関係な固定データを出力する、請求項１に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項３】
前記タイミングコントローラは、前記ＰＰＬからの変換されたフォーマットの前記ＴＦＴ表示データの出力と前記固定データの出力とを一定の周期且つ一定の時間比率で切り替えることを特徴とする請求項２に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項４】
前記固定データにより黒表示することを特徴とする請求項３に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項５】
前記変換されたＴＦＴ表示データをＴＦＴディスプレイに表示するための周波数を決定する手段を更に有し、
該周波数を決定する手段が、プログラム可能な位相ロックループを含むことを特徴とする請求項３に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項６】
前記ＰＰＬは、前記タイミングコントローラによりＦＳＣ−ＴＦＴディスプレイ用と非ＦＳＣ−ＴＦＴディスプレイ用とに切り替え可能であることを特徴とする請求項１に記載のＴＦＴディスプレイ用コントローラ。
【請求項７】
前記一定の周期且つ一定の時間比率がプログラム可能であることを特徴とする請求項３に記載のＴＦＴディスプレイ用コントローラ。
【請求項８】
複数の電力管理モードに対応した電力管理制御レジスタを更に含み、
前記ＴＦＴ表示データの出力と前記固定データの出力とを、各電力管理モード毎に独立した一定の周期且つ一定の時間比率で切り替えることを特徴とする請求項３に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項９】
ＴＦＴ表示データを記憶するように動作するフレームバッファと、
プログラム可能なタイミングコントローラと、
プログラム可能なタイミングコントローラによって発生される信号に応答して、ＴＦＴ表示データを取り込んで所望のＴＦＴディスプレイ表示フォーマットに変換するように動作するプログラム可能な画素パイプライン（ＰＰＬ）と、
プログラム可能なタイミングコントローラによって発生される信号に応答して、ＴＦＴディスプレイのバックライトを制御するように動作するプログラム可能色光シーケンサと、
プログラム可能なタイミングコントローラによって発生される信号に応答して、ＰＰＬによって変換されたＴＦＴ表示データの、フィールドシーケンシャルカラーディスプレイ及び非フィールドシーケンシャルカラーディスプレイを含む群から選択された所望のＴＦＴディスプレイの表示を制御するように動作する、プログラム可能ＴＦＴディスプレイのソース／ゲートドライバ制御部と有するＴＦＴディスプレイ装置用コントローラ。
【請求項１０】
フレームバッファと、ＰＰＬと、色光シーケンサと、プログラム可能ソース／ゲートドライバ制御部とプログラム可能なタイミングコントローラとが、一つのダイ上に集積されていることを特徴とする請求項９に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項１１】
記憶されたデータに応じて、ＰＰＬによって変換されたＴＦＴ表示データの表示のための周波数を決定するためのプログラム可能位相ロックループを更に備えたことを特徴とする請求項９に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項１２】
前記ＰＰＬが複数のパラレル画素パイプを有することを特徴とする請求項９に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項１３】
前記ＰＰＬが白黒固定色データレジスタを含むことを特徴とする請求項１２に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項１４】
前記ＰＰＬが、ディスプレイラスター設定（ＤＲＳ）レジスタを有するパス選択ロジックを含み、ＤＲＳに記憶されたデータが所望のＴＦＴ表示フォーマットを決定するようになっていることを特徴とする請求項１３に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項１５】
電力管理制御（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  Ｃｏｎｔｒｏｌ−ＰＭＣ）レジスタを更に備え、ＰＬＬがＰＰＬのデータパスを制御してＰＰＬの電力消費を管理させるように、ＰＭＣに記載されたデータがＰＬＬに対応する出力周波数を決定することを特徴とする請求項９に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項１６】
プログラム可能なタイミングコントローラが、ＰＰＬ及びバックライト用のフィールド及びサブフィールドタイミング信号を発生するように動作するフィールド制御部及びサブフィールド制御部を含むことを特徴とする請求項９に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項１７】
ＴＦＴ表示データを記憶する手段と、
電力管理制御データを記憶する手段と、
タイミング制御信号を発生する手段と、
タイミング制御信号に応答して、ＴＦＴ表示データを取り込んで所望のＴＦＴ表示フォーマットに変換する手段と、
タイミング制御信号に応答して、ＴＦＴディスプレイバックライトを制御する手段と、
タイミングコントローラ信号に応答して、変換されたＴＦＴ表示データのフィールドシーケンシャルカラーディスプレイ及び非フィールドシーケンシャルカラーディスプレイを含む群から選択された所望のＴＦＴディスプレイの表示を制御する手段と、
前記電力管理制御データを記憶する手段に記憶されたデータに応答して、変換されたＴＦＴ表示データをＴＦＴディスプレイに表示するための周波数を決定する手段とを有し、
前記ＴＦＴ表示データ記憶手段と、前記タイミング制御信号発生手段と、前記ＴＦＴ表示データを取り込んで所望のＴＦＴ表示フォーマットに変換する手段とが、一つのダイに集積されていることを特徴とするＴＦＴディスプレイ装置用コントローラ。
【請求項１８】
前記ＴＦＴ表示データを取り込んで所望のＴＦＴ表示フォーマットに変換する手段が、プログラム可能な画素パイプラインを含み、
該プログラム可能な画素パイプラインが白黒固定データレジスタを含むことを特徴とする請求項１７に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項１９】
前記変換されたＴＦＴ表示データをＴＦＴディスプレイに表示するための周波数を決定する手段が、プログラム可能な位相ロックループを含むことを特徴とする請求項１７に記載のＴＦＴディスプレイ装置用コントローラ。
【発明の詳細な説明】
【技術分野】
本発明は、一般に、ＴＦＴディスプレイ装置用コントローラに関する。
従来技術の説明
新規で高性能のＴＦＴ技術が評価されつつある。この新規な技術はフィールドシーケンシャルカラーＴＦＴ（ＦＳＣ−ＴＦＴ）液晶ディスプレイと呼ばれる。ＦＳＣ−ＴＦＴディスプレイ装置は画素ごとに大きな開口を有する。これにより、より良好な視野角が得られ、また、バックライトの良好な透過率が得られる。
従来の一般的なＴＦＴ液晶ディスプレイのカラー化にはカラーフィルタを使用した方式が用いられており、これをカラーフィルタＴＦＴディスプレイと呼ぶ。カラーフィルタＴＦＴディスプレイシステムのカラー化方式とＦＳＣ−ＴＦＴディスプレイシステムのカラー化方式の違いは、赤、緑、青の３原色から全範囲の色を作るやり方の違いにある。両タイプのシステムにあっては、原色成分の輝度（グレイスケールレベルと呼ばれる）は、ゼロ（０）と上限（通常は２５５）との間の量子化勾配曲線で表される。異なる３原色の異なる勾配を混合することにより、実質的に所望の色を作ることができる。例えば、ピンクは、上限に近い赤及び上限に近い青とそしてある程度の緑を組み合わせた混合色である。緑が上限に近づくと、ピンクは白色に近づく。
カラーフィルタＴＦＴディスプレイにあっては、三つの色成分の全てが小さなエリア中で互いに非常に近接して賦活される。この小さなエリアは画素と呼ばれ、この三つの色成分はサブ画素と呼ばれる。このエリアは非常に小さいので、人間の目は、三つの別個のサブ画素により占められるエリアを全体的に一つの画素として認識してしまい、ユーザが三つの別個の原色を認識することはなく、３色の組合せである一つの色を認識することになる。画素は、フレームと呼ばれる２次元マトリクスに配列される。各画素が３０分の１秒毎に再描画される場合、そのディスプレイは１秒あたり３０フレーム（ＦＰＳ）でリフレッシュしていると言われる。各画素と各サブ画素はそれぞれ３０Ｈｚでリフレッシュされる。図１は、カラーフィルタＴＦＴディスプレイシステムのフレームの一例を示している。
ＦＳＣ−ＴＦＴディスプレイシステムにあっては、三つの色成分は高速反復シーケンスで１度に１色ずつ、どれも同一の画素位置で賦活されるので、人間の目は三つの色成分を重畳して認識する。それぞれの色成分が時分割で画素エリアを占有するので、カラーフィルタＴＦＴディスプレイシステムのようにサブ画素という概念は存在しない。カラーフィルタＴＦＴディスプレイシステムの場合と同様に、ＦＳＣ−ＴＦＴディスプレイシステムにおける画素も、フレームと呼ばれる２次元マトリクスに配列される。また、カラーフィルタＴＦＴシステムと同様に、各画素が３０分の１秒ごとに賦活される場合は、このディスプレイは１秒あたり３０フレーム（ＦＰＳ）でリフレッシュされると言える。
しかし、ＦＳＣ−ＴＦＴディスプレイシステムはサブ画素という概念が無いので、画素の個々の色成分に対する別な概念が必要となる。ＦＳＣ−ＴＦＴディスプレイシステムでは、各色成分は１フレームを時間的に分割したフィールド（すなわち、サブフレーム）と関連している。一つのフレーム中には、時分割で三つの異なる色成分が存在するので、三つの異なる色フィールドが各色毎に少なくとも一つずつ存在する。色フィールドはカラーフィルタＴＦＴディスプレイシステムのサブ画素に相当する。赤色フィールド期間には全部の画素が赤色成分でリフレッシュされ、縁色フィールド期間には全部の画素が緑色成分でリフレッシュされ、青色フィールド期間には全部の画素が青色成分でリフレッシュされる。ＦＳＣ−ＴＦＴディスプレイシステムが３０ＦＰＳのリフレッシュレートでスクリーン（画面）をリフレッシュするには、各フィールドで９０分の１秒のリフレッシュ期間を要することになる。例えば一つのフレームあたり四つの色フィールドを割り当てる場合には、赤色フィールド、緑色フィールド、青色フィールド、次いで、更に緑色フィールドの計四つのフィールドを利用して、フレームがリフレッシュされる。これは、人間の目が縁色に高感度だからであり、設計によってはこの感度を利用して、歯切れの良い表示ができる。このような場合、３０ＦＰＳのリフレッシュレートでは、一つのフィールド毎に１２０分の１秒のリフレッシュ期間を要することになる。図２は３フィールドＦＳＣフレームを例示しており、図３は４フィールドＦＳＣフレームを例示している。全ての画素の同一色成分（すなわち、サブ画素からなる各フィールド）がカラーフィールド又はカラー平面として同時に表示される。
フレーム、画素、フィールドに関する前述の情報を念頭において、サブフィールドの概念をより分り易く説明する。１フレーム期間が３以上のフィールドから構成され得るのと同様に、１フィールド期間は複数のサブフィールド期間から構成され得る。図４を参照しながらＴＦＴアクティブマトリクスディスプレイ技術を検討することにより、サブフィールドを最も良く理解できる。マトリクスは、カラムとラインのグリッドであって、その各交点に一つの画素が割り当てられ、各画素に少なくとも一つのトランジスターが存在する。
カラムは、ソースドライバと呼ばれるデバイスからのカラム電圧で駆動される。ソースドライバは、画素の表示データに応じた電圧をカラムに印加する。ラインは、ゲートドライバと呼ばれるデバイスからのゲート電圧で駆動される。各カラム線には常に或る程度の電圧が印可されているが、ライン線にはゲート電圧がパルス形式で１度に１ラインだけに印加される。ゲートドライバのライン線へのパルスは、そのラインに接続されている全てのトランジスタのゲートに電圧を印可する。これらのトランジスタの各々はオン状態になり、ソースドライバから各カラムを経由して各画素の液晶（ＬＣ）コンデンサが充電される。一つのカラムごとに画素の表示データに応じた電圧がそれぞれ独立に印加されるので、各ＬＣコンデンサは、夫々の画素に応じた電圧レベルまで充電される。
図４Ｂを参照して、各画素は液晶（ＣＬＣは液晶コンデンサのキャパシタンス）、ＴＦＴトランジスタと補助容量コンデンサＣａとを含み、各画素エリアの液晶は、電圧ＶＬＣによって通過する光の量を画素ごとに独立に制御される。ライン線はトランジスタのゲートに接続されており、ゲートドライバよりゲート電圧がそのライン線に印加されると、ＴＦＴトランジスタはゲートオン状態となる。図４Ｂの画素内の液晶に印加される電圧ＶＬＣとカラム線の電圧ＶＣＯＬＵＭＮとの間に差がある場合、即ちＶＤＳが０Ｖ以外の場合には電圧ＶＬＣがカラム線の電圧ＶＣＯＬＵＭＮと同一になるようにＴＦＴトランジスタに電流が流れる。（この電流を図４ではＩＤで示し、矢印は電流の流れ方向を示す）。電流が流れ込むと、ＬＣコンデンサにかかる電圧ＶＬＣは上昇し、ＴＦＴトランジスタの電圧が低下するが、液晶の透過率は、ＶＬＣによって決まる。例えばノーマリーブラックの液晶では、ＶＬＣが大きいほど、より大量の光が液晶を通過することができる。ゲートオフの後、ＴＦＴトランジスタの電流が再び遮断されると、漏れ電流等によりＶＬＣが下がり始める。この下落が進むにつれて、光が液晶を通過し難くなる。最終的に、光は液晶を全く通過しなくなり、ディスプレイスクリーンは黒になる。カラーフィルタＴＦＴディスプレイシステムでは、各画素ごとに三つのサブ画素が存在し、各サブ画素はそれぞれ赤、縁、青のカラーフィルタと組み合わせられているので、一つのフレーム毎に１回だけトランジスタがゲートオンされる。光源は白色光である。図１に示すカラーフィルタＴＦＴディスプレイのＴＦＴフレームの例を再度見てみると、ディスプレイ全体のカバーするストライプ状のフィルタが非常に効果的であることが分かる。これに対して、ＦＳＣ−ＴＦＴディスプレイシステムでは、サブ画素の概念が存在していないので、一つのフレーム期間中に少なくとも三つの色フィールド期間が存在し、一つの色フィールド期間毎に少なくとも１回トランジスタがゲートオンされる。
ＴＦＴディスプレイに関する上述の説明から、ＬＣコンデンサの電圧ＶＬＣが非常に重要であることは明らかである。この電圧ＶＬＣは、液晶を通過する光の量を制御し、この光の量が色の輝度を決定する。例えば、白色を得るのに、三つの異なる色成分の各々について可能な最大量の光が通過できるようにされなければならない。一般的なＴＦＴのスイッチ性能は完全ではなく、ＴＦＴトランジスタがゲートオフしている場合でも、コンデンサの電圧を所望のレベルで一定に保持できない。図５（問題点を明瞭に示すために誇張されている）は、この電流が或る期間にわたってＬＣコンデンサの電圧（ＶＬＣ）にどのように作用するかを示す。
例えば白色を得るために最大量の光を通した場合、ＴＦＴトランジスタがゲートオフ状態になってから（すなわち、コンデンサを充電するのを止めてから）間もなく、白色が灰色にフェードし始め、やがて黒色になる。コンデンサを充電する期間と、コンデンサが放電する期間との比は、図示のとおりに高い。ディスプレイがＮ本のライン（すなわち、Ｎラインの画素）を有する場合、この比は１：Ｎである。その結果、波形を変えるのが望ましい。
しかし、波形は一つの色フィールド期間を表している。そのため、この波形を修正するには、サブフィールドの概念をここに導入しなければならない。図６（問題点を明瞭に示すために、ここでも、誇張されている）に示すように、色フィールド期間中に電流が何度もコンデンサに流入することができれば、コンデンサを再充電できる、色フィールド期間にわたってＶＬＣでの振幅の範囲を減じることができる。カラーフィルタＴＦＴディスプレイシステムがこの技術を利用していなくても、この技術はＦＳＣ−ＴＦＴディスプレイシステムに適用できるのと同程度に容易に、カラーフィルタＴＦＴディスプレイシステムにも適用することができる。目下この概念を利用しているのはＦＳＣ−ＴＦＴシステムであるため、本明細書の以下の説明はＦＳＣ−ＴＦＴ技術に主眼を置く、その全ての事項を非ＦＳＣ−ＴＦＴ技術つまりカラーフィルタＴＦＴディスプレイシステムにも容易に適用できると理解すべきである。
本発明の主なる目的は、ＴＦＴディスプレイ装置の消費電力を低減することにある。
本発明の更なる目的は、ＴＦＴディスプレイ装置の動画表示性能を向上させることにある。
かかる技術的課題は、本発明によれば、図３３を参照して、
外部から供給されるＴＦＴ表示データを記憶するように動作するフレームバッファと、
タイミングコントローラと、
該タイミングコントローラによって発生される信号に応答して、ＴＦＴ表示データを取り込んで所望の表示フォーマットに変換するように動作する画素パイプライン（ＰＰＬ）と、
前記タイミングコントローラによって発生される信号に応答して、ＴＦＴディスプレイの表示を制御するように動作するソース／ゲートドライバ制御部とが、一つのダイに集積されていることを特徴とするＴＦＴディスプレイ装置用コントローラを提供することにより達成される。すなわち、フレームバッファと、タイミングコントローラなどを一つのチップに集積することにより、消費電力を大幅に低減することが可能になる。
本発明の好ましい実施の形態では、前記タイミングコントローラによって発生される信号に応答して、前記ＰＰＬがソース／ゲートドライバ制御部に前記ＴＦＴ表示データとは無関係な固定データを出力するのがよく、具体的には、前記ＰＰＬからの変換されたフォーマットの前記ＴＦＴ表示データの出力と前記固定データの出力とを一定の周期且つ一定の時間比率で切り替える。これにより、後に詳しく説明するように、消費電力を低下させながら動画表示性能を向上することができる。
本発明は、先に説明したように、ＦＳＣ−ＴＦＴディスプレイ装置に制限されることなく、非ＦＳＣ−ＴＦＴディスプレイ装置つまりカラーフィルタＴＦＴディスプレイ装置に対しても適用可能であり、このような形式の異なるディスプレイ装置に対する汎用性を確保するために、ＴＦＴディスプレイ装置用コントローラは、ＦＳＣ−ＴＦＴディスプレイ用と非ＦＳＣ−ＴＦＴディスプレイ用とに切り替え可能であるのが好ましい。
また、本発明の実施の形態では、サブフィールドのタイミング制御を利用して、フィールド期間にわたって周期的なインターバルで、より小量の電流をコンデンサに注入することにより、ＬＣコンデンサにかかる電圧を可能な限り一定に近づけるように保持される。これにより、歯切れのよい画像（フィールドの期間にわたって、フリッカが少なく、或いは、色変化が小さい）を提供できるだけでなく、消費電力も少ない。後に説明するが、サブフィールド制御を伴うＦＳＣ−ＴＦＴディスプレイシステムがカラーフィルタＴＦＴディスプレイシステムよりも望ましいのには、他にも多くの理由がある。ＦＳＣ技術とサブフィールドタイミングとに固有の問題点を、ＦＳＣ−ＴＦＴディスプレイのプログラム可能な制御がどのように解決しているかを、前述の観点から説明する。
図７は、一つの色フィールド期間が複数期間へと細分されているのを例示した線図である。この複数期間としては、黒、白、カラー、カラー保持がある。グラフの横軸は一つの色フィールド期間に含まれる期間を表す。図７では、カラム電圧ＶＣＯＬＵＭＮ、ゲート電圧、ＬＣコンデンサの電圧ＶＬＣが示してある。カラム電圧は、実際には、一つのラインごとに異なる値に変化しているが、ＬＣコンデンサの電圧にとっては、そのＴＦＴトランジスタに対するゲートがオン状態になるのが何時であるかということしか問題にならない。この図７から分かるように、ＬＣコンデンサの電圧は、ＴＦＴがオンになると急激に増大し、ＴＦＴがオフになるとゆっくりと減少する。期間に関するこれら二つの電圧の関係は、本件明細書で述べる諸問題点を理解するうえで重要である。
引続き図７を参照して、フィールドの四つの異なる期間を以下に簡単に説明する。黒色期間については、定期的に画面を黒く表示することにより、ＦＳＣ−ＴＦＴディスプレイだけでなく、カラーフィルタＴＦＴディスプレイでも動画表示性能が顕著に改善されることが知られている。白色期間に関しては、黒色期間の後、カラー状態まで画素を駆動するために、ＴＦＴの最大電圧或いは最小電圧域へのバーストが必要となる場合もある。この期間は必ずしも必須ではないが、より上質のディスプレイ品質を作る。カラー期間に関しては、ＬＣコンデンサの電圧を一定に保つために、複数回のＬＣコンデンサ充電サイクルが要求される。また、１サブフィールド期間が短くなることは、画面走査の開始位置及び終了位置の時間差を少なくし、特にＦＳＣ−ＴＦＴで均一な画面表示を得られる。カラー期間のカラム電圧波形は、表示データに変更がない限り、１フィールド内において、サブフィールド期間毎に反復的に繰り返し同じ波形となる。カラー保持期間に関しては、必ずしも必須ではないが、ソースドライバ及びゲートドライバの動作を停止させることにより、消費電力を低減することができる。
サブフィールドにおける黒サブフィールド、カラーサブフィールドなどの組み合わせやタイミングは、表面上は、比較的シンプルに思えるかも知れないが、これらの組み合わせ及びタイミングは、ディスプレイ制御の全体的タイミングに大きな影響を与える多様な互いに異なるパラメータについて考察すれば、そうとは言えない。このような組み合わせやタイミングに関する特性に影響するこのようなパラメータの幾つかを、以下に説明する。
画素の寸法に関しては、通常は、画素面積が大きい程、ＬＣコンデンサの容量も大きくなる。コンデンサの容量が大きい程、コンデンサに同一電圧を充電するには大きな電流が要求される。市場には様々な液晶ディスプレイが存在しており、その結果、市場のＬＣコンデンサの容量も様々である。
ディスプレイの寸法（画素数）に関しては、１６０×１６０を下回る画素数から１２８０×２８０を上回る画素数のディスプレイが市販されている。これらディスプレイのフレーム周期は、通常は、６０Ｈｚと８０Ｈｚの間のいずれかである。処理される画素数が様々であるので、サブフィールドの周期を算出すると、広範なクロックレートが扱わなければならないことが分かる。
液晶の応答期間については、どのくらいの速さで液晶が印加電圧に反応するか、或いは、印加電圧が除去された後で、どのくらいの速さで液晶が緩和するかによって、どのようにして電圧を印加するかが決まる。
上記に鑑みて、どの二つの異なるディスプレイシステムも同じサブフィールドタイミングを有する可能性は非常に小さいことがわかる。これが問題となるのは、各ディスプレイシステムが固有のタイミングコントローラを必要とすることによる。コントローラのコストダウンを継続して実施するのにエレクトロニクスの大量生産を利用できないことから、このようなディスプレイシステムは、高価になる。１種類のディスプレイにおいても応用製品毎に、互いに別のコントローラを必要とすることがある。
したがって、コストを最小限に抑え、広範なディスプレイシステムに順応することを目的として、異なる応用製品に適合するようにプログラムされた、各々が異なるサブフィールドタイミングを有するプログラム可能なタイミングコントローラを手にするのが望まれる。
本発明の実施の形態は、新規な「サブフィールド」タイミング発生器の制御の下でディスプレイ制御に使用される三つの周知のコンポーネントを有するコントローラに関連している。このコントローラの汎用性を確保するのであれば、このコントローラはプログラム可能であることが好ましい。ここに記載する三つの周知のコンポーネントは、以下の通りである。
１）位相ロックループ（ＰＬＬ）ユニット：
上述の非常に広い範囲のサブ画素クロックレートを考慮すると、必要なサブクロックレートをカバーするのに十分なだけフレキシブルなプログラム可能なサブ画素タイミングコントローラを作る唯一の方法は、プログラム可能なＰＬＬを使用することである。
２）画素パイプライン（ＰＰＬ）ユニット：
データは、一連の画素にシリアル化され（各画素は１，２，４，８，１６，２４又は３２ビット幅であってよい）、フレーム全体が処理されるまで、画素毎、ライン毎、及びサブフィールド毎に、ディスプレイ画素にクロックアウトされる。これは、ＰＰＬの仕事である。ＰＰＬに影響されないコンポーネントには、カラールックアップテーブル（Ｃｏｌｏｒ  Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ−ＣＬＵＴ）、色属性制御（Ｃｏｌｏｒ  Ａｔｔｒｉｂｕｔｅ  Ｃｏｎｔｒｏｌｓ−ＣＡＣ）、ビットオーダリング（ビットの順序づけ）等である。ＦＳＣ−ＴＦＴディスプレイに特有のＰＰＬの一つの特徴は、各出力クロックで複数の画素をソースドライバに出力する必要があることである。
３）埋込フレームバッファ：
６０フレーム／秒、３２０ｘ２４０の２４ビット色（ｔｒｕｅ  ｃｏｌｏｒ）（３バイト／画素）の５サブフィールド中３フィールド毎のＦＳＣディスプレイは、ディスプレイをリフレッシュするのに２４０メガバイト／秒のデータ速度が要求されることを示している。ディスプレイがインタラクティブ（対話式）であるならば（ユーザが常にディスプレイのデータ内容を変更している）、メモリに要求される全体のデータ速度は、３００メガバイト／秒をすぐに越えるだろう。この問題を解決して、しかもコスト及び消費電力を低く抑えるための一つの方法は、画素パイプライン（ＰＰＬ）が占める同一のダイにメモリを集積することである。
これらは周知且つよく理解されたコンポーネントであるが、夫々、ＦＳＣのフィールド及びサブフィールドの考え方を支持するために、本発明の幾つかの実施例で個性的に表現されている。本発明の好ましい実施例のコントローラはプログラム可能であり、これらの実施例は、ＦＳＣ−ＴＦＴディスプレイに特有の幾つかの新しいコンポーネントをも含む。これらの新しいコンポーネントには以下のものがある。
１）カラーシーケンサは、ＬＥＤ制御部（使用される色光源で有れば種類を問わない）を制御するために使用される。カラーフィールドは、既に議論したように、繰り返しシーケンス中、一度に一つずつ表示されるので、各フィールドのためのＬＥＤ（又は光源）は、フィールドデータがソースドライバに与えられたときと一致するように照明される。一つの実施例では、各光源の強度を制御されるためにもこのコンポーネントを使用することができる。
２）プログラム可能なソース／ゲートドライバ制御部（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｓｏｕｒｃｅ  ａｎｄ  Ｇａｔｅ  Ｄｒｉｖｅｒ）は、異なるディスプレイパネル間の非常に広い多様性に順応するために使用される。
【図面の簡単な説明】
添付の図面に関連して考察すれば、以下の詳細な説明を参照しながら本発明を理解することで、本発明の他の局面、特徴並びに利点が容易に分かるであろう。
図１は、非ＦＳＣフレームの一例を示す図である。
図２は、例示として３フィールドＦＳＣフレームを示す図である。
図３は、例示として４フィールドＦＳＣフレームを示す図である。
図４は、アクティブマトリクスＴＦＴディスプレイのアクティブ素子部を示す図である。
図５は、図４に示すアクティブマトリクスＴＦＴディスプレイのアクティブ素子部内の液晶（ＬＣ）コンデンサにかかる電圧に電流がどのように影響するかを示すタイミング波形図である。
図６は、フィールド期間に何度も電流がコンデンサに流入できるようにすることにより、図４に示すアクティブマトリクスＴＦＴディスプレイのアクティブ素子部内の液晶（ＬＣ）コンデンサにかかる電圧を示すタイミング波形図である。
図７は、色フィールド期間が複数期間へと細分されているのを示す線図である。
図８は、ＴＦＴ−ＬＣＤディスプレイのプログラム可能なサブシステムの具体例を示す概略ブロック図である。
図９は、タイミングコントローラ、画素パイプライン、埋込みフレームバッファメモリ、色光シーケンサ、プログラム可能なソース及びゲートドライバ制御部を有するプログラム可能な集積ＦＳＣ−ＴＦＴ−ＬＣＤコントローラの一例を示す概略ブロック図である。
図１０は、図９に示す画素パイプラインの詳細ブロック図である。
図１１は、図１０に示す画素パイプラインのＯＵＴ  ＭＵＸ／ＰＡＴＨ  ＳＥＬ論理部の詳細ブロック図である。
図１２は、図９に示す位相ロックループ（ＰＬＬ）の概略ブロック図である。
図１３は、図９のプログラム可能な集積ＦＳＣ−ＴＦＴ  ＬＣＤコントローラがＦＳＣ通常稼働（ＮｏｒｍａｌＲｕｎ）モードにあるときの二つのシーケンス順を示すフレームタイミング図である。
図１４は、図９に示すプログラム可能な集積ＦＳＣ−ＴＦＴ  ＬＣＤコントローラに関連した特定のフィールド計数レジスタが一つの黒色サブフィールド、二つの白色サブフィールド、四つのカラーサブフィールド、及び、一つの保持サブフィールドを生成するのにどのようにプログラムされたかを示すフィールドタイミング図である。
図１５は、ＦＳＣ−ＴＦＴ  ＬＣＤディスプレイ用のバックライトを生成するために、赤色光源、緑色光源、青色光源を逐次制御することを示す波形タイミング図である。
図１６は、図９に示すプログラム可能な集積ＦＳＣ−ＴＦＴ  ＬＣＤコントローラのためのバックライト制御技術を示す波形タイミング図である。
図１７は、図９に示すプログラム可能な集積ＦＳＣ−ＴＦＴ  ＬＣＤコントローラのためのスタンバイタイミング技術を示す波形タイミング図である。
図１８は、ガンマ電圧、ゲートドライバ、ディスプレイパネルを含むソースドライバに関連した、図９に示すプログラム可能な集積ＦＳＣ−ＴＦＴ  ＬＣＤコントローラを利用したディスプレイシステムを示す概略ブロック図である。
図１９は、（典型的な非ＦＳＣ−ＴＦＴ  ＬＣＤに関する）２つのフレーム、又は、２つのサブフレーム（典型的なＦＳＣ−ＴＦＴ  ＬＣＤについて）期間にわたるＬＣＤ出力（ソース及びゲート入力）のタイミング信号の全てを示す波形タイミング図である。
図２０は、図９に示すプログラム可能な集積ＦＳＣ−ＴＦＴ  ＬＣＤコントローラに関連したプログラム可能なドライバタイミングコントローラの視覚モデルである。
図２１は、図２０の視覚モデルを構成するために、図９に図示のプログラム可能な集積ＦＳＣ−ＴＦＴ  ＬＣＤコントローラと一緒に用いるのに好適な１組のプログラム可能な第１ゲートアクティブレジスタを示す図である。
図２２は、図２０の視覚モデルを構成するために、図９に図示のプログラム可能な集積ＦＳＣ−ＴＦＴ  ＬＣＤコントローラと一緒に用いるのに好適なプログラム可能な最後のゲートアクティブレジスタを示す図である。
図２３は、図９に示すプログラム可能な集積ＦＳＣ−ＴＦＴ  ＬＣＤコントローラと一緒に用いて垂直シフトクロックのデューティーサイクルを制御するのに好適な１組のプログラム可能なレジスタを示す図である。
図２４は、図９に示すプログラム可能な集積ＦＳＣ−ＴＦＴ  ＬＣＤコントローラと一緒に用いてゲート出力のアクティブ期間を制御するのに好適な１組のプログラム可能なレジスタを示す図である。
図２５は、図９に示すプログラム可能な集積ＦＳＣ−ＴＦＴ  ＬＣＤコントローラと一緒に用いて、ゲートドライバ出力アクティブ期間とソースドライバデータ転送タイミングとの間のタイミング関係の調節するのに好適なプログラム可能なレジスタの設定を示す図である。
図２６は、図９に示すプログラム可能な集積ＦＳＣ−ＴＦＴ  ＬＣＤコントローラと一緒に用いて、図２５に示すプログラム可能なレジスタの設定により制御されるタイミング関係を更に改善するのに好適なプログラム可能なレジスタの設定を示す図である。
図２７は、図９に示すプログラム可能な集積ＦＳＣ−ＴＦＴ  ＬＣＤコントローラと一緒に用いて、転送パルスが発生した後、シフトレジスタが各ソースドライバごとにソースドライバ内でクリアされる前の期間を決定するのに好適なプログラム可能なレジスタの設定を示す図である。
図２８は、図９に示すプログラム可能な集積ＦＳＣ−ＴＦＴ  ＬＣＤコントローラと一緒に用いて、ソースドライバに対する有効データがいつ始まるかを決定するのに好適なプログラム可能なレジスタを示す図である。
図２９は、図９に示すプログラム可能な集積ＦＳＣ−ＴＦＴ  ＬＣＤコントローラと一緒に用いて、１つのラインの最後の有効データが出力された後、いくつの有効な水平シフトクロックサイクルが１ラインのデータ中に残存しているかを規定するのに好適なプログラム可能なレジスタを示す図である。
図３０は、図９に示すプログラム可能な集積ＦＳＣ−ＴＦＴ  ＬＣＤコントローラと一緒に用いて、ソースドライバ出力に関連した極性クロックが１ラインごと、又は、１フレームごとにトグルしているかどうかを決定するのに好適なプログラム可能なレジスタを示す図である。
図３１は、図９に示すプログラム可能な集積ＦＳＣ−ＴＦＴ  ＬＣＤコントローラと一緒に用いて、垂直シフトクロックの第１のアクティブエッジの後、及び、ソースドライバ出力に関連した極性クロックをトグルする前に垂直シフトパルスがアクティブになった後に待機する垂直シフトクロックサイクルの数を規定するのに好適なプログラム可能なレジスタを示す図である。
図３２は、図９に示すプログラム可能な集積ＦＳＣ−ＴＦＴ  ＬＣＤコントローラと一緒に用いて、このプログラム可能な集積ＦＳＣ−ＴＦＴ  ＬＣＤコントローラと一緒に用いるのに好適なプログラム可能なレジスタに関連した特定の出力信号の極性を制御するのに好適なレジスタを示す図である。
図３３は、本発明の基本的な構成を示すブロック図である。
添付の図面の各図は特定の実施例を示すものであるが、説明の中で指摘するように、本発明の他の実施例も含まれる。全ての例において、この開示は代表例として本発明の例示的な実施例を提示するものであり、制限的なものではない。本発明の範囲及びその原理の精神から逸脱することなく、数多くの他の変形例や実施例を当業者であれば案出することができるであろう。
好ましい実施例の説明
図８は、本発明の一実施例に従って単一チップに集積されたＦＳＣ−ＴＦＴディスプレイコントローラ１００を具体化するＦＳＣ−ＴＦＴ液晶ディスプレイのサブシステム１０を示す概略ブロック図である。ディスプレイコントローラ１００は、新規で革新的な方法で使用される幾つかの周知のコンポーネントを含み、また、ＦＳＣディスプレイ制御に固有の幾つかの新規なコンポーネントも更に含む。位相ロックループ、画素パイプライン、埋込フレームバッファ、カラーライトシーケンサ、並びに、上述したプログラム可能なゲートドライバ及びソースドライバのコントローラを有していることに加えて、ＦＳＣディスプレイコントローラ１００に固有の幾つかの付加的能力は電力管理モードを対象としている。全てのコンポーネント（例えば、タイミングコントローラ、画素パイプライン、メモリ）が全て同一のダイに組み込まれて、プログラム可能なフレキシビリティを付加すれば、多大な電力管理が適用される。例えば、レジスタ設計により各コンポーネントごとの電力を厳密に管理することができる。
ＦＳＣディスプレイコントローラ１００を設計に組み込んだ全てのシステムのバッテリー寿命を延長するために、電力管理レベルによりディスプレイ品質を連続的に低下させることができる。ユーザーが高品質ディスプレイを要求する場合、ディスプレイサブシステム１０はより大量の電力を消費するが、ユーザーがディスプレイを気にしなければ、低品位ディスプレイ状態に設定して、極僅かな電力しか消費しないようにできる。このことは、ＦＳＣ−ＴＦＴ及びカラーフィルタＴＦＴのディスプレイ技術の当業者であれば、ポータブルユニットにとって非常に重要な要件であることが分かるであろう。
図９は、図８に図示のＦＳＣ−ＴＦＴディスプレイコントローラ１００の詳細ブロック図である。各コンポーネントに組込んだ適用により、各コンポーネント間で相互動作でき、以前には決して達成され得なかった結果、又は、公知のディスプレイコントローラを用いても可能でなかった結果を全部達成することができる。
フレーム格納メモリ１０２は埋込メモリである。表示データは、全て、フレーム格納メモリ１０２に記憶される。図外のホストプロセッサ（例えば、ＤＳＰ）は、ランダム及び随意に、データをホストインターフェイスユニット（Ｈｏｓｔ  Ｌ／Ｆ）１０４を介して修正することができる。データは、２４ビット色ＲＧＢバック式画素フォーマット、単色フォーマット、又は、バレット方式フォーマットのいずれかで、フレーム格納メモリ１０２に記憶される。表示データは、画素パイプラインユニット１０６によりフレーム格納メモリ１０２から取り出される。画素パイプラインユニット１０６は、フレーム格納メモリ１０２へ記憶するときにどのようなフォーマットであったものであれ、データをＦＳＣ−ＴＦＴ液晶ディスプレイによって表示するのに必要なフィールドシーケンシャルカラーフォーマットに変換するか、或いは、在来のカラーフィルタＴＦＴ液晶ディスプレイ用のバック式ＲＧＢ画素フォーマットに変換する。画素パイプラインは、当業者であれば分かることから、この明細書中では、明瞭かつ簡潔であることを保つために、その詳しい説明を省略する。しかし、ＦＳＣ−ＴＦＴディスプレイコントローラ１００のファンクションモードのサブフィールド支持特性は、前述したように、特有の適応を必要とする。
広範なディスプレイパネル型の複数及び分解能に取り組むために、前述したように、画素パイプライン１０６に関連して位相ロックループ（ＰＬＬ）が実装される必要がある。ＰＬＬは、三つのデータチャネルｃｈ［０］１０８、ｃｈ［１］１１０、ｃｈ［２］１１２で、どのような周波数レベルでデータが出力されるかを決定する。非常に広範な出力周波数をＰＬＬにプログラムすることができる。画素パイプラインユニット１０６に関連した適用の議論と関連づけて、ＰＬＬを更に詳しく説明する。前述の電力管理支持特性は、また、後に説明する特有の適用を要求する。
タイミングコントローラ（ＴＣｏｎ）１１４は、ディスプレイコントローラ１００の動作に関連した重要なコンポーネントである。このコンポーネントに関連したプログラム可能な選択制御が存在する。タイミングコントローラ１１４は他のコンポーネントと拡張的に相互作用して、他のディスプレイコントローラ１００の各コンポーネントの適用を調整し、ディスプレイコントローラ１００に特有のシステムレベル効果も達成する。
ソースドライバタイミングユニット１１６はプログラム可能な素子である。ソースドライバタイミングユニット１１６の出力波形と、これらの出力波形間の相互関係はプログラム可能に制御される。
ゲートドライバタイミングユニット１１８もプログラム可能な素子である。ゲートドライバタイミングユニット１１８の出力波形と、これらの出力波形間の相互関係はプログラム可能に制御される。更に、ソースドライバタイミングユニット１１６の出力波形とゲートドライバタイミングユニット１１８の出力波形との間の関係はプログラム制御される。
ＬＥＤタイミングユニット１２０も、ディスプレイパネルのバックライトを制御するプログラム可能な素子である。その出力波形の形状及び関係はプログラム制御される。
画素パイプライン
画素パイプラインの要求は当業者にとって周知であるので、本件に加えられた工夫について言及することを除いて、これ以上の説明はしない。これまで、カラーフィルタＴＦＴ液晶ディスプレイの表示データは全てバック式ＲＧＢフォーマットであった。従来のカラーフィルタＴＦＴ（非ＦＳＣ）液晶ディスプレイでは、画素ごとの三つの色成分、赤、緑、青の全てが、ディスプレイパネルの小さなエリア内の三つの互いに隣接したサブ画素として同時に表示される。人間の目は三つのサブ画素を空間的に一緒に統合して一つの色を得る。
しかし、ＦＳＣ−ＴＦＴ液晶ディスプレイはフィールドシーケンシャルＲＧＢフォーマットでデータを表示する。サブ画素は全てカラーフィールドにグループ化されて、赤色サブ画素データの全てが赤色フィールドに存在し、緑色サブ画素データの全てが緑色フィールドに存在し、青色サブ画素データの全てが青色フィールドに存在する。ディスプレイは赤色フィールド内の全てのサブ画素データを表示してから、緑色フィールド内の全てのサブ画素データを表示し、以下同様に表示する。任意の画素の全てのサブ画素データの全部が同時に表示されることはない。サブ画素データは、ディスプレイスクリーンの同一の所定のエリアで非常に短いスパンの期間でシーケンシャルに表示され、人間の目は一時的に三つのサブ画素データを重畳して一つの色を認識する。各画素の全てのサブ画素データを非常に短いスパンの期間内にリフレッシュする要求を達成するために、各フィールドがこのような速いレートでリフレッシュされなければならないので、画素パイプラインでは一度に二以上の画素が処理されなければならない。これは、画素パイプラインを多数のパラレル画素パイプへと拡大することにより達成される。
図１０は、図９に示す画素パイプラインユニット１０６の詳細ブロック図である。画素パイプライン１０６は三つの互いにパラレル画素パイプを有しているように見える。しかし、本発明はそれほど制限的ではなく、本発明の原理に従って実現されるＦＳＣ−ＴＦＴ  ＬＣＤコントローラは、６又は９つ程度の互いにパラレル画素パイプを有していてもよい。画素パイプライン１０６のサブコンポーネントは、先行技術に存在しており、周知であることから、ここではこれ以上説明しない。このようなサブコンポーネントとしては、パレット化されたデータ用のカラールックアップテーブル、データをシリアル化するシリアライザ、メモリからデータを取り組むアドレス発生器、データをバッファで記憶して、データの待機列を出力端にバッファするＦＩＦＯなどがある。
以下に更に詳しく説明する画素パイプライン１０６に関連した新規な特性を実現するのに必要な興味の対象となるサブコンポーネントとしては、白黒及び固定式カラーレジスタ１２２、１２４、Ｐａｔｈ  Ｓｅｌ論理回路１２６、Ｏｕｔ  Ｍｕｘ回路１２８、三つの互いにパラレル画素パイプ１３０、１３２、１３４がある。ＦＳＣ−ＴＦＴ  ＬＣＤコントローラ１００の画素パイプラインユニット１０６は、非ＦＳＣデータは勿論のこと、ＦＳＣデータ、サブフィールドデータ挿入を処理することができ、また、電力管理制御を実行することができる。
非ＦＳＣデータ又はＦＳＣデータのいずれかの処理
図１１は、図１０に示すＯｕｔ  Ｍｕｘ回路１２８及びＰａｔｈ  Ｓｅｌ論理回路１２６の詳細な図である。Ｏｕｔ  Ｍｕｘ回路１２８はＣｈ［０］１０８、Ｃｈ［１］１１０、Ｃｈ［２］１１２を含む三つの５ビット出力チャネルを有する。Ｏｕｔ  Ｍｕｘ回路１２８は、従来のカラーフィルタＴＦＴ液晶ディスプレイを駆動するために、１クロックサイクルあたり一つの画素の三つのサブ画素データの全てを同時に出力するか、或いは、ＦＳＣ−ＴＦＴ液晶ディスプレイを駆動するために１クロックサイクルあたり三つの互いに隣接する画素の同一のサブ画素データを出力するようにプログラムすることができる。ＤＲＳ（Ｄｉｓｐｌａｙ  Ｒａｓｔｅｒ  Ｓｅｔｔｉｎｇ：ディスプレイラスター設定）レジスタ１３６のＤＲＳ．ＦＦビットは、どの表示フォーマットを出力するべきかを決定する。
サブフィールドデータ挿入
前述したように、二以上のサブフィールドは黒色期間及び白色期間に関し黒色データか白色データしか出力しない。図１０、図１１において、画素パイプライン１０６は、白色、黒色にラベル付けされた二つの固定されたプログラム不能なレジスタ１２２、１２４を有する。これら二つのレジスタ１２２、１２４は、Ｏｕｔ  Ｍｕｘ１２８への１１の入力のうちの二つである。Ｏｕｔ  Ｍｕｘ１２８への残りの９の入力は、三つの互いにパラレル画素パイプ１３０、１３２、１３４の出力である。各画素パイプは三つの任意のパスを有しているように見える。これらは、パレット式データのＣｌｕｔパス、２４ビット色（Ｔｒｕｅ  Ｃｏｌｏｒ）データ用の２４ビット色パス、及び、１ビット単色データ用のカラー拡大パスからなる。三つの画素パイプ１３０、１３２、１３４は、その全てが、他の二つと同じ任意の選択されたパスを常に有する。
一つの画素パイプがそのＣＬＵＴ内部パスを利用している場合、残りの二つの画素パイプもそれぞれのＣＬＵＴ内部パスを利用している。ＤＲＳレジスタ１３６のＤＲＳ．ＢＰＰビットは、内部パスのうちのどれを選択するかを決定する。ＴＣｏｎ（タイミングコントローラ）ユニット（図１０で参照番号１４２で示す）からのＢｌａｃｋＯｕｔ信号及びＷｈｉｔｅＯｕｔ信号１３８は、白色レジスタ１２２と黒色レジスタ１２４が選択される時を決定する。１１の入力は三つのフロントエンドマルチプレクサ［０］１４４、［１］１４６、［２］１４８に導かれる。白色レジスタ１２２及び黒色レジスタ１２４は、三つのマルチプレクサ１４４、１４６、１４８の各々に入力する。残りの入力パスについては、ＰＰ［０］＿ＣＬＵＴ１８、ＰＰ［０］＿Ｄａｔａ１６、ＰＰ［０］＿ＣｏｌＥｘｐを含む画素パイプゼロの全てがマルチプレクサ［０］１４４に移動し、画素パイプ１の全てがマルチプレクサ［１］１４６に同様に移動し、更に、画素パイプ２の全てがマルチプレクサ［２］１４８に同様に移動する。
後にＴＣｏｎ（タイミングコントローラ）１４２を参照して説明する白色サブフィールド期間中、Ｏｕｔ  Ｍｕｘ１２８からクロックされるデータが白色レジスタ１２２の内容であるため、Ｏｕｔ  Ｍｕｘ１２８の正面の画素パイプは理想的であり、最小限の電力しか消費しない。同じ原理が黒色サブフィールド期間にも当てはまる。それがいつであれ、どのＯｕｔ  Ｍｕｘ  Ｏｕｔ１２８の入力が選択されているかは、Ｐａｔｈ  Ｓｅｌ論理ユニット１２６によって決定される。ＷｈｉｔｅＯｕｔ１４０もＢｌａｃｋＯｕｔ１３８のいずれもアクティブでなければ、Ｏｕｔ  Ｍｕｘ１２８により選択される入力は、ＤＲＳレジスタ１３６のＤＲＳ．ＢＰＰビットにより決定される。ＴＣｏｎユニット１４２からのフィールドＣｎｔ（２ビット値）１５０は、選択された入力のどんな色成分がＯｕｔ  Ｍｕｘ１２８から出力されるかを決定する。この決定は、Ｏｕｔ  Ｍｕｘユニット１２８のＦＳマルチプレクサ１５２で行われる。
画素パイプラインへの電力管理制御
電力管理制御（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  Ｃｏｎｔｒｏｌ：ＰＭＣ）レジスタ（図１２で参照番号１６０で示す）は、画素パイプライン１０６のデータパスを制限することにより、画素パイプライン１０６の電力消費を制限することができる。ＰＭＣレジスタ１６０のＰＭＣ＿Ｓｔａｔｅビットは、下記の表１に示すように画素パイプライン１０６を制限している。
2003021566.tif 000003
スタンバイ電力状態では、画素パイプのＰＰ［ｎ］＿Ｃｏｌ．Ｅｘｐデータパス１３４のみが作動状態にある。Ｏｕｔ  Ｍｕｘ１２８の三つの入力マルチプレクサ［０］１４４、［１］１４６、及び、［２］１４８はＰＰ［ｎ］＿ＣｏｌＥｘｐ入力のみを選択するようにロックされる。ＦＳマルチプレクサ１５２はＲｅｄ［ｍ］データのみを選択するようにロックされる。フレーム格納メモリ１０２の各画素は１ビット画素データのみである。各フレームは、サブフィールドを有していない唯一のフィールドである。この制限によって、フレーム格納メモリ１０２の画面リフレッシュ帯域要求を１フレームあたり１０キロバイトより低いレベルまで減じることができる。各フレームが１秒あたり１０フレームの低いレートでリフレッシュされれば、メモリの帯域要求は１秒あたり０．１メガバイトまで減じられる。低い帯域要求によって電力損失が小さくなることは勿論である。
低電力状態では、画素パイプ１３０のＰＰ［ｎ］＿ＣＬＵＴ１８のみが作動状態にある。Ｏｕｔ  Ｍｕｘ１２８の三つの入力マルチプレクサ［０］１４４、［１］１４６、［２］１４８は、ＰＰ［ｎ］＿ＣＬＵＴ１８の入力だけを選択するようにロックされる。ＦＳマルチプレクサ１５２は、Ｒｅｄ［ｍ］データだけを選択するようにロックされる。フレーム格納メモリ１０２の各画素は、２ビット画素、４ビット画素、又は、８ビット画素だけである。各フレームは、サブフィールドを有していない唯一のフィールドである。スタンバイ状態中は、スクリーン画面リフレッシュメモリ帯域要求を減じることにより、メモリ１０２及び画素パイプライン１０６の電力消費を減じることができる。
位相ロックループ装置
図１２は、図９に図示のＦＳＣ−ＴＦＴディスプレイコントローラ１００と一緒に用いるのに好適な位相ロックループ（ＰＬＬ）１６２を示す。ＰＬＬ１６２は、ＰＭＣ（電力管理制御）レジスタ１６０を介して多数の異なるソースからプログラム可能に選択される出力クロック１６４を発生する。ＰＭＣレジスタ１６０は、ＰＭＣレジスタ１６０のＰＭＣ．ＰＯビット１５８を介して出力クロック１６４をゲートでオフするのに更に使用されてもよい。ＰＬＬ１６２は、Ｎ、ＶＣＯ、Ｍ、Ｐと印した四つのコンポーネントからなり、ここに、ＰＬＬ１６２の出力は下記の式（１）及び式（２）により規定される。
ＶＣＯｆｒｅｑ＝（Ｍ／Ｎ）＊リファレンスＣｌｏｃｋ＿ｆｒｅｑ      （１）
ＰＬＬ＿Ｃｌｏｃｋ＿ｆｒｅｑ＝ＶＣＯ＿ｆｒｅｑ／（２Ｐ）          （２）
Ｍ、Ｎ、Ｐは、ユニットプログラム可能なレジスタ値である。ＰＬＬ１６２に付与されるリファレンスＣｌｏｃｋ＿ｆｒｅｑ１６６はＰＭＣレジスタ１６０のＰＭＣ．ＰＳビット１５４により決定される。ＰＬＬ＿Ｃｌｏｃｋ＿ｆｒｅｑは、図１２に参照符合Ｐで示すユニットからのＰＬＬ１６２出力である。
位相ロックループユニット１６２は、図１２のユニットＢを含むクロックバイパス・パスを合み、これにより、クロック出力を保持しながら、ＰＬＬ１６２をオフにすることができる。クロックバイパス・パスは、１組のプログラム可能且つ選択可能な周波数分周器を備えるのが好ましく、出力クロックレートを更に低減することができる。ＰＭＣ．ＰＳビット１５４により制御されるｍｕｘ１６８と、Ｂで示すユニットを通過するＰＭＣ．ＣＳビット１５６により制御されるｍｕｘ１７０との間のクロックバイパス・パスは、ＰＬＬ１６２のバイパス・パスである。このバイパス・パスは、図９に図示のＦＳＣ−ＴＦＴディスプレイコントローラ１００の一部を構成するＰＬＬ１６２の特有の適用である。ＰＭＣレジスタ１６０のＰＭＣ．Ｓｔａｔｅビット１５８は、下記の表２に示すコンポーネントＢを制御する。
2003021566.tif 000004
ＰＭＣ．ＣＳビット１５６が出力クロック１６４用のバイパス・パスを選択している場合、ＰＭＣ．ＰＳビット１５４の設定とＰＭＣ．Ｓｔａｔｅビット１５８の設定が、出力クロック１６４を決定する。ＰＣＭ．Ｓｔａｔｅビット１５８の設定により、ＰＭＣ．ＰＳビット１５４により選択されたいずれのクロックであれ、ＳＢＣＤＦレジスタにより指定された分周ファクタか、ＬＰＣＤＦレジスタにより指定された分周ファクタか、又は、ＮＲＣＤＦにより指定された分周ファクタのいずれかにより分割される。
ここに、ＳＢＣＤＦレジスタ、ＬＰＣＤＦレジスタ、ＮＲＣＤＦレジスタは、ユニットＢの内部素子である。出力クロック１６４のこの拡張したプログラム能力により、ユーザーがディスプレイに指示していない時には、電力を節約するために、ＰＬＬ１６２を遮断し、より低速の出力クロックが生成される。動作が始まる前に、本件明細書中で説明したバイパスクロック出力周波数の全てが予め決められてプログラムされていることは勿論であり、また、ＰＭＣレジスタ１６０のＰＭＣ．Ｓｔａｔｅビット１５８を変更するだけで、出力クロック１６４のレートを変更できることは勿論である。
タイミングコントローラ
前述したように、ＦＳＣ−ＴＦＴ  ＬＣＤコントローラのタイミングコントローラは、非ＦＳＣ−ＴＦＴ  ＬＣＤコントローラよりも多くの要求を有する。ＦＳＣ−ＴＦＴ  ＬＣＤコントローラはソースドライバ及びゲートドライバ用のタイミング制御を生成しなければならないだけでなく、画素パイプライン及びディスプレイパネルバックライト用のフィールド制御及びサブフィールド制御をも生成しなければならない。ソースタイミングとゲートタイミングを制御するタイミングコントローラ方式は、図１８に示すソースドライバタイミングユニットとゲートドライバタイミングユニットを参照しながら、以下に詳しく説明する。
タイミングコントローラ（ＴＣｏｎ）ユニット（図９で参照番号１１４で示す）は、フィールド制御部、サブフィールド制御部、ディスプレイパネルのバックライト制御部、並びに、前述の電力管理モードに関連した制御部を有する。
フィールド制御部及びサブフィールド制御部
タイミングコントローラ（ＴＣｏｎ）１１４内のフィールド制御部は、所望のフィールドシーケンス順に従って、３段階又は４段階で計数するカウンタからなる。マスターフィールド制御（ＭＦＣ）レジスタのＭＦＣ．ＦＣビットはシーケンス順を決定する。図１３は、ＦＳＣ−ＴＦＴディスプレイコントローラ１００がそのＦＳＣ通常稼働モードにある時の二つのシーケンス順を示す。ＴＣｏｎ１１４はフィールドカウント（Ｆｉｅｌｄ  Ｃｏｕｎｔ）、すなわち、赤色＝００、縁色＝０１及び０３、青色＝０２を出力するが、これは、システム内の他のコンポーネントにより使用されて、どのような時であれ、どのフィールド期間が出力されている最中であるかを知ることができる。
サブフィールド制御部は、図１３を参照しながら前述したフィールド制御部よりも実質的により複雑である。二つの付加的なレジスタ、つまり図１４に図示のフィールドカウント０（ＦＣ０）及びフィールドカウント１（ＦＣ１）は、サブフィールド制御部を実行するのに必要とされる。サブフィールドタイミング制御部は、フィールドタイミング制御部と同様に、カウンタベースである。サブフィールドカウンタは、ＦＣ０レジスタのＦＣ０．ＦｄＥｎｄビット１７２の設定により、８までカウントアップすることができる。ＦＣ０．ＦｄＥｎｄビット１７２はフィールド内のサブフィールドの数を規定する。カウンターはこの値までカウントしてからゼロにリセットし、その後、次のフィールド期間のサブフィールドのカウントを開始する。前述したように、期間は、黒色期間１７４、白色期間１７６、カラー期間１７８、カラー保持期間１８０である。
ＦＣ０レジスタのＦＣ０．ＷｈｔＳｔｒビット１８２は、黒色期間１７４がいくつのサブフィールドであるかを決定する。サブフィールドカウンタがゼロにセットされると黒色フィールドが、始まり、サブフィールドカウンタがＦＣ０．ＷｈｔＳｔｒ１８２に等しくなると終了する。
黒色期間１７４が終了すると、白色期間１７６が始まる。ＦＣ０．ＷｈｔＳｔｒ１８２がゼロに等しければ、黒色期間１７４は存在せず、第１のサブフィールドは白色サブフィールドである。ＢｌａｃｋＯｕｔ信号は、黒色期間１７４の間だけアクティブである。
ＦＣ１レジスタのＦＣ１．ＣｏｌＳｔｒビット１８４は、いくつのサブフィールドが白色期間１７６に関連しているかを決定する。サブフィールドカウンターがＦＣ０．ＷｈｔＳｔｒ１８２に等しくなると白色フィールド１７６が始まり、サブフィールドカウンタがＦＣ１．ＣｏｌＳｔｒ１８４に等しくなると終了する。白色期間１７６が終了すると、カラー期間１７８が始まる。ＦＣ１．ＣｏｌＳｔｒ１８４がゼロ又はＦＣ０．ＷｈｔＳｔｒ１８２よりも小さいと、白色期間１７６は存在しない。ＦＣ１．ＣｏｌＳｔｒ１８４がゼロであれば、第１のサブフィールドはカラーサブフィールド１７８である。ＷｈｉｔｅＯｕｔ信号は、白色期間１７６の間だけアクティブである。
ＦＣ１レジスタのＦＣ１．ＣｏｌＥｎｄビット１８６は、いくつのサブフィールドがカラー期間１７８に関連するかを決定する。カラーフィールドは、サブフィールドカウンタがＦＣ１．ＣｏｌＳｔｒ１８４に等しくなると始まり、サブフィールドカウンタがＦＣ１．ＣｏｌＥｎｄ１８６に等しくなると終了する。カラー期間１７８が終了すると、カラー保持期間１８０が始まる。ＦＣ１．ＣｏｌＥｎｄ１８６がゼロ又はＦＣ１．ＣｏｌＳｔｒ１８４よりも小さいと、カラー期間１７８は存在しない。ＦＣ１．ＣｏｌＳｔｒ１８４がゼロであれば、第１のサブフィールドはカラー保持サブフィールドである。
ＦＣ１．ＣｏｌＥｎｄ１８６がＦＣ０．ＦｄＥｎｄ１７２に等しいと、カラー保持期間１８０は存在しない。図１４を引続き参照すると、図示のＦＣ０レジスタとＦＣ１レジスタは、「Ｆｉｅｌｄ  ｎ」と「Ｃｏｌｏｒ  Ｏｕｔ  ｎ」の期間に、一つの黒色サブフィールド、二つの白色サブフィールド、四つのカラーサブフィールド、一つの保持サブフィールドを生成するようにプログラムされている。ここに、ｎ＝［赤色、縁色、青色］である。
ディスプレイパネル用バックライト制御
ＦＳＣ−ＴＦＴ液晶ディスプレイのバックライトは、非ＦＳＣ−ＴＦＴ液晶ディスプレイで使用されるものに類似した単一の白色光源から生成されない。その代わりに、ＦＳＣ−ＴＦＴ液晶ディスプレイのバックライトは、赤色光源、縁色光源、青色光源を含む三つの光源で構成されている。これらの光源は、正確なシーケンス順でオン・オフ切替えされねばならず、また、図１５に示すように、画素パイプライン１０６のフィールド選択と同期されなければならない。ＬＥＤｒ信号を用いて赤色バックライトをオンし、ＬＥＤｇ信号は緑色バックライトをオンし、ＬＥＤｂ信号は青色バックライトをオンする。
図１５は、また、バックライトの輝度を制御するために、どれくらいの期開（フィールド期間中）、光がオンすなわち光を発するかを決定しするための式を示す。マスターフィールド制御（ＭＦＣ）レジスタにより制御されるフィールドカウンタは、どのフィールド期間中、ＬＥＤｒ信号、ＬＥＤｇ信号、ＬＥＤｂ信号をアクティブにするかを決定するが、各信号がアクティブであるか否かは決定しない。他の組のレジスタ、つまりＬＥＤｒレジスタ、ＬＥＤｇレジスタ、ＬＥＤｂレジスタは、ＬＥＤｒ信号、ＬＥＤｇ信号、ＬＥＤｂ信号がアクティブであるか否かを決定し、各ＬＥＤを、どれぐらいの期間、発光させるかを決定することにより、各色ごとの輝度を決定する。
図１５を参照して、フィールド期間ｎ中（ｎ＝ｒ（赤色）、ｇ（縁色）、又は、ｂ（青色））、「ＬＥＤｎ  ＯＮ」は以下の規則に従ってアクティブとなる。まず、ＬＥＤｎレジスタのＬＥＤｎ．ＳＦＳｔｒビットは、フィールドｎの間、どのサブフィールドの「ＬＥＤｎ  ＯＮ」信号がアクティブになるかを規定する。第２に、ＬＥＤｎレジスタのＬＥＤｎ．ＬｉｎｅＳｔｒビットは、フィールドｎとサブフィールドＬＥＤｎ．ＳＦＳｔｒのどのラインのリフレッシュ期間中、「ＬＥＤｎ  ＯＮ」信号がアクティブになるかを規定する。図１６は、フィールドｎの第６番目のサブフィールドの第７番目のラインのリフレッシュ中に「ＬＥＤｎ  Ｏｎ」信号がアクティブになることを示しており、この時、ｎバックライトが発光し始める。「ＬＥＤｎ  Ｏｎ」信号は、フィールドｎの最後までオン状態のままである。ＦＳＣ−ＴＦＴディスプレイコントローラ１００がサブフィールドタイミングがアクティブであるＦＳＣ−ＴＦＴ  ＬＣＤコントローラとして構成され、且つ、通常稼働電力状態（ＰＭＣ．Ｓｔａｔｅ＝１１）で稼働している場合に、バックライト制御のこの方法が用いられる。
ＬＥＤｎレジスタを省くことは輝度制御を省くことになり、「ＬＥＤｎ  Ｏｎ」信号はそれぞれのフィールド期間の全期間にわたって全てがアクティブになることは勿論できる。サブフィールドを考慮しなければ、輝度制御のこの方法の簡易版を用いてもよく、ＬＥＤｎはラインリフレッシュ期間だけカウントする。ＦＳＣ−ＴＦＴディスプレイコントローラ１００がサブフィールドタイミングがアクティブでないＦＳＣ−ＴＦＴ  ＬＣＤコントローラとして構成され、且つ、通常稼働電力状態（ＰＭＣ．Ｓｔａｔｅ＝１１）で稼働する場合に、バックライト制御の方法が用いられる。
フィールドを全く考慮に入れなければ、他の方法を用いなければならず、別の組のレジスタを使用しなければならないことは勿論である。これは、ＦＳＣ−ＴＦＴディスプレイコントローラ１００がスタンバイ電力モード（ＰＭＣ．Ｓｔａｔｅ＝０１）にある場合の事例である。前述したように、スタンバイ電力モードにあるときは、１ビット画素だけが用いられる。各画素は黒色又はカラーのいずれかである。カラーはバックライト設定により規定される。図１７に示すレジスタは、この設定を制御する。コモンスタンバイカラー（ＳＢＣｃ）レジスタ１８８は、各ＬＥＤｎ信号をアクティブにできる（ここに、ｎ＝〔ｒ、ｇ、又は、ｂ〕）最大期間（単位はラインリフレッシュ期間）を規定する。
これら三つのＬＥＤｎ信号の全てがＳＢＣレジスタ１８８にプログラムされた全期間にわたりアクティブである場合、バックライトカラーは白色になる。各ＬＥＤｎ信号は、また、これに関連したＳＢＣｎレジスタを有しており、このレジスタは、各ＬＥＤｎがその割り付け期間中にアクティブではないライン期間が何単位であるかを規定する。ＳＢＣｒレジスタ１９０がゼロ値とプログラムされている場合で、かつ、ＳＢＣｇレジスタ１９２とＳＢＣｂレジスタ１９４の両方が各々プログラムによりＳＢＣｃレジスタ１８８にプログラムされた同一値でプログラムされる場合は、バックライトカラーは赤色になる。図１７はこの概念のグラフィカルなモデルを示す。
ソースドライバタイミングユニット及びゲートドライバタイミングユニット
図１８は、ＦＳＣ−ＴＦＴ液晶ディスプレイコントローラ１００、ソースドライバ１１６ａ、１１６ｂ、ゲートドライバ１１８ａ、１１８ｂ、ディスプレイパネル２００からなる一つの構成を示す単純化したブロック図である。画素の表示データに応じたソース電圧を生成するために、ソースドライバ１１６ａ、１１６ｂにより用いられるガンマ電圧１９６が図示されている。ソースドライバ１１６ａ、１１６ｂは、液晶ディスプレイコントローラ１００から画素の表示データＣＨ［ｎ］［ｍ］１９８をストリームフォーマットで入力バッファに受け取る。ここに、ＣＨ［ｎ］［ｍ］は画素パイプライン１０６の三つの出力チャネルである。画素ストリームはＨＳＣＬＫクロック２０２でクロック制御されてソースドライバ１１６ａ、１１６ｂのバッファに入る。入力バッファは１ライン分全ての画素の表示データを保持する。入力バッファにクロック制御で取り込まれた１ライン分の画素の表示データの全てが、ＴＰ１クロック２０４でソースドライバ１１６ａ、１１６ｂの内部の出力バッファに全て同時に転送される。ＦＳＣ−ＴＦＴディスプレイの場合は一つのラインの画素中の全ての画素にそれぞれ独立したソースドライバ出力が接続される。非ＦＳＣ−ＴＦＴディスプレイの場合は一つのラインの画素中の全てのサブ画素データにそれぞれ独立したソースドライバ出力が接続される。
これらソースドライバ１１６ａ、１１６ｂの出力の全てが同時に駆動される。ＨＳＰ［ｎ］信号（図８に示す）は、いつ新しいラインのデータをその入力バッファに取り込み始めるべきかをソースドライバｎに伝える。ゲートドライバ１１８ａ、１１８ｂはデータを全く取り込まず、クロック情報だけを受け取る。ＦＳＣ−ＴＦＴ液晶ディスプレイコントローラ１００は、ＴＰ１クロック２０４パルスを生成してソースドライバ１１６ａ、１１６ｂに送る毎に、ゲートドライバ１１８ａ、１１８ｂに送られるＶＳＣＬＫクロック２０６に基づくパルスを生成しなけらばならない。ＶＳＣＬＫクロック２０６により、ゲートドライバ１１８ａ、１１８ｂは次のラインに接続されたＴＦＴトランジスタをゲートオンさせる。ゲートドライバ１１８ａ、１１８ｂは、ディスプレイパネル２００の全てのラインにそれぞれ独立したライン出力が接続される。ＶＳＰ［１］信号２０８を用いて、第１のゲートドライバ１１８ａが第１ラインの画素に関し何時ゲートオンすべきかを指示する。ＶＳＰ［２］信号２１０を用いて、第２のゲートドライバ１１８ｂ（システム設計に存在すれば）がこれに取り付けられた第１ラインに関し何時ゲートオンすべきかを指示する。二つのゲートドライバ１１８ａ、１１８ｂが何時にゲートオンするべきではない。下記の表３は、図１８に示す信号の定義である。
2003021566.tif 000005
2003021566.tif 000006
図１９は、２フレーム（典型的な非ＦＳＣ−ＴＦＴ  ＬＣＤ）にわたるＬＤＣディスプレイ１００の出力（ソース及びゲート入力）タイミング信号の全てを示す波形タイミング図であり、二つのサブフィールド（典型的なＦＳＣ−ＴＦＴ  ＬＣＤ）期間ゲート出力信号（Ｏｕｔｘ）が明瞭化のために図示されている。
図１９に図示の波形に関連するタイミングパラメータを制御するレジスタを図２０〜図３２を参照しながら以下に説明する。ここに使用する用語「フレーム」は、一つの完全なスクリーンリフレッシュ周期のラスター期間をいう。ＬＣＤパネル２００が非ＦＳＴ  ＴＦＴ  ＬＣＤパネルであれば、一つの完全なリフレッシュ周期は、事実上、１フレームであるが、ＦＳＣ−ＴＦＴ  ＬＣＤパネルであれば、一つの完全なリフレッシュ周期は１サブフィールドである。よって、ＦＳＣ−ＴＦＴ  ＬＣＤタイミングを取り扱う場合、「フレーム」という語は、フィールドである。
ＴＦＴ液晶ディスプレイ用のゲートドライバは、第１のゲート出力「ＯＵＴ１」がアクティブになる前、ＶＳＰ［ｎ］パルスの後に幾つかのＶＳＣＬＫパルスを要求する。更に、ＴＦＴ  ＬＣＤパネルは、電圧極性又は他の電流管理動作を反転させるために、フレーム間に僅かな「ライン期間」を必要とすることがある。ＦＳＣ−ＴＦＴディスプレイコントローラ１００のゲートドライバタイミング制御は、図２１に示す第１ゲートアクティブ（ＦＧＡｎ）レジスタと最終ゲートアクティブ（ＬＧＡｎ）レジスタに関する上記二つの変数をプログラム制御することを可能にする。
図２０は、「第１ゲートアクティブ」待機期間と「最終ゲートアクティブ」保持期間（灰色ボックスを参照）をグラフ形式で示す視覚モデルである。ＶＳＰ［１］パルスがフレーム（フィールド）期間の始まりを示せば、図２０により提示されるフレームオーバラップを受け入れなければならない。
「最終期間」はＶＳＣＬＫクロックのアクティブエッジで始まり、ＶＳＣＬＫの次のアクティブエッジで終わる。ゲートドライバタイミング制御に関連してレジスタにプログラムされた値は、数ユニットのＶＳＣＬＫクロックであり、これらは全て、ＶＳＰ［１］がローレベルに移行した後、ＶＳＣＬＫの第１アクティブユニットエッジでカウントを開始する。ＯＰＰ．ＶＳＣＬＫ＝０であれば、ＶＳＣＬＫのアクティブエッジは立上がりエッジである。ＯＰＰ．ＶＳＣＬＸ＝１であれば、ＶＳＣＬＫのアクティブエッジは下降エッジである。
「第１ゲートアクティブ」待機期間はライン期間で測定される。ＦＧＡ１レジスタにプログラムされた値は、第１の出力パルス（すなわち、ゲートドライバ１のＯＵＴ１がハイレベルに移行する）がゲートドライバ１により生成される前に、ＶＳＰ［１］信号がローレベルに移行した後のラインの数（すなわち、ＶＳＣＬＫクロック）である。この値がゼロであれば、ＶＳＰ［１］信号がアクティブになった後のＶＳＣＬＫのまさに第１のアクティブエッジが、ソースドライバ１１６ａ、１１６ｂに出力されるべきデータの第１ラインの開始を示す。
第１ラインの転送パルス（ＴＰ１）は、図２５に示すＤＴレジスタによるアクティブエッジを基準とする。新レいフレーム（又はフィールド）の第１ライン（ゲートドライバ１１８ａ、１１８ｂのＯＵＴ１のパルスがローになる直前のライン期間に等しい）は、ＶＳＰ［１］がまだアクティブである間は、ＶＳＣＬＫの一番先のアクティブエッジの後の、零（０）と６３ＶＳＣＬＫの間の範囲で始まるようにプログラムされてもよい。
カウントはＶＳＣＬＫのアクティブエッジでマークされる。ＦＧＡ２レジスタにプログラムされた値は、ＶＳＰ［２］信号がアクティブになる前（システム設計に第２ゲートが存在していれば）、ＶＳＰ［１］信号のアクティブエッジがアクティブになった後のラインの数（すなわち、ＶＳＣＬＫクロック）である。ＦＧＡ２がＰＧＡ１にプログラムされた値よりも低い値でプログラムされている場合には、ＶＳＰ［２］がアクティブになることはない。
図２２に示すＬＧＡレジスタは、次のフレーム（又はフィールド）の第１ラインに対して先行するフレーム（又はフィールド）の最終ラインを規定する。この値は、次のフレームの第１ラインが生じる前、零から２５６  ＶＳＣＬＫ期間の間の範囲で生じるようにプログラムされてもよい。
このカウントはＶＳＣＬＫのアクティブエッジでマークされる。零（０）のプログラム値は、先行するフレームの最終ラインと次のフレームの第１ラインとの間に「デッド」ライン期間が存在していないことを示す。ここに、ＬＧＡ＝ラインカウント合計−総アクティブライン数である。ＬＧＡレジスタは、現実には、「ラインブランキング」制御として確認することができる。フレームオーバラップを利用することができない場合は、ブランクラインを挿入する必要はない。
ゲートドライバによっては、ゲート出力のアクティブ期間を決定するために、ＶＳＣＬＫのデューティーサイクルを用いる。このようなゲートドライバへの出力は、ＶＳＣＬＫがハイのときは「駆動している」状態であり、ローのときは「駆動しない」状態である。ゲート出力のこの「駆動しない」期間中は、ソースドライバへの電圧出力を変更してもよく、或いは、極性を反転させてもよい。別のディスプレイパネルはこのような種々の特性を有しているので、この「駆動しない」期間を標準化することはできない。よって、ＯＴＣｏｎ１４２でプログラム可能にすることにより、ＬＯＤコントローラ１００がサポートできる異なるパネル及びパネルベンダーの数が増大する。
図２３に示すＶＣＨ［ｎ］レジスタセットは、ＶＳＣＬＫのデューティーサイクルを制御する。ＶＣＨ［ｎ］レジスタセットは、一つのＶＳＣＬＫクロック期間中に、いくつのＯｕｔＣｌｋＴ期間にわたってＶＳＣＬＫクロックがアクティブであるかを決定する。ゼロという値によって、一つのＯｕｔＣｌｋＴ期間に等しいＶＳＶＬＫクロックアクティブ期間を生じる。５１１という最大値によって、５１２のＯｕｔＣｌｋＴ期間に等しいＶＳＣＬＫクロックハイ期間を生じる。これにより、ＶＳＣＬＫのアクティブ期間が１〜５１２ＯｕｔＣｌｋＴ期間を有することができる。ＶＳＣＬＫクロックのアクティブ期間は、ＶＳＣＬＫクロックのアクティブエッジと非アクティブエッジとの間の期間である。アクティブエッジがクロックの立上がりエッジであれば、ＶＳＣＬＫのアクティブ期間はＶＳＣＬＫがハイである期間になる。ＶＳＣＬＫの合計期間は、ＨＳＣＬＫの期間（ＯｕｔＣｌｋＴ）で乗算したＤＲＳレジスタの値に等しい。
ＯｕｔＣｌｋＴ期間はＨＳＣＬＫの周期期間である。ＶＣＨレジスタセットがＤＲＳレジスタよりも大きい値でプログラムされれば、ＶＳＣＬＫクロックが非アクティブになることはない。
他のゲートドライバは、ゲート出力のアクティブ期間を決定するのに付加的な出力信号つまりＶＯＥを必要とする。これらゲートドライバへの出力は、ＶＯＥ信号がアクティブであるときは、選択されているラインがゲートオンし、非アクティブであれば全てのラインがゲートオフする。図２４に示すＶＯＥ［ｎ］レジスタセットはＶＯＥのアクティブ期間を制御する。ＶＯＥ［ｎ］レジスタセットは、一つのＶＳＣＬＫクロック期間中にいくつのＯｕｔＣｌｋＴ期間にわたりＶＯＥ信号がアクティブであるかを決定する。ゼロの値により、ＶＯＥ信号は決してアクティブにはならない。ＶＯＥ［ｎ］が、一つのＶＳＣＬＫクロック期間よりも長くアクティブになるようにプログラムされていれば、ＶＳＣＬＫクロックが終了する前に、一つのＯｕｔＣｌｋＴ期間を自動的に終わらせる。
しかしながら、プログラム制御によっては、ゲートドライバ出力アクティブ期間（ＶＳＣＬＫ立上がりエッジ）とソースドライバデータ転送タイミング（ＴＰＩ立上がりエッジ）との間のタイミング関係を調節することが必要である。このタイミング関係を一つのＯｕｔＣｌｋＴ期間の範囲内に調節するために、図２５に示すＤＴレジスタが加えられている。
このレジスタの値は、転送パルス（ＴＰ１）がアクティブとなる前に、ＶＳＣＬＫがアクティブになった後いくつのＯｕｔＣｌｋＴ期間がアクティブになるかを決定する。ＶＳＣＬＫがアクティブとなった後、零（０）から６３ＯｕｔＣｌｋＴの期間の間の範囲内でＴＰ１転送パルスをプログラムしてもよい。これは、全ての表示ラインの開始時だけで起こる。
ＤＴレジスタがゼロ値でプログラムされると、ＴＰ１は、ＶＳＣＬＫクロックがアクティブになる（ＶＳＰ［１］がロー）のと同じＨＳＣＬＫのアクティブエッジでアクティブになる。ＤＴレジスタが１の値でプログラムされると、ＴＰ１は、ＶＳＣＬＫがアクティブとなった後、一つのＨＳＣＬＫ期間でアクティブになる。これは、全ての表示ラインの開始時だけで起こる。
図２６に示すＴＰ１Ｈは、ＴＰ１信号がアクティブであるＨＳＣＬＫクロックサイクルの数を規定する。ＴＰ１信号は、（ＴＰ１Ｈ．Ｃｎｔ＋１）のＨＳＣＬＫサイクルでアクティブである。ＴＰ１Ｈ．Ｃｎｔ＝０であれば、ＴＰ１は一つのＨＳＣＬＫクロックサイクルでアクティブである。１〜６４ＯｕｔＣｌｋＴ期間の範囲内でアクティブになるようにプログラムしてもよい。これは、全ての表示ラインの開始時だけで発生する。
本件発明者は、転送パルス（ＴＰ１）が発生した後、各ソースドライバ１１６ａ、１１６ｂ毎にソースドライバ１１６ａ、１１６ｂでシフトレジスタがクリアされるまでの期間を決定する方法を提供することが必要であることに気付いた。
図２７に示すＨＳＰＷ［ｎ］レジスタは、ＨＳＣＬＫクロックサイクルで各ＨＳＰ信号に関するこのパラメータを規定する。ＴＰ１をハイにセットするＨＳＣＬＫのアクティブクロックエッジの後、０〜５１１ＨＳＣＫ期間の範囲で発生するように、ＨＳＰ［ｎ］信号のアクティブエッジをプログラムしてもよい。ＨＳＰＷ［ｎ］をゼロ値にプログラムすると、ＴＰ１をアクティブにセットするのと同じアクティブＨＳＣＬＫクロックエッジを用いて、ＨＳＰ［ｎ］をアクティブにセットできる。ＨＳＰＷ［ｎ］を１の値にプログラムすると、ＴＰ１がアクティブセットされた後の最初のアクティブＨＳＣＬＫクロックエッジを用いて、ＨＳＰ［ｎ］をアクティブにセットできる。
本件発明者は、また、ＨＳＰ［１］パルスがソースドライバで発生した後、ソースドライバ１１６ａへの有効データが開始できるようになるまでの期間を決定する方法を提供することが必要であることに気付いた。
図２８に示すＮＬＡレジスタは、ＨＳＣＬＫクロックサイクルに関連するＨＳＰ［１］信号に関する、このパラメータを規定する。ＨＳＰ［１］信号をアクティブにセットするＨＳＣＬＫのアクティブエッジから、０〜１６のＨＳＣＬＫ期間の範囲でデータを遅延してもよい。ＮＬＡレジスタがゼロ値でプログラムされると、ＨＳＰ［１］をアクティブにセットするのと同じＨＳＣＬＫクロックエッジを用いて、ＣＨ［ｎ］［ｍ］パスに１ラインの最初の有効データを置くことができる。
ＮＬＡレジスタが１の値でプログラムされると、ＨＳＰ［１］がアクティブになった後の最初のＨＳＣＬＫクロックエッジを用いて、ＣＨ［ｎ］［ｍ］パスに１ラインの最初の有効データを置くことができる。これは、全ての表示ラインの開始時に起こる。入力待機制御と後続ラインアクティブプログラム制御は画素ブランキング特性としてみることができる。これらは一緒に、１ライン中のブランク画素の数を規定する。
図２９に示すＬＤＡレジスタは、或るラインに関する最終有効データをＣＨ［ｎ］［ｍ］パスに置き、当該ラインに関してＴＰ１パルスがアクティブとなってからＨＳＣＬＫの最初のアクティブエッジの後に、残存するＨＳＣＬＫクロックサイクルがいくつあるかを規定する。
ソースドライバ１１６ａの出力バッファにデータを転送するためにＴＰ１信号がアクティブになる。ＬＤＡ．Ｃｎｔ値は、或るラインの最終有効データが出力された後、１ラインのデータで残存している有効なＨＳＣＬＫクロックサイクルの数を規定する。
ＴＰ１がハイになった後のＨＳＣＬＫ信号の最初のアクティブエッジは、ＨＳＣＬＫクロックのアクティブエッジによりＣＨ［ｎ］［ｍ］パス或るラインの最後の有効出力がクロックされた後の、「ＬＤＡ．Ｃｎｔ＋１」ＨＳＣＬＫクロックサイクルである。ＬＤＡがゼロであれば、最終画素をＣＨ［ｎ］［ｍ］パスにラッチするのと同じＨＳＣＬＫ立上がりクロックエッジで、ＴＰ１信号はアクティブになる。
ＬＤＡが１であれば、ＣＨ［ｎ］［ｍ］パスの最終画素の後の、１クロックサイクルを生じるアクティブＨＳＣＬＫエッジで、ＴＰ１信号がアクティブになる。これは、全ての表示ラインの終わりだけで起こる。
前述したように、図１０に示す出力タイミングコントローラ（ＯＴＣｏｎ）１４２は、一般化されたクロック及び電力管理制御の全ての源である。数多くの特別の電力管理及びディスプレイ遷移タイミングの設定は、２個だけのレジスタ、つまり図１２を参照して前述したＰＭＣ（電力管理制御）レジスタ１６０と、ＯＴＣｏｎ１４２の内部に実装されたＭＦＣ（マスターフィールド制御）レジスタとによって規定される。図３０を参照すると、ＲＥＶマスターレジスタは、ＲＥＶ信号が１ライン毎又は１フレーム毎にトグルするか否かを決定する。ＦＳＣ−ＴＦＴフレームトグルは、例えば、ＲＥＶＭＴ．Ｔ＝００のときにセットされる。
次いで、ＲＥＶ信号は、上述のＭＦＣレジスタのＦＣ値に応じてトグルする。ＭＦＣレジスタには、三つまでのトグルスキーム（一つの３フィールドフレーム及び二つの４フィールドフレーム）が規定される。赤色サブフィールドに関連したＶＳＰ［１］パルスは、常に、ＲＥＶトグルをトリガする。ＲＥＶ信号は、ＶＳＰ［１］がアクティブになった後、ＶＳＣＬＫの最初のアクティブエッジの後のＶＳＣＬＸ  ＲＥＶＷ．ｃｎｔクロックサイクルのアクティブエッジでトグルされる。
一つの実施例によれば、ＬＣＤコントローラ１００がＦＳＣ−ＴＦＴ液晶ディスプレイアプリケーションで用いられるとき、ＲＥＶＭＴ．Ｔ＝００にセットされなければならない。「スタンバイ」モードや「低電力」モードについては、ＦＳＣ−ＴＦＴフレームのトグルは、非ＦＳＣ−ＴＦＴフレームのトグルと同じである。
ＲＥＶＭ．Ｔ＝１０のときに非ＦＳＣ−ＴＦＴフレームトグルがセットされる。ＲＥＶ信号は、全てのＶＳＰ［１］パルスでトグルする。ＶＳＰ［１］がアクティブである間、最初のアクティブエッジＶＳＣＬＫの後のＶＳＣＬＫ  ＲＶＭ．ｃｏｎｔクロックのアクティブエッジで、ＲＥＶ信号がトグルされる。
ＲＥＶＭ．Ｔ＝１１のとき、非ＦＳＣ−ＴＦＴライントグルがセットされる。ＶＳＰ［１］がアクティブである間、ＨＳＣＬＫの最初のアクティブエッジで、ＲＥＶ信号がトグルされる。
図３１に示すＲＥＶＷレジスタは、ＲＥＶＭ．Ｔ＝Ｘ０のときに用いられる（フレームトグル）。このレジスタは、ＶＳＰ［１］がアクティブになった後、ＲＥＶ信号をトグルする前、ＶＳＣＬＫの最初のアクティブエッジの後に待機するＶＳＣＬＫクロックの数を規定する。ＲＥＶＷ．Ｃｎｔ＝０であれば、ＶＳＰ［１］がアクティブになった後のＶＳＣＬＫの最初のアクティブエッジが、ＲＥＶ信号がトグルする時をマークする。
図８〜図３２を参照した前述のディスプレイコントローラ１００に関連したいくつかの出力ピンの極性は、プログラム可能に選択されてもよい。これらピンの極性選択を規定するために、図３２に示す出力ピン極性（ＯＰＰ）レジスタが設けられている。一実施例は以下のように定義される。
ＯＰＰ．ＨＰ：  ピンＨＳＰ［１，２］に関する極性選択
０＝ＨＳＰ［１］及びＨＳＰ［２］はアクティブロー信号である。
１＝ＨＳＰ［１］及びＨＳＰ［２］はアクティブハイ信号である。
ＯＰＰ．ＴＰ：  ピンＴＰ１に関する極性選択
０＝ＴＰ１はアクティブロー信号である。
１＝ＴＰ１はアクティブハイ信号である。
ＯＰＰ．ＶＰ：  ピンＶＳＰ［１，２］に関する極性選択
０＝ＶＳＰ［１］及びＨＳＰ［２］はアクティブロー信号である。
１＝ＶＳＰ［１］及びＨＳＰ［２］はアクティブハイ信号である。
ＯＰＰ．ＯＥ：  ピンＶＯＥに関する極性選択
０＝ＶＯＥはアクティブロー信号である。
１＝ＶＯＥはアクティブハイ信号である。
ＯＰＰ．ＶＣ：  ピンＶＳＣＬＫに関する極性選択
０＝ＶＳＣＬＫのアクティブエッジは降下エッジである（ハイからローへの遷移）。
１＝ＶＳＣＬＫのアクティブエッジは立上がりエッジである（ローからハイへの遷移）。
ＯＰＰＨＣ：  ピンＨＳＣＬＫに関する極性選択
０＝ＨＳＣＬＫのアクティブエッジは降下エッジである（ハイからローへの運移）。
１＝ＨＳＣＬＫのアクティブエッジは立上がりエッジである（ローからハイへの遷移）。
要約すると、先のレジスタの定義とそれらが制御する波形タイミングから分かるように、図１９を特に参照しながら先に説明したが、ゲートドライバ又はソースドライバを制御する標準的方法は存在しない。コスト効率のために、広範なゲートドライバ及びソースドライバとインターブフェイス及びこれらドライバを制御することに従う態様で、ＦＳＣ−ＴＦＴディスプレイコントローラと非ＦＳＣ−ＴＦＴディスプレイコントローラとが集積されることは重要である。
この目標を達成するために本明細書に開示した特定の技術は、とりわけ、プログラム可能なゲート及びソースドライバのインターフェイスを介して実施されている。例えば、電力管理制御（ＰＭＣ）レジスタは、ディスプレイコントローラ１００の全てのコンポーネントにわたり広範な効果を有する。
事例によっては、画素パイプライン１０６のようなコンポーネントを、制限された動作モードの中に組み込んだ。別な例では、ＴＣｏｎ１１４ユニットなどのコンポーネントを、制御用のプログラム可能なレジスタの複数組の間で切替えさせた。ＰＬＬ１６２などのコンポーネントをシャットダウンさせることもできる。これは、携帯電話やＰＤＡのような携帯機器にとっては有力な特性である。というのは、この特性により、オペレーティングシステムが、一つのレジスタに１度の書き込み動作を行うだけで、ディスプレイ装置の性格や電力消費量を変更できるからである。この特徴は、コンポーネントの全てが同じ一つのダイに集積されていなければ実現できないし、しかも、コスト効率が良くならないということが直ちに分かる。
更に、バックライトのオン・オフデューティーサイクル関係を制御することで、バックライトの輝度を制御する能力は、従来は行われていなかった。これまでのところ、バックライト輝度は、バックライトへの電流を調節することにより制御されてきた。
プログラム可能なゲート及びソースドライバのタイミングはディスプレイ装置コントローラに関連して用いられたことは、これまでは無かった。これまで、液晶ディスプレイの全てが、特定のディスプレイパネルの要求に適うよう特注された特有のタイミングコントローラに応じて機能することが求められていた。よって、ディスプレイコントローラ１００のプログラム可能なタイミング制御は、ディスプレイタイミングコントローラ技術において大きな前進であり、従来公知の設計法を陳腐且つ足元にも及ばないものにした。
上述の説明から、本発明はＦＳＣ−ＴＦＴディスプレイ装置及びカラーフィルタＴＦＴディスプレイ装置つまり非ＦＳＣ−ＴＦＴディスプレイ装置の技術を著しく進歩させたのが分かるであろう。更に、ＦＳＣ−ＴＦＴコントローラ及び非ＦＳＣ−ＴＦＴコントローラの技術分野の当業者に、新規な原理を適用するのに必要とされる情報及び、必要に応じて、このような特殊なコンポーネントを構築及び使用するのに必要とされる情報を提供するために、本発明を詳細に説明した。先の説明により、本発明は、構造及び動作に関し、先行技術から大きく離れていることは明らかである。本発明の特定の実施例をここに詳細に説明したが、請求の範囲の各請求項で規定される本発明の精神及び範囲から、逸脱することなく、様々な変更、修正、置換を行い得ることは勿論である。
【図１】
2003021566.tif 000007
【図２】
2003021566.tif 000008
【図３】
2003021566.tif 000009
2003021566.tif 000010
【図５】
2003021566.tif 000011
【図６】
2003021566.tif 000012
【図７】
2003021566.tif 000013
【図８】
2003021566.tif 000014
【図９】
2003021566.tif 000015
2003021566.tif 000016
2003021566.tif 000017
【図１１】
2003021566.tif 000018
【図１２】
2003021566.tif 000019
2003021566.tif 000020
【図１４】
2003021566.tif 000021
【図１５】
2003021566.tif 000022
【図１６】
2003021566.tif 000023
【図１７】
2003021566.tif 000024
【図１８】
2003021566.tif 000025
2003021566.tif 000026
2003021566.tif 000027
【図２０】
2003021566.tif 000028
【図２１】
2003021566.tif 000029
【図２２】
2003021566.tif 000030
【図２３】
2003021566.tif 000031
【図２４】
2003021566.tif 000032
【図２５】
2003021566.tif 000033
【図２６】
2003021566.tif 000034
【図２７】
2003021566.tif 000035
【図２８】
2003021566.tif 000036
【図２９】
2003021566.tif 000037
【図３０】
2003021566.tif 000038
【図３１】
2003021566.tif 000039
【図３２】
2003021566.tif 000040
【図３３】
2003021566.tif 000041
【手続補正書】
【提出日】平成15年7月15日(2003.7.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
削除
【請求項２】
外部から供給されるＴＦＴ表示データを記憶するように動作するフレームバッファと、
タイミングコントローラと、
該タイミングコントローラによって発生される信号に応答して、ＴＦＴ表示データを取り込んで所望の表示フォーマットに変換するように動作する画素パイプライン（ＰＰＬ）と、
前記タイミングコントローラによって発生される信号に応答して、ＴＦＴディスプレイの表示を制御するように動作するソース／ゲートドライバ制御部とが、一つのダイに集積されていることを特徴とするＴＦＴディスプレイ装置用コントローラであって、
前記タイミングコントローラによって発生される信号に応答して、前記ＰＰＬがソース／ゲートドライバ制御部に前記ＴＦＴ表示データとは無関係な固定データを出力する、ＴＦＴディスプレイ装置用コントローラ。
【請求項３】
前記タイミングコントローラは、前記ＰＰＬからの変換されたフォーマットの前記ＴＦＴ表示データの出力と前記固定データの出力とを一定の周期且つ一定の時間比率で切り替えることを特徴とする請求項２に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項４】
前記固定データにより黒表示することを特徴とする請求項３に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項５】
前記変換されたＴＦＴ表示データをＴＦＴディスプレイに表示するための周波数を決定する手段を更に有し、
該周波数を決定する手段が、プログラム可能な位相ロックループを含むことを特徴とする請求項３に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項６】
外部から供給されるＴＦＴ表示データを記憶するように動作するフレームバッファと、
タイミングコントローラと、
該タイミングコントローラによって発生される信号に応答して、ＴＦＴ表示データを取り込んで所望の表示フォーマットに変換するように動作する画素パイプライン（ＰＰＬ）と、
前記タイミングコントローラによって発生される信号に応答して、ＴＦＴディスプレイの表示を制御するように動作するソース／ゲートドライバ制御部とが、一つのダイに集積されていることを特徴とするＴＦＴディスプレイ装置用コントローラであって、
前記ＰＰＬは、前記タイミングコントローラによりＦＳＣ−ＴＦＴディスプレイ用と非ＦＳＣ−ＴＦＴディスプレイ用とに切り替え可能であることを特徴とする請求項１に記載のＴＦＴディスプレイ用コントローラ。
【請求項７】
前記一定の周期且つ一定の時間比率がプログラム可能であることを特徴とする請求項３に記載のＴＦＴディスプレイ用コントローラ。
【請求項８】
複数の電力管理モードに対応した電力管理制御レジスタを更に含み、
前記ＴＦＴ表示データの出力と前記固定データの出力とを、各電力管理モード毎に独立した一定の周期且つ一定の時間比率で切り替えることを特徴とする請求項３に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項９】
ＴＦＴ表示データを記憶するように動作するフレームバッファと、
プログラム可能なタイミングコントローラと、
プログラム可能なタイミングコントローラによって発生される信号に応答して、ＴＦＴ表示データを取り込んで所望のＴＦＴディスプレイ表示フォーマットに変換するように動作するプログラム可能な画素パイプライン（ＰＰＬ）と、
プログラム可能なタイミングコントローラによって発生される信号に応答して、ＴＦＴディスプレイのバックライトを制御するように動作するプログラム可能色光シーケンサと、
プログラム可能なタイミングコントローラによって発生される信号に応答して、ＰＰＬによって変換されたＴＦＴ表示データの、フィールドシーケンシャルカラーディスプレイ及び非フィールドシーケンシャルカラーディスプレイを含む群から選択された所望のＴＦＴディスプレイの表示を制御するように動作する、プログラム可能ＴＦＴディスプレイのソース／ゲートドライバ制御部と有するＴＦＴディスプレイ装置用コントローラ。
【請求項１０】
フレームバッファと、ＰＰＬと、色光シーケンサと、プログラム可能ソース／ゲートドライバ制御部とプログラム可能なタイミングコントローラとが、一つのダイ上に集積されていることを特徴とする請求項９に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項１１】
記憶されたデータに応じて、ＰＰＬによって変換されたＴＦＴ表示データの表示のための周波数を決定するためのプログラム可能位相ロックループを更に備えたことを特徴とする請求項９に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項１２】
前記ＰＰＬが複数のパラレル画素パイプを有することを特徴とする請求項９に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項１３】
前記ＰＰＬが白黒固定色データレジスタを含むことを特徴とする請求項１２に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項１４】
前記ＰＰＬが、ディスプレイラスター設定（ＤＲＳ）レジスタを有するパス選択ロジックを含み、ＤＲＳに記憶されたデータが所望のＴＦＴ表示フォーマットを決定するようになっていることを特徴とする請求項１３に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項１５】
電力管理制御（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  Ｃｏｎｔｒｏｌ−ＰＭＣ）レジスタを更に備え、ＰＬＬがＰＰＬのデータパスを制御してＰＰＬの電力消費を管理させるように、ＰＭＣに記憶されたデータがＰＬＬに対応する出力周波数を決定することを特徴とする請求項９に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項１６】
プログラム可能なタイミングコントローラが、ＰＰＬ及びバックライト用のフィールド及びサブフィールドタイミング信号を発生するように動作するフィールド制御部及びサブフィールド制御部を含むことを特徴とする請求項９に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項１７】
ＴＦＴ表示データを記載する手段と、
電力管理制御データを記憶する手段と、
タイミング制御信号を発生する手段と、
タイミング制御信号に応答して、ＴＦＴ表示データを取り込んで所望のＴＦＴ表示フォーマットに変換する手段と、
タイミング制御信号に応答して、ＴＦＴディスプレイバックライトを制御する手段と、
タイミングコントローラ信号に応答して、変換されたＴＦＴ表示データのフィールドシーケンシャルカラーディスプレイ及び非フィールドシーケンシャルカラーディスプレイを含む群から選択された所望のＴＦＴディスプレイの表示を制御する手段と、
前記電力管理制御データを記憶する手段に記憶されたデータに応答して、変換されたＴＦＴ表示データをＴＦＴディスプレイに表示するための周波数を決定する手段とを有し、
前記ＴＦＴ表示データ記憶手段と、前記タイミング制御信号発生手段と、前記ＴＦＴ表示データを取り込んで所望のＴＦＴ表示フォーマットに変換する手段とが、一つのダイに集積されていることを特徴とするＴＦＴディスプレイ装置用コントローラ。
【請求項１８】
前記ＴＦＴ表示データを取り込んで所望のＴＦＴ表示フォーマットに変換する手段が、プログラム可能な画素パイプラインを含み、
該プログラム可能な画素パイプラインが白黒固定データレジスタを含むことを特徴とする請求項１７に記載のＴＦＴディスプレイ装置用コントローラ。
【請求項１９】
前記変換されたＴＦＴ表示データをＴＦＴディスプレイに表示するための周波数を決定する手段が、プログラム可能な位相ロックループを含むことを特徴とする請求項１７に記載のＴＦＴディスプレイ装置用コントローラ。
【国際調査報告】
2003021566.tif 000042
2003021566.tif 000043