(57)【要約】【課題】制御を簡略化することができる電池監視装置を提供する。【解決手段】電池監視装置１は、放電回路２０と、電圧検出部１０と、ＣＰＵ４０とを備える。放電回路２０は、抵抗２１ａとＦＥＴ２１ｂとの直列回路２１を複数有する。放電回路２０は、複数の電池セル１０１の個々に対して直列回路２１が個別に並列接続され、ＦＥＴ２１ｂにより複数の電池セル１０１を個別に放電する。電圧検出部１０は、複数の電池セル１０１のセル電圧を個別に検出する。ＣＰＵ４０は、電圧検出部１０により検出された複数の電池セル１０１の個々のセル電圧に基づいて放電対象の電池セル１０１を放電し、複数の電池セル１０１の充電量を均一に調整する。このとき、ＣＰＵ４０は、電圧検出部１０により検出された放電対象の電池セル１０１のセル電圧に応じてＦＥＴ２１ｂを制御するデューティ比を変更することで放電対象の電池セル１０１を予め定められた基準電流で放電する。【選択図】図１
2019022328.tif 000002
【特許請求の範囲】
【請求項１】
抵抗とスイッチング素子との直列回路を複数有し直列接続された複数の電池セルの個々に対して前記直列回路が個別に並列接続され前記スイッチング素子により前記複数の電池セルを個別に放電する放電回路と、
前記複数の電池セルのセル電圧を個別に検出する電圧検出部と、
前記電圧検出部により検出された前記複数の電池セルの個々のセル電圧に基づいて放電対象の前記電池セルを放電し前記複数の電池セルの充電量を均一に調整する制御部と、を備え、
前記制御部は、前記電圧検出部により検出された前記放電対象の電池セルのセル電圧に応じて前記スイッチング素子を制御するデューティ比を変更することで前記放電対象の電池セルを予め定められた基準電流で放電することを特徴とする電池監視装置。
【請求項２】
前記基準電流は、前記放電回路が許容可能な発熱量に基づいて定められる請求項１に記載の電池監視装置。
【請求項３】
前記制御部は、前記放電対象の電池セルのセル電圧が相対的に高い場合、前記デューティ比を相対的に低くし、前記放電対象の電池セルのセル電圧が相対的に低い場合、前記デューティ比を相対的に高くする請求項１又は２に記載の電池監視装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電池監視装置に関する。
【背景技術】
【０００２】
従来、電池モジュールは、複数の電池セルが電気的に直列に接続された電池セル集合体と、電池セル集合体の各電池セルの充電量を均一に調整する電池監視装置とを備える場合がある。電池監視装置は、例えば、各電池セルのセル電圧を検出する電圧検出部と、各電池セルを放電する放電回路と、放電回路の温度を検出する温度検出部とを備える（例えば、特許文献１）。電池監視装置は、電圧検出部により検出された検出セル電圧、及び、温度検出部により検出された検出温度に基づいて放電回路を制御し、各電池セルの充電量を均一に調整する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１１５１００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、従来の電池監視装置は、検出セル電圧及び検出温度に基づいて放電回路を制御するので、各電池セルの充電量を均一に調整する制御が複雑になる傾向がある。
【０００５】
そこで、本発明は、上記に鑑みてなされたものであって、制御を簡略化することができる電池監視装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明に係る電池監視装置は、抵抗とスイッチング素子との直列回路を複数有し直列接続された複数の電池セルの個々に対して前記直列回路が個別に並列接続され前記スイッチング素子により前記複数の電池セルを個別に放電する放電回路と、前記複数の電池セルのセル電圧を個別に検出する電圧検出部と、前記電圧検出部により検出された前記複数の電池セルの個々のセル電圧に基づいて放電対象の前記電池セルを放電し前記複数の電池セルの充電量を均一に調整する制御部と、を備え、前記制御部は、前記電圧検出部により検出された前記放電対象の電池セルのセル電圧に応じて前記スイッチング素子を制御するデューティ比を変更することで前記放電対象の電池セルを予め定められた基準電流で放電することを特徴とする。
【０００７】
また、上記電池監視装置において、前記基準電流は、前記放電回路が許容可能な発熱量に基づいて定められることが好ましい。
【０００８】
また、上記電池監視装置において、前記制御部は、前記放電対象の電池セルのセル電圧が相対的に高い場合、前記デューティ比を相対的に低くし、前記放電対象の電池セルのセル電圧が相対的に低い場合、前記デューティ比を相対的に高くすることが好ましい。
【発明の効果】
【０００９】
本発明に係る電池監視装置は、放電対象の電池セルを予め定められた基準電流で放電することで複数の電池セルの充電量を均一に調整するので制御を簡略化できる。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施形態に係る電池監視装置の構成例を示す回路図である。
【図２】図２は、実施形態に係る電池監視装置の制御例を示す図である。
【図３】図３は、実施形態に係る電池監視装置の動作例を示すフローチャートである。
【図４】図４は、参考例に係る電池監視装置の構成例を示すブロック図である。
【図５】図５は、参考例に係るＲＡＭの正常性の確認方法を示す概念図である。
【図６】図６は、参考例に係る電池監視装置の動作例を示すフローチャートである。
【発明を実施するための形態】
【００１１】
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
【００１２】
〔実施形態〕
実施形態に係る電池監視装置１について説明する。電池監視装置１は、複数の電池セル１０１が電気的に直列に接続された電池セル集合体１００（例えばリチウムイオン電池）に対し、各電池セル１０１の充電量を均一に調整するパッシブ方式のセルバランサ機能を有した装置である。電池監視装置１は、電圧検出部１０と、放電回路２０と、入力Ｉ／Ｆ３０と、制御部としてのＣＰＵ４０とを備える。
【００１３】
電圧検出部１０は、複数の電池セル１０１のセル電圧を個別に検出する回路である。電圧検出部１０は、例えば、複数のコンデンサ（図示せず）を備え、各コンデンサの各々が各電池セル１０１と並列に接続される。電圧検出部１０は、各電池セル１０１により各コンデンサに蓄電された電荷の電圧であるセル電圧をそれぞれ検出する。電圧検出部１０は、ＣＰＵ４０に接続され、検出した各電池セル１０１のセル電圧をＣＰＵ４０に出力する。
【００１４】
放電回路２０は、各電池セル１０１を個別に放電する回路である。放電回路２０は、抵抗２１ａとスイッチング素子としてのＦＥＴ２１ｂとが直列に接続された直列回路２１を複数有する。ＦＥＴ２１ｂは、例えば、ＮチャネルのＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）を使用することが考えられるが、これに限定されない。放電回路２０は、各直列回路２１が電池セル集合体１００の各電池セル１０１の個々に対して１つずつ並列に接続される。例えば、放電回路２０は、各直列回路２１の抵抗２１ａの一端が各電池セル１０１の陽極端子に接続され、抵抗２１ａの他端がＦＥＴ２１ｂのドレイン端子に接続される。また、放電回路２０は、各直列回路２１のＦＥＴ２１ｂのソース端子が各電池セル１０１の負極端子に接続され、ＦＥＴ２１ｂのゲート端子が入力Ｉ／Ｆ３０に接続される。放電回路２０は、各直列回路２１のゲート端子がオンされることにより各電池セル１０１に蓄電された電荷を抵抗２１ａに流すことで放電する。また、放電回路２０は、各直列回路２１のゲート端子がオフされることにより各電池セル１０１の放電を停止する。
【００１５】
入力Ｉ／Ｆ３０は、ＣＰＵ４０及び放電回路２０に接続され、ＣＰＵ４０から入力したデータを放電回路２０に出力する。入力Ｉ／Ｆ３０は、例えば、ＣＰＵ４０から入力した制御用のデータを放電回路２０の各直列回路２１のゲート端子に出力する。
【００１６】
ＣＰＵ４０は、各電池セル１０１の充電量を均一に調整する回路である。ＣＰＵ４０は、電圧検出部１０及び入力Ｉ／Ｆ３０に接続され、電圧検出部１０により検出された各電池セル１０１の個々のセル電圧に基づいて、入力Ｉ／Ｆ３０を介して各直列回路２１のＦＥＴ２１ｂを制御する。なお、ＣＰＵ４０は、図示しない記憶部等の電子回路に接続される。記憶部は、放電回路２０を制御するデューティ比等を記憶する。記憶部は、例えば、放電対象の電池セル１０１のセル電圧とデューティ比とを予め対応付けて記憶する。ＣＰＵ４０は、例えば、放電対象の電池セル１０１のセル電圧に応じたデューティ比に基づいて、各ＦＥＴ２１ｂをＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御する。つまり、ＣＰＵ４０は、放電対象の電池セル１０１のセル電圧に応じてＦＥＴ２１ｂを制御するデューティ比を変更する。ＣＰＵ４０は、例えば、放電対象の電池セル１０１のセル電圧が相対的に高い場合、デューティ比を相対的に低くし、放電対象の電池セル１０１のセル電圧が相対的に低い場合、デューティ比を相対的に高くする。具体的には、ＣＰＵ４０は、図２に示すように、セル電圧が第１電圧Ｖ１の場合には５０％のデューティ比でＦＥＴ２１ｂをＰＷＭ制御し、セル電圧が第１電圧Ｖ１よりも高い第２電圧Ｖ２の場合には４０％のデューティ比でＦＥＴ２１ｂをＰＷＭ制御し、セル電圧が第２電圧Ｖ２よりも高い第３電圧Ｖ３の場合には３０％のデューティ比でＦＥＴ２１ｂをＰＷＭ制御する。ＣＰＵ４０は、このように放電対象の電池セル１０１のセル電圧に応じてデューティ比を変更することで、放電対象の電池セル１０１を予め定められた基準電流Ｉで放電する。ここで、基準電流Ｉは、放電回路２０が許容可能な発熱量に基づいて定められる。基準電流Ｉは、例えば、放電回路２０により電池セル１０１を最大時間放電した場合に放電回路２０の熱量が限界を超えない電流であり、短時間で放電するために可能な限り大きな電流であることが好ましい。この基準電流Ｉにより、ＣＰＵ４０は、放電回路２０の温度上昇を所定の範囲内に抑えることができ、且つ、短い時間で放電することができる。なお、図２に示す比較電流Ｉｒｅは、比較例としてデューティ比を固定にした場合に、放電対象の電池セル１０１のセル電圧に応じて流れる電流である。基準電流Ｉは、放電対象の電池セル１０１のセル電圧に応じてデューティ比を変更するので一定であるが、比較電流Ｉｒｅは、デューティ比が固定であるので放電対象の電池セル１０１のセル電圧に応じて変化する。
【００１７】
次に、図３を参照して電池監視装置１の動作例について説明する。電池監視装置１のＣＰＵ４０は、セルバランサを開始するか否かを判定する（ステップＳ１）。ＣＰＵ４０は、例えば、電圧検出部１０により検出された各電池セル１０１のセル電圧において所定の電位差があるか否かを判定する。ＣＰＵ４０は、例えば、各電池セル１０１のセル電圧において所定の電位差がある場合にはセルバランサを開始し、各電池セル１０１のセル電圧において所定の電位差がない場合にはセルバランサを開始しない。ＣＰＵ４０は、各電池セル１０１のセル電圧において所定の電位差がありセルバランサを開始する場合（ステップＳ１；Ｙｅｓ）、デューティ比を決定する（ステップＳ２）。ＣＰＵ４０は、例えば、放電対象の電池セル１０１のセル電圧に応じてデューティ比を決定する。ＣＰＵ４０は、例えば、放電対象の電池セル１０１のセル電圧が、第１電圧Ｖ１である場合にはデューティ比を５０％に決定し、第１電圧Ｖ１よりも高い第２電圧Ｖ２である場合にはデューティ比を４０％に決定する。次に、ＣＰＵ４０は、決定したデューティ比に基づいて放電対象の電池セル１０１を放電する（ステップＳ３）。ＣＰＵ４０は、例えば、放電対象の電池セル１０１に接続される直列回路２１のＦＥＴ２１ｂのゲート端子を、デューティ比に基づいてＰＷＭ制御することにより基準電流Ｉで放電対象の電池セル１０１を放電する。ＣＰＵ４０は、放電対象の電池セル１０１のセル電圧が他の電池セル１０１のセル電圧と同等となった場合、放電対象の電池セル１０１の放電を終了する。なお、上述のステップＳ１で、ＣＰＵ４０は、各電池セル１０１のセル電圧において所定の電位差がない場合（ステップＳ１；Ｎｏ）、再度、各電池セル１０１のセル電圧において所定の電位差があるか否かを判定する。
【００１８】
以上のように、実施形態に係る電池監視装置１は、放電回路２０と、電圧検出部１０と、ＣＰＵ４０とを備える。放電回路２０は、抵抗２１ａとＦＥＴ２１ｂとの直列回路２１を複数有する。そして、放電回路２０は、直列接続された複数の電池セル１０１の個々に対して直列回路２１が個別に並列接続され、ＦＥＴ２１ｂにより複数の電池セル１０１を個別に放電する。電圧検出部１０は、複数の電池セル１０１のセル電圧を個別に検出する。ＣＰＵ４０は、電圧検出部１０により検出された複数の電池セル１０１の個々のセル電圧に基づいて放電対象の電池セル１０１を放電し、複数の電池セル１０１の充電量を均一に調整する。このとき、ＣＰＵ４０は、電圧検出部１０により検出された放電対象の電池セル１０１のセル電圧に応じてＦＥＴ２１ｂを制御するデューティ比を変更することで放電対象の電池セル１０１を予め定められた基準電流Ｉで放電する。
【００１９】
この構成により、電池監視装置１は、放電対象の電池セル１０１を基準電流Ｉで放電するので放電回路２０の温度上昇を所定の範囲内に抑えることができる。また、電池監視装置１は、従来のように放電回路２０等の温度を監視する制御を省略することができる。この結果、電池監視装置１は、放電回路２０の温度上昇を所定の範囲内に抑えた上で、各電池セル１０１の充電量を均一に調整する制御を簡略化することができる。また、電池監視装置１は、従来のように放電回路２０等の温度を監視する温度監視回路を省略することができるので、大型化を抑制できる。また、電池監視装置１は、基準電流Ｉで放電するので放電時間の終了を精度よく推定できる。
【００２０】
上記電池監視装置１において、基準電流Ｉは、放電回路２０が許容可能な発熱量に基づいて定められる。この構成により、電池監視装置１は、放電回路２０の温度上昇を所定の範囲内に確実に抑えることができる。
【００２１】
上記電池監視装置１において、ＣＰＵ４０は、放電対象の電池セル１０１のセル電圧が相対的に高い場合、デューティ比を相対的に低くし、放電対象の電池セル１０１のセル電圧が相対的に低い場合、デューティ比を相対的に高くする。この構成により、電池監視ユニットは、放電対象の電池セル１０１を基準電流Ｉで放電することができる。
【００２２】
〔変形例〕
次に、実施形態の変形例について説明する。デューティ比は、放電対象の電池セル１０１のセル電圧に予め対応付けて記憶部に記憶する例について説明したがこれに限定されない。デューティ比は、放電対象の電池セル１０１のセル電圧に基づいて演算により求めてもよい。
【００２３】
また、電池監視装置１は、パッシブ方式のセルバランサ機能である例について説明したが、アクティブ方式のセルバランサ機能に対しても適用可能である。アクティブ方式の場合、電池監視装置１は、例えば、放電電流を他の電池セル１０１に充電する。
【００２４】
〔参考例〕
次に、参考例について説明する。参考例に係る電池監視装置１Ａは、複数の電池セル１０１が電気的に直列に接続された電池セル集合体１００（例えばリチウムイオン電池）に対し、各電池セル１０１の充電量を均一に調整するセルバランサ機能を有した装置である。電池監視装置１Ａは、例えば、当該電池監視装置１Ａの使用開始時に起動処理としてＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）５０の正常性を確認する。以下、電池監視装置１Ａについて詳細に説明する。なお、参考例は、実施形態と同等の構成要素には同じ符号を付し、その詳細な説明を省略する。
【００２５】
電池監視装置１Ａは、図４に示すように、電圧検出部１０と、放電回路２０と、入力Ｉ／Ｆ３０と、ＣＰＵ４０と、ＲＡＭ５０とを備える。ＲＡＭ５０は、揮発性のメモリであり、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等が考えられるが、これらに限定されない。ＲＡＭ５０は、図５に示すように、所定のデータ領域５１（例えば８ビットのデータ領域）毎にアドレスが割り当てられる。ＲＡＭ５０は、アドレスが指定されることによりデータ領域５１が特定される。
【００２６】
ＣＰＵ４０は、ＲＡＭ５０に接続され、ＲＡＭ５０からデータを読み出したり、ＲＡＭ５０にデータを書き込んだりする。ＣＰＵ４０は、例えば、アドレスを指定することにより、指定したアドレスのデータ領域５１のデータを読み出したり、指定したアドレスのデータ領域５１にデータを書き込んだりする。
【００２７】
ＣＰＵ４０は、例えば、電池監視装置１Ａの使用開始時に起動処理としてＲＡＭ５０の各データ領域５１の正常性を確認する。ＣＰＵ４０は、予め設定された初期化データ（例えば０ｘＦＦ）をＲＡＭ５０の最下位のアドレスである第０アドレス（ＲＡＭ[０]）のデータ領域５１に書き込む。次に、ＣＰＵ４０は、第０アドレスの次のアドレスである第１アドレス（ＲＡＭ[１]）のデータ領域５１に対して第０アドレス（ＲＡＭ[０]）のデータ領域５１のデータを書き込む。次に、ＣＰＵ４０は、第１アドレスの次のアドレスである第２アドレス（ＲＡＭ[２]）のデータ領域５１に対して第１アドレス（ＲＡＭ[１]）のデータ領域５１のデータを書き込む。ＣＰＵ４０は、この処理を最上位のアドレスである第Ｎアドレス（ＲＡＭ[Ｎ]）のデータ領域５１までの全ＲＡＭエリアに対して行う。そして、ＣＰＵ４０は、第Ｎアドレス（ＲＡＭ[Ｎ]）のデータ領域５１に書き込まれたデータと初期化データ（例えば０ｘＦＦ）とを比較する。ＣＰＵ４０は、第Ｎアドレス（ＲＡＭ[Ｎ]）のデータ領域５１のデータ（読込データ）と初期化データ（例えば０ｘＦＦ）とが一致する場合にはＲＡＭ５０が正常であると判定する。また、ＣＰＵ４０は、第Ｎアドレス（ＲＡＭ[Ｎ]）のデータ領域５１のデータ（読込データ）と初期化データ（例えば０ｘＦＦ）とが一致しない場合にはＲＡＭ５０が異常であると判定する。ＣＰＵ４０は、ＲＡＭ５０の判定結果に基づいて、正常又は異常を報知する。
【００２８】
次に、図６を参照して電池監視装置１Ａの動作例について説明する。電池監視装置１ＡのＣＰＵ４０は、電源がオンされたか否かを判定する（ステップＴ１）。ＣＰＵ４０は、電源がオンされた場合（ステップＴ１；Ｙｅｓ）、ＲＡＭ５０の最下位のアドレスのデータ領域５１に初期化データを書き込む（ステップＴ２）。ＣＰＵ４０は、例えば、最下位のアドレスである第０アドレス（ＲＡＭ[０]）のデータ領域５１に初期化データ（例えば０ｘＦＦ）を書き込む。次に、ＣＰＵ４０は、次のアドレスのデータ領域５１に一つ前のアドレスのデータ領域５１のデータを書き込む（ステップＴ３）。ＣＰＵ４０は、例えば、第０アドレスの次のアドレスである第１アドレス（ＲＡＭ[１]）のデータ領域５１に第０アドレス（ＲＡＭ[０]）のデータ領域５１のデータを書き込む。次に、ＣＰＵ４０は、データ領域５１にデータを書き込む処理を終了するか否かを判定する（ステップＴ４）。ＣＰＵ４０は、例えば、最上位のアドレスである第Ｎアドレス（ＲＡＭ[Ｎ]）のデータ領域５１にデータを書き込んだ場合、データ書き込み処理を終了する。ＣＰＵ４０は、データ領域５１にデータを書き込む処理を終了すると判定した場合（ステップＴ４；Ｙｅｓ）、ＲＡＭ５０が正常であるか否かを判定する（ステップＴ５）。ＣＰＵ４０は、例えば、第Ｎアドレス（ＲＡＭ[Ｎ]）のデータ領域５１のデータと初期化データ（例えば０ｘＦＦ）とが一致する場合にはＲＡＭ５０が正常であると判定する。ＣＰＵ４０は、ＲＡＭ５０が正常である場合（ステップＴ５；Ｙｅｓ）、正常を報知する（ステップＴ６）。一方、ＣＰＵ４０は、例えば、第Ｎアドレス（ＲＡＭ[Ｎ]）のデータ領域５１のデータと初期化データ（例えば０ｘＦＦ）とが一致しない場合にはＲＡＭ５０が異常であると判定する。ＣＰＵ４０は、ＲＡＭ５０が異常である場合（ステップＴ５；Ｎｏ）、異常を報知する（ステップＴ７）。なお、上述のステップＴ１で、ＣＰＵ４０は、電源がオフの場合（ステップＴ１；Ｎｏ）、電源がオンされるまで待機する。また、上述のステップＴ４で、ＣＰＵ４０は、データ領域５１にデータを書き込む処理を終了しないと判定した場合（ステップＴ４；Ｎｏ）、ステップＴ３に戻って、次のアドレスのデータ領域５１に一つ前のアドレスのデータ領域５１のデータを書き込む。
【００２９】
以上のように、参考例に係る電池監視装置１Ａは、複数のデータ領域５１を含んで構成され、データ領域５１毎にアドレスが割り当てられたＲＡＭ５０と、ＲＡＭ５０を制御するＣＰＵ４０とを備える。ＣＰＵ４０は、最初（最下位）のアドレスのデータ領域５１に予め定められた初期化データを書き込んだ後、アドレスの順番に従って、一つ前のアドレスのデータ領域５１に書き込まれたデータを次のアドレスのデータ領域５１に書き込む。そして、ＣＰＵ４０は、最後（最上位）のアドレスのデータ領域５１に書き込まれたデータと初期化データとが一致する場合にはＲＡＭ５０が正常であると判定し、最後のアドレスのデータ領域５１に書き込まれたデータと初期化データとが一致しない場合にはＲＡＭ５０が異常であると判定する。
【００３０】
この構成により、電池監視装置１Ａは、従来のように初期化データを全てのデータ領域５１に一律に書き込み、各データ領域５１に初期化データが正常に書き込まれているか否かを確認する場合と比較し、演算量を削減することができる。つまり、電池監視装置１Ａは、従来のように全てのデータ領域５１に書き込まれたデータを確認する必要はなく、最後のアドレスのデータ領域５１に書き込まれたデータを確認すればよいので、確認処理の演算量を大幅に削減することができる。
【００３１】
なお、参考例は、電池監視装置１ＡのＲＡＭ５０に適用される例について説明したが、これに限定されず、車両に搭載されるメータ機器等の装置のＲＡＭに適用してもよい。
【符号の説明】
【００３２】
１  電池監視装置
１０１  電池セル
１０  電圧検出部
２０  放電回路
２１  直列回路
２１ａ  抵抗
２１ｂ  ＦＥＴ（スイッチング素子）
４０  ＣＰＵ（制御部）
Ｉ  基準電流
【図１】
2019022328.tif 000003
【図２】
2019022328.tif 000004
【図３】
2019022328.tif 000005
【図４】
2019022328.tif 000006
【図５】
2019022328.tif 000007
【図６】
2019022328.tif 000008