(57)【要約】【課題】画質の劣化を抑制可能な撮像素子および撮像装置を提供すること。【解決手段】入射光に基づいて生成された電荷を蓄積する光電変換部と、光電変換部から転送された電荷を保持する電荷保持部と、を備える単位画素と、電荷保持部から出力された電荷に対応する信号を、電荷を光電変換部から電荷保持部に転送する場合の転送条件に基づいて補正する補正部と、を有する。【選択図】図８
2019022198.tif 000002
【特許請求の範囲】
【請求項１】
入射光に基づいて生成された電荷を蓄積する光電変換部と、前記光電変換部から転送された前記電荷を保持する電荷保持部と、を備える単位画素と、
前記電荷保持部から出力された前記電荷に対応する信号を、前記電荷を前記光電変換部から前記電荷保持部に転送する場合の転送条件に基づいて補正する補正部と、を有することを特徴とする撮像素子。
【請求項２】
前記転送条件は、前記光電変換部から前記電荷保持部への転送回数であることを特徴とする請求項１に記載の撮像素子。
【請求項３】
前記転送条件は、前記光電変換部から前記電荷保持部への転送時の電圧であることを特徴とする請求項１または２に記載の撮像素子。
【請求項４】
前記転送条件は、前記光電変換部から前記電荷保持部への転送時の転送パルスの傾きであることを特徴とする請求項１から３のいずれか１項に記載の撮像素子。
【請求項５】
前記転送条件は、前記光電変換部から前記電荷保持部への転送時の温度であることを特徴とする請求項１から４のいずれか１項に記載の撮像素子。
【請求項６】
前記補正部は、前記転送条件に基づいて前記信号に対する補正に使用する補正係数を変更することを特徴とする請求項１から５のいずれか１項に記載の撮像素子。
【請求項７】
前記補正係数は、前記信号に対してゲイン補正するためのゲイン値であることを特徴とする請求項６に記載の撮像素子。
【請求項８】
前記補正係数は、前記信号に対してオフセット補正するためのオフセット値であることを特徴とする請求項６または７に記載の撮像素子。
【請求項９】
前記補正部は、前記撮像素子の撮像面の領域に基づいて前記補正係数を変更することを特徴とする請求項６から７のいずれか１項に記載の撮像素子。
【請求項１０】
前記電荷保持部は、フローティングディフュージョン部であることを特徴とする請求項１から９のいずれか１項に記載の撮像素子。
【請求項１１】
前記撮像素子は、複数の前記単位画素を有し、
前記電荷保持部は、フローティングディフュージョン部とは異なるメモリ部であり、
複数の前記光電変換部は、同一のタイミングで、電荷を転送することを特徴とする請求項１から９のいずれか１項に記載の撮像素子。
【請求項１２】
前記単位画素は、複数の前記電荷保持部を備えることを特徴とする請求項１１に記載の撮像素子。
【請求項１３】
入射光に基づいて生成された電荷を蓄積する光電変換部と、前記光電変換部から転送された前記電荷を保持する電荷保持部と、を備える撮像素子と、
前記電荷保持部から出力された前記電荷に対応する信号を、前記電荷を前記光電変換部から前記電荷保持部に転送する場合の転送条件に基づいて補正する補正部と、を有することを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子および撮像装置に関する。
【背景技術】
【０００２】
近年、デジタル一眼レフカメラやビデオカメラには、ＣＭＯＳ撮像素子が多く使用されている。ＣＭＯＳ撮像素子は、多画素化、高速撮像化および高ＩＳＯ化を要求され、開発されてきた。近年では、多くのＣＭＯＳ撮像素子の画素数が１０００万画素を超えている。
【０００３】
ＣＭＯＳ撮像素子は、画素ごとにフォトダイオード（以下、ＰＤ）を有し、ＰＤに蓄積された電荷は、電荷保持部に転送され、電荷保持部より順次出力線を介して読み出される。電荷がＰＤから電荷保持部に転送される際、電荷が残る不完全転送が生じやすい。完全転送を実現するためには、電荷転送路の濃度等の製造条件の最適化が必要である。しかしながら、多画素化に伴う画素ピッチの縮小に伴い、最適化の管理が非常に困難であり、わずかの誤差により電子数個レベルの不完全転送が生じてしまう。不完全転送が生じると、本来入射光量に比例して得られる出力値の特性（リニアリティ）が悪化してしまう。
【０００４】
特許文献１では、不完全転送に伴う電荷損失を補正するためのオフセット補正量を撮像素子により生成される電気信号に加算する撮像装置が開示されている。特許文献２では、露光中に画素信号の、ＰＤから電荷保持部への転送および電荷保持部からの非破壊の読み出しを繰り返して撮影状態をライブビューで確認可能なデジタルカメラが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許４６７８８２４号公報
【特許文献２】特開２００２−２７３２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の撮像装置では、撮影感度に応じて異なる不完全転送の影響を考慮して、撮影感度に応じてオフセット補正値が変更される。しかしながら、不完全転送の影響は転送時の電圧値、転送パルスの傾き、および撮影時の温度によっても異なるため、オフセット補正値を撮影感度のみに応じて変更するだけでは不十分である。
【０００７】
特許文献２のデジタルカメラでは、ＰＤからの電荷転送を複数回行うことによる不完全転送の影響は、電荷転送を１回行う場合に比べて大きくなる。例えば、電荷転送を２回行う場合の電荷残り量は、電荷転送を１回行う場合の２倍になる。その結果、転送回数が増えるほど、得られる画像の画質が劣化してしまう。
【０００８】
本発明は、画質の劣化を抑制可能な撮像素子および撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一側面としての撮像素子は、入射光に基づいて生成された電荷を蓄積する光電変換部と、前記光電変換部から転送された前記電荷を保持する電荷保持部と、を備える単位画素と、前記電荷保持部から出力された前記電荷に対応する信号を、前記電荷を前記光電変換部から前記電荷保持部に転送する場合の転送条件に基づいて補正する補正部と、を有することを特徴とする。
【００１０】
本発明の他の側面としての撮像装置は、入射光に基づいて生成された電荷を蓄積する光電変換部と、前記光電変換部から転送された前記電荷を保持する電荷保持部と、を備える撮像素子と、前記電荷保持部から出力された前記電荷に対応する信号を、前記電荷を前記光電変換部から前記電荷保持部に転送する場合の転送条件に基づいて補正する補正部と、を有することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、画質の劣化を抑制可能な撮像素子および撮像装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係る撮像装置のブロック図である。
【図２】撮像素子のブロック図である。
【図３】実施例１の撮像素子の単位画素の回路構成を示す図である。
【図４】撮像素子の列回路の構成を示す図である。
【図５】１回転送モードにおける電荷読み出し動作を示すタイミングチャートである。
【図６】複数回転送モードにおける電荷読み出し動作を示すタイミングチャートである。
【図７】実施例１の複数回転送の駆動動作を模式的に表す図である。
【図８】信号の出力特性例と補正後出力例を示す図である。
【図９】実施例２の撮像素子の単位画素の回路構成を示す図である。
【図１０】実施例２の複数回転送の駆動動作を模式的に表す図である。
【図１１】実施例２の変形例における撮像素子の単位画素の画素回路を示す図である。
【図１２】実施例２の変形例における電荷蓄積動作を示す模式図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。
【００１４】
図１は、本発明の実施形態に係る撮像装置１００のブロック図である。撮像装置１００は、撮像光学系として、撮像レンズ１０１およびレンズ絞り１０２を備える。撮像レンズ１０１およびレンズ絞り１０２を通過した光は、撮像レンズ１０１の焦点位置近傍に結像する。なお、撮像レンズ１０１は、１枚のレンズとして図示されているが、実際には複数のレンズ群から構成される。また、撮像光学系は、撮像装置１００に固定されていてもよいし、着脱可能に取り付けられていてもよい。
【００１５】
撮像素子１０３は、ＣＭＯＳ撮像素子であり、撮像レンズ１０１により結像された被写体像を光量に応じて電気信号に変換するとともに、データ処理可能な画像信号に変換する。信号処理回路１０４は、撮像素子１０３から出力される画像信号に対して信号増幅、基準レベル調整等の各種の補正、およびデータの並べ替えなどを行う。タイミング発生回路１０５は、撮像素子１０３や信号処理回路１０４に駆動タイミング信号を出力する。
【００１６】
全体制御・演算回路１０６は、撮像素子１０３や信号処理回路１０４などを含む撮像装置１００全体の統括的な駆動および制御を行う。また、全体制御・演算回路１０６は、信号処理回路１０４から出力された画像信号に対して、所定の画像処理や欠陥補正等を施す。メモリ回路１０７および記録回路１０８は、全体制御・演算回路１０６から出力された画像信号等を記録保持する不揮発性メモリ、またはメモリカード等の記録媒体である。操作回路１０９は、撮像装置１００に備え付けられた操作部材からの信号を受け付け、全体制御・演算回路１０６に対してユーザーの命令を反映する。表示回路１１０は、撮影後の画像、ライブビュー画像、および各種設定画面等を表示する。
【００１７】
図２は、撮像素子１０３のブロック図である。撮像素子１０３には、複数の単位画素２００が行列状に配置されている。図２では、４行４列の計１６個の単位画素２００が図示されているが、実際は数千万の単位画素２００が配列されている。単位画素２００には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のベイヤ―配列のカラーフィルタが設けられている。なお、単位画素２００それぞれに記載されている文字と数字は、画素の色とアドレスを示している。例えば、Ｇ０１は、０行１列目のＧ（緑）画素を示す。単位画素２００は、列出力線２０１に画素信号を出力する。列出力線２０１には、電流源２０２が接続されている。
【００１８】
読み出し回路２０３は、複数の列回路２１１を備える。列回路２１１は、列出力線２０１から入力された画素信号に対して、アナログデジタル変換（ＡＤ変換）を行う。スロープ電圧発生回路２０４は、列回路２１１が行うＡＤ変換で使用される、時間の経過に応じて一定の変化率で電位が変化するスロープ電圧を生成する。
【００１９】
列回路２１１でＡＤ変換された信号は、水平走査回路２０５の駆動により、水平出力線２０９およびデジタル出力処理回路２１０を介して撮像素子１０３の外部に順次出力される。垂直走査回路２０６は、単位画素２００の行ごとに接続されている信号線２０７を介して行の選択および単位画素２００の駆動を行う。図２では、信号線２０７は、０行目の単位画素２００にのみ接続されているが、実際には各行に配線されている。タイミングジェネレーター（ＴＧ）２０８は、読み出し回路２０３、スロープ電圧発生回路２０４、水平走査回路２０５、垂直走査回路２０６、およびデジタル出力処理回路２１０に信号を送り、各回路の駆動を制御する。
【実施例１】
【００２０】
図３は、撮像素子１０３の単位画素２００の回路構成の一例を示している。フォトダイオード（光電変換部。以下、ＰＤ）３０１は、入射光に基づいて電荷を生成するとともに、生成した電荷を蓄積する。本実施例では、ＰＤ３０１は、撮像レンズ１０１により結像された被写体像を受けて電荷を発生し、発生した電荷を蓄積する。ＰＤ３０１に蓄積された電荷は、転送ＭＯＳトランジスタ（以下、転送スイッチ）３０２を介して電荷保持部であるフローティングディフュージョン部（以下、ＦＤ）３０４に転送される。選択スイッチ３０６がオンされると、ＦＤ３０４に転送された電荷に対応する電圧を表す電圧信号（画素信号）が、ソースフォロワアンプを形成する増幅ＭＯＳトランジスタ（以下、ＳＦ）３０５を介して列出力線２０１に出力される。選択スイッチ３０６は単位画素２００の行単位で制御され、選択された行の画素信号が一括して各列の列出力線２０１に出力される。リセットＭＯＳトランジスタ（以下、リセットスイッチ）３０３は、ＦＤ３０４の電位、および転送スイッチ３０２を介してＰＤ３０１の電位をＶＤＤにリセットする。
【００２１】
ＦＤ３０４に転送された電荷は、リセットスイッチ３０３でリセットされない限りＦＤ３０４に保持される。ＰＤ３０１に蓄積された電荷が、電荷を既に保持している状態のＦＤ３０４に転送された場合、ＰＤ３０１から転送された電荷はＦＤ３０４に既に保持されている電荷に重畳される。
【００２２】
転送スイッチ３０２、リセットスイッチ３０３、および選択スイッチ３０６はそれぞれ、垂直走査回路２０６に接続されている信号線２０７を介して制御信号ＰＴＸ，ＰＲＥＳ，ＰＳＥＬにより制御される。
【００２３】
図４を参照して、読み出し回路２０３を構成する列回路２１１について説明する。図４は、列回路２１１の構成の一例を示している。
【００２４】
アンプ４０１は、列出力線２０１から入力された画素信号を増幅する。容量４０３は、信号電圧を保持するために用いられる。容量４０３への書き込みは、制御信号ＰＳＨによりスイッチ４０２がオン／オフすることで制御される。
【００２５】
比較器４０４の一方の入力端子には、スロープ電圧発生回路２０４から供給された参照電圧であるスロープ電圧（Ｖｓｌｏｐｅ）が入力される。比較器４０４の他方の入力端子には、容量４０３に書き込まれたアンプ４０１の出力が入力される。比較器４０４は、アンプ４０１の出力とスロープ電圧Ｖｓｌｏｐｅとを比較し、その大小関係によってローレベルおよびハイレベルの２値のいずれかを出力する。具体的には、比較器４０４は、スロープ電圧Ｖｓｌｏｐｅがアンプ４０１の出力に対して小さい場合はローレベルを出力し、大きい場合はハイレベルを出力する。スロープ電圧Ｖｓｌｏｐｅの遷移が開始すると、クロック（以下、ＣＬＫ）が動き出す。カウンタ４０５は、比較器４０４の出力ＣＯＭＰがハイレベルの場合、ＣＬＫに対応してカウント値をカウントアップし、比較器４０４の出力ＣＯＭＰがローレベルに反転する（大小関係が逆転する）と同時に動作を停止する。
【００２６】
Ｎメモリ４０６は、ＦＤ３０４のリセットレベルの信号（以下、「Ｎ信号」）がＡＤ変換されたデジタル信号を保持する。Ｓメモリ４０７は、ＰＤ３０１の信号をＦＤ３０４のＮ信号に重畳した信号（以下、「Ｓ信号」）がＡＤ変換されたデジタル信号を保持する。
【００２７】
Ｎ信号およびＳ信号は、水平走査回路２０５からの制御信号によって、水平出力線４０８，４０９を介してデジタル出力処理回路２１０に出力される。デジタル出力処理回路２１０は、Ｓ信号からノイズの要因となるＮ信号（ＦＤ３０４のリセットノイズ成分）が除去された差動信号（光成分）を出力する。
【００２８】
以下、撮像素子１０３の１行分の単位画素２００からの電荷読み出し動作について説明する。本実施例の撮像素子１０３は、ＰＤ３０１からＦＤ３０４に電荷を１回転送した後に信号を読み出す１回転送モードと、複数回転送した後に信号を読み出す複数回転送モードと、を有する。
【００２９】
図５は、１回転送モードにおける電荷読み出し動作の一例を示すタイミングチャートである。各制御信号のタイミング、スロープ電圧Ｖｓｌｏｐｅ、ＣＬＫ、および水平走査信号が模式的に示されている。また、各タイミングにおける、アンプ４０１より出力された垂直出力線の電圧Ｖｌおよび比較器４０４の出力ＣＯＭＰも示されている。
【００３０】
時刻ｔ５００では、ＰＤ３０１からの信号の読み出しに先立って、リセットスイッチ３０３の制御信号ＰＲＥＳをＨｉにする。これによって、ＳＦ３０５のゲートがリセット電源電圧にリセットされる。
【００３１】
時刻ｔ５０１では、選択スイッチ３０６の制御信号ＰＳＥＬをＨｉにし、ＳＦ３０５を動作状態にする。
【００３２】
時刻ｔ５０２では、制御信号ＰＲＥＳをＬｏにすることでＦＤ３０４のリセットを解除する。ＦＤ３０４から出力された電圧信号は、列出力線２０１にＮ信号として読み出され、列回路２１１に入力される。
【００３３】
時刻ｔ５０３，ｔ５０４では、制御信号ＰＳＨを順次Ｈｉ，Ｌｏにすることで、スイッチ４０２がオン、オフする。これにより、アンプ４０１で所望のゲインで増幅されたＮ信号は、容量４０３に保持される。容量４０３に保持されたＮ信号の信号値は、比較器４０４の一方の入力端子に入力される。
【００３４】
時刻ｔ５０５から時刻ｔ５０７まで、スロープ電圧発生回路２０４は、時間の経過に応じて、スロープ電圧Ｖｓｌｏｐｅを初期値から減少させる。時刻ｔ５０５でスロープ電圧Ｖｓｌｏｐｅの遷移が開始すると、ＣＬＫがカウンタ４０５に供給される。カウンタ４０５のカウント値は、ＣＬＫの数に応じて増加する。時刻ｔ５０６で比較器４０４に入力されたスロープ電圧ＶｓｌｏｐｅがＮ信号の信号値と同じ値になると、比較器４０４の出力ＣＯＭＰはローレベルになり、同時にカウンタ４０５の動作も停止する。カウンタ４０５の動作停止時のカウント値は、Ｎ信号がＡＤ変換された値になり、Ｎメモリ４０６に保持される。
【００３５】
時刻ｔ５０７，ｔ５０８では、制御信号ＰＴＸを順次Ｈｉ、Ｌｏにすることで、ＰＤ３０１に蓄積された電荷がＦＤ３０４に転送される。電荷量に応じて変動する、ＦＤ３０４から出力された電圧信号は、列出力線２０１にＳ信号として読み出され、列回路２１１に入力される。
【００３６】
時刻ｔ５０９，ｔ５１０では、制御信号ＰＳＨを順次Ｈｉ，Ｌｏにすることで、スイッチ４０２がオン、オフする。これにより、アンプ４０１で所望のゲインで増幅されたＳ信号は、容量４０３に保持される。容量４０３に保持されたＳ信号の信号値は、比較器４０４の一方の入力端子に入力される。
【００３７】
時刻ｔ５１１から時刻ｔ５１３までの間、スロープ電圧発生回路２０４は、時間の経過に応じて、スロープ電圧Ｖｓｌｏｐｅを初期値から減少させる。時刻ｔ５１１でスロープ電圧Ｖｓｌｏｐｅの遷移が開始すると、ＣＬＫがカウンタ４０５に供給される。カウンタ４０５のカウンタ値は、ＣＬＫの数に応じて増加する。時刻ｔ５１２で比較器４０４に入力されたスロープ電圧ＶｓｌｏｐｅがＳ信号の信号値と同じ値になると、比較器４０４の出力ＣＯＭＰはローレベルになり、同時にカウンタ４０５の動作も停止する。カウンタ４０５の動作停止時のカウント値は、Ｓ信号がＡＤ変換された値になり、Ｓメモリ４０７に保持される。
【００３８】
時刻ｔ５１３以降、水平走査回路２０５は、列回路２１１を順次動作させることで、Ｎメモリ４０６およびＳメモリ４０７に保持された信号を、水平出力線４０８，４０９を介してデジタル出力処理回路２１０に出力させる。デジタル出力処理回路２１０は、Ｓ信号からＮ信号を差し引いた差動信号を算出した後、算出した差動信号を撮像素子１０３の外部に出力する。
【００３９】
図６は、複数回転送モードにおける電荷読み出し動作の一例を示すタイミングチャートである。時刻ｔ６００から時刻ｔ６０８までの動作は、図５の時刻ｔ５００から時刻ｔ５０８までの動作と同様であるため、説明を省略する。
【００４０】
時刻ｔ６０９，ｔ６１０では、再度、制御信号ＰＴＸを順次Ｈｉ，Ｌｏにすることで、時刻ｔ６０８から時刻ｔ６１０までの間にＰＤ３０１に蓄積された電荷がＦＤ３０４に転送される。時刻ｔ６０７から時刻ｔ６０８までの１回目の電荷転送、および時刻ｔ６０９から時刻ｔ６１０までの２回目の電荷転送の間、制御信号ＰＲＥＳはＬｏのままなので、リセットは行われていない。そのため、２回目に転送された電荷は、１回目に転送され、ＦＤ３０４に保持された電荷に重畳される。電荷量に応じて変動する、ＦＤ３０４から出力された電圧信号は、列出力線２０１にＳ信号として読み出され、列回路２１１に入力される。
【００４１】
時刻ｔ６１１，ｔ６１２では、制御信号ＰＳＨを順次Ｈｉ，Ｌｏにすることで、スイッチ４０２がオン、オフする。これにより、アンプ４０１で所望のゲインで増幅されたＳ信号は、容量４０３に保持される。容量４０３に保持されたＳ信号の信号値は、比較器４０４の一方の入力端子に入力される。
【００４２】
時刻ｔ６１３から時刻ｔ６１５までの間、図５の時刻ｔ５１１から時刻ｔ５１３までの動作と同様の動作を行うことで、Ｓ信号がＡＤ変換された値がＳメモリ４０７に保持される。
【００４３】
本実施例の複数回転送モードにおける電荷読み出し動作では、Ｓ信号は、２回目の電荷転送後のみ読み出されているが、１回目の電荷転送後に読み出されてもよい。また、１行ごとに複数回転送および読み出し動作を繰り返すため、１フレームの読み出し時間が長くなってしまう。また、１回目の転送と２回目の転送との間のＰＤ３０１への電荷蓄積時間もあまり長くできない。そのため、撮像素子１０３は、図２で説明した列ごとに読み出し回路を備える構成よりも画素ごとに読み出し回路を備える構成を有することが好ましい。また、電荷転送後、読み出し時に次の電荷転送を行ってもよい。
【００４４】
図７は、複数回転送の駆動動作の一例を模式的に表している。横軸は時間、縦軸は撮像素子１０３における行の位置を示している。
【００４５】
撮影の開始に伴い、垂直走査回路２０６は、制御信号ＰＲＥＳ，ＰＴＸを全行に順次送り、画素のリセット動作を行う。リセット動作後、蓄積動作が開始される。１回目の蓄積動作後（蓄積時間Ｔ１の経過後）、制御信号ＰＴＸの制御により、ＰＤ３０１からＦＤ３０４に１回目の電荷転送が行われる。さらに、２回目の蓄積動作後（蓄積時間Ｔ２の経過後）、２回目の電荷転送およびＳ信号の読み出し動作が行われる。
【００４６】
しかしながら、上記駆動動作では、Ｓ信号の読み出し前にＮ信号を読み出すことができない。そこで、ノイズ除去のためにあらかじめＮ信号データを保持し、取得されたＳ信号と保持されたＮ信号との差分を算出する処理をすることが望ましい。また、上記駆動動作では、ＦＤ３０４が電荷を保持する時間が長いため、ＦＤ３０４に光が入らないようにすることが望ましい。
【００４７】
図７に示されるように、１回目の電荷転送をあらかじめ実行しておき、２回目の電荷転送およびＳ信号の読み出し動作を実行することで、１フレームの読み出し時間に影響を与えることなく複数回転送を実行することが可能である。なお、本実施例では、転送回数が２回である場合について説明したが、同様の動作を繰り返すことにより、転送回数を増加させることが可能である。
【００４８】
複数回転送は、例えば、ＰＤ３０１の面積が小さく、ＦＤ３０４の容量が大きい画素構成において、露光量が多い場合に非常に有効である。生成された電荷の量がＰＤ３０１により蓄積可能な電荷量に到達した場合でも、ＰＤ３０１が蓄積された電荷をＦＤ３０４に転送後、再び電荷を蓄積することで、検出可能な露光量を拡大（Ｄレンジ拡大）することが可能になる。
【００４９】
以上説明したとおり、複数回転送は、Ｄレンジ拡大に有効である。一方、ＰＤ３０１からＦＤ３０４への電荷転送において、不完全転送という課題があり、転送回数を増やすことによりその影響は大きくなる。
【００５０】
図８（ａ）は、転送回数ごとの露光量に対する出力特性の一例を示すグラフである。横軸が露光量であり、縦軸が出力値である。直線で示されるように、露光量に対して出力値は比例することが理想である。しかしながら、実際には、不完全転送による電荷の戻りの影響で露光量が少ない条件において出力値が理想値より小さくなる。その影響は、転送回数が増えるほど大きくなる。露光量に対する出力特性の悪化については、補正処理によって理想直線に近づけることが可能である。例えば、取得された出力値ｘに対して、補正係数（ゲイン補正を行うためのゲイン値α、およびオフセット補正を行うためのオフセット値β）を用いて補正後出力値ｙ（＝αｘ＋β）を算出すればよい。ゲイン値αとオフセット値βは、撮像素子の特性から任意に設定される係数である。
【００５１】
本発明では、転送回数に応じて変化する出力特性を考慮し、デジタル出力処理回路２１０が、転送回数に応じて、取得された出力値に対する補正量を変更する。本実施例では、デジタル出力処理回路２１０が、転送回数に応じて補正係数を変更する。具体的には、デジタル出力処理回路２１０は、転送回数が２回である場合のオフセットβが、転送回数が１回である場合に比べて大きくなるように補正する。図８（ｂ）は、取得された出力値に対する補正後出力値を示すグラフである。転送回数に応じて補正係数を変更するため、出力値が同じでも転送回数により補正後出力値が異なる。このように補正することで、図８（ａ）の理想値に近い、露光量に対する出力値を取得することが可能になる。
【００５２】
なお、本実施例では、デジタル出力処理回路２１０に上記補正を行わせているが、撮像装置１００内の信号処理回路１０４を補正部として機能させてもよい。
【００５３】
不完全転送の特性は、撮像素子１０３のレイアウトにも依存し、撮像素子１０３の撮像面内でも異なる。そこで、補正係数は、撮像面の領域に応じても変更できることが望ましい。例えば、あらかじめ、転送回数や領域ごとに補正係数を保持しておき、読み出された信号の駆動条件や画素のアドレスに応じて補正係数を変更すればよい。
【００５４】
また、転送特性は、撮影時の温度、転送時の電圧、転送時間および転送パルスの傾きに応じて変化するため、補正係数を上記条件に応じて変更することがより好適である。すなわち、１回転送モードにおいても、撮影時の温度、転送時の電圧、および転送パルスの傾きに応じて補正係数を変更することが望ましい。また、不完全転送の影響は図８で示したように露光量に依存するため、露光量の少ないシーンであるＩＳＯ感度が高い撮影条件時に積極的に本動作を行うことが好ましい。
【００５５】
以上説明したとおり、ＰＤ３０１から電荷保持部であるＦＤ３０４への電荷転送の回数などの転送条件に応じて得られた信号に対する補正係数を切り替えることにより、高画質な画像を取得することが可能となる。
【実施例２】
【００５６】
本実施例の撮像装置は、実施例１の撮像装置１００と同様の構成を有する。本実施例では、画素構成が実施例１とは異なる。本実施例の単位画素９００は、フォトダイオードとフローティングディフュージョン部との間に、電荷保存部として画素メモリ（メモリ部）を備える。画素メモリを備えることで、グローバルシャッター駆動が可能となり、複数回転送もより好適に行うことが可能となる。
【００５７】
図９は、単位画素９００の回路構成の一例を示している。フォトダイオード（光電変換部。以下、ＰＤ）９０１は、撮像レンズ１０１により結像された被写体像を受けて電荷を発生し、発生した電荷を蓄積する。リセットスイッチ９０２は、ＰＤ９０１のリセット動作を行う。ＰＤ９０１に蓄積された電荷は、転送スイッチ９０３を介して電荷保持部である画素メモリ９０４に転送される。画素メモリ９０４に保持された電荷は、転送スイッチ９０５を介してフローティングディフュージョン部（以下、ＦＤ）９０６に転送される。選択スイッチ９０９がオンされると、ＦＤ９０６に転送された電荷に対応する電圧を表す電圧信号（画素信号）が、ＳＦ９０８を介して列出力線２０１に出力される。なお、選択スイッチ９０９は単位画素９００の行単位で制御され、選択された行の画素信号が一括して各列の列出力線２０１に出力される。リセットＭＯＳトランジスタ（以下、リセットスイッチ）９０８は、ＦＤ９０６の電位、および転送スイッチ９０５を介して画素メモリ９０４の電位をＶＤＤにリセットする。また、転送スイッチ９０３も同時にオンすることで、ＰＤ９０１の電荷もリセット可能であるが、リセットスイッチ９０２をオンすることで、画素メモリ９０４に電荷を保持した状態でＰＤ９０１の電荷をリセット可能である。
【００５８】
転送スイッチ９０５、リセットスイッチ９０７、および選択スイッチ９０９はそれぞれ、垂直走査回路２０６に接続されている信号線２０７を介して制御信号ＰＴＸ，ＰＲＥＳ，ＰＳＥＬにより制御される。また、リセットスイッチ９０２および転送スイッチ９０３はそれぞれ、制御信号ＰＲＥＳ１，ＰＴＸ１により制御される。
【００５９】
図１０は、本実施例の撮像素子１０３における複数回転送の駆動動作の一例を模式的に表している。横軸は時間、縦軸は撮像素子１０３における行の位置を示している。
【００６０】
時刻ｔ１０００では、垂直走査回路２０６は、撮影の開始に伴い、制御信号ＰＲＥＳ１，ＰＴＸ１を全行に同時に送ることで、画素のリセット動作を行う。また、垂直走査回路２０６は、制御信号ＰＲＥＳ，ＰＴＸを全行に同時に送ることで、画素メモリ９０４およびＦＤ９０６のリセット動作も行う。
【００６１】
時刻ｔ１００１では、全行同時に１回目の蓄積動作が開始する。
【００６２】
１回目の蓄積動作後（蓄積時間Ｔ１の経過後）、時刻ｔ１００２から時刻ｔ１００３までは、制御信号ＰＴＸ１の制御により、ＰＤ９０１から画素メモリ９０４に対して、全行同時に１回目の電荷転送が行われる。
【００６３】
時刻ｔ１００３では、全行同時に２回目の蓄積動作が開始する。
【００６４】
２回目の蓄積動作後（蓄積時間Ｔ２の経過後）、時刻ｔ１００４から時刻ｔ１００５までは、制御信号ＰＴＸ１の制御により、２回目の電荷転送が行われる。
【００６５】
時刻ｔ１００５以降、読み出し動作が順次行われる。画素メモリ９０４に保持された電荷の読み出しは、図５のタイミングチャートに従うことで実施できる。本実施例では、ＰＤ３０１からＦＤ３０４に電荷転送を行う代わりに、画素メモリ９０４からＦＤ９０６に電荷転送を行う。
【００６６】
本実施例では、転送回数が２回である場合について説明したが、１回転送モードで１回目の電荷転送後、読み出してもよいし、転送回数を更に増やしてもよい。
【００６７】
本実施例の単位画素９００は、画素メモリ９０４を備えることで、全行同時刻で蓄積を行い、順次読み出していくグローバルシャッター駆動が可能となる。また、本実施例では、画素メモリ９０４に電荷を保持した後、ＦＤ９０６より読み出し動作を行う。これにより、Ｓ信号の読み出しに先立ってＦＤ９０６のＮ信号を読み出すことが可能であるため、ノイズ除去も精度良く行うことができ、高画質な画像を取得することが可能となる。
【００６８】
本実施例の構成では、ＰＤ９０１から画素メモリ９０４への電荷転送において、不完全転送という課題があり、転送回数を増やすことによりその影響は大きくなる。そのため、実施例１において図８を用いて説明した補正処理を実施する。ＰＤ９０１から画素メモリ９０４への転送回数に応じて補正係数を変更することでそれぞれの転送特性に適した出力値の補正を実現することができ、高画質な画像を取得することが可能となる。
【００６９】
また、本実施例においても、転送回数以外に、転送時の電圧や転送パルスの傾きに応じて転送特性は変化するため、補正係数は、上記条件に応じて補正係数を変更することがより好適である。
【００７０】
以上説明したとおり、ＰＤ９０１から電荷保持部である画素メモリ９０４への電荷転送の回数などの転送条件に応じて得られた信号に対する補正係数を切り替えることにより、高画質な画像を取得することが可能となる。
（変形例）
図１１は、実施例２の変形例における撮像素子１０３の単位画素１１００の回路構成の一例を示している。単位画素１１００は、１つのＰＤに対し、２つの画素メモリを備えるように構成されている。
【００７１】
フォトダイオード（光電変換部。以下、ＰＤ）１１０１は、撮像レンズ１０１により結像された被写体像を受けて電荷を発生し、発生した電荷を蓄積する。リセットスイッチ１１０２は、ＰＤ１１０１のリセット動作を行う。ＰＤ１１０１で蓄積された電荷は、転送スイッチ１１０３ａ，１１０３ｂを介して電荷保持部である画素メモリ１１０４ａ，１１０４ｂに転送される。単位画素１１００は、画素メモリ１１０４ａに対応する、転送スイッチ１１０５ａ、ＦＤ１１０６ａ、リセットスイッチ１１０７ａ、ＳＦ１１０８ａ、および選択スイッチ１１０９ａを備える。ＦＤ１１０６ａに転送された電荷に対応する電圧を表す電圧信号は、列出力線２０１ａに出力される。また、単位画素１１００は、画素メモリ１１０４ｂに対応する、転送スイッチ１１０５ｂ、ＦＤ１１０６ｂ、リセットスイッチ１１０７ｂ、ＳＦ１１０８ｂ、および選択スイッチ１１０９ｂを備える。ＦＤ１１０６ｂに転送された電荷に対応する電圧を表す電圧信号は、列出力線２０１ｂに出力される。
【００７２】
画素メモリ１１０４−１，１１０４−２のいずれかに電荷を転送するかは、転送スイッチ１１０５ａ，１１０５ｂを制御する制御信号ＰＴＸ１によって制御可能である。また、電荷の読み出しも制御信号ＰＲＥＳ，ＰＳＥＬ，ＰＴＸによって制御される。
【００７３】
１つのＰＤに対して、２つの画素メモリを備える単位画素１１００を有することで、撮像素子１０３では、様々なグローバルシャッター駆動が可能となる。
【００７４】
図１２は、ＰＤ１１０１の電荷蓄積動作の一例を示す模式図である。電荷蓄積動作の開始後、ＰＤ１１０１は、短秒蓄積と長秒蓄積が繰り返す。短秒蓄積で蓄積された電荷は、一方の画素メモリ（例えば、画素メモリ１１０４ａ）に転送され、随時読み出される。一方、長秒蓄積で蓄積された電荷は、他方の画素メモリ（画素メモリ１１０４ｂ）に転送される。この場合、転送された電荷は、１回転送後に読み出されてもよいし、複数回転送後に読み出されてもよい。図１２の例では、２回転送後に電荷を読み出すことで、蓄積時間Ｔ１＋Ｔ２の画像を取得することができる。上記動作を行うことで、短秒蓄積および長秒蓄積の両方の画像を取得することが可能である。
【００７５】
本実施例の構成では、転送条件に応じて、実施例１において図８を用いて説明した補正処理を実施することにより、高画質な画像を取得することが可能でなる。なお、転送回数だけでなく、転送スイッチごとに補正係数を変更してもよい。
【００７６】
以上説明したとおり、ＰＤ９０１から電荷保持部である画素メモリ１１０４ａ，１１０４ｂへの電荷転送の転送条件に応じて得られた信号に対する補正係数を切り替えることにより、高画質な画像を取得することが可能となる。
【００７７】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
【符号の説明】
【００７８】
１０３    撮像素子
２００    単位画素
２１０    デジタル出力処理回路（補正部）
３０１    フォトダイオード（光電変換部）
３０４    フローティングディフュージョン部（電荷保持部）
９００    単位画素
９０１    フォトダイオード（光電変換部）
９０４    画素メモリ（電荷保持部）
１１００  単位画素
１１０１  フォトダイオード（光電変換部）
１１０４ａ，１１０４ｂ  画素メモリ（電荷保持部）
【図１】
2019022198.tif 000003
【図２】
2019022198.tif 000004
【図３】
2019022198.tif 000005
【図４】
2019022198.tif 000006
【図５】
2019022198.tif 000007
【図６】
2019022198.tif 000008
【図７】
2019022198.tif 000009
【図８】
2019022198.tif 000010
【図９】
2019022198.tif 000011
【図１０】
2019022198.tif 000012
【図１１】
2019022198.tif 000013
【図１２】
2019022198.tif 000014