(57)【要約】【課題】回路保護の性能を高めたＤＣ／ＤＣコンバータおよびその制御回路を提供する。【解決手段】パルス変調器２１０は、ＤＣ／ＤＣコンバータ１００の出力の状態にもとづいて、スイッチングトランジスタＭ１を制御するためのパルス信号ＳＰを生成する。ドライバ２３０は、パルス信号ＳＰにもとづいてスイッチングトランジスタＭ１を駆動する。第１保護回路２５０は、スイッチングトランジスタＭ１に流れる電流ＩＭ１を示す電流検出信号ＶＣＳを受け、スイッチングトランジスタＭ１のオフ期間における電流検出信号ＶＣＳと所定の第１しきい値ＶＴＨ１との大小関係にもとづいて保護スイッチＭ２を制御する。【選択図】図２
2019022303.tif 000002
【特許請求の範囲】
【請求項１】
ＤＣ／ＤＣコンバータの制御回路であって、
前記ＤＣ／ＤＣコンバータは、
入力端子と、
コイルと、
前記コイルと前記入力端子の間に設けられた保護スイッチと、
前記コイルと接地の間に設けられたスイッチングトランジスタと、
を備え、
前記制御回路は、
前記ＤＣ／ＤＣコンバータの出力の状態にもとづいて、前記スイッチングトランジスタを制御するためのパルス信号を生成するパルス変調器と、
前記パルス信号にもとづいて前記スイッチングトランジスタを駆動するドライバと、
前記スイッチングトランジスタに流れる電流を示す電流検出信号を受け、前記スイッチングトランジスタのオフ期間における前記電流検出信号と所定の第１しきい値との大小関係にもとづいて前記保護スイッチを制御する第１保護回路と、
を備えることを特徴とする制御回路。
【請求項２】
前記第１保護回路は、前記オフ期間における前記電流検出信号が前記第１しきい値を超えると、前記保護スイッチをオフすることを特徴とする請求項１に記載の制御回路。
【請求項３】
前記第１保護回路は、前記オフ期間における前記電流検出信号が前記第１しきい値を超えた状態が所定時間持続すると、前記保護スイッチをオフすることを特徴とする請求項２に記載の制御回路。
【請求項４】
前記第１保護回路は、前記電流検出信号を前記第１しきい値と比較するコンパレータを含むことを特徴とする請求項２または３に記載の制御回路。
【請求項５】
前記第１保護回路は、前記コンパレータの出力と前記パルス信号に応じたゲート信号を論理演算する論理ゲートをさらに含むことを特徴とする請求項４に記載の制御回路。
【請求項６】
前記第１保護回路は、前記論理ゲートの出力が所定レベルの間、カウントを進めるカウンタを含み、前記カウンタのカウント値が所定値に達すると、前記保護スイッチをオフすることを特徴とする請求項５に記載の制御回路。
【請求項７】
前記第１保護回路は、前記スイッチングトランジスタのオフ期間において、前記電流検出信号がしきい値より小さくならないことを条件として、前記保護スイッチをオフすることを特徴とする請求項１に記載の制御回路。
【請求項８】
前記第１保護回路は、前記スイッチングトランジスタのオフ期間において、前記電流検出信号がしきい値より小さくならないサイクルが、所定数連続発生すると、前記保護スイッチをオフすることを特徴とする請求項７に記載の制御回路。
【請求項９】
前記第１保護回路は、
カウンタと、
前記電流検出信号が前記第１しきい値を下回るとアサートされるリセット信号を生成するコンパレータと、
前記リセット信号に応じてリセットされるカウンタと、
を備え、
前記カウンタのカウント値が所定値に達すると、前記保護スイッチをオフすることを特徴とする請求項７または８に記載の制御回路。
【請求項１０】
前記ＤＣ／ＤＣコンバータは、前記スイッチングトランジスタと前記接地の間に設けられたセンス抵抗をさらに備え、前記電流検出信号は、前記センス抵抗の電圧降下に応じていることを特徴とする請求項１から９のいずれかに記載の制御回路。
【請求項１１】
前記第１保護回路は、前記保護スイッチをオフ状態でラッチすることを特徴とする請求項１から１０のいずれかに記載の制御回路。
【請求項１２】
前記電流検出信号が所定の第２しきい値を超えると、前記スイッチングトランジスタをターンオフさせる第２保護回路をさらに備えることを特徴とする請求項１から１１のいずれかに記載の制御回路。
【請求項１３】
前記第２しきい値は前記第１しきい値と等しく、前記第１保護回路と前記第２保護回路は、コンパレータを共有することを特徴とする請求項１２に記載の制御回路。
【請求項１４】
前記第２しきい値は、前記第１しきい値より低いことを特徴とする請求項１２に記載の制御回路。
【請求項１５】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から１４のいずれかに記載の制御回路。
【請求項１６】
入力端子と、
コイルと、
前記コイルと前記入力端子の間に設けられた保護スイッチと、
前記コイルと接地の間に設けられたスイッチングトランジスタと、
前記保護スイッチおよび前記スイッチングトランジスタを制御する請求項１から１５のいずれかに記載の制御回路と、
を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項１７】
フライバックコンバータであることを特徴とする請求項１６に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
直流電圧を直流電圧に変換するＤＣ／ＤＣコンバータが広く利用される。図１は、ＤＣ／ＤＣコンバータの回路図である。ＤＣ／ＤＣコンバータ１００Ｒはフライバックコンバータであり、トランスＴ１、スイッチングトランジスタＭ１、保護スイッチＭ２、整流回路１１０、フィードバック回路１２０および一次側コントローラ２００Ｒを備える。
【０００３】
トランスＴ１は一次巻線Ｗ１および二次巻線Ｗ２を有する。スイッチングトランジスタＭ１は一次巻線Ｗ１と接続される。二次巻線Ｗ２にはダイオードＤ１および出力キャパシタＣ１を含む整流回路１１０が接続される。
【０００４】
フィードバック回路１２０は、ＤＣ／ＤＣコンバータ１００Ｒの出力の状態（たとえば出力電圧ＶＯＵＴ）に応じたフィードバック信号ＶＦＢを生成し、一次側コントローラ２００Ｒにフィードバックする。一次側コントローラ２００Ｒは、フィードバック信号ＶＦＢがその目標値に近づくように、スイッチングトランジスタＭ１をスイッチングする。
【０００５】
入力端子１０２と一次巻線Ｗ１の間には、保護スイッチＭ２が挿入される。スイッチングトランジスタＭ１のドレインソース間が短絡（ショート）する故障モードが発生した場合には、保護スイッチＭ２をターンオフすることにより、入力端子１０２から接地に向かって電流が流れ続けるのを防止できる。
【０００６】
特許文献１は、保護スイッチ（ロードスイッチ）を備えるスイッチングレギュレータ（昇圧コンバータ）の制御を開示する。このスイッチングレギュレータでは、２つの過電流保護手段が併用される。第１過電流保護手段は、スイッチングトランジスタに流れる電流が第１基準値を超えると、スイッチングトランジスタを直ちにターンオフする。一方、第２過電流保護手段は、スイッチングトランジスタに流れる電流が、第１基準値より高い第２基準値を超えると、ロードスイッチをオフするものである。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１７−９３１１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明者らは、特許文献１に記載の過電流保護について検討した結果、以下の課題を認識するに至った。
【０００９】
スイッチングトランジスタがターンオフできなくなる異常（たとえばドレインソース間のショート異常）した場合に、特許文献１のスイッチングレギュレータでは、スイッチングトランジスタの電流が、第２基準値を超えて初めて、保護がかかることになる。逆に言えば、スイッチングトランジスタの電流が第２基準値を超えない程度の軽度な短絡については、ロードスイッチをターンオフすることができない。またこのときにスイッチングトランジスタは制御不能であるから、第１過電流保護手段による保護も働かない。つまり第１基準値より大きく、第２基準値より小さい電流が流れ続けることになる。
【００１０】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、回路保護の性能を高めたＤＣ／ＤＣコンバータおよびその制御回路の提供にある。
【課題を解決するための手段】
【００１１】
本発明のある態様は、ＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、ＤＣ／ＤＣコンバータは、入力端子と、コイルと、コイルと入力端子の間に設けられた保護スイッチと、コイルと接地の間に設けられたスイッチングトランジスタと、を備える。制御回路は、ＤＣ／ＤＣコンバータの出力の状態にもとづいて、スイッチングトランジスタを制御するためのパルス信号を生成するパルス変調器と、パルス信号にもとづいてスイッチングトランジスタを駆動するドライバと、スイッチングトランジスタに流れる電流を示す電流検出信号を受け、スイッチングトランジスタのオフ期間における電流検出信号と所定の第１しきい値との大小関係にもとづいて保護スイッチを制御する第１保護回路と、を備える。
【００１２】
スイッチングトランジスタのオフ期間においては、スイッチングトランジスタが正常であれば、それに流れる電流はゼロのはずである。言い換えれば、オフ期間においてスイッチングトランジスタの電流が非ゼロであることは、スイッチングトランジスタに異常が生じているといえる。この態様によれば、この特性を利用することにより、スイッチングトランジスタがターンオフできなくなる異常を検出できる。
【００１３】
第１保護回路は、オフ期間における電流検出信号が第１しきい値を超えると、保護スイッチをオフしてもよい。
【００１４】
第１保護回路は、オフ期間における電流検出信号が第１しきい値を超えた状態が所定時間持続すると、保護スイッチをオフしてもよい。
【００１５】
第１保護回路は、電流検出信号を第１しきい値と比較するコンパレータを含んでもよい。第１保護回路は、コンパレータの出力とパルス信号に応じたゲート信号を論理演算する論理ゲートをさらに含んでもよい。
【００１６】
第１保護回路は、論理ゲートの出力が所定レベルの間、カウントを進めるカウンタを含み、カウンタのカウント値が所定値に達すると、保護スイッチをオフしてもよい。
【００１７】
第１保護回路は、スイッチングトランジスタのオフ期間において、電流検出信号がしきい値より小さくならないことを条件として保護スイッチをオフしてもよい。
【００１８】
第１保護回路は、スイッチングトランジスタのオフ期間において、電流検出信号がしきい値より小さくならないサイクルが、所定数連続発生すると、保護スイッチをオフしてもよい。
【００１９】
第１保護回路は、カウンタと、電流検出信号が第１しきい値を下回るとアサートされるリセット信号を生成するコンパレータと、リセット信号に応じてリセットされるカウンタと、を備えてもよい。カウンタのカウント値が所定値に達すると、保護スイッチをオフしてもよい。
【００２０】
ＤＣ／ＤＣコンバータは、スイッチングトランジスタと接地の間に設けられたセンス抵抗をさらに備えてもよい。電流検出信号は、センス抵抗の電圧降下に応じていてもよい。
【００２１】
第１保護回路は、保護スイッチをオフ状態でラッチしてもよい。
【００２２】
ある態様の制御回路は、電流検出信号が所定の第２しきい値を超えると、スイッチングトランジスタをターンオフさせる第２保護回路をさらに備えてもよい。
【００２３】
第２しきい値は第１しきい値と等しく、第１保護回路と第２保護回路は、コンパレータを共有してもよい。これにより回路面積を小さくできる。
【００２４】
第２しきい値は、第１しきい値より低くてもよい。
【００２５】
本発明の別の態様は、ＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、入力端子と、コイルと、コイルと入力端子の間に設けられた保護スイッチと、コイルと接地の間に設けられたスイッチングトランジスタと、保護スイッチおよびスイッチングトランジスタを制御する制御回路と、を備えてもよい。ＤＣ／ＤＣコンバータは、フライバックコンバータであってもよい。
【００２６】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２７】
本発明のある態様によれば、回路保護の性能を高めることができる。
【図面の簡単な説明】
【００２８】
【図１】ＤＣ／ＤＣコンバータの回路図である。
【図２】実施の形態に係る一次側コントローラを備えるＤＣ／ＤＣコンバータの回路図である。
【図３】図３（ａ）、（ｂ）は、一次側コントローラの動作を説明する図である。
【図４】第１実施例に係る一次側コントローラの回路図である。
【図５】図４の第１保護回路の動作を説明する図である。
【図６】第２実施例に係る一次側コントローラの回路図である。
【図７】図６の第１保護回路の動作を説明する図である。
【図８】第１保護回路および第２保護回路の変形例を示す図である。
【図９】一実施例に係るＤＣ／ＤＣコンバータの回路図である。
【図１０】一実施例に係るＤＣ／ＤＣコンバータを備える電源回路の回路図である。
【発明を実施するための形態】
【００２９】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３０】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００３１】
図２は、実施の形態に係る一次側コントローラ（制御回路）２００を備えるＤＣ／ＤＣコンバータ１００の回路図である。ＤＣ／ＤＣコンバータ１００は、周辺回路１０６と、一次側コントローラ２００を備える。本実施の形態においてＤＣ／ＤＣコンバータ１００はフライバックコンバータであり、入力端子１０２に入力される直流電圧ＶＩＮを昇圧（あるいは降圧）し、出力端子１０４に接続される図示しない負荷に出力電圧ＶＯＵＴを供給する。ここではＤＣ／ＤＣコンバータ１００は出力電圧ＶＯＵＴを一定とする定電圧出力とするが、その限りではなく、定電流出力であってもよい。
【００３２】
周辺回路１０６は、トランスＴ１、スイッチングトランジスタＭ１、保護スイッチＭ２、センス抵抗ＲＳ、整流回路１１０、フィードバック回路１２０を含む。
【００３３】
トランスＴ１は、一次巻線（コイル）Ｗ１および二次巻線Ｗ２を有する。保護スイッチＭ２は、一次巻線Ｗ１と入力端子１０２の間に設けられる。たとえば保護スイッチＭ２はＰＭＯＳトランジスタであってもよい。保護スイッチＭ２のゲートは、一次側コントローラ２００のシャットダウン（ＳＤ）ピンと接続される。スイッチングトランジスタＭ１は、一次巻線Ｗ１と接地の間に設けられる。たとえばスイッチングトランジスタＭ１はＮＭＯＳトランジスタである。スイッチングトランジスタＭ１のゲートは、一次側コントローラ２００の出力（ＯＵＴ）ピンと接続される。
【００３４】
センス抵抗ＲＳは、スイッチングトランジスタＭ１に流れる電流を検出するために設けられ、スイッチングトランジスタＭ１のソースと接地の間に設けられる。センス抵抗ＲＳには、スイッチングトランジスタＭ１に流れる電流ＩＭ１に比例した電圧降下が発生する。この電圧降下が、電流検出信号ＶＣＳとして一次側コントローラ２００の電流検出（ＣＳ）ピンに入力される。
【００３５】
二次巻線Ｗ２には整流回路１１０が接続される。整流回路１１０は、ダイオードＤ１および出力キャパシタＣ１を含む。整流回路１１０は、ダイオードＤ１に代えて、同期整流トランジスタおよびその制御回路を備えてもよい。定電流出力の場合、出力キャパシタＣ１は省略してもよい。
【００３６】
フィードバック回路１２０は、ＤＣ／ＤＣコンバータ１００の電気的状態（ここでは出力電圧ＶＯＵＴ）を示すフィードバック信号ＶＦＢを生成する。フィードバック信号ＶＦＢは、一次側コントローラ２００のフィードバック（ＦＢ）ピンに入力される。フィードバック信号ＶＦＢは、出力電圧ＶＯＵＴに比例した電圧であってもよい。
【００３７】
一次側コントローラ２００は、主として、フィードバック信号ＶＦＢおよび電流検出信号ＶＣＳにもとづいて、スイッチングトランジスタＭ１および保護スイッチＭ２を制御する。すなわち一次側コントローラ２００は、回路が正常であるとき、保護スイッチＭ２をオンに固定し、スイッチングトランジスタＭ１をスイッチングさせることにより、目標レベルに安定化された出力電圧ＶＯＵＴを発生する。一次側コントローラ２００は、スイッチングトランジスタＭ１のショート異常などの異常を検出すると、保護スイッチＭ２をオフする。
【００３８】
以下、一次側コントローラ２００の構成を説明する。
一次側コントローラ２００は、パルス変調器２１０、ドライバ２３０、第１保護回路２５０、第２保護回路２７０を備え、ひとつの半導体基板に集積化された機能ＩＣである。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００３９】
パルス変調器２１０は、ＤＣ／ＤＣコンバータ１００の状態にもとづいて、スイッチングトランジスタＭ１を制御するためのパルス信号ＳＰを生成する。具体的には、パルス変調器２１０は、フィードバック信号ＶＦＢにもとづいて、ＤＣ／ＤＣコンバータ１００の出力電圧ＶＯＵＴが目標値に近づくように、パルス信号ＳＰのデューティ比、スイッチング周波数、オン時間、オフ時間、パルス密度の少なくともひとつを調節する。
【００４０】
たとえばパルス変調器２１０は、ピーク電流モード、平均電流モード、あるいは電圧モードのパルス幅変調器であってもよい。パルス変調器２１０の構成は特に限定されず、公知技術を用いればよい。ドライバ２３０は、パルス信号ＳＰにもとづいてスイッチングトランジスタＭ１を駆動する。
【００４１】
第１保護回路２５０には、スイッチングトランジスタＭ１に流れる電流ＩＭ１を示す電流検出信号ＶＣＳが入力される。第１保護回路２５０は、スイッチングトランジスタＭ１のオフ期間（オフすべき期間）ＴＯＦＦにおける電流検出信号ＶＣＳと所定の第１しきい値ＶＴＨ１の大小関係にもとづいて保護スイッチＭ２を制御する。
【００４２】
たとえば第１保護回路２５０は、スイッチングトランジスタＭ１がターンオフできなくなるような異常モードを検出すると、保護スイッチＭ２をオフし、ＤＣ／ＤＣコンバータ１００をラッチ停止させてもよい。
【００４３】
第２保護回路２７０は、電流検出信号ＶＣＳが所定の第２しきい値ＶＴＨ２を超えると、ＯＣＰＯＵＴ（Over Current Protection Output）信号をアサート（たとえばハイレベル）する。ＯＣＰＯＵＴ信号は、パルス変調器２１０および／またはドライバ２３０に供給され、パルス変調器２１０および／またはドライバ２３０は、ＯＣＰＯＵＴ信号のアサートに応答して、スイッチングトランジスタＭ１をターンオフさせる。第２保護回路２７０による保護は、サイクルバイサイクルで行ってもよい。すなわち、毎スイッチングサイクルにおいて、スイッチングトランジスタＭ１をターンオンした後、電流検出信号ＶＣＳが第２しきい値ＶＴＨ２を超えると、スイッチングトランジスタＭ１を直ちにターンオフさせてもよい。
【００４４】
以上が一次側コントローラ２００の基本構成である。続いてその動作を説明する。図３（ａ）、（ｂ）は、一次側コントローラ２００の動作を説明する図である。図３（ａ）は、スイッチングトランジスタＭ１が正常であるときの、図３（ｂ）はスイッチングトランジスタＭ１がショート異常しているときの動作を示す。なおここでのショート異常は、スイッチングトランジスタＭ１のドレインソース間がショートする異常モードのほか、スイッチングトランジスタＭ１のゲート電圧がプルアップされた状態で固定されるような異常モードを含んでもよい。
【００４５】
スイッチングトランジスタＭ１が正常であるとき、スイッチングトランジスタＭ１のオフ期間ＴＯＦＦの間、それに流れる電流ＩＭ１は実質的にゼロとなる。したがって図３（ａ）に示すように、電流検出信号ＶＣＳも実質的にゼロとなり、第１しきい値ＶＴＨ１を超えることはない。
【００４６】
言い換えれば、オフ期間ＴＯＦＦにおいてスイッチングトランジスタＭ１の電流ＩＭ１が非ゼロであること、すなわち電流検出信号ＶＣＳが非ゼロであることは、スイッチングトランジスタＭ１がオフしていないこと、すなわちスイッチングトランジスタＭ１にショート異常が発生していることを意味する。
【００４７】
このように実施の形態に係る第１保護回路２５０によれば、スイッチングトランジスタＭ１のオフ期間中の電流検出信号ＶＣＳに着目することにより、ショート異常を検出できる。
【００４８】
本実施の形態のように、実質的にゼロであるべき量がゼロでないことを判定することは、ゼロでない値をあるしきい値より高いか否かを判定することよりも容易であり、また高精度に判定が可能である。したがってこの一次側コントローラ２００によれば、回路保護の性能を高めることができる。
【００４９】
またこの方式の別の利点のひとつは、第１しきい値ＶＴＨ１を、第２保護回路２７０の第２しきい値ＶＴＨ２とは無関係に規定できることにある。すなわち、第１しきい値ＶＴＨ１は、ゼロ付近に低く設定することも可能であり、この場合には、大電流が流れる前に、スイッチングトランジスタＭ１のショート異常を検出でき、すみやかに保護スイッチＭ２をオフすることができる。
【００５０】
ただし第１しきい値ＶＴＨ１を、第２しきい値ＶＴＨ２と同程度あるいはそれより高く設定することを禁ずるものではない。
【００５１】
本発明は、図１のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な実施例や変形例を説明する。
【００５２】
（第１実施例）
図４は、第１実施例に係る一次側コントローラ２００Ａの回路図である。図４には、主として第１保護回路２５０Ａの構成のみが示され、その他の回路ブロックは省略される。第１実施例において、第１保護回路２５０Ａは、オフ期間ＴＯＦＦにおける電流検出信号ＶＣＳが第１しきい値ＶＴＨ１を超えた状態が所定の判定時間τ、持続すると、保護スイッチＭ２をオフする。判定時間τを設けることにより、ノイズによる誤動作を防止できる。すなわちスイッチングトランジスタＭ１が正常であるときに、ノイズの影響で電流検出信号ＶＣＳが瞬時的に第１しきい値ＶＴＨ１を超えた場合には、それをマスクできる。
【００５３】
第１保護回路２５０Ａの機能を実現する方法は特に限定されないが、たとえば第１保護回路２５０Ａは、コンパレータ２５２、論理ゲート２５４、カウンタ２５６および出力段２５８を含む。コンパレータ２５２は、電流検出信号ＶＣＳを第１しきい値ＶＴＨ１と比較する。コンパレータ２５２の出力（ＳＣＰ信号）は比較結果を示し、ＶＣＳ＞ＶＴＨ１のときアサート（たとえばハイレベル）、ＶＣＳ＜ＶＴＨ１のときネゲートされる。
【００５４】
第１保護回路２５０Ａには、スイッチングトランジスタＭ１のオン、オフを示すゲート信号ＶＧが入力される。このゲート信号ＶＧは、パルス変調器２１０が生成するパルス信号ＳＰそのものであってもよいし、ドライバ２３０の出力であってもよいし、その他の信号であってもよい。ゲート信号ＶＧは、スイッチングトランジスタＭ１のオン期間ＴＯＮにおいてハイレベル、オフ期間ＴＯＦＦにおいてローレベルをとるものとする。
【００５５】
論理ゲート２５４は、ＳＣＰ信号とゲート信号ＳＧを論理演算する。論理ゲート２５４は、ゲート信号ＳＧがオフ期間ＴＯＦＦを示すとき、ＳＣＰ信号を通過させ、ゲート信号ＳＧがオン期間ＴＯＮを示すとき、ＳＣＰ信号を遮断する。たとえば論理ゲート２５４は、ＳＣＰ信号と、ゲート信号ＳＧの反転信号の論理積を生成してもよい。
【００５６】
論理ゲート２５４の出力ＳＣＰ’は、オフ期間ＴＯＦＦの間に、ＳＣＰ信号がアサートされると、すなわち電流検出信号ＶＣＳが第１しきい値ＶＴＨ１を超えると、所定レベル（たとえばハイレベル）をとる。論理ゲート２５４の出力ＳＣＰ’は、カウンタ２５６のイネーブル端子ＥＮに入力されており、カウンタ２５６は、イネーブル端子ＥＮの信号ＳＣＰ’が所定レベル（ハイレベル）の間、システムクロックＣＫＳＹＳと同期してカウントを進める。カウンタ２５６のリセット端子（反転論理）には、ゲート信号ＳＧが入力されており、オン期間からオフ期間に遷移するたびに、カウント値がリセットされる。リセット端子には、ゲート信号ＳＧに代えて、ＰＷＭの基準クロックＣＫを入力してもよい。
【００５７】
カウンタ２５６のカウント値が所定値ＴＨに達すると、ＳＣＰＯＵＴ（Short Circuit Protection Output）信号が所定レベル（たとえばハイレベル）となる。出力段２５８は、ＳＣＰＯＵＴ信号がハイレベルとなると、保護スイッチＭ２をオフする。出力段２５８は、保護スイッチＭ２のゲートソース間に設けられたトランジスタＭ３と、ＳＣＰＯＵＴ信号に応じてトランジスタＭ３を制御するドライバ２６０を含んでもよい。ドライバ２６０は、ＳＣＰＯＵＴ信号をラッチするラッチ回路を含んでもよい。
【００５８】
第２保護回路２７０は、コンパレータ２７２を含む。コンパレータ２７２は、電流検出信号ＶＣＳを第２しきい値ＶＴＨ２と比較し、ＶＣＳ＞ＶＴＨ２となるとアサート（たとえばハイレベル）される過電流検出（ＯＣＰ）信号を生成する。
【００５９】
以上が第１実施例に係る一次側コントローラ２００Ａの構成である。続いてその動作を説明する。図５は、図４の第１保護回路２５０Ａの動作を説明する図である。時刻ｔ０より前は正常な状態を、時刻ｔ０以降にショート異常が生じている。ここでは、第１保護回路２５０Ａと第２保護回路２７０のしきい値ＶＴＨ１，ＶＴＨ２は等しくＶＴＨとする。
【００６０】
ＣＬＫは、ＰＷＭの周期を規定する基準クロックである。時刻ｔ０より前の正常動作中に、電流検出信号ＶＣＳがしきい値ＶＴＨに達すると、第２保護回路２７０によってＯＣＰＯＵＴ信号がアサートされ、パルス信号ＳＰがオフレベルに遷移し、スイッチングトランジスタＭ１がターンオフする。サイクルバイサイクルの過電流保護である。
【００６１】
時刻ｔ０に、スイッチングトランジスタＭ１のショート異常が発生する。そうすると、スイッチングトランジスタＭ１のゲート信号（ＯＵＴ）がオフレベルであるにもかかわらず、電流ＩＭ１が増大し、電流検出信号ＶＣＳも増大する。時刻ｔ１に電流検出信号ＶＣＳがしきい値ＶＴＨに達すると、第２保護回路２７０によってＯＣＰＯＵＴ信号がアサートされ、パルス信号ＳＰがローレベルに遷移するが、ショート状態にあるスイッチングトランジスタＭ１をターンオフさせることはできない。したがって、スイッチングトランジスタＭ１には電流が流れ続け、電流検出信号ＶＣＳは大きいレベルを維持し続ける。時刻ｔ１にＯＣＰＯＵＴ信号のアサートに応答して、パルス信号ＳＰがローレベルになると、第１保護回路２５０Ａのカウンタ２５６によるカウントが開始される。時刻ｔ２に次のサイクルの基準クロックＣＬＫが発生し、パルス信号ＳＰがローレベルになると、カウンタ２５６は、そのカウント値が所定値ＴＨに達する前にリセットされる。
【００６２】
パルス信号ＳＰがローレベルになると、第１保護回路２５０Ａのカウンタ２５６によるカウントが開始される。時刻ｔ２に次のサイクルの基準クロックＣＬＫが発生し、パルス信号ＳＰがローレベルになると、カウンタ２５６のカウント動作が停止する。続く時刻ｔ３に、次のオフ期間が開始すると、カウンタ２５６はリセットされ、カウント動作を開始する。
【００６３】
時刻ｔ４に、カウンタ２５６のカウント値が、判定時間τに対応する値ＴＨに達すると、ＳＣＰＯＵＴ信号がアサートされ、ＳＤピンがハイレベル（電源電圧ＶＩＮ）となり、保護スイッチＭ２がオフする。
【００６４】
以上が一次側コントローラ２００Ａの動作である。このように、第１保護回路２５０Ａによれば、オフ期間ＴＯＦＦにおいて電流検出信号ＶＣＳが第１しきい値ＶＴＨ１を超えたことを検出し、保護スイッチＭ２を制御する。これにより短時間で、保護をかけることができる。
【００６５】
（第２実施例）
図６は、第２実施例に係る一次側コントローラ２００Ｂの回路図である。図６には、主として第１保護回路２５０Ｂの構成のみが示され、その他の回路ブロックは省略される。第２実施例において、第１保護回路２５０Ｂは、オフ期間ＴＯＦＦにおいて、電流検出信号ＶＣＳが第１しきい値ＶＴＨ１より小さくならないことを条件として、保護スイッチＭ２をオフする。
【００６６】
たとえば、第１保護回路２５０Ｂは、スイッチングトランジスタＭ１のオフ期間において、電流検出信号ＶＣＳが第１しきい値ＶＴＨ１より小さくならないサイクルが、所定数連続発生すると、保護スイッチＭ２をオフしてもよい。
【００６７】
第１保護回路２５０Ｂの機能を実現する方法は特に限定されないが、たとえば第１保護回路２５０Ｂは、コンパレータ２６２、カウンタ２６４および出力段２５８を含む。コンパレータ２６２は、電流検出信号ＶＣＳを第１しきい値ＶＴＨ１と比較し、電流検出信号ＶＣＳが第１しきい値ＶＴＨ１を下回るとアサート（ローレベル）されるリセット信号ＳＣＰを生成する。
【００６８】
カウンタ２６４は、常時、カウント動作を行っており、そのリセット端子には、リセット信号ＳＣＰが入力される。カウンタ２６４のカウント値が所定値ＴＨに達すると、ＳＣＰＯＵＴ信号がアサートされる。出力段２５８は、ＳＣＰＯＵＴ信号のアサートに応答して保護スイッチＭ２をオフする。
【００６９】
以上が第２実施例に係る一次側コントローラ２００Ｂの構成である。続いてその動作を説明する。図７は、図６の第１保護回路２５０Ｂの動作を説明する図である。時刻ｔ０より前は正常な状態を、時刻ｔ０以降にショート異常が生じている。ここでも第１保護回路２５０Ａと第２保護回路２７０のしきい値ＶＴＨ１，ＶＴＨ２は等しくＶＴＨとする。
【００７０】
ＣＬＫは、ＰＷＭの周期を規定する基準クロックである。時刻ｔ０より前の正常動作中に、電流検出信号ＶＣＳがしきい値ＶＴＨに達すると、第２保護回路２７０によってＯＣＰＯＵＴ信号がアサートされ、パルス信号ＳＰがオフレベルに遷移し、スイッチングトランジスタＭ１がターンオフする。サイクルバイサイクルの過電流保護である。
【００７１】
時刻ｔ０より前は、毎サイクル、ＶＣＳ＜ＶＴＨとなるため、リセット信号ＳＣＰは常時、アサートされており、カウンタ２６４は常にリセット状態されており、カウント値はゼロである。
【００７２】
時刻ｔ０に、スイッチングトランジスタＭ１のショート異常が発生する。そうすると、スイッチングトランジスタＭ１のゲート信号（ＯＵＴ）がオフレベルであるにもかかわらず、電流ＩＭ１が増大し、電流検出信号ＶＣＳも増大する。時刻ｔ１に電流検出信号ＶＣＳがしきい値ＶＴＨに達すると、第２保護回路２７０によってＯＣＰＯＵＴ信号がアサートされ、パルス信号ＳＰがローレベルに遷移するが、ショート状態にあるスイッチングトランジスタＭ１をターンオフさせることはできない。したがって、スイッチングトランジスタＭ１には電流が流れ続け、電流検出信号ＶＣＳは大きいレベルを維持し続ける。
【００７３】
時刻ｔ１にＶＣＳ＞ＶＴＨとなると、リセット信号ＳＣＰがネゲートされる。その後、カウンタ２６４は、リセットされることなくカウント動作を続ける。そして時刻ｔ２にカウント値が判定時間τに対応する値ＴＨに達すると、ＳＣＰＯＵＴ信号がアサートされ、ＳＤピンがハイレベル（電源電圧ＶＩＮ）となり、保護スイッチＭ２がオフする。
【００７４】
以上が一次側コントローラ２００Ｂの動作である。このように、第１保護回路２５０Ｂによれば、オフ期間ＴＯＦＦにおいて電流検出信号ＶＣＳが第１しきい値ＶＴＨ１を低下しないサイクルが連続発生すると、保護スイッチＭ２をオフする。これにより、保護性能を高めることができる。
【００７５】
図８は、第１保護回路２５０および第２保護回路２７０の変形例を示す図である。ＶＴＨ１とＶＴＨ２を等しくする場合、第１保護回路２５０と第２保護回路２７０とで、コンパレータ２６６を共有することができる。信号処理部２６８は、図４の論理ゲート２５４およびカウンタ２５６に相当する。あるいは信号処理部２６８は、図６のカウンタ２６４に相当する。
【００７６】
図９は、一実施例に係るＤＣ／ＤＣコンバータ１００Ｃの回路図である。このＤＣ／ＤＣコンバータ１００Ｃはたとえば車載用の電源回路であり、バッテリからの電圧ＶＢＡＴを受け、それを昇圧し、負荷に供給する。一次側コントローラ２００Ｃには、上述の一次側コントローラ２００（２００Ａ，２００Ｂ）のアーキテクチャが採用される。
【００７７】
トランスＴ１は、２次側に補助巻線Ｗ３を有する。フィードバック回路１２０は、この補助巻線Ｗ３に流れる電流を整流、平滑化し、さらに分圧することにより、出力電圧ＶＯＵＴに比例したフィードバック信号ＶＦＢを生成する。
【００７８】
オシレータ２０２は、ＲＴ（周波数設定）ピンに接続される抵抗ＲＴに応じた周波数で発振する。オシレータ２０２が発生する基準クロックＣＫおよび基準クロックＣＫと同期したスロープ補償用のスロープ信号ＶＳＬＯＰＥは、パルス変調器２１０Ｃに供給される。
【００７９】
ソフトスタート（ＳＳ）ピンには、ソフトスタート用のキャパシタＣＳＳが外付けされる。ソフトスタート回路２０４は、キャパシタＣＳＳを充電することにより、徐変するソフトスタート電圧ＶＳＳを生成する。
【００８０】
パルス変調器２１０Ｃは、ピーク電流モードの変調器であり、エラーアンプ２１２、スロープ補償器２１４、ＰＷＭコンパレータ２１６、フリップフロップ２１８を含む。エラーアンプ２１２は、フィードバック信号ＶＦＢと基準電圧ＶＲＥＦの誤差を増幅し、誤差信号ＶＥＲＲを生成する。エラーアンプ２１２の出力には、位相補償（ＣＯＭＰ）ピンを介して、位相補償用の抵抗ＲＣＯＭＰおよびキャパシタＣＣＯＭＰが接続される。エラーアンプ２１２は、ソフトスタート電圧ＶＳＳと基準電圧ＶＲＥＦの低い一方と、フィードバック信号ＶＦＢの誤差を増幅する。
【００８１】
スロープ補償器２１４は、ＣＳピンに入力される電流検出信号ＶＣＳに、スロープ信号ＶＳＬＯＰＥを重畳する。ＰＷＭコンパレータ２１６は、スロープ信号が重畳された電流検出信号ＶＣＳ’と、誤差信号ＶＥＲＲを比較し、比較結果に応じたリセット信号ＳＲＥＳＥＴを生成する。フリップフロップ２１８は、基準クロックＣＫに応じてセットされ、リセット信号ＳＲＥＳＥＴに応じてリセットされる。フリップフロップ２１８の出力は、ＰＷＭ信号ＳＰＷＭであり、上述のパルス信号ＳＰに相当する。
【００８２】
ＰＷＭ信号ＳＰＷＭは、ロジック回路２０６に入力される。ロジック回路２０６には、ＰＷＭ信号ＳＰＭＷに加えて、回路保護のための各種信号が入力される。ロジック回路２０６は、ＰＷＭ信号ＳＰＷＭをドライバ２３０に供給する。
【００８３】
ロジック回路２０６は、上述の第１保護回路２５０、第２保護回路２７０の機能の一部を含んでいる。
【００８４】
内部電源２８０、バンドギャップリファレンス回路２８２、基準電圧源２８４は、それぞれ内部電圧ＶＲＥＧ，バンドギャップ電圧ＶＢＧＲ、基準電圧ＶＲＥＦを生成する。サーマルシャットダウン（ＴＳＤ）回路２８６は、温度が所定値を超えると、サーマルシャットダウン信号ＴＳＤをアサートする。
【００８５】
ＵＶＬＯ（Under Voltage Lock Out）ピンには、入力電圧ＶＣＣに応じた電圧が入力される。ＵＶＬＯ回路２８８は、ＵＶＬＯピンの電圧がしきい値ＶＵＶＬＯを超えると、一次側コントローラ２００Ｃの動作を許可するフラグ（ＵＶＬＯ信号）を出力する。
【００８６】
電圧監視（ＭＯＮ）ピンには、フィードバック回路１２０において生成された監視電圧ＶＭＯＮが入力される。監視電圧ＶＭＯＮは出力電圧ＶＯＵＴに比例する。過電圧保護（ＯＶＰ）回路２９０は、監視電圧ＶＭＯＮがしきい値ＶＯＶＰを超えると、過電圧保護信号ＯＶＰ＿ＭＯＮ信号をアサート（たとえばハイレベル）する。
【００８７】
そのほか、コンパレータ２９２，２９４は、ＦＢピンのフィードバック信号ＶＦＢをしきい値と比較し、過電圧状態、低電圧状態を検出すると、ＯＶＰ＿ＦＢ信号、ＵＶＰ＿ＦＢ信号をアサートする。
【００８８】
図１０は、一実施例に係るＤＣ／ＤＣコンバータ１００Ｄを備える電源回路３００の回路図である。この電源回路３００は、エアコン、テレビ、冷蔵庫などの家電製品に内蔵され、あるいは、電源アダプタなどに内蔵される。
電源回路３００は、ＤＣ／ＤＣコンバータ１００Ｄに加えて、ダイオード整流回路３０２、平滑コンデンサ３０４を備える。ダイオード整流回路３０２は、商用交流電圧ＶＡＣを全波整流する。平滑コンデンサ３０４は、ダイオード整流回路３０２の出力を平滑化し、直流電圧ＶＤＣを生成する。直流電圧ＶＤＣを生成する。は、ＤＣ／ＤＣコンバータ１００Ｄの入力端子に供給される。
【００８９】
ＤＣ／ＤＣコンバータ１００Ｄは絶縁型のフライバックコンバータである。フィードバック回路１２０Ｄは、分圧回路１２２、シャントレギュレータ１２４、フォトカプラ１２６を含む。分圧回路１２２は出力電圧ＶＯＵＴを分圧する。シャントレギュレータ１２４は、分圧後の出力電圧ＶＯＵＴ’と基準電圧ＶＲＥＦの誤差に応じた電流をシンクし、フォトカプラ１２６を駆動する。フォトカプラ１２６の受光素子は、一次側コントローラ２００のＦＢピンと接続される。ＦＢピンには、フォトカプラ１２６に流れる電流ＩＦＢに応じたフィードバック信号ＶＦＢが発生する。
【００９０】
そのほか、ＤＣ／ＤＣコンバータ１００は、フォワードコンバータであってもよいし、トランスを用いないＢｏｏｓｔ（昇圧）コンバータやＢｕｃｋ（降圧）コンバータであってもよい。ＢｏｏｓｔコンバータやＢｕｃｋコンバータでは、一次側コントローラ２００は、単にコントローラと称される。
【００９１】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００９２】
１００…ＤＣ／ＤＣコンバータ、１０２…入力端子、１０４…出力端子、１０６…周辺回路、１１０…整流回路、１２０…フィードバック回路、１２２…分圧回路、１２４…シャントレギュレータ、１２６…フォトカプラ、２００…一次側コントローラ、２０２…オシレータ、２０４…ソフトスタート回路、２０６…ロジック回路、Ｔ１…トランス、Ｗ１…一次巻線、Ｗ２…二次巻線、Ｍ１…スイッチングトランジスタ、Ｍ２…保護スイッチ、ＲＳ…センス抵抗、Ｄ１…ダイオード、Ｃ１…出力キャパシタ、２１０…パルス変調器、２１２…エラーアンプ、２１４…スロープ補償器、２１６…ＰＷＭコンパレータ、２１８…フリップフロップ、２３０…ドライバ、２５０…第１保護回路、２５２…コンパレータ、２５４…論理ゲート、２５６…カウンタ、２５８…出力段、２６０…ドライバ、２６２…コンパレータ、２６４…カウンタ、２７０…第２保護回路、２８０…内部電源、２８２…バンドギャップリファレンス回路、２８４…基準電圧源、２８６…ＴＳＤ回路、２８８…ＵＶＬＯ回路、２９０…ＯＶＰ回路。
【図１】
2019022303.tif 000003
【図２】
2019022303.tif 000004
【図３】
2019022303.tif 000005
【図４】
2019022303.tif 000006
【図５】
2019022303.tif 000007
【図６】
2019022303.tif 000008
【図７】
2019022303.tif 000009
【図８】
2019022303.tif 000010
【図９】
2019022303.tif 000011
【図１０】
2019022303.tif 000012