(57)【要約】【課題】  本発明の目的は、インバータシステム内のパワーユニットを小型化できる標準化されたゲートドライバを提供することに関する。【解決手段】  本発明は、基本単位のゲートドライバ基板において、電源トランスと絶縁通信素子が２階層構成となっている別基板上にそれぞれ配置されていることに関する。  本発明によれば、基本単位のゲートドライバ基板が小型化するためインバータシステム内のパワーユニットを小型化できる。さらに、半導体素子のサイズ変更や短絡保護機能の要否といった対応要求に対し、可能な限り同一のゲートドライバ基板で対応でき、開発を合理化できる。【選択図】  図２
2019022253.tif 000002
【特許請求の範囲】
【請求項１】
ゲートドライバ基板に電源を供給する電源トランスと、指令論理部と半導体素子の間で信号を授受する絶縁通信素子を有する基本単位のゲートドライバ基板を複数備える半導体駆動装置であって、
前記基本単位のゲートドライバ基板において、前記電源トランスと前記絶縁通信素子が２階層構成となっている別基板上にそれぞれ配置されていることを特徴とする半導体駆動装置。
【請求項２】
請求項１記載の半導体駆動装置において、
当該半導体駆動装置が３相交流インバータを駆動するものであり、
前記基本単位のゲートドライバ基板が横方向に３単位分並べられており、
当該基本単位のゲートドライバ基板の前記横方向の幅が、前記３相交流インバータの半導体モジュールの短手方向の幅よりも狭いことを特徴とする半導体駆動装置。
【請求項３】
請求項２記載の半導体駆動装置において、
前記基本単位のゲートドライバ基板のゲートドライバ出力部から上アームの前記半導体モジュールまでのゲート配線の距離、および前記基本単位のゲートドライバ基板のゲートドライバ出力部から下アームの前記半導体モジュールまでのゲート配線の距離が、各相でそれぞれ同じであることを特徴とする半導体駆動装置。
【請求項４】
請求項１乃至３のいずれかに記載の半導体駆動装置において、
前記基本単位のゲートドライバ基板の同一基板上に、前記絶縁通信素子と高圧側回路が配置されていることを特徴とする半導体駆動装置。
【請求項５】
請求項１乃至４のいずれかに記載の半導体駆動装置において、
前記半導体素子の短絡を保護する短絡保護回路が、前記絶縁通信素子が配置されている基板とは異なる階層の別基板上に配置されていることを特徴とする半導体駆動装置。
【請求項６】
請求項５記載の半導体駆動装置において、
前記短絡保護回路と高圧側回路が、半導体素子の出力端子部において異なる基板に分割されていることを特徴とする半導体駆動装置。
【請求項７】
請求項５記載の半導体駆動装置において、
前記短絡保護回路と高圧側回路が、電気的に切断されている電気的素子において異なる基板に分割されていることを特徴とする半導体駆動装置。
【請求項８】
請求項５記載の半導体駆動装置において、
前記短絡保護回路と高圧側回路が、半導体素子の駆動時に電気的に安定している箇所に低インピーダンスで接続している箇所において異なる基板に分割されていることを特徴とする半導体駆動装置。
【請求項９】
請求項１乃至８のいずれかに記載の半導体駆動装置を搭載した３相交流インバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の駆動装置に関する。
【背景技術】
【０００２】
高速にスイッチングが可能で、かつ大電力を制御できるＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）が、近年、家庭用の小容量インバータから鉄道などで用いられる大容量のインバータまで、幅広く利用されている。ＩＧＢＴなど電圧駆動型の半導体素子を駆動する回路として、ゲートに印可する電圧を制御することにより半導体素子のオン・オフを制御するゲートドライバが使われている。
【０００３】
非特許文献１には、絶縁型ゲートドライバを用いて半導体素子を駆動する構成が示されている。絶縁型ゲートドライバは、絶縁型の電源トランス、フォトカプラおよびドライバＩＣから構成されている。
【０００４】
また、特許文献１には、ゲートドライバを利用する装置内での実装を容易化する技術が示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−８９５１２号公報
【非特許文献】
【０００６】
【非特許文献１】S.Nagai et al. “A Compact GaN Bi-directional Switching Diode with a GaN Bi-directional Power Switch and an Isolated Gate Driver”, in Proc. IEEE International Symposium on Power Semiconductor Devices and ICs (ISPSD), pp.183-186, Prague, Czech Republic, June 2016.
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本願発明者が、標準化されたゲートドライバを利用するインバータシステムの小型化や開発合理化について鋭意検討した結果、次の知見を得るに至った。
【０００８】
ゲートドライバや半導体素子を含むインバータシステムでは、システムの小型化が要求されている。特に、鉄道や自動車などの可動システムに搭載するインバータでは小型化の要求が高い。したがって、構成要素であるゲートドライバにも小型化が求められる。
【０００９】
非特許文献１では、ゲートドライバがディスクリート素子で構成されているため、システムの体積を大きくする要因のひとつであることが指摘されている。
【００１０】
一方、特に鉄道用など高耐圧が要求される用途向けのゲートドライバにおいては、必要十分な絶縁距離を確保するために、電源トランスやフォトカプラなどの絶縁素子のサイズも大きくならざるを得ない。このため、これらの絶縁素子をゲートドライバ基板上に搭載するスペースを確保するために、ゲートドライバ基板の小型化が困難であるという課題がある。
【００１１】
また、ゲートドライバには、半導体素子を駆動するという基本機能に加えて、短絡保護などの付加機能を追加することも、システムの信頼性の観点から要求されることがある。基板の小型化と、付加機能の追加という相反する課題を解決することも必要である。
【００１２】
特許文献１には、電源トランスやフォトカプラなどの絶縁素子の実装を効率化したゲートドライバの小型化技術が示されているが、標準化されたゲートドライバを用いていない。
【００１３】
駆動する半導体素子のサイズに合わせて、その都度ゲートドライバ基板を開発するのではなく、半導体素子への実装方法などを考慮して出来るだけ小型化した同一のゲートドライバ基板を開発して標準化し、可能な限り多種類のサイズの半導体素子に適用できる方が、開発合理化の観点からも望ましい。
【００１４】
本発明の目的は、インバータシステム内のパワーユニットを小型化できる標準化されたゲートドライバを提供することに関する。
【課題を解決するための手段】
【００１５】
本発明は、基本単位のゲートドライバ基板において、電源トランスと絶縁通信素子とが２階層構成となっている別基板上にそれぞれ配置されていることに関する。
【発明の効果】
【００１６】
本発明によれば、基本単位のゲートドライバ基板が小型化するためインバータシステム内のパワーユニットを小型化できる。さらに、半導体素子のサイズ変更や短絡保護機能の要否といった対応要求に対し、可能な限り同一のゲートドライバ基板で対応でき、開発を合理化できる。
【図面の簡単な説明】
【００１７】
【図１】実施例１にかかる鉄道用インバータシステムの構成図
【図２】実施例１にかかる半導体駆動装置の概略図
【図３】実施例１にかかる半導体駆動装置の機能ブロック図
【図４】実施例１にかかる半導体駆動装置の上面図
【図５】実施例１にかかる半導体駆動装置の１階層基板の上面図（２階層基板なし）
【図６】実施例１にかかる半導体駆動装置の断面図
【図７】実施例２にかかる半導体駆動装置の機能ブロック図
【図８】実施例２にかかる半導体駆動装置の上面図
【図９】実施例２にかかる半導体駆動装置の１階層基板の上面図（２階層基板なし）
【図１０】実施例２にかかる半導体駆動装置の断面図
【図１１】実施例２にかかる半導体駆動装置における短絡保護回路の説明図
【発明を実施するための形態】
【００１８】
実施例では、ゲートドライバ基板に電源を供給する電源トランスと、指令論理部と半導体素子の間で信号を授受する絶縁通信素子を有する基本単位のゲートドライバ基板を複数備え、当該基本単位のゲートドライバ基板において、電源トランスと絶縁通信素子が２階層構成となっている別基板上にそれぞれ配置されている半導体駆動装置を開示する。
【００１９】
また、実施例では、半導体駆動装置が３相交流インバータを駆動するものであり、基本単位のゲートドライバ基板が横方向に３単位分並べられており、当該基本単位のゲートドライバ基板の横方向の幅が、３相交流インバータの半導体モジュールの短手方向の幅よりも狭い半導体駆動装置を開示する。
【００２０】
また、実施例では、基本単位のゲートドライバ基板のゲートドライバ出力部から上アームの半導体モジュールまでのゲート配線の距離、および基本単位のゲートドライバ基板のゲートドライバ出力部から下アームの半導体モジュールまでのゲート配線の距離が、各相でそれぞれ同じである半導体駆動装置を開示する。
【００２１】
また、実施例では、基本単位のゲートドライバ基板の同一基板上に、絶縁通信素子と高圧側回路が配置されている半導体駆動装置を開示する。
【００２２】
また、実施例では、半導体素子の短絡を保護する短絡保護回路が、絶縁通信素子が配置されている基板とは異なる階層の別基板上に配置されている半導体駆動装置を開示する。
【００２３】
また、実施例では、短絡保護回路と高圧側回路が、半導体素子の出力端子部において異なる基板に分割されている半導体駆動装置を開示する。
【００２４】
また、実施例では、短絡保護回路と高圧側回路が、電気的に切断されている電気的素子において異なる基板に分割されている半導体駆動装置を開示する。
【００２５】
また、実施例では、短絡保護回路と高圧側回路が、半導体素子の駆動時に電気的に安定している箇所に低インピーダンスで接続している箇所において異なる基板に分割されている半導体駆動装置を開示する。
【００２６】
また、実施例では、半導体駆動装置を搭載した三相交流インバータを開示する。
【００２７】
以下、上記およびその他の本発明の新規な特徴と効果について図面を参酌して説明する。なお、図面は専ら発明理解のために用いるものであり、権利範囲を減縮するものではない。
【実施例１】
【００２８】
図１は、本実施例にかかる鉄道用インバータシステムの構成図である。
【００２９】
本実施例にかかる鉄道用インバータシステムでは、IGBT１０１とフィルタコンデンサ１０３によりパワーユニット１００を構成する。ＵＶＷ相それぞれにおいて、IGBT１０１が直列に接続されており、各IGBT１０１には、通流方向が逆方向となるようにダイオード１０２が並列接続されている。また、各IGBT１０１には、指令論理部１０５からの指令に従い、IGBTを駆動させるゲートドライバ１０４が配置されている。UVW相それぞれの上側IGBT（上アーム）と下側IGBT（下アーム）の接続点は、パワーユニット１００の出力としてモータ１０６と接続されている。
【００３０】
架線１０７からの電力は、集電装置１０８、複数の遮断機１０９およびフィルタリアクトル１１０を介して、直流電力を平滑化し、ノイズを除去するためのフィルタコンデンサ１０３の高圧側に入力される。なお、フィルタコンデンサ１０３の低圧側は、車輪１１１を介して、電気的なグラウンドであるレール１１２に接続されている。そして、鉄道用インバータシステムは、パワーユニット内のUVW相のIGBTを交互にスイッチングすることにより３相交流を生成してモータ１０６に送る。IGBT１０１やフィルタコンデンサ１０３とともにパワーユニット１００内に配置されているゲートドライバ１０４は、指令論理部１０５からの指令に従い、IGBT１０１を駆動する。指令論理部１０５は、演算装置、メモリおよび入出力手段を備え、所定のプログラムに従ってIGBTを駆動する指令を出力する。なお、本実施例に係る半導体駆動装置では、素子としてIGBTを駆動する例を説明するが、素子はIGBTに限らず電圧駆動型の素子であれば良く、例えばMOSFET（Metal-Oxide-Semiconductor Field Effect Transistor：金属−酸化物−半導体電界効果トランジスタ）でも良い。
【００３１】
図２は、本実施例にかかる半導体駆動装置の概略図であり、図１に示すパワーユニット１００内のIGBTとゲートドライバついての実装形態を示している。IGBTモジュール１は、UVW３相分を横に並べており、さらに各相において上下アームのIGBTモジュールが縦に並べられ、計６個で構成されている。これらのIGBTを駆動するためのゲートドライバ２が、ゲート配線３を介してIGBTモジュール１に接続された構成になっている。
【００３２】
ゲートドライバ２は、基本単位のゲートドライバ基板４を３単位分横に並べた構成になっている。本実施例では、各々の基本単位のゲートドライバ基板４は、UVWいずれか各相の上アームと下アームの２アーム分のIGBTを駆動できる２in１構成になっている。図２では、IGBTモジュール１として、上アーム用と下アーム用が別素子になっている１in１タイプを示したが、上下アームのIGBTが同一モジュールに実装されている２in１タイプでも良い。また、本実施例では基本単位のゲートドライバ基板４として、上アーム駆動用と下アーム駆動用とが同一基板に実装された２in１構成のものを示したが、両者が別基板になっている１in１構成のものでも良い。
【００３３】
本実施例のゲートドライバ基板４は、後述のように２階層構成になっており、１階層のマザーボード５と、２階層の電源基板６から構成されている。電源基板６は、ゲートドライバ基板４に電源を供給する基板であり、電源トランス７を搭載している。図２では、電源基板６として、UVW３相分が１枚の基板で一体となって構成された６in１構成を示したが、例えば、UVW各相ごとに別基板になった２in１構成の電源基板を、３単位分横に並べた構成でも良い。
【００３４】
基本単位のゲートドライバ基板４の幅（図２のＢ）は、IGBTモジュール１の１個分の幅（図２のＡ）よりも、狭いことが望ましい（Ｂ＜Ａ）。これにより、基本単位のゲートドライバ基板４を３単位分横に並べたときの幅が、IGBTモジュール１をUVW３相分横に並べた幅の中に収まるため、パワーユニットの小型化につながる。
【００３５】
また、図２に示すように、基本単位のゲートドライバ４を３相分横に並べることにより、ゲートドライバ出力部８から上アームのIGBTモジュール１ａまでのゲート配線３ａの距離、およびゲートドライバ出力部８から下アームのIGBTモジュール１ｂまでのゲート配線３ｂの距離が、UVW各相間で互いに均等になるため、各相間の駆動波形を均一化できる。
【００３６】
図３は、本実施例にかかる半導体駆動装置（１アーム駆動分のゲートドライバ）の機能ブロック図であり、各回路ブロックの相互の接続を示す。本実施例のゲートドライバは、低圧側回路９、絶縁通信素子１０、高圧側回路１１および電源基板６から構成される。低圧側回路９には指令論理部からの駆動指令が入力され、絶縁通信素子１０では駆動指令を高圧側回路１１へと伝えながら、論理部側（低圧）とIGBT側（高圧）の間の絶縁を確保する。電源基板６は、電源トランス７と整流回路１２とを含み、電源基板６に入力された交流電源を変圧し、整流して、高圧側回路１１にDC電源を供給している。同時に、電源トランス７は、論理部側（低圧）とIGBT側（高圧）の間の絶縁を確保している。
【００３７】
絶縁通信素子１０は、フォトカプラのようにLEDとフォトダイオードとを内蔵し、光によって内部で信号を授受する素子であるが、低圧側と高圧側との間の絶縁を確保しつつ、両者の間の信号の授受が可能であればフォトカプラに限らない。
【００３８】
本実施例のゲートドライバでは、高圧側回路１１には、IGBTモジュール１を駆動する駆動回路および短絡保護回路が含まれる。本実施例における短絡保護回路とは、IGBTが短絡状態になったときにその異常を検知し、破壊が拡大する前にIGBTを遮断して破壊規模を最小化する機能を実現する回路である。
【００３９】
本実施例のゲートドライバでは、IGBTの短絡状態を検知する手段として、IGBTを流れる主電流の変化量（dIc/dt）とエミッタ側の寄生インダクタンス（Le）によって発生する起電圧（-Le*dIc/dt）を監視することにより、過電流状態を検知する手段を有する。エミッタ側の寄生インダクタンス（Le）とは、図３に示すように、センスエミッタ端子（Ｅ）と主エミッタ端子（ＭＥ）との間の寄生インダクタンスであり、短絡時など大電流が流れるとLeに大きな起電圧が発生するため、短絡を検知できる。
【００４０】
短絡検知の手法としては、本方法に限るものではなく、短絡状態を検知できれば何でも良い。例えば、エミッタに接続したシャント抵抗に加わる電圧値で主電流の異常を検出する方法、IGBTに流れる電流をCT（カレントトランス）などの電流検出素子で検出する方法、あるいは電流値ではなくコレクタ電圧を監視して短絡時にコレクタ電圧が上昇する現象を利用して短絡を検知する方法でも良い。
【００４１】
図４は、本実施例にかかる半導体駆動装置の上面図であり、図３に示す基本単位のゲートドライバ基板の上面図を示す。前述のように、本実施例のゲートドライバ基板は２階層構成になっており、図４の下部（灰色部）は電源トランス７を含む２階層の電源基板６を、上部（白色部）は１階層のマザーボード５を示す。
【００４２】
図５は、本実施例にかかる半導体駆動装置の１階層基板の上面図（２階層基板なし）であり、図４から２階層の電源基板６を取り除いた図に相当する。低圧側回路９、絶縁通信素子１０、高圧側回路１１、およびゲートドライバ出力部８が１階層のマザーボード５に搭載されている。低圧側回路９と高圧側回路１１とは、絶縁通信素子１０を介して絶縁されると同時に信号を授受する。また、１階層のマザーボード５と２階層の電源基板６とは、基板コネクタＡ１３および基板コネクタＢ１４により物理的かつ電気的に接続されている。
【００４３】
図６は、本実施例にかかる半導体駆動装置の断面図である。図６に示すように、基本単位のゲートドライバは、電源トランス７と絶縁通信素子１０とを１つずつセットで備えており、電源トランス７と絶縁通信素子１０は、それぞれが別の基板上に２階層に分離して配置されている。
【００４４】
２階層の電源基板６へは、指令論理部から駆動指令が入力され、基板コネクタＡ１３を経由して１階層の絶縁通信素子１０へ伝送され、IGBTを駆動する。また、２階層の電源基板６へは、電源トランス７へ入力する交流電源が入力され、電源トランス７および整流回路１２により変圧、整流したDC電源を、基板コネクタＢ１４を経由して高圧側回路１１に供給している。
【００４５】
上記のように電源トランス７と絶縁通信素子１０は、高圧部と低圧部を絶縁する役割を担うため、図４乃至図６に示すように、高圧部と低圧部を跨る位置に配置される必要がある。したがって、ゲートドライバを構成するすべての部品を１枚の（１階層の）基板に配置する場合には、電源トランス７と絶縁通信素子１０は、互いに横に並列して配置されることになり、両者を横並びした幅よりもゲートドライバ基板の幅（図２のＢ）を狭くすることができず、小型化（狭幅化）に限界があるという課題がある。
【００４６】
そこで、上記のように電源トランス７を絶縁通信素子１０の上層に配置する２階層構成とすることにより、基本単位のゲートドライバ基板４の幅（図２のＢ）を狭くすることができ、それを３相分並べた幅も小さくできるため、ゲートドライバの実装効率が向上し、パワーユニットが小型化できる。IGBTの電流密度の向上に伴い、IGBTモジュールのサイズ（図２のＡ）も小型化する傾向にあるが、２階層実装によりゲートドライバ基板のサイズ（幅）を小型化できるため、Ｂ＜Ａである限り、IGBTモジュールのサイズの小型化変更の対応にも、同一のゲートドライバ基板で対応でき、開発を合理化できる。
【００４７】
図６に示すように、本実施例では、電源基板６を２階層に、絶縁通信素子１０を１階層に配置したため、絶縁通信素子１０と高圧側回路１１とが共に１階層のマザーボード５上に配置され、両者の間に基板コネクタＢ１４が介在しない構成となっている。本構成により、数ｍＡ程度の微弱な信号電流が流れる絶縁通信素子１０の出力部と高圧側路１１とのインターフェースを同一基板上に配置できるため、基板間コネクタＢ１４に空間的に重畳する電磁界ノイズによる誤動作を防ぎ、耐ノイズ性を確保できる利点がある。
【００４８】
一方で、電源基板６上には、整流回路１２で生成したDC電源の安定化のためのコンデンサ１５が実装されており、電源基板６を２階層に搭載してマザーボード５との間に基板コネクタＢ１４を介在させても、電磁界ノイズによる誤動作の影響は小さくできる。
【００４９】
さらに、電源トランス７を含む電源基板６を２階層に別基板化することにより、電源トランス７を（例えば在来線から新幹線へとトランスの規格が異なる仕様に）変更する場合、２階層の電源トランス７を載せ替えるのみでよく、１階層のマザーボード５は共通化できるため、ゲートドライバの構成を標準化でき、設計開発が容易化する利点がある。
【実施例２】
【００５０】
本実施例では、実施例1と異なり、短絡保護に関する機能を別基板に分割している。以下、実施例１との相違点を中心に説明する。
【００５１】
図７は、本実施例にかかる半導体駆動装置の機能ブロック図を示す。実施例１の高圧側回路１１には、IGBTを駆動する基本機能に加え、短絡保護機能が盛り込まれているが、本実施例では、短絡保護機能に相当する回路２５が、高圧側回路１１aが配置されている基板と別基板である短絡保護基板１６に配置されている。
【００５２】
図８は、本実施例にかかる半導体駆動装置の上面図を示す。図８の上部および下部（灰色部）は２階層の基板であり、中央部（白色部）は１階層の基板である。本実施例では、短絡保護機能に相当する回路が配置された短絡保護基板１６が、マザーボード５の上部の２階層に配置されている。
【００５３】
図９は、本実施例にかかる半導体駆動装置の１階層基板の上面図（２階層基板なし）であり、図８から２階層の電源基板６および短絡保護基板１６を取り除いた図に相当する。本実施例では、高圧側回路１１aに短絡保護機能は含まれておらず、高圧側回路１１aの機能は、必要最小限の基本機能であるIGBTの駆動機能に絞られている。また、マザーボード５の高圧側には、１階層のマザーボード５と２階層の短絡保護基板１６とを接続する基板コネクタＣ１７が、マザーボード５の２つの高圧側回路１１a（駆動のみ）にそれぞれ対応して２つ設けられている。
【００５４】
本構成により、１階層のマザーボード５のうち、短絡保護回路に相当する部分の面積が削減するため、実施例１に対し、基本単位のゲートドライバ４のさらなる小型化が可能となる。特に、鉄道用途のゲートドライバでは、自動車や産業用のゲートドライバに対し電源電圧が高いため、高耐圧の絶縁が必要となる。絶縁を担う電源トランス７や絶縁通信素子１０には低圧側と高圧側との間に必要十分な空間距離（例えば２０ｍｍ）を確保しなければならず、図５または図９で示す例では、長手方向に必要十分な空間距離（図５および図９のC）を確保する必要がある。一方で、パワーユニットの小型化に適合するために、ゲートドライバ基板には幅の小型化に加え、長手方向の小型化も要求される。したがって、本構成のように、１階層のマザーボード５の高圧側回路１１aの機能を、必要最小限の基本機能であるIGBTの駆動機能に絞り、付加機能である短絡保護機能は別基板化することにより、ゲートドライバの長手方向を実施例１に対し、さらに小型化できる利点がある。
【００５５】
図１０は、本実施例にかかる半導体駆動装置の断面図である。短絡保護基板１６は、基板コネクタＣ１７を介して１階層のマザーボード５の高圧側回路１１aに接続され、短絡保護基板１６の動作に必要な電源や検知信号を基板コネクタＣ１７のピンを介してマザーボード５から受け取る。同時に、短絡保護基板１６は、検知信号に基づいてIGBT短絡の有無を判定し、IGBTが短絡したと判定した場合には、IGBTを遮断する信号を基板コネクタＣ１７のピンを介してマザーボード５へ送信し、正常なIGBTを破壊から保護する。なお、短絡保護基板１６の階層や高さは、電源基板６と同一であるが、これに限られず、例えば、短絡保護基板１６は３階層構造の一番上の基板とし、電源基板６より高くしてもよい。
【００５６】
本構成のように、基板コネクタＣ１７を介してマザーボード５に短絡保護基板１６を接続することにより、短絡保護機能が不要な場合には、短絡保護基板１６をマザーボード５から取り外せば良いため、ユーザー側の短絡保護機能の要否に関わらず、１階層のマザーボード５は共通化（標準化）できる。したがって、短絡保護機能の要否により、別の仕様のゲートドライバ基板を新たに開発する必要のない利点がある。
【００５７】
図１１は、本実施例にかかる半導体駆動装置における２階層の短絡保護回路の説明図である。短絡保護基板１６には、基板コネクタＣ１７を介して、動作に必要な電源およびIGBTモジュール１を流れる主電流の検知信号が入力される。本実施例では、IGBTのエミッタ側の寄生インダクタンス（Le）によって発生する起電圧（=-Le*dIc/dt、以下「Le起電圧」）を、マザーボード５上に実装された抵抗１８および抵抗１９によって分圧した信号を検知信号として、短絡保護基板１６内の過電流検知回路２０に入力している。抵抗１８および抵抗１９で分圧する理由は、短絡時のLe起電圧は１００Ｖ以上に達することがあるため、分圧することにより過電流検知回路２０への入力電圧を低減して回路内の素子が破壊されるのを防ぐためである。過電流検知回路２０は比較器を用いた積分回路になっており、入力したLe起電圧（-Le*dIc/dt）の積分値を予め設定した値と比較することにより、IGBTに流れる過電流の有無を検知できる。
【００５８】
過電流検知回路２０の後段には、短絡検知回路２１が接続されている。短絡検知回路２１は、ローパスフィルタ２２、ワンショットＩＣ２３、ソフト遮断MOSFET２４から構成されている。IGBTに一定時間以上過電流が流れ続けると、過電流検知回路２０の出力が一定時間以上継続してローパスフィルタ２２に入力されるため、ローパスフィルタ２２の出力がローからハイに転じ、短絡検知回路２１は、IGBTが短絡したと判定する。このとき、ローパスフィルタ２２後段のワンショットＩＣ２３が、一定時間のパルス信号を出力し、ゲートドライバの負側電源（−Ｖｍ）に接続されたソフト遮断MOSFET２４がオンする（遮断指令が出力される）。ソフト遮断MOSFET２４は、基板コネクタＣ１７を介してIGBTのゲート端子（Ｇ）に接続されているため、IGBTのゲートが負側電源（−Ｖｍ）まで低減することにより、短絡時に破壊が拡大する前にIGBTを遮断して破壊規模を最小化できる。本実施例では、ワンショットＩＣ２３を用いたが、一定時間ソフト遮断MOSFET２４をオンさせて遮断指令を出力できる機能を有する素子であれば、他の素子でも差し支えない。
【００５９】
本実施例におけるIGBTの駆動回路である高圧側回路１１aと、短絡保護回路１６の分割位置、すなわち基板コネクタＣ１７を介して信号を授受する位置は、下記のような位置である。
【００６０】
(1)MOSFETやBJTの出力部などの十分な電流（例えば１０ｍＡ以上）が流れる個所。例えば、ソフト遮断MOSFET２４の出力部（図１１のＤ点）
(2)オープンコレクタ（またはドレイン）の比較器の出力部など、動作原理上、電気的に切断される（オープンになる）個所（図１１には示していない）
(3)電源ラインなど電位が安定化している箇所に低インピーダンスで接続している箇所。例えば、グランド電位に低インピーダンスの抵抗１９を介して接続されている箇所（図１１のＦ点）
上記のような箇所は、(1)十分な電流が確保できる、(2)動作原理上、電気的に切断されている、(3)電位が安定化しているため、当該箇所で回路分割することにより、当該箇所に基板コネクタＣ（１７）を介在させても、耐ノイズ性が低下せず、基板間コネクタＣ１７に重畳する電磁界ノイズによる誤動作を防ぐことができる利点がある。
【符号の説明】
【００６１】
１，１ａ，１ｂ・・・IGBTモジュール（半導体素子）、２・・・ゲートドライバ、２a・・・ゲートドライバ（１アーム駆動分）３・・・ゲート配線、４・・・ゲートドライバ基板、５・・・マザーボード、６・・・電源基板、７・・・電源トランス、８・・・ゲートドライバ出力部、９・・・低圧側回路、１０・・・絶縁通信素子、１１・・・高圧側回路、１１ａ・・・高圧側回路（短絡保護機能なし）１２・・・整流回路、１３・・・基板コネクタＡ、１４・・・基板コネクタＢ、１５・・・コンデンサ、１６・・・短絡保護基板、１７・・・基板コネクタＣ、１８・・・抵抗、１９・・・抵抗、２０・・・過電流検知回路、２１・・・短絡検知回路、２２・・・ローパスフィルタ、２３・・・ワンショットＩＣ、２４・・・ソフト遮断MOSFET、２５・・・短絡保護機能に相当する回路、＋Ｖｐ・・・ゲートドライバの正側電源電圧、−Ｖｍ・・・ゲートドライバの負側電源電圧、１００・・・パワーユニット、１０１・・・IGBT、１０２・・・ダイオード、１０３・・・フィルタコンデンサ、１０４・・・ゲートドライバ、１０５・・・指令論理部、１０６・・・モータ、１０７・・・架線、１０８・・・集電装置、１０９・・遮断機、１１０・・・フィルタリアクトル、１１１・・・車輪
【図１】
2019022253.tif 000003
【図２】
2019022253.tif 000004
【図３】
2019022253.tif 000005
【図４】
2019022253.tif 000006
【図５】
2019022253.tif 000007
【図６】
2019022253.tif 000008
【図７】
2019022253.tif 000009
【図８】
2019022253.tif 000010
【図９】
2019022253.tif 000011
【図１０】
2019022253.tif 000012
【図１１】
2019022253.tif 000013